TimeQuest Timing Analyzer report for simple_processor
Tue Apr  5 00:55:32 2011
Quartus II Version 10.1 Build 153 11/29/2010 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Slow 1200mV 85C Model Setup Summary
  6. Slow 1200mV 85C Model Hold Summary
  7. Slow 1200mV 85C Model Recovery Summary
  8. Slow 1200mV 85C Model Removal Summary
  9. Slow 1200mV 85C Model Minimum Pulse Width Summary
 10. Slow 1200mV 85C Model Setup: 'Clock'
 11. Slow 1200mV 85C Model Setup: 'regn:reg_IR|Q[7]'
 12. Slow 1200mV 85C Model Hold: 'Clock'
 13. Slow 1200mV 85C Model Hold: 'regn:reg_IR|Q[7]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'regn:reg_IR|Q[7]'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'Clock'
 30. Slow 1200mV 0C Model Setup: 'regn:reg_IR|Q[7]'
 31. Slow 1200mV 0C Model Hold: 'Clock'
 32. Slow 1200mV 0C Model Hold: 'regn:reg_IR|Q[7]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'regn:reg_IR|Q[7]'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'Clock'
 48. Fast 1200mV 0C Model Setup: 'regn:reg_IR|Q[7]'
 49. Fast 1200mV 0C Model Hold: 'Clock'
 50. Fast 1200mV 0C Model Hold: 'regn:reg_IR|Q[7]'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'
 52. Fast 1200mV 0C Model Minimum Pulse Width: 'regn:reg_IR|Q[7]'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Propagation Delay
 58. Minimum Propagation Delay
 59. Fast 1200mV 0C Model Metastability Report
 60. Multicorner Timing Analysis Summary
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Progagation Delay
 66. Minimum Progagation Delay
 67. Board Trace Model Assignments
 68. Input Transition Times
 69. Signal Integrity Metrics (Slow 1200mv 0c Model)
 70. Signal Integrity Metrics (Slow 1200mv 85c Model)
 71. Signal Integrity Metrics (Fast 1200mv 0c Model)
 72. Setup Transfers
 73. Hold Transfers
 74. Report TCCS
 75. Report RSKM
 76. Unconstrained Paths
 77. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 10.1 Build 153 11/29/2010 SJ Web Edition ;
; Revision Name      ; simple_processor                                 ;
; Device Family      ; Cyclone IV GX                                    ;
; Device Name        ; EP4CGX15BF14C6                                   ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Enabled                                          ;
+--------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }            ;
; regn:reg_IR|Q[7] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { regn:reg_IR|Q[7] } ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 108.13 MHz ; 108.13 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 85C Model Setup Summary       ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Clock            ; -8.248 ; -1210.302     ;
; regn:reg_IR|Q[7] ; -2.682 ; -2.682        ;
+------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 85C Model Hold Summary       ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; Clock            ; 0.378 ; 0.000         ;
; regn:reg_IR|Q[7] ; 2.501 ; 0.000         ;
+------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------+--------+-----------------------+
; Clock            ; Slack  ; End Point TNS         ;
+------------------+--------+-----------------------+
; Clock            ; -3.000 ; -174.000              ;
; regn:reg_IR|Q[7] ; 0.388  ; 0.000                 ;
+------------------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock'                                                                                     ;
+--------+------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -8.248 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.531     ; 8.712      ;
; -8.242 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.531     ; 8.706      ;
; -8.132 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.531     ; 8.596      ;
; -8.126 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.531     ; 8.590      ;
; -8.102 ; upcounter:counter|Q[0] ; regn:reg_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.599      ;
; -8.096 ; upcounter:counter|Q[0] ; regn:reg_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.593      ;
; -8.016 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.531     ; 8.480      ;
; -8.010 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.531     ; 8.474      ;
; -8.005 ; upcounter:counter|Q[1] ; regn:reg_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.502      ;
; -7.999 ; upcounter:counter|Q[1] ; regn:reg_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.496      ;
; -7.995 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.529     ; 8.461      ;
; -7.986 ; upcounter:counter|Q[0] ; regn:reg_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.483      ;
; -7.980 ; upcounter:counter|Q[0] ; regn:reg_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.477      ;
; -7.968 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.529     ; 8.434      ;
; -7.900 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.531     ; 8.364      ;
; -7.894 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.531     ; 8.358      ;
; -7.889 ; upcounter:counter|Q[1] ; regn:reg_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.386      ;
; -7.883 ; upcounter:counter|Q[1] ; regn:reg_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.380      ;
; -7.870 ; upcounter:counter|Q[0] ; regn:reg_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.367      ;
; -7.866 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.530     ; 8.331      ;
; -7.865 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.535     ; 8.325      ;
; -7.864 ; upcounter:counter|Q[0] ; regn:reg_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.361      ;
; -7.849 ; upcounter:counter|Q[0] ; regn:reg_6|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.496     ; 8.348      ;
; -7.838 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.529     ; 8.304      ;
; -7.833 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.535     ; 8.293      ;
; -7.832 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.535     ; 8.292      ;
; -7.829 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.535     ; 8.289      ;
; -7.822 ; upcounter:counter|Q[0] ; regn:reg_7|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.496     ; 8.321      ;
; -7.799 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.529     ; 8.265      ;
; -7.783 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.530     ; 8.248      ;
; -7.780 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.535     ; 8.240      ;
; -7.778 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.531     ; 8.242      ;
; -7.773 ; upcounter:counter|Q[1] ; regn:reg_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.270      ;
; -7.772 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.535     ; 8.232      ;
; -7.767 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.533     ; 8.229      ;
; -7.767 ; upcounter:counter|Q[1] ; regn:reg_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.264      ;
; -7.766 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.529     ; 8.232      ;
; -7.762 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.531     ; 8.226      ;
; -7.762 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.533     ; 8.224      ;
; -7.758 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.531     ; 8.222      ;
; -7.757 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.532     ; 8.220      ;
; -7.756 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.533     ; 8.218      ;
; -7.754 ; upcounter:counter|Q[0] ; regn:reg_G|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.251      ;
; -7.753 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.535     ; 8.213      ;
; -7.752 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.531     ; 8.216      ;
; -7.750 ; upcounter:counter|Q[1] ; regn:reg_6|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.496     ; 8.249      ;
; -7.748 ; upcounter:counter|Q[0] ; regn:reg_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.245      ;
; -7.742 ; upcounter:counter|Q[1] ; regn:reg_7|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.496     ; 8.241      ;
; -7.738 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.533     ; 8.200      ;
; -7.726 ; upcounter:counter|Q[0] ; regn:reg_0|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.502     ; 8.219      ;
; -7.725 ; upcounter:counter|Q[0] ; regn:reg_3|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.222      ;
; -7.722 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.532     ; 8.185      ;
; -7.719 ; upcounter:counter|Q[0] ; regn:reg_5|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.216      ;
; -7.716 ; upcounter:counter|Q[0] ; regn:reg_5|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.497     ; 8.214      ;
; -7.704 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.532     ; 8.167      ;
; -7.704 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.532     ; 8.167      ;
; -7.700 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.533     ; 8.162      ;
; -7.697 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.533     ; 8.159      ;
; -7.694 ; upcounter:counter|Q[0] ; regn:reg_2|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.502     ; 8.187      ;
; -7.693 ; upcounter:counter|Q[0] ; regn:reg_4|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.502     ; 8.186      ;
; -7.690 ; upcounter:counter|Q[0] ; regn:reg_1|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.502     ; 8.183      ;
; -7.688 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.532     ; 8.151      ;
; -7.688 ; upcounter:counter|Q[0] ; regn:reg_7|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.496     ; 8.187      ;
; -7.686 ; upcounter:counter|Q[1] ; regn:reg_6|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.499     ; 8.182      ;
; -7.668 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.535     ; 8.128      ;
; -7.667 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.530     ; 8.132      ;
; -7.667 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.535     ; 8.127      ;
; -7.665 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.535     ; 8.125      ;
; -7.661 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.530     ; 8.126      ;
; -7.660 ; upcounter:counter|Q[0] ; regn:reg_7|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.496     ; 8.159      ;
; -7.657 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.529     ; 8.123      ;
; -7.657 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.529     ; 8.123      ;
; -7.657 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.535     ; 8.117      ;
; -7.657 ; upcounter:counter|Q[1] ; regn:reg_G|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.154      ;
; -7.655 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.530     ; 8.120      ;
; -7.651 ; upcounter:counter|Q[1] ; regn:reg_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.148      ;
; -7.651 ; upcounter:counter|Q[1] ; regn:reg_1|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.499     ; 8.147      ;
; -7.649 ; upcounter:counter|Q[1] ; regn:reg_0|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.502     ; 8.142      ;
; -7.645 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.529     ; 8.111      ;
; -7.640 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.529     ; 8.106      ;
; -7.640 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.529     ; 8.106      ;
; -7.639 ; upcounter:counter|Q[1] ; regn:reg_5|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.497     ; 8.137      ;
; -7.637 ; upcounter:counter|Q[0] ; regn:reg_G|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.497     ; 8.135      ;
; -7.634 ; upcounter:counter|Q[0] ; regn:reg_1|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.502     ; 8.127      ;
; -7.632 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.530     ; 8.097      ;
; -7.632 ; upcounter:counter|Q[0] ; regn:reg_G|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.129      ;
; -7.626 ; upcounter:counter|Q[0] ; regn:reg_2|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.502     ; 8.119      ;
; -7.626 ; upcounter:counter|Q[0] ; regn:reg_7|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.496     ; 8.125      ;
; -7.623 ; upcounter:counter|Q[0] ; regn:reg_5|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.498     ; 8.120      ;
; -7.623 ; upcounter:counter|Q[0] ; regn:reg_3|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.500     ; 8.118      ;
; -7.622 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.532     ; 8.085      ;
; -7.621 ; upcounter:counter|Q[0] ; regn:reg_4|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.500     ; 8.116      ;
; -7.617 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.529     ; 8.083      ;
; -7.617 ; upcounter:counter|Q[1] ; regn:reg_2|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.502     ; 8.110      ;
; -7.617 ; upcounter:counter|Q[1] ; regn:reg_7|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.499     ; 8.113      ;
; -7.616 ; upcounter:counter|Q[1] ; regn:reg_4|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.502     ; 8.109      ;
; -7.613 ; upcounter:counter|Q[1] ; regn:reg_1|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.502     ; 8.106      ;
; -7.611 ; upcounter:counter|Q[1] ; regn:reg_7|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.496     ; 8.110      ;
; -7.610 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.529     ; 8.076      ;
; -7.610 ; upcounter:counter|Q[0] ; regn:reg_5|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.500     ; 8.105      ;
+--------+------------------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'regn:reg_IR|Q[7]'                                                                                  ;
+--------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node             ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+
; -2.682 ; upcounter:counter|Q[0] ; control_unit:CPU|En ; Clock        ; regn:reg_IR|Q[7] ; 0.500        ; -1.318     ; 0.975      ;
+--------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock'                                                                                               ;
+-------+------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; 0.378 ; upcounter:counter|Q[0] ; upcounter:counter|Q[0] ; Clock            ; Clock       ; 0.000        ; 0.042      ; 0.577      ;
; 0.496 ; regn:reg_IR|Q[7]       ; upcounter:counter|Q[0] ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.719      ; 3.591      ;
; 0.547 ; regn:reg_IR|Q[7]       ; upcounter:counter|Q[1] ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.719      ; 3.642      ;
; 0.632 ; control_unit:CPU|En    ; upcounter:counter|Q[0] ; regn:reg_IR|Q[7] ; Clock       ; -0.500       ; 1.318      ; 1.627      ;
; 0.783 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.313      ; 3.472      ;
; 0.785 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[1]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.313      ; 3.474      ;
; 0.816 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[2]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.313      ; 3.505      ;
; 0.816 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.313      ; 3.505      ;
; 0.816 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[4]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.313      ; 3.505      ;
; 0.816 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[5]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.313      ; 3.505      ;
; 0.816 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[6]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.313      ; 3.505      ;
; 0.847 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[7]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.534      ;
; 0.847 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.534      ;
; 0.847 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.534      ;
; 0.847 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.534      ;
; 0.847 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.534      ;
; 0.847 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.534      ;
; 0.847 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.534      ;
; 0.847 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.534      ;
; 0.847 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.534      ;
; 0.887 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.309      ; 3.572      ;
; 0.887 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.309      ; 3.572      ;
; 0.887 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.309      ; 3.572      ;
; 0.887 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.309      ; 3.572      ;
; 0.913 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[5]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.599      ;
; 0.921 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.607      ;
; 0.921 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.607      ;
; 0.921 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.607      ;
; 0.932 ; regn:reg_A|Q[3]        ; regn:reg_G|Q[3]        ; Clock            ; Clock       ; 0.000        ; 0.068      ; 1.157      ;
; 0.933 ; regn:reg_A|Q[13]       ; regn:reg_G|Q[13]       ; Clock            ; Clock       ; 0.000        ; 0.066      ; 1.156      ;
; 0.958 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[1]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.308      ; 3.642      ;
; 0.965 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.651      ;
; 0.965 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.651      ;
; 0.965 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.651      ;
; 0.965 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.651      ;
; 0.965 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.651      ;
; 0.965 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.651      ;
; 0.965 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.651      ;
; 0.965 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.651      ;
; 0.965 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.651      ;
; 0.972 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.312      ; 3.660      ;
; 0.972 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[2]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.312      ; 3.660      ;
; 0.972 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[5]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.312      ; 3.660      ;
; 0.972 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[6]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.312      ; 3.660      ;
; 0.972 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[7]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.312      ; 3.660      ;
; 0.972 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.312      ; 3.660      ;
; 0.972 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.312      ; 3.660      ;
; 0.975 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.662      ;
; 0.975 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.662      ;
; 0.975 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.662      ;
; 0.975 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.662      ;
; 0.975 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.662      ;
; 0.975 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.662      ;
; 0.982 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.668      ;
; 0.982 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.668      ;
; 0.982 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.668      ;
; 0.982 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.668      ;
; 0.982 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.668      ;
; 0.982 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.668      ;
; 0.982 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.668      ;
; 0.995 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[4]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.681      ;
; 1.025 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[1]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.307      ; 3.708      ;
; 1.025 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[4]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.307      ; 3.708      ;
; 1.036 ; regn:reg_A|Q[8]        ; regn:reg_G|Q[8]        ; Clock            ; Clock       ; 0.000        ; 0.066      ; 1.259      ;
; 1.039 ; regn:reg_IR|Q[7]       ; regn:reg_2|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.726      ;
; 1.042 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.728      ;
; 1.042 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.728      ;
; 1.042 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.728      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.750      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[6]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.308      ; 3.747      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[7]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.308      ; 3.747      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.750      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.308      ; 3.747      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.750      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.308      ; 3.747      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.750      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.308      ; 3.747      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.750      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.750      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.308      ; 3.747      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.311      ; 3.750      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.308      ; 3.747      ;
; 1.063 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.308      ; 3.747      ;
; 1.064 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.308      ; 3.748      ;
; 1.067 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[2]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.753      ;
; 1.067 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.753      ;
; 1.067 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[6]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.753      ;
; 1.067 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[7]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.753      ;
; 1.067 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.753      ;
; 1.067 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.753      ;
; 1.067 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.753      ;
; 1.067 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.753      ;
; 1.067 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.753      ;
; 1.067 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.753      ;
; 1.067 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.310      ; 3.753      ;
; 1.093 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.313      ; 3.782      ;
; 1.093 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[1]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.313      ; 3.782      ;
; 1.093 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[2]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.313      ; 3.782      ;
; 1.093 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[4]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.313      ; 3.782      ;
; 1.115 ; regn:reg_IR|Q[7]       ; upcounter:counter|Q[0] ; regn:reg_IR|Q[7] ; Clock       ; -0.500       ; 2.719      ; 3.710      ;
+-------+------------------------+------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'regn:reg_IR|Q[7]'                                                                                  ;
+-------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node             ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+
; 2.501 ; upcounter:counter|Q[0] ; control_unit:CPU|En ; Clock        ; regn:reg_IR|Q[7] ; -0.500       ; -1.152     ; 0.869      ;
+-------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'                                          ;
+--------+--------------+----------------+------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; Clock ; Rise       ; Clock            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_6|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_6|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_6|Q[11] ;
+--------+--------------+----------------+------------+-------+------------+------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'regn:reg_IR|Q[7]'                                                  ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------+
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Fall       ; control_unit:CPU|En ;
; 0.389 ; 0.389        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Rise       ; CPU|En|datac        ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Rise       ; CPU|Mux0~0|combout  ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Rise       ; CPU|Mux0~0|datab    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Rise       ; reg_IR|Q[7]|q       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Rise       ; reg_IR|Q[7]|q       ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Rise       ; CPU|Mux0~0|datab    ;
; 0.580 ; 0.580        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Rise       ; CPU|Mux0~0|combout  ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Rise       ; CPU|En|datac        ;
; 0.606 ; 0.606        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Fall       ; control_unit:CPU|En ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; DIN[*]    ; Clock            ; 6.089 ; 6.740 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; 4.093 ; 4.264 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; 3.695 ; 3.872 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; 5.546 ; 6.118 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; 6.014 ; 6.663 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; 5.416 ; 5.930 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; 4.998 ; 5.625 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; 6.079 ; 6.731 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; 5.115 ; 5.669 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; 5.337 ; 5.978 ; Rise       ; Clock            ;
;  DIN[9]   ; Clock            ; 5.879 ; 6.478 ; Rise       ; Clock            ;
;  DIN[10]  ; Clock            ; 5.041 ; 5.679 ; Rise       ; Clock            ;
;  DIN[11]  ; Clock            ; 5.351 ; 6.002 ; Rise       ; Clock            ;
;  DIN[12]  ; Clock            ; 5.383 ; 5.953 ; Rise       ; Clock            ;
;  DIN[13]  ; Clock            ; 5.804 ; 6.438 ; Rise       ; Clock            ;
;  DIN[14]  ; Clock            ; 6.089 ; 6.740 ; Rise       ; Clock            ;
;  DIN[15]  ; Clock            ; 4.819 ; 5.334 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; 5.272 ; 5.851 ; Rise       ; Clock            ;
; Run       ; Clock            ; 4.017 ; 4.572 ; Rise       ; Clock            ;
; Run       ; regn:reg_IR|Q[7] ; 4.403 ; 4.986 ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; DIN[*]    ; Clock            ; -1.965 ; -2.133 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; -2.220 ; -2.385 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; -1.965 ; -2.133 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; -3.529 ; -4.098 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; -3.914 ; -4.527 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; -3.396 ; -3.906 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; -3.331 ; -3.929 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; -4.115 ; -4.757 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; -2.625 ; -3.138 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; -2.823 ; -3.429 ; Rise       ; Clock            ;
;  DIN[9]   ; Clock            ; -2.982 ; -3.547 ; Rise       ; Clock            ;
;  DIN[10]  ; Clock            ; -2.910 ; -3.463 ; Rise       ; Clock            ;
;  DIN[11]  ; Clock            ; -2.943 ; -3.516 ; Rise       ; Clock            ;
;  DIN[12]  ; Clock            ; -2.790 ; -3.339 ; Rise       ; Clock            ;
;  DIN[13]  ; Clock            ; -3.104 ; -3.684 ; Rise       ; Clock            ;
;  DIN[14]  ; Clock            ; -3.000 ; -3.580 ; Rise       ; Clock            ;
;  DIN[15]  ; Clock            ; -2.182 ; -2.725 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; -1.733 ; -2.325 ; Rise       ; Clock            ;
; Run       ; Clock            ; -2.590 ; -3.148 ; Rise       ; Clock            ;
; Run       ; regn:reg_IR|Q[7] ; -3.289 ; -3.858 ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; Bus[*]    ; Clock            ; 14.113 ; 13.933 ; Rise       ; Clock            ;
;  Bus[0]   ; Clock            ; 12.420 ; 12.148 ; Rise       ; Clock            ;
;  Bus[1]   ; Clock            ; 13.731 ; 13.603 ; Rise       ; Clock            ;
;  Bus[2]   ; Clock            ; 13.542 ; 13.078 ; Rise       ; Clock            ;
;  Bus[3]   ; Clock            ; 12.987 ; 12.697 ; Rise       ; Clock            ;
;  Bus[4]   ; Clock            ; 12.523 ; 12.359 ; Rise       ; Clock            ;
;  Bus[5]   ; Clock            ; 13.824 ; 13.441 ; Rise       ; Clock            ;
;  Bus[6]   ; Clock            ; 11.742 ; 11.459 ; Rise       ; Clock            ;
;  Bus[7]   ; Clock            ; 12.416 ; 12.122 ; Rise       ; Clock            ;
;  Bus[8]   ; Clock            ; 12.289 ; 12.013 ; Rise       ; Clock            ;
;  Bus[9]   ; Clock            ; 13.632 ; 13.506 ; Rise       ; Clock            ;
;  Bus[10]  ; Clock            ; 12.464 ; 12.290 ; Rise       ; Clock            ;
;  Bus[11]  ; Clock            ; 14.113 ; 13.933 ; Rise       ; Clock            ;
;  Bus[12]  ; Clock            ; 13.352 ; 12.988 ; Rise       ; Clock            ;
;  Bus[13]  ; Clock            ; 12.709 ; 12.481 ; Rise       ; Clock            ;
;  Bus[14]  ; Clock            ; 13.915 ; 13.744 ; Rise       ; Clock            ;
;  Bus[15]  ; Clock            ; 12.133 ; 12.012 ; Rise       ; Clock            ;
; Done      ; Clock            ; 8.413  ; 8.702  ; Rise       ; Clock            ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 9.957  ; 10.232 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 8.367  ; 8.447  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 9.957  ; 9.771  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 9.131  ; 9.377  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 8.706  ; 8.996  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 8.522  ; 8.658  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 9.714  ; 9.740  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 7.806  ; 7.758  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 8.355  ; 8.421  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 8.132  ; 8.312  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 9.223  ; 9.805  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 8.593  ; 8.589  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 9.577  ; 10.232 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 9.487  ; 9.279  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 8.889  ; 8.780  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 9.957  ; 10.043 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 8.359  ; 8.180  ; Rise       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 5.648  ; 5.855  ; Rise       ; regn:reg_IR|Q[7] ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 10.374 ; 9.864  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 8.681  ; 8.146  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 9.992  ; 9.864  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 9.803  ; 8.759  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 9.248  ; 8.584  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 8.784  ; 8.440  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 10.085 ; 9.416  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 8.003  ; 7.680  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 8.677  ; 8.176  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 8.550  ; 8.000  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 9.893  ; 9.152  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 8.725  ; 8.523  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 10.374 ; 9.472  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 9.613  ; 9.249  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 8.970  ; 8.714  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 10.176 ; 9.836  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 8.394  ; 8.273  ; Fall       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 5.763  ; 5.979  ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; Bus[*]    ; Clock            ; 6.477 ; 6.274 ; Rise       ; Clock            ;
;  Bus[0]   ; Clock            ; 7.128 ; 6.856 ; Rise       ; Clock            ;
;  Bus[1]   ; Clock            ; 8.236 ; 8.008 ; Rise       ; Clock            ;
;  Bus[2]   ; Clock            ; 7.882 ; 7.457 ; Rise       ; Clock            ;
;  Bus[3]   ; Clock            ; 6.885 ; 6.643 ; Rise       ; Clock            ;
;  Bus[4]   ; Clock            ; 6.930 ; 6.733 ; Rise       ; Clock            ;
;  Bus[5]   ; Clock            ; 8.024 ; 7.645 ; Rise       ; Clock            ;
;  Bus[6]   ; Clock            ; 6.477 ; 6.274 ; Rise       ; Clock            ;
;  Bus[7]   ; Clock            ; 6.976 ; 6.714 ; Rise       ; Clock            ;
;  Bus[8]   ; Clock            ; 6.935 ; 6.677 ; Rise       ; Clock            ;
;  Bus[9]   ; Clock            ; 7.589 ; 7.415 ; Rise       ; Clock            ;
;  Bus[10]  ; Clock            ; 7.055 ; 6.842 ; Rise       ; Clock            ;
;  Bus[11]  ; Clock            ; 8.248 ; 8.078 ; Rise       ; Clock            ;
;  Bus[12]  ; Clock            ; 7.855 ; 7.486 ; Rise       ; Clock            ;
;  Bus[13]  ; Clock            ; 7.399 ; 7.182 ; Rise       ; Clock            ;
;  Bus[14]  ; Clock            ; 8.379 ; 8.205 ; Rise       ; Clock            ;
;  Bus[15]  ; Clock            ; 6.702 ; 6.448 ; Rise       ; Clock            ;
; Done      ; Clock            ; 7.029 ; 7.245 ; Rise       ; Clock            ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 6.199 ; 5.700 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 7.045 ; 6.127 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 8.001 ; 7.159 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 7.825 ; 7.009 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 6.993 ; 6.345 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 6.199 ; 5.930 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 7.278 ; 7.069 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 6.404 ; 5.894 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 6.701 ; 5.926 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 6.367 ; 5.700 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 7.806 ; 7.421 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 6.719 ; 6.036 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 8.094 ; 7.387 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 7.724 ; 6.909 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 7.140 ; 6.503 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 8.497 ; 7.847 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 6.565 ; 6.185 ; Rise       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 5.452 ; 5.660 ; Rise       ; regn:reg_IR|Q[7] ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 6.013 ; 6.052 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 6.436 ; 6.837 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 7.413 ; 7.847 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 7.477 ; 7.503 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 6.635 ; 6.850 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 6.228 ; 6.052 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 7.542 ; 6.957 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 6.176 ; 6.241 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 6.248 ; 6.537 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 6.013 ; 6.201 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 7.644 ; 7.651 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 6.312 ; 6.544 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 7.627 ; 7.996 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 7.354 ; 7.426 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 6.798 ; 6.992 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 8.032 ; 8.401 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 6.486 ; 6.388 ; Fall       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 5.562 ; 5.779 ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DIN[0]     ; Bus[0]      ; 7.681  ;    ;    ; 7.577  ;
; DIN[1]     ; Bus[1]      ; 8.822  ;    ;    ; 8.771  ;
; DIN[2]     ; Bus[2]      ; 10.195 ;    ;    ; 10.350 ;
; DIN[3]     ; Bus[3]      ; 9.773  ;    ;    ; 10.159 ;
; DIN[4]     ; Bus[4]      ; 8.880  ;    ;    ; 9.188  ;
; DIN[5]     ; Bus[5]      ; 10.030 ;    ;    ; 10.221 ;
; DIN[6]     ; Bus[6]      ; 9.262  ;    ;    ; 9.678  ;
; DIN[7]     ; Bus[7]      ; 8.785  ;    ;    ; 9.046  ;
; DIN[8]     ; Bus[8]      ; 8.874  ;    ;    ; 9.254  ;
; DIN[9]     ; Bus[9]      ; 10.519 ;    ;    ; 10.943 ;
; DIN[10]    ; Bus[10]     ; 8.858  ;    ;    ; 9.231  ;
; DIN[11]    ; Bus[11]     ; 10.645 ;    ;    ; 11.097 ;
; DIN[12]    ; Bus[12]     ; 10.059 ;    ;    ; 10.204 ;
; DIN[13]    ; Bus[13]     ; 10.129 ;    ;    ; 10.508 ;
; DIN[14]    ; Bus[14]     ; 11.473 ;    ;    ; 11.915 ;
; DIN[15]    ; Bus[15]     ; 8.728  ;    ;    ; 9.003  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DIN[0]     ; Bus[0]      ; 7.431  ;    ;    ; 7.331  ;
; DIN[1]     ; Bus[1]      ; 8.476  ;    ;    ; 8.418  ;
; DIN[2]     ; Bus[2]      ; 9.835  ;    ;    ; 9.967  ;
; DIN[3]     ; Bus[3]      ; 9.383  ;    ;    ; 9.745  ;
; DIN[4]     ; Bus[4]      ; 8.556  ;    ;    ; 8.821  ;
; DIN[5]     ; Bus[5]      ; 9.676  ;    ;    ; 9.842  ;
; DIN[6]     ; Bus[6]      ; 8.892  ;    ;    ; 9.281  ;
; DIN[7]     ; Bus[7]      ; 8.488  ;    ;    ; 8.736  ;
; DIN[8]     ; Bus[8]      ; 8.517  ;    ;    ; 8.873  ;
; DIN[9]     ; Bus[9]      ; 10.145 ;    ;    ; 10.551 ;
; DIN[10]    ; Bus[10]     ; 8.548  ;    ;    ; 8.907  ;
; DIN[11]    ; Bus[11]     ; 10.267 ;    ;    ; 10.702 ;
; DIN[12]    ; Bus[12]     ; 9.699  ;    ;    ; 9.822  ;
; DIN[13]    ; Bus[13]     ; 9.718  ;    ;    ; 10.073 ;
; DIN[14]    ; Bus[14]     ; 11.061 ;    ;    ; 11.487 ;
; DIN[15]    ; Bus[15]     ; 8.427  ;    ;    ; 8.692  ;
+------------+-------------+--------+----+----+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 119.69 MHz ; 119.69 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------+
; Slow 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Clock            ; -7.355 ; -1077.815     ;
; regn:reg_IR|Q[7] ; -2.393 ; -2.393        ;
+------------------+--------+---------------+


+------------------------------------------+
; Slow 1200mV 0C Model Hold Summary        ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; Clock            ; 0.327 ; 0.000         ;
; regn:reg_IR|Q[7] ; 2.330 ; 0.000         ;
+------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; Clock            ; -3.000 ; -174.000             ;
; regn:reg_IR|Q[7] ; 0.438  ; 0.000                ;
+------------------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock'                                                                                      ;
+--------+------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -7.355 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.490     ; 7.860      ;
; -7.337 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.490     ; 7.842      ;
; -7.255 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.490     ; 7.760      ;
; -7.237 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.490     ; 7.742      ;
; -7.230 ; upcounter:counter|Q[0] ; regn:reg_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.763      ;
; -7.212 ; upcounter:counter|Q[0] ; regn:reg_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.745      ;
; -7.194 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.488     ; 7.701      ;
; -7.171 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.488     ; 7.678      ;
; -7.155 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.490     ; 7.660      ;
; -7.137 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.490     ; 7.642      ;
; -7.130 ; upcounter:counter|Q[0] ; regn:reg_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.663      ;
; -7.118 ; upcounter:counter|Q[1] ; regn:reg_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.651      ;
; -7.112 ; upcounter:counter|Q[0] ; regn:reg_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.645      ;
; -7.100 ; upcounter:counter|Q[1] ; regn:reg_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.633      ;
; -7.069 ; upcounter:counter|Q[0] ; regn:reg_6|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.460     ; 7.604      ;
; -7.055 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.490     ; 7.560      ;
; -7.046 ; upcounter:counter|Q[0] ; regn:reg_7|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.460     ; 7.581      ;
; -7.037 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.490     ; 7.542      ;
; -7.030 ; upcounter:counter|Q[0] ; regn:reg_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.563      ;
; -7.018 ; upcounter:counter|Q[1] ; regn:reg_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.551      ;
; -7.012 ; upcounter:counter|Q[0] ; regn:reg_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.545      ;
; -7.000 ; upcounter:counter|Q[1] ; regn:reg_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.533      ;
; -6.996 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.493     ; 7.498      ;
; -6.992 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.493     ; 7.494      ;
; -6.980 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.493     ; 7.482      ;
; -6.979 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.493     ; 7.481      ;
; -6.979 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.492     ; 7.482      ;
; -6.978 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.493     ; 7.480      ;
; -6.975 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.488     ; 7.482      ;
; -6.969 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.492     ; 7.472      ;
; -6.968 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.493     ; 7.470      ;
; -6.966 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.489     ; 7.472      ;
; -6.961 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.493     ; 7.463      ;
; -6.957 ; upcounter:counter|Q[1] ; regn:reg_6|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.460     ; 7.492      ;
; -6.954 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.489     ; 7.460      ;
; -6.954 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.492     ; 7.457      ;
; -6.944 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.488     ; 7.451      ;
; -6.937 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.490     ; 7.442      ;
; -6.937 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.492     ; 7.440      ;
; -6.934 ; upcounter:counter|Q[1] ; regn:reg_7|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.460     ; 7.469      ;
; -6.930 ; upcounter:counter|Q[0] ; regn:reg_G|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.463      ;
; -6.926 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.488     ; 7.433      ;
; -6.919 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.492     ; 7.422      ;
; -6.918 ; upcounter:counter|Q[1] ; regn:reg_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.451      ;
; -6.916 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.492     ; 7.419      ;
; -6.912 ; upcounter:counter|Q[0] ; regn:reg_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.445      ;
; -6.911 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.491     ; 7.415      ;
; -6.900 ; upcounter:counter|Q[1] ; regn:reg_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.433      ;
; -6.896 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.490     ; 7.401      ;
; -6.891 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.491     ; 7.395      ;
; -6.891 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.491     ; 7.395      ;
; -6.883 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.491     ; 7.387      ;
; -6.874 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.490     ; 7.379      ;
; -6.871 ; upcounter:counter|Q[0] ; regn:reg_0|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.465     ; 7.401      ;
; -6.867 ; upcounter:counter|Q[0] ; regn:reg_1|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.465     ; 7.397      ;
; -6.864 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.490     ; 7.369      ;
; -6.855 ; upcounter:counter|Q[0] ; regn:reg_2|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.465     ; 7.385      ;
; -6.854 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.489     ; 7.360      ;
; -6.854 ; upcounter:counter|Q[0] ; regn:reg_4|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.465     ; 7.384      ;
; -6.854 ; upcounter:counter|Q[0] ; regn:reg_4|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.464     ; 7.385      ;
; -6.853 ; upcounter:counter|Q[0] ; regn:reg_2|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.465     ; 7.383      ;
; -6.850 ; upcounter:counter|Q[0] ; regn:reg_7|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.460     ; 7.385      ;
; -6.844 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.491     ; 7.348      ;
; -6.844 ; upcounter:counter|Q[0] ; regn:reg_5|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.464     ; 7.375      ;
; -6.843 ; upcounter:counter|Q[0] ; regn:reg_2|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.465     ; 7.373      ;
; -6.836 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.489     ; 7.342      ;
; -6.836 ; upcounter:counter|Q[0] ; regn:reg_1|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.465     ; 7.366      ;
; -6.829 ; upcounter:counter|Q[0] ; regn:reg_G|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.461     ; 7.363      ;
; -6.829 ; upcounter:counter|Q[0] ; regn:reg_3|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.464     ; 7.360      ;
; -6.823 ; upcounter:counter|Q[0] ; regn:reg_5|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.461     ; 7.357      ;
; -6.818 ; upcounter:counter|Q[1] ; regn:reg_G|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.351      ;
; -6.817 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.491     ; 7.321      ;
; -6.816 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.491     ; 7.320      ;
; -6.812 ; upcounter:counter|Q[0] ; regn:reg_G|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.345      ;
; -6.812 ; upcounter:counter|Q[0] ; regn:reg_3|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.464     ; 7.343      ;
; -6.804 ; upcounter:counter|Q[1] ; regn:reg_6|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.463     ; 7.336      ;
; -6.802 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.493     ; 7.304      ;
; -6.801 ; upcounter:counter|Q[0] ; regn:reg_7|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.460     ; 7.336      ;
; -6.801 ; upcounter:counter|Q[0] ; regn:reg_7|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.460     ; 7.336      ;
; -6.800 ; upcounter:counter|Q[1] ; regn:reg_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.333      ;
; -6.796 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.488     ; 7.303      ;
; -6.795 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.493     ; 7.297      ;
; -6.794 ; upcounter:counter|Q[0] ; regn:reg_4|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.464     ; 7.325      ;
; -6.791 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.491     ; 7.295      ;
; -6.791 ; upcounter:counter|Q[0] ; regn:reg_3|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.464     ; 7.322      ;
; -6.789 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.491     ; 7.293      ;
; -6.788 ; upcounter:counter|Q[0] ; regn:reg_3|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.321      ;
; -6.786 ; upcounter:counter|Q[0] ; regn:reg_6|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.463     ; 7.318      ;
; -6.785 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.494     ; 7.286      ;
; -6.784 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.494     ; 7.285      ;
; -6.782 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.491     ; 7.286      ;
; -6.779 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.493     ; 7.281      ;
; -6.778 ; upcounter:counter|Q[0] ; regn:reg_5|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.311      ;
; -6.777 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.490     ; 7.282      ;
; -6.775 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.489     ; 7.281      ;
; -6.773 ; upcounter:counter|Q[1] ; regn:reg_0|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.465     ; 7.303      ;
; -6.773 ; upcounter:counter|Q[1] ; regn:reg_1|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.463     ; 7.305      ;
; -6.771 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.488     ; 7.278      ;
; -6.771 ; upcounter:counter|Q[0] ; regn:reg_5|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.462     ; 7.304      ;
; -6.768 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.489     ; 7.274      ;
+--------+------------------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'regn:reg_IR|Q[7]'                                                                                   ;
+--------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node             ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+
; -2.393 ; upcounter:counter|Q[0] ; control_unit:CPU|En ; Clock        ; regn:reg_IR|Q[7] ; 0.500        ; -1.219     ; 0.879      ;
+--------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock'                                                                                                ;
+-------+------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; 0.327 ; upcounter:counter|Q[0] ; upcounter:counter|Q[0] ; Clock            ; Clock       ; 0.000        ; 0.040      ; 0.511      ;
; 0.487 ; regn:reg_IR|Q[7]       ; upcounter:counter|Q[0] ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.463      ; 3.294      ;
; 0.535 ; regn:reg_IR|Q[7]       ; upcounter:counter|Q[1] ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.463      ; 3.342      ;
; 0.614 ; control_unit:CPU|En    ; upcounter:counter|Q[0] ; regn:reg_IR|Q[7] ; Clock       ; -0.500       ; 1.219      ; 1.497      ;
; 0.749 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.082      ; 3.175      ;
; 0.756 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[1]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.082      ; 3.182      ;
; 0.795 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[2]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.082      ; 3.221      ;
; 0.795 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.082      ; 3.221      ;
; 0.795 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[4]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.082      ; 3.221      ;
; 0.795 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[5]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.082      ; 3.221      ;
; 0.795 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[6]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.082      ; 3.221      ;
; 0.817 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[7]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.242      ;
; 0.817 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.242      ;
; 0.817 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.242      ;
; 0.817 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.242      ;
; 0.817 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.242      ;
; 0.817 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.242      ;
; 0.817 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.242      ;
; 0.817 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.242      ;
; 0.817 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.242      ;
; 0.842 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.265      ;
; 0.842 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.265      ;
; 0.842 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.265      ;
; 0.842 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.265      ;
; 0.848 ; regn:reg_A|Q[13]       ; regn:reg_G|Q[13]       ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.051      ;
; 0.849 ; regn:reg_A|Q[3]        ; regn:reg_G|Q[3]        ; Clock            ; Clock       ; 0.000        ; 0.060      ; 1.053      ;
; 0.852 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[1]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.078      ; 3.274      ;
; 0.872 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.295      ;
; 0.872 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.295      ;
; 0.872 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.295      ;
; 0.896 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[5]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.319      ;
; 0.906 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.330      ;
; 0.906 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.330      ;
; 0.906 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.330      ;
; 0.906 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.330      ;
; 0.906 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.330      ;
; 0.906 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.330      ;
; 0.906 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.330      ;
; 0.906 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.330      ;
; 0.906 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.330      ;
; 0.907 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[4]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.330      ;
; 0.918 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.343      ;
; 0.918 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[2]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.343      ;
; 0.918 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[5]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.343      ;
; 0.918 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[6]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.343      ;
; 0.918 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[7]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.343      ;
; 0.918 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.343      ;
; 0.918 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.081      ; 3.343      ;
; 0.930 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.353      ;
; 0.930 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.354      ;
; 0.930 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.354      ;
; 0.930 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.354      ;
; 0.930 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.353      ;
; 0.930 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.353      ;
; 0.930 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.354      ;
; 0.930 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.354      ;
; 0.930 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.353      ;
; 0.930 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.353      ;
; 0.930 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.354      ;
; 0.930 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.353      ;
; 0.930 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.353      ;
; 0.935 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.358      ;
; 0.945 ; regn:reg_IR|Q[7]       ; regn:reg_2|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.369      ;
; 0.947 ; regn:reg_A|Q[8]        ; regn:reg_G|Q[8]        ; Clock            ; Clock       ; 0.000        ; 0.059      ; 1.150      ;
; 0.963 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[1]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.077      ; 3.384      ;
; 0.963 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[4]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.077      ; 3.384      ;
; 0.980 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[6]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.078      ; 3.402      ;
; 0.980 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[7]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.078      ; 3.402      ;
; 0.980 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.078      ; 3.402      ;
; 0.980 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.078      ; 3.402      ;
; 0.980 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.078      ; 3.402      ;
; 0.980 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.404      ;
; 0.980 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.078      ; 3.402      ;
; 0.980 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.078      ; 3.402      ;
; 0.980 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.404      ;
; 0.980 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.078      ; 3.402      ;
; 0.983 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.406      ;
; 0.991 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.414      ;
; 0.998 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.078      ; 3.420      ;
; 0.999 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.423      ;
; 0.999 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.423      ;
; 0.999 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.423      ;
; 0.999 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.423      ;
; 0.999 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.423      ;
; 0.999 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.423      ;
; 0.999 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.080      ; 3.423      ;
; 1.000 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[2]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.083      ; 3.427      ;
; 1.002 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[2]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.425      ;
; 1.002 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.425      ;
; 1.002 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[6]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.425      ;
; 1.002 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[7]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.425      ;
; 1.002 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.425      ;
; 1.002 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.425      ;
; 1.002 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.425      ;
; 1.002 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.425      ;
; 1.002 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.079      ; 3.425      ;
; 1.036 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.083      ; 3.463      ;
; 1.036 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[1]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.083      ; 3.463      ;
; 1.036 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[4]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 2.083      ; 3.463      ;
; 1.044 ; regn:reg_IR|Q[7]       ; upcounter:counter|Q[0] ; regn:reg_IR|Q[7] ; Clock       ; -0.500       ; 2.463      ; 3.351      ;
+-------+------------------------+------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'regn:reg_IR|Q[7]'                                                                                   ;
+-------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node             ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+
; 2.330 ; upcounter:counter|Q[0] ; control_unit:CPU|En ; Clock        ; regn:reg_IR|Q[7] ; -0.500       ; -1.071     ; 0.779      ;
+-------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; Clock ; Rise       ; Clock            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_6|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_6|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_6|Q[11] ;
+--------+--------------+----------------+------------+-------+------------+------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'regn:reg_IR|Q[7]'                                                   ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------+
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Rise       ; CPU|En|datac        ;
; 0.440 ; 0.440        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Fall       ; control_unit:CPU|En ;
; 0.459 ; 0.459        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Rise       ; CPU|Mux0~0|combout  ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Rise       ; CPU|Mux0~0|datab    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Rise       ; reg_IR|Q[7]|q       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Rise       ; reg_IR|Q[7]|q       ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Rise       ; CPU|Mux0~0|datab    ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Rise       ; CPU|Mux0~0|combout  ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Fall       ; control_unit:CPU|En ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Rise       ; CPU|En|datac        ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; DIN[*]    ; Clock            ; 5.411 ; 5.920 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; 3.668 ; 3.852 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; 3.348 ; 3.515 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; 4.892 ; 5.326 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; 5.346 ; 5.851 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; 4.785 ; 5.170 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; 4.487 ; 4.925 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; 5.387 ; 5.882 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; 4.596 ; 4.961 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; 4.798 ; 5.235 ; Rise       ; Clock            ;
;  DIN[9]   ; Clock            ; 5.238 ; 5.691 ; Rise       ; Clock            ;
;  DIN[10]  ; Clock            ; 4.502 ; 4.966 ; Rise       ; Clock            ;
;  DIN[11]  ; Clock            ; 4.761 ; 5.279 ; Rise       ; Clock            ;
;  DIN[12]  ; Clock            ; 4.833 ; 5.221 ; Rise       ; Clock            ;
;  DIN[13]  ; Clock            ; 5.187 ; 5.660 ; Rise       ; Clock            ;
;  DIN[14]  ; Clock            ; 5.411 ; 5.920 ; Rise       ; Clock            ;
;  DIN[15]  ; Clock            ; 4.305 ; 4.667 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; 4.724 ; 5.139 ; Rise       ; Clock            ;
; Run       ; Clock            ; 3.556 ; 4.005 ; Rise       ; Clock            ;
; Run       ; regn:reg_IR|Q[7] ; 3.900 ; 4.388 ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; DIN[*]    ; Clock            ; -1.806 ; -1.986 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; -2.052 ; -2.207 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; -1.806 ; -1.986 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; -3.137 ; -3.551 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; -3.499 ; -3.949 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; -3.017 ; -3.393 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; -2.966 ; -3.422 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; -3.682 ; -4.158 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; -2.322 ; -2.711 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; -2.496 ; -2.974 ; Rise       ; Clock            ;
;  DIN[9]   ; Clock            ; -2.634 ; -3.085 ; Rise       ; Clock            ;
;  DIN[10]  ; Clock            ; -2.569 ; -2.997 ; Rise       ; Clock            ;
;  DIN[11]  ; Clock            ; -2.599 ; -3.050 ; Rise       ; Clock            ;
;  DIN[12]  ; Clock            ; -2.456 ; -2.900 ; Rise       ; Clock            ;
;  DIN[13]  ; Clock            ; -2.763 ; -3.202 ; Rise       ; Clock            ;
;  DIN[14]  ; Clock            ; -2.650 ; -3.116 ; Rise       ; Clock            ;
;  DIN[15]  ; Clock            ; -1.886 ; -2.336 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; -1.483 ; -1.967 ; Rise       ; Clock            ;
; Run       ; Clock            ; -2.245 ; -2.720 ; Rise       ; Clock            ;
; Run       ; regn:reg_IR|Q[7] ; -2.910 ; -3.389 ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; Bus[*]    ; Clock            ; 12.785 ; 12.451 ; Rise       ; Clock            ;
;  Bus[0]   ; Clock            ; 11.215 ; 10.893 ; Rise       ; Clock            ;
;  Bus[1]   ; Clock            ; 12.388 ; 12.144 ; Rise       ; Clock            ;
;  Bus[2]   ; Clock            ; 12.153 ; 11.651 ; Rise       ; Clock            ;
;  Bus[3]   ; Clock            ; 11.725 ; 11.359 ; Rise       ; Clock            ;
;  Bus[4]   ; Clock            ; 11.316 ; 11.101 ; Rise       ; Clock            ;
;  Bus[5]   ; Clock            ; 12.407 ; 11.978 ; Rise       ; Clock            ;
;  Bus[6]   ; Clock            ; 10.583 ; 10.271 ; Rise       ; Clock            ;
;  Bus[7]   ; Clock            ; 11.194 ; 10.849 ; Rise       ; Clock            ;
;  Bus[8]   ; Clock            ; 11.070 ; 10.742 ; Rise       ; Clock            ;
;  Bus[9]   ; Clock            ; 12.325 ; 12.108 ; Rise       ; Clock            ;
;  Bus[10]  ; Clock            ; 11.267 ; 11.039 ; Rise       ; Clock            ;
;  Bus[11]  ; Clock            ; 12.785 ; 12.451 ; Rise       ; Clock            ;
;  Bus[12]  ; Clock            ; 11.984 ; 11.574 ; Rise       ; Clock            ;
;  Bus[13]  ; Clock            ; 11.472 ; 11.215 ; Rise       ; Clock            ;
;  Bus[14]  ; Clock            ; 12.560 ; 12.304 ; Rise       ; Clock            ;
;  Bus[15]  ; Clock            ; 10.926 ; 10.702 ; Rise       ; Clock            ;
; Done      ; Clock            ; 7.562  ; 7.829  ; Rise       ; Clock            ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 9.057  ; 9.113  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 7.631  ; 7.555  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 9.031  ; 8.753  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 8.236  ; 8.313  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 7.913  ; 8.021  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 7.771  ; 7.763  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 8.762  ; 8.640  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 7.088  ; 6.933  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 7.579  ; 7.511  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 7.369  ; 7.404  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 8.408  ; 8.770  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 7.828  ; 7.701  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 8.740  ; 9.113  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 8.544  ; 8.236  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 8.087  ; 7.877  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 9.057  ; 8.966  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 7.569  ; 7.311  ; Rise       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 5.073  ; 5.296  ; Rise       ; regn:reg_IR|Q[7] ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 9.411  ; 8.770  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 7.841  ; 7.257  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 9.014  ; 8.770  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 8.779  ; 7.738  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 8.351  ; 7.624  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 7.942  ; 7.523  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 9.033  ; 8.322  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 7.209  ; 6.803  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 7.820  ; 7.253  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 7.696  ; 7.094  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 8.951  ; 8.161  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 7.893  ; 7.582  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 9.411  ; 8.415  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 8.610  ; 8.146  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 8.098  ; 7.758  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 9.186  ; 8.741  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 7.552  ; 7.328  ; Fall       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 5.124  ; 5.355  ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; Bus[*]    ; Clock            ; 5.803 ; 5.584 ; Rise       ; Clock            ;
;  Bus[0]   ; Clock            ; 6.437 ; 6.128 ; Rise       ; Clock            ;
;  Bus[1]   ; Clock            ; 7.430 ; 7.144 ; Rise       ; Clock            ;
;  Bus[2]   ; Clock            ; 7.038 ; 6.593 ; Rise       ; Clock            ;
;  Bus[3]   ; Clock            ; 6.185 ; 5.919 ; Rise       ; Clock            ;
;  Bus[4]   ; Clock            ; 6.251 ; 6.013 ; Rise       ; Clock            ;
;  Bus[5]   ; Clock            ; 7.165 ; 6.762 ; Rise       ; Clock            ;
;  Bus[6]   ; Clock            ; 5.803 ; 5.584 ; Rise       ; Clock            ;
;  Bus[7]   ; Clock            ; 6.273 ; 5.978 ; Rise       ; Clock            ;
;  Bus[8]   ; Clock            ; 6.234 ; 5.945 ; Rise       ; Clock            ;
;  Bus[9]   ; Clock            ; 6.856 ; 6.636 ; Rise       ; Clock            ;
;  Bus[10]  ; Clock            ; 6.380 ; 6.114 ; Rise       ; Clock            ;
;  Bus[11]  ; Clock            ; 7.463 ; 7.187 ; Rise       ; Clock            ;
;  Bus[12]  ; Clock            ; 7.009 ; 6.610 ; Rise       ; Clock            ;
;  Bus[13]  ; Clock            ; 6.685 ; 6.419 ; Rise       ; Clock            ;
;  Bus[14]  ; Clock            ; 7.550 ; 7.317 ; Rise       ; Clock            ;
;  Bus[15]  ; Clock            ; 6.019 ; 5.734 ; Rise       ; Clock            ;
; Done      ; Clock            ; 6.295 ; 6.524 ; Rise       ; Clock            ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 5.648 ; 5.087 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 6.396 ; 5.484 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 7.267 ; 6.394 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 7.039 ; 6.213 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 6.349 ; 5.673 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 5.648 ; 5.334 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 6.551 ; 6.287 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 5.802 ; 5.268 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 6.078 ; 5.299 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 5.771 ; 5.087 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 7.098 ; 6.666 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 6.122 ; 5.412 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 7.380 ; 6.606 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 6.953 ; 6.114 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 6.510 ; 5.830 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 7.712 ; 7.026 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 5.937 ; 5.519 ; Rise       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 4.892 ; 5.115 ; Rise       ; regn:reg_IR|Q[7] ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 5.376 ; 5.395 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 5.800 ; 6.077 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 6.664 ; 6.965 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 6.651 ; 6.609 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 5.950 ; 6.081 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 5.613 ; 5.395 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 6.723 ; 6.140 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 5.529 ; 5.532 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 5.597 ; 5.788 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 5.376 ; 5.491 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 6.895 ; 6.809 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 5.685 ; 5.816 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 6.887 ; 7.096 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 6.542 ; 6.535 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 6.128 ; 6.221 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 7.227 ; 7.461 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 5.812 ; 5.645 ; Fall       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 4.944 ; 5.173 ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DIN[0]     ; Bus[0]      ; 6.957  ;    ;    ; 6.855  ;
; DIN[1]     ; Bus[1]      ; 7.981  ;    ;    ; 7.914  ;
; DIN[2]     ; Bus[2]      ; 9.054  ;    ;    ; 9.084  ;
; DIN[3]     ; Bus[3]      ; 8.736  ;    ;    ; 8.971  ;
; DIN[4]     ; Bus[4]      ; 7.951  ;    ;    ; 8.122  ;
; DIN[5]     ; Bus[5]      ; 8.918  ;    ;    ; 8.980  ;
; DIN[6]     ; Bus[6]      ; 8.271  ;    ;    ; 8.539  ;
; DIN[7]     ; Bus[7]      ; 7.835  ;    ;    ; 7.971  ;
; DIN[8]     ; Bus[8]      ; 7.910  ;    ;    ; 8.152  ;
; DIN[9]     ; Bus[9]      ; 9.447  ;    ;    ; 9.697  ;
; DIN[10]    ; Bus[10]     ; 7.928  ;    ;    ; 8.151  ;
; DIN[11]    ; Bus[11]     ; 9.568  ;    ;    ; 9.808  ;
; DIN[12]    ; Bus[12]     ; 8.926  ;    ;    ; 8.948  ;
; DIN[13]    ; Bus[13]     ; 9.088  ;    ;    ; 9.293  ;
; DIN[14]    ; Bus[14]     ; 10.291 ;    ;    ; 10.556 ;
; DIN[15]    ; Bus[15]     ; 7.773  ;    ;    ; 7.924  ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+-------------+-------+----+----+--------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF     ;
+------------+-------------+-------+----+----+--------+
; DIN[0]     ; Bus[0]      ; 6.732 ;    ;    ; 6.636  ;
; DIN[1]     ; Bus[1]      ; 7.664 ;    ;    ; 7.593  ;
; DIN[2]     ; Bus[2]      ; 8.731 ;    ;    ; 8.744  ;
; DIN[3]     ; Bus[3]      ; 8.386 ;    ;    ; 8.603  ;
; DIN[4]     ; Bus[4]      ; 7.657 ;    ;    ; 7.800  ;
; DIN[5]     ; Bus[5]      ; 8.601 ;    ;    ; 8.646  ;
; DIN[6]     ; Bus[6]      ; 7.939 ;    ;    ; 8.187  ;
; DIN[7]     ; Bus[7]      ; 7.565 ;    ;    ; 7.698  ;
; DIN[8]     ; Bus[8]      ; 7.591 ;    ;    ; 7.813  ;
; DIN[9]     ; Bus[9]      ; 9.107 ;    ;    ; 9.351  ;
; DIN[10]    ; Bus[10]     ; 7.648 ;    ;    ; 7.866  ;
; DIN[11]    ; Bus[11]     ; 9.227 ;    ;    ; 9.458  ;
; DIN[12]    ; Bus[12]     ; 8.608 ;    ;    ; 8.612  ;
; DIN[13]    ; Bus[13]     ; 8.719 ;    ;    ; 8.907  ;
; DIN[14]    ; Bus[14]     ; 9.919 ;    ;    ; 10.176 ;
; DIN[15]    ; Bus[15]     ; 7.504 ;    ;    ; 7.649  ;
+------------+-------------+-------+----+----+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------+
; Fast 1200mV 0C Model Setup Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; Clock            ; -4.272 ; -621.788      ;
; regn:reg_IR|Q[7] ; -1.268 ; -1.268        ;
+------------------+--------+---------------+


+------------------------------------------+
; Fast 1200mV 0C Model Hold Summary        ;
+------------------+-------+---------------+
; Clock            ; Slack ; End Point TNS ;
+------------------+-------+---------------+
; Clock            ; 0.199 ; 0.000         ;
; regn:reg_IR|Q[7] ; 1.600 ; 0.000         ;
+------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; Clock            ; -3.000 ; -212.911             ;
; regn:reg_IR|Q[7] ; 0.397  ; 0.000                ;
+------------------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock'                                                                                      ;
+--------+------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -4.272 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.914      ;
; -4.250 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.892      ;
; -4.204 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.846      ;
; -4.182 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.824      ;
; -4.164 ; upcounter:counter|Q[0] ; regn:reg_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.827      ;
; -4.158 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.802      ;
; -4.151 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.795      ;
; -4.142 ; upcounter:counter|Q[0] ; regn:reg_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.805      ;
; -4.136 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.778      ;
; -4.123 ; upcounter:counter|Q[1] ; regn:reg_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.786      ;
; -4.114 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.756      ;
; -4.113 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.752      ;
; -4.101 ; upcounter:counter|Q[1] ; regn:reg_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.764      ;
; -4.096 ; upcounter:counter|Q[0] ; regn:reg_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.759      ;
; -4.074 ; upcounter:counter|Q[0] ; regn:reg_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.737      ;
; -4.073 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.715      ;
; -4.068 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.710      ;
; -4.056 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.700      ;
; -4.056 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.700      ;
; -4.056 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.344     ; 4.699      ;
; -4.055 ; upcounter:counter|Q[1] ; regn:reg_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.718      ;
; -4.055 ; upcounter:counter|Q[0] ; regn:reg_5|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.323     ; 4.719      ;
; -4.054 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.698      ;
; -4.053 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.692      ;
; -4.050 ; upcounter:counter|Q[0] ; regn:reg_7|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.322     ; 4.715      ;
; -4.047 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.344     ; 4.690      ;
; -4.046 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.688      ;
; -4.046 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.688      ;
; -4.046 ; upcounter:counter|Q[0] ; regn:reg_3|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.323     ; 4.710      ;
; -4.043 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.687      ;
; -4.043 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.682      ;
; -4.043 ; upcounter:counter|Q[0] ; regn:reg_6|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.322     ; 4.708      ;
; -4.042 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.681      ;
; -4.037 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.676      ;
; -4.033 ; upcounter:counter|Q[1] ; regn:reg_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.696      ;
; -4.028 ; upcounter:counter|Q[0] ; regn:reg_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.691      ;
; -4.026 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.344     ; 4.669      ;
; -4.026 ; regn:reg_IR|Q[8]       ; regn:reg_7|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.346     ; 4.667      ;
; -4.024 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.663      ;
; -4.017 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.656      ;
; -4.016 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.660      ;
; -4.010 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.654      ;
; -4.009 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.651      ;
; -4.009 ; upcounter:counter|Q[1] ; regn:reg_7|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.322     ; 4.674      ;
; -4.006 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.650      ;
; -4.006 ; upcounter:counter|Q[0] ; regn:reg_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.669      ;
; -4.005 ; upcounter:counter|Q[0] ; regn:reg_0|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.327     ; 4.665      ;
; -4.002 ; upcounter:counter|Q[1] ; regn:reg_6|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.322     ; 4.667      ;
; -4.000 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.642      ;
; -3.999 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.347     ; 4.639      ;
; -3.998 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.347     ; 4.638      ;
; -3.998 ; upcounter:counter|Q[1] ; regn:reg_6|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.661      ;
; -3.995 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.637      ;
; -3.993 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.347     ; 4.633      ;
; -3.990 ; upcounter:counter|Q[1] ; regn:reg_5|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.323     ; 4.654      ;
; -3.989 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.633      ;
; -3.987 ; upcounter:counter|Q[1] ; regn:reg_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.650      ;
; -3.981 ; regn:reg_IR|Q[8]       ; regn:reg_5|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.346     ; 4.622      ;
; -3.981 ; upcounter:counter|Q[1] ; regn:reg_3|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.323     ; 4.645      ;
; -3.981 ; upcounter:counter|Q[0] ; regn:reg_7|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.322     ; 4.646      ;
; -3.980 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.619      ;
; -3.976 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.620      ;
; -3.972 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.611      ;
; -3.971 ; upcounter:counter|Q[1] ; regn:reg_1|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.634      ;
; -3.965 ; upcounter:counter|Q[1] ; regn:reg_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.628      ;
; -3.964 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.606      ;
; -3.964 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.345     ; 4.606      ;
; -3.964 ; upcounter:counter|Q[1] ; regn:reg_0|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.327     ; 4.624      ;
; -3.962 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.601      ;
; -3.961 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.600      ;
; -3.960 ; upcounter:counter|Q[0] ; regn:reg_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.623      ;
; -3.957 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.601      ;
; -3.952 ; regn:reg_IR|Q[8]       ; regn:reg_6|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.596      ;
; -3.951 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.347     ; 4.591      ;
; -3.951 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.590      ;
; -3.951 ; upcounter:counter|Q[1] ; regn:reg_7|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.325     ; 4.613      ;
; -3.950 ; upcounter:counter|Q[0] ; regn:reg_0|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.327     ; 4.610      ;
; -3.948 ; regn:reg_IR|Q[8]       ; regn:reg_3|Q[3]  ; Clock        ; Clock       ; 1.000        ; -0.347     ; 4.588      ;
; -3.948 ; upcounter:counter|Q[0] ; regn:reg_5|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.322     ; 4.613      ;
; -3.946 ; upcounter:counter|Q[0] ; regn:reg_7|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.322     ; 4.611      ;
; -3.945 ; upcounter:counter|Q[0] ; regn:reg_1|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.327     ; 4.605      ;
; -3.943 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.582      ;
; -3.942 ; upcounter:counter|Q[0] ; regn:reg_4|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.327     ; 4.602      ;
; -3.941 ; regn:reg_IR|Q[8]       ; regn:reg_1|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.580      ;
; -3.940 ; upcounter:counter|Q[0] ; regn:reg_1|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.327     ; 4.600      ;
; -3.938 ; upcounter:counter|Q[0] ; regn:reg_G|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.601      ;
; -3.935 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.574      ;
; -3.935 ; upcounter:counter|Q[0] ; regn:reg_7|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.322     ; 4.600      ;
; -3.935 ; upcounter:counter|Q[0] ; regn:reg_4|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.327     ; 4.595      ;
; -3.934 ; upcounter:counter|Q[0] ; regn:reg_2|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.327     ; 4.594      ;
; -3.934 ; upcounter:counter|Q[1] ; regn:reg_0|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.597      ;
; -3.934 ; upcounter:counter|Q[0] ; regn:reg_2|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.327     ; 4.594      ;
; -3.930 ; regn:reg_IR|Q[8]       ; regn:reg_G|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.574      ;
; -3.930 ; regn:reg_IR|Q[8]       ; regn:reg_4|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.569      ;
; -3.929 ; upcounter:counter|Q[0] ; regn:reg_2|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.327     ; 4.589      ;
; -3.929 ; upcounter:counter|Q[0] ; regn:reg_6|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.592      ;
; -3.923 ; regn:reg_IR|Q[8]       ; regn:reg_2|Q[2]  ; Clock        ; Clock       ; 1.000        ; -0.348     ; 4.562      ;
; -3.920 ; regn:reg_IR|Q[8]       ; regn:reg_0|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.343     ; 4.564      ;
; -3.920 ; upcounter:counter|Q[1] ; regn:reg_2|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.583      ;
; -3.919 ; upcounter:counter|Q[1] ; regn:reg_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.324     ; 4.582      ;
+--------+------------------------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'regn:reg_IR|Q[7]'                                                                                   ;
+--------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node             ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+
; -1.268 ; upcounter:counter|Q[0] ; control_unit:CPU|En ; Clock        ; regn:reg_IR|Q[7] ; 0.500        ; -0.739     ; 0.527      ;
+--------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock'                                                                                                ;
+-------+------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; 0.199 ; upcounter:counter|Q[0] ; upcounter:counter|Q[0] ; Clock            ; Clock       ; 0.000        ; 0.024      ; 0.307      ;
; 0.255 ; regn:reg_IR|Q[7]       ; upcounter:counter|Q[0] ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.534      ; 1.998      ;
; 0.293 ; regn:reg_IR|Q[7]       ; upcounter:counter|Q[1] ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.534      ; 2.036      ;
; 0.415 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.265      ; 1.889      ;
; 0.418 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[1]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.265      ; 1.892      ;
; 0.436 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[2]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.265      ; 1.910      ;
; 0.436 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.265      ; 1.910      ;
; 0.436 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[4]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.265      ; 1.910      ;
; 0.436 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[5]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.265      ; 1.910      ;
; 0.436 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[6]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.265      ; 1.910      ;
; 0.447 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[7]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 1.919      ;
; 0.447 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 1.919      ;
; 0.447 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 1.919      ;
; 0.447 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 1.919      ;
; 0.447 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 1.919      ;
; 0.447 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 1.919      ;
; 0.447 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 1.919      ;
; 0.447 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 1.919      ;
; 0.447 ; regn:reg_IR|Q[7]       ; regn:reg_G|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 1.919      ;
; 0.481 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[5]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 1.952      ;
; 0.496 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 1.966      ;
; 0.496 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 1.966      ;
; 0.496 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 1.966      ;
; 0.496 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 1.966      ;
; 0.498 ; regn:reg_A|Q[13]       ; regn:reg_G|Q[13]       ; Clock            ; Clock       ; 0.000        ; 0.038      ; 0.620      ;
; 0.501 ; regn:reg_A|Q[3]        ; regn:reg_G|Q[3]        ; Clock            ; Clock       ; 0.000        ; 0.040      ; 0.625      ;
; 0.515 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 1.985      ;
; 0.515 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 1.985      ;
; 0.515 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 1.985      ;
; 0.534 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[4]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.005      ;
; 0.545 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 2.015      ;
; 0.545 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 2.015      ;
; 0.545 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 2.015      ;
; 0.545 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 2.015      ;
; 0.545 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 2.015      ;
; 0.545 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 2.015      ;
; 0.545 ; regn:reg_IR|Q[7]       ; regn:reg_5|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.261      ; 2.015      ;
; 0.547 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.018      ;
; 0.547 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.018      ;
; 0.547 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.018      ;
; 0.547 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.018      ;
; 0.547 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.018      ;
; 0.547 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.018      ;
; 0.547 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.018      ;
; 0.547 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.018      ;
; 0.547 ; regn:reg_IR|Q[7]       ; regn:reg_7|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.018      ;
; 0.548 ; regn:reg_A|Q[8]        ; regn:reg_G|Q[8]        ; Clock            ; Clock       ; 0.000        ; 0.038      ; 0.670      ;
; 0.548 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.264      ; 2.021      ;
; 0.548 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[2]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.264      ; 2.021      ;
; 0.548 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[5]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.264      ; 2.021      ;
; 0.548 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[6]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.264      ; 2.021      ;
; 0.548 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[7]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.264      ; 2.021      ;
; 0.548 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.264      ; 2.021      ;
; 0.548 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.264      ; 2.021      ;
; 0.564 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.260      ; 2.033      ;
; 0.564 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[1]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.260      ; 2.033      ;
; 0.564 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.036      ;
; 0.564 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.036      ;
; 0.564 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.036      ;
; 0.564 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.036      ;
; 0.564 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.036      ;
; 0.564 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.036      ;
; 0.568 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.039      ;
; 0.568 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.039      ;
; 0.573 ; control_unit:CPU|En    ; upcounter:counter|Q[0] ; regn:reg_IR|Q[7] ; Clock       ; -0.500       ; 0.739      ; 0.916      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.051      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[2]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.050      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[3]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.050      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[6]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.050      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[7]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.050      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.050      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.051      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.050      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.051      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.050      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.051      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.050      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.051      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.050      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[12]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.051      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.050      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.050      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.051      ;
; 0.579 ; regn:reg_IR|Q[7]       ; regn:reg_A|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.262      ; 2.050      ;
; 0.581 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[1]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.259      ; 2.049      ;
; 0.581 ; regn:reg_IR|Q[7]       ; regn:reg_3|Q[4]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.259      ; 2.049      ;
; 0.594 ; regn:reg_IR|Q[7]       ; regn:reg_2|Q[11]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.263      ; 2.066      ;
; 0.595 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[6]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.260      ; 2.064      ;
; 0.595 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[7]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.260      ; 2.064      ;
; 0.595 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[8]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.260      ; 2.064      ;
; 0.595 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[9]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.260      ; 2.064      ;
; 0.595 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[10]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.260      ; 2.064      ;
; 0.595 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[13]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.260      ; 2.064      ;
; 0.595 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[14]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.260      ; 2.064      ;
; 0.595 ; regn:reg_IR|Q[7]       ; regn:reg_4|Q[15]       ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.260      ; 2.064      ;
; 0.631 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[2]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.265      ; 2.105      ;
; 0.635 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[0]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.265      ; 2.109      ;
; 0.635 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[1]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.265      ; 2.109      ;
; 0.635 ; regn:reg_IR|Q[7]       ; regn:reg_0|Q[4]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.265      ; 2.109      ;
; 0.636 ; regn:reg_IR|Q[7]       ; regn:reg_6|Q[1]        ; regn:reg_IR|Q[7] ; Clock       ; 0.000        ; 1.266      ; 2.111      ;
+-------+------------------------+------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'regn:reg_IR|Q[7]'                                                                                   ;
+-------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node             ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+
; 1.600 ; upcounter:counter|Q[0] ; control_unit:CPU|En ; Clock        ; regn:reg_IR|Q[7] ; -0.500       ; -0.643     ; 0.477      ;
+-------+------------------------+---------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'                                           ;
+--------+--------------+----------------+------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; Clock ; Rise       ; Clock            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_0|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_1|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_2|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_3|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_4|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_5|Q[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_6|Q[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_6|Q[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; Clock ; Rise       ; regn:reg_6|Q[11] ;
+--------+--------------+----------------+------------+-------+------------+------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'regn:reg_IR|Q[7]'                                                   ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target              ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------+
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Fall       ; control_unit:CPU|En ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Rise       ; CPU|En|datac        ;
; 0.419 ; 0.419        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Rise       ; CPU|Mux0~0|combout  ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Rise       ; CPU|Mux0~0|datab    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Rise       ; reg_IR|Q[7]|q       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Rise       ; reg_IR|Q[7]|q       ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Rise       ; CPU|Mux0~0|datab    ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Rise       ; CPU|Mux0~0|combout  ;
; 0.596 ; 0.596        ; 0.000          ; High Pulse Width ; regn:reg_IR|Q[7] ; Rise       ; CPU|En|datac        ;
; 0.599 ; 0.599        ; 0.000          ; Low Pulse Width  ; regn:reg_IR|Q[7] ; Fall       ; control_unit:CPU|En ;
+-------+--------------+----------------+------------------+------------------+------------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; DIN[*]    ; Clock            ; 3.411 ; 4.354 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; 2.321 ; 2.798 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; 2.116 ; 2.596 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; 3.086 ; 3.930 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; 3.369 ; 4.265 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; 3.015 ; 3.846 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; 2.774 ; 3.712 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; 3.411 ; 4.314 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; 2.767 ; 3.701 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; 2.947 ; 3.893 ; Rise       ; Clock            ;
;  DIN[9]   ; Clock            ; 3.251 ; 4.159 ; Rise       ; Clock            ;
;  DIN[10]  ; Clock            ; 2.744 ; 3.697 ; Rise       ; Clock            ;
;  DIN[11]  ; Clock            ; 2.971 ; 3.886 ; Rise       ; Clock            ;
;  DIN[12]  ; Clock            ; 2.960 ; 3.880 ; Rise       ; Clock            ;
;  DIN[13]  ; Clock            ; 3.220 ; 4.115 ; Rise       ; Clock            ;
;  DIN[14]  ; Clock            ; 3.409 ; 4.354 ; Rise       ; Clock            ;
;  DIN[15]  ; Clock            ; 2.614 ; 3.503 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; 2.909 ; 3.869 ; Rise       ; Clock            ;
; Run       ; Clock            ; 2.243 ; 3.097 ; Rise       ; Clock            ;
; Run       ; regn:reg_IR|Q[7] ; 2.420 ; 3.246 ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; DIN[*]    ; Clock            ; -1.127 ; -1.588 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; -1.234 ; -1.724 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; -1.127 ; -1.588 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; -1.930 ; -2.785 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; -2.149 ; -3.061 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; -1.874 ; -2.709 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; -1.847 ; -2.720 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; -2.277 ; -3.205 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; -1.427 ; -2.226 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; -1.566 ; -2.414 ; Rise       ; Clock            ;
;  DIN[9]   ; Clock            ; -1.637 ; -2.502 ; Rise       ; Clock            ;
;  DIN[10]  ; Clock            ; -1.598 ; -2.428 ; Rise       ; Clock            ;
;  DIN[11]  ; Clock            ; -1.611 ; -2.471 ; Rise       ; Clock            ;
;  DIN[12]  ; Clock            ; -1.550 ; -2.371 ; Rise       ; Clock            ;
;  DIN[13]  ; Clock            ; -1.718 ; -2.576 ; Rise       ; Clock            ;
;  DIN[14]  ; Clock            ; -1.668 ; -2.528 ; Rise       ; Clock            ;
;  DIN[15]  ; Clock            ; -1.158 ; -1.966 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; -0.955 ; -1.761 ; Rise       ; Clock            ;
; Run       ; Clock            ; -1.404 ; -2.209 ; Rise       ; Clock            ;
; Run       ; regn:reg_IR|Q[7] ; -1.798 ; -2.614 ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; Bus[*]    ; Clock            ; 8.146 ; 8.178 ; Rise       ; Clock            ;
;  Bus[0]   ; Clock            ; 7.138 ; 7.084 ; Rise       ; Clock            ;
;  Bus[1]   ; Clock            ; 7.896 ; 8.066 ; Rise       ; Clock            ;
;  Bus[2]   ; Clock            ; 7.976 ; 7.800 ; Rise       ; Clock            ;
;  Bus[3]   ; Clock            ; 7.450 ; 7.462 ; Rise       ; Clock            ;
;  Bus[4]   ; Clock            ; 7.138 ; 7.196 ; Rise       ; Clock            ;
;  Bus[5]   ; Clock            ; 8.146 ; 8.017 ; Rise       ; Clock            ;
;  Bus[6]   ; Clock            ; 6.767 ; 6.710 ; Rise       ; Clock            ;
;  Bus[7]   ; Clock            ; 7.127 ; 7.102 ; Rise       ; Clock            ;
;  Bus[8]   ; Clock            ; 7.052 ; 7.016 ; Rise       ; Clock            ;
;  Bus[9]   ; Clock            ; 7.778 ; 7.919 ; Rise       ; Clock            ;
;  Bus[10]  ; Clock            ; 7.109 ; 7.218 ; Rise       ; Clock            ;
;  Bus[11]  ; Clock            ; 8.086 ; 8.178 ; Rise       ; Clock            ;
;  Bus[12]  ; Clock            ; 7.901 ; 7.752 ; Rise       ; Clock            ;
;  Bus[13]  ; Clock            ; 7.239 ; 7.330 ; Rise       ; Clock            ;
;  Bus[14]  ; Clock            ; 8.023 ; 8.133 ; Rise       ; Clock            ;
;  Bus[15]  ; Clock            ; 6.976 ; 7.038 ; Rise       ; Clock            ;
; Done      ; Clock            ; 5.035 ; 5.213 ; Rise       ; Clock            ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 5.769 ; 6.067 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 4.752 ; 4.973 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 5.670 ; 5.817 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 5.412 ; 5.689 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 4.999 ; 5.351 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 4.793 ; 5.085 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 5.769 ; 5.906 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 4.467 ; 4.590 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 4.786 ; 4.991 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 4.645 ; 4.905 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 5.242 ; 5.808 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 4.860 ; 5.054 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 5.478 ; 6.067 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 5.640 ; 5.584 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 4.996 ; 5.162 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 5.673 ; 6.022 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 4.750 ; 4.800 ; Rise       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 3.481 ; 3.523 ; Rise       ; regn:reg_IR|Q[7] ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 6.024 ; 5.960 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 5.016 ; 4.872 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 5.774 ; 5.944 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 5.854 ; 5.391 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 5.328 ; 5.213 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 5.016 ; 5.041 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 6.024 ; 5.781 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 4.645 ; 4.617 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 5.005 ; 4.906 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 4.930 ; 4.781 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 5.656 ; 5.540 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 4.987 ; 5.096 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 5.964 ; 5.743 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 5.779 ; 5.630 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 5.117 ; 5.208 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 5.901 ; 5.960 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 4.854 ; 4.916 ; Fall       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 3.641 ; 3.690 ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; Bus[*]    ; Clock            ; 3.795 ; 3.714 ; Rise       ; Clock            ;
;  Bus[0]   ; Clock            ; 4.138 ; 4.057 ; Rise       ; Clock            ;
;  Bus[1]   ; Clock            ; 4.774 ; 4.818 ; Rise       ; Clock            ;
;  Bus[2]   ; Clock            ; 4.770 ; 4.556 ; Rise       ; Clock            ;
;  Bus[3]   ; Clock            ; 4.027 ; 3.965 ; Rise       ; Clock            ;
;  Bus[4]   ; Clock            ; 3.975 ; 3.982 ; Rise       ; Clock            ;
;  Bus[5]   ; Clock            ; 4.874 ; 4.674 ; Rise       ; Clock            ;
;  Bus[6]   ; Clock            ; 3.795 ; 3.714 ; Rise       ; Clock            ;
;  Bus[7]   ; Clock            ; 4.042 ; 3.975 ; Rise       ; Clock            ;
;  Bus[8]   ; Clock            ; 4.008 ; 3.959 ; Rise       ; Clock            ;
;  Bus[9]   ; Clock            ; 4.369 ; 4.436 ; Rise       ; Clock            ;
;  Bus[10]  ; Clock            ; 4.037 ; 4.063 ; Rise       ; Clock            ;
;  Bus[11]  ; Clock            ; 4.783 ; 4.818 ; Rise       ; Clock            ;
;  Bus[12]  ; Clock            ; 4.798 ; 4.550 ; Rise       ; Clock            ;
;  Bus[13]  ; Clock            ; 4.221 ; 4.245 ; Rise       ; Clock            ;
;  Bus[14]  ; Clock            ; 4.871 ; 4.934 ; Rise       ; Clock            ;
;  Bus[15]  ; Clock            ; 3.880 ; 3.814 ; Rise       ; Clock            ;
; Done      ; Clock            ; 4.239 ; 4.295 ; Rise       ; Clock            ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 3.578 ; 3.386 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 4.053 ; 3.644 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 4.652 ; 4.344 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 4.741 ; 4.314 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 4.080 ; 3.810 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 3.578 ; 3.526 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 4.469 ; 4.334 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 3.733 ; 3.527 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 3.889 ; 3.538 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 3.696 ; 3.386 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 4.451 ; 4.468 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 3.833 ; 3.590 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 4.681 ; 4.444 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 4.721 ; 4.235 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 4.082 ; 3.884 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 4.908 ; 4.756 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 3.788 ; 3.679 ; Rise       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 3.363 ; 3.407 ; Rise       ; regn:reg_IR|Q[7] ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 3.570 ; 3.731 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 3.794 ; 4.096 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 4.383 ; 4.790 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 4.621 ; 4.693 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 3.950 ; 4.201 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 3.644 ; 3.731 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 4.675 ; 4.415 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 3.686 ; 3.802 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 3.707 ; 3.989 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 3.570 ; 3.773 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 4.453 ; 4.661 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 3.685 ; 3.976 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 4.486 ; 4.897 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 4.579 ; 4.639 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 3.967 ; 4.258 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 4.718 ; 5.144 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 3.819 ; 3.866 ; Fall       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 3.516 ; 3.567 ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+-------+-------+------------+------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; DIN[0]     ; Bus[0]      ; 4.501 ;    ;    ; 4.848 ;
; DIN[1]     ; Bus[1]      ; 5.202 ;    ;    ; 5.666 ;
; DIN[2]     ; Bus[2]      ; 6.084 ;    ;    ; 6.674 ;
; DIN[3]     ; Bus[3]      ; 5.667 ;    ;    ; 6.475 ;
; DIN[4]     ; Bus[4]      ; 5.086 ;    ;    ; 5.880 ;
; DIN[5]     ; Bus[5]      ; 6.021 ;    ;    ; 6.636 ;
; DIN[6]     ; Bus[6]      ; 5.377 ;    ;    ; 6.165 ;
; DIN[7]     ; Bus[7]      ; 5.053 ;    ;    ; 5.767 ;
; DIN[8]     ; Bus[8]      ; 5.142 ;    ;    ; 5.892 ;
; DIN[9]     ; Bus[9]      ; 6.013 ;    ;    ; 6.961 ;
; DIN[10]    ; Bus[10]     ; 5.069 ;    ;    ; 5.879 ;
; DIN[11]    ; Bus[11]     ; 6.140 ;    ;    ; 7.047 ;
; DIN[12]    ; Bus[12]     ; 6.055 ;    ;    ; 6.579 ;
; DIN[13]    ; Bus[13]     ; 5.780 ;    ;    ; 6.644 ;
; DIN[14]    ; Bus[14]     ; 6.615 ;    ;    ; 7.590 ;
; DIN[15]    ; Bus[15]     ; 5.035 ;    ;    ; 5.746 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; DIN[0]     ; Bus[0]      ; 4.354 ;    ;    ; 4.703 ;
; DIN[1]     ; Bus[1]      ; 4.998 ;    ;    ; 5.454 ;
; DIN[2]     ; Bus[2]      ; 5.875 ;    ;    ; 6.448 ;
; DIN[3]     ; Bus[3]      ; 5.440 ;    ;    ; 6.228 ;
; DIN[4]     ; Bus[4]      ; 4.898 ;    ;    ; 5.663 ;
; DIN[5]     ; Bus[5]      ; 5.815 ;    ;    ; 6.412 ;
; DIN[6]     ; Bus[6]      ; 5.162 ;    ;    ; 5.930 ;
; DIN[7]     ; Bus[7]      ; 4.880 ;    ;    ; 5.582 ;
; DIN[8]     ; Bus[8]      ; 4.934 ;    ;    ; 5.667 ;
; DIN[9]     ; Bus[9]      ; 5.797 ;    ;    ; 6.723 ;
; DIN[10]    ; Bus[10]     ; 4.888 ;    ;    ; 5.685 ;
; DIN[11]    ; Bus[11]     ; 5.921 ;    ;    ; 6.810 ;
; DIN[12]    ; Bus[12]     ; 5.847 ;    ;    ; 6.356 ;
; DIN[13]    ; Bus[13]     ; 5.543 ;    ;    ; 6.387 ;
; DIN[14]    ; Bus[14]     ; 6.377 ;    ;    ; 7.331 ;
; DIN[15]    ; Bus[15]     ; 4.860 ;    ;    ; 5.560 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+-------------------+-----------+-------+----------+---------+---------------------+
; Clock             ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack  ; -8.248    ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  Clock            ; -8.248    ; 0.199 ; N/A      ; N/A     ; -3.000              ;
;  regn:reg_IR|Q[7] ; -2.682    ; 1.600 ; N/A      ; N/A     ; 0.388               ;
; Design-wide TNS   ; -1212.984 ; 0.0   ; 0.0      ; 0.0     ; -212.911            ;
;  Clock            ; -1210.302 ; 0.000 ; N/A      ; N/A     ; -212.911            ;
;  regn:reg_IR|Q[7] ; -2.682    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; DIN[*]    ; Clock            ; 6.089 ; 6.740 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; 4.093 ; 4.264 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; 3.695 ; 3.872 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; 5.546 ; 6.118 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; 6.014 ; 6.663 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; 5.416 ; 5.930 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; 4.998 ; 5.625 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; 6.079 ; 6.731 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; 5.115 ; 5.669 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; 5.337 ; 5.978 ; Rise       ; Clock            ;
;  DIN[9]   ; Clock            ; 5.879 ; 6.478 ; Rise       ; Clock            ;
;  DIN[10]  ; Clock            ; 5.041 ; 5.679 ; Rise       ; Clock            ;
;  DIN[11]  ; Clock            ; 5.351 ; 6.002 ; Rise       ; Clock            ;
;  DIN[12]  ; Clock            ; 5.383 ; 5.953 ; Rise       ; Clock            ;
;  DIN[13]  ; Clock            ; 5.804 ; 6.438 ; Rise       ; Clock            ;
;  DIN[14]  ; Clock            ; 6.089 ; 6.740 ; Rise       ; Clock            ;
;  DIN[15]  ; Clock            ; 4.819 ; 5.334 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; 5.272 ; 5.851 ; Rise       ; Clock            ;
; Run       ; Clock            ; 4.017 ; 4.572 ; Rise       ; Clock            ;
; Run       ; regn:reg_IR|Q[7] ; 4.403 ; 4.986 ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; DIN[*]    ; Clock            ; -1.127 ; -1.588 ; Rise       ; Clock            ;
;  DIN[0]   ; Clock            ; -1.234 ; -1.724 ; Rise       ; Clock            ;
;  DIN[1]   ; Clock            ; -1.127 ; -1.588 ; Rise       ; Clock            ;
;  DIN[2]   ; Clock            ; -1.930 ; -2.785 ; Rise       ; Clock            ;
;  DIN[3]   ; Clock            ; -2.149 ; -3.061 ; Rise       ; Clock            ;
;  DIN[4]   ; Clock            ; -1.874 ; -2.709 ; Rise       ; Clock            ;
;  DIN[5]   ; Clock            ; -1.847 ; -2.720 ; Rise       ; Clock            ;
;  DIN[6]   ; Clock            ; -2.277 ; -3.205 ; Rise       ; Clock            ;
;  DIN[7]   ; Clock            ; -1.427 ; -2.226 ; Rise       ; Clock            ;
;  DIN[8]   ; Clock            ; -1.566 ; -2.414 ; Rise       ; Clock            ;
;  DIN[9]   ; Clock            ; -1.637 ; -2.502 ; Rise       ; Clock            ;
;  DIN[10]  ; Clock            ; -1.598 ; -2.428 ; Rise       ; Clock            ;
;  DIN[11]  ; Clock            ; -1.611 ; -2.471 ; Rise       ; Clock            ;
;  DIN[12]  ; Clock            ; -1.550 ; -2.371 ; Rise       ; Clock            ;
;  DIN[13]  ; Clock            ; -1.718 ; -2.576 ; Rise       ; Clock            ;
;  DIN[14]  ; Clock            ; -1.668 ; -2.528 ; Rise       ; Clock            ;
;  DIN[15]  ; Clock            ; -1.158 ; -1.966 ; Rise       ; Clock            ;
; Resetn    ; Clock            ; -0.955 ; -1.761 ; Rise       ; Clock            ;
; Run       ; Clock            ; -1.404 ; -2.209 ; Rise       ; Clock            ;
; Run       ; regn:reg_IR|Q[7] ; -1.798 ; -2.614 ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-----------+------------------+--------+--------+------------+------------------+
; Data Port ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-----------+------------------+--------+--------+------------+------------------+
; Bus[*]    ; Clock            ; 14.113 ; 13.933 ; Rise       ; Clock            ;
;  Bus[0]   ; Clock            ; 12.420 ; 12.148 ; Rise       ; Clock            ;
;  Bus[1]   ; Clock            ; 13.731 ; 13.603 ; Rise       ; Clock            ;
;  Bus[2]   ; Clock            ; 13.542 ; 13.078 ; Rise       ; Clock            ;
;  Bus[3]   ; Clock            ; 12.987 ; 12.697 ; Rise       ; Clock            ;
;  Bus[4]   ; Clock            ; 12.523 ; 12.359 ; Rise       ; Clock            ;
;  Bus[5]   ; Clock            ; 13.824 ; 13.441 ; Rise       ; Clock            ;
;  Bus[6]   ; Clock            ; 11.742 ; 11.459 ; Rise       ; Clock            ;
;  Bus[7]   ; Clock            ; 12.416 ; 12.122 ; Rise       ; Clock            ;
;  Bus[8]   ; Clock            ; 12.289 ; 12.013 ; Rise       ; Clock            ;
;  Bus[9]   ; Clock            ; 13.632 ; 13.506 ; Rise       ; Clock            ;
;  Bus[10]  ; Clock            ; 12.464 ; 12.290 ; Rise       ; Clock            ;
;  Bus[11]  ; Clock            ; 14.113 ; 13.933 ; Rise       ; Clock            ;
;  Bus[12]  ; Clock            ; 13.352 ; 12.988 ; Rise       ; Clock            ;
;  Bus[13]  ; Clock            ; 12.709 ; 12.481 ; Rise       ; Clock            ;
;  Bus[14]  ; Clock            ; 13.915 ; 13.744 ; Rise       ; Clock            ;
;  Bus[15]  ; Clock            ; 12.133 ; 12.012 ; Rise       ; Clock            ;
; Done      ; Clock            ; 8.413  ; 8.702  ; Rise       ; Clock            ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 9.957  ; 10.232 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 8.367  ; 8.447  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 9.957  ; 9.771  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 9.131  ; 9.377  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 8.706  ; 8.996  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 8.522  ; 8.658  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 9.714  ; 9.740  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 7.806  ; 7.758  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 8.355  ; 8.421  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 8.132  ; 8.312  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 9.223  ; 9.805  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 8.593  ; 8.589  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 9.577  ; 10.232 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 9.487  ; 9.279  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 8.889  ; 8.780  ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 9.957  ; 10.043 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 8.359  ; 8.180  ; Rise       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 5.648  ; 5.855  ; Rise       ; regn:reg_IR|Q[7] ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 10.374 ; 9.864  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 8.681  ; 8.146  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 9.992  ; 9.864  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 9.803  ; 8.759  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 9.248  ; 8.584  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 8.784  ; 8.440  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 10.085 ; 9.416  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 8.003  ; 7.680  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 8.677  ; 8.176  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 8.550  ; 8.000  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 9.893  ; 9.152  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 8.725  ; 8.523  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 10.374 ; 9.472  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 9.613  ; 9.249  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 8.970  ; 8.714  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 10.176 ; 9.836  ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 8.394  ; 8.273  ; Fall       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 5.763  ; 5.979  ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+--------+--------+------------+------------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+-----------+------------------+-------+-------+------------+------------------+
; Data Port ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-----------+------------------+-------+-------+------------+------------------+
; Bus[*]    ; Clock            ; 3.795 ; 3.714 ; Rise       ; Clock            ;
;  Bus[0]   ; Clock            ; 4.138 ; 4.057 ; Rise       ; Clock            ;
;  Bus[1]   ; Clock            ; 4.774 ; 4.818 ; Rise       ; Clock            ;
;  Bus[2]   ; Clock            ; 4.770 ; 4.556 ; Rise       ; Clock            ;
;  Bus[3]   ; Clock            ; 4.027 ; 3.965 ; Rise       ; Clock            ;
;  Bus[4]   ; Clock            ; 3.975 ; 3.982 ; Rise       ; Clock            ;
;  Bus[5]   ; Clock            ; 4.874 ; 4.674 ; Rise       ; Clock            ;
;  Bus[6]   ; Clock            ; 3.795 ; 3.714 ; Rise       ; Clock            ;
;  Bus[7]   ; Clock            ; 4.042 ; 3.975 ; Rise       ; Clock            ;
;  Bus[8]   ; Clock            ; 4.008 ; 3.959 ; Rise       ; Clock            ;
;  Bus[9]   ; Clock            ; 4.369 ; 4.436 ; Rise       ; Clock            ;
;  Bus[10]  ; Clock            ; 4.037 ; 4.063 ; Rise       ; Clock            ;
;  Bus[11]  ; Clock            ; 4.783 ; 4.818 ; Rise       ; Clock            ;
;  Bus[12]  ; Clock            ; 4.798 ; 4.550 ; Rise       ; Clock            ;
;  Bus[13]  ; Clock            ; 4.221 ; 4.245 ; Rise       ; Clock            ;
;  Bus[14]  ; Clock            ; 4.871 ; 4.934 ; Rise       ; Clock            ;
;  Bus[15]  ; Clock            ; 3.880 ; 3.814 ; Rise       ; Clock            ;
; Done      ; Clock            ; 4.239 ; 4.295 ; Rise       ; Clock            ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 3.578 ; 3.386 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 4.053 ; 3.644 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 4.652 ; 4.344 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 4.741 ; 4.314 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 4.080 ; 3.810 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 3.578 ; 3.526 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 4.469 ; 4.334 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 3.733 ; 3.527 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 3.889 ; 3.538 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 3.696 ; 3.386 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 4.451 ; 4.468 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 3.833 ; 3.590 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 4.681 ; 4.444 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 4.721 ; 4.235 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 4.082 ; 3.884 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 4.908 ; 4.756 ; Rise       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 3.788 ; 3.679 ; Rise       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 3.363 ; 3.407 ; Rise       ; regn:reg_IR|Q[7] ;
; Bus[*]    ; regn:reg_IR|Q[7] ; 3.570 ; 3.731 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[0]   ; regn:reg_IR|Q[7] ; 3.794 ; 4.096 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[1]   ; regn:reg_IR|Q[7] ; 4.383 ; 4.790 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[2]   ; regn:reg_IR|Q[7] ; 4.621 ; 4.693 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[3]   ; regn:reg_IR|Q[7] ; 3.950 ; 4.201 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[4]   ; regn:reg_IR|Q[7] ; 3.644 ; 3.731 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[5]   ; regn:reg_IR|Q[7] ; 4.675 ; 4.415 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[6]   ; regn:reg_IR|Q[7] ; 3.686 ; 3.802 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[7]   ; regn:reg_IR|Q[7] ; 3.707 ; 3.989 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[8]   ; regn:reg_IR|Q[7] ; 3.570 ; 3.773 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[9]   ; regn:reg_IR|Q[7] ; 4.453 ; 4.661 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[10]  ; regn:reg_IR|Q[7] ; 3.685 ; 3.976 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[11]  ; regn:reg_IR|Q[7] ; 4.486 ; 4.897 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[12]  ; regn:reg_IR|Q[7] ; 4.579 ; 4.639 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[13]  ; regn:reg_IR|Q[7] ; 3.967 ; 4.258 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[14]  ; regn:reg_IR|Q[7] ; 4.718 ; 5.144 ; Fall       ; regn:reg_IR|Q[7] ;
;  Bus[15]  ; regn:reg_IR|Q[7] ; 3.819 ; 3.866 ; Fall       ; regn:reg_IR|Q[7] ;
; Done      ; regn:reg_IR|Q[7] ; 3.516 ; 3.567 ; Fall       ; regn:reg_IR|Q[7] ;
+-----------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DIN[0]     ; Bus[0]      ; 7.681  ;    ;    ; 7.577  ;
; DIN[1]     ; Bus[1]      ; 8.822  ;    ;    ; 8.771  ;
; DIN[2]     ; Bus[2]      ; 10.195 ;    ;    ; 10.350 ;
; DIN[3]     ; Bus[3]      ; 9.773  ;    ;    ; 10.159 ;
; DIN[4]     ; Bus[4]      ; 8.880  ;    ;    ; 9.188  ;
; DIN[5]     ; Bus[5]      ; 10.030 ;    ;    ; 10.221 ;
; DIN[6]     ; Bus[6]      ; 9.262  ;    ;    ; 9.678  ;
; DIN[7]     ; Bus[7]      ; 8.785  ;    ;    ; 9.046  ;
; DIN[8]     ; Bus[8]      ; 8.874  ;    ;    ; 9.254  ;
; DIN[9]     ; Bus[9]      ; 10.519 ;    ;    ; 10.943 ;
; DIN[10]    ; Bus[10]     ; 8.858  ;    ;    ; 9.231  ;
; DIN[11]    ; Bus[11]     ; 10.645 ;    ;    ; 11.097 ;
; DIN[12]    ; Bus[12]     ; 10.059 ;    ;    ; 10.204 ;
; DIN[13]    ; Bus[13]     ; 10.129 ;    ;    ; 10.508 ;
; DIN[14]    ; Bus[14]     ; 11.473 ;    ;    ; 11.915 ;
; DIN[15]    ; Bus[15]     ; 8.728  ;    ;    ; 9.003  ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; DIN[0]     ; Bus[0]      ; 4.354 ;    ;    ; 4.703 ;
; DIN[1]     ; Bus[1]      ; 4.998 ;    ;    ; 5.454 ;
; DIN[2]     ; Bus[2]      ; 5.875 ;    ;    ; 6.448 ;
; DIN[3]     ; Bus[3]      ; 5.440 ;    ;    ; 6.228 ;
; DIN[4]     ; Bus[4]      ; 4.898 ;    ;    ; 5.663 ;
; DIN[5]     ; Bus[5]      ; 5.815 ;    ;    ; 6.412 ;
; DIN[6]     ; Bus[6]      ; 5.162 ;    ;    ; 5.930 ;
; DIN[7]     ; Bus[7]      ; 4.880 ;    ;    ; 5.582 ;
; DIN[8]     ; Bus[8]      ; 4.934 ;    ;    ; 5.667 ;
; DIN[9]     ; Bus[9]      ; 5.797 ;    ;    ; 6.723 ;
; DIN[10]    ; Bus[10]     ; 4.888 ;    ;    ; 5.685 ;
; DIN[11]    ; Bus[11]     ; 5.921 ;    ;    ; 6.810 ;
; DIN[12]    ; Bus[12]     ; 5.847 ;    ;    ; 6.356 ;
; DIN[13]    ; Bus[13]     ; 5.543 ;    ;    ; 6.387 ;
; DIN[14]    ; Bus[14]     ; 6.377 ;    ;    ; 7.331 ;
; DIN[15]    ; Bus[15]     ; 4.860 ;    ;    ; 5.560 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Done          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[8]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[9]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[10]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[11]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[12]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[13]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[14]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Bus[15]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_NCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; DIN[0]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[1]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[2]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[3]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[4]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[5]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[6]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[7]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[8]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[9]         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[10]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[11]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[12]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[13]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[14]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; DIN[15]        ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Resetn         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Clock          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Run            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO~  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_NCSO~  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Done          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; Bus[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.73e-08 V                   ; 3.13 V              ; -0.0749 V           ; 0.234 V                              ; 0.229 V                              ; 1.1e-09 s                   ; 8.58e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.73e-08 V                  ; 3.13 V             ; -0.0749 V          ; 0.234 V                             ; 0.229 V                             ; 1.1e-09 s                  ; 8.58e-10 s                 ; No                        ; No                        ;
; Bus[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; Bus[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.1 V               ; -0.0228 V           ; 0.291 V                              ; 0.31 V                               ; 3.08e-09 s                  ; 2.26e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.1 V              ; -0.0228 V          ; 0.291 V                             ; 0.31 V                              ; 3.08e-09 s                 ; 2.26e-09 s                 ; No                        ; No                        ;
; Bus[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; Bus[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.16 V              ; -0.146 V            ; 0.282 V                              ; 0.255 V                              ; 4.66e-10 s                  ; 4.32e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.16 V             ; -0.146 V           ; 0.282 V                             ; 0.255 V                             ; 4.66e-10 s                 ; 4.32e-10 s                 ; No                        ; No                        ;
; Bus[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.1 V               ; -0.0228 V           ; 0.291 V                              ; 0.31 V                               ; 3.08e-09 s                  ; 2.26e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.1 V              ; -0.0228 V          ; 0.291 V                             ; 0.31 V                              ; 3.08e-09 s                 ; 2.26e-09 s                 ; No                        ; No                        ;
; Bus[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; Bus[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; Bus[8]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; Bus[9]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.16 V              ; -0.146 V            ; 0.282 V                              ; 0.255 V                              ; 4.66e-10 s                  ; 4.32e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.16 V             ; -0.146 V           ; 0.282 V                             ; 0.255 V                             ; 4.66e-10 s                 ; 4.32e-10 s                 ; No                        ; No                        ;
; Bus[10]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.16 V              ; -0.146 V            ; 0.282 V                              ; 0.255 V                              ; 4.66e-10 s                  ; 4.32e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.16 V             ; -0.146 V           ; 0.282 V                             ; 0.255 V                             ; 4.66e-10 s                 ; 4.32e-10 s                 ; No                        ; No                        ;
; Bus[11]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; Bus[12]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.73e-08 V                   ; 3.1 V               ; -0.0227 V           ; 0.299 V                              ; 0.32 V                               ; 3.11e-09 s                  ; 2.3e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.73e-08 V                  ; 3.1 V              ; -0.0227 V          ; 0.299 V                             ; 0.32 V                              ; 3.11e-09 s                 ; 2.3e-09 s                  ; No                        ; No                        ;
; Bus[13]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.16 V              ; -0.146 V            ; 0.282 V                              ; 0.255 V                              ; 4.66e-10 s                  ; 4.32e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.16 V             ; -0.146 V           ; 0.282 V                             ; 0.255 V                             ; 4.66e-10 s                 ; 4.32e-10 s                 ; No                        ; No                        ;
; Bus[14]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; Bus[15]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; ~ALTERA_NCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.49e-08 V                   ; 3.15 V              ; -0.0975 V           ; 0.324 V                              ; 0.218 V                              ; 7.04e-10 s                  ; 6.4e-10 s                   ; No                         ; No                         ; 3.08 V                      ; 2.49e-08 V                  ; 3.15 V             ; -0.0975 V          ; 0.324 V                             ; 0.218 V                             ; 7.04e-10 s                 ; 6.4e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.35e-08 V                   ; 3.22 V              ; -0.157 V            ; 0.178 V                              ; 0.241 V                              ; 2.57e-10 s                  ; 2.23e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.35e-08 V                  ; 3.22 V             ; -0.157 V           ; 0.178 V                             ; 0.241 V                             ; 2.57e-10 s                 ; 2.23e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Done          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; Bus[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.18e-06 V                   ; 3.11 V              ; -0.0455 V           ; 0.228 V                              ; 0.226 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.18e-06 V                  ; 3.11 V             ; -0.0455 V          ; 0.228 V                             ; 0.226 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; No                        ;
; Bus[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; Bus[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.1 V               ; -0.0132 V           ; 0.306 V                              ; 0.253 V                              ; 3.62e-09 s                  ; 2.96e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.1 V              ; -0.0132 V          ; 0.306 V                             ; 0.253 V                             ; 3.62e-09 s                 ; 2.96e-09 s                 ; No                        ; No                        ;
; Bus[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; Bus[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.13 V              ; -0.0797 V           ; 0.185 V                              ; 0.324 V                              ; 6.37e-10 s                  ; 4.72e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.13 V             ; -0.0797 V          ; 0.185 V                             ; 0.324 V                             ; 6.37e-10 s                 ; 4.72e-10 s                 ; No                        ; No                        ;
; Bus[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.1 V               ; -0.0132 V           ; 0.306 V                              ; 0.253 V                              ; 3.62e-09 s                  ; 2.96e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.1 V              ; -0.0132 V          ; 0.306 V                             ; 0.253 V                             ; 3.62e-09 s                 ; 2.96e-09 s                 ; No                        ; No                        ;
; Bus[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; Bus[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; Bus[8]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; Bus[9]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.13 V              ; -0.0797 V           ; 0.185 V                              ; 0.324 V                              ; 6.37e-10 s                  ; 4.72e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.13 V             ; -0.0797 V          ; 0.185 V                             ; 0.324 V                             ; 6.37e-10 s                 ; 4.72e-10 s                 ; No                        ; No                        ;
; Bus[10]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.13 V              ; -0.0797 V           ; 0.185 V                              ; 0.324 V                              ; 6.37e-10 s                  ; 4.72e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.13 V             ; -0.0797 V          ; 0.185 V                             ; 0.324 V                             ; 6.37e-10 s                 ; 4.72e-10 s                 ; No                        ; No                        ;
; Bus[11]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; Bus[12]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.18e-06 V                   ; 3.09 V              ; -0.0129 V           ; 0.265 V                              ; 0.27 V                               ; 3.8e-09 s                   ; 2.98e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 2.18e-06 V                  ; 3.09 V             ; -0.0129 V          ; 0.265 V                             ; 0.27 V                              ; 3.8e-09 s                  ; 2.98e-09 s                 ; No                        ; No                        ;
; Bus[13]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.13 V              ; -0.0797 V           ; 0.185 V                              ; 0.324 V                              ; 6.37e-10 s                  ; 4.72e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.13 V             ; -0.0797 V          ; 0.185 V                             ; 0.324 V                             ; 6.37e-10 s                 ; 4.72e-10 s                 ; No                        ; No                        ;
; Bus[14]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; Bus[15]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; ~ALTERA_NCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.24e-06 V                   ; 3.12 V              ; -0.059 V            ; 0.265 V                              ; 0.342 V                              ; 8.95e-10 s                  ; 7.02e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.24e-06 V                  ; 3.12 V             ; -0.059 V           ; 0.265 V                             ; 0.342 V                             ; 8.95e-10 s                 ; 7.02e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.7e-06 V                    ; 3.15 V              ; -0.083 V            ; 0.162 V                              ; 0.29 V                               ; 2.73e-10 s                  ; 2.78e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.7e-06 V                   ; 3.15 V             ; -0.083 V           ; 0.162 V                             ; 0.29 V                              ; 2.73e-10 s                 ; 2.78e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Done          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; Bus[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.37e-07 V                   ; 3.51 V              ; -0.0769 V           ; 0.306 V                              ; 0.369 V                              ; 9.14e-10 s                  ; 6.91e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.37e-07 V                  ; 3.51 V             ; -0.0769 V          ; 0.306 V                             ; 0.369 V                             ; 9.14e-10 s                 ; 6.91e-10 s                 ; No                        ; No                        ;
; Bus[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; Bus[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.48 V              ; -0.0288 V           ; 0.346 V                              ; 0.263 V                              ; 2.68e-09 s                  ; 2.19e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.48 V             ; -0.0288 V          ; 0.346 V                             ; 0.263 V                             ; 2.68e-09 s                 ; 2.19e-09 s                 ; No                        ; No                        ;
; Bus[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; Bus[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.54 V              ; -0.148 V            ; 0.218 V                              ; 0.23 V                               ; 4.49e-10 s                  ; 4.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.54 V             ; -0.148 V           ; 0.218 V                             ; 0.23 V                              ; 4.49e-10 s                 ; 4.08e-10 s                 ; No                        ; No                        ;
; Bus[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.48 V              ; -0.0288 V           ; 0.346 V                              ; 0.263 V                              ; 2.68e-09 s                  ; 2.19e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.48 V             ; -0.0288 V          ; 0.346 V                             ; 0.263 V                             ; 2.68e-09 s                 ; 2.19e-09 s                 ; No                        ; No                        ;
; Bus[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; Bus[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; Bus[8]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; Bus[9]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.54 V              ; -0.148 V            ; 0.218 V                              ; 0.23 V                               ; 4.49e-10 s                  ; 4.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.54 V             ; -0.148 V           ; 0.218 V                             ; 0.23 V                              ; 4.49e-10 s                 ; 4.08e-10 s                 ; No                        ; No                        ;
; Bus[10]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.54 V              ; -0.148 V            ; 0.218 V                              ; 0.23 V                               ; 4.49e-10 s                  ; 4.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.54 V             ; -0.148 V           ; 0.218 V                             ; 0.23 V                              ; 4.49e-10 s                 ; 4.08e-10 s                 ; No                        ; No                        ;
; Bus[11]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; Bus[12]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.37e-07 V                   ; 3.48 V              ; -0.0277 V           ; 0.291 V                              ; 0.285 V                              ; 2.81e-09 s                  ; 2.2e-09 s                   ; No                         ; No                         ; 3.46 V                      ; 1.37e-07 V                  ; 3.48 V             ; -0.0277 V          ; 0.291 V                             ; 0.285 V                             ; 2.81e-09 s                 ; 2.2e-09 s                  ; No                        ; No                        ;
; Bus[13]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.54 V              ; -0.148 V            ; 0.218 V                              ; 0.23 V                               ; 4.49e-10 s                  ; 4.08e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.54 V             ; -0.148 V           ; 0.218 V                             ; 0.23 V                              ; 4.49e-10 s                 ; 4.08e-10 s                 ; No                        ; No                        ;
; Bus[14]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; Bus[15]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; ~ALTERA_NCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.02e-07 V                   ; 3.52 V              ; -0.105 V            ; 0.249 V                              ; 0.397 V                              ; 6.75e-10 s                  ; 4.79e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.02e-07 V                  ; 3.52 V             ; -0.105 V           ; 0.249 V                             ; 0.397 V                             ; 6.75e-10 s                 ; 4.79e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.09e-07 V                   ; 3.71 V              ; -0.174 V            ; 0.498 V                              ; 0.245 V                              ; 1.28e-10 s                  ; 1.99e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.09e-07 V                  ; 3.71 V             ; -0.174 V           ; 0.498 V                             ; 0.245 V                             ; 1.28e-10 s                 ; 1.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------+
; Setup Transfers                                                                 ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; Clock            ; Clock            ; 255523   ; 0        ; 0        ; 0        ;
; regn:reg_IR|Q[7] ; Clock            ; 23530    ; 23532    ; 0        ; 0        ;
; Clock            ; regn:reg_IR|Q[7] ; 0        ; 0        ; 1        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Hold Transfers                                                                  ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; Clock            ; Clock            ; 255523   ; 0        ; 0        ; 0        ;
; regn:reg_IR|Q[7] ; Clock            ; 23530    ; 23532    ; 0        ; 0        ;
; Clock            ; regn:reg_IR|Q[7] ; 0        ; 0        ; 1        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 486   ; 486  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 340   ; 340  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.1 Build 153 11/29/2010 SJ Web Edition
    Info: Processing started: Tue Apr  5 00:55:10 2011
Info: Command: quartus_sta simple_processor -c simple_processor
Info: qsta_default_script.tcl version: #1
Info: High junction temperature operating condition is not set. Assuming a default value of '85'.
Info: Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "CPU|En|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'simple_processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name Clock Clock
    Info: create_clock -period 1.000 -name regn:reg_IR|Q[7] regn:reg_IR|Q[7]
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: CPU|Mux0~0  from: datab  to: combout
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {regn:reg_IR|Q[7]}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {regn:reg_IR|Q[7]}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {regn:reg_IR|Q[7]}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {regn:reg_IR|Q[7]}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {regn:reg_IR|Q[7]}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {regn:reg_IR|Q[7]}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {regn:reg_IR|Q[7]}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {regn:reg_IR|Q[7]}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {regn:reg_IR|Q[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {regn:reg_IR|Q[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {regn:reg_IR|Q[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {regn:reg_IR|Q[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {regn:reg_IR|Q[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {regn:reg_IR|Q[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {regn:reg_IR|Q[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {regn:reg_IR|Q[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -8.248
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -8.248     -1210.302 Clock 
    Info:    -2.682        -2.682 regn:reg_IR|Q[7] 
Info: Worst-case hold slack is 0.378
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.378         0.000 Clock 
    Info:     2.501         0.000 regn:reg_IR|Q[7] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -174.000 Clock 
    Info:     0.388         0.000 regn:reg_IR|Q[7] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: CPU|Mux0~0  from: datab  to: combout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {regn:reg_IR|Q[7]}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {regn:reg_IR|Q[7]}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {regn:reg_IR|Q[7]}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {regn:reg_IR|Q[7]}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {regn:reg_IR|Q[7]}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {regn:reg_IR|Q[7]}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {regn:reg_IR|Q[7]}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {regn:reg_IR|Q[7]}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {regn:reg_IR|Q[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {regn:reg_IR|Q[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {regn:reg_IR|Q[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {regn:reg_IR|Q[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {regn:reg_IR|Q[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {regn:reg_IR|Q[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {regn:reg_IR|Q[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {regn:reg_IR|Q[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -7.355
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -7.355     -1077.815 Clock 
    Info:    -2.393        -2.393 regn:reg_IR|Q[7] 
Info: Worst-case hold slack is 0.327
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.327         0.000 Clock 
    Info:     2.330         0.000 regn:reg_IR|Q[7] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -174.000 Clock 
    Info:     0.438         0.000 regn:reg_IR|Q[7] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info: Cell: CPU|Mux0~0  from: datab  to: combout
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {regn:reg_IR|Q[7]}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {regn:reg_IR|Q[7]}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {regn:reg_IR|Q[7]}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {regn:reg_IR|Q[7]}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {regn:reg_IR|Q[7]}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {regn:reg_IR|Q[7]}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {regn:reg_IR|Q[7]}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {regn:reg_IR|Q[7]}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {regn:reg_IR|Q[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {regn:reg_IR|Q[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {regn:reg_IR|Q[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {regn:reg_IR|Q[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {regn:reg_IR|Q[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {regn:reg_IR|Q[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {regn:reg_IR|Q[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {regn:reg_IR|Q[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -rise_to [get_clocks {Clock}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {Clock}] -fall_to [get_clocks {Clock}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.272
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.272      -621.788 Clock 
    Info:    -1.268        -1.268 regn:reg_IR|Q[7] 
Info: Worst-case hold slack is 0.199
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.199         0.000 Clock 
    Info:     1.600         0.000 regn:reg_IR|Q[7] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000      -212.911 Clock 
    Info:     0.397         0.000 regn:reg_IR|Q[7] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 272 megabytes
    Info: Processing ended: Tue Apr  5 00:55:32 2011
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:10


