
shiftInOut.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000210  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000019c  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000001  00800100  00800100  00000210  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000210  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000240  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000048  00000000  00000000  00000280  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   000007fb  00000000  00000000  000002c8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 000006c5  00000000  00000000  00000ac3  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   0000034b  00000000  00000000  00001188  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000084  00000000  00000000  000014d4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    000003a5  00000000  00000000  00001558  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    000000d8  00000000  00000000  000018fd  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000038  00000000  00000000  000019d5  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   8:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
   c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  10:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  14:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  18:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  1c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  20:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  24:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  28:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  2c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  30:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  34:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  38:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  3c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  40:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  44:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  48:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  4c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  50:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  54:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  58:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  5c:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  60:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>
  64:	0c 94 51 00 	jmp	0xa2	; 0xa2 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	ec e9       	ldi	r30, 0x9C	; 156
  7c:	f1 e0       	ldi	r31, 0x01	; 1
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a0 30       	cpi	r26, 0x00	; 0
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>

0000008a <__do_clear_bss>:
  8a:	21 e0       	ldi	r18, 0x01	; 1
  8c:	a0 e0       	ldi	r26, 0x00	; 0
  8e:	b1 e0       	ldi	r27, 0x01	; 1
  90:	01 c0       	rjmp	.+2      	; 0x94 <.do_clear_bss_start>

00000092 <.do_clear_bss_loop>:
  92:	1d 92       	st	X+, r1

00000094 <.do_clear_bss_start>:
  94:	a1 30       	cpi	r26, 0x01	; 1
  96:	b2 07       	cpc	r27, r18
  98:	e1 f7       	brne	.-8      	; 0x92 <.do_clear_bss_loop>
  9a:	0e 94 be 00 	call	0x17c	; 0x17c <main>
  9e:	0c 94 cc 00 	jmp	0x198	; 0x198 <_exit>

000000a2 <__bad_interrupt>:
  a2:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000a6 <SetBit>:
       
       PORTB |= (1 << clock_shftout); // CLK vai pra 1
       PORTB &= ~(1 << clock_shftout); // CLK vai pra 0
	}
    
}
  a6:	21 e0       	ldi	r18, 0x01	; 1
  a8:	30 e0       	ldi	r19, 0x00	; 0
  aa:	02 c0       	rjmp	.+4      	; 0xb0 <SetBit+0xa>
  ac:	22 0f       	add	r18, r18
  ae:	33 1f       	adc	r19, r19
  b0:	6a 95       	dec	r22
  b2:	e2 f7       	brpl	.-8      	; 0xac <SetBit+0x6>
  b4:	82 2b       	or	r24, r18
  b6:	08 95       	ret

000000b8 <ClearBit>:
  b8:	21 e0       	ldi	r18, 0x01	; 1
  ba:	30 e0       	ldi	r19, 0x00	; 0
  bc:	02 c0       	rjmp	.+4      	; 0xc2 <ClearBit+0xa>
  be:	22 0f       	add	r18, r18
  c0:	33 1f       	adc	r19, r19
  c2:	6a 95       	dec	r22
  c4:	e2 f7       	brpl	.-8      	; 0xbe <ClearBit+0x6>
  c6:	20 95       	com	r18
  c8:	82 23       	and	r24, r18
  ca:	08 95       	ret

000000cc <shiftIn>:
  cc:	cf 93       	push	r28
  ce:	85 b1       	in	r24, 0x05	; 5
  d0:	82 60       	ori	r24, 0x02	; 2
  d2:	85 b9       	out	0x05, r24	; 5
  d4:	85 b1       	in	r24, 0x05	; 5
  d6:	84 60       	ori	r24, 0x04	; 4
  d8:	85 b9       	out	0x05, r24	; 5
  da:	85 b1       	in	r24, 0x05	; 5
  dc:	8b 7f       	andi	r24, 0xFB	; 251
  de:	85 b9       	out	0x05, r24	; 5
  e0:	85 b1       	in	r24, 0x05	; 5
  e2:	8d 7f       	andi	r24, 0xFD	; 253
  e4:	85 b9       	out	0x05, r24	; 5
  e6:	18 9b       	sbis	0x03, 0	; 3
  e8:	08 c0       	rjmp	.+16     	; 0xfa <shiftIn+0x2e>
  ea:	60 e0       	ldi	r22, 0x00	; 0
  ec:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
  f0:	0e 94 53 00 	call	0xa6	; 0xa6 <SetBit>
  f4:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
  f8:	09 c0       	rjmp	.+18     	; 0x10c <shiftIn+0x40>
  fa:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
  fe:	80 ff       	sbrs	r24, 0
 100:	05 c0       	rjmp	.+10     	; 0x10c <shiftIn+0x40>
 102:	60 e0       	ldi	r22, 0x00	; 0
 104:	0e 94 5c 00 	call	0xb8	; 0xb8 <ClearBit>
 108:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 10c:	c1 e0       	ldi	r28, 0x01	; 1
 10e:	32 c0       	rjmp	.+100    	; 0x174 <shiftIn+0xa8>
 110:	85 b1       	in	r24, 0x05	; 5
 112:	84 60       	ori	r24, 0x04	; 4
 114:	85 b9       	out	0x05, r24	; 5
 116:	18 9b       	sbis	0x03, 0	; 3
 118:	18 c0       	rjmp	.+48     	; 0x14a <shiftIn+0x7e>
 11a:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 11e:	21 e0       	ldi	r18, 0x01	; 1
 120:	30 e0       	ldi	r19, 0x00	; 0
 122:	0c 2e       	mov	r0, r28
 124:	02 c0       	rjmp	.+4      	; 0x12a <shiftIn+0x5e>
 126:	22 0f       	add	r18, r18
 128:	33 1f       	adc	r19, r19
 12a:	0a 94       	dec	r0
 12c:	e2 f7       	brpl	.-8      	; 0x126 <shiftIn+0x5a>
 12e:	20 95       	com	r18
 130:	30 95       	com	r19
 132:	48 2f       	mov	r20, r24
 134:	50 e0       	ldi	r21, 0x00	; 0
 136:	24 23       	and	r18, r20
 138:	35 23       	and	r19, r21
 13a:	23 2b       	or	r18, r19
 13c:	b9 f0       	breq	.+46     	; 0x16c <shiftIn+0xa0>
 13e:	6c 2f       	mov	r22, r28
 140:	0e 94 53 00 	call	0xa6	; 0xa6 <SetBit>
 144:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 148:	11 c0       	rjmp	.+34     	; 0x16c <shiftIn+0xa0>
 14a:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 14e:	28 2f       	mov	r18, r24
 150:	30 e0       	ldi	r19, 0x00	; 0
 152:	0c 2e       	mov	r0, r28
 154:	02 c0       	rjmp	.+4      	; 0x15a <shiftIn+0x8e>
 156:	35 95       	asr	r19
 158:	27 95       	ror	r18
 15a:	0a 94       	dec	r0
 15c:	e2 f7       	brpl	.-8      	; 0x156 <shiftIn+0x8a>
 15e:	20 ff       	sbrs	r18, 0
 160:	05 c0       	rjmp	.+10     	; 0x16c <shiftIn+0xa0>
 162:	6c 2f       	mov	r22, r28
 164:	0e 94 5c 00 	call	0xb8	; 0xb8 <ClearBit>
 168:	80 93 00 01 	sts	0x0100, r24	; 0x800100 <__DATA_REGION_ORIGIN__>
 16c:	85 b1       	in	r24, 0x05	; 5
 16e:	8b 7f       	andi	r24, 0xFB	; 251
 170:	85 b9       	out	0x05, r24	; 5
 172:	cf 5f       	subi	r28, 0xFF	; 255
 174:	c8 30       	cpi	r28, 0x08	; 8
 176:	60 f2       	brcs	.-104    	; 0x110 <shiftIn+0x44>
 178:	cf 91       	pop	r28
 17a:	08 95       	ret

0000017c <main>:

int main(void)
{
	DDRB &= 0b11111110; // o pino PB0 ser? usado como leitura do serial, 
 17c:	84 b1       	in	r24, 0x04	; 4
 17e:	8e 7f       	andi	r24, 0xFE	; 254
 180:	84 b9       	out	0x04, r24	; 4
	DDRB |= 0b00000110; // os pinos PB1 e PB2 ser? a sa?da de clock (CLK) e o controle paralelo/serial (P/S')
 182:	84 b1       	in	r24, 0x04	; 4
 184:	86 60       	ori	r24, 0x06	; 6
 186:	84 b9       	out	0x04, r24	; 4
	DDRD = 0xFF; // PORTD ? sa?da (s? pra teste)
 188:	8f ef       	ldi	r24, 0xFF	; 255
 18a:	8a b9       	out	0x0a, r24	; 10
    /* Replace with your application code */
    while (1) 
    {
        //shiftOut();
		shiftIn();
 18c:	0e 94 66 00 	call	0xcc	; 0xcc <shiftIn>
		PORTD = varLeituraSerial;
 190:	80 91 00 01 	lds	r24, 0x0100	; 0x800100 <__DATA_REGION_ORIGIN__>
 194:	8b b9       	out	0x0b, r24	; 11
 196:	fa cf       	rjmp	.-12     	; 0x18c <main+0x10>

00000198 <_exit>:
 198:	f8 94       	cli

0000019a <__stop_program>:
 19a:	ff cf       	rjmp	.-2      	; 0x19a <__stop_program>
