// Generated by CIRCT firtool-1.62.0
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

// Standard header to adapt well known macros for prints and assertions.

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

module Queue1_WriteVecCtrl2(	// src/main/scala/chisel3/util/Decoupled.scala:243:7
  input         clock,	// src/main/scala/chisel3/util/Decoupled.scala:243:7
                reset,	// src/main/scala/chisel3/util/Decoupled.scala:243:7
  output        io_enq_ready,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input         io_enq_valid,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input  [7:0]  io_enq_bits_reg_idxw,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input  [1:0]  io_enq_bits_warp_id,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input  [7:0]  io_enq_bits_spike_info_sm_id,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input  [31:0] io_enq_bits_spike_info_pc,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_spike_info_inst,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wb_wvd_rd_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  input         io_enq_bits_wvd_mask_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_enq_bits_wvd_mask_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_ready,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output        io_deq_valid,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [7:0]  io_deq_bits_reg_idxw,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [1:0]  io_deq_bits_warp_id,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [7:0]  io_deq_bits_spike_info_sm_id,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output [31:0] io_deq_bits_spike_info_pc,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_spike_info_inst,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wb_wvd_rd_15,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
  output        io_deq_bits_wvd_mask_0,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_1,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_2,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_3,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_4,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_5,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_6,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_7,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_8,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_9,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_10,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_11,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_12,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_13,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_14,	// src/main/scala/chisel3/util/Decoupled.scala:255:14
                io_deq_bits_wvd_mask_15	// src/main/scala/chisel3/util/Decoupled.scala:255:14
);

  reg  [610:0] ram;	// src/main/scala/chisel3/util/Decoupled.scala:256:91
  reg          full;	// src/main/scala/chisel3/util/Decoupled.scala:259:27
  wire         io_enq_ready_0 = io_deq_ready | ~full;	// src/main/scala/chisel3/util/Decoupled.scala:259:27, :286:{16,19}, :306:{24,39}
  always @(posedge clock) begin	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    automatic logic do_enq;	// src/main/scala/chisel3/util/Decoupled.scala:51:35
    do_enq = io_enq_ready_0 & io_enq_valid;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, :286:16, :306:{24,39}
    if (do_enq)	// src/main/scala/chisel3/util/Decoupled.scala:51:35
      ram <=
        {io_enq_bits_wvd_mask_15,
         io_enq_bits_wvd_mask_14,
         io_enq_bits_wvd_mask_13,
         io_enq_bits_wvd_mask_12,
         io_enq_bits_wvd_mask_11,
         io_enq_bits_wvd_mask_10,
         io_enq_bits_wvd_mask_9,
         io_enq_bits_wvd_mask_8,
         io_enq_bits_wvd_mask_7,
         io_enq_bits_wvd_mask_6,
         io_enq_bits_wvd_mask_5,
         io_enq_bits_wvd_mask_4,
         io_enq_bits_wvd_mask_3,
         io_enq_bits_wvd_mask_2,
         io_enq_bits_wvd_mask_1,
         io_enq_bits_wvd_mask_0,
         io_enq_bits_wb_wvd_rd_15,
         io_enq_bits_wb_wvd_rd_14,
         io_enq_bits_wb_wvd_rd_13,
         io_enq_bits_wb_wvd_rd_12,
         io_enq_bits_wb_wvd_rd_11,
         io_enq_bits_wb_wvd_rd_10,
         io_enq_bits_wb_wvd_rd_9,
         io_enq_bits_wb_wvd_rd_8,
         io_enq_bits_wb_wvd_rd_7,
         io_enq_bits_wb_wvd_rd_6,
         io_enq_bits_wb_wvd_rd_5,
         io_enq_bits_wb_wvd_rd_4,
         io_enq_bits_wb_wvd_rd_3,
         io_enq_bits_wb_wvd_rd_2,
         io_enq_bits_wb_wvd_rd_1,
         io_enq_bits_wb_wvd_rd_0,
         io_enq_bits_spike_info_inst,
         io_enq_bits_spike_info_pc,
         io_enq_bits_spike_info_sm_id,
         io_enq_bits_warp_id,
         io_enq_bits_reg_idxw,
         io_enq_bits_wvd};	// src/main/scala/chisel3/util/Decoupled.scala:256:91
    if (reset)	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      full <= 1'h0;	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :259:27
    else if (~(do_enq == (io_deq_ready & full)))	// src/main/scala/chisel3/util/Decoupled.scala:51:35, :259:27, :276:{15,27}, :277:16
      full <= do_enq;	// src/main/scala/chisel3/util/Decoupled.scala:51:35, :259:27
  end // always @(posedge)
  `ifdef ENABLE_INITIAL_REG_	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    `ifdef FIRRTL_BEFORE_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `FIRRTL_BEFORE_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    `endif // FIRRTL_BEFORE_INITIAL
    initial begin	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      automatic logic [31:0] _RANDOM[0:19];	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `ifdef INIT_RANDOM_PROLOG_	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        `INIT_RANDOM_PROLOG_	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `endif // INIT_RANDOM_PROLOG_
      `ifdef RANDOMIZE_REG_INIT	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        for (logic [4:0] i = 5'h0; i < 5'h14; i += 5'h1) begin
          _RANDOM[i] = `RANDOM;	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        end	// src/main/scala/chisel3/util/Decoupled.scala:243:7
        ram =
          {_RANDOM[5'h0][31:1],
           _RANDOM[5'h1],
           _RANDOM[5'h2],
           _RANDOM[5'h3],
           _RANDOM[5'h4],
           _RANDOM[5'h5],
           _RANDOM[5'h6],
           _RANDOM[5'h7],
           _RANDOM[5'h8],
           _RANDOM[5'h9],
           _RANDOM[5'hA],
           _RANDOM[5'hB],
           _RANDOM[5'hC],
           _RANDOM[5'hD],
           _RANDOM[5'hE],
           _RANDOM[5'hF],
           _RANDOM[5'h10],
           _RANDOM[5'h11],
           _RANDOM[5'h12],
           _RANDOM[5'h13][3:0]};	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
        full = _RANDOM[5'h0][0];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91, :259:27
      `endif // RANDOMIZE_REG_INIT
    end // initial
    `ifdef FIRRTL_AFTER_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
      `FIRRTL_AFTER_INITIAL	// src/main/scala/chisel3/util/Decoupled.scala:243:7
    `endif // FIRRTL_AFTER_INITIAL
  `endif // ENABLE_INITIAL_REG_
  assign io_enq_ready = io_enq_ready_0;	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :286:16, :306:{24,39}
  assign io_deq_valid = full;	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :259:27
  assign io_deq_bits_wvd = ram[0];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_reg_idxw = ram[8:1];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_warp_id = ram[10:9];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_spike_info_sm_id = ram[18:11];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_spike_info_pc = ram[50:19];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_spike_info_inst = ram[82:51];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_0 = ram[114:83];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_1 = ram[146:115];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_2 = ram[178:147];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_3 = ram[210:179];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_4 = ram[242:211];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_5 = ram[274:243];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_6 = ram[306:275];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_7 = ram[338:307];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_8 = ram[370:339];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_9 = ram[402:371];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_10 = ram[434:403];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_11 = ram[466:435];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_12 = ram[498:467];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_13 = ram[530:499];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_14 = ram[562:531];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wb_wvd_rd_15 = ram[594:563];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_0 = ram[595];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_1 = ram[596];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_2 = ram[597];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_3 = ram[598];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_4 = ram[599];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_5 = ram[600];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_6 = ram[601];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_7 = ram[602];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_8 = ram[603];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_9 = ram[604];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_10 = ram[605];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_11 = ram[606];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_12 = ram[607];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_13 = ram[608];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_14 = ram[609];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
  assign io_deq_bits_wvd_mask_15 = ram[610];	// src/main/scala/chisel3/util/Decoupled.scala:243:7, :256:91
endmodule

