{
  "module_name": "igc_hw.h",
  "hash_id": "47729748dd8d7d6bf87e9bc7a1ffd6fd781d568d6946b4253eb9d06a15370d56",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/ethernet/intel/igc/igc_hw.h",
  "human_readable_source": " \n \n\n#ifndef _IGC_HW_H_\n#define _IGC_HW_H_\n\n#include <linux/types.h>\n#include <linux/if_ether.h>\n#include <linux/netdevice.h>\n\n#include \"igc_regs.h\"\n#include \"igc_defines.h\"\n#include \"igc_mac.h\"\n#include \"igc_phy.h\"\n#include \"igc_nvm.h\"\n#include \"igc_i225.h\"\n#include \"igc_base.h\"\n\n#define IGC_DEV_ID_I225_LM\t\t\t0x15F2\n#define IGC_DEV_ID_I225_V\t\t\t0x15F3\n#define IGC_DEV_ID_I225_I\t\t\t0x15F8\n#define IGC_DEV_ID_I220_V\t\t\t0x15F7\n#define IGC_DEV_ID_I225_K\t\t\t0x3100\n#define IGC_DEV_ID_I225_K2\t\t\t0x3101\n#define IGC_DEV_ID_I226_K\t\t\t0x3102\n#define IGC_DEV_ID_I225_LMVP\t\t\t0x5502\n#define IGC_DEV_ID_I226_LMVP\t\t\t0x5503\n#define IGC_DEV_ID_I225_IT\t\t\t0x0D9F\n#define IGC_DEV_ID_I226_LM\t\t\t0x125B\n#define IGC_DEV_ID_I226_V\t\t\t0x125C\n#define IGC_DEV_ID_I226_IT\t\t\t0x125D\n#define IGC_DEV_ID_I221_V\t\t\t0x125E\n#define IGC_DEV_ID_I226_BLANK_NVM\t\t0x125F\n#define IGC_DEV_ID_I225_BLANK_NVM\t\t0x15FD\n\n \nstruct igc_mac_operations {\n\ts32 (*check_for_link)(struct igc_hw *hw);\n\ts32 (*reset_hw)(struct igc_hw *hw);\n\ts32 (*init_hw)(struct igc_hw *hw);\n\ts32 (*setup_physical_interface)(struct igc_hw *hw);\n\tvoid (*rar_set)(struct igc_hw *hw, u8 *address, u32 index);\n\ts32 (*read_mac_addr)(struct igc_hw *hw);\n\ts32 (*get_speed_and_duplex)(struct igc_hw *hw, u16 *speed,\n\t\t\t\t    u16 *duplex);\n\ts32 (*acquire_swfw_sync)(struct igc_hw *hw, u16 mask);\n\tvoid (*release_swfw_sync)(struct igc_hw *hw, u16 mask);\n};\n\nenum igc_mac_type {\n\tigc_undefined = 0,\n\tigc_i225,\n\tigc_num_macs   \n};\n\nenum igc_media_type {\n\tigc_media_type_unknown = 0,\n\tigc_media_type_copper = 1,\n\tigc_num_media_types\n};\n\nenum igc_nvm_type {\n\tigc_nvm_unknown = 0,\n\tigc_nvm_eeprom_spi,\n};\n\nstruct igc_info {\n\ts32 (*get_invariants)(struct igc_hw *hw);\n\tstruct igc_mac_operations *mac_ops;\n\tconst struct igc_phy_operations *phy_ops;\n\tstruct igc_nvm_operations *nvm_ops;\n};\n\nextern const struct igc_info igc_base_info;\n\nstruct igc_mac_info {\n\tstruct igc_mac_operations ops;\n\n\tu8 addr[ETH_ALEN];\n\tu8 perm_addr[ETH_ALEN];\n\n\tenum igc_mac_type type;\n\n\tu32 mc_filter_type;\n\n\tu16 mta_reg_count;\n\tu16 uta_reg_count;\n\n\tu32 mta_shadow[MAX_MTA_REG];\n\tu16 rar_entry_count;\n\n\tbool asf_firmware_present;\n\tbool arc_subsystem_valid;\n\n\tbool autoneg;\n\tbool autoneg_failed;\n\tbool get_link_status;\n};\n\nstruct igc_nvm_operations {\n\ts32 (*acquire)(struct igc_hw *hw);\n\ts32 (*read)(struct igc_hw *hw, u16 offset, u16 i, u16 *data);\n\tvoid (*release)(struct igc_hw *hw);\n\ts32 (*write)(struct igc_hw *hw, u16 offset, u16 i, u16 *data);\n\ts32 (*update)(struct igc_hw *hw);\n\ts32 (*validate)(struct igc_hw *hw);\n};\n\nstruct igc_phy_operations {\n\ts32 (*acquire)(struct igc_hw *hw);\n\ts32 (*check_reset_block)(struct igc_hw *hw);\n\ts32 (*force_speed_duplex)(struct igc_hw *hw);\n\ts32 (*get_phy_info)(struct igc_hw *hw);\n\ts32 (*read_reg)(struct igc_hw *hw, u32 address, u16 *data);\n\tvoid (*release)(struct igc_hw *hw);\n\ts32 (*reset)(struct igc_hw *hw);\n\ts32 (*write_reg)(struct igc_hw *hw, u32 address, u16 data);\n};\n\nstruct igc_nvm_info {\n\tstruct igc_nvm_operations ops;\n\tenum igc_nvm_type type;\n\n\tu16 word_size;\n\tu16 delay_usec;\n\tu16 address_bits;\n\tu16 opcode_bits;\n\tu16 page_size;\n};\n\nstruct igc_phy_info {\n\tstruct igc_phy_operations ops;\n\n\tu32 addr;\n\tu32 id;\n\tu32 reset_delay_us;  \n\tu32 revision;\n\n\tenum igc_media_type media_type;\n\n\tu16 autoneg_advertised;\n\tu16 autoneg_mask;\n\n\tu8 mdix;\n\n\tbool is_mdix;\n\tbool speed_downgraded;\n\tbool autoneg_wait_to_complete;\n};\n\nstruct igc_bus_info {\n\tu16 func;\n\tu16 pci_cmd_word;\n};\n\nenum igc_fc_mode {\n\tigc_fc_none = 0,\n\tigc_fc_rx_pause,\n\tigc_fc_tx_pause,\n\tigc_fc_full,\n\tigc_fc_default = 0xFF\n};\n\nstruct igc_fc_info {\n\tu32 high_water;      \n\tu32 low_water;       \n\tu16 pause_time;      \n\tbool send_xon;       \n\tbool strict_ieee;    \n\tenum igc_fc_mode current_mode;  \n\tenum igc_fc_mode requested_mode;\n};\n\nstruct igc_dev_spec_base {\n\tbool clear_semaphore_once;\n\tbool eee_enable;\n};\n\nstruct igc_hw {\n\tvoid *back;\n\n\tu8 __iomem *hw_addr;\n\tunsigned long io_base;\n\n\tstruct igc_mac_info  mac;\n\tstruct igc_fc_info   fc;\n\tstruct igc_nvm_info  nvm;\n\tstruct igc_phy_info  phy;\n\n\tstruct igc_bus_info bus;\n\n\tunion {\n\t\tstruct igc_dev_spec_base\t_base;\n\t} dev_spec;\n\n\tu16 device_id;\n\tu16 subsystem_vendor_id;\n\tu16 subsystem_device_id;\n\tu16 vendor_id;\n\n\tu8 revision_id;\n};\n\n \nstruct igc_hw_stats {\n\tu64 crcerrs;\n\tu64 algnerrc;\n\tu64 symerrs;\n\tu64 rxerrc;\n\tu64 mpc;\n\tu64 scc;\n\tu64 ecol;\n\tu64 mcc;\n\tu64 latecol;\n\tu64 colc;\n\tu64 dc;\n\tu64 tncrs;\n\tu64 sec;\n\tu64 cexterr;\n\tu64 rlec;\n\tu64 xonrxc;\n\tu64 xontxc;\n\tu64 xoffrxc;\n\tu64 xofftxc;\n\tu64 fcruc;\n\tu64 prc64;\n\tu64 prc127;\n\tu64 prc255;\n\tu64 prc511;\n\tu64 prc1023;\n\tu64 prc1522;\n\tu64 tlpic;\n\tu64 rlpic;\n\tu64 gprc;\n\tu64 bprc;\n\tu64 mprc;\n\tu64 gptc;\n\tu64 gorc;\n\tu64 gotc;\n\tu64 rnbc;\n\tu64 ruc;\n\tu64 rfc;\n\tu64 roc;\n\tu64 rjc;\n\tu64 mgprc;\n\tu64 mgpdc;\n\tu64 mgptc;\n\tu64 tor;\n\tu64 tot;\n\tu64 tpr;\n\tu64 tpt;\n\tu64 ptc64;\n\tu64 ptc127;\n\tu64 ptc255;\n\tu64 ptc511;\n\tu64 ptc1023;\n\tu64 ptc1522;\n\tu64 mptc;\n\tu64 bptc;\n\tu64 tsctc;\n\tu64 tsctfc;\n\tu64 iac;\n\tu64 htdpmc;\n\tu64 rpthc;\n\tu64 hgptc;\n\tu64 hgorc;\n\tu64 hgotc;\n\tu64 lenerrs;\n\tu64 scvpc;\n\tu64 hrmpc;\n\tu64 doosync;\n\tu64 o2bgptc;\n\tu64 o2bspc;\n\tu64 b2ospc;\n\tu64 b2ogprc;\n\tu64 txdrop;\n};\n\nstruct net_device *igc_get_hw_dev(struct igc_hw *hw);\n#define hw_dbg(format, arg...) \\\n\tnetdev_dbg(igc_get_hw_dev(hw), format, ##arg)\n\ns32  igc_read_pcie_cap_reg(struct igc_hw *hw, u32 reg, u16 *value);\ns32  igc_write_pcie_cap_reg(struct igc_hw *hw, u32 reg, u16 *value);\nvoid igc_read_pci_cfg(struct igc_hw *hw, u32 reg, u16 *value);\nvoid igc_write_pci_cfg(struct igc_hw *hw, u32 reg, u16 *value);\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}