cv32e40p/rtl :

E    cv32e40p_core.sv 1177
E	    cv32e40p_cs_registers 1526
L	    cv32e40p_ex_stage 560
L		    cv32e40p_alu 1152
L               cv32e40p_popcnt.sv 63
L               cv32e40p_ff_one.sv 98
L   		cv32e40p_apu_disp.sv 247
L               cv32e40p_alu_div.sv 223
L		    cv32e40p_mult 365
M	    cv32e40p_id_stage 1759
M		    cv32e40p_controller 1170
M		    cv32e40p_decoder 2881
M		    cv32e40p_int_controller 111
M    		    cv32e40p_hwloop_regs.sv 134
M		    cv32e40p_register_file_test_wrap 163
M  		    	cv32e40p_register_file_ff.sv 183
M    		    	cv32e40p_register_file_latch.sv 227
E-	    cv32e40p_if_stage 406
E-		    cv32e40p_compressed_decoder 334
E		    cv32e40p_hwloop_controller.sv 98
E	    cv32e40p_load_store_unit 595
E-		    cv32e40p_obi_interface 215
E	    cv32e40p_pmp 808  (controllare se è da fare)
E	    cv32e40p_sleep_unit 278
E-   cv32e40p_prefetch_buffer.sv 219
E-	    cv32e40p_fetch_fifo 225
E-	    cv32e40p_obi_interface 215
E-	    cv32e40p_prefetch_controller 272

Nel caso pre-sintesi
	Ci sarà un parametro vector comune che dice quali blocchi debbano avere il FT o meno (0 -> disattivo), nel caso in cui la FT non venga
	fatta in un blocco, il relativo segnale fault_signal andrà a 0 oppure dovranno essere aggiunti degli if nelle instanze?
Nel caso Clock Gating
	Ci sarà un registro comune che dice quali blocchi debbano avere il FT o meno , da decidere se avere poi
	un decoder che dal registro ricava quale blocco è attivo o meno.
	In questo caso bisogna gestire il settaggio del registro di configurazione ( capire se fare un'istruzione apposita
	o scrittura su RF).
In entrambi i casi
	Aggiungiamo un segnale da x bit (fault_signal_x_stage) nell'interfaccia di ogni blocco (modulo) di FT che sarà collegato al 
	blocco cv32e40p_fault_controller.sv che gestisce tutti i segnali di fault. Il segnale da x bit avrà una sua codifica del tipo:
	bit n° 	       0              1 2 3 4 5 6 7     
	        ( errore o meno)   ( tipo di errore )
	
E   cv32e40p_fault_controller.sv  (riceve tutti i segnali di fault e settare i registri che comunicano con l'OS) 

E 5931
L 3885
M 5810      

     
    cv32e40p/bhv :
            33 cv32e40p_sim_clock_gate.sv
            59 cv32e40p_core_log.sv
            74 cv32e40p_apu_tracer.sv
           160 cv32e40p_wrapper.sv
          1103 cv32e40p_tracer.sv
          1429 total


############### CORE-V-VERIF ###############
1) Permettere di clonare due architetture: una di reiferimento (master) e una fault tolerant (FT_nome). E fare in modo che si possano comparare le due architetture così da 		poter validare il modello fault tolerant. Salvare Input e Output dell'architettura di riferimento e poi usarli con quella fault tolerant.
2) Possibilità di continuare le simulazioni di un benchmark iniziato e concluso precedentemente, così da poter fare le simulazioni gradualmente senza intasare il Server con 		16600 simulazioni su un solo programma.

