Fitter report for ALU
Tue Jan 17 17:39:08 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Non-Global High Fan-Out Signals
 20. Other Routing Usage Summary
 21. LAB Logic Elements
 22. LAB Signals Sourced
 23. LAB Signals Sourced Out
 24. LAB Distinct Inputs
 25. Fitter Device Options
 26. Fitter Messages
 27. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Tue Jan 17 17:39:08 2017            ;
; Quartus II 32-bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; ALU                                              ;
; Top-level Entity Name     ; ALU                                              ;
; Family                    ; Cyclone                                          ;
; Device                    ; EP1C6Q240C8                                      ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 55 / 5,980 ( < 1 % )                             ;
; Total pins                ; 52 / 185 ( 28 % )                                ;
; Total virtual pins        ; 0                                                ;
; Total memory bits         ; 0 / 92,160 ( 0 % )                               ;
; Total PLLs                ; 0 / 2 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP1C6Q240C8                    ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 110 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 110 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 108     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 2       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/015/a0151390/le2/HW/cad/ALU/output_files/ALU.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 55 / 5,980 ( < 1 % ) ;
;     -- Combinational with no register       ; 55                   ;
;     -- Register only                        ; 0                    ;
;     -- Combinational with a register        ; 0                    ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 48                   ;
;     -- 3 input functions                    ; 4                    ;
;     -- 2 input functions                    ; 3                    ;
;     -- 1 input functions                    ; 0                    ;
;     -- 0 input functions                    ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 55                   ;
;     -- arithmetic mode                      ; 0                    ;
;     -- qfbk mode                            ; 0                    ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 0                    ;
;     -- asynchronous clear/load mode         ; 0                    ;
;                                             ;                      ;
; Total registers                             ; 0 / 6,523 ( 0 % )    ;
; Total LABs                                  ; 6 / 598 ( 1 % )      ;
; Logic elements in carry chains              ; 0                    ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 52 / 185 ( 28 % )    ;
;     -- Clock pins                           ; 1 / 2 ( 50 % )       ;
;                                             ;                      ;
; Global signals                              ; 0                    ;
; M4Ks                                        ; 0 / 20 ( 0 % )       ;
; Total memory bits                           ; 0 / 92,160 ( 0 % )   ;
; Total RAM block bits                        ; 0 / 92,160 ( 0 % )   ;
; PLLs                                        ; 0 / 2 ( 0 % )        ;
; Global clocks                               ; 0 / 8 ( 0 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 1% / 1% / 1%         ;
; Maximum fan-out                             ; 34                   ;
; Highest non-global fan-out                  ; 34                   ;
; Total fan-out                               ; 226                  ;
; Average fan-out                             ; 2.07                 ;
+---------------------------------------------+----------------------+


+-------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                     ;
+---------------------------------------------+------------------+--------------------------------+
; Statistic                                   ; Top              ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------+--------------------------------+
; Difficulty Clustering Region                ; Low              ; Low                            ;
;                                             ;                  ;                                ;
; Total logic elements                        ; 55               ; 0                              ;
;     -- Combinational with no register       ; 55               ; 0                              ;
;     -- Register only                        ; 0                ; 0                              ;
;     -- Combinational with a register        ; 0                ; 0                              ;
;                                             ;                  ;                                ;
; Logic element usage by number of LUT inputs ;                  ;                                ;
;     -- 4 input functions                    ; 0                ; 0                              ;
;     -- 3 input functions                    ; 0                ; 0                              ;
;     -- 2 input functions                    ; 0                ; 0                              ;
;     -- 1 input functions                    ; 0                ; 0                              ;
;     -- 0 input functions                    ; 0                ; 0                              ;
;                                             ;                  ;                                ;
; Logic elements by mode                      ;                  ;                                ;
;     -- normal mode                          ; 0                ; 0                              ;
;     -- arithmetic mode                      ; 0                ; 0                              ;
;     -- qfbk mode                            ; 0                ; 0                              ;
;     -- register cascade mode                ; 0                ; 0                              ;
;     -- synchronous clear/load mode          ; 0                ; 0                              ;
;     -- asynchronous clear/load mode         ; 0                ; 0                              ;
;                                             ;                  ;                                ;
; Total registers                             ; 0 / 2990 ( 0 % ) ; 0 / 2990 ( 0 % )               ;
; Virtual pins                                ; 0                ; 0                              ;
; I/O pins                                    ; 52               ; 0                              ;
; DSP block 9-bit elements                    ; 0                ; 0                              ;
; Total memory bits                           ; 0                ; 0                              ;
; Total RAM block bits                        ; 0                ; 0                              ;
;                                             ;                  ;                                ;
; Connections                                 ;                  ;                                ;
;     -- Input Connections                    ; 0                ; 0                              ;
;     -- Registered Input Connections         ; 0                ; 0                              ;
;     -- Output Connections                   ; 0                ; 0                              ;
;     -- Registered Output Connections        ; 0                ; 0                              ;
;                                             ;                  ;                                ;
; Internal Connections                        ;                  ;                                ;
;     -- Total Connections                    ; 226              ; 0                              ;
;     -- Registered Connections               ; 0                ; 0                              ;
;                                             ;                  ;                                ;
; External Connections                        ;                  ;                                ;
;     -- Top                                  ; 0                ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                ; 0                              ;
;                                             ;                  ;                                ;
; Partition Interface                         ;                  ;                                ;
;     -- Input Ports                          ; 36               ; 0                              ;
;     -- Output Ports                         ; 16               ; 0                              ;
;     -- Bidir Ports                          ; 0                ; 0                              ;
;                                             ;                  ;                                ;
; Registered Ports                            ;                  ;                                ;
;     -- Registered Input Ports               ; 0                ; 0                              ;
;     -- Registered Output Ports              ; 0                ; 0                              ;
;                                             ;                  ;                                ;
; Port Connectivity                           ;                  ;                                ;
;     -- Input Ports driven by GND            ; 0                ; 0                              ;
;     -- Output Ports driven by GND           ; 0                ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                ; 0                              ;
;     -- Input Ports with no Source           ; 0                ; 0                              ;
;     -- Output Ports with no Source          ; 0                ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                ; 0                              ;
+---------------------------------------------+------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; dataA[0]  ; 152   ; 3        ; 35           ; 12           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[10] ; 140   ; 3        ; 35           ; 8            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[11] ; 135   ; 3        ; 35           ; 5            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[12] ; 193   ; 2        ; 30           ; 21           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[13] ; 59    ; 1        ; 0            ; 1            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[14] ; 83    ; 4        ; 14           ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[15] ; 76    ; 4        ; 8            ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[1]  ; 78    ; 4        ; 10           ; 0            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[2]  ; 23    ; 1        ; 0            ; 13           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[3]  ; 235   ; 2        ; 4            ; 21           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[4]  ; 20    ; 1        ; 0            ; 14           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[5]  ; 173   ; 3        ; 35           ; 18           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[6]  ; 165   ; 3        ; 35           ; 16           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[7]  ; 195   ; 2        ; 28           ; 21           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[8]  ; 184   ; 2        ; 32           ; 21           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataA[9]  ; 198   ; 2        ; 26           ; 21           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[0]  ; 153   ; 3        ; 35           ; 12           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[10] ; 187   ; 2        ; 30           ; 21           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[11] ; 163   ; 3        ; 35           ; 15           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[12] ; 185   ; 2        ; 32           ; 21           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[13] ; 225   ; 2        ; 8            ; 21           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[14] ; 75    ; 4        ; 8            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[15] ; 81    ; 4        ; 12           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[1]  ; 80    ; 4        ; 12           ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[2]  ; 39    ; 1        ; 0            ; 8            ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[3]  ; 19    ; 1        ; 0            ; 14           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[4]  ; 38    ; 1        ; 0            ; 8            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[5]  ; 141   ; 3        ; 35           ; 8            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[6]  ; 170   ; 3        ; 35           ; 17           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[7]  ; 168   ; 3        ; 35           ; 17           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[8]  ; 162   ; 3        ; 35           ; 15           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; dataB[9]  ; 169   ; 3        ; 35           ; 17           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; opcode[0] ; 98    ; 4        ; 22           ; 0            ; 0           ; 34                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; opcode[1] ; 186   ; 2        ; 32           ; 21           ; 2           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; opcode[2] ; 104   ; 4        ; 26           ; 0            ; 0           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; opcode[3] ; 88    ; 4        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                             ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+
; out[0]  ; 77    ; 4        ; 10           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[10] ; 182   ; 2        ; 34           ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[11] ; 167   ; 3        ; 35           ; 16           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[12] ; 194   ; 2        ; 28           ; 21           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[13] ; 68    ; 4        ; 6            ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[14] ; 67    ; 4        ; 6            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[15] ; 79    ; 4        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[1]  ; 74    ; 4        ; 8            ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[2]  ; 224   ; 2        ; 10           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[3]  ; 233   ; 2        ; 6            ; 21           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[4]  ; 56    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[5]  ; 164   ; 3        ; 35           ; 15           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[6]  ; 161   ; 3        ; 35           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[7]  ; 166   ; 3        ; 35           ; 16           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[8]  ; 178   ; 3        ; 35           ; 19           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
; out[9]  ; 196   ; 2        ; 28           ; 21           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 9 / 44 ( 20 % )  ; 3.3V          ; --           ;
; 2        ; 14 / 48 ( 29 % ) ; 3.3V          ; --           ;
; 3        ; 17 / 45 ( 38 % ) ; 3.3V          ; --           ;
; 4        ; 14 / 48 ( 29 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ; 14         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 18       ; 15         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ; 16         ; 1        ; dataB[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 20       ; 17         ; 1        ; dataA[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 18         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 23       ; 19         ; 1        ; dataA[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 20         ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 25       ; 21         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 28       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 30       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ;          ; GNDG_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 32       ; 25         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 27         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 28         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 29         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 30         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 38       ; 31         ; 1        ; dataB[4]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 39       ; 32         ; 1        ; dataB[2]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 40       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 41       ; 33         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 43       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 45       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 38         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 49       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 50       ; 42         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 51       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 56       ; 46         ; 1        ; out[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 57       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 58       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 59       ; 49         ; 1        ; dataA[13]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 60       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 61       ; 51         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 66       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 57         ; 4        ; out[14]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 68       ; 58         ; 4        ; out[13]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 69       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 70       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 71       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 72       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 73       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 74       ; 60         ; 4        ; out[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 75       ; 61         ; 4        ; dataB[14]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 76       ; 62         ; 4        ; dataA[15]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 77       ; 63         ; 4        ; out[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 78       ; 64         ; 4        ; dataA[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 79       ; 65         ; 4        ; out[15]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 80       ; 66         ; 4        ; dataB[1]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 81       ; 67         ; 4        ; dataB[15]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 82       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ; 69         ; 4        ; dataA[14]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 84       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 86       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 74         ; 4        ; opcode[3]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 89       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 90       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 91       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 92       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 93       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 94       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ; 80         ; 4        ; opcode[0]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 99       ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 101      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 84         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 85         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 86         ; 4        ; opcode[2]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 105      ; 87         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 106      ; 88         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 107      ; 89         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 108      ; 90         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 109      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 113      ; 91         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 92         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ; 93         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ; 94         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 117      ; 95         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 96         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 97         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 98         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 122      ; 100        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 123      ; 101        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 124      ; 102        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 125      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 126      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 127      ; 105        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 128      ; 106        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 130      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 132      ; 108        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 133      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 111        ; 3        ; dataA[11]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 136      ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 137      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 115        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ; 116        ; 3        ; dataA[10]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 141      ; 117        ; 3        ; dataB[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 142      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 143      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 119        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 120        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 146      ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 147      ; 122        ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 148      ; 123        ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 149      ; 124        ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 150      ;            ;          ; GNDG_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 151      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 152      ; 125        ; 3        ; dataA[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 153      ; 126        ; 3        ; dataB[0]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 154      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 155      ; 127        ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 156      ; 128        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 157      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 158      ; 129        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 159      ; 130        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 160      ; 131        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 161      ; 132        ; 3        ; out[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 162      ; 133        ; 3        ; dataB[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 163      ; 134        ; 3        ; dataB[11]                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 164      ; 135        ; 3        ; out[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 165      ; 136        ; 3        ; dataA[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 166      ; 137        ; 3        ; out[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 167      ; 138        ; 3        ; out[11]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 168      ; 139        ; 3        ; dataB[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 169      ; 140        ; 3        ; dataB[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 170      ; 141        ; 3        ; dataB[6]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 171      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 172      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 142        ; 3        ; dataA[5]                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 174      ; 143        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 175      ; 144        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 176      ; 145        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 177      ; 146        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 178      ; 147        ; 3        ; out[8]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 179      ; 148        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 180      ; 149        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 181      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 151        ; 2        ; out[10]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 183      ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 184      ; 153        ; 2        ; dataA[8]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 185      ; 154        ; 2        ; dataB[12]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 186      ; 155        ; 2        ; opcode[1]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 187      ; 156        ; 2        ; dataB[10]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 188      ; 157        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 190      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 191      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 192      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 193      ; 158        ; 2        ; dataA[12]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 194      ; 159        ; 2        ; out[12]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 195      ; 160        ; 2        ; dataA[7]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 196      ; 161        ; 2        ; out[9]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 197      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 163        ; 2        ; dataA[9]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 199      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 203      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 205      ; 170        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 171        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 172        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 173        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 209      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 210      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 211      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 212      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 213      ; 174        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 214      ; 175        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 215      ; 176        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 216      ; 177        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 217      ; 178        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 218      ; 179        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 219      ; 180        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 220      ; 181        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 221      ; 182        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 222      ; 183        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 223      ; 184        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 224      ; 185        ; 2        ; out[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 225      ; 186        ; 2        ; dataB[13]                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 226      ; 187        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 227      ; 188        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 228      ; 189        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 229      ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 230      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 231      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 232      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 233      ; 190        ; 2        ; out[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 234      ; 191        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 235      ; 192        ; 2        ; dataA[3]                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 236      ; 193        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 237      ; 194        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 238      ; 195        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 239      ; 196        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 240      ; 197        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; 3.3-V PCI           ; 10 pF ; 25 Ohm (Parallel)                  ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                 ;
+----------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node       ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                    ; Library Name ;
+----------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------+--------------+
; |ALU                             ; 55 (0)      ; 0            ; 0           ; 0    ; 52   ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU                                                                                   ; work         ;
;    |16AddSub:inst|               ; 18 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst                                                                     ; work         ;
;       |8fullAdder:inst4|         ; 10 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4                                                    ; work         ;
;          |fulladder_bus:inst1|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst1                                ; work         ;
;             |fulladder:inst|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst1|fulladder:inst                 ; work         ;
;          |fulladder_bus:inst2|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst2                                ; work         ;
;             |fulladder:inst|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst2|fulladder:inst                 ; work         ;
;          |fulladder_bus:inst3|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst3                                ; work         ;
;             |fulladder:inst|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst3|fulladder:inst                 ; work         ;
;          |fulladder_bus:inst4|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst4                                ; work         ;
;             |fulladder:inst|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst4|fulladder:inst                 ; work         ;
;          |fulladder_bus:inst5|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst5                                ; work         ;
;             |fulladder:inst|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst5|fulladder:inst                 ; work         ;
;          |fulladder_bus:inst6|   ; 2 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst6                                ; work         ;
;             |fulladder:inst|     ; 2 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst6|fulladder:inst                 ; work         ;
;                |halfadder:inst2| ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst6|fulladder:inst|halfadder:inst2 ; work         ;
;          |fulladder_bus:inst8|   ; 2 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst8                                ; work         ;
;             |fulladder:inst|     ; 2 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst8|fulladder:inst                 ; work         ;
;                |halfadder:inst2| ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst8|fulladder:inst|halfadder:inst2 ; work         ;
;          |fulladder_bus:inst9|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst9                                ; work         ;
;             |fulladder:inst|     ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst9|fulladder:inst                 ; work         ;
;                |halfadder:inst2| ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst9|fulladder:inst|halfadder:inst2 ; work         ;
;       |8fullAdder:inst|          ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst                                                     ; work         ;
;          |fulladder_bus:inst1|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst1                                 ; work         ;
;             |fulladder:inst|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst1|fulladder:inst                  ; work         ;
;          |fulladder_bus:inst2|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst2                                 ; work         ;
;             |fulladder:inst|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst2|fulladder:inst                  ; work         ;
;          |fulladder_bus:inst3|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst3                                 ; work         ;
;             |fulladder:inst|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst3|fulladder:inst                  ; work         ;
;          |fulladder_bus:inst4|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst4                                 ; work         ;
;             |fulladder:inst|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst4|fulladder:inst                  ; work         ;
;          |fulladder_bus:inst5|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst5                                 ; work         ;
;             |fulladder:inst|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst5|fulladder:inst                  ; work         ;
;          |fulladder_bus:inst6|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst6                                 ; work         ;
;             |fulladder:inst|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst6|fulladder:inst                  ; work         ;
;          |fulladder_bus:inst8|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst8                                 ; work         ;
;             |fulladder:inst|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst8|fulladder:inst                  ; work         ;
;          |fulladder_bus:inst9|   ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst9                                 ; work         ;
;             |fulladder:inst|     ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16AddSub:inst|8fullAdder:inst|fulladder_bus:inst9|fulladder:inst                  ; work         ;
;    |16MUX:inst8|                 ; 37 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8                                                                       ; work         ;
;       |8MUX:inst1|               ; 15 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst1                                                            ; work         ;
;          |4MUX:inst8|            ; 7 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst1|4MUX:inst8                                                 ; work         ;
;             |MUX:inst1|          ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst1                                       ; work         ;
;             |MUX:inst2|          ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst2                                       ; work         ;
;             |MUX:inst3|          ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst3                                       ; work         ;
;             |MUX:inst|           ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst                                        ; work         ;
;          |4MUX:inst|             ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst1|4MUX:inst                                                  ; work         ;
;             |MUX:inst1|          ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst1                                        ; work         ;
;             |MUX:inst2|          ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst2                                        ; work         ;
;             |MUX:inst3|          ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst3                                        ; work         ;
;             |MUX:inst|           ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst                                         ; work         ;
;       |8MUX:inst|                ; 22 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst                                                             ; work         ;
;          |4MUX:inst8|            ; 8 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst|4MUX:inst8                                                  ; work         ;
;             |MUX:inst1|          ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst1                                        ; work         ;
;             |MUX:inst2|          ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst2                                        ; work         ;
;             |MUX:inst3|          ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst3                                        ; work         ;
;             |MUX:inst|           ; 2 (2)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst                                         ; work         ;
;          |4MUX:inst|             ; 14 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst|4MUX:inst                                                   ; work         ;
;             |MUX:inst1|          ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst1                                         ; work         ;
;             |MUX:inst2|          ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst2                                         ; work         ;
;             |MUX:inst3|          ; 3 (3)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst3                                         ; work         ;
;             |MUX:inst|           ; 5 (5)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |ALU|16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst                                          ; work         ;
+----------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+----------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; out[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; out[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; out[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; out[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; out[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; out[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; out[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; out[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; out[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; out[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; out[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; out[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; out[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; out[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; out[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; out[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; opcode[3] ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; opcode[2] ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[15] ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[15] ; Input    ; ON            ; ON            ; --                    ; --  ;
; opcode[1] ; Input    ; ON            ; ON            ; --                    ; --  ;
; opcode[0] ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[14] ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[13] ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[12] ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[11] ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[10] ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[9]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[8]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[7]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[6]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[5]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[4]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataB[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[0]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; dataB[0]  ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; dataA[1]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[2]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[3]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[4]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[5]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[6]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[7]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[8]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[9]  ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[10] ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[11] ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[12] ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[13] ; Input    ; ON            ; ON            ; --                    ; --  ;
; dataA[14] ; Input    ; ON            ; ON            ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                 ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                              ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+
; opcode[3]                                                                                        ;                   ;         ;
; opcode[2]                                                                                        ;                   ;         ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~0                                          ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~1                                          ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~3                                          ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst1|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst2|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst3|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst3|inst3~1                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst1|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst2|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst3|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst1|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst2|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst3|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst1|inst3~0                                       ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst2|inst3~0                                       ; 0                 ; ON      ;
; dataA[15]                                                                                        ;                   ;         ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~0                                          ; 1                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~2                                          ; 1                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst9|fulladder:inst|halfadder:inst2|inst2~0 ; 1                 ; ON      ;
; dataB[15]                                                                                        ;                   ;         ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~0                                          ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~2                                          ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst9|fulladder:inst|halfadder:inst2|inst2~0 ; 0                 ; ON      ;
; opcode[1]                                                                                        ;                   ;         ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~1                                          ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~3                                          ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst3|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst3|inst3~1                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst1|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst2|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst3|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst1|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst2|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst3|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst1|inst3~0                                       ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst2|inst3~0                                       ; 0                 ; ON      ;
; opcode[0]                                                                                        ;                   ;         ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~2                                          ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst1|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst2|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst3|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst4|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst5|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst6|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst8|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst9|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst1|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst2|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst3|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst4|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst5|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst6|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst8|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst9|fulladder:inst|halfadder:inst2|inst2~0 ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst1|inst3~1                                         ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst8|fulladder:inst|halfadder:inst2|inst2~0 ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst2|inst3~1                                         ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst6|fulladder:inst|halfadder:inst2|inst2~0 ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst3|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst1|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst2|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst3|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst1|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst2|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst3|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst|inst3~0                                        ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst1|inst3~0                                       ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst2|inst3~0                                       ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst3|inst3~0                                       ; 0                 ; ON      ;
; dataB[14]                                                                                        ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst8|fulladder:inst|inst3~0                 ; 1                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst1|inst3~0                                         ; 1                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst1|inst3~1                                         ; 1                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst8|fulladder:inst|halfadder:inst2|inst2~0 ; 1                 ; ON      ;
; dataB[13]                                                                                        ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst6|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst2|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst2|inst3~1                                         ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst6|fulladder:inst|halfadder:inst2|inst2~0 ; 0                 ; ON      ;
; dataB[12]                                                                                        ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst5|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst3|inst3~2                                         ; 0                 ; ON      ;
; dataB[11]                                                                                        ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst4|fulladder:inst|inst3~0                 ; 1                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst|inst3~1                                         ; 1                 ; ON      ;
; dataB[10]                                                                                        ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst3|fulladder:inst|inst3~0                 ; 1                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst1|inst3~1                                        ; 1                 ; ON      ;
; dataB[9]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst2|fulladder:inst|inst3~0                 ; 1                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst2|inst3~1                                        ; 1                 ; ON      ;
; dataB[8]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst1|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst3|inst3~1                                        ; 0                 ; ON      ;
; dataB[7]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst9|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst|inst3~1                                         ; 0                 ; ON      ;
; dataB[6]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst8|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst1|inst3~1                                        ; 0                 ; ON      ;
; dataB[5]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst6|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst2|inst3~1                                        ; 0                 ; ON      ;
; dataB[4]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst5|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst3|inst3~1                                        ; 0                 ; ON      ;
; dataB[3]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst4|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst|inst3~1                                        ; 0                 ; ON      ;
; dataB[2]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst3|fulladder:inst|inst3~0                  ; 1                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst1|inst3~1                                       ; 1                 ; ON      ;
; dataB[1]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst2|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst2|inst3~1                                       ; 0                 ; ON      ;
; dataA[0]                                                                                         ;                   ;         ;
; dataB[0]                                                                                         ;                   ;         ;
; dataA[1]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst2|fulladder:inst|inst3~0                  ; 1                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst2|inst3~1                                       ; 1                 ; ON      ;
; dataA[2]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst3|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst1|inst3~1                                       ; 0                 ; ON      ;
; dataA[3]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst4|fulladder:inst|inst3~0                  ; 1                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst|inst3~1                                        ; 1                 ; ON      ;
; dataA[4]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst5|fulladder:inst|inst3~0                  ; 1                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst3|inst3~1                                        ; 1                 ; ON      ;
; dataA[5]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst6|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst2|inst3~1                                        ; 0                 ; ON      ;
; dataA[6]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst8|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst1|inst3~1                                        ; 0                 ; ON      ;
; dataA[7]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst9|fulladder:inst|inst3~0                  ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst|inst3~1                                         ; 0                 ; ON      ;
; dataA[8]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst1|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst3|inst3~1                                        ; 0                 ; ON      ;
; dataA[9]                                                                                         ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst2|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst2|inst3~1                                        ; 0                 ; ON      ;
; dataA[10]                                                                                        ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst3|fulladder:inst|inst3~0                 ; 1                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst1|inst3~1                                        ; 1                 ; ON      ;
; dataA[11]                                                                                        ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst4|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst|inst3~1                                         ; 0                 ; ON      ;
; dataA[12]                                                                                        ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst5|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst3|inst3~2                                         ; 0                 ; ON      ;
; dataA[13]                                                                                        ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst6|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst2|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst2|inst3~1                                         ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst6|fulladder:inst|halfadder:inst2|inst2~0 ; 0                 ; ON      ;
; dataA[14]                                                                                        ;                   ;         ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst8|fulladder:inst|inst3~0                 ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst1|inst3~0                                         ; 0                 ; ON      ;
;      - 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst1|inst3~1                                         ; 0                 ; ON      ;
;      - 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst8|fulladder:inst|halfadder:inst2|inst2~0 ; 0                 ; ON      ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                     ;
+-------------------------------------------------------------------------------------------+---------+
; Name                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------+---------+
; opcode[0]                                                                                 ; 34      ;
; opcode[2]                                                                                 ; 18      ;
; opcode[1]                                                                                 ; 15      ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst3|inst3~1                                         ; 12      ;
; dataA[14]                                                                                 ; 4       ;
; dataA[13]                                                                                 ; 4       ;
; dataB[13]                                                                                 ; 4       ;
; dataB[14]                                                                                 ; 4       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~1                                          ; 4       ;
; dataB[15]                                                                                 ; 3       ;
; dataA[15]                                                                                 ; 3       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~3                                          ; 3       ;
; dataA[12]                                                                                 ; 2       ;
; dataA[11]                                                                                 ; 2       ;
; dataA[10]                                                                                 ; 2       ;
; dataA[9]                                                                                  ; 2       ;
; dataA[8]                                                                                  ; 2       ;
; dataA[7]                                                                                  ; 2       ;
; dataA[6]                                                                                  ; 2       ;
; dataA[5]                                                                                  ; 2       ;
; dataA[4]                                                                                  ; 2       ;
; dataA[3]                                                                                  ; 2       ;
; dataA[2]                                                                                  ; 2       ;
; dataA[1]                                                                                  ; 2       ;
; dataB[0]                                                                                  ; 2       ;
; dataA[0]                                                                                  ; 2       ;
; dataB[1]                                                                                  ; 2       ;
; dataB[2]                                                                                  ; 2       ;
; dataB[3]                                                                                  ; 2       ;
; dataB[4]                                                                                  ; 2       ;
; dataB[5]                                                                                  ; 2       ;
; dataB[6]                                                                                  ; 2       ;
; dataB[7]                                                                                  ; 2       ;
; dataB[8]                                                                                  ; 2       ;
; dataB[9]                                                                                  ; 2       ;
; dataB[10]                                                                                 ; 2       ;
; dataB[11]                                                                                 ; 2       ;
; dataB[12]                                                                                 ; 2       ;
; 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst6|fulladder:inst|inst3~0                 ; 2       ;
; 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst5|fulladder:inst|inst3~0                 ; 2       ;
; 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst4|fulladder:inst|inst3~0                 ; 2       ;
; 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst3|fulladder:inst|inst3~0                 ; 2       ;
; 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst2|fulladder:inst|inst3~0                 ; 2       ;
; 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst1|fulladder:inst|inst3~0                 ; 2       ;
; 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst9|fulladder:inst|inst3~0                  ; 2       ;
; 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst8|fulladder:inst|inst3~0                  ; 2       ;
; 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst6|fulladder:inst|inst3~0                  ; 2       ;
; 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst5|fulladder:inst|inst3~0                  ; 2       ;
; 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst4|fulladder:inst|inst3~0                  ; 2       ;
; 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst3|fulladder:inst|inst3~0                  ; 2       ;
; 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst2|fulladder:inst|inst3~0                  ; 2       ;
; 16AddSub:inst|8fullAdder:inst|fulladder_bus:inst1|fulladder:inst|inst3~0                  ; 2       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst3|inst3~0                                       ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst2|inst3~1                                       ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst2|inst3~0                                       ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst1|inst3~1                                       ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst1|inst3~0                                       ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst|inst3~1                                        ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst8|MUX:inst|inst3~0                                        ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst3|inst3~1                                        ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst3|inst3~0                                        ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst2|inst3~1                                        ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst2|inst3~0                                        ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst1|inst3~1                                        ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst1|inst3~0                                        ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst|inst3~1                                         ; 1       ;
; 16MUX:inst8|8MUX:inst1|4MUX:inst|MUX:inst|inst3~0                                         ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst3|inst3~1                                        ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst3|inst3~0                                        ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst2|inst3~1                                        ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst2|inst3~0                                        ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst1|inst3~1                                        ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst1|inst3~0                                        ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst|inst3~1                                         ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst8|MUX:inst|inst3~0                                         ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst3|inst3~2                                         ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst3|inst3~0                                         ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst2|inst3~2                                         ; 1       ;
; 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst6|fulladder:inst|halfadder:inst2|inst2~0 ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst2|inst3~1                                         ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst2|inst3~0                                         ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst1|inst3~2                                         ; 1       ;
; 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst8|fulladder:inst|halfadder:inst2|inst2~0 ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst1|inst3~1                                         ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst1|inst3~0                                         ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~4                                          ; 1       ;
; 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst9|fulladder:inst|halfadder:inst2|inst2~0 ; 1       ;
; 16AddSub:inst|8fullAdder:inst4|fulladder_bus:inst8|fulladder:inst|inst3~0                 ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~2                                          ; 1       ;
; 16MUX:inst8|8MUX:inst|4MUX:inst|MUX:inst|inst3~0                                          ; 1       ;
+-------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; C4s                         ; 112 / 16,320 ( < 1 % ) ;
; Global clocks               ; 0 / 8 ( 0 % )          ;
; LAB clocks                  ; 0 / 240 ( 0 % )        ;
; LUT chains                  ; 2 / 5,382 ( < 1 % )    ;
; Local interconnects         ; 85 / 21,944 ( < 1 % )  ;
; M4K buffers                 ; 0 / 720 ( 0 % )        ;
; R4s                         ; 119 / 14,640 ( < 1 % ) ;
+-----------------------------+------------------------+


+--------------------------------------------------------------------------+
; LAB Logic Elements                                                       ;
+--------------------------------------------+-----------------------------+
; Number of Logic Elements  (Average = 9.17) ; Number of LABs  (Total = 6) ;
+--------------------------------------------+-----------------------------+
; 1                                          ; 0                           ;
; 2                                          ; 0                           ;
; 3                                          ; 0                           ;
; 4                                          ; 0                           ;
; 5                                          ; 0                           ;
; 6                                          ; 1                           ;
; 7                                          ; 0                           ;
; 8                                          ; 0                           ;
; 9                                          ; 1                           ;
; 10                                         ; 4                           ;
+--------------------------------------------+-----------------------------+


+---------------------------------------------------------------------------+
; LAB Signals Sourced                                                       ;
+---------------------------------------------+-----------------------------+
; Number of Signals Sourced  (Average = 9.17) ; Number of LABs  (Total = 6) ;
+---------------------------------------------+-----------------------------+
; 0                                           ; 0                           ;
; 1                                           ; 0                           ;
; 2                                           ; 0                           ;
; 3                                           ; 0                           ;
; 4                                           ; 0                           ;
; 5                                           ; 0                           ;
; 6                                           ; 1                           ;
; 7                                           ; 0                           ;
; 8                                           ; 0                           ;
; 9                                           ; 1                           ;
; 10                                          ; 4                           ;
+---------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                       ;
+-------------------------------------------------+-----------------------------+
; Number of Signals Sourced Out  (Average = 4.17) ; Number of LABs  (Total = 6) ;
+-------------------------------------------------+-----------------------------+
; 0                                               ; 0                           ;
; 1                                               ; 0                           ;
; 2                                               ; 0                           ;
; 3                                               ; 2                           ;
; 4                                               ; 1                           ;
; 5                                               ; 3                           ;
+-------------------------------------------------+-----------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+----------------------------------------------+-----------------------------+
; Number of Distinct Inputs  (Average = 10.33) ; Number of LABs  (Total = 6) ;
+----------------------------------------------+-----------------------------+
; 0                                            ; 0                           ;
; 1                                            ; 0                           ;
; 2                                            ; 0                           ;
; 3                                            ; 0                           ;
; 4                                            ; 0                           ;
; 5                                            ; 0                           ;
; 6                                            ; 0                           ;
; 7                                            ; 0                           ;
; 8                                            ; 0                           ;
; 9                                            ; 2                           ;
; 10                                           ; 1                           ;
; 11                                           ; 2                           ;
; 12                                           ; 1                           ;
+----------------------------------------------+-----------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP1C6Q240C8 for design "ALU"
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP1C12Q240C8 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~nCSO~ is reserved at location 24
    Info (169125): Pin ~ASDO~ is reserved at location 37
Critical Warning (169085): No exact pin location assignment(s) for 52 pins of 52 total pins
    Info (169086): Pin out[15] not assigned to an exact location on the device
    Info (169086): Pin out[14] not assigned to an exact location on the device
    Info (169086): Pin out[13] not assigned to an exact location on the device
    Info (169086): Pin out[12] not assigned to an exact location on the device
    Info (169086): Pin out[11] not assigned to an exact location on the device
    Info (169086): Pin out[10] not assigned to an exact location on the device
    Info (169086): Pin out[9] not assigned to an exact location on the device
    Info (169086): Pin out[8] not assigned to an exact location on the device
    Info (169086): Pin out[7] not assigned to an exact location on the device
    Info (169086): Pin out[6] not assigned to an exact location on the device
    Info (169086): Pin out[5] not assigned to an exact location on the device
    Info (169086): Pin out[4] not assigned to an exact location on the device
    Info (169086): Pin out[3] not assigned to an exact location on the device
    Info (169086): Pin out[2] not assigned to an exact location on the device
    Info (169086): Pin out[1] not assigned to an exact location on the device
    Info (169086): Pin out[0] not assigned to an exact location on the device
    Info (169086): Pin opcode[3] not assigned to an exact location on the device
    Info (169086): Pin opcode[2] not assigned to an exact location on the device
    Info (169086): Pin dataA[15] not assigned to an exact location on the device
    Info (169086): Pin dataB[15] not assigned to an exact location on the device
    Info (169086): Pin opcode[1] not assigned to an exact location on the device
    Info (169086): Pin opcode[0] not assigned to an exact location on the device
    Info (169086): Pin dataB[14] not assigned to an exact location on the device
    Info (169086): Pin dataB[13] not assigned to an exact location on the device
    Info (169086): Pin dataB[12] not assigned to an exact location on the device
    Info (169086): Pin dataB[11] not assigned to an exact location on the device
    Info (169086): Pin dataB[10] not assigned to an exact location on the device
    Info (169086): Pin dataB[9] not assigned to an exact location on the device
    Info (169086): Pin dataB[8] not assigned to an exact location on the device
    Info (169086): Pin dataB[7] not assigned to an exact location on the device
    Info (169086): Pin dataB[6] not assigned to an exact location on the device
    Info (169086): Pin dataB[5] not assigned to an exact location on the device
    Info (169086): Pin dataB[4] not assigned to an exact location on the device
    Info (169086): Pin dataB[3] not assigned to an exact location on the device
    Info (169086): Pin dataB[2] not assigned to an exact location on the device
    Info (169086): Pin dataB[1] not assigned to an exact location on the device
    Info (169086): Pin dataA[0] not assigned to an exact location on the device
    Info (169086): Pin dataB[0] not assigned to an exact location on the device
    Info (169086): Pin dataA[1] not assigned to an exact location on the device
    Info (169086): Pin dataA[2] not assigned to an exact location on the device
    Info (169086): Pin dataA[3] not assigned to an exact location on the device
    Info (169086): Pin dataA[4] not assigned to an exact location on the device
    Info (169086): Pin dataA[5] not assigned to an exact location on the device
    Info (169086): Pin dataA[6] not assigned to an exact location on the device
    Info (169086): Pin dataA[7] not assigned to an exact location on the device
    Info (169086): Pin dataA[8] not assigned to an exact location on the device
    Info (169086): Pin dataA[9] not assigned to an exact location on the device
    Info (169086): Pin dataA[10] not assigned to an exact location on the device
    Info (169086): Pin dataA[11] not assigned to an exact location on the device
    Info (169086): Pin dataA[12] not assigned to an exact location on the device
    Info (169086): Pin dataA[13] not assigned to an exact location on the device
    Info (169086): Pin dataA[14] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Warning (332068): No clocks defined in design.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186363): DQS I/O pins require 0 global routing resources
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (176243): Finished moving registers into I/O cells, LUTs, and RAM blocks
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 52 (unused VREF, 3.3V VCCIO, 36 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X24_Y11 to location X35_Y21
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.20 seconds.
Info (186079): Completed Fixed Delay Chain Operation
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (186079): Completed Auto Delay Chain Operation
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/015/a0151390/le2/HW/cad/ALU/output_files/ALU.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 429 megabytes
    Info: Processing ended: Tue Jan 17 17:39:08 2017
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/015/a0151390/le2/HW/cad/ALU/output_files/ALU.fit.smsg.


