{"patent_id": "10-2022-0033964", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0136353", "출원번호": "10-2022-0033964", "발명의 명칭": "뉴럴 네트워크 회로 및 장치", "출원인": "삼성전자주식회사", "발명자": "전정훈"}}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "뉴럴 네트워크 회로에 있어서,출력 라인을 따라 배치되어 제1 저항 값 및 제2 저항 값 중 하나를 가지는 저항성 메모리 소자를 포함하고, 입력 라인을 통해 입력 신호를 수신하는 경우에 응답하여 상기 저항성 메모리 소자 및 상기 입력 신호에 기초하여컬럼 신호를 생성하는 시냅스 메모리 셀;기준 라인(reference line)을 따라 배치되어 어플리케이션에 따라 미리 정해진 비율로 상기 제1 저항 값 또는상기 제2 저항 값을 가지는 기준 메모리 소자를 포함하고, 상기 기준 메모리 소자 및 상기 입력 신호에 기초하여 기준 신호를 생성하는 기준 메모리 셀; 및상기 컬럼 신호 및 상기 기준 신호로부터 상기 출력 라인에 대한 출력 신호를 생성하는 출력 회로를 포함하는 뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 시냅스 메모리 셀은,상기 시냅스 메모리 셀에 할당되는 시냅스 가중치를 표현하기 위한 비트 개수(bit number)의 저항성 메모리 소자들을 포함하고,상기 비트 개수의 저항성 메모리 소자들은,같은 입력 라인을 따라 배치되는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 기준 메모리 셀은,상기 시냅스 가중치를 표현하기 위한 비트 개수의 기준 메모리 소자들을 포함하고,상기 비트 개수의 기준 메모리 소자들은,같은 입력 라인을 따라 배치되는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제2항에 있어서,상기 기준 메모리 셀은,사인 비트를 표현하기 위한 기준 메모리 소자들을 포함하는,공개특허 10-2023-0136353-3-뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 출력 회로는,상기 제1 저항 값의 저항성 메모리 소자에 기초한 제1 전류 및 상기 제2 저항 값의 저항성 메모리 소자에 기초한 제2 전류 간의 차이인 알짜 전류(net current) 의 양의 정수배에 대응하는 전류를 상기 출력 신호로서 생성하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항에 있어서,상기 출력 회로는,상기 제1 저항 값의 저항성 메모리 소자에 기초한 제1 전류 및 상기 제2 저항 값의 저항성 메모리 소자에 기초한 제2 전류 간의 차이인 알짜 전류(net current) 의 음의 정수배에 대응하는 전류를 상기 출력 신호로서 생성하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 출력 회로는,상기 출력 신호를 임계치와 비교한 결과에 기초하여 다른 뉴런 회로로의 발화를 수행하는 누설 및 발화(LeakyIntegration and Fire) 회로를 더 포함하는 뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 LIF 회로는알짜 전류의 양의 정수배에 대응하는 상기 출력 신호에 대응하여, 출력 전압을 증가시키는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제7항에 있어서,상기 LIF 회로는알짜 전류의 음의 정수배에 대응하는 상기 출력 신호에 대응하여, 출력 전압을 감소시키는,공개특허 10-2023-0136353-4-뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제7항에 있어서,상기 LIF회로는,상기 출력 신호에 기초하여 누적되는 전압이 임계 시간 내에 임계 전압에 도달하지 않는 경우에 응답하여 상기출력 신호를 누설하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제7항에 있어서,상기 LIF 회로는,상기 출력 신호에 기초하여 누적되는 전압이 상기 임계치에 대응하는 임계 시간 내에 임계 전압에 도달하는 경우에 응답하여 상기 다른 뉴런 회로로의 발화를 수행하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제7항에 있어서,복수의 메모리 소자들을 포함하고, 상기 복수의 메모리 소자들 중 설정된 상기 임계치에 기초하여 지정된 적어도 한 메모리 소자가 상기 제1 저항 값을 가지는, 임계 메모리 어레이(threshold memory array)를 더 포함하는 뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 임계 생성 회로와 기준 워드 라인을 공유하고, 상기 기준 워드 라인을 따라 배치되어 상기 제2 저항 값을가지는 추가 기준 메모리 소자를 가지는 추가 기준 메모리 셀을 더 포함하는 뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,상기 출력 회로는,상기 임계 메모리 셀에 기초하여 생성된 신호 및 상기 추가 기준 메모리 셀에 기초하여 생성된 신호에 기초하여상기 임계치에 대응하는 임계 시간을 설정하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "공개특허 10-2023-0136353-5-제14항에 있어서,상기 출력 회로는,상기 임계 메모리 셀에 기초하여 생성된 신호 및 상기 추가 기준 메모리 셀에 기초하여 생성된 신호 간의 차이에 대응하는 전류의 누적을 개시하고, 상기 누적된 전류에 대응하는 전압이 임계 전압을 초과하는 경우에 상기임계치에 대응하는 임계 시간을 지시하는 신호를 출력하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14항에 있어서,상기 출력 회로는,상기 임계 메모리 셀 및 상기 추가 기준 메모리 셀에 기초하여 결정된 상기 임계치에 대응하는 임계 시간을 상기 출력 라인에 대한 상기 출력 신호 및 다른 출력 라인에 대한 다른 출력 신호에 대해 적용하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제1항에 있어서,같은 출력 라인에 연결된 시냅스 메모리 셀들의 저항성 메모리 소자들은 서로 병렬로 연결되는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제1항에 있어서,상기 출력 라인과 다른 출력 라인을 따라 배치되는 다른 시냅스 메모리 셀을 더 포함하고,상기 출력 회로는,상기 출력 라인 및 상기 다른 출력 라인의 각각에 대해 같은 기준 메모리 셀을 이용하여 개별적으로 출력 신호를 생성하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제1항에 있어서,상기 출력 회로는,상기 시냅스 메모리 셀의 비트 별 상기 컬럼 신호를 누적(integrate)함으로써 컬럼 누적 신호(columnintegrated signal)를 생성하고, 상기 기준 메모리 셀의 비트 별 상기 기준 신호를 누적함으로써 기준 누적 신호(reference integrated signal)를 생성하는 판독 회로를 포함하는 뉴럴 네트워크 회로.공개특허 10-2023-0136353-6-청구항 20 제19항에 있어서,상기 판독 회로는,상기 시냅스 메모리 셀 및 상기 기준 메모리 셀의 비트 별로 상기 컬럼 신호를 해당 비트에 대응하는 배수의 전류로 복사하는 커런트 미러를 포함하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제19항에 있어서,상기 출력 회로는,상기 컬럼 누적 신호 및 상기 기준 누적 신호 간의 차이에 대응하는 상기 출력 신호를 생성하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21항에 있어서,상기 출력 회로는,상기 기준 누적 신호에 대응하는 전류를 노드를 향해 유입(flow in)시키고, 상기 컬럼 누적 신호에 대응하는 전류를 상기 노드로부터 유출(flow out)시킴으로써 상기 컬럼 누적 신호 및 상기 기준 누적 신호 간의 차이에 대응하는 전류가 흐르는 커패시터를 포함하는 뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제1항에 있어서,상기 출력 회로는,상기 입력 라인을 따라 수신되는 입력 신호 및 시냅스 가중치 간의 누적 곱(multiply and accumulation; MAC)을상기 출력 신호를 해석한 결과에 기초하여 획득하고, 상기 획득된 누적 곱에 기초하여 결정된 노드 값을 다른뉴런 회로로 전달하는,뉴럴 네트워크 회로."}
{"patent_id": "10-2022-0033964", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "뉴럴 네트워크 회로의 동작 방법에 있어서,출력 라인을 따라 배치된 하나 이상의 메모리 셀 중 입력 라인을 통해 입력 신호가 인가된 시냅스 메모리 셀의저항성 메모리 소자 및 상기 입력 신호에 기초하여 컬럼 신호를 생성하는 단계;기준 라인(reference line)을 따라 배치된 하나 이상의 메모리 셀 중 상기 입력 신호가 인가된 기준 메모리 셀의 기준 저항 값을 가지는 기준 메모리 소자 및 상기 입력 신호에 기초하여 기준 신호를 생성하는 단계; 및상기 컬럼 신호 및 상기 기준 신호로부터 상기 출력 라인에 대한 출력 신호를 생성하는 단계를 포함하고,공개특허 10-2023-0136353-7-상기 기준 저항 값은어플리케이션에 따라 제1 저항 값 및 상기 제1 저항 값과 상이한 제2 저항 값의 미리 정해진 조합에 기초하여결정되는,뉴럴 네트워크 회로의 동작 방법."}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "일 실시예에 따른 뉴럴 네트워크 회로는, 출력 라인을 따라 배치되어 제1 저항 값 및 제2 저항 값 중 하나 를 가 지는 저항성 메모리 소자를 포함하고, 입력 라인을 통해 입력 신호를 수신하는 경우에 응답하여 상기 저항성 메 모리 소자 및 상기 입력 신호에 기초하여 컬럼 신호 를 생성하는 시냅스 메모리 셀; 기준 라인(reference line) 을 따라 배치되어 어플리케이션에 따라 미리 정해진 비율로 상기 제1 저항 값 또는 상기 제2 저항 값을 가지는 기준 메모리 소자를 포함하고, 상기 기준 메모리 소자 및 상기 입력 신호에 기초하여 기준 신호 를 생성하는 기 준 메모리 셀; 및 상기 컬럼 신호 및 상기 기준 신호로부터 상기 출력 라인에 대한 출력 신호 를 생성하는 출력 회로를 포함할 수 있다."}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "아래의 개시는 뉴럴 네트워크 회로 및 장치에 관한 것이다."}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "현재 폰노이먼(von Neumann) 컴퓨터 아키텍처에서 프로세서와 메모리 간 방대한 데이터의 잦은 이동은 긴 딜레 이와 큰 전력 소모를 야기하여 칩 성능을 제한시킨다. 현재 소프트웨어 기반의 딥신경망 연산은 고성능 CPU, GPU, ASIC 등의 AI 가속기 하드웨어가 사용되고 있다. 뇌신경모사 아키텍처는 데이터가 저장된 메모리 소자의 위치에서 바로 연산을 진행하며 뉴런 회로 간의 연결 강 도(예: 시냅스 가중치)를 메모리 소자에 저장하고 갱신할 수 있다. 뇌신경모사 연산 방식은 인공지능, 빅데이 터, 센서네트워크, 패턴/사물 인식 등에 적용될 수 있다. 뇌신경모사 아키텍쳐는 아날로그 메모리를 사용한 하 드웨어로 구현될 수 있다."}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예에 따른 뉴럴 네트워크 회로는, 출력 라인을 따라 배치되어 제1 저항 값 및 제2 저항 값 중 하나를 가 지는 저항성 메모리 소자를 포함하고, 입력 라인을 통해 입력 신호를 수신하는 경우에 응답하여 상기 저항성 메 모리 소자 및 상기 입력 신호에 기초하여 컬럼 신호를 생성하는 시냅스 메모리 셀; 기준 라인(reference line) 을 따라 배치되어 어플리케이션에 따라 미리 정해진 비율로 상기 제1 저항 값 또는 상기 제2 저항 값을 가지는 기준 메모리 소자를 포함하고, 상기 기준 메모리 소자 및 상기 입력 신호에 기초하여 기준 신호를 생성하는 기 준 메모리 셀; 및 상기 컬럼 신호 및 상기 기준 신호로부터 상기 출력 라인에 대한 출력 신호를 생성하는 출력 회로를 포함한다. 상기 시냅스 메모리 셀은, 상기 시냅스 메모리 셀에 할당되는 시냅스 가중치를 표현하기 위한 비트 개수(bit number)의 저항성 메모리 소자들을 포함하고, 상기 비트 개수의 저항성 메모리 소자들은, 같은 입력 라인을 따 라 배치될 수 있다. 상기 기준 메모리 셀은, 상기 시냅스 가중치를 표현하기 위한 비트 개수의 기준 메모리 소자들을 포함하고, 상 기 비트 개수의 기준 메모리 소자들은, 같은 입력 라인을 따라 배치될 수 있다. 상기 기준 메모리 셀은, 사인 비트를 표현하기 위한 기준 메모리 소자들을 포함할 수 있다. 상기 출력 회로는, 상기 제1 저항 값의 저항성 메모리 소자에 기초한 제1 전류 및 상기 제2 저항 값의 저항성 메모리 소자에 기초한 제2 전류 간의 차이인 알짜 전류(net current) 의 양의 정수배에 대응하는 전류를 상기 출력 신호로서 생성할 수 있다. 상기 출력 회로는, 상기 제1 저항 값의 저항성 메모리 소자에 기초한 제1 전류 및 상기 제2 저항 값의 저항성 메모리 소자에 기초한 제2 전류 간의 차이인 알짜 전류(net current) 의 음의 정수배에 대응하는 전류를 상기 출력 신호로서 생성할 수 있다. 상기 출력 회로는, 상기 출력 신호를 임계치와 비교한 결과에 기초하여 다른 뉴런 회로로의 발화를 수행하는 누 설 및 발화(Leaky Integration and Fire) 회로를 더 포함할 수 있다. 상기 LIF 회로는 알짜 전류의 양의 정수배에 대응하는 상기 출력 신호에 대응하여, 출력 전압을 증가시킬 수 있 다. 상기 LIF 회로는 알짜 전류의 음의 정수배에 대응하는 상기 출력 신호에 대응하여, 출력 전압을 감소시킬 수 있 다. 상기 LIF회로는, 상기 출력 신호에 기초하여 누적되는 전압이 임계 시간 내에 임계 전압에 도달하지 않는 경우 에 응답하여 상기 출력 신호를 누설할 수 있다. 상기 LIF 회로는, 상기 출력 신호에 기초하여 누적되는 전압이 상기 임계치에 대응하는 임계 시간 내에 임계 전 압에 도달하는 경우에 응답하여 상기 다른 뉴런 회로로의 발화를 수행할 수 있다. 일 실시예에 따른 뉴럴 네트워크 회로는,복수의 메모리 소자들을 포함하고, 상기 복수의 메모리 소자들 중 설정 된 상기 임계치에 기초하여 지정된 적어도 한 메모리 소자가 상기 제1 저항 값을 가지는, 임계 메모리 어레이 (threshold memory array)를 더 포함할 수 있다. 일 실시예에 따른 뉴럴 네트워크 회로는,상기 임계 생성 회로와 기준 워드 라인을 공유하고, 상기 기준 워드 라 인을 따라 배치되어 상기 제2 저항 값을 가지는 추가 기준 메모리 소자를 가지는 추가 기준 메모리 셀을 더 포 함할 수 있다. 상기 출력 회로는, 상기 임계 메모리 셀에 기초하여 생성된 신호 및 상기 추가 기준 메모리 셀에 기초하여 생성 된 신호에 기초하여 상기 임계치에 대응하는 임계 시간을 설정할 수 있다. 상기 출력 회로는, 상기 임계 메모리 셀에 기초하여 생성된 신호 및 상기 추가 기준 메모리 셀에 기초하여 생성 된 신호 간의 차이에 대응하는 전류의 누적을 개시하고, 상기 누적된 전류에 대응하는 전압이 임계 전압을 초과 하는 경우에 상기 임계치에 대응하는 임계 시간을 지시하는 신호를 출력할 수 있다. 상기 출력 회로는, 상기 임계 메모리 셀 및 상기 추가 기준 메모리 셀에 기초하여 결정된 상기 임계치에 대응하 는 임계 시간을 상기 출력 라인에 대한 상기 출력 신호 및 다른 출력 라인에 대한 다른 출력 신호에 대해 적용 할 수 있다. 같은 출력 라인에 연결된 시냅스 메모리 셀들의 저항성 메모리 소자들은 서로 병렬로 연결될 수 있다. 일 실시예에 따른 뉴럴 네트워크 회로는, 상기 출력 라인과 다른 출력 라인을 따라 배치되는 다른 시냅스 메모 리 셀을 더 포함하고, 상기 출력 회로는, 상기 출력 라인 및 상기 다른 출력 라인의 각각에 대해 같은 기준 메 모리 셀을 이용하여 개별적으로 출력 신호를 생성할 수 있다. 상기 출력 회로는, 상기 시냅스 메모리 셀의 비트 별 상기 컬럼 신호를 누적(integrate)함으로써 컬럼 누적 신 호(column integrated signal)를 생성하고, 상기 기준 메모리 셀의 비트 별 상기 기준 신호를 누적함으로써 기 준 누적 신호(reference integrated signal)를 생성하는 판독 회로를 포함할 수 있다. 상기 판독 회로는, 상기 시냅스 메모리 셀 및 상기 기준 메모리 셀의 비트 별로 상기 컬럼 신호를 해당 비트에 대응하는 배수의 전류로 복사하는 커런트 미러를 포함할 수 있다. 상기 출력 회로는, 상기 컬럼 누적 신호 및 상기 기준 누적 신호 간의 차이에 대응하는 상기 출력 신호를 생성 할 수 있다. 상기 출력 회로는, 상기 기준 누적 신호에 대응하는 전류를 노드를 향해 유입(flow in)시키고, 상기 컬럼 누적 신호에 대응하는 전류를 상기 노드로부터 유출(flow out)시킴으로써 상기 컬럼 누적 신호 및 상기 기준 누적 신 호 간의 차이에 대응하는 전류가 흐르는 커패시터를 포함할 수 있다. 상기 출력 회로는, 상기 입력 라인을 따라 수신되는 입력 신호 및 시냅스 가중치 간의 누적 곱(multiply and accumulation; MAC)을 상기 출력 신호를 해석한 결과에 기초하여 획득하고, 상기 획득된 누적 곱에 기초하여 결 정된 노드 값을 다른 뉴런 회로로 전달할 수 있다. 일 실시예에 따른 뉴럴 네트워크 회로의 동작 방법은 출력 라인을 따라 배치된 하나 이상의 메모리 셀 중 입력 라인을 통해 입력 신호가 인가된 시냅스 메모리 셀의 저항성 메모리 소자 및 상기 입력 신호에 기초하여 컬럼 신호를 생성하는 단계; 기준 라인(reference line)을 따라 배치된 하나 이상의 메모리 셀 중 상기 입력 신호가 인가된 기준 메모리 셀의 기준 저항 값을 가지는 기준 메모리 소자 및 상기 입력 신호에 기초하여 기준 신호를생성하는 단계; 및 상기 컬럼 신호 및 상기 기준 신호로부터 상기 출력 라인에 대한 출력 신호를 생성하는 단계 를 포함하고, 상기 기준 저항 값은 어플리케이션에 따라 상기 제1 저항 값 또는 상기 제2 저항 값의 미리 정해 진 조합에 기초하여 결정될 수 있다."}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "실시예들에 대한 특정한 구조적 또는 기능적 설명들은 단지 예시를 위한 목적으로 개시된 것으로서, 다양한 형 태로 변경되어 구현될 수 있다. 따라서, 실제 구현되는 형태는 개시된 특정 실시예로만 한정되는 것이 아니며, 본 명세서의 범위는 실시예들로 설명한 기술적 사상에 포함되는 변경, 균등물, 또는 대체물을 포함한다. 제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이런 용어들은 하나의 구성요소 를 다른 구성요소로부터 구별하는 목적으로만 해석되어야 한다. 예를 들어, 제1 구성요소는 제2 구성요소로 명 명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다. 어떤 구성요소가 다른 구성요소에 \"연결되어\" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, \"포함하다\" 또는 \"가지다\" 등의 용어는 설명된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함 으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들 을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 해당 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되 는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 이하, 실시예들을 첨부된 도면들을 참조하여 상세하게 설명한다. 첨부 도면을 참조하여 설명함에 있어, 도면 부호에 관계없이 동일한 구성 요소는 동일한 참조 부호를 부여하고, 이에 대한 중복되는 설명은 생략하기로 한 다. 도 1은 일 실시예에 따른 뉴럴 네트워크 회로를 도시한다. 일 실시예에 따른 뉴럴 네트워크 회로는 뉴럴 네트워크에서 이전 레이어의 뉴런 회로들 및 대상 레이어의 뉴런 회로들을 연결하는 시냅스를 모사한 회로로 구현될 수 있다. 뉴럴 네트워크 회로를 포함하는 전자 장치를 뉴럴 네트워크 장치라고 나타낼 수도 있다. 뉴런 회로는 뉴런의 활성화 및/또는 뉴럴 네트워크의 활성 화 함수(activation function)를 구현한 회로를 포함할 수 있다. 뉴럴 네트워크는 각각 복수의 노드들을 가지는 복수의 레이어들을 포함하고, 이전 레이어는 뉴럴 네트워크에서 대상 레이어의 이전에 연결된 레이어를 나타 낼 수 있다. 뉴럴 네트워크의 노드는 뉴럴 네트워크 회로의 뉴런 회로에 대응할 수 있다. 뉴럴 네트워크 회로는 이전 레이어의 뉴런 회로로부터 출력된 노드 값(예: 입력 값)을 해당하는 뉴런 회로들 간의 연결 강도(예: 시냅스 가중치)에 기초하여 대상 레이어의 뉴런 회로로 전달할 수 있다. 대상 레이어의 대상 뉴런 회 로는, 대상 뉴런 회로에 연결된 이전 레이어의 이전 뉴런 회로들로부터 수신되는 노드 값들 및 시냅스 가중치 값들에 기초한 가중합에 활성화 함수가 적용된 결과를 노드 값으로서 가질 수 있다. 본 명세서에서 뉴런 회로 는 출력 회로로 구현될 수 있으며, 후술하겠으나, 스파이킹 뉴럴 네트워크(spiking neural network)를 구 현한 뉴럴 네트워크 회로의 뉴런 회로는 누설 및 발화(Leaky Integration and Fire; LIF) 회로를 포함할 수 있다. 다만, 이로 한정하는 것은 아니고, 뉴럴 네트워크의 활성화 함수는 다른 방식으로 설계된 회로로 구 현될 수도 있다. 뉴럴 네트워크 회로는 시냅스 메모리 어레이, 기준 메모리 어레이, 및 출력 회로를 포함할 수 있다. 시냅스 메모리 어레이 및 기준 메모리 어레이는 메모리 어레이로 통칭될 수도 있다. 시냅스 메모리 어레이는 입력 라인 및 출력 라인을 따라 배치되는 복수의 시냅스 메모리 셀들을 포함 할 수 있다. 복수의 시냅스 메모리 셀들은 크로스바 어레이 형태로 배치될 수 있다. 입력 라인은 입력을 수신하는 라인으로서, 도 1에서는 K개의 워드 라인들(WL0 내지 WLK-1)로 도시된다. K는 1이상의 정수일 수 있 다. 출력 라인은 해당 출력 라인을 따라 배치된 시냅스 메모리 셀들의 저항성 메모리 소자들에 의해 지시 되는 시냅스 가중치들 및 각 입력 신호에 의해 지시되는 입력 값 간의 연산 결과(예: 곱 결과)가 합산된 값(예: 누적 곱(multiplication and accumulation; MAC) 결과 값 또는 가중합(weighted sum))을 나타내는 출력 신호 를 출력할 수 있다. 출력 라인은 도 1에서는 J개의 라인들로 도시되고, J는 1이상의 정수일 수 있다. 따 라서 시냅스 메모리 어레이는 KХJ개의 시냅스 메모리 셀들을 포함할 수 있다. 다시 말해, 도 1에 도시된 뉴럴 네트워크 회로는 K개의 이전 노드들과 J개의 다음 노드들을 연결하는 시냅틱 연결이 구현된 회로로 해석될 수도 있다. 시냅스 가중치가 a 비트로 표현되는 경우, 각 출력 라인은 a개의 비트 라인들을 포 함할 수 있다. 여기서, a는 1이상의 정수일 수 있다. 한 출력 라인에서 출력되는 출력 신호는 해당 출력 라인에 포함된 비트 라인들에서 생성되는 컬럼 신호들(예: 비트 컬럼 신호들)이 누적된 신호와 기준 라인에서 생성되는 기준 신호들이 누적된 신호 간의 차이 신호일 수 있다. 입력 라인은 프리시냅스 회로(pre-synaptic circuit)를 통해 입력 신호를 수신할 수 있다. 프리시냅스 회로는 뉴럴 네트워크의 이전 노드(예: 이전 뉴런 회로)의 출력을 수신하여 현재 노드의 시냅스 메모리 소자로 전달할 수 있다. 프리시냅스 회로는 액손 회로(axon circuit)라고 나타낼 수도 있다. 출력 라인은 포스트 시냅스 회로(post-synaptic circuit)와 연결되어, 해당 출력 라인에 연결된 시냅스 메모리 소자들의 시냅스 가중치들 및 입력 신호들 간의 누적 곱에 대응하는 신호를 포스트 시냅스 회로로 전달할 수 있 다. 포스트 시냅스 회로는 시냅스 가중치들 및 입력 신호들 간의 누적 곱에 대응하는 출력 신호를 다음 노드(예: 다음 시냅스 회로)로 발화(fire)하거나 전달할 수 있다. 포스트 시냅스 회로는 덴드라이트 회로 (dendrites circuit)라고 나타낼 수도 있고, 예시적으로 후술하는 LIF 회로로 구현될 수 있다. 입력 신호는 입력 라인을 통해 수신되는 신호를 나타낼 수 있다. 본 명세서에서 뉴럴 네트워크 회로가 한 입력 라인에서 비트 값 \"1\"에 대응하는 입력 신호를 수신하는 경우, 해당 입력 라인에 입력 전압이 인가될 수 있다. 다른 예를 들어, 한 입력 라인의 입력 신호가 비트 값 \"0\"을 나타내는 경우, 뉴럴 네트워크 회로는 해당 입력 라인을 비활성화할 수 있다. 다시 말해, 뉴럴 네트워크 회로는 해당 입력 라인에 전압을 인가 하지 않거나 0V의 전압을 인가할 수 있다. 다만, 입력 신호가 나타내는 비트 값 별로 인가되는 입력 전압을 전 술한 바로 한정하는 것은 아니다. 도 1에 도시된 예시에서 K개의 입력 라인들 중 k개의 입력 라인에서 활성화 값(예: 비트 값 \"1\"에 대응하는 전압)이 인가될 수 있다. k는 0이상 K이하의 정수일 수 있다. 시냅스 메모리 셀은 출력 라인을 따라 배치되어 제1 저항 값 및 제2 저항 값 중 하나를 가지는 저항성 메 모리 소자를 포함할 수 있다. 시냅스 메모리 셀은, 시냅스 메모리 셀에 할당되는 시냅스 가중치를 표현하기 위한 비트 개수(bit number)의 저항성 메모리 소자들을 포함할 수 있다. 전술한 비트 개수의 저항성 메모리 소자들은, 같은 입력 라인을 따라 배치될 수 있다. 시냅스 메모리 셀은 입력 라인을 통해 입력 신호를 수신하는 경우에 응답하여 저항성 메모리 소자 및 입력 신호에 기초하여 컬럼 신호를 생성할 수 있다. 제1 저항 값 및 제2 저항 값은 각각 이진화된 값에 매핑될 수 있다. 예를 들어, 제1 저항 값 및 제2 저항 값은 각각 \"0\" 또는 \"1\"의 비트 값을 지시할 수 있다. 예시적으로 저저항인 제1 저항 값은 \"0\"의 비트 값, 고저항인 제2 저항 값은 \"1\"의 비트 값을 나타낼 수 있다. 다만, 이로한정하는 것은 아니고, 설계에 따라 제1 저항 값 및 제2 저항 값에 매핑되는 비트 값은 달라질 수 있다. 시냅스 가중치가 멀티 비트로 된 비트 시퀀스로 표현되는 경우, 시냅스 메모리 셀은 복수의 서브 셀들을 포함할 수도 있다. 예를 들어, 시냅스 가중치는 a 비트의 비트 시퀀스로 표현될 수 있다. a 비트의 시냅스 가 중치에 대해 시냅스 메모리 셀은 a개의 서브 셀들을 포함할 수 있다. 제1 서브 셀은 시냅스 가중치를 나 타내는 비트 시퀀스의 LSB(least significant bit) 자리에 대응하는 비트 값의 저항 값을 가질 수 있고, 제a 서 브 셀은 MSB(most significant bit) 자리에 대응하는 비트 값의 저항 값을 가질 수 있다. a개의 서브 셀들의 각각은 시냅스 가중치 중 해당하는 비트 자리의 비트 값에 대응하는 저항 값을 가지는 저항성 메모리 소자를 포 함할 수 있다. a개의 서브셀들의 각각에 포함된 저항성 메모리 소자는, 해당하는 비트 자리의 비트 값에 매핑 된 저항 값을 가지도록 설정될 수 있다. 제1 저항 값 및 제2 저항 값 중 하나를 가지도록 설정될 수 있다. 하 기 도 2에서는 시냅스 메모리 셀이 3비트 셀로 구현된 예시를 설명한다. 컬럼 신호는 시냅스 메모리 어레이에서 한 컬럼 라인을 따라 배치된 시냅스 메모리 셀들에서 출력되 는 신호들이 누적된 신호일 수 있다. 예를 들어, 컬럼 신호는 시냅스 메모리 어레이에서 같은 비트 라인 에 연결된 서브 셀들의 저항성 메모리 소자에 대응하는 비트 값들 및 입력 신호들의 입력 값들 간의 누적 곱에 대응하는 신호일 수 있다. 다시 말해, 한 비트 라인의 컬럼 신호는 출력 라인에서 해당 비트 라인이 나타내는 비트 자리의 누적 곱에 대응하는 신호일 수 있다. 후술하겠으나, 뉴럴 네트워크 회로는 같은 출력 라인에 포함된 비트라인들의 컬럼 신호들의 각각에 해당 비트 라인의 비트 자리에 대응하는 가중치(이하, '비트 가중치')를 곱하여 합산한 신호를 획득할 수 있다. 예를 들어, LSB에 대응하는 비트 가중치는 1/4, LSB로부터 1번째 비트 자리에 대응하는 비트 가중치는 1/2, LSB로부터 2번째 비트 자리에 대응하는 비트 가중치는 1일 수 있다. 다만, MSB인 LSB로부터 2번째 비트 자리의 비트 가중치를 1로 가정하여 설계된 것으로서, 비트 가중치를 이로 입력하는 것은 아니며, 설계에 따라 달라질 수 있다. 설명의 편의상 본 명세서에서 한 컬럼을 주로 세로 라인으로 도시되었으나, 이로 한정하는 것은 아니고, 설계에 따라 컬럼 라인의 형상은 달라질 수 있다. 전술한 바와 같이, 저항성 메모리 소자는 제1 저항 값 및 제2 저항 값 중 한 저항 값을 가질 수 있는 소자일 수 있다. 예를 들어, 저항성 메모리 소자는 MRAM(magnetic ram)일 수 있다. MRAM은 MTJ (Magnetic Tunnel Junction)의 2개 상태들 중 한 상태를 가질 수 있다. P 상태(parallel state)의 MRAM은 제1 저항 값을 가지고, AP 상태(anti-parallel state)의 MRAM은 제2 저항 값을 가질 수 있다. 제2 저항 값은 제1 저항 값보 다 클 수 있다. 제2 저항 값은 고저항 값(high resistance value), 제1 저항 값은 저저항 값(low resistance value)로 지칭될 수 있다. AP 상태는 고 저항 상태, P 상태는 저 저항 상태로 지칭될 수도 있다. MRAM의 제1 저항 값 대비 제2 저항 값의 저항비는 2일 수 있다. 다만, 저항성 메모리 소자의 저항비를 전술한 바로 한정하 는 것은 아니며, 소자의 종류에 따라 저항비는 달라질 수 있다. 일 실시예에 따른 뉴럴 네트워크 회로는 저항성 메모리 소자의 제1 저항 값 및 제2 저항 값에 따라 출력되는 신호를 구별하기 위해 후술하는 기준 메모 리 어레이를 이용하여 알짜 신호를 생성할 수 있다. 참고로, 본 명세서에서 설명의 편의를 위해 P 상태 및 AP 상태의 저항성 메모리 소자를 주로 설명하는데, 이로 한정하는 것은 아니다. 설명에 반하지 않는 한, P 상태는 제1 저항 값을 가지는 상태, AP 상태는 제2 저항 값 을 가지는 상태로 치환되어 해석될 수 있다. 기준 메모리 어레이는 기준 라인을 따라 배치되는 복수의 기준 메모리 셀들을 포함할 수 있다. 도 1 에 도시된 예시에서 기준 메모리 어레이에 포함된 기준 메모리 셀들은 기준 라인을 따라 배치될 수 있다. 기준 메모리 어레이는 입력 라인들의 개수와 동일한 개수의 기준 메모리 셀들을 포함할 수 있 다. 기준 메모리 셀은 기준 라인(reference line)을 따라 배치되어 어플리케이션에 따라 프로그래머블 (programable)한 저항 값을 가지는 기준 메모리 소자를 포함할 수 있다. 여기서, '프로그래머블'한 저항 값을 갖는다는 것은 저항 값을 동적으로 변경할 수 있다는 것을 의미할 수 있다. 기준 메모리 셀은, 시냅스 가 중치를 표현하기 위한 비트 개수의 기준 메모리 소자들을 포함할 수 있다. 전술한 비트 개수의 기준 메모리 소 자들은, 같은 입력 라인을 따라 배치될 수 있다. 일 실시예에 따른 각 기준 메모리 셀은 전술한 시냅스 메모리 셀과 유사하게 비트 개수만큼의 기준 서브 셀들, 다시 말해, 비트 개수 만큼의 저항성 메모리 소자들을 포함할 수 있다. 이때, 기준 메모리 셀 은 제1 저항 값 및 제2 저항 값 중에서 미리 정해진 저항 값으로 설정된 저항성 메모리 소자를 포함할 수 있다. 다른 실시예에 따른 각 기준 메모리 셀은 시냅스 메모리 셀의 비트 개수와 상관없이, 단일 비트 정보 (예: 사인(sign) 비트)를 저장하는 1비트 셀일 수도 있다. 기준 메모리 셀은 기준 메모리 소자 및 입력 신호에 기초하여 기준 신호를 생성할 수 있다. 기준 신호는 기준 메모리 어레이에서 기준 라인을 따라 배치된 기준 메모리 셀들에서 출력되는 신호들이 누적된 신호일 수 있다. 기준 라인도 비트 개수만큼의 기준 비트 라인들을 포함할 수 있다. 예를 들어, 기준 신호는 기준 메모리 어레이에서 같은 기준 비트 라인에 연결된 기준 서브 셀들의 저항성 메모리 소자에 대응하는 비트 값들 및 입력 신호들의 입력 값들 간의 누적 곱에 대응하는 신호일 수 있다. 다시 말해, 한 기준 비트 라 인의 기준 신호는 기준 라인에서 해당 기준 비트 라인이 나타내는 비트 자리의 누적 곱에 대응하는 신호일 수 있다. 출력 회로는 컬럼 신호 및 기준 신호로부터 출력 라인에 대한 출력 신호를 생성할 수 있다. 참고로, 뉴럴 네트워크 회로는 출력 라인과 다른 출력 라인을 따라 배치되는 다른 시냅스 메모리 셀을 더 포함할 수 있다. 이 경우, 출력 회로는, 출력 라인 및 다른 출력 라인의 각각에 대해 같은 기준 메모리 셀을 이 용하여 개별적으로 출력 신호를 생성할 수 있다. 다시 말해 출력 회로는 출력 라인 별 상이한 출력 신호 를 생성하기 위해 같은 기준 컬럼 신호를 이용할 수 있다. 출력 회로의 동작은 후술한다. 일 실시예에 따른 뉴럴 네트워크 회로는 시냅스 동작(Synapse operation)을 수행하는 동안, 각 시냅스 메 모리 소자에 접근(access)하기 위한 K개의 워드라인들에 입력이 들어오면 각 컬럼 별로 생성된 신호(예: 전류 신호)를 모두 누적(integration)할 수 있다. 출력 라인은 비트 자리들에 대응하는 비트 라인들을 포함하며, 출 력 라인에서 출력되는 컬럼 누적 신호 ICells는 개별 비트 라인의 컬럼 신호에 비트 가중치가 적용된 신호들이 통 합된 신호일 수 있다. 컬럼 누적 신호는 하기 수학식 1과 같이 표현될 수 있다. 수학식 1"}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "전술한 수학식 1에서 IP는 P 상태(예: 제1 저항 값)의 저항성 메모리 소자에 흐르는 전류를 나타내고 IAP는 AP 상태(예: 제2 저항 값)의 저항성 메모리 소자에 흐르는 전류를 나타낼 수 있다. 컬럼 누적 신호 ICells는 IP 및 IAP의 선형 조합일 수 있다. 출력 회로의 시냅스 판독 회로가 컬럼 누적 신호 ICells를 생성할 수 있 다. 수학식 2"}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "전술한 수학식 2는 기준 메모리 어레이에 포함된 저항성 메모리 소자들 중 입력 신호가 인가된 저항성 메 모리 소자에 흐르는 전류 신호에 비트 자리 별 비트 가중치가 적용된 신호일 수 있다. 기준 누적 신호 IREF는 비트 자리 별 기준 신호에 비트 가중치가 적용되어 통합된 신호일 수 있다. 여기서, X는 어플리케이션에 따라 N 보다 작거나 같고, 0보다 크거나 같은 정수 중 어느 하나로 결정될 수 있다. 기준 메모리 셀이 1비트 셀일 경우, X는 0 또는 N의 값을 갖을 수 있다. 출력 회로의 기준 판독 회로가 기준 누적 신호 IREF를 생성할 수 있다. 전술한 수학식 1 및 수학식 2 에서 선형조합의 계수 N, M은 하기 수학식 3 및 수학식 4와 같이 표현될 수 있다. 수학식 3 수학식 4"}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "N은 활성화된 워드라인에 연결된 서브 셀들에 기초하여 결정되는 값을 나타낼 수 있다. k는 전술한 바와 같이 활성화된 워드 라인(예: 입력 라인)의 개수를 나타낼 수 있다. a는 각 메모리 셀에 포함된 서브 셀들의 개수이 자 시냅스 가중치의 비트 개수일 수 있다. 예를 들어, N은 한 출력 라인에 연결된 시냅스 메모리 셀들 중 활성화된 워드 라인에 연결된 시냅스 메모리 셀에 포함된 각 서브 셀이 나타내는 비트 자리를 지수로 하는 2의 거듭제곱 값의 합일 수 있다. M은 N이하의 정수로서, 활성화된 워드라인에 연결된 시냅스 메모리 셀 들 중 P 상태(예 제1 저항 값)인 서브 셀들에 기초하여 결정되는 값일 수 있다. mij는 활성화된 제j 워드 라인 의 제i 시냅스 메모리 셀이 제1 저항 값을 가지면 1이고, 제i 시냅스 메모리 셀이 제2 저항 값을 가지면 0일 수 있다. 예를 들어, M은 한 출력 라인에 연결된 시냅스 메모리 셀들 중 활성화된 워드 라인에 연결된 시냅 스 메모리 셀에서 P 상태의 서브 셀이 나타내는 비트 자리를 지수로 하는 2의 거듭제곱 값의 k개의 합일 수 있다. 수학식 5"}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "일 실시예에 따른 뉴럴 네트워크 회로의 출력 회로는 전술한 수학식 5에 따라, 컬럼 누적 신호 ICells 및 기준 누적 신호 IREF 간의 차이에 대응하는 출력 신호 Inet,column을 생성할 수 있다. 제1 저항 값의 저항성 메모리 소자에 기초한 제1 전류 IP와 제2 저항 값의 저항성 메모리 소자에 기초한 제2 전 류 IAP 간의 차이(IP-IAP)를 유효 신호(valid signal) 또는 알짜 신호(net signal)라고도 나타낼 수 있다. 또는, IP-IAP는 전류 형태의 신호이므로, 알짜 전류(net current)라고도 나타낼 수 있다. 이 때, 출력 신호 Inet,column는 알짜 신호에 (M-X)배에 대응할 수 있다. (M-X)는 X값에 따라 양의 정수일 수도 있고, 음의 정수일 수도 있다. 본 명세서에서 뉴럴 네트워크 회로는 시냅스 가중치(synaptic weight)에 따라 전류를 누적(integration)하 는 생물 신경망의 모사 기능을 구현하는 스파이킹 뉴럴 네트워크(spiking neural network; SNN)를 주로 설명하 나, 이로 한정하는 것은 아니다. 일 실시예에 따른 뉴럴 네트워크 회로는 저항비가 크지 않은 메모리를 이용하는 CIM(Computation In Memory) 회로 및 VMM(Vector Matrix Multiplication) 회로와 같은 MAC(Multiply- Accumulate) 연산을 구현하는 시스템에 적용될 수도 있다. 뉴럴 네트워크 회로에 포함된 저항성 메모리 소자의 저저항 및 고저항 간의 저항비가 크지 않더라도, 전술한 알짜 신호를 통해 출력 값이 구별될 수 있다. 일 실시예에 따른 뉴럴 네트워크 회로에서는, 제1 저항 값 대비 제2 저항 값의 저항비가 1을 초과하는 저 항성 메모리 소자를 이용하더라도 알짜 신호를 통해 출력이 구별될 수 있다. 따라서, 메모리 어레이에서 출력 된 전류의 센싱 및 합산을 위한 설계에서 제약이 감소될 수 있다. 따라서, 일 실시예에 따른 뉴럴 네트워크 회로는 고 저항 상태를 상쇄함으로써, 보다 증가된 크기의 메모 리 어레이를 가질 수 있다. 더 나아가 뉴럴 네트워크 회로는 많은 양의 데이터를 다루는 인공지능 프로세 서에도 적용될 수 있다. 나아가, 아래에서 상세히 설명하겠지만, 일 실시예에 따른 뉴럴 네트워크 회로는 생물 신경망의 대표적인 두 가지 반응인 입력 자극에 따라 전위가 증가하는 EPSP(Excitatory Post Synaptic Potential)와 감소하는 IPSP(Inhibitory Post Synaptic Potential)를 하나의 시냅스 메모리 어레이로 구현할 수 있다. 보다 구 체적으로, 뉴럴 네트워크 회로는 출력 신호 Inet,column가 알짜 신호의 양수배에 비례할 경우, 자극에 반 응하여 전압을 증가시키는 ESPS를, 출력 신호 Inet,column가 알짜 신호의 음수배에 비례할 경우, 자극에 반응 하여 전압을 감소시키는 IPSP를 구현할 수 있다. 참고로, 본 명세서에서는 출력 회로가 활성화 함수 회로로서 LIF 회로를 포함하는 예시를 주로 설명하나, 이로 한정하는 것은 아니다. 예를 들어, 뉴럴 네트워크 회로는 LIF 회로 대신 아날로그 디지털 변환기 (Analog-to-Digital converter)를 포함하고, 전술한 출력 신호를 아날로그 신호로부터 디지털 값(예: 출력 데이 터)으로 변환할 수 있다. 뉴럴 네트워크 회로를 포함하는 전자 장치는 출력 데이터에 활성화 함수를 적용 하여 다음 노드로 전파할 값을 결정할 수도 있다. 다시 말해, 전자 장치는 활성화 함수에 대응하는 연산을 디 지털 레벨에서 수행할 수도 있다. 도 2는 일 실시예에 따른 시냅스 메모리 셀 및 판독 회로를 도시한다. 일 실시예에 따른 뉴럴 네트워크 회로의 출력 회로는 시냅스 메모리 어레이에 연결되는 판독 회로 및 LIF 회로를 포함할 수 있다. 도 2에서 생략되었으나, 출력 회로는 기준 메모리 어레이에 연결되는 기준 판독 회로도 포함할 수 있다. 도 2에서는 시냅스 판독 회로를 주로 설명하는데, 기준 판독 회로도 시냅스 판독 회로와 동일하게 구성될 수 있다. 도 2에 도시된 바와 같이, 같은 출력 라인에 연결된 시냅스 메모리 셀들의 저항성 메모리 소자들은 서로 병렬로 연결될 수 있다. 예를 들어, 같은 출력 라인에 연결된 시냅스 메모리 셀 중 같은 비트 라인에 연 결된 저항성 메모리 소자들이 서로 병렬로 연결될 수 있다. 따라서, 같은 비트 라인의 저항성 메모리 소자들에 서 출력되는 전류 신호가 출력 라인을 따라 통합될 수 있다. 도 2에서 저항성 메모리 소자의 저항은 RDATA로 도 시된다. 전술한 바와 같이, 비트 라인(BL0 내지 BL2)을 따라 배치된 저항성 메모리 소자들 중 워드 라인(WL0 내지 WLK-1)을 통해 입력 신호가 인가된 저항성 메모리 소자는, 해당 저항성 메모리 소자에 걸리는 전압에 따른 전류 신호를 생성할 수 있다. 워드 라인(WL0 내지 WLK-1)을 따라 입력 신호가 인가되면, 스위치 SWdata가 켜질 수 있다. 스위치 SWsense(예: 트랜지스터)는 저항성 메모리 소자를 센싱 라인과 연결시킬 수 있다. 이 때, Sel_data 신호 가 인가되면, 스위치 SWsense(예: 트랜지스터)가 켜지면서, 비트 라인들(BL0 내지 BL2) 및 센싱 라인(sense line; SL)이 각각 공급 전압 및 접지에 연결될 수 있다. 연산 증폭기 OP는 높은 이득을 가지고 센싱 라인(SL) 및 비트 라인(BL0 내지 BL2) 사이에 보이는 저항 값과 무 관하게 비트 라인(BL0 내지 BL2)의 전압을 로 고정시킬 수 있다. 다시 말해, 센싱 라인(SL) 및 비트 라인(BL0 내지 BL2) 사이 전압 차가 일정하게 유지될 수 있다. 저항성 메모리 소자들은 각각 양단에 동일하게 걸리는 고정된 전압 에 대해 저항 RDATA에 따라 결정된 전류(예: 컬럼 신호)를 비트 라인(BL0 내지 BL 2)에 생성할 수 있다. 출력 회로의 판독 회로는, 시냅스 메모리 셀 및 기준 메모리 셀의 비트 별로 컬럼 신호를 해당 비트 에 대응하는 배수의 전류로 복사하는 커런트 미러를 포함할 수 있다. 예를 들어, 판독 회로의 커런트 미 러는 비트 라인에서 생성된 컬럼 신호를 다른 비트 라인들(BL'0 내지 BL'2)로 복제할 수 있다. 복제된 전류의 크기는 트랜지스터의 너비에 따라 달라질 수 있다. 전술한 바와 같이 커런트 미러는 비트 가중치에 대응하는 전류 복사 비로 컬럼 신호를 복제할 수 있다. 예시적으로 도 2에서 제1 비트 라인(BL0)은 1/4배, 제2 비트 라 인(BL1)은 1/2배, 제3 비트 라인(BL3)은 1배로 전류가 복제됐다. 출력 회로의 판독 회로는, 시냅스 메모리 셀의 비트 별 컬럼 신호를 누적(integrate)함으로써 컬럼 누적 신호(column integrated signal) ICells를 생성하고, 기준 메모리 셀의 비트 별 기준 신호를 누적함으로써 기준 누적 신호(reference integrated signal) IREF를 생성할 수 있다. 예를 들어, 출력 회로는 컬럼 신호로부 터 복제된 전류들을 합산함으로써 컬럼 누적 신호 ICells를 생성할 수 있다. 출력 회로는 기준 신호에 대해서도 전술한 바와 동일한 판독 회로 및 동작을 통해 기준 누적 신호 IREF를 생성할 수 있다. 참고로, 저항성 메 모리 소자가 MRAM으로 구현되는 경우, MTJ에 흐르는 전류가 작아야 판독 방해(read disturbance)가 발생하지 않 으므로 상대적으로 낮은 공통 입력(low common input)을 처리할 수 있는 증폭기가 요구될 수 있다. 출력 회로 는 컬럼 누적 신호 ICells 및 기준 누적 신호 IREF에 기초하여 출력 신호를 생성하며, 생성된 출력 신호를 처리하 는 LIF 회로를 더 포함할 수 있다. LIF 회로의 구조 및 동작은 후술한다. 출력 회로는 전술한 판독 회로로부터 컬럼 누적 신호 ICells 및 기준 누적 신호 IREF 간의 차이인 출력 신호 를 이용함으로써, P 상태의 저항성 메모리 소자가 1개이고 AP 상태의 저항성 메모리 소자가 복수개인 경우의 신 호도 정확하게 구분할 수 있다. 또한, 프로그래머블한 저항 값을 가지는 기준 메모리 소자를 사용하여 기준 누 적 신호 IREF를 생성하기 때문에, 출력 신호는 알짜 신호의 양의 정수배 뿐만 아니라 음의 정수배에 대응하는 값 도 갖을 수 있고, 출력 회로는 이를 이용하여 EPSP뿐만 아니라 IPSP도 표현할 수 있다. 다시 말해, 알짜 신호의 경우 항상 양수이기 때문에, 출력 신호가 알짜 신호의 양의 정수배라는 말은 컬럼 누적 신호 ICells이 기준 누적 신호 IREF 보다 크다는 것으로 이해할 수 있고, 출력 신호가 알짜 신호의 음의 정수배라 는 말은 컬럼 누적 신호 ICells이 기준 누적 신호 IREF 보다 작다는 것으로 이해할 수 있다. 도 2에서는 출력 회로 중 판독 회로에 의해 시냅스 메모리 어레이에 포함된 저항성 메모리 소자들의 저항 값을 판독한 출력 신호가 설명되었으며, 아래 도 3에서는 출력 신호를 이용한 발화 처리를 설명한다. 도 3은 일 실시예에 따른 출력 회로의 누설 및 발화(Leaky Integration and Fire; LIF) 회로를 도시한다. 일 실시예에 따른 출력 회로는 LIF 회로를 포함할 수 있다. LIF 회로는 뉴런 동작을 모사하기 위한 회로로서, 출력 신호를 임계치와 비교한 결과에 기초하여 다른 뉴런 회로로의 발화를 수행할 수 있다. 출력 신호는 전술한 수학식 5에서 전술한 Inet,column이므로, 설명을 생략한다. LIF 회로는 누 설 부분 회로 및 발화 부분 회로를 포함할 수 있다. 시냅스 후 전위에는 자극에 반응하여 전압이 증가하는 EPSP와 자극에 반응하여 전압이 감소하는 IPSP가 있다. EPSP는 흥분성 시냅스후 전위라 지칭될 수 있고, IPSP는 억제성 시냅스후 전위로 지칭될 수 있다. 뉴런에서는 프리 뉴런(pre-neuron)에서 포스트 뉴런(post-neuron)으로 임계(threshold)를 초과하는 자극이 전달되거나 임계 이하의 복수의 자극들이 짧은 시간 내 여러 번 전달되면 활동 전위(Action Potential)가 발생할 수 있다. 이후 뉴런의 막 전위는 기본 전압으로 리셋될 수 있다. 다만, 프리 뉴런(pre-neuron)에서 포스트 뉴런(post- neuron)으로 임계(threshold) 이하의 자극이 전달되면, 활동 전위 대신 PSP(Post Synaptic Potential)가 발생 하고, PSP에서는 다음 자극이 들어오기 전까지 조금씩 누설이 발생할 수 있다. LIF 회로는 전술한 뉴런의 발화 또는 누설을 구현한 회로일 수 있다. 누설 부분 회로는 도 2에서 전술한 컬럼 누적 신호 및 기준 누적 신호를 수신할 수 있다. 도 3에서 컬럼 누적 신호 및 기준 누적 신호는 전류원으로 모델링되어 도시되었는데, 이는 설명의 편의를 위한 것으로 실제로 는 도 2에 도시된 판독 회로에 의해 공급되는 전류로 해석될 수 있다. 누설 부분 회로는 커패시터를 포함 할 수 있다. 예를 들어, 출력 신호는 기준 누적 신호에 대응하는 전류를 커패시터의 노드를 향해 유입 (flow in)시키고, 컬럼 누적 신호에 대응하는 전류를 커패시터의 같은 노드로부터 유출(flow out)시킬 수 있다. 전술한 기준 누적 신호의 유입 및 컬럼 누적 신호의 유축에 의해 커패시터에는 컬럼 누적 신호 및 기준 누적 신 호 간의 차이에 대응하는 전류가 흐를 수 있다. 출력 회로는, 제1 저항 값의 저항성 메모리 소자에 기초한 제1 전류 IP 및 제2 저항 값의 저항성 메모리 소자에 기초한 제2 전류 IAP 간의 차이인 알짜 전류의 정수배에 대응하는 전류를 출력 신호로서 생성할 수 있다. 누설 부분 회로는 리셋 신호 RESET가 인가되는 동안 비활성화되고, 리셋 신호 RESET가 비인가되는 동안 활성화될 수 있다. 다시 말해, 누설 부분 회로는 리셋 신호 RESET의 비인가 이후 임계 시간 동안 출 력 신호에 따른 출력 전류를 누설할 수 있다. 출력 신호의 출력 전류는 커패시터에 흐름으로써 출력 전압으로 변환될 수 있다. 누설 부분 회로 중 누설 연산 증폭기 OPinteg는 출력단에서 윈도우 스위치와 연결되고, 윈도우 스위치는 접지에 연결된 커패시터와 연결될 수 있다. 윈도우 스위치에 윈도우 신호 WINDOW가 인가되는 동안 누설 연산 증폭기 OPinteg와 접지에 연결 된 커패시터가 연결될 수 있다. 따라서, 출력 신호의 출력 전류가 누설 연산 증폭기 OPinteg의 출력단에 위 치된 접지에 연결된 커패시터로 흐를 수 있다. 접지에 연결된 커패시터는 출력 전류에 따른 전하를 누설함으로 써 출력 전류를 출력 전압으로 변환할 수 있다. 여기서, 접지에 연결된 커패시터에 충전된 전압은 누설 트랜지 스터 LEAKAGE에 의해 누설(leak)될 수 있다. 누설 트랜지스터 LEAKAGE에는 VCM_COLOUMN_IN에 기초한 바이어스 전압이 인가될 수 있다. 윈도우 스위치는 윈도우 신호 WINDOW에 의해 미리 결정된 임계 시간(예: 누설 시간) 동안 턴온될 수 있다. 다시 말해, 접지에 연결된 커패시터는 리셋 이후 임계 시간이 경과하기 전까지 출력 전류를 누설할 수 있다.일 실시예에 따르면 누설 부분 회로는 발화 부분 회로로 전술한 임계 시간 동안 누설된 출력 전압을 전달할 수 있다. 발화 부분 회로의 비교기 OPfire는 미리 설정된 임계 전압 VTH 및 출력 전압 VCOLUMN을 비교 할 수 있다. 예를 들어, 비교기 OPfire는 임계 시간 동안 누적된 출력 전압 VCOLUMN이 임계 전압 VTH을 초과하는 경우 발화 신호(예: 1)을 출력하고, 출력 전압 VCOLUMN이 임계 전압 VTH 이하인 경우 누설 신호(예: 0)을 출력할 수 있다. 참고로, 후술하겠으나, 임계 시간은 별도 회로(예: 임계 시간 생성 회로)에서 임계치에 대응하는 임계 전류의 누설을 통해 임계 전압 VTH을 달성할 때까지 소요되는 시간으로 설정될 수 있다. 출력 전류와 임계 전류는 둘 다 전류여서 전류 대 전류를 비교하기는 어려울 수 있다. 따라서, 발화 부분 회로의 비교기 OPfire는 후술 하는 도 7에서 생성된 WINDOW 신호로 인한 RESET 신호가 0이 되는 순간부터 WINDOW 신호가 0이 되는 순간까지의 임계 시간 동안 누설된 전류로부터 변환된 전압을 임계 전압과 비교할 수 있다. 전류가 작다면 전압으로 변환 되는 양이 작아서 변환된 전압이 임계 전압보다 작을 수 있다. 반대로, 전류가 크다면 전압으로 변환되는 양이 크기 때문에, 변환된 전압이 임계 전압 이상으로 올라가게 되고, 비교기 OPfire가 발화 펄스(fire pulse)를 출력 할 수 있다. 일 실시예에 따르면 LIF회로는, 출력 신호에 기초하여 누적되는 전압이 임계 시간 내에 임계 전압에 도달 하지 않는 경우에 응답하여 출력 신호를 누설할 수 있다. 예를 들어, LIF 회로의 발화 부분 회로 는, 누설 및 변환된 출력 전압이 임계 전압보다 작은 경우, 변환된 출력 전압을 누설 연산 증폭기 OPinteg로 전달할 수 있다. 아날로그 먹스(analog MUX)는 변환된 출력 전압을 누설 연산 증폭기 OPinteg의 새로운 공통모드 입력(common mode input) VCM_COLUMN으로서 제공할 수 있다. 누설 회로는, 다음 뉴런 입력에 기초한 출력 신호 가 생성되는 경우, 전술한 공통 모드 입력을 기준으로 출력 전류에 따른 누설로 계속함으로써 누설된 (leaky integrated) 출력 전압을 획득할 수 있다. 일 실시예에 따르면 LIF 회로는, 출력 신호에 기초하여 누적되는 전압이 임계치에 대응하는 임계 시 간 내에 임계 전압에 도달하는 경우에 응답하여 다른 뉴런 회로로의 발화를 수행할 수 있다. 예를 들어, 누설 된 출력 전압이 임계 전압을 초과하거나, 여러 개의 작은 출력 신호들의 누설된 전압이 임계 전압을 초과 하는 경우, 발화 부분 회로의 비교기 OPfire는 발화 신호를 생성할 수 있다. 발화 신호는 발화를 지시하는 펄스 출력(pulse output)일 수 있다. 발화 신호는, 클럭 신호에 대해 동기(synchronous)되는 아날로그 증폭기 기반 비교기 OPfire 및 플립플롭(flip-flop) 회로를 통해, 클럭 신호에 동기(synchronous)된 신호로서 생성될 수 있다. 발화 부분 회로는 아날로그 먹스 회로의 선택 신호 SEL을 제어하여, 외부에서 입력되는 VCM_COLUMN_IN을 누설 연산 증폭기 OPinteg로 전달함으로써 공통 모드 전압을 초기화할 수 있다. 일 실시예에 따른 출력 회로는 회로 별로 누적(integration) 동작, 비교 동작, 및 누설(leakage) 동작을 구분하여 수행할 수 있다. 따라서, 출력 회로에서 커패시터(capacitor)의 크기나 누설 전류(leakage current)의 제약에 따른 오차가 최소화될 수 있다. 더 나아가, 출력 회로는 실제 생물의 자극 (stimulation) 주기인 ms의 단위의 발화도 모사할 수 있다. 도 3에서 RESET 신호, 및 SW 신호는 제어 신호들로서 외부 클럭(clock) Clk을 입력 받는 타이밍 생성기(timing generator)에 의해 생성될 수 있다. 후술하는 임계 시간 생성 회로는 발화 여부의 기준이 되는 임계 시간을 지 시하는 윈도우 신호 WINDOW를 생성할 수 있다. 윈도우 신호 WINDOW는 설정된 임계 전압, 저항성 메모리 소자, 및 커패시터의 변화(variation)에 강인한(robust) 임계 시간(예: 누적 시간(Integration time))을 제공할 수 있다. 도 4는 일 실시예에 따른 뉴럴 네트워크 회로에 포함된 임계 생성 회로 및 추가 기준 회로를 설명한다. 일 실시예에 따른 뉴럴 네트워크 회로는 임계치를 설정하기 위한 회로를 더 포함할 수 있다. 예를 들어, 뉴럴 네트워크 회로는 임계 메모리 어레이 및 추가 기준 메모리 어레이를 더 포함할 수 있다. 시냅스 메 모리 어레이 및 기준 메모리 어레이는 도 1에서 전술하였으므로 설명을 생략한다. 임계 메모리 어레이(threshold memory cell)는 복수의 메모리 소자들을 포함할 수 있다. 임계 메모리 어 레이에서 복수의 메모리 소자들 중 설정된 임계치에 기초하여 지정된 적어도 한 메모리 소자는 제1 저항 값(예: P 상태)을 가질 수 있다. 도 4에서 임계 메모리 어레이에 포함된 메모리 셀은 임계 메모리 셀로서, Th로 도시될 수 있다. 예를 들어, 임계치를 표현하기 위한 메모리 소자가 비트 자리를 고려하여 선택 될 수 있다. 다시 말해, 임계치는 제1 저항 값을 가지는 메모리 소자의 개수 및 해당 메모리 소자가 나타내는 비트 자리에 기초하여 표현될 수 있다. 임계 메모리 어레이는 한 컬럼 라인을 따라 배치되는 임계 메모리 셀들을 포함할 수 있다. 컬럼 라인은 멀티 비트를 나타내는 복수의 비트 라인들을 포함할 수 있다. 임계 메모리 셀들의 각각은 비트 라인 별로 서브 셀을 포함할 수 있다. 예시적으로, 임계치가 6IP의 임계 전류로 설정되는 경우, (2+4)*IP를 표현하기 위해, 임 계 메모리 어레이에서 LSB로부터 1번째 비트 자리(예: =2)에 대응하는 메모리 소자 및 LSB로부터 2번 째 비트 자리(예: =4)에 대응하는 메모리 소자가 제1 저항 값을 가질 수 있다. 추가 기준 메모리 셀은 임계 생성 회로와 기준 워드 라인(Ref WL 0 내지 Ref WL L-1)을 공유할 수 있다. 추가 기준 메모리 셀은 기준 워드 라인을 따라 배치되어 제2 저항 값을 가지는 추가 기준 메모리 소자를 가질 수 있 다. 추가 기준 메모리 어레이의 추가 기준 메모리 셀의 메모리 소자는 어플리케이션에 따라 프로그래머블 (programable)한 저항 값을 가질 수 있다. 추가 기준 메모리 셀은 후술하겠으나, 전술한 임계 메모리 어레이 에서 지정된 임계치를 알짜 신호로 표현하기 위해 사용될 수 있다. 예를 들어, 전술한 임계 메모리 어레이의 컬럼을 따라 누적된 신호(이하, '임계 누적 신호')는 하기 수학 식 6과 같이 표현될 수 있다. 수학식 6"}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "전술한 수학식 6에서 IP는 P 상태(예: 제1 저항 값)의 저항성 메모리 소자에 흐르는 전류를 나타내고 IAP는 AP 상태(예: 제2 저항 값)의 저항성 메모리 소자에 흐르는 전류를 나타낼 수 있다. 임계 누적 신호 ITh는 IP 및 IAP 의 선형 조합일 수 있다. 출력 회로의 제2 판독 회로가 임계 누적 신호 ITh를 생성할 수 있다. 수학식 7"}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "전술한 수학식 7은 추가 기준 메모리 어레이에 포함된 저항성 메모리 소자들 중 기준 워드 신호가 인가된 저항성 메모리 소자에 흐르는 전류 신호에 비트 자리별 비트 가중치가 적용된 신호일 수 있다. 추가 기준 누적 신호 IREF,Th는 비트 자리 별 기준 신호에 비트 가중치가 적용되어 통합된 신호일 수 있다. 여기서, Y는 어플리 케이션에 따라 R 보다 작거나 같고, 0보다 크거나 같은 정수 중 어느 하나로 결정될 수 있다.추가 기준 메모리 어레이가 1비트 셀로 구성된 경우, Y는 0 또는 Y의 값을 갖을 수 있다. 출력 회로의 제2 판독 회로가 추가 기준 누적 신호 IREF,Th를 생성할 수 있다. 전술한 수학식 6 및 수 학식 7에서 선형조합의 계수 T, R는 하기 수학식 8 및 수학식 9와 같이 표현될 수 있다. 수학식 8 수학식 9"}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "R는 활성화된 기준 워드라인에 연결된 서브 셀들에 기초하여 결정되는 값을 나타낼 수 있다. L은 활성화된 기 준 워드라인의 개수를 나타낼 수 있다. 도 4에서는 모든 기준 워드라인이 활성화된 예시를 설명한다. a는 각 메모리 셀에 포함된 서브 셀들의 개수이자 시냅스 가중치의 비트 개수일 수 있다. 예를 들어, R는 한 컬럼을 따라 연결된 임계 메모리 셀들 중 활성화된 기준 워드라인에 연결된 기준 메모리 셀에 포함된 각 서브 셀이 나 타내는 비트 자리를 지수로 하는 2의 거듭제곱 값의 합일 수 있다. T는 R이하의 정수로서, 활성화된 기준 워드 라인에 연결된 임계 메모리 셀들 중 P 상태(예 제1 저항 값)인 서브 셀들에 기초하여 결정되는 값일 수 있다. T는 미리 설정되는 임계치에 대응할 수 있다. tij는 활성화된 제j 워드 라인의 제i 임계 메모리 셀이 제1 저항 값을 가지면 1이고, 제i 임계 메모리 셀이 제2 저항 값을 가지면 0일 수 있다. 예를 들어, T는 같은 컬럼으로 연결된 임계 메모리 셀들에서 P 상태의 서브 셀이 나타내는 비트 자리를 지수로 하는 2의 거듭제곱 값의 k개의 합일 수 있다. 수학식 10"}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 9, "content": "일 실시예에 따른 뉴럴 네트워크 회로의 출력 회로는 전술한 수학식 10에 따라, 임계 누적 신호 ITh 및 추 가 기준 누적 신호 IREF,Th 간의 차이에 대응하는 임계 알짜 신호 Inet,Th을 생성할 수 있다. 출력 회로는 전 술한 수학식 5에서 제1 판독 회로(예: 도 1의 시냅스 판독 회로 및 기준 판독 회로를 포함하는 회로)로부터 획득된 출력 신호 Inet,column과 전술한 수학식 10에서 획득된 임계 알짜 신호 Inet,Th을 비교할 수 있다. 다만, 전술한 바와 같이, 전류 대 전류 간의 비교는 회로 구현이 어려운 바, 출력 회로는 출력 신 호 Inet,column 및 임계 알짜 신호 Inet,Th를 간접적으로 비교하기 위한 임계 시간 생성 회로를 더 포함할 수 있다. 임계 시간 생성 회로는 하기 도 7에서 설명한다. 일 실시예에 따른 출력 회로는, 임계 메모리 셀 및 추가 기준 메모리 셀에 기초하여 결정된 임계치에 대응 하는 임계 시간을 출력 라인에 대한 출력 신호 및 다른 출력 라인에 대한 다른 출력 신호에 대해 적용할 수 있 다. 다시 말해, 출력 회로는 시냅스 메모리 어레이의 출력 라인들로부터 획득되는 출력 신호들에 대해 공 통된 임계치에 대응하는 임계 시간을 적용할 수 있다. 도 5a 내지 도 5c는 일 실시예에 따른 시냅스 메모리 컬럼, 기준 컬럼, 임계 생성 컬럼, 및 추가 기준 컬럼에서 생성되는 알짜 신호를 이용한 발화 비교의 예시를 설명한다. 도 5a에서 시냅스 메모리 어레이의 한 컬럼이 시냅스 메모리 컬럼으로 도시될 수 있다. 기준 메모리 어레 이의 한 컬럼이 기준 컬럼으로 도시될 수 있다. 임계 메모리 어레이의 한 컬럼이 임계치 생성 컬럼 으로 도시될 수 있다. 추가 기준 메모리 어레이의 한 컬럼이 추가 기준 컬럼으로 도시될 수 있다. 설명 의 편의를 위해 각 컬럼은 3비트의 비트 라인들을 포함하고, 1개의 입력 라인으로 입력 신호가 인가된 예시가 도시된다. 예시적으로, 시냅스 메모리 컬럼의 제3 서브 셀은 제2저항 값, 제1 서브 셀 및 제2 서브 셀은 제1 저항 값 으로 설정된 저항성 메모리 소자를 가질 수 있다. 기준 컬럼의 제1 서브 셀 및 제3 서브 셀은 제2 저항 값, 제2 서브 셀은 제1 저항 값으로 설정된 메모리 소자를 가질 수 있다. 다만, 기준 컬럼의 서브 셀들 각각의 저항 값은 위 예시에 한정되지 않고, 어플리케이션에 따라 동적으로 변경될 수 있다. 각 서브 셀들의 각각은 LSB에 대응하는 비트 가중치(예: 1배), LSB로부터 1번째 비트 자리의 비트 가중치(예: 2 배), LSB로부터 2번째 비트 자리의 비트 가중치(예: 4배)가 적용된 전류 신호를 생성할 수 있다. 시냅스 메모 리 컬럼의 컬럼 누적 신호 ICells는 (2+4)*IP+1*IAP일 수 있다. 기준 컬럼의 기준 누적 신호 IREF는 2*IP-+(1+4)*IAP일 수 있다. 출력 신호 Inet,column는 4(IP-IAP)일 수 있다. 출력 신호 Inet,column가 양수 이므로, 출력 신호 Inet,column는 EPSP 동작을 수행하기 위한 출력 신호임을 알 수 있다. 유사하게, 임계치 생성 컬럼에서 임계 누적 신호 ITh는 2*IAP+(1+4)*IP=5IP+2IAP일 수 있다. 추가 기준 컬 럼에서 생성되는 추가 기준 누적 신호 IREF,Th는 2*IP+(1+4)*IAP=2IP+5IAP일 수 있다. 도 5a에서, 임계 알짜 신호 Inet,Th는 3(IP-IAP)로 결정될 수 있다. 출력 회로는, 출력 신호 Inet,column가 임계 알짜 신호 Inet,Th보다 크므 로, 발화 신호를 생성할 수 있다. 도 5b를 참조하면, 시냅스 메모리 컬럼의 제3 서브 셀은 제1 저항 값, 제1 서브 셀 및 제2 서브 셀은 제2 저항 값으로 설정된 저항성 메모리 소자를 가질 수 있다. 기준 컬럼의 경우, 도 5a와 마찬가지로, 제1 서 브 셀 및 제3 서브 셀은 제2 저항 값, 제2 서브 셀은 제1 저항 값으로 설정된 메모리 소자를 가질 수 있다. 다 만, 기준 컬럼의 서브 셀들 각각의 저항 값은 위 예시에 한정되지 않고, 어플리케이션에 따라 동적으로 변 경될 수 있다. 각 서브 셀들의 각각은 LSB에 대응하는 비트 가중치(예: 1배), LSB로부터 1번째 비트 자리의 비트 가중치(예: 2 배), LSB로부터 2번째 비트 자리의 비트 가중치(예: 4배)가 적용된 전류 신호를 생성할 수 있다. 시냅스 메모 리 컬럼의 컬럼 누적 신호 ICells는 1*IP+(2+4)*IAP일 수 있다. 기준 컬럼의 기준 누적 신호 IREF는 2*IP-+(1+4)*IAP일 수 있다. 출력 신호 Inet,column는 -1(IP-IAP)일 수 있다. 출력 신호 Inet,column가 음수이므로, 출 력 신호 Inet,column는 IPSP 동작을 수행하기 위한 출력 신호임을 알 수 있다. 도 5c에서는 2개의 입력 라인으로 입력 신호가 인가된 예시가 도시된다. 도 5c에서의 출력 신호 Inet,column는 도 5a 및 도 5b의 출력 신호를 합한 4(IP-IAP)-(IP-IAP)=3(IP-IAP)일 수 있다. 유사하게, 임계 알짜 신호 Inet,Th는 6(IP-IAP)로 결정될 수 있다. 출력 회로는, 출력 신호 Inet,column가 임계 알짜 신호 Inet,Th보다 작으므로, 누설 동작을 수행할 수 있다. 도 6a 내지 도 6c는 다른 실시예에 따른 시냅스 메모리 컬럼, 기준 컬럼, 임계 생성 컬럼, 및 추가 기준 컬럼에 서 생성되는 알짜 신호를 이용한 발화 비교의 예시를 설명한다. 도 6a에서 시냅스 메모리 어레이의 한 컬럼이 시냅스 메모리 컬럼으로 도시될 수 있다. 기준 메모리 어레 이의 한 컬럼이 기준 컬럼으로 도시될 수 있다. 임계 메모리 어레이의 한 컬럼이 임계치 생성 컬럼 으로 도시될 수 있다. 추가 기준 메모리 어레이의 한 컬럼이 추가 기준 컬럼으로 도시될 수 있다. 설명 의 편의를 위해 각 컬럼은 3비트의 비트 라인들을 포함하고, 1개의 입력 라인으로 입력 신호가 인가된 예시가 도시된다. 예시적으로, 시냅스 메모리 컬럼의 제3 서브 셀은 제1 저항 값, 제1 서브 셀 및 제2 서브 셀은 제2 저항 값으로 설정된 저항성 메모리 소자를 가질 수 있다. 기준 컬럼은 시냅스 메모리 컬럼의 비트 개수와 상관없이, 단일 비트 정보(예: 사인(sign) 비트)를 저장하는 1비트 셀일 수도 있다. 보다 구체적으로, 기준 컬 럼은 모사하고자 하는 동작이 EPSP인지 IPSP인지에 따라 1 비트 셀에 제2 저항 값 또는 제1 저항 값으로 설정된 저항성 메모리 소자를 가질 수 있다. 도 6a에서는 모사하고자 하는 동작이 EPSP로, 기준 컬럼의 1 비트 셀에는 제2 저항 값으로 설정된 저항성 메모리 소자를 가질 수 있다. 시냅스 메모리 컬럼의 각 서브 셀들의 각각은 LSB에 대응하는 비트 가중치(예: 1배), LSB로부터 1번째 비 트 자리의 비트 가중치(예: 2배), LSB로부터 2번째 비트 자리의 비트 가중치(예: 4배)가 적용된 전류 신호를 생 성할 수 있다. 시냅스 메모리 컬럼의 컬럼 누적 신호 ICells는 (4+2)*IP+1*IAP일 수 있다. 기준 컬럼의 1비트 셀에는 미리 정해진 비트 가중치(예: 7배)가 적용된 전류 신호를 생성할 수 있다. 기 준 컬럼의 기준 누적 신호 IREF는 7*IAP일 수 있다. 출력 신호 Inet,column는 6(IP-IAP)일 수 있다. 출력 신호 Inet,column가 양수 이므로, 출력 신호 Inet,column는 EPSP임을 알 수 있다. 유사하게, 임계치 생성 컬럼에서 임계 누적 신호 ITh는 2*IAP+(1+4)*IP=5IP+2IAP일 수 있다. 추가 기준 컬 럼에서 생성되는 추가 기준 누적 신호 IREF,Th는 7*IAP일 수 있다. 도 6a에서, 임계 알짜 신호 Inet,Th는 5(IP-IAP)로 결정될 수 있다. 출력 회로는, 출력 신호 Inet,column가 임계 알짜 신호 Inet,Th보다 크므로, 발화 신호 를 생성할 수 있다.도 6b를 참조하면, 시냅스 메모리 컬럼의 제3 서브 셀은 제2 저항 값, 제1 서브 셀 및 제2 서브 셀은 제1 저항 값으로 설정된 저항성 메모리 소자를 가질 수 있다. 도 6b에서는 모사하고자 하는 동작이 IPSP로, 기준 컬럼의 1비트 셀에는 제1 저항 값으로 설정된 저항성 메모리 소자를 가질 수 있다. 시냅스 메모리 컬럼의 각 서브 셀들의 각각은 LSB에 대응하는 비트 가중치(예: 1배), LSB로부터 1번째 비 트 자리의 비트 가중치(예: 2배), LSB로부터 2번째 비트 자리의 비트 가중치(예: 4배)가 적용된 전류 신호를 생 성할 수 있다. 시냅스 메모리 컬럼의 컬럼 누적 신호 ICells는 (2+4)*IP+1*IAP일 수 있다. 기준 컬럼의 1비트 셀에는 미리 정해진 비트 가중치(예: 7배)가 적용된 전류 신호를 생성할 수 있다. 기 준 컬럼의 기준 누적 신호 IREF는 7*IP일 수 있다. 출력 신호 Inet,column는 -1(IP-IAP)일 수 있다. 도 6c에서는 2개의 입력 라인으로 입력 신호가 인가된 예시가 도시된다. 도 6c에서의 출력 신호 Inet,column는 도 6a 및 도 6b의 출력 신호를 합한 6(IP-IAP)-(IP-IAP)=5(IP-IAP)일 수 있다. 유사하게, 임계 알짜 신호 Inet,Th는 10(IP-IAP)로 결정될 수 있다. 출력 회로는, 출력 신호 Inet,column가 임계 알짜 신호 Inet,Th보다 작으므로, 누설 동작을 수행할 수 있다. 도 7은 일 실시예에 따른 출력 회로의 임계 시간 생성 회로를 도시한다. 일 실시예에 따른 출력 회로는, 임계 메모리 셀에 기초하여 생성된 신호 및 추가 기준 메모리 셀에 기초하여 생 성된 신호에 기초하여 임계치에 대응하는 임계 시간을 설정할 수 있다. 도 7에서는 출력 회로에서 임계 시간을 설정하는 임계 시간 생성 회로를 설명한다. 제1 판독 회로, 제2 판독 회로, 및 LIF 회로는 전술하였으므로 설명을 생략한다. 전술한 바와 같이, 출력된 전류와 임계치로 설정된 전류 간의 직접적인 비교가 어려우므로, 임계 시간 생성 회 로는 전류 비교를 위한 임계 시간을 설정할 수 있다. 임계 시간 생성 회로는 임계치에 대응하 는 전류의 누설을 통해 임계 전압까지 도달하는데 소요되는 시간을 임계 시간으로서 설정할 수 있다. 전 술한 바와 같이 출력 회로는 출력 전류의 누설을 통해 동일한 임계 전압까지 도달하는데 소요되는 시간이 임계 시간보다 작은지 비교할 수 있다. 예를 들어, 출력 회로는 설정된 임계 시간 내에 출력 전류의 누설 을 통해 변환된 출력 전압이 임계 전압을 초과하는 지 여부를 판단함으로써, 간접적으로 임계 전류 및 출력 전 류 간의 비교를 수행할 수 있다. 출력 회로는, 임계 메모리 셀에 기초하여 생성된 신호 및 추가 기준 메모리 셀에 기초하여 생성된 신호 간의 차 이에 대응하는 전류의 누적을 개시하고, 누적된 전류에 대응하는 전압이 임계 전압을 초과하는 경우에 임계치에 대응하는 임계 시간을 지시하는 신호를 출력할 수 있다. 임계 시간 생성 회로는 도 3에서 전술한 누설 부분 회로와 일부 유사한 구성을 포함할 수 있다. 예를 들 어, 임계 시간 생성 회로는 커패시터의 노드로 임계 누적 신호 ITh를 유입시키고, 해당 노드로부터 추가 기 준 누적 신호 IREF,Th를 유입시킬 수 있다. 따라서 해당 커패시터에는 임계 알짜 신호 Inet,Th가 흐를 수 있다. 커패시터, 연산 증폭기의 종류 및 크기가 동일하게 설계될 수 있다. 타이밍도에 나타난 리셋 신호 RESET, 홀드 신호 HOLD는 타이밍 생성기에 의해 생성될 수 있다. 리셋 신호 RESET = 1일 때, 임계 알짜 신호 Inet,Th가 흐르는 커패시터 양단 전압이 모두 VCM,TWG이므로 초기화될 수 있다. 리셋 신호 RESET = 0이고, 홀드 신호 HOLD = 1일 때 커패시터에 임계 알짜 신호 Inet,Th에 따른 누적을 통해 변환 된 전압 VTWG이 저장될 수 있다. 변환된 전압 VTWG은 임계 알짜 신호 Inet,Th의 누적에 따라 점진적으로 증가할 수 있다. 윈도우 비교기 OPwindow는 변환된 전압 VTWG이 임계 전압 VTH를 초과하는 경우 0을 출력할 수 있다. 따라서, 임계 시간은 리셋 신호 RESET = 0이 되는 시점부터 윈도우 신호 WINDOW = 0이 될 때까지로 정의될 수 있다. VCM,TWG는 VCM_COLUMN_IN보다 작게 설정될 수 있다. 예를 들어, 출력 신호 Inet,column 및 임계 알짜 신호 Inet,Th 가 동일할 경우(예: Inet,column = 7IP-7IAP, Inet,Th = 7IP-7IAP), VCM,TWG를 기준으로 하는 임계 전압 VTH 보다 VCM_COLUMN_IN를 기준으로 하는 변환된 전압 VTWG의 전압이 높아야 7IP-7IAP의 경우에도 발화라고 확인할 수 있다. 도 8은 일 실시예에 따른 출력 회로에서 LIF 회로에 포함되는 소자 및 소자별 타이밍도를 도시한다. 리셋 플립 플랍은 1/4로 분주된 클럭 신호 및 뉴런 입력(입력 신호)에 응답하여 리셋 신호 RESET을 생성할 수 있다. 홀드 플립 플랍은 1/8로 분주된 클럭 신호 및 뉴런 입력(예: 입력 신호)에 응답하여 홀드 신호 HOLD를 생성할 수 있다. 비교 플립 플랍은 클럭 신호, 공급 전압 VDD, 인버스된 홀드 신호 HOLDB에 응답 하여 비교 신호 COMPARE를 생성할 수 있다. 비교 신호 COMPARE는 누적된 출력 신호가 비교기의 입력으로 전달 이 완료되면, 비교기의 비교 동작을 개시하라는 신호일 수 있다. 누설 플립 플랍은 클럭 신호, 공급 전압 VDD, 인버스된 비교 신호 COMPAREB에 응답하여 누설 신호 LEAKAGE를 생성할 수 있다. 누설 신호 LEAKAGE는 전 술한 비교 동작 이후 출력 전압의 누설 동작(leakage operation)을 진행하기 위한 신호일 수 있다. SW 플립플 랍은 누설된 전압이 있는 경우, 누설된 전압을 다음 입력에 기초한 출력에 합산되도록 누설 부분 회로로 전달하기 위한 SW 신호를 생성할 수 있다. 전술한 신호들에 대한 타이밍도에서 도시되는 바와 같이 임계 시간은 리셋 이후 윈도우 신호 WINDOW가 비활성화되기 전까지의 시간 구간일 수 있다. 도 9는 일 실시예에 따른 뉴럴 네트워크 회로의 발화 동작 예시를 설명한다. 뉴럴 네트워크 회로는 메모리 어레이, 출력 회로, 분주기 및 타이밍 생성기, 워드 라인 드라이 버, 쓰기 드라이버를 포함할 수 있다. 메모리 어레이는 시냅스 메모리 어레이, 기준 메모리 어 레이, 임계 메모리 어레이, 추가 기준 메모리 어레이를 포함할 수 있다. 출력 회로는 판독 회로, 임 계 시간 생성 회로, LIF 회로를 포함할 수 있다. 메모리 어레이 및 출력 회로는 전술하였 으므로 설명을 생략한다. 분주기 및 타이밍 생성기는 회로에서 사용되는 신호들(예: 클럭 신호 및 개별 소자에 대한 제어 신호)을 생성할 수 있다. 워드 라인 드라이버는 메모리 어레이의 워드 라인(예: 입력 라인)을 구동할 수 있다. 쓰기 드라이버는 메모리 어레이의 비트 라인을 따라 배치되는 메모리 셀의 저항성 메모리 소자의 저항 값을 설정하고, 비트 라인 및 센싱 라인을 구동할 수 있다. 도 9에 도시된 타이밍도는 임계치가 T=6로 설정된 뉴럴 네트워크 회로의 예시적인 동작을 설명한다. 임계 알짜 신호 Inet,Th는 6(IP-IAP)일 수 있다. 컬럼 <0>에 흐르는 전류가 7(IP-IAP) 2(IP-IAP) 7(IP-IAP) + (- 3)(IP-IAP)로 변화하고, 컬럼 <1>에 흐르는 전류가 7(IP-IAP) -2(IP-IAP) 3(IP-IAP)+ (-3)(IP-IAP)로 변화할 수 있다. 전술한 바와 같이 임계치 이하의 자극이 전달되면, 발화 신호가 출력되지 않고, 축적된 전압 V_integrated가 누설 펄스(LEAKAGE pulse)가 하이(high)인 구간으로 전달될 수 있다. 축적된 전압의 레벨은 누적 펄스(LEAKAGE pulse)가 하이(high)인 구간 동안 점진적으로 감소할 수 있다. 임계치 이상의 자극이 전달 되면, 발화 신호가 출력되고, 누적된 전압 V_integrated가 초기화될 수 있다. 또한, 임계치 이하의 자극이 전 달되어 누설된 후 자극이 추가로 전달되어 두 자극의 합이 임계치 이상이 되면 발화 신호가 출력될 수 있다. 도 9에 도시된 예시에서 임계치 T=6이므로, 컬럼 <0>에 흐르는 전류에 대해 순차적으로 발화 누설 누설이 발생할 수 있다. 컬럼 <1>에 흐르는 전류에 대해 순차적으로 발화 누설 누설이 발생할 수 있다. 도 10은 일 실시예에 따른 뉴럴 네트워크 회로의 동작 방법을 도시한 흐름도이다. 우선 단계에서 뉴럴 네트워크 회로는 출력 라인을 따라 배치된 하나 이상의 메모리 셀 중 입력 라인을 통 해 입력 신호가 인가된 시냅스 메모리 셀의 저항성 메모리 소자 및 입력 신호에 기초하여 컬럼 신호를 생성할 수 있다. 예를 들어, 프리 시냅스 회로를 통해 입력 신호(예: 스파이크(spike) 신호))가 수신되면 뉴럴 네트워 크 회로는 메모리 어레이의 워드 라인에 억세스할 수 있다. 뉴럴 네트워크 회로의 판독 회로는 시냅스 가중치 및 입력 신호에 따른 컬럼 신호(예: 전류)를 생성할 수 있다. 그리고 단계에서 뉴럴 네트워크 회로는 기준 라인(reference line)을 따라 배치된 하나 이상의 메모리 셀 중 입력 신호가 인가된 기준 메모리 셀의 기준 저항 값을 가지는 기준 메모리 소자 및 입력 신호에 기초하여 기 준 신호를 생성할 수 있다. 기준 저항 값은 어플리케이션에 따라 상기 제1 저항 값 또는 상기 제2 저항 값의 미리 정해진 조합에 기초하여 결정될 수 있다. 이어서 단계에서 뉴럴 네트워크 회로는 컬럼 신호 및 기준 신호로부터 출력 라인에 대한 출력 신호를 생 성할 수 있다. 뉴럴 네트워크 회로는 고 저항 상태의 전류를 상쇄시키기 위해, 컬럼 누적 신호 및 기준 누적 신호 간의 차이에 대응하는 출력 신호를 생성할 수 있다. 그리고 단계에서 뉴럴 네트워크 회로는 출력 신호에 기초하여 발화 또는 누적 처리를 수행할 수 있다. 예를 들어, 뉴럴 네트워크 회로는 출력 신호를 임계 시간 동안 누설할 수 있다. 뉴럴 네트워크 회로는 누설된 출력 전압을 임계 전압과 비교한 결과에 따라 발화 또는 누적을 수행할 수 있다. 뉴럴 네트워크 회로는 출력 전압이 임계 전압을 초과하는 경우 발화를 수행할 수 있다. 뉴럴 네트워크 회로는 출력 전압이 임계 전압 이하인 경우, 누적 처리를 수행하고, 해당 전압을 다음 뉴런 인풋이 들어오기까지 유지할 수 있다. 다만, 뉴럴 네트워크의 출력 신호 처리를 전술한 단계으로 한정하는 것은 아니다. 뉴럴 네트워크 회로의 출력 회로는, 입력 라인을 따라 수신되는 입력 신호 및 시냅스 가중치 간의 누적 곱(multiply and accumulation; MAC)을 출력 신호를 해석한 결과(예: 아날로그 디지털 변환된 값)에 기초하여 획득하고, 획득된 누적 곱에 기초하여 결정된 노드 값(예: 활성 값)을 다른 뉴런 회로로 전달할 수도 있다. 이상에서 설명된 실시예들은 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨 어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치, 방법 및 구성요소는, 예를 들 어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마 이크로컴퓨터, FPGA(field programmable gate array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 소프트웨어 애플리 케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처 리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만,"}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 10, "content": "해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하 나의 프로세서 및 하나의 컨트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다. 소프트웨어는 컴퓨터 프로그램(computer program), 코드(code), 명령(instruction), 또는 이들 중 하나 이상의 조합을 포함할 수 있으며, 원하는 대로 동작하도록 처리 장치를 구성하거나 독립적으로 또는 결합적으로 (collectively) 처리 장치를 명령할 수 있다. 소프트웨어 및/또는 데이터는, 처리 장치에 의하여 해석되거나 처리 장치에 명령 또는 데이터를 제공하기 위하여, 어떤 유형의 기계, 구성요소(component), 물리적 장치, 가상 장치(virtual equipment), 컴퓨터 저장 매체 또는 장치, 또는 전송되는 신호 파(signal wave)에 영구적으로, 또는 일시적으로 구체화(embody)될 수 있다. 소프트웨어는 네트워크로 연결된 컴퓨터 시스템 상에 분산되어서, 분산된 방법으로 저장되거나 실행될 수도 있다. 소프트웨어 및 데이터는 컴퓨터 판독 가능 기록 매체에 저장될 수 있다. 실시예에 따른 방법은 다양한 컴퓨터 수단을 통하여 수행될 수 있는 프로그램 명령 형태로 구현되어 컴퓨터 판 독 가능 매체에 기록될 수 있다. 컴퓨터 판독 가능 매체는 프로그램 명령, 데이터 파일, 데이터 구조 등을 단 독으로 또는 조합하여 저장할 수 있으며 매체에 기록되는 프로그램 명령은 실시예를 위하여 특별히 설계되고 구 성된 것들이거나 컴퓨터 소프트웨어 당업자에게 공지되어 사용 가능한 것일 수도 있다. 컴퓨터 판독 가능 기록 매체의 예에는 하드 디스크, 플로피 디스크 및 자기 테이프와 같은 자기 매체(magnetic media), CD-ROM, DVD와 같은 광기록 매체(optical media), 플롭티컬 디스크(floptical disk)와 같은 자기-광 매체(magneto-optical media), 및 롬(ROM), 램(RAM), 플래시 메모리 등과 같은 프로그램 명령을 저장하고 수행하도록 특별히 구성된 하드웨어 장치가 포함된다. 프로그램 명령의 예에는 컴파일러에 의해 만들어지는 것과 같은 기계어 코드뿐만 아니라 인터프리터 등을 사용해서 컴퓨터에 의해서 실행될 수 있는 고급 언어 코드를 포함한다. 위에서 설명한 하드웨어 장치는 실시예의 동작을 수행하기 위해 하나 또는 복수의 소프트웨어 모듈로서 작동하 도록 구성될 수 있으며, 그 역도 마찬가지이다."}
{"patent_id": "10-2022-0033964", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 11, "content": "이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 이를 기초로 다양한 기술적 수정 및 변형을 적용할 수 있다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다. 그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한 다.도면 도면1 도면2 도면3 도면4 도면5a 도면5b 도면5c 도면6a 도면6b 도면6c 도면7 도면8 도면9 도면10"}
{"patent_id": "10-2022-0033964", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 일 실시예에 따른 뉴럴 네트워크 회로를 도시한다. 도 2는 일 실시예에 따른 시냅스 메모리 셀 및 판독 회로를 도시한다. 도 3은 일 실시예에 따른 출력 회로의 누설 및 발화(Leaky Integration and Fire; LIF) 회로를 도시한다. 도 4는 일 실시예에 따른 뉴럴 네트워크 회로에 포함된 임계 생성 회로 및 추가 기준 회로를 설명한다. 도 5a 내지 도 5c는 일 실시예에 따른 시냅스 메모리 컬럼, 기준 컬럼, 임계 생성 컬럼, 및 추가 기준 컬럼에서 생성되는 알짜 신호를 이용한 발화 비교의 예시를 설명한다. 도 6a 내지 도 6c는 다른 실시예에 따른 시냅스 메모리 컬럼, 기준 컬럼, 임계 생성 컬럼, 및 추가 기준 컬럼에 서 생성되는 알짜 신호를 이용한 발화 비교의 예시를 설명한다. 도 7은 일 실시예에 따른 출력 회로의 임계 시간 생성 회로를 도시한다. 도 8은 일 실시예에 따른 출력 회로에서 LIF 회로에 포함되는 소자 및 소자별 타이밍도를 도시한다. 도 9는 일 실시예에 따른 뉴럴 네트워크 회로의 발화 동작 예시를 설명한다. 도 10은 일 실시예에 따른 뉴럴 네트워크 회로의 동작 방법을 도시한 흐름도이다."}
