---
title: Computer Composition Principle
date: 2024-02-27 19:40:10
tags: [计算机组成原理,笔记]
---

​			计算机组成原理

# 计算机系统概论

## 计算机基本组成

### 冯诺依曼计算机

* 特点
1. 五大部件：运算器（ALU），控制器（CU），存储器（MEM），输入输出（I/O）
2. 指令与数据同等地位存储与存储器
3. 使用二进制
4. 指令由操作码和地址码组成
5. 指令在存储器内顺序存放
6. 以运算器为中心（现代计算以存储器为中心）
### 计算机工作过程

#### 存储器的基本组成

* 存储体
* 存储字：存储单元中的二进制代码组合（？）
* 存储字长：（？）

* MAR：存储器的地址寄存器
* MDR：存储器的数据寄存器

#### 运算器的基本组成以及操作过程

* ACC：	被加数，被减数，乘积高位，被除数，余数
* ALU： 
* MQ： 	乘数，乘积低位

#### 控制器的基本组成

* CU：控制单元
* IR：指令寄存器
* PC：程序计数器

### 计算机硬件的主要技术指标

1. 机器字长
	CPU一次能处理的数据位数与ALU中的寄存器位数有关
2. 运算速度
* MIP
* MIPS
* CPI
* FLOPS

# 系统总线
## 基本概念

* 使用总线的原因：希望随时增加或减少设备
* 总线的定义: 链接多个部件的信息传输线，是各部件信息共享的传输介质

## 总线的分类
​	按照数据传输方式：并行传输总线，串行传输总线

### 片内总线
​	芯片内部的总线

### 系统总线
* 系统总线的定义：是指CPU，主存，I/O各大部件之间的信息传输线
#### 数据总线
​	传输各部件之间的数据信息

* 特点
1. 双向传输
2. 与机器字长，存储字长有关
3. 数据总线位数即数据总线宽度
#### 地址总线
* 特点：
1. 用于指明CPU欲访问的存储单元或I/O端口的地址。
2. 单向输出（仅由CPU输出）
#### 控制总线
​	为了使各个部件在不同时刻占有总线使用权

* 特点
1. 对于特定控制线：单向的，对于控制总线总体来说是双向的
2. 对于CPU来说，控制信号既有输出也有输入
* 常见控制信号
	时钟，复位，总线请求和允许，中断请求和响应，存储器读写，IO读写，传输响应

### 通信总线
	目的：用于计算机系统之间活着计算机系统与其他系统之间的通信。
#### 传输方式
1. 串行通信总线（远距离）
2. 并行通信总线（近距离）

# 总线的性能指标
1. 总线宽度
2. 总线带宽
3. 时钟同步
4. 总线复用
5. 信号线数
6. 总线控制方式
7. 其他指标

## 总线结构
### 总线标准
1. ISA
2. EISA
3. VL-BUS
4. PCI
5. AGP
## 总线控制
### 总线判优控制
	总线判优控制有集中式和分布式。集中式有链式查询，计数器定时查询，独立请求方式
#### 链式查询
* 特点：
1. 离总线控制部件最近的设备具有最高优先级 
2. 只需很少几根线
3. 容易扩充设备
4. 对电路故障很敏感
5. 优先级低的设备很难获取请求
#### 计数器定时查询
* 特点：
1. 优先次序可变，并且是顺序，
2. 设备使用总线的优先级相等
3. 增加了控制线数，控制复杂。
4. 对电路故障敏感度不如链式查询
#### 独立请求方式
* 特点：
1. 响应速度快
2. 优先次序灵活
3. 控制线多，控制复杂

### 总线通信控制
	目的：解决通信双方协调配合的问题。
	通常有：同步，异步，半同步，分离式。
#### 总线周期
	总线周期：完成一次总线操作的时间。
1. 申请分配阶段
2. 寻址阶段
3. 传数阶段
4. 结束阶段

#### 同步通信

#### 异步通信
	异步通信的应答方式：不互锁，半互锁，全互锁。
#### 半同步通信

#### 分离式通信


## 其他概念

# 存储器
## 存储器的分类
### 按存储介质
1. 半导体存储器 
2. 磁表面存储器
3. 磁芯存储器
4. 光盘存储器
### 按存取方式
1. 随机存储器
    1. 静态RAM（触发器原理寄存信息）
    2. 动态RAM（电容充放电原理寄存信息）
2. 只读存储器
    1. 掩模型只读存储器（MROM）
    2. 可编程只读存储器（PROM）
    3. 可擦除可编程只读存储器（EPROM）
    4. 用电可擦除可编程只读存储器（EEPROM）
3. 顺序存取存储器
4. 直接存取村暑期
### 按在计算机中的作用
1. 主存储器
2. 辅存储器
3. 缓冲存储器

## 主存储器

### 主存中存储单元地址的分配

* 按字寻址和按字节寻址

> 例：假设地址线24位，按字节寻址范围就是：2^24
>
> 如果机器字长32位，则按字寻址范围就是：2^24/（32/4）

### 主存的技术指标

​	**存储容量和存储速度**

#### 存储容量

​	定义：主存能存放二进制代码的总位数（存储单元* 存储字长）。也可以用字节总数表示。

#### 存储速度

​	存储速度由存取时间和存取周期表示。

* 存取时间（存储器访问时间（Memory Access Time））

    定义：启动一次存储器操作**到完成该操作所需的全部时间**。

    分为读出时间和写入时间

    1. 读出时间：收到有效地址到产生有效输出。
    2. 写入时间：存储器收到有效地址到数据写入被选中单元。

* 存取周期（Memory Cycle Time）

    定义：存储器连续两次独立的存储器操作所需的最小时间间隔。

#### 存储带宽

定义：单位时间内存储器存取的信息量

* 提高带宽的措施

1. 缩短存储周期
2. 增加存储字长
3. 增加存储体

### 半导体存储芯片

地址线和数据线共同反应存储芯片的容量。

#### 译码驱动方式

1. 线选法

一根线拿出一个存储单元各位

2. 重合法

类似键盘扫描

### 随机存取存储器

​	分为静态RAM和动态RAM

#### 静态RAM(SRAM)

​	用于存储0和1的电路称为 存储器的基本单元电路。

​	易失性半导体

#### 动态RAM(DRAM)

​	靠电容存储电荷的原理进行存储信息，需要再生（也称刷新）

### 存储器与CPU的链接

#### 存储容量的扩展

1. 位扩展

​		增加存储字长。相同地址线不同位数可以合体。两片1K×4位可以组成1K×8位



2. 字扩展

​	增加存储器字的数量。例如两片1K×8位可以组成2K×8位。

#### 存储器与CPU的连接

​	注意篇与片之间的地址线，数据线，控制线的连接。

1. 地址线的连接

    CPU地址线的低位与存储芯片的地址线相连。高位用于扩容或者片选

2. 数据线的连接

3. 读写命令线的连接

4. 片选线的连接

​	取决于片选控制端 CS非（低电平生效），同时其与访存控制信号MREQ非（低电平有效）有关，CPU需要时才会选择存储芯片。

5. 合理选择存储芯片

### 存储器的检验

* 汉明码：具有一位纠错能力的的编码

* 编码最小距离
    * 在一种编码系统中任意两组合法代码之间的最小二进制位数差异。

```
L-1=D+C				（D>=C）
```

* L(编码最小距离)
* D(检测错误的位数)
* C（纠正错误的位数）

### 提高访存速度的措施

#### 单体多字系统

#### 多体并行系统
