---
layout: post
title: "手把手教你蜂鸟e203移植（以Nexys4DDR为例）"
date: "2023-03-10T01:17:47.782Z"
---
手把手教你蜂鸟e203移植（以Nexys4DDR为例）
===========================

![手把手教你蜂鸟e203移植（以Nexys4DDR为例）](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309210747519-943019578.png) 蜂鸟e203移植到Nexys4DDR教程

> **准备工作：**(网盘链接：)  
> 1.蜂鸟e203的RTL源码；  
> 2.一段分频代码；  
> 3.顶层设计文件(system.v)  
> 4.开发板文件；  
> 5.Nexys4DDR电路图；  
> 6.Nexys4DDR管脚约束模板；  
> 7.Nexys4DDR官方文档。

##### 1.

在Vivado中创建工程，命名随意，路径随意；

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234711796-937942639.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234720404-163804118.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234727170-693476122.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234733654-1496510250.png)

##### 2.

这里可以选择是否添加源文件等，我们先不添加；

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234740603-346225792.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234747219-417626066.png)

##### 3.选择我们目标**要移植到的板子**：

这里我们选择的是**Nexys4DDR**，若Vivado库中没有此板载文件，可以添加对应板载文件到**Vivado\\2018.2\\data\\boards\\board\_files**目录下，这里我们给出了Nexys4DDR的开发板文件；

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234753601-1704750731.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234801307-104235009.png)

  等待创建中~

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234809333-2014111913.png)

##### 4.添加源文件：

创建工程完成后，单击"**+**"，添加源文件，这里我们选择添加的是**文件夹e203**(路径为**e203\_hbirdv2/rtl/e203**)，Finish完成添加，那两个勾建议可以勾选，会将添加的源文件拷贝到我们的工程目录下，防止对原始文件造成改动；

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234815198-1964965193.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234937353-835813600.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234943122-2144294045.png)

##### 5.添加头文件：

同上操作，找到对应想要移植板子的**system.v**文件（路径为**e203\_hbirdv2-master\\fpga\\mcu200t\\system.v**），这里选择的是MCU；

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234952690-557216938.png)

##### 6.设置头文件：

添加完成后，右键点击**system.v**将其设置为头文件；

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307234959368-836535567.png)

##### 7.调用IP核：

这时，我们会观察到有两个文件有问题，这是由于e203中调用了相应的IP核，我们也要在工程中对应添加；

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235030581-131525557.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235037232-1673582209.png)

##### 8.添加reset\_sys：

在IP目录中找到对应IP核**Processor System Reset**，双击将名字改为system.v中的对应名字**reset\_sys**。注意！这里一定要保持名称一致！后修改其复位的优先级为最高,即可完成IP核的调用；

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235043473-214265157.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235049943-2027512922.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235056084-1708656437.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235104695-349855779.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235213517-1145462764.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235221954-2116564802.png)

##### 9.添加clk：

在IP目录中找到对应IP核**Clocking Wizard**，同上操作，将名改为**mmcm**，修改生成时钟频率为**16M**，改变复位方式为低电平复位，即可完成IP核的调用；同时应注意这里IP核调用的例化名称应与system.v中保持一致。

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235228960-1573130725.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235235833-2010814274.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235243033-1853803142.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235249837-111525553.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235257531-118217682.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235304556-1441523754.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235310936-1989396206.png)

##### 10.添加分频时钟模块：

添加源文件代码，若无可以在资料中找到对应的，调用该模块生成**CLK32768KHZ**的时钟

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235317892-1593850924.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235329139-1907244162.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235336404-1908320713.png)

##### 11.修改顶层定义文件:

右键单击**e203\_defines.v**，将其设为**global define**，并在其文件头添加语句：**\`define FPGA\_SOURCE**。完成后查看Elaborated Design，若此时报错无法打开e203\_defines.v文件，可以在SourceFileProperties中将其对应文件类型改为**Verilog Header**

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235343274-1960777731.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235350140-567419265.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235358200-950330301.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235407162-1880374199.png)

##### 12.完成管脚约束：

这里提供资料有Nexys4DDR的电路原理图及其约束文件模板，可据此对时钟管脚，SPI引脚，PMU引脚等必要的引脚进行一定约束来简单验证我们能否移植成功。对于管脚约束的完成，我们可以划分成两个模块：**xdc约束文件的编写**、**system.v顶层文件的对应修改**。

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235414142-791992692.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230307235421172-429454681.png)

*   **xdc约束文件的修改：** 主要模块包括：时钟生成及引脚绑定、电源PMU、SPI、JTAG调试，也就是说只要保证了这四个基本模块的引脚约束，就能够实现最基础核心的移植，后续外设的添加可以再自行修改，这里给出约束代码示例如下：

    # Clock signal
    set_property -dict {PACKAGE_PIN E3 IOSTANDARD LVCMOS33} [get_ports CLK100MHZ]
    # set_property -dict { PACKAGE_PIN F15    IOSTANDARD LVCMOS33 } [get_ports { CLK32768KHZ }];
    create_clock -period 10.000 -name sys_clk_pin -waveform {0.000 5.000} -add [get_ports CLK100MHZ]
    # set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets dut_io_pads_jtag_TCK_i_ival]
    # set_property CLOCK_DEDICATED_ROUTE FALSE [get_nets IOBUF_jtag_TCK/O]
    
    # Reset
    set_property -dict {PACKAGE_PIN C12 IOSTANDARD LVCMOS33} [get_ports fpga_rst]
    set_property -dict {PACKAGE_PIN M18 IOSTANDARD LVCMOS33} [get_ports mcu_rst]
    
    # QSPI interface
    set_property -dict {PACKAGE_PIN K17 IOSTANDARD LVCMOS33} [get_ports {qspi0_dq[0]}]
    set_property -dict {PACKAGE_PIN K18 IOSTANDARD LVCMOS33} [get_ports {qspi0_dq[1]}]
    set_property -dict {PACKAGE_PIN L14 IOSTANDARD LVCMOS33} [get_ports {qspi0_dq[2]}]
    set_property -dict {PACKAGE_PIN M14 IOSTANDARD LVCMOS33} [get_ports {qspi0_dq[3]}]
    set_property -dict {PACKAGE_PIN L13 IOSTANDARD LVCMOS33} [get_ports qspi0_cs]
    
    # JTAG connection
    # set_property -dict { PACKAGE_PIN E13   IOSTANDARD LVCMOS33 } [get_ports { mcu_TDO }];
    # set_property -dict { PACKAGE_PIN E10   IOSTANDARD LVCMOS33 } [get_ports { mcu_TCK }];
    # set_property -dict { PACKAGE_PIN E11   IOSTANDARD LVCMOS33 } [get_ports { mcu_TDI }];
    # set_property -dict { PACKAGE_PIN E12   IOSTANDARD LVCMOS33 } [get_ports { mcu_TMS }];
    
    # pmu_wakeup
    set_property -dict {PACKAGE_PIN H17 IOSTANDARD LVCMOS33} [get_ports pmu_paden]
    set_property -dict {PACKAGE_PIN K15 IOSTANDARD LVCMOS33} [get_ports pmu_padrst]
    set_property -dict {PACKAGE_PIN N17 IOSTANDARD LVCMOS33} [get_ports mcu_wakeup]
    
    set_property BITSTREAM.CONFIG.SPI_BUSWIDTH 4 [current_design]
    set_property BITSTREAM.CONFIG.SPI_FALL_EDGE YES [current_design]
    

*   **system.v中对应文件的修改**：顶层模块中代码功能划分十分规整，对于不需要的模块如GPIO等直接注释掉即可。
    
*   如恰好我们移植的是同一块板子，那么恭喜你，我已经在资料包里准备好了两份文件，直接导入工程即可😊
    

##### 13.综合并生成比特流文件：

点击**implementation** 进行工程的综合，这个时间会比较漫长，可以先去吃个晚饭😊！

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309204407194-1562218137.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309204414278-106963119.png)

  综合完成后点击\*\*Generate Bitstream\*\*生成比特流文件，这步是将我们的工程文件生成二进制比特流文件，以便后续烧入板子。

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309204419563-86501050.png)

##### 14.连接开发板：

将开发板与PC正确连接并供电，在Vivado中打开HardwareManager，使用Auto Connect自动连接板子，如此步报错，或一直无法连接成功，可能是由于电脑未安装相关驱动造成，可以在 **\\Xilinx\\Vivado\\2018.3\\data\\xicom\\cable\_drivers\\nt64** 目录下找到**install\_diligent.exe**双击安装，如果此时还不能自动连接，就下载一个驱动精灵什么的让他解决一下吧~（虽然那个软件看起来很“金山毒霸”\\doge）

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309204425282-807113699.png)

  连接成功后的结果如下图所示。

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309204430640-1432634079.png)

##### 15.生成MCS文件：

单击Vivado上方工具栏的Tools->Generate Memory Configuration Files，弹出的窗口如下所示，进行如图所示的配置，即可在当前工程目录下生成MCS文件。

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309204436630-1885097401.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309204442192-912920181.png)

##### 16.导入flash装置：

在左侧功能栏最末尾找到Add Configuration Memory Device，填出的窗口如图所示，进行如图所示的配置，即可导入相应的开发板flash。

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309204447753-1251922687.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309204454067-1096445004.png)

##### 17.烧入开发板：

完成装置选择后，将会自动弹出一个询问你是否现在就要Program的一个窗口，选择是，则来到以下界面，添加入我们前面生成的MCS文件即可，等待---，即完成了我们的内核固化过程。

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309204912578-574513978.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309204922998-1763813334.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309204936884-329319727.png)

![](https://img2023.cnblogs.com/blog/2326690/202303/2326690-20230309205901698-482951819.jpg)

> **写在最后的话**：  
> 花了很多精力才完成了整个的移植，在网上也找了很多教程，或是因为版本不一致，或是一些细致之处没有说明，踩了很多坑，走了很多弯路。写这篇教程时，已经是我第五次尝试移植了，可能还存在不够细致之处，或者上下文逻辑不连贯之处，如有问题指出，**欢迎大家留言，我每天都会看的！！大家一起进步！！**