
load ../v_module.so
load ../lang_verilog.so
verilog

module a (1 2);
parameter p1=1
endmodule

list
end
