# Codesign - CESI
## Support de TP

[![VHDL](https://img.shields.io/badge/Language-VHDL-orange)](https://www.intel.com/)
[![Status](https://img.shields.io/badge/Status-Valid%C3%A9-green)](https://)

> ğŸ“š [Support de cours - Notion](https://chief-violin-c20.notion.site/TP-VHDL-Codesign-2026-2be3b9c822568011b904e0d58f24585e)

## Prise en main de Quartus 18

### Statut: terminee

## ğŸ¯ Objectif

Ce module VHDL rÃ©alise un **diviseur de frÃ©quence** permettant de transformer lâ€™horloge de la carte **DE0-Nano** (50 MHz) en un signal lent dâ€™environ **1 Hz** afin de faire clignoter une LED toutes les secondes.

La synthÃ¨se est rÃ©alisÃ©e avec **Quartus Prime**.

---

## âš™ï¸ Principe de fonctionnement

### 1ï¸âƒ£ Generic `max`

```vhdl
generic( max : natural := 25000000 );
```

* 50 MHz = 50 000 000 cycles par seconde
* Pour obtenir 1 Hz, on bascule la LED toutes les **25 000 000 pÃ©riodes**
* Donc :

  * 25M cycles â†’ inversion LED
  * 2 Ã— 25M cycles = 50M cycles â†’ 1 seconde complÃ¨te

Cela crÃ©e une pÃ©riode totale de 1 seconde â†’ LED clignote Ã  1 Hz.

---

### 2ï¸âƒ£ Process (clk, rst)

```vhdl
process(clk, rst)
```

* `clk` : horloge 50 MHz
* `rst` : reset asynchrone actif bas

---

### 3ï¸âƒ£ Reset asynchrone

```vhdl
if rst='0' then
```

* LED Ã©teinte
* compteur `temp` remis Ã  0
* Ã©tat interne `tout` remis Ã  0

---

### 4ï¸âƒ£ Comptage

```vhdl
elsif rising_edge(clk) then
```

Ã€ chaque front montant :

* `temp` sâ€™incrÃ©mente
* Lorsque `temp = max` :

  * `temp` revient Ã  0
  * la LED change dâ€™Ã©tat (`not tout`)

---

### 5ï¸âƒ£ RÃ©sultat

La LED :

* change dâ€™Ã©tat toutes les 0,5 s
* clignote complÃ¨tement toutes les 1 s

ğŸ‘‰ Câ€™est donc un **diviseur dâ€™horloge 50 MHz â†’ 1 Hz**

![alt text](../doc/timerLed_TB.JPG)

### ğŸ¯ VALIDATION [OK]

## Outils utilises

- Quartus Prime 18
- ModelSim
- Carte FPGA DE0-Nano


## Auteur

DBIBIH Oussama