module top_tb();

reg clk,rst;
wire tx;

top top1(
	.clk(),
	.rst(),
	.tx()
);


endmodule