# ğŸ§© PicoRV32 AXI SoC Full

Este projeto implementa um **System-on-Chip (SoC)** completo baseado no processador **PicoRV32** integrado a uma **interconexÃ£o AXI4-Lite**, com **memÃ³ria RAM**, **perifÃ©ricos GPIO** e uma **testbench completa** para simulaÃ§Ã£o e verificaÃ§Ã£o funcional.

---

## ğŸ—ï¸ Estrutura do Projeto

```
PL_picorv32_axi_with_hex_tb/
â”œâ”€â”€ rtl/
â”‚   â”œâ”€â”€ soc_top_picorv32_axi.v        # MÃ³dulo de topo do SoC
â”‚   â”œâ”€â”€ mem_subsystem_axi.v           # Sub-sistema de memÃ³ria (AXI RAM)
â”‚   â”œâ”€â”€ periph_subsystem_axi.v        # Sub-sistema de perifÃ©ricos (GPIO)
â”‚   â”œâ”€â”€ gpio_axi.v                    # Controlador AXI GPIO
â”‚   â”œâ”€â”€ axi_lite_1to2_decoder.v       # Decodificador AXI 1 para 2
â”‚   â”œâ”€â”€ axi_lite_1toN_decoder.v       # Decodificador genÃ©rico AXI 1 para N
â”‚   â”œâ”€â”€ axi_lite_stub.v               # MÃ³dulo AXI de debug / placeholder
â”‚   â”œâ”€â”€ simple_axi_ram.v              # MemÃ³ria RAM simples compatÃ­vel AXI
â”‚   â”œâ”€â”€ picorv32.v                    # NÃºcleo RISC-V PicoRV32 (sem comentÃ¡rios adicionais)
â”‚   â””â”€â”€ ...
â”œâ”€â”€ sim/
â”‚   â”œâ”€â”€ tb_soc_full_test.v            # Testbench principal
â”‚   â”œâ”€â”€ firmware.hex                  # Programa de teste (memÃ³ria inicial)
â”‚   â””â”€â”€ tb_soc_full_test.vcd          # (Gerado apÃ³s simulaÃ§Ã£o)
â””â”€â”€ README.md
```

---

## âš™ï¸ DescriÃ§Ã£o dos Principais MÃ³dulos

### ğŸ”¹ `soc_top_picorv32_axi.v`
Integra o processador PicoRV32, o subsistema de memÃ³ria e o subsistema de perifÃ©ricos, conectados por uma interconexÃ£o **AXI4-Lite**.  
Fornece a hierarquia principal de interconexÃ£o e o mapeamento de endereÃ§os.

### ğŸ”¹ `mem_subsystem_axi.v`
Implementa a memÃ³ria principal do sistema, compatÃ­vel com protocolo **AXI4-Lite**, e carrega o conteÃºdo inicial do arquivo `firmware.hex`.

### ğŸ”¹ `periph_subsystem_axi.v`
Gerencia os perifÃ©ricos mapeados em memÃ³ria, como GPIO.  
Permite que o processador realize leituras e escritas para controle de E/S.

### ğŸ”¹ `tb_soc_full_test.v`
Testbench que:
- Gera **clock e reset**;
- Carrega o **firmware.hex** na RAM;
- Monitora as transaÃ§Ãµes AXI de leitura e escrita;
- Valida se os dados iniciais foram carregados corretamente;
- Registra atividade AXI no console e gera o arquivo **.vcd** para anÃ¡lise em waveform.

---

## ğŸ”¬ Firmware de Teste (`firmware.hex`)

Arquivo em formato hexadecimal carregado automaticamente na RAM.  
Representa um programa mÃ­nimo que realiza operaÃ§Ãµes de leitura e escrita na memÃ³ria e perifÃ©ricos:

```
100000b7
05500113
0020a023
0aa00193
1030a023
1000a203
2040a023
3040a023
7fdff06f
```

---

## â–¶ï¸ SimulaÃ§Ã£o

### ğŸ§° Usando Icarus Verilog
```bash
iverilog -g2005 -o tb.vvp   sim/tb_soc_full_test.v   rtl/*.v
vvp tb.vvp
```

ApÃ³s a simulaÃ§Ã£o:
- O terminal exibirÃ¡ o resultado das validaÃ§Ãµes automÃ¡ticas;
- O arquivo `tb_soc_full_test.vcd` serÃ¡ gerado (abra no GTKWave).

### ğŸ§° Usando Verilator
```bash
verilator -Wall --cc --exe sim/tb_soc_full_test.v rtl/*.v   --top-module tb_soc_full_test --build
./obj_dir/Vtb_soc_full_test
```

---

## ğŸ“Š SaÃ­da Esperada

Durante a simulaÃ§Ã£o, vocÃª deverÃ¡ observar:
- Mensagens confirmando a carga do `firmware.hex`;
- TransaÃ§Ãµes AXI de leitura/escrita sendo realizadas;
- Nenhum erro ou falha (`$fatal`) durante a execuÃ§Ã£o;
- O sinal `gpio_out` alternando conforme as operaÃ§Ãµes do programa.

---

## ğŸ§  ObservaÃ§Ãµes
- O arquivo `picorv32.v` nÃ£o foi alterado nem comentado para preservar fidelidade ao core original.
- Todos os demais arquivos possuem comentÃ¡rios explicando a funÃ§Ã£o e os principais blocos de lÃ³gica.
- O testbench inclui validaÃ§Ãµes automÃ¡ticas para leitura da memÃ³ria e monitoramento AXI.

---

## ğŸ§¾ LicenÃ§a
Este projeto Ã© de uso livre para estudo e experimentaÃ§Ã£o sob licenÃ§a MIT.  
O nÃºcleo **PicoRV32** Ã© de autoria de *Clifford Wolf* e distribuÃ­do sob licenÃ§a permissiva.

---

## âœ¨ Autor
Projeto e integraÃ§Ã£o: **Danilo Lima**
