{"Source Block": ["verilog-ethernet/rtl/axis_async_fifo.v@121:131@HdlIdDef", "localparam USER_OFFSET = DEST_OFFSET + (DEST_ENABLE ? DEST_WIDTH : 0);\nlocalparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_gray_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\n"], "Clone Blocks": [["verilog-ethernet/rtl/axis_fifo.v@115:125", "localparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [WIDTH-1:0] mem[(2**ADDR_WIDTH)-1:0];\nreg [WIDTH-1:0] mem_read_data_reg;\nreg mem_read_data_valid_reg = 1'b0, mem_read_data_valid_next;\n"], ["verilog-ethernet/rtl/axis_async_fifo.v@120:130", "localparam DEST_OFFSET = ID_OFFSET   + (ID_ENABLE   ? ID_WIDTH   : 0);\nlocalparam USER_OFFSET = DEST_OFFSET + (DEST_ENABLE ? DEST_WIDTH : 0);\nlocalparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_gray_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n"], ["verilog-ethernet/rtl/axis_async_fifo.v@119:129", "localparam ID_OFFSET   = LAST_OFFSET + (LAST_ENABLE ? 1          : 0);\nlocalparam DEST_OFFSET = ID_OFFSET   + (ID_ENABLE   ? ID_WIDTH   : 0);\nlocalparam USER_OFFSET = DEST_OFFSET + (DEST_ENABLE ? DEST_WIDTH : 0);\nlocalparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_gray_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\n"], ["verilog-ethernet/rtl/axis_async_fifo.v@124:134", "reg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_gray_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync1_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync2_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_gray_sync1_reg = {ADDR_WIDTH+1{1'b0}};\n"], ["verilog-ethernet/rtl/axis_fifo.v@115:125", "localparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [WIDTH-1:0] mem[(2**ADDR_WIDTH)-1:0];\nreg [WIDTH-1:0] mem_read_data_reg;\nreg mem_read_data_valid_reg = 1'b0, mem_read_data_valid_next;\n"], ["verilog-ethernet/rtl/axis_async_fifo.v@122:132", "localparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_gray_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync1_reg = {ADDR_WIDTH+1{1'b0}};\n"], ["verilog-ethernet/rtl/axis_fifo.v@112:122", "localparam ID_OFFSET   = LAST_OFFSET + (LAST_ENABLE ? 1          : 0);\nlocalparam DEST_OFFSET = ID_OFFSET   + (ID_ENABLE   ? ID_WIDTH   : 0);\nlocalparam USER_OFFSET = DEST_OFFSET + (DEST_ENABLE ? DEST_WIDTH : 0);\nlocalparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\n"], ["verilog-ethernet/rtl/axis_async_fifo.v@123:133", "\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_gray_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync1_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync2_reg = {ADDR_WIDTH+1{1'b0}};\n"], ["verilog-ethernet/rtl/axis_async_fifo.v@121:131", "localparam USER_OFFSET = DEST_OFFSET + (DEST_ENABLE ? DEST_WIDTH : 0);\nlocalparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_gray_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\n"], ["verilog-ethernet/rtl/axis_fifo.v@113:123", "localparam DEST_OFFSET = ID_OFFSET   + (ID_ENABLE   ? ID_WIDTH   : 0);\nlocalparam USER_OFFSET = DEST_OFFSET + (DEST_ENABLE ? DEST_WIDTH : 0);\nlocalparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [WIDTH-1:0] mem[(2**ADDR_WIDTH)-1:0];\n"], ["verilog-ethernet/rtl/axis_fifo.v@113:123", "localparam DEST_OFFSET = ID_OFFSET   + (ID_ENABLE   ? ID_WIDTH   : 0);\nlocalparam USER_OFFSET = DEST_OFFSET + (DEST_ENABLE ? DEST_WIDTH : 0);\nlocalparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [WIDTH-1:0] mem[(2**ADDR_WIDTH)-1:0];\n"], ["verilog-ethernet/rtl/axis_async_fifo.v@124:134", "reg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_gray_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync1_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync2_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_gray_sync1_reg = {ADDR_WIDTH+1{1'b0}};\n"], ["verilog-ethernet/rtl/axis_async_fifo.v@127:137", "reg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync1_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync2_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_gray_sync1_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_gray_sync2_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg s_rst_sync1_reg = 1'b1;\n"], ["verilog-ethernet/rtl/axis_async_fifo.v@125:135", "reg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_gray_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync1_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync2_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_gray_sync1_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_gray_sync2_reg = {ADDR_WIDTH+1{1'b0}};\n"], ["verilog-ethernet/rtl/axis_async_fifo.v@120:130", "localparam DEST_OFFSET = ID_OFFSET   + (ID_ENABLE   ? ID_WIDTH   : 0);\nlocalparam USER_OFFSET = DEST_OFFSET + (DEST_ENABLE ? DEST_WIDTH : 0);\nlocalparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_gray_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n"], ["verilog-ethernet/rtl/axis_fifo.v@114:124", "localparam USER_OFFSET = DEST_OFFSET + (DEST_ENABLE ? DEST_WIDTH : 0);\nlocalparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [WIDTH-1:0] mem[(2**ADDR_WIDTH)-1:0];\nreg [WIDTH-1:0] mem_read_data_reg;\n"], ["verilog-ethernet/rtl/axis_async_fifo.v@119:129", "localparam ID_OFFSET   = LAST_OFFSET + (LAST_ENABLE ? 1          : 0);\nlocalparam DEST_OFFSET = ID_OFFSET   + (ID_ENABLE   ? ID_WIDTH   : 0);\nlocalparam USER_OFFSET = DEST_OFFSET + (DEST_ENABLE ? DEST_WIDTH : 0);\nlocalparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_gray_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\n"], ["verilog-ethernet/rtl/axis_fifo.v@112:122", "localparam ID_OFFSET   = LAST_OFFSET + (LAST_ENABLE ? 1          : 0);\nlocalparam DEST_OFFSET = ID_OFFSET   + (ID_ENABLE   ? ID_WIDTH   : 0);\nlocalparam USER_OFFSET = DEST_OFFSET + (DEST_ENABLE ? DEST_WIDTH : 0);\nlocalparam WIDTH       = USER_OFFSET + (USER_ENABLE ? USER_WIDTH : 0);\n\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\n"], ["verilog-ethernet/rtl/axis_async_fifo.v@128:138", "reg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync1_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync2_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_gray_sync1_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_gray_sync2_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg s_rst_sync1_reg = 1'b1;\nreg s_rst_sync2_reg = 1'b1;\n"], ["verilog-ethernet/rtl/axis_async_fifo.v@123:133", "\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_gray_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_ptr_gray_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_gray_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync1_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] wr_ptr_gray_sync2_reg = {ADDR_WIDTH+1{1'b0}};\n"], ["verilog-ethernet/rtl/axis_fifo.v@116:126", "\nreg [ADDR_WIDTH:0] wr_ptr_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_next;\nreg [ADDR_WIDTH:0] wr_ptr_cur_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_next;\nreg [ADDR_WIDTH:0] wr_addr_reg = {ADDR_WIDTH+1{1'b0}};\nreg [ADDR_WIDTH:0] rd_ptr_reg = {ADDR_WIDTH+1{1'b0}}, rd_ptr_next;\nreg [ADDR_WIDTH:0] rd_addr_reg = {ADDR_WIDTH+1{1'b0}};\n\nreg [WIDTH-1:0] mem[(2**ADDR_WIDTH)-1:0];\nreg [WIDTH-1:0] mem_read_data_reg;\nreg mem_read_data_valid_reg = 1'b0, mem_read_data_valid_next;\n\n"]], "Diff Content": {"Delete": [], "Add": [[126, "reg [ADDR_WIDTH:0] wr_ptr_cur_gray_reg = {ADDR_WIDTH+1{1'b0}}, wr_ptr_cur_gray_next;\n"]]}}