SUBDESIGN DIV2250
  
%	
	Dividerer 27MHz med 2250 = 12kHz. 
	Output er 50 pct. duty cycle.
%

(
	CLK				: input;
	CLK12K			: output;

)

variable
	count[12..0]	: dff;
	Q1				: tffe;		% toggle FF		%
	
	R				: node;		% synchronous reset	%	
	
begin
	
	Q1.clk		= CLK;
	Q1.t		= B"1";
	Q1.ena		= R;
	count[].clk	= CLK;

	R = count[] == 1124;		% (1124 + 1) * 2 = 2250 %

	if R then
		count[].d = B"0";
	else
		count[] = count[] + 1;
	end if;


	CLK12K		= Q1;

end;

