Fitter report for top_tp
Thu Nov 17 12:16:44 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 17 12:16:44 2022       ;
; Quartus Prime Version              ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                      ; top_tp                                      ;
; Top-level Entity Name              ; top_tp                                      ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,108 / 22,320 ( 5 % )                      ;
;     Total combinational functions  ; 1,077 / 22,320 ( 5 % )                      ;
;     Dedicated logic registers      ; 369 / 22,320 ( 2 % )                        ;
; Total registers                    ; 369                                         ;
; Total pins                         ; 37 / 154 ( 24 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.1%      ;
;     Processor 3            ;   1.8%      ;
;     Processor 4            ;   1.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1556 ) ; 0.00 % ( 0 / 1556 )        ; 0.00 % ( 0 / 1556 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1556 ) ; 0.00 % ( 0 / 1556 )        ; 0.00 % ( 0 / 1556 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1546 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/LogicDesign/TEAM/output_files/top_tp.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,108 / 22,320 ( 5 % ) ;
;     -- Combinational with no register       ; 739                    ;
;     -- Register only                        ; 31                     ;
;     -- Combinational with a register        ; 338                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 344                    ;
;     -- 3 input functions                    ; 203                    ;
;     -- <=2 input functions                  ; 530                    ;
;     -- Register only                        ; 31                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 701                    ;
;     -- arithmetic mode                      ; 376                    ;
;                                             ;                        ;
; Total registers*                            ; 369 / 23,018 ( 2 % )   ;
;     -- Dedicated logic registers            ; 369 / 22,320 ( 2 % )   ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 87 / 1,395 ( 6 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 37 / 154 ( 24 % )      ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global signals                              ; 17                     ;
;     -- Global clocks                        ; 17 / 20 ( 85 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 3.4% / 3.1% / 3.9%     ;
; Peak interconnect usage (total/H/V)         ; 17.5% / 16.1% / 19.7%  ;
; Maximum fan-out                             ; 355                    ;
; Highest non-global fan-out                  ; 355                    ;
; Total fan-out                               ; 4595                   ;
; Average fan-out                             ; 2.90                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1108 / 22320 ( 5 % ) ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 739                  ; 0                              ;
;     -- Register only                        ; 31                   ; 0                              ;
;     -- Combinational with a register        ; 338                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 344                  ; 0                              ;
;     -- 3 input functions                    ; 203                  ; 0                              ;
;     -- <=2 input functions                  ; 530                  ; 0                              ;
;     -- Register only                        ; 31                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 701                  ; 0                              ;
;     -- arithmetic mode                      ; 376                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 369                  ; 0                              ;
;     -- Dedicated logic registers            ; 369 / 22320 ( 2 % )  ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 87 / 1395 ( 6 % )    ; 0 / 1395 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 37                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 17 / 24 ( 70 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 8                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 8                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 4590                 ; 5                              ;
;     -- Registered Connections               ; 1402                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 16                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 11                   ; 0                              ;
;     -- Output Ports                         ; 18                   ; 0                              ;
;     -- Bidir Ports                          ; 8                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; i_clk    ; R8    ; 3        ; 27           ; 0            ; 21           ; 266                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_ir_rxb ; A5    ; 8        ; 14           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_rstn   ; J15   ; 5        ; 53           ; 14           ; 0            ; 355                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_sw0    ; C9    ; 7        ; 31           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_sw1    ; D9    ; 7        ; 31           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_sw2    ; E11   ; 7        ; 45           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_sw3    ; E10   ; 7        ; 45           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_sw4    ; C11   ; 7        ; 38           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_sw5    ; B11   ; 7        ; 40           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_sw6    ; A12   ; 7        ; 43           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i_sw7    ; D11   ; 7        ; 51           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; o_buzz       ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_lcd_e      ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_lcd_rs     ; N15   ; 5        ; 53           ; 9            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_lcd_rw     ; P14   ; 4        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[0]     ; R12   ; 4        ; 36           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[1]     ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[2]     ; R13   ; 4        ; 40           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[3]     ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[4]     ; T14   ; 4        ; 45           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[5]     ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg[6]     ; F13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_dp     ; T11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_enb[0] ; P9    ; 4        ; 38           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_enb[1] ; N12   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_enb[2] ; R10   ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_enb[3] ; P11   ; 4        ; 38           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_enb[4] ; R11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; o_seg_enb[5] ; T10   ; 4        ; 34           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------+
; io_lcd_data[0] ; L16   ; 5        ; 53           ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; text_lcd:u_text_lcd|lcd_data[0]~8 (inverted) ;
; io_lcd_data[1] ; K16   ; 5        ; 53           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; text_lcd:u_text_lcd|lcd_data[0]~8 (inverted) ;
; io_lcd_data[2] ; R16   ; 5        ; 53           ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; text_lcd:u_text_lcd|lcd_data[0]~8 (inverted) ;
; io_lcd_data[3] ; L15   ; 5        ; 53           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; text_lcd:u_text_lcd|lcd_data[0]~8 (inverted) ;
; io_lcd_data[4] ; P15   ; 5        ; 53           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; text_lcd:u_text_lcd|lcd_data[0]~8 (inverted) ;
; io_lcd_data[5] ; P16   ; 5        ; 53           ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; text_lcd:u_text_lcd|lcd_data[0]~8 (inverted) ;
; io_lcd_data[6] ; R14   ; 4        ; 49           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; text_lcd:u_text_lcd|lcd_data[0]~8 (inverted) ;
; io_lcd_data[7] ; N16   ; 5        ; 53           ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; text_lcd:u_text_lcd|lcd_data[0]~8 (inverted) ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO        ; i_rstn                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T20p, PADD0                       ; Use as regular IO        ; i_sw5                   ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T15n, PADD7                       ; Use as regular IO        ; i_sw0                   ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T15p, PADD8                       ; Use as regular IO        ; i_sw1                   ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; o_buzz                  ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO        ; i_ir_rxb                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 15 / 20 ( 75 % ) ; 2.5V          ; --           ;
; 5        ; 10 / 18 ( 56 % ) ; 2.5V          ; --           ;
; 6        ; 2 / 13 ( 15 % )  ; 2.5V          ; --           ;
; 7        ; 8 / 24 ( 33 % )  ; 2.5V          ; --           ;
; 8        ; 2 / 24 ( 8 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; i_ir_rxb                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 186        ; 7        ; i_sw6                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 221        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; i_sw5                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; o_buzz                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; i_sw0                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; i_sw4                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; i_sw1                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; i_sw7                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 218        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; i_sw3                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ; 183        ; 7        ; i_sw2                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; o_seg[6]                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; i_rstn                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; io_lcd_data[1]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; o_lcd_e                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; io_lcd_data[3]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; io_lcd_data[0]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; o_seg_enb[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; o_lcd_rs                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; io_lcd_data[7]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; o_seg_enb[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; o_seg_enb[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; o_lcd_rw                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; io_lcd_data[4]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; io_lcd_data[5]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; i_clk                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; o_seg_enb[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; o_seg_enb[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; o_seg[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; o_seg[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; io_lcd_data[6]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; io_lcd_data[2]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; o_seg_enb[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; o_seg_dp                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; o_seg[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; o_seg[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; o_seg[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; o_seg[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------+
; I/O Assignment Warnings                        ;
+----------------+-------------------------------+
; Pin Name       ; Reason                        ;
+----------------+-------------------------------+
; o_seg_enb[0]   ; Incomplete set of assignments ;
; o_seg_enb[1]   ; Incomplete set of assignments ;
; o_seg_enb[2]   ; Incomplete set of assignments ;
; o_seg_enb[3]   ; Incomplete set of assignments ;
; o_seg_enb[4]   ; Incomplete set of assignments ;
; o_seg_enb[5]   ; Incomplete set of assignments ;
; o_seg_dp       ; Incomplete set of assignments ;
; o_seg[0]       ; Incomplete set of assignments ;
; o_seg[1]       ; Incomplete set of assignments ;
; o_seg[2]       ; Incomplete set of assignments ;
; o_seg[3]       ; Incomplete set of assignments ;
; o_seg[4]       ; Incomplete set of assignments ;
; o_seg[5]       ; Incomplete set of assignments ;
; o_seg[6]       ; Incomplete set of assignments ;
; o_lcd_e        ; Incomplete set of assignments ;
; o_lcd_rs       ; Incomplete set of assignments ;
; o_lcd_rw       ; Incomplete set of assignments ;
; o_buzz         ; Incomplete set of assignments ;
; i_sw7          ; Incomplete set of assignments ;
; i_ir_rxb       ; Incomplete set of assignments ;
; io_lcd_data[0] ; Incomplete set of assignments ;
; io_lcd_data[1] ; Incomplete set of assignments ;
; io_lcd_data[2] ; Incomplete set of assignments ;
; io_lcd_data[3] ; Incomplete set of assignments ;
; io_lcd_data[4] ; Incomplete set of assignments ;
; io_lcd_data[5] ; Incomplete set of assignments ;
; io_lcd_data[6] ; Incomplete set of assignments ;
; io_lcd_data[7] ; Incomplete set of assignments ;
; i_rstn         ; Incomplete set of assignments ;
; i_clk          ; Incomplete set of assignments ;
; i_sw2          ; Incomplete set of assignments ;
; i_sw6          ; Incomplete set of assignments ;
; i_sw4          ; Incomplete set of assignments ;
; i_sw5          ; Incomplete set of assignments ;
; i_sw0          ; Incomplete set of assignments ;
; i_sw1          ; Incomplete set of assignments ;
; i_sw3          ; Incomplete set of assignments ;
+----------------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                            ; Entity Name         ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |top_tp                                   ; 1108 (8)    ; 369 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 37   ; 0            ; 739 (8)      ; 31 (0)            ; 338 (4)          ; |top_tp                                                                                                                        ; top_tp              ; work         ;
;    |blink:u_blink|                        ; 138 (88)    ; 34 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (87)     ; 5 (0)             ; 30 (1)           ; |top_tp|blink:u_blink                                                                                                          ; blink               ; work         ;
;       |cnt_param:u_cnt_param_blk|         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |top_tp|blink:u_blink|cnt_param:u_cnt_param_blk                                                                                ; cnt_param           ; work         ;
;       |nco:u_nco_clk_slow|                ; 49 (49)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 5 (5)             ; 28 (28)          ; |top_tp|blink:u_blink|nco:u_nco_clk_slow                                                                                       ; nco                 ; work         ;
;    |buzz:u_buzz|                          ; 112 (1)     ; 71 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (1)       ; 3 (0)             ; 68 (0)           ; |top_tp|buzz:u_buzz                                                                                                            ; buzz                ; work         ;
;       |buzz_reset:u_buzz_reset|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top_tp|buzz:u_buzz|buzz_reset:u_buzz_reset                                                                                    ; buzz_reset          ; work         ;
;       |cnt_param:u_cnt_buzz|              ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |top_tp|buzz:u_buzz|cnt_param:u_cnt_buzz                                                                                       ; cnt_param           ; work         ;
;       |nco:u_nco_beat|                    ; 47 (47)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 3 (3)             ; 30 (30)          ; |top_tp|buzz:u_buzz|nco:u_nco_beat                                                                                             ; nco                 ; work         ;
;       |nco:u_nco_buzz|                    ; 52 (52)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 33 (33)          ; |top_tp|buzz:u_buzz|nco:u_nco_buzz                                                                                             ; nco                 ; work         ;
;    |controller_tp:u_controller|           ; 85 (38)     ; 40 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (29)      ; 5 (2)             ; 37 (7)           ; |top_tp|controller_tp:u_controller                                                                                             ; controller_tp       ; work         ;
;       |nco:u_nco_clk_1hz|                 ; 47 (47)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 3 (3)             ; 30 (30)          ; |top_tp|controller_tp:u_controller|nco:u_nco_clk_1hz                                                                           ; nco                 ; work         ;
;    |dec_to_seg:u_dec_to_seg_r_h|          ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |top_tp|dec_to_seg:u_dec_to_seg_r_h                                                                                            ; dec_to_seg          ; work         ;
;    |dec_to_seg:u_dec_to_seg_r_m|          ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |top_tp|dec_to_seg:u_dec_to_seg_r_m                                                                                            ; dec_to_seg          ; work         ;
;    |dec_to_seg:u_dec_to_seg_r_s|          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |top_tp|dec_to_seg:u_dec_to_seg_r_s                                                                                            ; dec_to_seg          ; work         ;
;    |hourminsec_tp:u_hourminsec|           ; 214 (53)    ; 59 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 154 (52)     ; 0 (0)             ; 60 (1)           ; |top_tp|hourminsec_tp:u_hourminsec                                                                                             ; hourminsec_tp       ; work         ;
;       |hms_cnt:u_hmc_cnt_hour|            ; 17 (17)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 6 (6)            ; |top_tp|hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour                                                                      ; hms_cnt             ; work         ;
;       |hms_cnt:u_hms_alm_hour|            ; 17 (17)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 6 (6)            ; |top_tp|hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour                                                                      ; hms_cnt             ; work         ;
;       |hms_cnt:u_hms_alm_min|             ; 16 (16)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 6 (6)            ; |top_tp|hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min                                                                       ; hms_cnt             ; work         ;
;       |hms_cnt:u_hms_alm_sec|             ; 16 (16)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 6 (6)            ; |top_tp|hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec                                                                       ; hms_cnt             ; work         ;
;       |hms_cnt:u_hms_cnt_min|             ; 18 (18)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 7 (7)            ; |top_tp|hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min                                                                       ; hms_cnt             ; work         ;
;       |hms_cnt:u_hms_cnt_sec|             ; 18 (18)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 7 (7)            ; |top_tp|hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec                                                                       ; hms_cnt             ; work         ;
;       |hms_cnt:u_hms_tim_hour|            ; 17 (17)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 6 (6)            ; |top_tp|hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour                                                                      ; hms_cnt             ; work         ;
;       |hms_cnt:u_hms_tim_min|             ; 19 (19)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 8 (8)            ; |top_tp|hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min                                                                       ; hms_cnt             ; work         ;
;       |hms_cnt:u_hms_tim_sec|             ; 19 (19)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 7 (7)            ; |top_tp|hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec                                                                       ; hms_cnt             ; work         ;
;       |timer:u_timer|                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top_tp|hourminsec_tp:u_hourminsec|timer:u_timer                                                                               ; timer               ; work         ;
;    |ir_rx:u_ir_rx|                        ; 32 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (0)           ; |top_tp|ir_rx:u_ir_rx                                                                                                          ; ir_rx               ; work         ;
;       |nco:u_nco|                         ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |top_tp|ir_rx:u_ir_rx|nco:u_nco                                                                                                ; nco                 ; work         ;
;    |led_ctrl:u_led_ctrl|                  ; 83 (35)     ; 36 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (35)      ; 1 (0)             ; 35 (0)           ; |top_tp|led_ctrl:u_led_ctrl                                                                                                    ; led_ctrl            ; work         ;
;       |cnt_param:u_cnt_param|             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |top_tp|led_ctrl:u_led_ctrl|cnt_param:u_cnt_param                                                                              ; cnt_param           ; work         ;
;       |nco:u_nco|                         ; 45 (45)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 32 (32)          ; |top_tp|led_ctrl:u_led_ctrl|nco:u_nco                                                                                          ; nco                 ; work         ;
;    |num_split:uh_num_split|               ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:uh_num_split                                                                                                 ; num_split           ; work         ;
;       |lpm_divide:Div0|                   ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:uh_num_split|lpm_divide:Div0                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_ghm:auto_generated|  ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:uh_num_split|lpm_divide:Div0|lpm_divide_ghm:auto_generated                                                   ; lpm_divide_ghm      ; work         ;
;             |sign_div_unsign_8kh:divider| ; 17 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:uh_num_split|lpm_divide:Div0|lpm_divide_ghm:auto_generated|sign_div_unsign_8kh:divider                       ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|    ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:uh_num_split|lpm_divide:Div0|lpm_divide_ghm:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider ; alt_u_div_44f       ; work         ;
;       |lpm_divide:Mod0|                   ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:uh_num_split|lpm_divide:Mod0                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_j9m:auto_generated|  ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:uh_num_split|lpm_divide:Mod0|lpm_divide_j9m:auto_generated                                                   ; lpm_divide_j9m      ; work         ;
;             |sign_div_unsign_8kh:divider| ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:uh_num_split|lpm_divide:Mod0|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider                       ; sign_div_unsign_8kh ; work         ;
;                |alt_u_div_44f:divider|    ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:uh_num_split|lpm_divide:Mod0|lpm_divide_j9m:auto_generated|sign_div_unsign_8kh:divider|alt_u_div_44f:divider ; alt_u_div_44f       ; work         ;
;    |num_split:um_num_split|               ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:um_num_split                                                                                                 ; num_split           ; work         ;
;       |lpm_divide:Div0|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:um_num_split|lpm_divide:Div0                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_hhm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:um_num_split|lpm_divide:Div0|lpm_divide_hhm:auto_generated                                                   ; lpm_divide_hhm      ; work         ;
;             |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:um_num_split|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider                       ; sign_div_unsign_9kh ; work         ;
;                |alt_u_div_64f:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:um_num_split|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider ; alt_u_div_64f       ; work         ;
;       |lpm_divide:Mod0|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:um_num_split|lpm_divide:Mod0                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_k9m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:um_num_split|lpm_divide:Mod0|lpm_divide_k9m:auto_generated                                                   ; lpm_divide_k9m      ; work         ;
;             |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:um_num_split|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider                       ; sign_div_unsign_9kh ; work         ;
;                |alt_u_div_64f:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:um_num_split|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider ; alt_u_div_64f       ; work         ;
;    |num_split:us_num_split|               ; 63 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:us_num_split                                                                                                 ; num_split           ; work         ;
;       |lpm_divide:Div0|                   ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:us_num_split|lpm_divide:Div0                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_hhm:auto_generated|  ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:us_num_split|lpm_divide:Div0|lpm_divide_hhm:auto_generated                                                   ; lpm_divide_hhm      ; work         ;
;             |sign_div_unsign_9kh:divider| ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:us_num_split|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider                       ; sign_div_unsign_9kh ; work         ;
;                |alt_u_div_64f:divider|    ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:us_num_split|lpm_divide:Div0|lpm_divide_hhm:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider ; alt_u_div_64f       ; work         ;
;       |lpm_divide:Mod0|                   ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:us_num_split|lpm_divide:Mod0                                                                                 ; lpm_divide          ; work         ;
;          |lpm_divide_k9m:auto_generated|  ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:us_num_split|lpm_divide:Mod0|lpm_divide_k9m:auto_generated                                                   ; lpm_divide_k9m      ; work         ;
;             |sign_div_unsign_9kh:divider| ; 33 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:us_num_split|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider                       ; sign_div_unsign_9kh ; work         ;
;                |alt_u_div_64f:divider|    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; |top_tp|num_split:us_num_split|lpm_divide:Mod0|lpm_divide_k9m:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_64f:divider ; alt_u_div_64f       ; work         ;
;    |switch_debounce:u_switch_debounce0|   ; 36 (2)      ; 35 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (1)             ; 34 (1)           ; |top_tp|switch_debounce:u_switch_debounce0                                                                                     ; switch_debounce     ; work         ;
;       |nco:u_nco_clk_slow|                ; 34 (34)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 33 (33)          ; |top_tp|switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow                                                                  ; nco                 ; work         ;
;    |switch_debounce:u_switch_debounce1|   ; 4 (2)       ; 3 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 2 (2)            ; |top_tp|switch_debounce:u_switch_debounce1                                                                                     ; switch_debounce     ; work         ;
;       |nco:u_nco_clk_slow|                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |top_tp|switch_debounce:u_switch_debounce1|nco:u_nco_clk_slow                                                                  ; nco                 ; work         ;
;    |switch_debounce:u_switch_debounce2|   ; 16 (3)      ; 3 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (1)       ; 2 (2)             ; 1 (0)            ; |top_tp|switch_debounce:u_switch_debounce2                                                                                     ; switch_debounce     ; work         ;
;       |nco:u_nco_clk_slow|                ; 13 (13)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |top_tp|switch_debounce:u_switch_debounce2|nco:u_nco_clk_slow                                                                  ; nco                 ; work         ;
;    |switch_debounce:u_switch_debounce3|   ; 5 (3)       ; 3 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 3 (2)             ; 0 (0)            ; |top_tp|switch_debounce:u_switch_debounce3                                                                                     ; switch_debounce     ; work         ;
;       |nco:u_nco_clk_slow|                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |top_tp|switch_debounce:u_switch_debounce3|nco:u_nco_clk_slow                                                                  ; nco                 ; work         ;
;    |switch_debounce:u_switch_debounce4|   ; 4 (2)       ; 3 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 2 (1)             ; 1 (1)            ; |top_tp|switch_debounce:u_switch_debounce4                                                                                     ; switch_debounce     ; work         ;
;       |nco:u_nco_clk_slow|                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |top_tp|switch_debounce:u_switch_debounce4|nco:u_nco_clk_slow                                                                  ; nco                 ; work         ;
;    |switch_debounce:u_switch_debounce5|   ; 5 (3)       ; 3 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 3 (2)             ; 0 (0)            ; |top_tp|switch_debounce:u_switch_debounce5                                                                                     ; switch_debounce     ; work         ;
;       |nco:u_nco_clk_slow|                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |top_tp|switch_debounce:u_switch_debounce5|nco:u_nco_clk_slow                                                                  ; nco                 ; work         ;
;    |switch_debounce:u_switch_debounce6|   ; 4 (2)       ; 3 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 2 (2)            ; |top_tp|switch_debounce:u_switch_debounce6                                                                                     ; switch_debounce     ; work         ;
;       |nco:u_nco_clk_slow|                ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 0 (0)            ; |top_tp|switch_debounce:u_switch_debounce6|nco:u_nco_clk_slow                                                                  ; nco                 ; work         ;
;    |text_lcd:u_text_lcd|                  ; 153 (141)   ; 44 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (98)     ; 3 (2)             ; 41 (41)          ; |top_tp|text_lcd:u_text_lcd                                                                                                    ; text_lcd            ; work         ;
;       |nco:u_nco|                         ; 12 (12)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 1 (1)             ; 0 (0)            ; |top_tp|text_lcd:u_text_lcd|nco:u_nco                                                                                          ; nco                 ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                            ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+
; o_seg_enb[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_enb[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_enb[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_enb[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_enb[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_enb[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg_dp       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_seg[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_lcd_e        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_lcd_rs       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_lcd_rw       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; o_buzz         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; i_sw7          ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; i_ir_rxb       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; io_lcd_data[0] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; io_lcd_data[1] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; io_lcd_data[2] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; io_lcd_data[3] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; io_lcd_data[4] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; io_lcd_data[5] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; io_lcd_data[6] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; io_lcd_data[7] ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_rstn         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_clk          ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; i_sw2          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_sw6          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; i_sw4          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_sw5          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_sw0          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_sw1          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; i_sw3          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                      ;
+-----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------+-------------------+---------+
; i_sw7                                                                 ;                   ;         ;
; i_ir_rxb                                                              ;                   ;         ;
; io_lcd_data[0]                                                        ;                   ;         ;
; io_lcd_data[1]                                                        ;                   ;         ;
; io_lcd_data[2]                                                        ;                   ;         ;
; io_lcd_data[3]                                                        ;                   ;         ;
; io_lcd_data[4]                                                        ;                   ;         ;
; io_lcd_data[5]                                                        ;                   ;         ;
; io_lcd_data[6]                                                        ;                   ;         ;
; io_lcd_data[7]                                                        ;                   ;         ;
;      - text_lcd:u_text_lcd|busy_flag~0                                ; 0                 ; 6       ;
; i_rstn                                                                ;                   ;         ;
;      - hourminsec_tp:u_hourminsec|o_alarm                             ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|o_clk                            ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|o_clk                               ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|cnt_timing[0]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|cnt_timing[1]                              ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_hms_cnt[5]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_hms_cnt[4]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_hms_cnt[0]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_hms_cnt[3]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_hms_cnt[2]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_hms_cnt[1]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour|o_hms_cnt[0] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour|o_hms_cnt[1] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour|o_hms_cnt[2] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour|o_hms_cnt[3] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour|o_hms_cnt[4] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour|o_hms_cnt[5] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_hms_cnt[1]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_hms_cnt[0]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_hms_cnt[5]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_hms_cnt[4]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_hms_cnt[3]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_hms_cnt[2]  ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|cnt_cmd[0]                                 ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|cnt_cmd[1]                                 ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|cnt_cmd[2]                                 ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|cnt_cmd[3]                                 ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|cnt_cmd[4]                                 ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|cnt_cmd[5]                                 ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|cnt_cmd[6]                                 ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|cnt_cmd[7]                                 ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[0]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec|o_hms_cnt[0]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[1]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec|o_hms_cnt[1]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[2]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec|o_hms_cnt[2]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[3]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec|o_hms_cnt[3]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[4]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec|o_hms_cnt[4]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[5]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec|o_hms_cnt[5]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[0]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min|o_hms_cnt[0]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[1]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min|o_hms_cnt[1]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[2]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min|o_hms_cnt[2]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[3]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min|o_hms_cnt[3]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[4]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min|o_hms_cnt[4]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[5]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min|o_hms_cnt[5]  ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[0] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[0] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[1] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[1] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[2] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[2] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[3] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[3] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[4] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[4] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[5] ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[5] ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[14]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[13]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[10]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[1]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[2]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[3]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[7]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[6]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[4]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[5]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[8]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[9]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[11]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[12]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[15]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[16]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[17]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[18]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[19]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[20]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[21]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[22]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[23]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[24]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[25]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[26]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[27]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[28]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[29]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[30]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[31]                             ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[0]                           ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[1]                           ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[2]                           ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[3]                           ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[4]                           ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[5]                           ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[6]                           ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[7]                           ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[8]                           ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[9]                           ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[10]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[11]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[12]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[13]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[14]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[15]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[16]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[17]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[18]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[19]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[20]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[21]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[22]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[23]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[24]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[25]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[26]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[27]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[28]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[29]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[30]                          ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|nco:u_nco|cnt[31]                          ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[3]                                 ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[4]                                 ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[5]                                 ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[6]                                 ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[7]                                 ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[8]                                 ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[9]                                 ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[10]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[11]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[12]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[13]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[14]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[15]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[16]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[17]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[18]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[19]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[20]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[21]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[22]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[23]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[24]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[25]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[26]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[27]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[28]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[29]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[30]                                ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[31]                                ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_buzz|cnt[0]                              ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[0]                        ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[1]                        ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[2]                        ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[3]                        ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[4]                        ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[5]                        ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[6]                        ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[7]                        ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[8]                        ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[9]                        ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[10]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[11]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[12]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[13]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[14]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[15]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[16]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[17]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[18]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[19]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[20]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[21]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[22]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[23]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[24]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[25]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[26]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[27]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[28]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[29]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[30]                       ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|cnt[31]                       ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[2]                                 ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[0]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[1]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[2]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[3]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[4]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[5]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[6]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[7]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[8]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[9]                              ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[10]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[11]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[12]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[13]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[14]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[15]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[16]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[17]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[18]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[19]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[20]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[21]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[22]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[23]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[24]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[25]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[26]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[27]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[28]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[29]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[30]                             ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|cnt[31]                             ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[0]            ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[1]            ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[2]            ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[3]            ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[4]            ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[5]            ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[6]            ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[7]            ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[8]            ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[9]            ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[10]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[11]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[12]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[13]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[14]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[15]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[16]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[17]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[18]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[19]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[20]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[21]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[22]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[23]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[24]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[25]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[26]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[27]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[28]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[29]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[30]           ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|cnt[31]           ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[0]   ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[1]   ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[2]   ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[3]   ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[4]   ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[5]   ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[6]   ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[7]   ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[8]   ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[9]   ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[10]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[11]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[12]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[13]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[14]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[15]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[16]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[17]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[18]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[19]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[20]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[21]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[22]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[23]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[24]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[25]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[26]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[27]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[28]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[29]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[30]  ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|cnt[31]  ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[1]                                 ; 0                 ; 6       ;
;      - ir_rx:u_ir_rx|nco:u_nco|cnt[0]                                 ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|cnt_param:u_cnt_param|o_cnt[0]             ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|cnt_param:u_cnt_param|o_cnt[1]             ; 0                 ; 6       ;
;      - led_ctrl:u_led_ctrl|cnt_param:u_cnt_param|o_cnt[2]             ; 0                 ; 6       ;
;      - blink:u_blink|cnt_param:u_cnt_param_blk|o_cnt[0]               ; 0                 ; 6       ;
;      - controller_tp:u_controller|o_state_en                          ; 0                 ; 6       ;
;      - controller_tp:u_controller|o_reset                             ; 0                 ; 6       ;
;      - controller_tp:u_controller|o_mode[1]                           ; 0                 ; 6       ;
;      - controller_tp:u_controller|o_mode[0]                           ; 0                 ; 6       ;
;      - controller_tp:u_controller|o_position[0]                       ; 0                 ; 6       ;
;      - controller_tp:u_controller|o_position[1]                       ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|nco:u_nco|o_clk                            ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|state.EXCUTE_CMD                           ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|state.BUSY_CHECK                           ; 0                 ; 6       ;
;      - controller_tp:u_controller|o_alarm_en                          ; 0                 ; 6       ;
;      - buzz:u_buzz|cnt_param:u_cnt_buzz|o_cnt[0]                      ; 0                 ; 6       ;
;      - blink:u_blink|nco:u_nco_clk_slow|o_clk                         ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|busy_flag                                  ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|state.WAIT_INPUT                           ; 0                 ; 6       ;
;      - buzz:u_buzz|cnt_param:u_cnt_buzz|o_cnt[1]                      ; 0                 ; 6       ;
;      - buzz:u_buzz|cnt_param:u_cnt_buzz|o_cnt[2]                      ; 0                 ; 6       ;
;      - buzz:u_buzz|cnt_param:u_cnt_buzz|o_cnt[4]                      ; 0                 ; 6       ;
;      - buzz:u_buzz|cnt_param:u_cnt_buzz|o_cnt[3]                      ; 0                 ; 6       ;
;      - buzz:u_buzz|nco:u_nco_beat|o_clk                               ; 0                 ; 6       ;
;      - controller_tp:u_controller|nco:u_nco_clk_1hz|o_clk             ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce2|nco:u_nco_clk_slow|o_clk    ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce6|nco:u_nco_clk_slow|o_clk    ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_max_hit     ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_max_hit     ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[102]                             ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[1]                               ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[41]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[100]                             ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[43]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[80]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[64]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[72]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[40]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[0]                               ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[8]                               ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[2]                               ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[10]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[106]                             ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[50]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[82]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[66]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[3]                               ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[12]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[44]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[4]                               ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[52]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[76]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[5]                               ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[13]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[14]                              ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[6]                               ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|line_data[7]                               ; 0                 ; 6       ;
;      - text_lcd:u_text_lcd|state.IDLE                                 ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce4|nco:u_nco_clk_slow|o_clk    ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce5|nco:u_nco_clk_slow|o_clk    ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_max_hit     ; 0                 ; 6       ;
;      - hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_max_hit     ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|o_clk    ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce1|nco:u_nco_clk_slow|o_clk    ; 0                 ; 6       ;
;      - switch_debounce:u_switch_debounce3|nco:u_nco_clk_slow|o_clk    ; 0                 ; 6       ;
; i_clk                                                                 ;                   ;         ;
; i_sw2                                                                 ;                   ;         ;
;      - switch_debounce:u_switch_debounce2|dly_sw0~feeder              ; 0                 ; 6       ;
; i_sw6                                                                 ;                   ;         ;
;      - switch_debounce:u_switch_debounce6|dly_sw0                     ; 1                 ; 6       ;
; i_sw4                                                                 ;                   ;         ;
;      - switch_debounce:u_switch_debounce4|dly_sw0~feeder              ; 0                 ; 6       ;
; i_sw5                                                                 ;                   ;         ;
;      - switch_debounce:u_switch_debounce5|dly_sw0                     ; 0                 ; 6       ;
; i_sw0                                                                 ;                   ;         ;
;      - switch_debounce:u_switch_debounce0|dly_sw0                     ; 0                 ; 6       ;
; i_sw1                                                                 ;                   ;         ;
;      - switch_debounce:u_switch_debounce1|dly_sw0                     ; 0                 ; 6       ;
; i_sw3                                                                 ;                   ;         ;
;      - switch_debounce:u_switch_debounce3|dly_sw0~feeder              ; 0                 ; 6       ;
+-----------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                             ;
+--------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                               ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; blink:u_blink|nco:u_nco_clk_slow|LessThan0~10                      ; LCCOMB_X32_Y12_N30 ; 32      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; blink:u_blink|nco:u_nco_clk_slow|o_clk                             ; FF_X32_Y12_N1      ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; blink:u_blink|o_seg_blk[41]~3                                      ; LCCOMB_X45_Y13_N24 ; 41      ; Latch enable             ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; buzz:u_buzz|nco:u_nco_beat|LessThan0~10                            ; LCCOMB_X50_Y13_N30 ; 32      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; buzz:u_buzz|nco:u_nco_beat|o_clk                                   ; FF_X50_Y13_N3      ; 5       ; Clock                    ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; buzz:u_buzz|nco:u_nco_buzz|LessThan0~18                            ; LCCOMB_X51_Y11_N30 ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; controller_tp:u_controller|Mux21~0                                 ; LCCOMB_X45_Y13_N18 ; 9       ; Latch enable             ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; controller_tp:u_controller|nco:u_nco_clk_1hz|LessThan0~10          ; LCCOMB_X49_Y15_N30 ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; controller_tp:u_controller|o_direct_clk~0                          ; LCCOMB_X46_Y17_N6  ; 44      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; controller_tp:u_controller|o_hour_alm_clk                          ; LCCOMB_X46_Y17_N2  ; 2       ; Clock                    ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; controller_tp:u_controller|o_hour_alm_clk                          ; LCCOMB_X46_Y17_N2  ; 6       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; controller_tp:u_controller|o_hour_cnt_clk                          ; LCCOMB_X46_Y17_N20 ; 2       ; Clock                    ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; controller_tp:u_controller|o_hour_cnt_clk                          ; LCCOMB_X46_Y17_N20 ; 6       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; controller_tp:u_controller|o_hour_tim_clk                          ; LCCOMB_X41_Y13_N0  ; 7       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; controller_tp:u_controller|o_min_alm_clk                           ; LCCOMB_X46_Y17_N30 ; 7       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; controller_tp:u_controller|o_min_cnt_clk                           ; LCCOMB_X46_Y17_N28 ; 7       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; controller_tp:u_controller|o_min_cnt_clk                           ; LCCOMB_X46_Y17_N28 ; 2       ; Clock                    ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; controller_tp:u_controller|o_min_tim_clk                           ; LCCOMB_X41_Y13_N4  ; 8       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; controller_tp:u_controller|o_reset                                 ; FF_X44_Y17_N9      ; 2       ; Latch enable             ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; controller_tp:u_controller|o_sec_alm_clk                           ; LCCOMB_X46_Y17_N22 ; 7       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; controller_tp:u_controller|o_sec_cnt_clk                           ; LCCOMB_X46_Y17_N14 ; 2       ; Clock                    ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; controller_tp:u_controller|o_sec_cnt_clk                           ; LCCOMB_X46_Y17_N14 ; 7       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; controller_tp:u_controller|o_sec_tim_clk                           ; LCCOMB_X41_Y13_N18 ; 8       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; dec_to_seg:u_dec_to_seg_r_h|Mux7~0                                 ; LCCOMB_X40_Y14_N6  ; 7       ; Latch enable             ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; dec_to_seg:u_dec_to_seg_r_m|Mux7~0                                 ; LCCOMB_X38_Y13_N26 ; 7       ; Latch enable             ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; dec_to_seg:u_dec_to_seg_r_s|Mux7~0                                 ; LCCOMB_X41_Y15_N20 ; 7       ; Latch enable             ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[4]~17  ; LCCOMB_X45_Y15_N30 ; 6       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[2]~17  ; LCCOMB_X45_Y14_N0  ; 6       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min|o_hms_cnt[2]~19   ; LCCOMB_X45_Y17_N0  ; 6       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec|o_hms_cnt[1]~19   ; LCCOMB_X43_Y16_N0  ; 6       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[0]~19   ; LCCOMB_X47_Y17_N0  ; 7       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[4]~19   ; LCCOMB_X47_Y16_N12 ; 7       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour|o_hms_cnt[0]~14  ; LCCOMB_X45_Y18_N18 ; 6       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_hms_cnt[5]~10   ; LCCOMB_X43_Y17_N14 ; 7       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_hms_cnt[1]~10   ; LCCOMB_X45_Y18_N20 ; 7       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; i_clk                                                              ; PIN_R8             ; 266     ; Clock                    ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; i_rstn                                                             ; PIN_J15            ; 355     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; led_ctrl:u_led_ctrl|nco:u_nco|LessThan0~10                         ; LCCOMB_X49_Y20_N30 ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; led_ctrl:u_led_ctrl|nco:u_nco|o_clk                                ; FF_X49_Y20_N1      ; 3       ; Clock                    ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|o_clk        ; FF_X51_Y15_N7      ; 3       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; switch_debounce:u_switch_debounce0|o_sw                            ; LCCOMB_X51_Y15_N20 ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; switch_debounce:u_switch_debounce1|nco:u_nco_clk_slow|o_clk        ; FF_X46_Y15_N7      ; 3       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; switch_debounce:u_switch_debounce1|o_sw                            ; LCCOMB_X40_Y13_N18 ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; switch_debounce:u_switch_debounce2|nco:u_nco_clk_slow|LessThan0~10 ; LCCOMB_X51_Y15_N30 ; 39      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; switch_debounce:u_switch_debounce2|nco:u_nco_clk_slow|o_clk        ; FF_X51_Y15_N17     ; 2       ; Clock                    ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; switch_debounce:u_switch_debounce2|o_sw                            ; LCCOMB_X45_Y18_N30 ; 21      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; switch_debounce:u_switch_debounce3|nco:u_nco_clk_slow|o_clk        ; FF_X48_Y15_N7      ; 3       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; switch_debounce:u_switch_debounce3|o_sw                            ; LCCOMB_X49_Y11_N6  ; 1       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; switch_debounce:u_switch_debounce4|nco:u_nco_clk_slow|o_clk        ; FF_X48_Y15_N23     ; 3       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; switch_debounce:u_switch_debounce4|o_sw                            ; LCCOMB_X48_Y15_N28 ; 1       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; switch_debounce:u_switch_debounce5|nco:u_nco_clk_slow|o_clk        ; FF_X48_Y15_N17     ; 3       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; switch_debounce:u_switch_debounce5|o_sw                            ; LCCOMB_X48_Y17_N8  ; 1       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; switch_debounce:u_switch_debounce6|nco:u_nco_clk_slow|o_clk        ; FF_X48_Y15_N25     ; 2       ; Clock                    ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; text_lcd:u_text_lcd|Equal1~3                                       ; LCCOMB_X48_Y12_N22 ; 9       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; text_lcd:u_text_lcd|Equal2~0                                       ; LCCOMB_X49_Y12_N8  ; 5       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; text_lcd:u_text_lcd|Selector38~1                                   ; LCCOMB_X49_Y12_N16 ; 11      ; Latch enable             ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; text_lcd:u_text_lcd|cnt_cmd[7]~18                                  ; LCCOMB_X48_Y12_N20 ; 8       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; text_lcd:u_text_lcd|lcd_data[0]~8                                  ; LCCOMB_X49_Y12_N18 ; 8       ; Output enable            ; no     ; --                   ; --               ; --                        ;
; text_lcd:u_text_lcd|nco:u_nco|LessThan0~9                          ; LCCOMB_X47_Y12_N8  ; 33      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; text_lcd:u_text_lcd|nco:u_nco|o_clk                                ; FF_X47_Y12_N23     ; 11      ; Clock                    ; no     ; --                   ; --               ; --                        ;
; text_lcd:u_text_lcd|nco:u_nco|o_clk                                ; FF_X47_Y12_N23     ; 6       ; Clock                    ; yes    ; Global Clock         ; GCLK16           ; --                        ;
+--------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                             ;
+-------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                        ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; blink:u_blink|o_seg_blk[41]~3                               ; LCCOMB_X45_Y13_N24 ; 41      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; buzz:u_buzz|nco:u_nco_beat|o_clk                            ; FF_X50_Y13_N3      ; 5       ; 4                                    ; Global Clock         ; GCLK15           ; --                        ;
; controller_tp:u_controller|Mux21~0                          ; LCCOMB_X45_Y13_N18 ; 9       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; controller_tp:u_controller|o_hour_alm_clk                   ; LCCOMB_X46_Y17_N2  ; 2       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; controller_tp:u_controller|o_hour_cnt_clk                   ; LCCOMB_X46_Y17_N20 ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; controller_tp:u_controller|o_min_cnt_clk                    ; LCCOMB_X46_Y17_N28 ; 2       ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; controller_tp:u_controller|o_reset                          ; FF_X44_Y17_N9      ; 2       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; controller_tp:u_controller|o_sec_cnt_clk                    ; LCCOMB_X46_Y17_N14 ; 2       ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; dec_to_seg:u_dec_to_seg_r_h|Mux7~0                          ; LCCOMB_X40_Y14_N6  ; 7       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; dec_to_seg:u_dec_to_seg_r_m|Mux7~0                          ; LCCOMB_X38_Y13_N26 ; 7       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; dec_to_seg:u_dec_to_seg_r_s|Mux7~0                          ; LCCOMB_X41_Y15_N20 ; 7       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; i_clk                                                       ; PIN_R8             ; 266     ; 59                                   ; Global Clock         ; GCLK18           ; --                        ;
; led_ctrl:u_led_ctrl|nco:u_nco|o_clk                         ; FF_X49_Y20_N1      ; 3       ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; switch_debounce:u_switch_debounce2|nco:u_nco_clk_slow|o_clk ; FF_X51_Y15_N17     ; 2       ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; switch_debounce:u_switch_debounce6|nco:u_nco_clk_slow|o_clk ; FF_X48_Y15_N25     ; 2       ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; text_lcd:u_text_lcd|Selector38~1                            ; LCCOMB_X49_Y12_N16 ; 11      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; text_lcd:u_text_lcd|nco:u_nco|o_clk                         ; FF_X47_Y12_N23     ; 6       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+-------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,560 / 71,559 ( 2 % ) ;
; C16 interconnects     ; 118 / 2,597 ( 5 % )    ;
; C4 interconnects      ; 1,528 / 46,848 ( 3 % ) ;
; Direct links          ; 304 / 71,559 ( < 1 % ) ;
; Global clocks         ; 17 / 20 ( 85 % )       ;
; Local interconnects   ; 666 / 24,624 ( 3 % )   ;
; R24 interconnects     ; 116 / 2,496 ( 5 % )    ;
; R4 interconnects      ; 1,564 / 62,424 ( 3 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.75) ; Number of LABs  (Total = 87) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 3                            ;
; 3                                           ; 3                            ;
; 4                                           ; 1                            ;
; 5                                           ; 4                            ;
; 6                                           ; 2                            ;
; 7                                           ; 3                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 4                            ;
; 11                                          ; 2                            ;
; 12                                          ; 0                            ;
; 13                                          ; 3                            ;
; 14                                          ; 4                            ;
; 15                                          ; 3                            ;
; 16                                          ; 52                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.59) ; Number of LABs  (Total = 87) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 53                           ;
; 1 Clock                            ; 41                           ;
; 1 Clock enable                     ; 4                            ;
; 1 Sync. clear                      ; 4                            ;
; 1 Sync. load                       ; 22                           ;
; 2 Clocks                           ; 14                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.74) ; Number of LABs  (Total = 87) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 3                            ;
; 2                                            ; 2                            ;
; 3                                            ; 2                            ;
; 4                                            ; 3                            ;
; 5                                            ; 2                            ;
; 6                                            ; 2                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 0                            ;
; 10                                           ; 3                            ;
; 11                                           ; 0                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 4                            ;
; 15                                           ; 9                            ;
; 16                                           ; 7                            ;
; 17                                           ; 2                            ;
; 18                                           ; 5                            ;
; 19                                           ; 6                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 9                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
; 32                                           ; 10                           ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.05) ; Number of LABs  (Total = 87) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 9                            ;
; 3                                               ; 8                            ;
; 4                                               ; 7                            ;
; 5                                               ; 5                            ;
; 6                                               ; 14                           ;
; 7                                               ; 6                            ;
; 8                                               ; 9                            ;
; 9                                               ; 2                            ;
; 10                                              ; 2                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 0                            ;
; 15                                              ; 2                            ;
; 16                                              ; 12                           ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.83) ; Number of LABs  (Total = 87) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 8                            ;
; 4                                            ; 15                           ;
; 5                                            ; 8                            ;
; 6                                            ; 3                            ;
; 7                                            ; 6                            ;
; 8                                            ; 2                            ;
; 9                                            ; 3                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 3                            ;
; 14                                           ; 8                            ;
; 15                                           ; 6                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 2                            ;
; 32                                           ; 0                            ;
; 33                                           ; 0                            ;
; 34                                           ; 1                            ;
; 35                                           ; 1                            ;
; 36                                           ; 1                            ;
; 37                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 37        ; 0            ; 37        ; 0            ; 0            ; 37        ; 37        ; 0            ; 37        ; 37        ; 0            ; 26           ; 0            ; 0            ; 19           ; 0            ; 26           ; 19           ; 0            ; 0            ; 0            ; 26           ; 0            ; 0            ; 0            ; 0            ; 0            ; 37        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 37           ; 0         ; 37           ; 37           ; 0         ; 0         ; 37           ; 0         ; 0         ; 37           ; 11           ; 37           ; 37           ; 18           ; 37           ; 11           ; 18           ; 37           ; 37           ; 37           ; 11           ; 37           ; 37           ; 37           ; 37           ; 37           ; 0         ; 37           ; 37           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; o_seg_enb[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_enb[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_enb[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_enb[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_enb[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_enb[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg_dp           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_seg[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_lcd_e            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_lcd_rs           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_lcd_rw           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; o_buzz             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sw7              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_ir_rxb           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_lcd_data[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_lcd_data[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_lcd_data[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_lcd_data[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_lcd_data[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_lcd_data[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_lcd_data[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; io_lcd_data[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_rstn             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_clk              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sw2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sw6              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sw4              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sw5              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sw0              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sw1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i_sw3              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                                                                                                                                                                                                                                                                                                    ; Destination Clock(s)                                                    ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
; text_lcd:u_text_lcd|nco:u_nco|o_clk                                                                                                                                                                                                                                                                                                                                                                                                ; text_lcd:u_text_lcd|cnt_cmd[0]                                          ; 243.4             ;
; switch_debounce:u_switch_debounce0|dly_sw0,switch_debounce:u_switch_debounce5|dly_sw0,controller_tp:u_controller|o_min_tim_clk,controller_tp:u_controller|o_min_cnt_clk,controller_tp:u_controller|o_min_alm_clk                                                                                                                                                                                                                   ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 238.4             ;
; controller_tp:u_controller|o_sec_tim_clk,switch_debounce:u_switch_debounce0|dly_sw0,switch_debounce:u_switch_debounce5|dly_sw0,controller_tp:u_controller|o_sec_cnt_clk,controller_tp:u_controller|o_sec_alm_clk                                                                                                                                                                                                                   ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 196.4             ;
; switch_debounce:u_switch_debounce0|dly_sw0,controller_tp:u_controller|o_hour_tim_clk,switch_debounce:u_switch_debounce5|dly_sw0,controller_tp:u_controller|o_hour_cnt_clk,controller_tp:u_controller|o_hour_alm_clk                                                                                                                                                                                                                ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 162.4             ;
; controller_tp:u_controller|o_sec_tim_clk,switch_debounce:u_switch_debounce0|dly_sw0,switch_debounce:u_switch_debounce1|dly_sw0,controller_tp:u_controller|o_hour_tim_clk,switch_debounce:u_switch_debounce5|dly_sw0,controller_tp:u_controller|o_min_tim_clk,switch_debounce:u_switch_debounce4|dly_sw0,blink:u_blink|nco:u_nco_clk_slow|o_clk                                                                                     ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 61.1              ;
; i_clk,text_lcd:u_text_lcd|nco:u_nco|o_clk                                                                                                                                                                                                                                                                                                                                                                                          ; text_lcd:u_text_lcd|cnt_cmd[0]                                          ; 53.6              ;
; switch_debounce:u_switch_debounce0|dly_sw0                                                                                                                                                                                                                                                                                                                                                                                         ; i_clk                                                                   ; 40.8              ;
; i_clk                                                                                                                                                                                                                                                                                                                                                                                                                              ; i_clk                                                                   ; 27.4              ;
; controller_tp:u_controller|o_sec_tim_clk,controller_tp:u_controller|o_mode[0],switch_debounce:u_switch_debounce0|dly_sw0,switch_debounce:u_switch_debounce1|dly_sw0,controller_tp:u_controller|o_hour_tim_clk,switch_debounce:u_switch_debounce5|dly_sw0,controller_tp:u_controller|o_min_tim_clk,switch_debounce:u_switch_debounce4|dly_sw0,controller_tp:u_controller|o_reset,blink:u_blink|nco:u_nco_clk_slow|o_clk             ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 27.0              ;
; switch_debounce:u_switch_debounce0|dly_sw0                                                                                                                                                                                                                                                                                                                                                                                         ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 23.0              ;
; switch_debounce:u_switch_debounce0|dly_sw0                                                                                                                                                                                                                                                                                                                                                                                         ; controller_tp:u_controller|o_mode[0]                                    ; 22.5              ;
; switch_debounce:u_switch_debounce5|dly_sw0                                                                                                                                                                                                                                                                                                                                                                                         ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 7.5               ;
; controller_tp:u_controller|o_sec_tim_clk,switch_debounce:u_switch_debounce0|dly_sw0,switch_debounce:u_switch_debounce5|dly_sw0,controller_tp:u_controller|o_sec_alm_clk                                                                                                                                                                                                                                                            ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 6.9               ;
; controller_tp:u_controller|o_sec_cnt_clk                                                                                                                                                                                                                                                                                                                                                                                           ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 6.6               ;
; switch_debounce:u_switch_debounce0|dly_sw0,switch_debounce:u_switch_debounce5|dly_sw0,controller_tp:u_controller|o_min_tim_clk,controller_tp:u_controller|o_min_alm_clk                                                                                                                                                                                                                                                            ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 6.6               ;
; controller_tp:u_controller|o_sec_tim_clk,switch_debounce:u_switch_debounce0|dly_sw0,switch_debounce:u_switch_debounce1|dly_sw0,controller_tp:u_controller|o_hour_tim_clk,switch_debounce:u_switch_debounce5|dly_sw0,controller_tp:u_controller|o_min_tim_clk,switch_debounce:u_switch_debounce4|dly_sw0,controller_tp:u_controller|o_sec_cnt_clk,controller_tp:u_controller|o_sec_alm_clk,blink:u_blink|nco:u_nco_clk_slow|o_clk   ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 6.3               ;
; controller_tp:u_controller|o_min_cnt_clk                                                                                                                                                                                                                                                                                                                                                                                           ; controller_tp:u_controller|o_min_cnt_clk                                ; 6.2               ;
; controller_tp:u_controller|o_min_cnt_clk                                                                                                                                                                                                                                                                                                                                                                                           ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 5.8               ;
; controller_tp:u_controller|o_sec_tim_clk,switch_debounce:u_switch_debounce0|dly_sw0,switch_debounce:u_switch_debounce1|dly_sw0,controller_tp:u_controller|o_hour_tim_clk,switch_debounce:u_switch_debounce5|dly_sw0,controller_tp:u_controller|o_min_tim_clk,switch_debounce:u_switch_debounce4|dly_sw0,controller_tp:u_controller|o_min_cnt_clk,controller_tp:u_controller|o_min_alm_clk,blink:u_blink|nco:u_nco_clk_slow|o_clk   ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 5.7               ;
; switch_debounce:u_switch_debounce1|dly_sw0                                                                                                                                                                                                                                                                                                                                                                                         ; controller_tp:u_controller|o_mode[0]                                    ; 5.3               ;
; controller_tp:u_controller|o_hour_alm_clk                                                                                                                                                                                                                                                                                                                                                                                          ; controller_tp:u_controller|o_hour_alm_clk                               ; 5.2               ;
; controller_tp:u_controller|o_sec_cnt_clk                                                                                                                                                                                                                                                                                                                                                                                           ; controller_tp:u_controller|o_sec_cnt_clk                                ; 5.2               ;
; text_lcd:u_text_lcd|nco:u_nco|o_clk                                                                                                                                                                                                                                                                                                                                                                                                ; text_lcd:u_text_lcd|nco:u_nco|o_clk                                     ; 5.2               ;
; controller_tp:u_controller|o_sec_tim_clk,switch_debounce:u_switch_debounce0|dly_sw0,switch_debounce:u_switch_debounce1|dly_sw0,controller_tp:u_controller|o_hour_tim_clk,switch_debounce:u_switch_debounce5|dly_sw0,controller_tp:u_controller|o_min_tim_clk,switch_debounce:u_switch_debounce4|dly_sw0,controller_tp:u_controller|o_hour_cnt_clk,controller_tp:u_controller|o_hour_alm_clk,blink:u_blink|nco:u_nco_clk_slow|o_clk ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 5.0               ;
; controller_tp:u_controller|o_hour_cnt_clk                                                                                                                                                                                                                                                                                                                                                                                          ; controller_tp:u_controller|o_hour_cnt_clk                               ; 4.5               ;
; blink:u_blink|nco:u_nco_clk_slow|o_clk                                                                                                                                                                                                                                                                                                                                                                                             ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 4.4               ;
; switch_debounce:u_switch_debounce0|dly_sw0                                                                                                                                                                                                                                                                                                                                                                                         ; switch_debounce:u_switch_debounce0|dly_sw0                              ; 4.1               ;
; controller_tp:u_controller|o_sec_tim_clk,switch_debounce:u_switch_debounce0|dly_sw0,controller_tp:u_controller|o_hour_tim_clk,switch_debounce:u_switch_debounce5|dly_sw0,controller_tp:u_controller|o_min_tim_clk,switch_debounce:u_switch_debounce4|dly_sw0                                                                                                                                                                       ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 3.9               ;
; switch_debounce:u_switch_debounce0|dly_sw0,controller_tp:u_controller|o_hour_tim_clk,switch_debounce:u_switch_debounce5|dly_sw0,controller_tp:u_controller|o_hour_alm_clk                                                                                                                                                                                                                                                          ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 3.7               ;
; controller_tp:u_controller|o_hour_cnt_clk                                                                                                                                                                                                                                                                                                                                                                                          ; controller_tp:u_controller|o_mode[0],controller_tp:u_controller|o_reset ; 3.6               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                    ;
+----------------------------------------------------------------+-------------------------------------------------------------+-------------------+
; Source Register                                                ; Destination Register                                        ; Delay Added in ns ;
+----------------------------------------------------------------+-------------------------------------------------------------+-------------------+
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min|o_hms_cnt[4]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min|o_hms_cnt[3]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min|o_hms_cnt[2]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min|o_hms_cnt[1]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min|o_hms_cnt[5]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[4]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[3]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[2]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[1]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[5]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_hms_cnt[4]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_hms_cnt[3]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_hms_cnt[1]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_hms_cnt[5]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_hms_cnt[2]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; controller_tp:u_controller|o_reset                             ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; controller_tp:u_controller|o_mode[1]                           ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; controller_tp:u_controller|o_mode[0]                           ; dec_to_seg:u_dec_to_seg_r_m|o_seg[1]                        ; 11.516            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec|o_hms_cnt[4]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec|o_hms_cnt[3]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec|o_hms_cnt[2]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec|o_hms_cnt[1]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec|o_hms_cnt[5]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[4]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[3]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[2]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[1]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[5]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_hms_cnt[4]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_hms_cnt[3]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_hms_cnt[2]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_hms_cnt[1]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_hms_cnt[5]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[1]                        ; 11.012            ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_min|o_hms_cnt[0]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[5]                        ; 9.959             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_sec|o_hms_cnt[0]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[5]                        ; 9.554             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_min|o_hms_cnt[0]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[5]                        ; 9.444             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_hms_cnt[0]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[5]                        ; 9.395             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[3] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[0]                        ; 8.793             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[2] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[0]                        ; 8.793             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[1] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[0]                        ; 8.793             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[4] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[0]                        ; 8.793             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[3] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[0]                        ; 8.793             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[2] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[0]                        ; 8.793             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[1] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[0]                        ; 8.793             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[4] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[0]                        ; 8.793             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour|o_hms_cnt[4] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[0]                        ; 8.793             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour|o_hms_cnt[1] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[0]                        ; 8.793             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour|o_hms_cnt[2] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[0]                        ; 8.793             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour|o_hms_cnt[3] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[0]                        ; 8.793             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[0]  ; dec_to_seg:u_dec_to_seg_r_s|o_seg[5]                        ; 8.366             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[0]  ; dec_to_seg:u_dec_to_seg_r_m|o_seg[5]                        ; 8.281             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour|o_hms_cnt[0] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[5]                        ; 6.570             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[0] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[5]                        ; 5.890             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[0] ; dec_to_seg:u_dec_to_seg_r_h|o_seg[5]                        ; 5.887             ;
; text_lcd:u_text_lcd|cnt_cmd[0]                                 ; text_lcd:u_text_lcd|lcd_data[7]~7                           ; 5.474             ;
; blink:u_blink|cnt_param:u_cnt_param_blk|o_cnt[0]               ; blink:u_blink|o_seg_blk[14]                                 ; 4.532             ;
; controller_tp:u_controller|o_state_en                          ; blink:u_blink|o_seg_blk[14]                                 ; 4.261             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_hour|o_hms_cnt[5] ; blink:u_blink|o_seg_blk[14]                                 ; 4.261             ;
; text_lcd:u_text_lcd|cnt_cmd[6]                                 ; text_lcd:u_text_lcd|o_lcd_rs                                ; 4.157             ;
; text_lcd:u_text_lcd|cnt_cmd[7]                                 ; text_lcd:u_text_lcd|o_lcd_rs                                ; 4.032             ;
; text_lcd:u_text_lcd|cnt_cmd[4]                                 ; text_lcd:u_text_lcd|o_lcd_rs                                ; 3.978             ;
; text_lcd:u_text_lcd|state.BUSY_CHECK                           ; text_lcd:u_text_lcd|lcd_data[0]_1243                        ; 3.817             ;
; text_lcd:u_text_lcd|state.EXCUTE_CMD                           ; text_lcd:u_text_lcd|o_lcd_rw                                ; 3.817             ;
; text_lcd:u_text_lcd|cnt_cmd[5]                                 ; text_lcd:u_text_lcd|lcd_data[6]~6                           ; 3.789             ;
; text_lcd:u_text_lcd|cnt_cmd[3]                                 ; text_lcd:u_text_lcd|lcd_data[7]~7                           ; 3.735             ;
; text_lcd:u_text_lcd|cnt_cmd[1]                                 ; text_lcd:u_text_lcd|lcd_data[2]~2                           ; 3.715             ;
; text_lcd:u_text_lcd|cnt_cmd[2]                                 ; text_lcd:u_text_lcd|lcd_data[5]~5                           ; 3.713             ;
; controller_tp:u_controller|o_position[0]                       ; blink:u_blink|o_seg_blk[14]                                 ; 3.598             ;
; controller_tp:u_controller|o_position[1]                       ; blink:u_blink|o_seg_blk[40]                                 ; 3.568             ;
; text_lcd:u_text_lcd|line_data[0]                               ; text_lcd:u_text_lcd|lcd_data[0]                             ; 3.004             ;
; text_lcd:u_text_lcd|line_data[8]                               ; text_lcd:u_text_lcd|lcd_data[0]                             ; 3.004             ;
; text_lcd:u_text_lcd|line_data[5]                               ; text_lcd:u_text_lcd|lcd_data[5]~5                           ; 2.993             ;
; text_lcd:u_text_lcd|line_data[14]                              ; text_lcd:u_text_lcd|lcd_data[6]~6                           ; 2.940             ;
; text_lcd:u_text_lcd|line_data[106]                             ; text_lcd:u_text_lcd|lcd_data[6]~6                           ; 2.940             ;
; text_lcd:u_text_lcd|line_data[80]                              ; text_lcd:u_text_lcd|lcd_data[0]                             ; 2.936             ;
; text_lcd:u_text_lcd|line_data[44]                              ; text_lcd:u_text_lcd|lcd_data[4]~4                           ; 2.920             ;
; text_lcd:u_text_lcd|line_data[100]                             ; text_lcd:u_text_lcd|lcd_data[4]~4                           ; 2.920             ;
; text_lcd:u_text_lcd|line_data[43]                              ; text_lcd:u_text_lcd|lcd_data[3]~3                           ; 2.919             ;
; text_lcd:u_text_lcd|line_data[102]                             ; text_lcd:u_text_lcd|lcd_data[3]~3                           ; 2.919             ;
; text_lcd:u_text_lcd|line_data[2]                               ; text_lcd:u_text_lcd|lcd_data[2]~2                           ; 2.882             ;
; text_lcd:u_text_lcd|line_data[10]                              ; text_lcd:u_text_lcd|lcd_data[2]~2                           ; 2.882             ;
; text_lcd:u_text_lcd|line_data[76]                              ; text_lcd:u_text_lcd|lcd_data[4]~4                           ; 2.882             ;
; text_lcd:u_text_lcd|line_data[52]                              ; text_lcd:u_text_lcd|lcd_data[4]~4                           ; 2.882             ;
; hourminsec_tp:u_hourminsec|hms_cnt:u_hms_tim_sec|o_max_hit     ; hourminsec_tp:u_hourminsec|timer:u_timer|o_max_hit_sec      ; 2.812             ;
; text_lcd:u_text_lcd|line_data[13]                              ; text_lcd:u_text_lcd|lcd_data[5]~5                           ; 2.769             ;
; text_lcd:u_text_lcd|line_data[7]                               ; text_lcd:u_text_lcd|lcd_data[7]~7                           ; 2.741             ;
; text_lcd:u_text_lcd|line_data[64]                              ; text_lcd:u_text_lcd|lcd_data[0]                             ; 2.740             ;
; text_lcd:u_text_lcd|line_data[41]                              ; text_lcd:u_text_lcd|lcd_data[0]                             ; 2.732             ;
; text_lcd:u_text_lcd|line_data[40]                              ; text_lcd:u_text_lcd|lcd_data[0]                             ; 2.713             ;
; led_ctrl:u_led_ctrl|nco:u_nco|o_clk                            ; led_ctrl:u_led_ctrl|nco:u_nco|o_clk                         ; 2.684             ;
; blink:u_blink|nco:u_nco_clk_slow|o_clk                         ; blink:u_blink|nco:u_nco_clk_slow|o_clk                      ; 2.673             ;
; text_lcd:u_text_lcd|nco:u_nco|o_clk                            ; text_lcd:u_text_lcd|nco:u_nco|o_clk                         ; 2.594             ;
; text_lcd:u_text_lcd|line_data[3]                               ; text_lcd:u_text_lcd|lcd_data[3]~3                           ; 2.512             ;
; text_lcd:u_text_lcd|line_data[6]                               ; text_lcd:u_text_lcd|lcd_data[6]~6                           ; 2.486             ;
; switch_debounce:u_switch_debounce1|nco:u_nco_clk_slow|o_clk    ; switch_debounce:u_switch_debounce1|nco:u_nco_clk_slow|o_clk ; 2.479             ;
; switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|o_clk    ; switch_debounce:u_switch_debounce0|nco:u_nco_clk_slow|o_clk ; 2.479             ;
; text_lcd:u_text_lcd|line_data[1]                               ; text_lcd:u_text_lcd|lcd_data[1]~1                           ; 2.465             ;
; buzz:u_buzz|nco:u_nco_beat|o_clk                               ; buzz:u_buzz|nco:u_nco_beat|o_clk                            ; 2.437             ;
; switch_debounce:u_switch_debounce6|nco:u_nco_clk_slow|o_clk    ; switch_debounce:u_switch_debounce6|nco:u_nco_clk_slow|o_clk ; 2.425             ;
; switch_debounce:u_switch_debounce3|nco:u_nco_clk_slow|o_clk    ; switch_debounce:u_switch_debounce3|nco:u_nco_clk_slow|o_clk ; 2.410             ;
+----------------------------------------------------------------+-------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "top_tp"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Warning (335093): The Timing Analyzer is analyzing 84 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_tp.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: u_blink|always0~0  from: datad  to: combout
    Info (332098): Cell: u_hourminsec|Mux10~0  from: datac  to: combout
    Info (332098): Cell: u_hourminsec|Mux16~0  from: datac  to: combout
    Info (332098): Cell: u_hourminsec|Mux4~0  from: datac  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|StageOut[21]~10  from: datad  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|StageOut[22]~11  from: datab  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|StageOut[23]~12  from: datab  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: uh_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|StageOut[22]~37  from: datab  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|StageOut[23]~38  from: datab  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|StageOut[26]~32  from: datad  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|StageOut[27]~33  from: datab  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|StageOut[28]~34  from: datab  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: um_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|StageOut[22]~38  from: datab  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|StageOut[23]~37  from: datab  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|StageOut[26]~32  from: datad  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|StageOut[27]~33  from: datab  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|StageOut[28]~34  from: datab  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_3_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_4_result_int[3]~4  from: datab  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[1]~0  from: dataa  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[1]~0  from: datab  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[2]~2  from: cin  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[2]~2  from: dataa  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[2]~2  from: datab  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[3]~4  from: cin  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[3]~4  from: dataa  to: combout
    Info (332098): Cell: us_num_split|Mod0|auto_generated|divider|divider|add_sub_5_result_int[3]~4  from: datab  to: combout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node i_clk~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: C:/LogicDesign/TEAM/tproject.v Line: 1744
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node blink:u_blink|o_seg_blk[41]~3  File: C:/LogicDesign/TEAM/tproject.v Line: 239
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node text_lcd:u_text_lcd|Selector38~1  File: C:/LogicDesign/TEAM/tproject.v Line: 1668
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node controller_tp:u_controller|Mux21~0  File: C:/LogicDesign/TEAM/tproject.v Line: 825
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node dec_to_seg:u_dec_to_seg_r_h|Mux7~0  File: C:/LogicDesign/TEAM/tproject.v Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node dec_to_seg:u_dec_to_seg_r_m|Mux7~0  File: C:/LogicDesign/TEAM/tproject.v Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node dec_to_seg:u_dec_to_seg_r_s|Mux7~0  File: C:/LogicDesign/TEAM/tproject.v Line: 47
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node text_lcd:u_text_lcd|nco:u_nco|o_clk  File: C:/LogicDesign/TEAM/tproject.v Line: 98
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node text_lcd:u_text_lcd|cnt_cmd[1] File: C:/LogicDesign/TEAM/tproject.v Line: 1616
        Info (176357): Destination node text_lcd:u_text_lcd|cnt_cmd[2] File: C:/LogicDesign/TEAM/tproject.v Line: 1616
        Info (176357): Destination node text_lcd:u_text_lcd|cnt_cmd[3] File: C:/LogicDesign/TEAM/tproject.v Line: 1616
        Info (176357): Destination node text_lcd:u_text_lcd|cnt_cmd[4] File: C:/LogicDesign/TEAM/tproject.v Line: 1616
        Info (176357): Destination node text_lcd:u_text_lcd|cnt_cmd[5] File: C:/LogicDesign/TEAM/tproject.v Line: 1616
        Info (176357): Destination node text_lcd:u_text_lcd|cnt_cmd[6] File: C:/LogicDesign/TEAM/tproject.v Line: 1616
        Info (176357): Destination node text_lcd:u_text_lcd|cnt_cmd[7] File: C:/LogicDesign/TEAM/tproject.v Line: 1616
        Info (176357): Destination node text_lcd:u_text_lcd|state.EXCUTE_CMD File: C:/LogicDesign/TEAM/tproject.v Line: 1567
        Info (176357): Destination node text_lcd:u_text_lcd|state.BUSY_CHECK File: C:/LogicDesign/TEAM/tproject.v Line: 1567
        Info (176357): Destination node text_lcd:u_text_lcd|nco:u_nco|o_clk~0 File: C:/LogicDesign/TEAM/tproject.v Line: 98
Info (176353): Automatically promoted node buzz:u_buzz|nco:u_nco_beat|o_clk  File: C:/LogicDesign/TEAM/tproject.v Line: 98
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node buzz:u_buzz|nco:u_nco_beat|o_clk~0 File: C:/LogicDesign/TEAM/tproject.v Line: 98
Info (176353): Automatically promoted node led_ctrl:u_led_ctrl|nco:u_nco|o_clk  File: C:/LogicDesign/TEAM/tproject.v Line: 98
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node led_ctrl:u_led_ctrl|nco:u_nco|o_clk~0 File: C:/LogicDesign/TEAM/tproject.v Line: 98
Info (176353): Automatically promoted node controller_tp:u_controller|o_hour_alm_clk  File: C:/LogicDesign/TEAM/tproject.v Line: 655
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[1] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[2] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[3] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_alm_hour|o_hms_cnt[4] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node controller_tp:u_controller|o_hour_alm_clk File: C:/LogicDesign/TEAM/tproject.v Line: 655
Info (176353): Automatically promoted node controller_tp:u_controller|o_hour_cnt_clk  File: C:/LogicDesign/TEAM/tproject.v Line: 651
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[1] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[2] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[3] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hmc_cnt_hour|o_hms_cnt[4] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node controller_tp:u_controller|o_hour_cnt_clk File: C:/LogicDesign/TEAM/tproject.v Line: 651
Info (176353): Automatically promoted node controller_tp:u_controller|o_min_cnt_clk  File: C:/LogicDesign/TEAM/tproject.v Line: 650
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[1] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[2] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[3] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[4] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_min|o_hms_cnt[5] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node controller_tp:u_controller|o_min_cnt_clk File: C:/LogicDesign/TEAM/tproject.v Line: 650
Info (176353): Automatically promoted node controller_tp:u_controller|o_reset  File: C:/LogicDesign/TEAM/tproject.v Line: 641
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node hourminsec_tp:u_hourminsec|always3~3
        Info (176357): Destination node hourminsec_tp:u_hourminsec|always3~5
        Info (176357): Destination node hourminsec_tp:u_hourminsec|Mux0~1 File: C:/LogicDesign/TEAM/tproject.v Line: 560
        Info (176357): Destination node hourminsec_tp:u_hourminsec|Mux1~1 File: C:/LogicDesign/TEAM/tproject.v Line: 560
        Info (176357): Destination node hourminsec_tp:u_hourminsec|Mux2~1 File: C:/LogicDesign/TEAM/tproject.v Line: 560
        Info (176357): Destination node hourminsec_tp:u_hourminsec|Mux3~1 File: C:/LogicDesign/TEAM/tproject.v Line: 560
        Info (176357): Destination node hourminsec_tp:u_hourminsec|Mux4~0 File: C:/LogicDesign/TEAM/tproject.v Line: 560
        Info (176357): Destination node hourminsec_tp:u_hourminsec|Mux6~1 File: C:/LogicDesign/TEAM/tproject.v Line: 560
        Info (176357): Destination node hourminsec_tp:u_hourminsec|Mux7~1 File: C:/LogicDesign/TEAM/tproject.v Line: 560
        Info (176357): Destination node hourminsec_tp:u_hourminsec|Mux8~1 File: C:/LogicDesign/TEAM/tproject.v Line: 560
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node controller_tp:u_controller|o_sec_cnt_clk  File: C:/LogicDesign/TEAM/tproject.v Line: 649
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[1] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[2] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[3] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[4] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node hourminsec_tp:u_hourminsec|hms_cnt:u_hms_cnt_sec|o_hms_cnt[5] File: C:/LogicDesign/TEAM/tproject.v Line: 20
        Info (176357): Destination node controller_tp:u_controller|o_sec_cnt_clk File: C:/LogicDesign/TEAM/tproject.v Line: 649
Info (176353): Automatically promoted node switch_debounce:u_switch_debounce2|nco:u_nco_clk_slow|o_clk  File: C:/LogicDesign/TEAM/tproject.v Line: 98
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node switch_debounce:u_switch_debounce2|nco:u_nco_clk_slow|o_clk~0 File: C:/LogicDesign/TEAM/tproject.v Line: 98
Info (176353): Automatically promoted node switch_debounce:u_switch_debounce6|nco:u_nco_clk_slow|o_clk  File: C:/LogicDesign/TEAM/tproject.v Line: 98
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node switch_debounce:u_switch_debounce6|nco:u_nco_clk_slow|o_clk~0 File: C:/LogicDesign/TEAM/tproject.v Line: 98
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170089): 1e+03 ns of routing delay (approximately 2.7% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X43_Y11 to location X53_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (11888): Total time spent on timing analysis during the Fitter is 4.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/LogicDesign/TEAM/output_files/top_tp.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 5573 megabytes
    Info: Processing ended: Thu Nov 17 12:16:44 2022
    Info: Elapsed time: 00:00:25
    Info: Total CPU time (on all processors): 00:00:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/LogicDesign/TEAM/output_files/top_tp.fit.smsg.


