TimeQuest Timing Analyzer report for drone
Fri Oct 15 11:43:14 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'load'
 13. Slow Model Hold: 'clock'
 14. Slow Model Hold: 'load'
 15. Slow Model Recovery: 'clock'
 16. Slow Model Removal: 'clock'
 17. Slow Model Minimum Pulse Width: 'load'
 18. Slow Model Minimum Pulse Width: 'clock'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clock'
 29. Fast Model Setup: 'load'
 30. Fast Model Hold: 'clock'
 31. Fast Model Hold: 'load'
 32. Fast Model Recovery: 'clock'
 33. Fast Model Removal: 'clock'
 34. Fast Model Minimum Pulse Width: 'load'
 35. Fast Model Minimum Pulse Width: 'clock'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; drone                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
; load       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { load }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 323.21 MHz ; 323.21 MHz      ; clock      ;      ;
; 362.71 MHz ; 362.71 MHz      ; load       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.094 ; -15.555       ;
; load  ; -2.070 ; -3.269        ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -0.788 ; -3.201        ;
; load  ; -0.475 ; -1.771        ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -4.989 ; -39.912       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.858 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; load  ; -1.631 ; -28.515               ;
; clock ; -1.631 ; -23.627               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                            ;
+--------+-----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.094 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; clock       ; 1.000        ; -0.961     ; 2.171      ;
; -2.006 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; clock       ; 1.000        ; -0.961     ; 2.083      ;
; -1.881 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 1.000        ; -1.418     ; 1.501      ;
; -1.855 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; clock       ; 1.000        ; -0.961     ; 1.932      ;
; -1.781 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 1.000        ; -0.648     ; 2.171      ;
; -1.711 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; clock       ; 1.000        ; -0.961     ; 1.788      ;
; -1.698 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 1.000        ; -1.418     ; 1.318      ;
; -1.693 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 1.000        ; -0.648     ; 2.083      ;
; -1.688 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 1.000        ; -1.418     ; 1.308      ;
; -1.590 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; 1.000        ; -0.481     ; 2.147      ;
; -1.590 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 1.000        ; -0.481     ; 2.147      ;
; -1.590 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 1.000        ; -0.481     ; 2.147      ;
; -1.590 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 1.000        ; -0.481     ; 2.147      ;
; -1.568 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 1.000        ; -1.105     ; 1.501      ;
; -1.566 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[0]                     ; clock        ; clock       ; 1.000        ; -0.457     ; 2.147      ;
; -1.566 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[1]                     ; clock        ; clock       ; 1.000        ; -0.457     ; 2.147      ;
; -1.566 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 1.000        ; -0.457     ; 2.147      ;
; -1.566 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 1.000        ; -0.457     ; 2.147      ;
; -1.542 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 1.000        ; -0.648     ; 1.932      ;
; -1.469 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[1]                     ; clock        ; clock       ; 1.000        ; -1.418     ; 1.089      ;
; -1.468 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 1.000        ; -1.418     ; 1.088      ;
; -1.466 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 1.000        ; -1.418     ; 1.086      ;
; -1.398 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 1.000        ; -0.648     ; 1.788      ;
; -1.385 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 1.000        ; -1.105     ; 1.318      ;
; -1.375 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 1.000        ; -1.105     ; 1.308      ;
; -1.321 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 1.000        ; -1.418     ; 0.941      ;
; -1.320 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 1.000        ; -1.418     ; 0.940      ;
; -1.319 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[1]                     ; clock        ; clock       ; 1.000        ; -1.418     ; 0.939      ;
; -1.318 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[0]                     ; clock        ; clock       ; 1.000        ; -1.418     ; 0.938      ;
; -1.156 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 1.000        ; -1.105     ; 1.089      ;
; -1.155 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 1.000        ; -1.105     ; 1.088      ;
; -1.153 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 1.000        ; -1.105     ; 1.086      ;
; -1.121 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 2.159      ;
; -1.058 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 2.096      ;
; -1.041 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 2.079      ;
; -1.008 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 1.000        ; -1.105     ; 0.941      ;
; -1.007 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 1.000        ; -1.105     ; 0.940      ;
; -1.006 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 1.000        ; -1.105     ; 0.939      ;
; -1.005 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; 1.000        ; -1.105     ; 0.938      ;
; -0.984 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 2.022      ;
; -0.978 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 2.016      ;
; -0.961 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.999      ;
; -0.943 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.981      ;
; -0.904 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.942      ;
; -0.898 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.936      ;
; -0.886 ; bitbang16:U1|nextPos[0]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 1.000        ; 1.418      ; 3.342      ;
; -0.881 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.919      ;
; -0.863 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.901      ;
; -0.841 ; bitbang16:U1|nextPos[1]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 1.000        ; 1.418      ; 3.297      ;
; -0.825 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.863      ;
; -0.824 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.862      ;
; -0.818 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.856      ;
; -0.801 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.839      ;
; -0.784 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.822      ;
; -0.783 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.821      ;
; -0.745 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.783      ;
; -0.744 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.782      ;
; -0.738 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.776      ;
; -0.721 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.759      ;
; -0.712 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.750      ;
; -0.704 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.742      ;
; -0.703 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.741      ;
; -0.665 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.703      ;
; -0.664 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.702      ;
; -0.658 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.696      ;
; -0.290 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.328      ;
; -0.279 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.317      ;
; -0.271 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.309      ;
; -0.270 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.308      ;
; -0.241 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.279      ;
; -0.233 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.271      ;
; -0.232 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.270      ;
; -0.226 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1]     ; clock        ; clock       ; 1.000        ; 0.000      ; 1.264      ;
; -0.208 ; bitbang16:U1|reg16bit:Reg_data|val[14]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 2.658      ;
; -0.104 ; bitbang16:U1|reg16bit:Reg_data|val[13]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 2.554      ;
; -0.045 ; bitbang16:U1|reg16bit:Reg_data|val[9]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 2.495      ;
; -0.032 ; bitbang16:U1|reg16bit:Reg_data|val[15]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 2.482      ;
; 0.001  ; load                                    ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; 0.500        ; 2.920      ; 3.457      ;
; 0.001  ; load                                    ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 0.500        ; 2.920      ; 3.457      ;
; 0.001  ; load                                    ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 0.500        ; 2.920      ; 3.457      ;
; 0.001  ; load                                    ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.500        ; 2.920      ; 3.457      ;
; 0.005  ; bitbang16:U1|reg16bit:Reg_data|val[1]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 2.445      ;
; 0.038  ; bitbang16:U1|reg16bit:Reg_data|val[6]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 2.412      ;
; 0.090  ; bitbang16:U1|reg16bit:Reg_data|val[10]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 2.360      ;
; 0.134  ; bitbang16:U1|reg16bit:Reg_data|val[11]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 2.316      ;
; 0.154  ; bitbang16:U1|reg16bit:Reg_data|val[4]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 2.296      ;
; 0.184  ; bitbang16:U1|reg16bit:Reg_data|val[3]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 2.266      ;
; 0.215  ; bitbang16:U1|reg16bit:Reg_data|val[7]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 2.235      ;
; 0.307  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.731      ;
; 0.356  ; bitbang16:U1|reg16bit:Reg_data|val[0]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 2.094      ;
; 0.455  ; bitbang16:U1|reg16bit:Reg_data|val[12]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 1.995      ;
; 0.501  ; load                                    ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; 1.000        ; 2.920      ; 3.457      ;
; 0.501  ; load                                    ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 1.000        ; 2.920      ; 3.457      ;
; 0.501  ; load                                    ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 1.000        ; 2.920      ; 3.457      ;
; 0.501  ; load                                    ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 1.000        ; 2.920      ; 3.457      ;
; 0.606  ; bitbang16:U1|reg16bit:Reg_data|val[8]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 1.844      ;
; 0.668  ; bitbang16:U1|nextPos[2]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 1.000        ; 1.418      ; 1.788      ;
; 0.682  ; bitbang16:U1|reg16bit:Reg_data|val[5]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 1.768      ;
; 0.719  ; bitbang16:U1|nextPos[3]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 1.000        ; 1.418      ; 1.737      ;
; 0.877  ; bitbang16:U1|reg16bit:Reg_data|val[2]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 1.412      ; 1.573      ;
+--------+-----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'load'                                                                                                                                            ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.070 ; bitbang16:U1|reg4bit:Reg_pos|val[3]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 1.000        ; -0.937     ; 2.171      ;
; -1.982 ; bitbang16:U1|reg4bit:Reg_pos|val[0]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 1.000        ; -0.937     ; 2.083      ;
; -1.831 ; bitbang16:U1|reg4bit:Reg_pos|val[1]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 1.000        ; -0.937     ; 1.932      ;
; -1.757 ; bitbang16:U1|reg4bit:Reg_pos|val[3]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 1.000        ; -0.624     ; 2.171      ;
; -1.687 ; bitbang16:U1|reg4bit:Reg_pos|val[2]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 1.000        ; -0.937     ; 1.788      ;
; -1.669 ; bitbang16:U1|reg4bit:Reg_pos|val[0]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 1.000        ; -0.624     ; 2.083      ;
; -1.518 ; bitbang16:U1|reg4bit:Reg_pos|val[1]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 1.000        ; -0.624     ; 1.932      ;
; -1.374 ; bitbang16:U1|reg4bit:Reg_pos|val[2]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 1.000        ; -0.624     ; 1.788      ;
; -1.199 ; bitbang16:U1|nextPos[0]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 1.000        ; 1.105      ; 3.342      ;
; -1.154 ; bitbang16:U1|nextPos[1]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 1.000        ; 1.105      ; 3.297      ;
; -0.521 ; bitbang16:U1|reg16bit:Reg_data|val[14] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 2.658      ;
; -0.417 ; bitbang16:U1|reg16bit:Reg_data|val[13] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 2.554      ;
; -0.358 ; bitbang16:U1|reg16bit:Reg_data|val[9]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 2.495      ;
; -0.345 ; bitbang16:U1|reg16bit:Reg_data|val[15] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 2.482      ;
; -0.308 ; bitbang16:U1|reg16bit:Reg_data|val[1]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 2.445      ;
; -0.275 ; bitbang16:U1|reg16bit:Reg_data|val[6]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 2.412      ;
; -0.223 ; bitbang16:U1|reg16bit:Reg_data|val[10] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 2.360      ;
; -0.179 ; bitbang16:U1|reg16bit:Reg_data|val[11] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 2.316      ;
; -0.159 ; bitbang16:U1|reg16bit:Reg_data|val[4]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 2.296      ;
; -0.129 ; bitbang16:U1|reg16bit:Reg_data|val[3]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 2.266      ;
; -0.098 ; bitbang16:U1|reg16bit:Reg_data|val[7]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 2.235      ;
; 0.043  ; bitbang16:U1|reg16bit:Reg_data|val[0]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 2.094      ;
; 0.142  ; bitbang16:U1|reg16bit:Reg_data|val[12] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 1.995      ;
; 0.293  ; bitbang16:U1|reg16bit:Reg_data|val[8]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 1.844      ;
; 0.355  ; bitbang16:U1|nextPos[2]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 1.000        ; 1.105      ; 1.788      ;
; 0.369  ; bitbang16:U1|reg16bit:Reg_data|val[5]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 1.768      ;
; 0.406  ; bitbang16:U1|nextPos[3]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 1.000        ; 1.105      ; 1.737      ;
; 0.564  ; bitbang16:U1|reg16bit:Reg_data|val[2]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 1.099      ; 1.573      ;
; 1.112  ; bitbang16:U1|nextPos[2]                ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ; clock        ; load        ; 1.000        ; 1.105      ; 1.031      ;
; 1.214  ; bitbang16:U1|nextPos[1]                ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ; clock        ; load        ; 1.000        ; 1.105      ; 0.929      ;
; 1.226  ; bitbang16:U1|nextPos[3]                ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ; clock        ; load        ; 1.000        ; 1.105      ; 0.917      ;
; 1.227  ; bitbang16:U1|nextPos[0]                ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ; clock        ; load        ; 1.000        ; 1.105      ; 0.916      ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                             ;
+--------+-----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.788 ; bitbang16:U1|nextPos[0]                 ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ; clock        ; clock       ; 0.000        ; 1.418      ; 0.916      ;
; -0.787 ; bitbang16:U1|nextPos[3]                 ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ; clock        ; clock       ; 0.000        ; 1.418      ; 0.917      ;
; -0.775 ; bitbang16:U1|nextPos[1]                 ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ; clock        ; clock       ; 0.000        ; 1.418      ; 0.929      ;
; -0.673 ; bitbang16:U1|nextPos[2]                 ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ; clock        ; clock       ; 0.000        ; 1.418      ; 1.031      ;
; -0.178 ; bitbang16:U1|nextPos[3]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 0.000        ; 1.418      ; 1.526      ;
; -0.125 ; bitbang16:U1|reg16bit:Reg_data|val[2]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 1.573      ;
; 0.070  ; bitbang16:U1|reg16bit:Reg_data|val[5]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 1.768      ;
; 0.084  ; bitbang16:U1|nextPos[2]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 0.000        ; 1.418      ; 1.788      ;
; 0.146  ; bitbang16:U1|reg16bit:Reg_data|val[8]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 1.844      ;
; 0.187  ; load                                    ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 0.000        ; 2.920      ; 3.393      ;
; 0.187  ; load                                    ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 0.000        ; 2.920      ; 3.393      ;
; 0.187  ; load                                    ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.000        ; 2.920      ; 3.393      ;
; 0.195  ; load                                    ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; 0.000        ; 2.920      ; 3.401      ;
; 0.297  ; bitbang16:U1|reg16bit:Reg_data|val[12]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 1.995      ;
; 0.396  ; bitbang16:U1|reg16bit:Reg_data|val[0]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 2.094      ;
; 0.445  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.537  ; bitbang16:U1|reg16bit:Reg_data|val[7]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 2.235      ;
; 0.568  ; bitbang16:U1|reg16bit:Reg_data|val[3]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 2.266      ;
; 0.598  ; bitbang16:U1|reg16bit:Reg_data|val[4]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 2.296      ;
; 0.618  ; bitbang16:U1|reg16bit:Reg_data|val[11]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 2.316      ;
; 0.662  ; bitbang16:U1|reg16bit:Reg_data|val[10]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 2.360      ;
; 0.687  ; load                                    ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; -0.500       ; 2.920      ; 3.393      ;
; 0.687  ; load                                    ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; -0.500       ; 2.920      ; 3.393      ;
; 0.687  ; load                                    ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; -0.500       ; 2.920      ; 3.393      ;
; 0.695  ; load                                    ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; -0.500       ; 2.920      ; 3.401      ;
; 0.714  ; bitbang16:U1|reg16bit:Reg_data|val[6]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 2.412      ;
; 0.730  ; bitbang16:U1|nextPos[0]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 0.000        ; 1.418      ; 2.434      ;
; 0.747  ; bitbang16:U1|reg16bit:Reg_data|val[1]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 2.445      ;
; 0.784  ; bitbang16:U1|reg16bit:Reg_data|val[15]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 2.482      ;
; 0.797  ; bitbang16:U1|reg16bit:Reg_data|val[9]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 2.495      ;
; 0.856  ; bitbang16:U1|reg16bit:Reg_data|val[13]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 2.554      ;
; 0.960  ; bitbang16:U1|reg16bit:Reg_data|val[14]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 1.412      ; 2.658      ;
; 0.978  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.264      ;
; 0.984  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.270      ;
; 0.985  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.271      ;
; 0.993  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.279      ;
; 1.022  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.308      ;
; 1.023  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.309      ;
; 1.031  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.317      ;
; 1.042  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.328      ;
; 1.104  ; bitbang16:U1|nextPos[1]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 0.000        ; 1.418      ; 2.808      ;
; 1.410  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.696      ;
; 1.416  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.702      ;
; 1.417  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.703      ;
; 1.455  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.741      ;
; 1.456  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.742      ;
; 1.464  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.750      ;
; 1.473  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.759      ;
; 1.490  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.776      ;
; 1.496  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.782      ;
; 1.497  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.783      ;
; 1.535  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.821      ;
; 1.536  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.822      ;
; 1.553  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.839      ;
; 1.570  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.856      ;
; 1.576  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.862      ;
; 1.577  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.863      ;
; 1.615  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.901      ;
; 1.633  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.919      ;
; 1.650  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.936      ;
; 1.656  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.942      ;
; 1.695  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.981      ;
; 1.713  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 1.999      ;
; 1.730  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 2.016      ;
; 1.736  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 2.022      ;
; 1.757  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; 0.000        ; -1.105     ; 0.938      ;
; 1.758  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 0.000        ; -1.105     ; 0.939      ;
; 1.759  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.000        ; -1.105     ; 0.940      ;
; 1.760  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 0.000        ; -1.105     ; 0.941      ;
; 1.793  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 2.079      ;
; 1.810  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 2.096      ;
; 1.873  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 2.159      ;
; 1.905  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 0.000        ; -1.105     ; 1.086      ;
; 1.907  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.000        ; -1.105     ; 1.088      ;
; 1.908  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 0.000        ; -1.105     ; 1.089      ;
; 2.070  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[0]                     ; clock        ; clock       ; 0.000        ; -1.418     ; 0.938      ;
; 2.071  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[1]                     ; clock        ; clock       ; 0.000        ; -1.418     ; 0.939      ;
; 2.072  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 0.000        ; -1.418     ; 0.940      ;
; 2.073  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 0.000        ; -1.418     ; 0.941      ;
; 2.127  ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.000        ; -1.105     ; 1.308      ;
; 2.137  ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 0.000        ; -1.105     ; 1.318      ;
; 2.150  ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 0.000        ; -0.648     ; 1.788      ;
; 2.218  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 0.000        ; -1.418     ; 1.086      ;
; 2.220  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 0.000        ; -1.418     ; 1.088      ;
; 2.221  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[1]                     ; clock        ; clock       ; 0.000        ; -1.418     ; 1.089      ;
; 2.294  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 0.000        ; -0.648     ; 1.932      ;
; 2.318  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[0]                     ; clock        ; clock       ; 0.000        ; -0.457     ; 2.147      ;
; 2.318  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[1]                     ; clock        ; clock       ; 0.000        ; -0.457     ; 2.147      ;
; 2.318  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 0.000        ; -0.457     ; 2.147      ;
; 2.318  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 0.000        ; -0.457     ; 2.147      ;
; 2.320  ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.000        ; -1.105     ; 1.501      ;
; 2.342  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; 0.000        ; -0.481     ; 2.147      ;
; 2.342  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 0.000        ; -0.481     ; 2.147      ;
; 2.342  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 0.000        ; -0.481     ; 2.147      ;
; 2.342  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.000        ; -0.481     ; 2.147      ;
; 2.440  ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 0.000        ; -1.418     ; 1.308      ;
; 2.445  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 0.000        ; -0.648     ; 2.083      ;
; 2.450  ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 0.000        ; -1.418     ; 1.318      ;
; 2.463  ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; clock       ; 0.000        ; -0.961     ; 1.788      ;
; 2.533  ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 0.000        ; -0.648     ; 2.171      ;
+--------+-----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'load'                                                                                                                                             ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.475 ; bitbang16:U1|nextPos[0]                ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ; clock        ; load        ; 0.000        ; 1.105      ; 0.916      ;
; -0.474 ; bitbang16:U1|nextPos[3]                ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ; clock        ; load        ; 0.000        ; 1.105      ; 0.917      ;
; -0.462 ; bitbang16:U1|nextPos[1]                ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ; clock        ; load        ; 0.000        ; 1.105      ; 0.929      ;
; -0.360 ; bitbang16:U1|nextPos[2]                ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ; clock        ; load        ; 0.000        ; 1.105      ; 1.031      ;
; 0.135  ; bitbang16:U1|nextPos[3]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 0.000        ; 1.105      ; 1.526      ;
; 0.188  ; bitbang16:U1|reg16bit:Reg_data|val[2]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 1.573      ;
; 0.383  ; bitbang16:U1|reg16bit:Reg_data|val[5]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 1.768      ;
; 0.397  ; bitbang16:U1|nextPos[2]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 0.000        ; 1.105      ; 1.788      ;
; 0.459  ; bitbang16:U1|reg16bit:Reg_data|val[8]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 1.844      ;
; 0.610  ; bitbang16:U1|reg16bit:Reg_data|val[12] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 1.995      ;
; 0.709  ; bitbang16:U1|reg16bit:Reg_data|val[0]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 2.094      ;
; 0.850  ; bitbang16:U1|reg16bit:Reg_data|val[7]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 2.235      ;
; 0.881  ; bitbang16:U1|reg16bit:Reg_data|val[3]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 2.266      ;
; 0.911  ; bitbang16:U1|reg16bit:Reg_data|val[4]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 2.296      ;
; 0.931  ; bitbang16:U1|reg16bit:Reg_data|val[11] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 2.316      ;
; 0.975  ; bitbang16:U1|reg16bit:Reg_data|val[10] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 2.360      ;
; 1.027  ; bitbang16:U1|reg16bit:Reg_data|val[6]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 2.412      ;
; 1.043  ; bitbang16:U1|nextPos[0]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 0.000        ; 1.105      ; 2.434      ;
; 1.060  ; bitbang16:U1|reg16bit:Reg_data|val[1]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 2.445      ;
; 1.097  ; bitbang16:U1|reg16bit:Reg_data|val[15] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 2.482      ;
; 1.110  ; bitbang16:U1|reg16bit:Reg_data|val[9]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 2.495      ;
; 1.169  ; bitbang16:U1|reg16bit:Reg_data|val[13] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 2.554      ;
; 1.273  ; bitbang16:U1|reg16bit:Reg_data|val[14] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 1.099      ; 2.658      ;
; 1.417  ; bitbang16:U1|nextPos[1]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 0.000        ; 1.105      ; 2.808      ;
; 2.126  ; bitbang16:U1|reg4bit:Reg_pos|val[2]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 0.000        ; -0.624     ; 1.788      ;
; 2.270  ; bitbang16:U1|reg4bit:Reg_pos|val[1]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 0.000        ; -0.624     ; 1.932      ;
; 2.421  ; bitbang16:U1|reg4bit:Reg_pos|val[0]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 0.000        ; -0.624     ; 2.083      ;
; 2.439  ; bitbang16:U1|reg4bit:Reg_pos|val[2]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 0.000        ; -0.937     ; 1.788      ;
; 2.509  ; bitbang16:U1|reg4bit:Reg_pos|val[3]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 0.000        ; -0.624     ; 2.171      ;
; 2.583  ; bitbang16:U1|reg4bit:Reg_pos|val[1]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 0.000        ; -0.937     ; 1.932      ;
; 2.734  ; bitbang16:U1|reg4bit:Reg_pos|val[0]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 0.000        ; -0.937     ; 2.083      ;
; 2.822  ; bitbang16:U1|reg4bit:Reg_pos|val[3]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 0.000        ; -0.937     ; 2.171      ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock'                                                                                                                                     ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.989 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.672      ;
; -4.989 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.672      ;
; -4.989 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.672      ;
; -4.989 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.672      ;
; -4.989 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.672      ;
; -4.989 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.672      ;
; -4.989 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.672      ;
; -4.989 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.672      ;
; -4.901 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.584      ;
; -4.901 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.584      ;
; -4.901 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.584      ;
; -4.901 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.584      ;
; -4.901 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.584      ;
; -4.901 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.584      ;
; -4.901 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.584      ;
; -4.901 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.584      ;
; -4.750 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.433      ;
; -4.750 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.433      ;
; -4.750 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.433      ;
; -4.750 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.433      ;
; -4.750 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.433      ;
; -4.750 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.433      ;
; -4.750 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.433      ;
; -4.750 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.433      ;
; -4.676 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 1.000        ; -2.042     ; 3.672      ;
; -4.676 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 1.000        ; -2.042     ; 3.672      ;
; -4.676 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 1.000        ; -2.042     ; 3.672      ;
; -4.676 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 1.000        ; -2.042     ; 3.672      ;
; -4.676 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 1.000        ; -2.042     ; 3.672      ;
; -4.676 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 1.000        ; -2.042     ; 3.672      ;
; -4.676 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 1.000        ; -2.042     ; 3.672      ;
; -4.676 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 1.000        ; -2.042     ; 3.672      ;
; -4.606 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.289      ;
; -4.606 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.289      ;
; -4.606 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.289      ;
; -4.606 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.289      ;
; -4.606 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.289      ;
; -4.606 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.289      ;
; -4.606 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.289      ;
; -4.606 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; -2.355     ; 3.289      ;
; -4.588 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 1.000        ; -2.042     ; 3.584      ;
; -4.588 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 1.000        ; -2.042     ; 3.584      ;
; -4.588 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 1.000        ; -2.042     ; 3.584      ;
; -4.588 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 1.000        ; -2.042     ; 3.584      ;
; -4.588 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 1.000        ; -2.042     ; 3.584      ;
; -4.588 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 1.000        ; -2.042     ; 3.584      ;
; -4.588 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 1.000        ; -2.042     ; 3.584      ;
; -4.588 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 1.000        ; -2.042     ; 3.584      ;
; -4.437 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 1.000        ; -2.042     ; 3.433      ;
; -4.437 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 1.000        ; -2.042     ; 3.433      ;
; -4.437 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 1.000        ; -2.042     ; 3.433      ;
; -4.437 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 1.000        ; -2.042     ; 3.433      ;
; -4.437 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 1.000        ; -2.042     ; 3.433      ;
; -4.437 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 1.000        ; -2.042     ; 3.433      ;
; -4.437 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 1.000        ; -2.042     ; 3.433      ;
; -4.437 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 1.000        ; -2.042     ; 3.433      ;
; -4.293 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 1.000        ; -2.042     ; 3.289      ;
; -4.293 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 1.000        ; -2.042     ; 3.289      ;
; -4.293 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 1.000        ; -2.042     ; 3.289      ;
; -4.293 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 1.000        ; -2.042     ; 3.289      ;
; -4.293 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 1.000        ; -2.042     ; 3.289      ;
; -4.293 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 1.000        ; -2.042     ; 3.289      ;
; -4.293 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 1.000        ; -2.042     ; 3.289      ;
; -4.293 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 1.000        ; -2.042     ; 3.289      ;
; -3.834 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.872      ;
; -3.834 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.872      ;
; -3.834 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.872      ;
; -3.834 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.872      ;
; -3.834 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.872      ;
; -3.834 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.872      ;
; -3.834 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.872      ;
; -3.834 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.872      ;
; -3.811 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.849      ;
; -3.811 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.849      ;
; -3.811 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.849      ;
; -3.811 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.849      ;
; -3.811 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.849      ;
; -3.811 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.849      ;
; -3.811 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.849      ;
; -3.811 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.849      ;
; -3.790 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 1.000        ; -1.418     ; 3.410      ;
; -3.790 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 1.000        ; -1.418     ; 3.410      ;
; -3.790 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 1.000        ; -1.418     ; 3.410      ;
; -3.790 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 1.000        ; -1.418     ; 3.410      ;
; -3.790 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 1.000        ; -1.418     ; 3.410      ;
; -3.790 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 1.000        ; -1.418     ; 3.410      ;
; -3.790 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 1.000        ; -1.418     ; 3.410      ;
; -3.790 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 1.000        ; -1.418     ; 3.410      ;
; -3.766 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; -1.394     ; 3.410      ;
; -3.766 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; -1.394     ; 3.410      ;
; -3.766 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; -1.394     ; 3.410      ;
; -3.766 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; -1.394     ; 3.410      ;
; -3.766 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; -1.394     ; 3.410      ;
; -3.766 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; -1.394     ; 3.410      ;
; -3.766 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; -1.394     ; 3.410      ;
; -3.766 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; -1.394     ; 3.410      ;
; -3.686 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.724      ;
; -3.686 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.724      ;
; -3.686 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.724      ;
; -3.686 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 4.724      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock'                                                                                                                                     ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.858 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 1.983      ; 3.127      ;
; 0.858 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 1.983      ; 3.127      ;
; 0.858 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 1.983      ; 3.127      ;
; 0.858 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 1.983      ; 3.127      ;
; 0.858 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 1.983      ; 3.127      ;
; 0.858 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 1.983      ; 3.127      ;
; 0.858 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 1.983      ; 3.127      ;
; 0.858 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 1.983      ; 3.127      ;
; 0.988 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 0.000        ; 1.983      ; 3.257      ;
; 0.988 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 0.000        ; 1.983      ; 3.257      ;
; 0.988 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 0.000        ; 1.983      ; 3.257      ;
; 0.988 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 0.000        ; 1.983      ; 3.257      ;
; 0.988 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 0.000        ; 1.983      ; 3.257      ;
; 0.988 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 0.000        ; 1.983      ; 3.257      ;
; 0.988 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 0.000        ; 1.983      ; 3.257      ;
; 0.988 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 0.000        ; 1.983      ; 3.257      ;
; 1.358 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; -0.500       ; 1.983      ; 3.127      ;
; 1.358 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; -0.500       ; 1.983      ; 3.127      ;
; 1.358 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; -0.500       ; 1.983      ; 3.127      ;
; 1.358 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; -0.500       ; 1.983      ; 3.127      ;
; 1.358 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; -0.500       ; 1.983      ; 3.127      ;
; 1.358 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; -0.500       ; 1.983      ; 3.127      ;
; 1.358 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; -0.500       ; 1.983      ; 3.127      ;
; 1.358 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; -0.500       ; 1.983      ; 3.127      ;
; 1.488 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; -0.500       ; 1.983      ; 3.257      ;
; 1.488 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; -0.500       ; 1.983      ; 3.257      ;
; 1.488 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; -0.500       ; 1.983      ; 3.257      ;
; 1.488 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; -0.500       ; 1.983      ; 3.257      ;
; 1.488 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; -0.500       ; 1.983      ; 3.257      ;
; 1.488 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; -0.500       ; 1.983      ; 3.257      ;
; 1.488 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; -0.500       ; 1.983      ; 3.257      ;
; 1.488 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; -0.500       ; 1.983      ; 3.257      ;
; 3.218 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; -1.394     ; 2.110      ;
; 3.218 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; -1.394     ; 2.110      ;
; 3.218 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; -1.394     ; 2.110      ;
; 3.218 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; -1.394     ; 2.110      ;
; 3.218 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; -1.394     ; 2.110      ;
; 3.218 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; -1.394     ; 2.110      ;
; 3.218 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; -1.394     ; 2.110      ;
; 3.218 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; -1.394     ; 2.110      ;
; 3.242 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 0.000        ; -1.418     ; 2.110      ;
; 3.242 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 0.000        ; -1.418     ; 2.110      ;
; 3.242 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 0.000        ; -1.418     ; 2.110      ;
; 3.242 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 0.000        ; -1.418     ; 2.110      ;
; 3.242 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 0.000        ; -1.418     ; 2.110      ;
; 3.242 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 0.000        ; -1.418     ; 2.110      ;
; 3.242 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 0.000        ; -1.418     ; 2.110      ;
; 3.242 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 0.000        ; -1.418     ; 2.110      ;
; 3.304 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.590      ;
; 3.304 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.590      ;
; 3.304 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.590      ;
; 3.304 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.590      ;
; 3.304 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.590      ;
; 3.304 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.590      ;
; 3.304 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.590      ;
; 3.304 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.590      ;
; 3.359 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.645      ;
; 3.359 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.645      ;
; 3.359 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.645      ;
; 3.359 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.645      ;
; 3.359 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.645      ;
; 3.359 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.645      ;
; 3.359 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.645      ;
; 3.359 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.645      ;
; 3.436 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.722      ;
; 3.436 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.722      ;
; 3.436 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.722      ;
; 3.436 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.722      ;
; 3.436 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.722      ;
; 3.436 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.722      ;
; 3.436 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.722      ;
; 3.436 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 3.722      ;
; 3.784 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.070      ;
; 3.784 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.070      ;
; 3.784 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.070      ;
; 3.784 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.070      ;
; 3.784 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.070      ;
; 3.784 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.070      ;
; 3.784 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.070      ;
; 3.784 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.070      ;
; 4.284 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.570      ;
; 4.284 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.570      ;
; 4.284 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.570      ;
; 4.284 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.570      ;
; 4.284 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.570      ;
; 4.284 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.570      ;
; 4.284 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.570      ;
; 4.284 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.570      ;
; 4.438 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.724      ;
; 4.438 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.724      ;
; 4.438 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.724      ;
; 4.438 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.724      ;
; 4.438 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.724      ;
; 4.438 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.724      ;
; 4.438 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.724      ;
; 4.438 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.724      ;
; 4.563 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.849      ;
; 4.563 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.849      ;
; 4.563 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.849      ;
; 4.563 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 4.849      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'load'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; load  ; Rise       ; load                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[10]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[10]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[11]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[11]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[12]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[12]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[13]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[13]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[14]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[14]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[15]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[15]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[6]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[6]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[7]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[7]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[8]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[8]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[9]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[9]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg1bit:Reg_run|val            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg1bit:Reg_run|val            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_pos|val[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_pos|val[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_pos|val[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_pos|val[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_pos|val[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_pos|val[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_pos|val[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_pos|val[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_run|val|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_run|val|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|U1|Reg_val|val|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|U1|Reg_val|val|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|loadNext|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|loadNext|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|loadNext|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|loadNext|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|loadNext~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|loadNext~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|loadNext~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|loadNext~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|loadRun|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|loadRun|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|loadRun|dataa                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clock ; Rise       ; clock                                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|nextPos[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|nextPos[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|nextPos[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|nextPos[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|nextPos[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|nextPos[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|nextPos[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|nextPos[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|reg1bit:Reg_run|val            ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|reg1bit:Reg_run|val            ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|Reg_pos|val[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|Reg_pos|val[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|Reg_pos|val[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|Reg_pos|val[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|Reg_pos|val[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|Reg_pos|val[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|Reg_pos|val[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|Reg_pos|val[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|Reg_run|val|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|Reg_run|val|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|Reg_val|val|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|Reg_val|val|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|loadNext|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|loadNext|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|loadNext|dataa                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|loadNext|dataa                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|loadNext~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|loadNext~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|loadNext~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|loadNext~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|loadRun|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|loadRun|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|loadRun|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|loadRun|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|nextPos[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|nextPos[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|nextPos[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|nextPos[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|nextPos[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|nextPos[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|nextPos[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|nextPos[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; load        ; clock      ; 0.499 ; 0.499 ; Rise       ; clock           ;
; dataIn[*]   ; load       ; 5.962 ; 5.962 ; Rise       ; load            ;
;  dataIn[0]  ; load       ; 1.223 ; 1.223 ; Rise       ; load            ;
;  dataIn[1]  ; load       ; 1.884 ; 1.884 ; Rise       ; load            ;
;  dataIn[2]  ; load       ; 5.401 ; 5.401 ; Rise       ; load            ;
;  dataIn[3]  ; load       ; 3.787 ; 3.787 ; Rise       ; load            ;
;  dataIn[4]  ; load       ; 5.144 ; 5.144 ; Rise       ; load            ;
;  dataIn[5]  ; load       ; 4.957 ; 4.957 ; Rise       ; load            ;
;  dataIn[6]  ; load       ; 5.916 ; 5.916 ; Rise       ; load            ;
;  dataIn[7]  ; load       ; 4.995 ; 4.995 ; Rise       ; load            ;
;  dataIn[8]  ; load       ; 5.725 ; 5.725 ; Rise       ; load            ;
;  dataIn[9]  ; load       ; 5.893 ; 5.893 ; Rise       ; load            ;
;  dataIn[10] ; load       ; 5.962 ; 5.962 ; Rise       ; load            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; load        ; clock      ; -0.187 ; -0.187 ; Rise       ; clock           ;
; dataIn[*]   ; load       ; -0.775 ; -0.775 ; Rise       ; load            ;
;  dataIn[0]  ; load       ; -0.775 ; -0.775 ; Rise       ; load            ;
;  dataIn[1]  ; load       ; -0.793 ; -0.793 ; Rise       ; load            ;
;  dataIn[2]  ; load       ; -3.840 ; -3.840 ; Rise       ; load            ;
;  dataIn[3]  ; load       ; -3.394 ; -3.394 ; Rise       ; load            ;
;  dataIn[4]  ; load       ; -3.561 ; -3.561 ; Rise       ; load            ;
;  dataIn[5]  ; load       ; -3.561 ; -3.561 ; Rise       ; load            ;
;  dataIn[6]  ; load       ; -3.532 ; -3.532 ; Rise       ; load            ;
;  dataIn[7]  ; load       ; -3.814 ; -3.814 ; Rise       ; load            ;
;  dataIn[8]  ; load       ; -3.362 ; -3.362 ; Rise       ; load            ;
;  dataIn[9]  ; load       ; -3.519 ; -3.519 ; Rise       ; load            ;
;  dataIn[10] ; load       ; -3.557 ; -3.557 ; Rise       ; load            ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; debug     ; clock      ; 9.987  ; 9.987  ; Rise       ; clock           ;
; out       ; clock      ; 10.252 ; 10.252 ; Rise       ; clock           ;
; debug     ; load       ; 9.674  ; 9.674  ; Rise       ; load            ;
; out       ; load       ; 9.939  ; 9.939  ; Rise       ; load            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; debug     ; clock      ; 9.604 ; 9.604 ; Rise       ; clock           ;
; out       ; clock      ; 6.965 ; 6.965 ; Rise       ; clock           ;
; debug     ; load       ; 9.291 ; 9.291 ; Rise       ; load            ;
; out       ; load       ; 9.837 ; 9.837 ; Rise       ; load            ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -0.550 ; -0.790        ;
; load  ; -0.549 ; -0.549        ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -0.337 ; -2.466        ;
; load  ; -0.224 ; -0.823        ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.665 ; -13.320       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.275 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; load  ; -1.380 ; -23.380               ;
; clock ; -1.380 ; -19.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                            ;
+--------+-----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.550 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; clock       ; 1.000        ; -0.716     ; 0.866      ;
; -0.534 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; clock       ; 1.000        ; -0.716     ; 0.850      ;
; -0.471 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; clock       ; 1.000        ; -0.716     ; 0.787      ;
; -0.443 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; clock       ; 1.000        ; -0.716     ; 0.759      ;
; -0.437 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 1.000        ; -0.603     ; 0.866      ;
; -0.421 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 1.000        ; -0.603     ; 0.850      ;
; -0.358 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 1.000        ; -0.603     ; 0.787      ;
; -0.330 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 1.000        ; -0.603     ; 0.759      ;
; -0.151 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 1.000        ; -0.581     ; 0.602      ;
; -0.080 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 1.000        ; -0.581     ; 0.531      ;
; -0.075 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 1.000        ; -0.581     ; 0.526      ;
; -0.038 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 1.000        ; -0.468     ; 0.602      ;
; -0.009 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[1]                     ; clock        ; clock       ; 1.000        ; -0.581     ; 0.460      ;
; -0.008 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 1.000        ; -0.581     ; 0.459      ;
; -0.006 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 1.000        ; -0.581     ; 0.457      ;
; 0.033  ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 1.000        ; -0.468     ; 0.531      ;
; 0.038  ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 1.000        ; -0.468     ; 0.526      ;
; 0.041  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 1.000        ; -0.581     ; 0.410      ;
; 0.042  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[0]                     ; clock        ; clock       ; 1.000        ; -0.581     ; 0.409      ;
; 0.042  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 1.000        ; -0.581     ; 0.409      ;
; 0.042  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[1]                     ; clock        ; clock       ; 1.000        ; -0.581     ; 0.409      ;
; 0.104  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 1.000        ; -0.468     ; 0.460      ;
; 0.105  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 1.000        ; -0.468     ; 0.459      ;
; 0.107  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 1.000        ; -0.468     ; 0.457      ;
; 0.154  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 1.000        ; -0.468     ; 0.410      ;
; 0.155  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; 1.000        ; -0.468     ; 0.409      ;
; 0.155  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 1.000        ; -0.468     ; 0.409      ;
; 0.155  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 1.000        ; -0.468     ; 0.409      ;
; 0.177  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.855      ;
; 0.201  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; 1.000        ; 0.134      ; 0.965      ;
; 0.201  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 1.000        ; 0.134      ; 0.965      ;
; 0.201  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 1.000        ; 0.134      ; 0.965      ;
; 0.201  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 1.000        ; 0.134      ; 0.965      ;
; 0.202  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[0]                     ; clock        ; clock       ; 1.000        ; 0.135      ; 0.965      ;
; 0.202  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[1]                     ; clock        ; clock       ; 1.000        ; 0.135      ; 0.965      ;
; 0.202  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 1.000        ; 0.135      ; 0.965      ;
; 0.202  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 1.000        ; 0.135      ; 0.965      ;
; 0.206  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.826      ;
; 0.212  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.820      ;
; 0.235  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.797      ;
; 0.241  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.791      ;
; 0.247  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.785      ;
; 0.258  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.774      ;
; 0.270  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.762      ;
; 0.276  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.756      ;
; 0.282  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.750      ;
; 0.293  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.739      ;
; 0.304  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.728      ;
; 0.305  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.727      ;
; 0.311  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.721      ;
; 0.317  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.715      ;
; 0.327  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.705      ;
; 0.328  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.704      ;
; 0.339  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.693      ;
; 0.340  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.692      ;
; 0.346  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.686      ;
; 0.350  ; bitbang16:U1|nextPos[0]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 1.000        ; 0.581      ; 1.263      ;
; 0.352  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.680      ;
; 0.360  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.672      ;
; 0.362  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.670      ;
; 0.363  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.669      ;
; 0.365  ; bitbang16:U1|nextPos[1]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 1.000        ; 0.581      ; 1.248      ;
; 0.374  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.658      ;
; 0.375  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.657      ;
; 0.381  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.651      ;
; 0.492  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.540      ;
; 0.500  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.532      ;
; 0.502  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.530      ;
; 0.503  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.529      ;
; 0.511  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.521      ;
; 0.512  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.520      ;
; 0.513  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.519      ;
; 0.516  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.516      ;
; 0.592  ; bitbang16:U1|reg16bit:Reg_data|val[14]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 1.018      ;
; 0.618  ; bitbang16:U1|reg16bit:Reg_data|val[15]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.992      ;
; 0.626  ; load                                    ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 0.500        ; 1.653      ; 1.559      ;
; 0.626  ; load                                    ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 0.500        ; 1.653      ; 1.559      ;
; 0.626  ; load                                    ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.500        ; 1.653      ; 1.559      ;
; 0.638  ; load                                    ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; 0.500        ; 1.653      ; 1.547      ;
; 0.641  ; bitbang16:U1|reg16bit:Reg_data|val[13]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.969      ;
; 0.649  ; bitbang16:U1|reg16bit:Reg_data|val[9]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.961      ;
; 0.665  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0]     ; clock        ; clock       ; 1.000        ; 0.000      ; 0.367      ;
; 0.677  ; bitbang16:U1|reg16bit:Reg_data|val[1]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.933      ;
; 0.677  ; bitbang16:U1|reg16bit:Reg_data|val[11]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.933      ;
; 0.694  ; bitbang16:U1|reg16bit:Reg_data|val[6]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.916      ;
; 0.702  ; bitbang16:U1|reg16bit:Reg_data|val[10]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.908      ;
; 0.706  ; bitbang16:U1|reg16bit:Reg_data|val[3]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.904      ;
; 0.720  ; bitbang16:U1|reg16bit:Reg_data|val[7]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.890      ;
; 0.735  ; bitbang16:U1|reg16bit:Reg_data|val[4]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.875      ;
; 0.793  ; bitbang16:U1|reg16bit:Reg_data|val[12]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.817      ;
; 0.806  ; bitbang16:U1|reg16bit:Reg_data|val[0]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.804      ;
; 0.842  ; bitbang16:U1|reg16bit:Reg_data|val[8]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.768      ;
; 0.883  ; bitbang16:U1|reg16bit:Reg_data|val[5]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.727      ;
; 0.912  ; bitbang16:U1|nextPos[2]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 1.000        ; 0.581      ; 0.701      ;
; 0.933  ; bitbang16:U1|nextPos[3]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 1.000        ; 0.581      ; 0.680      ;
; 0.949  ; bitbang16:U1|reg16bit:Reg_data|val[2]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 1.000        ; 0.578      ; 0.661      ;
; 1.126  ; load                                    ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 1.000        ; 1.653      ; 1.559      ;
; 1.126  ; load                                    ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 1.000        ; 1.653      ; 1.559      ;
; 1.126  ; load                                    ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 1.000        ; 1.653      ; 1.559      ;
; 1.135  ; bitbang16:U1|nextPos[2]                 ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ; clock        ; clock       ; 1.000        ; 0.581      ; 0.478      ;
+--------+-----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'load'                                                                                                                                            ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.549 ; bitbang16:U1|reg4bit:Reg_pos|val[3]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 1.000        ; -0.715     ; 0.866      ;
; -0.533 ; bitbang16:U1|reg4bit:Reg_pos|val[0]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 1.000        ; -0.715     ; 0.850      ;
; -0.470 ; bitbang16:U1|reg4bit:Reg_pos|val[1]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 1.000        ; -0.715     ; 0.787      ;
; -0.442 ; bitbang16:U1|reg4bit:Reg_pos|val[2]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 1.000        ; -0.715     ; 0.759      ;
; -0.436 ; bitbang16:U1|reg4bit:Reg_pos|val[3]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 1.000        ; -0.602     ; 0.866      ;
; -0.420 ; bitbang16:U1|reg4bit:Reg_pos|val[0]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 1.000        ; -0.602     ; 0.850      ;
; -0.357 ; bitbang16:U1|reg4bit:Reg_pos|val[1]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 1.000        ; -0.602     ; 0.787      ;
; -0.329 ; bitbang16:U1|reg4bit:Reg_pos|val[2]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 1.000        ; -0.602     ; 0.759      ;
; 0.237  ; bitbang16:U1|nextPos[0]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 1.000        ; 0.468      ; 1.263      ;
; 0.252  ; bitbang16:U1|nextPos[1]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 1.000        ; 0.468      ; 1.248      ;
; 0.479  ; bitbang16:U1|reg16bit:Reg_data|val[14] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 1.018      ;
; 0.505  ; bitbang16:U1|reg16bit:Reg_data|val[15] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.992      ;
; 0.528  ; bitbang16:U1|reg16bit:Reg_data|val[13] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.969      ;
; 0.536  ; bitbang16:U1|reg16bit:Reg_data|val[9]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.961      ;
; 0.564  ; bitbang16:U1|reg16bit:Reg_data|val[1]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.933      ;
; 0.564  ; bitbang16:U1|reg16bit:Reg_data|val[11] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.933      ;
; 0.581  ; bitbang16:U1|reg16bit:Reg_data|val[6]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.916      ;
; 0.589  ; bitbang16:U1|reg16bit:Reg_data|val[10] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.908      ;
; 0.593  ; bitbang16:U1|reg16bit:Reg_data|val[3]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.904      ;
; 0.607  ; bitbang16:U1|reg16bit:Reg_data|val[7]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.890      ;
; 0.622  ; bitbang16:U1|reg16bit:Reg_data|val[4]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.875      ;
; 0.680  ; bitbang16:U1|reg16bit:Reg_data|val[12] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.817      ;
; 0.693  ; bitbang16:U1|reg16bit:Reg_data|val[0]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.804      ;
; 0.729  ; bitbang16:U1|reg16bit:Reg_data|val[8]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.768      ;
; 0.770  ; bitbang16:U1|reg16bit:Reg_data|val[5]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.727      ;
; 0.799  ; bitbang16:U1|nextPos[2]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 1.000        ; 0.468      ; 0.701      ;
; 0.820  ; bitbang16:U1|nextPos[3]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 1.000        ; 0.468      ; 0.680      ;
; 0.836  ; bitbang16:U1|reg16bit:Reg_data|val[2]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 1.000        ; 0.465      ; 0.661      ;
; 1.022  ; bitbang16:U1|nextPos[2]                ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ; clock        ; load        ; 1.000        ; 0.468      ; 0.478      ;
; 1.097  ; bitbang16:U1|nextPos[1]                ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ; clock        ; load        ; 1.000        ; 0.468      ; 0.403      ;
; 1.103  ; bitbang16:U1|nextPos[3]                ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ; clock        ; load        ; 1.000        ; 0.468      ; 0.397      ;
; 1.104  ; bitbang16:U1|nextPos[0]                ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ; clock        ; load        ; 1.000        ; 0.468      ; 0.396      ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                             ;
+--------+-----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.337 ; bitbang16:U1|nextPos[0]                 ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ; clock        ; clock       ; 0.000        ; 0.581      ; 0.396      ;
; -0.336 ; bitbang16:U1|nextPos[3]                 ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ; clock        ; clock       ; 0.000        ; 0.581      ; 0.397      ;
; -0.330 ; bitbang16:U1|nextPos[1]                 ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ; clock        ; clock       ; 0.000        ; 0.581      ; 0.403      ;
; -0.304 ; load                                    ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; 0.000        ; 1.653      ; 1.501      ;
; -0.258 ; load                                    ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 0.000        ; 1.653      ; 1.547      ;
; -0.258 ; load                                    ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 0.000        ; 1.653      ; 1.547      ;
; -0.258 ; load                                    ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.000        ; 1.653      ; 1.547      ;
; -0.255 ; bitbang16:U1|nextPos[2]                 ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ; clock        ; clock       ; 0.000        ; 0.581      ; 0.478      ;
; -0.130 ; bitbang16:U1|nextPos[3]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 0.000        ; 0.581      ; 0.603      ;
; -0.069 ; bitbang16:U1|reg16bit:Reg_data|val[2]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.661      ;
; -0.032 ; bitbang16:U1|nextPos[2]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 0.000        ; 0.581      ; 0.701      ;
; -0.003 ; bitbang16:U1|reg16bit:Reg_data|val[5]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.727      ;
; 0.038  ; bitbang16:U1|reg16bit:Reg_data|val[8]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.768      ;
; 0.074  ; bitbang16:U1|reg16bit:Reg_data|val[0]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.804      ;
; 0.087  ; bitbang16:U1|reg16bit:Reg_data|val[12]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.817      ;
; 0.145  ; bitbang16:U1|reg16bit:Reg_data|val[4]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.875      ;
; 0.160  ; bitbang16:U1|reg16bit:Reg_data|val[7]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.890      ;
; 0.174  ; bitbang16:U1|reg16bit:Reg_data|val[3]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.904      ;
; 0.178  ; bitbang16:U1|reg16bit:Reg_data|val[10]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.908      ;
; 0.186  ; bitbang16:U1|reg16bit:Reg_data|val[6]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.916      ;
; 0.196  ; load                                    ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; -0.500       ; 1.653      ; 1.501      ;
; 0.198  ; bitbang16:U1|nextPos[0]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 0.000        ; 0.581      ; 0.931      ;
; 0.203  ; bitbang16:U1|reg16bit:Reg_data|val[11]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.933      ;
; 0.203  ; bitbang16:U1|reg16bit:Reg_data|val[1]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.933      ;
; 0.215  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.231  ; bitbang16:U1|reg16bit:Reg_data|val[9]   ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.961      ;
; 0.239  ; bitbang16:U1|reg16bit:Reg_data|val[13]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.969      ;
; 0.242  ; load                                    ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; -0.500       ; 1.653      ; 1.547      ;
; 0.242  ; load                                    ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; -0.500       ; 1.653      ; 1.547      ;
; 0.242  ; load                                    ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; -0.500       ; 1.653      ; 1.547      ;
; 0.262  ; bitbang16:U1|reg16bit:Reg_data|val[15]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 0.992      ;
; 0.288  ; bitbang16:U1|reg16bit:Reg_data|val[14]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; clock       ; 0.000        ; 0.578      ; 1.018      ;
; 0.332  ; bitbang16:U1|nextPos[1]                 ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; clock       ; 0.000        ; 0.581      ; 1.065      ;
; 0.364  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.367  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.377  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.532      ;
; 0.388  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.540      ;
; 0.499  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.505  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.658      ;
; 0.517  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.670      ;
; 0.520  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.672      ;
; 0.528  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.680      ;
; 0.534  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.540  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.541  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.693      ;
; 0.552  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.563  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.715      ;
; 0.569  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.575  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.727      ;
; 0.576  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.728      ;
; 0.587  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.739      ;
; 0.598  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.750      ;
; 0.604  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.756      ;
; 0.610  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.762      ;
; 0.622  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.774      ;
; 0.633  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.785      ;
; 0.639  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.791      ;
; 0.645  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.797      ;
; 0.668  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.820      ;
; 0.674  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.826      ;
; 0.678  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[0]                     ; clock        ; clock       ; 0.000        ; 0.135      ; 0.965      ;
; 0.678  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[1]                     ; clock        ; clock       ; 0.000        ; 0.135      ; 0.965      ;
; 0.678  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 0.000        ; 0.135      ; 0.965      ;
; 0.678  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 0.000        ; 0.135      ; 0.965      ;
; 0.679  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; 0.000        ; 0.134      ; 0.965      ;
; 0.679  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 0.000        ; 0.134      ; 0.965      ;
; 0.679  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 0.000        ; 0.134      ; 0.965      ;
; 0.679  ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.000        ; 0.134      ; 0.965      ;
; 0.703  ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ; clock        ; clock       ; 0.000        ; 0.000      ; 0.855      ;
; 0.725  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[0]                     ; load         ; clock       ; 0.000        ; -0.468     ; 0.409      ;
; 0.725  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 0.000        ; -0.468     ; 0.409      ;
; 0.725  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.000        ; -0.468     ; 0.409      ;
; 0.726  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 0.000        ; -0.468     ; 0.410      ;
; 0.773  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 0.000        ; -0.468     ; 0.457      ;
; 0.775  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.000        ; -0.468     ; 0.459      ;
; 0.776  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[1]                     ; load         ; clock       ; 0.000        ; -0.468     ; 0.460      ;
; 0.838  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[0]                     ; clock        ; clock       ; 0.000        ; -0.581     ; 0.409      ;
; 0.838  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[1]                     ; clock        ; clock       ; 0.000        ; -0.581     ; 0.409      ;
; 0.838  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 0.000        ; -0.581     ; 0.409      ;
; 0.839  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 0.000        ; -0.581     ; 0.410      ;
; 0.842  ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.000        ; -0.468     ; 0.526      ;
; 0.847  ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[2]                     ; load         ; clock       ; 0.000        ; -0.468     ; 0.531      ;
; 0.886  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 0.000        ; -0.581     ; 0.457      ;
; 0.888  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 0.000        ; -0.581     ; 0.459      ;
; 0.889  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|nextPos[1]                     ; clock        ; clock       ; 0.000        ; -0.581     ; 0.460      ;
; 0.918  ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[3]                     ; load         ; clock       ; 0.000        ; -0.468     ; 0.602      ;
; 0.955  ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 0.000        ; -0.581     ; 0.526      ;
; 0.960  ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[2]                     ; clock        ; clock       ; 0.000        ; -0.581     ; 0.531      ;
; 1.031  ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|nextPos[3]                     ; clock        ; clock       ; 0.000        ; -0.581     ; 0.602      ;
; 1.210  ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 0.000        ; -0.603     ; 0.759      ;
; 1.238  ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 0.000        ; -0.603     ; 0.787      ;
; 1.301  ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 0.000        ; -0.603     ; 0.850      ;
; 1.317  ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; clock       ; 0.000        ; -0.603     ; 0.866      ;
+--------+-----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'load'                                                                                                                                             ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.224 ; bitbang16:U1|nextPos[0]                ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ; clock        ; load        ; 0.000        ; 0.468      ; 0.396      ;
; -0.223 ; bitbang16:U1|nextPos[3]                ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ; clock        ; load        ; 0.000        ; 0.468      ; 0.397      ;
; -0.217 ; bitbang16:U1|nextPos[1]                ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ; clock        ; load        ; 0.000        ; 0.468      ; 0.403      ;
; -0.142 ; bitbang16:U1|nextPos[2]                ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ; clock        ; load        ; 0.000        ; 0.468      ; 0.478      ;
; -0.017 ; bitbang16:U1|nextPos[3]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 0.000        ; 0.468      ; 0.603      ;
; 0.044  ; bitbang16:U1|reg16bit:Reg_data|val[2]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.661      ;
; 0.081  ; bitbang16:U1|nextPos[2]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 0.000        ; 0.468      ; 0.701      ;
; 0.110  ; bitbang16:U1|reg16bit:Reg_data|val[5]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.727      ;
; 0.151  ; bitbang16:U1|reg16bit:Reg_data|val[8]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.768      ;
; 0.187  ; bitbang16:U1|reg16bit:Reg_data|val[0]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.804      ;
; 0.200  ; bitbang16:U1|reg16bit:Reg_data|val[12] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.817      ;
; 0.258  ; bitbang16:U1|reg16bit:Reg_data|val[4]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.875      ;
; 0.273  ; bitbang16:U1|reg16bit:Reg_data|val[7]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.890      ;
; 0.287  ; bitbang16:U1|reg16bit:Reg_data|val[3]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.904      ;
; 0.291  ; bitbang16:U1|reg16bit:Reg_data|val[10] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.908      ;
; 0.299  ; bitbang16:U1|reg16bit:Reg_data|val[6]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.916      ;
; 0.311  ; bitbang16:U1|nextPos[0]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 0.000        ; 0.468      ; 0.931      ;
; 0.316  ; bitbang16:U1|reg16bit:Reg_data|val[11] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.933      ;
; 0.316  ; bitbang16:U1|reg16bit:Reg_data|val[1]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.933      ;
; 0.344  ; bitbang16:U1|reg16bit:Reg_data|val[9]  ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.961      ;
; 0.352  ; bitbang16:U1|reg16bit:Reg_data|val[13] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.969      ;
; 0.375  ; bitbang16:U1|reg16bit:Reg_data|val[15] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 0.992      ;
; 0.401  ; bitbang16:U1|reg16bit:Reg_data|val[14] ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; load         ; load        ; 0.000        ; 0.465      ; 1.018      ;
; 0.445  ; bitbang16:U1|nextPos[1]                ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ; clock        ; load        ; 0.000        ; 0.468      ; 1.065      ;
; 1.209  ; bitbang16:U1|reg4bit:Reg_pos|val[2]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 0.000        ; -0.602     ; 0.759      ;
; 1.237  ; bitbang16:U1|reg4bit:Reg_pos|val[1]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 0.000        ; -0.602     ; 0.787      ;
; 1.300  ; bitbang16:U1|reg4bit:Reg_pos|val[0]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 0.000        ; -0.602     ; 0.850      ;
; 1.316  ; bitbang16:U1|reg4bit:Reg_pos|val[3]    ; bitbang16:U1|reg1bit:Reg_run|val            ; load         ; load        ; 0.000        ; -0.602     ; 0.866      ;
; 1.322  ; bitbang16:U1|reg4bit:Reg_pos|val[2]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 0.000        ; -0.715     ; 0.759      ;
; 1.350  ; bitbang16:U1|reg4bit:Reg_pos|val[1]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 0.000        ; -0.715     ; 0.787      ;
; 1.413  ; bitbang16:U1|reg4bit:Reg_pos|val[0]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 0.000        ; -0.715     ; 0.850      ;
; 1.429  ; bitbang16:U1|reg4bit:Reg_pos|val[3]    ; bitbang16:U1|reg1bit:Reg_run|val            ; clock        ; load        ; 0.000        ; -0.715     ; 0.866      ;
+--------+----------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock'                                                                                                                                     ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.665 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.501      ;
; -1.665 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.501      ;
; -1.665 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.501      ;
; -1.665 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.501      ;
; -1.665 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.501      ;
; -1.665 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.501      ;
; -1.665 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.501      ;
; -1.665 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.501      ;
; -1.649 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.485      ;
; -1.649 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.485      ;
; -1.649 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.485      ;
; -1.649 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.485      ;
; -1.649 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.485      ;
; -1.649 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.485      ;
; -1.649 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.485      ;
; -1.649 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.485      ;
; -1.586 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.422      ;
; -1.586 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.422      ;
; -1.586 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.422      ;
; -1.586 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.422      ;
; -1.586 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.422      ;
; -1.586 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.422      ;
; -1.586 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.422      ;
; -1.586 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.422      ;
; -1.558 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.394      ;
; -1.558 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.394      ;
; -1.558 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.394      ;
; -1.558 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.394      ;
; -1.558 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.394      ;
; -1.558 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.394      ;
; -1.558 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.394      ;
; -1.558 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; -1.196     ; 1.394      ;
; -1.552 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 1.000        ; -1.083     ; 1.501      ;
; -1.552 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 1.000        ; -1.083     ; 1.501      ;
; -1.552 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 1.000        ; -1.083     ; 1.501      ;
; -1.552 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 1.000        ; -1.083     ; 1.501      ;
; -1.552 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 1.000        ; -1.083     ; 1.501      ;
; -1.552 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 1.000        ; -1.083     ; 1.501      ;
; -1.552 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 1.000        ; -1.083     ; 1.501      ;
; -1.552 ; bitbang16:U1|reg4bit:Reg_pos|val[3]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 1.000        ; -1.083     ; 1.501      ;
; -1.536 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 1.000        ; -1.083     ; 1.485      ;
; -1.536 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 1.000        ; -1.083     ; 1.485      ;
; -1.536 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 1.000        ; -1.083     ; 1.485      ;
; -1.536 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 1.000        ; -1.083     ; 1.485      ;
; -1.536 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 1.000        ; -1.083     ; 1.485      ;
; -1.536 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 1.000        ; -1.083     ; 1.485      ;
; -1.536 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 1.000        ; -1.083     ; 1.485      ;
; -1.536 ; bitbang16:U1|reg4bit:Reg_pos|val[0]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 1.000        ; -1.083     ; 1.485      ;
; -1.473 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 1.000        ; -1.083     ; 1.422      ;
; -1.473 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 1.000        ; -1.083     ; 1.422      ;
; -1.473 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 1.000        ; -1.083     ; 1.422      ;
; -1.473 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 1.000        ; -1.083     ; 1.422      ;
; -1.473 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 1.000        ; -1.083     ; 1.422      ;
; -1.473 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 1.000        ; -1.083     ; 1.422      ;
; -1.473 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 1.000        ; -1.083     ; 1.422      ;
; -1.473 ; bitbang16:U1|reg4bit:Reg_pos|val[1]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 1.000        ; -1.083     ; 1.422      ;
; -1.445 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 1.000        ; -1.083     ; 1.394      ;
; -1.445 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 1.000        ; -1.083     ; 1.394      ;
; -1.445 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 1.000        ; -1.083     ; 1.394      ;
; -1.445 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 1.000        ; -1.083     ; 1.394      ;
; -1.445 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 1.000        ; -1.083     ; 1.394      ;
; -1.445 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 1.000        ; -1.083     ; 1.394      ;
; -1.445 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 1.000        ; -1.083     ; 1.394      ;
; -1.445 ; bitbang16:U1|reg4bit:Reg_pos|val[2]     ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 1.000        ; -1.083     ; 1.394      ;
; -0.934 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.966      ;
; -0.934 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.966      ;
; -0.934 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.966      ;
; -0.934 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.966      ;
; -0.934 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.966      ;
; -0.934 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.966      ;
; -0.934 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.966      ;
; -0.934 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.966      ;
; -0.921 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.953      ;
; -0.921 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.953      ;
; -0.921 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.953      ;
; -0.921 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.953      ;
; -0.921 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.953      ;
; -0.921 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.953      ;
; -0.921 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.953      ;
; -0.921 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.953      ;
; -0.895 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 1.000        ; -0.481     ; 1.446      ;
; -0.895 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 1.000        ; -0.481     ; 1.446      ;
; -0.895 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 1.000        ; -0.481     ; 1.446      ;
; -0.895 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 1.000        ; -0.481     ; 1.446      ;
; -0.895 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 1.000        ; -0.481     ; 1.446      ;
; -0.895 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 1.000        ; -0.481     ; 1.446      ;
; -0.895 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 1.000        ; -0.481     ; 1.446      ;
; -0.895 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 1.000        ; -0.481     ; 1.446      ;
; -0.894 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; -0.480     ; 1.446      ;
; -0.894 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; -0.480     ; 1.446      ;
; -0.894 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; -0.480     ; 1.446      ;
; -0.894 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; -0.480     ; 1.446      ;
; -0.894 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 1.000        ; -0.480     ; 1.446      ;
; -0.894 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 1.000        ; -0.480     ; 1.446      ;
; -0.894 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 1.000        ; -0.480     ; 1.446      ;
; -0.894 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 1.000        ; -0.480     ; 1.446      ;
; -0.850 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.882      ;
; -0.850 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.882      ;
; -0.850 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.882      ;
; -0.850 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.882      ;
+--------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock'                                                                                                                                     ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.275 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 1.038      ; 1.465      ;
; 0.275 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 1.038      ; 1.465      ;
; 0.275 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 1.038      ; 1.465      ;
; 0.275 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 1.038      ; 1.465      ;
; 0.275 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 1.038      ; 1.465      ;
; 0.275 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 1.038      ; 1.465      ;
; 0.275 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 1.038      ; 1.465      ;
; 0.275 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 1.038      ; 1.465      ;
; 0.320 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 0.000        ; 1.038      ; 1.510      ;
; 0.320 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 0.000        ; 1.038      ; 1.510      ;
; 0.320 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 0.000        ; 1.038      ; 1.510      ;
; 0.320 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 0.000        ; 1.038      ; 1.510      ;
; 0.320 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 0.000        ; 1.038      ; 1.510      ;
; 0.320 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 0.000        ; 1.038      ; 1.510      ;
; 0.320 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 0.000        ; 1.038      ; 1.510      ;
; 0.320 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 0.000        ; 1.038      ; 1.510      ;
; 0.775 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; -0.500       ; 1.038      ; 1.465      ;
; 0.775 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; -0.500       ; 1.038      ; 1.465      ;
; 0.775 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; -0.500       ; 1.038      ; 1.465      ;
; 0.775 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; -0.500       ; 1.038      ; 1.465      ;
; 0.775 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; -0.500       ; 1.038      ; 1.465      ;
; 0.775 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; -0.500       ; 1.038      ; 1.465      ;
; 0.775 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; -0.500       ; 1.038      ; 1.465      ;
; 0.775 ; clock                                   ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; -0.500       ; 1.038      ; 1.465      ;
; 0.820 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; -0.500       ; 1.038      ; 1.510      ;
; 0.820 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; -0.500       ; 1.038      ; 1.510      ;
; 0.820 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; -0.500       ; 1.038      ; 1.510      ;
; 0.820 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; -0.500       ; 1.038      ; 1.510      ;
; 0.820 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; -0.500       ; 1.038      ; 1.510      ;
; 0.820 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; -0.500       ; 1.038      ; 1.510      ;
; 0.820 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; -0.500       ; 1.038      ; 1.510      ;
; 0.820 ; load                                    ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; -0.500       ; 1.038      ; 1.510      ;
; 1.295 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; -0.480     ; 0.967      ;
; 1.295 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; -0.480     ; 0.967      ;
; 1.295 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; -0.480     ; 0.967      ;
; 1.295 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; -0.480     ; 0.967      ;
; 1.295 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; -0.480     ; 0.967      ;
; 1.295 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; -0.480     ; 0.967      ;
; 1.295 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; -0.480     ; 0.967      ;
; 1.295 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; -0.480     ; 0.967      ;
; 1.296 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; load         ; clock       ; 0.000        ; -0.481     ; 0.967      ;
; 1.296 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; load         ; clock       ; 0.000        ; -0.481     ; 0.967      ;
; 1.296 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; load         ; clock       ; 0.000        ; -0.481     ; 0.967      ;
; 1.296 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; load         ; clock       ; 0.000        ; -0.481     ; 0.967      ;
; 1.296 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; load         ; clock       ; 0.000        ; -0.481     ; 0.967      ;
; 1.296 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; load         ; clock       ; 0.000        ; -0.481     ; 0.967      ;
; 1.296 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; load         ; clock       ; 0.000        ; -0.481     ; 0.967      ;
; 1.296 ; bitbang16:U1|reg1bit:Reg_run|val        ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; load         ; clock       ; 0.000        ; -0.481     ; 0.967      ;
; 1.324 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.476      ;
; 1.324 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.476      ;
; 1.324 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.476      ;
; 1.324 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.476      ;
; 1.324 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.476      ;
; 1.324 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.476      ;
; 1.324 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.476      ;
; 1.324 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.476      ;
; 1.343 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.343 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.343 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.343 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.343 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.343 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.343 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.343 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.495      ;
; 1.376 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.376 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.376 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.376 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.376 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.376 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.376 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.376 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.494 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.646      ;
; 1.494 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.646      ;
; 1.494 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.646      ;
; 1.494 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.646      ;
; 1.494 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.646      ;
; 1.494 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.646      ;
; 1.494 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.646      ;
; 1.494 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.646      ;
; 1.677 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.829      ;
; 1.677 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.829      ;
; 1.677 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.829      ;
; 1.677 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.829      ;
; 1.677 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.829      ;
; 1.677 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.829      ;
; 1.677 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.829      ;
; 1.677 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.829      ;
; 1.730 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.882      ;
; 1.730 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.882      ;
; 1.730 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.882      ;
; 1.730 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.882      ;
; 1.730 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.882      ;
; 1.730 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.882      ;
; 1.730 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.882      ;
; 1.730 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.882      ;
; 1.801 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.953      ;
; 1.801 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.953      ;
; 1.801 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.953      ;
; 1.801 ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2] ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.953      ;
+-------+-----------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'load'                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; load  ; Rise       ; load                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg16bit:Reg_data|val[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg1bit:Reg_run|val            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg1bit:Reg_run|val            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; load  ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[10]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[11]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[12]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[13]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[14]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[15]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[4]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[5]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[6]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[7]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[8]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_data|val[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_data|val[9]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_pos|val[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_pos|val[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_pos|val[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_pos|val[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_pos|val[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_pos|val[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_pos|val[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_pos|val[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|Reg_run|val|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|Reg_run|val|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|U1|Reg_val|val|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|U1|Reg_val|val|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|loadNext|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|loadNext|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|loadNext|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|loadNext|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|loadNext~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|loadNext~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|loadNext~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|loadNext~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|loadRun|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; load  ; Rise       ; U1|loadRun|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; load  ; Rise       ; U1|loadRun|dataa                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|reg1bit:Reg_val|val ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|bitbang:U1|upcount:C1|Q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|nextPos[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|nextPos[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|nextPos[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|nextPos[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|nextPos[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|nextPos[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|nextPos[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|nextPos[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|reg1bit:Reg_run|val            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|reg1bit:Reg_run|val            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitbang16:U1|reg4bit:Reg_pos|val[3]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|Reg_pos|val[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|Reg_pos|val[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|Reg_pos|val[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|Reg_pos|val[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|Reg_pos|val[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|Reg_pos|val[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|Reg_pos|val[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|Reg_pos|val[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|Reg_run|val|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|Reg_run|val|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[4]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[5]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[6]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|C1|Q[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|C1|Q[7]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|U1|Reg_val|val|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|U1|Reg_val|val|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|loadNext|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|loadNext|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|loadNext|dataa                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|loadNext|dataa                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|loadNext~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|loadNext~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|loadNext~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|loadNext~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|loadRun|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|loadRun|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|loadRun|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|loadRun|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|nextPos[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|nextPos[0]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|nextPos[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|nextPos[1]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|nextPos[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|nextPos[2]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; U1|nextPos[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; U1|nextPos[3]|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                        ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; load        ; clock      ; -0.126 ; -0.126 ; Rise       ; clock           ;
; dataIn[*]   ; load       ; 2.671  ; 2.671  ; Rise       ; load            ;
;  dataIn[0]  ; load       ; 0.180  ; 0.180  ; Rise       ; load            ;
;  dataIn[1]  ; load       ; 0.521  ; 0.521  ; Rise       ; load            ;
;  dataIn[2]  ; load       ; 2.496  ; 2.496  ; Rise       ; load            ;
;  dataIn[3]  ; load       ; 1.918  ; 1.918  ; Rise       ; load            ;
;  dataIn[4]  ; load       ; 2.372  ; 2.372  ; Rise       ; load            ;
;  dataIn[5]  ; load       ; 2.312  ; 2.312  ; Rise       ; load            ;
;  dataIn[6]  ; load       ; 2.648  ; 2.648  ; Rise       ; load            ;
;  dataIn[7]  ; load       ; 2.316  ; 2.316  ; Rise       ; load            ;
;  dataIn[8]  ; load       ; 2.569  ; 2.569  ; Rise       ; load            ;
;  dataIn[9]  ; load       ; 2.643  ; 2.643  ; Rise       ; load            ;
;  dataIn[10] ; load       ; 2.671  ; 2.671  ; Rise       ; load            ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; load        ; clock      ; 0.304  ; 0.304  ; Rise       ; clock           ;
; dataIn[*]   ; load       ; -0.030 ; -0.030 ; Rise       ; load            ;
;  dataIn[0]  ; load       ; -0.030 ; -0.030 ; Rise       ; load            ;
;  dataIn[1]  ; load       ; -0.068 ; -0.068 ; Rise       ; load            ;
;  dataIn[2]  ; load       ; -1.911 ; -1.911 ; Rise       ; load            ;
;  dataIn[3]  ; load       ; -1.712 ; -1.712 ; Rise       ; load            ;
;  dataIn[4]  ; load       ; -1.771 ; -1.771 ; Rise       ; load            ;
;  dataIn[5]  ; load       ; -1.810 ; -1.810 ; Rise       ; load            ;
;  dataIn[6]  ; load       ; -1.781 ; -1.781 ; Rise       ; load            ;
;  dataIn[7]  ; load       ; -1.889 ; -1.889 ; Rise       ; load            ;
;  dataIn[8]  ; load       ; -1.684 ; -1.684 ; Rise       ; load            ;
;  dataIn[9]  ; load       ; -1.781 ; -1.781 ; Rise       ; load            ;
;  dataIn[10] ; load       ; -1.795 ; -1.795 ; Rise       ; load            ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; debug     ; clock      ; 4.725 ; 4.725 ; Rise       ; clock           ;
; out       ; clock      ; 4.833 ; 4.833 ; Rise       ; clock           ;
; debug     ; load       ; 4.612 ; 4.612 ; Rise       ; load            ;
; out       ; load       ; 4.720 ; 4.720 ; Rise       ; load            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; debug     ; clock      ; 4.618 ; 4.618 ; Rise       ; clock           ;
; out       ; clock      ; 3.304 ; 3.304 ; Rise       ; clock           ;
; debug     ; load       ; 4.505 ; 4.505 ; Rise       ; load            ;
; out       ; load       ; 4.299 ; 4.299 ; Rise       ; load            ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.094  ; -0.788 ; -4.989   ; 0.275   ; -1.631              ;
;  clock           ; -2.094  ; -0.788 ; -4.989   ; 0.275   ; -1.631              ;
;  load            ; -2.070  ; -0.475 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -18.824 ; -4.972 ; -39.912  ; 0.0     ; -52.142             ;
;  clock           ; -15.555 ; -3.201 ; -39.912  ; 0.000   ; -23.627             ;
;  load            ; -3.269  ; -1.771 ; N/A      ; N/A     ; -28.515             ;
+------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; load        ; clock      ; 0.499 ; 0.499 ; Rise       ; clock           ;
; dataIn[*]   ; load       ; 5.962 ; 5.962 ; Rise       ; load            ;
;  dataIn[0]  ; load       ; 1.223 ; 1.223 ; Rise       ; load            ;
;  dataIn[1]  ; load       ; 1.884 ; 1.884 ; Rise       ; load            ;
;  dataIn[2]  ; load       ; 5.401 ; 5.401 ; Rise       ; load            ;
;  dataIn[3]  ; load       ; 3.787 ; 3.787 ; Rise       ; load            ;
;  dataIn[4]  ; load       ; 5.144 ; 5.144 ; Rise       ; load            ;
;  dataIn[5]  ; load       ; 4.957 ; 4.957 ; Rise       ; load            ;
;  dataIn[6]  ; load       ; 5.916 ; 5.916 ; Rise       ; load            ;
;  dataIn[7]  ; load       ; 4.995 ; 4.995 ; Rise       ; load            ;
;  dataIn[8]  ; load       ; 5.725 ; 5.725 ; Rise       ; load            ;
;  dataIn[9]  ; load       ; 5.893 ; 5.893 ; Rise       ; load            ;
;  dataIn[10] ; load       ; 5.962 ; 5.962 ; Rise       ; load            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; load        ; clock      ; 0.304  ; 0.304  ; Rise       ; clock           ;
; dataIn[*]   ; load       ; -0.030 ; -0.030 ; Rise       ; load            ;
;  dataIn[0]  ; load       ; -0.030 ; -0.030 ; Rise       ; load            ;
;  dataIn[1]  ; load       ; -0.068 ; -0.068 ; Rise       ; load            ;
;  dataIn[2]  ; load       ; -1.911 ; -1.911 ; Rise       ; load            ;
;  dataIn[3]  ; load       ; -1.712 ; -1.712 ; Rise       ; load            ;
;  dataIn[4]  ; load       ; -1.771 ; -1.771 ; Rise       ; load            ;
;  dataIn[5]  ; load       ; -1.810 ; -1.810 ; Rise       ; load            ;
;  dataIn[6]  ; load       ; -1.781 ; -1.781 ; Rise       ; load            ;
;  dataIn[7]  ; load       ; -1.889 ; -1.889 ; Rise       ; load            ;
;  dataIn[8]  ; load       ; -1.684 ; -1.684 ; Rise       ; load            ;
;  dataIn[9]  ; load       ; -1.781 ; -1.781 ; Rise       ; load            ;
;  dataIn[10] ; load       ; -1.795 ; -1.795 ; Rise       ; load            ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; debug     ; clock      ; 9.987  ; 9.987  ; Rise       ; clock           ;
; out       ; clock      ; 10.252 ; 10.252 ; Rise       ; clock           ;
; debug     ; load       ; 9.674  ; 9.674  ; Rise       ; load            ;
; out       ; load       ; 9.939  ; 9.939  ; Rise       ; load            ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; debug     ; clock      ; 4.618 ; 4.618 ; Rise       ; clock           ;
; out       ; clock      ; 3.304 ; 3.304 ; Rise       ; clock           ;
; debug     ; load       ; 4.505 ; 4.505 ; Rise       ; load            ;
; out       ; load       ; 4.299 ; 4.299 ; Rise       ; load            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 73       ; 0        ; 0        ; 0        ;
; load       ; clock    ; 42       ; 8        ; 0        ; 0        ;
; clock      ; load     ; 23       ; 0        ; 0        ; 0        ;
; load       ; load     ; 20       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 73       ; 0        ; 0        ; 0        ;
; load       ; clock    ; 42       ; 8        ; 0        ; 0        ;
; clock      ; load     ; 23       ; 0        ; 0        ; 0        ;
; load       ; load     ; 20       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 128      ; 16       ; 0        ; 0        ;
; load       ; clock    ; 56       ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 128      ; 16       ; 0        ; 0        ;
; load       ; clock    ; 56       ; 8        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 35    ; 35   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 15 11:43:13 2021
Info: Command: quartus_sta drone -c drone
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'drone.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name load load
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.094
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.094       -15.555 clock 
    Info (332119):    -2.070        -3.269 load 
Info (332146): Worst-case hold slack is -0.788
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.788        -3.201 clock 
    Info (332119):    -0.475        -1.771 load 
Info (332146): Worst-case recovery slack is -4.989
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.989       -39.912 clock 
Info (332146): Worst-case removal slack is 0.858
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.858         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -28.515 load 
    Info (332119):    -1.631       -23.627 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.550
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.550        -0.790 clock 
    Info (332119):    -0.549        -0.549 load 
Info (332146): Worst-case hold slack is -0.337
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.337        -2.466 clock 
    Info (332119):    -0.224        -0.823 load 
Info (332146): Worst-case recovery slack is -1.665
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.665       -13.320 clock 
Info (332146): Worst-case removal slack is 0.275
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.275         0.000 clock 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -23.380 load 
    Info (332119):    -1.380       -19.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 438 megabytes
    Info: Processing ended: Fri Oct 15 11:43:14 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


