{
  "menu": "Menú",
  "intro_phrase": "Explorando el lado libre de las FPGAs",
  "free_software": "Software Libre",
  "free_software_desc": "Puedes usar, estudiar, distribuir y mejorar nuestro código, liberado siempre mediante GPL",
  "open_hardware": "Hardware Libre",
  "open_hardware_desc": "Nuestras placas y módulos de hardware son Libres y están creados con Herramientas Libres",
  "technological_heritage": "Patrimonio Tecnológico",
  "technological_heritage_desc": "Todo nuestro trabajo es de todos y forma parte del Patrimonio Tecnológico de la Humanidad",
  "projects": "Proyectos",
  "projects_desc": "Descubre nuestros principales proyectos",
  "icezum_desc": "Placa con FPGA libre para makers",
  "icestudio_desc": "Editor gráfico para FPGAs libres",
  "apio_desc": "Micro-ecosistema para FPGAs libres",
  "apio_ide_desc": "IDE de desarrollo para FPGAs libres",
  "simplez_desc": "CPU educativa en Verilog",
  "acc_desc": "Apollo CPU en Verilog",
  "Al_led_desc": "Periférico LED para la Icezum Alhambra",
  "pio_lattice_ice40_desc": "Soporte en PlatformIO para FPGAs libres",
  "tutorials": "Tutoriales",
  "tutorials_desc": "Aprende sobre FPGAs con nuestros tutoriales",
  "introduction": "Introducción",
  "introduction_desc": "Viaje al interior de las FPGAs",
  "verilog_tutorial": "Diseño digital en Verilog",
  "verilog_tutorial_desc": "Introducción al lenguaje Verilog",
  "team": "Equipo",
  "team_desc": "Conoce a los miembros del equipo",
  "juan_desc": "Ingeniero de I+D",
  "jesus_desc": "Ingeniero de I+D",
  "eladio_desc": "Ingeniero de I+D",
  "contribute": "Contribuye",
  "contribute_desc": "Envía tus dudas, soluciones, sugerencias, colabora en los proyectos, ...",
  "github": "GitHub",
  "google_group": "Grupo de Google"
}
