<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(500,150)" to="(500,200)"/>
    <wire from="(310,480)" to="(330,480)"/>
    <wire from="(260,520)" to="(330,520)"/>
    <wire from="(510,530)" to="(540,530)"/>
    <wire from="(230,180)" to="(240,180)"/>
    <wire from="(430,400)" to="(570,400)"/>
    <wire from="(320,170)" to="(330,170)"/>
    <wire from="(500,240)" to="(540,240)"/>
    <wire from="(430,400)" to="(430,410)"/>
    <wire from="(500,200)" to="(540,200)"/>
    <wire from="(190,280)" to="(210,280)"/>
    <wire from="(320,170)" to="(320,180)"/>
    <wire from="(390,150)" to="(500,150)"/>
    <wire from="(540,440)" to="(570,440)"/>
    <wire from="(240,560)" to="(330,560)"/>
    <wire from="(230,390)" to="(330,390)"/>
    <wire from="(260,120)" to="(260,520)"/>
    <wire from="(210,280)" to="(210,430)"/>
    <wire from="(260,120)" to="(320,120)"/>
    <wire from="(310,470)" to="(310,480)"/>
    <wire from="(180,120)" to="(260,120)"/>
    <wire from="(400,510)" to="(460,510)"/>
    <wire from="(230,180)" to="(230,390)"/>
    <wire from="(240,180)" to="(320,180)"/>
    <wire from="(240,180)" to="(240,560)"/>
    <wire from="(620,420)" to="(710,420)"/>
    <wire from="(380,580)" to="(400,580)"/>
    <wire from="(180,180)" to="(230,180)"/>
    <wire from="(600,220)" to="(710,220)"/>
    <wire from="(540,440)" to="(540,530)"/>
    <wire from="(390,500)" to="(400,500)"/>
    <wire from="(500,240)" to="(500,280)"/>
    <wire from="(210,280)" to="(500,280)"/>
    <wire from="(190,280)" to="(190,600)"/>
    <wire from="(400,550)" to="(460,550)"/>
    <wire from="(400,550)" to="(400,580)"/>
    <wire from="(90,470)" to="(310,470)"/>
    <wire from="(210,430)" to="(330,430)"/>
    <wire from="(400,500)" to="(400,510)"/>
    <wire from="(180,280)" to="(190,280)"/>
    <wire from="(320,130)" to="(330,130)"/>
    <wire from="(380,410)" to="(430,410)"/>
    <wire from="(320,120)" to="(320,130)"/>
    <wire from="(190,600)" to="(330,600)"/>
    <comp lib="1" loc="(510,530)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(390,500)" name="XOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(710,220)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(710,420)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="cOut"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(90,470)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="sinal carry"/>
    </comp>
    <comp lib="1" loc="(380,410)" name="AND Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(390,150)" name="XOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(180,180)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="0" loc="(180,120)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="1" loc="(600,220)" name="XOR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(620,420)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(380,580)" name="OR Gate">
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="0" loc="(180,280)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="cIn"/>
    </comp>
  </circuit>
</project>
