<?xml version="1.0" encoding="UTF-8"?>
<!DOCTYPE gowin-synthesis-project>
<Project>
    <Version>beta</Version>
    <Device id="GW2A-18C" package="PBGA256" speed="8" partNumber="GW2A-LV18PG256C8/I7"/>
    <FileList>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\ahb_lite_uart16550\src\ahb_lite_uart16550.v" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\ahb_lite_uart16550\src\uart16550\raminfr.v" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\ahb_lite_uart16550\src\uart16550\uart_defines.v" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\ahb_lite_uart16550\src\uart16550\uart_receiver.v" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\ahb_lite_uart16550\src\uart16550\uart_regs.v" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\ahb_lite_uart16550\src\uart16550\uart_rfifo.v" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\ahb_lite_uart16550\src\uart16550\uart_sync_flops.v" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\ahb_lite_uart16550\src\uart16550\uart_tfifo.v" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\ahb_lite_uart16550\src\uart16550\uart_transmitter.v" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\pipeline\scr1_ipic.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\pipeline\scr1_pipe_csr.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\pipeline\scr1_pipe_exu.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\pipeline\scr1_pipe_hdu.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\pipeline\scr1_pipe_ialu.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\pipeline\scr1_pipe_idu.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\pipeline\scr1_pipe_ifu.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\pipeline\scr1_pipe_lsu.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\pipeline\scr1_pipe_mprf.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\pipeline\scr1_pipe_tdu.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\pipeline\scr1_pipe_top.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\primitives\scr1_cg.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\primitives\scr1_reset_cells.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\scr1_clk_ctrl.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\scr1_core_top.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\scr1_dm.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\scr1_dmi.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\scr1_scu.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\scr1_tapc.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\scr1_tapc_shift_reg.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\core\scr1_tapc_synchronizer.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\tang20k_scr1.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\top\scr1_dmem_ahb.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\top\scr1_dmem_router.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\top\scr1_dp_memory.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\top\scr1_imem_ahb.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\top\scr1_imem_router.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\top\scr1_tcm.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\top\scr1_timer.sv" type="verilog"/>
        <File path="J:\FPGA\tst\scr1test\scr1test\src\top\scr1_top_ahb.sv" type="verilog"/>
    </FileList>
    <OptionList>
        <Option type="disable_insert_pad" value="0"/>
        <Option type="global_freq" value="100.000"/>
        <Option type="looplimit" value="2000"/>
        <Option type="output_file" value="J:\FPGA\tst\scr1test\scr1test\impl\gwsynthesis\scr1test.vg"/>
        <Option type="print_all_synthesis_warning" value="0"/>
        <Option type="ram_rw_check" value="0"/>
        <Option type="vcc" value="1.0"/>
        <Option type="vccx" value="3.3"/>
        <Option type="verilog_language" value="sysv-2017"/>
        <Option type="vhdl_language" value="vhdl-1993"/>
    </OptionList>
</Project>
