Simulator report for lab5
Tue Jul 19 14:48:54 2016
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 11.0 us      ;
; Simulation Netlist Size     ; 381 nodes    ;
; Simulation Coverage         ;      44.29 % ;
; Total Number of Transitions ; 86882        ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
; Device                      ; EP2C35F672C6 ;
+-----------------------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                         ;
+--------------------------------------------------------------------------------------------+---------------+---------------+
; Option                                                                                     ; Setting       ; Default Value ;
+--------------------------------------------------------------------------------------------+---------------+---------------+
; Simulation mode                                                                            ; Timing        ; Timing        ;
; Start time                                                                                 ; 0 ns          ; 0 ns          ;
; Simulation results format                                                                  ; CVWF          ;               ;
; Vector input source                                                                        ; Waveform2.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; Off           ; On            ;
; Check outputs                                                                              ; Off           ; Off           ;
; Report simulation coverage                                                                 ; On            ; On            ;
; Display complete 1/0 value coverage report                                                 ; On            ; On            ;
; Display missing 1-value coverage report                                                    ; On            ; On            ;
; Display missing 0-value coverage report                                                    ; On            ; On            ;
; Detect setup and hold time violations                                                      ; Off           ; Off           ;
; Detect glitches                                                                            ; Off           ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off           ; Off           ;
; Generate Signal Activity File                                                              ; Off           ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off           ; Off           ;
; Group bus channels in simulation results                                                   ; Off           ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On            ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE    ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off           ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off           ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto          ; Auto          ;
+--------------------------------------------------------------------------------------------+---------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      44.29 % ;
; Total nodes checked                                 ; 381          ;
; Total output ports checked                          ; 438          ;
; Total output ports with complete 1/0-value coverage ; 194          ;
; Total output ports with no 1/0-value coverage       ; 243          ;
; Total output ports with no 1-value coverage         ; 243          ;
; Total output ports with no 0-value coverage         ; 244          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                        ;
+--------------------------------+--------------------------------+------------------+
; Node Name                      ; Output Port Name               ; Output Port Type ;
+--------------------------------+--------------------------------+------------------+
; |Lab5|bin_counter[10]          ; |Lab5|bin_counter[10]          ; regout           ;
; |Lab5|bin_counter[9]           ; |Lab5|bin_counter[9]           ; regout           ;
; |Lab5|bin_counter[8]           ; |Lab5|bin_counter[8]           ; regout           ;
; |Lab5|bin_counter[7]           ; |Lab5|bin_counter[7]           ; regout           ;
; |Lab5|bin_counter[6]           ; |Lab5|bin_counter[6]           ; regout           ;
; |Lab5|bin_counter[5]           ; |Lab5|bin_counter[5]           ; regout           ;
; |Lab5|bin_counter[4]           ; |Lab5|bin_counter[4]           ; regout           ;
; |Lab5|bin_counter[3]           ; |Lab5|bin_counter[3]           ; regout           ;
; |Lab5|bin_counter[2]           ; |Lab5|bin_counter[2]           ; regout           ;
; |Lab5|bin_counter[1]           ; |Lab5|bin_counter[1]           ; regout           ;
; |Lab5|bin_counter[1]~24        ; |Lab5|bin_counter[1]~24        ; combout          ;
; |Lab5|bin_counter[1]~24        ; |Lab5|bin_counter[1]~25        ; cout             ;
; |Lab5|bin_counter[2]~26        ; |Lab5|bin_counter[2]~26        ; combout          ;
; |Lab5|bin_counter[2]~26        ; |Lab5|bin_counter[2]~27        ; cout             ;
; |Lab5|bin_counter[3]~28        ; |Lab5|bin_counter[3]~28        ; combout          ;
; |Lab5|bin_counter[3]~28        ; |Lab5|bin_counter[3]~29        ; cout             ;
; |Lab5|bin_counter[4]~30        ; |Lab5|bin_counter[4]~30        ; combout          ;
; |Lab5|bin_counter[4]~30        ; |Lab5|bin_counter[4]~31        ; cout             ;
; |Lab5|bin_counter[5]~32        ; |Lab5|bin_counter[5]~32        ; combout          ;
; |Lab5|bin_counter[5]~32        ; |Lab5|bin_counter[5]~33        ; cout             ;
; |Lab5|bin_counter[6]~34        ; |Lab5|bin_counter[6]~34        ; combout          ;
; |Lab5|bin_counter[6]~34        ; |Lab5|bin_counter[6]~35        ; cout             ;
; |Lab5|bin_counter[7]~36        ; |Lab5|bin_counter[7]~36        ; combout          ;
; |Lab5|bin_counter[7]~36        ; |Lab5|bin_counter[7]~37        ; cout             ;
; |Lab5|bin_counter[8]~38        ; |Lab5|bin_counter[8]~38        ; combout          ;
; |Lab5|bin_counter[8]~38        ; |Lab5|bin_counter[8]~39        ; cout             ;
; |Lab5|bin_counter[9]~40        ; |Lab5|bin_counter[9]~40        ; combout          ;
; |Lab5|bin_counter[9]~40        ; |Lab5|bin_counter[9]~41        ; cout             ;
; |Lab5|bin_counter[10]~42       ; |Lab5|bin_counter[10]~42       ; combout          ;
; |Lab5|bin_counter[10]~42       ; |Lab5|bin_counter[10]~43       ; cout             ;
; |Lab5|bin_counter[11]~44       ; |Lab5|bin_counter[11]~44       ; combout          ;
; |Lab5|bin_counter[11]~44       ; |Lab5|bin_counter[11]~45       ; cout             ;
; |Lab5|bin_counter[12]~46       ; |Lab5|bin_counter[12]~46       ; combout          ;
; |Lab5|Add1~0                   ; |Lab5|Add1~0                   ; combout          ;
; |Lab5|Add1~0                   ; |Lab5|Add1~1                   ; cout             ;
; |Lab5|Add1~2                   ; |Lab5|Add1~2                   ; combout          ;
; |Lab5|Add2~0                   ; |Lab5|Add2~0                   ; combout          ;
; |Lab5|Add2~0                   ; |Lab5|Add2~1                   ; cout             ;
; |Lab5|Add2~2                   ; |Lab5|Add2~2                   ; combout          ;
; |Lab5|Add2~2                   ; |Lab5|Add2~3                   ; cout             ;
; |Lab5|Add2~4                   ; |Lab5|Add2~4                   ; combout          ;
; |Lab5|state.STATE1             ; |Lab5|state.STATE1             ; regout           ;
; |Lab5|TenHzModCLK              ; |Lab5|TenHzModCLK              ; regout           ;
; |Lab5|state.STATE5             ; |Lab5|state.STATE5             ; regout           ;
; |Lab5|state.STATE0             ; |Lab5|state.STATE0             ; regout           ;
; |Lab5|state.STATE2             ; |Lab5|state.STATE2             ; regout           ;
; |Lab5|WideOr0~0                ; |Lab5|WideOr0~0                ; combout          ;
; |Lab5|Selector3~0              ; |Lab5|Selector3~0              ; combout          ;
; |Lab5|state.STATE3             ; |Lab5|state.STATE3             ; regout           ;
; |Lab5|state.STATE4             ; |Lab5|state.STATE4             ; regout           ;
; |Lab5|state_number[2]~0        ; |Lab5|state_number[2]~0        ; combout          ;
; |Lab5|Selector2~0              ; |Lab5|Selector2~0              ; combout          ;
; |Lab5|OneHzModCLK              ; |Lab5|OneHzModCLK              ; regout           ;
; |Lab5|Selector1~0              ; |Lab5|Selector1~0              ; combout          ;
; |Lab5|Selector0~0              ; |Lab5|Selector0~0              ; combout          ;
; |Lab5|state_number[1]          ; |Lab5|state_number[1]          ; combout          ;
; |Lab5|SevenSegment:D7S0|Mux6~0 ; |Lab5|SevenSegment:D7S0|Mux6~0 ; combout          ;
; |Lab5|SevenSegment:D7S0|Mux5~0 ; |Lab5|SevenSegment:D7S0|Mux5~0 ; combout          ;
; |Lab5|SevenSegment:D7S0|Mux4~0 ; |Lab5|SevenSegment:D7S0|Mux4~0 ; combout          ;
; |Lab5|SevenSegment:D7S0|Mux2~0 ; |Lab5|SevenSegment:D7S0|Mux2~0 ; combout          ;
; |Lab5|SevenSegment:D7S0|Mux1~0 ; |Lab5|SevenSegment:D7S0|Mux1~0 ; combout          ;
; |Lab5|SevenSegment:D7S0|Mux0~0 ; |Lab5|SevenSegment:D7S0|Mux0~0 ; combout          ;
; |Lab5|state_counter[0]         ; |Lab5|state_counter[0]         ; regout           ;
; |Lab5|state_counter[1]         ; |Lab5|state_counter[1]         ; regout           ;
; |Lab5|state_counter[2]         ; |Lab5|state_counter[2]         ; regout           ;
; |Lab5|SevenSegment:D7S2|Mux6~0 ; |Lab5|SevenSegment:D7S2|Mux6~0 ; combout          ;
; |Lab5|SevenSegment:D7S2|Mux5~0 ; |Lab5|SevenSegment:D7S2|Mux5~0 ; combout          ;
; |Lab5|SevenSegment:D7S2|Mux4~0 ; |Lab5|SevenSegment:D7S2|Mux4~0 ; combout          ;
; |Lab5|SevenSegment:D7S2|Mux3~0 ; |Lab5|SevenSegment:D7S2|Mux3~0 ; combout          ;
; |Lab5|SevenSegment:D7S2|Mux2~0 ; |Lab5|SevenSegment:D7S2|Mux2~0 ; combout          ;
; |Lab5|SevenSegment:D7S2|Mux1~0 ; |Lab5|SevenSegment:D7S2|Mux1~0 ; combout          ;
; |Lab5|SevenSegment:D7S2|Mux0~0 ; |Lab5|SevenSegment:D7S2|Mux0~0 ; combout          ;
; |Lab5|ns_wait_counter[0]       ; |Lab5|ns_wait_counter[0]       ; regout           ;
; |Lab5|ns_wait_counter[1]       ; |Lab5|ns_wait_counter[1]       ; regout           ;
; |Lab5|ns_wait_counter[2]       ; |Lab5|ns_wait_counter[2]       ; regout           ;
; |Lab5|SevenSegment:D7S4|Mux6~0 ; |Lab5|SevenSegment:D7S4|Mux6~0 ; combout          ;
; |Lab5|SevenSegment:D7S4|Mux5~0 ; |Lab5|SevenSegment:D7S4|Mux5~0 ; combout          ;
; |Lab5|SevenSegment:D7S4|Mux4~0 ; |Lab5|SevenSegment:D7S4|Mux4~0 ; combout          ;
; |Lab5|SevenSegment:D7S4|Mux3~0 ; |Lab5|SevenSegment:D7S4|Mux3~0 ; combout          ;
; |Lab5|SevenSegment:D7S4|Mux2~0 ; |Lab5|SevenSegment:D7S4|Mux2~0 ; combout          ;
; |Lab5|SevenSegment:D7S4|Mux1~0 ; |Lab5|SevenSegment:D7S4|Mux1~0 ; combout          ;
; |Lab5|SevenSegment:D7S4|Mux0~0 ; |Lab5|SevenSegment:D7S4|Mux0~0 ; combout          ;
; |Lab5|ew_wait_counter[0]       ; |Lab5|ew_wait_counter[0]       ; regout           ;
; |Lab5|ew_wait_counter[1]       ; |Lab5|ew_wait_counter[1]       ; regout           ;
; |Lab5|ew_wait_counter[2]       ; |Lab5|ew_wait_counter[2]       ; regout           ;
; |Lab5|SevenSegment:D7S6|Mux6~0 ; |Lab5|SevenSegment:D7S6|Mux6~0 ; combout          ;
; |Lab5|SevenSegment:D7S6|Mux5~0 ; |Lab5|SevenSegment:D7S6|Mux5~0 ; combout          ;
; |Lab5|SevenSegment:D7S6|Mux4~0 ; |Lab5|SevenSegment:D7S6|Mux4~0 ; combout          ;
; |Lab5|SevenSegment:D7S6|Mux3~0 ; |Lab5|SevenSegment:D7S6|Mux3~0 ; combout          ;
; |Lab5|SevenSegment:D7S6|Mux2~0 ; |Lab5|SevenSegment:D7S6|Mux2~0 ; combout          ;
; |Lab5|SevenSegment:D7S6|Mux1~0 ; |Lab5|SevenSegment:D7S6|Mux1~0 ; combout          ;
; |Lab5|SevenSegment:D7S6|Mux0~0 ; |Lab5|SevenSegment:D7S6|Mux0~0 ; combout          ;
; |Lab5|second_counter[0]        ; |Lab5|second_counter[0]        ; regout           ;
; |Lab5|second_counter[3]        ; |Lab5|second_counter[3]        ; regout           ;
; |Lab5|second_counter[2]        ; |Lab5|second_counter[2]        ; regout           ;
; |Lab5|second_counter[1]        ; |Lab5|second_counter[1]        ; regout           ;
; |Lab5|Selector5~0              ; |Lab5|Selector5~0              ; combout          ;
; |Lab5|Selector6~0              ; |Lab5|Selector6~0              ; combout          ;
; |Lab5|Selector5~1              ; |Lab5|Selector5~1              ; combout          ;
; |Lab5|Equal4~0                 ; |Lab5|Equal4~0                 ; combout          ;
; |Lab5|FSM~12                   ; |Lab5|FSM~12                   ; combout          ;
; |Lab5|Selector5~2              ; |Lab5|Selector5~2              ; combout          ;
; |Lab5|mod_counter2[0]          ; |Lab5|mod_counter2[0]          ; regout           ;
; |Lab5|Equal0~7                 ; |Lab5|Equal0~7                 ; combout          ;
; |Lab5|TenHzModCLK~0            ; |Lab5|TenHzModCLK~0            ; combout          ;
; |Lab5|Selector9~0              ; |Lab5|Selector9~0              ; combout          ;
; |Lab5|Equal7~0                 ; |Lab5|Equal7~0                 ; combout          ;
; |Lab5|Selector9~1              ; |Lab5|Selector9~1              ; combout          ;
; |Lab5|Selector4~0              ; |Lab5|Selector4~0              ; combout          ;
; |Lab5|Selector4~1              ; |Lab5|Selector4~1              ; combout          ;
; |Lab5|Selector6~1              ; |Lab5|Selector6~1              ; combout          ;
; |Lab5|Selector8~0              ; |Lab5|Selector8~0              ; combout          ;
; |Lab5|Selector7~0              ; |Lab5|Selector7~0              ; combout          ;
; |Lab5|Selector7~1              ; |Lab5|Selector7~1              ; combout          ;
; |Lab5|Selector8~1              ; |Lab5|Selector8~1              ; combout          ;
; |Lab5|FSM~13                   ; |Lab5|FSM~13                   ; combout          ;
; |Lab5|Selector8~2              ; |Lab5|Selector8~2              ; combout          ;
; |Lab5|mod_counter1[2]          ; |Lab5|mod_counter1[2]          ; regout           ;
; |Lab5|mod_counter1[1]          ; |Lab5|mod_counter1[1]          ; regout           ;
; |Lab5|Equal1~6                 ; |Lab5|Equal1~6                 ; combout          ;
; |Lab5|mod_counter1[0]          ; |Lab5|mod_counter1[0]          ; regout           ;
; |Lab5|Equal1~7                 ; |Lab5|Equal1~7                 ; combout          ;
; |Lab5|OneHzModCLK~0            ; |Lab5|OneHzModCLK~0            ; combout          ;
; |Lab5|WideNor0~0               ; |Lab5|WideNor0~0               ; combout          ;
; |Lab5|WideNor0~1               ; |Lab5|WideNor0~1               ; combout          ;
; |Lab5|WideNor0~2               ; |Lab5|WideNor0~2               ; combout          ;
; |Lab5|state_counter~8          ; |Lab5|state_counter~8          ; combout          ;
; |Lab5|state_counter~9          ; |Lab5|state_counter~9          ; combout          ;
; |Lab5|state_counter~10         ; |Lab5|state_counter~10         ; combout          ;
; |Lab5|state_counter~11         ; |Lab5|state_counter~11         ; combout          ;
; |Lab5|Counters~20              ; |Lab5|Counters~20              ; combout          ;
; |Lab5|Counters~21              ; |Lab5|Counters~21              ; combout          ;
; |Lab5|ns_wait_counter~6        ; |Lab5|ns_wait_counter~6        ; combout          ;
; |Lab5|ns_wait_counter~7        ; |Lab5|ns_wait_counter~7        ; combout          ;
; |Lab5|Add4~0                   ; |Lab5|Add4~0                   ; combout          ;
; |Lab5|ns_wait_counter~8        ; |Lab5|ns_wait_counter~8        ; combout          ;
; |Lab5|Equal4~1                 ; |Lab5|Equal4~1                 ; combout          ;
; |Lab5|ew_wait_counter~6        ; |Lab5|ew_wait_counter~6        ; combout          ;
; |Lab5|Counters~22              ; |Lab5|Counters~22              ; combout          ;
; |Lab5|ew_wait_counter~7        ; |Lab5|ew_wait_counter~7        ; combout          ;
; |Lab5|Add5~0                   ; |Lab5|Add5~0                   ; combout          ;
; |Lab5|ew_wait_counter~8        ; |Lab5|ew_wait_counter~8        ; combout          ;
; |Lab5|SeqLogic~6               ; |Lab5|SeqLogic~6               ; combout          ;
; |Lab5|second_counter~8         ; |Lab5|second_counter~8         ; combout          ;
; |Lab5|Add6~0                   ; |Lab5|Add6~0                   ; combout          ;
; |Lab5|second_counter~9         ; |Lab5|second_counter~9         ; combout          ;
; |Lab5|second_counter~10        ; |Lab5|second_counter~10        ; combout          ;
; |Lab5|mod_counter2~25          ; |Lab5|mod_counter2~25          ; combout          ;
; |Lab5|mod_counter1~25          ; |Lab5|mod_counter1~25          ; combout          ;
; |Lab5|mod_counter1~26          ; |Lab5|mod_counter1~26          ; combout          ;
; |Lab5|state_counter~13         ; |Lab5|state_counter~13         ; combout          ;
; |Lab5|ns_wait_counter~9        ; |Lab5|ns_wait_counter~9        ; combout          ;
; |Lab5|ew_wait_counter~9        ; |Lab5|ew_wait_counter~9        ; combout          ;
; |Lab5|second_counter[0]~11     ; |Lab5|second_counter[0]~11     ; combout          ;
; |Lab5|ledr[0]                  ; |Lab5|ledr[0]                  ; padio            ;
; |Lab5|ledr[11]                 ; |Lab5|ledr[11]                 ; padio            ;
; |Lab5|ledg[0]                  ; |Lab5|ledg[0]                  ; padio            ;
; |Lab5|ledg[1]                  ; |Lab5|ledg[1]                  ; padio            ;
; |Lab5|ledg[7]                  ; |Lab5|ledg[7]                  ; padio            ;
; |Lab5|ledg[8]                  ; |Lab5|ledg[8]                  ; padio            ;
; |Lab5|hex0[0]                  ; |Lab5|hex0[0]                  ; padio            ;
; |Lab5|hex0[1]                  ; |Lab5|hex0[1]                  ; padio            ;
; |Lab5|hex0[2]                  ; |Lab5|hex0[2]                  ; padio            ;
; |Lab5|hex0[3]                  ; |Lab5|hex0[3]                  ; padio            ;
; |Lab5|hex0[4]                  ; |Lab5|hex0[4]                  ; padio            ;
; |Lab5|hex0[5]                  ; |Lab5|hex0[5]                  ; padio            ;
; |Lab5|hex0[6]                  ; |Lab5|hex0[6]                  ; padio            ;
; |Lab5|hex2[0]                  ; |Lab5|hex2[0]                  ; padio            ;
; |Lab5|hex2[1]                  ; |Lab5|hex2[1]                  ; padio            ;
; |Lab5|hex2[2]                  ; |Lab5|hex2[2]                  ; padio            ;
; |Lab5|hex2[3]                  ; |Lab5|hex2[3]                  ; padio            ;
; |Lab5|hex2[4]                  ; |Lab5|hex2[4]                  ; padio            ;
; |Lab5|hex2[5]                  ; |Lab5|hex2[5]                  ; padio            ;
; |Lab5|hex2[6]                  ; |Lab5|hex2[6]                  ; padio            ;
; |Lab5|hex4[0]                  ; |Lab5|hex4[0]                  ; padio            ;
; |Lab5|hex4[1]                  ; |Lab5|hex4[1]                  ; padio            ;
; |Lab5|hex4[2]                  ; |Lab5|hex4[2]                  ; padio            ;
; |Lab5|hex4[3]                  ; |Lab5|hex4[3]                  ; padio            ;
; |Lab5|hex4[4]                  ; |Lab5|hex4[4]                  ; padio            ;
; |Lab5|hex4[5]                  ; |Lab5|hex4[5]                  ; padio            ;
; |Lab5|hex4[6]                  ; |Lab5|hex4[6]                  ; padio            ;
; |Lab5|hex6[0]                  ; |Lab5|hex6[0]                  ; padio            ;
; |Lab5|hex6[1]                  ; |Lab5|hex6[1]                  ; padio            ;
; |Lab5|hex6[2]                  ; |Lab5|hex6[2]                  ; padio            ;
; |Lab5|hex6[3]                  ; |Lab5|hex6[3]                  ; padio            ;
; |Lab5|hex6[4]                  ; |Lab5|hex6[4]                  ; padio            ;
; |Lab5|hex6[5]                  ; |Lab5|hex6[5]                  ; padio            ;
; |Lab5|hex6[6]                  ; |Lab5|hex6[6]                  ; padio            ;
; |Lab5|sw[14]                   ; |Lab5|sw[14]~corein            ; combout          ;
; |Lab5|clock_50                 ; |Lab5|clock_50~corein          ; combout          ;
; |Lab5|sw[15]                   ; |Lab5|sw[15]~corein            ; combout          ;
; |Lab5|OneHzModCLK~clkctrl      ; |Lab5|OneHzModCLK~clkctrl      ; outclk           ;
; |Lab5|TenHzModCLK~clkctrl      ; |Lab5|TenHzModCLK~clkctrl      ; outclk           ;
; |Lab5|clock_50~clkctrl         ; |Lab5|clock_50~clkctrl         ; outclk           ;
+--------------------------------+--------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------+
; Missing 1-Value Coverage                                               ;
+--------------------------+--------------------------+------------------+
; Node Name                ; Output Port Name         ; Output Port Type ;
+--------------------------+--------------------------+------------------+
; |Lab5|bin_counter[24]    ; |Lab5|bin_counter[24]    ; regout           ;
; |Lab5|bin_counter[23]    ; |Lab5|bin_counter[23]    ; regout           ;
; |Lab5|bin_counter[22]    ; |Lab5|bin_counter[22]    ; regout           ;
; |Lab5|bin_counter[21]    ; |Lab5|bin_counter[21]    ; regout           ;
; |Lab5|bin_counter[20]    ; |Lab5|bin_counter[20]    ; regout           ;
; |Lab5|bin_counter[19]    ; |Lab5|bin_counter[19]    ; regout           ;
; |Lab5|bin_counter[18]    ; |Lab5|bin_counter[18]    ; regout           ;
; |Lab5|bin_counter[17]    ; |Lab5|bin_counter[17]    ; regout           ;
; |Lab5|bin_counter[16]    ; |Lab5|bin_counter[16]    ; regout           ;
; |Lab5|bin_counter[15]    ; |Lab5|bin_counter[15]    ; regout           ;
; |Lab5|bin_counter[14]    ; |Lab5|bin_counter[14]    ; regout           ;
; |Lab5|bin_counter[13]    ; |Lab5|bin_counter[13]    ; regout           ;
; |Lab5|bin_counter[12]    ; |Lab5|bin_counter[12]    ; regout           ;
; |Lab5|bin_counter[12]~46 ; |Lab5|bin_counter[12]~47 ; cout             ;
; |Lab5|bin_counter[13]~48 ; |Lab5|bin_counter[13]~48 ; combout          ;
; |Lab5|bin_counter[13]~48 ; |Lab5|bin_counter[13]~49 ; cout             ;
; |Lab5|bin_counter[14]~50 ; |Lab5|bin_counter[14]~50 ; combout          ;
; |Lab5|bin_counter[14]~50 ; |Lab5|bin_counter[14]~51 ; cout             ;
; |Lab5|bin_counter[15]~52 ; |Lab5|bin_counter[15]~52 ; combout          ;
; |Lab5|bin_counter[15]~52 ; |Lab5|bin_counter[15]~53 ; cout             ;
; |Lab5|bin_counter[16]~54 ; |Lab5|bin_counter[16]~54 ; combout          ;
; |Lab5|bin_counter[16]~54 ; |Lab5|bin_counter[16]~55 ; cout             ;
; |Lab5|bin_counter[17]~56 ; |Lab5|bin_counter[17]~56 ; combout          ;
; |Lab5|bin_counter[17]~56 ; |Lab5|bin_counter[17]~57 ; cout             ;
; |Lab5|bin_counter[18]~58 ; |Lab5|bin_counter[18]~58 ; combout          ;
; |Lab5|bin_counter[18]~58 ; |Lab5|bin_counter[18]~59 ; cout             ;
; |Lab5|bin_counter[19]~60 ; |Lab5|bin_counter[19]~60 ; combout          ;
; |Lab5|bin_counter[19]~60 ; |Lab5|bin_counter[19]~61 ; cout             ;
; |Lab5|bin_counter[20]~62 ; |Lab5|bin_counter[20]~62 ; combout          ;
; |Lab5|bin_counter[20]~62 ; |Lab5|bin_counter[20]~63 ; cout             ;
; |Lab5|bin_counter[21]~64 ; |Lab5|bin_counter[21]~64 ; combout          ;
; |Lab5|bin_counter[21]~64 ; |Lab5|bin_counter[21]~65 ; cout             ;
; |Lab5|bin_counter[22]~66 ; |Lab5|bin_counter[22]~66 ; combout          ;
; |Lab5|bin_counter[22]~66 ; |Lab5|bin_counter[22]~67 ; cout             ;
; |Lab5|bin_counter[23]~68 ; |Lab5|bin_counter[23]~68 ; combout          ;
; |Lab5|bin_counter[23]~68 ; |Lab5|bin_counter[23]~69 ; cout             ;
; |Lab5|bin_counter[24]~70 ; |Lab5|bin_counter[24]~70 ; combout          ;
; |Lab5|Add1~2             ; |Lab5|Add1~3             ; cout             ;
; |Lab5|Add1~4             ; |Lab5|Add1~4             ; combout          ;
; |Lab5|Add1~4             ; |Lab5|Add1~5             ; cout             ;
; |Lab5|Add1~6             ; |Lab5|Add1~6             ; combout          ;
; |Lab5|Add1~6             ; |Lab5|Add1~7             ; cout             ;
; |Lab5|Add1~8             ; |Lab5|Add1~8             ; combout          ;
; |Lab5|Add1~8             ; |Lab5|Add1~9             ; cout             ;
; |Lab5|Add1~10            ; |Lab5|Add1~10            ; combout          ;
; |Lab5|Add1~10            ; |Lab5|Add1~11            ; cout             ;
; |Lab5|Add1~12            ; |Lab5|Add1~12            ; combout          ;
; |Lab5|Add1~12            ; |Lab5|Add1~13            ; cout             ;
; |Lab5|Add1~14            ; |Lab5|Add1~14            ; combout          ;
; |Lab5|Add1~14            ; |Lab5|Add1~15            ; cout             ;
; |Lab5|Add1~16            ; |Lab5|Add1~16            ; combout          ;
; |Lab5|Add1~16            ; |Lab5|Add1~17            ; cout             ;
; |Lab5|Add1~18            ; |Lab5|Add1~18            ; combout          ;
; |Lab5|Add1~18            ; |Lab5|Add1~19            ; cout             ;
; |Lab5|Add1~20            ; |Lab5|Add1~20            ; combout          ;
; |Lab5|Add1~20            ; |Lab5|Add1~21            ; cout             ;
; |Lab5|Add1~22            ; |Lab5|Add1~22            ; combout          ;
; |Lab5|Add1~22            ; |Lab5|Add1~23            ; cout             ;
; |Lab5|Add1~24            ; |Lab5|Add1~24            ; combout          ;
; |Lab5|Add1~24            ; |Lab5|Add1~25            ; cout             ;
; |Lab5|Add1~26            ; |Lab5|Add1~26            ; combout          ;
; |Lab5|Add1~26            ; |Lab5|Add1~27            ; cout             ;
; |Lab5|Add1~28            ; |Lab5|Add1~28            ; combout          ;
; |Lab5|Add1~28            ; |Lab5|Add1~29            ; cout             ;
; |Lab5|Add1~30            ; |Lab5|Add1~30            ; combout          ;
; |Lab5|Add1~30            ; |Lab5|Add1~31            ; cout             ;
; |Lab5|Add1~32            ; |Lab5|Add1~32            ; combout          ;
; |Lab5|Add1~32            ; |Lab5|Add1~33            ; cout             ;
; |Lab5|Add1~34            ; |Lab5|Add1~34            ; combout          ;
; |Lab5|Add1~34            ; |Lab5|Add1~35            ; cout             ;
; |Lab5|Add1~36            ; |Lab5|Add1~36            ; combout          ;
; |Lab5|Add1~36            ; |Lab5|Add1~37            ; cout             ;
; |Lab5|Add1~38            ; |Lab5|Add1~38            ; combout          ;
; |Lab5|Add1~38            ; |Lab5|Add1~39            ; cout             ;
; |Lab5|Add1~40            ; |Lab5|Add1~40            ; combout          ;
; |Lab5|Add1~40            ; |Lab5|Add1~41            ; cout             ;
; |Lab5|Add1~42            ; |Lab5|Add1~42            ; combout          ;
; |Lab5|Add1~42            ; |Lab5|Add1~43            ; cout             ;
; |Lab5|Add1~44            ; |Lab5|Add1~44            ; combout          ;
; |Lab5|Add1~44            ; |Lab5|Add1~45            ; cout             ;
; |Lab5|Add1~46            ; |Lab5|Add1~46            ; combout          ;
; |Lab5|Add1~46            ; |Lab5|Add1~47            ; cout             ;
; |Lab5|Add1~48            ; |Lab5|Add1~48            ; combout          ;
; |Lab5|Add2~4             ; |Lab5|Add2~5             ; cout             ;
; |Lab5|Add2~6             ; |Lab5|Add2~6             ; combout          ;
; |Lab5|Add2~6             ; |Lab5|Add2~7             ; cout             ;
; |Lab5|Add2~8             ; |Lab5|Add2~8             ; combout          ;
; |Lab5|Add2~8             ; |Lab5|Add2~9             ; cout             ;
; |Lab5|Add2~10            ; |Lab5|Add2~10            ; combout          ;
; |Lab5|Add2~10            ; |Lab5|Add2~11            ; cout             ;
; |Lab5|Add2~12            ; |Lab5|Add2~12            ; combout          ;
; |Lab5|Add2~12            ; |Lab5|Add2~13            ; cout             ;
; |Lab5|Add2~14            ; |Lab5|Add2~14            ; combout          ;
; |Lab5|Add2~14            ; |Lab5|Add2~15            ; cout             ;
; |Lab5|Add2~16            ; |Lab5|Add2~16            ; combout          ;
; |Lab5|Add2~16            ; |Lab5|Add2~17            ; cout             ;
; |Lab5|Add2~18            ; |Lab5|Add2~18            ; combout          ;
; |Lab5|Add2~18            ; |Lab5|Add2~19            ; cout             ;
; |Lab5|Add2~20            ; |Lab5|Add2~20            ; combout          ;
; |Lab5|Add2~20            ; |Lab5|Add2~21            ; cout             ;
; |Lab5|Add2~22            ; |Lab5|Add2~22            ; combout          ;
; |Lab5|Add2~22            ; |Lab5|Add2~23            ; cout             ;
; |Lab5|Add2~24            ; |Lab5|Add2~24            ; combout          ;
; |Lab5|Add2~24            ; |Lab5|Add2~25            ; cout             ;
; |Lab5|Add2~26            ; |Lab5|Add2~26            ; combout          ;
; |Lab5|Add2~26            ; |Lab5|Add2~27            ; cout             ;
; |Lab5|Add2~28            ; |Lab5|Add2~28            ; combout          ;
; |Lab5|Add2~28            ; |Lab5|Add2~29            ; cout             ;
; |Lab5|Add2~30            ; |Lab5|Add2~30            ; combout          ;
; |Lab5|Add2~30            ; |Lab5|Add2~31            ; cout             ;
; |Lab5|Add2~32            ; |Lab5|Add2~32            ; combout          ;
; |Lab5|Add2~32            ; |Lab5|Add2~33            ; cout             ;
; |Lab5|Add2~34            ; |Lab5|Add2~34            ; combout          ;
; |Lab5|Add2~34            ; |Lab5|Add2~35            ; cout             ;
; |Lab5|Add2~36            ; |Lab5|Add2~36            ; combout          ;
; |Lab5|Add2~36            ; |Lab5|Add2~37            ; cout             ;
; |Lab5|Add2~38            ; |Lab5|Add2~38            ; combout          ;
; |Lab5|Add2~38            ; |Lab5|Add2~39            ; cout             ;
; |Lab5|Add2~40            ; |Lab5|Add2~40            ; combout          ;
; |Lab5|Add2~40            ; |Lab5|Add2~41            ; cout             ;
; |Lab5|Add2~42            ; |Lab5|Add2~42            ; combout          ;
; |Lab5|Add2~42            ; |Lab5|Add2~43            ; cout             ;
; |Lab5|Add2~44            ; |Lab5|Add2~44            ; combout          ;
; |Lab5|Add2~44            ; |Lab5|Add2~45            ; cout             ;
; |Lab5|Add2~46            ; |Lab5|Add2~46            ; combout          ;
; |Lab5|Add2~46            ; |Lab5|Add2~47            ; cout             ;
; |Lab5|Add2~48            ; |Lab5|Add2~48            ; combout          ;
; |Lab5|state_counter[3]   ; |Lab5|state_counter[3]   ; regout           ;
; |Lab5|ns_wait_counter[3] ; |Lab5|ns_wait_counter[3] ; regout           ;
; |Lab5|ew_wait_counter[3] ; |Lab5|ew_wait_counter[3] ; regout           ;
; |Lab5|mod_counter2[24]   ; |Lab5|mod_counter2[24]   ; regout           ;
; |Lab5|mod_counter2[23]   ; |Lab5|mod_counter2[23]   ; regout           ;
; |Lab5|mod_counter2[22]   ; |Lab5|mod_counter2[22]   ; regout           ;
; |Lab5|mod_counter2[21]   ; |Lab5|mod_counter2[21]   ; regout           ;
; |Lab5|Equal0~0           ; |Lab5|Equal0~0           ; combout          ;
; |Lab5|mod_counter2[20]   ; |Lab5|mod_counter2[20]   ; regout           ;
; |Lab5|mod_counter2[19]   ; |Lab5|mod_counter2[19]   ; regout           ;
; |Lab5|mod_counter2[18]   ; |Lab5|mod_counter2[18]   ; regout           ;
; |Lab5|mod_counter2[17]   ; |Lab5|mod_counter2[17]   ; regout           ;
; |Lab5|Equal0~1           ; |Lab5|Equal0~1           ; combout          ;
; |Lab5|mod_counter2[16]   ; |Lab5|mod_counter2[16]   ; regout           ;
; |Lab5|mod_counter2[15]   ; |Lab5|mod_counter2[15]   ; regout           ;
; |Lab5|mod_counter2[14]   ; |Lab5|mod_counter2[14]   ; regout           ;
; |Lab5|mod_counter2[13]   ; |Lab5|mod_counter2[13]   ; regout           ;
; |Lab5|Equal0~2           ; |Lab5|Equal0~2           ; combout          ;
; |Lab5|mod_counter2[12]   ; |Lab5|mod_counter2[12]   ; regout           ;
; |Lab5|mod_counter2[11]   ; |Lab5|mod_counter2[11]   ; regout           ;
; |Lab5|mod_counter2[10]   ; |Lab5|mod_counter2[10]   ; regout           ;
; |Lab5|mod_counter2[9]    ; |Lab5|mod_counter2[9]    ; regout           ;
; |Lab5|Equal0~3           ; |Lab5|Equal0~3           ; combout          ;
; |Lab5|Equal0~4           ; |Lab5|Equal0~4           ; combout          ;
; |Lab5|mod_counter2[8]    ; |Lab5|mod_counter2[8]    ; regout           ;
; |Lab5|mod_counter2[7]    ; |Lab5|mod_counter2[7]    ; regout           ;
; |Lab5|mod_counter2[6]    ; |Lab5|mod_counter2[6]    ; regout           ;
; |Lab5|mod_counter2[5]    ; |Lab5|mod_counter2[5]    ; regout           ;
; |Lab5|Equal0~5           ; |Lab5|Equal0~5           ; combout          ;
; |Lab5|mod_counter2[4]    ; |Lab5|mod_counter2[4]    ; regout           ;
; |Lab5|mod_counter2[3]    ; |Lab5|mod_counter2[3]    ; regout           ;
; |Lab5|mod_counter2[2]    ; |Lab5|mod_counter2[2]    ; regout           ;
; |Lab5|mod_counter2[1]    ; |Lab5|mod_counter2[1]    ; regout           ;
; |Lab5|Equal0~6           ; |Lab5|Equal0~6           ; combout          ;
; |Lab5|mod_counter1[24]   ; |Lab5|mod_counter1[24]   ; regout           ;
; |Lab5|mod_counter1[23]   ; |Lab5|mod_counter1[23]   ; regout           ;
; |Lab5|mod_counter1[22]   ; |Lab5|mod_counter1[22]   ; regout           ;
; |Lab5|mod_counter1[21]   ; |Lab5|mod_counter1[21]   ; regout           ;
; |Lab5|Equal1~0           ; |Lab5|Equal1~0           ; combout          ;
; |Lab5|mod_counter1[20]   ; |Lab5|mod_counter1[20]   ; regout           ;
; |Lab5|mod_counter1[19]   ; |Lab5|mod_counter1[19]   ; regout           ;
; |Lab5|mod_counter1[18]   ; |Lab5|mod_counter1[18]   ; regout           ;
; |Lab5|mod_counter1[17]   ; |Lab5|mod_counter1[17]   ; regout           ;
; |Lab5|Equal1~1           ; |Lab5|Equal1~1           ; combout          ;
; |Lab5|mod_counter1[16]   ; |Lab5|mod_counter1[16]   ; regout           ;
; |Lab5|mod_counter1[15]   ; |Lab5|mod_counter1[15]   ; regout           ;
; |Lab5|mod_counter1[14]   ; |Lab5|mod_counter1[14]   ; regout           ;
; |Lab5|mod_counter1[13]   ; |Lab5|mod_counter1[13]   ; regout           ;
; |Lab5|Equal1~2           ; |Lab5|Equal1~2           ; combout          ;
; |Lab5|mod_counter1[12]   ; |Lab5|mod_counter1[12]   ; regout           ;
; |Lab5|mod_counter1[11]   ; |Lab5|mod_counter1[11]   ; regout           ;
; |Lab5|mod_counter1[10]   ; |Lab5|mod_counter1[10]   ; regout           ;
; |Lab5|mod_counter1[9]    ; |Lab5|mod_counter1[9]    ; regout           ;
; |Lab5|Equal1~3           ; |Lab5|Equal1~3           ; combout          ;
; |Lab5|Equal1~4           ; |Lab5|Equal1~4           ; combout          ;
; |Lab5|mod_counter1[8]    ; |Lab5|mod_counter1[8]    ; regout           ;
; |Lab5|mod_counter1[7]    ; |Lab5|mod_counter1[7]    ; regout           ;
; |Lab5|mod_counter1[6]    ; |Lab5|mod_counter1[6]    ; regout           ;
; |Lab5|mod_counter1[5]    ; |Lab5|mod_counter1[5]    ; regout           ;
; |Lab5|Equal1~5           ; |Lab5|Equal1~5           ; combout          ;
; |Lab5|mod_counter1[4]    ; |Lab5|mod_counter1[4]    ; regout           ;
; |Lab5|mod_counter1[3]    ; |Lab5|mod_counter1[3]    ; regout           ;
; |Lab5|state_counter~12   ; |Lab5|state_counter~12   ; combout          ;
; |Lab5|SeqLogic~5         ; |Lab5|SeqLogic~5         ; combout          ;
; |Lab5|state_counter~14   ; |Lab5|state_counter~14   ; combout          ;
; |Lab5|ledr[1]            ; |Lab5|ledr[1]            ; padio            ;
; |Lab5|ledr[2]            ; |Lab5|ledr[2]            ; padio            ;
; |Lab5|ledr[3]            ; |Lab5|ledr[3]            ; padio            ;
; |Lab5|ledr[4]            ; |Lab5|ledr[4]            ; padio            ;
; |Lab5|ledr[5]            ; |Lab5|ledr[5]            ; padio            ;
; |Lab5|ledr[6]            ; |Lab5|ledr[6]            ; padio            ;
; |Lab5|ledr[7]            ; |Lab5|ledr[7]            ; padio            ;
; |Lab5|ledr[8]            ; |Lab5|ledr[8]            ; padio            ;
; |Lab5|ledr[9]            ; |Lab5|ledr[9]            ; padio            ;
; |Lab5|ledr[10]           ; |Lab5|ledr[10]           ; padio            ;
; |Lab5|ledr[12]           ; |Lab5|ledr[12]           ; padio            ;
; |Lab5|ledr[13]           ; |Lab5|ledr[13]           ; padio            ;
; |Lab5|ledr[14]           ; |Lab5|ledr[14]           ; padio            ;
; |Lab5|ledr[15]           ; |Lab5|ledr[15]           ; padio            ;
; |Lab5|ledr[16]           ; |Lab5|ledr[16]           ; padio            ;
; |Lab5|ledr[17]           ; |Lab5|ledr[17]           ; padio            ;
; |Lab5|ledg[2]            ; |Lab5|ledg[2]            ; padio            ;
; |Lab5|ledg[3]            ; |Lab5|ledg[3]            ; padio            ;
; |Lab5|ledg[4]            ; |Lab5|ledg[4]            ; padio            ;
; |Lab5|ledg[5]            ; |Lab5|ledg[5]            ; padio            ;
; |Lab5|ledg[6]            ; |Lab5|ledg[6]            ; padio            ;
; |Lab5|hex1[0]            ; |Lab5|hex1[0]            ; padio            ;
; |Lab5|hex1[1]            ; |Lab5|hex1[1]            ; padio            ;
; |Lab5|hex1[2]            ; |Lab5|hex1[2]            ; padio            ;
; |Lab5|hex1[3]            ; |Lab5|hex1[3]            ; padio            ;
; |Lab5|hex1[4]            ; |Lab5|hex1[4]            ; padio            ;
; |Lab5|hex1[5]            ; |Lab5|hex1[5]            ; padio            ;
; |Lab5|hex1[6]            ; |Lab5|hex1[6]            ; padio            ;
; |Lab5|hex3[0]            ; |Lab5|hex3[0]            ; padio            ;
; |Lab5|hex3[1]            ; |Lab5|hex3[1]            ; padio            ;
; |Lab5|hex3[2]            ; |Lab5|hex3[2]            ; padio            ;
; |Lab5|hex3[3]            ; |Lab5|hex3[3]            ; padio            ;
; |Lab5|hex3[4]            ; |Lab5|hex3[4]            ; padio            ;
; |Lab5|hex3[5]            ; |Lab5|hex3[5]            ; padio            ;
; |Lab5|hex3[6]            ; |Lab5|hex3[6]            ; padio            ;
; |Lab5|hex5[0]            ; |Lab5|hex5[0]            ; padio            ;
; |Lab5|hex5[1]            ; |Lab5|hex5[1]            ; padio            ;
; |Lab5|hex5[2]            ; |Lab5|hex5[2]            ; padio            ;
; |Lab5|hex5[3]            ; |Lab5|hex5[3]            ; padio            ;
; |Lab5|hex5[4]            ; |Lab5|hex5[4]            ; padio            ;
; |Lab5|hex5[5]            ; |Lab5|hex5[5]            ; padio            ;
; |Lab5|hex5[6]            ; |Lab5|hex5[6]            ; padio            ;
; |Lab5|hex7[0]            ; |Lab5|hex7[0]            ; padio            ;
; |Lab5|hex7[1]            ; |Lab5|hex7[1]            ; padio            ;
; |Lab5|hex7[2]            ; |Lab5|hex7[2]            ; padio            ;
; |Lab5|hex7[3]            ; |Lab5|hex7[3]            ; padio            ;
; |Lab5|hex7[4]            ; |Lab5|hex7[4]            ; padio            ;
; |Lab5|hex7[5]            ; |Lab5|hex7[5]            ; padio            ;
; |Lab5|hex7[6]            ; |Lab5|hex7[6]            ; padio            ;
; |Lab5|sw[16]             ; |Lab5|sw[16]~corein      ; combout          ;
; |Lab5|sw[17]             ; |Lab5|sw[17]~corein      ; combout          ;
+--------------------------+--------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------+
; Missing 0-Value Coverage                                               ;
+--------------------------+--------------------------+------------------+
; Node Name                ; Output Port Name         ; Output Port Type ;
+--------------------------+--------------------------+------------------+
; |Lab5|bin_counter[24]    ; |Lab5|bin_counter[24]    ; regout           ;
; |Lab5|bin_counter[23]    ; |Lab5|bin_counter[23]    ; regout           ;
; |Lab5|bin_counter[22]    ; |Lab5|bin_counter[22]    ; regout           ;
; |Lab5|bin_counter[21]    ; |Lab5|bin_counter[21]    ; regout           ;
; |Lab5|bin_counter[20]    ; |Lab5|bin_counter[20]    ; regout           ;
; |Lab5|bin_counter[19]    ; |Lab5|bin_counter[19]    ; regout           ;
; |Lab5|bin_counter[18]    ; |Lab5|bin_counter[18]    ; regout           ;
; |Lab5|bin_counter[17]    ; |Lab5|bin_counter[17]    ; regout           ;
; |Lab5|bin_counter[16]    ; |Lab5|bin_counter[16]    ; regout           ;
; |Lab5|bin_counter[15]    ; |Lab5|bin_counter[15]    ; regout           ;
; |Lab5|bin_counter[14]    ; |Lab5|bin_counter[14]    ; regout           ;
; |Lab5|bin_counter[13]    ; |Lab5|bin_counter[13]    ; regout           ;
; |Lab5|bin_counter[12]    ; |Lab5|bin_counter[12]    ; regout           ;
; |Lab5|bin_counter[11]    ; |Lab5|bin_counter[11]    ; regout           ;
; |Lab5|bin_counter[12]~46 ; |Lab5|bin_counter[12]~47 ; cout             ;
; |Lab5|bin_counter[13]~48 ; |Lab5|bin_counter[13]~48 ; combout          ;
; |Lab5|bin_counter[13]~48 ; |Lab5|bin_counter[13]~49 ; cout             ;
; |Lab5|bin_counter[14]~50 ; |Lab5|bin_counter[14]~50 ; combout          ;
; |Lab5|bin_counter[14]~50 ; |Lab5|bin_counter[14]~51 ; cout             ;
; |Lab5|bin_counter[15]~52 ; |Lab5|bin_counter[15]~52 ; combout          ;
; |Lab5|bin_counter[15]~52 ; |Lab5|bin_counter[15]~53 ; cout             ;
; |Lab5|bin_counter[16]~54 ; |Lab5|bin_counter[16]~54 ; combout          ;
; |Lab5|bin_counter[16]~54 ; |Lab5|bin_counter[16]~55 ; cout             ;
; |Lab5|bin_counter[17]~56 ; |Lab5|bin_counter[17]~56 ; combout          ;
; |Lab5|bin_counter[17]~56 ; |Lab5|bin_counter[17]~57 ; cout             ;
; |Lab5|bin_counter[18]~58 ; |Lab5|bin_counter[18]~58 ; combout          ;
; |Lab5|bin_counter[18]~58 ; |Lab5|bin_counter[18]~59 ; cout             ;
; |Lab5|bin_counter[19]~60 ; |Lab5|bin_counter[19]~60 ; combout          ;
; |Lab5|bin_counter[19]~60 ; |Lab5|bin_counter[19]~61 ; cout             ;
; |Lab5|bin_counter[20]~62 ; |Lab5|bin_counter[20]~62 ; combout          ;
; |Lab5|bin_counter[20]~62 ; |Lab5|bin_counter[20]~63 ; cout             ;
; |Lab5|bin_counter[21]~64 ; |Lab5|bin_counter[21]~64 ; combout          ;
; |Lab5|bin_counter[21]~64 ; |Lab5|bin_counter[21]~65 ; cout             ;
; |Lab5|bin_counter[22]~66 ; |Lab5|bin_counter[22]~66 ; combout          ;
; |Lab5|bin_counter[22]~66 ; |Lab5|bin_counter[22]~67 ; cout             ;
; |Lab5|bin_counter[23]~68 ; |Lab5|bin_counter[23]~68 ; combout          ;
; |Lab5|bin_counter[23]~68 ; |Lab5|bin_counter[23]~69 ; cout             ;
; |Lab5|bin_counter[24]~70 ; |Lab5|bin_counter[24]~70 ; combout          ;
; |Lab5|Add1~2             ; |Lab5|Add1~3             ; cout             ;
; |Lab5|Add1~4             ; |Lab5|Add1~4             ; combout          ;
; |Lab5|Add1~4             ; |Lab5|Add1~5             ; cout             ;
; |Lab5|Add1~6             ; |Lab5|Add1~6             ; combout          ;
; |Lab5|Add1~6             ; |Lab5|Add1~7             ; cout             ;
; |Lab5|Add1~8             ; |Lab5|Add1~8             ; combout          ;
; |Lab5|Add1~8             ; |Lab5|Add1~9             ; cout             ;
; |Lab5|Add1~10            ; |Lab5|Add1~10            ; combout          ;
; |Lab5|Add1~10            ; |Lab5|Add1~11            ; cout             ;
; |Lab5|Add1~12            ; |Lab5|Add1~12            ; combout          ;
; |Lab5|Add1~12            ; |Lab5|Add1~13            ; cout             ;
; |Lab5|Add1~14            ; |Lab5|Add1~14            ; combout          ;
; |Lab5|Add1~14            ; |Lab5|Add1~15            ; cout             ;
; |Lab5|Add1~16            ; |Lab5|Add1~16            ; combout          ;
; |Lab5|Add1~16            ; |Lab5|Add1~17            ; cout             ;
; |Lab5|Add1~18            ; |Lab5|Add1~18            ; combout          ;
; |Lab5|Add1~18            ; |Lab5|Add1~19            ; cout             ;
; |Lab5|Add1~20            ; |Lab5|Add1~20            ; combout          ;
; |Lab5|Add1~20            ; |Lab5|Add1~21            ; cout             ;
; |Lab5|Add1~22            ; |Lab5|Add1~22            ; combout          ;
; |Lab5|Add1~22            ; |Lab5|Add1~23            ; cout             ;
; |Lab5|Add1~24            ; |Lab5|Add1~24            ; combout          ;
; |Lab5|Add1~24            ; |Lab5|Add1~25            ; cout             ;
; |Lab5|Add1~26            ; |Lab5|Add1~26            ; combout          ;
; |Lab5|Add1~26            ; |Lab5|Add1~27            ; cout             ;
; |Lab5|Add1~28            ; |Lab5|Add1~28            ; combout          ;
; |Lab5|Add1~28            ; |Lab5|Add1~29            ; cout             ;
; |Lab5|Add1~30            ; |Lab5|Add1~30            ; combout          ;
; |Lab5|Add1~30            ; |Lab5|Add1~31            ; cout             ;
; |Lab5|Add1~32            ; |Lab5|Add1~32            ; combout          ;
; |Lab5|Add1~32            ; |Lab5|Add1~33            ; cout             ;
; |Lab5|Add1~34            ; |Lab5|Add1~34            ; combout          ;
; |Lab5|Add1~34            ; |Lab5|Add1~35            ; cout             ;
; |Lab5|Add1~36            ; |Lab5|Add1~36            ; combout          ;
; |Lab5|Add1~36            ; |Lab5|Add1~37            ; cout             ;
; |Lab5|Add1~38            ; |Lab5|Add1~38            ; combout          ;
; |Lab5|Add1~38            ; |Lab5|Add1~39            ; cout             ;
; |Lab5|Add1~40            ; |Lab5|Add1~40            ; combout          ;
; |Lab5|Add1~40            ; |Lab5|Add1~41            ; cout             ;
; |Lab5|Add1~42            ; |Lab5|Add1~42            ; combout          ;
; |Lab5|Add1~42            ; |Lab5|Add1~43            ; cout             ;
; |Lab5|Add1~44            ; |Lab5|Add1~44            ; combout          ;
; |Lab5|Add1~44            ; |Lab5|Add1~45            ; cout             ;
; |Lab5|Add1~46            ; |Lab5|Add1~46            ; combout          ;
; |Lab5|Add1~46            ; |Lab5|Add1~47            ; cout             ;
; |Lab5|Add1~48            ; |Lab5|Add1~48            ; combout          ;
; |Lab5|Add2~4             ; |Lab5|Add2~5             ; cout             ;
; |Lab5|Add2~6             ; |Lab5|Add2~6             ; combout          ;
; |Lab5|Add2~6             ; |Lab5|Add2~7             ; cout             ;
; |Lab5|Add2~8             ; |Lab5|Add2~8             ; combout          ;
; |Lab5|Add2~8             ; |Lab5|Add2~9             ; cout             ;
; |Lab5|Add2~10            ; |Lab5|Add2~10            ; combout          ;
; |Lab5|Add2~10            ; |Lab5|Add2~11            ; cout             ;
; |Lab5|Add2~12            ; |Lab5|Add2~12            ; combout          ;
; |Lab5|Add2~12            ; |Lab5|Add2~13            ; cout             ;
; |Lab5|Add2~14            ; |Lab5|Add2~14            ; combout          ;
; |Lab5|Add2~14            ; |Lab5|Add2~15            ; cout             ;
; |Lab5|Add2~16            ; |Lab5|Add2~16            ; combout          ;
; |Lab5|Add2~16            ; |Lab5|Add2~17            ; cout             ;
; |Lab5|Add2~18            ; |Lab5|Add2~18            ; combout          ;
; |Lab5|Add2~18            ; |Lab5|Add2~19            ; cout             ;
; |Lab5|Add2~20            ; |Lab5|Add2~20            ; combout          ;
; |Lab5|Add2~20            ; |Lab5|Add2~21            ; cout             ;
; |Lab5|Add2~22            ; |Lab5|Add2~22            ; combout          ;
; |Lab5|Add2~22            ; |Lab5|Add2~23            ; cout             ;
; |Lab5|Add2~24            ; |Lab5|Add2~24            ; combout          ;
; |Lab5|Add2~24            ; |Lab5|Add2~25            ; cout             ;
; |Lab5|Add2~26            ; |Lab5|Add2~26            ; combout          ;
; |Lab5|Add2~26            ; |Lab5|Add2~27            ; cout             ;
; |Lab5|Add2~28            ; |Lab5|Add2~28            ; combout          ;
; |Lab5|Add2~28            ; |Lab5|Add2~29            ; cout             ;
; |Lab5|Add2~30            ; |Lab5|Add2~30            ; combout          ;
; |Lab5|Add2~30            ; |Lab5|Add2~31            ; cout             ;
; |Lab5|Add2~32            ; |Lab5|Add2~32            ; combout          ;
; |Lab5|Add2~32            ; |Lab5|Add2~33            ; cout             ;
; |Lab5|Add2~34            ; |Lab5|Add2~34            ; combout          ;
; |Lab5|Add2~34            ; |Lab5|Add2~35            ; cout             ;
; |Lab5|Add2~36            ; |Lab5|Add2~36            ; combout          ;
; |Lab5|Add2~36            ; |Lab5|Add2~37            ; cout             ;
; |Lab5|Add2~38            ; |Lab5|Add2~38            ; combout          ;
; |Lab5|Add2~38            ; |Lab5|Add2~39            ; cout             ;
; |Lab5|Add2~40            ; |Lab5|Add2~40            ; combout          ;
; |Lab5|Add2~40            ; |Lab5|Add2~41            ; cout             ;
; |Lab5|Add2~42            ; |Lab5|Add2~42            ; combout          ;
; |Lab5|Add2~42            ; |Lab5|Add2~43            ; cout             ;
; |Lab5|Add2~44            ; |Lab5|Add2~44            ; combout          ;
; |Lab5|Add2~44            ; |Lab5|Add2~45            ; cout             ;
; |Lab5|Add2~46            ; |Lab5|Add2~46            ; combout          ;
; |Lab5|Add2~46            ; |Lab5|Add2~47            ; cout             ;
; |Lab5|Add2~48            ; |Lab5|Add2~48            ; combout          ;
; |Lab5|state_counter[3]   ; |Lab5|state_counter[3]   ; regout           ;
; |Lab5|ns_wait_counter[3] ; |Lab5|ns_wait_counter[3] ; regout           ;
; |Lab5|ew_wait_counter[3] ; |Lab5|ew_wait_counter[3] ; regout           ;
; |Lab5|mod_counter2[24]   ; |Lab5|mod_counter2[24]   ; regout           ;
; |Lab5|mod_counter2[23]   ; |Lab5|mod_counter2[23]   ; regout           ;
; |Lab5|mod_counter2[22]   ; |Lab5|mod_counter2[22]   ; regout           ;
; |Lab5|mod_counter2[21]   ; |Lab5|mod_counter2[21]   ; regout           ;
; |Lab5|Equal0~0           ; |Lab5|Equal0~0           ; combout          ;
; |Lab5|mod_counter2[20]   ; |Lab5|mod_counter2[20]   ; regout           ;
; |Lab5|mod_counter2[19]   ; |Lab5|mod_counter2[19]   ; regout           ;
; |Lab5|mod_counter2[18]   ; |Lab5|mod_counter2[18]   ; regout           ;
; |Lab5|mod_counter2[17]   ; |Lab5|mod_counter2[17]   ; regout           ;
; |Lab5|Equal0~1           ; |Lab5|Equal0~1           ; combout          ;
; |Lab5|mod_counter2[16]   ; |Lab5|mod_counter2[16]   ; regout           ;
; |Lab5|mod_counter2[15]   ; |Lab5|mod_counter2[15]   ; regout           ;
; |Lab5|mod_counter2[14]   ; |Lab5|mod_counter2[14]   ; regout           ;
; |Lab5|mod_counter2[13]   ; |Lab5|mod_counter2[13]   ; regout           ;
; |Lab5|Equal0~2           ; |Lab5|Equal0~2           ; combout          ;
; |Lab5|mod_counter2[12]   ; |Lab5|mod_counter2[12]   ; regout           ;
; |Lab5|mod_counter2[11]   ; |Lab5|mod_counter2[11]   ; regout           ;
; |Lab5|mod_counter2[10]   ; |Lab5|mod_counter2[10]   ; regout           ;
; |Lab5|mod_counter2[9]    ; |Lab5|mod_counter2[9]    ; regout           ;
; |Lab5|Equal0~3           ; |Lab5|Equal0~3           ; combout          ;
; |Lab5|Equal0~4           ; |Lab5|Equal0~4           ; combout          ;
; |Lab5|mod_counter2[8]    ; |Lab5|mod_counter2[8]    ; regout           ;
; |Lab5|mod_counter2[7]    ; |Lab5|mod_counter2[7]    ; regout           ;
; |Lab5|mod_counter2[6]    ; |Lab5|mod_counter2[6]    ; regout           ;
; |Lab5|mod_counter2[5]    ; |Lab5|mod_counter2[5]    ; regout           ;
; |Lab5|Equal0~5           ; |Lab5|Equal0~5           ; combout          ;
; |Lab5|mod_counter2[4]    ; |Lab5|mod_counter2[4]    ; regout           ;
; |Lab5|mod_counter2[3]    ; |Lab5|mod_counter2[3]    ; regout           ;
; |Lab5|mod_counter2[2]    ; |Lab5|mod_counter2[2]    ; regout           ;
; |Lab5|mod_counter2[1]    ; |Lab5|mod_counter2[1]    ; regout           ;
; |Lab5|Equal0~6           ; |Lab5|Equal0~6           ; combout          ;
; |Lab5|mod_counter1[24]   ; |Lab5|mod_counter1[24]   ; regout           ;
; |Lab5|mod_counter1[23]   ; |Lab5|mod_counter1[23]   ; regout           ;
; |Lab5|mod_counter1[22]   ; |Lab5|mod_counter1[22]   ; regout           ;
; |Lab5|mod_counter1[21]   ; |Lab5|mod_counter1[21]   ; regout           ;
; |Lab5|Equal1~0           ; |Lab5|Equal1~0           ; combout          ;
; |Lab5|mod_counter1[20]   ; |Lab5|mod_counter1[20]   ; regout           ;
; |Lab5|mod_counter1[19]   ; |Lab5|mod_counter1[19]   ; regout           ;
; |Lab5|mod_counter1[18]   ; |Lab5|mod_counter1[18]   ; regout           ;
; |Lab5|mod_counter1[17]   ; |Lab5|mod_counter1[17]   ; regout           ;
; |Lab5|Equal1~1           ; |Lab5|Equal1~1           ; combout          ;
; |Lab5|mod_counter1[16]   ; |Lab5|mod_counter1[16]   ; regout           ;
; |Lab5|mod_counter1[15]   ; |Lab5|mod_counter1[15]   ; regout           ;
; |Lab5|mod_counter1[14]   ; |Lab5|mod_counter1[14]   ; regout           ;
; |Lab5|mod_counter1[13]   ; |Lab5|mod_counter1[13]   ; regout           ;
; |Lab5|Equal1~2           ; |Lab5|Equal1~2           ; combout          ;
; |Lab5|mod_counter1[12]   ; |Lab5|mod_counter1[12]   ; regout           ;
; |Lab5|mod_counter1[11]   ; |Lab5|mod_counter1[11]   ; regout           ;
; |Lab5|mod_counter1[10]   ; |Lab5|mod_counter1[10]   ; regout           ;
; |Lab5|mod_counter1[9]    ; |Lab5|mod_counter1[9]    ; regout           ;
; |Lab5|Equal1~3           ; |Lab5|Equal1~3           ; combout          ;
; |Lab5|Equal1~4           ; |Lab5|Equal1~4           ; combout          ;
; |Lab5|mod_counter1[8]    ; |Lab5|mod_counter1[8]    ; regout           ;
; |Lab5|mod_counter1[7]    ; |Lab5|mod_counter1[7]    ; regout           ;
; |Lab5|mod_counter1[6]    ; |Lab5|mod_counter1[6]    ; regout           ;
; |Lab5|mod_counter1[5]    ; |Lab5|mod_counter1[5]    ; regout           ;
; |Lab5|Equal1~5           ; |Lab5|Equal1~5           ; combout          ;
; |Lab5|mod_counter1[4]    ; |Lab5|mod_counter1[4]    ; regout           ;
; |Lab5|mod_counter1[3]    ; |Lab5|mod_counter1[3]    ; regout           ;
; |Lab5|state_counter~12   ; |Lab5|state_counter~12   ; combout          ;
; |Lab5|SeqLogic~5         ; |Lab5|SeqLogic~5         ; combout          ;
; |Lab5|state_counter~14   ; |Lab5|state_counter~14   ; combout          ;
; |Lab5|ledr[1]            ; |Lab5|ledr[1]            ; padio            ;
; |Lab5|ledr[2]            ; |Lab5|ledr[2]            ; padio            ;
; |Lab5|ledr[3]            ; |Lab5|ledr[3]            ; padio            ;
; |Lab5|ledr[4]            ; |Lab5|ledr[4]            ; padio            ;
; |Lab5|ledr[5]            ; |Lab5|ledr[5]            ; padio            ;
; |Lab5|ledr[6]            ; |Lab5|ledr[6]            ; padio            ;
; |Lab5|ledr[7]            ; |Lab5|ledr[7]            ; padio            ;
; |Lab5|ledr[8]            ; |Lab5|ledr[8]            ; padio            ;
; |Lab5|ledr[9]            ; |Lab5|ledr[9]            ; padio            ;
; |Lab5|ledr[10]           ; |Lab5|ledr[10]           ; padio            ;
; |Lab5|ledr[12]           ; |Lab5|ledr[12]           ; padio            ;
; |Lab5|ledr[13]           ; |Lab5|ledr[13]           ; padio            ;
; |Lab5|ledr[14]           ; |Lab5|ledr[14]           ; padio            ;
; |Lab5|ledr[15]           ; |Lab5|ledr[15]           ; padio            ;
; |Lab5|ledr[16]           ; |Lab5|ledr[16]           ; padio            ;
; |Lab5|ledr[17]           ; |Lab5|ledr[17]           ; padio            ;
; |Lab5|ledg[2]            ; |Lab5|ledg[2]            ; padio            ;
; |Lab5|ledg[3]            ; |Lab5|ledg[3]            ; padio            ;
; |Lab5|ledg[4]            ; |Lab5|ledg[4]            ; padio            ;
; |Lab5|ledg[5]            ; |Lab5|ledg[5]            ; padio            ;
; |Lab5|ledg[6]            ; |Lab5|ledg[6]            ; padio            ;
; |Lab5|hex1[0]            ; |Lab5|hex1[0]            ; padio            ;
; |Lab5|hex1[1]            ; |Lab5|hex1[1]            ; padio            ;
; |Lab5|hex1[2]            ; |Lab5|hex1[2]            ; padio            ;
; |Lab5|hex1[3]            ; |Lab5|hex1[3]            ; padio            ;
; |Lab5|hex1[4]            ; |Lab5|hex1[4]            ; padio            ;
; |Lab5|hex1[5]            ; |Lab5|hex1[5]            ; padio            ;
; |Lab5|hex1[6]            ; |Lab5|hex1[6]            ; padio            ;
; |Lab5|hex3[0]            ; |Lab5|hex3[0]            ; padio            ;
; |Lab5|hex3[1]            ; |Lab5|hex3[1]            ; padio            ;
; |Lab5|hex3[2]            ; |Lab5|hex3[2]            ; padio            ;
; |Lab5|hex3[3]            ; |Lab5|hex3[3]            ; padio            ;
; |Lab5|hex3[4]            ; |Lab5|hex3[4]            ; padio            ;
; |Lab5|hex3[5]            ; |Lab5|hex3[5]            ; padio            ;
; |Lab5|hex3[6]            ; |Lab5|hex3[6]            ; padio            ;
; |Lab5|hex5[0]            ; |Lab5|hex5[0]            ; padio            ;
; |Lab5|hex5[1]            ; |Lab5|hex5[1]            ; padio            ;
; |Lab5|hex5[2]            ; |Lab5|hex5[2]            ; padio            ;
; |Lab5|hex5[3]            ; |Lab5|hex5[3]            ; padio            ;
; |Lab5|hex5[4]            ; |Lab5|hex5[4]            ; padio            ;
; |Lab5|hex5[5]            ; |Lab5|hex5[5]            ; padio            ;
; |Lab5|hex5[6]            ; |Lab5|hex5[6]            ; padio            ;
; |Lab5|hex7[0]            ; |Lab5|hex7[0]            ; padio            ;
; |Lab5|hex7[1]            ; |Lab5|hex7[1]            ; padio            ;
; |Lab5|hex7[2]            ; |Lab5|hex7[2]            ; padio            ;
; |Lab5|hex7[3]            ; |Lab5|hex7[3]            ; padio            ;
; |Lab5|hex7[4]            ; |Lab5|hex7[4]            ; padio            ;
; |Lab5|hex7[5]            ; |Lab5|hex7[5]            ; padio            ;
; |Lab5|hex7[6]            ; |Lab5|hex7[6]            ; padio            ;
; |Lab5|sw[16]             ; |Lab5|sw[16]~corein      ; combout          ;
; |Lab5|sw[17]             ; |Lab5|sw[17]~corein      ; combout          ;
+--------------------------+--------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Tue Jul 19 14:48:52 2016
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off lab5 -c lab5
Info: Using vector source file "N:/ECE124/Lab5/Waveform2.vwf"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[0]"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[1]"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[2]"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[3]"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[4]"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[5]"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[6]"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[7]"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[8]"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[9]"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[10]"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[11]"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[12]"
Warning: Can't find signal in vector source file for input pin "|Lab5|sw[13]"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      44.29 %
Info: Number of transitions in simulation is 86882
Info: Quartus II Simulator was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 166 megabytes
    Info: Processing ended: Tue Jul 19 14:48:54 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


