<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7a35tcpg236-1" LaunchTime="1681834639">
  <File Type="PA-TCL" Name="Project_FPGA_wrapper.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="Project_FPGA_wrapper_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="Project_FPGA_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="Project_FPGA_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="Project_FPGA_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="Project_FPGA_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="Project_FPGA_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="Project_FPGA_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="Project_FPGA_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1" RelGenDir="$PGENDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Project_FPGA/Compteur_Tempo.vhd">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../Compteur_Tempo.vhd"/>
        <Attr Name="ImportTime" Val="1679390706"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Project_FPGA/Diviseur_Horloge.vhd">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../Diviseur_Horloge.vhd"/>
        <Attr Name="ImportTime" Val="1679389657"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Registre_DCC.vhd">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Project_FPGA/Project_FPGA.srcs/sources_1/new/Registre_DCC.vhd"/>
        <Attr Name="ImportTime" Val="1681215559"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/DDC_MAE.vhd">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Project_FPGA/Project_FPGA.srcs/sources_1/new/DDC_MAE.vhd"/>
        <Attr Name="ImportTime" Val="1681215559"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/DCC_Compteur.vhd">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Project_FPGA/Project_FPGA.srcs/sources_1/new/DCC_Compteur.vhd"/>
        <Attr Name="ImportTime" Val="1681215559"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/DCC_Bit0.vhd">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Project_FPGA/Project_FPGA.srcs/sources_1/new/DCC_Bit0.vhd"/>
        <Attr Name="ImportTime" Val="1681215559"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/DCC_Bit1.vhd">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Project_FPGA/Project_FPGA.srcs/sources_1/new/DCC_Bit1.vhd"/>
        <Attr Name="ImportTime" Val="1681215559"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/MAE.vhd">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Project_FPGA/Project_FPGA.srcs/sources_1/new/MAE.vhd"/>
        <Attr Name="ImportTime" Val="1681216046"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/MAE_Compteur.vhd">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Project_FPGA/Project_FPGA.srcs/sources_1/new/MAE_Compteur.vhd"/>
        <Attr Name="ImportTime" Val="1681215559"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/TOP.vhd">
      <FileInfo>
        <Attr Name="UserDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Project_FPGA/Project_FPGA.srcs/sources_1/new/TOP.vhd"/>
        <Attr Name="ImportTime" Val="1681216576"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/Project_FPGA/Project_FPGA.bd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Project_FPGA/Project_FPGA.srcs/sources_1/bd/Project_FPGA/Project_FPGA.bd"/>
        <Attr Name="ImportTime" Val="1681217443"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Project_FPGA_wrapper.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../Project_FPGA/Project_FPGA.gen/sources_1/bd/Project_FPGA/hdl/Project_FPGA_wrapper.vhd"/>
        <Attr Name="ImportTime" Val="1681216898"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PGENDIR/sources_1/bd/Project_FPGA/hdl/Project_FPGA_wrapper.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="Project_FPGA_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/Project_FPGA/Nexys4DDR_Master.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../Nexys4DDR_Master.xdc"/>
        <Attr Name="ImportTime" Val="1679389657"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2020"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
