<?xml version="1.0" encoding="utf-8" standalone="yes"?><rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom"><channel><title>基础 on 我的Verilog学习笔记</title><link>/%E5%9F%BA%E7%A1%80/</link><description>Recent content in 基础 on 我的Verilog学习笔记</description><generator>Hugo -- gohugo.io</generator><language>zh-cn</language><lastBuildDate>Mon, 18 Jul 2022 11:14:11 +0800</lastBuildDate><atom:link href="/%E5%9F%BA%E7%A1%80/index.xml" rel="self" type="application/rss+xml"/><item><title>简介</title><link>/%E5%9F%BA%E7%A1%80/1-verilog-basics/</link><pubDate>Fri, 24 Jun 2022 17:25:09 +0800</pubDate><guid>/%E5%9F%BA%E7%A1%80/1-verilog-basics/</guid><description> Verilog 是一种硬件描述语言，可以用来描述数字电路的行为。比如下面这个 Flip-Flop，在时钟的上升沿处，其输出 Q 会等于输入 D。用 Verilog 描述为：
always@(posedge clock) Q&amp;lt;=D;</description></item><item><title>Introduction</title><link>/%E5%9F%BA%E7%A1%80/1-introduction/</link><pubDate>Mon, 18 Jul 2022 11:14:11 +0800</pubDate><guid>/%E5%9F%BA%E7%A1%80/1-introduction/</guid><description>本章会介绍：
数字硬件的组成 数字电路的设计流程 二进制数字 信息的数字化表示 数字电路的设计流程 D P e r f o M R i t e F e n I D o e i q e n e t t n u i S s y s i i s t i i Y p Y s r p i m g e e T s e h e e a u n s e p s e d c l l i s e d i a c m t c p f d t o p i i p r i e i r l n f r o c s o r e g i o d a i n e m c d u t g c e a u c i n t n t c t o ?</description></item></channel></rss>