`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Design Name: RISCV CPU
// Module Name: RegisterFile
// Target Devices: Nexys4
// Tool Versions: Vivado 2017.4.1
// Description: 
//////////////////////////////////////////////////////////////////////////////////
module RegisterFile(
    input wire clk,
    input wire rst,
    input wire WE3,
    input wire [4:0] A1,
    input wire [4:0] A2,
    input wire [4:0] A3,
    input wire [31:0] WD3,
    output wire [31:0] RD1,
    output wire [31:0] RD2
);

    reg [31:0] RegFile[31:1];
    integer i;
    //
    always @(negedge clk or posedge rst) begin 
        if(rst)                                 
            for(i = 1; i < 32; i = i + 1) 
                RegFile[i][31:0] <= 32'b0;
        else if((WE3 == 1'b1) && (A3 != 5'b0))    
            RegFile[A3] <= WD3;   
    end
    //    
    assign RD1 = (A1 == 5'b0)? 32'b0 : RegFile[A1];
    assign RD2 = (A2 == 5'b0)? 32'b0 : RegFile[A2];
    
endmodule

//åŠŸèƒ½è¯´æ˜Ž
    //ä¸Šå‡æ²¿å†™å…¥ï¼Œå¼‚æ­¥è¯»çš„å¯„å­˜å™¨å †ï¼?0å·å¯„å­˜å™¨å€¼å§‹ç»ˆä¸º32'b0
    //åœ¨æŽ¥å…¥RV32Coreæ—¶ï¼Œè¾“å…¥ä¸º~clkï¼Œå› æ­¤æœ¬æ¨¡å—æ—¶é’Ÿè¾“å…¥å’Œå…¶ä»–éƒ¨ä»¶å§‹ç»ˆç›¸å?
    //ç­‰ä»·äºŽä¾‹åŒ–æœ¬æ¨¡å—æ—¶æ­£å¸¸æŽ¥å…¥æ—¶é’Ÿclkï¼ŒåŒæ—¶ä¿®æ”¹ä»£ç ä¸ºalways@(negedge clk or negedge rst) 
//å®žéªŒè¦æ±‚  
    //æ— éœ€ä¿®æ”¹