https://www.xilinx.com/video/hardware/using-vivado-timing-constraint-wizard.html

Paso 1: Definir los Retardos de Entrada
Para las señales de entrada como db, reset, sw, eth_state, etc., define los input delays en relación con el reloj clk.

xdc
# Definir el reloj 'clk' (asumiendo 125 MHz)
create_clock -name clk -period 8.0 [get_ports clk]

# Definir retrasos de entrada para las señales relevantes
set_input_delay -clock clk -max 3.0 [get_ports db]
set_input_delay -clock clk -min 1.0 [get_ports db]

set_input_delay -clock clk -max 3.0 [get_ports reset]
set_input_delay -clock clk -min 1.0 [get_ports reset]

set_input_delay -clock clk -max 3.0 [get_ports sw]
set_input_delay -clock clk -min 1.0 [get_ports sw]

set_input_delay -clock clk -max 3.0 [get_ports eth_state[2]]
set_input_delay -clock clk -min 1.0 [get_ports eth_state[2]]

set_input_delay -clock clk -max 3.0 [get_ports eth_state[1]]
set_input_delay -clock clk -min 1.0 [get_ports eth_state[1]]

set_input_delay -clock clk -max 3.0 [get_ports eth_state[0]]
set_input_delay -clock clk -min 1.0 [get_ports eth_state[0]]
Paso 2: Definir los Retardos de Salida
Para las señales de salida como eth_state, led_status, sseg, db, etc., define los output delays en relación con el reloj clk.

xdc
# Definir retrasos de salida para las señales relevantes
set_output_delay -clock clk -max 2.0 [get_ports eth_state[2]]
set_output_delay -clock clk -min 0.5 [get_ports eth_state[2]]

set_output_delay -clock clk -max 2.0 [get_ports eth_state[1]]
set_output_delay -clock clk -min 0.5 [get_ports eth_state[1]]

set_output_delay -clock clk -max 2.0 [get_ports eth_state[0]]
set_output_delay -clock clk -min 0.5 [get_ports eth_state[0]]

set_output_delay -clock clk -max 2.0 [get_ports db]
set_output_delay -clock clk -min 0.5 [get_ports db]


//Tienes que mirar uno por uno si los puertos que estas cogiendo son de entrada o de salida:
//Por ejemplo/para el archivo de ethernet los puertos son solo de entrada o de salida?

set_property PACKAGE_PIN AA18 [get_ports {eth_state[1]}]
set_property IOSTANDARD LVCMOS12 [get_ports {eth_state[1]}]
set_input_delay -clock clk -max 3.0 [get_ports eth_state[1]]
set_input_delay -clock clk -min 1.0 [get_ports eth_state[1]]
#RETARDOS DE SALIDA
set_output_delay -clock clk -max 2.0 [get_ports eth_state[1]]
set_output_delay -clock clk -min 0.5 [get_ports eth_state[1]]

