一种指令集转换系统和方法 本发明提供了一种指令集转换系统和方法，能将外部指令转换为内部指令供处理器核执行，且可以通过配置，很方便地扩展处理器系统支持的指令集；本发明还提供了内部指令地址和外部指令地址的实时转换方法，使得处理器核能直接在较高层次缓存中读取内部指令，降低流水线深度。
一种多车道/多核系统和方法 本发明提供了一种多车道/多核系统和方法。所述多车道/多核系统包含多个车道/处理器核，每个车道/处理器核可以执行相同或不同的指令并访问存储器。所述多车道/多核系统还可以包含循环控制器和数据引擎，用于在执行循环程序时进行存储器读或写数据操作，从而避免了在循环程序中明示出现数据访问指令。所述系统还可以对所述复数个车道/处理器核的执行结果进行后处理操作，并访问存储器。所述后处理操作可以由车道/处理器核或专门的后处理器实现。使用本发明所述的具有后处理器的多车道/多核系统进行映射/聚合操作，可以避免传统多车道/多核系统中大量的存储器访问操作，从而显著地提高性能。
针对多核/众核处理器程序分割的后编译系统 本发明公开一种后编译系统，具体为一种针对多核处理器程序分割的后编译系统。包括指令流解析器、处理器行为模型、代码分割器以及汇编合成器。其中指令流解析器对可执行的程序代码进行解析，生成行为模型可以扫描的前端码流。处理器行为模型对前端码流进行扫描并分析，同时统计扫描结果。指令分割器根据行为模型扫描结果进行指令代码分割，数据分割器根据指令代码分割结果对数据块进行分割。目标代码合成器将分割后的指令代码和数据合成独立的可执行程序。本发明有效解决了多核处理器中任务分割困难以及多核之间的配合等带来多核处理器效率低下等问题。
指令处理系统及方法 本发明提供了一种指令处理系统及方法。在本发明提供的指令处理系统及方法中，通过指令控制器根据轨道表中存储的分支指令的预测值推测之后可能执行的指令段，并向处理器输出可能被执行的指令，以提高分支预测的准确性，从而提高指令处理系统执行指令的性能。
一种分支处理系统和方法 一种分支处理系统和方法。该系统和方法包括在处理器执行指令前将所需指令预取到缓存中；判断处理器即将执行的指令是否是分支指令，并提供该分支指令的分支目标指令地址和该分支指令在程序序列中的后一指令地址。该系统和方法还包括至少根据分支目标指令的地址对分支指令的分支判定，并根据该分支判断，在分支指令到达其在流水线中的执行段前，至少选择分支目标指令和后一指令中的一个作为执行单元将要执行的指令，使得无论分支指令的转移是否发生都不会导致流水线操作的暂停。
一种数据缓存系统及方法 本发明提供了一种数据缓存系统及方法。在本发明提供的数据缓存系统及方法中，利用在指令缓存或数据轨道表中存储相关信息提前对数据缓存进行填充，并提前控制数据缓存向处理器输出可能被访问的数据，从而部分或全部掩盖了数据缓存缺失造成的等待时间和/或对数据缓存的访问时延。
