\section{模块设计}
    \subsection{取指令模块}
        \subsubsection{端口说明}
            \input{../chart/if_module_port.tex} 
        \subsubsection{内部实现}
            需要的数据有PcSrc、EBase、EPC。

            PcSrc产生于上一条指令的WB阶段。%
            EBase为固定值，直接从CP0部分连接过来。%
            EPC在异常阶段写入，直接从CP0部分连接过来。%
            pc\_sel为上一条指令的解码阶段产生。%
            因此，所有的数据都能够在InsF时钟上升沿之前准备完毕。

            内部分为两个部分对PC进行计算：%
            首先为组合逻辑部分，需要在InsF时钟上升沿到来之前为MMU计算出PC值，%
            因此建立一个process，敏感信号为全部的PC选择信息，%
            即时计算出PC值，连接到MMU部分，%
            使得MMU能够在InsF上升沿进行取指令的操作。%
            其次为时序逻辑部分，在InsF时钟上升沿时，%
            对PC进行选择，选择方式与PCmmu相同。%
            此process产生的PC，在当前指令的全部周期有效，%
            是计算RPC、branch、jump的地址的基础。%
    \subsection{指令解析模块}
        \subsubsection{端口说明}
            \input{../chart/id_module_port.tex}
        \subsubsection{内部实现}
            需要的数据有instruction，%
            产生于当前指令InsF上升沿之后，能够在当前指令InsD上升沿之前到达。

            内部实现分为两部分：%
            \begin{enumerate}
            \item
            在InsD阶段除了解码指令之外，%
            还需要读取通用寄存器和CP0寄存器的值。%
            需要在InsD上升沿到来之前，将三个寄存器编号发送给寄存器堆。%
            因此将instruction的三个5位的寄存器编号直接连接到输出的rs、rt、rd部分。%
            \item
            其他控制线的生成均通过时钟驱动，%
            在IDEcode有相应寄存器，连接至输出端。%
            在InsD时钟上升沿之后，根据指令解码产生控制信号。%
            产生的控制信号根据需要，%
            输出到ALU、WB、MEM、CP0、IFetch、MMU模块。
            \end{enumerate}

    \subsection{ALU模块}
        \subsubsection{端口说明}
            \input{../chart/alu_module_port.tex}
        \subsubsection{内部实现}
            每次时钟上升沿到来时，检查enable、state，%
            若不是ALU工作状态则不进行任何操作。%
            根据alu\_srcA选择第一个操作数，根据alu\_srcB选择第二个操作数，%
            根据操作码进行相应的运算，将结果输出或保存到hi、lo寄存器中。

            注意乘法运算需要较多的时间，因此若在某一个时钟上升沿进行乘法运算，%
            不能认为在下一个时钟上升沿就能在hi、lo寄存器中取到正确的结果。%
            一般来说，在12.5MHz时钟频率下进行乘法运算需要大约2个时钟周期，%
            那么如果在多周期CPU上，%
            可以保证两条连续的乘法、取hi(lo)寄存器指令能得到正确的结果，%
            但是在流水线CPU上不能保证。%
            乘法运算时间需要根据不同的硬件平台、时钟频率进行测量，%
            不能一概而论。
    \subsection{访存模块}
        \subsubsection{端口说明}
            \input{../chart/mem_module_port.tex}
        \subsubsection{内部实现}
            \begin{enumerate}
            \item
            MEM模块在指令的执行周期之后，%
            但是内存访问模块需要使用访存周期的时钟上升沿，%
            因此MEM模块不能占用时钟上升沿，%
            需要设计为一个组合逻辑模块。%
            其主要功能为访存周期的预处理，%
            为其生成访存的地址与写入的数据，以及产生使能信号。
            \item
            MEM模块内部完全由组合逻辑实现。%

            目前MEM模块有一些输入输出之间采取的是直接连线的方式，%
            主要目的在于比较清晰地体现出访存的设计思路。%
            后期可能将部分连线直接连接到MMU模块，%
            或者在Xilinx编译与优化的过程中，由编译器直接优化掉。

            直接连线部分：%
            addr\_mmu输出直接与输入的result端口相连，%
            将访存地址直接输出到MMU模块。%
            read\_enable输出直接与输入的mem\_op(2)相连，%
            将读使能输出到MMU模块。%
            write\_enable输出直接与输入的mem\_op(1)相连，
            将写使能输出到MMU模块。
        
            组合逻辑部分：%
            wrirte\_value为内存写入值，需要根据memValue信号进行选择。%
            如果memValue为0，则write\_value的取值为rt\_value，%
            写入寄存器2的值。%
            如果memValue为1，说明此条指令为SB指令，有两个访存阶段。%
            第一访存阶段为读，此时不需要write\_value的值。%
            第二访存阶段为写，%
            在此阶段开始之前，%
            第一访存阶段已经取出内存中addr\_mmu地址中的数据，%
            在此基础上进行一个byte的修改，%
            利用addr\_mmu最后两位选择修改位置，%
            将rt\_value的最低位byte写入，%
            整体作为内存的写入值传递给MMU模块。%
        \end{enumerate}
    \subsection{写回模块}
        \subsubsection{端口说明}
            \input{../chart/wb_module_port.tex}
        \subsubsection{内部实现}
            WB文件包含两个模块，即WB模块与PC模块。%
            WB模块在WB阶段上升沿运行。%
            根据输入的控制信号，选择是否写入以及写入的寄存器编号的来源。%
            同时，根据输入的控制信号，选择从哪里获得写入数据。%
            非扩展的情况比较简单，直接将写出数据赋为相应输入值即可。%
            对于扩展的情况，%
            需要根据alu\_result选择使用mmu\_value的哪一部分作为写入数据的低位。
            对于符号扩展的情况，%
            扩展方法是根据有效位最高位决定扩展位写全0或写全1。
            
            PC模块在ALU阶段上升沿进行比较。比较方式使用compare\_op控制；%
            在WB阶段，根据pc\_op控制对输出PC的赋值。%
            其中，如果输出PC需要由比较结果决定，%
            使用ALU阶段的比较结果控制输出PC的值。%
            这一步输出的PC还需在之后使用别的控制信号决定是否用于IF。

            WB模块状态跳转：%
	        ALU阶段由ALU模块处理。%
	        WB阶段，无条件跳转至IF阶段。

            WB模块异常触发：%
	        无。

    \subsection{MMU模块}
        \subsubsection{端口说明}
            \input{../chart/mmu_module_port.tex}
        \subsubsection{内部实现}
            MMU模块作为真实访问物理内存阶段的预处理阶段，%
            完成对内存的读写控制，%
            完成TLB查询，充填TLB，抛出TLB异常等操作，%
            并且检查地址是否对齐，根据指令类型抛出地址不对齐异常。
            
            MMU模块需要利用时钟的两个跳变沿。%
            访存阶段上升沿：%
                虚拟地址到物理地址的转换，检查地址是否对齐，%
                是否抛出TLB、不对齐等异常。%
            访存阶段下降沿：%
                实际对物理内存的访问。%
            
            MMU模块读写控制，%
            需要通过CPU状态机信号以及内存的读写使能信号共同决定。%
                如果当前state为取指令阶段，则一定为内存读取状态。%
                如果当前为第一访存阶段，%
                    因为SB指令读写使能均为1，所以需要进行。%
                    如果mem\_read\_enable为1则进行读操作，%
                    否则如果mem\_write\_enable为1则进行写操作。%
                如果当前为第二访存阶段，%
                    则一定为SB指令，进行写操作。%
            
            MMU地址映射，根据访问的地址值进行判断。%
            只对部分地址%
            （[0x20000000$\sim$0x80000000]%
            和%
            [0xC0000000$\sim$0xFFFFFFFF]）% 
            进行映射，其他地址不经转换，直接访问。%
            
            TLB表查找：%
                TLB表采取并行查找的策略，%
                实际实现中直接采用for\_generate/if\_generate语句生成TLB查找表。%
                实际效果相当于将输入的虚拟地址高19位复制16份，%
                同时与16个EntryHi进行比较，%
                结果为16位std\_logic\_vector，其中只有1位为1，其余15位为0。%
                再利用for\_generate/if\_generate语句生成TLB结果暂存表，%
                为32*21矩阵%
                32行对应一个16个TLB表项全部Lo部分，%
                21为20位物理地址加一位D标志位。%
                利用并行比较结果和虚拟地址最低位，%
                共同对暂存表进行与操作，%
                由于其中包含大量的0，%
                最终只选择出1*21的std\_logic\_vector向量，%
                即为20位物理地址与一位D标记位。%
                如果查找到TLB查找到物理地址，%
                且D标记位有效，则TLB查找成功，否则查找失败。%
            
            TLB表重填：%
                TLB数据来源来自于CP0寄存器，%
                共需要Index、PageMask、EntryHi、EntryLo0、EntryLo1%
                五个寄存器的数值。%
                CP0模块与MMU模块之间始终有以上5个寄存器的连线，%
                始终能够获得CP0寄存器的最新值。%
                TLB充填发生在TLBWI指令的执行阶段，%
                在时钟上升沿、state为执行阶段、%
                tlb\_enable使能信号为1的情况下，重填TLB表项。%
            
            
            MMU模块可能出现5种异常，%
            异常信号均在访存阶段时钟上升沿之后、%
            时钟下降沿之前产生。%
            异常信号输出至异常处理模块，%
            并且对时钟下降沿的访存操作进行控制，%
            如果出现异常则下降沿不进行访存。%

            地址不对齐异常两种：%
                根据指令类型判断当前指令是否需要对齐地址进行访问。%
                （LB/SB/LBU指令不需要对齐地址，LHU指令对齐方式待定）%
                根据访存地址后两位判断地址是否对齐。%
                根据读写使能最终确定两种异常中的某一种。%

            TLB异常共三种：%
                均在TLB查找结束之后生成。%
                TLB缺失异常信号，根据查找的结果进行判断，%
                如果为全零则根据度写使能触发异常。%
                TLB修改异常，TLB查找结果的D标志位进行判断。%
        
    \subsection{CP0模块}
        \subsubsection{端口说明}
            \input{../chart/cp0_module_port.tex}
        \subsubsection{内部实现}
            时钟触发。%
            检测到cp0\_e为0时，对内部值进行初始化。%
            否则，时钟上升沿时根据state进行相应操作。%
            若state为ID，根据输入地址进行读取操作。%
            若state为ALU，首先本次指令是否为ERET，%
            即检查eret\_enable，如果为1则将status(1)置0。%
            然后检测本次指令是否为写CP0，即检查normal\_cp0\_in(37)，%
            如果需要写则进行CP0写入。注意，此时不进行clock的自增。%
            对于其他state，检查interrunp\_start\_in是否为1，%
            如果为1说明要进行异常信息的写入。%
            
            除此之外，还要进行clock寄存器与compare寄存器的比较，%
            compare寄存器的原有值被保存，如果修改，%
            则更新原有值，并将时钟中断置0；%
            否则，比较两寄存器的值，如果相等则置1，否则不变。%
            因此两寄存器第一次相等之后，触发时钟中断。%
            ！！！！需要将时钟中断恢复的信号。

            CP0模块状态跳转：%
            无。%

            CP0模块异常触发：%
            任何时候检查到compre\_interrupt为1均触发异常。%
            此信号会保持且无需即时相应，在适应的时候触发异常即可。

