Fitter report for de1-picorv32-wb-soc_0
Tue Aug 26 14:34:43 2025
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Ignored Assignments
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Aug 26 14:34:43 2025           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; de1-picorv32-wb-soc_0                           ;
; Top-level Entity Name              ; de1_picorv32_wb_soc                             ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 6,162 / 18,752 ( 33 % )                         ;
;     Total combinational functions  ; 5,407 / 18,752 ( 29 % )                         ;
;     Dedicated logic registers      ; 3,552 / 18,752 ( 19 % )                         ;
; Total registers                    ; 3552                                            ;
; Total pins                         ; 49 / 315 ( 16 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 142,592 / 239,616 ( 60 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Fitter Effort                                                              ; Fast Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Fast                           ; Normal                         ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                            ;
+--------------+----------------+--------------+----------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To     ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+----------------+---------------+----------------+
; Location     ;                ;              ; gpio0_io[0]    ; PIN_U22       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[1]    ; PIN_U21       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[2]    ; PIN_V22       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[3]    ; PIN_V21       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[4]    ; PIN_W22       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[5]    ; PIN_W21       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[6]    ; PIN_Y22       ; QSF Assignment ;
; Location     ;                ;              ; gpio0_io[7]    ; PIN_Y21       ; QSF Assignment ;
; Location     ;                ;              ; led_r_pad_o[0] ; PIN_R20       ; QSF Assignment ;
; Location     ;                ;              ; led_r_pad_o[1] ; PIN_R19       ; QSF Assignment ;
; Location     ;                ;              ; led_r_pad_o[2] ; PIN_U19       ; QSF Assignment ;
; Location     ;                ;              ; led_r_pad_o[3] ; PIN_Y19       ; QSF Assignment ;
; Location     ;                ;              ; led_r_pad_o[4] ; PIN_T18       ; QSF Assignment ;
; Location     ;                ;              ; led_r_pad_o[5] ; PIN_V19       ; QSF Assignment ;
; Location     ;                ;              ; led_r_pad_o[6] ; PIN_Y18       ; QSF Assignment ;
; Location     ;                ;              ; led_r_pad_o[7] ; PIN_U18       ; QSF Assignment ;
; Location     ;                ;              ; led_r_pad_o[8] ; PIN_R18       ; QSF Assignment ;
; Location     ;                ;              ; led_r_pad_o[9] ; PIN_R17       ; QSF Assignment ;
; Location     ;                ;              ; rst_n_pad_i    ; PIN_R22       ; QSF Assignment ;
; Location     ;                ;              ; sd_clk_pad_o   ; PIN_V20       ; QSF Assignment ;
; Location     ;                ;              ; sd_cmd_pad_o   ; PIN_Y20       ; QSF Assignment ;
; Location     ;                ;              ; sd_dat3_pad_o  ; PIN_U20       ; QSF Assignment ;
; Location     ;                ;              ; sd_dat_pad_i   ; PIN_W20       ; QSF Assignment ;
; I/O Standard ;                ;              ; gpio0_io[0]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; gpio0_io[1]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; gpio0_io[2]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; gpio0_io[3]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; gpio0_io[4]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; gpio0_io[5]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; gpio0_io[6]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; gpio0_io[7]    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; led_r_pad_o[0] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; led_r_pad_o[1] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; led_r_pad_o[2] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; led_r_pad_o[3] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; led_r_pad_o[4] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; led_r_pad_o[5] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; led_r_pad_o[6] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; led_r_pad_o[7] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; led_r_pad_o[8] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; led_r_pad_o[9] ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; rst_n_pad_i    ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; sd_clk_pad_o   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; sd_cmd_pad_o   ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; sd_dat3_pad_o  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; sd_dat_pad_i   ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+----------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 9222 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 9222 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 9216    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 6       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/ubuntu/utm/Uptc-CA-Course/2-RISC-V/hardware/riscv-soc-cores/build/de1-picorv32-wb-soc_0/default-quartus/output_files/de1-picorv32-wb-soc_0.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 6,162 / 18,752 ( 33 % )    ;
;     -- Combinational with no register       ; 2610                       ;
;     -- Register only                        ; 755                        ;
;     -- Combinational with a register        ; 2797                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 2828                       ;
;     -- 3 input functions                    ; 1455                       ;
;     -- <=2 input functions                  ; 1124                       ;
;     -- Register only                        ; 755                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4440                       ;
;     -- arithmetic mode                      ; 967                        ;
;                                             ;                            ;
; Total registers*                            ; 3,552 / 19,649 ( 18 % )    ;
;     -- Dedicated logic registers            ; 3,552 / 18,752 ( 19 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 485 / 1,172 ( 41 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 49 / 315 ( 16 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;                                             ;                            ;
; Global signals                              ; 3                          ;
; M4Ks                                        ; 42 / 52 ( 81 % )           ;
; Total block memory bits                     ; 142,592 / 239,616 ( 60 % ) ;
; Total block memory implementation bits      ; 193,536 / 239,616 ( 81 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 3 / 16 ( 19 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 16% / 15% / 16%            ;
; Peak interconnect usage (total/H/V)         ; 27% / 26% / 29%            ;
; Maximum fan-out                             ; 2974                       ;
; Highest non-global fan-out                  ; 737                        ;
; Total fan-out                               ; 30532                      ;
; Average fan-out                             ; 3.23                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 6162 / 18752 ( 33 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 2610                  ; 0                              ;
;     -- Register only                        ; 755                   ; 0                              ;
;     -- Combinational with a register        ; 2797                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2828                  ; 0                              ;
;     -- 3 input functions                    ; 1455                  ; 0                              ;
;     -- <=2 input functions                  ; 1124                  ; 0                              ;
;     -- Register only                        ; 755                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4440                  ; 0                              ;
;     -- arithmetic mode                      ; 967                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 3552                  ; 0                              ;
;     -- Dedicated logic registers            ; 3552 / 18752 ( 19 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 485 / 1172 ( 41 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 49                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 142592                ; 0                              ;
; Total RAM block bits                        ; 193536                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 42 / 52 ( 80 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 3 / 20 ( 15 % )                ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 3601                  ; 1                              ;
;     -- Registered Input Connections         ; 3584                  ; 0                              ;
;     -- Output Connections                   ; 1                     ; 3601                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 30547                 ; 3605                           ;
;     -- Registered Connections               ; 16386                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 3602                           ;
;     -- hard_block:auto_generated_inst       ; 3602                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 2                     ; 1                              ;
;     -- Output Ports                         ; 23                    ; 3                              ;
;     -- Bidir Ports                          ; 24                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD ; F14   ; 4        ; 35           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                      ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; UART_TXD           ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a_pad_o[0]   ; W4    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a_pad_o[10]  ; W3    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a_pad_o[11]  ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a_pad_o[1]   ; W5    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a_pad_o[2]   ; Y3    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a_pad_o[3]   ; Y4    ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a_pad_o[4]   ; R6    ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a_pad_o[5]   ; R5    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a_pad_o[6]   ; P6    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a_pad_o[7]   ; P5    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a_pad_o[8]   ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_a_pad_o[9]   ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_ba_pad_o[0]  ; U3    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_ba_pad_o[1]  ; V4    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_cas_pad_o    ; T3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_cke_pad_o    ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_clk_pad_o    ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_cs_n_pad_o   ; T6    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_dqm_pad_o[0] ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_dqm_pad_o[1] ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_ras_pad_o    ; T5    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; sdram_we_pad_o     ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                           ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------+---------------------+
; GPIO_1[0]           ; H12   ; 4        ; 31           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                              ; -                   ;
; GPIO_1[1]           ; H13   ; 4        ; 37           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                              ; -                   ;
; GPIO_1[2]           ; H14   ; 4        ; 42           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                              ; -                   ;
; GPIO_1[3]           ; G15   ; 4        ; 39           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                              ; -                   ;
; GPIO_1[4]           ; E14   ; 4        ; 35           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                              ; -                   ;
; GPIO_1[5]           ; E15   ; 4        ; 42           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                              ; -                   ;
; GPIO_1[6]           ; F15   ; 4        ; 39           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                              ; -                   ;
; GPIO_1[7]           ; G16   ; 4        ; 44           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                              ; -                   ;
; sdram_dq_pad_io[0]  ; U1    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[10] ; P1    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[11] ; P2    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[12] ; R1    ; 1        ; 0            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[14] ; T1    ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[1]  ; U2    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[2]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[3]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[4]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[5]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[6]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[7]  ; Y2    ; 1        ; 0            ; 4            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[8]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
; sdram_dq_pad_io[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o ; -                   ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 38 / 41 ( 93 % ) ; 3.3V          ; --           ;
; 2        ; 3 / 33 ( 9 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 10 / 40 ( 25 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 39 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 0 / 36 ( 0 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 252        ; 4        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 231        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 263        ; 4        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 257        ; 4        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 253        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; sdram_dqm_pad_o[1]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; sdram_dq_pad_io[8]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; sdram_dq_pad_io[9]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; sdram_cke_pad_o                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; sdram_a_pad_o[9]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; sdram_a_pad_o[11]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; sdram_dq_pad_io[10]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; sdram_dq_pad_io[11]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; sdram_a_pad_o[8]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; sdram_a_pad_o[7]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; sdram_a_pad_o[6]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; sdram_dq_pad_io[12]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; sdram_dq_pad_io[13]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; sdram_a_pad_o[5]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; sdram_a_pad_o[4]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; sdram_dqm_pad_o[0]                       ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; sdram_we_pad_o                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; sdram_dq_pad_io[14]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; sdram_dq_pad_io[15]                      ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; sdram_cas_pad_o                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; sdram_ras_pad_o                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; sdram_cs_n_pad_o                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; sdram_dq_pad_io[0]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; sdram_dq_pad_io[1]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; sdram_ba_pad_o[0]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; sdram_clk_pad_o                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; sdram_dq_pad_io[2]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; sdram_dq_pad_io[3]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; sdram_ba_pad_o[1]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; sdram_dq_pad_io[4]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; sdram_dq_pad_io[5]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; sdram_a_pad_o[10]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; sdram_a_pad_o[0]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; sdram_a_pad_o[1]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 174        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; sdram_dq_pad_io[6]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; sdram_dq_pad_io[7]                       ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; sdram_a_pad_o[2]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; sdram_a_pad_o[3]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                          ;
+----------------------------------+-----------------------------------------------------------------------------------+
; Name                             ; altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll|altpll:altpll_component|pll ;
+----------------------------------+-----------------------------------------------------------------------------------+
; SDC pin name                     ; clkgen|wrapped_altpll|altpll_component|pll                                        ;
; PLL mode                         ; Normal                                                                            ;
; Compensate clock                 ; clock0                                                                            ;
; Compensated input/output pins    ; --                                                                                ;
; Self reset on gated loss of lock ; Off                                                                               ;
; Gate lock counter                ; --                                                                                ;
; Input frequency 0                ; 50.0 MHz                                                                          ;
; Input frequency 1                ; --                                                                                ;
; Nominal PFD frequency            ; 50.0 MHz                                                                          ;
; Nominal VCO frequency            ; 599.9 MHz                                                                         ;
; VCO post scale K counter         ; --                                                                                ;
; VCO multiply                     ; --                                                                                ;
; VCO divide                       ; --                                                                                ;
; Freq min lock                    ; 41.67 MHz                                                                         ;
; Freq max lock                    ; 83.33 MHz                                                                         ;
; M VCO Tap                        ; 0                                                                                 ;
; M Initial                        ; 1                                                                                 ;
; M value                          ; 12                                                                                ;
; N value                          ; 1                                                                                 ;
; Preserve PLL counter order       ; Off                                                                               ;
; PLL location                     ; PLL_1                                                                             ;
; Inclk0 signal                    ; CLOCK_50                                                                          ;
; Inclk1 signal                    ; --                                                                                ;
; Inclk0 signal type               ; Dedicated Pin                                                                     ;
; Inclk1 signal type               ; --                                                                                ;
+----------------------------------+-----------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------------+
; Name                                                                                ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------------+
; altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll|altpll:altpll_component|_clk0 ; clock0       ; 12   ; 25  ; 24.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd  ; 1       ; 0       ; clkgen|wrapped_altpll|altpll_component|pll|clk[0] ;
; altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll|altpll:altpll_component|_clk1 ; clock1       ; 3    ; 2   ; 75.0 MHz         ; 0 (0 ps)    ; 50/50      ; C2      ; 8             ; 4/4 Even   ; 1       ; 0       ; clkgen|wrapped_altpll|altpll_component|pll|clk[1] ;
+-------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+---------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                  ; Library Name ;
+------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |de1_picorv32_wb_soc                                       ; 6162 (1)    ; 3552 (0)                  ; 0 (0)         ; 142592      ; 42   ; 0            ; 0       ; 0         ; 49   ; 0            ; 2610 (1)     ; 755 (0)           ; 2797 (0)         ; |de1_picorv32_wb_soc                                                                                                                                                                                                                                 ; work         ;
;    |altpll_wb_clkgen:clkgen|                               ; 34 (34)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 28 (28)           ; 4 (4)            ; |de1_picorv32_wb_soc|altpll_wb_clkgen:clkgen                                                                                                                                                                                                         ; work         ;
;       |wrapped_altpll:wrapped_altpll|                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll                                                                                                                                                                           ; work         ;
;          |altpll:altpll_component|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll|altpll:altpll_component                                                                                                                                                   ; work         ;
;    |picorv32_wb_soc:soc|                                   ; 6129 (0)    ; 3520 (0)                  ; 0 (0)         ; 142592      ; 42   ; 0            ; 0       ; 0         ; 0    ; 0            ; 2607 (0)     ; 727 (0)           ; 2795 (0)         ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc                                                                                                                                                                                                             ; work         ;
;       |gpio:gpio0|                                         ; 19 (19)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 17 (17)          ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|gpio:gpio0                                                                                                                                                                                                  ; work         ;
;       |picorv32_wb:picorv32_wb|                            ; 2878 (112)  ; 1216 (104)                ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1661 (8)     ; 69 (0)            ; 1148 (104)       ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|picorv32_wb:picorv32_wb                                                                                                                                                                                     ; work         ;
;          |picorv32:picorv32_core|                          ; 2766 (2001) ; 1112 (657)                ; 0 (0)         ; 2048        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1653 (1343)  ; 69 (36)           ; 1044 (617)       ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core                                                                                                                                                              ; work         ;
;             |altsyncram:cpuregs_rtl_0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|altsyncram:cpuregs_rtl_0                                                                                                                                     ; work         ;
;                |altsyncram_v8h1:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|altsyncram:cpuregs_rtl_0|altsyncram_v8h1:auto_generated                                                                                                      ; work         ;
;             |altsyncram:cpuregs_rtl_1|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|altsyncram:cpuregs_rtl_1                                                                                                                                     ; work         ;
;                |altsyncram_v8h1:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|altsyncram:cpuregs_rtl_1|altsyncram_v8h1:auto_generated                                                                                                      ; work         ;
;             |picorv32_pcpi_div:pcpi_div|                   ; 376 (376)   ; 200 (200)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (171)    ; 32 (32)           ; 173 (173)        ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div                                                                                                                                   ; work         ;
;             |picorv32_pcpi_mul:pcpi_mul|                   ; 394 (394)   ; 255 (255)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 139 (139)    ; 1 (1)             ; 254 (254)        ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_mul:pcpi_mul                                                                                                                                   ; work         ;
;       |uart_top:uart16550|                                 ; 633 (0)     ; 330 (0)                   ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 303 (0)      ; 42 (0)            ; 288 (0)          ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550                                                                                                                                                                                          ; work         ;
;          |uart_regs:regs|                                  ; 605 (177)   ; 304 (108)                 ; 0 (0)         ; 256         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 296 (67)     ; 32 (5)            ; 277 (127)        ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs                                                                                                                                                                           ; work         ;
;             |uart_receiver:receiver|                       ; 318 (125)   ; 138 (54)                  ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 176 (70)     ; 18 (0)            ; 124 (56)         ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver                                                                                                                                                    ; work         ;
;                |uart_rfifo:fifo_rx|                        ; 193 (169)   ; 84 (62)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 106 (104)    ; 18 (12)           ; 69 (53)          ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx                                                                                                                                 ; work         ;
;                   |raminfr:rfifo|                          ; 24 (24)     ; 22 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 6 (6)             ; 16 (16)          ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo                                                                                                                   ; work         ;
;                      |altsyncram:ram_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0                                                                                              ; work         ;
;                         |altsyncram_0nf1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_0nf1:auto_generated                                                               ; work         ;
;             |uart_sync_flops:i_uart_sync_flops|            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_sync_flops:i_uart_sync_flops                                                                                                                                         ; work         ;
;             |uart_transmitter:transmitter|                 ; 111 (55)    ; 56 (22)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (32)      ; 9 (0)             ; 49 (24)          ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter                                                                                                                                              ; work         ;
;                |uart_tfifo:fifo_tx|                        ; 56 (32)     ; 34 (13)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (19)      ; 9 (0)             ; 26 (13)          ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx                                                                                                                           ; work         ;
;                   |raminfr:tfifo|                          ; 24 (24)     ; 21 (21)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 9 (9)             ; 13 (13)          ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo                                                                                                             ; work         ;
;                      |altsyncram:ram_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0                                                                                        ; work         ;
;                         |altsyncram_0nf1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_0nf1:auto_generated                                                         ; work         ;
;          |uart_wb:wb_interface|                            ; 36 (36)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 10 (10)           ; 19 (19)          ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface                                                                                                                                                                     ; work         ;
;       |wb_bootrom:bootrom|                                 ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_bootrom:bootrom                                                                                                                                                                                          ; work         ;
;          |altsyncram:mem_rtl_0|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_bootrom:bootrom|altsyncram:mem_rtl_0                                                                                                                                                                     ; work         ;
;             |altsyncram_pnb1:auto_generated|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_bootrom:bootrom|altsyncram:mem_rtl_0|altsyncram_pnb1:auto_generated                                                                                                                                      ; work         ;
;       |wb_intercon:wb_intercon0|                           ; 145 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 0 (0)             ; 63 (0)           ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_intercon:wb_intercon0                                                                                                                                                                                    ; work         ;
;          |wb_mux:wb_mux_picorv32|                          ; 145 (145)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 0 (0)             ; 63 (63)          ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32                                                                                                                                                             ; work         ;
;       |wb_ram:sram0|                                       ; 22 (0)      ; 15 (0)                    ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 4 (0)             ; 11 (0)           ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_ram:sram0                                                                                                                                                                                                ; work         ;
;          |wb_ram_altsyncram:wb_ram_altsyncram.ram0|        ; 22 (22)     ; 15 (15)                   ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 4 (4)             ; 11 (11)          ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0                                                                                                                                                       ; work         ;
;             |altsyncram:altsyncram0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|altsyncram:altsyncram0                                                                                                                                ; work         ;
;                |altsyncram_dsf1:auto_generated|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|altsyncram:altsyncram0|altsyncram_dsf1:auto_generated                                                                                                 ; work         ;
;       |wb_sdram_ctrl:wb_sdram_ctrl0|                       ; 2430 (0)    ; 1870 (0)                  ; 0 (0)         ; 1024        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 543 (0)      ; 612 (0)           ; 1275 (0)         ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0                                                                                                                                                                                ; work         ;
;          |sdram_ctrl:sdram_ctrl|                           ; 516 (516)   ; 227 (227)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 285 (285)    ; 41 (41)           ; 190 (190)        ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl                                                                                                                                                          ; work         ;
;          |wb_port_arbiter:wb_port_arbiter|                 ; 1920 (150)  ; 1643 (123)                ; 0 (0)         ; 1024        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 258 (25)     ; 571 (0)           ; 1091 (143)       ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter                                                                                                                                                ; work         ;
;             |wb_port:wbports[0].wb_port|                   ; 864 (312)   ; 760 (223)                 ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 103 (88)     ; 271 (36)          ; 490 (188)        ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port                                                                                                                     ; work         ;
;                |bufram:bufram|                             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram                                                                                                       ; work         ;
;                   |dpram_altera:dpram_altera.dpram_altera| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera                                                                ; work         ;
;                      |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component                                ; work         ;
;                         |altsyncram_urv1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_urv1:auto_generated ; work         ;
;                |dual_clock_fifo:wrfifo|                    ; 551 (551)   ; 537 (537)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 235 (235)         ; 302 (302)        ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo                                                                                              ; work         ;
;             |wb_port:wbports[1].wb_port|                   ; 920 (368)   ; 760 (223)                 ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (115)    ; 300 (65)          ; 490 (188)        ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port                                                                                                                     ; work         ;
;                |bufram:bufram|                             ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram                                                                                                       ; work         ;
;                   |dpram_altera:dpram_altera.dpram_altera| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera                                                                ; work         ;
;                      |altsyncram:altsyncram_component|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component                                ; work         ;
;                         |altsyncram_urv1:auto_generated|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_urv1:auto_generated ; work         ;
;                |dual_clock_fifo:wrfifo|                    ; 551 (551)   ; 537 (537)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 235 (235)         ; 302 (302)        ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo                                                                                              ; work         ;
;       |wb_spimemio:spi0memio|                              ; 79 (79)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 71 (71)          ; |de1_picorv32_wb_soc|picorv32_wb_soc:soc|wb_spimemio:spi0memio                                                                                                                                                                                       ; work         ;
+------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------------+----------+---------------+---------------+-----------------------+-----+
; GPIO_1[0]           ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[2]           ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[4]           ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[5]           ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[6]           ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[7]           ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[1]           ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[3]           ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sdram_dq_pad_io[0]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[1]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[2]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[3]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[4]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[5]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[6]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[7]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[8]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[9]  ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[10] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[11] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[12] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[13] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[14] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_dq_pad_io[15] ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sdram_ba_pad_o[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_ba_pad_o[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a_pad_o[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a_pad_o[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a_pad_o[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a_pad_o[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a_pad_o[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a_pad_o[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a_pad_o[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a_pad_o[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a_pad_o[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a_pad_o[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a_pad_o[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_a_pad_o[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_cs_n_pad_o    ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_ras_pad_o     ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_cas_pad_o     ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_we_pad_o      ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_dqm_pad_o[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_dqm_pad_o[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_cke_pad_o     ; Output   ; --            ; --            ; --                    ; --  ;
; sdram_clk_pad_o     ; Output   ; --            ; --            ; --                    ; --  ;
; UART_RXD            ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; UART_TXD            ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_50            ; Input    ; --            ; --            ; --                    ; --  ;
+---------------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                           ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+
; GPIO_1[0]                                                                                                  ;                   ;         ;
; GPIO_1[2]                                                                                                  ;                   ;         ;
; GPIO_1[4]                                                                                                  ;                   ;         ;
; GPIO_1[5]                                                                                                  ;                   ;         ;
; GPIO_1[6]                                                                                                  ;                   ;         ;
; GPIO_1[7]                                                                                                  ;                   ;         ;
; GPIO_1[1]                                                                                                  ;                   ;         ;
; GPIO_1[3]                                                                                                  ;                   ;         ;
;      - picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_sync_flops:i_uart_sync_flops|flop_0[0]~0 ; 0                 ; 6       ;
; sdram_dq_pad_io[0]                                                                                         ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[0]~feeder              ; 0                 ; 6       ;
; sdram_dq_pad_io[1]                                                                                         ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[1]~feeder              ; 0                 ; 6       ;
; sdram_dq_pad_io[2]                                                                                         ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[2]~feeder              ; 0                 ; 6       ;
; sdram_dq_pad_io[3]                                                                                         ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[3]~feeder              ; 1                 ; 6       ;
; sdram_dq_pad_io[4]                                                                                         ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[4]                     ; 1                 ; 6       ;
; sdram_dq_pad_io[5]                                                                                         ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[5]~feeder              ; 1                 ; 6       ;
; sdram_dq_pad_io[6]                                                                                         ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[6]                     ; 1                 ; 6       ;
; sdram_dq_pad_io[7]                                                                                         ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[7]~feeder              ; 1                 ; 6       ;
; sdram_dq_pad_io[8]                                                                                         ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[8]                     ; 1                 ; 6       ;
; sdram_dq_pad_io[9]                                                                                         ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[9]                     ; 0                 ; 6       ;
; sdram_dq_pad_io[10]                                                                                        ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[10]                    ; 0                 ; 6       ;
; sdram_dq_pad_io[11]                                                                                        ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[11]~feeder             ; 0                 ; 6       ;
; sdram_dq_pad_io[12]                                                                                        ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[12]                    ; 1                 ; 6       ;
; sdram_dq_pad_io[13]                                                                                        ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[13]                    ; 0                 ; 6       ;
; sdram_dq_pad_io[14]                                                                                        ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[14]                    ; 1                 ; 6       ;
; sdram_dq_pad_io[15]                                                                                        ;                   ;         ;
;      - picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[15]~feeder             ; 0                 ; 6       ;
; UART_RXD                                                                                                   ;                   ;         ;
; CLOCK_50                                                                                                   ;                   ;         ;
+------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                       ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                   ; PIN_L1             ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altpll_wb_clkgen:clkgen|sdram_rst_shr[15]                                                                                                                                  ; LCFF_X24_Y17_N11   ; 150     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; altpll_wb_clkgen:clkgen|wb_rst_shr[15]                                                                                                                                     ; LCFF_X26_Y14_N1    ; 738     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; altpll_wb_clkgen:clkgen|wb_rst_shr[15]                                                                                                                                     ; LCFF_X26_Y14_N1    ; 288     ; Async. clear                          ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll|altpll:altpll_component|_clk0                                                                                        ; PLL_1              ; 2974    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll|altpll:altpll_component|_clk1                                                                                        ; PLL_1              ; 624     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; picorv32_wb_soc:soc|gpio:gpio0|gpio_dir_o[3]~1                                                                                                                             ; LCCOMB_X16_Y11_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[17]~3                                                                                                                ; LCCOMB_X16_Y8_N26  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector61~0                                                                                            ; LCCOMB_X27_Y13_N10 ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|WideNand0~0                                                                                             ; LCCOMB_X27_Y17_N22 ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|always16~1                                                                                              ; LCCOMB_X25_Y14_N16 ; 3       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|always3~0                                                                                               ; LCCOMB_X27_Y14_N20 ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|always9~0                                                                                               ; LCCOMB_X29_Y15_N8  ; 69      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|always9~1                                                                                               ; LCCOMB_X27_Y14_N0  ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|comb~0                                                                                                  ; LCCOMB_X27_Y14_N22 ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state.cpu_state_ldmem                                                                               ; LCFF_X30_Y12_N3    ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state.cpu_state_shift                                                                               ; LCFF_X30_Y14_N1    ; 74      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoder_trigger                                                                                         ; LCFF_X30_Y16_N11   ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_add~0                                                                                             ; LCCOMB_X29_Y15_N26 ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_rd[4]~0                                                                                         ; LCCOMB_X31_Y16_N12 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_16bit_buffer[0]~3                                                                                   ; LCCOMB_X26_Y14_N22 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_addr[16]~92                                                                                         ; LCCOMB_X22_Y14_N30 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[11]~35                                                                                      ; LCCOMB_X27_Y19_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[16]~21                                                                                      ; LCCOMB_X27_Y16_N8  ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[16]~22                                                                                      ; LCCOMB_X27_Y16_N2  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[21]~56                                                                                      ; LCCOMB_X29_Y18_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[8]~33                                                                                       ; LCCOMB_X35_Y19_N0  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_state[1]~7                                                                                          ; LCCOMB_X22_Y14_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_wdata[0]~2                                                                                          ; LCCOMB_X22_Y14_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_wordsize.10                                                                                         ; LCFF_X29_Y12_N21   ; 24      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_wordsize~9                                                                                          ; LCCOMB_X27_Y14_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_wstrb[3]~6                                                                                          ; LCCOMB_X26_Y14_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_xfer                                                                                                ; LCCOMB_X23_Y14_N4  ; 65      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|dividend[0]~77                                                               ; LCCOMB_X39_Y7_N10  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|outsign                                                                      ; LCFF_X31_Y9_N11    ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[4]~33                                                           ; LCCOMB_X39_Y7_N4   ; 95      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|start                                                                        ; LCCOMB_X38_Y8_N16  ; 100     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_mul:pcpi_mul|always3~0                                                                    ; LCCOMB_X33_Y7_N18  ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_mul:pcpi_mul|mul_waiting                                                                  ; LCFF_X32_Y6_N1     ; 216     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_next_pc[22]~73                                                                                      ; LCCOMB_X29_Y14_N6  ; 126     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[1]~11                                                                                           ; LCCOMB_X31_Y14_N10 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[25]~1                                                                                           ; LCCOMB_X30_Y12_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_sh[0]~3                                                                                             ; LCCOMB_X24_Y14_N14 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[16]~1                                                                                                                ; LCCOMB_X16_Y8_N16  ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always31~0                                                                                                           ; LCCOMB_X16_Y21_N24 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always4~0                                                                                                            ; LCCOMB_X18_Y19_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always6~0                                                                                                            ; LCCOMB_X18_Y15_N28 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always7~0                                                                                                            ; LCCOMB_X18_Y19_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always8~0                                                                                                            ; LCCOMB_X18_Y19_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|block_cnt[5]~10                                                                                                      ; LCCOMB_X16_Y21_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[1]~1                                                                                                              ; LCCOMB_X18_Y19_N6  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[9]~0                                                                                                              ; LCCOMB_X18_Y19_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|enable                                                                                                               ; LCFF_X19_Y23_N19   ; 24      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ier[1]~0                                                                                                             ; LCCOMB_X18_Y19_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|rf_pop                                                                                                               ; LCFF_X8_Y16_N17    ; 41      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|rx_reset                                                                                                             ; LCFF_X18_Y19_N19   ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|serial_in~0                                                                                                          ; LCCOMB_X20_Y21_N10 ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|tf_push                                                                                                              ; LCFF_X18_Y19_N3    ; 13      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|always4~0                                                                                     ; LCCOMB_X13_Y19_N26 ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|counter_b[4]~10                                                                               ; LCCOMB_X13_Y14_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|counter_t[4]~12                                                                               ; LCCOMB_X13_Y19_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]~2                                                                             ; LCCOMB_X9_Y18_N28  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~4                                                                               ; LCCOMB_X8_Y18_N10  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                                                                               ; LCCOMB_X14_Y14_N26 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                                                                 ; LCCOMB_X21_Y22_N6  ; 41      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[0]~1                                                                                   ; LCCOMB_X13_Y18_N24 ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rstate[0]                                                                                     ; LCFF_X8_Y18_N1     ; 25      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rstate[2]                                                                                     ; LCFF_X12_Y14_N5    ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]~9                                                                 ; LCCOMB_X9_Y13_N0   ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][2]~58                                                              ; LCCOMB_X8_Y13_N26  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][2]~46                                                             ; LCCOMB_X9_Y13_N14  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][2]~44                                                             ; LCCOMB_X10_Y13_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][2]~42                                                             ; LCCOMB_X8_Y15_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]~40                                                             ; LCCOMB_X10_Y13_N10 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][2]~38                                                             ; LCCOMB_X10_Y13_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][0]~34                                                             ; LCCOMB_X11_Y14_N24 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][1]~66                                                              ; LCCOMB_X11_Y13_N8  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][1]~64                                                              ; LCCOMB_X9_Y13_N18  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][0]~62                                                              ; LCCOMB_X7_Y13_N16  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][0]~60                                                              ; LCCOMB_X8_Y14_N24  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][2]~56                                                              ; LCCOMB_X8_Y14_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][0]~54                                                              ; LCCOMB_X8_Y15_N22  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][1]~52                                                              ; LCCOMB_X8_Y15_N10  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][2]~50                                                              ; LCCOMB_X8_Y13_N30  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]~48                                                              ; LCCOMB_X7_Y13_N28  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10                                                       ; LCCOMB_X11_Y14_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]~6                                                                   ; LCCOMB_X11_Y13_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~3                                                                        ; LCCOMB_X19_Y22_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                                                                            ; LCCOMB_X19_Y15_N16 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|parity_xor~0                                                                            ; LCCOMB_X19_Y15_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                                                               ; LCFF_X19_Y15_N1    ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[1]~5                                                           ; LCCOMB_X19_Y23_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~22                                                 ; LCCOMB_X18_Y22_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]~1                                                             ; LCCOMB_X19_Y23_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[7]~16                                                                                                 ; LCCOMB_X18_Y19_N8  ; 4       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[7]~4                                                                                                  ; LCCOMB_X18_Y19_N24 ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|ram_we~3                                                                                         ; LCCOMB_X16_Y11_N22 ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Selector52~0                                                                                        ; LCCOMB_X36_Y20_N30 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[3]~24                                                                                             ; LCCOMB_X37_Y18_N24 ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[3]~46                                                                                             ; LCCOMB_X40_Y16_N18 ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|adr_o[1]~9                                                                                          ; LCCOMB_X36_Y19_N4  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|ba[0]~4                                                                                             ; LCCOMB_X40_Y18_N6  ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|ba[0]~7                                                                                             ; LCCOMB_X39_Y18_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[8]~85                                                                                   ; LCCOMB_X40_Y16_N12 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[1]~1                                                                                          ; LCCOMB_X38_Y17_N20 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o                                                                                             ; LCFF_X37_Y16_N23   ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_o~6                                                                                              ; LCCOMB_X37_Y16_N26 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_cycle_count[31]~60                                                                             ; LCCOMB_X38_Y17_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state~14                                                                                       ; LCCOMB_X39_Y19_N8  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state~15                                                                                       ; LCCOMB_X38_Y17_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~74                                                                                       ; LCCOMB_X34_Y18_N26 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~75                                                                                       ; LCCOMB_X36_Y17_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~76                                                                                       ; LCCOMB_X34_Y18_N12 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~77                                                                                       ; LCCOMB_X34_Y18_N14 ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.INIT_REF                                                                                      ; LCFF_X38_Y19_N5    ; 17      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state_count[0]~0                                                                                    ; LCCOMB_X40_Y18_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|port_sel[1]~2                                                                             ; LCCOMB_X23_Y19_N6  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|ack_count[20]~36                                               ; LCCOMB_X22_Y18_N0  ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|ack_count[20]~37                                               ; LCCOMB_X32_Y17_N0  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|adr_o_r[22]~0                                                  ; LCCOMB_X30_Y17_N10 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|buf_adr[25]~0                                                  ; LCCOMB_X32_Y19_N22 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|WideOr0~0 ; LCCOMB_X13_Y12_N0  ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|cycle_count[19]~40                                             ; LCCOMB_X32_Y17_N10 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dat_r[17]~0                                                    ; LCCOMB_X23_Y21_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~581                                 ; LCCOMB_X37_Y13_N16 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~582                                 ; LCCOMB_X37_Y13_N10 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~583                                 ; LCCOMB_X37_Y13_N28 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~584                                 ; LCCOMB_X37_Y13_N22 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~585                                 ; LCCOMB_X37_Y13_N24 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~586                                 ; LCCOMB_X37_Y13_N18 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~587                                 ; LCCOMB_X37_Y13_N20 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~588                                 ; LCCOMB_X37_Y13_N6  ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]~1                            ; LCCOMB_X38_Y16_N22 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|wr_addr_gray[1]~0                       ; LCCOMB_X21_Y16_N4  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|sdram_state.READ                                               ; LCFF_X30_Y17_N5    ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|sdram_state~9                                                  ; LCCOMB_X22_Y18_N20 ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|sdram_write_bufram                                             ; LCFF_X22_Y21_N9    ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_dat[31]~1                                                   ; LCCOMB_X30_Y20_N20 ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|ack_count[3]~36                                                ; LCCOMB_X32_Y17_N26 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|ack_count[3]~37                                                ; LCCOMB_X32_Y17_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|adr_o_r[22]~0                                                  ; LCCOMB_X24_Y17_N18 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|buf_adr[25]~0                                                  ; LCCOMB_X25_Y21_N16 ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|WideOr0~0 ; LCCOMB_X14_Y10_N16 ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|cycle_count[22]~40                                             ; LCCOMB_X32_Y17_N14 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dat_r[17]~0                                                    ; LCCOMB_X20_Y17_N6  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~581                                 ; LCCOMB_X20_Y18_N16 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~582                                 ; LCCOMB_X20_Y18_N18 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~583                                 ; LCCOMB_X20_Y18_N28 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~584                                 ; LCCOMB_X20_Y18_N6  ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~585                                 ; LCCOMB_X20_Y18_N24 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~586                                 ; LCCOMB_X20_Y18_N10 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~587                                 ; LCCOMB_X20_Y18_N20 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~588                                 ; LCCOMB_X20_Y18_N22 ; 57      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]~1                            ; LCCOMB_X20_Y16_N6  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|wr_addr_gray[1]~0                       ; LCCOMB_X21_Y16_N0  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|sdram_state.READ                                               ; LCFF_X24_Y17_N23   ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|sdram_state~9                                                  ; LCCOMB_X24_Y17_N28 ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|sdram_write_bufram                                             ; LCFF_X23_Y19_N9    ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_dat[13]~1                                                   ; LCCOMB_X21_Y17_N2  ; 59      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_spimemio:spi0memio|buffer[27]~0                                                                                                                     ; LCCOMB_X15_Y7_N18  ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_spimemio:spi0memio|buffer[27]~2                                                                                                                     ; LCCOMB_X16_Y7_N14  ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; picorv32_wb_soc:soc|wb_spimemio:spi0memio|wb_dat_o[17]~0                                                                                                                   ; LCCOMB_X18_Y8_N8   ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                           ;
+-------------------------------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; altpll_wb_clkgen:clkgen|wb_rst_shr[15]                                              ; LCFF_X26_Y14_N1 ; 288     ; Global Clock         ; GCLK12           ; --                        ;
; altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll|altpll:altpll_component|_clk0 ; PLL_1           ; 2974    ; Global Clock         ; GCLK3            ; --                        ;
; altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll|altpll:altpll_component|_clk1 ; PLL_1           ; 624     ; Global Clock         ; GCLK2            ; --                        ;
+-------------------------------------------------------------------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; altpll_wb_clkgen:clkgen|wb_rst_shr[15]                                                                                                               ; 737     ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_mul:pcpi_mul|mul_waiting                                            ; 216     ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|rd_addr[1]        ; 179     ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]        ; 179     ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr[1]        ; 179     ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]        ; 179     ;
; altpll_wb_clkgen:clkgen|sdram_rst_shr[15]                                                                                                            ; 150     ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_we_o                                                                                                 ; 137     ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_next_pc[22]~73                                                                ; 126     ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|start                                                  ; 100     ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_branch                                                                    ; 98      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_store                                                                     ; 96      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[4]~33                                     ; 95      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|alu_out_q[16]~1                                                                   ; 85      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_imm_j[15]~13                                                              ; 82      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_imm_j[13]~11                                                              ; 82      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state.cpu_state_shift                                                         ; 74      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_cyc_o                                                                                                ; 72      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|always9~0                                                                         ; 69      ;
; picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32|wbs_cyc_o[0]~0                                                                   ; 69      ;
; picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32|Equal3~1                                                                         ; 67      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|pcpi_wait                                              ; 67      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_imm_j[14]~12                                                              ; 67      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[16]~1                                                                                          ; 66      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|pcpi_wait_q                                            ; 65      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_latched[1]~2                                                            ; 65      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_xfer                                                                          ; 65      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_mul:pcpi_mul|rs1[0]                                                 ; 64      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|WideNor2~12                                                                       ; 63      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|rd_addr_gray[2]   ; 63      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr_gray[2]   ; 63      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[17]~5                                                                 ; 60      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_dat[31]~1                             ; 59      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_dat[13]~1                             ; 59      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|sdram_state~9                            ; 59      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|sdram_state~9                            ; 59      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_latched[0]~3                                                            ; 58      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[7]~1                                                                                           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~588           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~587           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~586           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~585           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~584           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~583           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~582           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|mem~581           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~588           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~587           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~586           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~585           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~584           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~583           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~582           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|mem~581           ; 57      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|port_enc[0]                                                         ; 51      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_out[5]~3                                                                      ; 49      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state.cpu_state_exec                                                          ; 48      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|always9~1                                                                         ; 47      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_out[5]~5                                                                      ; 46      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[3]~6                                                                      ; 44      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Equal41~0                                                                         ; 43      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[31]                                                                       ; 43      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector410~1                                                                     ; 42      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_push_pulse                                                           ; 41      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[22]~0                                                         ; 41      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|rf_pop                                                                                         ; 41      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[1]                                                                        ; 40      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[14]                                                                   ; 40      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_bufram_we~12                          ; 39      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_bufram_we~12                          ; 39      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|WideNand0~0                                                                       ; 39      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoder_trigger                                                                   ; 39      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|instr_div                                              ; 38      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|WideNor2~3                                                                        ; 38      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[2]                                                                                             ; 38      ;
; picorv32_wb_soc:soc|wb_spimemio:spi0memio|buffer[27]~2                                                                                               ; 37      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|rx_reset                                                                                       ; 36      ;
; picorv32_wb_soc:soc|wb_spimemio:spi0memio|WideOr0                                                                                                    ; 36      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[3]~46                                                                       ; 36      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dqm_o[0]~18                                                                   ; 36      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_mul:pcpi_mul|instr_mulh                                             ; 35      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[11]~0                                                                                          ; 35      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state~14                                                                 ; 35      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[13]                                                                   ; 35      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[12]                                                                   ; 35      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[3]                                                                                             ; 34      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_sub                                                                         ; 34      ;
; ~GND                                                                                                                                                 ; 33      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|LessThan0~74                                           ; 33      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[3]                                            ; 33      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[1]                                            ; 33      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[11]~0                                                                     ; 33      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|alu_out_q[16]~0                                                                   ; 33      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_mul:pcpi_mul|always3~0                                              ; 33      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_mul:pcpi_mul|WideOr0~0                                              ; 33      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|outsign                                                ; 33      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|instr_divu                                             ; 33      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[17]~3                                                                                          ; 33      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_latched[2]~0                                                            ; 33      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_stalu                                                                     ; 33      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_wordsize.00                                                                   ; 33      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|ram_we~3                                                                   ; 32      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_wdata[0]~2                                                                    ; 32      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_mul:pcpi_mul|rs1~32                                                 ; 32      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor~2                                              ; 32      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|dividend[0]~77                                         ; 32      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|dividend~76                                            ; 32      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|adr_r[13]                                                                  ; 32      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|adr_r[12]                                                                  ; 32      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|adr_r[11]                                                                  ; 32      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|adr_r[10]                                                                  ; 32      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|adr_r[9]                                                                   ; 32      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|adr_r[8]                                                                   ; 32      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|adr_r[7]                                                                   ; 32      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|adr_r[6]                                                                   ; 32      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|adr_r[5]                                                                   ; 32      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|adr_r[4]                                                                   ; 32      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|adr_r[3]                                                                   ; 32      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|adr_r[2]                                                                   ; 32      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[25]~1                                                                     ; 32      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpuregs~7                                                                         ; 32      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|is_compare                                                                        ; 32      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_out[29]~6                                                                     ; 32      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_cycle_count[31]~60                                                       ; 32      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|cycle_count[19]~40                       ; 32      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|ack_count[20]~37                         ; 32      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|ack_count[20]~36                         ; 32      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|cycle_count[22]~40                       ; 32      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|ack_count[3]~37                          ; 32      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|ack_count[3]~36                          ; 32      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Selector52~0                                                                  ; 32      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[8]~85                                                             ; 32      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_out[5]~4                                                                      ; 31      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_out[5]~2                                                                      ; 31      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_out[5]~1                                                                      ; 31      ;
; picorv32_wb_soc:soc|wb_spimemio:spi0memio|wb_dat_o[17]~0                                                                                             ; 31      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|comb~0                                                                            ; 31      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[22]~4                                                         ; 31      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_addr[16]~92                                                                   ; 30      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rstate[2]                                                               ; 30      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rstate[3]                                                               ; 30      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[0]                                            ; 30      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[1]~11                                                                     ; 30      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[4]                                                                                             ; 30      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[4]                                             ; 30      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom[2]                                            ; 29      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[21]~2                                                         ; 29      ;
; picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32|slave_sel[2]~7                                                                   ; 28      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_la_secondword                                                                 ; 28      ;
; picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32|ff1~0                                                                            ; 28      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cmd~0                                                                         ; 28      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[31]                                                                   ; 28      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector411~0                                                                     ; 27      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|WideOr16~0                                                                        ; 27      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_jal                                                                         ; 27      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.IDLE                                                                    ; 27      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector61~0                                                                      ; 26      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state.cpu_state_ld_rs1                                                        ; 26      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.WRITE                                                                   ; 26      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rstate[0]                                                               ; 25      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rstate[1]                                                               ; 25      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[9]                                                                                             ; 25      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[7]                                                                                             ; 25      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[8]                                                                                             ; 25      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[5]                                                                                             ; 25      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[6]                                                                                             ; 25      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|sdram_state.IDLE                         ; 25      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|sdram_state.IDLE                         ; 25      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.READ                                                                    ; 25      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[11]~2                                                                                          ; 24      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector383~0                                                                     ; 24      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_wordsize.10                                                                   ; 24      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_wordsize.01                                                                   ; 24      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_do_prefetch                                                                   ; 24      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|enable                                                                                         ; 24      ;
; picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32|slave_sel[1]~4                                                                   ; 24      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_rd[3]~1                                                                   ; 24      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[0]                                               ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|is_beq_bne_blt_bge_bltu_bgeu                                                      ; 23      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_adr_is[0]                                                                             ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[22]                                                                                            ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[19]                                                                                            ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[20]                                                                                            ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[17]                                                                                            ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[18]                                                                                            ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[15]                                                                                            ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[16]                                                                                            ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[13]                                                                                            ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[14]                                                                                            ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[11]                                                                                            ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[12]                                                                                            ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[10]                                                                                            ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[21]                                                                                            ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_rd[4]~0                                                                   ; 23      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_add~0                                                                       ; 22      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|tstate[2]                                                         ; 22      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[1]                                               ; 22      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_do_rinst                                                                      ; 22      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|serial_in~0                                                                                    ; 21      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state.cpu_state_ldmem                                                         ; 21      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[7]                                                                                             ; 21      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[5]                                                                                             ; 21      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[3]                                                                                             ; 21      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[2]                                                                                             ; 21      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[1]                                                                                             ; 21      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[0]                                                                                             ; 21      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[6]                                                                                             ; 21      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[4]                                                                                             ; 21      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_adr_is[2]                                                                             ; 21      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]                                               ; 21      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_imm_j[10]~9                                                               ; 21      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[7]~4                                                                                           ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[31]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[15]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[30]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[14]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[29]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[13]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[28]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[12]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[27]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[11]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[26]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[10]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[25]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[9]                                                                                             ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[24]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[8]                                                                                             ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[23]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[22]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[21]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[20]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[19]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[18]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[17]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_dat_o[16]                                                                                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[0]                                                                        ; 20      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|buf_adr[25]~0                            ; 20      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|buf_adr[25]~0                            ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_sel_o[3]                                                                                             ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_sel_o[1]                                                                                             ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_sel_o[2]                                                                                             ; 20      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_sel_o[0]                                                                                             ; 20      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|adr_o_r[22]~0                            ; 20      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|adr_o_r[22]~0                            ; 20      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[3]                                               ; 20      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state.IDLE                                                               ; 19      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr0~3                                                                                         ; 18      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|always3~0                                                                         ; 18      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[31]                                                                       ; 18      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.ACTIVATE                                                                ; 18      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|adr_o[1]                                                                      ; 17      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|WideOr0~4                                                                                      ; 17      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|always0~4                                                                     ; 17      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.INIT_REF                                                                ; 17      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[15]~11                                                                ; 17      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_imm_j[1]~0                                                                ; 17      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_16bit_buffer[0]~3                                                             ; 16      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~36                                              ; 16      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~35                                              ; 16      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo~32                                              ; 16      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[1]~1                                                                    ; 16      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dat_r[17]~0                              ; 16      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dat_r[17]~0                              ; 16      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector464~1                                                                     ; 16      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|start_dlc                                                                                      ; 16      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_la_firstword~2                                                                ; 16      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_o~6                                                                        ; 16      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|always0~6                                                                     ; 16      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|always0~5                                                                     ; 16      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|always0~0                                                                     ; 16      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_imm_j[2]~1                                                                ; 16      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_imm_j[5]~4                                                                ; 16      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[16]~4                                                                 ; 16      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_oe_o                                                                       ; 16      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[31]                                                               ; 16      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state.cpu_state_fetch                                                         ; 15      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|tx_reset                                                                                       ; 15      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|tstate[0]                                                         ; 15      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_adr_is[1]                                                                             ; 15      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dqm_o[0]~7                                                                    ; 15      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|tstate[1]                                                         ; 15      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Equal0~1                                                                ; 14      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Equal0~0                                                                ; 14      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_push                                                                 ; 14      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|adr_o[2]                                                                      ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|is_sb_sh_sw                                                                       ; 14      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lcr[1]                                                                                         ; 14      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lcr[0]                                                                                         ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[27]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[26]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[25]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[23]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[24]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[22]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[19]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[20]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[17]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[18]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[15]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[16]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[13]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[14]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[11]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[12]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[9]                                                                        ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[10]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[7]                                                                        ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[8]                                                                        ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[5]                                                                        ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[6]                                                                        ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[4]                                                                        ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[21]                                                                       ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_valid                                                                         ; 14      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|wr_addr[1]        ; 14      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|wr_addr[1]        ; 14      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Selector10~0                                                                  ; 14      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_do_rdata                                                                      ; 14      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[3]~10                                                                           ; 13      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|adr_o[4]                                                                      ; 13      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|adr_o[3]                                                                      ; 13      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_done~0                                                                        ; 13      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state.cpu_state_stmem                                                         ; 13      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[0]                                                                        ; 13      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|tf_push                                                                                        ; 13      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[30]                                                                       ; 13      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[29]                                                                       ; 13      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[28]                                                                       ; 13      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[2]                                                                        ; 13      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[3]                                                                        ; 13      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_la_firstword~0                                                                ; 13      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|wr_addr_gray[2]   ; 13      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|wr_addr[0]        ; 13      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|wr_addr_gray[2]   ; 13      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|wr_addr[0]        ; 13      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|always0~3                                                                     ; 13      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_imm_j[31]                                                                 ; 13      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_do_wdata                                                                      ; 13      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[3]                                                                ; 13      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_push_q                                                               ; 12      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[3]~11                                                                           ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|is_alu_reg_imm                                                                    ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Equal0~0                                                                          ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[1]                                                                        ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[2]                                                                        ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[3]                                                                        ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[4]                                                                        ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[5]                                                                        ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[6]                                                                        ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[7]                                                                        ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add6~0                                                                            ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_state[0]                                                                      ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_la_firstword~1                                                                ; 12      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~77                                                                 ; 12      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~76                                                                 ; 12      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~75                                                                 ; 12      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|row_active~74                                                                 ; 12      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|acc_o~0                                                             ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[27]                                                                   ; 12      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_is_lb                                                                     ; 12      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.PRE                                                                     ; 12      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Equal1~0                                                                ; 11      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|always4~0                                                               ; 11      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Equal9~0                                                                          ; 11      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|is_lui_auipc_jal                                                                  ; 11      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lcr[3]                                                                                         ; 11      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|sdram_state.READ                         ; 11      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|sdram_state.READ                         ; 11      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[3]~24                                                                       ; 11      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|we_o~0                                                              ; 11      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Equal0~4                                                                      ; 11      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|ba[0]~4                                                                       ; 11      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_rd[0]~2                                                                   ; 11      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|empty_o           ; 11      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|empty_o           ; 11      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[2]                                                                ; 11      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|counter_t[4]~12                                                         ; 10      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|always9~2                                                                         ; 10      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_done~1                                                                        ; 10      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[8]                                                                        ; 10      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[9]                                                                        ; 10      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[10]                                                                       ; 10      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[11]                                                                       ; 10      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[12]                                                                       ; 10      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[13]                                                                       ; 10      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[14]                                                                       ; 10      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[15]                                                                       ; 10      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector473~0                                                                     ; 10      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[1]                                                                             ; 10      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[2]                                                                             ; 10      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[7]~4                                                                            ; 10      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lcr[7]                                                                                         ; 10      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~11                           ; 10      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~0                                  ; 10      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|counter[0]                                                        ; 10      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Equal3~0                                                                      ; 10      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[30]                                                                   ; 10      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|ack_o                                                                         ; 10      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[1]                                                                ; 10      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Equal2~0                                                                ; 9       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always31~0                                                                                     ; 9       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]~0                                                         ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[21]                                                                   ; 9       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|Equal3~0                                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[16]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[17]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[18]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[19]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[20]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[21]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[22]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[23]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[24]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[25]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[26]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[27]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[28]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[29]                                                                       ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op2[30]                                                                       ; 9       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[1]~1                                                                                        ; 9       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[0]                                                                             ; 9       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[3]                                                                             ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_state[1]                                                                      ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_la_use_prefetched_high_word~1                                                 ; 9       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|WideNor1~0                                                        ; 9       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|we_o                                                                                     ; 9       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[24]                                                                                            ; 9       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Selector13~0                                                                  ; 9       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|counter_b[4]~10                                                         ; 8       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|block_cnt[5]~10                                                                                ; 8       ;
; picorv32_wb_soc:soc|gpio:gpio0|gpio_dir_o[3]~1                                                                                                       ; 8       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always8~0                                                                                      ; 8       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|ram~10                                 ; 8       ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|comb~3                                                                     ; 8       ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|comb~2                                                                     ; 8       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|pcpi_insn[13]                                                                     ; 8       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|pcpi_insn[12]                                                                     ; 8       ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|comb~1                                                                     ; 8       ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|comb~0                                                                     ; 8       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|WideOr17~0                                                                        ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|adr_o_r[22]~4                            ; 8       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[3]~12                                                                     ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|adr_o_r[22]~4                            ; 8       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Decoder4~0                                                                        ; 8       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_out[5]~11                                                                     ; 8       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|is_lb_lh_lw_lbu_lhu                                                               ; 8       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_out[13]~7                                                                     ; 8       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|dl[9]~0                                                                                        ; 8       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[7]                                                                             ; 8       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|ram~22                           ; 8       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lcr[2]                                                                                         ; 8       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]~3                                                  ; 8       ;
; picorv32_wb_soc:soc|wb_spimemio:spi0memio|wb_ack_o~0                                                                                                 ; 8       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|trap                                                                              ; 8       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_ready                                                                                                ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_state.IDLE                            ; 8       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always4~0                                                                                      ; 8       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[6]                                                                             ; 8       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[4]                                                                             ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wrfifo_wrreq                             ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wrfifo_wrreq                             ; 8       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[30]                                                                                            ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[8]~42                                                             ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|always0~7                                                                     ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|LessThan6~0                                                                   ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Equal0~7                                                                      ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|port_sel[0]                                                         ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|LessThan8~0                                                                   ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[8]~37                                                             ; 8       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_imm_j[8]~7                                                                ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[0]                                                                ; 8       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state~19                                                                 ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux31~0                                                                           ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|is_alu_reg_reg                                                                    ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Equal30~0                                                                         ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Equal22~0                                                                         ; 7       ;
; picorv32_wb_soc:soc|wb_spimemio:spi0memio|buffer[27]~0                                                                                               ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_sh[2]                                                                         ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_out[5]~10                                                                     ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_out[5]~9                                                                      ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector466~2                                                                     ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|WideNor2~13                                                                       ; 7       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[0]                                         ; 7       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_is[5]                                                                             ; 7       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|Equal6~12                                ; 7       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|Mux0~4                                   ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[23]                                                                                            ; 7       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[3]~12                                                                       ; 7       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|port_sel[1]                                                         ; 7       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[11]~10                                                        ; 7       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[10]~8                                                         ; 7       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[9]~6                                                          ; 7       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[1]                                             ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[24]~16                                                                ; 7       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_write_bufram                          ; 7       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_write_bufram                          ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[25]                                                                   ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[28]                                                                   ; 7       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|we_r                                                                          ; 7       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.PRE_ALL                                                                 ; 7       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|acc_o                                    ; 7       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|acc_o                                    ; 7       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[3]~18                                                                     ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[0]~1                                                             ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[0]                                                           ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rframing_error                                                          ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|fifo_read~0                                                                                    ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|instr_rem                                              ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[3]~12                                                                           ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[3]~7                                                                            ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[3]~6                                                                            ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[3]~5                                                                            ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[21]~24                                                                ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|is_alu_reg_imm~0                                                                  ; 6       ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|wb_ack_o_r~0                                                               ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_sh[4]~4                                                                       ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux15~1                                                                           ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state~19                                                                      ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|Selector82~0                             ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|Selector82~0                             ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[3]~13                                                                     ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_sh[3]                                                                         ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[25]                                                                                            ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[28]                                                                                            ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[30]                                                                                            ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_lui                                                                         ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_slli                                                                        ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state.cpu_state_trap                                                          ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|WideNor2~0                                                                        ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[1]                                         ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|always4~3                                ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|always4~3                                ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_la_read~4                                                                     ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[21]~19                                                                ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[4]                                       ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|bit_counter[0]                                                    ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|state.IDLE                                                                                               ; 6       ;
; picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32|Equal0~1                                                                         ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|mcr[4]                                                                                         ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|read_req_sdram                           ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|read_req_sdram                           ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Selector0~4                                                                   ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|WideOr0~0                                                                     ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dqm_o[0]~8                                                                    ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Equal4~1                                                                      ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[19]~28                                                        ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[20]~26                                                        ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[17]~24                                                        ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[18]~22                                                        ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[15]~20                                                        ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[16]~18                                                        ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[13]~16                                                        ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[14]~14                                                        ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|adr_o[12]~12                                                        ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Mux0~1                                                                        ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[8]~40                                                             ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[0]                                             ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]                                             ; 6       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[3]                                             ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[22]~15                                                                ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[23]~6                                                                 ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[26]~10                                                                ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[27]~7                                                                 ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|sdram_write_bufram                       ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|sdram_write_bufram                       ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[22]                                                                   ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[26]                                                                   ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[29]                                                                   ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_sll                                                                         ; 6       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|pcpi_wr                                                ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|full_o            ; 6       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|full_o            ; 6       ;
; altpll_wb_clkgen:clkgen|sdram_rst_shr[15]~_wirecell                                                                                                  ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~5                                                         ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[3]~16                                                                     ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufhit                                   ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[1]                                                           ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rbit_counter[0]                                                         ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[6]                                                               ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|always18~1                                                                        ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr0~2                                                                                         ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr_mask                                                                                       ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|rls_int_pnd                                                                                    ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_rd[4]~0                                                                   ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr5r                                                                                          ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|pcpi_insn[14]                                                                     ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|always0~4                                              ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ier[0]                                                                                         ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux8~0                                                                            ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Equal0~1                                                                          ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux35~0                                                                           ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|always3~1                                                                         ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Decoder1~1                                                                        ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_sll~0                                                                       ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|WideOr23                                                                          ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[20]                                                                   ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[5]                                                                    ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|tf_push~0                                                                                      ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[6]                                                                    ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[16]~22                                                                ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[16]~21                                                                ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_lui~0                                                                       ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector410~0                                                                     ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_sh[4]                                                                         ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[22]                                                                                            ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[24]                                                                                            ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[26]                                                                                            ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[27]                                                                                            ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[29]                                                                                            ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[18]                                                                                            ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[19]                                                                                            ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|WideNor9                                                                          ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_jalr                                                                        ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|is_slli_srli_srai                                                                 ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[31]                                                                                            ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[21]                                                                                            ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_rdcycleh                                                                    ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[2]                                         ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|counter[4]~0                                                      ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_16bit_buffer[0]                                                               ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_latched[1]~1                                                            ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr5~1                                                                                         ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[0]                                       ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[0]                                      ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|wr_addr_gray[1]~0 ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|Selector66~0                             ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_state.IDLE                            ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|wr_addr_gray[1]~0 ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|always7~0                                                                                      ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]~1      ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_state.WRITE                           ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|rd_addr[0]~1      ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_state.REFILL                          ; 5       ;
; picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32|slave_sel[2]~1                                                                   ; 5       ;
; picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32|slave_sel[2]~0                                                                   ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_state.WRITE                           ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Selector126~2                                                                 ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.INIT_PRE                                                                ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|WideOr11~0                                                                    ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.INIT_POWERUP                                                            ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state_count[0]                                                                ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|sdram_state.WRITE                        ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|sdram_state.WRITE                        ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[25]~18                                                                ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[30]~3                                                                 ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[13]~0                                                                 ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[12]~8                                                                 ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[28]~9                                                                 ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[9]                                                                    ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[23]                                                                   ; 5       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[24]                                                                   ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|tf_pop                                                            ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|bit_counter[1]                                                    ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|first_req                                ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|ack_count[1]                             ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|ack_count[1]                             ; 5       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.REF                                                                     ; 5       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|top[2]~6                                             ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux111~5                                                                          ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~4                                                         ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[3]~2                                                         ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[6]~0                                                             ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[2]                                                           ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|WideOr5~0                                                               ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[7]                                                               ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_push~1                                                               ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Selector11~0                                                            ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|count[2]~9                                           ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ier[1]~0                                                                                       ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|bottom~0                                             ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr_mask_condition                                                                             ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|overrun                                              ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[2]                                                                      ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[3]                                                                      ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[4]                                                                      ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[5]                                                                      ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[6]                                                                      ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[8]                                                                      ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[9]                                                                      ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[10]                                                                     ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[11]                                                                     ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[12]                                                                     ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[13]                                                                     ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[14]                                                                     ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[7]                                                                      ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[7]~16                                                                           ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[7]~15                                                                           ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[7]~14                                                                           ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_wb:wb_interface|wb_dat_o[7]~13                                                                           ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[15]                                                                     ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|pcpi_timeout_counter[2]                                                           ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|pcpi_timeout_counter[3]                                                           ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add4~0                                                                            ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|instr_divu~0                                           ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[0]                                                                      ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dat_o[1]                                                                      ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|Mux6~0                                                                                         ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|msr[3]                                                                                         ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[21]~25                                                                ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q~23                                                                    ; 4       ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|ram_we~2                                                                   ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_rd[4]                                                                     ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_rd[3]                                                                     ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_rd[2]                                                                     ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux83~0                                                                           ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux9~4                                                                            ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_rd[1]                                                                     ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_rd[0]                                                                     ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Decoder1~2                                                                        ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Equal31~0                                                                         ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|is_beq_bne_blt_bge_bltu_bgeu~3                                                    ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpuregs_rtl_1_bypass[10]                                                          ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector88~0                                                                      ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_rdinstr~5                                                                   ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[4]                                                                    ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]~1                                       ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector339~0                                                                     ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_do_rdata~1                                                                    ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[7]                                                                    ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|WideOr32~0                                                                        ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpuregs_rtl_0_bypass[10]                                                          ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[9]                                                                                             ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[12]                                                                                            ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[14]                                                                                            ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[20]                                                                                            ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|is_jalr_addi_slti_sltiu_xori_ori_andi                                             ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector93~2                                                                      ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[23]                                                                                            ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[15]                                                                                            ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_rdcycle                                                                     ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_rdinstrh                                                                    ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_rdinstr                                                                     ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|count[1]~5                                     ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom~0                                       ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|top[3]                                         ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Decoder4~0                                                              ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_wstrb~7                                                                       ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_wstrb[3]~6                                                                    ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_wstrb~4                                                                       ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_la_write~1                                                                    ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[0]                                                                    ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[16]                                                                                            ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_16bit_buffer[1]                                                               ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|mem_rdata[17]                                                                                            ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[2]                                      ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|bottom[1]                                      ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|bit_counter[2]                                                    ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_state~23                              ; 4       ;
; picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32|Mux32~4                                                                          ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_ack_o                                 ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_state~17                              ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_ack_o                                 ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|bit_out                                                           ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_state.REFILL                          ; 4       ;
; picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32|Equal5~1                                                                         ; 4       ;
; picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32|Equal4~0                                                                         ; 4       ;
; picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32|Equal1~8                                                                         ; 4       ;
; picorv32_wb_soc:soc|wb_intercon:wb_intercon0|wb_mux:wb_mux_picorv32|Equal3~0                                                                         ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[29]                                                                                            ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[28]                                                                                            ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|wbm_adr_o[31]                                                                                            ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|stx_o_tmp                                                         ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|next_state~15                                                                 ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Selector153~2                                                                 ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state_count[0]~0                                                              ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state~33                                                                      ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state.INIT_PGM_MODE                                                           ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|dq_o~0                                                                        ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|LessThan0~1                                                                   ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[7]~32                                                                       ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|a[3]~21                                                                       ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|LessThan8~1                                                                   ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Equal0~6                                                                      ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Equal0~5                                                                      ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rbit_counter[1]                                                         ; 4       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[5]                                                               ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[14]~2                                                                 ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[29]~1                                                                 ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[15]                                                                   ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|state.WBSTART                                                                                            ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|read_done                                ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|first_req                                ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_write_ack                             ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_write_ack                             ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|cycle_count[1]                           ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|cycle_count[1]                           ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|state_count[1]                                                                ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[13]                                                               ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[12]                                                               ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[11]                                                               ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[10]                                                               ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[9]                                                                ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[8]                                                                ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[7]                                                                ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[4]                                                                ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[6]                                                                ; 4       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|cycle_count[5]                                                                ; 4       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~185                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~184                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~183                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~182                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~181                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~180                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~179                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~178                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~177                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~176                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~175                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~174                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~173                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~172                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~171                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~170                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~169                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~168                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~167                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~166                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~165                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~164                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~163                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~162                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~161                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~160                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~159                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~158                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~157                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~156                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux9~14                                                                           ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Add3~155                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[3]~17                                                                     ; 3       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|sdram_ctrl:sdram_ctrl|Selector1~4                                                                   ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rparity                                                                 ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rparity~0                                                               ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rparity_error                                                           ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[0]~1                                                         ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rcounter16[3]                                                           ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|Mux4~0                                                                  ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rbit_counter[2]                                                         ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[2]                                                               ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[3]                                                               ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|WideOr7~0                                                               ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[1][1]~66                                        ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[2][1]~64                                        ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[3][0]~62                                        ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[4][0]~60                                        ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[0][2]~58                                        ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[5][2]~56                                        ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[6][0]~54                                        ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[7][1]~52                                        ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[8][2]~50                                        ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[9][2]~48                                        ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[10][2]~46                                       ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[11][2]~44                                       ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[12][2]~42                                       ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[13][0]~40                                       ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[14][2]~38                                       ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|fifo[15][0]~34                                       ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rshift[1]                                                               ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_rd[2]~13                                                                  ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_rd[2]~12                                                                  ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_rd[2]~10                                                                  ; 3       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_dat~33                                ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[5]                                                           ; 3       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_dat~32                                ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[6]                                                           ; 3       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_dat~31                                ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[7]                                                           ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[8]                                                           ; 3       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_dat~30                                ; 3       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_dat~29                                ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr5                                                                                           ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[9]                                                           ; 3       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_dat~9                                 ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[10]                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_mul:pcpi_mul|pcpi_wait                                              ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[3]                                                           ; 3       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_dat~5                                 ; 3       ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_dat~3                                 ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|rf_data_in[4]                                                           ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr_mask_d                                                                                     ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|iir~0                                                                                          ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ti_int_pnd                                                                                     ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|thre_int_pnd                                                                                   ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ier[2]                                                                                         ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr2r                                                                                          ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ier[3]                                                                                         ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr3r                                                                                          ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr4r                                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_rs2~7                                                                     ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|decoded_rs2~1                                                                     ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[21]~52                                                                ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[21]~43                                                                ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|pcpi_timeout_counter[0]                                                           ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[1]                                             ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[2]                                             ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[3]                                             ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[4]                                             ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[5]                                             ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[6]                                             ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[7]                                             ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[8]                                             ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[9]                                             ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[10]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[11]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[12]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[13]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[14]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[15]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[16]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[17]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[18]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[19]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[20]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[21]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[22]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[23]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[24]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[25]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[26]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[27]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[28]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[29]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|divisor[30]                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector157~0                                                                     ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|ier[1]                                                                                         ; 3       ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|lsr1r                                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux9~12                                                                           ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux19~0                                                                           ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[8]~31                                                                 ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux38~0                                                                           ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux37~0                                                                           ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux9~6                                                                            ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|always16~1                                                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_compr                                                                     ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Equal12~0                                                                         ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Decoder1~0                                                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Equal10~0                                                                         ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Mux111~2                                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpuregs_rtl_1_bypass[6]                                                           ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpuregs_rtl_1_bypass[8]                                                           ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpuregs_rtl_1_bypass[2]                                                           ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpuregs_rtl_1_bypass[4]                                                           ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_latched[21]~30                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_latched[22]~28                                                          ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_mul:pcpi_mul|instr_mulhsu                                           ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_rdinstr~6                                                                   ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[2]                                                                    ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|mem_rdata_q[3]                                                                    ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|instr_rdinstr~1                                                                   ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|Selector377~1                                                                     ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state~23                                                                      ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state~21                                                                      ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state~20                                                                      ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|cpu_state~18                                                                      ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|always1~9                                              ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[31]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[30]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[29]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[28]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[27]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[26]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[25]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[24]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[23]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[22]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[21]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[20]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[19]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[18]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[17]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[16]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|always1~4                                              ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[15]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[14]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[13]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[12]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[11]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[10]                                       ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[9]                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[8]                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[7]                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[6]                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[5]                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[1]                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[2]                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[3]                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|quotient_msk[4]                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_op1[30]~15                                                                    ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|current_pc~30                                                                     ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|current_pc~29                                                                     ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|current_pc~28                                                                     ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|current_pc~27                                                                     ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|current_pc~26                                                                     ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|current_pc~25                                                                     ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|current_pc~24                                                                     ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_pc[25]                                                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_pc[26]                                                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_pc[27]                                                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_pc[28]                                                                        ; 3       ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|reg_pc[29]                                                                        ; 3       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                       ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                                       ; Location                                                                                                                                                                                                                                                                                                                                                                                                                ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|altsyncram:cpuregs_rtl_0|altsyncram_v8h1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                      ; M4K_X17_Y10                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
; picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|altsyncram:cpuregs_rtl_1|altsyncram_v8h1:auto_generated|ALTSYNCRAM                                                                                                      ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                                                      ; M4K_X17_Y11                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_receiver:receiver|uart_rfifo:fifo_rx|raminfr:rfifo|altsyncram:ram_rtl_0|altsyncram_0nf1:auto_generated|ALTSYNCRAM                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None                                                      ; M4K_X17_Y18                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
; picorv32_wb_soc:soc|uart_top:uart16550|uart_regs:regs|uart_transmitter:transmitter|uart_tfifo:fifo_tx|raminfr:tfifo|altsyncram:ram_rtl_0|altsyncram_0nf1:auto_generated|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128    ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None                                                      ; M4K_X17_Y22                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; Don't care      ; Don't care      ;
; picorv32_wb_soc:soc|wb_bootrom:bootrom|altsyncram:mem_rtl_0|altsyncram_pnb1:auto_generated|ALTSYNCRAM                                                                                                                                      ; AUTO ; ROM              ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; db/de1-picorv32-wb-soc_0.ram0_wb_bootrom_3e682f33.hdl.mif ; M4K_X17_Y16, M4K_X17_Y8                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Don't care      ; Don't care      ;
; picorv32_wb_soc:soc|wb_ram:sram0|wb_ram_altsyncram:wb_ram_altsyncram.ram0|altsyncram:altsyncram0|altsyncram_dsf1:auto_generated|ALTSYNCRAM                                                                                                 ; AUTO ; Single Port      ; Single Clock ; 4096         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 131072 ; 4096                        ; 32                          ; --                          ; --                          ; 131072              ; 32   ; None                                                      ; M4K_X17_Y17, M4K_X41_Y8, M4K_X41_Y13, M4K_X17_Y24, M4K_X41_Y15, M4K_X41_Y16, M4K_X17_Y21, M4K_X41_Y6, M4K_X17_Y7, M4K_X41_Y17, M4K_X41_Y14, M4K_X41_Y10, M4K_X17_Y5, M4K_X17_Y6, M4K_X41_Y21, M4K_X41_Y20, M4K_X17_Y23, M4K_X17_Y20, M4K_X41_Y25, M4K_X41_Y19, M4K_X17_Y26, M4K_X41_Y11, M4K_X17_Y25, M4K_X41_Y7, M4K_X41_Y12, M4K_X41_Y9, M4K_X17_Y15, M4K_X41_Y18, M4K_X41_Y23, M4K_X17_Y19, M4K_X41_Y22, M4K_X41_Y24 ; Don't care           ; Don't care      ; Don't care      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_urv1:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2    ; None                                                      ; M4K_X17_Y13, M4K_X17_Y12                                                                                                                                                                                                                                                                                                                                                                                                ; Don't care           ; Don't care      ; Don't care      ;
; picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_urv1:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 2    ; None                                                      ; M4K_X17_Y14, M4K_X17_Y9                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 9,382 / 54,004 ( 17 % ) ;
; C16 interconnects           ; 127 / 2,100 ( 6 % )     ;
; C4 interconnects            ; 5,730 / 36,000 ( 16 % ) ;
; Direct links                ; 1,062 / 54,004 ( 2 % )  ;
; Global clocks               ; 3 / 16 ( 19 % )         ;
; Local interconnects         ; 3,011 / 18,752 ( 16 % ) ;
; R24 interconnects           ; 236 / 1,900 ( 12 % )    ;
; R4 interconnects            ; 7,022 / 46,920 ( 15 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.71) ; Number of LABs  (Total = 485) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 19                            ;
; 2                                           ; 19                            ;
; 3                                           ; 17                            ;
; 4                                           ; 6                             ;
; 5                                           ; 8                             ;
; 6                                           ; 9                             ;
; 7                                           ; 5                             ;
; 8                                           ; 7                             ;
; 9                                           ; 6                             ;
; 10                                          ; 16                            ;
; 11                                          ; 13                            ;
; 12                                          ; 23                            ;
; 13                                          ; 22                            ;
; 14                                          ; 24                            ;
; 15                                          ; 66                            ;
; 16                                          ; 225                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.82) ; Number of LABs  (Total = 485) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 51                            ;
; 1 Clock                            ; 394                           ;
; 1 Clock enable                     ; 158                           ;
; 1 Sync. clear                      ; 65                            ;
; 1 Sync. load                       ; 47                            ;
; 2 Clock enables                    ; 133                           ;
; 2 Clocks                           ; 37                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.12) ; Number of LABs  (Total = 485) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 13                            ;
; 2                                            ; 16                            ;
; 3                                            ; 9                             ;
; 4                                            ; 7                             ;
; 5                                            ; 8                             ;
; 6                                            ; 11                            ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 8                             ;
; 10                                           ; 9                             ;
; 11                                           ; 5                             ;
; 12                                           ; 10                            ;
; 13                                           ; 4                             ;
; 14                                           ; 12                            ;
; 15                                           ; 9                             ;
; 16                                           ; 24                            ;
; 17                                           ; 11                            ;
; 18                                           ; 25                            ;
; 19                                           ; 27                            ;
; 20                                           ; 37                            ;
; 21                                           ; 20                            ;
; 22                                           ; 24                            ;
; 23                                           ; 19                            ;
; 24                                           ; 36                            ;
; 25                                           ; 20                            ;
; 26                                           ; 28                            ;
; 27                                           ; 12                            ;
; 28                                           ; 9                             ;
; 29                                           ; 3                             ;
; 30                                           ; 11                            ;
; 31                                           ; 6                             ;
; 32                                           ; 44                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.25) ; Number of LABs  (Total = 485) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 3                             ;
; 1                                               ; 37                            ;
; 2                                               ; 19                            ;
; 3                                               ; 34                            ;
; 4                                               ; 29                            ;
; 5                                               ; 47                            ;
; 6                                               ; 34                            ;
; 7                                               ; 32                            ;
; 8                                               ; 46                            ;
; 9                                               ; 34                            ;
; 10                                              ; 18                            ;
; 11                                              ; 20                            ;
; 12                                              ; 18                            ;
; 13                                              ; 17                            ;
; 14                                              ; 9                             ;
; 15                                              ; 17                            ;
; 16                                              ; 65                            ;
; 17                                              ; 1                             ;
; 18                                              ; 3                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.41) ; Number of LABs  (Total = 485) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 8                             ;
; 3                                            ; 15                            ;
; 4                                            ; 17                            ;
; 5                                            ; 17                            ;
; 6                                            ; 14                            ;
; 7                                            ; 12                            ;
; 8                                            ; 23                            ;
; 9                                            ; 18                            ;
; 10                                           ; 11                            ;
; 11                                           ; 14                            ;
; 12                                           ; 18                            ;
; 13                                           ; 11                            ;
; 14                                           ; 20                            ;
; 15                                           ; 13                            ;
; 16                                           ; 17                            ;
; 17                                           ; 14                            ;
; 18                                           ; 17                            ;
; 19                                           ; 18                            ;
; 20                                           ; 20                            ;
; 21                                           ; 16                            ;
; 22                                           ; 21                            ;
; 23                                           ; 9                             ;
; 24                                           ; 12                            ;
; 25                                           ; 10                            ;
; 26                                           ; 16                            ;
; 27                                           ; 12                            ;
; 28                                           ; 14                            ;
; 29                                           ; 21                            ;
; 30                                           ; 24                            ;
; 31                                           ; 11                            ;
; 32                                           ; 12                            ;
; 33                                           ; 7                             ;
; 34                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Active Serial       ;
; Error detection CRC                          ; Off                 ;
; nCEO                                         ; Unreserved          ;
; ASDO,nCSO                                    ; As input tri-stated ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "de1-picorv32-wb-soc_0"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 12, clock division of 25, and phase shift of 0 degrees (0 ps) for altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of 0 degrees (0 ps) for altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll|altpll:altpll_component|_clk1 port
Info (171001): Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'src/de1-picorv32-wb-soc_0/data/de1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {clkgen|wrapped_altpll|altpll_component|pll|inclk[0]} -divide_by 25 -multiply_by 12 -duty_cycle 50.00 -name {clkgen|wrapped_altpll|altpll_component|pll|clk[0]} {clkgen|wrapped_altpll|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {clkgen|wrapped_altpll|altpll_component|pll|inclk[0]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {clkgen|wrapped_altpll|altpll_component|pll|clk[1]} {clkgen|wrapped_altpll|altpll_component|pll|clk[1]}
Warning (332153): Family doesn't support jitter analysis.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   41.666 clkgen|wrapped_altpll|altpll_component|pll|clk[0]
    Info (332111):   13.333 clkgen|wrapped_altpll|altpll_component|pll|clk[1]
    Info (332111):   20.000     CLOCK_50
Info (176353): Automatically promoted node altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altpll_wb_clkgen:clkgen|wrapped_altpll:wrapped_altpll|altpll:altpll_component|_clk1 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node altpll_wb_clkgen:clkgen|wb_rst_shr[15] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_write_ack
        Info (176357): Destination node picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|dual_clock_fifo:wrfifo|full_o
        Info (176357): Destination node picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|wb_read_ack
        Info (176357): Destination node picorv32_wb_soc:soc|gpio:gpio0|wb_ack_o
        Info (176357): Destination node picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_write_ack
        Info (176357): Destination node picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|dual_clock_fifo:wrfifo|full_o
        Info (176357): Destination node picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|wb_read_ack
        Info (176357): Destination node picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_store
        Info (176357): Destination node picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|latched_branch
        Info (176357): Destination node picorv32_wb_soc:soc|picorv32_wb:picorv32_wb|picorv32:picorv32_core|picorv32_pcpi_div:pcpi_div|pcpi_wr
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "gpio0_io[0]"
    Warning (15710): Ignored I/O standard assignment to node "gpio0_io[1]"
    Warning (15710): Ignored I/O standard assignment to node "gpio0_io[2]"
    Warning (15710): Ignored I/O standard assignment to node "gpio0_io[3]"
    Warning (15710): Ignored I/O standard assignment to node "gpio0_io[4]"
    Warning (15710): Ignored I/O standard assignment to node "gpio0_io[5]"
    Warning (15710): Ignored I/O standard assignment to node "gpio0_io[6]"
    Warning (15710): Ignored I/O standard assignment to node "gpio0_io[7]"
    Warning (15710): Ignored I/O standard assignment to node "led_r_pad_o[0]"
    Warning (15710): Ignored I/O standard assignment to node "led_r_pad_o[1]"
    Warning (15710): Ignored I/O standard assignment to node "led_r_pad_o[2]"
    Warning (15710): Ignored I/O standard assignment to node "led_r_pad_o[3]"
    Warning (15710): Ignored I/O standard assignment to node "led_r_pad_o[4]"
    Warning (15710): Ignored I/O standard assignment to node "led_r_pad_o[5]"
    Warning (15710): Ignored I/O standard assignment to node "led_r_pad_o[6]"
    Warning (15710): Ignored I/O standard assignment to node "led_r_pad_o[7]"
    Warning (15710): Ignored I/O standard assignment to node "led_r_pad_o[8]"
    Warning (15710): Ignored I/O standard assignment to node "led_r_pad_o[9]"
    Warning (15710): Ignored I/O standard assignment to node "rst_n_pad_i"
    Warning (15710): Ignored I/O standard assignment to node "sd_clk_pad_o"
    Warning (15710): Ignored I/O standard assignment to node "sd_cmd_pad_o"
    Warning (15710): Ignored I/O standard assignment to node "sd_dat3_pad_o"
    Warning (15710): Ignored I/O standard assignment to node "sd_dat_pad_i"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "gpio0_io[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "gpio0_io[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_r_pad_o[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_r_pad_o[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_r_pad_o[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_r_pad_o[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_r_pad_o[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_r_pad_o[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_r_pad_o[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_r_pad_o[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_r_pad_o[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "led_r_pad_o[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "rst_n_pad_i" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_clk_pad_o" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_cmd_pad_o" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_dat3_pad_o" is assigned to location or region, but does not exist in design
    Warning (15706): Node "sd_dat_pad_i" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:08
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 14% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 4.98 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 47 output pins without output pin load capacitance assignment
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dq_pad_io[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_ba_pad_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_ba_pad_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a_pad_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a_pad_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a_pad_o[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a_pad_o[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a_pad_o[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a_pad_o[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a_pad_o[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a_pad_o[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a_pad_o[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a_pad_o[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a_pad_o[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_a_pad_o[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_cs_n_pad_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_ras_pad_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_cas_pad_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_we_pad_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dqm_pad_o[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_dqm_pad_o[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_cke_pad_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "sdram_clk_pad_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:03:27
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (15685): M4K memory block WYSIWYG primitive "picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_urv1:auto_generated|ram_block1a0" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_urv1:auto_generated|ram_block1a0" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[1].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_urv1:auto_generated|ram_block1a8" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Critical Warning (15685): M4K memory block WYSIWYG primitive "picorv32_wb_soc:soc|wb_sdram_ctrl:wb_sdram_ctrl0|wb_port_arbiter:wb_port_arbiter|wb_port:wbports[0].wb_port|bufram:bufram|dpram_altera:dpram_altera.dpram_altera|altsyncram:altsyncram_component|altsyncram_urv1:auto_generated|ram_block1a8" utilizes the dual-port dual-clock mode with WYSIWYG parameter SAFE_WRITE = "VERIFIED_SAFE". However, this mode might not work in Cyclone II device family in this version of Quartus II software. Please refer to the Cyclone II FPGA Family Errata Sheet for more information on this feature.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
Info (144001): Generated suppressed messages file /home/ubuntu/utm/Uptc-CA-Course/2-RISC-V/hardware/riscv-soc-cores/build/de1-picorv32-wb-soc_0/default-quartus/output_files/de1-picorv32-wb-soc_0.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 58 warnings
    Info: Peak virtual memory: 2047 megabytes
    Info: Processing ended: Tue Aug 26 14:34:45 2025
    Info: Elapsed time: 00:04:16
    Info: Total CPU time (on all processors): 00:04:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/ubuntu/utm/Uptc-CA-Course/2-RISC-V/hardware/riscv-soc-cores/build/de1-picorv32-wb-soc_0/default-quartus/output_files/de1-picorv32-wb-soc_0.fit.smsg.


