TimeQuest Timing Analyzer report for test_spi_de0
Mon Nov 14 20:42:29 2016
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width
 11. Setup Times
 12. Hold Times
 13. Clock to Output Times
 14. Minimum Clock to Output Times
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Slow Corner Signal Integrity Metrics
 42. Fast Corner Signal Integrity Metrics
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                    ;
+--------------------+-------------------------------------------------+
; Quartus II Version ; Version 9.0 Build 132 02/25/2009 SJ Web Edition ;
; Revision Name      ; test_spi_de0                                    ;
; Device Family      ; Cyclone III                                     ;
; Device Name        ; EP3C16F484C6                                    ;
; Timing Models      ; Final                                           ;
; Delay Model        ; Combined                                        ;
; Rise/Fall Delays   ; Enabled                                         ;
+--------------------+-------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; m_clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { m_clk }        ;
; slave1_sck_i ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { slave1_sck_i } ;
; slave2_sck_i ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { slave2_sck_i } ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                          ;
+------------+-----------------+--------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note                                                          ;
+------------+-----------------+--------------+---------------------------------------------------------------+
; 197.39 MHz ; 197.39 MHz      ; slave1_sck_i ;                                                               ;
; 203.09 MHz ; 203.09 MHz      ; slave2_sck_i ;                                                               ;
; 346.02 MHz ; 250.0 MHz       ; m_clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; slave1_sck_i ; -3.055 ; -80.752       ;
; slave2_sck_i ; -3.010 ; -82.043       ;
; m_clk        ; -1.890 ; -240.361      ;
+--------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 85C Model Hold Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; slave1_sck_i ; -0.420 ; -3.174        ;
; m_clk        ; 0.305  ; 0.000         ;
; slave2_sck_i ; 0.359  ; 0.000         ;
+--------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width                                                                                                                                                                                                              ;
+--------+--------------+----------------+-------+------------+--------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type       ; Clock        ; Clock Edge ; Target                                                                                                                                                       ;
+--------+--------------+----------------+-------+------------+--------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; m_clk        ; Rise       ; m_clk                                                                                                                                                        ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; slave1_sck_i ; Rise       ; slave1_sck_i                                                                                                                                                 ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; slave2_sck_i ; Rise       ; slave2_sck_i                                                                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; GEN_PULSO:gen_pul|STATE.st_espero1                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; GEN_PULSO:gen_pul|STATE.st_flanco_detectado                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_CALIBRATE                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_IDLE                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_LOAD_PARAM                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_LOAD_PARAM_cuento                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_LOAD_PARAM_waitACK                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_LOAD_PARAM_wren                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_SEND_COMMAND                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_SEND_COMMAND_cuento                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_SEND_COMMAND_waitACK                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_SEND_COMMAND_wren                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_START                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_STOP                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[0]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[1]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[2]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[3]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[4]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[5]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[6]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[7]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[0]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[1]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[2]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[3]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[4]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[5]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[6]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[7]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_reg_envio_out[0]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_reg_envio_out[10]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_reg_envio_out[11]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_reg_envio_out[15]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[0]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[1]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[2]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[3]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[4]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_k8b:rd_ptr_msb|counter_reg_bit[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_k8b:rd_ptr_msb|counter_reg_bit[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_k8b:rd_ptr_msb|counter_reg_bit[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_k8b:rd_ptr_msb|counter_reg_bit[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|empty_dff                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|full_dff                                                ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[2]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[3]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[4]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|rd_ptr_lsb                                              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|usedw_is_0_dff                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|usedw_is_1_dff                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|usedw_is_2_dff                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|wrreq_delaya[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|wrreq_delaya[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|di_reg[0]                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|di_reg[10]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|di_reg[1]                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|di_reg[7]                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[0]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[10]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[11]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[12]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[13]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[14]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[15]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[1]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[2]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[3]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[4]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[5]                                                                                                        ;
+--------+--------------+----------------+-------+------------+--------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+--------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+--------------+-------+-------+------------+-----------------+
; SW[*]         ; m_clk        ; 4.582 ; 5.016 ; Rise       ; m_clk           ;
;  SW[0]        ; m_clk        ; 4.326 ; 4.761 ; Rise       ; m_clk           ;
;  SW[1]        ; m_clk        ; 4.361 ; 4.822 ; Rise       ; m_clk           ;
;  SW[2]        ; m_clk        ; 4.159 ; 4.611 ; Rise       ; m_clk           ;
;  SW[3]        ; m_clk        ; 4.063 ; 4.541 ; Rise       ; m_clk           ;
;  SW[4]        ; m_clk        ; 3.986 ; 4.392 ; Rise       ; m_clk           ;
;  SW[5]        ; m_clk        ; 3.870 ; 4.308 ; Rise       ; m_clk           ;
;  SW[6]        ; m_clk        ; 4.582 ; 5.016 ; Rise       ; m_clk           ;
;  SW[7]        ; m_clk        ; 3.781 ; 4.177 ; Rise       ; m_clk           ;
; m_reset       ; m_clk        ; 3.544 ; 4.028 ; Rise       ; m_clk           ;
; spi1_miso_i   ; m_clk        ; 2.383 ; 2.910 ; Rise       ; m_clk           ;
; spi2_miso_i   ; m_clk        ; 1.856 ; 2.300 ; Rise       ; m_clk           ;
; slave1_mosi_i ; slave1_sck_i ; 0.944 ; 1.420 ; Rise       ; slave1_sck_i    ;
; slave2_mosi_i ; slave2_sck_i ; 1.094 ; 1.507 ; Rise       ; slave2_sck_i    ;
+---------------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; SW[*]         ; m_clk        ; -1.654 ; -2.105 ; Rise       ; m_clk           ;
;  SW[0]        ; m_clk        ; -1.706 ; -2.165 ; Rise       ; m_clk           ;
;  SW[1]        ; m_clk        ; -1.838 ; -2.308 ; Rise       ; m_clk           ;
;  SW[2]        ; m_clk        ; -1.927 ; -2.381 ; Rise       ; m_clk           ;
;  SW[3]        ; m_clk        ; -2.006 ; -2.486 ; Rise       ; m_clk           ;
;  SW[4]        ; m_clk        ; -1.654 ; -2.105 ; Rise       ; m_clk           ;
;  SW[5]        ; m_clk        ; -2.275 ; -2.728 ; Rise       ; m_clk           ;
;  SW[6]        ; m_clk        ; -2.959 ; -3.408 ; Rise       ; m_clk           ;
;  SW[7]        ; m_clk        ; -2.190 ; -2.603 ; Rise       ; m_clk           ;
; m_reset       ; m_clk        ; -2.232 ; -2.698 ; Rise       ; m_clk           ;
; spi1_miso_i   ; m_clk        ; -1.990 ; -2.503 ; Rise       ; m_clk           ;
; spi2_miso_i   ; m_clk        ; -1.486 ; -1.917 ; Rise       ; m_clk           ;
; slave1_mosi_i ; slave1_sck_i ; -0.478 ; -0.969 ; Rise       ; slave1_sck_i    ;
; slave2_mosi_i ; slave2_sck_i ; -0.744 ; -1.134 ; Rise       ; slave2_sck_i    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+--------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+--------------+-------+-------+------------+-----------------+
; EMPTY_LED8      ; m_clk        ; 7.627 ; 7.581 ; Rise       ; m_clk           ;
; FULL_LED9       ; m_clk        ; 7.697 ; 7.777 ; Rise       ; m_clk           ;
; dbg_read_fifo_1 ; m_clk        ; 6.497 ; 6.468 ; Rise       ; m_clk           ;
; display0[*]     ; m_clk        ; 7.962 ; 7.924 ; Rise       ; m_clk           ;
;  display0[0]    ; m_clk        ; 7.962 ; 7.884 ; Rise       ; m_clk           ;
;  display0[1]    ; m_clk        ; 7.908 ; 7.924 ; Rise       ; m_clk           ;
;  display0[2]    ; m_clk        ; 7.455 ; 7.473 ; Rise       ; m_clk           ;
;  display0[3]    ; m_clk        ; 7.493 ; 7.437 ; Rise       ; m_clk           ;
;  display0[4]    ; m_clk        ; 7.474 ; 7.399 ; Rise       ; m_clk           ;
;  display0[5]    ; m_clk        ; 7.395 ; 7.315 ; Rise       ; m_clk           ;
;  display0[6]    ; m_clk        ; 7.404 ; 7.476 ; Rise       ; m_clk           ;
; display1[*]     ; m_clk        ; 7.967 ; 7.897 ; Rise       ; m_clk           ;
;  display1[0]    ; m_clk        ; 7.902 ; 7.859 ; Rise       ; m_clk           ;
;  display1[1]    ; m_clk        ; 7.812 ; 7.885 ; Rise       ; m_clk           ;
;  display1[2]    ; m_clk        ; 7.930 ; 7.897 ; Rise       ; m_clk           ;
;  display1[3]    ; m_clk        ; 7.967 ; 7.885 ; Rise       ; m_clk           ;
;  display1[4]    ; m_clk        ; 7.891 ; 7.844 ; Rise       ; m_clk           ;
;  display1[5]    ; m_clk        ; 7.815 ; 7.725 ; Rise       ; m_clk           ;
;  display1[6]    ; m_clk        ; 7.596 ; 7.686 ; Rise       ; m_clk           ;
; display2[*]     ; m_clk        ; 8.380 ; 8.485 ; Rise       ; m_clk           ;
;  display2[0]    ; m_clk        ; 8.223 ; 8.107 ; Rise       ; m_clk           ;
;  display2[1]    ; m_clk        ; 8.113 ; 8.065 ; Rise       ; m_clk           ;
;  display2[2]    ; m_clk        ; 7.943 ; 7.949 ; Rise       ; m_clk           ;
;  display2[3]    ; m_clk        ; 8.226 ; 8.061 ; Rise       ; m_clk           ;
;  display2[4]    ; m_clk        ; 8.242 ; 8.068 ; Rise       ; m_clk           ;
;  display2[5]    ; m_clk        ; 8.089 ; 8.042 ; Rise       ; m_clk           ;
;  display2[6]    ; m_clk        ; 8.380 ; 8.485 ; Rise       ; m_clk           ;
; display3[*]     ; m_clk        ; 8.244 ; 8.179 ; Rise       ; m_clk           ;
;  display3[0]    ; m_clk        ; 7.856 ; 7.799 ; Rise       ; m_clk           ;
;  display3[1]    ; m_clk        ; 8.196 ; 8.149 ; Rise       ; m_clk           ;
;  display3[2]    ; m_clk        ; 7.863 ; 7.832 ; Rise       ; m_clk           ;
;  display3[3]    ; m_clk        ; 7.852 ; 7.861 ; Rise       ; m_clk           ;
;  display3[4]    ; m_clk        ; 8.244 ; 8.107 ; Rise       ; m_clk           ;
;  display3[5]    ; m_clk        ; 8.237 ; 8.168 ; Rise       ; m_clk           ;
;  display3[6]    ; m_clk        ; 8.143 ; 8.179 ; Rise       ; m_clk           ;
; slave1_miso_o   ; m_clk        ; 6.537 ; 6.519 ; Rise       ; m_clk           ;
; slave2_miso_o   ; m_clk        ; 6.174 ; 6.161 ; Rise       ; m_clk           ;
; spi1_mosi_o     ; m_clk        ; 8.102 ; 8.082 ; Rise       ; m_clk           ;
; spi1_sck_o      ; m_clk        ; 6.013 ; 6.026 ; Rise       ; m_clk           ;
; spi1_ssel_o     ; m_clk        ; 6.267 ; 6.241 ; Rise       ; m_clk           ;
; spi2_mosi_o     ; m_clk        ; 5.814 ; 5.887 ; Rise       ; m_clk           ;
; spi2_sck_o      ; m_clk        ; 6.905 ; 6.946 ; Rise       ; m_clk           ;
; spi2_ssel_o     ; m_clk        ; 5.840 ; 5.801 ; Rise       ; m_clk           ;
; slave1_miso_o   ; slave1_sck_i ; 8.574 ; 8.590 ; Fall       ; slave1_sck_i    ;
; slave2_miso_o   ; slave2_sck_i ; 6.847 ; 6.897 ; Fall       ; slave2_sck_i    ;
+-----------------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+--------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+--------------+-------+-------+------------+-----------------+
; EMPTY_LED8      ; m_clk        ; 7.433 ; 7.390 ; Rise       ; m_clk           ;
; FULL_LED9       ; m_clk        ; 7.501 ; 7.578 ; Rise       ; m_clk           ;
; dbg_read_fifo_1 ; m_clk        ; 6.342 ; 6.312 ; Rise       ; m_clk           ;
; display0[*]     ; m_clk        ; 6.937 ; 6.919 ; Rise       ; m_clk           ;
;  display0[0]    ; m_clk        ; 7.456 ; 7.411 ; Rise       ; m_clk           ;
;  display0[1]    ; m_clk        ; 7.442 ; 7.405 ; Rise       ; m_clk           ;
;  display0[2]    ; m_clk        ; 7.044 ; 6.982 ; Rise       ; m_clk           ;
;  display0[3]    ; m_clk        ; 7.003 ; 6.983 ; Rise       ; m_clk           ;
;  display0[4]    ; m_clk        ; 6.993 ; 6.979 ; Rise       ; m_clk           ;
;  display0[5]    ; m_clk        ; 6.951 ; 6.919 ; Rise       ; m_clk           ;
;  display0[6]    ; m_clk        ; 6.937 ; 6.997 ; Rise       ; m_clk           ;
; display1[*]     ; m_clk        ; 6.959 ; 7.027 ; Rise       ; m_clk           ;
;  display1[0]    ; m_clk        ; 7.280 ; 7.212 ; Rise       ; m_clk           ;
;  display1[1]    ; m_clk        ; 7.296 ; 7.230 ; Rise       ; m_clk           ;
;  display1[2]    ; m_clk        ; 7.385 ; 7.238 ; Rise       ; m_clk           ;
;  display1[3]    ; m_clk        ; 7.322 ; 7.246 ; Rise       ; m_clk           ;
;  display1[4]    ; m_clk        ; 7.269 ; 7.269 ; Rise       ; m_clk           ;
;  display1[5]    ; m_clk        ; 7.192 ; 7.187 ; Rise       ; m_clk           ;
;  display1[6]    ; m_clk        ; 6.959 ; 7.027 ; Rise       ; m_clk           ;
; display2[*]     ; m_clk        ; 7.280 ; 7.294 ; Rise       ; m_clk           ;
;  display2[0]    ; m_clk        ; 7.463 ; 7.378 ; Rise       ; m_clk           ;
;  display2[1]    ; m_clk        ; 7.376 ; 7.314 ; Rise       ; m_clk           ;
;  display2[2]    ; m_clk        ; 7.280 ; 7.294 ; Rise       ; m_clk           ;
;  display2[3]    ; m_clk        ; 7.474 ; 7.396 ; Rise       ; m_clk           ;
;  display2[4]    ; m_clk        ; 7.586 ; 7.409 ; Rise       ; m_clk           ;
;  display2[5]    ; m_clk        ; 7.385 ; 7.323 ; Rise       ; m_clk           ;
;  display2[6]    ; m_clk        ; 7.639 ; 7.721 ; Rise       ; m_clk           ;
; display3[*]     ; m_clk        ; 7.291 ; 7.248 ; Rise       ; m_clk           ;
;  display3[0]    ; m_clk        ; 7.292 ; 7.250 ; Rise       ; m_clk           ;
;  display3[1]    ; m_clk        ; 7.652 ; 7.578 ; Rise       ; m_clk           ;
;  display3[2]    ; m_clk        ; 7.372 ; 7.248 ; Rise       ; m_clk           ;
;  display3[3]    ; m_clk        ; 7.291 ; 7.256 ; Rise       ; m_clk           ;
;  display3[4]    ; m_clk        ; 7.666 ; 7.676 ; Rise       ; m_clk           ;
;  display3[5]    ; m_clk        ; 7.653 ; 7.642 ; Rise       ; m_clk           ;
;  display3[6]    ; m_clk        ; 7.543 ; 7.628 ; Rise       ; m_clk           ;
; slave1_miso_o   ; m_clk        ; 6.365 ; 6.341 ; Rise       ; m_clk           ;
; slave2_miso_o   ; m_clk        ; 6.015 ; 5.996 ; Rise       ; m_clk           ;
; spi1_mosi_o     ; m_clk        ; 6.444 ; 6.476 ; Rise       ; m_clk           ;
; spi1_sck_o      ; m_clk        ; 5.878 ; 5.888 ; Rise       ; m_clk           ;
; spi1_ssel_o     ; m_clk        ; 6.119 ; 6.096 ; Rise       ; m_clk           ;
; spi2_mosi_o     ; m_clk        ; 5.692 ; 5.761 ; Rise       ; m_clk           ;
; spi2_sck_o      ; m_clk        ; 6.739 ; 6.777 ; Rise       ; m_clk           ;
; spi2_ssel_o     ; m_clk        ; 5.708 ; 5.672 ; Rise       ; m_clk           ;
; slave1_miso_o   ; slave1_sck_i ; 8.123 ; 8.177 ; Fall       ; slave1_sck_i    ;
; slave2_miso_o   ; slave2_sck_i ; 6.580 ; 6.557 ; Fall       ; slave2_sck_i    ;
+-----------------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                           ;
+------------+-----------------+--------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note                                                          ;
+------------+-----------------+--------------+---------------------------------------------------------------+
; 216.83 MHz ; 216.83 MHz      ; slave1_sck_i ;                                                               ;
; 227.48 MHz ; 227.48 MHz      ; slave2_sck_i ;                                                               ;
; 384.32 MHz ; 250.0 MHz       ; m_clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; slave1_sck_i ; -2.685 ; -68.825       ;
; slave2_sck_i ; -2.584 ; -69.546       ;
; m_clk        ; -1.602 ; -197.208      ;
+--------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Hold Summary     ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; slave1_sck_i ; -0.387 ; -3.013        ;
; m_clk        ; 0.301  ; 0.000         ;
; slave2_sck_i ; 0.312  ; 0.000         ;
+--------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width                                                                                                                                                                                                               ;
+--------+--------------+----------------+-------+------------+--------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type       ; Clock        ; Clock Edge ; Target                                                                                                                                                       ;
+--------+--------------+----------------+-------+------------+--------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; m_clk        ; Rise       ; m_clk                                                                                                                                                        ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; slave1_sck_i ; Rise       ; slave1_sck_i                                                                                                                                                 ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; slave2_sck_i ; Rise       ; slave2_sck_i                                                                                                                                                 ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[10]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[11]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[12]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[13]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[14]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[15]                         ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[8]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[9]                          ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|ram_block1a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; GEN_PULSO:gen_pul|STATE.st_espero1                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; GEN_PULSO:gen_pul|STATE.st_flanco_detectado                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_CALIBRATE                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_IDLE                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_LOAD_PARAM                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_LOAD_PARAM_cuento                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_LOAD_PARAM_waitACK                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_LOAD_PARAM_wren                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_SEND_COMMAND                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_SEND_COMMAND_cuento                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_SEND_COMMAND_waitACK                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_SEND_COMMAND_wren                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_START                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_STOP                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[0]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[1]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[2]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[3]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[4]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[5]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[6]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[7]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[0]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[1]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[2]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[3]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[4]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[5]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[6]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[7]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_reg_envio_out[0]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_reg_envio_out[10]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_reg_envio_out[11]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_reg_envio_out[15]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[0]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[1]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[2]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[3]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[4]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_k8b:rd_ptr_msb|counter_reg_bit[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_k8b:rd_ptr_msb|counter_reg_bit[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_k8b:rd_ptr_msb|counter_reg_bit[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_k8b:rd_ptr_msb|counter_reg_bit[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|empty_dff                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|full_dff                                                ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[2]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[3]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[4]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|rd_ptr_lsb                                              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|usedw_is_0_dff                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|usedw_is_1_dff                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|usedw_is_2_dff                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|wrreq_delaya[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|wrreq_delaya[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|di_reg[0]                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|di_reg[10]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|di_reg[1]                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|di_reg[7]                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[0]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[10]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[11]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[12]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[13]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[14]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[15]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[1]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[2]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[3]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[4]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[5]                                                                                                        ;
+--------+--------------+----------------+-------+------------+--------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+--------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+--------------+-------+-------+------------+-----------------+
; SW[*]         ; m_clk        ; 4.058 ; 4.378 ; Rise       ; m_clk           ;
;  SW[0]        ; m_clk        ; 3.808 ; 4.191 ; Rise       ; m_clk           ;
;  SW[1]        ; m_clk        ; 3.813 ; 4.239 ; Rise       ; m_clk           ;
;  SW[2]        ; m_clk        ; 3.651 ; 4.083 ; Rise       ; m_clk           ;
;  SW[3]        ; m_clk        ; 3.560 ; 3.990 ; Rise       ; m_clk           ;
;  SW[4]        ; m_clk        ; 3.483 ; 3.862 ; Rise       ; m_clk           ;
;  SW[5]        ; m_clk        ; 3.421 ; 3.771 ; Rise       ; m_clk           ;
;  SW[6]        ; m_clk        ; 4.058 ; 4.378 ; Rise       ; m_clk           ;
;  SW[7]        ; m_clk        ; 3.325 ; 3.644 ; Rise       ; m_clk           ;
; m_reset       ; m_clk        ; 3.153 ; 3.522 ; Rise       ; m_clk           ;
; spi1_miso_i   ; m_clk        ; 2.070 ; 2.491 ; Rise       ; m_clk           ;
; spi2_miso_i   ; m_clk        ; 1.588 ; 1.946 ; Rise       ; m_clk           ;
; slave1_mosi_i ; slave1_sck_i ; 0.750 ; 1.152 ; Rise       ; slave1_sck_i    ;
; slave2_mosi_i ; slave2_sck_i ; 0.895 ; 1.235 ; Rise       ; slave2_sck_i    ;
+---------------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; SW[*]         ; m_clk        ; -1.419 ; -1.777 ; Rise       ; m_clk           ;
;  SW[0]        ; m_clk        ; -1.471 ; -1.830 ; Rise       ; m_clk           ;
;  SW[1]        ; m_clk        ; -1.575 ; -1.967 ; Rise       ; m_clk           ;
;  SW[2]        ; m_clk        ; -1.663 ; -2.042 ; Rise       ; m_clk           ;
;  SW[3]        ; m_clk        ; -1.747 ; -2.122 ; Rise       ; m_clk           ;
;  SW[4]        ; m_clk        ; -1.419 ; -1.777 ; Rise       ; m_clk           ;
;  SW[5]        ; m_clk        ; -1.981 ; -2.351 ; Rise       ; m_clk           ;
;  SW[6]        ; m_clk        ; -2.594 ; -2.933 ; Rise       ; m_clk           ;
;  SW[7]        ; m_clk        ; -1.891 ; -2.229 ; Rise       ; m_clk           ;
; m_reset       ; m_clk        ; -1.960 ; -2.340 ; Rise       ; m_clk           ;
; spi1_miso_i   ; m_clk        ; -1.722 ; -2.132 ; Rise       ; m_clk           ;
; spi2_miso_i   ; m_clk        ; -1.261 ; -1.609 ; Rise       ; m_clk           ;
; slave1_mosi_i ; slave1_sck_i ; -0.341 ; -0.737 ; Rise       ; slave1_sck_i    ;
; slave2_mosi_i ; slave2_sck_i ; -0.585 ; -0.910 ; Rise       ; slave2_sck_i    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+--------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+--------------+-------+-------+------------+-----------------+
; EMPTY_LED8      ; m_clk        ; 7.136 ; 7.191 ; Rise       ; m_clk           ;
; FULL_LED9       ; m_clk        ; 7.304 ; 7.266 ; Rise       ; m_clk           ;
; dbg_read_fifo_1 ; m_clk        ; 6.153 ; 6.060 ; Rise       ; m_clk           ;
; display0[*]     ; m_clk        ; 7.432 ; 7.345 ; Rise       ; m_clk           ;
;  display0[0]    ; m_clk        ; 7.432 ; 7.319 ; Rise       ; m_clk           ;
;  display0[1]    ; m_clk        ; 7.387 ; 7.345 ; Rise       ; m_clk           ;
;  display0[2]    ; m_clk        ; 6.954 ; 6.929 ; Rise       ; m_clk           ;
;  display0[3]    ; m_clk        ; 6.997 ; 6.927 ; Rise       ; m_clk           ;
;  display0[4]    ; m_clk        ; 6.975 ; 6.911 ; Rise       ; m_clk           ;
;  display0[5]    ; m_clk        ; 6.903 ; 6.805 ; Rise       ; m_clk           ;
;  display0[6]    ; m_clk        ; 6.917 ; 6.980 ; Rise       ; m_clk           ;
; display1[*]     ; m_clk        ; 7.402 ; 7.312 ; Rise       ; m_clk           ;
;  display1[0]    ; m_clk        ; 7.344 ; 7.285 ; Rise       ; m_clk           ;
;  display1[1]    ; m_clk        ; 7.325 ; 7.312 ; Rise       ; m_clk           ;
;  display1[2]    ; m_clk        ; 7.366 ; 7.305 ; Rise       ; m_clk           ;
;  display1[3]    ; m_clk        ; 7.402 ; 7.296 ; Rise       ; m_clk           ;
;  display1[4]    ; m_clk        ; 7.334 ; 7.267 ; Rise       ; m_clk           ;
;  display1[5]    ; m_clk        ; 7.254 ; 7.158 ; Rise       ; m_clk           ;
;  display1[6]    ; m_clk        ; 7.043 ; 7.139 ; Rise       ; m_clk           ;
; display2[*]     ; m_clk        ; 7.760 ; 7.885 ; Rise       ; m_clk           ;
;  display2[0]    ; m_clk        ; 7.640 ; 7.527 ; Rise       ; m_clk           ;
;  display2[1]    ; m_clk        ; 7.540 ; 7.478 ; Rise       ; m_clk           ;
;  display2[2]    ; m_clk        ; 7.402 ; 7.366 ; Rise       ; m_clk           ;
;  display2[3]    ; m_clk        ; 7.641 ; 7.529 ; Rise       ; m_clk           ;
;  display2[4]    ; m_clk        ; 7.658 ; 7.554 ; Rise       ; m_clk           ;
;  display2[5]    ; m_clk        ; 7.520 ; 7.456 ; Rise       ; m_clk           ;
;  display2[6]    ; m_clk        ; 7.760 ; 7.885 ; Rise       ; m_clk           ;
; display3[*]     ; m_clk        ; 7.656 ; 7.624 ; Rise       ; m_clk           ;
;  display3[0]    ; m_clk        ; 7.299 ; 7.234 ; Rise       ; m_clk           ;
;  display3[1]    ; m_clk        ; 7.641 ; 7.555 ; Rise       ; m_clk           ;
;  display3[2]    ; m_clk        ; 7.298 ; 7.250 ; Rise       ; m_clk           ;
;  display3[3]    ; m_clk        ; 7.301 ; 7.276 ; Rise       ; m_clk           ;
;  display3[4]    ; m_clk        ; 7.656 ; 7.561 ; Rise       ; m_clk           ;
;  display3[5]    ; m_clk        ; 7.647 ; 7.564 ; Rise       ; m_clk           ;
;  display3[6]    ; m_clk        ; 7.543 ; 7.624 ; Rise       ; m_clk           ;
; slave1_miso_o   ; m_clk        ; 6.194 ; 6.111 ; Rise       ; m_clk           ;
; slave2_miso_o   ; m_clk        ; 5.853 ; 5.789 ; Rise       ; m_clk           ;
; spi1_mosi_o     ; m_clk        ; 7.612 ; 7.525 ; Rise       ; m_clk           ;
; spi1_sck_o      ; m_clk        ; 5.713 ; 5.669 ; Rise       ; m_clk           ;
; spi1_ssel_o     ; m_clk        ; 5.873 ; 5.921 ; Rise       ; m_clk           ;
; spi2_mosi_o     ; m_clk        ; 5.537 ; 5.570 ; Rise       ; m_clk           ;
; spi2_sck_o      ; m_clk        ; 6.560 ; 6.493 ; Rise       ; m_clk           ;
; spi2_ssel_o     ; m_clk        ; 5.481 ; 5.503 ; Rise       ; m_clk           ;
; slave1_miso_o   ; slave1_sck_i ; 8.032 ; 7.980 ; Fall       ; slave1_sck_i    ;
; slave2_miso_o   ; slave2_sck_i ; 6.497 ; 6.460 ; Fall       ; slave2_sck_i    ;
+-----------------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+--------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+--------------+-------+-------+------------+-----------------+
; EMPTY_LED8      ; m_clk        ; 6.964 ; 7.017 ; Rise       ; m_clk           ;
; FULL_LED9       ; m_clk        ; 7.126 ; 7.088 ; Rise       ; m_clk           ;
; dbg_read_fifo_1 ; m_clk        ; 6.013 ; 5.922 ; Rise       ; m_clk           ;
; display0[*]     ; m_clk        ; 6.545 ; 6.466 ; Rise       ; m_clk           ;
;  display0[0]    ; m_clk        ; 7.032 ; 6.932 ; Rise       ; m_clk           ;
;  display0[1]    ; m_clk        ; 7.021 ; 6.926 ; Rise       ; m_clk           ;
;  display0[2]    ; m_clk        ; 6.606 ; 6.544 ; Rise       ; m_clk           ;
;  display0[3]    ; m_clk        ; 6.614 ; 6.549 ; Rise       ; m_clk           ;
;  display0[4]    ; m_clk        ; 6.600 ; 6.540 ; Rise       ; m_clk           ;
;  display0[5]    ; m_clk        ; 6.560 ; 6.466 ; Rise       ; m_clk           ;
;  display0[6]    ; m_clk        ; 6.545 ; 6.605 ; Rise       ; m_clk           ;
; display1[*]     ; m_clk        ; 6.549 ; 6.629 ; Rise       ; m_clk           ;
;  display1[0]    ; m_clk        ; 6.864 ; 6.781 ; Rise       ; m_clk           ;
;  display1[1]    ; m_clk        ; 6.877 ; 6.802 ; Rise       ; m_clk           ;
;  display1[2]    ; m_clk        ; 6.910 ; 6.792 ; Rise       ; m_clk           ;
;  display1[3]    ; m_clk        ; 6.901 ; 6.802 ; Rise       ; m_clk           ;
;  display1[4]    ; m_clk        ; 6.856 ; 6.780 ; Rise       ; m_clk           ;
;  display1[5]    ; m_clk        ; 6.773 ; 6.702 ; Rise       ; m_clk           ;
;  display1[6]    ; m_clk        ; 6.549 ; 6.629 ; Rise       ; m_clk           ;
; display2[*]     ; m_clk        ; 6.858 ; 6.797 ; Rise       ; m_clk           ;
;  display2[0]    ; m_clk        ; 7.029 ; 6.933 ; Rise       ; m_clk           ;
;  display2[1]    ; m_clk        ; 6.947 ; 6.873 ; Rise       ; m_clk           ;
;  display2[2]    ; m_clk        ; 6.858 ; 6.797 ; Rise       ; m_clk           ;
;  display2[3]    ; m_clk        ; 7.039 ; 6.935 ; Rise       ; m_clk           ;
;  display2[4]    ; m_clk        ; 7.088 ; 6.960 ; Rise       ; m_clk           ;
;  display2[5]    ; m_clk        ; 6.958 ; 6.881 ; Rise       ; m_clk           ;
;  display2[6]    ; m_clk        ; 7.157 ; 7.270 ; Rise       ; m_clk           ;
; display3[*]     ; m_clk        ; 6.869 ; 6.798 ; Rise       ; m_clk           ;
;  display3[0]    ; m_clk        ; 6.869 ; 6.798 ; Rise       ; m_clk           ;
;  display3[1]    ; m_clk        ; 7.211 ; 7.117 ; Rise       ; m_clk           ;
;  display3[2]    ; m_clk        ; 6.871 ; 6.803 ; Rise       ; m_clk           ;
;  display3[3]    ; m_clk        ; 6.876 ; 6.809 ; Rise       ; m_clk           ;
;  display3[4]    ; m_clk        ; 7.217 ; 7.110 ; Rise       ; m_clk           ;
;  display3[5]    ; m_clk        ; 7.207 ; 7.099 ; Rise       ; m_clk           ;
;  display3[6]    ; m_clk        ; 7.077 ; 7.185 ; Rise       ; m_clk           ;
; slave1_miso_o   ; m_clk        ; 6.038 ; 5.952 ; Rise       ; m_clk           ;
; slave2_miso_o   ; m_clk        ; 5.711 ; 5.643 ; Rise       ; m_clk           ;
; spi1_mosi_o     ; m_clk        ; 6.110 ; 6.070 ; Rise       ; m_clk           ;
; spi1_sck_o      ; m_clk        ; 5.592 ; 5.547 ; Rise       ; m_clk           ;
; spi1_ssel_o     ; m_clk        ; 5.742 ; 5.790 ; Rise       ; m_clk           ;
; spi2_mosi_o     ; m_clk        ; 5.427 ; 5.458 ; Rise       ; m_clk           ;
; spi2_sck_o      ; m_clk        ; 6.409 ; 6.344 ; Rise       ; m_clk           ;
; spi2_ssel_o     ; m_clk        ; 5.365 ; 5.388 ; Rise       ; m_clk           ;
; slave1_miso_o   ; slave1_sck_i ; 7.645 ; 7.604 ; Fall       ; slave1_sck_i    ;
; slave2_miso_o   ; slave2_sck_i ; 6.252 ; 6.182 ; Fall       ; slave2_sck_i    ;
+-----------------+--------------+-------+-------+------------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; slave1_sck_i ; -1.319 ; -28.900       ;
; slave2_sck_i ; -1.260 ; -29.164       ;
; m_clk        ; -0.636 ; -57.094       ;
+--------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Hold Summary     ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; slave1_sck_i ; -0.242 ; -2.033        ;
; m_clk        ; 0.142  ; 0.000         ;
; slave2_sck_i ; 0.187  ; 0.000         ;
+--------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width                                                                                                                                                                                                               ;
+--------+--------------+----------------+-------+------------+--------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; CCPP  ; Type       ; Clock        ; Clock Edge ; Target                                                                                                                                                       ;
+--------+--------------+----------------+-------+------------+--------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; m_clk        ; Rise       ; m_clk                                                                                                                                                        ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; slave1_sck_i ; Rise       ; slave1_sck_i                                                                                                                                                 ;
; -3.000 ; 1.000        ; 4.000          ; 0.000 ; Port Rate  ; slave2_sck_i ; Rise       ; slave2_sck_i                                                                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; GEN_PULSO:gen_pul|STATE.st_espero1                                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; GEN_PULSO:gen_pul|STATE.st_flanco_detectado                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_CALIBRATE                                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_IDLE                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_LOAD_PARAM                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_LOAD_PARAM_cuento                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_LOAD_PARAM_waitACK                                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_LOAD_PARAM_wren                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_SEND_COMMAND                                                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_SEND_COMMAND_cuento                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_SEND_COMMAND_waitACK                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_SEND_COMMAND_wren                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_START                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|STATE.st_STOP                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[0]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[1]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[2]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[3]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[4]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[5]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[6]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_CLK[7]                                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[0]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[1]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[2]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[3]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[4]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[5]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[6]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_cont_comand[7]                                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_reg_envio_out[0]                                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_reg_envio_out[10]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_reg_envio_out[11]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; Maquina_de_Control:MC|sg_reg_envio_out[15]                                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[10]                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[11]                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[12]                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[13]                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[14]                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[15]                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[8]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|q_b[9]                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|altsyncram_9pf1:FIFOram|ram_block1a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[0]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[1]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[2]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[3]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_197:usedw_counter|counter_reg_bit[4]               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_k8b:rd_ptr_msb|counter_reg_bit[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_k8b:rd_ptr_msb|counter_reg_bit[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_k8b:rd_ptr_msb|counter_reg_bit[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_k8b:rd_ptr_msb|counter_reg_bit[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|cntr_l8b:wr_ptr|counter_reg_bit[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|empty_dff                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|full_dff                                                ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[2]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[3]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|low_addressa[4]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|rd_ptr_lsb                                              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|usedw_is_0_dff                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|usedw_is_1_dff                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|usedw_is_2_dff                                          ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|wrreq_delaya[0]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; fifo_test_1:fifo_test_1_inst|scfifo:scfifo_component|scfifo_tf71:auto_generated|a_dpfifo_4m71:dpfifo|wrreq_delaya[1]                                         ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|di_reg[0]                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|di_reg[10]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|di_reg[1]                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|di_reg[7]                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[0]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[10]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[11]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[12]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[13]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[14]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[15]                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[1]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[2]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[3]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[4]                                                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; 0.000 ; Min Period ; m_clk        ; Rise       ; test_spi_side:T_spi|spi_master:SPI_1|do_buffer_reg[5]                                                                                                        ;
+--------+--------------+----------------+-------+------------+--------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+--------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+--------------+-------+-------+------------+-----------------+
; SW[*]         ; m_clk        ; 2.569 ; 3.201 ; Rise       ; m_clk           ;
;  SW[0]        ; m_clk        ; 2.397 ; 2.977 ; Rise       ; m_clk           ;
;  SW[1]        ; m_clk        ; 2.456 ; 3.035 ; Rise       ; m_clk           ;
;  SW[2]        ; m_clk        ; 2.317 ; 2.905 ; Rise       ; m_clk           ;
;  SW[3]        ; m_clk        ; 2.308 ; 2.870 ; Rise       ; m_clk           ;
;  SW[4]        ; m_clk        ; 2.227 ; 2.756 ; Rise       ; m_clk           ;
;  SW[5]        ; m_clk        ; 2.165 ; 2.757 ; Rise       ; m_clk           ;
;  SW[6]        ; m_clk        ; 2.569 ; 3.201 ; Rise       ; m_clk           ;
;  SW[7]        ; m_clk        ; 2.078 ; 2.669 ; Rise       ; m_clk           ;
; m_reset       ; m_clk        ; 1.986 ; 2.665 ; Rise       ; m_clk           ;
; spi1_miso_i   ; m_clk        ; 1.336 ; 2.014 ; Rise       ; m_clk           ;
; spi2_miso_i   ; m_clk        ; 1.025 ; 1.623 ; Rise       ; m_clk           ;
; slave1_mosi_i ; slave1_sck_i ; 0.555 ; 1.197 ; Rise       ; slave1_sck_i    ;
; slave2_mosi_i ; slave2_sck_i ; 0.588 ; 1.143 ; Rise       ; slave2_sck_i    ;
+---------------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; SW[*]         ; m_clk        ; -0.905 ; -1.526 ; Rise       ; m_clk           ;
;  SW[0]        ; m_clk        ; -0.927 ; -1.570 ; Rise       ; m_clk           ;
;  SW[1]        ; m_clk        ; -1.029 ; -1.661 ; Rise       ; m_clk           ;
;  SW[2]        ; m_clk        ; -1.060 ; -1.707 ; Rise       ; m_clk           ;
;  SW[3]        ; m_clk        ; -1.129 ; -1.770 ; Rise       ; m_clk           ;
;  SW[4]        ; m_clk        ; -0.905 ; -1.526 ; Rise       ; m_clk           ;
;  SW[5]        ; m_clk        ; -1.280 ; -1.892 ; Rise       ; m_clk           ;
;  SW[6]        ; m_clk        ; -1.669 ; -2.320 ; Rise       ; m_clk           ;
;  SW[7]        ; m_clk        ; -1.198 ; -1.809 ; Rise       ; m_clk           ;
; m_reset       ; m_clk        ; -1.268 ; -1.896 ; Rise       ; m_clk           ;
; spi1_miso_i   ; m_clk        ; -1.114 ; -1.780 ; Rise       ; m_clk           ;
; spi2_miso_i   ; m_clk        ; -0.813 ; -1.403 ; Rise       ; m_clk           ;
; slave1_mosi_i ; slave1_sck_i ; -0.304 ; -0.934 ; Rise       ; slave1_sck_i    ;
; slave2_mosi_i ; slave2_sck_i ; -0.389 ; -0.931 ; Rise       ; slave2_sck_i    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+--------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+--------------+-------+-------+------------+-----------------+
; EMPTY_LED8      ; m_clk        ; 4.712 ; 4.514 ; Rise       ; m_clk           ;
; FULL_LED9       ; m_clk        ; 4.634 ; 4.795 ; Rise       ; m_clk           ;
; dbg_read_fifo_1 ; m_clk        ; 3.808 ; 3.926 ; Rise       ; m_clk           ;
; display0[*]     ; m_clk        ; 4.732 ; 4.802 ; Rise       ; m_clk           ;
;  display0[0]    ; m_clk        ; 4.732 ; 4.772 ; Rise       ; m_clk           ;
;  display0[1]    ; m_clk        ; 4.707 ; 4.802 ; Rise       ; m_clk           ;
;  display0[2]    ; m_clk        ; 4.460 ; 4.513 ; Rise       ; m_clk           ;
;  display0[3]    ; m_clk        ; 4.488 ; 4.497 ; Rise       ; m_clk           ;
;  display0[4]    ; m_clk        ; 4.473 ; 4.491 ; Rise       ; m_clk           ;
;  display0[5]    ; m_clk        ; 4.386 ; 4.399 ; Rise       ; m_clk           ;
;  display0[6]    ; m_clk        ; 4.502 ; 4.465 ; Rise       ; m_clk           ;
; display1[*]     ; m_clk        ; 4.772 ; 4.808 ; Rise       ; m_clk           ;
;  display1[0]    ; m_clk        ; 4.741 ; 4.789 ; Rise       ; m_clk           ;
;  display1[1]    ; m_clk        ; 4.697 ; 4.807 ; Rise       ; m_clk           ;
;  display1[2]    ; m_clk        ; 4.742 ; 4.808 ; Rise       ; m_clk           ;
;  display1[3]    ; m_clk        ; 4.772 ; 4.803 ; Rise       ; m_clk           ;
;  display1[4]    ; m_clk        ; 4.734 ; 4.777 ; Rise       ; m_clk           ;
;  display1[5]    ; m_clk        ; 4.674 ; 4.697 ; Rise       ; m_clk           ;
;  display1[6]    ; m_clk        ; 4.615 ; 4.617 ; Rise       ; m_clk           ;
; display2[*]     ; m_clk        ; 5.087 ; 5.081 ; Rise       ; m_clk           ;
;  display2[0]    ; m_clk        ; 4.929 ; 4.927 ; Rise       ; m_clk           ;
;  display2[1]    ; m_clk        ; 4.892 ; 4.910 ; Rise       ; m_clk           ;
;  display2[2]    ; m_clk        ; 4.776 ; 4.828 ; Rise       ; m_clk           ;
;  display2[3]    ; m_clk        ; 4.930 ; 4.891 ; Rise       ; m_clk           ;
;  display2[4]    ; m_clk        ; 4.954 ; 4.876 ; Rise       ; m_clk           ;
;  display2[5]    ; m_clk        ; 4.880 ; 4.903 ; Rise       ; m_clk           ;
;  display2[6]    ; m_clk        ; 5.087 ; 5.081 ; Rise       ; m_clk           ;
; display3[*]     ; m_clk        ; 4.952 ; 4.968 ; Rise       ; m_clk           ;
;  display3[0]    ; m_clk        ; 4.732 ; 4.739 ; Rise       ; m_clk           ;
;  display3[1]    ; m_clk        ; 4.883 ; 4.946 ; Rise       ; m_clk           ;
;  display3[2]    ; m_clk        ; 4.734 ; 4.753 ; Rise       ; m_clk           ;
;  display3[3]    ; m_clk        ; 4.732 ; 4.773 ; Rise       ; m_clk           ;
;  display3[4]    ; m_clk        ; 4.930 ; 4.859 ; Rise       ; m_clk           ;
;  display3[5]    ; m_clk        ; 4.917 ; 4.968 ; Rise       ; m_clk           ;
;  display3[6]    ; m_clk        ; 4.952 ; 4.882 ; Rise       ; m_clk           ;
; slave1_miso_o   ; m_clk        ; 3.851 ; 3.944 ; Rise       ; m_clk           ;
; slave2_miso_o   ; m_clk        ; 3.636 ; 3.733 ; Rise       ; m_clk           ;
; spi1_mosi_o     ; m_clk        ; 4.736 ; 4.820 ; Rise       ; m_clk           ;
; spi1_sck_o      ; m_clk        ; 3.586 ; 3.669 ; Rise       ; m_clk           ;
; spi1_ssel_o     ; m_clk        ; 3.826 ; 3.721 ; Rise       ; m_clk           ;
; spi2_mosi_o     ; m_clk        ; 3.528 ; 3.615 ; Rise       ; m_clk           ;
; spi2_sck_o      ; m_clk        ; 4.105 ; 4.256 ; Rise       ; m_clk           ;
; spi2_ssel_o     ; m_clk        ; 3.541 ; 3.463 ; Rise       ; m_clk           ;
; slave1_miso_o   ; slave1_sck_i ; 5.379 ; 5.483 ; Fall       ; slave1_sck_i    ;
; slave2_miso_o   ; slave2_sck_i ; 4.317 ; 4.452 ; Fall       ; slave2_sck_i    ;
+-----------------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+--------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+--------------+-------+-------+------------+-----------------+
; EMPTY_LED8      ; m_clk        ; 4.593 ; 4.404 ; Rise       ; m_clk           ;
; FULL_LED9       ; m_clk        ; 4.519 ; 4.674 ; Rise       ; m_clk           ;
; dbg_read_fifo_1 ; m_clk        ; 3.719 ; 3.832 ; Rise       ; m_clk           ;
; display0[*]     ; m_clk        ; 4.067 ; 4.121 ; Rise       ; m_clk           ;
;  display0[0]    ; m_clk        ; 4.377 ; 4.444 ; Rise       ; m_clk           ;
;  display0[1]    ; m_clk        ; 4.366 ; 4.440 ; Rise       ; m_clk           ;
;  display0[2]    ; m_clk        ; 4.177 ; 4.172 ; Rise       ; m_clk           ;
;  display0[3]    ; m_clk        ; 4.137 ; 4.177 ; Rise       ; m_clk           ;
;  display0[4]    ; m_clk        ; 4.128 ; 4.211 ; Rise       ; m_clk           ;
;  display0[5]    ; m_clk        ; 4.067 ; 4.133 ; Rise       ; m_clk           ;
;  display0[6]    ; m_clk        ; 4.174 ; 4.121 ; Rise       ; m_clk           ;
; display1[*]     ; m_clk        ; 4.185 ; 4.162 ; Rise       ; m_clk           ;
;  display1[0]    ; m_clk        ; 4.310 ; 4.354 ; Rise       ; m_clk           ;
;  display1[1]    ; m_clk        ; 4.320 ; 4.368 ; Rise       ; m_clk           ;
;  display1[2]    ; m_clk        ; 4.352 ; 4.364 ; Rise       ; m_clk           ;
;  display1[3]    ; m_clk        ; 4.327 ; 4.373 ; Rise       ; m_clk           ;
;  display1[4]    ; m_clk        ; 4.301 ; 4.378 ; Rise       ; m_clk           ;
;  display1[5]    ; m_clk        ; 4.242 ; 4.316 ; Rise       ; m_clk           ;
;  display1[6]    ; m_clk        ; 4.185 ; 4.162 ; Rise       ; m_clk           ;
; display2[*]     ; m_clk        ; 4.306 ; 4.393 ; Rise       ; m_clk           ;
;  display2[0]    ; m_clk        ; 4.403 ; 4.425 ; Rise       ; m_clk           ;
;  display2[1]    ; m_clk        ; 4.374 ; 4.393 ; Rise       ; m_clk           ;
;  display2[2]    ; m_clk        ; 4.306 ; 4.445 ; Rise       ; m_clk           ;
;  display2[3]    ; m_clk        ; 4.405 ; 4.425 ; Rise       ; m_clk           ;
;  display2[4]    ; m_clk        ; 4.562 ; 4.449 ; Rise       ; m_clk           ;
;  display2[5]    ; m_clk        ; 4.386 ; 4.405 ; Rise       ; m_clk           ;
;  display2[6]    ; m_clk        ; 4.580 ; 4.550 ; Rise       ; m_clk           ;
; display3[*]     ; m_clk        ; 4.321 ; 4.341 ; Rise       ; m_clk           ;
;  display3[0]    ; m_clk        ; 4.321 ; 4.342 ; Rise       ; m_clk           ;
;  display3[1]    ; m_clk        ; 4.489 ; 4.540 ; Rise       ; m_clk           ;
;  display3[2]    ; m_clk        ; 4.375 ; 4.341 ; Rise       ; m_clk           ;
;  display3[3]    ; m_clk        ; 4.323 ; 4.346 ; Rise       ; m_clk           ;
;  display3[4]    ; m_clk        ; 4.511 ; 4.607 ; Rise       ; m_clk           ;
;  display3[5]    ; m_clk        ; 4.496 ; 4.597 ; Rise       ; m_clk           ;
;  display3[6]    ; m_clk        ; 4.528 ; 4.481 ; Rise       ; m_clk           ;
; slave1_miso_o   ; m_clk        ; 3.750 ; 3.837 ; Rise       ; m_clk           ;
; slave2_miso_o   ; m_clk        ; 3.542 ; 3.633 ; Rise       ; m_clk           ;
; spi1_mosi_o     ; m_clk        ; 3.824 ; 3.936 ; Rise       ; m_clk           ;
; spi1_sck_o      ; m_clk        ; 3.507 ; 3.587 ; Rise       ; m_clk           ;
; spi1_ssel_o     ; m_clk        ; 3.736 ; 3.636 ; Rise       ; m_clk           ;
; spi2_mosi_o     ; m_clk        ; 3.457 ; 3.539 ; Rise       ; m_clk           ;
; spi2_sck_o      ; m_clk        ; 4.010 ; 4.155 ; Rise       ; m_clk           ;
; spi2_ssel_o     ; m_clk        ; 3.462 ; 3.388 ; Rise       ; m_clk           ;
; slave1_miso_o   ; slave1_sck_i ; 5.067 ; 5.221 ; Fall       ; slave1_sck_i    ;
; slave2_miso_o   ; slave2_sck_i ; 4.155 ; 4.242 ; Fall       ; slave2_sck_i    ;
+-----------------+--------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.055   ; -0.420 ; 0.0      ; 0.0     ; -3.000              ;
;  m_clk           ; -1.890   ; 0.142  ; N/A      ; N/A     ; N/A                 ;
;  slave1_sck_i    ; -3.055   ; -0.420 ; N/A      ; N/A     ; N/A                 ;
;  slave2_sck_i    ; -3.010   ; 0.187  ; N/A      ; N/A     ; N/A                 ;
; Design-wide TNS  ; -403.156 ; -3.174 ; 0.0      ; 0.0     ; N/A                 ;
;  m_clk           ; -240.361 ; 0.000  ; N/A      ; N/A     ; N/A                 ;
;  slave1_sck_i    ; -80.752  ; -3.174 ; N/A      ; N/A     ; N/A                 ;
;  slave2_sck_i    ; -82.043  ; 0.000  ; N/A      ; N/A     ; N/A                 ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+--------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+--------------+-------+-------+------------+-----------------+
; SW[*]         ; m_clk        ; 4.582 ; 5.016 ; Rise       ; m_clk           ;
;  SW[0]        ; m_clk        ; 4.326 ; 4.761 ; Rise       ; m_clk           ;
;  SW[1]        ; m_clk        ; 4.361 ; 4.822 ; Rise       ; m_clk           ;
;  SW[2]        ; m_clk        ; 4.159 ; 4.611 ; Rise       ; m_clk           ;
;  SW[3]        ; m_clk        ; 4.063 ; 4.541 ; Rise       ; m_clk           ;
;  SW[4]        ; m_clk        ; 3.986 ; 4.392 ; Rise       ; m_clk           ;
;  SW[5]        ; m_clk        ; 3.870 ; 4.308 ; Rise       ; m_clk           ;
;  SW[6]        ; m_clk        ; 4.582 ; 5.016 ; Rise       ; m_clk           ;
;  SW[7]        ; m_clk        ; 3.781 ; 4.177 ; Rise       ; m_clk           ;
; m_reset       ; m_clk        ; 3.544 ; 4.028 ; Rise       ; m_clk           ;
; spi1_miso_i   ; m_clk        ; 2.383 ; 2.910 ; Rise       ; m_clk           ;
; spi2_miso_i   ; m_clk        ; 1.856 ; 2.300 ; Rise       ; m_clk           ;
; slave1_mosi_i ; slave1_sck_i ; 0.944 ; 1.420 ; Rise       ; slave1_sck_i    ;
; slave2_mosi_i ; slave2_sck_i ; 1.094 ; 1.507 ; Rise       ; slave2_sck_i    ;
+---------------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Hold Times                                                                    ;
+---------------+--------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+--------------+--------+--------+------------+-----------------+
; SW[*]         ; m_clk        ; -0.905 ; -1.526 ; Rise       ; m_clk           ;
;  SW[0]        ; m_clk        ; -0.927 ; -1.570 ; Rise       ; m_clk           ;
;  SW[1]        ; m_clk        ; -1.029 ; -1.661 ; Rise       ; m_clk           ;
;  SW[2]        ; m_clk        ; -1.060 ; -1.707 ; Rise       ; m_clk           ;
;  SW[3]        ; m_clk        ; -1.129 ; -1.770 ; Rise       ; m_clk           ;
;  SW[4]        ; m_clk        ; -0.905 ; -1.526 ; Rise       ; m_clk           ;
;  SW[5]        ; m_clk        ; -1.280 ; -1.892 ; Rise       ; m_clk           ;
;  SW[6]        ; m_clk        ; -1.669 ; -2.320 ; Rise       ; m_clk           ;
;  SW[7]        ; m_clk        ; -1.198 ; -1.809 ; Rise       ; m_clk           ;
; m_reset       ; m_clk        ; -1.268 ; -1.896 ; Rise       ; m_clk           ;
; spi1_miso_i   ; m_clk        ; -1.114 ; -1.780 ; Rise       ; m_clk           ;
; spi2_miso_i   ; m_clk        ; -0.813 ; -1.403 ; Rise       ; m_clk           ;
; slave1_mosi_i ; slave1_sck_i ; -0.304 ; -0.737 ; Rise       ; slave1_sck_i    ;
; slave2_mosi_i ; slave2_sck_i ; -0.389 ; -0.910 ; Rise       ; slave2_sck_i    ;
+---------------+--------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+--------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+--------------+-------+-------+------------+-----------------+
; EMPTY_LED8      ; m_clk        ; 7.627 ; 7.581 ; Rise       ; m_clk           ;
; FULL_LED9       ; m_clk        ; 7.697 ; 7.777 ; Rise       ; m_clk           ;
; dbg_read_fifo_1 ; m_clk        ; 6.497 ; 6.468 ; Rise       ; m_clk           ;
; display0[*]     ; m_clk        ; 7.962 ; 7.924 ; Rise       ; m_clk           ;
;  display0[0]    ; m_clk        ; 7.962 ; 7.884 ; Rise       ; m_clk           ;
;  display0[1]    ; m_clk        ; 7.908 ; 7.924 ; Rise       ; m_clk           ;
;  display0[2]    ; m_clk        ; 7.455 ; 7.473 ; Rise       ; m_clk           ;
;  display0[3]    ; m_clk        ; 7.493 ; 7.437 ; Rise       ; m_clk           ;
;  display0[4]    ; m_clk        ; 7.474 ; 7.399 ; Rise       ; m_clk           ;
;  display0[5]    ; m_clk        ; 7.395 ; 7.315 ; Rise       ; m_clk           ;
;  display0[6]    ; m_clk        ; 7.404 ; 7.476 ; Rise       ; m_clk           ;
; display1[*]     ; m_clk        ; 7.967 ; 7.897 ; Rise       ; m_clk           ;
;  display1[0]    ; m_clk        ; 7.902 ; 7.859 ; Rise       ; m_clk           ;
;  display1[1]    ; m_clk        ; 7.812 ; 7.885 ; Rise       ; m_clk           ;
;  display1[2]    ; m_clk        ; 7.930 ; 7.897 ; Rise       ; m_clk           ;
;  display1[3]    ; m_clk        ; 7.967 ; 7.885 ; Rise       ; m_clk           ;
;  display1[4]    ; m_clk        ; 7.891 ; 7.844 ; Rise       ; m_clk           ;
;  display1[5]    ; m_clk        ; 7.815 ; 7.725 ; Rise       ; m_clk           ;
;  display1[6]    ; m_clk        ; 7.596 ; 7.686 ; Rise       ; m_clk           ;
; display2[*]     ; m_clk        ; 8.380 ; 8.485 ; Rise       ; m_clk           ;
;  display2[0]    ; m_clk        ; 8.223 ; 8.107 ; Rise       ; m_clk           ;
;  display2[1]    ; m_clk        ; 8.113 ; 8.065 ; Rise       ; m_clk           ;
;  display2[2]    ; m_clk        ; 7.943 ; 7.949 ; Rise       ; m_clk           ;
;  display2[3]    ; m_clk        ; 8.226 ; 8.061 ; Rise       ; m_clk           ;
;  display2[4]    ; m_clk        ; 8.242 ; 8.068 ; Rise       ; m_clk           ;
;  display2[5]    ; m_clk        ; 8.089 ; 8.042 ; Rise       ; m_clk           ;
;  display2[6]    ; m_clk        ; 8.380 ; 8.485 ; Rise       ; m_clk           ;
; display3[*]     ; m_clk        ; 8.244 ; 8.179 ; Rise       ; m_clk           ;
;  display3[0]    ; m_clk        ; 7.856 ; 7.799 ; Rise       ; m_clk           ;
;  display3[1]    ; m_clk        ; 8.196 ; 8.149 ; Rise       ; m_clk           ;
;  display3[2]    ; m_clk        ; 7.863 ; 7.832 ; Rise       ; m_clk           ;
;  display3[3]    ; m_clk        ; 7.852 ; 7.861 ; Rise       ; m_clk           ;
;  display3[4]    ; m_clk        ; 8.244 ; 8.107 ; Rise       ; m_clk           ;
;  display3[5]    ; m_clk        ; 8.237 ; 8.168 ; Rise       ; m_clk           ;
;  display3[6]    ; m_clk        ; 8.143 ; 8.179 ; Rise       ; m_clk           ;
; slave1_miso_o   ; m_clk        ; 6.537 ; 6.519 ; Rise       ; m_clk           ;
; slave2_miso_o   ; m_clk        ; 6.174 ; 6.161 ; Rise       ; m_clk           ;
; spi1_mosi_o     ; m_clk        ; 8.102 ; 8.082 ; Rise       ; m_clk           ;
; spi1_sck_o      ; m_clk        ; 6.013 ; 6.026 ; Rise       ; m_clk           ;
; spi1_ssel_o     ; m_clk        ; 6.267 ; 6.241 ; Rise       ; m_clk           ;
; spi2_mosi_o     ; m_clk        ; 5.814 ; 5.887 ; Rise       ; m_clk           ;
; spi2_sck_o      ; m_clk        ; 6.905 ; 6.946 ; Rise       ; m_clk           ;
; spi2_ssel_o     ; m_clk        ; 5.840 ; 5.801 ; Rise       ; m_clk           ;
; slave1_miso_o   ; slave1_sck_i ; 8.574 ; 8.590 ; Fall       ; slave1_sck_i    ;
; slave2_miso_o   ; slave2_sck_i ; 6.847 ; 6.897 ; Fall       ; slave2_sck_i    ;
+-----------------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-----------------+--------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+--------------+-------+-------+------------+-----------------+
; EMPTY_LED8      ; m_clk        ; 4.593 ; 4.404 ; Rise       ; m_clk           ;
; FULL_LED9       ; m_clk        ; 4.519 ; 4.674 ; Rise       ; m_clk           ;
; dbg_read_fifo_1 ; m_clk        ; 3.719 ; 3.832 ; Rise       ; m_clk           ;
; display0[*]     ; m_clk        ; 4.067 ; 4.121 ; Rise       ; m_clk           ;
;  display0[0]    ; m_clk        ; 4.377 ; 4.444 ; Rise       ; m_clk           ;
;  display0[1]    ; m_clk        ; 4.366 ; 4.440 ; Rise       ; m_clk           ;
;  display0[2]    ; m_clk        ; 4.177 ; 4.172 ; Rise       ; m_clk           ;
;  display0[3]    ; m_clk        ; 4.137 ; 4.177 ; Rise       ; m_clk           ;
;  display0[4]    ; m_clk        ; 4.128 ; 4.211 ; Rise       ; m_clk           ;
;  display0[5]    ; m_clk        ; 4.067 ; 4.133 ; Rise       ; m_clk           ;
;  display0[6]    ; m_clk        ; 4.174 ; 4.121 ; Rise       ; m_clk           ;
; display1[*]     ; m_clk        ; 4.185 ; 4.162 ; Rise       ; m_clk           ;
;  display1[0]    ; m_clk        ; 4.310 ; 4.354 ; Rise       ; m_clk           ;
;  display1[1]    ; m_clk        ; 4.320 ; 4.368 ; Rise       ; m_clk           ;
;  display1[2]    ; m_clk        ; 4.352 ; 4.364 ; Rise       ; m_clk           ;
;  display1[3]    ; m_clk        ; 4.327 ; 4.373 ; Rise       ; m_clk           ;
;  display1[4]    ; m_clk        ; 4.301 ; 4.378 ; Rise       ; m_clk           ;
;  display1[5]    ; m_clk        ; 4.242 ; 4.316 ; Rise       ; m_clk           ;
;  display1[6]    ; m_clk        ; 4.185 ; 4.162 ; Rise       ; m_clk           ;
; display2[*]     ; m_clk        ; 4.306 ; 4.393 ; Rise       ; m_clk           ;
;  display2[0]    ; m_clk        ; 4.403 ; 4.425 ; Rise       ; m_clk           ;
;  display2[1]    ; m_clk        ; 4.374 ; 4.393 ; Rise       ; m_clk           ;
;  display2[2]    ; m_clk        ; 4.306 ; 4.445 ; Rise       ; m_clk           ;
;  display2[3]    ; m_clk        ; 4.405 ; 4.425 ; Rise       ; m_clk           ;
;  display2[4]    ; m_clk        ; 4.562 ; 4.449 ; Rise       ; m_clk           ;
;  display2[5]    ; m_clk        ; 4.386 ; 4.405 ; Rise       ; m_clk           ;
;  display2[6]    ; m_clk        ; 4.580 ; 4.550 ; Rise       ; m_clk           ;
; display3[*]     ; m_clk        ; 4.321 ; 4.341 ; Rise       ; m_clk           ;
;  display3[0]    ; m_clk        ; 4.321 ; 4.342 ; Rise       ; m_clk           ;
;  display3[1]    ; m_clk        ; 4.489 ; 4.540 ; Rise       ; m_clk           ;
;  display3[2]    ; m_clk        ; 4.375 ; 4.341 ; Rise       ; m_clk           ;
;  display3[3]    ; m_clk        ; 4.323 ; 4.346 ; Rise       ; m_clk           ;
;  display3[4]    ; m_clk        ; 4.511 ; 4.607 ; Rise       ; m_clk           ;
;  display3[5]    ; m_clk        ; 4.496 ; 4.597 ; Rise       ; m_clk           ;
;  display3[6]    ; m_clk        ; 4.528 ; 4.481 ; Rise       ; m_clk           ;
; slave1_miso_o   ; m_clk        ; 3.750 ; 3.837 ; Rise       ; m_clk           ;
; slave2_miso_o   ; m_clk        ; 3.542 ; 3.633 ; Rise       ; m_clk           ;
; spi1_mosi_o     ; m_clk        ; 3.824 ; 3.936 ; Rise       ; m_clk           ;
; spi1_sck_o      ; m_clk        ; 3.507 ; 3.587 ; Rise       ; m_clk           ;
; spi1_ssel_o     ; m_clk        ; 3.736 ; 3.636 ; Rise       ; m_clk           ;
; spi2_mosi_o     ; m_clk        ; 3.457 ; 3.539 ; Rise       ; m_clk           ;
; spi2_sck_o      ; m_clk        ; 4.010 ; 4.155 ; Rise       ; m_clk           ;
; spi2_ssel_o     ; m_clk        ; 3.462 ; 3.388 ; Rise       ; m_clk           ;
; slave1_miso_o   ; slave1_sck_i ; 5.067 ; 5.221 ; Fall       ; slave1_sck_i    ;
; slave2_miso_o   ; slave2_sck_i ; 4.155 ; 4.242 ; Fall       ; slave2_sck_i    ;
+-----------------+--------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; FULL_LED9       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; EMPTY_LED8      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display0[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display0[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display0[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display0[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display0[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display0[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display0[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display2[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display2[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display2[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display2[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display2[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display2[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display2[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display3[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display3[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display3[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display3[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display3[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display3[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; display3[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; spi1_ssel_o     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; spi1_sck_o      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; spi1_mosi_o     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; spi2_ssel_o     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; spi2_sck_o      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; spi2_mosi_o     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; slave1_miso_o   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; slave2_miso_o   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dbg_read_fifo_1 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; m_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; m_reset                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave1_sck_i            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave1_ssel_i           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave2_sck_i            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave2_ssel_i           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; boton2_set              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; boton1_reset            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; spi1_miso_i             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; spi2_miso_i             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave1_mosi_i           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; slave2_mosi_i           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FULL_LED9       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.011 V            ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.011 V           ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; EMPTY_LED8      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.011 V            ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.011 V           ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; display0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display3[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display3[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display3[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display3[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display3[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display3[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; display3[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; spi1_ssel_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; spi1_sck_o      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; spi1_mosi_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; spi2_ssel_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; spi2_sck_o      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.011 V            ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.011 V           ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; spi2_mosi_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.26e-007 V                  ; 2.35 V              ; -0.011 V            ; 0.113 V                              ; 0.035 V                              ; 7.76e-010 s                 ; 8.05e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 7.26e-007 V                 ; 2.35 V             ; -0.011 V           ; 0.113 V                             ; 0.035 V                             ; 7.76e-010 s                ; 8.05e-010 s                ; Yes                       ; Yes                       ;
; slave1_miso_o   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; slave2_miso_o   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; dbg_read_fifo_1 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-006 V                  ; 2.36 V              ; -0.0108 V           ; 0.122 V                              ; 0.021 V                              ; 4.5e-010 s                  ; 4.45e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-006 V                 ; 2.36 V             ; -0.0108 V          ; 0.122 V                             ; 0.021 V                             ; 4.5e-010 s                 ; 4.45e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-007 V                  ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-007 V                 ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-007 V                  ; 2.35 V              ; -0.00483 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-010 s                 ; 9.82e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-007 V                 ; 2.35 V             ; -0.00483 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-010 s                ; 9.82e-010 s                ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; FULL_LED9       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; EMPTY_LED8      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; display0[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display0[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display0[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display0[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display0[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display0[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display0[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display3[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display3[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display3[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display3[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display3[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display3[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; display3[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; spi1_ssel_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; spi1_sck_o      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; spi1_mosi_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; spi2_ssel_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; spi2_sck_o      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; spi2_mosi_o     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.068 V                              ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.068 V                             ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; slave1_miso_o   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; slave2_miso_o   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; dbg_read_fifo_1 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0567 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0567 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0746 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0746 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.021 V            ; 0.204 V                              ; 0.048 V                              ; 4.85e-010 s                 ; 6.74e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.021 V           ; 0.204 V                             ; 0.048 V                             ; 4.85e-010 s                ; 6.74e-010 s                ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; m_clk        ; m_clk        ; 1576     ; 0        ; 0        ; 0        ;
; slave1_sck_i ; m_clk        ; 18       ; 0        ; 0        ; 0        ;
; slave2_sck_i ; m_clk        ; 18       ; 0        ; 0        ; 0        ;
; m_clk        ; slave1_sck_i ; 61       ; 0        ; 2        ; 0        ;
; slave1_sck_i ; slave1_sck_i ; 825      ; 0        ; 23       ; 0        ;
; m_clk        ; slave2_sck_i ; 61       ; 0        ; 2        ; 0        ;
; slave2_sck_i ; slave2_sck_i ; 825      ; 0        ; 23       ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; m_clk        ; m_clk        ; 1576     ; 0        ; 0        ; 0        ;
; slave1_sck_i ; m_clk        ; 18       ; 0        ; 0        ; 0        ;
; slave2_sck_i ; m_clk        ; 18       ; 0        ; 0        ; 0        ;
; m_clk        ; slave1_sck_i ; 61       ; 0        ; 2        ; 0        ;
; slave1_sck_i ; slave1_sck_i ; 825      ; 0        ; 23       ; 0        ;
; m_clk        ; slave2_sck_i ; 61       ; 0        ; 2        ; 0        ;
; slave2_sck_i ; slave2_sck_i ; 825      ; 0        ; 23       ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design.


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design.


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 144   ; 144  ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 134   ; 134  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Mon Nov 14 20:42:27 2016
Info: Command: quartus_sta test_spi_de0 -c test_spi_de0
Info: qsta_default_script.tcl version: #3
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "RE|Q|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'test_spi_de0.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name m_clk m_clk
    Info: create_clock -period 1.000 -name slave1_sck_i slave1_sck_i
    Info: create_clock -period 1.000 -name slave2_sck_i slave2_sck_i
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From m_clk (Rise) to m_clk (Rise) (setup and hold)
    Critical Warning: From slave1_sck_i (Rise) to m_clk (Rise) (setup and hold)
    Critical Warning: From slave2_sck_i (Rise) to m_clk (Rise) (setup and hold)
    Critical Warning: From m_clk (Rise) to slave1_sck_i (Rise) (setup and hold)
    Critical Warning: From slave1_sck_i (Rise) to slave1_sck_i (Rise) (setup and hold)
    Critical Warning: From m_clk (Rise) to slave1_sck_i (Fall) (setup and hold)
    Critical Warning: From slave1_sck_i (Rise) to slave1_sck_i (Fall) (setup and hold)
    Critical Warning: From m_clk (Rise) to slave2_sck_i (Rise) (setup and hold)
    Critical Warning: From slave2_sck_i (Rise) to slave2_sck_i (Rise) (setup and hold)
    Critical Warning: From m_clk (Rise) to slave2_sck_i (Fall) (setup and hold)
    Critical Warning: From slave2_sck_i (Rise) to slave2_sck_i (Fall) (setup and hold)
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.055
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.055       -80.752 slave1_sck_i 
    Info:    -3.010       -82.043 slave2_sck_i 
    Info:    -1.890      -240.361 m_clk 
Info: Worst-case hold slack is -0.420
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.420        -3.174 slave1_sck_i 
    Info:     0.305         0.000 m_clk 
    Info:     0.359         0.000 slave2_sck_i 
Info: No recovery paths to report
Info: No removal paths to report
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: The Metastability Analysis global option is set to OFF.
Info: No synchronizer chains to report.
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From m_clk (Rise) to m_clk (Rise) (setup and hold)
    Critical Warning: From slave1_sck_i (Rise) to m_clk (Rise) (setup and hold)
    Critical Warning: From slave2_sck_i (Rise) to m_clk (Rise) (setup and hold)
    Critical Warning: From m_clk (Rise) to slave1_sck_i (Rise) (setup and hold)
    Critical Warning: From slave1_sck_i (Rise) to slave1_sck_i (Rise) (setup and hold)
    Critical Warning: From m_clk (Rise) to slave1_sck_i (Fall) (setup and hold)
    Critical Warning: From slave1_sck_i (Rise) to slave1_sck_i (Fall) (setup and hold)
    Critical Warning: From m_clk (Rise) to slave2_sck_i (Rise) (setup and hold)
    Critical Warning: From slave2_sck_i (Rise) to slave2_sck_i (Rise) (setup and hold)
    Critical Warning: From m_clk (Rise) to slave2_sck_i (Fall) (setup and hold)
    Critical Warning: From slave2_sck_i (Rise) to slave2_sck_i (Fall) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.685
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.685       -68.825 slave1_sck_i 
    Info:    -2.584       -69.546 slave2_sck_i 
    Info:    -1.602      -197.208 m_clk 
Info: Worst-case hold slack is -0.387
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.387        -3.013 slave1_sck_i 
    Info:     0.301         0.000 m_clk 
    Info:     0.312         0.000 slave2_sck_i 
Info: No recovery paths to report
Info: No removal paths to report
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: The Metastability Analysis global option is set to OFF.
Info: No synchronizer chains to report.
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From m_clk (Rise) to m_clk (Rise) (setup and hold)
    Critical Warning: From slave1_sck_i (Rise) to m_clk (Rise) (setup and hold)
    Critical Warning: From slave2_sck_i (Rise) to m_clk (Rise) (setup and hold)
    Critical Warning: From m_clk (Rise) to slave1_sck_i (Rise) (setup and hold)
    Critical Warning: From slave1_sck_i (Rise) to slave1_sck_i (Rise) (setup and hold)
    Critical Warning: From m_clk (Rise) to slave1_sck_i (Fall) (setup and hold)
    Critical Warning: From slave1_sck_i (Rise) to slave1_sck_i (Fall) (setup and hold)
    Critical Warning: From m_clk (Rise) to slave2_sck_i (Rise) (setup and hold)
    Critical Warning: From slave2_sck_i (Rise) to slave2_sck_i (Rise) (setup and hold)
    Critical Warning: From m_clk (Rise) to slave2_sck_i (Fall) (setup and hold)
    Critical Warning: From slave2_sck_i (Rise) to slave2_sck_i (Fall) (setup and hold)
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.319
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.319       -28.900 slave1_sck_i 
    Info:    -1.260       -29.164 slave2_sck_i 
    Info:    -0.636       -57.094 m_clk 
Info: Worst-case hold slack is -0.242
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.242        -2.033 slave1_sck_i 
    Info:     0.142         0.000 m_clk 
    Info:     0.187         0.000 slave2_sck_i 
Info: No recovery paths to report
Info: No removal paths to report
Critical Warning: Found minimum pulse width or period violations. See Report Minimum Pulse Width for details.
Info: The Metastability Analysis global option is set to OFF.
Info: No synchronizer chains to report.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 45 warnings
    Info: Peak virtual memory: 244 megabytes
    Info: Processing ended: Mon Nov 14 20:42:29 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


