============================================================
  Generated by:           Encounter(R) RTL Compiler v14.10-s022_1
  Generated on:           Jul 25 2021  02:02:34 pm
  Module:                 ms_es_ordered_cas_by4_mul_synth
  Technology library:     gscl45nm 
  Operating conditions:   typical (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
ms_es_ordered_cas_by4_mul_synth    201        792         0         792    <none> (D) 
  TOP                              201        792         0         792    <none> (D) 
    genblk2.stoch2bin               97        535         0         535    <none> (D) 
      par_ctr                       59        361         0         361    <none> (D) 
        p1                          37        224         0         224    <none> (D) 
          p1                        16         92         0          92    <none> (D) 
            p1                       9         51         0          51    <none> (D) 
              p1                     3         14         0          14    <none> (D) 
                ha1                  1          5         0           5    <none> (D) 
                ha0                  1          5         0           5    <none> (D) 
                fa0                  1          5         0           5    <none> (D) 
              p0                     3         14         0          14    <none> (D) 
                ha1                  1          5         0           5    <none> (D) 
                ha0                  1          5         0           5    <none> (D) 
                fa0                  1          5         0           5    <none> (D) 
            p0                       3         14         0          14    <none> (D) 
              p1                     3         14         0          14    <none> (D) 
                ha1                  1          5         0           5    <none> (D) 
                ha0                  1          5         0           5    <none> (D) 
                fa0                  1          5         0           5    <none> (D) 
          p0                        16         92         0          92    <none> (D) 
            p1                       9         51         0          51    <none> (D) 
              p1                     3         14         0          14    <none> (D) 
                ha1                  1          5         0           5    <none> (D) 
                ha0                  1          5         0           5    <none> (D) 
                fa0                  1          5         0           5    <none> (D) 
              p0                     3         14         0          14    <none> (D) 
                ha1                  1          5         0           5    <none> (D) 
                ha0                  1          5         0           5    <none> (D) 
                fa0                  1          5         0           5    <none> (D) 
            p0                       3         14         0          14    <none> (D) 
              p1                     3         14         0          14    <none> (D) 
                ha1                  1          5         0           5    <none> (D) 
                ha0                  1          5         0           5    <none> (D) 
                fa0                  1          5         0           5    <none> (D) 
        p0                          16         92         0          92    <none> (D) 
          p1                        16         92         0          92    <none> (D) 
            p1                       9         51         0          51    <none> (D) 
              p1                     3         14         0          14    <none> (D) 
                ha1                  1          5         0           5    <none> (D) 
                ha0                  1          5         0           5    <none> (D) 
                fa0                  1          5         0           5    <none> (D) 
              p0                     3         14         0          14    <none> (D) 
                ha1                  1          5         0           5    <none> (D) 
                ha0                  1          5         0           5    <none> (D) 
                fa0                  1          5         0           5    <none> (D) 
            p0                       3         14         0          14    <none> (D) 
              p1                     3         14         0          14    <none> (D) 
                ha1                  1          5         0           5    <none> (D) 
                ha0                  1          5         0           5    <none> (D) 
                fa0                  1          5         0           5    <none> (D) 
      ctr                           31        158         0         158    <none> (D) 
    cas                             50        108         0         108    <none> (D) 
      genblk1.cas_abmax_abminc      23         47         0          47    <none> (D) 
      genblk1.cas_abmin_c           16         35         0          35    <none> (D) 
      genblk1.cas_a_b               11         27         0          27    <none> (D) 
    genblk1[2].genblk1.sng           6         21         0          21    <none> (D) 
      ctr                            4         16         0          16    <none> (D) 
    genblk1[1].genblk1.sng           5         19         0          19    <none> (D) 
      ctr                            3         14         0          14    <none> (D) 
    genblk1[0].genblk1.sng           5         19         0          19    <none> (D) 
      ctr                            3         14         0          14    <none> (D) 

 (D) = wireload is default in technology library
