`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/04/08 17:22:08
// Design Name: 
// Module Name: RF
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////



module RF //é”Ÿæ–¤æ‹·é”Ÿå‰¿åŒ¡æ‹?32 xWIDTHé”Ÿä¾¥è¾¾æ‹·é”Ÿæ–¤æ‹·é”Ÿæ–¤æ‹·
#(parameter WIDTH = 32) //é”Ÿæ–¤æ‹·é”Ÿæ·åŒ¡æ‹·é”Ÿé¥ºå’Œå­˜å‚¨é”Ÿæ–¤æ‹·é”Ÿæ–¤æ‹·é”Ÿï¿½
(   input clk, //æ—¶é”Ÿæ¥ï½æ‹·é”Ÿæ–¤æ‹·é”Ÿæ–¤æ‹·é”Ÿæ–¤æ‹·é”Ÿæ–¤æ‹·æ•ˆé”Ÿæ–¤æ‹?
    input[4 : 0] ra0, //é”Ÿæ–¤æ‹·é”Ÿå‰¿åŒ¡æ‹?0é”Ÿæ–¤æ‹·å€
    output[WIDTH - 1 : 0] rd0, //é”Ÿæ–¤æ‹·é”Ÿå‰¿åŒ¡æ‹?0é”Ÿæ–¤æ‹·é”Ÿæ–¤æ‹·
    input[4: 0] ra1, //é”Ÿæ–¤æ‹·é”Ÿå‰¿åŒ¡æ‹?1é”Ÿæ–¤æ‹·å€
    output[WIDTH - 1 : 0] rd1, 
    input[4 : 0] ra_dbg,
    output[WIDTH - 1 : 0] rd_dbg, //é”Ÿæ–¤æ‹·é”Ÿå‰¿åŒ¡æ‹?1é”Ÿæ–¤æ‹·é”Ÿæ–¤æ‹·
    input[4 : 0] wa, //å†™é”Ÿå‰¿å£ç¢‰æ‹·å?
    input we, //å†™ä½¿é”Ÿæ°ï½æ‹·é”Ÿç«­ç¢‰æ‹·å¹³é”Ÿæ–¤æ‹·æ•?
    input[WIDTH - 1 : 0] wd //å†™é”Ÿå‰¿åŒ¡æ‹·é”Ÿæ–¤æ‹·é”Ÿæ–¤æ‹?
);
reg [WIDTH - 1 : 0] regfile[0 : 31];
 integer i;
 initial begin
 i = 0;
 while (i < 32) begin
    regfile[i] = 32'b0;
    i = i + 1;
 end
 regfile [2] = 32'h2ffc;
 regfile [3] = 32'h1800;
 end
assign rd0 = regfile[ra0], rd1 = regfile[ra1], rd_dbg = regfile[ra_dbg]; 
always @ (posedge clk) begin
    if (we && wa != 0) regfile[wa] <= wd;
    else if(!we) regfile[wa] <= regfile[wa];
    else regfile[wa] <= 0;
end

endmodule
