TimeQuest Timing Analyzer report for TB_mp
Sat Mar 07 20:08:17 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'cpu_clk'
 13. Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 14. Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 15. Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 16. Slow 1200mV 85C Model Hold: 'cpu_clk'
 17. Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 18. Slow 1200mV 85C Model Recovery: 'cpu_clk'
 19. Slow 1200mV 85C Model Removal: 'cpu_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'cpu_clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Output Enable Times
 28. Minimum Output Enable Times
 29. Output Disable Times
 30. Minimum Output Disable Times
 31. Slow 1200mV 85C Model Metastability Report
 32. Slow 1200mV 0C Model Fmax Summary
 33. Slow 1200mV 0C Model Setup Summary
 34. Slow 1200mV 0C Model Hold Summary
 35. Slow 1200mV 0C Model Recovery Summary
 36. Slow 1200mV 0C Model Removal Summary
 37. Slow 1200mV 0C Model Minimum Pulse Width Summary
 38. Slow 1200mV 0C Model Setup: 'cpu_clk'
 39. Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 40. Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 41. Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 42. Slow 1200mV 0C Model Hold: 'cpu_clk'
 43. Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 44. Slow 1200mV 0C Model Recovery: 'cpu_clk'
 45. Slow 1200mV 0C Model Removal: 'cpu_clk'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Slow 1200mV 0C Model Metastability Report
 58. Fast 1200mV 0C Model Setup Summary
 59. Fast 1200mV 0C Model Hold Summary
 60. Fast 1200mV 0C Model Recovery Summary
 61. Fast 1200mV 0C Model Removal Summary
 62. Fast 1200mV 0C Model Minimum Pulse Width Summary
 63. Fast 1200mV 0C Model Setup: 'cpu_clk'
 64. Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 65. Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 66. Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 67. Fast 1200mV 0C Model Hold: 'cpu_clk'
 68. Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 69. Fast 1200mV 0C Model Recovery: 'cpu_clk'
 70. Fast 1200mV 0C Model Removal: 'cpu_clk'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Output Enable Times
 79. Minimum Output Enable Times
 80. Output Disable Times
 81. Minimum Output Disable Times
 82. Fast 1200mV 0C Model Metastability Report
 83. Multicorner Timing Analysis Summary
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Board Trace Model Assignments
 89. Input Transition Times
 90. Signal Integrity Metrics (Slow 1200mv 0c Model)
 91. Signal Integrity Metrics (Slow 1200mv 85c Model)
 92. Signal Integrity Metrics (Fast 1200mv 0c Model)
 93. Setup Transfers
 94. Hold Transfers
 95. Recovery Transfers
 96. Removal Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; TB_mp                                                              ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                 ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; Clock Name                                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                        ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+
; cpu_clk                                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpu_clk }                                    ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] } ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ctrl_unit:Unit0|controller:U0|IRld_ctrl }    ;
+--------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                  ;
+------------+-----------------+--------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note                    ;
+------------+-----------------+--------------------------------------------+-------------------------+
; 160.08 MHz ; 160.08 MHz      ; cpu_clk                                    ;                         ;
; 309.79 MHz ; 171.53 MHz      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; limit due to hold check ;
+------------+-----------------+--------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                 ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -5.247 ; -1648.218     ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -4.397 ; -108.691      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -1.597 ; -17.950       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -3.031 ; -41.077       ;
; cpu_clk                                    ; -2.842 ; -5.678        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.281  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; cpu_clk ; -0.699 ; -11.184             ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; cpu_clk ; 1.215 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -3.000 ; -684.064      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.373  ; 0.000         ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.418  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'cpu_clk'                                                                                                                                                                      ;
+--------+--------------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -5.247 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]      ; datapath:Unit1|reg_file:U2|RFr1[13]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.230     ; 5.793      ;
; -5.236 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]      ; datapath:Unit1|reg_file:U2|RFr1[5]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.230     ; 5.782      ;
; -5.206 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; datapath:Unit1|reg_file:U2|tmp_rf[6][10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.584     ; 3.610      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.132 ; datapath:Unit1|alu:U3|alu_tmp[1]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.538     ; 3.582      ;
; -5.109 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]      ; datapath:Unit1|reg_file:U2|RFr1[8]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.230     ; 5.655      ;
; -5.082 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]      ; datapath:Unit1|reg_file:U2|RFr1[7]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.230     ; 5.628      ;
; -5.068 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]      ; datapath:Unit1|reg_file:U2|RFr1[1]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.230     ; 5.614      ;
; -5.052 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]      ; datapath:Unit1|reg_file:U2|RFr1[8]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.230     ; 5.598      ;
; -5.012 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]      ; datapath:Unit1|reg_file:U2|RFr1[1]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.230     ; 5.558      ;
; -4.988 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; datapath:Unit1|reg_file:U2|tmp_rf[12][5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.735     ; 3.241      ;
; -4.988 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; datapath:Unit1|reg_file:U2|tmp_rf[0][5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.735     ; 3.241      ;
; -4.982 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]      ; datapath:Unit1|reg_file:U2|RFr1[9]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.230     ; 5.528      ;
; -4.975 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; datapath:Unit1|reg_file:U2|tmp_rf[7][5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.732     ; 3.231      ;
; -4.968 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]      ; datapath:Unit1|reg_file:U2|RFr1[0]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.230     ; 5.514      ;
; -4.962 ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.074     ; 5.886      ;
; -4.962 ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.074     ; 5.886      ;
; -4.962 ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.074     ; 5.886      ;
; -4.962 ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.074     ; 5.886      ;
; -4.942 ; datapath:Unit1|reg_file:U2|tmp_rf[5][1]          ; datapath:Unit1|reg_file:U2|RFr1[1]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.231     ; 5.487      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; datapath:Unit1|reg_file:U2|tmp_rf[4][5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.732     ; 3.196      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.940 ; datapath:Unit1|alu:U3|alu_tmp[6]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.579     ; 3.349      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.933 ; datapath:Unit1|alu:U3|alu_tmp[10]                ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.581     ; 3.340      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.922 ; datapath:Unit1|alu:U3|alu_tmp[5]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.725     ; 3.185      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.910 ; datapath:Unit1|alu:U3|alu_tmp[2]                 ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.541     ; 3.357      ;
; -4.904 ; datapath:Unit1|alu:U3|alu_tmp[3]                 ; datapath:Unit1|reg_file:U2|tmp_rf[12][3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.589     ; 3.303      ;
+--------+--------------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                 ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -4.397 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.242      ; 6.459      ;
; -4.389 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.243      ; 6.452      ;
; -4.380 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.243      ; 6.443      ;
; -4.344 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.167      ; 6.479      ;
; -4.338 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.241      ; 6.399      ;
; -4.336 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.168      ; 6.472      ;
; -4.333 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.238      ; 6.391      ;
; -4.327 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.168      ; 6.463      ;
; -4.324 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.238      ; 6.382      ;
; -4.320 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.238      ; 6.378      ;
; -4.311 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.238      ; 6.369      ;
; -4.285 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.166      ; 6.419      ;
; -4.281 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.238      ; 6.339      ;
; -4.280 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.163      ; 6.411      ;
; -4.274 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.238      ; 6.332      ;
; -4.272 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.238      ; 6.330      ;
; -4.271 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.163      ; 6.402      ;
; -4.267 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.163      ; 6.398      ;
; -4.263 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.238      ; 6.321      ;
; -4.258 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.163      ; 6.389      ;
; -4.228 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.163      ; 6.359      ;
; -4.221 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.163      ; 6.352      ;
; -4.219 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.163      ; 6.350      ;
; -4.210 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.163      ; 6.341      ;
; -4.160 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.014      ; 6.273      ;
; -4.152 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.015      ; 6.266      ;
; -4.143 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.015      ; 6.257      ;
; -4.141 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.024      ; 6.271      ;
; -4.133 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.025      ; 6.264      ;
; -4.124 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.025      ; 6.255      ;
; -4.101 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.013      ; 6.213      ;
; -4.100 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.239      ; 6.159      ;
; -4.096 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.010      ; 6.205      ;
; -4.087 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.010      ; 6.196      ;
; -4.083 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.010      ; 6.192      ;
; -4.082 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.023      ; 6.211      ;
; -4.077 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.020      ; 6.203      ;
; -4.074 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.010      ; 6.183      ;
; -4.073 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.239      ; 6.132      ;
; -4.068 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.020      ; 6.194      ;
; -4.064 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.020      ; 6.190      ;
; -4.060 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.241      ; 6.121      ;
; -4.055 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.239      ; 6.114      ;
; -4.055 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.020      ; 6.181      ;
; -4.047 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.164      ; 6.179      ;
; -4.044 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.010      ; 6.153      ;
; -4.037 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.010      ; 6.146      ;
; -4.035 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.010      ; 6.144      ;
; -4.032 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.170      ; 6.172      ;
; -4.026 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.010      ; 6.135      ;
; -4.025 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.020      ; 6.151      ;
; -4.024 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.171      ; 6.165      ;
; -4.023 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.032      ; 6.154      ;
; -4.020 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.164      ; 6.152      ;
; -4.018 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.020      ; 6.144      ;
; -4.016 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.020      ; 6.142      ;
; -4.015 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.171      ; 6.156      ;
; -4.015 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.033      ; 6.147      ;
; -4.007 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.166      ; 6.141      ;
; -4.007 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.020      ; 6.133      ;
; -4.006 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.033      ; 6.138      ;
; -4.002 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.164      ; 6.134      ;
; -3.973 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.169      ; 6.112      ;
; -3.970 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.025      ; 6.091      ;
; -3.968 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.166      ; 6.104      ;
; -3.964 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.031      ; 6.094      ;
; -3.962 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.026      ; 6.084      ;
; -3.959 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.166      ; 6.095      ;
; -3.959 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.028      ; 6.086      ;
; -3.955 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.166      ; 6.091      ;
; -3.953 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.026      ; 6.075      ;
; -3.950 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.028      ; 6.077      ;
; -3.946 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.166      ; 6.082      ;
; -3.946 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.028      ; 6.073      ;
; -3.937 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.028      ; 6.064      ;
; -3.916 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.166      ; 6.052      ;
; -3.911 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.024      ; 6.031      ;
; -3.909 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.166      ; 6.045      ;
; -3.907 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.166      ; 6.043      ;
; -3.907 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.028      ; 6.034      ;
; -3.906 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.021      ; 6.023      ;
; -3.900 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.028      ; 6.027      ;
; -3.899 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.025      ; 6.205      ;
; -3.898 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.166      ; 6.034      ;
; -3.898 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.028      ; 6.025      ;
; -3.897 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.021      ; 6.014      ;
; -3.893 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.021      ; 6.010      ;
; -3.891 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.026      ; 6.198      ;
; -3.889 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.028      ; 6.016      ;
; -3.887 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.034      ; 6.200      ;
; -3.885 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.035      ; 6.028      ;
; -3.884 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.021      ; 6.001      ;
; -3.882 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.026      ; 6.189      ;
; -3.879 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.035      ; 6.193      ;
; -3.877 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.036      ; 6.021      ;
; -3.870 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.035      ; 6.184      ;
; -3.868 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.036      ; 6.012      ;
; -3.863 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.011      ; 5.973      ;
; -3.854 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.021      ; 5.971      ;
; -3.847 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 2.021      ; 5.964      ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -1.597 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.878      ; 2.023      ;
; -1.257 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.861      ; 1.690      ;
; -1.257 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.037      ; 1.702      ;
; -1.253 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.061      ; 1.728      ;
; -1.249 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.074      ; 1.667      ;
; -1.216 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.073      ; 1.617      ;
; -1.184 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.062      ; 1.680      ;
; -1.086 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.046      ; 1.577      ;
; -1.082 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.066      ; 1.589      ;
; -1.081 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.048      ; 1.555      ;
; -1.073 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.050      ; 1.561      ;
; -1.050 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.075      ; 1.565      ;
; -1.028 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.065      ; 1.553      ;
; -1.026 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.070      ; 1.543      ;
; -0.789 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.044      ; 1.250      ;
; -0.722 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 1.061      ; 1.233      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                                                            ;
+--------+-------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -3.031 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.697      ; 2.898      ;
; -2.757 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.697      ; 3.172      ;
; -2.751 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.551      ; 3.032      ;
; -2.613 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.697      ; 3.316      ;
; -2.547 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.522      ; 3.207      ;
; -2.517 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.513      ; 3.228      ;
; -2.419 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.510      ; 3.323      ;
; -2.415 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.697      ; 3.034      ;
; -2.380 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.553      ; 3.405      ;
; -2.364 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.763      ; 3.631      ;
; -2.326 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.554      ; 3.460      ;
; -2.227 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.551      ; 3.556      ;
; -2.203 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.650      ; 3.679      ;
; -2.187 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.512      ; 3.557      ;
; -2.166 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.697      ; 3.283      ;
; -2.157 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.551      ; 3.146      ;
; -2.038 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.697      ; 3.411      ;
; -1.983 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.553      ; 3.802      ;
; -1.948 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.513      ; 3.317      ;
; -1.940 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.522      ; 3.334      ;
; -1.856 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.553      ; 3.449      ;
; -1.842 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.510      ; 3.420      ;
; -1.804 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.520      ; 3.948      ;
; -1.784 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.554      ; 3.522      ;
; -1.750 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.513      ; 3.995      ;
; -1.707 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.763      ; 3.808      ;
; -1.665 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.551      ; 3.638      ;
; -1.629 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.650      ; 3.773      ;
; -1.612 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.512      ; 3.652      ;
; -1.315 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.553      ; 3.990      ;
; -1.175 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.513      ; 4.090      ;
; -1.169 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.520      ; 4.103      ;
; -1.131 ; datapath:Unit1|reg_file:U2|RFr2[11]             ; datapath:Unit1|alu:U3|alu_tmp[11]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.804      ; 1.703      ;
; -0.720 ; datapath:Unit1|reg_file:U2|RFr2[3]              ; datapath:Unit1|alu:U3|alu_tmp[3]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.590      ; 1.900      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[0]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[1]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[2]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[3]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[4]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[5]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[6]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[7]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[8]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[9]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[10]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[11]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[12]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[13]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[14]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.628 ; datapath:Unit1|reg_file:U2|RFr1[15]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.473      ; 1.875      ;
; -0.607 ; datapath:Unit1|reg_file:U2|RFr2[5]              ; datapath:Unit1|alu:U3|alu_tmp[5]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.734      ; 2.157      ;
; -0.559 ; datapath:Unit1|reg_file:U2|RFr1[5]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[5]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.736      ; 2.207      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[0]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[1]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[2]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[3]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[4]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[5]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[6]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[7]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[8]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[9]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[10]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[11]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[12]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[13]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[14]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.518 ; datapath:Unit1|reg_file:U2|RFr1[15]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.676      ; 2.188      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[0]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[1]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[2]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[3]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[4]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[5]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[6]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[7]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[8]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[9]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[10]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[11]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[12]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[13]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[14]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.410 ; datapath:Unit1|reg_file:U2|RFr1[15]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.472      ; 2.092      ;
; -0.390 ; datapath:Unit1|reg_file:U2|RFr2[1]              ; datapath:Unit1|alu:U3|alu_tmp[1]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.547      ; 2.187      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[0]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[1]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[2]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[3]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[4]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[5]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[6]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[7]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[8]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[9]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[10]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[11]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[12]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[13]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
; -0.355 ; datapath:Unit1|reg_file:U2|RFr1[14]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.503      ; 2.178      ;
+--------+-------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'cpu_clk'                                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                    ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -2.842 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 0.000        ; 3.070      ; 0.676      ;
; -2.836 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.000        ; 3.064      ; 0.676      ;
; -2.349 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; -0.500       ; 3.070      ; 0.669      ;
; -2.343 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; -0.500       ; 3.064      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                 ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                 ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                    ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.403  ; ctrl_unit:Unit0|controller:U0|state.S_HALT               ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.669      ;
; 0.438  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_IMM_LOADa     ; ctrl_unit:Unit0|controller:U0|cur_state[7]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.704      ;
; 0.440  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.043      ; 0.669      ;
; 0.440  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.043      ; 0.669      ;
; 0.442  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb        ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.708      ;
; 0.444  ; ctrl_unit:Unit0|controller:U0|state.S_INIT               ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.710      ;
; 0.600  ; ctrl_unit:Unit0|controller:U0|state.S_MULTa              ; ctrl_unit:Unit0|controller:U0|state.S_MULTb                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.866      ;
; 0.608  ; ctrl_unit:Unit0|controller:U0|state.S_ADDa               ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.874      ;
; 0.648  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a        ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_b                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 0.914      ;
; 0.655  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.922      ;
; 0.656  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.923      ;
; 0.657  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.924      ;
; 0.658  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.925      ;
; 0.660  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.927      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.928      ;
; 0.682  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 0.949      ;
; 0.742  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za            ; ctrl_unit:Unit0|controller:U0|cur_state[5]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 1.008      ;
; 0.747  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.063      ; 3.996      ;
; 0.812  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.446      ; 1.480      ;
; 0.817  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za            ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 1.082      ;
; 0.832  ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM         ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 1.097      ;
; 0.842  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.064      ; 4.092      ;
; 0.845  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.064      ; 4.095      ;
; 0.849  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADb                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 1.115      ;
; 0.871  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.064      ; 4.121      ;
; 0.876  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 1.142      ;
; 0.878  ; datapath:Unit1|reg_file:U2|tmp_rf[15][12]                ; datapath:Unit1|reg_file:U2|RFr1[12]~_Duplicate_1                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.145      ;
; 0.890  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 4.141      ;
; 0.903  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 4.154      ;
; 0.907  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_IMM_LOADa     ; ctrl_unit:Unit0|controller:U0|cur_state[6]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 1.173      ;
; 0.942  ; ctrl_unit:Unit0|controller:U0|state.S_SUBT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.534      ; 1.662      ;
; 0.944  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 1.210      ;
; 0.945  ; ctrl_unit:Unit0|controller:U0|state.S_MULT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.534      ; 1.665      ;
; 0.954  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 4.205      ;
; 0.958  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.063      ; 4.207      ;
; 0.958  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 4.209      ;
; 0.965  ; datapath:Unit1|reg_file:U2|tmp_rf[15][13]                ; datapath:Unit1|reg_file:U2|RFr1[13]~_Duplicate_1                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 1.231      ;
; 0.966  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST         ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 1.231      ;
; 0.966  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST         ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 1.231      ;
; 0.973  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.240      ;
; 0.974  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.241      ;
; 0.975  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.242      ;
; 0.975  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.242      ;
; 0.983  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa     ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 1.249      ;
; 0.984  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.251      ;
; 0.986  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.253      ;
; 0.987  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.254      ;
; 0.987  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.254      ;
; 0.988  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.255      ;
; 0.989  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.256      ;
; 0.990  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.063      ; 4.239      ;
; 0.990  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.065      ; 4.241      ;
; 0.991  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.258      ;
; 0.992  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.259      ;
; 0.992  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.259      ;
; 0.993  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.081      ; 1.260      ;
; 0.997  ; ctrl_unit:Unit0|controller:U0|state.S_ADD                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.535      ; 1.718      ;
; 1.017  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.066      ; 4.269      ;
; 1.026  ; ctrl_unit:Unit0|controller:U0|state.S_SUBT               ; ctrl_unit:Unit0|controller:U0|state.S_SUBTa                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.078      ; 1.290      ;
; 1.028  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOADa          ; ctrl_unit:Unit0|controller:U0|cur_state[4]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.080      ; 1.294      ;
; 1.035  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait ; ctrl_unit:Unit0|controller:U0|cur_state[4]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.079      ; 1.300      ;
; 1.048  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.441      ; 1.711      ;
; 1.048  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.451      ; 1.721      ;
; 1.051  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.063      ; 4.300      ;
; 1.051  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_wait                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.063      ; 4.300      ;
; 1.051  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVE_wait                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.063      ; 4.300      ;
; 1.051  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 3.063      ; 4.300      ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.281 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.353      ; 1.164      ;
; 0.312 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.336      ; 1.178      ;
; 0.564 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.362      ; 1.456      ;
; 0.577 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.368      ; 1.475      ;
; 0.583 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.357      ; 1.470      ;
; 0.599 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.367      ; 1.496      ;
; 0.599 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.340      ; 1.469      ;
; 0.604 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.358      ; 1.492      ;
; 0.605 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.342      ; 1.477      ;
; 0.618 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.337      ; 1.485      ;
; 0.640 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.368      ; 1.538      ;
; 0.676 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.356      ; 1.562      ;
; 0.725 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.355      ; 1.610      ;
; 0.733 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.329      ; 1.592      ;
; 0.942 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.145      ; 1.617      ;
; 1.216 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.164      ; 1.910      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'cpu_clk'                                                                                                                  ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
; -0.699 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.080     ; 1.617      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'cpu_clk'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
; 1.215 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.081      ; 1.482      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                          ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[0]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[10]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[11]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[12]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[13]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[14]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[15]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[1]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[2]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[3]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[4]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[5]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[6]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[7]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[8]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[9]                                                                               ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                           ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_we_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_we_reg        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                      ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.377 ; 0.377        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datac            ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datac          ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datac          ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datad            ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datad          ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.390 ; 0.390        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.578 ; 0.578        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.605 ; 0.605        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datad            ;
; 0.607 ; 0.607        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datad          ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.608 ; 0.608        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.608 ; 0.608        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.609 ; 0.609        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datac          ;
; 0.611 ; 0.611        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datac            ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datac          ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.616 ; 0.616        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.616 ; 0.616        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.616 ; 0.616        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                    ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datad                 ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.456 ; 0.456        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datab                ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datac            ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datac             ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datac             ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datad        ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.458 ; 0.458        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datad         ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datad        ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datad             ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datad             ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datad         ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datad        ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datad         ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datad         ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datad            ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datab            ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.466 ; 0.466        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datac        ;
; 0.467 ; 0.467        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datac         ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datad            ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|datad             ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datac            ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.470 ; 0.470        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datab        ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datac         ;
; 0.470 ; 0.470        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datac         ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datad             ;
; 0.473 ; 0.473        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datad             ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[7]      ;
; 0.498 ; 0.498        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.499 ; 0.499        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.499 ; 0.499        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[7]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.502 ; 0.502        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datad             ;
; 0.524 ; 0.524        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datad             ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.525 ; 0.525        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.527 ; 0.527        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.527 ; 0.527        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datab        ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datac            ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datad            ;
; 0.528 ; 0.528        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datac         ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|datad             ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datac         ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 1.541 ; 1.607 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 2.509 ; 2.579 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; -0.747 ; -0.733 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; -0.251 ; -0.298 ; Rise       ; cpu_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 10.908 ; 10.760 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 10.908 ; 10.760 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 10.406 ; 10.374 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 9.515  ; 9.413  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 9.146  ; 9.268  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 14.365 ; 14.157 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 10.982 ; 10.844 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 8.776  ; 8.715  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 10.982 ; 10.844 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 9.161  ; 9.116  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 9.101  ; 9.034  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 8.756  ; 8.721  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 10.487 ; 10.423 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 8.999  ; 8.929  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 10.487 ; 10.423 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 9.015  ; 8.944  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 9.034  ; 8.953  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 10.391 ; 10.300 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 9.477  ; 9.410  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 9.477  ; 9.410  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 9.084  ; 9.051  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 10.679 ; 10.702 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 7.989  ; 8.041  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 10.679 ; 10.702 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 10.381 ; 10.328 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 9.136  ; 9.236  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 7.982  ; 8.040  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 13.142 ; 13.165 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 11.490 ; 11.621 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 12.514 ; 12.630 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 11.664 ; 11.651 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 13.142 ; 13.165 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 12.901 ; 12.633 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 11.601 ; 11.550 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 12.917 ; 12.931 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 11.370 ; 11.401 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 12.130 ; 12.118 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 12.984 ; 12.929 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 11.035 ; 11.011 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 12.406 ; 12.312 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 10.748 ; 10.728 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 10.661 ; 10.685 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 11.733 ; 11.604 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 11.070 ; 11.055 ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 9.591  ; 9.515  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 10.044 ; 9.968  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 9.145  ; 9.058  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 10.044 ; 9.968  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 9.370  ; 9.256  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 9.397  ; 9.291  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 8.891  ; 8.814  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 8.326  ; 8.435  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[6]   ; cpu_clk                                    ; 9.144  ; 9.037  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[7]   ; cpu_clk                                    ; 9.320  ; 9.302  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 9.130  ; 9.184  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.695  ; 4.838  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.732  ; 4.875  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 12.360 ; 12.263 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 10.457 ; 10.345 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 10.142 ; 10.174 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 11.199 ; 11.040 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 9.063  ; 9.034  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 10.765 ; 10.741 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 9.051  ; 9.053  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 10.652 ; 10.509 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 8.960  ; 8.999  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 9.755  ; 9.623  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 10.594 ; 10.405 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 9.386  ; 9.325  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 11.297 ; 11.084 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 12.360 ; 12.263 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 10.615 ; 10.722 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 9.125  ; 9.120  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 8.970  ; 8.965  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 13.206 ; 13.229 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 11.612 ; 11.646 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 11.607 ; 11.557 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 11.044 ; 11.006 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 13.206 ; 13.229 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 12.708 ; 12.452 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 11.844 ; 11.851 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 12.735 ; 12.678 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 11.373 ; 11.404 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 12.160 ; 12.148 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 12.976 ; 12.921 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 10.614 ; 10.632 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 12.370 ; 12.275 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 11.756 ; 11.589 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 11.790 ; 11.802 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 8.234  ; 8.269  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 9.666  ; 9.642  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 9.354  ; 9.269  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 10.753 ; 10.665 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 9.620  ; 9.481  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 10.253 ; 10.166 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 9.120  ; 9.066  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 8.703  ; 8.763  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 9.649  ; 9.829  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 11.790 ; 11.802 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 9.428  ; 9.356  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 9.736  ; 9.701  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 9.353  ; 9.285  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 8.867  ; 8.932  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 9.449  ; 9.383  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 7.903  ; 7.944  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 11.816 ; 11.770 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 10.294 ; 10.113 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 9.702  ; 9.771  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 11.076 ; 10.847 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 8.565  ; 8.575  ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 10.362 ; 10.387 ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 10.612 ; 10.702 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 10.661 ; 10.520 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 8.940  ; 8.979  ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 10.333 ; 10.167 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 10.287 ; 10.103 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 9.427  ; 9.359  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 11.772 ; 11.527 ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 11.816 ; 11.770 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 10.585 ; 10.692 ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 9.036  ; 9.042  ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 9.491  ; 9.437  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.695  ; 4.838  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.732  ; 4.875  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.253  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.253  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 15.554 ; 15.316 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 14.062 ; 13.825 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.032 ; 12.096 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.675 ; 12.559 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.361 ; 13.319 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.170 ; 12.088 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.566 ; 12.301 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.828 ; 12.898 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.376 ; 12.255 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.716 ; 12.534 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 14.062 ; 13.825 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.173 ; 12.074 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.008 ; 12.010 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.613 ; 12.471 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.926 ; 10.851 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.841 ; 10.827 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.306 ; 11.350 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.598 ; 11.493 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.287  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.287  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.732 ; 12.630 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.716 ; 11.847 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.909 ; 12.002 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.212 ; 11.190 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.759 ; 11.872 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.732 ; 12.543 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.356 ; 11.309 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.355 ; 12.390 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.846 ; 10.826 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.819 ; 11.832 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.665 ; 12.630 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.920 ; 10.909 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.319 ; 12.273 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.553 ; 12.371 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.594 ; 10.464 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.540 ; 10.423 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.953  ; 9.850  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.092 ; 11.951 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.281 ; 12.134 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.955 ; 11.810 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.754 ; 10.608 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.643 ; 11.493 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.558 ; 10.573 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.703 ; 11.863 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.115 ; 10.063 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.553 ; 12.371 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.657 ; 12.622 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.838 ; 11.872 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.002 ; 10.929 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.592 ; 10.545 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.823 ; 11.936 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.539 ; 12.362 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.599 ; 11.610 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.173 ; 12.137 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.849 ; 10.829 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.849 ; 11.862 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.657 ; 12.622 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.499 ; 10.530 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.283 ; 12.236 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 10.038 ; 10.005 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 10.517 ; 10.375 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 10.038 ; 10.005 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 9.180  ; 9.081  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 8.827  ; 8.942  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 13.840 ; 13.638 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 8.471  ; 8.411  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 8.471  ; 8.411  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 10.586 ; 10.453 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 8.841  ; 8.796  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 8.783  ; 8.717  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 8.452  ; 8.417  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 8.686  ; 8.616  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 8.686  ; 8.616  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 10.113 ; 10.049 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 8.699  ; 8.629  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 8.718  ; 8.638  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 10.023 ; 9.934  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 8.766  ; 8.732  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 9.145  ; 9.079  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 8.766  ; 8.732  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 7.716  ; 7.765  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 7.716  ; 7.765  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 10.300 ; 10.321 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 10.013 ; 9.961  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 8.817  ; 8.910  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 7.710  ; 7.763  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 9.191  ; 9.222  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 10.263 ; 10.369 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 10.840 ; 10.995 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 9.977  ; 10.007 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 11.307 ; 11.364 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 11.551 ; 11.350 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 10.455 ; 10.385 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 11.391 ; 11.455 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 9.191  ; 9.222  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 10.524 ; 10.579 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 11.378 ; 11.380 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 9.575  ; 9.587  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 11.313 ; 11.236 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 9.399  ; 9.412  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 9.434  ; 9.472  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 10.459 ; 10.312 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 9.591  ; 9.568  ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 9.253  ; 9.179  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 8.039  ; 8.142  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 8.825  ; 8.741  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 9.688  ; 9.613  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 9.041  ; 8.931  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 9.066  ; 8.963  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 8.581  ; 8.507  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 8.039  ; 8.142  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[6]   ; cpu_clk                                    ; 8.824  ; 8.720  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[7]   ; cpu_clk                                    ; 8.995  ; 8.976  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 8.813  ; 8.863  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.561  ; 4.702  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.597  ; 4.738  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 8.669  ; 8.671  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 10.107 ; 9.999  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 9.804  ; 9.833  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 10.820 ; 10.665 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 8.768  ; 8.739  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 10.401 ; 10.377 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 8.759  ; 8.759  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 10.292 ; 10.154 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 8.669  ; 8.706  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 9.433  ; 9.304  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 10.239 ; 10.057 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 9.078  ; 9.018  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 10.911 ; 10.706 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 11.935 ; 11.840 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 10.259 ; 10.360 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 8.826  ; 8.820  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 8.678  ; 8.671  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 9.173  ; 9.225  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 10.382 ; 10.394 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 9.915  ; 9.906  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 9.382  ; 9.389  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 11.372 ; 11.428 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 11.369 ; 11.180 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 10.690 ; 10.676 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 11.215 ; 11.210 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 9.194  ; 9.225  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 10.554 ; 10.609 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 11.370 ; 11.372 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 9.173  ; 9.225  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 11.278 ; 11.200 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 11.326 ; 11.165 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 7.635  ; 7.674  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 7.950  ; 7.982  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 9.326  ; 9.301  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 9.027  ; 8.945  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 10.369 ; 10.283 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 9.280  ; 9.146  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 9.889  ; 9.804  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 8.801  ; 8.747  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 8.400  ; 8.457  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 9.357  ; 9.534  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 11.418 ; 11.432 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 9.099  ; 9.027  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 9.392  ; 9.358  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 9.026  ; 8.958  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 8.561  ; 8.622  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 9.117  ; 9.053  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 7.635  ; 7.674  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 8.289  ; 8.298  ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 9.950  ; 9.775  ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 9.383  ; 9.447  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 10.701 ; 10.480 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 8.289  ; 8.298  ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 10.015 ; 10.038 ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 10.309 ; 10.398 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 10.301 ; 10.165 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 8.649  ; 8.686  ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 9.990  ; 9.828  ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 9.944  ; 9.766  ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 9.118  ; 9.051  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 11.368 ; 11.131 ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 11.411 ; 11.366 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 10.229 ; 10.330 ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 8.735  ; 8.741  ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 9.179  ; 9.126  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.561  ; 4.702  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.597  ; 4.738  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.069  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.069  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.117 ; 12.939 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.410 ; 10.395 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.550 ; 11.610 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.169 ; 12.056 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.877 ; 12.839 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.684 ; 11.604 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.065 ; 11.809 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.315 ; 12.382 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.882 ; 11.764 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.208 ; 12.032 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.500 ; 13.271 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.686 ; 11.590 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.530 ; 11.530 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.086 ; 11.949 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.490 ; 10.416 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.410 ; 10.395 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.854 ; 10.895 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.135 ; 11.032 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.100  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.100  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.437 ; 10.416 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.229 ; 11.290 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.841 ; 11.028 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.557 ; 10.592 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.200 ; 11.271 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.248 ; 12.064 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.928 ; 10.880 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.887 ; 11.918 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.437 ; 10.416 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.370 ; 11.381 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.184 ; 12.148 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.509 ; 10.497 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.853 ; 11.806 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.581  ; 9.481  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.197 ; 10.071 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.145 ; 10.030 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.581  ; 9.481  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.633 ; 11.496 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.818 ; 11.675 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.503 ; 11.362 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.351 ; 10.210 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.203 ; 11.057 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.161 ; 10.173 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.314 ; 11.470 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.738  ; 9.686  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.077 ; 11.901 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.916  ; 9.939  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.348 ; 11.315 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.916  ; 9.939  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.962  ; 9.974  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.265 ; 11.335 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.066 ; 11.894 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.163 ; 11.171 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.711 ; 11.673 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.440 ; 10.419 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.400 ; 11.411 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.176 ; 12.140 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.107 ; 10.135 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.818 ; 11.770 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 9.218  ; 9.141  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 10.658 ; 10.561 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 10.234 ; 10.137 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 10.744 ; 10.647 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.980  ; 9.883  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.935  ; 9.838  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 11.546 ; 11.550 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.560  ; 9.483  ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.218  ; 9.141  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 10.286 ; 10.189 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 10.744 ; 10.647 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.911  ; 9.814  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.539  ; 9.462  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.285  ; 9.188  ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.955  ; 9.858  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.795  ; 9.713  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.234 ; 10.137 ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.902  ; 8.825  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 10.253 ; 10.156 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.846  ; 9.749  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 10.336 ; 10.239 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.602  ; 9.505  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.559  ; 9.462  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 11.160 ; 11.164 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.231  ; 9.154  ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.902  ; 8.825  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.896  ; 9.799  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 10.336 ; 10.239 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.536  ; 9.439  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.211  ; 9.134  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.935  ; 8.838  ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.578  ; 9.481  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.453  ; 9.371  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.846  ; 9.749  ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 9.225     ; 9.302     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 10.494    ; 10.591    ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 10.123    ; 10.220    ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 10.628    ; 10.725    ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.894     ; 9.991     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.958     ; 10.055    ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 11.545    ; 11.541    ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.543     ; 9.620     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 9.225     ; 9.302     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 10.211    ; 10.308    ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 10.628    ; 10.725    ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.800     ; 9.897     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.538     ; 9.615     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 9.275     ; 9.372     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.981     ; 10.078    ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.785     ; 9.867     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 10.123    ; 10.220    ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.907     ; 8.984     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 10.092    ; 10.189    ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.735     ; 9.832     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 10.221    ; 10.318    ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.516     ; 9.613     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.577     ; 9.674     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 11.159    ; 11.155    ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 9.211     ; 9.288     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.907     ; 8.984     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.820     ; 9.917     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 10.221    ; 10.318    ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.426     ; 9.523     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 9.207     ; 9.284     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.921     ; 9.018     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.599     ; 9.696     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 9.441     ; 9.523     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.735     ; 9.832     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                   ;
+------------+-----------------+--------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                 ; Note                    ;
+------------+-----------------+--------------------------------------------+-------------------------+
; 173.85 MHz ; 173.85 MHz      ; cpu_clk                                    ;                         ;
; 334.9 MHz  ; 190.55 MHz      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; limit due to hold check ;
+------------+-----------------+--------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -4.752 ; -1464.771     ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -3.984 ; -98.353       ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -1.549 ; -17.471       ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -2.684 ; -36.461       ;
; cpu_clk                                    ; -2.590 ; -5.174        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.365  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; cpu_clk ; -0.533 ; -8.528             ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; cpu_clk ; 1.115 ; 0.000              ;
+---------+-------+--------------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -3.000 ; -681.872      ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.363  ; 0.000         ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.461  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'cpu_clk'                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -4.752 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                             ; datapath:Unit1|reg_file:U2|RFr1[13]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 5.326      ;
; -4.670 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                             ; datapath:Unit1|reg_file:U2|RFr1[5]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 5.244      ;
; -4.658 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; datapath:Unit1|reg_file:U2|tmp_rf[6][10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.284     ; 3.363      ;
; -4.657 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                             ; datapath:Unit1|reg_file:U2|RFr1[8]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 5.231      ;
; -4.619 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                             ; datapath:Unit1|reg_file:U2|RFr1[8]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 5.193      ;
; -4.618 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                             ; datapath:Unit1|reg_file:U2|RFr1[7]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 5.192      ;
; -4.615 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                             ; datapath:Unit1|reg_file:U2|RFr1[1]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 5.189      ;
; -4.608 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                             ; datapath:Unit1|reg_file:U2|RFr1[1]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 5.182      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.567 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.249     ; 3.307      ;
; -4.542 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                             ; datapath:Unit1|reg_file:U2|RFr1[9]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 5.116      ;
; -4.540 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                             ; datapath:Unit1|reg_file:U2|RFr1[0]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 5.114      ;
; -4.520 ; datapath:Unit1|reg_file:U2|tmp_rf[5][1]                                                 ; datapath:Unit1|reg_file:U2|RFr1[1]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.219     ; 5.092      ;
; -4.452 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[12][5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.422     ; 3.019      ;
; -4.452 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[0][5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.422     ; 3.019      ;
; -4.445 ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE                                        ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.066     ; 5.378      ;
; -4.445 ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE                                        ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.066     ; 5.378      ;
; -4.445 ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE                                        ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.066     ; 5.378      ;
; -4.445 ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE                                        ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.066     ; 5.378      ;
; -4.438 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[7][5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.419     ; 3.008      ;
; -4.414 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                             ; datapath:Unit1|reg_file:U2|RFr1[5]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 4.988      ;
; -4.411 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[4][5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.419     ; 2.981      ;
; -4.404 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; datapath:Unit1|reg_file:U2|tmp_rf[6][10]    ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.346     ; 5.057      ;
; -4.391 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                             ; datapath:Unit1|reg_file:U2|RFr1[15]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 4.965      ;
; -4.382 ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                             ; datapath:Unit1|reg_file:U2|RFr2[14]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.066     ; 5.315      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.376 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.252     ; 3.113      ;
; -4.374 ; datapath:Unit1|reg_file:U2|tmp_rf[9][8]                                                 ; datapath:Unit1|reg_file:U2|RFr1[8]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.223     ; 4.942      ;
; -4.371 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                             ; datapath:Unit1|reg_file:U2|RFr1[12]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 4.945      ;
; -4.371 ; datapath:Unit1|alu:U3|alu_tmp[3]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[12][3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.289     ; 3.071      ;
; -4.368 ; datapath:Unit1|alu:U3|alu_tmp[3]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[0][3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.289     ; 3.068      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.358 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.280     ; 3.067      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.357 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.282     ; 3.064      ;
; -4.353 ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                             ; datapath:Unit1|reg_file:U2|RFr2[2]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.069     ; 5.283      ;
; -4.348 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                             ; datapath:Unit1|reg_file:U2|RFr1[15]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 4.922      ;
; -4.347 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                             ; datapath:Unit1|reg_file:U2|RFr1[3]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.217     ; 4.921      ;
; -4.347 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.413     ; 2.923      ;
; -4.347 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.413     ; 2.923      ;
; -4.347 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.413     ; 2.923      ;
; -4.347 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.413     ; 2.923      ;
; -4.347 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.413     ; 2.923      ;
; -4.347 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -2.413     ; 2.923      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                  ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -3.984 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.968      ; 5.881      ;
; -3.973 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.969      ; 5.871      ;
; -3.968 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.969      ; 5.866      ;
; -3.952 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.964      ; 5.845      ;
; -3.941 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.964      ; 5.834      ;
; -3.940 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.967      ; 5.836      ;
; -3.930 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.904      ; 5.898      ;
; -3.929 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.964      ; 5.822      ;
; -3.919 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.905      ; 5.888      ;
; -3.914 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.905      ; 5.883      ;
; -3.908 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.964      ; 5.801      ;
; -3.898 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.900      ; 5.862      ;
; -3.897 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.964      ; 5.790      ;
; -3.896 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.964      ; 5.789      ;
; -3.893 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.964      ; 5.786      ;
; -3.887 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.900      ; 5.851      ;
; -3.886 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.903      ; 5.853      ;
; -3.875 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.900      ; 5.839      ;
; -3.865 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.964      ; 5.758      ;
; -3.854 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.900      ; 5.818      ;
; -3.843 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.900      ; 5.807      ;
; -3.842 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.900      ; 5.806      ;
; -3.839 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.900      ; 5.803      ;
; -3.811 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.900      ; 5.775      ;
; -3.761 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.764      ; 5.707      ;
; -3.750 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.765      ; 5.697      ;
; -3.745 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.771      ; 5.704      ;
; -3.745 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.765      ; 5.692      ;
; -3.734 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.772      ; 5.694      ;
; -3.729 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.760      ; 5.671      ;
; -3.729 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.772      ; 5.689      ;
; -3.718 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.760      ; 5.660      ;
; -3.717 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.763      ; 5.662      ;
; -3.713 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.767      ; 5.668      ;
; -3.706 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.965      ; 5.600      ;
; -3.706 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.760      ; 5.648      ;
; -3.702 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.767      ; 5.657      ;
; -3.701 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.770      ; 5.659      ;
; -3.690 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.767      ; 5.645      ;
; -3.685 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.760      ; 5.627      ;
; -3.674 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.760      ; 5.616      ;
; -3.673 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.965      ; 5.567      ;
; -3.673 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.760      ; 5.615      ;
; -3.670 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.760      ; 5.612      ;
; -3.669 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.767      ; 5.624      ;
; -3.663 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.967      ; 5.559      ;
; -3.661 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.965      ; 5.555      ;
; -3.658 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.767      ; 5.613      ;
; -3.657 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.767      ; 5.612      ;
; -3.654 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.767      ; 5.609      ;
; -3.652 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.901      ; 5.617      ;
; -3.642 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.760      ; 5.584      ;
; -3.640 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.908      ; 5.614      ;
; -3.633 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.779      ; 5.592      ;
; -3.629 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.909      ; 5.604      ;
; -3.626 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.767      ; 5.581      ;
; -3.624 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.909      ; 5.599      ;
; -3.622 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.780      ; 5.582      ;
; -3.619 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.901      ; 5.584      ;
; -3.617 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.780      ; 5.577      ;
; -3.609 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.903      ; 5.576      ;
; -3.608 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.904      ; 5.578      ;
; -3.607 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.901      ; 5.572      ;
; -3.601 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.775      ; 5.556      ;
; -3.597 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.904      ; 5.567      ;
; -3.596 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.907      ; 5.569      ;
; -3.590 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.775      ; 5.545      ;
; -3.589 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.778      ; 5.547      ;
; -3.585 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.904      ; 5.555      ;
; -3.583 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.772      ; 5.534      ;
; -3.578 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.775      ; 5.533      ;
; -3.572 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.773      ; 5.524      ;
; -3.567 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.773      ; 5.519      ;
; -3.564 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.904      ; 5.534      ;
; -3.557 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.775      ; 5.512      ;
; -3.553 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.904      ; 5.523      ;
; -3.552 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.904      ; 5.522      ;
; -3.551 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.768      ; 5.498      ;
; -3.549 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.904      ; 5.519      ;
; -3.546 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.775      ; 5.501      ;
; -3.545 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.775      ; 5.500      ;
; -3.542 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.775      ; 5.497      ;
; -3.540 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.768      ; 5.487      ;
; -3.539 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.771      ; 5.489      ;
; -3.532 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.772      ; 5.641      ;
; -3.528 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.768      ; 5.475      ;
; -3.522 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.781      ; 5.637      ;
; -3.521 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.904      ; 5.491      ;
; -3.521 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.773      ; 5.631      ;
; -3.516 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.773      ; 5.626      ;
; -3.514 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.775      ; 5.469      ;
; -3.511 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.782      ; 5.627      ;
; -3.507 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.783      ; 5.480      ;
; -3.507 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.768      ; 5.454      ;
; -3.506 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.782      ; 5.622      ;
; -3.500 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.768      ; 5.605      ;
; -3.496 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.768      ; 5.443      ;
; -3.496 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.784      ; 5.470      ;
; -3.495 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.768      ; 5.442      ;
; -3.492 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.768      ; 5.439      ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -1.549 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.715      ; 1.900      ;
; -1.231 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.880      ; 1.625      ;
; -1.226 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.892      ; 1.574      ;
; -1.224 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.859      ; 1.593      ;
; -1.205 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.891      ; 1.526      ;
; -1.203 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.702      ; 1.563      ;
; -1.170 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.881      ; 1.582      ;
; -1.046 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.870      ; 1.440      ;
; -1.045 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.870      ; 1.456      ;
; -1.043 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.887      ; 1.470      ;
; -1.039 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.875      ; 1.448      ;
; -1.014 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.895      ; 1.448      ;
; -1.000 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.887      ; 1.441      ;
; -0.994 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.893      ; 1.430      ;
; -0.768 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.868      ; 1.155      ;
; -0.714 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.883      ; 1.142      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                                                             ;
+--------+-------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -2.684 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.114      ; 2.643      ;
; -2.438 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.981      ; 2.756      ;
; -2.421 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.114      ; 2.906      ;
; -2.361 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.114      ; 2.966      ;
; -2.263 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.953      ; 2.903      ;
; -2.217 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.956      ; 2.952      ;
; -2.152 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.950      ; 3.011      ;
; -2.124 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.114      ; 2.723      ;
; -2.107 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.983      ; 3.089      ;
; -2.107 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.175      ; 3.281      ;
; -2.086 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.984      ; 3.111      ;
; -2.006 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.981      ; 3.188      ;
; -2.004 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 5.081      ; 3.290      ;
; -1.973 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.947      ; 3.187      ;
; -1.901 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.114      ; 2.946      ;
; -1.887 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.981      ; 2.827      ;
; -1.807 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.114      ; 3.040      ;
; -1.761 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.983      ; 3.435      ;
; -1.709 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.953      ; 2.977      ;
; -1.708 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.956      ; 2.981      ;
; -1.642 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.954      ; 3.525      ;
; -1.607 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.950      ; 3.076      ;
; -1.598 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.983      ; 3.118      ;
; -1.578 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 4.953      ; 3.588      ;
; -1.532 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.984      ; 3.185      ;
; -1.499 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.175      ; 3.409      ;
; -1.452 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.981      ; 3.262      ;
; -1.450 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 5.081      ; 3.364      ;
; -1.419 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.947      ; 3.261      ;
; -1.125 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.983      ; 3.591      ;
; -1.034 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.954      ; 3.653      ;
; -1.024 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 4.953      ; 3.662      ;
; -0.959 ; datapath:Unit1|reg_file:U2|RFr2[11]             ; datapath:Unit1|alu:U3|alu_tmp[11]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.485      ; 1.556      ;
; -0.576 ; datapath:Unit1|reg_file:U2|RFr2[3]              ; datapath:Unit1|alu:U3|alu_tmp[3]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.289      ; 1.743      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[0]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[1]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[2]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[3]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[4]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[5]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[6]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[7]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[8]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[9]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[10]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[11]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[12]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[13]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[14]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.537 ; datapath:Unit1|reg_file:U2|RFr1[15]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.187      ; 1.680      ;
; -0.515 ; datapath:Unit1|reg_file:U2|RFr2[5]              ; datapath:Unit1|alu:U3|alu_tmp[5]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.421      ; 1.936      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[0]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[1]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[2]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[3]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[4]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[5]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[6]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[7]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[8]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[9]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[10]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[11]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[12]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[13]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[14]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.452 ; datapath:Unit1|reg_file:U2|RFr1[15]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.371      ; 1.949      ;
; -0.447 ; datapath:Unit1|reg_file:U2|RFr1[5]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[5]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.423      ; 2.006      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[0]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[1]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[2]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[3]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[4]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[5]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[6]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[7]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[8]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[9]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[10]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[11]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[12]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[13]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[14]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.346 ; datapath:Unit1|reg_file:U2|RFr1[15]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.185      ; 1.869      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[0]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[1]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[2]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[3]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[4]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[5]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[6]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[7]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[8]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[9]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[10]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[11]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[12]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[13]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[14]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
; -0.306 ; datapath:Unit1|reg_file:U2|RFr1[15]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.215      ; 1.939      ;
+--------+-------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'cpu_clk'                                                                                                                                                                                                                                               ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                    ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -2.590 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 0.000        ; 2.788      ; 0.612      ;
; -2.584 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.000        ; 2.782      ; 0.612      ;
; -2.105 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; -0.500       ; 2.788      ; 0.597      ;
; -2.099 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; -0.500       ; 2.782      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                 ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                 ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.354  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                    ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|state.S_HALT               ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.597      ;
; 0.387  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.039      ; 0.597      ;
; 0.387  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.039      ; 0.597      ;
; 0.401  ; ctrl_unit:Unit0|controller:U0|state.S_INIT               ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.644      ;
; 0.401  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb        ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.643      ;
; 0.406  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_IMM_LOADa     ; ctrl_unit:Unit0|controller:U0|cur_state[7]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.648      ;
; 0.549  ; ctrl_unit:Unit0|controller:U0|state.S_MULTa              ; ctrl_unit:Unit0|controller:U0|state.S_MULTb                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.791      ;
; 0.556  ; ctrl_unit:Unit0|controller:U0|state.S_ADDa               ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.798      ;
; 0.595  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a        ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_b                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 0.837      ;
; 0.598  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.842      ;
; 0.598  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.842      ;
; 0.599  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.843      ;
; 0.599  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.843      ;
; 0.600  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.844      ;
; 0.600  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.844      ;
; 0.602  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.846      ;
; 0.602  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.846      ;
; 0.603  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.847      ;
; 0.603  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.847      ;
; 0.603  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.847      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.848      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.848      ;
; 0.604  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.848      ;
; 0.623  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 0.867      ;
; 0.658  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za            ; ctrl_unit:Unit0|controller:U0|cur_state[5]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 0.901      ;
; 0.685  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.781      ; 3.637      ;
; 0.740  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.400      ; 1.341      ;
; 0.757  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADb                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.001      ;
; 0.761  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za            ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                              ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 1.003      ;
; 0.772  ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM         ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 1.014      ;
; 0.795  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 1.038      ;
; 0.799  ; datapath:Unit1|reg_file:U2|tmp_rf[15][12]                ; datapath:Unit1|reg_file:U2|RFr1[12]~_Duplicate_1                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 1.042      ;
; 0.800  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.753      ;
; 0.803  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.756      ;
; 0.821  ; ctrl_unit:Unit0|controller:U0|state.S_SUBT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.509      ; 1.501      ;
; 0.828  ; ctrl_unit:Unit0|controller:U0|state.S_MULT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.509      ; 1.508      ;
; 0.830  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.782      ; 3.783      ;
; 0.835  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.784      ; 3.790      ;
; 0.837  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_IMM_LOADa     ; ctrl_unit:Unit0|controller:U0|cur_state[6]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 1.079      ;
; 0.856  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.783      ; 3.810      ;
; 0.856  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 1.099      ;
; 0.869  ; ctrl_unit:Unit0|controller:U0|state.S_ADD                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.510      ; 1.550      ;
; 0.874  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.781      ; 3.826      ;
; 0.876  ; datapath:Unit1|reg_file:U2|tmp_rf[15][13]                ; datapath:Unit1|reg_file:U2|RFr1[13]~_Duplicate_1                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.072      ; 1.119      ;
; 0.884  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.128      ;
; 0.884  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.128      ;
; 0.884  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.128      ;
; 0.885  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.129      ;
; 0.887  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.131      ;
; 0.888  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.132      ;
; 0.889  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.133      ;
; 0.889  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.133      ;
; 0.890  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.134      ;
; 0.891  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.135      ;
; 0.891  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.135      ;
; 0.891  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.135      ;
; 0.892  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.136      ;
; 0.892  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.136      ;
; 0.892  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.136      ;
; 0.896  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST         ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                   ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.070      ; 1.137      ;
; 0.896  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST         ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.070      ; 1.137      ;
; 0.899  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.143      ;
; 0.901  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.145      ;
; 0.902  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.781      ; 3.854      ;
; 0.902  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.146      ;
; 0.902  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                            ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.146      ;
; 0.903  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.147      ;
; 0.903  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.147      ;
; 0.903  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.147      ;
; 0.908  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa     ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 1.150      ;
; 0.909  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.784      ; 3.864      ;
; 0.910  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.784      ; 3.865      ;
; 0.927  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.784      ; 3.882      ;
; 0.928  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOADa          ; ctrl_unit:Unit0|controller:U0|cur_state[4]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.071      ; 1.170      ;
; 0.942  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.784      ; 3.897      ;
; 0.949  ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.405      ; 1.555      ;
; 0.950  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.394      ; 1.545      ;
; 0.954  ; ctrl_unit:Unit0|controller:U0|state.S_SUBT               ; ctrl_unit:Unit0|controller:U0|state.S_SUBTa                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.070      ; 1.195      ;
; 0.961  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_we_reg ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.405      ; 1.567      ;
; 0.965  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait ; ctrl_unit:Unit0|controller:U0|cur_state[4]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.070      ; 1.206      ;
; 0.974  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST        ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.073      ; 1.218      ;
; 0.978  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_we_reg  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.390      ; 1.569      ;
; 0.979  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_wait                                                       ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 2.781      ; 3.931      ;
+--------+----------------------------------------------------------+------------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.365 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.148      ; 1.043      ;
; 0.396 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.133      ; 1.059      ;
; 0.620 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.158      ; 1.308      ;
; 0.631 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.161      ; 1.322      ;
; 0.634 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.153      ; 1.317      ;
; 0.645 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.157      ; 1.332      ;
; 0.651 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.135      ; 1.316      ;
; 0.654 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.140      ; 1.324      ;
; 0.656 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.153      ; 1.339      ;
; 0.666 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.135      ; 1.331      ;
; 0.679 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.158      ; 1.367      ;
; 0.712 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.148      ; 1.390      ;
; 0.757 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.147      ; 1.434      ;
; 0.768 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 1.123      ; 1.421      ;
; 0.966 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.961      ; 1.457      ;
; 1.201 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.975      ; 1.706      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'cpu_clk'                                                                                                                   ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
; -0.533 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.072     ; 1.460      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'cpu_clk'                                                                                                                   ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
; 1.115 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.073      ; 1.359      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                          ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[0]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[10]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[11]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[12]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[13]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[14]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[15]                                                                              ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[1]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[2]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[3]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[4]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[5]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[6]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[7]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[8]                                                                               ;
; -3.000 ; 1.000        ; 4.000          ; Min Period ; cpu_clk ; Rise       ; datapath:Unit1|reg_file:U2|RFr1[9]                                                                               ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                           ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_we_reg       ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_we_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_we_reg        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                      ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.363 ; 0.363        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.396 ; 0.396        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datad        ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datad         ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.398 ; 0.398        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datad        ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datad         ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datad         ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datad        ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datad         ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datab        ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datac         ;
; 0.407 ; 0.407        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datac        ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datac         ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datac         ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.424 ; 0.424        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[7]      ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.459 ; 0.459        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.464 ; 0.464        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datad                 ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datad            ;
; 0.471 ; 0.471        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|datad             ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.471 ; 0.471        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datad             ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datad             ;
; 0.475 ; 0.475        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datad            ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datad             ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.476 ; 0.476        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datad             ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datab            ;
; 0.480 ; 0.480        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datac            ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datac            ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datac             ;
; 0.482 ; 0.482        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datac             ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datab                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datab                ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datac            ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datac             ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datac             ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datac            ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datab            ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.516 ; 0.516        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datad             ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datad            ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datad             ;
; 0.517 ; 0.517        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.519 ; 0.519        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datad             ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.520 ; 0.520        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datad             ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datad            ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|datad             ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.522 ; 0.522        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datad                 ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.480 ; 0.480        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.483 ; 0.483        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.484 ; 0.484        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.485 ; 0.485        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.487 ; 0.487        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.488 ; 0.488        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.491 ; 0.491        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.494 ; 0.494        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datac          ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.495 ; 0.495        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datad          ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datad            ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.496 ; 0.496        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datac          ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datac            ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.498 ; 0.498        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.502 ; 0.502        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datad            ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datac            ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.504 ; 0.504        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datac          ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datad          ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datac          ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.510 ; 0.510        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.512 ; 0.512        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.513 ; 0.513        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.516 ; 0.516        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.519 ; 0.519        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.537 ; 0.537        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 1.442 ; 1.598 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 2.282 ; 2.503 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; -0.685 ; -0.768 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; -0.226 ; -0.355 ; Rise       ; cpu_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 10.088 ; 9.678  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 10.088 ; 9.678  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 9.531  ; 9.347  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 8.743  ; 8.432  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 8.309  ; 8.334  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 13.225 ; 12.718 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 10.152 ; 9.713  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 7.967  ; 7.840  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 10.152 ; 9.713  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 8.329  ; 8.206  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 8.272  ; 8.127  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 7.957  ; 7.837  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 9.562  ; 9.389  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 8.186  ; 8.031  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 9.562  ; 9.389  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 8.181  ; 8.046  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 8.200  ; 8.053  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 9.482  ; 9.265  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 8.626  ; 8.470  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 8.626  ; 8.470  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 8.259  ; 8.132  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 9.735  ; 9.624  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 7.231  ; 7.221  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 9.735  ; 9.624  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 9.483  ; 9.283  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 8.325  ; 8.281  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 7.231  ; 7.218  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 12.028 ; 11.925 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 10.455 ; 10.433 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 11.367 ; 11.380 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 10.654 ; 10.537 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 12.028 ; 11.925 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 11.773 ; 11.421 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 10.592 ; 10.374 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 11.877 ; 11.593 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 10.392 ; 10.300 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 11.067 ; 10.935 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 11.888 ; 11.676 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 10.070 ; 9.883  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 11.342 ; 11.132 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 9.801  ; 9.700  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 9.687  ; 9.649  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 10.652 ; 10.507 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 10.042 ; 9.990  ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 8.737  ; 8.560  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 9.153  ; 8.973  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 8.403  ; 8.111  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 9.153  ; 8.973  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 8.630  ; 8.291  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 8.639  ; 8.321  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 8.156  ; 7.896  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 7.575  ; 7.571  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[6]   ; cpu_clk                                    ; 8.406  ; 8.095  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[7]   ; cpu_clk                                    ; 8.466  ; 8.370  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 8.306  ; 8.248  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.251  ; 4.399  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.285  ; 4.435  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 11.320 ; 11.023 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 9.510  ; 9.307  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 9.246  ; 9.116  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 10.202 ; 9.921  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 8.239  ; 8.100  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 9.805  ; 9.639  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 8.203  ; 8.130  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 9.804  ; 9.396  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 8.162  ; 8.071  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 8.870  ; 8.657  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 9.650  ; 9.366  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 8.517  ; 8.368  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 10.389 ; 9.922  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 11.320 ; 11.023 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 9.664  ; 9.634  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 8.295  ; 8.188  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 8.124  ; 8.038  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 12.094 ; 11.989 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 10.574 ; 10.457 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 10.601 ; 10.477 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 10.073 ; 9.962  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 12.094 ; 11.989 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 11.590 ; 11.267 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 10.819 ; 10.655 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 11.705 ; 11.362 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 10.395 ; 10.303 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 11.097 ; 10.965 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 11.881 ; 11.667 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 9.676  ; 9.546  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 11.303 ; 11.099 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 10.842 ; 10.405 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 10.698 ; 10.562 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 7.461  ; 7.421  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 8.814  ; 8.667  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 8.514  ; 8.343  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 9.818  ; 9.606  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 8.776  ; 8.502  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 9.355  ; 9.146  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 8.285  ; 8.157  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 7.933  ; 7.875  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 8.707  ; 8.763  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 10.698 ; 10.562 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 8.573  ; 8.423  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 8.874  ; 8.716  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 8.506  ; 8.346  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 8.056  ; 8.018  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 8.598  ; 8.444  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 7.167  ; 7.134  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 10.844 ; 10.583 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 9.350  ; 9.092  ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 8.840  ; 8.761  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 10.083 ; 9.748  ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 7.764  ; 7.691  ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 9.424  ; 9.329  ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 9.575  ; 9.535  ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 9.813  ; 9.406  ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 8.142  ; 8.051  ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 9.410  ; 9.152  ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 9.363  ; 9.093  ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 8.555  ; 8.399  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 10.844 ; 10.319 ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 10.816 ; 10.583 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 9.634  ; 9.604  ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 8.189  ; 8.124  ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 8.624  ; 8.462  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.251  ; 4.399  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.285  ; 4.435  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 4.749  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 4.749  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 14.204 ; 13.741 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.766 ; 12.390 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.943 ; 10.817 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.497 ; 11.274 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.121 ; 11.849 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.030 ; 10.820 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.405 ; 11.001 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.685 ; 11.534 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.203 ; 10.997 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.532 ; 11.237 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.766 ; 12.390 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.033 ; 10.797 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.854 ; 10.751 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.441 ; 11.179 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.857  ; 9.711  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.779  ; 9.686  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.252 ; 10.161 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.483 ; 10.300 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 4.713  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 4.713  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.538 ; 11.262 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.570 ; 10.565 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.681 ; 10.633 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.094 ; 9.976  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.603 ; 10.575 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.538 ; 11.205 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.243 ; 10.082 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.238 ; 11.038 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.801  ; 9.637  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.722 ; 10.535 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.489 ; 11.262 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.841  ; 9.723  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.157 ; 10.966 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.370 ; 11.061 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.543  ; 9.337  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.486  ; 9.285  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.939  ; 8.762  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.931 ; 10.684 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.150 ; 10.823 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.812 ; 10.556 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.697  ; 9.462  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.517 ; 10.264 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.494  ; 9.417  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.501 ; 10.503 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.105  ; 8.961  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.370 ; 11.061 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.482 ; 11.253 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.689 ; 10.589 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.915  ; 9.730  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.513  ; 9.401  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.669 ; 10.639 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.355 ; 11.051 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.470 ; 10.363 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.066 ; 10.807 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.804  ; 9.640  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.752 ; 10.565 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.482 ; 11.253 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.447  ; 9.386  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.118 ; 10.933 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 9.176  ; 8.998  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 9.712  ; 9.317  ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 9.176  ; 8.998  ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 8.421  ; 8.122  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 8.002  ; 8.025  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 12.723 ; 12.234 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 7.675  ; 7.553  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 7.675  ; 7.553  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 9.774  ; 9.351  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 8.022  ; 7.904  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 7.968  ; 7.827  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 7.663  ; 7.547  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 7.878  ; 7.734  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 7.884  ; 7.734  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 9.204  ; 9.037  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 7.878  ; 7.747  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 7.897  ; 7.755  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 9.129  ; 8.920  ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 7.953  ; 7.831  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 8.307  ; 8.157  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 7.953  ; 7.831  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 6.968  ; 6.958  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 6.968  ; 6.958  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 9.373  ; 9.266  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 9.130  ; 8.937  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 8.017  ; 7.974  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 6.968  ; 6.955  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 8.372  ; 8.261  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 9.352  ; 9.292  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 9.784  ; 9.784  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 9.077  ; 8.967  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 10.234 ; 10.190 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 10.555 ; 10.185 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 9.463  ; 9.357  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 10.454 ; 10.260 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 8.372  ; 8.261  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 9.636  ; 9.473  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 10.413 ; 10.198 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 8.709  ; 8.588  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 10.290 ; 10.139 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 8.593  ; 8.434  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 8.574  ; 8.482  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 9.533  ; 9.259  ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 8.731  ; 8.574  ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 8.413  ; 8.242  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 7.300  ; 7.295  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 8.095  ; 7.814  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 8.812  ; 8.637  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 8.313  ; 7.987  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 8.322  ; 8.015  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 7.859  ; 7.608  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 7.300  ; 7.295  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[6]   ; cpu_clk                                    ; 8.099  ; 7.799  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[7]   ; cpu_clk                                    ; 8.154  ; 8.061  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 8.000  ; 7.944  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.116  ; 4.260  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.150  ; 4.296  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 7.836  ; 7.753  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 9.168  ; 8.973  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 8.913  ; 8.789  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 9.832  ; 9.563  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 7.947  ; 7.814  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 9.449  ; 9.290  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 7.915  ; 7.844  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 9.451  ; 9.060  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 7.876  ; 7.789  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 8.553  ; 8.348  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 9.303  ; 9.030  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 8.213  ; 8.070  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 10.014 ; 9.564  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 10.907 ; 10.621 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 9.317  ; 9.288  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 8.003  ; 7.900  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 7.836  ; 7.753  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 8.332  ; 8.264  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 9.468  ; 9.317  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 9.000  ; 8.867  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 8.520  ; 8.416  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 10.300 ; 10.255 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 10.383 ; 10.041 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 9.683  ; 9.629  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 10.288 ; 10.037 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 8.376  ; 8.264  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 9.666  ; 9.503  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 10.405 ; 10.189 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 8.332  ; 8.265  ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 10.253 ; 10.108 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 10.431 ; 10.011 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 6.908  ; 6.875  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 7.188  ; 7.148  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 8.486  ; 8.344  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 8.201  ; 8.035  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 9.451  ; 9.247  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 8.452  ; 8.189  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 9.005  ; 8.804  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 7.978  ; 7.856  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 7.644  ; 7.587  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 8.430  ; 8.485  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 10.342 ; 10.213 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 8.257  ; 8.112  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 8.547  ; 8.394  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 8.192  ; 8.038  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 7.760  ; 7.723  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 8.280  ; 8.131  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 6.908  ; 6.875  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 7.490  ; 7.420  ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 9.014  ; 8.766  ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 8.525  ; 8.449  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 9.718  ; 9.397  ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 7.490  ; 7.420  ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 9.085  ; 8.994  ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 9.276  ; 9.241  ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 9.461  ; 9.069  ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 7.856  ; 7.769  ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 9.072  ; 8.825  ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 9.027  ; 8.767  ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 8.250  ; 8.101  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 10.450 ; 9.946  ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 10.422 ; 10.199 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 9.287  ; 9.258  ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 7.896  ; 7.834  ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 8.317  ; 8.162  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.116  ; 4.260  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.150  ; 4.296  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 4.564  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 4.564  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.917 ; 11.600 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.376  ; 9.286  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.493 ; 10.371 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.022 ; 10.807 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.668 ; 11.409 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.575 ; 10.372 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.937 ; 10.548 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.206 ; 11.059 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.740 ; 10.541 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.056 ; 10.772 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.240 ; 11.878 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.579 ; 10.351 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.406 ; 10.306 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.948 ; 10.696 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.449  ; 9.308  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.376  ; 9.286  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 9.831  ; 9.742  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.049 ; 9.873  ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 4.528  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 4.528  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.417  ; 9.257  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.134 ; 10.045 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.674  ; 9.744  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.493  ; 9.422  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.082 ; 10.025 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.080 ; 10.759 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.840  ; 9.681  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.798 ; 10.602 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.417  ; 9.257  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.302 ; 10.118 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.038 ; 10.814 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.452  ; 9.337  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.714 ; 10.531 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.588  ; 8.417  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.167  ; 8.969  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.111  ; 8.917  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.588  ; 8.417  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.499 ; 10.261 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.712 ; 10.397 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.385 ; 10.139 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.315  ; 9.089  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.102 ; 9.858  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.120  ; 9.045  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.133 ; 10.137 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.747  ; 8.608  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.921 ; 10.624 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.890  ; 8.827  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.250 ; 10.070 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.890  ; 8.827  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 8.936  ; 8.871  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.148 ; 10.090 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.908 ; 10.615 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.060 ; 9.953  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.632 ; 10.379 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.421  ; 9.260  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.332 ; 10.148 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.030 ; 10.805 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.075  ; 9.014  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.677 ; 10.500 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Enable Times                                                           ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.377  ; 8.289  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.709  ; 9.640  ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.308  ; 9.239  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.789  ; 9.720  ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 9.068  ; 8.999  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 9.021  ; 8.952  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 10.455 ; 10.439 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 8.696  ; 8.608  ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.377  ; 8.289  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.355  ; 9.286  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.789  ; 9.720  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 9.005  ; 8.936  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.675  ; 8.587  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.425  ; 8.356  ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 9.042  ; 8.973  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.895  ; 8.840  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.308  ; 9.239  ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                   ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.090  ; 8.002  ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.330  ; 9.261  ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.945  ; 8.876  ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.407  ; 9.338  ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.715  ; 8.646  ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.670  ; 8.601  ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 10.094 ; 10.078 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 8.396  ; 8.308  ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.090  ; 8.002  ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.990  ; 8.921  ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.407  ; 9.338  ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.655  ; 8.586  ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.376  ; 8.288  ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.097  ; 8.028  ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 8.690  ; 8.621  ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.583  ; 8.528  ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 8.945  ; 8.876  ; Rise       ; cpu_clk         ;
+-----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 8.249     ; 8.337     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.400     ; 9.469     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 9.069     ; 9.138     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.518     ; 9.587     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.865     ; 8.934     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.923     ; 8.992     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 10.280    ; 10.296    ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 8.536     ; 8.624     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 8.249     ; 8.337     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 9.147     ; 9.216     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.518     ; 9.587     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.782     ; 8.851     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.529     ; 8.617     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 8.316     ; 8.385     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 8.944     ; 9.013     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.768     ; 8.823     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 9.069     ; 9.138     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 7.963     ; 8.051     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 9.031     ; 9.100     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 8.713     ; 8.782     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 9.144     ; 9.213     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 8.518     ; 8.587     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 8.573     ; 8.642     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 9.925     ; 9.941     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 8.239     ; 8.327     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 7.963     ; 8.051     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 8.788     ; 8.857     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 9.144     ; 9.213     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 8.438     ; 8.507     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 8.233     ; 8.321     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 7.991     ; 8.060     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 8.593     ; 8.662     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 8.459     ; 8.514     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 8.713     ; 8.782     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                  ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -2.243 ; -637.911      ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -1.618 ; -36.934       ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -0.493 ; -3.972        ;
+--------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                   ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -1.735 ; -26.436       ;
; cpu_clk                                    ; -1.557 ; -3.105        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.248  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; cpu_clk ; 0.140 ; 0.000               ;
+---------+-------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; cpu_clk ; 0.562 ; 0.000              ;
+---------+-------+--------------------+


+---------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                    ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; cpu_clk                                    ; -3.000 ; -490.541      ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0.290  ; 0.000         ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.388  ; 0.000         ;
+--------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'cpu_clk'                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                                     ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -2.243 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; datapath:Unit1|reg_file:U2|tmp_rf[6][10]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.352     ; 1.868      ;
; -2.183 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                             ; datapath:Unit1|reg_file:U2|RFr1[5]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.100     ; 2.955      ;
; -2.173 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                             ; datapath:Unit1|reg_file:U2|RFr1[13]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.100     ; 2.945      ;
; -2.119 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                             ; datapath:Unit1|reg_file:U2|RFr1[8]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.100     ; 2.891      ;
; -2.090 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                             ; datapath:Unit1|reg_file:U2|RFr1[7]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.100     ; 2.862      ;
; -2.086 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                             ; datapath:Unit1|reg_file:U2|RFr1[8]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.100     ; 2.858      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.083 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.325     ; 1.735      ;
; -2.076 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[12][5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.424     ; 1.629      ;
; -2.076 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[0][5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.424     ; 1.629      ;
; -2.069 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[4][5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.421     ; 1.625      ;
; -2.062 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                             ; datapath:Unit1|reg_file:U2|RFr1[1]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.100     ; 2.834      ;
; -2.062 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[7][5]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.421     ; 1.618      ;
; -2.057 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; datapath:Unit1|reg_file:U2|tmp_rf[6][10]    ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.199     ; 2.845      ;
; -2.041 ; datapath:Unit1|alu:U3|alu_tmp[3]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[12][3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.359     ; 1.659      ;
; -2.039 ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE                                        ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.038     ; 2.988      ;
; -2.039 ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE                                        ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.038     ; 2.988      ;
; -2.039 ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE                                        ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.038     ; 2.988      ;
; -2.039 ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE                                        ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1] ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.038     ; 2.988      ;
; -2.037 ; datapath:Unit1|alu:U3|alu_tmp[3]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[0][3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.359     ; 1.655      ;
; -2.035 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                             ; datapath:Unit1|reg_file:U2|RFr1[0]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.100     ; 2.807      ;
; -2.016 ; datapath:Unit1|alu:U3|alu_tmp[3]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[4][3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.351     ; 1.642      ;
; -2.016 ; ctrl_unit:Unit0|IR:U2|IRout[10]                                                         ; datapath:Unit1|reg_file:U2|tmp_rf[6][10]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.500        ; -0.943     ; 1.550      ;
; -2.015 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                             ; datapath:Unit1|reg_file:U2|RFr1[1]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.100     ; 2.787      ;
; -2.013 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                             ; datapath:Unit1|reg_file:U2|RFr1[9]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.100     ; 2.785      ;
; -1.997 ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                             ; datapath:Unit1|reg_file:U2|RFr1[5]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.100     ; 2.769      ;
; -1.997 ; datapath:Unit1|alu:U3|alu_tmp[8]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[7][8]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.421     ; 1.553      ;
; -1.996 ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                             ; datapath:Unit1|reg_file:U2|RFr2[2]          ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.035     ; 2.948      ;
; -1.996 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[5][1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.334     ; 1.639      ;
; -1.993 ; datapath:Unit1|alu:U3|alu_tmp[1]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[7][1]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.334     ; 1.636      ;
; -1.991 ; datapath:Unit1|alu:U3|alu_tmp[3]                                                        ; datapath:Unit1|reg_file:U2|tmp_rf[3][3]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.355     ; 1.613      ;
; -1.988 ; datapath:Unit1|alu:U3|alu_tmp[13]                                                       ; datapath:Unit1|reg_file:U2|tmp_rf[15][13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.421     ; 1.544      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.981 ; datapath:Unit1|alu:U3|alu_tmp[6]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.348     ; 1.610      ;
; -1.980 ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                             ; datapath:Unit1|reg_file:U2|RFr2[14]         ; cpu_clk                                    ; cpu_clk     ; 1.000        ; -0.031     ; 2.936      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.980 ; datapath:Unit1|alu:U3|alu_tmp[5]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.413     ; 1.544      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.979 ; datapath:Unit1|alu:U3|alu_tmp[2]                                                        ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]            ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.329     ; 1.627      ;
; -1.976 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.349     ; 1.604      ;
; -1.976 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.349     ; 1.604      ;
; -1.976 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.349     ; 1.604      ;
; -1.976 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.349     ; 1.604      ;
; -1.976 ; datapath:Unit1|alu:U3|alu_tmp[10]                                                       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]             ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 1.000        ; -1.349     ; 1.604      ;
+--------+-----------------------------------------------------------------------------------------+---------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                  ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                               ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -1.618 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.176      ; 3.209      ;
; -1.614 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.176      ; 3.205      ;
; -1.614 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.175      ; 3.204      ;
; -1.592 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.135      ; 3.219      ;
; -1.588 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.135      ; 3.215      ;
; -1.588 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.134      ; 3.214      ;
; -1.585 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.174      ; 3.174      ;
; -1.579 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.171      ; 3.165      ;
; -1.574 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.171      ; 3.160      ;
; -1.572 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.171      ; 3.158      ;
; -1.567 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.171      ; 3.153      ;
; -1.559 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.133      ; 3.184      ;
; -1.553 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.130      ; 3.175      ;
; -1.552 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.171      ; 3.138      ;
; -1.548 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.130      ; 3.170      ;
; -1.547 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.171      ; 3.133      ;
; -1.546 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.130      ; 3.168      ;
; -1.544 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.171      ; 3.130      ;
; -1.542 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.171      ; 3.128      ;
; -1.541 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.130      ; 3.163      ;
; -1.526 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.130      ; 3.148      ;
; -1.521 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.130      ; 3.143      ;
; -1.518 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.130      ; 3.140      ;
; -1.516 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.130      ; 3.138      ;
; -1.482 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.070      ; 3.104      ;
; -1.478 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.070      ; 3.100      ;
; -1.478 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.069      ; 3.099      ;
; -1.474 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.072      ; 3.100      ;
; -1.470 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.072      ; 3.096      ;
; -1.470 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.071      ; 3.095      ;
; -1.451 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.172      ; 3.038      ;
; -1.449 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.068      ; 3.069      ;
; -1.443 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.065      ; 3.060      ;
; -1.441 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.070      ; 3.065      ;
; -1.438 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.172      ; 3.025      ;
; -1.438 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.065      ; 3.055      ;
; -1.436 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.065      ; 3.053      ;
; -1.435 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.067      ; 3.056      ;
; -1.431 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.079      ; 3.059      ;
; -1.431 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.065      ; 3.048      ;
; -1.430 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.067      ; 3.051      ;
; -1.429 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.174      ; 3.018      ;
; -1.429 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[14] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.172      ; 3.016      ;
; -1.428 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.067      ; 3.049      ;
; -1.427 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.079      ; 3.055      ;
; -1.427 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.078      ; 3.054      ;
; -1.425 ; datapath:Unit1|reg_file:U2|RFr2[3]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.131      ; 3.048      ;
; -1.423 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.140      ; 3.055      ;
; -1.423 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.067      ; 3.044      ;
; -1.419 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.140      ; 3.051      ;
; -1.419 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.139      ; 3.050      ;
; -1.416 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.065      ; 3.033      ;
; -1.412 ; datapath:Unit1|reg_file:U2|RFr2[4]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.131      ; 3.035      ;
; -1.411 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.065      ; 3.028      ;
; -1.408 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.065      ; 3.025      ;
; -1.408 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.067      ; 3.029      ;
; -1.406 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[10] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.065      ; 3.023      ;
; -1.403 ; datapath:Unit1|reg_file:U2|RFr2[2]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.133      ; 3.028      ;
; -1.403 ; datapath:Unit1|reg_file:U2|RFr2[8]  ; datapath:Unit1|alu:U3|mult_result[1]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.131      ; 3.026      ;
; -1.403 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.067      ; 3.024      ;
; -1.400 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.067      ; 3.021      ;
; -1.398 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[2]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.067      ; 3.019      ;
; -1.398 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.077      ; 3.024      ;
; -1.392 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.074      ; 3.015      ;
; -1.391 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|alu_tmp[15]     ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.149      ; 3.063      ;
; -1.390 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.073      ; 3.015      ;
; -1.390 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.138      ; 3.020      ;
; -1.387 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.074      ; 3.010      ;
; -1.386 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.073      ; 3.011      ;
; -1.386 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.072      ; 3.010      ;
; -1.385 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.074      ; 3.008      ;
; -1.384 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.135      ; 3.011      ;
; -1.380 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.074      ; 3.003      ;
; -1.379 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.135      ; 3.006      ;
; -1.377 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.135      ; 3.004      ;
; -1.372 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.135      ; 2.999      ;
; -1.365 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.073      ; 3.086      ;
; -1.365 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.074      ; 2.988      ;
; -1.361 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.073      ; 3.082      ;
; -1.361 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.072      ; 3.081      ;
; -1.360 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.074      ; 2.983      ;
; -1.357 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.074      ; 2.980      ;
; -1.357 ; datapath:Unit1|reg_file:U2|RFr2[14] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.135      ; 2.984      ;
; -1.357 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.071      ; 2.980      ;
; -1.355 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[8]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.074      ; 2.978      ;
; -1.352 ; datapath:Unit1|reg_file:U2|RFr2[10] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.135      ; 2.979      ;
; -1.351 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.068      ; 2.971      ;
; -1.349 ; datapath:Unit1|reg_file:U2|RFr2[1]  ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.135      ; 2.976      ;
; -1.347 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.081      ; 3.075      ;
; -1.347 ; datapath:Unit1|reg_file:U2|RFr2[12] ; datapath:Unit1|alu:U3|mult_result[12] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.135      ; 2.974      ;
; -1.346 ; datapath:Unit1|reg_file:U2|RFr2[15] ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.082      ; 2.982      ;
; -1.346 ; datapath:Unit1|reg_file:U2|RFr2[9]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.068      ; 2.966      ;
; -1.344 ; datapath:Unit1|reg_file:U2|RFr2[5]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.068      ; 2.964      ;
; -1.343 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.081      ; 3.071      ;
; -1.343 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[15] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.080      ; 3.070      ;
; -1.342 ; datapath:Unit1|reg_file:U2|RFr2[0]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.082      ; 2.978      ;
; -1.342 ; datapath:Unit1|reg_file:U2|RFr2[6]  ; datapath:Unit1|alu:U3|mult_result[4]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.081      ; 2.977      ;
; -1.339 ; datapath:Unit1|reg_file:U2|RFr2[7]  ; datapath:Unit1|alu:U3|mult_result[11] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.068      ; 2.959      ;
; -1.332 ; datapath:Unit1|reg_file:U2|RFr2[11] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.071      ; 3.051      ;
; -1.326 ; datapath:Unit1|reg_file:U2|RFr2[13] ; datapath:Unit1|alu:U3|mult_result[0]  ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 1.000        ; 1.068      ; 3.042      ;
+--------+-------------------------------------+---------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; -0.493 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.525      ; 1.040      ;
; -0.329 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.520      ; 0.886      ;
; -0.324 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.597      ; 0.878      ;
; -0.305 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.616      ; 0.883      ;
; -0.292 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.619      ; 0.832      ;
; -0.282 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.618      ; 0.814      ;
; -0.268 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.617      ; 0.855      ;
; -0.245 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.607      ; 0.817      ;
; -0.235 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.610      ; 0.820      ;
; -0.228 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.616      ; 0.819      ;
; -0.228 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.623      ; 0.827      ;
; -0.217 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.627      ; 0.819      ;
; -0.212 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.622      ; 0.817      ;
; -0.204 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.629      ; 0.810      ;
; -0.071 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.609      ; 0.643      ;
; -0.039 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; 0.500        ; 0.617      ; 0.633      ;
+--------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                                                                                                             ;
+--------+-------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                               ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -1.735 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.007      ; 1.377      ;
; -1.628 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.942      ; 1.419      ;
; -1.615 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.007      ; 1.497      ;
; -1.531 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.007      ; 1.581      ;
; -1.529 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.927      ; 1.503      ;
; -1.510 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.923      ; 1.518      ;
; -1.497 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.919      ; 1.527      ;
; -1.475 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.943      ; 1.573      ;
; -1.426 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.944      ; 1.623      ;
; -1.420 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 3.046      ; 1.731      ;
; -1.374 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.942      ; 1.673      ;
; -1.340 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.980      ; 1.745      ;
; -1.312 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.921      ; 1.714      ;
; -1.237 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.943      ; 1.811      ;
; -1.141 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.925      ; 1.889      ;
; -1.137 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[5]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.007      ; 1.495      ;
; -1.121 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 2.923      ; 1.907      ;
; -1.032 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[3]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.942      ; 1.535      ;
; -0.996 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[8]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.007      ; 1.636      ;
; -0.989 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[2]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.923      ; 1.559      ;
; -0.984 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[13]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.007      ; 1.648      ;
; -0.970 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[1]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.919      ; 1.574      ;
; -0.936 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[10]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.943      ; 1.632      ;
; -0.905 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[4]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.944      ; 1.664      ;
; -0.871 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[11]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 3.046      ; 1.800      ;
; -0.853 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[7]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.927      ; 1.699      ;
; -0.847 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[6]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.942      ; 1.720      ;
; -0.791 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[12]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.921      ; 1.755      ;
; -0.788 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[14]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.980      ; 1.817      ;
; -0.703 ; datapath:Unit1|reg_file:U2|RFr2[11]             ; datapath:Unit1|alu:U3|alu_tmp[11]     ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.461      ; 0.788      ;
; -0.656 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[9]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.943      ; 1.912      ;
; -0.595 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.923      ; 1.953      ;
; -0.560 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]      ; datapath:Unit1|alu:U3|alu_tmp[15]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -0.500       ; 2.925      ; 1.990      ;
; -0.509 ; datapath:Unit1|reg_file:U2|RFr2[3]              ; datapath:Unit1|alu:U3|alu_tmp[3]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.355      ; 0.876      ;
; -0.468 ; datapath:Unit1|reg_file:U2|RFr2[5]              ; datapath:Unit1|alu:U3|alu_tmp[5]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.418      ; 0.980      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[0]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[1]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[2]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[3]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[4]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[5]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[6]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[7]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[8]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[9]              ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[10]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[11]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[12]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[13]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[14]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.444 ; datapath:Unit1|reg_file:U2|RFr1[15]             ; datapath:Unit1|alu:U3|mult_result[13] ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.294      ; 0.880      ;
; -0.424 ; datapath:Unit1|reg_file:U2|RFr1[5]~_Duplicate_1 ; datapath:Unit1|alu:U3|alu_tmp[5]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.421      ; 1.027      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[0]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[1]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[2]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[3]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[4]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[5]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[6]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[7]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[8]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[9]              ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[10]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[11]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[12]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[13]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[14]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.386 ; datapath:Unit1|reg_file:U2|RFr1[15]             ; datapath:Unit1|alu:U3|mult_result[6]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.393      ; 1.037      ;
; -0.354 ; datapath:Unit1|reg_file:U2|RFr2[1]              ; datapath:Unit1|alu:U3|alu_tmp[1]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.330      ; 1.006      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[0]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[1]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[2]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[3]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[4]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[5]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[6]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[7]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[8]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[9]              ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[10]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[11]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[12]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[13]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[14]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.335 ; datapath:Unit1|reg_file:U2|RFr1[15]             ; datapath:Unit1|alu:U3|mult_result[7]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.291      ; 0.986      ;
; -0.333 ; datapath:Unit1|reg_file:U2|RFr2[2]              ; datapath:Unit1|alu:U3|alu_tmp[2]      ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.338      ; 1.035      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[0]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[1]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[2]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[3]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[4]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[5]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[6]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[7]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[8]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[9]              ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[10]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[11]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[12]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
; -0.313 ; datapath:Unit1|reg_file:U2|RFr1[13]             ; datapath:Unit1|alu:U3|mult_result[5]  ; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 0.000        ; 1.313      ; 1.030      ;
+--------+-------------------------------------------------+---------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'cpu_clk'                                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                   ; Launch Clock                               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+
; -1.557 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; 0.000        ; 1.645      ; 0.307      ;
; -1.548 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; 0.000        ; 1.636      ; 0.307      ;
; -1.049 ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk     ; -0.500       ; 1.645      ; 0.315      ;
; -1.040 ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk     ; -0.500       ; 1.636      ; 0.315      ;
; 0.181  ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                 ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                 ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]               ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                 ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                 ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|oe_ctrl                    ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; ctrl_unit:Unit0|controller:U0|state.S_HALT               ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.307      ;
; 0.195  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_IMM_LOADa     ; ctrl_unit:Unit0|controller:U0|cur_state[7]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.320      ;
; 0.201  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.201  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.022      ; 0.307      ;
; 0.204  ; ctrl_unit:Unit0|controller:U0|state.S_INIT               ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.330      ;
; 0.204  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTb        ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.329      ;
; 0.262  ; ctrl_unit:Unit0|controller:U0|state.S_MULTa              ; ctrl_unit:Unit0|controller:U0|state.S_MULTb                                                               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.387      ;
; 0.266  ; ctrl_unit:Unit0|controller:U0|state.S_ADDa               ; ctrl_unit:Unit0|controller:U0|state.S_ADDb                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.391      ;
; 0.291  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a        ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_b                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.416      ;
; 0.298  ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.424      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.425      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.426      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.427      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.428      ;
; 0.302  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.428      ;
; 0.311  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.437      ;
; 0.335  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za            ; ctrl_unit:Unit0|controller:U0|cur_state[5]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.460      ;
; 0.355  ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Za            ; ctrl_unit:Unit0|controller:U0|state.S_JUMP_Zb                                                             ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.479      ;
; 0.358  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.635      ; 2.077      ;
; 0.362  ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM         ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEM_wait                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.486      ;
; 0.370  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 2.090      ;
; 0.371  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INSTa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 2.091      ;
; 0.373  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADb                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.499      ;
; 0.378  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_LOAD_a                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.636      ; 2.098      ;
; 0.382  ; ctrl_unit:Unit0|controller:U0|state.S_SUBT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.298      ; 0.764      ;
; 0.389  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.637      ; 2.110      ;
; 0.390  ; ctrl_unit:Unit0|controller:U0|state.S_MULT               ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.298      ; 0.772      ;
; 0.393  ; datapath:Unit1|reg_file:U2|tmp_rf[15][12]                ; datapath:Unit1|reg_file:U2|RFr1[12]~_Duplicate_1                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.518      ;
; 0.400  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_LOADa        ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.525      ;
; 0.404  ; ctrl_unit:Unit0|controller:U0|state.S_ADD                ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.299      ; 0.787      ;
; 0.405  ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                   ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.235      ; 0.744      ;
; 0.406  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_IMM_LOADa     ; ctrl_unit:Unit0|controller:U0|cur_state[6]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.531      ;
; 0.415  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEb                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.638      ; 2.137      ;
; 0.427  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADa     ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOADb                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.552      ;
; 0.437  ; datapath:Unit1|reg_file:U2|tmp_rf[15][13]                ; datapath:Unit1|reg_file:U2|RFr1[13]~_Duplicate_1                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.562      ;
; 0.438  ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                 ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.563      ;
; 0.448  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST         ; ctrl_unit:Unit0|controller:U0|jmpen_ctrl                                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.039      ; 0.571      ;
; 0.448  ; ctrl_unit:Unit0|controller:U0|state.S_FETCH_INST         ; ctrl_unit:Unit0|controller:U0|oe_ctrl                                                                     ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.039      ; 0.571      ;
; 0.448  ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.574      ;
; 0.449  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEb                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.638      ; 2.171      ;
; 0.449  ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.575      ;
; 0.449  ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.575      ;
; 0.450  ; ctrl_unit:Unit0|controller:U0|state.S_SUBT               ; ctrl_unit:Unit0|controller:U0|state.S_SUBTa                                                               ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.039      ; 0.573      ;
; 0.451  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_OUTPUT_MEMa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.638      ; 2.173      ;
; 0.457  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait ; ctrl_unit:Unit0|controller:U0|cur_state[4]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.040      ; 0.581      ;
; 0.458  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.584      ;
; 0.458  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.584      ;
; 0.459  ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.585      ;
; 0.460  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.586      ;
; 0.461  ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.587      ;
; 0.461  ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.587      ;
; 0.462  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_b                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.638      ; 2.184      ;
; 0.462  ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                          ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.588      ;
; 0.463  ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.589      ;
; 0.463  ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                         ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.042      ; 0.589      ;
; 0.470  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_SAVEa                                                      ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.635      ; 2.189      ;
; 0.477  ; ctrl_unit:Unit0|controller:U0|state.S_IMM_LOADa          ; ctrl_unit:Unit0|controller:U0|cur_state[4]                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.602      ;
; 0.480  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST        ; ctrl_unit:Unit0|controller:U0|state.S_HALT                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.043      ; 0.607      ;
; 0.486  ; cpu_clk                                                  ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE_a                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 1.635      ; 2.205      ;
; 0.489  ; ctrl_unit:Unit0|controller:U0|big_addr                   ; ctrl_unit:Unit0|controller:U0|big_addr                                                                    ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.614      ;
; 0.496  ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD      ; ctrl_unit:Unit0|controller:U0|state.S_REG_ADDR_LOAD_wait                                                  ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.037      ; 0.617      ;
; 0.498  ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa        ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVEa                                                         ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.041      ; 0.623      ;
; 0.499  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST        ; ctrl_unit:Unit0|controller:U0|state.S_SHORT_SAVE                                                          ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.043      ; 0.626      ;
; 0.499  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST        ; ctrl_unit:Unit0|controller:U0|state.S_MULT                                                                ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.043      ; 0.626      ;
; 0.499  ; ctrl_unit:Unit0|controller:U0|state.S_DECODE_INST        ; ctrl_unit:Unit0|controller:U0|state.S_LONG_SAVE                                                           ; cpu_clk                                    ; cpu_clk     ; 0.000        ; 0.043      ; 0.626      ;
+--------+----------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                                                                                                                  ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                               ; To Node                           ; Launch Clock ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+
; 0.248 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]  ; ctrl_unit:Unit0|IR:U2|dir_addr[5] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.787      ; 0.565      ;
; 0.265 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11] ; ctrl_unit:Unit0|IR:U2|IRout[11]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.777      ; 0.572      ;
; 0.387 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]  ; ctrl_unit:Unit0|IR:U2|dir_addr[2] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.798      ; 0.715      ;
; 0.395 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]  ; ctrl_unit:Unit0|IR:U2|dir_addr[4] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.798      ; 0.723      ;
; 0.399 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]  ; ctrl_unit:Unit0|IR:U2|dir_addr[0] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.791      ; 0.720      ;
; 0.404 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10] ; ctrl_unit:Unit0|IR:U2|IRout[10]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.792      ; 0.726      ;
; 0.405 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15] ; ctrl_unit:Unit0|IR:U2|IRout[15]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.788      ; 0.723      ;
; 0.409 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]  ; ctrl_unit:Unit0|IR:U2|dir_addr[3] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.784      ; 0.723      ;
; 0.412 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]  ; ctrl_unit:Unit0|IR:U2|dir_addr[1] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.779      ; 0.721      ;
; 0.414 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]  ; ctrl_unit:Unit0|IR:U2|dir_addr[7] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.777      ; 0.721      ;
; 0.419 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14] ; ctrl_unit:Unit0|IR:U2|IRout[14]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.789      ; 0.738      ;
; 0.440 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]  ; ctrl_unit:Unit0|IR:U2|IRout[9]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.787      ; 0.757      ;
; 0.458 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]  ; ctrl_unit:Unit0|IR:U2|IRout[8]    ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.786      ; 0.774      ;
; 0.475 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12] ; ctrl_unit:Unit0|IR:U2|IRout[12]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.766      ; 0.771      ;
; 0.568 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]  ; ctrl_unit:Unit0|IR:U2|dir_addr[6] ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.685      ; 0.783      ;
; 0.695 ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13] ; ctrl_unit:Unit0|IR:U2|IRout[13]   ; cpu_clk      ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; -0.500       ; 0.691      ; 0.916      ;
+-------+-----------------------------------------------------------------------------------------+-----------------------------------+--------------+-----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'cpu_clk'                                                                                                                  ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
; 0.140 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 1.000        ; -0.042     ; 0.805      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'cpu_clk'                                                                                                                   ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[10] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[11] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]  ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[12] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[13] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[14] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
; 0.562 ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl ; ctrl_unit:Unit0|PC:U1|tmp_PC[15] ; cpu_clk      ; cpu_clk     ; 0.000        ; 0.042      ; 0.688      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'cpu_clk'                                                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock   ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; cpu_clk ; Rise       ; cpu_clk                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[0]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[10]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[11]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[12]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[13]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[14]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[15]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[1]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[2]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[3]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[4]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[5]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[6]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[7]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[8]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|q_a[9]                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a0~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a10~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a12~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_re_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a14~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a2~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a4~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a6~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_datain_reg0   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_re_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; MainMemory:Unit2|altsyncram:altsyncram_component|altsyncram_fos3:auto_generated|ram_block1a8~porta_we_reg        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[0]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[10]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[11]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[12]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[13]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[14]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[15]                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[1]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[2]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[3]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[4]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[5]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[6]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[7]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[8]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|PC:U1|tmp_PC[9]                                                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mre_ctrl                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[0]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Ms_ctrl[1]                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|Mwe_ctrl                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCclr_ctrl                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|PCinc_ctrl                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1a_ctrl[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr1e_ctrl                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[0]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[1]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[2]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2a_ctrl[3]                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFr2e_ctrl                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFs_ctrl[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwa_ctrl[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|RFwe_ctrl                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|big_addr                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[0]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[1]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[2]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[3]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[4]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[5]                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; cpu_clk ; Rise       ; ctrl_unit:Unit0|controller:U0|cur_state[6]                                                                       ;
+--------+--------------+----------------+------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|IRld_ctrl'                                                                   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.290 ; 0.290        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.291 ; 0.291        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.292 ; 0.292        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.293 ; 0.293        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.293 ; 0.293        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.293 ; 0.293        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datac            ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.294 ; 0.294        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datac          ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.294 ; 0.294        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datac          ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.297 ; 0.297        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.297 ; 0.297        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datad            ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datad          ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.336 ; 0.336        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl|q                ;
; 0.658 ; 0.658        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|inclk[0] ;
; 0.658 ; 0.658        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U0|IRld_ctrl~clkctrl|outclk   ;
; 0.686 ; 0.686        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[13]     ;
; 0.686 ; 0.686        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[6]   ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[13]|datad            ;
; 0.690 ; 0.690        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[6]|datad          ;
; 0.695 ; 0.695        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[7]|datac          ;
; 0.696 ; 0.696        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[12]|datac            ;
; 0.697 ; 0.697        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[10]|datac            ;
; 0.697 ; 0.697        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[1]|datac          ;
; 0.698 ; 0.698        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[11]|datac            ;
; 0.698 ; 0.698        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[14]|datac            ;
; 0.698 ; 0.698        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[15]|datac            ;
; 0.698 ; 0.698        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[0]|datac          ;
; 0.698 ; 0.698        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[2]|datac          ;
; 0.698 ; 0.698        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[3]|datac          ;
; 0.698 ; 0.698        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[5]|datac          ;
; 0.698 ; 0.698        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[7]   ;
; 0.699 ; 0.699        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[8]|datac             ;
; 0.699 ; 0.699        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|IRout[9]|datac             ;
; 0.699 ; 0.699        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Rise       ; Unit0|U2|dir_addr[4]|datac          ;
; 0.699 ; 0.699        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[12]     ;
; 0.700 ; 0.700        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[10]     ;
; 0.700 ; 0.700        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[1]   ;
; 0.701 ; 0.701        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[11]     ;
; 0.701 ; 0.701        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[14]     ;
; 0.701 ; 0.701        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[15]     ;
; 0.701 ; 0.701        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[0]   ;
; 0.701 ; 0.701        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[2]   ;
; 0.701 ; 0.701        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[3]   ;
; 0.701 ; 0.701        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[5]   ;
; 0.702 ; 0.702        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[8]      ;
; 0.702 ; 0.702        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|IRout[9]      ;
; 0.702 ; 0.702        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|IRld_ctrl ; Fall       ; ctrl_unit:Unit0|IR:U2|dir_addr[4]   ;
+-------+--------------+----------------+------------------+-----------------------------------------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]'                                                                     ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+
; 0.388 ; 0.388        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[11]     ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[13]     ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[5]      ;
; 0.396 ; 0.396        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[8]      ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[11]|datab            ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0|combout               ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[13]|datac            ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[5]|datac             ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[8]|datac             ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[3]|datad             ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[4]|datad             ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[6]|datad             ;
; 0.401 ; 0.401        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[9]|datad             ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[10]|datad            ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[14]     ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux1~0|datad                 ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[14]|datac            ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[7]|datad             ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[3]      ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[4]      ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[0]|datad             ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[15]|datad            ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[2]|datad             ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[10]     ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[6]      ;
; 0.406 ; 0.406        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[9]      ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[12]|datad            ;
; 0.407 ; 0.407        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|alu_tmp[1]|datad             ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[7]      ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[15]     ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[0]      ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[12]     ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[1]      ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|alu_tmp[2]      ;
; 0.426 ; 0.426        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0|combout              ;
; 0.429 ; 0.429        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[6]  ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[14]|datab        ;
; 0.430 ; 0.430        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[3]  ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit1|U3|Mux33~0|datab                ;
; 0.432 ; 0.432        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[6]|datac         ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[12] ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[3]|datac         ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[12]|datac        ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[1]  ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datad         ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|inclk[0]      ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux33~0clkctrl|outclk        ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datad        ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datac         ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datad         ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datad        ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datad         ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datad        ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datad         ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.441 ; 0.441        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.443 ; 0.443        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.444 ; 0.444        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; Unit0|U0|ALUs_ctrl[0]|q               ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|inclk[0]       ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|Mux1~0clkctrl|outclk         ;
; 0.552 ; 0.552        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[9]  ;
; 0.554 ; 0.554        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[10] ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[0]  ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[11] ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[13] ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[2]  ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[7]  ;
; 0.556 ; 0.556        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[9]|datad         ;
; 0.556 ; 0.556        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[5]  ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[14] ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[15] ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[4]  ;
; 0.557 ; 0.557        ; 0.000          ; Low Pulse Width  ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Rise       ; datapath:Unit1|alu:U3|mult_result[8]  ;
; 0.558 ; 0.558        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[10]|datad        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[0]|datad         ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[11]|datad        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[13]|datad        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[1]|datac         ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[2]|datad         ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[7]|datad         ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[5]|datad         ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[15]|datad        ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[4]|datad         ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; Fall       ; Unit1|U3|mult_result[8]|datad         ;
+-------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 0.807 ; 0.983 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 1.344 ; 1.448 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; -0.358 ; -0.539 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; -0.129 ; -0.326 ; Rise       ; cpu_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 5.654 ; 5.926 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 5.654 ; 5.926 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 5.446 ; 5.709 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 4.939 ; 5.161 ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 4.845 ; 5.101 ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 7.269 ; 7.721 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 5.635 ; 5.957 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 4.623 ; 4.790 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 5.635 ; 5.957 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 4.824 ; 5.025 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 4.786 ; 4.972 ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 4.597 ; 4.775 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 5.480 ; 5.774 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 4.725 ; 4.903 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 5.480 ; 5.774 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 4.720 ; 4.909 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 4.731 ; 4.911 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 5.434 ; 5.711 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 4.977 ; 5.192 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 4.977 ; 5.192 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 4.756 ; 4.955 ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 5.576 ; 5.912 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 4.243 ; 4.390 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 5.576 ; 5.912 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 5.402 ; 5.693 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 4.799 ; 5.045 ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 4.233 ; 4.381 ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 6.884 ; 7.148 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 6.038 ; 6.297 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 6.795 ; 7.008 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 6.130 ; 6.325 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 6.884 ; 7.148 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 6.679 ; 6.888 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 5.933 ; 6.281 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 6.601 ; 7.063 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 5.948 ; 6.106 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 6.335 ; 6.564 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 6.751 ; 7.020 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 5.721 ; 5.962 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 6.457 ; 6.702 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 5.667 ; 5.813 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 5.624 ; 5.761 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 6.156 ; 6.252 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 5.836 ; 5.915 ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 5.008 ; 5.232 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 5.254 ; 5.508 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 4.765 ; 4.962 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 5.254 ; 5.508 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 4.867 ; 5.074 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 4.867 ; 5.082 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 4.643 ; 4.827 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 4.408 ; 4.627 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[6]   ; cpu_clk                                    ; 4.744 ; 4.945 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[7]   ; cpu_clk                                    ; 4.890 ; 5.122 ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 4.805 ; 5.035 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.582 ; 2.940 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.610 ; 2.969 ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 6.431 ; 6.801 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 5.483 ; 5.735 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 5.295 ; 5.561 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 5.836 ; 6.119 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 4.765 ; 4.940 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 5.609 ; 5.904 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 4.797 ; 4.977 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 5.484 ; 5.737 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 4.755 ; 4.957 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 5.136 ; 5.321 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 5.543 ; 5.770 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 4.916 ; 5.108 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 5.791 ; 6.075 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 6.431 ; 6.801 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 5.619 ; 5.933 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 4.822 ; 5.027 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 4.714 ; 4.891 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 6.948 ; 7.214 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 6.084 ; 6.323 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 6.058 ; 6.227 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 5.825 ; 5.968 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 6.948 ; 7.214 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 6.635 ; 6.825 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 6.106 ; 6.486 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 6.485 ; 6.911 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 5.951 ; 6.109 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 6.365 ; 6.594 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 6.744 ; 7.014 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 5.543 ; 5.767 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 6.441 ; 6.681 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 6.041 ; 6.383 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 6.368 ; 6.707 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 4.339 ; 4.500 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 5.047 ; 5.297 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 4.916 ; 5.115 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 5.610 ; 5.918 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 4.987 ; 5.196 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 5.349 ; 5.618 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 4.792 ; 4.986 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 4.603 ; 4.834 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 5.308 ; 5.556 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 6.368 ; 6.707 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 4.959 ; 5.173 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 5.095 ; 5.354 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 4.903 ; 5.108 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 4.676 ; 4.891 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 4.959 ; 5.175 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 4.209 ; 4.350 ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 6.181 ; 6.523 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 5.365 ; 5.591 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 5.102 ; 5.352 ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 5.747 ; 6.002 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 4.527 ; 4.679 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 5.437 ; 5.723 ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 5.781 ; 6.033 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 5.493 ; 5.747 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 4.735 ; 4.937 ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 5.426 ; 5.643 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 5.386 ; 5.591 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 4.939 ; 5.133 ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 6.017 ; 6.323 ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 6.181 ; 6.523 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 5.589 ; 5.903 ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 4.772 ; 4.971 ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 4.968 ; 5.163 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.582 ; 2.940 ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.610 ; 2.969 ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 2.760 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 2.760 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.992 ; 8.308 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.254 ; 7.571 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.318 ; 6.609 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.660 ; 6.917 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.153 ; 7.439 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.366 ; 6.608 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.506 ; 6.728 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.701 ; 7.031 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.491 ; 6.733 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.631 ; 6.879 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 7.254 ; 7.571 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.345 ; 6.595 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.308 ; 6.569 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.584 ; 6.826 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.752 ; 5.915 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.719 ; 5.876 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.961 ; 6.190 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.095 ; 6.294 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 2.942 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 2.942 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.622 ; 6.947 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.222 ; 6.481 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.506 ; 6.771 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.948 ; 6.143 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.189 ; 6.512 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.622 ; 6.889 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.964 ; 6.200 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.479 ; 6.834 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.723 ; 5.953 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.205 ; 6.498 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.616 ; 6.947 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.758 ; 5.964 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.457 ; 6.760 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.605 ; 6.907 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.644 ; 5.820 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.581 ; 5.755 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.292 ; 5.432 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.381 ; 6.672 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.453 ; 6.746 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.323 ; 6.587 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.717 ; 5.915 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.160 ; 6.399 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.611 ; 5.832 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.464 ; 6.738 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.402 ; 5.581 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.605 ; 6.907 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.609 ; 6.941 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.268 ; 6.507 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.769 ; 5.990 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.643 ; 5.786 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.253 ; 6.578 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.578 ; 6.826 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.137 ; 6.405 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.363 ; 6.682 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.726 ; 5.956 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.235 ; 6.528 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.609 ; 6.941 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.580 ; 5.769 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.441 ; 6.739 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 5.257 ; 5.509 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 5.459 ; 5.721 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 5.257 ; 5.509 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 4.773 ; 4.987 ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 4.679 ; 4.925 ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 7.009 ; 7.443 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 4.465 ; 4.626 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 4.465 ; 4.626 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 5.439 ; 5.749 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 4.658 ; 4.851 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 4.621 ; 4.801 ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 4.440 ; 4.611 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 4.558 ; 4.734 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 4.564 ; 4.734 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 5.287 ; 5.570 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 4.558 ; 4.739 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 4.568 ; 4.741 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 5.245 ; 5.512 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 4.591 ; 4.783 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 4.805 ; 5.012 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 4.591 ; 4.783 ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 4.101 ; 4.242 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 4.101 ; 4.242 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 5.382 ; 5.705 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 5.214 ; 5.493 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 4.634 ; 4.870 ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 4.092 ; 4.234 ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 4.796 ; 5.031 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 5.345 ; 5.658 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 5.828 ; 6.047 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 5.188 ; 5.458 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 5.826 ; 6.073 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 5.906 ; 6.204 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 5.476 ; 5.563 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 5.873 ; 6.267 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 4.796 ; 5.031 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 5.451 ; 5.778 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 5.856 ; 6.219 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 4.977 ; 5.212 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 5.912 ; 6.073 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 4.881 ; 5.143 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 4.898 ; 5.136 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 5.389 ; 5.657 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 4.977 ; 5.221 ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 4.834 ; 5.049 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 4.263 ; 4.474 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 4.607 ; 4.797 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 5.071 ; 5.315 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 4.705 ; 4.904 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 4.703 ; 4.910 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 4.489 ; 4.667 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 4.263 ; 4.474 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[6]   ; cpu_clk                                    ; 4.586 ; 4.780 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[7]   ; cpu_clk                                    ; 4.722 ; 4.945 ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 4.642 ; 4.863 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.515 ; 2.875 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.543 ; 2.904 ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 4.552 ; 4.722 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 5.293 ; 5.535 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 5.111 ; 5.367 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 5.632 ; 5.903 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 4.603 ; 4.771 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 5.411 ; 5.695 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 4.635 ; 4.807 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 5.296 ; 5.540 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 4.598 ; 4.792 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 4.959 ; 5.137 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 5.351 ; 5.570 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 4.747 ; 4.931 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 5.591 ; 5.865 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 6.203 ; 6.559 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 5.423 ; 5.725 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 4.660 ; 4.859 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 4.552 ; 4.722 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 4.799 ; 5.027 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 5.391 ; 5.685 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 5.083 ; 5.258 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 4.896 ; 5.116 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 5.889 ; 6.140 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 5.867 ; 6.147 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 5.644 ; 5.763 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 5.760 ; 6.120 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 4.799 ; 5.034 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 5.481 ; 5.808 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 5.849 ; 6.213 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 4.808 ; 5.027 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 5.896 ; 6.054 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 5.828 ; 6.156 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 4.070 ; 4.206 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 4.193 ; 4.347 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 4.873 ; 5.113 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 4.747 ; 4.938 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 5.414 ; 5.710 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 4.819 ; 5.020 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 5.162 ; 5.420 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 4.626 ; 4.813 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 4.450 ; 4.674 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 5.162 ; 5.402 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 6.177 ; 6.505 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 4.788 ; 4.993 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 4.923 ; 5.173 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 4.735 ; 4.932 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 4.518 ; 4.724 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 4.787 ; 4.994 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 4.070 ; 4.206 ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 4.373 ; 4.520 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 5.179 ; 5.396 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 4.928 ; 5.168 ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 5.546 ; 5.791 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 4.373 ; 4.520 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 5.248 ; 5.522 ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 5.613 ; 5.858 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 5.304 ; 5.549 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 4.578 ; 4.772 ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 5.239 ; 5.447 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 5.199 ; 5.397 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 4.770 ; 4.957 ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 5.809 ; 6.103 ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 5.963 ; 6.291 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 5.393 ; 5.695 ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 4.609 ; 4.801 ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 4.797 ; 4.985 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.515 ; 2.875 ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.543 ; 2.904 ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 2.667 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 2.667 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.856 ; 7.080 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.496 ; 5.647 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.072 ; 6.353 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.398 ; 6.645 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.909 ; 7.185 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.115 ; 6.348 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.254 ; 6.468 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.441 ; 6.758 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.234 ; 6.466 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.370 ; 6.608 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.967 ; 7.271 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.099 ; 6.340 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.060 ; 6.311 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.307 ; 6.539 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.526 ; 5.682 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.496 ; 5.647 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.730 ; 5.951 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.855 ; 6.046 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 2.842 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 2.842 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.515 ; 5.738 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.943 ; 6.173 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.980 ; 6.218 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.607 ; 5.832 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.907 ; 6.196 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.374 ; 6.632 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.743 ; 5.971 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.244 ; 6.587 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.515 ; 5.738 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.977 ; 6.261 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.369 ; 6.689 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.546 ; 5.744 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.217 ; 6.508 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.100 ; 5.234 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.438 ; 5.607 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.376 ; 5.543 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.100 ; 5.234 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.144 ; 6.424 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.215 ; 6.497 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.089 ; 6.342 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.510 ; 5.700 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.932 ; 6.161 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.406 ; 5.618 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.261 ; 6.526 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.206 ; 5.378 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.361 ; 6.651 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.235 ; 5.429 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.989 ; 6.200 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.235 ; 5.429 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.315 ; 5.490 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.970 ; 6.263 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.335 ; 6.575 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.911 ; 6.171 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.131 ; 6.440 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.518 ; 5.741 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.007 ; 6.291 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.362 ; 6.683 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.377 ; 5.559 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.201 ; 6.489 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.845 ; 4.844 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.499 ; 5.485 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.299 ; 5.285 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 5.544 ; 5.530 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.181 ; 5.167 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.200 ; 5.186 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 6.224 ; 6.259 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.010 ; 5.009 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 4.845 ; 4.844 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.335 ; 5.321 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.544 ; 5.530 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.150 ; 5.136 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.001 ; 5.000 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 4.876 ; 4.862 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.216 ; 5.202 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.129 ; 5.116 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.299 ; 5.285 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.688 ; 4.687 ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.307 ; 5.293 ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.114 ; 5.100 ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 5.350 ; 5.336 ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.002 ; 4.988 ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.020 ; 5.006 ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 6.040 ; 6.075 ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 4.846 ; 4.845 ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 4.688 ; 4.687 ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.149 ; 5.135 ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.350 ; 5.336 ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 4.972 ; 4.958 ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 4.838 ; 4.837 ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 4.708 ; 4.694 ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.035 ; 5.021 ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 4.958 ; 4.945 ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.114 ; 5.100 ; Rise       ; cpu_clk         ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Output Disable Times                                                                ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 5.067     ; 5.068     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.761     ; 5.775     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.552     ; 5.566     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 5.823     ; 5.837     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.419     ; 5.433     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.470     ; 5.484     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 6.519     ; 6.484     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.243     ; 5.244     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 5.067     ; 5.068     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.594     ; 5.608     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.823     ; 5.837     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.375     ; 5.389     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.241     ; 5.242     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 5.091     ; 5.105     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.487     ; 5.501     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.379     ; 5.392     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.552     ; 5.566     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                        ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; Data Port       ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------------+------------+-----------+-----------+------------+-----------------+
; cpu_output[*]   ; cpu_clk    ; 4.902     ; 4.903     ; Rise       ; cpu_clk         ;
;  cpu_output[0]  ; cpu_clk    ; 5.558     ; 5.572     ; Rise       ; cpu_clk         ;
;  cpu_output[1]  ; cpu_clk    ; 5.357     ; 5.371     ; Rise       ; cpu_clk         ;
;  cpu_output[2]  ; cpu_clk    ; 5.617     ; 5.631     ; Rise       ; cpu_clk         ;
;  cpu_output[3]  ; cpu_clk    ; 5.230     ; 5.244     ; Rise       ; cpu_clk         ;
;  cpu_output[4]  ; cpu_clk    ; 5.279     ; 5.293     ; Rise       ; cpu_clk         ;
;  cpu_output[5]  ; cpu_clk    ; 6.325     ; 6.290     ; Rise       ; cpu_clk         ;
;  cpu_output[6]  ; cpu_clk    ; 5.071     ; 5.072     ; Rise       ; cpu_clk         ;
;  cpu_output[7]  ; cpu_clk    ; 4.902     ; 4.903     ; Rise       ; cpu_clk         ;
;  cpu_output[8]  ; cpu_clk    ; 5.398     ; 5.412     ; Rise       ; cpu_clk         ;
;  cpu_output[9]  ; cpu_clk    ; 5.617     ; 5.631     ; Rise       ; cpu_clk         ;
;  cpu_output[10] ; cpu_clk    ; 5.187     ; 5.201     ; Rise       ; cpu_clk         ;
;  cpu_output[11] ; cpu_clk    ; 5.069     ; 5.070     ; Rise       ; cpu_clk         ;
;  cpu_output[12] ; cpu_clk    ; 4.915     ; 4.929     ; Rise       ; cpu_clk         ;
;  cpu_output[13] ; cpu_clk    ; 5.295     ; 5.309     ; Rise       ; cpu_clk         ;
;  cpu_output[14] ; cpu_clk    ; 5.198     ; 5.211     ; Rise       ; cpu_clk         ;
;  cpu_output[15] ; cpu_clk    ; 5.357     ; 5.371     ; Rise       ; cpu_clk         ;
+-----------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                          ;
+---------------------------------------------+-----------+---------+----------+---------+---------------------+
; Clock                                       ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack                            ; -5.247    ; -3.031  ; -0.699   ; 0.562   ; -3.000              ;
;  cpu_clk                                    ; -5.247    ; -2.842  ; -0.699   ; 0.562   ; -3.000              ;
;  ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -4.397    ; -3.031  ; N/A      ; N/A     ; 0.363               ;
;  ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -1.597    ; 0.248   ; N/A      ; N/A     ; 0.290               ;
; Design-wide TNS                             ; -1774.859 ; -46.755 ; -11.184  ; 0.0     ; -684.064            ;
;  cpu_clk                                    ; -1648.218 ; -5.678  ; -11.184  ; 0.000   ; -684.064            ;
;  ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; -108.691  ; -41.077 ; N/A      ; N/A     ; 0.000               ;
;  ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; -17.950   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------+-----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; 1.541 ; 1.607 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; 2.509 ; 2.579 ; Rise       ; cpu_clk         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cpu_clk   ; cpu_clk    ; -0.358 ; -0.539 ; Rise       ; cpu_clk         ;
; cpu_rst   ; cpu_clk    ; -0.129 ; -0.298 ; Rise       ; cpu_clk         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 10.908 ; 10.760 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 10.908 ; 10.760 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 10.406 ; 10.374 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 9.515  ; 9.413  ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 9.146  ; 9.268  ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 14.365 ; 14.157 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 10.982 ; 10.844 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 8.776  ; 8.715  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 10.982 ; 10.844 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 9.161  ; 9.116  ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 9.101  ; 9.034  ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 8.756  ; 8.721  ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 10.487 ; 10.423 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 8.999  ; 8.929  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 10.487 ; 10.423 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 9.015  ; 8.944  ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 9.034  ; 8.953  ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 10.391 ; 10.300 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 9.477  ; 9.410  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 9.477  ; 9.410  ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 9.084  ; 9.051  ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 10.679 ; 10.702 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 7.989  ; 8.041  ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 10.679 ; 10.702 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 10.381 ; 10.328 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 9.136  ; 9.236  ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 7.982  ; 8.040  ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 13.142 ; 13.165 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 11.490 ; 11.621 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 12.514 ; 12.630 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 11.664 ; 11.651 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 13.142 ; 13.165 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 12.901 ; 12.633 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 11.601 ; 11.550 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 12.917 ; 12.931 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 11.370 ; 11.401 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 12.130 ; 12.118 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 12.984 ; 12.929 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 11.035 ; 11.011 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 12.406 ; 12.312 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 10.748 ; 10.728 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 10.661 ; 10.685 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 11.733 ; 11.604 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 11.070 ; 11.055 ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 9.591  ; 9.515  ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 10.044 ; 9.968  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 9.145  ; 9.058  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 10.044 ; 9.968  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 9.370  ; 9.256  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 9.397  ; 9.291  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 8.891  ; 8.814  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 8.326  ; 8.435  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[6]   ; cpu_clk                                    ; 9.144  ; 9.037  ; Rise       ; cpu_clk                                    ;
;  D_cur_state[7]   ; cpu_clk                                    ; 9.320  ; 9.302  ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 9.130  ; 9.184  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.695  ; 4.838  ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.732  ; 4.875  ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 12.360 ; 12.263 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 10.457 ; 10.345 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 10.142 ; 10.174 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 11.199 ; 11.040 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 9.063  ; 9.034  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 10.765 ; 10.741 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 9.051  ; 9.053  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 10.652 ; 10.509 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 8.960  ; 8.999  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 9.755  ; 9.623  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 10.594 ; 10.405 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 9.386  ; 9.325  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 11.297 ; 11.084 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 12.360 ; 12.263 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 10.615 ; 10.722 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 9.125  ; 9.120  ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 8.970  ; 8.965  ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 13.206 ; 13.229 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 11.612 ; 11.646 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 11.607 ; 11.557 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 11.044 ; 11.006 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 13.206 ; 13.229 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 12.708 ; 12.452 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 11.844 ; 11.851 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 12.735 ; 12.678 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 11.373 ; 11.404 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 12.160 ; 12.148 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 12.976 ; 12.921 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 10.614 ; 10.632 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 12.370 ; 12.275 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 11.756 ; 11.589 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 11.790 ; 11.802 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 8.234  ; 8.269  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 9.666  ; 9.642  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 9.354  ; 9.269  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 10.753 ; 10.665 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 9.620  ; 9.481  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 10.253 ; 10.166 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 9.120  ; 9.066  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 8.703  ; 8.763  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 9.649  ; 9.829  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 11.790 ; 11.802 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 9.428  ; 9.356  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 9.736  ; 9.701  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 9.353  ; 9.285  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 8.867  ; 8.932  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 9.449  ; 9.383  ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 7.903  ; 7.944  ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 11.816 ; 11.770 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 10.294 ; 10.113 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 9.702  ; 9.771  ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 11.076 ; 10.847 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 8.565  ; 8.575  ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 10.362 ; 10.387 ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 10.612 ; 10.702 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 10.661 ; 10.520 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 8.940  ; 8.979  ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 10.333 ; 10.167 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 10.287 ; 10.103 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 9.427  ; 9.359  ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 11.772 ; 11.527 ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 11.816 ; 11.770 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 10.585 ; 10.692 ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 9.036  ; 9.042  ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 9.491  ; 9.437  ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 4.695  ; 4.838  ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 4.732  ; 4.875  ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.253  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.253  ;        ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 15.554 ; 15.316 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 14.062 ; 13.825 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.032 ; 12.096 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.675 ; 12.559 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 13.361 ; 13.319 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.170 ; 12.088 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.566 ; 12.301 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.828 ; 12.898 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.376 ; 12.255 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.716 ; 12.534 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 14.062 ; 13.825 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.173 ; 12.074 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.008 ; 12.010 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 12.613 ; 12.471 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.926 ; 10.851 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 10.841 ; 10.827 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.306 ; 11.350 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 11.598 ; 11.493 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.287  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;        ; 5.287  ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.732 ; 12.630 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.716 ; 11.847 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.909 ; 12.002 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.212 ; 11.190 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.759 ; 11.872 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.732 ; 12.543 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.356 ; 11.309 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.355 ; 12.390 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.846 ; 10.826 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.819 ; 11.832 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.665 ; 12.630 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.920 ; 10.909 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.319 ; 12.273 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.553 ; 12.371 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.594 ; 10.464 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.540 ; 10.423 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 9.953  ; 9.850  ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.092 ; 11.951 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.281 ; 12.134 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.955 ; 11.810 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.754 ; 10.608 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.643 ; 11.493 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.558 ; 10.573 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.703 ; 11.863 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.115 ; 10.063 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.553 ; 12.371 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.657 ; 12.622 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.838 ; 11.872 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.002 ; 10.929 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.592 ; 10.545 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.823 ; 11.936 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.539 ; 12.362 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.599 ; 11.610 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.173 ; 12.137 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.849 ; 10.829 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 11.849 ; 11.862 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.657 ; 12.622 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 10.499 ; 10.530 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 12.283 ; 12.236 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; Data Port         ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+
; D_ALUs_s[*]       ; cpu_clk                                    ; 5.257 ; 5.509 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[1]      ; cpu_clk                                    ; 5.459 ; 5.721 ; Rise       ; cpu_clk                                    ;
;  D_ALUs_s[2]      ; cpu_clk                                    ; 5.257 ; 5.509 ; Rise       ; cpu_clk                                    ;
; D_Mre_s           ; cpu_clk                                    ; 4.773 ; 4.987 ; Rise       ; cpu_clk                                    ;
; D_Mwe_s           ; cpu_clk                                    ; 4.679 ; 4.925 ; Rise       ; cpu_clk                                    ;
; D_PCld_s          ; cpu_clk                                    ; 7.009 ; 7.443 ; Rise       ; cpu_clk                                    ;
; D_RFr1a_s[*]      ; cpu_clk                                    ; 4.465 ; 4.626 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[0]     ; cpu_clk                                    ; 4.465 ; 4.626 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[1]     ; cpu_clk                                    ; 5.439 ; 5.749 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[2]     ; cpu_clk                                    ; 4.658 ; 4.851 ; Rise       ; cpu_clk                                    ;
;  D_RFr1a_s[3]     ; cpu_clk                                    ; 4.621 ; 4.801 ; Rise       ; cpu_clk                                    ;
; D_RFr1e_s         ; cpu_clk                                    ; 4.440 ; 4.611 ; Rise       ; cpu_clk                                    ;
; D_RFr2a_s[*]      ; cpu_clk                                    ; 4.558 ; 4.734 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[0]     ; cpu_clk                                    ; 4.564 ; 4.734 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[1]     ; cpu_clk                                    ; 5.287 ; 5.570 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[2]     ; cpu_clk                                    ; 4.558 ; 4.739 ; Rise       ; cpu_clk                                    ;
;  D_RFr2a_s[3]     ; cpu_clk                                    ; 4.568 ; 4.741 ; Rise       ; cpu_clk                                    ;
; D_RFr2e_s         ; cpu_clk                                    ; 5.245 ; 5.512 ; Rise       ; cpu_clk                                    ;
; D_RFs_s[*]        ; cpu_clk                                    ; 4.591 ; 4.783 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[0]       ; cpu_clk                                    ; 4.805 ; 5.012 ; Rise       ; cpu_clk                                    ;
;  D_RFs_s[1]       ; cpu_clk                                    ; 4.591 ; 4.783 ; Rise       ; cpu_clk                                    ;
; D_RFwa_s[*]       ; cpu_clk                                    ; 4.101 ; 4.242 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[0]      ; cpu_clk                                    ; 4.101 ; 4.242 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[1]      ; cpu_clk                                    ; 5.382 ; 5.705 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[2]      ; cpu_clk                                    ; 5.214 ; 5.493 ; Rise       ; cpu_clk                                    ;
;  D_RFwa_s[3]      ; cpu_clk                                    ; 4.634 ; 4.870 ; Rise       ; cpu_clk                                    ;
; D_RFwe_s          ; cpu_clk                                    ; 4.092 ; 4.234 ; Rise       ; cpu_clk                                    ;
; D_addr_bus[*]     ; cpu_clk                                    ; 4.796 ; 5.031 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[0]    ; cpu_clk                                    ; 5.345 ; 5.658 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[1]    ; cpu_clk                                    ; 5.828 ; 6.047 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[2]    ; cpu_clk                                    ; 5.188 ; 5.458 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[3]    ; cpu_clk                                    ; 5.826 ; 6.073 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[4]    ; cpu_clk                                    ; 5.906 ; 6.204 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[5]    ; cpu_clk                                    ; 5.476 ; 5.563 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[6]    ; cpu_clk                                    ; 5.873 ; 6.267 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[7]    ; cpu_clk                                    ; 4.796 ; 5.031 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[8]    ; cpu_clk                                    ; 5.451 ; 5.778 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[9]    ; cpu_clk                                    ; 5.856 ; 6.219 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[10]   ; cpu_clk                                    ; 4.977 ; 5.212 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[11]   ; cpu_clk                                    ; 5.912 ; 6.073 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[12]   ; cpu_clk                                    ; 4.881 ; 5.143 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[13]   ; cpu_clk                                    ; 4.898 ; 5.136 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[14]   ; cpu_clk                                    ; 5.389 ; 5.657 ; Rise       ; cpu_clk                                    ;
;  D_addr_bus[15]   ; cpu_clk                                    ; 4.977 ; 5.221 ; Rise       ; cpu_clk                                    ;
; D_big_addr        ; cpu_clk                                    ; 4.834 ; 5.049 ; Rise       ; cpu_clk                                    ;
; D_cur_state[*]    ; cpu_clk                                    ; 4.263 ; 4.474 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[0]   ; cpu_clk                                    ; 4.607 ; 4.797 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[1]   ; cpu_clk                                    ; 5.071 ; 5.315 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[2]   ; cpu_clk                                    ; 4.705 ; 4.904 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[3]   ; cpu_clk                                    ; 4.703 ; 4.910 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[4]   ; cpu_clk                                    ; 4.489 ; 4.667 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[5]   ; cpu_clk                                    ; 4.263 ; 4.474 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[6]   ; cpu_clk                                    ; 4.586 ; 4.780 ; Rise       ; cpu_clk                                    ;
;  D_cur_state[7]   ; cpu_clk                                    ; 4.722 ; 4.945 ; Rise       ; cpu_clk                                    ;
; D_jpz_s           ; cpu_clk                                    ; 4.642 ; 4.863 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.515 ; 2.875 ; Rise       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.543 ; 2.904 ; Rise       ; cpu_clk                                    ;
; D_mdout_bus[*]    ; cpu_clk                                    ; 4.552 ; 4.722 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[0]   ; cpu_clk                                    ; 5.293 ; 5.535 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[1]   ; cpu_clk                                    ; 5.111 ; 5.367 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[2]   ; cpu_clk                                    ; 5.632 ; 5.903 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[3]   ; cpu_clk                                    ; 4.603 ; 4.771 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[4]   ; cpu_clk                                    ; 5.411 ; 5.695 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[5]   ; cpu_clk                                    ; 4.635 ; 4.807 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[6]   ; cpu_clk                                    ; 5.296 ; 5.540 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[7]   ; cpu_clk                                    ; 4.598 ; 4.792 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[8]   ; cpu_clk                                    ; 4.959 ; 5.137 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[9]   ; cpu_clk                                    ; 5.351 ; 5.570 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[10]  ; cpu_clk                                    ; 4.747 ; 4.931 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[11]  ; cpu_clk                                    ; 5.591 ; 5.865 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[12]  ; cpu_clk                                    ; 6.203 ; 6.559 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[13]  ; cpu_clk                                    ; 5.423 ; 5.725 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[14]  ; cpu_clk                                    ; 4.660 ; 4.859 ; Rise       ; cpu_clk                                    ;
;  D_mdout_bus[15]  ; cpu_clk                                    ; 4.552 ; 4.722 ; Rise       ; cpu_clk                                    ;
; D_mem_addr[*]     ; cpu_clk                                    ; 4.799 ; 5.027 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[0]    ; cpu_clk                                    ; 5.391 ; 5.685 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[1]    ; cpu_clk                                    ; 5.083 ; 5.258 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[2]    ; cpu_clk                                    ; 4.896 ; 5.116 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[3]    ; cpu_clk                                    ; 5.889 ; 6.140 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[4]    ; cpu_clk                                    ; 5.867 ; 6.147 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[5]    ; cpu_clk                                    ; 5.644 ; 5.763 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[6]    ; cpu_clk                                    ; 5.760 ; 6.120 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[7]    ; cpu_clk                                    ; 4.799 ; 5.034 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[8]    ; cpu_clk                                    ; 5.481 ; 5.808 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[9]    ; cpu_clk                                    ; 5.849 ; 6.213 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[10]   ; cpu_clk                                    ; 4.808 ; 5.027 ; Rise       ; cpu_clk                                    ;
;  D_mem_addr[11]   ; cpu_clk                                    ; 5.896 ; 6.054 ; Rise       ; cpu_clk                                    ;
; D_oe_s            ; cpu_clk                                    ; 5.828 ; 6.156 ; Rise       ; cpu_clk                                    ;
; D_rfout_bus[*]    ; cpu_clk                                    ; 4.070 ; 4.206 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[0]   ; cpu_clk                                    ; 4.193 ; 4.347 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[1]   ; cpu_clk                                    ; 4.873 ; 5.113 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[2]   ; cpu_clk                                    ; 4.747 ; 4.938 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[3]   ; cpu_clk                                    ; 5.414 ; 5.710 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[4]   ; cpu_clk                                    ; 4.819 ; 5.020 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[5]   ; cpu_clk                                    ; 5.162 ; 5.420 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[6]   ; cpu_clk                                    ; 4.626 ; 4.813 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[7]   ; cpu_clk                                    ; 4.450 ; 4.674 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[8]   ; cpu_clk                                    ; 5.162 ; 5.402 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[9]   ; cpu_clk                                    ; 6.177 ; 6.505 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[10]  ; cpu_clk                                    ; 4.788 ; 4.993 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[11]  ; cpu_clk                                    ; 4.923 ; 5.173 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[12]  ; cpu_clk                                    ; 4.735 ; 4.932 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[13]  ; cpu_clk                                    ; 4.518 ; 4.724 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[14]  ; cpu_clk                                    ; 4.787 ; 4.994 ; Rise       ; cpu_clk                                    ;
;  D_rfout_bus[15]  ; cpu_clk                                    ; 4.070 ; 4.206 ; Rise       ; cpu_clk                                    ;
; cpu_output[*]     ; cpu_clk                                    ; 4.373 ; 4.520 ; Rise       ; cpu_clk                                    ;
;  cpu_output[0]    ; cpu_clk                                    ; 5.179 ; 5.396 ; Rise       ; cpu_clk                                    ;
;  cpu_output[1]    ; cpu_clk                                    ; 4.928 ; 5.168 ; Rise       ; cpu_clk                                    ;
;  cpu_output[2]    ; cpu_clk                                    ; 5.546 ; 5.791 ; Rise       ; cpu_clk                                    ;
;  cpu_output[3]    ; cpu_clk                                    ; 4.373 ; 4.520 ; Rise       ; cpu_clk                                    ;
;  cpu_output[4]    ; cpu_clk                                    ; 5.248 ; 5.522 ; Rise       ; cpu_clk                                    ;
;  cpu_output[5]    ; cpu_clk                                    ; 5.613 ; 5.858 ; Rise       ; cpu_clk                                    ;
;  cpu_output[6]    ; cpu_clk                                    ; 5.304 ; 5.549 ; Rise       ; cpu_clk                                    ;
;  cpu_output[7]    ; cpu_clk                                    ; 4.578 ; 4.772 ; Rise       ; cpu_clk                                    ;
;  cpu_output[8]    ; cpu_clk                                    ; 5.239 ; 5.447 ; Rise       ; cpu_clk                                    ;
;  cpu_output[9]    ; cpu_clk                                    ; 5.199 ; 5.397 ; Rise       ; cpu_clk                                    ;
;  cpu_output[10]   ; cpu_clk                                    ; 4.770 ; 4.957 ; Rise       ; cpu_clk                                    ;
;  cpu_output[11]   ; cpu_clk                                    ; 5.809 ; 6.103 ; Rise       ; cpu_clk                                    ;
;  cpu_output[12]   ; cpu_clk                                    ; 5.963 ; 6.291 ; Rise       ; cpu_clk                                    ;
;  cpu_output[13]   ; cpu_clk                                    ; 5.393 ; 5.695 ; Rise       ; cpu_clk                                    ;
;  cpu_output[14]   ; cpu_clk                                    ; 4.609 ; 4.801 ; Rise       ; cpu_clk                                    ;
;  cpu_output[15]   ; cpu_clk                                    ; 4.797 ; 4.985 ; Rise       ; cpu_clk                                    ;
; D_main_mem_clk    ; cpu_clk                                    ; 2.515 ; 2.875 ; Fall       ; cpu_clk                                    ;
; D_main_mem_status ; cpu_clk                                    ; 2.543 ; 2.904 ; Fall       ; cpu_clk                                    ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 2.667 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 2.667 ;       ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_PCld_s          ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.856 ; 7.080 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_mdin_bus[*]     ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.496 ; 5.647 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[0]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.072 ; 6.353 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[1]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.398 ; 6.645 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[2]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.909 ; 7.185 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[3]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.115 ; 6.348 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[4]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.254 ; 6.468 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[5]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.441 ; 6.758 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[6]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.234 ; 6.466 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[7]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.370 ; 6.608 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[8]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.967 ; 7.271 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[9]    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.099 ; 6.340 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[10]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.060 ; 6.311 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[11]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 6.307 ; 6.539 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[12]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.526 ; 5.682 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[13]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.496 ; 5.647 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[14]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.730 ; 5.951 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_mdin_bus[15]   ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 5.855 ; 6.046 ; Rise       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_ALUs_s[*]       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 2.842 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
;  D_ALUs_s[0]      ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;       ; 2.842 ; Fall       ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ;
; D_addr_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.515 ; 5.738 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.943 ; 6.173 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.980 ; 6.218 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.607 ; 5.832 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.907 ; 6.196 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.374 ; 6.632 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.743 ; 5.971 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.244 ; 6.587 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.515 ; 5.738 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.977 ; 6.261 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.369 ; 6.689 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.546 ; 5.744 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_addr_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.217 ; 6.508 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_immd_bus[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.100 ; 5.234 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.438 ; 5.607 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.376 ; 5.543 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.100 ; 5.234 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.144 ; 6.424 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.215 ; 6.497 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.089 ; 6.342 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.510 ; 5.700 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.932 ; 6.161 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.406 ; 5.618 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.261 ; 6.526 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.206 ; 5.378 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_immd_bus[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.361 ; 6.651 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
; D_mem_addr[*]     ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.235 ; 5.429 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[0]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.989 ; 6.200 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[1]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.235 ; 5.429 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[2]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.315 ; 5.490 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[3]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.970 ; 6.263 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[4]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.335 ; 6.575 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[5]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.911 ; 6.171 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[6]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.131 ; 6.440 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[7]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.518 ; 5.741 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[8]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.007 ; 6.291 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[9]    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.362 ; 6.683 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[10]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 5.377 ; 5.559 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
;  D_mem_addr[11]   ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 6.201 ; 6.489 ; Fall       ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ;
+-------------------+--------------------------------------------+-------+-------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin               ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; cpu_output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cpu_output[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_addr_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_immd_bus[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_mem_addr[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFwe_s          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr1e_s         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFr2e_s         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFs_s[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_RFs_s[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_PCld_s          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_Mre_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_Mwe_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_jpz_s           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_oe_s            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_cur_state[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_big_addr        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_main_mem_status ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D_main_mem_clk    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; cpu_clk                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cpu_rst                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin               ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cpu_output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; cpu_output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cpu_output[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; cpu_output[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_addr_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_addr_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_addr_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; D_mdin_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdin_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdin_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mdout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mdout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_immd_bus[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_immd_bus[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_immd_bus[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; D_rfout_bus[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; D_rfout_bus[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_rfout_bus[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_rfout_bus[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_mem_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_mem_addr[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwa_s[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_RFr1a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2a_s[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFwe_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr1e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFr2e_s         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_ALUs_s[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_ALUs_s[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_RFs_s[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_PCld_s          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_Mre_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_Mwe_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_jpz_s           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_oe_s            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_cur_state[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_cur_state[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_big_addr        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; D_main_mem_status ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D_main_mem_clk    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                     ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; cpu_clk                                    ; cpu_clk                                    ; 5259     ; 24       ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk                                    ; 785      ; 1        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk                                    ; 1        ; 413      ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 912      ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 191      ; 175      ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0        ; 0        ; 16       ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                      ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
; cpu_clk                                    ; cpu_clk                                    ; 5259     ; 24       ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; cpu_clk                                    ; 785      ; 1        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; cpu_clk                                    ; 1        ; 413      ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 912      ; 0        ; 0        ; 0        ;
; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ; 191      ; 175      ; 0        ; 0        ;
; cpu_clk                                    ; ctrl_unit:Unit0|controller:U0|IRld_ctrl    ; 0        ; 0        ; 16       ; 0        ;
+--------------------------------------------+--------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cpu_clk    ; cpu_clk  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; cpu_clk    ; cpu_clk  ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 394   ; 394  ;
; Unconstrained Output Ports      ; 140   ; 140  ;
; Unconstrained Output Port Paths ; 288   ; 288  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Mar 07 20:08:12 2015
Info: Command: quartus_sta TB_mp -c TB_mp
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 48 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TB_mp.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name cpu_clk cpu_clk
    Info (332105): create_clock -period 1.000 -name ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0]
    Info (332105): create_clock -period 1.000 -name ctrl_unit:Unit0|controller:U0|IRld_ctrl ctrl_unit:Unit0|controller:U0|IRld_ctrl
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.247
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.247     -1648.218 cpu_clk 
    Info (332119):    -4.397      -108.691 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -1.597       -17.950 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -3.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.031       -41.077 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -2.842        -5.678 cpu_clk 
    Info (332119):     0.281         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is -0.699
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.699       -11.184 cpu_clk 
Info (332146): Worst-case removal slack is 1.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.215         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -684.064 cpu_clk 
    Info (332119):     0.373         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
    Info (332119):     0.418         0.000 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.752
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.752     -1464.771 cpu_clk 
    Info (332119):    -3.984       -98.353 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -1.549       -17.471 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -2.684
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.684       -36.461 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -2.590        -5.174 cpu_clk 
    Info (332119):     0.365         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is -0.533
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.533        -8.528 cpu_clk 
Info (332146): Worst-case removal slack is 1.115
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.115         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -681.872 cpu_clk 
    Info (332119):     0.363         0.000 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):     0.461         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.243
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.243      -637.911 cpu_clk 
    Info (332119):    -1.618       -36.934 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -0.493        -3.972 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case hold slack is -1.735
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.735       -26.436 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
    Info (332119):    -1.557        -3.105 cpu_clk 
    Info (332119):     0.248         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
Info (332146): Worst-case recovery slack is 0.140
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.140         0.000 cpu_clk 
Info (332146): Worst-case removal slack is 0.562
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.562         0.000 cpu_clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -490.541 cpu_clk 
    Info (332119):     0.290         0.000 ctrl_unit:Unit0|controller:U0|IRld_ctrl 
    Info (332119):     0.388         0.000 ctrl_unit:Unit0|controller:U0|ALUs_ctrl[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 551 megabytes
    Info: Processing ended: Sat Mar 07 20:08:17 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


