7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
5	 d:/rtl_fpga/verilog/aula26_datapath/flipflop_d.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
3	 d:/rtl_fpga/verilog/aula26_datapath/demux12.v
3	 d:/rtl_fpga/verilog/aula26_datapath/demux12.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
5	 d:/rtl_fpga/verilog/aula26_datapath/flipflop_d.v
5	 d:/rtl_fpga/verilog/aula26_datapath/flipflop_d.v
5	 d:/rtl_fpga/verilog/aula26_datapath/flipflop_d.v
5	 d:/rtl_fpga/verilog/aula26_datapath/flipflop_d.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
4	 d:/rtl_fpga/verilog/aula26_datapath/mux21.v
4	 d:/rtl_fpga/verilog/aula26_datapath/mux21.v
4	 d:/rtl_fpga/verilog/aula26_datapath/mux21.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
6	 d:/rtl_fpga/verilog/aula26_datapath/reg_4bits.v
6	 d:/rtl_fpga/verilog/aula26_datapath/reg_4bits.v
6	 d:/rtl_fpga/verilog/aula26_datapath/reg_4bits.v
6	 d:/rtl_fpga/verilog/aula26_datapath/reg_4bits.v
7	 d:/rtl_fpga/verilog/aula26_datapath/top_model.v
8	 d:/rtl_fpga/verilog/aula26_datapath/impl1/source/ula2.v
8	 d:/rtl_fpga/verilog/aula26_datapath/impl1/source/ula2.v
8	 d:/rtl_fpga/verilog/aula26_datapath/impl1/source/ula2.v
8	 d:/rtl_fpga/verilog/aula26_datapath/impl1/source/ula2.v
8	 d:/rtl_fpga/verilog/aula26_datapath/impl1/source/ula2.v
8	 d:/rtl_fpga/verilog/aula26_datapath/impl1/source/ula2.v
8	 d:/rtl_fpga/verilog/aula26_datapath/impl1/source/ula2.v
8	 d:/rtl_fpga/verilog/aula26_datapath/impl1/source/ula2.v
8	 d:/rtl_fpga/verilog/aula26_datapath/impl1/source/ula2.v
8	 d:/rtl_fpga/verilog/aula26_datapath/impl1/source/ula2.v
