Fitter Place Stage Report for ed_synth
Mon Jun  2 16:18:32 2025
Quartus Prime Version 24.3.1 Build 102 01/14/2025 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Resource Usage Summary
  3. Fitter Resource Utilization by Entity
  4. Fitter Partition Statistics
  5. Global & Other Fast Signals Summary
  6. Global Signal Visualization
  7. Global & Other Fast Signals Details
  8. Non-Global High Fan-Out Signals
  9. Fitter RAM Summary
 10. Fitter Physical RAM Information
 11. Place Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the Intel FPGA Software License Subscription Agreements 
on the Quartus Prime software download page.



+----------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                ;
+-------------------------------------------------------------+------------------------+-------+
; Resource                                                    ; Usage                  ; %     ;
+-------------------------------------------------------------+------------------------+-------+
; Usage Report Generated after: Place                         ;                        ;       ;
;                                                             ;                        ;       ;
; Logic utilization (ALMs needed / total ALMs on device)      ; 19,655 / 222,400       ; 9 %   ;
; ALMs needed [=A-B+C]                                        ; 19,655                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 25,141 / 222,400       ; 11 %  ;
;         [a] ALMs used for LUT logic and register circuitry  ; 5,229                  ;       ;
;         [b] ALMs used for LUT logic                         ; 3,986                  ;       ;
;         [c] ALMs used for register circuitry                ; 10,726                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 5,200                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 5,721 / 222,400        ; 3 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 235 / 222,400          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                      ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 203                    ;       ;
;         [c] Due to LAB input limits                         ; 32                     ;       ;
;         [d] Due to virtual I/Os                             ; 0                      ;       ;
;                                                             ;                        ;       ;
; Difficulty packing design                                   ; Low                    ;       ;
;                                                             ;                        ;       ;
; Total LABs:  partially or completely used                   ; 3,350 / 22,240         ; 15 %  ;
;     -- Logic LABs                                           ; 2,830                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 520                    ;       ;
;                                                             ;                        ;       ;
; Combinational ALUT usage for logic                          ; 14,687                 ;       ;
;     -- 8 input functions                                    ; 326                    ;       ;
;     -- 7 input functions                                    ; 15                     ;       ;
;     -- 6 input functions                                    ; 1,982                  ;       ;
;     -- 5 input functions                                    ; 2,579                  ;       ;
;     -- 4 input functions                                    ; 2,864                  ;       ;
;     -- <=3 input functions                                  ; 6,921                  ;       ;
; Combinational ALUT usage for route-throughs                 ; 4,305                  ;       ;
; Memory ALUT usage                                           ; 8,978                  ;       ;
;     -- 64-address deep                                      ; 0                      ;       ;
;     -- 32-address deep                                      ; 0                      ;       ;
;                                                             ;                        ;       ;
;                                                             ;                        ;       ;
; Dedicated logic registers                                   ; 47,700                 ;       ;
;     -- By type:                                             ;                        ;       ;
;         -- LAB logic registers:                             ;                        ;       ;
;             -- Primary logic registers                      ; 31,908 / 444,800       ; 7 %   ;
;             -- Secondary logic registers                    ; 3,963 / 444,800        ; < 1 % ;
;         -- Hyper-Registers:                                 ; 11,829                 ;       ;
;                                                             ;                        ;       ;
; Register control circuitry for power estimation             ; 1,428                  ;       ;
;                                                             ;                        ;       ;
; ALMs adjustment for power estimation                        ; 2,962                  ;       ;
;                                                             ;                        ;       ;
; I/O pins                                                    ; 59 / 624               ; 9 %   ;
;     -- Clock pins                                           ; 1 / 44                 ; 2 %   ;
;     -- Dedicated input pins                                 ; 0 / 54                 ; 0 %   ;
;                                                             ;                        ;       ;
; M20K blocks                                                 ; 172 / 1,611            ; 11 %  ;
; Total MLAB memory bits                                      ; 208,328                ;       ;
; Total block memory bits                                     ; 1,555,648 / 32,993,280 ; 5 %   ;
; Total block memory implementation bits                      ; 3,522,560 / 32,993,280 ; 11 %  ;
;                                                             ;                        ;       ;
; DSP Blocks Needed [=A+B+C-D]                                ; 0 / 846                ; 0 %   ;
;     [A] Total Fixed Point DSP Blocks                        ; 0                      ;       ;
;     [B] Total Floating Point DSP Blocks                     ; 0                      ;       ;
;     [C] Total DSP_PRIME Blocks                              ; 0                      ;       ;
;     [D] Estimate of DSP Blocks recoverable by dense merging ; 0                      ;       ;
;                                                             ;                        ;       ;
; IOPLLs                                                      ; 2 / 15                 ; 13 %  ;
; Global signals                                              ; 3                      ;       ;
; LVDS_RX blocks                                              ; 0 / 192                ; 0 %   ;
; HMC blocks                                                  ; 1 / 8                  ; 13 %  ;
; Maximum fan-out                                             ; 68600                  ;       ;
; Highest non-global fan-out                                  ; 1849                   ;       ;
; Total fan-out                                               ; 307846                 ;       ;
; Average fan-out                                             ; 4.48                   ;       ;
+-------------------------------------------------------------+------------------------+-------+
The Fitter Resource Usage Summary report displays a detailed analysis of logic utilization based on calculations of ALM usage. Refer to <a class="xref" href="https://www.intel.com/content/www/us/en/programmable/quartushelp/current/index.htm#mapIdTopics/mwh1465496451103.htm" target="_blank">Fitter Resource Usage Summary Report</a> in the <i>Intel® Quartus® Prime Pro Edition Help</i> for more information.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------------------------------------+
; Compilation Hierarchy Node                                                                                   ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M20Ks ; DSP Blocks needed [=A-B] ; [A] DSP Blocks used in final placement ; [B] Estimate of DSPs recoverable by dense merging ; Pins ; IOPLLs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                   ; Entity Name                                                                                     ; Library Name                           ;
+--------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------------------------------------+
; |                                                                                                            ; 19656.1 (0.5)        ; 25139.5 (0.5)                    ; 5717.7 (0.0)                                      ; 234.3 (0.0)                      ; 5200.0 (0.0)         ; 14687 (1)           ; 47700 (0)                 ; 0 (0)         ; 1555648           ; 172   ; 0                        ; 0                                      ; 0                                                 ; 121  ; 2 (0)  ; |                                                                                                                                                                                                                                                                                                                     ; ed_synth                                                                                        ; ed_synth                               ;
;    |auto_fab_0|                                                                                              ; 76.5 (0.0)           ; 82.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0                                                                                                                                                                                                                                                                                                            ; alt_sld_fab_0                                                                                   ; alt_sld_fab_0                          ;
;       |alt_sld_fab_0|                                                                                        ; 76.5 (0.0)           ; 82.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                                              ; alt_sld_fab_0_alt_sld_fab_0_10_fkimwiy                                                          ; ed_synth_axil_driver_0                 ;
;          |alt_sld_fab_0|                                                                                     ; 76.5 (0.0)           ; 82.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0                                                                                                                                                                                                                                                                                ; alt_sld_fab_0_alt_sld_fab_1920_l2i5zmq                                                          ; emif_ph2_axil_driver_100               ;
;             |agilexconfigreset|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset                                                                                                                                                                                                                                                              ; alt_sld_fab_0_intel_agilex_reset_release_from_sdm_203_cpztvzi                                   ; emif_io96b_lpddr4_200                  ;
;                |user_reset|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|agilexconfigreset|user_reset                                                                                                                                                                                                                                                   ; intel_agilex_reset_release_from_sdm_atom                                                        ; emif_io96b_lpddr4_200                  ;
;             |configresetfabric|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric                                                                                                                                                                                                                                                              ; alt_sld_fab_0_intel_configuration_debug_reset_release_hub_203_w7kgssi                           ; emif_io96b_lpddr4_200                  ;
;                |conf_reset_src|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|configresetfabric|conf_reset_src                                                                                                                                                                                                                                               ; intel_configuration_reset_release_for_debug                                                     ; emif_io96b_lpddr4_200                  ;
;             |jtagpins|                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins                                                                                                                                                                                                                                                                       ; altera_jtag_wys_atom                                                                            ; ed_synth_emif_io96b_lpddr4_0           ;
;                |atom_inst|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst                                                                                                                                                                                                                                                             ; altera_jtag_wys_atom_bare                                                                       ; emif_io96b_lpddr4_200                  ;
;             |sldfabric|                                                                                      ; 76.5 (0.0)           ; 82.0 (0.0)                       ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (0)             ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric                                                                                                                                                                                                                                                                      ; alt_sld_fab_0_altera_sld_jtag_hub_1920_34xmiby                                                  ; emif_io96b_lpddr4_200                  ;
;                |jtag_hub_gen.real_sld_jtag_hub|                                                              ; 76.5 (56.0)          ; 82.0 (61.1)                      ; 5.5 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 120 (84)            ; 88 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub                                                                                                                                                                                                                                       ; sld_jtag_hub                                                                                    ; emif_io96b_lpddr4_200                  ;
;                   |hub_info_reg|                                                                             ; 10.3 (10.3)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_info_reg                                                                                                                                                                                                                          ; sld_rom_sr                                                                                      ; emif_io96b_lpddr4_200                  ;
;                   |shadow_jsm|                                                                               ; 10.2 (10.2)          ; 10.6 (10.6)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm                                                                                                                                                                                                                            ; sld_shadow_jsm                                                                                  ; emif_io96b_lpddr4_200                  ;
;    |axil_driver_0|                                                                                           ; 51.6 (0.0)           ; 54.8 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (0)             ; 102 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axil_driver_0                                                                                                                                                                                                                                                                                                         ; ed_synth_axil_driver_0                                                                          ; ed_synth_axil_driver_0                 ;
;       |emif_ph2_axil_driver_inst|                                                                            ; 51.6 (0.0)           ; 54.8 (0.0)                       ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (0)             ; 102 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axil_driver_0|emif_ph2_axil_driver_inst                                                                                                                                                                                                                                                                               ; ed_synth_axil_driver_0_emif_ph2_axil_driver_100_qakapty                                         ; emif_ph2_axil_driver_100               ;
;          |ed_synth_axil_driver_0_emif_ph2_axil_driver_100_qakapty_axil_driver_inst|                          ; 51.6 (51.6)          ; 54.8 (54.8)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 105 (105)           ; 102 (102)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; axil_driver_0|emif_ph2_axil_driver_inst|ed_synth_axil_driver_0_emif_ph2_axil_driver_100_qakapty_axil_driver_inst                                                                                                                                                                                                      ; ed_synth_axil_driver_0_emif_ph2_axil_driver_100_qakapty_axil_driver_top                         ; emif_ph2_axil_driver_100               ;
;    |emif_io96b_lpddr4_0|                                                                                     ; 2262.5 (0.0)         ; 2534.8 (0.0)                     ; 366.4 (0.0)                                       ; 94.1 (0.0)                       ; 180.0 (0.0)          ; 2743 (0)            ; 4373 (0)                  ; 0 (0)         ; 9024              ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (0)  ; emif_io96b_lpddr4_0                                                                                                                                                                                                                                                                                                   ; ed_synth_emif_io96b_lpddr4_0                                                                    ; ed_synth_emif_io96b_lpddr4_0           ;
;       |emif_io96b_lpddr4_inst|                                                                               ; 2262.5 (0.0)         ; 2534.8 (0.0)                     ; 366.4 (0.0)                                       ; 94.1 (0.0)                       ; 180.0 (0.0)          ; 2743 (0)            ; 4373 (0)                  ; 0 (0)         ; 9024              ; 8     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst                                                                                                                                                                                                                                                                            ; ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq                                      ; emif_io96b_lpddr4_200                  ;
;          |arch_emif_0.arch0_1ch_per_io.arch_0|                                                               ; 121.6 (0.0)          ; 133.1 (0.0)                      ; 11.5 (0.0)                                        ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 217 (0)             ; 883 (0)                   ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0                                                                                                                                                                                                                                        ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_io96b_top                        ; emif_io96b_lpddr4_200                  ;
;             |fbr_axi_adapter_wide|                                                                           ; 62.8 (11.6)          ; 70.3 (13.9)                      ; 7.5 (2.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 100 (20)            ; 76 (17)                   ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide                                                                                                                                                                                                                   ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_fbr_axi_adapter_wide ; emif_io96b_lpddr4_200                  ;
;                |gen_skid_buffers.inst_rdfifo|                                                                ; 21.4 (0.0)           ; 23.0 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (0)              ; 27 (0)                    ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo                                                                                                                                                                                      ; scfifo                                                                                          ; altera_work                            ;
;                   |auto_generated|                                                                           ; 21.4 (2.1)           ; 23.0 (2.1)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (3)              ; 27 (1)                    ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated                                                                                                                                                                       ; scfifo_uu0t                                                                                     ; altera_work                            ;
;                      |dpfifo|                                                                                ; 18.9 (9.8)           ; 20.9 (12.0)                      ; 2.0 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (20)             ; 26 (12)                   ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo                                                                                                                                                                ; a_dpfifo_rkka1                                                                                  ; altera_work                            ;
;                         |FIFOram|                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                        ; altera_syncram_2bk8                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8512              ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                                                   ; altera_syncram_impl_8n0f1                                                                       ; altera_work                            ;
;                         |rd_ptr_msb|                                                                         ; 2.4 (2.4)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                     ; altera_counter                                                                                  ; altera_work                            ;
;                         |usedw_counter|                                                                      ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                  ; altera_counter                                                                                  ; altera_work                            ;
;                         |wr_ptr|                                                                             ; 2.9 (2.9)            ; 3.0 (3.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                         ; altera_counter                                                                                  ; altera_work                            ;
;                |gen_skid_buffers.inst_wrespfifo|                                                             ; 29.8 (0.0)           ; 33.5 (0.0)                       ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 40 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo                                                                                                                                                                                   ; scfifo                                                                                          ; altera_work                            ;
;                   |auto_generated|                                                                           ; 29.8 (2.2)           ; 33.5 (2.5)                       ; 3.6 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 40 (3)              ; 32 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated                                                                                                                                                                    ; scfifo_vbpf1                                                                                    ; altera_work                            ;
;                      |dpfifo|                                                                                ; 27.7 (8.0)           ; 31.0 (10.5)                      ; 3.3 (2.4)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 37 (20)             ; 31 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo                                                                                                                                                             ; a_dpfifo_v44s1                                                                                  ; altera_work                            ;
;                         |FIFOram|                                                                            ; 10.7 (0.0)           ; 11.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                     ; altera_syncram_7h0m                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 10.7 (10.7)          ; 11.2 (11.2)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1                                                                                                                                ; altera_syncram_impl_5e1u1                                                                       ; altera_work                            ;
;                         |rd_ptr_msb|                                                                         ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                  ; altera_counter                                                                                  ; altera_work                            ;
;                         |usedw_counter|                                                                      ; 3.4 (3.4)            ; 3.7 (3.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                               ; altera_counter                                                                                  ; altera_work                            ;
;                         |wr_ptr|                                                                             ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                      ; altera_counter                                                                                  ; altera_work                            ;
;             |gen_byte_conns[0].wrapper_byte|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte       ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[0].wrapper_byte_ctrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_byte_ctrl                                                                                                                                                                                                    ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte_ctrl  ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[0].wrapper_pa|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[0].wrapper_pa                                                                                                                                                                                                           ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pa         ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[1].wrapper_byte|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte       ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[1].wrapper_byte_ctrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_byte_ctrl                                                                                                                                                                                                    ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte_ctrl  ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[1].wrapper_falane|                                                               ; 9.8 (9.8)            ; 10.0 (10.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 212 (212)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_falane                                                                                                                                                                                                       ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_fa_lane    ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[1].wrapper_pa|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[1].wrapper_pa                                                                                                                                                                                                           ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pa         ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[2].wrapper_byte|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_byte                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte       ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[2].wrapper_byte_ctrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_byte_ctrl                                                                                                                                                                                                    ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte_ctrl  ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[2].wrapper_falane|                                                               ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 212 (212)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_falane                                                                                                                                                                                                       ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_fa_lane    ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[2].wrapper_pa|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[2].wrapper_pa                                                                                                                                                                                                           ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pa         ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[3].wrapper_byte|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_byte                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte       ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[3].wrapper_byte_ctrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_byte_ctrl                                                                                                                                                                                                    ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte_ctrl  ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[3].wrapper_falane|                                                               ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 180 (180)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_falane                                                                                                                                                                                                       ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_fa_lane    ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[3].wrapper_pa|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[3].wrapper_pa                                                                                                                                                                                                           ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pa         ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[6].wrapper_byte|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte       ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[6].wrapper_byte_ctrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_byte_ctrl                                                                                                                                                                                                    ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte_ctrl  ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[6].wrapper_pa|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[6].wrapper_pa                                                                                                                                                                                                           ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pa         ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[7].wrapper_byte|                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte       ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[7].wrapper_byte_ctrl|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_byte_ctrl                                                                                                                                                                                                    ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_byte_ctrl  ; emif_io96b_lpddr4_200                  ;
;             |gen_byte_conns[7].wrapper_pa|                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|gen_byte_conns[7].wrapper_pa                                                                                                                                                                                                           ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pa         ; emif_io96b_lpddr4_200                  ;
;             |lock_sync_inst|                                                                                 ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|lock_sync_inst                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_lpddr4_200                  ;
;             |wrapper_bufs_mem|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_bufs_mem                                                                                                                                                                                                                       ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_bufs_mem   ; emif_io96b_lpddr4_200                  ;
;             |wrapper_cpa|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_cpa                                                                                                                                                                                                                            ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_cpa        ; emif_io96b_lpddr4_200                  ;
;             |wrapper_fahmc_wide|                                                                             ; 27.0 (27.0)          ; 31.5 (31.5)                      ; 4.5 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 56 (56)             ; 200 (200)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_fahmc_wide                                                                                                                                                                                                                     ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_fa_hmc     ; emif_io96b_lpddr4_200                  ;
;             |wrapper_hmc_wide|                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_hmc_wide                                                                                                                                                                                                                       ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_hmc_wide   ; emif_io96b_lpddr4_200                  ;
;             |wrapper_pll|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (1)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|wrapper_pll                                                                                                                                                                                                                            ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_200_hyctmiq_phy_arch_fp_atom_inst_pll        ; emif_io96b_lpddr4_200                  ;
;          |io0.calip_0|                                                                                       ; 2140.8 (0.0)         ; 2401.7 (0.0)                     ; 355.0 (0.0)                                       ; 94.1 (0.0)                       ; 170.0 (0.0)          ; 2526 (0)            ; 3490 (0)                  ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0                                                                                                                                                                                                                                                                ; ed_synth_emif_io96b_lpddr4_0_emif_io96b_lpddr4_emif_io96b_cal_200_ogvmehq                       ; emif_io96b_lpddr4_200                  ;
;             |cal_0|                                                                                          ; 2140.8 (0.0)         ; 2401.7 (0.0)                     ; 355.0 (0.0)                                       ; 94.1 (0.0)                       ; 170.0 (0.0)          ; 2526 (0)            ; 3490 (0)                  ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0                                                                                                                                                                                                                                                          ; ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_200_pi6yw4q                                         ; emif_io96b_cal_200                     ;
;                |cal_arch_0|                                                                                  ; 214.5 (0.0)          ; 243.9 (0.0)                      ; 29.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 301 (0)             ; 218 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0                                                                                                                                                                                                                                               ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_200_pi6yw4q_cal_arch_fp_top                     ; emif_io96b_cal_200                     ;
;                   |inst_gearbox|                                                                             ; 214.5 (214.5)        ; 243.9 (243.9)                    ; 29.4 (29.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 301 (301)           ; 218 (218)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|inst_gearbox                                                                                                                                                                                                                                  ; altera_emif_cal_gearbox_bidir                                                                   ; emif_io96b_cal_200                     ;
;                   |u_iossm|                                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|u_iossm                                                                                                                                                                                                                                       ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_200_pi6yw4q_stdfn_inst_iossm                    ; emif_io96b_cal_200                     ;
;                   |u_seq|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|u_seq                                                                                                                                                                                                                                         ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_200_pi6yw4q_stdfn_inst_seq                      ; emif_io96b_cal_200                     ;
;                   |u_ssm_fa|                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|cal_arch_0|u_ssm_fa                                                                                                                                                                                                                                      ; stdfn_inst_fa_c2p_ssm                                                                           ; emif_io96b_cal_200                     ;
;                |g_jamb_arbit.arbit_and_interconnect|                                                         ; 1476.7 (0.0)         ; 1693.0 (0.0)                     ; 280.2 (0.0)                                       ; 63.9 (0.0)                       ; 170.0 (0.0)          ; 1629 (0)            ; 2804 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect                                                                                                                                                                                                                      ; io0_ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_200_pi6yw4q_arbitrator                          ; emif_io96b_cal_200                     ;
;                   |gen_arbit.arbit|                                                                          ; 805.1 (0.0)          ; 917.7 (0.0)                      ; 122.2 (0.0)                                       ; 9.6 (0.0)                        ; 170.0 (0.0)          ; 1038 (0)            ; 1284 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit                                                                                                                                                                                                      ; ed_synth_dut_intel_axi4lite_injector_100_2yowc3a                                                ; emif_io96b_cal_200                     ;
;                      |intel_axi4lite_injector_ph2_inst|                                                      ; 805.1 (9.9)          ; 917.7 (9.9)                      ; 122.2 (0.0)                                       ; 9.6 (0.0)                        ; 170.0 (0.0)          ; 1038 (38)           ; 1284 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst                                                                                                                                                                     ; intel_axi4lite_injector_ph2                                                                     ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.axi4_ar_merge|                                                   ; 7.2 (7.2)            ; 7.5 (7.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4_ar_merge                                                                                                                                    ; intel_axi4lite_injector_ph2_ax_channel_merge                                                    ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.axi4_aw_merge|                                                   ; 7.7 (7.7)            ; 7.7 (7.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4_aw_merge                                                                                                                                    ; intel_axi4lite_injector_ph2_ax_channel_merge                                                    ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.axi4lite_ar_arbiter|                                             ; 16.8 (0.0)           ; 15.0 (0.0)                       ; 0.9 (0.0)                                         ; 2.7 (0.0)                        ; 0.0 (0.0)            ; 21 (0)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4lite_ar_arbiter                                                                                                                              ; intel_axi4lite_injector_ph2_axi4lite_channel_arbiter                                            ; emif_io96b_cal_200                     ;
;                            |gen_final_comparison.comparison|                                                 ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4lite_ar_arbiter|gen_final_comparison.comparison                                                                                              ; intel_axi4lite_injector_ph2_axi4lite_channel_arbiter_comparison                                 ; emif_io96b_cal_200                     ;
;                            |gen_stage1_reduction.gen_stage1_check[0].gen_stage1_check_inst.comparison|       ; 16.0 (16.0)          ; 14.0 (14.0)                      ; 0.6 (0.6)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 19 (19)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4lite_ar_arbiter|gen_stage1_reduction.gen_stage1_check[0].gen_stage1_check_inst.comparison                                                    ; intel_axi4lite_injector_ph2_axi4lite_channel_arbiter_comparison                                 ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.axi4lite_aww_arbiter|                                            ; 7.9 (0.0)            ; 10.0 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (0)              ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4lite_aww_arbiter                                                                                                                             ; intel_axi4lite_injector_ph2_axi4lite_channel_arbiter                                            ; emif_io96b_cal_200                     ;
;                            |gen_final_comparison.comparison|                                                 ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4lite_aww_arbiter|gen_final_comparison.comparison                                                                                             ; intel_axi4lite_injector_ph2_axi4lite_channel_arbiter_comparison                                 ; emif_io96b_cal_200                     ;
;                            |gen_stage1_reduction.gen_stage1_check[0].gen_stage1_check_inst.comparison|       ; 7.1 (7.1)            ; 9.0 (9.0)                        ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.axi4lite_aww_arbiter|gen_stage1_reduction.gen_stage1_check[0].gen_stage1_check_inst.comparison                                                   ; intel_axi4lite_injector_ph2_axi4lite_channel_arbiter_comparison                                 ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|                   ; 361.7 (23.8)         ; 413.4 (25.3)                     ; 56.1 (4.9)                                        ; 4.5 (3.3)                        ; 90.0 (0.0)           ; 431 (48)            ; 660 (27)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst                                                                                                    ; intel_axi4lite_injector_ph2_axi4lite_slave                                                      ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.ar_cc_fifo|                                                     ; 68.0 (0.8)           ; 78.2 (0.8)                       ; 10.4 (0.0)                                        ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 71 (1)              ; 125 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo                                                                        ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 67.2 (0.0)           ; 77.4 (0.0)                       ; 10.4 (0.0)                                        ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 70 (0)              ; 124 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo                                                                   ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 67.2 (24.4)          ; 77.4 (25.5)                      ; 10.4 (1.1)                                        ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 70 (33)             ; 124 (54)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1                                                                ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 42.8 (7.7)           ; 51.9 (9.4)                       ; 9.3 (1.7)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 37 (10)             ; 70 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst                                                      ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                            ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 2.9 (2.9)            ; 3.7 (3.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.2 (1.2)            ; 2.2 (2.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.2 (1.2)            ; 2.4 (2.4)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 3.7 (3.7)            ; 5.6 (5.6)                        ; 2.1 (2.1)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.6 (1.6)            ; 2.9 (2.9)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.4 (1.4)            ; 2.6 (2.6)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.aw_cc_fifo|                                                     ; 67.3 (0.5)           ; 76.8 (1.0)                       ; 10.2 (0.5)                                        ; 0.7 (0.0)                        ; 20.0 (0.0)           ; 72 (2)              ; 125 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo                                                                        ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 66.8 (0.0)           ; 75.8 (0.0)                       ; 9.8 (0.0)                                         ; 0.7 (0.0)                        ; 20.0 (0.0)           ; 70 (0)              ; 124 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo                                                                   ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 66.8 (24.1)          ; 75.8 (26.0)                      ; 9.8 (1.9)                                         ; 0.7 (0.0)                        ; 20.0 (0.0)           ; 70 (33)             ; 124 (54)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1                                                                ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 42.7 (7.4)           ; 49.8 (9.0)                       ; 7.9 (1.6)                                         ; 0.7 (0.0)                        ; 20.0 (0.0)           ; 37 (10)             ; 70 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst                                                      ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                            ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 2.8 (2.8)            ; 3.8 (3.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.3 (1.3)            ; 2.5 (2.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.9 (1.9)            ; 2.9 (2.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 2.9 (2.9)            ; 3.9 (3.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.6 (0.6)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.6 (1.6)            ; 2.8 (2.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.b_cc_fifo|                                                      ; 28.6 (0.8)           ; 34.9 (0.8)                       ; 6.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (1)              ; 75 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo                                                                         ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 27.9 (0.0)           ; 34.2 (0.0)                       ; 6.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo                                                                    ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 27.9 (4.2)           ; 34.2 (5.0)                       ; 6.3 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (6)              ; 74 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1                                                                 ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 23.7 (7.9)           ; 29.2 (9.5)                       ; 5.4 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (10)             ; 70 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst                                                       ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 3.1 (3.1)            ; 4.0 (4.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.7 (1.7)            ; 2.2 (2.2)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 3.2 (3.2)            ; 4.1 (4.1)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.5 (1.5)            ; 1.6 (1.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.8 (1.8)            ; 2.6 (2.6)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.r_cc_fifo|                                                      ; 72.3 (0.5)           ; 82.0 (1.0)                       ; 9.9 (0.5)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 79 (1)              ; 139 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo                                                                         ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 71.8 (0.0)           ; 81.0 (0.0)                       ; 9.4 (0.0)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 78 (0)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo                                                                    ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 71.8 (28.4)          ; 81.0 (31.5)                      ; 9.4 (3.1)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 78 (40)             ; 138 (68)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1                                                                 ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 43.4 (7.3)           ; 49.5 (9.1)                       ; 6.4 (1.7)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 38 (11)             ; 70 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst                                                       ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                             ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 3.0 (3.0)            ; 3.6 (3.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.5 (1.5)            ; 2.2 (2.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 2.2 (2.2)            ; 2.8 (2.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 3.1 (3.1)            ; 4.0 (4.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.4 (1.4)            ; 2.8 (2.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.8 (1.8)            ; 2.0 (2.0)                        ; 0.4 (0.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.rdata_slice_selector_fifo|                                      ; 28.9 (0.8)           ; 31.0 (0.8)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 38 (2)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo                                                         ; intel_axi4lite_injector_ph2_fifo                                                                ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 28.0 (0.0)           ; 30.2 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 36 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo                                                    ; scfifo                                                                                          ; altera_work                            ;
;                                  |auto_generated|                                                            ; 28.0 (0.0)           ; 30.2 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 36 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated                                     ; scfifo_silv1                                                                                    ; altera_work                            ;
;                                     |dpfifo|                                                                 ; 28.0 (8.0)           ; 30.2 (9.6)                       ; 2.1 (1.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 36 (19)             ; 30 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo                              ; a_dpfifo_hafc1                                                                                  ; altera_work                            ;
;                                        |FIFOram|                                                             ; 10.8 (0.0)           ; 11.2 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|FIFOram                      ; altera_syncram_09j01                                                                            ; altera_work                            ;
;                                           |altera_syncram_impl1|                                             ; 10.8 (10.8)          ; 11.2 (11.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1 ; altera_syncram_impl_c3bd1                                                                       ; altera_work                            ;
;                                        |rd_ptr_msb|                                                          ; 2.4 (2.4)            ; 2.7 (2.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|rd_ptr_msb                   ; altera_counter                                                                                  ; altera_work                            ;
;                                        |usedw_counter|                                                       ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|usedw_counter                ; altera_counter                                                                                  ; altera_work                            ;
;                                        |wr_ptr|                                                              ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|wr_ptr                       ; altera_counter                                                                                  ; altera_work                            ;
;                            |gen_active_slave.w_cc_fifo|                                                      ; 72.9 (0.9)           ; 85.1 (1.3)                       ; 12.2 (0.4)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 79 (2)              ; 139 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo                                                                         ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 72.0 (0.0)           ; 83.8 (0.0)                       ; 11.8 (0.0)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 77 (0)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo                                                                    ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 72.0 (29.1)          ; 83.8 (31.5)                      ; 11.8 (2.4)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 77 (40)             ; 138 (68)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1                                                                 ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 42.9 (7.4)           ; 52.2 (8.8)                       ; 9.4 (1.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 37 (10)             ; 70 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst                                                       ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                             ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 3.0 (3.0)            ; 4.6 (4.6)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.5 (1.5)            ; 2.4 (2.4)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.8 (1.8)            ; 3.0 (3.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 2.9 (2.9)            ; 5.2 (5.2)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.4 (1.4)            ; 3.0 (3.0)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|                   ; 327.0 (24.1)         ; 387.1 (27.0)                     ; 62.5 (4.2)                                        ; 2.5 (1.3)                        ; 80.0 (0.0)           ; 405 (49)            ; 606 (27)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst                                                                                                    ; intel_axi4lite_injector_ph2_axi4lite_slave                                                      ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.ar_cc_fifo|                                                     ; 67.4 (1.0)           ; 78.5 (1.2)                       ; 11.1 (0.3)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 74 (2)              ; 129 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo                                                                        ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 66.4 (0.0)           ; 77.2 (0.0)                       ; 10.8 (0.0)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 72 (0)              ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo                                                                   ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 66.4 (23.5)          ; 77.2 (25.5)                      ; 10.8 (2.0)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 72 (35)             ; 128 (58)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1                                                                ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 42.9 (7.7)           ; 51.8 (8.9)                       ; 8.8 (1.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 37 (10)             ; 70 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst                                                      ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                            ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 2.8 (2.8)            ; 3.9 (3.9)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.5 (1.5)            ; 2.6 (2.6)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.8 (1.8)            ; 2.7 (2.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 3.4 (3.4)            ; 4.6 (4.6)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.2 (1.2)            ; 2.9 (2.9)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.6 (1.6)            ; 3.2 (3.2)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.aw_cc_fifo|                                                     ; 68.0 (1.0)           ; 78.0 (1.2)                       ; 10.3 (0.3)                                        ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 74 (2)              ; 129 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo                                                                        ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 67.0 (0.0)           ; 76.8 (0.0)                       ; 10.0 (0.0)                                        ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 72 (0)              ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo                                                                   ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 67.0 (23.9)          ; 76.8 (25.0)                      ; 10.0 (1.1)                                        ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 72 (35)             ; 128 (58)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1                                                                ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 43.1 (7.9)           ; 51.8 (9.1)                       ; 8.9 (1.2)                                         ; 0.2 (0.0)                        ; 20.0 (0.0)           ; 37 (10)             ; 70 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst                                                      ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                            ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 3.3 (3.3)            ; 4.9 (4.9)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.5 (1.5)            ; 1.8 (1.8)                        ; 0.5 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.6 (1.6)            ; 2.7 (2.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 2.9 (2.9)            ; 5.1 (5.1)                        ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr_adder                                             ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.4 (1.4)            ; 2.8 (2.8)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                               ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.6 (1.6)            ; 2.4 (2.4)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                               ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.b_cc_fifo|                                                      ; 27.1 (0.7)           ; 37.3 (0.8)                       ; 10.2 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (1)              ; 75 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo                                                                         ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 26.5 (0.0)           ; 36.6 (0.0)                       ; 10.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (0)              ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo                                                                    ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 26.5 (3.1)           ; 36.6 (3.7)                       ; 10.1 (0.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (6)              ; 74 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1                                                                 ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 23.4 (7.6)           ; 32.9 (8.8)                       ; 9.6 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (10)             ; 70 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst                                                       ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 3.2 (3.2)            ; 4.8 (4.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.4 (1.4)            ; 2.7 (2.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.8 (1.8)            ; 3.6 (3.6)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 3.3 (3.3)            ; 4.6 (4.6)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.3 (1.3)            ; 2.5 (2.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.7 (1.7)            ; 2.9 (2.9)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.b_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.r_cc_fifo|                                                      ; 40.1 (1.0)           ; 50.5 (1.0)                       ; 11.3 (0.0)                                        ; 0.9 (0.0)                        ; 10.0 (0.0)           ; 47 (1)              ; 77 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo                                                                         ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 39.1 (0.0)           ; 49.5 (0.0)                       ; 11.3 (0.0)                                        ; 0.9 (0.0)                        ; 10.0 (0.0)           ; 46 (0)              ; 76 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo                                                                    ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 39.1 (5.8)           ; 49.5 (6.2)                       ; 11.3 (1.3)                                        ; 0.9 (0.9)                        ; 10.0 (0.0)           ; 46 (8)              ; 76 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1                                                                 ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 33.3 (7.2)           ; 43.3 (9.2)                       ; 10.0 (2.0)                                        ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 38 (11)             ; 70 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst                                                       ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                             ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 2.9 (2.9)            ; 3.9 (3.9)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.4 (1.4)            ; 2.3 (2.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 2.0 (2.0)            ; 3.2 (3.2)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 2.9 (2.9)            ; 5.8 (5.8)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.6 (1.6)            ; 2.6 (2.6)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 2.1 (2.1)            ; 3.2 (3.2)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                            |gen_active_slave.rdata_slice_selector_fifo|                                      ; 29.4 (0.7)           ; 32.2 (0.8)                       ; 2.8 (0.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 38 (2)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo                                                         ; intel_axi4lite_injector_ph2_fifo                                                                ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 28.7 (0.0)           ; 31.3 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 36 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo                                                    ; scfifo                                                                                          ; altera_work                            ;
;                                  |auto_generated|                                                            ; 28.7 (0.0)           ; 31.3 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 36 (0)              ; 30 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated                                     ; scfifo_silv1                                                                                    ; altera_work                            ;
;                                     |dpfifo|                                                                 ; 28.7 (8.5)           ; 31.3 (10.6)                      ; 2.7 (2.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 36 (19)             ; 30 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo                              ; a_dpfifo_hafc1                                                                                  ; altera_work                            ;
;                                        |FIFOram|                                                             ; 10.8 (0.0)           ; 11.2 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 0 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|FIFOram                      ; altera_syncram_09j01                                                                            ; altera_work                            ;
;                                           |altera_syncram_impl1|                                             ; 10.8 (10.8)          ; 11.2 (11.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1 ; altera_syncram_impl_c3bd1                                                                       ; altera_work                            ;
;                                        |rd_ptr_msb|                                                          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|rd_ptr_msb                   ; altera_counter                                                                                  ; altera_work                            ;
;                                        |usedw_counter|                                                       ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|usedw_counter                ; altera_counter                                                                                  ; altera_work                            ;
;                                        |wr_ptr|                                                              ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|wr_ptr                       ; altera_counter                                                                                  ; altera_work                            ;
;                            |gen_active_slave.w_cc_fifo|                                                      ; 71.0 (0.9)           ; 83.6 (1.2)                       ; 12.6 (0.3)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 79 (2)              ; 139 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo                                                                         ; intel_axi4lite_injector_ph2_clock_crossing_fifo                                                 ; emif_io96b_cal_200                     ;
;                               |fifo|                                                                         ; 70.0 (0.0)           ; 82.3 (0.0)                       ; 12.3 (0.0)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 77 (0)              ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo                                                                    ; intel_axi4lite_injector_dcfifo_s                                                                ; emif_io96b_cal_200                     ;
;                                  |a1|                                                                        ; 70.0 (27.9)          ; 82.3 (29.3)                      ; 12.3 (1.4)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 77 (40)             ; 138 (68)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1                                                                 ; intel_axi4lite_injector_dcfifo_s_showahead                                                      ; emif_io96b_cal_200                     ;
;                                     |fifo_inst|                                                              ; 42.2 (7.4)           ; 53.1 (10.0)                      ; 10.9 (2.6)                                        ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 37 (10)             ; 70 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst                                                       ; intel_axi4lite_injector_dcfifo_s_normal                                                         ; emif_io96b_cal_200                     ;
;                                        |mlab_inst|                                                           ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|mlab_inst                                             ; intel_axi4lite_injector_util_generic_mlab_dc                                                    ; emif_io96b_cal_200                     ;
;                                        |rd2wr|                                                               ; 3.0 (3.0)            ; 4.8 (4.8)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd2wr                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |rd_adder|                                                            ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |rd_b2g|                                                              ; 1.5 (1.5)            ; 2.3 (2.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |rd_g2b|                                                              ; 1.7 (1.7)            ; 3.1 (3.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|rd_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                                        |wr2rd|                                                               ; 2.9 (2.9)            ; 4.6 (4.6)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr2rd                                                 ; intel_axi4lite_injector_util_synchronizer_ff_r2                                                 ; emif_io96b_cal_200                     ;
;                                        |wr_adder|                                                            ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr_adder                                              ; intel_axi4lite_injector_util_add_a_b_s0_s1                                                      ; emif_io96b_cal_200                     ;
;                                        |wr_b2g|                                                              ; 1.4 (1.4)            ; 2.7 (2.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr_b2g                                                ; intel_axi4lite_injector_util_binary_to_gray                                                     ; emif_io96b_cal_200                     ;
;                                        |wr_g2b|                                                              ; 1.4 (1.4)            ; 2.7 (2.7)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|wr_g2b                                                ; intel_axi4lite_injector_util_gray_to_binary                                                     ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.read_response_demultiplexer|                                     ; 66.6 (66.6)          ; 66.8 (66.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.read_response_demultiplexer                                                                                                                      ; intel_axi4lite_injector_ph2_read_response_demultiplexer                                         ; emif_io96b_cal_200                     ;
;                         |gen_axi4lite_logic.write_response_demultiplexer|                                    ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.write_response_demultiplexer                                                                                                                     ; intel_axi4lite_injector_ph2_write_response_demultiplexer                                        ; emif_io96b_cal_200                     ;
;                   |gen_arbit.mm_interconnect_1|                                                              ; 529.7 (0.0)          ; 591.8 (0.0)                      ; 98.7 (0.0)                                        ; 36.7 (0.0)                       ; 0.0 (0.0)            ; 521 (0)             ; 1108 (0)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1                                                                                                                                                                                          ; ed_synth_dut_altera_mm_interconnect_1920_5sovoyi                                                ; emif_io96b_cal_200                     ;
;                      |arbit_m_axi4_agent|                                                                    ; 25.5 (25.5)          ; 24.9 (24.9)                      ; 0.6 (0.6)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 93 (93)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|arbit_m_axi4_agent                                                                                                                                                                       ; ed_synth_dut_altera_merlin_axi_master_ni_1962_2kryw2a                                           ; emif_io96b_cal_200                     ;
;                      |cal_arch_0_s0_axi4lite_axi4_lite_agent|                                                ; 36.4 (6.1)           ; 39.4 (6.6)                       ; 3.0 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 51 (9)              ; 49 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent                                                                                                                                                   ; ed_synth_dut_altera_merlin_axi_slave_ni_1971_cwyib4q                                            ; emif_io96b_cal_200                     ;
;                         |check_and_align_address_to_size|                                                    ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|check_and_align_address_to_size                                                                                                                   ; altera_merlin_address_alignment                                                                 ; emif_io96b_cal_200                     ;
;                         |read_burst_uncompressor|                                                            ; 18.2 (18.2)          ; 18.7 (18.7)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|read_burst_uncompressor                                                                                                                           ; altera_merlin_burst_uncompressor                                                                ; emif_io96b_cal_200                     ;
;                         |read_rsp_fifo|                                                                      ; 9.0 (0.0)            ; 11.2 (0.0)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|read_rsp_fifo                                                                                                                                     ; ed_synth_dut_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_1971_ysgnmwa                      ; emif_io96b_cal_200                     ;
;                            |my_altera_avalon_sc_fifo_wr|                                                     ; 9.0 (9.0)            ; 11.2 (11.2)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                         ; ed_synth_dut_altera_avalon_sc_fifo_1931_fzgstwy                                                 ; emif_io96b_cal_200                     ;
;                         |write_rsp_fifo|                                                                     ; 2.5 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|write_rsp_fifo                                                                                                                                    ; ed_synth_dut_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_1971_ysgnmwa                      ; emif_io96b_cal_200                     ;
;                            |my_altera_avalon_sc_fifo_wr|                                                     ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                        ; ed_synth_dut_altera_avalon_sc_fifo_1931_fzgstwy                                                 ; emif_io96b_cal_200                     ;
;                      |cal_arch_0_s0_axi4lite_axi4_lite_rd_burst_adapter|                                     ; 115.3 (0.0)          ; 122.1 (0.0)                      ; 10.7 (0.0)                                        ; 3.9 (0.0)                        ; 0.0 (0.0)            ; 184 (0)             ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_rd_burst_adapter                                                                                                                                        ; ed_synth_dut_altera_merlin_burst_adapter_1931_hbsisni                                           ; emif_io96b_cal_200                     ;
;                         |altera_merlin_burst_adapter_13_1.burst_adapter|                                     ; 115.3 (115.3)        ; 122.1 (122.1)                    ; 10.7 (10.7)                                       ; 3.9 (3.9)                        ; 0.0 (0.0)            ; 184 (184)           ; 95 (95)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_rd_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                         ; altera_merlin_burst_adapter_13_1                                                                ; emif_io96b_cal_200                     ;
;                      |cal_arch_0_s0_axi4lite_axi4_lite_rd_rsp_width_adapter|                                 ; 37.0 (37.0)          ; 39.1 (39.1)                      ; 5.6 (5.6)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 133 (133)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_rd_rsp_width_adapter                                                                                                                                    ; ed_synth_dut_altera_merlin_width_adapter_1933_2qdsena                                           ; emif_io96b_cal_200                     ;
;                      |cal_arch_0_s0_axi4lite_axi4_lite_wr_burst_adapter|                                     ; 93.2 (0.0)           ; 106.3 (0.0)                      ; 13.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (0)             ; 111 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_wr_burst_adapter                                                                                                                                        ; ed_synth_dut_altera_merlin_burst_adapter_1931_hbsisni                                           ; emif_io96b_cal_200                     ;
;                         |altera_merlin_burst_adapter_13_1.burst_adapter|                                     ; 93.2 (93.2)          ; 106.3 (106.3)                    ; 13.2 (13.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 134 (134)           ; 111 (111)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|cal_arch_0_s0_axi4lite_axi4_lite_wr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                         ; altera_merlin_burst_adapter_13_1                                                                ; emif_io96b_cal_200                     ;
;                      |crosser|                                                                               ; 50.4 (0.0)           ; 48.9 (0.0)                       ; 14.3 (0.0)                                        ; 15.9 (0.0)                       ; 0.0 (0.0)            ; 4 (0)               ; 138 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser                                                                                                                                                                                  ; ed_synth_dut_hs_clk_xer_1940_hvja46q                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 50.4 (48.1)          ; 48.9 (45.4)                      ; 14.3 (13.2)                                       ; 15.9 (15.9)                      ; 0.0 (0.0)            ; 4 (4)               ; 138 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer                                                                                                                                                    ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                            ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                           ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                             ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                             ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |crosser_001|                                                                           ; 29.5 (0.0)           ; 32.4 (0.0)                       ; 11.3 (0.0)                                        ; 8.4 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 74 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001                                                                                                                                                                              ; ed_synth_dut_hs_clk_xer_1940_hvja46q                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 29.5 (26.0)          ; 32.4 (28.2)                      ; 11.3 (10.3)                                       ; 8.4 (8.1)                        ; 0.0 (0.0)            ; 4 (4)               ; 74 (64)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                        ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 1.1 (1.1)            ; 1.5 (1.5)                        ; 0.7 (0.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                       ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |crosser_002|                                                                           ; 8.2 (0.0)            ; 8.6 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 18 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002                                                                                                                                                                              ; ed_synth_dut_hs_clk_xer_1940_hvja46q                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 8.2 (5.0)            ; 8.6 (5.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 18 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                        ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                       ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |crosser_003|                                                                           ; 134.3 (0.0)          ; 170.0 (0.0)                      ; 39.6 (0.0)                                        ; 3.8 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 530 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003                                                                                                                                                                              ; ed_synth_dut_hs_clk_xer_1940_hvja46q                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 134.3 (131.8)        ; 170.0 (165.7)                    ; 39.6 (37.4)                                       ; 3.8 (3.5)                        ; 0.0 (0.0)            ; 3 (3)               ; 530 (520)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003|async_clock_crosser.clock_xer                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                        ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.4 (0.4)            ; 1.5 (1.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                       ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.mm_interconnect_1|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                   |mm_interconnect_0|                                                                        ; 140.9 (0.0)          ; 182.1 (0.0)                      ; 58.8 (0.0)                                        ; 17.6 (0.0)                       ; 0.0 (0.0)            ; 69 (0)              ; 409 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0                                                                                                                                                                                                    ; ed_synth_dut_altera_mm_interconnect_1920_jmzr6ly                                                ; emif_io96b_cal_200                     ;
;                      |arbit_s0_axi4lite_agent|                                                               ; 15.8 (2.7)           ; 16.5 (2.8)                       ; 1.3 (0.1)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 14 (6)              ; 39 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|arbit_s0_axi4lite_agent                                                                                                                                                                            ; ed_synth_dut_altera_merlin_axi_slave_ni_1971_kt2puei                                            ; emif_io96b_cal_200                     ;
;                         |read_rsp_fifo|                                                                      ; 2.1 (0.0)            ; 2.1 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|arbit_s0_axi4lite_agent|read_rsp_fifo                                                                                                                                                              ; ed_synth_dut_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_1971_o34766q                      ; emif_io96b_cal_200                     ;
;                            |my_altera_avalon_sc_fifo_wr|                                                     ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|arbit_s0_axi4lite_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                  ; ed_synth_dut_altera_avalon_sc_fifo_1931_fzgstwy                                                 ; emif_io96b_cal_200                     ;
;                         |write_rsp_fifo|                                                                     ; 10.7 (0.0)           ; 11.6 (0.0)                       ; 1.7 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 34 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|arbit_s0_axi4lite_agent|write_rsp_fifo                                                                                                                                                             ; ed_synth_dut_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_1971_o34766q                      ; emif_io96b_cal_200                     ;
;                            |my_altera_avalon_sc_fifo_wr|                                                     ; 10.7 (10.7)          ; 11.6 (11.6)                      ; 1.7 (1.7)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 4 (4)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|arbit_s0_axi4lite_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                 ; ed_synth_dut_altera_avalon_sc_fifo_1931_fzgstwy                                                 ; emif_io96b_cal_200                     ;
;                      |cmd_demux|                                                                             ; 0.2 (0.2)            ; 0.5 (0.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|cmd_demux                                                                                                                                                                                          ; ed_synth_dut_altera_merlin_demultiplexer_1921_ekcygpi                                           ; emif_io96b_cal_200                     ;
;                      |crosser|                                                                               ; 33.9 (0.0)           ; 51.8 (0.0)                       ; 18.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 130 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser                                                                                                                                                                                            ; ed_synth_dut_hs_clk_xer_1940_4s7hdhy                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 33.9 (31.2)          ; 51.8 (47.7)                      ; 18.0 (16.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 130 (120)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser|async_clock_crosser.clock_xer                                                                                                                                                              ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.6 (0.6)            ; 1.2 (1.2)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                      ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.4 (0.4)            ; 1.5 (1.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                     ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                       ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                       ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |crosser_001|                                                                           ; 27.6 (0.0)           ; 33.3 (0.0)                       ; 14.7 (0.0)                                        ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 68 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001                                                                                                                                                                                        ; ed_synth_dut_hs_clk_xer_1940_4s7hdhy                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 27.6 (25.0)          ; 33.3 (28.5)                      ; 14.7 (12.5)                                       ; 9.0 (9.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 68 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer                                                                                                                                                          ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                  ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.4 (0.4)            ; 1.3 (1.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                 ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |crosser_002|                                                                           ; 21.7 (0.0)           ; 32.3 (0.0)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002                                                                                                                                                                                        ; ed_synth_dut_hs_clk_xer_1940_4s7hdhy                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 21.7 (19.1)          ; 32.3 (27.8)                      ; 10.7 (8.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 82 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer                                                                                                                                                          ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.6 (0.6)            ; 1.5 (1.5)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                  ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.7 (0.7)            ; 1.5 (1.5)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                 ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |crosser_003|                                                                           ; 28.2 (0.0)           ; 32.8 (0.0)                       ; 12.6 (0.0)                                        ; 8.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 82 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003                                                                                                                                                                                        ; ed_synth_dut_hs_clk_xer_1940_4s7hdhy                                                            ; emif_io96b_cal_200                     ;
;                         |async_clock_crosser.clock_xer|                                                      ; 28.2 (25.7)          ; 32.8 (29.0)                      ; 12.6 (11.2)                                       ; 8.0 (8.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 82 (72)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer                                                                                                                                                          ; altera_avalon_st_clock_crosser                                                                  ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_in_rst|                                                         ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_in_rst                                                                                                                                  ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |alt_rst_req_sync_out_rst|                                                        ; 0.6 (0.6)            ; 0.9 (0.9)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|alt_rst_req_sync_out_rst                                                                                                                                 ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                            |in_to_out_synchronizer|                                                          ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|in_to_out_synchronizer                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                            |out_to_in_synchronizer|                                                          ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|out_to_in_synchronizer                                                                                                                                   ; altera_std_synchronizer_nocut                                                                   ; emif_io96b_cal_200                     ;
;                      |jamb_master_agent|                                                                     ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|jamb_master_agent                                                                                                                                                                                  ; ed_synth_dut_altera_merlin_master_agent_1921_2inlndi                                            ; emif_io96b_cal_200                     ;
;                      |jamb_master_limiter|                                                                   ; 6.7 (6.7)            ; 7.8 (7.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|jamb_master_limiter                                                                                                                                                                                ; ed_synth_dut_altera_merlin_traffic_limiter_1921_bk6lvda                                         ; emif_io96b_cal_200                     ;
;                      |rsp_mux|                                                                               ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|mm_interconnect_0|rsp_mux                                                                                                                                                                                            ; ed_synth_dut_altera_merlin_multiplexer_1922_ctb2miq                                             ; emif_io96b_cal_200                     ;
;                   |reset_sync|                                                                               ; 0.9 (0.9)            ; 1.5 (1.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|reset_sync                                                                                                                                                                                                           ; altera_reset_synchronizer                                                                       ; emif_io96b_cal_200                     ;
;                |g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy| ; 449.7 (0.0)          ; 464.7 (0.0)                      ; 45.3 (0.0)                                        ; 30.2 (0.0)                       ; 0.0 (0.0)            ; 596 (0)             ; 468 (0)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy                                                                                                                                                              ; ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy                  ; emif_io96b_cal_200                     ;
;                   |jamb|                                                                                     ; 449.7 (0.0)          ; 464.7 (0.0)                      ; 45.3 (0.0)                                        ; 30.2 (0.0)                       ; 0.0 (0.0)            ; 596 (0)             ; 468 (0)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb                                                                                                                                                         ; ed_synth_emif_io96b_lpddr4_0_alt_mem_if_jtag_master_191_2xbfrbi                                 ; alt_mem_if_jtag_master_191             ;
;                      |b2p|                                                                                   ; 8.4 (8.4)            ; 9.2 (9.2)                        ; 0.9 (0.9)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|b2p                                                                                                                                                     ; altera_avalon_st_bytes_to_packets                                                               ; altera_avalon_st_bytes_to_packets_1922 ;
;                      |b2p_adapter|                                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|b2p_adapter                                                                                                                                             ; ed_synth_emif_io96b_lpddr4_0_channel_adapter_1922_rd56ufy                                       ; channel_adapter_1922                   ;
;                      |fifo|                                                                                  ; 20.7 (20.7)          ; 23.4 (23.4)                      ; 3.1 (3.1)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 35 (35)             ; 28 (28)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo                                                                                                                                                    ; ed_synth_emif_io96b_lpddr4_0_altera_avalon_sc_fifo_1932_onpcouq                                 ; altera_avalon_sc_fifo_1932             ;
;                         |gen_blk9.gen_blk10_else.altera_syncram_component|                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated                                                                                    ; altera_syncram_eh5b                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1                                                               ; altera_syncram_impl_qm6s1                                                                       ; altera_work                            ;
;                      |jtag_phy_embedded_in_jtag_master|                                                      ; 243.2 (0.0)          ; 257.1 (0.0)                      ; 28.0 (0.0)                                        ; 14.1 (0.0)                       ; 0.0 (0.0)            ; 307 (0)             ; 271 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master                                                                                                                        ; altera_avalon_st_jtag_interface                                                                 ; altera_jtag_dc_streaming_191           ;
;                         |node|                                                                               ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|node                                                                                                                   ; altera_jtag_sld_node                                                                            ; altera_jtag_dc_streaming_191           ;
;                            |sld_virtual_jtag_component|                                                      ; 1.2 (0.0)            ; 1.2 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component                                                                                        ; sld_virtual_jtag_basic                                                                          ; altera_work                            ;
;                               |sld_virtual_jtag_impl_inst|                                                   ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst                                                             ; sld_virtual_jtag_impl                                                                           ; altera_work                            ;
;                         |normal.jtag_dc_streaming|                                                           ; 241.9 (0.0)          ; 255.8 (0.0)                      ; 28.0 (0.0)                                        ; 14.1 (0.0)                       ; 0.0 (0.0)            ; 304 (0)             ; 271 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                               ; altera_jtag_dc_streaming                                                                        ; altera_jtag_dc_streaming_191           ;
;                            |jtag_streaming|                                                                  ; 201.9 (191.7)        ; 212.8 (199.6)                    ; 18.5 (15.3)                                       ; 7.7 (7.4)                        ; 0.0 (0.0)            ; 286 (278)           ; 186 (167)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                ; altera_jtag_streaming                                                                           ; altera_jtag_dc_streaming_191           ;
;                               |clock_sense_reset_n_synchronizer|                                             ; 2.0 (2.0)            ; 4.0 (4.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer                                               ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                               |clock_sensor_synchronizer|                                                    ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer                                                      ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                               |clock_to_sample_div2_synchronizer|                                            ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_to_sample_div2_synchronizer                                              ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                               |idle_inserter|                                                                ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                  ; altera_avalon_st_idle_inserter                                                                  ; altera_jtag_dc_streaming_191           ;
;                               |idle_remover|                                                                 ; 2.5 (2.5)            ; 2.6 (2.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                   ; altera_avalon_st_idle_remover                                                                   ; altera_jtag_dc_streaming_191           ;
;                               |reset_to_sample_synchronizer|                                                 ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer                                                   ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                            |sink_crosser|                                                                    ; 27.5 (10.1)          ; 28.3 (11.2)                      ; 5.4 (3.4)                                         ; 4.6 (2.3)                        ; 0.0 (0.0)            ; 17 (5)              ; 55 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                  ; altera_avalon_st_clock_crosser                                                                  ; altera_jtag_dc_streaming_191           ;
;                               |alt_rst_req_sync_in_rst|                                                      ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_in_rst                                                          ; altera_reset_synchronizer                                                                       ; altera_jtag_dc_streaming_191           ;
;                               |alt_rst_req_sync_out_rst|                                                     ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_out_rst                                                         ; altera_reset_synchronizer                                                                       ; altera_jtag_dc_streaming_191           ;
;                               |in_to_out_synchronizer|                                                       ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                           ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                               |out_to_in_synchronizer|                                                       ; 3.9 (3.9)            ; 3.3 (3.3)                        ; 1.1 (1.1)                                         ; 1.7 (1.7)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                           ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                               |output_stage|                                                                 ; 9.5 (9.5)            ; 9.7 (9.7)                        ; 0.7 (0.7)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                     ; altera_avalon_st_pipeline_base                                                                  ; altera_jtag_dc_streaming_191           ;
;                            |source_crosser|                                                                  ; 11.2 (8.4)           ; 13.2 (8.3)                       ; 3.8 (1.6)                                         ; 1.9 (1.7)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                ; altera_jtag_src_crosser                                                                         ; altera_jtag_dc_streaming_191           ;
;                               |crosser|                                                                      ; 2.8 (0.7)            ; 4.8 (1.0)                        ; 2.2 (0.5)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                        ; altera_jtag_control_signal_crosser                                                              ; altera_jtag_dc_streaming_191           ;
;                                  |synchronizer|                                                              ; 2.1 (2.1)            ; 3.8 (3.8)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|synchronizer                                                           ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                            |synchronizer|                                                                    ; 1.3 (1.3)            ; 1.5 (1.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer                                                                                  ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                      |p2b|                                                                                   ; 22.2 (22.2)          ; 15.2 (15.2)                      ; 0.5 (0.5)                                         ; 7.6 (7.6)                        ; 0.0 (0.0)            ; 24 (24)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|p2b                                                                                                                                                     ; altera_avalon_st_packets_to_bytes                                                               ; altera_avalon_st_packets_to_bytes_1922 ;
;                      |rst_controller|                                                                        ; 1.2 (0.0)            ; 1.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller                                                                                                                                          ; altera_reset_controller                                                                         ; altera_reset_controller_1924           ;
;                         |alt_rst_sync_uq1|                                                                   ; 1.2 (1.2)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|alt_rst_sync_uq1                                                                                                                         ; altera_reset_synchronizer                                                                       ; altera_reset_controller_1924           ;
;                      |transacto|                                                                             ; 153.3 (0.0)          ; 157.9 (0.0)                      ; 12.6 (0.0)                                        ; 8.0 (0.0)                        ; 0.0 (0.0)            ; 217 (0)             ; 139 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto                                                                                                                                               ; altera_avalon_packets_to_master                                                                 ; altera_avalon_packets_to_master_1922   ;
;                         |p2m|                                                                                ; 153.3 (153.3)        ; 157.9 (157.9)                    ; 12.6 (12.6)                                       ; 8.0 (8.0)                        ; 0.0 (0.0)            ; 217 (217)           ; 139 (139)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|transacto|p2m                                                                                                                                           ; packets_to_master                                                                               ; altera_avalon_packets_to_master_1922   ;
;    |reset_handler|                                                                                           ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; reset_handler                                                                                                                                                                                                                                                                                                         ; ed_synth_reset_handler                                                                          ; ed_synth_reset_handler                 ;
;       |mem_reset_handler_inst|                                                                               ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; reset_handler|mem_reset_handler_inst                                                                                                                                                                                                                                                                                  ; ed_synth_reset_handler_mem_reset_handler_100_tz6himy                                            ; mem_reset_handler_100                  ;
;          |mem_reset_handler_inst|                                                                            ; 1.5 (0.2)            ; 1.5 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; reset_handler|mem_reset_handler_inst|mem_reset_handler_inst                                                                                                                                                                                                                                                           ; mem_reset_handler                                                                               ; mem_reset_handler_100                  ;
;             |reset_n_sync.reset_sync_inst|                                                                   ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; reset_handler|mem_reset_handler_inst|mem_reset_handler_inst|reset_n_sync.reset_sync_inst                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;    |rst_controller|                                                                                          ; 4.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 3.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; rst_controller                                                                                                                                                                                                                                                                                                        ; altera_reset_controller                                                                         ; altera_reset_controller_1924           ;
;       |alt_rst_sync_uq1|                                                                                     ; 4.5 (4.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                                                                       ; altera_reset_controller_1924           ;
;    |traffic_generator|                                                                                       ; 17259.0 (0.0)        ; 22464.4 (0.0)                    ; 5342.6 (0.0)                                      ; 137.1 (0.0)                      ; 5020.0 (0.0)         ; 11717 (0)           ; 43131 (0)                 ; 0 (0)         ; 1546624           ; 164   ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator                                                                                                                                                                                                                                                                                                     ; ed_synth_traffic_generator                                                                      ; ed_synth_traffic_generator             ;
;       |hydra_inst|                                                                                           ; 17259.0 (0.0)        ; 22464.4 (0.0)                    ; 5342.6 (0.0)                                      ; 137.1 (0.0)                      ; 5020.0 (0.0)         ; 11717 (0)           ; 43131 (0)                 ; 0 (0)         ; 1546624           ; 164   ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst                                                                                                                                                                                                                                                                                          ; ed_synth_traffic_generator_hydra_200_4bv77lq                                                    ; hydra_200                              ;
;          |driver0_mem_axi4|                                                                                  ; 16202.0 (6.1)        ; 21350.4 (7.2)                    ; 5224.2 (1.1)                                      ; 75.8 (0.0)                       ; 5020.0 (0.0)         ; 10232 (11)          ; 41448 (6)                 ; 0 (0)         ; 1546112           ; 163   ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4                                                                                                                                                                                                                                                                         ; hydra_mem_axi4_driver_top                                                                       ; hydra_driver_mem_axi4_100              ;
;             |csr_bank|                                                                                       ; 1613.4 (1230.5)      ; 2417.6 (1959.2)                  ; 851.2 (733.1)                                     ; 47.0 (4.3)                       ; 110.0 (0.0)          ; 1185 (973)          ; 6629 (5730)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank                                                                                                                                                                                                                                                                ; hydra_mem_axi4_driver_csr_bank                                                                  ; hydra_driver_mem_axi4_100              ;
;                |ar_skidbuf|                                                                                  ; 102.6 (24.2)         ; 125.3 (43.3)                     ; 30.1 (19.5)                                       ; 7.5 (0.5)                        ; 40.0 (0.0)           ; 43 (1)              ; 246 (173)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf                                                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 78.4 (1.3)           ; 82.0 (1.3)                       ; 10.6 (0.0)                                        ; 7.0 (0.0)                        ; 40.0 (0.0)           ; 42 (3)              ; 73 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |dc.dcfifo_inst|                                                                        ; 77.1 (0.0)           ; 80.7 (0.0)                       ; 10.6 (0.0)                                        ; 7.0 (0.0)                        ; 40.0 (0.0)           ; 39 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst                                                                                                                                                                                                                  ; hydra_dcfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                         |a2|                                                                                 ; 77.1 (10.7)          ; 80.7 (10.8)                      ; 10.6 (0.2)                                        ; 7.0 (0.0)                        ; 40.0 (0.0)           ; 39 (12)             ; 72 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2                                                                                                                                                                                                               ; hydra_dcfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                            |mlab_inst|                                                                       ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst                                                                                                                                                                                                     ; hydra_generic_mlab_dc                                                                           ; hydra_rtl_library_100                  ;
;                            |rd2wr|                                                                           ; 9.6 (9.6)            ; 7.5 (7.5)                        ; 3.7 (3.7)                                         ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd2wr                                                                                                                                                                                                         ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |rd_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_adder                                                                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |rd_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_b2g                                                                                                                                                                                                        ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |rd_g2b|                                                                          ; 3.4 (3.4)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_g2b                                                                                                                                                                                                        ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                            |wr2rd|                                                                           ; 4.0 (4.0)            ; 7.5 (7.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr2rd                                                                                                                                                                                                         ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |wr_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_adder                                                                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |wr_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_b2g                                                                                                                                                                                                        ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |wr_g2b|                                                                          ; 2.2 (2.2)            ; 3.5 (3.5)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_g2b                                                                                                                                                                                                        ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                |aw_skidbuf|                                                                                  ; 95.5 (20.4)          ; 112.9 (41.8)                     ; 31.5 (21.3)                                       ; 14.1 (0.0)                       ; 30.0 (0.0)           ; 42 (1)              ; 234 (161)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf                                                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 75.1 (1.2)           ; 71.2 (1.2)                       ; 10.2 (0.0)                                        ; 14.1 (0.0)                       ; 30.0 (0.0)           ; 41 (2)              ; 73 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |dc.dcfifo_inst|                                                                        ; 73.7 (0.0)           ; 70.0 (0.0)                       ; 10.4 (0.0)                                        ; 14.1 (0.0)                       ; 30.0 (0.0)           ; 39 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst                                                                                                                                                                                                                  ; hydra_dcfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                         |a2|                                                                                 ; 73.7 (10.8)          ; 70.0 (11.7)                      ; 10.4 (0.9)                                        ; 14.1 (0.0)                       ; 30.0 (0.0)           ; 39 (12)             ; 72 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2                                                                                                                                                                                                               ; hydra_dcfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                            |mlab_inst|                                                                       ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst                                                                                                                                                                                                     ; hydra_generic_mlab_dc                                                                           ; hydra_rtl_library_100                  ;
;                            |rd2wr|                                                                           ; 8.3 (8.3)            ; 7.5 (7.5)                        ; 3.5 (3.5)                                         ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd2wr                                                                                                                                                                                                         ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |rd_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_adder                                                                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |rd_b2g|                                                                          ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_b2g                                                                                                                                                                                                        ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |rd_g2b|                                                                          ; 11.8 (11.8)          ; 2.5 (2.5)                        ; 0.4 (0.4)                                         ; 9.7 (9.7)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_g2b                                                                                                                                                                                                        ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                            |wr2rd|                                                                           ; 3.8 (3.8)            ; 7.5 (7.5)                        ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr2rd                                                                                                                                                                                                         ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |wr_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_adder                                                                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |wr_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_b2g                                                                                                                                                                                                        ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |wr_g2b|                                                                          ; 2.2 (2.2)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_g2b                                                                                                                                                                                                        ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                |b_skidbuf|                                                                                   ; 40.0 (1.3)           ; 43.0 (2.5)                       ; 10.0 (1.2)                                        ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 44 (1)              ; 81 (8)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf                                                                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 38.6 (1.0)           ; 40.5 (1.0)                       ; 8.9 (0.0)                                         ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 43 (2)              ; 73 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |dc.dcfifo_inst|                                                                        ; 37.3 (0.0)           ; 39.5 (0.0)                       ; 9.2 (0.0)                                         ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 41 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst                                                                                                                                                                                                                   ; hydra_dcfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                         |a2|                                                                                 ; 37.3 (10.7)          ; 39.5 (10.7)                      ; 9.2 (0.0)                                         ; 7.0 (0.0)                        ; 0.0 (0.0)            ; 41 (14)             ; 72 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2                                                                                                                                                                                                                ; hydra_dcfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                            |rd2wr|                                                                           ; 4.0 (4.0)            ; 7.5 (7.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd2wr                                                                                                                                                                                                          ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |rd_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_adder                                                                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |rd_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_b2g                                                                                                                                                                                                         ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |rd_g2b|                                                                          ; 2.0 (2.0)            ; 3.0 (3.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_g2b                                                                                                                                                                                                         ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                            |wr2rd|                                                                           ; 9.6 (9.6)            ; 7.5 (7.5)                        ; 3.7 (3.7)                                         ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr2rd                                                                                                                                                                                                          ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |wr_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_adder                                                                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |wr_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_b2g                                                                                                                                                                                                         ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |wr_g2b|                                                                          ; 3.7 (3.7)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|b_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_g2b                                                                                                                                                                                                         ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                |r_skidbuf|                                                                                   ; 69.4 (11.9)          ; 74.7 (13.7)                      ; 12.4 (1.8)                                        ; 7.1 (0.0)                        ; 20.0 (0.0)           ; 41 (1)              ; 113 (40)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf                                                                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 57.5 (0.5)           ; 61.0 (0.5)                       ; 10.6 (0.0)                                        ; 7.1 (0.0)                        ; 20.0 (0.0)           ; 40 (1)              ; 73 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |dc.dcfifo_inst|                                                                        ; 57.0 (0.0)           ; 60.5 (0.0)                       ; 10.6 (0.0)                                        ; 7.1 (0.0)                        ; 20.0 (0.0)           ; 39 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst                                                                                                                                                                                                                   ; hydra_dcfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                         |a2|                                                                                 ; 57.0 (10.7)          ; 60.5 (11.7)                      ; 10.6 (0.9)                                        ; 7.1 (0.0)                        ; 20.0 (0.0)           ; 39 (12)             ; 72 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2                                                                                                                                                                                                                ; hydra_dcfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                            |mlab_inst|                                                                       ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst                                                                                                                                                                                                      ; hydra_generic_mlab_dc                                                                           ; hydra_rtl_library_100                  ;
;                            |rd2wr|                                                                           ; 3.8 (3.8)            ; 7.5 (7.5)                        ; 3.7 (3.7)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd2wr                                                                                                                                                                                                          ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |rd_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_adder                                                                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |rd_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_b2g                                                                                                                                                                                                         ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |rd_g2b|                                                                          ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_g2b                                                                                                                                                                                                         ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                            |wr2rd|                                                                           ; 9.6 (9.6)            ; 7.5 (7.5)                        ; 3.7 (3.7)                                         ; 5.8 (5.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr2rd                                                                                                                                                                                                          ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |wr_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_adder                                                                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |wr_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_b2g                                                                                                                                                                                                         ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |wr_g2b|                                                                          ; 3.4 (3.4)            ; 2.5 (2.5)                        ; 0.3 (0.3)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_g2b                                                                                                                                                                                                         ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                |w_skidbuf|                                                                                   ; 75.4 (17.0)          ; 102.5 (41.0)                     ; 34.1 (24.0)                                       ; 7.0 (0.0)                        ; 20.0 (0.0)           ; 42 (1)              ; 225 (152)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf                                                                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 58.4 (0.8)           ; 61.5 (1.0)                       ; 10.1 (0.2)                                        ; 7.0 (0.0)                        ; 20.0 (0.0)           ; 41 (2)              ; 73 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |dc.dcfifo_inst|                                                                        ; 57.6 (0.0)           ; 60.5 (0.0)                       ; 9.9 (0.0)                                         ; 7.0 (0.0)                        ; 20.0 (0.0)           ; 39 (0)              ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst                                                                                                                                                                                                                   ; hydra_dcfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                         |a2|                                                                                 ; 57.6 (11.1)          ; 60.5 (11.7)                      ; 9.9 (0.6)                                         ; 7.0 (0.0)                        ; 20.0 (0.0)           ; 39 (12)             ; 72 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2                                                                                                                                                                                                                ; hydra_dcfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                            |mlab_inst|                                                                       ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst                                                                                                                                                                                                      ; hydra_generic_mlab_dc                                                                           ; hydra_rtl_library_100                  ;
;                            |rd2wr|                                                                           ; 11.0 (11.0)          ; 7.5 (7.5)                        ; 3.5 (3.5)                                         ; 7.0 (7.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd2wr                                                                                                                                                                                                          ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |rd_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_adder                                                                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |rd_b2g|                                                                          ; 1.9 (1.9)            ; 2.5 (2.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_b2g                                                                                                                                                                                                         ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |rd_g2b|                                                                          ; 2.0 (2.0)            ; 2.5 (2.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|rd_g2b                                                                                                                                                                                                         ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;                            |wr2rd|                                                                           ; 4.0 (4.0)            ; 7.5 (7.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr2rd                                                                                                                                                                                                          ; hydra_synchronizer_ff_r2                                                                        ; hydra_rtl_library_100                  ;
;                            |wr_adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_adder                                                                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                            |wr_b2g|                                                                          ; 1.5 (1.5)            ; 2.5 (2.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_b2g                                                                                                                                                                                                         ; hydra_binary_to_gray                                                                            ; hydra_rtl_library_100                  ;
;                            |wr_g2b|                                                                          ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|wr_g2b                                                                                                                                                                                                         ; hydra_gray_to_binary                                                                            ; hydra_rtl_library_100                  ;
;             |csr_reset_tree|                                                                                 ; 18.1 (15.8)          ; 35.3 (30.3)                      ; 18.2 (15.5)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 5 (5)               ; 72 (62)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree                                                                                                                                                                                                                                                          ; hydra_local_reset_tree                                                                          ; hydra_rtl_library_100                  ;
;                |sync|                                                                                        ; 2.3 (2.3)            ; 5.0 (5.0)                        ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|csr_reset_tree|sync                                                                                                                                                                                                                                                     ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;             |orchestrator|                                                                                   ; 220.0 (73.8)         ; 274.4 (82.5)                     ; 54.4 (8.7)                                        ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 224 (126)           ; 409 (71)                  ; 0 (0)         ; 40448             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator                                                                                                                                                                                                                                                            ; hydra_orchestrator                                                                              ; hydra_rtl_library_100                  ;
;                |main_control|                                                                                ; 146.2 (50.3)         ; 191.9 (73.5)                     ; 45.7 (23.2)                                       ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 98 (56)             ; 338 (124)                 ; 0 (0)         ; 40448             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control                                                                                                                                                                                                                                               ; hydra_main_control                                                                              ; hydra_rtl_library_100                  ;
;                   |ctrl_instr_ram|                                                                           ; 10.2 (0.0)           ; 18.8 (0.0)                       ; 8.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 84 (0)                    ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram                                                                                                                                                                                                                                ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                      |ram|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram|ram                                                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram|ram|auto_generated                                                                                                                                                                                                             ; altera_syncram_i4301                                                                            ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                                        ; altera_syncram_impl_d2el                                                                        ; altera_work                            ;
;                      |user.user_to_ram_adapter|                                                              ; 10.2 (10.2)          ; 18.8 (18.8)                      ; 8.6 (8.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram|user.user_to_ram_adapter                                                                                                                                                                                                       ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                   |ctrl_instr_skidbuf|                                                                       ; 30.0 (0.2)           ; 32.0 (0.7)                       ; 2.0 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (1)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf                                                                                                                                                                                                                            ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 29.7 (1.4)           ; 31.3 (1.7)                       ; 1.6 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 18 (2)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                                                        ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 28.3 (0.0)           ; 29.7 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                         ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 28.3 (0.0)           ; 29.7 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                   ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 28.3 (6.4)           ; 29.7 (7.5)                       ; 1.4 (1.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                          ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                      ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |main_instr_ram|                                                                           ; 14.8 (0.0)           ; 25.5 (0.0)                       ; 10.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 98 (0)                    ; 0 (0)         ; 26112             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram                                                                                                                                                                                                                                ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                      |ram|                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 26112             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|ram                                                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 26112             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|ram|auto_generated                                                                                                                                                                                                             ; altera_syncram_avf12                                                                            ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 26112             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                                        ; altera_syncram_impl_sh7s                                                                        ; altera_work                            ;
;                      |user.user_to_ram_adapter|                                                              ; 14.8 (14.8)          ; 25.5 (25.5)                      ; 10.7 (10.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 98 (98)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|user.user_to_ram_adapter                                                                                                                                                                                                       ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                   |main_instr_skidbuf|                                                                       ; 41.0 (0.3)           ; 42.2 (0.5)                       ; 1.2 (0.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (1)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf                                                                                                                                                                                                                            ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 40.6 (2.0)           ; 41.7 (2.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 18 (2)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                                                        ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 38.6 (0.0)           ; 39.7 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                         ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 38.6 (0.0)           ; 39.7 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                   ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 38.6 (6.9)           ; 39.7 (7.8)                       ; 1.0 (0.9)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 16 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                          ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                      ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;             |read_channel_path|                                                                              ; 9777.9 (1210.4)      ; 12830.6 (1580.8)                 ; 3066.7 (371.9)                                    ; 14.0 (1.4)                       ; 3580.0 (0.0)         ; 5222 (1165)         ; 23613 (3455)              ; 0 (0)         ; 1021056           ; 97    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path                                                                                                                                                                                                                                                       ; hydra_mem_axi4_driver_channel_path                                                              ; hydra_driver_mem_axi4_100              ;
;                |cmd_ax_skidbuf|                                                                              ; 72.0 (27.0)          ; 93.8 (48.6)                      ; 21.8 (21.6)                                       ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 26 (2)              ; 194 (170)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf                                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 45.1 (3.5)           ; 45.2 (3.5)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 24 (5)              ; 24 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 41.5 (0.0)           ; 41.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 41.5 (0.0)           ; 41.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 41.5 (10.0)          ; 41.8 (10.1)                      ; 0.2 (0.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (13)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |cmd_gen_path|                                                                                ; 999.5 (45.3)         ; 1303.9 (46.6)                    ; 308.2 (1.3)                                       ; 3.8 (0.0)                        ; 250.0 (0.0)          ; 820 (64)            ; 2421 (0)                  ; 0 (0)         ; 133760            ; 14    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path                                                                                                                                                                                                                                          ; hydra_mem_axi4_driver_gen_path                                                                  ; hydra_driver_mem_axi4_100              ;
;                   |addr_path.addr_postprocess_skidbuf|                                                       ; 51.9 (15.3)          ; 58.8 (21.8)                      ; 6.9 (6.5)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 14 (0)              ; 68 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 36.6 (0.6)           ; 37.0 (1.0)                       ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 14 (2)              ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 12 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 12 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 36.0 (4.3)           ; 36.0 (4.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 12 (7)              ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_ready_valid_merge|                                                         ; 0.4 (0.4)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_ready_valid_merge                                                                                                                                                                                                         ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_start_ready_valid_fork|                                                    ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_start_ready_valid_fork                                                                                                                                                                                                    ; hydra_ready_valid_fork                                                                          ; hydra_rtl_library_100                  ;
;                   |addr_path.ax_skidbuf|                                                                     ; 56.8 (15.7)          ; 74.9 (32.5)                      ; 18.1 (16.8)                                       ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 24 (2)              ; 91 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 41.0 (0.8)           ; 42.4 (1.0)                       ; 1.4 (0.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 22 (2)              ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 40.2 (0.0)           ; 41.4 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 40.2 (0.0)           ; 41.4 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 40.2 (8.2)           ; 41.4 (9.4)                       ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                               ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axaddr_generator|                                                               ; 442.0 (220.6)        ; 596.5 (358.0)                    ; 158.2 (140.8)                                     ; 3.7 (3.4)                        ; 20.0 (0.0)           ; 511 (276)           ; 1398 (1157)               ; 0 (0)         ; 24192             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator                                                                                                                                                                                                               ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 100.7 (0.0)          ; 101.8 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu                                                                                                                                                                                                           ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_addr.alu|                                                                       ; 100.7 (50.6)         ; 101.8 (52.0)                     ; 1.2 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (69)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu                                                                                                                                                                                              ; hydra_mem_addr_alu                                                                              ; hydra_rtl_library_100                  ;
;                            |field_alu[0].lfsr|                                                               ; 49.8 (49.8)          ; 49.8 (49.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu|field_alu[0].lfsr                                                                                                                                                                            ; hydra_mem_addr_lfsr                                                                             ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 14.4 (0.0)           ; 23.7 (0.0)                       ; 9.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 97 (0)                    ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram                                                                                                                                                                                                 ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                              ; altera_syncram_busg1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_e3o4                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 14.4 (14.4)          ; 23.7 (23.7)                      ; 9.3 (9.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 97 (97)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                        ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.5 (17.5)          ; 19.4 (19.4)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 40 (40)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram                                                                                                                                                                                                  ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst                                                                                                                                                                                         ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                          ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                     ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 60.3 (60.3)          ; 63.9 (63.9)                      ; 3.9 (3.9)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 72 (72)             ; 88 (88)                   ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram                                                                                                                                                                                                  ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst                                                                                                                                                                                         ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                          ; altera_syncram_5jc61                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                     ; altera_syncram_impl_7lki                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 28.5 (0.2)           ; 29.7 (0.2)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 16 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.2 (0.7)           ; 29.4 (1.0)                       ; 1.2 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (2)              ; 14 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.5 (0.0)           ; 28.4 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.5 (0.0)           ; 28.4 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.5 (6.0)           ; 28.4 (6.8)                       ; 0.9 (0.8)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (9)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axstatic_skidbuf|                                                               ; 51.7 (30.9)          ; 63.8 (41.8)                      ; 12.1 (10.9)                                       ; 0.0 (0.0)                        ; 30.0 (20.0)          ; 23 (2)              ; 66 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf                                                                                                                                                                                                               ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 20.7 (0.7)           ; 21.9 (1.2)                       ; 1.2 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo                                                                                                                                                                                           ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.1 (0.0)           ; 20.8 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                            ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.1 (0.0)           ; 20.8 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                      ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.1 (8.6)           ; 20.8 (9.2)                       ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                   ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                             ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                         ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |inorder.main_control|                                                                     ; 126.0 (44.8)         ; 165.3 (64.6)                     ; 39.2 (19.9)                                       ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 93 (56)             ; 313 (107)                 ; 0 (0)         ; 31744             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control                                                                                                                                                                                                                     ; hydra_main_control                                                                              ; hydra_rtl_library_100                  ;
;                      |ctrl_instr_ram|                                                                        ; 9.5 (0.0)            ; 19.5 (0.0)                       ; 10.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 84 (0)                    ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram                                                                                                                                                                                                      ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated                                                                                                                                                                                   ; altera_syncram_2mc71                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                              ; altera_syncram_impl_9gu51                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 9.5 (9.5)            ; 19.5 (19.5)                      ; 10.0 (10.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|user.user_to_ram_adapter                                                                                                                                                                             ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |ctrl_instr_skidbuf|                                                                    ; 30.2 (0.3)           ; 31.8 (0.8)                       ; 1.6 (0.5)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (1)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 29.9 (1.5)           ; 31.0 (1.5)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 18 (2)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 28.4 (0.0)           ; 29.5 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 28.4 (0.0)           ; 29.5 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 28.4 (6.7)           ; 29.5 (7.7)                       ; 1.1 (1.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                      |main_instr_ram|                                                                        ; 14.2 (0.0)           ; 21.3 (0.0)                       ; 7.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 94 (0)                    ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram                                                                                                                                                                                                      ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated                                                                                                                                                                                   ; altera_syncram_1crb1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                              ; altera_syncram_impl_rp6j                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 14.2 (14.2)          ; 21.3 (21.3)                      ; 7.1 (7.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|user.user_to_ram_adapter                                                                                                                                                                             ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |main_instr_skidbuf|                                                                    ; 27.4 (0.4)           ; 28.0 (0.5)                       ; 0.7 (0.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 27.0 (0.8)           ; 27.5 (1.0)                       ; 0.6 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (2)              ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 26.2 (0.0)           ; 26.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 12 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 26.2 (0.0)           ; 26.5 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 12 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 26.2 (4.7)           ; 26.5 (4.9)                       ; 0.4 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 12 (7)              ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |inorder.worker_control|                                                                   ; 225.3 (81.2)         ; 297.3 (130.1)                    ; 72.0 (48.9)                                       ; 0.1 (0.0)                        ; 100.0 (0.0)          ; 88 (56)             ; 485 (277)                 ; 0 (0)         ; 77824             ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control                                                                                                                                                                                                                   ; hydra_worker_control                                                                            ; hydra_rtl_library_100                  ;
;                      |issue_instr_ram|                                                                       ; 7.6 (0.0)            ; 14.2 (0.0)                       ; 6.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 60 (0)                    ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram                                                                                                                                                                                                   ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram                                                                                                                                                                                               ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated                                                                                                                                                                                ; altera_syncram_9tuo1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                           ; altera_syncram_impl_inon1                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 7.6 (7.6)            ; 14.2 (14.2)                      ; 6.7 (6.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|user.user_to_ram_adapter                                                                                                                                                                          ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |main_instr_skidbuf|                                                                    ; 27.8 (0.5)           ; 28.0 (0.5)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (1)              ; 13 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf                                                                                                                                                                                                ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 27.3 (0.6)           ; 27.5 (1.0)                       ; 0.2 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 15 (2)              ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                            ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 26.5 (0.0)           ; 26.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 13 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                             ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 26.5 (0.0)           ; 26.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 13 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                       ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 26.5 (5.0)           ; 26.5 (5.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 13 (8)              ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                    ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                              ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                          ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                      |worker_instr_ram|                                                                      ; 20.5 (0.0)           ; 35.2 (0.0)                       ; 14.9 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 120 (0)                   ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram                                                                                                                                                                                                  ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram                                                                                                                                                                                              ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated                                                                                                                                                                               ; altera_syncram_l57l                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                          ; altera_syncram_impl_mf7b                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 20.5 (20.5)          ; 35.2 (35.2)                      ; 14.9 (14.9)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 120 (120)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter                                                                                                                                                                         ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |worker_instr_skidbuf|                                                                  ; 88.3 (0.1)           ; 89.7 (0.2)                       ; 1.4 (0.1)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 16 (0)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 88.2 (0.7)           ; 89.4 (1.2)                       ; 1.3 (0.5)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 16 (2)              ; 14 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 87.5 (0.0)           ; 88.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 87.5 (0.0)           ; 88.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 87.5 (6.0)           ; 88.2 (6.8)                       ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 14 (9)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 80.0 (80.0)          ; 80.0 (80.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (80.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_checker|                                                                                  ; 178.0 (66.9)         ; 217.8 (79.8)                     ; 40.3 (13.1)                                       ; 0.5 (0.3)                        ; 10.0 (0.0)           ; 249 (119)           ; 457 (178)                 ; 0 (0)         ; 7680              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker                                                                                                                                                                                                                                            ; hydra_id_checker                                                                                ; hydra_rtl_library_100                  ;
;                   |cmds_contxt_ram|                                                                          ; 22.9 (22.9)          ; 31.6 (31.6)                      ; 8.7 (8.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 68 (68)                   ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_contxt_ram                                                                                                                                                                                                                            ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_contxt_ram|ram_inst                                                                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                                    ; altera_syncram_nons                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                                               ; altera_syncram_impl_si9v                                                                        ; altera_work                            ;
;                   |cmds_shadow_contxt_ram|                                                                   ; 27.2 (27.2)          ; 36.2 (36.2)                      ; 8.9 (8.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 106 (106)                 ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_shadow_contxt_ram                                                                                                                                                                                                                     ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst                                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                             ; altera_syncram_nons                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                                        ; altera_syncram_impl_si9v                                                                        ; altera_work                            ;
;                   |pipe0_terminal_skidbuf|                                                                   ; 10.7 (0.2)           ; 11.5 (0.2)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (1)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 10.5 (0.0)           ; 11.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 10.5 (0.0)           ; 11.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 10.5 (0.0)           ; 11.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 10.5 (9.0)           ; 11.2 (9.8)                       ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                   |pipe1_terminal_skidbuf|                                                                   ; 22.3 (0.3)           ; 23.7 (0.5)                       ; 1.3 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 24 (1)              ; 19 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 22.1 (0.7)           ; 23.2 (0.8)                       ; 1.1 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 23 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 21.4 (0.0)           ; 22.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 21.4 (0.0)           ; 22.3 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 21.4 (9.5)           ; 22.3 (10.2)                      ; 1.0 (0.7)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                               ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |rsps_contxt_ram|                                                                          ; 27.9 (27.9)          ; 35.2 (35.2)                      ; 7.4 (7.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 28 (28)             ; 68 (68)                   ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|rsps_contxt_ram                                                                                                                                                                                                                            ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|rsps_contxt_ram|ram_inst                                                                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                                    ; altera_syncram_nons                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                                               ; altera_syncram_impl_si9v                                                                        ; altera_work                            ;
;                |id_queue[0].id_queue_skidbuf|                                                                ; 33.7 (12.1)          ; 36.5 (13.8)                      ; 2.8 (1.8)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 25 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf                                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 21.6 (0.8)           ; 22.7 (1.0)                       ; 1.1 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 20.7 (0.0)           ; 21.7 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 20.7 (0.0)           ; 21.7 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 20.7 (8.7)           ; 21.7 (9.7)                       ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_queue[1].id_queue_skidbuf|                                                                ; 33.9 (11.8)          ; 36.5 (14.0)                      ; 2.6 (2.2)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 25 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf                                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 22.0 (0.8)           ; 22.5 (1.0)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.2 (0.0)           ; 21.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.2 (0.0)           ; 21.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.2 (9.5)           ; 21.5 (9.5)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_queue[2].id_queue_skidbuf|                                                                ; 33.6 (11.8)          ; 36.5 (14.0)                      ; 2.9 (2.2)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 25 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf                                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 21.8 (0.6)           ; 22.5 (0.8)                       ; 0.7 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.2 (0.0)           ; 21.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.2 (0.0)           ; 21.7 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.2 (9.5)           ; 21.7 (9.7)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_queue[3].id_queue_skidbuf|                                                                ; 33.1 (12.1)          ; 36.7 (14.0)                      ; 3.6 (1.9)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 25 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf                                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 21.0 (0.5)           ; 22.7 (1.0)                       ; 1.7 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 20.5 (0.0)           ; 21.7 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 20.5 (0.0)           ; 21.7 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 20.5 (8.8)           ; 21.7 (9.7)                       ; 1.2 (0.8)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_queue[4].id_queue_skidbuf|                                                                ; 24.0 (3.3)           ; 29.8 (7.3)                       ; 5.8 (4.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 24 (2)              ; 40 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf                                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 20.7 (0.5)           ; 22.5 (1.0)                       ; 1.8 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 20.2 (0.0)           ; 21.5 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 20.2 (0.0)           ; 21.5 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 20.2 (8.7)           ; 21.5 (9.8)                       ; 1.3 (1.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rd.log_ram|                                                                                  ; 73.2 (18.2)          ; 83.2 (19.3)                      ; 10.1 (1.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 78 (14)             ; 214 (45)                  ; 0 (0)         ; 524288            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram                                                                                                                                                                                                                                            ; hydra_log_ram                                                                                   ; hydra_rtl_library_100                  ;
;                   |ram|                                                                                      ; 54.9 (0.0)           ; 63.9 (0.0)                       ; 9.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 169 (0)                   ; 0 (0)         ; 524288            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram                                                                                                                                                                                                                                        ; altera_syncram                                                                                  ; altera_work                            ;
;                      |auto_generated|                                                                        ; 54.9 (0.0)           ; 63.9 (0.0)                       ; 9.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 169 (0)                   ; 0 (0)         ; 524288            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated                                                                                                                                                                                                                         ; altera_syncram_ubmi1                                                                            ; altera_work                            ;
;                         |altera_syncram_impl1|                                                               ; 54.9 (0.9)           ; 63.9 (2.5)                       ; 9.0 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 169 (6)                   ; 0 (0)         ; 524288            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                                                    ; altera_syncram_impl_tb9a1                                                                       ; altera_work                            ;
;                            |mux3|                                                                            ; 54.0 (54.0)          ; 61.4 (61.4)                      ; 7.4 (7.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 64 (64)             ; 163 (163)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|mux3                                                                                                                                                                                               ; mux_6vu41                                                                                       ; altera_work                            ;
;                |rd_stream_mult.addr_tap_contxt|                                                              ; 137.5 (53.8)         ; 184.8 (83.4)                     ; 47.7 (29.7)                                       ; 0.4 (0.2)                        ; 30.0 (0.0)           ; 139 (57)            ; 460 (312)                 ; 0 (0)         ; 7040              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt                                                                                                                                                                                                                        ; hydra_mem_axi4_driver_channel_addr_tap_contxt                                                   ; hydra_driver_mem_axi4_100              ;
;                   |addr_tap_contxt_ram|                                                                      ; 44.4 (44.4)          ; 60.4 (60.4)                      ; 16.2 (16.2)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 63 (63)             ; 132 (132)                 ; 0 (0)         ; 7040              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram                                                                                                                                                                                                    ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7040              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst                                                                                                                                                                                           ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7040              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated                                                                                                                                                                            ; altera_syncram_n95v                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 7040              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                       ; altera_syncram_impl_c8rv                                                                        ; altera_work                            ;
;                   |terminal_skidbuf|                                                                         ; 39.3 (0.4)           ; 41.0 (0.5)                       ; 1.7 (0.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (1)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 38.8 (0.5)           ; 40.5 (0.8)                       ; 1.7 (0.3)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 18 (2)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 38.3 (0.0)           ; 39.7 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 38.3 (0.0)           ; 39.7 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 38.3 (6.6)           ; 39.7 (7.8)                       ; 1.3 (1.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 16 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rd_stream_mult.addr_tap_ctrl_skidbuf|                                                        ; 23.9 (3.0)           ; 25.3 (3.6)                       ; 1.4 (0.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (2)              ; 32 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf                                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 20.9 (1.7)           ; 21.7 (1.7)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 17 (2)              ; 21 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo                                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 19.0 (0.0)           ; 20.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 19.0 (0.0)           ; 20.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 19.0 (7.2)           ; 20.0 (8.2)                       ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (10)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rd_stream_mult.rsp_ax_stream_skidbuf|                                                        ; 110.0 (68.2)         ; 137.0 (93.7)                     ; 27.1 (25.5)                                       ; 0.0 (0.0)                        ; 70.0 (40.0)          ; 25 (3)              ; 131 (113)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf                                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 41.8 (1.6)           ; 43.3 (2.0)                       ; 1.5 (0.4)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo                                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 40.2 (0.0)           ; 41.3 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 40.2 (0.0)           ; 41.3 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 40.2 (8.8)           ; 41.3 (9.8)                       ; 1.1 (1.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rd_stream_mult.rsp_x_stream_skidbuf|                                                         ; 499.6 (316.8)        ; 754.1 (570.6)                    ; 255.1 (254.4)                                     ; 0.6 (0.6)                        ; 170.0 (0.0)          ; 23 (1)              ; 2660 (2633)               ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf                                                                                                                                                                                                                   ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 182.8 (0.9)          ; 183.5 (1.2)                      ; 0.7 (0.3)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 22 (2)              ; 27 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo                                                                                                                                                                                               ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 181.9 (0.0)          ; 182.3 (0.0)                      ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 20 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 181.9 (0.0)          ; 182.3 (0.0)                      ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 20 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                          ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 181.9 (10.2)         ; 182.3 (10.8)                     ; 0.4 (0.6)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 20 (14)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                       ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                 ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 170.0 (170.0)        ; 170.0 (170.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (170.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                             ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_gen_path|                                                                                ; 3558.1 (178.8)       ; 4750.3 (205.6)                   ; 1199.2 (27.0)                                     ; 7.1 (0.3)                        ; 1040.0 (0.0)         ; 2368 (369)          ; 9841 (0)                  ; 0 (0)         ; 348288            ; 51    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path                                                                                                                                                                                                                                          ; hydra_mem_axi4_driver_gen_path                                                                  ; hydra_driver_mem_axi4_100              ;
;                   |addr_path.addr_postprocess_skidbuf|                                                       ; 51.3 (15.1)          ; 57.8 (21.0)                      ; 6.5 (5.9)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 13 (0)              ; 68 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 36.2 (0.7)           ; 36.8 (1.0)                       ; 0.6 (0.3)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 13 (2)              ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 35.5 (0.0)           ; 35.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 35.5 (0.0)           ; 35.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 35.5 (4.3)           ; 35.8 (4.7)                       ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 11 (7)              ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_ready_valid_merge|                                                         ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_ready_valid_merge                                                                                                                                                                                                         ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_tap_ready_valid_fork|                                                      ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_tap_ready_valid_fork                                                                                                                                                                                                      ; hydra_ready_valid_fork                                                                          ; hydra_rtl_library_100                  ;
;                   |addr_path.ax_skidbuf|                                                                     ; 56.7 (15.6)          ; 66.8 (23.8)                      ; 10.1 (8.2)                                        ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 24 (2)              ; 91 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 41.0 (0.6)           ; 42.9 (0.8)                       ; 1.9 (0.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 22 (2)              ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 40.4 (0.0)           ; 42.1 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 40.4 (0.0)           ; 42.1 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 40.4 (8.8)           ; 42.1 (10.4)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                               ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axaddr_generator|                                                               ; 441.8 (219.0)        ; 575.6 (335.9)                    ; 136.8 (119.9)                                     ; 3.0 (3.0)                        ; 20.0 (0.0)           ; 510 (275)           ; 1394 (1151)               ; 0 (0)         ; 24192             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator                                                                                                                                                                                                               ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 98.8 (0.0)           ; 98.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu                                                                                                                                                                                                           ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_addr.alu|                                                                       ; 98.8 (49.5)          ; 98.8 (49.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (69)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu                                                                                                                                                                                              ; hydra_mem_addr_alu                                                                              ; hydra_rtl_library_100                  ;
;                            |field_alu[0].lfsr|                                                               ; 49.2 (49.2)          ; 49.2 (49.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu|field_alu[0].lfsr                                                                                                                                                                            ; hydra_mem_addr_lfsr                                                                             ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 15.1 (0.0)           ; 24.7 (0.0)                       ; 9.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 94 (0)                    ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram                                                                                                                                                                                                 ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                              ; altera_syncram_00ic1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_kkil                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 15.1 (15.1)          ; 24.7 (24.7)                      ; 9.6 (9.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                        ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.3 (17.3)          ; 20.3 (20.3)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 40 (40)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram                                                                                                                                                                                                  ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst                                                                                                                                                                                         ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                          ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                     ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 60.6 (60.6)          ; 65.5 (65.5)                      ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 92 (92)                   ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram                                                                                                                                                                                                  ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst                                                                                                                                                                                         ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                          ; altera_syncram_5jc61                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                     ; altera_syncram_impl_7lki                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 28.7 (0.5)           ; 30.4 (1.0)                       ; 1.8 (0.5)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 17 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.2 (0.7)           ; 29.4 (1.0)                       ; 1.3 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (2)              ; 14 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.5 (0.0)           ; 28.4 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.5 (0.0)           ; 28.4 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.5 (6.0)           ; 28.4 (6.8)                       ; 0.9 (0.8)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (9)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axstatic_skidbuf|                                                               ; 52.3 (31.3)          ; 64.8 (42.8)                      ; 12.5 (11.5)                                       ; 0.0 (0.0)                        ; 30.0 (20.0)          ; 24 (3)              ; 67 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf                                                                                                                                                                                                               ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.0 (0.7)           ; 22.0 (1.0)                       ; 1.0 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo                                                                                                                                                                                           ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.3 (0.0)           ; 21.0 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                            ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.3 (0.0)           ; 21.0 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                      ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.3 (8.8)           ; 21.0 (9.3)                       ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                   ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                             ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                         ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.addr_tap_skidbuf|                                                               ; 40.9 (8.5)           ; 44.7 (12.1)                      ; 3.7 (3.6)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 23 (1)              ; 52 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf                                                                                                                                                                                                               ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 32.4 (1.3)           ; 32.6 (1.3)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo                                                                                                                                                                                           ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 31.1 (0.0)           ; 31.2 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                            ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 31.1 (0.0)           ; 31.2 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                      ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 31.1 (9.4)           ; 31.2 (9.6)                       ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                   ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                             ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                         ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.data_ready_valid_merge|                                                         ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_ready_valid_merge                                                                                                                                                                                                         ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                   |data_path.data_start_skidbuf|                                                             ; 161.4 (47.8)         ; 208.7 (94.2)                     ; 47.3 (46.4)                                       ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 25 (2)              ; 209 (191)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf                                                                                                                                                                                                             ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 113.6 (1.6)          ; 114.5 (2.5)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 23 (3)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo                                                                                                                                                                                         ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 111.9 (0.0)          ; 112.0 (0.0)                      ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                          ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 111.9 (0.0)          ; 112.0 (0.0)                      ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                    ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 111.9 (10.3)         ; 112.0 (10.3)                     ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 20 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                 ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                           ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 100.0 (100.0)        ; 100.0 (100.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (100.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                       ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.data_stream_ready_valid_fork|                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_stream_ready_valid_fork                                                                                                                                                                                                   ; hydra_ready_valid_fork                                                                          ; hydra_rtl_library_100                  ;
;                   |data_path.dm_gen_skidbuf.dm_gen_skidbuf|                                                  ; 153.3 (91.6)         ; 232.7 (168.6)                    ; 79.4 (77.0)                                       ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 25 (2)              ; 772 (745)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 61.7 (0.7)           ; 64.1 (1.0)                       ; 2.4 (0.3)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 23 (2)              ; 27 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 61.0 (0.0)           ; 63.1 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 21 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 61.0 (0.0)           ; 63.1 (0.0)                       ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 21 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 61.0 (9.2)           ; 63.1 (11.1)                      ; 2.0 (1.9)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 21 (14)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 50.0 (50.0)          ; 50.0 (50.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 50.0 (50.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.dm_generator|                                                                   ; 268.6 (115.6)        ; 379.3 (204.4)                    ; 111.5 (89.3)                                      ; 0.7 (0.4)                        ; 20.0 (0.0)           ; 252 (33)            ; 971 (803)                 ; 0 (0)         ; 12416             ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator                                                                                                                                                                                                                   ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 75.8 (0.0)           ; 78.6 (0.0)                       ; 2.9 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu                                                                                                                                                                                                               ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_dq.alu|                                                                         ; 75.8 (75.8)          ; 78.6 (78.6)                      ; 2.9 (2.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu|mem_dq.alu                                                                                                                                                                                                    ; hydra_mem_dq_alu                                                                                ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 4.1 (0.0)            ; 10.0 (0.0)                       ; 5.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram                                                                                                                                                                                                     ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram|ram                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                                  ; altera_syncram_bfei                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_05711                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 4.1 (4.1)            ; 10.0 (10.0)                      ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                            ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 18.1 (18.1)          ; 20.2 (20.2)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 40 (40)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_1_ram                                                                                                                                                                                                      ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                              ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 26.0 (26.0)          ; 36.4 (36.4)                      ; 10.6 (10.6)                                       ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 68 (68)             ; 78 (78)                   ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram                                                                                                                                                                                                      ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                              ; altera_syncram_5l2q1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_2n1b                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 29.0 (0.5)           ; 29.7 (0.8)                       ; 0.6 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 16 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.5 (0.8)           ; 28.9 (1.2)                       ; 0.4 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (2)              ; 14 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.7 (0.0)           ; 27.8 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.7 (0.0)           ; 27.8 (0.0)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.7 (6.1)           ; 27.8 (6.1)                       ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (9)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.dq_gen_skidbuf.dq_gen_skidbuf|                                                  ; 153.3 (90.7)         ; 259.4 (194.9)                    ; 106.2 (104.3)                                     ; 0.1 (0.1)                        ; 50.0 (0.0)           ; 25 (1)              ; 773 (744)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 62.6 (0.6)           ; 64.5 (0.8)                       ; 1.9 (0.1)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 24 (2)              ; 29 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 62.0 (0.0)           ; 63.8 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 22 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 62.0 (0.0)           ; 63.8 (0.0)                       ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 22 (0)              ; 28 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 62.0 (10.1)          ; 63.8 (11.7)                      ; 1.8 (1.7)                                         ; 0.0 (0.0)                        ; 50.0 (0.0)           ; 22 (15)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 50.0 (50.0)          ; 50.0 (50.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 50.0 (50.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.dq_generator|                                                                   ; 301.1 (128.4)        ; 433.0 (238.0)                    ; 133.6 (109.9)                                     ; 1.7 (0.3)                        ; 40.0 (0.0)           ; 252 (33)            ; 1064 (896)                ; 0 (0)         ; 12416             ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator                                                                                                                                                                                                                   ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 77.4 (0.0)           ; 79.6 (0.0)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu                                                                                                                                                                                                               ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_dq.alu|                                                                         ; 77.4 (77.4)          ; 79.6 (79.6)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu|mem_dq.alu                                                                                                                                                                                                    ; hydra_mem_dq_alu                                                                                ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 4.3 (0.0)            ; 8.5 (0.0)                        ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram                                                                                                                                                                                                     ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram|ram                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                                  ; altera_syncram_3dui1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_ofnd                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 4.3 (4.3)            ; 8.5 (8.5)                        ; 4.2 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                            ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.7 (17.7)          ; 19.6 (19.6)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 40 (40)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_1_ram                                                                                                                                                                                                      ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                              ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 24.7 (24.7)          ; 37.4 (37.4)                      ; 14.0 (14.0)                                       ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 68 (68)             ; 78 (78)                   ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram                                                                                                                                                                                                      ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                              ; altera_syncram_5l2q1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_2n1b                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 48.4 (0.3)           ; 49.8 (0.8)                       ; 1.4 (0.5)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 16 (0)              ; 16 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 48.2 (0.7)           ; 49.1 (1.2)                       ; 0.9 (0.5)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 16 (2)              ; 14 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 47.5 (0.0)           ; 47.9 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 47.5 (0.0)           ; 47.9 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 47.5 (6.0)           ; 47.9 (6.3)                       ; 0.4 (0.3)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 14 (9)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.narrow_xstrb|                                                                   ; 38.0 (8.4)           ; 40.8 (9.8)                       ; 2.7 (1.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (0)              ; 51 (35)                   ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb                                                                                                                                                                                                                   ; hydra_mem_axi4_driver_narrow_xstrb                                                              ; hydra_driver_mem_axi4_100              ;
;                      |Mux_1_rtl_0|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0                                                                                                                                                                                                       ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated                                                                                                                                                                                        ; altera_syncram_5ckr1                                                                            ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1                                                                                                                                                                   ; altera_syncram_impl_h7n3                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 29.6 (0.3)           ; 31.0 (0.5)                       ; 1.4 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (1)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf                                                                                                                                                                                                  ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 29.4 (0.5)           ; 30.5 (0.8)                       ; 1.1 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 18 (2)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                              ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 28.9 (0.0)           ; 29.7 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                               ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 28.9 (0.0)           ; 29.7 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                         ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 28.9 (7.0)           ; 29.7 (7.5)                       ; 0.8 (0.5)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                      ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                            ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.narrow_xstrb_skidbuf1|                                                          ; 58.2 (24.9)          ; 86.2 (52.6)                      ; 28.0 (27.7)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 25 (2)              ; 217 (199)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 33.3 (0.6)           ; 33.6 (1.0)                       ; 0.3 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 23 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 32.6 (0.0)           ; 32.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 21 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 32.6 (0.0)           ; 32.6 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 21 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 32.6 (10.6)          ; 32.6 (10.6)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 21 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|                                     ; 64.8 (33.4)          ; 94.5 (61.6)                      ; 29.7 (28.1)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 24 (2)              ; 292 (265)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 31.3 (0.7)           ; 32.9 (1.0)                       ; 1.6 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 22 (2)              ; 27 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 30.7 (0.0)           ; 31.9 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 30.7 (0.0)           ; 31.9 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 30.7 (9.2)           ; 31.9 (10.4)                      ; 1.3 (1.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (14)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                               ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.ooo_rd_addr_tap.addr_tap_contxt|                                                ; 89.6 (35.9)          ; 129.2 (62.6)                     ; 39.6 (26.6)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 93 (34)             ; 305 (203)                 ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt                                                                                                                                                                                                ; hydra_mem_axi4_driver_gen_addr_tap_contxt                                                       ; hydra_driver_mem_axi4_100              ;
;                      |addr_tap_contxt_ram|                                                                   ; 25.4 (25.4)          ; 37.2 (37.2)                      ; 11.8 (11.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 86 (86)                   ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram                                                                                                                                                                            ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|ram_inst                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated                                                                                                                                                    ; altera_syncram_1iq51                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                               ; altera_syncram_impl_ol5j1                                                                       ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 28.3 (0.3)           ; 29.4 (0.7)                       ; 1.1 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (1)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf                                                                                                                                                                               ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.0 (0.7)           ; 28.7 (0.7)                       ; 0.7 (0.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 18 (2)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                           ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.3 (0.0)           ; 28.0 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                            ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.3 (0.0)           ; 28.0 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                      ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.3 (5.8)           ; 28.0 (6.5)                       ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (11)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                   ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                             ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                         ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|                                          ; 38.8 (16.6)          ; 44.8 (22.2)                      ; 6.1 (5.6)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 23 (2)              ; 49 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 22.2 (1.5)           ; 22.7 (1.5)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.6 (0.0)           ; 21.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.6 (0.0)           ; 21.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.6 (9.1)           ; 21.2 (9.7)                       ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.x_skidbuf|                                                                      ; 249.3 (69.5)         ; 288.4 (105.6)                    ; 39.3 (36.2)                                       ; 0.2 (0.2)                        ; 170.0 (0.0)          ; 19 (1)              ; 352 (331)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf                                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 179.8 (1.0)          ; 182.8 (1.1)                      ; 3.1 (0.1)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 18 (2)              ; 21 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo                                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 178.8 (0.0)          ; 181.8 (0.0)                      ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 16 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                   ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 178.8 (0.0)          ; 181.8 (0.0)                      ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 16 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                             ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 178.8 (7.1)          ; 181.8 (9.9)                      ; 3.0 (2.8)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 16 (11)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                          ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.8 (1.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                    ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 170.0 (170.0)        ; 170.0 (170.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (170.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.xstatic_skidbuf1|                                                               ; 26.7 (5.6)           ; 36.6 (14.3)                      ; 9.9 (8.7)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 23 (1)              ; 68 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1                                                                                                                                                                                                               ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.1 (0.5)           ; 22.2 (1.0)                       ; 1.1 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo                                                                                                                                                                                           ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.6 (0.0)           ; 21.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                            ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.6 (0.0)           ; 21.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                      ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.6 (8.6)           ; 21.2 (9.2)                       ; 0.6 (0.7)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                   ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                             ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                         ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.xstatic_skidbuf2.xstatic_skidbuf2|                                              ; 25.7 (4.2)           ; 33.0 (8.8)                       ; 7.3 (4.7)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 24 (2)              ; 60 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.6 (0.5)           ; 24.2 (1.0)                       ; 2.6 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 27 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 21.1 (0.0)           ; 23.2 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 21.1 (0.0)           ; 23.2 (0.0)                       ; 2.1 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 26 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 21.1 (9.6)           ; 23.2 (11.7)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (14)             ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |ooo.beat_counter|                                                                         ; 369.4 (174.9)        ; 523.7 (324.7)                    ; 154.9 (150.2)                                     ; 0.5 (0.5)                        ; 170.0 (0.0)          ; 64 (30)             ; 1362 (1308)               ; 0 (0)         ; 1024              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter                                                                                                                                                                                                                         ; hydra_mem_axi4_driver_beat_counter                                                              ; hydra_driver_mem_axi4_100              ;
;                      |addr_contxt_ram|                                                                       ; 14.6 (14.6)          ; 17.8 (17.8)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 38 (38)                   ; 0 (0)         ; 1024              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|addr_contxt_ram                                                                                                                                                                                                         ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|addr_contxt_ram|ram_inst                                                                                                                                                                                                ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|addr_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                 ; altera_syncram_n7rh1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|addr_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                            ; altera_syncram_impl_5bbt1                                                                       ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 179.9 (0.3)          ; 181.3 (0.4)                      ; 1.4 (0.1)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 18 (1)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 179.6 (1.6)          ; 180.9 (1.7)                      ; 1.3 (0.1)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 17 (2)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 178.1 (0.0)          ; 179.2 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 178.1 (0.0)          ; 179.2 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 178.1 (6.6)          ; 179.2 (7.8)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 15 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 170.0 (170.0)        ; 170.0 (170.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (170.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |ooo.ctrl_control|                                                                         ; 201.8 (95.5)         ; 258.4 (121.0)                    ; 57.0 (25.6)                                       ; 0.4 (0.0)                        ; 10.0 (0.0)           ; 204 (125)           ; 532 (206)                 ; 0 (0)         ; 61184             ; 9     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control                                                                                                                                                                                                                         ; hydra_ooo_worker_list_control                                                                   ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 18.5 (18.5)          ; 20.6 (20.6)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 40 (40)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram                                                                                                                                                                                                            ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst                                                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                                    ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                               ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 37.6 (37.6)          ; 38.9 (38.9)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 70 (70)                   ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram                                                                                                                                                                                                            ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst                                                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                                    ; altera_syncram_l9tj                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                               ; altera_syncram_impl_4egq                                                                        ; altera_work                            ;
;                      |contxt_3_ram|                                                                          ; 9.3 (9.3)            ; 11.0 (11.0)                      ; 2.0 (2.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 9 (9)               ; 30 (30)                   ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram                                                                                                                                                                                                            ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst                                                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated                                                                                                                                                                                    ; altera_syncram_eo46                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                               ; altera_syncram_impl_96ul1                                                                       ; altera_work                            ;
;                      |instr_ram|                                                                             ; 5.0 (0.0)            ; 10.7 (0.0)                       ; 5.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (0)                    ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram                                                                                                                                                                                                               ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram                                                                                                                                                                                                           ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated                                                                                                                                                                                            ; altera_syncram_7mp51                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                       ; altera_syncram_impl_b2io                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 5.0 (5.0)            ; 10.7 (10.7)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|user.user_to_ram_adapter                                                                                                                                                                                      ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |iter_instr_ram|                                                                        ; 15.1 (0.0)           ; 33.6 (0.0)                       ; 18.6 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 123 (0)                   ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram                                                                                                                                                                                                          ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram                                                                                                                                                                                                      ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated                                                                                                                                                                                       ; altera_syncram_ovhs                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                  ; altera_syncram_impl_4t6p                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 15.1 (15.1)          ; 33.6 (33.6)                      ; 18.6 (18.6)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 123 (123)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|user.user_to_ram_adapter                                                                                                                                                                                 ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |terminal_skidbuf|                                                                      ; 20.9 (0.6)           ; 22.6 (0.8)                       ; 1.7 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (0)              ; 21 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 20.3 (0.7)           ; 21.8 (1.0)                       ; 1.5 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 17 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 19.5 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 19.5 (0.0)           ; 20.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 19.5 (7.7)           ; 20.8 (8.8)                       ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |ooo.head_control|                                                                         ; 71.4 (49.6)          ; 85.3 (58.3)                      ; 13.9 (8.7)                                        ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 98 (84)             ; 132 (82)                  ; 0 (0)         ; 5376              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control                                                                                                                                                                                                                         ; hydra_ooo_worker_head_control                                                                   ; hydra_rtl_library_100                  ;
;                      |head_instr_ram|                                                                        ; 4.8 (0.0)            ; 9.6 (0.0)                        ; 4.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (0)                    ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram                                                                                                                                                                                                          ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram                                                                                                                                                                                                      ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated                                                                                                                                                                                       ; altera_syncram_rumu                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                  ; altera_syncram_impl_degr                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 4.8 (4.8)            ; 9.6 (9.6)                        ; 4.8 (4.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|user.user_to_ram_adapter                                                                                                                                                                                 ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |terminal_skidbuf|                                                                      ; 17.0 (0.0)           ; 17.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (0)              ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 17.0 (1.0)           ; 17.3 (1.2)                       ; 0.3 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (2)              ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 16.0 (0.0)           ; 16.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 12 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 16.0 (0.0)           ; 16.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 12 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 16.0 (4.7)           ; 16.2 (4.7)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 12 (7)              ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                      |timestamp_ram|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4224              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram                                                                                                                                                                                                           ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4224              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated                                                                                                                                                                                            ; altera_syncram_dp2m                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4224              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1                                                                                                                                                                       ; altera_syncram_impl_qih7                                                                        ; altera_work                            ;
;                   |ooo.worker_control|                                                                       ; 462.7 (171.5)        ; 597.4 (264.2)                    ; 134.9 (92.8)                                      ; 0.1 (0.1)                        ; 170.0 (0.0)          ; 203 (125)           ; 957 (519)                 ; 0 (0)         ; 219392            ; 18    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control                                                                                                                                                                                                                       ; hydra_ooo_worker_list_control                                                                   ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 18.4 (18.4)          ; 19.9 (19.9)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 40 (40)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram                                                                                                                                                                                                          ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                                  ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 37.7 (37.7)          ; 39.5 (39.5)                      ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 70 (70)                   ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram                                                                                                                                                                                                          ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                                  ; altera_syncram_l9tj                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_4egq                                                                        ; altera_work                            ;
;                      |contxt_3_ram|                                                                          ; 7.8 (7.8)            ; 9.1 (9.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 26 (26)                   ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram                                                                                                                                                                                                          ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated                                                                                                                                                                                  ; altera_syncram_eo46                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_96ul1                                                                       ; altera_work                            ;
;                      |instr_ram|                                                                             ; 30.7 (0.0)           ; 49.5 (0.0)                       ; 18.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 158 (0)                   ; 0 (0)         ; 162816            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram                                                                                                                                                                                                             ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 162816            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram                                                                                                                                                                                                         ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 162816            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated                                                                                                                                                                                          ; altera_syncram_hcs11                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 162816            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                     ; altera_syncram_impl_bjn9                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 30.7 (30.7)          ; 49.5 (49.5)                      ; 18.8 (18.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 158 (158)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter                                                                                                                                                                                    ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |iter_instr_ram|                                                                        ; 15.8 (0.0)           ; 33.2 (0.0)                       ; 17.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 123 (0)                   ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram                                                                                                                                                                                                        ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram                                                                                                                                                                                                    ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated                                                                                                                                                                                     ; altera_syncram_4tdm1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 52224             ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                ; altera_syncram_impl_4aod                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 15.8 (15.8)          ; 33.2 (33.2)                      ; 17.3 (17.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 123 (123)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|user.user_to_ram_adapter                                                                                                                                                                               ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |terminal_skidbuf|                                                                      ; 180.6 (0.5)          ; 182.0 (1.5)                      ; 1.4 (1.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 20 (0)              ; 21 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 180.1 (0.8)          ; 180.5 (0.8)                      ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 20 (2)              ; 17 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 179.2 (0.0)          ; 179.8 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 18 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                   ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 179.2 (0.0)          ; 179.8 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 18 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                             ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 179.2 (7.8)          ; 179.8 (8.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 18 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                          ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                    ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 170.0 (170.0)        ; 170.0 (170.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (170.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[0].rsp_queue_skidbuf|                                                              ; 466.0 (314.9)        ; 586.2 (433.8)                    ; 120.2 (118.9)                                     ; 0.0 (0.0)                        ; 320.0 (180.0)        ; 28 (6)              ; 553 (535)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 151.1 (0.7)          ; 152.4 (1.0)                      ; 1.3 (0.3)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 150.4 (0.0)          ; 151.4 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 150.4 (0.0)          ; 151.4 (0.0)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 150.4 (8.5)          ; 151.4 (9.4)                      ; 1.0 (0.9)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[1].rsp_queue_skidbuf|                                                              ; 465.3 (313.9)        ; 595.2 (442.2)                    ; 129.9 (128.3)                                     ; 0.0 (0.0)                        ; 320.0 (180.0)        ; 29 (7)              ; 553 (535)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 151.4 (0.8)          ; 153.0 (1.0)                      ; 1.6 (0.2)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 150.6 (0.0)          ; 152.0 (0.0)                      ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 150.6 (0.0)          ; 152.0 (0.0)                      ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 150.6 (8.6)          ; 152.0 (10.0)                     ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[2].rsp_queue_skidbuf|                                                              ; 466.4 (315.3)        ; 597.1 (444.3)                    ; 130.7 (129.1)                                     ; 0.0 (0.0)                        ; 320.0 (180.0)        ; 29 (7)              ; 553 (535)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 151.1 (0.6)          ; 152.8 (1.2)                      ; 1.6 (0.6)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 150.5 (0.0)          ; 151.6 (0.0)                      ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 150.5 (0.0)          ; 151.6 (0.0)                      ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 150.5 (8.6)          ; 151.6 (9.6)                      ; 1.1 (1.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[3].rsp_queue_skidbuf|                                                              ; 463.6 (312.6)        ; 577.9 (425.3)                    ; 114.4 (112.8)                                     ; 0.1 (0.1)                        ; 320.0 (180.0)        ; 29 (7)              ; 553 (535)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 151.0 (0.6)          ; 152.6 (1.0)                      ; 1.6 (0.4)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 150.4 (0.0)          ; 151.6 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 150.4 (0.0)          ; 151.6 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 150.4 (8.5)          ; 151.6 (9.6)                      ; 1.2 (1.1)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[4].rsp_queue_skidbuf|                                                              ; 465.9 (314.4)        ; 586.2 (433.1)                    ; 120.4 (118.7)                                     ; 0.0 (0.0)                        ; 320.0 (180.0)        ; 30 (7)              ; 553 (535)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 151.5 (0.8)          ; 153.2 (1.0)                      ; 1.7 (0.2)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 23 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 150.7 (0.0)          ; 152.2 (0.0)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 21 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 150.7 (0.0)          ; 152.2 (0.0)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 21 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 150.7 (8.8)          ; 152.2 (10.5)                     ; 1.5 (1.7)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 21 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[5].rsp_queue_skidbuf|                                                              ; 212.6 (66.9)         ; 278.2 (131.4)                    ; 65.6 (64.6)                                       ; 0.1 (0.1)                        ; 140.0 (0.0)          ; 16 (2)              ; 280 (268)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf                                                                                                                                                                                                                        ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 145.7 (0.5)          ; 146.8 (1.0)                      ; 1.0 (0.5)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 14 (2)              ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                    ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 145.2 (0.0)          ; 145.8 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 12 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                     ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 145.2 (0.0)          ; 145.8 (0.0)                      ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 12 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                               ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 145.2 (4.3)          ; 145.8 (4.8)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 12 (8)              ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                            ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                      ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                  ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_ready_valid_merge|                                                                       ; 0.1 (0.1)            ; 0.3 (0.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_ready_valid_merge                                                                                                                                                                                                                                 ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                |rsp_skidbuf|                                                                                 ; 217.5 (65.6)         ; 302.3 (148.4)                    ; 84.8 (82.8)                                       ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 24 (1)              ; 563 (535)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf                                                                                                                                                                                                                                           ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 151.9 (0.9)          ; 153.9 (1.4)                      ; 2.1 (0.4)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 23 (3)              ; 28 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                       ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 150.9 (0.0)          ; 152.6 (0.0)                      ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                                        ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 150.9 (0.0)          ; 152.6 (0.0)                      ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                                  ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 150.9 (9.5)          ; 152.6 (11.1)                     ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 140.0 (0.0)          ; 20 (14)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                               ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                                         ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 140.0 (140.0)        ; 140.0 (140.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 140.0 (140.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                                     ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;             |reset_tree|                                                                                     ; 21.4 (19.1)          ; 26.3 (22.5)                      ; 5.0 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 56 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree                                                                                                                                                                                                                                                              ; hydra_local_reset_tree                                                                          ; hydra_rtl_library_100                  ;
;                |sync|                                                                                        ; 2.3 (2.3)            ; 3.8 (3.8)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|reset_tree|sync                                                                                                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;             |write_channel_path|                                                                             ; 4545.2 (100.2)       ; 5759.0 (140.8)                   ; 1227.6 (41.0)                                     ; 13.9 (0.4)                       ; 1280.0 (0.0)         ; 3551 (147)          ; 10663 (289)               ; 0 (0)         ; 484608            ; 63    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path                                                                                                                                                                                                                                                      ; hydra_mem_axi4_driver_channel_path                                                              ; hydra_driver_mem_axi4_100              ;
;                |cmd_ax_skidbuf|                                                                              ; 71.4 (28.2)          ; 77.9 (34.3)                      ; 6.5 (6.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 26 (2)              ; 194 (170)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf                                                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 43.1 (2.8)           ; 43.6 (2.8)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 24 (5)              ; 24 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 39.5 (0.0)           ; 40.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 39.5 (0.0)           ; 40.8 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 39.5 (8.0)           ; 40.8 (9.2)                       ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 19 (13)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |cmd_gen_path|                                                                                ; 2451.9 (182.9)       ; 3170.2 (212.5)                   ; 725.2 (29.6)                                      ; 7.0 (0.1)                        ; 750.0 (0.0)          ; 1822 (385)          ; 5609 (5)                  ; 0 (0)         ; 254336            ; 32    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path                                                                                                                                                                                                                                         ; hydra_mem_axi4_driver_gen_path                                                                  ; hydra_driver_mem_axi4_100              ;
;                   |addr_path.addr_postprocess_skidbuf|                                                       ; 49.5 (14.8)          ; 56.7 (20.2)                      ; 7.2 (5.4)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 13 (0)              ; 68 (57)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 34.7 (0.5)           ; 36.5 (1.0)                       ; 1.8 (0.5)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 13 (2)              ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 34.2 (0.0)           ; 35.5 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                   ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 34.2 (0.0)           ; 35.5 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 11 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                             ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 34.2 (3.3)           ; 35.5 (4.3)                       ; 1.3 (1.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 11 (7)              ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                          ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                    ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_ready_valid_merge|                                                         ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_ready_valid_merge                                                                                                                                                                                                        ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                   |addr_path.ax_skidbuf|                                                                     ; 57.2 (15.3)          ; 74.5 (31.5)                      ; 17.3 (16.2)                                       ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 25 (3)              ; 91 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf                                                                                                                                                                                                                    ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 41.9 (0.9)           ; 43.0 (1.0)                       ; 1.1 (0.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 22 (2)              ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo                                                                                                                                                                                                ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 41.0 (0.0)           ; 42.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                 ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 41.0 (0.0)           ; 42.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                           ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 41.0 (9.4)           ; 42.0 (10.3)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                        ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                  ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                              ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axaddr_generator|                                                               ; 439.5 (216.9)        ; 596.8 (356.2)                    ; 160.8 (142.8)                                     ; 3.5 (3.5)                        ; 20.0 (0.0)           ; 510 (274)           ; 1395 (1155)               ; 0 (0)         ; 24192             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator                                                                                                                                                                                                              ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 98.9 (0.0)           ; 98.9 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu                                                                                                                                                                                                          ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_addr.alu|                                                                       ; 98.9 (49.4)          ; 98.9 (49.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (69)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu                                                                                                                                                                                             ; hydra_mem_addr_alu                                                                              ; hydra_rtl_library_100                  ;
;                            |field_alu[0].lfsr|                                                               ; 49.5 (49.5)          ; 49.5 (49.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu|field_alu[0].lfsr                                                                                                                                                                           ; hydra_mem_addr_lfsr                                                                             ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 14.0 (0.0)           ; 28.3 (0.0)                       ; 14.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 95 (0)                    ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram                                                                                                                                                                                                ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                             ; altera_syncram_3ngl1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                        ; altera_syncram_impl_tebn1                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 14.0 (14.0)          ; 28.3 (28.3)                      ; 14.4 (14.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 95 (95)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                       ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.3 (17.3)          ; 20.3 (20.3)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 40 (40)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram                                                                                                                                                                                                 ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst                                                                                                                                                                                        ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                         ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 61.9 (61.9)          ; 63.4 (63.4)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 88 (88)                   ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram                                                                                                                                                                                                 ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst                                                                                                                                                                                        ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                         ; altera_syncram_5jc61                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_7lki                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 28.3 (0.1)           ; 29.7 (0.2)                       ; 1.4 (0.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 17 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf                                                                                                                                                                                             ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.2 (0.7)           ; 29.4 (1.0)                       ; 1.3 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (2)              ; 14 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                         ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.5 (0.0)           ; 28.4 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                          ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.5 (0.0)           ; 28.4 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                    ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.5 (6.0)           ; 28.4 (6.8)                       ; 0.9 (0.8)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (9)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                 ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                           ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                       ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axstatic_skidbuf|                                                               ; 52.0 (30.8)          ; 62.4 (39.4)                      ; 10.4 (8.6)                                        ; 0.0 (0.0)                        ; 30.0 (20.0)          ; 23 (2)              ; 67 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf                                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.2 (0.7)           ; 23.0 (1.0)                       ; 1.8 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo                                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.6 (0.0)           ; 22.0 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.6 (0.0)           ; 22.0 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.6 (9.1)           ; 22.0 (10.3)                      ; 1.4 (1.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.addr_tap_skidbuf|                                                               ; 53.3 (10.8)          ; 64.5 (21.2)                      ; 11.2 (10.4)                                       ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 24 (1)              ; 61 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf                                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 42.5 (1.8)           ; 43.2 (2.2)                       ; 0.7 (0.4)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 23 (3)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo                                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 40.7 (0.0)           ; 41.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 40.7 (0.0)           ; 41.0 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 40.7 (9.2)           ; 41.0 (9.3)                       ; 0.3 (0.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.data_ready_valid_merge|                                                         ; 1.6 (1.6)            ; 1.9 (1.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_ready_valid_merge                                                                                                                                                                                                        ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                   |data_path.data_start_skidbuf|                                                             ; 159.5 (47.5)         ; 195.5 (82.3)                     ; 36.0 (34.8)                                       ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 25 (2)              ; 210 (192)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf                                                                                                                                                                                                            ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 112.0 (2.5)          ; 113.2 (2.5)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 23 (3)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo                                                                                                                                                                                        ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 109.5 (0.0)          ; 110.8 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                         ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 109.5 (0.0)          ; 110.8 (0.0)                      ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                   ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 109.5 (8.1)          ; 110.8 (9.2)                      ; 1.2 (1.1)                                         ; 0.0 (0.0)                        ; 100.0 (0.0)          ; 20 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.4 (1.4)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                          ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 100.0 (100.0)        ; 100.0 (100.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 100.0 (100.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                      ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.data_stream_mult.data_stream_multiplier|                                        ; 8.9 (8.9)            ; 9.5 (9.5)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_stream_mult.data_stream_multiplier                                                                                                                                                                                       ; hydra_stream_multiplier                                                                         ; hydra_rtl_library_100                  ;
;                   |data_path.data_stream_ready_valid_fork|                                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_stream_ready_valid_fork                                                                                                                                                                                                  ; hydra_ready_valid_fork                                                                          ; hydra_rtl_library_100                  ;
;                   |data_path.dm_generator|                                                                   ; 272.0 (117.2)        ; 361.9 (189.6)                    ; 92.0 (73.0)                                       ; 2.1 (0.5)                        ; 20.0 (0.0)           ; 251 (32)            ; 971 (802)                 ; 0 (0)         ; 12416             ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator                                                                                                                                                                                                                  ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 78.4 (0.0)           ; 78.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu                                                                                                                                                                                                              ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_dq.alu|                                                                         ; 78.4 (78.4)          ; 78.2 (78.2)                      ; 0.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu|mem_dq.alu                                                                                                                                                                                                   ; hydra_mem_dq_alu                                                                                ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 3.9 (0.0)            ; 7.8 (0.0)                        ; 3.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram                                                                                                                                                                                                    ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram|ram                                                                                                                                                                                                ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                                 ; altera_syncram_7hbo                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                            ; altera_syncram_impl_2gvd                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 3.9 (3.9)            ; 7.8 (7.8)                        ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                           ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.9 (17.9)          ; 20.6 (20.6)                      ; 3.0 (3.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 17 (17)             ; 40 (40)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_1_ram                                                                                                                                                                                                     ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                             ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                        ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 25.6 (25.6)          ; 35.8 (35.8)                      ; 11.3 (11.3)                                       ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 68 (68)             ; 78 (78)                   ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram                                                                                                                                                                                                     ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                             ; altera_syncram_5l2q1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                        ; altera_syncram_impl_2n1b                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 28.7 (0.6)           ; 29.8 (0.6)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 17 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf                                                                                                                                                                                                 ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.2 (0.7)           ; 29.2 (1.0)                       ; 1.1 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (2)              ; 14 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                             ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.5 (0.0)           ; 28.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                              ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.5 (0.0)           ; 28.2 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                        ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.5 (6.0)           ; 28.2 (6.6)                       ; 0.8 (0.6)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (9)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                     ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                               ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                           ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.dq_generator|                                                                   ; 300.9 (129.7)        ; 437.5 (244.1)                    ; 137.7 (114.5)                                     ; 1.1 (0.2)                        ; 40.0 (0.0)           ; 253 (34)            ; 1063 (895)                ; 0 (0)         ; 12416             ; 6     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator                                                                                                                                                                                                                  ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 77.1 (0.0)           ; 77.9 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu                                                                                                                                                                                                              ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_dq.alu|                                                                         ; 77.1 (77.1)          ; 77.9 (77.9)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu|mem_dq.alu                                                                                                                                                                                                   ; hydra_mem_dq_alu                                                                                ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 4.1 (0.0)            ; 8.9 (0.0)                        ; 4.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (0)                    ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram                                                                                                                                                                                                    ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram|ram                                                                                                                                                                                                ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                                 ; altera_syncram_k20o                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3072              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                            ; altera_syncram_impl_g2f6                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 4.1 (4.1)            ; 8.9 (8.9)                        ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                           ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.3 (17.3)          ; 18.9 (18.9)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 40 (40)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_1_ram                                                                                                                                                                                                     ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                             ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                        ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 24.8 (24.8)          ; 38.2 (38.2)                      ; 14.3 (14.3)                                       ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 68 (68)             ; 78 (78)                   ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram                                                                                                                                                                                                     ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                             ; altera_syncram_5l2q1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 4     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                        ; altera_syncram_impl_2n1b                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 47.9 (0.4)           ; 49.5 (0.8)                       ; 1.6 (0.3)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 16 (0)              ; 16 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf                                                                                                                                                                                                 ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 47.4 (0.7)           ; 48.8 (1.0)                       ; 1.3 (0.3)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 16 (2)              ; 14 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                             ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 46.8 (0.0)           ; 47.8 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                              ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 46.8 (0.0)           ; 47.8 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                        ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 46.8 (5.3)           ; 47.8 (6.1)                       ; 1.0 (0.8)                                         ; 0.0 (0.0)                        ; 40.0 (0.0)           ; 14 (9)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                     ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                               ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 40.0 (40.0)          ; 40.0 (40.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 40.0 (40.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                           ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.inorder_addr_tap.addr_tap_stream_multiplier|                                    ; 9.1 (9.1)            ; 9.5 (9.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.inorder_addr_tap.addr_tap_stream_multiplier                                                                                                                                                                                   ; hydra_stream_multiplier                                                                         ; hydra_rtl_library_100                  ;
;                   |data_path.narrow_xstrb|                                                                   ; 38.3 (8.3)           ; 43.0 (11.3)                      ; 4.7 (3.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (0)              ; 51 (35)                   ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb                                                                                                                                                                                                                  ; hydra_mem_axi4_driver_narrow_xstrb                                                              ; hydra_driver_mem_axi4_100              ;
;                      |Mux_1_rtl_0|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0                                                                                                                                                                                                      ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated                                                                                                                                                                                       ; altera_syncram_nljk1                                                                            ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1                                                                                                                                                                  ; altera_syncram_impl_l8cc                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 30.0 (0.3)           ; 31.7 (0.7)                       ; 1.7 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (1)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf                                                                                                                                                                                                 ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 29.7 (0.8)           ; 31.0 (1.0)                       ; 1.3 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 18 (2)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                             ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 28.9 (0.0)           ; 30.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                              ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 28.9 (0.0)           ; 30.0 (0.0)                       ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                        ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 28.9 (7.0)           ; 30.0 (7.8)                       ; 1.1 (0.8)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                     ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                               ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                           ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.narrow_xstrb_skidbuf1|                                                          ; 56.4 (25.2)          ; 89.0 (56.0)                      ; 32.6 (30.8)                                       ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 24 (2)              ; 217 (199)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1                                                                                                                                                                                                         ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 31.2 (0.5)           ; 33.0 (1.0)                       ; 1.8 (0.5)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo                                                                                                                                                                                     ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 30.7 (0.0)           ; 32.0 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                      ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 30.7 (0.0)           ; 32.0 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 30.7 (9.3)           ; 32.0 (10.3)                      ; 1.3 (1.1)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 20 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                             ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                   ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.x_skidbuf|                                                                      ; 249.7 (70.7)         ; 287.1 (106.3)                    ; 37.5 (35.7)                                       ; 0.1 (0.1)                        ; 170.0 (0.0)          ; 19 (1)              ; 345 (324)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf                                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 179.0 (0.7)          ; 180.8 (1.0)                      ; 1.8 (0.3)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 18 (2)              ; 21 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo                                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 178.4 (0.0)          ; 179.8 (0.0)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 16 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 178.4 (0.0)          ; 179.8 (0.0)                      ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 16 (0)              ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 178.4 (6.4)          ; 179.8 (7.7)                      ; 1.5 (1.3)                                         ; 0.0 (0.0)                        ; 170.0 (0.0)          ; 16 (10)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.9 (1.9)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 170.0 (170.0)        ; 170.0 (170.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 170.0 (170.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                               ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |data_path.xstatic_skidbuf1|                                                               ; 34.0 (12.7)          ; 37.2 (15.2)                      ; 3.1 (2.5)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 23 (2)              ; 33 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1                                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.3 (0.8)           ; 22.0 (0.8)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo                                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.5 (0.0)           ; 21.2 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.5 (0.0)           ; 21.2 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.5 (9.0)           ; 21.2 (9.5)                       ; 0.7 (0.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |inorder.main_control|                                                                     ; 127.4 (45.8)         ; 156.2 (64.2)                     ; 28.9 (18.5)                                       ; 0.1 (0.1)                        ; 40.0 (0.0)           ; 93 (56)             ; 313 (107)                 ; 0 (0)         ; 31744             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control                                                                                                                                                                                                                    ; hydra_main_control                                                                              ; hydra_rtl_library_100                  ;
;                      |ctrl_instr_ram|                                                                        ; 10.7 (0.0)           ; 14.0 (0.0)                       ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 84 (0)                    ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram                                                                                                                                                                                                     ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated                                                                                                                                                                                  ; altera_syncram_l48i                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 14336             ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_9oi22                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 10.7 (10.7)          ; 14.0 (14.0)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|user.user_to_ram_adapter                                                                                                                                                                            ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |ctrl_instr_skidbuf|                                                                    ; 30.4 (0.4)           ; 31.4 (0.7)                       ; 1.0 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 19 (1)              ; 16 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf                                                                                                                                                                                                 ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 30.0 (1.4)           ; 30.8 (1.7)                       ; 0.8 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 18 (2)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                             ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 28.5 (0.0)           ; 29.1 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                              ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 28.5 (0.0)           ; 29.1 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                        ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 28.5 (6.6)           ; 29.1 (7.1)                       ; 0.6 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                     ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                               ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                           ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                      |main_instr_ram|                                                                        ; 13.3 (0.0)           ; 18.9 (0.0)                       ; 5.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 94 (0)                    ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram                                                                                                                                                                                                     ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated                                                                                                                                                                                  ; altera_syncram_qq9b                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 17408             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                             ; altera_syncram_impl_e5q61                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 13.3 (13.3)          ; 18.9 (18.9)                      ; 5.6 (5.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|user.user_to_ram_adapter                                                                                                                                                                            ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |main_instr_skidbuf|                                                                    ; 27.1 (0.2)           ; 27.7 (0.5)                       ; 0.6 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf                                                                                                                                                                                                 ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 26.9 (0.9)           ; 27.2 (1.2)                       ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (2)              ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                             ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 26.0 (0.0)           ; 26.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 12 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                              ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 26.0 (0.0)           ; 26.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 12 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                        ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 26.0 (4.3)           ; 26.0 (4.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 12 (7)              ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                     ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                               ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                           ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |inorder.worker_control|                                                                   ; 358.5 (122.3)        ; 472.2 (212.1)                    ; 113.8 (89.8)                                      ; 0.0 (0.0)                        ; 180.0 (0.0)          ; 97 (55)             ; 701 (446)                 ; 0 (0)         ; 165376            ; 11    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control                                                                                                                                                                                                                  ; hydra_worker_control                                                                            ; hydra_rtl_library_100                  ;
;                      |issue_instr_ram|                                                                       ; 7.4 (0.0)            ; 11.5 (0.0)                       ; 4.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 60 (0)                    ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram                                                                                                                                                                                                  ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram                                                                                                                                                                                              ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated                                                                                                                                                                               ; altera_syncram_omiu                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8704              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                          ; altera_syncram_impl_a67n                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 7.4 (7.4)            ; 11.5 (11.5)                      ; 4.1 (4.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 60 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|user.user_to_ram_adapter                                                                                                                                                                         ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |main_instr_skidbuf|                                                                    ; 27.8 (0.5)           ; 28.0 (0.7)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (1)              ; 13 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf                                                                                                                                                                                               ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 27.3 (0.6)           ; 27.3 (1.0)                       ; 0.1 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 15 (2)              ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                           ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 26.3 (0.0)           ; 26.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 13 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                            ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 26.3 (0.0)           ; 26.3 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 13 (0)              ; 11 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                      ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 26.3 (4.8)           ; 26.3 (4.8)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 13 (8)              ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                   ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                             ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                         ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                      |worker_instr_ram|                                                                      ; 33.4 (0.0)           ; 50.9 (0.0)                       ; 17.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 167 (0)                   ; 0 (0)         ; 156672            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram                                                                                                                                                                                                 ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 156672            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram                                                                                                                                                                                             ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 156672            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated                                                                                                                                                                              ; altera_syncram_r3t4                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 156672            ; 10    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                         ; altera_syncram_impl_6a2d                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 33.4 (33.4)          ; 50.9 (50.9)                      ; 17.5 (17.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 167 (167)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|user.user_to_ram_adapter                                                                                                                                                                        ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |worker_instr_skidbuf|                                                                  ; 167.6 (0.1)          ; 169.7 (0.5)                      ; 2.1 (0.4)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 16 (0)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf                                                                                                                                                                                             ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 167.5 (0.8)          ; 169.2 (1.2)                      ; 1.8 (0.3)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 16 (2)              ; 14 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo                                                                                                                                                                         ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 166.6 (0.0)          ; 168.1 (0.0)                      ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                          ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 166.6 (0.0)          ; 168.1 (0.0)                      ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                    ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 166.6 (5.1)          ; 168.1 (6.6)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 160.0 (0.0)          ; 14 (9)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                 ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                           ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 160.0 (160.0)        ; 160.0 (160.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 160.0 (160.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                       ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |start_ready_valid_fork|                                                                   ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|start_ready_valid_fork                                                                                                                                                                                                                  ; hydra_ready_valid_fork                                                                          ; hydra_rtl_library_100                  ;
;                |id_checker|                                                                                  ; 167.8 (51.9)         ; 203.9 (64.2)                     ; 37.0 (12.2)                                       ; 0.9 (0.0)                        ; 10.0 (0.0)           ; 229 (99)            ; 419 (140)                 ; 0 (0)         ; 7680              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker                                                                                                                                                                                                                                           ; hydra_id_checker                                                                                ; hydra_rtl_library_100                  ;
;                   |cmds_contxt_ram|                                                                          ; 24.5 (24.5)          ; 32.5 (32.5)                      ; 7.9 (7.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 68 (68)                   ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_contxt_ram                                                                                                                                                                                                                           ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_contxt_ram|ram_inst                                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                                   ; altera_syncram_nons                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                                              ; altera_syncram_impl_si9v                                                                        ; altera_work                            ;
;                   |cmds_shadow_contxt_ram|                                                                   ; 28.6 (28.6)          ; 35.1 (35.1)                      ; 6.9 (6.9)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 29 (29)             ; 106 (106)                 ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_shadow_contxt_ram                                                                                                                                                                                                                    ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst                                                                                                                                                                                                           ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                            ; altera_syncram_nons                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                                       ; altera_syncram_impl_si9v                                                                        ; altera_work                            ;
;                   |pipe0_terminal_skidbuf|                                                                   ; 11.9 (0.2)           ; 13.0 (0.3)                       ; 1.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (1)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf                                                                                                                                                                                                                    ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 11.7 (0.0)           ; 12.7 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                                ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 11.7 (0.0)           ; 12.7 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                 ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 11.7 (0.0)           ; 12.7 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                           ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 11.7 (10.2)          ; 12.7 (11.0)                      ; 1.0 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                        ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe0_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                  ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                   |pipe1_terminal_skidbuf|                                                                   ; 22.0 (0.4)           ; 24.0 (0.5)                       ; 2.0 (0.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 24 (1)              ; 19 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf                                                                                                                                                                                                                    ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.5 (0.7)           ; 23.5 (1.0)                       ; 2.0 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 23 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                                ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.9 (0.0)           ; 22.5 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                 ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.9 (0.0)           ; 22.5 (0.0)                       ; 1.6 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                           ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.9 (9.0)           ; 22.5 (10.6)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                        ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                  ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                              ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |rsps_contxt_ram|                                                                          ; 28.9 (28.9)          ; 35.2 (35.2)                      ; 6.8 (6.8)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 28 (28)             ; 68 (68)                   ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|rsps_contxt_ram                                                                                                                                                                                                                           ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                      |ram_inst|                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|rsps_contxt_ram|ram_inst                                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated                                                                                                                                                                                                   ; altera_syncram_nons                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2560              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                                              ; altera_syncram_impl_si9v                                                                        ; altera_work                            ;
;                |id_queue[0].id_queue_skidbuf|                                                                ; 34.3 (12.3)          ; 36.0 (13.5)                      ; 1.7 (1.2)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 25 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf                                                                                                                                                                                                                         ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 22.0 (0.8)           ; 22.5 (1.0)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                     ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.2 (0.0)           ; 21.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                      ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.2 (0.0)           ; 21.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.2 (9.5)           ; 21.5 (9.5)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                             ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                   ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_queue[1].id_queue_skidbuf|                                                                ; 34.0 (11.7)          ; 36.0 (14.0)                      ; 2.0 (2.3)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 25 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf                                                                                                                                                                                                                         ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 22.0 (0.6)           ; 22.0 (1.0)                       ; 0.0 (0.4)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                     ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.0 (0.0)           ; 21.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                      ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.0 (0.0)           ; 21.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.0 (9.0)           ; 21.0 (9.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                             ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                   ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |id_queue[2].id_queue_skidbuf|                                                                ; 25.8 (4.1)           ; 32.5 (9.7)                       ; 6.7 (5.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 24 (2)              ; 52 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf                                                                                                                                                                                                                         ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 21.7 (0.7)           ; 22.8 (1.0)                       ; 1.2 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                     ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.0 (0.0)           ; 21.8 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                      ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.0 (0.0)           ; 21.8 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.0 (9.5)           ; 21.8 (10.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (14)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                             ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                       ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                   ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_gen_path|                                                                                ; 1200.2 (46.1)        ; 1510.1 (47.3)                    ; 315.0 (1.2)                                       ; 5.2 (0.0)                        ; 210.0 (0.0)          ; 1093 (64)           ; 2954 (0)                  ; 0 (0)         ; 189824            ; 26    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path                                                                                                                                                                                                                                         ; hydra_mem_axi4_driver_gen_path                                                                  ; hydra_driver_mem_axi4_100              ;
;                   |addr_path.addr_postprocess_skidbuf|                                                       ; 50.6 (14.0)          ; 57.8 (20.8)                      ; 7.2 (6.8)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 14 (0)              ; 67 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf                                                                                                                                                                                                      ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 36.6 (0.6)           ; 37.0 (1.0)                       ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 14 (2)              ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo                                                                                                                                                                                  ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 12 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                   ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 12 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                             ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 36.0 (4.3)           ; 36.0 (4.3)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 12 (7)              ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                          ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                    ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_ready_valid_merge|                                                         ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_ready_valid_merge                                                                                                                                                                                                        ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                   |addr_path.addr_start_ready_valid_fork|                                                    ; 0.1 (0.1)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_start_ready_valid_fork                                                                                                                                                                                                   ; hydra_ready_valid_fork                                                                          ; hydra_rtl_library_100                  ;
;                   |addr_path.ax_skidbuf|                                                                     ; 56.1 (14.6)          ; 72.0 (28.7)                      ; 15.9 (14.0)                                       ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 24 (2)              ; 90 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf                                                                                                                                                                                                                    ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 41.5 (0.8)           ; 43.3 (1.0)                       ; 1.9 (0.2)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 22 (2)              ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo                                                                                                                                                                                                ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 40.6 (0.0)           ; 42.3 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                 ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 40.6 (0.0)           ; 42.3 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                           ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 40.6 (8.6)           ; 42.3 (10.7)                      ; 1.7 (2.1)                                         ; 0.0 (0.0)                        ; 30.0 (0.0)           ; 20 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                        ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                  ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 30.0 (30.0)          ; 30.0 (30.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 30.0 (30.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                              ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axaddr_generator|                                                               ; 441.5 (219.5)        ; 557.8 (319.8)                    ; 119.6 (103.6)                                     ; 3.3 (3.3)                        ; 20.0 (0.0)           ; 510 (275)           ; 1393 (1155)               ; 0 (0)         ; 24192             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator                                                                                                                                                                                                              ; hydra_alu_generator                                                                             ; hydra_rtl_library_100                  ;
;                      |alu|                                                                                   ; 100.2 (0.0)          ; 100.2 (0.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu                                                                                                                                                                                                          ; hydra_alu                                                                                       ; hydra_rtl_library_100                  ;
;                         |mem_addr.alu|                                                                       ; 100.2 (50.8)         ; 100.2 (50.8)                     ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 126 (69)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu                                                                                                                                                                                             ; hydra_mem_addr_alu                                                                              ; hydra_rtl_library_100                  ;
;                            |field_alu[0].lfsr|                                                               ; 49.4 (49.4)          ; 49.4 (49.4)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu|mem_addr.alu|field_alu[0].lfsr                                                                                                                                                                           ; hydra_mem_addr_lfsr                                                                             ; hydra_rtl_library_100                  ;
;                      |alu_instr_ram|                                                                         ; 13.1 (0.0)           ; 25.6 (0.0)                       ; 12.5 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 94 (0)                    ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram                                                                                                                                                                                                ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram                                                                                                                                                                                            ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated                                                                                                                                                                             ; altera_syncram_k0r31                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 18944             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                        ; altera_syncram_impl_84sg1                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 13.1 (13.1)          ; 25.6 (25.6)                      ; 12.5 (12.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 94 (94)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|user.user_to_ram_adapter                                                                                                                                                                       ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.7 (17.7)          ; 18.8 (18.8)                      ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 40 (40)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram                                                                                                                                                                                                 ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst                                                                                                                                                                                        ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                         ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 60.8 (60.8)          ; 64.1 (64.1)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 88 (88)                   ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram                                                                                                                                                                                                 ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst                                                                                                                                                                                        ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                         ; altera_syncram_5jc61                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                    ; altera_syncram_impl_7lki                                                                        ; altera_work                            ;
;                      |terminal_skidbuf|                                                                      ; 28.4 (0.2)           ; 29.3 (0.7)                       ; 0.9 (0.4)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (0)              ; 16 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf                                                                                                                                                                                             ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 28.2 (0.7)           ; 28.7 (0.8)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 16 (2)              ; 14 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                         ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 27.5 (0.0)           ; 27.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                          ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 27.5 (0.0)           ; 27.8 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (0)              ; 13 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                    ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 27.5 (6.0)           ; 27.8 (6.3)                       ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 20.0 (0.0)           ; 14 (9)              ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                 ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                           ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 20.0 (20.0)          ; 20.0 (20.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 20.0 (20.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                       ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |addr_path.axstatic_skidbuf|                                                               ; 52.3 (30.7)          ; 63.7 (41.0)                      ; 11.3 (10.3)                                       ; 0.0 (0.0)                        ; 30.0 (20.0)          ; 24 (3)              ; 66 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf                                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                      |skid.showahead_fifo|                                                                   ; 21.6 (0.8)           ; 22.7 (1.0)                       ; 1.0 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 23 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo                                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                         |sc.scfifo_impl|                                                                     ; 20.8 (0.0)           ; 21.7 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                            |fast_fifo.scfifo_inst|                                                           ; 20.8 (0.0)           ; 21.7 (0.0)                       ; 0.9 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 22 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                               |a2|                                                                           ; 20.8 (9.3)           ; 21.7 (10.0)                      ; 0.9 (0.7)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (13)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                  |adder|                                                                     ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                  |mlab_inst|                                                                 ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |ooo.ctrl_control|                                                                         ; 181.7 (83.4)         ; 231.8 (103.3)                    ; 50.1 (20.0)                                       ; 0.1 (0.1)                        ; 10.0 (0.0)           ; 178 (103)           ; 499 (198)                 ; 0 (0)         ; 47872             ; 7     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control                                                                                                                                                                                                                        ; hydra_ooo_worker_list_control                                                                   ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 18.6 (18.6)          ; 20.8 (20.8)                      ; 2.1 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 40 (40)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram                                                                                                                                                                                                           ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                                   ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                              ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 27.2 (27.2)          ; 30.0 (30.0)                      ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 54 (54)                   ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram                                                                                                                                                                                                           ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                                   ; altera_syncram_50e1                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                              ; altera_syncram_impl_17c21                                                                       ; altera_work                            ;
;                      |contxt_3_ram|                                                                          ; 9.4 (9.4)            ; 11.4 (11.4)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 30 (30)                   ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram                                                                                                                                                                                                           ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst                                                                                                                                                                                                  ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated                                                                                                                                                                                   ; altera_syncram_eo46                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                              ; altera_syncram_impl_96ul1                                                                       ; altera_work                            ;
;                      |instr_ram|                                                                             ; 5.1 (0.0)            ; 11.2 (0.0)                       ; 6.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (0)                    ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram                                                                                                                                                                                                              ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram                                                                                                                                                                                                          ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated                                                                                                                                                                                           ; altera_syncram_rm2t                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4608              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                      ; altera_syncram_impl_vhrj1                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 5.1 (5.1)            ; 11.2 (11.2)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|user.user_to_ram_adapter                                                                                                                                                                                     ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |iter_instr_ram|                                                                        ; 16.3 (0.0)           ; 31.5 (0.0)                       ; 15.2 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 114 (0)                   ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram                                                                                                                                                                                                         ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram                                                                                                                                                                                                     ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated                                                                                                                                                                                      ; altera_syncram_8f5t1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                 ; altera_syncram_impl_aham1                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 16.3 (16.3)          ; 31.5 (31.5)                      ; 15.2 (15.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|user.user_to_ram_adapter                                                                                                                                                                                ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |terminal_skidbuf|                                                                      ; 21.7 (0.6)           ; 23.6 (1.2)                       ; 1.9 (0.6)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (0)              ; 21 (4)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 21.0 (1.0)           ; 22.3 (1.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 21 (2)              ; 17 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 20.0 (0.0)           ; 21.3 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 20.0 (0.0)           ; 21.3 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 20.0 (8.2)           ; 21.3 (9.7)                       ; 1.3 (1.5)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                   |ooo.head_control|                                                                         ; 71.9 (50.7)          ; 87.1 (57.8)                      ; 15.2 (7.1)                                        ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 98 (84)             ; 132 (82)                  ; 0 (0)         ; 5376              ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control                                                                                                                                                                                                                        ; hydra_ooo_worker_head_control                                                                   ; hydra_rtl_library_100                  ;
;                      |head_instr_ram|                                                                        ; 4.3 (0.0)            ; 12.0 (0.0)                       ; 7.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (0)                    ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram                                                                                                                                                                                                         ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram                                                                                                                                                                                                     ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated                                                                                                                                                                                      ; altera_syncram_fvvl                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                 ; altera_syncram_impl_1upm1                                                                       ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 4.3 (4.3)            ; 12.0 (12.0)                      ; 7.7 (7.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|user.user_to_ram_adapter                                                                                                                                                                                ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |terminal_skidbuf|                                                                      ; 16.9 (0.0)           ; 17.3 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (0)              ; 12 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 16.9 (0.9)           ; 17.3 (1.2)                       ; 0.4 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 14 (2)              ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 16.0 (0.0)           ; 16.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 12 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 16.0 (0.0)           ; 16.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 12 (0)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 16.0 (4.5)           ; 16.2 (4.5)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 12 (7)              ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.2 (1.2)            ; 1.7 (1.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                      |timestamp_ram|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4224              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram                                                                                                                                                                                                          ; altera_syncram                                                                                  ; altera_work                            ;
;                         |auto_generated|                                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4224              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated                                                                                                                                                                                           ; altera_syncram_dp2m                                                                             ; altera_work                            ;
;                            |altera_syncram_impl1|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4224              ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1                                                                                                                                                                      ; altera_syncram_impl_qih7                                                                        ; altera_work                            ;
;                   |ooo.worker_control|                                                                       ; 299.3 (116.6)        ; 391.6 (171.6)                    ; 94.0 (56.6)                                       ; 1.8 (1.6)                        ; 80.0 (0.0)           ; 178 (103)           ; 707 (328)                 ; 0 (0)         ; 112384            ; 11    ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control                                                                                                                                                                                                                      ; hydra_ooo_worker_list_control                                                                   ; hydra_rtl_library_100                  ;
;                      |contxt_1_ram|                                                                          ; 17.9 (17.9)          ; 21.2 (21.2)                      ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 40 (40)                   ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram                                                                                                                                                                                                         ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst                                                                                                                                                                                                ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated                                                                                                                                                                                 ; altera_syncram_q5du1                                                                            ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1152              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                            ; altera_syncram_impl_f7qp1                                                                       ; altera_work                            ;
;                      |contxt_2_ram|                                                                          ; 28.1 (28.1)          ; 29.0 (29.0)                      ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 54 (54)                   ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram                                                                                                                                                                                                         ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst                                                                                                                                                                                                ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated                                                                                                                                                                                 ; altera_syncram_50e1                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 2048              ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                            ; altera_syncram_impl_17c21                                                                       ; altera_work                            ;
;                      |contxt_3_ram|                                                                          ; 8.3 (8.3)            ; 10.9 (10.9)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 26 (26)                   ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram                                                                                                                                                                                                         ; hydra_contxt_ram                                                                                ; hydra_rtl_library_100                  ;
;                         |ram_inst|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst                                                                                                                                                                                                ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated                                                                                                                                                                                 ; altera_syncram_eo46                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 128               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1                                                                                                                                                            ; altera_syncram_impl_96ul1                                                                       ; altera_work                            ;
;                      |instr_ram|                                                                             ; 23.1 (0.0)           ; 38.4 (0.0)                       ; 15.4 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 123 (0)                   ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram                                                                                                                                                                                                            ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram                                                                                                                                                                                                        ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated                                                                                                                                                                                         ; altera_syncram_rt4p                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 69120             ; 5     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                    ; altera_syncram_impl_5k55                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 23.1 (23.1)          ; 38.4 (38.4)                      ; 15.4 (15.4)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 123 (123)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|user.user_to_ram_adapter                                                                                                                                                                                   ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |iter_instr_ram|                                                                        ; 15.2 (0.0)           ; 28.0 (0.0)                       ; 12.8 (0.0)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 114 (0)                   ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram                                                                                                                                                                                                       ; hydra_instr_ram                                                                                 ; hydra_rtl_library_100                  ;
;                         |ram|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram                                                                                                                                                                                                   ; altera_syncram                                                                                  ; altera_work                            ;
;                            |auto_generated|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated                                                                                                                                                                                    ; altera_syncram_r3vm                                                                             ; altera_work                            ;
;                               |altera_syncram_impl1|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 39936             ; 3     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                               ; altera_syncram_impl_ip4b                                                                        ; altera_work                            ;
;                         |user.user_to_ram_adapter|                                                           ; 15.2 (15.2)          ; 28.0 (28.0)                      ; 12.8 (12.8)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 114 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|user.user_to_ram_adapter                                                                                                                                                                              ; hydra_user_to_ram_adapter                                                                       ; hydra_rtl_library_100                  ;
;                      |terminal_skidbuf|                                                                      ; 90.0 (0.6)           ; 92.5 (1.5)                       ; 2.5 (0.9)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 20 (0)              ; 22 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf                                                                                                                                                                                                     ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                         |skid.showahead_fifo|                                                                ; 89.4 (0.7)           ; 91.0 (1.0)                       ; 1.6 (0.3)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 20 (2)              ; 17 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo                                                                                                                                                                                 ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                            |sc.scfifo_impl|                                                                  ; 88.8 (0.0)           ; 90.0 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 18 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                  ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                               |fast_fifo.scfifo_inst|                                                        ; 88.8 (0.0)           ; 90.0 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 18 (0)              ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                            ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                                  |a2|                                                                        ; 88.8 (7.3)           ; 90.0 (8.3)                       ; 1.2 (1.0)                                         ; 0.0 (0.0)                        ; 80.0 (0.0)           ; 18 (12)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                         ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                                     |adder|                                                                  ; 1.4 (1.4)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                   ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                                     |mlab_inst|                                                              ; 80.0 (80.0)          ; 80.0 (80.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 80.0 (80.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                               ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[0].rsp_queue_skidbuf|                                                              ; 34.0 (12.0)          ; 36.5 (14.0)                      ; 2.5 (2.0)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 24 (2)              ; 25 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf                                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 22.0 (0.8)           ; 22.5 (1.0)                       ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.2 (0.0)           ; 21.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.2 (0.0)           ; 21.5 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.2 (9.5)           ; 21.5 (9.5)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 2.0 (2.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[1].rsp_queue_skidbuf|                                                              ; 32.9 (11.9)          ; 36.5 (13.8)                      ; 3.6 (2.0)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 25 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf                                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 21.0 (0.5)           ; 22.7 (1.2)                       ; 1.7 (0.7)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 20.5 (0.0)           ; 21.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 20.5 (0.0)           ; 21.5 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 20.5 (8.5)           ; 21.5 (9.5)                       ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[2].rsp_queue_skidbuf|                                                              ; 34.1 (12.1)          ; 36.2 (14.0)                      ; 2.1 (1.9)                                         ; 0.0 (0.0)                        ; 20.0 (10.0)          ; 25 (3)              ; 25 (7)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf                                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 22.0 (1.0)           ; 22.2 (1.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 22 (2)              ; 18 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 21.0 (0.0)           ; 21.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 21.0 (0.0)           ; 21.2 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 17 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 21.0 (9.3)           ; 21.2 (9.6)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (13)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_queue[3].rsp_queue_skidbuf|                                                              ; 20.0 (1.7)           ; 23.3 (3.6)                       ; 3.3 (1.9)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 19 (2)              ; 28 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf                                                                                                                                                                                                                       ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 18.3 (0.7)           ; 19.8 (0.8)                       ; 1.5 (0.2)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 17 (2)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo                                                                                                                                                                                                   ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 17.6 (0.0)           ; 18.9 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                    ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 17.6 (0.0)           ; 18.9 (0.0)                       ; 1.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                              ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 17.6 (6.1)           ; 18.9 (7.3)                       ; 1.3 (1.1)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 15 (10)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                           ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                     ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                 ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |rsp_ready_valid_merge|                                                                       ; 0.2 (0.2)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_ready_valid_merge                                                                                                                                                                                                                                ; hydra_ready_valid_merge                                                                         ; hydra_rtl_library_100                  ;
;                |rsp_skidbuf|                                                                                 ; 26.0 (2.9)           ; 29.2 (5.5)                       ; 3.2 (2.7)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 24 (1)              ; 49 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf                                                                                                                                                                                                                                          ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 23.1 (1.0)           ; 23.7 (1.2)                       ; 0.6 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 23 (3)              ; 28 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo                                                                                                                                                                                                                      ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 22.1 (0.0)           ; 22.4 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                                       ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 22.1 (0.0)           ; 22.4 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (0)              ; 27 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                                 ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 22.1 (10.4)          ; 22.4 (10.7)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 10.0 (0.0)           ; 20 (14)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                              ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                                        ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 10.0 (10.0)          ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                                    ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |w_skidbuf.cmd_x_skidbuf|                                                                     ; 304.6 (140.7)        ; 380.0 (215.2)                    ; 75.8 (74.8)                                       ; 0.4 (0.4)                        ; 150.0 (0.0)          ; 26 (2)              ; 899 (875)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf                                                                                                                                                                                                                              ; hydra_skid_buffer                                                                               ; hydra_rtl_library_100                  ;
;                   |skid.showahead_fifo|                                                                      ; 163.9 (2.8)          ; 164.8 (2.8)                      ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 150.0 (0.0)          ; 24 (5)              ; 24 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo                                                                                                                                                                                                          ; hydra_showahead_fifo                                                                            ; hydra_rtl_library_100                  ;
;                      |sc.scfifo_impl|                                                                        ; 160.9 (0.0)          ; 162.0 (0.0)                      ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 150.0 (0.0)          ; 19 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl                                                                                                                                                                                           ; hydra_scfifo_impl                                                                               ; hydra_rtl_library_100                  ;
;                         |fast_fifo.scfifo_inst|                                                              ; 160.9 (0.0)          ; 162.0 (0.0)                      ; 1.1 (0.0)                                         ; 0.0 (0.0)                        ; 150.0 (0.0)          ; 19 (0)              ; 23 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst                                                                                                                                                                     ; hydra_scfifo_s                                                                                  ; hydra_rtl_library_100                  ;
;                            |a2|                                                                              ; 160.9 (9.4)          ; 162.0 (10.3)                     ; 1.1 (1.0)                                         ; 0.0 (0.0)                        ; 150.0 (0.0)          ; 19 (13)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2                                                                                                                                                                  ; hydra_scfifo_s_normal                                                                           ; hydra_rtl_library_100                  ;
;                               |adder|                                                                        ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|adder                                                                                                                                                            ; hydra_add_a_b_s0_s1                                                                             ; hydra_rtl_library_100                  ;
;                               |mlab_inst|                                                                    ; 150.0 (150.0)        ; 150.0 (150.0)                    ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 150.0 (150.0)        ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst                                                                                                                                                        ; hydra_generic_mlab_sc                                                                           ; hydra_rtl_library_100                  ;
;                |wr.log_ram|                                                                                  ; 7.8 (7.8)            ; 9.5 (9.5)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 45 (45)                   ; 0 (0)         ; 32768             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram                                                                                                                                                                                                                                           ; hydra_log_ram                                                                                   ; hydra_rtl_library_100                  ;
;                   |ram|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram                                                                                                                                                                                                                                       ; altera_syncram                                                                                  ; altera_work                            ;
;                      |auto_generated|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram|auto_generated                                                                                                                                                                                                                        ; altera_syncram_7c3c                                                                             ; altera_work                            ;
;                         |altera_syncram_impl1|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 2     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram|auto_generated|altera_syncram_impl1                                                                                                                                                                                                   ; altera_syncram_impl_km8u1                                                                       ; altera_work                            ;
;          |global_csr|                                                                                        ; 123.1 (0.0)          ; 160.4 (0.0)                      ; 42.3 (0.0)                                        ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 290 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr                                                                                                                                                                                                                                                                               ; ed_synth_traffic_generator_hydra_global_csr_100_jz3tbky                                         ; hydra_global_csr_100                   ;
;             |global_csr_impl|                                                                                ; 94.3 (0.1)           ; 113.7 (0.5)                      ; 24.4 (0.4)                                        ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 82 (3)              ; 170 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_impl                                                                                                                                                                                                                                                               ; hydra_global_csr_impl                                                                           ; hydra_global_csr_100                   ;
;                |global_csr_registers|                                                                        ; 94.2 (94.2)          ; 113.2 (113.2)                    ; 24.0 (24.0)                                       ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 170 (170)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_impl|global_csr_registers                                                                                                                                                                                                                                          ; hydra_global_csr_registers                                                                      ; hydra_global_csr_100                   ;
;             |global_csr_sync|                                                                                ; 24.4 (11.5)          ; 39.2 (19.2)                      ; 14.8 (7.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 100 (50)                  ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_sync                                                                                                                                                                                                                                                               ; hydra_global_csr_sync                                                                           ; hydra_global_csr_100                   ;
;                |d2d[0].post_in[0].sync|                                                                      ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_sync|d2d[0].post_in[0].sync                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                |d2d[0].wait_in[0].sync|                                                                      ; 2.7 (2.7)            ; 3.0 (3.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_sync|d2d[0].wait_in[0].sync                                                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                |g2d[0].done_sync|                                                                            ; 2.5 (2.5)            ; 5.0 (5.0)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_sync|g2d[0].done_sync                                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                |g2d[0].error_sync|                                                                           ; 2.7 (2.7)            ; 5.0 (5.0)                        ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_sync|g2d[0].error_sync                                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                |g2d[0].run_sync|                                                                             ; 2.5 (2.5)            ; 4.0 (4.0)                        ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|global_csr_sync|g2d[0].run_sync                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;             |reset_tree|                                                                                     ; 4.4 (2.2)            ; 7.6 (4.3)                        ; 3.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 20 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|reset_tree                                                                                                                                                                                                                                                                    ; hydra_local_reset_tree                                                                          ; hydra_rtl_library_100                  ;
;                |sync|                                                                                        ; 2.2 (2.2)            ; 3.2 (3.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr|reset_tree|sync                                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;          |global_csr_axi_bridge|                                                                             ; 46.0 (0.0)           ; 49.6 (0.0)                       ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (0)              ; 145 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr_axi_bridge                                                                                                                                                                                                                                                                    ; ed_synth_traffic_generator_altera_axi_bridge_1992_kxv226q                                       ; altera_axi_bridge_1992                 ;
;             |ar_channel_pipeline|                                                                            ; 9.8 (9.8)            ; 10.5 (10.5)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr_axi_bridge|ar_channel_pipeline                                                                                                                                                                                                                                                ; altera_avalon_st_pipeline_base                                                                  ; altera_axi_bridge_1992                 ;
;             |aw_channel_pipeline|                                                                            ; 9.0 (9.0)            ; 9.5 (9.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr_axi_bridge|aw_channel_pipeline                                                                                                                                                                                                                                                ; altera_avalon_st_pipeline_base                                                                  ; altera_axi_bridge_1992                 ;
;             |b_channel_pipeline|                                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr_axi_bridge|b_channel_pipeline                                                                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                                  ; altera_axi_bridge_1992                 ;
;             |r_channel_pipeline|                                                                             ; 0.2 (0.2)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr_axi_bridge|r_channel_pipeline                                                                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                                  ; altera_axi_bridge_1992                 ;
;             |w_channel_pipeline|                                                                             ; 25.4 (25.4)          ; 27.0 (27.0)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|global_csr_axi_bridge|w_channel_pipeline                                                                                                                                                                                                                                                 ; altera_avalon_st_pipeline_base                                                                  ; altera_axi_bridge_1992                 ;
;          |mm_interconnect_0|                                                                                 ; 64.3 (0.0)           ; 65.6 (0.0)                       ; 10.3 (0.0)                                        ; 9.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 140 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_0                                                                                                                                                                                                                                                                        ; ed_synth_traffic_generator_altera_mm_interconnect_1920_rqcbspq                                  ; altera_mm_interconnect_1920            ;
;             |cmd_mux|                                                                                        ; 20.2 (18.0)          ; 16.2 (13.6)                      ; 0.6 (0.1)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 49 (45)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                ; ed_synth_traffic_generator_altera_merlin_multiplexer_1922_faztmpq                               ; altera_merlin_multiplexer_1922         ;
;                |arb|                                                                                         ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_0|cmd_mux|arb                                                                                                                                                                                                                                                            ; altera_merlin_arbitrator                                                                        ; altera_merlin_multiplexer_1922         ;
;             |global_csr_apb3_agent|                                                                          ; 28.4 (28.4)          ; 27.6 (27.6)                      ; 3.7 (3.7)                                         ; 4.5 (4.5)                        ; 0.0 (0.0)            ; 10 (10)             ; 80 (80)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_0|global_csr_apb3_agent                                                                                                                                                                                                                                                  ; ed_synth_traffic_generator_altera_merlin_apb_slave_agent_1940_4j3b5gq                           ; altera_merlin_apb_slave_agent_1940     ;
;             |global_csr_axi_bridge_m0_agent|                                                                 ; 15.4 (15.4)          ; 21.5 (21.5)                      ; 6.1 (6.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_0|global_csr_axi_bridge_m0_agent                                                                                                                                                                                                                                         ; ed_synth_traffic_generator_altera_merlin_axi_master_ni_19100_y3ctica                            ; altera_merlin_axi_master_ni_19100      ;
;             |rsp_demux|                                                                                      ; 0.2 (0.2)            ; 0.2 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                              ; ed_synth_traffic_generator_altera_merlin_demultiplexer_1921_lpkcrti                             ; altera_merlin_demultiplexer_1921       ;
;          |mm_interconnect_1|                                                                                 ; 343.9 (0.0)          ; 351.6 (0.0)                      ; 10.5 (0.0)                                        ; 2.8 (0.0)                        ; 0.0 (0.0)            ; 656 (0)             ; 628 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1                                                                                                                                                                                                                                                                        ; ed_synth_traffic_generator_altera_mm_interconnect_1920_vtrezla                                  ; altera_mm_interconnect_1920            ;
;             |cmd_demux|                                                                                      ; 6.3 (6.3)            ; 7.0 (7.0)                        ; 1.1 (1.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|cmd_demux                                                                                                                                                                                                                                                              ; ed_synth_traffic_generator_altera_merlin_demultiplexer_1921_yicp2kq                             ; altera_merlin_demultiplexer_1921       ;
;             |driver0_mem_axi4_csr_axi4l_agent|                                                               ; 17.9 (2.9)           ; 18.5 (3.2)                       ; 2.9 (0.2)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 13 (5)              ; 37 (2)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|driver0_mem_axi4_csr_axi4l_agent                                                                                                                                                                                                                                       ; ed_synth_traffic_generator_altera_merlin_axi_slave_ni_19112_5emdibi                             ; altera_merlin_axi_slave_ni_19112       ;
;                |read_rsp_fifo|                                                                               ; 4.8 (0.0)            ; 2.5 (0.0)                        ; 0.0 (0.0)                                         ; 2.3 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|driver0_mem_axi4_csr_axi4l_agent|read_rsp_fifo                                                                                                                                                                                                                         ; ed_synth_traffic_generator_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_19112_3oiloga       ; altera_merlin_axi_slave_ni_19112       ;
;                   |my_altera_avalon_sc_fifo_wr|                                                              ; 4.8 (4.8)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 2.3 (2.3)                        ; 0.0 (0.0)            ; 5 (5)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|driver0_mem_axi4_csr_axi4l_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                             ; ed_synth_traffic_generator_altera_avalon_sc_fifo_1932_onpcouq                                   ; altera_avalon_sc_fifo_1932             ;
;                |write_rsp_fifo|                                                                              ; 9.9 (0.0)            ; 12.8 (0.0)                       ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 33 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|driver0_mem_axi4_csr_axi4l_agent|write_rsp_fifo                                                                                                                                                                                                                        ; ed_synth_traffic_generator_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_19112_3oiloga       ; altera_merlin_axi_slave_ni_19112       ;
;                   |my_altera_avalon_sc_fifo_wr|                                                              ; 9.9 (9.9)            ; 12.8 (12.8)                      ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 33 (33)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|driver0_mem_axi4_csr_axi4l_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                            ; ed_synth_traffic_generator_altera_avalon_sc_fifo_1932_onpcouq                                   ; altera_avalon_sc_fifo_1932             ;
;             |global_csr_axi_bridge_s0_agent|                                                                 ; 288.1 (4.0)          ; 293.3 (4.0)                      ; 5.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 583 (6)             ; 578 (2)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent                                                                                                                                                                                                                                         ; ed_synth_traffic_generator_altera_merlin_axi_slave_ni_19112_ykxseta                             ; altera_merlin_axi_slave_ni_19112       ;
;                |read_rsp_fifo|                                                                               ; 24.2 (0.0)           ; 24.8 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (0)              ; 32 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo                                                                                                                                                                                                                           ; ed_synth_traffic_generator_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_19112_qo57tlq       ; altera_merlin_axi_slave_ni_19112       ;
;                   |my_altera_avalon_sc_fifo_wr|                                                              ; 24.2 (24.2)          ; 24.8 (24.8)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 49 (49)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|read_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                               ; ed_synth_traffic_generator_altera_avalon_sc_fifo_1932_onpcouq                                   ; altera_avalon_sc_fifo_1932             ;
;                |write_rsp_fifo|                                                                              ; 259.6 (0.0)          ; 264.5 (0.0)                      ; 4.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 528 (0)             ; 544 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo                                                                                                                                                                                                                          ; ed_synth_traffic_generator_altera_merlin_axi_slave_ni_altera_avalon_sc_fifo_19112_qo57tlq       ; altera_merlin_axi_slave_ni_19112       ;
;                   |my_altera_avalon_sc_fifo_wr|                                                              ; 259.6 (259.6)        ; 264.5 (264.5)                    ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 528 (528)           ; 544 (544)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|global_csr_axi_bridge_s0_agent|write_rsp_fifo|my_altera_avalon_sc_fifo_wr                                                                                                                                                                                              ; ed_synth_traffic_generator_altera_avalon_sc_fifo_1932_onpcouq                                   ; altera_avalon_sc_fifo_1932             ;
;             |remote_access_jamb_master_agent|                                                                ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|remote_access_jamb_master_agent                                                                                                                                                                                                                                        ; ed_synth_traffic_generator_altera_merlin_master_agent_1930_l64uqry                              ; altera_merlin_master_agent_1930        ;
;             |remote_access_jamb_master_limiter|                                                              ; 9.7 (9.7)            ; 10.1 (10.1)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|remote_access_jamb_master_limiter                                                                                                                                                                                                                                      ; ed_synth_traffic_generator_altera_merlin_traffic_limiter_1921_6hyjguq                           ; altera_merlin_traffic_limiter_1921     ;
;             |router|                                                                                         ; 3.9 (3.9)            ; 5.0 (5.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|router                                                                                                                                                                                                                                                                 ; ed_synth_traffic_generator_altera_merlin_router_1921_lras3ty                                    ; altera_merlin_router_1921              ;
;             |rsp_mux|                                                                                        ; 16.4 (16.4)          ; 16.5 (16.5)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|mm_interconnect_1|rsp_mux                                                                                                                                                                                                                                                                ; ed_synth_traffic_generator_altera_merlin_multiplexer_1922_wrdg73y                               ; altera_merlin_multiplexer_1922         ;
;          |remote_access_jamb|                                                                                ; 477.1 (0.0)          ; 484.0 (0.0)                      ; 51.4 (0.0)                                        ; 44.6 (0.0)                       ; 0.0 (0.0)            ; 610 (0)             ; 474 (0)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb                                                                                                                                                                                                                                                                       ; ed_synth_traffic_generator_altera_jtag_avalon_master_191_unfwqdy                                ; altera_jtag_avalon_master_191          ;
;             |b2p|                                                                                            ; 10.3 (10.3)          ; 9.7 (9.7)                        ; 0.7 (0.7)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|b2p                                                                                                                                                                                                                                                                   ; altera_avalon_st_bytes_to_packets                                                               ; altera_avalon_st_bytes_to_packets_1922 ;
;             |b2p_adapter|                                                                                    ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|b2p_adapter                                                                                                                                                                                                                                                           ; ed_synth_traffic_generator_channel_adapter_1922_rd56ufy                                         ; channel_adapter_1922                   ;
;             |fifo|                                                                                           ; 21.0 (21.0)          ; 23.5 (23.5)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 28 (28)                   ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|fifo                                                                                                                                                                                                                                                                  ; ed_synth_traffic_generator_altera_avalon_sc_fifo_1932_onpcouq                                   ; altera_avalon_sc_fifo_1932             ;
;                |gen_blk9.gen_blk10_else.altera_syncram_component|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component                                                                                                                                                                                                                 ; altera_syncram                                                                                  ; altera_work                            ;
;                   |auto_generated|                                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated                                                                                                                                                                                                  ; altera_syncram_eh5b                                                                             ; altera_work                            ;
;                      |altera_syncram_impl1|                                                                  ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1                                                                                                                                                                             ; altera_syncram_impl_qm6s1                                                                       ; altera_work                            ;
;             |jtag_phy_embedded_in_jtag_master|                                                               ; 247.2 (0.0)          ; 256.0 (0.0)                      ; 31.5 (0.0)                                        ; 22.7 (0.0)                       ; 0.0 (0.0)            ; 307 (0)             ; 271 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master                                                                                                                                                                                                                                      ; altera_avalon_st_jtag_interface                                                                 ; altera_jtag_dc_streaming_191           ;
;                |node|                                                                                        ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|node                                                                                                                                                                                                                                 ; altera_jtag_sld_node                                                                            ; altera_jtag_dc_streaming_191           ;
;                   |sld_virtual_jtag_component|                                                               ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component                                                                                                                                                                                                      ; sld_virtual_jtag_basic                                                                          ; altera_work                            ;
;                      |sld_virtual_jtag_impl_inst|                                                            ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst                                                                                                                                                                           ; sld_virtual_jtag_impl                                                                           ; altera_work                            ;
;                |normal.jtag_dc_streaming|                                                                    ; 246.2 (0.0)          ; 255.0 (0.0)                      ; 31.5 (0.0)                                        ; 22.7 (0.0)                       ; 0.0 (0.0)            ; 304 (0)             ; 271 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                                                                                             ; altera_jtag_dc_streaming                                                                        ; altera_jtag_dc_streaming_191           ;
;                   |jtag_streaming|                                                                           ; 201.2 (186.5)        ; 212.4 (198.8)                    ; 21.3 (18.3)                                       ; 10.1 (6.0)                       ; 0.0 (0.0)            ; 286 (278)           ; 186 (167)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                                                                                              ; altera_jtag_streaming                                                                           ; altera_jtag_dc_streaming_191           ;
;                      |clock_sense_reset_n_synchronizer|                                                      ; 2.0 (2.0)            ; 4.0 (4.0)                        ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer                                                                                                                                                             ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                      |clock_sensor_synchronizer|                                                             ; 1.0 (1.0)            ; 1.5 (1.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor_synchronizer                                                                                                                                                                    ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                      |clock_to_sample_div2_synchronizer|                                                     ; 1.9 (1.9)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_to_sample_div2_synchronizer                                                                                                                                                            ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                      |idle_inserter|                                                                         ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                                                                                                ; altera_avalon_st_idle_inserter                                                                  ; altera_jtag_dc_streaming_191           ;
;                      |idle_remover|                                                                          ; 5.2 (5.2)            ; 2.6 (2.6)                        ; 0.1 (0.1)                                         ; 2.7 (2.7)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                                                                                                 ; altera_avalon_st_idle_remover                                                                   ; altera_jtag_dc_streaming_191           ;
;                      |reset_to_sample_synchronizer|                                                          ; 2.2 (2.2)            ; 1.5 (1.5)                        ; 0.1 (0.1)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|reset_to_sample_synchronizer                                                                                                                                                                 ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                   |sink_crosser|                                                                             ; 27.8 (10.8)          ; 29.0 (11.0)                      ; 7.0 (3.1)                                         ; 5.9 (2.9)                        ; 0.0 (0.0)            ; 17 (5)              ; 55 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                                                                                                ; altera_avalon_st_clock_crosser                                                                  ; altera_jtag_dc_streaming_191           ;
;                      |alt_rst_req_sync_in_rst|                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_in_rst                                                                                                                                                                        ; altera_reset_synchronizer                                                                       ; altera_jtag_dc_streaming_191           ;
;                      |alt_rst_req_sync_out_rst|                                                              ; 1.2 (1.2)            ; 1.5 (1.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|alt_rst_req_sync_out_rst                                                                                                                                                                       ; altera_reset_synchronizer                                                                       ; altera_jtag_dc_streaming_191           ;
;                      |in_to_out_synchronizer|                                                                ; 1.9 (1.9)            ; 1.5 (1.5)                        ; 0.4 (0.4)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                      |out_to_in_synchronizer|                                                                ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 2.1 (2.1)                                         ; 2.1 (2.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_to_in_synchronizer                                                                                                                                                                         ; altera_std_synchronizer_nocut                                                                   ; altera_jtag_dc_streaming_191           ;
;                      |output_stage|                                                                          ; 8.4 (8.4)            ; 9.5 (9.5)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                                                                                                   ; altera_avalon_st_pipeline_base                                                                  ; altera_jtag_dc_streaming_191           ;
;                   |source_crosser|                                                                           ; 13.1 (10.4)          ; 12.1 (8.6)                       ; 3.2 (2.2)                                         ; 4.2 (4.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 27 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                                                                                              ; altera_jtag_src_crosser                                                                         ; altera_jtag_dc_streaming_191           ;
;                      |crosser|                                                                               ; 2.7 (0.7)            ; 3.5 (0.6)                        ; 1.0 (0.0)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                                                                                                      ; altera_jtag_control_signal_crosser                                                              ; altera_jtag_dc_streaming_191           ;
;                         |synchronizer|                                                                       ; 1.9 (1.9)            ; 2.9 (2.9)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser|synchronizer                                                                                                                                                                         ; altera_std_synchronizer                                                                         ; altera_work                            ;
;                   |synchronizer|                                                                             ; 4.1 (4.1)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer                                                                                                                                                                                                ; altera_std_synchronizer                                                                         ; altera_work                            ;
;             |p2b|                                                                                            ; 14.6 (14.6)          ; 14.0 (14.0)                      ; 0.8 (0.8)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 25 (25)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|p2b                                                                                                                                                                                                                                                                   ; altera_avalon_st_packets_to_bytes                                                               ; altera_avalon_st_packets_to_bytes_1922 ;
;             |rst_controller|                                                                                 ; 5.0 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 3.5 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|rst_controller                                                                                                                                                                                                                                                        ; altera_reset_controller                                                                         ; altera_reset_controller_1924           ;
;                |alt_rst_sync_uq1|                                                                            ; 5.0 (5.0)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 3.5 (3.5)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                       ; altera_reset_synchronizer                                                                       ; altera_reset_controller_1924           ;
;             |transacto|                                                                                      ; 178.4 (0.0)          ; 178.7 (0.0)                      ; 15.9 (0.0)                                        ; 15.6 (0.0)                       ; 0.0 (0.0)            ; 232 (0)             ; 145 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|transacto                                                                                                                                                                                                                                                             ; altera_avalon_packets_to_master                                                                 ; altera_avalon_packets_to_master_1922   ;
;                |p2m|                                                                                         ; 178.4 (178.4)        ; 178.7 (178.7)                    ; 15.9 (15.9)                                       ; 15.6 (15.6)                      ; 0.0 (0.0)            ; 232 (232)           ; 145 (145)                 ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|remote_access_jamb|transacto|p2m                                                                                                                                                                                                                                                         ; packets_to_master                                                                               ; altera_avalon_packets_to_master_1922   ;
;          |rst_controller|                                                                                    ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|rst_controller                                                                                                                                                                                                                                                                           ; altera_reset_controller                                                                         ; altera_reset_controller_1924           ;
;             |alt_rst_sync_uq1|                                                                               ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                          ; altera_reset_synchronizer                                                                       ; altera_reset_controller_1924           ;
;          |rst_controller_001|                                                                                ; 1.1 (0.0)            ; 1.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|rst_controller_001                                                                                                                                                                                                                                                                       ; altera_reset_controller                                                                         ; altera_reset_controller_1924           ;
;             |alt_rst_sync_uq1|                                                                               ; 1.1 (1.1)            ; 1.3 (1.3)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 0 (0)  ; traffic_generator|hydra_inst|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                      ; altera_reset_synchronizer                                                                       ; altera_reset_controller_1924           ;
;    |user_pll|                                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (0)  ; user_pll                                                                                                                                                                                                                                                                                                              ; ed_synth_user_pll                                                                               ; ed_synth_user_pll                      ;
;       |altera_iopll_inst|                                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0                        ; 0                                      ; 0                                                 ; 0    ; 1 (1)  ; user_pll|altera_iopll_inst                                                                                                                                                                                                                                                                                            ; ed_synth_user_pll_altera_iopll_2000_q2hxwiy                                                     ; altera_iopll_2000                      ;
+--------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+--------------------------+----------------------------------------+---------------------------------------------------+------+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+----------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                 ;
+-------------------------------------------------------+---------------------------+-------------------------+
; Statistic                                             ; |                         ; auto_fab_0              ;
+-------------------------------------------------------+---------------------------+-------------------------+
; ALMs needed [=A-B+C]                                  ; 19656.1 / 222400 ( 8 % )  ; 76.5 / 222400 ( < 1 % ) ;
;     [A] ALMs used in final placement                  ; 25139.5 / 222400 ( 11 % ) ; 82.0 / 222400 ( < 1 % ) ;
;     [B] Estimate of ALMs recoverable by dense packing ; 5717.7 / 222400 ( 2 % )   ; 5.5 / 222400 ( < 1 % )  ;
;     [C] Estimate of ALMs unavailable                  ; 234.3 / 222400 ( < 1 % )  ; 0.0 / 222400 ( 0 % )    ;
; ALMs used for memory                                  ; 5200.0                    ; 0.0                     ;
; Combinational ALUTs                                   ; 14687                     ; 120                     ;
; Dedicated Logic Registers                             ; 47700 / 889600 ( 5 % )    ; 88 / 889600 ( < 1 % )   ;
; I/O Registers                                         ; 0                         ; 0                       ;
; Block Memory Bits                                     ; 1555648                   ; 0                       ;
; M20Ks                                                 ; 172 / 1611 ( 10 % )       ; 0 / 1611 ( 0 % )        ;
; DSP Blocks needed [=A-B]                              ; 0 / 846 ( 0 % )           ; 0 / 846 ( 0 % )         ;
;     [A] DSP Blocks used in final placement            ; 0 / 846 ( 0 % )           ; 0 / 846 ( 0 % )         ;
;     [B] Estimate of DSPs recoverable by dense merging ; 0 / 846 ( 0 % )           ; 0 / 846 ( 0 % )         ;
; Pins                                                  ; 121                       ; 0                       ;
; IOPLLs                                                ; 2                         ; 0                       ;
;                                                       ;                           ;                         ;
; Region Placement                                      ; -                         ; -                       ;
;                                                       ;                           ;                         ;
; Partition Ports                                       ;                           ;                         ;
;     -- Input Ports                                    ; 50                        ; 13                      ;
;     -- Output Ports                                   ; 12                        ; 54                      ;
;                                                       ;                           ;                         ;
; Connections                                           ;                           ;                         ;
;     -- Input Connections                              ; 13                        ; 625                     ;
;     -- Registered Input Connections                   ; 0                         ; 160                     ;
;     -- Output Connections                             ; 625                       ; 13                      ;
;     -- Registered Output Connections                  ; 456                       ; 0                       ;
;                                                       ;                           ;                         ;
; Internal Connections                                  ;                           ;                         ;
;     -- Total Connections                              ; 363225                    ; 1364                    ;
;     -- Registered Connections                         ; 206412                    ; 558                     ;
;                                                       ;                           ;                         ;
; External Connections                                  ;                           ;                         ;
;     -- |                                              ; 0                         ; 638                     ;
;     -- auto_fab_0                                     ; 638                       ; 0                       ;
+-------------------------------------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                             ;
+--------------------------------------------------------------------+-----------------------+---------+--------------------------+
; Name                                                               ; Location              ; Fan-Out ; Clock Region             ;
+--------------------------------------------------------------------+-----------------------+---------+--------------------------+
; user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK0              ; IOPLL_X178_Y146_N1    ; 62405   ; Sectors (0, 0) to (2, 1) ;
; user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK1              ; IOPLL_X178_Y146_N1    ; 6194    ; Sectors (0, 0) to (2, 1) ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck ; SDMJTAGELA_X0_Y2_N124 ; 534     ; Sectors (0, 0) to (1, 0) ;
+--------------------------------------------------------------------+-----------------------+---------+--------------------------+


-------------------------------
; Global Signal Visualization ;
-------------------------------
This report is unavailable in plain text report export.


+------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                    ;
+---------------------------------------------------+--------------------------------------------------------------------+
; Property                                          ; Value                                                              ;
+---------------------------------------------------+--------------------------------------------------------------------+
; Name                                              ; user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK0              ;
;     -- SDC Name                                   ; user_pll|altera_iopll_inst_outclk0                                 ;
;     -- Source Node                                ; user_pll|altera_iopll_inst|tennm_ph2_iopll                         ;
;     -- Source Type                                ; IOPLL                                                              ;
;     -- Source Location                            ; IOPLL_X178_Y146_N1                                                 ;
;     -- Fan-Out                                    ; 62405                                                              ;
;     -- Promotion Reason                           ; Mandatory                                                          ;
;     -- Clock Region                               ; Sectors (0, 0) to (2, 1)                                           ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                     ;
;     -- Clock Region Size (in Sectors)             ; 3 x 2 (6 total)                                                    ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (185, 98)                                                ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX2 SY1                                                    ;
;     -- Terminating Spine Index                    ; 19                                                                 ;
;     -- Path Length                                ; 3.5 clock sector wire(s) and 0 layer jump(s)                       ;
;         -- Length from Clock Source to Clock Tree ; 2.0 clock sector wire(s) and 0 layer jump(s)                       ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                       ;
;                                                   ;                                                                    ;
; Name                                              ; user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK1              ;
;     -- SDC Name                                   ; user_pll|altera_iopll_inst_outclk1                                 ;
;     -- Source Node                                ; user_pll|altera_iopll_inst|tennm_ph2_iopll                         ;
;     -- Source Type                                ; IOPLL                                                              ;
;     -- Source Location                            ; IOPLL_X178_Y146_N1                                                 ;
;     -- Fan-Out                                    ; 6194                                                               ;
;     -- Promotion Reason                           ; Mandatory                                                          ;
;     -- Clock Region                               ; Sectors (0, 0) to (2, 1)                                           ;
;     -- Clock Partition Ownership for Preservation ; root_partition                                                     ;
;     -- Clock Region Size (in Sectors)             ; 3 x 2 (6 total)                                                    ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (185, 98)                                                ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX2 SY1                                                    ;
;     -- Terminating Spine Index                    ; 24                                                                 ;
;     -- Path Length                                ; 3.5 clock sector wire(s) and 0 layer jump(s)                       ;
;         -- Length from Clock Source to Clock Tree ; 2.0 clock sector wire(s) and 0 layer jump(s)                       ;
;         -- Clock Tree Length                      ; 1.5 clock sector wire(s) and 0 layer jump(s)                       ;
;                                                   ;                                                                    ;
; Name                                              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck ;
;     -- Source Node                                ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom     ;
;     -- Source Type                                ; SDM JTAG ELA block                                                 ;
;     -- Source Location                            ; SDMJTAGELA_X0_Y2_N124                                              ;
;     -- Fan-Out                                    ; 534                                                                ;
;     -- Promotion Reason                           ; Mandatory                                                          ;
;     -- Clock Region                               ; Sectors (0, 0) to (1, 0)                                           ;
;     -- Clock Partition Ownership for Preservation ; root_partition, auto_fab_0                                         ;
;     -- Clock Region Size (in Sectors)             ; 2 x 1 (2 total)                                                    ;
;     -- Clock Region Bounding Box                  ; (0, 5) to (124, 51)                                                ;
;     -- Clock Region Constraint                    ; SX0 SY0 SX1 SY0                                                    ;
;     -- Terminating Spine Index                    ; 6                                                                  ;
;     -- Path Length                                ; 1.5 clock sector wire(s) and 0 layer jump(s)                       ;
;         -- Length from Clock Source to Clock Tree ; 1.5 clock sector wire(s) and 0 layer jump(s)                       ;
;         -- Clock Tree Length                      ; 0.0 clock sector wire(s) and 0 layer jump(s)                       ;
+---------------------------------------------------+--------------------------------------------------------------------+
To visualize how these signals are routed, use the Chip Planner task "Report Clock Details".
To manually specify the size and placement of these signals, use the Assignment Editor to make Clock Region assignments.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; Name                                                                                                                                                ; Fan-Out ; Physical Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|pipe2_valid[0]~ERTMxsyn                         ; 1862    ; 240              ;
; ~GND                                                                                                                                                ; 1849    ; 449              ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|reset_sync|altera_reset_synchronizer_int_chain_out ; 1169    ; 146              ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|log_pipe[0][13]~ERTM0                                                              ; 830     ; 296              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+------------------+-------------------+
; Name                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Logical Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M20K blocks ; MLABs ; MIF                                                                                ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Mixed Port RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Performance Mode ; Fits in MLABs     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+------------------+-------------------+
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ; M20K ; Simple Dual Port ; Single Clock ; 32           ; 266          ; 32           ; 266          ; yes                    ; no                      ; yes                    ; yes                     ; 8512         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 7           ; 0     ; None                                                                               ; M20K_X65_Y11_N0, M20K_X65_Y6_N0, M20K_X65_Y8_N0, M20K_X65_Y10_N0, M20K_X65_Y7_N0, M20K_X65_Y9_N0, M20K_X65_Y5_N0                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; No - Size Too Big ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_wrespfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; no                     ; yes                     ; 288          ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 0           ; 1     ; None                                                                               ; LAB_X84_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 35           ; 32           ; 35           ; yes                    ; no                      ; no                     ; yes                     ; 1120         ; 32                          ; 25                          ; 32                          ; 25                          ; 800                 ; 0           ; 2     ; None                                                                               ; LAB_X121_Y17_N0, LAB_X121_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 35           ; 32           ; 35           ; yes                    ; no                      ; no                     ; yes                     ; 1120         ; 32                          ; 25                          ; 32                          ; 25                          ; 800                 ; 0           ; 2     ; None                                                                               ; LAB_X125_Y19_N0, LAB_X125_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 34           ; 32           ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X119_Y14_N0, LAB_X119_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTDPRAM_INSTANCE ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 3            ; 32           ; 3            ; yes                    ; no                      ; no                     ; no                      ; 96           ; 32                          ; 3                           ; 32                          ; 3                           ; 96                  ; 0           ; 1     ; None                                                                               ; LAB_X123_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[0].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 36           ; 32           ; 36           ; yes                    ; no                      ; no                     ; yes                     ; 1152         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X127_Y21_N0, LAB_X127_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.ar_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 35           ; 32           ; 35           ; yes                    ; no                      ; no                     ; yes                     ; 1120         ; 32                          ; 27                          ; 32                          ; 27                          ; 864                 ; 0           ; 2     ; None                                                                               ; LAB_X127_Y17_N0, LAB_X127_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.aw_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 35           ; 32           ; 35           ; yes                    ; no                      ; no                     ; yes                     ; 1120         ; 32                          ; 27                          ; 32                          ; 27                          ; 864                 ; 0           ; 2     ; None                                                                               ; LAB_X136_Y17_N0, LAB_X138_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.r_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 34           ; 32           ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 32                          ; 1                           ; 32                          ; 1                           ; 32                  ; 0           ; 1     ; None                                                                               ; LAB_X121_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.rdata_slice_selector_fifo|fifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTDPRAM_INSTANCE ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 3            ; 32           ; 3            ; yes                    ; no                      ; no                     ; no                      ; 96           ; 32                          ; 3                           ; 32                          ; 3                           ; 96                  ; 0           ; 1     ; None                                                                               ; LAB_X125_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.arbit_and_interconnect|gen_arbit.arbit|intel_axi4lite_injector_ph2_inst|gen_axi4lite_logic.gen_axi4lite_interface[1].axi4lite_slave_inst|gen_active_slave.w_cc_fifo|fifo|a1|fifo_inst|mlab_inst|lrm                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 36           ; 32           ; 36           ; yes                    ; no                      ; no                     ; yes                     ; 1152         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X134_Y18_N0, LAB_X136_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512          ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                               ; M20K_X116_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|ar_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Dual Clocks  ; 32           ; 77           ; 32           ; 77           ; yes                    ; no                      ; no                     ; yes                     ; 2464         ; 32                          ; 73                          ; 32                          ; 73                          ; 2336                ; 0           ; 4     ; None                                                                               ; LAB_X74_Y39_N0, LAB_X76_Y40_N0, LAB_X76_Y41_N0, LAB_X74_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|aw_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Dual Clocks  ; 32           ; 53           ; 32           ; 53           ; yes                    ; no                      ; no                     ; yes                     ; 1696         ; 32                          ; 48                          ; 32                          ; 48                          ; 1536                ; 0           ; 3     ; None                                                                               ; LAB_X82_Y41_N0, LAB_X84_Y41_N0, LAB_X84_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|r_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                                                    ; MLAB ; Simple Dual Port ; Dual Clocks  ; 32           ; 34           ; 32           ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X74_Y36_N0, LAB_X74_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|csr_bank|w_skidbuf|skid.showahead_fifo|dc.dcfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                                                    ; MLAB ; Simple Dual Port ; Dual Clocks  ; 32           ; 36           ; 32           ; 36           ; yes                    ; no                      ; no                     ; yes                     ; 1152         ; 32                          ; 36                          ; 32                          ; 36                          ; 1152                ; 0           ; 2     ; None                                                                               ; LAB_X88_Y37_N0, LAB_X88_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384        ; 512                         ; 28                          ; 512                         ; 28                          ; 14336               ; 1           ; 0     ; bin/driver0_mem_axi4/hex/Orch_CtrlRam.hex                                          ; M20K_X92_Y34_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                    ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 28           ; 16           ; 28           ; yes                    ; no                      ; no                     ; yes                     ; 448          ; 16                          ; 28                          ; 16                          ; 28                          ; 448                 ; 0           ; 2     ; None                                                                               ; LAB_X90_Y31_N0, LAB_X88_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 56           ; 512          ; 56           ; yes                    ; no                      ; yes                    ; yes                     ; 28672        ; 512                         ; 51                          ; 512                         ; 51                          ; 26112               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/Orch_MainRam.hex                                          ; M20K_X92_Y31_N0, M20K_X92_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                    ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 51           ; 16           ; 51           ; yes                    ; no                      ; no                     ; yes                     ; 816          ; 16                          ; 51                          ; 16                          ; 51                          ; 816                 ; 0           ; 3     ; None                                                                               ; LAB_X82_Y23_N0, LAB_X82_Y26_N0, LAB_X82_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 62           ; 32           ; 62           ; yes                    ; no                      ; no                     ; yes                     ; 1984         ; 32                          ; 55                          ; 32                          ; 55                          ; 1760                ; 0           ; 3     ; None                                                                               ; LAB_X84_Y13_N0, LAB_X88_Y11_N0, LAB_X88_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 62           ; 8            ; 62           ; yes                    ; no                      ; no                     ; yes                     ; 496          ; 8                           ; 55                          ; 8                           ; 55                          ; 440                 ; 0           ; 3     ; None                                                                               ; LAB_X108_Y16_N0, LAB_X108_Y15_N0, LAB_X106_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                             ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 62           ; 32           ; 62           ; yes                    ; no                      ; no                     ; yes                     ; 1984         ; 32                          ; 55                          ; 32                          ; 55                          ; 1760                ; 0           ; 3     ; None                                                                               ; LAB_X104_Y14_N0, LAB_X102_Y13_N0, LAB_X102_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 40           ; 512          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 20480        ; 512                         ; 37                          ; 512                         ; 37                          ; 18944               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/AR_AddrAluRam.hex                                         ; M20K_X116_Y34_N0, M20K_X116_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                        ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X116_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                        ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; None                                                                               ; M20K_X116_Y32_N0, M20K_X116_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 104          ; 16           ; 104          ; yes                    ; no                      ; no                     ; yes                     ; 1664         ; 16                          ; 39                          ; 16                          ; 39                          ; 624                 ; 0           ; 2     ; None                                                                               ; LAB_X114_Y25_N0, LAB_X114_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][26]                                                                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 29           ; 16           ; 29           ; yes                    ; no                      ; no                     ; yes                     ; 464          ; 16                          ; 29                          ; 16                          ; 29                          ; 464                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_36.mif ; LAB_X112_Y29_N0, LAB_X112_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 27           ; 32           ; 27           ; yes                    ; no                      ; no                     ; yes                     ; 864          ; 32                          ; 20                          ; 32                          ; 20                          ; 640                 ; 0           ; 1     ; None                                                                               ; LAB_X108_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384        ; 512                         ; 28                          ; 512                         ; 28                          ; 14336               ; 1           ; 0     ; bin/driver0_mem_axi4/hex/AR_CtrlRam.hex                                            ; M20K_X97_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 28           ; 16           ; 28           ; yes                    ; no                      ; no                     ; yes                     ; 448          ; 16                          ; 28                          ; 16                          ; 28                          ; 448                 ; 0           ; 2     ; None                                                                               ; LAB_X102_Y45_N0, LAB_X100_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 40           ; 512          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 20480        ; 512                         ; 34                          ; 512                         ; 34                          ; 17408               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/AR_MainRam.hex                                            ; M20K_X97_Y39_N0, M20K_X97_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 272          ; 8                           ; 34                          ; 8                           ; 34                          ; 272                 ; 0           ; 2     ; None                                                                               ; LAB_X104_Y39_N0, LAB_X100_Y39_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                              ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 24           ; 512          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 12288        ; 512                         ; 17                          ; 512                         ; 17                          ; 8704                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/AR_IssueRam.hex                                           ; M20K_X97_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                        ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 272          ; 8                           ; 34                          ; 8                           ; 34                          ; 272                 ; 0           ; 2     ; None                                                                               ; LAB_X104_Y40_N0, LAB_X102_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                             ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 144          ; 512          ; 144          ; yes                    ; no                      ; yes                    ; yes                     ; 73728        ; 512                         ; 135                         ; 512                         ; 135                         ; 69120               ; 5           ; 0     ; bin/driver0_mem_axi4/hex/AR_WorkerRam.hex                                          ; M20K_X116_Y38_N0, M20K_X116_Y39_N0, M20K_X116_Y35_N0, M20K_X116_Y37_N0, M20K_X116_Y36_N0                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 151          ; 16           ; 151          ; yes                    ; no                      ; no                     ; yes                     ; 2416         ; 16                          ; 144                         ; 16                          ; 144                         ; 2304                ; 0           ; 8     ; None                                                                               ; LAB_X114_Y36_N0, LAB_X119_Y34_N0, LAB_X119_Y37_N0, LAB_X114_Y35_N0, LAB_X117_Y37_N0, LAB_X117_Y35_N0, LAB_X119_Y36_N0, LAB_X114_Y37_N0                                                                                                                                                                                                                                                                                                                   ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 2560         ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1           ; 0     ; None                                                                               ; M20K_X65_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 2560         ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1           ; 0     ; None                                                                               ; M20K_X65_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                             ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; no                     ; yes                     ; 288          ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X60_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 2560         ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1           ; 0     ; None                                                                               ; M20K_X65_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_8.mif  ; LAB_X61_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X63_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_16.mif ; LAB_X63_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X61_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_22.mif ; LAB_X61_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X58_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.in__data_pipe[0][1]                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_28.mif ; LAB_X60_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[3].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X58_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_queue[4].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X60_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                       ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 1024         ; 16384        ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 524288       ; 512                         ; 32                          ; 2048                        ; 32                          ; 524288              ; 26          ; 0     ; None                                                                               ; M20K_X65_Y38_N0, M20K_X56_Y36_N0, M20K_X56_Y38_N0, M20K_X65_Y36_N0, M20K_X56_Y44_N0, M20K_X65_Y42_N0, M20K_X56_Y45_N0, M20K_X65_Y44_N0, M20K_X56_Y37_N0, M20K_X56_Y32_N0, M20K_X56_Y42_N0, M20K_X65_Y40_N0, M20K_X65_Y35_N0, M20K_X65_Y37_N0, M20K_X65_Y33_N0, M20K_X56_Y35_N0, M20K_X56_Y43_N0, M20K_X65_Y45_N0, M20K_X56_Y40_N0, M20K_X65_Y34_N0, M20K_X56_Y33_N0, M20K_X56_Y34_N0, M20K_X56_Y39_N0, M20K_X56_Y46_N0, M20K_X56_Y41_N0, M20K_X65_Y39_N0 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                          ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 68           ; 128          ; 68           ; yes                    ; no                      ; yes                    ; yes                     ; 8704         ; 128                         ; 55                          ; 128                         ; 55                          ; 7040                ; 3           ; 0     ; None                                                                               ; M20K_X65_Y48_N0, M20K_X65_Y47_N0, M20K_X65_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 77           ; 16           ; 77           ; yes                    ; no                      ; no                     ; yes                     ; 1232         ; 16                          ; 55                          ; 16                          ; 55                          ; 880                 ; 0           ; 3     ; None                                                                               ; LAB_X61_Y47_N0, LAB_X63_Y46_N0, LAB_X60_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 9            ; 16           ; 9            ; yes                    ; no                      ; no                     ; yes                     ; 144          ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 0           ; 1     ; None                                                                               ; LAB_X63_Y49_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.in__data_pipe[0][2]                                                                                                                                                                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 64           ; 16           ; 64           ; yes                    ; no                      ; no                     ; yes                     ; 1024         ; 16                          ; 64                          ; 16                          ; 64                          ; 1024                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_39.mif ; LAB_X72_Y51_N0, LAB_X72_Y50_N0, LAB_X72_Y49_N0, LAB_X72_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_ax_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 68           ; 32           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 2176         ; 32                          ; 55                          ; 32                          ; 55                          ; 1760                ; 0           ; 3     ; None                                                                               ; LAB_X70_Y48_N0, LAB_X70_Y49_N0, LAB_X68_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.rsp_x_stream_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                           ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 329          ; 32           ; 329          ; yes                    ; no                      ; no                     ; yes                     ; 10528        ; 32                          ; 328                         ; 32                          ; 328                         ; 10496               ; 0           ; 17    ; None                                                                               ; LAB_X51_Y46_N0, LAB_X47_Y46_N0, LAB_X47_Y47_N0, LAB_X47_Y44_N0, LAB_X45_Y45_N0, LAB_X51_Y47_N0, LAB_X49_Y45_N0, LAB_X45_Y46_N0, LAB_X49_Y44_N0, LAB_X45_Y42_N0, LAB_X43_Y42_N0, LAB_X43_Y44_N0, LAB_X49_Y47_N0, LAB_X43_Y46_N0, LAB_X43_Y43_N0, LAB_X45_Y44_N0, LAB_X49_Y48_N0                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 69           ; 8            ; 69           ; yes                    ; no                      ; no                     ; yes                     ; 552          ; 8                           ; 55                          ; 8                           ; 55                          ; 440                 ; 0           ; 3     ; None                                                                               ; LAB_X76_Y51_N0, LAB_X76_Y52_N0, LAB_X76_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                             ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 69           ; 32           ; 69           ; yes                    ; no                      ; no                     ; yes                     ; 2208         ; 32                          ; 55                          ; 32                          ; 55                          ; 1760                ; 0           ; 3     ; None                                                                               ; LAB_X74_Y52_N0, LAB_X74_Y50_N0, LAB_X74_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 40           ; 512          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 20480        ; 512                         ; 37                          ; 512                         ; 37                          ; 18944               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/R_AddrAluRam.hex                                          ; M20K_X92_Y53_N0, M20K_X92_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                        ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                        ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; None                                                                               ; M20K_X92_Y55_N0, M20K_X92_Y54_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 104          ; 16           ; 104          ; yes                    ; no                      ; no                     ; yes                     ; 1664         ; 16                          ; 39                          ; 16                          ; 39                          ; 624                 ; 0           ; 2     ; None                                                                               ; LAB_X82_Y54_N0, LAB_X82_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 29           ; 16           ; 29           ; yes                    ; no                      ; no                     ; yes                     ; 464          ; 16                          ; 29                          ; 16                          ; 29                          ; 464                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_40.mif ; LAB_X80_Y56_N0, LAB_X80_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 34           ; 32           ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 32                          ; 20                          ; 32                          ; 20                          ; 640                 ; 0           ; 1     ; None                                                                               ; LAB_X78_Y55_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 49           ; 32           ; 49           ; yes                    ; no                      ; no                     ; yes                     ; 1568         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X70_Y51_N0, LAB_X70_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 200          ; 32           ; 200          ; yes                    ; no                      ; no                     ; yes                     ; 6400         ; 32                          ; 189                         ; 32                          ; 189                         ; 6048                ; 0           ; 10    ; None                                                                               ; LAB_X76_Y60_N0, LAB_X78_Y60_N0, LAB_X80_Y64_N0, LAB_X80_Y65_N0, LAB_X78_Y64_N0, LAB_X78_Y65_N0, LAB_X78_Y61_N0, LAB_X80_Y61_N0, LAB_X76_Y64_N0, LAB_X76_Y63_N0                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_gen_skidbuf.dm_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 92           ; 32           ; 92           ; yes                    ; no                      ; no                     ; yes                     ; 2944         ; 32                          ; 92                          ; 32                          ; 92                          ; 2944                ; 0           ; 5     ; None                                                                               ; LAB_X72_Y60_N0, LAB_X72_Y62_N0, LAB_X70_Y63_N0, LAB_X70_Y64_N0, LAB_X70_Y62_N0                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 512                         ; 6                           ; 512                         ; 6                           ; 3072                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/R_DmAluRam.hex                                            ; M20K_X65_Y57_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X65_Y59_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 8192         ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 4           ; 0     ; None                                                                               ; M20K_X65_Y61_N0, M20K_X65_Y60_N0, M20K_X65_Y63_N0, M20K_X65_Y62_N0                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 200          ; 16           ; 200          ; yes                    ; no                      ; no                     ; yes                     ; 3200         ; 16                          ; 40                          ; 16                          ; 40                          ; 640                 ; 0           ; 2     ; None                                                                               ; LAB_X60_Y57_N0, LAB_X60_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_gen_skidbuf.dq_gen_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 92           ; 32           ; 92           ; yes                    ; no                      ; no                     ; yes                     ; 2944         ; 32                          ; 92                          ; 32                          ; 92                          ; 2944                ; 0           ; 5     ; None                                                                               ; LAB_X68_Y55_N0, LAB_X70_Y57_N0, LAB_X68_Y57_N0, LAB_X68_Y56_N0, LAB_X70_Y56_N0                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 512                         ; 6                           ; 512                         ; 6                           ; 3072                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/R_DqAluRam.hex                                            ; M20K_X65_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X65_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 8192         ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 4           ; 0     ; None                                                                               ; M20K_X56_Y54_N0, M20K_X56_Y53_N0, M20K_X56_Y55_N0, M20K_X56_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 200          ; 16           ; 200          ; yes                    ; no                      ; no                     ; yes                     ; 3200         ; 16                          ; 71                          ; 16                          ; 71                          ; 1136                ; 0           ; 4     ; None                                                                               ; LAB_X53_Y55_N0, LAB_X53_Y54_N0, LAB_X55_Y54_N0, LAB_X55_Y55_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X53_Y59_N0, LAB_X53_Y58_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb_skidbuf2.narrow_xstrb_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                             ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X49_Y56_N0, LAB_X51_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                      ; M20K ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192         ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1           ; 0     ; qdb/_compiler/ed_synth/root_partition/24.3.1/partitioned/1/mifs/ed_synth1.rtl.mif  ; M20K_X56_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; No - Size Too Big ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                          ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 512          ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0           ; 2     ; None                                                                               ; LAB_X55_Y60_N0, LAB_X58_Y60_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 49           ; 128          ; 49           ; yes                    ; no                      ; yes                    ; yes                     ; 6272         ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; None                                                                               ; M20K_X56_Y51_N0, M20K_X56_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 58           ; 16           ; 58           ; yes                    ; no                      ; no                     ; yes                     ; 928          ; 16                          ; 34                          ; 16                          ; 34                          ; 544                 ; 0           ; 2     ; None                                                                               ; LAB_X53_Y52_N0, LAB_X51_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.in__data_pipe[0][1]                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 17           ; 16           ; 17           ; yes                    ; no                      ; no                     ; yes                     ; 272          ; 16                          ; 17                          ; 16                          ; 17                          ; 272                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_29.mif ; LAB_X72_Y55_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_ctrl_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; no                     ; yes                     ; 288          ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 0           ; 1     ; None                                                                               ; LAB_X68_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                              ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 330          ; 16           ; 330          ; yes                    ; no                      ; no                     ; yes                     ; 5280         ; 16                          ; 329                         ; 16                          ; 329                         ; 5264                ; 0           ; 17    ; None                                                                               ; LAB_X53_Y51_N0, LAB_X49_Y55_N0, LAB_X47_Y54_N0, LAB_X47_Y55_N0, LAB_X47_Y52_N0, LAB_X53_Y53_N0, LAB_X51_Y53_N0, LAB_X45_Y52_N0, LAB_X49_Y53_N0, LAB_X45_Y53_N0, LAB_X43_Y54_N0, LAB_X43_Y50_N0, LAB_X49_Y50_N0, LAB_X41_Y52_N0, LAB_X41_Y51_N0, LAB_X43_Y52_N0, LAB_X47_Y51_N0                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 3            ; 32           ; 3            ; yes                    ; no                      ; no                     ; yes                     ; 96           ; 32                          ; 3                           ; 32                          ; 3                           ; 96                  ; 0           ; 1     ; None                                                                               ; LAB_X63_Y51_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.xstatic_skidbuf2.xstatic_skidbuf2|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 3            ; 32           ; 3            ; yes                    ; no                      ; no                     ; yes                     ; 96           ; 32                          ; 3                           ; 32                          ; 3                           ; 96                  ; 0           ; 1     ; None                                                                               ; LAB_X60_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|addr_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                               ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 8            ; 128          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 1024         ; 128                         ; 8                           ; 128                         ; 8                           ; 1024                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y64_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 338          ; 16           ; 338          ; yes                    ; no                      ; no                     ; yes                     ; 5408         ; 16                          ; 325                         ; 16                          ; 325                         ; 5200                ; 0           ; 17    ; None                                                                               ; LAB_X84_Y61_N0, LAB_X88_Y62_N0, LAB_X84_Y60_N0, LAB_X98_Y57_N0, LAB_X98_Y58_N0, LAB_X88_Y61_N0, LAB_X82_Y63_N0, LAB_X84_Y65_N0, LAB_X84_Y66_N0, LAB_X88_Y66_N0, LAB_X82_Y66_N0, LAB_X82_Y61_N0, LAB_X82_Y62_N0, LAB_X82_Y64_N0, LAB_X84_Y59_N0, LAB_X88_Y58_N0, LAB_X82_Y59_N0                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 3072         ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 2           ; 0     ; None                                                                               ; M20K_X97_Y41_N0, M20K_X92_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 1            ; 128          ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 128          ; 128                         ; 1                           ; 128                         ; 1                           ; 128                 ; 1           ; 0     ; None                                                                               ; M20K_X97_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                          ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 24           ; 512          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 12288        ; 512                         ; 9                           ; 512                         ; 9                           ; 4608                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/R_CtrlRam.hex                                             ; M20K_X92_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                     ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 104          ; 512          ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 53248        ; 512                         ; 102                         ; 512                         ; 102                         ; 52224               ; 4           ; 0     ; bin/driver0_mem_axi4/hex/R_CtrlIterRam.hex                                         ; M20K_X92_Y41_N0, M20K_X92_Y39_N0, M20K_X92_Y40_N0, M20K_X92_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 26           ; 32           ; 26           ; yes                    ; no                      ; no                     ; yes                     ; 832          ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 0           ; 1     ; None                                                                               ; LAB_X95_Y49_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                     ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 3072         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/R_HeadRam.hex                                             ; M20K_X92_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 26           ; 8            ; 26           ; yes                    ; no                      ; no                     ; yes                     ; 208          ; 8                           ; 17                          ; 8                           ; 17                          ; 136                 ; 0           ; 1     ; None                                                                               ; LAB_X88_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                          ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 33           ; 128          ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 4224         ; 128                         ; 33                          ; 128                         ; 33                          ; 4224                ; 2           ; 0     ; None                                                                               ; M20K_X65_Y30_N0, M20K_X65_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X97_Y54_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 3072         ; 128                         ; 24                          ; 128                         ; 24                          ; 3072                ; 2           ; 0     ; None                                                                               ; M20K_X97_Y55_N0, M20K_X97_Y52_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 1            ; 128          ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 128          ; 128                         ; 1                           ; 128                         ; 1                           ; 128                 ; 1           ; 0     ; None                                                                               ; M20K_X97_Y56_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                        ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 320          ; 512          ; 320          ; yes                    ; no                      ; yes                    ; yes                     ; 163840       ; 512                         ; 318                         ; 512                         ; 318                         ; 162816              ; 10          ; 0     ; bin/driver0_mem_axi4/hex/R_WorkerRam.hex                                           ; M20K_X97_Y60_N0, M20K_X97_Y58_N0, M20K_X97_Y61_N0, M20K_X97_Y59_N0, M20K_X92_Y58_N0, M20K_X92_Y60_N0, M20K_X92_Y59_N0, M20K_X92_Y61_N0, M20K_X97_Y62_N0, M20K_X92_Y62_N0                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                   ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 104          ; 512          ; 104          ; yes                    ; no                      ; yes                    ; yes                     ; 53248        ; 512                         ; 102                         ; 512                         ; 102                         ; 52224               ; 4           ; 0     ; bin/driver0_mem_axi4/hex/R_WorkerIterRam.hex                                       ; M20K_X97_Y51_N0, M20K_X97_Y50_N0, M20K_X97_Y49_N0, M20K_X97_Y53_N0                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                              ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 328          ; 32           ; 328          ; yes                    ; no                      ; no                     ; yes                     ; 10496        ; 32                          ; 326                         ; 32                          ; 326                         ; 10432               ; 0           ; 17    ; None                                                                               ; LAB_X95_Y61_N0, LAB_X95_Y62_N0, LAB_X95_Y60_N0, LAB_X100_Y60_N0, LAB_X98_Y59_N0, LAB_X90_Y61_N0, LAB_X90_Y62_N0, LAB_X90_Y65_N0, LAB_X95_Y65_N0, LAB_X93_Y63_N0, LAB_X93_Y65_N0, LAB_X88_Y60_N0, LAB_X90_Y60_N0, LAB_X88_Y63_N0, LAB_X95_Y59_N0, LAB_X93_Y59_N0, LAB_X93_Y60_N0                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][114]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_3.mif  ; LAB_X51_Y9_N0, LAB_X53_Y9_N0, LAB_X53_Y8_N0, LAB_X51_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                               ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][118]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 88           ; 16           ; 88           ; yes                    ; no                      ; no                     ; yes                     ; 1408         ; 16                          ; 88                          ; 16                          ; 88                          ; 1408                ; 0           ; 5     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_5.mif  ; LAB_X53_Y12_N0, LAB_X53_Y11_N0, LAB_X53_Y10_N0, LAB_X55_Y11_N0, LAB_X55_Y12_N0                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][153]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 34           ; 16           ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 544          ; 16                          ; 34                          ; 16                          ; 34                          ; 544                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_1.mif  ; LAB_X53_Y13_N0, LAB_X55_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__data_pipe[0][55]                                                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 48           ; 16           ; 48           ; yes                    ; no                      ; no                     ; yes                     ; 768          ; 16                          ; 48                          ; 16                          ; 48                          ; 768                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_2.mif  ; LAB_X58_Y12_N0, LAB_X58_Y14_N0, LAB_X58_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 69           ; 16           ; 69           ; yes                    ; no                      ; no                     ; yes                     ; 1104         ; 16                          ; 69                          ; 16                          ; 69                          ; 1104                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_4.mif  ; LAB_X61_Y15_N0, LAB_X60_Y15_N0, LAB_X60_Y14_N0, LAB_X61_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 266          ; 32           ; 266          ; yes                    ; no                      ; no                     ; yes                     ; 8512         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 0           ; 14    ; None                                                                               ; LAB_X58_Y16_N0, LAB_X51_Y13_N0, LAB_X58_Y15_N0, LAB_X49_Y11_N0, LAB_X49_Y14_N0, LAB_X47_Y11_N0, LAB_X58_Y17_N0, LAB_X55_Y14_N0, LAB_X55_Y16_N0, LAB_X47_Y12_N0, LAB_X51_Y14_N0, LAB_X49_Y12_N0, LAB_X51_Y15_N0, LAB_X53_Y15_N0                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][118]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 88           ; 16           ; 88           ; yes                    ; no                      ; no                     ; yes                     ; 1408         ; 16                          ; 88                          ; 16                          ; 88                          ; 1408                ; 0           ; 5     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_9.mif  ; LAB_X43_Y14_N0, LAB_X43_Y13_N0, LAB_X45_Y12_N0, LAB_X45_Y13_N0, LAB_X45_Y14_N0                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][264]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 48           ; 16           ; 48           ; yes                    ; no                      ; no                     ; yes                     ; 768          ; 16                          ; 48                          ; 16                          ; 48                          ; 768                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_12.mif ; LAB_X58_Y19_N0, LAB_X58_Y20_N0, LAB_X58_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][70]                                                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 48           ; 16           ; 48           ; yes                    ; no                      ; no                     ; yes                     ; 768          ; 16                          ; 48                          ; 16                          ; 48                          ; 768                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_10.mif ; LAB_X47_Y16_N0, LAB_X47_Y15_N0, LAB_X47_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__data_pipe[0][95]                                                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 54           ; 16           ; 54           ; yes                    ; no                      ; no                     ; yes                     ; 864          ; 16                          ; 54                          ; 16                          ; 54                          ; 864                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_13.mif ; LAB_X49_Y17_N0, LAB_X49_Y15_N0, LAB_X49_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 69           ; 16           ; 69           ; yes                    ; no                      ; no                     ; yes                     ; 1104         ; 16                          ; 69                          ; 16                          ; 69                          ; 1104                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_11.mif ; LAB_X55_Y17_N0, LAB_X55_Y18_N0, LAB_X53_Y18_N0, LAB_X53_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 266          ; 32           ; 266          ; yes                    ; no                      ; no                     ; yes                     ; 8512         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 0           ; 14    ; None                                                                               ; LAB_X55_Y20_N0, LAB_X41_Y15_N0, LAB_X53_Y19_N0, LAB_X41_Y16_N0, LAB_X45_Y18_N0, LAB_X43_Y15_N0, LAB_X55_Y21_N0, LAB_X51_Y19_N0, LAB_X51_Y18_N0, LAB_X43_Y16_N0, LAB_X47_Y18_N0, LAB_X47_Y19_N0, LAB_X47_Y20_N0, LAB_X45_Y17_N0                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][114]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_20.mif ; LAB_X39_Y18_N0, LAB_X39_Y17_N0, LAB_X41_Y17_N0, LAB_X41_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][118]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 48           ; 16           ; 48           ; yes                    ; no                      ; no                     ; yes                     ; 768          ; 16                          ; 48                          ; 16                          ; 48                          ; 768                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_19.mif ; LAB_X39_Y20_N0, LAB_X39_Y19_N0, LAB_X41_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][247]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 94           ; 16           ; 94           ; yes                    ; no                      ; no                     ; yes                     ; 1504         ; 16                          ; 94                          ; 16                          ; 94                          ; 1504                ; 0           ; 5     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_17.mif ; LAB_X45_Y20_N0, LAB_X45_Y22_N0, LAB_X43_Y21_N0, LAB_X43_Y20_N0, LAB_X45_Y21_N0                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][264]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 28           ; 16           ; 28           ; yes                    ; no                      ; no                     ; yes                     ; 448          ; 16                          ; 28                          ; 16                          ; 28                          ; 448                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_18.mif ; LAB_X51_Y20_N0, LAB_X53_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 69           ; 16           ; 69           ; yes                    ; no                      ; no                     ; yes                     ; 1104         ; 16                          ; 69                          ; 16                          ; 69                          ; 1104                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_21.mif ; LAB_X53_Y22_N0, LAB_X53_Y23_N0, LAB_X51_Y23_N0, LAB_X51_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 266          ; 32           ; 266          ; yes                    ; no                      ; no                     ; yes                     ; 8512         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 0           ; 14    ; None                                                                               ; LAB_X49_Y22_N0, LAB_X37_Y22_N0, LAB_X51_Y24_N0, LAB_X37_Y21_N0, LAB_X37_Y23_N0, LAB_X39_Y22_N0, LAB_X49_Y24_N0, LAB_X49_Y23_N0, LAB_X45_Y24_N0, LAB_X41_Y21_N0, LAB_X41_Y23_N0, LAB_X43_Y23_N0, LAB_X43_Y24_N0, LAB_X47_Y23_N0                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][118]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_26.mif ; LAB_X37_Y24_N0, LAB_X33_Y22_N0, LAB_X33_Y24_N0, LAB_X33_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][247]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 74           ; 16           ; 74           ; yes                    ; no                      ; no                     ; yes                     ; 1184         ; 16                          ; 74                          ; 16                          ; 74                          ; 1184                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_23.mif ; LAB_X45_Y25_N0, LAB_X45_Y26_N0, LAB_X43_Y26_N0, LAB_X43_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][253]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_25.mif ; LAB_X37_Y25_N0, LAB_X39_Y25_N0, LAB_X39_Y24_N0, LAB_X41_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__data_pipe[0][60]                                                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_24.mif ; LAB_X49_Y27_N0, LAB_X49_Y28_N0, LAB_X49_Y26_N0, LAB_X49_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 29           ; 16           ; 29           ; yes                    ; no                      ; no                     ; yes                     ; 464          ; 16                          ; 29                          ; 16                          ; 29                          ; 464                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_27.mif ; LAB_X47_Y25_N0, LAB_X47_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 266          ; 32           ; 266          ; yes                    ; no                      ; no                     ; yes                     ; 8512         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 0           ; 14    ; None                                                                               ; LAB_X47_Y26_N0, LAB_X33_Y29_N0, LAB_X43_Y28_N0, LAB_X33_Y28_N0, LAB_X33_Y27_N0, LAB_X37_Y28_N0, LAB_X47_Y28_N0, LAB_X43_Y29_N0, LAB_X45_Y28_N0, LAB_X39_Y28_N0, LAB_X39_Y26_N0, LAB_X43_Y27_N0, LAB_X41_Y27_N0, LAB_X41_Y28_N0                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][118]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_34.mif ; LAB_X33_Y34_N0, LAB_X33_Y32_N0, LAB_X33_Y33_N0, LAB_X33_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][247]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 69           ; 16           ; 69           ; yes                    ; no                      ; no                     ; yes                     ; 1104         ; 16                          ; 69                          ; 16                          ; 69                          ; 1104                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_33.mif ; LAB_X45_Y30_N0, LAB_X45_Y31_N0, LAB_X43_Y30_N0, LAB_X43_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][253]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 68           ; 16           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 1088         ; 16                          ; 68                          ; 16                          ; 68                          ; 1088                ; 0           ; 4     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_32.mif ; LAB_X37_Y32_N0, LAB_X39_Y30_N0, LAB_X39_Y31_N0, LAB_X39_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][264]                                                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 48           ; 16           ; 48           ; yes                    ; no                      ; no                     ; yes                     ; 768          ; 16                          ; 48                          ; 16                          ; 48                          ; 768                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_31.mif ; LAB_X47_Y29_N0, LAB_X47_Y30_N0, LAB_X49_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.in__data_pipe[0][60]                                                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 54           ; 16           ; 54           ; yes                    ; no                      ; no                     ; yes                     ; 864          ; 16                          ; 54                          ; 16                          ; 54                          ; 864                 ; 0           ; 3     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_30.mif ; LAB_X41_Y32_N0, LAB_X41_Y30_N0, LAB_X41_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[4].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 266          ; 32           ; 266          ; yes                    ; no                      ; no                     ; yes                     ; 8512         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 0           ; 14    ; None                                                                               ; LAB_X47_Y32_N0, LAB_X37_Y34_N0, LAB_X43_Y34_N0, LAB_X37_Y36_N0, LAB_X37_Y35_N0, LAB_X39_Y35_N0, LAB_X47_Y33_N0, LAB_X41_Y34_N0, LAB_X45_Y34_N0, LAB_X39_Y34_N0, LAB_X41_Y33_N0, LAB_X45_Y32_N0, LAB_X43_Y33_N0, LAB_X41_Y36_N0                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_queue[5].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 266          ; 8            ; 266          ; yes                    ; no                      ; no                     ; yes                     ; 2128         ; 8                           ; 266                         ; 8                           ; 266                         ; 2128                ; 0           ; 14    ; None                                                                               ; LAB_X49_Y35_N0, LAB_X43_Y39_N0, LAB_X45_Y36_N0, LAB_X45_Y39_N0, LAB_X41_Y39_N0, LAB_X43_Y38_N0, LAB_X49_Y34_N0, LAB_X43_Y35_N0, LAB_X47_Y35_N0, LAB_X45_Y37_N0, LAB_X43_Y36_N0, LAB_X47_Y34_N0, LAB_X47_Y36_N0, LAB_X43_Y37_N0                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                   ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 268          ; 32           ; 268          ; yes                    ; no                      ; no                     ; yes                     ; 8576         ; 32                          ; 266                         ; 32                          ; 266                         ; 8512                ; 0           ; 14    ; None                                                                               ; LAB_X63_Y13_N0, LAB_X61_Y10_N0, LAB_X63_Y11_N0, LAB_X60_Y8_N0, LAB_X61_Y9_N0, LAB_X63_Y8_N0, LAB_X63_Y12_N0, LAB_X61_Y11_N0, LAB_X61_Y12_N0, LAB_X61_Y8_N0, LAB_X58_Y10_N0, LAB_X58_Y11_N0, LAB_X60_Y11_N0, LAB_X60_Y12_N0                                                                                                                                                                                                                               ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 62           ; 32           ; 62           ; yes                    ; no                      ; no                     ; yes                     ; 1984         ; 32                          ; 55                          ; 32                          ; 55                          ; 1760                ; 0           ; 3     ; None                                                                               ; LAB_X82_Y8_N0, LAB_X82_Y7_N0, LAB_X82_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                              ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 62           ; 8            ; 62           ; yes                    ; no                      ; no                     ; yes                     ; 496          ; 8                           ; 55                          ; 8                           ; 55                          ; 440                 ; 0           ; 3     ; None                                                                               ; LAB_X90_Y12_N0, LAB_X93_Y11_N0, LAB_X93_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                            ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 62           ; 32           ; 62           ; yes                    ; no                      ; no                     ; yes                     ; 1984         ; 32                          ; 55                          ; 32                          ; 55                          ; 1760                ; 0           ; 3     ; None                                                                               ; LAB_X88_Y8_N0, LAB_X84_Y8_N0, LAB_X84_Y10_N0                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 40           ; 512          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 20480        ; 512                         ; 37                          ; 512                         ; 37                          ; 18944               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/AW_W_AddrAluRam.hex                                       ; M20K_X97_Y23_N0, M20K_X97_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                       ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X97_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                       ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; None                                                                               ; M20K_X97_Y21_N0, M20K_X97_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 104          ; 16           ; 104          ; yes                    ; no                      ; no                     ; yes                     ; 1664         ; 16                          ; 39                          ; 16                          ; 39                          ; 624                 ; 0           ; 2     ; None                                                                               ; LAB_X102_Y16_N0, LAB_X102_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][13]                                                                                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 29           ; 16           ; 29           ; yes                    ; no                      ; no                     ; yes                     ; 464          ; 16                          ; 29                          ; 16                          ; 29                          ; 464                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_37.mif ; LAB_X98_Y15_N0, LAB_X100_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 27           ; 32           ; 27           ; yes                    ; no                      ; no                     ; yes                     ; 864          ; 32                          ; 20                          ; 32                          ; 20                          ; 640                 ; 0           ; 1     ; None                                                                               ; LAB_X98_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.addr_tap_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 49           ; 32           ; 49           ; yes                    ; no                      ; no                     ; yes                     ; 1568         ; 32                          ; 41                          ; 32                          ; 41                          ; 1312                ; 0           ; 3     ; None                                                                               ; LAB_X82_Y11_N0, LAB_X82_Y12_N0, LAB_X84_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.data_start_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                    ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 200          ; 32           ; 200          ; yes                    ; no                      ; no                     ; yes                     ; 6400         ; 32                          ; 190                         ; 32                          ; 190                         ; 6080                ; 0           ; 10    ; None                                                                               ; LAB_X95_Y21_N0, LAB_X90_Y23_N0, LAB_X88_Y22_N0, LAB_X88_Y23_N0, LAB_X95_Y23_N0, LAB_X93_Y21_N0, LAB_X84_Y22_N0, LAB_X88_Y21_N0, LAB_X100_Y21_N0, LAB_X100_Y22_N0                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                               ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 512                         ; 6                           ; 512                         ; 6                           ; 3072                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/AW_W_DmAluRam.hex                                         ; M20K_X92_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 8192         ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 4           ; 0     ; None                                                                               ; M20K_X92_Y13_N0, M20K_X97_Y15_N0, M20K_X97_Y16_N0, M20K_X97_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                         ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 200          ; 16           ; 200          ; yes                    ; no                      ; no                     ; yes                     ; 3200         ; 16                          ; 40                          ; 16                          ; 40                          ; 640                 ; 0           ; 2     ; None                                                                               ; LAB_X82_Y15_N0, LAB_X84_Y15_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                               ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 512                         ; 6                           ; 512                         ; 6                           ; 3072                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/AW_W_DqAluRam.hex                                         ; M20K_X92_Y22_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 8192         ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 4           ; 0     ; None                                                                               ; M20K_X92_Y14_N0, M20K_X92_Y15_N0, M20K_X92_Y17_N0, M20K_X92_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                         ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 200          ; 16           ; 200          ; yes                    ; no                      ; no                     ; yes                     ; 3200         ; 16                          ; 71                          ; 16                          ; 71                          ; 1136                ; 0           ; 4     ; None                                                                               ; LAB_X78_Y13_N0, LAB_X80_Y14_N0, LAB_X80_Y13_N0, LAB_X78_Y14_N0                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                 ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 1024         ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 0           ; 2     ; None                                                                               ; LAB_X74_Y17_N0, LAB_X76_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                     ; M20K ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 8192         ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1           ; 0     ; qdb/_compiler/ed_synth/root_partition/24.3.1/partitioned/1/mifs/ed_synth0.rtl.mif  ; M20K_X92_Y20_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; No - Size Too Big ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                         ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; no                     ; yes                     ; 512          ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 0           ; 2     ; None                                                                               ; LAB_X82_Y20_N0, LAB_X82_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                             ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 330          ; 16           ; 330          ; yes                    ; no                      ; no                     ; yes                     ; 5280         ; 16                          ; 322                         ; 16                          ; 322                         ; 5152                ; 0           ; 17    ; None                                                                               ; LAB_X70_Y11_N0, LAB_X70_Y8_N0, LAB_X70_Y12_N0, LAB_X70_Y13_N0, LAB_X72_Y8_N0, LAB_X74_Y8_N0, LAB_X74_Y14_N0, LAB_X74_Y15_N0, LAB_X76_Y15_N0, LAB_X76_Y12_N0, LAB_X78_Y9_N0, LAB_X78_Y8_N0, LAB_X78_Y10_N0, LAB_X72_Y11_N0, LAB_X70_Y9_N0, LAB_X72_Y9_N0, LAB_X72_Y14_N0                                                                                                                                                                                  ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.in__data_pipe[0][1]                                                                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 12           ; 16           ; 12           ; yes                    ; no                      ; no                     ; yes                     ; 192          ; 16                          ; 12                          ; 16                          ; 12                          ; 192                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_35.mif ; LAB_X84_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.xstatic_skidbuf1|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 3            ; 32           ; 3            ; yes                    ; no                      ; no                     ; yes                     ; 96           ; 32                          ; 3                           ; 32                          ; 3                           ; 96                  ; 0           ; 1     ; None                                                                               ; LAB_X78_Y16_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 16384        ; 512                         ; 28                          ; 512                         ; 28                          ; 14336               ; 1           ; 0     ; bin/driver0_mem_axi4/hex/AW_W_CtrlRam.hex                                          ; M20K_X97_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                         ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 28           ; 16           ; 28           ; yes                    ; no                      ; no                     ; yes                     ; 448          ; 16                          ; 28                          ; 16                          ; 28                          ; 448                 ; 0           ; 2     ; None                                                                               ; LAB_X98_Y31_N0, LAB_X95_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 40           ; 512          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 20480        ; 512                         ; 34                          ; 512                         ; 34                          ; 17408               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/AW_W_MainRam.hex                                          ; M20K_X97_Y30_N0, M20K_X97_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                         ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 272          ; 8                           ; 34                          ; 8                           ; 34                          ; 272                 ; 0           ; 2     ; None                                                                               ; LAB_X100_Y30_N0, LAB_X102_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                             ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 24           ; 512          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 12288        ; 512                         ; 17                          ; 512                         ; 17                          ; 8704                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/AW_W_IssueRam.hex                                         ; M20K_X92_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|main_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 34           ; 8            ; 34           ; yes                    ; no                      ; no                     ; yes                     ; 272          ; 8                           ; 34                          ; 8                           ; 34                          ; 272                 ; 0           ; 2     ; None                                                                               ; LAB_X102_Y30_N0, LAB_X104_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                            ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 320          ; 512          ; 320          ; yes                    ; no                      ; yes                    ; yes                     ; 163840       ; 512                         ; 306                         ; 512                         ; 306                         ; 156672              ; 10          ; 0     ; bin/driver0_mem_axi4/hex/AW_W_WorkerRam.hex                                        ; M20K_X97_Y28_N0, M20K_X92_Y25_N0, M20K_X92_Y26_N0, M20K_X92_Y28_N0, M20K_X92_Y27_N0, M20K_X97_Y27_N0, M20K_X97_Y29_N0, M20K_X97_Y24_N0, M20K_X97_Y26_N0, M20K_X97_Y25_N0                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 322          ; 16           ; 322          ; yes                    ; no                      ; no                     ; yes                     ; 5152         ; 16                          ; 315                         ; 16                          ; 315                         ; 5040                ; 0           ; 16    ; None                                                                               ; LAB_X95_Y24_N0, LAB_X90_Y25_N0, LAB_X88_Y25_N0, LAB_X88_Y27_N0, LAB_X95_Y27_N0, LAB_X93_Y24_N0, LAB_X88_Y26_N0, LAB_X90_Y27_N0, LAB_X95_Y25_N0, LAB_X102_Y26_N0, LAB_X98_Y26_N0, LAB_X98_Y24_N0, LAB_X100_Y24_N0, LAB_X100_Y25_N0, LAB_X102_Y25_N0, LAB_X100_Y26_N0                                                                                                                                                                                      ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 2560         ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                          ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 2560         ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|pipe1_terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                            ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 9            ; 32           ; 9            ; yes                    ; no                      ; no                     ; yes                     ; 288          ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X80_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 20           ; 128          ; 20           ; yes                    ; no                      ; yes                    ; yes                     ; 2560         ; 128                         ; 20                          ; 128                         ; 20                          ; 2560                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                    ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_6.mif  ; LAB_X78_Y23_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[0].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                 ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X76_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                    ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_15.mif ; LAB_X76_Y26_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[1].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                 ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X78_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_queue[2].id_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                 ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 2            ; 32           ; 2            ; yes                    ; no                      ; no                     ; yes                     ; 64           ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X80_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.addr_postprocess_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                              ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 68           ; 8            ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 544          ; 8                           ; 54                          ; 8                           ; 54                          ; 432                 ; 0           ; 3     ; None                                                                               ; LAB_X90_Y47_N0, LAB_X90_Y48_N0, LAB_X88_Y48_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.ax_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                            ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 68           ; 32           ; 68           ; yes                    ; no                      ; no                     ; yes                     ; 2176         ; 32                          ; 54                          ; 32                          ; 54                          ; 1728                ; 0           ; 3     ; None                                                                               ; LAB_X88_Y47_N0, LAB_X88_Y46_N0, LAB_X84_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                           ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 40           ; 512          ; 40           ; yes                    ; no                      ; yes                    ; yes                     ; 20480        ; 512                         ; 37                          ; 512                         ; 37                          ; 18944               ; 2           ; 0     ; bin/driver0_mem_axi4/hex/B_AddrAluRam.hex                                          ; M20K_X116_Y48_N0, M20K_X116_Y49_N0                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                       ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X116_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                       ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 4096         ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; None                                                                               ; M20K_X116_Y51_N0, M20K_X116_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                       ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                     ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 104          ; 16           ; 104          ; yes                    ; no                      ; no                     ; yes                     ; 1664         ; 16                          ; 39                          ; 16                          ; 39                          ; 624                 ; 0           ; 2     ; None                                                                               ; LAB_X106_Y50_N0, LAB_X108_Y50_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.in__data_pipe[0][7]                                                                                                                                                                                                       ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 28           ; 16           ; 28           ; yes                    ; no                      ; no                     ; yes                     ; 448          ; 16                          ; 28                          ; 16                          ; 28                          ; 448                 ; 0           ; 2     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_38.mif ; LAB_X108_Y45_N0, LAB_X108_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axstatic_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 33           ; 32           ; 33           ; yes                    ; no                      ; no                     ; yes                     ; 1056         ; 32                          ; 19                          ; 32                          ; 19                          ; 608                 ; 0           ; 1     ; None                                                                               ; LAB_X104_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 2048         ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1           ; 0     ; None                                                                               ; M20K_X92_Y35_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                 ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 1            ; 128          ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 128          ; 128                         ; 1                           ; 128                         ; 1                           ; 128                 ; 1           ; 0     ; None                                                                               ; M20K_X97_Y33_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                         ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 24           ; 512          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 12288        ; 512                         ; 9                           ; 512                         ; 9                           ; 4608                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/B_CtrlRam.hex                                             ; M20K_X97_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                    ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 80           ; 512          ; 80           ; yes                    ; no                      ; yes                    ; yes                     ; 40960        ; 512                         ; 78                          ; 512                         ; 78                          ; 39936               ; 3           ; 0     ; bin/driver0_mem_axi4/hex/B_CtrlIterRam.hex                                         ; M20K_X97_Y34_N0, M20K_X97_Y35_N0, M20K_X97_Y36_N0                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 26           ; 32           ; 26           ; yes                    ; no                      ; no                     ; yes                     ; 832          ; 32                          ; 17                          ; 32                          ; 17                          ; 544                 ; 0           ; 1     ; None                                                                               ; LAB_X100_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                    ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 24           ; 128          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 3072         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; bin/driver0_mem_axi4/hex/B_HeadRam.hex                                             ; M20K_X92_Y24_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 8            ; 26           ; 8            ; 26           ; yes                    ; no                      ; no                     ; yes                     ; 208          ; 8                           ; 17                          ; 8                           ; 17                          ; 136                 ; 0           ; 1     ; None                                                                               ; LAB_X90_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                         ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 33           ; 128          ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 4224         ; 128                         ; 33                          ; 128                         ; 33                          ; 4224                ; 2           ; 0     ; None                                                                               ; M20K_X97_Y19_N0, M20K_X97_Y18_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                               ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 9            ; 128          ; 9            ; yes                    ; no                      ; yes                    ; yes                     ; 1152         ; 128                         ; 9                           ; 128                         ; 9                           ; 1152                ; 1           ; 0     ; None                                                                               ; M20K_X97_Y47_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                               ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 16           ; 128          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 2048         ; 128                         ; 16                          ; 128                         ; 16                          ; 2048                ; 1           ; 0     ; None                                                                               ; M20K_X97_Y46_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                               ; M20K ; Simple Dual Port ; Single Clock ; 128          ; 1            ; 128          ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 128          ; 128                         ; 1                           ; 128                         ; 1                           ; 128                 ; 1           ; 0     ; None                                                                               ; M20K_X116_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                       ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 152          ; 512          ; 152          ; yes                    ; no                      ; yes                    ; yes                     ; 77824        ; 512                         ; 135                         ; 512                         ; 135                         ; 69120               ; 5           ; 0     ; bin/driver0_mem_axi4/hex/B_WorkerRam.hex                                           ; M20K_X116_Y44_N0, M20K_X116_Y42_N0, M20K_X116_Y45_N0, M20K_X116_Y43_N0, M20K_X116_Y46_N0                                                                                                                                                                                                                                                                                                                                                                 ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                  ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 80           ; 512          ; 80           ; yes                    ; no                      ; yes                    ; yes                     ; 40960        ; 512                         ; 78                          ; 512                         ; 78                          ; 39936               ; 3           ; 0     ; bin/driver0_mem_axi4/hex/B_WorkerIterRam.hex                                       ; M20K_X97_Y44_N0, M20K_X97_Y43_N0, M20K_X97_Y45_N0                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|terminal_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                             ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 156          ; 32           ; 156          ; yes                    ; no                      ; no                     ; yes                     ; 4992         ; 32                          ; 143                         ; 32                          ; 143                         ; 4576                ; 0           ; 8     ; None                                                                               ; LAB_X114_Y44_N0, LAB_X117_Y46_N0, LAB_X114_Y46_N0, LAB_X119_Y46_N0, LAB_X119_Y44_N0, LAB_X119_Y45_N0, LAB_X121_Y45_N0, LAB_X121_Y44_N0                                                                                                                                                                                                                                                                                                                   ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_0.mif  ; LAB_X76_Y21_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[0].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 10           ; 32           ; 10           ; yes                    ; no                      ; no                     ; yes                     ; 320          ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X74_Y25_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.in__valid_pipe[0]                                                                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_7.mif  ; LAB_X72_Y27_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[1].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 10           ; 32           ; 10           ; yes                    ; no                      ; no                     ; yes                     ; 320          ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X74_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.in__data_pipe[0][1]                                                                                                                                                                                                                ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 11           ; 16           ; 11           ; yes                    ; no                      ; no                     ; yes                     ; 176          ; 16                          ; 11                          ; 16                          ; 11                          ; 176                 ; 0           ; 1     ; qdb/_compiler/ed_synth/root_partition/24.3.1/placed/1/mifs/bsyn_created_mif_14.mif ; LAB_X72_Y28_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[2].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 10           ; 32           ; 10           ; yes                    ; no                      ; no                     ; yes                     ; 320          ; 32                          ; 2                           ; 32                          ; 2                           ; 64                  ; 0           ; 1     ; None                                                                               ; LAB_X72_Y29_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_queue[3].rsp_queue_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                               ; MLAB ; Simple Dual Port ; Single Clock ; 16           ; 10           ; 16           ; 10           ; yes                    ; no                      ; no                     ; yes                     ; 160          ; 16                          ; 2                           ; 16                          ; 2                           ; 32                  ; 0           ; 1     ; None                                                                               ; LAB_X78_Y43_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                                  ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 12           ; 32           ; 12           ; yes                    ; no                      ; no                     ; yes                     ; 384          ; 32                          ; 9                           ; 32                          ; 9                           ; 288                 ; 0           ; 1     ; None                                                                               ; LAB_X84_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|w_skidbuf.cmd_x_skidbuf|skid.showahead_fifo|sc.scfifo_impl|fast_fifo.scfifo_inst|a2|mlab_inst|lrm                                                                                                                                                                      ; MLAB ; Simple Dual Port ; Single Clock ; 32           ; 297          ; 32           ; 297          ; yes                    ; no                      ; no                     ; yes                     ; 9504         ; 32                          ; 290                         ; 32                          ; 290                         ; 9280                ; 0           ; 15    ; None                                                                               ; LAB_X66_Y10_N0, LAB_X68_Y6_N0, LAB_X68_Y9_N0, LAB_X68_Y10_N0, LAB_X70_Y6_N0, LAB_X74_Y6_N0, LAB_X74_Y10_N0, LAB_X76_Y9_N0, LAB_X76_Y6_N0, LAB_X76_Y7_N0, LAB_X78_Y6_N0, LAB_X70_Y7_N0, LAB_X66_Y9_N0, LAB_X66_Y6_N0, LAB_X70_Y10_N0                                                                                                                                                                                                                      ; Don't care          ;                 ;                 ;          ;                        ;                  ;                   ;
; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                                      ; M20K ; Simple Dual Port ; Single Clock ; 512          ; 64           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 32768        ; 512                         ; 32                          ; 1024                        ; 32                          ; 32768               ; 2           ; 0     ; None                                                                               ; M20K_X65_Y43_N0, M20K_X65_Y41_N0                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                                                                ; M20K ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512          ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None                                                                               ; M20K_X65_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Don't care          ; New data        ; New data        ; Off      ; No                     ; High Speed       ; Yes               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+-----------------+-----------------+----------+------------------------+------------------+-------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Physical RAM Information                                                                                                                                                                                                                                                                                                                          ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Physical RAM Location ; Physical RAM Usage Bits ; Physical RAM Usage Percentage ; Logical RAM Name                                                                                                                                                                                                                                                       ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; M20K_X116_Y41_N0      ; 128                     ; 0.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                              ;
; M20K_X97_Y33_N0       ; 128                     ; 0.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ;
; M20K_X97_Y48_N0       ; 128                     ; 0.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X97_Y56_N0       ; 128                     ; 0.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_3_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X116_Y22_N0      ; 512                     ; 2.5                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM ;
; M20K_X56_Y55_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X65_Y32_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|remote_access_jamb|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                               ;
; M20K_X65_Y62_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y16_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X97_Y14_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X97_Y41_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X97_Y55_N0       ; 512                     ; 2.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X65_Y11_N0       ; 832                     ; 4.1                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X92_Y64_N0       ; 1024                    ; 5.0                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.beat_counter|addr_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                              ;
; M20K_X97_Y31_N0       ; 1024                    ; 5.0                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X97_Y40_N0       ; 1024                    ; 5.0                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ;
; M20K_X116_Y30_N0      ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                       ;
; M20K_X116_Y47_N0      ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                      ;
; M20K_X65_Y53_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X65_Y59_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y19_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y21_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y24_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                   ;
; M20K_X92_Y33_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|head_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X92_Y36_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ;
; M20K_X92_Y37_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X92_Y57_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                       ;
; M20K_X97_Y17_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                      ;
; M20K_X97_Y47_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                              ;
; M20K_X97_Y54_N0       ; 1152                    ; 5.6                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_1_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X65_Y10_N0       ; 1280                    ; 6.2                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X65_Y5_N0        ; 1280                    ; 6.2                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X65_Y6_N0        ; 1280                    ; 6.2                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X65_Y7_N0        ; 1280                    ; 6.2                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X65_Y8_N0        ; 1280                    ; 6.2                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X65_Y9_N0        ; 1280                    ; 6.2                           ; emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|arch_emif_0.arch0_1ch_per_io.arch_0|fbr_axi_adapter_wide|gen_skid_buffers.inst_rdfifo|auto_generated|dpfifo|FIFOram|altera_syncram_impl1|ALTERA_SYNCRAM                                                                     ;
; M20K_X116_Y31_N0      ; 1536                    ; 7.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                       ;
; M20K_X116_Y50_N0      ; 1536                    ; 7.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                      ;
; M20K_X56_Y50_N0       ; 1536                    ; 7.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                 ;
; M20K_X92_Y54_N0       ; 1536                    ; 7.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                       ;
; M20K_X97_Y20_N0       ; 1536                    ; 7.5                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                      ;
; M20K_X65_Y29_N0       ; 1664                    ; 8.1                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                         ;
; M20K_X97_Y18_N0       ; 1664                    ; 8.1                           ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                        ;
; M20K_X65_Y46_N0       ; 1920                    ; 9.4                           ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                         ;
; M20K_X92_Y35_N0       ; 2048                    ; 10.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ;
; M20K_X97_Y46_N0       ; 2048                    ; 10.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                              ;
; M20K_X116_Y32_N0      ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                       ;
; M20K_X116_Y33_N0      ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X116_Y49_N0      ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X116_Y51_N0      ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                      ;
; M20K_X56_Y51_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.ooo_rd_addr_tap.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                 ;
; M20K_X56_Y53_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X56_Y54_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X56_Y56_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X65_Y15_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                 ;
; M20K_X65_Y16_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                          ;
; M20K_X65_Y18_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                 ;
; M20K_X65_Y30_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                         ;
; M20K_X65_Y47_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                         ;
; M20K_X65_Y48_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd_stream_mult.addr_tap_contxt|addr_tap_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                         ;
; M20K_X65_Y60_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X65_Y61_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X65_Y63_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y13_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y14_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y15_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y17_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y42_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X92_Y55_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                       ;
; M20K_X92_Y56_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y7_N0        ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|rsps_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                ;
; M20K_X92_Y8_N0        ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_shadow_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                         ;
; M20K_X92_Y9_N0        ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|id_checker|cmds_contxt_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                ;
; M20K_X97_Y15_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X97_Y16_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X97_Y19_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.head_control|timestamp_ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                        ;
; M20K_X97_Y21_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                      ;
; M20K_X97_Y22_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X97_Y52_N0       ; 2560                    ; 12.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|contxt_2_ram|ram_inst|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X65_Y52_N0       ; 3072                    ; 15.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X65_Y57_N0       ; 3072                    ; 15.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X92_Y22_N0       ; 3072                    ; 15.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dq_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                              ;
; M20K_X92_Y23_N0       ; 3072                    ; 15.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.dm_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                              ;
; M20K_X92_Y38_N0       ; 3072                    ; 15.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X97_Y53_N0       ; 3072                    ; 15.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                  ;
; M20K_X116_Y39_N0      ; 3584                    ; 17.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                            ;
; M20K_X92_Y52_N0       ; 4608                    ; 22.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                         ;
; M20K_X97_Y37_N0       ; 4608                    ; 22.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                        ;
; M20K_X116_Y42_N0      ; 6144                    ; 30.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                      ;
; M20K_X97_Y36_N0       ; 7168                    ; 35.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                   ;
; M20K_X97_Y43_N0       ; 7168                    ; 35.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X56_Y60_N0       ; 8192                    ; 40.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                     ;
; M20K_X92_Y20_N0       ; 8192                    ; 40.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|data_path.narrow_xstrb|Mux_1_rtl_0|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X92_Y29_N0       ; 8704                    ; 42.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                            ;
; M20K_X97_Y38_N0       ; 8704                    ; 42.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|issue_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                             ;
; M20K_X92_Y30_N0       ; 9728                    ; 47.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                          ;
; M20K_X65_Y39_N0       ; 12288                   ; 60.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y41_N0       ; 12288                   ; 60.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                     ;
; M20K_X92_Y25_N0       ; 12800                   ; 62.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X97_Y29_N0       ; 12800                   ; 62.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X116_Y44_N0      ; 13824                   ; 67.5                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                      ;
; M20K_X92_Y34_N0       ; 14336                   ; 70.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                          ;
; M20K_X97_Y32_N0       ; 14336                   ; 70.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X97_Y42_N0       ; 14336                   ; 70.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|ctrl_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ;
; M20K_X97_Y59_N0       ; 15360                   ; 75.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X116_Y34_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X116_Y35_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                            ;
; M20K_X116_Y36_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                            ;
; M20K_X116_Y37_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                            ;
; M20K_X116_Y38_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                            ;
; M20K_X116_Y43_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                      ;
; M20K_X116_Y45_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                      ;
; M20K_X116_Y46_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                      ;
; M20K_X116_Y48_N0      ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X92_Y26_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y27_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y28_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y31_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|orchestrator|main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                          ;
; M20K_X92_Y39_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X92_Y40_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X92_Y41_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                    ;
; M20K_X92_Y53_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X92_Y58_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X92_Y59_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X92_Y60_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X92_Y61_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X92_Y62_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X97_Y23_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|addr_path.axaddr_generator|alu_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                          ;
; M20K_X97_Y24_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X97_Y25_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X97_Y26_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X97_Y27_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X97_Y28_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.worker_control|worker_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                           ;
; M20K_X97_Y30_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                               ;
; M20K_X97_Y34_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                   ;
; M20K_X97_Y35_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.ctrl_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                   ;
; M20K_X97_Y39_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|cmd_gen_path|inorder.main_control|main_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                ;
; M20K_X97_Y44_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X97_Y45_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                 ;
; M20K_X97_Y49_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                  ;
; M20K_X97_Y50_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                  ;
; M20K_X97_Y51_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|iter_instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                  ;
; M20K_X97_Y58_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X97_Y60_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X97_Y61_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X97_Y62_N0       ; 16384                   ; 80.0                          ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rsp_gen_path|ooo.worker_control|instr_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                       ;
; M20K_X56_Y32_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y33_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y34_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y35_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y36_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y37_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y38_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y39_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y40_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y41_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y42_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y43_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y44_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y45_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X56_Y46_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y33_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y34_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y35_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y36_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y37_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y38_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y40_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y42_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y43_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|write_channel_path|wr.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                     ;
; M20K_X65_Y44_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
; M20K_X65_Y45_N0       ; 20480                   ; 100.0                         ; traffic_generator|hydra_inst|driver0_mem_axi4|read_channel_path|rd.log_ram|ram|auto_generated|altera_syncram_impl1|ALTERA_SYNCRAM                                                                                                                                      ;
+-----------------------+-------------------------+-------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: This table shows up to 500 physical rams that are least utilized. You can change this number by setting PHYSICAL_RAM_RPT_MAX_ROW in qsf file.


+----------------+
; Place Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 24.3.1 Build 102 01/14/2025 SC Pro Edition
    Info: Processing started: Mon Jun  2 16:14:01 2025
    Info: System process ID: 16192
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off ed_synth -c ed_synth
Info: qfit2_default_script.tcl version: #1
Info: Project  = ed_synth
Info: Revision = ed_synth
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: clock = _col415
Info: number of internal_clk created = 1
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info (11165): Fitter preparation operations ending: elapsed time is 00:01:51
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: clock = _col415
Info: number of internal_clk created = 1
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info (18252): The Fitter is using Physical Synthesis.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (18258): Fitter Physical Synthesis operations beginning
Info (18259): Fitter Physical Synthesis operations ending: elapsed time is 00:00:06
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (11178): Promoted 3 clocks 
    Info (18386): user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK1 (6194 fanout) drives clock sectors (0, 0) to (2, 1)
    Info (18386): user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK0 (62405 fanout) drives clock sectors (0, 0) to (2, 1)
    Info (18386): auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck (534 fanout) drives clock sectors (0, 0) to (1, 0)
Info (19438): Detected clock domain crossings between the following signals. To minimize skew, these clock trees will be routed to the same region: clock sectors (0, 0) to (2, 1)
    Info (19439): Global Signal name: user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK0
    Info (19439): Global Signal name: user_pll|altera_iopll_inst|tennm_ph2_iopll~O_OUT_CLK1
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: clock = _col415
Info: number of internal_clk created = 1
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170189): Fitter placement preparation operations beginning
Info (11888): Total time spent on timing analysis during Physical Synthesis is 0.00 seconds.
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info: clock = _col415
Info: number of internal_clk created = 1
Info: Following instance found in the design -  emif_io96b_lpddr4_0|emif_io96b_lpddr4_inst|io0.calip_0|cal_0|g_jamb_arbit.ed_synth_emif_io96b_lpddr4_0_emif_io96b_cal_alt_mem_if_jtag_master_200_6eqlegy|jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|remote_access_jamb|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller|*
Info: Following instance found in the design -  traffic_generator|hydra_inst|rst_controller_001|*
Info: Following instance found in the design -  rst_controller|*
Info: Following instance found in the design -  rst_controller_001|*
Info: Following instance found in the design -  rst_controller_002|*
Info (11888): Total time spent on timing analysis during Placement is 0.01 seconds.


