vendor_name = ModelSim
source_file = 1, C:/Users/Thiago/SkyDrive/UEM/Circuitos Digitais 2/Trabalho_CD2/AND_2.vhd
source_file = 1, C:/Users/Thiago/SkyDrive/UEM/Circuitos Digitais 2/Trabalho_CD2/OR_2.vhd
source_file = 1, C:/Users/Thiago/SkyDrive/UEM/Circuitos Digitais 2/Trabalho_CD2/XOR_2.vhd
source_file = 1, C:/Users/Thiago/SkyDrive/UEM/Circuitos Digitais 2/Trabalho_CD2/UNIDADE_LOGICA/UNIDADE_LOGICA.vhd
source_file = 1, C:/Users/Thiago/SkyDrive/UEM/Circuitos Digitais 2/Trabalho_CD2/UNIDADE_LOGICA/db/UNIDADE_LOGICA.cbx.xml
source_file = 1, c:/altera/91sp2/quartus/libraries/vhdl/ieee/prmtvs_b.vhd
source_file = 1, c:/altera/91sp2/quartus/libraries/vhdl/ieee/prmtvs_p.vhd
source_file = 1, c:/altera/91sp2/quartus/libraries/vhdl/ieee/timing_b.vhd
source_file = 1, c:/altera/91sp2/quartus/libraries/vhdl/ieee/timing_p.vhd
design_name = UNIDADE_LOGICA
instance = comp, \E1~I\, E1, UNIDADE_LOGICA, 1
instance = comp, \E1~1\, E1~1, UNIDADE_LOGICA, 1
instance = comp, \C~I\, C, UNIDADE_LOGICA, 1
instance = comp, \A~I\, A, UNIDADE_LOGICA, 1
instance = comp, \E2~I\, E2, UNIDADE_LOGICA, 1
instance = comp, \B~I\, B, UNIDADE_LOGICA, 1
instance = comp, \process_0~7\, process_0~7, UNIDADE_LOGICA, 1
instance = comp, \S1~I\, S1, UNIDADE_LOGICA, 1
instance = comp, \S2~I\, S2, UNIDADE_LOGICA, 1
