# 주요 설계 IP 슬라이드 내용 제안

## 현재 구조
- 4개 컬럼: GPIO, I2C, SPI, UART
- 각 컬럼에 서브 토픽 3개씩

---

## 개선된 내용 제안

### GPIO 컬럼

#### 현재 내용
- 레지스터 맵 설계
- 인터럽트 처리 (Edge/Level Mode)
- Matrix keypad 스캔 알고리즘

#### 개선 제안 (3가지 옵션)

**옵션 1: 간결형 (현재 구조 유지, 내용만 구체화)**
```
GPIO
├─ 레지스터 맵 설계 (제어/상태/데이터 레지스터)
├─ 인터럽트 처리 (Edge/Level Mode, 우선순위 관리)
└─ Matrix Keypad 스캔 알고리즘 (4x4 매트릭스, 디바운싱)
```

**옵션 2: 구체형 (수치 및 세부사항 추가)**
```
GPIO
├─ 레지스터 맵 설계 (8개 레지스터, 32bit 데이터 버스)
├─ 인터럽트 처리 (Edge/Level Mode, 다중 인터럽트 우선순위)
└─ Matrix Keypad 스캔 알고리즘 (4x4 매트릭스, 디바운싱, 다중 키 입력 처리)
```

**옵션 3: 결과 중심형 (성과 강조)**
```
GPIO
├─ 레지스터 맵 설계 → AXI-Lite 인터페이스 통합
├─ 인터럽트 처리 (Edge/Level Mode) → 비동기 입력 처리
└─ Matrix Keypad 스캔 알고리즘 → 비밀번호 입력 인터페이스 구현
```

**추천: 옵션 2 (구체형)** - 수치와 세부사항으로 설계 역량 증명

---

### I2C 컬럼

#### 현재 내용
- FSM 기반 프로토콜 설계
- Open-Drain 신호 제어
- 타이밍 제어 (Setup/Hold Time)

#### 개선 제안

**옵션 1: 간결형 (현재 구조 유지, 내용만 구체화)**
```
I2C
├─ FSM 기반 프로토콜 설계 (Start/Stop, ACK/NACK)
├─ Open-Drain 신호 제어 (풀업 저항, 버스 충돌 방지)
└─ 타이밍 제어 (Setup/Hold Time, 클럭 스트레칭)
```

**옵션 2: 구체형 (모듈 구조 및 검증 추가)**
```
I2C
├─ FSM 기반 프로토콜 설계 (4개 모듈, Start/Stop/Data/ACK)
├─ Open-Drain 신호 제어 (SDA/SCL, 버스 아비터)
└─ 타이밍 제어 (Setup/Hold Time, 클럭 스트레칭) → EEPROM AT24C02 검증 완료
```

**옵션 3: 결과 중심형**
```
I2C
├─ FSM 기반 프로토콜 설계 → AXI4-Lite 인터페이스 통합
├─ Open-Drain 신호 제어 → I2C 표준 프로토콜 준수
└─ 타이밍 제어 (Setup/Hold Time) → EEPROM 통신 검증 완료
```

**추천: 옵션 2 (구체형)** - 이후 상세 슬라이드가 있으므로 여기서는 핵심만, 검증 결과 포함

---

### SPI 컬럼

#### 현재 내용
- CPOL/CPHA 모드 지원
- AXI4-SPI 프로토콜 변환
- RFID 모듈 연동

#### 개선 제안

**옵션 1: 간결형**
```
SPI
├─ CPOL/CPHA 모드 지원 (4가지 모드, 모드 전환)
├─ AXI4-SPI 프로토콜 변환 (주소 매핑, 데이터 버퍼)
└─ RFID 모듈 연동 (RC522, 고속 데이터 전송)
```

**옵션 2: 구체형**
```
SPI
├─ CPOL/CPHA 모드 지원 (4가지 모드, 동적 모드 전환)
├─ AXI4-SPI 프로토콜 변환 (AXI-Switch 버스, 주소 디코딩)
└─ RFID 모듈 연동 (RC522, 고속 데이터 전송, CS 제어)
```

**옵션 3: 결과 중심형**
```
SPI
├─ CPOL/CPHA 모드 지원 → 다중 슬레이브 지원
├─ AXI4-SPI 프로토콜 변환 → AXI-Switch 버스 통합
└─ RFID 모듈 연동 → 카드키 인식 시스템 구현
```

**추천: 옵션 2 (구체형)** - AXI-Switch 버스 강조, 고속 통신 특성 표현

---

### UART 컬럼

#### 현재 내용
- 비동기 통신 프로토콜
- Baud Rate Generator
- FIFO 버퍼 설계

#### 개선 제안

**옵션 1: 간결형**
```
UART
├─ 비동기 통신 프로토콜 (Start/Stop 비트, 패리티)
├─ Baud Rate Generator (가변 보드레이트, 클럭 분주)
└─ FIFO 버퍼 설계 (TX/RX FIFO, 오버플로우 방지)
```

**옵션 2: 구체형**
```
UART
├─ 비동기 통신 프로토콜 (Start/Stop 비트, 패리티, 플로우 컨트롤)
├─ Baud Rate Generator (115200bps 지원, 클럭 분주기)
└─ FIFO 버퍼 설계 (TX/RX FIFO 16단, 오버플로우 방지) → 디버깅 콘솔 연동
```

**옵션 3: 결과 중심형**
```
UART
├─ 비동기 통신 프로토콜 → 표준 UART 프로토콜 구현
├─ Baud Rate Generator → 가변 보드레이트 지원
└─ FIFO 버퍼 설계 → 디버깅 및 통신 인터페이스 구현
```

**추천: 옵션 2 (구체형)** - 구체적 수치(115200bps, 16단 FIFO) 포함, 적용 사례 명시

---

## 최종 추천 조합

### 추천: 구체형 (옵션 2) 조합

```
┌─────────────────────────────────────────────────────────┐
│                    주요 설계 IP                          │
├──────────┬──────────┬──────────┬──────────────────────┤
│   GPIO   │   I2C    │   SPI    │        UART          │
├──────────┼──────────┼──────────┼──────────────────────┤
│ 레지스터 │ FSM 기반  │ CPOL/CPHA│ 비동기 통신          │
│ 맵 설계  │ 프로토콜  │ 모드 지원│ 프로토콜            │
│ (8개     │ (Start/   │ (4가지   │ (Start/Stop,        │
│ 레지스터)│ Stop,     │ 모드)    │ 패리티)             │
│          │ ACK/NACK) │          │                      │
│          │           │          │                      │
│ 인터럽트 │ Open-Drain│ AXI4-SPI │ Baud Rate            │
│ 처리     │ 신호 제어 │ 프로토콜  │ Generator            │
│ (Edge/   │ (SDA/SCL, │ 변환     │ (115200bps,          │
│ Level,   │ 버스      │ (AXI-    │ 클럭 분주)           │
│ 우선순위)│ 아비터)   │ Switch)  │                      │
│          │           │          │                      │
│ Matrix   │ 타이밍    │ RFID     │ FIFO 버퍼            │
│ Keypad   │ 제어      │ 모듈     │ 설계                 │
│ 스캔     │ (Setup/   │ 연동     │ (TX/RX FIFO          │
│ 알고리즘 │ Hold,     │ (RC522,  │ 16단, 오버플로우     │
│ (4x4,    │ 클럭      │ 고속     │ 방지)                │
│ 디바운싱)│ 스트레칭) │ 전송)    │ → 디버깅 콘솔 연동   │
│          │ → EEPROM  │          │                      │
│          │ 검증 완료 │          │                      │
└──────────┴──────────┴──────────┴──────────────────────┘
```

---

## 각 IP별 핵심 강조 포인트

### GPIO
- **레지스터 맵**: 구체적 개수 (8개 레지스터)
- **인터럽트**: Edge/Level Mode, 우선순위 관리
- **매트릭스 키패드**: 4x4 구조, 디바운싱 알고리즘

### I2C
- **FSM 프로토콜**: Start/Stop, ACK/NACK 핵심 기능
- **Open-Drain**: SDA/SCL, 버스 아비터
- **타이밍 제어**: Setup/Hold Time, 클럭 스트레칭
- **검증 결과**: EEPROM AT24C02 통신 검증 완료 (중요!)

### SPI
- **CPOL/CPHA**: 4가지 모드 지원
- **AXI 변환**: AXI-Switch 버스 강조
- **RFID 연동**: RC522, 고속 데이터 전송

### UART
- **비동기 통신**: Start/Stop, 패리티
- **Baud Rate**: 구체적 수치 (115200bps)
- **FIFO**: 구체적 크기 (16단)
- **적용 사례**: 디버깅 콘솔 연동

---

## 추가 권장사항

### 1. 시각적 요소
- 각 IP별 블록 다이어그램 (간단한 구조도)
- 타이밍 다이어그램 (I2C, SPI)
- 레지스터 맵 (GPIO, UART)

### 2. 결과/성과 강조
- I2C: "→ EEPROM 검증 완료"
- SPI: "→ RFID 연동 완료"
- UART: "→ 디버깅 콘솔 연동"
- GPIO: "→ 비밀번호 입력 인터페이스 구현"

### 3. 기술 용어 정확성
- AXI4-Lite (정확한 버전)
- AXI4-Switch 또는 AXI4 Interconnect
- 표준 프로토콜 용어 정확히 사용

---

## 최종 체크리스트

각 IP 컬럼 확인:
- [ ] 핵심 설계 내용 구체적으로 표현
- [ ] 구체적 수치 포함 (가능한 경우)
- [ ] 검증 결과 또는 적용 사례 포함
- [ ] 기술 용어 정확히 사용
- [ ] "설계했다"는 것을 명확히 증명



