# Reading C:/altera/13.0sp1/modelsim_ase/tcl/vsim/pref.tcl 
# do tomasulo_run_msim_rtl_verilog.do 
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Copying C:\altera\13.0sp1\modelsim_ase\win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# ** Warning: Copied C:\altera\13.0sp1\modelsim_ase\win32aloem/../modelsim.ini to modelsim.ini.
#          Updated modelsim.ini.
# 
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/ram.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module ram
# 
# Top level modules:
# 	ram
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/tomasulo.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module tomasulo
# 
# Top level modules:
# 	tomasulo
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/InstructionQueue.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module InstructionQueue
# 
# Top level modules:
# 	InstructionQueue
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/ULA.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module ULA
# 
# Top level modules:
# 	ULA
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/ULA_LD_SD.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module ULA_LD_SD
# 
# Top level modules:
# 	ULA_LD_SD
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/ReservationStation.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module ReservationStation
# 
# Top level modules:
# 	ReservationStation
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/BankOfRegisters.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module BankOfRegisters
# -- Compiling module Reg0
# -- Compiling module Reg1
# -- Compiling module Reg2
# 
# Top level modules:
# 	BankOfRegisters
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/CDBArbiter.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module CDBArbiter
# 
# Top level modules:
# 	CDBArbiter
# 
vsim +altera -L altera_mf_ver -do tomasulo_run_msim_rtl_verilog.do -l msim_transcript -gui work.tomasulo
# vsim +altera -L altera_mf_ver -do tomasulo_run_msim_rtl_verilog.do -l msim_transcript -gui work.tomasulo 
# Loading work.tomasulo
# Loading work.ram
# Loading altera_mf_ver.altsyncram
# Loading altera_mf_ver.ALTERA_DEVICE_FAMILIES
# Loading altera_mf_ver.ALTERA_MF_MEMORY_INITIALIZATION
# Loading work.BankOfRegisters
# Loading work.Reg0
# Loading work.Reg1
# Loading work.Reg2
# Loading work.InstructionQueue
# Loading work.ReservationStation
# Loading work.ULA
# Loading work.ULA_LD_SD
# Loading work.CDBArbiter
# ** Warning: (vsim-3015) C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/tomasulo.v(73): [PCDPC] - Port size (4 or 4) does not match connection size (16) for port 'imediate'. The port definition is at: C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/ULA_LD_SD.v(8).
# 
#         Region: /tomasulo/ula_ld_sd
# do tomasulo_run_msim_rtl_verilog.do 
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Modifying modelsim.ini
# 
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/ram.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module ram
# 
# Top level modules:
# 	ram
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/tomasulo.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module tomasulo
# 
# Top level modules:
# 	tomasulo
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/InstructionQueue.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module InstructionQueue
# 
# Top level modules:
# 	InstructionQueue
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/ULA.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module ULA
# 
# Top level modules:
# 	ULA
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/ULA_LD_SD.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module ULA_LD_SD
# 
# Top level modules:
# 	ULA_LD_SD
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/ReservationStation.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module ReservationStation
# 
# Top level modules:
# 	ReservationStation
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/BankOfRegisters.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module BankOfRegisters
# -- Compiling module Reg0
# -- Compiling module Reg1
# -- Compiling module Reg2
# 
# Top level modules:
# 	BankOfRegisters
# vlog -vlog01compat -work work +incdir+C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório\ AOC\ II/Práticas\ AOC2/Prática\ 3/Prática\ 3\ -\ Pedro {C:/Users/pedro/OneDrive/Documentos/CEFETMG/2023.2/Laboratório AOC II/Práticas AOC2/Prática 3/Prática 3 - Pedro/CDBArbiter.v}
# Model Technology ModelSim ALTERA vlog 10.1d Compiler 2012.11 Nov  2 2012
# -- Compiling module CDBArbiter
# 
# Top level modules:
# 	CDBArbiter
# 
wave create -driver freeze -pattern clock -initialvalue 0 -period 50ps -dutycycle 50 -starttime 0ps -endtime 1000ps sim:/tomasulo/clock
add wave -position insertpoint  \
sim:/tomasulo/immediate
add wave -position insertpoint  \
sim:/tomasulo/ULA_op
add wave -position insertpoint  \
sim:/tomasulo/RX
add wave -position insertpoint  \
sim:/tomasulo/RY
add wave -position insertpoint  \
sim:/tomasulo/RZ
add wave -position insertpoint  \
sim:/tomasulo/reservation_station/Busy
add wave -position insertpoint  \
sim:/tomasulo/reservation_station/Operation
add wave -position insertpoint  \
sim:/tomasulo/reservation_station/Reg_dest
add wave -position insertpoint  \
sim:/tomasulo/reservation_station/Vj
add wave -position insertpoint  \
sim:/tomasulo/reservation_station/Vk
add wave -position insertpoint  \
sim:/tomasulo/reservation_station/Qj
add wave -position insertpoint  \
sim:/tomasulo/reservation_station/Qk
add wave -position insertpoint  \
sim:/tomasulo/reservation_station/Address
add wave -position insertpoint  \
sim:/tomasulo/reservation_station/is_waiting_value
add wave -position insertpoint  \
sim:/tomasulo/operand1_sumsub
add wave -position insertpoint  \
sim:/tomasulo/operand2_sumsub
add wave -position insertpoint  \
sim:/tomasulo/Opcode_sumsub
add wave -position insertpoint  \
sim:/tomasulo/Reg_dest_sumsub
add wave -position insertpoint  \
sim:/tomasulo/sumsub_position
add wave -position insertpoint  \
sim:/tomasulo/ULA_output
add wave -position insertpoint  \
sim:/tomasulo/cdb
add wave -position insertpoint  \
sim:/tomasulo/R0_output
add wave -position insertpoint  \
sim:/tomasulo/R1_output
add wave -position insertpoint  \
sim:/tomasulo/R2_output
run
run
run
run
run
# Saving layout as "Pedro-Layout" 
