`ifndef TIM_CR2_REG
`define TIM_CR2_REG

reg TIM_CR2 {
  name = "Регистр управления №2";
  field {
    name = "Выбор T11";
    desc = "0: Вывод TIMx_CH1 подключен ко входу TI1<br>
            1: Выводы TIMx_CH1, CH2 и CH3 подключены ко входу TI1 (комбинация XOR)";
    hw = r;
    sw = rw;
} TI1S[7:7];

field {
    name = "Выбор режима ведущего таймера";
    desc = "Эти биты позволяют выбрать информацию, передаваемую в режиме ведущего таймера для синхронизации ведомых таймеров (TRGO). Комбинации:<br>
            000: Сброс - бит UG из регистра TIMx_EGR используется как выход триггера (TRGO). Если сброс генерируется входом триггера (контроллер ведомого режима настроен в режиме сброса), то сигнал на TRGO задерживается относительно фактического сброса.<br>
            001: Разрешение - сигнал разрешения счетчика CNT_EN используется как выход триггера (TRGO). Полезно для одновременного запуска нескольких таймеров или управления окном, в котором разрешен ведомый таймер.<br>
            010: Обновление - Событие обновления выбрано как выход триггера (TRGO). Например, ведущий таймер может использоваться как предделитель для ведомого таймера.<br>
            011: Импульс сравнения - Выход триггера отправляет положительный импульс при установке флага CC1F (даже если он уже был высоким), как только происходит захват или совпадение сравнения.<br>
            100: Сравнение - Сигнал CC1REF используется как выход триггера (TRGO)<br>
            101: Сравнение - Сигнал CC2REF используется как выход триггера (TRGO)<br>
            110: Сравнение - Сигнал CC3REF используется как выход триггера (TRGO)<br>
            111: Сравнение - Сигнал CC4REF используется как выход триггера (TRGO)";
    hw = r;
    sw = rw;
} MMS[6:4];

field {
    name = "Выбор DMA для захвата/сравнения";
    desc = "0: Запрос DMA CCx отправляется при событии CCx<br>
            1: Запросы DMA CCx отправляются при событии обновления";
    hw = r;
    sw = rw;
} CCDS[3:3];

field {
    sw = r;
    hw = r;
} RESERVED_15_8[15:8] = 0;

field {
    sw = r;
    hw = r;
} RESERVED_2_0[2:0] = 0;
};

`endif // TIM2_CR2_REG