	component adc_qsys is
		port (
			altpll_adc_locked_conduit_export    : out std_logic;        -- export
			clk_clk                             : in  std_logic := 'X'; -- clk
			clk_adc_10_clk                      : in  std_logic := 'X'; -- clk
			clk_adc_10_reset_n_reset_n          : in  std_logic := 'X'; -- reset_n
			modular_adc_0_adc_pll_locked_export : in  std_logic := 'X'; -- export
			modular_adc_1_adc_pll_locked_export : in  std_logic := 'X'; -- export
			reset_reset_n                       : in  std_logic := 'X'  -- reset_n
		);
	end component adc_qsys;

