`timescale 1ns / 1ps

module afsk_modulator #(
    parameter CLK_HZ     = 50000000,
    parameter BAUD       = 1200,
    parameter MARK_HZ    = 1200,
    parameter SPACE_HZ   = 2200,
    parameter PHASE_BITS = 32
)(
    input  wire       clk,
    input  wire       rst_n,
    input  wire       tx_active,
    input  wire       bit_value,
    output reg        bit_tick,
    output reg [7:0]  dac_sample
);
    localparam integer BAUD_DIV = CLK_HZ / BAUD;
    localparam [63:0] DDS_SCALE = 64'd4294967296;
    localparam [63:0] MARK_INC_64 = (MARK_HZ * DDS_SCALE) / CLK_HZ;
    localparam [63:0] SPACE_INC_64 = (SPACE_HZ * DDS_SCALE) / CLK_HZ;
    localparam [31:0] MARK_INC = MARK_INC_64[31:0];
    localparam [31:0] SPACE_INC = SPACE_INC_64[31:0];

    reg [31:0] phase_acc;
    reg [31:0] phase_inc;
    reg [31:0] baud_cnt;
    wire [7:0] sine_addr;
    reg [7:0] sine_sample;

    assign sine_addr = phase_acc[31:24];

    always @(*) begin
        case (sine_addr)
            8'd0: sine_sample = 8'd128;
            8'd1: sine_sample = 8'd131;
            8'd2: sine_sample = 8'd134;
            8'd3: sine_sample = 8'd137;
            8'd4: sine_sample = 8'd140;
            8'd5: sine_sample = 8'd143;
            8'd6: sine_sample = 8'd146;
            8'd7: sine_sample = 8'd149;
            8'd8: sine_sample = 8'd152;
            8'd9: sine_sample = 8'd156;
            8'd10: sine_sample = 8'd159;
            8'd11: sine_sample = 8'd162;
            8'd12: sine_sample = 8'd165;
            8'd13: sine_sample = 8'd168;
            8'd14: sine_sample = 8'd171;
            8'd15: sine_sample = 8'd174;
            8'd16: sine_sample = 8'd176;
            8'd17: sine_sample = 8'd179;
            8'd18: sine_sample = 8'd182;
            8'd19: sine_sample = 8'd185;
            8'd20: sine_sample = 8'd188;
            8'd21: sine_sample = 8'd191;
            8'd22: sine_sample = 8'd193;
            8'd23: sine_sample = 8'd196;
            8'd24: sine_sample = 8'd199;
            8'd25: sine_sample = 8'd201;
            8'd26: sine_sample = 8'd204;
            8'd27: sine_sample = 8'd206;
            8'd28: sine_sample = 8'd209;
            8'd29: sine_sample = 8'd211;
            8'd30: sine_sample = 8'd213;
            8'd31: sine_sample = 8'd216;
            8'd32: sine_sample = 8'd218;
            8'd33: sine_sample = 8'd220;
            8'd34: sine_sample = 8'd222;
            8'd35: sine_sample = 8'd224;
            8'd36: sine_sample = 8'd226;
            8'd37: sine_sample = 8'd228;
            8'd38: sine_sample = 8'd230;
            8'd39: sine_sample = 8'd232;
            8'd40: sine_sample = 8'd234;
            8'd41: sine_sample = 8'd235;
            8'd42: sine_sample = 8'd237;
            8'd43: sine_sample = 8'd238;
            8'd44: sine_sample = 8'd240;
            8'd45: sine_sample = 8'd241;
            8'd46: sine_sample = 8'd243;
            8'd47: sine_sample = 8'd244;
            8'd48: sine_sample = 8'd245;
            8'd49: sine_sample = 8'd246;
            8'd50: sine_sample = 8'd248;
            8'd51: sine_sample = 8'd249;
            8'd52: sine_sample = 8'd250;
            8'd53: sine_sample = 8'd250;
            8'd54: sine_sample = 8'd251;
            8'd55: sine_sample = 8'd252;
            8'd56: sine_sample = 8'd253;
            8'd57: sine_sample = 8'd253;
            8'd58: sine_sample = 8'd254;
            8'd59: sine_sample = 8'd254;
            8'd60: sine_sample = 8'd255;
            8'd61: sine_sample = 8'd255;
            8'd62: sine_sample = 8'd255;
            8'd63: sine_sample = 8'd255;
            8'd64: sine_sample = 8'd255;
            8'd65: sine_sample = 8'd255;
            8'd66: sine_sample = 8'd255;
            8'd67: sine_sample = 8'd255;
            8'd68: sine_sample = 8'd255;
            8'd69: sine_sample = 8'd255;
            8'd70: sine_sample = 8'd254;
            8'd71: sine_sample = 8'd254;
            8'd72: sine_sample = 8'd253;
            8'd73: sine_sample = 8'd253;
            8'd74: sine_sample = 8'd252;
            8'd75: sine_sample = 8'd251;
            8'd76: sine_sample = 8'd250;
            8'd77: sine_sample = 8'd250;
            8'd78: sine_sample = 8'd249;
            8'd79: sine_sample = 8'd248;
            8'd80: sine_sample = 8'd246;
            8'd81: sine_sample = 8'd245;
            8'd82: sine_sample = 8'd244;
            8'd83: sine_sample = 8'd243;
            8'd84: sine_sample = 8'd241;
            8'd85: sine_sample = 8'd240;
            8'd86: sine_sample = 8'd238;
            8'd87: sine_sample = 8'd237;
            8'd88: sine_sample = 8'd235;
            8'd89: sine_sample = 8'd234;
            8'd90: sine_sample = 8'd232;
            8'd91: sine_sample = 8'd230;
            8'd92: sine_sample = 8'd228;
            8'd93: sine_sample = 8'd226;
            8'd94: sine_sample = 8'd224;
            8'd95: sine_sample = 8'd222;
            8'd96: sine_sample = 8'd220;
            8'd97: sine_sample = 8'd218;
            8'd98: sine_sample = 8'd216;
            8'd99: sine_sample = 8'd213;
            8'd100: sine_sample = 8'd211;
            8'd101: sine_sample = 8'd209;
            8'd102: sine_sample = 8'd206;
            8'd103: sine_sample = 8'd204;
            8'd104: sine_sample = 8'd201;
            8'd105: sine_sample = 8'd199;
            8'd106: sine_sample = 8'd196;
            8'd107: sine_sample = 8'd193;
            8'd108: sine_sample = 8'd191;
            8'd109: sine_sample = 8'd188;
            8'd110: sine_sample = 8'd185;
            8'd111: sine_sample = 8'd182;
            8'd112: sine_sample = 8'd179;
            8'd113: sine_sample = 8'd176;
            8'd114: sine_sample = 8'd174;
            8'd115: sine_sample = 8'd171;
            8'd116: sine_sample = 8'd168;
            8'd117: sine_sample = 8'd165;
            8'd118: sine_sample = 8'd162;
            8'd119: sine_sample = 8'd159;
            8'd120: sine_sample = 8'd156;
            8'd121: sine_sample = 8'd152;
            8'd122: sine_sample = 8'd149;
            8'd123: sine_sample = 8'd146;
            8'd124: sine_sample = 8'd143;
            8'd125: sine_sample = 8'd140;
            8'd126: sine_sample = 8'd137;
            8'd127: sine_sample = 8'd134;
            8'd128: sine_sample = 8'd128;
            8'd129: sine_sample = 8'd125;
            8'd130: sine_sample = 8'd122;
            8'd131: sine_sample = 8'd119;
            8'd132: sine_sample = 8'd116;
            8'd133: sine_sample = 8'd113;
            8'd134: sine_sample = 8'd110;
            8'd135: sine_sample = 8'd107;
            8'd136: sine_sample = 8'd104;
            8'd137: sine_sample = 8'd100;
            8'd138: sine_sample = 8'd97;
            8'd139: sine_sample = 8'd94;
            8'd140: sine_sample = 8'd91;
            8'd141: sine_sample = 8'd88;
            8'd142: sine_sample = 8'd85;
            8'd143: sine_sample = 8'd82;
            8'd144: sine_sample = 8'd80;
            8'd145: sine_sample = 8'd77;
            8'd146: sine_sample = 8'd74;
            8'd147: sine_sample = 8'd71;
            8'd148: sine_sample = 8'd68;
            8'd149: sine_sample = 8'd65;
            8'd150: sine_sample = 8'd63;
            8'd151: sine_sample = 8'd60;
            8'd152: sine_sample = 8'd57;
            8'd153: sine_sample = 8'd55;
            8'd154: sine_sample = 8'd52;
            8'd155: sine_sample = 8'd50;
            8'd156: sine_sample = 8'd47;
            8'd157: sine_sample = 8'd45;
            8'd158: sine_sample = 8'd43;
            8'd159: sine_sample = 8'd40;
            8'd160: sine_sample = 8'd38;
            8'd161: sine_sample = 8'd36;
            8'd162: sine_sample = 8'd34;
            8'd163: sine_sample = 8'd32;
            8'd164: sine_sample = 8'd30;
            8'd165: sine_sample = 8'd28;
            8'd166: sine_sample = 8'd26;
            8'd167: sine_sample = 8'd24;
            8'd168: sine_sample = 8'd22;
            8'd169: sine_sample = 8'd21;
            8'd170: sine_sample = 8'd19;
            8'd171: sine_sample = 8'd18;
            8'd172: sine_sample = 8'd16;
            8'd173: sine_sample = 8'd15;
            8'd174: sine_sample = 8'd13;
            8'd175: sine_sample = 8'd12;
            8'd176: sine_sample = 8'd11;
            8'd177: sine_sample = 8'd10;
            8'd178: sine_sample = 8'd8;
            8'd179: sine_sample = 8'd7;
            8'd180: sine_sample = 8'd6;
            8'd181: sine_sample = 8'd6;
            8'd182: sine_sample = 8'd5;
            8'd183: sine_sample = 8'd4;
            8'd184: sine_sample = 8'd3;
            8'd185: sine_sample = 8'd3;
            8'd186: sine_sample = 8'd2;
            8'd187: sine_sample = 8'd2;
            8'd188: sine_sample = 8'd1;
            8'd189: sine_sample = 8'd1;
            8'd190: sine_sample = 8'd1;
            8'd191: sine_sample = 8'd1;
            8'd192: sine_sample = 8'd0;
            8'd193: sine_sample = 8'd1;
            8'd194: sine_sample = 8'd1;
            8'd195: sine_sample = 8'd1;
            8'd196: sine_sample = 8'd1;
            8'd197: sine_sample = 8'd1;
            8'd198: sine_sample = 8'd2;
            8'd199: sine_sample = 8'd2;
            8'd200: sine_sample = 8'd3;
            8'd201: sine_sample = 8'd3;
            8'd202: sine_sample = 8'd4;
            8'd203: sine_sample = 8'd5;
            8'd204: sine_sample = 8'd6;
            8'd205: sine_sample = 8'd6;
            8'd206: sine_sample = 8'd7;
            8'd207: sine_sample = 8'd8;
            8'd208: sine_sample = 8'd10;
            8'd209: sine_sample = 8'd11;
            8'd210: sine_sample = 8'd12;
            8'd211: sine_sample = 8'd13;
            8'd212: sine_sample = 8'd15;
            8'd213: sine_sample = 8'd16;
            8'd214: sine_sample = 8'd18;
            8'd215: sine_sample = 8'd19;
            8'd216: sine_sample = 8'd21;
            8'd217: sine_sample = 8'd22;
            8'd218: sine_sample = 8'd24;
            8'd219: sine_sample = 8'd26;
            8'd220: sine_sample = 8'd28;
            8'd221: sine_sample = 8'd30;
            8'd222: sine_sample = 8'd32;
            8'd223: sine_sample = 8'd34;
            8'd224: sine_sample = 8'd36;
            8'd225: sine_sample = 8'd38;
            8'd226: sine_sample = 8'd40;
            8'd227: sine_sample = 8'd43;
            8'd228: sine_sample = 8'd45;
            8'd229: sine_sample = 8'd47;
            8'd230: sine_sample = 8'd50;
            8'd231: sine_sample = 8'd52;
            8'd232: sine_sample = 8'd55;
            8'd233: sine_sample = 8'd57;
            8'd234: sine_sample = 8'd60;
            8'd235: sine_sample = 8'd63;
            8'd236: sine_sample = 8'd65;
            8'd237: sine_sample = 8'd68;
            8'd238: sine_sample = 8'd71;
            8'd239: sine_sample = 8'd74;
            8'd240: sine_sample = 8'd77;
            8'd241: sine_sample = 8'd80;
            8'd242: sine_sample = 8'd82;
            8'd243: sine_sample = 8'd85;
            8'd244: sine_sample = 8'd88;
            8'd245: sine_sample = 8'd91;
            8'd246: sine_sample = 8'd94;
            8'd247: sine_sample = 8'd97;
            8'd248: sine_sample = 8'd100;
            8'd249: sine_sample = 8'd104;
            8'd250: sine_sample = 8'd107;
            8'd251: sine_sample = 8'd110;
            8'd252: sine_sample = 8'd113;
            8'd253: sine_sample = 8'd116;
            8'd254: sine_sample = 8'd119;
            default: sine_sample = 8'd122;
        endcase
    end

    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            phase_acc  <= 32'd0;
            phase_inc  <= MARK_INC;
            baud_cnt   <= 32'd0;
            bit_tick   <= 1'b0;
            dac_sample <= 8'd128;
        end else begin
            bit_tick <= 1'b0;

            if (tx_active) begin
                phase_inc <= bit_value ? MARK_INC : SPACE_INC;
                phase_acc <= phase_acc + phase_inc;
                dac_sample <= sine_sample;

                if (baud_cnt == (BAUD_DIV - 1)) begin
                    baud_cnt <= 32'd0;
                    bit_tick <= 1'b1;
                end else begin
                    baud_cnt <= baud_cnt + 32'd1;
                end
            end else begin
                phase_acc  <= 32'd0;
                phase_inc  <= MARK_INC;
                baud_cnt   <= 32'd0;
                dac_sample <= 8'd128;
            end
        end
    end
endmodule
