<!doctype html><html lang=en dir=auto><head><meta charset=utf-8><meta http-equiv=X-UA-Compatible content="IE=edge"><meta name=viewport content="width=device-width,initial-scale=1,shrink-to-fit=no"><meta name=robots content="index, follow"><title>[TR] Veriloga Giriş | mozanunal.com</title><meta name=keywords content="Electronics,verilog,FPGA"><meta name=description content="Herkes Merhabalar,
Bugün bir &ldquo;hardware  description language&rdquo; olan verilog diline giriş yapmak istiyorum. Verilog sayısal dizaynda( ASIC ve FPGA ) kullanılan bir tanımlama dilidir. Verilog dilini Fpga programlamak için bir çok projede kullandım fakat ASIC dizayn konusunda bir tecrübem yok. Fpga programlarken öğrendiğim şeyleri farklı yazılarda paylaşmıştım. Bu yazı da o yazılardan biri diyebiliriz. Verilog ile alakalı daha ileri düzey şeylerden bahsedeceğim yazılar da gelecektir diye düşünüyorum.
"><meta name=author content="M.Ozan Unal"><link rel=canonical href=https://mozanunal.com/2018/06/veriloga-giris/><meta name=google-site-verification content="G-007KSW65JL"><link crossorigin=anonymous href=/assets/css/stylesheet.8fe10233a706bc87f2e08b3cf97b8bd4c0a80f10675a143675d59212121037c0.css integrity="sha256-j+ECM6cGvIfy4Is8+XuL1MCoDxBnWhQ2ddWSEhIQN8A=" rel="preload stylesheet" as=style><link rel=icon href=https://mozanunal.com/favicon.ico><link rel=icon type=image/png sizes=16x16 href=https://mozanunal.com/favicon-16x16.png><link rel=icon type=image/png sizes=32x32 href=https://mozanunal.com/favicon-32x32.png><link rel=apple-touch-icon href=https://mozanunal.com/apple-touch-icon.png><link rel=mask-icon href=https://mozanunal.com/safari-pinned-tab.svg><meta name=theme-color content="#2e2e33"><meta name=msapplication-TileColor content="#2e2e33"><link rel=alternate hreflang=en href=https://mozanunal.com/2018/06/veriloga-giris/><noscript><style>#theme-toggle,.top-link{display:none}</style><style>@media(prefers-color-scheme:dark){:root{--theme:rgb(29, 30, 32);--entry:rgb(46, 46, 51);--primary:rgb(218, 218, 219);--secondary:rgb(155, 156, 157);--tertiary:rgb(65, 66, 68);--content:rgb(196, 196, 197);--code-block-bg:rgb(46, 46, 51);--code-bg:rgb(55, 56, 62);--border:rgb(51, 51, 51)}.list{background:var(--theme)}.list:not(.dark)::-webkit-scrollbar-track{background:0 0}.list:not(.dark)::-webkit-scrollbar-thumb{border-color:var(--theme)}}</style></noscript><script async src="https://www.googletagmanager.com/gtag/js?id=G-007KSW65JL"></script><script>var dnt,doNotTrack=!1;if(!1&&(dnt=navigator.doNotTrack||window.doNotTrack||navigator.msDoNotTrack,doNotTrack=dnt=="1"||dnt=="yes"),!doNotTrack){window.dataLayer=window.dataLayer||[];function gtag(){dataLayer.push(arguments)}gtag("js",new Date),gtag("config","G-007KSW65JL")}</script><meta property="og:url" content="https://mozanunal.com/2018/06/veriloga-giris/"><meta property="og:site_name" content="mozanunal.com"><meta property="og:title" content="[TR] Veriloga Giriş"><meta property="og:description" content="Herkes Merhabalar, Bugün bir “hardware description language” olan verilog diline giriş yapmak istiyorum. Verilog sayısal dizaynda( ASIC ve FPGA ) kullanılan bir tanımlama dilidir. Verilog dilini Fpga programlamak için bir çok projede kullandım fakat ASIC dizayn konusunda bir tecrübem yok. Fpga programlarken öğrendiğim şeyleri farklı yazılarda paylaşmıştım. Bu yazı da o yazılardan biri diyebiliriz. Verilog ile alakalı daha ileri düzey şeylerden bahsedeceğim yazılar da gelecektir diye düşünüyorum."><meta property="og:locale" content="en"><meta property="og:type" content="article"><meta property="article:section" content="posts"><meta property="article:published_time" content="2018-06-02T11:07:45+00:00"><meta property="article:modified_time" content="2018-06-02T11:07:45+00:00"><meta property="article:tag" content="Electronics"><meta property="article:tag" content="Verilog"><meta property="article:tag" content="FPGA"><meta property="og:image" content="https://mozanunal.com/images/papermod-cover.png"><meta name=twitter:card content="summary_large_image"><meta name=twitter:image content="https://mozanunal.com/images/papermod-cover.png"><meta name=twitter:title content="[TR] Veriloga Giriş"><meta name=twitter:description content="Herkes Merhabalar,
Bugün bir &ldquo;hardware  description language&rdquo; olan verilog diline giriş yapmak istiyorum. Verilog sayısal dizaynda( ASIC ve FPGA ) kullanılan bir tanımlama dilidir. Verilog dilini Fpga programlamak için bir çok projede kullandım fakat ASIC dizayn konusunda bir tecrübem yok. Fpga programlarken öğrendiğim şeyleri farklı yazılarda paylaşmıştım. Bu yazı da o yazılardan biri diyebiliriz. Verilog ile alakalı daha ileri düzey şeylerden bahsedeceğim yazılar da gelecektir diye düşünüyorum.
"><script type=application/ld+json>{"@context":"https://schema.org","@type":"BreadcrumbList","itemListElement":[{"@type":"ListItem","position":1,"name":"Posts","item":"https://mozanunal.com/posts/"},{"@type":"ListItem","position":2,"name":"[TR] Veriloga Giriş","item":"https://mozanunal.com/2018/06/veriloga-giris/"}]}</script><script type=application/ld+json>{"@context":"https://schema.org","@type":"BlogPosting","headline":"[TR] Veriloga Giriş","name":"[TR] Veriloga Giriş","description":"Herkes Merhabalar, Bugün bir \u0026ldquo;hardware description language\u0026rdquo; olan verilog diline giriş yapmak istiyorum. Verilog sayısal dizaynda( ASIC ve FPGA ) kullanılan bir tanımlama dilidir. Verilog dilini Fpga programlamak için bir çok projede kullandım fakat ASIC dizayn konusunda bir tecrübem yok. Fpga programlarken öğrendiğim şeyleri farklı yazılarda paylaşmıştım. Bu yazı da o yazılardan biri diyebiliriz. Verilog ile alakalı daha ileri düzey şeylerden bahsedeceğim yazılar da gelecektir diye düşünüyorum.\n","keywords":["Electronics","verilog","FPGA"],"articleBody":"Herkes Merhabalar, Bugün bir “hardware description language” olan verilog diline giriş yapmak istiyorum. Verilog sayısal dizaynda( ASIC ve FPGA ) kullanılan bir tanımlama dilidir. Verilog dilini Fpga programlamak için bir çok projede kullandım fakat ASIC dizayn konusunda bir tecrübem yok. Fpga programlarken öğrendiğim şeyleri farklı yazılarda paylaşmıştım. Bu yazı da o yazılardan biri diyebiliriz. Verilog ile alakalı daha ileri düzey şeylerden bahsedeceğim yazılar da gelecektir diye düşünüyorum.\nTemel Kullanımlar İlk olarak basit mantık fonksiyonlarının verilog modüllerinin oluşturulmasıyla başlamak istiyorum. Bu fonksiyonları oluşturmak için bir kaç farklı seçeneğimiz var. Ben kısaca hepsinin üzerinden geçmek istiyorum. Bu yöntemlerin hepsine aşina olmak şu açıdan önemlidir: Her projede farklı zorluklar karşımıza çıkabilir. Bu zorluklardan en çok ortaya çıkanlardan biri kaynak yetersizliğidir. Kaynak yetersizliği farklı açılardan ortaya çıkabilir.\nZamanlamanın yetersiz olması Fpgadeki mantık kapılarının yeterli olmaması Performansın yeterli olmaması Bu 3 farklı dar boğaza göre farklı imlemantasyon yöntemini tercih etmeniz gerekebilir. Aritmetik Operatör Kullanarak Aşağıdaki modül OR alan bir modül olarak tasarlanmıştır. Direk OR aritmetik oparatörü kullanarak aşağıdaki gibi oluşturulabilir. Burda dikkat çekmek istediğim ikinci şey bir modülün nasıl tanımlandığıdır. İlk olarak giriş ve çıkışlar tanımlanır. Bu modülde hepsi 1 bit olmak üzere 2 giriş 1 çıkış gereklidir. “assign” ile gerekli bağlantı yapılır. Hiç “clock” kullanılmadığı için kombinasyonel (combinational) bir modüldür.\n1 2 3 4 5 6 7 8 9 module OR( input I1, input I2, output O ); assign O = I1 | I2; endmodule LUT Kullanarak LUT, “look up table” teriminin kısaltmasıdır. FPGA bildiğiniz gibi verilog diliyle tasarladığımız ve zaman-kaynak sınırlamalarını aşmayan her türlü devrenin gerçeklenebildiği çip türüdür. Bu esnekliği uygulanabilir kılan FPGA yapısının en küçük birimlerindeki LUT’lardır. Yani nasıl yazarsak yazalım kodu en son LUT dönüştürülüp devre üzerine öyle aktarılır. Verilog diliyle direk olarak LUT tanımlayarak da istediğimiz mantık fonksiyonunu gerçekleyebiliriz. Aşağıda EXNOR fonksiyonu LUT kullanılarak gerçeklenmiştir.\n1 2 3 4 5 6 7 8 9 10 11 module EXNOR( input I1, input I2, output O ); LUT2 #(.INIT(4'b1001) ) LUT2_inst( .O(O), .I0(I1), .I1(I2) ); endmodule Always Kullanarak Always yapısı sadece belli durumlarda çalışan mantık devreleri yazmak için kullanıyoruz. Örneğin “if” için burada bir “always” yapısına ihtiyacımız oluyor.\n1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 module NAND( input I1, input I2, output reg O ); always @( I1 or I2 ) begin if( I1==1 \u0026\u0026 I2==1) begin O \u003c= 1'b0; end else begin O \u003c= 1'b1; end end endmodule module NOR( input I1, input I2, output reg O ); always @( I1 or I2 ) begin if( I1==0 \u0026\u0026 I2==0) begin O \u003c= 1'b1; end else begin O \u003c= 1'b0; end end endmodule Case Kullanarak Case yapısı kullanarak aşağıdaki decoder kolayca gerçeklenebilir. Case kullanımı için de always yapısı gereklidir.\n1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 module DECODER( input[3:0] IN, output reg [15:0] OUT ); always @(*) begin\tcase(IN) 4'b0000: OUT\u003c=16'b0000000000000000; 4'b0001: OUT\u003c=16'b0000000000000010; 4'b0010: OUT\u003c=16'b0000000000000100; 4'b0011: OUT\u003c=16'b0000000000001000; 4'b0100: OUT\u003c=16'b0000000000010000; 4'b0101: OUT\u003c=16'b0000000000100000; 4'b0110: OUT\u003c=16'b0000000001000000; 4'b0111: OUT\u003c=16'b0000000010000000; 4'b1000: OUT\u003c=16'b0000000100000000; 4'b1001: OUT\u003c=16'b0000001000000000; 4'b1010: OUT\u003c=16'b0000010000000000; 4'b1011: OUT\u003c=16'b0000100000000000; 4'b1100: OUT\u003c=16'b0001000000000000; 4'b1101: OUT\u003c=16'b0010000000000000; 4'b1110: OUT\u003c=16'b0100000000000000; 4'b1111: OUT\u003c=16'b1000000000000000; endcase end endmodule Modul Hiyerarşisi Önemli kullanımlardan biri de hiyerarşik modul yapısıdır. Modüller diğer modelleri alt modül olarak çağırabilir bu sayede işlevler birbirinden ayrıştırılır. Örneğin decoder oluşturulduğunda projenin kalanından ayrı olarak test edilir. Çalıştığından emin olunan bir alt parça sağlanmış olur. Diger modulleri aşadaki gibi bir yazım kurallarıyla alt modul olarak çağırabilirsiniz. Modülün giriş ve çıkışlarını üst modüldeki kablolara bağlanmanız gerekir.\n1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 module topmodule( input [7:0]sw, input [3:0]btn, output [7:0]led, output [6:0]seg, output dp, output [3:0]an ); DEMUX demux1 ( .D(sw[0]), .S(btn[1:0]), .O(led[3:0]) ); assign an = 4'b1110; endmodule Aynı alt modülden farklı isimler vererek birden fazla oluşturabilirsiniz. Bu örnekte demux bir veya daha fazla kez oluşturulmuş başka alt modüller kullnarak yapılmıştır. Sonrasında da bu modül başka bir üst modülün parçası olabilir. Bu şekilde hiyerarşik bir yapı vardır.\n1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 `timescale 1ns / 1ps module DEMUX( input D, input [1:0] S, output [3:0] O ); wire W[5:0]; NOT not1(.O(W[0]),.I(S[0])); NOT not2(.O(W[1]),.I(S[1])); AND and1(.O(W[2]),.I1(W[0]),.I2(W[1])); AND and2(.O(W[3]),.I1(S[0]),.I2(W[1])); AND and3(.O(W[4]),.I1(W[0]),.I2(S[1])); AND and4(.O(W[5]),.I1(S[0]),.I2(S[1])); TRI tri00(.O(O[0]),.I(W[2]),.E(D)); TRI tri01(.O(O[1]),.I(W[3]),.E(D)); TRI tri10(.O(O[2]),.I(W[4]),.E(D)); TRI tri11(.O(O[3]),.I(W[5]),.E(D)); endmodule Sıralı (Sequential) Mantık Devreleri Sayısal devrelerin olmazsa olmazlarından biri “clock” sinyalidir. Peki neden böyle bir şeye ihtiyaç duyulur ? Devrelerde gerçeklenmek istenen işlevler genellikle belli durumların olduğu ve zamana bağlı olarak ard arda belli durumların birbini takip etmesiyle çalışan sistemlerdir. Çoğu durum tek bir kombinasyonel devre olarak gerçeklenemez. Bir çok gerçeklenebilecek durumda da yine de sıralı devreler tercih edilir. Çünkü çok daha az kaynak kullanarak daha stabil şekilde gerçeklemeye uygun devreler bu yöntem ile elde edilebilir.\n1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 module register( input [7:0] SW, input BTN, input CLEAR, output reg [7:0] LED ); always @(posedge BTN , posedge CLEAR) begin case (CLEAR) 1'b1: LED \u003c= 8'b00000000; default: LED \u003c=SW; endcase end endmodule Art-arda 4 tane 1 veya 4 tane 0 gelmesi durumunu tespit eden devrenin verilog kodu aşağıdaki gibidir. Bu devre tipi sıralı mantık devrelerine giriş niteliğinde bir örnektir. Bu devrenin kodu yazılırken ilkönce kağıt üzerinde yapılması gereken işlemler vardır. İlk olarak devrenin durumları çıkarılır. Mealy-Moore diagramı çizilerek durumlar arasındaki geçişler belirlenir ve eğer yapılabiliyorsa gerekli indirgemeler yapılır. Bu işlemlerin sonucuna göre aşağıdaki kod yazılabilir. always @(posedge clk or posedge reset) bu satır sayesinde her “clock” yükselen kenarında girişlerin değerlerine göre sistem sonraki duruma geçirilir.\n1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 `timescale 1ns / 1ps module FSM1( input x, input reset, input clk, output reg z ); reg q0,q1,q2; wire Q0,Q1,Q2,z_new; assign Q2 = x \u0026 q2 | x \u0026 q1 \u0026 q0; assign Q1 = (q1 \u0026 (~q0)) | ((~q2) \u0026 (~q1) \u0026 q0) | (x \u0026 (~q2) \u0026 (~q1)); assign Q0 = (x \u0026 (~q1)) | (x \u0026 (~q0) | (~q2)) \u0026 ((~q1) \u0026 (~q0)); assign z_new = ((~x) \u0026 q1 \u0026 (~q0)) | (x \u0026 q2 \u0026 q0); always @(posedge clk or posedge reset) begin if (reset) begin q0 \u003c= 0; q1 \u003c= 0; q2 \u003c= 0; end else begin q0 \u003c= Q0; q1 \u003c= Q1; q2 \u003c= Q2; z= z_new; end end endmodule ","wordCount":"1118","inLanguage":"en","image":"https://mozanunal.com/images/papermod-cover.png","datePublished":"2018-06-02T11:07:45Z","dateModified":"2018-06-02T11:07:45Z","author":{"@type":"Person","name":"M.Ozan Unal"},"mainEntityOfPage":{"@type":"WebPage","@id":"https://mozanunal.com/2018/06/veriloga-giris/"},"publisher":{"@type":"Organization","name":"mozanunal.com","logo":{"@type":"ImageObject","url":"https://mozanunal.com/favicon.ico"}}}</script></head><body id=top><script>localStorage.getItem("pref-theme")==="dark"?document.body.classList.add("dark"):localStorage.getItem("pref-theme")==="light"?document.body.classList.remove("dark"):window.matchMedia("(prefers-color-scheme: dark)").matches&&document.body.classList.add("dark")</script><header class=header><nav class=nav><div class=logo><a href=https://mozanunal.com/ accesskey=h title="mozanunal.com (Alt + H)">mozanunal.com</a><div class=logo-switches><button id=theme-toggle accesskey=t title="(Alt + T)" aria-label="Toggle theme">
<svg id="moon" width="24" height="18" viewBox="0 0 24 24" fill="none" stroke="currentColor" stroke-width="2" stroke-linecap="round" stroke-linejoin="round"><path d="M21 12.79A9 9 0 1111.21 3 7 7 0 0021 12.79z"/></svg>
<svg id="sun" width="24" height="18" viewBox="0 0 24 24" fill="none" stroke="currentColor" stroke-width="2" stroke-linecap="round" stroke-linejoin="round"><circle cx="12" cy="12" r="5"/><line x1="12" y1="1" x2="12" y2="3"/><line x1="12" y1="21" x2="12" y2="23"/><line x1="4.22" y1="4.22" x2="5.64" y2="5.64"/><line x1="18.36" y1="18.36" x2="19.78" y2="19.78"/><line x1="1" y1="12" x2="3" y2="12"/><line x1="21" y1="12" x2="23" y2="12"/><line x1="4.22" y1="19.78" x2="5.64" y2="18.36"/><line x1="18.36" y1="5.64" x2="19.78" y2="4.22"/></svg></button></div></div><ul id=menu><li><a href=https://mozanunal.com/posts/ title=Posts><span>Posts</span></a></li><li><a href=https://mozanunal.com/contact/ title=Contact><span>Contact</span></a></li><li><a href=https://github.com/mozanunal title=Github><span>Github</span>&nbsp;
<svg fill="none" shape-rendering="geometricPrecision" stroke="currentColor" stroke-linecap="round" stroke-linejoin="round" stroke-width="2.5" viewBox="0 0 24 24" height="12" width="12"><path d="M18 13v6a2 2 0 01-2 2H5a2 2 0 01-2-2V8a2 2 0 012-2h6"/><path d="M15 3h6v6"/><path d="M10 14 21 3"/></svg></a></li><li><a href="https://scholar.google.com/citations?user=u_HbXUUAAAAJ&amp;hl=en" title=GScholar><span>GScholar</span>&nbsp;
<svg fill="none" shape-rendering="geometricPrecision" stroke="currentColor" stroke-linecap="round" stroke-linejoin="round" stroke-width="2.5" viewBox="0 0 24 24" height="12" width="12"><path d="M18 13v6a2 2 0 01-2 2H5a2 2 0 01-2-2V8a2 2 0 012-2h6"/><path d="M15 3h6v6"/><path d="M10 14 21 3"/></svg></a></li></ul></nav></header><main class=main><article class=post-single><header class=post-header><div class=breadcrumbs><a href=https://mozanunal.com/>Home</a>&nbsp;»&nbsp;<a href=https://mozanunal.com/posts/>Posts</a></div><h1 class="post-title entry-hint-parent">[TR] Veriloga Giriş</h1><div class=post-meta><span title='2018-06-02 11:07:45 +0000 UTC'>June 2, 2018</span>&nbsp;·&nbsp;6 min&nbsp;·&nbsp;M.Ozan Unal&nbsp;|&nbsp;<a href=https://github.com/mozanunal/mozanunal.github.io/tree/master/content/posts/veriloga-giris.md rel="noopener noreferrer edit" target=_blank>Suggest Changes</a></div></header><div class=toc><details><summary accesskey=c title="(Alt + C)"><span class=details>Table of Contents</span></summary><div class=inner><ul><li><a href=#temel-kullan%c4%b1mlar aria-label="Temel Kullanımlar">Temel Kullanımlar</a><ul><li><a href=#aritmetik-operat%c3%b6r-kullanarak aria-label="Aritmetik Operatör Kullanarak">Aritmetik Operatör Kullanarak</a></li><li><a href=#lut-kullanarak aria-label="LUT Kullanarak">LUT Kullanarak</a></li><li><a href=#always-kullanarak aria-label="Always Kullanarak">Always Kullanarak</a></li><li><a href=#case-kullanarak aria-label="Case Kullanarak">Case Kullanarak</a></li></ul></li><li><a href=#modul-hiyerar%c5%9fisi aria-label="Modul Hiyerarşisi">Modul Hiyerarşisi</a></li><li><a href=#s%c4%b1ral%c4%b1-sequential-mant%c4%b1k-devreleri aria-label="Sıralı (Sequential) Mantık Devreleri">Sıralı (Sequential) Mantık Devreleri</a></li></ul></div></details></div><div class=post-content><p><strong>Herkes Merhabalar,</strong>
Bugün bir &ldquo;hardware description language&rdquo; olan verilog diline giriş yapmak istiyorum. Verilog sayısal dizaynda( ASIC ve FPGA ) kullanılan bir tanımlama dilidir. Verilog dilini Fpga programlamak için bir çok projede kullandım fakat ASIC dizayn konusunda bir tecrübem yok. Fpga programlarken öğrendiğim şeyleri farklı yazılarda paylaşmıştım. Bu yazı da o yazılardan biri diyebiliriz. Verilog ile alakalı daha ileri düzey şeylerden bahsedeceğim yazılar da gelecektir diye düşünüyorum.</p><p><img alt="ZYBO Fpga Geliştirme Kartı" loading=lazy src=/images/1527937147117.png></p><h3 id=temel-kullanımlar>Temel Kullanımlar<a hidden class=anchor aria-hidden=true href=#temel-kullanımlar>#</a></h3><p>İlk olarak basit mantık fonksiyonlarının verilog modüllerinin oluşturulmasıyla başlamak istiyorum. Bu fonksiyonları oluşturmak için bir kaç farklı seçeneğimiz var. Ben kısaca hepsinin üzerinden geçmek istiyorum. Bu yöntemlerin hepsine aşina olmak şu açıdan önemlidir: Her projede farklı zorluklar karşımıza çıkabilir. Bu zorluklardan en çok ortaya çıkanlardan biri kaynak yetersizliğidir. Kaynak yetersizliği farklı açılardan ortaya çıkabilir.</p><ul><li>Zamanlamanın yetersiz olması</li><li>Fpgadeki mantık kapılarının yeterli olmaması</li><li>Performansın yeterli olmaması
Bu 3 farklı dar boğaza göre farklı imlemantasyon yöntemini tercih etmeniz gerekebilir.</li></ul><h4 id=aritmetik-operatör-kullanarak>Aritmetik Operatör Kullanarak<a hidden class=anchor aria-hidden=true href=#aritmetik-operatör-kullanarak>#</a></h4><p>Aşağıdaki modül OR alan bir modül olarak tasarlanmıştır. Direk OR aritmetik oparatörü kullanarak aşağıdaki gibi oluşturulabilir. Burda dikkat çekmek istediğim ikinci şey bir modülün nasıl tanımlandığıdır. İlk olarak giriş ve çıkışlar tanımlanır. Bu modülde hepsi 1 bit olmak üzere 2 giriş 1 çıkış gereklidir. &ldquo;assign&rdquo; ile gerekli bağlantı yapılır. Hiç &ldquo;clock&rdquo; kullanılmadığı için kombinasyonel <strong>(combinational)</strong> bir modüldür.</p><div class=highlight><div class=chroma><table class=lntable><tr><td class=lntd><pre tabindex=0 class=chroma><code><span class=lnt>1
</span><span class=lnt>2
</span><span class=lnt>3
</span><span class=lnt>4
</span><span class=lnt>5
</span><span class=lnt>6
</span><span class=lnt>7
</span><span class=lnt>8
</span><span class=lnt>9
</span></code></pre></td><td class=lntd><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=line><span class=cl><span class=k>module</span> <span class=n>OR</span><span class=p>(</span>
</span></span><span class=line><span class=cl>    <span class=k>input</span> <span class=n>I1</span><span class=p>,</span>
</span></span><span class=line><span class=cl>    <span class=k>input</span> <span class=n>I2</span><span class=p>,</span>
</span></span><span class=line><span class=cl>    <span class=k>output</span> <span class=n>O</span>
</span></span><span class=line><span class=cl>    <span class=p>);</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>	<span class=k>assign</span> <span class=n>O</span> <span class=o>=</span> <span class=n>I1</span> <span class=o>|</span> <span class=n>I2</span><span class=p>;</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>endmodule</span>
</span></span></code></pre></td></tr></table></div></div><h4 id=lut-kullanarak>LUT Kullanarak<a hidden class=anchor aria-hidden=true href=#lut-kullanarak>#</a></h4><p>LUT, &ldquo;look up table&rdquo; teriminin kısaltmasıdır. FPGA bildiğiniz gibi verilog diliyle tasarladığımız ve zaman-kaynak sınırlamalarını aşmayan her türlü devrenin gerçeklenebildiği çip türüdür. Bu esnekliği uygulanabilir kılan FPGA yapısının en küçük birimlerindeki LUT&rsquo;lardır. Yani nasıl yazarsak yazalım kodu en son LUT dönüştürülüp devre üzerine öyle aktarılır. Verilog diliyle direk olarak LUT tanımlayarak da istediğimiz mantık fonksiyonunu gerçekleyebiliriz. Aşağıda EXNOR fonksiyonu LUT kullanılarak gerçeklenmiştir.</p><div class=highlight><div class=chroma><table class=lntable><tr><td class=lntd><pre tabindex=0 class=chroma><code><span class=lnt> 1
</span><span class=lnt> 2
</span><span class=lnt> 3
</span><span class=lnt> 4
</span><span class=lnt> 5
</span><span class=lnt> 6
</span><span class=lnt> 7
</span><span class=lnt> 8
</span><span class=lnt> 9
</span><span class=lnt>10
</span><span class=lnt>11
</span></code></pre></td><td class=lntd><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=line><span class=cl><span class=k>module</span> <span class=n>EXNOR</span><span class=p>(</span>
</span></span><span class=line><span class=cl>    <span class=k>input</span> <span class=n>I1</span><span class=p>,</span>
</span></span><span class=line><span class=cl>    <span class=k>input</span> <span class=n>I2</span><span class=p>,</span>
</span></span><span class=line><span class=cl>    <span class=k>output</span> <span class=n>O</span>
</span></span><span class=line><span class=cl>    <span class=p>);</span>
</span></span><span class=line><span class=cl><span class=n>LUT2</span> <span class=p>#(.</span><span class=n>INIT</span><span class=p>(</span><span class=mh>4</span><span class=mb>&#39;b1001</span><span class=p>)</span>
</span></span><span class=line><span class=cl>	<span class=p>)</span> <span class=n>LUT2_inst</span><span class=p>(</span>
</span></span><span class=line><span class=cl>	<span class=p>.</span><span class=n>O</span><span class=p>(</span><span class=n>O</span><span class=p>),</span> <span class=p>.</span><span class=n>I0</span><span class=p>(</span><span class=n>I1</span><span class=p>),</span> <span class=p>.</span><span class=n>I1</span><span class=p>(</span><span class=n>I2</span><span class=p>)</span>
</span></span><span class=line><span class=cl>	<span class=p>);</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>endmodule</span>
</span></span></code></pre></td></tr></table></div></div><h4 id=always-kullanarak>Always Kullanarak<a hidden class=anchor aria-hidden=true href=#always-kullanarak>#</a></h4><p>Always yapısı sadece belli durumlarda çalışan mantık devreleri yazmak için kullanıyoruz. Örneğin &ldquo;if&rdquo; için burada bir &ldquo;always&rdquo; yapısına ihtiyacımız oluyor.</p><div class=highlight><div class=chroma><table class=lntable><tr><td class=lntd><pre tabindex=0 class=chroma><code><span class=lnt> 1
</span><span class=lnt> 2
</span><span class=lnt> 3
</span><span class=lnt> 4
</span><span class=lnt> 5
</span><span class=lnt> 6
</span><span class=lnt> 7
</span><span class=lnt> 8
</span><span class=lnt> 9
</span><span class=lnt>10
</span><span class=lnt>11
</span><span class=lnt>12
</span><span class=lnt>13
</span><span class=lnt>14
</span><span class=lnt>15
</span><span class=lnt>16
</span><span class=lnt>17
</span><span class=lnt>18
</span><span class=lnt>19
</span><span class=lnt>20
</span><span class=lnt>21
</span><span class=lnt>22
</span><span class=lnt>23
</span><span class=lnt>24
</span><span class=lnt>25
</span><span class=lnt>26
</span><span class=lnt>27
</span><span class=lnt>28
</span><span class=lnt>29
</span><span class=lnt>30
</span><span class=lnt>31
</span><span class=lnt>32
</span><span class=lnt>33
</span><span class=lnt>34
</span><span class=lnt>35
</span><span class=lnt>36
</span><span class=lnt>37
</span><span class=lnt>38
</span><span class=lnt>39
</span><span class=lnt>40
</span></code></pre></td><td class=lntd><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=line><span class=cl><span class=k>module</span> <span class=n>NAND</span><span class=p>(</span>
</span></span><span class=line><span class=cl>    <span class=k>input</span> <span class=n>I1</span><span class=p>,</span>
</span></span><span class=line><span class=cl>    <span class=k>input</span> <span class=n>I2</span><span class=p>,</span>
</span></span><span class=line><span class=cl>    <span class=k>output</span> <span class=kt>reg</span> <span class=n>O</span>
</span></span><span class=line><span class=cl>    <span class=p>);</span>
</span></span><span class=line><span class=cl>	 
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>	<span class=k>always</span> <span class=p>@(</span> <span class=n>I1</span> <span class=k>or</span> <span class=n>I2</span> <span class=p>)</span>
</span></span><span class=line><span class=cl>		<span class=k>begin</span>
</span></span><span class=line><span class=cl>			<span class=k>if</span><span class=p>(</span> <span class=n>I1</span><span class=o>==</span><span class=mh>1</span> <span class=o>&amp;&amp;</span> <span class=n>I2</span><span class=o>==</span><span class=mh>1</span><span class=p>)</span>
</span></span><span class=line><span class=cl>				<span class=k>begin</span>
</span></span><span class=line><span class=cl>					<span class=n>O</span> <span class=o>&lt;=</span> <span class=mh>1</span><span class=mb>&#39;b0</span><span class=p>;</span>
</span></span><span class=line><span class=cl>				<span class=k>end</span>
</span></span><span class=line><span class=cl>			<span class=k>else</span>
</span></span><span class=line><span class=cl>				<span class=k>begin</span>
</span></span><span class=line><span class=cl>					<span class=n>O</span> <span class=o>&lt;=</span> <span class=mh>1</span><span class=mb>&#39;b1</span><span class=p>;</span>
</span></span><span class=line><span class=cl>				<span class=k>end</span>
</span></span><span class=line><span class=cl>		<span class=k>end</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>endmodule</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>module</span> <span class=n>NOR</span><span class=p>(</span>
</span></span><span class=line><span class=cl>    <span class=k>input</span> <span class=n>I1</span><span class=p>,</span>
</span></span><span class=line><span class=cl>    <span class=k>input</span> <span class=n>I2</span><span class=p>,</span>
</span></span><span class=line><span class=cl>    <span class=k>output</span> <span class=kt>reg</span> <span class=n>O</span>
</span></span><span class=line><span class=cl>    <span class=p>);</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>	<span class=k>always</span> <span class=p>@(</span> <span class=n>I1</span> <span class=k>or</span> <span class=n>I2</span> <span class=p>)</span>
</span></span><span class=line><span class=cl>		<span class=k>begin</span>
</span></span><span class=line><span class=cl>			<span class=k>if</span><span class=p>(</span> <span class=n>I1</span><span class=o>==</span><span class=mh>0</span> <span class=o>&amp;&amp;</span> <span class=n>I2</span><span class=o>==</span><span class=mh>0</span><span class=p>)</span>
</span></span><span class=line><span class=cl>				<span class=k>begin</span>
</span></span><span class=line><span class=cl>					<span class=n>O</span> <span class=o>&lt;=</span> <span class=mh>1</span><span class=mb>&#39;b1</span><span class=p>;</span>
</span></span><span class=line><span class=cl>				<span class=k>end</span>
</span></span><span class=line><span class=cl>			<span class=k>else</span>
</span></span><span class=line><span class=cl>				<span class=k>begin</span>
</span></span><span class=line><span class=cl>					<span class=n>O</span> <span class=o>&lt;=</span> <span class=mh>1</span><span class=mb>&#39;b0</span><span class=p>;</span>
</span></span><span class=line><span class=cl>				<span class=k>end</span>
</span></span><span class=line><span class=cl>		<span class=k>end</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>endmodule</span>
</span></span></code></pre></td></tr></table></div></div><h4 id=case-kullanarak>Case Kullanarak<a hidden class=anchor aria-hidden=true href=#case-kullanarak>#</a></h4><p>Case yapısı kullanarak aşağıdaki decoder kolayca gerçeklenebilir. Case kullanımı için de always yapısı gereklidir.</p><div class=highlight><div class=chroma><table class=lntable><tr><td class=lntd><pre tabindex=0 class=chroma><code><span class=lnt> 1
</span><span class=lnt> 2
</span><span class=lnt> 3
</span><span class=lnt> 4
</span><span class=lnt> 5
</span><span class=lnt> 6
</span><span class=lnt> 7
</span><span class=lnt> 8
</span><span class=lnt> 9
</span><span class=lnt>10
</span><span class=lnt>11
</span><span class=lnt>12
</span><span class=lnt>13
</span><span class=lnt>14
</span><span class=lnt>15
</span><span class=lnt>16
</span><span class=lnt>17
</span><span class=lnt>18
</span><span class=lnt>19
</span><span class=lnt>20
</span><span class=lnt>21
</span><span class=lnt>22
</span><span class=lnt>23
</span><span class=lnt>24
</span><span class=lnt>25
</span><span class=lnt>26
</span><span class=lnt>27
</span><span class=lnt>28
</span></code></pre></td><td class=lntd><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=line><span class=cl><span class=k>module</span> <span class=n>DECODER</span><span class=p>(</span>
</span></span><span class=line><span class=cl>	 <span class=k>input</span><span class=p>[</span><span class=mh>3</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span> <span class=n>IN</span><span class=p>,</span>
</span></span><span class=line><span class=cl>	 <span class=k>output</span> <span class=kt>reg</span> <span class=p>[</span><span class=mh>15</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span> <span class=n>OUT</span>
</span></span><span class=line><span class=cl>    <span class=p>);</span>
</span></span><span class=line><span class=cl>	
</span></span><span class=line><span class=cl><span class=k>always</span> <span class=p>@(</span><span class=o>*</span><span class=p>)</span>
</span></span><span class=line><span class=cl><span class=k>begin</span>	 
</span></span><span class=line><span class=cl>	<span class=k>case</span><span class=p>(</span><span class=n>IN</span><span class=p>)</span> 
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b0000</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0000000000000000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b0001</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0000000000000010</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b0010</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0000000000000100</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b0011</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0000000000001000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b0100</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0000000000010000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b0101</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0000000000100000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b0110</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0000000001000000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b0111</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0000000010000000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b1000</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0000000100000000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b1001</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0000001000000000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b1010</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0000010000000000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b1011</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0000100000000000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b1100</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0001000000000000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b1101</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0010000000000000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b1110</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b0100000000000000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=mh>4</span><span class=mb>&#39;b1111</span><span class=o>:</span> <span class=n>OUT</span><span class=o>&lt;=</span><span class=mh>16</span><span class=mb>&#39;b1000000000000000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=k>endcase</span>
</span></span><span class=line><span class=cl><span class=k>end</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>endmodule</span>
</span></span></code></pre></td></tr></table></div></div><h3 id=modul-hiyerarşisi>Modul Hiyerarşisi<a hidden class=anchor aria-hidden=true href=#modul-hiyerarşisi>#</a></h3><p>Önemli kullanımlardan biri de hiyerarşik modul yapısıdır. Modüller diğer modelleri alt modül olarak çağırabilir bu sayede işlevler birbirinden ayrıştırılır. Örneğin decoder oluşturulduğunda projenin kalanından ayrı olarak test edilir. Çalıştığından emin olunan bir alt parça sağlanmış olur.
Diger modulleri aşadaki gibi bir yazım kurallarıyla alt modul olarak çağırabilirsiniz. Modülün giriş ve çıkışlarını üst modüldeki kablolara bağlanmanız gerekir.</p><div class=highlight><div class=chroma><table class=lntable><tr><td class=lntd><pre tabindex=0 class=chroma><code><span class=lnt> 1
</span><span class=lnt> 2
</span><span class=lnt> 3
</span><span class=lnt> 4
</span><span class=lnt> 5
</span><span class=lnt> 6
</span><span class=lnt> 7
</span><span class=lnt> 8
</span><span class=lnt> 9
</span><span class=lnt>10
</span><span class=lnt>11
</span><span class=lnt>12
</span><span class=lnt>13
</span><span class=lnt>14
</span><span class=lnt>15
</span></code></pre></td><td class=lntd><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=line><span class=cl><span class=k>module</span> <span class=n>topmodule</span><span class=p>(</span>
</span></span><span class=line><span class=cl>	<span class=k>input</span> <span class=p>[</span><span class=mh>7</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span><span class=n>sw</span><span class=p>,</span>
</span></span><span class=line><span class=cl>	<span class=k>input</span> <span class=p>[</span><span class=mh>3</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span><span class=n>btn</span><span class=p>,</span>
</span></span><span class=line><span class=cl>	<span class=k>output</span> <span class=p>[</span><span class=mh>7</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span><span class=n>led</span><span class=p>,</span>
</span></span><span class=line><span class=cl>	<span class=k>output</span> <span class=p>[</span><span class=mh>6</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span><span class=n>seg</span><span class=p>,</span>
</span></span><span class=line><span class=cl>	<span class=k>output</span> <span class=n>dp</span><span class=p>,</span>
</span></span><span class=line><span class=cl>	<span class=k>output</span> <span class=p>[</span><span class=mh>3</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span><span class=n>an</span>
</span></span><span class=line><span class=cl>    <span class=p>);</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=n>DEMUX</span> <span class=n>demux1</span> <span class=p>(</span> <span class=p>.</span><span class=n>D</span><span class=p>(</span><span class=n>sw</span><span class=p>[</span><span class=mh>0</span><span class=p>]),</span> <span class=p>.</span><span class=n>S</span><span class=p>(</span><span class=n>btn</span><span class=p>[</span><span class=mh>1</span><span class=o>:</span><span class=mh>0</span><span class=p>]),</span> <span class=p>.</span><span class=n>O</span><span class=p>(</span><span class=n>led</span><span class=p>[</span><span class=mh>3</span><span class=o>:</span><span class=mh>0</span><span class=p>])</span> <span class=p>);</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>assign</span> <span class=n>an</span> <span class=o>=</span> <span class=mh>4</span><span class=mb>&#39;b1110</span><span class=p>;</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>endmodule</span>
</span></span></code></pre></td></tr></table></div></div><p>Aynı alt modülden farklı isimler vererek birden fazla oluşturabilirsiniz. Bu örnekte demux bir veya daha fazla kez oluşturulmuş başka alt modüller kullnarak yapılmıştır. Sonrasında da bu modül başka bir üst modülün parçası olabilir. Bu şekilde hiyerarşik bir yapı vardır.</p><div class=highlight><div class=chroma><table class=lntable><tr><td class=lntd><pre tabindex=0 class=chroma><code><span class=lnt> 1
</span><span class=lnt> 2
</span><span class=lnt> 3
</span><span class=lnt> 4
</span><span class=lnt> 5
</span><span class=lnt> 6
</span><span class=lnt> 7
</span><span class=lnt> 8
</span><span class=lnt> 9
</span><span class=lnt>10
</span><span class=lnt>11
</span><span class=lnt>12
</span><span class=lnt>13
</span><span class=lnt>14
</span><span class=lnt>15
</span><span class=lnt>16
</span><span class=lnt>17
</span><span class=lnt>18
</span><span class=lnt>19
</span><span class=lnt>20
</span><span class=lnt>21
</span><span class=lnt>22
</span><span class=lnt>23
</span><span class=lnt>24
</span><span class=lnt>25
</span><span class=lnt>26
</span><span class=lnt>27
</span><span class=lnt>28
</span></code></pre></td><td class=lntd><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=no>`timescale</span> <span class=mh>1</span><span class=n>ns</span> <span class=o>/</span> <span class=mh>1</span><span class=n>ps</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>module</span> <span class=n>DEMUX</span><span class=p>(</span>
</span></span><span class=line><span class=cl>	 <span class=k>input</span> <span class=n>D</span><span class=p>,</span>
</span></span><span class=line><span class=cl>	 <span class=k>input</span> <span class=p>[</span><span class=mh>1</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span> <span class=n>S</span><span class=p>,</span>
</span></span><span class=line><span class=cl>	 <span class=k>output</span> <span class=p>[</span><span class=mh>3</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span> <span class=n>O</span>
</span></span><span class=line><span class=cl>    <span class=p>);</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=kt>wire</span> <span class=n>W</span><span class=p>[</span><span class=mh>5</span><span class=o>:</span><span class=mh>0</span><span class=p>];</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=n>NOT</span> <span class=n>not1</span><span class=p>(.</span><span class=n>O</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>0</span><span class=p>]),.</span><span class=n>I</span><span class=p>(</span><span class=n>S</span><span class=p>[</span><span class=mh>0</span><span class=p>]));</span>
</span></span><span class=line><span class=cl><span class=n>NOT</span> <span class=n>not2</span><span class=p>(.</span><span class=n>O</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>1</span><span class=p>]),.</span><span class=n>I</span><span class=p>(</span><span class=n>S</span><span class=p>[</span><span class=mh>1</span><span class=p>]));</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=n>AND</span> <span class=n>and1</span><span class=p>(.</span><span class=n>O</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>2</span><span class=p>]),.</span><span class=n>I1</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>0</span><span class=p>]),.</span><span class=n>I2</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>1</span><span class=p>]));</span>
</span></span><span class=line><span class=cl><span class=n>AND</span> <span class=n>and2</span><span class=p>(.</span><span class=n>O</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>3</span><span class=p>]),.</span><span class=n>I1</span><span class=p>(</span><span class=n>S</span><span class=p>[</span><span class=mh>0</span><span class=p>]),.</span><span class=n>I2</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>1</span><span class=p>]));</span>
</span></span><span class=line><span class=cl><span class=n>AND</span> <span class=n>and3</span><span class=p>(.</span><span class=n>O</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>4</span><span class=p>]),.</span><span class=n>I1</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>0</span><span class=p>]),.</span><span class=n>I2</span><span class=p>(</span><span class=n>S</span><span class=p>[</span><span class=mh>1</span><span class=p>]));</span>
</span></span><span class=line><span class=cl><span class=n>AND</span> <span class=n>and4</span><span class=p>(.</span><span class=n>O</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>5</span><span class=p>]),.</span><span class=n>I1</span><span class=p>(</span><span class=n>S</span><span class=p>[</span><span class=mh>0</span><span class=p>]),.</span><span class=n>I2</span><span class=p>(</span><span class=n>S</span><span class=p>[</span><span class=mh>1</span><span class=p>]));</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=n>TRI</span> <span class=n>tri00</span><span class=p>(.</span><span class=n>O</span><span class=p>(</span><span class=n>O</span><span class=p>[</span><span class=mh>0</span><span class=p>]),.</span><span class=n>I</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>2</span><span class=p>]),.</span><span class=n>E</span><span class=p>(</span><span class=n>D</span><span class=p>));</span>
</span></span><span class=line><span class=cl><span class=n>TRI</span> <span class=n>tri01</span><span class=p>(.</span><span class=n>O</span><span class=p>(</span><span class=n>O</span><span class=p>[</span><span class=mh>1</span><span class=p>]),.</span><span class=n>I</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>3</span><span class=p>]),.</span><span class=n>E</span><span class=p>(</span><span class=n>D</span><span class=p>));</span>
</span></span><span class=line><span class=cl><span class=n>TRI</span> <span class=n>tri10</span><span class=p>(.</span><span class=n>O</span><span class=p>(</span><span class=n>O</span><span class=p>[</span><span class=mh>2</span><span class=p>]),.</span><span class=n>I</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>4</span><span class=p>]),.</span><span class=n>E</span><span class=p>(</span><span class=n>D</span><span class=p>));</span>
</span></span><span class=line><span class=cl><span class=n>TRI</span> <span class=n>tri11</span><span class=p>(.</span><span class=n>O</span><span class=p>(</span><span class=n>O</span><span class=p>[</span><span class=mh>3</span><span class=p>]),.</span><span class=n>I</span><span class=p>(</span><span class=n>W</span><span class=p>[</span><span class=mh>5</span><span class=p>]),.</span><span class=n>E</span><span class=p>(</span><span class=n>D</span><span class=p>));</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>endmodule</span>
</span></span></code></pre></td></tr></table></div></div><h3 id=sıralı-sequential-mantık-devreleri>Sıralı (Sequential) Mantık Devreleri<a hidden class=anchor aria-hidden=true href=#sıralı-sequential-mantık-devreleri>#</a></h3><p>Sayısal devrelerin olmazsa olmazlarından biri <strong>&ldquo;clock&rdquo;</strong> sinyalidir. Peki neden böyle bir şeye ihtiyaç duyulur ? Devrelerde gerçeklenmek istenen işlevler genellikle belli durumların olduğu ve zamana bağlı olarak ard arda belli durumların birbini takip etmesiyle çalışan sistemlerdir. Çoğu durum tek bir kombinasyonel devre olarak gerçeklenemez. Bir çok gerçeklenebilecek durumda da yine de sıralı devreler tercih edilir. Çünkü çok daha az kaynak kullanarak daha stabil şekilde gerçeklemeye uygun devreler bu yöntem ile elde edilebilir.</p><div class=highlight><div class=chroma><table class=lntable><tr><td class=lntd><pre tabindex=0 class=chroma><code><span class=lnt> 1
</span><span class=lnt> 2
</span><span class=lnt> 3
</span><span class=lnt> 4
</span><span class=lnt> 5
</span><span class=lnt> 6
</span><span class=lnt> 7
</span><span class=lnt> 8
</span><span class=lnt> 9
</span><span class=lnt>10
</span><span class=lnt>11
</span><span class=lnt>12
</span><span class=lnt>13
</span><span class=lnt>14
</span><span class=lnt>15
</span><span class=lnt>16
</span><span class=lnt>17
</span><span class=lnt>18
</span><span class=lnt>19
</span></code></pre></td><td class=lntd><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=line><span class=cl><span class=k>module</span> <span class=n>register</span><span class=p>(</span>
</span></span><span class=line><span class=cl><span class=k>input</span> <span class=p>[</span><span class=mh>7</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span> <span class=n>SW</span><span class=p>,</span>
</span></span><span class=line><span class=cl><span class=k>input</span> <span class=n>BTN</span><span class=p>,</span>
</span></span><span class=line><span class=cl><span class=k>input</span> <span class=n>CLEAR</span><span class=p>,</span>
</span></span><span class=line><span class=cl><span class=k>output</span> <span class=kt>reg</span> <span class=p>[</span><span class=mh>7</span><span class=o>:</span><span class=mh>0</span><span class=p>]</span> <span class=n>LED</span>
</span></span><span class=line><span class=cl>	<span class=p>);</span>
</span></span><span class=line><span class=cl>	
</span></span><span class=line><span class=cl>	
</span></span><span class=line><span class=cl><span class=k>always</span> <span class=p>@(</span><span class=k>posedge</span> <span class=n>BTN</span> <span class=p>,</span> <span class=k>posedge</span> <span class=n>CLEAR</span><span class=p>)</span> 
</span></span><span class=line><span class=cl><span class=k>begin</span>
</span></span><span class=line><span class=cl>	<span class=k>case</span> <span class=p>(</span><span class=n>CLEAR</span><span class=p>)</span>
</span></span><span class=line><span class=cl>	<span class=mh>1</span><span class=mb>&#39;b1</span><span class=o>:</span> <span class=n>LED</span> <span class=o>&lt;=</span> <span class=mh>8</span><span class=mb>&#39;b00000000</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=k>default</span><span class=o>:</span> <span class=n>LED</span> <span class=o>&lt;=</span><span class=n>SW</span><span class=p>;</span>
</span></span><span class=line><span class=cl>	<span class=k>endcase</span>
</span></span><span class=line><span class=cl><span class=k>end</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>	
</span></span><span class=line><span class=cl><span class=k>endmodule</span>
</span></span></code></pre></td></tr></table></div></div><p>Art-arda 4 tane 1 veya 4 tane 0 gelmesi durumunu tespit eden devrenin verilog kodu aşağıdaki gibidir. Bu devre tipi sıralı mantık devrelerine giriş niteliğinde bir örnektir. Bu devrenin kodu yazılırken ilkönce kağıt üzerinde yapılması gereken işlemler vardır. İlk olarak devrenin durumları çıkarılır. Mealy-Moore diagramı çizilerek durumlar arasındaki geçişler belirlenir ve eğer yapılabiliyorsa gerekli indirgemeler yapılır. Bu işlemlerin sonucuna göre aşağıdaki kod yazılabilir. <code>always @(posedge clk or posedge reset) </code>bu satır sayesinde her &ldquo;clock&rdquo; yükselen kenarında girişlerin değerlerine göre sistem sonraki duruma geçirilir.</p><div class=highlight><div class=chroma><table class=lntable><tr><td class=lntd><pre tabindex=0 class=chroma><code><span class=lnt> 1
</span><span class=lnt> 2
</span><span class=lnt> 3
</span><span class=lnt> 4
</span><span class=lnt> 5
</span><span class=lnt> 6
</span><span class=lnt> 7
</span><span class=lnt> 8
</span><span class=lnt> 9
</span><span class=lnt>10
</span><span class=lnt>11
</span><span class=lnt>12
</span><span class=lnt>13
</span><span class=lnt>14
</span><span class=lnt>15
</span><span class=lnt>16
</span><span class=lnt>17
</span><span class=lnt>18
</span><span class=lnt>19
</span><span class=lnt>20
</span><span class=lnt>21
</span><span class=lnt>22
</span><span class=lnt>23
</span><span class=lnt>24
</span><span class=lnt>25
</span><span class=lnt>26
</span><span class=lnt>27
</span><span class=lnt>28
</span><span class=lnt>29
</span><span class=lnt>30
</span><span class=lnt>31
</span><span class=lnt>32
</span><span class=lnt>33
</span><span class=lnt>34
</span><span class=lnt>35
</span><span class=lnt>36
</span><span class=lnt>37
</span><span class=lnt>38
</span><span class=lnt>39
</span><span class=lnt>40
</span></code></pre></td><td class=lntd><pre tabindex=0 class=chroma><code class=language-verilog data-lang=verilog><span class=line><span class=cl><span class=no>`timescale</span> <span class=mh>1</span><span class=n>ns</span> <span class=o>/</span> <span class=mh>1</span><span class=n>ps</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>module</span> <span class=n>FSM1</span><span class=p>(</span>
</span></span><span class=line><span class=cl>    <span class=k>input</span> <span class=n>x</span><span class=p>,</span>
</span></span><span class=line><span class=cl>	 <span class=k>input</span> <span class=n>reset</span><span class=p>,</span>
</span></span><span class=line><span class=cl>	 <span class=k>input</span> <span class=n>clk</span><span class=p>,</span>
</span></span><span class=line><span class=cl>    <span class=k>output</span> <span class=kt>reg</span> <span class=n>z</span>
</span></span><span class=line><span class=cl>    <span class=p>);</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=kt>reg</span> <span class=n>q0</span><span class=p>,</span><span class=n>q1</span><span class=p>,</span><span class=n>q2</span><span class=p>;</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=kt>wire</span> <span class=n>Q0</span><span class=p>,</span><span class=n>Q1</span><span class=p>,</span><span class=n>Q2</span><span class=p>,</span><span class=n>z_new</span><span class=p>;</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>assign</span> <span class=n>Q2</span> <span class=o>=</span> <span class=n>x</span> <span class=o>&amp;</span> <span class=n>q2</span> <span class=o>|</span> <span class=n>x</span> <span class=o>&amp;</span> <span class=n>q1</span> <span class=o>&amp;</span> <span class=n>q0</span><span class=p>;</span> 
</span></span><span class=line><span class=cl><span class=k>assign</span> <span class=n>Q1</span> <span class=o>=</span> <span class=p>(</span><span class=n>q1</span> <span class=o>&amp;</span> <span class=p>(</span><span class=o>~</span><span class=n>q0</span><span class=p>))</span> <span class=o>|</span> <span class=p>((</span><span class=o>~</span><span class=n>q2</span><span class=p>)</span> <span class=o>&amp;</span> <span class=p>(</span><span class=o>~</span><span class=n>q1</span><span class=p>)</span> <span class=o>&amp;</span> <span class=n>q0</span><span class=p>)</span> <span class=o>|</span> <span class=p>(</span><span class=n>x</span> <span class=o>&amp;</span>  <span class=p>(</span><span class=o>~</span><span class=n>q2</span><span class=p>)</span>  <span class=o>&amp;</span> <span class=p>(</span><span class=o>~</span><span class=n>q1</span><span class=p>));</span>  
</span></span><span class=line><span class=cl><span class=k>assign</span> <span class=n>Q0</span> <span class=o>=</span> <span class=p>(</span><span class=n>x</span>  <span class=o>&amp;</span> <span class=p>(</span><span class=o>~</span><span class=n>q1</span><span class=p>))</span> <span class=o>|</span> <span class=p>(</span><span class=n>x</span> <span class=o>&amp;</span> <span class=p>(</span><span class=o>~</span><span class=n>q0</span><span class=p>)</span> <span class=o>|</span> <span class=p>(</span><span class=o>~</span><span class=n>q2</span><span class=p>))</span> <span class=o>&amp;</span> <span class=p>((</span><span class=o>~</span><span class=n>q1</span><span class=p>)</span> <span class=o>&amp;</span> <span class=p>(</span><span class=o>~</span><span class=n>q0</span><span class=p>));</span>
</span></span><span class=line><span class=cl><span class=k>assign</span> <span class=n>z_new</span>  <span class=o>=</span> <span class=p>((</span><span class=o>~</span><span class=n>x</span><span class=p>)</span> <span class=o>&amp;</span> <span class=n>q1</span> <span class=o>&amp;</span> <span class=p>(</span><span class=o>~</span><span class=n>q0</span><span class=p>))</span> <span class=o>|</span> <span class=p>(</span><span class=n>x</span> <span class=o>&amp;</span> <span class=n>q2</span> <span class=o>&amp;</span> <span class=n>q0</span><span class=p>);</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>always</span> <span class=p>@(</span><span class=k>posedge</span> <span class=n>clk</span> <span class=k>or</span> <span class=k>posedge</span> <span class=n>reset</span><span class=p>)</span> 
</span></span><span class=line><span class=cl>	<span class=k>begin</span>
</span></span><span class=line><span class=cl>		<span class=k>if</span> <span class=p>(</span><span class=n>reset</span><span class=p>)</span>
</span></span><span class=line><span class=cl>		<span class=k>begin</span>
</span></span><span class=line><span class=cl>			<span class=n>q0</span> <span class=o>&lt;=</span> <span class=mh>0</span><span class=p>;</span>
</span></span><span class=line><span class=cl>			<span class=n>q1</span> <span class=o>&lt;=</span> <span class=mh>0</span><span class=p>;</span>
</span></span><span class=line><span class=cl>			<span class=n>q2</span> <span class=o>&lt;=</span> <span class=mh>0</span><span class=p>;</span>
</span></span><span class=line><span class=cl>			 
</span></span><span class=line><span class=cl>		<span class=k>end</span>
</span></span><span class=line><span class=cl>		<span class=k>else</span>
</span></span><span class=line><span class=cl>		<span class=k>begin</span>
</span></span><span class=line><span class=cl>			<span class=n>q0</span> <span class=o>&lt;=</span> <span class=n>Q0</span><span class=p>;</span>
</span></span><span class=line><span class=cl>			<span class=n>q1</span> <span class=o>&lt;=</span> <span class=n>Q1</span><span class=p>;</span>
</span></span><span class=line><span class=cl>			<span class=n>q2</span> <span class=o>&lt;=</span> <span class=n>Q2</span><span class=p>;</span>
</span></span><span class=line><span class=cl>			<span class=n>z</span><span class=o>=</span> <span class=n>z_new</span><span class=p>;</span>
</span></span><span class=line><span class=cl>		<span class=k>end</span>
</span></span><span class=line><span class=cl>	<span class=k>end</span>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl>
</span></span><span class=line><span class=cl><span class=k>endmodule</span>
</span></span></code></pre></td></tr></table></div></div></div><footer class=post-footer><ul class=post-tags><li><a href=https://mozanunal.com/tags/electronics/>Electronics</a></li><li><a href=https://mozanunal.com/tags/verilog/>Verilog</a></li><li><a href=https://mozanunal.com/tags/fpga/>FPGA</a></li></ul><nav class=paginav><a class=prev href=https://mozanunal.com/2018/07/termux/><span class=title>« Prev</span><br><span>[TR] Android Terminal Emülatörü: Termux</span>
</a><a class=next href=https://mozanunal.com/2018/04/google-docs-data-collection/><span class=title>Next »</span><br><span>[TR] En Basit IOT Bulut Sistemi: Google Forms</span></a></nav><ul class=share-buttons><li><a target=_blank rel="noopener noreferrer" aria-label="share [TR] Veriloga Giriş on x" href="https://x.com/intent/tweet/?text=%5bTR%5d%20Veriloga%20Giri%c5%9f&amp;url=https%3a%2f%2fmozanunal.com%2f2018%2f06%2fveriloga-giris%2f&amp;hashtags=Electronics%2cverilog%2cFPGA"><svg viewBox="0 0 512 512" height="30" width="30" fill="currentColor"><path d="M512 62.554V449.446C512 483.97 483.97 512 449.446 512H62.554C28.03 512 0 483.97.0 449.446V62.554C0 28.03 28.029.0 62.554.0H449.446C483.971.0 512 28.03 512 62.554zM269.951 190.75 182.567 75.216H56L207.216 272.95 63.9 436.783h61.366L235.9 310.383l96.667 126.4H456L298.367 228.367l134-153.151H371.033zM127.633 110h36.468l219.38 290.065H349.5z"/></svg></a></li><li><a target=_blank rel="noopener noreferrer" aria-label="share [TR] Veriloga Giriş on linkedin" href="https://www.linkedin.com/shareArticle?mini=true&amp;url=https%3a%2f%2fmozanunal.com%2f2018%2f06%2fveriloga-giris%2f&amp;title=%5bTR%5d%20Veriloga%20Giri%c5%9f&amp;summary=%5bTR%5d%20Veriloga%20Giri%c5%9f&amp;source=https%3a%2f%2fmozanunal.com%2f2018%2f06%2fveriloga-giris%2f"><svg viewBox="0 0 512 512" height="30" width="30" fill="currentColor"><path d="M449.446.0C483.971.0 512 28.03 512 62.554v386.892C512 483.97 483.97 512 449.446 512H62.554c-34.524.0-62.554-28.03-62.554-62.554V62.554c0-34.524 28.029-62.554 62.554-62.554h386.892zM160.461 423.278V197.561h-75.04v225.717h75.04zm270.539.0V293.839c0-69.333-37.018-101.586-86.381-101.586-39.804.0-57.634 21.891-67.617 37.266v-31.958h-75.021c.995 21.181.0 225.717.0 225.717h75.02V297.222c0-6.748.486-13.492 2.474-18.315 5.414-13.475 17.767-27.434 38.494-27.434 27.135.0 38.007 20.707 38.007 51.037v120.768H431zM123.448 88.722C97.774 88.722 81 105.601 81 127.724c0 21.658 16.264 39.002 41.455 39.002h.484c26.165.0 42.452-17.344 42.452-39.002-.485-22.092-16.241-38.954-41.943-39.002z"/></svg></a></li><li><a target=_blank rel="noopener noreferrer" aria-label="share [TR] Veriloga Giriş on reddit" href="https://reddit.com/submit?url=https%3a%2f%2fmozanunal.com%2f2018%2f06%2fveriloga-giris%2f&title=%5bTR%5d%20Veriloga%20Giri%c5%9f"><svg viewBox="0 0 512 512" height="30" width="30" fill="currentColor"><path d="M449.446.0C483.971.0 512 28.03 512 62.554v386.892C512 483.97 483.97 512 449.446 512H62.554c-34.524.0-62.554-28.03-62.554-62.554V62.554c0-34.524 28.029-62.554 62.554-62.554h386.892zM446 265.638c0-22.964-18.616-41.58-41.58-41.58-11.211.0-21.361 4.457-28.841 11.666-28.424-20.508-67.586-33.757-111.204-35.278l18.941-89.121 61.884 13.157c.756 15.734 13.642 28.29 29.56 28.29 16.407.0 29.706-13.299 29.706-29.701.0-16.403-13.299-29.702-29.706-29.702-11.666.0-21.657 6.792-26.515 16.578l-69.105-14.69c-1.922-.418-3.939-.042-5.585 1.036-1.658 1.073-2.811 2.761-3.224 4.686l-21.152 99.438c-44.258 1.228-84.046 14.494-112.837 35.232-7.468-7.164-17.589-11.591-28.757-11.591-22.965.0-41.585 18.616-41.585 41.58.0 16.896 10.095 31.41 24.568 37.918-.639 4.135-.99 8.328-.99 12.576.0 63.977 74.469 115.836 166.33 115.836s166.334-51.859 166.334-115.836c0-4.218-.347-8.387-.977-12.493 14.564-6.47 24.735-21.034 24.735-38.001zM326.526 373.831c-20.27 20.241-59.115 21.816-70.534 21.816-11.428.0-50.277-1.575-70.522-21.82-3.007-3.008-3.007-7.882.0-10.889 3.003-2.999 7.882-3.003 10.885.0 12.777 12.781 40.11 17.317 59.637 17.317 19.522.0 46.86-4.536 59.657-17.321 3.016-2.999 7.886-2.995 10.885.008 3.008 3.011 3.003 7.882-.008 10.889zm-5.23-48.781c-16.373.0-29.701-13.324-29.701-29.698.0-16.381 13.328-29.714 29.701-29.714 16.378.0 29.706 13.333 29.706 29.714.0 16.374-13.328 29.698-29.706 29.698zM160.91 295.348c0-16.381 13.328-29.71 29.714-29.71 16.369.0 29.689 13.329 29.689 29.71.0 16.373-13.32 29.693-29.689 29.693-16.386.0-29.714-13.32-29.714-29.693z"/></svg></a></li><li><a target=_blank rel="noopener noreferrer" aria-label="share [TR] Veriloga Giriş on facebook" href="https://facebook.com/sharer/sharer.php?u=https%3a%2f%2fmozanunal.com%2f2018%2f06%2fveriloga-giris%2f"><svg viewBox="0 0 512 512" height="30" width="30" fill="currentColor"><path d="M449.446.0C483.971.0 512 28.03 512 62.554v386.892C512 483.97 483.97 512 449.446 512H342.978V319.085h66.6l12.672-82.621h-79.272v-53.617c0-22.603 11.073-44.636 46.58-44.636H425.6v-70.34s-32.71-5.582-63.982-5.582c-65.288.0-107.96 39.569-107.96 111.204v62.971h-72.573v82.621h72.573V512h-191.104c-34.524.0-62.554-28.03-62.554-62.554V62.554c0-34.524 28.029-62.554 62.554-62.554h386.892z"/></svg></a></li><li><a target=_blank rel="noopener noreferrer" aria-label="share [TR] Veriloga Giriş on whatsapp" href="https://api.whatsapp.com/send?text=%5bTR%5d%20Veriloga%20Giri%c5%9f%20-%20https%3a%2f%2fmozanunal.com%2f2018%2f06%2fveriloga-giris%2f"><svg viewBox="0 0 512 512" height="30" width="30" fill="currentColor"><path d="M449.446.0C483.971.0 512 28.03 512 62.554v386.892C512 483.97 483.97 512 449.446 512H62.554c-34.524.0-62.554-28.03-62.554-62.554V62.554c0-34.524 28.029-62.554 62.554-62.554h386.892zm-58.673 127.703c-33.842-33.881-78.847-52.548-126.798-52.568-98.799.0-179.21 80.405-179.249 179.234-.013 31.593 8.241 62.428 23.927 89.612l-25.429 92.884 95.021-24.925c26.181 14.28 55.659 21.807 85.658 21.816h.074c98.789.0 179.206-80.413 179.247-179.243.018-47.895-18.61-92.93-52.451-126.81zM263.976 403.485h-.06c-26.734-.01-52.954-7.193-75.828-20.767l-5.441-3.229-56.386 14.792 15.05-54.977-3.542-5.637c-14.913-23.72-22.791-51.136-22.779-79.287.033-82.142 66.867-148.971 149.046-148.971 39.793.014 77.199 15.531 105.329 43.692 28.128 28.16 43.609 65.592 43.594 105.4-.034 82.149-66.866 148.983-148.983 148.984zm81.721-111.581c-4.479-2.242-26.499-13.075-30.604-14.571-4.105-1.495-7.091-2.241-10.077 2.241-2.986 4.483-11.569 14.572-14.182 17.562-2.612 2.988-5.225 3.364-9.703 1.12-4.479-2.241-18.91-6.97-36.017-22.23C231.8 264.15 222.81 249.484 220.198 245s-.279-6.908 1.963-9.14c2.016-2.007 4.48-5.232 6.719-7.847 2.24-2.615 2.986-4.484 4.479-7.472 1.493-2.99.747-5.604-.374-7.846-1.119-2.241-10.077-24.288-13.809-33.256-3.635-8.733-7.327-7.55-10.077-7.688-2.609-.13-5.598-.158-8.583-.158-2.986.0-7.839 1.121-11.944 5.604-4.105 4.484-15.675 15.32-15.675 37.364.0 22.046 16.048 43.342 18.287 46.332 2.24 2.99 31.582 48.227 76.511 67.627 10.685 4.615 19.028 7.371 25.533 9.434 10.728 3.41 20.492 2.929 28.209 1.775 8.605-1.285 26.499-10.833 30.231-21.295 3.732-10.464 3.732-19.431 2.612-21.298-1.119-1.869-4.105-2.99-8.583-5.232z"/></svg></a></li><li><a target=_blank rel="noopener noreferrer" aria-label="share [TR] Veriloga Giriş on telegram" href="https://telegram.me/share/url?text=%5bTR%5d%20Veriloga%20Giri%c5%9f&amp;url=https%3a%2f%2fmozanunal.com%2f2018%2f06%2fveriloga-giris%2f"><svg viewBox="2 2 28 28" height="30" width="30" fill="currentColor"><path d="M26.49 29.86H5.5a3.37 3.37.0 01-2.47-1 3.35 3.35.0 01-1-2.47V5.48A3.36 3.36.0 013 3 3.37 3.37.0 015.5 2h21A3.38 3.38.0 0129 3a3.36 3.36.0 011 2.46V26.37a3.35 3.35.0 01-1 2.47 3.38 3.38.0 01-2.51 1.02zm-5.38-6.71a.79.79.0 00.85-.66L24.73 9.24a.55.55.0 00-.18-.46.62.62.0 00-.41-.17q-.08.0-16.53 6.11a.59.59.0 00-.41.59.57.57.0 00.43.52l4 1.24 1.61 4.83a.62.62.0 00.63.43.56.56.0 00.4-.17L16.54 20l4.09 3A.9.9.0 0021.11 23.15zM13.8 20.71l-1.21-4q8.72-5.55 8.78-5.55c.15.0.23.0.23.16a.18.18.0 010 .06s-2.51 2.3-7.52 6.8z"/></svg></a></li><li><a target=_blank rel="noopener noreferrer" aria-label="share [TR] Veriloga Giriş on ycombinator" href="https://news.ycombinator.com/submitlink?t=%5bTR%5d%20Veriloga%20Giri%c5%9f&u=https%3a%2f%2fmozanunal.com%2f2018%2f06%2fveriloga-giris%2f"><svg width="30" height="30" viewBox="0 0 512 512" fill="currentColor"><path d="M449.446.0C483.971.0 512 28.03 512 62.554V449.446C512 483.97 483.97 512 449.446 512H62.554C28.03 512 0 483.97.0 449.446V62.554C0 28.03 28.029.0 62.554.0H449.446zM183.8767 87.9921h-62.034L230.6673 292.4508V424.0079h50.6655V292.4508L390.1575 87.9921H328.1233L256 238.2489z"/></svg></a></li></ul></footer></article></main><footer class=footer><span>© mozanunal</span> ·
<span>Powered by
<a href=https://gohugo.io/ rel="noopener noreferrer" target=_blank>Hugo</a> &
<a href=https://github.com/adityatelange/hugo-PaperMod/ rel=noopener target=_blank>PaperMod</a></span></footer><a href=#top aria-label="go to top" title="Go to Top (Alt + G)" class=top-link id=top-link accesskey=g><svg viewBox="0 0 12 6" fill="currentColor"><path d="M12 6H0l6-6z"/></svg>
</a><script>let menu=document.getElementById("menu");menu&&(menu.scrollLeft=localStorage.getItem("menu-scroll-position"),menu.onscroll=function(){localStorage.setItem("menu-scroll-position",menu.scrollLeft)}),document.querySelectorAll('a[href^="#"]').forEach(e=>{e.addEventListener("click",function(e){e.preventDefault();var t=this.getAttribute("href").substr(1);window.matchMedia("(prefers-reduced-motion: reduce)").matches?document.querySelector(`[id='${decodeURIComponent(t)}']`).scrollIntoView():document.querySelector(`[id='${decodeURIComponent(t)}']`).scrollIntoView({behavior:"smooth"}),t==="top"?history.replaceState(null,null," "):history.pushState(null,null,`#${t}`)})})</script><script>var mybutton=document.getElementById("top-link");window.onscroll=function(){document.body.scrollTop>800||document.documentElement.scrollTop>800?(mybutton.style.visibility="visible",mybutton.style.opacity="1"):(mybutton.style.visibility="hidden",mybutton.style.opacity="0")}</script><script>document.getElementById("theme-toggle").addEventListener("click",()=>{document.body.className.includes("dark")?(document.body.classList.remove("dark"),localStorage.setItem("pref-theme","light")):(document.body.classList.add("dark"),localStorage.setItem("pref-theme","dark"))})</script><script>document.querySelectorAll("pre > code").forEach(e=>{const n=e.parentNode.parentNode,t=document.createElement("button");t.classList.add("copy-code"),t.innerHTML="copy";function s(){t.innerHTML="copied!",setTimeout(()=>{t.innerHTML="copy"},2e3)}t.addEventListener("click",t=>{if("clipboard"in navigator){navigator.clipboard.writeText(e.textContent),s();return}const n=document.createRange();n.selectNodeContents(e);const o=window.getSelection();o.removeAllRanges(),o.addRange(n);try{document.execCommand("copy"),s()}catch{}o.removeRange(n)}),n.classList.contains("highlight")?n.appendChild(t):n.parentNode.firstChild==n||(e.parentNode.parentNode.parentNode.parentNode.parentNode.nodeName=="TABLE"?e.parentNode.parentNode.parentNode.parentNode.parentNode.appendChild(t):e.parentNode.appendChild(t))})</script></body></html>