TimeQuest Timing Analyzer report for teste
Mon Jul 31 15:40:45 2017
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock_50MHz'
 13. Slow 1200mV 85C Model Hold: 'clock_50MHz'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock_50MHz'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock_50MHz'
 27. Slow 1200mV 0C Model Hold: 'clock_50MHz'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock_50MHz'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock_50MHz'
 40. Fast 1200mV 0C Model Hold: 'clock_50MHz'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock_50MHz'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; teste                                                             ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE30F23C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; clock_50MHz ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_50MHz } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; 297.53 MHz ; 250.0 MHz       ; clock_50MHz ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_50MHz ; -2.361 ; -105.046      ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clock_50MHz ; 0.393 ; 0.000         ;
+-------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; clock_50MHz ; -3.000 ; -87.810                    ;
+-------------+--------+----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_50MHz'                                                                                                                             ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.361 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.285      ;
; -2.356 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.280      ;
; -2.356 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.280      ;
; -2.356 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.280      ;
; -2.356 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.280      ;
; -2.355 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.279      ;
; -2.350 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.274      ;
; -2.350 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.274      ;
; -2.350 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.274      ;
; -2.350 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.274      ;
; -2.255 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.179      ;
; -2.253 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.177      ;
; -2.248 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.172      ;
; -2.248 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.172      ;
; -2.248 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.172      ;
; -2.248 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.172      ;
; -2.237 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.161      ;
; -2.232 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.156      ;
; -2.232 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.156      ;
; -2.232 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.156      ;
; -2.232 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.156      ;
; -2.225 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.149      ;
; -2.171 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.095      ;
; -2.166 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.090      ;
; -2.166 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.090      ;
; -2.166 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.090      ;
; -2.166 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.090      ;
; -2.151 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.075      ;
; -2.151 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.075      ;
; -2.151 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.075      ;
; -2.151 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.075      ;
; -2.139 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 3.063      ;
; -2.134 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 3.059      ;
; -2.134 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 3.059      ;
; -2.128 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 3.053      ;
; -2.128 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 3.053      ;
; -2.127 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 3.052      ;
; -2.068 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.992      ;
; -2.066 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.990      ;
; -2.063 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.987      ;
; -2.063 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.987      ;
; -2.063 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.987      ;
; -2.063 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.987      ;
; -2.061 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.985      ;
; -2.061 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.985      ;
; -2.061 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.985      ;
; -2.061 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.985      ;
; -2.034 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.959      ;
; -2.034 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.959      ;
; -2.026 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.951      ;
; -2.026 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.951      ;
; -2.010 ; uart:ut|rx:recebe|contador[2]              ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.935      ;
; -2.010 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.935      ;
; -2.010 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.935      ;
; -2.004 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.929      ;
; -2.004 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.929      ;
; -1.968 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.893      ;
; -1.968 ; uart:ut|rx:recebe|estado.10                ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.893      ;
; -1.966 ; uart:ut|rx:recebe|amostra_dado[1]          ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.890      ;
; -1.953 ; uart:ut|tx:transmissao|contador[1]         ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.090     ; 2.861      ;
; -1.944 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.869      ;
; -1.944 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.869      ;
; -1.935 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.859      ;
; -1.930 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.854      ;
; -1.930 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.854      ;
; -1.930 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.854      ;
; -1.930 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.854      ;
; -1.929 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[1]          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.854      ;
; -1.928 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.852      ;
; -1.928 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.852      ;
; -1.928 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.852      ;
; -1.928 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.852      ;
; -1.927 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[2]          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.852      ;
; -1.927 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[3]          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.852      ;
; -1.918 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.843      ;
; -1.918 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.843      ;
; -1.904 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[10] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.829      ;
; -1.900 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.072     ; 2.826      ;
; -1.900 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.072     ; 2.826      ;
; -1.889 ; uart:ut|rx:recebe|estado.11                ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.813      ;
; -1.881 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.336      ; 3.215      ;
; -1.850 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.336      ; 3.184      ;
; -1.848 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.091     ; 2.755      ;
; -1.841 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.766      ;
; -1.841 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.766      ;
; -1.839 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.764      ;
; -1.839 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.073     ; 2.764      ;
; -1.835 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.362      ; 3.195      ;
; -1.835 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.362      ; 3.195      ;
; -1.835 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.362      ; 3.195      ;
; -1.835 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.362      ; 3.195      ;
; -1.835 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[4]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.362      ; 3.195      ;
; -1.835 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[5]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.362      ; 3.195      ;
; -1.835 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[6]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.362      ; 3.195      ;
; -1.835 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[7]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.362      ; 3.195      ;
; -1.830 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.754      ;
; -1.825 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.749      ;
; -1.825 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.749      ;
; -1.825 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.749      ;
; -1.825 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.074     ; 2.749      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_50MHz'                                                                                                                             ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.393 ; uart:ut|tx:transmissao|estado.11           ; uart:ut|tx:transmissao|estado.11           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|tx:transmissao|contador[0]         ; uart:ut|tx:transmissao|contador[0]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|tx:transmissao|contador[1]         ; uart:ut|tx:transmissao|contador[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|tx:transmissao|contador[2]         ; uart:ut|tx:transmissao|contador[2]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|tx:transmissao|estado.01           ; uart:ut|tx:transmissao|estado.01           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|tx:transmissao|estado.10           ; uart:ut|tx:transmissao|estado.10           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[0]                  ; uart:ut|rx:recebe|data[0]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[1]                  ; uart:ut|rx:recebe|data[1]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[2]                  ; uart:ut|rx:recebe|data[2]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[3]                  ; uart:ut|rx:recebe|data[3]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[4]                  ; uart:ut|rx:recebe|data[4]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[5]                  ; uart:ut|rx:recebe|data[5]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[6]                  ; uart:ut|rx:recebe|data[6]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|rx:recebe|data[7]                  ; uart:ut|rx:recebe|data[7]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.393 ; uart:ut|tx:transmissao|tx                  ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.669      ;
; 0.410 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.669      ;
; 0.410 ; uart:ut|rx:recebe|contador[2]              ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.669      ;
; 0.410 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[0]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.669      ;
; 0.410 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|amostra_dado[2]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.669      ;
; 0.410 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|amostra_dado[3]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.669      ;
; 0.410 ; uart:ut|rx:recebe|amostra_dado[1]          ; uart:ut|rx:recebe|amostra_dado[1]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.669      ;
; 0.410 ; uart:ut|rx:recebe|contador[3]              ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.669      ;
; 0.415 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.674      ;
; 0.474 ; uart:ut|rx:recebe|estado.11                ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.733      ;
; 0.475 ; uart:ut|rx:recebe|estado.10                ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.734      ;
; 0.500 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.759      ;
; 0.504 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.763      ;
; 0.504 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.763      ;
; 0.651 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.910      ;
; 0.652 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.911      ;
; 0.662 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.921      ;
; 0.663 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.922      ;
; 0.663 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.922      ;
; 0.664 ; uart:ut|rx:recebe|estado.01                ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.072      ; 0.922      ;
; 0.666 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.925      ;
; 0.666 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.925      ;
; 0.668 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.927      ;
; 0.669 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.928      ;
; 0.675 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[1]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.934      ;
; 0.690 ; uart:ut|tx:transmissao|estado.10           ; uart:ut|tx:transmissao|estado.11           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 0.966      ;
; 0.698 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 0.957      ;
; 0.726 ; uart:ut|tx:transmissao|estado.00           ; uart:ut|tx:transmissao|estado.10           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 1.002      ;
; 0.764 ; uart:ut|rx:recebe|data[0]                  ; uart:ut|rx:recebe|saida_rx[0]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.118      ; 1.068      ;
; 0.765 ; uart:ut|rx:recebe|data[6]                  ; uart:ut|rx:recebe|saida_rx[6]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.118      ; 1.069      ;
; 0.777 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 1.053      ;
; 0.785 ; uart:ut|rx:recebe|data[2]                  ; uart:ut|rx:recebe|saida_rx[2]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.118      ; 1.089      ;
; 0.790 ; uart:ut|rx:recebe|data[4]                  ; uart:ut|rx:recebe|saida_rx[4]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.118      ; 1.094      ;
; 0.807 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.066      ;
; 0.808 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.067      ;
; 0.811 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.070      ;
; 0.811 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.070      ;
; 0.813 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[5]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.499      ; 1.498      ;
; 0.814 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[7]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.499      ; 1.499      ;
; 0.821 ; uart:ut|rx:recebe|data[1]                  ; uart:ut|rx:recebe|saida_rx[1]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.118      ; 1.125      ;
; 0.823 ; uart:ut|rx:recebe|data[7]                  ; uart:ut|rx:recebe|saida_rx[7]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.118      ; 1.127      ;
; 0.833 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.092      ;
; 0.843 ; uart:ut|rx:recebe|saida_rx[2]              ; uart:ut|tx:transmissao|dados[2]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.068      ; 1.097      ;
; 0.849 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[1]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.499      ; 1.534      ;
; 0.850 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[3]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.499      ; 1.535      ;
; 0.857 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[0]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.499      ; 1.542      ;
; 0.858 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[2]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.499      ; 1.543      ;
; 0.865 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[6]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.499      ; 1.550      ;
; 0.867 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[4]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.499      ; 1.552      ;
; 0.868 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.127      ;
; 0.878 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|rx:recebe|rdy                      ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.496      ; 1.560      ;
; 0.893 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.152      ;
; 0.897 ; uart:ut|tx:transmissao|estado.01           ; uart:ut|tx:transmissao|estado.10           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 1.173      ;
; 0.902 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.500      ; 1.588      ;
; 0.903 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|rdy                      ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.496      ; 1.585      ;
; 0.908 ; uart:ut|tx:transmissao|contador[0]         ; uart:ut|tx:transmissao|contador[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 1.184      ;
; 0.914 ; uart:ut|rx:recebe|data[5]                  ; uart:ut|rx:recebe|saida_rx[5]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.118      ; 1.218      ;
; 0.963 ; uart:ut|rx:recebe|data[3]                  ; uart:ut|rx:recebe|saida_rx[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.118      ; 1.267      ;
; 0.978 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.237      ;
; 0.980 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.239      ;
; 0.983 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.242      ;
; 0.994 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.253      ;
; 0.996 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.255      ;
; 0.999 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.258      ;
; 1.001 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.260      ;
; 1.002 ; uart:ut|tx:transmissao|estado.11           ; uart:ut|tx:transmissao|estado.10           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 1.278      ;
; 1.006 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.265      ;
; 1.028 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.500      ; 1.714      ;
; 1.029 ; uart:ut|rx:recebe|saida_rx[6]              ; uart:ut|tx:transmissao|dados[6]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.068      ; 1.283      ;
; 1.030 ; uart:ut|tx:transmissao|estado.10           ; uart:ut|tx:transmissao|estado.01           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.090      ; 1.306      ;
; 1.035 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|rdy                      ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.496      ; 1.717      ;
; 1.048 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.500      ; 1.734      ;
; 1.051 ; uart:ut|rx:recebe|estado.01                ; uart:ut|rx:recebe|amostra_dado[2]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.310      ;
; 1.051 ; uart:ut|rx:recebe|estado.01                ; uart:ut|rx:recebe|amostra_dado[3]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.310      ;
; 1.053 ; uart:ut|rx:recebe|estado.01                ; uart:ut|rx:recebe|amostra_dado[1]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.312      ;
; 1.075 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.334      ;
; 1.088 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.347      ;
; 1.090 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.349      ;
; 1.093 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.352      ;
; 1.102 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.361      ;
; 1.103 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[3]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.362      ;
; 1.104 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.363      ;
; 1.104 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.363      ;
; 1.104 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.363      ;
; 1.109 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.368      ;
; 1.121 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.073      ; 1.380      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock_50MHz'                                                                         ;
+--------+--------------+----------------+-----------------+-------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock       ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+-----------------+-------------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock_50MHz ; Rise       ; clock_50MHz                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|amostra_dado[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|amostra_dado[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|amostra_dado[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|amostra_dado[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|estado.01                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|estado.10                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|estado.11                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|rdy                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.00           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.01           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.10           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.11           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|tx                  ;
; 0.171  ; 0.359        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[2]            ;
; 0.171  ; 0.359        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[6]            ;
; 0.178  ; 0.366        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[0]                  ;
; 0.178  ; 0.366        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[1]                  ;
; 0.178  ; 0.366        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[2]                  ;
; 0.178  ; 0.366        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[3]                  ;
; 0.178  ; 0.366        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[4]                  ;
; 0.178  ; 0.366        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[5]                  ;
; 0.178  ; 0.366        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[6]                  ;
; 0.178  ; 0.366        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[7]                  ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.00           ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.01           ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.10           ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.11           ;
; 0.179  ; 0.367        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|tx                  ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[0]              ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[1]              ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[2]              ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[3]              ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|estado.10                ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[0]         ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[1]         ;
; 0.180  ; 0.368        ; 0.188          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[2]         ;
+--------+--------------+----------------+-----------------+-------------+------------+--------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; UART_Rx   ; clock_50MHz ; 3.544 ; 3.942 ; Rise       ; clock_50MHz     ;
+-----------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; UART_Rx   ; clock_50MHz ; -1.824 ; -2.191 ; Rise       ; clock_50MHz     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; LEDM_R[*]  ; clock_50MHz ; 9.464 ; 9.901 ; Rise       ; clock_50MHz     ;
;  LEDM_R[0] ; clock_50MHz ; 6.963 ; 7.135 ; Rise       ; clock_50MHz     ;
;  LEDM_R[1] ; clock_50MHz ; 7.636 ; 7.861 ; Rise       ; clock_50MHz     ;
;  LEDM_R[2] ; clock_50MHz ; 9.464 ; 9.901 ; Rise       ; clock_50MHz     ;
;  LEDM_R[3] ; clock_50MHz ; 7.140 ; 7.326 ; Rise       ; clock_50MHz     ;
;  LEDM_R[4] ; clock_50MHz ; 7.130 ; 7.316 ; Rise       ; clock_50MHz     ;
;  LEDM_R[5] ; clock_50MHz ; 6.730 ; 6.867 ; Rise       ; clock_50MHz     ;
;  LEDM_R[6] ; clock_50MHz ; 6.707 ; 6.848 ; Rise       ; clock_50MHz     ;
;  LEDM_R[7] ; clock_50MHz ; 7.843 ; 8.105 ; Rise       ; clock_50MHz     ;
; UART_Tx    ; clock_50MHz ; 6.885 ; 6.737 ; Rise       ; clock_50MHz     ;
+------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; LEDM_R[*]  ; clock_50MHz ; 6.477 ; 6.617 ; Rise       ; clock_50MHz     ;
;  LEDM_R[0] ; clock_50MHz ; 6.723 ; 6.894 ; Rise       ; clock_50MHz     ;
;  LEDM_R[1] ; clock_50MHz ; 7.369 ; 7.592 ; Rise       ; clock_50MHz     ;
;  LEDM_R[2] ; clock_50MHz ; 9.199 ; 9.632 ; Rise       ; clock_50MHz     ;
;  LEDM_R[3] ; clock_50MHz ; 6.892 ; 7.077 ; Rise       ; clock_50MHz     ;
;  LEDM_R[4] ; clock_50MHz ; 6.883 ; 7.068 ; Rise       ; clock_50MHz     ;
;  LEDM_R[5] ; clock_50MHz ; 6.499 ; 6.636 ; Rise       ; clock_50MHz     ;
;  LEDM_R[6] ; clock_50MHz ; 6.477 ; 6.617 ; Rise       ; clock_50MHz     ;
;  LEDM_R[7] ; clock_50MHz ; 7.568 ; 7.825 ; Rise       ; clock_50MHz     ;
; UART_Tx    ; clock_50MHz ; 6.655 ; 6.507 ; Rise       ; clock_50MHz     ;
+------------+-------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; 323.31 MHz ; 250.0 MHz       ; clock_50MHz ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_50MHz ; -2.093 ; -89.608       ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clock_50MHz ; 0.344 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clock_50MHz ; -3.000 ; -87.810                   ;
+-------------+--------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_50MHz'                                                                                                                              ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.093 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.025      ;
; -2.088 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.020      ;
; -2.075 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.007      ;
; -2.075 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.007      ;
; -2.075 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.007      ;
; -2.075 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.007      ;
; -2.070 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.002      ;
; -2.070 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.002      ;
; -2.070 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.002      ;
; -2.070 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 3.002      ;
; -1.993 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.925      ;
; -1.981 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.913      ;
; -1.975 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.907      ;
; -1.975 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.907      ;
; -1.975 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.907      ;
; -1.975 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.907      ;
; -1.963 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.895      ;
; -1.963 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.895      ;
; -1.963 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.895      ;
; -1.963 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.895      ;
; -1.937 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.870      ;
; -1.931 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.863      ;
; -1.913 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.845      ;
; -1.913 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.845      ;
; -1.913 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.845      ;
; -1.913 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.845      ;
; -1.909 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.842      ;
; -1.887 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.820      ;
; -1.887 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.820      ;
; -1.887 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.820      ;
; -1.887 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.820      ;
; -1.870 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.803      ;
; -1.870 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.803      ;
; -1.865 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.798      ;
; -1.865 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.798      ;
; -1.865 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.798      ;
; -1.843 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.776      ;
; -1.837 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.769      ;
; -1.832 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.764      ;
; -1.819 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.751      ;
; -1.819 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.751      ;
; -1.819 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.751      ;
; -1.819 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.751      ;
; -1.814 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.746      ;
; -1.814 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.746      ;
; -1.814 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.746      ;
; -1.814 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.746      ;
; -1.770 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.703      ;
; -1.770 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.703      ;
; -1.758 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.691      ;
; -1.758 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.691      ;
; -1.755 ; uart:ut|rx:recebe|contador[2]              ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.688      ;
; -1.744 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.065     ; 2.678      ;
; -1.744 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.065     ; 2.678      ;
; -1.716 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.065     ; 2.650      ;
; -1.716 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.065     ; 2.650      ;
; -1.713 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.645      ;
; -1.710 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.643      ;
; -1.709 ; uart:ut|rx:recebe|estado.10                ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.642      ;
; -1.708 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.641      ;
; -1.708 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.641      ;
; -1.695 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.627      ;
; -1.695 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.627      ;
; -1.695 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.627      ;
; -1.695 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.627      ;
; -1.692 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.625      ;
; -1.692 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.625      ;
; -1.692 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.625      ;
; -1.692 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.625      ;
; -1.691 ; uart:ut|rx:recebe|amostra_dado[1]          ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.624      ;
; -1.687 ; uart:ut|tx:transmissao|contador[1]         ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.081     ; 2.605      ;
; -1.650 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.065     ; 2.584      ;
; -1.650 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.065     ; 2.584      ;
; -1.642 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.065     ; 2.576      ;
; -1.642 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.065     ; 2.576      ;
; -1.639 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.308      ; 2.946      ;
; -1.638 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[1]          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.065     ; 2.572      ;
; -1.636 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[2]          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.065     ; 2.570      ;
; -1.636 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[3]          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.065     ; 2.570      ;
; -1.618 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[10] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.551      ;
; -1.614 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.547      ;
; -1.614 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.547      ;
; -1.613 ; uart:ut|rx:recebe|estado.11                ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.546      ;
; -1.613 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.308      ; 2.920      ;
; -1.609 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.542      ;
; -1.609 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.542      ;
; -1.606 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.538      ;
; -1.602 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.082     ; 2.519      ;
; -1.588 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.520      ;
; -1.588 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.520      ;
; -1.588 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.520      ;
; -1.588 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.067     ; 2.520      ;
; -1.588 ; uart:ut|rx:recebe|amostra_dado[1]          ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.521      ;
; -1.588 ; uart:ut|rx:recebe|amostra_dado[1]          ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.521      ;
; -1.588 ; uart:ut|rx:recebe|amostra_dado[1]          ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.521      ;
; -1.588 ; uart:ut|rx:recebe|amostra_dado[1]          ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.066     ; 2.521      ;
; -1.555 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.339      ; 2.893      ;
; -1.555 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.339      ; 2.893      ;
; -1.555 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.339      ; 2.893      ;
; -1.555 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.339      ; 2.893      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_50MHz'                                                                                                                              ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; uart:ut|tx:transmissao|estado.11           ; uart:ut|tx:transmissao|estado.11           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; uart:ut|tx:transmissao|estado.01           ; uart:ut|tx:transmissao|estado.01           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; uart:ut|tx:transmissao|estado.10           ; uart:ut|tx:transmissao|estado.10           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.344 ; uart:ut|tx:transmissao|tx                  ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.597      ;
; 0.345 ; uart:ut|tx:transmissao|contador[0]         ; uart:ut|tx:transmissao|contador[0]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; uart:ut|tx:transmissao|contador[1]         ; uart:ut|tx:transmissao|contador[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; uart:ut|tx:transmissao|contador[2]         ; uart:ut|tx:transmissao|contador[2]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; uart:ut|rx:recebe|data[0]                  ; uart:ut|rx:recebe|data[0]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; uart:ut|rx:recebe|data[1]                  ; uart:ut|rx:recebe|data[1]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; uart:ut|rx:recebe|data[2]                  ; uart:ut|rx:recebe|data[2]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; uart:ut|rx:recebe|data[3]                  ; uart:ut|rx:recebe|data[3]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; uart:ut|rx:recebe|data[4]                  ; uart:ut|rx:recebe|data[4]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; uart:ut|rx:recebe|data[5]                  ; uart:ut|rx:recebe|data[5]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; uart:ut|rx:recebe|data[6]                  ; uart:ut|rx:recebe|data[6]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.345 ; uart:ut|rx:recebe|data[7]                  ; uart:ut|rx:recebe|data[7]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.597      ;
; 0.360 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.597      ;
; 0.360 ; uart:ut|rx:recebe|contador[2]              ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.597      ;
; 0.360 ; uart:ut|rx:recebe|contador[3]              ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.597      ;
; 0.361 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[0]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|amostra_dado[2]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|amostra_dado[3]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 0.597      ;
; 0.361 ; uart:ut|rx:recebe|amostra_dado[1]          ; uart:ut|rx:recebe|amostra_dado[1]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 0.597      ;
; 0.371 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.608      ;
; 0.432 ; uart:ut|rx:recebe|estado.11                ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 0.668      ;
; 0.436 ; uart:ut|rx:recebe|estado.10                ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.673      ;
; 0.456 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.693      ;
; 0.460 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.697      ;
; 0.460 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.697      ;
; 0.594 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.831      ;
; 0.596 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.833      ;
; 0.605 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.842      ;
; 0.605 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.842      ;
; 0.605 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.842      ;
; 0.609 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.846      ;
; 0.609 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.846      ;
; 0.610 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.847      ;
; 0.610 ; uart:ut|rx:recebe|estado.01                ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 0.846      ;
; 0.611 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.848      ;
; 0.618 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[1]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 0.854      ;
; 0.628 ; uart:ut|tx:transmissao|estado.10           ; uart:ut|tx:transmissao|estado.11           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.881      ;
; 0.637 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.874      ;
; 0.666 ; uart:ut|tx:transmissao|estado.00           ; uart:ut|tx:transmissao|estado.10           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 0.919      ;
; 0.681 ; uart:ut|rx:recebe|data[0]                  ; uart:ut|rx:recebe|saida_rx[0]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.112      ; 0.964      ;
; 0.681 ; uart:ut|rx:recebe|data[6]                  ; uart:ut|rx:recebe|saida_rx[6]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.112      ; 0.964      ;
; 0.697 ; uart:ut|rx:recebe|data[2]                  ; uart:ut|rx:recebe|saida_rx[2]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.112      ; 0.980      ;
; 0.699 ; uart:ut|rx:recebe|data[4]                  ; uart:ut|rx:recebe|saida_rx[4]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.112      ; 0.982      ;
; 0.701 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 0.953      ;
; 0.722 ; uart:ut|rx:recebe|data[1]                  ; uart:ut|rx:recebe|saida_rx[1]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.112      ; 1.005      ;
; 0.724 ; uart:ut|rx:recebe|data[7]                  ; uart:ut|rx:recebe|saida_rx[7]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.112      ; 1.007      ;
; 0.748 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.985      ;
; 0.748 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[5]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.375      ;
; 0.749 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.986      ;
; 0.749 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[7]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.376      ;
; 0.751 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.988      ;
; 0.752 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 0.989      ;
; 0.760 ; uart:ut|rx:recebe|saida_rx[2]              ; uart:ut|tx:transmissao|dados[2]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.057      ; 0.988      ;
; 0.771 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[0]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.398      ;
; 0.772 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[2]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.399      ;
; 0.773 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.010      ;
; 0.783 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[1]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.410      ;
; 0.786 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[3]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.413      ;
; 0.792 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[6]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.419      ;
; 0.794 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[4]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.421      ;
; 0.796 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|rdy                      ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.423      ;
; 0.800 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.037      ;
; 0.800 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|rx:recebe|rdy                      ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.427      ;
; 0.823 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.060      ;
; 0.824 ; uart:ut|tx:transmissao|estado.01           ; uart:ut|tx:transmissao|estado.10           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 1.077      ;
; 0.824 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.451      ;
; 0.839 ; uart:ut|rx:recebe|data[5]                  ; uart:ut|rx:recebe|saida_rx[5]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.112      ; 1.122      ;
; 0.841 ; uart:ut|tx:transmissao|contador[0]         ; uart:ut|tx:transmissao|contador[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.081      ; 1.093      ;
; 0.876 ; uart:ut|rx:recebe|data[3]                  ; uart:ut|rx:recebe|saida_rx[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.112      ; 1.159      ;
; 0.882 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.119      ;
; 0.891 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.128      ;
; 0.896 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.133      ;
; 0.897 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.134      ;
; 0.899 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.136      ;
; 0.903 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.140      ;
; 0.908 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.145      ;
; 0.910 ; uart:ut|tx:transmissao|estado.11           ; uart:ut|tx:transmissao|estado.10           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 1.163      ;
; 0.914 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.151      ;
; 0.917 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|rdy                      ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.544      ;
; 0.934 ; uart:ut|tx:transmissao|estado.10           ; uart:ut|tx:transmissao|estado.01           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.082      ; 1.187      ;
; 0.934 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.561      ;
; 0.953 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.456      ; 1.580      ;
; 0.960 ; uart:ut|rx:recebe|saida_rx[6]              ; uart:ut|tx:transmissao|dados[6]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.057      ; 1.188      ;
; 0.964 ; uart:ut|rx:recebe|estado.01                ; uart:ut|rx:recebe|amostra_dado[2]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 1.200      ;
; 0.964 ; uart:ut|rx:recebe|estado.01                ; uart:ut|rx:recebe|amostra_dado[3]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 1.200      ;
; 0.966 ; uart:ut|rx:recebe|estado.01                ; uart:ut|rx:recebe|amostra_dado[1]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.065      ; 1.202      ;
; 0.980 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.217      ;
; 0.982 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.219      ;
; 0.990 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.227      ;
; 0.991 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[3]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.228      ;
; 0.991 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.228      ;
; 0.992 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.229      ;
; 0.995 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.232      ;
; 0.995 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.232      ;
; 0.996 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.233      ;
; 1.006 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.243      ;
; 1.008 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.066      ; 1.245      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock_50MHz'                                                                          ;
+--------+--------------+----------------+-----------------+-------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock       ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+-----------------+-------------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock_50MHz ; Rise       ; clock_50MHz                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|amostra_dado[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|amostra_dado[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|amostra_dado[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|amostra_dado[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[0]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[1]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[2]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[3]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[4]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[5]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[6]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[7]                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|estado.01                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|estado.10                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|estado.11                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|rdy                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[2]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[0]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[1]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[2]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[3]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[4]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[5]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[6]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[7]            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.00           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.01           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.10           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.11           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|tx                  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[10] ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[3]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[4]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[6]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[0]              ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[1]              ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[2]              ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[3]              ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|estado.10                ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[0]            ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[1]            ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[3]            ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[4]            ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[5]            ;
; 0.184  ; 0.370        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[7]            ;
; 0.185  ; 0.371        ; 0.186          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|amostra_dado[0]          ;
+--------+--------------+----------------+-----------------+-------------+------------+--------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; UART_Rx   ; clock_50MHz ; 3.124 ; 3.463 ; Rise       ; clock_50MHz     ;
+-----------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; UART_Rx   ; clock_50MHz ; -1.559 ; -1.863 ; Rise       ; clock_50MHz     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; LEDM_R[*]  ; clock_50MHz ; 8.385 ; 8.951 ; Rise       ; clock_50MHz     ;
;  LEDM_R[0] ; clock_50MHz ; 6.289 ; 6.493 ; Rise       ; clock_50MHz     ;
;  LEDM_R[1] ; clock_50MHz ; 6.894 ; 7.178 ; Rise       ; clock_50MHz     ;
;  LEDM_R[2] ; clock_50MHz ; 8.385 ; 8.951 ; Rise       ; clock_50MHz     ;
;  LEDM_R[3] ; clock_50MHz ; 6.439 ; 6.688 ; Rise       ; clock_50MHz     ;
;  LEDM_R[4] ; clock_50MHz ; 6.434 ; 6.682 ; Rise       ; clock_50MHz     ;
;  LEDM_R[5] ; clock_50MHz ; 6.079 ; 6.241 ; Rise       ; clock_50MHz     ;
;  LEDM_R[6] ; clock_50MHz ; 6.058 ; 6.223 ; Rise       ; clock_50MHz     ;
;  LEDM_R[7] ; clock_50MHz ; 7.073 ; 7.408 ; Rise       ; clock_50MHz     ;
; UART_Tx    ; clock_50MHz ; 6.260 ; 6.085 ; Rise       ; clock_50MHz     ;
+------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; LEDM_R[*]  ; clock_50MHz ; 5.835 ; 5.999 ; Rise       ; clock_50MHz     ;
;  LEDM_R[0] ; clock_50MHz ; 6.058 ; 6.259 ; Rise       ; clock_50MHz     ;
;  LEDM_R[1] ; clock_50MHz ; 6.639 ; 6.917 ; Rise       ; clock_50MHz     ;
;  LEDM_R[2] ; clock_50MHz ; 8.131 ; 8.691 ; Rise       ; clock_50MHz     ;
;  LEDM_R[3] ; clock_50MHz ; 6.201 ; 6.445 ; Rise       ; clock_50MHz     ;
;  LEDM_R[4] ; clock_50MHz ; 6.197 ; 6.441 ; Rise       ; clock_50MHz     ;
;  LEDM_R[5] ; clock_50MHz ; 5.856 ; 6.017 ; Rise       ; clock_50MHz     ;
;  LEDM_R[6] ; clock_50MHz ; 5.835 ; 5.999 ; Rise       ; clock_50MHz     ;
;  LEDM_R[7] ; clock_50MHz ; 6.811 ; 7.138 ; Rise       ; clock_50MHz     ;
; UART_Tx    ; clock_50MHz ; 6.035 ; 5.862 ; Rise       ; clock_50MHz     ;
+------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; clock_50MHz ; -0.597 ; -17.952       ;
+-------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; clock_50MHz ; 0.177 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; clock_50MHz ; -3.000 ; -88.388                   ;
+-------------+--------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_50MHz'                                                                                                                              ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.597 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.546      ;
; -0.586 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.535      ;
; -0.584 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.533      ;
; -0.582 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.531      ;
; -0.573 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.522      ;
; -0.573 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.522      ;
; -0.573 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.522      ;
; -0.573 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.522      ;
; -0.571 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.520      ;
; -0.571 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.520      ;
; -0.571 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.520      ;
; -0.571 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.520      ;
; -0.539 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.488      ;
; -0.519 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.468      ;
; -0.519 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.468      ;
; -0.519 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.468      ;
; -0.519 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.468      ;
; -0.517 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.466      ;
; -0.517 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.466      ;
; -0.511 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.460      ;
; -0.511 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.460      ;
; -0.511 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.460      ;
; -0.511 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.460      ;
; -0.495 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.444      ;
; -0.484 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.433      ;
; -0.484 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.433      ;
; -0.481 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.430      ;
; -0.481 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.430      ;
; -0.473 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.422      ;
; -0.473 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.422      ;
; -0.473 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.037     ; 1.423      ;
; -0.470 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.419      ;
; -0.470 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.419      ;
; -0.470 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.419      ;
; -0.470 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.419      ;
; -0.457 ; uart:ut|tx:transmissao|contador[1]         ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.045     ; 1.399      ;
; -0.454 ; uart:ut|rx:recebe|amostra_dado[1]          ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.403      ;
; -0.445 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.394      ;
; -0.434 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.383      ;
; -0.434 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.383      ;
; -0.434 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.383      ;
; -0.434 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.383      ;
; -0.434 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.383      ;
; -0.429 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[1]          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.378      ;
; -0.426 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[2]          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.375      ;
; -0.426 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[3]          ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.375      ;
; -0.423 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.372      ;
; -0.423 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.372      ;
; -0.422 ; uart:ut|rx:recebe|contador[2]              ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.037     ; 1.372      ;
; -0.421 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.370      ;
; -0.421 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.370      ;
; -0.421 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.037     ; 1.371      ;
; -0.418 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[10] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.367      ;
; -0.418 ; uart:ut|rx:recebe|estado.11                ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.367      ;
; -0.417 ; uart:ut|rx:recebe|estado.10                ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.037     ; 1.367      ;
; -0.413 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.362      ;
; -0.413 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.362      ;
; -0.397 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.552      ;
; -0.397 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.552      ;
; -0.397 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.552      ;
; -0.397 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.552      ;
; -0.397 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[4]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.552      ;
; -0.397 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[5]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.552      ;
; -0.397 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[6]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.552      ;
; -0.397 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|saida_rx[7]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.552      ;
; -0.390 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.046     ; 1.331      ;
; -0.386 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|saida_rx[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.541      ;
; -0.386 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|saida_rx[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.541      ;
; -0.386 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|saida_rx[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.541      ;
; -0.386 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|saida_rx[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.541      ;
; -0.386 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|saida_rx[4]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.541      ;
; -0.386 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|saida_rx[5]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.541      ;
; -0.386 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|saida_rx[6]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.541      ;
; -0.386 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|saida_rx[7]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.168      ; 1.541      ;
; -0.384 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.333      ;
; -0.384 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.333      ;
; -0.384 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.333      ;
; -0.384 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.333      ;
; -0.383 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.154      ; 1.524      ;
; -0.379 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.328      ;
; -0.379 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.328      ;
; -0.378 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.037     ; 1.328      ;
; -0.378 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|estado.11                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.037     ; 1.328      ;
; -0.373 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[10] ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.322      ;
; -0.373 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.322      ;
; -0.373 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.322      ;
; -0.373 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.322      ;
; -0.373 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.322      ;
; -0.370 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 1.000        ; -0.038     ; 1.319      ;
; -0.368 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 1.000        ; 0.154      ; 1.509      ;
+--------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_50MHz'                                                                                                                              ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.177 ; uart:ut|tx:transmissao|estado.11           ; uart:ut|tx:transmissao|estado.11           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|tx:transmissao|estado.01           ; uart:ut|tx:transmissao|estado.01           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|tx:transmissao|estado.10           ; uart:ut|tx:transmissao|estado.10           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[0]                  ; uart:ut|rx:recebe|data[0]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[1]                  ; uart:ut|rx:recebe|data[1]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[2]                  ; uart:ut|rx:recebe|data[2]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[3]                  ; uart:ut|rx:recebe|data[3]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[4]                  ; uart:ut|rx:recebe|data[4]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[5]                  ; uart:ut|rx:recebe|data[5]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[6]                  ; uart:ut|rx:recebe|data[6]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|rx:recebe|data[7]                  ; uart:ut|rx:recebe|data[7]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; uart:ut|tx:transmissao|tx                  ; uart:ut|tx:transmissao|tx                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.307      ;
; 0.178 ; uart:ut|tx:transmissao|contador[0]         ; uart:ut|tx:transmissao|contador[0]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:ut|tx:transmissao|contador[1]         ; uart:ut|tx:transmissao|contador[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; uart:ut|tx:transmissao|contador[2]         ; uart:ut|tx:transmissao|contador[2]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.307      ;
; 0.185 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[0]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:ut|rx:recebe|amostra_dado[2]          ; uart:ut|rx:recebe|amostra_dado[2]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:ut|rx:recebe|amostra_dado[3]          ; uart:ut|rx:recebe|amostra_dado[3]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; uart:ut|rx:recebe|amostra_dado[1]          ; uart:ut|rx:recebe|amostra_dado[1]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:ut|rx:recebe|contador[2]              ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:ut|rx:recebe|contador[3]              ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.314      ;
; 0.214 ; uart:ut|rx:recebe|estado.10                ; uart:ut|rx:recebe|contador[0]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.335      ;
; 0.223 ; uart:ut|rx:recebe|estado.11                ; uart:ut|rx:recebe|estado.01                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.345      ;
; 0.235 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.356      ;
; 0.238 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.359      ;
; 0.239 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.360      ;
; 0.298 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; uart:ut|rx:recebe|estado.01                ; uart:ut|rx:recebe|estado.10                ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.420      ;
; 0.303 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.427      ;
; 0.314 ; uart:ut|rx:recebe|amostra_dado[0]          ; uart:ut|rx:recebe|amostra_dado[1]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.436      ;
; 0.318 ; uart:ut|tx:transmissao|estado.10           ; uart:ut|tx:transmissao|estado.11           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.448      ;
; 0.321 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.442      ;
; 0.333 ; uart:ut|tx:transmissao|estado.00           ; uart:ut|tx:transmissao|estado.10           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.463      ;
; 0.334 ; uart:ut|rx:recebe|data[6]                  ; uart:ut|rx:recebe|saida_rx[6]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.061      ; 0.479      ;
; 0.335 ; uart:ut|rx:recebe|data[0]                  ; uart:ut|rx:recebe|saida_rx[0]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.061      ; 0.480      ;
; 0.340 ; uart:ut|rx:recebe|data[2]                  ; uart:ut|rx:recebe|saida_rx[2]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.061      ; 0.485      ;
; 0.344 ; uart:ut|rx:recebe|data[4]                  ; uart:ut|rx:recebe|saida_rx[4]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.061      ; 0.489      ;
; 0.353 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.483      ;
; 0.354 ; uart:ut|rx:recebe|data[1]                  ; uart:ut|rx:recebe|saida_rx[1]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.061      ; 0.499      ;
; 0.355 ; uart:ut|rx:recebe|data[7]                  ; uart:ut|rx:recebe|saida_rx[7]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.061      ; 0.500      ;
; 0.361 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[5]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.237      ; 0.682      ;
; 0.362 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[7]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.237      ; 0.683      ;
; 0.364 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.485      ;
; 0.364 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.485      ;
; 0.367 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.488      ;
; 0.368 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.489      ;
; 0.371 ; uart:ut|rx:recebe|saida_rx[2]              ; uart:ut|tx:transmissao|dados[2]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.035      ; 0.490      ;
; 0.374 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.495      ;
; 0.384 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[1]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.237      ; 0.705      ;
; 0.386 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[3]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.237      ; 0.707      ;
; 0.394 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.515      ;
; 0.398 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|rx:recebe|rdy                      ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.238      ; 0.720      ;
; 0.399 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[6]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.237      ; 0.720      ;
; 0.400 ; uart:ut|tx:transmissao|estado.01           ; uart:ut|tx:transmissao|estado.10           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.530      ;
; 0.401 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[4]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.237      ; 0.722      ;
; 0.403 ; uart:ut|rx:recebe|data[5]                  ; uart:ut|rx:recebe|saida_rx[5]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.061      ; 0.548      ;
; 0.407 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.528      ;
; 0.407 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.238      ; 0.729      ;
; 0.409 ; uart:ut|tx:transmissao|contador[0]         ; uart:ut|tx:transmissao|contador[1]         ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.045      ; 0.538      ;
; 0.419 ; uart:ut|rx:recebe|data[3]                  ; uart:ut|rx:recebe|saida_rx[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.061      ; 0.564      ;
; 0.423 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[0]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.237      ; 0.744      ;
; 0.423 ; uart:ut|rx:recebe|contador[0]              ; uart:ut|rx:recebe|data[2]                  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.237      ; 0.744      ;
; 0.442 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ; uart:ut|rx:recebe|rdy                      ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.238      ; 0.764      ;
; 0.451 ; uart:ut|rx:recebe|saida_rx[6]              ; uart:ut|tx:transmissao|dados[6]            ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.035      ; 0.570      ;
; 0.452 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.574      ;
; 0.453 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.575      ;
; 0.456 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.577      ;
; 0.462 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.585      ;
; 0.465 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.587      ;
; 0.468 ; uart:ut|tx:transmissao|estado.11           ; uart:ut|tx:transmissao|estado.10           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.598      ;
; 0.470 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.591      ;
; 0.473 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.594      ;
; 0.473 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.238      ; 0.795      ;
; 0.476 ; uart:ut|tx:transmissao|estado.10           ; uart:ut|tx:transmissao|estado.01           ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.046      ; 0.606      ;
; 0.477 ; uart:ut|rx:recebe|estado.01                ; uart:ut|rx:recebe|amostra_dado[2]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.599      ;
; 0.478 ; uart:ut|rx:recebe|estado.01                ; uart:ut|rx:recebe|amostra_dado[3]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.600      ;
; 0.480 ; uart:ut|rx:recebe|estado.01                ; uart:ut|rx:recebe|amostra_dado[1]          ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.602      ;
; 0.485 ; uart:ut|rx:recebe|contador[1]              ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.606      ;
; 0.487 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.238      ; 0.809      ;
; 0.501 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ; uart:ut|rx:recebe|rdy                      ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.238      ; 0.823      ;
; 0.508 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[10] ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.238      ; 0.830      ;
; 0.510 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.631      ;
; 0.510 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.631      ;
; 0.512 ; uart:ut|rx:recebe|estado.10                ; uart:ut|rx:recebe|contador[1]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; uart:ut|rx:recebe|estado.10                ; uart:ut|rx:recebe|contador[2]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.633      ;
; 0.512 ; uart:ut|rx:recebe|estado.10                ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.633      ;
; 0.513 ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.634      ;
; 0.514 ; uart:ut|rx:recebe|contador[2]              ; uart:ut|rx:recebe|contador[3]              ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.037      ; 0.635      ;
; 0.515 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.637      ;
; 0.516 ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ; clock_50MHz  ; clock_50MHz ; 0.000        ; 0.038      ; 0.638      ;
+-------+--------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock_50MHz'                                                                          ;
+--------+--------------+----------------+-----------------+-------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock       ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+-----------------+-------------+------------+--------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock_50MHz ; Rise       ; clock_50MHz                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|amostra_dado[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|amostra_dado[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|amostra_dado[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|amostra_dado[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|contador[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|estado.01                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|estado.10                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|estado.11                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|rdy                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.00           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.01           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.10           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.11           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|tx                  ;
; -0.254 ; -0.070       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[2]            ;
; -0.254 ; -0.070       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|dados[6]            ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[0]              ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[1]              ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[2]              ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[3]              ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[4]              ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[5]              ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[6]              ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|saida_rx[7]              ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[0]         ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[1]         ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|contador[2]         ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|tx_acc[12] ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.00           ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.01           ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.10           ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|estado.11           ;
; -0.249 ; -0.065       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|tx:transmissao|tx                  ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[0]                  ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[1]                  ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[2]                  ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[3]                  ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[4]                  ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[5]                  ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[6]                  ;
; -0.248 ; -0.064       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|data[7]                  ;
; -0.243 ; -0.059       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|rx:recebe|rdy                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[0]  ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[1]  ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[2]  ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[3]  ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width ; clock_50MHz ; Rise       ; uart:ut|baud_rate_gen:uart_baud|rx_acc[4]  ;
+--------+--------------+----------------+-----------------+-------------+------------+--------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; UART_Rx   ; clock_50MHz ; 1.732 ; 2.424 ; Rise       ; clock_50MHz     ;
+-----------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; UART_Rx   ; clock_50MHz ; -0.865 ; -1.582 ; Rise       ; clock_50MHz     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; LEDM_R[*]  ; clock_50MHz ; 5.366 ; 5.561 ; Rise       ; clock_50MHz     ;
;  LEDM_R[0] ; clock_50MHz ; 3.700 ; 3.735 ; Rise       ; clock_50MHz     ;
;  LEDM_R[1] ; clock_50MHz ; 4.076 ; 4.081 ; Rise       ; clock_50MHz     ;
;  LEDM_R[2] ; clock_50MHz ; 5.366 ; 5.561 ; Rise       ; clock_50MHz     ;
;  LEDM_R[3] ; clock_50MHz ; 3.782 ; 3.807 ; Rise       ; clock_50MHz     ;
;  LEDM_R[4] ; clock_50MHz ; 3.783 ; 3.808 ; Rise       ; clock_50MHz     ;
;  LEDM_R[5] ; clock_50MHz ; 3.570 ; 3.612 ; Rise       ; clock_50MHz     ;
;  LEDM_R[6] ; clock_50MHz ; 3.553 ; 3.597 ; Rise       ; clock_50MHz     ;
;  LEDM_R[7] ; clock_50MHz ; 4.189 ; 4.186 ; Rise       ; clock_50MHz     ;
; UART_Tx    ; clock_50MHz ; 3.631 ; 3.587 ; Rise       ; clock_50MHz     ;
+------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; LEDM_R[*]  ; clock_50MHz ; 3.434 ; 3.479 ; Rise       ; clock_50MHz     ;
;  LEDM_R[0] ; clock_50MHz ; 3.576 ; 3.613 ; Rise       ; clock_50MHz     ;
;  LEDM_R[1] ; clock_50MHz ; 3.937 ; 3.946 ; Rise       ; clock_50MHz     ;
;  LEDM_R[2] ; clock_50MHz ; 5.227 ; 5.426 ; Rise       ; clock_50MHz     ;
;  LEDM_R[3] ; clock_50MHz ; 3.653 ; 3.681 ; Rise       ; clock_50MHz     ;
;  LEDM_R[4] ; clock_50MHz ; 3.655 ; 3.682 ; Rise       ; clock_50MHz     ;
;  LEDM_R[5] ; clock_50MHz ; 3.451 ; 3.494 ; Rise       ; clock_50MHz     ;
;  LEDM_R[6] ; clock_50MHz ; 3.434 ; 3.479 ; Rise       ; clock_50MHz     ;
;  LEDM_R[7] ; clock_50MHz ; 4.046 ; 4.046 ; Rise       ; clock_50MHz     ;
; UART_Tx    ; clock_50MHz ; 3.513 ; 3.468 ; Rise       ; clock_50MHz     ;
+------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.361   ; 0.177 ; N/A      ; N/A     ; -3.000              ;
;  clock_50MHz     ; -2.361   ; 0.177 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -105.046 ; 0.0   ; 0.0      ; 0.0     ; -88.388             ;
;  clock_50MHz     ; -105.046 ; 0.000 ; N/A      ; N/A     ; -88.388             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; UART_Rx   ; clock_50MHz ; 3.544 ; 3.942 ; Rise       ; clock_50MHz     ;
+-----------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; UART_Rx   ; clock_50MHz ; -0.865 ; -1.582 ; Rise       ; clock_50MHz     ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; LEDM_R[*]  ; clock_50MHz ; 9.464 ; 9.901 ; Rise       ; clock_50MHz     ;
;  LEDM_R[0] ; clock_50MHz ; 6.963 ; 7.135 ; Rise       ; clock_50MHz     ;
;  LEDM_R[1] ; clock_50MHz ; 7.636 ; 7.861 ; Rise       ; clock_50MHz     ;
;  LEDM_R[2] ; clock_50MHz ; 9.464 ; 9.901 ; Rise       ; clock_50MHz     ;
;  LEDM_R[3] ; clock_50MHz ; 7.140 ; 7.326 ; Rise       ; clock_50MHz     ;
;  LEDM_R[4] ; clock_50MHz ; 7.130 ; 7.316 ; Rise       ; clock_50MHz     ;
;  LEDM_R[5] ; clock_50MHz ; 6.730 ; 6.867 ; Rise       ; clock_50MHz     ;
;  LEDM_R[6] ; clock_50MHz ; 6.707 ; 6.848 ; Rise       ; clock_50MHz     ;
;  LEDM_R[7] ; clock_50MHz ; 7.843 ; 8.105 ; Rise       ; clock_50MHz     ;
; UART_Tx    ; clock_50MHz ; 6.885 ; 6.737 ; Rise       ; clock_50MHz     ;
+------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+------------+-------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+-------------+-------+-------+------------+-----------------+
; LEDM_R[*]  ; clock_50MHz ; 3.434 ; 3.479 ; Rise       ; clock_50MHz     ;
;  LEDM_R[0] ; clock_50MHz ; 3.576 ; 3.613 ; Rise       ; clock_50MHz     ;
;  LEDM_R[1] ; clock_50MHz ; 3.937 ; 3.946 ; Rise       ; clock_50MHz     ;
;  LEDM_R[2] ; clock_50MHz ; 5.227 ; 5.426 ; Rise       ; clock_50MHz     ;
;  LEDM_R[3] ; clock_50MHz ; 3.653 ; 3.681 ; Rise       ; clock_50MHz     ;
;  LEDM_R[4] ; clock_50MHz ; 3.655 ; 3.682 ; Rise       ; clock_50MHz     ;
;  LEDM_R[5] ; clock_50MHz ; 3.451 ; 3.494 ; Rise       ; clock_50MHz     ;
;  LEDM_R[6] ; clock_50MHz ; 3.434 ; 3.479 ; Rise       ; clock_50MHz     ;
;  LEDM_R[7] ; clock_50MHz ; 4.046 ; 4.046 ; Rise       ; clock_50MHz     ;
; UART_Tx    ; clock_50MHz ; 3.513 ; 3.468 ; Rise       ; clock_50MHz     ;
+------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; UART_Tx       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_R         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock_50MHz             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; UART_Rx                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_Tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LED_R         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.09 V              ; -0.00967 V          ; 0.275 V                              ; 0.248 V                              ; 4.77e-09 s                  ; 3.67e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.66e-08 V                  ; 3.09 V             ; -0.00967 V         ; 0.275 V                             ; 0.248 V                             ; 4.77e-09 s                 ; 3.67e-09 s                 ; No                        ; No                        ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.09 V              ; -0.00967 V          ; 0.275 V                              ; 0.248 V                              ; 4.77e-09 s                  ; 3.67e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.66e-08 V                  ; 3.09 V             ; -0.00967 V         ; 0.275 V                             ; 0.248 V                             ; 4.77e-09 s                 ; 3.67e-09 s                 ; No                        ; No                        ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.66e-08 V                   ; 3.15 V              ; -0.0712 V           ; 0.183 V                              ; 0.24 V                               ; 6.39e-10 s                  ; 4.47e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.66e-08 V                  ; 3.15 V             ; -0.0712 V          ; 0.183 V                             ; 0.24 V                              ; 6.39e-10 s                 ; 4.47e-10 s                 ; No                        ; Yes                       ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.15e-08 V                   ; 3.13 V              ; -0.0435 V           ; 0.253 V                              ; 0.222 V                              ; 1.12e-09 s                  ; 8.7e-10 s                   ; No                         ; Yes                        ; 3.08 V                      ; 1.15e-08 V                  ; 3.13 V             ; -0.0435 V          ; 0.253 V                             ; 0.222 V                             ; 1.12e-09 s                 ; 8.7e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.15e-09 V                   ; 3.18 V              ; -0.0303 V           ; 0.317 V                              ; 0.07 V                               ; 3.25e-10 s                  ; 3.88e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 6.15e-09 V                  ; 3.18 V             ; -0.0303 V          ; 0.317 V                             ; 0.07 V                              ; 3.25e-10 s                 ; 3.88e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.29e-09 V                   ; 2.36 V              ; -0.00431 V          ; 0.132 V                              ; 0.013 V                              ; 6.77e-10 s                  ; 8.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.29e-09 V                  ; 2.36 V             ; -0.00431 V         ; 0.132 V                             ; 0.013 V                             ; 6.77e-10 s                 ; 8.36e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_Tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LED_R         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.08 V              ; -0.00526 V          ; 0.269 V                              ; 0.255 V                              ; 5.53e-09 s                  ; 4.48e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.08 V             ; -0.00526 V         ; 0.269 V                             ; 0.255 V                             ; 5.53e-09 s                 ; 4.48e-09 s                 ; Yes                       ; Yes                       ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.08 V              ; -0.00526 V          ; 0.269 V                              ; 0.255 V                              ; 5.53e-09 s                  ; 4.48e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.08 V             ; -0.00526 V         ; 0.269 V                             ; 0.255 V                             ; 5.53e-09 s                 ; 4.48e-09 s                 ; Yes                       ; Yes                       ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.97e-06 V                   ; 3.13 V              ; -0.0528 V           ; 0.261 V                              ; 0.188 V                              ; 6.81e-10 s                  ; 6.23e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.97e-06 V                  ; 3.13 V             ; -0.0528 V          ; 0.261 V                             ; 0.188 V                             ; 6.81e-10 s                 ; 6.23e-10 s                 ; Yes                       ; Yes                       ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.32e-06 V                   ; 3.11 V              ; -0.0307 V           ; 0.25 V                               ; 0.249 V                              ; 1.34e-09 s                  ; 1.09e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 1.32e-06 V                  ; 3.11 V             ; -0.0307 V          ; 0.25 V                              ; 0.249 V                             ; 1.34e-09 s                 ; 1.09e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.52e-07 V                   ; 3.14 V              ; -0.0428 V           ; 0.161 V                              ; 0.071 V                              ; 4.71e-10 s                  ; 4.5e-10 s                   ; Yes                        ; Yes                        ; 3.08 V                      ; 6.52e-07 V                  ; 3.14 V             ; -0.0428 V          ; 0.161 V                             ; 0.071 V                             ; 4.71e-10 s                 ; 4.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.08e-07 V                   ; 2.34 V              ; -0.00367 V          ; 0.099 V                              ; 0.024 V                              ; 7.72e-10 s                  ; 1.04e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.08e-07 V                  ; 2.34 V             ; -0.00367 V         ; 0.099 V                             ; 0.024 V                             ; 7.72e-10 s                 ; 1.04e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; UART_Tx       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LED_R         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; LEDM_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.48 V              ; -0.014 V            ; 0.359 V                              ; 0.292 V                              ; 3.93e-09 s                  ; 3.26e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.92e-07 V                  ; 3.48 V             ; -0.014 V           ; 0.359 V                             ; 0.292 V                             ; 3.93e-09 s                 ; 3.26e-09 s                 ; No                        ; No                        ;
; LEDM_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[6]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_R[7]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.92e-07 V                   ; 3.58 V              ; -0.0891 V           ; 0.324 V                              ; 0.191 V                              ; 4.6e-10 s                   ; 4.21e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 1.92e-07 V                  ; 3.58 V             ; -0.0891 V          ; 0.324 V                             ; 0.191 V                             ; 4.6e-10 s                  ; 4.21e-10 s                 ; No                        ; Yes                       ;
; LEDM_C[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; LEDM_C[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.3e-07 V                    ; 3.55 V              ; -0.053 V            ; 0.335 V                              ; 0.361 V                              ; 9.06e-10 s                  ; 7.36e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.3e-07 V                   ; 3.55 V             ; -0.053 V           ; 0.335 V                             ; 0.361 V                             ; 9.06e-10 s                 ; 7.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.59e-08 V                   ; 3.58 V              ; -0.0703 V           ; 0.234 V                              ; 0.091 V                              ; 2.93e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.59e-08 V                  ; 3.58 V             ; -0.0703 V          ; 0.234 V                             ; 0.091 V                             ; 2.93e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clock_50MHz ; clock_50MHz ; 1161     ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; clock_50MHz ; clock_50MHz ; 1161     ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Copyright (C) 1991-2013 Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and its AMPP partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, Altera MegaCore Function License 
    Info: Agreement, or other applicable license agreement, including, 
    Info: without limitation, that your use is for the sole purpose of 
    Info: programming logic devices manufactured by Altera and sold by 
    Info: Altera or its authorized distributors.  Please refer to the 
    Info: applicable agreement for further details.
    Info: Processing started: Mon Jul 31 15:40:36 2017
Info: Command: quartus_sta teste
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'teste.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_50MHz clock_50MHz
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.361
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.361      -105.046 clock_50MHz 
Info (332146): Worst-case hold slack is 0.393
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.393         0.000 clock_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -87.810 clock_50MHz 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.093
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.093       -89.608 clock_50MHz 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.344         0.000 clock_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -87.810 clock_50MHz 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.597
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.597       -17.952 clock_50MHz 
Info (332146): Worst-case hold slack is 0.177
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.177         0.000 clock_50MHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -88.388 clock_50MHz 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 364 megabytes
    Info: Processing ended: Mon Jul 31 15:40:44 2017
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


