TimeQuest Timing Analyzer report for SRAM_TEST
Mon Oct 04 13:56:49 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; SRAM_TEST                                                          ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 214.82 MHz ; 214.82 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.655 ; -307.928           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.386 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -189.325                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                              ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.655 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.571      ;
; -3.651 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.567      ;
; -3.612 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.528      ;
; -3.544 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.460      ;
; -3.539 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.455      ;
; -3.530 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.444      ;
; -3.517 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.431      ;
; -3.514 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.430      ;
; -3.505 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.419      ;
; -3.501 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.415      ;
; -3.470 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.386      ;
; -3.465 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.381      ;
; -3.462 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.376      ;
; -3.432 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.348      ;
; -3.427 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.343      ;
; -3.424 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.340      ;
; -3.420 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.336      ;
; -3.412 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.326      ;
; -3.388 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.302      ;
; -3.384 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.300      ;
; -3.381 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.297      ;
; -3.380 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.086     ; 4.292      ;
; -3.367 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.086     ; 4.279      ;
; -3.365 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.281      ;
; -3.364 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.278      ;
; -3.348 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.264      ;
; -3.338 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.252      ;
; -3.325 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.241      ;
; -3.320 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.236      ;
; -3.319 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.233      ;
; -3.316 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.232      ;
; -3.312 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.228      ;
; -3.300 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.214      ;
; -3.299 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.213      ;
; -3.286 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.200      ;
; -3.286 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.202      ;
; -3.285 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.201      ;
; -3.283 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.199      ;
; -3.281 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.197      ;
; -3.281 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.197      ;
; -3.277 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.193      ;
; -3.273 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.189      ;
; -3.268 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.182      ;
; -3.266 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.180      ;
; -3.250 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.166      ;
; -3.238 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.086     ; 4.150      ;
; -3.237 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.153      ;
; -3.234 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.148      ;
; -3.215 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.129      ;
; -3.211 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.127      ;
; -3.199 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.113      ;
; -3.199 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.113      ;
; -3.195 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.109      ;
; -3.193 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.107      ;
; -3.191 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.105      ;
; -3.190 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.104      ;
; -3.186 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.100      ;
; -3.183 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.099      ;
; -3.179 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.095      ;
; -3.178 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.092      ;
; -3.175 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.091      ;
; -3.173 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.089      ;
; -3.169 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.086     ; 4.081      ;
; -3.166 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.082      ;
; -3.162 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.078      ;
; -3.160 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.074      ;
; -3.158 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.074      ;
; -3.157 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.071      ;
; -3.156 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.070      ;
; -3.156 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.072      ;
; -3.154 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.068      ;
; -3.153 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.069      ;
; -3.153 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.069      ;
; -3.152 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.068      ;
; -3.148 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.064      ;
; -3.147 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.061      ;
; -3.134 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.050      ;
; -3.134 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.050      ;
; -3.128 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.044      ;
; -3.124 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.038      ;
; -3.123 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.039      ;
; -3.123 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.039      ;
; -3.120 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.036      ;
; -3.119 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.084     ; 4.033      ;
; -3.118 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.086     ; 4.030      ;
; -3.117 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.031      ;
; -3.099 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.015      ;
; -3.099 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 1.000        ; -0.082     ; 4.015      ;
; -3.095 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.011      ;
; -3.090 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.006      ;
; -3.088 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.002      ;
; -3.087 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.084     ; 4.001      ;
; -3.082 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.998      ;
; -3.076 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.084     ; 3.990      ;
; -3.066 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.982      ;
; -3.066 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.982      ;
; -3.065 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.086     ; 3.977      ;
; -3.063 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]          ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.977      ;
; -3.063 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.979      ;
; -3.062 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.978      ;
+--------+--------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                               ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[0]  ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[0]   ; clk          ; clk         ; 0.000        ; 0.097      ; 0.669      ;
; 0.402 ; SRAM_control:inst2|PTR[0]                               ; SRAM_control:inst2|PTR[0]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.428 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.695      ;
; 0.429 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.696      ;
; 0.430 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.697      ;
; 0.431 ; SRAM_control:inst2|DATA_ECHO_OUT[3]                     ; ECHO_GEN:inst|ECHO1[3]                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.698      ;
; 0.442 ; SRAM_control:inst2|PTR[19]                              ; SRAM_control:inst2|PTR[19]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.709      ;
; 0.450 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.717      ;
; 0.450 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.717      ;
; 0.450 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.717      ;
; 0.451 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.718      ;
; 0.451 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.718      ;
; 0.451 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.718      ;
; 0.451 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.718      ;
; 0.451 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.718      ;
; 0.452 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.719      ;
; 0.452 ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[1]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.719      ;
; 0.453 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.720      ;
; 0.500 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.767      ;
; 0.503 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.770      ;
; 0.545 ; SRAM_control:inst2|lrsel_old                            ; SRAM_control:inst2|lrsel_change                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.812      ;
; 0.552 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.819      ;
; 0.553 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.553 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.820      ;
; 0.556 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.823      ;
; 0.581 ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[0]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.848      ;
; 0.582 ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[9]                     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.849      ;
; 0.582 ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; SRAM_control:inst2|DATA_ECHO_OUT[10]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.849      ;
; 0.595 ; SRAM_control:inst2|DATA_ECHO_OUT[14]                    ; ECHO_GEN:inst|ECHO1[14]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.861      ;
; 0.601 ; SRAM_control:inst2|DATA_ECHO_OUT[6]                     ; ECHO_GEN:inst|ECHO1[6]                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.868      ;
; 0.605 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.871      ;
; 0.606 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; SRAM_control:inst2|DATA_SRAM[11]~reg0                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.872      ;
; 0.610 ; SRAM_control:inst2|DATA_ECHO_OUT[12]                    ; ECHO_GEN:inst|ECHO1[12]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.876      ;
; 0.610 ; SRAM_control:inst2|DATA_ECHO_OUT[15]                    ; ECHO_GEN:inst|ECHO1[15]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.876      ;
; 0.612 ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[5]                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.880      ;
; 0.612 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.879      ;
; 0.613 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.880      ;
; 0.613 ; SRAM_control:inst2|DATA_ECHO_OUT[8]                     ; ECHO_GEN:inst|ECHO1[8]                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.879      ;
; 0.614 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.880      ;
; 0.617 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; SRAM_control:inst2|DATA_SRAM[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.884      ;
; 0.617 ; SRAM_control:inst2|DATA_ECHO_OUT[13]                    ; ECHO_GEN:inst|ECHO1[13]                                 ; clk          ; clk         ; 0.000        ; 0.080      ; 0.883      ;
; 0.620 ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.887      ;
; 0.620 ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.887      ;
; 0.621 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.888      ;
; 0.622 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.889      ;
; 0.622 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.889      ;
; 0.622 ; SRAM_control:inst2|DATA_ECHO_OUT[7]                     ; ECHO_GEN:inst|ECHO1[7]                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.889      ;
; 0.623 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.890      ;
; 0.623 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.890      ;
; 0.624 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.891      ;
; 0.624 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.891      ;
; 0.624 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.891      ;
; 0.624 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[8]   ; SRAM_control:inst2|DATA_SRAM[8]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.891      ;
; 0.629 ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.896      ;
; 0.629 ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.896      ;
; 0.629 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.895      ;
; 0.629 ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.896      ;
; 0.629 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.895      ;
; 0.632 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.898      ;
; 0.636 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.636 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.638 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.638 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.639 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.640 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.907      ;
; 0.640 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.907      ;
; 0.640 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.907      ;
; 0.640 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.907      ;
; 0.640 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.907      ;
; 0.641 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.641 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.642 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; SRAM_control:inst2|DATA_SRAM[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.909      ;
; 0.643 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.643 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.645 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.912      ;
; 0.652 ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[4]                     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.920      ;
; 0.655 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; SRAM_control:inst2|PTR[7]                               ; SRAM_control:inst2|PTR[7]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; SRAM_control:inst2|PTR[9]                               ; SRAM_control:inst2|PTR[9]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; SRAM_control:inst2|PTR[10]                              ; SRAM_control:inst2|PTR[10]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.656 ; SRAM_control:inst2|PTR[16]                              ; SRAM_control:inst2|PTR[16]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.923      ;
; 0.657 ; SRAM_control:inst2|PTR[4]                               ; SRAM_control:inst2|PTR[4]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; SRAM_control:inst2|PTR[5]                               ; SRAM_control:inst2|PTR[5]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; SRAM_control:inst2|PTR[6]                               ; SRAM_control:inst2|PTR[6]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; SRAM_control:inst2|PTR[8]                               ; SRAM_control:inst2|PTR[8]                               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; SRAM_control:inst2|PTR[12]                              ; SRAM_control:inst2|PTR[12]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; SRAM_control:inst2|PTR[13]                              ; SRAM_control:inst2|PTR[13]                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.658 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5]           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                  ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[0]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[10]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[11]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[12]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[13]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[14]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[15]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[1]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[2]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[3]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[4]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[5]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[6]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[7]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[8]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[9]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|RW                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[10]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[11]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[12]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[13]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[14]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[15]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[8]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[9]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[0]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[10]~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[11]~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[12]~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[13]~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[14]~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[15]~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[1]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[2]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[3]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[4]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[5]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[6]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[7]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[8]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[9]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]  ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; adcdat    ; clk        ; 2.991 ; 3.455 ; Rise       ; clk             ;
; rstn      ; clk        ; 5.710 ; 6.235 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; adcdat    ; clk        ; -2.494 ; -2.940 ; Rise       ; clk             ;
; rstn      ; clk        ; -3.790 ; -4.320 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADDR[*]        ; clk        ; 9.905  ; 9.937  ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 7.501  ; 7.507  ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 7.220  ; 7.199  ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 8.278  ; 8.165  ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 7.638  ; 7.570  ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 7.245  ; 7.232  ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 7.462  ; 7.420  ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 7.234  ; 7.222  ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 7.173  ; 7.170  ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 7.224  ; 7.197  ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 9.094  ; 9.225  ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 7.231  ; 7.216  ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 7.918  ; 7.923  ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 8.459  ; 8.542  ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 8.239  ; 8.204  ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 7.871  ; 7.852  ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 9.905  ; 9.937  ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 8.230  ; 8.251  ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 7.533  ; 7.537  ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 7.700  ; 7.619  ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 8.711  ; 8.806  ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 8.275  ; 8.208  ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 7.724  ; 7.646  ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 7.967  ; 7.869  ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 8.051  ; 7.967  ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 8.088  ; 8.012  ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 7.816  ; 7.760  ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 7.966  ; 7.898  ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 8.102  ; 8.013  ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 8.275  ; 8.208  ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 7.911  ; 7.896  ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 8.191  ; 8.164  ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 7.581  ; 7.573  ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 7.526  ; 7.509  ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 7.176  ; 7.177  ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 7.490  ; 7.452  ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 7.755  ; 7.673  ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 7.688  ; 7.624  ; Rise       ; clk             ;
; adclrc         ; clk        ; 11.684 ; 11.794 ; Rise       ; clk             ;
; bclk           ; clk        ; 10.637 ; 10.572 ; Rise       ; clk             ;
; dacdat         ; clk        ; 12.130 ; 12.020 ; Rise       ; clk             ;
; daclrc         ; clk        ; 11.670 ; 11.781 ; Rise       ; clk             ;
; mclk           ; clk        ; 10.535 ; 10.613 ; Rise       ; clk             ;
; sram_we        ; clk        ; 7.803  ; 7.793  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADDR[*]        ; clk        ; 6.930  ; 6.927  ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 7.247  ; 7.251  ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 6.977  ; 6.955  ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 7.994  ; 7.884  ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 7.378  ; 7.311  ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 7.000  ; 6.986  ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 7.210  ; 7.168  ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 6.989  ; 6.976  ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 6.930  ; 6.927  ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 6.982  ; 6.954  ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 8.824  ; 8.953  ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 6.987  ; 6.973  ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 7.647  ; 7.651  ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 8.216  ; 8.299  ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 7.956  ; 7.921  ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 7.602  ; 7.582  ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 9.608  ; 9.641  ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 7.948  ; 7.967  ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 7.277  ; 7.280  ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 7.437  ; 7.358  ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 8.457  ; 8.551  ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 6.935  ; 6.935  ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 7.463  ; 7.387  ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 7.696  ; 7.600  ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 7.777  ; 7.695  ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 7.812  ; 7.738  ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 7.551  ; 7.496  ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 7.695  ; 7.628  ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 7.826  ; 7.739  ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 7.991  ; 7.926  ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 7.642  ; 7.626  ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 7.910  ; 7.882  ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 7.324  ; 7.316  ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 7.271  ; 7.255  ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 6.935  ; 6.935  ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 7.238  ; 7.200  ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 7.492  ; 7.412  ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 7.429  ; 7.365  ; Rise       ; clk             ;
; adclrc         ; clk        ; 11.262 ; 11.368 ; Rise       ; clk             ;
; bclk           ; clk        ; 10.258 ; 10.195 ; Rise       ; clk             ;
; dacdat         ; clk        ; 11.181 ; 11.076 ; Rise       ; clk             ;
; daclrc         ; clk        ; 11.248 ; 11.356 ; Rise       ; clk             ;
; mclk           ; clk        ; 10.160 ; 10.235 ; Rise       ; clk             ;
; sram_we        ; clk        ; 7.537  ; 7.527  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 240.67 MHz ; 240.67 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.155 ; -269.871          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.339 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -189.325                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.155 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.080      ;
; -3.150 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.076      ;
; -3.145 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.071      ;
; -3.138 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 4.063      ;
; -3.133 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.074     ; 4.058      ;
; -3.086 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.012      ;
; -3.081 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.073     ; 4.007      ;
; -3.067 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.990      ;
; -3.053 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.978      ;
; -3.034 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.958      ;
; -3.033 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.959      ;
; -3.031 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.954      ;
; -3.028 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.954      ;
; -3.026 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.949      ;
; -3.022 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.945      ;
; -3.018 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.941      ;
; -2.970 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.894      ;
; -2.958 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.884      ;
; -2.953 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.879      ;
; -2.945 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.871      ;
; -2.941 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.864      ;
; -2.941 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.866      ;
; -2.941 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.867      ;
; -2.936 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.862      ;
; -2.936 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.862      ;
; -2.933 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.859      ;
; -2.931 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.857      ;
; -2.930 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.851      ;
; -2.917 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.841      ;
; -2.916 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.842      ;
; -2.916 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.839      ;
; -2.915 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.836      ;
; -2.904 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.829      ;
; -2.895 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.818      ;
; -2.869 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.795      ;
; -2.864 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.790      ;
; -2.859 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.785      ;
; -2.857 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.781      ;
; -2.856 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.782      ;
; -2.852 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.778      ;
; -2.851 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.777      ;
; -2.845 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.769      ;
; -2.843 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.769      ;
; -2.842 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.766      ;
; -2.837 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.760      ;
; -2.831 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.757      ;
; -2.825 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.749      ;
; -2.820 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.744      ;
; -2.804 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.725      ;
; -2.804 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.727      ;
; -2.803 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.729      ;
; -2.800 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.723      ;
; -2.799 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.725      ;
; -2.798 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.724      ;
; -2.797 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.720      ;
; -2.795 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.718      ;
; -2.793 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.719      ;
; -2.791 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.074     ; 3.716      ;
; -2.783 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.709      ;
; -2.781 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.705      ;
; -2.778 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.704      ;
; -2.768 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.692      ;
; -2.768 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.692      ;
; -2.767 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.693      ;
; -2.766 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.692      ;
; -2.763 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.687      ;
; -2.761 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.687      ;
; -2.758 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.679      ;
; -2.756 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.679      ;
; -2.754 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.680      ;
; -2.753 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.679      ;
; -2.749 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.675      ;
; -2.749 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.675      ;
; -2.748 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.674      ;
; -2.748 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.672      ;
; -2.743 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.668      ;
; -2.742 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.665      ;
; -2.739 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.665      ;
; -2.737 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.660      ;
; -2.737 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.660      ;
; -2.731 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.655      ;
; -2.731 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.657      ;
; -2.727 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.653      ;
; -2.724 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.650      ;
; -2.724 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.650      ;
; -2.719 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.643      ;
; -2.718 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.644      ;
; -2.717 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.640      ;
; -2.707 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.633      ;
; -2.704 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.075     ; 3.628      ;
; -2.702 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.628      ;
; -2.700 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.621      ;
; -2.696 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 3.622      ;
; -2.696 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.076     ; 3.619      ;
; -2.691 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.614      ;
; -2.687 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; clk          ; clk         ; 1.000        ; -0.074     ; 3.612      ;
; -2.686 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.612      ;
; -2.685 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.609      ;
; -2.684 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.078     ; 3.605      ;
; -2.684 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.076     ; 3.607      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.339 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[0]  ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[0]   ; clk          ; clk         ; 0.000        ; 0.087      ; 0.597      ;
; 0.354 ; SRAM_control:inst2|PTR[0]                               ; SRAM_control:inst2|PTR[0]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.364 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0]           ; clk          ; clk         ; 0.000        ; 0.073      ; 0.608      ;
; 0.396 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.639      ;
; 0.397 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.640      ;
; 0.398 ; SRAM_control:inst2|DATA_ECHO_OUT[3]                     ; ECHO_GEN:inst|ECHO1[3]                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.641      ;
; 0.399 ; SRAM_control:inst2|PTR[19]                              ; SRAM_control:inst2|PTR[19]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.643      ;
; 0.415 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.658      ;
; 0.415 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.658      ;
; 0.416 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[1]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.660      ;
; 0.417 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.660      ;
; 0.417 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.660      ;
; 0.418 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.661      ;
; 0.451 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.694      ;
; 0.453 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.696      ;
; 0.492 ; SRAM_control:inst2|lrsel_old                            ; SRAM_control:inst2|lrsel_change                         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.736      ;
; 0.506 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.750      ;
; 0.506 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.750      ;
; 0.507 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.751      ;
; 0.510 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.754      ;
; 0.532 ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[0]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.776      ;
; 0.533 ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[9]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.777      ;
; 0.533 ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; SRAM_control:inst2|DATA_ECHO_OUT[10]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.777      ;
; 0.542 ; SRAM_control:inst2|DATA_ECHO_OUT[14]                    ; ECHO_GEN:inst|ECHO1[14]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.785      ;
; 0.549 ; SRAM_control:inst2|DATA_ECHO_OUT[6]                     ; ECHO_GEN:inst|ECHO1[6]                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.792      ;
; 0.558 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; SRAM_control:inst2|DATA_SRAM[11]~reg0                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.800      ;
; 0.559 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.801      ;
; 0.560 ; SRAM_control:inst2|DATA_ECHO_OUT[8]                     ; ECHO_GEN:inst|ECHO1[8]                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.803      ;
; 0.560 ; SRAM_control:inst2|DATA_ECHO_OUT[12]                    ; ECHO_GEN:inst|ECHO1[12]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.803      ;
; 0.560 ; SRAM_control:inst2|DATA_ECHO_OUT[15]                    ; ECHO_GEN:inst|ECHO1[15]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.803      ;
; 0.561 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.803      ;
; 0.565 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.809      ;
; 0.566 ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.810      ;
; 0.567 ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.810      ;
; 0.567 ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.810      ;
; 0.567 ; SRAM_control:inst2|DATA_ECHO_OUT[13]                    ; ECHO_GEN:inst|ECHO1[13]                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.810      ;
; 0.568 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.811      ;
; 0.568 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.811      ;
; 0.568 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.811      ;
; 0.568 ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.811      ;
; 0.569 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.812      ;
; 0.569 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.812      ;
; 0.569 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.812      ;
; 0.569 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.812      ;
; 0.569 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.812      ;
; 0.570 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; SRAM_control:inst2|DATA_SRAM[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.814      ;
; 0.571 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.814      ;
; 0.571 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.814      ;
; 0.572 ; SRAM_control:inst2|DATA_ECHO_OUT[7]                     ; ECHO_GEN:inst|ECHO1[7]                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.816      ;
; 0.573 ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.817      ;
; 0.574 ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.818      ;
; 0.574 ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.818      ;
; 0.575 ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[5]                     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.819      ;
; 0.576 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.820      ;
; 0.576 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[8]   ; SRAM_control:inst2|DATA_SRAM[8]~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.820      ;
; 0.578 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.820      ;
; 0.579 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.821      ;
; 0.580 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.822      ;
; 0.581 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.825      ;
; 0.581 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.825      ;
; 0.582 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.584 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.828      ;
; 0.584 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.828      ;
; 0.584 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.828      ;
; 0.584 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.585 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.829      ;
; 0.585 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.586 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.830      ;
; 0.586 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.587 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.830      ;
; 0.588 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.588 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.831      ;
; 0.591 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; SRAM_control:inst2|DATA_SRAM[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.835      ;
; 0.591 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.834      ;
; 0.599 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; SRAM_control:inst2|PTR[9]                               ; SRAM_control:inst2|PTR[9]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; SRAM_control:inst2|PTR[13]                              ; SRAM_control:inst2|PTR[13]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.843      ;
; 0.599 ; SRAM_control:inst2|PTR[16]                              ; SRAM_control:inst2|PTR[16]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; SRAM_control:inst2|PTR[5]                               ; SRAM_control:inst2|PTR[5]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; SRAM_control:inst2|PTR[7]                               ; SRAM_control:inst2|PTR[7]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; SRAM_control:inst2|PTR[10]                              ; SRAM_control:inst2|PTR[10]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.844      ;
; 0.600 ; SRAM_control:inst2|PTR[15]                              ; SRAM_control:inst2|PTR[15]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.844      ;
; 0.601 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5]           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; SRAM_control:inst2|PTR[12]                              ; SRAM_control:inst2|PTR[12]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.845      ;
; 0.602 ; SRAM_control:inst2|PTR[6]                               ; SRAM_control:inst2|PTR[6]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; SRAM_control:inst2|PTR[8]                               ; SRAM_control:inst2|PTR[8]                               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; SRAM_control:inst2|PTR[14]                              ; SRAM_control:inst2|PTR[14]                              ; clk          ; clk         ; 0.000        ; 0.073      ; 0.846      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                   ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[0]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[10]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[11]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[12]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[13]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[14]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[15]                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[1]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[2]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[3]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[4]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[5]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[6]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[7]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[8]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[9]                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|RW                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[0]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[10]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[11]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[12]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[13]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[14]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[15]                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[1]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[2]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[3]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[4]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[5]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[6]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[7]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[8]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[9]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[0]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[10]~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[11]~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[12]~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[13]~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[14]~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[15]~reg0                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[1]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[2]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[3]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[4]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[5]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[6]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[7]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[8]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[9]~reg0                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]  ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; adcdat    ; clk        ; 2.686 ; 2.966 ; Rise       ; clk             ;
; rstn      ; clk        ; 5.240 ; 5.472 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; adcdat    ; clk        ; -2.241 ; -2.509 ; Rise       ; clk             ;
; rstn      ; clk        ; -3.447 ; -3.762 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADDR[*]        ; clk        ; 8.940  ; 8.856  ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 6.776  ; 6.741  ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 6.507  ; 6.472  ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 7.499  ; 7.343  ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 6.901  ; 6.804  ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 6.561  ; 6.493  ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 6.744  ; 6.671  ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 6.551  ; 6.481  ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 6.495  ; 6.434  ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 6.514  ; 6.475  ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 8.192  ; 8.210  ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 6.553  ; 6.482  ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 7.195  ; 7.112  ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 7.593  ; 7.607  ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 7.496  ; 7.375  ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 7.147  ; 7.052  ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 8.940  ; 8.856  ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 7.459  ; 7.418  ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 6.808  ; 6.763  ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 6.963  ; 6.848  ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 7.836  ; 7.837  ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 7.504  ; 7.362  ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 6.996  ; 6.879  ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 7.224  ; 7.072  ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 7.285  ; 7.161  ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 7.321  ; 7.203  ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 7.071  ; 6.978  ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 7.213  ; 7.099  ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 7.332  ; 7.206  ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 7.504  ; 7.362  ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 7.191  ; 7.096  ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 7.449  ; 7.336  ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 6.877  ; 6.805  ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 6.834  ; 6.744  ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 6.501  ; 6.442  ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 6.769  ; 6.700  ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 7.010  ; 6.897  ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 6.965  ; 6.854  ; Rise       ; clk             ;
; adclrc         ; clk        ; 10.514 ; 10.827 ; Rise       ; clk             ;
; bclk           ; clk        ; 9.744  ; 9.525  ; Rise       ; clk             ;
; dacdat         ; clk        ; 11.160 ; 10.800 ; Rise       ; clk             ;
; daclrc         ; clk        ; 10.501 ; 10.813 ; Rise       ; clk             ;
; mclk           ; clk        ; 9.481  ; 9.719  ; Rise       ; clk             ;
; sram_we        ; clk        ; 7.063  ; 6.999  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADDR[*]        ; clk        ; 6.263  ; 6.204  ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 6.530  ; 6.496  ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 6.271  ; 6.237  ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 7.226  ; 7.075  ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 6.650  ; 6.556  ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 6.327  ; 6.260  ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 6.500  ; 6.429  ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 6.317  ; 6.248  ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 6.263  ; 6.204  ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 6.279  ; 6.241  ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 7.934  ; 7.953  ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 6.319  ; 6.249  ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 6.935  ; 6.855  ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 7.360  ; 7.375  ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 7.224  ; 7.107  ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 6.889  ; 6.796  ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 8.654  ; 8.574  ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 7.186  ; 7.146  ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 6.559  ; 6.516  ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 6.708  ; 6.597  ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 7.592  ; 7.594  ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 6.269  ; 6.211  ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 6.743  ; 6.630  ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 6.961  ; 6.815  ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 7.021  ; 6.901  ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 7.056  ; 6.942  ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 6.815  ; 6.725  ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 6.952  ; 6.841  ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 7.066  ; 6.944  ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 7.231  ; 7.093  ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 6.933  ; 6.841  ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 7.180  ; 7.070  ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 6.631  ; 6.560  ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 6.590  ; 6.502  ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 6.269  ; 6.211  ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 6.525  ; 6.457  ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 6.756  ; 6.646  ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 6.713  ; 6.605  ; Rise       ; clk             ;
; adclrc         ; clk        ; 10.122 ; 10.423 ; Rise       ; clk             ;
; bclk           ; clk        ; 9.384  ; 9.173  ; Rise       ; clk             ;
; dacdat         ; clk        ; 10.262 ; 9.942  ; Rise       ; clk             ;
; daclrc         ; clk        ; 10.109 ; 10.410 ; Rise       ; clk             ;
; mclk           ; clk        ; 9.130  ; 9.360  ; Rise       ; clk             ;
; sram_we        ; clk        ; 6.806  ; 6.743  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.339 ; -79.514           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.174 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -157.216                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.339 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.284      ;
; -1.334 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.279      ;
; -1.291 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.236      ;
; -1.263 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.207      ;
; -1.257 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.201      ;
; -1.252 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.196      ;
; -1.250 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.194      ;
; -1.244 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.189      ;
; -1.215 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.160      ;
; -1.210 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.155      ;
; -1.209 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.153      ;
; -1.206 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.151      ;
; -1.201 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.146      ;
; -1.193 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.138      ;
; -1.184 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.129      ;
; -1.182 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.126      ;
; -1.181 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.124      ;
; -1.168 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.111      ;
; -1.167 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.112      ;
; -1.163 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.108      ;
; -1.162 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.106      ;
; -1.158 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.103      ;
; -1.158 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.103      ;
; -1.158 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.103      ;
; -1.158 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.103      ;
; -1.153 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.098      ;
; -1.153 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.098      ;
; -1.139 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.083      ;
; -1.135 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.079      ;
; -1.130 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.074      ;
; -1.129 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.074      ;
; -1.126 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.070      ;
; -1.120 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.065      ;
; -1.117 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.061      ;
; -1.116 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.060      ;
; -1.115 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.060      ;
; -1.111 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.056      ;
; -1.111 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.055      ;
; -1.110 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.055      ;
; -1.110 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.055      ;
; -1.109 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.053      ;
; -1.105 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.049      ;
; -1.102 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.046      ;
; -1.101 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.046      ;
; -1.100 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.044      ;
; -1.100 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.044     ; 2.043      ;
; -1.096 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.041      ;
; -1.087 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.031      ;
; -1.085 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 2.030      ;
; -1.083 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.027      ;
; -1.082 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.026      ;
; -1.082 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.026      ;
; -1.080 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.025      ;
; -1.078 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.022      ;
; -1.074 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.018      ;
; -1.069 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.013      ;
; -1.069 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.014      ;
; -1.069 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.013      ;
; -1.068 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.013      ;
; -1.066 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.011      ;
; -1.063 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.008      ;
; -1.063 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.008      ;
; -1.062 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.007      ;
; -1.060 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.005      ;
; -1.060 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.042     ; 2.005      ;
; -1.058 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 2.002      ;
; -1.057 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 1.000        ; -0.042     ; 2.002      ;
; -1.057 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.043     ; 2.001      ;
; -1.053 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.044     ; 1.996      ;
; -1.051 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.996      ;
; -1.049 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.993      ;
; -1.047 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.991      ;
; -1.046 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.991      ;
; -1.042 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.987      ;
; -1.041 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.986      ;
; -1.039 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.983      ;
; -1.037 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.982      ;
; -1.037 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.982      ;
; -1.037 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[7]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.982      ;
; -1.035 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.979      ;
; -1.034 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.977      ;
; -1.033 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; clk          ; clk         ; 1.000        ; -0.042     ; 1.978      ;
; -1.032 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[7]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.977      ;
; -1.029 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.972      ;
; -1.027 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.970      ;
; -1.025 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.969      ;
; -1.024 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.968      ;
; -1.019 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.963      ;
; -1.017 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.962      ;
; -1.016 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.959      ;
; -1.012 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.956      ;
; -1.012 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.957      ;
; -1.012 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.957      ;
; -1.011 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.955      ;
; -1.010 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.954      ;
; -1.009 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.043     ; 1.953      ;
; -1.008 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 1.000        ; -0.042     ; 1.953      ;
; -1.007 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[15] ; clk          ; clk         ; 1.000        ; -0.042     ; 1.952      ;
; -1.007 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 1.000        ; -0.044     ; 1.950      ;
+--------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.174 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[0]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[0]  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[0]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[0]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.307      ;
; 0.181 ; SRAM_control:inst2|PTR[0]                               ; SRAM_control:inst2|PTR[0]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[6]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[0]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.315      ;
; 0.191 ; SRAM_control:inst2|DATA_ECHO_OUT[3]                     ; ECHO_GEN:inst|ECHO1[3]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.316      ;
; 0.199 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.325      ;
; 0.200 ; SRAM_control:inst2|PTR[19]                              ; SRAM_control:inst2|PTR[19]                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.325      ;
; 0.200 ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[1]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.326      ;
; 0.201 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.326      ;
; 0.202 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[13] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.327      ;
; 0.202 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[14] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[15] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.327      ;
; 0.202 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.327      ;
; 0.233 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.358      ;
; 0.233 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[9]           ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.358      ;
; 0.247 ; SRAM_control:inst2|lrsel_old                            ; SRAM_control:inst2|lrsel_change                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.372      ;
; 0.247 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.373      ;
; 0.247 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[4]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.373      ;
; 0.247 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.373      ;
; 0.251 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.377      ;
; 0.256 ; SRAM_control:inst2|DATA_ECHO_OUT[14]                    ; ECHO_GEN:inst|ECHO1[14]                                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.381      ;
; 0.262 ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[0]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; SRAM_control:inst2|DATA_ECHO_OUT[12]                    ; ECHO_GEN:inst|ECHO1[12]                                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; SRAM_control:inst2|DATA_ECHO_OUT[15]                    ; ECHO_GEN:inst|ECHO1[15]                                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.387      ;
; 0.263 ; SRAM_control:inst2|DATA_ECHO_OUT[8]                     ; ECHO_GEN:inst|ECHO1[8]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.388      ;
; 0.263 ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[9]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.389      ;
; 0.263 ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; SRAM_control:inst2|DATA_ECHO_OUT[10]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.389      ;
; 0.264 ; SRAM_control:inst2|DATA_ECHO_OUT[6]                     ; ECHO_GEN:inst|ECHO1[6]                                  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.389      ;
; 0.265 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.390      ;
; 0.266 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[6]  ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; SRAM_control:inst2|DATA_SRAM[11]~reg0                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.391      ;
; 0.267 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.393      ;
; 0.267 ; SRAM_control:inst2|DATA_ECHO_OUT[7]                     ; ECHO_GEN:inst|ECHO1[7]                                  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.393      ;
; 0.267 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; SRAM_control:inst2|DATA_SRAM[13]~reg0                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.392      ;
; 0.267 ; SRAM_control:inst2|DATA_ECHO_OUT[13]                    ; ECHO_GEN:inst|ECHO1[13]                                 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.392      ;
; 0.269 ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[5]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.395      ;
; 0.269 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[8]   ; SRAM_control:inst2|DATA_SRAM[8]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.395      ;
; 0.270 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[2]  ; SRAM_control:inst2|DATA_SRAM[2]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.396      ;
; 0.270 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[5]  ; SRAM_control:inst2|DATA_SRAM[5]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.396      ;
; 0.271 ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; SRAM_control:inst2|DATA_SRAM[14]~reg0                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.397      ;
; 0.272 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; SRAM_control:inst2|DATA_SRAM[7]~reg0                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.397      ;
; 0.273 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.399      ;
; 0.273 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.398      ;
; 0.273 ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.398      ;
; 0.273 ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ; SRAM_control:inst2|DATA_SRAM[6]~reg0                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.398      ;
; 0.273 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; SRAM_control:inst2|DATA_SRAM[12]~reg0                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.398      ;
; 0.274 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[9]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.399      ;
; 0.274 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.400      ;
; 0.274 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.399      ;
; 0.274 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[10] ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.399      ;
; 0.275 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.401      ;
; 0.275 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.400      ;
; 0.275 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[1]  ; SRAM_control:inst2|DATA_SRAM[1]~reg0                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.400      ;
; 0.276 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[11] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[12] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.401      ;
; 0.277 ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; SRAM_control:inst2|DATA_SRAM[0]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.403      ;
; 0.277 ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ; SRAM_control:inst2|DATA_SRAM[9]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.403      ;
; 0.277 ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; SRAM_control:inst2|DATA_SRAM[10]~reg0                   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.403      ;
; 0.279 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|RXReg[3]  ; SRAM_control:inst2|DATA_SRAM[3]~reg0                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.405      ;
; 0.284 ; SRAM_control:inst2|DATA_SRAM[4]~reg0                    ; SRAM_control:inst2|DATA_ECHO_OUT[4]                     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.410      ;
; 0.288 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[1]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[2]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.289 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.290 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[10] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[11] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.290 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[14] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.290 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[1]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.290 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[2]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[5]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[6]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[12] ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[13] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[4]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.291 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.417      ;
; 0.292 ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[7]  ; SndDriver:inst_SND|channel_mod:b2v_inst_right|TXReg[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[7]   ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[8]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.418      ;
; 0.294 ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12]  ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.299 ; SRAM_control:inst2|PTR[7]                               ; SRAM_control:inst2|PTR[7]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; SRAM_control:inst2|PTR[8]                               ; SRAM_control:inst2|PTR[8]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; SRAM_control:inst2|PTR[9]                               ; SRAM_control:inst2|PTR[9]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[2]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[4]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; SRAM_control:inst2|PTR[2]                               ; SRAM_control:inst2|PTR[2]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[4]                               ; SRAM_control:inst2|PTR[4]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[5]                               ; SRAM_control:inst2|PTR[5]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[6]                               ; SRAM_control:inst2|PTR[6]                               ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; SRAM_control:inst2|PTR[10]                              ; SRAM_control:inst2|PTR[10]                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; SRAM_control:inst2|PTR[16]                              ; SRAM_control:inst2|PTR[16]                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[5]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6]           ; SndDriver:inst_SND|ctrl:b2v_inst_ctrl|cntr[6]           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                   ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[0]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[10]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[11]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[12]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[13]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[14]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[15]                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[1]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[2]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[3]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[4]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[5]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[6]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[7]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[8]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|ECHO1[9]                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ECHO_GEN:inst|RW                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[0]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[10]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[11]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[12]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[13]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[14]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[15]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[6]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[7]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[8]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_ECHO_OUT[9]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[0]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[10]~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[11]~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[12]~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[13]~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[14]~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[15]~reg0                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[1]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[2]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[3]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[4]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[5]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[6]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[7]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[8]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|DATA_SRAM[9]~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[0]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[10]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[11]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[12]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[13]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[14]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[15]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[16]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[17]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[18]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[19]                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[1]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[2]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[3]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[4]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[5]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[6]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[7]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[8]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|PTR[9]                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|lrsel_change                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SRAM_control:inst2|lrsel_old                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|RXReg[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; SndDriver:inst_SND|channel_mod:b2v_inst_left|TXReg[5]  ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; adcdat    ; clk        ; 1.439 ; 2.164 ; Rise       ; clk             ;
; rstn      ; clk        ; 2.767 ; 3.666 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; adcdat    ; clk        ; -1.186 ; -1.899 ; Rise       ; clk             ;
; rstn      ; clk        ; -1.872 ; -2.661 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ADDR[*]        ; clk        ; 5.389 ; 5.591 ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 3.966 ; 4.068 ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 3.832 ; 3.909 ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 4.348 ; 4.464 ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 4.023 ; 4.109 ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 3.835 ; 3.938 ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 3.955 ; 4.039 ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 3.828 ; 3.930 ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 3.812 ; 3.906 ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 3.847 ; 3.921 ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 4.986 ; 5.175 ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 3.847 ; 3.941 ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 4.180 ; 4.338 ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 4.683 ; 4.817 ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 4.355 ; 4.512 ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 4.165 ; 4.303 ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 5.389 ; 5.591 ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 4.359 ; 4.516 ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 3.967 ; 4.071 ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 4.039 ; 4.131 ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 4.789 ; 4.946 ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 4.332 ; 4.490 ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 4.091 ; 4.176 ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 4.190 ; 4.288 ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 4.238 ; 4.353 ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 4.257 ; 4.379 ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 4.129 ; 4.233 ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 4.208 ; 4.315 ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 4.259 ; 4.377 ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 4.329 ; 4.453 ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 4.199 ; 4.347 ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 4.332 ; 4.490 ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 4.034 ; 4.156 ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 4.003 ; 4.119 ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 3.823 ; 3.919 ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 3.985 ; 4.071 ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 4.085 ; 4.176 ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 4.071 ; 4.162 ; Rise       ; clk             ;
; adclrc         ; clk        ; 6.525 ; 6.146 ; Rise       ; clk             ;
; bclk           ; clk        ; 5.611 ; 5.922 ; Rise       ; clk             ;
; dacdat         ; clk        ; 6.250 ; 6.627 ; Rise       ; clk             ;
; daclrc         ; clk        ; 6.509 ; 6.131 ; Rise       ; clk             ;
; mclk           ; clk        ; 5.877 ; 5.578 ; Rise       ; clk             ;
; sram_we        ; clk        ; 4.121 ; 4.239 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ADDR[*]        ; clk        ; 3.690 ; 3.778 ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 3.834 ; 3.932 ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 3.705 ; 3.778 ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 4.202 ; 4.313 ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 3.888 ; 3.971 ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 3.711 ; 3.812 ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 3.824 ; 3.904 ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 3.704 ; 3.804 ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 3.690 ; 3.781 ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 3.721 ; 3.792 ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 4.850 ; 5.034 ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 3.726 ; 3.817 ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 4.045 ; 4.198 ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 4.562 ; 4.693 ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 4.213 ; 4.365 ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 4.031 ; 4.164 ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 5.237 ; 5.434 ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 4.213 ; 4.364 ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 3.835 ; 3.935 ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 3.905 ; 3.992 ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 4.662 ; 4.816 ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 3.701 ; 3.794 ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 3.956 ; 4.037 ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 4.050 ; 4.144 ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 4.098 ; 4.209 ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 4.117 ; 4.234 ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 3.993 ; 4.092 ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 4.069 ; 4.172 ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 4.118 ; 4.231 ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 4.184 ; 4.304 ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 4.065 ; 4.207 ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 4.190 ; 4.343 ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 3.904 ; 4.022 ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 3.874 ; 3.987 ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 3.701 ; 3.794 ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 3.854 ; 3.936 ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 3.950 ; 4.037 ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 3.936 ; 4.024 ; Rise       ; clk             ;
; adclrc         ; clk        ; 6.297 ; 5.933 ; Rise       ; clk             ;
; bclk           ; clk        ; 5.420 ; 5.719 ; Rise       ; clk             ;
; dacdat         ; clk        ; 5.788 ; 6.140 ; Rise       ; clk             ;
; daclrc         ; clk        ; 6.282 ; 5.918 ; Rise       ; clk             ;
; mclk           ; clk        ; 5.676 ; 5.388 ; Rise       ; clk             ;
; sram_we        ; clk        ; 3.985 ; 4.098 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.655   ; 0.174 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.655   ; 0.174 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -307.928 ; 0.0   ; 0.0      ; 0.0     ; -189.325            ;
;  clk             ; -307.928 ; 0.000 ; N/A      ; N/A     ; -189.325            ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; adcdat    ; clk        ; 2.991 ; 3.455 ; Rise       ; clk             ;
; rstn      ; clk        ; 5.710 ; 6.235 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; adcdat    ; clk        ; -1.186 ; -1.899 ; Rise       ; clk             ;
; rstn      ; clk        ; -1.872 ; -2.661 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; ADDR[*]        ; clk        ; 9.905  ; 9.937  ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 7.501  ; 7.507  ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 7.220  ; 7.199  ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 8.278  ; 8.165  ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 7.638  ; 7.570  ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 7.245  ; 7.232  ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 7.462  ; 7.420  ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 7.234  ; 7.222  ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 7.173  ; 7.170  ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 7.224  ; 7.197  ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 9.094  ; 9.225  ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 7.231  ; 7.216  ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 7.918  ; 7.923  ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 8.459  ; 8.542  ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 8.239  ; 8.204  ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 7.871  ; 7.852  ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 9.905  ; 9.937  ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 8.230  ; 8.251  ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 7.533  ; 7.537  ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 7.700  ; 7.619  ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 8.711  ; 8.806  ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 8.275  ; 8.208  ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 7.724  ; 7.646  ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 7.967  ; 7.869  ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 8.051  ; 7.967  ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 8.088  ; 8.012  ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 7.816  ; 7.760  ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 7.966  ; 7.898  ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 8.102  ; 8.013  ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 8.275  ; 8.208  ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 7.911  ; 7.896  ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 8.191  ; 8.164  ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 7.581  ; 7.573  ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 7.526  ; 7.509  ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 7.176  ; 7.177  ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 7.490  ; 7.452  ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 7.755  ; 7.673  ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 7.688  ; 7.624  ; Rise       ; clk             ;
; adclrc         ; clk        ; 11.684 ; 11.794 ; Rise       ; clk             ;
; bclk           ; clk        ; 10.637 ; 10.572 ; Rise       ; clk             ;
; dacdat         ; clk        ; 12.130 ; 12.020 ; Rise       ; clk             ;
; daclrc         ; clk        ; 11.670 ; 11.781 ; Rise       ; clk             ;
; mclk           ; clk        ; 10.535 ; 10.613 ; Rise       ; clk             ;
; sram_we        ; clk        ; 7.803  ; 7.793  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; ADDR[*]        ; clk        ; 3.690 ; 3.778 ; Rise       ; clk             ;
;  ADDR[0]       ; clk        ; 3.834 ; 3.932 ; Rise       ; clk             ;
;  ADDR[1]       ; clk        ; 3.705 ; 3.778 ; Rise       ; clk             ;
;  ADDR[2]       ; clk        ; 4.202 ; 4.313 ; Rise       ; clk             ;
;  ADDR[3]       ; clk        ; 3.888 ; 3.971 ; Rise       ; clk             ;
;  ADDR[4]       ; clk        ; 3.711 ; 3.812 ; Rise       ; clk             ;
;  ADDR[5]       ; clk        ; 3.824 ; 3.904 ; Rise       ; clk             ;
;  ADDR[6]       ; clk        ; 3.704 ; 3.804 ; Rise       ; clk             ;
;  ADDR[7]       ; clk        ; 3.690 ; 3.781 ; Rise       ; clk             ;
;  ADDR[8]       ; clk        ; 3.721 ; 3.792 ; Rise       ; clk             ;
;  ADDR[9]       ; clk        ; 4.850 ; 5.034 ; Rise       ; clk             ;
;  ADDR[10]      ; clk        ; 3.726 ; 3.817 ; Rise       ; clk             ;
;  ADDR[11]      ; clk        ; 4.045 ; 4.198 ; Rise       ; clk             ;
;  ADDR[12]      ; clk        ; 4.562 ; 4.693 ; Rise       ; clk             ;
;  ADDR[13]      ; clk        ; 4.213 ; 4.365 ; Rise       ; clk             ;
;  ADDR[14]      ; clk        ; 4.031 ; 4.164 ; Rise       ; clk             ;
;  ADDR[15]      ; clk        ; 5.237 ; 5.434 ; Rise       ; clk             ;
;  ADDR[16]      ; clk        ; 4.213 ; 4.364 ; Rise       ; clk             ;
;  ADDR[17]      ; clk        ; 3.835 ; 3.935 ; Rise       ; clk             ;
;  ADDR[18]      ; clk        ; 3.905 ; 3.992 ; Rise       ; clk             ;
;  ADDR[19]      ; clk        ; 4.662 ; 4.816 ; Rise       ; clk             ;
; DATA_SRAM[*]   ; clk        ; 3.701 ; 3.794 ; Rise       ; clk             ;
;  DATA_SRAM[0]  ; clk        ; 3.956 ; 4.037 ; Rise       ; clk             ;
;  DATA_SRAM[1]  ; clk        ; 4.050 ; 4.144 ; Rise       ; clk             ;
;  DATA_SRAM[2]  ; clk        ; 4.098 ; 4.209 ; Rise       ; clk             ;
;  DATA_SRAM[3]  ; clk        ; 4.117 ; 4.234 ; Rise       ; clk             ;
;  DATA_SRAM[4]  ; clk        ; 3.993 ; 4.092 ; Rise       ; clk             ;
;  DATA_SRAM[5]  ; clk        ; 4.069 ; 4.172 ; Rise       ; clk             ;
;  DATA_SRAM[6]  ; clk        ; 4.118 ; 4.231 ; Rise       ; clk             ;
;  DATA_SRAM[7]  ; clk        ; 4.184 ; 4.304 ; Rise       ; clk             ;
;  DATA_SRAM[8]  ; clk        ; 4.065 ; 4.207 ; Rise       ; clk             ;
;  DATA_SRAM[9]  ; clk        ; 4.190 ; 4.343 ; Rise       ; clk             ;
;  DATA_SRAM[10] ; clk        ; 3.904 ; 4.022 ; Rise       ; clk             ;
;  DATA_SRAM[11] ; clk        ; 3.874 ; 3.987 ; Rise       ; clk             ;
;  DATA_SRAM[12] ; clk        ; 3.701 ; 3.794 ; Rise       ; clk             ;
;  DATA_SRAM[13] ; clk        ; 3.854 ; 3.936 ; Rise       ; clk             ;
;  DATA_SRAM[14] ; clk        ; 3.950 ; 4.037 ; Rise       ; clk             ;
;  DATA_SRAM[15] ; clk        ; 3.936 ; 4.024 ; Rise       ; clk             ;
; adclrc         ; clk        ; 6.297 ; 5.933 ; Rise       ; clk             ;
; bclk           ; clk        ; 5.420 ; 5.719 ; Rise       ; clk             ;
; dacdat         ; clk        ; 5.788 ; 6.140 ; Rise       ; clk             ;
; daclrc         ; clk        ; 6.282 ; 5.918 ; Rise       ; clk             ;
; mclk           ; clk        ; 5.676 ; 5.388 ; Rise       ; clk             ;
; sram_we        ; clk        ; 3.985 ; 4.098 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sram_ce       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_oe       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_we       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_lb       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sram_ub       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; bclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adclrc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; daclrc        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dacdat        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[19]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[18]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[17]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[16]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DATA_SRAM[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DATA_SRAM[15]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[14]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[13]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[12]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[11]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[10]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[9]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[8]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[7]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[6]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[5]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[4]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DATA_SRAM[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; adcdat                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sram_ce       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_oe       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_we       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_lb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; sram_ub       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; mclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; bclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; adclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; daclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; dacdat        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ADDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sram_ce       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_oe       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_we       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_lb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; sram_ub       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; bclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; adclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; daclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dacdat        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; ADDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sram_ce       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_oe       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_we       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_lb       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sram_ub       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; bclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; adclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; daclrc        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; dacdat        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[19]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ADDR[18]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[17]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[16]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; ADDR[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ADDR[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ADDR[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ADDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ADDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DATA_SRAM[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DATA_SRAM[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2204     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2204     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 147   ; 147  ;
; Unconstrained Output Ports      ; 42    ; 42   ;
; Unconstrained Output Port Paths ; 44    ; 44   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Oct 04 13:56:42 2021
Info: Command: quartus_sta SRAM_TEST -c SRAM_TEST
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SRAM_TEST.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.655
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.655      -307.928 clk 
Info (332146): Worst-case hold slack is 0.386
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.386         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -189.325 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.155
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.155      -269.871 clk 
Info (332146): Worst-case hold slack is 0.339
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.339         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -189.325 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.339
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.339       -79.514 clk 
Info (332146): Worst-case hold slack is 0.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.174         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -157.216 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4685 megabytes
    Info: Processing ended: Mon Oct 04 13:56:49 2021
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:03


