vhdtdtfi -lib work /home/jonas/ECE428/project/src/addrgen_1_b.v -lang verilog -prj project -o addrgen_1_b.spl -module addrgen_1_b -template /opt/Xilinx/14.7/ISE_DS/ISE//data/splveri.tft -deleteonerror 
spl2sym -intstyle ise -family spartan6 addrgen_1_b.spl /home/jonas/ECE428/project/addrgen_1_b.sym 
