
-  Descreve um circuito pela associação de blocos previamente definidos, permitindo a construção de um sistema maior;
-  Exemplo somador de 4 bits (associação de somadores completos), interligação em cascata;
-  Quando utilizamos esse tipo de abordagem, nós "puxamos" o módulo que vai servir de base, ou seja, nós "importamos" um módulo de somador completo para projetar o somador de 4 bits;

```systemverilog
nome_modulo nome(mapeamento);
```

-  Nome do módulo - módulo a ser referenciado;
-  Nome - nome da instância específica do módulo;
-  Mapeamento - forma que as entradas e saídas estão ligadas.

O mapeamento pode ser feito tanto por **lista**, como também por **nome**.

-  Por lista
	-  As entradas e saídas são colocadas na ordem no qual foram declaradas no módulo;
	-  A ordem importa;
	-  Exemplo
	
```systemverilog
module half_adder(a, b, s, c);
```

No arquivo do somador completo fazemos o seguinte

```SYSTEMVERILOG
half_adder ha1 (a1, b1, s1, c1)
```

-  Por nome
	-  As entradas e saídas são associadas a pinos específicos do módulo;
	-  A ordem não importa;
	-  Exemplo

```systemverilog
module half_adder(a, b, s, c)
```

No arquivo do somador completo a instância fica assim

```systemverilog
half_adder ha1 (
	.a(a1), 
	.b(b1), 
	.s(s1), 
	.c(c1)
);
```

Essa nomenclatura quer dizer o seguinte, no meu pino a do módulo half_adder eu ligo o valor a1.

> Observação importante é que assim como na abordagem estrutural, aqui devemos utilizar wire para fazer as ligações entre blocos.

-  Os módulos primários devem estar:

		- No mesmo projeto do módulo principal;
			- O módulo principal é aquele que é o Top-Level;
		- No mesmo arquivo do módulo principal;
			- O módulo principal é aquele com o nome do arquivo;