[Inputs]
clk
reset
a
b
[Outputs]
tick
=count_sseg[7:0]=
[BiDir]
[ATTRIBUTES]
VeriModel fsm

