<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:23.2223</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.11.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0143965</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지 및 이를 포함하는 전자 디바이스</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE AND ELECTRONIC DEVICE  INCLUDING THE SAME</inventionTitleEng><openDate>2024.05.08</openDate><openNumber>10-2024-0061987</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.11.03</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 25/10</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 제1 절연층; 상기 제1 절연층 상에 배치되고, 수평 방향으로 상호 이격된 제1 패드 및 제2 패드; 상기 제1 패드 상에 배치된 포스트 범프; 상기 제2 패드 상에 배치된 제1 접속부; 상기 제1 접속부 상에 배치된 제1 반도체 소자; 상기 제1 절연층 상에 배치되고, 상기 포스트 범프, 상기 제1 접속부 및 상기 제1 반도체 소자를 몰딩하는 제1 몰딩 부재; 및 상기 포스트 범프 상에 배치된 표면 처리층을 포함하고, 상기 제1 몰딩 부재의 상면은 상기 제1 접속부의 상면 및 상기 제1 반도체 소자의 상면보다 높게 위치하고, 상기 제1 몰딩 부재의 상면은 상기 포스트 범프의 상면보다 낮게 위치하며, 상기 표면 처리층은 상기 포스트 범프의 상면 및 측면의 적어도 일부를 덮으며 배치된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치되고, 수평 방향으로 상호 이격된 제1 패드 및 제2 패드;상기 제1 패드 상에 배치된 포스트 범프;상기 제2 패드 상에 배치된 제1 접속부;상기 제1 접속부 상에 배치된 제1 반도체 소자;상기 제1 절연층 상에 배치되고, 상기 포스트 범프 및 상기 제1 반도체 소자를 몰딩하는 제1 몰딩 부재; 및상기 포스트 범프 상에 배치된 표면 처리층을 포함하고,상기 제1 몰딩 부재의 상면은 상기 제1 반도체 소자의 상면보다 높게 위치하고,상기 제1 몰딩 부재의 상면은 상기 포스트 범프의 상면보다 낮게 위치하며,상기 표면 처리층은 상기 포스트 범프의 상면 및 측면의 적어도 일부를 덮으며 배치된,반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 표면 처리층은 상기 포스트 범프의 상면과 접촉한 제1 부분과, 상기 제1 부분으로부터 절곡 연장되며 상기 포스트 범프의 측면과 접촉한 제2 부분을 포함하고,상기 표면 처리층의 제2 부분의 적어도 일부는 상기 제1 몰딩 부재와 접촉하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 몰딩 부재의 상면은 곡면을 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 제1 몰딩 부재의 상면의 곡면은 상기 포스트 범프로부터 멀어질수록 높이가 낮아지는 곡률 반경을 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제2항에 있어서,상기 포스트 범프의 상면과 상기 제1 몰딩 부재의 상면은 단차를 가지며,상기 표면 처리층의 제1 부분의 두께는 상기 단차보다 큰,반도체 패키지.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 단차는 상기 표면 처리층의 상기 제1 부분의 두께의 55% 내지 85%의 범위를 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제6항 중 어느 한 항에 있어서,상기 제1 몰딩 부재 및 상기 포스트 범프 중 어느 하나에는 수직 방향을 따라 연장된 크레비스를 구비하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 크레비스는 상기 제1 몰딩 부재와 수평 방향으로 중첩되면서 상기 제1 몰딩 부재와 접촉하지 않는 상기 포스트 범프의 제1 측면을 포함하고,상기 포스트 범프의 제1 측면은 상기 표면 처리층과 접촉하는,반도체 패키지. </claim></claimInfo><claimInfo><claim>9. 제7항에 있어서,상기 표면 처리층은 상기 크레비스 내에 배치되며,상기 표면 처리층의 적어도 일부는 상기 제1 몰딩 부재의 상면보다 낮게 위치하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 제1 절연층 상에 배치되고, 상기 제2 패드와 수직으로 중첩된 개구를 포함하는 제1 보호층을 더 포함하고,상기 제1 보호층은 상기 제1 절연층 상에서 상기 제1 패드가 배치된 제1 영역에 배치되지 않는,반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 보호층의 외측면은 상기 제1 절연층의 외측면보다 더 내측에 위치한,반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 보호층의 외측면은 상기 제1 절연층의 외측면을 향하여 볼록한 볼록면 및 상기 제1 보호층의 내측을 향하여 오목한 오목면 중 적어도 하나를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서,상기 제1 몰딩 부재는 상기 제1 보호층의 외측면 및 상면을 덮으며 배치되는,반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제1 절연층;상기 제1 절연층 상에 배치되고, 수평 방향으로 상호 이격된 제1 패드 및 제2 패드;상기 제1 패드 상에 배치된 포스트 범프;상기 제2 패드 상에 배치된 제1 접속부;상기 제1 접속부 상에 배치된 제1 반도체 소자;상기 제1 절연층 상에 배치되고, 상기 포스트 범프, 상기 제1 접속부 및 상기 제1 반도체 소자를 몰딩하는 제1 몰딩 부재;상기 포스트 범프 상에 배치된 표면 처리층;상기 표면 처리층 상에 배치된 제2 접속부; 및상기 제2 접속부 상에 배치된 제1 외부 기판을 포함하고,상기 제1 몰딩 부재의 상면은 상기 제1 접속부의 상면 및 상기 제1 반도체 소자의 상면보다 높게 위치하고,상기 제1 몰딩 부재의 상면은 상기 포스트 범프의 상면보다 낮게 위치하며,상기 표면 처리층은 상기 포스트 범프의 상면 및 측면의 적어도 일부를 덮으며 배치된,전자 디바이스.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 제1 절연층 하에 배치된 제2 절연층;상기 제2 절연층 하에 배치된 제2 회로층;상기 제2 회로층 하에 배치된 제3 접속부; 및상기 제3 접속부 하에 배치된 제2 외부 기판을 포함하고,상기 제1 및 제2 외부 기판 중 적어도 하나는 메인 보드를 포함하고,상기 제1 및 제2 외부 기판 중 적어도 다른 하나는 메모리 기판을 포함하는,전자 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>SEONG, DAE HYEON</engName><name>성대현</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KOH, DONG HYUK</engName><name>고동혁</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KWON, SOON GYU</engName><name>권순규</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.11.01</receiptDate><receiptNumber>1-1-2022-1160239-99</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.11.03</receiptDate><receiptNumber>1-1-2025-1222640-31</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220143965.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a4f079e4cfcbe8d202ae72434c8d01af4b13333b32d22703007ac038edefd4b122522b862315e2074c5dbbfae0076775d801748ef72f6ca9</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf7d5da1c645db2728c4c1f917ba169148b208f49321f6cb2548a05f32d813ba95f3a1b8de00b53d631c530b7e00cece05dce753fcc0ad600a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>