TimeQuest Timing Analyzer report for Multiciclo
Mon Dec 10 22:43:57 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'clk_rom'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'clk_rom'
 15. Slow Model Minimum Pulse Width: 'clk_rom'
 16. Slow Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'clk_rom'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'clk_rom'
 32. Fast Model Minimum Pulse Width: 'clk_rom'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Multiciclo                                       ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C70F896C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ; < 0.1%      ;
;     4-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }     ;
; clk_rom    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_rom } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 68.05 MHz  ; 68.05 MHz       ; clk        ;                                                       ;
; 343.17 MHz ; 200.0 MHz       ; clk_rom    ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+---------+---------+---------------+
; Clock   ; Slack   ; End Point TNS ;
+---------+---------+---------------+
; clk     ; -13.696 ; -1774.602     ;
; clk_rom ; -10.605 ; -271.200      ;
+---------+---------+---------------+


+---------------------------------+
; Slow Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.530 ; 0.000         ;
; clk_rom ; 0.644 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                       ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -13.696 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.731     ;
; -13.696 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 14.731     ;
; -13.682 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.014     ; 14.704     ;
; -13.682 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.014     ; 14.704     ;
; -13.682 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.014     ; 14.704     ;
; -13.682 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.014     ; 14.704     ;
; -13.671 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.016     ; 14.691     ;
; -13.653 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.003     ; 14.686     ;
; -13.629 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.664     ;
; -13.629 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.664     ;
; -13.629 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.664     ;
; -13.629 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 14.664     ;
; -13.546 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.584     ;
; -13.546 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.584     ;
; -13.532 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.557     ;
; -13.532 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.557     ;
; -13.532 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.557     ;
; -13.532 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.557     ;
; -13.521 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.013     ; 14.544     ;
; -13.503 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.539     ;
; -13.491 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.028      ; 14.555     ;
; -13.491 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.028      ; 14.555     ;
; -13.479 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.517     ;
; -13.479 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.517     ;
; -13.479 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.517     ;
; -13.479 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.517     ;
; -13.477 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.528     ;
; -13.477 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.528     ;
; -13.477 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.528     ;
; -13.477 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.528     ;
; -13.466 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.013      ; 14.515     ;
; -13.452 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.033     ; 14.455     ;
; -13.448 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.026      ; 14.510     ;
; -13.445 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.032     ; 14.449     ;
; -13.445 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.032     ; 14.449     ;
; -13.440 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.006     ; 14.470     ;
; -13.440 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.006     ; 14.470     ;
; -13.440 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.006     ; 14.470     ;
; -13.440 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.470     ;
; -13.439 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.006     ; 14.469     ;
; -13.424 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.488     ;
; -13.424 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.488     ;
; -13.424 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.488     ;
; -13.424 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.488     ;
; -13.417 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.007     ; 14.446     ;
; -13.410 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.441     ;
; -13.410 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.441     ;
; -13.410 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.441     ;
; -13.410 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.005     ; 14.441     ;
; -13.394 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.432     ;
; -13.394 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.002      ; 14.432     ;
; -13.381 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.028      ; 14.445     ;
; -13.381 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.028      ; 14.445     ;
; -13.380 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.405     ;
; -13.380 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.405     ;
; -13.380 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.405     ;
; -13.380 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.011     ; 14.405     ;
; -13.373 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.016     ; 14.393     ;
; -13.373 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.016     ; 14.393     ;
; -13.373 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.016     ; 14.393     ;
; -13.373 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.016     ; 14.393     ;
; -13.370 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.017     ; 14.389     ;
; -13.369 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.013     ; 14.392     ;
; -13.367 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.418     ;
; -13.367 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.418     ;
; -13.367 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.418     ;
; -13.367 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.418     ;
; -13.356 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.013      ; 14.405     ;
; -13.351 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.000      ; 14.387     ;
; -13.344 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.028      ; 14.408     ;
; -13.344 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.028      ; 14.408     ;
; -13.338 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.026      ; 14.400     ;
; -13.330 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.381     ;
; -13.330 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.381     ;
; -13.330 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.381     ;
; -13.330 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.015      ; 14.381     ;
; -13.327 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.365     ;
; -13.327 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.365     ;
; -13.327 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.365     ;
; -13.327 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.002      ; 14.365     ;
; -13.319 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.013      ; 14.368     ;
; -13.314 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.378     ;
; -13.314 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.378     ;
; -13.314 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.378     ;
; -13.314 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.028      ; 14.378     ;
; -13.309 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.027      ; 14.372     ;
; -13.309 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.027      ; 14.372     ;
; -13.302 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.030     ; 14.308     ;
; -13.301 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.026      ; 14.363     ;
; -13.295 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.345     ;
; -13.295 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.345     ;
; -13.295 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.345     ;
; -13.295 ; mips_control:ctr_mips|pstate.decode_st    ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.014      ; 14.345     ;
; -13.295 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.029     ; 14.302     ;
; -13.295 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.029     ; 14.302     ;
; -13.290 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.003     ; 14.323     ;
; -13.290 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.003     ; 14.323     ;
; -13.290 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.003     ; 14.323     ;
; -13.290 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.323     ;
; -13.289 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.003     ; 14.322     ;
+---------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_rom'                                                                                                                                                                                                              ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -10.605 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.028      ; 11.598     ;
; -10.582 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 11.589     ;
; -10.536 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.028      ; 11.529     ;
; -10.524 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 11.531     ;
; -10.400 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.422     ;
; -10.384 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.028      ; 11.377     ;
; -10.377 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 11.413     ;
; -10.360 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 11.367     ;
; -10.334 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 11.330     ;
; -10.331 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.353     ;
; -10.324 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 11.326     ;
; -10.319 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 11.355     ;
; -10.311 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 11.321     ;
; -10.303 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 11.299     ;
; -10.292 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.037      ; 11.294     ;
; -10.288 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 11.276     ;
; -10.280 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 11.290     ;
; -10.266 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.023      ; 11.254     ;
; -10.265 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 11.261     ;
; -10.253 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 11.263     ;
; -10.247 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.269     ;
; -10.234 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 11.230     ;
; -10.224 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 11.260     ;
; -10.222 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 11.232     ;
; -10.210 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.232     ;
; -10.187 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 11.223     ;
; -10.186 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 11.191     ;
; -10.179 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.201     ;
; -10.178 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.200     ;
; -10.166 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 11.202     ;
; -10.166 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 11.177     ;
; -10.155 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 11.191     ;
; -10.154 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 11.159     ;
; -10.150 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 11.141     ;
; -10.143 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.168     ;
; -10.141 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.163     ;
; -10.129 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 11.165     ;
; -10.128 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 11.119     ;
; -10.117 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 11.122     ;
; -10.113 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 11.109     ;
; -10.111 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 11.142     ;
; -10.106 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.028      ; 11.099     ;
; -10.097 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 11.108     ;
; -10.089 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 11.099     ;
; -10.088 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 11.095     ;
; -10.085 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.040      ; 11.090     ;
; -10.085 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 11.110     ;
; -10.082 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 11.078     ;
; -10.081 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 11.072     ;
; -10.079 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 11.102     ;
; -10.079 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 11.110     ;
; -10.075 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 11.092     ;
; -10.059 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.026      ; 11.050     ;
; -10.058 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 11.068     ;
; -10.056 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 11.093     ;
; -10.053 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 11.070     ;
; -10.026 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.048     ;
; -10.010 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 11.033     ;
; -10.002 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 11.038     ;
; -9.998  ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 11.035     ;
; -9.994  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.016     ;
; -9.989  ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 11.011     ;
; -9.971  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 11.007     ;
; -9.970  ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 10.977     ;
; -9.965  ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 11.001     ;
; -9.958  ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.028      ; 10.951     ;
; -9.948  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 10.979     ;
; -9.945  ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 10.956     ;
; -9.925  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.947     ;
; -9.921  ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 10.946     ;
; -9.918  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 10.921     ;
; -9.916  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 10.947     ;
; -9.913  ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 10.949     ;
; -9.912  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.929     ;
; -9.911  ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 10.942     ;
; -9.901  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.057      ; 10.923     ;
; -9.890  ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.907     ;
; -9.886  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.038      ; 10.889     ;
; -9.883  ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.071      ; 10.919     ;
; -9.882  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 10.871     ;
; -9.879  ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.066      ; 10.910     ;
; -9.875  ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.892     ;
; -9.864  ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.884     ;
; -9.861  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 10.855     ;
; -9.860  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.024      ; 10.849     ;
; -9.858  ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 10.881     ;
; -9.853  ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.052      ; 10.870     ;
; -9.838  ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.846     ;
; -9.835  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.831     ;
; -9.834  ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 10.871     ;
; -9.832  ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 10.826     ;
; -9.832  ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 10.852     ;
; -9.828  ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.834     ;
; -9.817  ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.827     ;
; -9.809  ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.028      ; 10.802     ;
; -9.809  ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 10.817     ;
; -9.806  ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.041      ; 10.812     ;
; -9.804  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.031      ; 10.800     ;
; -9.798  ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.067      ; 10.830     ;
; -9.786  ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.045      ; 10.796     ;
+---------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.530 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.675 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.681 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.729 ; regbuf:regULA|sr_out[9]                   ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.995      ;
; 0.784 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.791 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.798 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.802 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.811 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.813 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.841 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.856 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.122      ;
; 0.869 ; reg:ir|sr_out[17]                         ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; -0.001     ; 1.134      ;
; 0.919 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.185      ;
; 0.957 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.982 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.248      ;
; 0.982 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.248      ;
; 1.022 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.288      ;
; 1.029 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.295      ;
; 1.073 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.339      ;
; 1.076 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.342      ;
; 1.114 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.369      ;
; 1.117 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.372      ;
; 1.127 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.001      ; 1.394      ;
; 1.128 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.008      ; 1.402      ;
; 1.141 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.010     ; 1.397      ;
; 1.143 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.408      ;
; 1.143 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.408      ;
; 1.143 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.408      ;
; 1.143 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.408      ;
; 1.150 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.417      ;
; 1.150 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.417      ;
; 1.150 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.417      ;
; 1.158 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.025     ; 1.399      ;
; 1.172 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.438      ;
; 1.186 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.452      ;
; 1.187 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.453      ;
; 1.205 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.471      ;
; 1.213 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.481      ;
; 1.232 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.003      ; 1.501      ;
; 1.247 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.513      ;
; 1.260 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.267 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; 0.013      ; 1.546      ;
; 1.298 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; -0.030     ; 1.534      ;
; 1.314 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 1.580      ;
; 1.321 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 1.575      ;
; 1.357 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.625      ;
; 1.360 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 1.628      ;
; 1.361 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.629      ;
; 1.362 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.628      ;
; 1.366 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.630      ;
; 1.367 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.631      ;
; 1.371 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.054      ; 1.659      ;
; 1.371 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.639      ;
; 1.371 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.635      ;
; 1.374 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 1.638      ;
; 1.379 ; regbuf:rdm|sr_out[25]                     ; breg:bcoreg|breg32_rtl_1_bypass[36]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 1.657      ;
; 1.382 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.650      ;
; 1.384 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 1.652      ;
; 1.386 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|breg32_rtl_1_bypass[40]                                                                ; clk          ; clk         ; 0.000        ; 0.033      ; 1.685      ;
; 1.393 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.015      ; 1.674      ;
; 1.394 ; reg:ir|sr_out[18]                         ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.657      ;
; 1.398 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 1.662      ;
; 1.403 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.001      ; 1.670      ;
; 1.408 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.660      ;
; 1.411 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; -0.009     ; 1.668      ;
; 1.415 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.670      ;
; 1.424 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.690      ;
; 1.433 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.logic_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.025     ; 1.674      ;
; 1.437 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.025     ; 1.678      ;
; 1.437 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 1.692      ;
; 1.474 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.740      ;
; 1.476 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.750      ;
; 1.486 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.791      ;
; 1.492 ; mips_control:ctr_mips|pstate.arith_imm_st ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.023      ; 1.781      ;
; 1.504 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; 0.033      ; 1.803      ;
; 1.507 ; reg:ir|sr_out[14]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.015      ; 1.788      ;
; 1.512 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.017      ; 1.795      ;
; 1.518 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; -0.024     ; 1.760      ;
; 1.539 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.008      ; 1.813      ;
; 1.542 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 1.816      ;
; 1.557 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 1.811      ;
; 1.568 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.022      ; 1.856      ;
; 1.570 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.836      ;
; 1.580 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.016      ; 1.862      ;
; 1.581 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.067      ; 1.882      ;
; 1.588 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.014     ; 1.840      ;
; 1.602 ; regbuf:regULA|sr_out[14]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.914      ;
; 1.602 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; -0.030     ; 1.838      ;
; 1.606 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 1.869      ;
; 1.607 ; regbuf:rdm|sr_out[24]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ; clk          ; clk         ; 0.000        ; 0.067      ; 1.908      ;
; 1.609 ; breg:bcoreg|breg32_rtl_1_bypass[14]       ; regbuf:rgB|sr_out[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.054     ; 1.821      ;
; 1.615 ; breg:bcoreg|breg32_rtl_1_bypass[30]       ; regbuf:rgB|sr_out[19]                                                                              ; clk          ; clk         ; 0.000        ; 0.021      ; 1.902      ;
; 1.619 ; reg:ir|sr_out[10]                         ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.022      ; 1.907      ;
; 1.631 ; mips_control:ctr_mips|pstate.logic_imm_st ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.023      ; 1.920      ;
; 1.654 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.024      ; 1.944      ;
; 1.658 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.924      ;
; 1.659 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.079      ; 1.972      ;
; 1.664 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]                                                                                   ; clk          ; clk         ; 0.000        ; -0.003     ; 1.927      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_rom'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.644 ; regbuf:rgB|sr_out[3]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.932      ;
; 0.648 ; regbuf:rgB|sr_out[14]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.936      ;
; 0.648 ; regbuf:rgB|sr_out[8]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 0.936      ;
; 0.889 ; regbuf:rgB|sr_out[0]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.178      ;
; 0.911 ; regbuf:rgB|sr_out[12]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.054      ; 1.199      ;
; 0.916 ; regbuf:rgB|sr_out[1]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 1.205      ;
; 0.980 ; regbuf:rgB|sr_out[13]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.241      ;
; 1.014 ; regbuf:rgB|sr_out[28]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 1.269      ;
; 1.127 ; regbuf:rgB|sr_out[4]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.420      ;
; 1.128 ; regbuf:rgB|sr_out[2]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.421      ;
; 1.235 ; regbuf:rgB|sr_out[15]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.496      ;
; 1.240 ; regbuf:rgB|sr_out[10]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.506      ;
; 1.265 ; regbuf:rgB|sr_out[27]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.014      ; 1.513      ;
; 1.268 ; regbuf:rgB|sr_out[19]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.014      ; 1.516      ;
; 1.271 ; regbuf:rgB|sr_out[26]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.014      ; 1.519      ;
; 1.287 ; regbuf:rgB|sr_out[29]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.014      ; 1.535      ;
; 1.458 ; regbuf:rgB|sr_out[21]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.737      ;
; 1.473 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 1.737      ;
; 1.478 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 1.756      ;
; 1.478 ; regbuf:rgB|sr_out[7]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.739      ;
; 1.496 ; regbuf:rgB|sr_out[17]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.757      ;
; 1.499 ; regbuf:rgB|sr_out[16]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.069      ; 1.802      ;
; 1.504 ; regbuf:rgB|sr_out[9]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.765      ;
; 1.517 ; regbuf:rgB|sr_out[11]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.778      ;
; 1.521 ; regbuf:rgB|sr_out[30]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.070      ; 1.825      ;
; 1.539 ; regbuf:rgB|sr_out[23]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.021      ; 1.794      ;
; 1.611 ; regbuf:rgB|sr_out[20]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.890      ;
; 1.723 ; regbuf:rgB|sr_out[5]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 1.984      ;
; 1.728 ; regbuf:rgB|sr_out[25]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.014      ; 1.976      ;
; 1.757 ; regbuf:rgB|sr_out[22]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.036      ;
; 1.796 ; regbuf:rgB|sr_out[6]                                                                                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 2.085      ;
; 1.811 ; regbuf:rgB|sr_out[31]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 2.078      ;
; 1.916 ; regbuf:rgB|sr_out[24]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 2.184      ;
; 2.047 ; regbuf:rgB|sr_out[18]                                                                                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.027      ; 2.308      ;
; 2.184 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.448      ;
; 2.196 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.474      ;
; 2.288 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.566      ;
; 2.331 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.609      ;
; 2.357 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.621      ;
; 2.376 ; reg:pc|sr_out[5]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 2.671      ;
; 2.388 ; reg:pc|sr_out[5]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 2.669      ;
; 2.406 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.684      ;
; 2.409 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.673      ;
; 2.421 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.699      ;
; 2.429 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.693      ;
; 2.450 ; reg:pc|sr_out[3]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.058      ; 2.742      ;
; 2.455 ; reg:pc|sr_out[6]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 2.734      ;
; 2.476 ; reg:pc|sr_out[3]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.754      ;
; 2.478 ; reg:pc|sr_out[6]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 2.743      ;
; 2.490 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.754      ;
; 2.498 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 2.776      ;
; 2.516 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 2.780      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a17~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a18~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a19~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a20~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a21~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a22~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a23~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a24~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a25~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a26~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a27~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a28~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a29~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a30~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a31~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a1~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a2~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a3~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a4~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a5~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a6~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a7~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a8~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a9~porta_memory_reg0   ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ; clk_rom      ; clk_rom     ; 0.000        ; -0.025     ; 2.854      ;
; 2.665 ; reg:pc|sr_out[8]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 2.947      ;
; 2.864 ; reg:pc|sr_out[7]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 3.146      ;
; 2.867 ; reg:pc|sr_out[8]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 3.135      ;
; 2.882 ; reg:pc|sr_out[7]                                                                                             ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 3.150      ;
; 2.956 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 3.234      ;
; 2.977 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 3.255      ;
; 2.982 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 3.246      ;
; 2.993 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 3.271      ;
; 3.005 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 3.269      ;
; 3.013 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 3.291      ;
; 3.036 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 3.300      ;
; 3.042 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 3.320      ;
; 3.060 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.044      ; 3.338      ;
; 3.066 ; mips_control:ctr_mips|pstate.readmem_st                                                                      ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 3.330      ;
; 3.078 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 3.342      ;
; 3.111 ; mips_control:ctr_mips|pstate.writemem_st                                                                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.039      ; 3.384      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.600 ; 2.600 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.808 ; -0.808 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.998 ; 20.998 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.282 ; 19.282 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.071 ; 19.071 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.720 ; 18.720 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 16.878 ; 16.878 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.999 ; 18.999 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 16.968 ; 16.968 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.871 ; 18.871 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 18.955 ; 18.955 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 16.998 ; 16.998 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 17.789 ; 17.789 ; Rise       ; clk             ;
;  data[10] ; clk        ; 18.298 ; 18.298 ; Rise       ; clk             ;
;  data[11] ; clk        ; 17.992 ; 17.992 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.409 ; 20.409 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.994 ; 18.994 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.266 ; 19.266 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.953 ; 17.953 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.513 ; 18.513 ; Rise       ; clk             ;
;  data[17] ; clk        ; 20.007 ; 20.007 ; Rise       ; clk             ;
;  data[18] ; clk        ; 20.616 ; 20.616 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.114 ; 18.114 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.483 ; 19.483 ; Rise       ; clk             ;
;  data[21] ; clk        ; 17.304 ; 17.304 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.428 ; 19.428 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.141 ; 18.141 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.762 ; 19.762 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.804 ; 18.804 ; Rise       ; clk             ;
;  data[26] ; clk        ; 18.036 ; 18.036 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.325 ; 19.325 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.998 ; 20.998 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.392 ; 19.392 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.978 ; 19.978 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.032 ; 19.032 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.160 ; 13.160 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.868 ; 11.868 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.756 ; 11.756 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.018 ; 12.018 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.973 ; 11.973 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.447 ; 11.447 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.075 ; 13.075 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.032 ; 12.032 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.114 ; 11.114 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.027 ; 12.027 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.277 ; 12.277 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.831 ; 11.831 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.666 ; 12.666 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.356 ; 11.356 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.564 ; 11.564 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.869 ; 11.869 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.898 ; 11.898 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.549 ; 11.549 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.690 ; 12.690 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.487 ; 11.487 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.078 ; 12.078 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.734 ; 11.734 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.597 ; 12.597 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.401 ; 11.401 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.521 ; 11.521 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.911 ; 11.911 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.732 ; 11.732 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.114 ; 12.114 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.566 ; 11.566 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.160 ; 13.160 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.746 ; 12.746 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.505 ; 11.505 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.039 ; 12.039 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 7.719  ; 7.719  ; Rise       ; clk             ;
;  data[0]  ; clk        ; 10.052 ; 10.052 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 8.963  ; 8.963  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 8.847  ; 8.847  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.950  ; 8.950  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 8.582  ; 8.582  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 9.715  ; 9.715  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 8.470  ; 8.470  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.258  ; 9.258  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.783  ; 8.783  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 9.582  ; 9.582  ; Rise       ; clk             ;
;  data[10] ; clk        ; 8.859  ; 8.859  ; Rise       ; clk             ;
;  data[11] ; clk        ; 9.971  ; 9.971  ; Rise       ; clk             ;
;  data[12] ; clk        ; 8.605  ; 8.605  ; Rise       ; clk             ;
;  data[13] ; clk        ; 11.287 ; 11.287 ; Rise       ; clk             ;
;  data[14] ; clk        ; 8.132  ; 8.132  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.653  ; 8.653  ; Rise       ; clk             ;
;  data[16] ; clk        ; 7.719  ; 7.719  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.194  ; 9.194  ; Rise       ; clk             ;
;  data[18] ; clk        ; 8.851  ; 8.851  ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.972  ; 8.972  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.099  ; 9.099  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.155  ; 8.155  ; Rise       ; clk             ;
;  data[22] ; clk        ; 8.648  ; 8.648  ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.902  ; 8.902  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.420  ; 9.420  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.961  ; 9.961  ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.548  ; 8.548  ; Rise       ; clk             ;
;  data[27] ; clk        ; 10.008 ; 10.008 ; Rise       ; clk             ;
;  data[28] ; clk        ; 8.870  ; 8.870  ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.284  ; 9.284  ; Rise       ; clk             ;
;  data[30] ; clk        ; 8.838  ; 8.838  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.759  ; 9.759  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 11.114 ; 11.114 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.868 ; 11.868 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.756 ; 11.756 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.018 ; 12.018 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.973 ; 11.973 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.447 ; 11.447 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.075 ; 13.075 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.032 ; 12.032 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.114 ; 11.114 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.027 ; 12.027 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.277 ; 12.277 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.831 ; 11.831 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.666 ; 12.666 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.356 ; 11.356 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.564 ; 11.564 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.869 ; 11.869 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.898 ; 11.898 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.549 ; 11.549 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.690 ; 12.690 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.487 ; 11.487 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.078 ; 12.078 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.734 ; 11.734 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.597 ; 12.597 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.401 ; 11.401 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.521 ; 11.521 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.911 ; 11.911 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.732 ; 11.732 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.114 ; 12.114 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.566 ; 11.566 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.160 ; 13.160 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.746 ; 12.746 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.505 ; 11.505 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.039 ; 12.039 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.893  ; 8.893  ; 8.893  ; 8.893  ;
; debug[0]   ; data[1]     ; 7.709  ; 7.709  ; 7.709  ; 7.709  ;
; debug[0]   ; data[2]     ; 9.287  ; 9.287  ; 9.287  ; 9.287  ;
; debug[0]   ; data[3]     ; 8.504  ; 8.504  ; 8.504  ; 8.504  ;
; debug[0]   ; data[4]     ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; debug[0]   ; data[5]     ; 9.089  ; 9.089  ; 9.089  ; 9.089  ;
; debug[0]   ; data[6]     ; 8.423  ; 8.423  ; 8.423  ; 8.423  ;
; debug[0]   ; data[7]     ; 9.275  ; 9.275  ; 9.275  ; 9.275  ;
; debug[0]   ; data[8]     ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; debug[0]   ; data[9]     ; 9.234  ; 9.234  ; 9.234  ; 9.234  ;
; debug[0]   ; data[10]    ; 9.390  ; 9.390  ; 9.390  ; 9.390  ;
; debug[0]   ; data[11]    ; 9.843  ; 9.843  ; 9.843  ; 9.843  ;
; debug[0]   ; data[12]    ; 10.165 ; 10.165 ; 10.165 ; 10.165 ;
; debug[0]   ; data[13]    ; 10.263 ; 10.263 ; 10.263 ; 10.263 ;
; debug[0]   ; data[14]    ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; debug[0]   ; data[15]    ; 9.039  ; 9.039  ; 9.039  ; 9.039  ;
; debug[0]   ; data[16]    ; 7.948  ; 7.948  ; 7.948  ; 7.948  ;
; debug[0]   ; data[17]    ; 8.399  ; 8.399  ; 8.399  ; 8.399  ;
; debug[0]   ; data[18]    ; 9.959  ; 9.959  ; 9.959  ; 9.959  ;
; debug[0]   ; data[19]    ; 8.190  ; 8.190  ; 8.190  ; 8.190  ;
; debug[0]   ; data[20]    ; 8.417  ; 8.417  ; 8.417  ; 8.417  ;
; debug[0]   ; data[21]    ; 8.114  ; 8.114  ; 8.114  ; 8.114  ;
; debug[0]   ; data[22]    ; 9.576  ; 9.576  ; 9.576  ; 9.576  ;
; debug[0]   ; data[23]    ; 7.667  ; 7.667  ; 7.667  ; 7.667  ;
; debug[0]   ; data[24]    ; 8.483  ; 8.483  ; 8.483  ; 8.483  ;
; debug[0]   ; data[25]    ; 7.966  ; 7.966  ; 7.966  ; 7.966  ;
; debug[0]   ; data[26]    ; 8.792  ; 8.792  ; 8.792  ; 8.792  ;
; debug[0]   ; data[27]    ; 8.666  ; 8.666  ; 8.666  ; 8.666  ;
; debug[0]   ; data[28]    ; 9.870  ; 9.870  ; 9.870  ; 9.870  ;
; debug[0]   ; data[29]    ; 9.512  ; 9.512  ; 9.512  ; 9.512  ;
; debug[0]   ; data[30]    ; 9.773  ; 9.773  ; 9.773  ; 9.773  ;
; debug[0]   ; data[31]    ; 8.406  ; 8.406  ; 8.406  ; 8.406  ;
; debug[1]   ; data[0]     ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; debug[1]   ; data[1]     ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; debug[1]   ; data[2]     ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; debug[1]   ; data[3]     ; 8.510  ; 8.510  ; 8.510  ; 8.510  ;
; debug[1]   ; data[4]     ; 7.381  ; 7.381  ; 7.381  ; 7.381  ;
; debug[1]   ; data[5]     ; 9.646  ; 9.646  ; 9.646  ; 9.646  ;
; debug[1]   ; data[6]     ; 9.158  ; 9.158  ; 9.158  ; 9.158  ;
; debug[1]   ; data[7]     ; 9.795  ; 9.795  ; 9.795  ; 9.795  ;
; debug[1]   ; data[8]     ; 9.168  ; 9.168  ; 9.168  ; 9.168  ;
; debug[1]   ; data[9]     ; 9.414  ; 9.414  ; 9.414  ; 9.414  ;
; debug[1]   ; data[10]    ; 9.635  ; 9.635  ; 9.635  ; 9.635  ;
; debug[1]   ; data[11]    ; 9.421  ; 9.421  ; 9.421  ; 9.421  ;
; debug[1]   ; data[12]    ; 10.189 ; 10.189 ; 10.189 ; 10.189 ;
; debug[1]   ; data[13]    ; 9.911  ; 9.911  ; 9.911  ; 9.911  ;
; debug[1]   ; data[14]    ; 8.802  ; 8.802  ; 8.802  ; 8.802  ;
; debug[1]   ; data[15]    ; 8.965  ; 8.965  ; 8.965  ; 8.965  ;
; debug[1]   ; data[16]    ; 7.904  ; 7.904  ; 7.904  ; 7.904  ;
; debug[1]   ; data[17]    ; 8.205  ; 8.205  ; 8.205  ; 8.205  ;
; debug[1]   ; data[18]    ; 10.030 ; 10.030 ; 10.030 ; 10.030 ;
; debug[1]   ; data[19]    ; 7.996  ; 7.996  ; 7.996  ; 7.996  ;
; debug[1]   ; data[20]    ; 8.309  ; 8.309  ; 8.309  ; 8.309  ;
; debug[1]   ; data[21]    ; 7.746  ; 7.746  ; 7.746  ; 7.746  ;
; debug[1]   ; data[22]    ; 9.309  ; 9.309  ; 9.309  ; 9.309  ;
; debug[1]   ; data[23]    ; 7.551  ; 7.551  ; 7.551  ; 7.551  ;
; debug[1]   ; data[24]    ; 8.609  ; 8.609  ; 8.609  ; 8.609  ;
; debug[1]   ; data[25]    ; 7.922  ; 7.922  ; 7.922  ; 7.922  ;
; debug[1]   ; data[26]    ; 8.950  ; 8.950  ; 8.950  ; 8.950  ;
; debug[1]   ; data[27]    ; 8.699  ; 8.699  ; 8.699  ; 8.699  ;
; debug[1]   ; data[28]    ; 8.909  ; 8.909  ; 8.909  ; 8.909  ;
; debug[1]   ; data[29]    ; 9.166  ; 9.166  ; 9.166  ; 9.166  ;
; debug[1]   ; data[30]    ; 9.717  ; 9.717  ; 9.717  ; 9.717  ;
; debug[1]   ; data[31]    ; 8.440  ; 8.440  ; 8.440  ; 8.440  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.893  ; 8.893  ; 8.893  ; 8.893  ;
; debug[0]   ; data[1]     ; 7.320  ; 7.320  ; 7.320  ; 7.320  ;
; debug[0]   ; data[2]     ; 9.287  ; 9.287  ; 9.287  ; 9.287  ;
; debug[0]   ; data[3]     ; 8.370  ; 8.370  ; 8.370  ; 8.370  ;
; debug[0]   ; data[4]     ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; debug[0]   ; data[5]     ; 7.465  ; 7.465  ; 7.465  ; 7.465  ;
; debug[0]   ; data[6]     ; 8.423  ; 8.423  ; 8.423  ; 8.423  ;
; debug[0]   ; data[7]     ; 7.630  ; 7.630  ; 7.630  ; 7.630  ;
; debug[0]   ; data[8]     ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; debug[0]   ; data[9]     ; 8.838  ; 8.838  ; 8.838  ; 8.838  ;
; debug[0]   ; data[10]    ; 9.390  ; 9.390  ; 9.390  ; 9.390  ;
; debug[0]   ; data[11]    ; 7.693  ; 7.693  ; 7.693  ; 7.693  ;
; debug[0]   ; data[12]    ; 10.165 ; 10.165 ; 10.165 ; 10.165 ;
; debug[0]   ; data[13]    ; 7.593  ; 7.593  ; 7.593  ; 7.593  ;
; debug[0]   ; data[14]    ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; debug[0]   ; data[15]    ; 8.179  ; 8.179  ; 8.179  ; 8.179  ;
; debug[0]   ; data[16]    ; 7.948  ; 7.948  ; 7.948  ; 7.948  ;
; debug[0]   ; data[17]    ; 7.853  ; 7.853  ; 7.853  ; 7.853  ;
; debug[0]   ; data[18]    ; 9.959  ; 9.959  ; 9.959  ; 9.959  ;
; debug[0]   ; data[19]    ; 7.346  ; 7.346  ; 7.346  ; 7.346  ;
; debug[0]   ; data[20]    ; 8.417  ; 8.417  ; 8.417  ; 8.417  ;
; debug[0]   ; data[21]    ; 7.752  ; 7.752  ; 7.752  ; 7.752  ;
; debug[0]   ; data[22]    ; 9.576  ; 9.576  ; 9.576  ; 9.576  ;
; debug[0]   ; data[23]    ; 7.275  ; 7.275  ; 7.275  ; 7.275  ;
; debug[0]   ; data[24]    ; 8.483  ; 8.483  ; 8.483  ; 8.483  ;
; debug[0]   ; data[25]    ; 7.724  ; 7.724  ; 7.724  ; 7.724  ;
; debug[0]   ; data[26]    ; 8.792  ; 8.792  ; 8.792  ; 8.792  ;
; debug[0]   ; data[27]    ; 7.725  ; 7.725  ; 7.725  ; 7.725  ;
; debug[0]   ; data[28]    ; 9.870  ; 9.870  ; 9.870  ; 9.870  ;
; debug[0]   ; data[29]    ; 9.119  ; 9.119  ; 9.119  ; 9.119  ;
; debug[0]   ; data[30]    ; 9.773  ; 9.773  ; 9.773  ; 9.773  ;
; debug[0]   ; data[31]    ; 7.360  ; 7.360  ; 7.360  ; 7.360  ;
; debug[1]   ; data[0]     ; 7.752  ; 7.752  ; 7.752  ; 7.752  ;
; debug[1]   ; data[1]     ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; debug[1]   ; data[2]     ; 8.844  ; 8.844  ; 8.844  ; 8.844  ;
; debug[1]   ; data[3]     ; 8.510  ; 8.510  ; 8.510  ; 8.510  ;
; debug[1]   ; data[4]     ; 7.267  ; 7.267  ; 7.267  ; 7.267  ;
; debug[1]   ; data[5]     ; 9.646  ; 9.646  ; 9.646  ; 9.646  ;
; debug[1]   ; data[6]     ; 8.627  ; 8.627  ; 8.627  ; 8.627  ;
; debug[1]   ; data[7]     ; 9.795  ; 9.795  ; 9.795  ; 9.795  ;
; debug[1]   ; data[8]     ; 8.328  ; 8.328  ; 8.328  ; 8.328  ;
; debug[1]   ; data[9]     ; 9.414  ; 9.414  ; 9.414  ; 9.414  ;
; debug[1]   ; data[10]    ; 7.190  ; 7.190  ; 7.190  ; 7.190  ;
; debug[1]   ; data[11]    ; 9.421  ; 9.421  ; 9.421  ; 9.421  ;
; debug[1]   ; data[12]    ; 7.525  ; 7.525  ; 7.525  ; 7.525  ;
; debug[1]   ; data[13]    ; 9.911  ; 9.911  ; 9.911  ; 9.911  ;
; debug[1]   ; data[14]    ; 8.257  ; 8.257  ; 8.257  ; 8.257  ;
; debug[1]   ; data[15]    ; 8.965  ; 8.965  ; 8.965  ; 8.965  ;
; debug[1]   ; data[16]    ; 7.246  ; 7.246  ; 7.246  ; 7.246  ;
; debug[1]   ; data[17]    ; 8.205  ; 8.205  ; 8.205  ; 8.205  ;
; debug[1]   ; data[18]    ; 7.863  ; 7.863  ; 7.863  ; 7.863  ;
; debug[1]   ; data[19]    ; 7.996  ; 7.996  ; 7.996  ; 7.996  ;
; debug[1]   ; data[20]    ; 7.640  ; 7.640  ; 7.640  ; 7.640  ;
; debug[1]   ; data[21]    ; 7.746  ; 7.746  ; 7.746  ; 7.746  ;
; debug[1]   ; data[22]    ; 7.259  ; 7.259  ; 7.259  ; 7.259  ;
; debug[1]   ; data[23]    ; 7.551  ; 7.551  ; 7.551  ; 7.551  ;
; debug[1]   ; data[24]    ; 8.219  ; 8.219  ; 8.219  ; 8.219  ;
; debug[1]   ; data[25]    ; 7.922  ; 7.922  ; 7.922  ; 7.922  ;
; debug[1]   ; data[26]    ; 8.417  ; 8.417  ; 8.417  ; 8.417  ;
; debug[1]   ; data[27]    ; 8.699  ; 8.699  ; 8.699  ; 8.699  ;
; debug[1]   ; data[28]    ; 8.215  ; 8.215  ; 8.215  ; 8.215  ;
; debug[1]   ; data[29]    ; 9.166  ; 9.166  ; 9.166  ; 9.166  ;
; debug[1]   ; data[30]    ; 7.662  ; 7.662  ; 7.662  ; 7.662  ;
; debug[1]   ; data[31]    ; 8.440  ; 8.440  ; 8.440  ; 8.440  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; clk     ; -5.678 ; -719.426      ;
; clk_rom ; -4.082 ; -118.572      ;
+---------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+---------+-------+---------------+
; Clock   ; Slack ; End Point TNS ;
+---------+-------+---------------+
; clk     ; 0.245 ; 0.000         ;
; clk_rom ; 0.263 ; 0.000         ;
+---------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; clk_rom ; -2.000 ; -345.380            ;
; clk     ; -1.627 ; -731.480            ;
+---------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.678 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.710      ;
; -5.678 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.710      ;
; -5.669 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.689      ;
; -5.669 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.689      ;
; -5.669 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.689      ;
; -5.669 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.689      ;
; -5.659 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.013     ; 6.678      ;
; -5.641 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.672      ;
; -5.631 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.663      ;
; -5.631 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.663      ;
; -5.630 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.661      ;
; -5.630 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.661      ;
; -5.624 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.656      ;
; -5.624 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.656      ;
; -5.624 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.656      ;
; -5.624 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.656      ;
; -5.622 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.642      ;
; -5.622 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.642      ;
; -5.622 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.642      ;
; -5.622 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.642      ;
; -5.621 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.640      ;
; -5.621 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.640      ;
; -5.621 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.640      ;
; -5.621 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.640      ;
; -5.612 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.013     ; 6.631      ;
; -5.611 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.025      ; 6.668      ;
; -5.611 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.025      ; 6.668      ;
; -5.611 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.014     ; 6.629      ;
; -5.602 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.647      ;
; -5.602 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.647      ;
; -5.602 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.647      ;
; -5.602 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.647      ;
; -5.602 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.025      ; 6.659      ;
; -5.602 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.025      ; 6.659      ;
; -5.594 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.625      ;
; -5.593 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.638      ;
; -5.593 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.638      ;
; -5.593 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.638      ;
; -5.593 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.638      ;
; -5.593 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.002     ; 6.623      ;
; -5.592 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.636      ;
; -5.583 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.627      ;
; -5.577 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.609      ;
; -5.577 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.609      ;
; -5.577 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.609      ;
; -5.577 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.000      ; 6.609      ;
; -5.576 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.607      ;
; -5.576 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.607      ;
; -5.576 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.607      ;
; -5.576 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; -0.001     ; 6.607      ;
; -5.574 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.024      ; 6.630      ;
; -5.569 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.571      ;
; -5.567 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.028     ; 6.571      ;
; -5.567 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.028     ; 6.571      ;
; -5.565 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.024      ; 6.621      ;
; -5.561 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[25] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.588      ;
; -5.561 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.593      ;
; -5.561 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 6.593      ;
; -5.557 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.614      ;
; -5.557 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.614      ;
; -5.557 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.614      ;
; -5.557 ; reg:ir|sr_out[0]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.614      ;
; -5.555 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[0]  ; clk          ; clk         ; 1.000        ; 0.025      ; 6.612      ;
; -5.555 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[1]  ; clk          ; clk         ; 1.000        ; 0.025      ; 6.612      ;
; -5.553 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[8]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.580      ;
; -5.553 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[9]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.580      ;
; -5.553 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[7]  ; clk          ; clk         ; 1.000        ; -0.005     ; 6.580      ;
; -5.553 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10] ; clk          ; clk         ; 1.000        ; -0.005     ; 6.580      ;
; -5.552 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.572      ;
; -5.552 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.572      ;
; -5.552 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.572      ;
; -5.552 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; -0.012     ; 6.572      ;
; -5.548 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[28] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.605      ;
; -5.548 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[30] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.605      ;
; -5.548 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[29] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.605      ;
; -5.548 ; reg:ir|sr_out[3]                          ; reg:pc|sr_out[31] ; clk          ; clk         ; 1.000        ; 0.025      ; 6.605      ;
; -5.546 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[18] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.591      ;
; -5.546 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[17] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.591      ;
; -5.546 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[19] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.591      ;
; -5.546 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[15] ; clk          ; clk         ; 1.000        ; 0.013      ; 6.591      ;
; -5.542 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; -0.013     ; 6.561      ;
; -5.540 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[26] ; clk          ; clk         ; 1.000        ; -0.006     ; 6.566      ;
; -5.536 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.565      ;
; -5.536 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.565      ;
; -5.536 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.565      ;
; -5.536 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11] ; clk          ; clk         ; 1.000        ; -0.003     ; 6.565      ;
; -5.536 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[3]  ; clk          ; clk         ; 1.000        ; 0.012      ; 6.580      ;
; -5.524 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[23] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.543      ;
; -5.524 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[20] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.543      ;
; -5.524 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[21] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.543      ;
; -5.524 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[22] ; clk          ; clk         ; 1.000        ; -0.013     ; 6.543      ;
; -5.524 ; reg:pc|sr_out[0]                          ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; -0.001     ; 6.555      ;
; -5.522 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27] ; clk          ; clk         ; 1.000        ; -0.015     ; 6.539      ;
; -5.522 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.030     ; 6.524      ;
; -5.521 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[24] ; clk          ; clk         ; 1.000        ; -0.031     ; 6.522      ;
; -5.520 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.028     ; 6.524      ;
; -5.520 ; mips_control:ctr_mips|pstate.c_mem_add_st ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.028     ; 6.524      ;
; -5.519 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[4]  ; clk          ; clk         ; 1.000        ; -0.029     ; 6.522      ;
; -5.519 ; reg:ir|sr_out[5]                          ; reg:pc|sr_out[2]  ; clk          ; clk         ; 1.000        ; -0.029     ; 6.522      ;
; -5.518 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; reg:pc|sr_out[6]  ; clk          ; clk         ; 1.000        ; 0.024      ; 6.574      ;
+--------+-------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_rom'                                                                                                                                                                                                             ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.082 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 5.113      ;
; -4.070 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 5.101      ;
; -4.065 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 5.110      ;
; -4.059 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 5.104      ;
; -3.982 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 5.013      ;
; -3.977 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 5.018      ;
; -3.975 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 5.032      ;
; -3.963 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 5.020      ;
; -3.960 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 5.005      ;
; -3.959 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.028      ; 4.986      ;
; -3.958 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 5.029      ;
; -3.955 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.042      ; 4.996      ;
; -3.953 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 4.985      ;
; -3.952 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 5.023      ;
; -3.945 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.028      ; 4.972      ;
; -3.941 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 4.973      ;
; -3.936 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.982      ;
; -3.933 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 4.965      ;
; -3.930 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.976      ;
; -3.921 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 4.953      ;
; -3.917 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.974      ;
; -3.916 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.962      ;
; -3.910 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.956      ;
; -3.908 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.965      ;
; -3.905 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.962      ;
; -3.900 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.971      ;
; -3.896 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.953      ;
; -3.894 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.965      ;
; -3.891 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.962      ;
; -3.885 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.956      ;
; -3.877 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.926      ;
; -3.876 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.918      ;
; -3.875 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.932      ;
; -3.867 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 4.898      ;
; -3.865 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.907      ;
; -3.865 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.914      ;
; -3.860 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.923      ;
; -3.858 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 4.886      ;
; -3.855 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 4.922      ;
; -3.854 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.896      ;
; -3.854 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.917      ;
; -3.853 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 4.885      ;
; -3.853 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.924      ;
; -3.851 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.896      ;
; -3.847 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 4.875      ;
; -3.844 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 4.872      ;
; -3.843 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.885      ;
; -3.841 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.899      ;
; -3.837 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.890      ;
; -3.833 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 4.900      ;
; -3.833 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 4.861      ;
; -3.833 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 4.865      ;
; -3.831 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.877      ;
; -3.829 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.887      ;
; -3.824 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 4.896      ;
; -3.823 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.876      ;
; -3.818 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 4.890      ;
; -3.817 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.874      ;
; -3.816 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 1.000        ; 0.046      ; 4.861      ;
; -3.811 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.857      ;
; -3.810 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 4.841      ;
; -3.808 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.865      ;
; -3.796 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 4.863      ;
; -3.795 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.866      ;
; -3.792 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.849      ;
; -3.788 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.841      ;
; -3.787 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 4.854      ;
; -3.786 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.857      ;
; -3.785 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.838      ;
; -3.780 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.837      ;
; -3.779 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 4.846      ;
; -3.779 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.832      ;
; -3.777 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.050      ; 4.826      ;
; -3.776 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.054      ; 4.829      ;
; -3.775 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.846      ;
; -3.770 ; reg:ir|sr_out[3]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 4.837      ;
; -3.769 ; reg:ir|sr_out[4]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.840      ;
; -3.760 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.817      ;
; -3.757 ; reg:ir|sr_out[5]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 1.000        ; 0.032      ; 4.788      ;
; -3.755 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.064      ; 4.818      ;
; -3.751 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.793      ;
; -3.744 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.072      ; 4.815      ;
; -3.741 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 1.000        ; 0.059      ; 4.799      ;
; -3.738 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 4.770      ;
; -3.736 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.804      ;
; -3.733 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 4.761      ;
; -3.729 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.043      ; 4.771      ;
; -3.722 ; mips_control:ctr_mips|pstate.branch_ex_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 1.000        ; 0.047      ; 4.768      ;
; -3.719 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 1.000        ; 0.073      ; 4.791      ;
; -3.719 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.029      ; 4.747      ;
; -3.718 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 4.750      ;
; -3.718 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.772      ;
; -3.718 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 4.750      ;
; -3.714 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 1.000        ; 0.069      ; 4.782      ;
; -3.712 ; reg:pc|sr_out[16]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.060      ; 4.771      ;
; -3.706 ; reg:pc|sr_out[29]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 4.738      ;
; -3.706 ; mips_control:ctr_mips|pstate.decode_st    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 1.000        ; 0.068      ; 4.773      ;
; -3.704 ; reg:ir|sr_out[2]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 1.000        ; 0.055      ; 4.758      ;
; -3.704 ; reg:pc|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 1.000        ; 0.033      ; 4.736      ;
; -3.702 ; reg:ir|sr_out[0]                          ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 1.000        ; 0.058      ; 4.759      ;
+--------+-------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                       ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.245 ; breg:bcoreg|breg32_rtl_1_bypass[21]       ; regbuf:rgB|sr_out[10]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.306 ; reg:ir|sr_out[31]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.307 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgB|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.335 ; regbuf:regULA|sr_out[9]                   ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.355 ; regbuf:rdm|sr_out[9]                      ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; breg:bcoreg|breg32_rtl_1_bypass[18]       ; regbuf:rgB|sr_out[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.364 ; breg:bcoreg|breg32_rtl_1_bypass[34]       ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; regbuf:regULA|sr_out[25]                  ; reg:pc|sr_out[25]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgB|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; reg:ir|sr_out[27]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; regbuf:regULA|sr_out[10]                  ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; breg:bcoreg|breg32_rtl_1_bypass[15]       ; regbuf:rgA|sr_out[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.384 ; reg:ir|sr_out[19]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.404 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|breg32_rtl_0_bypass[11]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.556      ;
; 0.425 ; reg:ir|sr_out[17]                         ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.575      ;
; 0.426 ; reg:ir|sr_out[29]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.578      ;
; 0.457 ; regbuf:regULA|sr_out[24]                  ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.609      ;
; 0.467 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.619      ;
; 0.468 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[15]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.487 ; reg:ir|sr_out[30]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.639      ;
; 0.513 ; reg:ir|sr_out[17]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.670      ;
; 0.515 ; breg:bcoreg|breg32_rtl_1_bypass[42]       ; regbuf:rgA|sr_out[31]                                                                              ; clk          ; clk         ; 0.000        ; -0.009     ; 0.658      ;
; 0.521 ; regbuf:rdm|sr_out[17]                     ; breg:bcoreg|breg32_rtl_1_bypass[28]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.673      ;
; 0.523 ; regbuf:rdm|sr_out[11]                     ; breg:bcoreg|breg32_rtl_1_bypass[22]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.675      ;
; 0.526 ; regbuf:regULA|sr_out[26]                  ; reg:pc|sr_out[26]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.535 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.readmem_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 0.678      ;
; 0.541 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[18]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 0.681      ;
; 0.559 ; reg:ir|sr_out[28]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.711      ;
; 0.561 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[28]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.713      ;
; 0.567 ; breg:bcoreg|breg32_rtl_1_bypass[40]       ; regbuf:rgB|sr_out[29]                                                                              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.721      ;
; 0.570 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.fetch_st                                                              ; clk          ; clk         ; 0.000        ; -0.025     ; 0.697      ;
; 0.571 ; mips_control:ctr_mips|pstate.writereg_st  ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.003      ; 0.726      ;
; 0.572 ; mips_control:ctr_mips|pstate.rtype_ex_st  ; mips_control:ctr_mips|pstate.writereg_st                                                           ; clk          ; clk         ; 0.000        ; 0.012      ; 0.736      ;
; 0.584 ; breg:bcoreg|breg32_rtl_1_bypass[25]       ; regbuf:rgA|sr_out[14]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.587 ; regbuf:rdm|sr_out[0]                      ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.780      ;
; 0.587 ; reg:ir|sr_out[26]                         ; mips_control:ctr_mips|pstate.jump_ex_st                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.601 ; regbuf:rdm|sr_out[25]                     ; breg:bcoreg|breg32_rtl_1_bypass[36]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 0.765      ;
; 0.603 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[3]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[6]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[4]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.760      ;
; 0.606 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[8]                                                                                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.760      ;
; 0.606 ; mips_control:ctr_mips|pstate.fetch_st     ; reg:ir|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.760      ;
; 0.607 ; regbuf:rdm|sr_out[29]                     ; breg:bcoreg|breg32_rtl_1_bypass[40]                                                                ; clk          ; clk         ; 0.000        ; 0.031      ; 0.790      ;
; 0.609 ; regbuf:regULA|sr_out[13]                  ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 0.750      ;
; 0.610 ; mips_control:ctr_mips|pstate.readmem_st   ; mips_control:ctr_mips|pstate.ldreg_st                                                              ; clk          ; clk         ; 0.000        ; -0.028     ; 0.734      ;
; 0.613 ; regbuf:rdm|sr_out[13]                     ; breg:bcoreg|breg32_rtl_1_bypass[24]                                                                ; clk          ; clk         ; 0.000        ; 0.013      ; 0.778      ;
; 0.617 ; regbuf:rdm|sr_out[2]                      ; breg:bcoreg|breg32_rtl_1_bypass[13]                                                                ; clk          ; clk         ; 0.000        ; -0.002     ; 0.767      ;
; 0.624 ; breg:bcoreg|breg32_rtl_1_bypass[23]       ; regbuf:rgA|sr_out[12]                                                                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.776      ;
; 0.628 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[30]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.780      ;
; 0.630 ; regbuf:rdm|sr_out[7]                      ; breg:bcoreg|breg32_rtl_1_bypass[18]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.631 ; breg:bcoreg|breg32_rtl_1_bypass[13]       ; regbuf:rgA|sr_out[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.002      ; 0.785      ;
; 0.637 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[1]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.640 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[31]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.640 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[0]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.646 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[11]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.795      ;
; 0.648 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.797      ;
; 0.649 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[13]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.798      ;
; 0.651 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.800      ;
; 0.659 ; regbuf:regULA|sr_out[5]                   ; reg:pc|sr_out[5]                                                                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.664 ; regbuf:regULA|sr_out[17]                  ; reg:pc|sr_out[17]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.824      ;
; 0.665 ; mips_control:ctr_mips|pstate.arith_imm_st ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.020      ; 0.837      ;
; 0.665 ; reg:ir|sr_out[18]                         ; reg:pc|sr_out[20]                                                                                  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.814      ;
; 0.665 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 0.805      ;
; 0.666 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[19]                                                                                  ; clk          ; clk         ; 0.000        ; -0.012     ; 0.806      ;
; 0.667 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.878      ;
; 0.671 ; regbuf:rdm|sr_out[19]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.876      ;
; 0.671 ; reg:ir|sr_out[13]                         ; reg:pc|sr_out[15]                                                                                  ; clk          ; clk         ; 0.000        ; -0.013     ; 0.810      ;
; 0.672 ; regbuf:rdm|sr_out[24]                     ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ; clk          ; clk         ; 0.000        ; 0.067      ; 0.877      ;
; 0.673 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.writemem_st                                                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.677 ; regbuf:regULA|sr_out[14]                  ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.894      ;
; 0.688 ; reg:ir|sr_out[14]                         ; breg:bcoreg|breg32_rtl_0_bypass[7]                                                                 ; clk          ; clk         ; 0.000        ; 0.015      ; 0.855      ;
; 0.690 ; regbuf:regULA|sr_out[14]                  ; reg:pc|sr_out[14]                                                                                  ; clk          ; clk         ; 0.000        ; 0.008      ; 0.850      ;
; 0.691 ; regbuf:regULA|sr_out[16]                  ; reg:pc|sr_out[16]                                                                                  ; clk          ; clk         ; 0.000        ; 0.016      ; 0.859      ;
; 0.693 ; regbuf:rdm|sr_out[28]                     ; breg:bcoreg|breg32_rtl_1_bypass[39]                                                                ; clk          ; clk         ; 0.000        ; 0.031      ; 0.876      ;
; 0.696 ; breg:bcoreg|breg32_rtl_1_bypass[16]       ; regbuf:rgA|sr_out[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.017      ; 0.865      ;
; 0.706 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.logic_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.025     ; 0.833      ;
; 0.706 ; reg:ir|sr_out[12]                         ; breg:bcoreg|breg32_rtl_0_bypass[3]                                                                 ; clk          ; clk         ; 0.000        ; 0.018      ; 0.876      ;
; 0.707 ; regbuf:regULA|sr_out[29]                  ; reg:pc|sr_out[29]                                                                                  ; clk          ; clk         ; 0.000        ; -0.023     ; 0.836      ;
; 0.711 ; mips_control:ctr_mips|pstate.c_mem_add_st ; mips_control:ctr_mips|pstate.arith_imm_st                                                          ; clk          ; clk         ; 0.000        ; -0.025     ; 0.838      ;
; 0.711 ; breg:bcoreg|breg32_rtl_1_bypass[41]       ; regbuf:rgA|sr_out[30]                                                                              ; clk          ; clk         ; 0.000        ; -0.007     ; 0.856      ;
; 0.712 ; regbuf:regULA|sr_out[12]                  ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; -0.011     ; 0.853      ;
; 0.720 ; reg:ir|sr_out[18]                         ; breg:bcoreg|altsyncram:breg32_rtl_1|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ; clk          ; clk         ; 0.000        ; 0.079      ; 0.937      ;
; 0.727 ; regbuf:rdm|sr_out[6]                      ; breg:bcoreg|breg32_rtl_1_bypass[17]                                                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.879      ;
; 0.728 ; regbuf:rdm|sr_out[22]                     ; breg:bcoreg|breg32_rtl_1_bypass[33]                                                                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.879      ;
; 0.733 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[27]                                                                                  ; clk          ; clk         ; 0.000        ; -0.015     ; 0.870      ;
; 0.734 ; reg:ir|sr_out[20]                         ; breg:bcoreg|breg32_rtl_0_bypass[9]                                                                 ; clk          ; clk         ; 0.000        ; 0.005      ; 0.891      ;
; 0.739 ; regbuf:rdm|sr_out[1]                      ; breg:bcoreg|breg32_rtl_1_bypass[12]                                                                ; clk          ; clk         ; 0.000        ; 0.013      ; 0.904      ;
; 0.743 ; reg:ir|sr_out[20]                         ; regbuf:rgB|sr_out[23]                                                                              ; clk          ; clk         ; 0.000        ; 0.031      ; 0.926      ;
; 0.745 ; regbuf:regULA|sr_out[25]                  ; breg:bcoreg|breg32_rtl_1_bypass[36]                                                                ; clk          ; clk         ; 0.000        ; 0.012      ; 0.909      ;
; 0.746 ; mips_control:ctr_mips|pstate.ldreg_st     ; breg:bcoreg|breg32_rtl_1_bypass[20]                                                                ; clk          ; clk         ; 0.000        ; 0.021      ; 0.919      ;
; 0.747 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[10]                                                                                  ; clk          ; clk         ; 0.000        ; -0.005     ; 0.894      ;
; 0.749 ; mips_control:ctr_mips|pstate.logic_imm_st ; breg:bcoreg|breg32_rtl_0_bypass[0]                                                                 ; clk          ; clk         ; 0.000        ; 0.020      ; 0.921      ;
; 0.751 ; mips_control:ctr_mips|pstate.branch_ex_st ; reg:pc|sr_out[24]                                                                                  ; clk          ; clk         ; 0.000        ; -0.030     ; 0.873      ;
; 0.752 ; reg:ir|sr_out[10]                         ; reg:pc|sr_out[12]                                                                                  ; clk          ; clk         ; 0.000        ; 0.020      ; 0.924      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_rom'                                                                                                                                                                                                            ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.263 ; regbuf:rgB|sr_out[3]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 0.456      ;
; 0.265 ; regbuf:rgB|sr_out[14]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 0.458      ;
; 0.265 ; regbuf:rgB|sr_out[8]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 0.458      ;
; 0.378 ; regbuf:rgB|sr_out[0]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.573      ;
; 0.391 ; regbuf:rgB|sr_out[12]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ; clk          ; clk_rom     ; 0.000        ; 0.055      ; 0.584      ;
; 0.392 ; regbuf:rgB|sr_out[1]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.587      ;
; 0.431 ; regbuf:rgB|sr_out[13]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 0.600      ;
; 0.457 ; regbuf:rgB|sr_out[28]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 0.620      ;
; 0.485 ; regbuf:rgB|sr_out[4]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.683      ;
; 0.486 ; regbuf:rgB|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 0.684      ;
; 0.550 ; regbuf:rgB|sr_out[10]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 0.725      ;
; 0.552 ; regbuf:rgB|sr_out[15]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 0.721      ;
; 0.578 ; regbuf:rgB|sr_out[27]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ; clk          ; clk_rom     ; 0.000        ; 0.018      ; 0.734      ;
; 0.578 ; regbuf:rgB|sr_out[26]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ; clk          ; clk_rom     ; 0.000        ; 0.020      ; 0.736      ;
; 0.579 ; regbuf:rgB|sr_out[19]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.018      ; 0.735      ;
; 0.590 ; regbuf:rgB|sr_out[29]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ; clk          ; clk_rom     ; 0.000        ; 0.018      ; 0.746      ;
; 0.636 ; regbuf:rgB|sr_out[21]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 0.822      ;
; 0.647 ; regbuf:rgB|sr_out[7]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ; clk          ; clk_rom     ; 0.000        ; 0.030      ; 0.815      ;
; 0.658 ; regbuf:rgB|sr_out[16]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.867      ;
; 0.669 ; regbuf:rgB|sr_out[17]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 0.839      ;
; 0.670 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 0.841      ;
; 0.671 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_we_reg       ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 0.856      ;
; 0.672 ; regbuf:rgB|sr_out[30]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg14 ; clk          ; clk_rom     ; 0.000        ; 0.071      ; 0.881      ;
; 0.679 ; regbuf:rgB|sr_out[11]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 0.848      ;
; 0.680 ; regbuf:rgB|sr_out[9]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 0.849      ;
; 0.705 ; regbuf:rgB|sr_out[23]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.025      ; 0.868      ;
; 0.731 ; regbuf:rgB|sr_out[20]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 0.917      ;
; 0.785 ; regbuf:rgB|sr_out[25]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg9  ; clk          ; clk_rom     ; 0.000        ; 0.018      ; 0.941      ;
; 0.787 ; regbuf:rgB|sr_out[22]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 0.973      ;
; 0.800 ; regbuf:rgB|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ; clk          ; clk_rom     ; 0.000        ; 0.057      ; 0.995      ;
; 0.813 ; regbuf:rgB|sr_out[5]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ; clk          ; clk_rom     ; 0.000        ; 0.031      ; 0.982      ;
; 0.820 ; regbuf:rgB|sr_out[31]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg15 ; clk          ; clk_rom     ; 0.000        ; 0.036      ; 0.994      ;
; 0.888 ; regbuf:rgB|sr_out[24]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg8  ; clk          ; clk_rom     ; 0.000        ; 0.037      ; 1.063      ;
; 0.913 ; regbuf:rgB|sr_out[18]                    ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.032      ; 1.083      ;
; 0.970 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.141      ;
; 0.976 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.161      ;
; 1.024 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.209      ;
; 1.034 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.065      ; 1.237      ;
; 1.036 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.221      ;
; 1.045 ; reg:pc|sr_out[5]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.051      ; 1.234      ;
; 1.055 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.226      ;
; 1.061 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.232      ;
; 1.062 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.247      ;
; 1.067 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.252      ;
; 1.079 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.250      ;
; 1.091 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.060      ; 1.289      ;
; 1.095 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.281      ;
; 1.110 ; reg:pc|sr_out[3]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.046      ; 1.294      ;
; 1.112 ; reg:pc|sr_out[6]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.284      ;
; 1.117 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.288      ;
; 1.130 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.315      ;
; 1.146 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.317      ;
; 1.181 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.371      ;
; 1.274 ; reg:pc|sr_out[8]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.450      ;
; 1.282 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.472      ;
; 1.298 ; reg:pc|sr_out[7]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.474      ;
; 1.324 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.509      ;
; 1.324 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.509      ;
; 1.332 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.517      ;
; 1.335 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.506      ;
; 1.343 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.514      ;
; 1.354 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.539      ;
; 1.367 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.552      ;
; 1.371 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.542      ;
; 1.373 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.558      ;
; 1.380 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.547      ;
; 1.383 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.554      ;
; 1.385 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.566      ;
; 1.390 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.571      ;
; 1.394 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.561      ;
; 1.395 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.566      ;
; 1.395 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.562      ;
; 1.403 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.570      ;
; 1.407 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.588      ;
; 1.408 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.607      ;
; 1.412 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.593      ;
; 1.414 ; reg:pc|sr_out[2]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.627      ;
; 1.425 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.596      ;
; 1.426 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.611      ;
; 1.437 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.608      ;
; 1.471 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.656      ;
; 1.494 ; mips_control:ctr_mips|pstate.readmem_st  ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.665      ;
; 1.532 ; regbuf:rgA|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ; clk          ; clk_rom     ; 0.000        ; 0.048      ; 1.718      ;
; 1.549 ; regbuf:rgA|sr_out[6]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ; clk          ; clk_rom     ; 0.000        ; 0.034      ; 1.721      ;
; 1.586 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.771      ;
; 1.608 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.779      ;
; 1.618 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.799      ;
; 1.623 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.790      ;
; 1.631 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ; clk          ; clk_rom     ; 0.000        ; 0.029      ; 1.798      ;
; 1.637 ; reg:pc|sr_out[0]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.043      ; 1.818      ;
; 1.647 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ; clk          ; clk_rom     ; 0.000        ; 0.075      ; 1.860      ;
; 1.669 ; reg:pc|sr_out[4]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ; clk          ; clk_rom     ; 0.000        ; 0.061      ; 1.868      ;
; 1.676 ; reg:ir|sr_out[15]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.873      ;
; 1.686 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.047      ; 1.871      ;
; 1.692 ; reg:ir|sr_out[15]                        ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ; clk          ; clk_rom     ; 0.000        ; 0.045      ; 1.875      ;
; 1.709 ; mips_control:ctr_mips|pstate.writemem_st ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.033      ; 1.880      ;
; 1.716 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ; clk          ; clk_rom     ; 0.000        ; 0.052      ; 1.906      ;
; 1.739 ; reg:pc|sr_out[9]                         ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ; clk          ; clk_rom     ; 0.000        ; 0.038      ; 1.915      ;
; 1.741 ; regbuf:rgA|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ; clk          ; clk_rom     ; 0.000        ; 0.059      ; 1.938      ;
; 1.747 ; regbuf:rgA|sr_out[2]                     ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ; clk          ; clk_rom     ; 0.000        ; 0.073      ; 1.958      ;
+-------+------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_rom'                                                                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_bytena_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg10  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg11  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg12  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg13  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg14  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg15  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg4   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg5   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg6   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg7   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg8   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_datain_reg9   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_bytena_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_rom ; Rise       ; mips_ram:mem|altsyncram:altsyncram_component|altsyncram_f7f1:auto_generated|ram_block1a16~porta_datain_reg13 ;
+--------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg14 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg15 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg16 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg17 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg18 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg19 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg20 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg21 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg22 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg23 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg24 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg25 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg26 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg27 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg28 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg29 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg30 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg31 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_datain_reg9  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a10~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a11~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a12~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a13~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a14~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; clk   ; Rise       ; breg:bcoreg|altsyncram:breg32_rtl_0|altsyncram_bnd1:auto_generated|ram_block1a15~porta_memory_reg0 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 1.033 ; 1.033 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.201 ; -0.201 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 10.265 ; 10.265 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 9.600  ; 9.600  ; Rise       ; clk             ;
;  data[1]  ; clk        ; 9.317  ; 9.317  ; Rise       ; clk             ;
;  data[2]  ; clk        ; 9.087  ; 9.087  ; Rise       ; clk             ;
;  data[3]  ; clk        ; 8.269  ; 8.269  ; Rise       ; clk             ;
;  data[4]  ; clk        ; 9.204  ; 9.204  ; Rise       ; clk             ;
;  data[5]  ; clk        ; 8.333  ; 8.333  ; Rise       ; clk             ;
;  data[6]  ; clk        ; 9.149  ; 9.149  ; Rise       ; clk             ;
;  data[7]  ; clk        ; 9.248  ; 9.248  ; Rise       ; clk             ;
;  data[8]  ; clk        ; 8.301  ; 8.301  ; Rise       ; clk             ;
;  data[9]  ; clk        ; 8.667  ; 8.667  ; Rise       ; clk             ;
;  data[10] ; clk        ; 8.977  ; 8.977  ; Rise       ; clk             ;
;  data[11] ; clk        ; 8.791  ; 8.791  ; Rise       ; clk             ;
;  data[12] ; clk        ; 9.842  ; 9.842  ; Rise       ; clk             ;
;  data[13] ; clk        ; 9.214  ; 9.214  ; Rise       ; clk             ;
;  data[14] ; clk        ; 9.396  ; 9.396  ; Rise       ; clk             ;
;  data[15] ; clk        ; 8.770  ; 8.770  ; Rise       ; clk             ;
;  data[16] ; clk        ; 9.005  ; 9.005  ; Rise       ; clk             ;
;  data[17] ; clk        ; 9.750  ; 9.750  ; Rise       ; clk             ;
;  data[18] ; clk        ; 10.019 ; 10.019 ; Rise       ; clk             ;
;  data[19] ; clk        ; 8.860  ; 8.860  ; Rise       ; clk             ;
;  data[20] ; clk        ; 9.491  ; 9.491  ; Rise       ; clk             ;
;  data[21] ; clk        ; 8.500  ; 8.500  ; Rise       ; clk             ;
;  data[22] ; clk        ; 9.451  ; 9.451  ; Rise       ; clk             ;
;  data[23] ; clk        ; 8.908  ; 8.908  ; Rise       ; clk             ;
;  data[24] ; clk        ; 9.648  ; 9.648  ; Rise       ; clk             ;
;  data[25] ; clk        ; 9.301  ; 9.301  ; Rise       ; clk             ;
;  data[26] ; clk        ; 8.894  ; 8.894  ; Rise       ; clk             ;
;  data[27] ; clk        ; 9.576  ; 9.576  ; Rise       ; clk             ;
;  data[28] ; clk        ; 10.265 ; 10.265 ; Rise       ; clk             ;
;  data[29] ; clk        ; 9.653  ; 9.653  ; Rise       ; clk             ;
;  data[30] ; clk        ; 9.832  ; 9.832  ; Rise       ; clk             ;
;  data[31] ; clk        ; 9.506  ; 9.506  ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 7.366  ; 7.366  ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.781  ; 6.781  ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.684  ; 6.684  ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.827  ; 6.827  ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.779  ; 6.779  ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.530  ; 6.530  ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.364  ; 7.364  ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.842  ; 6.842  ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.422  ; 6.422  ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.816  ; 6.816  ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.930  ; 6.930  ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.745  ; 6.745  ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.105  ; 7.105  ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.501  ; 6.501  ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.624  ; 6.624  ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.779  ; 6.779  ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.781  ; 6.781  ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.624  ; 6.624  ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.148  ; 7.148  ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.593  ; 6.593  ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.849  ; 6.849  ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.707  ; 6.707  ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.130  ; 7.130  ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.583  ; 6.583  ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.588  ; 6.588  ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.782  ; 6.782  ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.684  ; 6.684  ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.879  ; 6.879  ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.609  ; 6.609  ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.366  ; 7.366  ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.235  ; 7.235  ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.602  ; 6.602  ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.849  ; 6.849  ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.435 ; 5.435 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.841 ; 4.841 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.803 ; 4.803 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.161 ; 5.161 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.595 ; 4.595 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.974 ; 4.974 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.723 ; 4.723 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.127 ; 5.127 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.809 ; 4.809 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.291 ; 5.291 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.464 ; 4.464 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.965 ; 4.965 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.823 ; 4.823 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.735 ; 4.735 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.034 ; 5.034 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.308 ; 5.308 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.641 ; 4.641 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.325 ; 5.325 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.809 ; 4.809 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.081 ; 5.081 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.804 ; 4.804 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.223 ; 5.223 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.422 ; 6.422 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.781 ; 6.781 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.684 ; 6.684 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.827 ; 6.827 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.779 ; 6.779 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.530 ; 6.530 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.364 ; 7.364 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.842 ; 6.842 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.422 ; 6.422 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.816 ; 6.816 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.930 ; 6.930 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.745 ; 6.745 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.105 ; 7.105 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.501 ; 6.501 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.624 ; 6.624 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.779 ; 6.779 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.781 ; 6.781 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.624 ; 6.624 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.148 ; 7.148 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.593 ; 6.593 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.849 ; 6.849 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.707 ; 6.707 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.130 ; 7.130 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.583 ; 6.583 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.588 ; 6.588 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.782 ; 6.782 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.684 ; 6.684 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.879 ; 6.879 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.609 ; 6.609 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.366 ; 7.366 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.235 ; 7.235 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.602 ; 6.602 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.849 ; 6.849 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; debug[0]   ; data[1]     ; 4.002 ; 4.002 ; 4.002 ; 4.002 ;
; debug[0]   ; data[2]     ; 4.723 ; 4.723 ; 4.723 ; 4.723 ;
; debug[0]   ; data[3]     ; 4.389 ; 4.389 ; 4.389 ; 4.389 ;
; debug[0]   ; data[4]     ; 4.030 ; 4.030 ; 4.030 ; 4.030 ;
; debug[0]   ; data[5]     ; 4.622 ; 4.622 ; 4.622 ; 4.622 ;
; debug[0]   ; data[6]     ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; debug[0]   ; data[7]     ; 4.751 ; 4.751 ; 4.751 ; 4.751 ;
; debug[0]   ; data[8]     ; 4.386 ; 4.386 ; 4.386 ; 4.386 ;
; debug[0]   ; data[9]     ; 4.697 ; 4.697 ; 4.697 ; 4.697 ;
; debug[0]   ; data[10]    ; 4.808 ; 4.808 ; 4.808 ; 4.808 ;
; debug[0]   ; data[11]    ; 4.982 ; 4.982 ; 4.982 ; 4.982 ;
; debug[0]   ; data[12]    ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; debug[0]   ; data[13]    ; 5.209 ; 5.209 ; 5.209 ; 5.209 ;
; debug[0]   ; data[14]    ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; debug[0]   ; data[15]    ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; debug[0]   ; data[16]    ; 4.109 ; 4.109 ; 4.109 ; 4.109 ;
; debug[0]   ; data[17]    ; 4.332 ; 4.332 ; 4.332 ; 4.332 ;
; debug[0]   ; data[18]    ; 5.066 ; 5.066 ; 5.066 ; 5.066 ;
; debug[0]   ; data[19]    ; 4.198 ; 4.198 ; 4.198 ; 4.198 ;
; debug[0]   ; data[20]    ; 4.326 ; 4.326 ; 4.326 ; 4.326 ;
; debug[0]   ; data[21]    ; 4.207 ; 4.207 ; 4.207 ; 4.207 ;
; debug[0]   ; data[22]    ; 4.861 ; 4.861 ; 4.861 ; 4.861 ;
; debug[0]   ; data[23]    ; 3.973 ; 3.973 ; 3.973 ; 3.973 ;
; debug[0]   ; data[24]    ; 4.375 ; 4.375 ; 4.375 ; 4.375 ;
; debug[0]   ; data[25]    ; 4.117 ; 4.117 ; 4.117 ; 4.117 ;
; debug[0]   ; data[26]    ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; debug[0]   ; data[27]    ; 4.441 ; 4.441 ; 4.441 ; 4.441 ;
; debug[0]   ; data[28]    ; 5.013 ; 5.013 ; 5.013 ; 5.013 ;
; debug[0]   ; data[29]    ; 4.931 ; 4.931 ; 4.931 ; 4.931 ;
; debug[0]   ; data[30]    ; 4.972 ; 4.972 ; 4.972 ; 4.972 ;
; debug[0]   ; data[31]    ; 4.334 ; 4.334 ; 4.334 ; 4.334 ;
; debug[1]   ; data[0]     ; 4.556 ; 4.556 ; 4.556 ; 4.556 ;
; debug[1]   ; data[1]     ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; debug[1]   ; data[2]     ; 4.544 ; 4.544 ; 4.544 ; 4.544 ;
; debug[1]   ; data[3]     ; 4.303 ; 4.303 ; 4.303 ; 4.303 ;
; debug[1]   ; data[4]     ; 3.792 ; 3.792 ; 3.792 ; 3.792 ;
; debug[1]   ; data[5]     ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; debug[1]   ; data[6]     ; 4.663 ; 4.663 ; 4.663 ; 4.663 ;
; debug[1]   ; data[7]     ; 4.971 ; 4.971 ; 4.971 ; 4.971 ;
; debug[1]   ; data[8]     ; 4.643 ; 4.643 ; 4.643 ; 4.643 ;
; debug[1]   ; data[9]     ; 4.791 ; 4.791 ; 4.791 ; 4.791 ;
; debug[1]   ; data[10]    ; 4.903 ; 4.903 ; 4.903 ; 4.903 ;
; debug[1]   ; data[11]    ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; debug[1]   ; data[12]    ; 5.132 ; 5.132 ; 5.132 ; 5.132 ;
; debug[1]   ; data[13]    ; 5.022 ; 5.022 ; 5.022 ; 5.022 ;
; debug[1]   ; data[14]    ; 4.536 ; 4.536 ; 4.536 ; 4.536 ;
; debug[1]   ; data[15]    ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; debug[1]   ; data[16]    ; 4.039 ; 4.039 ; 4.039 ; 4.039 ;
; debug[1]   ; data[17]    ; 4.193 ; 4.193 ; 4.193 ; 4.193 ;
; debug[1]   ; data[18]    ; 5.050 ; 5.050 ; 5.050 ; 5.050 ;
; debug[1]   ; data[19]    ; 4.063 ; 4.063 ; 4.063 ; 4.063 ;
; debug[1]   ; data[20]    ; 4.225 ; 4.225 ; 4.225 ; 4.225 ;
; debug[1]   ; data[21]    ; 4.004 ; 4.004 ; 4.004 ; 4.004 ;
; debug[1]   ; data[22]    ; 4.710 ; 4.710 ; 4.710 ; 4.710 ;
; debug[1]   ; data[23]    ; 3.871 ; 3.871 ; 3.871 ; 3.871 ;
; debug[1]   ; data[24]    ; 4.400 ; 4.400 ; 4.400 ; 4.400 ;
; debug[1]   ; data[25]    ; 4.051 ; 4.051 ; 4.051 ; 4.051 ;
; debug[1]   ; data[26]    ; 4.581 ; 4.581 ; 4.581 ; 4.581 ;
; debug[1]   ; data[27]    ; 4.408 ; 4.408 ; 4.408 ; 4.408 ;
; debug[1]   ; data[28]    ; 4.550 ; 4.550 ; 4.550 ; 4.550 ;
; debug[1]   ; data[29]    ; 4.744 ; 4.744 ; 4.744 ; 4.744 ;
; debug[1]   ; data[30]    ; 4.922 ; 4.922 ; 4.922 ; 4.922 ;
; debug[1]   ; data[31]    ; 4.301 ; 4.301 ; 4.301 ; 4.301 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; debug[0]   ; data[1]     ; 3.842 ; 3.842 ; 3.842 ; 3.842 ;
; debug[0]   ; data[2]     ; 4.723 ; 4.723 ; 4.723 ; 4.723 ;
; debug[0]   ; data[3]     ; 4.287 ; 4.287 ; 4.287 ; 4.287 ;
; debug[0]   ; data[4]     ; 4.030 ; 4.030 ; 4.030 ; 4.030 ;
; debug[0]   ; data[5]     ; 3.898 ; 3.898 ; 3.898 ; 3.898 ;
; debug[0]   ; data[6]     ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; debug[0]   ; data[7]     ; 4.020 ; 4.020 ; 4.020 ; 4.020 ;
; debug[0]   ; data[8]     ; 4.386 ; 4.386 ; 4.386 ; 4.386 ;
; debug[0]   ; data[9]     ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; debug[0]   ; data[10]    ; 4.808 ; 4.808 ; 4.808 ; 4.808 ;
; debug[0]   ; data[11]    ; 4.025 ; 4.025 ; 4.025 ; 4.025 ;
; debug[0]   ; data[12]    ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; debug[0]   ; data[13]    ; 3.986 ; 3.986 ; 3.986 ; 3.986 ;
; debug[0]   ; data[14]    ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; debug[0]   ; data[15]    ; 4.216 ; 4.216 ; 4.216 ; 4.216 ;
; debug[0]   ; data[16]    ; 4.109 ; 4.109 ; 4.109 ; 4.109 ;
; debug[0]   ; data[17]    ; 4.094 ; 4.094 ; 4.094 ; 4.094 ;
; debug[0]   ; data[18]    ; 5.066 ; 5.066 ; 5.066 ; 5.066 ;
; debug[0]   ; data[19]    ; 3.841 ; 3.841 ; 3.841 ; 3.841 ;
; debug[0]   ; data[20]    ; 4.326 ; 4.326 ; 4.326 ; 4.326 ;
; debug[0]   ; data[21]    ; 4.042 ; 4.042 ; 4.042 ; 4.042 ;
; debug[0]   ; data[22]    ; 4.861 ; 4.861 ; 4.861 ; 4.861 ;
; debug[0]   ; data[23]    ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; debug[0]   ; data[24]    ; 4.375 ; 4.375 ; 4.375 ; 4.375 ;
; debug[0]   ; data[25]    ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; debug[0]   ; data[26]    ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; debug[0]   ; data[27]    ; 4.022 ; 4.022 ; 4.022 ; 4.022 ;
; debug[0]   ; data[28]    ; 5.013 ; 5.013 ; 5.013 ; 5.013 ;
; debug[0]   ; data[29]    ; 4.766 ; 4.766 ; 4.766 ; 4.766 ;
; debug[0]   ; data[30]    ; 4.972 ; 4.972 ; 4.972 ; 4.972 ;
; debug[0]   ; data[31]    ; 3.880 ; 3.880 ; 3.880 ; 3.880 ;
; debug[1]   ; data[0]     ; 4.067 ; 4.067 ; 4.067 ; 4.067 ;
; debug[1]   ; data[1]     ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; debug[1]   ; data[2]     ; 4.500 ; 4.500 ; 4.500 ; 4.500 ;
; debug[1]   ; data[3]     ; 4.303 ; 4.303 ; 4.303 ; 4.303 ;
; debug[1]   ; data[4]     ; 3.750 ; 3.750 ; 3.750 ; 3.750 ;
; debug[1]   ; data[5]     ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; debug[1]   ; data[6]     ; 4.447 ; 4.447 ; 4.447 ; 4.447 ;
; debug[1]   ; data[7]     ; 4.971 ; 4.971 ; 4.971 ; 4.971 ;
; debug[1]   ; data[8]     ; 4.298 ; 4.298 ; 4.298 ; 4.298 ;
; debug[1]   ; data[9]     ; 4.791 ; 4.791 ; 4.791 ; 4.791 ;
; debug[1]   ; data[10]    ; 3.788 ; 3.788 ; 3.788 ; 3.788 ;
; debug[1]   ; data[11]    ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; debug[1]   ; data[12]    ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; debug[1]   ; data[13]    ; 5.022 ; 5.022 ; 5.022 ; 5.022 ;
; debug[1]   ; data[14]    ; 4.292 ; 4.292 ; 4.292 ; 4.292 ;
; debug[1]   ; data[15]    ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; debug[1]   ; data[16]    ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; debug[1]   ; data[17]    ; 4.193 ; 4.193 ; 4.193 ; 4.193 ;
; debug[1]   ; data[18]    ; 4.062 ; 4.062 ; 4.062 ; 4.062 ;
; debug[1]   ; data[19]    ; 4.063 ; 4.063 ; 4.063 ; 4.063 ;
; debug[1]   ; data[20]    ; 3.940 ; 3.940 ; 3.940 ; 3.940 ;
; debug[1]   ; data[21]    ; 4.004 ; 4.004 ; 4.004 ; 4.004 ;
; debug[1]   ; data[22]    ; 3.797 ; 3.797 ; 3.797 ; 3.797 ;
; debug[1]   ; data[23]    ; 3.871 ; 3.871 ; 3.871 ; 3.871 ;
; debug[1]   ; data[24]    ; 4.239 ; 4.239 ; 4.239 ; 4.239 ;
; debug[1]   ; data[25]    ; 4.051 ; 4.051 ; 4.051 ; 4.051 ;
; debug[1]   ; data[26]    ; 4.365 ; 4.365 ; 4.365 ; 4.365 ;
; debug[1]   ; data[27]    ; 4.408 ; 4.408 ; 4.408 ; 4.408 ;
; debug[1]   ; data[28]    ; 4.263 ; 4.263 ; 4.263 ; 4.263 ;
; debug[1]   ; data[29]    ; 4.744 ; 4.744 ; 4.744 ; 4.744 ;
; debug[1]   ; data[30]    ; 3.953 ; 3.953 ; 3.953 ; 3.953 ;
; debug[1]   ; data[31]    ; 4.301 ; 4.301 ; 4.301 ; 4.301 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.696   ; 0.245 ; N/A      ; N/A     ; -2.000              ;
;  clk             ; -13.696   ; 0.245 ; N/A      ; N/A     ; -1.627              ;
;  clk_rom         ; -10.605   ; 0.263 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -2045.802 ; 0.0   ; 0.0      ; 0.0     ; -1076.86            ;
;  clk             ; -1774.602 ; 0.000 ; N/A      ; N/A     ; -731.480            ;
;  clk_rom         ; -271.200  ; 0.000 ; N/A      ; N/A     ; -345.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 2.600 ; 2.600 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.201 ; -0.201 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; 20.998 ; 20.998 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 19.282 ; 19.282 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 19.071 ; 19.071 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 18.720 ; 18.720 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 16.878 ; 16.878 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 18.999 ; 18.999 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 16.968 ; 16.968 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 18.871 ; 18.871 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 18.955 ; 18.955 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 16.998 ; 16.998 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 17.789 ; 17.789 ; Rise       ; clk             ;
;  data[10] ; clk        ; 18.298 ; 18.298 ; Rise       ; clk             ;
;  data[11] ; clk        ; 17.992 ; 17.992 ; Rise       ; clk             ;
;  data[12] ; clk        ; 20.409 ; 20.409 ; Rise       ; clk             ;
;  data[13] ; clk        ; 18.994 ; 18.994 ; Rise       ; clk             ;
;  data[14] ; clk        ; 19.266 ; 19.266 ; Rise       ; clk             ;
;  data[15] ; clk        ; 17.953 ; 17.953 ; Rise       ; clk             ;
;  data[16] ; clk        ; 18.513 ; 18.513 ; Rise       ; clk             ;
;  data[17] ; clk        ; 20.007 ; 20.007 ; Rise       ; clk             ;
;  data[18] ; clk        ; 20.616 ; 20.616 ; Rise       ; clk             ;
;  data[19] ; clk        ; 18.114 ; 18.114 ; Rise       ; clk             ;
;  data[20] ; clk        ; 19.483 ; 19.483 ; Rise       ; clk             ;
;  data[21] ; clk        ; 17.304 ; 17.304 ; Rise       ; clk             ;
;  data[22] ; clk        ; 19.428 ; 19.428 ; Rise       ; clk             ;
;  data[23] ; clk        ; 18.141 ; 18.141 ; Rise       ; clk             ;
;  data[24] ; clk        ; 19.762 ; 19.762 ; Rise       ; clk             ;
;  data[25] ; clk        ; 18.804 ; 18.804 ; Rise       ; clk             ;
;  data[26] ; clk        ; 18.036 ; 18.036 ; Rise       ; clk             ;
;  data[27] ; clk        ; 19.325 ; 19.325 ; Rise       ; clk             ;
;  data[28] ; clk        ; 20.998 ; 20.998 ; Rise       ; clk             ;
;  data[29] ; clk        ; 19.392 ; 19.392 ; Rise       ; clk             ;
;  data[30] ; clk        ; 19.978 ; 19.978 ; Rise       ; clk             ;
;  data[31] ; clk        ; 19.032 ; 19.032 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 13.160 ; 13.160 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 11.868 ; 11.868 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 11.756 ; 11.756 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 12.018 ; 12.018 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 11.973 ; 11.973 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 11.447 ; 11.447 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 13.075 ; 13.075 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 12.032 ; 12.032 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 11.114 ; 11.114 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 12.027 ; 12.027 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 12.277 ; 12.277 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 11.831 ; 11.831 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 12.666 ; 12.666 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 11.356 ; 11.356 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 11.564 ; 11.564 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 11.869 ; 11.869 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 11.898 ; 11.898 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 11.549 ; 11.549 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 12.690 ; 12.690 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 11.487 ; 11.487 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 12.078 ; 12.078 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 11.734 ; 11.734 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 12.597 ; 12.597 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 11.401 ; 11.401 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 11.521 ; 11.521 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 11.911 ; 11.911 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 11.732 ; 11.732 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 12.114 ; 12.114 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 11.566 ; 11.566 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 13.160 ; 13.160 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 12.746 ; 12.746 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 11.505 ; 11.505 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 12.039 ; 12.039 ; Rise       ; clk_rom         ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 5.435 ; 5.435 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.841 ; 4.841 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 4.782 ; 4.782 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 4.803 ; 4.803 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 4.650 ; 4.650 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 5.161 ; 5.161 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.595 ; 4.595 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 4.974 ; 4.974 ; Rise       ; clk             ;
;  data[8]  ; clk        ; 4.723 ; 4.723 ; Rise       ; clk             ;
;  data[9]  ; clk        ; 5.127 ; 5.127 ; Rise       ; clk             ;
;  data[10] ; clk        ; 4.809 ; 4.809 ; Rise       ; clk             ;
;  data[11] ; clk        ; 5.291 ; 5.291 ; Rise       ; clk             ;
;  data[12] ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  data[13] ; clk        ; 5.976 ; 5.976 ; Rise       ; clk             ;
;  data[14] ; clk        ; 4.464 ; 4.464 ; Rise       ; clk             ;
;  data[15] ; clk        ; 4.700 ; 4.700 ; Rise       ; clk             ;
;  data[16] ; clk        ; 4.328 ; 4.328 ; Rise       ; clk             ;
;  data[17] ; clk        ; 4.965 ; 4.965 ; Rise       ; clk             ;
;  data[18] ; clk        ; 4.810 ; 4.810 ; Rise       ; clk             ;
;  data[19] ; clk        ; 4.823 ; 4.823 ; Rise       ; clk             ;
;  data[20] ; clk        ; 4.913 ; 4.913 ; Rise       ; clk             ;
;  data[21] ; clk        ; 4.474 ; 4.474 ; Rise       ; clk             ;
;  data[22] ; clk        ; 4.735 ; 4.735 ; Rise       ; clk             ;
;  data[23] ; clk        ; 4.788 ; 4.788 ; Rise       ; clk             ;
;  data[24] ; clk        ; 5.034 ; 5.034 ; Rise       ; clk             ;
;  data[25] ; clk        ; 5.308 ; 5.308 ; Rise       ; clk             ;
;  data[26] ; clk        ; 4.641 ; 4.641 ; Rise       ; clk             ;
;  data[27] ; clk        ; 5.325 ; 5.325 ; Rise       ; clk             ;
;  data[28] ; clk        ; 4.809 ; 4.809 ; Rise       ; clk             ;
;  data[29] ; clk        ; 5.081 ; 5.081 ; Rise       ; clk             ;
;  data[30] ; clk        ; 4.804 ; 4.804 ; Rise       ; clk             ;
;  data[31] ; clk        ; 5.223 ; 5.223 ; Rise       ; clk             ;
; data[*]   ; clk_rom    ; 6.422 ; 6.422 ; Rise       ; clk_rom         ;
;  data[0]  ; clk_rom    ; 6.781 ; 6.781 ; Rise       ; clk_rom         ;
;  data[1]  ; clk_rom    ; 6.684 ; 6.684 ; Rise       ; clk_rom         ;
;  data[2]  ; clk_rom    ; 6.827 ; 6.827 ; Rise       ; clk_rom         ;
;  data[3]  ; clk_rom    ; 6.779 ; 6.779 ; Rise       ; clk_rom         ;
;  data[4]  ; clk_rom    ; 6.530 ; 6.530 ; Rise       ; clk_rom         ;
;  data[5]  ; clk_rom    ; 7.364 ; 7.364 ; Rise       ; clk_rom         ;
;  data[6]  ; clk_rom    ; 6.842 ; 6.842 ; Rise       ; clk_rom         ;
;  data[7]  ; clk_rom    ; 6.422 ; 6.422 ; Rise       ; clk_rom         ;
;  data[8]  ; clk_rom    ; 6.816 ; 6.816 ; Rise       ; clk_rom         ;
;  data[9]  ; clk_rom    ; 6.930 ; 6.930 ; Rise       ; clk_rom         ;
;  data[10] ; clk_rom    ; 6.745 ; 6.745 ; Rise       ; clk_rom         ;
;  data[11] ; clk_rom    ; 7.105 ; 7.105 ; Rise       ; clk_rom         ;
;  data[12] ; clk_rom    ; 6.501 ; 6.501 ; Rise       ; clk_rom         ;
;  data[13] ; clk_rom    ; 6.624 ; 6.624 ; Rise       ; clk_rom         ;
;  data[14] ; clk_rom    ; 6.779 ; 6.779 ; Rise       ; clk_rom         ;
;  data[15] ; clk_rom    ; 6.781 ; 6.781 ; Rise       ; clk_rom         ;
;  data[16] ; clk_rom    ; 6.624 ; 6.624 ; Rise       ; clk_rom         ;
;  data[17] ; clk_rom    ; 7.148 ; 7.148 ; Rise       ; clk_rom         ;
;  data[18] ; clk_rom    ; 6.593 ; 6.593 ; Rise       ; clk_rom         ;
;  data[19] ; clk_rom    ; 6.849 ; 6.849 ; Rise       ; clk_rom         ;
;  data[20] ; clk_rom    ; 6.707 ; 6.707 ; Rise       ; clk_rom         ;
;  data[21] ; clk_rom    ; 7.130 ; 7.130 ; Rise       ; clk_rom         ;
;  data[22] ; clk_rom    ; 6.583 ; 6.583 ; Rise       ; clk_rom         ;
;  data[23] ; clk_rom    ; 6.588 ; 6.588 ; Rise       ; clk_rom         ;
;  data[24] ; clk_rom    ; 6.782 ; 6.782 ; Rise       ; clk_rom         ;
;  data[25] ; clk_rom    ; 6.684 ; 6.684 ; Rise       ; clk_rom         ;
;  data[26] ; clk_rom    ; 6.879 ; 6.879 ; Rise       ; clk_rom         ;
;  data[27] ; clk_rom    ; 6.609 ; 6.609 ; Rise       ; clk_rom         ;
;  data[28] ; clk_rom    ; 7.366 ; 7.366 ; Rise       ; clk_rom         ;
;  data[29] ; clk_rom    ; 7.235 ; 7.235 ; Rise       ; clk_rom         ;
;  data[30] ; clk_rom    ; 6.602 ; 6.602 ; Rise       ; clk_rom         ;
;  data[31] ; clk_rom    ; 6.849 ; 6.849 ; Rise       ; clk_rom         ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; debug[0]   ; data[0]     ; 8.893  ; 8.893  ; 8.893  ; 8.893  ;
; debug[0]   ; data[1]     ; 7.709  ; 7.709  ; 7.709  ; 7.709  ;
; debug[0]   ; data[2]     ; 9.287  ; 9.287  ; 9.287  ; 9.287  ;
; debug[0]   ; data[3]     ; 8.504  ; 8.504  ; 8.504  ; 8.504  ;
; debug[0]   ; data[4]     ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; debug[0]   ; data[5]     ; 9.089  ; 9.089  ; 9.089  ; 9.089  ;
; debug[0]   ; data[6]     ; 8.423  ; 8.423  ; 8.423  ; 8.423  ;
; debug[0]   ; data[7]     ; 9.275  ; 9.275  ; 9.275  ; 9.275  ;
; debug[0]   ; data[8]     ; 8.593  ; 8.593  ; 8.593  ; 8.593  ;
; debug[0]   ; data[9]     ; 9.234  ; 9.234  ; 9.234  ; 9.234  ;
; debug[0]   ; data[10]    ; 9.390  ; 9.390  ; 9.390  ; 9.390  ;
; debug[0]   ; data[11]    ; 9.843  ; 9.843  ; 9.843  ; 9.843  ;
; debug[0]   ; data[12]    ; 10.165 ; 10.165 ; 10.165 ; 10.165 ;
; debug[0]   ; data[13]    ; 10.263 ; 10.263 ; 10.263 ; 10.263 ;
; debug[0]   ; data[14]    ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; debug[0]   ; data[15]    ; 9.039  ; 9.039  ; 9.039  ; 9.039  ;
; debug[0]   ; data[16]    ; 7.948  ; 7.948  ; 7.948  ; 7.948  ;
; debug[0]   ; data[17]    ; 8.399  ; 8.399  ; 8.399  ; 8.399  ;
; debug[0]   ; data[18]    ; 9.959  ; 9.959  ; 9.959  ; 9.959  ;
; debug[0]   ; data[19]    ; 8.190  ; 8.190  ; 8.190  ; 8.190  ;
; debug[0]   ; data[20]    ; 8.417  ; 8.417  ; 8.417  ; 8.417  ;
; debug[0]   ; data[21]    ; 8.114  ; 8.114  ; 8.114  ; 8.114  ;
; debug[0]   ; data[22]    ; 9.576  ; 9.576  ; 9.576  ; 9.576  ;
; debug[0]   ; data[23]    ; 7.667  ; 7.667  ; 7.667  ; 7.667  ;
; debug[0]   ; data[24]    ; 8.483  ; 8.483  ; 8.483  ; 8.483  ;
; debug[0]   ; data[25]    ; 7.966  ; 7.966  ; 7.966  ; 7.966  ;
; debug[0]   ; data[26]    ; 8.792  ; 8.792  ; 8.792  ; 8.792  ;
; debug[0]   ; data[27]    ; 8.666  ; 8.666  ; 8.666  ; 8.666  ;
; debug[0]   ; data[28]    ; 9.870  ; 9.870  ; 9.870  ; 9.870  ;
; debug[0]   ; data[29]    ; 9.512  ; 9.512  ; 9.512  ; 9.512  ;
; debug[0]   ; data[30]    ; 9.773  ; 9.773  ; 9.773  ; 9.773  ;
; debug[0]   ; data[31]    ; 8.406  ; 8.406  ; 8.406  ; 8.406  ;
; debug[1]   ; data[0]     ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; debug[1]   ; data[1]     ; 7.978  ; 7.978  ; 7.978  ; 7.978  ;
; debug[1]   ; data[2]     ; 8.865  ; 8.865  ; 8.865  ; 8.865  ;
; debug[1]   ; data[3]     ; 8.510  ; 8.510  ; 8.510  ; 8.510  ;
; debug[1]   ; data[4]     ; 7.381  ; 7.381  ; 7.381  ; 7.381  ;
; debug[1]   ; data[5]     ; 9.646  ; 9.646  ; 9.646  ; 9.646  ;
; debug[1]   ; data[6]     ; 9.158  ; 9.158  ; 9.158  ; 9.158  ;
; debug[1]   ; data[7]     ; 9.795  ; 9.795  ; 9.795  ; 9.795  ;
; debug[1]   ; data[8]     ; 9.168  ; 9.168  ; 9.168  ; 9.168  ;
; debug[1]   ; data[9]     ; 9.414  ; 9.414  ; 9.414  ; 9.414  ;
; debug[1]   ; data[10]    ; 9.635  ; 9.635  ; 9.635  ; 9.635  ;
; debug[1]   ; data[11]    ; 9.421  ; 9.421  ; 9.421  ; 9.421  ;
; debug[1]   ; data[12]    ; 10.189 ; 10.189 ; 10.189 ; 10.189 ;
; debug[1]   ; data[13]    ; 9.911  ; 9.911  ; 9.911  ; 9.911  ;
; debug[1]   ; data[14]    ; 8.802  ; 8.802  ; 8.802  ; 8.802  ;
; debug[1]   ; data[15]    ; 8.965  ; 8.965  ; 8.965  ; 8.965  ;
; debug[1]   ; data[16]    ; 7.904  ; 7.904  ; 7.904  ; 7.904  ;
; debug[1]   ; data[17]    ; 8.205  ; 8.205  ; 8.205  ; 8.205  ;
; debug[1]   ; data[18]    ; 10.030 ; 10.030 ; 10.030 ; 10.030 ;
; debug[1]   ; data[19]    ; 7.996  ; 7.996  ; 7.996  ; 7.996  ;
; debug[1]   ; data[20]    ; 8.309  ; 8.309  ; 8.309  ; 8.309  ;
; debug[1]   ; data[21]    ; 7.746  ; 7.746  ; 7.746  ; 7.746  ;
; debug[1]   ; data[22]    ; 9.309  ; 9.309  ; 9.309  ; 9.309  ;
; debug[1]   ; data[23]    ; 7.551  ; 7.551  ; 7.551  ; 7.551  ;
; debug[1]   ; data[24]    ; 8.609  ; 8.609  ; 8.609  ; 8.609  ;
; debug[1]   ; data[25]    ; 7.922  ; 7.922  ; 7.922  ; 7.922  ;
; debug[1]   ; data[26]    ; 8.950  ; 8.950  ; 8.950  ; 8.950  ;
; debug[1]   ; data[27]    ; 8.699  ; 8.699  ; 8.699  ; 8.699  ;
; debug[1]   ; data[28]    ; 8.909  ; 8.909  ; 8.909  ; 8.909  ;
; debug[1]   ; data[29]    ; 9.166  ; 9.166  ; 9.166  ; 9.166  ;
; debug[1]   ; data[30]    ; 9.717  ; 9.717  ; 9.717  ; 9.717  ;
; debug[1]   ; data[31]    ; 8.440  ; 8.440  ; 8.440  ; 8.440  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; debug[0]   ; data[0]     ; 4.593 ; 4.593 ; 4.593 ; 4.593 ;
; debug[0]   ; data[1]     ; 3.842 ; 3.842 ; 3.842 ; 3.842 ;
; debug[0]   ; data[2]     ; 4.723 ; 4.723 ; 4.723 ; 4.723 ;
; debug[0]   ; data[3]     ; 4.287 ; 4.287 ; 4.287 ; 4.287 ;
; debug[0]   ; data[4]     ; 4.030 ; 4.030 ; 4.030 ; 4.030 ;
; debug[0]   ; data[5]     ; 3.898 ; 3.898 ; 3.898 ; 3.898 ;
; debug[0]   ; data[6]     ; 4.304 ; 4.304 ; 4.304 ; 4.304 ;
; debug[0]   ; data[7]     ; 4.020 ; 4.020 ; 4.020 ; 4.020 ;
; debug[0]   ; data[8]     ; 4.386 ; 4.386 ; 4.386 ; 4.386 ;
; debug[0]   ; data[9]     ; 4.532 ; 4.532 ; 4.532 ; 4.532 ;
; debug[0]   ; data[10]    ; 4.808 ; 4.808 ; 4.808 ; 4.808 ;
; debug[0]   ; data[11]    ; 4.025 ; 4.025 ; 4.025 ; 4.025 ;
; debug[0]   ; data[12]    ; 5.091 ; 5.091 ; 5.091 ; 5.091 ;
; debug[0]   ; data[13]    ; 3.986 ; 3.986 ; 3.986 ; 3.986 ;
; debug[0]   ; data[14]    ; 4.052 ; 4.052 ; 4.052 ; 4.052 ;
; debug[0]   ; data[15]    ; 4.216 ; 4.216 ; 4.216 ; 4.216 ;
; debug[0]   ; data[16]    ; 4.109 ; 4.109 ; 4.109 ; 4.109 ;
; debug[0]   ; data[17]    ; 4.094 ; 4.094 ; 4.094 ; 4.094 ;
; debug[0]   ; data[18]    ; 5.066 ; 5.066 ; 5.066 ; 5.066 ;
; debug[0]   ; data[19]    ; 3.841 ; 3.841 ; 3.841 ; 3.841 ;
; debug[0]   ; data[20]    ; 4.326 ; 4.326 ; 4.326 ; 4.326 ;
; debug[0]   ; data[21]    ; 4.042 ; 4.042 ; 4.042 ; 4.042 ;
; debug[0]   ; data[22]    ; 4.861 ; 4.861 ; 4.861 ; 4.861 ;
; debug[0]   ; data[23]    ; 3.811 ; 3.811 ; 3.811 ; 3.811 ;
; debug[0]   ; data[24]    ; 4.375 ; 4.375 ; 4.375 ; 4.375 ;
; debug[0]   ; data[25]    ; 4.028 ; 4.028 ; 4.028 ; 4.028 ;
; debug[0]   ; data[26]    ; 4.498 ; 4.498 ; 4.498 ; 4.498 ;
; debug[0]   ; data[27]    ; 4.022 ; 4.022 ; 4.022 ; 4.022 ;
; debug[0]   ; data[28]    ; 5.013 ; 5.013 ; 5.013 ; 5.013 ;
; debug[0]   ; data[29]    ; 4.766 ; 4.766 ; 4.766 ; 4.766 ;
; debug[0]   ; data[30]    ; 4.972 ; 4.972 ; 4.972 ; 4.972 ;
; debug[0]   ; data[31]    ; 3.880 ; 3.880 ; 3.880 ; 3.880 ;
; debug[1]   ; data[0]     ; 4.067 ; 4.067 ; 4.067 ; 4.067 ;
; debug[1]   ; data[1]     ; 4.075 ; 4.075 ; 4.075 ; 4.075 ;
; debug[1]   ; data[2]     ; 4.500 ; 4.500 ; 4.500 ; 4.500 ;
; debug[1]   ; data[3]     ; 4.303 ; 4.303 ; 4.303 ; 4.303 ;
; debug[1]   ; data[4]     ; 3.750 ; 3.750 ; 3.750 ; 3.750 ;
; debug[1]   ; data[5]     ; 4.901 ; 4.901 ; 4.901 ; 4.901 ;
; debug[1]   ; data[6]     ; 4.447 ; 4.447 ; 4.447 ; 4.447 ;
; debug[1]   ; data[7]     ; 4.971 ; 4.971 ; 4.971 ; 4.971 ;
; debug[1]   ; data[8]     ; 4.298 ; 4.298 ; 4.298 ; 4.298 ;
; debug[1]   ; data[9]     ; 4.791 ; 4.791 ; 4.791 ; 4.791 ;
; debug[1]   ; data[10]    ; 3.788 ; 3.788 ; 3.788 ; 3.788 ;
; debug[1]   ; data[11]    ; 4.759 ; 4.759 ; 4.759 ; 4.759 ;
; debug[1]   ; data[12]    ; 3.881 ; 3.881 ; 3.881 ; 3.881 ;
; debug[1]   ; data[13]    ; 5.022 ; 5.022 ; 5.022 ; 5.022 ;
; debug[1]   ; data[14]    ; 4.292 ; 4.292 ; 4.292 ; 4.292 ;
; debug[1]   ; data[15]    ; 4.548 ; 4.548 ; 4.548 ; 4.548 ;
; debug[1]   ; data[16]    ; 3.758 ; 3.758 ; 3.758 ; 3.758 ;
; debug[1]   ; data[17]    ; 4.193 ; 4.193 ; 4.193 ; 4.193 ;
; debug[1]   ; data[18]    ; 4.062 ; 4.062 ; 4.062 ; 4.062 ;
; debug[1]   ; data[19]    ; 4.063 ; 4.063 ; 4.063 ; 4.063 ;
; debug[1]   ; data[20]    ; 3.940 ; 3.940 ; 3.940 ; 3.940 ;
; debug[1]   ; data[21]    ; 4.004 ; 4.004 ; 4.004 ; 4.004 ;
; debug[1]   ; data[22]    ; 3.797 ; 3.797 ; 3.797 ; 3.797 ;
; debug[1]   ; data[23]    ; 3.871 ; 3.871 ; 3.871 ; 3.871 ;
; debug[1]   ; data[24]    ; 4.239 ; 4.239 ; 4.239 ; 4.239 ;
; debug[1]   ; data[25]    ; 4.051 ; 4.051 ; 4.051 ; 4.051 ;
; debug[1]   ; data[26]    ; 4.365 ; 4.365 ; 4.365 ; 4.365 ;
; debug[1]   ; data[27]    ; 4.408 ; 4.408 ; 4.408 ; 4.408 ;
; debug[1]   ; data[28]    ; 4.263 ; 4.263 ; 4.263 ; 4.263 ;
; debug[1]   ; data[29]    ; 4.744 ; 4.744 ; 4.744 ; 4.744 ;
; debug[1]   ; data[30]    ; 3.953 ; 3.953 ; 3.953 ; 3.953 ;
; debug[1]   ; data[31]    ; 4.301 ; 4.301 ; 4.301 ; 4.301 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324441  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 83302    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 4324441  ; 0        ; 0        ; 0        ;
; clk_rom    ; clk      ; 666      ; 0        ; 0        ; 0        ;
; clk        ; clk_rom  ; 83302    ; 0        ; 0        ; 0        ;
; clk_rom    ; clk_rom  ; 32       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 108   ; 108  ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 4084  ; 4084 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Mon Dec 10 22:43:53 2018
Info: Command: quartus_sta Multiciclo -c Multiciclo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiciclo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_rom clk_rom
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.696
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.696     -1774.602 clk 
    Info (332119):   -10.605      -271.200 clk_rom 
Info (332146): Worst-case hold slack is 0.530
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.530         0.000 clk 
    Info (332119):     0.644         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.678
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.678      -719.426 clk 
    Info (332119):    -4.082      -118.572 clk_rom 
Info (332146): Worst-case hold slack is 0.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.245         0.000 clk 
    Info (332119):     0.263         0.000 clk_rom 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -345.380 clk_rom 
    Info (332119):    -1.627      -731.480 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4694 megabytes
    Info: Processing ended: Mon Dec 10 22:43:57 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


