// SPDX-License-Identifier: GPL-2.0-or-later
/*
 * Copyright (c) HiSilicon Technologies Co., Ltd. 2024-2024. All rights reserved.
 */

#ifndef __LP_SUBSYS_CSR_ADDR_DEFINE_H__
#define __LP_SUBSYS_CSR_ADDR_DEFINE_H__

#define    LP_SUBSYS_CSR_BASE_ADDR                    0x871d000

#define LP_SUBSYS_CSR_LPSC_ADDR_SEL_OFFSET_ADDR                         0x0
#define LP_SUBSYS_CSR_LPSC_SRST_REQ0_OFFSET_ADDR                        0x4
#define LP_SUBSYS_CSR_LPSC_SRST_REQ1_OFFSET_ADDR                        0x8
#define LP_SUBSYS_CSR_LPSC_SRST_REQ2_OFFSET_ADDR                        0xC
#define LP_SUBSYS_CSR_LPSC_CLKEN_CTRL0_OFFSET_ADDR                      0x10
#define LP_SUBSYS_CSR_LPSC_CLKEN_CTRL1_OFFSET_ADDR                      0x14
#define LP_SUBSYS_CSR_LPSC_CRG_DIV_CTRL_OFFSET_ADDR                     0x18
#define LP_SUBSYS_CSR_LPSC_SPI_CTRL_OFFSET_ADDR                         0x1C
#define LP_SUBSYS_CSR_LPSC_MDIO_SDIO_CTRL_OFFSET_ADDR                   0x20
#define LP_SUBSYS_CSR_LPSC_SUPERIO_CTRL_OFFSET_ADDR                     0x24
#define LP_SUBSYS_CSR_LPSC_IOM3_CTRL_OFFSET_ADDR                        0x28
#define LP_SUBSYS_CSR_LPSC_UART_CTRL0_OFFSET_ADDR                       0x2C
#define LP_SUBSYS_CSR_LPSC_UART_CTRL1_OFFSET_ADDR                       0x30
#define LP_SUBSYS_CSR_LPSC_UART_SEL_OFFSET_ADDR                         0x34
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE6_OFFSET_ADDR                      0x38
#define LP_SUBSYS_CSR_LPSC_RESET_SEL_OFFSET_ADDR                        0x3C
#define LP_SUBSYS_CSR_LPSC_PERI_DBG_CTRL0_OFFSET_ADDR                   0x40
#define LP_SUBSYS_CSR_LPSC_PERI_DBG_CTRL1_OFFSET_ADDR                   0x44
#define LP_SUBSYS_CSR_LPSC_PERI_DBG_CTRL2_OFFSET_ADDR                   0x48
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL0_OFFSET_ADDR                        0x4C
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL1_OFFSET_ADDR                        0x50
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL2_OFFSET_ADDR                        0x54
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL3_OFFSET_ADDR                        0x58
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL4_OFFSET_ADDR                        0x5C
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL5_OFFSET_ADDR                        0x60
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL6_OFFSET_ADDR                        0x64
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL7_OFFSET_ADDR                        0x68
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL0_OFFSET_ADDR                    0x6C
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL1_OFFSET_ADDR                    0x70
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL2_OFFSET_ADDR                    0x74
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL3_OFFSET_ADDR                    0x78
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL4_OFFSET_ADDR                    0x7C
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL5_OFFSET_ADDR                    0x80
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL6_OFFSET_ADDR                    0x84
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL7_OFFSET_ADDR                    0x88
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL8_OFFSET_ADDR                    0x8C
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL9_OFFSET_ADDR                    0x90
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL10_OFFSET_ADDR                   0x94
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL11_OFFSET_ADDR                   0x98
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL12_OFFSET_ADDR                   0x9C
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL13_OFFSET_ADDR                   0xA0
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL14_OFFSET_ADDR                   0xA4
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL15_OFFSET_ADDR                   0xA8
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL16_OFFSET_ADDR                   0xAC
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL17_OFFSET_ADDR                   0xB0
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL18_OFFSET_ADDR                   0xB4
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL19_OFFSET_ADDR                   0xB8
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL20_OFFSET_ADDR                   0xBC
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL21_OFFSET_ADDR                   0xC0
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL22_OFFSET_ADDR                   0xC4
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL23_OFFSET_ADDR                   0xC8
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL24_OFFSET_ADDR                   0xCC
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL25_OFFSET_ADDR                   0xD0
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL26_OFFSET_ADDR                   0xD4
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL27_OFFSET_ADDR                   0xD8
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL28_OFFSET_ADDR                   0xDC
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL29_OFFSET_ADDR                   0xE0
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL30_OFFSET_ADDR                   0xE4
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL31_OFFSET_ADDR                   0xE8
#define LP_SUBSYS_CSR_LPSC_AHB_MST_HPROT_OFFSET_ADDR                    0xEC
#define LP_SUBSYS_CSR_LPSC_EMMC_FUNC_CTRL_OFFSET_ADDR                   0xF0
#define LP_SUBSYS_CSR_LPSC_EMMC_FUNC_CTRL1_OFFSET_ADDR                  0xF4
#define LP_SUBSYS_CSR_LPSC_EMMC_CRG_CTRL_OFFSET_ADDR                    0xF8
#define LP_SUBSYS_CSR_LPSC_LOW_POWER_CTRL_OFFSET_ADDR                   0xFC
#define LP_SUBSYS_CSR_LPSC_SMBUS_I2C_MUX_OFFSET_ADDR                    0x100
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_OEN_OFFSET_ADDR                      0x104
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL0_OFFSET_ADDR                     0x108
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL1_OFFSET_ADDR                     0x10C
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL2_OFFSET_ADDR                     0x110
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL3_OFFSET_ADDR                     0x114
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL4_OFFSET_ADDR                     0x118
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL5_OFFSET_ADDR                     0x11C
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL6_OFFSET_ADDR                     0x120
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL7_OFFSET_ADDR                     0x124
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL8_OFFSET_ADDR                     0x128
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL9_OFFSET_ADDR                     0x12C
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL10_OFFSET_ADDR                    0x130
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL11_OFFSET_ADDR                    0x134
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL12_OFFSET_ADDR                    0x138
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL13_OFFSET_ADDR                    0x13C
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL14_OFFSET_ADDR                    0x140
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL15_OFFSET_ADDR                    0x144
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL16_OFFSET_ADDR                    0x148
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL17_OFFSET_ADDR                    0x14C
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL18_OFFSET_ADDR                    0x150
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL19_OFFSET_ADDR                    0x154
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL20_OFFSET_ADDR                    0x158
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL21_OFFSET_ADDR                    0x15C
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL22_OFFSET_ADDR                    0x160
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL23_OFFSET_ADDR                    0x164
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL24_OFFSET_ADDR                    0x168
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL25_OFFSET_ADDR                    0x16C
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL26_OFFSET_ADDR                    0x170
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL27_OFFSET_ADDR                    0x174
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL0_OFFSET_ADDR                     0x178
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL1_OFFSET_ADDR                     0x17C
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL2_OFFSET_ADDR                     0x180
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL3_OFFSET_ADDR                     0x184
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL4_OFFSET_ADDR                     0x188
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL5_OFFSET_ADDR                     0x18C
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL6_OFFSET_ADDR                     0x190
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL7_OFFSET_ADDR                     0x194
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL8_OFFSET_ADDR                     0x198
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL9_OFFSET_ADDR                     0x19C
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL10_OFFSET_ADDR                    0x1A0
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL11_OFFSET_ADDR                    0x1A4
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL12_OFFSET_ADDR                    0x1A8
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL13_OFFSET_ADDR                    0x1AC
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL14_OFFSET_ADDR                    0x1B0
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL15_OFFSET_ADDR                    0x1B4
#define LP_SUBSYS_CSR_LPSC_CLKDIS_CTRL0_OFFSET_ADDR                     0x1B8
#define LP_SUBSYS_CSR_LPSC_CLKSTA_CTRL0_OFFSET_ADDR                     0x1BC
#define LP_SUBSYS_CSR_LPSC_CLKDIS_CTRL1_OFFSET_ADDR                     0x1C0
#define LP_SUBSYS_CSR_LPSC_CLKSTA_CTRL1_OFFSET_ADDR                     0x1C4
#define LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL0_OFFSET_ADDR                0x1C8
#define LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL1_OFFSET_ADDR                0x1CC
#define LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL2_OFFSET_ADDR                0x1D0
#define LP_SUBSYS_CSR_LPSC_JLC_MEM_CTRL_OFFSET_ADDR                     0x1D4
#define LP_SUBSYS_CSR_LPSC_SRAM_MEM_CTRL_OFFSET_ADDR                    0x1D8
#define LP_SUBSYS_CSR_LPSC_DMAC_MEM_CTRL_OFFSET_ADDR                    0x1DC
#define LP_SUBSYS_CSR_LPSC_IPMB0_MEM_CTRL_OFFSET_ADDR                   0x1E0
#define LP_SUBSYS_CSR_LPSC_IPMB1_MEM_CTRL_OFFSET_ADDR                   0x1E4
#define LP_SUBSYS_CSR_LPSC_IPMB2_MEM_CTRL_OFFSET_ADDR                   0x1E8
#define LP_SUBSYS_CSR_LPSC_IPMB3_MEM_CTRL_OFFSET_ADDR                   0x1EC
#define LP_SUBSYS_CSR_LPSC_SFC0_MEM_CTRL_OFFSET_ADDR                    0x1F0
#define LP_SUBSYS_CSR_LPSC_SFC1_MEM_CTRL_OFFSET_ADDR                    0x1F4
#define LP_SUBSYS_CSR_LPSC_EMMC_MEM_CTRL_OFFSET_ADDR                    0x1F8
#define LP_SUBSYS_CSR_LPSC_RESET_DREQ0_OFFSET_ADDR                      0x1FC
#define LP_SUBSYS_CSR_LPSC_RESET_DREQ1_OFFSET_ADDR                      0x200
#define LP_SUBSYS_CSR_LPSC_RESET_DREQ2_OFFSET_ADDR                      0x204
#define LP_SUBSYS_CSR_LPSC_RESET_ST0_OFFSET_ADDR                        0x208
#define LP_SUBSYS_CSR_LPSC_RESET_ST1_OFFSET_ADDR                        0x20C
#define LP_SUBSYS_CSR_LPSC_RESET_ST2_OFFSET_ADDR                        0x210
#define LP_SUBSYS_CSR_LPSC_EMP_CTRL_OFFSET_ADDR                         0x214
#define LP_SUBSYS_CSR_LPSC_EMP_ST_OFFSET_ADDR                           0x218
#define LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL3_OFFSET_ADDR                0x21C
#define LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL4_OFFSET_ADDR                0x220
#define LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL5_OFFSET_ADDR                0x224
#define LP_SUBSYS_CSR_LPSC_SE_M3_3X1_DLOCK_OFFSET_ADDR                  0x228
#define LP_SUBSYS_CSR_LPSC_SE_M3_3X1_PRIORITY_OFFSET_ADDR               0x22C
#define LP_SUBSYS_CSR_LPSC_SE_DMA_3X1_DLOCK_OFFSET_ADDR                 0x230
#define LP_SUBSYS_CSR_LPSC_SE_DMA_3X1_PRIORITY_OFFSET_ADDR              0x234
#define LP_SUBSYS_CSR_LPSC_SE_SEC_4X6_DLOCK_OFFSET_ADDR                 0x238
#define LP_SUBSYS_CSR_LPSC_SE_SEC_4X6_PRIORITY_OFFSET_ADDR              0x23C
#define LP_SUBSYS_CSR_LPSC_SE_SEC_1X3_DLOCK_OFFSET_ADDR                 0x240
#define LP_SUBSYS_CSR_LPSC_SE_SEC_1X3_PRIORITY_OFFSET_ADDR              0x244
#define LP_SUBSYS_CSR_LPSC_SE_SEC_1X6_DLOCK_OFFSET_ADDR                 0x248
#define LP_SUBSYS_CSR_LPSC_SE_SEC_1X6_PRIORITY_OFFSET_ADDR              0x24C
#define LP_SUBSYS_CSR_LPSC_LP_SOL_2X1_DLOCK_OFFSET_ADDR                 0x250
#define LP_SUBSYS_CSR_LPSC_LP_SOL_2X1_PRIORITY_OFFSET_ADDR              0x254
#define LP_SUBSYS_CSR_LPSC_ADDR_EXTEND0_OFFSET_ADDR                     0x258
#define LP_SUBSYS_CSR_LPSC_ADDR_EXTEND1_OFFSET_ADDR                     0x25C
#define LP_SUBSYS_CSR_LPSC_ADC_CTRL_OFFSET_ADDR                         0x260
#define LP_SUBSYS_CSR_LPSC_SRAM_INI_OFFSET_ADDR                         0x264
#define LP_SUBSYS_CSR_LPSC_EMP10_ERR_OFFSET_ADDR                        0x268
#define LP_SUBSYS_CSR_LPSC_TIMER_DIV_OFFSET_ADDR                        0x26C
#define LP_SUBSYS_CSR_LPSC_WDG_DIV_OFFSET_ADDR                          0x270
#define LP_SUBSYS_CSR_LPSC_TRNG_TST_FRO_IDDQ_OFFSET_ADDR                0x274
#define LP_SUBSYS_CSR_LPSC_TRNG_TST_FRO_CTRL_EN_OFFSET_ADDR             0x278
#define LP_SUBSYS_CSR_LPSC_TRNG_TST_FRO_SELECT_OFFSET_ADDR              0x27C
#define LP_SUBSYS_CSR_LPSC_TRNG_TST_FRO_ENABLE_OFFSET_ADDR              0x280
#define LP_SUBSYS_CSR_LPSC_TRNG_TST_DELAY_OFFSET_ADDR                   0x284
#define LP_SUBSYS_CSR_LPSC_TRNG_SP_RAM_TMOD_OFFSET_ADDR                 0x288
#define LP_SUBSYS_CSR_LPSC_TRNG_MEM_POWER_MODE_OFFSET_ADDR              0x28C
#define LP_SUBSYS_CSR_LPSC_TRNG_FSM_STATE_OFFSET_ADDR                   0x290
#define LP_SUBSYS_CSR_LPSC_TRNG_PPROC_STATE_OFFSET_ADDR                 0x294
#define LP_SUBSYS_CSR_LPSC_M3_BRG_DBG_CTRL0_OFFSET_ADDR                 0x298
#define LP_SUBSYS_CSR_LPSC_M3_BRG_DBG_CTRL1_OFFSET_ADDR                 0x29C
#define LP_SUBSYS_CSR_LPSC_M3_BRG_DBG_CTRL2_OFFSET_ADDR                 0x2A0
#define LP_SUBSYS_CSR_LPSC_SPEED_CNT_CFG_OFFSET_ADDR                    0x2A4
#define LP_SUBSYS_CSR_M3_SPEED_CNT_MATCH_CFG_OFFSET_ADDR                0x2A8
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_MATCH_CFG_OFFSET_ADDR       0x2AC
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_MATCH_CFG_OFFSET_ADDR              0x2B0
#define LP_SUBSYS_CSR_M3_SPEED_CNT_AWMATCH_INC_CNT_OFFSET_ADDR          0x2B4
#define LP_SUBSYS_CSR_M3_SPEED_CNT_RMATCH_INC_CNT_OFFSET_ADDR           0x2B8
#define LP_SUBSYS_CSR_M3_SPEED_CNT_AWCMD_INC_CNT_OFFSET_ADDR            0x2BC
#define LP_SUBSYS_CSR_M3_SPEED_CNT_RCMD_INC_CNT_OFFSET_ADDR             0x2C0
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_AWMATCH_INC_CNT_OFFSET_ADDR 0x2C4
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_RMATCH_INC_CNT_OFFSET_ADDR  0x2C8
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_AWCMD_INC_CNT_OFFSET_ADDR   0x2CC
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_RCMD_INC_CNT_OFFSET_ADDR    0x2D0
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_AWMATCH_INC_CNT_OFFSET_ADDR        0x2D4
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_RMATCH_INC_CNT_OFFSET_ADDR         0x2D8
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_AWCMD_INC_CNT_OFFSET_ADDR          0x2DC
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_RCMD_INC_CNT_OFFSET_ADDR           0x2E0
#define LP_SUBSYS_CSR_M3_SPEED_CNT_WDATA_CNT_H_OFFSET_ADDR              0x2E4
#define LP_SUBSYS_CSR_M3_SPEED_CNT_WDATA_CNT_L_OFFSET_ADDR              0x2E8
#define LP_SUBSYS_CSR_M3_SPEED_CNT_RDATA_CNT_H_OFFSET_ADDR              0x2EC
#define LP_SUBSYS_CSR_M3_SPEED_CNT_RDATA_CNT_L_OFFSET_ADDR              0x2F0
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_WDATA_CNT_H_OFFSET_ADDR     0x2F4
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_WDATA_CNT_L_OFFSET_ADDR     0x2F8
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_RDATA_CNT_H_OFFSET_ADDR     0x2FC
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_RDATA_CNT_L_OFFSET_ADDR     0x300
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_WDATA_CNT_H_OFFSET_ADDR            0x304
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_WDATA_CNT_L_OFFSET_ADDR            0x308
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_RDATA_CNT_H_OFFSET_ADDR            0x30C
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_RDATA_CNT_L_OFFSET_ADDR            0x310
#define LP_SUBSYS_CSR_LPSC_HPM_CTRL_OFFSET_ADDR                         0x314
#define LP_SUBSYS_CSR_LPSC_HPM_STATUS_OFFSET_ADDR                       0x318
#define LP_SUBSYS_CSR_LPSC_DJTAG_MSTR_OFFSET_ADDR                       0x31C
#define LP_SUBSYS_CSR_LPSC_ECC_INT_RAW_OFFSET_ADDR                      0x320
#define LP_SUBSYS_CSR_LPSC_ECC_INT_MASK_OFFSET_ADDR                     0x324
#define LP_SUBSYS_CSR_LPSC_ECC_INST_OFFSET_ADDR                         0x328
#define LP_SUBSYS_CSR_LPSC_JLC_RAM_INI_OFFSET_ADDR                      0x32C
#define LP_SUBSYS_CSR_LPSC_M3_BOOT_ADDR_OFFSET_ADDR                     0x330
#define LP_SUBSYS_CSR_LPSC_IOMUX_CTRL_OFFSET_ADDR                       0x334
#define LP_SUBSYS_CSR_LPSC_CLKEN_CTRL2_OFFSET_ADDR                      0x338
#define LP_SUBSYS_CSR_LPSC_CLKDIS_CTRL2_OFFSET_ADDR                     0x33C
#define LP_SUBSYS_CSR_LPSC_CLKSTA_CTRL2_OFFSET_ADDR                     0x340
#define LP_SUBSYS_CSR_LPSC_I2C0_DEBUG_OFFSET_ADDR                       0x344
#define LP_SUBSYS_CSR_LPSC_I2C1_DEBUG_OFFSET_ADDR                       0x348
#define LP_SUBSYS_CSR_LPSC_I2C2_DEBUG_OFFSET_ADDR                       0x34C
#define LP_SUBSYS_CSR_LPSC_I2C3_DEBUG_OFFSET_ADDR                       0x350
#define LP_SUBSYS_CSR_LPSC_I2C4_DEBUG_OFFSET_ADDR                       0x354
#define LP_SUBSYS_CSR_LPSC_I2C5_DEBUG_OFFSET_ADDR                       0x358
#define LP_SUBSYS_CSR_LPSC_I2C6_DEBUG_OFFSET_ADDR                       0x35C
#define LP_SUBSYS_CSR_LPSC_I2C7_DEBUG_OFFSET_ADDR                       0x360
#define LP_SUBSYS_CSR_LPSC_I2C8_DEBUG_OFFSET_ADDR                       0x364
#define LP_SUBSYS_CSR_LPSC_I2C9_DEBUG_OFFSET_ADDR                       0x368
#define LP_SUBSYS_CSR_LPSC_I2C10_DEBUG_OFFSET_ADDR                      0x36C
#define LP_SUBSYS_CSR_LPSC_I2C11_DEBUG_OFFSET_ADDR                      0x370
#define LP_SUBSYS_CSR_LPSC_I2C12_DEBUG_OFFSET_ADDR                      0x374
#define LP_SUBSYS_CSR_LPSC_I2C13_DEBUG_OFFSET_ADDR                      0x378
#define LP_SUBSYS_CSR_LPSC_I2C14_DEBUG_OFFSET_ADDR                      0x37C
#define LP_SUBSYS_CSR_LPSC_I2C15_DEBUG_OFFSET_ADDR                      0x380
#define LP_SUBSYS_CSR_LPSC_LATENCY_CTRL_OFFSET_ADDR                     0x384
#define LP_SUBSYS_CSR_LPSC_HARD_RR_CTRL_OFFSET_ADDR                     0x388
#define LP_SUBSYS_CSR_LP_SC_LATENCY_STS_0_OFFSET_ADDR                   0x38C
#define LP_SUBSYS_CSR_LP_SC_LATENCY_STS_1_OFFSET_ADDR                   0x390
#define LP_SUBSYS_CSR_LP_SC_LATENCY_STS_2_OFFSET_ADDR                   0x394
#define LP_SUBSYS_CSR_LPSC_EMMC_DLL_ST_OFFSET_ADDR                      0x398
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE0_OFFSET_ADDR                      0x39C
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE1_OFFSET_ADDR                      0x3A0
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE2_OFFSET_ADDR                      0x3A4
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE3_OFFSET_ADDR                      0x3A8
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE4_OFFSET_ADDR                      0x3AC
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE5_OFFSET_ADDR                      0x3B0
#define LP_SUBSYS_CSR_LPSC_PAD_INT_LEVEL_OFFSET_ADDR                    0x3B4
#define LP_SUBSYS_CSR_LPSC_PAD_INT_MASK_OFFSET_ADDR                     0x3B8
#define LP_SUBSYS_CSR_LPSC_SRAM_WR_BACK_OFFSET_ADDR                     0x3BC
#define LP_SUBSYS_CSR_LPSC_RST_FIX_OFFSET_ADDR                          0x3C0

#define LP_SUBSYS_CSR_LPSC_ADDR_SEL_ADDR                            \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ADDR_SEL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SRST_REQ0_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SRST_REQ0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SRST_REQ1_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SRST_REQ1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SRST_REQ2_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SRST_REQ2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_CLKEN_CTRL0_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_CLKEN_CTRL0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_CLKEN_CTRL1_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_CLKEN_CTRL1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_CRG_DIV_CTRL_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_CRG_DIV_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SPI_CTRL_ADDR                            \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SPI_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_MDIO_SDIO_CTRL_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_MDIO_SDIO_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SUPERIO_CTRL_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SUPERIO_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_IOM3_CTRL_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_IOM3_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_UART_CTRL0_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_UART_CTRL0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_UART_CTRL1_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_UART_CTRL1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_UART_SEL_ADDR                            \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_UART_SEL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE6_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ECO_NONUSE6_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_RESET_SEL_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_RESET_SEL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PERI_DBG_CTRL0_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PERI_DBG_CTRL0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PERI_DBG_CTRL1_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PERI_DBG_CTRL1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PERI_DBG_CTRL2_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PERI_DBG_CTRL2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL0_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C_CTRL0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL1_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C_CTRL1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL2_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C_CTRL2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL3_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C_CTRL3_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL4_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C_CTRL4_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL5_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C_CTRL5_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL6_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C_CTRL6_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C_CTRL7_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C_CTRL7_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL0_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL1_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL2_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL3_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL3_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL4_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL4_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL5_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL5_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL6_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL6_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL7_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL7_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL8_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL8_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL9_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL9_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL10_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL10_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL11_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL11_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL12_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL12_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL13_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL13_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL14_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL14_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL15_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL15_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL16_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL16_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL17_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL17_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL18_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL18_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL19_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL19_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL20_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL20_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL21_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL21_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL22_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL22_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL23_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL23_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL24_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL24_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL25_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL25_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL26_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL26_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL27_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL27_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL28_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL28_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL29_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL29_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL30_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL30_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL31_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_REQ_SEL31_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_AHB_MST_HPROT_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_AHB_MST_HPROT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_EMMC_FUNC_CTRL_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_EMMC_FUNC_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_EMMC_FUNC_CTRL1_ADDR                     \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_EMMC_FUNC_CTRL1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_EMMC_CRG_CTRL_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_EMMC_CRG_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_LOW_POWER_CTRL_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_LOW_POWER_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SMBUS_I2C_MUX_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SMBUS_I2C_MUX_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_OEN_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_OEN_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL0_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL1_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL2_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL3_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL3_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL4_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL4_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL5_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL5_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL6_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL6_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL7_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL7_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL8_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL8_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL9_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL9_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL10_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL10_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL11_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL11_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL12_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL12_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL13_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL13_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL14_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL14_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL15_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL15_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL16_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL16_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL17_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL17_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL18_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL18_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL19_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL19_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL20_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL20_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL21_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL21_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL22_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL22_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL23_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL23_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL24_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL24_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL25_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL25_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL26_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL26_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL27_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_PWM_SEL27_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL0_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL1_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL2_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL3_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL3_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL4_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL4_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL5_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL5_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL6_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL6_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL7_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL7_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL8_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL8_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL9_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL9_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL10_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL10_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL11_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL11_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL12_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL12_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL13_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL13_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL14_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL14_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL15_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_FAN_SEL15_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_CLKDIS_CTRL0_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_CLKDIS_CTRL0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_CLKSTA_CTRL0_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_CLKSTA_CTRL0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_CLKDIS_CTRL1_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_CLKDIS_CTRL1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_CLKSTA_CTRL1_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_CLKSTA_CTRL1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL0_ADDR                   \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL1_ADDR                   \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL2_ADDR                   \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_JLC_MEM_CTRL_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_JLC_MEM_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SRAM_MEM_CTRL_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SRAM_MEM_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DMAC_MEM_CTRL_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DMAC_MEM_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_IPMB0_MEM_CTRL_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_IPMB0_MEM_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_IPMB1_MEM_CTRL_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_IPMB1_MEM_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_IPMB2_MEM_CTRL_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_IPMB2_MEM_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_IPMB3_MEM_CTRL_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_IPMB3_MEM_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SFC0_MEM_CTRL_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SFC0_MEM_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SFC1_MEM_CTRL_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SFC1_MEM_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_EMMC_MEM_CTRL_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_EMMC_MEM_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_RESET_DREQ0_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_RESET_DREQ0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_RESET_DREQ1_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_RESET_DREQ1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_RESET_DREQ2_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_RESET_DREQ2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_RESET_ST0_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_RESET_ST0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_RESET_ST1_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_RESET_ST1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_RESET_ST2_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_RESET_ST2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_EMP_CTRL_ADDR                            \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_EMP_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_EMP_ST_ADDR                              \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_EMP_ST_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL3_ADDR                   \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL3_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL4_ADDR                   \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL4_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL5_ADDR                   \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SOL_BRG_DBG_CTRL5_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SE_M3_3X1_DLOCK_ADDR                     \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SE_M3_3X1_DLOCK_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SE_M3_3X1_PRIORITY_ADDR                  \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SE_M3_3X1_PRIORITY_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SE_DMA_3X1_DLOCK_ADDR                    \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SE_DMA_3X1_DLOCK_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SE_DMA_3X1_PRIORITY_ADDR                 \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SE_DMA_3X1_PRIORITY_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SE_SEC_4X6_DLOCK_ADDR                    \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SE_SEC_4X6_DLOCK_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SE_SEC_4X6_PRIORITY_ADDR                 \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SE_SEC_4X6_PRIORITY_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SE_SEC_1X3_DLOCK_ADDR                    \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SE_SEC_1X3_DLOCK_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SE_SEC_1X3_PRIORITY_ADDR                 \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SE_SEC_1X3_PRIORITY_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SE_SEC_1X6_DLOCK_ADDR                    \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SE_SEC_1X6_DLOCK_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SE_SEC_1X6_PRIORITY_ADDR                 \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SE_SEC_1X6_PRIORITY_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_LP_SOL_2X1_DLOCK_ADDR                    \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_LP_SOL_2X1_DLOCK_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_LP_SOL_2X1_PRIORITY_ADDR                 \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_LP_SOL_2X1_PRIORITY_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_ADDR_EXTEND0_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ADDR_EXTEND0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_ADDR_EXTEND1_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ADDR_EXTEND1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_ADC_CTRL_ADDR                            \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ADC_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SRAM_INI_ADDR                            \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SRAM_INI_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_EMP10_ERR_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_EMP10_ERR_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_TIMER_DIV_ADDR                           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_TIMER_DIV_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_WDG_DIV_ADDR                             \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_WDG_DIV_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_TRNG_TST_FRO_IDDQ_ADDR                   \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_TRNG_TST_FRO_IDDQ_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_TRNG_TST_FRO_CTRL_EN_ADDR                \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_TRNG_TST_FRO_CTRL_EN_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_TRNG_TST_FRO_SELECT_ADDR                 \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_TRNG_TST_FRO_SELECT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_TRNG_TST_FRO_ENABLE_ADDR                 \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_TRNG_TST_FRO_ENABLE_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_TRNG_TST_DELAY_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_TRNG_TST_DELAY_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_TRNG_SP_RAM_TMOD_ADDR                    \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_TRNG_SP_RAM_TMOD_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_TRNG_MEM_POWER_MODE_ADDR                 \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_TRNG_MEM_POWER_MODE_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_TRNG_FSM_STATE_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_TRNG_FSM_STATE_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_TRNG_PPROC_STATE_ADDR                    \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_TRNG_PPROC_STATE_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_M3_BRG_DBG_CTRL0_ADDR                    \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_M3_BRG_DBG_CTRL0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_M3_BRG_DBG_CTRL1_ADDR                    \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_M3_BRG_DBG_CTRL1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_M3_BRG_DBG_CTRL2_ADDR                    \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_M3_BRG_DBG_CTRL2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SPEED_CNT_CFG_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SPEED_CNT_CFG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_M3_SPEED_CNT_MATCH_CFG_ADDR                   \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_M3_SPEED_CNT_MATCH_CFG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_MATCH_CFG_ADDR          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_MATCH_CFG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_MATCH_CFG_ADDR                 \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_DMAC_SPEED_CNT_MATCH_CFG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_M3_SPEED_CNT_AWMATCH_INC_CNT_ADDR             \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_M3_SPEED_CNT_AWMATCH_INC_CNT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_M3_SPEED_CNT_RMATCH_INC_CNT_ADDR              \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_M3_SPEED_CNT_RMATCH_INC_CNT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_M3_SPEED_CNT_AWCMD_INC_CNT_ADDR               \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_M3_SPEED_CNT_AWCMD_INC_CNT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_M3_SPEED_CNT_RCMD_INC_CNT_ADDR                \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_M3_SPEED_CNT_RCMD_INC_CNT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_AWMATCH_INC_CNT_ADDR    \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_AWMATCH_INC_CNT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_RMATCH_INC_CNT_ADDR     \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_RMATCH_INC_CNT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_AWCMD_INC_CNT_ADDR      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_AWCMD_INC_CNT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_RCMD_INC_CNT_ADDR       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_RCMD_INC_CNT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_AWMATCH_INC_CNT_ADDR           \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_DMAC_SPEED_CNT_AWMATCH_INC_CNT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_RMATCH_INC_CNT_ADDR            \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_DMAC_SPEED_CNT_RMATCH_INC_CNT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_AWCMD_INC_CNT_ADDR             \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_DMAC_SPEED_CNT_AWCMD_INC_CNT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_RCMD_INC_CNT_ADDR              \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_DMAC_SPEED_CNT_RCMD_INC_CNT_OFFSET_ADDR)
#define LP_SUBSYS_CSR_M3_SPEED_CNT_WDATA_CNT_H_ADDR                 \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_M3_SPEED_CNT_WDATA_CNT_H_OFFSET_ADDR)
#define LP_SUBSYS_CSR_M3_SPEED_CNT_WDATA_CNT_L_ADDR                 \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_M3_SPEED_CNT_WDATA_CNT_L_OFFSET_ADDR)
#define LP_SUBSYS_CSR_M3_SPEED_CNT_RDATA_CNT_H_ADDR                 \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_M3_SPEED_CNT_RDATA_CNT_H_OFFSET_ADDR)
#define LP_SUBSYS_CSR_M3_SPEED_CNT_RDATA_CNT_L_ADDR                 \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_M3_SPEED_CNT_RDATA_CNT_L_OFFSET_ADDR)
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_WDATA_CNT_H_ADDR        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_WDATA_CNT_H_OFFSET_ADDR)
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_WDATA_CNT_L_ADDR        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_WDATA_CNT_L_OFFSET_ADDR)
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_RDATA_CNT_H_ADDR        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_RDATA_CNT_H_OFFSET_ADDR)
#define LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_RDATA_CNT_L_ADDR        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_STORAGE_DMA_SPEED_CNT_RDATA_CNT_L_OFFSET_ADDR)
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_WDATA_CNT_H_ADDR               \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_DMAC_SPEED_CNT_WDATA_CNT_H_OFFSET_ADDR)
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_WDATA_CNT_L_ADDR               \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_DMAC_SPEED_CNT_WDATA_CNT_L_OFFSET_ADDR)
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_RDATA_CNT_H_ADDR               \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_DMAC_SPEED_CNT_RDATA_CNT_H_OFFSET_ADDR)
#define LP_SUBSYS_CSR_DMAC_SPEED_CNT_RDATA_CNT_L_ADDR               \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_DMAC_SPEED_CNT_RDATA_CNT_L_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_HPM_CTRL_ADDR                            \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_HPM_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_HPM_STATUS_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_HPM_STATUS_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_DJTAG_MSTR_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_DJTAG_MSTR_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_ECC_INT_RAW_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ECC_INT_RAW_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_ECC_INT_MASK_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ECC_INT_MASK_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_ECC_INST_ADDR                            \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ECC_INST_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_JLC_RAM_INI_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_JLC_RAM_INI_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_M3_BOOT_ADDR_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_M3_BOOT_ADDR_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_IOMUX_CTRL_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_IOMUX_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_CLKEN_CTRL2_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_CLKEN_CTRL2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_CLKDIS_CTRL2_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_CLKDIS_CTRL2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_CLKSTA_CTRL2_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_CLKSTA_CTRL2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C0_DEBUG_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C0_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C1_DEBUG_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C1_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C2_DEBUG_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C2_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C3_DEBUG_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C3_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C4_DEBUG_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C4_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C5_DEBUG_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C5_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C6_DEBUG_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C6_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C7_DEBUG_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C7_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C8_DEBUG_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C8_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C9_DEBUG_ADDR                          \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C9_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C10_DEBUG_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C10_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C11_DEBUG_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C11_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C12_DEBUG_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C12_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C13_DEBUG_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C13_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C14_DEBUG_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C14_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_I2C15_DEBUG_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_I2C15_DEBUG_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_LATENCY_CTRL_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_LATENCY_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_HARD_RR_CTRL_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_HARD_RR_CTRL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LP_SC_LATENCY_STS_0_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LP_SC_LATENCY_STS_0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LP_SC_LATENCY_STS_1_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LP_SC_LATENCY_STS_1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LP_SC_LATENCY_STS_2_ADDR                      \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LP_SC_LATENCY_STS_2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_EMMC_DLL_ST_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_EMMC_DLL_ST_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE0_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ECO_NONUSE0_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE1_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ECO_NONUSE1_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE2_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ECO_NONUSE2_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE3_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ECO_NONUSE3_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE4_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ECO_NONUSE4_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_ECO_NONUSE5_ADDR                         \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_ECO_NONUSE5_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_INT_LEVEL_ADDR                       \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_INT_LEVEL_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_PAD_INT_MASK_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_PAD_INT_MASK_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_SRAM_WR_BACK_ADDR                        \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_SRAM_WR_BACK_OFFSET_ADDR)
#define LP_SUBSYS_CSR_LPSC_RST_FIX_ADDR                             \
    (LP_SUBSYS_CSR_BASE_ADDR + LP_SUBSYS_CSR_LPSC_RST_FIX_OFFSET_ADDR)

#endif // __LP_SUBSYS_CSR_ADDR_DEFINE_H__
