Nome: Tiago Moreira Hubner Cançado Santana
Matricula: 438948

1.)FUCHS, Bill. Verilog HDL vs. VHDL: For the first time user. 1995

2.)Segundo Bill Fuchs, ao adotar uma HDL, o projetista deve considerar a facilidade de uso da linguagem (que ele divide em três critérios: facilidade de aprender a linguagem, facilidade de usá-la e sua usabilidade futura), a adaptabilidade da linguagem ao projeto e seu ambiente e filosofia de desenvolvimento. Por último, deve ser pesado o fator realidade, onde deve-se avaliar o suporte da HDL às especificações técnicas de seu projeto, desde a experiência do usuário em trabalhar a nível de portas lógicas e transistores, o suporte do componente temporal, a disponiblidade dos modelos em uso em ferramentas baseadas em HDL, até o custo e os ganhos que a escolha da HDL pode gerar.

3.)No artigo, Fuchs avalia o critério "facilidade de uso" dividindo-o em três categorias que devem consideradas na escolha da HDL, a saber: facilidade de aprender(Categoria A), facilidade de uso(Categoria B) e usabilidade futura(Categoria C).
A facilidade de aprender refere-se ao quão fácil é aprender a linguagem sem conhecer HDLs e à simplicidade de converter os projetos lógicos do usúario em modelos descritos pela linguagem. É importante considerar também a facilidade de uso, que é, uma vez conhecida a linguagem, a facilidade do usúario em usar a linguagem de forma a atender os requisitos de seu projeto. Por último, a usabilidade futura relaciona-se ao tempo que a linguagem continuará atendendo os requisitos dos projetos do usúario.

4.)O VHDL foi desenvolvido pelo Departamento de Defesa norte-americano para ser uma linguagem de documentação de projetos de hardware. Na tentativa de manter a vantagem competitiva, empresas privadas exerceram influência considerável e gastaram recursos para forçá-la a se tornar uma linguagem de projeto. É uma linguagem de difícil aprendizado e com síntaxe complicada, o que interfere na produtividade dos projetistas, o que não era necessário para o Departamento de Defesa. Além disso, é uma linguagem muito detalhada, especialmente a nível de portas lógicas, onde a informação temporal é precisa e considerável. Esse detalhamento exigido pela linguagem causa graves problemas de memória ao simular grandes projetos.
Já o Verilog HDL foi desenvolvido para atender às necessidades da comunidade de projetistas, que investiu quase 20 bilhões de dólares no desenvolvimento da linguagem nos últimos 8 anos. A habilidade para lidar com construções de linguagem de alto nível é bem suportada pela linguagem e sua sólida estrutura(a nível de portas lógicas) são pontos fortes. É utilizada pela maioria dos fabricantes de computadores e desenvolvedores de sistemas. Verilog possui muitas ferramentas e bibliotecas, com preço acessível e disponíveis para uma grande variedade de plataformas de computadores. Portanto, Verilog é a melhor escolha para usuários iniciantes e experientes.

5.)Apenas criei o site, ainda vou atualizá-lo com as respostas do artigo.
https://sites.google.com/a/sga.pucminas.br/puc2011_a438948/