# SPEC.md — Project Specification

> **Status**: `FINALIZED`

## Vision

論理回路（組み合わせ回路・順序回路）を入力し、最適化されたSOP/POS形式で出力するWebアプリケーション。使用ゲートのカスタム選択、複数出力の共通項抽出（マルチレベル最適化）に対応し、効率的で実装しやすい回路設計を支援する。

## Goals

1. **論理回路の最適化エンジン**: 論理式・真理値表から最適化されたSOP/POS形式を生成
2. **柔軟なゲート選択**: AND, OR, NOT, NAND, NOR, XOR などから使用ゲートをカスタム選択可能
3. **マルチレベル最適化**: 複数出力の共通項を抽出し、実装コストを削減
4. **複数形式対応**: 論理式と真理値表の入出力をサポート（将来的に拡張可能な設計）
5. **使いやすいUI**: 直感的なWebインターフェースで回路設計をサポート

## Non-Goals (Out of Scope)

### v1.0 では対象外

- 順序回路（FSM、フリップフロップ）の最適化
- 回路図の可視化
- HDL（Verilog/VHDL）形式の入出力
- タイミング解析・遅延最適化
- 物理的なレイアウト最適化

### 将来バージョンで検討

- 順序回路の状態最小化（v2.0+）
- 回路図の可視化（v1.x）
- HDL形式のサポート（v1.x）

## Users

**プライマリユーザー**: 開発者自身（学習・実用目的）

**将来的なユーザー**:

- 電子工学・計算機科学を学ぶ学生
- 論理設計を行うハードウェアエンジニア
- デジタル回路の教育者

## Technical Stack

- **フレームワーク**: React + TypeScript
- **スタイリング**: Tailwind CSS (v4)
- **ビルドツール**: Vite
- **デプロイ先**: GitHub Pages / Vercel（予定）
- **将来的な追加**: react-flow または D3.js（回路図可視化用）

## Constraints

### 技術的制約

- ブラウザのみで動作（サーバーレス）
- 大規模回路（入力変数20以上）の計算時間に注意が必要

### 開発制約

- 個人開発のため段階的にリリース
- まずは組み合わせ回路に集中

## Success Criteria

### v1.0 リリース基準

- [ ] 論理式のパースと評価が正しく動作する
- [ ] 真理値表から論理式への変換が動作する
- [ ] Quine-McCluskey法またはEspresso相当のアルゴリズムで最適化できる
- [ ] SOP/POS形式で出力できる
- [ ] 使用ゲートを選択して変換できる
- [ ] 複数出力の共通項抽出が動作する
- [ ] Webブラウザで直感的に操作できるUIがある

### 品質基準

- [ ] TypeScriptの型安全性が確保されている
- [ ] 主要機能のユニットテストがある
- [ ] レスポンシブデザインで様々な画面サイズに対応
