 2
中文摘要 
隨著人們對於無所不在的無線高速資料傳輸多媒體影音需求逐年增加，邁向多核心、多執
行及多系統融合平台才有辦法達到未來的需求。有別於以往的傳統方法，本計劃利用節能
運算的概念來處理大量的無線多媒體視訊娛樂，並且結合隨選記憶體系統及工研院系統晶
片中心的PAC DSP，發展新的多核心系統融合之平台，稱之為e-Home II（eH-II）平台，負
責解決在無線視訊娛樂中，多系統融合所遇到的瓶頸及高資料傳輸的問題。 
為了完成上面的目標，ㄧ個強大的無線多系統融合技術提供了e-Home環境整合基石，造就
人們更先進的數位資訊生活。在多樣化的環境當中，我們首先藉著多輸入輸出（MIMO）
的研究，發展OFDM-based WLAN/WiMAX的多系統融合，才得以支援無線視訊娛樂系統達
到未來的影音需求;此外，我們也將發展訊源與通道共同編解碼技術，在可變的傳輸中來提
升系統整體效能，並藉由新世代可調式視訊技術之研究，來適應動態的傳輸頻寬。基於這
些研究，我們最後將發展適用於無線視訊娛樂之多系統融合及節能技術，並整合於隨選記
憶體之多核心平台。  
關鍵詞：多系統融合、節能計算、多核心、多執行緒、可調式視訊編碼、隨選記憶體 
 
 4
1. 無線視訊娛樂之多系統融合 
隨著科技的進步，電子產品的複雜度不斷提高，在家用電子領域，有幾項趨勢值得注
意。首先，3C (電腦，通訊，消費性電子)之間的界線變得模糊，一項產品同時具有電腦的
運算能力，兼有無線通訊，及多媒體的娛樂功能。另外，無線通訊規格繁多，各有其適用
的環境。而對於使用者而言，目標是希望隨時都能有通訊連線，也就是所謂的Ubiquitous 
Communication。最後，因應裝置行動化以及能源短缺，低功率消耗成為極關鍵的技術。基
於以上觀察，我們將針對未來e-Home需求所衍生的節能運算與多系統融合技術，分別就多
核心平台架構及其連線傳輸網路協定、隨選記憶體設計（On-demand Memory)、、跨層多
系統接取控制層（Cross-layer MAC）軟硬體協同設計、多輸入輸出正交分頻多工
（MIMO-OFDM）基頻處理器、訊源與通道共同編解碼（Joint source/channel coding）以及
新世代可調式視訊編碼的系統設計等關鍵技術進行研發。 
 
圖 1.1：e-Home 系統架構簡圖 
本計畫系統架構簡圖如圖1.1，本計畫藉由研發隨選記憶體系統，發展出低功耗高頻寬
記憶體設計技術、應用於多核心之多執行緒暫存器、隨選記憶體管理機制以及隋選記憶體
平台，並配合晶內封包交換技術進一步發展總計劃多系統融合所需要的載具平台。在
WIMAX與WiFi之媒體存取處理控制層(MAC layer)方面，本計畫發展出：跨多系統之媒體
存取處理控制層之架構與設計、無線資源管理﹙R.R.M﹚、換手機制等相關技術，並可進一
步應用在其他無線系統架構之研發與跨介面整合。此外，我們也設計出一個模擬平台
(Emulation System)，此平台能夠提供系統的驗證，進而減少真實硬體開發的時間。因為硬
體開發商，能夠藉由此平 台的使用，在設計階段就能夠先行驗證整個系統的效率。本系統
除了供商業上使用，在學術上，也可以提供演算法設計的驗證。而在本系統中，我們將整
個下層的部分做了完整的實作，也保留了上層的抽象性，也就是說，本模擬系統(Emulation 
 6
2. 各子計畫摘要 
本總計畫包括下列五個子計畫： 
總計畫: 適用於無線視訊娛樂之多系統融合及節能技術(3/3) 
 計畫主持人：黃威教授 
 計畫編號：NSC 98-2220-E-009-001 
 
子計畫一： 適用於多核心之低功率隨選記憶體系統(3/3) 
計畫主持人：黃威教授、闕河鳴助理教授 
 計畫編號：NSC 98-2220-E-009-002 
 
子計畫二： 適用於無線多媒體通訊之跨層多系統接取控制層軟硬體協同設計(3/3) 
計畫主持人：黃經堯副教授、劉志尉副教授 
計畫編號：NSC 98-2220-E-009-003 
 
子計畫三： 抗脈衝干擾之多天線傳輸系統相關同步與通道補償演算法之研究(3/3) 
計畫主持人：許騰尹副教授 
 計畫編號：NSC 98-2220-E-009-004 
 
子計畫四： 訊源與通道共同編碼之設計與實作(3/3) 
計畫主持人：張錫嘉副教授、桑梓賢助理教授 
 計畫編號：NSC 98-2220-E-009-005 
 
子計畫五： 適用於無線視訊娛樂之新世代可調式視訊技術研究(3/3) 
計畫主持人：張添烜副教授 
 計畫編號：NSC 98-2220-E-009-006 
 
本章節對各子計畫作摘要式介紹，詳細敘述請參考各子計畫完整報告。 
 8
英文摘要 
Large amounts of high speed and low power memories are indispensable for multi-core platform 
and multi-system emerging. These memories should be able to support diverse systems, therefore, 
an on-demand memory system is proposed. This on-demand memory system provides high 
bandwidths and low power accesses for a multi-core platform by the memory management unit. 
On-demand memory system includes distributed memories, shared memories, memory bus, and 
three-layer memory management unit. Besides, we will establish e-Home II (eH-II) platform 
which is a multi-core platform with sub-project 2. We focus on the on-chip communication, data 
transfer, interfaces and protocols. With circuit and architecture designs, we will propose dynamic 
scheduling mechanisms for memory allocation, bandwidth, and on-chip data communication. In 
order to have better power control, we will provide novel power management unit and integrate it 
with the memory management unit. We will have further investigation on low power multi-thread 
register file and will provide novel circuit structure to reduce the area and power consumption of 
register files. Finally, we will use System C to construct our proposed on-demand memory 
system hardware model, so that to reduce integration and verification period and increase 
reusability. In the first year, we will develop key elements of memory units and complete the 
structure of multi-level memory management unit. In the second year, we will complete the 
multi-thread register file to provide multi-core units to access register files in high speed, and 
complete communication between memory management units and memory bus. In the third year, 
we will reference protocols of other sub-projects to complete the final detailed structure of 
memory system, and a built-in-self-test circuit and a built-in-self-repair circuit will be included. 
Moreover, we will focus on different memory demands for heterogeneous systems and construct 
memory compiler, so to complete the memory system. 
Key Word：On-Demand Memory, Multi-Core, Share Memory, Memory Management Unit 
 10
英文摘要 
Platform based hardware and software co-verification has been widely used in the SoC designs. 
In this proposal, considering of multi-system, IEEE 802.116e and IEEE 802.11n, and associated 
smart antenna technologies, AAS and MIMO, we will first develop full software MAC protocols 
for both systems and then apply that to both ARM or Andes ESL development platform for 
hardware and software co-design and verification. For the hardware modeling, SystemC based 
modeling will be developed to quantify system＇s cycle performance and will be used as a 
general develop platform for the system integration of upper and lower layers. To effectively 
handle multimedia transmission and the interaction within and between systems, a multi-node 
ESL platform based environment will be developed based on the ARM SOC Designer tool. 
Finally, a reconfigurable MAC architecture will be proposed for handling multi-system OFDM 
based MAC protocols and the possibility of having the MAC processor or accelerator will be 
investigated also in this project. 
Key Word：Cross-layer, Multi-System, HW/SW, Wireless, Multimedia, Processor, ESL, MAC, 
SystemC 
 12
英文摘要 
Low power, robustness and high data rate are the key issues in MIMO-OFDM systems and 
related applications, such as e-Home, and Next-Generation WLAN/UWB …etc. In order to 
promote new wireless standards about power, rate, cost and turnaround efficiency, the top-down 
design methodology must use to optimize system specifications. As a result, it is important for 
8x8 MIMO baseband to develop a suitable system and to build a related platform before standard 
meeting, that a suitable platform can be used to determine proper parameters and to prevent 
try-and-error and to verify system as well. From the viewpoints of system realization, it will be 
more efficient to make key techniques/modules as IPs. 
In this 3-year research project, a design platform will be investigated and explored for 8x8 
MIMO-OFDM baseband, first. Based on this platform, the kernel IPs and synchronization 
techniques, such as anti-impulse jamming, adaptive equalizer, packet acquisition, 
timing/frequency synchronizations and so on, will be developed to realize an available system. In 
summary, this research project focuses on the novel 8x8 MIMO wireless baseband, related IPs 
techniques and complete design platform to promote our specifications in wireless standards. 
Key Word：MIMO, IP, Platform, next-generation WLAN/UWB, beam forming, wireless 
standard 
 
 14
英文摘要 
Due to the progress in signal processing techniques, many advance source encoding, channel 
encoding, and antenna systems have been adopted in the latest wireless communication standards. 
However, challenges on implementing these new schemes still remain. Therefore, this proposal 
will firstly focus on the low-power designs for channel decoder, including 64-state Viterbi 
decoder, turbo decoder, LDPC decoder, and BTC decoder in both WLAN IEEE 802.11n and 
WiMAX IEEE 802.16e systems. Moreover, we will also integrate our solutions into the newly 
developed multi-system merging platform, eH-II. 
For the new source coding schemes, the SVC (scalable video coding) techniques have been 
drawn much attention recently. According to the spatial scalability, temporal scalability, and SNR 
scalability, the MPEG-SVC standard not only has approached the performance similar to H.264 
now, it also has better efficiency and flexibility that make it very suitable for communication 
systems with varying available bandwidths. Therefore, the iterative decoding scheme is proposed 
to both WLAN and WiMAX systems. By iteratively exchanging information between the source 
decoder and the channel decoder, the system performance can be improved by the proposed joint 
source/channel decoder. Furthermore, additional forward error correction (FEC) schemes such as 
block erasure codes and fountain codes will also be combined with the proposed MPEG-SVC 
system, providing larger coding gain and tradeoff when optimizing the data rate and PSNR. 
Key Word：Source coding, Channel coding, Scalable Video Coding（SVC）, Forward Error 
Correction (FEC) , WiMAX, WLAN 
 16
CIF-SD480P-HD1080P規格和三層品質層的畫面。(8)提出低記憶體需求及頻寬感知之移動
估計演算法。此演算法根據可用頻寬的限制，來達到失真位元率及頻寬最佳化。實驗結果
顯示本演算法對低、中、高移動量的測試影像而言，可以分別達到2.43%, 0.08%及0.20% 
BD-Bitrate的節省以及0.17dB, 0.01dB和0.01dB BD-PSNR的增加。 
 
關鍵詞：多媒體,  SVC, 視訊編碼。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 18
inter-layer prediction, an algorithm can be defined to determine whether to reuse the reference 
data. Simulation results reveal that our proposed algorithm only conducts 0.91% bit-rate 
increasing and 0.09dB PSNR degradation with up to 80.9% data access savings. (6) Propose a 
high throughput entropy decoder design for H.264/AVC and SVC video coding standards. Via 
the help of our proposed hybrid memory architecture and fast mathematical transformation 
method, our design can decode 451.4Mbins per second. (7) Propose a high performance scalable 
video decoder to provide the capability of decoding 60 frames per second with frame resolution 
of CIF-SD480P-HD1080P and three quality layers. (8) Propose a low bandwidth and bandwidth 
aware motion estimation design. Through modeling the relationship between rate-distortion 
performance and bandwidth requirements, a motion estimation algorithm is thus proposed to 
achieve best tradeoff between rate-distortion performance and bandwidth requirement. 
Simulation results demonstrate that our proposed algorithm not only allocates proper data 
bandwidth for motion estimation according to video content but also saves 79.15% data 
bandwidth demand with 0.03dB PSNR drop and 2.50% bitrate increase in maximum for 4CIF 
resolution sequences, when compared to the fully data reuse full search motion estimation which 
reuses the overlapped reference data to avoid unnecessary data reloading.  
 
Key Word: Multimedia, SVC, Video codec. 
 
 
 
 
 
 
 
 
 
 20
作在次臨界電壓，像是雙Vt的儲存單元設計，負電壓寫入機制，改進的讀取機制等，使之
可以操作在低電壓下。此暫存器被切成數個小區塊，並且應用了時間共享的機制去增加它
的效能。為了節省功率的消耗，提出了免充電位元線和切割小位元線的方法。而且，此暫
存器可以正確操作在大範圍的工作電壓下，可依效能和功率的要求去做電壓上的調整。 
 
圖 3.1.2：低功率時間共享多線程暫存器架構圖 
 22
路、路由表設計及記憶體管理電路，再往上建構晶內資料傳輸平台之微架構、資料流控制
技術及資料封包交換技術，最後再建構適合在無線娛樂視訊系統的多核心晶內資料傳輸平
台。關於低功率高可靠度晶內傳輸線架構，如圖3.1.4所示，結合匯流排編碼和錯誤更正碼
的方法，減少導線間的交互影響並提供錯誤容忍。此外，我們也提出了一個可自我調整電
壓的技巧如圖3.1.5所示，藉由偵測錯誤比率來動態調整訊號電壓，在可靠度及能量消耗之
間找到ㄧ個最佳化操作點。 
 
圖 3.1.5：可自我調整電壓的技巧之晶內傳輸線 
 24
該設計之要點如下: 
(1) 軟體部分由 Host Processor(HP)執行。須由硬體完成之工作，由 Host Processor 以 pseudo- 
instruction 傳至 Service Processor (SP)，再由 SP dispatch 給各個 Processing element(PE)，
如圖 3.2.3。 
(2) SP 作為硬體部分各 PE 與 HP、記憶體、以及實體層間的閘道(gate)，並且最完這些元件
間的協調者(coordinator)。 
 
 
圖 3.2.3：指令傳遞示意圖 
 
此種架構較傳統的 Bus-based 設計(圖三)略為複雜，但其優點舉例如下： 
(1) 軟體開發更便利，指令只需送到單一的記憶體位址。 
(2) 此種架構特別適合多系統整合的設計。且未來若要以此平台為基礎，加入其他的協定，
不論是軟體或硬體，開發都更為容易。 
(3) MAC 程式的某些功能需要動用多個 PE，SP 對各 PE 間的聯繫(控制訊行及資料傳遞)有
很大的幫助。 
   
        圖 3.2.4：傳統 Bus-based 架構 
在確認可行的設計方向後，我們目前正在進行以下工作： 
‧ 建立電子系統層級(Electronic System Level, ESL)之虛擬平台(Virtual Platform)，用以執
行 MAC 層軟體，並在未來加入 SP 及各 PE 之 SystemC 模型。 
‧ 定義 SP 之 pseudo-instruction set architecture (PISA)。 
‧ 根據 PISA，定義 Service Processor 之架構，並建立 SystemC 模型。 
2. 演算法設計 
‧ 異質網路中最重要的演算法設計在於垂直換手(Vertical Handover)機制。我們考量各項
因素，提出以下公式： 
Do VHO if for A BU U H T− > Δ  
其中 ,A BU U 為 A、B 系統的 utility，H 為一 threshold。 
 26
 
圖 3.2.7：多重執行緒應用於 MAC 擬真器 
 
圖 3.2.8：網路串流影片應用於 MAC 擬真器  
4. 在異質網路內垂直切換控制(VHO)的 QoS 預測 
5.  
6. 圖 3.2.9：切換程序的 FSM 
在異質網路中，垂直切換控制(VHO)是一個非常重要的設計，傳統上會利用SINR和頻
道的可利用性作為決策條件並且加上觀察計時器和臨界質的比較來減少乒乓效應。以上傳
統的決策行為仍然有可能會產生錯誤的決策，舉例來說有好的SINR並不代表有好的產量效
能，為了避免這種情況發生，我們提出有別於SINR的有效SINR(effective SINR)來計算可完
成的資料率。除此之外我們設計有效的QoS預測(加入針對VoIP和FTP流量的系統負載)和
 28
3.3 子計畫三：抗脈衝干擾之多天線傳輸系統相關同步與通道補償演
算法之研究 
本子計畫主要成果有三大部分，如下所述。 
1. 8x8 MIMO-OFDM 平台建立,及關鍵技術的擴展 
在不同時脈頻率偏移效應及都普勒效應影響下，同步接收的演算法機制。利用智慧型
天線(Smart Antennas)的基本架構，來建立平台上的Beamforming的機制，進而發展出相對應
的演算法，來利用Beamforming所提供的好處，達到消滅干擾並提昇通信品質及通信容量之
目的。 
2. 完整頻域架構之多規格模式的 Multi-standards solution 
完整頻域架構之多規格模式的Multi-standards solution，在本計畫中訊框同步演算法的區
塊，效能可以達到PER < 0.01 at SNR < 6 dB in multipath fading，也在適應性同步演算法的部
分只需要6-symbol-locked且可以達到-30000ppm ~ +40000ppm offset tolerance，頻率回復器也
是利用三個symbol前端訊號，且效能可以達到tolerance of 2dB gain error and 20° phase 
error，MIMO偵測的區塊，演算法為Cluster-based Multi-layer Decoder且0.35dB SNR Loss，
另外就是Joint Time and Frequency Compensator for I/Q Mismatches with Filter Imbalances，
2dB gain error, 20° phase error and 180° filter mismatch with 1.2dB SNR Loss，最後的區塊
Digital Beamforming，且相容於IEEE802.11x and LTE/LTE-A。 
 
 
圖 3.4.1：FD MIMO-OFDM Modem 基頻系統平台架構圖 
3. 數位形成波束技術(digital beamforming)技術 
多天線技術通常被利用在高頻譜利用度。空間分隔存取技術為一種多天線技術用來增
加整理系統容量與利用數位數波形成來增加訊號品質。故在許多通訊系統中為了能夠有效
的利用頻寬，使用智慧型天線(smart antenna)與數位形成波束技術(digital beamforming)，可
 30
技術為正交的束波。 
  
圖 3.4.3：Digital beamforming networks 
採用束波形成技術下，利用天線掃描所有角度，提出演算法來估計新的入射角。提出
的估計入射角架構圖如下： 
kPower
 
圖 3.4.5：入射角估計的演算法架構圖 
此架構的效能表現為平均估測出的角度 MSE 誤差都在可以容忍的範圍內，故此方法提
 32
gain error and 20° phase error，I/Q Mismatch with Filter Imbalance，效能可以達到 2dB gain 
error, 20° phase error and 180° filter mismatch，另外區塊就是 MIMO 偵測的區塊，演算法為
Cluster-based Multi-layer Decoder 且 0.35dB SNR Loss。 
在模擬分析方面，我們提出了兩個 Platform solution 如下所示： 
1. 1’st MATLAB+RF Platform solution 
z Max. 2x2 MIMO-OFDM modem 
 
圖 3.4.6：1’st MATLAB+RF Platform solution 
2. 2’nd MATLAB+RF Platform solution 
z Max. 16x16 MIMO-OFDM modem platform for real-time algorithmic (MATLAB) 
fast verifications 
 
圖 3.4.6：2’nd MATLAB+RF Platform solution 
 
 34
於隨機編碼結合串聯解碼器可以達到無封包丟失傳輸，因此可得和原始影像 100%相同的畫
質，此時未經編碼的影像已無法辨識，而 BP 解碼後重建的影像會產生方塊效應。與 BP 解
碼器相比，串聯解碼器在輸入封包數量較少時有較好的解碼效能，且在相同錯誤率之下，
所需的額外編碼封包及複雜度都較低，符合影像資料即時和資料長度短的特性。 
 
圖 3.4.2：隨機編碼結合串聯解碼器結合 H.264 影像編碼之實作資料流 
 
圖 3.4.3：採用不同編解碼機制所重建影像之比較 
 36
皆由一金鑰所展開，據此我們提出一即時金鑰展開單元的架構，來同時支援各種不同金鑰
長度之展開演算法，以最低硬體成本達到最高加解密效能。所開發可支援各種金鑰長度的
AES 加解密晶片，除了可應用在無線區域網路，亦用應用於高速需求之資料儲存系統，或
是低成本需求之智慧型晶片系統。根據 90nm CMOS 製程所實作之晶片圖及量測結果如圖
3.4.5。 
4. 適用於下世代無線傳輸之 Turbo 解碼晶片設計 
Turbo Codes 的相關研究中，我們主要是藉由 contention-free 交錯器將單一字碼
（codeword）拆成許多小區塊，接著由多個 SISO 解碼器同時進行運算，也就是以平行架構
來提高解碼速率。據此，申請人於 2006 年採用交大電信所蘇育德教授團隊所提 IBP
（inter-block permutation）交錯器，考量多個記憶體及多個處理器的資料傳輸網路，並以系
統化的方式避免複雜的記憶體配置，同時兼顧硬體實現及解碼效能；利用 90nm CMOS 製
程實作晶片的量測數據，詳見下表 Design-I。此外，申請人藉由解碼排序（scheduling）的
調整，讓解碼器在一個時脈週期中處理更多筆資料，使得平行架構也能達到 100%運算效率
（operation efficiency），提出 1Gb/s Turbo Decoder 解決方案；利用 90nm CMOS 製程之相
關模擬數據，詳見下表 Design-II： 
 
圖 3.4.6：Turbo 解碼晶片設計 
5. 適用於下世代無線傳輸之 LDPC 解碼晶片設計 
低密度奇偶校驗碼（Low-Density Parity-Check Codes，簡稱 LDPC codes）具有非常好
的編碼增益，目前被應用於許多通訊標準如第二代衛星數位廣播（DVB-S2）、WiFi（IEEE 
802.11n）、Mobile WiMAX（IEEE 802.16e）、10GBASE-T（IEEE 802.3an）等，其中資料
 38
3.5 子計畫五：適用於無線視訊娛樂之新世代可調式視訊技術研究 
隨著在視訊技術、網路、和計算能力的快速進展，數位視訊已變的相當普及。其中透
過無線網路傳送的視訊應用，也越來越重要。然而，無線網路的連線品質不穩定，頻寬時
好時差，此外，視訊內容可能由各種不同能力的終端設備做存取，小如只具備小螢幕、有
限計算能力與電力的手機，大至功能強大的高畫質電視。為滿足此需求，MPEG 和 ITU-T 擴
展 MPEG-4 AVC/H.264 成為可調式的視訊編碼系統(scalable video coding : SVC)，能夠讓編
碼系統所編碼出的位元流(Bitstream)能夠讓各種不同頻寬大小的播放系統使用，目的是希望
能以單一位元流來滿足各種終端設備的傳輸需求。如此，則可以在位元流層次達到可調式，
視訊資料可以用不同的時空解析度與位元率加以儲存或傳送。這一新壓縮標準是以 H.264 
為基本層架構，因此其最基本的位元流也可以以 H.264 的解碼器進行解碼。此外，新的編
碼工具也被加入，形成分層編碼(multi-layer coding)的方式，以提供空間上(Spatial)、時間上
(Temporal)、和畫質精細(Quality)可調的特性。因此 Scalable Video Coding 可以用在各種視
訊應用上，從行動視訊、HDTV/DTV 應用、到網路影音視訊的 streaming 應用，以及視訊
會議等方面。然而，雖然 SVC 的 multi-layer structure 可帶來種種好處達成有效率的壓縮，
卻也為 SVC 帶來卻比已經相當複雜的 H.264 還要高上數倍的計算量與記憶體存取，因此，
如何以硬體實現加速運算，為目前相當重要之研究方向。 
SVC 與傳統的單層視訊標準相比的主要特色在於可在單一 bitstream 中，提供各種不同
的解析度、frame rate、位元率，如此對一特定的時空解析度與 bitrate，可直接從整體 bitstream
中加以做簡單的 packet truncation 即可得到。基本的可調式編碼系統是採用分層編碼的方
式，其編碼效率與其可調整的彈性有關。圖一是一個基本的兩層可調式編碼系統。可以看
到其先按空間解析度分層，然後每一層都有各自獨立的時間與畫質可調性。以空間可調性
為例，基本層(base layer)先編碼解析度最低的畫面，接著第一層與第二層(Spatial layer 1 and 
2)編碼高解析度與低解析度畫面之間的差值。如此一來，在解碼端，只要先解回基本層的
資料，就可以得到最低解析度的畫面，接下來再視頻道或是解碼端的需求，來決定要解回
第一層與第二層的資料以得到較高或是最高解析度的畫面。在每一個空間或畫質層(Spatial 
layer or quality layer)，其基本的編碼技術如移動補償預測( Motion-Compensated Prediction)，
與內部預測(intra Prediction) 都是採用 H.264 精進視訊壓縮標準的概念。其不同層之間重覆
的部份會使用額外的層間預測(inter-layer prediction)來縮減，這部份的資料包含了移動參數
(motion parameter) 與花紋資料(texture data, residue and intra data).。每一層的輸入畫面都和
 40
 
圖 3.5.2： 4 級 Pipeline 架構可調式視訊編碼器 
2. Integrated Inter and Inter-layer prediction 
 
圖 3.5.3：資料存取頻寬 
在設計可調式視訊編碼硬體的過程中，因為採用了需要密集作資料存取的層間
(inter-layer)預測模式，因此，資料存取需求變成越來越困難。為了解決可調式視訊編碼高
資料存取量的問題進而達到編碼效能的提升。我們提出一個高資料效率的層間移動向量預
測(inter-layer motion)演算法以及適用在層間基底(inter-BL)預測的移動向量偵測機制。本計
畫所提之方法，可大量減少資料存取頻寬如圖 3.5.3 所示，且位元失真率的表現跟國際原始
標準碼相差不遠如圖 3.5.4 所示。 
pedestrian_area_480p
30.0000
32.0000
34.0000
36.0000
38.0000
40.0000
42.0000
44.0000
46.0000
48.0000
50.0000
0 1000 2000 3000 4000 5000 6000
Bit-rate (Kbit/sec)
PS
N
R
JSVM9.14
Level C + IL data reuse
PMRME + IL data reuse
 
圖 3.5.4：位元失真率表現 
 42
 
圖 3.5.6：頻寬感知之移動估計演算法 
 
圖 3.5.7：移動估計演算法架構 
 
 44
多系統融合概念之 eH-II 發展平台。值得注意的是，各子計畫除了具有節能運算以及多系統
融合等共同特色，彼此也可以相互支援。如圖 4.1 所示的外圓，由於子計畫四和子計畫五
皆需要大量的記憶體作儲存資料與足夠的頻寬來達到即時操作，子計畫一所開發出的隨選
記憶體系統將提供有效的管理機制來達成此需求；子計畫二除了與子計畫三分別擔任 eH-II
平台載具與系統功能的重要橋樑，也同時提供給子計畫五目前所接收系統的頻寬資訊，以
進一步執行可調式視訊處理技術。因此，本計畫從系統功能到開發系統載具各等階層，皆
就節能運算以及多系統融合等概念提出通盤考量，所提出五項子計畫亦相互呼應。如圖 4.2
所示，子計畫一與子計畫二分別從平台以及 HW/SW 共同設計的觀念建構出系統載具（圖
四的正三角形），而子計畫三到子計畫五則從演算法、架構到電路設計，實現出系統功能
（圖四的倒三角形），最後經多系統整合驗證後，將開發出開發兼具節能運算及多系統融
合等特色之 eH-II 平台。 
子計畫二：
適用於多媒體
無線通訊之跨
階層多系統
MAC軟硬體斜
同設計
子計畫四：
訊源/通道共同編
解碼設計與電路實
現
子計畫五：
可調式的視訊編碼
系統
子計畫三：
MIMO-OFDM
無線通訊系統
子計畫一：
適用於多核心之低功隨選記憶體系統
Platform
HW/SW 
Co-
Design
Algorithm
Architecture
Circuit
 
圖 4.2：開發多系統融合載具及 e-Home 功能面，各子項計畫之相互關係圖 
隨著半導體製程進步至奈米電路代，造就目前晶片具有十億邏輯閘的容量。為了快速
且有效地利用如此大的晶片容量，Electronic System Level (ESL) Design 便被視為最有潛力
的解決方法。其內容囊括系統層級演算法的開發（System-level Algorithm Development)、高
階效能預估（High-level Performance Estimation)、平台為基礎之系統設計（platform-based 
design)、軟硬體協同設計與驗證（HW/SW co-design/co-verification)、和 C 語言為基礎的合
成（C-based synthesis）等等。透過這些方法與開發工具，系統設計開發將有可能用更短的
開發時間，創造更好的單晶片系統。由於本計劃導入多系統融合，同時面對多種通訊及多
媒體系統，因此，將結合 ESL design 方法與平台，用更短的開發時間，求得演算法及異質
 46
 
圖 4.4：Cross-Layer Signaling Transfer for Multi-System 
On-Chip 
Interconnection 
Network
Network 
interface
L2 cache
Off-chip 
memory
(DRAM)
L2 cache 
controller
c-MMU
WPU
p-MMU
L1 
cache
Cache 
controller
Address 
translator
External 
memory 
interface
DRAM controller
L1 
cache
L1 
cache
L1 
cache
Wrapper
MAC
Wrapper
LT coding
Wrapper
SVC
Wrapper
 
圖 4.5：e-H II 載具平台 
隨著處理單元數目的成長，傳統的晶內匯流排架構無法適時地提供足夠的頻寬；因此，
為了使晶內傳輸更有效率，我們將多系統融合平台建構在晶內網路架構上 (on-chip 
interconnect network)，並利用晶內封包式資料傳遞技術（如圖 4.6 所示）來交換處理單元和
隨選記憶體之間的資料。此外，我們可以將封包內資料的相依性紀錄在 Header 中，可以提
高記憶体位址配置效率，並減少位址映射次數。此外，晶內網路架構將可以提供多系統融
合平台更大的資料頻寬，這將有利隨選記憶體的管理效率，並減少分散式記體的儲存容量。 
 48
計畫一的結案報告中，此處不再重覆描述。圖 4.10 為各子計畫關鍵技術及總計畫多系統融
合成果展試圖。 
 
圖 4.8：e-H II 載具平台設計及系統驗證流程 
 
圖 4.9：系統執行時間及記憶體能耗分析 
 
圖 4.10：各子計畫關鍵技術及總計畫多系統融合成果展試圖 
 50
6. 後續工作構想之重點 
異質網路之設計重點包含演算法設計以及實作部分之架構設計與實現。兩者皆有初步
成果，就後續發展而言，將著重於後者。我們希望至少能將兩種 MAC 層通訊協定的主要
功能，以所提出之彈性架構進行實現。另外，我們一將採用此架構，探討微型基地台的 MAC
層設計。接收器部分，預計朝向 beamforming 和 high speed 8x8 MIMO-OFDM system 之兩
大方向研究，並發展新的演算法以增進資料傳輸的正確率。此外，LT codes 在來源訊息數
( source symbol number )較低的情況下，達到接收端錯誤率要求；利用解碼過程所得資訊，
修正連線數機率分布( degree distribution )以降低解碼錯誤率，並找出資料重要性、解碼錯誤
率和影像品質三者的關係，用來最佳化傳送效率。此 e-home 所發展的平台技術，可進一步
針對應用特性有效地將重要的資訊在不同的核心及記憶元件之間傳遞，達成可重置化多核
心結構傳輸資源之設計及最佳化。而以記憶儲存為中心之晶內資料傳輸平台，藉由階層式
記憶體管理單元及功率控管單元的協助與管理，提供異質多核心系統具節能效益之資料傳
輸及資料儲存。而通訊應用的方面，可進一步發展出以超越十億位元（Gigabit）等級為基
準，低干擾可重置化超微型基地台架構，具備智慧型的跨層無線資源管理機制。開發高效
能可重置化無線基頻處理器、建立基於 LTE-Advanced 技術的超十億位元級傳輸速度的 16×
16 MIMO-OFDM 平台、發展具備對抗射頻與通道非理想效應之高速傳輸模式的基頻演算法
及核心同步技術、和多核心陣列處理器為基礎的高效能軟體無線電快速驗證之平台。而多
媒體應用的方面，可進一步發展高畫質多視角 3D 視訊之技術，達成即時高畫值場景深度
估測與對應的虛擬視點合成的立體視訊處理。 
 
 52
3. 請依學術成就、技術創新、社會影響等方面，評估研究成果之學術或應用價
值（簡要敘述成果所代表之意義、價值、影響或進一步發展之可能性）（以
500 字為限） 
 
本計畫所研發的隨選記憶體系統，可以依據現在異質多核心不統的記憶體需求，動態調
整記憶體頻寬及容量給不同的核心，並提供低功率記憶體存取。同時發展出低功耗高頻
寬記憶體設計技術、應用於多核心之多執行緒暫存器、隨選記憶體管理機制以及隋選記
憶體平台，並配合晶內封包交換技術進一步發展總計劃多系統融合所需要的載具平台。
在 WIMAX 與 WiFi 之媒體存取處理控制層﹙MAC layer﹚方面，本計畫實做了 MAC 層
的模擬平台。藉由此平台的輔助，可以縮短硬體開發的時間。除此之外，本次計畫中，
提出了一個嶄新的驗證方法，是前面沒有做過的方向。先前在軟體的驗證方法上，通常
以 simulation 為主，但是這樣做，有時候不免失真。因為通常模擬所使用的 senerio，多
半是透過預先儲存好的資料來傳輸。但是在我們的系統中，我們是採用 emulation 的方
式。在此 emulator 中，我們是採用 event trigger 的 senerio，而且將平台分散到各手持裝
置，或是獨立裝置。如果將此平台做稍微的修改，便可以在各種裝置上使用，也因此可
以提高驗證的精準度，以及達到 time to market 的 requirement。 另外，我們的系統跟別
人不一樣的地方，就是我們實做了系統底層的資料傳輸細節，只要將此平台稍加修改，
就可以拿來修改為真實的系統。這是我們的設計與別人比較不同的地方。  在
MIMO-OFDM 設計上，因為在 2006 年有論文提出頻域類比數位轉換器的電路，而且未
來接收器架構上又都會有 FFT 轉換到頻域上處理，故全頻域(frequency domain; FD)接收
器上的抗干擾前端同步機制的開發是一大創新，目標在於多模式整合與設計時元件共用
的考量。關於可調式視訊編解碼，本計劃所提出之混合記憶體架構二元編碼技術及頻寬
感測之移動估計演算法，皆為學業界創新之技術。 
 
 
 54
本計畫執行成果之論文發表 
期刊論文 
001 W.-C. Hsieh and W. Hwang, “Adaptive power control technique on 
power-gated circuitries,” IEEE Transaction on Very Large Scale Integration 
(VLSI) Systems, (Accepted for publication, 2010) . 
子計畫一
 
002 
 
H.-I Yang, W. Hwang, and C.-T. Chuang, “Impacts of NBTI/PBTI and 
contact resistance on power-gated SRAM with high-κ metal-gate devices,” 
IEEE Transaction on Very Large Scale Integration (VLSI) Systems. (Accepted 
for publication, 2010). 
 
003 H.-I Yang, W. Hwang, and C.-T. Chuang, “Impacts of gate-oxide breakdown 
on power-gated SRAM,” Microelectronics Journal. (Accepted for publication, 
2010) . 
 
004 P.-T. Huang, X.-R. Lee, H.-C. Chang, C.-Y. Lee, and W. Hwang, “A low 
power DCVSPG pulsed latch for viterbi decoder,” Journal of Low Power 
Electronics. (Accepted for publication, 2010) . 
 
005 P.-T. Huang and W. Hwang, “A 0.047fJ/bit/search 65nm 256x144 
energy-efficient TCAM macro for network routers,” IEEE Journal of 
Solid-State Circuits. (in press, Feb. 2011) . 
 
001 Ming-Fu Sun, Ta-Yang Juan, Kan-Si Lin, and Terng-Yin Hsu, “Adaptive 
frequency-domain channel estimator in 4x4 MIMO-ODFM modems,” IEEE 
Trans. Very Large Scale Integr. (VLSI) Syst., vol. 17, no. 11, pp.943-952, Nov. 
2009. 
子計畫三
002. Wei-Chi Lai, Ta Yang Juan, and Terng-Yin Hsu, “Cross-Validation Estimation 
for Frequency-Dependent I/Q Imbalance in MIMO-OFDM modems,” Journal 
of Signal Processing Syst., vol. 60, no. 1, pp. 59-70, July 2010. 
 
003 You-Hsien Lin, and Terng-Yin Hsu, “Low-Complexity All-Digital Sample 
Clock Dither for OFDM Timing Recovery,” IEEE Trans. Very Large Scale 
Integr. (VLSI) Syst., vol. 18, no. 7, pp. 1036-1042, July 2010. 
 
004 Shau-Yu Cheng, Chueh-An Tsai, and Terng-Yin Hsu, “Channel Estimator and 
Aliasing Canceller for Equalizing and Decoding Non-Cyclic Prefixed 
Single-Carrier Block Transmission via MIMO-OFDM Modem,” IEEE Trans. 
Very Large Scale Integr. (VLSI) Syst.. (Accepted for publication, 2010) . 
 
001 Hsie-Chia Chang, Chien-Ching Lin, Fu-Ku Chang, and Chen-Yi Lee, “A 
Universal VLSI Architecture for Reed-Solomon Error-and-Erasure Decoders,” 
IEEE Trans. Circuits Syst. I, vol.56, no.9, pp.1960-1967, September 2009.
（SCI/EE）. 
子計畫四
002 Cheng-Chi Wong, Ming-Wei Lai, Chien-Ching Lin, Hsie-Chia Chang, and 
Chen-Yi Lee, “Turbo Decoder Using Contention-Free Interleaver and Parallel 
Architecture,” IEEE J. Solid-State Circuits, vol. 45, no. 2, pp. 422-432, 
February 2010.（SCI/EE）. 
 
003 Cheng-Chi Wong and Hsie-Chia Chang, “Reconfigurable Turbo Decoder with 
Parallel Architecture for 3GPP LTE System,” IEEE Trans. Circuits Syst. II, 
vol.57, no.7, pp.566-570, July 2010.（SCI/EE）. 
 
 56
010 Tien-Hung Lin, Po-Tsang Huang, and Wei Hwang, “Power noise suppression 
technique using active decoupling capacitor for TSV 3D integration,” IEEE 
Int. SoC Conf. (SOCC), pp. 209-212, Sep. 2010. 
 
001 Ming-Fu Sun, You-Hsien Lin, Wei-Chi Lai, Ta-Yang Juan, Cheng-Yuan Lee, 
Yen-Her Chen, Chang-Ying Chuang, and Terng-Yin Hsu, "A 62.8 mW 4×4 
MIMO-OFDM modem with one-symbol-locked timing recovery, frequency- 
dependent I/Q mismatch estimation and adaptive equalization," in IEEE 
A-SSCC, 2009. 
子計畫三
002 Terng-Ren Hsu, Terng-Yin Hsu, Lin-Jin Wu and Zong-Cheng Ou, 
“MLP/BP-based MIMO DFEs for distorted 16-QAM signal recovery in severe 
ISI channels with ACI disturbances,” in Proc. 4th International Microsystems, 
Packaging, Assembly and Circuits Technol. Conf. 2009. 
 
003 Chi-Liang Chao, Shang-Ho Tsai and Terng-Yin Hsu, “A bit allocation 
scheme for MIMO equal gain precoders,” in Proc. IEEE Veh. Technol. Conf. 
2010. 
 
001 Chih-Lung Chen, Kao-Shou Lin, Hsie-Chia Chang, Wai-Chi Fang, and 
Chen-Yi Lee, “A 11.5-Gbps LDPC Decoder Based on CP-PEG Code 
Construction,” Proc. of European Solid-State Circuits Conf. (ESSCIRC), 
Athens, Greece, September 2009. 
子計畫四
002 Po-Chun Liu, Hsie-Chia Chang, and Chen-Yi Lee, “A 1.69Gb/s Area-Efficient 
AES Crypto Core with Compact On-the-fly Key Expansion Unit,” Proc. of 
European Solid-State Circuits Conf. (ESSCIRC), Athens, Greece, Grace, 
September 2009. 
 
003 Shao-Wei Yen, Ming-Chih Hu, Chih-Lung Chen, Hsie-Chia Chang, Shyh-Jye 
Jou, and Chen-Yi Lee, “A 0.92mm2 23.4mW Fully-Compliant CTC Decoder 
for WiMAX 802.16e Application,” Proc. of IEEE Custom Integrated Circuits 
Conference (CICC), San Jose, California, October 2009, pp.191-194. 
 
004 Yi-Min Lin, Jau-Yet Wu, Chien-Ching Lin, and Hsie-Chia Chang, “A Long 
Block Length BCH Decoder for DVB-S2 Application,” in 12th International 
Symposium on Integrated Circuits (ISIC), Singapore, December 2009, 
pp.171-174. 
 
005 Chen-Yang Lin, Cheng-Chi Wong, and Hsie-Chia Chang, “A Multiple 
Code-rate Turbo Decoder Based on Reciprocal Dual Trellis Architecture,” 
Proc. of IEEE Int. Symposium on Circuits and Systems (ISCAS), Paris, France, 
May 2010, pp.1496-1499. 
 
006 Shiang-Yu Hung, Shao-Wei Yen, Chih-Lung Chen, Hsie-Chia Chang, 
Shyh-Jye Jou, and Chen-Yi Lee, “A 5.7Gbps Row-Based Layered Scheduling 
LDPC Decoder for IEEE 802.15.3c Applications,” has been accepted by IEEE 
Asian Solid-State Circuits Conference (A-SSCC), November 2010. 
 
001 Po-Yuan Hsu, Gwo-Long Li, and Tian-Sheuan Chang, “Memory Analysis for 
H.264/AVC Scalable Extension Decoder,” Proc. of Asia-Pacific Signal Inf. 
Process. Association Annual Summit Conf., Sapporo, Japan, October 2009, 
pp.299-302. 
子計畫五
002 Hsiao-Shan Huang, Gwo-Long Li, and Tian-Sheuan Chang, “Low Memory 
Bandwidth Prediction Method for H.264/AVC Scalable Video Extension,” 
Proc. of Asia-Pacific Signal Inf. Process. Association Annual Summit Conf., 
Sapporo, Japan, October 2009, pp.294-298. 
 
 
 58
分單阜次臨界靜態隨機存
取記憶體單元 
可容忍環境變異的電路延
遲估計模型及適應性功率
控制系統 
黃威、謝維致 
申請中  子計劃一
次臨界多埠暫存器設計 黃威、楊仕棋、 
楊皓義 
申請中  子計劃一
降低 NBTI/PBTI 效應於先
進製程 SRAM 的寫入控制
電路 
黃威、楊仕棋、 
楊皓義、莊景德 申請中  子計劃一
可全部整合至晶片中的快
速充電電荷幫浦 
黃威、吳俊毅、 
謝維致、張銘宏 
申請中  子計劃一
應用於靜態隨機純取記憶
體之可容忍閘極崩毀功率
閘技術 
黃威、莊景德、 
楊皓義 申請中  子計劃一
低延遲時間且不需要除法
器之 arc-tan 硬體實做方法
(Low-latency divider-free 
arc-tan method) 
許騰尹、賴煒棋 
申請中  子計劃三
基於頻域處理的正交分頻
多工接收機 
(Frequency-domain OFDM 
modem) 
許騰尹、賴煒棋、
鄭紹余 申請中  子計劃三
基 於 叢 集 化 之 多 階 層
MIMO 偵測技術 
(Multilevel Cluster-based 
MIMO Detection Method) 
鄭紹余、李丞袁、
賴煒棋、許騰尹 申請中  子計劃三
應用於信度傳播演算法的
自動補償方法與裝置 
廖彥欽、林建青、
張錫嘉、劉志尉 
2009 年 
12 月 
I318507 子計劃四
適用於縮短式 BCH 碼或
Reed-Solomon 碼之解碼方
式與裝置 
吳昭逸、廖彥欽、
張錫嘉 申請中  子計劃四
背景調適性二進制算數解
碼器之解碼方法與系統 
廖元歆、張添烜 申請中  子計劃五
針對於 H.264/MPEG-4 AVC
可調式視訊編碼之高資料
效率預測演算法 
李國龍、黃筱珊、
張添烜 申請中  子計劃五
 
 
 
????????????????(?????)????????? 
                                                    ??? 99 ? 6 ? 30 ? 
???? NSC98?2220?E?009?001 
???? ?????????????????????????3/3? 
????
?? ??? 
????
??? ???????????? 
???? 
  
98? 12? 6?
? 
98? 12?9? 
???? 
??????????? 
U.C.Davis 
????(??)???? 
    ????????????? Shu Lin?????????? 
     a) Soft decision BCH and RS code 
b) LDPC for flash memory (Hard or 2-bit input information) 
c) Super-FEC with two stage BCH 
d) The replacement of LDPC-Convolution Code for Turbo code 
?????? 
     A.??LDPC-CC??code?????????: 
1.????? memory????? code???????? memory ??? block?????
LDPC-CC?????? 
2.LDPC-CC? code rate????? 
3.??????? LDPC-CC? paper?comparison??????  
4.??????????? Toshiba?? LDPC-CC????? memory? ???????? 
        B. ?? two stage Forward Error Control???? 
Shu Lin????????????????????,????? regular 8000~16000??
? LDPC code performance???,?????????? 16500 code rate 0.9??? LDPC, 
performance ??????????????? concatenated ?nonbinary LDPC(outer) +binary 
(LDPC)(inner)2000?? block length? LDPC?????? performance??????? 
column wieht?? 6???????? code rate 0.8125??? lower bound for flash memory 
      C. ?????? LDPC code???? 
  ??????????? LDPC code ??????? minimum distance? trapping set??
??? trapping set< minimum distance????? error floor??????????????
? PEG??? PEG??? computer based? code,??????????????? Finite 
filed or Finite geometry? code?????? 
 1
????????????????(?????)????????? 
                                                       ???99? 7? 1? 
???? NSC98?2220?E?009?001 
???? ?????????????????????????3/3? 
????
?? ??? 
????
? 
?? 
???????????? 
???? 98? 11 ? 1 ?? 99? 6? 8? ???? ?????? 
?? ??(??)???? 
11 ? 1?~12?31?: ??????? ????? ?? ??? ??????????
?????? Network Coding?????????????????????? 
1? 1?~2? 10?:??????”SVC on UEP Network Coding”???????? 
3? 1?~6? 6?:???????????????????????? 
 
?? ???? 
?????????”SVC on UEP Network Coding”???2010 IEEE International 
Symposium on Information Theory 
 
?? ?? 
Network Coding????????????????????????????????
??????????????????????????????????? Network 
Coding??????????????????????? 
 
???? 
 
 
 
 
 
 
 
 
 
 
 3
– Supports fast session transfer among 2.4GHz, 5GHz and 60GH 
4. IEEE 802.11-10/0496r2 
– Comparing with 2.4GHz/5GHz WLAN, a high propagation loss in 60GHz link budget shall 
be compensated with antenna gain.  
– Interferences from other systems can be mitigated with BF techniques. 
– Coexistence capability can also be improved with directional transmission.   
– In 10/430r0 and 10/450r1, the authors propose beamforming protocol for sector sweeping, 
beam refinement and beam tracking 
– In 10/493r0, the authors propose to find the optimum weight vector for beamforming.  
5. IEEE 802.11-10/440 
– OFDM PHY spec 
 
6. IEEE 802.11-10/440r2 
– OFDM PHY spec. II 
– OFDM MCS’s have been proposed 
– Part of complete proposal in 802.11-10/432r2 (slides) and 802.11-10/433r2 (spec) 
– Optimized for high performance 
– Up to 7Gbps 
– Optimized for NLOS – tolerant to high degree of multipath 
– Significant commonality with counterpart SC MCS’s  
– See IEEE 802.11-10-0429-01-00ad-NT-8 
– Performance evaluation as per EVM document 
– Presented in IEEE 802.11-10-0431-03-00ad-CP-PHY 
 
7. IEEE 802.11-10/430r2 
– Beamforming  
 
8. IEEE 802.11-10/436r1 
– Fast session transfer 
 
9. IEEE 802.11-10/493r1 
– Beamforming training sequence  
 
10. IEEE 802.11-10/450r3 
– 802.11ad must define protocols, not algorithms 
– General framework and messaging are defined 
– Antenna specifications and beamforming adjustment algorithms are left to implementations 
– Our proposal employs 
– Directional TX / low gain (quasi-omni) RX for acquisition 
– Sector Sweep Phase (10/0430-NT-11) 
– Refinement stage adds RX gain and final adjustment for combined TX and RX (this 
 5
????????????????(?????)????????? 
                                                                         ??? 99? 6 ? 1 ? 
???? NSC98?2220?E?009?001 
???? ?????????????????????????3/3? 
????
?? ??? 
????
??? 
????????????(?) 
?????? 
???? 99? 5? 17??99? 5? 22? ???? 
Beijing, China 
?? ??(??)???? 
????????????????????????2010? 5? 17 ??21?????
? TGad???????? Draft 0.1??????? 
 
?? ???? 
?????????????: 
???draft?????channel model?? 
?????draft 0.1????????????????? 
 
????????????? 
1. IEEE 802.11-10/0259r2 
– In order to differentiate from other 60GHz standards, 802.11ad should support Wireless 
LAN range 
– 802.11ad should effectively migrate over past 802.11 standards, to add support for this range 
– Schemes that use 2.4/5GHz frames to assist 60GHz operation are proposed in this document  
2. IEEE 802.11-10/0264r3 
– A Golay complementary pair (GCP) is a good candidate for the channel estimation sequence 
– The GCP can be chosen to ease the estimation of the IQ imbalance parameters: in particular, 
GCP with maximal length (N/4) zero-correlation zones are ideal 
– Easy estimation of channel response and IQ imbalance possible if: 
　 GCP have properties in slide 7,8 and 9 (zero correlation zones) 
　 Preamble is built as in slide 3 (pre- and post-fix) 
 
3. IEEE 802.11-10/0245r1 
– Device discovery using directional antenna can be performed efficiently with a nominal 
overhead by using two beacons i.e. discovery beacon & periodic beacon 
– By solving the spatial discovery problem, the location of the device is known; this can assist 
in solving other issues e.g. deafness and hidden node problem 
 7
9. IEEE 802.11-10/0489r1 
– This contribution illustrates PHY performance evaluation in terms of Packet Error Rate 
(PER) characteristics as functions of Signal-to-Noise Ratio (SNR) for OFDM modulation 
and simple FEC scheme over 60 GHz channel models for the Conference Room, Living 
Room and Enterprise Cubicle environments. 
–  
?? ?? 
? 
 
???? 
?????????: IEEE meeting??? documents????? chairman notes. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 9
improve the flexibility of BF protocol. 
• The proposed BF protocol is available in both CSMA/CA mode and TDMA mode, compliant with the 
full proposals in TGad, and also compliant with currently implemented IEEE 802.11 MAC. 
• The proposed BF protocol can also be extended to support AP directional transmission.  
 
2. IEEE 802.11-10/0430r1 ???? Beam forming ?????? 
• 60 GHz link budget compared to 5 GHz 802.11n WLAN 
– Free space loss increase (-21 dB) 
– Decrease in TX power (~ -6 dB) 
– Factor of 50 increase in bandwidth (-17 dB) 
– Increase in RX noise figure (-3 dB) 
– Decrease in Maximum range (+10 dB) 
– Decrease in bps/Hz (+5 dB) 
• High antenna gains require mechanisms to point the antennas, since beamwidths will be narrow (e.g. 
~13 dB gain corresponds to ~45 degree beamwidth) 
• Pointing must be automatic 
• Beam forming encompasses different techniques – switched beams, phased/weighted arrays, multiple 
arrays 
• Beam forming protocol must support interoperable devices with different technologies 
    ?????? Beam forming????? protocol 
• 802.11ad must define protocols, not algorithms 
– General framework and messaging are defined 
– Antenna specifications and beam forming adjustment algorithms are left to implementations 
• Our proposal employs 
– Directional TX / low gain (quasi-omni) RX for acquisition 
• Sector Sweep Phase (this presentation) 
– Refinement stage adds RX gain and final adjustment for combined TX and RX 
– Tracking during data transmission to adjust for channel changes 
    ???????????? 
• Beam forming is necessary for 60 GHz systems to provide gain to compensate for additional path loss 
and increased system bandwidth 
• The 802.11ad amendment must specify interoperable protocols to enable beam forming  
• Sector sweeps form the foundation of a practical beam forming protocol that can be employed by 
many different types of implementations 
     
3. IEEE 802.11-10/0493r1?????????SIMO?MIMO CHANNEL???Tx?Rx?Beam 
forming vector ????? 
• Method for estimating SIMO channel can be used for MISO channel. 
– Tx has M elements, Rx has N elements 
• Find best beams (BF vectors) for Tx and Rx by switching different beams 
• For fixed Tx BF vectors 
 11
????????????????????????? 
                               ???99? 12?20? 
???? NSC98?2220?E?009?001 
???? ?????????????????????????3/3? 
????
?? ?? 
????
??? 
????????????(?) 
?? 
???? 99?2? 7?? 99?2? 11 ? ???? ????? 
???? 
 
(??) ?????????? 
(??) ISSCC 2010 (IEEE Solid State Circuits Conference 
 
????
?? 
(??) 
(??) 
???????? 
???????????????? 
???? Tutorials ? Forum ??????? Forum(F1)?Silicon 3D-Integration Technology and 
Systems ??????????????????????????????: (1) IMEC ?? Pol 
Marchal???? System Opportunities for 3D Technology & Its Design Challenges??(2)ST Ericsson??
Georg Kimmich,???? 3D Wireless Mobile Multimedia Applications Opportunities Design and 
Challenges. (3) ST Microelectronics?? Jean-Luc Jaffard ?? Chip Scale Camera Module Using Through 
silicon Via Technology. (4) ASE Group ????? Ho-Ming Tong ????? 3D ICs: the Next 
Revolution. (5) Kei University, Japan?? Horoki Ishikuro?? Contactless Interface in 3D-Integration. ?
?: (6) STATS ChipPACK,?? Flynn Carson, ?? Advancement in SiP Integration and Interconnect 
Technology??. (7)??(Samsung)??Uksung Kang?? TSV Technology and Its Application to DRAM. 
(8)Toshba?? Yoshihisa Iwata?? 3D Flash Memory Technology and Circuit Design, (9) AMD??
Samuel Naffziger?? 3D Integration Challenges in Computing???? 
 1
????????????????????????? 
                              ???99? 10 ? 31 ? 
???? NSC98?2220?E?009?001 
???? ????????????????????-???(3/3) 
????
?? ??? 
????
??? ????????????(?) 
???? 
2010? 7? 31?
? 
2010? 8 ? 5 ? 
???? ????? 
???? 
(??) 
(??) 53rd IEEE Internstional Midwest Symposium on Circuits and 
Systems 
????
?? 
(??) 
A 36-mW 320-MHz CMOS Continuous-Time Sigma-Delta 
Modulator with 10-MHz Bandwidth and 12-bit Resolution 
 
A Small Area Fully Integrated Spread-Spectrum Clock 
Generator with High EMI-reduction for SATA-3.0 applications 
?? ?????? 
???2010/7/31 ???????????????????? 8/1 ?????
??????????????8/3 15:55-16:25 ??16:45-17:15 ?????
??????? Session ????40-50 ???????????????? IEEE 
CAS Society Boards of Governor  ? Professor Paul Ampadu??Texas Tech
? Professor Donald Lie??????????????????? Dr. Draper 
? Special Session Committee ?????????????????????? 
?????????????????? 
 3
??????????????????????????? 
                                                                99 ? 3 ? 15 ? 
??? 
?? 
 
??? 
 
???? 
????? 
 
?????????????? 
 
?? 
?? 
  ?? 
98? 9? 9?? 98? 9? 11? 
??,????,???? 
???? 
???? 
 
?? 
?? 
 (??) 2009???????????????? 
 (??) 2009 IEEE International SOC Conference 
?? 
?? 
?? 
 (??)????????????????????????? 
 (??) An Adaptive Congestion-Aware Routing Algorithm for Mesh Network-on-Chip 
Platform 
 5
 7
????????(????????) 
??? 
 
???? 
??? 
 
??????????? 
[1] ????? 
[2] ????? 
[3] ?????????? 
 
???? 
??? 
 
 
 
????2010/7/31?2010/8/5????????? MWSCAS2010???????
???????? Dr. Draper ???? ??????????? Special 
Session Proposal ?????? 
??????????2010/8/9 ? 2010/8/13 ???? ISI?? ISI ? VLSI
?Compiler ????? ????????????????????????
???????? 
?????? 
???????????????????????????????????
? Dr. Draper ?????????????????????????????
????????????????????????????????????
???????????????Workshop????????? Special Session ?
?????????????? 
???? 
 ?????????????????????? Special Session,?????
? Panel Discussion ??????????????????????????
???????? 
???? 
 ???Dr.Draper ???????????? 
 
 2
 
Figure 3: ??????? 
 
 
Figure 4: ????????????? 
 
 
 4
國科會補助計畫衍生研發成果推廣資料表
日期:2011/01/28
國科會補助計畫
計畫名稱: 總計畫(3/3)
計畫主持人: 黃威
計畫編號: 98-2220-E-009-001- 學門領域: 晶片科技計畫--整合型學術研究
計畫
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
榮獲 98年國科會 NSOC 學術整合型計畫「績優計畫獎」 
所提出超越 10Gbps 的 LDPC 解碼器設計獲得旺宏教育基金會評審團銀獎 
舉辦 2009 eHome Workshop 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
