###################################################################

# Created by write_sdc on Tue May 13 12:28:26 2025

###################################################################
set sdc_version 2.1

set_units -time ns -resistance MOhm -capacitance fF -voltage V -current uA
set_max_area 0
create_clock [get_ports clk_i]  -name clk  -period 10  -waveform {0 5}
set_clock_uncertainty 0.2  [get_clocks clk]
set_input_delay -clock clk  0.01  [get_ports clk_i]
set_input_delay -clock clk  0.01  [get_ports rst_i]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[17]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[16]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[15]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[14]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[13]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[12]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[11]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[10]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[9]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[8]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[7]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[6]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[5]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[4]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[3]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[2]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[1]}]
set_input_delay -clock clk  0.01  [get_ports {wb_addr_i[0]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[31]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[30]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[29]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[28]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[27]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[26]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[25]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[24]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[23]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[22]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[21]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[20]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[19]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[18]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[17]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[16]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[15]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[14]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[13]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[12]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[11]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[10]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[9]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[8]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[7]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[6]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[5]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[4]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[3]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[2]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[1]}]
set_input_delay -clock clk  0.01  [get_ports {wb_data_i[0]}]
set_input_delay -clock clk  0.01  [get_ports wb_we_i]
set_input_delay -clock clk  0.01  [get_ports wb_stb_i]
set_input_delay -clock clk  0.01  [get_ports wb_cyc_i]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[15]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[14]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[13]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[12]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[11]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[10]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[9]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[8]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[7]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[6]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[5]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[4]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[3]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[2]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[1]}]
set_input_delay -clock clk  0.01  [get_ports {dma_ack_i[0]}]
set_input_delay -clock clk  0.01  [get_ports resume_req_i]
set_input_delay -clock clk  0.01  [get_ports phy_clk_pad_i]
set_input_delay -clock clk  0.01  [get_ports TxReady_pad_i]
set_input_delay -clock clk  0.01  [get_ports RxValid_pad_i]
set_input_delay -clock clk  0.01  [get_ports RxActive_pad_i]
set_input_delay -clock clk  0.01  [get_ports RxError_pad_i]
set_input_delay -clock clk  0.01  [get_ports {DataIn_pad_i[7]}]
set_input_delay -clock clk  0.01  [get_ports {DataIn_pad_i[6]}]
set_input_delay -clock clk  0.01  [get_ports {DataIn_pad_i[5]}]
set_input_delay -clock clk  0.01  [get_ports {DataIn_pad_i[4]}]
set_input_delay -clock clk  0.01  [get_ports {DataIn_pad_i[3]}]
set_input_delay -clock clk  0.01  [get_ports {DataIn_pad_i[2]}]
set_input_delay -clock clk  0.01  [get_ports {DataIn_pad_i[1]}]
set_input_delay -clock clk  0.01  [get_ports {DataIn_pad_i[0]}]
set_input_delay -clock clk  0.01  [get_ports {LineState_pad_i[1]}]
set_input_delay -clock clk  0.01  [get_ports {LineState_pad_i[0]}]
set_input_delay -clock clk  0.01  [get_ports usb_vbus_pad_i]
set_input_delay -clock clk  0.01  [get_ports {VStatus_pad_i[7]}]
set_input_delay -clock clk  0.01  [get_ports {VStatus_pad_i[6]}]
set_input_delay -clock clk  0.01  [get_ports {VStatus_pad_i[5]}]
set_input_delay -clock clk  0.01  [get_ports {VStatus_pad_i[4]}]
set_input_delay -clock clk  0.01  [get_ports {VStatus_pad_i[3]}]
set_input_delay -clock clk  0.01  [get_ports {VStatus_pad_i[2]}]
set_input_delay -clock clk  0.01  [get_ports {VStatus_pad_i[1]}]
set_input_delay -clock clk  0.01  [get_ports {VStatus_pad_i[0]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[31]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[30]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[29]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[28]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[27]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[26]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[25]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[24]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[23]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[22]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[21]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[20]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[19]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[18]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[17]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[16]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[15]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[14]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[13]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[12]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[11]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[10]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[9]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[8]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[7]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[6]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[5]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[4]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[3]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[2]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[1]}]
set_input_delay -clock clk  0.01  [get_ports {sram_data_i[0]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[31]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[30]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[29]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[28]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[27]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[26]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[25]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[24]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[23]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[22]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[21]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[20]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[19]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[18]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[17]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[16]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[15]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[14]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[13]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[12]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[11]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[10]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[9]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[8]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[7]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[6]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[5]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[4]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[3]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[2]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[1]}]
set_output_delay -clock clk  0.01  [get_ports {wb_data_o[0]}]
set_output_delay -clock clk  0.01  [get_ports wb_ack_o]
set_output_delay -clock clk  0.01  [get_ports inta_o]
set_output_delay -clock clk  0.01  [get_ports intb_o]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[15]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[14]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[13]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[12]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[11]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[10]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[9]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[8]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[7]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[6]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[5]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[4]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[3]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[2]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[1]}]
set_output_delay -clock clk  0.01  [get_ports {dma_req_o[0]}]
set_output_delay -clock clk  0.01  [get_ports susp_o]
set_output_delay -clock clk  0.01  [get_ports phy_rst_pad_o]
set_output_delay -clock clk  0.01  [get_ports {DataOut_pad_o[7]}]
set_output_delay -clock clk  0.01  [get_ports {DataOut_pad_o[6]}]
set_output_delay -clock clk  0.01  [get_ports {DataOut_pad_o[5]}]
set_output_delay -clock clk  0.01  [get_ports {DataOut_pad_o[4]}]
set_output_delay -clock clk  0.01  [get_ports {DataOut_pad_o[3]}]
set_output_delay -clock clk  0.01  [get_ports {DataOut_pad_o[2]}]
set_output_delay -clock clk  0.01  [get_ports {DataOut_pad_o[1]}]
set_output_delay -clock clk  0.01  [get_ports {DataOut_pad_o[0]}]
set_output_delay -clock clk  0.01  [get_ports TxValid_pad_o]
set_output_delay -clock clk  0.01  [get_ports XcvSelect_pad_o]
set_output_delay -clock clk  0.01  [get_ports TermSel_pad_o]
set_output_delay -clock clk  0.01  [get_ports SuspendM_pad_o]
set_output_delay -clock clk  0.01  [get_ports {OpMode_pad_o[1]}]
set_output_delay -clock clk  0.01  [get_ports {OpMode_pad_o[0]}]
set_output_delay -clock clk  0.01  [get_ports VControl_Load_pad_o]
set_output_delay -clock clk  0.01  [get_ports {VControl_pad_o[3]}]
set_output_delay -clock clk  0.01  [get_ports {VControl_pad_o[2]}]
set_output_delay -clock clk  0.01  [get_ports {VControl_pad_o[1]}]
set_output_delay -clock clk  0.01  [get_ports {VControl_pad_o[0]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[14]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[13]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[12]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[11]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[10]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[9]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[8]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[7]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[6]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[5]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[4]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[3]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[2]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[1]}]
set_output_delay -clock clk  0.01  [get_ports {sram_adr_o[0]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[31]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[30]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[29]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[28]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[27]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[26]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[25]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[24]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[23]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[22]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[21]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[20]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[19]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[18]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[17]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[16]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[15]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[14]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[13]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[12]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[11]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[10]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[9]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[8]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[7]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[6]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[5]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[4]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[3]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[2]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[1]}]
set_output_delay -clock clk  0.01  [get_ports {sram_data_o[0]}]
set_output_delay -clock clk  0.01  [get_ports sram_re_o]
set_output_delay -clock clk  0.01  [get_ports sram_we_o]
