# Microprocessor without Interlocked Pipeline Stages

Trabajo Práctico Final de la materia "Arquitectura de Computadoras" de la carrera de grado Ingeniería en Computación

En el presente trabajo práctico se implementará un procesador MIPS (Microprocessor without Interlocked Pipeline Stages) sobre la placa de desarrollo “Nexys 4 DDR”, la cual contiene una FPGA “Artix-7”.
El lenguaje de programación utilizado será Verilog y el entorno de desarrollo será el
proporcionado por Xilinx (ISE Design Suite 14.9).

[Informe](https://github.com/Agustincou/tp_final/blob/master/Informe.pdf)
