TimeQuest Timing Analyzer report for OVPN
Wed Dec 07 13:13:47 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'RMII2MII:conv1|rx_clk'
 12. Slow Model Setup: 'iCLK_50_2'
 13. Slow Model Setup: 'ETH1_CLK'
 14. Slow Model Hold: 'ETH1_CLK'
 15. Slow Model Hold: 'RMII2MII:conv1|rx_clk'
 16. Slow Model Hold: 'iCLK_50_2'
 17. Slow Model Recovery: 'ETH1_CLK'
 18. Slow Model Recovery: 'RMII2MII:conv1|rx_clk'
 19. Slow Model Removal: 'RMII2MII:conv1|rx_clk'
 20. Slow Model Removal: 'ETH1_CLK'
 21. Slow Model Minimum Pulse Width: 'iCLK_50_2'
 22. Slow Model Minimum Pulse Width: 'ETH1_CLK'
 23. Slow Model Minimum Pulse Width: 'RMII2MII:conv1|rx_clk'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'RMII2MII:conv1|rx_clk'
 34. Fast Model Setup: 'iCLK_50_2'
 35. Fast Model Setup: 'ETH1_CLK'
 36. Fast Model Hold: 'ETH1_CLK'
 37. Fast Model Hold: 'RMII2MII:conv1|rx_clk'
 38. Fast Model Hold: 'iCLK_50_2'
 39. Fast Model Recovery: 'ETH1_CLK'
 40. Fast Model Recovery: 'RMII2MII:conv1|rx_clk'
 41. Fast Model Removal: 'RMII2MII:conv1|rx_clk'
 42. Fast Model Removal: 'ETH1_CLK'
 43. Fast Model Minimum Pulse Width: 'iCLK_50_2'
 44. Fast Model Minimum Pulse Width: 'ETH1_CLK'
 45. Fast Model Minimum Pulse Width: 'RMII2MII:conv1|rx_clk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Setup Transfers
 56. Hold Transfers
 57. Recovery Transfers
 58. Removal Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; OVPN                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                       ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; Clock Name            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                   ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; ETH1_CLK              ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ETH1_CLK }              ;
; iCLK_50_2             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK_50_2 }             ;
; RMII2MII:conv1|rx_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RMII2MII:conv1|rx_clk } ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                              ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name            ; Note                                                          ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
; 203.67 MHz ; 203.67 MHz      ; RMII2MII:conv1|rx_clk ;                                                               ;
; 363.24 MHz ; 363.24 MHz      ; iCLK_50_2             ;                                                               ;
; 588.24 MHz ; 450.05 MHz      ; ETH1_CLK              ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------+
; Slow Model Setup Summary                       ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; RMII2MII:conv1|rx_clk ; -3.910 ; -422.523      ;
; iCLK_50_2             ; -1.753 ; -31.443       ;
; ETH1_CLK              ; -0.700 ; -4.042        ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Slow Model Hold Summary                        ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; ETH1_CLK              ; -4.062 ; -28.412       ;
; RMII2MII:conv1|rx_clk ; -0.123 ; -0.123        ;
; iCLK_50_2             ; 0.391  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Slow Model Recovery Summary                    ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; ETH1_CLK              ; -0.498 ; -4.787        ;
; RMII2MII:conv1|rx_clk ; -0.125 ; -9.396        ;
+-----------------------+--------+---------------+


+-----------------------------------------------+
; Slow Model Removal Summary                    ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; RMII2MII:conv1|rx_clk ; 0.382 ; 0.000         ;
; ETH1_CLK              ; 1.046 ; 0.000         ;
+-----------------------+-------+---------------+


+------------------------------------------------+
; Slow Model Minimum Pulse Width Summary         ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; iCLK_50_2             ; -1.380 ; -29.380       ;
; ETH1_CLK              ; -1.222 ; -17.222       ;
; RMII2MII:conv1|rx_clk ; -0.500 ; -135.000      ;
+-----------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RMII2MII:conv1|rx_clk'                                                                                                                          ;
+--------+--------------------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -3.910 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[10] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.936      ;
; -3.910 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[8]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.936      ;
; -3.910 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[11] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.936      ;
; -3.910 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[9]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.936      ;
; -3.850 ; rx:rx_instance|\filldstmac:delay[12] ; rx:rx_instance|DstMac[10] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.876      ;
; -3.850 ; rx:rx_instance|\filldstmac:delay[12] ; rx:rx_instance|DstMac[8]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.876      ;
; -3.850 ; rx:rx_instance|\filldstmac:delay[12] ; rx:rx_instance|DstMac[11] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.876      ;
; -3.850 ; rx:rx_instance|\filldstmac:delay[12] ; rx:rx_instance|DstMac[9]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.876      ;
; -3.839 ; rx:rx_instance|\filldstmac:delay[24] ; rx:rx_instance|DstMac[10] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 4.867      ;
; -3.839 ; rx:rx_instance|\filldstmac:delay[24] ; rx:rx_instance|DstMac[8]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 4.867      ;
; -3.839 ; rx:rx_instance|\filldstmac:delay[24] ; rx:rx_instance|DstMac[11] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 4.867      ;
; -3.839 ; rx:rx_instance|\filldstmac:delay[24] ; rx:rx_instance|DstMac[9]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 4.867      ;
; -3.790 ; rx:rx_instance|\filldstmac:delay[13] ; rx:rx_instance|DstMac[10] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.816      ;
; -3.790 ; rx:rx_instance|\filldstmac:delay[13] ; rx:rx_instance|DstMac[8]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.816      ;
; -3.790 ; rx:rx_instance|\filldstmac:delay[13] ; rx:rx_instance|DstMac[11] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.816      ;
; -3.790 ; rx:rx_instance|\filldstmac:delay[13] ; rx:rx_instance|DstMac[9]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.816      ;
; -3.767 ; rx:rx_instance|\filldstmac:delay[4]  ; rx:rx_instance|DstMac[10] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.793      ;
; -3.767 ; rx:rx_instance|\filldstmac:delay[4]  ; rx:rx_instance|DstMac[8]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.793      ;
; -3.767 ; rx:rx_instance|\filldstmac:delay[4]  ; rx:rx_instance|DstMac[11] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.793      ;
; -3.767 ; rx:rx_instance|\filldstmac:delay[4]  ; rx:rx_instance|DstMac[9]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.793      ;
; -3.764 ; rx:rx_instance|\filldstmac:delay[11] ; rx:rx_instance|DstMac[10] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.790      ;
; -3.764 ; rx:rx_instance|\filldstmac:delay[11] ; rx:rx_instance|DstMac[8]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.790      ;
; -3.764 ; rx:rx_instance|\filldstmac:delay[11] ; rx:rx_instance|DstMac[11] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.790      ;
; -3.764 ; rx:rx_instance|\filldstmac:delay[11] ; rx:rx_instance|DstMac[9]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.790      ;
; -3.747 ; rx:rx_instance|\filldstmac:delay[25] ; rx:rx_instance|DstMac[10] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 4.775      ;
; -3.747 ; rx:rx_instance|\filldstmac:delay[25] ; rx:rx_instance|DstMac[8]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 4.775      ;
; -3.747 ; rx:rx_instance|\filldstmac:delay[25] ; rx:rx_instance|DstMac[11] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 4.775      ;
; -3.747 ; rx:rx_instance|\filldstmac:delay[25] ; rx:rx_instance|DstMac[9]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 4.775      ;
; -3.744 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[32] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.774      ;
; -3.744 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[35] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.774      ;
; -3.744 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[34] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.774      ;
; -3.744 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[33] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.774      ;
; -3.736 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[21] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.766      ;
; -3.736 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[23] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.766      ;
; -3.736 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[22] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.766      ;
; -3.736 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[20] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.766      ;
; -3.722 ; rx:rx_instance|\filldstmac:delay[6]  ; rx:rx_instance|DstMac[10] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.748      ;
; -3.722 ; rx:rx_instance|\filldstmac:delay[6]  ; rx:rx_instance|DstMac[8]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.748      ;
; -3.722 ; rx:rx_instance|\filldstmac:delay[6]  ; rx:rx_instance|DstMac[11] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.748      ;
; -3.722 ; rx:rx_instance|\filldstmac:delay[6]  ; rx:rx_instance|DstMac[9]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.748      ;
; -3.705 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[14] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.015     ; 4.726      ;
; -3.705 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[15] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.015     ; 4.726      ;
; -3.705 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[13] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.015     ; 4.726      ;
; -3.705 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[12] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.015     ; 4.726      ;
; -3.703 ; rx:rx_instance|\filldstmac:delay[27] ; rx:rx_instance|DstMac[10] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 4.731      ;
; -3.703 ; rx:rx_instance|\filldstmac:delay[27] ; rx:rx_instance|DstMac[8]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 4.731      ;
; -3.703 ; rx:rx_instance|\filldstmac:delay[27] ; rx:rx_instance|DstMac[11] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 4.731      ;
; -3.703 ; rx:rx_instance|\filldstmac:delay[27] ; rx:rx_instance|DstMac[9]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 4.731      ;
; -3.694 ; rx:rx_instance|\filldstmac:i[8]      ; rx:rx_instance|DstMac[14] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 4.716      ;
; -3.694 ; rx:rx_instance|\filldstmac:i[8]      ; rx:rx_instance|DstMac[15] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 4.716      ;
; -3.694 ; rx:rx_instance|\filldstmac:i[8]      ; rx:rx_instance|DstMac[13] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 4.716      ;
; -3.694 ; rx:rx_instance|\filldstmac:i[8]      ; rx:rx_instance|DstMac[12] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 4.716      ;
; -3.693 ; rx:rx_instance|\filldstmac:i[12]     ; rx:rx_instance|DstMac[14] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 4.715      ;
; -3.693 ; rx:rx_instance|\filldstmac:i[12]     ; rx:rx_instance|DstMac[15] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 4.715      ;
; -3.693 ; rx:rx_instance|\filldstmac:i[12]     ; rx:rx_instance|DstMac[13] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 4.715      ;
; -3.693 ; rx:rx_instance|\filldstmac:i[12]     ; rx:rx_instance|DstMac[12] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 4.715      ;
; -3.689 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[0]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 4.716      ;
; -3.689 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[3]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 4.716      ;
; -3.689 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[2]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 4.716      ;
; -3.689 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[1]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 4.716      ;
; -3.687 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[6]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 4.714      ;
; -3.687 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[7]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 4.714      ;
; -3.687 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[5]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 4.714      ;
; -3.687 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[4]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 4.714      ;
; -3.684 ; rx:rx_instance|\filldstmac:delay[12] ; rx:rx_instance|DstMac[32] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.714      ;
; -3.684 ; rx:rx_instance|\filldstmac:delay[12] ; rx:rx_instance|DstMac[35] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.714      ;
; -3.684 ; rx:rx_instance|\filldstmac:delay[12] ; rx:rx_instance|DstMac[34] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.714      ;
; -3.684 ; rx:rx_instance|\filldstmac:delay[12] ; rx:rx_instance|DstMac[33] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.714      ;
; -3.676 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[45] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.706      ;
; -3.676 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[44] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.706      ;
; -3.676 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[47] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.706      ;
; -3.676 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[46] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.706      ;
; -3.676 ; rx:rx_instance|\filldstmac:delay[12] ; rx:rx_instance|DstMac[21] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.706      ;
; -3.676 ; rx:rx_instance|\filldstmac:delay[12] ; rx:rx_instance|DstMac[23] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.706      ;
; -3.676 ; rx:rx_instance|\filldstmac:delay[12] ; rx:rx_instance|DstMac[22] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.706      ;
; -3.676 ; rx:rx_instance|\filldstmac:delay[12] ; rx:rx_instance|DstMac[20] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 4.706      ;
; -3.673 ; rx:rx_instance|\filldstmac:delay[24] ; rx:rx_instance|DstMac[32] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.004     ; 4.705      ;
; -3.673 ; rx:rx_instance|\filldstmac:delay[24] ; rx:rx_instance|DstMac[35] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.004     ; 4.705      ;
; -3.673 ; rx:rx_instance|\filldstmac:delay[24] ; rx:rx_instance|DstMac[34] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.004     ; 4.705      ;
; -3.673 ; rx:rx_instance|\filldstmac:delay[24] ; rx:rx_instance|DstMac[33] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.004     ; 4.705      ;
; -3.665 ; rx:rx_instance|\filldstmac:delay[24] ; rx:rx_instance|DstMac[21] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.004     ; 4.697      ;
; -3.665 ; rx:rx_instance|\filldstmac:delay[24] ; rx:rx_instance|DstMac[23] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.004     ; 4.697      ;
; -3.665 ; rx:rx_instance|\filldstmac:delay[24] ; rx:rx_instance|DstMac[22] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.004     ; 4.697      ;
; -3.665 ; rx:rx_instance|\filldstmac:delay[24] ; rx:rx_instance|DstMac[20] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.004     ; 4.697      ;
; -3.657 ; rx:rx_instance|\filldstmac:i[21]     ; rx:rx_instance|DstMac[14] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.012     ; 4.681      ;
; -3.657 ; rx:rx_instance|\filldstmac:i[21]     ; rx:rx_instance|DstMac[15] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.012     ; 4.681      ;
; -3.657 ; rx:rx_instance|\filldstmac:i[21]     ; rx:rx_instance|DstMac[13] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.012     ; 4.681      ;
; -3.657 ; rx:rx_instance|\filldstmac:i[21]     ; rx:rx_instance|DstMac[12] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.012     ; 4.681      ;
; -3.652 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[42] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.005     ; 4.683      ;
; -3.652 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[40] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.005     ; 4.683      ;
; -3.652 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[43] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.005     ; 4.683      ;
; -3.652 ; rx:rx_instance|\filldstmac:delay[9]  ; rx:rx_instance|DstMac[41] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.005     ; 4.683      ;
; -3.648 ; rx:rx_instance|\filldstmac:i[8]      ; rx:rx_instance|DstMac[32] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.005     ; 4.679      ;
; -3.648 ; rx:rx_instance|\filldstmac:i[8]      ; rx:rx_instance|DstMac[35] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.005     ; 4.679      ;
; -3.648 ; rx:rx_instance|\filldstmac:i[8]      ; rx:rx_instance|DstMac[34] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.005     ; 4.679      ;
; -3.648 ; rx:rx_instance|\filldstmac:i[8]      ; rx:rx_instance|DstMac[33] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.005     ; 4.679      ;
; -3.647 ; rx:rx_instance|\filldstmac:delay[8]  ; rx:rx_instance|DstMac[10] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.673      ;
; -3.647 ; rx:rx_instance|\filldstmac:delay[8]  ; rx:rx_instance|DstMac[8]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.673      ;
; -3.647 ; rx:rx_instance|\filldstmac:delay[8]  ; rx:rx_instance|DstMac[11] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.673      ;
; -3.647 ; rx:rx_instance|\filldstmac:delay[8]  ; rx:rx_instance|DstMac[9]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 4.673      ;
+--------+--------------------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50_2'                                                                                                                                                              ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.753 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.790      ;
; -1.721 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.756      ;
; -1.721 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.757      ;
; -1.714 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.750      ;
; -1.702 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.737      ;
; -1.695 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.731      ;
; -1.694 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.731      ;
; -1.690 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.726      ;
; -1.688 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.723      ;
; -1.669 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.704      ;
; -1.658 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.693      ;
; -1.649 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.685      ;
; -1.633 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.669      ;
; -1.631 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.667      ;
; -1.615 ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.650      ;
; -1.614 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.650      ;
; -1.608 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.645      ;
; -1.606 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.643      ;
; -1.596 ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.631      ;
; -1.586 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.621      ;
; -1.574 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.610      ;
; -1.550 ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.587      ;
; -1.549 ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.584      ;
; -1.547 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.584      ;
; -1.545 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.581      ;
; -1.545 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.581      ;
; -1.542 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.578      ;
; -1.530 ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.565      ;
; -1.513 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.548      ;
; -1.510 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.545      ;
; -1.509 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.545      ;
; -1.502 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.538      ;
; -1.502 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.539      ;
; -1.494 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.531      ;
; -1.487 ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.523      ;
; -1.486 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.522      ;
; -1.483 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.519      ;
; -1.476 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.512      ;
; -1.474 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.510      ;
; -1.471 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.506      ;
; -1.464 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.500      ;
; -1.462 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.498      ;
; -1.461 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.498      ;
; -1.442 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.477      ;
; -1.441 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.476      ;
; -1.438 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.473      ;
; -1.438 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.473      ;
; -1.436 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.472      ;
; -1.435 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.472      ;
; -1.429 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.466      ;
; -1.421 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.458      ;
; -1.415 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.451      ;
; -1.409 ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.444      ;
; -1.403 ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.440      ;
; -1.403 ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.439      ;
; -1.403 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.439      ;
; -1.400 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.436      ;
; -1.397 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.433      ;
; -1.392 ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.429      ;
; -1.390 ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.425      ;
; -1.390 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.426      ;
; -1.383 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.419      ;
; -1.383 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.419      ;
; -1.380 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.416      ;
; -1.370 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.405      ;
; -1.365 ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.400      ;
; -1.351 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.386      ;
; -1.349 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.386      ;
; -1.348 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.385      ;
; -1.339 ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.375      ;
; -1.337 ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.373      ;
; -1.335 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.370      ;
; -1.330 ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.366      ;
; -1.313 ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.348      ;
; -1.308 ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.345      ;
; -1.299 ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.334      ;
; -1.294 ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.329      ;
; -1.291 ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.328      ;
; -1.279 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.314      ;
; -1.264 ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.300      ;
; -1.263 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.298      ;
; -1.245 ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.282      ;
; -1.240 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.276      ;
; -1.233 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.270      ;
; -1.210 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.246      ;
; -1.207 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.243      ;
; -1.203 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.240      ;
; -1.197 ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.233      ;
; -1.182 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.219      ;
; -1.181 ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.217      ;
; -1.180 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.217      ;
; -1.180 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.217      ;
; -1.177 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.213      ;
; -1.161 ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.198      ;
; -1.159 ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 2.194      ;
; -1.152 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.189      ;
; -1.141 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.177      ;
; -1.134 ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 2.170      ;
; -1.134 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.171      ;
; -1.133 ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 2.170      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ETH1_CLK'                                                                                                                                           ;
+--------+---------------------------------------------+----------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                          ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.700 ; RMII2MII:conv1|rxd_intern[0]                ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.736      ;
; -0.640 ; RMII2MII:conv1|rxd_intern[1]                ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.676      ;
; -0.638 ; RMII2MII:conv1|crs_intern                   ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.674      ;
; -0.588 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[2] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; -0.001     ; 1.623      ;
; -0.588 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[1] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; -0.001     ; 1.623      ;
; -0.588 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[0] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; -0.001     ; 1.623      ;
; -0.588 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[3] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; -0.001     ; 1.623      ;
; -0.475 ; RMII2MII:conv1|rxd_intern[0]                ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.511      ;
; -0.469 ; RMII2MII:conv1|rxd_intern[1]                ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.505      ;
; -0.441 ; RMII2MII:conv1|crs_intern                   ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.477      ;
; -0.379 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.415      ;
; -0.215 ; RMII2MII:conv1|rxd_intern2[0]               ; RMII2MII:conv1|low_rxd_intern[0] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; -0.034     ; 1.217      ;
; -0.180 ; RMII2MII:conv1|rxd_intern2[1]               ; RMII2MII:conv1|out_rxd_intern[3] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; -0.001     ; 1.215      ;
; -0.173 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.209      ;
; -0.112 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|run2              ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; -0.016     ; 1.132      ;
; -0.106 ; RMII2MII:conv1|rxd_intern[0]                ; RMII2MII:conv1|rxd_intern2[0]    ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.142      ;
; -0.082 ; RMII2MII:conv1|rxd_intern[1]                ; RMII2MII:conv1|rxd_intern2[1]    ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.118      ;
; -0.072 ; RMII2MII:conv1|crs_intern2                  ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.108      ;
; -0.072 ; RMII2MII:conv1|rxd_intern2[0]               ; RMII2MII:conv1|out_rxd_intern[2] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; -0.001     ; 1.107      ;
; 0.017  ; RMII2MII:conv1|rxd_intern2[1]               ; RMII2MII:conv1|low_rxd_intern[1] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; -0.034     ; 0.985      ;
; 0.091  ; RMII2MII:conv1|low_rxd_intern[0]            ; RMII2MII:conv1|out_rxd_intern[0] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.033      ; 0.978      ;
; 0.125  ; RMII2MII:conv1|low_rxd_intern[1]            ; RMII2MII:conv1|out_rxd_intern[1] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.033      ; 0.944      ;
; 0.229  ; RMII2MII:conv1|crs_intern                   ; RMII2MII:conv1|crs_intern2       ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.807      ;
; 0.826  ; debounce:\generate_debouncers:2:deb1|result ; RMII2MII:conv1|sreset            ; iCLK_50_2             ; ETH1_CLK    ; 1.000        ; 1.324      ; 1.534      ;
; 3.099  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[2] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 4.202      ; 1.889      ;
; 3.099  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 4.202      ; 1.889      ;
; 3.099  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 4.202      ; 1.889      ;
; 3.099  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[3] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 4.202      ; 1.889      ;
; 3.261  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run2              ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 4.187      ; 1.712      ;
; 3.547  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 4.169      ; 1.408      ;
; 3.547  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 4.169      ; 1.408      ;
; 3.599  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[2] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 4.202      ; 1.889      ;
; 3.599  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 4.202      ; 1.889      ;
; 3.599  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 4.202      ; 1.889      ;
; 3.599  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[3] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 4.202      ; 1.889      ;
; 3.703  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run               ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 4.203      ; 1.286      ;
; 3.761  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run2              ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 4.187      ; 1.712      ;
; 4.047  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 4.169      ; 1.408      ;
; 4.047  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 4.169      ; 1.408      ;
; 4.203  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run               ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 4.203      ; 1.286      ;
; 4.332  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|rx_clk            ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 4.203      ; 0.657      ;
; 4.832  ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|rx_clk            ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 4.203      ; 0.657      ;
+--------+---------------------------------------------+----------------------------------+-----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ETH1_CLK'                                                                                                                                            ;
+--------+---------------------------------------------+----------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                          ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------+-----------------------+-------------+--------------+------------+------------+
; -4.062 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|rx_clk            ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 4.203      ; 0.657      ;
; -3.562 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|rx_clk            ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 4.203      ; 0.657      ;
; -3.433 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run               ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 4.203      ; 1.286      ;
; -3.277 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 4.169      ; 1.408      ;
; -3.277 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 4.169      ; 1.408      ;
; -2.991 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run2              ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 4.187      ; 1.712      ;
; -2.933 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run               ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 4.203      ; 1.286      ;
; -2.829 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[2] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 4.202      ; 1.889      ;
; -2.829 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 4.202      ; 1.889      ;
; -2.829 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 4.202      ; 1.889      ;
; -2.829 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[3] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 4.202      ; 1.889      ;
; -2.777 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 4.169      ; 1.408      ;
; -2.777 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 4.169      ; 1.408      ;
; -2.491 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run2              ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 4.187      ; 1.712      ;
; -2.329 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[2] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 4.202      ; 1.889      ;
; -2.329 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 4.202      ; 1.889      ;
; -2.329 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 4.202      ; 1.889      ;
; -2.329 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[3] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 4.202      ; 1.889      ;
; -0.056 ; debounce:\generate_debouncers:2:deb1|result ; RMII2MII:conv1|sreset            ; iCLK_50_2             ; ETH1_CLK    ; 0.000        ; 1.324      ; 1.534      ;
; 0.541  ; RMII2MII:conv1|crs_intern                   ; RMII2MII:conv1|crs_intern2       ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.807      ;
; 0.645  ; RMII2MII:conv1|low_rxd_intern[1]            ; RMII2MII:conv1|out_rxd_intern[1] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.033      ; 0.944      ;
; 0.679  ; RMII2MII:conv1|low_rxd_intern[0]            ; RMII2MII:conv1|out_rxd_intern[0] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.033      ; 0.978      ;
; 0.753  ; RMII2MII:conv1|rxd_intern2[1]               ; RMII2MII:conv1|low_rxd_intern[1] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; -0.034     ; 0.985      ;
; 0.788  ; RMII2MII:conv1|crs_intern                   ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.054      ;
; 0.842  ; RMII2MII:conv1|rxd_intern2[0]               ; RMII2MII:conv1|out_rxd_intern[2] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; -0.001     ; 1.107      ;
; 0.842  ; RMII2MII:conv1|crs_intern2                  ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.108      ;
; 0.852  ; RMII2MII:conv1|rxd_intern[1]                ; RMII2MII:conv1|rxd_intern2[1]    ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.118      ;
; 0.876  ; RMII2MII:conv1|rxd_intern[0]                ; RMII2MII:conv1|rxd_intern2[0]    ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.142      ;
; 0.876  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[0] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; -0.001     ; 1.141      ;
; 0.878  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[1] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; -0.001     ; 1.143      ;
; 0.881  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[3] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; -0.001     ; 1.146      ;
; 0.882  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|run2              ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; -0.016     ; 1.132      ;
; 0.883  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[2] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; -0.001     ; 1.148      ;
; 0.943  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.209      ;
; 0.950  ; RMII2MII:conv1|rxd_intern2[1]               ; RMII2MII:conv1|out_rxd_intern[3] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; -0.001     ; 1.215      ;
; 0.985  ; RMII2MII:conv1|rxd_intern2[0]               ; RMII2MII:conv1|low_rxd_intern[0] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; -0.034     ; 1.217      ;
; 1.149  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.415      ;
; 1.239  ; RMII2MII:conv1|rxd_intern[1]                ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.505      ;
; 1.245  ; RMII2MII:conv1|rxd_intern[0]                ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.511      ;
; 1.408  ; RMII2MII:conv1|crs_intern                   ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.674      ;
; 1.410  ; RMII2MII:conv1|rxd_intern[1]                ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.676      ;
; 1.470  ; RMII2MII:conv1|rxd_intern[0]                ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.736      ;
+--------+---------------------------------------------+----------------------------------+-----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RMII2MII:conv1|rx_clk'                                                                                                                                                            ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.123 ; debounce:\generate_debouncers:2:deb1|result     ; rx:rx_instance|current_state.data0              ; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.673      ; 0.816      ;
; 0.391  ; rx:rx_instance|\filldstmac:delay[0]             ; rx:rx_instance|\filldstmac:delay[0]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.657      ;
; 0.529  ; rx:rx_instance|rxcounters:counters|IFGCnt[4]    ; rx:rx_instance|rxcounters:counters|IFGCnt[4]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; debounce:\generate_debouncers:2:deb1|result     ; rx:rx_instance|IFGStart                         ; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.668      ; 1.463      ;
; 0.531  ; rx:rx_instance|\filldstmac:i[30]                ; rx:rx_instance|\filldstmac:i[30]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; rx:rx_instance|\filldstmac:delay[30]            ; rx:rx_instance|\filldstmac:delay[30]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.797      ;
; 0.616  ; debounce:\generate_debouncers:2:deb1|result     ; rx:rx_instance|FrameStart                       ; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.668      ; 1.550      ;
; 0.658  ; debounce:\generate_debouncers:2:deb1|result     ; rx:rx_instance|current_state.idle               ; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.668      ; 1.592      ;
; 0.773  ; rx:rx_instance|\filldstmac:delay[15]            ; rx:rx_instance|\filldstmac:delay[15]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.039      ;
; 0.779  ; rx:rx_instance|\filldstmac:delay[13]            ; rx:rx_instance|\filldstmac:delay[13]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.045      ;
; 0.779  ; rx:rx_instance|\filldstmac:delay[17]            ; rx:rx_instance|\filldstmac:delay[17]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.045      ;
; 0.779  ; rx:rx_instance|\filldstmac:delay[19]            ; rx:rx_instance|\filldstmac:delay[19]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.045      ;
; 0.779  ; rx:rx_instance|\filldstmac:delay[29]            ; rx:rx_instance|\filldstmac:delay[29]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.045      ;
; 0.783  ; rx:rx_instance|\filldstmac:delay[1]             ; rx:rx_instance|\filldstmac:delay[1]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.049      ;
; 0.783  ; rx:rx_instance|\filldstmac:delay[3]             ; rx:rx_instance|\filldstmac:delay[3]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.049      ;
; 0.793  ; debounce:\generate_debouncers:2:deb1|result     ; rx:rx_instance|current_state.sfd                ; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.668      ; 1.727      ;
; 0.794  ; rx:rx_instance|rxcounters:counters|IFGCnt[0]    ; rx:rx_instance|rxcounters:counters|IFGCnt[0]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.060      ;
; 0.795  ; rx:rx_instance|rxcounters:counters|IFGCnt[2]    ; rx:rx_instance|rxcounters:counters|IFGCnt[2]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.061      ;
; 0.795  ; rx:rx_instance|\filldstmac:i[15]                ; rx:rx_instance|\filldstmac:i[15]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.061      ;
; 0.801  ; rx:rx_instance|\filldstmac:delay[8]             ; rx:rx_instance|\filldstmac:delay[8]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; rx:rx_instance|\filldstmac:delay[10]            ; rx:rx_instance|\filldstmac:delay[10]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.068      ;
; 0.805  ; rx:rx_instance|\filldstmac:i[16]                ; rx:rx_instance|\filldstmac:i[16]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; rx:rx_instance|\filldstmac:delay[16]            ; rx:rx_instance|\filldstmac:delay[16]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.071      ;
; 0.805  ; rx:rx_instance|\filldstmac:i[0]                 ; rx:rx_instance|\filldstmac:i[0]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.071      ;
; 0.806  ; rx:rx_instance|\filldstmac:i[6]                 ; rx:rx_instance|\filldstmac:i[6]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:i[8]                 ; rx:rx_instance|\filldstmac:i[8]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:i[10]                ; rx:rx_instance|\filldstmac:i[10]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:i[12]                ; rx:rx_instance|\filldstmac:i[12]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:i[13]                ; rx:rx_instance|\filldstmac:i[13]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:i[14]                ; rx:rx_instance|\filldstmac:i[14]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:i[17]                ; rx:rx_instance|\filldstmac:i[17]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:i[19]                ; rx:rx_instance|\filldstmac:i[19]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:i[22]                ; rx:rx_instance|\filldstmac:i[22]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:i[24]                ; rx:rx_instance|\filldstmac:i[24]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:i[26]                ; rx:rx_instance|\filldstmac:i[26]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:i[28]                ; rx:rx_instance|\filldstmac:i[28]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:i[29]                ; rx:rx_instance|\filldstmac:i[29]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:delay[6]             ; rx:rx_instance|\filldstmac:delay[6]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|\filldstmac:delay[12]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:delay[14]            ; rx:rx_instance|\filldstmac:delay[14]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:delay[22]            ; rx:rx_instance|\filldstmac:delay[22]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:delay[24]            ; rx:rx_instance|\filldstmac:delay[24]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:delay[26]            ; rx:rx_instance|\filldstmac:delay[26]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; rx:rx_instance|\filldstmac:delay[28]            ; rx:rx_instance|\filldstmac:delay[28]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.072      ;
; 0.808  ; rx:rx_instance|rxcounters:counters|FrameCnt[9]  ; rx:rx_instance|rxcounters:counters|FrameCnt[9]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.074      ;
; 0.810  ; rx:rx_instance|\filldstmac:i[1]                 ; rx:rx_instance|\filldstmac:i[1]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; rx:rx_instance|\filldstmac:i[3]                 ; rx:rx_instance|\filldstmac:i[3]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.076      ;
; 0.812  ; rx:rx_instance|\filldstmac:delay[7]             ; rx:rx_instance|\filldstmac:delay[7]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.078      ;
; 0.813  ; rx:rx_instance|\filldstmac:delay[23]            ; rx:rx_instance|\filldstmac:delay[23]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; rx:rx_instance|\filldstmac:delay[25]            ; rx:rx_instance|\filldstmac:delay[25]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; rx:rx_instance|\filldstmac:delay[27]            ; rx:rx_instance|\filldstmac:delay[27]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; rx:rx_instance|\filldstmac:delay[21]            ; rx:rx_instance|\filldstmac:delay[21]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.080      ;
; 0.817  ; rx:rx_instance|\filldstmac:delay[5]             ; rx:rx_instance|\filldstmac:delay[5]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.083      ;
; 0.817  ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|\filldstmac:delay[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.083      ;
; 0.817  ; rx:rx_instance|\filldstmac:delay[11]            ; rx:rx_instance|\filldstmac:delay[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.083      ;
; 0.831  ; rx:rx_instance|rxcounters:counters|IFGCnt[1]    ; rx:rx_instance|rxcounters:counters|IFGCnt[1]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.097      ;
; 0.837  ; rx:rx_instance|\filldstmac:i[7]                 ; rx:rx_instance|\filldstmac:i[7]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; rx:rx_instance|\filldstmac:i[18]                ; rx:rx_instance|\filldstmac:i[18]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; rx:rx_instance|\filldstmac:i[23]                ; rx:rx_instance|\filldstmac:i[23]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; rx:rx_instance|\filldstmac:i[25]                ; rx:rx_instance|\filldstmac:i[25]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; rx:rx_instance|\filldstmac:i[27]                ; rx:rx_instance|\filldstmac:i[27]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; rx:rx_instance|\filldstmac:delay[18]            ; rx:rx_instance|\filldstmac:delay[18]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; rx:rx_instance|rxcounters:counters|FrameCnt[1]  ; rx:rx_instance|rxcounters:counters|FrameCnt[1]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; rx:rx_instance|\filldstmac:i[20]                ; rx:rx_instance|\filldstmac:i[20]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; rx:rx_instance|\filldstmac:i[21]                ; rx:rx_instance|\filldstmac:i[21]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.105      ;
; 0.839  ; rx:rx_instance|\filldstmac:delay[20]            ; rx:rx_instance|\filldstmac:delay[20]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; rx:rx_instance|rxcounters:counters|IFGCnt[3]    ; rx:rx_instance|rxcounters:counters|IFGCnt[3]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; rx:rx_instance|\filldstmac:i[5]                 ; rx:rx_instance|\filldstmac:i[5]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; rx:rx_instance|\filldstmac:i[9]                 ; rx:rx_instance|\filldstmac:i[9]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; rx:rx_instance|\filldstmac:i[11]                ; rx:rx_instance|\filldstmac:i[11]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.108      ;
; 0.843  ; rx:rx_instance|\filldstmac:i[4]                 ; rx:rx_instance|\filldstmac:i[4]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.109      ;
; 0.843  ; rx:rx_instance|\filldstmac:delay[4]             ; rx:rx_instance|\filldstmac:delay[4]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.109      ;
; 0.846  ; rx:rx_instance|\filldstmac:i[2]                 ; rx:rx_instance|\filldstmac:i[2]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; rx:rx_instance|\filldstmac:delay[2]             ; rx:rx_instance|\filldstmac:delay[2]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.112      ;
; 0.849  ; rx:rx_instance|current_state.sfd                ; rx:rx_instance|IFGStart                         ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.115      ;
; 0.849  ; rx:rx_instance|rxcounters:counters|FrameCnt[3]  ; rx:rx_instance|rxcounters:counters|FrameCnt[3]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.115      ;
; 0.850  ; rx:rx_instance|rxcounters:counters|FrameCnt[4]  ; rx:rx_instance|rxcounters:counters|FrameCnt[4]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.116      ;
; 0.938  ; debounce:\generate_debouncers:2:deb1|result     ; rx:rx_instance|current_state.preamble           ; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.668      ; 1.872      ;
; 0.971  ; rx:rx_instance|rxcounters:counters|FrameCnt[0]  ; rx:rx_instance|rxcounters:counters|FrameCnt[0]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.237      ;
; 0.978  ; rx:rx_instance|rxcounters:counters|FrameCnt[5]  ; rx:rx_instance|rxcounters:counters|FrameCnt[5]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.244      ;
; 0.978  ; rx:rx_instance|rxcounters:counters|FrameCnt[8]  ; rx:rx_instance|rxcounters:counters|FrameCnt[8]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.244      ;
; 0.979  ; rx:rx_instance|rxcounters:counters|FrameCnt[6]  ; rx:rx_instance|rxcounters:counters|FrameCnt[6]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.245      ;
; 0.984  ; rx:rx_instance|rxcounters:counters|FrameCnt[10] ; rx:rx_instance|rxcounters:counters|FrameCnt[10] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.250      ;
; 1.009  ; rx:rx_instance|rxcounters:counters|FrameCnt[7]  ; rx:rx_instance|rxcounters:counters|FrameCnt[7]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.275      ;
; 1.015  ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.281      ;
; 1.019  ; rx:rx_instance|rxcounters:counters|FrameCnt[2]  ; rx:rx_instance|rxcounters:counters|FrameCnt[2]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.285      ;
; 1.061  ; rx:rx_instance|current_state.data1              ; rx:rx_instance|FrameStart                       ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.327      ;
; 1.067  ; debounce:\generate_debouncers:2:deb1|result     ; rx:rx_instance|current_state.data1              ; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.668      ; 2.001      ;
; 1.102  ; rx:rx_instance|current_state.sfd                ; rx:rx_instance|current_state.sfd                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.368      ;
; 1.177  ; rx:rx_instance|rxcounters:counters|IFGCnt[0]    ; rx:rx_instance|rxcounters:counters|IFGCnt[1]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.443      ;
; 1.178  ; rx:rx_instance|\filldstmac:i[15]                ; rx:rx_instance|\filldstmac:i[16]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.444      ;
; 1.178  ; rx:rx_instance|rxcounters:counters|IFGCnt[2]    ; rx:rx_instance|rxcounters:counters|IFGCnt[3]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.444      ;
; 1.183  ; rx:rx_instance|\filldstmac:delay[15]            ; rx:rx_instance|\filldstmac:delay[16]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.449      ;
; 1.184  ; rx:rx_instance|\filldstmac:delay[8]             ; rx:rx_instance|\filldstmac:delay[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.450      ;
; 1.185  ; rx:rx_instance|\filldstmac:delay[10]            ; rx:rx_instance|\filldstmac:delay[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.451      ;
; 1.188  ; rx:rx_instance|\filldstmac:delay[16]            ; rx:rx_instance|\filldstmac:delay[17]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.454      ;
; 1.188  ; rx:rx_instance|\filldstmac:i[16]                ; rx:rx_instance|\filldstmac:i[17]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.454      ;
; 1.188  ; rx:rx_instance|\filldstmac:i[0]                 ; rx:rx_instance|\filldstmac:i[1]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.454      ;
; 1.189  ; rx:rx_instance|\filldstmac:i[29]                ; rx:rx_instance|\filldstmac:i[30]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; rx:rx_instance|\filldstmac:delay[29]            ; rx:rx_instance|\filldstmac:delay[30]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 1.455      ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50_2'                                                                                                                                                              ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:2:deb1|result          ; debounce:\generate_debouncers:2:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; debounce:\generate_debouncers:3:deb1|result          ; debounce:\generate_debouncers:3:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.801      ;
; 0.539 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.805      ;
; 0.688 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.954      ;
; 0.854 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.120      ;
; 0.945 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.212      ;
; 0.977 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.244      ;
; 0.988 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.253      ;
; 0.999 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.264      ;
; 1.102 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.368      ;
; 1.104 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.370      ;
; 1.138 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.403      ;
; 1.149 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.414      ;
; 1.151 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.416      ;
; 1.167 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.432      ;
; 1.173 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.438      ;
; 1.229 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.496      ;
; 1.234 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.501      ;
; 1.241 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.507      ;
; 1.245 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.511      ;
; 1.245 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.511      ;
; 1.247 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.513      ;
; 1.247 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.513      ;
; 1.247 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.513      ;
; 1.251 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.002      ; 1.519      ;
; 1.258 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.525      ;
; 1.260 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.525      ;
; 1.264 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.529      ;
; 1.265 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.531      ;
; 1.267 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.533      ;
; 1.294 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.559      ;
; 1.300 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.565      ;
; 1.305 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.571      ;
; 1.368 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.634      ;
; 1.372 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.638      ;
; 1.372 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.638      ;
; 1.372 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.638      ;
; 1.373 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.639      ;
; 1.374 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.640      ;
; 1.374 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.640      ;
; 1.374 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.640      ;
; 1.374 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.640      ;
; 1.375 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.641      ;
; 1.400 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.667      ;
; 1.413 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.678      ;
; 1.419 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.684      ;
; 1.420 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.685      ;
; 1.421 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.686      ;
; 1.422 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.687      ;
; 1.514 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.780      ;
; 1.515 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.781      ;
; 1.516 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.782      ;
; 1.538 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.804      ;
; 1.539 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 1.804      ;
; 1.552 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.818      ;
; 1.564 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.831      ;
; 1.565 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.832      ;
; 1.565 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.832      ;
; 1.570 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.836      ;
; 1.574 ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.840      ;
; 1.578 ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.844      ;
; 1.611 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.877      ;
; 1.612 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.878      ;
; 1.612 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.878      ;
; 1.626 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.892      ;
; 1.632 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 1.898      ;
; 1.700 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.967      ;
; 1.704 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.971      ;
; 1.704 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.971      ;
; 1.706 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.973      ;
; 1.706 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.973      ;
; 1.706 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.973      ;
; 1.706 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.973      ;
; 1.707 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.974      ;
; 1.707 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 1.974      ;
; 1.752 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 2.019      ;
; 1.755 ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 2.021      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'ETH1_CLK'                                                                                                         ;
+--------+-----------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.498 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|low_rxd_intern[1] ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; -0.034     ; 1.500      ;
; -0.498 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|low_rxd_intern[0] ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; -0.034     ; 1.500      ;
; -0.475 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|run2              ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; -0.016     ; 1.495      ;
; -0.277 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[2] ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; -0.001     ; 1.312      ;
; -0.277 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[1] ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; -0.001     ; 1.312      ;
; -0.277 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[0] ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; -0.001     ; 1.312      ;
; -0.277 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[3] ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; -0.001     ; 1.312      ;
; -0.276 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern[1]     ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.312      ;
; -0.276 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|crs_intern        ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.312      ;
; -0.276 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern[0]     ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.312      ;
; -0.276 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|crs_intern2       ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.312      ;
; -0.276 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|run               ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.312      ;
; -0.276 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rx_clk            ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.312      ;
; -0.276 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern2[0]    ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.312      ;
; -0.276 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern2[1]    ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 1.312      ;
+--------+-----------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'RMII2MII:conv1|rx_clk'                                                                                                                                 ;
+--------+---------------------------------------------+---------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                               ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------+--------------+-----------------------+--------------+------------+------------+
; -0.125 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.preamble ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.668      ; 1.829      ;
; -0.125 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.sfd      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.668      ; 1.829      ;
; -0.125 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.data1    ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.668      ; 1.829      ;
; -0.125 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.idle     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.668      ; 1.829      ;
; -0.125 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|IFGStart               ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.668      ; 1.829      ;
; -0.125 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|FrameStart             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.668      ; 1.829      ;
; -0.125 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.drop     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.668      ; 1.829      ;
; -0.122 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[0]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.840      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[1]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[2]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[3]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[4]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[5]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[6]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[7]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[8]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[9]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[10]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[11]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[12]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[13]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[14]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.119 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[0]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.681      ; 1.836      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[15]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[16]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[17]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[18]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[19]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[20]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[21]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[22]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[23]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[24]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[25]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[26]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[27]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[28]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[29]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.109 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[30]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.679      ; 1.824      ;
; -0.104 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[14]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.667      ; 1.807      ;
; -0.104 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[15]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.667      ; 1.807      ;
; -0.104 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[13]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.667      ; 1.807      ;
; -0.104 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[12]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.667      ; 1.807      ;
; -0.100 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[27]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.667      ; 1.803      ;
; -0.100 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[26]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.667      ; 1.803      ;
; -0.100 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[25]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.667      ; 1.803      ;
; -0.100 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[24]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.667      ; 1.803      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[1]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[2]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[3]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[4]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[5]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[6]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[7]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[8]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[9]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[10]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[11]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[12]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[13]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[14]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.682      ; 1.809      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[15]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[16]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[17]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[18]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[19]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[20]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[21]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[22]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[23]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[24]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[25]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[26]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[27]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[28]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[29]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[30]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.680      ; 1.807      ;
; -0.060 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[6]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.673      ; 1.769      ;
; -0.060 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[0]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.673      ; 1.769      ;
; -0.060 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[7]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.673      ; 1.769      ;
; -0.060 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[5]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.673      ; 1.769      ;
; -0.060 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[4]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.673      ; 1.769      ;
; -0.060 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[3]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.673      ; 1.769      ;
; -0.060 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[2]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.673      ; 1.769      ;
; -0.060 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[1]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.673      ; 1.769      ;
; -0.043 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[10]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.672      ; 1.751      ;
; -0.043 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[8]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.672      ; 1.751      ;
; -0.043 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[11]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.672      ; 1.751      ;
; -0.043 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[9]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.672      ; 1.751      ;
; -0.040 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[32]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.676      ; 1.752      ;
; -0.040 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[21]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.676      ; 1.752      ;
; -0.040 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[35]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.676      ; 1.752      ;
; -0.040 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[34]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.676      ; 1.752      ;
; -0.040 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[33]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.676      ; 1.752      ;
; -0.040 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[23]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.676      ; 1.752      ;
; -0.040 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[22]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.676      ; 1.752      ;
; -0.040 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[20]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.676      ; 1.752      ;
; -0.036 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[16]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.676      ; 1.748      ;
; -0.036 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[39]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.676      ; 1.748      ;
; -0.036 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[38]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.676      ; 1.748      ;
+--------+---------------------------------------------+---------------------------------------+--------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'RMII2MII:conv1|rx_clk'                                                                                                                                ;
+-------+---------------------------------------------+--------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                              ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+--------------------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.382 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.data0   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.673      ; 1.321      ;
; 0.594 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[29]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.672      ; 1.532      ;
; 0.594 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[28]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.672      ; 1.532      ;
; 0.594 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[31]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.672      ; 1.532      ;
; 0.594 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[30]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.672      ; 1.532      ;
; 0.600 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[45]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.542      ;
; 0.600 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[44]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.542      ;
; 0.600 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[47]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.542      ;
; 0.600 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[46]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.542      ;
; 0.786 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[42]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.677      ; 1.729      ;
; 0.786 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[40]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.677      ; 1.729      ;
; 0.786 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[43]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.677      ; 1.729      ;
; 0.786 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[41]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.677      ; 1.729      ;
; 0.806 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[16]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.748      ;
; 0.806 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[39]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.748      ;
; 0.806 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[38]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.748      ;
; 0.806 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[37]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.748      ;
; 0.806 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[36]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.748      ;
; 0.806 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[19]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.748      ;
; 0.806 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[18]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.748      ;
; 0.806 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[17]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.748      ;
; 0.810 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[32]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.752      ;
; 0.810 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[21]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.752      ;
; 0.810 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[35]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.752      ;
; 0.810 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[34]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.752      ;
; 0.810 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[33]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.752      ;
; 0.810 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[23]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.752      ;
; 0.810 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[22]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.752      ;
; 0.810 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[20]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.676      ; 1.752      ;
; 0.813 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[10]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.672      ; 1.751      ;
; 0.813 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[8]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.672      ; 1.751      ;
; 0.813 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[11]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.672      ; 1.751      ;
; 0.813 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[9]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.672      ; 1.751      ;
; 0.830 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[6]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.673      ; 1.769      ;
; 0.830 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[0]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.673      ; 1.769      ;
; 0.830 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[7]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.673      ; 1.769      ;
; 0.830 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[5]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.673      ; 1.769      ;
; 0.830 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[4]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.673      ; 1.769      ;
; 0.830 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[3]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.673      ; 1.769      ;
; 0.830 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[2]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.673      ; 1.769      ;
; 0.830 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[1]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.673      ; 1.769      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[1]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[2]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[3]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[4]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[5]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[6]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[7]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[8]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[9]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[10] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[11] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[12] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[13] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[14] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.682      ; 1.809      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[15] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[16] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[17] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[18] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[19] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[20] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[21] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[22] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[23] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[24] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[25] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[26] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[27] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[28] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[29] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.861 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[30] ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.680      ; 1.807      ;
; 0.870 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[27]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.667      ; 1.803      ;
; 0.870 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[26]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.667      ; 1.803      ;
; 0.870 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[25]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.667      ; 1.803      ;
; 0.870 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[24]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.667      ; 1.803      ;
; 0.874 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[14]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.667      ; 1.807      ;
; 0.874 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[15]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.667      ; 1.807      ;
; 0.874 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[13]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.667      ; 1.807      ;
; 0.874 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[12]            ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.667      ; 1.807      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[15]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[16]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[17]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[18]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[19]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[20]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[21]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[22]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[23]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[24]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[25]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[26]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[27]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[28]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[29]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.879 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[30]     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.679      ; 1.824      ;
; 0.889 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[1]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.681      ; 1.836      ;
; 0.889 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[2]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.681      ; 1.836      ;
; 0.889 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[3]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.681      ; 1.836      ;
; 0.889 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[4]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.681      ; 1.836      ;
; 0.889 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[5]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.681      ; 1.836      ;
+-------+---------------------------------------------+--------------------------------------+--------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'ETH1_CLK'                                                                                                         ;
+-------+-----------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.046 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern[1]     ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.312      ;
; 1.046 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|crs_intern        ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.312      ;
; 1.046 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern[0]     ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.312      ;
; 1.046 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|crs_intern2       ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.312      ;
; 1.046 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|run               ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.312      ;
; 1.046 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rx_clk            ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.312      ;
; 1.046 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern2[0]    ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.312      ;
; 1.046 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern2[1]    ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 1.312      ;
; 1.047 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[2] ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; -0.001     ; 1.312      ;
; 1.047 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[1] ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; -0.001     ; 1.312      ;
; 1.047 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[0] ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; -0.001     ; 1.312      ;
; 1.047 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[3] ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; -0.001     ; 1.312      ;
; 1.245 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|run2              ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; -0.016     ; 1.495      ;
; 1.268 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|low_rxd_intern[1] ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; -0.034     ; 1.500      ;
; 1.268 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|low_rxd_intern[0] ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; -0.034     ; 1.500      ;
+-------+-----------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50_2'                                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50_2 ; Rise       ; iCLK_50_2                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|result          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|result          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|result          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|result          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[9]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[9]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|flipflops[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|flipflops[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|flipflops[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|flipflops[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|result|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|result|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[6]|clk       ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ETH1_CLK'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; ETH1_CLK ; Rise       ; ETH1_CLK                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|crs_intern        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|crs_intern        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|crs_intern2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|crs_intern2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|low_rxd_intern[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|low_rxd_intern[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|low_rxd_intern[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|low_rxd_intern[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|run               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|run               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|run2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|run2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rx_clk            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rx_clk            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|sreset            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|sreset            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; ETH1_CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; ETH1_CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|crs_intern2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|crs_intern2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|crs_intern|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|crs_intern|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|low_rxd_intern[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|low_rxd_intern[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|low_rxd_intern[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|low_rxd_intern[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|run2|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|run2|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|run|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|run|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|rx_clk|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|rx_clk|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|rxd_intern2[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|rxd_intern2[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|rxd_intern2[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|rxd_intern2[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|rxd_intern[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|rxd_intern[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|rxd_intern[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|rxd_intern[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|sreset|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|sreset|clk                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RMII2MII:conv1|rx_clk'                                                                    ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[32] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[32] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[33] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[33] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[34] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[34] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[35] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[35] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[36] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[36] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[37] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[37] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[38] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[38] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[39] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[39] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[40] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[40] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[41] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[41] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[42] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[42] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[43] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[43] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[44] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[44] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[45] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[45] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[46] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[46] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[47] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[47] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|FrameStart ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|FrameStart ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|IFGStart   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|IFGStart   ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ETH1_CRS    ; ETH1_CLK   ; 3.653 ; 3.653 ; Rise       ; ETH1_CLK        ;
; ETH1_RX[*]  ; ETH1_CLK   ; 3.653 ; 3.653 ; Rise       ; ETH1_CLK        ;
;  ETH1_RX[0] ; ETH1_CLK   ; 3.653 ; 3.653 ; Rise       ; ETH1_CLK        ;
;  ETH1_RX[1] ; ETH1_CLK   ; 3.455 ; 3.455 ; Rise       ; ETH1_CLK        ;
; iKEY[*]     ; iCLK_50_2  ; 4.763 ; 4.763 ; Rise       ; iCLK_50_2       ;
;  iKEY[2]    ; iCLK_50_2  ; 4.763 ; 4.763 ; Rise       ; iCLK_50_2       ;
;  iKEY[3]    ; iCLK_50_2  ; 3.286 ; 3.286 ; Rise       ; iCLK_50_2       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ETH1_CRS    ; ETH1_CLK   ; -3.423 ; -3.423 ; Rise       ; ETH1_CLK        ;
; ETH1_RX[*]  ; ETH1_CLK   ; -3.225 ; -3.225 ; Rise       ; ETH1_CLK        ;
;  ETH1_RX[0] ; ETH1_CLK   ; -3.423 ; -3.423 ; Rise       ; ETH1_CLK        ;
;  ETH1_RX[1] ; ETH1_CLK   ; -3.225 ; -3.225 ; Rise       ; ETH1_CLK        ;
; iKEY[*]     ; iCLK_50_2  ; -3.056 ; -3.056 ; Rise       ; iCLK_50_2       ;
;  iKEY[2]    ; iCLK_50_2  ; -4.533 ; -4.533 ; Rise       ; iCLK_50_2       ;
;  iKEY[3]    ; iCLK_50_2  ; -3.056 ; -3.056 ; Rise       ; iCLK_50_2       ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+--------+--------+------------+-----------------------+
; oLEDG[*]    ; ETH1_CLK              ; 12.293 ; 12.293 ; Rise       ; ETH1_CLK              ;
;  oLEDG[0]   ; ETH1_CLK              ; 12.293 ; 12.293 ; Rise       ; ETH1_CLK              ;
;  oLEDG[2]   ; ETH1_CLK              ; 12.016 ; 12.016 ; Rise       ; ETH1_CLK              ;
;  oLEDG[3]   ; ETH1_CLK              ; 11.780 ; 11.780 ; Rise       ; ETH1_CLK              ;
;  oLEDG[4]   ; ETH1_CLK              ; 11.614 ; 11.614 ; Rise       ; ETH1_CLK              ;
;  oLEDG[5]   ; ETH1_CLK              ; 11.811 ; 11.811 ; Rise       ; ETH1_CLK              ;
;  oLEDG[8]   ; ETH1_CLK              ; 10.992 ; 10.992 ; Rise       ; ETH1_CLK              ;
; oHEX0_D[*]  ; RMII2MII:conv1|rx_clk ; 10.813 ; 10.813 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[0] ; RMII2MII:conv1|rx_clk ; 10.813 ; 10.813 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[1] ; RMII2MII:conv1|rx_clk ; 10.431 ; 10.431 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[2] ; RMII2MII:conv1|rx_clk ; 9.667  ; 9.667  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[3] ; RMII2MII:conv1|rx_clk ; 10.114 ; 10.114 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[4] ; RMII2MII:conv1|rx_clk ; 10.122 ; 10.122 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[5] ; RMII2MII:conv1|rx_clk ; 9.971  ; 9.971  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[6] ; RMII2MII:conv1|rx_clk ; 10.062 ; 10.062 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX1_D[*]  ; RMII2MII:conv1|rx_clk ; 12.342 ; 12.342 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[0] ; RMII2MII:conv1|rx_clk ; 10.948 ; 10.948 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[1] ; RMII2MII:conv1|rx_clk ; 10.503 ; 10.503 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[2] ; RMII2MII:conv1|rx_clk ; 11.891 ; 11.891 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[3] ; RMII2MII:conv1|rx_clk ; 11.630 ; 11.630 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[4] ; RMII2MII:conv1|rx_clk ; 11.773 ; 11.773 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[5] ; RMII2MII:conv1|rx_clk ; 12.342 ; 12.342 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[6] ; RMII2MII:conv1|rx_clk ; 10.499 ; 10.499 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX2_D[*]  ; RMII2MII:conv1|rx_clk ; 14.111 ; 14.111 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[0] ; RMII2MII:conv1|rx_clk ; 10.575 ; 10.575 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[1] ; RMII2MII:conv1|rx_clk ; 10.415 ; 10.415 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[2] ; RMII2MII:conv1|rx_clk ; 10.401 ; 10.401 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[3] ; RMII2MII:conv1|rx_clk ; 10.639 ; 10.639 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[4] ; RMII2MII:conv1|rx_clk ; 12.762 ; 12.762 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[5] ; RMII2MII:conv1|rx_clk ; 13.870 ; 13.870 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[6] ; RMII2MII:conv1|rx_clk ; 14.111 ; 14.111 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX3_D[*]  ; RMII2MII:conv1|rx_clk ; 10.828 ; 10.828 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[0] ; RMII2MII:conv1|rx_clk ; 10.068 ; 10.068 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[1] ; RMII2MII:conv1|rx_clk ; 9.744  ; 9.744  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[2] ; RMII2MII:conv1|rx_clk ; 10.439 ; 10.439 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[3] ; RMII2MII:conv1|rx_clk ; 10.455 ; 10.455 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[4] ; RMII2MII:conv1|rx_clk ; 10.379 ; 10.379 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[5] ; RMII2MII:conv1|rx_clk ; 10.828 ; 10.828 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[6] ; RMII2MII:conv1|rx_clk ; 9.374  ; 9.374  ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX4_D[*]  ; RMII2MII:conv1|rx_clk ; 10.917 ; 10.917 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[0] ; RMII2MII:conv1|rx_clk ; 9.759  ; 9.759  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[1] ; RMII2MII:conv1|rx_clk ; 9.958  ; 9.958  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[2] ; RMII2MII:conv1|rx_clk ; 10.209 ; 10.209 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[3] ; RMII2MII:conv1|rx_clk ; 9.421  ; 9.421  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[4] ; RMII2MII:conv1|rx_clk ; 10.917 ; 10.917 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[5] ; RMII2MII:conv1|rx_clk ; 10.432 ; 10.432 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[6] ; RMII2MII:conv1|rx_clk ; 10.234 ; 10.234 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX5_D[*]  ; RMII2MII:conv1|rx_clk ; 11.338 ; 11.338 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[0] ; RMII2MII:conv1|rx_clk ; 9.971  ; 9.971  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[1] ; RMII2MII:conv1|rx_clk ; 10.112 ; 10.112 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[2] ; RMII2MII:conv1|rx_clk ; 9.601  ; 9.601  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[3] ; RMII2MII:conv1|rx_clk ; 11.338 ; 11.338 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[4] ; RMII2MII:conv1|rx_clk ; 10.283 ; 10.283 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[5] ; RMII2MII:conv1|rx_clk ; 10.885 ; 10.885 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[6] ; RMII2MII:conv1|rx_clk ; 10.479 ; 10.479 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX6_D[*]  ; RMII2MII:conv1|rx_clk ; 11.694 ; 11.694 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[0] ; RMII2MII:conv1|rx_clk ; 11.455 ; 11.455 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[1] ; RMII2MII:conv1|rx_clk ; 11.147 ; 11.147 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[2] ; RMII2MII:conv1|rx_clk ; 11.694 ; 11.694 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[3] ; RMII2MII:conv1|rx_clk ; 11.685 ; 11.685 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[4] ; RMII2MII:conv1|rx_clk ; 11.480 ; 11.480 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[5] ; RMII2MII:conv1|rx_clk ; 11.472 ; 11.472 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[6] ; RMII2MII:conv1|rx_clk ; 11.463 ; 11.463 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX7_D[*]  ; RMII2MII:conv1|rx_clk ; 11.760 ; 11.760 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[0] ; RMII2MII:conv1|rx_clk ; 11.377 ; 11.377 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[1] ; RMII2MII:conv1|rx_clk ; 11.135 ; 11.135 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[2] ; RMII2MII:conv1|rx_clk ; 11.130 ; 11.130 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[3] ; RMII2MII:conv1|rx_clk ; 11.441 ; 11.441 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[4] ; RMII2MII:conv1|rx_clk ; 11.399 ; 11.399 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[5] ; RMII2MII:conv1|rx_clk ; 11.760 ; 11.760 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[6] ; RMII2MII:conv1|rx_clk ; 11.456 ; 11.456 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDG[*]    ; RMII2MII:conv1|rx_clk ; 14.179 ; 14.179 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[0]   ; RMII2MII:conv1|rx_clk ; 11.075 ; 11.075 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[2]   ; RMII2MII:conv1|rx_clk ; 11.710 ; 11.710 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[3]   ; RMII2MII:conv1|rx_clk ; 10.391 ; 10.391 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[4]   ; RMII2MII:conv1|rx_clk ; 11.421 ; 11.421 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[5]   ; RMII2MII:conv1|rx_clk ; 11.631 ; 11.631 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[6]   ; RMII2MII:conv1|rx_clk ; 14.179 ; 14.179 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDR[*]    ; RMII2MII:conv1|rx_clk ; 11.612 ; 11.612 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[0]   ; RMII2MII:conv1|rx_clk ; 9.247  ; 9.247  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[2]   ; RMII2MII:conv1|rx_clk ; 10.439 ; 10.439 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[3]   ; RMII2MII:conv1|rx_clk ; 9.585  ; 9.585  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[4]   ; RMII2MII:conv1|rx_clk ; 9.456  ; 9.456  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[5]   ; RMII2MII:conv1|rx_clk ; 9.454  ; 9.454  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[12]  ; RMII2MII:conv1|rx_clk ; 5.134  ;        ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[14]  ; RMII2MII:conv1|rx_clk ; 11.497 ; 11.497 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[15]  ; RMII2MII:conv1|rx_clk ; 11.503 ; 11.503 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[16]  ; RMII2MII:conv1|rx_clk ; 11.612 ; 11.612 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[17]  ; RMII2MII:conv1|rx_clk ; 10.612 ; 10.612 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDR[*]    ; RMII2MII:conv1|rx_clk ;        ; 5.134  ; Fall       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[12]  ; RMII2MII:conv1|rx_clk ;        ; 5.134  ; Fall       ; RMII2MII:conv1|rx_clk ;
; oLEDG[*]    ; iCLK_50_2             ; 10.933 ; 10.933 ; Rise       ; iCLK_50_2             ;
;  oLEDG[0]   ; iCLK_50_2             ; 10.933 ; 10.933 ; Rise       ; iCLK_50_2             ;
;  oLEDG[2]   ; iCLK_50_2             ; 10.283 ; 10.283 ; Rise       ; iCLK_50_2             ;
;  oLEDG[3]   ; iCLK_50_2             ; 9.972  ; 9.972  ; Rise       ; iCLK_50_2             ;
;  oLEDG[4]   ; iCLK_50_2             ; 10.076 ; 10.076 ; Rise       ; iCLK_50_2             ;
;  oLEDG[5]   ; iCLK_50_2             ; 10.012 ; 10.012 ; Rise       ; iCLK_50_2             ;
; oLEDR[*]    ; iCLK_50_2             ; 11.116 ; 11.116 ; Rise       ; iCLK_50_2             ;
;  oLEDR[11]  ; iCLK_50_2             ; 11.116 ; 11.116 ; Rise       ; iCLK_50_2             ;
+-------------+-----------------------+--------+--------+------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+--------+--------+------------+-----------------------+
; oLEDG[*]    ; ETH1_CLK              ; 10.525 ; 10.525 ; Rise       ; ETH1_CLK              ;
;  oLEDG[0]   ; ETH1_CLK              ; 12.008 ; 12.008 ; Rise       ; ETH1_CLK              ;
;  oLEDG[2]   ; ETH1_CLK              ; 11.549 ; 11.549 ; Rise       ; ETH1_CLK              ;
;  oLEDG[3]   ; ETH1_CLK              ; 11.238 ; 11.238 ; Rise       ; ETH1_CLK              ;
;  oLEDG[4]   ; ETH1_CLK              ; 11.329 ; 11.329 ; Rise       ; ETH1_CLK              ;
;  oLEDG[5]   ; ETH1_CLK              ; 11.135 ; 11.135 ; Rise       ; ETH1_CLK              ;
;  oLEDG[8]   ; ETH1_CLK              ; 10.525 ; 10.525 ; Rise       ; ETH1_CLK              ;
; oHEX0_D[*]  ; RMII2MII:conv1|rx_clk ; 9.325  ; 9.325  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[0] ; RMII2MII:conv1|rx_clk ; 10.470 ; 10.470 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[1] ; RMII2MII:conv1|rx_clk ; 10.090 ; 10.090 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[2] ; RMII2MII:conv1|rx_clk ; 9.325  ; 9.325  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[3] ; RMII2MII:conv1|rx_clk ; 9.772  ; 9.772  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[4] ; RMII2MII:conv1|rx_clk ; 9.783  ; 9.783  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[5] ; RMII2MII:conv1|rx_clk ; 9.632  ; 9.632  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[6] ; RMII2MII:conv1|rx_clk ; 9.717  ; 9.717  ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX1_D[*]  ; RMII2MII:conv1|rx_clk ; 10.164 ; 10.164 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[0] ; RMII2MII:conv1|rx_clk ; 10.633 ; 10.633 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[1] ; RMII2MII:conv1|rx_clk ; 10.167 ; 10.167 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[2] ; RMII2MII:conv1|rx_clk ; 11.557 ; 11.557 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[3] ; RMII2MII:conv1|rx_clk ; 11.298 ; 11.298 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[4] ; RMII2MII:conv1|rx_clk ; 11.436 ; 11.436 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[5] ; RMII2MII:conv1|rx_clk ; 12.004 ; 12.004 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[6] ; RMII2MII:conv1|rx_clk ; 10.164 ; 10.164 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX2_D[*]  ; RMII2MII:conv1|rx_clk ; 10.116 ; 10.116 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[0] ; RMII2MII:conv1|rx_clk ; 10.316 ; 10.316 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[1] ; RMII2MII:conv1|rx_clk ; 10.123 ; 10.123 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[2] ; RMII2MII:conv1|rx_clk ; 10.116 ; 10.116 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[3] ; RMII2MII:conv1|rx_clk ; 10.348 ; 10.348 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[4] ; RMII2MII:conv1|rx_clk ; 12.471 ; 12.471 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[5] ; RMII2MII:conv1|rx_clk ; 13.583 ; 13.583 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[6] ; RMII2MII:conv1|rx_clk ; 13.823 ; 13.823 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX3_D[*]  ; RMII2MII:conv1|rx_clk ; 8.986  ; 8.986  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[0] ; RMII2MII:conv1|rx_clk ; 9.688  ; 9.688  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[1] ; RMII2MII:conv1|rx_clk ; 9.375  ; 9.375  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[2] ; RMII2MII:conv1|rx_clk ; 10.070 ; 10.070 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[3] ; RMII2MII:conv1|rx_clk ; 10.074 ; 10.074 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[4] ; RMII2MII:conv1|rx_clk ; 9.997  ; 9.997  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[5] ; RMII2MII:conv1|rx_clk ; 10.482 ; 10.482 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[6] ; RMII2MII:conv1|rx_clk ; 8.986  ; 8.986  ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX4_D[*]  ; RMII2MII:conv1|rx_clk ; 8.972  ; 8.972  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[0] ; RMII2MII:conv1|rx_clk ; 9.061  ; 9.061  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[1] ; RMII2MII:conv1|rx_clk ; 9.260  ; 9.260  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[2] ; RMII2MII:conv1|rx_clk ; 9.797  ; 9.797  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[3] ; RMII2MII:conv1|rx_clk ; 8.972  ; 8.972  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[4] ; RMII2MII:conv1|rx_clk ; 10.274 ; 10.274 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[5] ; RMII2MII:conv1|rx_clk ; 10.058 ; 10.058 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[6] ; RMII2MII:conv1|rx_clk ; 9.374  ; 9.374  ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX5_D[*]  ; RMII2MII:conv1|rx_clk ; 9.159  ; 9.159  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[0] ; RMII2MII:conv1|rx_clk ; 9.658  ; 9.658  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[1] ; RMII2MII:conv1|rx_clk ; 9.561  ; 9.561  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[2] ; RMII2MII:conv1|rx_clk ; 9.159  ; 9.159  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[3] ; RMII2MII:conv1|rx_clk ; 10.618 ; 10.618 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[4] ; RMII2MII:conv1|rx_clk ; 9.733  ; 9.733  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[5] ; RMII2MII:conv1|rx_clk ; 10.160 ; 10.160 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[6] ; RMII2MII:conv1|rx_clk ; 10.017 ; 10.017 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX6_D[*]  ; RMII2MII:conv1|rx_clk ; 9.970  ; 9.970  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[0] ; RMII2MII:conv1|rx_clk ; 10.281 ; 10.281 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[1] ; RMII2MII:conv1|rx_clk ; 9.970  ; 9.970  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[2] ; RMII2MII:conv1|rx_clk ; 10.544 ; 10.544 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[3] ; RMII2MII:conv1|rx_clk ; 10.509 ; 10.509 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[4] ; RMII2MII:conv1|rx_clk ; 10.303 ; 10.303 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[5] ; RMII2MII:conv1|rx_clk ; 10.293 ; 10.293 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[6] ; RMII2MII:conv1|rx_clk ; 10.282 ; 10.282 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX7_D[*]  ; RMII2MII:conv1|rx_clk ; 10.201 ; 10.201 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[0] ; RMII2MII:conv1|rx_clk ; 10.493 ; 10.493 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[1] ; RMII2MII:conv1|rx_clk ; 10.220 ; 10.220 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[2] ; RMII2MII:conv1|rx_clk ; 10.201 ; 10.201 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[3] ; RMII2MII:conv1|rx_clk ; 10.524 ; 10.524 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[4] ; RMII2MII:conv1|rx_clk ; 10.513 ; 10.513 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[5] ; RMII2MII:conv1|rx_clk ; 10.848 ; 10.848 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[6] ; RMII2MII:conv1|rx_clk ; 10.537 ; 10.537 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDG[*]    ; RMII2MII:conv1|rx_clk ; 10.281 ; 10.281 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[0]   ; RMII2MII:conv1|rx_clk ; 11.075 ; 11.075 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[2]   ; RMII2MII:conv1|rx_clk ; 10.310 ; 10.310 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[3]   ; RMII2MII:conv1|rx_clk ; 10.281 ; 10.281 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[4]   ; RMII2MII:conv1|rx_clk ; 10.573 ; 10.573 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[5]   ; RMII2MII:conv1|rx_clk ; 10.767 ; 10.767 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[6]   ; RMII2MII:conv1|rx_clk ; 10.541 ; 10.541 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDR[*]    ; RMII2MII:conv1|rx_clk ; 5.134  ; 9.247  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[0]   ; RMII2MII:conv1|rx_clk ; 9.247  ; 9.247  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[2]   ; RMII2MII:conv1|rx_clk ; 9.526  ; 9.526  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[3]   ; RMII2MII:conv1|rx_clk ; 9.585  ; 9.585  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[4]   ; RMII2MII:conv1|rx_clk ; 9.456  ; 9.456  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[5]   ; RMII2MII:conv1|rx_clk ; 9.454  ; 9.454  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[12]  ; RMII2MII:conv1|rx_clk ; 5.134  ;        ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[14]  ; RMII2MII:conv1|rx_clk ; 9.819  ; 9.819  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[15]  ; RMII2MII:conv1|rx_clk ; 9.824  ; 9.824  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[16]  ; RMII2MII:conv1|rx_clk ; 10.378 ; 10.378 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[17]  ; RMII2MII:conv1|rx_clk ; 9.955  ; 9.955  ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDR[*]    ; RMII2MII:conv1|rx_clk ;        ; 5.134  ; Fall       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[12]  ; RMII2MII:conv1|rx_clk ;        ; 5.134  ; Fall       ; RMII2MII:conv1|rx_clk ;
; oLEDG[*]    ; iCLK_50_2             ; 9.865  ; 9.865  ; Rise       ; iCLK_50_2             ;
;  oLEDG[0]   ; iCLK_50_2             ; 10.933 ; 10.933 ; Rise       ; iCLK_50_2             ;
;  oLEDG[2]   ; iCLK_50_2             ; 9.865  ; 9.865  ; Rise       ; iCLK_50_2             ;
;  oLEDG[3]   ; iCLK_50_2             ; 9.972  ; 9.972  ; Rise       ; iCLK_50_2             ;
;  oLEDG[4]   ; iCLK_50_2             ; 10.076 ; 10.076 ; Rise       ; iCLK_50_2             ;
;  oLEDG[5]   ; iCLK_50_2             ; 10.012 ; 10.012 ; Rise       ; iCLK_50_2             ;
; oLEDR[*]    ; iCLK_50_2             ; 11.116 ; 11.116 ; Rise       ; iCLK_50_2             ;
;  oLEDR[11]  ; iCLK_50_2             ; 11.116 ; 11.116 ; Rise       ; iCLK_50_2             ;
+-------------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------+
; Fast Model Setup Summary                       ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; RMII2MII:conv1|rx_clk ; -1.325 ; -128.657      ;
; iCLK_50_2             ; -0.242 ; -1.930        ;
; ETH1_CLK              ; 0.168  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Fast Model Hold Summary                        ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; ETH1_CLK              ; -2.199 ; -15.827       ;
; RMII2MII:conv1|rx_clk ; -0.053 ; -0.053        ;
; iCLK_50_2             ; 0.215  ; 0.000         ;
+-----------------------+--------+---------------+


+-----------------------------------------------+
; Fast Model Recovery Summary                   ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; ETH1_CLK              ; 0.188 ; 0.000         ;
; RMII2MII:conv1|rx_clk ; 0.357 ; 0.000         ;
+-----------------------+-------+---------------+


+-----------------------------------------------+
; Fast Model Removal Summary                    ;
+-----------------------+-------+---------------+
; Clock                 ; Slack ; End Point TNS ;
+-----------------------+-------+---------------+
; RMII2MII:conv1|rx_clk ; 0.287 ; 0.000         ;
; ETH1_CLK              ; 0.588 ; 0.000         ;
+-----------------------+-------+---------------+


+------------------------------------------------+
; Fast Model Minimum Pulse Width Summary         ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; iCLK_50_2             ; -1.380 ; -29.380       ;
; ETH1_CLK              ; -1.222 ; -17.222       ;
; RMII2MII:conv1|rx_clk ; -0.500 ; -135.000      ;
+-----------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RMII2MII:conv1|rx_clk'                                                                                                                                                ;
+--------+-------------------------------------------------+--------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                              ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+--------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.325 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[10]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.347      ;
; -1.325 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[8]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.347      ;
; -1.325 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.347      ;
; -1.325 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.347      ;
; -1.297 ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|DstMac[10]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.319      ;
; -1.297 ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|DstMac[8]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.319      ;
; -1.297 ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|DstMac[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.319      ;
; -1.297 ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|DstMac[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.319      ;
; -1.286 ; rx:rx_instance|\filldstmac:delay[13]            ; rx:rx_instance|DstMac[10]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.308      ;
; -1.286 ; rx:rx_instance|\filldstmac:delay[13]            ; rx:rx_instance|DstMac[8]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.308      ;
; -1.286 ; rx:rx_instance|\filldstmac:delay[13]            ; rx:rx_instance|DstMac[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.308      ;
; -1.286 ; rx:rx_instance|\filldstmac:delay[13]            ; rx:rx_instance|DstMac[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.308      ;
; -1.279 ; rx:rx_instance|\filldstmac:delay[4]             ; rx:rx_instance|DstMac[10]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.301      ;
; -1.279 ; rx:rx_instance|\filldstmac:delay[4]             ; rx:rx_instance|DstMac[8]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.301      ;
; -1.279 ; rx:rx_instance|\filldstmac:delay[4]             ; rx:rx_instance|DstMac[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.301      ;
; -1.279 ; rx:rx_instance|\filldstmac:delay[4]             ; rx:rx_instance|DstMac[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.301      ;
; -1.266 ; rx:rx_instance|\filldstmac:delay[24]            ; rx:rx_instance|DstMac[10]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 2.290      ;
; -1.266 ; rx:rx_instance|\filldstmac:delay[24]            ; rx:rx_instance|DstMac[8]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 2.290      ;
; -1.266 ; rx:rx_instance|\filldstmac:delay[24]            ; rx:rx_instance|DstMac[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 2.290      ;
; -1.266 ; rx:rx_instance|\filldstmac:delay[24]            ; rx:rx_instance|DstMac[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 2.290      ;
; -1.265 ; rx:rx_instance|\filldstmac:delay[6]             ; rx:rx_instance|DstMac[10]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.287      ;
; -1.265 ; rx:rx_instance|\filldstmac:delay[6]             ; rx:rx_instance|DstMac[8]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.287      ;
; -1.265 ; rx:rx_instance|\filldstmac:delay[6]             ; rx:rx_instance|DstMac[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.287      ;
; -1.265 ; rx:rx_instance|\filldstmac:delay[6]             ; rx:rx_instance|DstMac[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.287      ;
; -1.249 ; rx:rx_instance|\filldstmac:delay[25]            ; rx:rx_instance|DstMac[10]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 2.273      ;
; -1.249 ; rx:rx_instance|\filldstmac:delay[25]            ; rx:rx_instance|DstMac[8]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 2.273      ;
; -1.249 ; rx:rx_instance|\filldstmac:delay[25]            ; rx:rx_instance|DstMac[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 2.273      ;
; -1.249 ; rx:rx_instance|\filldstmac:delay[25]            ; rx:rx_instance|DstMac[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 2.273      ;
; -1.237 ; rx:rx_instance|\filldstmac:delay[11]            ; rx:rx_instance|DstMac[10]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.259      ;
; -1.237 ; rx:rx_instance|\filldstmac:delay[11]            ; rx:rx_instance|DstMac[8]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.259      ;
; -1.237 ; rx:rx_instance|\filldstmac:delay[11]            ; rx:rx_instance|DstMac[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.259      ;
; -1.237 ; rx:rx_instance|\filldstmac:delay[11]            ; rx:rx_instance|DstMac[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.259      ;
; -1.235 ; rx:rx_instance|\filldstmac:delay[27]            ; rx:rx_instance|DstMac[10]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 2.259      ;
; -1.235 ; rx:rx_instance|\filldstmac:delay[27]            ; rx:rx_instance|DstMac[8]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 2.259      ;
; -1.235 ; rx:rx_instance|\filldstmac:delay[27]            ; rx:rx_instance|DstMac[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 2.259      ;
; -1.235 ; rx:rx_instance|\filldstmac:delay[27]            ; rx:rx_instance|DstMac[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.008     ; 2.259      ;
; -1.228 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[14]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.246      ;
; -1.228 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[15]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.246      ;
; -1.228 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[13]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.246      ;
; -1.228 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[12]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.246      ;
; -1.220 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[32]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 2.246      ;
; -1.220 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[35]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 2.246      ;
; -1.220 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[34]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 2.246      ;
; -1.220 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[33]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 2.246      ;
; -1.217 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[21]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 2.243      ;
; -1.217 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[23]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 2.243      ;
; -1.217 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[22]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 2.243      ;
; -1.217 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[20]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 2.243      ;
; -1.215 ; rx:rx_instance|\filldstmac:delay[8]             ; rx:rx_instance|DstMac[10]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.237      ;
; -1.215 ; rx:rx_instance|\filldstmac:delay[8]             ; rx:rx_instance|DstMac[8]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.237      ;
; -1.215 ; rx:rx_instance|\filldstmac:delay[8]             ; rx:rx_instance|DstMac[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.237      ;
; -1.215 ; rx:rx_instance|\filldstmac:delay[8]             ; rx:rx_instance|DstMac[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.237      ;
; -1.214 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[0]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 2.237      ;
; -1.214 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[3]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 2.237      ;
; -1.214 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[2]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 2.237      ;
; -1.214 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[1]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 2.237      ;
; -1.212 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[6]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 2.235      ;
; -1.212 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[7]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 2.235      ;
; -1.212 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[5]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 2.235      ;
; -1.212 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[4]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.009     ; 2.235      ;
; -1.203 ; rx:rx_instance|\filldstmac:i[12]                ; rx:rx_instance|DstMac[14]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.221      ;
; -1.203 ; rx:rx_instance|\filldstmac:i[12]                ; rx:rx_instance|DstMac[15]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.221      ;
; -1.203 ; rx:rx_instance|\filldstmac:i[12]                ; rx:rx_instance|DstMac[13]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.221      ;
; -1.203 ; rx:rx_instance|\filldstmac:i[12]                ; rx:rx_instance|DstMac[12]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.221      ;
; -1.202 ; rx:rx_instance|\filldstmac:i[21]                ; rx:rx_instance|DstMac[14]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.012     ; 2.222      ;
; -1.202 ; rx:rx_instance|\filldstmac:i[21]                ; rx:rx_instance|DstMac[15]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.012     ; 2.222      ;
; -1.202 ; rx:rx_instance|\filldstmac:i[21]                ; rx:rx_instance|DstMac[13]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.012     ; 2.222      ;
; -1.202 ; rx:rx_instance|\filldstmac:i[21]                ; rx:rx_instance|DstMac[12]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.012     ; 2.222      ;
; -1.200 ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|DstMac[14]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.218      ;
; -1.200 ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|DstMac[15]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.218      ;
; -1.200 ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|DstMac[13]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.218      ;
; -1.200 ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|DstMac[12]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.218      ;
; -1.199 ; rx:rx_instance|\filldstmac:i[8]                 ; rx:rx_instance|DstMac[14]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.217      ;
; -1.199 ; rx:rx_instance|\filldstmac:i[8]                 ; rx:rx_instance|DstMac[15]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.217      ;
; -1.199 ; rx:rx_instance|\filldstmac:i[8]                 ; rx:rx_instance|DstMac[13]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.217      ;
; -1.199 ; rx:rx_instance|\filldstmac:i[8]                 ; rx:rx_instance|DstMac[12]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.014     ; 2.217      ;
; -1.198 ; rx:rx_instance|\filldstmac:delay[7]             ; rx:rx_instance|DstMac[10]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.220      ;
; -1.198 ; rx:rx_instance|\filldstmac:delay[7]             ; rx:rx_instance|DstMac[8]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.220      ;
; -1.198 ; rx:rx_instance|\filldstmac:delay[7]             ; rx:rx_instance|DstMac[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.220      ;
; -1.198 ; rx:rx_instance|\filldstmac:delay[7]             ; rx:rx_instance|DstMac[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.010     ; 2.220      ;
; -1.197 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[45]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.005     ; 2.224      ;
; -1.197 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[44]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.005     ; 2.224      ;
; -1.197 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[47]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.005     ; 2.224      ;
; -1.197 ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|DstMac[46]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.005     ; 2.224      ;
; -1.192 ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|DstMac[32]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 2.218      ;
; -1.192 ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|DstMac[35]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 2.218      ;
; -1.192 ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|DstMac[34]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 2.218      ;
; -1.192 ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|DstMac[33]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; -0.006     ; 2.218      ;
; -1.189 ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|\filldstmac:delay[1]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.003      ; 2.224      ;
; -1.189 ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|\filldstmac:delay[2]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.003      ; 2.224      ;
; -1.189 ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|\filldstmac:delay[3]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.003      ; 2.224      ;
; -1.189 ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|\filldstmac:delay[4]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.003      ; 2.224      ;
; -1.189 ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|\filldstmac:delay[5]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.003      ; 2.224      ;
; -1.189 ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|\filldstmac:delay[6]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.003      ; 2.224      ;
; -1.189 ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|\filldstmac:delay[7]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.003      ; 2.224      ;
; -1.189 ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|\filldstmac:delay[8]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.003      ; 2.224      ;
; -1.189 ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|\filldstmac:delay[9]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.003      ; 2.224      ;
; -1.189 ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|\filldstmac:delay[10] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.003      ; 2.224      ;
; -1.189 ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|\filldstmac:delay[11] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.003      ; 2.224      ;
; -1.189 ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|\filldstmac:delay[12] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.003      ; 2.224      ;
+--------+-------------------------------------------------+--------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50_2'                                                                                                                                                              ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.242 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.275      ;
; -0.238 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.269      ;
; -0.238 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.270      ;
; -0.234 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.266      ;
; -0.216 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.247      ;
; -0.216 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.249      ;
; -0.213 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.244      ;
; -0.212 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.244      ;
; -0.202 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.234      ;
; -0.199 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.231      ;
; -0.195 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.226      ;
; -0.193 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.225      ;
; -0.191 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.222      ;
; -0.178 ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.209      ;
; -0.173 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.206      ;
; -0.173 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.205      ;
; -0.171 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.203      ;
; -0.170 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.203      ;
; -0.166 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.198      ;
; -0.159 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.190      ;
; -0.156 ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.187      ;
; -0.144 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.177      ;
; -0.139 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.171      ;
; -0.139 ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.172      ;
; -0.139 ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.170      ;
; -0.135 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.166      ;
; -0.133 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.165      ;
; -0.130 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.162      ;
; -0.130 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.162      ;
; -0.129 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.162      ;
; -0.126 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.157      ;
; -0.124 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.157      ;
; -0.122 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.154      ;
; -0.120 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.152      ;
; -0.119 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.151      ;
; -0.117 ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.148      ;
; -0.115 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.146      ;
; -0.113 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.145      ;
; -0.108 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.140      ;
; -0.101 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.134      ;
; -0.101 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.132      ;
; -0.099 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.130      ;
; -0.098 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.131      ;
; -0.096 ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.128      ;
; -0.095 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.127      ;
; -0.093 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.125      ;
; -0.091 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.124      ;
; -0.088 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.121      ;
; -0.084 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.116      ;
; -0.081 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.113      ;
; -0.079 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.110      ;
; -0.078 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.110      ;
; -0.074 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.105      ;
; -0.073 ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.105      ;
; -0.070 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.102      ;
; -0.070 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.102      ;
; -0.067 ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.100      ;
; -0.066 ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.097      ;
; -0.055 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.088      ;
; -0.054 ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.085      ;
; -0.052 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.084      ;
; -0.051 ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.084      ;
; -0.050 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.082      ;
; -0.050 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.083      ;
; -0.038 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.069      ;
; -0.036 ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.068      ;
; -0.035 ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.067      ;
; -0.034 ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.066      ;
; -0.032 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.064      ;
; -0.032 ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.063      ;
; -0.028 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.059      ;
; -0.027 ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.058      ;
; -0.021 ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.054      ;
; -0.019 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.050      ;
; -0.014 ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.047      ;
; -0.012 ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.043      ;
; 0.004  ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.028      ;
; 0.005  ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.027      ;
; 0.008  ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.023      ;
; 0.009  ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.024      ;
; 0.010  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.021      ;
; 0.017  ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; -0.001     ; 1.014      ;
; 0.021  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.012      ;
; 0.021  ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.012      ;
; 0.024  ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.009      ;
; 0.024  ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.009      ;
; 0.029  ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.003      ;
; 0.030  ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.002      ;
; 0.032  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 1.000      ;
; 0.032  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.001      ;
; 0.033  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.000      ;
; 0.033  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.000      ;
; 0.033  ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 1.000      ;
; 0.034  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 0.999      ;
; 0.034  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 0.999      ;
; 0.035  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 0.998      ;
; 0.044  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 0.988      ;
; 0.047  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.000      ; 0.985      ;
; 0.050  ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 1.000        ; 0.001      ; 0.983      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ETH1_CLK'                                                                                                                                          ;
+-------+---------------------------------------------+----------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                          ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+----------------------------------+-----------------------+-------------+--------------+------------+------------+
; 0.168 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[2] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.864      ;
; 0.168 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[1] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.864      ;
; 0.168 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[0] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.864      ;
; 0.168 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[3] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.864      ;
; 0.203 ; RMII2MII:conv1|rxd_intern[0]                ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.829      ;
; 0.236 ; RMII2MII:conv1|rxd_intern[1]                ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.796      ;
; 0.251 ; RMII2MII:conv1|crs_intern                   ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.781      ;
; 0.334 ; RMII2MII:conv1|rxd_intern[0]                ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.698      ;
; 0.338 ; RMII2MII:conv1|rxd_intern[1]                ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.694      ;
; 0.346 ; RMII2MII:conv1|crs_intern                   ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.686      ;
; 0.366 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.666      ;
; 0.430 ; RMII2MII:conv1|rxd_intern2[0]               ; RMII2MII:conv1|low_rxd_intern[0] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; -0.018     ; 0.584      ;
; 0.449 ; RMII2MII:conv1|rxd_intern2[1]               ; RMII2MII:conv1|out_rxd_intern[3] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.583      ;
; 0.453 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|run2              ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; -0.009     ; 0.570      ;
; 0.453 ; RMII2MII:conv1|rxd_intern[0]                ; RMII2MII:conv1|rxd_intern2[0]    ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.579      ;
; 0.459 ; RMII2MII:conv1|run                          ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.573      ;
; 0.469 ; RMII2MII:conv1|rxd_intern[1]                ; RMII2MII:conv1|rxd_intern2[1]    ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.563      ;
; 0.499 ; RMII2MII:conv1|rxd_intern2[0]               ; RMII2MII:conv1|out_rxd_intern[2] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.533      ;
; 0.503 ; RMII2MII:conv1|crs_intern2                  ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.529      ;
; 0.531 ; RMII2MII:conv1|rxd_intern2[1]               ; RMII2MII:conv1|low_rxd_intern[1] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; -0.018     ; 0.483      ;
; 0.572 ; RMII2MII:conv1|low_rxd_intern[0]            ; RMII2MII:conv1|out_rxd_intern[0] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.018      ; 0.478      ;
; 0.579 ; RMII2MII:conv1|low_rxd_intern[1]            ; RMII2MII:conv1|out_rxd_intern[1] ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.018      ; 0.471      ;
; 0.627 ; RMII2MII:conv1|crs_intern                   ; RMII2MII:conv1|crs_intern2       ; ETH1_CLK              ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.405      ;
; 0.764 ; debounce:\generate_debouncers:2:deb1|result ; RMII2MII:conv1|sreset            ; iCLK_50_2             ; ETH1_CLK    ; 1.000        ; 0.478      ; 0.746      ;
; 1.989 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[2] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 2.273      ; 0.957      ;
; 1.989 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 2.273      ; 0.957      ;
; 1.989 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 2.273      ; 0.957      ;
; 1.989 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[3] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 2.273      ; 0.957      ;
; 2.036 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run2              ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 2.264      ; 0.901      ;
; 2.174 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 2.255      ; 0.754      ;
; 2.174 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 2.255      ; 0.754      ;
; 2.328 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run               ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 2.273      ; 0.618      ;
; 2.489 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[2] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 2.273      ; 0.957      ;
; 2.489 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 2.273      ; 0.957      ;
; 2.489 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 2.273      ; 0.957      ;
; 2.489 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[3] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 2.273      ; 0.957      ;
; 2.536 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run2              ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 2.264      ; 0.901      ;
; 2.579 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|rx_clk            ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.500        ; 2.273      ; 0.367      ;
; 2.674 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 2.255      ; 0.754      ;
; 2.674 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 2.255      ; 0.754      ;
; 2.828 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run               ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 2.273      ; 0.618      ;
; 3.079 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|rx_clk            ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 1.000        ; 2.273      ; 0.367      ;
+-------+---------------------------------------------+----------------------------------+-----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ETH1_CLK'                                                                                                                                            ;
+--------+---------------------------------------------+----------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                          ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------+-----------------------+-------------+--------------+------------+------------+
; -2.199 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|rx_clk            ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 2.273      ; 0.367      ;
; -1.948 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run               ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 2.273      ; 0.618      ;
; -1.794 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 2.255      ; 0.754      ;
; -1.794 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 2.255      ; 0.754      ;
; -1.699 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|rx_clk            ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 2.273      ; 0.367      ;
; -1.656 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run2              ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 2.264      ; 0.901      ;
; -1.609 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[2] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 2.273      ; 0.957      ;
; -1.609 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 2.273      ; 0.957      ;
; -1.609 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 2.273      ; 0.957      ;
; -1.609 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[3] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; 0.000        ; 2.273      ; 0.957      ;
; -1.448 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run               ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 2.273      ; 0.618      ;
; -1.294 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 2.255      ; 0.754      ;
; -1.294 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|low_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 2.255      ; 0.754      ;
; -1.156 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|run2              ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 2.264      ; 0.901      ;
; -1.109 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[2] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 2.273      ; 0.957      ;
; -1.109 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[1] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 2.273      ; 0.957      ;
; -1.109 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[0] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 2.273      ; 0.957      ;
; -1.109 ; RMII2MII:conv1|rx_clk                       ; RMII2MII:conv1|out_rxd_intern[3] ; RMII2MII:conv1|rx_clk ; ETH1_CLK    ; -0.500       ; 2.273      ; 0.957      ;
; 0.116  ; debounce:\generate_debouncers:2:deb1|result ; RMII2MII:conv1|sreset            ; iCLK_50_2             ; ETH1_CLK    ; 0.000        ; 0.478      ; 0.746      ;
; 0.253  ; RMII2MII:conv1|crs_intern                   ; RMII2MII:conv1|crs_intern2       ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.405      ;
; 0.301  ; RMII2MII:conv1|low_rxd_intern[1]            ; RMII2MII:conv1|out_rxd_intern[1] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.018      ; 0.471      ;
; 0.308  ; RMII2MII:conv1|low_rxd_intern[0]            ; RMII2MII:conv1|out_rxd_intern[0] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.018      ; 0.478      ;
; 0.349  ; RMII2MII:conv1|rxd_intern2[1]               ; RMII2MII:conv1|low_rxd_intern[1] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; -0.018     ; 0.483      ;
; 0.370  ; RMII2MII:conv1|crs_intern                   ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.522      ;
; 0.377  ; RMII2MII:conv1|crs_intern2                  ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.529      ;
; 0.381  ; RMII2MII:conv1|rxd_intern2[0]               ; RMII2MII:conv1|out_rxd_intern[2] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.533      ;
; 0.411  ; RMII2MII:conv1|rxd_intern[1]                ; RMII2MII:conv1|rxd_intern2[1]    ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.563      ;
; 0.421  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.573      ;
; 0.424  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[0] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.576      ;
; 0.425  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[1] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.577      ;
; 0.426  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[2] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.578      ;
; 0.427  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|run2              ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; -0.009     ; 0.570      ;
; 0.427  ; RMII2MII:conv1|rxd_intern[0]                ; RMII2MII:conv1|rxd_intern2[0]    ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.579      ;
; 0.427  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|out_rxd_intern[3] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.579      ;
; 0.431  ; RMII2MII:conv1|rxd_intern2[1]               ; RMII2MII:conv1|out_rxd_intern[3] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.583      ;
; 0.450  ; RMII2MII:conv1|rxd_intern2[0]               ; RMII2MII:conv1|low_rxd_intern[0] ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; -0.018     ; 0.584      ;
; 0.514  ; RMII2MII:conv1|run                          ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.666      ;
; 0.542  ; RMII2MII:conv1|rxd_intern[1]                ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.694      ;
; 0.546  ; RMII2MII:conv1|rxd_intern[0]                ; RMII2MII:conv1|run               ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.698      ;
; 0.629  ; RMII2MII:conv1|crs_intern                   ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.781      ;
; 0.644  ; RMII2MII:conv1|rxd_intern[1]                ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.796      ;
; 0.677  ; RMII2MII:conv1|rxd_intern[0]                ; RMII2MII:conv1|rx_clk            ; ETH1_CLK              ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.829      ;
+--------+---------------------------------------------+----------------------------------+-----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RMII2MII:conv1|rx_clk'                                                                                                                                                            ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.053 ; debounce:\generate_debouncers:2:deb1|result     ; rx:rx_instance|current_state.data0              ; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.407      ;
; 0.215  ; rx:rx_instance|\filldstmac:delay[0]             ; rx:rx_instance|\filldstmac:delay[0]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; debounce:\generate_debouncers:2:deb1|result     ; rx:rx_instance|IFGStart                         ; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.304      ; 0.695      ;
; 0.242  ; rx:rx_instance|rxcounters:counters|IFGCnt[4]    ; rx:rx_instance|rxcounters:counters|IFGCnt[4]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; rx:rx_instance|\filldstmac:i[30]                ; rx:rx_instance|\filldstmac:i[30]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; rx:rx_instance|\filldstmac:delay[30]            ; rx:rx_instance|\filldstmac:delay[30]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.395      ;
; 0.279  ; debounce:\generate_debouncers:2:deb1|result     ; rx:rx_instance|FrameStart                       ; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.304      ; 0.735      ;
; 0.304  ; debounce:\generate_debouncers:2:deb1|result     ; rx:rx_instance|current_state.idle               ; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.304      ; 0.760      ;
; 0.349  ; debounce:\generate_debouncers:2:deb1|result     ; rx:rx_instance|current_state.sfd                ; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.304      ; 0.805      ;
; 0.355  ; rx:rx_instance|\filldstmac:i[15]                ; rx:rx_instance|\filldstmac:i[15]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; rx:rx_instance|rxcounters:counters|IFGCnt[0]    ; rx:rx_instance|rxcounters:counters|IFGCnt[0]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; rx:rx_instance|rxcounters:counters|IFGCnt[2]    ; rx:rx_instance|rxcounters:counters|IFGCnt[2]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; rx:rx_instance|\filldstmac:delay[8]             ; rx:rx_instance|\filldstmac:delay[8]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; rx:rx_instance|\filldstmac:delay[10]            ; rx:rx_instance|\filldstmac:delay[10]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; rx:rx_instance|\filldstmac:delay[15]            ; rx:rx_instance|\filldstmac:delay[15]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; rx:rx_instance|\filldstmac:i[16]                ; rx:rx_instance|\filldstmac:i[16]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; rx:rx_instance|\filldstmac:delay[16]            ; rx:rx_instance|\filldstmac:delay[16]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; rx:rx_instance|\filldstmac:i[0]                 ; rx:rx_instance|\filldstmac:i[0]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; rx:rx_instance|\filldstmac:i[8]                 ; rx:rx_instance|\filldstmac:i[8]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; rx:rx_instance|\filldstmac:i[10]                ; rx:rx_instance|\filldstmac:i[10]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; rx:rx_instance|\filldstmac:i[17]                ; rx:rx_instance|\filldstmac:i[17]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; rx:rx_instance|\filldstmac:i[24]                ; rx:rx_instance|\filldstmac:i[24]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; rx:rx_instance|\filldstmac:i[26]                ; rx:rx_instance|\filldstmac:i[26]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; rx:rx_instance|\filldstmac:delay[17]            ; rx:rx_instance|\filldstmac:delay[17]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; rx:rx_instance|\filldstmac:delay[24]            ; rx:rx_instance|\filldstmac:delay[24]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; rx:rx_instance|\filldstmac:delay[26]            ; rx:rx_instance|\filldstmac:delay[26]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; rx:rx_instance|\filldstmac:i[12]                ; rx:rx_instance|\filldstmac:i[12]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rx:rx_instance|\filldstmac:i[13]                ; rx:rx_instance|\filldstmac:i[13]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rx:rx_instance|\filldstmac:i[14]                ; rx:rx_instance|\filldstmac:i[14]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rx:rx_instance|\filldstmac:i[19]                ; rx:rx_instance|\filldstmac:i[19]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rx:rx_instance|\filldstmac:i[22]                ; rx:rx_instance|\filldstmac:i[22]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rx:rx_instance|\filldstmac:i[28]                ; rx:rx_instance|\filldstmac:i[28]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rx:rx_instance|\filldstmac:i[29]                ; rx:rx_instance|\filldstmac:i[29]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rx:rx_instance|\filldstmac:delay[12]            ; rx:rx_instance|\filldstmac:delay[12]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rx:rx_instance|\filldstmac:delay[13]            ; rx:rx_instance|\filldstmac:delay[13]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rx:rx_instance|\filldstmac:delay[14]            ; rx:rx_instance|\filldstmac:delay[14]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rx:rx_instance|\filldstmac:delay[19]            ; rx:rx_instance|\filldstmac:delay[19]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rx:rx_instance|\filldstmac:delay[22]            ; rx:rx_instance|\filldstmac:delay[22]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rx:rx_instance|\filldstmac:delay[28]            ; rx:rx_instance|\filldstmac:delay[28]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; rx:rx_instance|\filldstmac:delay[29]            ; rx:rx_instance|\filldstmac:delay[29]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; rx:rx_instance|rxcounters:counters|FrameCnt[9]  ; rx:rx_instance|rxcounters:counters|FrameCnt[9]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; rx:rx_instance|\filldstmac:i[1]                 ; rx:rx_instance|\filldstmac:i[1]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; rx:rx_instance|\filldstmac:i[3]                 ; rx:rx_instance|\filldstmac:i[3]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; rx:rx_instance|\filldstmac:i[6]                 ; rx:rx_instance|\filldstmac:i[6]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; rx:rx_instance|\filldstmac:delay[1]             ; rx:rx_instance|\filldstmac:delay[1]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; rx:rx_instance|\filldstmac:delay[3]             ; rx:rx_instance|\filldstmac:delay[3]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; rx:rx_instance|\filldstmac:delay[6]             ; rx:rx_instance|\filldstmac:delay[6]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.515      ;
; 0.369  ; rx:rx_instance|rxcounters:counters|IFGCnt[1]    ; rx:rx_instance|rxcounters:counters|IFGCnt[1]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; rx:rx_instance|\filldstmac:i[18]                ; rx:rx_instance|\filldstmac:i[18]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; rx:rx_instance|\filldstmac:i[23]                ; rx:rx_instance|\filldstmac:i[23]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; rx:rx_instance|\filldstmac:i[25]                ; rx:rx_instance|\filldstmac:i[25]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; rx:rx_instance|\filldstmac:delay[18]            ; rx:rx_instance|\filldstmac:delay[18]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; rx:rx_instance|\filldstmac:delay[23]            ; rx:rx_instance|\filldstmac:delay[23]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; rx:rx_instance|\filldstmac:delay[25]            ; rx:rx_instance|\filldstmac:delay[25]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; rx:rx_instance|\filldstmac:i[20]                ; rx:rx_instance|\filldstmac:i[20]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; rx:rx_instance|\filldstmac:i[21]                ; rx:rx_instance|\filldstmac:i[21]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; rx:rx_instance|\filldstmac:i[27]                ; rx:rx_instance|\filldstmac:i[27]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; rx:rx_instance|\filldstmac:delay[20]            ; rx:rx_instance|\filldstmac:delay[20]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; rx:rx_instance|\filldstmac:delay[21]            ; rx:rx_instance|\filldstmac:delay[21]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; rx:rx_instance|\filldstmac:delay[27]            ; rx:rx_instance|\filldstmac:delay[27]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; rx:rx_instance|\filldstmac:i[7]                 ; rx:rx_instance|\filldstmac:i[7]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; rx:rx_instance|\filldstmac:delay[7]             ; rx:rx_instance|\filldstmac:delay[7]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; rx:rx_instance|rxcounters:counters|IFGCnt[3]    ; rx:rx_instance|rxcounters:counters|IFGCnt[3]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; rx:rx_instance|rxcounters:counters|FrameCnt[1]  ; rx:rx_instance|rxcounters:counters|FrameCnt[1]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; rx:rx_instance|\filldstmac:i[9]                 ; rx:rx_instance|\filldstmac:i[9]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; rx:rx_instance|\filldstmac:i[11]                ; rx:rx_instance|\filldstmac:i[11]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; rx:rx_instance|\filldstmac:delay[9]             ; rx:rx_instance|\filldstmac:delay[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; rx:rx_instance|\filldstmac:delay[11]            ; rx:rx_instance|\filldstmac:delay[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; rx:rx_instance|\filldstmac:i[2]                 ; rx:rx_instance|\filldstmac:i[2]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; rx:rx_instance|\filldstmac:i[4]                 ; rx:rx_instance|\filldstmac:i[4]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; rx:rx_instance|\filldstmac:i[5]                 ; rx:rx_instance|\filldstmac:i[5]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; rx:rx_instance|\filldstmac:delay[2]             ; rx:rx_instance|\filldstmac:delay[2]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; rx:rx_instance|\filldstmac:delay[4]             ; rx:rx_instance|\filldstmac:delay[4]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; rx:rx_instance|\filldstmac:delay[5]             ; rx:rx_instance|\filldstmac:delay[5]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.528      ;
; 0.378  ; rx:rx_instance|rxcounters:counters|FrameCnt[3]  ; rx:rx_instance|rxcounters:counters|FrameCnt[3]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; rx:rx_instance|rxcounters:counters|FrameCnt[4]  ; rx:rx_instance|rxcounters:counters|FrameCnt[4]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.530      ;
; 0.388  ; rx:rx_instance|current_state.sfd                ; rx:rx_instance|IFGStart                         ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.540      ;
; 0.430  ; debounce:\generate_debouncers:2:deb1|result     ; rx:rx_instance|current_state.preamble           ; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.304      ; 0.886      ;
; 0.434  ; rx:rx_instance|rxcounters:counters|FrameCnt[0]  ; rx:rx_instance|rxcounters:counters|FrameCnt[0]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.586      ;
; 0.436  ; rx:rx_instance|rxcounters:counters|FrameCnt[6]  ; rx:rx_instance|rxcounters:counters|FrameCnt[6]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.588      ;
; 0.437  ; rx:rx_instance|rxcounters:counters|FrameCnt[8]  ; rx:rx_instance|rxcounters:counters|FrameCnt[8]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.589      ;
; 0.440  ; rx:rx_instance|rxcounters:counters|FrameCnt[5]  ; rx:rx_instance|rxcounters:counters|FrameCnt[5]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.592      ;
; 0.440  ; rx:rx_instance|rxcounters:counters|FrameCnt[10] ; rx:rx_instance|rxcounters:counters|FrameCnt[10] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.592      ;
; 0.448  ; rx:rx_instance|rxcounters:counters|FrameCnt[7]  ; rx:rx_instance|rxcounters:counters|FrameCnt[7]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.600      ;
; 0.451  ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; rx:rx_instance|rxcounters:counters|FrameCnt[11] ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.603      ;
; 0.452  ; rx:rx_instance|rxcounters:counters|FrameCnt[2]  ; rx:rx_instance|rxcounters:counters|FrameCnt[2]  ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.604      ;
; 0.480  ; rx:rx_instance|current_state.sfd                ; rx:rx_instance|current_state.sfd                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.632      ;
; 0.480  ; rx:rx_instance|current_state.data1              ; rx:rx_instance|FrameStart                       ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.632      ;
; 0.493  ; rx:rx_instance|\filldstmac:i[15]                ; rx:rx_instance|\filldstmac:i[16]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; rx:rx_instance|rxcounters:counters|IFGCnt[0]    ; rx:rx_instance|rxcounters:counters|IFGCnt[1]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; rx:rx_instance|rxcounters:counters|IFGCnt[2]    ; rx:rx_instance|rxcounters:counters|IFGCnt[3]    ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; rx:rx_instance|\filldstmac:delay[15]            ; rx:rx_instance|\filldstmac:delay[16]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; rx:rx_instance|\filldstmac:delay[8]             ; rx:rx_instance|\filldstmac:delay[9]             ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; rx:rx_instance|\filldstmac:delay[10]            ; rx:rx_instance|\filldstmac:delay[11]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; rx:rx_instance|\filldstmac:i[16]                ; rx:rx_instance|\filldstmac:i[17]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; rx:rx_instance|\filldstmac:delay[16]            ; rx:rx_instance|\filldstmac:delay[17]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; rx:rx_instance|\filldstmac:i[0]                 ; rx:rx_instance|\filldstmac:i[1]                 ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; rx:rx_instance|\filldstmac:i[17]                ; rx:rx_instance|\filldstmac:i[18]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; rx:rx_instance|\filldstmac:i[24]                ; rx:rx_instance|\filldstmac:i[25]                ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; rx:rx_instance|\filldstmac:delay[17]            ; rx:rx_instance|\filldstmac:delay[18]            ; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.000      ; 0.650      ;
+--------+-------------------------------------------------+-------------------------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50_2'                                                                                                                                                              ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                            ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:2:deb1|result          ; debounce:\generate_debouncers:2:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; debounce:\generate_debouncers:3:deb1|result          ; debounce:\generate_debouncers:3:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.400      ;
; 0.342 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.494      ;
; 0.384 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.536      ;
; 0.428 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.581      ;
; 0.437 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.590      ;
; 0.443 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.594      ;
; 0.450 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.601      ;
; 0.487 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.639      ;
; 0.488 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.640      ;
; 0.511 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.662      ;
; 0.512 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.663      ;
; 0.516 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.667      ;
; 0.521 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.672      ;
; 0.525 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.676      ;
; 0.547 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.700      ;
; 0.549 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.704      ;
; 0.553 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.706      ;
; 0.554 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.707      ;
; 0.558 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.711      ;
; 0.559 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|result          ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.002      ; 0.713      ;
; 0.559 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.712      ;
; 0.565 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.716      ;
; 0.571 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.722      ;
; 0.575 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.726      ;
; 0.585 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.737      ;
; 0.599 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.751      ;
; 0.600 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.752      ;
; 0.601 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.753      ;
; 0.601 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.753      ;
; 0.603 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.756      ;
; 0.605 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.757      ;
; 0.607 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.759      ;
; 0.627 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.778      ;
; 0.628 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.779      ;
; 0.628 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.779      ;
; 0.630 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.783      ;
; 0.631 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.782      ;
; 0.640 ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.791      ;
; 0.658 ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.810      ;
; 0.662 ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.814      ;
; 0.662 ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.814      ;
; 0.672 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.825      ;
; 0.673 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.825      ;
; 0.679 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.831      ;
; 0.688 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.841      ;
; 0.688 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.841      ;
; 0.688 ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.841      ;
; 0.689 ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; -0.001     ; 0.840      ;
; 0.715 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.867      ;
; 0.715 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.867      ;
; 0.715 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.867      ;
; 0.715 ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.867      ;
; 0.726 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.878      ;
; 0.730 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.882      ;
; 0.736 ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.889      ;
; 0.739 ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.891      ;
; 0.743 ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ; debounce:\generate_debouncers:3:deb1|counter_out[10] ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.000      ; 0.895      ;
; 0.754 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.907      ;
; 0.758 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.911      ;
; 0.758 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.911      ;
; 0.759 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.912      ;
; 0.759 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.912      ;
; 0.760 ; debounce:\generate_debouncers:2:deb1|counter_out[10] ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.913      ;
; 0.760 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.913      ;
; 0.760 ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ; iCLK_50_2    ; iCLK_50_2   ; 0.000        ; 0.001      ; 0.913      ;
+-------+------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'ETH1_CLK'                                                                                                        ;
+-------+-----------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|low_rxd_intern[1] ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; -0.018     ; 0.826      ;
; 0.188 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|low_rxd_intern[0] ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; -0.018     ; 0.826      ;
; 0.202 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|run2              ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; -0.009     ; 0.821      ;
; 0.292 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern[1]     ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|crs_intern        ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern[0]     ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|crs_intern2       ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|run               ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rx_clk            ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern2[0]    ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[2] ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern2[1]    ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[1] ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[0] ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.740      ;
; 0.292 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[3] ; ETH1_CLK     ; ETH1_CLK    ; 1.000        ; 0.000      ; 0.740      ;
+-------+-----------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'RMII2MII:conv1|rx_clk'                                                                                                                                ;
+-------+---------------------------------------------+---------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                               ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.357 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[0]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.992      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.preamble ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.304      ; 0.976      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.sfd      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.304      ; 0.976      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.data1    ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.304      ; 0.976      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.idle     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.304      ; 0.976      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|IFGStart               ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.304      ; 0.976      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|FrameStart             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.304      ; 0.976      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[1]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[2]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[3]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[4]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[5]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[6]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[7]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[8]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[9]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[10]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[11]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[12]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[13]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[14]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[0]       ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.989      ;
; 0.360 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.drop     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.304      ; 0.976      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[15]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[16]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[17]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[18]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[19]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[20]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[21]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[22]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[23]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[24]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[25]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[26]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[27]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[28]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[29]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.369 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[30]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.978      ;
; 0.371 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[14]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.303      ; 0.964      ;
; 0.371 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[15]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.303      ; 0.964      ;
; 0.371 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[13]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.303      ; 0.964      ;
; 0.371 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[12]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.303      ; 0.964      ;
; 0.373 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[27]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.303      ; 0.962      ;
; 0.373 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[26]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.303      ; 0.962      ;
; 0.373 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[25]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.303      ; 0.962      ;
; 0.373 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[24]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.303      ; 0.962      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[1]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[2]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[3]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[4]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[5]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[6]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[7]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[8]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[9]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[10]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[11]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[12]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[13]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.377 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[14]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.317      ; 0.972      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[15]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[16]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[17]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[18]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[19]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[20]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[21]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[22]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[23]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[24]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[25]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[26]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[27]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[28]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[29]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.380 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[30]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.315      ; 0.967      ;
; 0.392 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[6]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.308      ; 0.948      ;
; 0.392 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[0]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.308      ; 0.948      ;
; 0.392 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[7]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.308      ; 0.948      ;
; 0.392 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[5]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.308      ; 0.948      ;
; 0.392 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[4]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.308      ; 0.948      ;
; 0.392 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[3]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.308      ; 0.948      ;
; 0.392 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[2]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.308      ; 0.948      ;
; 0.392 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[1]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.308      ; 0.948      ;
; 0.399 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[10]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.307      ; 0.940      ;
; 0.399 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[8]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.307      ; 0.940      ;
; 0.399 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[11]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.307      ; 0.940      ;
; 0.399 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[9]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.307      ; 0.940      ;
; 0.403 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[32]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.311      ; 0.940      ;
; 0.403 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[21]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.311      ; 0.940      ;
; 0.403 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[35]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.311      ; 0.940      ;
; 0.403 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[34]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.311      ; 0.940      ;
; 0.403 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[33]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.311      ; 0.940      ;
; 0.403 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[23]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.311      ; 0.940      ;
; 0.403 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[22]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.311      ; 0.940      ;
; 0.403 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[20]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.311      ; 0.940      ;
; 0.405 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[16]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.312      ; 0.939      ;
; 0.405 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[39]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.312      ; 0.939      ;
; 0.405 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[38]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 1.000        ; 0.312      ; 0.939      ;
+-------+---------------------------------------------+---------------------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'RMII2MII:conv1|rx_clk'                                                                                                                                 ;
+-------+---------------------------------------------+---------------------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                               ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.287 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.data0    ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.747      ;
; 0.382 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[29]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.842      ;
; 0.382 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[28]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.842      ;
; 0.382 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[31]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.842      ;
; 0.382 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[30]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.842      ;
; 0.385 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[45]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.849      ;
; 0.385 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[44]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.849      ;
; 0.385 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[47]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.849      ;
; 0.385 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[46]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.849      ;
; 0.463 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[42]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.927      ;
; 0.463 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[40]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.927      ;
; 0.463 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[43]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.927      ;
; 0.463 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[41]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.927      ;
; 0.475 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[16]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.939      ;
; 0.475 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[39]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.939      ;
; 0.475 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[38]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.939      ;
; 0.475 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[37]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.939      ;
; 0.475 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[36]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.939      ;
; 0.475 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[19]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.939      ;
; 0.475 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[18]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.939      ;
; 0.475 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[17]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.312      ; 0.939      ;
; 0.477 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[32]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.311      ; 0.940      ;
; 0.477 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[21]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.311      ; 0.940      ;
; 0.477 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[35]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.311      ; 0.940      ;
; 0.477 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[34]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.311      ; 0.940      ;
; 0.477 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[33]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.311      ; 0.940      ;
; 0.477 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[23]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.311      ; 0.940      ;
; 0.477 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[22]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.311      ; 0.940      ;
; 0.477 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[20]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.311      ; 0.940      ;
; 0.481 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[10]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.307      ; 0.940      ;
; 0.481 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[8]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.307      ; 0.940      ;
; 0.481 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[11]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.307      ; 0.940      ;
; 0.481 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[9]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.307      ; 0.940      ;
; 0.488 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[6]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.948      ;
; 0.488 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[0]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.948      ;
; 0.488 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[7]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.948      ;
; 0.488 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[5]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.948      ;
; 0.488 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[4]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.948      ;
; 0.488 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[3]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.948      ;
; 0.488 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[2]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.948      ;
; 0.488 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[1]              ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.308      ; 0.948      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[15]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[16]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[17]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[18]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[19]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[20]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[21]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[22]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[23]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[24]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[25]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[26]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[27]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[28]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[29]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.500 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[30]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.967      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[1]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[2]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[3]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[4]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[5]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[6]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[7]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[8]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[9]   ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[10]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[11]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[12]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[13]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.503 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:delay[14]  ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.317      ; 0.972      ;
; 0.507 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[27]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.303      ; 0.962      ;
; 0.507 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[26]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.303      ; 0.962      ;
; 0.507 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[25]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.303      ; 0.962      ;
; 0.507 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[24]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.303      ; 0.962      ;
; 0.509 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[14]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.303      ; 0.964      ;
; 0.509 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[15]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.303      ; 0.964      ;
; 0.509 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[13]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.303      ; 0.964      ;
; 0.509 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|DstMac[12]             ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.303      ; 0.964      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[15]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[16]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[17]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[18]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[19]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[20]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[21]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[22]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[23]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[24]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[25]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[26]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[27]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[28]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[29]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.511 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|\filldstmac:i[30]      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.315      ; 0.978      ;
; 0.520 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.preamble ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.304      ; 0.976      ;
; 0.520 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.sfd      ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.304      ; 0.976      ;
; 0.520 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.data1    ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.304      ; 0.976      ;
; 0.520 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|current_state.idle     ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.304      ; 0.976      ;
; 0.520 ; debounce:\generate_debouncers:2:deb1|result ; rx:rx_instance|IFGStart               ; iCLK_50_2    ; RMII2MII:conv1|rx_clk ; 0.000        ; 0.304      ; 0.976      ;
+-------+---------------------------------------------+---------------------------------------+--------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'ETH1_CLK'                                                                                                         ;
+-------+-----------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.588 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern[1]     ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|crs_intern        ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern[0]     ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|crs_intern2       ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|run               ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rx_clk            ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern2[0]    ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[2] ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|rxd_intern2[1]    ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[1] ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[0] ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|out_rxd_intern[3] ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; 0.000      ; 0.740      ;
; 0.678 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|run2              ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; -0.009     ; 0.821      ;
; 0.692 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|low_rxd_intern[1] ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; -0.018     ; 0.826      ;
; 0.692 ; RMII2MII:conv1|sreset ; RMII2MII:conv1|low_rxd_intern[0] ; ETH1_CLK     ; ETH1_CLK    ; 0.000        ; -0.018     ; 0.826      ;
+-------+-----------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50_2'                                                                                               ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50_2 ; Rise       ; iCLK_50_2                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|counter_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|flipflops[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|flipflops[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|result          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:2:deb1|result          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|counter_out[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|flipflops[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|flipflops[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|result          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; debounce:\generate_debouncers:3:deb1|result          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[6]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[7]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[8]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[9]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|counter_out[9]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|flipflops[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|flipflops[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|flipflops[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|flipflops[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|result|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:2:deb1|result|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[0]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[10]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[1]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[2]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[3]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[4]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[5]|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50_2 ; Rise       ; \generate_debouncers:3:deb1|counter_out[6]|clk       ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ETH1_CLK'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; ETH1_CLK ; Rise       ; ETH1_CLK                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|crs_intern        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|crs_intern        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|crs_intern2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|crs_intern2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|low_rxd_intern[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|low_rxd_intern[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|low_rxd_intern[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|low_rxd_intern[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|out_rxd_intern[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|run               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|run               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|run2              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|run2              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rx_clk            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rx_clk            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern2[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern2[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|rxd_intern[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; RMII2MII:conv1|sreset            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; RMII2MII:conv1|sreset            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; ETH1_CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; ETH1_CLK|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|crs_intern2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|crs_intern2|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|crs_intern|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|crs_intern|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|low_rxd_intern[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|low_rxd_intern[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|low_rxd_intern[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|low_rxd_intern[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[0]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[1]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|out_rxd_intern[3]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|run2|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|run2|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|run|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|run|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|rx_clk|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|rx_clk|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|rxd_intern2[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|rxd_intern2[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|rxd_intern2[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|rxd_intern2[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|rxd_intern[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|rxd_intern[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|rxd_intern[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|rxd_intern[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ETH1_CLK ; Rise       ; conv1|sreset|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ETH1_CLK ; Rise       ; conv1|sreset|clk                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RMII2MII:conv1|rx_clk'                                                                    ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[32] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[32] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[33] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[33] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[34] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[34] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[35] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[35] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[36] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[36] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[37] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[37] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[38] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[38] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[39] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[39] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[40] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[40] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[41] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[41] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[42] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[42] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[43] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[43] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[44] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[44] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[45] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[45] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[46] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[46] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[47] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[47] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|DstMac[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|FrameStart ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|FrameStart ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|IFGStart   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; RMII2MII:conv1|rx_clk ; Rise       ; rx:rx_instance|IFGStart   ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ETH1_CRS    ; ETH1_CLK   ; 2.243 ; 2.243 ; Rise       ; ETH1_CLK        ;
; ETH1_RX[*]  ; ETH1_CLK   ; 2.200 ; 2.200 ; Rise       ; ETH1_CLK        ;
;  ETH1_RX[0] ; ETH1_CLK   ; 2.200 ; 2.200 ; Rise       ; ETH1_CLK        ;
;  ETH1_RX[1] ; ETH1_CLK   ; 2.108 ; 2.108 ; Rise       ; ETH1_CLK        ;
; iKEY[*]     ; iCLK_50_2  ; 2.562 ; 2.562 ; Rise       ; iCLK_50_2       ;
;  iKEY[2]    ; iCLK_50_2  ; 2.562 ; 2.562 ; Rise       ; iCLK_50_2       ;
;  iKEY[3]    ; iCLK_50_2  ; 1.759 ; 1.759 ; Rise       ; iCLK_50_2       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ETH1_CRS    ; ETH1_CLK   ; -2.123 ; -2.123 ; Rise       ; ETH1_CLK        ;
; ETH1_RX[*]  ; ETH1_CLK   ; -1.988 ; -1.988 ; Rise       ; ETH1_CLK        ;
;  ETH1_RX[0] ; ETH1_CLK   ; -2.080 ; -2.080 ; Rise       ; ETH1_CLK        ;
;  ETH1_RX[1] ; ETH1_CLK   ; -1.988 ; -1.988 ; Rise       ; ETH1_CLK        ;
; iKEY[*]     ; iCLK_50_2  ; -1.639 ; -1.639 ; Rise       ; iCLK_50_2       ;
;  iKEY[2]    ; iCLK_50_2  ; -2.442 ; -2.442 ; Rise       ; iCLK_50_2       ;
;  iKEY[3]    ; iCLK_50_2  ; -1.639 ; -1.639 ; Rise       ; iCLK_50_2       ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; oLEDG[*]    ; ETH1_CLK              ; 6.347 ; 6.347 ; Rise       ; ETH1_CLK              ;
;  oLEDG[0]   ; ETH1_CLK              ; 6.347 ; 6.347 ; Rise       ; ETH1_CLK              ;
;  oLEDG[2]   ; ETH1_CLK              ; 6.179 ; 6.179 ; Rise       ; ETH1_CLK              ;
;  oLEDG[3]   ; ETH1_CLK              ; 6.076 ; 6.076 ; Rise       ; ETH1_CLK              ;
;  oLEDG[4]   ; ETH1_CLK              ; 6.007 ; 6.007 ; Rise       ; ETH1_CLK              ;
;  oLEDG[5]   ; ETH1_CLK              ; 6.111 ; 6.111 ; Rise       ; ETH1_CLK              ;
;  oLEDG[8]   ; ETH1_CLK              ; 5.697 ; 5.697 ; Rise       ; ETH1_CLK              ;
; oHEX0_D[*]  ; RMII2MII:conv1|rx_clk ; 5.855 ; 5.855 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[0] ; RMII2MII:conv1|rx_clk ; 5.855 ; 5.855 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[1] ; RMII2MII:conv1|rx_clk ; 5.586 ; 5.586 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[2] ; RMII2MII:conv1|rx_clk ; 5.253 ; 5.253 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[3] ; RMII2MII:conv1|rx_clk ; 5.424 ; 5.424 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[4] ; RMII2MII:conv1|rx_clk ; 5.430 ; 5.430 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[5] ; RMII2MII:conv1|rx_clk ; 5.348 ; 5.348 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[6] ; RMII2MII:conv1|rx_clk ; 5.398 ; 5.398 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX1_D[*]  ; RMII2MII:conv1|rx_clk ; 6.622 ; 6.622 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[0] ; RMII2MII:conv1|rx_clk ; 5.828 ; 5.828 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[1] ; RMII2MII:conv1|rx_clk ; 5.695 ; 5.695 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[2] ; RMII2MII:conv1|rx_clk ; 6.233 ; 6.233 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[3] ; RMII2MII:conv1|rx_clk ; 6.117 ; 6.117 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[4] ; RMII2MII:conv1|rx_clk ; 6.300 ; 6.300 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[5] ; RMII2MII:conv1|rx_clk ; 6.622 ; 6.622 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[6] ; RMII2MII:conv1|rx_clk ; 5.664 ; 5.664 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX2_D[*]  ; RMII2MII:conv1|rx_clk ; 7.251 ; 7.251 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[0] ; RMII2MII:conv1|rx_clk ; 5.637 ; 5.637 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[1] ; RMII2MII:conv1|rx_clk ; 5.560 ; 5.560 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[2] ; RMII2MII:conv1|rx_clk ; 5.554 ; 5.554 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[3] ; RMII2MII:conv1|rx_clk ; 5.672 ; 5.672 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[4] ; RMII2MII:conv1|rx_clk ; 6.697 ; 6.697 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[5] ; RMII2MII:conv1|rx_clk ; 7.108 ; 7.108 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[6] ; RMII2MII:conv1|rx_clk ; 7.251 ; 7.251 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX3_D[*]  ; RMII2MII:conv1|rx_clk ; 5.773 ; 5.773 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[0] ; RMII2MII:conv1|rx_clk ; 5.335 ; 5.335 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[1] ; RMII2MII:conv1|rx_clk ; 5.206 ; 5.206 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[2] ; RMII2MII:conv1|rx_clk ; 5.604 ; 5.604 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[3] ; RMII2MII:conv1|rx_clk ; 5.501 ; 5.501 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[4] ; RMII2MII:conv1|rx_clk ; 5.510 ; 5.510 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[5] ; RMII2MII:conv1|rx_clk ; 5.773 ; 5.773 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[6] ; RMII2MII:conv1|rx_clk ; 5.059 ; 5.059 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX4_D[*]  ; RMII2MII:conv1|rx_clk ; 5.745 ; 5.745 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[0] ; RMII2MII:conv1|rx_clk ; 5.216 ; 5.216 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[1] ; RMII2MII:conv1|rx_clk ; 5.372 ; 5.372 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[2] ; RMII2MII:conv1|rx_clk ; 5.437 ; 5.437 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[3] ; RMII2MII:conv1|rx_clk ; 5.062 ; 5.062 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[4] ; RMII2MII:conv1|rx_clk ; 5.745 ; 5.745 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[5] ; RMII2MII:conv1|rx_clk ; 5.539 ; 5.539 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[6] ; RMII2MII:conv1|rx_clk ; 5.430 ; 5.430 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX5_D[*]  ; RMII2MII:conv1|rx_clk ; 5.964 ; 5.964 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[0] ; RMII2MII:conv1|rx_clk ; 5.298 ; 5.298 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[1] ; RMII2MII:conv1|rx_clk ; 5.374 ; 5.374 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[2] ; RMII2MII:conv1|rx_clk ; 5.183 ; 5.183 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[3] ; RMII2MII:conv1|rx_clk ; 5.964 ; 5.964 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[4] ; RMII2MII:conv1|rx_clk ; 5.457 ; 5.457 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[5] ; RMII2MII:conv1|rx_clk ; 5.735 ; 5.735 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[6] ; RMII2MII:conv1|rx_clk ; 5.562 ; 5.562 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX6_D[*]  ; RMII2MII:conv1|rx_clk ; 6.117 ; 6.117 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[0] ; RMII2MII:conv1|rx_clk ; 6.005 ; 6.005 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[1] ; RMII2MII:conv1|rx_clk ; 5.857 ; 5.857 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[2] ; RMII2MII:conv1|rx_clk ; 6.117 ; 6.117 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[3] ; RMII2MII:conv1|rx_clk ; 6.100 ; 6.100 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[4] ; RMII2MII:conv1|rx_clk ; 6.021 ; 6.021 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[5] ; RMII2MII:conv1|rx_clk ; 6.020 ; 6.020 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[6] ; RMII2MII:conv1|rx_clk ; 6.010 ; 6.010 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX7_D[*]  ; RMII2MII:conv1|rx_clk ; 6.261 ; 6.261 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[0] ; RMII2MII:conv1|rx_clk ; 6.081 ; 6.081 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[1] ; RMII2MII:conv1|rx_clk ; 5.965 ; 5.965 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[2] ; RMII2MII:conv1|rx_clk ; 5.971 ; 5.971 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[3] ; RMII2MII:conv1|rx_clk ; 6.112 ; 6.112 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[4] ; RMII2MII:conv1|rx_clk ; 6.102 ; 6.102 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[5] ; RMII2MII:conv1|rx_clk ; 6.261 ; 6.261 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[6] ; RMII2MII:conv1|rx_clk ; 6.125 ; 6.125 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDG[*]    ; RMII2MII:conv1|rx_clk ; 7.243 ; 7.243 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[0]   ; RMII2MII:conv1|rx_clk ; 5.920 ; 5.920 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[2]   ; RMII2MII:conv1|rx_clk ; 6.159 ; 6.159 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[3]   ; RMII2MII:conv1|rx_clk ; 5.565 ; 5.565 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[4]   ; RMII2MII:conv1|rx_clk ; 6.023 ; 6.023 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[5]   ; RMII2MII:conv1|rx_clk ; 6.145 ; 6.145 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[6]   ; RMII2MII:conv1|rx_clk ; 7.243 ; 7.243 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDR[*]    ; RMII2MII:conv1|rx_clk ; 6.158 ; 6.158 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[0]   ; RMII2MII:conv1|rx_clk ; 5.066 ; 5.066 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[2]   ; RMII2MII:conv1|rx_clk ; 5.676 ; 5.676 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[3]   ; RMII2MII:conv1|rx_clk ; 5.237 ; 5.237 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[4]   ; RMII2MII:conv1|rx_clk ; 5.244 ; 5.244 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[5]   ; RMII2MII:conv1|rx_clk ; 5.154 ; 5.154 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[12]  ; RMII2MII:conv1|rx_clk ; 2.643 ;       ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[14]  ; RMII2MII:conv1|rx_clk ; 6.047 ; 6.047 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[15]  ; RMII2MII:conv1|rx_clk ; 6.068 ; 6.068 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[16]  ; RMII2MII:conv1|rx_clk ; 6.158 ; 6.158 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[17]  ; RMII2MII:conv1|rx_clk ; 5.686 ; 5.686 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDR[*]    ; RMII2MII:conv1|rx_clk ;       ; 2.643 ; Fall       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[12]  ; RMII2MII:conv1|rx_clk ;       ; 2.643 ; Fall       ; RMII2MII:conv1|rx_clk ;
; oLEDG[*]    ; iCLK_50_2             ; 5.857 ; 5.857 ; Rise       ; iCLK_50_2             ;
;  oLEDG[0]   ; iCLK_50_2             ; 5.857 ; 5.857 ; Rise       ; iCLK_50_2             ;
;  oLEDG[2]   ; iCLK_50_2             ; 5.540 ; 5.540 ; Rise       ; iCLK_50_2             ;
;  oLEDG[3]   ; iCLK_50_2             ; 5.363 ; 5.363 ; Rise       ; iCLK_50_2             ;
;  oLEDG[4]   ; iCLK_50_2             ; 5.427 ; 5.427 ; Rise       ; iCLK_50_2             ;
;  oLEDG[5]   ; iCLK_50_2             ; 5.417 ; 5.417 ; Rise       ; iCLK_50_2             ;
; oLEDR[*]    ; iCLK_50_2             ; 6.095 ; 6.095 ; Rise       ; iCLK_50_2             ;
;  oLEDR[11]  ; iCLK_50_2             ; 6.095 ; 6.095 ; Rise       ; iCLK_50_2             ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; oLEDG[*]    ; ETH1_CLK              ; 5.469 ; 5.469 ; Rise       ; ETH1_CLK              ;
;  oLEDG[0]   ; ETH1_CLK              ; 6.212 ; 6.212 ; Rise       ; ETH1_CLK              ;
;  oLEDG[2]   ; ETH1_CLK              ; 5.951 ; 5.951 ; Rise       ; ETH1_CLK              ;
;  oLEDG[3]   ; ETH1_CLK              ; 5.834 ; 5.834 ; Rise       ; ETH1_CLK              ;
;  oLEDG[4]   ; ETH1_CLK              ; 5.872 ; 5.872 ; Rise       ; ETH1_CLK              ;
;  oLEDG[5]   ; ETH1_CLK              ; 5.801 ; 5.801 ; Rise       ; ETH1_CLK              ;
;  oLEDG[8]   ; ETH1_CLK              ; 5.469 ; 5.469 ; Rise       ; ETH1_CLK              ;
; oHEX0_D[*]  ; RMII2MII:conv1|rx_clk ; 5.112 ; 5.112 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[0] ; RMII2MII:conv1|rx_clk ; 5.712 ; 5.712 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[1] ; RMII2MII:conv1|rx_clk ; 5.448 ; 5.448 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[2] ; RMII2MII:conv1|rx_clk ; 5.112 ; 5.112 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[3] ; RMII2MII:conv1|rx_clk ; 5.281 ; 5.281 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[4] ; RMII2MII:conv1|rx_clk ; 5.292 ; 5.292 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[5] ; RMII2MII:conv1|rx_clk ; 5.210 ; 5.210 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[6] ; RMII2MII:conv1|rx_clk ; 5.253 ; 5.253 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX1_D[*]  ; RMII2MII:conv1|rx_clk ; 5.516 ; 5.516 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[0] ; RMII2MII:conv1|rx_clk ; 5.680 ; 5.680 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[1] ; RMII2MII:conv1|rx_clk ; 5.548 ; 5.548 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[2] ; RMII2MII:conv1|rx_clk ; 6.084 ; 6.084 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[3] ; RMII2MII:conv1|rx_clk ; 5.963 ; 5.963 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[4] ; RMII2MII:conv1|rx_clk ; 6.152 ; 6.152 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[5] ; RMII2MII:conv1|rx_clk ; 6.474 ; 6.474 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[6] ; RMII2MII:conv1|rx_clk ; 5.516 ; 5.516 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX2_D[*]  ; RMII2MII:conv1|rx_clk ; 5.441 ; 5.441 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[0] ; RMII2MII:conv1|rx_clk ; 5.518 ; 5.518 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[1] ; RMII2MII:conv1|rx_clk ; 5.443 ; 5.443 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[2] ; RMII2MII:conv1|rx_clk ; 5.441 ; 5.441 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[3] ; RMII2MII:conv1|rx_clk ; 5.548 ; 5.548 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[4] ; RMII2MII:conv1|rx_clk ; 6.578 ; 6.578 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[5] ; RMII2MII:conv1|rx_clk ; 6.991 ; 6.991 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[6] ; RMII2MII:conv1|rx_clk ; 7.137 ; 7.137 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX3_D[*]  ; RMII2MII:conv1|rx_clk ; 4.885 ; 4.885 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[0] ; RMII2MII:conv1|rx_clk ; 5.168 ; 5.168 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[1] ; RMII2MII:conv1|rx_clk ; 5.052 ; 5.052 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[2] ; RMII2MII:conv1|rx_clk ; 5.445 ; 5.445 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[3] ; RMII2MII:conv1|rx_clk ; 5.333 ; 5.333 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[4] ; RMII2MII:conv1|rx_clk ; 5.340 ; 5.340 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[5] ; RMII2MII:conv1|rx_clk ; 5.614 ; 5.614 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[6] ; RMII2MII:conv1|rx_clk ; 4.885 ; 4.885 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX4_D[*]  ; RMII2MII:conv1|rx_clk ; 4.903 ; 4.903 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[0] ; RMII2MII:conv1|rx_clk ; 4.913 ; 4.913 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[1] ; RMII2MII:conv1|rx_clk ; 5.068 ; 5.068 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[2] ; RMII2MII:conv1|rx_clk ; 5.247 ; 5.247 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[3] ; RMII2MII:conv1|rx_clk ; 4.903 ; 4.903 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[4] ; RMII2MII:conv1|rx_clk ; 5.467 ; 5.467 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[5] ; RMII2MII:conv1|rx_clk ; 5.365 ; 5.365 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[6] ; RMII2MII:conv1|rx_clk ; 5.083 ; 5.083 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX5_D[*]  ; RMII2MII:conv1|rx_clk ; 5.014 ; 5.014 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[0] ; RMII2MII:conv1|rx_clk ; 5.160 ; 5.160 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[1] ; RMII2MII:conv1|rx_clk ; 5.164 ; 5.164 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[2] ; RMII2MII:conv1|rx_clk ; 5.014 ; 5.014 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[3] ; RMII2MII:conv1|rx_clk ; 5.648 ; 5.648 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[4] ; RMII2MII:conv1|rx_clk ; 5.249 ; 5.249 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[5] ; RMII2MII:conv1|rx_clk ; 5.414 ; 5.414 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[6] ; RMII2MII:conv1|rx_clk ; 5.396 ; 5.396 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX6_D[*]  ; RMII2MII:conv1|rx_clk ; 5.372 ; 5.372 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[0] ; RMII2MII:conv1|rx_clk ; 5.520 ; 5.520 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[1] ; RMII2MII:conv1|rx_clk ; 5.372 ; 5.372 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[2] ; RMII2MII:conv1|rx_clk ; 5.629 ; 5.629 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[3] ; RMII2MII:conv1|rx_clk ; 5.616 ; 5.616 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[4] ; RMII2MII:conv1|rx_clk ; 5.541 ; 5.541 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[5] ; RMII2MII:conv1|rx_clk ; 5.532 ; 5.532 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[6] ; RMII2MII:conv1|rx_clk ; 5.528 ; 5.528 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX7_D[*]  ; RMII2MII:conv1|rx_clk ; 5.420 ; 5.420 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[0] ; RMII2MII:conv1|rx_clk ; 5.548 ; 5.548 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[1] ; RMII2MII:conv1|rx_clk ; 5.433 ; 5.433 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[2] ; RMII2MII:conv1|rx_clk ; 5.420 ; 5.420 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[3] ; RMII2MII:conv1|rx_clk ; 5.577 ; 5.577 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[4] ; RMII2MII:conv1|rx_clk ; 5.567 ; 5.567 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[5] ; RMII2MII:conv1|rx_clk ; 5.728 ; 5.728 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[6] ; RMII2MII:conv1|rx_clk ; 5.589 ; 5.589 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDG[*]    ; RMII2MII:conv1|rx_clk ; 5.494 ; 5.494 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[0]   ; RMII2MII:conv1|rx_clk ; 5.920 ; 5.920 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[2]   ; RMII2MII:conv1|rx_clk ; 5.534 ; 5.534 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[3]   ; RMII2MII:conv1|rx_clk ; 5.494 ; 5.494 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[4]   ; RMII2MII:conv1|rx_clk ; 5.644 ; 5.644 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[5]   ; RMII2MII:conv1|rx_clk ; 5.767 ; 5.767 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[6]   ; RMII2MII:conv1|rx_clk ; 5.649 ; 5.649 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDR[*]    ; RMII2MII:conv1|rx_clk ; 2.643 ; 5.066 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[0]   ; RMII2MII:conv1|rx_clk ; 5.066 ; 5.066 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[2]   ; RMII2MII:conv1|rx_clk ; 5.303 ; 5.303 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[3]   ; RMII2MII:conv1|rx_clk ; 5.237 ; 5.237 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[4]   ; RMII2MII:conv1|rx_clk ; 5.244 ; 5.244 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[5]   ; RMII2MII:conv1|rx_clk ; 5.154 ; 5.154 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[12]  ; RMII2MII:conv1|rx_clk ; 2.643 ;       ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[14]  ; RMII2MII:conv1|rx_clk ; 5.287 ; 5.287 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[15]  ; RMII2MII:conv1|rx_clk ; 5.287 ; 5.287 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[16]  ; RMII2MII:conv1|rx_clk ; 5.591 ; 5.591 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[17]  ; RMII2MII:conv1|rx_clk ; 5.380 ; 5.380 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDR[*]    ; RMII2MII:conv1|rx_clk ;       ; 2.643 ; Fall       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[12]  ; RMII2MII:conv1|rx_clk ;       ; 2.643 ; Fall       ; RMII2MII:conv1|rx_clk ;
; oLEDG[*]    ; iCLK_50_2             ; 5.333 ; 5.333 ; Rise       ; iCLK_50_2             ;
;  oLEDG[0]   ; iCLK_50_2             ; 5.857 ; 5.857 ; Rise       ; iCLK_50_2             ;
;  oLEDG[2]   ; iCLK_50_2             ; 5.333 ; 5.333 ; Rise       ; iCLK_50_2             ;
;  oLEDG[3]   ; iCLK_50_2             ; 5.363 ; 5.363 ; Rise       ; iCLK_50_2             ;
;  oLEDG[4]   ; iCLK_50_2             ; 5.427 ; 5.427 ; Rise       ; iCLK_50_2             ;
;  oLEDG[5]   ; iCLK_50_2             ; 5.417 ; 5.417 ; Rise       ; iCLK_50_2             ;
; oLEDR[*]    ; iCLK_50_2             ; 6.095 ; 6.095 ; Rise       ; iCLK_50_2             ;
;  oLEDR[11]  ; iCLK_50_2             ; 6.095 ; 6.095 ; Rise       ; iCLK_50_2             ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+------------------------+----------+---------+----------+---------+---------------------+
; Clock                  ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack       ; -3.910   ; -4.062  ; -0.498   ; 0.287   ; -1.380              ;
;  ETH1_CLK              ; -0.700   ; -4.062  ; -0.498   ; 0.588   ; -1.222              ;
;  RMII2MII:conv1|rx_clk ; -3.910   ; -0.123  ; -0.125   ; 0.287   ; -0.500              ;
;  iCLK_50_2             ; -1.753   ; 0.215   ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS        ; -458.008 ; -28.535 ; -14.183  ; 0.0     ; -181.602            ;
;  ETH1_CLK              ; -4.042   ; -28.412 ; -4.787   ; 0.000   ; -17.222             ;
;  RMII2MII:conv1|rx_clk ; -422.523 ; -0.123  ; -9.396   ; 0.000   ; -135.000            ;
;  iCLK_50_2             ; -31.443  ; 0.000   ; N/A      ; N/A     ; -29.380             ;
+------------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; ETH1_CRS    ; ETH1_CLK   ; 3.653 ; 3.653 ; Rise       ; ETH1_CLK        ;
; ETH1_RX[*]  ; ETH1_CLK   ; 3.653 ; 3.653 ; Rise       ; ETH1_CLK        ;
;  ETH1_RX[0] ; ETH1_CLK   ; 3.653 ; 3.653 ; Rise       ; ETH1_CLK        ;
;  ETH1_RX[1] ; ETH1_CLK   ; 3.455 ; 3.455 ; Rise       ; ETH1_CLK        ;
; iKEY[*]     ; iCLK_50_2  ; 4.763 ; 4.763 ; Rise       ; iCLK_50_2       ;
;  iKEY[2]    ; iCLK_50_2  ; 4.763 ; 4.763 ; Rise       ; iCLK_50_2       ;
;  iKEY[3]    ; iCLK_50_2  ; 3.286 ; 3.286 ; Rise       ; iCLK_50_2       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; ETH1_CRS    ; ETH1_CLK   ; -2.123 ; -2.123 ; Rise       ; ETH1_CLK        ;
; ETH1_RX[*]  ; ETH1_CLK   ; -1.988 ; -1.988 ; Rise       ; ETH1_CLK        ;
;  ETH1_RX[0] ; ETH1_CLK   ; -2.080 ; -2.080 ; Rise       ; ETH1_CLK        ;
;  ETH1_RX[1] ; ETH1_CLK   ; -1.988 ; -1.988 ; Rise       ; ETH1_CLK        ;
; iKEY[*]     ; iCLK_50_2  ; -1.639 ; -1.639 ; Rise       ; iCLK_50_2       ;
;  iKEY[2]    ; iCLK_50_2  ; -2.442 ; -2.442 ; Rise       ; iCLK_50_2       ;
;  iKEY[3]    ; iCLK_50_2  ; -1.639 ; -1.639 ; Rise       ; iCLK_50_2       ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+--------+--------+------------+-----------------------+
; oLEDG[*]    ; ETH1_CLK              ; 12.293 ; 12.293 ; Rise       ; ETH1_CLK              ;
;  oLEDG[0]   ; ETH1_CLK              ; 12.293 ; 12.293 ; Rise       ; ETH1_CLK              ;
;  oLEDG[2]   ; ETH1_CLK              ; 12.016 ; 12.016 ; Rise       ; ETH1_CLK              ;
;  oLEDG[3]   ; ETH1_CLK              ; 11.780 ; 11.780 ; Rise       ; ETH1_CLK              ;
;  oLEDG[4]   ; ETH1_CLK              ; 11.614 ; 11.614 ; Rise       ; ETH1_CLK              ;
;  oLEDG[5]   ; ETH1_CLK              ; 11.811 ; 11.811 ; Rise       ; ETH1_CLK              ;
;  oLEDG[8]   ; ETH1_CLK              ; 10.992 ; 10.992 ; Rise       ; ETH1_CLK              ;
; oHEX0_D[*]  ; RMII2MII:conv1|rx_clk ; 10.813 ; 10.813 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[0] ; RMII2MII:conv1|rx_clk ; 10.813 ; 10.813 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[1] ; RMII2MII:conv1|rx_clk ; 10.431 ; 10.431 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[2] ; RMII2MII:conv1|rx_clk ; 9.667  ; 9.667  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[3] ; RMII2MII:conv1|rx_clk ; 10.114 ; 10.114 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[4] ; RMII2MII:conv1|rx_clk ; 10.122 ; 10.122 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[5] ; RMII2MII:conv1|rx_clk ; 9.971  ; 9.971  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[6] ; RMII2MII:conv1|rx_clk ; 10.062 ; 10.062 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX1_D[*]  ; RMII2MII:conv1|rx_clk ; 12.342 ; 12.342 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[0] ; RMII2MII:conv1|rx_clk ; 10.948 ; 10.948 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[1] ; RMII2MII:conv1|rx_clk ; 10.503 ; 10.503 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[2] ; RMII2MII:conv1|rx_clk ; 11.891 ; 11.891 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[3] ; RMII2MII:conv1|rx_clk ; 11.630 ; 11.630 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[4] ; RMII2MII:conv1|rx_clk ; 11.773 ; 11.773 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[5] ; RMII2MII:conv1|rx_clk ; 12.342 ; 12.342 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[6] ; RMII2MII:conv1|rx_clk ; 10.499 ; 10.499 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX2_D[*]  ; RMII2MII:conv1|rx_clk ; 14.111 ; 14.111 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[0] ; RMII2MII:conv1|rx_clk ; 10.575 ; 10.575 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[1] ; RMII2MII:conv1|rx_clk ; 10.415 ; 10.415 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[2] ; RMII2MII:conv1|rx_clk ; 10.401 ; 10.401 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[3] ; RMII2MII:conv1|rx_clk ; 10.639 ; 10.639 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[4] ; RMII2MII:conv1|rx_clk ; 12.762 ; 12.762 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[5] ; RMII2MII:conv1|rx_clk ; 13.870 ; 13.870 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[6] ; RMII2MII:conv1|rx_clk ; 14.111 ; 14.111 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX3_D[*]  ; RMII2MII:conv1|rx_clk ; 10.828 ; 10.828 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[0] ; RMII2MII:conv1|rx_clk ; 10.068 ; 10.068 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[1] ; RMII2MII:conv1|rx_clk ; 9.744  ; 9.744  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[2] ; RMII2MII:conv1|rx_clk ; 10.439 ; 10.439 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[3] ; RMII2MII:conv1|rx_clk ; 10.455 ; 10.455 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[4] ; RMII2MII:conv1|rx_clk ; 10.379 ; 10.379 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[5] ; RMII2MII:conv1|rx_clk ; 10.828 ; 10.828 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[6] ; RMII2MII:conv1|rx_clk ; 9.374  ; 9.374  ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX4_D[*]  ; RMII2MII:conv1|rx_clk ; 10.917 ; 10.917 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[0] ; RMII2MII:conv1|rx_clk ; 9.759  ; 9.759  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[1] ; RMII2MII:conv1|rx_clk ; 9.958  ; 9.958  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[2] ; RMII2MII:conv1|rx_clk ; 10.209 ; 10.209 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[3] ; RMII2MII:conv1|rx_clk ; 9.421  ; 9.421  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[4] ; RMII2MII:conv1|rx_clk ; 10.917 ; 10.917 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[5] ; RMII2MII:conv1|rx_clk ; 10.432 ; 10.432 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[6] ; RMII2MII:conv1|rx_clk ; 10.234 ; 10.234 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX5_D[*]  ; RMII2MII:conv1|rx_clk ; 11.338 ; 11.338 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[0] ; RMII2MII:conv1|rx_clk ; 9.971  ; 9.971  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[1] ; RMII2MII:conv1|rx_clk ; 10.112 ; 10.112 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[2] ; RMII2MII:conv1|rx_clk ; 9.601  ; 9.601  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[3] ; RMII2MII:conv1|rx_clk ; 11.338 ; 11.338 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[4] ; RMII2MII:conv1|rx_clk ; 10.283 ; 10.283 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[5] ; RMII2MII:conv1|rx_clk ; 10.885 ; 10.885 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[6] ; RMII2MII:conv1|rx_clk ; 10.479 ; 10.479 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX6_D[*]  ; RMII2MII:conv1|rx_clk ; 11.694 ; 11.694 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[0] ; RMII2MII:conv1|rx_clk ; 11.455 ; 11.455 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[1] ; RMII2MII:conv1|rx_clk ; 11.147 ; 11.147 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[2] ; RMII2MII:conv1|rx_clk ; 11.694 ; 11.694 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[3] ; RMII2MII:conv1|rx_clk ; 11.685 ; 11.685 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[4] ; RMII2MII:conv1|rx_clk ; 11.480 ; 11.480 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[5] ; RMII2MII:conv1|rx_clk ; 11.472 ; 11.472 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[6] ; RMII2MII:conv1|rx_clk ; 11.463 ; 11.463 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX7_D[*]  ; RMII2MII:conv1|rx_clk ; 11.760 ; 11.760 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[0] ; RMII2MII:conv1|rx_clk ; 11.377 ; 11.377 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[1] ; RMII2MII:conv1|rx_clk ; 11.135 ; 11.135 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[2] ; RMII2MII:conv1|rx_clk ; 11.130 ; 11.130 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[3] ; RMII2MII:conv1|rx_clk ; 11.441 ; 11.441 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[4] ; RMII2MII:conv1|rx_clk ; 11.399 ; 11.399 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[5] ; RMII2MII:conv1|rx_clk ; 11.760 ; 11.760 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[6] ; RMII2MII:conv1|rx_clk ; 11.456 ; 11.456 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDG[*]    ; RMII2MII:conv1|rx_clk ; 14.179 ; 14.179 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[0]   ; RMII2MII:conv1|rx_clk ; 11.075 ; 11.075 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[2]   ; RMII2MII:conv1|rx_clk ; 11.710 ; 11.710 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[3]   ; RMII2MII:conv1|rx_clk ; 10.391 ; 10.391 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[4]   ; RMII2MII:conv1|rx_clk ; 11.421 ; 11.421 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[5]   ; RMII2MII:conv1|rx_clk ; 11.631 ; 11.631 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[6]   ; RMII2MII:conv1|rx_clk ; 14.179 ; 14.179 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDR[*]    ; RMII2MII:conv1|rx_clk ; 11.612 ; 11.612 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[0]   ; RMII2MII:conv1|rx_clk ; 9.247  ; 9.247  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[2]   ; RMII2MII:conv1|rx_clk ; 10.439 ; 10.439 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[3]   ; RMII2MII:conv1|rx_clk ; 9.585  ; 9.585  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[4]   ; RMII2MII:conv1|rx_clk ; 9.456  ; 9.456  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[5]   ; RMII2MII:conv1|rx_clk ; 9.454  ; 9.454  ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[12]  ; RMII2MII:conv1|rx_clk ; 5.134  ;        ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[14]  ; RMII2MII:conv1|rx_clk ; 11.497 ; 11.497 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[15]  ; RMII2MII:conv1|rx_clk ; 11.503 ; 11.503 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[16]  ; RMII2MII:conv1|rx_clk ; 11.612 ; 11.612 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[17]  ; RMII2MII:conv1|rx_clk ; 10.612 ; 10.612 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDR[*]    ; RMII2MII:conv1|rx_clk ;        ; 5.134  ; Fall       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[12]  ; RMII2MII:conv1|rx_clk ;        ; 5.134  ; Fall       ; RMII2MII:conv1|rx_clk ;
; oLEDG[*]    ; iCLK_50_2             ; 10.933 ; 10.933 ; Rise       ; iCLK_50_2             ;
;  oLEDG[0]   ; iCLK_50_2             ; 10.933 ; 10.933 ; Rise       ; iCLK_50_2             ;
;  oLEDG[2]   ; iCLK_50_2             ; 10.283 ; 10.283 ; Rise       ; iCLK_50_2             ;
;  oLEDG[3]   ; iCLK_50_2             ; 9.972  ; 9.972  ; Rise       ; iCLK_50_2             ;
;  oLEDG[4]   ; iCLK_50_2             ; 10.076 ; 10.076 ; Rise       ; iCLK_50_2             ;
;  oLEDG[5]   ; iCLK_50_2             ; 10.012 ; 10.012 ; Rise       ; iCLK_50_2             ;
; oLEDR[*]    ; iCLK_50_2             ; 11.116 ; 11.116 ; Rise       ; iCLK_50_2             ;
;  oLEDR[11]  ; iCLK_50_2             ; 11.116 ; 11.116 ; Rise       ; iCLK_50_2             ;
+-------------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port   ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-------------+-----------------------+-------+-------+------------+-----------------------+
; oLEDG[*]    ; ETH1_CLK              ; 5.469 ; 5.469 ; Rise       ; ETH1_CLK              ;
;  oLEDG[0]   ; ETH1_CLK              ; 6.212 ; 6.212 ; Rise       ; ETH1_CLK              ;
;  oLEDG[2]   ; ETH1_CLK              ; 5.951 ; 5.951 ; Rise       ; ETH1_CLK              ;
;  oLEDG[3]   ; ETH1_CLK              ; 5.834 ; 5.834 ; Rise       ; ETH1_CLK              ;
;  oLEDG[4]   ; ETH1_CLK              ; 5.872 ; 5.872 ; Rise       ; ETH1_CLK              ;
;  oLEDG[5]   ; ETH1_CLK              ; 5.801 ; 5.801 ; Rise       ; ETH1_CLK              ;
;  oLEDG[8]   ; ETH1_CLK              ; 5.469 ; 5.469 ; Rise       ; ETH1_CLK              ;
; oHEX0_D[*]  ; RMII2MII:conv1|rx_clk ; 5.112 ; 5.112 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[0] ; RMII2MII:conv1|rx_clk ; 5.712 ; 5.712 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[1] ; RMII2MII:conv1|rx_clk ; 5.448 ; 5.448 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[2] ; RMII2MII:conv1|rx_clk ; 5.112 ; 5.112 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[3] ; RMII2MII:conv1|rx_clk ; 5.281 ; 5.281 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[4] ; RMII2MII:conv1|rx_clk ; 5.292 ; 5.292 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[5] ; RMII2MII:conv1|rx_clk ; 5.210 ; 5.210 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX0_D[6] ; RMII2MII:conv1|rx_clk ; 5.253 ; 5.253 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX1_D[*]  ; RMII2MII:conv1|rx_clk ; 5.516 ; 5.516 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[0] ; RMII2MII:conv1|rx_clk ; 5.680 ; 5.680 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[1] ; RMII2MII:conv1|rx_clk ; 5.548 ; 5.548 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[2] ; RMII2MII:conv1|rx_clk ; 6.084 ; 6.084 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[3] ; RMII2MII:conv1|rx_clk ; 5.963 ; 5.963 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[4] ; RMII2MII:conv1|rx_clk ; 6.152 ; 6.152 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[5] ; RMII2MII:conv1|rx_clk ; 6.474 ; 6.474 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX1_D[6] ; RMII2MII:conv1|rx_clk ; 5.516 ; 5.516 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX2_D[*]  ; RMII2MII:conv1|rx_clk ; 5.441 ; 5.441 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[0] ; RMII2MII:conv1|rx_clk ; 5.518 ; 5.518 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[1] ; RMII2MII:conv1|rx_clk ; 5.443 ; 5.443 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[2] ; RMII2MII:conv1|rx_clk ; 5.441 ; 5.441 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[3] ; RMII2MII:conv1|rx_clk ; 5.548 ; 5.548 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[4] ; RMII2MII:conv1|rx_clk ; 6.578 ; 6.578 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[5] ; RMII2MII:conv1|rx_clk ; 6.991 ; 6.991 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX2_D[6] ; RMII2MII:conv1|rx_clk ; 7.137 ; 7.137 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX3_D[*]  ; RMII2MII:conv1|rx_clk ; 4.885 ; 4.885 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[0] ; RMII2MII:conv1|rx_clk ; 5.168 ; 5.168 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[1] ; RMII2MII:conv1|rx_clk ; 5.052 ; 5.052 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[2] ; RMII2MII:conv1|rx_clk ; 5.445 ; 5.445 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[3] ; RMII2MII:conv1|rx_clk ; 5.333 ; 5.333 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[4] ; RMII2MII:conv1|rx_clk ; 5.340 ; 5.340 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[5] ; RMII2MII:conv1|rx_clk ; 5.614 ; 5.614 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX3_D[6] ; RMII2MII:conv1|rx_clk ; 4.885 ; 4.885 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX4_D[*]  ; RMII2MII:conv1|rx_clk ; 4.903 ; 4.903 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[0] ; RMII2MII:conv1|rx_clk ; 4.913 ; 4.913 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[1] ; RMII2MII:conv1|rx_clk ; 5.068 ; 5.068 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[2] ; RMII2MII:conv1|rx_clk ; 5.247 ; 5.247 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[3] ; RMII2MII:conv1|rx_clk ; 4.903 ; 4.903 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[4] ; RMII2MII:conv1|rx_clk ; 5.467 ; 5.467 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[5] ; RMII2MII:conv1|rx_clk ; 5.365 ; 5.365 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX4_D[6] ; RMII2MII:conv1|rx_clk ; 5.083 ; 5.083 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX5_D[*]  ; RMII2MII:conv1|rx_clk ; 5.014 ; 5.014 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[0] ; RMII2MII:conv1|rx_clk ; 5.160 ; 5.160 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[1] ; RMII2MII:conv1|rx_clk ; 5.164 ; 5.164 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[2] ; RMII2MII:conv1|rx_clk ; 5.014 ; 5.014 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[3] ; RMII2MII:conv1|rx_clk ; 5.648 ; 5.648 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[4] ; RMII2MII:conv1|rx_clk ; 5.249 ; 5.249 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[5] ; RMII2MII:conv1|rx_clk ; 5.414 ; 5.414 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX5_D[6] ; RMII2MII:conv1|rx_clk ; 5.396 ; 5.396 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX6_D[*]  ; RMII2MII:conv1|rx_clk ; 5.372 ; 5.372 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[0] ; RMII2MII:conv1|rx_clk ; 5.520 ; 5.520 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[1] ; RMII2MII:conv1|rx_clk ; 5.372 ; 5.372 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[2] ; RMII2MII:conv1|rx_clk ; 5.629 ; 5.629 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[3] ; RMII2MII:conv1|rx_clk ; 5.616 ; 5.616 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[4] ; RMII2MII:conv1|rx_clk ; 5.541 ; 5.541 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[5] ; RMII2MII:conv1|rx_clk ; 5.532 ; 5.532 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX6_D[6] ; RMII2MII:conv1|rx_clk ; 5.528 ; 5.528 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oHEX7_D[*]  ; RMII2MII:conv1|rx_clk ; 5.420 ; 5.420 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[0] ; RMII2MII:conv1|rx_clk ; 5.548 ; 5.548 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[1] ; RMII2MII:conv1|rx_clk ; 5.433 ; 5.433 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[2] ; RMII2MII:conv1|rx_clk ; 5.420 ; 5.420 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[3] ; RMII2MII:conv1|rx_clk ; 5.577 ; 5.577 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[4] ; RMII2MII:conv1|rx_clk ; 5.567 ; 5.567 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[5] ; RMII2MII:conv1|rx_clk ; 5.728 ; 5.728 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oHEX7_D[6] ; RMII2MII:conv1|rx_clk ; 5.589 ; 5.589 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDG[*]    ; RMII2MII:conv1|rx_clk ; 5.494 ; 5.494 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[0]   ; RMII2MII:conv1|rx_clk ; 5.920 ; 5.920 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[2]   ; RMII2MII:conv1|rx_clk ; 5.534 ; 5.534 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[3]   ; RMII2MII:conv1|rx_clk ; 5.494 ; 5.494 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[4]   ; RMII2MII:conv1|rx_clk ; 5.644 ; 5.644 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[5]   ; RMII2MII:conv1|rx_clk ; 5.767 ; 5.767 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDG[6]   ; RMII2MII:conv1|rx_clk ; 5.649 ; 5.649 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDR[*]    ; RMII2MII:conv1|rx_clk ; 2.643 ; 5.066 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[0]   ; RMII2MII:conv1|rx_clk ; 5.066 ; 5.066 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[2]   ; RMII2MII:conv1|rx_clk ; 5.303 ; 5.303 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[3]   ; RMII2MII:conv1|rx_clk ; 5.237 ; 5.237 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[4]   ; RMII2MII:conv1|rx_clk ; 5.244 ; 5.244 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[5]   ; RMII2MII:conv1|rx_clk ; 5.154 ; 5.154 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[12]  ; RMII2MII:conv1|rx_clk ; 2.643 ;       ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[14]  ; RMII2MII:conv1|rx_clk ; 5.287 ; 5.287 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[15]  ; RMII2MII:conv1|rx_clk ; 5.287 ; 5.287 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[16]  ; RMII2MII:conv1|rx_clk ; 5.591 ; 5.591 ; Rise       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[17]  ; RMII2MII:conv1|rx_clk ; 5.380 ; 5.380 ; Rise       ; RMII2MII:conv1|rx_clk ;
; oLEDR[*]    ; RMII2MII:conv1|rx_clk ;       ; 2.643 ; Fall       ; RMII2MII:conv1|rx_clk ;
;  oLEDR[12]  ; RMII2MII:conv1|rx_clk ;       ; 2.643 ; Fall       ; RMII2MII:conv1|rx_clk ;
; oLEDG[*]    ; iCLK_50_2             ; 5.333 ; 5.333 ; Rise       ; iCLK_50_2             ;
;  oLEDG[0]   ; iCLK_50_2             ; 5.857 ; 5.857 ; Rise       ; iCLK_50_2             ;
;  oLEDG[2]   ; iCLK_50_2             ; 5.333 ; 5.333 ; Rise       ; iCLK_50_2             ;
;  oLEDG[3]   ; iCLK_50_2             ; 5.363 ; 5.363 ; Rise       ; iCLK_50_2             ;
;  oLEDG[4]   ; iCLK_50_2             ; 5.427 ; 5.427 ; Rise       ; iCLK_50_2             ;
;  oLEDG[5]   ; iCLK_50_2             ; 5.417 ; 5.417 ; Rise       ; iCLK_50_2             ;
; oLEDR[*]    ; iCLK_50_2             ; 6.095 ; 6.095 ; Rise       ; iCLK_50_2             ;
;  oLEDR[11]  ; iCLK_50_2             ; 6.095 ; 6.095 ; Rise       ; iCLK_50_2             ;
+-------------+-----------------------+-------+-------+------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Setup Transfers                                                                           ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; ETH1_CLK              ; ETH1_CLK              ; 28       ; 0        ; 0        ; 0        ;
; iCLK_50_2             ; ETH1_CLK              ; 1        ; 0        ; 0        ; 0        ;
; RMII2MII:conv1|rx_clk ; ETH1_CLK              ; 9        ; 9        ; 0        ; 0        ;
; iCLK_50_2             ; iCLK_50_2             ; 288      ; 0        ; 0        ; 0        ;
; ETH1_CLK              ; RMII2MII:conv1|rx_clk ; 86       ; 0        ; 0        ; 0        ;
; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 9        ; 0        ; 0        ; 0        ;
; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 9835     ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Hold Transfers                                                                            ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; ETH1_CLK              ; ETH1_CLK              ; 28       ; 0        ; 0        ; 0        ;
; iCLK_50_2             ; ETH1_CLK              ; 1        ; 0        ; 0        ; 0        ;
; RMII2MII:conv1|rx_clk ; ETH1_CLK              ; 9        ; 9        ; 0        ; 0        ;
; iCLK_50_2             ; iCLK_50_2             ; 288      ; 0        ; 0        ; 0        ;
; ETH1_CLK              ; RMII2MII:conv1|rx_clk ; 86       ; 0        ; 0        ; 0        ;
; iCLK_50_2             ; RMII2MII:conv1|rx_clk ; 9        ; 0        ; 0        ; 0        ;
; RMII2MII:conv1|rx_clk ; RMII2MII:conv1|rx_clk ; 9835     ; 0        ; 0        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------+
; Recovery Transfers                                                             ;
+------------+-----------------------+----------+----------+----------+----------+
; From Clock ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------+----------+----------+----------+----------+
; ETH1_CLK   ; ETH1_CLK              ; 15       ; 0        ; 0        ; 0        ;
; iCLK_50_2  ; RMII2MII:conv1|rx_clk ; 118      ; 0        ; 0        ; 0        ;
+------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------+
; Removal Transfers                                                              ;
+------------+-----------------------+----------+----------+----------+----------+
; From Clock ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------------------+----------+----------+----------+----------+
; ETH1_CLK   ; ETH1_CLK              ; 15       ; 0        ; 0        ; 0        ;
; iCLK_50_2  ; RMII2MII:conv1|rx_clk ; 118      ; 0        ; 0        ; 0        ;
+------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 5     ; 5    ;
; Unconstrained Output Ports      ; 74    ; 74   ;
; Unconstrained Output Port Paths ; 366   ; 366  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Dec 07 13:13:46 2016
Info: Command: quartus_sta OVPN -c OVPN
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'OVPN.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name RMII2MII:conv1|rx_clk RMII2MII:conv1|rx_clk
    Info (332105): create_clock -period 1.000 -name ETH1_CLK ETH1_CLK
    Info (332105): create_clock -period 1.000 -name iCLK_50_2 iCLK_50_2
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.910
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.910      -422.523 RMII2MII:conv1|rx_clk 
    Info (332119):    -1.753       -31.443 iCLK_50_2 
    Info (332119):    -0.700        -4.042 ETH1_CLK 
Info (332146): Worst-case hold slack is -4.062
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.062       -28.412 ETH1_CLK 
    Info (332119):    -0.123        -0.123 RMII2MII:conv1|rx_clk 
    Info (332119):     0.391         0.000 iCLK_50_2 
Info (332146): Worst-case recovery slack is -0.498
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.498        -4.787 ETH1_CLK 
    Info (332119):    -0.125        -9.396 RMII2MII:conv1|rx_clk 
Info (332146): Worst-case removal slack is 0.382
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.382         0.000 RMII2MII:conv1|rx_clk 
    Info (332119):     1.046         0.000 ETH1_CLK 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -29.380 iCLK_50_2 
    Info (332119):    -1.222       -17.222 ETH1_CLK 
    Info (332119):    -0.500      -135.000 RMII2MII:conv1|rx_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.325
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.325      -128.657 RMII2MII:conv1|rx_clk 
    Info (332119):    -0.242        -1.930 iCLK_50_2 
    Info (332119):     0.168         0.000 ETH1_CLK 
Info (332146): Worst-case hold slack is -2.199
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.199       -15.827 ETH1_CLK 
    Info (332119):    -0.053        -0.053 RMII2MII:conv1|rx_clk 
    Info (332119):     0.215         0.000 iCLK_50_2 
Info (332146): Worst-case recovery slack is 0.188
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.188         0.000 ETH1_CLK 
    Info (332119):     0.357         0.000 RMII2MII:conv1|rx_clk 
Info (332146): Worst-case removal slack is 0.287
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.287         0.000 RMII2MII:conv1|rx_clk 
    Info (332119):     0.588         0.000 ETH1_CLK 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -29.380 iCLK_50_2 
    Info (332119):    -1.222       -17.222 ETH1_CLK 
    Info (332119):    -0.500      -135.000 RMII2MII:conv1|rx_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 444 megabytes
    Info: Processing ended: Wed Dec 07 13:13:47 2016
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


