v 20110115 2
C 52100 42400 1 0 0 spartan6-qfp144-bank3.sym
{
T 54000 45500 5 10 1 1 0 0 1
refdes=U3
T 52800 42500 5 10 1 1 0 0 1
device=Spartan6 Bank 3
T 54400 42500 5 10 1 1 0 0 1
footprint=QFP144
}
C 46600 42200 1 0 0 lpc-lcd.sym
{
T 48400 43100 5 10 1 1 0 0 1
value=LPC LCD
T 48800 44800 5 10 1 1 0 0 1
refdes=U1
}
N 55600 46900 56200 46900 4
N 56200 46900 56200 47800 4
N 56200 47800 49800 47800 4
N 55600 46600 56300 46600 4
N 56300 46600 56300 47900 4
N 56300 47900 50000 47900 4
N 55600 46300 56400 46300 4
N 56400 46300 56400 48000 4
N 56400 48000 50200 48000 4
N 55600 46000 56500 46000 4
N 56500 46000 56500 48100 4
N 45200 48100 56500 48100 4
N 55600 45700 56600 45700 4
N 56600 45700 56600 48200 4
N 56600 48200 49900 48200 4
N 55600 45400 56700 45400 4
N 56700 45400 56700 48300 4
N 45100 48300 56700 48300 4
N 55600 44500 56800 44500 4
N 56800 44500 56800 48400 4
N 56800 48400 50300 48400 4
N 55600 44200 56900 44200 4
N 56900 44200 56900 48500 4
N 56900 48500 50400 48500 4
N 49500 43500 50500 43500 4
N 50500 43500 50500 47000 4
N 49500 45800 50100 45800 4
N 50100 45800 50100 47300 4
N 49500 47300 49700 47300 4
N 49700 47300 49700 47800 4
N 46700 45200 45300 45200 4
N 45300 45200 45300 47800 4
N 49500 47000 49800 47000 4
N 49800 47000 49800 47800 4
N 49500 46400 50000 46400 4
N 50000 46400 50000 47900 4
N 49500 45500 50200 45500 4
N 50200 45500 50200 48000 4
N 46700 43000 45200 43000 4
N 45200 43000 45200 48100 4
N 49500 46700 49900 46700 4
N 49900 46700 49900 48200 4
N 46700 42700 45100 42700 4
N 45100 42700 45100 48300 4
N 49500 45200 50300 45200 4
N 50300 45200 50300 48400 4
N 49500 43800 50400 43800 4
N 50400 43800 50400 48500 4
N 52200 46700 50800 46700 4
N 50800 46700 50800 42000 4
N 52200 46400 50900 46400 4
N 50900 46400 50900 41900 4
N 52200 46100 51000 46100 4
N 51000 46100 51000 41800 4
N 52200 45800 51100 45800 4
N 51100 45800 51100 41700 4
N 52200 45500 51200 45500 4
N 51200 45500 51200 41600 4
N 52200 45200 51300 45200 4
N 51300 45200 51300 41500 4
N 52200 44900 51400 44900 4
N 51400 44900 51400 41400 4
N 52200 44600 51500 44600 4
N 51500 44600 51500 41300 4
N 52200 44300 51600 44300 4
N 51600 44300 51600 41200 4
N 52200 44000 51700 44000 4
N 51700 44000 51700 41100 4
N 52200 43700 51800 43700 4
N 51800 43700 51800 41000 4
N 52200 43400 51900 43400 4
N 51900 43400 51900 40900 4
N 52200 43100 52000 43100 4
N 52000 43100 52000 40800 4
N 52200 42800 52100 42800 4
N 52100 42800 52100 40700 4
N 46700 44800 46200 44800 4
N 46200 44800 46200 40700 4
N 46200 40700 52100 40700 4
N 49500 46100 49900 46100 4
N 49900 40800 49900 46100 4
N 49900 40800 52000 40800 4
N 46700 43300 46500 43300 4
N 46500 40900 46500 43300 4
N 46500 40900 51900 40900 4
N 49500 44400 49800 44400 4
N 49800 44400 49800 41000 4
N 49800 41000 51800 41000 4
N 46700 46400 45800 46400 4
N 45800 46400 45800 41100 4
N 45800 41100 51700 41100 4
N 46700 46700 45700 46700 4
N 45700 46700 45700 41200 4
N 45700 41200 51600 41200 4
N 46700 47300 45500 47300 4
N 45500 47300 45500 41300 4
N 45500 41300 51500 41300 4
N 46700 47000 45600 47000 4
N 45600 47000 45600 41400 4
N 45600 41400 51400 41400 4
N 49500 44100 49700 44100 4
N 49700 44100 49700 41500 4
N 49700 41500 51300 41500 4
N 46700 44500 46300 44500 4
N 46300 44500 46300 41600 4
N 46300 41600 51200 41600 4
N 46700 45500 46100 45500 4
N 46100 45500 46100 41700 4
N 46100 41700 51100 41700 4
N 46700 43600 46400 43600 4
N 46400 43600 46400 41800 4
N 46400 41800 51000 41800 4
N 46700 46100 45900 46100 4
N 45900 46100 45900 41900 4
N 45900 41900 50900 41900 4
N 46700 45800 46000 45800 4
N 46000 45800 46000 42000 4
N 46000 42000 50800 42000 4
T 55700 42400 9 10 1 0 0 0 2
LCD_PWR
LCD_ENAB
T 52300 41100 9 20 1 0 0 0 2
8. FPGA Bank 3,
CPU LCD.
C 57700 41800 1 0 0 lpc-serial.sym
{
T 58100 44900 5 10 1 1 0 0 1
value=LPC Serial
T 59200 44900 5 10 1 1 0 0 1
refdes=U1
}
C 57700 42900 1 180 0 io-1.sym
{
T 56800 42700 5 10 0 0 180 0 1
net=SDA:1
T 57500 42300 5 10 0 0 180 0 1
device=none
T 57400 42800 5 10 1 1 180 1 1
value=SDA
}
C 57700 43200 1 180 0 io-1.sym
{
T 56800 43000 5 10 0 0 180 0 1
net=SCL:1
T 57500 42600 5 10 0 0 180 0 1
device=none
T 57400 43100 5 10 1 1 180 1 1
value=SCL
}
N 55600 43600 57400 43600 4
N 57400 43600 57400 43900 4
N 57400 43900 57700 43900 4
N 57700 44300 57300 44300 4
N 57300 44300 57300 43900 4
N 57300 43900 55600 43900 4
N 57700 43600 57500 43600 4
N 57500 43600 57500 44800 4
N 57500 44800 55600 44800 4
N 57700 44600 57600 44600 4
N 57600 44600 57600 45100 4
N 57600 45100 55600 45100 4
C 60900 44500 1 0 0 io-1.sym
{
T 61800 44700 5 10 0 0 0 0 1
net=SPIS:1
T 61100 45100 5 10 0 0 0 0 1
device=none
T 61200 44600 5 10 1 1 0 1 1
value=SPIS
}
C 60900 44200 1 0 0 io-1.sym
{
T 61800 44400 5 10 0 0 0 0 1
net=SCK:1
T 61100 44800 5 10 0 0 0 0 1
device=none
T 61200 44300 5 10 1 1 0 1 1
value=SCK
}
C 60900 43800 1 0 0 io-1.sym
{
T 61800 44000 5 10 0 0 0 0 1
net=SMOSI:1
T 61100 44400 5 10 0 0 0 0 1
device=none
T 61100 43900 5 10 1 1 0 1 1
value=SMOSI
}
C 60900 43500 1 0 0 io-1.sym
{
T 61800 43700 5 10 0 0 0 0 1
net=SMISO:1
T 61100 44100 5 10 0 0 0 0 1
device=none
T 61100 43600 5 10 1 1 0 1 1
value=SMISO
}
C 45300 47700 1 0 0 io-1.sym
{
T 46200 47900 5 10 0 0 0 0 1
net=LCD7:1
T 45500 48300 5 10 0 0 0 0 1
device=none
T 45600 47800 5 10 1 1 0 1 1
value=LCD7
}
C 49700 47700 1 0 1 io-1.sym
{
T 48800 47900 5 10 0 0 0 6 1
net=LCD23:1
T 49500 48300 5 10 0 0 0 6 1
device=none
T 49500 47800 5 10 1 1 0 7 1
value=LCD23
}
C 50500 46900 1 0 0 io-1.sym
{
T 51400 47100 5 10 0 0 0 0 1
net=LCDLE:1
T 50700 47500 5 10 0 0 0 0 1
device=none
T 50700 47000 5 10 1 1 0 1 1
value=LCDLE
}
C 50500 47200 1 0 0 io-1.sym
{
T 51400 47400 5 10 0 0 0 0 1
net=LCD18:1
T 50700 47800 5 10 0 0 0 0 1
device=none
T 50700 47300 5 10 1 1 0 1 1
value=LCD18
}
N 50500 47300 50100 47300 4
T 56100 41300 9 10 1 0 0 0 1
Hook up serial - debug connector.
