Copyright 1986-2018 Xilinx, Inc. All Rights Reserved.
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------
| Tool Version : Vivado v.2018.3 (lin64) Build 2405991 Thu Dec  6 23:36:41 MST 2018
| Date         : Thu Jan 13 16:55:58 2022
| Host         : koopa.ece.utexas.edu running 64-bit CentOS Linux release 7.9.2009 (Core)
| Command      : report_timing -sort_by group -max_paths 100 -path_type summary -file /misc/scratch/zwei1/reports_Jan12/raw_designs/vtr_designs/verilog/mcml_submodules/PhotonBlock5/post_route_timing.rpt
| Design       : PhotonBlock5
| Device       : 7z020-clg484
| Speed File   : -3  PRODUCTION 1.11 2014-09-11
-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------

Timing Report

Startpoint                     Endpoint                       Slack(ns)     
----------------------------------------------------------------------------
enable                         o_dead_reg/CE                  inf           
i_dead                         o_dead_reg/D                   inf           
reset                          o_dead_reg/S                   inf           
enable                         o_hit_reg/CE                   inf           
i_hit                          o_hit_reg/D                    inf           
reset                          o_hit_reg/R                    inf           
enable                         o_layer_reg[0]/CE              inf           
i_layer[0]                     o_layer_reg[0]/D               inf           
reset                          o_layer_reg[0]/R               inf           
enable                         o_layer_reg[1]/CE              inf           
i_layer[1]                     o_layer_reg[1]/D               inf           
reset                          o_layer_reg[1]/R               inf           
enable                         o_layer_reg[2]/CE              inf           
i_layer[2]                     o_layer_reg[2]/D               inf           
reset                          o_layer_reg[2]/R               inf           
enable                         o_sleftr_reg[0]/CE             inf           
i_sleftr[0]                    o_sleftr_reg[0]/D              inf           
reset                          o_sleftr_reg[0]/R              inf           
enable                         o_sleftr_reg[10]/CE            inf           
i_sleftr[10]                   o_sleftr_reg[10]/D             inf           
reset                          o_sleftr_reg[10]/R             inf           
enable                         o_sleftr_reg[11]/CE            inf           
i_sleftr[11]                   o_sleftr_reg[11]/D             inf           
reset                          o_sleftr_reg[11]/R             inf           
enable                         o_sleftr_reg[12]/CE            inf           
i_sleftr[12]                   o_sleftr_reg[12]/D             inf           
reset                          o_sleftr_reg[12]/R             inf           
enable                         o_sleftr_reg[13]/CE            inf           
i_sleftr[13]                   o_sleftr_reg[13]/D             inf           
reset                          o_sleftr_reg[13]/R             inf           
enable                         o_sleftr_reg[14]/CE            inf           
i_sleftr[14]                   o_sleftr_reg[14]/D             inf           
reset                          o_sleftr_reg[14]/R             inf           
enable                         o_sleftr_reg[15]/CE            inf           
i_sleftr[15]                   o_sleftr_reg[15]/D             inf           
reset                          o_sleftr_reg[15]/R             inf           
enable                         o_sleftr_reg[16]/CE            inf           
i_sleftr[16]                   o_sleftr_reg[16]/D             inf           
reset                          o_sleftr_reg[16]/R             inf           
enable                         o_sleftr_reg[17]/CE            inf           
i_sleftr[17]                   o_sleftr_reg[17]/D             inf           
reset                          o_sleftr_reg[17]/R             inf           
enable                         o_sleftr_reg[18]/CE            inf           
i_sleftr[18]                   o_sleftr_reg[18]/D             inf           
reset                          o_sleftr_reg[18]/R             inf           
enable                         o_sleftr_reg[19]/CE            inf           
i_sleftr[19]                   o_sleftr_reg[19]/D             inf           
reset                          o_sleftr_reg[19]/R             inf           
enable                         o_sleftr_reg[1]/CE             inf           
i_sleftr[1]                    o_sleftr_reg[1]/D              inf           
reset                          o_sleftr_reg[1]/R              inf           
enable                         o_sleftr_reg[20]/CE            inf           
i_sleftr[20]                   o_sleftr_reg[20]/D             inf           
reset                          o_sleftr_reg[20]/R             inf           
enable                         o_sleftr_reg[21]/CE            inf           
i_sleftr[21]                   o_sleftr_reg[21]/D             inf           
reset                          o_sleftr_reg[21]/R             inf           
enable                         o_sleftr_reg[22]/CE            inf           
i_sleftr[22]                   o_sleftr_reg[22]/D             inf           
reset                          o_sleftr_reg[22]/R             inf           
enable                         o_sleftr_reg[23]/CE            inf           
i_sleftr[23]                   o_sleftr_reg[23]/D             inf           
reset                          o_sleftr_reg[23]/R             inf           
enable                         o_sleftr_reg[24]/CE            inf           
i_sleftr[24]                   o_sleftr_reg[24]/D             inf           
reset                          o_sleftr_reg[24]/R             inf           
enable                         o_sleftr_reg[25]/CE            inf           
i_sleftr[25]                   o_sleftr_reg[25]/D             inf           
reset                          o_sleftr_reg[25]/R             inf           
enable                         o_sleftr_reg[26]/CE            inf           
i_sleftr[26]                   o_sleftr_reg[26]/D             inf           
reset                          o_sleftr_reg[26]/R             inf           
enable                         o_sleftr_reg[27]/CE            inf           
i_sleftr[27]                   o_sleftr_reg[27]/D             inf           
reset                          o_sleftr_reg[27]/R             inf           
enable                         o_sleftr_reg[28]/CE            inf           
i_sleftr[28]                   o_sleftr_reg[28]/D             inf           
reset                          o_sleftr_reg[28]/R             inf           
enable                         o_sleftr_reg[29]/CE            inf           
i_sleftr[29]                   o_sleftr_reg[29]/D             inf           
reset                          o_sleftr_reg[29]/R             inf           
enable                         o_sleftr_reg[2]/CE             inf           
i_sleftr[2]                    o_sleftr_reg[2]/D              inf           
reset                          o_sleftr_reg[2]/R              inf           
enable                         o_sleftr_reg[30]/CE            inf           
i_sleftr[30]                   o_sleftr_reg[30]/D             inf           
reset                          o_sleftr_reg[30]/R             inf           
enable                         o_sleftr_reg[31]/CE            inf           
i_sleftr[31]                   o_sleftr_reg[31]/D             inf           
reset                          o_sleftr_reg[31]/R             inf           
enable                         o_sleftr_reg[3]/CE             inf           
i_sleftr[3]                    o_sleftr_reg[3]/D              inf           
reset                          o_sleftr_reg[3]/R              inf           
enable                         o_sleftr_reg[4]/CE             inf           
i_sleftr[4]                    o_sleftr_reg[4]/D              inf           
reset                          o_sleftr_reg[4]/R              inf           
enable                         o_sleftr_reg[5]/CE             inf           
i_sleftr[5]                    o_sleftr_reg[5]/D              inf           
reset                          o_sleftr_reg[5]/R              inf           
enable                         o_sleftr_reg[6]/CE             inf           



