v 20130925 2
C 43600 47900 1 0 0 74595-1.sym
{
T 43900 50740 5 10 0 0 0 0 1
device=74595
T 45300 50600 5 10 1 1 0 6 1
refdes=U1
T 43900 50950 5 10 0 0 0 0 1
footprint=DIP16
}
C 43600 45000 1 0 0 74595-1.sym
{
T 43900 47840 5 10 0 0 0 0 1
device=74595
T 45300 47700 5 10 1 1 0 6 1
refdes=U2
T 43900 48050 5 10 0 0 0 0 1
footprint=DIP16
}
N 45600 50200 48100 50200 4
N 45600 49900 48100 49900 4
N 48100 49600 45600 49600 4
N 45600 49300 48100 49300 4
N 45600 49000 48100 49000 4
N 45600 48700 48100 48700 4
N 48100 48400 45600 48400 4
N 45600 48100 48100 48100 4
N 45600 47300 45800 47300 4
N 45800 47300 45800 47800 4
N 45800 47800 48100 47800 4
N 45600 47000 45900 47000 4
N 45900 47000 45900 47500 4
N 45900 47500 48100 47500 4
N 45600 46700 46000 46700 4
N 46000 46700 46000 47200 4
N 46000 47200 48100 47200 4
N 45600 46400 46100 46400 4
N 46100 46400 46100 46900 4
N 46100 46900 48100 46900 4
N 45600 46100 46200 46100 4
N 46200 46100 46200 46600 4
N 46200 46600 48100 46600 4
N 45600 45800 46300 45800 4
N 46300 45800 46300 46300 4
N 46300 46300 48100 46300 4
N 45600 45500 46400 45500 4
N 46400 45500 46400 46000 4
N 46400 46000 48100 46000 4
N 43600 48100 42900 48100 4
N 42900 48100 42900 46100 4
N 42900 46100 43600 46100 4
N 43600 49000 42600 49000 4
C 43000 49500 1 0 0 vcc-1.sym
N 43600 49900 42000 49900 4
N 43600 49300 42300 49300 4
N 43600 47000 42000 47000 4
N 42000 39900 42000 49900 4
N 43600 46400 42300 46400 4
N 42300 40200 42300 49300 4
N 47100 45000 48100 45000 4
N 48100 45600 46700 45600 4
N 46700 39000 46700 45600 4
N 48100 45300 46900 45300 4
N 46900 39300 46900 45300 4
C 48100 44800 1 0 0 28256-1.sym
{
T 48400 50750 5 10 0 0 0 0 1
device=28256
T 50400 50600 5 10 1 1 0 6 1
refdes=U3
T 48400 51150 5 10 0 0 0 0 1
footprint=DIP28
}
C 48100 38700 1 0 0 ArduinoUno.sym
{
T 48400 44350 5 10 0 0 0 0 1
device=Arduino Uno
T 50400 44050 5 10 1 1 0 6 1
refdes=U?
T 48400 44750 5 10 0 0 0 0 1
footprint=ArduinoUno
}
N 47100 45000 47100 39600 4
N 47100 39600 48100 39600 4
{
T 48000 39650 5 8 1 1 0 6 1
netname=ROM_CE
}
N 46900 39300 48100 39300 4
{
T 48000 39350 5 8 1 1 0 6 1
netname=ROM_OE
}
N 46700 39000 48100 39000 4
{
T 48000 39050 5 8 1 1 0 6 1
netname=ROM_WE
}
N 42000 39900 48100 39900 4
{
T 48000 39950 5 8 1 1 0 6 1
netname=ADR_RCLK
}
N 42300 40200 48100 40200 4
{
T 48000 40250 5 8 1 1 0 6 1
netname=ADR_SCLK
}
N 48100 40500 42600 40500 4
{
T 48000 40550 5 8 1 1 0 6 1
netname=ADR_DATA
}
N 42600 40500 42600 49000 4
N 50700 43400 50900 43400 4
N 50900 43400 50900 44400 4
N 50900 44400 47300 44400 4
N 47300 44400 47300 42500 4
N 47300 42500 48100 42500 4
N 48100 42800 47300 42800 4
C 47500 43500 1 0 0 vcc-1.sym
N 48100 43100 47700 43100 4
N 47700 43100 47700 43500 4
C 43100 50000 1 0 0 gnd-1.sym
N 43200 49500 43200 49400 4
N 43200 49400 43400 49400 4
N 43400 49400 43400 49600 4
N 43400 49600 43600 49600 4
N 43200 50300 43200 50400 4
N 43200 50400 43400 50400 4
N 43400 50400 43400 50200 4
N 43400 50200 43600 50200 4
C 43000 46600 1 0 0 vcc-1.sym
C 43100 47100 1 0 0 gnd-1.sym
N 43200 46600 43200 46500 4
N 43200 46500 43400 46500 4
N 43400 46500 43400 46700 4
N 43400 46700 43600 46700 4
N 43200 47400 43200 47500 4
N 43200 47500 43400 47500 4
N 43400 47500 43400 47300 4
N 43400 47300 43600 47300 4
N 50700 50200 51900 50200 4
N 51900 39600 51900 50200 4
N 51900 39600 50700 39600 4
N 50700 39900 51800 39900 4
N 51800 39900 51800 49900 4
N 51800 49900 50700 49900 4
N 50700 49600 51700 49600 4
N 51700 40200 51700 49600 4
N 51700 40200 50700 40200 4
N 50700 40500 51600 40500 4
N 51600 40500 51600 49300 4
N 51600 49300 50700 49300 4
N 50700 49000 51500 49000 4
N 51500 40800 51500 49000 4
N 51500 40800 50700 40800 4
N 50700 41100 51400 41100 4
N 51400 41100 51400 48700 4
N 51400 48700 50700 48700 4
N 50700 48400 51300 48400 4
N 51300 41400 51300 48400 4
N 51300 41400 50700 41400 4
N 50700 41700 51200 41700 4
N 51200 41700 51200 48100 4
N 51200 48100 50700 48100 4
