.model test
.inputs test.i3 test.i1 test.i4 test.i0 test.i2
.outputs test.f0 test.f1 test.f2 test.f3
.gate NOR2 test.i3 test.i1 Nor2_4.f
.gate XOR2 test.i1 test.i4 Xor2_5.f
.gate OR2 test.i1 test.i0 Or2_10.f
.gate INV1 test.i1 Inv_20.f
.gate NOR2 test.i1 test.i2 Nor2_22.f
.gate NAND2 test.i4 test.i0 Nand2_9.f
.gate NOR2 test.i4 test.i4 test.f1
.gate NOR2 test.i0 test.i4 Nor2_16.f
.gate INV1 test.i2 test.f2
.gate OR2 Nor2_4.f Xor2_5.f Or2_3.f
.gate NAND2 Nor2_4.f test.i1 Nand2_6.f
.gate XOR2 Nand2_9.f Or2_10.f Xor2_8.f
.gate INV1 Or2_10.f Inv_17.f
.gate INV1 Inv_20.f Inv_19.f
.gate INV1 Nor2_22.f Inv_21.f
.gate INV1 Nor2_16.f Inv_15.f
.gate NAND2 Or2_3.f Nand2_6.f Nand2_2.f
.gate NOR2 Xor2_8.f Or2_3.f Nor2_7.f
.gate NAND2 Inv_15.f Inv_17.f Nand2_14.f
.gate AND2 Inv_19.f Inv_21.f And2_18.f
.gate NOR2 Nand2_2.f Nor2_7.f Nor2_1.f
.gate NOR2 Nand2_14.f And2_18.f test.f3
.gate INV1 Nor2_1.f test.f0
