# ULA Testbench

### Projeto desenvolvido no programa Modelsim, utilizando a linguagem de descrição de hardware System Verilog.

Arquivos Test.sv e ULA.sv contem a descrição respectivamente do testbench e do hardware da ULA em SystemVerilog.

Arquivo "ArqTestes.txt" é um arquivo contendo operações para serem realizadas no teste, com tipo de operação, operadores, e respostas incluindo flags esperadas em hexadecimal.

CapturaTeste.jpg: Arquivo de imagem da simulação gerada.
