+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                        ;
+----------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                    ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; tpu_inst|norm33                              ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|norm32                              ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|norm31                              ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|norm30                              ; 40    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[3].gen_col[3].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[3].gen_col[2].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[3].gen_col[1].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[3].gen_col[0].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[2].gen_col[3].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[2].gen_col[2].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[2].gen_col[1].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[2].gen_col[0].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[1].gen_col[3].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[1].gen_col[2].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[1].gen_col[1].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[1].gen_col[0].mac_instance  ; 75    ; 1              ; 0            ; 1              ; 72     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[0].gen_col[3].mac_instance  ; 75    ; 41             ; 0            ; 41             ; 72     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[0].gen_col[2].mac_instance  ; 75    ; 41             ; 0            ; 41             ; 72     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[0].gen_col[1].mac_instance  ; 75    ; 41             ; 0            ; 41             ; 72     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst|gen_row[0].gen_col[0].mac_instance  ; 75    ; 41             ; 0            ; 41             ; 72     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; tpu_inst                                     ; 129   ; 32             ; 0            ; 32             ; 224    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; controller_inst                              ; 3     ; 2              ; 0            ; 2              ; 104    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RAM_inst|altsyncram_component|auto_generated ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; RAM_inst                                     ; 16    ; 9              ; 0            ; 9              ; 8      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
