TimeQuest Timing Analyzer report for Memento
Sun May 15 02:17:47 2022
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clock'
 12. Slow Model Setup: 'RegisterN:REG_IR|Q[7]'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Hold: 'RegisterN:REG_IR|Q[7]'
 15. Slow Model Minimum Pulse Width: 'Clock'
 16. Slow Model Minimum Pulse Width: 'RegisterN:REG_IR|Q[7]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'Clock'
 33. Fast Model Setup: 'RegisterN:REG_IR|Q[7]'
 34. Fast Model Hold: 'Clock'
 35. Fast Model Hold: 'RegisterN:REG_IR|Q[7]'
 36. Fast Model Minimum Pulse Width: 'Clock'
 37. Fast Model Minimum Pulse Width: 'RegisterN:REG_IR|Q[7]'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Memento                                            ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                       ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; Clock Name            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                   ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; Clock                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                 ;
; RegisterN:REG_IR|Q[7] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RegisterN:REG_IR|Q[7] } ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 131.68 MHz ; 131.68 MHz      ; Clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------+
; Slow Model Setup Summary                       ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; Clock                 ; -6.594 ; -859.697      ;
; RegisterN:REG_IR|Q[7] ; -1.747 ; -1.747        ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Slow Model Hold Summary                        ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; Clock                 ; -2.162 ; -15.441       ;
; RegisterN:REG_IR|Q[7] ; 1.848  ; 0.000         ;
+-----------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------+
; Slow Model Minimum Pulse Width Summary         ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; Clock                 ; -1.380 ; -172.380      ;
; RegisterN:REG_IR|Q[7] ; 0.500  ; 0.000         ;
+-----------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                      ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -6.594 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -1.092     ; 6.538      ;
; -6.435 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -1.092     ; 6.379      ;
; -6.364 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -1.092     ; 6.308      ;
; -6.362 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -1.092     ; 6.306      ;
; -6.293 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -1.092     ; 6.237      ;
; -6.222 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -1.092     ; 6.166      ;
; -6.203 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -1.092     ; 6.147      ;
; -6.151 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -1.092     ; 6.095      ;
; -6.144 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[14] ; Clock        ; Clock       ; 1.000        ; -1.083     ; 6.097      ;
; -6.132 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -1.092     ; 6.076      ;
; -6.100 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_6|Q[14] ; Clock        ; Clock       ; 1.000        ; -1.084     ; 6.052      ;
; -6.096 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_2|Q[14] ; Clock        ; Clock       ; 1.000        ; -1.084     ; 6.048      ;
; -6.094 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.892     ; 6.238      ;
; -6.080 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -1.092     ; 6.024      ;
; -6.061 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -1.092     ; 6.005      ;
; -6.009 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[8]  ; Clock        ; Clock       ; 1.000        ; -1.092     ; 5.953      ;
; -5.990 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -1.092     ; 5.934      ;
; -5.938 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[7]  ; Clock        ; Clock       ; 1.000        ; -1.092     ; 5.882      ;
; -5.935 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.892     ; 6.079      ;
; -5.919 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -1.092     ; 5.863      ;
; -5.864 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.892     ; 6.008      ;
; -5.850 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_7|Q[14] ; Clock        ; Clock       ; 1.000        ; -1.058     ; 5.828      ;
; -5.848 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -1.092     ; 5.792      ;
; -5.847 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_1|Q[14] ; Clock        ; Clock       ; 1.000        ; -1.058     ; 5.825      ;
; -5.827 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 6.854      ;
; -5.797 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[0]  ; Clock        ; Clock       ; 1.000        ; -1.083     ; 5.750      ;
; -5.797 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[10] ; Clock        ; Clock       ; 1.000        ; -1.083     ; 5.750      ;
; -5.793 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_7|Q[15] ; Clock        ; Clock       ; 1.000        ; -1.058     ; 5.771      ;
; -5.793 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.892     ; 5.937      ;
; -5.792 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_1|Q[15] ; Clock        ; Clock       ; 1.000        ; -1.058     ; 5.770      ;
; -5.787 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[6]  ; Clock        ; Clock       ; 1.000        ; -1.087     ; 5.736      ;
; -5.777 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[8]  ; Clock        ; Clock       ; 1.000        ; -1.092     ; 5.721      ;
; -5.761 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_2|Q[10] ; Clock        ; Clock       ; 1.000        ; -1.084     ; 5.713      ;
; -5.749 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_A|Q[15] ; Clock        ; Clock       ; 1.000        ; -1.092     ; 5.693      ;
; -5.734 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[12] ; Clock        ; Clock       ; 1.000        ; -1.083     ; 5.687      ;
; -5.722 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.892     ; 5.866      ;
; -5.716 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[5]  ; Clock        ; Clock       ; 1.000        ; -1.087     ; 5.665      ;
; -5.706 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[7]  ; Clock        ; Clock       ; 1.000        ; -1.092     ; 5.650      ;
; -5.697 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_3|Q[15] ; Clock        ; Clock       ; 1.000        ; -1.063     ; 5.670      ;
; -5.697 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_5|Q[15] ; Clock        ; Clock       ; 1.000        ; -1.063     ; 5.670      ;
; -5.690 ; RegisterN:REG_IR|Q[3]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 6.721      ;
; -5.684 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_3|Q[14] ; Clock        ; Clock       ; 1.000        ; -1.059     ; 5.661      ;
; -5.684 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_5|Q[14] ; Clock        ; Clock       ; 1.000        ; -1.059     ; 5.661      ;
; -5.678 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[8]  ; Clock        ; Clock       ; 1.000        ; -1.083     ; 5.631      ;
; -5.677 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_4|Q[7]  ; Clock        ; Clock       ; 1.000        ; -1.097     ; 5.616      ;
; -5.672 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[7]  ; Clock        ; Clock       ; 1.000        ; -1.097     ; 5.611      ;
; -5.668 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 6.695      ;
; -5.666 ; RegisterN:REG_4|Q[14]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.034     ; 6.668      ;
; -5.651 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.892     ; 5.795      ;
; -5.649 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_1|Q[8]  ; Clock        ; Clock       ; 1.000        ; -1.081     ; 5.604      ;
; -5.645 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[4]  ; Clock        ; Clock       ; 1.000        ; -1.087     ; 5.594      ;
; -5.610 ; RegisterN:REG_IR|Q[5]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 6.637      ;
; -5.609 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_6|Q[10] ; Clock        ; Clock       ; 1.000        ; -1.084     ; 5.561      ;
; -5.599 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_5|Q[6]  ; Clock        ; Clock       ; 1.000        ; -1.081     ; 5.554      ;
; -5.598 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_1|Q[6]  ; Clock        ; Clock       ; 1.000        ; -1.081     ; 5.553      ;
; -5.597 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 6.624      ;
; -5.584 ; RegisterN:REG_4|Q[10]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.034     ; 6.586      ;
; -5.584 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_0|Q[0]  ; Clock        ; Clock       ; 1.000        ; -1.083     ; 5.537      ;
; -5.580 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.892     ; 5.724      ;
; -5.578 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_2|Q[0]  ; Clock        ; Clock       ; 1.000        ; -1.084     ; 5.530      ;
; -5.574 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[3]  ; Clock        ; Clock       ; 1.000        ; -1.087     ; 5.523      ;
; -5.555 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[6]  ; Clock        ; Clock       ; 1.000        ; -1.087     ; 5.504      ;
; -5.553 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_0|Q[14] ; Clock        ; Clock       ; 1.000        ; -1.083     ; 5.506      ;
; -5.548 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_1|Q[1]  ; Clock        ; Clock       ; 1.000        ; -1.081     ; 5.503      ;
; -5.544 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_5|Q[1]  ; Clock        ; Clock       ; 1.000        ; -1.081     ; 5.499      ;
; -5.531 ; RegisterN:REG_IR|Q[3]   ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 6.562      ;
; -5.527 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -1.092     ; 5.471      ;
; -5.527 ; RegisterN:REG_3|Q[2]    ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 6.560      ;
; -5.526 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 6.553      ;
; -5.522 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_6|Q[15] ; Clock        ; Clock       ; 1.000        ; -1.084     ; 5.474      ;
; -5.509 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_6|Q[14] ; Clock        ; Clock       ; 1.000        ; -1.084     ; 5.461      ;
; -5.509 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.892     ; 5.653      ;
; -5.505 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_2|Q[14] ; Clock        ; Clock       ; 1.000        ; -1.084     ; 5.457      ;
; -5.494 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_4|Q[0]  ; Clock        ; Clock       ; 1.000        ; -1.055     ; 5.475      ;
; -5.490 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_6|Q[0]  ; Clock        ; Clock       ; 1.000        ; -1.087     ; 5.439      ;
; -5.484 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[5]  ; Clock        ; Clock       ; 1.000        ; -1.087     ; 5.433      ;
; -5.477 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[1]  ; Clock        ; Clock       ; 1.000        ; -1.083     ; 5.430      ;
; -5.475 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_1|Q[0]  ; Clock        ; Clock       ; 1.000        ; -1.058     ; 5.453      ;
; -5.474 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_7|Q[0]  ; Clock        ; Clock       ; 1.000        ; -1.058     ; 5.452      ;
; -5.470 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_3|Q[10] ; Clock        ; Clock       ; 1.000        ; -1.059     ; 5.447      ;
; -5.470 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_5|Q[10] ; Clock        ; Clock       ; 1.000        ; -1.059     ; 5.447      ;
; -5.465 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_4|Q[15] ; Clock        ; Clock       ; 1.000        ; -1.097     ; 5.404      ;
; -5.461 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[15] ; Clock        ; Clock       ; 1.000        ; -1.097     ; 5.400      ;
; -5.460 ; RegisterN:REG_IR|Q[3]   ; RegisterN:REG_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.005     ; 6.491      ;
; -5.455 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_6|Q[12] ; Clock        ; Clock       ; 1.000        ; -1.055     ; 5.436      ;
; -5.455 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 6.482      ;
; -5.451 ; RegisterN:REG_IR|Q[5]   ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 6.478      ;
; -5.450 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_3|Q[6]  ; Clock        ; Clock       ; 1.000        ; -1.089     ; 5.397      ;
; -5.450 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_4|Q[6]  ; Clock        ; Clock       ; 1.000        ; -1.089     ; 5.397      ;
; -5.449 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_1|Q[5]  ; Clock        ; Clock       ; 1.000        ; -1.081     ; 5.404      ;
; -5.449 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_4|Q[7]  ; Clock        ; Clock       ; 1.000        ; -1.097     ; 5.388      ;
; -5.447 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_5|Q[5]  ; Clock        ; Clock       ; 1.000        ; -1.081     ; 5.402      ;
; -5.444 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_0|Q[7]  ; Clock        ; Clock       ; 1.000        ; -1.097     ; 5.383      ;
; -5.439 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_5|Q[0]  ; Clock        ; Clock       ; 1.000        ; -1.059     ; 5.416      ;
; -5.439 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_1|Q[5]  ; Clock        ; Clock       ; 1.000        ; -1.081     ; 5.394      ;
; -5.438 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_3|Q[0]  ; Clock        ; Clock       ; 1.000        ; -1.059     ; 5.415      ;
; -5.438 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.892     ; 5.582      ;
; -5.437 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_5|Q[5]  ; Clock        ; Clock       ; 1.000        ; -1.081     ; 5.392      ;
; -5.427 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_1|Q[12] ; Clock        ; Clock       ; 1.000        ; -1.058     ; 5.405      ;
; -5.425 ; RegisterN:REG_4|Q[10]   ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.034     ; 6.427      ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'RegisterN:REG_IR|Q[7]'                                                                                ;
+--------+-----------------------+---------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------+--------------+-----------------------+--------------+------------+------------+
; -1.747 ; RegisterN:REG_IR|Q[6] ; ALU_Mux ; Clock        ; RegisterN:REG_IR|Q[7] ; 0.500        ; -0.775     ; 0.573      ;
+--------+-----------------------+---------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                ;
+--------+-----------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                 ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; -2.162 ; RegisterN:REG_IR|Q[7] ; UpCounter:CNTR|Count[1] ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 3.750      ; 2.104      ;
; -1.662 ; RegisterN:REG_IR|Q[7] ; UpCounter:CNTR|Count[1] ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 3.750      ; 2.104      ;
; -0.884 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_2|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.666      ; 2.298      ;
; -0.847 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.663      ; 2.332      ;
; -0.678 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_6|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 2.496      ;
; -0.633 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[0]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.692      ; 2.575      ;
; -0.633 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[10]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.692      ; 2.575      ;
; -0.632 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[12]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.692      ; 2.576      ;
; -0.577 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 3.550      ; 3.489      ;
; -0.480 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_6|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.666      ; 2.702      ;
; -0.453 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[14]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.692      ; 2.755      ;
; -0.414 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 2.760      ;
; -0.414 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 2.760      ;
; -0.414 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[7]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 2.760      ;
; -0.414 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[9]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 2.760      ;
; -0.414 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 2.760      ;
; -0.414 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[13]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 2.760      ;
; -0.414 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 2.760      ;
; -0.384 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_2|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.666      ; 2.298      ;
; -0.377 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[3]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.664      ; 2.803      ;
; -0.347 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.663      ; 2.332      ;
; -0.315 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_3|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.695      ; 2.896      ;
; -0.288 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[5]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.664      ; 2.892      ;
; -0.280 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[13]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.660      ; 2.896      ;
; -0.237 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[12]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.692      ; 2.971      ;
; -0.199 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[2]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.664      ; 2.981      ;
; -0.178 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_6|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.658      ; 2.496      ;
; -0.168 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.663      ; 3.011      ;
; -0.146 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_2|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.666      ; 3.036      ;
; -0.139 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[6]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.664      ; 3.041      ;
; -0.139 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[7]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.660      ; 3.037      ;
; -0.139 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[8]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.664      ; 3.041      ;
; -0.133 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[0]    ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.692      ; 2.575      ;
; -0.133 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[10]   ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.692      ; 2.575      ;
; -0.132 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[12]   ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.692      ; 2.576      ;
; -0.130 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[6]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.663      ; 3.049      ;
; -0.106 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.669      ; 3.079      ;
; -0.106 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[2]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.669      ; 3.079      ;
; -0.106 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[3]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.669      ; 3.079      ;
; -0.106 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.669      ; 3.079      ;
; -0.106 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[5]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.669      ; 3.079      ;
; -0.106 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[6]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.669      ; 3.079      ;
; -0.106 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[8]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.669      ; 3.079      ;
; -0.106 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[9]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.669      ; 3.079      ;
; -0.104 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[7]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 3.070      ;
; -0.104 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[8]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 3.070      ;
; -0.104 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[9]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 3.070      ;
; -0.104 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[10]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 3.070      ;
; -0.104 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 3.070      ;
; -0.104 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[12]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 3.070      ;
; -0.104 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[13]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 3.070      ;
; -0.104 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[14]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 3.070      ;
; -0.104 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 3.070      ;
; -0.097 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[10]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.692      ; 3.111      ;
; -0.077 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 3.550      ; 3.489      ;
; -0.058 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[14]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.692      ; 3.150      ;
; -0.038 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_0|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.667      ; 3.145      ;
; -0.030 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.695      ; 3.181      ;
; 0.020  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_6|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.666      ; 2.702      ;
; 0.041  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[6]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.663      ; 3.220      ;
; 0.041  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[3]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.663      ; 3.220      ;
; 0.046  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_0|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.653      ; 3.215      ;
; 0.047  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[14]   ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.692      ; 2.755      ;
; 0.050  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.653      ; 3.219      ;
; 0.072  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_2|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.658      ; 3.246      ;
; 0.074  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.660      ; 3.250      ;
; 0.079  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.660      ; 3.255      ;
; 0.086  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.658      ; 2.760      ;
; 0.086  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.658      ; 2.760      ;
; 0.086  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[7]    ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.658      ; 2.760      ;
; 0.086  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[9]    ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.658      ; 2.760      ;
; 0.086  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.658      ; 2.760      ;
; 0.086  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[13]   ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.658      ; 2.760      ;
; 0.086  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.658      ; 2.760      ;
; 0.105  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.653      ; 3.274      ;
; 0.107  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_6|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.666      ; 3.289      ;
; 0.110  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[5]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.664      ; 3.290      ;
; 0.123  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[3]    ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.664      ; 2.803      ;
; 0.129  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[0]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.663      ; 3.308      ;
; 0.129  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[2]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.663      ; 3.308      ;
; 0.129  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[3]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.663      ; 3.308      ;
; 0.129  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.663      ; 3.308      ;
; 0.129  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[5]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.663      ; 3.308      ;
; 0.136  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[10]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.692      ; 3.344      ;
; 0.139  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[7]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.667      ; 3.322      ;
; 0.139  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[1]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.667      ; 3.322      ;
; 0.139  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.667      ; 3.322      ;
; 0.139  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[5]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.667      ; 3.322      ;
; 0.139  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[2]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.667      ; 3.322      ;
; 0.139  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[0]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.667      ; 3.322      ;
; 0.141  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[10]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.692      ; 3.349      ;
; 0.148  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_3|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.661      ; 3.325      ;
; 0.152  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_2|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.666      ; 3.334      ;
; 0.153  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_6|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.666      ; 3.335      ;
; 0.163  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[3]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.664      ; 3.343      ;
; 0.168  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_5|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.669      ; 3.353      ;
; 0.185  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_3|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.695      ; 2.896      ;
; 0.197  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_5|Q[12]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.691      ; 3.404      ;
; 0.198  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_3|Q[12]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.691      ; 3.405      ;
; 0.199  ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[2]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.664      ; 3.379      ;
+--------+-----------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'RegisterN:REG_IR|Q[7]'                                                                                ;
+-------+-----------------------+---------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------+--------------+-----------------------+--------------+------------+------------+
; 1.848 ; RegisterN:REG_IR|Q[6] ; ALU_Mux ; Clock        ; RegisterN:REG_IR|Q[7] ; -0.500       ; -0.775     ; 0.573      ;
+-------+-----------------------+---------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_3|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_3|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_3|Q[10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'RegisterN:REG_IR|Q[7]'                                                            ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; RegisterN:REG_IR|Q[7] ; Fall       ; ALU_Mux            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; RegisterN:REG_IR|Q[7] ; Fall       ; ALU_Mux            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; RegisterN:REG_IR|Q[7] ; Rise       ; ALU_Mux|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; RegisterN:REG_IR|Q[7] ; Rise       ; ALU_Mux|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; RegisterN:REG_IR|Q[7] ; Rise       ; Mux30~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; RegisterN:REG_IR|Q[7] ; Rise       ; Mux30~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; RegisterN:REG_IR|Q[7] ; Rise       ; Mux30~0|datab      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; RegisterN:REG_IR|Q[7] ; Rise       ; Mux30~0|datab      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; RegisterN:REG_IR|Q[7] ; Rise       ; REG_IR|Q[7]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; RegisterN:REG_IR|Q[7] ; Rise       ; REG_IR|Q[7]|regout ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; Clock      ; 7.826  ; 7.826  ; Rise       ; Clock           ;
;  DIN[0]   ; Clock      ; 7.240  ; 7.240  ; Rise       ; Clock           ;
;  DIN[1]   ; Clock      ; 7.475  ; 7.475  ; Rise       ; Clock           ;
;  DIN[2]   ; Clock      ; 7.826  ; 7.826  ; Rise       ; Clock           ;
;  DIN[3]   ; Clock      ; 7.533  ; 7.533  ; Rise       ; Clock           ;
;  DIN[4]   ; Clock      ; 7.297  ; 7.297  ; Rise       ; Clock           ;
;  DIN[5]   ; Clock      ; 6.791  ; 6.791  ; Rise       ; Clock           ;
;  DIN[6]   ; Clock      ; 7.137  ; 7.137  ; Rise       ; Clock           ;
;  DIN[7]   ; Clock      ; 6.614  ; 6.614  ; Rise       ; Clock           ;
;  DIN[8]   ; Clock      ; 7.499  ; 7.499  ; Rise       ; Clock           ;
;  DIN[9]   ; Clock      ; 7.129  ; 7.129  ; Rise       ; Clock           ;
;  DIN[10]  ; Clock      ; 7.339  ; 7.339  ; Rise       ; Clock           ;
;  DIN[11]  ; Clock      ; 6.630  ; 6.630  ; Rise       ; Clock           ;
;  DIN[12]  ; Clock      ; 7.329  ; 7.329  ; Rise       ; Clock           ;
;  DIN[13]  ; Clock      ; 6.544  ; 6.544  ; Rise       ; Clock           ;
;  DIN[14]  ; Clock      ; 2.218  ; 2.218  ; Rise       ; Clock           ;
;  DIN[15]  ; Clock      ; 6.232  ; 6.232  ; Rise       ; Clock           ;
; Resetn    ; Clock      ; -1.664 ; -1.664 ; Rise       ; Clock           ;
; Run       ; Clock      ; 5.263  ; 5.263  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; Clock      ; 0.674  ; 0.674  ; Rise       ; Clock           ;
;  DIN[0]   ; Clock      ; -5.213 ; -5.213 ; Rise       ; Clock           ;
;  DIN[1]   ; Clock      ; -5.098 ; -5.098 ; Rise       ; Clock           ;
;  DIN[2]   ; Clock      ; -5.029 ; -5.029 ; Rise       ; Clock           ;
;  DIN[3]   ; Clock      ; -4.947 ; -4.947 ; Rise       ; Clock           ;
;  DIN[4]   ; Clock      ; -5.268 ; -5.268 ; Rise       ; Clock           ;
;  DIN[5]   ; Clock      ; -4.336 ; -4.336 ; Rise       ; Clock           ;
;  DIN[6]   ; Clock      ; -5.050 ; -5.050 ; Rise       ; Clock           ;
;  DIN[7]   ; Clock      ; -3.490 ; -3.490 ; Rise       ; Clock           ;
;  DIN[8]   ; Clock      ; -3.782 ; -3.782 ; Rise       ; Clock           ;
;  DIN[9]   ; Clock      ; -3.688 ; -3.688 ; Rise       ; Clock           ;
;  DIN[10]  ; Clock      ; -4.090 ; -4.090 ; Rise       ; Clock           ;
;  DIN[11]  ; Clock      ; -3.644 ; -3.644 ; Rise       ; Clock           ;
;  DIN[12]  ; Clock      ; -3.881 ; -3.881 ; Rise       ; Clock           ;
;  DIN[13]  ; Clock      ; -3.657 ; -3.657 ; Rise       ; Clock           ;
;  DIN[14]  ; Clock      ; 0.674  ; 0.674  ; Rise       ; Clock           ;
;  DIN[15]  ; Clock      ; -2.447 ; -2.447 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 1.897  ; 1.897  ; Rise       ; Clock           ;
; Run       ; Clock      ; -4.317 ; -4.317 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port       ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------------+-----------------------+--------+--------+------------+-----------------------+
; BusWires[*]     ; Clock                 ; 11.986 ; 11.986 ; Rise       ; Clock                 ;
;  BusWires[0]    ; Clock                 ; 11.436 ; 11.436 ; Rise       ; Clock                 ;
;  BusWires[1]    ; Clock                 ; 11.109 ; 11.109 ; Rise       ; Clock                 ;
;  BusWires[2]    ; Clock                 ; 11.280 ; 11.280 ; Rise       ; Clock                 ;
;  BusWires[3]    ; Clock                 ; 10.697 ; 10.697 ; Rise       ; Clock                 ;
;  BusWires[4]    ; Clock                 ; 10.637 ; 10.637 ; Rise       ; Clock                 ;
;  BusWires[5]    ; Clock                 ; 10.891 ; 10.891 ; Rise       ; Clock                 ;
;  BusWires[6]    ; Clock                 ; 11.315 ; 11.315 ; Rise       ; Clock                 ;
;  BusWires[7]    ; Clock                 ; 11.309 ; 11.309 ; Rise       ; Clock                 ;
;  BusWires[8]    ; Clock                 ; 11.378 ; 11.378 ; Rise       ; Clock                 ;
;  BusWires[9]    ; Clock                 ; 11.297 ; 11.297 ; Rise       ; Clock                 ;
;  BusWires[10]   ; Clock                 ; 11.240 ; 11.240 ; Rise       ; Clock                 ;
;  BusWires[11]   ; Clock                 ; 11.145 ; 11.145 ; Rise       ; Clock                 ;
;  BusWires[12]   ; Clock                 ; 11.159 ; 11.159 ; Rise       ; Clock                 ;
;  BusWires[13]   ; Clock                 ; 11.019 ; 11.019 ; Rise       ; Clock                 ;
;  BusWires[14]   ; Clock                 ; 11.986 ; 11.986 ; Rise       ; Clock                 ;
;  BusWires[15]   ; Clock                 ; 11.663 ; 11.663 ; Rise       ; Clock                 ;
; Done            ; Clock                 ; 8.526  ; 8.526  ; Rise       ; Clock                 ;
; bus_mux_out[*]  ; Clock                 ; 10.691 ; 10.691 ; Rise       ; Clock                 ;
;  bus_mux_out[0] ; Clock                 ; 10.651 ; 10.651 ; Rise       ; Clock                 ;
;  bus_mux_out[1] ; Clock                 ; 10.651 ; 10.651 ; Rise       ; Clock                 ;
;  bus_mux_out[2] ; Clock                 ; 10.664 ; 10.664 ; Rise       ; Clock                 ;
;  bus_mux_out[3] ; Clock                 ; 10.607 ; 10.607 ; Rise       ; Clock                 ;
;  bus_mux_out[4] ; Clock                 ; 10.686 ; 10.686 ; Rise       ; Clock                 ;
;  bus_mux_out[5] ; Clock                 ; 10.418 ; 10.418 ; Rise       ; Clock                 ;
;  bus_mux_out[6] ; Clock                 ; 10.691 ; 10.691 ; Rise       ; Clock                 ;
;  bus_mux_out[7] ; Clock                 ; 10.422 ; 10.422 ; Rise       ; Clock                 ;
;  bus_mux_out[8] ; Clock                 ; 8.616  ; 8.616  ; Rise       ; Clock                 ;
;  bus_mux_out[9] ; Clock                 ; 9.372  ; 9.372  ; Rise       ; Clock                 ;
; BusWires[*]     ; RegisterN:REG_IR|Q[7] ; 8.120  ; 8.120  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]    ; RegisterN:REG_IR|Q[7] ; 7.572  ; 7.572  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]    ; RegisterN:REG_IR|Q[7] ; 7.243  ; 7.243  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]    ; RegisterN:REG_IR|Q[7] ; 7.414  ; 7.414  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]    ; RegisterN:REG_IR|Q[7] ; 6.831  ; 6.831  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]    ; RegisterN:REG_IR|Q[7] ; 6.771  ; 6.771  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]    ; RegisterN:REG_IR|Q[7] ; 7.017  ; 7.017  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]    ; RegisterN:REG_IR|Q[7] ; 7.449  ; 7.449  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]    ; RegisterN:REG_IR|Q[7] ; 7.445  ; 7.445  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]    ; RegisterN:REG_IR|Q[7] ; 7.512  ; 7.512  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]    ; RegisterN:REG_IR|Q[7] ; 7.433  ; 7.433  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10]   ; RegisterN:REG_IR|Q[7] ; 7.376  ; 7.376  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11]   ; RegisterN:REG_IR|Q[7] ; 7.185  ; 7.185  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12]   ; RegisterN:REG_IR|Q[7] ; 7.295  ; 7.295  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13]   ; RegisterN:REG_IR|Q[7] ; 7.150  ; 7.150  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14]   ; RegisterN:REG_IR|Q[7] ; 8.120  ; 8.120  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15]   ; RegisterN:REG_IR|Q[7] ; 7.799  ; 7.799  ; Rise       ; RegisterN:REG_IR|Q[7] ;
; Done            ; RegisterN:REG_IR|Q[7] ; 4.834  ; 4.834  ; Rise       ; RegisterN:REG_IR|Q[7] ;
; bus_mux_out[*]  ; RegisterN:REG_IR|Q[7] ; 6.827  ; 6.827  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[0] ; RegisterN:REG_IR|Q[7] ; 6.787  ; 6.787  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[1] ; RegisterN:REG_IR|Q[7] ; 6.787  ; 6.787  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[2] ; RegisterN:REG_IR|Q[7] ; 6.800  ; 6.800  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[3] ; RegisterN:REG_IR|Q[7] ; 6.743  ; 6.743  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[4] ; RegisterN:REG_IR|Q[7] ; 6.822  ; 6.822  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[5] ; RegisterN:REG_IR|Q[7] ; 6.554  ; 6.554  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[6] ; RegisterN:REG_IR|Q[7] ; 6.827  ; 6.827  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[7] ; RegisterN:REG_IR|Q[7] ; 6.558  ; 6.558  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[8] ; RegisterN:REG_IR|Q[7] ;        ; 4.708  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[9] ; RegisterN:REG_IR|Q[7] ; 4.179  ;        ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]     ; RegisterN:REG_IR|Q[7] ; 8.120  ; 8.120  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]    ; RegisterN:REG_IR|Q[7] ; 7.572  ; 7.572  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]    ; RegisterN:REG_IR|Q[7] ; 7.243  ; 7.243  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]    ; RegisterN:REG_IR|Q[7] ; 7.414  ; 7.414  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]    ; RegisterN:REG_IR|Q[7] ; 6.831  ; 6.831  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]    ; RegisterN:REG_IR|Q[7] ; 6.771  ; 6.771  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]    ; RegisterN:REG_IR|Q[7] ; 7.017  ; 7.017  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]    ; RegisterN:REG_IR|Q[7] ; 7.449  ; 7.449  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]    ; RegisterN:REG_IR|Q[7] ; 7.445  ; 7.445  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]    ; RegisterN:REG_IR|Q[7] ; 7.512  ; 7.512  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]    ; RegisterN:REG_IR|Q[7] ; 7.433  ; 7.433  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10]   ; RegisterN:REG_IR|Q[7] ; 7.376  ; 7.376  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11]   ; RegisterN:REG_IR|Q[7] ; 7.185  ; 7.185  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12]   ; RegisterN:REG_IR|Q[7] ; 7.295  ; 7.295  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13]   ; RegisterN:REG_IR|Q[7] ; 7.150  ; 7.150  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14]   ; RegisterN:REG_IR|Q[7] ; 8.120  ; 8.120  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15]   ; RegisterN:REG_IR|Q[7] ; 7.799  ; 7.799  ; Fall       ; RegisterN:REG_IR|Q[7] ;
; Done            ; RegisterN:REG_IR|Q[7] ; 4.834  ; 4.834  ; Fall       ; RegisterN:REG_IR|Q[7] ;
; bus_mux_out[*]  ; RegisterN:REG_IR|Q[7] ; 6.827  ; 6.827  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[0] ; RegisterN:REG_IR|Q[7] ; 6.787  ; 6.787  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[1] ; RegisterN:REG_IR|Q[7] ; 6.787  ; 6.787  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[2] ; RegisterN:REG_IR|Q[7] ; 6.800  ; 6.800  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[3] ; RegisterN:REG_IR|Q[7] ; 6.743  ; 6.743  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[4] ; RegisterN:REG_IR|Q[7] ; 6.822  ; 6.822  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[5] ; RegisterN:REG_IR|Q[7] ; 6.554  ; 6.554  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[6] ; RegisterN:REG_IR|Q[7] ; 6.827  ; 6.827  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[7] ; RegisterN:REG_IR|Q[7] ; 6.558  ; 6.558  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[8] ; RegisterN:REG_IR|Q[7] ; 4.708  ;        ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[9] ; RegisterN:REG_IR|Q[7] ;        ; 4.179  ; Fall       ; RegisterN:REG_IR|Q[7] ;
+-----------------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port       ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------------+-----------------------+-------+-------+------------+-----------------------+
; BusWires[*]     ; Clock                 ; 7.499 ; 7.499 ; Rise       ; Clock                 ;
;  BusWires[0]    ; Clock                 ; 7.817 ; 7.817 ; Rise       ; Clock                 ;
;  BusWires[1]    ; Clock                 ; 8.072 ; 8.072 ; Rise       ; Clock                 ;
;  BusWires[2]    ; Clock                 ; 8.208 ; 8.208 ; Rise       ; Clock                 ;
;  BusWires[3]    ; Clock                 ; 7.619 ; 7.619 ; Rise       ; Clock                 ;
;  BusWires[4]    ; Clock                 ; 7.703 ; 7.703 ; Rise       ; Clock                 ;
;  BusWires[5]    ; Clock                 ; 8.068 ; 8.068 ; Rise       ; Clock                 ;
;  BusWires[6]    ; Clock                 ; 8.117 ; 8.117 ; Rise       ; Clock                 ;
;  BusWires[7]    ; Clock                 ; 8.047 ; 8.047 ; Rise       ; Clock                 ;
;  BusWires[8]    ; Clock                 ; 7.907 ; 7.907 ; Rise       ; Clock                 ;
;  BusWires[9]    ; Clock                 ; 8.171 ; 8.171 ; Rise       ; Clock                 ;
;  BusWires[10]   ; Clock                 ; 7.499 ; 7.499 ; Rise       ; Clock                 ;
;  BusWires[11]   ; Clock                 ; 7.564 ; 7.564 ; Rise       ; Clock                 ;
;  BusWires[12]   ; Clock                 ; 7.668 ; 7.668 ; Rise       ; Clock                 ;
;  BusWires[13]   ; Clock                 ; 7.799 ; 7.799 ; Rise       ; Clock                 ;
;  BusWires[14]   ; Clock                 ; 8.143 ; 8.143 ; Rise       ; Clock                 ;
;  BusWires[15]   ; Clock                 ; 7.685 ; 7.685 ; Rise       ; Clock                 ;
; Done            ; Clock                 ; 7.993 ; 7.993 ; Rise       ; Clock                 ;
; bus_mux_out[*]  ; Clock                 ; 7.545 ; 7.545 ; Rise       ; Clock                 ;
;  bus_mux_out[0] ; Clock                 ; 8.108 ; 8.108 ; Rise       ; Clock                 ;
;  bus_mux_out[1] ; Clock                 ; 8.103 ; 8.103 ; Rise       ; Clock                 ;
;  bus_mux_out[2] ; Clock                 ; 8.119 ; 8.119 ; Rise       ; Clock                 ;
;  bus_mux_out[3] ; Clock                 ; 8.057 ; 8.057 ; Rise       ; Clock                 ;
;  bus_mux_out[4] ; Clock                 ; 8.142 ; 8.142 ; Rise       ; Clock                 ;
;  bus_mux_out[5] ; Clock                 ; 7.895 ; 7.895 ; Rise       ; Clock                 ;
;  bus_mux_out[6] ; Clock                 ; 8.143 ; 8.143 ; Rise       ; Clock                 ;
;  bus_mux_out[7] ; Clock                 ; 7.889 ; 7.889 ; Rise       ; Clock                 ;
;  bus_mux_out[8] ; Clock                 ; 7.545 ; 7.545 ; Rise       ; Clock                 ;
;  bus_mux_out[9] ; Clock                 ; 8.337 ; 8.337 ; Rise       ; Clock                 ;
; BusWires[*]     ; RegisterN:REG_IR|Q[7] ; 5.530 ; 5.530 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]    ; RegisterN:REG_IR|Q[7] ; 6.325 ; 6.325 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]    ; RegisterN:REG_IR|Q[7] ; 6.095 ; 6.095 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]    ; RegisterN:REG_IR|Q[7] ; 6.284 ; 6.284 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]    ; RegisterN:REG_IR|Q[7] ; 5.576 ; 5.576 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]    ; RegisterN:REG_IR|Q[7] ; 5.530 ; 5.530 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]    ; RegisterN:REG_IR|Q[7] ; 5.858 ; 5.858 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]    ; RegisterN:REG_IR|Q[7] ; 6.189 ; 6.189 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]    ; RegisterN:REG_IR|Q[7] ; 6.541 ; 6.541 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]    ; RegisterN:REG_IR|Q[7] ; 6.175 ; 6.175 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]    ; RegisterN:REG_IR|Q[7] ; 6.304 ; 6.304 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10]   ; RegisterN:REG_IR|Q[7] ; 6.150 ; 6.150 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11]   ; RegisterN:REG_IR|Q[7] ; 6.340 ; 6.340 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12]   ; RegisterN:REG_IR|Q[7] ; 5.970 ; 5.970 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13]   ; RegisterN:REG_IR|Q[7] ; 5.855 ; 5.855 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14]   ; RegisterN:REG_IR|Q[7] ; 6.633 ; 6.633 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15]   ; RegisterN:REG_IR|Q[7] ; 5.817 ; 5.817 ; Rise       ; RegisterN:REG_IR|Q[7] ;
; Done            ; RegisterN:REG_IR|Q[7] ; 4.834 ; 4.834 ; Rise       ; RegisterN:REG_IR|Q[7] ;
; bus_mux_out[*]  ; RegisterN:REG_IR|Q[7] ; 4.179 ; 4.708 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[0] ; RegisterN:REG_IR|Q[7] ; 5.652 ; 5.652 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[1] ; RegisterN:REG_IR|Q[7] ; 5.647 ; 5.647 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[2] ; RegisterN:REG_IR|Q[7] ; 5.663 ; 5.663 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[3] ; RegisterN:REG_IR|Q[7] ; 5.601 ; 5.601 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[4] ; RegisterN:REG_IR|Q[7] ; 5.686 ; 5.686 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[5] ; RegisterN:REG_IR|Q[7] ; 5.439 ; 5.439 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[6] ; RegisterN:REG_IR|Q[7] ; 5.687 ; 5.687 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[7] ; RegisterN:REG_IR|Q[7] ; 5.433 ; 5.433 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[8] ; RegisterN:REG_IR|Q[7] ;       ; 4.708 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[9] ; RegisterN:REG_IR|Q[7] ; 4.179 ;       ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]     ; RegisterN:REG_IR|Q[7] ; 5.530 ; 5.530 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]    ; RegisterN:REG_IR|Q[7] ; 6.325 ; 6.325 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]    ; RegisterN:REG_IR|Q[7] ; 6.095 ; 6.095 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]    ; RegisterN:REG_IR|Q[7] ; 6.284 ; 6.284 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]    ; RegisterN:REG_IR|Q[7] ; 5.576 ; 5.576 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]    ; RegisterN:REG_IR|Q[7] ; 5.530 ; 5.530 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]    ; RegisterN:REG_IR|Q[7] ; 5.858 ; 5.858 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]    ; RegisterN:REG_IR|Q[7] ; 6.189 ; 6.189 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]    ; RegisterN:REG_IR|Q[7] ; 6.541 ; 6.541 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]    ; RegisterN:REG_IR|Q[7] ; 6.175 ; 6.175 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]    ; RegisterN:REG_IR|Q[7] ; 6.304 ; 6.304 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10]   ; RegisterN:REG_IR|Q[7] ; 6.150 ; 6.150 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11]   ; RegisterN:REG_IR|Q[7] ; 6.340 ; 6.340 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12]   ; RegisterN:REG_IR|Q[7] ; 5.970 ; 5.970 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13]   ; RegisterN:REG_IR|Q[7] ; 5.855 ; 5.855 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14]   ; RegisterN:REG_IR|Q[7] ; 6.633 ; 6.633 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15]   ; RegisterN:REG_IR|Q[7] ; 5.817 ; 5.817 ; Fall       ; RegisterN:REG_IR|Q[7] ;
; Done            ; RegisterN:REG_IR|Q[7] ; 4.834 ; 4.834 ; Fall       ; RegisterN:REG_IR|Q[7] ;
; bus_mux_out[*]  ; RegisterN:REG_IR|Q[7] ; 4.708 ; 4.179 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[0] ; RegisterN:REG_IR|Q[7] ; 5.652 ; 5.652 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[1] ; RegisterN:REG_IR|Q[7] ; 5.647 ; 5.647 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[2] ; RegisterN:REG_IR|Q[7] ; 5.663 ; 5.663 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[3] ; RegisterN:REG_IR|Q[7] ; 5.601 ; 5.601 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[4] ; RegisterN:REG_IR|Q[7] ; 5.686 ; 5.686 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[5] ; RegisterN:REG_IR|Q[7] ; 5.439 ; 5.439 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[6] ; RegisterN:REG_IR|Q[7] ; 5.687 ; 5.687 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[7] ; RegisterN:REG_IR|Q[7] ; 5.433 ; 5.433 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[8] ; RegisterN:REG_IR|Q[7] ; 4.708 ;       ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[9] ; RegisterN:REG_IR|Q[7] ;       ; 4.179 ; Fall       ; RegisterN:REG_IR|Q[7] ;
+-----------------+-----------------------+-------+-------+------------+-----------------------+


+---------------------------------------------------------------+
; Propagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; DIN[0]     ; BusWires[0]  ; 11.404 ; 11.404 ; 11.404 ; 11.404 ;
; DIN[1]     ; BusWires[1]  ; 11.501 ; 11.501 ; 11.501 ; 11.501 ;
; DIN[2]     ; BusWires[2]  ; 11.512 ; 11.512 ; 11.512 ; 11.512 ;
; DIN[3]     ; BusWires[3]  ; 10.900 ; 10.900 ; 10.900 ; 10.900 ;
; DIN[4]     ; BusWires[4]  ; 10.983 ; 10.983 ; 10.983 ; 10.983 ;
; DIN[5]     ; BusWires[5]  ; 10.482 ; 10.482 ; 10.482 ; 10.482 ;
; DIN[6]     ; BusWires[6]  ; 11.278 ; 11.278 ; 11.278 ; 11.278 ;
; DIN[7]     ; BusWires[7]  ; 10.972 ; 10.972 ; 10.972 ; 10.972 ;
; DIN[8]     ; BusWires[8]  ; 11.575 ; 11.575 ; 11.575 ; 11.575 ;
; DIN[9]     ; BusWires[9]  ; 11.552 ; 11.552 ; 11.552 ; 11.552 ;
; DIN[10]    ; BusWires[10] ; 11.198 ; 11.198 ; 11.198 ; 11.198 ;
; DIN[11]    ; BusWires[11] ; 11.231 ; 11.231 ; 11.231 ; 11.231 ;
; DIN[12]    ; BusWires[12] ; 11.344 ; 11.344 ; 11.344 ; 11.344 ;
; DIN[13]    ; BusWires[13] ; 10.832 ; 10.832 ; 10.832 ; 10.832 ;
; DIN[14]    ; BusWires[14] ; 6.814  ; 6.814  ; 6.814  ; 6.814  ;
; DIN[15]    ; BusWires[15] ; 11.102 ; 11.102 ; 11.102 ; 11.102 ;
+------------+--------------+--------+--------+--------+--------+


+---------------------------------------------------------------+
; Minimum Propagation Delay                                     ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; DIN[0]     ; BusWires[0]  ; 11.404 ; 11.404 ; 11.404 ; 11.404 ;
; DIN[1]     ; BusWires[1]  ; 11.501 ; 11.501 ; 11.501 ; 11.501 ;
; DIN[2]     ; BusWires[2]  ; 11.512 ; 11.512 ; 11.512 ; 11.512 ;
; DIN[3]     ; BusWires[3]  ; 10.900 ; 10.900 ; 10.900 ; 10.900 ;
; DIN[4]     ; BusWires[4]  ; 10.983 ; 10.983 ; 10.983 ; 10.983 ;
; DIN[5]     ; BusWires[5]  ; 10.482 ; 10.482 ; 10.482 ; 10.482 ;
; DIN[6]     ; BusWires[6]  ; 11.278 ; 11.278 ; 11.278 ; 11.278 ;
; DIN[7]     ; BusWires[7]  ; 10.972 ; 10.972 ; 10.972 ; 10.972 ;
; DIN[8]     ; BusWires[8]  ; 11.575 ; 11.575 ; 11.575 ; 11.575 ;
; DIN[9]     ; BusWires[9]  ; 11.552 ; 11.552 ; 11.552 ; 11.552 ;
; DIN[10]    ; BusWires[10] ; 11.198 ; 11.198 ; 11.198 ; 11.198 ;
; DIN[11]    ; BusWires[11] ; 11.231 ; 11.231 ; 11.231 ; 11.231 ;
; DIN[12]    ; BusWires[12] ; 11.344 ; 11.344 ; 11.344 ; 11.344 ;
; DIN[13]    ; BusWires[13] ; 10.832 ; 10.832 ; 10.832 ; 10.832 ;
; DIN[14]    ; BusWires[14] ; 6.814  ; 6.814  ; 6.814  ; 6.814  ;
; DIN[15]    ; BusWires[15] ; 11.102 ; 11.102 ; 11.102 ; 11.102 ;
+------------+--------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------------------------+
; Output Enable Times                                                                       ;
+---------------+-----------------------+-------+------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise  ; Fall ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-------+------+------------+-----------------------+
; BusWires[*]   ; Clock                 ; 8.544 ;      ; Rise       ; Clock                 ;
;  BusWires[0]  ; Clock                 ; 9.282 ;      ; Rise       ; Clock                 ;
;  BusWires[1]  ; Clock                 ; 9.296 ;      ; Rise       ; Clock                 ;
;  BusWires[2]  ; Clock                 ; 8.770 ;      ; Rise       ; Clock                 ;
;  BusWires[3]  ; Clock                 ; 8.770 ;      ; Rise       ; Clock                 ;
;  BusWires[4]  ; Clock                 ; 8.826 ;      ; Rise       ; Clock                 ;
;  BusWires[5]  ; Clock                 ; 8.544 ;      ; Rise       ; Clock                 ;
;  BusWires[6]  ; Clock                 ; 9.091 ;      ; Rise       ; Clock                 ;
;  BusWires[7]  ; Clock                 ; 9.031 ;      ; Rise       ; Clock                 ;
;  BusWires[8]  ; Clock                 ; 9.081 ;      ; Rise       ; Clock                 ;
;  BusWires[9]  ; Clock                 ; 9.021 ;      ; Rise       ; Clock                 ;
;  BusWires[10] ; Clock                 ; 8.826 ;      ; Rise       ; Clock                 ;
;  BusWires[11] ; Clock                 ; 8.820 ;      ; Rise       ; Clock                 ;
;  BusWires[12] ; Clock                 ; 8.820 ;      ; Rise       ; Clock                 ;
;  BusWires[13] ; Clock                 ; 8.564 ;      ; Rise       ; Clock                 ;
;  BusWires[14] ; Clock                 ; 9.302 ;      ; Rise       ; Clock                 ;
;  BusWires[15] ; Clock                 ; 9.296 ;      ; Rise       ; Clock                 ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 4.331 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 5.069 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 5.083 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 4.557 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 4.557 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 4.613 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 4.331 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 4.878 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 4.818 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 4.868 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 4.808 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 4.613 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 4.607 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 4.607 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 4.351 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 5.089 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 5.083 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 4.331 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 5.069 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 5.083 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 4.557 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 4.557 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 4.613 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 4.331 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 4.878 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 4.818 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 4.868 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 4.808 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 4.613 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 4.607 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 4.607 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 4.351 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 5.089 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 5.083 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
+---------------+-----------------------+-------+------+------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                               ;
+---------------+-----------------------+-------+------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise  ; Fall ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-------+------+------------+-----------------------+
; BusWires[*]   ; Clock                 ; 7.674 ;      ; Rise       ; Clock                 ;
;  BusWires[0]  ; Clock                 ; 8.412 ;      ; Rise       ; Clock                 ;
;  BusWires[1]  ; Clock                 ; 8.426 ;      ; Rise       ; Clock                 ;
;  BusWires[2]  ; Clock                 ; 7.900 ;      ; Rise       ; Clock                 ;
;  BusWires[3]  ; Clock                 ; 7.900 ;      ; Rise       ; Clock                 ;
;  BusWires[4]  ; Clock                 ; 7.956 ;      ; Rise       ; Clock                 ;
;  BusWires[5]  ; Clock                 ; 7.674 ;      ; Rise       ; Clock                 ;
;  BusWires[6]  ; Clock                 ; 8.221 ;      ; Rise       ; Clock                 ;
;  BusWires[7]  ; Clock                 ; 8.161 ;      ; Rise       ; Clock                 ;
;  BusWires[8]  ; Clock                 ; 8.211 ;      ; Rise       ; Clock                 ;
;  BusWires[9]  ; Clock                 ; 8.151 ;      ; Rise       ; Clock                 ;
;  BusWires[10] ; Clock                 ; 7.956 ;      ; Rise       ; Clock                 ;
;  BusWires[11] ; Clock                 ; 7.950 ;      ; Rise       ; Clock                 ;
;  BusWires[12] ; Clock                 ; 7.950 ;      ; Rise       ; Clock                 ;
;  BusWires[13] ; Clock                 ; 7.694 ;      ; Rise       ; Clock                 ;
;  BusWires[14] ; Clock                 ; 8.432 ;      ; Rise       ; Clock                 ;
;  BusWires[15] ; Clock                 ; 8.426 ;      ; Rise       ; Clock                 ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 4.331 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 5.069 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 5.083 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 4.557 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 4.557 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 4.613 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 4.331 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 4.878 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 4.818 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 4.868 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 4.808 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 4.613 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 4.607 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 4.607 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 4.351 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 5.089 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 5.083 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 4.331 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 5.069 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 5.083 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 4.557 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 4.557 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 4.613 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 4.331 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 4.878 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 4.818 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 4.868 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 4.808 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 4.613 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 4.607 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 4.607 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 4.351 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 5.089 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 5.083 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
+---------------+-----------------------+-------+------+------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                               ;
+---------------+-----------------------+-----------+-----------+------------+-----------------------+
; Data Port     ; Clock Port            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-----------+-----------+------------+-----------------------+
; BusWires[*]   ; Clock                 ; 8.544     ;           ; Rise       ; Clock                 ;
;  BusWires[0]  ; Clock                 ; 9.282     ;           ; Rise       ; Clock                 ;
;  BusWires[1]  ; Clock                 ; 9.296     ;           ; Rise       ; Clock                 ;
;  BusWires[2]  ; Clock                 ; 8.770     ;           ; Rise       ; Clock                 ;
;  BusWires[3]  ; Clock                 ; 8.770     ;           ; Rise       ; Clock                 ;
;  BusWires[4]  ; Clock                 ; 8.826     ;           ; Rise       ; Clock                 ;
;  BusWires[5]  ; Clock                 ; 8.544     ;           ; Rise       ; Clock                 ;
;  BusWires[6]  ; Clock                 ; 9.091     ;           ; Rise       ; Clock                 ;
;  BusWires[7]  ; Clock                 ; 9.031     ;           ; Rise       ; Clock                 ;
;  BusWires[8]  ; Clock                 ; 9.081     ;           ; Rise       ; Clock                 ;
;  BusWires[9]  ; Clock                 ; 9.021     ;           ; Rise       ; Clock                 ;
;  BusWires[10] ; Clock                 ; 8.826     ;           ; Rise       ; Clock                 ;
;  BusWires[11] ; Clock                 ; 8.820     ;           ; Rise       ; Clock                 ;
;  BusWires[12] ; Clock                 ; 8.820     ;           ; Rise       ; Clock                 ;
;  BusWires[13] ; Clock                 ; 8.564     ;           ; Rise       ; Clock                 ;
;  BusWires[14] ; Clock                 ; 9.302     ;           ; Rise       ; Clock                 ;
;  BusWires[15] ; Clock                 ; 9.296     ;           ; Rise       ; Clock                 ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 4.331     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 5.069     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 5.083     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 4.557     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 4.557     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 4.613     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 4.331     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 4.878     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 4.818     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 4.868     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 4.808     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 4.613     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 4.607     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 4.607     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 4.351     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 5.089     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 5.083     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 4.331     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 5.069     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 5.083     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 4.557     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 4.557     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 4.613     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 4.331     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 4.878     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 4.818     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 4.868     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 4.808     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 4.613     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 4.607     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 4.607     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 4.351     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 5.089     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 5.083     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
+---------------+-----------------------+-----------+-----------+------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                       ;
+---------------+-----------------------+-----------+-----------+------------+-----------------------+
; Data Port     ; Clock Port            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-----------+-----------+------------+-----------------------+
; BusWires[*]   ; Clock                 ; 7.674     ;           ; Rise       ; Clock                 ;
;  BusWires[0]  ; Clock                 ; 8.412     ;           ; Rise       ; Clock                 ;
;  BusWires[1]  ; Clock                 ; 8.426     ;           ; Rise       ; Clock                 ;
;  BusWires[2]  ; Clock                 ; 7.900     ;           ; Rise       ; Clock                 ;
;  BusWires[3]  ; Clock                 ; 7.900     ;           ; Rise       ; Clock                 ;
;  BusWires[4]  ; Clock                 ; 7.956     ;           ; Rise       ; Clock                 ;
;  BusWires[5]  ; Clock                 ; 7.674     ;           ; Rise       ; Clock                 ;
;  BusWires[6]  ; Clock                 ; 8.221     ;           ; Rise       ; Clock                 ;
;  BusWires[7]  ; Clock                 ; 8.161     ;           ; Rise       ; Clock                 ;
;  BusWires[8]  ; Clock                 ; 8.211     ;           ; Rise       ; Clock                 ;
;  BusWires[9]  ; Clock                 ; 8.151     ;           ; Rise       ; Clock                 ;
;  BusWires[10] ; Clock                 ; 7.956     ;           ; Rise       ; Clock                 ;
;  BusWires[11] ; Clock                 ; 7.950     ;           ; Rise       ; Clock                 ;
;  BusWires[12] ; Clock                 ; 7.950     ;           ; Rise       ; Clock                 ;
;  BusWires[13] ; Clock                 ; 7.694     ;           ; Rise       ; Clock                 ;
;  BusWires[14] ; Clock                 ; 8.432     ;           ; Rise       ; Clock                 ;
;  BusWires[15] ; Clock                 ; 8.426     ;           ; Rise       ; Clock                 ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 4.331     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 5.069     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 5.083     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 4.557     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 4.557     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 4.613     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 4.331     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 4.878     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 4.818     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 4.868     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 4.808     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 4.613     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 4.607     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 4.607     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 4.351     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 5.089     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 5.083     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 4.331     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 5.069     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 5.083     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 4.557     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 4.557     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 4.613     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 4.331     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 4.878     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 4.818     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 4.868     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 4.808     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 4.613     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 4.607     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 4.607     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 4.351     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 5.089     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 5.083     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
+---------------+-----------------------+-----------+-----------+------------+-----------------------+


+------------------------------------------------+
; Fast Model Setup Summary                       ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; Clock                 ; -2.315 ; -273.176      ;
; RegisterN:REG_IR|Q[7] ; -0.999 ; -0.999        ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Fast Model Hold Summary                        ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; Clock                 ; -1.315 ; -57.360       ;
; RegisterN:REG_IR|Q[7] ; 1.623  ; 0.000         ;
+-----------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------+
; Fast Model Minimum Pulse Width Summary         ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; Clock                 ; -1.380 ; -172.380      ;
; RegisterN:REG_IR|Q[7] ; 0.500  ; 0.000         ;
+-----------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                      ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.315 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.965      ;
; -2.221 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.871      ;
; -2.186 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.836      ;
; -2.185 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.835      ;
; -2.151 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.801      ;
; -2.116 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.766      ;
; -2.096 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.373     ; 2.755      ;
; -2.091 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.741      ;
; -2.081 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.731      ;
; -2.081 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_6|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.375     ; 2.738      ;
; -2.077 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_2|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.375     ; 2.734      ;
; -2.072 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.302     ; 2.802      ;
; -2.063 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 3.086      ;
; -2.056 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.706      ;
; -2.046 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.696      ;
; -2.021 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.671      ;
; -2.011 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.661      ;
; -1.987 ; RegisterN:REG_IR|Q[3]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 3.015      ;
; -1.986 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.636      ;
; -1.983 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_A|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.633      ;
; -1.978 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.302     ; 2.708      ;
; -1.976 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.626      ;
; -1.969 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 2.992      ;
; -1.959 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_7|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.354     ; 2.637      ;
; -1.957 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_1|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.354     ; 2.635      ;
; -1.953 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_7|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.354     ; 2.631      ;
; -1.951 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_1|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.354     ; 2.629      ;
; -1.951 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.601      ;
; -1.950 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_3|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.357     ; 2.625      ;
; -1.950 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_5|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.357     ; 2.625      ;
; -1.947 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.373     ; 2.606      ;
; -1.943 ; RegisterN:REG_4|Q[14]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 2.947      ;
; -1.943 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.302     ; 2.673      ;
; -1.938 ; RegisterN:REG_4|Q[10]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 2.942      ;
; -1.935 ; RegisterN:REG_IR|Q[5]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 2.958      ;
; -1.934 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 2.957      ;
; -1.932 ; RegisterN:REG_3|Q[2]    ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 2.961      ;
; -1.930 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.373     ; 2.589      ;
; -1.916 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.566      ;
; -1.913 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_2|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.375     ; 2.570      ;
; -1.908 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.302     ; 2.638      ;
; -1.899 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 2.922      ;
; -1.895 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.373     ; 2.554      ;
; -1.893 ; RegisterN:REG_IR|Q[3]   ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.921      ;
; -1.890 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_4|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.387     ; 2.535      ;
; -1.885 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.378     ; 2.539      ;
; -1.885 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.387     ; 2.530      ;
; -1.883 ; RegisterN:REG_3|Q[3]    ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 2.912      ;
; -1.881 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.531      ;
; -1.879 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.373     ; 2.538      ;
; -1.877 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_1|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.372     ; 2.537      ;
; -1.873 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.302     ; 2.603      ;
; -1.872 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_5|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.372     ; 2.532      ;
; -1.870 ; RegisterN:REG_4|Q[14]   ; RegisterN:REG_0|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.019     ; 2.883      ;
; -1.869 ; RegisterN:REG_4|Q[1]    ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; 0.005      ; 2.906      ;
; -1.868 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_1|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.372     ; 2.528      ;
; -1.867 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_5|Q[6]  ; Clock        ; Clock       ; 1.000        ; -0.372     ; 2.527      ;
; -1.864 ; RegisterN:REG_4|Q[2]    ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 2.893      ;
; -1.864 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 2.887      ;
; -1.863 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_1|Q[8]  ; Clock        ; Clock       ; 1.000        ; -0.372     ; 2.523      ;
; -1.858 ; RegisterN:REG_IR|Q[3]   ; RegisterN:REG_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.886      ;
; -1.855 ; RegisterN:REG_4|Q[14]   ; RegisterN:REG_6|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.021     ; 2.866      ;
; -1.855 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_0|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.373     ; 2.514      ;
; -1.853 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_3|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.354     ; 2.531      ;
; -1.852 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_5|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.354     ; 2.530      ;
; -1.851 ; RegisterN:REG_4|Q[14]   ; RegisterN:REG_2|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.021     ; 2.862      ;
; -1.850 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[5]  ; Clock        ; Clock       ; 1.000        ; -0.378     ; 2.504      ;
; -1.846 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_6|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.375     ; 2.503      ;
; -1.846 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_G|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.496      ;
; -1.844 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_0|Q[14] ; Clock        ; Clock       ; 1.000        ; 0.000      ; 2.876      ;
; -1.844 ; RegisterN:REG_4|Q[10]   ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 2.848      ;
; -1.841 ; RegisterN:REG_IR|Q[5]   ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 2.864      ;
; -1.838 ; RegisterN:REG_3|Q[2]    ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 2.867      ;
; -1.838 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.302     ; 2.568      ;
; -1.836 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[1]  ; Clock        ; Clock       ; 1.000        ; -0.373     ; 2.495      ;
; -1.829 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_0|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.373     ; 2.488      ;
; -1.829 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_G|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 2.852      ;
; -1.829 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_6|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 2.859      ;
; -1.825 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_2|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.002     ; 2.855      ;
; -1.823 ; RegisterN:REG_IR|Q[3]   ; RegisterN:REG_G|Q[12] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.851      ;
; -1.822 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_6|Q[10] ; Clock        ; Clock       ; 1.000        ; -0.375     ; 2.479      ;
; -1.817 ; RegisterN:REG_IR|Q[1]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 2.840      ;
; -1.815 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_G|Q[4]  ; Clock        ; Clock       ; 1.000        ; -0.378     ; 2.469      ;
; -1.814 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_6|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.375     ; 2.471      ;
; -1.812 ; RegisterN:REG_3|Q[5]    ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 2.841      ;
; -1.811 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_4|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.387     ; 2.456      ;
; -1.810 ; UpCounter:CNTR|Count[0] ; RegisterN:REG_2|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.375     ; 2.467      ;
; -1.809 ; RegisterN:REG_4|Q[10]   ; RegisterN:REG_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.028     ; 2.813      ;
; -1.807 ; RegisterN:REG_IR|Q[6]   ; RegisterN:REG_G|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.835      ;
; -1.806 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_0|Q[15] ; Clock        ; Clock       ; 1.000        ; -0.387     ; 2.451      ;
; -1.806 ; RegisterN:REG_IR|Q[5]   ; RegisterN:REG_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.009     ; 2.829      ;
; -1.804 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_2|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.375     ; 2.461      ;
; -1.803 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_A|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.453      ;
; -1.803 ; RegisterN:REG_3|Q[2]    ; RegisterN:REG_G|Q[13] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 2.832      ;
; -1.803 ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.302     ; 2.533      ;
; -1.794 ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_G|Q[9]  ; Clock        ; Clock       ; 1.000        ; -0.009     ; 2.817      ;
; -1.792 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_6|Q[0]  ; Clock        ; Clock       ; 1.000        ; -0.378     ; 2.446      ;
; -1.789 ; RegisterN:REG_3|Q[3]    ; RegisterN:REG_G|Q[14] ; Clock        ; Clock       ; 1.000        ; -0.003     ; 2.818      ;
; -1.788 ; RegisterN:REG_IR|Q[3]   ; RegisterN:REG_G|Q[11] ; Clock        ; Clock       ; 1.000        ; -0.004     ; 2.816      ;
; -1.787 ; UpCounter:CNTR|Count[1] ; RegisterN:REG_2|Q[7]  ; Clock        ; Clock       ; 1.000        ; -0.382     ; 2.437      ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'RegisterN:REG_IR|Q[7]'                                                                                ;
+--------+-----------------------+---------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------+--------------+-----------------------+--------------+------------+------------+
; -0.999 ; RegisterN:REG_IR|Q[6] ; ALU_Mux ; Clock        ; RegisterN:REG_IR|Q[7] ; 0.500        ; -0.798     ; 0.325      ;
+--------+-----------------------+---------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                ;
+--------+-----------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                 ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+
; -1.315 ; RegisterN:REG_IR|Q[7] ; UpCounter:CNTR|Count[1] ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 2.019      ; 0.997      ;
; -0.867 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_2|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.644      ; 1.070      ;
; -0.847 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.641      ; 1.087      ;
; -0.815 ; RegisterN:REG_IR|Q[7] ; UpCounter:CNTR|Count[1] ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 2.019      ; 0.997      ;
; -0.760 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[10]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.198      ;
; -0.760 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[12]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.198      ;
; -0.759 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[0]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.199      ;
; -0.748 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_6|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.182      ;
; -0.701 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_6|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.644      ; 1.236      ;
; -0.679 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[14]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.279      ;
; -0.661 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[3]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.643      ; 1.275      ;
; -0.624 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_3|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.668      ; 1.337      ;
; -0.622 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[5]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.643      ; 1.314      ;
; -0.602 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[13]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.639      ; 1.330      ;
; -0.597 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[12]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.361      ;
; -0.582 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[2]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.643      ; 1.354      ;
; -0.562 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.641      ; 1.372      ;
; -0.551 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[8]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.939      ; 1.681      ;
; -0.548 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[6]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.641      ; 1.386      ;
; -0.543 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.387      ;
; -0.543 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.387      ;
; -0.543 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[7]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.387      ;
; -0.543 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[9]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.387      ;
; -0.543 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.387      ;
; -0.543 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[13]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.387      ;
; -0.543 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.387      ;
; -0.535 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[8]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.643      ; 1.401      ;
; -0.534 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_A|Q[6]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.643      ; 1.402      ;
; -0.529 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[7]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.639      ; 1.403      ;
; -0.517 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[14]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.441      ;
; -0.515 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_2|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.644      ; 1.422      ;
; -0.511 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[10]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.447      ;
; -0.503 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_0|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.646      ; 1.436      ;
; -0.502 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.668      ; 1.459      ;
; -0.458 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[5]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.643      ; 1.478      ;
; -0.454 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.647      ; 1.486      ;
; -0.454 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[2]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.647      ; 1.486      ;
; -0.454 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[3]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.647      ; 1.486      ;
; -0.454 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.647      ; 1.486      ;
; -0.454 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[5]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.647      ; 1.486      ;
; -0.454 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[6]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.647      ; 1.486      ;
; -0.454 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[8]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.647      ; 1.486      ;
; -0.454 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[9]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.647      ; 1.486      ;
; -0.448 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_0|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.632      ; 1.477      ;
; -0.443 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.632      ; 1.482      ;
; -0.424 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[2]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.641      ; 1.510      ;
; -0.417 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[2]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.643      ; 1.519      ;
; -0.414 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.632      ; 1.511      ;
; -0.410 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[3]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.643      ; 1.526      ;
; -0.409 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[0]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.641      ; 1.525      ;
; -0.408 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_6|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.644      ; 1.529      ;
; -0.404 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_5|Q[12]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.554      ;
; -0.403 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_3|Q[12]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.555      ;
; -0.402 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[10]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.556      ;
; -0.402 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.639      ; 1.530      ;
; -0.400 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_2|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.530      ;
; -0.397 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[10]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.561      ;
; -0.396 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_1|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.639      ; 1.536      ;
; -0.393 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_3|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.640      ; 1.540      ;
; -0.393 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.537      ;
; -0.389 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[3]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.641      ; 1.545      ;
; -0.387 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.543      ;
; -0.383 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[13]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.547      ;
; -0.382 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_2|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.644      ; 1.555      ;
; -0.382 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_6|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.644      ; 1.555      ;
; -0.380 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.641      ; 1.554      ;
; -0.380 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_2|Q[12]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.668      ; 1.581      ;
; -0.376 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[7]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.554      ;
; -0.376 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[8]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.554      ;
; -0.376 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[9]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.554      ;
; -0.376 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[10]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.554      ;
; -0.376 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[12]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.554      ;
; -0.376 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[14]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.637      ; 1.554      ;
; -0.374 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[6]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.641      ; 1.560      ;
; -0.374 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[3]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.641      ; 1.560      ;
; -0.367 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_2|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 1.644      ; 1.070      ;
; -0.361 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.632      ; 1.564      ;
; -0.358 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_5|Q[4]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.647      ; 1.582      ;
; -0.353 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[7]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.646      ; 1.586      ;
; -0.353 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[1]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.646      ; 1.586      ;
; -0.353 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[4]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.646      ; 1.586      ;
; -0.353 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[5]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.646      ; 1.586      ;
; -0.353 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[2]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.646      ; 1.586      ;
; -0.353 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_IR|Q[0]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.646      ; 1.586      ;
; -0.347 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[1]    ; RegisterN:REG_IR|Q[7] ; Clock       ; -0.500       ; 1.641      ; 1.087      ;
; -0.343 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_3|Q[13]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.640      ; 1.590      ;
; -0.342 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_4|Q[13]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.640      ; 1.591      ;
; -0.322 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_5|Q[11]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.662      ; 1.633      ;
; -0.322 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_5|Q[14]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.636      ;
; -0.321 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_3|Q[14]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.637      ;
; -0.319 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_G|Q[5]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.641      ; 1.615      ;
; -0.317 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_3|Q[0]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.641      ;
; -0.316 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_5|Q[0]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.642      ;
; -0.313 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_6|Q[2]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.644      ; 1.624      ;
; -0.311 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_3|Q[10]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.647      ;
; -0.311 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_5|Q[10]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.647      ;
; -0.304 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_3|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.662      ; 1.651      ;
; -0.304 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_5|Q[15]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.662      ; 1.651      ;
; -0.303 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_2|Q[3]    ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.644      ; 1.634      ;
; -0.303 ; RegisterN:REG_IR|Q[7] ; RegisterN:REG_7|Q[12]   ; RegisterN:REG_IR|Q[7] ; Clock       ; 0.000        ; 1.665      ; 1.655      ;
+--------+-----------------------+-------------------------+-----------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'RegisterN:REG_IR|Q[7]'                                                                                ;
+-------+-----------------------+---------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------+--------------+-----------------------+--------------+------------+------------+
; 1.623 ; RegisterN:REG_IR|Q[6] ; ALU_Mux ; Clock        ; RegisterN:REG_IR|Q[7] ; -0.500       ; -0.798     ; 0.325      ;
+-------+-----------------------+---------+--------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Clock ; Rise       ; Clock                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_0|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_0|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_1|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_2|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_2|Q[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_3|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Rise       ; RegisterN:REG_3|Q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Rise       ; RegisterN:REG_3|Q[10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'RegisterN:REG_IR|Q[7]'                                                            ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; RegisterN:REG_IR|Q[7] ; Fall       ; ALU_Mux            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; RegisterN:REG_IR|Q[7] ; Fall       ; ALU_Mux            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; RegisterN:REG_IR|Q[7] ; Rise       ; ALU_Mux|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; RegisterN:REG_IR|Q[7] ; Rise       ; ALU_Mux|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; RegisterN:REG_IR|Q[7] ; Rise       ; Mux30~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; RegisterN:REG_IR|Q[7] ; Rise       ; Mux30~0|combout    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; RegisterN:REG_IR|Q[7] ; Rise       ; Mux30~0|datab      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; RegisterN:REG_IR|Q[7] ; Rise       ; Mux30~0|datab      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; RegisterN:REG_IR|Q[7] ; Rise       ; REG_IR|Q[7]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; RegisterN:REG_IR|Q[7] ; Rise       ; REG_IR|Q[7]|regout ;
+-------+--------------+----------------+------------------+-----------------------+------------+--------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; Clock      ; 3.864  ; 3.864  ; Rise       ; Clock           ;
;  DIN[0]   ; Clock      ; 3.560  ; 3.560  ; Rise       ; Clock           ;
;  DIN[1]   ; Clock      ; 3.727  ; 3.727  ; Rise       ; Clock           ;
;  DIN[2]   ; Clock      ; 3.864  ; 3.864  ; Rise       ; Clock           ;
;  DIN[3]   ; Clock      ; 3.721  ; 3.721  ; Rise       ; Clock           ;
;  DIN[4]   ; Clock      ; 3.621  ; 3.621  ; Rise       ; Clock           ;
;  DIN[5]   ; Clock      ; 3.350  ; 3.350  ; Rise       ; Clock           ;
;  DIN[6]   ; Clock      ; 3.480  ; 3.480  ; Rise       ; Clock           ;
;  DIN[7]   ; Clock      ; 3.242  ; 3.242  ; Rise       ; Clock           ;
;  DIN[8]   ; Clock      ; 3.664  ; 3.664  ; Rise       ; Clock           ;
;  DIN[9]   ; Clock      ; 3.470  ; 3.470  ; Rise       ; Clock           ;
;  DIN[10]  ; Clock      ; 3.633  ; 3.633  ; Rise       ; Clock           ;
;  DIN[11]  ; Clock      ; 3.234  ; 3.234  ; Rise       ; Clock           ;
;  DIN[12]  ; Clock      ; 3.619  ; 3.619  ; Rise       ; Clock           ;
;  DIN[13]  ; Clock      ; 3.191  ; 3.191  ; Rise       ; Clock           ;
;  DIN[14]  ; Clock      ; 0.602  ; 0.602  ; Rise       ; Clock           ;
;  DIN[15]  ; Clock      ; 3.103  ; 3.103  ; Rise       ; Clock           ;
; Resetn    ; Clock      ; -0.976 ; -0.976 ; Rise       ; Clock           ;
; Run       ; Clock      ; 2.755  ; 2.755  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; Clock      ; 0.636  ; 0.636  ; Rise       ; Clock           ;
;  DIN[0]   ; Clock      ; -2.594 ; -2.594 ; Rise       ; Clock           ;
;  DIN[1]   ; Clock      ; -2.615 ; -2.615 ; Rise       ; Clock           ;
;  DIN[2]   ; Clock      ; -2.567 ; -2.567 ; Rise       ; Clock           ;
;  DIN[3]   ; Clock      ; -2.514 ; -2.514 ; Rise       ; Clock           ;
;  DIN[4]   ; Clock      ; -2.656 ; -2.656 ; Rise       ; Clock           ;
;  DIN[5]   ; Clock      ; -2.205 ; -2.205 ; Rise       ; Clock           ;
;  DIN[6]   ; Clock      ; -2.522 ; -2.522 ; Rise       ; Clock           ;
;  DIN[7]   ; Clock      ; -1.917 ; -1.917 ; Rise       ; Clock           ;
;  DIN[8]   ; Clock      ; -2.044 ; -2.044 ; Rise       ; Clock           ;
;  DIN[9]   ; Clock      ; -1.982 ; -1.982 ; Rise       ; Clock           ;
;  DIN[10]  ; Clock      ; -2.200 ; -2.200 ; Rise       ; Clock           ;
;  DIN[11]  ; Clock      ; -1.952 ; -1.952 ; Rise       ; Clock           ;
;  DIN[12]  ; Clock      ; -2.096 ; -2.096 ; Rise       ; Clock           ;
;  DIN[13]  ; Clock      ; -1.972 ; -1.972 ; Rise       ; Clock           ;
;  DIN[14]  ; Clock      ; 0.636  ; 0.636  ; Rise       ; Clock           ;
;  DIN[15]  ; Clock      ; -1.514 ; -1.514 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 1.099  ; 1.099  ; Rise       ; Clock           ;
; Run       ; Clock      ; -2.437 ; -2.437 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port       ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------------+-----------------------+-------+-------+------------+-----------------------+
; BusWires[*]     ; Clock                 ; 6.024 ; 6.024 ; Rise       ; Clock                 ;
;  BusWires[0]    ; Clock                 ; 5.758 ; 5.758 ; Rise       ; Clock                 ;
;  BusWires[1]    ; Clock                 ; 5.672 ; 5.672 ; Rise       ; Clock                 ;
;  BusWires[2]    ; Clock                 ; 5.698 ; 5.698 ; Rise       ; Clock                 ;
;  BusWires[3]    ; Clock                 ; 5.433 ; 5.433 ; Rise       ; Clock                 ;
;  BusWires[4]    ; Clock                 ; 5.419 ; 5.419 ; Rise       ; Clock                 ;
;  BusWires[5]    ; Clock                 ; 5.539 ; 5.539 ; Rise       ; Clock                 ;
;  BusWires[6]    ; Clock                 ; 5.770 ; 5.770 ; Rise       ; Clock                 ;
;  BusWires[7]    ; Clock                 ; 5.710 ; 5.710 ; Rise       ; Clock                 ;
;  BusWires[8]    ; Clock                 ; 5.766 ; 5.766 ; Rise       ; Clock                 ;
;  BusWires[9]    ; Clock                 ; 5.705 ; 5.705 ; Rise       ; Clock                 ;
;  BusWires[10]   ; Clock                 ; 5.687 ; 5.687 ; Rise       ; Clock                 ;
;  BusWires[11]   ; Clock                 ; 5.631 ; 5.631 ; Rise       ; Clock                 ;
;  BusWires[12]   ; Clock                 ; 5.639 ; 5.639 ; Rise       ; Clock                 ;
;  BusWires[13]   ; Clock                 ; 5.588 ; 5.588 ; Rise       ; Clock                 ;
;  BusWires[14]   ; Clock                 ; 6.024 ; 6.024 ; Rise       ; Clock                 ;
;  BusWires[15]   ; Clock                 ; 5.911 ; 5.911 ; Rise       ; Clock                 ;
; Done            ; Clock                 ; 4.499 ; 4.499 ; Rise       ; Clock                 ;
; bus_mux_out[*]  ; Clock                 ; 5.475 ; 5.475 ; Rise       ; Clock                 ;
;  bus_mux_out[0] ; Clock                 ; 5.454 ; 5.454 ; Rise       ; Clock                 ;
;  bus_mux_out[1] ; Clock                 ; 5.459 ; 5.459 ; Rise       ; Clock                 ;
;  bus_mux_out[2] ; Clock                 ; 5.473 ; 5.473 ; Rise       ; Clock                 ;
;  bus_mux_out[3] ; Clock                 ; 5.427 ; 5.427 ; Rise       ; Clock                 ;
;  bus_mux_out[4] ; Clock                 ; 5.462 ; 5.462 ; Rise       ; Clock                 ;
;  bus_mux_out[5] ; Clock                 ; 5.355 ; 5.355 ; Rise       ; Clock                 ;
;  bus_mux_out[6] ; Clock                 ; 5.475 ; 5.475 ; Rise       ; Clock                 ;
;  bus_mux_out[7] ; Clock                 ; 5.360 ; 5.360 ; Rise       ; Clock                 ;
;  bus_mux_out[8] ; Clock                 ; 4.543 ; 4.543 ; Rise       ; Clock                 ;
;  bus_mux_out[9] ; Clock                 ; 4.865 ; 4.865 ; Rise       ; Clock                 ;
; BusWires[*]     ; RegisterN:REG_IR|Q[7] ; 3.911 ; 3.911 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]    ; RegisterN:REG_IR|Q[7] ; 3.647 ; 3.647 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]    ; RegisterN:REG_IR|Q[7] ; 3.559 ; 3.559 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]    ; RegisterN:REG_IR|Q[7] ; 3.585 ; 3.585 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]    ; RegisterN:REG_IR|Q[7] ; 3.320 ; 3.320 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]    ; RegisterN:REG_IR|Q[7] ; 3.306 ; 3.306 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]    ; RegisterN:REG_IR|Q[7] ; 3.428 ; 3.428 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]    ; RegisterN:REG_IR|Q[7] ; 3.657 ; 3.657 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]    ; RegisterN:REG_IR|Q[7] ; 3.599 ; 3.599 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]    ; RegisterN:REG_IR|Q[7] ; 3.653 ; 3.653 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]    ; RegisterN:REG_IR|Q[7] ; 3.594 ; 3.594 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10]   ; RegisterN:REG_IR|Q[7] ; 3.576 ; 3.576 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11]   ; RegisterN:REG_IR|Q[7] ; 3.508 ; 3.508 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12]   ; RegisterN:REG_IR|Q[7] ; 3.528 ; 3.528 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13]   ; RegisterN:REG_IR|Q[7] ; 3.475 ; 3.475 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14]   ; RegisterN:REG_IR|Q[7] ; 3.911 ; 3.911 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15]   ; RegisterN:REG_IR|Q[7] ; 3.800 ; 3.800 ; Rise       ; RegisterN:REG_IR|Q[7] ;
; Done            ; RegisterN:REG_IR|Q[7] ; 2.483 ; 2.483 ; Rise       ; RegisterN:REG_IR|Q[7] ;
; bus_mux_out[*]  ; RegisterN:REG_IR|Q[7] ; 3.364 ; 3.364 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[0] ; RegisterN:REG_IR|Q[7] ; 3.343 ; 3.343 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[1] ; RegisterN:REG_IR|Q[7] ; 3.348 ; 3.348 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[2] ; RegisterN:REG_IR|Q[7] ; 3.362 ; 3.362 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[3] ; RegisterN:REG_IR|Q[7] ; 3.316 ; 3.316 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[4] ; RegisterN:REG_IR|Q[7] ; 3.351 ; 3.351 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[5] ; RegisterN:REG_IR|Q[7] ; 3.244 ; 3.244 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[6] ; RegisterN:REG_IR|Q[7] ; 3.364 ; 3.364 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[7] ; RegisterN:REG_IR|Q[7] ; 3.249 ; 3.249 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[8] ; RegisterN:REG_IR|Q[7] ;       ; 2.438 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[9] ; RegisterN:REG_IR|Q[7] ; 2.201 ;       ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]     ; RegisterN:REG_IR|Q[7] ; 3.911 ; 3.911 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]    ; RegisterN:REG_IR|Q[7] ; 3.647 ; 3.647 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]    ; RegisterN:REG_IR|Q[7] ; 3.559 ; 3.559 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]    ; RegisterN:REG_IR|Q[7] ; 3.585 ; 3.585 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]    ; RegisterN:REG_IR|Q[7] ; 3.320 ; 3.320 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]    ; RegisterN:REG_IR|Q[7] ; 3.306 ; 3.306 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]    ; RegisterN:REG_IR|Q[7] ; 3.428 ; 3.428 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]    ; RegisterN:REG_IR|Q[7] ; 3.657 ; 3.657 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]    ; RegisterN:REG_IR|Q[7] ; 3.599 ; 3.599 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]    ; RegisterN:REG_IR|Q[7] ; 3.653 ; 3.653 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]    ; RegisterN:REG_IR|Q[7] ; 3.594 ; 3.594 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10]   ; RegisterN:REG_IR|Q[7] ; 3.576 ; 3.576 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11]   ; RegisterN:REG_IR|Q[7] ; 3.508 ; 3.508 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12]   ; RegisterN:REG_IR|Q[7] ; 3.528 ; 3.528 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13]   ; RegisterN:REG_IR|Q[7] ; 3.475 ; 3.475 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14]   ; RegisterN:REG_IR|Q[7] ; 3.911 ; 3.911 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15]   ; RegisterN:REG_IR|Q[7] ; 3.800 ; 3.800 ; Fall       ; RegisterN:REG_IR|Q[7] ;
; Done            ; RegisterN:REG_IR|Q[7] ; 2.483 ; 2.483 ; Fall       ; RegisterN:REG_IR|Q[7] ;
; bus_mux_out[*]  ; RegisterN:REG_IR|Q[7] ; 3.364 ; 3.364 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[0] ; RegisterN:REG_IR|Q[7] ; 3.343 ; 3.343 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[1] ; RegisterN:REG_IR|Q[7] ; 3.348 ; 3.348 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[2] ; RegisterN:REG_IR|Q[7] ; 3.362 ; 3.362 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[3] ; RegisterN:REG_IR|Q[7] ; 3.316 ; 3.316 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[4] ; RegisterN:REG_IR|Q[7] ; 3.351 ; 3.351 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[5] ; RegisterN:REG_IR|Q[7] ; 3.244 ; 3.244 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[6] ; RegisterN:REG_IR|Q[7] ; 3.364 ; 3.364 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[7] ; RegisterN:REG_IR|Q[7] ; 3.249 ; 3.249 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[8] ; RegisterN:REG_IR|Q[7] ; 2.438 ;       ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[9] ; RegisterN:REG_IR|Q[7] ;       ; 2.201 ; Fall       ; RegisterN:REG_IR|Q[7] ;
+-----------------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port       ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------------+-----------------------+-------+-------+------------+-----------------------+
; BusWires[*]     ; Clock                 ; 4.175 ; 4.175 ; Rise       ; Clock                 ;
;  BusWires[0]    ; Clock                 ; 4.278 ; 4.278 ; Rise       ; Clock                 ;
;  BusWires[1]    ; Clock                 ; 4.418 ; 4.418 ; Rise       ; Clock                 ;
;  BusWires[2]    ; Clock                 ; 4.443 ; 4.443 ; Rise       ; Clock                 ;
;  BusWires[3]    ; Clock                 ; 4.214 ; 4.214 ; Rise       ; Clock                 ;
;  BusWires[4]    ; Clock                 ; 4.251 ; 4.251 ; Rise       ; Clock                 ;
;  BusWires[5]    ; Clock                 ; 4.408 ; 4.408 ; Rise       ; Clock                 ;
;  BusWires[6]    ; Clock                 ; 4.446 ; 4.446 ; Rise       ; Clock                 ;
;  BusWires[7]    ; Clock                 ; 4.389 ; 4.389 ; Rise       ; Clock                 ;
;  BusWires[8]    ; Clock                 ; 4.360 ; 4.360 ; Rise       ; Clock                 ;
;  BusWires[9]    ; Clock                 ; 4.412 ; 4.412 ; Rise       ; Clock                 ;
;  BusWires[10]   ; Clock                 ; 4.175 ; 4.175 ; Rise       ; Clock                 ;
;  BusWires[11]   ; Clock                 ; 4.192 ; 4.192 ; Rise       ; Clock                 ;
;  BusWires[12]   ; Clock                 ; 4.247 ; 4.247 ; Rise       ; Clock                 ;
;  BusWires[13]   ; Clock                 ; 4.292 ; 4.292 ; Rise       ; Clock                 ;
;  BusWires[14]   ; Clock                 ; 4.468 ; 4.468 ; Rise       ; Clock                 ;
;  BusWires[15]   ; Clock                 ; 4.242 ; 4.242 ; Rise       ; Clock                 ;
; Done            ; Clock                 ; 4.272 ; 4.272 ; Rise       ; Clock                 ;
; bus_mux_out[*]  ; Clock                 ; 4.099 ; 4.099 ; Rise       ; Clock                 ;
;  bus_mux_out[0] ; Clock                 ; 4.423 ; 4.423 ; Rise       ; Clock                 ;
;  bus_mux_out[1] ; Clock                 ; 4.453 ; 4.453 ; Rise       ; Clock                 ;
;  bus_mux_out[2] ; Clock                 ; 4.440 ; 4.440 ; Rise       ; Clock                 ;
;  bus_mux_out[3] ; Clock                 ; 4.421 ; 4.421 ; Rise       ; Clock                 ;
;  bus_mux_out[4] ; Clock                 ; 4.448 ; 4.448 ; Rise       ; Clock                 ;
;  bus_mux_out[5] ; Clock                 ; 4.339 ; 4.339 ; Rise       ; Clock                 ;
;  bus_mux_out[6] ; Clock                 ; 4.488 ; 4.488 ; Rise       ; Clock                 ;
;  bus_mux_out[7] ; Clock                 ; 4.365 ; 4.365 ; Rise       ; Clock                 ;
;  bus_mux_out[8] ; Clock                 ; 4.099 ; 4.099 ; Rise       ; Clock                 ;
;  bus_mux_out[9] ; Clock                 ; 4.411 ; 4.411 ; Rise       ; Clock                 ;
; BusWires[*]     ; RegisterN:REG_IR|Q[7] ; 2.785 ; 2.785 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]    ; RegisterN:REG_IR|Q[7] ; 3.126 ; 3.126 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]    ; RegisterN:REG_IR|Q[7] ; 3.039 ; 3.039 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]    ; RegisterN:REG_IR|Q[7] ; 3.098 ; 3.098 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]    ; RegisterN:REG_IR|Q[7] ; 2.796 ; 2.796 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]    ; RegisterN:REG_IR|Q[7] ; 2.785 ; 2.785 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]    ; RegisterN:REG_IR|Q[7] ; 2.920 ; 2.920 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]    ; RegisterN:REG_IR|Q[7] ; 3.102 ; 3.102 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]    ; RegisterN:REG_IR|Q[7] ; 3.213 ; 3.213 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]    ; RegisterN:REG_IR|Q[7] ; 3.090 ; 3.090 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]    ; RegisterN:REG_IR|Q[7] ; 3.123 ; 3.123 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10]   ; RegisterN:REG_IR|Q[7] ; 3.068 ; 3.068 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11]   ; RegisterN:REG_IR|Q[7] ; 3.133 ; 3.133 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12]   ; RegisterN:REG_IR|Q[7] ; 2.985 ; 2.985 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13]   ; RegisterN:REG_IR|Q[7] ; 2.936 ; 2.936 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14]   ; RegisterN:REG_IR|Q[7] ; 3.307 ; 3.307 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15]   ; RegisterN:REG_IR|Q[7] ; 2.910 ; 2.910 ; Rise       ; RegisterN:REG_IR|Q[7] ;
; Done            ; RegisterN:REG_IR|Q[7] ; 2.483 ; 2.483 ; Rise       ; RegisterN:REG_IR|Q[7] ;
; bus_mux_out[*]  ; RegisterN:REG_IR|Q[7] ; 2.201 ; 2.438 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[0] ; RegisterN:REG_IR|Q[7] ; 2.808 ; 2.808 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[1] ; RegisterN:REG_IR|Q[7] ; 2.838 ; 2.838 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[2] ; RegisterN:REG_IR|Q[7] ; 2.825 ; 2.825 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[3] ; RegisterN:REG_IR|Q[7] ; 2.806 ; 2.806 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[4] ; RegisterN:REG_IR|Q[7] ; 2.833 ; 2.833 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[5] ; RegisterN:REG_IR|Q[7] ; 2.724 ; 2.724 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[6] ; RegisterN:REG_IR|Q[7] ; 2.873 ; 2.873 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[7] ; RegisterN:REG_IR|Q[7] ; 2.750 ; 2.750 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[8] ; RegisterN:REG_IR|Q[7] ;       ; 2.438 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[9] ; RegisterN:REG_IR|Q[7] ; 2.201 ;       ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]     ; RegisterN:REG_IR|Q[7] ; 2.785 ; 2.785 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]    ; RegisterN:REG_IR|Q[7] ; 3.126 ; 3.126 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]    ; RegisterN:REG_IR|Q[7] ; 3.039 ; 3.039 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]    ; RegisterN:REG_IR|Q[7] ; 3.098 ; 3.098 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]    ; RegisterN:REG_IR|Q[7] ; 2.796 ; 2.796 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]    ; RegisterN:REG_IR|Q[7] ; 2.785 ; 2.785 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]    ; RegisterN:REG_IR|Q[7] ; 2.920 ; 2.920 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]    ; RegisterN:REG_IR|Q[7] ; 3.102 ; 3.102 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]    ; RegisterN:REG_IR|Q[7] ; 3.213 ; 3.213 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]    ; RegisterN:REG_IR|Q[7] ; 3.090 ; 3.090 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]    ; RegisterN:REG_IR|Q[7] ; 3.123 ; 3.123 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10]   ; RegisterN:REG_IR|Q[7] ; 3.068 ; 3.068 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11]   ; RegisterN:REG_IR|Q[7] ; 3.133 ; 3.133 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12]   ; RegisterN:REG_IR|Q[7] ; 2.985 ; 2.985 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13]   ; RegisterN:REG_IR|Q[7] ; 2.936 ; 2.936 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14]   ; RegisterN:REG_IR|Q[7] ; 3.307 ; 3.307 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15]   ; RegisterN:REG_IR|Q[7] ; 2.910 ; 2.910 ; Fall       ; RegisterN:REG_IR|Q[7] ;
; Done            ; RegisterN:REG_IR|Q[7] ; 2.483 ; 2.483 ; Fall       ; RegisterN:REG_IR|Q[7] ;
; bus_mux_out[*]  ; RegisterN:REG_IR|Q[7] ; 2.438 ; 2.201 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[0] ; RegisterN:REG_IR|Q[7] ; 2.808 ; 2.808 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[1] ; RegisterN:REG_IR|Q[7] ; 2.838 ; 2.838 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[2] ; RegisterN:REG_IR|Q[7] ; 2.825 ; 2.825 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[3] ; RegisterN:REG_IR|Q[7] ; 2.806 ; 2.806 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[4] ; RegisterN:REG_IR|Q[7] ; 2.833 ; 2.833 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[5] ; RegisterN:REG_IR|Q[7] ; 2.724 ; 2.724 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[6] ; RegisterN:REG_IR|Q[7] ; 2.873 ; 2.873 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[7] ; RegisterN:REG_IR|Q[7] ; 2.750 ; 2.750 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[8] ; RegisterN:REG_IR|Q[7] ; 2.438 ;       ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[9] ; RegisterN:REG_IR|Q[7] ;       ; 2.201 ; Fall       ; RegisterN:REG_IR|Q[7] ;
+-----------------+-----------------------+-------+-------+------------+-----------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; DIN[0]     ; BusWires[0]  ; 6.161 ; 6.161 ; 6.161 ; 6.161 ;
; DIN[1]     ; BusWires[1]  ; 6.282 ; 6.282 ; 6.282 ; 6.282 ;
; DIN[2]     ; BusWires[2]  ; 6.247 ; 6.247 ; 6.247 ; 6.247 ;
; DIN[3]     ; BusWires[3]  ; 5.971 ; 5.971 ; 5.971 ; 5.971 ;
; DIN[4]     ; BusWires[4]  ; 6.026 ; 6.026 ; 6.026 ; 6.026 ;
; DIN[5]     ; BusWires[5]  ; 5.747 ; 5.747 ; 5.747 ; 5.747 ;
; DIN[6]     ; BusWires[6]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; DIN[7]     ; BusWires[7]  ; 5.979 ; 5.979 ; 5.979 ; 5.979 ;
; DIN[8]     ; BusWires[8]  ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; DIN[9]     ; BusWires[9]  ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; DIN[10]    ; BusWires[10] ; 6.140 ; 6.140 ; 6.140 ; 6.140 ;
; DIN[11]    ; BusWires[11] ; 6.091 ; 6.091 ; 6.091 ; 6.091 ;
; DIN[12]    ; BusWires[12] ; 6.193 ; 6.193 ; 6.193 ; 6.193 ;
; DIN[13]    ; BusWires[13] ; 5.911 ; 5.911 ; 5.911 ; 5.911 ;
; DIN[14]    ; BusWires[14] ; 3.457 ; 3.457 ; 3.457 ; 3.457 ;
; DIN[15]    ; BusWires[15] ; 6.031 ; 6.031 ; 6.031 ; 6.031 ;
+------------+--------------+-------+-------+-------+-------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; DIN[0]     ; BusWires[0]  ; 6.161 ; 6.161 ; 6.161 ; 6.161 ;
; DIN[1]     ; BusWires[1]  ; 6.282 ; 6.282 ; 6.282 ; 6.282 ;
; DIN[2]     ; BusWires[2]  ; 6.247 ; 6.247 ; 6.247 ; 6.247 ;
; DIN[3]     ; BusWires[3]  ; 5.971 ; 5.971 ; 5.971 ; 5.971 ;
; DIN[4]     ; BusWires[4]  ; 6.026 ; 6.026 ; 6.026 ; 6.026 ;
; DIN[5]     ; BusWires[5]  ; 5.747 ; 5.747 ; 5.747 ; 5.747 ;
; DIN[6]     ; BusWires[6]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; DIN[7]     ; BusWires[7]  ; 5.979 ; 5.979 ; 5.979 ; 5.979 ;
; DIN[8]     ; BusWires[8]  ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; DIN[9]     ; BusWires[9]  ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; DIN[10]    ; BusWires[10] ; 6.140 ; 6.140 ; 6.140 ; 6.140 ;
; DIN[11]    ; BusWires[11] ; 6.091 ; 6.091 ; 6.091 ; 6.091 ;
; DIN[12]    ; BusWires[12] ; 6.193 ; 6.193 ; 6.193 ; 6.193 ;
; DIN[13]    ; BusWires[13] ; 5.911 ; 5.911 ; 5.911 ; 5.911 ;
; DIN[14]    ; BusWires[14] ; 3.457 ; 3.457 ; 3.457 ; 3.457 ;
; DIN[15]    ; BusWires[15] ; 6.031 ; 6.031 ; 6.031 ; 6.031 ;
+------------+--------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------+
; Output Enable Times                                                                       ;
+---------------+-----------------------+-------+------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise  ; Fall ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-------+------+------------+-----------------------+
; BusWires[*]   ; Clock                 ; 4.481 ;      ; Rise       ; Clock                 ;
;  BusWires[0]  ; Clock                 ; 4.816 ;      ; Rise       ; Clock                 ;
;  BusWires[1]  ; Clock                 ; 4.832 ;      ; Rise       ; Clock                 ;
;  BusWires[2]  ; Clock                 ; 4.582 ;      ; Rise       ; Clock                 ;
;  BusWires[3]  ; Clock                 ; 4.582 ;      ; Rise       ; Clock                 ;
;  BusWires[4]  ; Clock                 ; 4.627 ;      ; Rise       ; Clock                 ;
;  BusWires[5]  ; Clock                 ; 4.481 ;      ; Rise       ; Clock                 ;
;  BusWires[6]  ; Clock                 ; 4.763 ;      ; Rise       ; Clock                 ;
;  BusWires[7]  ; Clock                 ; 4.703 ;      ; Rise       ; Clock                 ;
;  BusWires[8]  ; Clock                 ; 4.753 ;      ; Rise       ; Clock                 ;
;  BusWires[9]  ; Clock                 ; 4.693 ;      ; Rise       ; Clock                 ;
;  BusWires[10] ; Clock                 ; 4.627 ;      ; Rise       ; Clock                 ;
;  BusWires[11] ; Clock                 ; 4.616 ;      ; Rise       ; Clock                 ;
;  BusWires[12] ; Clock                 ; 4.616 ;      ; Rise       ; Clock                 ;
;  BusWires[13] ; Clock                 ; 4.501 ;      ; Rise       ; Clock                 ;
;  BusWires[14] ; Clock                 ; 4.836 ;      ; Rise       ; Clock                 ;
;  BusWires[15] ; Clock                 ; 4.832 ;      ; Rise       ; Clock                 ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 2.238 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 2.573 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 2.589 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 2.339 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 2.339 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 2.384 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 2.238 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 2.520 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 2.460 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 2.510 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 2.450 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 2.384 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 2.373 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 2.373 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 2.258 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 2.593 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 2.589 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 2.238 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 2.573 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 2.589 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 2.339 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 2.339 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 2.384 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 2.238 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 2.520 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 2.460 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 2.510 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 2.450 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 2.384 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 2.373 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 2.373 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 2.258 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 2.593 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 2.589 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
+---------------+-----------------------+-------+------+------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                               ;
+---------------+-----------------------+-------+------+------------+-----------------------+
; Data Port     ; Clock Port            ; Rise  ; Fall ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-------+------+------------+-----------------------+
; BusWires[*]   ; Clock                 ; 4.101 ;      ; Rise       ; Clock                 ;
;  BusWires[0]  ; Clock                 ; 4.436 ;      ; Rise       ; Clock                 ;
;  BusWires[1]  ; Clock                 ; 4.452 ;      ; Rise       ; Clock                 ;
;  BusWires[2]  ; Clock                 ; 4.202 ;      ; Rise       ; Clock                 ;
;  BusWires[3]  ; Clock                 ; 4.202 ;      ; Rise       ; Clock                 ;
;  BusWires[4]  ; Clock                 ; 4.247 ;      ; Rise       ; Clock                 ;
;  BusWires[5]  ; Clock                 ; 4.101 ;      ; Rise       ; Clock                 ;
;  BusWires[6]  ; Clock                 ; 4.383 ;      ; Rise       ; Clock                 ;
;  BusWires[7]  ; Clock                 ; 4.323 ;      ; Rise       ; Clock                 ;
;  BusWires[8]  ; Clock                 ; 4.373 ;      ; Rise       ; Clock                 ;
;  BusWires[9]  ; Clock                 ; 4.313 ;      ; Rise       ; Clock                 ;
;  BusWires[10] ; Clock                 ; 4.247 ;      ; Rise       ; Clock                 ;
;  BusWires[11] ; Clock                 ; 4.236 ;      ; Rise       ; Clock                 ;
;  BusWires[12] ; Clock                 ; 4.236 ;      ; Rise       ; Clock                 ;
;  BusWires[13] ; Clock                 ; 4.121 ;      ; Rise       ; Clock                 ;
;  BusWires[14] ; Clock                 ; 4.456 ;      ; Rise       ; Clock                 ;
;  BusWires[15] ; Clock                 ; 4.452 ;      ; Rise       ; Clock                 ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 2.238 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 2.573 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 2.589 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 2.339 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 2.339 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 2.384 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 2.238 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 2.520 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 2.460 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 2.510 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 2.450 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 2.384 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 2.373 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 2.373 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 2.258 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 2.593 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 2.589 ;      ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 2.238 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 2.573 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 2.589 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 2.339 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 2.339 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 2.384 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 2.238 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 2.520 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 2.460 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 2.510 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 2.450 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 2.384 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 2.373 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 2.373 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 2.258 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 2.593 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 2.589 ;      ; Fall       ; RegisterN:REG_IR|Q[7] ;
+---------------+-----------------------+-------+------+------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                               ;
+---------------+-----------------------+-----------+-----------+------------+-----------------------+
; Data Port     ; Clock Port            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-----------+-----------+------------+-----------------------+
; BusWires[*]   ; Clock                 ; 4.481     ;           ; Rise       ; Clock                 ;
;  BusWires[0]  ; Clock                 ; 4.816     ;           ; Rise       ; Clock                 ;
;  BusWires[1]  ; Clock                 ; 4.832     ;           ; Rise       ; Clock                 ;
;  BusWires[2]  ; Clock                 ; 4.582     ;           ; Rise       ; Clock                 ;
;  BusWires[3]  ; Clock                 ; 4.582     ;           ; Rise       ; Clock                 ;
;  BusWires[4]  ; Clock                 ; 4.627     ;           ; Rise       ; Clock                 ;
;  BusWires[5]  ; Clock                 ; 4.481     ;           ; Rise       ; Clock                 ;
;  BusWires[6]  ; Clock                 ; 4.763     ;           ; Rise       ; Clock                 ;
;  BusWires[7]  ; Clock                 ; 4.703     ;           ; Rise       ; Clock                 ;
;  BusWires[8]  ; Clock                 ; 4.753     ;           ; Rise       ; Clock                 ;
;  BusWires[9]  ; Clock                 ; 4.693     ;           ; Rise       ; Clock                 ;
;  BusWires[10] ; Clock                 ; 4.627     ;           ; Rise       ; Clock                 ;
;  BusWires[11] ; Clock                 ; 4.616     ;           ; Rise       ; Clock                 ;
;  BusWires[12] ; Clock                 ; 4.616     ;           ; Rise       ; Clock                 ;
;  BusWires[13] ; Clock                 ; 4.501     ;           ; Rise       ; Clock                 ;
;  BusWires[14] ; Clock                 ; 4.836     ;           ; Rise       ; Clock                 ;
;  BusWires[15] ; Clock                 ; 4.832     ;           ; Rise       ; Clock                 ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 2.238     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 2.573     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 2.589     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 2.339     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 2.339     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 2.384     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 2.238     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 2.520     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 2.460     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 2.510     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 2.450     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 2.384     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 2.373     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 2.373     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 2.258     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 2.593     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 2.589     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 2.238     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 2.573     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 2.589     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 2.339     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 2.339     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 2.384     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 2.238     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 2.520     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 2.460     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 2.510     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 2.450     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 2.384     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 2.373     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 2.373     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 2.258     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 2.593     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 2.589     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
+---------------+-----------------------+-----------+-----------+------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                       ;
+---------------+-----------------------+-----------+-----------+------------+-----------------------+
; Data Port     ; Clock Port            ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference       ;
+---------------+-----------------------+-----------+-----------+------------+-----------------------+
; BusWires[*]   ; Clock                 ; 4.101     ;           ; Rise       ; Clock                 ;
;  BusWires[0]  ; Clock                 ; 4.436     ;           ; Rise       ; Clock                 ;
;  BusWires[1]  ; Clock                 ; 4.452     ;           ; Rise       ; Clock                 ;
;  BusWires[2]  ; Clock                 ; 4.202     ;           ; Rise       ; Clock                 ;
;  BusWires[3]  ; Clock                 ; 4.202     ;           ; Rise       ; Clock                 ;
;  BusWires[4]  ; Clock                 ; 4.247     ;           ; Rise       ; Clock                 ;
;  BusWires[5]  ; Clock                 ; 4.101     ;           ; Rise       ; Clock                 ;
;  BusWires[6]  ; Clock                 ; 4.383     ;           ; Rise       ; Clock                 ;
;  BusWires[7]  ; Clock                 ; 4.323     ;           ; Rise       ; Clock                 ;
;  BusWires[8]  ; Clock                 ; 4.373     ;           ; Rise       ; Clock                 ;
;  BusWires[9]  ; Clock                 ; 4.313     ;           ; Rise       ; Clock                 ;
;  BusWires[10] ; Clock                 ; 4.247     ;           ; Rise       ; Clock                 ;
;  BusWires[11] ; Clock                 ; 4.236     ;           ; Rise       ; Clock                 ;
;  BusWires[12] ; Clock                 ; 4.236     ;           ; Rise       ; Clock                 ;
;  BusWires[13] ; Clock                 ; 4.121     ;           ; Rise       ; Clock                 ;
;  BusWires[14] ; Clock                 ; 4.456     ;           ; Rise       ; Clock                 ;
;  BusWires[15] ; Clock                 ; 4.452     ;           ; Rise       ; Clock                 ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 2.238     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 2.573     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 2.589     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 2.339     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 2.339     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 2.384     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 2.238     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 2.520     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 2.460     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 2.510     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 2.450     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 2.384     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 2.373     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 2.373     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 2.258     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 2.593     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 2.589     ;           ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]   ; RegisterN:REG_IR|Q[7] ; 2.238     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]  ; RegisterN:REG_IR|Q[7] ; 2.573     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]  ; RegisterN:REG_IR|Q[7] ; 2.589     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]  ; RegisterN:REG_IR|Q[7] ; 2.339     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]  ; RegisterN:REG_IR|Q[7] ; 2.339     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]  ; RegisterN:REG_IR|Q[7] ; 2.384     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]  ; RegisterN:REG_IR|Q[7] ; 2.238     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]  ; RegisterN:REG_IR|Q[7] ; 2.520     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]  ; RegisterN:REG_IR|Q[7] ; 2.460     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]  ; RegisterN:REG_IR|Q[7] ; 2.510     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]  ; RegisterN:REG_IR|Q[7] ; 2.450     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10] ; RegisterN:REG_IR|Q[7] ; 2.384     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11] ; RegisterN:REG_IR|Q[7] ; 2.373     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12] ; RegisterN:REG_IR|Q[7] ; 2.373     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13] ; RegisterN:REG_IR|Q[7] ; 2.258     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14] ; RegisterN:REG_IR|Q[7] ; 2.593     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15] ; RegisterN:REG_IR|Q[7] ; 2.589     ;           ; Fall       ; RegisterN:REG_IR|Q[7] ;
+---------------+-----------------------+-----------+-----------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+------------------------+----------+---------+----------+---------+---------------------+
; Clock                  ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack       ; -6.594   ; -2.162  ; N/A      ; N/A     ; -1.380              ;
;  Clock                 ; -6.594   ; -2.162  ; N/A      ; N/A     ; -1.380              ;
;  RegisterN:REG_IR|Q[7] ; -1.747   ; 1.623   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS        ; -861.444 ; -57.36  ; 0.0      ; 0.0     ; -172.38             ;
;  Clock                 ; -859.697 ; -57.360 ; N/A      ; N/A     ; -172.380            ;
;  RegisterN:REG_IR|Q[7] ; -1.747   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+------------------------+----------+---------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; Clock      ; 7.826  ; 7.826  ; Rise       ; Clock           ;
;  DIN[0]   ; Clock      ; 7.240  ; 7.240  ; Rise       ; Clock           ;
;  DIN[1]   ; Clock      ; 7.475  ; 7.475  ; Rise       ; Clock           ;
;  DIN[2]   ; Clock      ; 7.826  ; 7.826  ; Rise       ; Clock           ;
;  DIN[3]   ; Clock      ; 7.533  ; 7.533  ; Rise       ; Clock           ;
;  DIN[4]   ; Clock      ; 7.297  ; 7.297  ; Rise       ; Clock           ;
;  DIN[5]   ; Clock      ; 6.791  ; 6.791  ; Rise       ; Clock           ;
;  DIN[6]   ; Clock      ; 7.137  ; 7.137  ; Rise       ; Clock           ;
;  DIN[7]   ; Clock      ; 6.614  ; 6.614  ; Rise       ; Clock           ;
;  DIN[8]   ; Clock      ; 7.499  ; 7.499  ; Rise       ; Clock           ;
;  DIN[9]   ; Clock      ; 7.129  ; 7.129  ; Rise       ; Clock           ;
;  DIN[10]  ; Clock      ; 7.339  ; 7.339  ; Rise       ; Clock           ;
;  DIN[11]  ; Clock      ; 6.630  ; 6.630  ; Rise       ; Clock           ;
;  DIN[12]  ; Clock      ; 7.329  ; 7.329  ; Rise       ; Clock           ;
;  DIN[13]  ; Clock      ; 6.544  ; 6.544  ; Rise       ; Clock           ;
;  DIN[14]  ; Clock      ; 2.218  ; 2.218  ; Rise       ; Clock           ;
;  DIN[15]  ; Clock      ; 6.232  ; 6.232  ; Rise       ; Clock           ;
; Resetn    ; Clock      ; -0.976 ; -0.976 ; Rise       ; Clock           ;
; Run       ; Clock      ; 5.263  ; 5.263  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DIN[*]    ; Clock      ; 0.674  ; 0.674  ; Rise       ; Clock           ;
;  DIN[0]   ; Clock      ; -2.594 ; -2.594 ; Rise       ; Clock           ;
;  DIN[1]   ; Clock      ; -2.615 ; -2.615 ; Rise       ; Clock           ;
;  DIN[2]   ; Clock      ; -2.567 ; -2.567 ; Rise       ; Clock           ;
;  DIN[3]   ; Clock      ; -2.514 ; -2.514 ; Rise       ; Clock           ;
;  DIN[4]   ; Clock      ; -2.656 ; -2.656 ; Rise       ; Clock           ;
;  DIN[5]   ; Clock      ; -2.205 ; -2.205 ; Rise       ; Clock           ;
;  DIN[6]   ; Clock      ; -2.522 ; -2.522 ; Rise       ; Clock           ;
;  DIN[7]   ; Clock      ; -1.917 ; -1.917 ; Rise       ; Clock           ;
;  DIN[8]   ; Clock      ; -2.044 ; -2.044 ; Rise       ; Clock           ;
;  DIN[9]   ; Clock      ; -1.982 ; -1.982 ; Rise       ; Clock           ;
;  DIN[10]  ; Clock      ; -2.200 ; -2.200 ; Rise       ; Clock           ;
;  DIN[11]  ; Clock      ; -1.952 ; -1.952 ; Rise       ; Clock           ;
;  DIN[12]  ; Clock      ; -2.096 ; -2.096 ; Rise       ; Clock           ;
;  DIN[13]  ; Clock      ; -1.972 ; -1.972 ; Rise       ; Clock           ;
;  DIN[14]  ; Clock      ; 0.674  ; 0.674  ; Rise       ; Clock           ;
;  DIN[15]  ; Clock      ; -1.514 ; -1.514 ; Rise       ; Clock           ;
; Resetn    ; Clock      ; 1.897  ; 1.897  ; Rise       ; Clock           ;
; Run       ; Clock      ; -2.437 ; -2.437 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+-----------------+-----------------------+--------+--------+------------+-----------------------+
; Data Port       ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------------+-----------------------+--------+--------+------------+-----------------------+
; BusWires[*]     ; Clock                 ; 11.986 ; 11.986 ; Rise       ; Clock                 ;
;  BusWires[0]    ; Clock                 ; 11.436 ; 11.436 ; Rise       ; Clock                 ;
;  BusWires[1]    ; Clock                 ; 11.109 ; 11.109 ; Rise       ; Clock                 ;
;  BusWires[2]    ; Clock                 ; 11.280 ; 11.280 ; Rise       ; Clock                 ;
;  BusWires[3]    ; Clock                 ; 10.697 ; 10.697 ; Rise       ; Clock                 ;
;  BusWires[4]    ; Clock                 ; 10.637 ; 10.637 ; Rise       ; Clock                 ;
;  BusWires[5]    ; Clock                 ; 10.891 ; 10.891 ; Rise       ; Clock                 ;
;  BusWires[6]    ; Clock                 ; 11.315 ; 11.315 ; Rise       ; Clock                 ;
;  BusWires[7]    ; Clock                 ; 11.309 ; 11.309 ; Rise       ; Clock                 ;
;  BusWires[8]    ; Clock                 ; 11.378 ; 11.378 ; Rise       ; Clock                 ;
;  BusWires[9]    ; Clock                 ; 11.297 ; 11.297 ; Rise       ; Clock                 ;
;  BusWires[10]   ; Clock                 ; 11.240 ; 11.240 ; Rise       ; Clock                 ;
;  BusWires[11]   ; Clock                 ; 11.145 ; 11.145 ; Rise       ; Clock                 ;
;  BusWires[12]   ; Clock                 ; 11.159 ; 11.159 ; Rise       ; Clock                 ;
;  BusWires[13]   ; Clock                 ; 11.019 ; 11.019 ; Rise       ; Clock                 ;
;  BusWires[14]   ; Clock                 ; 11.986 ; 11.986 ; Rise       ; Clock                 ;
;  BusWires[15]   ; Clock                 ; 11.663 ; 11.663 ; Rise       ; Clock                 ;
; Done            ; Clock                 ; 8.526  ; 8.526  ; Rise       ; Clock                 ;
; bus_mux_out[*]  ; Clock                 ; 10.691 ; 10.691 ; Rise       ; Clock                 ;
;  bus_mux_out[0] ; Clock                 ; 10.651 ; 10.651 ; Rise       ; Clock                 ;
;  bus_mux_out[1] ; Clock                 ; 10.651 ; 10.651 ; Rise       ; Clock                 ;
;  bus_mux_out[2] ; Clock                 ; 10.664 ; 10.664 ; Rise       ; Clock                 ;
;  bus_mux_out[3] ; Clock                 ; 10.607 ; 10.607 ; Rise       ; Clock                 ;
;  bus_mux_out[4] ; Clock                 ; 10.686 ; 10.686 ; Rise       ; Clock                 ;
;  bus_mux_out[5] ; Clock                 ; 10.418 ; 10.418 ; Rise       ; Clock                 ;
;  bus_mux_out[6] ; Clock                 ; 10.691 ; 10.691 ; Rise       ; Clock                 ;
;  bus_mux_out[7] ; Clock                 ; 10.422 ; 10.422 ; Rise       ; Clock                 ;
;  bus_mux_out[8] ; Clock                 ; 8.616  ; 8.616  ; Rise       ; Clock                 ;
;  bus_mux_out[9] ; Clock                 ; 9.372  ; 9.372  ; Rise       ; Clock                 ;
; BusWires[*]     ; RegisterN:REG_IR|Q[7] ; 8.120  ; 8.120  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]    ; RegisterN:REG_IR|Q[7] ; 7.572  ; 7.572  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]    ; RegisterN:REG_IR|Q[7] ; 7.243  ; 7.243  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]    ; RegisterN:REG_IR|Q[7] ; 7.414  ; 7.414  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]    ; RegisterN:REG_IR|Q[7] ; 6.831  ; 6.831  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]    ; RegisterN:REG_IR|Q[7] ; 6.771  ; 6.771  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]    ; RegisterN:REG_IR|Q[7] ; 7.017  ; 7.017  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]    ; RegisterN:REG_IR|Q[7] ; 7.449  ; 7.449  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]    ; RegisterN:REG_IR|Q[7] ; 7.445  ; 7.445  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]    ; RegisterN:REG_IR|Q[7] ; 7.512  ; 7.512  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]    ; RegisterN:REG_IR|Q[7] ; 7.433  ; 7.433  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10]   ; RegisterN:REG_IR|Q[7] ; 7.376  ; 7.376  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11]   ; RegisterN:REG_IR|Q[7] ; 7.185  ; 7.185  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12]   ; RegisterN:REG_IR|Q[7] ; 7.295  ; 7.295  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13]   ; RegisterN:REG_IR|Q[7] ; 7.150  ; 7.150  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14]   ; RegisterN:REG_IR|Q[7] ; 8.120  ; 8.120  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15]   ; RegisterN:REG_IR|Q[7] ; 7.799  ; 7.799  ; Rise       ; RegisterN:REG_IR|Q[7] ;
; Done            ; RegisterN:REG_IR|Q[7] ; 4.834  ; 4.834  ; Rise       ; RegisterN:REG_IR|Q[7] ;
; bus_mux_out[*]  ; RegisterN:REG_IR|Q[7] ; 6.827  ; 6.827  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[0] ; RegisterN:REG_IR|Q[7] ; 6.787  ; 6.787  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[1] ; RegisterN:REG_IR|Q[7] ; 6.787  ; 6.787  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[2] ; RegisterN:REG_IR|Q[7] ; 6.800  ; 6.800  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[3] ; RegisterN:REG_IR|Q[7] ; 6.743  ; 6.743  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[4] ; RegisterN:REG_IR|Q[7] ; 6.822  ; 6.822  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[5] ; RegisterN:REG_IR|Q[7] ; 6.554  ; 6.554  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[6] ; RegisterN:REG_IR|Q[7] ; 6.827  ; 6.827  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[7] ; RegisterN:REG_IR|Q[7] ; 6.558  ; 6.558  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[8] ; RegisterN:REG_IR|Q[7] ;        ; 4.708  ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[9] ; RegisterN:REG_IR|Q[7] ; 4.179  ;        ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]     ; RegisterN:REG_IR|Q[7] ; 8.120  ; 8.120  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]    ; RegisterN:REG_IR|Q[7] ; 7.572  ; 7.572  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]    ; RegisterN:REG_IR|Q[7] ; 7.243  ; 7.243  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]    ; RegisterN:REG_IR|Q[7] ; 7.414  ; 7.414  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]    ; RegisterN:REG_IR|Q[7] ; 6.831  ; 6.831  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]    ; RegisterN:REG_IR|Q[7] ; 6.771  ; 6.771  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]    ; RegisterN:REG_IR|Q[7] ; 7.017  ; 7.017  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]    ; RegisterN:REG_IR|Q[7] ; 7.449  ; 7.449  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]    ; RegisterN:REG_IR|Q[7] ; 7.445  ; 7.445  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]    ; RegisterN:REG_IR|Q[7] ; 7.512  ; 7.512  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]    ; RegisterN:REG_IR|Q[7] ; 7.433  ; 7.433  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10]   ; RegisterN:REG_IR|Q[7] ; 7.376  ; 7.376  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11]   ; RegisterN:REG_IR|Q[7] ; 7.185  ; 7.185  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12]   ; RegisterN:REG_IR|Q[7] ; 7.295  ; 7.295  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13]   ; RegisterN:REG_IR|Q[7] ; 7.150  ; 7.150  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14]   ; RegisterN:REG_IR|Q[7] ; 8.120  ; 8.120  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15]   ; RegisterN:REG_IR|Q[7] ; 7.799  ; 7.799  ; Fall       ; RegisterN:REG_IR|Q[7] ;
; Done            ; RegisterN:REG_IR|Q[7] ; 4.834  ; 4.834  ; Fall       ; RegisterN:REG_IR|Q[7] ;
; bus_mux_out[*]  ; RegisterN:REG_IR|Q[7] ; 6.827  ; 6.827  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[0] ; RegisterN:REG_IR|Q[7] ; 6.787  ; 6.787  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[1] ; RegisterN:REG_IR|Q[7] ; 6.787  ; 6.787  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[2] ; RegisterN:REG_IR|Q[7] ; 6.800  ; 6.800  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[3] ; RegisterN:REG_IR|Q[7] ; 6.743  ; 6.743  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[4] ; RegisterN:REG_IR|Q[7] ; 6.822  ; 6.822  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[5] ; RegisterN:REG_IR|Q[7] ; 6.554  ; 6.554  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[6] ; RegisterN:REG_IR|Q[7] ; 6.827  ; 6.827  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[7] ; RegisterN:REG_IR|Q[7] ; 6.558  ; 6.558  ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[8] ; RegisterN:REG_IR|Q[7] ; 4.708  ;        ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[9] ; RegisterN:REG_IR|Q[7] ;        ; 4.179  ; Fall       ; RegisterN:REG_IR|Q[7] ;
+-----------------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------------+-----------------------+-------+-------+------------+-----------------------+
; Data Port       ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------------+-----------------------+-------+-------+------------+-----------------------+
; BusWires[*]     ; Clock                 ; 4.175 ; 4.175 ; Rise       ; Clock                 ;
;  BusWires[0]    ; Clock                 ; 4.278 ; 4.278 ; Rise       ; Clock                 ;
;  BusWires[1]    ; Clock                 ; 4.418 ; 4.418 ; Rise       ; Clock                 ;
;  BusWires[2]    ; Clock                 ; 4.443 ; 4.443 ; Rise       ; Clock                 ;
;  BusWires[3]    ; Clock                 ; 4.214 ; 4.214 ; Rise       ; Clock                 ;
;  BusWires[4]    ; Clock                 ; 4.251 ; 4.251 ; Rise       ; Clock                 ;
;  BusWires[5]    ; Clock                 ; 4.408 ; 4.408 ; Rise       ; Clock                 ;
;  BusWires[6]    ; Clock                 ; 4.446 ; 4.446 ; Rise       ; Clock                 ;
;  BusWires[7]    ; Clock                 ; 4.389 ; 4.389 ; Rise       ; Clock                 ;
;  BusWires[8]    ; Clock                 ; 4.360 ; 4.360 ; Rise       ; Clock                 ;
;  BusWires[9]    ; Clock                 ; 4.412 ; 4.412 ; Rise       ; Clock                 ;
;  BusWires[10]   ; Clock                 ; 4.175 ; 4.175 ; Rise       ; Clock                 ;
;  BusWires[11]   ; Clock                 ; 4.192 ; 4.192 ; Rise       ; Clock                 ;
;  BusWires[12]   ; Clock                 ; 4.247 ; 4.247 ; Rise       ; Clock                 ;
;  BusWires[13]   ; Clock                 ; 4.292 ; 4.292 ; Rise       ; Clock                 ;
;  BusWires[14]   ; Clock                 ; 4.468 ; 4.468 ; Rise       ; Clock                 ;
;  BusWires[15]   ; Clock                 ; 4.242 ; 4.242 ; Rise       ; Clock                 ;
; Done            ; Clock                 ; 4.272 ; 4.272 ; Rise       ; Clock                 ;
; bus_mux_out[*]  ; Clock                 ; 4.099 ; 4.099 ; Rise       ; Clock                 ;
;  bus_mux_out[0] ; Clock                 ; 4.423 ; 4.423 ; Rise       ; Clock                 ;
;  bus_mux_out[1] ; Clock                 ; 4.453 ; 4.453 ; Rise       ; Clock                 ;
;  bus_mux_out[2] ; Clock                 ; 4.440 ; 4.440 ; Rise       ; Clock                 ;
;  bus_mux_out[3] ; Clock                 ; 4.421 ; 4.421 ; Rise       ; Clock                 ;
;  bus_mux_out[4] ; Clock                 ; 4.448 ; 4.448 ; Rise       ; Clock                 ;
;  bus_mux_out[5] ; Clock                 ; 4.339 ; 4.339 ; Rise       ; Clock                 ;
;  bus_mux_out[6] ; Clock                 ; 4.488 ; 4.488 ; Rise       ; Clock                 ;
;  bus_mux_out[7] ; Clock                 ; 4.365 ; 4.365 ; Rise       ; Clock                 ;
;  bus_mux_out[8] ; Clock                 ; 4.099 ; 4.099 ; Rise       ; Clock                 ;
;  bus_mux_out[9] ; Clock                 ; 4.411 ; 4.411 ; Rise       ; Clock                 ;
; BusWires[*]     ; RegisterN:REG_IR|Q[7] ; 2.785 ; 2.785 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]    ; RegisterN:REG_IR|Q[7] ; 3.126 ; 3.126 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]    ; RegisterN:REG_IR|Q[7] ; 3.039 ; 3.039 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]    ; RegisterN:REG_IR|Q[7] ; 3.098 ; 3.098 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]    ; RegisterN:REG_IR|Q[7] ; 2.796 ; 2.796 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]    ; RegisterN:REG_IR|Q[7] ; 2.785 ; 2.785 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]    ; RegisterN:REG_IR|Q[7] ; 2.920 ; 2.920 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]    ; RegisterN:REG_IR|Q[7] ; 3.102 ; 3.102 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]    ; RegisterN:REG_IR|Q[7] ; 3.213 ; 3.213 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]    ; RegisterN:REG_IR|Q[7] ; 3.090 ; 3.090 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]    ; RegisterN:REG_IR|Q[7] ; 3.123 ; 3.123 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10]   ; RegisterN:REG_IR|Q[7] ; 3.068 ; 3.068 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11]   ; RegisterN:REG_IR|Q[7] ; 3.133 ; 3.133 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12]   ; RegisterN:REG_IR|Q[7] ; 2.985 ; 2.985 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13]   ; RegisterN:REG_IR|Q[7] ; 2.936 ; 2.936 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14]   ; RegisterN:REG_IR|Q[7] ; 3.307 ; 3.307 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15]   ; RegisterN:REG_IR|Q[7] ; 2.910 ; 2.910 ; Rise       ; RegisterN:REG_IR|Q[7] ;
; Done            ; RegisterN:REG_IR|Q[7] ; 2.483 ; 2.483 ; Rise       ; RegisterN:REG_IR|Q[7] ;
; bus_mux_out[*]  ; RegisterN:REG_IR|Q[7] ; 2.201 ; 2.438 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[0] ; RegisterN:REG_IR|Q[7] ; 2.808 ; 2.808 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[1] ; RegisterN:REG_IR|Q[7] ; 2.838 ; 2.838 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[2] ; RegisterN:REG_IR|Q[7] ; 2.825 ; 2.825 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[3] ; RegisterN:REG_IR|Q[7] ; 2.806 ; 2.806 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[4] ; RegisterN:REG_IR|Q[7] ; 2.833 ; 2.833 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[5] ; RegisterN:REG_IR|Q[7] ; 2.724 ; 2.724 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[6] ; RegisterN:REG_IR|Q[7] ; 2.873 ; 2.873 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[7] ; RegisterN:REG_IR|Q[7] ; 2.750 ; 2.750 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[8] ; RegisterN:REG_IR|Q[7] ;       ; 2.438 ; Rise       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[9] ; RegisterN:REG_IR|Q[7] ; 2.201 ;       ; Rise       ; RegisterN:REG_IR|Q[7] ;
; BusWires[*]     ; RegisterN:REG_IR|Q[7] ; 2.785 ; 2.785 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[0]    ; RegisterN:REG_IR|Q[7] ; 3.126 ; 3.126 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[1]    ; RegisterN:REG_IR|Q[7] ; 3.039 ; 3.039 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[2]    ; RegisterN:REG_IR|Q[7] ; 3.098 ; 3.098 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[3]    ; RegisterN:REG_IR|Q[7] ; 2.796 ; 2.796 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[4]    ; RegisterN:REG_IR|Q[7] ; 2.785 ; 2.785 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[5]    ; RegisterN:REG_IR|Q[7] ; 2.920 ; 2.920 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[6]    ; RegisterN:REG_IR|Q[7] ; 3.102 ; 3.102 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[7]    ; RegisterN:REG_IR|Q[7] ; 3.213 ; 3.213 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[8]    ; RegisterN:REG_IR|Q[7] ; 3.090 ; 3.090 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[9]    ; RegisterN:REG_IR|Q[7] ; 3.123 ; 3.123 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[10]   ; RegisterN:REG_IR|Q[7] ; 3.068 ; 3.068 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[11]   ; RegisterN:REG_IR|Q[7] ; 3.133 ; 3.133 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[12]   ; RegisterN:REG_IR|Q[7] ; 2.985 ; 2.985 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[13]   ; RegisterN:REG_IR|Q[7] ; 2.936 ; 2.936 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[14]   ; RegisterN:REG_IR|Q[7] ; 3.307 ; 3.307 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  BusWires[15]   ; RegisterN:REG_IR|Q[7] ; 2.910 ; 2.910 ; Fall       ; RegisterN:REG_IR|Q[7] ;
; Done            ; RegisterN:REG_IR|Q[7] ; 2.483 ; 2.483 ; Fall       ; RegisterN:REG_IR|Q[7] ;
; bus_mux_out[*]  ; RegisterN:REG_IR|Q[7] ; 2.438 ; 2.201 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[0] ; RegisterN:REG_IR|Q[7] ; 2.808 ; 2.808 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[1] ; RegisterN:REG_IR|Q[7] ; 2.838 ; 2.838 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[2] ; RegisterN:REG_IR|Q[7] ; 2.825 ; 2.825 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[3] ; RegisterN:REG_IR|Q[7] ; 2.806 ; 2.806 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[4] ; RegisterN:REG_IR|Q[7] ; 2.833 ; 2.833 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[5] ; RegisterN:REG_IR|Q[7] ; 2.724 ; 2.724 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[6] ; RegisterN:REG_IR|Q[7] ; 2.873 ; 2.873 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[7] ; RegisterN:REG_IR|Q[7] ; 2.750 ; 2.750 ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[8] ; RegisterN:REG_IR|Q[7] ; 2.438 ;       ; Fall       ; RegisterN:REG_IR|Q[7] ;
;  bus_mux_out[9] ; RegisterN:REG_IR|Q[7] ;       ; 2.201 ; Fall       ; RegisterN:REG_IR|Q[7] ;
+-----------------+-----------------------+-------+-------+------------+-----------------------+


+---------------------------------------------------------------+
; Progagation Delay                                             ;
+------------+--------------+--------+--------+--------+--------+
; Input Port ; Output Port  ; RR     ; RF     ; FR     ; FF     ;
+------------+--------------+--------+--------+--------+--------+
; DIN[0]     ; BusWires[0]  ; 11.404 ; 11.404 ; 11.404 ; 11.404 ;
; DIN[1]     ; BusWires[1]  ; 11.501 ; 11.501 ; 11.501 ; 11.501 ;
; DIN[2]     ; BusWires[2]  ; 11.512 ; 11.512 ; 11.512 ; 11.512 ;
; DIN[3]     ; BusWires[3]  ; 10.900 ; 10.900 ; 10.900 ; 10.900 ;
; DIN[4]     ; BusWires[4]  ; 10.983 ; 10.983 ; 10.983 ; 10.983 ;
; DIN[5]     ; BusWires[5]  ; 10.482 ; 10.482 ; 10.482 ; 10.482 ;
; DIN[6]     ; BusWires[6]  ; 11.278 ; 11.278 ; 11.278 ; 11.278 ;
; DIN[7]     ; BusWires[7]  ; 10.972 ; 10.972 ; 10.972 ; 10.972 ;
; DIN[8]     ; BusWires[8]  ; 11.575 ; 11.575 ; 11.575 ; 11.575 ;
; DIN[9]     ; BusWires[9]  ; 11.552 ; 11.552 ; 11.552 ; 11.552 ;
; DIN[10]    ; BusWires[10] ; 11.198 ; 11.198 ; 11.198 ; 11.198 ;
; DIN[11]    ; BusWires[11] ; 11.231 ; 11.231 ; 11.231 ; 11.231 ;
; DIN[12]    ; BusWires[12] ; 11.344 ; 11.344 ; 11.344 ; 11.344 ;
; DIN[13]    ; BusWires[13] ; 10.832 ; 10.832 ; 10.832 ; 10.832 ;
; DIN[14]    ; BusWires[14] ; 6.814  ; 6.814  ; 6.814  ; 6.814  ;
; DIN[15]    ; BusWires[15] ; 11.102 ; 11.102 ; 11.102 ; 11.102 ;
+------------+--------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Progagation Delay                                 ;
+------------+--------------+-------+-------+-------+-------+
; Input Port ; Output Port  ; RR    ; RF    ; FR    ; FF    ;
+------------+--------------+-------+-------+-------+-------+
; DIN[0]     ; BusWires[0]  ; 6.161 ; 6.161 ; 6.161 ; 6.161 ;
; DIN[1]     ; BusWires[1]  ; 6.282 ; 6.282 ; 6.282 ; 6.282 ;
; DIN[2]     ; BusWires[2]  ; 6.247 ; 6.247 ; 6.247 ; 6.247 ;
; DIN[3]     ; BusWires[3]  ; 5.971 ; 5.971 ; 5.971 ; 5.971 ;
; DIN[4]     ; BusWires[4]  ; 6.026 ; 6.026 ; 6.026 ; 6.026 ;
; DIN[5]     ; BusWires[5]  ; 5.747 ; 5.747 ; 5.747 ; 5.747 ;
; DIN[6]     ; BusWires[6]  ; 6.131 ; 6.131 ; 6.131 ; 6.131 ;
; DIN[7]     ; BusWires[7]  ; 5.979 ; 5.979 ; 5.979 ; 5.979 ;
; DIN[8]     ; BusWires[8]  ; 6.297 ; 6.297 ; 6.297 ; 6.297 ;
; DIN[9]     ; BusWires[9]  ; 6.228 ; 6.228 ; 6.228 ; 6.228 ;
; DIN[10]    ; BusWires[10] ; 6.140 ; 6.140 ; 6.140 ; 6.140 ;
; DIN[11]    ; BusWires[11] ; 6.091 ; 6.091 ; 6.091 ; 6.091 ;
; DIN[12]    ; BusWires[12] ; 6.193 ; 6.193 ; 6.193 ; 6.193 ;
; DIN[13]    ; BusWires[13] ; 5.911 ; 5.911 ; 5.911 ; 5.911 ;
; DIN[14]    ; BusWires[14] ; 3.457 ; 3.457 ; 3.457 ; 3.457 ;
; DIN[15]    ; BusWires[15] ; 6.031 ; 6.031 ; 6.031 ; 6.031 ;
+------------+--------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------+
; Setup Transfers                                                                           ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; Clock                 ; Clock                 ; 14065    ; 0        ; 0        ; 0        ;
; RegisterN:REG_IR|Q[7] ; Clock                 ; 4234     ; 4386     ; 0        ; 0        ;
; Clock                 ; RegisterN:REG_IR|Q[7] ; 0        ; 0        ; 1        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Hold Transfers                                                                            ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; Clock                 ; Clock                 ; 14065    ; 0        ; 0        ; 0        ;
; RegisterN:REG_IR|Q[7] ; Clock                 ; 4234     ; 4386     ; 0        ; 0        ;
; Clock                 ; RegisterN:REG_IR|Q[7] ; 0        ; 0        ; 1        ; 0        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 316   ; 316  ;
; Unconstrained Output Ports      ; 27    ; 27   ;
; Unconstrained Output Port Paths ; 437   ; 437  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun May 15 02:17:41 2022
Info: Command: quartus_sta Memento -c Memento
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Memento.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name RegisterN:REG_IR|Q[7] RegisterN:REG_IR|Q[7]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.594
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.594      -859.697 Clock 
    Info (332119):    -1.747        -1.747 RegisterN:REG_IR|Q[7] 
Info (332146): Worst-case hold slack is -2.162
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.162       -15.441 Clock 
    Info (332119):     1.848         0.000 RegisterN:REG_IR|Q[7] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -172.380 Clock 
    Info (332119):     0.500         0.000 RegisterN:REG_IR|Q[7] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.315
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.315      -273.176 Clock 
    Info (332119):    -0.999        -0.999 RegisterN:REG_IR|Q[7] 
Info (332146): Worst-case hold slack is -1.315
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.315       -57.360 Clock 
    Info (332119):     1.623         0.000 RegisterN:REG_IR|Q[7] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -172.380 Clock 
    Info (332119):     0.500         0.000 RegisterN:REG_IR|Q[7] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4550 megabytes
    Info: Processing ended: Sun May 15 02:17:47 2022
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:02


