# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 16
attribute \src "dut.sv:2.1-27.10"
attribute \cells_not_processed 1
attribute \dynports 1
module \function_arith
  parameter \WIDTH 8
  attribute \src "dut.sv:5.30-5.31"
  wire width 8 input 1 \a
  attribute \src "dut.sv:6.30-6.31"
  wire width 8 input 2 \b
  attribute \src "dut.sv:7.30-7.31"
  wire width 8 input 3 \c
  attribute \src "dut.sv:8.30-8.33"
  wire width 8 output 4 \out
  attribute \src "dut.sv:12.36-12.36"
  wire width 8 \func_arith$func$dut.sv:25$1.$result
  attribute \src "dut.sv:12.36-12.36"
  attribute \nosync 1
  wire width 8 \func_arith$func$dut.sv:25$2.$result
  attribute \src "dut.sv:13.27-13.28"
  attribute \nosync 1
  wire width 8 \func_arith$func$dut.sv:25$2.x
  attribute \src "dut.sv:13.30-13.31"
  attribute \nosync 1
  wire width 8 \func_arith$func$dut.sv:25$2.y
  attribute \src "dut.sv:13.33-13.34"
  attribute \nosync 1
  wire width 8 \func_arith$func$dut.sv:25$2.z
  attribute \src "dut.sv:14.27-14.31"
  attribute \nosync 1
  wire width 8 \func_arith$func$dut.sv:25$2.temp
  attribute \src "dut.sv:25.18-25.28"
  wire width 8 $0\func_arith$func$dut.sv:25$1.$result[7:0]$4
  attribute \src "dut.sv:25.18-25.28"
  wire width 8 $0\func_arith$func$dut.sv:25$2.$result[7:0]$5
  attribute \src "dut.sv:25.18-25.28"
  wire width 8 $0\func_arith$func$dut.sv:25$2.x[7:0]$6
  attribute \src "dut.sv:25.18-25.28"
  wire width 8 $0\func_arith$func$dut.sv:25$2.y[7:0]$7
  attribute \src "dut.sv:25.18-25.28"
  wire width 8 $0\func_arith$func$dut.sv:25$2.z[7:0]$8
  attribute \src "dut.sv:25.18-25.28"
  wire width 8 $0\func_arith$func$dut.sv:25$2.temp[7:0]$9
  attribute \src "dut.sv:16.20-16.25"
  wire width 8 $add$dut.sv:16$10_Y
  attribute \src "dut.sv:17.20-17.28"
  wire width 8 $sub$dut.sv:17$11_Y
  attribute \src "dut.sv:18.20-18.29"
  wire width 8 $shl$dut.sv:18$12_Y
  attribute \src "dut.sv:19.28-19.33"
  wire width 8 $and$dut.sv:19$13_Y
  attribute \src "dut.sv:19.20-19.34"
  wire width 8 $or$dut.sv:19$14_Y
  attribute \src "dut.sv:20.26-20.34"
  wire width 8 $xor$dut.sv:20$15_Y
  attribute \src "dut.sv:16.20-16.25"
  cell $add $add$dut.sv:16$10
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $add$dut.sv:16$10_Y
  end
  attribute \src "dut.sv:17.20-17.28"
  cell $sub $sub$dut.sv:17$11
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $add$dut.sv:16$10_Y
    connect \B \c
    connect \Y $sub$dut.sv:17$11_Y
  end
  attribute \src "dut.sv:18.20-18.29"
  cell $shl $shl$dut.sv:18$12
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_WIDTH 32
    parameter \Y_WIDTH 8
    connect \A $sub$dut.sv:17$11_Y
    connect \B 1
    connect \Y $shl$dut.sv:18$12_Y
  end
  attribute \src "dut.sv:19.28-19.33"
  cell $and $and$dut.sv:19$13
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \a
    connect \B \b
    connect \Y $and$dut.sv:19$13_Y
  end
  attribute \src "dut.sv:19.20-19.34"
  cell $or $or$dut.sv:19$14
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $shl$dut.sv:18$12_Y
    connect \B $and$dut.sv:19$13_Y
    connect \Y $or$dut.sv:19$14_Y
  end
  attribute \src "dut.sv:20.26-20.34"
  cell $xor $xor$dut.sv:20$15
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A $or$dut.sv:19$14_Y
    connect \B \c
    connect \Y $xor$dut.sv:20$15_Y
  end
  attribute \src "dut.sv:25.18-25.28"
  process $proc$dut.sv:25$3
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_arith$func$dut.sv:25$2.x[7:0]$6 \a
    assign $0\func_arith$func$dut.sv:25$2.y[7:0]$7 \b
    assign $0\func_arith$func$dut.sv:25$2.z[7:0]$8 \c
    assign { } { }
    assign { } { }
    assign { } { }
    assign $0\func_arith$func$dut.sv:25$2.temp[7:0]$9 $or$dut.sv:19$14_Y
    assign $0\func_arith$func$dut.sv:25$2.$result[7:0]$5 $xor$dut.sv:20$15_Y
    assign $0\func_arith$func$dut.sv:25$1.$result[7:0]$4 $xor$dut.sv:20$15_Y
    sync always
      update \func_arith$func$dut.sv:25$1.$result $0\func_arith$func$dut.sv:25$1.$result[7:0]$4
      update \func_arith$func$dut.sv:25$2.$result 8'x
      update \func_arith$func$dut.sv:25$2.x 8'x
      update \func_arith$func$dut.sv:25$2.y 8'x
      update \func_arith$func$dut.sv:25$2.z 8'x
      update \func_arith$func$dut.sv:25$2.temp 8'x
  end
  connect \out \func_arith$func$dut.sv:25$1.$result
end
