.Module TxkL // Key Trigger
INL INR RES OUTL : TxkL
.Signals
I INL 
I INR 
I RES 
O OUTL 
.Logic
reg State=0;

always @*
  if(INL|RES) 
     State=1;
  else if(INR)
     State=0;    
assign OUTL=~State;

.End