# OpenRAM 电路实现

## Bitcell 阵列

[dummy 与 replica](./电路实现.drawio)

<img src="pics/电路实现.assets/屏幕截图 2023-12-08 182804.png" alt="屏幕截图 2023-12-08 182804" style="zoom: 50%;" />

replica：bl、br 只连接预充电模块、wl 直接由 wl_en 控制。



## 控制端口时序波形

replica 的 bl 影响时序：

<img src="pics/电路实现.assets/image-20231208181552419.png" alt="image-20231208181552419" style="zoom:40%;" />

不考虑 rbl_bl_delay。

<img src="pics/电路实现.assets/image-20231208181422956.png" alt="image-20231208181422956" style="zoom:50%;" />



