<?xml version="1.0"?>
<TLC>
<L>
45
SYM 1
INFO 2
WIRE 3
NTXT 4
CTXT 5
DTXT 6
PTXT 7
POL1A 8
NACT 9
PACT 10
MET1A 11
MET2A 12
CHAN 13
CONTA 15
TRACK 16
CONT 25
PWEL 41
NWEL 42
ACTV 43
PSEL 44
NSEL 45
POL1 46
MET1 49
VIA1 50
MET2 51
OVGL 52
POL2 56
PBAS 58
CWEL 59
VIA2 61
MET3 62
VIA3 30
MET4 31
VIA4 32
MET5 33
VIA5 36
MET6 37
CTM 35
TCKA 60
SILI 29
PCAP 28
HRES 34
GDS48 48
GDS47 47
PADS 26
</L>
<H>
INV1
7.0.84
7.0.84
100
lam
09/28/13
11:49:00
2 -400 0 2400 8400
20 13 29 12
</H>
<C>
CCM1_1
0 500 2000 0
</C>
<C>
CCM1_1
0 1300 2000 0
</C>
<C>
CCM1_2
0 500 5400 0
</C>
<C>
CCM1_2
0 1300 5400 0
</C>
<C>
CCONT
0 700 7500 0
</C>
<C>
CCONT
0 700 500 0
</C>
<C>
CONT
0 1300 500 0
</C>
<C>
CONT
0 1300 7500 0
</C>
<C>
M1V1M2
6 1600 3800 0
</C>
<C>
NMOS2X6_TOK
6 900 2000 0
</C>
<C>
P1CCM1V1M2
6 600 3800 0
</C>
<C>
PMOS2X12_TOK
6 900 5700 0
</C>
<B>
45 0 1100 2000 2500
</B>
<B>
44 0 0 2000 1100
</B>
<B>
49 0 0 2000 1200
</B>
<B>
49 300 1100 700 1900
</B>
<B>
43 200 1700 1600 2300
</B>
<B>
9 200 1700 800 2300
</B>
<B>
9 1000 1700 1600 2300
</B>
<B>
43 400 200 1600 800
</B>
<B>
49 1300 1800 1600 6200
</B>
<B>
42 -400 4500 2400 8400
</B>
<B>
43 200 5100 1600 6300
</B>
<B>
45 0 6900 2000 8000
</B>
<B>
10 200 5100 800 6300
</B>
<B>
49 300 6100 700 6900
</B>
<B>
44 0 4900 2000 6900
</B>
<B>
10 1000 5100 1600 6300
</B>
<B>
43 400 7200 1600 7800
</B>
<B>
49 0 6800 2000 8000
</B>
<B>
13 800 5100 1000 6300
</B>
<B>
13 800 1700 1000 2300
</B>
<T>
4 150 2 0
200 1000
<![CDATA[0]]>
</T>
<T>
6 150 2 0
900 2000
<![CDATA[M1]]>
</T>
<T>
4 150 2 0
900 1900
<![CDATA[0]]>
</T>
<T>
4 150 2 0
200 7000
<![CDATA[Vdd]]>
</T>
<T>
6 150 2 0
900 5700
<![CDATA[M2]]>
</T>
<T>
4 150 2 0
900 2900
<![CDATA[In]]>
</T>
<T>
4 150 2 0
1400 2900
<![CDATA[Out]]>
</T>
<T>
4 150 2 0
900 5800
<![CDATA[Vdd]]>
</T>
<P>
46 0 5
800 6550 800 1450 1000 1450 1000 6550 800 6550 
</P>
<T>
5 150 2 0
600 3800
<![CDATA[3]]>
</T>
<T>
5 150 2 0
150 7350
<![CDATA[2]]>
</T>
<T>
5 150 2 0
1600 3800
<![CDATA[4]]>
</T>
<T>
5 150 2 0
150 400
<![CDATA[1]]>
</T>
</TLC>
