# 实验一：逻辑门与触发器

专业班级：**电信2204班** 

姓名：        **阮振宇**

学号：        **U202214040**

## 实验名称

逻辑门与触发器

## 实验目的

1. 掌握OC门电路设计、计算、测试方法
2. 掌握用触发器设计实现时序逻辑电路（计数器）
3. 掌握组合逻辑电路2-4线译码器的设计实现方法
4. 掌握逻辑电路的调试和测试方法
5. 使用Verilog语言编程实现模16可逆计数流水灯

## 实验元器件

***数字集成电路：74HC03，74HC00，74HC74，74HC10；***

***电阻：330Ω，1KΩ；***

***LED***；

## 实验原理

### OC门电路

为了防止受到外界干扰，引脚不能悬空，所以可以将多余引脚连接到相邻引脚，或者接高电平。

因OC门输出端是悬空的，使用时一定要在输出端与电源之间接一电阻$R_L$。

![Base/OC门电路.jpg at master · HUSTerCH/Base · GitHub](https://github.com/HUSTerCH/Base/raw/master/circuitDesign/ex5/OC%E9%97%A8%E7%94%B5%E8%B7%AF.jpg)

$$
R_{Lmax} = \frac{V_{CC}-V_{OH_{(min)}}}{I_{{OZ}_{(total)}}+I_{{IH}_{(total)}}+I_{F}}
$$

$$
R_{Lmin} = \frac{V_{CC}-V_{OL_{(max)}}}{I_{{OL}_{(max)}}-I_{{IL}_{(total)}}}
$$

### 流水灯电路

#### 计数器

异步模4计数器电路如图所示

将前一级信号输入到后一级，相当于进行一次二分频，形成2位计数器

![image-20240227230616217](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240227230616217.png)


同步模4计数器电路如图所示

![Base/流水灯电路.png at master · HUSTerCH/Base · GitHub](https://github.com/HUSTerCH/Base/raw/master/circuitDesign/ex5/%E6%B5%81%E6%B0%B4%E7%81%AF%E7%94%B5%E8%B7%AF.jpg)



用D触发器设计实现模4计数器

首先，画计数器卡诺图

![image-20240227225133355](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240227225133355.png)

然后，代入公式 $Q^{n+1}=D^{n}$，得到表达式后，利用逻辑门搭建计数器电路

![Base/模4计数器.jpg at master · HUSTerCH/Base · GitHub](https://github.com/HUSTerCH/Base/raw/master/circuitDesign/ex5/%E6%A8%A14%E8%AE%A1%E6%95%B0%E5%99%A8.jpg) 

由于同步计数器有避免冒险与竞争的优点，所以该实验选择同步计数器



#### 译码器

然后，用与非门设计实现2-4线译码器，由于需要有EN端口，所以采用三输入与非门。



![Base/2-4线译码器.jpg at master · HUSTerCH/Base · GitHub](https://github.com/HUSTerCH/Base/raw/master/circuitDesign/ex5/2-4%E7%BA%BF%E8%AF%91%E7%A0%81%E5%99%A8.jpg)

### 器件使用规则

#### TTL

1. 电源电压$+V_{CC}$：只允许在+5V±5%范围内，超过该范围可能会损坏器件或使逻辑功能混乱。

2. 电源滤波：TTL器件的高速切换，会产生电流跳变，其幅度约4mA~5mA。该电流在公共走线上的压降会引起噪声干扰，因此，要尽量缩短地线以减小干扰。可在电源端并接一个100uF的电容作为低频滤波及1个0.01uF-0.1uF的电容作为高频滤波。

3. 输出端的连接：不允许输出端直接接+5V或接地。除OC门和三态(TS)门外，其它门电路的输出端不允许并联使用，否则，会引起逻辑混乱或损坏器件。

4. 输入端的连接：输入端串入一只1kΩ~10kΩ电阻与电源连接或直接接电源电压$+V_{CC}$来获得高电平输入。直接接地为低电平输入。或门、或非门等TTL电路的多余的输入端不能悬空，只能接地;与门、与非门等TTL电路的多余输入端可以悬空(相当于接高电平)，但易受到外界干扰，可将它们接+Vcc或与其它输入端并联使用，输入端并联时，从信号获取的电流将增加。

#### CMOS

1. 平均传输延迟时间$t_{pd}$：CMOS电路的平均传输延迟时间比TTL电路的长得多，通常$t_{pd}$~200ns。目前74HC系列与TTL基本相当
2. 直流噪声容限$V_{NH}$和$V_{NL}$：CMOS器件的噪声容限通常以电源电压$+V_{DD}$的30%来估算。当$+V_{DD}$=5V时，$V_{NH}$≈$V_{NL}$=1.5V，可见CMOS器件的噪声容限比TTL电路的要大得多，因此，抗干扰能力也强得多。提高电源电压$+V_{DD}$是提高CMOS器件抗干扰能力的有效措施。
3. 电源电压$+V_{DD}$：电源电压不能接反，规定$+V_{DD}$接电源正极，$V_{SS}$接电源负极(通常接地)。
4. 输出端的连接：输出端不允许直接接$+V_{DD}$或地，除三态门外，不允许两个器件的输出端连接使用。
5. 输入端的连接：输入信号$V_i$,应为$V_{SS}≤V_i≤+V_{DD}$，超出该范围会损坏器件内部的保护二极管或绝缘栅极，可在输入端串接一只限流电阻(10~100)kΩ;多余的输入端不能悬空，应按逻辑要求直接接$V_{DD}$或$V_{SS}$ (地);工作速度不高时，允许输入端并联使用。

## 实验任务

### OC门实验

1. 组装如图5.1.16所示电路，取发光二极管D正向导通压降$V_F$=1.5V，导通电流$I_F$=2mA，为使电路正常工作，限流电阻$R_D$=_ _ _ _ ，负载电阻$R_{Lmax}$=_ _ _ _，$R_Lmin$=_ _ _ _，最后选取$R_d$=_ _ _ _ $R_L$=_ _ _ _ 。

2. 调整信号源，使其输出1kHz、4V正方波，将其连接到$v_i$点，使用示波器“直流耦合”输入方式观测波形，在坐标纸上画出$v_i$, $v_o$, $v_{o1}$及$v_{o2}$的波形，并标出$V_{OH}$、$V_{OL}$的电平值。
   
   ![Base/图5.1.16.png at master · HUSTerCH/Base · GitHub](https://github.com/HUSTerCH/Base/raw/master/circuitDesign/ex5/%E5%9B%BE5.1.16.png)

### 流水灯电路设计

   用触发器和逻辑门设计一个流水灯电路。电路框图如图5.3.6所示，其中 $CLR$ 为异步清零端，$CLR$ = 0时，计数器清零， $CLR$ =1时，计数器正常计数。译码器的真值表如表5.3.2所示。设计要求为：

1. 列出计数器电路的状态转换表，写出状态方程和驱动方程，画出逻辑电路图和时序图；

2. 列出译码器的逻辑方程，画出逻辑电路图；

3. 根据图5.3.6，将计数器模块和译码器模块连接起来， $CP$ 接1Hz正方波，对设计结果进行实验测试；

4. 将 $CP$ 改为1kHz正方波，示波器用"直流耦合"输入方式，用$Y_3$作为触发源，在坐标纸上画出 $EN$ =0时 $CP$、$Q_1$、$Q_0$ 及译码器输出 $Y_0$ ~$Y_3$的波形，并总结观测多个相关信号时序关系的方法。
   
   ![Base/图5.3.6&amp;表5.3.2.png at master · HUSTerCH/Base · GitHub](https://github.com/HUSTerCH/Base/raw/master/circuitDesign/ex5/%E5%9B%BE5.3.6%26%E8%A1%A85.3.2.png)

## 实验记录

### OC门实验

查询Datasheet，Leakage Test 项（数字芯片漏电流测试）

74HC03

![image-20240228175019474](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240228175019474.png)

74HC00

![image-20240228175142872](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240228175142872.png)

#### 计算$R_L$、$R_D$

由于噪声容限一般取 30%VCC
$$
R_d=\frac{V_{OH_{min}}-V_F}{I_F}=\frac{(3.5-1.5)V}{2mA}=1000Ω
$$

$$
R_{Lmax} = \frac{V_{CC}-V_{OH_{(min)}}}{I_{{OZ}_{(total)}}+I_{{IH}_{(total)}}+I_{F}} = \frac{5V-3.5V}{0.01\mu A+2 \times 0.1\mu A+2mA} = 0.75k\Omega
$$

$$
R_{Lmin} = \frac{V_{CC}-V_{OL_{(max)}}}{I_{{OL}_{(max)}}-I_{{IL}_{(total)}}} = \frac{5V - 1.5V}{5.2mA-0.1\mu A \times 2} = 0.67k\Omega
$$

最后选取$R_d$=1kΩ，$R_L$=0.69kΩ。

#### $v_i$,$v_o$,$v_{o1}$,$v_{o2}$的波形

各波形如下图所示：

![image-20240227233000544](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240227233000544.png)


注意，在示波器中观察，如果只接入一路信号，那么起始的边沿取决于示波器触发的方式（上升沿触发/下降沿触发），所以当观察两路信号的相位差时，需要同时接入两路信号。

### 流水灯电路设计

#### 模4计数器

模4计数器状态转换表：

| $Q_1^n Q_0^n$ | $Q_1^{n+1} Q_0^{n+1}$ |
| ------------- | --------------------- |
| 00            | 01                    |
| 01            | 10                    |
| 10            | 11                    |
| 11            | 00                    |

状态方程：

$$
Q_1^{n+1} = Q_0^n⊕Q_1^n
$$

$$
Q_0^{n+1}= \overline{Q_0^n}
$$

驱动方程：

$$
D_1 = Q_0⊕Q_1
$$

$$
D_0=\overline{Q_0}
$$

逻辑电路图：

![image-20240228180445949](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240228180445949.png)

状态图：

![image-20240228181215464](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240228181215464.png)

#### 2/4线译码器

逻辑方程：

$$
Y_0=\overline{En\overline{Q_1}\text{ }\overline{Q_0}}
$$

$$
Y_1=\overline{En\overline{Q_1}\text{ }Q_0}
$$

$$
Y_2=\overline{EnQ_1\overline{Q_0}}
$$

$$
Y_3=\overline{EnQ_1Q_0}
$$

逻辑电路图

<img src="https://github.com/HUSTerCH/Base/raw/master/circuitDesign/ex5/2-4%E7%BA%BF%E8%AF%91%E7%A0%81%E5%99%A8%E9%80%BB%E8%BE%91%E7%94%B5%E8%B7%AF%E5%9B%BE.png" title="" alt="Base/2-4线译码器逻辑电路图.png at master · HUSTerCH/Base · GitHub" width="523">

#### CP、$Q_0$、$Q_1$、$Y_0$ ~$Y_3$波形

![image-20240227233931950](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240227233931950.png)

## 实验小结

   通过本实验，我增强了对数字电路的理解，复习了时序电路的设计方法，熟悉了数字元器件和仪器的特点和用法。

   较之上学期的模电实验，数电实验接线更加复杂，所以实验时，更是要需要注意走线的规律，仔细检查接线。
