# -*- coding: utf-8 -*-
"""house/gen -- 스펙에서 RTL 과 테스트벤치를 짓고, **관문으로 붙든다.**

## 이 파일의 가치는 생성이 아니라 검사다

모델에게 SystemVerilog 를 시키면 그럴듯한 것이 나온다. 그럴듯한 것은 아무것도
증명하지 않는다 -- 이 저장소가 반복해서 진 자리가 정확히 거기다
(CLAUDE.md: "검사하지 않은 초록불이 검사한 빨간불보다 나쁘다").

그래서 생성물은 **관문 스물두 개**를 지나야 등록된다:

    0.  사람 승인   **사람이 본 제안서의 스펙과 지금 짓는 스펙이 같은가**
    0b. 스펙 판독   사람이 정할 것이 남았나 · **모르는 칸을 알고 승인했나**
    1.  문법        verilator --lint-only -Wall      (경고도 본다)
    2.  두번째도구  iverilog -g2012 엘라보레이트     (한 도구만 믿지 않는다)
    2b. RDC        리셋 도메인이 몇이고, 건너는 것이 **선언돼 있나**
    2c. CDC·준안정  클럭 도메인 건넘이 선언돼 있고 **깊이와 가정에 근거가 있나**
    3.  빌드        verilator --cc + C++ 컴파일
    4.  골든대조    무작위 벡터 N개, 기준모델과 값 비교
    4b. 커버리지    자극이 거기까지 닿았나 (**기능** 빈)
    4c. 코드커버리지 RTL 의 줄·가지·비트에 닿았나 (verilator --coverage)
    4d. 어서션     RTL 안의 규칙이 있고, 켜서 돌려도 안 터지나 (SVA)
    5.  회귀        씨앗 여럿 (씨앗 둘은 회귀가 아니다)
    5b. 초기화      리셋 직후 출력이 확정인가 (X 전파 없나)
    5c. 자해검사    변이를 심어 **검사기가 정말 무는지**
    6.  합성        yosys 로 셀에 매핑되나 (래치 안 생기나)
    6b. 게이트시뮬  **합성이 낸 넷리스트**가 RTL 과 같은 답을 내나 (지연 0)
    6c. LEC        RTL 과 넷리스트가 같은 회로임을 **증명**하나 (모듈마다)
    7.  STA         임계경로가 목표 주기 안에 드나 (**공칭 한 코너**)
    7b. 코너·OCV    PVT 코너를 다 보고 OCV 까지 뺀 슬랙이 ≥ 0 인가
    8.  고장커버리지 스캔을 넣고 떨궈 봐서 **얼마나 보이나**
    8b. 스캔·ATPG  스캔이 섰나 · **ATPG 가 살아 있나**(아무 고장 대조)
    9.  결함수준    몇 개나 새 나가나 (+ 닫힌꼴 ↔ 몬테카를로 독립 대조)

**수를 여기 손으로 적지 않는다.** 이 목록이 코드와 갈라지는 것을 막으려고
`관문번호들()` 이 제 소스의 이름표를 세고, `tests/test_DFT관문.py` 가 그 수와
글이 맞는지 본다 -- 저장소 일곱 군데가 "관문 7개" 라고 적고 있을 때 실제 관문은
이미 열 개였다.

**하나라도 빨가면 등록하지 않는다.** 대신 그 오류를 모델에 돌려주고 다시 시킨다
(최대 `바퀴`회). 고쳐지지 않으면 **"못 지었다" 로 보고한다** -- 반쯤 된 RTL 을
등록해서 다음 단계가 그 위에 쌓이게 두지 않는다.

## 골든 모델은 RTL 을 못 본다

같은 모델이 RTL 과 기준모델을 다 쓰면 **같은 오해를 두 번 한다** -- 그러면 둘이
사이좋게 틀리고 대조는 통과한다. 그래서 기준모델은 **스펙만 보고** 따로 부른다
(`_TB짓기` 에 RTL 을 안 넘긴다). 이것이 이 파일에서 가장 중요한 한 줄이다.

그래도 남는 구멍: 두 호출이 같은 모델이라 **스펙의 애매함을 같은 쪽으로 푼다**.
그것은 코드로 못 막는다 -- 보고서에 그렇게 적는다.
"""
from __future__ import annotations

import json
import re
import shutil
import subprocess
import tempfile
import time
from pathlib import Path

뿌리 = Path(__file__).resolve().parent
저장소 = 뿌리.parent
생성방 = 뿌리 / "gen"


# ------------------------------------------------------------------ 프롬프트

RTL프롬프트 = """너는 디지털 RTL 설계자다. 아래 스펙대로 **합성 가능한 SystemVerilog** 를 써라.

스펙(JSON):
{스펙}

{되먹임}

반드시 지켜라:
1. **톱 모듈 이름은 `{top}`** 이다. 필요한 하위 모듈은 같은 파일에 써라.
2. **합성 가능한 것만.** initial · delay(#) · $display · real · 동적 배열 금지.
   (테스트벤치가 아니다. 칩에 들어갈 코드다.)
2b. **어서션을 넣어라 (최소 4개).** 반드시 `` `ifdef SVA_ON `` ~ `` `endif ``
   로 감싸라 -- 안 감싸면 iverilog 와 yosys 가 **파싱에서 죽는다**(실측).
   verilator 5.020 이 받는 것만 써라:

       받는다   |->  |=>  $past  $rose/$fell/$stable  $onehot  즉시 assert
       거부한다  ##n (지연)   [*n] (반복)

   꼴: ``이름: assert property (@(posedge clk) disable iff (!rst_n) 성질)
   else $error("무엇이 깨졌나 %b", 신호);``
   **참말만 적어라** -- 돌려서 터지면 관문 4d 가 빨갛다. 리셋에 대해서는
   *리셋 창 내내* 가 아니라 **리셋을 놓는 순간**을 적어라
   (`$rose(rst_n) |-> 초기상태`). 엣지로만 도는 플롭은 첫 엣지 전까지
   초기값이라 전자는 시간 0 에서 터진다.
3. **리셋은 비동기 assert · 동기 deassert**, active-low `rst_n`. 모든 플롭이
   리셋에서 확정 값을 가져야 한다 -- X 가 남으면 안 된다.
4. **래치를 만들지 마라.** 조합 always 는 모든 갈래에서 값을 준다(default 를 둬라).
5. 폭을 맞춰라. 비교·대입에서 암묵 확장에 기대지 마라.
6. 파라미터로 치수를 정하라(`parameter`). 하드코딩한 상수를 흩뿌리지 마라.
7. 클럭이 둘 이상이면 건너는 신호마다 **2단 동기화기**를 둬라. 다비트가 건너면
   그레이 코드나 핸드셰이크를 써라.
8. 전력이 목표면 **클럭 게이팅**을 쓰되, 래치+AND 꼴(ICG)로 명시하고 스캔용
   `test_en` 우회로를 둬라.
9. 주석은 한국어로, **왜 그렇게 했는지**를 적어라. 무엇을 하는지는 코드가 말한다.

SystemVerilog 코드만 출력해라. ``` 울타리도 설명도 쓰지 마라.
"""

TB프롬프트 = """너는 검증 엔지니어다. 아래 스펙대로 **C++ 테스트벤치**를 써라.
verilator 로 컴파일된 DUT 를 구동한다.

스펙(JSON):
{스펙}

DUT 의 포트 (이것만 존재한다. 다른 신호를 건드리지 마라):
{포트}

{시나리오}

{되먹임}

**너는 RTL 구현을 보지 못한다. 그것이 의도다.** 기준모델(golden model)은 스펙만
보고 따로 적어야 한다 -- 구현을 보고 적으면 같은 실수를 두 번 하고, 대조가
통과해도 아무것도 증명하지 못한다.

반드시 지켜라:
1. `#include "V{top}.h"` 와 `#include "verilated.h"` 를 써라. VCD 를 쓸 수 있게
   `#include "verilated_vcd_c.h"` 도 넣고 `--vcd <파일>` 인자를 받아라.
2. 구조를 UVM 꼴로 갈라라: 시퀀스(자극 생성) · 드라이버(핀 구동) ·
   **모니터(핀만 읽는다 -- 드라이버의 의도를 쓰지 마라)** · 기준모델 ·
   스코어보드(판정은 여기서만) · 커버리지.
3. 인자: `--seed N --txn N --cap N --vcd 파일`. 기본값을 둬라.
4. **마지막 줄에 JSON 한 줄**을 찍어라(다른 줄은 무엇을 찍든 상관없다):
   {{"pass":N,"fail":N,"timeout":N,"cycles":N,"cov_pct":F,"errs":["..."]}}
5. 타임아웃을 둬라 -- DUT 가 응답을 안 하면 영원히 매달리면 안 된다.

**아래는 팹리스 VLSI(AMD · Xilinx · Broadcom 급) 의 IP 검증이 서명 전에 요구하는
것이다. 하나씩 다 넣어라 -- 이 회로에 해당하는 것만.**

6. **지시 시험(directed)** 을 이름 붙은 함수로 따로 써라. 무작위는 이것들을
   웬만해선 안 밟는다.
     · 경계값: 0 · 1 · 최대 · 최대-1 · 최소(부호 있으면 음수 최대)
     · 포화/넘침: 누산기·카운터가 끝까지 찬 상태
     · 리셋 중 입력 · 리셋 직후 첫 주기 · 트래픽 한가운데서 리셋
     · 연속 전송(back-to-back) 과 한 칸 띄운 전송
     · 가장 짧은 패킷과 가장 긴 패킷
7. **백프레셔(backpressure).** 출력 `ready` 가 있으면 무작위로 내려라.
   `--stall P` (0~100, 기본 20) 로 받고, `--stall 0` · `--stall 90` 둘 다 돌 수
   있어야 한다. **ready 를 항상 1 로 두면 스톨 경로를 한 번도 안 본다.**
8. **프로토콜 검사.** 핸드셰이크가 있으면 모니터에서 규칙을 세고 어기면 센다.
     · `valid` 가 올라간 뒤 `ready` 가 올 때까지 **데이터와 valid 가 안 변한다**
     · 리셋 중에는 `valid` 가 0 이다
     · `last`/`keep` 같은 곁신호가 있으면 그 규칙도
   어긴 횟수를 JSON 의 `"proto"` 로 내라. **0 이 아니면 그것은 실패다.**
9. **에러 주입.** 스펙에 오류 플래그(overflow · sticky · error)가 있으면
   **일부러 그 조건을 만들어** 플래그가 서는지 보고, 안 세우는 조건에서는 안 서는지도
   봐라. 둘 다 봐야 그 플래그가 검사된 것이다.
10. **커버리지는 이름 붙인 빈으로** 세라. `std::set<std::string>` 에 넣고, 빈 이름은
   무엇을 덮었는지 알아볼 수 있게 (`"len=1"` · `"stall_high"` · `"reset_mid_txn"`).
   `cov_pct = 채운빈 / 세려던빈 * 100`. **세려던 빈 목록을 코드에 적어라** --
   분모를 자극에서 뽑으면 100% 가 공짜가 된다.
11. 인자에 `--stall P` 를 더해라. 기본값 20.
12. **코드 커버리지를 파일로 내라.** `main` 이 끝나기 **전에**, 모델(DUT)이
   아직 살아 있을 때 아래 네 줄을 그대로 넣어라. 헤더도 같이 넣는다.

       #if VM_COVERAGE
       #include "verilated_cov.h"
       #endif
       ...
       #if VM_COVERAGE
       {{ const char* covp = getenv("SE_COV_OUT");
          if (covp && *covp) VerilatedCov::write(covp); }}
       #endif

   **모델을 지운 뒤에 쓰면 안 된다** -- 계수기가 모델 객체 안에 있어서
   해제된 메모리를 읽는다(실측: 카운트 15억, 자극을 늘렸는데 커버리지가
   내려갔다). 이 줄이 없으면 관문 4c 가 빨간불을 낸다.

**스코어보드가 실제로 물어야 한다.** 이 테스트벤치는 나중에 **자해 검사**를 받는다 --
RTL 에 일부러 버그(`+`→`-`, `==`→`!=`, 상수 ±1)를 심고 네가 빨개지는지 센다.
변이 점수 {변이문턱:.0%} 를 못 넘으면 이 회로는 등록되지 않는다. **눈감아 주는
비교(`if (exp != got) continue;` 같은 것)를 쓰지 마라.**

C++ 코드만 출력해라. ``` 울타리도 설명도 쓰지 마라.
"""


def _묻기기본(글: str, pool_id="house_gen") -> str:
    import sys
    sys.path.insert(0, str(저장소 / "orchestrator"))
    import llm_pool
    pool = llm_pool.build_pool()
    if not pool:
        raise RuntimeError("LLM 후보 풀이 비었다 -- GEMINI_API_KEY 가 없다")
    return llm_pool.call(pool, 글, pool_id=pool_id)[0]


def _코드뽑기(글: str, 갈래="sv") -> str:
    """모델이 ``` 울타리를 쳐도 벗겨 낸다."""
    t = (글 or "").strip()
    if "```" in t:
        조각 = t.split("```")
        골 = []
        for c in 조각[1::2]:
            c = c.strip()
            for 머리 in ("systemverilog", "verilog", "sv", "cpp", "c++", "c"):
                if c.lower().startswith(머리):
                    c = c[len(머리):].lstrip()
                    break
            골.append(c)
        if 골:
            return max(골, key=len).strip() + "\n"
    return t + "\n"


def 포트뽑기(sv: str, top: str) -> list:
    """RTL 에서 톱 모듈의 포트를 읽는다.  **테스트벤치가 이것만 보게 한다.**

    구현을 안 보이면서 인터페이스는 줘야 하므로, 여기서 포트만 잘라 낸다.
    """
    m = re.search(rf"\bmodule\s+{re.escape(top)}\b(.*?);", sv, re.S)
    if not m:
        return []
    머리 = m.group(1)
    머리 = re.sub(r"#\s*\(.*?\)", "", 머리, flags=re.S)      # 파라미터 목록 제거
    안 = 머리[머리.find("(") + 1:머리.rfind(")")] if "(" in 머리 else ""
    안 = re.sub(r"//[^\n]*", "", 안)
    out = []
    for 조각 in 안.split(","):
        조각 = " ".join(조각.split())
        if not 조각:
            continue
        방향 = "input" if 조각.startswith("input") else (
            "output" if 조각.startswith("output") else (
                "inout" if 조각.startswith("inout") else None))
        if 방향 is None:
            continue
        w = 1
        b = re.search(r"\[\s*([^\]:]+)\s*:\s*([^\]]+)\s*\]", 조각)
        if b:
            w = f"[{b.group(1)}:{b.group(2)}]"
        이름 = 조각.split()[-1]
        out.append({"이름": 이름, "방향": 방향, "폭": w})
    return out


# ------------------------------------------------------------------ 관문

# **보증의 문턱.** 팹리스 VLSI 의 IP 사인오프가 서명 전에 요구하는 것을 수로 옮긴 것이다.
#
# 사용자(2026-09-22): "강건성을 위해 더 많은 시나리오로 더 치밀한 검증을 통한 보증을
# 가능케 해줘. 기준은 AMD나 xillinx, 브로드컴 같은 펩리스 VLSI 기준으로."
#
# 그 업계가 커버리지만으로 서명하지 않는 까닭이 있다. **커버리지는 "자극이 거기를
# 지나갔다" 는 말이지 "검사기가 틀린 값을 알아본다" 는 말이 아니다.** 그래서 둘을
# 같이 잰다 -- 커버리지(자극이 닿았나)와 변이 점수(닿았을 때 무나).
기본문턱 = {
    "커버리지_pct": 85.0,    # 기능 커버리지. 100 은 생성 회로에 가혹하므로 85 에서 시작한다
    "회귀씨앗": 16,          # 씨앗 둘은 회귀가 아니다. 씨앗을 타는 버그가 그대로 통과한다
    "변이점수": 0.60,        # fault grading. 이 밑이면 테스트벤치가 절반도 안 문다
    # **표본이 적으면 점수가 아니라 잡음이다.** 실측 2026-09-22 (같은 nsw_fir,
    # 같은 테스트벤치): 변이 14개로 재면 69%, 6개로 재면 20% 가 나왔다.
    # 6개짜리 수를 문턱에 대면 **테스트벤치를 한 줄도 안 고쳤는데 초록과 빨강이
    # 오간다** -- 그런 관문은 없느니만 못하다. 빠른 길에서도 12 밑으로 안 내린다.
    "변이수": 20,

    # ---- 코드 커버리지 (관문 4c).  **여기서도 흔들림부터 쟀다** ----
    #
    # 실측 2026-09-23 (nsw_fir, 씨앗 1~8):
    #
    #     선 100.00 %  ·  분기 94.74 %  ·  토글 96.72 %   -- 여덟 씨앗 전부 같다(폭 0.00 pp)
    #
    # 코드 커버리지는 **안 흔들린다.** 한 번 닿은 줄은 닿은 줄이다. 그런데
    # **금방 찬다** -- txn 을 400 에서 5 로 줄여도 합계가 96.71 -> 95.92 였다.
    #
    # 그러니 이 관문은 **검증의 질을 재는 것이 아니다.** 자극이 거의 없어도
    # 96 % 가 나온다. 이것이 잡는 것은 **구조적 퇴행**이다 -- 안 닿는 줄이
    # 생겼나, 영영 안 타는 가지가 들어왔나. 자극의 질은 관문 5c(변이 점수)가
    # 잰다. 둘을 같은 것으로 읽지 않는다.
    #
    # 문턱은 잰 값 아래에 둔다(선 100 -> 95, 분기 94.74 -> 85).
    "선_pct": 95.0,
    "분기_pct": 85.0,
    # **토글에는 문턱을 안 건다 -- 수만 적는다.**
    # 토글 커버리지는 버스 폭이 정한다. nsw_fir 에서 안 맞은 31개가
    # `len[9..11]` · `cnt_o[9..11]` 처럼 **12비트 카운터의 안 쓰는 윗자리**다.
    # 설계가 여유 폭을 두는 것은 흠이 아닌데 문턱을 걸면 그것을 흠으로 만든다.
    # 대신 안 맞은 점을 이름으로 적어 사람이 보게 한다.
    "토글_pct": None,
    "커버리지벡터": 400,
    "커버리지씨": 1,

    # ---- 사람 승인 · 스펙 판독 (관문 0 · 0b) ----
    #
    # 흐름 그림이 `제안서 -> 사람 승인 -> RTL·TB 생성` 을 약속하고,
    # `run.승인하기()` 는 "**사람이 본 것과 다른 것을 짓게 된다**" 고 적어 두었다.
    # 맞는 말인데 **그것을 확인하는 것이 아무것도 없었다.**
    #
    # 관문 0 이 죄는 것: 제안 때의 스펙 해시와 **지금 짓는 스펙의 해시가 같은가.**
    # 죄지 못하는 것: **누가** 승인했는가 -- 신원을 확인할 길이 이 저장소에 없다.
    # 그래서 이 기록은 서명이 아니라 **이력**이고, 관문 글이 그렇게 적는다.
    #
    # 관문 0b 는 스펙 판독이다. 실측 2026-09-23 (둔 스펙 '설계'): 자동 고침 뒤
    # **사람이 정할 것 0 · 모른다 4개**. 모른다 넷은 조용히 기본값으로 채워진다 --
    # 디스코드는 "그 칸은 기본값으로 채워집니다" 라고 알리는데 승인하면 그냥
    # 지어졌다. 그래서 **승인 기록이 그 목록을 안고 있고**, 관문이 *제안 때의
    # 모른다* 와 *승인 기록의 알고승인한것* 이 같은지 본다. 새 모른다가 생겼는데
    # 아무도 안 봤으면 빨갛다.
    "스펙남김허용": 0,

    # ---- RDC · 리셋 도메인 건넘 (관문 2b) ----
    #
    # `house/flow.py` 도 `house/tapeout.py` 도 **RDC 없음**이라고 적고 있었다.
    # CDC 는 세는데 리셋은 안 셌다.
    #
    # 실측 2026-09-23 (nsw_fir): 순차 블록 10개에 리셋 묶음이 다섯이고
    # (rst_n · wrst_n · rrst_n · rst_n_i · **리셋없음**) 건넘이 넷 나왔다.
    #
    #     wgray  wrst_n -> rrst_n        FIFO 그레이 포인터
    #     rgray  rrst_n -> wrst_n        반대 방향
    #     wbin   wrst_n -> (리셋없음)     메모리 배열은 리셋이 없다
    #     cnt    rst_n  -> (리셋없음)     MAC 파이프라인은 리셋이 없다
    #
    # **텍스트로는 안전을 증명할 수 없다.** 그래서 상용 흐름이 하는 것을 한다 --
    # 건넘마다 사람이 까닭을 적어 두고(`<top>.rdc.json`), **선언에 없는 건넘이
    # 생기면 빨갛다.** 이 관문이 잡는 것은 "안전한가" 가 아니라 **"새로 생겼는데
    # 아무도 안 봤나"** 다. 그것이 텍스트로 정직하게 잴 수 있는 전부다.
    "rdc선언필수": True,

    # ---- CDC · 준안정 (관문 2c) ----
    #
    # CDC 는 세기만 하고 아무도 그 수로 막지 않았다. RDC(2b)와 같은 규율로
    # 선언을 죄되, **CDC 에는 축이 하나 더 있다 -- 동기화 깊이**다.
    #
    # **MTBF 수 자체에는 문턱을 안 건다.** 실측 2026-09-23 (nsw_fir, 100 MHz,
    # tau 25 ps): **1단만으로 log10(MTBF/s) = 168.6** 이 나온다. 우주 나이가
    # 10^17 초다. 여기에 목표를 세우면 **동기화기가 없어도 통과한다** -- 장식이다.
    #
    # 그 수가 사소한 까닭은 동작점이다. 뒤집히는 자리를 재 보았다.
    #
    #     100 MHz  1단 168.55   2단 342.26
    #     1 GHz    1단  10.20   2단  27.57
    #     2 GHz    1단   0.91   2단   9.60    <- 1단이 8초로 무너진다
    #     tau 800 ps (100 MHz)  1단 0.93      <- 가정 하나로 결론이 뒤집힌다
    #
    # 그래서 관문이 죄는 것은 셋이다.
    #
    #     선언에 없는 건넘이 없나        (2b 와 같은 규율)
    #     동기화 깊이가 최소를 넘나      **구조적 제약. 이것이 진짜다**
    #     가정마다 출처가 적혀 있나      tau·Tw·f_data 는 전부 가정이다
    #
    # 그리고 **뒤집히는 클럭을 관문 글에 적는다** -- 수가 사소하다는 것을
    # 숨기지 않는다.
    "cdc선언필수": True,

    # ---- 어서션 (관문 4d) ----
    #
    # 실측 2026-09-23. **verilator 5.020 이 받는 것만 쓸 수 있다.**
    #
    #     받는다  |-> · |=> · $past · $rose/$fell/$stable · $onehot ·
    #             cover property · assume property · 즉시 assert
    #     거부한다 ##n (cycle delay) · [*n] (boolean abbrev)
    #
    # 그리고 **어서션은 다른 관문을 깨뜨린다** -- `assert property` 를 그냥 두면
    # iverilog(관문 2)도 yosys(관문 6)도 파싱에서 죽는다. 그래서 RTL 이
    # `` `ifdef SVA_ON `` 으로 감싸고 이 관문만 `-DSVA_ON` 으로 켠다.
    #
    # 문턱은 **개수**다. 수를 고른 근거: nsw_fir 에 10개를 넣어 보니 상태 one-hot ·
    # 리셋 탈출 · busy/done 배타 · done 유지 · 카운터 상한 둘 · coef_we 조건 ·
    # dp_en 조건 · 포트 one-hot · 게이트 조건이 나왔다. **4 는 그 절반 아래**라
    # 회로가 작아도 넘길 수 있고, 0 개짜리 RTL 은 확실히 문다.
    "어서션수": 4,
    "어서션씨앗": (1, 2, 3),

    # ---- LEC · 논리 등가 (관문 6c) ----
    #
    # 실측 2026-09-23 (yosys 0.33, nsw_fir). **경계가 뚜렷하다.**
    #
    #     nsw_icg     증명됨   0.02 s
    #     nsw_sync2   증명됨   0.03 s
    #     nsw_ctrl    증명됨   0.16 s   <- FSM. 가장 값진 자리다
    #     nsw_mac     못 끝냄  240 s 예산 초과 (16x16 곱셈 + 40비트 누산)
    #     nsw_fir     못 끝냄  18분에도 equiv_induct 가 안 끝난다 (클럭 둘)
    #
    # 먼저 **async2sync 가 없으면 아무것도 못 한다** -- "No SAT model available
    # for async FF cell" 이 191번 나고 전부 미증명으로 끝난다. 우리 플롭이 전부
    # 비동기 리셋이기 때문이다.
    #
    # **부분 증명을 전체 증명으로 세지 않는다.** 그래서 관문은 이렇게 죈다:
    #
    #     반례(Inequivalent)가 하나라도 나오면   -> 빨강. 이건 진짜 다르다는 뜻이다
    #     증명된 모듈이 문턱보다 적으면          -> 빨강. 장치가 죽은 것이다
    #     예산을 넘겨 못 끝낸 것                 -> **이름을 적고 넘어간다**
    #
    # 못 끝낸 것을 빨갛게 하면 관문이 영영 빨갛고, 초록으로 세면 거짓이다.
    # 셋째 칸(모른다)을 그대로 남기는 것이 맞다 -- `pr_merged.sh` 의 '모르겠다'
    # 와 다른 점은, 거기서는 모르는 것을 안 된 것으로 다루지만 여기서는 **다른
    # 관문(6b 게이트 시뮬)이 같은 자리를 자극으로 이미 덮고 있다**는 것이다.
    "lec예산_초": 20.0,
    "lec증명수": 3,

    # ---- 게이트 레벨 시뮬 (관문 6b) ----
    #
    # 관문 4 는 **RTL** 을 골든 모델과 견준다. 합성이 바꾼 것은 안 본다.
    # 여기서는 **합성이 낸 넷리스트**를 같은 테스트벤치로 돌려 RTL 과 견준다.
    #
    # 잰 값 (nsw_fir): 빌드 18.5 s · 씨앗 둘에서 여덟 칸 전부 같았다.
    #
    # **SDF 역주석은 안 한다** -- verilator 에 타이밍이 없다. 이것은 지연 0 의
    # 기능 시뮬이라 합성이 바꾼 *논리*는 잡고 *타이밍*은 못 잡는다. 그 한계를
    # 관문 글에 적고, 테이프아웃 표에도 따로 칸을 둔다.
    "게이트시뮬씨앗": (1, 2),
    "게이트시뮬벡터": 200,
    # 견줄 칸. **cov_pct 를 넣는다** -- 커버리지까지 같아야 같은 자극을 같은
    # 길로 돈 것이다. 시간 관련 칸(_초)은 당연히 다르므로 안 넣는다.
    "게이트비교칸": ("pass", "fail", "timeout", "proto_err", "sat_txn",
                "worst_diff", "clk_cycles", "gclk_cycles", "cov_pct"),

    # ---- 다중 코너 STA · OCV (관문 7b) ----
    #
    # 관문 7 은 **공칭 한 코너**만 본다. house/flow.py 도 "단일 코너만 본다" 고
    # 적어 두었고 house/tapeout.py 가 그 칸을 「시연뿐」 으로 세고 있었다 --
    # `pvt.코너표()` 는 도는데 아무도 그 수로 막지 않았다.
    #
    # 잰 값 (nsw_fir, 주기 10 ns):
    #
    #     공칭 경로 13.149 ns (Fmax 76.05 MHz)
    #     최악 코너 ss · 1.62 V · 125 °C · 지연배수 2.0184
    #     27 코너 중 6개 통과 · 최악 슬랙 -16.67 ns
    #     모든 코너를 닫으려면 공칭 경로가 4.89 ns 이하여야 한다
    #
    # **문턱을 고를 것이 없다 -- 슬랙 ≥ 0 은 물리다.** 대신 고를 것은 *코너 묶음*
    # 이고, 그것을 여기 드러내 둔다. 아래 기본값은 ±10 % 전압 · -40~125 °C 로
    # **자동차 등급에 가깝다**. 상용 등급이면 코너를 좁혀야 하고, 좁히면 최대
    # 지연배수가 내려가 닫기 쉬워진다. 그 선택을 숨기지 않는다.
    "코너공정들": ("ss", "tt", "ff"),
    "코너전압들": (1.62, 1.80, 1.98),
    "코너온도들": (-40.0, 25.0, 125.0),
    # OCV: 공통 경로가 안 지워지는 몫이 클럭을 깎는다. 삽입지연은 SDC 의
    # set_clock_latency -source 값이다.
    "ocv삽입지연_ns": 0.8,
    "setup불확실_ns": 0.0,

    # ---- DFT.  **문턱을 정하기 전에 흔들림부터 쟀다** (실측 2026-09-23, nsw_fir) ----
    #
    # 고장 커버리지는 **표본으로 잰다**(고장 8,732개를 다 치면 예산을 넘는다).
    # 표본으로 잰 수에 문턱을 대려면 그 수가 **씨앗을 타는지** 부터 봐야 한다.
    # 묶음을 6 으로 못박고 씨앗만 11·12·13 으로 바꿔 재 보았다.
    #
    #     표본 200   T = 0.9400 ~ 0.9550   폭 0.0150
    #     표본 400   T = 0.9375 ~ 0.9525   폭 0.0150
    #     표본 800   T = 0.9487 ~ 0.9575   폭 0.0088
    #
    # **95 % 를 문턱으로 두면 씨앗 하나로 초록과 빨강이 뒤집힌다** -- 표본 800
    # 에서 씨앗 11 은 떨어지고 12·13 은 붙는다. 변이 점수가 표본 6개에서 20%,
    # 14개에서 69% 를 내던 것과 같은 병이다. 그래서 문턱은 **잰 바닥(0.9375)
    # 아래**에 둔다. 90 은 바닥에서 3.75 pp 떨어져 있어 잰 폭(최대 1.5 pp)의
    # 두 배가 넘는다 -- 씨앗으로는 안 뒤집히고, 커버리지가 진짜로 무너지면 문다.
    #
    # **이 90 은 사인오프 문턱이 아니다.** 업계 고착고장 사인오프는 98~99 %
    # 대이고 우리는 무작위 384 패턴만 친다. 그 간극은 관문 글에 그대로 적는다.
    "고장커버리지_pct": 90.0,
    "고장표본": 800,         # 씨앗 폭이 0.0088 로 줄어드는 자리
    "고장묶음": 6,           # **표본과 같이 흔들지 않는다** -- 둘을 같이 바꾸면
                            # 커버리지가 왜 움직였는지 못 가린다
    "고장씨": 11,            # 못박는다. 관문이 돌 때마다 다른 수가 나오면 관문이 아니다
    # 결함수준은 **가정 위에 선다** -- 수율은 우리가 재는 수가 아니다.
    # ---- 스캔 · ATPG (관문 8b).  **두 수의 성격이 다르다** ----
    #
    # 실측 2026-09-23 (nsw_fir). 같은 ATPG 함수를 두 가지 고장 묶음에 쳤다.
    #
    #     대조(아무 고장 30개)      46.7 ~ 63.3 %   폭 16.7 pp · 이항 σ 9.1 pp
    #     본(무작위가 놓친 고장)     0 ~ 5 %        1/40 · 0/40 · 2/40
    #
    # **본에는 문턱을 못 건다.** 0~5 % 사이에서 씨앗마다 오가는 수라, 어디에
    # 선을 그어도 씨앗이 초록과 빨강을 정하게 된다. 그리고 그것이 흠도 아니다 --
    # 무작위가 놓친 것은 원래 어려운 고장이고, 우리 ATPG 는 언덕 오르기라
    # 완결적이지 않다(제 docstring 이 그렇게 적고 있다).
    #
    # **대조에는 걸 수 있다.** 이 수가 재는 것은 설계가 아니라 **ATPG 가 살아
    # 있는가**다. house/dft/agent.py 가 그 까닭을 이미 적어 두었다 -- "0 개를
    # 잡았다는 수는 (가) 고장이 어렵다 (나) 배선이 틀렸다 두 가지로 나온다."
    # 대조가 잘 잡히면 (나)가 죽는다. 문턱 20 은 잰 바닥 46.7 보다 26.7 pp
    # 아래라 씨앗으로는 안 뒤집히고, 엔진이 죽으면(p→0) 바로 문다.
    "atpg대조표본": 30,
    "atpg대조율_pct": 20.0,
    # **빠른 길에서도 표본을 안 줄인다.** 12개로 줄이면 σ 가 14.4 pp 로 뛰어
    # 문턱 20 이 동전 던지기가 된다. 변이수를 12 밑으로 안 내리는 것과 같은 까닭이다.
    "atpg본상한": 12,       # 본은 보고용이라 예산만 맞춘다
    "atpg예산_초": 60.0,
    "수율_가정": 0.90,
    "결함수준_DPPM": 12000.0,
    # **독립 대조의 문턱도 잡음 위에 얹으면 안 된다 -- 여기서 한 번 걸렸다.**
    # 첫 판은 다이 60,000 에 문턱 5 % 였는데, 빠른 길에서 차이가 5.98 % 가 나와
    # **계산이 맞는데도 빨간불**이 났다. 몬테카를로 표본오차였다.
    #
    # 재 보았다(T=0.9450 · Y=0.90 · 씨앗 5개, 닫힌꼴과의 차이):
    #
    #     다이  60,000   2.70 ~ 12.37 %   예측 상대σ 5.36 %
    #     다이 200,000   0.01 ~  4.12 %   예측 상대σ 2.93 %
    #     다이 600,000   1.45 ~  2.45 %   예측 상대σ 1.69 %
    #
    # 잰 값이 예측 σ 와 맞는다 -- 이 흔들림은 계산 오류가 아니라 **표본오차**다.
    # 그리고 몬테카를로는 **싸다**(씨앗 5개에 1.1 s). 그러니 문턱을 푸는 대신
    # **다이를 늘려 잡음을 줄인다**. 8 % 는 잰 최대(2.45 %)의 세 배가 넘어
    # 씨앗으로는 안 뒤집히고, 식이 틀리면 수십 % 가 나므로 그때는 문다.
    "대조다이": 600_000,
    "대조차이_pct": 8.0,
}


def 관문번호들() -> tuple:
    """이 파일이 실제로 내는 **관문 번호들** -- 세는 자리를 하나로 둔다.

    `관문 7개` 라고 적힌 자리가 저장소에 일곱 군데 있었는데, 그때 이미 관문은
    열 개였다(4b · 5b · 5c 가 번호 없이 늘었다). 수를 사람이 적으면 늘 이렇게
    된다 -- 그래서 **글이 코드를 세게 한다.**

    이름표만 본다. 이름표는 `"8. 고장 커버리지 ≥ 90%"` 처럼 **글자열의 맨 앞**에
    오므로 토큰을 읽어 글자열만 훑는다. 주석·수치(`12000.0`)·날짜에 안 걸린다.
    """
    import io
    import tokenize
    번호 = []
    길 = Path(__file__)
    try:
        with길 = 길.read_text(encoding="utf-8")
        for tok in tokenize.generate_tokens(io.StringIO(with길).readline):
            if tok.type != tokenize.STRING:
                continue
            m = re.match(r'^[a-zA-Z]*(["\']{1,3})\s*(\d+[a-z]?)\.\s', tok.string)
            if m and m.group(2) not in 번호:
                번호.append(m.group(2))
    except (OSError, tokenize.TokenError, SyntaxError):
        return ()
    return tuple(번호)


def 관문(설계, 벡터=400, 주기_ns=10.0, 문턱=None, 빠르게=False,
       스펙=None, 키="") -> dict:
    """열두 관문.  **하나라도 빨가면 통과가 아니다.**

    앞의 일곱은 *지어졌는가* 를 본다. 그 뒤는 **보증되는가** 를 본다 --
    자극이 닿았나(커버리지) · 씨앗을 안 타나(회귀) · X 가 안 남나 ·
    **검사기가 정말로 무나**(변이 점수) · 그리고 **시험할 수 있나**(8·9).

    8 과 9 는 DFT 자리다. `house/tapeout.py` 가 그 칸을 이렇게 적고 있었다:

        고장 커버리지 문턱   시연뿐   커버리지 수는 있는데 넘어야 할 선이 없다
        결함수준 (DPPM) 상한 시연뿐   같다

    수를 내는 코드는 있는데 **아무도 그 수로 막지 않았다.** 이 저장소의 규율이
    *검사하지 않은 초록불이 검사한 빨간불보다 나쁘다* 이므로, 그런 수는 관문이
    아니라 장식이다. 여기서 선을 긋는다.
    """
    from house import sim as SIM
    from house import synth as SYN
    문턱 = {**기본문턱, **(문턱 or {})}
    if 빠르게:
        # **표본만 줄이고 묶음·씨앗은 안 건드린다.** 둘을 같이 바꾸면 커버리지가
        # 왜 움직였는지 못 가린다(실측에서 표본과 묶음을 같이 올렸다가 두 손잡이가
        # 섞였다). 표본 200 에서도 잰 바닥은 0.9400 이라 문턱 90 은 그대로 선다.
        문턱 = {**문턱, "회귀씨앗": 4, "변이수": 12, "고장표본": 200}
    결과 = {"단계": [], "통과": False, "문턱": 문턱}

    def 적기(이름, 됐나, 말="", 수=None):
        결과["단계"].append({"관문": 이름, "됐나": bool(됐나), "말": str(말)[:600],
                          "수": 수})
        return 됐나

    # 0 · 0b. **짓기 전에 사람과 스펙을 본다.**
    #
    # 스펙을 안 받으면 **빨갛다 -- 건너뛰지 않는다.** 관문이 못 본 것을 통과로
    # 적는 것이 이 저장소가 가장 경계하는 꼴이다. 스펙 없이 `관문()` 을 부르는
    # 자리는 검사뿐이고, 거기서는 빨간 두 줄이 정직한 답이다.
    try:
        for 이름, 됐나, 말, 수 in 승인판정(승인점검(키, 스펙, 문턱), 문턱):
            적기(이름, 됐나, 말, 수)
    except Exception as e:                                   # noqa: BLE001
        적기("0. 사람 승인", False, f"{type(e).__name__}: {e}")
    try:
        for 이름, 됐나, 말, 수 in 스펙판정(스펙점검(키, 스펙, 문턱), 문턱):
            적기(이름, 됐나, 말, 수)
    except Exception as e:                                   # noqa: BLE001
        적기("0b. 스펙 판독", False, f"{type(e).__name__}: {e}")

    # 1. lint
    try:
        L = SIM.lint(설계=설계)
        if not 적기("1. verilator lint -Wall", L["rc"] == 0 and L["전체"] == 0,
                  f"경고 {L['전체']}개 {L['종류']}\n" + L["글"][-1200:], L["전체"]):
            return 결과
    except Exception as e:                                   # noqa: BLE001
        적기("1. verilator lint -Wall", False, f"{type(e).__name__}: {e}")
        return 결과

    # 2. 두 번째 도구
    try:
        I = SIM.iverilog_확인(설계=설계)
        if not 적기("2. iverilog 엘라보레이트", I["됐나"], I["글"]):
            return 결과
    except Exception as e:                                   # noqa: BLE001
        적기("2. iverilog 엘라보레이트", False, f"{type(e).__name__}: {e}")
        return 결과

    # 2b. **RDC.** 관문 2 는 엘라보레이트가 되나만 본다. 여기서는 리셋 도메인이
    # 몇이고 그 사이를 건너는 것이 선언돼 있나를 본다. 사슬을 안 끊는다 --
    # 선언이 없다고 뒤의 검증을 못 볼 까닭이 없다.
    try:
        RD = rdc점검(설계, 문턱)
        결과["RDC"] = RD
        for 이름, 됐나, 말, 수 in rdc판정(RD, 문턱):
            적기(이름, 됐나, 말, 수)
    except Exception as e:                                   # noqa: BLE001
        적기("2b. RDC (리셋 도메인 건넘)", False, f"{type(e).__name__}: {e}")

    # 2c. **CDC · 준안정.** 2b 가 리셋 도메인을 보듯 여기는 클럭 도메인을 본다.
    # 축이 하나 더 있다 -- 동기화 깊이. 사슬을 안 끊는다.
    try:
        CD = cdc점검(설계, 문턱)
        결과["CDC"] = CD
        for 이름, 됐나, 말, 수 in cdc판정(CD, 문턱):
            적기(이름, 됐나, 말, 수)
    except Exception as e:                                   # noqa: BLE001
        적기("2c. CDC · 준안정", False, f"{type(e).__name__}: {e}")

    # 3. 빌드
    try:
        SIM.빌드(설계=설계)
        적기("3. verilator 빌드 + C++ 컴파일", True, "실행 파일 생김")
    except Exception as e:                                   # noqa: BLE001
        적기("3. verilator 빌드 + C++ 컴파일", False, f"{type(e).__name__}: {e}")
        return 결과

    # 4. 골든 대조
    try:
        r = SIM.돌리기(None, seed=1, txn=벡터, 설계=설계)
        실패 = int(r.get("fail", 0)) + int(r.get("timeout", 0))
        말 = (f"통과 {r.get('pass')} · 실패 {r.get('fail')} · 타임아웃 {r.get('timeout')}"
             f" · 커버리지 {r.get('cov_pct')}\n"
             + "\n".join(str(x) for x in (r.get("errs") or [])[:6]))
        결과["실행"] = r
        if not 적기("4. 골든 모델 대조", 실패 == 0 and int(r.get("pass", 0)) > 0, 말,
                  r.get("pass")):
            return 결과
        # **커버리지에 문턱을 둔다.** 전에는 퍼센트를 찍기만 했다 -- 30% 여도
        # 초록이었다. 자극이 안 닿은 자리는 검사한 적이 없는 자리다.
        #
        # **닫기(closure)는 긴 실행으로 잰다.** 짧은 실행의 퍼센트는 자극이
        # 모자란 것인지 테스트벤치가 못 닿는 것인지 안 가른다. 실측 2026-09-22
        # (nsw_fir): txn 100 -> 75.0% · 300 -> 76.9% · 1000 -> 78.85% ·
        # 3000 -> 78.85% · 10000 -> 78.85%. **1000 에서 포화한다** -- 남은 빈은
        # 벡터를 아무리 늘려도 안 닿고, **지시 시험으로만** 닫힌다. 그래서 두
        # 점을 재서 포화했는지까지 같이 적는다.
        닫기n = max(1000, 벡터 * 4)
        c1 = SIM.돌리기(None, seed=99, txn=닫기n, 설계=설계, 초=900)
        c2 = SIM.돌리기(None, seed=99, txn=닫기n * 3, 설계=설계, 초=900)
        cov = float(c2.get("cov_pct") or 0.0)
        포화 = abs(cov - float(c1.get("cov_pct") or 0.0)) < 0.01
        말 = (f"커버리지 {cov}% (자극 {닫기n * 3}개). "
             + (f"자극 {닫기n} 에서도 같다 -- **포화했다.** 남은 빈은 벡터를 "
                f"늘려도 안 닿는다. **지시 시험(경계·포화·리셋 중·백프레셔)으로만 "
                f"닫힌다.**" if 포화 else
                f"자극 {닫기n} 에서는 {c1.get('cov_pct')}% 였다 -- 아직 오르는 중이다."))
        결과["커버리지"] = {"pct": cov, "포화": 포화, "자극": 닫기n * 3}
        if not 적기(f"4b. 기능 커버리지 ≥ {문턱['커버리지_pct']}%",
                  cov >= 문턱["커버리지_pct"], 말, cov):
            return 결과
    except Exception as e:                                   # noqa: BLE001
        적기("4. 골든 모델 대조", False, f"{type(e).__name__}: {e}")
        return 결과

    # 4c. **코드 커버리지.** 4b 는 *기능* 커버리지(우리가 정한 빈)이고 이것은
    # *코드* 커버리지(RTL 의 줄·가지·비트)다. 둘은 다른 물음이다 -- 기능 빈이
    # 다 찼어도 안 닿은 줄이 남을 수 있다.
    try:
        C = 코드커버리지(설계, 문턱)
        결과["코드커버리지"] = C
        for 이름, 됐나, 말, 수 in 코드커버리지판정(C, 문턱):
            적기(이름, 됐나, 말, 수)
    except Exception as e:                                   # noqa: BLE001
        적기("4c. 코드 커버리지", False, f"{type(e).__name__}: {e}")
    # **여기서 사슬을 안 끊는다.** 앞 관문들은 빨가면 바로 돌아간다 -- 안 도는
    # RTL 위에서 다음을 재는 것이 뜻이 없기 때문이다. 그러나 4c 는 *구조적
    # 퇴행*을 보는 자리라, 여기서 끊으면 STA 도 DFT 도 **재 보지도 못한 채**
    # 사람에게 간다. 빨간 것은 빨갛다고 적고 계속 잰다 -- 통과 여부는 끝에서
    # `all(...)` 이 정하므로 느슨해지지 않는다.

    # 4d. **어서션.** 스코어보드는 바깥에서 값을 견주고, 어서션은 **안에서**
    # 규칙을 붙든다. 둘은 다른 자리를 본다. 여기서 사슬을 안 끊는다.
    try:
        A = 어서션(설계, 문턱)
        결과["어서션"] = A
        for 이름, 됐나, 말, 수 in 어서션판정(A, 문턱):
            적기(이름, 됐나, 말, 수)
    except Exception as e:                                   # noqa: BLE001
        적기("4d. 어서션 (SVA)", False, f"{type(e).__name__}: {e}")

    # 5. **제약 랜덤 회귀.** 씨앗 둘은 회귀가 아니다 -- 씨앗을 타는 버그가 그대로
    #    통과한다. 업계의 회귀는 밤새 수백 씨앗을 돈다. 여기서는 N 씨앗을 돌고
    #    **몇 번째 씨앗에서 깨졌는지**를 적는다(재현에 그 수가 필요하다).
    try:
        씨앗들 = [12345 + i * 7919 for i in range(int(문턱["회귀씨앗"]))]
        깬것, 총통과 = [], 0
        for s0 in 씨앗들:
            r2 = SIM.돌리기(None, seed=s0, txn=max(40, 벡터 // 4), 설계=설계)
            총통과 += int(r2.get("pass", 0))
            if int(r2.get("fail", 0)) + int(r2.get("timeout", 0)) > 0:
                깬것.append((s0, r2.get("fail"), r2.get("timeout"),
                           (r2.get("errs") or [""])[:1]))
        말 = (f"씨앗 {len(씨앗들)}개 · 통과 {총통과} · 깨진 씨앗 {len(깬것)}개"
             + ("".join(f"\n  seed={a} fail={b} timeout={c} {d}" for a, b, c, d in 깬것[:4])))
        if not 적기(f"5. 제약 랜덤 회귀 ({len(씨앗들)} 씨앗)", not 깬것, 말, len(씨앗들)):
            결과["회귀깬것"] = 깬것
            return 결과
    except Exception as e:                                   # noqa: BLE001
        적기("5. 제약 랜덤 회귀", False, f"{type(e).__name__}: {e}")
        return 결과

    # 5b. **X-전파 · 리셋 확정.** 2-state 로만 돌면 미초기화 레지스터가 0 으로
    #     보여 조용히 지나간다. `--x-assign unique --x-initial unique` 는 X 자리를
    #     **씨앗마다 다른 값**으로 채운다 -- 리셋이 안 덮는 자리가 있으면 여기서 갈린다.
    try:
        Xs = [SIM.돌리기(None, seed=s0, txn=max(40, 벡터 // 4), 설계=설계,
                       깃발=["--x-assign", "unique", "--x-initial", "unique"])
              for s0 in (1, 2, 3)]
        X깨짐 = [x for x in Xs if int(x.get("fail", 0)) + int(x.get("timeout", 0)) > 0]
        적기("5b. X-전파 · 리셋 확정", not X깨짐,
            f"`--x-assign unique --x-initial unique` 로 씨앗 3개 · "
            f"깨진 것 {len(X깨짐)}개 -- 리셋이 안 덮는 레지스터가 있으면 여기서 갈린다")
        if X깨짐:
            return 결과
    except Exception as e:                                   # noqa: BLE001
        적기("5b. X-전파 · 리셋 확정", False, f"{type(e).__name__}: {e}")
        return 결과

    # 5c. **자해 검사(fault grading).** 여기까지의 초록은 두 가지 중 하나다 --
    #     설계가 옳거나, **검사기가 아무것도 안 보거나.** 그 둘을 가르는 칸이다.
    #     설계를 일부러 망가뜨리고 테스트벤치가 빨개지는지 센다.
    try:
        from house.dv import automut as MUT
        mr = MUT.한바퀴(설계, 최대=int(문턱["변이수"]), txn=max(60, 벡터 // 4))
        점 = mr.get("점수")
        됐 = bool(mr.get("됐나")) and 점 is not None and 점 >= 문턱["변이점수"]
        적기(f"5c. 자해 검사 (변이 점수 ≥ {문턱['변이점수']:.0%})", 됐,
            MUT.요약글(mr), 점)
        결과["변이"] = mr
        if not 됐:
            return 결과
    except Exception as e:                                   # noqa: BLE001
        적기("5c. 자해 검사", False, f"{type(e).__name__}: {e}")
        return 결과

    # 6. 합성
    try:
        S = SYN.합성(설계=설계)
        래치 = S.get("셀종류", {}).get("LATX1", 0) if isinstance(S.get("셀종류"), dict) else 0
        말 = (f"셀 {S.get('셀수')}개 · 면적 {S.get('면적_um2')} µm² · 래치 {래치}개\n"
             + str(S.get("까닭", ""))[:800])
        if not 적기("6. yosys 합성", S.get("됐나"), 말, S.get("셀수")):
            return 결과
        결과["합성"] = S
    except Exception as e:                                   # noqa: BLE001
        적기("6. yosys 합성", False, f"{type(e).__name__}: {e}")
        return 결과

    # 6b. **게이트 레벨 시뮬.** 번호가 6b 인 까닭: 합성(6) 뒤에 온다 -- 넷리스트가
    # 있어야 돌기 때문이다. 처음엔 4e 로 적었는데 `관문번호들()` 이 소스 차례로
    # 세므로 목록이 `6 · 4e · 7` 로 나와 읽는 사람이 헷갈렸다. 관문 4 는 RTL 을
    # 골든과 견주고, 여기서는
    # **합성이 낸 것**을 RTL 과 견준다. 여기서 사슬을 안 끊는다.
    try:
        GL = 게이트시뮬(설계, 문턱, 결과["합성"])
        결과["게이트시뮬"] = GL
        for 이름, 됐나, 말, 수 in 게이트시뮬판정(GL, 문턱):
            적기(이름, 됐나, 말, 수)
    except Exception as e:                                   # noqa: BLE001
        적기("6b. 게이트 레벨 시뮬", False, f"{type(e).__name__}: {e}")

    # 6c. **LEC.** 6b 는 *자극으로* 같은 답이 나오는지 보고, 여기서는 *증명*한다.
    # 둘은 다른 일이다 -- 자극이 안 닿은 자리는 6b 가 못 본다. 여기서 사슬을
    # 안 끊는다.
    try:
        L = 등가검사(설계, 문턱)
        결과["등가"] = L
        for 이름, 됐나, 말, 수 in 등가검사판정(L, 문턱):
            적기(이름, 됐나, 말, 수)
    except Exception as e:                                   # noqa: BLE001
        적기("6c. LEC (논리 등가)", False, f"{type(e).__name__}: {e}")

    # 7. STA
    try:
        T = SYN.sta(결과["합성"], 주기=주기_ns)
        슬 = T.get("최악슬랙_ns")
        결과["sta"] = T
        # **수를 찍기만 하던 자리였다.** 실측 2026-09-22: nsw_fir 이 10 ns 에서
        # 최악 슬랙 **-3.15 ns** 인데 이 관문이 초록이었다 -- `슬 is not None`
        # 만 봤기 때문이다. 타이밍이 안 닫힌 RTL 위에 면적·전력 수를 쌓으면
        # 그 수가 전부 뜻이 없다. 문턱 없는 수는 관문이 아니다.
        적기("7. STA 임계경로 (슬랙 ≥ 0)", 슬 is not None and float(슬) >= 0.0,
            f"주기 {주기_ns} ns 에서 최악 슬랙 {슬} ns (위반 {T.get('위반수')})"
            + ("" if (슬 is not None and float(슬) >= 0.0) else
               f" -- **타이밍이 안 닫혔다.** 파이프라인을 더 끊거나 목표 주기를 "
               f"{주기_ns - float(슬):.2f} ns 이상으로 잡아야 한다"), 슬)
    except Exception as e:                                   # noqa: BLE001
        적기("7. STA 임계경로", False, f"{type(e).__name__}: {e}")

    # 7b. **코너를 다 본다.** 7 은 공칭 한 칸이다 -- 한 코너에서 닫힌 것은
    # 닫힌 것이 아니다. 여기서 끊지 않는다(4c 와 같은 까닭: 뒤의 DFT 수를
    # 재 보지도 못한 채 사람에게 가지 않게).
    try:
        K = 코너타이밍(결과["합성"], 주기_ns, 문턱)
        결과["코너"] = K
        for 이름, 됐나, 말, 수 in 코너타이밍판정(K, 문턱):
            적기(이름, 됐나, 말, 수)
    except Exception as e:                                   # noqa: BLE001
        적기("7b. 다중 코너 STA · OCV", False, f"{type(e).__name__}: {e}")

    # 8·9. DFT -- **시험할 수 있는 회로인가.**
    #
    # 여기까지 온 회로는 *돌고 · 검사기가 물고 · 타이밍이 닫힌* 회로다. 그런데
    # 웨이퍼에서 골라낼 수 없으면 그 전부가 값이 없다. 스캔을 넣고 고장을
    # 떨궈 봐서 **얼마나 보이는지**를 잰다.
    try:
        D = 시험성(결과["합성"], 문턱)
        결과["DFT"] = D
        for 이름, 됐나, 말, 수 in 시험성판정(D, 문턱):
            적기(이름, 됐나, 말, 수)
    except Exception as e:                                   # noqa: BLE001
        적기("8. 고장 커버리지", False, f"{type(e).__name__}: {e}")

    결과["통과"] = all(x["됐나"] for x in 결과["단계"])
    return 결과


_어서션꼴 = (
    ("동시", re.compile(r"\bassert\s+property\s*\(")),
    ("커버", re.compile(r"\bcover\s+property\s*\(")),
    ("가정", re.compile(r"\bassume\s+property\s*\(")),
    ("즉시", re.compile(r"\bassert\s*\((?!\s*property)")),
)


_모듈꼴 = re.compile(r"^\s*module\s+([A-Za-z_][A-Za-z0-9_$]*)", re.M)


def 등가검사(설계, 문턱: dict) -> dict:
    """**RTL 과 합성 넷리스트가 같은 회로인가 -- 모듈마다 증명해 본다.**

    모듈마다 따로 합성해서 yosys `equiv_make` + `equiv_simple` + `equiv_induct`
    를 건다. 셋으로 갈린다: **증명됨 · 반례 · 못 끝냄(예산)**.

    한 군데 옮겨 적을 것: `async2sync` 가 없으면 아무것도 못 한다. 우리 플롭이
    전부 비동기 리셋이라 "No SAT model available for async FF cell" 이 191번
    나고 전부 미증명으로 끝난다(실측).
    """
    from house import synth as SYN
    t0 = time.time()
    # **라이브러리는 생성물이라 커밋되지 않는다.** 없으면 만든다 -- 안 그러면
    # 깨끗한 나무(precheck 의 임시 워크트리)에서 합성이 조용히 실패하고
    # **증명 0개**가 나온다. 실측 2026-09-23: precheck 가 그것을 잡아 줬다.
    if not Path(SYN.LIB).exists():
        from house.lib import mk
        mk.만들기()
    셀 = 뿌리 / "lib" / "cells.v"
    rtl들 = [str(x) for x in (설계.RTL or [])]
    if not rtl들 or not 셀.exists():
        return {"오류": "RTL 이나 셀 모델이 없다", "초": 0.0}
    글 = "\n".join(Path(x).read_text(encoding="utf-8", errors="replace") for x in rtl들)
    모듈들 = [m for m in _모듈꼴.findall(글) if not m.startswith("\\$")]
    예산 = float(문턱["lec예산_초"])
    방 = Path(tempfile.mkdtemp(prefix="nsw_lec_"))
    난것 = []
    try:
        for M in 모듈들:
            넷 = 방 / f"{M}.v"
            합 = subprocess.run(
                ["yosys", "-q", "-p", (
                    f"read_verilog -sv {' '.join(rtl들)}; hierarchy -top {M}; "
                    f"synth -top {M} -flatten; "
                    f"dfflibmap -liberty {SYN.LIB}; abc -liberty {SYN.LIB}; "
                    f"opt_clean; write_verilog -noattr {넷}")],
                capture_output=True, text=True, timeout=600)
            if not 넷.exists():
                난것.append({"모듈": M, "상태": "합성실패",
                           "말": (합.stderr or 합.stdout)[-200:], "초": 0.0})
                continue
            t1 = time.time()
            # **예산 초과를 모듈마다 잡는다.** 첫 판은 이 try 가 for 바깥에
            # 있어서, nsw_mac 이 20 s 를 넘기자 **뒤 모듈이 통째로 빠졌다** --
            # "모듈 6개" 라고 적으면서 줄은 4개였고, 가장 값진 nsw_ctrl 이
            # 아예 안 돌았다(실측 2026-09-23). 관문이 덜 보고 초록을 낸 것이다.
            try:
                r = subprocess.run(
                    ["yosys", "-p", (
                        f"read_verilog -sv {' '.join(rtl들)}; hierarchy -top {M}; "
                        "proc; memory; flatten; async2sync; opt_clean; "
                        f"rename {M} gold; design -stash gold; "
                        f"read_verilog {넷} {셀}; hierarchy -top {M}; "
                        "proc; memory; flatten; async2sync; opt_clean; "
                        f"rename {M} gate; design -stash gate; "
                        "design -copy-from gold -as gold gold; "
                        "design -copy-from gate -as gate gate; "
                        "equiv_make gold gate equiv; hierarchy -top equiv; "
                        "equiv_simple -seq 5; equiv_induct -seq 10; equiv_status")],
                    # **예산이 곧 벽시계 시간이다.** 첫 판은 `예산 + 30` 을
                    # 줘서 20 s 예산이 실제로는 50 s 를 먹었다(실측).
                    capture_output=True, text=True, timeout=예산)
                글r = r.stdout + r.stderr
            except subprocess.TimeoutExpired:
                난것.append({"모듈": M, "상태": "못끝냄",
                           "말": f"{예산:.0f} s 예산 초과",
                           "초": round(time.time() - t1, 2)})
                continue
            초 = round(time.time() - t1, 2)
            if "Equivalence successfully proven" in 글r:
                상태, 말 = "증명됨", ""
            elif "Inequivalent" in 글r or "not equivalent" in 글r.lower():
                상태 = "반례"
                말 = next((l.strip() for l in 글r.splitlines()
                          if "Inequivalent" in l), "")[:200]
            else:
                m2 = re.search(r"Found a total of (\d+) unproven", 글r)
                상태 = "못끝냄"
                말 = (f"미증명 {m2.group(1)}개" if m2 else "예산 안에 못 끝냈다")
            난것.append({"모듈": M, "상태": 상태, "말": 말, "초": 초})
    finally:
        shutil.rmtree(방, ignore_errors=True)
    셈 = {k: sum(1 for x in 난것 if x["상태"] == k)
         for k in ("증명됨", "반례", "못끝냄", "합성실패")}
    return {"모듈별": 난것, "셈": 셈, "모듈수": len(모듈들),
            "예산_초": 예산, "초": round(time.time() - t0, 1)}


def 등가검사판정(L: dict, 문턱: dict) -> list:
    """**[(이름, 됐나, 말, 수)]**.  yosys 를 안 돈다."""
    if L.get("오류"):
        return [("6c. LEC (논리 등가)", False, L["오류"], None)]
    셈 = L["셈"]
    반례 = [x for x in L["모듈별"] if x["상태"] == "반례"]
    모자람 = 셈["증명됨"] < 문턱["lec증명수"]
    줄 = " · ".join(f"{x['모듈']} {x['상태']}({x['초']}s)" for x in L["모듈별"])
    깨진합성 = [x for x in L["모듈별"] if x["상태"] == "합성실패"]
    말 = (f"<b>모듈 {L['모듈수']}개 중 증명됨 {셈['증명됨']} · 반례 {셈['반례']} · "
         f"못 끝냄 {셈['못끝냄']}</b> (모듈당 예산 {L['예산_초']:.0f} s · {L['초']} s)\n"
         f"{줄}\n")
    for x in 반례:
        말 += f"  <b>반례</b> {x['모듈']}: {x['말']}\n"
    for x in 깨진합성:
        말 += f"  <b>합성 실패</b> {x['모듈']}: {x['말'][:160]}\n"
    말 += ("**부분 증명을 전체 증명으로 세지 않는다.** 이 관문이 빨간 것은 "
          "<b>반례가 나왔을 때</b>와 <b>증명된 모듈이 문턱보다 적을 때</b>뿐이다. "
          "예산을 넘겨 못 끝낸 것은 이름을 적고 넘어간다 — 그것을 빨갛게 하면 "
          "관문이 영영 빨갛고, 초록으로 세면 거짓이다.\n"
          "실측에서 <b>제어·글루는 몇 십 ms 에 증명되고</b>(icg 0.02 s · sync2 "
          "0.03 s · ctrl 0.16 s) <b>넓은 산술과 두 클럭 최상위는 수렴하지 "
          "않는다</b>(mac 240 s 초과 · 최상위 18분 초과). 그 자리는 관문 6b"
          "(게이트 시뮬)가 자극으로 덮는다 — 증명은 아니다.")
    if 모자람:
        말 += (f"\n**증명된 모듈이 {문턱['lec증명수']}개보다 적다** — "
              f"{셈['증명됨']}개뿐이다. 장치가 죽었을 수 있다.")
    return [(f"6c. LEC (반례 0 · 증명 ≥ {문턱['lec증명수']}개)",
             not 반례 and not 모자람, 말, 셈["증명됨"])]


def 게이트시뮬(설계, 문턱: dict, 합성결과: dict) -> dict:
    """**합성이 낸 넷리스트를 같은 테스트벤치로 돌려 RTL 과 견준다.**

    ## 왜 이 관문이 없었나 -- 셀 모델이 없었다

    합성 넷리스트는 `INVX1` · `DFFRX1` 같은 셀을 부르는데, 이 저장소에는
    Liberty(타이밍·면적)만 있고 **Verilog 모델이 없었다.** 그래서 넷리스트를
    돌릴 방법이 아예 없었다. `house/lib/cells.v` 를 Liberty 의 `function` 에서
    그대로 옮겨 적어 그 자리를 메웠다.

    ## 지연 0 이다 -- SDF 역주석이 아니다

    verilator 에 타이밍이 없다. 이것이 잡는 것은 **합성이 바꾼 논리**다 --
    래치가 끼었나, 리셋이 빠졌나, X 가 다르게 퍼지나. **타이밍은 못 잡는다.**
    그쪽은 관문 7·7b(STA)가 보고, 진짜 SDF 시뮬은 아직 없다(테이프아웃 표에
    따로 적어 둔다).
    """
    import hashlib
    from house import sim as SIM
    t0 = time.time()
    if not 합성결과.get("됐나") or not 합성결과.get("v"):
        return {"오류": "합성 넷리스트가 없다", "초": 0.0}
    셀 = 뿌리 / "lib" / "cells.v"
    if not 셀.exists():
        return {"오류": f"셀 모델이 없다: {셀}", "초": 0.0}
    넷 = Path(합성결과["v"])
    키 = hashlib.sha1((str(넷) + str(설계.TB) + 셀.read_text(encoding="utf-8")
                      ).encode()).hexdigest()[:12]
    방 = Path(SIM.빌드방) / f"gl_{키}"
    실행 = 방 / "simv"
    if not 실행.exists():
        방.mkdir(parents=True, exist_ok=True)
        cmd = ["verilator", "--cc", str(넷), str(셀), "--top-module", 설계.top,
               "--exe", str(설계.TB), "-Mdir", str(방), "-o", "simv",
               "-CFLAGS", "-O2", "-Wno-fatal", "-Wno-MULTITOP", "-Wno-LATCH"]
        r = subprocess.run(cmd, capture_output=True, text=True, timeout=900)
        if r.returncode != 0:
            return {"오류": "게이트 넷리스트를 못 지었다:\n" + (r.stderr or r.stdout)[-600:],
                    "초": round(time.time() - t0, 1)}
        m = subprocess.run(["make", "-C", str(방), "-f", f"V{설계.top}.mk",
                            "simv", "-s", "-j4"],
                           capture_output=True, text=True, timeout=900)
        if m.returncode != 0 or not 실행.exists():
            return {"오류": "게이트 시뮬을 못 링크했다:\n" + (m.stderr or m.stdout)[-600:],
                    "초": round(time.time() - t0, 1)}
    칸 = tuple(문턱["게이트비교칸"])
    벡터 = int(문턱["게이트시뮬벡터"])
    씨앗별, 다른수 = [], 0
    for 씨 in 문턱["게이트시뮬씨앗"]:
        g = subprocess.run([str(실행), "--txn", str(벡터), "--seed", str(씨)],
                           capture_output=True, text=True, timeout=900)
        줄 = [l for l in g.stdout.splitlines() if l.startswith("{")]
        gj = json.loads(줄[-1]) if 줄 else None
        try:
            rj = SIM.돌리기(설계=설계, txn=벡터, seed=씨)
        except Exception as e:                               # noqa: BLE001
            return {"오류": f"RTL 쪽을 못 돌렸다: {type(e).__name__}: {e}",
                    "초": round(time.time() - t0, 1)}
        다른칸 = 견주기(gj, rj, 칸)
        다른수 += len(다른칸)
        씨앗별.append({"씨": 씨, "rc": g.returncode,
                    "게이트JSON있나": gj is not None,
                    "게이트fail": (gj or {}).get("fail"),
                    "다른칸": 다른칸})
    return {"씨앗별": 씨앗별, "다른수": 다른수, "칸": list(칸), "벡터": 벡터,
            "셀수": 합성결과.get("셀수"), "초": round(time.time() - t0, 1)}


def 견주기(게이트: "dict | None", rtl: dict, 칸) -> list:
    """**칸마다 견준다.**  JSON 이 없으면 그 자체가 전부 다른 것이다.

    `게이트` 가 None 이면 시뮬이 죽어 결과를 못 낸 것이다 -- 그것을 '다른 것
    없음' 으로 읽으면 **죽은 시뮬이 초록이 된다.**
    """
    if 게이트 is None:
        return [{"칸": k, "게이트": None, "RTL": rtl.get(k),
                 "왜": "게이트 시뮬이 JSON 을 안 냈다"} for k in 칸]
    난것 = []
    for k in 칸:
        a, b = 게이트.get(k), rtl.get(k)
        if a != b:
            난것.append({"칸": k, "게이트": a, "RTL": b, "왜": ""})
    return 난것


def 게이트시뮬판정(G: dict, 문턱: dict) -> list:
    """**[(이름, 됐나, 말, 수)]**.  시뮬레이션을 안 돈다."""
    if G.get("오류"):
        return [("6b. 게이트 레벨 시뮬", False, G["오류"], None)]
    씨앗들 = G["씨앗별"]
    깨진씨앗 = [x for x in 씨앗들 if x["rc"] != 0 or not x["게이트JSON있나"]
              or x["게이트fail"]]
    말 = (f"<b>넷리스트를 같은 테스트벤치로 {len(씨앗들)} 씨앗 돌려 RTL 과 "
         f"견줬다 — 다른 칸 {G['다른수']}개</b> "
         f"(셀 {G['셀수']:,}개 · 벡터 {G['벡터']} · {G['초']} s)\n"
         f"견준 칸: <code>{' · '.join(G['칸'])}</code>\n")
    for x in 씨앗들:
        말 += (f"  씨{x['씨']}: rc={x['rc']} · fail={x['게이트fail']}"
              + (f" · 다른 칸 {len(x['다른칸'])}개" if x["다른칸"] else " · 전부 같다") + "\n")
        for d in x["다른칸"][:4]:
            말 += (f"     {d['칸']}: 게이트={d['게이트']} RTL={d['RTL']}"
                  + (f" ({d['왜']})" if d["왜"] else "") + "\n")
    말 += ("**이것은 지연 0 의 기능 시뮬이지 SDF 역주석이 아니다.** verilator 에 "
          "타이밍이 없다. 여기서 잡는 것은 <b>합성이 바꾼 논리</b>다 — 래치가 "
          "끼었나 · 리셋이 빠졌나 · X 가 다르게 퍼지나. 타이밍은 관문 7·7b 가 "
          "보고, 진짜 SDF 시뮬은 아직 없다.\n"
          "셀 모델은 <code>house/lib/cells.v</code> 이고 Liberty 의 "
          "<code>function</code> 을 그대로 옮긴 것이다 — 둘이 갈라지면 이 관문이 "
          "거짓말을 한다(합성 탓인지 모델 탓인지 못 가린다).")
    return [("6b. 게이트 레벨 시뮬 (넷리스트 = RTL)",
             G["다른수"] == 0 and not 깨진씨앗, 말, G["다른수"])]


def 승인점검(키: str, 스펙, 문턱: dict) -> dict:
    """**사람이 본 제안서와 지금 짓는 스펙을 잇는다.**  `house/approve.py` 참고."""
    from house import approve as AP
    if 스펙 is None or not 키:
        return {"오류": "스펙이나 키를 안 받았다 -- 관문이 볼 것이 없다"}
    기 = AP.읽기(키)
    지금 = AP.스펙해시(스펙)
    제안, 승인 = 기["제안"], 기["승인"]
    깨짐 = []
    if 기["오류"]:
        깨짐.append(기["오류"])
    if 제안 is None:
        깨짐.append("제안 기록이 없다 -- 사람이 무엇을 봤는지 모른다")
    if 승인 is None:
        깨짐.append("승인 기록이 없다 -- 사람이 승인한 흔적이 없다")
    제안해시 = (제안 or {}).get("스펙_sha256")
    승인해시 = (승인 or {}).get("스펙_sha256")
    if 제안 is not None and 제안해시 != 지금:
        깨짐.append(f"**제안 뒤에 스펙이 바뀌었다** (제안 {str(제안해시)[:12]} ≠ "
                  f"지금 {지금[:12]})")
    if 승인 is not None and 승인해시 != 지금:
        깨짐.append(f"승인 기록이 다른 스펙을 가리킨다 ({str(승인해시)[:12]})")
    return {"키": 키, "지금해시": 지금, "제안": 제안, "승인": 승인,
            "깨짐": 깨짐, "누가": (승인 or {}).get("누가", ""),
            "언제": (승인 or {}).get("언제", "")}


def 승인판정(A: dict, 문턱: dict) -> list:
    """**[(이름, 됐나, 말, 수)]**."""
    if A.get("오류"):
        return [("0. 사람 승인", False, A["오류"], None)]
    깨짐 = A["깨짐"]
    말 = (f"스펙 해시 <code>{A['지금해시'][:16]}</code> · "
         f"승인 {A['누가'] or '—'} · {A['언제'] or '—'}\n")
    if A["제안"]:
        말 += (f"제안 {A['제안'].get('낸때','—')} · 그때 모르던 칸 "
              f"{len(A['제안'].get('모른다') or [])}개\n")
    말 += ("**이 관문은 누가 승인했는지를 증명하지 않는다.** 이 저장소에 신원을 "
          "확인할 길이 없어 디스코드 이름을 그대로 적을 뿐이다 — 서명이 아니라 "
          "<b>이력</b>이다. 죄는 것은 <b>사람이 본 제안서의 스펙과 지금 짓는 "
          "스펙이 같은 것인가</b>다.")
    if 깨짐:
        말 += "\n**깨진 것:** " + " · ".join(깨짐)
    return [("0. 사람 승인 (제안 = 지금 스펙)", not 깨짐, 말, len(깨짐))]


def 스펙점검(키: str, 스펙, 문턱: dict) -> dict:
    """스펙 판독 32 관문 + **모르는 칸이 승인 기록에 적혀 있나.**"""
    from house import approve as AP
    from house import speccheck as CHK
    if 스펙 is None:
        return {"오류": "스펙을 안 받았다 -- 관문이 볼 것이 없다"}
    난것 = CHK.검사(스펙)
    남김 = CHK.남은것(난것)
    되물음 = [m for m in 난것 if m["갈래"] == "되물음"]
    모른다 = list(getattr(스펙, "모른다", []) or [])
    승인 = (AP.읽기(키)["승인"] or {}) if 키 else {}
    알고 = set(승인.get("알고승인한것") or [])
    안본모른다 = [x for x in 모른다 if x not in 알고]
    return {"문제수": len(난것), "남김": 남김, "되물음수": len(되물음),
            "모른다": 모른다, "알고승인한것": sorted(알고),
            "안본모른다": 안본모른다, "요약": CHK.요약(난것, [])}


def 스펙판정(S: dict, 문턱: dict) -> list:
    """**[(이름, 됐나, 말, 수)]**."""
    if S.get("오류"):
        return [("0b. 스펙 판독", False, S["오류"], None)]
    깨짐 = []
    허용 = int(문턱.get("스펙남김허용", 0))
    if len(S["남김"]) > 허용:
        깨짐.append(f"사람이 정할 것 {len(S['남김'])}개 (허용 {허용})")
    if S["안본모른다"]:
        깨짐.append(f"**승인 때 안 본 모르는 칸 {len(S['안본모른다'])}개**")
    말 = (f"스펙 검사 문제 {S['문제수']}개 — 사람이 정할 것 {len(S['남김'])} · "
         f"모델에 되물을 것 {S['되물음수']}\n"
         f"모르는 칸 {len(S['모른다'])}개 · 승인 때 본 것 "
         f"{len(S['알고승인한것'])}개\n")
    for x in S["남김"][:4]:
        말 += f"  사람이 정할 것: {x.get('규칙')} {str(x.get('말'))[:120]}\n"
    for x in S["안본모른다"][:4]:
        말 += f"  <b>승인 때 안 본 것</b>: {str(x)[:120]}\n"
    말 += ("**모르는 칸은 조용히 기본값으로 채워진다.** 그래서 이 관문은 그 목록이 "
          "<b>승인 기록에 적혀 있는지</b>를 본다 — 사람이 그것을 알고 승인했는가. "
          "새 모르는 칸이 생겼는데 아무도 안 봤으면 빨갛다. "
          "<b>적힌 칸이 옳은지는 사람이 본다</b> — 기계는 '봤다' 만 안다.")
    if 깨짐:
        말 += "\n**깨진 것:** " + " · ".join(깨짐)
    return [("0b. 스펙 판독 (사람이 정할 것 · 안 본 모르는 칸)",
             not 깨짐, 말, len(S["모른다"]))]


def rdc점검(설계, 문턱: dict) -> dict:
    """찾은 RDC 건넘을 **선언 파일과 대조한다.**

    선언 파일은 RTL 옆의 `<top>.rdc.json` 이다. 없으면 선언 0개로 친다 --
    그러면 건넘이 하나라도 있을 때 빨갛다. 그것이 맞다: **아무도 안 본
    건넘이 있다는 뜻**이기 때문이다.
    """
    from house import rtlscan as SCAN
    t0 = time.time()
    rtl들 = [Path(x) for x in (설계.RTL or [])]
    if not rtl들:
        return {"오류": "RTL 이 없다", "초": 0.0}
    훑 = SCAN.훑기([str(x) for x in rtl들], 설계.top or "")
    찾은 = 훑.get("RDC건넘") or []
    선언길 = rtl들[0].with_suffix("") .parent / f"{설계.top}.rdc.json"
    선언, 선언오류 = [], ""
    if 선언길.exists():
        try:
            선언 = (json.loads(선언길.read_text(encoding="utf-8")) or {}).get("건넘") or []
        except Exception as e:                               # noqa: BLE001
            선언오류 = f"{선언길.name} 을 못 읽었다: {type(e).__name__}: {e}"

    def _열쇠(신호, 보, 받):
        return (str(신호), str(보), str(받))

    # **건넘 한 줄 = 짝 하나**(rtlscan 이 그렇게 낸다). 그래서 선언과 하나씩
    # 맞는다.
    #
    # 첫 판은 신호마다 한 줄이고 `받는곳` 이 목록이라 `any()` 로 맞췄다.
    # 그러면 **이미 선언된 목적지가 새 목적지를 가린다** -- RTL 에 리셋
    # 도메인을 하나 더 만들어 넣어도 `cnt` 가 이미 선언돼 있어서 관문이 안
    # 물었다(실측 2026-09-23, tests/test_RDC관문.py [5] 가 잡았다).
    선언집 = {_열쇠(d.get("신호"), d.get("보내는곳"), d.get("받는곳"))
            for d in 선언}
    안선언, 쓰인선언 = [], set()
    for x in 찾은:
        k = _열쇠(x["신호"], x["보내는곳"], x["받는곳"])
        if k in 선언집:
            쓰인선언.add(k)
        else:
            안선언.append(x)
    낡은선언 = [d for d in 선언
             if _열쇠(d.get("신호"), d.get("보내는곳"), d.get("받는곳"))
             not in 쓰인선언]
    # **까닭이 빈 선언은 선언이 아니다.** 줄만 채우면 통과하는 자리가 된다.
    까닭없음 = [d.get("신호") for d in 선언 if not (d.get("까닭") or "").strip()]
    return {"찾은수": len(찾은), "찾은것": 찾은, "선언수": len(선언),
            "안선언": 안선언, "낡은선언": 낡은선언, "까닭없음": 까닭없음,
            "선언파일": str(선언길), "선언있나": 선언길.exists(),
            "선언오류": 선언오류,
            "리셋도메인수": len({x["받는곳"] for x in 찾은}
                          | {x["보내는곳"] for x in 찾은}),
            "초": round(time.time() - t0, 2)}


def cdc점검(설계, 문턱: dict) -> dict:
    """CDC 건넘을 **선언과 대조하고, 동기화 깊이와 준안정 가정을 본다.**

    MTBF 수에는 문턱을 안 건다 -- 이 동작점에서 1단만으로 10^168 초가 나와
    **동기화기 없이도 통과하는** 수이기 때문이다. 대신 깊이와 가정의 출처를
    죄고, **뒤집히는 클럭**을 같이 낸다.
    """
    from house import rtlscan as SCAN
    from house.rtl import agent as RA
    t0 = time.time()
    rtl들 = [Path(x) for x in (설계.RTL or [])]
    if not rtl들:
        return {"오류": "RTL 이 없다", "초": 0.0}
    훑 = SCAN.훑기([str(x) for x in rtl들], 설계.top or "")
    점 = RA.cdc점검(설계=설계, 훑기=훑)
    찾은 = 점["건넘"]
    선언길 = rtl들[0].parent / f"{설계.top}.cdc.json"
    선언, 준안정, 선언오류 = [], {}, ""
    if 선언길.exists():
        try:
            d = json.loads(선언길.read_text(encoding="utf-8")) or {}
            선언, 준안정 = d.get("건넘") or [], d.get("준안정") or {}
        except Exception as e:                               # noqa: BLE001
            선언오류 = f"{선언길.name} 을 못 읽었다: {type(e).__name__}: {e}"

    def _열쇠(신호, 보, 받):
        return (str(신호), str(보), str(받))

    선언집 = {_열쇠(x.get("신호"), x.get("보내는곳"), x.get("받는곳")) for x in 선언}
    안선언 = [x for x in 찾은
            if _열쇠(x["신호"], x["보내는곳"], x["받는곳"]) not in 선언집]
    빈칸 = [x.get("신호") for x in 선언
          if not (x.get("방식") or "").strip() or not (x.get("까닭") or "").strip()]

    # 동기화 깊이 -- `cdc점검` 의 "N단으로 보임" 에서 수를 뽑는다. **모양이다.**
    최소단수 = int(준안정.get("최소단수", 2) or 2)
    얕은것 = []
    for x in 찾은:
        m = re.search(r"(\d+)단", x.get("방식", ""))
        단 = int(m.group(1)) if m else 1
        if 단 < 최소단수 and "그레이" not in x.get("방식", ""):
            얕은것.append({"신호": x["신호"], "단": 단})

    # 가정마다 출처
    수칸 = ("tau_ps", "Tw_ps", "f_data_MHz")
    출처없음 = [k for k in 수칸
             if not str(((준안정.get(k) or {}) if isinstance(준안정.get(k), dict)
                        else {}).get("출처", "")).strip()]
    if not 준안정:
        출처없음 = list(수칸)

    def _값(k, 기본):
        v = 준안정.get(k)
        return float(v.get("값", 기본)) if isinstance(v, dict) else float(기본)

    tau, Tw, f_data = _값("tau_ps", 25.0), _값("Tw_ps", 30.0), _값("f_data_MHz", 10.0)
    주기_ns = float((설계.클럭 or {}).get("주기_ns", 10.0)) if getattr(
        설계, "클럭", None) else 10.0
    f_clk = 1e3 / 주기_ns * 1e6
    깊이 = 최소단수
    L = RA.mtbf_log10(깊이, f_clk=f_clk, f_data=f_data * 1e6, tau_ps=tau,
                    Tw_ps=Tw, Tclk_ns=주기_ns)
    목표 = float(준안정.get("목표_log10_초", 20.0) or 20.0)
    # **뒤집히는 자리를 찾는다** -- 이 수가 사소한 까닭은 동작점이다
    뒤집힘 = None
    for f_MHz in (100, 200, 500, 1000, 1500, 2000, 3000, 4000, 6000, 8000):
        T = 1e3 / f_MHz
        if RA.mtbf_log10(깊이, f_clk=f_MHz * 1e6, f_data=f_MHz * 1e6 / 10,
                       tau_ps=tau, Tw_ps=Tw, Tclk_ns=T) < 목표:
            뒤집힘 = f_MHz
            break
    tau뒤집힘 = None
    for t in (25, 50, 100, 200, 300, 500, 800, 1200):
        if RA.mtbf_log10(깊이, f_clk=f_clk, f_data=f_data * 1e6, tau_ps=t,
                       Tw_ps=Tw, Tclk_ns=주기_ns) < 목표:
            tau뒤집힘 = t
            break
    return {"찾은수": len(찾은), "찾은것": 찾은, "선언수": len(선언),
            "안선언": 안선언, "빈칸": 빈칸, "얕은것": 얕은것,
            "최소단수": 최소단수, "출처없음": 출처없음, "선언오류": 선언오류,
            "선언파일": str(선언길), "선언있나": 선언길.exists(),
            "tau_ps": tau, "Tw_ps": Tw, "f_data_MHz": f_data, "주기_ns": 주기_ns,
            "mtbf_log10": round(L, 2), "목표_log10": 목표,
            "뒤집히는_MHz": 뒤집힘, "뒤집히는_tau_ps": tau뒤집힘,
            "맨선": 점["맨선"], "동기화기": 점["동기화기"],
            "초": round(time.time() - t0, 2)}


def cdc판정(C: dict, 문턱: dict) -> list:
    """**[(이름, 됐나, 말, 수)]**.  훑기를 안 돈다."""
    if C.get("오류"):
        return [("2c. CDC · 준안정", False, C["오류"], None)]
    깨진것 = []
    if C["안선언"]:
        깨진것.append(f"선언에 없는 건넘 {len(C['안선언'])}개")
    if C["빈칸"]:
        깨진것.append(f"방식·까닭이 빈 선언 {len(C['빈칸'])}개")
    if C["얕은것"]:
        깨진것.append(f"{C['최소단수']}단 미만 건넘 {len(C['얕은것'])}개")
    if C["출처없음"]:
        깨진것.append(f"출처 없는 가정 {len(C['출처없음'])}개: "
                   + " · ".join(C["출처없음"]))
    if C["선언오류"]:
        깨진것.append(C["선언오류"])
    말 = (f"<b>클럭 도메인 건넘 {C['찾은수']}개 · 선언 {C['선언수']}개 · "
         f"선언에 없는 것 {len(C['안선언'])}개</b> "
         f"(동기화기 {C['동기화기']}개 · {C['초']} s)\n")
    for x in C["찾은것"]:
        선 = "<b>선언에 없다</b>" if x in C["안선언"] else "선언됨"
        말 += (f"  {x['신호']}: {x['보내는곳']} → {x['받는곳']} · "
              f"{x['방식']} — {선}\n")
    말 += (f"준안정: tau {C['tau_ps']:g} ps · Tw {C['Tw_ps']:g} ps · "
          f"f_data {C['f_data_MHz']:g} MHz · 주기 {C['주기_ns']:g} ns → "
          f"<b>{C['최소단수']}단에서 log10(MTBF/s) = {C['mtbf_log10']}</b> "
          f"(목표 {C['목표_log10']:g})\n")
    말 += ("**이 수에는 문턱을 안 건다 — 여기서는 사소하기 때문이다.** 같은 "
          "가정으로 <b>1단만 써도</b> 목표를 넘는다. 목표를 세우면 동기화기가 "
          "없어도 통과하므로 장식이 된다. 관문이 죄는 것은 <b>깊이(구조)</b>와 "
          "<b>가정의 출처</b>다.\n"
          + (f"<b>뒤집히는 자리:</b> 같은 깊이에서 클럭이 "
             f"{C['뒤집히는_MHz']} MHz 를 넘으면"
             if C["뒤집히는_MHz"] else "<b>뒤집히는 자리:</b> 잰 범위(≤8 GHz)에서는 "
             "클럭으로 안 뒤집히고")
          + (f", tau 가 {C['뒤집히는_tau_ps']} ps 를 넘으면"
             if C["뒤집히는_tau_ps"] else ", tau 로도(≤1.2 ns) 안 뒤집히고")
          + " 목표 아래로 내려간다. **tau 와 Tw 는 파운드리 특성화 값이 아니다** — "
          "그 가정 하나가 결론을 뒤집는다.")
    if C["얕은것"]:
        말 += ("\n<b>얕은 건넘:</b> "
              + " · ".join(f"{x['신호']}({x['단']}단)" for x in C["얕은것"]))
    if 깨진것:
        말 += "\n**깨진 것:** " + " · ".join(깨진것)
    return [(f"2c. CDC (선언 · {C['최소단수']}단 · 가정 출처)",
             not 깨진것, 말, C["mtbf_log10"])]


def rdc판정(R: dict, 문턱: dict) -> list:
    """**[(이름, 됐나, 말, 수)]**.  훑기를 안 돈다."""
    if R.get("오류"):
        return [("2b. RDC (리셋 도메인 건넘)", False, R["오류"], None)]
    안 = R["안선언"]
    까닭없음 = R["까닭없음"]
    말 = (f"<b>리셋 도메인 건넘 {R['찾은수']}개 · 선언 {R['선언수']}개 · "
         f"선언에 없는 것 {len(안)}개</b> (리셋 도메인 {R['리셋도메인수']}개 · "
         f"{R['초']} s)\n"
         f"선언 파일: <code>{Path(R['선언파일']).name}</code>"
         + ("" if R["선언있나"] else " — <b>없다</b>") + "\n")
    for x in R["찾은것"]:
        선 = "선언됨" if x not in 안 else "<b>선언에 없다</b>"
        말 += f"  {x['신호']}: {x['보내는곳']} → {x['받는곳']} — {선}\n"
    if R["낡은선언"]:
        말 += (f"  <b>낡은 선언 {len(R['낡은선언'])}개</b>(이제 그 건넘이 없다): "
              + " · ".join(str(d.get("신호")) for d in R["낡은선언"]) + "\n")
    if 까닭없음:
        말 += f"  <b>까닭이 빈 선언</b>: {' · '.join(map(str, 까닭없음))}\n"
    if R["선언오류"]:
        말 += f"  <b>{R['선언오류']}</b>\n"
    말 += ("**이 관문은 안전을 증명하지 않는다.** 텍스트로는 못 한다. 잡는 것은 "
          "<b>새로 생겼는데 아무도 안 본 건넘</b>이다 — 그것이 정직하게 잴 수 "
          "있는 전부다. 적힌 까닭이 참인지는 사람이 본다.\n"
          "<b>리셋이 없는 블록도 한 도메인으로 센다</b> — 리셋 걸린 플롭이 리셋 "
          "없는 플롭을 먹이는 자리가 고전적인 RDC 이고, 그것을 빼면 가장 위험한 "
          "것을 빼는 것이 된다.")
    return [("2b. RDC (선언에 없는 건넘 0)",
             not 안 and not 까닭없음 and not R["선언오류"], 말, len(안))]


def 어서션(설계, 문턱: dict) -> dict:
    """RTL 의 어서션을 **세고, 켜서 돌려 본다.**

    ## 세는 것만으로는 관문이 아니다

    개수만 보면 `assert property (@(posedge clk) 1'b1)` 열 줄로 통과한다.
    그래서 **켜고 돌린다** -- `--assert -DSVA_ON` 으로 지어 회귀 자극을 먹이고,
    하나라도 터지면 빨갛다. 어서션이 터지면 verilator 는 `$stop` 으로 죽으므로
    (실측: rc=134, JSON 이 안 나온다) 여기서는 `sim.돌리기` 를 안 쓰고
    직접 돌려 종료 코드와 글을 본다.

    ## 켜는 것 자체가 한 번 틀렸었다

    첫 판의 리셋 어서션은 `!rst_n |-> st == S_IDLE` 이었는데 **시간 0 에서
    터졌다**. `always @(posedge clk or negedge rst_n)` 은 엣지로만 도는데
    rst_n 이 처음부터 0 이면 내려간 엣지가 없어 플롭이 초기값인 채로 첫 엣지를
    맞는다. 어떤 설계든 그렇다 -- 그러니 그것을 흠이라 적은 **어서션이 틀렸다.**
    지금은 `$rose(rst_n) |-> st == S_IDLE`(리셋 탈출)로 적는다.
    """
    from house import sim as SIM
    t0 = time.time()
    갈래 = {이름: 0 for 이름, _ in _어서션꼴}
    for 길 in (설계.RTL or []):
        글 = Path(길).read_text(encoding="utf-8", errors="replace")
        for 이름, 꼴 in _어서션꼴:
            갈래[이름] += len(꼴.findall(글))
    개수 = sum(갈래.values())
    난것 = {"개수": 개수, "갈래": 갈래, "초": 0.0}
    if 개수 == 0:
        난것["초"] = round(time.time() - t0, 1)
        return 난것
    try:
        실행 = SIM.빌드(설계=설계, 깃발=["--assert", "-DSVA_ON"])
    except Exception as e:                                   # noqa: BLE001
        난것["오류"] = f"어서션을 켜고 못 지었다 -- {type(e).__name__}: {str(e)[-400:]}"
        난것["초"] = round(time.time() - t0, 1)
        return 난것
    터진것, 돈씨앗 = [], []
    for 씨 in 문턱["어서션씨앗"]:
        r = subprocess.run([str(실행), "--txn", "400", "--seed", str(씨)],
                           capture_output=True, text=True, timeout=600)
        돈씨앗.append({"씨": 씨, "rc": r.returncode})
        for 줄 in (r.stdout + r.stderr).splitlines():
            if "Assertion failed" in 줄:
                터진것.append({"씨": 씨, "글": 줄.strip()[:240]})
    난것.update({"돈씨앗": 돈씨앗, "터진것": 터진것, "터진수": len(터진것),
               "초": round(time.time() - t0, 1)})
    return 난것


def 어서션판정(A: dict, 문턱: dict) -> list:
    """**[(이름, 됐나, 말, 수)]**.  시뮬레이션을 안 돈다."""
    if A.get("오류"):
        return [("4d. 어서션 (SVA)", False, A["오류"], A.get("개수"))]
    개수 = A["개수"]
    갈래글 = " · ".join(f"{k} {v}" for k, v in A["갈래"].items() if v)
    모자람 = 개수 < 문턱["어서션수"]
    터짐 = A.get("터진수", 0)
    말 = (f"<b>어서션 {개수}개</b>" + (f" ({갈래글})" if 갈래글 else "")
         + f" · 문턱 {문턱['어서션수']}개\n")
    if 개수:
        말 += (f"<b>{len(A.get('돈씨앗', []))} 씨앗을 돌려 터진 것 {터짐}개</b> "
              f"({A['초']} s)\n")
        for x in A.get("터진것", [])[:4]:
            말 += f"  씨{x['씨']}: {x['글']}\n"
    말 += ("**세는 것만으로는 관문이 아니다** — 개수만 보면 "
          "<code>assert property (@(posedge clk) 1'b1)</code> 열 줄로 통과한다. "
          "그래서 <code>--assert -DSVA_ON</code> 으로 켜서 실제로 돌린다.\n"
          "verilator 5.020 은 <code>|-></code> · <code>|=></code> · "
          "<code>$past</code> · <code>$rose/$stable</code> · <code>$onehot</code> 을 "
          "받고 <code>##n</code> 과 <code>[*n]</code> 은 <b>거부한다</b>. 그리고 "
          "어서션을 그냥 두면 iverilog(관문 2)와 yosys(관문 6)가 파싱에서 죽으므로 "
          "RTL 이 <code>`ifdef SVA_ON</code> 으로 감싸야 한다.")
    if 모자람:
        말 += f"\n**어서션이 {문턱['어서션수']}개보다 적다** — {개수}개뿐이다."
    return [(f"4d. 어서션 (SVA) ≥ {문턱['어서션수']}개 · 터진 것 0",
             not 모자람 and 터짐 == 0, 말, 개수)]


def 코너타이밍(합성: dict, 주기_ns: float, 문턱: dict) -> dict:
    """공칭 STA 를 한 번 재고 **코너마다 OCV 까지 넣어** 슬랙을 셈한다.

    슬랙을 셈하는 자리는 `house/syn/pvt.py 코너타이밍()` 하나다 -- 관문과
    보고서가 같은 함수를 부른다.
    """
    from house import synth as SYN
    from house.syn import pvt as PVT
    t0 = time.time()
    공칭 = SYN.sta(합성, 주기=주기_ns)
    if not 공칭.get("됐나") or 공칭.get("최악슬랙_ns") is None:
        return {"오류": f"공칭 STA 를 못 냈다: {공칭.get('까닭', '')}"[:200],
                "초": round(time.time() - t0, 1)}
    경로 = float(공칭["임계경로_ns"])
    o = PVT.ocv스큐(float(문턱["ocv삽입지연_ns"]))
    코너들 = PVT.코너표(공정들=tuple(문턱["코너공정들"]),
                    전압들=tuple(문턱["코너전압들"]),
                    온도들=tuple(문턱["코너온도들"]))
    K = PVT.코너타이밍(경로, 주기_ns, setup불확실_ns=float(문턱["setup불확실_ns"]),
                   ocv=o, 코너들=코너들)
    K["ocv"] = o
    K["공칭슬랙_ns"] = float(공칭["최악슬랙_ns"])
    K["공칭Fmax_MHz"] = 공칭.get("Fmax_MHz")
    K["통과코너수"] = sum(1 for c in K["코너"] if c["통과"])
    K["초"] = round(time.time() - t0, 1)
    return K


def 코너타이밍판정(K: dict, 문턱: dict) -> list:
    """**[(이름, 됐나, 말, 수)]**.  시뮬레이션을 안 돈다."""
    if K.get("오류"):
        return [("7b. 다중 코너 STA · OCV", False, K["오류"], None)]
    w = K["최악"]
    못센 = K["못센코너"]
    말 = (f"<b>{K['전체코너수']} 코너 중 {K['통과코너수']}개 통과</b> — 최악 "
         f"{w['P']} · {w['V']} V · {w['T']} °C · 지연배수 {w['지연배수']} → "
         f"경로 {w['경로_ns']} ns · <b>슬랙 {w['슬랙_ns']} ns</b>\n"
         f"공칭(tt · 1.8 V · 25 °C) 경로 {K['공칭경로_ns']} ns · 슬랙 "
         f"{K['공칭슬랙_ns']} ns — <b>관문 7 은 이 한 칸만 본다</b>\n"
         f"OCV 실효 스큐 {K['ocv실효스큐_ns'] * 1e3:.1f} ps "
         f"(삽입지연 {K['ocv']['삽입지연_ns']} ns · 공통몫 {K['ocv']['공통몫']} · "
         f"늦은 {K['ocv']['늦은배수']} / 이른 {K['ocv']['이른배수']}) — "
         f"<b>이 몫이 슬랙에서 실제로 빠진다</b>")
    if 못센:
        말 += f"\n못 센 코너 {len(못센)}개 — 그 전압에서 오버드라이브가 없다"
    if not K["통과"]:
        말 += (f"\n**모든 코너를 닫으려면 공칭 경로가 {K['필요공칭경로_ns']} ns "
              f"이하여야 한다**(지금 {K['공칭경로_ns']} ns). 최대 지연배수가 "
              f"{K['최대지연배수']}× 이므로 파이프라인을 더 끊거나 목표 주기를 "
              f"{K['공칭경로_ns'] * K['최대지연배수'] + K['setup불확실_ns'] + K['ocv실효스큐_ns']:.2f} ns "
              f"이상으로 잡아야 한다.")
    말 += ("\n**이 코너 묶음은 ±10 % 전압 · -40~125 °C 로 자동차 등급에 가깝다.** "
          "상용 등급이면 코너를 좁혀라 — 좁히면 최대 지연배수가 내려간다. "
          "그리고 이것은 **모형에서 셈한 배수**이지 파운드리가 특성화한 "
          ".lib 코너가 아니다.")
    return [("7b. 다중 코너 STA · OCV (모든 코너 슬랙 ≥ 0)", bool(K["통과"]), 말,
             (w["슬랙_ns"] if w else None))]


_커버리지줄 = re.compile(r"^C '(.*)' (\d+)$")


def 코드커버리지(설계, 문턱: dict) -> dict:
    """verilator `--coverage` 로 **선 · 분기 · 토글**을 재고 안 맞은 점을 적는다.

    ## 왜 테스트벤치가 파일을 내나

    계수기는 **모델 객체 안**에 있고 `VerilatedCovImp` 는 그 자리를 가리키는
    포인터만 든다. 그래서 하니스가 모델을 지운 **뒤에** 쓰면 해제된 메모리를
    읽는다. 실측 2026-09-23, 링커로 `main` 을 감싸 그렇게 해 봤더니:

        nsw_fir.sv:253 (always @(posedge clk)) 카운트 1,563,439,451
        txn 400 -> 선 20/21 · txn 2000 -> 선 18/21     (늘렸는데 줄었다)

    누적 계수기에서 자극을 늘렸는데 맞은 점이 줄 수는 없고, 10^5 사이클에
    15억이 찍힐 수도 없다. **둘 다 해제된 자리를 읽은 표시였다.** 소멸자를
    링커로 감싸는 길도 막혔다 -- `delete dut` 가 가상 소멸자라 vtable 로 가고
    `--wrap` 은 심볼 호출만 가로챈다.

    그래서 **테스트벤치가 모델이 살아 있을 때 쓴다**(`SE_COV_OUT`). 고친 뒤
    같은 실행이 이렇게 나온다 -- 카운트가 자극에 비례하고 씨앗에 안 흔들린다.

        선 21/21 · 분기 36/38 · 토글 914/945 · 최대 카운트 176,357 (txn 400)
                                                          852,493 (txn 2000)

    테스트벤치가 안 내면 파일이 없고, 그러면 **빨간불이다**. 못 쟀는데
    통과시키지 않는다.
    """
    import os
    from house import sim as SIM
    t0 = time.time()
    실행 = SIM.빌드(설계=설계, 깃발=["--coverage"])
    낼곳 = Path(실행).parent / "coverage.dat"
    if 낼곳.exists():
        낼곳.unlink()
    r = subprocess.run([str(실행), "--txn", str(int(문턱["커버리지벡터"])),
                        "--seed", str(int(문턱["커버리지씨"]))],
                       capture_output=True, text=True, timeout=900,
                       env={**os.environ, "SE_COV_OUT": str(낼곳)})
    초 = round(time.time() - t0, 1)
    if not 낼곳.exists():
        return {"오류": "커버리지 파일이 안 나왔다 -- 테스트벤치가 "
                      "`#if VM_COVERAGE { VerilatedCov::write(getenv(\"SE_COV_OUT\")); }` 를 "
                      "**모델이 살아 있을 때**(main 이 끝나기 전에) 불러야 한다. "
                      f"시뮬 rc={r.returncode}", "초": 초}
    전, 맞, 안맞 = {}, {}, []
    for 줄 in 낼곳.read_text(encoding="utf-8", errors="replace").splitlines():
        m = _커버리지줄.match(줄)
        if not m:
            continue
        칸 = dict(t.split("\x02", 1) for t in m.group(1).split("\x01") if "\x02" in t)
        갈래 = 칸.get("page", "?").split("/")[0]
        전[갈래] = 전.get(갈래, 0) + 1
        if int(m.group(2)) > 0:
            맞[갈래] = 맞.get(갈래, 0) + 1
        else:
            안맞.append({"갈래": 갈래, "파일": 칸.get("f", "").split("/")[-1],
                       "줄": 칸.get("l"), "무엇": 칸.get("o", ""),
                       "어디": 칸.get("h", "")})
    if not 전:
        return {"오류": "커버리지 파일에 점이 하나도 없다", "초": 초}
    난것 = {"초": 초, "안맞은것": 안맞, "안맞은수": len(안맞)}
    for 갈래, 이름 in (("v_line", "선"), ("v_branch", "분기"), ("v_toggle", "토글")):
        ㅈ, ㅁ = 전.get(갈래, 0), 맞.get(갈래, 0)
        난것[이름] = {"맞은것": ㅁ, "전체": ㅈ,
                   "pct": round(ㅁ / ㅈ * 100, 2) if ㅈ else None}
    ㅈ, ㅁ = sum(전.values()), sum(맞.values())
    난것["합계_pct"] = round(ㅁ / ㅈ * 100, 2)
    난것["점수"] = ㅈ
    return 난것


def 코드커버리지판정(C: dict, 문턱: dict) -> list:
    """**[(이름, 됐나, 말, 수)]**.  시뮬레이션을 안 돈다 -- 검사가 부를 수 있게."""
    if C.get("오류"):
        return [("4c. 코드 커버리지", False, C["오류"], None)]
    조각, 깨진것 = [], []
    for 이름, 열쇠 in (("선", "선_pct"), ("분기", "분기_pct"), ("토글", "토글_pct")):
        v = C.get(이름) or {}
        문 = 문턱.get(열쇠)
        꼬리 = f" (문턱 {문:.0f} %)" if 문 is not None else " (문턱 없음 — 수만 적는다)"
        조각.append(f"{이름} {v.get('맞은것')}/{v.get('전체')} = "
                   f"{v.get('pct')} %{꼬리}")
        if 문 is not None and (v.get("pct") is None or v["pct"] < 문):
            깨진것.append(f"{이름} {v.get('pct')} % < {문:.0f} %")
    # **안 맞은 점을 이름으로 적는다.** 값은 통과·실패가 아니라 이 목록에 있다.
    보기 = [x for x in C["안맞은것"] if x["갈래"] != "v_toggle"][:6]
    보기 += [x for x in C["안맞은것"] if x["갈래"] == "v_toggle"][:6]
    목록 = " · ".join(f"{x['파일']}:{x['줄']} {x['무엇']}" for x in 보기)
    return [(f"4c. 코드 커버리지 (선 ≥ {문턱['선_pct']:.0f}% · "
             f"분기 ≥ {문턱['분기_pct']:.0f}%)",
             not 깨진것,
             "<b>" + " · ".join(조각) + f"</b> ({C['초']} s)\n"
             + (f"안 맞은 점 {C['안맞은수']}개 중: {목록}\n" if C["안맞은수"] else "")
             + "**이 수는 자극이 약해도 잘 안 내려간다** — 실측에서 자극을 400 에서 "
             "5 로 줄여도 합계가 96.71 → 95.92 였다. 그러니 이 관문이 잡는 것은 "
             "<b>구조적 퇴행</b>(안 닿는 줄 · 영영 안 타는 가지)이지 검증의 질이 "
             "아니다. 자극의 질은 관문 5c(변이 점수)가 잰다."
             + (f"\n**깨진 것:** {' · '.join(깨진것)}" if 깨진것 else ""),
             C["합계_pct"])]


def 시험성(합성: dict, 문턱: dict) -> dict:
    """넷리스트에 스캔을 넣고 고장을 떨궈 **커버리지와 결함수준**을 낸다.

    **관문 8·9 가 쓰는 수를 여기 한 군데서 낸다.** 두 관문이 저마다 재면
    같은 실행에서 다른 커버리지가 나올 수 있다 -- 그러면 어느 쪽이 참인지
    아무도 모른다.

    씨앗·표본·묶음을 전부 문턱에서 받아 **못박는다**. 돌 때마다 다른 수가
    나오는 것은 관문이 아니다.
    """
    import sys as _sys
    _lab = str(Path(__file__).resolve().parent.parent / "lab" / "se")
    if _lab not in _sys.path:
        _sys.path.insert(0, _lab)
    from house.dft import agent as DA
    from house.dft import extra as DX
    t0 = time.time()
    if not DA.DFT_LIB.exists():
        from house.lib import mk
        mk.만들기()
    import dft as DFT                                        # noqa: E402
    import liberty as L                                      # noqa: E402
    import netlist as NL                                     # noqa: E402
    lb = L.라이브러리(str(DA.DFT_LIB))
    nl = NL.넷리스트(합성["json"], lb)
    sc = DFT.스캔(nl)
    if not sc.플롭:
        return {"오류": "스캔에 넣을 플롭이 하나도 없다 -- 순차 회로가 아니거나 "
                      "넷리스트를 잘못 읽었다"}
    fs = DA._고장떨구기(sc, 묶음=int(문턱["고장묶음"]), 표본=int(문턱["고장표본"]),
                    씨=int(문턱["고장씨"]))
    T = fs["커버리지"]

    # --- ATPG 두 가지. **한 군데서 잰다** -- 관문마다 따로 재면 같은 실행에서
    #     다른 수가 나오고, 그러면 어느 쪽이 참인지 아무도 모른다.
    import random as _r
    from house.dft import extra as DX2
    씨 = int(문턱["고장씨"])
    t대 = time.time()
    대조표본 = _r.Random(씨).sample(list(sc.고장),
                                min(int(문턱["atpg대조표본"]), len(sc.고장)))
    대 = DX2.결정적(sc, 대조표본, 씨=씨, 상한=len(대조표본),
                 초예산=float(문턱["atpg예산_초"]))
    t본 = time.time()
    본 = DX2.결정적(sc, fs["남은고장"], 씨=씨, 상한=int(문턱["atpg본상한"]),
                 초예산=float(문턱["atpg예산_초"]))
    def _율(x):
        return round(x["잡은"] / max(x["시도한고장"], 1) * 100, 2)
    atpg = {"시험입력": len(sc._시험입력()), "시험출력": len(sc._시험출력()),
            "대조표본": len(대조표본), "대조_시도": 대["시도한고장"],
            "대조_잡은": 대["잡은"], "대조_율": _율(대),
            "대조초": round(t본 - t대, 1),
            "본_남은": fs["남은수"], "본_시도": 본["시도한고장"], "본_잡은": 본["잡은"],
            "본_못잡은": 본["못잡은"], "본_안쳐본": 본.get("안쳐본", 0),
            "본_율": _율(본), "본초": round(time.time() - t본, 1)}
    Y = float(문턱["수율_가정"])
    닫힌 = DX.결함수준(Y, T) * 1e6
    # **독립 대조.** 같은 수를 다른 길로 구한다 -- 닫힌 꼴과 몬테카를로.
    몬 = DX.결함수준_몬테카를로(Y, T, 다이=int(문턱["대조다이"]),
                           씨=int(문턱["고장씨"])) * 1e6
    return {"플롭수": len(sc.플롭), "전체고장": fs["전체고장"], "표본": fs["총고장"],
            **atpg,
            "표본인가": fs["표본인가"], "패턴수": fs["패턴수"], "커버리지": T,
            "남은수": fs["남은수"], "DPPM": 닫힌, "DPPM_몬테": 몬,
            "대조차이_pct": round(abs(닫힌 - 몬) / max(닫힌, 1e-12) * 100, 2),
            "대조다이": int(문턱["대조다이"]),
            "수율_가정": Y, "초": round(time.time() - t0, 1)}


def 시험성판정(D: dict, 문턱: dict) -> list:
    """잰 것을 문턱에 대어 **[(이름, 됐나, 말, 수)]** 로.  시뮬레이션을 안 돈다.

    **판정을 재는 자리에서 떼어낸 까닭.** 관문이 정말로 *무는지* 보려면 커버리지가
    낮은 회로를 넣어 봐야 하는데, 그런 회로를 지어 놓고 고장 시뮬을 돌리는 데만
    몇 분이 든다. 그러면 검사가 안 돌게 되고, **안 도는 검사는 없는 검사다.**
    여기가 순수 함수라 `tests/test_DFT관문.py` 가 잰 값을 손으로 만들어
    다섯 가지 꼴을 다 통과시켜 본다.
    """
    if D.get("오류"):
        return [("8. 고장 커버리지", False, D["오류"], None)]
    T = D["커버리지"]
    표본말 = (f"고장 {D['표본']}개 표본 (전체 {D['전체고장']:,}개 중 "
           f"{D['표본'] / max(D['전체고장'], 1) * 100:.0f} %)"
           if D["표본인가"] else f"고장 {D['전체고장']:,}개 전부")
    난것 = [(
        f"8. 고장 커버리지 ≥ {문턱['고장커버리지_pct']:.0f}%",
        T * 100 >= 문턱["고장커버리지_pct"],
        f"스캔 플롭 {D['플롭수']}개 · {표본말} · 무작위 {D['패턴수']} 패턴에서 "
        f"<b>커버리지 {T * 100:.2f} %</b> (남은 고장 {D['남은수']}개, {D['초']} s)\n"
        f"**이 수는 표본으로 잰 것이고 문턱 {문턱['고장커버리지_pct']:.0f} % 는 "
        f"사인오프 문턱이 아니다** -- 업계 고착고장 사인오프는 98~99 % 대다. "
        f"우리는 무작위 {D['패턴수']} 패턴만 치고 결정적 ATPG 를 여기서 안 돌린다.",
        round(T * 100, 2))]
    # 8b. **스캔이 섰나 · ATPG 가 살아 있나.** 8 은 *무작위 패턴이 얼마나 보나*
    # 를 재고, 여기는 *시험할 채비가 됐나* 를 잰다 -- 다른 물음이다.
    구조 = []
    if D["플롭수"] <= 0:
        구조.append("스캔에 넣을 플롭이 없다")
    if D["시험입력"] < D["플롭수"]:
        구조.append(f"시험입력 {D['시험입력']} < 플롭 {D['플롭수']} — 스캔이 덜 섰다")
    if D["시험출력"] < D["플롭수"]:
        구조.append(f"시험출력 {D['시험출력']} < 플롭 {D['플롭수']} — 스캔이 덜 섰다")
    대조못넘 = D["대조_율"] < 문턱["atpg대조율_pct"]
    난것.append((
        f"8b. 스캔 · ATPG (대조 ≥ {문턱['atpg대조율_pct']:.0f}%)",
        not 구조 and not 대조못넘,
        f"스캔 플롭 {D['플롭수']}개 · 시험입력 {D['시험입력']} · "
        f"시험출력 {D['시험출력']}\n"
        f"<b>대조: 아무 고장 {D['대조표본']}개 중 {D['대조_잡은']}개 잡음 "
        f"({D['대조_율']:.1f} %)</b> ({D['대조초']} s) — 이 수가 재는 것은 설계가 "
        f"아니라 <b>ATPG 가 살아 있는가</b>다. 0 을 잡았다는 수는 '고장이 어렵다' "
        f"와 '배선이 틀렸다' 두 가지로 나오는데, 대조가 잡히면 뒤엣것이 죽는다.\n"
        f"본: 무작위가 놓친 {D['본_남은']}개 중 {D['본_시도']}개를 쳐서 "
        f"{D['본_잡은']}개 잡음 ({D['본_율']:.1f} %) ({D['본초']} s) — "
        f"<b>여기에는 문턱을 안 건다.</b> 실측에서 씨앗마다 0~5 % 를 오가는 수라 "
        f"어디에 선을 그어도 씨앗이 초록과 빨강을 정하게 된다. 무작위가 놓친 것은 "
        f"원래 어려운 고장이고, 우리 ATPG 는 언덕 오르기라 완결적이지 않다."
        + (f"\n**깨진 것:** {' · '.join(구조)}" if 구조 else "")
        + (f"\n**대조가 문턱 아래다** — ATPG 가 제 일을 못 하고 있다는 뜻이다."
           if 대조못넘 else ""),
        D["대조_율"]))

    # 9 는 8 에서 **끌려 나오는 수**다 -- 수율을 고정하면 커버리지가 DPPM 을
    # 정한다. 그러니 이것은 설계를 따로 죄는 관문이 아니라 **가정의 사슬을
    # 죄는 관문**이다. 값이 있는 쪽은 뒤의 독립 대조다.
    대조 = D["대조차이_pct"]
    난것.append((
        f"9. 결함수준 ≤ {문턱['결함수준_DPPM']:,.0f} DPPM "
        f"(수율 {문턱['수율_가정']:.0%} 가정) · 독립 대조",
        D["DPPM"] <= 문턱["결함수준_DPPM"] and 대조 <= 문턱["대조차이_pct"],
        f"윌리엄스-브라운 <b>{D['DPPM']:,.0f} DPPM</b> · 몬테카를로 "
        f"{D['DPPM_몬테']:,.0f} DPPM (다이 {D.get('대조다이', 0):,}개, 차이 {대조:.2f} %)\n"
        f"**수율 {문턱['수율_가정']:.0%} 는 잰 수가 아니라 가정이다** -- 파운드리 "
        f"결함밀도를 받기 전에는 이 DPPM 을 값으로 쓰지 않는다. 이 관문이 실제로 "
        f"죄는 것은 두 계산이 서로 맞는가다.",
        round(D["DPPM"], 1)))
    return 난것


def _되먹임글(결과: dict) -> str:
    """빨간 관문을 모델에게 돌려줄 글로.  **오류 원문을 그대로 준다.**"""
    빨 = [x for x in (결과.get("단계") or []) if not x["됐나"]]
    if not 빨:
        return ""
    x = 빨[0]
    return (f"\n[직전 시도가 실패했다 -- 고쳐라]\n관문: {x['관문']}\n"
            f"도구가 낸 말:\n{x['말']}\n"
            "같은 실수를 반복하지 마라. 위 오류를 **직접** 고친 코드를 내라.\n")


# ------------------------------------------------------------------ 짓기

def 짓기(s, 키: str, 바퀴=3, 벡터=400, 주기_ns=10.0, 묻기=None, 등록=True,
        문턱=None, 빠르게=False) -> dict:
    """스펙에서 회로를 짓는다.  관문을 통과할 때만 등록한다.

    `묻기(글, pool_id)` 를 갈아 끼우면 모델 없이 검사할 수 있다.
    """
    from house import designs as DES
    묻기 = 묻기 or _묻기기본
    top = (s.이름 or f"nsw_{키}").strip().replace("-", "_")
    방 = 생성방 / 키
    방.mkdir(parents=True, exist_ok=True)
    sv길, tb길 = 방 / f"{top}.sv", 방 / f"tb_{top}.cpp"
    스펙글 = json.dumps(s.사전(), ensure_ascii=False, indent=1)

    이력 = []
    되먹임 = ""
    for 바 in range(1, 바퀴 + 1):
        t0 = time.time()
        한바퀴 = {"바퀴": 바}
        # --- RTL ---
        try:
            sv = _코드뽑기(묻기(RTL프롬프트.format(스펙=스펙글, top=top, 되먹임=되먹임),
                           "house_gen_rtl"), "sv")
        except Exception as e:                               # noqa: BLE001
            한바퀴["오류"] = f"RTL 생성 실패: {type(e).__name__}: {e}"[:200]
            이력.append(한바퀴)
            break
        sv길.write_text(sv, encoding="utf-8")
        한바퀴["RTL_줄"] = sv.count("\n")

        # --- TB: **RTL 을 안 보여 준다.** 포트만 준다 ---
        포트 = 포트뽑기(sv, top)
        한바퀴["포트수"] = len(포트)
        if not 포트:
            한바퀴["오류"] = f"톱 모듈 {top} 의 포트를 못 읽었다 -- 모듈 이름이 틀렸을 수 있다"
            이력.append(한바퀴)
            되먹임 = (f"\n[직전 시도 실패] 톱 모듈 이름이 `{top}` 이어야 하는데 "
                   f"그 모듈을 못 찾았다. 정확히 `module {top} (...)` 으로 써라.\n")
            continue
        try:
            # **시나리오를 회로에서 뽑아 넘긴다.** 무엇을 시험할지는 인터페이스에서
            # 따라 나온다 -- 핸드셰이크가 있으면 백프레셔를, 리셋이 있으면 트래픽 중
            # 리셋을, CDC 가 있으면 클럭비 쓸기를. 모델의 상상력에 맡기지 않는다.
            # (기준모델이 무엇이 옳은 값인지는 여전히 스펙에서 나온다 -- 그것은 다른 일이다.)
            from house.dv import plan as PLAN
            시나리오글 = ""
            try:
                _계 = PLAN.세우기(DES.설계(키=키, 이름=키, top=top, RTL=[sv길],
                                       TB=None, 파라={}), 스펙=s)
                시나리오글 = PLAN.계획글(_계)
                한바퀴["시나리오수"] = len(_계.get("시나리오") or [])
                한바퀴["커버빈수"] = len(_계.get("빈") or [])
            except Exception as e:                           # noqa: BLE001
                한바퀴["시나리오오류"] = f"{type(e).__name__}: {e}"[:120]
            tb = _코드뽑기(묻기(TB프롬프트.format(
                스펙=스펙글, top=top,
                포트=json.dumps(포트, ensure_ascii=False, indent=1),
                변이문턱=기본문턱["변이점수"], 시나리오=시나리오글,
                되먹임=되먹임), "house_gen_tb"), "cpp")
        except Exception as e:                               # noqa: BLE001
            한바퀴["오류"] = f"TB 생성 실패: {type(e).__name__}: {e}"[:200]
            이력.append(한바퀴)
            break
        tb길.write_text(tb, encoding="utf-8")
        한바퀴["TB_줄"] = tb.count("\n")

        # --- 관문 ---
        d = DES.설계(키=키, 이름=s.한줄 or top, top=top, RTL=[sv길], TB=tb길,
                   한줄=s.한줄 or (s.요청 or "")[:120],
                   출처=f"house/gen.py 가 요청에서 지음: {(s.요청 or '')[:80]}")
        g = 관문(d, 벡터=벡터, 주기_ns=주기_ns, 문턱=문턱, 빠르게=빠르게,
               스펙=s, 키=키)
        한바퀴["관문"] = g["단계"]
        한바퀴["통과"] = g["통과"]
        한바퀴["초"] = round(time.time() - t0, 1)
        이력.append(한바퀴)
        if g["통과"]:
            if 등록:
                DES.등록(d)
            return {"됐나": True, "설계": d, "바퀴수": 바, "이력": 이력,
                    "관문": g, "RTL": str(sv길), "TB": str(tb길), "top": top}
        되먹임 = _되먹임글(g)

    return {"됐나": False, "바퀴수": len(이력), "이력": 이력, "top": top,
            "RTL": str(sv길) if sv길.exists() else None,
            "TB": str(tb길) if tb길.exists() else None,
            "까닭": "관문을 통과하지 못했다 -- 반쯤 된 RTL 은 등록하지 않는다"}


def 쓸수있나() -> dict:
    """**짓기를 시키기 전에 무엇이 없는지 말한다.**"""
    없 = []
    for c in ("verilator", "iverilog", "yosys", "g++"):
        if not shutil.which(c):
            없.append(c)
    키 = 0
    try:
        import sys
        sys.path.insert(0, str(저장소 / "orchestrator"))
        import llm_pool
        키 = len(llm_pool.api_keys())
    except Exception:                                        # noqa: BLE001
        pass
    return {"도구없음": 없, "모델키": 키,
            "됨": (not 없) and 키 > 0,
            "말": ("도구가 없다: " + ", ".join(없)) if 없 else
                 ("GEMINI_API_KEY 가 없다 -- 이 컨테이너에서는 생성을 못 한다"
                  if 키 == 0 else "쓸 수 있다")}
