摘要 
本計畫共執行兩年，第一年成功地開發了階層式
跨協定控制模型 (Hierarchical Cross-Layer Control; 
HCLC)以及軟體排程器軟體元件，第二年計畫擴充到
OFDMA-based的 802.16j/m，整合PHY能量消耗模型，
完成具 Relaying 功能且支援 MIMO 的 IEEE 802.16 
e/j/m Mobile WiMAX 跨協定控制器。本成果報告統整
這兩年成果進行說明。特別是 MAC 與 PHY 層於 IEEE 
802.16m 應該擔任的 QoS 任務以及與上層之關係，並
以回授控制模型進行模擬與實驗。第二年與第一年成
果之差異：第一年主要完成 802.16e Down-Link 與
Down-Link Relay 的跨協定控制，第二年加入了
Up-Link, Up-Link Relay, 支援多標準 QoS 控制(以達
到 802.16m 中所定義異質無線網路 seamless 換手)、以
及跨層能量消耗模型。本計畫原規劃三年，第三年因
Quota 限制 (另雲端計算計畫執行中)，未獲通過，擬
再申請以完成 MIMO 以及 HCLC 能量消耗模型之硬
體實現以及驗證。 
方法採用軟式 HCLC 控制，並說明 Lyapunov 穩定
性原則下，各階層控制器設計應遵循的法則。藉由此
法則，除了能夠達到一般所謂的同類別公平性之外，
還能保證跨類別公平性，並保證 QoS。 
ESL驗證方面，我們將HCLC控制器，包裝成AMBA 
on-chip bus 相容矽智財，成功嵌入到 embedded Linux
中，完成 QoS 控制矽智財驅動程式之設計、與外部
EDA 及 NS-2 共同模擬之 middleware 設計，使矽智財
之 ESL 驗證涵蓋了從底層 FPGA 積體電路、AMBA 
on-chip bus、Linux driver、Network Protocol、網路情
境、跨協定行為等完整的驗證。 
我們將 HCLC 應用到 IEEE 802.11p VANET 以及
IEEE 802.16 WiMAX 中，以 WiMAX 為 VANET 的
Backhaul。實作整合性 QoS 控制矽智財(單一矽智財可
支援多無線標準)，實驗證明 HCLC 於不同無線網路
中應用時的普適性，並驗證矽智財之優越性能。由
Lyapunov 穩定性數學理論以及實驗均顯現出 HCLC
為一 generic 之 QoS 控制、矽智財驗證 framework。 
 
關鍵詞：微波存取全球互通技術、跨協定控制、軟式
計算、Lyapunov 穩定性理論、矽智財、電子系統層級
驗證。 
 
Abstract—We propose a Hierarchical Cross-Layer 
Control (HCLC) framework and based on the framework 
we also propose an extended Electronic System Level 
(ESL) verification for wireless multimedia 
communications. The HCLC-based ESL verification 
platform (HCLC ESL) integrates network simulator, 
embedded Linux operating system, Linux driver, 
Electronic Design Automation (EDA) tools, extended 
on-chip bus, and real Field Programmable Gate Array 
(FPGA) hardware to extend the verification levels up to 
algorithmic and cross-layer networking as well as down 
to physical integrated circuit. Exploiting the network 
simulator, the HCLC ESL alleviates both benchmarking 
and deployment of wireless network environment when 
prototyping a Silicon Intellectual Property (SIP) on the 
FPGA. Therefore, cross-layer algorithms and SIP 
architectures are easily co-explored. Software and 
hardware co-design flow and programming paradigm for 
evolving the FPGA prototype toward a platform-based 
reusable SIP with driver and cross-layer interface are 
also proposed. An HCLC-enabled design, the OFDMA 
scheduler, is proposed and verified to provide QoS 
guarantees of video streams over TDD WiMAX 
networks. Thus, featuring HCLC ESL verification the 
design demonstrates optimal collaborations between 
hardware SIP and upper layer protocols in wireless 
multimedia communications. 
 
Index Terms—WiMAX, cross-layer design, electronic system 
level verification, wireless multimedia communications, 
algorithm and architecture co-design, silicon intellectual 
properties 
I. HCLC 整合型控制器與其 ESL 驗證 
1.1 EDCA HCLC 控制器原始架構 
文獻[18]提出針對 EDCA 的 HCLC QoS 控制架構。
如圖 5.1 是一個跨層串流 MPEG-4 over IEEE 802.11 
MANET 的例子，利用跨協定設計在應用層、傳輸層、
MAC 層，Rate Control 產生 dTSPEC 給 Shaper，MAC 層
接收上層的 backoff 去計算無線網路目前延遲的狀況
產生 CWmin，這樣的設計上可以根據下層的狀況去立
即調整。 
Transport Layer
EDCA
MAC Layer
MPEG4
Application Layer
Rate Control
Shaper
DFLC
CWMin
Traffic Specifications dTSPEC, ε
Goal Backoff delay dg
rvid
PHY Layer
HCLC for 802.11e MANET
 
圖1.1 EDCA HCLC控制器原始架構 
1.2 WiMAX HCLC 控制器原始架構 
文獻[19][20]提出針對 WiMAX OFDMA 系統之
QoS 控制架構。圖 1.2 是一個 WiMAX 的跨協定的控
制架構，MAC 層根據各層的 delay、Packet Size、
deadline 等去調整 WiMAX 排程，這種設計的好處是
可以根據各層的狀況立即調整排程保持 QoS 和公平
性。 
Application Layer
Relay Link
MAC Layer
PHY Layer
Packet Size 
Modulation
Modulation
SNR, BER
RS Schedule
Schedule
Observer
(delay,deadline, 
jitter, throughput)
 
圖 1.2 WiMAX HCLC 控制器原始架構 
TXOP
controller
goal delay
controller
FPGA
system load, deadline
transmission rate
goal delay
priority, delay, goal delay,
RT_delta, goal delay_up, goal delay_low
priority
delay, goal delay_low,
packet_interval, jitter
TXOP
Priority
controller
圖 1.6 WiMAX 軟硬體分工
 
WiMAX 裡面 rtPS 和 ertPS 這兩種服務級別
夠支援 real-time variable bit-rate data streaming
率控制來取得 QoS 保證和公正。這兩種服務都是即
時連結(real-time connections)，通常有各自的規格
大可允許的等待時間(deadline)及跳動
裡即時連結包括三個部分：(1)設定延遲目標
delay)，(2)根據最近的 HOL delay 來調整優先權
根據跳動來調整 TXOP。FQFC 在每個連結裡分別維
持住各自的延遲及跳動。首先，需要確定延遲目標和
可容忍的範圍，圖 1.7 為即時連結的控制方法
目標控制器(goal delay controller)確定延遲目標和可
容忍範圍的上、下界限，然後由優先權
controller)決定傳輸次序的連接，TXOP 
傳送封包的數量以維持較低的跳動。
控制器的設計方法。 
 
a. Goal Delay Controller 
延遲目標控制器的目的是將延遲和跳動
制在可容忍的範圍。如果延遲超過可容忍的範圍
FQFC增加優先權。如果延遲是在可容忍的範圍以下
則 FQFC 減少優先權。如圖 5.7 所示
失，延遲目標是在最大可允許的等待時間下面
系統負載(system load)和傳輸率(transmission
地影響 HOL delay，所以本系統使用它們來決定延遲
目標。由於不確定性和 TSPEC 在 WiMAX
速的改變，不能使用精確的公式描述延遲目標
把延遲空間分成三等分並且使用模糊集合
M(medium)及 L(large)分別代表這三個部分
據系統負載和傳輸率屬於哪個部分來決定延遲目標
延遲目標控制器選擇一個延遲目標並且決定上
做它控制的範圍。如圖 5.8 所示，延遲目標控制器的
歸屬函數，輸入是系統負載(SL)以及傳輸率
出是延遲目標(GD)。SL、TR 和 GD
如下： 
T(SL) = {Low, Medium, High} = {L, M, H}
T(TR) = {Fast, Medium, Slow} = {F, M, S}
T(GD) = {Small, Medium, Large} = {S, M, L}
NS2
controls
metrics
 
 
，能
且有效
、最
(jitter)。在[19]
(goal 
，(3)
。延遲
控制器(priority 
控制器來決定
下面將回顧三個
(jitter)控
，則
，
，避免封包的遺
。因為
 rate)明顯
環境裡快
。因此，
S(small)、
。然後，根
。
、下限
(TR)，輸
的模糊集合定義
 
 
 
圖 1.7 即時連結的控制方式
 
根據下面系統負載的模糊規則
標 giload(t)： 
R1：If System load is L, then 
R2：If System load is M, then 
R3：If System load is H, then 
根據下面傳輸率的模糊規則，
giTX(t)： 
R1. If transmission rate is F, then 
R2. If transmission rate is M, then 
R3. If transmission rate is S, then 
 
圖 5.8 延遲目標控制器的模糊規則
 
使用 Mamdani 模糊推論法和加權平均法解模糊化
到 giload(t)和 giTX(t)，最後的延遲目標如下
gi(t) = giload(t) × w1 + giTX(t) × w
這裡的 w1 和 w2分別是系統負載和傳輸率的加權
為 50%。由於延遲目標 gi(t)伴隨著跳動
和 gilow(t)定義為可容許的範圍的上
+ ji(t) / 2 和 gilow(t) = gi(t) - ji(t) / 2
 
b. Priority Controller 
Controller
Observer
Rdelay
gi(t) ei(t)
di(t)
Odelay
error
Priority
P
圖 5.9 HOL delay 優先權
 
在設計過程裡，模糊規則的結論部使用負向
(M)、正向(L)來做為模糊單值
S：Pi(t) = Pi(t-1) – δi(t) 
M：Pi(t) = Pi(t-1) (5.3) 
L：Pi(t) = Pi(t-1) +δi(t) 
 
 
，決定控制器的延遲目
giload(t) is S 
giload(t) is M 
giload(t) is L 
決定控制器的延遲目標
giTX(t) is S 
giTX(t) is M 
giTX(t) is L 
 
 
，得
： 
2 (1.2) 
，各
ji(t)，將 giup(t)
、下限，giup(t) = gi(t) 
。 
Plant
i(t)
 
控制器的方塊圖 
(S)、中間
，它們的動作如下： 
我們提出如圖 1.12 之整合型控制器給 IEEE 
802.16m 使用，藉以達到垂直換手時在 WiMAX 與
VANET、WLAN 之間切換時，均能使用同一 QoS 控
制器矽智財達到 QoS 保證。換手時，根據目前軟體所
需要的計算，由軟體發出選擇訊號，來選擇外部電路
EDCA 或 Goal delay 或 Priority 的前提部及結論部，做
為核心電路的輸入。經由歸屬函數來計算出 ei(t)及 ei’(t)
的歸屬度，再透過推論引擎推論出前提部的結果。最
後使用加權平均法做為解模糊化機制，將前提部的結
果與結論部轉換為精確值，以便控制受控對象。 
 
inference 
engine
defuzzification
membership 
function
for ei(t)
membership 
function
for ei’(t)
Output
EDCA
Goal delay
Prioirty
conclusion 
parts
EDCA
Goal delay
Prioirty
premise 
parts
Core Circuit
Select
圖 1.12 整合型控制器硬體架構 
為了符合 4.2 節裡 Lyapunov 的四個原則，將前提
部兩個輸入 ei(t)及 ei’(t)的模糊集合定義為N(Negative)、
P(Positive)，圖 1.13 為 ei(t)及 ei’(t)的歸屬函數圖，由
於各個控制器 X 軸分佈均不同並且可能會根據上層
控制器的控制動態變更，所以 a1、b1、c1、a2、b2、
c2 會根據上述各個控制器的歸屬函數，在前提部一併
輸入到核心電路。 
整合型控制器以 EDCA 控制器為原型，選擇使用
EDCA 控制器時，其 a1、b1、c1、a2、b2、c2 可依照
圖 1.4 來做為核心電路的輸入，如文獻[18]也就是
a1=-256、b1=0、c1=256、a2=-1024、b2=0、c2=1024。
選擇使用 Goal delay 控制器時，參考圖 1.4 將 X 軸做
位移，把 50%位移到 0 的位置，其它兩個分別為-25%
及 25%，如果將其放大 1000 倍 (硬體電路可選擇放大
1024 倍)，也就可以比照 EDCA 控制器的歸屬函數來
設計，也就是 a1=-256、b1=0、c1=256、a2=-256、b2=0、
c2=256。選擇使用 Priority 控制器時，由於圖 1.11 及
圖 1.10 的 X 軸是動態的，不容易實現在硬體上，分
析圖 1.11 且藉由觀察軟體裡-gi(t)和 D(t)-gi(t)的範圍是
0 到 1，也就可以把 X 軸平分成-1、-0.5、0、0.5、1，
為了實現在硬體上，比照 Goal delay 控制器的放大倍
數，把它放大 1024倍，歸屬函數趨近到 a1=-512、b1=0、
c1=512 。 而 分 析 圖 1.11 觀 察 軟 體 裡 -di(t-1) 和 
Di(t)-di(t-1)的範圍也是 0 到 1，比照歸屬函數 error 的
作法，把 X 軸定義為 a2=-512、b2=0、c2=512。 
1 1
a1 c1b1 error △error’a2 c2b2
N PNP
µ µ
圖 1.13 整合型控制器的歸屬函數圖 
 
對於結論部，觀察三個控制器可以發現都使用模
糊單值，所以可以將結論部的模糊集合統一定義為
L(large)、M(medium)、S(small)。由於模糊單值的計
算方法都不相同，根據目前使用的無線網路標準，由
軟體選擇前提部與結論部來作為核心電路的輸入。整
個模糊規則可依照 4.2 節的四個策略規則定義出： 
R1: If ei(t) is N and ei′(t) is N′, then Pi(t) is L 
R2: If ei(t) is N and ei′(t) is P′, then Pi(t) is M 
R3: If ei(t) is P and ei′(t) is N′, then Pi(t) is M 
R4: If ei(t) is P and ei′(t) is P′, then Pi(t) is S 
使用 Mamdani 模糊推論法和加權平均法解模糊化，即
可得到所要的輸出。當 Sel=0 時，為 EDCA 控制器，
ei(t)表示 mac delay 和 goal delay 的誤差，ei’(t)表示此
誤差變化，歸屬函式[S M L]將訂為[BK 2*BK 4*BK]。
當 Sel=1 時，為 WiMAX goal delay 控制器，ei(t)表示
system load 和 txRate 的誤差，ei’(t)表示此誤差變化，
根據公式(1.2)的結果分別調整上下限 giup(t) = gi(t) + 
ji(t) / 2 和 gilow(t) = gi(t) - ji(t) / 2 為歸屬函式[S M L]，
因此將訂為[gilow(t) gp(t) giup(t)]。當 Sel=2 時，為 Priority 
控制器，ei(t)表示 di(t)與目標值 gi(t)的誤差如圖 1.9，
ei’(t)表示此誤差變化，Pi(t)為目前訊框的優先權 δi(t)
是指在第 i 個連結裡的第 t 個訊框對優先權的影響，
因此歸屬函式 [S M L]將訂為 [Pi(t-1)- δi(t) Pi(t-1) 
Pi(t-1)+ δi(t)]。 
 
1.5 整合型控制器與HCLC軟硬體驗證平台 
整合型控制器將二種無線網路標準設計在一起
主要提昇 QoS 的效率之外，還可以節省硬體的面積與
功耗，並能降低晶片的開發成本，可以適用在 WiMAX
基地台、WiMAX 與 WLAN 之 Gateway、客戶端、以
WiMAX 作為 backhaul 第一段之 Road Side Unit 
(RSU)…等等。 
整合型控制器所包括的控制器有 goal delay 
controller、Priority controller 和 TXOP controller，根據
跨協定架構將 IEEE 802.11與 IEEE 802.16可以共用的
控制器有 Priority controller 和 TXOP controller 在硬體
MAC Layer 裡面，goal delay controller 可選擇在軟體
Transport Layer 裡面或硬體實現，跨協定分工可以降
低系統複雜度，達到軟硬體分工的最佳效能。 
 
1.5.1驗證平台軟體架構 
軟體主要是當作整合型控制器與網路模擬軟體
(NS-2)的溝通橋樑，在嵌入式系統裡面可以視為驅動
程式和應用程式，負責 NS-2 傳送過來的資料例如 goal 
delay，在交給我們的整合型控制器去計算，然後在將
計算的結果回傳給 NS-2 做排程。 
Embedded System
NS-2 
emulated 
CPU host
goal delay 
controller Integrate
Controller
FPGA
Driver
application
 
圖1.14 整合型控制器軟體架構 
 
在不同的無線網路下所需要輸入與輸出資料不
Development PCB Board 
Embedded Linux 
FPGA(s) with AMBA Extension
Target SIPs of MAC/PHY/Codec
Middleware
Linux Driver
SoC bus
protocol
signaling from/to SIPs 
HCLC in EDA Tool HCLC in NS-2
MPEG4 Traffic
UDP/IP
MAC
OFDM PHY
… Rate 
Control
Data exchange
 
圖 1.16 SoC 與 NS-2 網路各層架構 
 
1.5.5 將整合型控制器包成 AMBA Wrapper 
這裡使用[27]所提供的樣板，這個樣板可以讓設
計者將 SIP 快速的包裝成 AMBA Wrapper，在使用上
相當方便，只需要將所設計的 SIP 訊號接上設計好的
VHDL 硬體描述語言樣板，如圖 1.17 是將整合型控制
器的 I/O 接上 AMBA Wrapper，圖 1.18 為自行定義
FPGA 內部訊號，以上幾個步驟就可以將 SIP 包裝成
AMBA 的格式了。 
 
 
圖 1.17 整合型控制器的 I/O Ports 
 
 
圖1.18 定義整合型控制器的內部訊號 
 
整合型控制器需要接收 NS-2 多筆資料做運算，
但 AMBA 的 HWDATA 只有一條資料線，為了判斷
輸入 NS-2 的資料，在 midleware 將 NS-2 的資料加上
一個數值，進到 FPGA判斷是哪個輸入所需要的資料，
例如 middlewareg.收到的第一筆資料加上 1048576 傳
給 FPGA ， 這 串 數 值 轉 成 二 進 制 為
100000000000000000000，也就是在第 20bit 的地方為
1，再將後面的 bit 擷取出來給內部訊號，這些資料交
給整合型控制器去運算，其他筆資料依此類推如圖
1.19。 
 
圖 1.19 FPGA 判斷 HWDATA 收到的資料 
 
1.6.3 Middleware design for HCLC 
Middleware 存在於 user-space 中，其最主要的工
作即為透過 socket 與網路模擬器 NS-2 連線，並將資
料進行格式以及精確度之轉換，將收到的數值做適當
之放大或縮小，以利 MAC 層硬體 SIP 進行計算，並
透過 FPGA driver 與 SIP 互通，也可以將圖 1.16 的
HCLC in EDA Tool，透過 middleware 來和 SIP 溝通，
透過簡單 API 讓使用者驗證自行設計的 SIP 功能是否
正常。 
驗證不同 Bitwidth 設計整合型控制器，由此實驗
測試整合型控制器再不同 Bitwidth 下的效能差異，並
縮小硬體面積與功率消耗，在實驗過程發現若輸入的
數值大小超過硬體的 Bitwidth 的最大數，FPGA 會取
到錯誤的資料去運算如圖 1.20，右邊框框處為輸入數
值放大 1000 倍之後的二進制和各 Bitwidth 取到的二
進制，以 7bit 來看 462.037 換成二進制後最大位元超
過 7bit，因為 FPGA 會從最低位元開始取資料，控制
器取到的資料為 11001100 轉換成 10 進制為 204，與
原本輸入的 462 相差了一倍，控制器取到錯誤的資料
去計算出錯誤的結果，達不到我們所要求的控制效
果。 
11bit
1 1100 1110
101 1101 1100 0000
11 1100
9bit 7bit
假設輸入的數值
0.462037 
24.000000 
0.060000
放大1000倍 後
462.037 
24000 
60
 
圖1.20 FPGA不同Bitwidth取數值說明 
 
在前面提到在 EDCA 控制器的歸屬函式[S M L]
將訂為[BK 2*BK 4*BK]，在硬體乘以二的做法是將資
料往前位移一個位元，乘以四的做法是將資料往前位
移二個位元，這裡會發生的問題是在較小的Bitwidth，
圖 1.21 是 9bit 的輸入 BK 和整合型控制推論出的歸屬
函式[S M L]，在框框處可以看到輸入和 BK 位移後的
數值，在 BK*4 的第方式錯誤的，因為輸入的 Bitwidth
為 9bit，輸入的 BK 是 147 在乘以 4 倍後是 588 會超
到 SS8 有干擾而且 PHY 層的適應機構將調變從
64-QAM 轉換到 QPSK 覆蓋這個連線。在第 6 秒，恢
復連線到 64-QAM。圖 2.1 顯示即時連接 7 的 PDU 
delay，圖 2.2 顯示在 SS8 裡 nrtPS 連結 17 的平均
throughput，在第 4 秒發生干擾。圖 2.2 也顯示連結到
SS9 的 nrtPS 連結 18 之平均 throughput。本模擬顯示： 
 當連線干擾發生時，FQFC 根據最新的調變來調整
goal delay 和可容忍的範圍，如圖 2.1 所示，FQFC
在可容忍的範圍內繼續跟上 delay。因此，FQFC
能根據 goal delay 和可容忍的範圍有效地控制
delay。 
 圖 2.2 中，在第 4 秒到第 6 秒觀察到 nrtPS 連結 17
和 18 的服務曲線有下降的趨勢，但 FQFC 仍然滿
足 QoS 要求保持 throughput。因此，在連線干擾時
FQFC 也能保證 QoS 和公平性。 
 
 
圖 2.1 即時連結 7 的 PDU delay 
 
 
圖 2.2 nrtPS 連結 17 與 18 的平均 throughput 
 
2.3 整合型控制器實驗結果 
這個實驗模擬 WiMAX 在影片傳輸的情境，影片
的封包大小是會改變的，因此我們利用階層式跨協定
控制(HCLC)將影片的封包大小依照目前網路的情況
去調整目標延遲(goal delay)。 
2.3.1 影片傳輸使用整合型控制器 
以[19]網路情境加入影片傳輸，雖然 PDU delay
大多可以跟上 goal delay(如圖 2.4)，如圖 2.3 影片的
PSNR 不是很好。 
 
圖 2.3 影片的 PSNR 
 
 
圖 2.4 影片連線的 delay 
 
 
圖2.5 nrtPS連結17與18的平均throughput 
 
2.3.2 影片傳輸使用整合型控制器加入HCLC 
使用階層式跨協定控制(HCLC)，依據影片封包的
大小調整 goal delay，從圖 2.7 中影片的 delay 看得出
來，我們的控制器降低影片連線的 delay，讓影片傳輸
的效率變高了(如圖 2.7 的動態 PSNR)，且不影響 nrtPS
的 throughput (如圖 2.7 的動態 throughput)，保有[19]
所說的對其他連線的公平性(inter-class fairness)。 
 圖 2.13 Priority-only Down link Relay software 
 
 
圖 2.14 HCLC Down link Relay software 
 
 
圖 2.15 HCLC Down link Relay CDK hardware 
 
 
圖 2.18 HCLC nrtPS throughput 
 
從這實驗看出控制器可以支援 WiMAX Relay 
Station，從圖 2.12、圖 2.13 看出 Relay Station 降低整
體延遲時間，圖 2.14 紅線為沒有 goal delay 控制器，
throughput 不會有很大的跳動不會影響其他連線的頻
寬。表 2.18 看出 HCLC(綠色[19]中稱為 FQCFC)維持
了對低優先權的 inter-class fairness。 
 
2.4 Architecture Exploration 
2.4.1 EDCA Bitwidth 實驗 
這裡使用 2.1 節的網路情境來模擬，驗證輸入
Bitwidth 大小不同時，對於控制器的影響。由下面幾
張表可以看出在 9bit 以下的 PSNR 比 11bit 的差異，
是因為將輸入的數值縮小以及不超過 Bitwidth 的最
大數，造成二數的誤差變小。 
 
表2.2 EDCA Route AODV simulink Video PSNR(dB) 
Bitwidth 11 bit 9 bit 7 bit 
Mpeg4-1 PSNR 34.4 31.5 29.3 
Mpeg4-2 PSNR 30.9 28.4 28.9 
 
表2.3 EDCA Route AODV CDK Video PSNR(dB) 
Bitwidth 11 bit 9 bit 7 bit 
Mpeg4-1 PSNR 31.5 31.3 29.4 
Mpeg4-2 PSNR 28.5 26.9 26.3 
 
表2.4 EDCA Route NOAH simulink Video PSNR(dB) 
Bitwidth 11 bit 9 bit 7 bit 
Mpeg4-1 PSNR 35.1 30.2 30.8 
Mpeg4-2 PSNR 32.8 27.9 27.8 
 
表2.5 EDCA Route NOAH CDK Video PSNR(dB) 
Bitwidth 11 bit 9 bit 7 bit 
Mpeg4-1 PSNR 34.9 29.0 30.0 
Mpeg4-2 PSNR 31.9 28.1 27.9 
 
表 1.2 是整個整合型控制器的輸入與輸出資料對
照，為了對應不同 Bitwidth 輸入的大小調整，在 1.5.2
小節裡面有說明針對 EDCA 不同 Bitwidth 調整 NS-2
輸入的資料。 
 
2.4.2 WiMAX公平性數據  
這裡用的是第 2.3.3 小節圖 2.9 的網路情境，其中
表 2.6 表 2.7 Priority-only 是沒有使用 goal delay 控制
器的，FQCFC 是有使用 goal delay 控制器，FQCFC
代表純軟體模擬，HCLC#1 是使用 CDK 板子驗證，
輸入資料大小為 11bit，HCLC#2 是使用 CDK 板子驗
證，輸入資料大小為 9bit，HCLC#3 是使用 CDK 板子
驗證，輸入資料大小為 7bit。 
 
表2.6 WiMAX Intra-class fairness index 
Type Priority-only HCLC HCLC#1 HCLC#2 HCLC#3 
Real-time 0.000000 0.000000 0.000000 0.000000 0.000000 
nrtPS 0.144839 0.022517 0.035936 0.022517 0.022517 
BE 0.000000 0.470516 0.470516 0.470516 0.659832 
 
表2.7 WiMAX Inter-class fairness index 
Priority-only HCLC HCLC#1 HCLC#2 HCLC#3 
0.625830 0.983318 0.983310 0.983318 0.983317 
 
表 2.8 為傳送影片的 PSNR 結果，這裡有使用依
 圖 2.24 BE Relay throughput with 7bit 
 
 
圖 2.25 BE Relay throughput with 6bit 
 
III. 結論 
透過以上的實驗，我們可以再次強調我們所提出
的可軟體切換之整合型模糊控制器具有以下幾項重
要的特點： 
1. 跨協定的嵌入式系統晶片設計。 
 支援時變的 Traffic Specification（TSPEC）。 
 利用 HCLC 分散複雜度完成軟硬體分工。 
 相容 AMBA SoC Bus 的介面標準。 
 提供嵌入式 Linux Driver 及 Middleware 與上
層 Handover 軟體溝通。 
 支援 Vertical Handoff 的 QoS 控制器矽智財。 
 控制器可設置在 Server 或 Client。 
 符合 Lyapunov 穩定性原則。 
2. 可以允許使用者在不同的網路協定間自由切換。 
 公平性（Fairness）。 
 動態網路適應性（Adaptability）。 
 服務品質保證（Quality of Service）。 
 支援多種無線網路標準 IEEE 802.11、IEEE 
802.16，符合 802.16m 在不同 wireless technology
之間切換的要求。 
 小面積（Small area）。 
 低功率（Low Power）。 
 低成本（Low Cost）。 
 
透過使用我們的可軟體切換之整合型模糊控制
器，相容 AMBA SoC Bus 的介面標準，可以驗證以
往網路SIP驗證無法驗證的層次：Networking Behavior、
Algorithmic Behavior 、 Architecture Exploration 及
Integrated Circuit Levels。未來研究在 LTE 等其他最新
無線標準上。 
 
參考文獻 
[1] Ioannis Papapanagiotou, Dimitris Toumpakaris, Jungwon Lee, 
Michael Devetsikiotis, “A Survey on Next Generation Mobile 
WiMAX Networks- Objectives, Features and Technical 
Challenges,” IEEE Communications Surveys & Tutorials, VOL. 
11, NO. 4, Fourth Quarter 2009. 
[2] Bo Li, Yang Qin, Chor P. Low, Choon L.Gwee, “A Survey on 
Mobile WiMAX,” IEEE Communication Magazine, vol. 45, no. 
12, Dec. 2007, pp. 70-75. 
[3] Kuo, Geng-Sheng (G.S.), Qin, Zhongbin, “Cross-Layer Design for 
QoS-Oriented Resource Allocation with Fairness Provision in 
IEEE 802.16 OFDMA Networks,” Next Generation Mobile 
Applications, Services and Technologies, the International 
Conference,12-14 Sept. 2007, pp. 287 – 291. 
[4] Li Yan, Zhu Guangxi, “M-Gated Scheduling and Cross-Layer 
Design for Heterogeneous Services Over Wireless Networks,” 
IEEE Transactions on Vehicular Technology Society, Volume 58 
Issue 4, May 2009, pp. 1983-1997. 
[5] M. Megumi, O. Takeo and I. Takashi, “Simple Implementation of 
QoS Wireless Packet Scheduling in IEEE 802.16 Systems,” IEEE 
Personal, Indoor and Mobile Radio Communications (PIMRC 
2007), Sept 2007. 
[6] Yu-Chang Chen, Ja-Hsing Hsia, Yi-Ju Liao,“Advanced seamless 
vertical handoff architecture for WiMAX and WiFi heterogeneous 
networks with QoS guarantees,” Computer Communications, 
Volume 32 Issue 2, February 2009, pp. 281 – 293. 
[7] Min Jong Kim, Sang Woo Son, Byung Ho Rhee,“QoS based 
Provisioning Vertical Handover between IEEE 802.11 and 
802.16”,International Conference on Advanced Communication 
Technology(ICACT 2009), Feb 2009, Page(s):15-18. 
[8] S.K. Lee, K. Sriram, K. Kim, Y.H. Kim, and N. Golmie,“Vertical 
Handoff Decision Algorithms for Providing Optimized 
Performance in Heterogeneous Wireless Networks”, IEEE 
Transactions on Vehicular Technology, Vol. 58, No. 2, February 
2009, pp. 865-881. 
[9] Hui-Tang Lin, Ying-You Lin, Wang-Rong Chang, and 
Rung-Shiang Cheng, "An Integrated WiMAX/WiFi Architecture 
with QoS Consistency over Broadband Wireless Networks," in 
proceedings of 6th IEEE Consumer Communications & 
Networking Conference (CCNC), Las Vegas, Nevada, USA, Jan. 
2009. 
[10] Wireless LAN Medium Access Control (MAC) and Physical Layer 
(PHY) Specifications: Amendment 8: Medium Access Control 
(MAC) Quality of Service (QoS) Enhancement, IEEE Std 802.11e, 
Sept. 2005. 
[11] S. L. Kota, E. Hossain, R. Fantacci, and A. Karmouch, 
“Cross-layer protocol engineering for wireless mobile networks-I,” 
IEEE Communications Magazine, vol. 43, no. 12, Dec. 2005, pp. 
110 – 111. 
[12] V. Srivastava, M. Motani, “Cross-layer design: a survey and the 
road ahead,” IEEE Communications Magazine, vol. 43, no. 12, 
Dec. 2005, pp. 112 – 119. 
[13] B. Zhang and H. T. Mouftah, “QoS Routing for Wireless Ad Hoc 
Networks:Problems, Algorithms, and Protocols,” IEEE 
Communications Magazine, vol. 43, no. 10, Oct. 2005, pp. 
110-117. 
[14] IEEE Standard for Information technology - Telecommunications 
and information exchange between systems - Local and 
metropolitan area networks - Specific requirements Part 11: 
Wireless LAN Medium Access Control (MAC) and Physical Layer 
(PHY) specifications Amendment 8: Medium Access Control 
(MAC) Quality of Service Enhancements, IEEE Standard 802.11e, 
2005. 
[15] L. Georgiadis, M. J. Neely, L. Tassiulas, “Resource allocation and 
cross-layer control in wireless networks,” Foundations and Trends 
in Networking, vol. 1, no. 1, 2006, pp. 1-144. 
[16] M. J. Neely, “Super-fast delay trade-offs for utility optimal fair 
scheduling in wireless networks,” in Proceedings of IEEE 
INFOCOM, April 2006, pp. 1-13. 
[17] Chao-Lieh Chen, J-W Lee, S-Y Chen, Y-H Kuo, “Hierarchical 
Cross-Layer Fuzzy Control for Compromise of Multiple 
Objectives in Wireless Mobile Networks,” to appear in 
Proceedings of the 4th international conference on mobile 
technology, applications, and systems (ACM Mobility 2008), Sept. 
2008. 
[18] Chao-Lieh Chen, Wu-Liang Cheng, and Chun-Chin Wu, 
“Hierarchical Cross-Layer Control ESL Verification for Wireless 
Communications,” ACM 5th Intl. Wireless Communication and 
Mobile computing Conf. (IWCMC), Jun. 2009, pp. 160-164. 
[19] Chao-Lieh Chen, Jeng-Wei Lee, Chi-Yuan Wu, Y.-H Kuo, 
“Fairness and QoS Guarantees of WiMAX OFDMA Scheduling 
with Fuzzy Controls,” Eurasip Journal on Wireless 
Communications and Networking, vol. 2009, ID: 512507, pp. 
 國科會補助專題研究計畫成果報告自評表 
請就研究內容與原計畫相符程度、達成預期目標情況、研究成果之學術
或應用價值（簡要敘述成果所代表之意義、價值、影響或進一步發展之
可能性）、是否適合在學術期刊發表或申請專利、主要發現或其他有關價
值等，作一綜合評估。 
1. 請就研究內容與原計畫相符程度、達成預期目標情況作一綜合評估 
 達成目標 
□ 未達成目標（請說明，以 100 字為限） 
□ 實驗失敗 
□ 因故實驗中斷 
□ 其他原因 
說明： 
 
2. 研究成果在學術期刊發表或申請專利等情形： 
論文：已發表 □未發表之文稿 □撰寫中 □無 
專利：□已獲得 申請中 □無 
技轉：□已技轉 洽談中 □無 
其他：（以 100 字為限） 
 
附件一 
Implementation and ESL Verification of New 
Earliest-Deadline-First Scheduler for Video 
Streaming over Wireless Networks 
Chao-Lieh Chen 
Department of Electronic Engineering 
National Kaohsiung First University of Science 
and Technology 
Kaohsiung City, Taiwan 
frederic@ieee.org 
Chien-Hao Lai 
Department of Electronic Engineering 
Kun-Shan University of Technology 
Tainan County, Taiwan 
zeanit@gmail.com 
Abstract—We propose a cost-effective and new 
Earliest-Deadline First (EDF) hardware scheduler with low 
power and low circuit area advantages as well as an 
electronic system level (ESL) verification framework for 
co-exploring algorithms and architectures of wireless 
multimedia embedded systems. In the proposed ESL 
platform, a network simulator alleviates both benchmarking 
and deployment of wireless network environment when 
fitting a Silicon Intellectual Property (SIP) prototype to the 
Field-Programmable Gate Array (FPGA). An IEEE 802.11e 
HCCA case study show that we efficiently approach optimal 
collaborations between media access control (MAC) and the 
new EDF scheduling algorithm to achieve low power 
objective based on the algorithm and architecture co-design. 
 
Keywords: hardware scheduler, algorithm and architecture 
co-design, electronic system level verification, wireless video 
streaming 
I. INTRODUCTION 
Among scheduling algorithms, the 
Earliest-Deadline-First (EDF) scheduling [1][2] is a 
popular scheme. We propose a new hardware EDF 
scheduler for wireless networks. It is possible to 
implement EDF with software program. However, 
frequent data transfers between the software scheduler 
with the hardware MAC require frequent register and 
memory accesses due to SoC bus transactions and thus 
consume more power. Integrating a hardware scheduler 
with the MAC costs fewer resources. To further reduce 
power consumption, we need to verify networking system 
level behavior of the EDF. We propose an ESL 
verification framework for clock frequency lower bound 
exploration. More system level performance metrics are 
also surveyed and evaluated using the proposed ESL 
framework. 
Traditionally, it is cost-ineffective to perform realistic 
Electronic System Level (ESL) verification for a wireless 
network SIP due to requirements of deploying multiple 
replicas of communication counterparts, physical layer 
(PHY) circuitry such as RF and analog front-end 
implementation, and measurement equipments costs. 
Moreover, porting and debugging of embedded software 
including drivers, real-time operating systems, and 
protocols are also cumbersome. The exploration becomes 
even more difficult since the solution space expands 
extremely large when considering collaboration of several 
communication protocol layers. Current general-purpose 
ESL verification tools such as [7] lack networking 
behavior verification, least of cross-layer design support. 
In this paper, we exploit advantages of the network 
simulator, NS-2 [15], to provide protocol stacks, test 
benches, and wireless networking environment such that 
performance indices of video streaming over wireless 
networks are easily verified. 
The concept of algorithm and architecture (A/A) 
co-design for wireless networks was early proposed in [9]. 
However, related ESL verification platform and real 
hardware supports were not mentioned. In [10] A/A 
co-design for wireless communications with primary 
criterion of energy-efficiency is proposed. After [9] and 
[10], some A/A co-design methods such as [11] for video 
encoding circuits and systems are proposed. These 
methods aim at the video compression quality rather than 
quality of streaming over wireless networks. Since one 
primary purpose of video compression is streaming over 
networks, the transmission adaptation is highly related to 
the video encoder. The authors in [6] propose a streaming 
method for H.264 video where data partitions are 
transmitted over different access categories. More 
important data partition goes through a queue of higher 
priority to utilize the differentiation mechanism of the 
Enhanced Distributed Channel Access (EDCA) MAC in 
the 802.11e. The impacts of intra-node and inter-node 
background traffics are not considered in [6]. Traditionally, 
in realization of a MAC SIP supporting the mechanism 
proposed in [6], one suffers costs and efforts as mentioned. 
All these additional efforts are not the design focus of the 
MAC mechanism while they do take lots of time and costs. 
In this paper, the proposed the ESL verification 
framework avoids the mentioned costs at the early design 
stage of networking SIPs by using the network simulator. 
The hardware-software-network (HSN) co-simulation was 
first proposed in [12], where the terms hardware, software, 
and network respectively corresponds to the SystemC 
modules, the instruction set simulator, and network 
topology constructed by NS-2. Different from [12], we 
propose real hardware FPGA prototyping with the NS-2 
simulator such that we can gradually evolving the whole 
system toward SoC each time when mature algorithm 
realization fit well to the selected architecture. Therefore, 
hardware performances including timing and power 
consumptions are measurable before embedded software 
porting. In this way, designs including MAC and PHY 
hardware become reconfigurable and true networking 
behavior are easily verified. 
The rest of the paper is organized as follows. Section II 
introduces the new proposed EDF algorithm. In Section 
verification, we find the system level difference of the 
software and hardware EDFs. Moreover, we can identify 
the CLK frequency lower bound in terms of the system 
clock. 
V. SIMULATIONS AND EVALUATIONS 
To co-simulate the FPGA hardware and with NS2, we 
construct the wireless scenario as Fig. 3 where there are 
two sets of experiments to perform. One is with single 
H.264 video stream while the other is with two 
co-existing H.264 video streams. The packet size, flow 
data rate, and flow category are also listed in Fig. 3. The 
access point (AP) schedules all down streams. The 
maximum bandwidth capacity for H.264 video bit rate is 
960kbps. We do not perform adaptation functions such as 
video rate adaptation, routing path selection, and sending 
rate calibration of the upper layers. The two sets of 
experiments simulations are extensively performed using 
the network simulator NS-2 version 2.29 to prove the 
satisfaction performance creteria. The default HCCA 
parameter values are given in the IEEE 802.11e. The 
interface queue length for all traffics is 50. The H.264 
encoder and sender is EvalVid [14] which encapsulate I, P, 
and B frames data into variable packet sizes. Therefore, 
the video bit rate is not constant though we are using 
constant bit rate connection in the TCL scripts. The 
simulation results are as Tables I to III. The stream with 
EDF control is marked with “software EDF” or “hardware 
EDF.” The (µbk, σbk)’s are the means and standard 
deviations of background flows in unit of kbps. The 
evaluation is based on the five criteria as follows: 
1) Streaming quality based on PSNR: In Tables I and II, 
we see the effectiveness of the proposed EDF 
scheduling compared to legacy HCCA. In Table II, 
the hardware EDF is better than software one when 
the data rate is limited at 3Mbps. In Table II, we see 
the streaming quality of the two co-existing H.264 
videos. With limited bandwidth capacity and service 
interval (SI), they have different PSNR performances 
due to they have different TXOP. In Table III, Case 0 
is the control group showing the default HCCA 
performance when there is no background traffic 
neither using EDF scheduling. 
2) Intra- and inter-class fairness among network 
connections [13]: In Table III, Case 1 shows the 
intra-class fairness such that using the proposed EDF 
scheduling, the throughput of the background traffic 
is also improved. In case 2, the hardware EDF 
outperforms the software one in streaming videos 
though acquiring more resources from the 
background traffic. 
3) Best working condition: from Table II, when there are 
two co-existing H.264 flows requesting channel 
accesses, SI and TXOP specifications limit 
performance enhancement by the EDF when data rate 
is smaller than 4Mbps. The traffic specifications of 
upper protocol layers directly affect TXOP values. 
Therefore, according to Table II, we need to further 
explore cross-layer algorithms such as [3] to 
dynamically adapt TXOP and SI in case data rate is 
limited. This shows that the proposed ESL 
verification plays a very good A/A exploration role. 
4) Complexity of architecture: when co-exploring upper 
layer protocols, performance profiling of the whole 
system are the leverage of complexities between 
MAC chip and software protocols. 
5) The clock frequency lower bound for power saving: 
In Table II, the last two columns respectively show 
the PSNR performance when periods of sampling the 
MAC access delay are 6 and 8 system clock cycles. 
That is, the frequency of clock input CLK to the EDF 
hardware can be lower to half of the system clock if 
we simply scan each flow for applying EDF 
scheduling. Therefore, the clock cycles needed to 
perform EDF algorithm is a multiple of number of 
flows to schedule. The access delay changes every 
packet. From the above analysis, the system clock 
frequency needs only to be slightly higher than the 
packet rate which usually not higher than several kHz. 
This does show that the proposed ESL verification 
helps in low power design. 
From respective analysis of the satisfaction of the five 
criteria, we conclude the effectiveness of the proposed 
ESL verification and the proposed new EDF algorithm. 
VI. CONCLUSIONS 
An effective EDF scheduling algorithm and its ESL 
verification are proposed for contention-free time-division 
multiplexing wireless networks. In the case study, the 
EDF effectively enhance the performances of streaming 
videos over IEEE 802.11e HCCA wireless network. Five 
ESL verification criteria are illustrated as performance 
measures of QoS silicon intellectual properties (SIPs). At 
early design stage of an SIP, the HCLC ESL verification 
eases design of wireless networking SIPs by replacing 
embedded software with the network simulator. Moreover, 
replicas of communication counterparts to deploy network 
topology are not necessary. Reconfigurable FPGA 
prototyping hardware together with protocol layers are 
co-verified according to system level criteria such that 
algorithm and architecture are easily co-explored. 
H.264 Traffic
UDP/IP
MAC
OFDM PHY
controls
metrics
SNR/BER
NextFlow
modulation
Mac Delay
NS-2
Sockets
FPGA(s)
EDF SIP
Observer
AMC
Observer
 
(a) model. 
Network 
Simulator
(NS-2)
Provide PCB link
& configurations
EDA tools
(Matlab, ISE, 
ModelSim)
RJ-45
Network
Provide test benches, 
protocols, scenarios
PCB board
FPGA
MCU/DSP
 
(b) the PCB, NS-2, and EDA tools 
Figure 1 The ESL Verification framework. 
 
Figure 2 The RTL simulation of the new EDF algorithm. 
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                           98 年 9 月 22  日 
報告人姓名  
陳朝烈 
 
服務機構 
及職稱 
國立高雄第一科技大學電子工程系 
副教授 
 
     時間 
會議 
     地點 
2009/9/12~2009/9/14 
 
日本京都 
本會核定 
補助文號 
NSC 98-2221-E-327-022- 
會議名稱 
(中文) 第五屆智慧資訊隱藏暨多媒體訊號處理會議 
(英文) 2009 International Information Hiding and Multimedia Signal 
Processing (IIHMSP) Conference 
發表論
文題目 
(中文)無線網路影片串流之EDF排程器實現與電子系統層級驗證 
(英文)Implementation and ESL Verification of New Earliest-Deadline-First 
Scheduler for Video Streaming over Wireless Networks 
一、參加會議經過 
11日先到達大阪關西機場,隨即搭車前往京都飯店，隔日至會場報到與會，下午發表論
文，會議14日結束。會議晚宴以及中場休息和國外專家學者進行交流討論，包含中國大
陸Keynote Speaker Prof. 譚建榮(中國工程學院院士)、Prof. Hong Ann教授、馬來西亞Prof. 
Pyke Tin、日本大阪市立大學名譽教授Prof.濱 裕光…等等，當然也包含台灣國內多位學
者等。例如：討論無線網路SoC與嵌入式系統設計、Network on Chip (NoC) Architecture (大
陸安徽Prof. Hong Ann及其學生)。 
二、與會心得 
1. 中國大陸學生、日本學生、台灣學生：積極主動找與會學者認識與討論，英文程度
普遍較佳。相較台灣學生較被動，可能和英文表達能力、缺乏國際社會觀等有關。日
本學生在學術會議中人際互動上，其積極主動性也較差，主要和英文表達能力有關。 
2. 日本學者、台灣學者：普遍英文表達較差，發表論文回答問題，甚至部份以日文回
答。（會場中本人曾對日本教授發表論文發問關於以類神經網路實現CDMA系統之電路
複雜度問題）。台灣學者英文表達能力以及人際互動積極主動性普遍較佳，但對於互
動時學術上的交流較少。 
延續本次研究可能方向：(a) TV Band Cognitive Radio Networks, (b) IEEE 802.16m, (c) 
VANET 道路實體情境連結, (d) LTE驗證…等相關於系統晶片與嵌入式系統設計與驗證。 
三、建議 
 
四、攜回資料名稱及內容 
論文集光碟一份，大會議程一冊。 
 
 
 
 
附
件
三
 

其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
獲得獎項:第九屆旺宏半導體設計暨應用大賽(旺宏金矽獎)設計組銅獎 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
