autoidx 0

module \top
  wire input 1 \clk
  wire input 1 \rx
  wire width 1 \wire2

  cell $eq $cell3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \rx
    connect \B 1'0
    connect \Y \wire2
  end

  wire width 1 \wire4
  connect \wire4 \wire2 [0]
  wire width 1 \wire5

  cell $logic_not $cell6
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \Y \wire5
  end

  wire width 32 \wire7
  wire width 8 \wire9

  cell $eq $cell10
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000000
    connect \Y \wire9
  end

  wire width 1 \wire11
  connect \wire11 \wire9 [0]
  wire width 8 \wire12

  cell $eq $cell13
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000001
    connect \Y \wire12
  end

  wire width 1 \wire14
  connect \wire14 \wire12 [0]
  wire width 8 \wire15

  cell $eq $cell16
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000010
    connect \Y \wire15
  end

  wire width 1 \wire17
  connect \wire17 \wire15 [0]
  wire width 8 \wire18

  cell $eq $cell19
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000011
    connect \Y \wire18
  end

  wire width 1 \wire20
  connect \wire20 \wire18 [0]
  wire width 16 \wire21

  cell $eq $cell22
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [23:8]
    connect \B 16'0000000100111000
    connect \Y \wire21
  end

  wire width 1 \wire23
  connect \wire23 \wire21 [0]
  wire width 1 \wire24

  cell $logic_and $cell25
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire23
    connect \B \wire14
    connect \Y \wire24
  end

  wire width 16 \wire26

  cell $eq $cell27
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire7 [23:8]
    connect \B 16'0000001001110000
    connect \Y \wire26
  end

  wire width 1 \wire28
  connect \wire28 \wire26 [0]
  wire width 1 \wire29

  cell $logic_and $cell30
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire28
    connect \B \wire17
    connect \Y \wire29
  end

  wire width 3 \wire31
  wire width 3 \wire33

  cell $add $cell34
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 3
    connect \A \wire31
    connect \B 1'1
    connect \Y \wire33
  end

  wire width 3 \wire35

  cell $eq $cell36
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire31
    connect \B 3'111
    connect \Y \wire35
  end

  wire width 1 \wire37
  connect \wire37 \wire35 [0]
  wire width 3 \wire38

  cell $mux $cell39
    parameter \WIDTH 3
    connect \A \wire33
    connect \B 3'000
    connect \S \wire37
    connect \Y \wire38
  end

  wire width 1 \wire40

  cell $eq $cell41
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire29
    connect \B 1'1
    connect \Y \wire40
  end

  wire width 1 \wire42
  connect \wire42 \wire40 [0]
  wire width 3 \wire43

  cell $mux $cell44
    parameter \WIDTH 3
    connect \A \wire31
    connect \B \wire38
    connect \S \wire42
    connect \Y \wire43
  end


  process $proc32
    


    sync posedge \clk
      update \wire31 \wire43
  end

  wire width 3 \wire45

  cell $eq $cell46
    parameter \A_SIGNED 0
    parameter \A_WIDTH 3
    parameter \B_SIGNED 0
    parameter \B_WIDTH 3
    parameter \Y_WIDTH 3
    connect \A \wire31
    connect \B 3'111
    connect \Y \wire45
  end

  wire width 1 \wire47
  connect \wire47 \wire45 [0]
  wire width 8 \wire48
  wire width 8 \wire50

  cell $shr $cell51
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire48
    connect \B 8'00000001
    connect \Y \wire50
  end

  wire width 8 \wire52

  cell $and $cell53
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire50
    connect \B 8'01111111
    connect \Y \wire52
  end

  wire width 8 \wire54

  cell $or $cell55
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A { \rx \rx \rx \rx \rx \rx \rx \rx }
    connect \B \wire52
    connect \Y \wire54
  end

  wire width 1 \wire56

  cell $eq $cell57
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire29
    connect \B 1'1
    connect \Y \wire56
  end

  wire width 1 \wire58
  connect \wire58 \wire56 [0]
  wire width 8 \wire59

  cell $mux $cell60
    parameter \WIDTH 8
    connect \A \wire48
    connect \B \wire54
    connect \S \wire58
    connect \Y \wire59
  end


  process $proc49
    


    sync posedge \clk
      update \wire48 \wire59
  end

  wire width 1 \wire61
  wire width 1 \wire63

  cell $logic_and $cell64
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire47
    connect \B \wire29
    connect \Y \wire63
  end


  process $proc62
    


    sync posedge \clk
      update \wire61 \wire63
  end

  wire width 1 \wire65

  cell $logic_and $cell66
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire11
    connect \Y \wire65
  end

  wire width 1 \wire67

  cell $logic_and $cell68
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire4
    connect \B \wire24
    connect \Y \wire67
  end

  wire width 1 \wire69

  cell $logic_and $cell70
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire61
    connect \B \wire17
    connect \Y \wire69
  end

  wire width 1 \wire71

  cell $logic_and $cell72
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire5
    connect \B \wire24
    connect \Y \wire71
  end

  wire width 1 \wire73

  cell $logic_and $cell74
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire28
    connect \B \wire20
    connect \Y \wire73
  end

  wire width 1 \wire75

  cell $logic_or $cell76
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire71
    connect \B \wire73
    connect \Y \wire75
  end

  wire width 8 \wire77

  cell $mux $cell78
    parameter \WIDTH 8
    connect \A \wire7 [7:0]
    connect \B 8'00000000
    connect \S \wire75
    connect \Y \wire77
  end

  wire width 8 \wire79

  cell $mux $cell80
    parameter \WIDTH 8
    connect \A \wire77
    connect \B 8'00000011
    connect \S \wire69
    connect \Y \wire79
  end

  wire width 8 \wire81

  cell $mux $cell82
    parameter \WIDTH 8
    connect \A \wire79
    connect \B 8'00000010
    connect \S \wire67
    connect \Y \wire81
  end

  wire width 8 \wire83

  cell $mux $cell84
    parameter \WIDTH 8
    connect \A \wire81
    connect \B 8'00000001
    connect \S \wire65
    connect \Y \wire83
  end

  wire width 16 \wire85

  cell $add $cell86
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire7 [23:8]
    connect \B 1'1
    connect \Y \wire85
  end

  wire width 16 \wire87

  cell $mux $cell88
    parameter \WIDTH 16
    connect \A \wire85
    connect \B 16'0000000000000000
    connect \S \wire28
    connect \Y \wire87
  end

  wire width 16 \wire89

  cell $mux $cell90
    parameter \WIDTH 16
    connect \A \wire87
    connect \B 16'0000000000000000
    connect \S \wire24
    connect \Y \wire89
  end

  wire width 16 \wire91

  cell $mux $cell92
    parameter \WIDTH 16
    connect \A \wire89
    connect \B 16'0000000000000000
    connect \S \wire11
    connect \Y \wire91
  end


  process $proc8
    


    sync posedge \clk
      update \wire7 { 8'00000000 \wire91 \wire83 }
  end

  wire width 8 \wire93

  cell $eq $cell94
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A { 8'00000000 \wire91 \wire83 } [7:0]
    connect \B 8'00000011
    connect \Y \wire93
  end

  wire width 1 \wire95
  connect \wire95 \wire93 [0]
  wire width 16 \wire96

  cell $eq $cell97
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A { 8'00000000 \wire91 \wire83 } [23:8]
    connect \B 16'0000001001110000
    connect \Y \wire96
  end

  wire width 1 \wire98
  connect \wire98 \wire96 [0]
  wire width 1 \wire99

  cell $logic_and $cell100
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire95
    connect \B \wire98
    connect \Y \wire99
  end

  wire width 1 \wire101
  wire width 1 \wire103

  cell $eq $cell104
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire101
    connect \B 1'0
    connect \Y \wire103
  end

  wire width 1 \wire105
  connect \wire105 \wire103 [0]
  wire width 16 \wire106
  wire width 16 \wire108

  cell $eq $cell109
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire106
    connect \B 16'0000001001110000
    connect \Y \wire108
  end

  wire width 1 \wire110
  connect \wire110 \wire108 [0]
  wire width 16 \wire111

  cell $add $cell112
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 16
    connect \A \wire106
    connect \B 1'1
    connect \Y \wire111
  end

  wire width 16 \wire113

  cell $mux $cell114
    parameter \WIDTH 16
    connect \A \wire111
    connect \B 16'0000000000000000
    connect \S \wire110
    connect \Y \wire113
  end

  wire width 16 \wire115

  cell $mux $cell116
    parameter \WIDTH 16
    connect \A \wire113
    connect \B 16'0000000000000000
    connect \S \wire105
    connect \Y \wire115
  end


  process $proc107
    


    sync posedge \clk
      update \wire106 \wire115
  end

  wire width 16 \wire117

  cell $eq $cell118
    parameter \A_SIGNED 0
    parameter \A_WIDTH 16
    parameter \B_SIGNED 0
    parameter \B_WIDTH 16
    parameter \Y_WIDTH 16
    connect \A \wire106
    connect \B 16'0000001001110000
    connect \Y \wire117
  end

  wire width 1 \wire119
  connect \wire119 \wire117 [0]
  wire width 1 \wire120

  cell $logic_not $cell121
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire119
    connect \Y \wire120
  end

  wire width 8 \wire122
  wire width 8 \wire124

  cell $eq $cell125
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire122
    connect \B 8'00001001
    connect \Y \wire124
  end

  wire width 1 \wire126
  connect \wire126 \wire124 [0]
  wire width 8 \wire127

  cell $add $cell128
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 8
    connect \A \wire122
    connect \B 1'1
    connect \Y \wire127
  end

  wire width 8 \wire129

  cell $mux $cell130
    parameter \WIDTH 8
    connect \A \wire127
    connect \B 8'00000000
    connect \S \wire126
    connect \Y \wire129
  end

  wire width 8 \wire131

  cell $mux $cell132
    parameter \WIDTH 8
    connect \A \wire129
    connect \B \wire122
    connect \S \wire120
    connect \Y \wire131
  end


  process $proc123
    


    sync posedge \clk
      update \wire122 \wire131
  end

  wire width 8 \wire133

  cell $eq $cell134
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire122
    connect \B 8'00000000
    connect \Y \wire133
  end

  wire width 1 \wire135
  connect \wire135 \wire133 [0]
  wire width 8 \wire136

  cell $eq $cell137
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 8
    parameter \Y_WIDTH 8
    connect \A \wire122
    connect \B 8'00001001
    connect \Y \wire136
  end

  wire width 1 \wire138
  connect \wire138 \wire136 [0]
  wire width 8 \wire139
  wire width 8 \wire141

  cell $shr $cell142
    parameter \A_SIGNED 0
    parameter \A_WIDTH 8
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 8
    connect \A \wire139
    connect \B 1'1
    connect \Y \wire141
  end

  wire width 8 \wire143

  cell $mux $cell144
    parameter \WIDTH 8
    connect \A \wire141
    connect \B \wire139
    connect \S \wire120
    connect \Y \wire143
  end

  wire width 8 \wire145

  cell $mux $cell146
    parameter \WIDTH 8
    connect \A \wire143
    connect \B \wire139
    connect \S \wire135
    connect \Y \wire145
  end

  wire width 8 \wire147

  cell $mux $cell148
    parameter \WIDTH 8
    connect \A \wire145
    connect \B { \wire61 \wire48 } [7:0]
    connect \S \wire105
    connect \Y \wire147
  end


  process $proc140
    


    sync posedge \clk
      update \wire139 \wire147
  end

  wire width 1 \wire149
  connect \wire149 \wire139 [0]
  wire width 1 \wire150

  cell $mux $cell151
    parameter \WIDTH 1
    connect \A \wire149
    connect \B 1'1
    connect \S \wire138
    connect \Y \wire150
  end

  wire width 1 \wire152

  cell $mux $cell153
    parameter \WIDTH 1
    connect \A \wire150
    connect \B 1'0
    connect \S \wire135
    connect \Y \wire152
  end

  wire width 1 \wire154

  cell $mux $cell155
    parameter \WIDTH 1
    connect \A \wire152
    connect \B 1'1
    connect \S \wire105
    connect \Y \wire154
  end

  wire output 156 \tx
  connect \tx \wire154
  wire width 1 \wire157

  cell $logic_and $cell158
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire119
    connect \B \wire138
    connect \Y \wire157
  end

  wire width 1 \wire159

  cell $logic_not $cell160
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \wire157
    connect \Y \wire159
  end

  wire width 1 \wire161

  cell $mux $cell162
    parameter \WIDTH 1
    connect \A \wire159
    connect \B { \wire61 \wire48 } [8:8]
    connect \S \wire105
    connect \Y \wire161
  end


  process $proc102
    


    sync posedge \clk
      update \wire101 \wire161
  end

end
