#Embedded Systems

## ADDER:
```vhdl
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity adder is
    generic(N : integer := 8);
    port(
        a : in std_logic_vector(N-1 downto 0);
        b : in std_logic_vector(N-1 downto 0);
        y : out std_logic_vector(N-1 downto 0)
    );
end adder;

architecture behavioral of adder is
begin
    y <= std_logic_vector(signed(a) + signed(b));
end behavioral;
```

## VECGEN con apertura da file
```vhdl
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
use std.textio.all;
use std.env.all;

entity vecgen is
    generic (N : natural := 8);
    port(
        a : out std_logic_vector(N-1 downto 0);
        b : out std_logic_vector(N-1 downto 0);
        y : in std_logic_vector(N-1 downto 0)
    );
end vecgen;

architecture behaviorH of vecgen is
begin
end behaviorH;


architecture behaviorF of vecgen is
    file inFile  : text open read_mode is "input.txt";
    file outFile : text open write_mode is "output.txt";
    signal clk : std_logic := '0';
begin
    clk <= not clk after 10 ns;
    process(clk)
        variable inLine  : line;
        variable outLine : line;
        variable ra, rb, re : integer;
    begin
        if rising_edge(clk) then
            if not endfile(inFile) then
                readline(inFile, inLine);
                read(inLine, ra);
                read(inLine, rb);
                read(inLine, re);
                a <= std_logic_vector(to_signed(ra, a'length));
                b <= std_logic_vector(to_signed(rb, b'length));
            else
                finish;
            end if;
        elsif clk'event and clk='0' then
            write(outLine, ra);
            write(outLine, string'(" "));
            write(outLine, rb);
            write(outLine, string'(" "));
            write(outLine, to_integer(signed(y)));
            writeline(outFile, outLine);
        end if;
    end process;
end behaviorF;
```

## TESTBENCH
```vhdl
library ieee;
use ieee.std_logic_1164.all;

entity tb is
end tb;

architecture structure of tb is
    constant TBN : natural := 64;

    component adder is
        generic (N : integer := 8);
        port(
            a : in std_logic_vector(N-1 downto 0);
            b : in std_logic_vector(N-1 downto 0);
            y : out std_logic_vector(N-1 downto 0)
        );
    end component;

    signal ia, ib, iy : std_logic_vector((TBN-1) downto 0) := (others => '0');
    
    for vec1 : vecgen use entity work.vecgen(behaviorF);
begin
    add1 : adder
        generic map (N => TBN)
        port map (
            a => ia,
            b => ib,
            y => iy
        );

    vec1 : vecgen
        generic map (N => TBN)
        port map (
            a => ia,
            b => ib,
            y => iy
        );
end structure;
```
## Esempio in SystemVerilog
### Adder:
```verilog
`timescale 1ns/1ns 
//specifica unità di tempo e precisione ` indica che è una direttiva del preprocessore
//magior tick = 1ns, minor tick = 1ns
//definizione di porta racchiusa in ();
module adder_m # (N = 16) (//# è il generic, N è un nome
    input logic signed [N - 1 : 0] a,
    input logic signed [N - 1 : 0] b,
    output logic signed [N - 1 : 0] y,

    always_comb begin //keywords, tra begin ed end il segmento verrà valutato in maniera combinatoria => quando c'è una transizione
        y = a + b;
    end
endmodule
);
```
SystemVerilog è leggermente ambiguo in confronto al vhdl, quando c'è stato il passaggio da Verilog c'è stato un cambiamento dei tipi.

## Test Bench:
```verilog
module testbench_m;
    //nome del modulo
    adder_m # (.N (TBN)) //ciò che dentro al modulo si chiama N assume il valore TBN
    adder( //nome "a caso"
        .a (add1), //segnali
        .b (add2),
        .y (result), //analogamente, a nel modulo ha il valore add1 etc
    );
    
    monitor_m
    monitor (
        initial begin //initial specifica cosa deve essere fatto quando la simulazione inizia
        $dumpfile (VCDFILE);
        $dumpvars(0, testbenc_m);; //quali variabili inizializzate e quando
        \# 1000; //wait 1000ns
        $display (" "); //stampo a terminale, display va anche a capo
        $finish;
    end
    )
endmodule
```

## Generatore:
Va specificato il valore di default quando c'è un errore, input e output

```verilog

    initial clk = 0; //statement di inizializzazione del clock
    //tutti gli statement con initial sono concorrenti tra loro

    always #(CP / 2) clk = -clk; 
    //always viene eseguito in continuazione 
    // # è un operatore di attesa temporale (attende metà periodo di clock)

    assign un_segnale = un_altro_segnale;
    //assign è un'assegnazione continua, ogni volta che un_altro_segnale cambia, anche un_segnale cambia, è come tirare un filo tra i due
```

## Monitor:
$fscanf(file, \%tipo, segnale) per leggere il file
$fopen per aprire i file

Chi garantisce che il tempo che noi abbiamo impostato di attesa per i risultati sia sufficiente affinché la rete stessa li riesca a generare in caso di una tecnologia molto lenta? (Chi garantisce che i 5ns sono sufficienti?) Essendo una simulazione il ritardo della rete è nullo.
Se conosciamo il tempo di propagazione massimo della rete, possiamo fare in modo che il nostro testbench attenda un tempo maggiore di tale ritardo prima di leggere i risultati.

## Sintesi Architetturale e Logica
Il processo di sintesi architetturale converte il codice VHDL (comportamentale) in una rete di porte logiche. 

### Sintesi Architetturale
La sintesi architetturale è in grado di interpretare solo un sottoinsieme del VHDL, detto VHDL sintetizzabile. Alcuni costrutti del VHDL non sono sintetizzabili, ad esempio i processi che utilizzano file di testo per leggere o scrivere dati. Questi processi sono utilizzati solo nei testbench per generare vettori di test o per monitorare i risultati della simulazione e non fanno parte del circuito sintetizzato.

### Sintesi Logica
La sintesi logica converte la rete di porte logiche in una netlist, che è una descrizione del circuito in termini di gate logici e connessioni tra di essi. La sintesi logica ottimizza la rete di porte logiche per ridurre il numero di gate e migliorare le prestazioni del circuito.

Pure i dispositivi integrati hanno a disposizione delle librerie di celle logiche predefinite, che possono essere utilizzate per implementare le funzioni logiche del circuito.

## Logica Combinatoria

La logica combinatoria è un tipo di logica digitale in cui l'uscita dipende solo dagli ingressi attuali, senza memoria o stato. In altre parole, l'uscita è una funzione diretta degli ingressi.
Le operazioni logiche di base sono:
(in vhdl sono scritti come not, and, nor, or, nand, xor, xnor
in systemverilog sono scritti come ~, &, |, ^, ~&, ~|, ~)

VHDL è case `insensitive`, SystemVerilog è case `sensitive`.
```vhdl
y4 <= a nand b; --vhdl
```
In systemverilog si scrive:
```verilog
y4 = ~(a & b);
```

y4 è uno statement, l'assegnazione viene fatta quando uno degli ingressi cambia
Se ce ne fosse più di uno, l'assegnazione viene fatta ogni volta che uno qualsiasi degli ingressi cambia. Gli statement sono concorrenti tra loro. Lo stesso discorso vale per systemverilog e vengono definiti continuos assign. 

Per fare una and tra le celle di un vettore, in VHDL si deve fare la and specificando ogni bit:
y <= a(0) and a(1) and a(2) and ... and a(N-1);

In SystemVerilog si può fare in modo più compatto: con un reduction operator:

```verilog
y = &a; //fa la and di tutti i bit di a
```

Ammettono una corrispondenza biunivoca con una macchina di turing se esistono un assegnamento, il salto condizionato e la iterazione. Gli HDL supportano tutti e tre questi costrutti e sono quindi Turing complete.

### Conditional Assignment
In VHDL:
```vhdl
y <= a when sel = '1' else b;
``` 
in SystemVerilog:
```verilog
y = sel ? a : b;
```
Analogamente si può dare con i vettori.

### Multiplexer
In VHDL:
```vhdl
with sel select
    y <= a when "00" else
         b when "01" else
         c when "10" else
         d;
        --come uno switch case in C
        --essendo sel un std_logic_vector, la else ha tutte le altre combinazioni possibili
        --supponendo che sel non assuma mai valori diversi da quelli specificati, l'ultima else è ridondante
        --se lascio l'else sono semanticamente diverse, in quanto se sel assume un valore non specificato dall'else, y mantiene il valore precedente e devo inserire un latch per questo
        --se lo specifico a priori, so quale valore assegnare a y in ogni condizione
        --conviene sempre specificare l'else per evitare latch indesiderati
```
In SystemVerilog:
```verilog
    assign y = s[1] ? 
        (s[0] ? d3 : d2) : (s[0] ? d1 : d0);
```


### Internal Signals

In systemVerilog i segnali interni sono definiti con la keyword `logic`
mentre in VHDL sono definiti con la keyword `signal`.

### Numeri
In VHDL i numeri sono rappresentati come vettori di bit (std_logic_vector) e devono essere convertiti in tipi numerici (signed o unsigned) per eseguire operazioni aritmetiche. In SystemVerilog, i numeri possono essere rappresentati direttamente come tipi numerici (logic signed o logic unsigned), semplificando le operazioni aritmetiche.

I bit sono tra singoli apici, i vettori tra doppi apici.
Si può cambiare la base del numero con il prefisso (VHDL):
- b per binario
- o per ottale
- d per decimale
- x per esadecimale

In SystemVerilog si può specificare la base del numero con il formato: lunghezza ' base valore
- b per binario
- o per ottale
- d per decimale
- h per esadecimale

Gli zeri vengono aggiunti a sinistra per raggiungere la lunghezza specificata.

### Tristate
Corrisponde ad alta impedenza, in VHDL è rappresentato con la keyword 'Z', in SystemVerilog con la keyword 'z'. IN VHDL si usa la keyword `std_logic` per rappresentare i segnali che possono assumere più valori (0, 1, Z, X, etc.), mentre in SystemVerilog si usa la keyword `tri` per rappresentare i segnali tristate. Tra `tri` e `trireg` c'è la differenza che `trireg` mantiene il valore precedente quando è in stato Z, mentre `tri` no.

### Bit Coalescing
Si intende selezionare o integrare porzioni di bus in sottoporzioni più piccole o più grandi. In VHDL si usa & per concatenare i vettori. In VHDL si usa (m downto n) per selezionare una porzione di un vettore, in SystemVerilog si usa [m:n].

```verilog
assign y = {c[2:1], {3{d[0]}}, c[0], 3'b101};
```

```vhdl
y <= c(2 downto 1) & d(0) & d(0) & d(0) & c(0) & "101";
```

