# Функцианальная схемотехника 1
## Задание:
Часть 1:
1. Постройте в LTspice на транзисторах схему вентиля, составляющего основу ло-
гического базиса согласно варианту задания.
2. Создайте символ для разработанного вентиля как иерархического элемента.
3. С использованием созданного иерархического элемента постройте схему тести-
рования вентиля.
4. Проведите моделирование работы схемы и определите задержку распростране-
ния сигнала через тестируемый вентиль.
5. Определите максимальную частоту изменения входных сигналов, при которой
построенная схема сохраняет работоспособность.
6. Постройте БОЭ на базе созданного вентиля согласно варианту задания.
7. Создайте символ для построенного БОЭ.
8. Проведите моделирование работы схемы и определите задержку распростране-
ния сигнала через БОЭ.
9. Определите максимальную частоту изменения входных сигналов, при которой
построенная схема сохраняет работоспособность.
10. Составьте отчет по результатам выполнения заданий первой части лаборатор-
ной работы.

Часть 2:
1. Опишите на Verilog HDL на вентильном уровне модуль, реализующий функцию
БОЭ в указанном логическом базисе согласно варианту задания.
2. Разработайте тестовое окружение для созданного модуля.
3. Проведите моделирование работы схемы.
4. Составьте отчет по результатам выполнения заданий второй части лаборатор-
ной работы.

### Вариант 2: NAND, Полный четырехразрядный компаратор
