# 输出0

## 题目描述

欢迎来到清华大学电子系VerilogOJ练习平台！

最开始的这道题目希望帮助您快速上手VerilogOJ——

请您构造一个输出常值`0`的电路。

要求使用assgin语句对输出信号赋值。

## 输入格式

无输入信号

## 输出格式

输出单比特常值信号`0`

## 代码编辑

```verilog
module Zero(
    output out
);
    // 在这里输入你的代码 请不要修改模块和信号名称
endmodule
```