<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:07.187</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.01.25</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0011433</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치 및 이의 제조 방법</inventionTitle><inventionTitleEng>DISPLAY APPARATUS AND METHOD FOR FABRICATING THE SAME</inventionTitleEng><openDate>2025.08.04</openDate><openNumber>10-2025-0116805</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/121</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3233</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 71/60</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 표시 장치가 제공된다. 표시 장치는 기판 및 회로층을 포함한다. 상기 회로층은, 제1 반도체층, 제1 게이트 절연층, 제1 게이트 도전층, 제2 게이트 절연층, 제2 게이트 도전층, 제1 층간 절연층, 제2 반도체층, 제3 게이트 절연층, 제3 게이트 도전층, 제2 층간 절연층, 및 제1 소스 드레인 도전층을 포함한다. 상기 제1 소스 드레인 도전층은 적어도 하나의 연결 전극을 포함한다. 상기 적어도 하나의 연결 전극 각각은, 제1 연결홀을 통해 상기 제2 반도체층과 전기적으로 연결되고, 제2 연결홀을 통해 상기 제1 반도체층, 상기 제1 게이트 도전층 및 상기 제2 게이트 도전층 중 하나와 전기적으로 연결된다. 상기 제2 연결홀은, 상기 제2 반도체층의 적어도 일부와 중첩되고 상기 제2 반도체층을 관통한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 발광 영역들이 배열된 표시 영역을 포함하는 기판; 및 상기 기판 상에 배치된 회로층을 포함하고,상기 회로층은,상기 기판 상에 배치된 제1 반도체층;상기 제1 반도체층을 덮는 제1 게이트 절연층;상기 제1 게이트 절연층 상에 배치된 제1 게이트 도전층;상기 제1 게이트 도전층을 덮는 제2 게이트 절연층;상기 제2 게이트 절연층 상에 배치된 제2 게이트 도전층;상기 제2 게이트 도전층을 덮는 제1 층간 절연층;상기 제1 층간 절연층 상에 배치된 제2 반도체층;상기 제2 반도체층을 덮는 제3 게이트 절연층;상기 제3 게이트 절연층 상에 배치된 제3 게이트 도전층;상기 제3 게이트 도전층을 덮는 제2 층간 절연층; 및상기 제2 층간 절연층 상에 배치되는 제1 소스 드레인 도전층을 포함하고,상기 제1 소스 드레인 도전층은 적어도 하나의 연결 전극을 포함하며,상기 적어도 하나의 연결 전극 각각은, 제1 연결홀을 통해 상기 제2 반도체층과 전기적으로 연결되고, 제2 연결홀을 통해 상기 제1 반도체층, 상기 제1 게이트 도전층 및 상기 제2 게이트 도전층 중 하나와 전기적으로 연결되며, 상기 제2 연결홀은, 상기 제2 반도체층의 적어도 일부와 중첩되고 상기 제2 반도체층을 관통하는 표시 장치.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제2 연결홀은 상기 제1 연결홀로부터 이격되는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서,상기 제2 연결홀은 상기 제1 연결홀의 중앙의 일부와 중첩되는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서,상기 회로층 상에 배치되고, 상기 발광 영역들에 각각 배치된 발광 소자들을 포함하는 소자층을 더 포함하며,상기 회로층은, 상기 발광 소자들과 각각 전기적으로 연결되고 상호 나란하게 배열되는 발광 화소 구동부들을 포함하고,상기 발광 화소 구동부들 각각은,제1 노드와 제2 노드 사이에 전기적으로 연결되는 제1 트랜지스터; 상기 제1 전원 배선과 제3 노드 사이에 전기적으로 연결되는 제1 화소 커패시터;데이터 신호를 전달하는 데이터 배선과 상기 제3 노드 사이에 전기적으로 연결되는 제2 트랜지스터;상기 제2 노드와 상기 제3 노드 사이에 전기적으로 연결되는 제3 트랜지스터; 및제1 초기화 전압을 전달하는 제1 초기화 전압 배선과 상기 제3 노드 사이에 전기적으로 연결되는 제4 트랜지스터를 포함하며,상기 제1 노드는 상기 제1 트랜지스터의 제1 전극과 전기적으로 연결되고,상기 제2 노드는 상기 제1 트랜지스터의 제2 전극과 전기적으로 연결되며,상기 제3 노드는 상기 제1 트랜지스터의 게이트 전극과 전기적으로 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각은 상기 제1 반도체층에 배치되는 채널부, 제1 전극부 및 제2 전극부와, 상기 제1 게이트 도전층에 배치되고 상기 채널부와 중첩되는 게이트 전극을 포함하고,상기 제3 트랜지스터 및 상기 제4 트랜지스터 각각은, 상기 제2 반도체층에 배치되는 채널부, 제1 전극부 및 제2 전극부와, 상기 제3 게이트 도전층에 배치되고 상기 채널부와 중첩되는 게이트 전극을 포함하며,상기 제1 전극부는 상기 채널부의 일측에 연결되고,상기 제2 전극부는 상기 채널부의 다른 일측에 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 적어도 하나의 연결 전극은,상기 제3 트랜지스터의 제1 전극부와, 상기 제1 트랜지스터의 제2 전극부 전극 사이를 전기적으로 연결하는 제1 연결 전극; 및상기 제4 트랜지스터의 제1 전극부와, 상기 제1 초기화 전압 배선 사이를 전기적으로 연결하는 제2 연결 전극을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제1 연결 전극의 제2 연결홀은 상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제2 반도체층, 상기 제1 층간 절연층, 상기 제2 게이트 절연층 및 상기 제1 게이트 절연층을 관통하고 상기 제1 트랜지스터의 제2 전극부에 도달되며, 상기 제1 연결 전극의 제1 연결홀은 상기 제2 층간 절연층 및 상기 제3 게이트 절연층을 관통하고 상기 제1 연결 전극의 제2 연결홀로부터 이격되는 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제6 항에 있어서,상기 제1 연결 전극의 제2 연결홀은 상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제2 반도체층, 상기 제1 층간 절연층, 상기 제2 게이트 절연층 및 상기 제1 게이트 절연층을 관통하고 상기 제1 트랜지스터의 제2 전극부에 도달되며, 상기 제1 연결 전극의 제1 연결홀은 상기 제2 층간 절연층 및 상기 제3 게이트 절연층을 관통하고 상기 제1 연결 전극의 제2 연결홀의 일부와 중첩되는 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제6 항에 있어서,상기 제1 초기화 전압 배선은 상기 제2 게이트 도전층에 배치되고,상기 제2 연결 전극의 제2 연결홀은 상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제2 반도체층 및 상기 제1 층간 절연층을 관통하고 상기 제1 초기화 전압 배선에 도달되며,상기 제2 연결 전극의 제1 연결홀은 상기 제2 층간 절연층 및 상기 제3 게이트 절연층을 관통하고 상기 제2 연결 전극의 제2 연결홀로부터 이격되는 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제6 항에 있어서,상기 제1 초기화 전압 배선은 상기 제2 게이트 도전층에 배치되고,상기 제2 연결 전극의 제2 연결홀은 상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제2 반도체층 및 상기 제1 층간 절연층을 관통하고 상기 제1 초기화 전압 배선에 도달되며,상기 제2 연결 전극의 제1 연결홀은 상기 제2 층간 절연층 및 상기 제3 게이트 절연층을 관통하고 상기 제2 연결 전극의 제2 연결홀의 일부와 중첩되는 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제4 항에 있어서,상기 발광 화소 구동부들 각각은,상기 제1 전원 배선과 상기 제1 노드 사이에 전기적으로 연결되는 제5 트랜지스터;상기 제2 노드와 제4 노드 사이에 전기적으로 연결되는 제6 트랜지스터;제2 초기화 전압을 전달하는 제2 초기화 전압 배선과, 상기 제4 노드 사이에 전기적으로 연결되는 제7 트랜지스터; 및바이어스 전압을 전달하는 바이어스 전압 배선과, 상기 제1 노드 사이에 전기적으로 연결되는 제8 트랜지스터를 더 포함하며,상기 제5 트랜지스터, 상기 제6 트랜지스터, 상기 제7 트랜지스터 및 상기 제8 트랜지스터 각각은 상기 제1 반도체층에 배치되는 채널부, 제1 전극부 및 제2 전극부와, 상기 제1 게이트 도전층에 배치되고 상기 채널부와 중첩되는 게이트 전극을 포함하고,상기 제1 전극부는 상기 채널부의 일측에 연결되고,상기 제2 전극부는 상기 채널부의 다른 일측에 연결되는 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제1 항에 있어서,상기 회로층은,상기 제1 소스 드레인 도전층을 덮는 제1 평탄화층;상기 제1 평탄화층 상에 배치된 제2 소스 드레인 도전층; 및상기 제2 소스 드레인 도전층을 덮는 제2 평탄화층을 더 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 발광 영역들이 배열된 표시 영역을 포함한 기판을 마련하는 단계; 및상기 기판 상에, 제1 방향 및 제2 방향으로 상호 나란하게 배열되는 발광 화소 구동부들을 포함한 회로층을 배치하는 단계를 포함하고,상기 회로층을 배치하는 단계는,상기 기판 상에 제1 반도체층을 배치하는 단계;상기 제1 반도체층을 덮는 제1 게이트 절연층을 배치하는 단계;상기 제1 게이트 절연층 상에 제1 게이트 도전층을 배치하는 단계;상기 제1 게이트 도전층을 덮는 제2 게이트 절연층을 배치하는 단계;상기 제2 게이트 절연층 상에 제2 게이트 도전층을 배치하는 단계;상기 제2 게이트 도전층을 덮는 제1 층간 절연층을 배치하는 단계;상기 제1 층간 절연층 상에 제2 반도체층을 배치하는 단계;상기 제2 반도체층을 덮는 제3 게이트 절연층을 배치하는 단계;상기 제3 게이트 절연층 상에 제3 게이트 도전층을 배치하는 단계;상기 제3 게이트 도전층을 덮는 제2 층간 절연층을 배치하는 단계;상기 제2 반도체층에 도달되는 제1 연결홀을 배치하는 단계;상기 제1 반도체층, 상기 제1 게이트 도전층 및 상기 제2 게이트 도전층 중 하나에 도달되는 제2 연결홀을 배치하는 단계; 및상기 제2 층간 절연층 상에 제1 소스 드레인 도전층을 배치하는 단계를 포함하고,상기 제2 연결홀을 배치하는 단계에서, 상기 제2 연결홀은 상기 제2 반도체층의 적어도 일부와 중첩되고 상기 제2 반도체층을 관통하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 제2 연결홀을 배치하는 단계에서, 상기 제2 연결홀은 상기 제1 연결홀로부터 이격되는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제13 항에 있어서,상기 제2 연결홀을 배치하는 단계에서, 상기 제2 연결홀은 상기 제1 연결홀의 중앙의 일부와 중첩되는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제13 항에 있어서,상기 제1 소스 드레인 도전층을 배치하는 단계에서, 상기 제1 소스 드레인 도전층은 적어도 하나의 연결 전극을 포함하고, 상기 적어도 하나의 연결 전극 각각은, 상기 제1 연결홀을 통해 상기 제2 반도체층과 전기적으로 연결되고, 제2 연결홀을 통해 상기 제1 반도체층, 상기 제1 게이트 도전층 및 상기 제2 게이트 도전층 중 하나와 전기적으로 연결되는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제13 항에 있어서,상기 회로층을 배치하는 단계 이후에, 상기 발광 영역들에 각각 배치된 발광 소자들을 포함하는 소자층을 배치하는 단계를 더 포함하고,상기 회로층은, 상기 발광 소자들과 각각 전기적으로 연결되고 상호 나란하게 배열되는 발광 화소 구동부들을 포함하며,상기 발광 화소 구동부들 각각은,제1 노드와 제2 노드 사이에 전기적으로 연결되는 제1 트랜지스터; 상기 제1 전원 배선과 제3 노드 사이에 전기적으로 연결되는 제1 화소 커패시터;데이터 신호를 전달하는 데이터 배선과 상기 제3 노드 사이에 전기적으로 연결되는 제2 트랜지스터;상기 제2 노드와 상기 제3 노드 사이에 전기적으로 연결되는 제3 트랜지스터; 및제1 초기화 전압을 전달하는 제1 초기화 전압 배선과 상기 제3 노드 사이에 전기적으로 연결되는 제4 트랜지스터를 포함하고,상기 제1 노드는 상기 제1 트랜지스터의 제1 전극과 전기적으로 연결되고,상기 제2 노드는 상기 제1 트랜지스터의 제2 전극과 전기적으로 연결되며,상기 제3 노드는 상기 제1 트랜지스터의 게이트 전극과 전기적으로 연결되며,상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각은 상기 제1 반도체층에 배치되는 채널부, 제1 전극부 및 제2 전극부와, 상기 제1 게이트 도전층에 배치되고 상기 채널부와 중첩되는 게이트 전극을 포함하고,상기 제3 트랜지스터 및 상기 제4 트랜지스터 각각은, 상기 제2 반도체층에 배치되는 채널부, 제1 전극부 및 제2 전극부와, 상기 제3 게이트 도전층에 배치되고 상기 채널부와 중첩되는 게이트 전극을 포함하며,상기 제1 전극부는 상기 채널부의 일측에 연결되고,상기 제2 전극부는 상기 채널부의 다른 일측에 연결되는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제17 항에 있어서,상기 적어도 하나의 연결 전극은,상기 제3 트랜지스터의 제1 전극부와, 상기 제1 트랜지스터의 제2 전극부 전극 사이를 전기적으로 연결하는 제1 연결 전극; 및상기 제4 트랜지스터의 제1 전극부와, 상기 제1 초기화 전압 배선 사이를 전기적으로 연결하는 제2 연결 전극을 포함하는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 제1 연결 전극의 제2 연결홀은 상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제2 반도체층, 상기 제1 층간 절연층, 상기 제2 게이트 절연층 및 상기 제1 게이트 절연층을 관통하고 상기 제1 트랜지스터의 제2 전극부에 도달되며,상기 제1 연결 전극의 제1 연결홀은 상기 제2 층간 절연층 및 상기 제3 게이트 절연층을 관통하고 상기 제1 연결 전극의 제2 연결홀의 일부와 중첩되는 표시 장치의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제18 항에 있어서,상기 제2 게이트 도전층을 배치하는 단계에서, 상기 제2 게이트 도전층은 상기 제1 초기화 전압 배선을 포함하고,상기 제2 연결 전극의 제2 연결홀은 상기 제2 층간 절연층, 상기 제3 게이트 절연층, 상기 제2 반도체층 및 상기 제1 층간 절연층을 관통하고 상기 제1 초기화 전압 배선에 도달되며,상기 제2 연결 전극의 제1 연결홀은 상기 제2 층간 절연층 및 상기 제3 게이트 절연층을 관통하고 상기 제2 연결 전극의 제2 연결홀의 일부와 중첩되는 표시 장치의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>CHOI, Jong Hyun</engName><name>최종현</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>OH, Min Jeong</engName><name>오민정</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Youn Joon</engName><name>김연준</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.01.25</receiptDate><receiptNumber>1-1-2024-0098394-14</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240011433.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fe118eaf6a2d9404f48f9f7ebddb8d0db6dccc57a3e6d49b7d9b1f22baab1a6bd4d80262d94710d2fdfb7d5ff95da43952aa3716cd97bd7e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfafcbc342afaea4d5a76e061a1b2d648e8fd2f568ac8a16be120bed655c8ac42981bc08c7af05a7d18073918065bd5cc672f0f95c3f87ca62</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>