TimeQuest Timing Analyzer report for Armario
Fri Nov 24 22:31:42 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'Integrador:Integrador1|estado.aberto_s'
 13. Slow Model Setup: 'Integrador:Integrador2|estado.aberto_s'
 14. Slow Model Setup: 'Integrador:Integrador4|estado.aberto_s'
 15. Slow Model Setup: 'Integrador:Integrador3|estado.aberto_s'
 16. Slow Model Hold: 'clock'
 17. Slow Model Hold: 'Integrador:Integrador3|estado.aberto_s'
 18. Slow Model Hold: 'Integrador:Integrador4|estado.aberto_s'
 19. Slow Model Hold: 'Integrador:Integrador2|estado.aberto_s'
 20. Slow Model Hold: 'Integrador:Integrador1|estado.aberto_s'
 21. Slow Model Recovery: 'Integrador:Integrador2|estado.aberto_s'
 22. Slow Model Recovery: 'fechar'
 23. Slow Model Recovery: 'Integrador:Integrador1|estado.aberto_s'
 24. Slow Model Recovery: 'Integrador:Integrador4|estado.aberto_s'
 25. Slow Model Recovery: 'Integrador:Integrador3|estado.aberto_s'
 26. Slow Model Removal: 'Integrador:Integrador3|estado.aberto_s'
 27. Slow Model Removal: 'Integrador:Integrador4|estado.aberto_s'
 28. Slow Model Removal: 'Integrador:Integrador1|estado.aberto_s'
 29. Slow Model Removal: 'fechar'
 30. Slow Model Removal: 'Integrador:Integrador2|estado.aberto_s'
 31. Slow Model Minimum Pulse Width: 'clock'
 32. Slow Model Minimum Pulse Width: 'ok'
 33. Slow Model Minimum Pulse Width: 'fechar'
 34. Slow Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'
 35. Slow Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'
 36. Slow Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'
 37. Slow Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Fast Model Setup Summary
 45. Fast Model Hold Summary
 46. Fast Model Recovery Summary
 47. Fast Model Removal Summary
 48. Fast Model Minimum Pulse Width Summary
 49. Fast Model Setup: 'clock'
 50. Fast Model Setup: 'Integrador:Integrador1|estado.aberto_s'
 51. Fast Model Setup: 'Integrador:Integrador2|estado.aberto_s'
 52. Fast Model Setup: 'Integrador:Integrador4|estado.aberto_s'
 53. Fast Model Setup: 'Integrador:Integrador3|estado.aberto_s'
 54. Fast Model Hold: 'clock'
 55. Fast Model Hold: 'Integrador:Integrador3|estado.aberto_s'
 56. Fast Model Hold: 'Integrador:Integrador4|estado.aberto_s'
 57. Fast Model Hold: 'Integrador:Integrador2|estado.aberto_s'
 58. Fast Model Hold: 'Integrador:Integrador1|estado.aberto_s'
 59. Fast Model Recovery: 'fechar'
 60. Fast Model Recovery: 'Integrador:Integrador2|estado.aberto_s'
 61. Fast Model Recovery: 'Integrador:Integrador1|estado.aberto_s'
 62. Fast Model Recovery: 'Integrador:Integrador4|estado.aberto_s'
 63. Fast Model Recovery: 'Integrador:Integrador3|estado.aberto_s'
 64. Fast Model Removal: 'Integrador:Integrador4|estado.aberto_s'
 65. Fast Model Removal: 'Integrador:Integrador3|estado.aberto_s'
 66. Fast Model Removal: 'Integrador:Integrador1|estado.aberto_s'
 67. Fast Model Removal: 'Integrador:Integrador2|estado.aberto_s'
 68. Fast Model Removal: 'fechar'
 69. Fast Model Minimum Pulse Width: 'clock'
 70. Fast Model Minimum Pulse Width: 'ok'
 71. Fast Model Minimum Pulse Width: 'fechar'
 72. Fast Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'
 73. Fast Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'
 74. Fast Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'
 75. Fast Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'
 76. Setup Times
 77. Hold Times
 78. Clock to Output Times
 79. Minimum Clock to Output Times
 80. Propagation Delay
 81. Minimum Propagation Delay
 82. Multicorner Timing Analysis Summary
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Progagation Delay
 88. Minimum Progagation Delay
 89. Setup Transfers
 90. Hold Transfers
 91. Recovery Transfers
 92. Removal Transfers
 93. Report TCCS
 94. Report RSKM
 95. Unconstrained Paths
 96. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Armario                                            ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                         ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; Clock Name                             ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                    ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+
; clock                                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                                  ;
; fechar                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fechar }                                 ;
; Integrador:Integrador1|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador1|estado.aberto_s } ;
; Integrador:Integrador2|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador2|estado.aberto_s } ;
; Integrador:Integrador3|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador3|estado.aberto_s } ;
; Integrador:Integrador4|estado.aberto_s ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Integrador:Integrador4|estado.aberto_s } ;
; ok                                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ok }                                     ;
+----------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 490.44 MHz ; 420.17 MHz      ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -3.450 ; -18.703       ;
; Integrador:Integrador1|estado.aberto_s ; 0.325  ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 0.472  ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 1.226  ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 1.623  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -2.534 ; -16.129       ;
; Integrador:Integrador3|estado.aberto_s ; -1.032 ; -3.797        ;
; Integrador:Integrador4|estado.aberto_s ; -0.494 ; -1.911        ;
; Integrador:Integrador2|estado.aberto_s ; 0.147  ; 0.000         ;
; Integrador:Integrador1|estado.aberto_s ; 0.412  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Recovery Summary                                     ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; Integrador:Integrador2|estado.aberto_s ; -0.545 ; -2.180        ;
; fechar                                 ; -0.367 ; -0.842        ;
; Integrador:Integrador1|estado.aberto_s ; -0.218 ; -0.872        ;
; Integrador:Integrador4|estado.aberto_s ; 0.439  ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 0.576  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Removal Summary                                      ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; Integrador:Integrador3|estado.aberto_s ; -0.137 ; -0.548        ;
; Integrador:Integrador4|estado.aberto_s ; -0.107 ; -0.428        ;
; Integrador:Integrador1|estado.aberto_s ; 0.480  ; 0.000         ;
; fechar                                 ; 0.551  ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 0.583  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.380 ; -9.380        ;
; ok                                     ; -1.380 ; -9.380        ;
; fechar                                 ; -1.222 ; -5.222        ;
; Integrador:Integrador1|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador2|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador3|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador4|estado.aberto_s ; -0.500 ; -4.000        ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -3.450 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; -1.709     ; 2.777      ;
; -3.322 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; -1.564     ; 2.794      ;
; -3.318 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; -1.709     ; 2.645      ;
; -3.288 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; -1.709     ; 2.615      ;
; -3.162 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; -1.709     ; 2.489      ;
; -3.007 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; -1.564     ; 2.479      ;
; -2.962 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; -1.564     ; 2.434      ;
; -2.837 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; -1.564     ; 2.309      ;
; -2.218 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.999     ; 1.755      ;
; -2.149 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.615     ; 2.070      ;
; -2.088 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.615     ; 2.009      ;
; -2.070 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.004      ; 3.110      ;
; -2.060 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.999     ; 1.597      ;
; -2.059 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.004      ; 3.099      ;
; -2.057 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.005      ; 3.098      ;
; -2.055 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.004      ; 3.095      ;
; -2.053 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.004      ; 3.093      ;
; -2.025 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.004      ; 3.065      ;
; -2.022 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; -0.593     ; 2.465      ;
; -1.985 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.005      ; 3.026      ;
; -1.976 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.005      ; 3.017      ;
; -1.966 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.611     ; 1.891      ;
; -1.946 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; -0.655     ; 2.327      ;
; -1.943 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.004      ; 2.983      ;
; -1.930 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.005      ; 2.971      ;
; -1.912 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.004      ; 2.952      ;
; -1.899 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; -0.593     ; 2.342      ;
; -1.884 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.004      ; 2.924      ;
; -1.883 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.557     ; 1.862      ;
; -1.820 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; -0.655     ; 2.201      ;
; -1.772 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.611     ; 1.697      ;
; -1.771 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.557     ; 1.750      ;
; -1.620 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; -0.593     ; 2.063      ;
; -1.608 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.005      ; 2.649      ;
; -1.565 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.005      ; 2.606      ;
; -1.564 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.005      ; 2.605      ;
; -1.527 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; -0.655     ; 1.908      ;
; -1.513 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.005      ; 2.554      ;
; -1.491 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; -0.593     ; 1.934      ;
; -1.395 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; -0.655     ; 1.776      ;
; -1.267 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 0.537      ; 2.840      ;
; -1.262 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 0.537      ; 2.835      ;
; -1.039 ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 2.075      ;
; -0.956 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.537      ; 2.529      ;
; -0.713 ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.749      ;
; -0.622 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.537      ; 2.195      ;
; -0.599 ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.635      ;
; -0.582 ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.618      ;
; -0.528 ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.564      ;
; -0.449 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 0.579      ; 2.064      ;
; -0.315 ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.351      ;
; -0.285 ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.321      ;
; -0.262 ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 2.675      ; 3.473      ;
; -0.225 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 0.579      ; 1.840      ;
; -0.197 ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 2.675      ; 3.408      ;
; -0.165 ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 1.201      ;
; -0.112 ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 2.674      ; 3.322      ;
; -0.096 ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 2.674      ; 3.306      ;
; -0.072 ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 2.675      ; 3.283      ;
; -0.052 ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 2.675      ; 3.263      ;
; -0.051 ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 2.675      ; 3.262      ;
; -0.004 ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 2.675      ; 3.215      ;
; 0.015  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 2.674      ; 3.195      ;
; 0.019  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 2.674      ; 3.191      ;
; 0.122  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 2.674      ; 3.088      ;
; 0.122  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 2.674      ; 3.088      ;
; 0.238  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 2.675      ; 3.473      ;
; 0.303  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 2.675      ; 3.408      ;
; 0.365  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.579      ; 1.250      ;
; 0.368  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.579      ; 1.247      ;
; 0.388  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 2.674      ; 3.322      ;
; 0.404  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 2.674      ; 3.306      ;
; 0.428  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 2.675      ; 3.283      ;
; 0.448  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 2.675      ; 3.263      ;
; 0.449  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 2.675      ; 3.262      ;
; 0.496  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 2.675      ; 3.215      ;
; 0.515  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 2.674      ; 3.195      ;
; 0.519  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 2.674      ; 3.191      ;
; 0.622  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 2.674      ; 3.088      ;
; 0.622  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 2.674      ; 3.088      ;
; 1.210  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 2.675      ; 2.251      ;
; 1.416  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; 2.675      ; 2.045      ;
; 1.461  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 2.675      ; 2.000      ;
; 1.529  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; 2.675      ; 1.932      ;
; 1.674  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 2.674      ; 1.786      ;
; 1.684  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 2.674      ; 1.776      ;
; 1.710  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; 2.675      ; 2.251      ;
; 1.916  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; 2.675      ; 2.045      ;
; 1.952  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 2.674      ; 1.508      ;
; 1.955  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 2.674      ; 1.505      ;
; 1.961  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; 2.675      ; 2.000      ;
; 2.029  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; 2.675      ; 1.932      ;
; 2.174  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; 2.674      ; 1.786      ;
; 2.184  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; 2.674      ; 1.776      ;
; 2.452  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; 2.674      ; 1.508      ;
; 2.455  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; 2.674      ; 1.505      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.325 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.660      ; 1.371      ;
; 0.330 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.660      ; 1.366      ;
; 0.349 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.660      ; 1.347      ;
; 0.358 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.660      ; 1.338      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.472 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.598      ; 1.162      ;
; 0.493 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.598      ; 1.141      ;
; 0.529 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.598      ; 1.105      ;
; 0.623 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.598      ; 1.011      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.226 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 1.568      ; 1.378      ;
; 1.242 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 1.568      ; 1.362      ;
; 1.259 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 1.568      ; 1.345      ;
; 1.264 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 1.568      ; 1.340      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.623 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.713      ; 1.126      ;
; 1.657 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.713      ; 1.092      ;
; 1.795 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.713      ; 0.954      ;
; 1.802 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.713      ; 0.947      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -2.534 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 2.675      ; 0.657      ;
; -2.534 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 2.675      ; 0.657      ;
; -2.533 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 2.674      ; 0.657      ;
; -2.533 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 2.674      ; 0.657      ;
; -2.034 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 2.675      ; 0.657      ;
; -2.034 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 2.675      ; 0.657      ;
; -2.033 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 2.674      ; 0.657      ;
; -2.033 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 2.674      ; 0.657      ;
; -1.685 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 2.674      ; 1.505      ;
; -1.682 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 2.674      ; 1.508      ;
; -1.326 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 2.675      ; 1.865      ;
; -1.302 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 2.675      ; 1.889      ;
; -1.185 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 2.674      ; 1.505      ;
; -1.182 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 2.674      ; 1.508      ;
; -0.826 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 2.675      ; 1.865      ;
; -0.802 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 2.675      ; 1.889      ;
; 0.148  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 2.674      ; 3.088      ;
; 0.148  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 2.674      ; 3.088      ;
; 0.251  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 2.674      ; 3.191      ;
; 0.255  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 2.674      ; 3.195      ;
; 0.274  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 2.675      ; 3.215      ;
; 0.321  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 2.675      ; 3.262      ;
; 0.322  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 2.675      ; 3.263      ;
; 0.342  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 2.675      ; 3.283      ;
; 0.366  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 2.674      ; 3.306      ;
; 0.382  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 2.674      ; 3.322      ;
; 0.391  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.402  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.579      ; 1.247      ;
; 0.405  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.579      ; 1.250      ;
; 0.467  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 2.675      ; 3.408      ;
; 0.532  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 2.675      ; 3.473      ;
; 0.648  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 2.674      ; 3.088      ;
; 0.648  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 2.674      ; 3.088      ;
; 0.677  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 0.579      ; 1.522      ;
; 0.751  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 2.674      ; 3.191      ;
; 0.755  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 2.674      ; 3.195      ;
; 0.774  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 2.675      ; 3.215      ;
; 0.821  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 2.675      ; 3.262      ;
; 0.822  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 2.675      ; 3.263      ;
; 0.842  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 2.675      ; 3.283      ;
; 0.866  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 2.674      ; 3.306      ;
; 0.882  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 2.674      ; 3.322      ;
; 0.951  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 0.579      ; 1.796      ;
; 0.967  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 2.675      ; 3.408      ;
; 1.002  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 0.537      ; 1.805      ;
; 1.032  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 2.675      ; 3.473      ;
; 1.085  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 1.351      ;
; 1.293  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 0.537      ; 2.096      ;
; 1.298  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 1.564      ;
; 1.369  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 1.635      ;
; 1.392  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.537      ; 2.195      ;
; 1.483  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 1.749      ;
; 1.726  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.537      ; 2.529      ;
; 2.165  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; -0.655     ; 1.776      ;
; 2.261  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; -0.593     ; 1.934      ;
; 2.283  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.005      ; 2.554      ;
; 2.297  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; -0.655     ; 1.908      ;
; 2.334  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.005      ; 2.605      ;
; 2.335  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.005      ; 2.606      ;
; 2.378  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.005      ; 2.649      ;
; 2.390  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; -0.593     ; 2.063      ;
; 2.429  ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.557     ; 1.638      ;
; 2.465  ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.557     ; 1.674      ;
; 2.469  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.611     ; 1.624      ;
; 2.590  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; -0.655     ; 2.201      ;
; 2.610  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.615     ; 1.761      ;
; 2.654  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.004      ; 2.924      ;
; 2.669  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; -0.593     ; 2.342      ;
; 2.682  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.004      ; 2.952      ;
; 2.700  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.005      ; 2.971      ;
; 2.713  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.004      ; 2.983      ;
; 2.716  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; -0.655     ; 2.327      ;
; 2.736  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.611     ; 1.891      ;
; 2.745  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.999     ; 1.512      ;
; 2.746  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.005      ; 3.017      ;
; 2.755  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.005      ; 3.026      ;
; 2.792  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; -0.593     ; 2.465      ;
; 2.795  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.004      ; 3.065      ;
; 2.823  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.004      ; 3.093      ;
; 2.825  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.004      ; 3.095      ;
; 2.827  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.005      ; 3.098      ;
; 2.829  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.004      ; 3.099      ;
; 2.840  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.004      ; 3.110      ;
; 2.919  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.615     ; 2.070      ;
; 2.935  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.999     ; 1.702      ;
; 3.607  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; -1.564     ; 2.309      ;
; 3.732  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; -1.564     ; 2.434      ;
; 3.777  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; -1.564     ; 2.479      ;
; 3.932  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; -1.709     ; 2.489      ;
; 4.058  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; -1.709     ; 2.615      ;
; 4.088  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; -1.709     ; 2.645      ;
; 4.092  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; -1.564     ; 2.794      ;
; 4.220  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; -1.709     ; 2.777      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                         ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -1.032 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.713      ; 0.947      ;
; -1.025 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.713      ; 0.954      ;
; -0.887 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.713      ; 1.092      ;
; -0.853 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.713      ; 1.126      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.494 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 1.568      ; 1.340      ;
; -0.489 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 1.568      ; 1.345      ;
; -0.472 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 1.568      ; 1.362      ;
; -0.456 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 1.568      ; 1.378      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.147 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.598      ; 1.011      ;
; 0.241 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.598      ; 1.105      ;
; 0.277 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.598      ; 1.141      ;
; 0.298 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.598      ; 1.162      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.412 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.660      ; 1.338      ;
; 0.421 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.660      ; 1.347      ;
; 0.440 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.660      ; 1.366      ;
; 0.445 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.660      ; 1.371      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.545 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.593      ; 2.174      ;
; -0.545 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.593      ; 2.174      ;
; -0.545 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.593      ; 2.174      ;
; -0.545 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.593      ; 2.174      ;
; 0.187  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 1.130      ; 1.979      ;
; 0.187  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 1.130      ; 1.979      ;
; 0.187  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 1.130      ; 1.979      ;
; 0.187  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 1.130      ; 1.979      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'fechar'                                                                                                                                                     ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.367 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.557      ; 1.460      ;
; -0.302 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.615      ; 1.453      ;
; -0.173 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.611      ; 1.320      ;
; 0.219  ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.999      ; 1.316      ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.218 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.655      ; 1.909      ;
; -0.218 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.655      ; 1.909      ;
; -0.218 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.655      ; 1.909      ;
; -0.218 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.655      ; 1.909      ;
; 0.290  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 1.192      ; 1.938      ;
; 0.290  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 1.192      ; 1.938      ;
; 0.290  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 1.192      ; 1.938      ;
; 0.290  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 1.192      ; 1.938      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.439 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 1.564      ; 2.161      ;
; 0.439 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 1.564      ; 2.161      ;
; 0.439 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 1.564      ; 2.161      ;
; 0.439 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 1.564      ; 2.161      ;
; 0.877 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 2.143      ; 2.302      ;
; 0.877 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 2.143      ; 2.302      ;
; 0.877 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 2.143      ; 2.302      ;
; 0.877 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 2.143      ; 2.302      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.576 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.709      ; 2.169      ;
; 0.576 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.709      ; 2.169      ;
; 0.576 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.709      ; 2.169      ;
; 0.576 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.709      ; 2.169      ;
; 0.907 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 2.288      ; 2.417      ;
; 0.907 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 2.288      ; 2.417      ;
; 0.907 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 2.288      ; 2.417      ;
; 0.907 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 2.288      ; 2.417      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                          ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.137 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 2.288      ; 2.417      ;
; -0.137 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 2.288      ; 2.417      ;
; -0.137 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 2.288      ; 2.417      ;
; -0.137 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 2.288      ; 2.417      ;
; 0.194  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.709      ; 2.169      ;
; 0.194  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.709      ; 2.169      ;
; 0.194  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.709      ; 2.169      ;
; 0.194  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.709      ; 2.169      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                          ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.107 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 2.143      ; 2.302      ;
; -0.107 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 2.143      ; 2.302      ;
; -0.107 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 2.143      ; 2.302      ;
; -0.107 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 2.143      ; 2.302      ;
; 0.331  ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 1.564      ; 2.161      ;
; 0.331  ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 1.564      ; 2.161      ;
; 0.331  ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 1.564      ; 2.161      ;
; 0.331  ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 1.564      ; 2.161      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.480 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 1.192      ; 1.938      ;
; 0.480 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 1.192      ; 1.938      ;
; 0.480 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 1.192      ; 1.938      ;
; 0.480 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 1.192      ; 1.938      ;
; 0.988 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.655      ; 1.909      ;
; 0.988 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.655      ; 1.909      ;
; 0.988 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.655      ; 1.909      ;
; 0.988 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.655      ; 1.909      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'fechar'                                                                                                                                                     ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.551 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.999      ; 1.316      ;
; 0.943 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.611      ; 1.320      ;
; 1.072 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.615      ; 1.453      ;
; 1.137 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.557      ; 1.460      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.583 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 1.130      ; 1.979      ;
; 0.583 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 1.130      ; 1.979      ;
; 0.583 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 1.130      ; 1.979      ;
; 0.583 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 1.130      ; 1.979      ;
; 1.315 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.593      ; 2.174      ;
; 1.315 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.593      ; 2.174      ;
; 1.315 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.593      ; 2.174      ;
; 1.315 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.593      ; 2.174      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ok'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ok    ; Rise       ; ok                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B0|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B0|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B1|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B1|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B2|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B2|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B3|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B3|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B0|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B0|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B1|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B1|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B2|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B2|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B3|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B3|QS|clk             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'fechar'                                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; fechar ; Rise       ; fechar                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; fechar|combout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; fechar|combout                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cancel    ; clock      ; 6.014 ; 6.014 ; Fall       ; clock           ;
; fechar    ; clock      ; 0.552 ; 0.552 ; Fall       ; clock           ;
; ok        ; clock      ; 0.762 ; 0.762 ; Fall       ; clock           ;
; in_b[*]   ; ok         ; 4.996 ; 4.996 ; Fall       ; ok              ;
;  in_b[0]  ; ok         ; 2.425 ; 2.425 ; Fall       ; ok              ;
;  in_b[1]  ; ok         ; 4.996 ; 4.996 ; Fall       ; ok              ;
; in_sn[*]  ; ok         ; 3.389 ; 3.389 ; Fall       ; ok              ;
;  in_sn[0] ; ok         ; 3.389 ; 3.389 ; Fall       ; ok              ;
;  in_sn[1] ; ok         ; 3.375 ; 3.375 ; Fall       ; ok              ;
;  in_sn[2] ; ok         ; 3.368 ; 3.368 ; Fall       ; ok              ;
;  in_sn[3] ; ok         ; 3.350 ; 3.350 ; Fall       ; ok              ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cancel    ; clock      ; -4.365 ; -4.365 ; Fall       ; clock           ;
; fechar    ; clock      ; -0.251 ; -0.251 ; Fall       ; clock           ;
; ok        ; clock      ; -0.148 ; -0.148 ; Fall       ; clock           ;
; in_b[*]   ; ok         ; -0.909 ; -0.909 ; Fall       ; ok              ;
;  in_b[0]  ; ok         ; -0.909 ; -0.909 ; Fall       ; ok              ;
;  in_b[1]  ; ok         ; -3.478 ; -3.478 ; Fall       ; ok              ;
; in_sn[*]  ; ok         ; -3.120 ; -3.120 ; Fall       ; ok              ;
;  in_sn[0] ; ok         ; -3.159 ; -3.159 ; Fall       ; ok              ;
;  in_sn[1] ; ok         ; -3.145 ; -3.145 ; Fall       ; ok              ;
;  in_sn[2] ; ok         ; -3.138 ; -3.138 ; Fall       ; ok              ;
;  in_sn[3] ; ok         ; -3.120 ; -3.120 ; Fall       ; ok              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; out_sc[*]  ; Integrador:Integrador1|estado.aberto_s ; 8.046  ; 8.046  ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
;  out_sc[0] ; Integrador:Integrador1|estado.aberto_s ; 8.046  ; 8.046  ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador2|estado.aberto_s ; 8.165  ; 8.165  ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
;  out_sc[1] ; Integrador:Integrador2|estado.aberto_s ; 8.165  ; 8.165  ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador3|estado.aberto_s ; 9.321  ; 9.321  ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
;  out_sc[2] ; Integrador:Integrador3|estado.aberto_s ; 9.321  ; 9.321  ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador4|estado.aberto_s ; 10.133 ; 10.133 ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
;  out_sc[3] ; Integrador:Integrador4|estado.aberto_s ; 10.133 ; 10.133 ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar                                 ; 7.406  ; 7.406  ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 7.406  ; 7.406  ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 7.136  ; 7.136  ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 7.185  ; 7.185  ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 7.185  ; 7.185  ; Rise       ; fechar                                 ;
; out_b[*]   ; ok                                     ; 7.881  ; 7.881  ; Fall       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 7.881  ; 7.881  ; Fall       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 7.851  ; 7.851  ; Fall       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 7.851  ; 7.851  ; Fall       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 7.881  ; 7.881  ; Fall       ; ok                                     ;
; out_sc[*]  ; ok                                     ; 9.114  ; 9.114  ; Fall       ; ok                                     ;
;  out_sc[0] ; ok                                     ; 8.127  ; 8.127  ; Fall       ; ok                                     ;
;  out_sc[1] ; ok                                     ; 8.119  ; 8.119  ; Fall       ; ok                                     ;
;  out_sc[2] ; ok                                     ; 8.086  ; 8.086  ; Fall       ; ok                                     ;
;  out_sc[3] ; ok                                     ; 9.114  ; 9.114  ; Fall       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 6.290  ; 6.290  ; Fall       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 6.288  ; 6.288  ; Fall       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 6.264  ; 6.264  ; Fall       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 6.260  ; 6.260  ; Fall       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 6.290  ; 6.290  ; Fall       ; ok                                     ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc[*]  ; Integrador:Integrador1|estado.aberto_s ; 7.634 ; 7.634 ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
;  out_sc[0] ; Integrador:Integrador1|estado.aberto_s ; 7.634 ; 7.634 ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador2|estado.aberto_s ; 7.798 ; 7.798 ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
;  out_sc[1] ; Integrador:Integrador2|estado.aberto_s ; 7.798 ; 7.798 ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador3|estado.aberto_s ; 8.948 ; 8.948 ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
;  out_sc[2] ; Integrador:Integrador3|estado.aberto_s ; 8.948 ; 8.948 ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador4|estado.aberto_s ; 9.044 ; 9.044 ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
;  out_sc[3] ; Integrador:Integrador4|estado.aberto_s ; 9.044 ; 9.044 ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar                                 ; 7.136 ; 7.136 ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 7.406 ; 7.406 ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 7.136 ; 7.136 ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 7.185 ; 7.185 ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 7.185 ; 7.185 ; Rise       ; fechar                                 ;
; out_b[*]   ; ok                                     ; 6.829 ; 6.829 ; Fall       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 6.859 ; 6.859 ; Fall       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 6.829 ; 6.829 ; Fall       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 6.829 ; 6.829 ; Fall       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 6.859 ; 6.859 ; Fall       ; ok                                     ;
; out_sc[*]  ; ok                                     ; 7.655 ; 7.655 ; Fall       ; ok                                     ;
;  out_sc[0] ; ok                                     ; 7.799 ; 7.799 ; Fall       ; ok                                     ;
;  out_sc[1] ; ok                                     ; 7.820 ; 7.820 ; Fall       ; ok                                     ;
;  out_sc[2] ; ok                                     ; 7.655 ; 7.655 ; Fall       ; ok                                     ;
;  out_sc[3] ; ok                                     ; 8.092 ; 8.092 ; Fall       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 6.260 ; 6.260 ; Fall       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 6.288 ; 6.288 ; Fall       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 6.264 ; 6.264 ; Fall       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 6.260 ; 6.260 ; Fall       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 6.290 ; 6.290 ; Fall       ; ok                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 6.578 ; 6.578 ; 6.578 ; 6.578 ;
; in_b[0]    ; dec_display[2] ; 6.591 ;       ;       ; 6.591 ;
; in_b[0]    ; dec_display[3] ; 6.558 ; 6.558 ; 6.558 ; 6.558 ;
; in_b[0]    ; dec_display[4] ;       ; 6.524 ; 6.524 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 6.607 ; 6.607 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 6.952 ; 6.952 ;       ;
; in_b[1]    ; dec_display[0] ; 9.147 ; 9.147 ; 9.147 ; 9.147 ;
; in_b[1]    ; dec_display[2] ;       ; 9.162 ; 9.162 ;       ;
; in_b[1]    ; dec_display[3] ; 9.127 ; 9.127 ; 9.127 ; 9.127 ;
; in_b[1]    ; dec_display[4] ; 9.100 ;       ;       ; 9.100 ;
; in_b[1]    ; dec_display[5] ;       ; 9.180 ; 9.180 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 9.347 ; 9.347 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 6.578 ; 6.578 ; 6.578 ; 6.578 ;
; in_b[0]    ; dec_display[2] ; 6.591 ;       ;       ; 6.591 ;
; in_b[0]    ; dec_display[3] ; 6.558 ; 6.558 ; 6.558 ; 6.558 ;
; in_b[0]    ; dec_display[4] ;       ; 6.524 ; 6.524 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 6.607 ; 6.607 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 6.952 ; 6.952 ;       ;
; in_b[1]    ; dec_display[0] ; 9.147 ; 9.147 ; 9.147 ; 9.147 ;
; in_b[1]    ; dec_display[2] ;       ; 9.162 ; 9.162 ;       ;
; in_b[1]    ; dec_display[3] ; 9.127 ; 9.127 ; 9.127 ; 9.127 ;
; in_b[1]    ; dec_display[4] ; 9.100 ;       ;       ; 9.100 ;
; in_b[1]    ; dec_display[5] ;       ; 9.180 ; 9.180 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 9.347 ; 9.347 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -0.999 ; -4.245        ;
; Integrador:Integrador1|estado.aberto_s ; 0.586  ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 0.648  ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 1.097  ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 1.250  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Hold Summary                                         ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.578 ; -10.972       ;
; Integrador:Integrador3|estado.aberto_s ; -0.450 ; -1.650        ;
; Integrador:Integrador4|estado.aberto_s ; -0.237 ; -0.913        ;
; Integrador:Integrador2|estado.aberto_s ; 0.143  ; 0.000         ;
; Integrador:Integrador1|estado.aberto_s ; 0.278  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Recovery Summary                                     ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; fechar                                 ; -0.274 ; -0.678        ;
; Integrador:Integrador2|estado.aberto_s ; 0.116  ; 0.000         ;
; Integrador:Integrador1|estado.aberto_s ; 0.257  ; 0.000         ;
; Integrador:Integrador4|estado.aberto_s ; 0.667  ; 0.000         ;
; Integrador:Integrador3|estado.aberto_s ; 0.692  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Removal Summary                                      ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; Integrador:Integrador4|estado.aberto_s ; -0.230 ; -0.920        ;
; Integrador:Integrador3|estado.aberto_s ; -0.207 ; -0.828        ;
; Integrador:Integrador1|estado.aberto_s ; 0.163  ; 0.000         ;
; Integrador:Integrador2|estado.aberto_s ; 0.203  ; 0.000         ;
; fechar                                 ; 0.857  ; 0.000         ;
+----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+----------------------------------------+--------+---------------+
; Clock                                  ; Slack  ; End Point TNS ;
+----------------------------------------+--------+---------------+
; clock                                  ; -1.380 ; -9.380        ;
; ok                                     ; -1.380 ; -9.380        ;
; fechar                                 ; -1.222 ; -5.222        ;
; Integrador:Integrador1|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador2|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador3|estado.aberto_s ; -0.500 ; -4.000        ;
; Integrador:Integrador4|estado.aberto_s ; -0.500 ; -4.000        ;
+----------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                              ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -0.999 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; -0.784     ; 1.247      ;
; -0.971 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; -0.784     ; 1.219      ;
; -0.954 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; -0.741     ; 1.245      ;
; -0.918 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; -0.784     ; 1.166      ;
; -0.896 ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; -0.784     ; 1.144      ;
; -0.846 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; -0.741     ; 1.137      ;
; -0.808 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; -0.741     ; 1.099      ;
; -0.787 ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; -0.741     ; 1.078      ;
; -0.509 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.236     ; 0.805      ;
; -0.455 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.043     ; 0.944      ;
; -0.443 ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.236     ; 0.739      ;
; -0.419 ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.043     ; 0.908      ;
; -0.379 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.044     ; 0.867      ;
; -0.352 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.387      ;
; -0.349 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.384      ;
; -0.345 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.380      ;
; -0.345 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.380      ;
; -0.344 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.379      ;
; -0.339 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar                                 ; clock       ; 0.500        ; -0.007     ; 0.864      ;
; -0.332 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.367      ;
; -0.318 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.353      ;
; -0.310 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.345      ;
; -0.308 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.343      ;
; -0.292 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.327      ;
; -0.291 ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.007     ; 0.816      ;
; -0.291 ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; -0.044     ; 0.779      ;
; -0.283 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.318      ;
; -0.274 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.309      ;
; -0.268 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; -0.198     ; 1.102      ;
; -0.247 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; -0.198     ; 1.081      ;
; -0.243 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; -0.227     ; 1.048      ;
; -0.220 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; -0.227     ; 1.025      ;
; -0.145 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.180      ;
; -0.136 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.171      ;
; -0.130 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.165      ;
; -0.120 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.003      ; 1.155      ;
; -0.102 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; -0.198     ; 0.936      ;
; -0.077 ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; -0.198     ; 0.911      ;
; -0.056 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; -0.227     ; 0.861      ;
; -0.028 ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; -0.227     ; 0.833      ;
; 0.083  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.949      ;
; 0.196  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 0.473      ; 1.309      ;
; 0.208  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 0.473      ; 1.297      ;
; 0.209  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.823      ;
; 0.288  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.744      ;
; 0.289  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.743      ;
; 0.306  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.726      ;
; 0.345  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.473      ; 1.160      ;
; 0.392  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.640      ;
; 0.425  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.607      ;
; 0.467  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 1.000        ; 0.000      ; 0.565      ;
; 0.504  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.473      ; 1.001      ;
; 0.527  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 1.652      ; 1.657      ;
; 0.572  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 1.652      ; 1.612      ;
; 0.576  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 1.652      ; 1.608      ;
; 0.577  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 0.501      ; 0.956      ;
; 0.599  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 1.652      ; 1.585      ;
; 0.609  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.500        ; 1.652      ; 1.575      ;
; 0.612  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 1.652      ; 1.572      ;
; 0.614  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 1.652      ; 1.570      ;
; 0.615  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 1.652      ; 1.569      ;
; 0.644  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 1.652      ; 1.540      ;
; 0.648  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.500        ; 1.652      ; 1.536      ;
; 0.657  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 1.652      ; 1.527      ;
; 0.657  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.500        ; 1.652      ; 1.527      ;
; 0.682  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 0.501      ; 0.851      ;
; 0.925  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.501      ; 0.608      ;
; 0.927  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 0.501      ; 0.606      ;
; 1.027  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 1.652      ; 1.657      ;
; 1.072  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 1.652      ; 1.612      ;
; 1.076  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 1.652      ; 1.608      ;
; 1.099  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 1.652      ; 1.585      ;
; 1.109  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 1.000        ; 1.652      ; 1.575      ;
; 1.112  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 1.652      ; 1.572      ;
; 1.114  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 1.652      ; 1.570      ;
; 1.115  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 1.652      ; 1.569      ;
; 1.144  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 1.652      ; 1.540      ;
; 1.148  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 1.000        ; 1.652      ; 1.536      ;
; 1.157  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 1.652      ; 1.527      ;
; 1.157  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 1.000        ; 1.652      ; 1.527      ;
; 1.297  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 1.652      ; 1.028      ;
; 1.385  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; 1.652      ; 0.940      ;
; 1.417  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.500        ; 1.652      ; 0.908      ;
; 1.438  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.500        ; 1.652      ; 0.887      ;
; 1.501  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 1.652      ; 0.824      ;
; 1.511  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 1.652      ; 0.814      ;
; 1.621  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.500        ; 1.652      ; 0.704      ;
; 1.625  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.500        ; 1.652      ; 0.700      ;
; 1.797  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; 1.652      ; 1.028      ;
; 1.885  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; 1.652      ; 0.940      ;
; 1.917  ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 1.000        ; 1.652      ; 0.908      ;
; 1.938  ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 1.000        ; 1.652      ; 0.887      ;
; 2.001  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; 1.652      ; 0.824      ;
; 2.011  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; 1.652      ; 0.814      ;
; 2.121  ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 1.000        ; 1.652      ; 0.704      ;
; 2.125  ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 1.000        ; 1.652      ; 0.700      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.586 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.230      ; 0.676      ;
; 0.587 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.230      ; 0.675      ;
; 0.598 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.230      ; 0.664      ;
; 0.602 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.230      ; 0.660      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.648 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.201      ; 0.585      ;
; 0.655 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.201      ; 0.578      ;
; 0.668 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.201      ; 0.565      ;
; 0.737 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.201      ; 0.496      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.097 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.744      ; 0.679      ;
; 1.105 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.744      ; 0.671      ;
; 1.114 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.744      ; 0.662      ;
; 1.117 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.744      ; 0.659      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                       ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 1.250 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 0.787      ; 0.569      ;
; 1.262 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 0.787      ; 0.557      ;
; 1.328 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 0.787      ; 0.491      ;
; 1.330 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 0.787      ; 0.489      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                               ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                            ; To Node                                ; Launch Clock                           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+
; -1.578 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 1.652      ; 0.367      ;
; -1.578 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 1.652      ; 0.367      ;
; -1.578 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 1.652      ; 0.367      ;
; -1.578 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 1.652      ; 0.367      ;
; -1.245 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; 1.652      ; 0.700      ;
; -1.241 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; 1.652      ; 0.704      ;
; -1.088 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; 1.652      ; 0.857      ;
; -1.086 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; 1.652      ; 0.859      ;
; -1.078 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto_s ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 1.652      ; 0.367      ;
; -1.078 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto_s ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 1.652      ; 0.367      ;
; -1.078 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto_s ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 1.652      ; 0.367      ;
; -1.078 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto_s ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 1.652      ; 0.367      ;
; -0.745 ; Integrador:Integrador4|estado.aberto_s                               ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; -0.500       ; 1.652      ; 0.700      ;
; -0.741 ; Integrador:Integrador3|estado.aberto_s                               ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; -0.500       ; 1.652      ; 0.704      ;
; -0.588 ; Integrador:Integrador1|estado.aberto_s                               ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; -0.500       ; 1.652      ; 0.857      ;
; -0.586 ; Integrador:Integrador2|estado.aberto_s                               ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; -0.500       ; 1.652      ; 0.859      ;
; -0.277 ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 1.652      ; 1.527      ;
; -0.277 ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 1.652      ; 1.527      ;
; -0.268 ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 1.652      ; 1.536      ;
; -0.264 ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 1.652      ; 1.540      ;
; -0.235 ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 1.652      ; 1.569      ;
; -0.234 ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; 0.000        ; 1.652      ; 1.570      ;
; -0.232 ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 1.652      ; 1.572      ;
; -0.229 ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 1.652      ; 1.575      ;
; -0.219 ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 1.652      ; 1.585      ;
; -0.196 ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 1.652      ; 1.608      ;
; -0.192 ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 1.652      ; 1.612      ;
; -0.147 ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 1.652      ; 1.657      ;
; -0.047 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.501      ; 0.606      ;
; -0.045 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.501      ; 0.608      ;
; 0.057  ; Reg4Bits:regButtons1|FF_D:FF_B2|QS                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 0.501      ; 0.710      ;
; 0.197  ; Reg4Bits:regButtons1|FF_D:FF_B3|QS                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 0.501      ; 0.850      ;
; 0.215  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto   ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 0.473      ; 0.840      ;
; 0.223  ; ok                                                                   ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 1.652      ; 1.527      ;
; 0.223  ; ok                                                                   ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 1.652      ; 1.527      ;
; 0.232  ; fechar                                                               ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 1.652      ; 1.536      ;
; 0.236  ; fechar                                                               ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 1.652      ; 1.540      ;
; 0.265  ; fechar                                                               ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 1.652      ; 1.569      ;
; 0.266  ; fechar                                                               ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; 1.652      ; 1.570      ;
; 0.268  ; ok                                                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 1.652      ; 1.572      ;
; 0.271  ; ok                                                                   ; Integrador:Integrador4|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 1.652      ; 1.575      ;
; 0.281  ; ok                                                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; -0.500       ; 1.652      ; 1.585      ;
; 0.304  ; ok                                                                   ; Integrador:Integrador3|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 1.652      ; 1.608      ;
; 0.308  ; ok                                                                   ; Integrador:Integrador2|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 1.652      ; 1.612      ;
; 0.353  ; ok                                                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; -0.500       ; 1.652      ; 1.657      ;
; 0.355  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto_s ; ok                                     ; clock       ; 0.000        ; 0.473      ; 0.980      ;
; 0.376  ; Reg4Bits:regButtons1|FF_D:FF_B1|QS                                   ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.473      ; 1.001      ;
; 0.488  ; Integrador:Integrador3|estado.aberto                                 ; Integrador:Integrador3|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.640      ;
; 0.535  ; Reg4Bits:regButtons1|FF_D:FF_B0|QS                                   ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.473      ; 1.160      ;
; 0.574  ; Integrador:Integrador4|estado.aberto                                 ; Integrador:Integrador4|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.726      ;
; 0.592  ; Integrador:Integrador2|estado.aberto                                 ; Integrador:Integrador2|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.744      ;
; 0.671  ; Integrador:Integrador1|estado.aberto                                 ; Integrador:Integrador1|estado.aberto_s ; clock                                  ; clock       ; 0.000        ; 0.000      ; 0.823      ;
; 0.908  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; -0.227     ; 0.833      ;
; 0.936  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; -0.227     ; 0.861      ;
; 0.957  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; -0.198     ; 0.911      ;
; 0.982  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; -0.198     ; 0.936      ;
; 1.000  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.155      ;
; 1.010  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.165      ;
; 1.016  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.171      ;
; 1.025  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.180      ;
; 1.100  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; -0.227     ; 1.025      ;
; 1.122  ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.007     ; 0.767      ;
; 1.123  ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|estado.aberto   ; Integrador:Integrador1|estado.aberto_s ; clock       ; 0.000        ; -0.227     ; 1.048      ;
; 1.127  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; -0.198     ; 1.081      ;
; 1.135  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.044     ; 0.743      ;
; 1.136  ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador2|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.007     ; 0.781      ;
; 1.148  ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|estado.aberto   ; Integrador:Integrador2|estado.aberto_s ; clock       ; 0.000        ; -0.198     ; 1.102      ;
; 1.154  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.309      ;
; 1.163  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.318      ;
; 1.172  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.327      ;
; 1.188  ; Reg4Bits:regSenha1|FF_D:FF_B0|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.343      ;
; 1.190  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador2|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.345      ;
; 1.198  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.353      ;
; 1.212  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.367      ;
; 1.224  ; Reg4Bits:regSenha1|FF_D:FF_B1|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.379      ;
; 1.225  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.380      ;
; 1.225  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador3|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.380      ;
; 1.229  ; Reg4Bits:regSenha1|FF_D:FF_B2|QS                                     ; Integrador:Integrador4|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.384      ;
; 1.232  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.043     ; 0.841      ;
; 1.232  ; Reg4Bits:regSenha1|FF_D:FF_B3|QS                                     ; Integrador:Integrador1|estado.aberto   ; ok                                     ; clock       ; 0.000        ; 0.003      ; 1.387      ;
; 1.259  ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador4|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.044     ; 0.867      ;
; 1.280  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto_s ; fechar                                 ; clock       ; -0.500       ; -0.236     ; 0.696      ;
; 1.335  ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador3|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.043     ; 0.944      ;
; 1.366  ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp          ; Integrador:Integrador1|estado.aberto   ; fechar                                 ; clock       ; -0.500       ; -0.236     ; 0.782      ;
; 1.667  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; -0.741     ; 1.078      ;
; 1.688  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; -0.741     ; 1.099      ;
; 1.726  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; -0.741     ; 1.137      ;
; 1.776  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; -0.784     ; 1.144      ;
; 1.798  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; -0.784     ; 1.166      ;
; 1.834  ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|estado.aberto   ; Integrador:Integrador4|estado.aberto_s ; clock       ; 0.000        ; -0.741     ; 1.245      ;
; 1.851  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; -0.784     ; 1.219      ;
; 1.879  ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|estado.aberto   ; Integrador:Integrador3|estado.aberto_s ; clock       ; 0.000        ; -0.784     ; 1.247      ;
+--------+----------------------------------------------------------------------+----------------------------------------+----------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                         ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.450 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 0.787      ; 0.489      ;
; -0.448 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 0.787      ; 0.491      ;
; -0.382 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 0.787      ; 0.557      ;
; -0.370 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 0.787      ; 0.569      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                         ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.237 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.744      ; 0.659      ;
; -0.234 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.744      ; 0.662      ;
; -0.225 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.744      ; 0.671      ;
; -0.217 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.744      ; 0.679      ;
+--------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.143 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.201      ; 0.496      ;
; 0.212 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.201      ; 0.565      ;
; 0.225 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.201      ; 0.578      ;
; 0.232 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.201      ; 0.585      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                        ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.278 ; Reg4Bits:regSenha1|FF_D:FF_B2|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.230      ; 0.660      ;
; 0.282 ; Reg4Bits:regSenha1|FF_D:FF_B1|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.230      ; 0.664      ;
; 0.293 ; Reg4Bits:regSenha1|FF_D:FF_B0|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.230      ; 0.675      ;
; 0.294 ; Reg4Bits:regSenha1|FF_D:FF_B3|QS ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.230      ; 0.676      ;
+-------+----------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'fechar'                                                                                                                                                     ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.274 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.007      ; 0.813      ;
; -0.234 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.043      ; 0.809      ;
; -0.170 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.044      ; 0.746      ;
; 0.023  ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; 0.500        ; 0.236      ; 0.745      ;
+--------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.116 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.198      ; 1.114      ;
; 0.116 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.198      ; 1.114      ;
; 0.116 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.198      ; 1.114      ;
; 0.116 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.198      ; 1.114      ;
; 0.677 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.671      ; 1.026      ;
; 0.677 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.671      ; 1.026      ;
; 0.677 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.671      ; 1.026      ;
; 0.677 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 1.000        ; 0.671      ; 1.026      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.257 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.227      ; 1.002      ;
; 0.257 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.227      ; 1.002      ;
; 0.257 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.227      ; 1.002      ;
; 0.257 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.227      ; 1.002      ;
; 0.717 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.700      ; 1.015      ;
; 0.717 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.700      ; 1.015      ;
; 0.717 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.700      ; 1.015      ;
; 0.717 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 1.000        ; 0.700      ; 1.015      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.667 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.741      ; 1.106      ;
; 0.667 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.741      ; 1.106      ;
; 0.667 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.741      ; 1.106      ;
; 0.667 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 0.741      ; 1.106      ;
; 1.110 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 1.242      ; 1.164      ;
; 1.110 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 1.242      ; 1.164      ;
; 1.110 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 1.242      ; 1.164      ;
; 1.110 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 1.000        ; 1.242      ; 1.164      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.692 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 0.784      ; 1.124      ;
; 0.692 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 0.784      ; 1.124      ;
; 0.692 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 0.784      ; 1.124      ;
; 0.692 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 0.784      ; 1.124      ;
; 1.087 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.285      ; 1.230      ;
; 1.087 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.285      ; 1.230      ;
; 1.087 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.285      ; 1.230      ;
; 1.087 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 1.000        ; 1.285      ; 1.230      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador4|estado.aberto_s'                                                                                                                                                          ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.230 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 1.242      ; 1.164      ;
; -0.230 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 1.242      ; 1.164      ;
; -0.230 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 1.242      ; 1.164      ;
; -0.230 ; Reg4Bits:regButtons1|FF_D:FF_B3|QS   ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 1.242      ; 1.164      ;
; 0.213  ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.741      ; 1.106      ;
; 0.213  ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.741      ; 1.106      ;
; 0.213  ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.741      ; 1.106      ;
; 0.213  ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador4|estado.aberto_s ; 0.000        ; 0.741      ; 1.106      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador3|estado.aberto_s'                                                                                                                                                          ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; -0.207 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.285      ; 1.230      ;
; -0.207 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.285      ; 1.230      ;
; -0.207 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.285      ; 1.230      ;
; -0.207 ; Reg4Bits:regButtons1|FF_D:FF_B2|QS   ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 1.285      ; 1.230      ;
; 0.188  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 0.784      ; 1.124      ;
; 0.188  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 0.784      ; 1.124      ;
; 0.188  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 0.784      ; 1.124      ;
; 0.188  ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador3|estado.aberto_s ; 0.000        ; 0.784      ; 1.124      ;
+--------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador1|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.163 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.700      ; 1.015      ;
; 0.163 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.700      ; 1.015      ;
; 0.163 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.700      ; 1.015      ;
; 0.163 ; Reg4Bits:regButtons1|FF_D:FF_B0|QS   ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.700      ; 1.015      ;
; 0.623 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.227      ; 1.002      ;
; 0.623 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.227      ; 1.002      ;
; 0.623 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.227      ; 1.002      ;
; 0.623 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador1|estado.aberto_s ; 0.000        ; 0.227      ; 1.002      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'Integrador:Integrador2|estado.aberto_s'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                              ; Launch Clock ; Latch Clock                            ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+
; 0.203 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.671      ; 1.026      ;
; 0.203 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.671      ; 1.026      ;
; 0.203 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.671      ; 1.026      ;
; 0.203 ; Reg4Bits:regButtons1|FF_D:FF_B1|QS   ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; ok           ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.671      ; 1.026      ;
; 0.764 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.198      ; 1.114      ;
; 0.764 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.198      ; 1.114      ;
; 0.764 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.198      ; 1.114      ;
; 0.764 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ; clock        ; Integrador:Integrador2|estado.aberto_s ; 0.000        ; 0.198      ; 1.114      ;
+-------+--------------------------------------+----------------------------------------------------------------------+--------------+----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'fechar'                                                                                                                                                     ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.857 ; Integrador:Integrador1|estado.aberto ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.236      ; 0.745      ;
; 1.050 ; Integrador:Integrador4|estado.aberto ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.044      ; 0.746      ;
; 1.114 ; Integrador:Integrador3|estado.aberto ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.043      ; 0.809      ;
; 1.154 ; Integrador:Integrador2|estado.aberto ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ; clock        ; fechar      ; -0.500       ; 0.007      ; 0.813      ;
+-------+--------------------------------------+-------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador1|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador2|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador3|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto_s|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; Integrador4|estado.aberto|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ok'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ok    ; Rise       ; ok                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regButtons1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B0|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B1|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B2|QS   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ok    ; Fall       ; Reg4Bits:regSenha1|FF_D:FF_B3|QS   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; ok~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; ok~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B0|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B0|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B1|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B1|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B2|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B2|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regButtons1|FF_B3|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regButtons1|FF_B3|QS|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B0|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B0|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B1|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B1|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B2|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B2|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ok    ; Rise       ; regSenha1|FF_B3|QS|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ok    ; Rise       ; regSenha1|FF_B3|QS|clk             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'fechar'                                                                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; fechar ; Rise       ; fechar                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador1|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador2|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador3|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; fechar ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador:Integrador4|Porta:Porta1|AbreFecha:abreFecha1|Sp ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador1|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador2|Porta1|e_fechar|datad                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador3|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|abreFecha1|Sp|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|combout                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; Integrador4|Porta1|e_fechar|datac                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; fechar ; Rise       ; fechar|combout                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; fechar ; Rise       ; fechar|combout                                              ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador1|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador:Integrador1|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Fall       ; Integrador1|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador1|estado.aberto_s ; Rise       ; Integrador1|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador2|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador:Integrador2|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Fall       ; Integrador2|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador2|estado.aberto_s ; Rise       ; Integrador2|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador3|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador:Integrador3|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|Porta1|e_ss|datac                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Fall       ; Integrador3|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador3|estado.aberto_s ; Rise       ; Integrador3|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Integrador:Integrador4|estado.aberto_s'                                                                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                  ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B0|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B1|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B2|QS ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador:Integrador4|Porta:Porta1|Reg4Bits:regSenha1|FF_D:FF_B3|QS ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|e_ss|combout                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|Porta1|e_ss|datad                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|e_ss~clkctrl|inclk[0]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|e_ss~clkctrl|outclk                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B0|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B1|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B2|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Fall       ; Integrador4|Porta1|regSenha1|FF_B3|QS|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Integrador:Integrador4|estado.aberto_s ; Rise       ; Integrador4|estado.aberto_s|regout                                   ;
+--------+--------------+----------------+------------------+----------------------------------------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cancel    ; clock      ; 3.050  ; 3.050  ; Fall       ; clock           ;
; fechar    ; clock      ; -0.114 ; -0.114 ; Fall       ; clock           ;
; ok        ; clock      ; -0.027 ; -0.027 ; Fall       ; clock           ;
; in_b[*]   ; ok         ; 2.803  ; 2.803  ; Fall       ; ok              ;
;  in_b[0]  ; ok         ; 1.151  ; 1.151  ; Fall       ; ok              ;
;  in_b[1]  ; ok         ; 2.803  ; 2.803  ; Fall       ; ok              ;
; in_sn[*]  ; ok         ; 1.845  ; 1.845  ; Fall       ; ok              ;
;  in_sn[0] ; ok         ; 1.845  ; 1.845  ; Fall       ; ok              ;
;  in_sn[1] ; ok         ; 1.835  ; 1.835  ; Fall       ; ok              ;
;  in_sn[2] ; ok         ; 1.830  ; 1.830  ; Fall       ; ok              ;
;  in_sn[3] ; ok         ; 1.814  ; 1.814  ; Fall       ; ok              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cancel    ; clock      ; -2.328 ; -2.328 ; Fall       ; clock           ;
; fechar    ; clock      ; 0.268  ; 0.268  ; Fall       ; clock           ;
; ok        ; clock      ; 0.277  ; 0.277  ; Fall       ; clock           ;
; in_b[*]   ; ok         ; -0.413 ; -0.413 ; Fall       ; ok              ;
;  in_b[0]  ; ok         ; -0.413 ; -0.413 ; Fall       ; ok              ;
;  in_b[1]  ; ok         ; -2.090 ; -2.090 ; Fall       ; ok              ;
; in_sn[*]  ; ok         ; -1.694 ; -1.694 ; Fall       ; ok              ;
;  in_sn[0] ; ok         ; -1.725 ; -1.725 ; Fall       ; ok              ;
;  in_sn[1] ; ok         ; -1.715 ; -1.715 ; Fall       ; ok              ;
;  in_sn[2] ; ok         ; -1.710 ; -1.710 ; Fall       ; ok              ;
;  in_sn[3] ; ok         ; -1.694 ; -1.694 ; Fall       ; ok              ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc[*]  ; Integrador:Integrador1|estado.aberto_s ; 4.266 ; 4.266 ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
;  out_sc[0] ; Integrador:Integrador1|estado.aberto_s ; 4.266 ; 4.266 ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador2|estado.aberto_s ; 4.314 ; 4.314 ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
;  out_sc[1] ; Integrador:Integrador2|estado.aberto_s ; 4.314 ; 4.314 ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador3|estado.aberto_s ; 4.929 ; 4.929 ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
;  out_sc[2] ; Integrador:Integrador3|estado.aberto_s ; 4.929 ; 4.929 ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador4|estado.aberto_s ; 5.305 ; 5.305 ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
;  out_sc[3] ; Integrador:Integrador4|estado.aberto_s ; 5.305 ; 5.305 ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar                                 ; 3.863 ; 3.863 ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 3.863 ; 3.863 ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 3.695 ; 3.695 ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 3.735 ; 3.735 ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 3.738 ; 3.738 ; Rise       ; fechar                                 ;
; out_b[*]   ; ok                                     ; 4.101 ; 4.101 ; Fall       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 4.101 ; 4.101 ; Fall       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 4.071 ; 4.071 ; Fall       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 4.071 ; 4.071 ; Fall       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 4.101 ; 4.101 ; Fall       ; ok                                     ;
; out_sc[*]  ; ok                                     ; 4.805 ; 4.805 ; Fall       ; ok                                     ;
;  out_sc[0] ; ok                                     ; 4.355 ; 4.355 ; Fall       ; ok                                     ;
;  out_sc[1] ; ok                                     ; 4.356 ; 4.356 ; Fall       ; ok                                     ;
;  out_sc[2] ; ok                                     ; 4.355 ; 4.355 ; Fall       ; ok                                     ;
;  out_sc[3] ; ok                                     ; 4.805 ; 4.805 ; Fall       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 3.561 ; 3.561 ; Fall       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 3.561 ; 3.561 ; Fall       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 3.548 ; 3.548 ; Fall       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 3.541 ; 3.541 ; Fall       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 3.561 ; 3.561 ; Fall       ; ok                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc[*]  ; Integrador:Integrador1|estado.aberto_s ; 4.103 ; 4.103 ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
;  out_sc[0] ; Integrador:Integrador1|estado.aberto_s ; 4.103 ; 4.103 ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador2|estado.aberto_s ; 4.173 ; 4.173 ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
;  out_sc[1] ; Integrador:Integrador2|estado.aberto_s ; 4.173 ; 4.173 ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador3|estado.aberto_s ; 4.785 ; 4.785 ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
;  out_sc[2] ; Integrador:Integrador3|estado.aberto_s ; 4.785 ; 4.785 ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador4|estado.aberto_s ; 4.865 ; 4.865 ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
;  out_sc[3] ; Integrador:Integrador4|estado.aberto_s ; 4.865 ; 4.865 ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar                                 ; 3.695 ; 3.695 ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 3.863 ; 3.863 ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 3.695 ; 3.695 ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 3.735 ; 3.735 ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 3.738 ; 3.738 ; Rise       ; fechar                                 ;
; out_b[*]   ; ok                                     ; 3.569 ; 3.569 ; Fall       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 3.599 ; 3.599 ; Fall       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 3.569 ; 3.569 ; Fall       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 3.569 ; 3.569 ; Fall       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 3.599 ; 3.599 ; Fall       ; ok                                     ;
; out_sc[*]  ; ok                                     ; 4.146 ; 4.146 ; Fall       ; ok                                     ;
;  out_sc[0] ; ok                                     ; 4.201 ; 4.201 ; Fall       ; ok                                     ;
;  out_sc[1] ; ok                                     ; 4.216 ; 4.216 ; Fall       ; ok                                     ;
;  out_sc[2] ; ok                                     ; 4.146 ; 4.146 ; Fall       ; ok                                     ;
;  out_sc[3] ; ok                                     ; 4.364 ; 4.364 ; Fall       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 3.541 ; 3.541 ; Fall       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 3.561 ; 3.561 ; Fall       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 3.548 ; 3.548 ; Fall       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 3.541 ; 3.541 ; Fall       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 3.561 ; 3.561 ; Fall       ; ok                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 3.449 ; 3.449 ; 3.449 ; 3.449 ;
; in_b[0]    ; dec_display[2] ; 3.486 ;       ;       ; 3.486 ;
; in_b[0]    ; dec_display[3] ; 3.429 ; 3.429 ; 3.429 ; 3.429 ;
; in_b[0]    ; dec_display[4] ;       ; 3.401 ; 3.401 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 3.493 ; 3.493 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 3.608 ; 3.608 ;       ;
; in_b[1]    ; dec_display[0] ; 5.126 ; 5.126 ; 5.126 ; 5.126 ;
; in_b[1]    ; dec_display[2] ;       ; 5.138 ; 5.138 ;       ;
; in_b[1]    ; dec_display[3] ; 5.106 ; 5.106 ; 5.106 ; 5.106 ;
; in_b[1]    ; dec_display[4] ; 5.080 ;       ;       ; 5.080 ;
; in_b[1]    ; dec_display[5] ;       ; 5.144 ; 5.144 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 5.205 ; 5.205 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 3.449 ; 3.449 ; 3.449 ; 3.449 ;
; in_b[0]    ; dec_display[2] ; 3.486 ;       ;       ; 3.486 ;
; in_b[0]    ; dec_display[3] ; 3.429 ; 3.429 ; 3.429 ; 3.429 ;
; in_b[0]    ; dec_display[4] ;       ; 3.401 ; 3.401 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 3.493 ; 3.493 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 3.608 ; 3.608 ;       ;
; in_b[1]    ; dec_display[0] ; 5.126 ; 5.126 ; 5.126 ; 5.126 ;
; in_b[1]    ; dec_display[2] ;       ; 5.138 ; 5.138 ;       ;
; in_b[1]    ; dec_display[3] ; 5.106 ; 5.106 ; 5.106 ; 5.106 ;
; in_b[1]    ; dec_display[4] ; 5.080 ;       ;       ; 5.080 ;
; in_b[1]    ; dec_display[5] ;       ; 5.144 ; 5.144 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 5.205 ; 5.205 ;       ;
+------------+----------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                    ;
+-----------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                   ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                        ; -3.450  ; -2.534  ; -0.545   ; -0.230  ; -1.380              ;
;  Integrador:Integrador1|estado.aberto_s ; 0.325   ; 0.278   ; -0.218   ; 0.163   ; -0.500              ;
;  Integrador:Integrador2|estado.aberto_s ; 0.472   ; 0.143   ; -0.545   ; 0.203   ; -0.500              ;
;  Integrador:Integrador3|estado.aberto_s ; 1.250   ; -1.032  ; 0.576    ; -0.207  ; -0.500              ;
;  Integrador:Integrador4|estado.aberto_s ; 1.097   ; -0.494  ; 0.439    ; -0.230  ; -0.500              ;
;  clock                                  ; -3.450  ; -2.534  ; N/A      ; N/A     ; -1.380              ;
;  fechar                                 ; N/A     ; N/A     ; -0.367   ; 0.551   ; -1.222              ;
;  ok                                     ; N/A     ; N/A     ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS                         ; -18.703 ; -21.837 ; -3.894   ; -1.748  ; -39.982             ;
;  Integrador:Integrador1|estado.aberto_s ; 0.000   ; 0.000   ; -0.872   ; 0.000   ; -4.000              ;
;  Integrador:Integrador2|estado.aberto_s ; 0.000   ; 0.000   ; -2.180   ; 0.000   ; -4.000              ;
;  Integrador:Integrador3|estado.aberto_s ; 0.000   ; -3.797  ; 0.000    ; -0.828  ; -4.000              ;
;  Integrador:Integrador4|estado.aberto_s ; 0.000   ; -1.911  ; 0.000    ; -0.920  ; -4.000              ;
;  clock                                  ; -18.703 ; -16.129 ; N/A      ; N/A     ; -9.380              ;
;  fechar                                 ; N/A     ; N/A     ; -0.842   ; 0.000   ; -5.222              ;
;  ok                                     ; N/A     ; N/A     ; N/A      ; N/A     ; -9.380              ;
+-----------------------------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cancel    ; clock      ; 6.014 ; 6.014 ; Fall       ; clock           ;
; fechar    ; clock      ; 0.552 ; 0.552 ; Fall       ; clock           ;
; ok        ; clock      ; 0.762 ; 0.762 ; Fall       ; clock           ;
; in_b[*]   ; ok         ; 4.996 ; 4.996 ; Fall       ; ok              ;
;  in_b[0]  ; ok         ; 2.425 ; 2.425 ; Fall       ; ok              ;
;  in_b[1]  ; ok         ; 4.996 ; 4.996 ; Fall       ; ok              ;
; in_sn[*]  ; ok         ; 3.389 ; 3.389 ; Fall       ; ok              ;
;  in_sn[0] ; ok         ; 3.389 ; 3.389 ; Fall       ; ok              ;
;  in_sn[1] ; ok         ; 3.375 ; 3.375 ; Fall       ; ok              ;
;  in_sn[2] ; ok         ; 3.368 ; 3.368 ; Fall       ; ok              ;
;  in_sn[3] ; ok         ; 3.350 ; 3.350 ; Fall       ; ok              ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; cancel    ; clock      ; -2.328 ; -2.328 ; Fall       ; clock           ;
; fechar    ; clock      ; 0.268  ; 0.268  ; Fall       ; clock           ;
; ok        ; clock      ; 0.277  ; 0.277  ; Fall       ; clock           ;
; in_b[*]   ; ok         ; -0.413 ; -0.413 ; Fall       ; ok              ;
;  in_b[0]  ; ok         ; -0.413 ; -0.413 ; Fall       ; ok              ;
;  in_b[1]  ; ok         ; -2.090 ; -2.090 ; Fall       ; ok              ;
; in_sn[*]  ; ok         ; -1.694 ; -1.694 ; Fall       ; ok              ;
;  in_sn[0] ; ok         ; -1.725 ; -1.725 ; Fall       ; ok              ;
;  in_sn[1] ; ok         ; -1.715 ; -1.715 ; Fall       ; ok              ;
;  in_sn[2] ; ok         ; -1.710 ; -1.710 ; Fall       ; ok              ;
;  in_sn[3] ; ok         ; -1.694 ; -1.694 ; Fall       ; ok              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                       ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise   ; Fall   ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+
; out_sc[*]  ; Integrador:Integrador1|estado.aberto_s ; 8.046  ; 8.046  ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
;  out_sc[0] ; Integrador:Integrador1|estado.aberto_s ; 8.046  ; 8.046  ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador2|estado.aberto_s ; 8.165  ; 8.165  ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
;  out_sc[1] ; Integrador:Integrador2|estado.aberto_s ; 8.165  ; 8.165  ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador3|estado.aberto_s ; 9.321  ; 9.321  ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
;  out_sc[2] ; Integrador:Integrador3|estado.aberto_s ; 9.321  ; 9.321  ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador4|estado.aberto_s ; 10.133 ; 10.133 ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
;  out_sc[3] ; Integrador:Integrador4|estado.aberto_s ; 10.133 ; 10.133 ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar                                 ; 7.406  ; 7.406  ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 7.406  ; 7.406  ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 7.136  ; 7.136  ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 7.185  ; 7.185  ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 7.185  ; 7.185  ; Rise       ; fechar                                 ;
; out_b[*]   ; ok                                     ; 7.881  ; 7.881  ; Fall       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 7.881  ; 7.881  ; Fall       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 7.851  ; 7.851  ; Fall       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 7.851  ; 7.851  ; Fall       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 7.881  ; 7.881  ; Fall       ; ok                                     ;
; out_sc[*]  ; ok                                     ; 9.114  ; 9.114  ; Fall       ; ok                                     ;
;  out_sc[0] ; ok                                     ; 8.127  ; 8.127  ; Fall       ; ok                                     ;
;  out_sc[1] ; ok                                     ; 8.119  ; 8.119  ; Fall       ; ok                                     ;
;  out_sc[2] ; ok                                     ; 8.086  ; 8.086  ; Fall       ; ok                                     ;
;  out_sc[3] ; ok                                     ; 9.114  ; 9.114  ; Fall       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 6.290  ; 6.290  ; Fall       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 6.288  ; 6.288  ; Fall       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 6.264  ; 6.264  ; Fall       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 6.260  ; 6.260  ; Fall       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 6.290  ; 6.290  ; Fall       ; ok                                     ;
+------------+----------------------------------------+--------+--------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; Data Port  ; Clock Port                             ; Rise  ; Fall  ; Clock Edge ; Clock Reference                        ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+
; out_sc[*]  ; Integrador:Integrador1|estado.aberto_s ; 4.103 ; 4.103 ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
;  out_sc[0] ; Integrador:Integrador1|estado.aberto_s ; 4.103 ; 4.103 ; Fall       ; Integrador:Integrador1|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador2|estado.aberto_s ; 4.173 ; 4.173 ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
;  out_sc[1] ; Integrador:Integrador2|estado.aberto_s ; 4.173 ; 4.173 ; Fall       ; Integrador:Integrador2|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador3|estado.aberto_s ; 4.785 ; 4.785 ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
;  out_sc[2] ; Integrador:Integrador3|estado.aberto_s ; 4.785 ; 4.785 ; Fall       ; Integrador:Integrador3|estado.aberto_s ;
; out_sc[*]  ; Integrador:Integrador4|estado.aberto_s ; 4.865 ; 4.865 ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
;  out_sc[3] ; Integrador:Integrador4|estado.aberto_s ; 4.865 ; 4.865 ; Fall       ; Integrador:Integrador4|estado.aberto_s ;
; out_sp[*]  ; fechar                                 ; 3.695 ; 3.695 ; Rise       ; fechar                                 ;
;  out_sp[0] ; fechar                                 ; 3.863 ; 3.863 ; Rise       ; fechar                                 ;
;  out_sp[1] ; fechar                                 ; 3.695 ; 3.695 ; Rise       ; fechar                                 ;
;  out_sp[2] ; fechar                                 ; 3.735 ; 3.735 ; Rise       ; fechar                                 ;
;  out_sp[3] ; fechar                                 ; 3.738 ; 3.738 ; Rise       ; fechar                                 ;
; out_b[*]   ; ok                                     ; 3.569 ; 3.569 ; Fall       ; ok                                     ;
;  out_b[0]  ; ok                                     ; 3.599 ; 3.599 ; Fall       ; ok                                     ;
;  out_b[1]  ; ok                                     ; 3.569 ; 3.569 ; Fall       ; ok                                     ;
;  out_b[2]  ; ok                                     ; 3.569 ; 3.569 ; Fall       ; ok                                     ;
;  out_b[3]  ; ok                                     ; 3.599 ; 3.599 ; Fall       ; ok                                     ;
; out_sc[*]  ; ok                                     ; 4.146 ; 4.146 ; Fall       ; ok                                     ;
;  out_sc[0] ; ok                                     ; 4.201 ; 4.201 ; Fall       ; ok                                     ;
;  out_sc[1] ; ok                                     ; 4.216 ; 4.216 ; Fall       ; ok                                     ;
;  out_sc[2] ; ok                                     ; 4.146 ; 4.146 ; Fall       ; ok                                     ;
;  out_sc[3] ; ok                                     ; 4.364 ; 4.364 ; Fall       ; ok                                     ;
; out_sn[*]  ; ok                                     ; 3.541 ; 3.541 ; Fall       ; ok                                     ;
;  out_sn[0] ; ok                                     ; 3.561 ; 3.561 ; Fall       ; ok                                     ;
;  out_sn[1] ; ok                                     ; 3.548 ; 3.548 ; Fall       ; ok                                     ;
;  out_sn[2] ; ok                                     ; 3.541 ; 3.541 ; Fall       ; ok                                     ;
;  out_sn[3] ; ok                                     ; 3.561 ; 3.561 ; Fall       ; ok                                     ;
+------------+----------------------------------------+-------+-------+------------+----------------------------------------+


+-------------------------------------------------------------+
; Progagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 6.578 ; 6.578 ; 6.578 ; 6.578 ;
; in_b[0]    ; dec_display[2] ; 6.591 ;       ;       ; 6.591 ;
; in_b[0]    ; dec_display[3] ; 6.558 ; 6.558 ; 6.558 ; 6.558 ;
; in_b[0]    ; dec_display[4] ;       ; 6.524 ; 6.524 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 6.607 ; 6.607 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 6.952 ; 6.952 ;       ;
; in_b[1]    ; dec_display[0] ; 9.147 ; 9.147 ; 9.147 ; 9.147 ;
; in_b[1]    ; dec_display[2] ;       ; 9.162 ; 9.162 ;       ;
; in_b[1]    ; dec_display[3] ; 9.127 ; 9.127 ; 9.127 ; 9.127 ;
; in_b[1]    ; dec_display[4] ; 9.100 ;       ;       ; 9.100 ;
; in_b[1]    ; dec_display[5] ;       ; 9.180 ; 9.180 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 9.347 ; 9.347 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; in_b[0]    ; dec_display[0] ; 3.449 ; 3.449 ; 3.449 ; 3.449 ;
; in_b[0]    ; dec_display[2] ; 3.486 ;       ;       ; 3.486 ;
; in_b[0]    ; dec_display[3] ; 3.429 ; 3.429 ; 3.429 ; 3.429 ;
; in_b[0]    ; dec_display[4] ;       ; 3.401 ; 3.401 ;       ;
; in_b[0]    ; dec_display[5] ;       ; 3.493 ; 3.493 ;       ;
; in_b[0]    ; dec_display[6] ;       ; 3.608 ; 3.608 ;       ;
; in_b[1]    ; dec_display[0] ; 5.126 ; 5.126 ; 5.126 ; 5.126 ;
; in_b[1]    ; dec_display[2] ;       ; 5.138 ; 5.138 ;       ;
; in_b[1]    ; dec_display[3] ; 5.106 ; 5.106 ; 5.106 ; 5.106 ;
; in_b[1]    ; dec_display[4] ; 5.080 ;       ;       ; 5.080 ;
; in_b[1]    ; dec_display[5] ;       ; 5.144 ; 5.144 ;       ;
; in_b[1]    ; dec_display[6] ;       ; 5.205 ; 5.205 ;       ;
+------------+----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                             ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clock                                  ; clock                                  ; 0        ; 0        ; 0        ; 14       ;
; fechar                                 ; clock                                  ; 0        ; 0        ; 18       ; 4        ;
; Integrador:Integrador1|estado.aberto_s ; clock                                  ; 0        ; 0        ; 4        ; 8        ;
; Integrador:Integrador2|estado.aberto_s ; clock                                  ; 0        ; 0        ; 4        ; 8        ;
; Integrador:Integrador3|estado.aberto_s ; clock                                  ; 0        ; 0        ; 3        ; 7        ;
; Integrador:Integrador4|estado.aberto_s ; clock                                  ; 0        ; 0        ; 3        ; 7        ;
; ok                                     ; clock                                  ; 0        ; 0        ; 8        ; 36       ;
; ok                                     ; Integrador:Integrador1|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok                                     ; Integrador:Integrador2|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok                                     ; Integrador:Integrador3|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok                                     ; Integrador:Integrador4|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                              ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; From Clock                             ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
; clock                                  ; clock                                  ; 0        ; 0        ; 0        ; 14       ;
; fechar                                 ; clock                                  ; 0        ; 0        ; 18       ; 4        ;
; Integrador:Integrador1|estado.aberto_s ; clock                                  ; 0        ; 0        ; 4        ; 8        ;
; Integrador:Integrador2|estado.aberto_s ; clock                                  ; 0        ; 0        ; 4        ; 8        ;
; Integrador:Integrador3|estado.aberto_s ; clock                                  ; 0        ; 0        ; 3        ; 7        ;
; Integrador:Integrador4|estado.aberto_s ; clock                                  ; 0        ; 0        ; 3        ; 7        ;
; ok                                     ; clock                                  ; 0        ; 0        ; 8        ; 36       ;
; ok                                     ; Integrador:Integrador1|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok                                     ; Integrador:Integrador2|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok                                     ; Integrador:Integrador3|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok                                     ; Integrador:Integrador4|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
+----------------------------------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                              ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clock      ; fechar                                 ; 0        ; 4        ; 0        ; 0        ;
; clock      ; Integrador:Integrador1|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok         ; Integrador:Integrador1|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; clock      ; Integrador:Integrador2|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok         ; Integrador:Integrador2|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; clock      ; Integrador:Integrador3|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok         ; Integrador:Integrador3|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; clock      ; Integrador:Integrador4|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok         ; Integrador:Integrador4|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                               ;
+------------+----------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                               ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------+----------+----------+----------+----------+
; clock      ; fechar                                 ; 0        ; 4        ; 0        ; 0        ;
; clock      ; Integrador:Integrador1|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok         ; Integrador:Integrador1|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; clock      ; Integrador:Integrador2|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok         ; Integrador:Integrador2|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; clock      ; Integrador:Integrador3|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok         ; Integrador:Integrador3|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; clock      ; Integrador:Integrador4|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
; ok         ; Integrador:Integrador4|estado.aberto_s ; 0        ; 0        ; 0        ; 4        ;
+------------+----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 56    ; 56   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 68    ; 68   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Fri Nov 24 22:31:40 2017
Info: Command: quartus_sta Armario -c Armario
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Armario.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name fechar fechar
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador1|estado.aberto_s Integrador:Integrador1|estado.aberto_s
    Info (332105): create_clock -period 1.000 -name ok ok
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador2|estado.aberto_s Integrador:Integrador2|estado.aberto_s
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador3|estado.aberto_s Integrador:Integrador3|estado.aberto_s
    Info (332105): create_clock -period 1.000 -name Integrador:Integrador4|estado.aberto_s Integrador:Integrador4|estado.aberto_s
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.450       -18.703 clock 
    Info (332119):     0.325         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     0.472         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     1.226         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     1.623         0.000 Integrador:Integrador3|estado.aberto_s 
Info (332146): Worst-case hold slack is -2.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.534       -16.129 clock 
    Info (332119):    -1.032        -3.797 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.494        -1.911 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     0.147         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     0.412         0.000 Integrador:Integrador1|estado.aberto_s 
Info (332146): Worst-case recovery slack is -0.545
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.545        -2.180 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -0.367        -0.842 fechar 
    Info (332119):    -0.218        -0.872 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     0.439         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     0.576         0.000 Integrador:Integrador3|estado.aberto_s 
Info (332146): Worst-case removal slack is -0.137
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.137        -0.548 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.107        -0.428 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     0.480         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     0.551         0.000 fechar 
    Info (332119):     0.583         0.000 Integrador:Integrador2|estado.aberto_s 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -9.380 clock 
    Info (332119):    -1.380        -9.380 ok 
    Info (332119):    -1.222        -5.222 fechar 
    Info (332119):    -0.500        -4.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador4|estado.aberto_s 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.999
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.999        -4.245 clock 
    Info (332119):     0.586         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     0.648         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     1.097         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     1.250         0.000 Integrador:Integrador3|estado.aberto_s 
Info (332146): Worst-case hold slack is -1.578
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.578       -10.972 clock 
    Info (332119):    -0.450        -1.650 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.237        -0.913 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     0.143         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     0.278         0.000 Integrador:Integrador1|estado.aberto_s 
Info (332146): Worst-case recovery slack is -0.274
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.274        -0.678 fechar 
    Info (332119):     0.116         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     0.257         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     0.667         0.000 Integrador:Integrador4|estado.aberto_s 
    Info (332119):     0.692         0.000 Integrador:Integrador3|estado.aberto_s 
Info (332146): Worst-case removal slack is -0.230
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.230        -0.920 Integrador:Integrador4|estado.aberto_s 
    Info (332119):    -0.207        -0.828 Integrador:Integrador3|estado.aberto_s 
    Info (332119):     0.163         0.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):     0.203         0.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):     0.857         0.000 fechar 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -9.380 clock 
    Info (332119):    -1.380        -9.380 ok 
    Info (332119):    -1.222        -5.222 fechar 
    Info (332119):    -0.500        -4.000 Integrador:Integrador1|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador2|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador3|estado.aberto_s 
    Info (332119):    -0.500        -4.000 Integrador:Integrador4|estado.aberto_s 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 475 megabytes
    Info: Processing ended: Fri Nov 24 22:31:42 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


