!PADS-POWERPCB-V9.0-MILS! NETLIST FILE FROM PADS LOGIC V9.3

*PART*
0.0.null1 RCA@null
0.0.null2 POT@null
0.0.null3 CAP@null
0.0.null4 RES@null
0.1.null1 RCA@null
0.1.null2 POT@null
0.1.null3 CAP@null
0.1.null4 RES@null
0.2.null1 RCA@null
0.2.null2 POT@null
0.2.null3 CAP@null
0.2.null4 RES@null
0.3.null1 RCA@null
0.3.null2 POT@null
0.3.null3 CAP@null
0.3.null4 RES@null
0.null1 OPAMP@null
0.null10 RES@null
0.null2 RES@null
0.null3 RES@null
0.null4 RES@null
0.null5 RES@null
0.null6 RES@null
0.null7 CAP@null
0.null8 CAP@null
0.null9 CAP@null
1.0.null1 RCA@null
1.0.null2 POT@null
1.0.null3 CAP@null
1.0.null4 RES@null
1.1.null1 RCA@null
1.1.null2 POT@null
1.1.null3 CAP@null
1.1.null4 RES@null
1.2.null1 RCA@null
1.2.null2 POT@null
1.2.null3 CAP@null
1.2.null4 RES@null
1.3.null1 RCA@null
1.3.null2 POT@null
1.3.null3 CAP@null
1.3.null4 RES@null
1.null1 OPAMP@null
1.null10 RES@null
1.null2 RES@null
1.null3 RES@null
1.null4 RES@null
1.null5 RES@null
1.null6 RES@null
1.null7 CAP@null
1.null8 CAP@null
1.null9 CAP@null
B1 BATTERY@null
J1 JACK@null

*CONNECTION*
*SIGNAL* LEFT_RIGHT(0).BIAS
 0.null1.3 0.null1.5
 0.null1.5 0.null5.2
 0.null5.2 0.null6.1
 0.null6.1 0.null7.+
*SIGNAL* LEFT_RIGHT(1).BIAS
 1.null1.3 1.null1.5
 1.null1.5 1.null5.2
 1.null5.2 1.null6.1
 1.null6.1 1.null7.+
*SIGNAL* LEFT_RIGHT(0).INPUTS(0).BLOCK
 1.0.null3.- 1.0.null4.1
*SIGNAL* LEFT_RIGHT(0).INPUTS(1).BLOCK
 1.1.null3.- 1.1.null4.1
*SIGNAL* LEFT_RIGHT(0).INPUTS(2).BLOCK
 1.2.null3.- 1.2.null4.1
*SIGNAL* LEFT_RIGHT(0).INPUTS(3).BLOCK
 1.3.null3.- 1.3.null4.1
*SIGNAL* LEFT_RIGHT(0).BLOCK
 0.null1.7 0.null4.2
 0.null4.2 0.null9.+
*SIGNAL* LEFT_RIGHT(1).BLOCK
 1.null1.7 1.null4.2
 1.null4.2 1.null9.+
*SIGNAL* LEFT_RIGHT(0).FEEDBACK
 0.null1.6 0.null2.2
 0.null2.2 0.null4.1
*SIGNAL* LEFT_RIGHT(1).FEEDBACK
 1.null1.6 1.null2.2
 1.null2.2 1.null4.1
*SIGNAL* GND
 J1.3 B1.2
 B1.2 0.null1.4
 0.null1.4 0.null5.1
 0.null5.1 0.null7.-
 0.null7.- 0.null8.-
 0.null8.- 0.null10.2
 0.null10.2 1.null1.4
 1.null1.4 1.null5.1
 1.null5.1 1.null7.-
 1.null7.- 1.null8.-
 1.null8.- 1.null10.2
*SIGNAL* LEFT_RIGHT(0).INPUTS(0).INPUT
 1.0.null1.1 1.0.null2.1
*SIGNAL* LEFT_RIGHT(0).INPUTS(1).INPUT
 1.1.null1.1 1.1.null2.1
*SIGNAL* LEFT_RIGHT(0).INPUTS(2).INPUT
 1.2.null1.1 1.2.null2.1
*SIGNAL* LEFT_RIGHT(0).INPUTS(3).INPUT
 1.3.null1.1 1.3.null2.1
*SIGNAL* LEFT_RIGHT(0).INV
 0.null1.1 0.null2.1
 0.null2.1 0.null3.2
*SIGNAL* LEFT_RIGHT(1).INV
 1.null1.1 1.null2.1
 1.null2.1 1.null3.2
*SIGNAL* LEFT_OUT
 J1.1 0.null9.-
 0.null9.- 0.null10.1
*SIGNAL* PWR
 B1.1 0.null1.8
 0.null1.8 0.null6.2
 0.null6.2 0.null8.+
 0.null8.+ 1.null1.8
 1.null1.8 1.null6.2
 1.null6.2 1.null8.+
*SIGNAL* RIGHT_OUT
 J1.2 1.null9.-
 1.null9.- 1.null10.1
*SIGNAL* LEFT_RIGHT(0).SUM
 0.null1.2 0.null3.1
*SIGNAL* LEFT_RIGHT(1).SUM
 1.null1.2 1.null3.1
*SIGNAL* LEFT_RIGHT(0).INPUTS(0).WIPER
 1.0.null2.2 1.0.null3.+
*SIGNAL* LEFT_RIGHT(0).INPUTS(1).WIPER
 1.1.null2.2 1.1.null3.+
*SIGNAL* LEFT_RIGHT(0).INPUTS(2).WIPER
 1.2.null2.2 1.2.null3.+
*SIGNAL* LEFT_RIGHT(0).INPUTS(3).WIPER
 1.3.null2.2 1.3.null3.+

*END*