TimeQuest Timing Analyzer report for Lab2
Tue Feb 08 15:43:32 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 14. Slow 1200mV 85C Model Setup: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 15. Slow 1200mV 85C Model Hold: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 16. Slow 1200mV 85C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 17. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 18. Slow 1200mV 85C Model Recovery: 'CLOCK_50'
 19. Slow 1200mV 85C Model Removal: 'CLOCK_50'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Output Enable Times
 28. Minimum Output Enable Times
 29. Output Disable Times
 30. Minimum Output Disable Times
 31. Slow 1200mV 85C Model Metastability Report
 32. Slow 1200mV 0C Model Fmax Summary
 33. Slow 1200mV 0C Model Setup Summary
 34. Slow 1200mV 0C Model Hold Summary
 35. Slow 1200mV 0C Model Recovery Summary
 36. Slow 1200mV 0C Model Removal Summary
 37. Slow 1200mV 0C Model Minimum Pulse Width Summary
 38. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 39. Slow 1200mV 0C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 40. Slow 1200mV 0C Model Setup: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 41. Slow 1200mV 0C Model Hold: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 42. Slow 1200mV 0C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 43. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 44. Slow 1200mV 0C Model Recovery: 'CLOCK_50'
 45. Slow 1200mV 0C Model Removal: 'CLOCK_50'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 47. Slow 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Output Enable Times
 54. Minimum Output Enable Times
 55. Output Disable Times
 56. Minimum Output Disable Times
 57. Slow 1200mV 0C Model Metastability Report
 58. Fast 1200mV 0C Model Setup Summary
 59. Fast 1200mV 0C Model Hold Summary
 60. Fast 1200mV 0C Model Recovery Summary
 61. Fast 1200mV 0C Model Removal Summary
 62. Fast 1200mV 0C Model Minimum Pulse Width Summary
 63. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 64. Fast 1200mV 0C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 65. Fast 1200mV 0C Model Setup: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 66. Fast 1200mV 0C Model Hold: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 67. Fast 1200mV 0C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 68. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 69. Fast 1200mV 0C Model Recovery: 'CLOCK_50'
 70. Fast 1200mV 0C Model Removal: 'CLOCK_50'
 71. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 72. Fast 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'
 73. Fast 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'
 74. Setup Times
 75. Hold Times
 76. Clock to Output Times
 77. Minimum Clock to Output Times
 78. Output Enable Times
 79. Minimum Output Enable Times
 80. Output Disable Times
 81. Minimum Output Disable Times
 82. Fast 1200mV 0C Model Metastability Report
 83. Multicorner Timing Analysis Summary
 84. Setup Times
 85. Hold Times
 86. Clock to Output Times
 87. Minimum Clock to Output Times
 88. Board Trace Model Assignments
 89. Input Transition Times
 90. Signal Integrity Metrics (Slow 1200mv 0c Model)
 91. Signal Integrity Metrics (Slow 1200mv 85c Model)
 92. Signal Integrity Metrics (Fast 1200mv 0c Model)
 93. Setup Transfers
 94. Hold Transfers
 95. Recovery Transfers
 96. Removal Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Lab2                                                               ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE115F29C7                                                      ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ; < 0.1%      ;
;     Processors 9-16        ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------------+
; Clock Name                                                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                            ;
+--------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------------+
; CLOCK_50                                                                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                                                                       ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge }       ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] } ;
+--------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                      ;
+------------+-----------------+--------------------------------------------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                     ; Note                    ;
+------------+-----------------+--------------------------------------------------------------------------------+-------------------------+
; INF MHz    ; 168.01 MHz      ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; limit due to hold check ;
; 182.22 MHz ; 182.22 MHz      ; CLOCK_50                                                                       ;                         ;
+------------+-----------------+--------------------------------------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                                     ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                       ; -5.060 ; -1126.222     ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; -0.412 ; -1.592        ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.028 ; -0.028        ;
+--------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                                      ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -2.976 ; -4.282        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; -0.302 ; -1.370        ;
; CLOCK_50                                                                       ; 0.119  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.150 ; -29.850            ;
+----------+--------+--------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+----------+-------+--------------------+
; Clock    ; Slack ; End Point TNS      ;
+----------+-------+--------------------+
; CLOCK_50 ; 0.842 ; 0.000              ;
+----------+-------+--------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                                       ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                       ; -3.000 ; -549.931      ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.364  ; 0.000         ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0.420  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                               ; Launch Clock                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -5.060 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.414     ; 4.134      ;
; -5.060 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.414     ; 4.134      ;
; -4.985 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.423     ; 4.050      ;
; -4.985 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.423     ; 4.050      ;
; -4.970 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.409     ; 4.049      ;
; -4.970 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.409     ; 4.049      ;
; -4.970 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.409     ; 4.049      ;
; -4.970 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.409     ; 4.049      ;
; -4.957 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.325     ; 4.120      ;
; -4.957 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.325     ; 4.120      ;
; -4.946 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.411     ; 4.023      ;
; -4.946 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.411     ; 4.023      ;
; -4.946 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.411     ; 4.023      ;
; -4.946 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.411     ; 4.023      ;
; -4.946 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.411     ; 4.023      ;
; -4.946 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.411     ; 4.023      ;
; -4.946 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.411     ; 4.023      ;
; -4.946 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.411     ; 4.023      ;
; -4.946 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.411     ; 4.023      ;
; -4.946 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.411     ; 4.023      ;
; -4.946 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.411     ; 4.023      ;
; -4.941 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.403     ; 4.026      ;
; -4.941 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.403     ; 4.026      ;
; -4.937 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.405     ; 4.020      ;
; -4.937 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.405     ; 4.020      ;
; -4.937 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.405     ; 4.020      ;
; -4.928 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.313     ; 4.103      ;
; -4.928 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.313     ; 4.103      ;
; -4.920 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.321     ; 4.087      ;
; -4.920 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.321     ; 4.087      ;
; -4.914 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.413     ; 3.989      ;
; -4.914 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.413     ; 3.989      ;
; -4.914 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.413     ; 3.989      ;
; -4.914 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.413     ; 3.989      ;
; -4.914 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.413     ; 3.989      ;
; -4.914 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.413     ; 3.989      ;
; -4.914 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.413     ; 3.989      ;
; -4.914 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.413     ; 3.989      ;
; -4.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.418     ; 3.965      ;
; -4.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.418     ; 3.965      ;
; -4.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.418     ; 3.965      ;
; -4.895 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.418     ; 3.965      ;
; -4.871 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.422     ; 3.937      ;
; -4.871 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.420     ; 3.939      ;
; -4.871 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.420     ; 3.939      ;
; -4.871 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.420     ; 3.939      ;
; -4.871 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.420     ; 3.939      ;
; -4.871 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.420     ; 3.939      ;
; -4.871 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.420     ; 3.939      ;
; -4.871 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.420     ; 3.939      ;
; -4.871 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.420     ; 3.939      ;
; -4.871 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.420     ; 3.939      ;
; -4.871 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.420     ; 3.939      ;
; -4.871 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.420     ; 3.939      ;
; -4.867 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.320     ; 4.035      ;
; -4.867 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.320     ; 4.035      ;
; -4.867 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.320     ; 4.035      ;
; -4.867 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.320     ; 4.035      ;
; -4.866 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.412     ; 3.942      ;
; -4.866 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.412     ; 3.942      ;
; -4.862 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.414     ; 3.936      ;
; -4.862 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.414     ; 3.936      ;
; -4.862 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.414     ; 3.936      ;
; -4.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.322     ; 4.009      ;
; -4.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.322     ; 4.009      ;
; -4.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.322     ; 4.009      ;
; -4.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.322     ; 4.009      ;
; -4.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.322     ; 4.009      ;
; -4.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.322     ; 4.009      ;
; -4.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.322     ; 4.009      ;
; -4.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.322     ; 4.009      ;
; -4.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.322     ; 4.009      ;
; -4.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.322     ; 4.009      ;
; -4.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.322     ; 4.009      ;
; -4.841 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.413     ; 3.916      ;
; -4.840 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.422     ; 3.906      ;
; -4.839 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.422     ; 3.905      ;
; -4.839 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.422     ; 3.905      ;
; -4.839 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.422     ; 3.905      ;
; -4.839 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.422     ; 3.905      ;
; -4.839 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.422     ; 3.905      ;
; -4.839 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.422     ; 3.905      ;
; -4.839 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.422     ; 3.905      ;
; -4.839 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.422     ; 3.905      ;
; -4.838 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.308     ; 4.018      ;
; -4.838 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.308     ; 4.018      ;
; -4.838 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.308     ; 4.018      ;
; -4.838 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.308     ; 4.018      ;
; -4.838 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.314     ; 4.012      ;
; -4.838 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.314     ; 4.012      ;
; -4.837 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.422     ; 3.903      ;
; -4.834 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.316     ; 4.006      ;
; -4.834 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.316     ; 4.006      ;
; -4.834 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.316     ; 4.006      ;
; -4.830 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.316     ; 4.002      ;
; -4.830 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.316     ; 4.002      ;
; -4.830 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.316     ; 4.002      ;
; -4.830 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.316     ; 4.002      ;
; -4.828 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[31]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -2.117     ; 3.199      ;
; -4.814 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -1.310     ; 3.992      ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                    ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.412 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[3] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.129      ; 0.719      ;
; -0.283 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.137      ; 0.720      ;
; -0.252 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.036      ; 0.734      ;
; -0.240 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.047      ; 0.745      ;
; -0.214 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.047      ; 0.718      ;
; -0.191 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 1.047      ; 0.705      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                                                                                                                                                                          ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                           ; Launch Clock                                                                   ; Latch Clock                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; -0.028 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.935      ; 1.370      ;
; 0.005  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 2.089      ; 1.403      ;
; 0.363  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 2.065      ; 1.464      ;
; 1.871  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 5.158      ; 2.848      ;
; 2.392  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 1.000        ; 5.158      ; 2.827      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                           ; Launch Clock                                                                   ; Latch Clock                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; -2.976 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.000        ; 5.467      ; 2.723      ;
; -2.476 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 5.467      ; 2.743      ;
; -0.736 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.512      ; 1.306      ;
; -0.691 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.486      ; 1.325      ;
; -0.615 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.351      ; 1.266      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.302 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.427      ; 0.655      ;
; -0.294 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[3] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.418      ; 0.654      ;
; -0.209 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.325      ; 0.646      ;
; -0.201 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.325      ; 0.654      ;
; -0.183 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.326      ; 0.673      ;
; -0.181 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.315      ; 0.664      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                        ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                                                         ; Launch Clock                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.119 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.993      ; 3.560      ;
; 0.199 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.997      ; 3.644      ;
; 0.307 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.390      ; 4.181      ;
; 0.325 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[2]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.021      ; 3.794      ;
; 0.385 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 3.832      ;
; 0.385 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 3.832      ;
; 0.385 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 3.832      ;
; 0.385 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 3.832      ;
; 0.385 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 3.832      ;
; 0.385 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 3.832      ;
; 0.385 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 3.832      ;
; 0.387 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                                                              ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                              ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                       ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                                                           ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy                                           ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                                                         ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                                                      ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.078      ; 0.669      ;
; 0.406 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[7]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.024      ; 3.878      ;
; 0.407 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[1]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.024      ; 3.879      ;
; 0.407 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[6]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.024      ; 3.879      ;
; 0.409 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                               ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.674      ;
; 0.423 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[4]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.024      ; 3.895      ;
; 0.426 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[31]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[31]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.708      ;
; 0.428 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                              ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.694      ;
; 0.430 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[12]                                ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[12]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.696      ;
; 0.440 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[1]                                                                ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.078      ; 0.704      ;
; 0.444 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[5]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.024      ; 3.916      ;
; 0.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.996      ; 3.899      ;
; 0.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.996      ; 3.899      ;
; 0.455 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.996      ; 3.899      ;
; 0.458 ; top_level:Inst_top_level|system_controller:Inst_system_controller|ROM_cnt[8]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|ROM_cnt[8]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.724      ;
; 0.458 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.723      ;
; 0.459 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.init                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.725      ;
; 0.459 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.725      ;
; 0.461 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.test                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                                                              ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.727      ;
; 0.464 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.993      ; 3.905      ;
; 0.464 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.993      ; 3.905      ;
; 0.465 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.init                               ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|busy_h                                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.731      ;
; 0.465 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm60                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.731      ;
; 0.468 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.078      ; 0.732      ;
; 0.487 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.997      ; 3.932      ;
; 0.496 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.029      ; 3.973      ;
; 0.498 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[3]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.024      ; 3.970      ;
; 0.500 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.542      ; 1.228      ;
; 0.504 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[0]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.023      ; 3.975      ;
; 0.505 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.542      ; 1.233      ;
; 0.507 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.166      ; 0.859      ;
; 0.513 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.025      ; 3.986      ;
; 0.529 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.166      ; 0.881      ;
; 0.542 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.808      ;
; 0.546 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.999      ; 3.993      ;
; 0.550 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.997      ; 3.995      ;
; 0.555 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                                                                ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.078      ; 0.819      ;
; 0.566 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.027      ; 4.041      ;
; 0.578 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 3.025      ; 4.051      ;
; 0.593 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[3]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[3]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.860      ;
; 0.598 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.026      ; 4.072      ;
; 0.600 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[0]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[0]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.867      ;
; 0.603 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.999      ; 4.050      ;
; 0.611 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.011      ; 4.070      ;
; 0.612 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.878      ;
; 0.612 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[13]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.542      ; 1.340      ;
; 0.616 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 4.063      ;
; 0.616 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 4.063      ;
; 0.616 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 4.063      ;
; 0.616 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 4.063      ;
; 0.616 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 4.063      ;
; 0.616 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 4.063      ;
; 0.616 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 4.063      ;
; 0.616 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.999      ; 4.063      ;
; 0.617 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[4]                                ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[4]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.901      ;
; 0.617 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.883      ;
; 0.617 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.901      ;
; 0.617 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.098      ; 0.901      ;
; 0.617 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[13]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.542      ; 1.345      ;
; 0.619 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[17]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[17]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.901      ;
; 0.619 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[23]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[23]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.901      ;
; 0.620 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[19]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[19]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.902      ;
; 0.620 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[20]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[20]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.902      ;
; 0.620 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[2]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[2]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.887      ;
; 0.621 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[21]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[21]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.903      ;
; 0.621 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[22]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[22]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.903      ;
; 0.621 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[1]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[1]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.081      ; 0.888      ;
; 0.622 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[18]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[18]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.096      ; 0.904      ;
; 0.623 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                                                        ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.080      ; 0.889      ;
; 0.627 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[12]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.542      ; 1.355      ;
; 0.632 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[12]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.542      ; 1.360      ;
; 0.634 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.899      ;
; 0.635 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[6]                                ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[6]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.900      ;
; 0.637 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[5]                                ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[5]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.079      ; 0.902      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.150 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.069      ;
; -1.150 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.069      ;
; -1.150 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.069      ;
; -1.150 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.069      ;
; -1.150 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.069      ;
; -1.150 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.069      ;
; -1.150 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.069      ;
; -1.150 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.069      ;
; -1.150 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.069      ;
; -1.150 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.069      ;
; -1.150 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.069      ;
; -1.150 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.069      ;
; -1.150 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 2.069      ;
; -0.938 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.888      ; 4.546      ;
; -0.938 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.888      ; 4.546      ;
; -0.938 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.888      ; 4.546      ;
; -0.938 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.888      ; 4.546      ;
; -0.938 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.888      ; 4.546      ;
; -0.938 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.888      ; 4.546      ;
; -0.938 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.888      ; 4.546      ;
; -0.936 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.885      ; 4.541      ;
; -0.936 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.887      ; 4.543      ;
; -0.936 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.885      ; 4.541      ;
; -0.936 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.885      ; 4.541      ;
; -0.936 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.883      ; 4.539      ;
; -0.936 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.883      ; 4.539      ;
; -0.936 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.887      ; 4.543      ;
; -0.907 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.313      ; 2.218      ;
; -0.875 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.345      ; 2.218      ;
; -0.851 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 1.770      ;
; -0.851 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 1.770      ;
; -0.851 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 1.770      ;
; -0.851 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 1.770      ;
; -0.851 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 1.770      ;
; -0.851 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 1.770      ;
; -0.851 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 1.770      ;
; -0.851 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 1.770      ;
; -0.851 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 1.770      ;
; -0.851 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 1.770      ;
; -0.851 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 1.770      ;
; -0.851 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 1.770      ;
; -0.851 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.079     ; 1.770      ;
; -0.640 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.313      ; 1.951      ;
; -0.608 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.345      ; 1.951      ;
; -0.361 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.888      ; 4.469      ;
; -0.361 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.888      ; 4.469      ;
; -0.361 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.888      ; 4.469      ;
; -0.361 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.888      ; 4.469      ;
; -0.361 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.888      ; 4.469      ;
; -0.361 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.888      ; 4.469      ;
; -0.361 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.888      ; 4.469      ;
; -0.360 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.885      ; 4.465      ;
; -0.360 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.885      ; 4.465      ;
; -0.360 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.885      ; 4.465      ;
; -0.359 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.887      ; 4.466      ;
; -0.359 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.883      ; 4.462      ;
; -0.359 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.883      ; 4.462      ;
; -0.359 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.887      ; 4.466      ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.842 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.996      ; 4.286      ;
; 0.842 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.997      ; 4.287      ;
; 0.842 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.996      ; 4.286      ;
; 0.842 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.996      ; 4.286      ;
; 0.842 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.997      ; 4.287      ;
; 0.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.993      ; 4.284      ;
; 0.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.993      ; 4.284      ;
; 0.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.999      ; 4.290      ;
; 0.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.999      ; 4.290      ;
; 0.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.999      ; 4.290      ;
; 0.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.999      ; 4.290      ;
; 0.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.999      ; 4.290      ;
; 0.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.999      ; 4.290      ;
; 0.843 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.999      ; 4.290      ;
; 1.099 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.521      ; 1.806      ;
; 1.132 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.488      ; 1.806      ;
; 1.314 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.521      ; 2.021      ;
; 1.347 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.488      ; 2.021      ;
; 1.398 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.663      ;
; 1.398 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.663      ;
; 1.398 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.663      ;
; 1.398 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.663      ;
; 1.398 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.663      ;
; 1.398 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.663      ;
; 1.398 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.663      ;
; 1.398 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.663      ;
; 1.398 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.663      ;
; 1.398 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.663      ;
; 1.398 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.663      ;
; 1.398 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.663      ;
; 1.398 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.663      ;
; 1.414 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.996      ; 4.358      ;
; 1.414 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.996      ; 4.358      ;
; 1.414 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.996      ; 4.358      ;
; 1.415 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.997      ; 4.360      ;
; 1.415 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.993      ; 4.356      ;
; 1.415 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.993      ; 4.356      ;
; 1.415 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.997      ; 4.360      ;
; 1.416 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.999      ; 4.363      ;
; 1.416 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.999      ; 4.363      ;
; 1.416 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.999      ; 4.363      ;
; 1.416 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.999      ; 4.363      ;
; 1.416 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.999      ; 4.363      ;
; 1.416 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.999      ; 4.363      ;
; 1.416 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.999      ; 4.363      ;
; 1.582 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.847      ;
; 1.582 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.847      ;
; 1.582 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.847      ;
; 1.582 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.847      ;
; 1.582 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.847      ;
; 1.582 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.847      ;
; 1.582 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.847      ;
; 1.582 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.847      ;
; 1.582 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.847      ;
; 1.582 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.847      ;
; 1.582 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.847      ;
; 1.582 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.847      ;
; 1.582 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.079      ; 1.847      ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                         ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                          ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                        ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[0]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[10]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[11]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[12]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[13]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[14]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[15]                         ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[1]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[2]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[3]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[4]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[5]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[6]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[7]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[8]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[9]                          ;
; -2.693 ; 1.000        ; 3.693          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[0]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[10]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[11]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[12]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[13]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[14]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[15]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[16]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[1]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[2]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[3]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[4]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[5]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[6]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[7]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[8]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[9]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_en                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[4]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[5]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[7]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|ena                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                                                         ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                          ; Clock Edge ; Target                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[14]|datac                     ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0clkctrl|inclk[0]                         ;
; 0.364 ; 0.364        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0clkctrl|outclk                           ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[10]|datac                     ;
; 0.371 ; 0.371        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[11]|datad                     ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ;
; 0.405 ; 0.405        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0|combout                                 ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0|dataa                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_system_controller|speed_sel[0]|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_system_controller|speed_sel[0]|q                              ;
; 0.579 ; 0.579        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0|combout                                 ;
; 0.581 ; 0.581        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ;
; 0.585 ; 0.585        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0|dataa                                   ;
; 0.610 ; 0.610        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[11]|datad                     ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ;
; 0.611 ; 0.611        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[14]|datac                     ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[10]|datac                     ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0clkctrl|inclk[0]                         ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0clkctrl|outclk                           ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                             ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[3]~13|dataa                    ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~17|datac                    ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datac                    ;
; 0.431 ; 0.431        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datac                     ;
; 0.431 ; 0.431        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datab                     ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.545 ; 0.545        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ;
; 0.555 ; 0.555        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datab                     ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.566 ; 0.566        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datac                     ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datac                    ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~17|datac                    ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.577 ; 0.577        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[3]~13|dataa                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; 2.942 ; 3.564 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; 2.942 ; 3.564 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 4.766 ; 5.320 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 4.581 ; 5.153 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 4.602 ; 5.174 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 4.403 ; 4.926 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 4.766 ; 5.320 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 2.567 ; 3.018 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 1.468 ; 1.997 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 1.509 ; 2.076 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 1.307 ; 1.766 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 1.401 ; 1.874 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 1.507 ; 2.041 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 1.283 ; 1.765 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 1.526 ; 1.988 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 1.122 ; 1.613 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 1.871 ; 2.313 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.567 ; 3.018 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.316 ; 2.779 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 1.593 ; 2.034 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 1.232 ; 1.685 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 1.519 ; 2.043 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.126 ; 2.608 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 1.473 ; 2.015 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; -2.353 ; -2.955 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; -2.353 ; -2.955 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -3.824 ; -4.353 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -4.016 ; -4.559 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -4.030 ; -4.516 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -3.824 ; -4.353 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -4.173 ; -4.720 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.651 ; -1.122 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -0.984 ; -1.491 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -0.964 ; -1.499 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -0.829 ; -1.270 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -0.920 ; -1.373 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -1.003 ; -1.508 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -0.789 ; -1.244 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -1.037 ; -1.475 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.651 ; -1.122 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -1.377 ; -1.795 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -2.045 ; -2.463 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -1.805 ; -2.235 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -1.092 ; -1.503 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -0.745 ; -1.167 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -1.032 ; -1.535 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.616 ; -2.070 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -0.989 ; -1.508 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 9.744  ; 9.655  ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 9.481  ; 9.655  ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 9.744  ; 9.652  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 12.807 ; 12.443 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 11.196 ; 11.044 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 9.772  ; 9.649  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 10.587 ; 10.477 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 9.343  ; 9.268  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 11.396 ; 11.344 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 9.828  ; 9.878  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 8.402  ; 8.315  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 12.807 ; 12.443 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 11.138 ; 10.988 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 11.966 ; 12.021 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 8.250  ; 8.131  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 7.373  ; 7.279  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 7.611  ; 7.521  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 7.383  ; 7.281  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 7.644  ; 7.562  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 7.774  ; 7.708  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 8.250  ; 8.131  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 7.913  ; 7.844  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 8.008  ; 7.912  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 7.987  ; 7.897  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 7.560  ; 7.455  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 7.903  ; 7.778  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 7.383  ; 7.278  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 7.653  ; 7.539  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 7.270  ; 7.171  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 7.603  ; 7.473  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 7.324  ; 7.228  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 7.494  ; 7.456  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 7.987  ; 7.897  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 7.850  ; 7.768  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 7.655  ; 7.565  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 7.713  ; 7.625  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 7.635  ; 7.526  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 7.299  ; 7.218  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 7.586  ; 7.490  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 7.833  ; 7.703  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 7.926  ; 7.848  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 7.549  ; 7.432  ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 9.139  ; 9.303  ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 9.139  ; 9.310  ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 9.395  ; 9.303  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 8.108  ; 8.022  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 10.790 ; 10.641 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 9.424  ; 9.303  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 10.207 ; 10.097 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 9.012  ; 8.935  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 10.984 ; 10.930 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 9.479  ; 9.522  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 8.108  ; 8.022  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 12.415 ; 12.050 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 10.735 ; 10.587 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 9.464  ; 9.447  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 7.121  ; 7.026  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 7.121  ; 7.026  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 7.348  ; 7.257  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 7.131  ; 7.028  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 7.380  ; 7.297  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 7.505  ; 7.438  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 7.963  ; 7.844  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 7.639  ; 7.569  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 7.730  ; 7.634  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 7.023  ; 6.923  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 7.302  ; 7.197  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 7.631  ; 7.506  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 7.132  ; 7.027  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 7.391  ; 7.278  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 7.023  ; 6.923  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 7.343  ; 7.214  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 7.075  ; 6.978  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 7.238  ; 7.197  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 7.713  ; 7.622  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 7.580  ; 7.498  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 7.394  ; 7.303  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 7.450  ; 7.361  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 7.373  ; 7.265  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 7.051  ; 6.969  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 7.325  ; 7.229  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 7.564  ; 7.434  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 7.652  ; 7.572  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 7.290  ; 7.174  ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.820 ; 7.667 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.254 ; 8.101 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.236 ; 8.083 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.500 ; 8.347 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.500 ; 8.347 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.279 ; 8.126 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.501 ; 8.348 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.501 ; 8.348 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.748 ; 8.595 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.379 ; 8.234 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.339 ; 8.194 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 8.046 ; 7.901 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 8.021 ; 7.876 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.127 ; 7.982 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.820 ; 7.667 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.279 ; 8.126 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.820 ; 7.667 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.524 ; 7.371 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.941 ; 7.788 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.924 ; 7.771 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.177 ; 8.024 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.177 ; 8.024 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.965 ; 7.812 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.178 ; 8.025 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.178 ; 8.025 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.415 ; 8.262 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.095 ; 7.950 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.057 ; 7.912 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.776 ; 7.631 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.751 ; 7.606 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.853 ; 7.708 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.524 ; 7.371 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.965 ; 7.812 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.524 ; 7.371 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.716     ; 7.869     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 8.100     ; 8.253     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 8.080     ; 8.233     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.323     ; 8.476     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.323     ; 8.476     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 8.131     ; 8.284     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 8.316     ; 8.469     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 8.316     ; 8.469     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.652     ; 8.805     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 8.229     ; 8.374     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 8.189     ; 8.334     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.902     ; 8.047     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.876     ; 8.021     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 8.013     ; 8.158     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.716     ; 7.869     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 8.131     ; 8.284     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.716     ; 7.869     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.418     ; 7.571     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.786     ; 7.939     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.768     ; 7.921     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 8.001     ; 8.154     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 8.001     ; 8.154     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.817     ; 7.970     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.994     ; 8.147     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.994     ; 8.147     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 8.316     ; 8.469     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.945     ; 8.090     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.907     ; 8.052     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.631     ; 7.776     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.606     ; 7.751     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.738     ; 7.883     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.418     ; 7.571     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.817     ; 7.970     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.418     ; 7.571     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                       ;
+------------+-----------------+--------------------------------------------------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                     ; Note                    ;
+------------+-----------------+--------------------------------------------------------------------------------+-------------------------+
; INF MHz    ; 193.5 MHz       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; limit due to hold check ;
; 199.32 MHz ; 199.32 MHz      ; CLOCK_50                                                                       ;                         ;
+------------+-----------------+--------------------------------------------------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                                      ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                       ; -4.473 ; -989.004      ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; -0.396 ; -1.513        ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.116 ; -0.189        ;
+--------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                                       ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -2.626 ; -3.480        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; -0.152 ; -0.548        ;
; CLOCK_50                                                                       ; 0.126  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.936 ; -24.043           ;
+----------+--------+-------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.752 ; 0.000             ;
+----------+-------+-------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                                        ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                       ; -3.000 ; -549.183      ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.426  ; 0.000         ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0.445  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                               ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -4.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.214     ; 3.748      ;
; -4.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.214     ; 3.748      ;
; -4.406 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.221     ; 3.674      ;
; -4.406 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.221     ; 3.674      ;
; -4.394 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.208     ; 3.675      ;
; -4.394 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.208     ; 3.675      ;
; -4.394 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.208     ; 3.675      ;
; -4.394 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.208     ; 3.675      ;
; -4.388 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.141     ; 3.736      ;
; -4.388 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.141     ; 3.736      ;
; -4.369 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.210     ; 3.648      ;
; -4.369 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.210     ; 3.648      ;
; -4.369 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.210     ; 3.648      ;
; -4.369 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.210     ; 3.648      ;
; -4.369 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.210     ; 3.648      ;
; -4.369 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.210     ; 3.648      ;
; -4.369 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.210     ; 3.648      ;
; -4.369 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.210     ; 3.648      ;
; -4.369 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.210     ; 3.648      ;
; -4.369 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.210     ; 3.648      ;
; -4.369 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.210     ; 3.648      ;
; -4.366 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.724      ;
; -4.366 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.724      ;
; -4.363 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.201     ; 3.651      ;
; -4.363 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.201     ; 3.651      ;
; -4.360 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.204     ; 3.645      ;
; -4.360 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.204     ; 3.645      ;
; -4.360 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.204     ; 3.645      ;
; -4.360 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.138     ; 3.711      ;
; -4.360 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.138     ; 3.711      ;
; -4.344 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.219     ; 3.614      ;
; -4.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.212     ; 3.613      ;
; -4.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.212     ; 3.613      ;
; -4.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.212     ; 3.613      ;
; -4.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.212     ; 3.613      ;
; -4.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.212     ; 3.613      ;
; -4.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.212     ; 3.613      ;
; -4.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.212     ; 3.613      ;
; -4.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.212     ; 3.613      ;
; -4.327 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.215     ; 3.601      ;
; -4.327 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.215     ; 3.601      ;
; -4.327 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.215     ; 3.601      ;
; -4.327 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.215     ; 3.601      ;
; -4.321 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.212     ; 3.598      ;
; -4.317 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.219     ; 3.587      ;
; -4.316 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.219     ; 3.586      ;
; -4.316 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.219     ; 3.586      ;
; -4.309 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.135     ; 3.663      ;
; -4.309 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.135     ; 3.663      ;
; -4.309 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.135     ; 3.663      ;
; -4.309 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.135     ; 3.663      ;
; -4.302 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.217     ; 3.574      ;
; -4.302 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.217     ; 3.574      ;
; -4.302 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.217     ; 3.574      ;
; -4.302 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.217     ; 3.574      ;
; -4.302 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.217     ; 3.574      ;
; -4.302 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.217     ; 3.574      ;
; -4.302 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.217     ; 3.574      ;
; -4.302 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.217     ; 3.574      ;
; -4.302 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.217     ; 3.574      ;
; -4.302 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.217     ; 3.574      ;
; -4.302 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.217     ; 3.574      ;
; -4.296 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.208     ; 3.577      ;
; -4.296 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.208     ; 3.577      ;
; -4.294 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.219     ; 3.564      ;
; -4.294 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.212     ; 3.571      ;
; -4.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.211     ; 3.571      ;
; -4.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.211     ; 3.571      ;
; -4.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.211     ; 3.571      ;
; -4.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.212     ; 3.570      ;
; -4.293 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.212     ; 3.570      ;
; -4.288 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.132     ; 3.645      ;
; -4.288 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.132     ; 3.645      ;
; -4.288 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.132     ; 3.645      ;
; -4.288 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.132     ; 3.645      ;
; -4.287 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.125     ; 3.651      ;
; -4.287 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.125     ; 3.651      ;
; -4.287 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.125     ; 3.651      ;
; -4.287 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.125     ; 3.651      ;
; -4.285 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.219     ; 3.555      ;
; -4.284 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.137     ; 3.636      ;
; -4.284 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.137     ; 3.636      ;
; -4.284 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.137     ; 3.636      ;
; -4.284 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.137     ; 3.636      ;
; -4.284 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.137     ; 3.636      ;
; -4.284 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.137     ; 3.636      ;
; -4.284 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.137     ; 3.636      ;
; -4.284 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.137     ; 3.636      ;
; -4.284 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.137     ; 3.636      ;
; -4.284 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.137     ; 3.636      ;
; -4.284 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.137     ; 3.636      ;
; -4.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.128     ; 3.639      ;
; -4.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.128     ; 3.639      ;
; -4.275 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.633      ;
; -4.275 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.633      ;
; -4.275 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.131     ; 3.633      ;
; -4.271 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.212     ; 3.548      ;
; -4.269 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.219     ; 3.539      ;
; -4.269 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.219     ; 3.539      ;
; -4.269 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; -1.219     ; 3.539      ;
+--------+--------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.396 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[3] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.962      ; 0.651      ;
; -0.271 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.970      ; 0.651      ;
; -0.235 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.886      ; 0.663      ;
; -0.225 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.894      ; 0.674      ;
; -0.203 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.895      ; 0.649      ;
; -0.183 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.894      ; 0.638      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                           ; Launch Clock                                                                   ; Latch Clock                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; -0.116 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.650      ; 1.241      ;
; -0.073 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.792      ; 1.289      ;
; 0.254  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.768      ; 1.336      ;
; 1.626  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 4.596      ; 2.617      ;
; 2.191  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 1.000        ; 4.596      ; 2.552      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                           ; Launch Clock                                                                   ; Latch Clock                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; -2.626 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.000        ; 4.871      ; 2.458      ;
; -2.084 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 4.871      ; 2.520      ;
; -0.519 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.169      ; 1.180      ;
; -0.459 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.144      ; 1.215      ;
; -0.395 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.022      ; 1.157      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.152 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.225      ; 0.603      ;
; -0.145 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[3] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.218      ; 0.603      ;
; -0.076 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.141      ; 0.595      ;
; -0.070 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.142      ; 0.602      ;
; -0.053 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.142      ; 0.619      ;
; -0.052 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 1.133      ; 0.611      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                                                         ; Launch Clock                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.126 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.705      ; 3.245      ;
; 0.209 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.709      ; 3.332      ;
; 0.304 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 3.065      ; 3.813      ;
; 0.317 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[2]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.734      ; 3.465      ;
; 0.340 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.086      ; 0.597      ;
; 0.354 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy                                           ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                              ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                       ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                                                           ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                                                      ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                                                              ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                                                         ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.597      ;
; 0.357 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.069      ; 0.597      ;
; 0.364 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[7]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.737      ; 3.515      ;
; 0.366 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                               ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.608      ;
; 0.376 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.711      ; 3.501      ;
; 0.376 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.711      ; 3.501      ;
; 0.376 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.711      ; 3.501      ;
; 0.376 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.711      ; 3.501      ;
; 0.376 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.711      ; 3.501      ;
; 0.376 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.711      ; 3.501      ;
; 0.376 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.711      ; 3.501      ;
; 0.381 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[1]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.737      ; 3.532      ;
; 0.384 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[31]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[31]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.642      ;
; 0.388 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                              ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.630      ;
; 0.392 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[4]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.737      ; 3.543      ;
; 0.396 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[6]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.737      ; 3.547      ;
; 0.398 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[12]                                ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[12]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.640      ;
; 0.408 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[1]                                                                ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.069      ; 0.648      ;
; 0.415 ; top_level:Inst_top_level|system_controller:Inst_system_controller|ROM_cnt[8]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|ROM_cnt[8]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.657      ;
; 0.415 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.656      ;
; 0.418 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.init                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.659      ;
; 0.420 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.init                               ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|busy_h                                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.662      ;
; 0.423 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.664      ;
; 0.424 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.666      ;
; 0.427 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.test                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                                                              ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.668      ;
; 0.430 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm60                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.671      ;
; 0.431 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.705      ; 3.550      ;
; 0.441 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.174      ; 0.786      ;
; 0.442 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.497      ; 1.110      ;
; 0.445 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.707      ; 3.566      ;
; 0.445 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.707      ; 3.566      ;
; 0.445 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.707      ; 3.566      ;
; 0.446 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[5]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.737      ; 3.597      ;
; 0.452 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.705      ; 3.571      ;
; 0.453 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.497      ; 1.121      ;
; 0.454 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.709      ; 3.577      ;
; 0.470 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.174      ; 0.815      ;
; 0.472 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.742      ; 3.628      ;
; 0.480 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[0]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.737      ; 3.631      ;
; 0.493 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_pulse_r                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.734      ;
; 0.501 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[3]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.737      ; 3.652      ;
; 0.503 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                                                                ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.069      ; 0.743      ;
; 0.512 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.709      ; 3.635      ;
; 0.512 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.741      ; 3.667      ;
; 0.540 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 2.738      ; 3.692      ;
; 0.543 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[13]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.497      ; 1.211      ;
; 0.550 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[3]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[3]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.793      ;
; 0.553 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[12]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.497      ; 1.221      ;
; 0.554 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[13]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.497      ; 1.222      ;
; 0.555 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[0]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[0]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.798      ;
; 0.561 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[0]                              ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_sync[1]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.802      ;
; 0.564 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[4]                                ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[4]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.822      ;
; 0.564 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.822      ;
; 0.564 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[12]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.497      ; 1.232      ;
; 0.565 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[20]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[20]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.823      ;
; 0.565 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[23]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[23]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.823      ;
; 0.566 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[17]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[17]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.824      ;
; 0.566 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[22]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[22]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.824      ;
; 0.566 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.824      ;
; 0.567 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[19]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[19]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.825      ;
; 0.567 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 2.738      ; 3.719      ;
; 0.568 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[21]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[21]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.826      ;
; 0.569 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[18]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[18]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.827      ;
; 0.570 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                                                        ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.812      ;
; 0.571 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[2]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[2]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.814      ;
; 0.574 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[1]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[1]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.072      ; 0.817      ;
; 0.575 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[17]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.474      ; 1.220      ;
; 0.577 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.070      ; 0.818      ;
; 0.579 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.821      ;
; 0.580 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[6]                                ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[6]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.822      ;
; 0.581 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[7]                                ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[7]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.823      ;
; 0.581 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[12]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[12]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.823      ;
; 0.583 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[5]                                ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[5]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.825      ;
; 0.583 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[13]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[13]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.825      ;
; 0.584 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[9]                                ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[9]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.826      ;
; 0.584 ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[1]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[1]                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.826      ;
; 0.584 ; top_level:Inst_top_level|system_controller:Inst_system_controller|data_o[6]                                 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[6]                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.826      ;
; 0.585 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[5] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[5]                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.827      ;
; 0.586 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[9]                                               ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[9]                                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[8]                                ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[8]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.071      ; 0.828      ;
; 0.586 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[30]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[30]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.844      ;
; 0.586 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[18]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.474      ; 1.231      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.936 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.864      ;
; -0.936 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.864      ;
; -0.936 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.864      ;
; -0.936 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.864      ;
; -0.936 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.864      ;
; -0.936 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.864      ;
; -0.936 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.864      ;
; -0.936 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.864      ;
; -0.936 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.864      ;
; -0.936 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.864      ;
; -0.936 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.864      ;
; -0.936 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.864      ;
; -0.936 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.864      ;
; -0.750 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.611      ; 4.063      ;
; -0.750 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.611      ; 4.063      ;
; -0.750 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.613      ; 4.065      ;
; -0.750 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.613      ; 4.065      ;
; -0.750 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.613      ; 4.065      ;
; -0.750 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.613      ; 4.065      ;
; -0.750 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.613      ; 4.065      ;
; -0.750 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.613      ; 4.065      ;
; -0.750 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.613      ; 4.065      ;
; -0.749 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.609      ; 4.060      ;
; -0.749 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.609      ; 4.060      ;
; -0.749 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.609      ; 4.060      ;
; -0.749 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.607      ; 4.058      ;
; -0.749 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 2.607      ; 4.058      ;
; -0.706 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.288      ; 1.993      ;
; -0.676 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.604      ;
; -0.676 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.604      ;
; -0.676 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.604      ;
; -0.676 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.604      ;
; -0.676 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.604      ;
; -0.676 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.604      ;
; -0.676 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.604      ;
; -0.676 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.604      ;
; -0.676 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.604      ;
; -0.676 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.604      ;
; -0.676 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.604      ;
; -0.676 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.604      ;
; -0.676 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.071     ; 1.604      ;
; -0.674 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.320      ; 1.993      ;
; -0.492 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.288      ; 1.779      ;
; -0.460 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.320      ; 1.779      ;
; -0.225 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.613      ; 4.040      ;
; -0.225 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.613      ; 4.040      ;
; -0.225 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.613      ; 4.040      ;
; -0.225 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.613      ; 4.040      ;
; -0.225 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.613      ; 4.040      ;
; -0.225 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.613      ; 4.040      ;
; -0.225 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.613      ; 4.040      ;
; -0.224 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.609      ; 4.035      ;
; -0.224 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.611      ; 4.037      ;
; -0.224 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.609      ; 4.035      ;
; -0.224 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.609      ; 4.035      ;
; -0.224 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.607      ; 4.033      ;
; -0.224 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.607      ; 4.033      ;
; -0.224 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 2.611      ; 4.037      ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.752 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.707      ; 3.873      ;
; 0.752 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.709      ; 3.875      ;
; 0.752 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.707      ; 3.873      ;
; 0.752 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.707      ; 3.873      ;
; 0.752 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.705      ; 3.871      ;
; 0.752 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.705      ; 3.871      ;
; 0.752 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.709      ; 3.875      ;
; 0.753 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.711      ; 3.878      ;
; 0.753 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.711      ; 3.878      ;
; 0.753 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.711      ; 3.878      ;
; 0.753 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.711      ; 3.878      ;
; 0.753 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.711      ; 3.878      ;
; 0.753 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.711      ; 3.878      ;
; 0.753 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 2.711      ; 3.878      ;
; 0.979 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.478      ; 1.628      ;
; 1.012 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.445      ; 1.628      ;
; 1.200 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.478      ; 1.849      ;
; 1.233 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.445      ; 1.849      ;
; 1.263 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.505      ;
; 1.263 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.505      ;
; 1.263 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.505      ;
; 1.263 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.505      ;
; 1.263 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.505      ;
; 1.263 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.505      ;
; 1.263 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.505      ;
; 1.263 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.505      ;
; 1.263 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.505      ;
; 1.263 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.505      ;
; 1.263 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.505      ;
; 1.263 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.505      ;
; 1.263 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.505      ;
; 1.275 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.707      ; 3.896      ;
; 1.275 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.709      ; 3.898      ;
; 1.275 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.707      ; 3.896      ;
; 1.275 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.707      ; 3.896      ;
; 1.275 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.705      ; 3.894      ;
; 1.275 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.705      ; 3.894      ;
; 1.275 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.709      ; 3.898      ;
; 1.276 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.711      ; 3.901      ;
; 1.276 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.711      ; 3.901      ;
; 1.276 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.711      ; 3.901      ;
; 1.276 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.711      ; 3.901      ;
; 1.276 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.711      ; 3.901      ;
; 1.276 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.711      ; 3.901      ;
; 1.276 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 2.711      ; 3.901      ;
; 1.439 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.681      ;
; 1.439 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.681      ;
; 1.439 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.681      ;
; 1.439 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.681      ;
; 1.439 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.681      ;
; 1.439 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.681      ;
; 1.439 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.681      ;
; 1.439 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.681      ;
; 1.439 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.681      ;
; 1.439 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.681      ;
; 1.439 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.681      ;
; 1.439 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.681      ;
; 1.439 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.071      ; 1.681      ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                                          ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                                          ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                                        ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[0]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[10]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[11]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[12]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[13]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[14]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[15]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[1]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[2]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[3]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[4]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[5]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[6]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[7]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[8]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[9]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[0]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[10]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[11]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[12]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[13]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[14]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[15]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[16]                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[1]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[2]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[3]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[4]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[5]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[6]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[7]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[8]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[9]                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_en                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en                                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                                                           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[4]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[5]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[7]                                                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|ena                                                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                                                                  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                                                         ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                          ; Clock Edge ; Target                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0|dataa                                   ;
; 0.429 ; 0.429        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0|combout                                 ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0clkctrl|inclk[0]                         ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0clkctrl|outclk                           ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[14]|datac                     ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[10]|datac                     ;
; 0.476 ; 0.476        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ;
; 0.481 ; 0.481        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[11]|datad                     ;
; 0.486 ; 0.486        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_system_controller|speed_sel[0]|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_system_controller|speed_sel[0]|q                              ;
; 0.501 ; 0.501        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ;
; 0.506 ; 0.506        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ;
; 0.510 ; 0.510        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[11]|datad                     ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[10]|datac                     ;
; 0.515 ; 0.515        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ;
; 0.519 ; 0.519        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[14]|datac                     ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0clkctrl|inclk[0]                         ;
; 0.529 ; 0.529        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0clkctrl|outclk                           ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0|combout                                 ;
; 0.571 ; 0.571        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0|dataa                                   ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.484 ; 0.484        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datab                     ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[3]~13|dataa                    ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~17|datac                    ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.494 ; 0.494        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datac                    ;
; 0.495 ; 0.495        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ;
; 0.496 ; 0.496        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datac                     ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ;
; 0.504 ; 0.504        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datac                    ;
; 0.505 ; 0.505        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~17|datac                    ;
; 0.506 ; 0.506        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[3]~13|dataa                    ;
; 0.515 ; 0.515        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datab                     ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.528 ; 0.528        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; 2.637 ; 3.081 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; 2.637 ; 3.081 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 4.355 ; 4.679 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 4.178 ; 4.531 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 4.208 ; 4.543 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 4.028 ; 4.333 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 4.355 ; 4.679 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 2.299 ; 2.591 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 1.270 ; 1.675 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 1.308 ; 1.738 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 1.123 ; 1.472 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 1.211 ; 1.570 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 1.313 ; 1.708 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 1.094 ; 1.463 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 1.321 ; 1.665 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 0.948 ; 1.329 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 1.659 ; 1.968 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.299 ; 2.591 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.064 ; 2.388 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 1.396 ; 1.708 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 1.057 ; 1.394 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 1.324 ; 1.715 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 1.876 ; 2.231 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 1.281 ; 1.696 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; -2.119 ; -2.542 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; -2.119 ; -2.542 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -3.484 ; -3.805 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -3.659 ; -3.982 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -3.673 ; -3.939 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -3.484 ; -3.805 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -3.797 ; -4.138 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.529 ; -0.894 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -0.840 ; -1.227 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -0.825 ; -1.226 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -0.698 ; -1.032 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -0.783 ; -1.126 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -0.862 ; -1.235 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -0.652 ; -1.000 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -0.884 ; -1.212 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.529 ; -0.894 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -1.217 ; -1.509 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -1.833 ; -2.100 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -1.608 ; -1.906 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.946 ; -1.237 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -0.620 ; -0.934 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -0.891 ; -1.265 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -1.423 ; -1.755 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -0.849 ; -1.247 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 8.911  ; 8.808  ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 8.528  ; 8.808  ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 8.911  ; 8.676  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 11.669 ; 11.071 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 10.256 ; 9.896  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 8.932  ; 8.615  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 9.674  ; 9.366  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 8.505  ; 8.274  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 10.431 ; 10.151 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 8.968  ; 8.814  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 7.626  ; 7.419  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 11.669 ; 11.071 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 10.190 ; 9.828  ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 10.920 ; 10.835 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 7.526  ; 7.318  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 6.696  ; 6.556  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 6.928  ; 6.764  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 6.703  ; 6.561  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 6.957  ; 6.800  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 7.034  ; 6.873  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 7.526  ; 7.318  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 7.178  ; 6.983  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 7.256  ; 7.056  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 7.254  ; 7.032  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 6.891  ; 6.706  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 7.202  ; 7.005  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 6.710  ; 6.553  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 6.964  ; 6.795  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 6.619  ; 6.449  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 6.919  ; 6.731  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 6.659  ; 6.505  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 6.805  ; 6.712  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 7.254  ; 7.032  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 7.129  ; 6.917  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 6.942  ; 6.735  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 6.985  ; 6.798  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 6.920  ; 6.710  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 6.643  ; 6.492  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 6.911  ; 6.737  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 7.148  ; 6.927  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 7.220  ; 7.056  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 6.871  ; 6.683  ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 8.205  ; 8.348  ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 8.205  ; 8.477  ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 8.577  ; 8.348  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 7.346  ; 7.143  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 9.871  ; 9.521  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 8.600  ; 8.292  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 9.312  ; 9.012  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 8.188  ; 7.962  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 10.039 ; 9.767  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 8.635  ; 8.483  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 7.346  ; 7.143  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 11.295 ; 10.705 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 9.806  ; 9.454  ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 8.583  ; 8.434  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 6.450  ; 6.312  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 6.450  ; 6.312  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 6.673  ; 6.512  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 6.459  ; 6.319  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 6.701  ; 6.546  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 6.777  ; 6.618  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 7.248  ; 7.045  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 6.916  ; 6.724  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 6.991  ; 6.794  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 6.378  ; 6.211  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 6.639  ; 6.458  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 6.937  ; 6.744  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 6.467  ; 6.311  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 6.711  ; 6.544  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 6.378  ; 6.211  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 6.667  ; 6.482  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 6.417  ; 6.265  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 6.557  ; 6.463  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 6.992  ; 6.773  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 6.871  ; 6.662  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 6.692  ; 6.488  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 6.732  ; 6.548  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 6.670  ; 6.463  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 6.402  ; 6.254  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 6.659  ; 6.488  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 6.887  ; 6.671  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 6.953  ; 6.793  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 6.619  ; 6.434  ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 7.103 ; 6.958 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.508 ; 7.363 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.495 ; 7.350 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.739 ; 7.594 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.739 ; 7.594 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.527 ; 7.382 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.740 ; 7.595 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.740 ; 7.595 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.973 ; 7.828 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.587 ; 7.422 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.551 ; 7.386 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.275 ; 7.110 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.250 ; 7.085 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.352 ; 7.187 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 7.103 ; 6.958 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.527 ; 7.382 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 7.103 ; 6.958 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.827 ; 6.682 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.216 ; 7.071 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.204 ; 7.059 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.437 ; 7.292 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.437 ; 7.292 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.234 ; 7.089 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.439 ; 7.294 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.439 ; 7.294 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.662 ; 7.517 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.329 ; 7.164 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.295 ; 7.130 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.030 ; 6.865 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.006 ; 6.841 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.104 ; 6.939 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.827 ; 6.682 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.234 ; 7.089 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.827 ; 6.682 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.921     ; 7.066     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 7.259     ; 7.404     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 7.244     ; 7.389     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.458     ; 7.603     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.458     ; 7.603     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.290     ; 7.435     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.454     ; 7.599     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.454     ; 7.599     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.759     ; 7.904     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.318     ; 7.483     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.282     ; 7.447     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 7.023     ; 7.188     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 7.000     ; 7.165     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 7.118     ; 7.283     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.921     ; 7.066     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.290     ; 7.435     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.921     ; 7.066     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 6.646     ; 6.791     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 6.971     ; 7.116     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 6.956     ; 7.101     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 7.162     ; 7.307     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 7.162     ; 7.307     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 7.000     ; 7.145     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 7.158     ; 7.303     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 7.158     ; 7.303     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 7.451     ; 7.596     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 7.064     ; 7.229     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 7.030     ; 7.195     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 6.781     ; 6.946     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 6.759     ; 6.924     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 6.873     ; 7.038     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 6.646     ; 6.791     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 7.000     ; 7.145     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 6.646     ; 6.791     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                                      ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                       ; -2.392 ; -377.948      ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0.228  ; 0.000         ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.447  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                                       ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -1.665 ; -2.371        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; -0.115 ; -0.466        ;
; CLOCK_50                                                                       ; 0.021  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+----------+--------+-------------------+
; Clock    ; Slack  ; End Point TNS     ;
+----------+--------+-------------------+
; CLOCK_50 ; -0.404 ; -6.520            ;
+----------+--------+-------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+----------+-------+-------------------+
; Clock    ; Slack ; End Point TNS     ;
+----------+-------+-------------------+
; CLOCK_50 ; 0.472 ; 0.000             ;
+----------+-------+-------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                                        ;
+--------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                          ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------+--------+---------------+
; CLOCK_50                                                                       ; -3.000 ; -528.308      ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.252  ; 0.000         ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0.329  ; 0.000         ;
+--------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                               ; Launch Clock                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.392 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[31]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.210     ; 1.659      ;
; -2.388 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[30]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.210     ; 1.655      ;
; -2.385 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.878     ; 1.984      ;
; -2.385 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.878     ; 1.984      ;
; -2.369 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[31]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.269     ; 1.577      ;
; -2.346 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.880     ; 1.943      ;
; -2.346 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.880     ; 1.943      ;
; -2.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.832     ; 1.981      ;
; -2.336 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.832     ; 1.981      ;
; -2.324 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[29]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.210     ; 1.591      ;
; -2.323 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.872     ; 1.928      ;
; -2.323 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.872     ; 1.928      ;
; -2.323 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.872     ; 1.928      ;
; -2.323 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.872     ; 1.928      ;
; -2.320 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[28]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.210     ; 1.587      ;
; -2.319 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.922      ;
; -2.319 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.922      ;
; -2.319 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.922      ;
; -2.319 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.922      ;
; -2.319 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.922      ;
; -2.319 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.922      ;
; -2.319 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.922      ;
; -2.319 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.922      ;
; -2.319 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.922      ;
; -2.319 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.922      ;
; -2.319 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.922      ;
; -2.317 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.869     ; 1.925      ;
; -2.317 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.869     ; 1.925      ;
; -2.317 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.869     ; 1.925      ;
; -2.317 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.825     ; 1.969      ;
; -2.317 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.825     ; 1.969      ;
; -2.317 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[30]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.269     ; 1.525      ;
; -2.315 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.867     ; 1.925      ;
; -2.315 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.867     ; 1.925      ;
; -2.310 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.828     ; 1.959      ;
; -2.310 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.828     ; 1.959      ;
; -2.304 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.905      ;
; -2.304 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.905      ;
; -2.304 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.905      ;
; -2.304 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.905      ;
; -2.304 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.905      ;
; -2.304 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.905      ;
; -2.304 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.905      ;
; -2.304 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.905      ;
; -2.301 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[29]         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.500        ; -1.269     ; 1.509      ;
; -2.300 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.901      ;
; -2.300 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.901      ;
; -2.300 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.901      ;
; -2.300 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.901      ;
; -2.300 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.901      ;
; -2.300 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.901      ;
; -2.300 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.901      ;
; -2.296 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.899      ;
; -2.296 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.899      ;
; -2.296 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.899      ;
; -2.296 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.874     ; 1.899      ;
; -2.291 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.826     ; 1.942      ;
; -2.291 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.826     ; 1.942      ;
; -2.291 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.826     ; 1.942      ;
; -2.291 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.826     ; 1.942      ;
; -2.283 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.884      ;
; -2.283 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.884      ;
; -2.283 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.884      ;
; -2.283 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.884      ;
; -2.283 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.884      ;
; -2.283 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.884      ;
; -2.283 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.884      ;
; -2.283 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.884      ;
; -2.283 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.884      ;
; -2.283 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.884      ;
; -2.283 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.876     ; 1.884      ;
; -2.281 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.869     ; 1.889      ;
; -2.281 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.869     ; 1.889      ;
; -2.279 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.871     ; 1.885      ;
; -2.279 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.871     ; 1.885      ;
; -2.279 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.871     ; 1.885      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.882     ; 1.873      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.882     ; 1.873      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.828     ; 1.927      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.828     ; 1.927      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.828     ; 1.927      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.828     ; 1.927      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.828     ; 1.927      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.828     ; 1.927      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.828     ; 1.927      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.828     ; 1.927      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.828     ; 1.927      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.828     ; 1.927      ;
; -2.278 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.828     ; 1.927      ;
; -2.276 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.821     ; 1.932      ;
; -2.276 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.821     ; 1.932      ;
; -2.274 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.823     ; 1.928      ;
; -2.274 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.823     ; 1.928      ;
; -2.274 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.823     ; 1.928      ;
; -2.273 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.880     ; 1.870      ;
; -2.273 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.880     ; 1.870      ;
; -2.273 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.880     ; 1.870      ;
; -2.265 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.878     ; 1.864      ;
; -2.265 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.878     ; 1.864      ;
; -2.265 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.500        ; -0.878     ; 1.864      ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                    ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.228 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[3] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.728      ; 0.340      ;
; 0.292 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.730      ; 0.342      ;
; 0.302 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.676      ; 0.350      ;
; 0.310 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.682      ; 0.357      ;
; 0.323 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.682      ; 0.340      ;
; 0.335 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; 0.500        ; 0.681      ; 0.333      ;
+-------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                                                                                                                                                                          ;
+-------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                      ; To Node                                                                           ; Launch Clock                                                                   ; Latch Clock                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; 0.447 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.165      ; 0.679      ;
; 0.497 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.234      ; 0.646      ;
; 0.632 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 1.221      ; 0.732      ;
; 1.473 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.500        ; 2.781      ; 1.332      ;
; 1.874 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 1.000        ; 2.781      ; 1.431      ;
+-------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                                                                                                                                                                            ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                      ; To Node                                                                           ; Launch Clock                                                                   ; Latch Clock                                                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+
; -1.665 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0.000        ; 2.940      ; 1.380      ;
; -1.281 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 2.940      ; 1.284      ;
; -0.371 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 1.441      ; 0.600      ;
; -0.363 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 1.454      ; 0.621      ;
; -0.335 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1] ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.500       ; 1.382      ; 0.577      ;
+--------+--------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                     ; To Node                                                                        ; Launch Clock ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.115 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[2] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.884      ; 0.299      ;
; -0.114 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[3] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.882      ; 0.298      ;
; -0.068 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[0] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.832      ; 0.294      ;
; -0.064 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[4] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.832      ; 0.298      ;
; -0.053 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.833      ; 0.310      ;
; -0.052 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[1] ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ; CLOCK_50     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; -0.500       ; 0.827      ; 0.305      ;
+--------+-------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+--------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                   ; To Node                                                                                                                                         ; Launch Clock                                                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.021 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.497      ; 1.737      ;
; 0.042 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.502      ; 1.763      ;
; 0.046 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.504      ; 1.769      ;
; 0.046 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.504      ; 1.769      ;
; 0.046 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.504      ; 1.769      ;
; 0.046 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.504      ; 1.769      ;
; 0.046 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.504      ; 1.769      ;
; 0.046 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.504      ; 1.769      ;
; 0.046 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                                          ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.504      ; 1.769      ;
; 0.051 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|ram_block1a0~porta_address_reg0 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.723      ; 2.013      ;
; 0.053 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[2]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.524      ; 1.796      ;
; 0.055 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[6]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.529      ; 1.803      ;
; 0.070 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[4]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.529      ; 1.818      ;
; 0.072 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.527      ; 1.818      ;
; 0.078 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[5]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.529      ; 1.826      ;
; 0.081 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.532      ; 1.832      ;
; 0.081 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[7]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.529      ; 1.829      ;
; 0.087 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[1]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.529      ; 1.835      ;
; 0.091 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.517      ; 1.827      ;
; 0.097 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.502      ; 1.818      ;
; 0.106 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.500      ; 1.825      ;
; 0.106 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.500      ; 1.825      ;
; 0.106 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.500      ; 1.825      ;
; 0.107 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.497      ; 1.823      ;
; 0.108 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[3]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.529      ; 1.856      ;
; 0.109 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.530      ; 1.858      ;
; 0.115 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.497      ; 1.831      ;
; 0.119 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.504      ; 1.842      ;
; 0.130 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_address_reg[0]                                                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.527      ; 1.876      ;
; 0.136 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.502      ; 1.857      ;
; 0.139 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.504      ; 1.862      ;
; 0.158 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                                                   ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.529      ; 1.906      ;
; 0.175 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.497      ; 1.891      ;
; 0.180 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.500      ; 1.899      ;
; 0.182 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.500      ; 1.901      ;
; 0.183 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                                                              ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_speed|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                              ; top_level:Inst_top_level|system_controller:Inst_system_controller|to_increment                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                               ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                 ; top_level:Inst_top_level|system_controller:Inst_system_controller|read_SRAM                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                       ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sampled                                                                           ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy                                           ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_reg                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                                                         ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pwm|btn_reg                                                                      ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.038      ; 0.307      ;
; 0.189 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.500      ; 1.908      ;
; 0.189 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.504      ; 1.912      ;
; 0.190 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                               ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[0]                                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|cont_io_in[12]                                ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|sram_io_out[12]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.041      ; 0.315      ;
; 0.191 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[31]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[31]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.049      ; 0.324      ;
; 0.194 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                              ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|Cont[19]                                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.318      ;
; 0.196 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[0]                            ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_pause|btn_sync[1]                                                                ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.039      ; 0.319      ;
; 0.204 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.502      ; 1.925      ;
; 0.206 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                                                     ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.330      ;
; 0.207 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.503      ; 1.929      ;
; 0.207 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.503      ; 1.929      ;
; 0.207 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.503      ; 1.929      ;
; 0.207 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.503      ; 1.929      ;
; 0.207 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.503      ; 1.929      ;
; 0.207 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.503      ; 1.929      ;
; 0.207 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                                            ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.503      ; 1.929      ;
; 0.207 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.503      ; 1.929      ;
; 0.208 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.test                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pause                                                              ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.332      ;
; 0.208 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm60                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                                                             ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.332      ;
; 0.209 ; top_level:Inst_top_level|system_controller:Inst_system_controller|ROM_cnt[8]                                ; top_level:Inst_top_level|system_controller:Inst_system_controller|ROM_cnt[8]                                                                    ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.333      ;
; 0.209 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                                          ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.333      ;
; 0.215 ; top_level:Inst_top_level|system_controller:Inst_system_controller|byte_end[6]                               ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                                           ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.339      ;
; 0.216 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.init                           ; top_level:Inst_top_level|system_controller:Inst_system_controller|run_counter                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.340      ;
; 0.217 ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|next_state.init                               ; top_level:Inst_top_level|SRAM_Controller:Inst_SRAM_Controller|busy_h                                                                            ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.040      ; 0.341      ;
; 0.221 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm120                         ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.392      ;
; 0.222 ; top_level:Inst_top_level|system_controller:Inst_system_controller|next_state.pwm1000                        ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[1]                                                                  ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.087      ; 0.393      ;
; 0.222 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.504      ; 1.945      ;
; 0.223 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.504      ; 1.946      ;
; 0.227 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                                                   ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.527      ; 1.973      ;
; 0.228 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.510      ; 1.957      ;
; 0.228 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.510      ; 1.957      ;
; 0.228 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.510      ; 1.957      ;
; 0.231 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.512      ; 1.962      ;
; 0.231 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.512      ; 1.962      ;
; 0.232 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.505      ; 1.956      ;
; 0.232 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.505      ; 1.956      ;
; 0.232 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.505      ; 1.956      ;
; 0.232 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.505      ; 1.956      ;
; 0.232 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.505      ; 1.956      ;
; 0.232 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.505      ; 1.956      ;
; 0.232 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.505      ; 1.956      ;
; 0.232 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.505      ; 1.956      ;
; 0.232 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.505      ; 1.956      ;
; 0.232 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.505      ; 1.956      ;
; 0.232 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                    ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                                                           ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50    ; 0.000        ; 1.505      ; 1.956      ;
; 0.232 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.504      ; 1.955      ;
; 0.234 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[15]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.254      ; 0.572      ;
; 0.237 ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[14]                               ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|address_int[16]                                                                   ; CLOCK_50                                                                       ; CLOCK_50    ; 0.000        ; 0.254      ; 0.575      ;
; 0.238 ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]                              ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                                          ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50    ; 0.000        ; 1.504      ; 1.961      ;
+-------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK_50'                                                                                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -0.404 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.444      ; 2.430      ;
; -0.404 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.444      ; 2.430      ;
; -0.404 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.444      ; 2.430      ;
; -0.404 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.444      ; 2.430      ;
; -0.404 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.444      ; 2.430      ;
; -0.404 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.444      ; 2.430      ;
; -0.404 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.444      ; 2.430      ;
; -0.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.440      ; 2.425      ;
; -0.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.442      ; 2.427      ;
; -0.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.440      ; 2.425      ;
; -0.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.440      ; 2.425      ;
; -0.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.438      ; 2.423      ;
; -0.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.438      ; 2.423      ;
; -0.403 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.500        ; 1.442      ; 2.427      ;
; -0.067 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.015      ;
; -0.067 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.015      ;
; -0.067 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.015      ;
; -0.067 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.015      ;
; -0.067 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.015      ;
; -0.067 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.015      ;
; -0.067 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.015      ;
; -0.067 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.015      ;
; -0.067 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.015      ;
; -0.067 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.015      ;
; -0.067 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.015      ;
; -0.067 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.015      ;
; -0.067 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 1.015      ;
; 0.036  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.145      ; 1.096      ;
; 0.051  ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.160      ; 1.096      ;
; 0.095  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 0.853      ;
; 0.095  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 0.853      ;
; 0.095  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 0.853      ;
; 0.095  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 0.853      ;
; 0.095  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 0.853      ;
; 0.095  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 0.853      ;
; 0.095  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 0.853      ;
; 0.095  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 0.853      ;
; 0.095  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 0.853      ;
; 0.095  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 0.853      ;
; 0.095  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 0.853      ;
; 0.095  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 0.853      ;
; 0.095  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; -0.039     ; 0.853      ;
; 0.202  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.145      ; 0.930      ;
; 0.217  ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 1.000        ; 0.160      ; 0.930      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.440      ; 2.282      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.442      ; 2.284      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.440      ; 2.282      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.440      ; 2.282      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.438      ; 2.280      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.438      ; 2.280      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.442      ; 2.284      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.444      ; 2.286      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.444      ; 2.286      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.444      ; 2.286      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.444      ; 2.286      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.444      ; 2.286      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.444      ; 2.286      ;
; 0.240  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 1.000        ; 1.444      ; 2.286      ;
+--------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK_50'                                                                                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                                                     ; Launch Clock                                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+
; 0.472 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.500      ; 2.191      ;
; 0.472 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.502      ; 2.193      ;
; 0.472 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.500      ; 2.191      ;
; 0.472 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.500      ; 2.191      ;
; 0.472 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.502      ; 2.193      ;
; 0.472 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.504      ; 2.195      ;
; 0.472 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.504      ; 2.195      ;
; 0.472 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.504      ; 2.195      ;
; 0.472 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.504      ; 2.195      ;
; 0.472 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.504      ; 2.195      ;
; 0.472 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.504      ; 2.195      ;
; 0.472 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.504      ; 2.195      ;
; 0.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.497      ; 2.189      ;
; 0.473 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; 0.000        ; 1.497      ; 2.189      ;
; 0.549 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.247      ; 0.880      ;
; 0.564 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.232      ; 0.880      ;
; 0.625 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|sda_int              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.247      ; 0.956      ;
; 0.640 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|stretch              ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.232      ; 0.956      ;
; 0.679 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.802      ;
; 0.679 ; top_level:Inst_top_level|btn_debounce_toggle:Inst_BTN_Debounce_reset|btn_reg ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.802      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one  ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.882      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.882      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.882      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy       ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.882      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[3]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.882      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[2]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.882      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[1]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.882      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[4]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.882      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[5]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.882      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[6]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.882      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[7]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.882      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|i2c_user_logic:Inst_i2c_user_logic|i2c_master:Inst_i2c_master|count[0]             ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.882      ;
; 0.759 ; top_level:Inst_top_level|Reset_Delay:Inst_Reset_Delay|oRESET                 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en         ; CLOCK_50                                                                 ; CLOCK_50    ; 0.000        ; 0.039      ; 0.882      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.500      ; 2.323      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.502      ; 2.325      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.500      ; 2.323      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.500      ; 2.323      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.497      ; 2.320      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.497      ; 2.320      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.502      ; 2.325      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.504      ; 2.327      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.504      ; 2.327      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.504      ; 2.327      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.504      ; 2.327      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.504      ; 2.327      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.504      ; 2.327      ;
; 1.104 ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge     ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                      ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50    ; -0.500       ; 1.504      ; 2.327      ;
+-------+------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock    ; Clock Edge ; Target                                                                                                                  ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLOCK_50 ; Rise       ; CLOCK_50                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|busy                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_cnt[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|clk_en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|en                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.idle             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.one              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|LCD_Transmitter:Inst_LCD_Transmitter|state.zero             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[0]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[1]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[2]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[3]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[4]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[5]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byteSel[6]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[5]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~_emulated                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[0]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[10]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[11]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[12]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[13]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[14]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[15]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[16]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[17]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[18]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[19]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[1]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[20]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[21]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[22]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[23]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[24]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[25]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[26]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[27]                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[2]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[3]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[4]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[5]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[6]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[7]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[8]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|count[9]                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[0]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[1]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[2]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[3]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[4]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[5]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[6]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|currentByte_wr[7]                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|ena                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q0                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|q1                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.busy_high                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.data_valid                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.ready                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.repeat                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|state.start                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[0]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[1]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[2]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[3]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[4]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[5]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[6]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|counter[7]                                                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|PWM:Inst_PWM|pwm                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLOCK_50 ; Rise       ; top_level:Inst_top_level|ROM1Port:Inst_ROM1_Port|altsyncram:altsyncram_component|altsyncram_u291:auto_generated|q_a[1]  ;
+--------+--------------+----------------+------------+----------+------------+-------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]'                                                                                                                 ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                          ; Clock Edge ; Target                                                                            ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+
; 0.252 ; 0.252        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ;
; 0.252 ; 0.252        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ;
; 0.255 ; 0.255        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[10]|datac                     ;
; 0.255 ; 0.255        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[14]|datac                     ;
; 0.259 ; 0.259        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[11]|datad                     ;
; 0.264 ; 0.264        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0clkctrl|inclk[0]                         ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0clkctrl|outclk                           ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0|combout                                 ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0|dataa                                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_system_controller|speed_sel[0]|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_system_controller|speed_sel[0]|q                              ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0|dataa                                   ;
; 0.550 ; 0.550        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0|combout                                 ;
; 0.693 ; 0.693        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0clkctrl|inclk[0]                         ;
; 0.693 ; 0.693        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|Mux9~0clkctrl|outclk                           ;
; 0.721 ; 0.721        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[11] ;
; 0.725 ; 0.725        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[11]|datad                     ;
; 0.728 ; 0.728        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[10]|datac                     ;
; 0.729 ; 0.729        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Rise       ; Inst_top_level|Inst_Address_Counter|increment_value[14]|datac                     ;
; 0.731 ; 0.731        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[10] ;
; 0.732 ; 0.732        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; Fall       ; top_level:Inst_top_level|address_counter:Inst_Address_Counter|increment_value[14] ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------------+------------+-----------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge'                                                                                                              ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[3]~13|dataa                    ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datab                     ;
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.335 ; 0.335        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.336 ; 0.336        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~17|datac                    ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.338 ; 0.338        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datac                    ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datac                     ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge|q                              ;
; 0.622 ; 0.622        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|inclk[0]               ;
; 0.622 ; 0.622        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|reset_h_edge~clkctrl|outclk                 ;
; 0.649 ; 0.649        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[2]~9  ;
; 0.653 ; 0.653        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[1]~5|datac                     ;
; 0.654 ; 0.654        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[0]~1|datac                     ;
; 0.655 ; 0.655        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[6]~23|datac                    ;
; 0.656 ; 0.656        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[4]~17|datac                    ;
; 0.656 ; 0.656        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[1]~5  ;
; 0.656 ; 0.656        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[3]~13 ;
; 0.657 ; 0.657        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[0]~1  ;
; 0.658 ; 0.658        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[6]~23 ;
; 0.659 ; 0.659        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[2]~9|datab                     ;
; 0.659 ; 0.659        ; 0.000          ; Low Pulse Width  ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Fall       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|byte_end_int[4]~17 ;
; 0.664 ; 0.664        ; 0.000          ; High Pulse Width ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; Rise       ; Inst_top_level|Inst_LCD_User_Logic|byte_end_int[3]~13|dataa                    ;
+-------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+--------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; 1.480 ; 2.429 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; 1.480 ; 2.429 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 2.392 ; 3.218 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 2.333 ; 3.132 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 2.319 ; 3.116 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 2.218 ; 3.010 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 2.392 ; 3.218 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 1.196 ; 2.044 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 0.729 ; 1.563 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 0.737 ; 1.585 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 0.640 ; 1.433 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 0.686 ; 1.502 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 0.735 ; 1.579 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 0.614 ; 1.433 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 0.745 ; 1.562 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 0.529 ; 1.340 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 0.918 ; 1.746 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 1.196 ; 2.044 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 1.092 ; 1.922 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 0.768 ; 1.574 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 0.586 ; 1.373 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 0.743 ; 1.582 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 0.997 ; 1.828 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 0.735 ; 1.572 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; -1.183 ; -2.117 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; -1.183 ; -2.117 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -1.934 ; -2.692 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -2.034 ; -2.821 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -2.012 ; -2.796 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -1.934 ; -2.692 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -2.095 ; -2.886 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.299 ; -1.092 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -0.491 ; -1.306 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -0.469 ; -1.297 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -0.406 ; -1.182 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -0.450 ; -1.248 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -0.491 ; -1.304 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -0.375 ; -1.164 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -0.506 ; -1.303 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.299 ; -1.092 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.672 ; -1.483 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -0.934 ; -1.767 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -0.835 ; -1.651 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.522 ; -1.300 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -0.346 ; -1.106 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -0.505 ; -1.325 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -0.744 ; -1.558 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -0.497 ; -1.315 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 5.106 ; 5.264 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 5.106 ; 4.965 ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 5.067 ; 5.264 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 7.059 ; 7.130 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 5.859 ; 6.120 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 5.096 ; 5.269 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 5.516 ; 5.742 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 4.881 ; 5.045 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 5.937 ; 6.242 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 5.142 ; 5.372 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 4.435 ; 4.508 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 7.059 ; 7.130 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 5.769 ; 6.025 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 6.226 ; 6.346 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 4.340 ; 4.433 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 3.911 ; 3.947 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 4.020 ; 4.074 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 3.926 ; 3.960 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 4.032 ; 4.093 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 4.114 ; 4.166 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 4.340 ; 4.433 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 4.161 ; 4.223 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 4.208 ; 4.277 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 4.214 ; 4.269 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 4.017 ; 4.057 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 4.183 ; 4.246 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 3.930 ; 3.963 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 4.076 ; 4.119 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 3.865 ; 3.888 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 4.039 ; 4.073 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 3.905 ; 3.932 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 3.995 ; 4.054 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 4.214 ; 4.269 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 4.138 ; 4.194 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 4.050 ; 4.077 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 4.100 ; 4.139 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 4.025 ; 4.062 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 3.885 ; 3.916 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 4.016 ; 4.067 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 4.132 ; 4.188 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 4.161 ; 4.241 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 3.971 ; 4.014 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 4.889 ; 4.791 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 4.924 ; 4.791 ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 4.889 ; 5.076 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 4.287 ; 4.355 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 5.655 ; 5.903 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 4.923 ; 5.087 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 5.325 ; 5.540 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 4.714 ; 4.870 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 5.730 ; 6.020 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 4.967 ; 5.185 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 4.287 ; 4.355 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 6.864 ; 6.922 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 5.568 ; 5.811 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 4.913 ; 5.004 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 3.780 ; 3.813 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 3.780 ; 3.813 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 3.884 ; 3.933 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 3.796 ; 3.826 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 3.895 ; 3.952 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 3.979 ; 4.025 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 4.192 ; 4.279 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 4.023 ; 4.080 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 4.069 ; 4.133 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 3.737 ; 3.757 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 3.884 ; 3.920 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 4.042 ; 4.101 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 3.800 ; 3.830 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 3.940 ; 3.979 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 3.737 ; 3.757 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 3.905 ; 3.935 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 3.776 ; 3.800 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 3.862 ; 3.917 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 4.077 ; 4.127 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 4.004 ; 4.054 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 3.919 ; 3.942 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 3.967 ; 4.002 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 3.894 ; 3.927 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 3.757 ; 3.785 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 3.882 ; 3.929 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 3.994 ; 4.046 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 4.020 ; 4.095 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 3.838 ; 3.877 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.140 ; 4.066 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.332 ; 4.258 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.316 ; 4.242 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.440 ; 4.366 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.440 ; 4.366 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.349 ; 4.275 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.441 ; 4.367 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.441 ; 4.367 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.603 ; 4.529 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.413 ; 4.320 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.399 ; 4.306 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.243 ; 4.150 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.226 ; 4.133 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.278 ; 4.185 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.140 ; 4.066 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.349 ; 4.275 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.140 ; 4.066 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 3.999 ; 3.925 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.184 ; 4.110 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.169 ; 4.095 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.288 ; 4.214 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.288 ; 4.214 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.201 ; 4.127 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.289 ; 4.215 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.289 ; 4.215 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.445 ; 4.371 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.272 ; 4.179 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.259 ; 4.166 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.109 ; 4.016 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.092 ; 3.999 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.143 ; 4.050 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 3.999 ; 3.925 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.201 ; 4.127 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 3.999 ; 3.925 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.200     ; 4.274     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.403     ; 4.477     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.392     ; 4.466     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.526     ; 4.600     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.526     ; 4.600     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.429     ; 4.503     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.522     ; 4.596     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.522     ; 4.596     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.723     ; 4.797     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.470     ; 4.563     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.451     ; 4.544     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.282     ; 4.375     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.263     ; 4.356     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.336     ; 4.429     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.200     ; 4.274     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.429     ; 4.503     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.200     ; 4.274     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50   ; 4.055     ; 4.129     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 4.250     ; 4.324     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 4.239     ; 4.313     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 4.368     ; 4.442     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 4.368     ; 4.442     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 4.274     ; 4.348     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 4.364     ; 4.438     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 4.364     ; 4.438     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 4.557     ; 4.631     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 4.323     ; 4.416     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 4.305     ; 4.398     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 4.143     ; 4.236     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 4.124     ; 4.217     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 4.194     ; 4.287     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 4.055     ; 4.129     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 4.274     ; 4.348     ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 4.055     ; 4.129     ; Rise       ; CLOCK_50        ;
+--------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                             ;
+---------------------------------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                                                           ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                                                                ; -5.060    ; -2.976 ; -1.150   ; 0.472   ; -3.000              ;
;  CLOCK_50                                                                       ; -5.060    ; 0.021  ; -1.150   ; 0.472   ; -3.000              ;
;  top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; -0.412    ; -0.302 ; N/A      ; N/A     ; 0.329               ;
;  top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.116    ; -2.976 ; N/A      ; N/A     ; 0.252               ;
; Design-wide TNS                                                                 ; -1127.842 ; -5.652 ; -29.85   ; 0.0     ; -549.931            ;
;  CLOCK_50                                                                       ; -1126.222 ; 0.000  ; -29.850  ; 0.000   ; -549.931            ;
;  top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; -1.592    ; -1.370 ; N/A      ; N/A     ; 0.000               ;
;  top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; -0.189    ; -4.282 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------------------------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; 2.942 ; 3.564 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; 2.942 ; 3.564 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; 4.766 ; 5.320 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; 4.581 ; 5.153 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; 4.602 ; 5.174 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; 4.403 ; 4.926 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; 4.766 ; 5.320 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; 2.567 ; 3.018 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; 1.468 ; 1.997 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; 1.509 ; 2.076 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; 1.307 ; 1.766 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; 1.401 ; 1.874 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; 1.507 ; 2.041 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; 1.283 ; 1.765 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; 1.526 ; 1.988 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; 1.122 ; 1.613 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; 1.871 ; 2.313 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; 2.567 ; 3.018 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; 2.316 ; 2.779 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; 1.593 ; 2.034 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; 1.232 ; 1.685 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; 1.519 ; 2.043 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; 2.126 ; 2.608 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; 1.473 ; 2.015 ; Rise       ; CLOCK_50        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; GPIO[*]      ; CLOCK_50   ; -1.183 ; -2.117 ; Rise       ; CLOCK_50        ;
;  GPIO[0]     ; CLOCK_50   ; -1.183 ; -2.117 ; Rise       ; CLOCK_50        ;
; KEY[*]       ; CLOCK_50   ; -1.934 ; -2.692 ; Rise       ; CLOCK_50        ;
;  KEY[0]      ; CLOCK_50   ; -2.034 ; -2.821 ; Rise       ; CLOCK_50        ;
;  KEY[1]      ; CLOCK_50   ; -2.012 ; -2.796 ; Rise       ; CLOCK_50        ;
;  KEY[2]      ; CLOCK_50   ; -1.934 ; -2.692 ; Rise       ; CLOCK_50        ;
;  KEY[3]      ; CLOCK_50   ; -2.095 ; -2.886 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; CLOCK_50   ; -0.299 ; -0.894 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50   ; -0.491 ; -1.227 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50   ; -0.469 ; -1.226 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50   ; -0.406 ; -1.032 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50   ; -0.450 ; -1.126 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50   ; -0.491 ; -1.235 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50   ; -0.375 ; -1.000 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50   ; -0.506 ; -1.212 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50   ; -0.299 ; -0.894 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50   ; -0.672 ; -1.483 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50   ; -0.934 ; -1.767 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50   ; -0.835 ; -1.651 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50   ; -0.522 ; -1.237 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50   ; -0.346 ; -0.934 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50   ; -0.505 ; -1.265 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50   ; -0.744 ; -1.558 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50   ; -0.497 ; -1.247 ; Rise       ; CLOCK_50        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 9.744  ; 9.655  ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 9.481  ; 9.655  ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 9.744  ; 9.652  ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 12.807 ; 12.443 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 11.196 ; 11.044 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 9.772  ; 9.649  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 10.587 ; 10.477 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 9.343  ; 9.268  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 11.396 ; 11.344 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 9.828  ; 9.878  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 8.402  ; 8.315  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 12.807 ; 12.443 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 11.138 ; 10.988 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 11.966 ; 12.021 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 8.250  ; 8.131  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 7.373  ; 7.279  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 7.611  ; 7.521  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 7.383  ; 7.281  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 7.644  ; 7.562  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 7.774  ; 7.708  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 8.250  ; 8.131  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 7.913  ; 7.844  ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 8.008  ; 7.912  ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 7.987  ; 7.897  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 7.560  ; 7.455  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 7.903  ; 7.778  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 7.383  ; 7.278  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 7.653  ; 7.539  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 7.270  ; 7.171  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 7.603  ; 7.473  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 7.324  ; 7.228  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 7.494  ; 7.456  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 7.987  ; 7.897  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 7.850  ; 7.768  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 7.655  ; 7.565  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 7.713  ; 7.625  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 7.635  ; 7.526  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 7.299  ; 7.218  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 7.586  ; 7.490  ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 7.833  ; 7.703  ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 7.926  ; 7.848  ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 7.549  ; 7.432  ; Rise       ; CLOCK_50        ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; GPIO[*]       ; CLOCK_50   ; 4.889 ; 4.791 ; Rise       ; CLOCK_50        ;
;  GPIO[1]      ; CLOCK_50   ; 4.924 ; 4.791 ; Rise       ; CLOCK_50        ;
;  GPIO[2]      ; CLOCK_50   ; 4.889 ; 5.076 ; Rise       ; CLOCK_50        ;
; LCD_DATA[*]   ; CLOCK_50   ; 4.287 ; 4.355 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0]  ; CLOCK_50   ; 5.655 ; 5.903 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1]  ; CLOCK_50   ; 4.923 ; 5.087 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2]  ; CLOCK_50   ; 5.325 ; 5.540 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3]  ; CLOCK_50   ; 4.714 ; 4.870 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4]  ; CLOCK_50   ; 5.730 ; 6.020 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5]  ; CLOCK_50   ; 4.967 ; 5.185 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6]  ; CLOCK_50   ; 4.287 ; 4.355 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7]  ; CLOCK_50   ; 6.864 ; 6.922 ; Rise       ; CLOCK_50        ;
; LCD_EN        ; CLOCK_50   ; 5.568 ; 5.811 ; Rise       ; CLOCK_50        ;
; LCD_RS        ; CLOCK_50   ; 4.913 ; 5.004 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]  ; CLOCK_50   ; 3.780 ; 3.813 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[0] ; CLOCK_50   ; 3.780 ; 3.813 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[1] ; CLOCK_50   ; 3.884 ; 3.933 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[2] ; CLOCK_50   ; 3.796 ; 3.826 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[3] ; CLOCK_50   ; 3.895 ; 3.952 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[4] ; CLOCK_50   ; 3.979 ; 4.025 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[5] ; CLOCK_50   ; 4.192 ; 4.279 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[6] ; CLOCK_50   ; 4.023 ; 4.080 ; Rise       ; CLOCK_50        ;
;  SRAM_ADDR[7] ; CLOCK_50   ; 4.069 ; 4.133 ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]    ; CLOCK_50   ; 3.737 ; 3.757 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]   ; CLOCK_50   ; 3.884 ; 3.920 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]   ; CLOCK_50   ; 4.042 ; 4.101 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]   ; CLOCK_50   ; 3.800 ; 3.830 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]   ; CLOCK_50   ; 3.940 ; 3.979 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]   ; CLOCK_50   ; 3.737 ; 3.757 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]   ; CLOCK_50   ; 3.905 ; 3.935 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]   ; CLOCK_50   ; 3.776 ; 3.800 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]   ; CLOCK_50   ; 3.862 ; 3.917 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]   ; CLOCK_50   ; 4.077 ; 4.127 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]   ; CLOCK_50   ; 4.004 ; 4.054 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10]  ; CLOCK_50   ; 3.919 ; 3.942 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11]  ; CLOCK_50   ; 3.967 ; 4.002 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12]  ; CLOCK_50   ; 3.894 ; 3.927 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13]  ; CLOCK_50   ; 3.757 ; 3.785 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14]  ; CLOCK_50   ; 3.882 ; 3.929 ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15]  ; CLOCK_50   ; 3.994 ; 4.046 ; Rise       ; CLOCK_50        ;
; SRAM_OE_N     ; CLOCK_50   ; 4.020 ; 4.095 ; Rise       ; CLOCK_50        ;
; SRAM_WE_N     ; CLOCK_50   ; 3.838 ; 3.877 ; Rise       ; CLOCK_50        ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[18] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_ADDR[19] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[14]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[15]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[16]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[17]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[18]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[19]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[20]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[21]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[22]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[23]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[24]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[25]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[26]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[27]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[28]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[29]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[30]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[31]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[32]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[33]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[34]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[35]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; GPIO[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; GPIO[3]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[4]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[5]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[6]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[7]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[8]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[9]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[10]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[11]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[12]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[13]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[14]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[15]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[16]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[17]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[18]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[19]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[20]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[21]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[22]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[23]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[24]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[25]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[26]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[27]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[28]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[29]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[30]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[31]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[32]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[33]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[34]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[35]                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[0]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[1]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; GPIO[2]                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[4]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[5]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[6]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; LCD_DATA[7]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[0]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[1]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[2]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[3]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[4]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[5]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[6]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[7]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[8]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[9]              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[10]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[11]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[12]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[13]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[14]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SRAM_DQ[15]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[2]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; KEY[3]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.09 V              ; -0.012 V            ; 0.232 V                              ; 0.268 V                              ; 4.75e-09 s                  ; 3.5e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.09 V             ; -0.012 V           ; 0.232 V                             ; 0.268 V                             ; 4.75e-09 s                 ; 3.5e-09 s                  ; Yes                       ; No                        ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[18]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[19]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[20]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[21]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[22]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[23]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[24]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[25]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[26]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[27]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[28]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[29]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[30]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[31]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[32]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[33]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[34]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[35]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; GPIO[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.09 V              ; -0.0117 V           ; 0.268 V                              ; 0.262 V                              ; 4.74e-09 s                  ; 3.5e-09 s                   ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.09 V             ; -0.0117 V          ; 0.268 V                             ; 0.262 V                             ; 4.74e-09 s                 ; 3.5e-09 s                  ; No                        ; No                        ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.08 V              ; -0.00581 V          ; 0.138 V                              ; 0.22 V                               ; 5.55e-09 s                  ; 4.38e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.9e-06 V                   ; 3.08 V             ; -0.00581 V         ; 0.138 V                             ; 0.22 V                              ; 5.55e-09 s                 ; 4.38e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_ADDR[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[18]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[19]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[20]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[21]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[22]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[23]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[24]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[25]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[26]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[27]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[28]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[29]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[30]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[31]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[32]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[33]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[34]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[35]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; GPIO[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.08 V              ; -0.00641 V          ; 0.261 V                              ; 0.26 V                               ; 5.52e-09 s                  ; 4.36e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.28e-06 V                  ; 3.08 V             ; -0.00641 V         ; 0.261 V                             ; 0.26 V                              ; 5.52e-09 s                 ; 4.36e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; SRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LCD_ON        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LCD_BLON      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_EN        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_RS        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_RW        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_ADDR[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_ADDR[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_ADDR[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_ADDR[16] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[17] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[18] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_ADDR[19] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_UB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_LB_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_WE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_CE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_OE_N     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[14]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[15]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[16]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[17]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[18]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[19]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[20]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[21]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[22]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[23]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[24]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[25]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[26]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[27]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[28]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[29]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[30]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[31]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[32]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[33]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[34]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[35]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; GPIO[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LCD_DATA[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LCD_DATA[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SRAM_DQ[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[4]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[5]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[6]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[7]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[8]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[9]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[10]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[11]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[12]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SRAM_DQ[13]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[14]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SRAM_DQ[15]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                     ; To Clock                                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                                                       ; CLOCK_50                                                                       ; 9507     ; 0        ; 0        ; 0        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50                                                                       ; 435      ; 834      ; 0        ; 0        ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50                                                                       ; 64       ; 235      ; 0        ; 0        ;
; CLOCK_50                                                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0        ; 0        ; 6        ; 0        ;
; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0        ; 0        ; 3        ; 0        ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0        ; 0        ; 1        ; 1        ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                     ; To Clock                                                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                                                       ; CLOCK_50                                                                       ; 9507     ; 0        ; 0        ; 0        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; CLOCK_50                                                                       ; 435      ; 834      ; 0        ; 0        ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; CLOCK_50                                                                       ; 64       ; 235      ; 0        ; 0        ;
; CLOCK_50                                                                       ; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge       ; 0        ; 0        ; 6        ; 0        ;
; CLOCK_50                                                                       ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0        ; 0        ; 3        ; 0        ;
; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] ; 0        ; 0        ; 1        ; 1        ;
+--------------------------------------------------------------------------------+--------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                              ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; CLOCK_50                                                                 ; CLOCK_50 ; 30       ; 0        ; 0        ; 0        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50 ; 14       ; 14       ; 0        ; 0        ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                               ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; From Clock                                                               ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
; CLOCK_50                                                                 ; CLOCK_50 ; 30       ; 0        ; 0        ; 0        ;
; top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge ; CLOCK_50 ; 14       ; 14       ; 0        ; 0        ;
+--------------------------------------------------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 81    ; 81   ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 60    ; 60   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Feb 08 15:43:22 2022
Info: Command: quartus_sta Lab2 -c Lab2
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 8 of the 8 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge
    Info (332105): create_clock -period 1.000 -name top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.060
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.060     -1126.222 CLOCK_50 
    Info (332119):    -0.412        -1.592 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
    Info (332119):    -0.028        -0.028 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
Info (332146): Worst-case hold slack is -2.976
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.976        -4.282 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
    Info (332119):    -0.302        -1.370 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
    Info (332119):     0.119         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -1.150
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.150       -29.850 CLOCK_50 
Info (332146): Worst-case removal slack is 0.842
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.842         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -549.931 CLOCK_50 
    Info (332119):     0.364         0.000 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
    Info (332119):     0.420         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.473
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.473      -989.004 CLOCK_50 
    Info (332119):    -0.396        -1.513 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
    Info (332119):    -0.116        -0.189 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
Info (332146): Worst-case hold slack is -2.626
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.626        -3.480 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
    Info (332119):    -0.152        -0.548 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
    Info (332119):     0.126         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.936
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.936       -24.043 CLOCK_50 
Info (332146): Worst-case removal slack is 0.752
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.752         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -549.183 CLOCK_50 
    Info (332119):     0.426         0.000 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
    Info (332119):     0.445         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.392
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.392      -377.948 CLOCK_50 
    Info (332119):     0.228         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
    Info (332119):     0.447         0.000 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
Info (332146): Worst-case hold slack is -1.665
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.665        -2.371 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
    Info (332119):    -0.115        -0.466 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
    Info (332119):     0.021         0.000 CLOCK_50 
Info (332146): Worst-case recovery slack is -0.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.404        -6.520 CLOCK_50 
Info (332146): Worst-case removal slack is 0.472
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.472         0.000 CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -528.308 CLOCK_50 
    Info (332119):     0.252         0.000 top_level:Inst_top_level|system_controller:Inst_system_controller|speed_sel[0] 
    Info (332119):     0.329         0.000 top_level:Inst_top_level|LCD_User_Logic:Inst_LCD_User_Logic|reset_h_edge 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4724 megabytes
    Info: Processing ended: Tue Feb 08 15:43:32 2022
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:03


