{"0": "1、提高抗干扰能力，让高频低能量的信号迅速走掉\n2、确保总线快速进入隐性状态，让寄生电容的能量更快走掉\n3、提高信号质量，放置在总线的两端，让反射能量降低。", 
"1": "1、提高组装精度\n2、提高制造效率\n3、降低制造成本\n4、降低回流焊成本\n5、提高电路板的稳定性和可靠性", 
"2": "这种转子具有特殊的结构，它是永磁体和可变磁阻转子的混合体。", 
"3": "1.Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间要求。\n2.在组合逻辑电路中，由于门电路的输入信号经过的通路不尽相同，所产生的延时也就会不同，从而导致到达该门的时间不一致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产生尖峰脉冲或 毛刺的现象叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法：一是添加布尔式的消去项，二是在芯片外部加电容。", 
"4": "1. 遵照“先大后小，先难后易”的布置原则，即重要的单元电路、核心 元器件应当优先布局．\n2. 布局中应参考原理框图，根据单板的主信号流向规律安排主要元器件．\n3. 元器件的排列要便于调试和维修，亦即小元件周围不能放置大元件、需调试的元、器件周围要有足够的空间。 \n4. 相 同结构电路部分，尽可能采用“对称式”标准布局；\n5. 按照均匀分布、重心平衡、版面美观的标准优化布局； \n6. 同类型插装元器件在X或Y方向上应朝一个方向放置。同一种类型的有极性 分立元件也要力争在X或Y方向 上保持一致，便于生产和检验。 \n7. 发热元件要一般应均匀分布，以利于单板和整机的散热，除温度检测元件以外的温度敏感器件应远离发热量大的元器件。 \n8. 布局应尽量满足以下要求:总的连线尽可能短，关键信号线最短；高电压、大电流信号与小电流，低电压的弱信号完全分开；模拟信号与数字信号分开；高频信号与低频信号分开；高频元器件的间隔要充分。\n9、去偶电容的布局要尽量靠近IC的电源管脚，并使之与电源和地之间形成的回路最短。 \n10、元件布局时,应适当考虑使用同一种电源的器件尽量放在一起, 以便于将来的电源分隔。 ", 
"5": "1、使用变压器来做阻抗转换。\n2、用串联/并联电容或电感的办法，这在调试射频电路时常使用。\n3 、使用串联/并联电阻的办法。\n4、改变阻抗力。\n5、调整传输线。", 
"6": "多层陶瓷电容器是由印好电极（内电极）的陶瓷介质膜片以错位的方式叠合起来，经过一次性高温烧结形成陶瓷芯片，再在芯片的两端封上金属 层（外电极）制成的电容。",
"7": "1、生产过程种有摔落现象，意思是只晶振造成外界的过大冲击力，因为晶振晶片比较薄，需要轻拿轻放。\n2、晶振焊接到线路板上时候可能焊接温度过高导致晶振不良。\n3、 焊接过程中产生虚焊，也就是假焊接，使晶振不通电。\n4、晶振焊接之后，焊锡与线路相连，造成短路现象。\n5、在检漏工序中，就是在酒精加压的环境下，石英晶体谐振器容易产生碰壳现象，即振动时芯片跟外壳容易相碰，从而 晶体容易发生时振时不振或停振。\n6、在压封时，晶体内部要求抽真空充氮气，如果发生压封不良，即晶体的密封性不好时，在酒精加压的条件下，其表现为漏气，称之为双漏，也会导致停振。\n7、由于芯片本身的厚度很 薄，当激励功率过大时，会使内部石英芯片破损，导致停振。\n8、有功能负载会降低Q值（即品质因素），从而使晶体的稳定性下降，容易受周边有源组件影响，处于不稳定状态，出现时振时不振现象。\n9、由于晶体在剪脚和焊锡的时候容易产生机械应力和热应力，而焊锡温度过高和作用时间太长都会影响到晶体，容易导致晶体处于临界状态，以至出现时振时不振现象，甚至停振。\n10、在焊锡时，当锡丝透过线路板上小孔渗过，导致引脚跟 外壳连接在一块，或是晶体在制造过程中，基座上引脚的锡点和外壳相连接发生单漏，都会造成短路，从而引起停振。\n11、当晶体频率发生频率漂移，且超出石英晶振偏差范围过多时，以至于捕捉不到晶体的中心频率，从 而导致芯片不起振。", 
"8": "1、沉金\n2、沉银\n3、沉锡\n4、OSP", 
"9": "碱性除油→二或三级逆流漂洗→粗化（微蚀）→二级逆流漂洗→预浸→活化→二级逆流漂洗→解胶→二级逆流漂洗→沉铜→二级逆流漂洗→浸酸", 
"10": "EMI电路的作用是滤除由电网进来的各种干扰信号，防止电源开关电路形成的高频扰窜电网。", 
"11": "1、提高预压力;  \n2、降温、提高预压力或缩短预压周期;  \n3、应对照时间--活动关系曲线，使压力、温度 和流动性三者互相协调;  \n4、缩减预压周期及降低温升速度，或降低挥发物含量;  \n5、加强清洁处理操作力; \n 6、提高预压力或更换粘结片;  \n7、检查加热器match，调整热压模温度。", 
"12": "首先阻焊塞孔是为了保护过孔的使用寿命，因为BGA位所需塞的孔一般孔径都比较小，在0.2——0.35mm之间，在电路板厂后制程加工时孔内的一些药水不易被烘干或蒸发掉，容易留有残物，如果在阻焊不塞孔或是塞不饱满，在后工序加工如：喷 锡、沉金就会有残留异物或锡珠，在客户装贴元件高温焊接时一受热，孔内的异物或是锡珠就会流出沾附在元件上，造成元件性能上的致使缺陷，如：开、短路。BGA位在阻焊塞孔A、一定要塞得饱满B、不许有发红或是假性露铜的现象C、不许有塞得过于饱满突起高于旁边需焊接的焊盘（会影响元件装贴的效果）。", "13": "1、有利于设计叠孔Stacked、和盘上孔Via．on．Pad、。 \n2、改善电气性能，有助于高频设计。 \n3、有助于散热。 \n4、塞孔和电气互连一步完成。\n5、盲孔内用电镀铜填满，可靠性更高，导电性能比导电胶更好。", 
"14": "a.干膜压膜\nb.内层氧化处理前\nc.钻孔后\nd.化学铜前\ne.镀铜前\nf.绿漆前\ng.喷锡(或 其它焊垫处理流程)", 
"15": "覆铜板（CCL）下料（Cut）→钻孔（Drilling）→沉铜（PTH）→全板镀铜（Panel Plating）→图形转移（Pattern）油墨或干膜→图形电镀（Pattern plating）→蚀刻（Etch）→半检IQC→丝 印阻焊油墨和字符油墨（SS）或贴阻焊干膜→热风整平或喷锡（HAL）→外形（Pounching）→成检（FQC）→电测试E-TEST→包装（Packaging）二． 多层板工艺流程：内层覆铜板（CCL）铜箔（Copper Foil）下料（Cut）→ 内层图形制作（Inner-layer Pattern）→内层蚀刻（Inner-layer Etch）→内层黑氧化（Black-oxide）→层压or压合制程→钻孔（Drilling）→沉铜（PTH）→全板镀铜（Panel Plating）→外层蚀刻（Outer-layer Etch） →半检IQC→丝印阻焊油墨和字符油墨（SS）或贴阻焊干膜→热风整平或喷锡（HAL）→外形（Pounching）→成检（FQC）→电测试E-TEST→包装（Packaging）", 
"16": "1.降低制造成本\n2.避免昂贵的测试\n3.无需制造实物产品即可了解产品的运行状况",
"17": "1、层面的选择：处理高速信号优先选择两边是GND的层面处理。\n2、处理时要优先考虑高速信号的总长。\n3、高速信号Via数量的限制：高速信号允许换一次层，换层时加GND VIA， 如图\n4、如果高速信号在连接器有一端信号没有与GND相邻PIN时，设计时应加GND VIA如下图：\n5、高速信号在连接器内的走线要求：在连接器内走线要中心出线。\n6、高速信号应设置不耦合长度及本对信号的长度误差， 在做长度误差时须考虑是否要加 PIN DELAY。\n7、高速信号处理时尽量收发走在不同层，如果空间有限，需收发同层时，应加大收发信 号的距离。\n8、高速信号离12V要有180 MIL的间距要求，距离时钟信号65mil间距。", 
"18": "1、空间节省。\n2、降低电路噪声。\n3、提高信号完整性。\n4、减少PCB板的厚度。", 
"19": "1、主芯片相临层为地平面，提供器件面布线参考平面。\n2、所有信号层尽可能与地平面相邻。\n3、尽量避免两信号层直接相邻。\n4、主电源尽可能与其对应地相邻。\n5、原则上应该采用对称结构设计。", 
"20": "1.对容易产生粉尘的孔（如0.3mm以下孔径含0.3mm)增加高压水洗及除胶渣工序。\n\n2.提高药水活性及震荡效果。\n\n3.改印刷网版和对位菲林。\n\n4.延长水洗时间并规定在多少小时内完成图形转移。\n\n5.设定计时器。\n\n6.增加防爆孔。减小板子受力。\n\n7.定期做渗透能力测试。", 
"21": "1、一般沉金对于金的厚度比镀金厚很多，沉金会呈金黄色较镀金来说更黄，看表面客户更满意沉金。 这二者所形成的晶体结构不一样。  \n\n2、由于沉金与镀金所形成的晶体结构不一样，沉金较镀金来说更容易焊接，不会造成焊接不良，引起客户投诉。同时也 正因为沉金比镀金软，所以金手指板一般选镀金，硬金耐磨。  \n\n3、沉金板只有焊盘上有镍金，趋肤效应中信号的传输是在铜层不会对信号有影响。  \n\n4、沉金较镀金来说晶体结构更致密，不易产成 氧化。  \n\n5、随着布线越来越密，线宽、间距已经到了3-4MIL。镀金则容易产生金丝短路。沉金板只有焊盘上有镍金，所以不会产成金丝短路。  \n\n6、沉金板只有焊盘上有镍金，所以线路上的阻焊与 铜层的结合更牢固。工程在作补偿时不会对间距产生影响。  \n\n7、一般用于相对要求较高的板子，平整度要好，一般就采用沉金，沉金一般不会出现组装后的黑垫现象。沉金板的平整性与待用寿命与镀金板一样好。", 
"22": "一、联系厂家捷配\n二、开料\n三、钻孔\n四、沉铜\n五、图形转移\n六、图形电镀\n七、退膜\n八、蚀刻\n九、绿油\n十、字符\n十一、镀金手指\n十二、成型\n十三、测试\n十四、终检 ", 
"23": "信号完整性是指信号在信号线上的质量。信 号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。\n过冲就是第一个峰值或谷值超过设定电压——对于上升沿是指最高电压而对于下降沿是指最低电压。下冲是指下一个谷值或峰值。", 
"24": "1、元器件引脚不良：镀层、污染、氧化、共面。\n2、PCB焊盘不良：镀层、污染、氧化、翘曲。\n3、焊料质量缺陷：组成、杂质不达标、氧化。\n4、焊剂质量缺陷：低助焊性、高腐蚀、低SIR。\n5、工艺参数控制缺陷：设计、控制、设备。\n6、其他辅助材料缺陷：胶粘剂、清洗剂。",
"25": "a、接触式曝光（Contact Printing）。\nb、接近式曝光（Proximity Printing）。\nc、投影式曝光（Projection Printing）。\nd、步进式曝光(Stepper)。", 
"26": "低溫放電測試是將電池在室溫下充飽電後置於低溫（0°C 、-10°C 、-20°C）烘箱中，在電池與烘箱溫度達到平衡後以1C(40A)電流放電。\n\n\n循環壽命 測試是在常溫及45°C 下進行，電池以40A 電流在4V 到3V 電壓範圍間作充放電測試，每50 次循環進行一次全容量及DCIR 阻抗測試。", 
"27": "1、輕量；\n2、可撓曲；\n3、不容易破裂。", 
"28": "液相混合(Solvent Blending)製程主要是利用表面具有官能基的氧化石墨烯(Graphene Oxide; GO)或官能化石墨烯(Functionalized Graphene)可直接分散於極性溶劑的特性，並將所需之高分子溶於其中，藉由機械攪拌、高剪切力混合或超音波震盪 等程序使其均勻混合，再透過溶劑揮發/ 鑄膜成型或導入非溶劑中進行沉澱等方式形成此複合材料。\n\n熔融混合(Melt Mixing)為將石墨烯粉體直接利用單/ 雙螺桿擠出機(Screw Extruder)與高分子材料進行混合，藉由調整螺桿轉速、溫度與混合時間等製程參數進行兩材料摻混特性。", 
"29": "1.調整封裝內部的互連順序，以縮短熱傳導的路徑。\n2.改良連結方法，藉以降低由不良連結方式所引發而多出的導通電阻值。\n3.增加散熱面積。善 用原有PCB表面積乃至附加散熱板，以增加散熱面積。\n4.改變散熱的熱傳導方向。", 
"30": "1.適當的激發光譜；\n2.適當的放射光譜；\n3.適當的Stokes Shift；\n4.高量子效率；\n5.高安定性；\n6.使用壽命長等重要項目。", 
"31": "玻璃(Glass)、\n壓克力板(Acrylic)、\n聚碳酸酯板(PC)、\n軟質被覆材料則包括聚乙烯膜(PE)、\n聚氯乙烯膜(PVC)、\n乙烯醋酸乙烯共聚膜(EVA)、\n聚烯烴膜(PO)", 
"32": "耐火材料、\n隔熱磚、\n粉末 或纖維材料", 
"33": "澄清點(LC Clearing Point)、\n雙折射率(Birefringence; Δn)、\n介電異方向性(Dielectric Anisotropy; Δε)、\n彈性係數(Elastic Constant)及旋轉黏度(Rotational Viscosity;γ1)", 
"34": "(1)蒸鍍法(Evaporation)\n(2)分子束磊晶法(Molecular Beam Epitaxy)\n(3)電解沈積法(Electro-deposition)", 
"35": "1.防蝕材料的選擇和處理\n2.使用塗料覆層和腐蝕抑制劑\n3.陰極防蝕\n4.金屬鈍化", 
"36": "1.直接氧化腐蝕\n2.均勻腐蝕\n3.賈凡尼腐蝕\n4.穿孔腐蝕\n5.間隙腐蝕\n6.應力腐蝕\n7.延晶腐蝕/晶粒間腐蝕", 
"37": "CTE是指物質在熱脹冷縮效應的作用下，幾何特性隨著溫度的上升、下降變化 而跟隨發生變化的規律性係數。", 
"38": "把PCB拿起來對著燈光，可以看到亮光的孔就是「通孔」\n將PCB的最外層電路與鄰近內層以電鍍孔連接，但是不貫通，因為看不到對面，所以稱為「盲孔」。\n從板子的外觀看不到 孔，而實際的孔卻埋在電路板的內層，所以稱為「埋孔」。", 
"39": "一種將電子零件焊接於電路板表面的技術。"}
