$version Generated by VerilatedVcd $end
$timescale 1ps $end
 $scope module TOP $end
  $var wire 1 # clk $end
  $var wire 1 $ rst_n $end
  $var wire 4 % cnt [3:0] $end
  $scope module counter10 $end
   $var wire 1 & clk $end
   $var wire 1 ' rst_n $end
   $var wire 4 ( cnt [3:0] $end
   $var wire 4 ) cnt_nxt [3:0] $end
  $upscope $end
 $upscope $end
$enddefinitions $end


#0
0#
1$
b0000 %
0&
0'
b0000 (
b0000 )
#5
1'
b0001 )
#10
1#
0$
1&
0'
#15
0#
0&
#20
1#
1&
#25
0#
1$
0&
1'
#30
1#
b0001 %
1&
b0001 (
b0010 )
#35
0#
0&
#40
1#
b0010 %
1&
b0010 (
b0011 )
#45
0#
0&
#50
1#
b0011 %
1&
b0011 (
b0100 )
#55
0#
0&
#60
1#
b0100 %
1&
b0100 (
b0101 )
#65
0#
0&
#70
1#
b0101 %
1&
b0101 (
b0110 )
#75
0#
0&
#80
1#
b0110 %
1&
b0110 (
b0111 )
#85
0#
0&
#90
1#
b0111 %
1&
b0111 (
b1000 )
#95
0#
0&
#100
1#
b1000 %
1&
b1000 (
b1001 )
#105
0#
0&
#110
1#
b1001 %
1&
b1001 (
b0000 )
#115
0#
0&
#120
1#
b0000 %
1&
b0000 (
b0001 )
#125
0#
0&
#130
1#
b0001 %
1&
b0001 (
b0010 )
#135
0#
0&
#140
1#
b0010 %
1&
b0010 (
b0011 )
#145
0#
0&
#150
1#
b0011 %
1&
b0011 (
b0100 )
#155
0#
0&
#160
1#
b0100 %
1&
b0100 (
b0101 )
#165
0#
0&
#170
1#
b0101 %
1&
b0101 (
b0110 )
#175
0#
0&
#180
1#
b0110 %
1&
b0110 (
b0111 )
#185
0#
0&
#190
1#
b0111 %
1&
b0111 (
b1000 )
#195
0#
0&
#200
1#
b1000 %
1&
b1000 (
b1001 )
#205
0#
0&
#210
1#
b1001 %
1&
b1001 (
b0000 )
#215
0#
0&
#220
1#
b0000 %
1&
b0000 (
b0001 )
#225
0#
0&
#230
1#
b0001 %
1&
b0001 (
b0010 )
#235
0#
0&
#240
1#
b0010 %
1&
b0010 (
b0011 )
#245
0#
0&
#250
1#
b0011 %
1&
b0011 (
b0100 )
#255
0#
0&
#260
1#
b0100 %
1&
b0100 (
b0101 )
#265
0#
0&
#270
1#
b0101 %
1&
b0101 (
b0110 )
#275
0#
0&
#280
1#
b0110 %
1&
b0110 (
b0111 )
#285
0#
0&
#290
1#
b0111 %
1&
b0111 (
b1000 )
#295
0#
0&
#300
1#
b1000 %
1&
b1000 (
b1001 )
#305
0#
0&
#310
1#
b1001 %
1&
b1001 (
b0000 )
#315
0#
0&
#320
1#
b0000 %
1&
b0000 (
b0001 )
#325
0#
0&
#330
1#
b0001 %
1&
b0001 (
b0010 )
#335
0#
0&
#340
1#
b0010 %
1&
b0010 (
b0011 )
#345
0#
0&
#355
#365
#375
#385
