Fitter report for uart
Tue Nov  7 12:09:27 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov  7 12:09:27 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; uart                                            ;
; Top-level Entity Name              ; uart                                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 474 / 18,752 ( 3 % )                            ;
;     Total combinational functions  ; 374 / 18,752 ( 2 % )                            ;
;     Dedicated logic registers      ; 333 / 18,752 ( 2 % )                            ;
; Total registers                    ; 333                                             ;
; Total pins                         ; 33 / 315 ( 10 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 512 / 239,616 ( < 1 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 768 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 768 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 572     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 193     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/liviu/dev/utm/ic/uart/build/uart.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 474 / 18,752 ( 3 % )    ;
;     -- Combinational with no register       ; 141                     ;
;     -- Register only                        ; 100                     ;
;     -- Combinational with a register        ; 233                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 162                     ;
;     -- 3 input functions                    ; 71                      ;
;     -- <=2 input functions                  ; 141                     ;
;     -- Register only                        ; 100                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 304                     ;
;     -- arithmetic mode                      ; 70                      ;
;                                             ;                         ;
; Total registers*                            ; 333 / 19,649 ( 2 % )    ;
;     -- Dedicated logic registers            ; 333 / 18,752 ( 2 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 48 / 1,172 ( 4 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 33 / 315 ( 10 % )       ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )          ;
;                                             ;                         ;
; Global signals                              ; 10                      ;
; M4Ks                                        ; 2 / 52 ( 4 % )          ;
; Total block memory bits                     ; 512 / 239,616 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 239,616 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 10 / 16 ( 63 % )        ;
; JTAGs                                       ; 1 / 1 ( 100 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 1% / 2% / 1%            ;
; Maximum fan-out                             ; 159                     ;
; Highest non-global fan-out                  ; 32                      ;
; Total fan-out                               ; 2155                    ;
; Average fan-out                             ; 2.55                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                 ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                   ; Low                            ;
;                                             ;                     ;                       ;                                ;
; Total logic elements                        ; 345 / 18752 ( 2 % ) ; 129 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 90                  ; 51                    ; 0                              ;
;     -- Register only                        ; 84                  ; 16                    ; 0                              ;
;     -- Combinational with a register        ; 171                 ; 62                    ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                       ;                                ;
;     -- 4 input functions                    ; 116                 ; 46                    ; 0                              ;
;     -- 3 input functions                    ; 42                  ; 29                    ; 0                              ;
;     -- <=2 input functions                  ; 103                 ; 38                    ; 0                              ;
;     -- Register only                        ; 84                  ; 16                    ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Logic elements by mode                      ;                     ;                       ;                                ;
;     -- normal mode                          ; 199                 ; 105                   ; 0                              ;
;     -- arithmetic mode                      ; 62                  ; 8                     ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Total registers                             ; 255                 ; 78                    ; 0                              ;
;     -- Dedicated logic registers            ; 255 / 18752 ( 1 % ) ; 78 / 18752 ( < 1 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                     ;                       ;                                ;
; Total LABs:  partially or completely used   ; 36 / 1172 ( 3 % )   ; 14 / 1172 ( 1 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                     ;                       ;                                ;
; Virtual pins                                ; 0                   ; 0                     ; 0                              ;
; I/O pins                                    ; 33                  ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )      ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 512                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )     ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 2 / 52 ( 3 % )      ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 8 / 20 ( 40 % )     ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                     ;                       ;                                ;
; Connections                                 ;                     ;                       ;                                ;
;     -- Input Connections                    ; 99                  ; 116                   ; 0                              ;
;     -- Registered Input Connections         ; 81                  ; 85                    ; 0                              ;
;     -- Output Connections                   ; 198                 ; 17                    ; 0                              ;
;     -- Registered Output Connections        ; 2                   ; 16                    ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Internal Connections                        ;                     ;                       ;                                ;
;     -- Total Connections                    ; 1747                ; 634                   ; 0                              ;
;     -- Registered Connections               ; 735                 ; 387                   ; 0                              ;
;                                             ;                     ;                       ;                                ;
; External Connections                        ;                     ;                       ;                                ;
;     -- Top                                  ; 164                 ; 133                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 133                 ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                     ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Partition Interface                         ;                     ;                       ;                                ;
;     -- Input Ports                          ; 28                  ; 15                    ; 0                              ;
;     -- Output Ports                         ; 34                  ; 33                    ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                     ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Registered Ports                            ;                     ;                       ;                                ;
;     -- Registered Input Ports               ; 0                   ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 22                    ; 0                              ;
;                                             ;                     ;                       ;                                ;
; Port Connectivity                           ;                     ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 5                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 24                    ; 0                              ;
+---------------------------------------------+---------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                      ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; pad_clk   ; L1    ; 2        ; 0            ; 13           ; 0           ; 3                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pad_rst_n ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0]   ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]   ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]   ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]   ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]   ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]   ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]   ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]   ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]   ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]   ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]   ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]   ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]   ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]   ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]   ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]   ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]   ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]   ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]   ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]   ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]   ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]   ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]   ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]   ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]   ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]   ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]   ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]   ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; rdempty_i ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; rx_ack_o  ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; wrfull_o  ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
; 2        ; 31 / 33 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 1 / 39 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 4 / 36 ( 11 % )  ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; pad_clk                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; pad_rst_n                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; wrfull_o                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; rdempty_i                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; rx_ack_o                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                   ; Library Name ;
+------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |uart                                                            ; 474 (2)     ; 333 (0)                   ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 33   ; 0            ; 141 (2)      ; 100 (0)           ; 233 (0)          ; |uart                                                                                                                                 ; work         ;
;    |SEG7_LUT_4:hd|                                               ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |uart|SEG7_LUT_4:hd                                                                                                                   ; work         ;
;       |SEG7_LUT:u0|                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |uart|SEG7_LUT_4:hd|SEG7_LUT:u0                                                                                                       ; work         ;
;       |SEG7_LUT:u1|                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |uart|SEG7_LUT_4:hd|SEG7_LUT:u1                                                                                                       ; work         ;
;       |SEG7_LUT:u2|                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |uart|SEG7_LUT_4:hd|SEG7_LUT:u2                                                                                                       ; work         ;
;       |SEG7_LUT:u3|                                              ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |uart|SEG7_LUT_4:hd|SEG7_LUT:u3                                                                                                       ; work         ;
;    |baud_gen:rx_gen|                                             ; 44 (44)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 33 (33)          ; |uart|baud_gen:rx_gen                                                                                                                 ; work         ;
;    |baud_gen:tx_gen|                                             ; 44 (44)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 34 (34)          ; |uart|baud_gen:tx_gen                                                                                                                 ; work         ;
;    |jtag_iface:ji|                                               ; 169 (13)    ; 147 (11)                  ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (2)       ; 84 (0)            ; 63 (9)           ; |uart|jtag_iface:ji                                                                                                                   ; work         ;
;       |fifo:fifo_in|                                             ; 78 (0)      ; 68 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 42 (0)            ; 26 (0)           ; |uart|jtag_iface:ji|fifo:fifo_in                                                                                                      ; work         ;
;          |dcfifo:dcfifo_component|                               ; 78 (0)      ; 68 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 42 (0)            ; 26 (0)           ; |uart|jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component                                                                              ; work         ;
;             |dcfifo_7tk1:auto_generated|                         ; 78 (31)     ; 68 (25)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (4)       ; 42 (18)           ; 26 (3)           ; |uart|jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated                                                   ; work         ;
;                |a_graycounter_11c:wrptr_gp|                      ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |uart|jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp                        ; work         ;
;                |a_graycounter_d86:rdptr_g1p|                     ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |uart|jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p                       ; work         ;
;                |alt_synch_pipe_5u7:rs_dgwp|                      ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |uart|jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp                        ; work         ;
;                   |dffpipe_vu8:dffpipe16|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |uart|jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16  ; work         ;
;                |alt_synch_pipe_6u7:ws_dgrp|                      ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |uart|jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp                        ; work         ;
;                   |dffpipe_0v8:dffpipe19|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |uart|jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19  ; work         ;
;                |altsyncram_5ku:fifo_ram|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uart|jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram                           ; work         ;
;                |cmpr_q16:rdempty_eq_comp|                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |uart|jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:rdempty_eq_comp                          ; work         ;
;                |cmpr_q16:wrfull_eq_comp|                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |uart|jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:wrfull_eq_comp                           ; work         ;
;                |dffpipe_c2e:rdaclr|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |uart|jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|dffpipe_c2e:rdaclr                                ; work         ;
;       |fifo:fifo_out|                                            ; 78 (0)      ; 68 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 42 (0)            ; 26 (0)           ; |uart|jtag_iface:ji|fifo:fifo_out                                                                                                     ; work         ;
;          |dcfifo:dcfifo_component|                               ; 78 (0)      ; 68 (0)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 42 (0)            ; 26 (0)           ; |uart|jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component                                                                             ; work         ;
;             |dcfifo_7tk1:auto_generated|                         ; 78 (31)     ; 68 (25)                   ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (4)       ; 42 (18)           ; 26 (3)           ; |uart|jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated                                                  ; work         ;
;                |a_graycounter_11c:wrptr_gp|                      ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |uart|jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp                       ; work         ;
;                |a_graycounter_d86:rdptr_g1p|                     ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |uart|jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p                      ; work         ;
;                |alt_synch_pipe_5u7:rs_dgwp|                      ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |uart|jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp                       ; work         ;
;                   |dffpipe_vu8:dffpipe16|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |uart|jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16 ; work         ;
;                |alt_synch_pipe_6u7:ws_dgrp|                      ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |uart|jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp                       ; work         ;
;                   |dffpipe_0v8:dffpipe19|                        ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |uart|jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19 ; work         ;
;                |altsyncram_5ku:fifo_ram|                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |uart|jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram                          ; work         ;
;                |cmpr_q16:rdempty_eq_comp|                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |uart|jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:rdempty_eq_comp                         ; work         ;
;                |cmpr_q16:wrfull_eq_comp|                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |uart|jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:wrfull_eq_comp                          ; work         ;
;                |dffpipe_c2e:rdaclr|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |uart|jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|dffpipe_c2e:rdaclr                               ; work         ;
;       |vjtag:jtag|                                               ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |uart|jtag_iface:ji|vjtag:jtag                                                                                                        ; work         ;
;          |sld_virtual_jtag:sld_virtual_jtag_component|           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |uart|jtag_iface:ji|vjtag:jtag|sld_virtual_jtag:sld_virtual_jtag_component                                                            ; work         ;
;             |sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |uart|jtag_iface:ji|vjtag:jtag|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst         ; work         ;
;    |reset_sync:rs|                                               ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |uart|reset_sync:rs                                                                                                                   ; work         ;
;    |sld_hub:auto_hub|                                            ; 129 (1)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (1)       ; 16 (0)            ; 62 (0)           ; |uart|sld_hub:auto_hub                                                                                                                ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|             ; 128 (90)    ; 78 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (40)      ; 16 (16)           ; 62 (37)          ; |uart|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                   ; work         ;
;          |sld_rom_sr:hub_info_reg|                               ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |uart|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                           ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                             ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |uart|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                         ; work         ;
;    |uart_rx:urx|                                                 ; 33 (33)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 22 (22)          ; |uart|uart_rx:urx                                                                                                                     ; work         ;
;    |uart_tx:utx|                                                 ; 24 (24)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 18 (18)          ; |uart|uart_tx:utx                                                                                                                     ; work         ;
+------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; rdempty_i ; Output   ; --            ; --            ; --                    ; --  ;
; wrfull_o  ; Output   ; --            ; --            ; --                    ; --  ;
; rx_ack_o  ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]   ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]   ; Output   ; --            ; --            ; --                    ; --  ;
; pad_clk   ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; pad_rst_n ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; pad_clk             ;                   ;         ;
; pad_rst_n           ;                   ;         ;
+---------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                 ; JTAG_X1_Y14_N0     ; 159     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                 ; JTAG_X1_Y14_N0     ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; baud_gen:rx_gen|baud_clk                                                                                     ; LCFF_X1_Y13_N15    ; 56      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; baud_gen:rx_gen|baud_cnter_r[25]~34                                                                          ; LCCOMB_X1_Y13_N16  ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; baud_gen:tx_gen|baud_clk                                                                                     ; LCFF_X4_Y13_N5     ; 54      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; baud_gen:tx_gen|baud_cnter_r[26]~34                                                                          ; LCCOMB_X18_Y20_N24 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0]  ; LCFF_X24_Y26_N1    ; 10      ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdcnt_addr_ena                 ; LCCOMB_X18_Y17_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|valid_rdreq                    ; LCCOMB_X18_Y17_N4  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|valid_wrreq~1                  ; LCCOMB_X15_Y16_N22 ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0] ; LCFF_X26_Y1_N17    ; 10      ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdcnt_addr_ena                ; LCCOMB_X43_Y17_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|valid_rdreq                   ; LCCOMB_X43_Y17_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|valid_wrreq~0                 ; LCCOMB_X47_Y17_N8  ; 8       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; jtag_iface:ji|shift_buffer[7]~1                                                                              ; LCCOMB_X16_Y17_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pad_clk                                                                                                      ; PIN_L1             ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pad_clk                                                                                                      ; PIN_L1             ; 66      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pad_rst_n                                                                                                    ; PIN_L22            ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; reset_sync:rs|rst                                                                                            ; LCFF_X18_Y20_N25   ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; reset_sync:rs|rst                                                                                            ; LCFF_X18_Y20_N25   ; 19      ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                        ; LCFF_X15_Y16_N19   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                             ; LCCOMB_X13_Y15_N24 ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                               ; LCCOMB_X13_Y15_N2  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                             ; LCCOMB_X10_Y16_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                ; LCCOMB_X14_Y16_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0               ; LCCOMB_X14_Y16_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                ; LCCOMB_X12_Y16_N16 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                  ; LCCOMB_X11_Y16_N28 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                           ; LCCOMB_X14_Y15_N14 ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~9                            ; LCCOMB_X15_Y15_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~13          ; LCCOMB_X12_Y15_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22     ; LCCOMB_X12_Y15_N20 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23     ; LCCOMB_X12_Y15_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]             ; LCFF_X13_Y16_N29   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]            ; LCFF_X13_Y16_N1    ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]             ; LCFF_X14_Y16_N7    ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]             ; LCFF_X15_Y16_N17   ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                      ; LCCOMB_X13_Y16_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                            ; LCFF_X16_Y16_N17   ; 18      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; uart_rx:urx|data_cnter_r[0]~1                                                                                ; LCCOMB_X40_Y16_N12 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_rx:urx|rx_r[0]~1                                                                                        ; LCCOMB_X40_Y17_N14 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_tx:utx|state.ST_WRITE                                                                                   ; LCFF_X7_Y21_N1     ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart_tx:utx|tx_cnter[2]~0                                                                                    ; LCCOMB_X7_Y21_N6   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                 ; JTAG_X1_Y14_N0   ; 159     ; Global Clock         ; GCLK1            ; --                        ;
; baud_gen:rx_gen|baud_clk                                                                                     ; LCFF_X1_Y13_N15  ; 56      ; Global Clock         ; GCLK3            ; --                        ;
; baud_gen:tx_gen|baud_clk                                                                                     ; LCFF_X4_Y13_N5   ; 54      ; Global Clock         ; GCLK0            ; --                        ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0]  ; LCFF_X24_Y26_N1  ; 10      ; Global Clock         ; GCLK10           ; --                        ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0] ; LCFF_X26_Y1_N17  ; 10      ; Global Clock         ; GCLK13           ; --                        ;
; pad_clk                                                                                                      ; PIN_L1           ; 66      ; Global Clock         ; GCLK2            ; --                        ;
; pad_rst_n                                                                                                    ; PIN_L22          ; 2       ; Global Clock         ; GCLK6            ; --                        ;
; reset_sync:rs|rst                                                                                            ; LCFF_X18_Y20_N25 ; 19      ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                        ; LCFF_X15_Y16_N19 ; 12      ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]             ; LCFF_X13_Y16_N29 ; 12      ; Global Clock         ; GCLK11           ; --                        ;
+--------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; baud_gen:rx_gen|baud_cnter_r[25]~34                                                                                                         ; 32      ;
; baud_gen:tx_gen|baud_cnter_r[26]~34                                                                                                         ; 32      ;
; altera_internal_jtag~TMSUTAP                                                                                                                ; 23      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                            ; 20      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                            ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                           ; 18      ;
; uart_tx:utx|state.ST_WRITE                                                                                                                  ; 16      ;
; uart_tx:utx|tx_cnter[2]~0                                                                                                                   ; 14      ;
; uart_rx:urx|state.ST_BIT2BIT                                                                                                                ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                   ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                           ; 12      ;
; jtag_iface:ji|ir                                                                                                                            ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                            ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                             ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                             ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                             ; 10      ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|valid_rdreq                                                  ; 10      ;
; uart_rx:urx|state.ST_BIT2BIT_DONE                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                             ; 9       ;
; altera_internal_jtag~TDIUTAP                                                                                                                ; 9       ;
; uart_rx:urx|rx_r[0]~1                                                                                                                       ; 9       ;
; jtag_iface:ji|cdr_delayed                                                                                                                   ; 9       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|valid_wrreq~1                                                 ; 9       ;
; reset_sync:rs|rst                                                                                                                           ; 9       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|valid_wrreq~0                                                ; 9       ;
; ~QUARTUS_CREATED_GND~I                                                                                                                      ; 8       ;
; uart_rx:urx|state.ST_IDLE                                                                                                                   ; 8       ;
; jtag_iface:ji|shift_buffer[7]~1                                                                                                             ; 8       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[0]                      ; 8       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[2]                      ; 8       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[0]                     ; 8       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[2]                     ; 8       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[1]                                ; 8       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[2]                                ; 8       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[3]                                ; 8       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[4]                                ; 8       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[5]                                ; 8       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[6]                                ; 8       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[7]                                ; 8       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[0]                                ; 8       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[1]                               ; 8       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[2]                               ; 8       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[3]                               ; 8       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[4]                               ; 8       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[5]                               ; 8       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[6]                               ; 8       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[7]                               ; 8       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|q_b[0]                               ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                           ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                   ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                   ; 7       ;
; uart_rx:urx|data_cnter_r[0]~1                                                                                                               ; 7       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[1]                      ; 7       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[3]                      ; 7       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[2]                     ; 7       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[0]                     ; 7       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[0]                      ; 7       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[2]                      ; 7       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|valid_rdreq                                                   ; 7       ;
; uart_tx:utx|state.ST_SEND                                                                                                                   ; 7       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[1]                     ; 7       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[3]                     ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                              ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                       ; 6       ;
; uart_rx:urx|sample_cnter_r[0]                                                                                                               ; 6       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[3]                     ; 6       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[1]                     ; 6       ;
; uart_tx:utx|tx_r[9]                                                                                                                         ; 6       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[1]                      ; 6       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[3]                      ; 6       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:rdempty_eq_comp|aneb_result_wire[0]~3                ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~17                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~9                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                   ; 5       ;
; ~GND                                                                                                                                        ; 5       ;
; uart_rx:urx|sample_cnter_r[1]                                                                                                               ; 5       ;
; uart_tx:utx|tx_cnter[0]                                                                                                                     ; 5       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdcnt_addr_ena                                                ; 5       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdcnt_addr_ena                                               ; 5       ;
; uart_rx:urx|state.ST_SAMPLE_DONE                                                                                                            ; 5       ;
; uart_rx:urx|data_cnter_r[0]                                                                                                                 ; 5       ;
; uart_tx:utx|tx_cnter[1]                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~13                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                            ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                       ; 4       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|parity11                           ; 4       ;
; uart_rx:urx|sample_cnter_r[2]                                                                                                               ; 4       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|p0addr                                                        ; 4       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[4]                      ; 4       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[5]                      ; 4       ;
; uart_rx:urx|data_cnter_r[1]                                                                                                                 ; 4       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|parity11                          ; 4       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[4]                     ; 4       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[5]                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                            ; 3       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|cntr_cout[2]~0                     ; 3       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|_~3                              ; 3       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|parity5                          ; 3       ;
; uart_rx:urx|sample_cnter_r[3]                                                                                                               ; 3       ;
; uart_tx:utx|state~8                                                                                                                         ; 3       ;
; uart_tx:utx|state.ST_IDLE                                                                                                                   ; 3       ;
; uart_tx:utx|state.ST_DONE                                                                                                                   ; 3       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|_~1                               ; 3       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|parity5                           ; 3       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[4]                     ; 3       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[5]                     ; 3       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|p0addr                                                       ; 3       ;
; uart_rx:urx|state.ST_SAMPLE                                                                                                                 ; 3       ;
; uart_rx:urx|Equal0~0                                                                                                                        ; 3       ;
; uart_rx:urx|data_cnter_r[2]                                                                                                                 ; 3       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|_~0                               ; 3       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[5]                      ; 3       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[4]                      ; 3       ;
; jtag_iface:ji|shift_buffer[0]                                                                                                               ; 3       ;
; uart_tx:utx|tx_cnter[2]                                                                                                                     ; 3       ;
; pad_clk                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~20                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~3                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~16                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~15                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~2                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~1                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~0                                                                         ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                            ; 2       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|_~1                              ; 2       ;
; uart_rx:urx|Equal1~0                                                                                                                        ; 2       ;
; uart_rx:urx|always1~0                                                                                                                       ; 2       ;
; baud_gen:rx_gen|Equal0~9                                                                                                                    ; 2       ;
; baud_gen:rx_gen|Equal0~4                                                                                                                    ; 2       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|_~2                               ; 2       ;
; uart_tx:utx|state~7                                                                                                                         ; 2       ;
; uart_tx:utx|state~6                                                                                                                         ; 2       ;
; baud_gen:tx_gen|Equal0~9                                                                                                                    ; 2       ;
; baud_gen:tx_gen|Equal0~4                                                                                                                    ; 2       ;
; jtag_iface:ji|shift_buffer[7]                                                                                                               ; 2       ;
; jtag_iface:ji|shift_buffer[6]                                                                                                               ; 2       ;
; jtag_iface:ji|shift_buffer[5]                                                                                                               ; 2       ;
; jtag_iface:ji|shift_buffer[4]                                                                                                               ; 2       ;
; jtag_iface:ji|shift_buffer[3]                                                                                                               ; 2       ;
; jtag_iface:ji|shift_buffer[2]                                                                                                               ; 2       ;
; jtag_iface:ji|shift_buffer[1]                                                                                                               ; 2       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ram_address_b[4]                                              ; 2       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ram_address_a[4]                                              ; 2       ;
; uart_rx:urx|rx_r[7]                                                                                                                         ; 2       ;
; uart_rx:urx|rx_r[6]                                                                                                                         ; 2       ;
; uart_rx:urx|rx_r[5]                                                                                                                         ; 2       ;
; uart_rx:urx|rx_r[4]                                                                                                                         ; 2       ;
; uart_rx:urx|rx_r[3]                                                                                                                         ; 2       ;
; uart_rx:urx|rx_r[2]                                                                                                                         ; 2       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ram_address_b[4]                                             ; 2       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ram_address_a[4]                                             ; 2       ;
; uart_rx:urx|rx_r[1]                                                                                                                         ; 2       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdptr_g[1]                                                   ; 2       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdptr_g[0]                                                   ; 2       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdptr_g[3]                                                   ; 2       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdptr_g[2]                                                   ; 2       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdptr_g[5]                                                   ; 2       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdptr_g[4]                                                   ; 2       ;
; uart_rx:urx|data_cnter_r[3]                                                                                                                 ; 2       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:wrfull_eq_comp|aneb_result_wire[0]~2                ; 2       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:wrfull_eq_comp|aneb_result_wire[0]~1                ; 2       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:wrfull_eq_comp|aneb_result_wire[0]~0                ; 2       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:rdempty_eq_comp|aneb_result_wire[0]~2                ; 2       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdptr_g[1]                                                    ; 2       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdptr_g[0]                                                    ; 2       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:rdempty_eq_comp|aneb_result_wire[0]~1                ; 2       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdptr_g[3]                                                    ; 2       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdptr_g[2]                                                    ; 2       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:rdempty_eq_comp|aneb_result_wire[0]~0                ; 2       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdptr_g[5]                                                    ; 2       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rdptr_g[4]                                                    ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[31]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[30]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[29]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[28]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[27]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[26]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[25]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[24]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[23]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[22]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[21]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[20]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[19]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[18]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[17]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[16]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[15]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[14]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[13]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[12]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[8]                                                                                                             ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[11]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[10]                                                                                                            ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[9]                                                                                                             ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[6]                                                                                                             ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[7]                                                                                                             ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[5]                                                                                                             ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[4]                                                                                                             ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[2]                                                                                                             ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[1]                                                                                                             ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[3]                                                                                                             ; 2       ;
; baud_gen:rx_gen|baud_cnter_r[0]                                                                                                             ; 2       ;
; uart_tx:utx|tx_cnter[3]                                                                                                                     ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[31]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[30]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[29]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[28]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[27]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[26]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[25]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[24]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[23]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[22]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[21]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[20]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[19]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[18]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[17]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[16]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[12]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[15]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[14]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[13]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[10]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[11]                                                                                                            ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[9]                                                                                                             ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[8]                                                                                                             ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[6]                                                                                                             ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[5]                                                                                                             ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[7]                                                                                                             ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[4]                                                                                                             ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[3]                                                                                                             ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[2]                                                                                                             ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[1]                                                                                                             ; 2       ;
; baud_gen:tx_gen|baud_cnter_r[0]                                                                                                             ; 2       ;
; uart_tx:utx|tx_r[0]~feeder                                                                                                                  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0]~feeder                         ; 1       ;
; reset_sync:rs|rff1~feeder                                                                                                                   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0]~feeder                          ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|p0addr~feeder                                                 ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|p0addr~feeder                                                ; 1       ;
; altera_reserved_tdi                                                                                                                         ; 1       ;
; altera_reserved_tck                                                                                                                         ; 1       ;
; altera_reserved_tms                                                                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~_wirecell                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]~1                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]~0                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~6                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~5                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~16                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~23                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~22                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~21                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~7                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~6                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~4                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~14                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~12                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~11                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~3                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~15                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~10                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~9                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~8                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~2                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~2                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~1                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~7                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~1                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]~3                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal3~0                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~19                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~18                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~17                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt~0                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~2                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]~2                                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~8                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~7                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg~0                                                              ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~6                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~6                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~5                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg~0                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg~2                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~14                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~13                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~12                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~12                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~11                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~10                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~9                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~8                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~7                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~6                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~5                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~4                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~3                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~2                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0                                             ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal1~0                                                                      ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg_proc~0                                                                ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~2                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                               ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~1                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~0                                                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~5                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~4                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo~3                                                                         ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                       ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~20                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~19                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]~18                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~3                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~17                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~16                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~14                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~13                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~12                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~11                                    ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]~2                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~1                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~14                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~13                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]~12                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~11                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~10                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~8                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]~7                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~6                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~5                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]~0                                                                 ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                            ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~0                                                          ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                                                            ; 1       ;
; altera_internal_jtag~TDO                                                                                                                    ; 1       ;
; uart_rx:urx|sample_cnter_r~5                                                                                                                ; 1       ;
; uart_tx:utx|tx_r~8                                                                                                                          ; 1       ;
; uart_tx:utx|tx_r[0]                                                                                                                         ; 1       ;
; uart_tx:utx|tx_r~7                                                                                                                          ; 1       ;
; uart_tx:utx|tx_r[1]                                                                                                                         ; 1       ;
; uart_tx:utx|tx_r~6                                                                                                                          ; 1       ;
; uart_tx:utx|tx_r[2]                                                                                                                         ; 1       ;
; uart_tx:utx|tx_r~5                                                                                                                          ; 1       ;
; uart_tx:utx|tx_r[3]                                                                                                                         ; 1       ;
; uart_tx:utx|tx_r~4                                                                                                                          ; 1       ;
; uart_tx:utx|tx_r[4]                                                                                                                         ; 1       ;
; uart_tx:utx|tx_r~3                                                                                                                          ; 1       ;
; uart_tx:utx|tx_r[5]                                                                                                                         ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|_~2                                ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|_~5                              ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|delayed_wrptr_g[1]                                           ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|delayed_wrptr_g[0]                                           ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|delayed_wrptr_g[3]                                           ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|delayed_wrptr_g[2]                                           ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|delayed_wrptr_g[5]                                           ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|delayed_wrptr_g[4]                                           ; 1       ;
; uart_tx:utx|tx_r~2                                                                                                                          ; 1       ;
; uart_tx:utx|tx_r[6]                                                                                                                         ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|_~5                               ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[1]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[0]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[3]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[2]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|_~1                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|sub_parity12a1                     ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|sub_parity12a0                     ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[5]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[4]   ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|_~4                              ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|sub_parity6a1                    ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|sub_parity6a0                    ; 1       ;
; uart_rx:urx|rx_r~9                                                                                                                          ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[1]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[0]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[3]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[2]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[5]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[4]  ; 1       ;
; uart_tx:utx|tx_r~1                                                                                                                          ; 1       ;
; uart_tx:utx|tx_r[7]                                                                                                                         ; 1       ;
; uart_rx:urx|Selector0~0                                                                                                                     ; 1       ;
; uart_rx:urx|sample_cnter_r~4                                                                                                                ; 1       ;
; uart_rx:urx|sample_cnter_r~3                                                                                                                ; 1       ;
; uart_rx:urx|Equal1~1                                                                                                                        ; 1       ;
; uart_rx:urx|sample_cnter_r~2                                                                                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|_~3                               ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|delayed_wrptr_g[1]                                            ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|delayed_wrptr_g[0]                                            ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|delayed_wrptr_g[3]                                            ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|delayed_wrptr_g[2]                                            ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|delayed_wrptr_g[5]                                            ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|delayed_wrptr_g[4]                                            ; 1       ;
; uart_tx:utx|Add0~2                                                                                                                          ; 1       ;
; uart_tx:utx|Add0~1                                                                                                                          ; 1       ;
; uart_tx:utx|tx_cnter~1                                                                                                                      ; 1       ;
; uart_tx:utx|Add0~0                                                                                                                          ; 1       ;
; uart_tx:utx|state.ST_IDLE~0                                                                                                                 ; 1       ;
; uart_tx:utx|state~13                                                                                                                        ; 1       ;
; uart_tx:utx|state~12                                                                                                                        ; 1       ;
; uart_tx:utx|state~11                                                                                                                        ; 1       ;
; uart_tx:utx|state~10                                                                                                                        ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|_~4                               ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|sub_parity6a1                     ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|sub_parity6a0                     ; 1       ;
; jtag_iface:ji|vjtag:jtag|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|virtual_state_sdr~0 ; 1       ;
; jtag_iface:ji|vjtag:jtag|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|virtual_state_cdr~0 ; 1       ;
; jtag_iface:ji|shift_buffer~8                                                                                                                ; 1       ;
; jtag_iface:ji|shift_buffer~7                                                                                                                ; 1       ;
; jtag_iface:ji|shift_buffer~6                                                                                                                ; 1       ;
; jtag_iface:ji|shift_buffer~5                                                                                                                ; 1       ;
; jtag_iface:ji|shift_buffer~4                                                                                                                ; 1       ;
; jtag_iface:ji|shift_buffer~3                                                                                                                ; 1       ;
; jtag_iface:ji|shift_buffer~2                                                                                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[1]~5                    ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[1]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[0]~4                    ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[0]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[3]~3                    ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[3]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[2]~2                    ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|_~0                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[2]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[4]~1                    ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[5]~0                    ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[5]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[4]   ; 1       ;
; uart_rx:urx|rx_r~8                                                                                                                          ; 1       ;
; uart_rx:urx|rx_r~7                                                                                                                          ; 1       ;
; uart_rx:urx|rx_r~6                                                                                                                          ; 1       ;
; uart_rx:urx|rx_r~5                                                                                                                          ; 1       ;
; uart_rx:urx|rx_r~4                                                                                                                          ; 1       ;
; uart_rx:urx|rx_r~3                                                                                                                          ; 1       ;
; uart_rx:urx|rx_r~2                                                                                                                          ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[4]~4                   ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[5]~3                   ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[3]~2                   ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|_~2                              ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[2]~1                   ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[1]~0                   ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|_~0                              ; 1       ;
; uart_rx:urx|rx_r~0                                                                                                                          ; 1       ;
; uart_rx:urx|rx_r[0]                                                                                                                         ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[1]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[0]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[3]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[2]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[5]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[4]  ; 1       ;
; jtag_iface:ji|ir~1                                                                                                                          ; 1       ;
; jtag_iface:ji|ir~0                                                                                                                          ; 1       ;
; reset_sync:rs|rff1                                                                                                                          ; 1       ;
; uart_rx:urx|Selector3~1                                                                                                                     ; 1       ;
; uart_rx:urx|Selector3~0                                                                                                                     ; 1       ;
; uart_rx:urx|Selector2~1                                                                                                                     ; 1       ;
; uart_rx:urx|Selector2~0                                                                                                                     ; 1       ;
; uart_rx:urx|data_cnter_r~4                                                                                                                  ; 1       ;
; uart_rx:urx|Add0~1                                                                                                                          ; 1       ;
; uart_rx:urx|data_cnter_r~3                                                                                                                  ; 1       ;
; uart_rx:urx|data_cnter_r~2                                                                                                                  ; 1       ;
; uart_rx:urx|Add0~0                                                                                                                          ; 1       ;
; uart_rx:urx|data_cnter_r~0                                                                                                                  ; 1       ;
; uart_tx:utx|tx_r~0                                                                                                                          ; 1       ;
; uart_tx:utx|tx_r[8]                                                                                                                         ; 1       ;
; uart_rx:urx|Selector1~0                                                                                                                     ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[1]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[0]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[3]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[2]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|_~2                               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|sub_parity12a1                    ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|sub_parity12a0                    ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[5]  ; 1       ;
; baud_gen:rx_gen|baud_clk~0                                                                                                                  ; 1       ;
; baud_gen:rx_gen|Equal0~8                                                                                                                    ; 1       ;
; baud_gen:rx_gen|Equal0~7                                                                                                                    ; 1       ;
; baud_gen:rx_gen|Equal0~6                                                                                                                    ; 1       ;
; baud_gen:rx_gen|Equal0~5                                                                                                                    ; 1       ;
; baud_gen:rx_gen|Equal0~3                                                                                                                    ; 1       ;
; baud_gen:rx_gen|Equal0~2                                                                                                                    ; 1       ;
; baud_gen:rx_gen|Equal0~1                                                                                                                    ; 1       ;
; baud_gen:rx_gen|Equal0~0                                                                                                                    ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a[4]  ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[1]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[1]~4                    ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[0]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|_~3                               ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[3]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[3]~3                    ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[2]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[2]~2                    ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[5]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[5]~1                    ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a[4]   ; 1       ;
; uart_tx:utx|state~9                                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_clk~0                                                                                                                  ; 1       ;
; baud_gen:tx_gen|Equal0~8                                                                                                                    ; 1       ;
; baud_gen:tx_gen|Equal0~7                                                                                                                    ; 1       ;
; baud_gen:tx_gen|Equal0~6                                                                                                                    ; 1       ;
; baud_gen:tx_gen|Equal0~5                                                                                                                    ; 1       ;
; baud_gen:tx_gen|Equal0~3                                                                                                                    ; 1       ;
; baud_gen:tx_gen|Equal0~2                                                                                                                    ; 1       ;
; baud_gen:tx_gen|Equal0~1                                                                                                                    ; 1       ;
; baud_gen:tx_gen|Equal0~0                                                                                                                    ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|counter7a[4]~0                    ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_d86:rdptr_g1p|_~0                               ; 1       ;
; jtag_iface:ji|sdr_delayed                                                                                                                   ; 1       ;
; jtag_iface:ji|shift_buffer~0                                                                                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:wrfull_eq_comp|aneb_result_wire[0]~2                 ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ws_dgrp_reg[1]                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ws_dgrp_reg[0]                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:wrfull_eq_comp|aneb_result_wire[0]~1                 ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ws_dgrp_reg[3]                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ws_dgrp_reg[2]                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:wrfull_eq_comp|aneb_result_wire[0]~0                 ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ws_dgrp_reg[5]                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ws_dgrp_reg[4]                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|valid_wrreq~0                                                 ; 1       ;
; uart_rx:urx|rx_r[8]                                                                                                                         ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:rdempty_eq_comp|aneb_result_wire[0]~2               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rs_dgwp_reg[1]                                               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rs_dgwp_reg[0]                                               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:rdempty_eq_comp|aneb_result_wire[0]~1               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rs_dgwp_reg[3]                                               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rs_dgwp_reg[2]                                               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:rdempty_eq_comp|aneb_result_wire[0]~0               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rs_dgwp_reg[5]                                               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rs_dgwp_reg[4]                                               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|valid_rdreq~0                                                ; 1       ;
; uart_rx:urx|Selector4~1                                                                                                                     ; 1       ;
; uart_rx:urx|Selector4~0                                                                                                                     ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[1]~5                   ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[1]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[0]~4                   ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[0]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[3]~3                   ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[3]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[2]~2                   ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|_~1                               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[2]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[4]~1                   ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|a_graycounter_11c:wrptr_gp|counter13a[5]~0                   ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[5]  ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_6u7:ws_dgrp|dffpipe_0v8:dffpipe19|dffe21a[4]  ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[1]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[0]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[3]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[2]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[5]   ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|alt_synch_pipe_5u7:rs_dgwp|dffpipe_vu8:dffpipe16|dffe18a[4]   ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u3|WideOr0~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u3|WideOr1~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u3|WideOr2~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u3|WideOr3~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u3|WideOr4~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u3|WideOr5~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u3|WideOr6~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u2|WideOr0~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u2|WideOr1~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u2|WideOr2~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u2|WideOr3~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u2|WideOr4~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u2|WideOr5~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u2|WideOr6~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u1|WideOr0~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u1|WideOr1~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u1|WideOr2~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u1|WideOr3~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u1|WideOr4~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u1|WideOr5~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u1|WideOr6~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u0|WideOr0~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u0|WideOr1~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u0|WideOr2~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u0|WideOr3~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u0|WideOr4~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u0|WideOr5~0                                                                                                         ; 1       ;
; SEG7_LUT_4:hd|SEG7_LUT:u0|WideOr6~0                                                                                                         ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|cmpr_q16:wrfull_eq_comp|aneb_result_wire[0]~3                ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ws_dgrp_reg[1]                                               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ws_dgrp_reg[0]                                               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ws_dgrp_reg[3]                                               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ws_dgrp_reg[2]                                               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ws_dgrp_reg[5]                                               ; 1       ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|ws_dgrp_reg[4]                                               ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rs_dgwp_reg[1]                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rs_dgwp_reg[0]                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rs_dgwp_reg[3]                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rs_dgwp_reg[2]                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rs_dgwp_reg[5]                                                ; 1       ;
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|rs_dgwp_reg[4]                                                ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[31]~95                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[30]~94                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[30]~93                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[29]~92                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[29]~91                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[28]~90                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[28]~89                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[27]~88                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[27]~87                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[26]~86                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[26]~85                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[25]~84                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[25]~83                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[24]~82                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[24]~81                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[23]~80                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[23]~79                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[22]~78                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[22]~77                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[21]~76                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[21]~75                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[20]~74                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[20]~73                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[19]~72                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[19]~71                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[18]~70                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[18]~69                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[17]~68                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[17]~67                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[16]~66                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[16]~65                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[15]~64                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[15]~63                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[14]~62                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[14]~61                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[13]~60                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[13]~59                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[12]~58                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[12]~57                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[11]~56                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[11]~55                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[10]~54                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[10]~53                                                                                                         ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[9]~52                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[9]~51                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[8]~50                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[8]~49                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[7]~48                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[7]~47                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[6]~46                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[6]~45                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[5]~44                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[5]~43                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[4]~42                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[4]~41                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[3]~40                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[3]~39                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[2]~38                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[2]~37                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[1]~36                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[1]~35                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[0]~33                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_cnter_r[0]~32                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[31]~95                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[30]~94                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[30]~93                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[29]~92                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[29]~91                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[28]~90                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[28]~89                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[27]~88                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[27]~87                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[26]~86                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[26]~85                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[25]~84                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[25]~83                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[24]~82                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[24]~81                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[23]~80                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[23]~79                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[22]~78                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[22]~77                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[21]~76                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[21]~75                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[20]~74                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[20]~73                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[19]~72                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[19]~71                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[18]~70                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[18]~69                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[17]~68                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[17]~67                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[16]~66                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[16]~65                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[15]~64                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[15]~63                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[14]~62                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[14]~61                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[13]~60                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[13]~59                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[12]~58                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[12]~57                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[11]~56                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[11]~55                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[10]~54                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[10]~53                                                                                                         ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[9]~52                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[9]~51                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[8]~50                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[8]~49                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[7]~48                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[7]~47                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[6]~46                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[6]~45                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[5]~44                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[5]~43                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[4]~42                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[4]~41                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[3]~40                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[3]~39                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[2]~38                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[2]~37                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[1]~36                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[1]~35                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[0]~33                                                                                                          ; 1       ;
; baud_gen:tx_gen|baud_cnter_r[0]~32                                                                                                          ; 1       ;
; baud_gen:rx_gen|baud_clk                                                                                                                    ; 1       ;
; baud_gen:tx_gen|baud_clk                                                                                                                    ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                                              ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
; jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 8            ; 32           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 256  ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None ; M4K_X17_Y17 ; Don't care           ; Don't care      ; Don't care      ;
; jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|altsyncram_5ku:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 32           ; 8            ; 32           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 256  ; 32                          ; 8                           ; 32                          ; 8                           ; 256                 ; 1    ; None ; M4K_X41_Y17 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 390 / 54,004 ( < 1 % ) ;
; C16 interconnects           ; 3 / 2,100 ( < 1 % )    ;
; C4 interconnects            ; 136 / 36,000 ( < 1 % ) ;
; Direct links                ; 139 / 54,004 ( < 1 % ) ;
; Global clocks               ; 10 / 16 ( 63 % )       ;
; Local interconnects         ; 340 / 18,752 ( 2 % )   ;
; R24 interconnects           ; 18 / 1,900 ( < 1 % )   ;
; R4 interconnects            ; 294 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.88) ; Number of LABs  (Total = 48) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 10                           ;
; 2                                          ; 1                            ;
; 3                                          ; 0                            ;
; 4                                          ; 1                            ;
; 5                                          ; 1                            ;
; 6                                          ; 2                            ;
; 7                                          ; 2                            ;
; 8                                          ; 1                            ;
; 9                                          ; 1                            ;
; 10                                         ; 1                            ;
; 11                                         ; 4                            ;
; 12                                         ; 3                            ;
; 13                                         ; 1                            ;
; 14                                         ; 6                            ;
; 15                                         ; 1                            ;
; 16                                         ; 13                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.56) ; Number of LABs  (Total = 48) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 16                           ;
; 1 Clock                            ; 36                           ;
; 1 Clock enable                     ; 8                            ;
; 1 Sync. clear                      ; 6                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 6                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.40) ; Number of LABs  (Total = 48) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 4                            ;
; 2                                            ; 5                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 2                            ;
; 26                                           ; 6                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.35) ; Number of LABs  (Total = 48) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 1                            ;
; 1                                               ; 11                           ;
; 2                                               ; 8                            ;
; 3                                               ; 4                            ;
; 4                                               ; 2                            ;
; 5                                               ; 4                            ;
; 6                                               ; 2                            ;
; 7                                               ; 3                            ;
; 8                                               ; 2                            ;
; 9                                               ; 2                            ;
; 10                                              ; 2                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 1                            ;
; 16                                              ; 4                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 6.98) ; Number of LABs  (Total = 48) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 2                            ;
; 2                                           ; 5                            ;
; 3                                           ; 3                            ;
; 4                                           ; 7                            ;
; 5                                           ; 3                            ;
; 6                                           ; 8                            ;
; 7                                           ; 1                            ;
; 8                                           ; 3                            ;
; 9                                           ; 5                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 2                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 1                            ;
; 17                                          ; 0                            ;
; 18                                          ; 0                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 0                            ;
; 28                                          ; 1                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20029): Only one processor detected - disabling parallel compilation
Info (119006): Selected device EP2C20F484C7 for design "uart"
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_7tk1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_0v8:dffpipe19|dffe20a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_vu8:dffpipe16|dffe17a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'uart.sdc'
Warning (332153): Family doesn't support jitter analysis.
Warning (332060): Node: baud_gen:rx_gen|baud_clk was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: baud_gen:tx_gen|baud_clk was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.000      pad_clk
Info (176353): Automatically promoted node pad_clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node baud_gen:tx_gen|baud_clk
        Info (176357): Destination node baud_gen:rx_gen|baud_clk
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node baud_gen:rx_gen|baud_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node baud_gen:rx_gen|baud_clk~0
Info (176353): Automatically promoted node baud_gen:tx_gen|baud_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node baud_gen:tx_gen|baud_clk~0
Info (176353): Automatically promoted node pad_rst_n (placed in PIN L22 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node reset_sync:rs|rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node baud_gen:tx_gen|baud_clk
        Info (176357): Destination node baud_gen:rx_gen|baud_clk
        Info (176357): Destination node uart_tx:utx|state~9
        Info (176357): Destination node baud_gen:tx_gen|baud_cnter_r[26]~34
        Info (176357): Destination node uart_tx:utx|state~11
        Info (176357): Destination node uart_tx:utx|state~12
        Info (176357): Destination node uart_tx:utx|state~13
        Info (176357): Destination node uart_tx:utx|state.ST_IDLE~0
        Info (176357): Destination node baud_gen:rx_gen|baud_cnter_r[25]~34
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node jtag_iface:ji|fifo:fifo_in|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node jtag_iface:ji|fifo:fifo_out|dcfifo:dcfifo_component|dcfifo_7tk1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 1% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.49 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 31 output pins without output pin load capacitance assignment
    Info (306007): Pin "rdempty_i" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "wrfull_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rx_ack_o" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file /home/liviu/dev/utm/ic/uart/build/uart.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 709 megabytes
    Info: Processing ended: Tue Nov  7 12:09:27 2017
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:10


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/liviu/dev/utm/ic/uart/build/uart.fit.smsg.


