Este repositorio contiene el código Verilog para la implementación de una calculadora digital de operandos de 3-bits para ser sintetizada en una FPGA NEXYS DDR4

El proyecto incluye las siguientes funcionalidades:
* Suma. Resultado: 4-bits.
* Resta. Resultado: 4-bits.
* Multiplicación sin signo. Resultado: 6-bits.
* Implementación de lógica combinacional básica (AND, OR, NOT)
  
Requerimientos de Software y Hardware
* Software: Xilinx Vivado 2023.1
* Lenguaje: Verilog
* Hardware:Tarjeta de Desarrollo Digilent Nexys 4 (FPGA Xilinx Artix-7)

  Asistencia de Código y Documentación:
  ChatGPT de OpenAI: Fue utilizado para generar comentarios iniciales, refinar la sintaxis Verilog, y estructurar la documentación del informe

  Estudiantes
  -Walter Alfaro Ulate
  -Alexander Lopez Valle
  -Jose Pablo Herrera
