Fitter report for sopc_be_Q11
Fri Oct 16 11:06:23 2020
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Fri Oct 16 11:06:23 2020         ;
; Quartus II Version                 ; 11.0 Build 208 07/03/2011 SP 1 SJ Web Edition ;
; Revision Name                      ; sopc_be_Q11                                   ;
; Top-level Entity Name              ; sopc_be_Q11                                   ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C35F672C6                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 2,874 / 33,216 ( 9 % )                        ;
;     Total combinational functions  ; 2,726 / 33,216 ( 8 % )                        ;
;     Dedicated logic registers      ; 967 / 33,216 ( 3 % )                          ;
; Total registers                    ; 967                                           ;
; Total pins                         ; 37 / 475 ( 8 % )                              ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 175,104 / 483,840 ( 36 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3919 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3919 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 3716    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 200     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Etudiant/Documents/SALAZAR_SANOGO_BINOME7/SOPC_BE_Q11/sopc_be_Q11.pin.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                                                                                                                                                                  ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                                                                                                                                                            ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total logic elements                        ; 2,874 / 33,216 ( 9 % )                                                                                                                                                                                                           ;
;     -- Combinational with no register       ; 1907                                                                                                                                                                                                                             ;
;     -- Register only                        ; 148                                                                                                                                                                                                                              ;
;     -- Combinational with a register        ; 819                                                                                                                                                                                                                              ;
;                                             ;                                                                                                                                                                                                                                  ;
; Logic element usage by number of LUT inputs ;                                                                                                                                                                                                                                  ;
;     -- 4 input functions                    ; 1175                                                                                                                                                                                                                             ;
;     -- 3 input functions                    ; 1009                                                                                                                                                                                                                             ;
;     -- <=2 input functions                  ; 542                                                                                                                                                                                                                              ;
;     -- Register only                        ; 148                                                                                                                                                                                                                              ;
;                                             ;                                                                                                                                                                                                                                  ;
; Logic elements by mode                      ;                                                                                                                                                                                                                                  ;
;     -- normal mode                          ; 1965                                                                                                                                                                                                                             ;
;     -- arithmetic mode                      ; 761                                                                                                                                                                                                                              ;
;                                             ;                                                                                                                                                                                                                                  ;
; Total registers*                            ; 967 / 34,593 ( 3 % )                                                                                                                                                                                                             ;
;     -- Dedicated logic registers            ; 967 / 33,216 ( 3 % )                                                                                                                                                                                                             ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )                                                                                                                                                                                                                ;
;                                             ;                                                                                                                                                                                                                                  ;
; Total LABs:  partially or completely used   ; 218 / 2,076 ( 11 % )                                                                                                                                                                                                             ;
; User inserted logic elements                ; 0                                                                                                                                                                                                                                ;
; Virtual pins                                ; 0                                                                                                                                                                                                                                ;
; I/O pins                                    ; 37 / 475 ( 8 % )                                                                                                                                                                                                                 ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )                                                                                                                                                                                                                   ;
; Global signals                              ; 7                                                                                                                                                                                                                                ;
; M4Ks                                        ; 46 / 105 ( 44 % )                                                                                                                                                                                                                ;
; Total block memory bits                     ; 175,104 / 483,840 ( 36 % )                                                                                                                                                                                                       ;
; Total block memory implementation bits      ; 211,968 / 483,840 ( 44 % )                                                                                                                                                                                                       ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )                                                                                                                                                                                                                   ;
; PLLs                                        ; 0 / 4 ( 0 % )                                                                                                                                                                                                                    ;
; Global clocks                               ; 7 / 16 ( 44 % )                                                                                                                                                                                                                  ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                                                                                                                                                                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                                                                                                                                                                    ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                                                                                                                                                                    ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 4%                                                                                                                                                                                                                     ;
; Peak interconnect usage (total/H/V)         ; 20% / 22% / 18%                                                                                                                                                                                                                  ;
; Maximum fan-out node                        ; CLOCK_50M~clkctrl                                                                                                                                                                                                                ;
; Maximum fan-out                             ; 807                                                                                                                                                                                                                              ;
; Highest non-global fan-out signal           ; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ;
; Highest non-global fan-out                  ; 64                                                                                                                                                                                                                               ;
; Total fan-out                               ; 13187                                                                                                                                                                                                                            ;
; Average fan-out                             ; 3.39                                                                                                                                                                                                                             ;
+---------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                 ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                  ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                   ; Low                            ;
;                                             ;                      ;                       ;                                ;
; Total logic elements                        ; 2744 / 33216 ( 8 % ) ; 130 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1853                 ; 54                    ; 0                              ;
;     -- Register only                        ; 140                  ; 8                     ; 0                              ;
;     -- Combinational with a register        ; 751                  ; 68                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                       ;                                ;
;     -- 4 input functions                    ; 1123                 ; 52                    ; 0                              ;
;     -- 3 input functions                    ; 964                  ; 45                    ; 0                              ;
;     -- <=2 input functions                  ; 517                  ; 25                    ; 0                              ;
;     -- Register only                        ; 140                  ; 8                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Logic elements by mode                      ;                      ;                       ;                                ;
;     -- normal mode                          ; 1847                 ; 118                   ; 0                              ;
;     -- arithmetic mode                      ; 757                  ; 4                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total registers                             ; 891                  ; 76                    ; 0                              ;
;     -- Dedicated logic registers            ; 891 / 33216 ( 2 % )  ; 76 / 33216 ( < 1 % )  ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Total LABs:  partially or completely used   ; 209 / 2076 ( 10 % )  ; 12 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                       ;                                ;
; Virtual pins                                ; 0                    ; 0                     ; 0                              ;
; I/O pins                                    ; 37                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 175104               ; 0                     ; 0                              ;
; Total RAM block bits                        ; 211968               ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 46 / 105 ( 43 % )    ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 5 / 20 ( 25 % )      ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                       ;                                ;
; Connections                                 ;                      ;                       ;                                ;
;     -- Input Connections                    ; 264                  ; 118                   ; 0                              ;
;     -- Registered Input Connections         ; 123                  ; 84                    ; 0                              ;
;     -- Output Connections                   ; 209                  ; 173                   ; 0                              ;
;     -- Registered Output Connections        ; 4                    ; 136                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Internal Connections                        ;                      ;                       ;                                ;
;     -- Total Connections                    ; 12669                ; 832                   ; 0                              ;
;     -- Registered Connections               ; 3981                 ; 520                   ; 0                              ;
;                                             ;                      ;                       ;                                ;
; External Connections                        ;                      ;                       ;                                ;
;     -- Top                                  ; 184                  ; 289                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 289                  ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Partition Interface                         ;                      ;                       ;                                ;
;     -- Input Ports                          ; 44                   ; 22                    ; 0                              ;
;     -- Output Ports                         ; 40                   ; 39                    ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                     ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Registered Ports                            ;                      ;                       ;                                ;
;     -- Registered Input Ports               ; 0                    ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 29                    ; 0                              ;
;                                             ;                      ;                       ;                                ;
; Port Connectivity                           ;                      ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 1                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 25                    ; 0                              ;
+---------------------------------------------+----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50M  ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; IN_FREQ    ; J22   ; 5        ; 65           ; 31           ; 2           ; 52                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWs_CFG[0] ; V1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SWs_CFG[1] ; V2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AffCentaine[0] ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffCentaine[1] ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffCentaine[2] ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffCentaine[3] ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffCentaine[4] ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffCentaine[5] ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffCentaine[6] ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffDizaine[0]  ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffDizaine[1]  ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffDizaine[2]  ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffDizaine[3]  ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffDizaine[4]  ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffDizaine[5]  ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffDizaine[6]  ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffUnite[0]    ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffUnite[1]    ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffUnite[2]    ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffUnite[3]    ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffUnite[4]    ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffUnite[5]    ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AffUnite[6]    ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[0]         ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[1]         ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[2]         ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[3]         ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[4]         ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[5]         ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[6]         ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED[7]         ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_CFG[0]     ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_CFG[1]     ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED_DATAVALID  ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PWM_OUT        ; D25   ; 5        ; 65           ; 31           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 64 ( 3 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 56 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 65 ( 3 % )   ; 3.3V          ; --           ;
; 6        ; 15 / 59 ( 25 % ) ; 3.3V          ; --           ;
; 7        ; 11 / 58 ( 19 % ) ; 3.3V          ; --           ;
; 8        ; 7 / 56 ( 13 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LED_CFG[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; AffDizaine[5]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; AffDizaine[4]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; AffUnite[1]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LED[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; AffCentaine[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; AffDizaine[6]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; AffCentaine[5]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; AffCentaine[4]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; AffUnite[2]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LED[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LED[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; AffCentaine[2]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; AffCentaine[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; AffUnite[3]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LED[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LED[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LED[5]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; AffUnite[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LED_DATAVALID                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LED[0]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; AffUnite[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LED[1]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; PWM_OUT                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; IN_FREQ                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; CLOCK_50M                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SWs_CFG[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SWs_CFG[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; AffUnite[6]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; AffUnite[5]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; AffDizaine[0]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; AffDizaine[1]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; AffCentaine[1]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; AffDizaine[2]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LED_CFG[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; AffDizaine[3]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; AffCentaine[6]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                       ; Library Name ;
+----------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |sopc_be_Q11                                                                                       ; 2874 (2)    ; 967 (0)                   ; 0 (0)         ; 175104      ; 46   ; 0            ; 0       ; 0         ; 37   ; 0            ; 1907 (2)     ; 148 (0)           ; 819 (0)          ; |sopc_be_Q11                                                                                                                                                                                                                                                              ;              ;
;    |mon_sopc:inst|                                                                                 ; 2742 (0)    ; 891 (0)                   ; 0 (0)         ; 175104      ; 46   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1851 (0)     ; 140 (0)           ; 751 (0)          ; |sopc_be_Q11|mon_sopc:inst                                                                                                                                                                                                                                                ;              ;
;       |avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|                                          ; 1232 (0)    ; 161 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1071 (0)     ; 0 (0)             ; 161 (0)          ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0                                                                                                                                                                                              ;              ;
;          |avalon_gestion_anemo:avalon_gestion_anemo_0|                                             ; 1232 (349)  ; 161 (161)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1071 (188)   ; 0 (0)             ; 161 (121)        ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0                                                                                                                                                  ;              ;
;             |lpm_divide:Div0|                                                                      ; 732 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 707 (0)      ; 0 (0)             ; 25 (0)           ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0                                                                                                                                  ;              ;
;                |lpm_divide_5gm:auto_generated|                                                     ; 732 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 707 (0)      ; 0 (0)             ; 25 (0)           ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated                                                                                                    ;              ;
;                   |sign_div_unsign_fnh:divider|                                                    ; 732 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 707 (0)      ; 0 (0)             ; 25 (0)           ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider                                                                        ;              ;
;                      |alt_u_div_06f:divider|                                                       ; 732 (732)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 707 (707)    ; 0 (0)             ; 25 (25)          ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider                                                  ;              ;
;             |lpm_divide:Div1|                                                                      ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div1                                                                                                                                  ;              ;
;                |lpm_divide_4dm:auto_generated|                                                     ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div1|lpm_divide_4dm:auto_generated                                                                                                    ;              ;
;                   |sign_div_unsign_ekh:divider|                                                    ; 18 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_ekh:divider                                                                        ;              ;
;                      |alt_u_div_uve:divider|                                                       ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider                                                  ;              ;
;             |lpm_divide:Div2|                                                                      ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div2                                                                                                                                  ;              ;
;                |lpm_divide_1dm:auto_generated|                                                     ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div2|lpm_divide_1dm:auto_generated                                                                                                    ;              ;
;                   |sign_div_unsign_bkh:divider|                                                    ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_bkh:divider                                                                        ;              ;
;                      |alt_u_div_ove:divider|                                                       ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider                                                  ;              ;
;             |lpm_divide:Mod0|                                                                      ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 8 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod0                                                                                                                                  ;              ;
;                |lpm_divide_85m:auto_generated|                                                     ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 8 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod0|lpm_divide_85m:auto_generated                                                                                                    ;              ;
;                   |sign_div_unsign_fkh:divider|                                                    ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 8 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod0|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider                                                                        ;              ;
;                      |alt_u_div_00f:divider|                                                       ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 8 (8)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod0|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider                                                  ;              ;
;             |lpm_divide:Mod1|                                                                      ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 7 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1                                                                                                                                  ;              ;
;                |lpm_divide_85m:auto_generated|                                                     ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 7 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated                                                                                                    ;              ;
;                   |sign_div_unsign_fkh:divider|                                                    ; 81 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (0)       ; 0 (0)             ; 7 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider                                                                        ;              ;
;                      |alt_u_div_00f:divider|                                                       ; 81 (81)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 0 (0)             ; 7 (7)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider                                                  ;              ;
;       |avalon_gestion_anemo_0_avalon_slave_0_arbitrator:the_avalon_gestion_anemo_0_avalon_slave_0| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_gestion_anemo_0_avalon_slave_0_arbitrator:the_avalon_gestion_anemo_0_avalon_slave_0                                                                                                                                                     ;              ;
;       |avalon_pwm_0:the_avalon_pwm_0|                                                              ; 177 (0)     ; 99 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (0)       ; 64 (0)            ; 35 (0)           ; |sopc_be_Q11|mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0                                                                                                                                                                                                                  ;              ;
;          |avalon_pwm:avalon_pwm_0|                                                                 ; 177 (177)   ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 64 (64)           ; 35 (35)          ; |sopc_be_Q11|mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0                                                                                                                                                                                          ;              ;
;       |avalon_pwm_0_avalon_slave_0_arbitrator:the_avalon_pwm_0_avalon_slave_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|avalon_pwm_0_avalon_slave_0_arbitrator:the_avalon_pwm_0_avalon_slave_0                                                                                                                                                                         ;              ;
;       |cpu_0:the_cpu_0|                                                                            ; 945 (680)   ; 486 (304)                 ; 0 (0)         ; 10240       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 458 (375)    ; 59 (16)           ; 428 (290)        ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0                                                                                                                                                                                                                                ;              ;
;          |cpu_0_nios2_oci:the_cpu_0_nios2_oci|                                                     ; 264 (24)    ; 181 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (24)      ; 43 (0)            ; 138 (0)          ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci                                                                                                                                                                                            ;              ;
;             |cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|                  ; 141 (0)     ; 95 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 43 (0)            ; 52 (0)           ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper                                                                                                                        ;              ;
;                |cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|                 ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk                                                      ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ;              ;
;                |cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|                       ; 90 (86)     ; 46 (42)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 4 (2)             ; 42 (42)          ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck                                                            ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ;              ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ;              ;
;                |sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy                                                                     ;              ;
;             |cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|                                    ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg                                                                                                                                          ;              ;
;             |cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|                                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break                                                                                                                                            ;              ;
;             |cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|                                      ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug                                                                                                                                            ;              ;
;             |cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|                                            ; 52 (52)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 45 (45)          ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem                                                                                                                                                  ;              ;
;                |cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component                                                                   ;              ;
;                   |altsyncram:the_altsyncram|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ;              ;
;                      |altsyncram_c572:auto_generated|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated          ;              ;
;          |cpu_0_register_bank_a_module:cpu_0_register_bank_a|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_vaf1:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_vaf1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_register_bank_b_module:cpu_0_register_bank_b|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b                                                                                                                                                                             ;              ;
;             |altsyncram:the_altsyncram|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                   ;              ;
;                |altsyncram_0bf1:auto_generated|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated                                                                                                                    ;              ;
;          |cpu_0_test_bench:the_cpu_0_test_bench|                                                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench                                                                                                                                                                                          ;              ;
;       |cpu_0_data_master_arbitrator:the_cpu_0_data_master|                                         ; 141 (141)   ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (113)    ; 0 (0)             ; 28 (28)          ; |sopc_be_Q11|mon_sopc:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master                                                                                                                                                                                             ;              ;
;       |cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master                                                                                                                                                                               ;              ;
;       |cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|                             ; 30 (30)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 4 (4)            ; |sopc_be_Q11|mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module                                                                                                                                                                                 ;              ;
;       |jtag_uart_0:the_jtag_uart_0|                                                                ; 164 (45)    ; 108 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (24)      ; 17 (0)            ; 99 (20)          ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0                                                                                                                                                                                                                    ;              ;
;          |alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|                                         ; 69 (69)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 17 (17)           ; 39 (39)          ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                    ;              ;
;          |jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r                                                                                                                                                                      ;              ;
;             |scfifo:rfifo|                                                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                           ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                     ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;          |jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w                                                                                                                                                                      ;              ;
;             |scfifo:wfifo|                                                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                         ;              ;
;                |scfifo_1n21:auto_generated|                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                              ;              ;
;                   |a_dpfifo_8t21:dpfifo|                                                           ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                         ;              ;
;                      |a_fefifo_7cf:fifo_state|                                                     ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ;              ;
;                         |cntr_rj7:count_usedw|                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                            ;              ;
;                      |cntr_fjb:rd_ptr_count|                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                   ;              ;
;                      |cntr_fjb:wr_ptr|                                                             ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                         ;              ;
;                      |dpram_5h21:FIFOram|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                      ;              ;
;                         |altsyncram_9tl1:altsyncram2|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                          ;              ;
;       |jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |sopc_be_Q11|mon_sopc:inst|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave                                                                                                                                                                     ;              ;
;       |mon_sopc_reset_clk_0_domain_synch_module:mon_sopc_reset_clk_0_domain_synch|                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |sopc_be_Q11|mon_sopc:inst|mon_sopc_reset_clk_0_domain_synch_module:mon_sopc_reset_clk_0_domain_synch                                                                                                                                                                     ;              ;
;       |sram:the_sram|                                                                              ; 24 (0)      ; 1 (0)                     ; 0 (0)         ; 163840      ; 40   ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 1 (0)            ; |sopc_be_Q11|mon_sopc:inst|sram:the_sram                                                                                                                                                                                                                                  ;              ;
;          |altsyncram:the_altsyncram|                                                               ; 24 (0)      ; 1 (0)                     ; 0 (0)         ; 163840      ; 40   ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 1 (0)            ; |sopc_be_Q11|mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram                                                                                                                                                                                                        ;              ;
;             |altsyncram_dva1:auto_generated|                                                       ; 24 (1)      ; 1 (1)                     ; 0 (0)         ; 163840      ; 40   ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 0 (0)             ; 1 (1)            ; |sopc_be_Q11|mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated                                                                                                                                                                         ;              ;
;                |decode_1oa:decode3|                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|decode_1oa:decode3                                                                                                                                                      ;              ;
;                |mux_ujb:mux2|                                                                      ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2                                                                                                                                                            ;              ;
;       |sram_s1_arbitrator:the_sram_s1|                                                             ; 26 (26)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 4 (4)            ; |sopc_be_Q11|mon_sopc:inst|sram_s1_arbitrator:the_sram_s1                                                                                                                                                                                                                 ;              ;
;       |switchs_config:the_switchs_config|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |sopc_be_Q11|mon_sopc:inst|switchs_config:the_switchs_config                                                                                                                                                                                                              ;              ;
;       |switchs_config_s1_arbitrator:the_switchs_config_s1|                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|switchs_config_s1_arbitrator:the_switchs_config_s1                                                                                                                                                                                             ;              ;
;       |sysid_control_slave_arbitrator:the_sysid_control_slave|                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |sopc_be_Q11|mon_sopc:inst|sysid_control_slave_arbitrator:the_sysid_control_slave                                                                                                                                                                                         ;              ;
;    |sld_hub:auto_hub|                                                                              ; 130 (86)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (38)      ; 8 (8)             ; 68 (43)          ; |sopc_be_Q11|sld_hub:auto_hub                                                                                                                                                                                                                                             ;              ;
;       |sld_rom_sr:hub_info_reg|                                                                    ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |sopc_be_Q11|sld_hub:auto_hub|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                     ;              ;
;       |sld_shadow_jsm:shadow_jsm|                                                                  ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |sopc_be_Q11|sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                   ;              ;
+----------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; LED_DATAVALID  ; Output   ; --            ; --            ; --                    ; --  ;
; PWM_OUT        ; Output   ; --            ; --            ; --                    ; --  ;
; AffCentaine[0] ; Output   ; --            ; --            ; --                    ; --  ;
; AffCentaine[1] ; Output   ; --            ; --            ; --                    ; --  ;
; AffCentaine[2] ; Output   ; --            ; --            ; --                    ; --  ;
; AffCentaine[3] ; Output   ; --            ; --            ; --                    ; --  ;
; AffCentaine[4] ; Output   ; --            ; --            ; --                    ; --  ;
; AffCentaine[5] ; Output   ; --            ; --            ; --                    ; --  ;
; AffCentaine[6] ; Output   ; --            ; --            ; --                    ; --  ;
; AffDizaine[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; AffDizaine[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; AffDizaine[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; AffDizaine[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; AffDizaine[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; AffDizaine[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; AffDizaine[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; AffUnite[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; AffUnite[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; AffUnite[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; AffUnite[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; AffUnite[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; AffUnite[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; AffUnite[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; LED[7]         ; Output   ; --            ; --            ; --                    ; --  ;
; LED[6]         ; Output   ; --            ; --            ; --                    ; --  ;
; LED[5]         ; Output   ; --            ; --            ; --                    ; --  ;
; LED[4]         ; Output   ; --            ; --            ; --                    ; --  ;
; LED[3]         ; Output   ; --            ; --            ; --                    ; --  ;
; LED[2]         ; Output   ; --            ; --            ; --                    ; --  ;
; LED[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; LED[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; LED_CFG[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; LED_CFG[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_50M      ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; IN_FREQ        ; Input    ; (0) 299 ps    ; (0) 299 ps    ; --                    ; --  ;
; SWs_CFG[1]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
; SWs_CFG[0]     ; Input    ; (6) 4075 ps   ; (6) 4075 ps   ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                     ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLOCK_50M                                                                                                                               ;                   ;         ;
; IN_FREQ                                                                                                                                 ;                   ;         ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[25]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[24]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[23]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[22]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[21]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[20]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[19]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[18]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[17]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[16]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[15]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[14]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[13]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[12]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[11]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[10]   ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[9]    ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[8]    ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[7]    ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[6]    ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[5]    ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[4]    ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[3]    ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[2]    ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[1]    ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[0]    ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[25] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[24] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[23] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[22] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[21] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[20] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[19] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[18] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[17] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[16] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[15] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[14] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[13] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[12] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[11] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[10] ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[9]  ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[8]  ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[7]  ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[6]  ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[5]  ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[4]  ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[3]  ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[2]  ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[1]  ; 0                 ; 0       ;
;      - mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[0]  ; 0                 ; 0       ;
; SWs_CFG[1]                                                                                                                              ;                   ;         ;
;      - mon_sopc:inst|switchs_config:the_switchs_config|read_mux_out[1]~1                                                                ; 1                 ; 6       ;
; SWs_CFG[0]                                                                                                                              ;                   ;         ;
;      - mon_sopc:inst|switchs_config:the_switchs_config|read_mux_out[0]~2                                                                ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                             ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50M                                                                                                                                                                                                                        ; PIN_N2             ; 803     ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; IN_FREQ                                                                                                                                                                                                                          ; PIN_J22            ; 52      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                     ; JTAG_X1_Y19_N0     ; 158     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                     ; JTAG_X1_Y19_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|centaine[2]~15                                                                                                       ; LCCOMB_X36_Y17_N26 ; 52      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|config[2]~0                                                                                                          ; LCCOMB_X36_Y17_N30 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[6]~32                                                                                                 ; LCCOMB_X30_Y29_N28 ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|LessThan0~62                                                                                                                                                 ; LCCOMB_X32_Y17_N30 ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|control[0]                                                                                                                                                   ; LCFF_X35_Y18_N9    ; 33      ; Async. clear               ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|control[0]~0                                                                                                                                                 ; LCCOMB_X35_Y18_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|control[1]                                                                                                                                                   ; LCFF_X34_Y16_N17   ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|duty[31]~0                                                                                                                                                   ; LCCOMB_X34_Y17_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|freq[31]~0                                                                                                                                                   ; LCCOMB_X34_Y17_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[4]                                                                                                                                                                                            ; LCFF_X38_Y18_N1    ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_alu_result~30                                                                                                                                                                                    ; LCCOMB_X42_Y20_N0  ; 47      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_new_inst                                                                                                                                                                                         ; LCFF_X44_Y18_N25   ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_valid                                                                                                                                                                                            ; LCFF_X48_Y18_N17   ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc_sel_nxt[0]~0                                                                                                                                                                                  ; LCCOMB_X43_Y19_N16 ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_valid                                                                                                                                                                                            ; LCCOMB_X37_Y21_N4  ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_hi_imm16                                                                                                                                                                                    ; LCFF_X47_Y19_N7    ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_shift_rot                                                                                                                                                                                   ; LCFF_X44_Y18_N5    ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_src1~35                                                                                                                                                                                          ; LCCOMB_X46_Y18_N8  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_src2_hi~0                                                                                                                                                                                        ; LCCOMB_X47_Y19_N20 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wren                                                                                                                                                                                          ; LCCOMB_X28_Y19_N12 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_status_reg_pie_inst_nxt~2                                                                                                                                                                        ; LCCOMB_X43_Y19_N20 ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_valid                                                                                                                                                                                            ; LCFF_X43_Y20_N23   ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte0_data[3]~0                                                                                                                                                                              ; LCCOMB_X38_Y20_N24 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte1_data_en~0                                                                                                                                                                              ; LCCOMB_X38_Y20_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_rshift8~1                                                                                                                                                                                    ; LCCOMB_X38_Y20_N22 ; 27      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jxuir                    ; LCFF_X20_Y19_N31   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X28_Y19_N18 ; 15      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X28_Y19_N24 ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X22_Y19_N18 ; 34      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X22_Y19_N8  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X20_Y19_N5    ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[24]~18             ; LCCOMB_X24_Y19_N30 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[36]~83             ; LCCOMB_X24_Y19_N6  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[4]~10              ; LCCOMB_X22_Y22_N6  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                     ; LCCOMB_X22_Y22_N26 ; 38      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_uir~0                     ; LCCOMB_X20_Y19_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                              ; LCCOMB_X36_Y19_N26 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest                                                                                                   ; LCFF_X34_Y19_N17   ; 2       ; Async. clear               ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                ; LCFF_X28_Y19_N1    ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[0]~8                                                                                                ; LCCOMB_X28_Y19_N14 ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[15]~20                                                                                              ; LCCOMB_X28_Y19_N30 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|module_input5                                                                                                        ; LCCOMB_X34_Y19_N26 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                ; LCCOMB_X31_Y20_N6  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write~0                                                                                                                           ; LCCOMB_X20_Y19_N16 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                          ; LCCOMB_X22_Y22_N20 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                        ; LCCOMB_X19_Y20_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                ; LCFF_X34_Y21_N17   ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|ien_AE~0                                                                                                                                                                               ; LCCOMB_X34_Y21_N18 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                 ; LCCOMB_X34_Y21_N14 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                 ; LCCOMB_X32_Y20_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                ; LCCOMB_X31_Y20_N10 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|rvalid~0                                                                                                                                                                               ; LCCOMB_X34_Y21_N4  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                               ; LCCOMB_X22_Y20_N14 ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|mon_sopc_reset_clk_0_domain_synch_module:mon_sopc_reset_clk_0_domain_synch|data_out                                                                                                                                ; LCFF_X28_Y19_N13   ; 483     ; Async. clear               ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|decode_1oa:decode3|eq_node[0]                                                                                                               ; LCCOMB_X42_Y22_N22 ; 32      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|decode_1oa:decode3|eq_node[1]~0                                                                                                             ; LCCOMB_X42_Y22_N26 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[12]~0                                                                                                                                                               ; LCCOMB_X42_Y22_N28 ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                                                                                                                         ; LCFF_X19_Y21_N1    ; 67      ; Async. clear               ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                 ; LCCOMB_X19_Y22_N0  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                ; LCCOMB_X19_Y22_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                  ; LCCOMB_X19_Y21_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                      ; LCCOMB_X19_Y19_N24 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                          ; LCCOMB_X19_Y22_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                          ; LCCOMB_X19_Y22_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                            ; LCCOMB_X22_Y22_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                      ; LCCOMB_X22_Y22_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                      ; LCCOMB_X23_Y22_N22 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                              ; LCFF_X19_Y19_N29   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                             ; LCFF_X20_Y19_N21   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                              ; LCFF_X19_Y19_N17   ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                              ; LCFF_X20_Y19_N25   ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                              ; LCFF_X19_Y19_N19   ; 11      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                       ; LCCOMB_X19_Y19_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                             ; LCFF_X18_Y19_N9    ; 29      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                           ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_50M                                                                                                                      ; PIN_N2           ; 803     ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                   ; JTAG_X1_Y19_N0   ; 158     ; Global Clock         ; GCLK0            ; --                        ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|control[0]                                                 ; LCFF_X35_Y18_N9  ; 33      ; Global Clock         ; GCLK14           ; --                        ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest ; LCFF_X34_Y19_N17 ; 2       ; Global Clock         ; GCLK13           ; --                        ;
; mon_sopc:inst|mon_sopc_reset_clk_0_domain_synch_module:mon_sopc_reset_clk_0_domain_synch|data_out                              ; LCFF_X28_Y19_N13 ; 483     ; Global Clock         ; GCLK8            ; --                        ;
; sld_hub:auto_hub|clr_reg                                                                                                       ; LCFF_X19_Y21_N1  ; 67      ; Global Clock         ; GCLK1            ; --                        ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                            ; LCFF_X19_Y19_N29 ; 12      ; Global Clock         ; GCLK3            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                 ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~0                                     ; 64      ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[2]                                                                                                                                                                                                                        ; 55      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|LessThan0~50                                                                                                                                             ; 53      ;
; IN_FREQ                                                                                                                                                                                                                                                              ; 52      ;
; mon_sopc:inst|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|cpu_0_data_master_requests_jtag_uart_0_avalon_jtag_slave                                                                                                                    ; 52      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|centaine[2]~15                                                                                                                                           ; 52      ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[3]                                                                                                                                                                                                                        ; 52      ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|address_reg_a[0]                                                                                                                                                                ; 51      ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[8]~0                                                                                                                                                    ; 50      ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_alu_result~30                                                                                                                                                                                                                        ; 47      ;
; sld_hub:auto_hub|irf_reg[1][1]                                                                                                                                                                                                                                       ; 43      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                  ; 42      ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_new_inst                                                                                                                                                                                                                             ; 42      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[12]~0                                                                                                                                                                                                   ; 41      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[4]                                                                                                                                                                                                                                ; 41      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[9]~10                                                                                                                                                                                                   ; 40      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[8]~9                                                                                                                                                                                                    ; 40      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[7]~8                                                                                                                                                                                                    ; 40      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[6]~7                                                                                                                                                                                                    ; 40      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[5]~6                                                                                                                                                                                                    ; 40      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[4]~5                                                                                                                                                                                                    ; 40      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[3]~4                                                                                                                                                                                                    ; 40      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[2]~3                                                                                                                                                                                                    ; 40      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[1]~2                                                                                                                                                                                                    ; 40      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[0]~1                                                                                                                                                                                                    ; 40      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe                                            ; 39      ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_instruction_master_requests_cpu_0_jtag_debug_module~1                                                                                                                             ; 39      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                                                         ; 38      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[0]                                                                                                                                        ; 38      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                  ; 35      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_ld                                                                                                                                                                                                                              ; 35      ;
; mon_sopc:inst|avalon_pwm_0_avalon_slave_0_arbitrator:the_avalon_pwm_0_avalon_slave_0|cpu_0_data_master_requests_avalon_pwm_0_avalon_slave_0                                                                                                                          ; 35      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[25]                                                                                                                                       ; 35      ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_valid                                                                                                                                                                                                                                ; 34      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b                                         ; 34      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|cpu_0_data_master_requests_sram_s1~0                                                                                                                                                                                    ; 34      ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|control[1]                                                                                                                                                                                       ; 33      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_logic_op[0]                                                                                                                                                                                                                          ; 33      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[10]                                                                                                                                              ; 33      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[11]~12                                                                                                                                                                                                  ; 32      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_address[10]~11                                                                                                                                                                                                  ; 32      ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|decode_1oa:decode3|eq_node[0]                                                                                                                                                   ; 32      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[15]~0                                                                                                                                                                                                                             ; 32      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[36]                                            ; 32      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[37]                                            ; 32      ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|freq[31]~0                                                                                                                                                                                       ; 32      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_shift_rot_right                                                                                                                                                                                                                 ; 32      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_src1~35                                                                                                                                                                                                                              ; 32      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_src2_use_imm                                                                                                                                                                                                                         ; 32      ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|duty[31]~0                                                                                                                                                                                       ; 32      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_logic_op[1]                                                                                                                                                                                                                          ; 32      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[567]~32                                          ; 32      ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|LessThan0~62                                                                                                                                                                                     ; 32      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|internal_cpu_0_instruction_master_requests_sram_s1~0                                                                                                                                                                    ; 31      ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_aligning_data                                                                                                                                                                                                                    ; 30      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[0]~8                                                                                                                                    ; 30      ;
; sld_hub:auto_hub|virtual_ir_scan_reg                                                                                                                                                                                                                                 ; 29      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[3]                                                                                                                                        ; 29      ;
; sld_hub:auto_hub|irf_reg[1][0]                                                                                                                                                                                                                                       ; 28      ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_requests_cpu_0_jtag_debug_module                                                                                                                                      ; 28      ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_rshift8~1                                                                                                                                                                                                                        ; 27      ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_valid                                                                                                                                                                                                                                ; 27      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_16~50                                                 ; 27      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[2]                                                                                                                                        ; 27      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[22]~3                                                                                                                                                                                     ; 26      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[6]~32                                                                                                                                     ; 26      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[486]~46                                          ; 26      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_15~48                                                 ; 26      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[6]                                                                                                                                        ; 26      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[1]                                                                                                                                        ; 26      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_14~46                                                 ; 25      ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_granted_cpu_0_jtag_debug_module~1                                                                                                                                     ; 24      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[14]                                                                                                                                                                                                                               ; 24      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[594]~50                                          ; 24      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_13~44                                                 ; 24      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[5]                                                                                                                                        ; 24      ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[21]~17                                                                                                                                                                                                                    ; 23      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[621]~51                                          ; 23      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[405]~34                                          ; 23      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_12~42                                                 ; 23      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[9]                                                                                                                                        ; 23      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[4]                                                                                                                                        ; 23      ;
; sld_hub:auto_hub|hub_mode_reg[1]                                                                                                                                                                                                                                     ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                         ; 22      ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[21]~18                                                                                                                                                                                                                    ; 22      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_10~40                                                 ; 22      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[12]                                                                                                                                                                                                                               ; 21      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[3]                                                                                                                                                                                                                                ; 21      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[2]                                                                                                                                                                                                                                ; 21      ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                              ; 21      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[513]~48                                          ; 21      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_18_result_int[19]~36                             ; 21      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[8]                                                                                                                                        ; 21      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[15]                                                                                                                                                                                                                               ; 20      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_shift_rot                                                                                                                                                                                                                       ; 20      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[540]~49                                          ; 20      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[324]~35                                          ; 20      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[7]                                                                                                                                        ; 20      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[12]                                                                                                                                       ; 20      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[16]                                                                                                                                                                                                                               ; 19      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[1]                                                                                                                                                                                                                                ; 19      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_br_cmp                                                                                                                                                                                                                          ; 19      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_logic                                                                                                                                                                                                                           ; 19      ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_alu_sub                                                                                                                                                                                                                              ; 19      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_8~36                                                  ; 19      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[24]~18                                                 ; 18      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[21]                                                                                                                                                                                                                               ; 18      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_jmp_direct                                                                                                                                                                                                                      ; 18      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[0]                                                                                                                                                                                                                                ; 18      ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_valid                                                                                                                                                                                                                                ; 18      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_rdctl_inst                                                                                                                                                                                                                      ; 18      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench|internal_d_write1                                                                                                                                                                                ; 18      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_7~34                                                  ; 18      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[11]                                                                                                                                       ; 18      ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|read_0                                                                                                                                                                                                                     ; 17      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_hi_imm16                                                                                                                                                                                                                        ; 17      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|sel[459]                                                 ; 17      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[432]~47                                          ; 17      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[243]~36                                          ; 17      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_6~32                                                  ; 17      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[10]                                                                                                                                       ; 17      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[15]                                                                                                                                       ; 17      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_5_result_int[6]~10                               ; 17      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                         ; 16      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[24]~16                                                 ; 16      ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_fill_bit~1                                                                                                                                                                                                                          ; 16      ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                                                    ; 16      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_src2_lo~0                                                                                                                                                                                                                            ; 16      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[11]                                                                                                                                                                                                                               ; 16      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_5~30                                                  ; 16      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|cpu_0_data_master_granted_sram_s1~0                                                                                                                                                                                     ; 15      ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                                                                   ; 15      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|Equal1~0                                                                                                                                         ; 15      ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc_sel_nxt[0]~0                                                                                                                                                                                                                      ; 15      ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_status_reg_pie_inst_nxt~2                                                                                                                                                                                                            ; 15      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_src2_hi~0                                                                                                                                                                                                                            ; 15      ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_src1~34                                                                                                                                                                                                                              ; 15      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[5]                                                                                                                                                                                                                                ; 15      ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[13]                                                                                                                                                                                                                               ; 15      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a                                         ; 15      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0                                       ; 15      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|Equal1~8                                                                                                                                                 ; 15      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_13_result_int[14]~26                             ; 15      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[14]                                                                                                                                       ; 15      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_ienable1[0]                                                                                                                         ; 14      ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[4]~10                                                  ; 14      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[378]~45                                          ; 14      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[351]~44                                          ; 14      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[162]~37                                          ; 14      ;
; mon_sopc:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|internal_cpu_0_data_master_waitrequest                                                                                                                                                              ; 14      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_12_result_int[13]~24                             ; 14      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[13]                                                                                                                                       ; 14      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[18]                                                                                                                                       ; 14      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[7]~12                               ; 14      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_4_result_int[5]~8                                ; 14      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod0|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_6_result_int[7]~12                               ; 14      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|Equal0~8                                                                                                                                                 ; 13      ;
; mon_sopc:inst|cpu_0:the_cpu_0|Equal2~5                                                                                                                                                                                                                               ; 13      ;
; mon_sopc:inst|cpu_0:the_cpu_0|internal_d_read                                                                                                                                                                                                                        ; 13      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_11_result_int[12]~22                             ; 13      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[21]                                                                                                                                       ; 13      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div1|lpm_divide_4dm:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_uve:divider|add_sub_6_result_int[7]~10                               ; 13      ;
; sld_hub:auto_hub|irsr_reg[6]                                                                                                                                                                                                                                         ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                 ; 12      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|s_data_anemometre[3]                                                                                                                                     ; 12      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|s_data_anemometre[4]                                                                                                                                     ; 12      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|unite[2]                                                                                                                                                 ; 12      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|dizaine[2]                                                                                                                                               ; 12      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_10_result_int[11]~20                             ; 12      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[17]                                                                                                                                       ; 12      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[5]~8                                ; 12      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[5]~8                                ; 12      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~6                                ; 12      ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                  ; 11      ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                                                    ; 11      ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                   ; 11      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[297]~43                                          ; 11      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|sel[270]                                                 ; 11      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|sel[81]                                                  ; 11      ;
; mon_sopc:inst|avalon_gestion_anemo_0_avalon_slave_0_arbitrator:the_avalon_gestion_anemo_0_avalon_slave_0|cpu_0_data_master_requests_avalon_gestion_anemo_0_avalon_slave_0                                                                                            ; 11      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|unite[1]                                                                                                                                                 ; 11      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|unite[3]                                                                                                                                                 ; 11      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|dizaine[1]                                                                                                                                               ; 11      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|dizaine[3]                                                                                                                                               ; 11      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_24~20                                                 ; 11      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[16]                                                                                                                                       ; 11      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_3_result_int[4]~6                                ; 11      ;
; sld_hub:auto_hub|irf_reg[2][0]                                                                                                                                                                                                                                       ; 10      ;
; sld_hub:auto_hub|irsr_reg[1]                                                                                                                                                                                                                                         ; 10      ;
; sld_hub:auto_hub|irsr_reg[2]                                                                                                                                                                                                                                         ; 10      ;
; sld_hub:auto_hub|irsr_reg[0]                                                                                                                                                                                                                                         ; 10      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_byteenable[1]~3                                                                                                                                                                                                 ; 10      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_byteenable[3]~2                                                                                                                                                                                                 ; 10      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_byteenable[2]~1                                                                                                                                                                                                 ; 10      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_byteenable[0]~0                                                                                                                                                                                                 ; 10      ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_rshift8~0                                                                                                                                                                                                                        ; 10      ;
; mon_sopc:inst|cpu_0:the_cpu_0|hbreak_enabled                                                                                                                                                                                                                         ; 10      ;
; mon_sopc:inst|cpu_0:the_cpu_0|Equal136~0                                                                                                                                                                                                                             ; 10      ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|cpu_0_instruction_master_qualified_request_sram_s1                                                                                                                                                                      ; 10      ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[0]                                                                                                                                                                                                                         ; 10      ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[1]                                                                                                                                                                                                                         ; 10      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|s_data_anemometre[2]                                                                                                                                     ; 10      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|s_data_anemometre[5]                                                                                                                                     ; 10      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|s_data_anemometre[6]                                                                                                                                     ; 10      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_8_result_int[9]~16                               ; 10      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[20]                                                                                                                                       ; 10      ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_6_result_int[5]~8                                ; 10      ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[5]                                                                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|irsr_reg[5]                                                                                                                                                                                                                                         ; 9       ;
; mon_sopc:inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~25                                                                                                                                                                                                                 ; 9       ;
; mon_sopc:inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~5                                                                                                                                                                                                                  ; 9       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[0]~8                                                                                                                                                    ; 9       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                    ; 9       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[6]                                                                                                                                                                                                                                ; 9       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[7]                                                                                                                                                                                                                                ; 9       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[8]                                                                                                                                                                                                                                ; 9       ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|sram_s1_arb_addend[1]                                                                                                                                                                                                   ; 9       ;
; mon_sopc:inst|sram_s1_arbitrator:the_sram_s1|cpu_0_data_master_qualified_request_sram_s1~0                                                                                                                                                                           ; 9       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                      ; 9       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|s_data_anemometre[7]                                                                                                                                     ; 9       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|op_22~16                                                 ; 9       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[19]                                                                                                                                       ; 9       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[24]                                                                                                                                       ; 9       ;
; ~QIC_CREATED_GND~I                                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|irsr_reg[4]                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|node_ena[1]~reg0                                                                                                                                                                                                                                    ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                             ; 8       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write~0                                                                                                                                                               ; 8       ;
; mon_sopc:inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~6                                                                                                                                                                                                                  ; 8       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte1_data_en~0                                                                                                                                                                                                                  ; 8       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|decode_1oa:decode3|eq_node[1]~0                                                                                                                                                 ; 8       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte0_data[3]~0                                                                                                                                                                                                                  ; 8       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|rvalid~0                                                                                                                                                                                                                   ; 8       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                             ; 8       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_exception                                                                                                                                                                                                                       ; 8       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|LessThan3~8                                                                                                                                              ; 8       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[216]~42                                          ; 8       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[189]~41                                          ; 8       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|Equal24~0                                                                                                                                                ; 8       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|Equal14~0                                                                                                                                                ; 8       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[4]                                                                                                                                               ; 8       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[3]                                                                                                                                               ; 8       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[2]                                                                                                                                               ; 8       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_6_result_int[7]~12                               ; 8       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod0|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[8]~14                               ; 8       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                             ; 7       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                             ; 7       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                  ; 7       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|Equal0~1                                                                                                                                         ; 7       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|Equal0~0                                                                                                                                         ; 7       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_break                                                                                                                                                                                                                           ; 7       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_retaddr~0                                                                                                                                                                                                                       ; 7       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[3]                                                                                                                                                                                                                         ; 7       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|process_2~0                                                                                                                                                                                                                ; 7       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[0]                                                                                                                                                                                                                              ; 7       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[2]                                                                                                                                                                                                                         ; 7       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|s_data_anemometre[1]                                                                                                                                     ; 7       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|unite[0]                                                                                                                                                 ; 7       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|dizaine[0]                                                                                                                                               ; 7       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_5_result_int[6]~10                               ; 7       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|add_sub_7_result_int[8]~14                               ; 7       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[4]                                                                                                                                                                                                                        ; 7       ;
; sld_hub:auto_hub|irsr_reg[3]                                                                                                                                                                                                                                         ; 6       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                     ; 6       ;
; mon_sopc:inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~10                                                                                                                                                                                                                 ; 6       ;
; mon_sopc:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~38                                                                                                                                                                       ; 6       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                     ; 6       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_status_reg_pie                                                                                                                                                                                                                       ; 6       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_b_is_dst~1                                                                                                                                                                                                                      ; 6       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_valid                                                                                                                                                                                                                                ; 6       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                  ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[0]                                                                                                                                        ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[1]                                                                                                                                        ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[3]                                                                                                                                        ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[4]                                                                                                                                        ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[5]                                                                                                                                        ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[6]                                                                                                                                        ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[7]                                                                                                                                        ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[8]                                                                                                                                        ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[9]                                                                                                                                        ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[10]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[11]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[12]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[13]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[14]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[15]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[16]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[17]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[18]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[19]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[20]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[21]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[22]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[23]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[24]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[25]                                                                                                                                       ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_present[2]                                                                                                                                        ; 6       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[4]                                                                                                                                                                                                                         ; 6       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[5]                                                                                                                                                                                                                         ; 6       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[6]                                                                                                                                                                                                                         ; 6       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[7]                                                                                                                                                                                                                         ; 6       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[10]                                                                                                                                                                                                                        ; 6       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[16]                                                                                                                                                                                                                        ; 6       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_qualified_request_cpu_0_jtag_debug_module~1                                                                                                                           ; 6       ;
; mon_sopc:inst|cpu_0:the_cpu_0|internal_i_read                                                                                                                                                                                                                        ; 6       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_cdr                                                           ; 6       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                          ; 6       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                          ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_4_result_int[5]~8                                ; 6       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[23]                                                                                                                                       ; 6       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[10]                                                                                                                                                                                                                       ; 6       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~19                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~17                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[2]~10                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|irsr_reg[2]~7                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|irf_reg[2][0]~12                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|irf_reg[1][0]~5                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                             ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_arith_result[0]~6                                                                                                                                                                                                                    ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_arith_result[1]~5                                                                                                                                                                                                                    ; 5       ;
; mon_sopc:inst|switchs_config_s1_arbitrator:the_switchs_config_s1|cpu_0_data_master_granted_switchs_config_s1                                                                                                                                                         ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|Equal101~7                                                                                                                                                                                                                             ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_dst_regnum[3]~0                                                                                                                                                                                                                      ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                 ; 5       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_waits_for_read~0                                                                                                                                                ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[35]                                            ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|jupdate~0                                                                                                                                                                  ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                                                                 ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[8]                                                                                                                                                                                                                         ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[9]                                                                                                                                                                                                                         ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[11]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[12]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[13]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[14]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[15]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[17]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[18]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[19]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[20]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[21]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[22]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[23]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[1]                                                                                                                                                   ; 5       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_addend[0]                                                                                                                                                   ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[13]                                                                                                                                                                                                                               ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[14]                                                                                                                                                                                                                               ; 5       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[135]~40                                          ; 5       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|selnose[108]~39                                          ; 5       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|config[1]                                                                                                                                                ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                          ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                          ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                          ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                          ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                          ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                          ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                          ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                          ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                          ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                          ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[8]                                                                                                                                                                                                                                ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[24]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[25]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[26]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[27]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[28]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[29]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[30]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|d_writedata[31]                                                                                                                                                                                                                        ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[16]                                                                                                                                                                                                                             ; 5       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                ; 5       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_3_result_int[4]~6                                ; 5       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_calcule[22]                                                                                                                                       ; 5       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[14]                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~7                                                                                                                                                                                                                ; 4       ;
; sld_hub:auto_hub|node_ena_proc~1                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|node_ena_proc~0                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|irf_proc~0                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                  ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte0_data_nxt[6]~12                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[18]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[19]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[20]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[21]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[22]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[23]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[24]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[25]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[26]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[27]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[28]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[29]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[30]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[17]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|hbreak_req~0                                                                                                                                                                                                                           ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[2]~1                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte0_data_nxt[3]~7                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_0_data_master_granted_sysid_control_slave~3                                                                                                                                                 ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_align_cycle[0]                                                                                                                                                                                                                   ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                          ; 4       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write1                                                                                                                                                                ; 4       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                            ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|Equal0~0                                                                                                                                                 ; 4       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_instruction_master_granted_cpu_0_jtag_debug_module~0                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[17]                                                                                                                                                                                                                               ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[18]                                                                                                                                                                                                                               ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[19]                                                                                                                                                                                                                               ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[20]                                                                                                                                                                                                                               ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_shift_logical~0                                                                                                                                                                                                                 ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_br_nxt~0                                                                                                                                                                                                                        ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|Equal2~4                                                                                                                                                                                                                               ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|Equal2~0                                                                                                                                                                                                                               ; 4       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                               ; 4       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                                                                                                    ; 4       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[0]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[1]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[1]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[2]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[3]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[4]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                   ; 4       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                            ; 4       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|t_dav                                                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|centaine[1]                                                                                                                                              ; 4       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|config[2]                                                                                                                                                ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[1]                                                                                                                     ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[2]                                                                                                                     ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[3]                                                                                                                     ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[4]                                                                                                                     ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[5]                                                                                                                     ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[6]                                                                                                                     ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[7]                                                                                                                     ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|q_b[0]                                                                                                                     ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[6]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[7]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[8]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[9]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[10]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[11]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[12]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[13]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[14]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[15]                                                                                                                                                                                                                             ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[2]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[3]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[4]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[5]                                                                                                                                                                                                                              ; 4       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|add_sub_2_result_int[3]~4                                ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[0]                                                                                                                                                                                       ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[1]                                                                                                                                                                                       ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[2]                                                                                                                                                                                       ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[3]                                                                                                                                                                                       ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[4]                                                                                                                                                                                       ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[5]                                                                                                                                                                                       ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[6]                                                                                                                                                                                       ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[7]                                                                                                                                                                                       ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[8]                                                                                                                                                                                       ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[9]                                                                                                                                                                                       ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[10]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[11]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[12]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[13]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[14]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[15]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[16]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[17]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[18]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[19]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[20]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[21]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[22]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[23]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[24]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[25]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[26]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[27]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[28]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[29]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[30]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|counter[31]                                                                                                                                                                                      ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[6]                                                                                                                                                                                                                        ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[7]                                                                                                                                                                                                                        ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[8]                                                                                                                                                                                                                        ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[9]                                                                                                                                                                                                                        ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[11]                                                                                                                                                                                                                       ; 4       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[12]                                                                                                                                                                                                                       ; 4       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|centaine[0]                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|reset_ena_reg_proc~0                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~3                                                                                                                                                                                                                   ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[0]                                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|jtag_ir_reg[1]                                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|virtual_dr_scan_reg                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|irf_reg[2][0]~11                                                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|irf_reg[1][0]~4                                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|Equal3~0                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|Equal9~0                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|node_ena[2]~reg0                                                                                                                                                                                                                                    ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_logic~9                                                                                                                                                                                                                         ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|AffUnite[2]~33                                                                                                                                           ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|AffDizane[3]~33                                                                                                                                          ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_uir~0                                                         ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[24]                                            ; 3       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|ien_AE~0                                                                                                                                                                                                                   ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[18]                                            ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[19]                                            ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[31]                                            ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[30]                                            ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[29]                                            ; 3       ;
; mon_sopc:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|registered_cpu_0_data_master_readdata[31]                                                                                                                                                           ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|DRsize[1]                                                          ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|DRsize[0]                                                          ; 3       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|pause_irq                                                                                                                                                                                                                  ; 3       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|ien_AF                                                                                                                                                                                                                     ; 3       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|ien_AE                                                                                                                                                                                                                     ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_ienable_reg[16]                                                                                                                                                                                                                      ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_wrctl_inst                                                                                                                                                                                                                      ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[20]                                            ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[21]                                            ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[23]                                            ; 3       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                             ; 3       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift~11                                                                                                                                                                ; 3       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                  ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[17]                                            ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[28]                                            ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[27]                                            ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[26]                                            ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                                                    ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[25]                                            ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_ocireg~0                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_bstatus_reg                                                                                                                                                                                                                          ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_estatus_reg                                                                                                                                                                                                                          ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src1[31]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_single_step_mode1                                                                                                                   ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_error                                                                                                                                      ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_ipending_reg[16]                                                                                                                                                                                                                     ; 3       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[3]~7                                                                                                                                                    ; 3       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[5]~6                                                                                                                                                    ; 3       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[7]~5                                                                                                                                                    ; 3       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[4]~4                                                                                                                                                    ; 3       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[1]~3                                                                                                                                                    ; 3       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[6]~2                                                                                                                                                    ; 3       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_address[2]~1                                                                                                                                                    ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_align_cycle[1]                                                                                                                                                                                                                   ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_exception~2                                                                                                                                                                                                                     ; 3       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                                                                                                     ; 3       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|r_val                                                                                                                                                                                                                      ; 3       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rst2                                                                                                                                                                       ; 3       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write2                                                                                                                                                                ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready                                                                                                                                      ; 3       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_arb_winner[0]~0                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|d1_reasons_to_wait                                                                                                                                                                      ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[10]                                                                                                                                                                                                                               ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[3]                                                                                                                                                                                                                                ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[9]                                                                                                                                                                                                                                ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_force_src2_zero                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|Equal2~3                                                                                                                                                                                                                               ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|Equal2~2                                                                                                                                                                                                                               ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|Equal101~0                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[34]                                            ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|ir[0]                                                        ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|ir[1]                                                        ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|enable_action_strobe                                         ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[22]                                            ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[0]                                                                                                                                      ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[1]                                                                                                                                      ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[2]                                                                                                                                      ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[3]                                                                                                                                      ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[4]                                                                                                                                      ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[5]                                                                                                                                      ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[6]                                                                                                                                      ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[7]                                                                                                                                      ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[8]                                                                                                                                      ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[9]                                                                                                                                      ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[10]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[11]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[12]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[13]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[14]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[15]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[16]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[17]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[18]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[19]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[20]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[21]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[22]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[23]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[24]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|valeur_precedent[25]                                                                                                                                     ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[9]                                                                                                                                                                                                                                ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[6]                                                                                                                                                                                                                              ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[7]                                                                                                                                                                                                                              ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[8]                                                                                                                                                                                                                              ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[9]                                                                                                                                                                                                                              ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[10]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[11]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[12]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[13]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[14]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[15]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[5]                                                                                                                                                                                                                              ; 3       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|Mux30~0                                                                                                                                                                                          ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|config[2]~0                                                                                                                                              ; 3       ;
; mon_sopc:inst|avalon_pwm_0_avalon_slave_0_arbitrator:the_avalon_pwm_0_avalon_slave_0|cpu_0_data_master_requests_avalon_pwm_0_avalon_slave_0~0                                                                                                                        ; 3       ;
; mon_sopc:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_data_master_requests_cpu_0_jtag_debug_module~0                                                                                                                                    ; 3       ;
; mon_sopc:inst|mon_sopc_reset_clk_0_domain_synch_module:mon_sopc_reset_clk_0_domain_synch|data_out                                                                                                                                                                    ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|s_data_anemometre[0]                                                                                                                                     ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|unite[4]                                                                                                                                                 ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|unite[5]                                                                                                                                                 ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|unite[6]                                                                                                                                                 ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|unite[7]                                                                                                                                                 ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|dizaine[4]                                                                                                                                               ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|dizaine[5]                                                                                                                                               ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|dizaine[6]                                                                                                                                               ; 3       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|dizaine[7]                                                                                                                                               ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[15]                                                    ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[31]                                                    ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[20]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[21]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[22]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[23]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[24]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[25]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[26]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[27]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[28]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[29]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[30]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[31]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[19]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[9]                                                                                                                                               ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[8]                                                                                                                                               ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[7]                                                                                                                                               ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[6]                                                                                                                                               ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[5]                                                                                                                                               ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[17]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[18]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[19]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[20]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[21]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[22]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[23]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[24]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[25]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[26]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[27]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[28]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[29]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[30]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[0]                                                                                                                                                                                                                  ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[18]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte1_data[7]                                                                                                                                                                                                                    ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[35]                                                    ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[1]                                                                                                                                                                                                                  ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[17]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[4]                                                                                                                                                                                                                                ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[5]                                                                                                                                                                                                                                ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[6]                                                                                                                                                                                                                                ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[7]                                                                                                                                                                                                                                ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[0]                                                                                                                                                                                                                                ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[1]                                                                                                                                                                                                                                ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[2]                                                                                                                                                                                                                                ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[10]                                                                                                                                                                                                                               ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[11]                                                                                                                                                                                                                               ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_pc[12]                                                                                                                                                                                                                               ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[2]                                                                                                                                                                                                                  ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[3]                                                                                                                                                                                                                  ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[4]                                                                                                                                                                                                                  ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[6]                                                                                                                                                                                                                  ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[7]                                                                                                                                                                                                                  ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[8]                                                                                                                                                                                                                  ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[9]                                                                                                                                                                                                                  ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[10]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[11]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[12]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[13]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[14]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[15]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[16]                                                                                                                                                                                                                 ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[16]                                                                                                                                                                                                                             ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_result[5]                                                                                                                                                                                                                  ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[13]                                                                                                                                                                                                                       ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[15]                                                                                                                                                                                                                       ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_alu_result[16]                                                                                                                                                                                                                       ; 3       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[0]                                                     ; 3       ;
; sld_hub:auto_hub|hub_mode_reg[2]~2                                                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|Equal3~1                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_rom_sr:hub_info_reg|WORD_SR~1                                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|irsr_reg[2]~4                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[0]                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|Equal0~1                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[4]                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[5]                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[2]                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[3]                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|Equal0~0                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[6]                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[7]                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[8]                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|jtag_ir_reg[9]                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|hub_mode_reg[2]                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|node_ena~3                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|irf_reg[1][0]~3                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|irf_reg[1][0]~2                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|tdo_bypass_reg                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|tdo                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|AffDizane[5]~39                                                                                                                                          ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|AffUnite[5]~39                                                                                                                                           ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_wr_dst_reg~2                                                                                                                                                                                                                         ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[50]~104                                         ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[42]~103                                         ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[34]~102                                         ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[35]~101                                         ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[36]~100                                         ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[27]~66                                          ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div2|lpm_divide_1dm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[22]~65                                          ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[36]~83                                                 ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[52]                                             ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Div0|lpm_divide_5gm:auto_generated|sign_div_unsign_fnh:divider|alt_u_div_06f:divider|StageOut[53]~315                                         ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[51]~99                                          ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[52]~98                                          ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[53]~97                                          ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[54]~96                                          ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[43]~95                                          ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[44]~94                                          ; 2       ;
; mon_sopc:inst|avalon_gestion_anemo_0:the_avalon_gestion_anemo_0|avalon_gestion_anemo:avalon_gestion_anemo_0|lpm_divide:Mod1|lpm_divide_85m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_00f:divider|StageOut[45]~93                                          ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|jupdate                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch                                                                                                                                ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[9]                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[10]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[11]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[13]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[12]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[8]                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[16]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[14]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[7]                                                     ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|jupdate1                                                                                                                                                                   ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[19]                                                    ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[18]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[33]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[32]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[30]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[29]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[6]                                                     ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|woverflow                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|rvalid                                                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[9]                                             ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[10]                                            ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[11]                                            ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[13]                                            ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[31]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[30]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[28]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[27]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[12]                                            ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[15]~20                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[8]                                             ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[15]                                            ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[16]                                            ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[14]                                            ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[6]                                             ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[7]                                             ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[24]                                                    ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|t_pause~reg0                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[20]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[21]                                                    ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|ac                                                                                                                                                                                                                         ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[17]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[28]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[27]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[26]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[33]                                            ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[32]                                            ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd~0                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[5]                                             ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[5]                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[25]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|A_WE_StdLogicVector~7                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_shift_rot_fill_bit~0                                                                                                                                                                                                                 ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[17]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[19]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[20]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[6]                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[7]                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[10]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[31]~21                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[30]~20                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[29]~19                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[28]~18                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[27]~17                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[9]                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[16]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[14]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[13]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[11]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|internal_d_byteenable[1]                                                                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[3]                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|Mux37~1                                                            ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[21]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[23]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[26]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[25]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[24]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|internal_d_byteenable[3]                                                                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[23]                                                                                                                                     ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|fifo_AF                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|fifo_AE                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_crst                                                                                                                                                                                                                            ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_wrctl_status~0                                                                                                                                                                                                                       ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_ienable_reg_nxt~0                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|probepresent                                                                                                                                       ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[22]                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|internal_d_byteenable[2]                                                                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_fill_bit~0                                                                                                                                                                                                                          ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_ld_signed                                                                                                                                                                                                                       ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                  ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rst1                                                                                                                                                                       ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write                                                                                                                                                                 ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_valid                                                                                                                                                                ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|internal_d_byteenable[0]                                                                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|module_input5                                                                                                                                            ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[36]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[37]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[4]                                             ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[2]                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[4]                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|process_1~0                                                                                                                                        ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[17]~34                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[18]~33                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[19]~32                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[20]~31                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[21]~30                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[22]~29                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[23]~28                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[24]~27                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte3_data[0]                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[25]~26                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte3_data[1]                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[26]~25                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte3_data[2]                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[27]~24                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte3_data[3]                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[28]~23                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte3_data[4]                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[29]~22                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte3_data[5]                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[30]~21                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte3_data[6]                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[31]~20                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte3_data[7]                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_wrctl_bstatus~0                                                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|sysid_control_slave_arbitrator:the_sysid_control_slave|cpu_0_data_master_granted_sysid_control_slave                                                                                                                                                   ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[20]~32                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[0]~31                                                                                                                                                                                                                   ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[1]~29                                                                                                                                                                                                                   ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[17]~28                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[18]~27                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[19]~26                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[21]~25                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[22]~24                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[23]~23                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[24]~22                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[25]~21                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[26]~20                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[27]~19                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[28]~18                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[29]~17                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[30]~16                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_logic_result[31]~15                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_arith_src1[31]                                                                                                                                                                                                                       ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_arith_src2[31]                                                                                                                                                                                                                       ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_invert_arith_src_msb                                                                                                                                                                                                                 ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_src2[31]                                                                                                                                                                                                                             ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[6]~19                                                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[7]~18                                                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_byte0_data[7]                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[8]~17                                                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[9]~16                                                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[10]~15                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[11]~14                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[12]~13                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[13]~12                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[18]~16                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2|result_node[18]~19                                                                                                                                                 ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[14]~11                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2|result_node[19]~18                                                                                                                                                 ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[15]~10                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2|result_node[21]~17                                                                                                                                                 ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[16]~9                                                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2|result_node[20]~16                                                                                                                                                 ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[6]~15                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[3]~7                                                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2|result_node[8]~14                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[4]~6                                                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[10]~14                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2|result_node[10]~13                                                                                                                                                 ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_jmp_direct~0                                                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2|result_node[9]~12                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_retaddr~2                                                                                                                                                                                                                       ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_exception~3                                                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_break~0                                                                                                                                                                                                                         ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|Equal101~6                                                                                                                                                                                                                             ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[5]~5                                                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2|result_node[15]~11                                                                                                                                                 ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[16]~13                                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|internal_oci_ienable1[16]                                                                                                                        ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|F_iw[14]~46                                                                                                                                                                                                                            ; 2       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2|result_node[12]~7                                                                                                                                                  ; 2       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2|result_node[13]~6                                                                                                                                                  ; 2       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2|result_node[11]~5                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[3]~12                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[1]~10                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[0]~8                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[34]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jxuir                                                        ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[22]                                                    ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[26]~6                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[25]~5                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[24]~4                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2|result_node[23]~1                                                                                                                                                  ; 2       ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|mux_ujb:mux2|result_node[22]~0                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|wait_for_one_post_bret_inst                                                                                                                                                                                                            ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|jtag_break                                                                                                                                         ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|hbreak_pending                                                                                                                                                                                                                         ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|readdata[2]~2                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_go                                                                                                                                         ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|E_stall~4                                                                                                                                                                                                                              ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_aligning_data_nxt~2                                                                                                                                                                                                              ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_waiting_for_data_nxt~0                                                                                                                                                                                                           ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|av_ld_aligning_data_nxt~0                                                                                                                                                                                                              ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_dst_regnum[0]~5                                                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_dst_regnum[4]~4                                                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_dst_regnum[2]~3                                                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_dst_regnum[3]~2                                                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_dst_regnum[1]~1                                                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_crst~0                                                                                                                                                                                                                          ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_exception~0                                                                                                                                                                                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd1                                                                                                                                                   ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|internal_jdo1[3]                                             ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|internal_MonDReg[1]                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[3]                                                     ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[0]~4                                                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[1]~1                                                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|cpu_0_instruction_master_run~0                                                                                                                                                        ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_cmp_result                                                                                                                                                                                                                           ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_unsigned_lo_imm16                                                                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|Equal101~2                                                                                                                                                                                                                             ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_alu_subtract~5                                                                                                                                                                                                                  ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|Equal2~7                                                                                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|Equal2~6                                                                                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_ctrl_br                                                                                                                                                                                                                              ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_ctrl_alu_force_xor~8                                                                                                                                                                                                                 ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|Equal2~1                                                                                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[26]                                                                                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[25]                                                                                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[24]                                                                                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[23]                                                                                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|D_iw[22]                                                                                                                                                                                                                               ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_dst_regnum[4]                                                                                                                                                                                                                        ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_dst_regnum[3]                                                                                                                                                                                                                        ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_dst_regnum[2]                                                                                                                                                                                                                        ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_dst_regnum[1]                                                                                                                                                                                                                        ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|R_dst_regnum[0]                                                                                                                                                                                                                        ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wr_data[2]~0                                                                                                                                                                                                                      ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wren                                                                                                                                                                                                                              ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[0]                                                                                                                                                                   ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|state~1                                                                                                                                                                    ; 2       ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|count[8]                                                                                                                                                                   ; 2       ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|internal_sr[2]                                                     ; 2       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|freq[0]                                                                                                                                                                                          ; 2       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|freq[1]                                                                                                                                                                                          ; 2       ;
; mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|freq[2]                                                                                                                                                                                          ; 2       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                               ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_c572:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_0_ociram_default_contents.mif ; M4K_X26_Y19, M4K_X26_Y20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_vaf1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_a.mif                ; M4K_X52_Y20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_0bf1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_b.mif                ; M4K_X52_Y19                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X26_Y21                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; mon_sopc:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M4K_X13_Y20                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; mon_sopc:inst|sram:the_sram|altsyncram:the_altsyncram|altsyncram_dva1:auto_generated|ALTSYNCRAM                                                                                                                                                                ; AUTO ; Single Port      ; Single Clock ; 5120         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 163840 ; 5120                        ; 32                          ; --                          ; --                          ; 163840              ; 40   ; sram.hex                          ; M4K_X52_Y18, M4K_X52_Y22, M4K_X52_Y23, M4K_X26_Y17, M4K_X13_Y23, M4K_X13_Y13, M4K_X26_Y14, M4K_X26_Y16, M4K_X13_Y16, M4K_X13_Y19, M4K_X52_Y26, M4K_X26_Y18, M4K_X13_Y26, M4K_X26_Y22, M4K_X52_Y27, M4K_X52_Y16, M4K_X26_Y25, M4K_X13_Y25, M4K_X26_Y13, M4K_X52_Y17, M4K_X52_Y14, M4K_X26_Y12, M4K_X26_Y26, M4K_X26_Y24, M4K_X26_Y23, M4K_X26_Y27, M4K_X13_Y24, M4K_X13_Y18, M4K_X52_Y24, M4K_X52_Y12, M4K_X52_Y15, M4K_X52_Y13, M4K_X52_Y21, M4K_X52_Y25, M4K_X13_Y21, M4K_X26_Y15, M4K_X13_Y17, M4K_X13_Y22, M4K_X13_Y14, M4K_X13_Y15 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 5,186 / 94,460 ( 5 % ) ;
; C16 interconnects          ; 51 / 3,315 ( 2 % )     ;
; C4 interconnects           ; 2,493 / 60,840 ( 4 % ) ;
; Direct links               ; 676 / 94,460 ( < 1 % ) ;
; Global clocks              ; 7 / 16 ( 44 % )        ;
; Local interconnects        ; 1,046 / 33,216 ( 3 % ) ;
; R24 interconnects          ; 111 / 3,091 ( 4 % )    ;
; R4 interconnects           ; 3,736 / 81,294 ( 5 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.18) ; Number of LABs  (Total = 218) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 17                            ;
; 2                                           ; 7                             ;
; 3                                           ; 4                             ;
; 4                                           ; 4                             ;
; 5                                           ; 3                             ;
; 6                                           ; 2                             ;
; 7                                           ; 1                             ;
; 8                                           ; 1                             ;
; 9                                           ; 1                             ;
; 10                                          ; 4                             ;
; 11                                          ; 3                             ;
; 12                                          ; 2                             ;
; 13                                          ; 4                             ;
; 14                                          ; 9                             ;
; 15                                          ; 7                             ;
; 16                                          ; 149                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.66) ; Number of LABs  (Total = 218) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 87                            ;
; 1 Clock                            ; 139                           ;
; 1 Clock enable                     ; 66                            ;
; 1 Sync. clear                      ; 13                            ;
; 1 Sync. load                       ; 29                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 19                            ;
; 2 Clocks                           ; 6                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.63) ; Number of LABs  (Total = 218) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 2                             ;
; 1                                            ; 13                            ;
; 2                                            ; 7                             ;
; 3                                            ; 6                             ;
; 4                                            ; 8                             ;
; 5                                            ; 3                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 1                             ;
; 14                                           ; 8                             ;
; 15                                           ; 12                            ;
; 16                                           ; 32                            ;
; 17                                           ; 10                            ;
; 18                                           ; 10                            ;
; 19                                           ; 10                            ;
; 20                                           ; 14                            ;
; 21                                           ; 11                            ;
; 22                                           ; 8                             ;
; 23                                           ; 3                             ;
; 24                                           ; 10                            ;
; 25                                           ; 10                            ;
; 26                                           ; 4                             ;
; 27                                           ; 4                             ;
; 28                                           ; 5                             ;
; 29                                           ; 5                             ;
; 30                                           ; 1                             ;
; 31                                           ; 3                             ;
; 32                                           ; 6                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.86) ; Number of LABs  (Total = 218) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 4                             ;
; 1                                               ; 20                            ;
; 2                                               ; 9                             ;
; 3                                               ; 5                             ;
; 4                                               ; 7                             ;
; 5                                               ; 4                             ;
; 6                                               ; 7                             ;
; 7                                               ; 10                            ;
; 8                                               ; 14                            ;
; 9                                               ; 7                             ;
; 10                                              ; 16                            ;
; 11                                              ; 12                            ;
; 12                                              ; 24                            ;
; 13                                              ; 14                            ;
; 14                                              ; 17                            ;
; 15                                              ; 15                            ;
; 16                                              ; 30                            ;
; 17                                              ; 1                             ;
; 18                                              ; 0                             ;
; 19                                              ; 1                             ;
; 20                                              ; 0                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.62) ; Number of LABs  (Total = 218) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 6                             ;
; 3                                            ; 8                             ;
; 4                                            ; 13                            ;
; 5                                            ; 7                             ;
; 6                                            ; 3                             ;
; 7                                            ; 3                             ;
; 8                                            ; 5                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 5                             ;
; 12                                           ; 5                             ;
; 13                                           ; 4                             ;
; 14                                           ; 4                             ;
; 15                                           ; 2                             ;
; 16                                           ; 7                             ;
; 17                                           ; 6                             ;
; 18                                           ; 4                             ;
; 19                                           ; 7                             ;
; 20                                           ; 9                             ;
; 21                                           ; 6                             ;
; 22                                           ; 5                             ;
; 23                                           ; 7                             ;
; 24                                           ; 6                             ;
; 25                                           ; 9                             ;
; 26                                           ; 10                            ;
; 27                                           ; 10                            ;
; 28                                           ; 7                             ;
; 29                                           ; 8                             ;
; 30                                           ; 20                            ;
; 31                                           ; 7                             ;
; 32                                           ; 16                            ;
; 33                                           ; 4                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Oct 16 11:06:15 2020
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off sopc_be_Q11 -c sopc_be_Q11
Warning: Parallel compilation is not licensed and has been disabled
Info: Selected device EP2C35F672C6 for design "sopc_be_Q11"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C6 is compatible
    Info: Device EP2C70F672C6 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity alt_jtag_atlantic
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_write}] -to [get_registers {*|alt_jtag_atlantic:*|read_write1*}] 
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|td_shift[0]*}]
        Info: set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|write_stalled*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info: set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
        Info: set_clock_groups -asynchronous -group {altera_reserved_tck}
Info: Reading SDC File: 'cpu_0.sdc'
Warning: Node: CLOCK_50M was determined to be a clock but was found without an associated clock assignment.
Warning: Node: IN_FREQ was determined to be a clock but was found without an associated clock assignment.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node CLOCK_50M (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node mon_sopc:inst|mon_sopc_reset_clk_0_domain_synch_module:mon_sopc_reset_clk_0_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mon_sopc:inst|cpu_0:the_cpu_0|W_rf_wren
        Info: Destination node mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|jtag_break~1
        Info: Destination node mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|internal_resetlatch~0
Info: Automatically promoted node sld_hub:auto_hub|clr_reg 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|clr_reg~_wirecell
Info: Automatically promoted node mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|control[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mon_sopc:inst|avalon_pwm_0:the_avalon_pwm_0|avalon_pwm:avalon_pwm_0|out_pwm
        Info: Destination node mon_sopc:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|cpu_0_data_master_readdata~17
Info: Automatically promoted node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~0
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state~1
        Info: Destination node sld_hub:auto_hub|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info: Automatically promoted node mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetrequest 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node mon_sopc:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonRd~0
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:02
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 4% of the available device resources
    Info: Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X33_Y12 to location X43_Y23
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 33 output pins without output pin load capacitance assignment
    Info: Pin "LED_DATAVALID" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PWM_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffCentaine[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffCentaine[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffCentaine[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffCentaine[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffCentaine[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffCentaine[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffCentaine[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffDizaine[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffDizaine[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffDizaine[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffDizaine[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffDizaine[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffDizaine[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffDizaine[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffUnite[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffUnite[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffUnite[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffUnite[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffUnite[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffUnite[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AffUnite[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_CFG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LED_CFG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 383 megabytes
    Info: Processing ended: Fri Oct 16 11:06:23 2020
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


