0.7
2020.2
Apr 18 2022
16:05:34
D:/Progetti_VHDL/Esercizio_5_cablata/Esercizio_5_cablata.srcs/sim_1/new/top_module_tb.vhd,1665756979,vhdl,,,,top_module_tb,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_cablata/Esercizio_5_cablata.srcs/sources_1/new/fullAdder.vhd,1665744457,vhdl,,,,fulladder,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_cablata/Esercizio_5_cablata.srcs/sources_1/new/mux_2_1.vhd,1665427618,vhdl,,,,mux_2_1,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_cablata/Esercizio_5_cablata.srcs/sources_1/new/registro.vhd,1665587915,vhdl,,,,registro,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_cablata/Esercizio_5_cablata.srcs/sources_1/new/sottrattore.vhd,1665744473,vhdl,,,,sottrattore,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_cablata/Esercizio_5_cablata.srcs/sources_1/new/sys_ext.vhd,1665505781,vhdl,,,,sys_ext,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_cablata/Esercizio_5_cablata.srcs/sources_1/new/top_module.vhd,1665742953,vhdl,,,,top_module,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_cablata/Esercizio_5_cablata.srcs/sources_1/new/unita_ctrl.vhd,1665746209,vhdl,,,,unita_ctrl,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_cablata/Esercizio_5_cablata.srcs/sources_1/new/unita_ctrl_ext.vhd,1665504380,vhdl,,,,unita_ctrl_ext,,,,,,,,
D:/Progetti_VHDL/Esercizio_5_cablata/Esercizio_5_cablata.srcs/sources_1/new/unita_op.vhd,1665742955,vhdl,,,,unita_op,,,,,,,,
