α-Si LCD 閘極驅動電路器關鍵性能整合性改善之研究 
“Improving the reliability of on-panel gate drivers integrated in α-Si TFT-LCD” 
計畫編號：NSC 96-2221-E-035 -100 
執行期間：96 年 8 月 1 日 至 97 年 7 月 31 日 
主持人：劉堂傑 逢甲大學電子工程學系教授 
 
一、 中文摘要 
隨著現代顯示器技術的進步使得平面液晶
顯示器的需求迅速成長。近年來，為有效降低
驅動晶片與顯示面板之間匯流排硬體成本，已
有研究單位提倡將部份驅動電路(gate driver)與
顯示面板整合，又由於先進顯示技術均使用非
晶矽薄膜電晶體技術，因此與面板整合之驅動
積體電路亦須採用相同製程方能在玻璃基板上
實現。然而非晶矽薄膜電晶體技術相較於CMOS 
元件有其先天上之缺失，薄膜電晶體驅動電路
即存在下列幾項已知的議題： 
(a.)薄膜電晶體Vth特性漂移。 
(b.)電流驅動能力薄弱。 
(c.)傳統電路輸出點浮接問題。 
在我們過去的研究中，為有效減輕驅動電
路中各關鍵電晶體的工作負荷，我們已設計一
dual-pull down 結構並增加一放電路徑以舒緩電
晶體承受之壓力。本計畫將針對前述問題,提出
進一步的解決方案。本團隊過去已針對(a)(b)兩
項議題有所研究,並於國際研討會中發表成果。
然而電路中的電晶體仍因長時間導通而產生特
性漂移的問題，因此在本計畫將設計一控制機
制減少輸出點 pull-down 電晶體非必要之導通
週期，以延長電晶體的壽命。在本計畫中我們
將嘗試改變 clock 之工作週期(duty cycle)，觀察
電路所能忍受之最小脈波寬度。至於有關(c)項
議題則可藉由慶熙大學所提出的方案解決。 
英文摘要 
According to the advancement of the 
flat-panel display technology, it is highly 
demanded in the market. Recently, it has been 
proposed to integrate gate drivers onto display 
panels in order to reduce the cost of bus 
interconnection. Since the fabrication technology 
can only be α- or poly-Si on glass substrates, as 
compared to those of CMOS technology, there are 
some well known issues about the performance of 
the thin-film transistors (TFTs): (a)the Vth-shifting 
problem after long-term operation; (b)weaker 
driving capability; and (c)possible floating in 
output. We have studied the related problems and 
designed a dual-pull down structure and proposed 
a discharge path to relief the transistors from 
stresses. The results have also been shown in two 
international conferences. In this project, the 
above issues will be further investigated. (1). For 
the Vth-shifting issue, unnecessary turn-on cycle 
will be reduced by a clocking scheme; (2) In 
addition, the duty cycle of the clocks will also be 
tuned to determine the minimum pulse width; (3) 
As for the floating issue, we will try to solve it by 
the proposal from Kung Hee University(2005). 
二、 計畫的緣由與目的 
近年來顯示器蓬勃發展，而在行動顯示裝置
上則以非晶矽(Amorphous Silicon) TFT-LCD 面
板的應用為主流。由於非晶矽比多晶矽
(poly-Silicon) 製程所需步驟少且良率高，極為
適合量產且符合行動裝置上，諸如高解析度、
輪流工作，而此控制電路的控制訊號只需利用
原本電路的控制訊號即可構成。 
 
圖 1.閘驅動電路原始之雙下拉結構與放電路徑設計 
 
雙下拉 TFTs 的控制電路分別由三顆 TFT
所組成(T7、T8、T9 與 T10、T11、T12)，其
中 T9 與 T12 電晶體的尺寸必須遠大於 T7 與
T10 的尺寸。因為輸入訊號 Vin 儲存於節點 P1
時必須保持下拉 TFT 處於關閉的狀態下，訊
號才能順利的儲存於節點 P1。因此當 P1 有電
荷儲存時，節點 P2 與 P3 的電壓分別為 
TN
DSDS
DS
DDP VRR
R
VV <+×= 97
9
2
 
TN
DSDS
DS
DDP VRR
R
VV <+×= 1210
12
3
 
此時下拉電晶體(T3~T5)必須處於關閉的
狀態下。當下一級的輸出 Vout(n+1)回授回來時，
則啟動雙下拉電晶體對恢復正常工作時，在
C1 為高電位 C2 為低準位時，T7 電晶體導通
並將節點 P2 充電至 VP2=VDD-VT，T11 電晶體
導通並將節點 P3 放電至 VSS，此時下拉電晶
體 T4 與 T5 將被打開並分別維持節點 P1 與輸
出 Vout(n)於低電位。當 C1 與 C2 狀態切換後
T8 電晶體導通並對節點 P2 放電至 VSS，T6 電
晶體導通並維持節點 Vout(n)於低電位，而 T10
電晶體導通並對節點 P3 充電至 VP3=VDD-VT ，
此時下拉電晶體T3被打開並維持節點P1於低
電位，此雙下拉電晶體對會依上述之動作輪流
工作，直至下次脈波訊號再度輸入本級為止。 
由於 TFT 元件的壓力效應會使得 TFT 的
電流驅動力變小，尤其在輸出驅動 TFT(T2)之
閘極 P1 特別嚴重，因為當電路達到輸出時，
P1 電壓會被提升至少高於 VDD+VT，在此長時
間高電壓工作情形下，輸出驅動 TFT 的電流
驅動能力將會明顯下降。而閘極驅動電路之放
電路徑主要功能就是在當電荷注入使得輸出
對掃描線充電至所需的電壓後，便可啟動放電
路徑對此過高的電壓部份進行放電的動作，藉
此減少輸出 TFT 於較高閘極電壓下的工作時
間，達到降低 TFT 的壓力效應問題。由於 TFT
的電子遷移率(mobility)遠不及 MOSFET 的電
子遷移率，所以需要利用高電壓來操作，意即
VGS 愈高，所產生的 IDS 也愈大。假設不考慮
Body Effect 效應，放電路徑啟動的方式：首先
當下一級的輸出訊號 Vout(n+1)輸入時，TD1 電
晶體先被打開，產生電流開始對 P1 放電。可
由公式(1)推導出第一階段放電所需的放電時
間。 
 
t
VC
t
QI Δ
Δ⋅=Δ=    (1) 
因為 TFT 在剛開始被打開時 VGS 還小，
所產生的 IDS 電流還很小，因此再增加另一條
放電路徑 TD2 與 TD3 產生第二階段的放電。
圖 2.為雙電位下拉結構 TFT 閘極驅動電路之
P1 電壓波形圖。由於增加 TD2 與 TD3 此放電
路徑的啟動電壓會比 TD1 還高一個閥值電壓，
在 TD1 被打開後此第二條放電路徑才會被打
開，因此放電裝置此時會產生第二階段兩條路
徑同時的放電，放電速度的定義則由放電路徑
上的等效電阻與等效電容利用 Elmore Delay 
model 定義之。用 Elmore delay model 來計算
電路的時間常數，則時間常數為 
)...(...          
)()(
1
321321211
nn
DN
RRC
RRRCRRCRC
+⋅+
+++⋅++⋅+⋅=τ
   
nnn
n
CRCCCR
CCCR
+++++⋅+
+++⋅=
...)...(   
)...(
322
211  
電阻 R 與電容 C 則為傳送路徑上的等效
電阻與等效電容。放電速度的控制上可由上述
III. 評估改變下拉電晶體工作時間對於電路
效能的影響 
為了進一步的延長下拉電晶體的壽命，本
研究提出一個想法。除了使用雙下拉電晶體的
結構之外，更進一步的縮短雙下拉電晶體的工
作時間，藉由改變 clock 的輸出讓下拉電晶體
的工作時間得以縮短。 
針對 Stress Effect 加以討論，並針對閾值
電壓漂移現象提出模型如式(3) 
0
0
* l n ( 1 )T T A
tV V V
t
= + +
 
0
* ft
D C
τ=
  (3) 
式子中的 f 為 Recovery Factor；τ 為與閘極電
壓與溫度相關的參數；DC 為 Duty Cycle。電
路偏壓如果處於低 Duty Cycle 時，達到相同的
漂移量所需的時間比例上遠比高 Duty Cycle
多，因此可得知使用低 Duty Cycle 所減少的門
限電壓漂移量可以比較低。因此在設計 TFT
閘極驅動電路時，將電晶體使用於低 Duty 
Cycle 時，在降低 Stress Effect 上能得到更好的
效益。 
 
圖 4. 閘驅動電路原始之雙下拉結構 
圖 4.是為了驗證我們想法是否能夠實現
的模擬電路。為了要縮減下拉電晶體的工作時
間，我們將改變 T7 與 T10 之集極的 C1 與 C2
讓其 Duty Cycle 變為原本的一半如同圖 5.的
C3 與 C4。 
經過改變後的閘級電路中的個別電晶體
導通時間如表 1.所示，從表 1.中可以看到當我
們改變 clock 源的 Duty Cycle 就能夠讓電路的
電晶體工作時間下降，當工作時間不再那麼長
之後從式3可以得知電晶體的門限電壓位移速
度就不會那麼快。如此一來閘級電路的可靠度
的增加是可以預期的。 
 
圖 5. 改變後的各個控制訊號 
 
表 1. 閘級電路個別電晶體之導通率 
四、 研究成果 
圖 6.為使用 LEVEL=40 之α -Si TFT 
process Spice Model 模擬圖 1.原始 TFT 雙下拉
結構與放電路徑閘驅動電路之結果，操作電壓
+10V~-10V，輸出負載為模擬 LCD 面板訊號
線負載 10pF。由於α-Si TFT 的電子遷移率
(mobility)遠不及 MOSFET 的電子遷移率，所
以需要利用高電壓來操作電路，圖 6.模擬顯示，
P1 點電壓可達到放電路徑設計之要求，適時
評估改變下拉電晶體工作時間對於電路效
能的影響已發表於微電子技術發展與應用研討
會[7]。解決閘驅動電路輸出節點浮接之問題，
發表於第三屆智慧生活科技研討會[8]。為了減
少閘驅動電路的電晶體數又保有原來的放電路
徑與解決輸出點浮接的問題，在 2008 台灣顯示
科技研討會發表了一個新的電路架構[9]。探討
輸出電晶體寄生電容耦合效應造成面板不正常
工作的問題，發表於 2008 全國電磁相容技術與
實務研討會[10]。閘極驅動電路的設計流程發表
於 VLSI-CAD 研討會[11]。另外探討實際運用到
面板上 clock 將會遇到導線負載效應，讓後級的
得到的clock電壓將會降低導致電路發生錯誤，
相關問題已投稿於 International Meeting on 
Information Display(IMID)研討會已被接受準備
去報告[12,13]。 
五、 結論與討論 
本研究提出一個想法為降低 clock 之 Duty 
Cycle 得以讓電晶體的壽命更進一步的延長。因
為電晶體的工作時間變短，下拉電晶體的是否
能夠完成本身的工作變成了最重要的問題，從
我們的模擬中發現為了要降低 Duty Cycle 而不
造成電路功能的錯誤，必須讓下拉電晶體的尺
寸放大，使用這個想法就必須在電路尺寸與電
路壽命中間做取捨。 
本研究中所提出之低應力效應的輸出浮動
雜訊消減技術，成功地去除了傳統雙時脈結構
中輸出端沒有脈波輸出時因為耦合而產生的浮
動雜訊。並將此技術配合消減輸出迴路電晶體
應力效應所需之雙下拉結構以及受控放電機制
相配合。雙下拉結構為減少輸出端下拉電晶體
承受高閘極電壓的時間；受控放電機制為降低
輸出端上拉電晶體閘極高電壓的持續時間。集
合三者功能緊密的整合設計，大量地縮減電晶
體的數量。所提出之電路經使用 LEVEL=40 之
α-Si TFT process Spice Model 模擬結果顯示，
確實成功的達到(1)削減輸出點浮動雜訊之現象；
(2)減少下拉 TFT 的長期導通時間；(3) 及時洩
放輸出驅動 TFT 較高的閘極電壓效果；此三者
均具有低應力效應之設計。綜合言之，本研究
中成功地提出一個TFT-LCD面板上的整合式低
雜訊與低應力效應之高可靠性閘驅動電路。 
六、 參考文獻 
[1] Hsi-Rong Han, Ja-Fu Tsai, Wen-Tui Liao, 
and Wen-Chun Wang, “Reliable Integrated 
a-Si Select Line Driver for 2.2-in. QVGA 
TFT-LCD”, Society for Information Display 
2005 International Symposium Digest of 
Technical Papers, p.946-949. 
[2] H. C. Cheng, C. Y. Huang, J. W. Lin, Kung, 
J.J.-H., ”The reliability of amorphous silicon 
thin film transistors for LCD under DC and 
AC stresses” Solid-State and Integrated 
Circuit Technology, 1998. Proceedings. 1998 
5th International Conference on 21-23 Oct. 
1998 p.834-837. 
[3] Soo Young Yoon, Yong Ho Jang, Binn Kim, 
Min Doo Chun, Hyung Nyuck Cho, Nam 
Wook Cho, Choong Yong Sohn, Sung Hak Jo, 
Chang-Dong Kim and In-Jae Chung, “Highly 
Stable Integrated Gate Driver Circuit using 
a-Si TFT with Dual Pull-down Structure”, 
Society for Information Display 2005 
International Symposium Digest of Technical 
Papers, p.348-351 
[4] M. S. Shiau, M.Y. Tsao, H. C. Wu, C. H. 
Cheng and D. G. Liu, “A New Discharging 
Path for the Integrated On-Panel TFT Gate 
Driver,” International System On Chip 
Conference ISOCC2006, Seoul, South Korea, 
Oct. 26-27, 2006. 
[5] J. H. Oh, J. H. Hur, Y. D. Son, K. M. Kim, S. 
H. Kim, E. H. Kim, J. W. Choi, S. M. Hong, J. 
O Kim, B. S. Bae and J. J., “2.0 inch a-Si:H 
TFT-LCD with Low Noise Integrated Gate 
Driver”, Society for Information Display 
2005 International Symposium Digest of 
Technical Papers, p.942-945. 
[6] Miin-Shyue Shiau, Ming-Yuan Tsao, 
Hong-Chong Wu, Ching-Hwa Cheng, 
Don-Gey Liu, “Reducing the Stress on the 
Output Transistors of On-Panel TFT Gate 
Drivers”, Chinese Journal of Electron Devices, 
vol.31, NO.1, China, 2008, Feb.,p.124-129. 
 
 
 
附錄 
納到Recovery Factor中(Recovery Factor愈大，閾值電壓漂移量相對於Duty Cycle
的值愈小)。並將實際量測到的閾值電壓漂移量用此模型定義，並分析此模型中各
個參數。圖1為TFT偏壓於不同的Duty Cycle下的Recovery Factor與達到相同的閾值
電壓漂移量所需的時間[4]。從圖1中可知，TFT偏壓於低Duty Cycle時Recovery 
Factor愈大且達到相同的漂移量所需的時間比例上遠比高Duty Cycle多，因此可得
知低Duty Cycle所減少的閾值電壓漂移量比比例上多。因此在設計TFT閘極驅動電
路時，將電晶體使用於低Duty Cycle時，在降低Stress Effect上能得到更好的效益。 
 
 
圖1 TFT 偏壓於不同的Duty Cycle 下的Recovery Factor 與達到相同的閾值 
電壓漂移量所需的時間[4] 
 
傳統TFT閘極驅動電路由多級電路串接而成，由控制訊號C1、C2和起始訊號SP控
制整個電路的工作。其功能類似於移位暫存器，首先將起始訊號儲存於第一級，
並藉由控制訊號C1與C2的切換將起始訊號傳遞並儲存於下一級電路中。圖2為一
級的傳統TFT閘極驅動電路方塊圖;圖3為傳統TFT 閘極驅動電路工作時序圖。如圖
4一級的傳統TFT閘極驅動電路由六個TFT與一個電容所組成一級，其每一級的電
路中皆有一個輸入Vin用來儲存上一級的輸出訊號或SP訊號。並利用兩個不同相位
的時鐘脈波C1與C2，控制上一級的輸出訊號或SP訊號儲存至傳遞到下一級。 
 
圖2 傳統TFT 閘極驅動電路方塊圖           圖3 傳統TFT 閘極驅動電路工作
時序圖 
 
C1
C2
SP
Vout1
Vout2
Vout3
Vout4
Stage 1 
Stage 2 
Stage 3 
Stage 4 
Vout1
Vout2
Vout3
Vout4
SP 
C1 C2 
??子??發???用???
1/4週期,我們用kiel C如圖7來實現所要的訊號源,並達到無delay的訊號,以致可達
到輸出訊問完整不失真的效果。 
 
圖6 改良式雙電位下拉結構之TFT       圖7 輸入於Dual Pull-Down之時脈訊號 
閘極驅動電路方塊圖 
 
有了上述的訊號源之後,我們便將此想法套用於a-Si TFT的模型中,由圖8我們可以
得知,因為我們將Dual Pull-Down訊號源減為原先的1/4後既Dual Pull-Down之節點
P2與P3可觀察得知,電晶體導通的時間亦變為原先的1/4,所以可以有效的減低
Stress Effect的影響,並可以達到高閘極驅動電路的可靠性。 
 
圖8 應用於a-Si TFT閘極驅動電路之波型  圖9 閘極驅動電路之layout圖 
 
此次所提出的閘極驅動電路係採用台灣積體電路公司3.3V 0.35-μm CMOS製程
技術, 這一顆閘極驅動電路的core面積大約是742 μm × 1073 μm。 此外，我們
所提出的電路應用於非晶矽薄膜電晶體中,所用之輸出電晶體的大小約只有[3]中
所提出的電晶體一半。 
 
[1] Dora Plus, “shift register useful as a select line scanner for liquid crystal display,” 
U.S. Patent 5,222,082, Jun 1993 
[2] Hsi-Rong Han, Ja-Fu Tsai, Wen-Tui Liao, and Wen-Chun Wang, “Reliable 
Integrated s-Si Select Line Driver for 2.2-in. QVGA TFT-LCD,” SID 05 Digest 15_3 
(2005). 
[3] Jung Woo Lee*, Hyun Seok Hong*, Eung Sang Lee*, Jung Young Lee* 
Jun Shin Yi1 and Byung Seong Bae2, “A novel integrated a-Si:H gate driver,” IMID '07 
DIGEST42-4 
Vout2
Vout3
Vout4
Stage 
Stage 
Stage 
Stage 
Vout1
VinC3 C4 C2 C1 
??子??發???用???
第三屆智慧生活科技研討會 
 
集總式TFT閘極驅動器浮動效應消減電路之研究 
 
     鄧二郎         蕭敏學          黃男雄          曹銘源       劉堂傑 
    逢甲大學       逢甲大學        逢甲大學        逢甲大學     逢甲大學 
   電子工程系   電機與通訊工程  電機與通訊工程    電子工程系   電子工程系 
                 博士學位學程    博士學位學程     
  m9547971@fcu.edu.tw    msshiau@fcu.edu.tw     ivanbear.tw@yahoo.com.tw   tmy1127@hotmail.com   dgliu@fcu.edu.tw  
 
 
摘要 
 
為了降低整合於 TFT-LCD 面板上之閘驅動電
路因 Clock 訊號切換所產生寄生電容的耦合效應，
造成電路輸出點浮動的現象，本研究採用將輸出驅
動電晶體關鍵性的閘極電壓拉至低電壓準位的方
式，設計更具可靠性的 TFT-LCD 面板整合(On-panel)
閘驅動電路。在電路達到輸出功能後，將輸出電晶
體的閘極拉至低電壓，藉此改善輸出點浮動的問
題。在本研究中更採用雙下拉結構與放電路徑的架
構，解決閘驅動電路中電晶體因長期承受較高的閘
電壓壓力效應，造成門限(Threshold)電壓之劣化現
象。其中，交互導通的雙下拉結構減少下拉電晶體
的壓力時間；放電路徑則將輸出驅動電晶體較高的
閘極電壓及時洩放，藉此設計了一個高可靠性的
TFT-LCD 面板整合(On-panel)閘驅動電路。 
關鍵詞：閘驅動電路，耦合效應，可靠性，放電路
徑，壓力效應。 
 
1. 前言 
由於現今顯示器技術的進步使得液晶顯示器
迅速的成長，已由被動式定址技術演進到主動式定
址技術。目前主動式定址技術的主流，非晶矽(a-Si) 
TFT-LCD 面板已被廣泛的應用在行動裝置上。因為
非晶矽比多晶矽 (poly-Si) 在製程上容易且良率
高，且符合行動裝置的需求，如高解析度、重量輕
和低消耗功率。但在小尺寸的面板上做到高解析
度，如 QVGA (240*RGB*320)以上的格式是有困難
的，因為在有限的空間下，就必須製造超過一千個
與週邊驅動電路的連線，是非常困難且不可靠的。
所以在驅動電路方面也開始使用非晶矽薄膜電晶
體(a-Si TFT)技術將驅動電路作在玻璃基板上，以達
到整合驅動電路與液晶面板為一體。由於非晶矽薄
膜電晶體經過一段時間的使用後，會有壓力效應
(stress effect)產生，導致電晶體的特性漂移，而造成
驅動電路的驅動力變低甚至無法正常的工作。 
    然而在顯示器面板上需使用較高的電壓來驅
動 TFT 動作[1]，且由於在玻璃基板上 TFT 元件本
身的特性較在矽基板上的 MOS 元件更為脆弱，整
合閘驅動電路有著比以矽晶片製成之閘驅動電路
更差勁的可靠度。非晶矽薄膜電晶體經過一段時間
的使用後，電晶體的特性漂移更為明顯，而造成驅
動電路的驅動力漂移，甚至無法正常的工作。目前
市面上已有幾間手機公司所使用的液晶面板整合
了掃瞄驅動電路，卻沒有做降低壓力效應方面的改
善，使得液晶面板的使用壽命大幅下降。 
    另外，因為此電路之輸出驅動電晶體尺寸相較
於其他電晶體面積較大，所寄生的電容也相對較容
易受 Clock 訊號的影響，在每當 Clock 訊號切換時，
輸出點則會因為寄生電容的耦合效應，產生電壓浮
動的現象，使得閘驅動電路的可靠度大大降低。目
前已有幾個研究單位提出改善方法[2][3][4]，本研
究將此改良的掃瞄驅動電路進一步修正，減少其中
幾個關鍵電晶體導通的週期(on-time)，以及解決此
電路輸出點浮動的問題，提高此 TFT-LCD 面板整
合閘驅動電路的可靠度。 
 
2. TFT-LCD面板整合閘驅動電路設計 
 
    TFT-LCD 面板顯示影像需要搭配驅動電路控
制，閘極驅動電路依序打開每一條掃描線(Scan line)
的 TFT，此時源極驅動電路從資料線(Data line)給予
需儲存的電壓儲存於電容中。閘驅動電路主要功能
在於控制面板上 TFT 的閘極，並利用控制訊號使閘
驅電路與源驅動電路同步，此功能主要目的在於使
正確的訊號儲存於像素中。閘驅動電路的功能類似
於一個移位暫存器，首先將起始訊號儲存於第一
級，並藉由控制訊號的切換將起始訊號傳遞並儲存
於下一級電路中。 
 
2.1 雙下拉結構與放電路徑之閘驅動電路 
 
圖.1 為雙下拉結構與放電路徑之閘驅動電路雙
電位下拉結構主要目的是利用雙下拉 TFTs 來取代
原本傳統 TFT 閘極驅動電路中壓力效應(Stress 
Effect)最嚴重的單一下拉 TFT，使得整體電路中關
鍵之 TFT 的工作時間減少，達到減緩壓力效應，增
加電路正常工作時間的效果。在電路設計的考量
上，讓電路維持原有的功能並增加一個下拉 TFT
必須額外增加雙下拉 TFTs 的控制電路，達到控制
雙下拉 TFTs 輪流工作的功能，而此控制電路的控
制訊號則利用部分電晶體與整體電路的控制訊號
構成[5]。圖.2 為雙電位下拉結構 TFT 閘極驅動電
路工作時序圖，此結構電路的操作原理與傳統電路
相似，在 T1 至 T2 時儲存輸入訊號於節點 P1，在
T2 至 T3 時利用控制訊號 C1 狀態的轉換經由電容
第三屆智慧生活科技研討會 
 
電公式(2) 
       DN
t
'PP'PP e)VV(V)t(V
τ−⋅−+=    (2) 
VP 為放電前節點的電壓，VP’為節點放電後的電壓
準位，便可求得 TFT 閘極驅動電路對輸出端的充電
時間(VP(t) > VDD的時間)。因為放電後節點 P2 的電
壓必須使 T4 與 T5 電晶體仍保持在關閉的狀態下
(
TNDD
DSDS
DS
P VVRR
R
V <×+= 97
9
2
；
D
DS I
R ⋅= λ
1 )，因
此節點 P1 放電後電壓準位不可太低，因為 VGS9愈
大，ID9愈大使得 RDS9愈小，或增加 T9 電晶體的尺
寸來降低 RDS9使得 VP2維持在一定的低電位。 
 
2.2 集總式 TFT 閘極驅動器浮動效應消減電
路之設計 
 
    因為閘驅動電路之輸出驅動電晶體尺寸相較
於其他電晶體面積較大，所寄生的電容也較大，因
此對於 Clock 訊號相當敏感，容易產生電容的耦合
效應，當 Clock 訊號切換時，閘驅動電路的輸出點
易遭受從 Clock 耦合過來的訊號影響，使得輸出點
產生浮動的現象，使得此電路的可靠度大大降低
[4]。 
圖 4. 集總式 TFT 閘極驅動器浮動效應消減之設計
 
圖 4.為 TFT 閘極驅動電路浮動效應消減之設
計。由於 C1 訊號藉由輸出驅動電晶體 TD2 之 CGD
耦合至 TD2 之閘極 P1，再藉由 CGS耦合至輸出點，
於是輸出產生電壓浮動的現象，因此 P1 為此浮動
效應之關鍵點。然而本設計方式採用經由 TD4 將
P1 電壓拉至低電壓準位，控制電路則由三顆電晶體
所組成(TD5、TD6 與 TD8)。當輸入訊號 Vin儲存於
節點 P1 時必須保持 TD4 處於關閉的狀態下，訊號
才能順利的儲存於節點 P1，當輸出電壓產生時，P1
電壓必須維持在一定的準位，TD4 仍然處於關閉的
狀態，因此控制電路之 TD6 與 TD8 的尺寸必須遠
大於 TD5 的尺寸，確保此裝置不會影響閘驅動電路
的正常作用。當電路達到輸出的功能之後，C1 與
C2 交替動作，將 F1 電壓適時充放電，輪流開關電
晶體 TD4，成功在 C1 訊號耦合至 P1 時，適時將
P1 電壓拉至低準位。另外，當下一級輸出 Vout(n+1)
將 TD5 打開時，利用 TD7 降低 F1 的電壓，藉此降
低 TD4 的壓力效應，也解決參考文獻[4]中所忽略
之壓力效應的問題。 
 
3. 模擬結果與討論 
 
    圖 5.為使用 TSMC 0.35UM Mixed Signal 2P4M 
Polycide 3.3V Spice Model 模擬雙下拉結構與放電
路徑閘驅動電路之結果[5]。由於此製程特性相當良
好，電路可正常工作，輸出點的浮動現象不明顯，
P1 電壓達到設計所要求適時被洩放，舒緩 P1 點的
壓力效應。圖 6.為使用近似 LEVEL=40 之 a-Si TFT 
process Spice Model 模擬圖 1.TFT 雙下拉結構與放
電路徑閘驅動電路之結果，操作電壓+10V~-10V，
輸出負載假設為模擬 LCD 面板訊號線負載 10pF。
由於 a-Si TFT 的電子遷移率 (mobility)遠不及
MOSFET 的電子遷移率，所以需要利用高電壓來操
作電路，由圖 6.可知，輸出點因 a-Si TFT 的特性產
生嚴重的浮動現象，P1 點電壓可達到設計之要求，
適時洩放減緩電晶體之壓力效應。 
圖 5. 使用 TSMC 0.35UM Mixed Signal 2P4M 
Polycide 3.3V Spice Model 模擬雙下拉結構與放電
路徑閘驅動電路之結果[5] 
 
圖 6.使用近似 LEVEL=40 之 a-Si TFT process 
Spice Model 模擬圖 1.TFT 雙下拉結構與放電路徑
閘驅動電路之結果 
 
    在本研究中使用近似 LEVEL=40 之 a-Si TFT 
Cgs
VDD 
TD2 
C2
P1 
VSS 
VSS 
VSS 
C1 
C2 C1 
C2 C1 
T1 
T2 
T3 T4 T5 T6 
T7 
T9 T8 T11 T12 
T10 
T13 
TD1 
TD3 
Vin 
Vout(n+1) 
Vout(n)
VSS 
VSS
P2 P3 
VSS 
VSS
TD4 
Vout(n) 
TD5 
TD7 
VSS 
C2 
F1 
C1 
TD8 
P1 
Vout(t)
C2(t)
P1(t)
TD6 
Vout(t)
C2(t)
P1(t)
2008 台灣顯示科技研討會 
 
新型高可靠性低雜訊整合式 TFT 面板閘驅動電路之設計 
黃男雄 1   鄧二郎 2   吳鴻璋 2   蕭敏學 2   劉堂傑 2 
1 逢甲大學電機與通訊工程博士學位學程 
2 逢甲大學電子工程系 
Phone: +886-4-24517250#4945, E-mail: M9547971@fcu.edu.tw 
摘要 
在本研究中設計了一個高可靠性且能整合於
TFT-LCD 面板上的低雜訊閘驅動電路；不僅可舒緩
TFT 面板上閘驅動電路中電晶體的應力(Stress-)效應避
免了門限電壓提升導致電路性能劣化之現象，更可降低
因 Clock 切換經由寄生電容耦合效應所導致的輸出點
浮動雜訊之現象。本研究提出之整合電路只需增加極少
之電晶體，即可成功解決閘驅動電路中之關鍵性問題。  
關鍵詞：閘驅動電路，應力效應，浮動雜訊，可靠性。  
 
Abstract 
In this study, the reliable integrated on-panel display 
gate driver is not only reducing the high voltage stress 
effect of the transistors, but also decreasing the fluctuation 
-noise of the output signal. The stress effect of long-term 
high gate voltage causes the increased threshold voltage, 
and the fluctuation-noise on the output is coupled from the 
parasitical capacitance while the clock switches. Our work 
eliminates those critical defects of the integrated on-panel 
display gate driver by means of redesigning a simplified 
circuit for the reliable and efficient integrated on-panel 
display gate driver. 
Keywords: Gate driver, Stress effect, fluctuation noise, 
Reliability. 
1. 前言 
近年來顯示器蓬勃發展，而在行動顯示裝置上則
以非晶矽(Amorphous Silicon) TFT-LCD 面板的應用為
主流。由於非晶矽比多晶矽(poly-Silicon) 製程所需步
驟少且良率高，極為適合量產且符合行動裝置上，諸如
高解析度、重量輕和低消耗功率特性之需求。但是在小
尺寸的面板上製作高解析度的顯示規格，卻提高了困難
度，因為在小尺寸面板的周邊要製作大量與驅動電路的
連線，不僅空間有限且連線的可靠度也是一大考量。以
目前市面上 2.2～2.4 吋的 QVGA (240*RGB*320)小面
板為例，就必須製造超過一千個與週邊驅動電路的連
線，在有限的空間下是非常困難且不可靠的。所以實用
上，使用非晶矽薄膜電晶體(α-Si TFT)技術將驅動電路
製作在顯示器玻璃基板上，以達到整合驅動電路與液晶
面板為一體[1]已成為研究之趨勢。這樣不僅減少連線
數也減少了驅動 IC 的使用量，除了降低成本也提升了
與驅動電路連線的可靠度。但是由於在玻璃基板上非晶
矽TFT電晶體的特性往往較在矽基板上的MOS電晶體
更為脆弱，經過一段時間的使用後會有嚴重的應力效應
(Stress effect)產生，導致電晶體的特性漂移，造成門限
(Threshold)電壓之劣化現象，且驅動電路的驅動力變低
甚至無法正常的工作[2]。 
基於輸出端必須擁有足夠的輸出驅動能力以產生
良好的脈波需求，閘驅動電路中輸出驅動電晶體需要較
大之尺寸，因此此一電晶體較大的寄生電容量也相對受
Clock 訊號的影響較為明顯，在每次 Clock 訊號切換
時，輸出點會因為寄生電容的耦合效應，造成輸出點電
壓浮動變化的現象。高應力效應使得閘驅動電路的可靠
度大幅降低，浮動變化造成輸出信號上明顯的雜訊。目
前已有許多研究單位針對於閘驅動電路之可靠度與雜
訊問題提出改善方法[3][4][5]。 
本論文針對上述整合式 TFT-LCD 面板閘驅動電路
的關鍵問題所提出之解決方案可分為三個機制：(1)採
用雙下拉結構大量降低輸出端拉下電晶體承受高閘極
電壓的時間；(2)採用受控式放電路徑的架構，適量減
少輸出上拉電晶體承受高閘電壓的時間；此兩種機制可
大量舒緩輸出迴路所屬電晶體的應力效應。此外，在電
路產生良好的輸出脈波後，藉由(3)將輸出驅動電晶體
的閘極電壓以低應力效應方式持續下拉至低阻抗電壓
準位，有效地阻斷時脈的電容耦合路徑，此方法大幅改
善了新型雙時脈驅動方式在輸出浮動時的耦合雜訊。本
論文是第一個將此三項關鍵性技術做緊密結合的研究
與設計，不僅大量減少所需電晶體之數量，更明顯提高
了整合式 TFT-LCD 面板閘驅動電路的可靠度與有效地
降低輸出端的浮動雜訊。 
2. TFT-LCD面板整合閘驅動電路之設計 
TFT-LCD 面板之閘驅動電路主要功能在於控制面
板上 TFT 的閘極，並利用控制訊號使閘驅電路與源驅
動電路同步，此同步化主要目的在於使影像訊號正確的
儲存於像素中。閘驅動電路的功能本身類似於一個動態
移位暫存器，首先將起始訊號儲存於第一級，並藉由時
脈控制訊號的切換將起始脈波訊號以掃瞄方式逐列傳
遞並驅動 LCD 顯示面板所屬矩陣列之 TFT 閘極。 
2.1 新型雙下拉結構與放電路徑之設計 
由於 TFT 元件於長時間處於導通狀態下，會產生
I-V 曲線特性漂移，稱為應力效應。此現象會導致門限
電壓上升，使得 TFT 的電流驅動力變小，當門限電壓
上升到某一定值時，供應電壓甚至無法驅動 TFT。圖
1.為文獻[6]提出的閘驅動電路之雙下拉結構與放電路
徑機制之設計。雙電位下拉結構主要目的是利用兩組下
拉 TFTs (T3~T6)來取代原本傳統 TFT 閘極驅動電路中
應力效應最嚴重的單一下拉 TFT，使得整體電路中關鍵
之下拉 TFT 的工作時間減少一半，達到減緩應力效應
及增加顯示器使用壽命的效果。在電路設計的考量上，
2008 台灣顯示科技研討會 
 
是由於 C1 訊號藉由輸出驅動 TFT(T2)之 Cgd 耦合至 T2
之閘極 P1，再藉由 Cgs耦合至輸出點 Vout(n)所產生，因
此 P1 為此浮動效應耦合之關鍵點。故本設計採用由下
拉 TFT(T9) 大部分時間將 P1 電壓拉至低電壓準位 VSS
方式為此消滅浮動效應之設計，控制電路由三顆 TFT
所組成(T10、T11 與 T12)。當下一級輸出訊號 Vout(n+1)
產生時，立即啟動浮動效應消減之電路，T10 與 T12
導通將 P3 維持在一足夠 T9 導通之低電壓，P1 電壓經
由 T9 拉至低電壓準位 VSS，電容耦合效應經由此路徑
獲得削減。控制電路 T12 之設計可舒緩 T9 之電壓壓力
效應；等到下一次輸入訊號 Vin 進入時，P3 電壓經由
T11 獲得釋放，重置此浮動效應消減電路。T3~T7 仍保
持圖 1.之交互導通的雙下拉結構，減少下拉電晶體的壓
力時間；T8 取代圖 1.之放電路徑，將輸出驅動 TFT(T2)
較高的閘極電壓 P1 及時洩放，藉此提供了一個高可靠
性低雜訊整合式 TFT 面板閘驅動電路設計。 
 
3. 模擬結果與討論 
    圖 4.為使用 LEVEL=40 之α-Si TFT process Spice 
Model 模擬圖 1. 原始 TFT 雙下拉結構與放電路徑閘驅
動電路之結果，操作電壓+10V~-10V，輸出負載為模擬
LCD 面板訊號線負載 10pF。 
 
   
 
 
 
由於α-Si TFT的電子遷移率(mobility)遠不及MOSFET
的電子遷移率，所以需要利用高電壓來操作電路，圖
4.模擬顯示，P1 點電壓可達到放電路徑設計之要求，
適時洩放減緩 TFT 之壓力效應，輸出脈波亦相當良好。
但是，輸出點上會產生嚴重的浮動雜訊現象。 
    在本研究中仍然使用 LEVEL=40 之α -Si TFT 
process Spice Model 來模擬本論文提出之圖 3.改良式閘
驅動電路，與前一電路使用相同的電路操作條件，使用
+10V~-10V 來提供模擬電路之操作電壓，輸出負載為
模擬 LCD 面板訊號線負載 10pF。由圖 5.所示之模擬結
果可知，本研究之整合浮動效應消減電路設計在下一級
閘驅動電路輸出訊號 Vout(n+1)產生後被啟動，利用下拉
TFT(T9)將 P1 電壓拉至低電壓準位 VSS，成功解決輸出
點浮動之現象。輸出點正如電路設計之要求，明顯減少
了浮動之現象；P3 點則不需要利用高驅動電壓+10V 即
可開啟 T9，將 P1 電壓適時拉至低準位；P1 點可利用
放電路徑適時洩放電壓舒緩 TFT 之壓力效應。 
 
VDD 
  
 
4. 結論 
本研究中所提出之低應力效應的輸出浮動雜訊消
減技術，成功地去除了傳統雙時脈結構中當輸出端沒有
脈波輸出時因為耦合而產生的浮動雜訊。並將此技術配
合消減輸出迴路電晶體應力效應所需之雙下拉結構以
及受控放電機制相配合。雙下拉結構為減少輸出端下拉
電晶體承受高閘極電壓的時間；受控放電機制為降低輸
出端上拉電晶體閘極高電壓的持續時間。集合三者功能
緊密的整合設計，大量地縮減電晶體的數量。所提出之
電路經使用 LEVEL=40 之α -Si TFT process Spice 
Model 模擬結果顯示，確實成功的達到(1)削減輸出點浮
動雜訊之現象；(2)減少下拉 TFT 的長期導通時間；(3) 
及時洩放輸出驅動 TFT 較高的閘極電壓效果；此三者
均具有低應力效應之設計。綜合言之，本研究中成功地
提出一個 TFT-LCD 面板上的整合式低雜訊與低應力效
應之高可靠性閘驅動電路。 
5. 致謝 
本論文為國科會計畫之相關成果，計畫編號為
NSC 96-2221-E-035 -100。感謝 CIC 國家晶片系統設計
中心與台灣積體電路公司提供 TSMC 2P4M0.35μm 製
程技術進行實現與驗證。 
P3 
Cgs 
C2
P1 
C1 
Vin P3(t) T1
VSS 
T2
T8 T4 T3
Vout(n)
VSS
C1 
C2 
T5 
T7 T6 
P2 
VSS 
T9 
T10 
T12 T11 
VSS 
Vout(n+1) 
VDD 移位輸出脈波 輸出浮動雜訊大為減少 Vout(t)
成功的放電機制效果 
P1(t) 
圖5. 使用LEVEL=40之α-Si TFT process Spice Model來
模擬圖3.整合浮動效應消減TFT閘驅動電路之結果圖3. 整合浮動效應消減電路設計之TFT閘驅動電路 
C1(t) 
移位輸出脈波 輸出浮動雜訊 
Vout(t) 
放電機制效果 
P1(t) 
圖4. 使用LEVEL=40之α-Si TFT process Spice Model模擬
圖1.TFT雙下拉結構與放電路徑閘驅動電路之結果 
2008 全國電磁相容技術與實務研討會 
動態移位系統中浮動雜訊消減技術之研究 
 
黃男雄 1   鄧二郎 2   吳鴻璋 2   蕭敏學 2   劉堂傑 2 
1逢甲大學電機與通訊工程博士學位學程 2逢甲大學電子工程系 
聯絡資料 (地址：台中市 40724 西屯區文華路 100 號、連絡電話：04-24517250 轉 4945、 
E-mail：m9547971@fcu.edu.tw、國科會計劃編號：NSC 96-2221-E-035 -100) 
 
摘要：在本研究中，以液晶 TFT-LCD 面板上閘驅動電路
為範例，閘驅動電路中的輸出驅動電晶體一般擁有較大
之寄生電容，當 Clock 訊號在其洩極(Drain)不斷切換
時，閘極(Gate)極易由於寄生電容之耦合產生輸出信號上
浮動的電壓出現，輸出端電壓因此遭受嚴重的浮動雜訊
問題。本研究採用將此輸出驅動電晶體關鍵性的閘極電
壓藉由另一顆電晶體拉至低電壓準位的方式，避免浮動
之狀況，因而阻斷其時脈耦合之路徑，成功地消減浮動
雜訊之現象。藉由本論文提出之方式，將此節點與電源
間保持一個低阻抗路徑，即可阻斷降低動態電路中許多
由於高速時脈切換造成的耦合雜訊現象。 
關鍵詞：動態移位系統，浮動雜訊，耦合效應，整合式
TFT-LCD 面板閘驅動電路 
 
一、前言 
 
近年來顯示器蓬勃發展，而在行動顯示裝置上
則以非晶矽(Amorphous Silicon) TFT-LCD 面板的應
用為主流。由於非晶矽比多晶矽(poly-Silicon) 製程
所需步驟少且良率高，極為適合量產且符合行動裝
置上，諸如高解析度、重量輕和低消耗功率特性之
需求。但是在小尺寸的面板上製作高解析度的顯示
規格，卻提高了困難度，因為在小尺寸面板的周邊
要製作大量與驅動電路的連線，不僅空間有限且連
線的可靠度也是一大考量[1]。以目前市面上 2.2～
2.4 吋的 QVGA (240*RGB*320)小面板為例，就必
須製造超過一千個與週邊驅動電路的連線，在有限
的空間下是非常困難且不可靠的。所以實用上，使
用非晶矽薄膜電晶體(α-Si TFT)技術將驅動電路製
作在顯示器玻璃基板上，以達到整合驅動電路與液
晶面板為一體已成為研究之趨勢[2][3]。這樣不僅減
少連線數也減少了驅動 IC 的使用量，除了降低成
本也提升了與驅動電路連線的可靠度。但是由於在
玻璃基板上非晶矽 TFT 電晶體的特性往往較在矽
基板上的 MOS 電晶體更為脆弱，經過一段時間的
使用後會有嚴重的應力效應(Stress effect)產生，導
致電晶體的特性漂移，造成門限(Threshold)電壓之
劣化現象，且驅動電路的驅動力變低甚至無法正常
的工作[4][5]。 
基於輸出端必須擁有足夠的輸出驅動能力以
產生良好的脈波需求，閘驅動電路中輸出驅動電晶
體需要較大之尺寸，因此此一電晶體較大的寄生電
容量也相對受 Clock 訊號的影響較為明顯，在每次
Clock 訊號切換時，輸出點會因為寄生電容的耦合
效應，造成輸出點電壓浮動變化的現象。高應力效
應使得閘驅動電路的可靠度大幅降低，以及浮動變
化造成輸出信號上明顯的雜訊，目前已有許多研究
單位針對於閘驅動電路之可靠度與雜訊問題提出
改善方法[6][7]。 
動態移位系統中，Clock 訊號不斷切換時，在
元件另一端的電壓會由於元件本身的寄生電容產
生不當之耦合雜訊，這種現象視為感應耦合效應之
ㄧ。在本研究中，以液晶 TFT-LCD 面板上閘驅動
電路為範例，閘驅動電路中的輸出驅動電晶體一般
擁有較大之寄生電容，當 Clock 訊號在其洩極(Drain)
不斷切換時，閘極(Gate)極易由於寄生電容之耦合
產生輸出信號上浮動的電壓出現，輸出端電壓因此
遭受嚴重的浮動雜訊問題。本研究針對此類的雜訊
現象探討、分析並提出解決之方法，藉此設計提供
了一個高可靠性低雜訊的整合式 TFT-LCD 面板閘
驅動電路。在動態移位系統中，對有浮動雜訊顧慮
之關鍵節點，藉由本論文提出之方式，將此節點與
電源間保持一個低阻抗路徑，即可阻斷降低動態電
路中許多由於高速時脈切換造成的耦合雜訊現象。 
 
二、浮動雜訊消減技術之設計 
 
在動態移位系統中，高速時脈訊號切換所造成
的耦合雜訊現象，以 TFT-LCD 面板上閘驅動電路
為例，由於所使用的電壓範圍很大，在時脈訊號切
換時，電路中部分電晶體有一段尚未開啟的期間，
容易造成整體電路中的節點處於浮接的狀態下。也
為了要達到 TFT 閘極驅動電路足夠的驅動能力，電
路之輸出驅動電晶體的尺寸需要比電路中其他電
晶體還大，所寄生的電容也較大，所以閘驅動電路
的輸出點對時脈訊號耦合過來的雜訊便會相當敏
感，因此輸出點會產生電壓浮動的現象，造成電路
的可靠度大大地降低，換而言之，輸出點容易在電
路中部分電晶體處於浮接狀態的期間，發生輸出點
之感應耦合效應。所以，經分析顯示輸出電壓浮動
的現象主要是由於寄生電容耦合所影響產生不當
之耦合雜訊，時脈訊號 C1 藉由輸出驅動電晶體(T2)
之電容 Cgd 耦合至電晶體 T2 之閘極 P1，再藉由電
容 Cgs 耦合至輸出點 Vo(n)產生電壓浮動雜訊，因
此 P1 為此浮動雜訊耦合現象之關鍵點。 
故本設計採用由下拉電晶體(T9)在大部分時間
將 P1 電壓拉至低電壓準位 VSS 方式為此浮動雜訊
消減技術之設計，控制電路由三顆電晶體所組成
(T10、T11 與 T12)，如圖一。當下一級輸出訊號
Vo(n+1)產生時，立即啟動浮動雜訊消減之電路，電
晶體 T10 與 T12 導通將 P3 維持在一足夠導通電晶
體 T9 之低電壓，P1 電壓經由電晶體 T9 拉至低電
壓準位 VSS，因而阻斷其時脈訊號感應耦合之路
徑，成功地消減浮動雜訊之現象。每當時脈訊號 C1
切換時，經由電容 Cgd 耦合至 P1 的雜訊電壓，即
時經由電晶體 T9 之低阻抗路徑獲得消減。控制電
路中電晶體 T12 之設計可舒緩電晶體 T9 之電壓應
力效應；等到下一次輸入訊號 Vin 進入時，P3 電壓
2008 全國電磁相容技術與實務研討會 
 如浮動雜訊消減電路設計之要求，明顯減少了
浮動雜訊之現象；節點 P3 則不需要利用高驅動電
壓+10V 即可開啟電晶體 T9，將 P1 電壓適時拉至
低準位；P1 電壓可利用放電路徑適時洩放電壓舒
緩電晶體之應力效應。 
參考文獻 
 
[1] Hsi-Rong Han, Ja-Fu Tsai, Wen-Tui Liao, and Wen-Chun 
Wang, “Reliable Integrated s-Si Select Line Driver for 2.2-in. 
QVGA TFT-LCD,” SOCIETY FOR INFORMATION 
DISPLAY 2005 INTERNATIONAL SYMPOSIUM DIGEST 
OF TECHNICAL PAPERS 15.3 (p946~949) 
 
[2] Soo Young Yoon, Yong Ho Jang, Binn Kim, Min Doo Chun, 
Hyung Nyuck Cho, Nam Wook Cho, Choong Yong Sohn, 
Sung Hak Jo, Chang-Dong Kim and In-Jae Chung, 
“Late-News Poster: Highly Stable Integrated Gate Driver 
Circuit using a-Si TFT with Dual Pull-down Structure,” 
SOCIETY FOR INFORMATION DISPLAY 2005 
INTERNATIONAL SYMPOSIUM DIGEST OF 
TECHNICAL PAPERS P_172L (p348~351) 
[3] H. Lebrun, T. Kretz, J. Magarino and N. Szydlo, “Design of 
integrated Drivers with Amorphous Silicon TFTs for Small 
Displays. Basic Concepts,” SOCIETY FOR INFORMATION 
DISPLAY 2005 INTERNATIONAL SYMPOSIUM DIGEST 
OF TECHNICAL PAPERS 15.4 (p950~953) 
圖四、本論文提出圖ㄧ浮動雜訊消減技術之電路模擬結果 
 
[4] Frank R. Libsch, “Steady State and Pulse Bias Stress Induced 
Degradation in Amorphous Silicon Thin Film Transistors for 
Active-Matrix Liquid Crystal Displays,” Electron Devices 
Meeting, 1992. Technical Digest., International 13-16 Dec. 
1992 Page(s):681 - 684 
四、結論 
 
動態移位系統中，Clock 訊號不斷切換時，在
元件另一端的電壓會由於元件本身的寄生電容產
生不當之耦合雜訊，這種現象視為感應耦合效應之
ㄧ。本研究中所提出之低應力效應的輸出浮動雜訊
消減技術，成功地去除了ㄧ般雙時脈結構之動態移
位系統，在輸出端沒有脈波輸出時，因為感應耦合
現象而產生的浮動雜訊。本研究採用將此輸出驅動
電晶體關鍵性的閘極電壓藉由另一顆電晶體(T9)
拉至低電壓準位的方式，降低浮動雜訊之狀況，因
而阻斷其時脈耦合之路徑，成功地消減浮動雜訊之
現象。在本研究中，以液晶 TFT-LCD 面板上閘驅
動電路為範例，藉此設計提供了一個高可靠性低雜
訊的整合式 TFT-LCD 面板閘驅動電路。總而言
之，在動態移位系統中，對有浮動雜訊顧慮之關鍵
節點，藉由本論文提出之方式，將此節點與電源間
保持一個低阻抗路徑，即可阻斷降低動態電路中許
多由於高速時脈切換造成的耦合雜訊現象。 
[5] Huang-Chung Cheng, Chun-Yao Huang, Jing-Wei Lin, Kung, 
J.J.-H., “The reliability of amorphous silicon thin film 
transistors for LCD under DC and AC stresses,” Solid-State 
and Integrated Circuit Technology, 1998. Proceedings, 1998 
5th International Conference, Page(s):834 – 837 
[6] M. S. Shiau, M.Y. Tsao, H. C. Wu, C. H. Cheng and D. G. Liu, 
“A New Discharging Path for the Integrated On-Panel TFT 
Gate Driver,” International System On Chip Conference 
ISOCC2006, Seoul, South Korea, Oct. 26-27, 2006. 
[7] J. H. Oh, J. H. Hur, Y. D. Son, K. M. Kim, S. H. Kim, E. H. 
Kim, J. W. Choi, S. M. Hong, J. O Kim, B. S. Bae and J. J., 
“2.0 inch a-Si:H TFT-LCD with Low Noise Integrated Gate 
Driver”, Society for Information Display 2005 International 
Symposium Digest of Technical Papers, p.942-945. 
 
The 19th VLSI Design/CAD Symposium 
 
capacitance, Cgs, to promote the gate voltage in the 
conducting period. In such way, the main problem 
encountered when the push-up transistor (T2) would suffer 
serious stress effect. The reason is that charge injection would 
produce the high voltage stress. For this reason, we add a 
discharge path to reduce the high voltage stress time for push-
up transistor. Thus, the node P1 will be discharged by 
discharge-path. Fig.3 shows the improvement of the dual pull-
down structure with the discharging path. 
Due to the lower mobility of TFT used, we modified the 
dual discharge-path as shown in Fig.4 to reduce the higher 
voltage stress time for push-up TFT (T2). In the first 
discharging duration, one of discharge-path TFT (TD1) will 
be turn on gradually and be used to discharge node P1 which 
output voltage rising. When output voltage has risen to its full 
high level, another discharge-path TFTs (TD2&TD3) will also 
turn on and be used to discharge node P1. In the second 
discharging duration, all of the discharge-path TFTs will turn 
on completely and we can see dual discharging as shown in 
Fig.5(c). 
 
Fig.4 A dual pull-down structure gate driver circuit with twice discharge- path. 
 
Fig.5 Voltage waveform of node P1 (a) without a discharging path; and (b) 
with a discharging path; (c) with a twice discharging path. The dash line 
indicated in Fig.(c) is eliminated parts in Fig.(b). 
The node P1 voltage can’t be allowed discharge too fast. 
Otherwise, the voltages of nodes P2 and P3 are not at low 
level to make transistors T4 and T5 turn off. It was also found 
that the too small voltage at the node P1 should fail to keep 
the charge of the pixel of the LCD cells. Therefore, we must 
design the discharge path with a suitable size of TFT remains 
a proper voltage after discharged. The discharge speed is 
given by the following equation (1): 
In order to achieve the enough driving capability, the size 
of push-up TFT (T2) must be larger than that of others. As a 
result, the coupling effect is happened easily on the larger 
parasitical capacitance of push-up TFT. The output voltage 
and the node P1 voltage of the circuit suffer the coupling 
noise from the capacitance Cgs and Cgd while the clock is 
clocking alternatively. For this reason, the output voltage is 
fluctuating seriously while no output pulse is shifted. 
 
Fig.6  A novel low noise on-panel TFT gate driver. 
Such fluctuation noise is resulted from the charge injection  
by means of the coupling of clock C1 to the node P1 by Cgd, 
and then to the output by Cgs. Therefore, the node P1 is 
located at the key point on the fluctuating influence path. Due 
to the present of the floating state of node P1, the voltage of it 
is fluctuated while the clock C1 is clocking alternatively. To 
reduce the noise coupling from C1 [6], we proposed a 
modified on-panel gate driver with anti-fluctuating structure 
in conjunction with the stress-reducing effect as shown in 
Fig.6. Here, the voltage of node F1 is reset to VSS each time 
when the input pulse Vin  is coming in order to not affect the 
proper bootstrapping-up operation of node P1. But at some 
time late, while the output pulse Vout(n+1) of the next stage is 
fed back , the node F1 will be biased and held at an 
appropriate small voltage level which is still large enough to 
pull down the node P1 voltage through TD4 by optimized-
design of the size of TD5 and TD6. This situation is sustained 
until the coming of input pulse Vin of the next scan-turn. The 
connection of node P1 to a small constant voltage by a low 
resistance path as described above keeps it from the coupling 
of clock source C1 efficiently.  
C2 
P1 
VSS 
VSS 
VSS
C1 
C2 C1 
C2 C1 
T1 
T2 
T3 T4 T5 T6 
T7 
T9 T8 T11 T12 
T10 
T13 
TD1 TD2 
TD3 
Vin 
Vout(n+1) 
Vout(n) 
Vout(n)
VSS 
VSS
P2 P3 
Cgs 
Dual discharge-path 
VSS 
VSS 
VDD 
Cgs 
VDD 
TD2
C2
P1 
VSS VSS 
VSS 
C1 
C2 C1
C2 C1 
T1 
T2 
T3 T4 T5 T6 
T7 
T9 T8 T11 T12
T10 
T13
TD1
TD3
Vin 
Vout(n+1) 
Vout(n)
Vout(n)
VSS
VSS
P2 P3 
VSS 
VSS
TD4
TD5
TD6
VSS
Vout(n+1)
Vin
F1
VDD
TD7
Anti-fluctuating structure
VDD-VT 
VDD-VT 
(a) 
(b) 
>VDD+VT 
<VDD-VT 
>VDD+VT 
<VDD-VT 
VDD-VT 
>VDD+VT 
(c) 
(1) 
t
VC
t
Q
I Δ
Δ⋅=Δ=
The 19th VLSI Design/CAD Symposium 
 
Fig.11 is the n stage of output, the n+5 stage of output and the n+10 stage of 
output simulation result of the circuit with low noise as show in Fig.6 that 
using the level=40 of a-Si TFT process Spice Model. 
Fig.10 is the block diagrams of gate drivers with a two-
phase clocking scheme. In order to verify the performance 
substantiates of this circuit, we simulated the multistage (50) 
of our novel low noise on-panel TFT gate driver by using the 
level= 40 of a-Si TFT process Spice Model with channel 
widths and lengths of TFTs designed from W/L = 20/5um to 
W/L = 2,000/5um, and the operation frequency is 20 KHz. 
Fig.11 illustrates the simulated output scan pulses at the nth 
stage , the (n+5)th stage, the (n+10)th stage and each stage with 
the circuit  of  Fig.6.  As result of simulation, we can see that 
the output fluctuating problems of multistage is also reduced 
successively. This proves that our proposed low noise with 
stress-reducing effect integrated on-panel gate driver for LCD 
display can works well the same as a single stage even for a 
practical long scanning-train.  
IV.  CONCLUSION 
In this study, we have proposed a novel integrated on-panel 
gate driver designed for LCD display and applied it to a-Si 
TFT process implementation. Additionally, we also present 
the redesigned two-step discharge-path structures and 
equipped the circuit with anti-fluctuating structure together 
with stress-reducing effect. We simulated them by using 
HSPICE of the level=40 of a-Si TFT process Spice Model. 
According to the results from the simulation, it can be 
expected that the discharge-path can reduce high voltage 
stress time of pull-up TFT and also suppress the fluctuation at 
the output node regardless of the voltage coupling from other 
voltage sources. According to our simulation for single- and 
multiple-stages, it is concluded that our proposed on-panel 
TFT gate diver can perform operation with good reliability 
and low noise. 
ACKNOWLEDGMENT 
The authors would like to thank the financial supports from 
Feng Chia University (FCU) and National Science Council of 
R. O. C. under Grant NSC 96–2221–E–035-100. The 
implementation supports of IC-modules by CIC and TSMC 
are also appreciated.  
REFERENCES 
[1] H. C. Cheng, C. Y. Huang, J. W. Lin, Kung, J.J.-H., ”The reliability of 
amorphous silicon thin film transistors for LCD under DC and AC 
stresses” Solid-State and Integrated Circuit Technology, 1998. 
Proceedings. 1998 5th International Conference on 21-23 Oct. 1998 
p.834 - 837. 
[2] S. Y. Yoon, Y. H. Jang, B. K., M. D. Chun, H. N. Cho, N. W. Cho, C. 
Y. Sohn, S. H. Jo, C. D. Kim and I. J. Chung, “Highly Stable 
Integrated Gate Driver Circuit using a-Si TFT with Dual Pull-down 
Structure” SID2005, Digest 172L, 2005, p.348 - 351. 
[3] H. R. Han, J. F. Tsai, W. T. Liao, and W. C. Wang, “Reliable 
Integrated a-Si Select Line Driver for 2.2-in. QVGA TFT-LCD” 
SID2005, Digest 15_3, 2005, p.946- 949. 
[4] M. S. Shiau, M.Y. Tsao, H. C. Wu, C. H. Cheng and D. G. Liu, “A 
New Discharging Path for the Integrated On-Panel TFT Gate Driver,” 
International System On Chip Conference ISOCC2006, Seoul, South 
Korea, Oct. 26-27, 2006. 
[5] J. H. Oh, J. H. Hur, Y. D. Son, K. M. Kim, S. H. Kim, E. H. Kim, J. W. 
Choi, S. M. Hong, J. O Kim, B. S. Bae and J. J., “2.0 inch a-Si:H TFT-
LCD with Low Noise Integrated Gate Driver” SID’05 Digest 943 , 
2005, p.942 – p.945. 
[6] M. S. Shiau, M.Y. Tsao, H. C. Wu, C. H. Cheng and D. G. Liu, 
“Reducing the Stress on the Output Transistors of On-Panel TFT Gate 
Drivers”, Chinese Journal of Electron Devices , vol.31 , NO.1 , China, 
Feb., 2008, p.124 – p.129. 
 
     E. L. DENG 
The DC voltage stress has the serious performance-degradation effects on the current, rise time (tr) and fall 
time (tf), at switching operation of TFT devices, thus the long time high stress affects deeply the reliability of the 
TFT circuit. In this study, we propose a novel total stress-reducing solution for the on-panel a-Si TFT-based gate 
driver of LCD display. In addition to use the dual pull-down and a modified discharge path structures to relax the 
stress effect of the output stage, an improved low-stress, anti-floating low noise structure is designed. According 
to the results of our simulation with the HSPICE level-40 for the a-Si TFT process model, it shows that our 
proposed structure works successively as expected to suppress the fluctuation phenomenon at the output node and 
to relax the high stress of the related key-transistors. Thus it is a reasonable conclusion that the proposed 
structures in this paper for an on-panel TFT gate diver can operate well with good reliability and low noise. 
 
 
4. Acknowledgements 
The authors would like to thank the financial supports from Feng Chia University (FCU) and National Science 
Council (NSC) of R. O. C.  The implementation supports of IC-modules by CIC and TSMC are also appreciated. 
 
5. References 
[1] H. C. Cheng, C. Y. Huang, J. W. Lin, Kung, J.J.-H., ”The reliability of amorphous silicon thin film transistors 
for LCD under DC and AC stresses” Solid-State and Integrated Circuit Technology, 1998. Proceedings. 1998 
5th International Conference on 21-23 Oct. 1998 pp.:834 – 837. 
[2] S. Y. Yoon, Y. H. Jang, B. K., M. D. Chun, H. N. Cho, N. W. Cho, C. Y. Sohn, S. H. Jo, C. D. Kim and I. J. 
Chung, “Highly Stable Integrated Gate Driver Circuit using a-Si TFT with Dual Pull-down Structure” 
SID2005, Digest 172L, p.348, 2005. 
[3] H. R. Han, J. F. Tsai, W. T. Liao, and W. C. Wang, “Reliable Integrated a-Si Select Line Driver for 2.2-in. 
QVGA TFT-LCD” SID2005, Digest 15_3, p.946, 2005. 
[4] M. S. Shiau, M.Y. Tsao, H. C. Wu, C. H. Cheng and D. G. Liu, “A New Discharging Path for the Integrated 
On-Panel TFT Gate Driver,” International System On Chip Conference ISOCC2006, Seoul, South Korea, 
Oct. 26-27, 2006. 
[5] M. S. Shiau, M.Y. Tsao, H. C. Wu, C. H. Cheng and D. G. Liu, “Reducing the Stress on the Output 
Transistors of On-Panel TFT Gate Drivers”, Chinese Journal of Electron Devices , vol.31 , NO.1 , China, 
Feb., 2008. pp.124-pp.129 
[6] J. H. Oh, J. H. Hur, Y. D. Son, K. M. Kim, S. H. Kim, E. H. Kim, J. W. Choi, S. M. Hong, J. O Kim, B. S. 
Bae and J. J., “2.0 inch a-Si:H TFT-LCD with Low Noise Integrated Gate Driver” SID’05, Digest 15_2, 2005. 
 
Figure1. A novel design of low noise on-panel TFT gate driver
Vout(t) 
P3(t) 
P1(t) 
Figure2. The output, the node P3 and the node P1
simulation results of our novel reliable gate driver
design of Figure.1. By using of the HSPICE level=40
a-Si TFT process Spice Model. 
Cgs 
VDD 
TD2 
C2
P1 
VSS 
C1 
C1
C2 
T1 
T2 
T3 
T4 T5 
T6 
T8 T7
TD1 
TD3 
Vin 
Vout(n) Vout(n)
VSS 
VSS
P2 
VSS
T9 
T11 
VSS 
Vout(n+1) 
Vin 
P3 
VDD 
T10 
   • 
