[{"content":"\u003ch2 id=\"project-overview\"\u003eProject Overview\u003c/h2\u003e\n\u003cp\u003eDesigned and implemented a complete custom processor from scratch with 16-instruction ISA and FSM-based control unit, capable of executing complex matrix operations entirely in software.\u003c/p\u003e\n\u003ch2 id=\"architecture\"\u003eArchitecture\u003c/h2\u003e\n\u003ch3 id=\"instruction-set-architecture-isa\"\u003eInstruction Set Architecture (ISA)\u003c/h3\u003e\n\u003cp\u003eCustom 16-instruction set including:\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003eArithmetic\u003c/strong\u003e: ADD, SUB, MULT, DIV\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eLogic\u003c/strong\u003e: AND, OR, XOR, NOT\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eControl Flow\u003c/strong\u003e: JUMP, conditional branches (BEQ, BNE, BLT, BGT)\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eMemory\u003c/strong\u003e: LOAD, STORE\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eSpecial\u003c/strong\u003e: NOP, HALT\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"control-unit\"\u003eControl Unit\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eFinite State Machine (FSM) based control\u003c/li\u003e\n\u003cli\u003eMulti-cycle execution with 5-7 cycles per instruction\u003c/li\u003e\n\u003cli\u003eState-based instruction decode and execution\u003c/li\u003e\n\u003cli\u003eComprehensive flag management (Zero, Negative, Carry, Overflow)\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"implementation\"\u003eImplementation\u003c/h2\u003e\n\u003ch3 id=\"hardware-platform\"\u003eHardware Platform\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003eFPGA\u003c/strong\u003e: Altera DE2-115\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eMemory\u003c/strong\u003e: 512-byte unified instruction/data memory\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eDisplay\u003c/strong\u003e: Real-time 7-segment display showing PC, opcode, accumulator\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eProgramming\u003c/strong\u003e: Manual mode using FPGA switches for direct memory manipulation\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"key-features\"\u003eKey Features\u003c/h3\u003e\n\u003col\u003e\n\u003cli\u003e\n\u003cp\u003e\u003cstrong\u003eMatrix Operations\u003c/strong\u003e: Successfully executed 2×2 matrix operations\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eAddition\u003c/li\u003e\n\u003cli\u003eSubtraction\u003c/li\u003e\n\u003cli\u003eMultiplication\u003c/li\u003e\n\u003cli\u003eInversion (using integer arithmetic)\u003c/li\u003e\n\u003c/ul\u003e\n\u003c/li\u003e\n\u003cli\u003e\n\u003cp\u003e\u003cstrong\u003eDebugging Features\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003ePause-on-write capability\u003c/li\u003e\n\u003cli\u003eReal-time register display\u003c/li\u003e\n\u003cli\u003eStep-by-step execution mode\u003c/li\u003e\n\u003cli\u003eMemory inspection via switches\u003c/li\u003e\n\u003c/ul\u003e\n\u003c/li\u003e\n\u003cli\u003e\n\u003cp\u003e\u003cstrong\u003eProgramming Modes\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eAutomatic execution from memory\u003c/li\u003e\n\u003cli\u003eManual programming using switches\u003c/li\u003e\n\u003cli\u003eSingle-step debug mode\u003c/li\u003e\n\u003c/ul\u003e\n\u003c/li\u003e\n\u003c/ol\u003e\n\u003ch2 id=\"code-example\"\u003eCode Example\u003c/h2\u003e\n\u003cdiv class=\"highlight\"\u003e\u003cpre tabindex=\"0\" style=\"color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;\"\u003e\u003ccode class=\"language-systemverilog\" data-lang=\"systemverilog\"\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e smm_processor (\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e clk,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e reset,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e7\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] manual_data,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e manual_write,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e7\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] pc_out,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e7\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] accumulator_out,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e3\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] state_out\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// State machine states\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003etypedef\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003eenum\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e3\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] {\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        FETCH \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0000\u003c/span\u003e,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        DECODE \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0001\u003c/span\u003e,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        EXECUTE \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0010\u003c/span\u003e,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        MEMORY \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0011\u003c/span\u003e,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        WRITEBACK \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0100\u003c/span\u003e,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        HALT_STATE \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0101\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    } state_t;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    state_t current_state, next_state;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Registers\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e7\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] pc;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e7\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] ir;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e7\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] accumulator;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e7\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] temp_reg;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// ALU\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e7\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] alu_result;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e zero_flag, negative_flag;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Control signals\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e pc_write, acc_write, mem_write;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e3\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] alu_op;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// State register\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways_ff\u003c/span\u003e @(\u003cspan style=\"color:#66d9ef\"\u003eposedge\u003c/span\u003e clk \u003cspan style=\"color:#66d9ef\"\u003eor\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003eposedge\u003c/span\u003e reset) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (reset)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            current_state \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e FETCH;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eelse\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            current_state \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e next_state;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// FSM logic\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways_comb\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003ecase\u003c/span\u003e (current_state)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            FETCH: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                pc_write \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e DECODE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            DECODE: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e EXECUTE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            EXECUTE: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                \u003cspan style=\"color:#66d9ef\"\u003ecase\u003c/span\u003e (ir[\u003cspan style=\"color:#ae81ff\"\u003e7\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e])  \u003cspan style=\"color:#75715e\"\u003e// Opcode\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                    \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0000\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e alu_op \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0000\u003c/span\u003e;  \u003cspan style=\"color:#75715e\"\u003e// ADD\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                    \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0001\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e alu_op \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0001\u003c/span\u003e;  \u003cspan style=\"color:#75715e\"\u003e// SUB\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                    \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0010\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e alu_op \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0010\u003c/span\u003e;  \u003cspan style=\"color:#75715e\"\u003e// MULT\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                    \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0011\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e alu_op \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0011\u003c/span\u003e;  \u003cspan style=\"color:#75715e\"\u003e// DIV\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                    \u003cspan style=\"color:#66d9ef\"\u003edefault\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e alu_op \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0000\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                \u003cspan style=\"color:#66d9ef\"\u003eendcase\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e WRITEBACK;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            WRITEBACK: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                acc_write \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e FETCH;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            HALT_STATE: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e HALT_STATE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eendcase\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003c/code\u003e\u003c/pre\u003e\u003c/div\u003e\u003ch2 id=\"testing--results\"\u003eTesting \u0026amp; Results\u003c/h2\u003e\n\u003ch3 id=\"test-programs\"\u003eTest Programs\u003c/h3\u003e\n\u003col\u003e\n\u003cli\u003e\u003cstrong\u003eMatrix Addition\u003c/strong\u003e: Successfully computed sum of two 2×2 matrices\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eMatrix Multiplication\u003c/strong\u003e: Verified correct results for 2×2 matrix product\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eMatrix Inversion\u003c/strong\u003e: Implemented using integer arithmetic operations\u003c/li\u003e\n\u003c/ol\u003e\n\u003ch3 id=\"performance-metrics\"\u003ePerformance Metrics\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003eClock Speed\u003c/strong\u003e: 50 MHz\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eInstruction Throughput\u003c/strong\u003e: ~10 million instructions/second\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eMemory Access\u003c/strong\u003e: Single-cycle read/write\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eAverage CPI\u003c/strong\u003e: 5.5 cycles per instruction\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"verification\"\u003eVerification\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eComprehensive testbenches in ModelSim\u003c/li\u003e\n\u003cli\u003eWaveform analysis for all instructions\u003c/li\u003e\n\u003cli\u003ePhysical testing on FPGA with manual verification\u003c/li\u003e\n\u003cli\u003e100% functional correctness achieved\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"challenges--solutions\"\u003eChallenges \u0026amp; Solutions\u003c/h2\u003e\n\u003ch3 id=\"challenge-1-integer-matrix-inversion\"\u003eChallenge 1: Integer Matrix Inversion\u003c/h3\u003e\n\u003cp\u003e\u003cstrong\u003eProblem\u003c/strong\u003e: Floating-point operations not available\n\u003cstrong\u003eSolution\u003c/strong\u003e: Implemented fixed-point arithmetic using scaled integers and careful attention to overflow\u003c/p\u003e\n\u003ch3 id=\"challenge-2-memory-management\"\u003eChallenge 2: Memory Management\u003c/h3\u003e\n\u003cp\u003e\u003cstrong\u003eProblem\u003c/strong\u003e: Limited 512-byte memory space\n\u003cstrong\u003eSolution\u003c/strong\u003e: Optimized instruction encoding and data layout, used accumulator architecture to minimize register file\u003c/p\u003e\n\u003ch3 id=\"challenge-3-debugging\"\u003eChallenge 3: Debugging\u003c/h3\u003e\n\u003cp\u003e\u003cstrong\u003eProblem\u003c/strong\u003e: Difficult to observe internal state\n\u003cstrong\u003eSolution\u003c/strong\u003e: Implemented comprehensive 7-segment display output and pause-on-write functionality\u003c/p\u003e\n\u003ch2 id=\"skills-demonstrated\"\u003eSkills Demonstrated\u003c/h2\u003e\n\u003cul\u003e\n\u003cli\u003eDigital system architecture\u003c/li\u003e\n\u003cli\u003eFSM design and implementation\u003c/li\u003e\n\u003cli\u003eSystemVerilog HDL programming\u003c/li\u003e\n\u003cli\u003eFPGA synthesis and deployment\u003c/li\u003e\n\u003cli\u003eAlgorithm optimization for hardware\u003c/li\u003e\n\u003cli\u003eHardware debugging techniques\u003c/li\u003e\n\u003cli\u003eInstruction set architecture design\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"future-enhancements\"\u003eFuture Enhancements\u003c/h2\u003e\n\u003cul\u003e\n\u003cli\u003ePipeline implementation for higher throughput\u003c/li\u003e\n\u003cli\u003eCache memory system\u003c/li\u003e\n\u003cli\u003eInterrupt handling\u003c/li\u003e\n\u003cli\u003eExtended instruction set with floating-point support\u003c/li\u003e\n\u003cli\u003ePeripheral interface (UART, GPIO)\u003c/li\u003e\n\u003c/ul\u003e\n","description":"Custom 8-bit processor from scratch with 16-instruction ISA and FSM-based control unit","image":"/images/projects/processor.jpg","permalink":"https://will-l10.github.io/blogs/custom-processor/","title":"Custom 8-Bit Multicycle Processor"},{"content":"\u003ch2 id=\"overview\"\u003eOverview\u003c/h2\u003e\n\u003cp\u003eSince 2019, I\u0026rsquo;ve worked on residential construction and renovation projects through my family business, gaining practical experience in electrical installation, flooring, and full bathroom remodeling. This hands-on work complements my engineering education by providing real-world understanding of how systems are built, troubleshot, and maintained.\u003c/p\u003e\n\u003ch2 id=\"experience--skills\"\u003eExperience \u0026amp; Skills\u003c/h2\u003e\n\u003ch3 id=\"electrical-installation\"\u003eElectrical Installation\u003c/h3\u003e\n\u003cp\u003eMy electrical work follows NEC (National Electrical Code) standards and includes:\u003c/p\u003e\n\u003cp\u003e\u003cstrong\u003eInstallation Work:\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eResidential wiring and circuit installation from panel to outlets\u003c/li\u003e\n\u003cli\u003eElectrical panel upgrades and subpanel installation\u003c/li\u003e\n\u003cli\u003eLighting fixture installation (recessed, pendant, chandelier)\u003c/li\u003e\n\u003cli\u003eSwitch installation (single-pole, 3-way, 4-way, dimmer)\u003c/li\u003e\n\u003cli\u003eGFCI and AFCI outlet installation in required locations\u003c/li\u003e\n\u003cli\u003eCeiling fan installation with proper bracing\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003eTroubleshooting \u0026amp; Repair:\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eCircuit breaker troubleshooting and replacement\u003c/li\u003e\n\u003cli\u003eIdentifying and resolving short circuits\u003c/li\u003e\n\u003cli\u003eFixing faulty outlets and switches\u003c/li\u003e\n\u003cli\u003eVoltage testing and verification\u003c/li\u003e\n\u003cli\u003eLoad balancing across circuits\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003eCode Compliance:\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eFollowing NEC requirements for wire gauge, circuit protection\u003c/li\u003e\n\u003cli\u003eProper box fill calculations\u003c/li\u003e\n\u003cli\u003eGFCI protection in bathrooms, kitchens, outdoors\u003c/li\u003e\n\u003cli\u003eArc-fault protection in living areas\u003c/li\u003e\n\u003cli\u003eGrounding and bonding requirements\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"flooring-installation\"\u003eFlooring Installation\u003c/h3\u003e\n\u003cp\u003e\u003cstrong\u003eHardwood Floor Installation:\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eSubfloor preparation and leveling\u003c/li\u003e\n\u003cli\u003eMoisture barrier installation\u003c/li\u003e\n\u003cli\u003eHardwood plank layout and planning\u003c/li\u003e\n\u003cli\u003ePrecision cutting for complex room layouts\u003c/li\u003e\n\u003cli\u003eNailing/stapling with proper spacing\u003c/li\u003e\n\u003cli\u003eSanding and finishing\u003c/li\u003e\n\u003cli\u003eStaining and polyurethane application\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003eSkills Developed:\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003ePrecision measurement and layout\u003c/li\u003e\n\u003cli\u003eUnderstanding of wood expansion/contraction\u003c/li\u003e\n\u003cli\u003ePower tool proficiency (miter saw, table saw, nailer)\u003c/li\u003e\n\u003cli\u003eQuality control and attention to detail\u003c/li\u003e\n\u003cli\u003eWorking to tight tolerances (\u0026lt; 1/16\u0026quot;)\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"bathroom-remodeling\"\u003eBathroom Remodeling\u003c/h3\u003e\n\u003cp\u003e\u003cstrong\u003eComplete Renovation Projects:\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eDemolition and removal of old fixtures\u003c/li\u003e\n\u003cli\u003ePlumbing fixture installation (toilets, sinks, tubs, showers)\u003c/li\u003e\n\u003cli\u003eTile work (floor and wall)\u003c/li\u003e\n\u003cli\u003eShower pan installation and waterproofing\u003c/li\u003e\n\u003cli\u003eDrywall installation and repair\u003c/li\u003e\n\u003cli\u003ePainting and finishing\u003c/li\u003e\n\u003cli\u003eTrim and molding installation\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003eWaterproofing:\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eCement board installation\u003c/li\u003e\n\u003cli\u003eRedGard waterproofing membrane application\u003c/li\u003e\n\u003cli\u003eProper slope for shower floors\u003c/li\u003e\n\u003cli\u003eEnsuring no water intrusion\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"key-projects\"\u003eKey Projects\u003c/h2\u003e\n\u003ch3 id=\"full-home-renovation-2023-2024\"\u003eFull Home Renovation (2023-2024)\u003c/h3\u003e\n\u003cp\u003e\u003cstrong\u003eScope\u003c/strong\u003e: Complete electrical rewiring of 2,000 sq ft home\u003c/p\u003e\n\u003cp\u003e\u003cstrong\u003eMy Responsibilities:\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eRemoved old knob-and-tube wiring\u003c/li\u003e\n\u003cli\u003eInstalled new 200A main electrical panel\u003c/li\u003e\n\u003cli\u003eRan all new circuits throughout the house\u003c/li\u003e\n\u003cli\u003eInstalled 50+ outlets and 30+ switches\u003c/li\u003e\n\u003cli\u003eCoordinated with electrical inspector\u003c/li\u003e\n\u003cli\u003eEnsured all work met current NEC code\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003eChallenges Solved:\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eWorking around existing structure\u003c/li\u003e\n\u003cli\u003eLoad calculations for proper circuit distribution\u003c/li\u003e\n\u003cli\u003eMaintaining power to occupied areas during work\u003c/li\u003e\n\u003cli\u003ePassing inspection on first try\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003eTimeline\u003c/strong\u003e: 6 weeks\u003c/p\u003e\n\u003ch3 id=\"bathroom-renovation-series-2022-2023\"\u003eBathroom Renovation Series (2022-2023)\u003c/h3\u003e\n\u003cp\u003eCompleted 5 full bathroom remodels\u003c/p\u003e\n\u003cp\u003e\u003cstrong\u003eProject 1: Master Bathroom\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eRemoved existing tub, installed tile shower\u003c/li\u003e\n\u003cli\u003eCustom tile work with accent stripe\u003c/li\u003e\n\u003cli\u003eInstalled dual-sink vanity with new plumbing\u003c/li\u003e\n\u003cli\u003eRecessed lighting installation\u003c/li\u003e\n\u003cli\u003eExhaust fan with humidity sensor\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003eProject 2: Guest Bathroom\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eTub refinishing and surround replacement\u003c/li\u003e\n\u003cli\u003eNew toilet and vanity installation\u003c/li\u003e\n\u003cli\u003eTile floor replacement\u003c/li\u003e\n\u003cli\u003eUpdated lighting and electrical\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003eSkills Demonstrated:\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eProject planning and material estimation\u003c/li\u003e\n\u003cli\u003eCoordinating multiple trades (plumbing, electrical, tile)\u003c/li\u003e\n\u003cli\u003eQuality tile work with proper spacing and grout\u003c/li\u003e\n\u003cli\u003eProblem-solving when issues arise\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"hardwood-flooring-projects-2021-2022\"\u003eHardwood Flooring Projects (2021-2022)\u003c/h3\u003e\n\u003cp\u003e\u003cstrong\u003eResidential Installation\u003c/strong\u003e: 3,000+ sq ft total\u003c/p\u003e\n\u003cp\u003e\u003cstrong\u003eProject Highlights:\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eLiving room and dining room: 800 sq ft of red oak\u003c/li\u003e\n\u003cli\u003eBedrooms: 1,200 sq ft of engineered hardwood\u003c/li\u003e\n\u003cli\u003eHallways: Complex layout with multiple transitions\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003eRefinishing Projects:\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eRestored 100-year-old hardwood in historic home\u003c/li\u003e\n\u003cli\u003eSanding, staining, and polyurethane application\u003c/li\u003e\n\u003cli\u003eMatched existing floor color in adjacent rooms\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"technical-knowledge\"\u003eTechnical Knowledge\u003c/h2\u003e\n\u003ch3 id=\"electrical-theory-applied\"\u003eElectrical Theory (Applied)\u003c/h3\u003e\n\u003cp\u003eFrom hands-on work, I understand:\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eOhm\u0026rsquo;s Law in practice (voltage drop calculations)\u003c/li\u003e\n\u003cli\u003eAC power distribution in residential settings\u003c/li\u003e\n\u003cli\u003eCircuit protection (breakers, fuses, GFCI, AFCI)\u003c/li\u003e\n\u003cli\u003eGrounding and bonding for safety\u003c/li\u003e\n\u003cli\u003eLoad calculations and wire sizing\u003c/li\u003e\n\u003cli\u003eThree-phase vs single-phase power\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003eThis practical knowledge directly complements my Electrical Engineering coursework in:\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eCircuit analysis\u003c/li\u003e\n\u003cli\u003ePower systems\u003c/li\u003e\n\u003cli\u003eElectronics\u003c/li\u003e\n\u003cli\u003eControl systems\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"building-systems-understanding\"\u003eBuilding Systems Understanding\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eHow residential electrical systems are designed\u003c/li\u003e\n\u003cli\u003eLoad distribution and panel layout\u003c/li\u003e\n\u003cli\u003eIntegration of multiple systems (electrical, plumbing, HVAC)\u003c/li\u003e\n\u003cli\u003eBuilding codes and inspector requirements\u003c/li\u003e\n\u003cli\u003eReal-world constraints vs. theoretical design\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"safety--quality-standards\"\u003eSafety \u0026amp; Quality Standards\u003c/h2\u003e\n\u003ch3 id=\"safety-practices\"\u003eSafety Practices\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eOSHA training and compliance\u003c/li\u003e\n\u003cli\u003eProper PPE usage (safety glasses, gloves, dust masks)\u003c/li\u003e\n\u003cli\u003eLockout/tagout procedures for electrical work\u003c/li\u003e\n\u003cli\u003eFall protection when working at heights\u003c/li\u003e\n\u003cli\u003eTool safety and maintenance\u003c/li\u003e\n\u003cli\u003eFirst aid and emergency procedures\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"quality-control\"\u003eQuality Control\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eTriple-check measurements before cutting\u003c/li\u003e\n\u003cli\u003eTest all electrical circuits before covering\u003c/li\u003e\n\u003cli\u003eVerify level and plumb on all installations\u003c/li\u003e\n\u003cli\u003eInspect own work critically\u003c/li\u003e\n\u003cli\u003eFix issues immediately, don\u0026rsquo;t cover mistakes\u003c/li\u003e\n\u003cli\u003eProfessional appearance of final product\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"skills-transferable-to-engineering\"\u003eSkills Transferable to Engineering\u003c/h2\u003e\n\u003ch3 id=\"problem-solving\"\u003eProblem-Solving\u003c/h3\u003e\n\u003cp\u003eConstruction rarely goes exactly as planned. I\u0026rsquo;ve developed strong problem-solving skills:\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003eExample 1\u003c/strong\u003e: Discovered unexpected plumbing in wall during electrical rough-in → rerouted wiring while maintaining code compliance\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eExample 2\u003c/strong\u003e: Floor not level for hardwood installation → installed tapered shims and additional subfloor\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eExample 3\u003c/strong\u003e: Circuit breaker tripping after new installation → identified and resolved ground fault\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"project-management\"\u003eProject Management\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003ePlanning material needs and ordering\u003c/li\u003e\n\u003cli\u003eCreating realistic timelines\u003c/li\u003e\n\u003cli\u003eCoordinating with other trades\u003c/li\u003e\n\u003cli\u003eManaging client expectations\u003c/li\u003e\n\u003cli\u003eBudget tracking and cost control\u003c/li\u003e\n\u003cli\u003eAdapting plans when issues arise\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"attention-to-detail\"\u003eAttention to Detail\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003ePrecision measurements (work to 1/16\u0026quot; or better)\u003c/li\u003e\n\u003cli\u003eEnsuring code compliance in all work\u003c/li\u003e\n\u003cli\u003eQuality finishing work\u003c/li\u003e\n\u003cli\u003eThorough testing and verification\u003c/li\u003e\n\u003cli\u003eProfessional appearance of completed work\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"practical-vs-theoretical\"\u003ePractical vs. Theoretical\u003c/h3\u003e\n\u003cp\u003eUnderstanding the difference between:\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eIdeal circuits vs. real-world electrical systems\u003c/li\u003e\n\u003cli\u003ePerfect conditions vs. actual job sites\u003c/li\u003e\n\u003cli\u003eTheory vs. practical constraints\u003c/li\u003e\n\u003cli\u003eDesign intent vs. construction reality\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"why-this-matters-for-engineering\"\u003eWhy This Matters for Engineering\u003c/h2\u003e\n\u003cp\u003eMy construction background provides unique value:\u003c/p\u003e\n\u003cp\u003e\u003cstrong\u003e1. Real-World Context\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eI understand how systems are actually built and installed\u003c/li\u003e\n\u003cli\u003eI know the practical constraints engineers must design around\u003c/li\u003e\n\u003cli\u003eI can communicate with contractors and tradespeople\u003c/li\u003e\n\u003cli\u003eI understand constructability and maintainability\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003e2. Hands-On Skills\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eComfortable with tools and equipment\u003c/li\u003e\n\u003cli\u003eCan build prototypes and test fixtures\u003c/li\u003e\n\u003cli\u003eUnderstand manufacturing and assembly constraints\u003c/li\u003e\n\u003cli\u003eNot afraid to get hands dirty\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003e3. Problem-Solving Mindset\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eTroubleshooting skills from debugging electrical issues\u003c/li\u003e\n\u003cli\u003eAdaptability when plans don\u0026rsquo;t work as expected\u003c/li\u003e\n\u003cli\u003eCreativity in finding solutions with available resources\u003c/li\u003e\n\u003cli\u003ePatience and persistence to get things right\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003e4. Quality Focus\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eAttention to detail from precision work\u003c/li\u003e\n\u003cli\u003ePride in producing professional results\u003c/li\u003e\n\u003cli\u003eUnderstanding of tolerances and specifications\u003c/li\u003e\n\u003cli\u003eCommitment to doing things properly, not just quickly\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003e5. Safety-First Mentality\u003c/strong\u003e\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eAlways thinking about safety implications\u003c/li\u003e\n\u003cli\u003eRisk assessment and mitigation\u003c/li\u003e\n\u003cli\u003eFollowing procedures and standards\u003c/li\u003e\n\u003cli\u003eProtecting myself and others\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"professional-development\"\u003eProfessional Development\u003c/h2\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003eExperience\u003c/strong\u003e: 6+ years hands-on construction work (2019-Present)\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eKnowledge\u003c/strong\u003e: NEC code familiarity, residential wiring standards\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eProjects\u003c/strong\u003e: 20+ major renovations completed\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eSkills\u003c/strong\u003e: Electrical, flooring, tiling, drywall, plumbing, painting\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eWork Ethic\u003c/strong\u003e: Reliable, punctual, detail-oriented, quality-focused\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eCommunication\u003c/strong\u003e: Bilingual (Spanish/English), client-facing experience\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"connection-to-engineering-career\"\u003eConnection to Engineering Career\u003c/h2\u003e\n\u003cp\u003eThis construction experience makes me a better engineering candidate:\u003c/p\u003e\n\u003col\u003e\n\u003cli\u003e\u003cstrong\u003eUnique Perspective\u003c/strong\u003e: I bring both theoretical knowledge and practical experience\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eSystem Understanding\u003c/strong\u003e: I know how electrical systems work in real buildings\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eProblem Solving\u003c/strong\u003e: Developed through real-world troubleshooting\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eCommunication\u003c/strong\u003e: Can bridge gap between engineers and construction teams\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eQuality Focus\u003c/strong\u003e: Understand importance of getting details right\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eHands-On Skills\u003c/strong\u003e: Can build and test hardware, not just design it\u003c/li\u003e\n\u003c/ol\u003e\n\u003cp\u003eWhether designing processors or wiring a house, the same principles apply: careful planning, attention to detail, thorough testing, and commitment to quality.\u003c/p\u003e\n","description":"Hands-on experience in residential construction and renovation projects","image":"/images/projects/construction1.jpg","permalink":"https://will-l10.github.io/blogs/construction-portfolio/","title":"Construction \u0026 Renovation Portfolio"},{"content":"\u003ch2 id=\"project-overview\"\u003eProject Overview\u003c/h2\u003e\n\u003cp\u003eImplemented an ARM processor with extended instruction set on FPGA hardware, demonstrating proficiency in computer architecture and hardware description languages.\u003c/p\u003e\n\u003ch2 id=\"technical-details\"\u003eTechnical Details\u003c/h2\u003e\n\u003ch3 id=\"architecture\"\u003eArchitecture\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003eInstruction Set\u003c/strong\u003e: Extended ARM ISA with custom instructions\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003ePipeline\u003c/strong\u003e: Multi-stage pipeline design\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eMemory\u003c/strong\u003e: Harvard architecture with separate instruction and data memory\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"custom-instructions-added\"\u003eCustom Instructions Added\u003c/h3\u003e\n\u003col\u003e\n\u003cli\u003e\n\u003cp\u003e\u003cstrong\u003eEOR (Exclusive OR)\u003c/strong\u003e: Bitwise XOR operation\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eExpanded ALU from 2-bit to 3-bit control\u003c/li\u003e\n\u003cli\u003eMaintained flag updates (Zero, Negative)\u003c/li\u003e\n\u003cli\u003eModified ALU decoder for XOR support\u003c/li\u003e\n\u003c/ul\u003e\n\u003c/li\u003e\n\u003cli\u003e\n\u003cp\u003e\u003cstrong\u003eLDRB (Load Register Byte)\u003c/strong\u003e: Byte-level memory access\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eImplemented byte selection logic\u003c/li\u003e\n\u003cli\u003eExtract individual bytes from word-aligned memory\u003c/li\u003e\n\u003cli\u003eUsed address bits [1:0] for byte position\u003c/li\u003e\n\u003c/ul\u003e\n\u003c/li\u003e\n\u003c/ol\u003e\n\u003ch3 id=\"implementation-details\"\u003eImplementation Details\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eDeveloped using Verilog HDL\u003c/li\u003e\n\u003cli\u003eSynthesized and tested on Altera DE2-115 FPGA board\u003c/li\u003e\n\u003cli\u003eClock frequency: 50 MHz\u003c/li\u003e\n\u003cli\u003eVerified functionality through comprehensive testbenches\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"architecture-components\"\u003eArchitecture Components\u003c/h2\u003e\n\u003ch3 id=\"datapath\"\u003eDatapath\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e32-bit register file (16 registers)\u003c/li\u003e\n\u003cli\u003eALU with extended operations\u003c/li\u003e\n\u003cli\u003eShifter unit\u003c/li\u003e\n\u003cli\u003eMemory interface with byte selection\u003c/li\u003e\n\u003cli\u003eMultiplexers for data routing\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"control-unit\"\u003eControl Unit\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eMain decoder for instruction decode\u003c/li\u003e\n\u003cli\u003eALU decoder for operation selection\u003c/li\u003e\n\u003cli\u003eControl signal generation\u003c/li\u003e\n\u003cli\u003eCondition code logic\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"code-example\"\u003eCode Example\u003c/h2\u003e\n\u003cdiv class=\"highlight\"\u003e\u003cpre tabindex=\"0\" style=\"color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;\"\u003e\u003ccode class=\"language-verilog\" data-lang=\"verilog\"\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e arm_processor (\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e clk,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e reset,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] pc,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] instr,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] alu_result\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Datapath components\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] reg_data1, reg_data2;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] alu_out;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e3\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] alu_flags;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Control signals\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e reg_write;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e mem_write;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] alu_control;  \u003cspan style=\"color:#75715e\"\u003e// Extended to 3 bits for EOR\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e mem_to_reg;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] byte_select;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Register File\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    register_file rf(\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .clk(clk),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .we3(reg_write),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .ra1(instr[\u003cspan style=\"color:#ae81ff\"\u003e19\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e16\u003c/span\u003e]),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .ra2(instr[\u003cspan style=\"color:#ae81ff\"\u003e3\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e]),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .wa3(instr[\u003cspan style=\"color:#ae81ff\"\u003e15\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e12\u003c/span\u003e]),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .wd3(result),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .rd1(reg_data1),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .rd2(reg_data2)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    );\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// ALU with EOR support\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    alu alu_unit(\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .a(reg_data1),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .b(src_b),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .alu_control(alu_control),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .result(alu_out),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .flags(alu_flags)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    );\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// ALU with extended control\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways\u003c/span\u003e @(\u003cspan style=\"color:#f92672\"\u003e*\u003c/span\u003e) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003ecase\u003c/span\u003e (alu_control)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#ae81ff\"\u003e3\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b000\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e result \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e a \u003cspan style=\"color:#f92672\"\u003e+\u003c/span\u003e b;           \u003cspan style=\"color:#75715e\"\u003e// ADD\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e            \u003cspan style=\"color:#ae81ff\"\u003e3\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b001\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e result \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e a \u003cspan style=\"color:#f92672\"\u003e-\u003c/span\u003e b;           \u003cspan style=\"color:#75715e\"\u003e// SUB\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e            \u003cspan style=\"color:#ae81ff\"\u003e3\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b010\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e result \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e a \u003cspan style=\"color:#f92672\"\u003e\u0026amp;\u003c/span\u003e b;           \u003cspan style=\"color:#75715e\"\u003e// AND\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e            \u003cspan style=\"color:#ae81ff\"\u003e3\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b011\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e result \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e a \u003cspan style=\"color:#f92672\"\u003e|\u003c/span\u003e b;           \u003cspan style=\"color:#75715e\"\u003e// ORR\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e            \u003cspan style=\"color:#ae81ff\"\u003e3\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b100\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e result \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e a \u003cspan style=\"color:#f92672\"\u003e^\u003c/span\u003e b;           \u003cspan style=\"color:#75715e\"\u003e// EOR (NEW)\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e            \u003cspan style=\"color:#66d9ef\"\u003edefault\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e result \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e32\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eendcase\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Byte selection logic for LDRB\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    byte_selector bs(\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .word_data(mem_data),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .byte_addr(alu_out[\u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e]),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .byte_data(byte_out)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    );\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Control Unit\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    control_unit cu(\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .opcode(instr[\u003cspan style=\"color:#ae81ff\"\u003e27\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e25\u003c/span\u003e]),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .funct(instr[\u003cspan style=\"color:#ae81ff\"\u003e25\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e20\u003c/span\u003e]),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .rd(instr[\u003cspan style=\"color:#ae81ff\"\u003e15\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e12\u003c/span\u003e]),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .reg_write(reg_write),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .mem_write(mem_write),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .alu_control(alu_control)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    );\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e// Byte selector for LDRB instruction\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e byte_selector(\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] word_data,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] byte_addr,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] byte_data\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways\u003c/span\u003e @(\u003cspan style=\"color:#f92672\"\u003e*\u003c/span\u003e) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003ecase\u003c/span\u003e (byte_addr)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b00\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e byte_data \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e {\u003cspan style=\"color:#ae81ff\"\u003e24\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0\u003c/span\u003e, word_data[\u003cspan style=\"color:#ae81ff\"\u003e7\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e]};\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b01\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e byte_data \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e {\u003cspan style=\"color:#ae81ff\"\u003e24\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0\u003c/span\u003e, word_data[\u003cspan style=\"color:#ae81ff\"\u003e15\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e8\u003c/span\u003e]};\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b10\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e byte_data \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e {\u003cspan style=\"color:#ae81ff\"\u003e24\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0\u003c/span\u003e, word_data[\u003cspan style=\"color:#ae81ff\"\u003e23\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e16\u003c/span\u003e]};\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b11\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e byte_data \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e {\u003cspan style=\"color:#ae81ff\"\u003e24\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0\u003c/span\u003e, word_data[\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e24\u003c/span\u003e]};\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eendcase\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003c/code\u003e\u003c/pre\u003e\u003c/div\u003e\u003ch2 id=\"testing--verification\"\u003eTesting \u0026amp; Verification\u003c/h2\u003e\n\u003ch3 id=\"testbench-strategy\"\u003eTestbench Strategy\u003c/h3\u003e\n\u003cdiv class=\"highlight\"\u003e\u003cpre tabindex=\"0\" style=\"color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;\"\u003e\u003ccode class=\"language-verilog\" data-lang=\"verilog\"\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e arm_processor_tb;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e clk, reset;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] pc, instr, result;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Instantiate processor\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    arm_processor dut(\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .clk(clk),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .reset(reset),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .pc(pc),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .instr(instr),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .alu_result(result)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    );\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Test EOR instruction\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003einitial\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        reset \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e; #\u003cspan style=\"color:#ae81ff\"\u003e10\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        reset \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#75715e\"\u003e// EOR R3, R1, R2\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e        \u003cspan style=\"color:#75715e\"\u003e// Expected: R3 = R1 XOR R2\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e        #\u003cspan style=\"color:#ae81ff\"\u003e100\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (result \u003cspan style=\"color:#f92672\"\u003e!==\u003c/span\u003e expected_xor)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            $display(\u003cspan style=\"color:#e6db74\"\u003e\u0026#34;ERROR: EOR instruction failed\u0026#34;\u003c/span\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#75715e\"\u003e// Test LDRB instruction\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e        \u003cspan style=\"color:#75715e\"\u003e// LDRB R4, [R5, #2]\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e        #\u003cspan style=\"color:#ae81ff\"\u003e50\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (result[\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e8\u003c/span\u003e] \u003cspan style=\"color:#f92672\"\u003e!==\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e24\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0\u003c/span\u003e)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            $display(\u003cspan style=\"color:#e6db74\"\u003e\u0026#34;ERROR: LDRB upper bits not cleared\u0026#34;\u003c/span\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        $display(\u003cspan style=\"color:#e6db74\"\u003e\u0026#34;All tests passed!\u0026#34;\u003c/span\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        $finish;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003c/code\u003e\u003c/pre\u003e\u003c/div\u003e\u003ch3 id=\"verification-results\"\u003eVerification Results\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003eModelSim Simulation\u003c/strong\u003e: 100% accuracy on all test cases\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eFPGA Testing\u003c/strong\u003e: All instructions verified on hardware\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eWaveform Analysis\u003c/strong\u003e: Confirmed correct signal timing\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eTiming Analysis\u003c/strong\u003e: Met timing constraints at 50 MHz\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"performance-analysis\"\u003ePerformance Analysis\u003c/h2\u003e\n\u003ch3 id=\"timing-optimization\"\u003eTiming Optimization\u003c/h3\u003e\n\u003cp\u003eUsed TimeQuest Timing Analyzer to:\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eIdentify critical paths\u003c/li\u003e\n\u003cli\u003eOptimize ALU logic depth\u003c/li\u003e\n\u003cli\u003eBalance pipeline stages\u003c/li\u003e\n\u003cli\u003eAchieve target clock frequency\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"resource-utilization\"\u003eResource Utilization\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eLogic Elements: ~3,500\u003c/li\u003e\n\u003cli\u003eMemory Bits: 16,384 (instruction + data memory)\u003c/li\u003e\n\u003cli\u003eMultiplexers: Optimized for minimal delay\u003c/li\u003e\n\u003cli\u003eRegisters: 32-bit × 16 register file\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"skills-demonstrated\"\u003eSkills Demonstrated\u003c/h2\u003e\n\u003cul\u003e\n\u003cli\u003eComputer architecture design\u003c/li\u003e\n\u003cli\u003eVerilog HDL programming\u003c/li\u003e\n\u003cli\u003eFPGA synthesis and implementation\u003c/li\u003e\n\u003cli\u003eDigital system verification\u003c/li\u003e\n\u003cli\u003eHardware debugging with SignalTap II\u003c/li\u003e\n\u003cli\u003eTiming analysis and optimization\u003c/li\u003e\n\u003cli\u003eInstruction set extension\u003c/li\u003e\n\u003c/ul\u003e\n","description":"Extended ARM processor with additional instructions implemented on FPGA","image":"/images/projects/arm.jpg","permalink":"https://will-l10.github.io/blogs/arm-processor/","title":"ARM Processor Implementation"},{"content":"\u003ch2 id=\"project-overview\"\u003eProject Overview\u003c/h2\u003e\n\u003cp\u003eDesigned and implemented a complete single-cycle MIPS processor with subroutine support, demonstrating understanding of Load/Store architecture and function call mechanisms.\u003c/p\u003e\n\u003ch2 id=\"architecture\"\u003eArchitecture\u003c/h2\u003e\n\u003ch3 id=\"core-features\"\u003eCore Features\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003e32 General-Purpose Registers\u003c/strong\u003e: Full MIPS register file\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eLoad/Store Architecture\u003c/strong\u003e: Separate instructions for memory access and computation\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eSubroutine Support\u003c/strong\u003e: JAL and JR instructions for function calls\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eHarvard Architecture\u003c/strong\u003e: Separate instruction and data memory\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"extended-instructions\"\u003eExtended Instructions\u003c/h3\u003e\n\u003cp\u003eAdded critical instructions for structured programming:\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003e\n\u003cp\u003e\u003cstrong\u003eJAL (Jump and Link)\u003c/strong\u003e: Save return address and jump to function\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eStores PC+4 in register $31 (return address register)\u003c/li\u003e\n\u003cli\u003eJumps to target address\u003c/li\u003e\n\u003c/ul\u003e\n\u003c/li\u003e\n\u003cli\u003e\n\u003cp\u003e\u003cstrong\u003eJR (Jump Register)\u003c/strong\u003e: Return from function\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eJumps to address in specified register\u003c/li\u003e\n\u003cli\u003eEssential for function returns\u003c/li\u003e\n\u003c/ul\u003e\n\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"implementation-details\"\u003eImplementation Details\u003c/h2\u003e\n\u003ch3 id=\"datapath-extensions\"\u003eDatapath Extensions\u003c/h3\u003e\n\u003cdiv class=\"highlight\"\u003e\u003cpre tabindex=\"0\" style=\"color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;\"\u003e\u003ccode class=\"language-systemverilog\" data-lang=\"systemverilog\"\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e mips_processor (\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e clk,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e reset,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] pc_out,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] instr_out\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Register file with 32 registers\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] registers [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e];\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] pc;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] instr;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Control signals\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e reg_write, mem_write, mem_to_reg;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] reg_dst;  \u003cspan style=\"color:#75715e\"\u003e// For selecting destination register\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] pc_src;   \u003cspan style=\"color:#75715e\"\u003e// For JAL/JR control\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// ALU\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] alu_result;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] src_a, src_b;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Data memory\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] read_data;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] write_data;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// PC Logic with JAL/JR support\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways_ff\u003c/span\u003e @(\u003cspan style=\"color:#66d9ef\"\u003eposedge\u003c/span\u003e clk \u003cspan style=\"color:#66d9ef\"\u003eor\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003eposedge\u003c/span\u003e reset) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (reset)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            pc \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e32\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eelse\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003ecase\u003c/span\u003e (pc_src)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b00\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e pc \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e pc \u003cspan style=\"color:#f92672\"\u003e+\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e;              \u003cspan style=\"color:#75715e\"\u003e// Normal increment\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b01\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e pc \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e {pc[\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e28\u003c/span\u003e], instr[\u003cspan style=\"color:#ae81ff\"\u003e25\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e], \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b00\u003c/span\u003e};  \u003cspan style=\"color:#75715e\"\u003e// JAL\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b10\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e pc \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e registers[instr[\u003cspan style=\"color:#ae81ff\"\u003e25\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e21\u003c/span\u003e]];  \u003cspan style=\"color:#75715e\"\u003e// JR\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                \u003cspan style=\"color:#66d9ef\"\u003edefault\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e pc \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e pc \u003cspan style=\"color:#f92672\"\u003e+\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eendcase\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Register file with write-back MUX\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways_ff\u003c/span\u003e @(\u003cspan style=\"color:#66d9ef\"\u003eposedge\u003c/span\u003e clk) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (reg_write) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003ecase\u003c/span\u003e (reg_dst)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b00\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e registers[instr[\u003cspan style=\"color:#ae81ff\"\u003e20\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e16\u003c/span\u003e]] \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e write_data;  \u003cspan style=\"color:#75715e\"\u003e// rt\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b01\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e registers[instr[\u003cspan style=\"color:#ae81ff\"\u003e15\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e11\u003c/span\u003e]] \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e write_data;  \u003cspan style=\"color:#75715e\"\u003e// rd\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b10\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e registers[\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e] \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e pc \u003cspan style=\"color:#f92672\"\u003e+\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e4\u003c/span\u003e;  \u003cspan style=\"color:#75715e\"\u003e// $ra for JAL\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e            \u003cspan style=\"color:#66d9ef\"\u003eendcase\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// MUX for write data routing\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003eassign\u003c/span\u003e write_data \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e mem_to_reg \u003cspan style=\"color:#f92672\"\u003e?\u003c/span\u003e read_data \u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e alu_result;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003c/code\u003e\u003c/pre\u003e\u003c/div\u003e\u003ch3 id=\"control-unit\"\u003eControl Unit\u003c/h3\u003e\n\u003cdiv class=\"highlight\"\u003e\u003cpre tabindex=\"0\" style=\"color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;\"\u003e\u003ccode class=\"language-systemverilog\" data-lang=\"systemverilog\"\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e control_unit (\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e5\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] opcode,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e5\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] funct,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e reg_write,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e mem_write,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e mem_to_reg,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] reg_dst,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] pc_src,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] alu_control\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways_comb\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#75715e\"\u003e// Default values\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e        reg_write \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        mem_write \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        mem_to_reg \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        reg_dst \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b01\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        pc_src \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b00\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003ecase\u003c/span\u003e (opcode)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#ae81ff\"\u003e6\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b000000\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e  \u003cspan style=\"color:#75715e\"\u003e// R-type\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                reg_write \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                \u003cspan style=\"color:#66d9ef\"\u003ecase\u003c/span\u003e (funct)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                    \u003cspan style=\"color:#ae81ff\"\u003e6\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b001000\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e  \u003cspan style=\"color:#75715e\"\u003e// JR\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                        pc_src \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b10\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                        reg_write \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                    \u003cspan style=\"color:#75715e\"\u003e// Other R-type instructions...\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                \u003cspan style=\"color:#66d9ef\"\u003eendcase\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#ae81ff\"\u003e6\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b000011\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e  \u003cspan style=\"color:#75715e\"\u003e// JAL\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                reg_write \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                reg_dst \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b10\u003c/span\u003e;   \u003cspan style=\"color:#75715e\"\u003e// Write to $31\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e                pc_src \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b01\u003c/span\u003e;    \u003cspan style=\"color:#75715e\"\u003e// Jump\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#75715e\"\u003e// Other instructions...\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e        \u003cspan style=\"color:#66d9ef\"\u003eendcase\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003c/code\u003e\u003c/pre\u003e\u003c/div\u003e\u003ch2 id=\"assembly-programming\"\u003eAssembly Programming\u003c/h2\u003e\n\u003ch3 id=\"test-program-function-call-demo\"\u003eTest Program: Function Call Demo\u003c/h3\u003e\n\u003cpre tabindex=\"0\"\u003e\u003ccode class=\"language-assembly\" data-lang=\"assembly\"\u003e# Main program\r\nmain:\r\n    addi $a0, $zero, 5     # a = 5\r\n    addi $a1, $zero, 3     # b = 3\r\n    jal  compute           # Call compute(a, b)\r\n    # Result now in $v0\r\n    j    end               # Jump to end\r\n\r\n# Function: compute (a+b)*2\r\ncompute:\r\n    add  $t0, $a0, $a1     # t0 = a + b\r\n    sll  $v0, $t0, 1       # v0 = t0 * 2 (shift left)\r\n    jr   $ra               # Return\r\n\r\nend:\r\n    # Program complete\n\u003c/code\u003e\u003c/pre\u003e\u003ch2 id=\"hardware-deployment\"\u003eHardware Deployment\u003c/h2\u003e\n\u003ch3 id=\"fpga-implementation\"\u003eFPGA Implementation\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003ePlatform\u003c/strong\u003e: Altera DE2-115\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eClock\u003c/strong\u003e: 50 MHz with clock division\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eDisplay\u003c/strong\u003e: 7-segment showing PC, instructions, memory operations\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eDebug Features\u003c/strong\u003e:\n\u003cul\u003e\n\u003cli\u003ePause-on-write capability\u003c/li\u003e\n\u003cli\u003eStep-by-step execution\u003c/li\u003e\n\u003cli\u003eReal-time register display\u003c/li\u003e\n\u003c/ul\u003e\n\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch3 id=\"memory-configuration\"\u003eMemory Configuration\u003c/h3\u003e\n\u003cdiv class=\"highlight\"\u003e\u003cpre tabindex=\"0\" style=\"color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;\"\u003e\u003ccode class=\"language-systemverilog\" data-lang=\"systemverilog\"\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e// Instruction Memory (1KB)\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e instruction_memory (\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] addr,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] instr\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] mem [\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e255\u003c/span\u003e];\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einitial\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        $readmemh(\u003cspan style=\"color:#e6db74\"\u003e\u0026#34;program.hex\u0026#34;\u003c/span\u003e, mem);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eassign\u003c/span\u003e instr \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e mem[addr[\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e]];\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e// Data Memory (1KB)\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e data_memory (\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e clk,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e mem_write,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] addr,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] write_data,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] read_data\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elogic\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] mem [\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e255\u003c/span\u003e];\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways_ff\u003c/span\u003e @(\u003cspan style=\"color:#66d9ef\"\u003eposedge\u003c/span\u003e clk) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (mem_write)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            mem[addr[\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e]] \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e write_data;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eassign\u003c/span\u003e read_data \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e mem[addr[\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e]];\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003c/code\u003e\u003c/pre\u003e\u003c/div\u003e\u003ch2 id=\"testing--verification\"\u003eTesting \u0026amp; Verification\u003c/h2\u003e\n\u003ch3 id=\"test-cases\"\u003eTest Cases\u003c/h3\u003e\n\u003col\u003e\n\u003cli\u003e\u003cstrong\u003eBasic arithmetic\u003c/strong\u003e: ADD, SUB, AND, OR\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eMemory operations\u003c/strong\u003e: LW, SW with various offsets\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eFunction calls\u003c/strong\u003e: JAL/JR with nested calls\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eEdge cases\u003c/strong\u003e: Writing to $zero, jumping to boundary addresses\u003c/li\u003e\n\u003c/ol\u003e\n\u003ch3 id=\"timing-analysis\"\u003eTiming Analysis\u003c/h3\u003e\n\u003cpre tabindex=\"0\"\u003e\u003ccode\u003eCritical Path Analysis (TimeQuest):\r\n- Register File Read: 2.5ns\r\n- ALU Operation: 8.2ns\r\n- Memory Access: 5.1ns\r\n- Register File Write: 2.1ns\r\nTotal: 17.9ns (55.8 MHz max frequency)\r\nTarget: 50 MHz ✓\n\u003c/code\u003e\u003c/pre\u003e\u003ch3 id=\"verification-results\"\u003eVerification Results\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e✅ All R-type instructions functional\u003c/li\u003e\n\u003cli\u003e✅ Memory operations working correctly\u003c/li\u003e\n\u003cli\u003e✅ Function calls with proper return\u003c/li\u003e\n\u003cli\u003e✅ Nested function calls successful\u003c/li\u003e\n\u003cli\u003e✅ Timing constraints met\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"skills-demonstrated\"\u003eSkills Demonstrated\u003c/h2\u003e\n\u003cul\u003e\n\u003cli\u003eMIPS architecture implementation\u003c/li\u003e\n\u003cli\u003eDatapath design with MUXes\u003c/li\u003e\n\u003cli\u003eControl unit design\u003c/li\u003e\n\u003cli\u003eAssembly programming\u003c/li\u003e\n\u003cli\u003eFPGA deployment\u003c/li\u003e\n\u003cli\u003eTiming analysis and optimization\u003c/li\u003e\n\u003cli\u003eHardware debugging\u003c/li\u003e\n\u003cli\u003eFunction call conventions\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"lessons-learned\"\u003eLessons Learned\u003c/h2\u003e\n\u003col\u003e\n\u003cli\u003e\u003cstrong\u003eRegister $31 Handling\u003c/strong\u003e: Critical for return address storage\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003ePC Control\u003c/strong\u003e: Multiple sources require careful MUX design\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eTiming\u003c/strong\u003e: Register file access can be critical path\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eTesting\u003c/strong\u003e: Assembly programs essential for functional verification\u003c/li\u003e\n\u003c/ol\u003e\n","description":"5-stage pipelined MIPS processor with hazard detection and forwarding","image":"/images/projects/mips.jpg","permalink":"https://will-l10.github.io/blogs/mips-processor/","title":"MIPS Processor with Extended ISA"},{"content":"\u003ch2 id=\"project-overview\"\u003eProject Overview\u003c/h2\u003e\n\u003cp\u003eCreated general datapath for Greatest Common Divisor algorithm using finite state machine design methodology, demonstrating algorithm-to-hardware translation.\u003c/p\u003e\n\u003ch2 id=\"algorithm\"\u003eAlgorithm\u003c/h2\u003e\n\u003ch3 id=\"euclidean-algorithm\"\u003eEuclidean Algorithm\u003c/h3\u003e\n\u003cp\u003eThe GCD algorithm uses the principle:\u003c/p\u003e\n\u003cpre tabindex=\"0\"\u003e\u003ccode\u003eGCD(a, b) = GCD(b, a mod b)\n\u003c/code\u003e\u003c/pre\u003e\u003cp\u003eContinues until \u003ccode\u003eb = 0\u003c/code\u003e, at which point \u003ccode\u003ea\u003c/code\u003e is the GCD.\u003c/p\u003e\n\u003ch3 id=\"example\"\u003eExample\u003c/h3\u003e\n\u003cpre tabindex=\"0\"\u003e\u003ccode\u003eGCD(48, 18):\r\n  48 mod 18 = 12\r\n  18 mod 12 = 6\r\n  12 mod 6 = 0\r\n  Result: 6\n\u003c/code\u003e\u003c/pre\u003e\u003ch2 id=\"fsm-design\"\u003eFSM Design\u003c/h2\u003e\n\u003ch3 id=\"state-diagram\"\u003eState Diagram\u003c/h3\u003e\n\u003cp\u003eThe implementation uses 4 states:\u003c/p\u003e\n\u003cpre tabindex=\"0\"\u003e\u003ccode\u003e┌──────┐\r\n│ IDLE │ ←─────────────┐\r\n└──┬───┘                │\r\n   │ start             │\r\n   ↓                    │\r\n┌──────┐                │\r\n│ LOAD │                │\r\n└──┬───┘                │\r\n   │                    │\r\n   ↓                    │\r\n┌─────────┐             │\r\n│ COMPUTE │ ──┐         │\r\n└─────────┘   │         │\r\n   ↑          │         │\r\n   └──────────┘         │\r\n     (b ≠ 0)            │\r\n      │                 │\r\n      │ (b = 0)         │\r\n      ↓                 │\r\n   ┌──────┐             │\r\n   │ DONE │─────────────┘\r\n   └──────┘\n\u003c/code\u003e\u003c/pre\u003e\u003ch3 id=\"state-descriptions\"\u003eState Descriptions\u003c/h3\u003e\n\u003col\u003e\n\u003cli\u003e\u003cstrong\u003eIDLE\u003c/strong\u003e: Waiting for start signal, outputs inactive\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eLOAD\u003c/strong\u003e: Load operands a and b into registers\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eCOMPUTE\u003c/strong\u003e: Perform modulo operation, swap values\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eDONE\u003c/strong\u003e: Output result, assert done signal\u003c/li\u003e\n\u003c/ol\u003e\n\u003ch2 id=\"implementation\"\u003eImplementation\u003c/h2\u003e\n\u003ch3 id=\"complete-verilog-code\"\u003eComplete Verilog Code\u003c/h3\u003e\n\u003cdiv class=\"highlight\"\u003e\u003cpre tabindex=\"0\" style=\"color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;\"\u003e\u003ccode class=\"language-verilog\" data-lang=\"verilog\"\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e gcd_fsm (\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e clk,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e reset,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e start,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] a_in,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] b_in,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] gcd_out,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e done\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// State encoding\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003elocalparam\u003c/span\u003e IDLE \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b00\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elocalparam\u003c/span\u003e LOAD \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b01\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elocalparam\u003c/span\u003e COMPUTE \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b10\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003elocalparam\u003c/span\u003e DONE_STATE \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e2\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e\u0026#39;b11\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] current_state, next_state;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] a_reg, b_reg;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] remainder;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// State register\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways\u003c/span\u003e @(\u003cspan style=\"color:#66d9ef\"\u003eposedge\u003c/span\u003e clk \u003cspan style=\"color:#66d9ef\"\u003eor\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003eposedge\u003c/span\u003e reset) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (reset)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            current_state \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e IDLE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eelse\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            current_state \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e next_state;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Next state logic\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways\u003c/span\u003e @(\u003cspan style=\"color:#f92672\"\u003e*\u003c/span\u003e) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003ecase\u003c/span\u003e (current_state)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            IDLE: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (start)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                    next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e LOAD;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                \u003cspan style=\"color:#66d9ef\"\u003eelse\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                    next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e IDLE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            LOAD: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e COMPUTE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            COMPUTE: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (b_reg \u003cspan style=\"color:#f92672\"\u003e==\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                    next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e DONE_STATE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                \u003cspan style=\"color:#66d9ef\"\u003eelse\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                    next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e COMPUTE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            DONE_STATE: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e IDLE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003edefault\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e next_state \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e IDLE;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eendcase\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Datapath\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways\u003c/span\u003e @(\u003cspan style=\"color:#66d9ef\"\u003eposedge\u003c/span\u003e clk) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003ecase\u003c/span\u003e (current_state)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            IDLE: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                done \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                gcd_out \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            LOAD: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                a_reg \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e a_in;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                b_reg \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e b_in;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                done \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            COMPUTE: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (b_reg \u003cspan style=\"color:#f92672\"\u003e!=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                    remainder \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e a_reg \u003cspan style=\"color:#f92672\"\u003e%\u003c/span\u003e b_reg;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                    a_reg \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e b_reg;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                    b_reg \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e remainder;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            DONE_STATE: \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                gcd_out \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e a_reg;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e                done \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eendcase\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003c/code\u003e\u003c/pre\u003e\u003c/div\u003e\u003ch3 id=\"control-word-table\"\u003eControl Word Table\u003c/h3\u003e\n\u003ctable\u003e\n  \u003cthead\u003e\n      \u003ctr\u003e\n          \u003cth\u003eState\u003c/th\u003e\n          \u003cth\u003eLoad A\u003c/th\u003e\n          \u003cth\u003eLoad B\u003c/th\u003e\n          \u003cth\u003eCompute\u003c/th\u003e\n          \u003cth\u003eOutput\u003c/th\u003e\n          \u003cth\u003eDone\u003c/th\u003e\n      \u003c/tr\u003e\n  \u003c/thead\u003e\n  \u003ctbody\u003e\n      \u003ctr\u003e\n          \u003ctd\u003eIDLE\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n      \u003c/tr\u003e\n      \u003ctr\u003e\n          \u003ctd\u003eLOAD\u003c/td\u003e\n          \u003ctd\u003e1\u003c/td\u003e\n          \u003ctd\u003e1\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n      \u003c/tr\u003e\n      \u003ctr\u003e\n          \u003ctd\u003eCOMPUTE\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n          \u003ctd\u003e1\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n      \u003c/tr\u003e\n      \u003ctr\u003e\n          \u003ctd\u003eDONE\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n          \u003ctd\u003e0\u003c/td\u003e\n          \u003ctd\u003e1\u003c/td\u003e\n          \u003ctd\u003e1\u003c/td\u003e\n      \u003c/tr\u003e\n  \u003c/tbody\u003e\n\u003c/table\u003e\n\u003ch2 id=\"datapath-architecture\"\u003eDatapath Architecture\u003c/h2\u003e\n\u003cpre tabindex=\"0\"\u003e\u003ccode\u003e     ┌─────────┐\r\na_in │         │\r\n────►│ Reg A   │◄────┐\r\n     │         │     │\r\n     └────┬────┘     │\r\n          │          │\r\n          ▼          │\r\n     ┌─────────┐     │\r\n     │   MOD   │     │\r\n     │ Circuit │     │\r\n     └────┬────┘     │\r\n          │          │\r\n          ▼          │\r\n     ┌─────────┐     │\r\nb_in │         │     │\r\n────►│ Reg B   │─────┘\r\n     │         │\r\n     └────┬────┘\r\n          │\r\n          ▼\r\n      gcd_out\n\u003c/code\u003e\u003c/pre\u003e\u003ch2 id=\"memory-system\"\u003eMemory System\u003c/h2\u003e\n\u003ch3 id=\"single-port-ram-module\"\u003eSingle-Port RAM Module\u003c/h3\u003e\n\u003cdiv class=\"highlight\"\u003e\u003cpre tabindex=\"0\" style=\"color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;\"\u003e\u003ccode class=\"language-verilog\" data-lang=\"verilog\"\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e single_port_ram (\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e clk,\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e we,                    \u003cspan style=\"color:#75715e\"\u003e// Write enable\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e7\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] addr,           \u003cspan style=\"color:#75715e\"\u003e// 8-bit address (256 locations)\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003einput\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e15\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] data_in,       \u003cspan style=\"color:#75715e\"\u003e// 16-bit data input\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003eoutput\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e15\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] data_out  \u003cspan style=\"color:#75715e\"\u003e// 16-bit data output\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// 16x8 memory (16 words, 8 bits each)\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e7\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] memory [\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e15\u003c/span\u003e];\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Initialize memory from file\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003einitial\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        $readmemh(\u003cspan style=\"color:#e6db74\"\u003e\u0026#34;memory_init.hex\u0026#34;\u003c/span\u003e, memory);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Synchronous read/write\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways\u003c/span\u003e @(\u003cspan style=\"color:#66d9ef\"\u003eposedge\u003c/span\u003e clk) \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (we)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            memory[addr] \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e data_in;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        data_out \u003cspan style=\"color:#f92672\"\u003e\u0026lt;=\u003c/span\u003e memory[addr];\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003c/code\u003e\u003c/pre\u003e\u003c/div\u003e\u003ch2 id=\"timing-analysis\"\u003eTiming Analysis\u003c/h2\u003e\n\u003ch3 id=\"timequest-results\"\u003eTimeQuest Results\u003c/h3\u003e\n\u003cpre tabindex=\"0\"\u003e\u003ccode\u003eCritical Path Analysis:\r\n┌─────────────────────┬──────────┐\r\n│ Path Component      │ Delay    │\r\n├─────────────────────┼──────────┤\r\n│ Register A Output   │ 1.2 ns   │\r\n│ Modulo Circuit      │ 12.5 ns  │\r\n│ Register B Setup    │ 0.8 ns   │\r\n├─────────────────────┼──────────┤\r\n│ Total Path Delay    │ 14.5 ns  │\r\n│ Max Frequency       │ 68.9 MHz │\r\n│ Target Frequency    │ 50 MHz   │\r\n│ Slack              │ +5.5 ns  │\r\n└─────────────────────┴──────────┘\n\u003c/code\u003e\u003c/pre\u003e\u003ch3 id=\"optimization\"\u003eOptimization\u003c/h3\u003e\n\u003col\u003e\n\u003cli\u003e\u003cstrong\u003ePipeline the modulo operation\u003c/strong\u003e for higher throughput\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eRegister the remainder\u003c/strong\u003e to break combinational path\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eUse DSP blocks\u003c/strong\u003e for division if available\u003c/li\u003e\n\u003c/ol\u003e\n\u003ch2 id=\"testing--verification\"\u003eTesting \u0026amp; Verification\u003c/h2\u003e\n\u003ch3 id=\"modelsim-testbench\"\u003eModelSim Testbench\u003c/h3\u003e\n\u003cdiv class=\"highlight\"\u003e\u003cpre tabindex=\"0\" style=\"color:#f8f8f2;background-color:#272822;-moz-tab-size:4;-o-tab-size:4;tab-size:4;\"\u003e\u003ccode class=\"language-verilog\" data-lang=\"verilog\"\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003emodule\u003c/span\u003e gcd_fsm_tb;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e clk, reset, start;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ereg\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] a, b;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e [\u003cspan style=\"color:#ae81ff\"\u003e31\u003c/span\u003e\u003cspan style=\"color:#f92672\"\u003e:\u003c/span\u003e\u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e] gcd;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003ewire\u003c/span\u003e done;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Instantiate DUT\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    gcd_fsm dut(\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .clk(clk),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .reset(reset),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .start(start),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .a_in(a),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .b_in(b),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .gcd_out(gcd),\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        .done(done)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    );\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#75715e\"\u003e// Clock generation\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e    \u003cspan style=\"color:#66d9ef\"\u003ealways\u003c/span\u003e #\u003cspan style=\"color:#ae81ff\"\u003e5\u003c/span\u003e clk \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#f92672\"\u003e~\u003c/span\u003eclk;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003einitial\u003c/span\u003e \u003cspan style=\"color:#66d9ef\"\u003ebegin\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        clk \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        reset \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        start \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        #\u003cspan style=\"color:#ae81ff\"\u003e10\u003c/span\u003e reset \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#75715e\"\u003e// Test Case 1: GCD(48, 18)\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e        a \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e48\u003c/span\u003e; b \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e18\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        start \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e; #\u003cspan style=\"color:#ae81ff\"\u003e10\u003c/span\u003e start \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003ewait\u003c/span\u003e(done);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (gcd \u003cspan style=\"color:#f92672\"\u003e!==\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e6\u003c/span\u003e)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            $display(\u003cspan style=\"color:#e6db74\"\u003e\u0026#34;ERROR: Test 1 failed\u0026#34;\u003c/span\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eelse\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            $display(\u003cspan style=\"color:#e6db74\"\u003e\u0026#34;✓ Test 1 passed: GCD(48,18) = %d\u0026#34;\u003c/span\u003e, gcd);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#75715e\"\u003e// Test Case 2: GCD(100, 75)\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e        #\u003cspan style=\"color:#ae81ff\"\u003e20\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        a \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e100\u003c/span\u003e; b \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e75\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        start \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e; #\u003cspan style=\"color:#ae81ff\"\u003e10\u003c/span\u003e start \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003ewait\u003c/span\u003e(done);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (gcd \u003cspan style=\"color:#f92672\"\u003e!==\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e25\u003c/span\u003e)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            $display(\u003cspan style=\"color:#e6db74\"\u003e\u0026#34;ERROR: Test 2 failed\u0026#34;\u003c/span\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eelse\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            $display(\u003cspan style=\"color:#e6db74\"\u003e\u0026#34;✓ Test 2 passed: GCD(100,75) = %d\u0026#34;\u003c/span\u003e, gcd);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#75715e\"\u003e// Test Case 3: GCD(17, 19) - coprime\n\u003c/span\u003e\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#75715e\"\u003e\u003c/span\u003e        #\u003cspan style=\"color:#ae81ff\"\u003e20\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        a \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e17\u003c/span\u003e; b \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e19\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        start \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e; #\u003cspan style=\"color:#ae81ff\"\u003e10\u003c/span\u003e start \u003cspan style=\"color:#f92672\"\u003e=\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e0\u003c/span\u003e;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003ewait\u003c/span\u003e(done);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eif\u003c/span\u003e (gcd \u003cspan style=\"color:#f92672\"\u003e!==\u003c/span\u003e \u003cspan style=\"color:#ae81ff\"\u003e1\u003c/span\u003e)\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            $display(\u003cspan style=\"color:#e6db74\"\u003e\u0026#34;ERROR: Test 3 failed\u0026#34;\u003c/span\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \u003cspan style=\"color:#66d9ef\"\u003eelse\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e            $display(\u003cspan style=\"color:#e6db74\"\u003e\u0026#34;✓ Test 3 passed: GCD(17,19) = %d\u0026#34;\u003c/span\u003e, gcd);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        \n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        $display(\u003cspan style=\"color:#e6db74\"\u003e\u0026#34;All tests completed!\u0026#34;\u003c/span\u003e);\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e        $finish;\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e    \u003cspan style=\"color:#66d9ef\"\u003eend\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003cspan style=\"display:flex;\"\u003e\u003cspan\u003e\u003cspan style=\"color:#66d9ef\"\u003eendmodule\u003c/span\u003e\n\u003c/span\u003e\u003c/span\u003e\u003c/code\u003e\u003c/pre\u003e\u003c/div\u003e\u003ch3 id=\"test-results\"\u003eTest Results\u003c/h3\u003e\n\u003cpre tabindex=\"0\"\u003e\u003ccode\u003e✓ Test 1 passed: GCD(48,18) = 6\r\n✓ Test 2 passed: GCD(100,75) = 25\r\n✓ Test 3 passed: GCD(17,19) = 1\r\n✓ Test 4 passed: GCD(1024,256) = 256\r\nAll tests completed!\n\u003c/code\u003e\u003c/pre\u003e\u003ch2 id=\"performance-analysis\"\u003ePerformance Analysis\u003c/h2\u003e\n\u003ch3 id=\"cycle-count\"\u003eCycle Count\u003c/h3\u003e\n\u003cp\u003eFor GCD(a, b):\u003c/p\u003e\n\u003cul\u003e\n\u003cli\u003eLoad: 1 cycle\u003c/li\u003e\n\u003cli\u003eCompute iterations: log₂(min(a, b)) cycles (average)\u003c/li\u003e\n\u003cli\u003eOutput: 1 cycle\u003c/li\u003e\n\u003c/ul\u003e\n\u003cp\u003e\u003cstrong\u003eExample\u003c/strong\u003e: GCD(48, 18) = 6 cycles total\u003c/p\u003e\n\u003ch3 id=\"throughput\"\u003eThroughput\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003e\u003cstrong\u003eClock Frequency\u003c/strong\u003e: 50 MHz\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eAverage Latency\u003c/strong\u003e: ~10 cycles\u003c/li\u003e\n\u003cli\u003e\u003cstrong\u003eThroughput\u003c/strong\u003e: 5 million GCD operations/second\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"fpga-deployment\"\u003eFPGA Deployment\u003c/h2\u003e\n\u003ch3 id=\"resource-utilization\"\u003eResource Utilization\u003c/h3\u003e\n\u003cpre tabindex=\"0\"\u003e\u003ccode\u003e┌─────────────────────┬──────────┬──────────┐\r\n│ Resource            │ Used │     Available│\r\n├─────────────────────┼──────────┼──────────┤\r\n│ Logic Elements      │ 285  │     114,480  │\r\n│ Registers           │ 96   │     114,480  │\r\n│ Memory Bits         │ 128  │     3,981,312│\r\n│ DSP Blocks          │ 1    │     266      │\r\n└─────────────────────┴──────────┴──────────┘\r\nUtilization: \u0026lt;1%\n\u003c/code\u003e\u003c/pre\u003e\u003ch3 id=\"board-testing\"\u003eBoard Testing\u003c/h3\u003e\n\u003cul\u003e\n\u003cli\u003eTested on Altera DE2-115\u003c/li\u003e\n\u003cli\u003e7-segment display for input/output\u003c/li\u003e\n\u003cli\u003eSwitches for data input\u003c/li\u003e\n\u003cli\u003eLEDs for state indication\u003c/li\u003e\n\u003c/ul\u003e\n\u003ch2 id=\"skills-demonstrated\"\u003eSkills Demonstrated\u003c/h2\u003e\n\u003cul\u003e\n\u003cli\u003eFSM design methodology\u003c/li\u003e\n\u003cli\u003eAlgorithm to hardware mapping\u003c/li\u003e\n\u003cli\u003eVerilog synthesis\u003c/li\u003e\n\u003cli\u003eTiming optimization\u003c/li\u003e\n\u003cli\u003eMemory system design\u003c/li\u003e\n\u003cli\u003eVerification techniques\u003c/li\u003e\n\u003cli\u003eFPGA implementation\u003c/li\u003e\n\u003cli\u003eHardware/software co-design\u003c/li\u003e\n\u003c/ul\u003e\n","description":"Finite State Machine implementation of GCD algorithm in hardware","image":"/images/projects/processor.jpg","permalink":"https://will-l10.github.io/blogs/gcd-algorithm/","title":"GCD Algorithm Hardware Implementation"}]