31 89 1 2 0 0 16 1 16 103
00 | 00000 0 track 0
00 | 00001 0
00 | 00002 0
00 | 00003 0
00 | 00004 0 track 1
00 | 00005 0
00 | 00006 0
00 | 00007 0
00 | 00008 0000 wClock 0
00 | 00009 0001
00 | 00010 0002
00 | 00011 0003
00 | 00012 0004
00 | 00013 0005
00 | 00014 0006
00 | 00015 0007
00 | 00016 0008 wClock 1
00 | 00017 0009
00 | 00018 0010
00 | 00019 0011
00 | 00020 0012
00 | 00021 0013
00 | 00022 0014
00 | 00023 0015
00 | 00024 0016 inEvt 005 : TEMP
00 | 00025 0017           : 01 gates
00 | 00026 0018
00 | 00027 0019
00 | 00028 0020 $ret:1, 
00 | 00029 0021 val:2, 
00 | 00030 0022 
d1 | 00031 d1 set_c ushort 16 1281          | config gate TEMP with 1 await(s) - 0x0501 = 1281
10 | 00032 10 
05 | 00033 05 
01 | 00034 01 
29 | 00035 29 clken_c 0 1000 5              | clock enable Awake_1000_5 1000msec
03 | 00036 03 
00 | 00037 00 
03 | 00038 03 
e8 | 00039 e8 
00 | 00040 .00 addr:43
2b | 00041 .05 
01 | 00042 01 end                           | end
29 | 00043 29 clken_c 1 500 9               | clock enable Awake_500_9 500msec
03 | 00044 03 
01 | 00045 01 
01 | 00046 01 
f4 | 00047 f4 
00 | 00048 .00 addr:51
33 | 00049 .09 
01 | 00050 01 end                           | end
26 | 00051 26 outevt_z 9                    | emit REQ_TEMP
09 | 00052 09 
d1 | 00053 d1 set_c ushort 18 13            | await TEMP[0]
12 | 00054 12 
00 | 00055 .00 addr:58
3a | 00056 .0d 
01 | 00057 01 end                           | end
5c | 00058 5c getextdt_v 21 2               | getExtData val 2
15 | 00059 15 
02 | 00060 02 
41 | 00061 41 push_c 512                    | push 512
02 | 00062 02 
00 | 00063 00 
91 | 00064 91 push_v ushort 21              | push val:ushort
15 | 00065 15 
13 | 00066 13 gt                            | gt
4f | 00067 4f ifelse 17 18                  | ifelse True_17 EndIf_18
00 | 00068 .00 addr:72
48 | 00069 .11 
00 | 00070 .00 addr:43
2b | 00071 .06 
58 | 00072 58 outevt_c 6 2                  | emit LED0 len=1 const=2
06 | 00073 06 
02 | 00074 02 
39 | 00075 39 exec 18                       | goto  18
00 | 00076 .00 addr:43
2b | 00077 .06 
48 | 00078 48 memclr 8 8                    | clear WClocks gates from 1 to 2
08 | 00079 08 
08 | 00080 08 
48 | 00081 48 memclr 18 2                   | clear EXT gates for TEMP[0]
12 | 00082 12 
02 | 00083 02 
01 | 00084 01 end                           | end
48 | 00085 48 memclr 0 16                   | clear WClocks gates from 0 to 2
00 | 00086 00 
10 | 00087 10 
01 | 00088 01 end                           | end
