# Progetto di Reti Logiche (A.A. 2018-2019)
:it: Lo sviluppo di questo progetto è parte del corso di reti logiche del Politecnico di Milano, e in qualità di prova finale è necessario per il conseguimento della laurea triennale in ingegneria informatica.
Lo scopo è quello di descrivere in linguaggio VHDL un componente elettronico in grado di risolvere un problema di carattere matematico.

:uk: The development of this project is part of the digital logic design course at the Polytechnic University of Milan, and as a final examination, it is necessary for the bachelor's degree in engineering of computing systems. The goal is to describe, using VHDL language, an electronic component able to solve a mathematical problem.
