// Copyright 1986-2022 Xilinx, Inc. All Rights Reserved.
// Copyright 2022-2023 Advanced Micro Devices, Inc. All Rights Reserved.
// --------------------------------------------------------------------------------
// Tool Version: Vivado v.2023.1 (win64) Build 3865809 Sun May  7 15:05:29 MDT 2023
// Date        : Tue Jul 29 17:04:38 2025
// Host        : DESKTOP-INFKKCG running 64-bit major release  (build 9200)
// Command     : write_verilog -force -mode funcsim -rename_top design_1_axi_dma_0_0 -prefix
//               design_1_axi_dma_0_0_ design_1_axi_dma_0_0_sim_netlist.v
// Design      : design_1_axi_dma_0_0
// Purpose     : This verilog netlist is a functional simulation representation of the design and should not be modified
//               or synthesized. This netlist cannot be used for SDF annotated simulation.
// Device      : xczu9eg-ffvb1156-2-e
// --------------------------------------------------------------------------------
`timescale 1 ps / 1 ps

module design_1_axi_dma_0_0_axi_datamover
   (m_axis_mm2s_tvalid,
    sig_rst2all_stop_request,
    m_axi_mm2s_arsize,
    m_axi_mm2s_arburst,
    m_axi_mm2s_arvalid,
    m_axis_mm2s_tlast,
    s_axis_mm2s_cmd_tready,
    m_axis_mm2s_sts_tvalid_int,
    sig_rst2all_stop_request_0,
    s_axis_s2mm_cmd_tready,
    m_axis_s2mm_sts_tvalid_int,
    mm2s_decerr_i,
    mm2s_interr_i,
    mm2s_slverr_i,
    sts_received_i_reg,
    s2mm_decerr_i,
    s2mm_slverr_i,
    s2mm_interr_i,
    sts_received_i_reg_0,
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] ,
    mm2s_halt_cmplt,
    m_axi_mm2s_araddr,
    m_axi_mm2s_arlen,
    m_axis_mm2s_tdata,
    m_axis_mm2s_tkeep,
    s2mm_halt_cmplt,
    s_axis_s2mm_tready,
    m_axi_s2mm_awaddr,
    m_axi_s2mm_awlen,
    m_axi_s2mm_awsize,
    m_axi_s2mm_awburst,
    m_axi_s2mm_awvalid,
    m_axi_mm2s_rready,
    m_axi_s2mm_bready,
    m_axi_s2mm_wvalid,
    m_axi_s2mm_wdata,
    m_axi_s2mm_wstrb,
    m_axi_s2mm_wlast,
    m_axi_mm2s_aclk,
    m_axi_mm2s_rdata,
    out,
    sig_s_h_halt_reg_reg,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg,
    m_axi_s2mm_aclk,
    sig_s_h_halt_reg_reg_0,
    s_axi_lite_aclk,
    mm2s_sts_received,
    s2mm_sts_received,
    s_axis_mm2s_cmd_tvalid_split,
    m_axis_mm2s_sts_tready,
    s_axis_s2mm_cmd_tvalid_split,
    m_axis_s2mm_sts_tready,
    m_axi_mm2s_rlast,
    m_axi_mm2s_arready,
    m_axi_s2mm_awready,
    m_axi_s2mm_wready,
    m_axis_mm2s_tready,
    smpl_dma_overflow,
    D,
    E,
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] ,
    s_axis_s2mm_tdata,
    s_axis_s2mm_tlast,
    s_axis_s2mm_tvalid,
    s_axis_s2mm_tkeep,
    m_axi_mm2s_rvalid,
    m_axi_mm2s_rresp,
    m_axi_s2mm_bresp,
    m_axi_s2mm_bvalid);
  output m_axis_mm2s_tvalid;
  output sig_rst2all_stop_request;
  output [0:0]m_axi_mm2s_arsize;
  output [0:0]m_axi_mm2s_arburst;
  output m_axi_mm2s_arvalid;
  output m_axis_mm2s_tlast;
  output s_axis_mm2s_cmd_tready;
  output m_axis_mm2s_sts_tvalid_int;
  output sig_rst2all_stop_request_0;
  output s_axis_s2mm_cmd_tready;
  output m_axis_s2mm_sts_tvalid_int;
  output mm2s_decerr_i;
  output mm2s_interr_i;
  output mm2s_slverr_i;
  output sts_received_i_reg;
  output s2mm_decerr_i;
  output s2mm_slverr_i;
  output s2mm_interr_i;
  output [19:0]sts_received_i_reg_0;
  output \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] ;
  output mm2s_halt_cmplt;
  output [31:0]m_axi_mm2s_araddr;
  output [3:0]m_axi_mm2s_arlen;
  output [127:0]m_axis_mm2s_tdata;
  output [15:0]m_axis_mm2s_tkeep;
  output s2mm_halt_cmplt;
  output s_axis_s2mm_tready;
  output [31:0]m_axi_s2mm_awaddr;
  output [4:0]m_axi_s2mm_awlen;
  output [0:0]m_axi_s2mm_awsize;
  output [0:0]m_axi_s2mm_awburst;
  output m_axi_s2mm_awvalid;
  output m_axi_mm2s_rready;
  output m_axi_s2mm_bready;
  output m_axi_s2mm_wvalid;
  output [127:0]m_axi_s2mm_wdata;
  output [15:0]m_axi_s2mm_wstrb;
  output m_axi_s2mm_wlast;
  input m_axi_mm2s_aclk;
  input [127:0]m_axi_mm2s_rdata;
  input out;
  input sig_s_h_halt_reg_reg;
  input sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  input m_axi_s2mm_aclk;
  input sig_s_h_halt_reg_reg_0;
  input s_axi_lite_aclk;
  input mm2s_sts_received;
  input s2mm_sts_received;
  input s_axis_mm2s_cmd_tvalid_split;
  input m_axis_mm2s_sts_tready;
  input s_axis_s2mm_cmd_tvalid_split;
  input m_axis_s2mm_sts_tready;
  input m_axi_mm2s_rlast;
  input m_axi_mm2s_arready;
  input m_axi_s2mm_awready;
  input m_axi_s2mm_wready;
  input m_axis_mm2s_tready;
  input smpl_dma_overflow;
  input [53:0]D;
  input [0:0]E;
  input [53:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] ;
  input [127:0]s_axis_s2mm_tdata;
  input s_axis_s2mm_tlast;
  input s_axis_s2mm_tvalid;
  input [15:0]s_axis_s2mm_tkeep;
  input m_axi_mm2s_rvalid;
  input [1:0]m_axi_mm2s_rresp;
  input [1:0]m_axi_s2mm_bresp;
  input m_axi_s2mm_bvalid;

  wire [53:0]D;
  wire [0:0]E;
  wire \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] ;
  wire [53:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] ;
  wire m_axi_mm2s_aclk;
  wire [31:0]m_axi_mm2s_araddr;
  wire [0:0]m_axi_mm2s_arburst;
  wire [3:0]m_axi_mm2s_arlen;
  wire m_axi_mm2s_arready;
  wire [0:0]m_axi_mm2s_arsize;
  wire m_axi_mm2s_arvalid;
  wire [127:0]m_axi_mm2s_rdata;
  wire m_axi_mm2s_rlast;
  wire m_axi_mm2s_rready;
  wire [1:0]m_axi_mm2s_rresp;
  wire m_axi_mm2s_rvalid;
  wire m_axi_s2mm_aclk;
  wire [31:0]m_axi_s2mm_awaddr;
  wire [0:0]m_axi_s2mm_awburst;
  wire [4:0]m_axi_s2mm_awlen;
  wire m_axi_s2mm_awready;
  wire [0:0]m_axi_s2mm_awsize;
  wire m_axi_s2mm_awvalid;
  wire m_axi_s2mm_bready;
  wire [1:0]m_axi_s2mm_bresp;
  wire m_axi_s2mm_bvalid;
  wire [127:0]m_axi_s2mm_wdata;
  wire m_axi_s2mm_wlast;
  wire m_axi_s2mm_wready;
  wire [15:0]m_axi_s2mm_wstrb;
  wire m_axi_s2mm_wvalid;
  wire m_axis_mm2s_sts_tready;
  wire m_axis_mm2s_sts_tvalid_int;
  wire [127:0]m_axis_mm2s_tdata;
  wire [15:0]m_axis_mm2s_tkeep;
  wire m_axis_mm2s_tlast;
  wire m_axis_mm2s_tready;
  wire m_axis_mm2s_tvalid;
  wire m_axis_s2mm_sts_tready;
  wire m_axis_s2mm_sts_tvalid_int;
  wire mm2s_decerr_i;
  wire mm2s_halt_cmplt;
  wire mm2s_interr_i;
  wire mm2s_slverr_i;
  wire mm2s_sts_received;
  wire out;
  wire s2mm_decerr_i;
  wire s2mm_halt_cmplt;
  wire s2mm_interr_i;
  wire s2mm_slverr_i;
  wire s2mm_sts_received;
  (* DONT_TOUCH *) wire s_axi_lite_aclk;
  wire s_axis_mm2s_cmd_tready;
  wire s_axis_mm2s_cmd_tvalid_split;
  wire s_axis_s2mm_cmd_tready;
  wire s_axis_s2mm_cmd_tvalid_split;
  wire [127:0]s_axis_s2mm_tdata;
  wire [15:0]s_axis_s2mm_tkeep;
  wire s_axis_s2mm_tlast;
  wire s_axis_s2mm_tready;
  wire s_axis_s2mm_tvalid;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  wire sig_rst2all_stop_request;
  wire sig_rst2all_stop_request_0;
  wire sig_s_h_halt_reg_reg;
  wire sig_s_h_halt_reg_reg_0;
  wire smpl_dma_overflow;
  wire sts_received_i_reg;
  wire [19:0]sts_received_i_reg_0;

  design_1_axi_dma_0_0_axi_datamover_mm2s_full_wrap \GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER 
       (.D(D),
        .\USE_SINGLE_REG.sig_regfifo_full_reg_reg (m_axis_mm2s_sts_tvalid_int),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .m_axi_mm2s_araddr(m_axi_mm2s_araddr),
        .m_axi_mm2s_arburst(m_axi_mm2s_arburst),
        .m_axi_mm2s_arlen(m_axi_mm2s_arlen),
        .m_axi_mm2s_arready(m_axi_mm2s_arready),
        .m_axi_mm2s_arsize(m_axi_mm2s_arsize),
        .m_axi_mm2s_arvalid(m_axi_mm2s_arvalid),
        .m_axi_mm2s_rdata(m_axi_mm2s_rdata),
        .m_axi_mm2s_rlast(m_axi_mm2s_rlast),
        .m_axi_mm2s_rready(m_axi_mm2s_rready),
        .m_axi_mm2s_rresp(m_axi_mm2s_rresp),
        .m_axi_mm2s_rvalid(m_axi_mm2s_rvalid),
        .m_axis_mm2s_sts_tready(m_axis_mm2s_sts_tready),
        .m_axis_mm2s_tdata(m_axis_mm2s_tdata),
        .m_axis_mm2s_tkeep(m_axis_mm2s_tkeep),
        .m_axis_mm2s_tlast(m_axis_mm2s_tlast),
        .m_axis_mm2s_tready(m_axis_mm2s_tready),
        .m_axis_mm2s_tvalid(m_axis_mm2s_tvalid),
        .mm2s_decerr_i(mm2s_decerr_i),
        .mm2s_halt_cmplt(mm2s_halt_cmplt),
        .mm2s_interr_i(mm2s_interr_i),
        .mm2s_slverr_i(mm2s_slverr_i),
        .mm2s_sts_received(mm2s_sts_received),
        .out(out),
        .s_axis_mm2s_cmd_tready(s_axis_mm2s_cmd_tready),
        .s_axis_mm2s_cmd_tvalid_split(s_axis_mm2s_cmd_tvalid_split),
        .sig_rst2all_stop_request(sig_rst2all_stop_request),
        .sig_s_h_halt_reg_reg(sig_s_h_halt_reg_reg));
  design_1_axi_dma_0_0_axi_datamover_s2mm_full_wrap \GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER 
       (.E(E),
        .\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] (\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] ),
        .\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] (\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] ),
        .\USE_SINGLE_REG.sig_regfifo_full_reg_reg (m_axis_s2mm_sts_tvalid_int),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .m_axi_s2mm_awaddr(m_axi_s2mm_awaddr),
        .m_axi_s2mm_awburst(m_axi_s2mm_awburst),
        .m_axi_s2mm_awlen(m_axi_s2mm_awlen),
        .m_axi_s2mm_awready(m_axi_s2mm_awready),
        .m_axi_s2mm_awsize(m_axi_s2mm_awsize),
        .m_axi_s2mm_awvalid(m_axi_s2mm_awvalid),
        .m_axi_s2mm_bready(m_axi_s2mm_bready),
        .m_axi_s2mm_bresp(m_axi_s2mm_bresp),
        .m_axi_s2mm_bvalid(m_axi_s2mm_bvalid),
        .m_axi_s2mm_wdata(m_axi_s2mm_wdata),
        .m_axi_s2mm_wlast(m_axi_s2mm_wlast),
        .m_axi_s2mm_wready(m_axi_s2mm_wready),
        .m_axi_s2mm_wstrb(m_axi_s2mm_wstrb),
        .m_axi_s2mm_wvalid(m_axi_s2mm_wvalid),
        .m_axis_s2mm_sts_tready(m_axis_s2mm_sts_tready),
        .s2mm_decerr_i(s2mm_decerr_i),
        .s2mm_halt_cmplt(s2mm_halt_cmplt),
        .s2mm_interr_i(s2mm_interr_i),
        .s2mm_slverr_i(s2mm_slverr_i),
        .s2mm_sts_received(s2mm_sts_received),
        .s_axis_s2mm_cmd_tready(s_axis_s2mm_cmd_tready),
        .s_axis_s2mm_cmd_tvalid_split(s_axis_s2mm_cmd_tvalid_split),
        .s_axis_s2mm_tdata(s_axis_s2mm_tdata),
        .s_axis_s2mm_tkeep(s_axis_s2mm_tkeep),
        .s_axis_s2mm_tlast(s_axis_s2mm_tlast),
        .s_axis_s2mm_tready(s_axis_s2mm_tready),
        .s_axis_s2mm_tvalid(s_axis_s2mm_tvalid),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg(sig_cmd_stat_rst_user_reg_n_cdc_from_reg),
        .sig_rst2all_stop_request_0(sig_rst2all_stop_request_0),
        .sig_s_h_halt_reg_reg(sig_s_h_halt_reg_reg_0),
        .smpl_dma_overflow(smpl_dma_overflow),
        .sts_received_i_reg(sts_received_i_reg),
        .sts_received_i_reg_0(sts_received_i_reg_0));
endmodule

module design_1_axi_dma_0_0_axi_datamover_addr_cntl
   (out,
    sig_posted_to_axi_reg_0,
    FIFO_Full_reg,
    sig_addr_reg_empty,
    sig_addr2rsc_calc_error,
    m_axi_mm2s_arsize,
    m_axi_mm2s_arburst,
    m_axi_mm2s_arvalid,
    sig_init_done,
    sig_inhibit_rdy_n,
    FIFO_Full_reg_0,
    m_axi_mm2s_araddr,
    m_axi_mm2s_arlen,
    SS,
    m_axi_mm2s_aclk,
    sig_init_done_reg,
    sig_sf_allow_addr_req,
    sig_data2addr_stop_req,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    m_axi_mm2s_arready,
    sig_mstr2addr_cmd_valid,
    in);
  output out;
  output sig_posted_to_axi_reg_0;
  output FIFO_Full_reg;
  output sig_addr_reg_empty;
  output sig_addr2rsc_calc_error;
  output [0:0]m_axi_mm2s_arsize;
  output [0:0]m_axi_mm2s_arburst;
  output m_axi_mm2s_arvalid;
  output sig_init_done;
  output sig_inhibit_rdy_n;
  output FIFO_Full_reg_0;
  output [31:0]m_axi_mm2s_araddr;
  output [3:0]m_axi_mm2s_arlen;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input sig_init_done_reg;
  input sig_sf_allow_addr_req;
  input sig_data2addr_stop_req;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input m_axi_mm2s_arready;
  input sig_mstr2addr_cmd_valid;
  input [37:0]in;

  wire FIFO_Full_reg;
  wire FIFO_Full_reg_0;
  wire \GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ;
  wire \GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_42 ;
  wire [0:0]SS;
  wire [37:0]in;
  wire m_axi_mm2s_aclk;
  wire [31:0]m_axi_mm2s_araddr;
  wire [0:0]m_axi_mm2s_arburst;
  wire [3:0]m_axi_mm2s_arlen;
  wire m_axi_mm2s_arready;
  wire [0:0]m_axi_mm2s_arsize;
  wire m_axi_mm2s_arvalid;
  wire sig_addr2rsc_calc_error;
  wire sig_addr_reg_empty;
  wire sig_addr_reg_full;
  wire [50:4]sig_aq_fifo_data_out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_data2addr_stop_req;
  wire sig_inhibit_rdy_n;
  wire sig_init_done;
  wire sig_init_done_reg;
  wire sig_mstr2addr_cmd_valid;
  wire \sig_next_addr_reg[31]_i_1_n_0 ;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_posted_to_axi;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_posted_to_axi_2;
  wire sig_push_addr_reg1_out;
  wire sig_sf_allow_addr_req;

  assign out = sig_posted_to_axi_2;
  assign sig_posted_to_axi_reg_0 = sig_posted_to_axi;
  design_1_axi_dma_0_0_axi_datamover_fifo__parameterized1_22 \GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO 
       (.FIFO_Full_reg(FIFO_Full_reg),
        .FIFO_Full_reg_0(FIFO_Full_reg_0),
        .\INFERRED_GEN.cnt_i_reg[2] (\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_42 ),
        .SS(SS),
        .in(in),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .out({sig_aq_fifo_data_out[50],sig_aq_fifo_data_out[47:46],sig_aq_fifo_data_out[39:4]}),
        .sig_addr_reg_empty(sig_addr_reg_empty),
        .sig_calc_error_reg_reg(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_inhibit_rdy_n_reg_0(sig_inhibit_rdy_n),
        .sig_init_done(sig_init_done),
        .sig_init_done_reg_0(sig_init_done_reg),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid),
        .sig_push_addr_reg1_out(sig_push_addr_reg1_out),
        .sig_sf_allow_addr_req(sig_sf_allow_addr_req));
  FDSE #(
    .INIT(1'b0)) 
    sig_addr_reg_empty_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(1'b0),
        .Q(sig_addr_reg_empty),
        .S(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_addr_reg_full_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(1'b1),
        .Q(sig_addr_reg_full),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_addr_valid_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .Q(m_axi_mm2s_arvalid),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_calc_error_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[50]),
        .Q(sig_addr2rsc_calc_error),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \sig_next_addr_reg[31]_i_1 
       (.I0(sig_addr2rsc_calc_error),
        .I1(sig_addr_reg_full),
        .I2(m_axi_mm2s_arready),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[4]),
        .Q(m_axi_mm2s_araddr[0]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[14]),
        .Q(m_axi_mm2s_araddr[10]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[15]),
        .Q(m_axi_mm2s_araddr[11]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[16]),
        .Q(m_axi_mm2s_araddr[12]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[17]),
        .Q(m_axi_mm2s_araddr[13]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[18]),
        .Q(m_axi_mm2s_araddr[14]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[19]),
        .Q(m_axi_mm2s_araddr[15]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[16] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[20]),
        .Q(m_axi_mm2s_araddr[16]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[17] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[21]),
        .Q(m_axi_mm2s_araddr[17]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[18] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[22]),
        .Q(m_axi_mm2s_araddr[18]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[19] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[23]),
        .Q(m_axi_mm2s_araddr[19]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[5]),
        .Q(m_axi_mm2s_araddr[1]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[20] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[24]),
        .Q(m_axi_mm2s_araddr[20]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[21] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[25]),
        .Q(m_axi_mm2s_araddr[21]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[22] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[26]),
        .Q(m_axi_mm2s_araddr[22]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[23] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[27]),
        .Q(m_axi_mm2s_araddr[23]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[24] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[28]),
        .Q(m_axi_mm2s_araddr[24]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[25] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[29]),
        .Q(m_axi_mm2s_araddr[25]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[26] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[30]),
        .Q(m_axi_mm2s_araddr[26]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[27] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[31]),
        .Q(m_axi_mm2s_araddr[27]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[28] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[32]),
        .Q(m_axi_mm2s_araddr[28]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[29] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[33]),
        .Q(m_axi_mm2s_araddr[29]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[6]),
        .Q(m_axi_mm2s_araddr[2]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[30] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[34]),
        .Q(m_axi_mm2s_araddr[30]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[31] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[35]),
        .Q(m_axi_mm2s_araddr[31]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[7]),
        .Q(m_axi_mm2s_araddr[3]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[8]),
        .Q(m_axi_mm2s_araddr[4]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[9]),
        .Q(m_axi_mm2s_araddr[5]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[10]),
        .Q(m_axi_mm2s_araddr[6]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[11]),
        .Q(m_axi_mm2s_araddr[7]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[12]),
        .Q(m_axi_mm2s_araddr[8]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[13]),
        .Q(m_axi_mm2s_araddr[9]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_burst_reg_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[47]),
        .Q(m_axi_mm2s_arburst),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_len_reg_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[36]),
        .Q(m_axi_mm2s_arlen[0]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_len_reg_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[37]),
        .Q(m_axi_mm2s_arlen[1]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_len_reg_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[38]),
        .Q(m_axi_mm2s_arlen[2]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_len_reg_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[39]),
        .Q(m_axi_mm2s_arlen[3]),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_size_reg_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_addr_reg1_out),
        .D(sig_aq_fifo_data_out[46]),
        .Q(m_axi_mm2s_arsize),
        .R(\sig_next_addr_reg[31]_i_1_n_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_posted_to_axi_2_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_42 ),
        .Q(sig_posted_to_axi_2),
        .R(1'b0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_posted_to_axi_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_42 ),
        .Q(sig_posted_to_axi),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "axi_datamover_addr_cntl" *) 
module design_1_axi_dma_0_0_axi_datamover_addr_cntl__parameterized0
   (out,
    FIFO_Full_reg,
    sig_addr_reg_empty,
    sig_addr2wsc_calc_error,
    m_axi_s2mm_awsize,
    m_axi_s2mm_awburst,
    m_axi_s2mm_awvalid,
    sig_init_done,
    \USE_SRL_FIFO.sig_wr_fifo ,
    sig_inhibit_rdy_n,
    m_axi_s2mm_awaddr,
    m_axi_s2mm_awlen,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_init_done_reg,
    sig_data2addr_stop_req,
    m_axi_s2mm_awready,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_mstr2addr_cmd_valid,
    in);
  output out;
  output FIFO_Full_reg;
  output sig_addr_reg_empty;
  output sig_addr2wsc_calc_error;
  output [0:0]m_axi_s2mm_awsize;
  output [0:0]m_axi_s2mm_awburst;
  output m_axi_s2mm_awvalid;
  output sig_init_done;
  output \USE_SRL_FIFO.sig_wr_fifo ;
  output sig_inhibit_rdy_n;
  output [31:0]m_axi_s2mm_awaddr;
  output [4:0]m_axi_s2mm_awlen;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_init_done_reg;
  input sig_data2addr_stop_req;
  input m_axi_s2mm_awready;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_mstr2addr_cmd_valid;
  input [38:0]in;

  wire FIFO_Full_reg;
  wire \GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire [38:0]in;
  wire m_axi_s2mm_aclk;
  wire [31:0]m_axi_s2mm_awaddr;
  wire [0:0]m_axi_s2mm_awburst;
  wire [4:0]m_axi_s2mm_awlen;
  wire m_axi_s2mm_awready;
  wire [0:0]m_axi_s2mm_awsize;
  wire m_axi_s2mm_awvalid;
  wire p_0_in;
  wire sig_addr2wsc_calc_error;
  wire sig_addr_reg_empty;
  wire sig_addr_reg_full;
  wire [50:4]sig_aq_fifo_data_out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_data2addr_stop_req;
  wire sig_inhibit_rdy_n;
  wire sig_init_done;
  wire sig_init_done_reg;
  wire sig_mstr2addr_cmd_valid;
  wire \sig_next_addr_reg[31]_i_1__0_n_0 ;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_posted_to_axi;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_posted_to_axi_2;
  wire sig_stream_rst;

  assign out = sig_posted_to_axi;
  design_1_axi_dma_0_0_axi_datamover_fifo__parameterized1 \GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO 
       (.FIFO_Full_reg(FIFO_Full_reg),
        .FIFO_Full_reg_0(sig_addr_reg_empty),
        .in(in),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out({sig_aq_fifo_data_out[50],sig_aq_fifo_data_out[47:46],sig_aq_fifo_data_out[40:4]}),
        .p_0_in(p_0_in),
        .sel(\USE_SRL_FIFO.sig_wr_fifo ),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_halt_reg_reg(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .sig_inhibit_rdy_n_reg_0(sig_inhibit_rdy_n),
        .sig_init_done(sig_init_done),
        .sig_init_done_reg_0(sig_init_done_reg),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid),
        .sig_stream_rst(sig_stream_rst));
  FDSE #(
    .INIT(1'b0)) 
    sig_addr_reg_empty_reg
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(1'b0),
        .Q(sig_addr_reg_empty),
        .S(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_addr_reg_full_reg
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(1'b1),
        .Q(sig_addr_reg_full),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_addr_valid_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(p_0_in),
        .Q(m_axi_s2mm_awvalid),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_calc_error_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[50]),
        .Q(sig_addr2wsc_calc_error),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  LUT4 #(
    .INIT(16'h20FF)) 
    \sig_next_addr_reg[31]_i_1__0 
       (.I0(m_axi_s2mm_awready),
        .I1(sig_addr2wsc_calc_error),
        .I2(sig_addr_reg_full),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[4]),
        .Q(m_axi_s2mm_awaddr[0]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[14]),
        .Q(m_axi_s2mm_awaddr[10]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[15]),
        .Q(m_axi_s2mm_awaddr[11]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[16]),
        .Q(m_axi_s2mm_awaddr[12]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[17]),
        .Q(m_axi_s2mm_awaddr[13]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[18]),
        .Q(m_axi_s2mm_awaddr[14]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[19]),
        .Q(m_axi_s2mm_awaddr[15]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[20]),
        .Q(m_axi_s2mm_awaddr[16]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[21]),
        .Q(m_axi_s2mm_awaddr[17]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[22]),
        .Q(m_axi_s2mm_awaddr[18]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[23]),
        .Q(m_axi_s2mm_awaddr[19]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[5]),
        .Q(m_axi_s2mm_awaddr[1]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[24]),
        .Q(m_axi_s2mm_awaddr[20]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[25]),
        .Q(m_axi_s2mm_awaddr[21]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[26]),
        .Q(m_axi_s2mm_awaddr[22]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[27]),
        .Q(m_axi_s2mm_awaddr[23]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[28]),
        .Q(m_axi_s2mm_awaddr[24]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[29]),
        .Q(m_axi_s2mm_awaddr[25]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[30]),
        .Q(m_axi_s2mm_awaddr[26]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[31]),
        .Q(m_axi_s2mm_awaddr[27]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[28] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[32]),
        .Q(m_axi_s2mm_awaddr[28]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[29] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[33]),
        .Q(m_axi_s2mm_awaddr[29]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[6]),
        .Q(m_axi_s2mm_awaddr[2]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[30] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[34]),
        .Q(m_axi_s2mm_awaddr[30]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[31] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[35]),
        .Q(m_axi_s2mm_awaddr[31]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[7]),
        .Q(m_axi_s2mm_awaddr[3]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[8]),
        .Q(m_axi_s2mm_awaddr[4]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[9]),
        .Q(m_axi_s2mm_awaddr[5]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[10]),
        .Q(m_axi_s2mm_awaddr[6]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[11]),
        .Q(m_axi_s2mm_awaddr[7]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[12]),
        .Q(m_axi_s2mm_awaddr[8]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_addr_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[13]),
        .Q(m_axi_s2mm_awaddr[9]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_burst_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[47]),
        .Q(m_axi_s2mm_awburst),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_len_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[36]),
        .Q(m_axi_s2mm_awlen[0]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_len_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[37]),
        .Q(m_axi_s2mm_awlen[1]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_len_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[38]),
        .Q(m_axi_s2mm_awlen[2]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_len_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[39]),
        .Q(m_axi_s2mm_awlen[3]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_len_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[40]),
        .Q(m_axi_s2mm_awlen[4]),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_size_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .D(sig_aq_fifo_data_out[46]),
        .Q(m_axi_s2mm_awsize),
        .R(\sig_next_addr_reg[31]_i_1__0_n_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_posted_to_axi_2_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .Q(sig_posted_to_axi_2),
        .R(sig_stream_rst));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_posted_to_axi_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO_n_2 ),
        .Q(sig_posted_to_axi),
        .R(sig_stream_rst));
endmodule

module design_1_axi_dma_0_0_axi_datamover_cmd_status
   (sig_reset_reg,
    sig_init_done,
    sig_cmd2mstr_cmd_valid,
    s_axis_mm2s_cmd_tready,
    \USE_SINGLE_REG.sig_regfifo_full_reg_reg ,
    sig_stat2rsc_status_ready,
    mm2s_decerr_i,
    mm2s_interr_i,
    mm2s_slverr_i,
    E,
    sig_init_reg2_reg,
    sig_init_reg2_reg_0,
    sig_init_reg2_reg_1,
    SR,
    Q,
    SS,
    m_axi_mm2s_aclk,
    \USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ,
    mm2s_sts_received,
    s_axis_mm2s_cmd_tvalid_split,
    \USE_SINGLE_REG.sig_regfifo_empty_reg0 ,
    m_axis_mm2s_sts_tready,
    sig_rsc2stat_status_valid,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_init_done_0,
    sig_init_done_1,
    sig_init_done_2,
    sig_strbgen_bytes_ireg2,
    D,
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6] );
  output sig_reset_reg;
  output sig_init_done;
  output sig_cmd2mstr_cmd_valid;
  output s_axis_mm2s_cmd_tready;
  output \USE_SINGLE_REG.sig_regfifo_full_reg_reg ;
  output sig_stat2rsc_status_ready;
  output mm2s_decerr_i;
  output mm2s_interr_i;
  output mm2s_slverr_i;
  output [0:0]E;
  output sig_init_reg2_reg;
  output sig_init_reg2_reg_0;
  output sig_init_reg2_reg_1;
  output [0:0]SR;
  output [53:0]Q;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input \USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ;
  input mm2s_sts_received;
  input s_axis_mm2s_cmd_tvalid_split;
  input \USE_SINGLE_REG.sig_regfifo_empty_reg0 ;
  input m_axis_mm2s_sts_tready;
  input sig_rsc2stat_status_valid;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_init_done_0;
  input sig_init_done_1;
  input sig_init_done_2;
  input [0:0]sig_strbgen_bytes_ireg2;
  input [53:0]D;
  input [2:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6] ;

  wire [53:0]D;
  wire [0:0]E;
  wire I_CMD_FIFO_n_5;
  wire [53:0]Q;
  wire [0:0]SR;
  wire [0:0]SS;
  wire [2:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6] ;
  wire \USE_SINGLE_REG.sig_regfifo_empty_reg0 ;
  wire \USE_SINGLE_REG.sig_regfifo_full_reg_reg ;
  wire \USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ;
  wire m_axi_mm2s_aclk;
  wire m_axis_mm2s_sts_tready;
  wire mm2s_decerr_i;
  wire mm2s_interr_i;
  wire mm2s_slverr_i;
  wire mm2s_sts_received;
  wire s_axis_mm2s_cmd_tready;
  wire s_axis_mm2s_cmd_tvalid_split;
  wire sig_cmd2mstr_cmd_valid;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_init_done;
  wire sig_init_done_0;
  wire sig_init_done_1;
  wire sig_init_done_2;
  wire sig_init_done_3;
  wire sig_init_reg2_reg;
  wire sig_init_reg2_reg_0;
  wire sig_init_reg2_reg_1;
  wire sig_reset_reg;
  wire sig_rsc2stat_status_valid;
  wire sig_stat2rsc_status_ready;
  wire [0:0]sig_strbgen_bytes_ireg2;

  design_1_axi_dma_0_0_axi_datamover_fifo__parameterized0 \GEN_INCLUDE_STATUS_FIFO.I_STS_FIFO 
       (.SS(SS),
        .\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6]_0 (\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6] ),
        .\USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 (sig_stat2rsc_status_ready),
        .\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 (\USE_SINGLE_REG.sig_regfifo_full_reg_reg ),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .m_axis_mm2s_sts_tready(m_axis_mm2s_sts_tready),
        .mm2s_decerr_i(mm2s_decerr_i),
        .mm2s_interr_i(mm2s_interr_i),
        .mm2s_slverr_i(mm2s_slverr_i),
        .mm2s_sts_received(mm2s_sts_received),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_init_done(sig_init_done_3),
        .sig_init_done_reg_0(I_CMD_FIFO_n_5),
        .sig_rsc2stat_status_valid(sig_rsc2stat_status_valid));
  design_1_axi_dma_0_0_axi_datamover_fifo_21 I_CMD_FIFO
       (.D(D),
        .E(E),
        .Q(Q),
        .SR(SR),
        .SS(SS),
        .\USE_SINGLE_REG.sig_regfifo_empty_reg0 (\USE_SINGLE_REG.sig_regfifo_empty_reg0 ),
        .\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 (\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .s_axis_mm2s_cmd_tready(s_axis_mm2s_cmd_tready),
        .s_axis_mm2s_cmd_tvalid_split(s_axis_mm2s_cmd_tvalid_split),
        .sig_cmd2mstr_cmd_valid(sig_cmd2mstr_cmd_valid),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_init_done(sig_init_done),
        .sig_init_done_0(sig_init_done_0),
        .sig_init_done_1(sig_init_done_1),
        .sig_init_done_2(sig_init_done_2),
        .sig_init_done_3(sig_init_done_3),
        .sig_init_reg2_reg_0(I_CMD_FIFO_n_5),
        .sig_init_reg2_reg_1(sig_init_reg2_reg),
        .sig_init_reg2_reg_2(sig_init_reg2_reg_0),
        .sig_init_reg2_reg_3(sig_init_reg2_reg_1),
        .sig_init_reg_reg_0(sig_reset_reg),
        .sig_strbgen_bytes_ireg2(sig_strbgen_bytes_ireg2));
endmodule

(* ORIG_REF_NAME = "axi_datamover_cmd_status" *) 
module design_1_axi_dma_0_0_axi_datamover_cmd_status__parameterized0
   (sig_init_done,
    sig_cmd2mstr_cmd_valid,
    s_axis_s2mm_cmd_tready,
    sig_init_done_0,
    \USE_SINGLE_REG.sig_regfifo_full_reg_reg ,
    sig_stat2wsc_status_ready,
    sts_received_i_reg,
    s2mm_decerr_i,
    s2mm_slverr_i,
    s2mm_interr_i,
    sts_received_i_reg_0,
    \USE_SINGLE_REG.sig_regfifo_empty_reg_reg ,
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] ,
    Q,
    sig_init_done_reg,
    m_axi_s2mm_aclk,
    sig_stream_rst,
    sig_init_done_reg_0,
    s2mm_sts_received,
    s_axis_s2mm_cmd_tvalid_split,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_psm_halt,
    sig_input_reg_empty,
    wsc2stat_status_valid,
    m_axis_s2mm_sts_tready,
    smpl_dma_overflow,
    E,
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] ,
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_0 ,
    wsc2stat_status);
  output sig_init_done;
  output sig_cmd2mstr_cmd_valid;
  output s_axis_s2mm_cmd_tready;
  output sig_init_done_0;
  output \USE_SINGLE_REG.sig_regfifo_full_reg_reg ;
  output sig_stat2wsc_status_ready;
  output sts_received_i_reg;
  output s2mm_decerr_i;
  output s2mm_slverr_i;
  output s2mm_interr_i;
  output [19:0]sts_received_i_reg_0;
  output \USE_SINGLE_REG.sig_regfifo_empty_reg_reg ;
  output \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] ;
  output [53:0]Q;
  input sig_init_done_reg;
  input m_axi_s2mm_aclk;
  input sig_stream_rst;
  input sig_init_done_reg_0;
  input s2mm_sts_received;
  input s_axis_s2mm_cmd_tvalid_split;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_psm_halt;
  input sig_input_reg_empty;
  input wsc2stat_status_valid;
  input m_axis_s2mm_sts_tready;
  input smpl_dma_overflow;
  input [0:0]E;
  input [53:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] ;
  input [0:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_0 ;
  input [24:0]wsc2stat_status;

  wire [0:0]E;
  wire [53:0]Q;
  wire \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] ;
  wire [0:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_0 ;
  wire [53:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] ;
  wire \USE_SINGLE_REG.sig_regfifo_empty_reg_reg ;
  wire \USE_SINGLE_REG.sig_regfifo_full_reg_reg ;
  wire m_axi_s2mm_aclk;
  wire m_axis_s2mm_sts_tready;
  wire s2mm_decerr_i;
  wire s2mm_interr_i;
  wire s2mm_slverr_i;
  wire s2mm_sts_received;
  wire s_axis_s2mm_cmd_tready;
  wire s_axis_s2mm_cmd_tvalid_split;
  wire sig_cmd2mstr_cmd_valid;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_init_done;
  wire sig_init_done_0;
  wire sig_init_done_reg;
  wire sig_init_done_reg_0;
  wire sig_input_reg_empty;
  wire sig_psm_halt;
  wire sig_stat2wsc_status_ready;
  wire sig_stream_rst;
  wire smpl_dma_overflow;
  wire sts_received_i_reg;
  wire [19:0]sts_received_i_reg_0;
  wire [24:0]wsc2stat_status;
  wire wsc2stat_status_valid;

  design_1_axi_dma_0_0_axi_datamover_fifo__parameterized4 \GEN_INCLUDE_STATUS_FIFO.I_STS_FIFO 
       (.\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_0 (\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] ),
        .\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 (\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_0 ),
        .\USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 (sig_stat2wsc_status_ready),
        .\USE_SINGLE_REG.sig_regfifo_empty_reg_reg_1 (\USE_SINGLE_REG.sig_regfifo_empty_reg_reg ),
        .\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 (\USE_SINGLE_REG.sig_regfifo_full_reg_reg ),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .m_axis_s2mm_sts_tready(m_axis_s2mm_sts_tready),
        .s2mm_decerr_i(s2mm_decerr_i),
        .s2mm_interr_i(s2mm_interr_i),
        .s2mm_slverr_i(s2mm_slverr_i),
        .s2mm_sts_received(s2mm_sts_received),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_init_done_0(sig_init_done_0),
        .sig_init_done_reg_0(sig_init_done_reg_0),
        .sig_stream_rst(sig_stream_rst),
        .smpl_dma_overflow(smpl_dma_overflow),
        .sts_received_i_reg(sts_received_i_reg),
        .sts_received_i_reg_0(sts_received_i_reg_0),
        .wsc2stat_status(wsc2stat_status),
        .wsc2stat_status_valid(wsc2stat_status_valid));
  design_1_axi_dma_0_0_axi_datamover_fifo I_CMD_FIFO
       (.E(E),
        .Q(Q),
        .\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 (\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] ),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .s_axis_s2mm_cmd_tready(s_axis_s2mm_cmd_tready),
        .s_axis_s2mm_cmd_tvalid_split(s_axis_s2mm_cmd_tvalid_split),
        .sig_cmd2mstr_cmd_valid(sig_cmd2mstr_cmd_valid),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_init_done(sig_init_done),
        .sig_init_done_reg_0(sig_init_done_reg),
        .sig_input_reg_empty(sig_input_reg_empty),
        .sig_psm_halt(sig_psm_halt),
        .sig_stream_rst(sig_stream_rst));
endmodule

module design_1_axi_dma_0_0_axi_datamover_fifo
   (sig_init_done,
    sig_cmd2mstr_cmd_valid,
    s_axis_s2mm_cmd_tready,
    Q,
    sig_init_done_reg_0,
    m_axi_s2mm_aclk,
    sig_stream_rst,
    s_axis_s2mm_cmd_tvalid_split,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_psm_halt,
    sig_input_reg_empty,
    E,
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 );
  output sig_init_done;
  output sig_cmd2mstr_cmd_valid;
  output s_axis_s2mm_cmd_tready;
  output [53:0]Q;
  input sig_init_done_reg_0;
  input m_axi_s2mm_aclk;
  input sig_stream_rst;
  input s_axis_s2mm_cmd_tvalid_split;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_psm_halt;
  input sig_input_reg_empty;
  input [0:0]E;
  input [53:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 ;

  wire [0:0]E;
  wire [53:0]Q;
  wire [53:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 ;
  wire \USE_SINGLE_REG.sig_regfifo_empty_reg_i_1__1_n_0 ;
  wire \USE_SINGLE_REG.sig_regfifo_full_reg_i_1__1_n_0 ;
  wire m_axi_s2mm_aclk;
  wire s_axis_s2mm_cmd_tready;
  wire s_axis_s2mm_cmd_tvalid_split;
  wire sig_cmd2mstr_cmd_valid;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_init_done;
  wire sig_init_done_reg_0;
  wire sig_input_reg_empty;
  wire sig_psm_halt;
  wire sig_stream_rst;

  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [0]),
        .Q(Q[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [10]),
        .Q(Q[10]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [11]),
        .Q(Q[11]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [12]),
        .Q(Q[12]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [13]),
        .Q(Q[13]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [14]),
        .Q(Q[14]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [15]),
        .Q(Q[15]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [16]),
        .Q(Q[16]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [17]),
        .Q(Q[17]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [18]),
        .Q(Q[18]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [19]),
        .Q(Q[19]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [1]),
        .Q(Q[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [20]),
        .Q(Q[20]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [2]),
        .Q(Q[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[33] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [21]),
        .Q(Q[21]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[35] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [22]),
        .Q(Q[22]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[36] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [23]),
        .Q(Q[23]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[37] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [24]),
        .Q(Q[24]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[38] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [25]),
        .Q(Q[25]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[39] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [26]),
        .Q(Q[26]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [3]),
        .Q(Q[3]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[40] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [27]),
        .Q(Q[27]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[41] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [28]),
        .Q(Q[28]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[42] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [29]),
        .Q(Q[29]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[43] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [30]),
        .Q(Q[30]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[44] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [31]),
        .Q(Q[31]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[45] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [32]),
        .Q(Q[32]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[46] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [33]),
        .Q(Q[33]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[47] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [34]),
        .Q(Q[34]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[48] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [35]),
        .Q(Q[35]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[49] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [36]),
        .Q(Q[36]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [4]),
        .Q(Q[4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[50] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [37]),
        .Q(Q[37]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[51] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [38]),
        .Q(Q[38]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[52] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [39]),
        .Q(Q[39]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[53] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [40]),
        .Q(Q[40]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[54] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [41]),
        .Q(Q[41]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[55] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [42]),
        .Q(Q[42]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[56] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [43]),
        .Q(Q[43]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[57] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [44]),
        .Q(Q[44]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[58] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [45]),
        .Q(Q[45]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[59] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [46]),
        .Q(Q[46]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [5]),
        .Q(Q[5]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[60] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [47]),
        .Q(Q[47]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[61] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [48]),
        .Q(Q[48]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[62] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [49]),
        .Q(Q[49]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[63] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [50]),
        .Q(Q[50]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[64] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [51]),
        .Q(Q[51]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[65] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [52]),
        .Q(Q[52]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [53]),
        .Q(Q[53]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [6]),
        .Q(Q[6]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [7]),
        .Q(Q[7]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [8]),
        .Q(Q[8]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66]_0 [9]),
        .Q(Q[9]),
        .R(sig_stream_rst));
  LUT6 #(
    .INIT(64'hAEAAAEAAFFFFAEAA)) 
    \USE_SINGLE_REG.sig_regfifo_empty_reg_i_1__1 
       (.I0(sig_init_done),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_psm_halt),
        .I3(sig_input_reg_empty),
        .I4(s_axis_s2mm_cmd_tready),
        .I5(s_axis_s2mm_cmd_tvalid_split),
        .O(\USE_SINGLE_REG.sig_regfifo_empty_reg_i_1__1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_empty_reg_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\USE_SINGLE_REG.sig_regfifo_empty_reg_i_1__1_n_0 ),
        .Q(s_axis_s2mm_cmd_tready),
        .R(sig_stream_rst));
  LUT6 #(
    .INIT(64'hF0800080F080F080)) 
    \USE_SINGLE_REG.sig_regfifo_full_reg_i_1__1 
       (.I0(s_axis_s2mm_cmd_tvalid_split),
        .I1(s_axis_s2mm_cmd_tready),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(sig_psm_halt),
        .I5(sig_input_reg_empty),
        .O(\USE_SINGLE_REG.sig_regfifo_full_reg_i_1__1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_full_reg_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\USE_SINGLE_REG.sig_regfifo_full_reg_i_1__1_n_0 ),
        .Q(sig_cmd2mstr_cmd_valid),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_done_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_init_done_reg_0),
        .Q(sig_init_done),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "axi_datamover_fifo" *) 
module design_1_axi_dma_0_0_axi_datamover_fifo_21
   (sig_init_reg_reg_0,
    sig_init_done,
    sig_cmd2mstr_cmd_valid,
    s_axis_mm2s_cmd_tready,
    E,
    sig_init_reg2_reg_0,
    sig_init_reg2_reg_1,
    sig_init_reg2_reg_2,
    sig_init_reg2_reg_3,
    SR,
    Q,
    SS,
    m_axi_mm2s_aclk,
    \USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ,
    s_axis_mm2s_cmd_tvalid_split,
    \USE_SINGLE_REG.sig_regfifo_empty_reg0 ,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_init_done_3,
    sig_init_done_0,
    sig_init_done_1,
    sig_init_done_2,
    sig_strbgen_bytes_ireg2,
    D);
  output sig_init_reg_reg_0;
  output sig_init_done;
  output sig_cmd2mstr_cmd_valid;
  output s_axis_mm2s_cmd_tready;
  output [0:0]E;
  output sig_init_reg2_reg_0;
  output sig_init_reg2_reg_1;
  output sig_init_reg2_reg_2;
  output sig_init_reg2_reg_3;
  output [0:0]SR;
  output [53:0]Q;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input \USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ;
  input s_axis_mm2s_cmd_tvalid_split;
  input \USE_SINGLE_REG.sig_regfifo_empty_reg0 ;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_init_done_3;
  input sig_init_done_0;
  input sig_init_done_1;
  input sig_init_done_2;
  input [0:0]sig_strbgen_bytes_ireg2;
  input [53:0]D;

  wire [53:0]D;
  wire [0:0]E;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/sig_init_reg2 ;
  wire [53:0]Q;
  wire [0:0]SR;
  wire [0:0]SS;
  wire \USE_SINGLE_REG.sig_regfifo_empty_reg0 ;
  wire \USE_SINGLE_REG.sig_regfifo_empty_reg_i_1_n_0 ;
  wire \USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ;
  wire m_axi_mm2s_aclk;
  wire s_axis_mm2s_cmd_tready;
  wire s_axis_mm2s_cmd_tvalid_split;
  wire sig_cmd2mstr_cmd_valid;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_init_done;
  wire sig_init_done_0;
  wire sig_init_done_1;
  wire sig_init_done_2;
  wire sig_init_done_3;
  wire sig_init_done_i_1__3_n_0;
  wire sig_init_reg2_reg_0;
  wire sig_init_reg2_reg_1;
  wire sig_init_reg2_reg_2;
  wire sig_init_reg2_reg_3;
  wire sig_init_reg_reg_0;
  wire [0:0]sig_strbgen_bytes_ireg2;

  LUT2 #(
    .INIT(4'h8)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg[66]_i_1 
       (.I0(s_axis_mm2s_cmd_tready),
        .I1(s_axis_mm2s_cmd_tvalid_split),
        .O(E));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[0]),
        .Q(Q[0]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[10]),
        .Q(Q[10]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[11]),
        .Q(Q[11]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[12]),
        .Q(Q[12]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[13]),
        .Q(Q[13]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[14]),
        .Q(Q[14]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[15]),
        .Q(Q[15]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[16] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[16]),
        .Q(Q[16]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[17] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[17]),
        .Q(Q[17]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[18] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[18]),
        .Q(Q[18]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[19] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[19]),
        .Q(Q[19]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[1]),
        .Q(Q[1]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[26] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[20]),
        .Q(Q[20]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[2]),
        .Q(Q[2]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[21]),
        .Q(Q[21]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[35] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[22]),
        .Q(Q[22]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[36] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[23]),
        .Q(Q[23]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[37] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[24]),
        .Q(Q[24]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[38] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[25]),
        .Q(Q[25]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[39] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[26]),
        .Q(Q[26]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[3]),
        .Q(Q[3]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[40] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[27]),
        .Q(Q[27]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[41] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[28]),
        .Q(Q[28]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[42] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[29]),
        .Q(Q[29]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[43] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[30]),
        .Q(Q[30]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[44] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[31]),
        .Q(Q[31]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[45] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[32]),
        .Q(Q[32]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[46] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[33]),
        .Q(Q[33]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[47] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[34]),
        .Q(Q[34]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[48] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[35]),
        .Q(Q[35]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[49] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[36]),
        .Q(Q[36]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[4]),
        .Q(Q[4]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[50] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[37]),
        .Q(Q[37]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[51] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[38]),
        .Q(Q[38]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[52] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[39]),
        .Q(Q[39]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[53] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[40]),
        .Q(Q[40]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[54] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[41]),
        .Q(Q[41]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[55] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[42]),
        .Q(Q[42]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[56] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[43]),
        .Q(Q[43]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[57] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[44]),
        .Q(Q[44]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[58] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[45]),
        .Q(Q[45]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[59] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[46]),
        .Q(Q[46]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[5]),
        .Q(Q[5]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[60] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[47]),
        .Q(Q[47]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[61] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[48]),
        .Q(Q[48]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[62] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[49]),
        .Q(Q[49]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[63] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[50]),
        .Q(Q[50]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[64] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[51]),
        .Q(Q[51]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[65] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[52]),
        .Q(Q[52]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[53]),
        .Q(Q[53]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[6]),
        .Q(Q[6]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[7]),
        .Q(Q[7]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[8]),
        .Q(Q[8]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(D[9]),
        .Q(Q[9]),
        .R(SS));
  LUT3 #(
    .INIT(8'hF4)) 
    \USE_SINGLE_REG.sig_regfifo_empty_reg_i_1 
       (.I0(s_axis_mm2s_cmd_tvalid_split),
        .I1(s_axis_mm2s_cmd_tready),
        .I2(\USE_SINGLE_REG.sig_regfifo_empty_reg0 ),
        .O(\USE_SINGLE_REG.sig_regfifo_empty_reg_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_empty_reg_reg 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\USE_SINGLE_REG.sig_regfifo_empty_reg_i_1_n_0 ),
        .Q(s_axis_mm2s_cmd_tready),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_full_reg_reg 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .Q(sig_cmd2mstr_cmd_valid),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair127" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    sig_init_done_i_1
       (.I0(\GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/sig_init_reg2 ),
        .I1(sig_init_reg_reg_0),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_init_done_3),
        .O(sig_init_reg2_reg_0));
  (* SOFT_HLUTNM = "soft_lutpair127" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    sig_init_done_i_1__0
       (.I0(\GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/sig_init_reg2 ),
        .I1(sig_init_reg_reg_0),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_init_done_0),
        .O(sig_init_reg2_reg_1));
  (* SOFT_HLUTNM = "soft_lutpair128" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    sig_init_done_i_1__1
       (.I0(\GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/sig_init_reg2 ),
        .I1(sig_init_reg_reg_0),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_init_done_1),
        .O(sig_init_reg2_reg_2));
  (* SOFT_HLUTNM = "soft_lutpair128" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    sig_init_done_i_1__2
       (.I0(\GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/sig_init_reg2 ),
        .I1(sig_init_reg_reg_0),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_init_done_2),
        .O(sig_init_reg2_reg_3));
  (* SOFT_HLUTNM = "soft_lutpair129" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    sig_init_done_i_1__3
       (.I0(\GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/sig_init_reg2 ),
        .I1(sig_init_reg_reg_0),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_init_done),
        .O(sig_init_done_i_1__3_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_done_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_init_done_i_1__3_n_0),
        .Q(sig_init_done),
        .R(1'b0));
  FDSE #(
    .INIT(1'b0)) 
    sig_init_reg2_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_init_reg_reg_0),
        .Q(\GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/sig_init_reg2 ),
        .S(SS));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(SS),
        .Q(sig_init_reg_reg_0),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair129" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strbgen_bytes_ireg2[3]_i_1 
       (.I0(sig_init_reg_reg_0),
        .I1(sig_strbgen_bytes_ireg2),
        .O(SR));
endmodule

(* ORIG_REF_NAME = "axi_datamover_fifo" *) 
module design_1_axi_dma_0_0_axi_datamover_fifo__parameterized0
   (sig_init_done,
    \USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ,
    \USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ,
    mm2s_decerr_i,
    mm2s_interr_i,
    mm2s_slverr_i,
    sig_init_done_reg_0,
    m_axi_mm2s_aclk,
    SS,
    mm2s_sts_received,
    m_axis_mm2s_sts_tready,
    sig_rsc2stat_status_valid,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6]_0 );
  output sig_init_done;
  output \USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ;
  output \USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ;
  output mm2s_decerr_i;
  output mm2s_interr_i;
  output mm2s_slverr_i;
  input sig_init_done_reg_0;
  input m_axi_mm2s_aclk;
  input [0:0]SS;
  input mm2s_sts_received;
  input m_axis_mm2s_sts_tready;
  input sig_rsc2stat_status_valid;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input [2:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6]_0 ;

  wire [0:0]SS;
  wire \USE_SINGLE_REG.sig_push_regfifo ;
  wire [2:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6]_0 ;
  wire \USE_SINGLE_REG.sig_regfifo_empty_reg_i_1__0_n_0 ;
  wire \USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ;
  wire \USE_SINGLE_REG.sig_regfifo_full_reg_i_1__0_n_0 ;
  wire \USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ;
  wire m_axi_mm2s_aclk;
  wire [6:4]m_axis_mm2s_sts_tdata_int;
  wire m_axis_mm2s_sts_tready;
  wire mm2s_decerr_i;
  wire mm2s_interr_i;
  wire mm2s_slverr_i;
  wire mm2s_sts_received;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_init_done;
  wire sig_init_done_reg_0;
  wire sig_rsc2stat_status_valid;

  LUT2 #(
    .INIT(4'h8)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg[6]_i_1 
       (.I0(\USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ),
        .I1(sig_rsc2stat_status_valid),
        .O(\USE_SINGLE_REG.sig_push_regfifo ));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\USE_SINGLE_REG.sig_push_regfifo ),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6]_0 [0]),
        .Q(m_axis_mm2s_sts_tdata_int[4]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\USE_SINGLE_REG.sig_push_regfifo ),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6]_0 [1]),
        .Q(m_axis_mm2s_sts_tdata_int[5]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\USE_SINGLE_REG.sig_push_regfifo ),
        .D(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6]_0 [2]),
        .Q(m_axis_mm2s_sts_tdata_int[6]),
        .R(SS));
  LUT5 #(
    .INIT(32'hF8FFF8F8)) 
    \USE_SINGLE_REG.sig_regfifo_empty_reg_i_1__0 
       (.I0(m_axis_mm2s_sts_tready),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(sig_init_done),
        .I3(sig_rsc2stat_status_valid),
        .I4(\USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ),
        .O(\USE_SINGLE_REG.sig_regfifo_empty_reg_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_empty_reg_reg 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\USE_SINGLE_REG.sig_regfifo_empty_reg_i_1__0_n_0 ),
        .Q(\USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ),
        .R(SS));
  LUT5 #(
    .INIT(32'h0080F080)) 
    \USE_SINGLE_REG.sig_regfifo_full_reg_i_1__0 
       (.I0(sig_rsc2stat_status_valid),
        .I1(\USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I4(m_axis_mm2s_sts_tready),
        .O(\USE_SINGLE_REG.sig_regfifo_full_reg_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_full_reg_reg 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\USE_SINGLE_REG.sig_regfifo_full_reg_i_1__0_n_0 ),
        .Q(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair126" *) 
  LUT3 #(
    .INIT(8'h40)) 
    mm2s_decerr_i_i_1
       (.I0(mm2s_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_mm2s_sts_tdata_int[5]),
        .O(mm2s_decerr_i));
  (* SOFT_HLUTNM = "soft_lutpair126" *) 
  LUT3 #(
    .INIT(8'h40)) 
    mm2s_interr_i_i_1
       (.I0(mm2s_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_mm2s_sts_tdata_int[4]),
        .O(mm2s_interr_i));
  LUT3 #(
    .INIT(8'h40)) 
    mm2s_slverr_i_i_1
       (.I0(mm2s_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_mm2s_sts_tdata_int[6]),
        .O(mm2s_slverr_i));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_done_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_init_done_reg_0),
        .Q(sig_init_done),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "axi_datamover_fifo" *) 
module design_1_axi_dma_0_0_axi_datamover_fifo__parameterized1
   (FIFO_Full_reg,
    sig_init_done,
    sig_halt_reg_reg,
    sel,
    sig_inhibit_rdy_n_reg_0,
    p_0_in,
    out,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_init_done_reg_0,
    sig_data2addr_stop_req,
    FIFO_Full_reg_0,
    sig_mstr2addr_cmd_valid,
    in);
  output FIFO_Full_reg;
  output sig_init_done;
  output sig_halt_reg_reg;
  output sel;
  output sig_inhibit_rdy_n_reg_0;
  output p_0_in;
  output [39:0]out;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_init_done_reg_0;
  input sig_data2addr_stop_req;
  input FIFO_Full_reg_0;
  input sig_mstr2addr_cmd_valid;
  input [38:0]in;

  wire FIFO_Full_reg;
  wire FIFO_Full_reg_0;
  wire [38:0]in;
  wire m_axi_s2mm_aclk;
  wire [39:0]out;
  wire p_0_in;
  wire sel;
  wire sig_data2addr_stop_req;
  wire sig_halt_reg_reg;
  wire sig_inhibit_rdy_n_i_1_n_0;
  wire sig_inhibit_rdy_n_reg_0;
  wire sig_init_done;
  wire sig_init_done_reg_0;
  wire sig_mstr2addr_cmd_valid;
  wire sig_stream_rst;

  design_1_axi_dma_0_0_srl_fifo_f \USE_SRL_FIFO.I_SYNC_FIFO 
       (.FIFO_Full_reg(FIFO_Full_reg),
        .FIFO_Full_reg_0(FIFO_Full_reg_0),
        .\INFERRED_GEN.cnt_i_reg[0] (sig_inhibit_rdy_n_reg_0),
        .in(in),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(out),
        .p_0_in(p_0_in),
        .sig_cmd2addr_valid_reg(sel),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_halt_reg_reg(sig_halt_reg_reg),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid),
        .sig_stream_rst(sig_stream_rst));
  LUT2 #(
    .INIT(4'hE)) 
    sig_inhibit_rdy_n_i_1
       (.I0(sig_init_done),
        .I1(sig_inhibit_rdy_n_reg_0),
        .O(sig_inhibit_rdy_n_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_inhibit_rdy_n_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_inhibit_rdy_n_i_1_n_0),
        .Q(sig_inhibit_rdy_n_reg_0),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_done_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_init_done_reg_0),
        .Q(sig_init_done),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "axi_datamover_fifo" *) 
module design_1_axi_dma_0_0_axi_datamover_fifo__parameterized1_22
   (FIFO_Full_reg,
    sig_init_done,
    sig_calc_error_reg_reg,
    out,
    \INFERRED_GEN.cnt_i_reg[2] ,
    sig_push_addr_reg1_out,
    sig_inhibit_rdy_n_reg_0,
    FIFO_Full_reg_0,
    SS,
    m_axi_mm2s_aclk,
    sig_init_done_reg_0,
    sig_addr_reg_empty,
    sig_sf_allow_addr_req,
    sig_data2addr_stop_req,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_mstr2addr_cmd_valid,
    in);
  output FIFO_Full_reg;
  output sig_init_done;
  output sig_calc_error_reg_reg;
  output [38:0]out;
  output \INFERRED_GEN.cnt_i_reg[2] ;
  output sig_push_addr_reg1_out;
  output sig_inhibit_rdy_n_reg_0;
  output FIFO_Full_reg_0;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input sig_init_done_reg_0;
  input sig_addr_reg_empty;
  input sig_sf_allow_addr_req;
  input sig_data2addr_stop_req;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_mstr2addr_cmd_valid;
  input [37:0]in;

  wire FIFO_Full_reg;
  wire FIFO_Full_reg_0;
  wire \INFERRED_GEN.cnt_i_reg[2] ;
  wire [0:0]SS;
  wire [37:0]in;
  wire m_axi_mm2s_aclk;
  wire [38:0]out;
  wire sig_addr_reg_empty;
  wire sig_calc_error_reg_reg;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_data2addr_stop_req;
  wire sig_inhibit_rdy_n_i_1_n_0;
  wire sig_inhibit_rdy_n_reg_0;
  wire sig_init_done;
  wire sig_init_done_reg_0;
  wire sig_mstr2addr_cmd_valid;
  wire sig_push_addr_reg1_out;
  wire sig_sf_allow_addr_req;

  design_1_axi_dma_0_0_srl_fifo_f_23 \USE_SRL_FIFO.I_SYNC_FIFO 
       (.FIFO_Full_reg(FIFO_Full_reg),
        .FIFO_Full_reg_0(FIFO_Full_reg_0),
        .\INFERRED_GEN.cnt_i_reg[1] (sig_inhibit_rdy_n_reg_0),
        .\INFERRED_GEN.cnt_i_reg[2] (\INFERRED_GEN.cnt_i_reg[2] ),
        .SS(SS),
        .in(in),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .out(out),
        .sig_addr_reg_empty(sig_addr_reg_empty),
        .sig_calc_error_reg_reg(sig_calc_error_reg_reg),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_halt_reg_reg(sig_push_addr_reg1_out),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid),
        .sig_sf_allow_addr_req(sig_sf_allow_addr_req));
  LUT2 #(
    .INIT(4'hE)) 
    sig_inhibit_rdy_n_i_1
       (.I0(sig_init_done),
        .I1(sig_inhibit_rdy_n_reg_0),
        .O(sig_inhibit_rdy_n_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_inhibit_rdy_n_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_inhibit_rdy_n_i_1_n_0),
        .Q(sig_inhibit_rdy_n_reg_0),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_done_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_init_done_reg_0),
        .Q(sig_init_done),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "axi_datamover_fifo" *) 
module design_1_axi_dma_0_0_axi_datamover_fifo__parameterized2
   (FIFO_Full_reg,
    sig_init_done,
    D,
    sig_push_dqual_reg16_out,
    m_axi_mm2s_rlast_0,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg,
    sig_first_dbeat_reg,
    sig_inhibit_rdy_n_reg_0,
    FIFO_Full_reg_0,
    out,
    E,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0,
    SS,
    m_axi_mm2s_aclk,
    sig_init_done_reg_0,
    Q,
    \sig_dbeat_cntr_reg[5] ,
    m_axi_mm2s_rlast,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_first_dbeat_reg_0,
    sig_last_dbeat_reg,
    sig_last_dbeat_reg_0,
    sig_first_dbeat,
    sig_mstr2data_cmd_valid,
    sig_ld_new_cmd_reg,
    sig_next_sequential_reg,
    sig_dqual_reg_empty,
    sig_next_calc_error_reg,
    sig_rsc2stat_status_valid,
    sig_stat2rsc_status_ready,
    sig_next_cmd_cmplt_reg_i_4,
    full,
    sig_dqual_reg_empty_reg,
    m_axi_mm2s_rvalid,
    sig_next_cmd_cmplt_reg_i_3,
    sig_dqual_reg_full,
    in);
  output FIFO_Full_reg;
  output sig_init_done;
  output [7:0]D;
  output sig_push_dqual_reg16_out;
  output m_axi_mm2s_rlast_0;
  output \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  output sig_first_dbeat_reg;
  output sig_inhibit_rdy_n_reg_0;
  output FIFO_Full_reg_0;
  output [35:0]out;
  output [0:0]E;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input sig_init_done_reg_0;
  input [7:0]Q;
  input \sig_dbeat_cntr_reg[5] ;
  input m_axi_mm2s_rlast;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_first_dbeat_reg_0;
  input sig_last_dbeat_reg;
  input sig_last_dbeat_reg_0;
  input sig_first_dbeat;
  input sig_mstr2data_cmd_valid;
  input sig_ld_new_cmd_reg;
  input sig_next_sequential_reg;
  input sig_dqual_reg_empty;
  input sig_next_calc_error_reg;
  input sig_rsc2stat_status_valid;
  input sig_stat2rsc_status_ready;
  input [2:0]sig_next_cmd_cmplt_reg_i_4;
  input full;
  input sig_dqual_reg_empty_reg;
  input m_axi_mm2s_rvalid;
  input sig_next_cmd_cmplt_reg_i_3;
  input sig_dqual_reg_full;
  input [39:0]in;

  wire [7:0]D;
  wire [0:0]E;
  wire FIFO_Full_reg;
  wire FIFO_Full_reg_0;
  wire [7:0]Q;
  wire [0:0]SS;
  wire full;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  wire [39:0]in;
  wire m_axi_mm2s_aclk;
  wire m_axi_mm2s_rlast;
  wire m_axi_mm2s_rlast_0;
  wire m_axi_mm2s_rvalid;
  wire [35:0]out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  wire \sig_dbeat_cntr_reg[5] ;
  wire sig_dqual_reg_empty;
  wire sig_dqual_reg_empty_reg;
  wire sig_dqual_reg_full;
  wire sig_first_dbeat;
  wire sig_first_dbeat_reg;
  wire sig_first_dbeat_reg_0;
  wire sig_inhibit_rdy_n_i_1_n_0;
  wire sig_inhibit_rdy_n_reg_0;
  wire sig_init_done;
  wire sig_init_done_reg_0;
  wire sig_last_dbeat_reg;
  wire sig_last_dbeat_reg_0;
  wire sig_ld_new_cmd_reg;
  wire sig_mstr2data_cmd_valid;
  wire sig_next_calc_error_reg;
  wire sig_next_cmd_cmplt_reg_i_3;
  wire [2:0]sig_next_cmd_cmplt_reg_i_4;
  wire sig_next_sequential_reg;
  wire sig_push_dqual_reg16_out;
  wire sig_rsc2stat_status_valid;
  wire sig_stat2rsc_status_ready;

  design_1_axi_dma_0_0_srl_fifo_f__parameterized0 \USE_SRL_FIFO.I_SYNC_FIFO 
       (.D(D),
        .E(E),
        .FIFO_Full_reg(FIFO_Full_reg),
        .FIFO_Full_reg_0(FIFO_Full_reg_0),
        .\INFERRED_GEN.cnt_i_reg[0] (sig_inhibit_rdy_n_reg_0),
        .Q(Q),
        .SS(SS),
        .full(full),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg (\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .in(in),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .m_axi_mm2s_rlast(m_axi_mm2s_rlast),
        .m_axi_mm2s_rlast_0(m_axi_mm2s_rlast_0),
        .m_axi_mm2s_rvalid(m_axi_mm2s_rvalid),
        .out(out),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg(sig_cmd_stat_rst_user_reg_n_cdc_from_reg),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0(sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0),
        .\sig_dbeat_cntr_reg[5] (\sig_dbeat_cntr_reg[5] ),
        .sig_dqual_reg_empty(sig_dqual_reg_empty),
        .sig_dqual_reg_empty_reg(sig_dqual_reg_empty_reg),
        .sig_dqual_reg_full(sig_dqual_reg_full),
        .sig_first_dbeat(sig_first_dbeat),
        .sig_first_dbeat_reg(sig_first_dbeat_reg),
        .sig_first_dbeat_reg_0(sig_first_dbeat_reg_0),
        .sig_last_dbeat_reg(sig_push_dqual_reg16_out),
        .sig_last_dbeat_reg_0(sig_last_dbeat_reg),
        .sig_last_dbeat_reg_1(sig_last_dbeat_reg_0),
        .sig_ld_new_cmd_reg(sig_ld_new_cmd_reg),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_next_calc_error_reg(sig_next_calc_error_reg),
        .sig_next_cmd_cmplt_reg_i_3(sig_next_cmd_cmplt_reg_i_3),
        .sig_next_cmd_cmplt_reg_i_4(sig_next_cmd_cmplt_reg_i_4),
        .sig_next_sequential_reg(sig_next_sequential_reg),
        .sig_rsc2stat_status_valid(sig_rsc2stat_status_valid),
        .sig_stat2rsc_status_ready(sig_stat2rsc_status_ready));
  LUT2 #(
    .INIT(4'hE)) 
    sig_inhibit_rdy_n_i_1
       (.I0(sig_init_done),
        .I1(sig_inhibit_rdy_n_reg_0),
        .O(sig_inhibit_rdy_n_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_inhibit_rdy_n_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_inhibit_rdy_n_i_1_n_0),
        .Q(sig_inhibit_rdy_n_reg_0),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_done_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_init_done_reg_0),
        .Q(sig_init_done),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "axi_datamover_fifo" *) 
module design_1_axi_dma_0_0_axi_datamover_fifo__parameterized3
   (FIFO_Full_reg,
    sig_init_done,
    \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ,
    sig_inhibit_rdy_n_reg_0,
    Q,
    sel,
    E,
    D,
    SS,
    m_axi_mm2s_aclk,
    sig_init_done_reg_0,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ,
    sig_sf2dre_use_autodest,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_mstr2sf_cmd_valid,
    FIFO_Full_reg_0,
    dout,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ,
    in);
  output FIFO_Full_reg;
  output sig_init_done;
  output \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ;
  output sig_inhibit_rdy_n_reg_0;
  output [0:0]Q;
  output sel;
  output [0:0]E;
  output [3:0]D;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input sig_init_done_reg_0;
  input \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ;
  input sig_sf2dre_use_autodest;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_mstr2sf_cmd_valid;
  input FIFO_Full_reg_0;
  input [0:0]dout;
  input \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ;
  input [4:0]in;

  wire [3:0]D;
  wire [0:0]E;
  wire FIFO_Full_reg;
  wire FIFO_Full_reg_0;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ;
  wire [0:0]Q;
  wire [0:0]SS;
  wire [0:0]dout;
  wire [4:0]in;
  wire m_axi_mm2s_aclk;
  wire sel;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_inhibit_rdy_n_i_1_n_0;
  wire sig_inhibit_rdy_n_reg_0;
  wire sig_init_done;
  wire sig_init_done_reg_0;
  wire sig_mstr2sf_cmd_valid;
  wire sig_sf2dre_use_autodest;

  design_1_axi_dma_0_0_srl_fifo_f__parameterized1 \USE_SRL_FIFO.I_SYNC_FIFO 
       (.D(D),
        .E(E),
        .FIFO_Full_reg(FIFO_Full_reg),
        .FIFO_Full_reg_0(sel),
        .FIFO_Full_reg_1(FIFO_Full_reg_0),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] (\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 (\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ),
        .\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg (\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ),
        .\INFERRED_GEN.cnt_i_reg[0] (sig_inhibit_rdy_n_reg_0),
        .Q(Q),
        .SS(SS),
        .dout(dout),
        .in(in),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_mstr2sf_cmd_valid(sig_mstr2sf_cmd_valid),
        .sig_sf2dre_use_autodest(sig_sf2dre_use_autodest));
  LUT2 #(
    .INIT(4'hE)) 
    sig_inhibit_rdy_n_i_1
       (.I0(sig_init_done),
        .I1(sig_inhibit_rdy_n_reg_0),
        .O(sig_inhibit_rdy_n_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_inhibit_rdy_n_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_inhibit_rdy_n_i_1_n_0),
        .Q(sig_inhibit_rdy_n_reg_0),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_done_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_init_done_reg_0),
        .Q(sig_init_done),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "axi_datamover_fifo" *) 
module design_1_axi_dma_0_0_axi_datamover_fifo__parameterized4
   (sig_init_done_0,
    \USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ,
    \USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ,
    sts_received_i_reg,
    s2mm_decerr_i,
    s2mm_slverr_i,
    s2mm_interr_i,
    sts_received_i_reg_0,
    \USE_SINGLE_REG.sig_regfifo_empty_reg_reg_1 ,
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_0 ,
    sig_init_done_reg_0,
    m_axi_s2mm_aclk,
    sig_stream_rst,
    s2mm_sts_received,
    wsc2stat_status_valid,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    m_axis_s2mm_sts_tready,
    smpl_dma_overflow,
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ,
    wsc2stat_status);
  output sig_init_done_0;
  output \USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ;
  output \USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ;
  output sts_received_i_reg;
  output s2mm_decerr_i;
  output s2mm_slverr_i;
  output s2mm_interr_i;
  output [19:0]sts_received_i_reg_0;
  output \USE_SINGLE_REG.sig_regfifo_empty_reg_reg_1 ;
  output \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_0 ;
  input sig_init_done_reg_0;
  input m_axi_s2mm_aclk;
  input sig_stream_rst;
  input s2mm_sts_received;
  input wsc2stat_status_valid;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input m_axis_s2mm_sts_tready;
  input smpl_dma_overflow;
  input [0:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ;
  input [24:0]wsc2stat_status;

  wire \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_0 ;
  wire [0:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ;
  wire \USE_SINGLE_REG.sig_regfifo_empty_reg_i_1__2_n_0 ;
  wire \USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ;
  wire \USE_SINGLE_REG.sig_regfifo_empty_reg_reg_1 ;
  wire \USE_SINGLE_REG.sig_regfifo_full_reg_i_1__2_n_0 ;
  wire \USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ;
  wire m_axi_s2mm_aclk;
  wire [34:4]m_axis_s2mm_sts_tdata_int;
  wire m_axis_s2mm_sts_tready;
  wire s2mm_decerr_i;
  wire s2mm_interr_i;
  wire s2mm_slverr_i;
  wire s2mm_sts_received;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_init_done_0;
  wire sig_init_done_reg_0;
  wire sig_stream_rst;
  wire smpl_dma_overflow;
  wire sts_received_i_reg;
  wire [19:0]sts_received_i_reg_0;
  wire [24:0]wsc2stat_status;
  wire wsc2stat_status_valid;

  (* SOFT_HLUTNM = "soft_lutpair429" *) 
  LUT3 #(
    .INIT(8'h8F)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_i_1 
       (.I0(\USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ),
        .I1(wsc2stat_status_valid),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\USE_SINGLE_REG.sig_regfifo_empty_reg_reg_1 ));
  (* SOFT_HLUTNM = "soft_lutpair430" *) 
  LUT4 #(
    .INIT(16'hFF04)) 
    \GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS/INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_i_1 
       (.I0(m_axis_s2mm_sts_tdata_int[34]),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(s2mm_sts_received),
        .I3(smpl_dma_overflow),
        .O(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_0 ));
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[0]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[8]),
        .O(sts_received_i_reg_0[0]));
  (* SOFT_HLUTNM = "soft_lutpair437" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[10]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[18]),
        .O(sts_received_i_reg_0[10]));
  (* SOFT_HLUTNM = "soft_lutpair436" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[11]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[19]),
        .O(sts_received_i_reg_0[11]));
  (* SOFT_HLUTNM = "soft_lutpair436" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[12]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[20]),
        .O(sts_received_i_reg_0[12]));
  (* SOFT_HLUTNM = "soft_lutpair435" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[13]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[21]),
        .O(sts_received_i_reg_0[13]));
  (* SOFT_HLUTNM = "soft_lutpair435" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[14]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[22]),
        .O(sts_received_i_reg_0[14]));
  (* SOFT_HLUTNM = "soft_lutpair434" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[15]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[23]),
        .O(sts_received_i_reg_0[15]));
  (* SOFT_HLUTNM = "soft_lutpair434" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[16]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[24]),
        .O(sts_received_i_reg_0[16]));
  (* SOFT_HLUTNM = "soft_lutpair433" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[17]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[25]),
        .O(sts_received_i_reg_0[17]));
  (* SOFT_HLUTNM = "soft_lutpair433" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[18]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[26]),
        .O(sts_received_i_reg_0[18]));
  (* SOFT_HLUTNM = "soft_lutpair432" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[19]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[27]),
        .O(sts_received_i_reg_0[19]));
  (* SOFT_HLUTNM = "soft_lutpair441" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[1]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[9]),
        .O(sts_received_i_reg_0[1]));
  (* SOFT_HLUTNM = "soft_lutpair441" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[2]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[10]),
        .O(sts_received_i_reg_0[2]));
  (* SOFT_HLUTNM = "soft_lutpair440" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[3]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[11]),
        .O(sts_received_i_reg_0[3]));
  (* SOFT_HLUTNM = "soft_lutpair440" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[4]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[12]),
        .O(sts_received_i_reg_0[4]));
  (* SOFT_HLUTNM = "soft_lutpair439" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[5]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[13]),
        .O(sts_received_i_reg_0[5]));
  (* SOFT_HLUTNM = "soft_lutpair439" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[6]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[14]),
        .O(sts_received_i_reg_0[6]));
  (* SOFT_HLUTNM = "soft_lutpair438" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[7]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[15]),
        .O(sts_received_i_reg_0[7]));
  (* SOFT_HLUTNM = "soft_lutpair438" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[8]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[16]),
        .O(sts_received_i_reg_0[8]));
  (* SOFT_HLUTNM = "soft_lutpair437" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_brcvd[9]_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[17]),
        .O(sts_received_i_reg_0[9]));
  (* SOFT_HLUTNM = "soft_lutpair431" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_decerr_i_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[5]),
        .O(s2mm_decerr_i));
  (* SOFT_HLUTNM = "soft_lutpair430" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_done_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[7]),
        .O(sts_received_i_reg));
  (* SOFT_HLUTNM = "soft_lutpair432" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_interr_i_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[4]),
        .O(s2mm_interr_i));
  (* SOFT_HLUTNM = "soft_lutpair431" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \INDETERMINATE_BTT_MODE.s2mm_slverr_i_i_1 
       (.I0(s2mm_sts_received),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tdata_int[6]),
        .O(s2mm_slverr_i));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[6]),
        .Q(m_axis_s2mm_sts_tdata_int[10]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[7]),
        .Q(m_axis_s2mm_sts_tdata_int[11]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[8]),
        .Q(m_axis_s2mm_sts_tdata_int[12]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[9]),
        .Q(m_axis_s2mm_sts_tdata_int[13]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[10]),
        .Q(m_axis_s2mm_sts_tdata_int[14]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[11]),
        .Q(m_axis_s2mm_sts_tdata_int[15]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[12]),
        .Q(m_axis_s2mm_sts_tdata_int[16]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[13]),
        .Q(m_axis_s2mm_sts_tdata_int[17]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[14]),
        .Q(m_axis_s2mm_sts_tdata_int[18]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[15]),
        .Q(m_axis_s2mm_sts_tdata_int[19]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[16]),
        .Q(m_axis_s2mm_sts_tdata_int[20]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[17]),
        .Q(m_axis_s2mm_sts_tdata_int[21]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[18]),
        .Q(m_axis_s2mm_sts_tdata_int[22]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[19]),
        .Q(m_axis_s2mm_sts_tdata_int[23]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[20]),
        .Q(m_axis_s2mm_sts_tdata_int[24]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[21]),
        .Q(m_axis_s2mm_sts_tdata_int[25]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[22]),
        .Q(m_axis_s2mm_sts_tdata_int[26]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[23]),
        .Q(m_axis_s2mm_sts_tdata_int[27]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[24]),
        .Q(m_axis_s2mm_sts_tdata_int[34]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[0]),
        .Q(m_axis_s2mm_sts_tdata_int[4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[1]),
        .Q(m_axis_s2mm_sts_tdata_int[5]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[2]),
        .Q(m_axis_s2mm_sts_tdata_int[6]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[3]),
        .Q(m_axis_s2mm_sts_tdata_int[7]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[4]),
        .Q(m_axis_s2mm_sts_tdata_int[8]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_1 ),
        .D(wsc2stat_status[5]),
        .Q(m_axis_s2mm_sts_tdata_int[9]),
        .R(sig_stream_rst));
  LUT5 #(
    .INIT(32'hEAEAFFEA)) 
    \USE_SINGLE_REG.sig_regfifo_empty_reg_i_1__2 
       (.I0(sig_init_done_0),
        .I1(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I2(m_axis_s2mm_sts_tready),
        .I3(\USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ),
        .I4(wsc2stat_status_valid),
        .O(\USE_SINGLE_REG.sig_regfifo_empty_reg_i_1__2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_empty_reg_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\USE_SINGLE_REG.sig_regfifo_empty_reg_i_1__2_n_0 ),
        .Q(\USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ),
        .R(sig_stream_rst));
  (* SOFT_HLUTNM = "soft_lutpair429" *) 
  LUT5 #(
    .INIT(32'h0080F080)) 
    \USE_SINGLE_REG.sig_regfifo_full_reg_i_1__2 
       (.I0(wsc2stat_status_valid),
        .I1(\USE_SINGLE_REG.sig_regfifo_empty_reg_reg_0 ),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .I4(m_axis_s2mm_sts_tready),
        .O(\USE_SINGLE_REG.sig_regfifo_full_reg_i_1__2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \USE_SINGLE_REG.sig_regfifo_full_reg_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\USE_SINGLE_REG.sig_regfifo_full_reg_i_1__2_n_0 ),
        .Q(\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 ),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_done_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_init_done_reg_0),
        .Q(sig_init_done_0),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "axi_datamover_fifo" *) 
module design_1_axi_dma_0_0_axi_datamover_fifo__parameterized5
   (sig_init_reg_reg_0,
    sig_init_reg_reg_1,
    sig_init_reg_reg_2,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ,
    out,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ,
    D,
    sig_init_reg_reg_3,
    sig_init_reg_reg_4,
    sig_init_reg_reg_5,
    SR,
    m_axi_s2mm_bready,
    E,
    \INFERRED_GEN.cnt_i_reg[3] ,
    sig_init_reg_reg_6,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_init_reg2,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_init_done,
    sig_init_done_0,
    wsc2stat_status,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ,
    \sig_addr_posted_cntr_reg[3] ,
    Q,
    sig_s_ready_dup_reg,
    s2mm_strm_wready,
    sig_s_ready_dup_reg_0,
    sig_init_done_1,
    sig_psm_pop_input_cmd,
    sig_csm_pop_child_cmd,
    sig_halt_reg,
    m_axi_s2mm_bvalid,
    sig_push_coelsc_reg,
    \INFERRED_GEN.cnt_i_reg[1] ,
    sig_init_done_2,
    m_axi_s2mm_bresp);
  output sig_init_reg_reg_0;
  output sig_init_reg_reg_1;
  output sig_init_reg_reg_2;
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ;
  output [0:0]out;
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ;
  output [2:0]D;
  output sig_init_reg_reg_3;
  output sig_init_reg_reg_4;
  output [0:0]sig_init_reg_reg_5;
  output [0:0]SR;
  output m_axi_s2mm_bready;
  output [0:0]E;
  output [0:0]\INFERRED_GEN.cnt_i_reg[3] ;
  output sig_init_reg_reg_6;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_init_reg2;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_init_done;
  input sig_init_done_0;
  input [1:0]wsc2stat_status;
  input [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ;
  input \sig_addr_posted_cntr_reg[3] ;
  input [3:0]Q;
  input sig_s_ready_dup_reg;
  input s2mm_strm_wready;
  input sig_s_ready_dup_reg_0;
  input sig_init_done_1;
  input sig_psm_pop_input_cmd;
  input sig_csm_pop_child_cmd;
  input sig_halt_reg;
  input m_axi_s2mm_bvalid;
  input sig_push_coelsc_reg;
  input \INFERRED_GEN.cnt_i_reg[1] ;
  input sig_init_done_2;
  input [1:0]m_axi_s2mm_bresp;

  wire [2:0]D;
  wire [0:0]E;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ;
  wire [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ;
  wire \INFERRED_GEN.cnt_i_reg[1] ;
  wire [0:0]\INFERRED_GEN.cnt_i_reg[3] ;
  wire [3:0]Q;
  wire [0:0]SR;
  wire m_axi_s2mm_aclk;
  wire m_axi_s2mm_bready;
  wire [1:0]m_axi_s2mm_bresp;
  wire m_axi_s2mm_bvalid;
  wire [0:0]out;
  wire s2mm_strm_wready;
  wire \sig_addr_posted_cntr_reg[3] ;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_csm_pop_child_cmd;
  wire sig_halt_reg;
  wire sig_inhibit_rdy_n;
  wire sig_inhibit_rdy_n_i_1_n_0;
  wire sig_init_done;
  wire sig_init_done_0;
  wire sig_init_done_1;
  wire sig_init_done_2;
  wire sig_init_done_3;
  wire sig_init_done_i_1__4_n_0;
  wire sig_init_reg2;
  wire sig_init_reg_reg_0;
  wire sig_init_reg_reg_1;
  wire sig_init_reg_reg_2;
  wire sig_init_reg_reg_3;
  wire sig_init_reg_reg_4;
  wire [0:0]sig_init_reg_reg_5;
  wire sig_init_reg_reg_6;
  wire sig_psm_pop_input_cmd;
  wire sig_push_coelsc_reg;
  wire sig_s_ready_dup_reg;
  wire sig_s_ready_dup_reg_0;
  wire sig_stream_rst;
  wire [1:0]wsc2stat_status;

  (* SOFT_HLUTNM = "soft_lutpair469" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1[31]_i_1 
       (.I0(sig_init_reg_reg_0),
        .I1(sig_psm_pop_input_cmd),
        .O(sig_init_reg_reg_5));
  design_1_axi_dma_0_0_srl_fifo_f__parameterized2 \USE_SRL_FIFO.I_SYNC_FIFO 
       (.D(D),
        .E(E),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 (\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ),
        .\INFERRED_GEN.cnt_i_reg[1] (\INFERRED_GEN.cnt_i_reg[1] ),
        .\INFERRED_GEN.cnt_i_reg[3] (\INFERRED_GEN.cnt_i_reg[3] ),
        .Q(Q),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .m_axi_s2mm_bready(m_axi_s2mm_bready),
        .m_axi_s2mm_bresp(m_axi_s2mm_bresp),
        .m_axi_s2mm_bvalid(m_axi_s2mm_bvalid),
        .out(out),
        .\sig_addr_posted_cntr_reg[3] (\sig_addr_posted_cntr_reg[3] ),
        .sig_halt_reg(sig_halt_reg),
        .sig_inhibit_rdy_n(sig_inhibit_rdy_n),
        .sig_push_coelsc_reg(sig_push_coelsc_reg),
        .sig_stream_rst(sig_stream_rst),
        .wsc2stat_status(wsc2stat_status));
  LUT2 #(
    .INIT(4'hE)) 
    sig_child_error_reg_i_1
       (.I0(sig_init_reg_reg_0),
        .I1(sig_csm_pop_child_cmd),
        .O(SR));
  LUT2 #(
    .INIT(4'hE)) 
    sig_inhibit_rdy_n_i_1
       (.I0(sig_init_done_3),
        .I1(sig_inhibit_rdy_n),
        .O(sig_inhibit_rdy_n_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_inhibit_rdy_n_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_inhibit_rdy_n_i_1_n_0),
        .Q(sig_inhibit_rdy_n),
        .R(sig_stream_rst));
  (* SOFT_HLUTNM = "soft_lutpair467" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    sig_init_done_i_1__10
       (.I0(sig_init_reg_reg_0),
        .I1(sig_init_reg2),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_init_done),
        .O(sig_init_reg_reg_1));
  (* SOFT_HLUTNM = "soft_lutpair467" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    sig_init_done_i_1__11
       (.I0(sig_init_reg_reg_0),
        .I1(sig_init_reg2),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_init_done_0),
        .O(sig_init_reg_reg_2));
  (* SOFT_HLUTNM = "soft_lutpair468" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    sig_init_done_i_1__4
       (.I0(sig_init_reg_reg_0),
        .I1(sig_init_reg2),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_init_done_3),
        .O(sig_init_done_i_1__4_n_0));
  (* SOFT_HLUTNM = "soft_lutpair469" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    sig_init_done_i_1__5
       (.I0(sig_init_reg_reg_0),
        .I1(sig_init_reg2),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_init_done_2),
        .O(sig_init_reg_reg_6));
  (* SOFT_HLUTNM = "soft_lutpair468" *) 
  LUT4 #(
    .INIT(16'h0080)) 
    sig_init_done_i_1__8
       (.I0(sig_init_reg_reg_0),
        .I1(sig_init_reg2),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_init_done_1),
        .O(sig_init_reg_reg_4));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_done_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_init_done_i_1__4_n_0),
        .Q(sig_init_done_3),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_stream_rst),
        .Q(sig_init_reg_reg_0),
        .R(1'b0));
  LUT5 #(
    .INIT(32'hFE040000)) 
    sig_s_ready_dup_i_1__0
       (.I0(sig_init_reg_reg_0),
        .I1(sig_s_ready_dup_reg),
        .I2(s2mm_strm_wready),
        .I3(sig_s_ready_dup_reg_0),
        .I4(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_init_reg_reg_3));
endmodule

(* ORIG_REF_NAME = "axi_datamover_fifo" *) 
module design_1_axi_dma_0_0_axi_datamover_fifo__parameterized6
   (FIFO_Full_reg,
    sig_init_done,
    D,
    out,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ,
    p_0_in,
    sig_push_coelsc_reg,
    sig_inhibit_rdy_n_reg_0,
    E,
    sig_coelsc_interr_reg0,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_init_done_reg_0,
    Q,
    sig_coelsc_reg_empty,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ,
    sig_data2wsc_valid,
    wsc2stat_status,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ,
    in);
  output FIFO_Full_reg;
  output sig_init_done;
  output [2:0]D;
  output [22:0]out;
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ;
  output p_0_in;
  output sig_push_coelsc_reg;
  output sig_inhibit_rdy_n_reg_0;
  output [0:0]E;
  output sig_coelsc_interr_reg0;
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_init_done_reg_0;
  input [3:0]Q;
  input sig_coelsc_reg_empty;
  input [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ;
  input sig_data2wsc_valid;
  input [2:0]wsc2stat_status;
  input [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ;
  input [22:0]in;

  wire [2:0]D;
  wire [0:0]E;
  wire FIFO_Full_reg;
  wire [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ;
  wire [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ;
  wire [3:0]Q;
  wire [22:0]in;
  wire m_axi_s2mm_aclk;
  wire [22:0]out;
  wire p_0_in;
  wire sig_coelsc_interr_reg0;
  wire sig_coelsc_reg_empty;
  wire sig_data2wsc_valid;
  wire sig_inhibit_rdy_n_i_1_n_0;
  wire sig_inhibit_rdy_n_reg_0;
  wire sig_init_done;
  wire sig_init_done_reg_0;
  wire sig_push_coelsc_reg;
  wire sig_stream_rst;
  wire [2:0]wsc2stat_status;

  design_1_axi_dma_0_0_srl_fifo_f__parameterized3 \USE_SRL_FIFO.I_SYNC_FIFO 
       (.D(D),
        .E(E),
        .FIFO_Full_reg(FIFO_Full_reg),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ),
        .\INFERRED_GEN.cnt_i_reg[0] (sig_inhibit_rdy_n_reg_0),
        .\INFERRED_GEN.cnt_i_reg[3] (sig_push_coelsc_reg),
        .Q(Q),
        .in(in),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(out),
        .p_0_in(p_0_in),
        .sig_coelsc_interr_reg0(sig_coelsc_interr_reg0),
        .sig_coelsc_reg_empty(sig_coelsc_reg_empty),
        .sig_data2wsc_valid(sig_data2wsc_valid),
        .sig_stream_rst(sig_stream_rst),
        .wsc2stat_status(wsc2stat_status));
  LUT2 #(
    .INIT(4'hE)) 
    sig_inhibit_rdy_n_i_1
       (.I0(sig_init_done),
        .I1(sig_inhibit_rdy_n_reg_0),
        .O(sig_inhibit_rdy_n_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_inhibit_rdy_n_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_inhibit_rdy_n_i_1_n_0),
        .Q(sig_inhibit_rdy_n_reg_0),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_done_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_init_done_reg_0),
        .Q(sig_init_done),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "axi_datamover_fifo" *) 
module design_1_axi_dma_0_0_axi_datamover_fifo__parameterized7
   (sig_init_reg2,
    FIFO_Full_reg,
    Q,
    sig_inhibit_rdy_n_reg_0,
    D,
    out,
    sig_sm_ld_dre_cmd_ns,
    sig_sm_pop_cmd_fifo_ns,
    \sig_next_strt_offset_reg[2] ,
    \sig_next_strt_offset_reg[3] ,
    \sig_next_strt_offset_reg[2]_0 ,
    sig_stream_rst,
    sig_init_reg,
    m_axi_s2mm_aclk,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_sm_pop_cmd_fifo,
    sig_mstr2dre_cmd_valid,
    \FSM_sequential_sig_cmdcntl_sm_state_reg[1] ,
    sig_need_cmd_flush,
    \FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ,
    \sig_next_strt_offset_reg[3]_0 ,
    in);
  output sig_init_reg2;
  output FIFO_Full_reg;
  output [0:0]Q;
  output sig_inhibit_rdy_n_reg_0;
  output [2:0]D;
  output [25:0]out;
  output sig_sm_ld_dre_cmd_ns;
  output sig_sm_pop_cmd_fifo_ns;
  output [1:0]\sig_next_strt_offset_reg[2] ;
  output \sig_next_strt_offset_reg[3] ;
  output [0:0]\sig_next_strt_offset_reg[2]_0 ;
  input sig_stream_rst;
  input sig_init_reg;
  input m_axi_s2mm_aclk;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_sm_pop_cmd_fifo;
  input sig_mstr2dre_cmd_valid;
  input [2:0]\FSM_sequential_sig_cmdcntl_sm_state_reg[1] ;
  input sig_need_cmd_flush;
  input \FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ;
  input [3:0]\sig_next_strt_offset_reg[3]_0 ;
  input [26:0]in;

  wire [2:0]D;
  wire FIFO_Full_reg;
  wire [2:0]\FSM_sequential_sig_cmdcntl_sm_state_reg[1] ;
  wire \FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ;
  wire [0:0]Q;
  wire [26:0]in;
  wire m_axi_s2mm_aclk;
  wire [25:0]out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_inhibit_rdy_n_i_1_n_0;
  wire sig_inhibit_rdy_n_reg_0;
  wire sig_init_done;
  wire sig_init_done_i_1__7_n_0;
  wire sig_init_reg;
  wire sig_init_reg2;
  wire sig_mstr2dre_cmd_valid;
  wire sig_need_cmd_flush;
  wire [1:0]\sig_next_strt_offset_reg[2] ;
  wire [0:0]\sig_next_strt_offset_reg[2]_0 ;
  wire \sig_next_strt_offset_reg[3] ;
  wire [3:0]\sig_next_strt_offset_reg[3]_0 ;
  wire sig_sm_ld_dre_cmd_ns;
  wire sig_sm_pop_cmd_fifo;
  wire sig_sm_pop_cmd_fifo_ns;
  wire sig_stream_rst;

  design_1_axi_dma_0_0_srl_fifo_f__parameterized4 \USE_SRL_FIFO.I_SYNC_FIFO 
       (.D(D),
        .FIFO_Full_reg(FIFO_Full_reg),
        .\FSM_sequential_sig_cmdcntl_sm_state_reg[1] (\FSM_sequential_sig_cmdcntl_sm_state_reg[1] ),
        .\FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 (\FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ),
        .\INFERRED_GEN.cnt_i_reg[0] (sig_inhibit_rdy_n_reg_0),
        .Q(Q),
        .in(in),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(out),
        .sig_mstr2dre_cmd_valid(sig_mstr2dre_cmd_valid),
        .sig_need_cmd_flush(sig_need_cmd_flush),
        .\sig_next_strt_offset_reg[2] (\sig_next_strt_offset_reg[2] ),
        .\sig_next_strt_offset_reg[2]_0 (\sig_next_strt_offset_reg[2]_0 ),
        .\sig_next_strt_offset_reg[3] (\sig_next_strt_offset_reg[3] ),
        .\sig_next_strt_offset_reg[3]_0 (\sig_next_strt_offset_reg[3]_0 ),
        .sig_sm_ld_dre_cmd_ns(sig_sm_ld_dre_cmd_ns),
        .sig_sm_pop_cmd_fifo(sig_sm_pop_cmd_fifo),
        .sig_sm_pop_cmd_fifo_ns(sig_sm_pop_cmd_fifo_ns),
        .sig_stream_rst(sig_stream_rst));
  LUT2 #(
    .INIT(4'hE)) 
    sig_inhibit_rdy_n_i_1
       (.I0(sig_init_done),
        .I1(sig_inhibit_rdy_n_reg_0),
        .O(sig_inhibit_rdy_n_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_inhibit_rdy_n_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_inhibit_rdy_n_i_1_n_0),
        .Q(sig_inhibit_rdy_n_reg_0),
        .R(sig_stream_rst));
  LUT4 #(
    .INIT(16'h0080)) 
    sig_init_done_i_1__7
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_init_reg),
        .I2(sig_init_reg2),
        .I3(sig_init_done),
        .O(sig_init_done_i_1__7_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_done_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_init_done_i_1__7_n_0),
        .Q(sig_init_done),
        .R(1'b0));
  FDSE #(
    .INIT(1'b0)) 
    sig_init_reg2_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_init_reg),
        .Q(sig_init_reg2),
        .S(sig_stream_rst));
endmodule

(* ORIG_REF_NAME = "axi_datamover_fifo" *) 
module design_1_axi_dma_0_0_axi_datamover_fifo__parameterized8
   (full,
    dout,
    empty,
    SR,
    sig_flush_db2_reg,
    sig_dre_tvalid_i_reg,
    sig_flush_db2_reg_0,
    sig_flush_db2_reg_1,
    sig_flush_db2_reg_2,
    sig_flush_db2_reg_3,
    sig_flush_db2_reg_4,
    sig_flush_db2_reg_5,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ,
    \gen_fwft.empty_fwft_i_reg ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ,
    \sig_strb_reg_out_reg[8] ,
    sig_flush_db1_reg,
    sig_flush_db1_reg_0,
    sig_flush_db1_reg_1,
    sig_flush_db1_reg_2,
    sig_flush_db1_reg_3,
    sig_flush_db1_reg_4,
    sig_flush_db1_reg_5,
    sig_flush_db1_reg_6,
    sig_flush_db1_reg_7,
    sig_flush_db1_reg_8,
    sig_flush_db1_reg_9,
    sig_flush_db1_reg_10,
    sig_flush_db1_reg_11,
    sig_flush_db1_reg_12,
    sig_flush_db1_reg_13,
    sig_flush_db1_reg_14,
    sig_flush_db2_reg_6,
    sig_flush_db2_reg_7,
    sig_flush_db2_reg_8,
    sig_flush_db2_reg_9,
    sig_flush_db2_reg_10,
    sig_flush_db2_reg_11,
    sig_flush_db2_reg_12,
    sig_flush_db2_reg_13,
    sig_flush_db2_reg_14,
    \sig_strb_reg_out_reg[2] ,
    \sig_strb_reg_out_reg[1] ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] ,
    sig_inhibit_rdy_n,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ,
    \gen_fwft.empty_fwft_i_reg_0 ,
    \gen_fwft.empty_fwft_i_reg_1 ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ,
    \sig_strb_reg_out_reg[15] ,
    sig_flush_db1_reg_15,
    m_axi_s2mm_aclk,
    din,
    \USE_SYNC_FIFO.sig_rd_fifo ,
    sig_flush_db2,
    sig_flush_db1,
    Q,
    \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_eop_sent_reg,
    dre2wdc_wvalid,
    sig_ibtt2dre_tready,
    sig_dre_halted,
    out,
    sig_eop_halt_xfer,
    \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] ,
    \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ,
    \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] ,
    \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 ,
    slice_insert_valid,
    \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ,
    \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] );
  output full;
  output [17:0]dout;
  output empty;
  output [0:0]SR;
  output [0:0]sig_flush_db2_reg;
  output sig_dre_tvalid_i_reg;
  output [0:0]sig_flush_db2_reg_0;
  output [0:0]sig_flush_db2_reg_1;
  output [0:0]sig_flush_db2_reg_2;
  output [0:0]sig_flush_db2_reg_3;
  output [0:0]sig_flush_db2_reg_4;
  output [0:0]sig_flush_db2_reg_5;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ;
  output \gen_fwft.empty_fwft_i_reg ;
  output \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ;
  output [0:0]\sig_strb_reg_out_reg[8] ;
  output [0:0]sig_flush_db1_reg;
  output [0:0]sig_flush_db1_reg_0;
  output [0:0]sig_flush_db1_reg_1;
  output [0:0]sig_flush_db1_reg_2;
  output [0:0]sig_flush_db1_reg_3;
  output [0:0]sig_flush_db1_reg_4;
  output [0:0]sig_flush_db1_reg_5;
  output [0:0]sig_flush_db1_reg_6;
  output [0:0]sig_flush_db1_reg_7;
  output [0:0]sig_flush_db1_reg_8;
  output [0:0]sig_flush_db1_reg_9;
  output [0:0]sig_flush_db1_reg_10;
  output [0:0]sig_flush_db1_reg_11;
  output [0:0]sig_flush_db1_reg_12;
  output [0:0]sig_flush_db1_reg_13;
  output [0:0]sig_flush_db1_reg_14;
  output [0:0]sig_flush_db2_reg_6;
  output [0:0]sig_flush_db2_reg_7;
  output [0:0]sig_flush_db2_reg_8;
  output [0:0]sig_flush_db2_reg_9;
  output [0:0]sig_flush_db2_reg_10;
  output [0:0]sig_flush_db2_reg_11;
  output [0:0]sig_flush_db2_reg_12;
  output [0:0]sig_flush_db2_reg_13;
  output [0:0]sig_flush_db2_reg_14;
  output [0:0]\sig_strb_reg_out_reg[2] ;
  output [0:0]\sig_strb_reg_out_reg[1] ;
  output \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] ;
  output sig_inhibit_rdy_n;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ;
  output [0:0]\gen_fwft.empty_fwft_i_reg_0 ;
  output [0:0]\gen_fwft.empty_fwft_i_reg_1 ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ;
  output [0:0]\sig_strb_reg_out_reg[15] ;
  output sig_flush_db1_reg_15;
  input m_axi_s2mm_aclk;
  input [22:0]din;
  input \USE_SYNC_FIFO.sig_rd_fifo ;
  input sig_flush_db2;
  input sig_flush_db1;
  input [15:0]Q;
  input \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_eop_sent_reg;
  input dre2wdc_wvalid;
  input sig_ibtt2dre_tready;
  input sig_dre_halted;
  input out;
  input sig_eop_halt_xfer;
  input [2:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] ;
  input \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ;
  input \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] ;
  input [2:0]\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 ;
  input slice_insert_valid;
  input \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ;
  input \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] ;

  wire \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  wire [2:0]\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 ;
  wire \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] ;
  wire \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ;
  wire [2:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] ;
  wire \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ;
  wire \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] ;
  wire [15:0]Q;
  wire [0:0]SR;
  wire \USE_SYNC_FIFO.sig_rd_fifo ;
  wire [22:0]din;
  wire [17:0]dout;
  wire dre2wdc_wvalid;
  wire empty;
  wire full;
  wire \gen_fwft.empty_fwft_i_reg ;
  wire [0:0]\gen_fwft.empty_fwft_i_reg_0 ;
  wire [0:0]\gen_fwft.empty_fwft_i_reg_1 ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ;
  wire \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ;
  wire \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ;
  wire m_axi_s2mm_aclk;
  wire out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_dre_halted;
  wire sig_dre_tvalid_i_reg;
  wire sig_eop_halt_xfer;
  wire sig_eop_sent_reg;
  wire sig_flush_db1;
  wire [0:0]sig_flush_db1_reg;
  wire [0:0]sig_flush_db1_reg_0;
  wire [0:0]sig_flush_db1_reg_1;
  wire [0:0]sig_flush_db1_reg_10;
  wire [0:0]sig_flush_db1_reg_11;
  wire [0:0]sig_flush_db1_reg_12;
  wire [0:0]sig_flush_db1_reg_13;
  wire [0:0]sig_flush_db1_reg_14;
  wire sig_flush_db1_reg_15;
  wire [0:0]sig_flush_db1_reg_2;
  wire [0:0]sig_flush_db1_reg_3;
  wire [0:0]sig_flush_db1_reg_4;
  wire [0:0]sig_flush_db1_reg_5;
  wire [0:0]sig_flush_db1_reg_6;
  wire [0:0]sig_flush_db1_reg_7;
  wire [0:0]sig_flush_db1_reg_8;
  wire [0:0]sig_flush_db1_reg_9;
  wire sig_flush_db2;
  wire [0:0]sig_flush_db2_reg;
  wire [0:0]sig_flush_db2_reg_0;
  wire [0:0]sig_flush_db2_reg_1;
  wire [0:0]sig_flush_db2_reg_10;
  wire [0:0]sig_flush_db2_reg_11;
  wire [0:0]sig_flush_db2_reg_12;
  wire [0:0]sig_flush_db2_reg_13;
  wire [0:0]sig_flush_db2_reg_14;
  wire [0:0]sig_flush_db2_reg_2;
  wire [0:0]sig_flush_db2_reg_3;
  wire [0:0]sig_flush_db2_reg_4;
  wire [0:0]sig_flush_db2_reg_5;
  wire [0:0]sig_flush_db2_reg_6;
  wire [0:0]sig_flush_db2_reg_7;
  wire [0:0]sig_flush_db2_reg_8;
  wire [0:0]sig_flush_db2_reg_9;
  wire sig_ibtt2dre_tready;
  wire sig_inhibit_rdy_n;
  wire sig_inhibit_rdy_n_i_1_n_0;
  wire sig_init_done;
  wire sig_init_done_i_1__6_n_0;
  wire sig_init_reg;
  wire sig_init_reg2;
  wire [0:0]\sig_strb_reg_out_reg[15] ;
  wire [0:0]\sig_strb_reg_out_reg[1] ;
  wire [0:0]\sig_strb_reg_out_reg[2] ;
  wire [0:0]\sig_strb_reg_out_reg[8] ;
  wire slice_insert_valid;

  design_1_axi_dma_0_0_axi_datamover_sfifo_autord__parameterized0 \USE_SYNC_FIFO.I_SYNC_FIFO 
       (.\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] (\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 (\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 ),
        .\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] (\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] ),
        .\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] (\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ),
        .\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] (\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] ),
        .\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 (\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ),
        .\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] (\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] ),
        .Q(Q),
        .\USE_SYNC_FIFO.sig_rd_fifo (\USE_SYNC_FIFO.sig_rd_fifo ),
        .din(din),
        .dout(dout),
        .dre2wdc_wvalid(dre2wdc_wvalid),
        .empty(empty),
        .full(full),
        .\gen_fwft.empty_fwft_i_reg (\gen_fwft.empty_fwft_i_reg ),
        .\gen_fwft.empty_fwft_i_reg_0 (\gen_fwft.empty_fwft_i_reg_0 ),
        .\gen_fwft.empty_fwft_i_reg_1 (\gen_fwft.empty_fwft_i_reg_1 ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(out),
        .rst(SR),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_dre_halted(sig_dre_halted),
        .sig_dre_tvalid_i_reg(sig_dre_tvalid_i_reg),
        .sig_eop_halt_xfer(sig_eop_halt_xfer),
        .sig_eop_sent_reg(sig_eop_sent_reg),
        .sig_flush_db1(sig_flush_db1),
        .sig_flush_db1_reg(sig_flush_db1_reg),
        .sig_flush_db1_reg_0(sig_flush_db1_reg_0),
        .sig_flush_db1_reg_1(sig_flush_db1_reg_1),
        .sig_flush_db1_reg_10(sig_flush_db1_reg_10),
        .sig_flush_db1_reg_11(sig_flush_db1_reg_11),
        .sig_flush_db1_reg_12(sig_flush_db1_reg_12),
        .sig_flush_db1_reg_13(sig_flush_db1_reg_13),
        .sig_flush_db1_reg_14(sig_flush_db1_reg_14),
        .sig_flush_db1_reg_15(sig_flush_db1_reg_15),
        .sig_flush_db1_reg_2(sig_flush_db1_reg_2),
        .sig_flush_db1_reg_3(sig_flush_db1_reg_3),
        .sig_flush_db1_reg_4(sig_flush_db1_reg_4),
        .sig_flush_db1_reg_5(sig_flush_db1_reg_5),
        .sig_flush_db1_reg_6(sig_flush_db1_reg_6),
        .sig_flush_db1_reg_7(sig_flush_db1_reg_7),
        .sig_flush_db1_reg_8(sig_flush_db1_reg_8),
        .sig_flush_db1_reg_9(sig_flush_db1_reg_9),
        .sig_flush_db2(sig_flush_db2),
        .sig_flush_db2_reg(sig_flush_db2_reg),
        .sig_flush_db2_reg_0(sig_flush_db2_reg_0),
        .sig_flush_db2_reg_1(sig_flush_db2_reg_1),
        .sig_flush_db2_reg_10(sig_flush_db2_reg_10),
        .sig_flush_db2_reg_11(sig_flush_db2_reg_11),
        .sig_flush_db2_reg_12(sig_flush_db2_reg_12),
        .sig_flush_db2_reg_13(sig_flush_db2_reg_13),
        .sig_flush_db2_reg_14(sig_flush_db2_reg_14),
        .sig_flush_db2_reg_2(sig_flush_db2_reg_2),
        .sig_flush_db2_reg_3(sig_flush_db2_reg_3),
        .sig_flush_db2_reg_4(sig_flush_db2_reg_4),
        .sig_flush_db2_reg_5(sig_flush_db2_reg_5),
        .sig_flush_db2_reg_6(sig_flush_db2_reg_6),
        .sig_flush_db2_reg_7(sig_flush_db2_reg_7),
        .sig_flush_db2_reg_8(sig_flush_db2_reg_8),
        .sig_flush_db2_reg_9(sig_flush_db2_reg_9),
        .sig_ibtt2dre_tready(sig_ibtt2dre_tready),
        .sig_inhibit_rdy_n(sig_inhibit_rdy_n),
        .\sig_strb_reg_out_reg[15] (\sig_strb_reg_out_reg[15] ),
        .\sig_strb_reg_out_reg[1] (\sig_strb_reg_out_reg[1] ),
        .\sig_strb_reg_out_reg[2] (\sig_strb_reg_out_reg[2] ),
        .\sig_strb_reg_out_reg[8] (\sig_strb_reg_out_reg[8] ),
        .slice_insert_valid(slice_insert_valid));
  LUT2 #(
    .INIT(4'hE)) 
    sig_inhibit_rdy_n_i_1
       (.I0(sig_init_done),
        .I1(sig_inhibit_rdy_n),
        .O(sig_inhibit_rdy_n_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_inhibit_rdy_n_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_inhibit_rdy_n_i_1_n_0),
        .Q(sig_inhibit_rdy_n),
        .R(SR));
  LUT5 #(
    .INIT(32'h00004000)) 
    sig_init_done_i_1__6
       (.I0(sig_eop_sent_reg),
        .I1(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I2(sig_init_reg2),
        .I3(sig_init_reg),
        .I4(sig_init_done),
        .O(sig_init_done_i_1__6_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_done_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_init_done_i_1__6_n_0),
        .Q(sig_init_done),
        .R(1'b0));
  FDSE #(
    .INIT(1'b0)) 
    sig_init_reg2_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_init_reg),
        .Q(sig_init_reg2),
        .S(SR));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(SR),
        .Q(sig_init_reg),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "axi_datamover_fifo" *) 
module design_1_axi_dma_0_0_axi_datamover_fifo__parameterized9
   (FIFO_Full_reg,
    sig_init_done,
    sig_inhibit_rdy_n_reg_0,
    sig_next_calc_error_reg_reg,
    sig_push_dqual_reg,
    D,
    out,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg,
    sig_good_mmap_dbeat10_out,
    \sig_dbeat_cntr_reg[6] ,
    E,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0,
    sig_last_dbeat3_out,
    sig_ld_new_cmd_reg_reg,
    sig_single_dbeat2_out,
    sig_data2mstr_cmd_ready,
    sig_addr_chan_rdy0,
    sig_stop_wvalid,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_init_done_reg_0,
    sig_mstr2data_cmd_valid,
    sig_next_calc_error_reg,
    sig_next_strt_strb_reg,
    sig_next_calc_error_reg_reg_0,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_first_dbeat_reg,
    Q,
    \sig_dbeat_cntr_reg[5] ,
    sig_dbeat_cntr_eq_0,
    sig_first_dbeat_reg_0,
    sig_dbeat_cntr_eq_1,
    sig_ld_new_cmd_reg,
    \sig_dbeat_cntr_reg[7] ,
    sig_dqual_reg_empty,
    sig_next_sequential_reg,
    sig_dqual_reg_empty_reg,
    sig_stat2wsc_status_ready,
    wsc2stat_status_valid,
    sig_wdc_status_going_full,
    sig_dqual_reg_empty_reg_0,
    sig_dqual_reg_empty_reg_1,
    sig_dqual_reg_empty_reg_2,
    sig_last_mmap_dbeat_reg,
    sig_m_valid_dup_i_2__0,
    sig_m_valid_dup_i_2__0_0,
    sig_m_valid_dup_i_2__0_1,
    sig_next_calc_error_reg_reg_1);
  output FIFO_Full_reg;
  output sig_init_done;
  output sig_inhibit_rdy_n_reg_0;
  output sig_next_calc_error_reg_reg;
  output sig_push_dqual_reg;
  output [2:0]D;
  output [6:0]out;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  output sig_good_mmap_dbeat10_out;
  output [7:0]\sig_dbeat_cntr_reg[6] ;
  output [0:0]E;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  output sig_last_dbeat3_out;
  output sig_ld_new_cmd_reg_reg;
  output sig_single_dbeat2_out;
  output sig_data2mstr_cmd_ready;
  output sig_addr_chan_rdy0;
  output sig_stop_wvalid;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_init_done_reg_0;
  input sig_mstr2data_cmd_valid;
  input sig_next_calc_error_reg;
  input [0:0]sig_next_strt_strb_reg;
  input sig_next_calc_error_reg_reg_0;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_first_dbeat_reg;
  input [7:0]Q;
  input \sig_dbeat_cntr_reg[5] ;
  input sig_dbeat_cntr_eq_0;
  input sig_first_dbeat_reg_0;
  input sig_dbeat_cntr_eq_1;
  input sig_ld_new_cmd_reg;
  input \sig_dbeat_cntr_reg[7] ;
  input sig_dqual_reg_empty;
  input sig_next_sequential_reg;
  input sig_dqual_reg_empty_reg;
  input sig_stat2wsc_status_ready;
  input wsc2stat_status_valid;
  input sig_wdc_status_going_full;
  input sig_dqual_reg_empty_reg_0;
  input sig_dqual_reg_empty_reg_1;
  input sig_dqual_reg_empty_reg_2;
  input sig_last_mmap_dbeat_reg;
  input sig_m_valid_dup_i_2__0;
  input [2:0]sig_m_valid_dup_i_2__0_0;
  input sig_m_valid_dup_i_2__0_1;
  input [11:0]sig_next_calc_error_reg_reg_1;

  wire [2:0]D;
  wire [0:0]E;
  wire FIFO_Full_reg;
  wire [7:0]Q;
  wire m_axi_s2mm_aclk;
  wire [6:0]out;
  wire sig_addr_chan_rdy0;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  wire sig_data2mstr_cmd_ready;
  wire sig_dbeat_cntr_eq_0;
  wire sig_dbeat_cntr_eq_1;
  wire \sig_dbeat_cntr_reg[5] ;
  wire [7:0]\sig_dbeat_cntr_reg[6] ;
  wire \sig_dbeat_cntr_reg[7] ;
  wire sig_dqual_reg_empty;
  wire sig_dqual_reg_empty_reg;
  wire sig_dqual_reg_empty_reg_0;
  wire sig_dqual_reg_empty_reg_1;
  wire sig_dqual_reg_empty_reg_2;
  wire sig_first_dbeat_reg;
  wire sig_first_dbeat_reg_0;
  wire sig_good_mmap_dbeat10_out;
  wire sig_inhibit_rdy_n_i_1_n_0;
  wire sig_inhibit_rdy_n_reg_0;
  wire sig_init_done;
  wire sig_init_done_reg_0;
  wire sig_last_dbeat3_out;
  wire sig_last_mmap_dbeat_reg;
  wire sig_ld_new_cmd_reg;
  wire sig_ld_new_cmd_reg_reg;
  wire sig_m_valid_dup_i_2__0;
  wire [2:0]sig_m_valid_dup_i_2__0_0;
  wire sig_m_valid_dup_i_2__0_1;
  wire sig_mstr2data_cmd_valid;
  wire sig_next_calc_error_reg;
  wire sig_next_calc_error_reg_reg;
  wire sig_next_calc_error_reg_reg_0;
  wire [11:0]sig_next_calc_error_reg_reg_1;
  wire sig_next_sequential_reg;
  wire [0:0]sig_next_strt_strb_reg;
  wire sig_push_dqual_reg;
  wire sig_single_dbeat2_out;
  wire sig_stat2wsc_status_ready;
  wire sig_stop_wvalid;
  wire sig_stream_rst;
  wire sig_wdc_status_going_full;
  wire wsc2stat_status_valid;

  design_1_axi_dma_0_0_srl_fifo_f__parameterized5 \USE_SRL_FIFO.I_SYNC_FIFO 
       (.D(D),
        .E(E),
        .FIFO_Full_reg(FIFO_Full_reg),
        .\INFERRED_GEN.cnt_i_reg[0] (sig_inhibit_rdy_n_reg_0),
        .Q(Q),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(out),
        .sig_addr_chan_rdy0(sig_addr_chan_rdy0),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg(sig_cmd_stat_rst_user_reg_n_cdc_from_reg),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0(sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0),
        .sig_data2mstr_cmd_ready(sig_data2mstr_cmd_ready),
        .sig_dbeat_cntr_eq_0(sig_dbeat_cntr_eq_0),
        .sig_dbeat_cntr_eq_1(sig_dbeat_cntr_eq_1),
        .\sig_dbeat_cntr_reg[5] (\sig_dbeat_cntr_reg[5] ),
        .\sig_dbeat_cntr_reg[6] (\sig_dbeat_cntr_reg[6] ),
        .\sig_dbeat_cntr_reg[7] (\sig_dbeat_cntr_reg[7] ),
        .sig_dqual_reg_empty(sig_dqual_reg_empty),
        .sig_dqual_reg_empty_reg(sig_push_dqual_reg),
        .sig_dqual_reg_empty_reg_0(sig_dqual_reg_empty_reg),
        .sig_dqual_reg_empty_reg_1(sig_dqual_reg_empty_reg_0),
        .sig_dqual_reg_empty_reg_2(sig_dqual_reg_empty_reg_1),
        .sig_dqual_reg_empty_reg_3(sig_dqual_reg_empty_reg_2),
        .sig_first_dbeat_reg(sig_first_dbeat_reg),
        .sig_first_dbeat_reg_0(sig_first_dbeat_reg_0),
        .sig_last_dbeat3_out(sig_last_dbeat3_out),
        .sig_last_mmap_dbeat_reg(sig_last_mmap_dbeat_reg),
        .sig_ld_new_cmd_reg(sig_ld_new_cmd_reg),
        .sig_ld_new_cmd_reg_reg(sig_ld_new_cmd_reg_reg),
        .sig_m_valid_dup_i_2__0(sig_m_valid_dup_i_2__0),
        .sig_m_valid_dup_i_2__0_0(sig_m_valid_dup_i_2__0_0),
        .sig_m_valid_dup_i_2__0_1(sig_m_valid_dup_i_2__0_1),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_next_calc_error_reg(sig_next_calc_error_reg),
        .sig_next_calc_error_reg_reg(sig_next_calc_error_reg_reg),
        .sig_next_calc_error_reg_reg_0(sig_next_calc_error_reg_reg_0),
        .sig_next_calc_error_reg_reg_1(sig_next_calc_error_reg_reg_1),
        .sig_next_sequential_reg(sig_next_sequential_reg),
        .sig_next_strt_strb_reg(sig_next_strt_strb_reg),
        .sig_s_ready_out_reg(sig_good_mmap_dbeat10_out),
        .sig_single_dbeat2_out(sig_single_dbeat2_out),
        .sig_stat2wsc_status_ready(sig_stat2wsc_status_ready),
        .sig_stop_wvalid(sig_stop_wvalid),
        .sig_stream_rst(sig_stream_rst),
        .sig_wdc_status_going_full(sig_wdc_status_going_full),
        .wsc2stat_status_valid(wsc2stat_status_valid));
  LUT2 #(
    .INIT(4'hE)) 
    sig_inhibit_rdy_n_i_1
       (.I0(sig_init_done),
        .I1(sig_inhibit_rdy_n_reg_0),
        .O(sig_inhibit_rdy_n_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_inhibit_rdy_n_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_inhibit_rdy_n_i_1_n_0),
        .Q(sig_inhibit_rdy_n_reg_0),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_init_done_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_init_done_reg_0),
        .Q(sig_init_done),
        .R(1'b0));
endmodule

module design_1_axi_dma_0_0_axi_datamover_ibttcc
   (sig_psm_pop_input_cmd,
    sig_csm_pop_child_cmd,
    sig_mstr2dre_cmd_valid,
    sig_psm_halt,
    sig_input_reg_empty,
    mstr2addr_burst,
    in,
    mstr2dre_eof,
    mstr2dre_cmd_cmplt,
    mstr2dre_calc_error,
    sig_mstr2data_cmd_valid,
    sig_mstr2addr_cmd_valid,
    sig_child_qual_first_of_2,
    rd_en,
    \sig_child_addr_cntr_lsh_reg[3]_0 ,
    \sig_child_addr_cntr_lsh_reg[0]_0 ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] ,
    \sig_xfer_addr_reg_reg[31]_0 ,
    \sig_realign_dest_align_reg_reg[3]_0 ,
    \sig_realign_btt_reg_reg[19]_0 ,
    sig_init_reg,
    m_axi_s2mm_aclk,
    SR,
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ,
    Q,
    sig_xfer_is_seq_reg_reg_0,
    empty,
    CO,
    \sig_child_addr_cntr_lsh_reg[15]_0 ,
    dout,
    sig_cmd2mstr_cmd_valid,
    sig_data2mstr_cmd_ready,
    \USE_SRL_FIFO.sig_wr_fifo ,
    sig_inhibit_rdy_n,
    sig_cmd2data_valid_reg_0,
    sig_cmd2addr_valid_reg_0,
    sig_inhibit_rdy_n_0,
    sig_realign_calc_err_reg_reg_0,
    sig_inhibit_rdy_n_1,
    D,
    \sig_child_addr_cntr_lsh_reg[7]_0 );
  output sig_psm_pop_input_cmd;
  output sig_csm_pop_child_cmd;
  output sig_mstr2dre_cmd_valid;
  output sig_psm_halt;
  output sig_input_reg_empty;
  output [0:0]mstr2addr_burst;
  output [11:0]in;
  output mstr2dre_eof;
  output mstr2dre_cmd_cmplt;
  output mstr2dre_calc_error;
  output sig_mstr2data_cmd_valid;
  output sig_mstr2addr_cmd_valid;
  output sig_child_qual_first_of_2;
  output rd_en;
  output [3:0]\sig_child_addr_cntr_lsh_reg[3]_0 ;
  output \sig_child_addr_cntr_lsh_reg[0]_0 ;
  output [7:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] ;
  output [27:0]\sig_xfer_addr_reg_reg[31]_0 ;
  output [3:0]\sig_realign_dest_align_reg_reg[3]_0 ;
  output [19:0]\sig_realign_btt_reg_reg[19]_0 ;
  input sig_init_reg;
  input m_axi_s2mm_aclk;
  input [0:0]SR;
  input [0:0]\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ;
  input [53:0]Q;
  input sig_xfer_is_seq_reg_reg_0;
  input empty;
  input [0:0]CO;
  input [0:0]\sig_child_addr_cntr_lsh_reg[15]_0 ;
  input [10:0]dout;
  input sig_cmd2mstr_cmd_valid;
  input sig_data2mstr_cmd_ready;
  input \USE_SRL_FIFO.sig_wr_fifo ;
  input sig_inhibit_rdy_n;
  input sig_cmd2data_valid_reg_0;
  input sig_cmd2addr_valid_reg_0;
  input sig_inhibit_rdy_n_0;
  input sig_realign_calc_err_reg_reg_0;
  input sig_inhibit_rdy_n_1;
  input [4:0]D;
  input [7:0]\sig_child_addr_cntr_lsh_reg[7]_0 ;

  wire [0:0]CO;
  wire [4:0]D;
  wire \FSM_onehot_sig_csm_state[1]_i_1_n_0 ;
  wire \FSM_onehot_sig_csm_state[2]_i_1_n_0 ;
  wire \FSM_onehot_sig_csm_state[4]_i_1_n_0 ;
  wire \FSM_onehot_sig_csm_state[5]_i_1_n_0 ;
  wire \FSM_onehot_sig_csm_state_reg_n_0_[0] ;
  wire \FSM_onehot_sig_csm_state_reg_n_0_[1] ;
  wire \FSM_onehot_sig_csm_state_reg_n_0_[2] ;
  wire \FSM_onehot_sig_csm_state_reg_n_0_[4] ;
  wire \FSM_onehot_sig_csm_state_reg_n_0_[5] ;
  wire \FSM_sequential_sig_psm_state[0]_i_2_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_10_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_11_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_12_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_13_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_14_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_15_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_16_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_17_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_18_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_19_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_20_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_21_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_22_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_23_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_24_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_2_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_4_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_5_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_8_n_0 ;
  wire \FSM_sequential_sig_psm_state[2]_i_9_n_0 ;
  wire \FSM_sequential_sig_psm_state_reg[2]_i_7_n_4 ;
  wire \FSM_sequential_sig_psm_state_reg[2]_i_7_n_5 ;
  wire \FSM_sequential_sig_psm_state_reg[2]_i_7_n_6 ;
  wire \FSM_sequential_sig_psm_state_reg[2]_i_7_n_7 ;
  wire [0:0]\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ;
  wire [53:0]Q;
  wire [0:0]SR;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire [15:0]data;
  wire [10:0]dout;
  wire empty;
  wire [7:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] ;
  wire [11:0]in;
  wire m_axi_s2mm_aclk;
  wire [0:0]mstr2addr_burst;
  wire mstr2dre_calc_error;
  wire mstr2dre_cmd_cmplt;
  wire mstr2dre_eof;
  wire [15:0]p_0_in;
  wire [8:8]p_0_in__0;
  wire p_1_in;
  wire rd_en;
  wire \sig_btt_cntr[15]_i_10_n_0 ;
  wire \sig_btt_cntr[15]_i_11_n_0 ;
  wire \sig_btt_cntr[15]_i_12_n_0 ;
  wire \sig_btt_cntr[15]_i_13_n_0 ;
  wire \sig_btt_cntr[15]_i_14_n_0 ;
  wire \sig_btt_cntr[15]_i_15_n_0 ;
  wire \sig_btt_cntr[15]_i_16_n_0 ;
  wire \sig_btt_cntr[15]_i_17_n_0 ;
  wire \sig_btt_cntr[15]_i_2_n_0 ;
  wire \sig_btt_cntr[15]_i_3_n_0 ;
  wire \sig_btt_cntr[15]_i_4_n_0 ;
  wire \sig_btt_cntr[15]_i_5_n_0 ;
  wire \sig_btt_cntr[15]_i_6_n_0 ;
  wire \sig_btt_cntr[15]_i_7_n_0 ;
  wire \sig_btt_cntr[15]_i_8_n_0 ;
  wire \sig_btt_cntr[15]_i_9_n_0 ;
  wire \sig_btt_cntr[19]_i_1_n_0 ;
  wire \sig_btt_cntr[19]_i_3_n_0 ;
  wire \sig_btt_cntr[19]_i_4_n_0 ;
  wire \sig_btt_cntr[19]_i_5_n_0 ;
  wire \sig_btt_cntr[19]_i_6_n_0 ;
  wire \sig_btt_cntr[19]_i_7_n_0 ;
  wire \sig_btt_cntr[19]_i_8_n_0 ;
  wire \sig_btt_cntr[19]_i_9_n_0 ;
  wire \sig_btt_cntr[7]_i_10_n_0 ;
  wire \sig_btt_cntr[7]_i_11_n_0 ;
  wire \sig_btt_cntr[7]_i_12_n_0 ;
  wire \sig_btt_cntr[7]_i_13_n_0 ;
  wire \sig_btt_cntr[7]_i_14_n_0 ;
  wire \sig_btt_cntr[7]_i_15_n_0 ;
  wire \sig_btt_cntr[7]_i_16_n_0 ;
  wire \sig_btt_cntr[7]_i_17_n_0 ;
  wire \sig_btt_cntr[7]_i_18_n_0 ;
  wire \sig_btt_cntr[7]_i_2_n_0 ;
  wire \sig_btt_cntr[7]_i_3_n_0 ;
  wire \sig_btt_cntr[7]_i_4_n_0 ;
  wire \sig_btt_cntr[7]_i_5_n_0 ;
  wire \sig_btt_cntr[7]_i_6_n_0 ;
  wire \sig_btt_cntr[7]_i_7_n_0 ;
  wire \sig_btt_cntr[7]_i_8_n_0 ;
  wire \sig_btt_cntr[7]_i_9_n_0 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_0 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_1 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_10 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_11 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_12 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_13 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_14 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_15 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_2 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_3 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_4 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_5 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_6 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_7 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_8 ;
  wire \sig_btt_cntr_reg[15]_i_1_n_9 ;
  wire \sig_btt_cntr_reg[19]_i_2_n_12 ;
  wire \sig_btt_cntr_reg[19]_i_2_n_13 ;
  wire \sig_btt_cntr_reg[19]_i_2_n_14 ;
  wire \sig_btt_cntr_reg[19]_i_2_n_15 ;
  wire \sig_btt_cntr_reg[19]_i_2_n_5 ;
  wire \sig_btt_cntr_reg[19]_i_2_n_6 ;
  wire \sig_btt_cntr_reg[19]_i_2_n_7 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_0 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_1 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_10 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_11 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_12 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_13 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_14 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_15 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_2 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_3 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_4 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_5 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_6 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_7 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_8 ;
  wire \sig_btt_cntr_reg[7]_i_1_n_9 ;
  wire sig_btt_is_zero;
  wire sig_btt_lt_b2mbaa2;
  wire [8:0]sig_btt_residue_slice;
  wire [10:0]sig_btt_upper_slice;
  wire sig_calc_error_reg_i_1__0_n_0;
  wire sig_calc_error_reg_i_3_n_0;
  wire sig_calc_error_reg_i_4_n_0;
  wire sig_calc_error_reg_i_5_n_0;
  wire sig_calc_error_reg_reg_n_0;
  wire \sig_child_addr_cntr_lsh[15]_i_10_n_0 ;
  wire \sig_child_addr_cntr_lsh[15]_i_11_n_0 ;
  wire \sig_child_addr_cntr_lsh[15]_i_1_n_0 ;
  wire \sig_child_addr_cntr_lsh[15]_i_4_n_0 ;
  wire \sig_child_addr_cntr_lsh[15]_i_5_n_0 ;
  wire \sig_child_addr_cntr_lsh[15]_i_6_n_0 ;
  wire \sig_child_addr_cntr_lsh[15]_i_7_n_0 ;
  wire \sig_child_addr_cntr_lsh[15]_i_8_n_0 ;
  wire \sig_child_addr_cntr_lsh[15]_i_9_n_0 ;
  wire [14:4]sig_child_addr_cntr_lsh_reg;
  wire \sig_child_addr_cntr_lsh_reg[0]_0 ;
  wire [0:0]\sig_child_addr_cntr_lsh_reg[15]_0 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_1 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_10 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_11 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_12 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_13 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_14 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_15 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_2 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_3 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_4 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_5 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_6 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_7 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_8 ;
  wire \sig_child_addr_cntr_lsh_reg[15]_i_2_n_9 ;
  wire [3:0]\sig_child_addr_cntr_lsh_reg[3]_0 ;
  wire [7:0]\sig_child_addr_cntr_lsh_reg[7]_0 ;
  wire \sig_child_addr_cntr_msh[11]_i_2_n_0 ;
  wire \sig_child_addr_cntr_msh[13]_i_2_n_0 ;
  wire \sig_child_addr_cntr_msh[15]_i_1_n_0 ;
  wire \sig_child_addr_cntr_msh[15]_i_3_n_0 ;
  wire \sig_child_addr_cntr_msh[4]_i_2_n_0 ;
  wire \sig_child_addr_cntr_msh[7]_i_2_n_0 ;
  wire \sig_child_addr_cntr_msh[8]_i_2_n_0 ;
  wire [15:0]sig_child_addr_cntr_msh_reg;
  wire sig_child_addr_lsh_rollover;
  wire sig_child_addr_lsh_rollover_reg;
  wire sig_child_addr_lsh_rollover_reg_i_10_n_0;
  wire sig_child_addr_lsh_rollover_reg_i_11_n_0;
  wire sig_child_addr_lsh_rollover_reg_i_12_n_0;
  wire sig_child_addr_lsh_rollover_reg_i_4_n_0;
  wire sig_child_addr_lsh_rollover_reg_i_5_n_0;
  wire sig_child_addr_lsh_rollover_reg_i_6_n_0;
  wire sig_child_addr_lsh_rollover_reg_i_7_n_0;
  wire sig_child_addr_lsh_rollover_reg_i_8_n_0;
  wire sig_child_addr_lsh_rollover_reg_i_9_n_0;
  wire sig_child_addr_lsh_rollover_reg_reg_i_2_n_1;
  wire sig_child_addr_lsh_rollover_reg_reg_i_2_n_2;
  wire sig_child_addr_lsh_rollover_reg_reg_i_2_n_3;
  wire sig_child_addr_lsh_rollover_reg_reg_i_2_n_4;
  wire sig_child_addr_lsh_rollover_reg_reg_i_2_n_5;
  wire sig_child_addr_lsh_rollover_reg_reg_i_2_n_6;
  wire sig_child_addr_lsh_rollover_reg_reg_i_2_n_7;
  wire sig_child_addr_lsh_rollover_reg_reg_i_3_n_0;
  wire sig_child_addr_lsh_rollover_reg_reg_i_3_n_1;
  wire sig_child_addr_lsh_rollover_reg_reg_i_3_n_2;
  wire sig_child_addr_lsh_rollover_reg_reg_i_3_n_3;
  wire sig_child_addr_lsh_rollover_reg_reg_i_3_n_4;
  wire sig_child_addr_lsh_rollover_reg_reg_i_3_n_5;
  wire sig_child_addr_lsh_rollover_reg_reg_i_3_n_6;
  wire sig_child_addr_lsh_rollover_reg_reg_i_3_n_7;
  wire \sig_child_addr_reg_reg_n_0_[0] ;
  wire \sig_child_addr_reg_reg_n_0_[10] ;
  wire \sig_child_addr_reg_reg_n_0_[11] ;
  wire \sig_child_addr_reg_reg_n_0_[12] ;
  wire \sig_child_addr_reg_reg_n_0_[13] ;
  wire \sig_child_addr_reg_reg_n_0_[14] ;
  wire \sig_child_addr_reg_reg_n_0_[15] ;
  wire \sig_child_addr_reg_reg_n_0_[1] ;
  wire \sig_child_addr_reg_reg_n_0_[2] ;
  wire \sig_child_addr_reg_reg_n_0_[3] ;
  wire \sig_child_addr_reg_reg_n_0_[4] ;
  wire \sig_child_addr_reg_reg_n_0_[5] ;
  wire \sig_child_addr_reg_reg_n_0_[6] ;
  wire \sig_child_addr_reg_reg_n_0_[7] ;
  wire \sig_child_addr_reg_reg_n_0_[8] ;
  wire \sig_child_addr_reg_reg_n_0_[9] ;
  wire sig_child_burst_type_reg;
  wire sig_child_cmd_reg_full;
  wire sig_child_error_reg;
  wire sig_child_qual_burst_type;
  wire sig_child_qual_error_reg;
  wire sig_child_qual_first_of_2;
  wire sig_child_qual_first_of_2_i_1_n_0;
  wire sig_cmd2addr_valid_i_1__0_n_0;
  wire sig_cmd2addr_valid_reg_0;
  wire sig_cmd2data_valid_i_1__0_n_0;
  wire sig_cmd2data_valid_reg_0;
  wire sig_cmd2mstr_cmd_valid;
  wire sig_csm_ld_xfer;
  wire sig_csm_ld_xfer_ns;
  wire sig_csm_pop_child_cmd;
  wire sig_csm_pop_child_cmd_ns;
  wire sig_csm_pop_sf_fifo_ns;
  wire sig_data2mstr_cmd_ready;
  wire [3:0]sig_dre_dest_align;
  wire sig_first_realigner_cmd;
  wire sig_first_realigner_cmd_i_1_n_0;
  wire sig_inhibit_rdy_n;
  wire sig_inhibit_rdy_n_0;
  wire sig_inhibit_rdy_n_1;
  wire sig_init_reg;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire [31:0]sig_input_addr_reg;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire [31:0]sig_input_addr_reg1;
  wire sig_input_burst_type_reg;
  wire sig_input_eof_reg;
  wire sig_input_reg_empty;
  wire sig_mstr2addr_cmd_valid;
  wire sig_mstr2data_cmd_valid;
  wire sig_mstr2dre_cmd_valid;
  wire sig_needed_2_realign_cmds;
  wire sig_needed_2_realign_cmds_i_1_n_0;
  wire sig_pcc2sf_xfer_ready;
  wire [15:15]sig_predict_child_addr_lsh;
  wire sig_psm_halt;
  wire sig_psm_halt_ns;
  wire sig_psm_ld_calc1;
  wire sig_psm_ld_calc1_ns;
  wire sig_psm_ld_chcmd_reg;
  wire sig_psm_ld_chcmd_reg_ns;
  wire sig_psm_ld_realigner_reg;
  wire sig_psm_ld_realigner_reg_ns;
  wire sig_psm_pop_input_cmd;
  wire sig_psm_pop_input_cmd_i_2_n_0;
  wire sig_psm_pop_input_cmd_ns;
  wire [2:0]sig_psm_state;
  wire [2:0]sig_psm_state_ns;
  wire sig_push_input_reg13_out;
  wire [19:0]\sig_realign_btt_reg_reg[19]_0 ;
  wire sig_realign_calc_err_reg_reg_0;
  wire sig_realign_cmd_cmplt_reg0;
  wire [3:0]\sig_realign_dest_align_reg_reg[3]_0 ;
  wire sig_realign_eof_reg0;
  wire sig_realign_reg_empty;
  wire sig_realign_tag_reg0;
  wire [19:0]sig_realigner_btt;
  wire [19:0]sig_realigner_btt2;
  wire \sig_realigner_btt2[19]_i_1_n_0 ;
  wire \sig_realigner_btt2[3]_i_2_n_0 ;
  wire \sig_realigner_btt2[4]_i_2_n_0 ;
  wire \sig_realigner_btt2[5]_i_2_n_0 ;
  wire \sig_realigner_btt2[7]_i_2_n_0 ;
  wire sig_skip_align2mbaa;
  wire sig_skip_align2mbaa_s_h;
  wire sig_skip_align2mbaa_s_h_i_1_n_0;
  wire [27:0]\sig_xfer_addr_reg_reg[31]_0 ;
  wire sig_xfer_cache_reg0;
  wire sig_xfer_cmd_cmplt_reg0;
  wire sig_xfer_is_seq_reg_reg_0;
  wire [7:5]\NLW_FSM_sequential_sig_psm_state_reg[2]_i_7_CO_UNCONNECTED ;
  wire [7:0]\NLW_FSM_sequential_sig_psm_state_reg[2]_i_7_O_UNCONNECTED ;
  wire [7:3]\NLW_sig_btt_cntr_reg[19]_i_2_CO_UNCONNECTED ;
  wire [7:4]\NLW_sig_btt_cntr_reg[19]_i_2_O_UNCONNECTED ;
  wire [7:7]\NLW_sig_child_addr_cntr_lsh_reg[15]_i_2_CO_UNCONNECTED ;
  wire [7:7]NLW_sig_child_addr_lsh_rollover_reg_reg_i_2_CO_UNCONNECTED;
  wire [6:0]NLW_sig_child_addr_lsh_rollover_reg_reg_i_2_O_UNCONNECTED;
  wire [7:0]NLW_sig_child_addr_lsh_rollover_reg_reg_i_3_O_UNCONNECTED;

  (* SOFT_HLUTNM = "soft_lutpair257" *) 
  LUT5 #(
    .INIT(32'hAEFFAEAE)) 
    \FSM_onehot_sig_csm_state[1]_i_1 
       (.I0(\FSM_onehot_sig_csm_state_reg_n_0_[0] ),
        .I1(\FSM_onehot_sig_csm_state_reg_n_0_[1] ),
        .I2(sig_child_cmd_reg_full),
        .I3(sig_xfer_is_seq_reg_reg_0),
        .I4(sig_pcc2sf_xfer_ready),
        .O(\FSM_onehot_sig_csm_state[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFF80FF80FF808080)) 
    \FSM_onehot_sig_csm_state[2]_i_1 
       (.I0(sig_child_error_reg),
        .I1(sig_child_cmd_reg_full),
        .I2(\FSM_onehot_sig_csm_state_reg_n_0_[1] ),
        .I3(\FSM_onehot_sig_csm_state_reg_n_0_[2] ),
        .I4(sig_mstr2data_cmd_valid),
        .I5(sig_mstr2addr_cmd_valid),
        .O(\FSM_onehot_sig_csm_state[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hF888FFFFF888F888)) 
    \FSM_onehot_sig_csm_state[4]_i_1 
       (.I0(sig_xfer_is_seq_reg_reg_0),
        .I1(sig_pcc2sf_xfer_ready),
        .I2(empty),
        .I3(\FSM_onehot_sig_csm_state_reg_n_0_[4] ),
        .I4(sig_child_error_reg),
        .I5(sig_csm_pop_child_cmd_ns),
        .O(\FSM_onehot_sig_csm_state[4]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair258" *) 
  LUT5 #(
    .INIT(32'hF4F4F444)) 
    \FSM_onehot_sig_csm_state[5]_i_1 
       (.I0(empty),
        .I1(\FSM_onehot_sig_csm_state_reg_n_0_[4] ),
        .I2(\FSM_onehot_sig_csm_state_reg_n_0_[5] ),
        .I3(sig_mstr2data_cmd_valid),
        .I4(sig_mstr2addr_cmd_valid),
        .O(\FSM_onehot_sig_csm_state[5]_i_1_n_0 ));
  (* FSM_ENCODED_STATES = "ch_init:0000001,ch_ld_child_cmd:0100000,ch_chk_if_done:1000000,ch_wait_for_sf_cmd:0010000,wait_for_pcmd:0000010,ch_error_trap1:0000100,ch_error_trap2:0001000" *) 
  FDSE #(
    .INIT(1'b1)) 
    \FSM_onehot_sig_csm_state_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(1'b0),
        .Q(\FSM_onehot_sig_csm_state_reg_n_0_[0] ),
        .S(sig_init_reg));
  (* FSM_ENCODED_STATES = "ch_init:0000001,ch_ld_child_cmd:0100000,ch_chk_if_done:1000000,ch_wait_for_sf_cmd:0010000,wait_for_pcmd:0000010,ch_error_trap1:0000100,ch_error_trap2:0001000" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_onehot_sig_csm_state_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\FSM_onehot_sig_csm_state[1]_i_1_n_0 ),
        .Q(\FSM_onehot_sig_csm_state_reg_n_0_[1] ),
        .R(sig_init_reg));
  (* FSM_ENCODED_STATES = "ch_init:0000001,ch_ld_child_cmd:0100000,ch_chk_if_done:1000000,ch_wait_for_sf_cmd:0010000,wait_for_pcmd:0000010,ch_error_trap1:0000100,ch_error_trap2:0001000" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_onehot_sig_csm_state_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\FSM_onehot_sig_csm_state[2]_i_1_n_0 ),
        .Q(\FSM_onehot_sig_csm_state_reg_n_0_[2] ),
        .R(sig_init_reg));
  (* FSM_ENCODED_STATES = "ch_init:0000001,ch_ld_child_cmd:0100000,ch_chk_if_done:1000000,ch_wait_for_sf_cmd:0010000,wait_for_pcmd:0000010,ch_error_trap1:0000100,ch_error_trap2:0001000" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_onehot_sig_csm_state_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\FSM_onehot_sig_csm_state[4]_i_1_n_0 ),
        .Q(\FSM_onehot_sig_csm_state_reg_n_0_[4] ),
        .R(sig_init_reg));
  (* FSM_ENCODED_STATES = "ch_init:0000001,ch_ld_child_cmd:0100000,ch_chk_if_done:1000000,ch_wait_for_sf_cmd:0010000,wait_for_pcmd:0000010,ch_error_trap1:0000100,ch_error_trap2:0001000" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_onehot_sig_csm_state_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\FSM_onehot_sig_csm_state[5]_i_1_n_0 ),
        .Q(\FSM_onehot_sig_csm_state_reg_n_0_[5] ),
        .R(sig_init_reg));
  LUT5 #(
    .INIT(32'hEEEEAABF)) 
    \FSM_sequential_sig_psm_state[0]_i_1 
       (.I0(\FSM_sequential_sig_psm_state[0]_i_2_n_0 ),
        .I1(sig_psm_state[0]),
        .I2(sig_push_input_reg13_out),
        .I3(sig_psm_state[1]),
        .I4(sig_psm_state[2]),
        .O(sig_psm_state_ns[0]));
  LUT6 #(
    .INIT(64'h8A008A008AFF8A00)) 
    \FSM_sequential_sig_psm_state[0]_i_2 
       (.I0(sig_psm_state[1]),
        .I1(sig_child_cmd_reg_full),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_psm_state[0]),
        .I4(sig_realign_reg_empty),
        .I5(sig_psm_state[2]),
        .O(\FSM_sequential_sig_psm_state[0]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair256" *) 
  LUT5 #(
    .INIT(32'h45455000)) 
    \FSM_sequential_sig_psm_state[1]_i_1 
       (.I0(sig_psm_state[2]),
        .I1(sig_child_cmd_reg_full),
        .I2(sig_psm_state[0]),
        .I3(sig_push_input_reg13_out),
        .I4(sig_psm_state[1]),
        .O(sig_psm_state_ns[1]));
  LUT6 #(
    .INIT(64'hEAEAEAEAEAEEEEEE)) 
    \FSM_sequential_sig_psm_state[2]_i_1 
       (.I0(\FSM_sequential_sig_psm_state[2]_i_2_n_0 ),
        .I1(sig_psm_ld_chcmd_reg_ns),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_skip_align2mbaa),
        .I4(sig_first_realigner_cmd),
        .I5(sig_skip_align2mbaa_s_h),
        .O(sig_psm_state_ns[2]));
  LUT4 #(
    .INIT(16'h1881)) 
    \FSM_sequential_sig_psm_state[2]_i_10 
       (.I0(sig_btt_residue_slice[0]),
        .I1(sig_input_addr_reg1[0]),
        .I2(sig_input_addr_reg1[1]),
        .I3(sig_btt_residue_slice[1]),
        .O(\FSM_sequential_sig_psm_state[2]_i_10_n_0 ));
  LUT6 #(
    .INIT(64'h0006666066600009)) 
    \FSM_sequential_sig_psm_state[2]_i_11 
       (.I0(sig_btt_residue_slice[3]),
        .I1(sig_input_addr_reg1[3]),
        .I2(sig_input_addr_reg1[1]),
        .I3(sig_input_addr_reg1[0]),
        .I4(sig_input_addr_reg1[2]),
        .I5(sig_btt_residue_slice[2]),
        .O(\FSM_sequential_sig_psm_state[2]_i_11_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \FSM_sequential_sig_psm_state[2]_i_12 
       (.I0(p_0_in__0),
        .I1(sig_btt_residue_slice[8]),
        .O(\FSM_sequential_sig_psm_state[2]_i_12_n_0 ));
  LUT5 #(
    .INIT(32'h0056147E)) 
    \FSM_sequential_sig_psm_state[2]_i_13 
       (.I0(sig_input_addr_reg1[7]),
        .I1(\sig_realigner_btt2[7]_i_2_n_0 ),
        .I2(sig_input_addr_reg1[6]),
        .I3(sig_btt_residue_slice[7]),
        .I4(sig_btt_residue_slice[6]),
        .O(\FSM_sequential_sig_psm_state[2]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'h10317307)) 
    \FSM_sequential_sig_psm_state[2]_i_14 
       (.I0(sig_btt_residue_slice[4]),
        .I1(sig_btt_residue_slice[5]),
        .I2(\FSM_sequential_sig_psm_state[2]_i_24_n_0 ),
        .I3(sig_input_addr_reg1[4]),
        .I4(sig_input_addr_reg1[5]),
        .O(\FSM_sequential_sig_psm_state[2]_i_14_n_0 ));
  LUT6 #(
    .INIT(64'h00005556015457FE)) 
    \FSM_sequential_sig_psm_state[2]_i_15 
       (.I0(sig_input_addr_reg1[3]),
        .I1(sig_input_addr_reg1[1]),
        .I2(sig_input_addr_reg1[0]),
        .I3(sig_input_addr_reg1[2]),
        .I4(sig_btt_residue_slice[3]),
        .I5(sig_btt_residue_slice[2]),
        .O(\FSM_sequential_sig_psm_state[2]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h1730)) 
    \FSM_sequential_sig_psm_state[2]_i_16 
       (.I0(sig_btt_residue_slice[0]),
        .I1(sig_btt_residue_slice[1]),
        .I2(sig_input_addr_reg1[1]),
        .I3(sig_input_addr_reg1[0]),
        .O(\FSM_sequential_sig_psm_state[2]_i_16_n_0 ));
  LUT2 #(
    .INIT(4'h9)) 
    \FSM_sequential_sig_psm_state[2]_i_17 
       (.I0(sig_btt_residue_slice[8]),
        .I1(p_0_in__0),
        .O(\FSM_sequential_sig_psm_state[2]_i_17_n_0 ));
  LUT5 #(
    .INIT(32'h14284281)) 
    \FSM_sequential_sig_psm_state[2]_i_18 
       (.I0(sig_input_addr_reg1[7]),
        .I1(\sig_realigner_btt2[7]_i_2_n_0 ),
        .I2(sig_input_addr_reg1[6]),
        .I3(sig_btt_residue_slice[7]),
        .I4(sig_btt_residue_slice[6]),
        .O(\FSM_sequential_sig_psm_state[2]_i_18_n_0 ));
  LUT5 #(
    .INIT(32'h04929204)) 
    \FSM_sequential_sig_psm_state[2]_i_19 
       (.I0(sig_btt_residue_slice[4]),
        .I1(\FSM_sequential_sig_psm_state[2]_i_24_n_0 ),
        .I2(sig_input_addr_reg1[4]),
        .I3(sig_input_addr_reg1[5]),
        .I4(sig_btt_residue_slice[5]),
        .O(\FSM_sequential_sig_psm_state[2]_i_19_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair265" *) 
  LUT3 #(
    .INIT(8'h70)) 
    \FSM_sequential_sig_psm_state[2]_i_2 
       (.I0(sig_psm_state[0]),
        .I1(sig_realign_reg_empty),
        .I2(sig_psm_state[2]),
        .O(\FSM_sequential_sig_psm_state[2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0006666066600009)) 
    \FSM_sequential_sig_psm_state[2]_i_20 
       (.I0(sig_btt_residue_slice[3]),
        .I1(sig_input_addr_reg1[3]),
        .I2(sig_input_addr_reg1[1]),
        .I3(sig_input_addr_reg1[0]),
        .I4(sig_input_addr_reg1[2]),
        .I5(sig_btt_residue_slice[2]),
        .O(\FSM_sequential_sig_psm_state[2]_i_20_n_0 ));
  LUT4 #(
    .INIT(16'h1881)) 
    \FSM_sequential_sig_psm_state[2]_i_21 
       (.I0(sig_btt_residue_slice[0]),
        .I1(sig_input_addr_reg1[0]),
        .I2(sig_input_addr_reg1[1]),
        .I3(sig_btt_residue_slice[1]),
        .O(\FSM_sequential_sig_psm_state[2]_i_21_n_0 ));
  LUT4 #(
    .INIT(16'h0001)) 
    \FSM_sequential_sig_psm_state[2]_i_22 
       (.I0(sig_btt_upper_slice[6]),
        .I1(sig_btt_upper_slice[5]),
        .I2(sig_btt_upper_slice[4]),
        .I3(sig_btt_upper_slice[3]),
        .O(\FSM_sequential_sig_psm_state[2]_i_22_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair262" *) 
  LUT4 #(
    .INIT(16'h0004)) 
    \FSM_sequential_sig_psm_state[2]_i_23 
       (.I0(sig_btt_upper_slice[0]),
        .I1(sig_first_realigner_cmd),
        .I2(sig_btt_upper_slice[2]),
        .I3(sig_btt_upper_slice[1]),
        .O(\FSM_sequential_sig_psm_state[2]_i_23_n_0 ));
  LUT4 #(
    .INIT(16'h0001)) 
    \FSM_sequential_sig_psm_state[2]_i_24 
       (.I0(sig_input_addr_reg1[2]),
        .I1(sig_input_addr_reg1[0]),
        .I2(sig_input_addr_reg1[1]),
        .I3(sig_input_addr_reg1[3]),
        .O(\FSM_sequential_sig_psm_state[2]_i_24_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFBAFFAAFFAA)) 
    \FSM_sequential_sig_psm_state[2]_i_3 
       (.I0(sig_calc_error_reg_reg_n_0),
        .I1(\FSM_sequential_sig_psm_state[2]_i_4_n_0 ),
        .I2(\FSM_sequential_sig_psm_state[2]_i_5_n_0 ),
        .I3(p_0_in__0),
        .I4(sig_btt_lt_b2mbaa2),
        .I5(\FSM_sequential_sig_psm_state[2]_i_8_n_0 ),
        .O(sig_skip_align2mbaa));
  LUT5 #(
    .INIT(32'hEDDBB77E)) 
    \FSM_sequential_sig_psm_state[2]_i_4 
       (.I0(sig_btt_residue_slice[6]),
        .I1(sig_btt_residue_slice[7]),
        .I2(sig_input_addr_reg1[6]),
        .I3(\sig_realigner_btt2[7]_i_2_n_0 ),
        .I4(sig_input_addr_reg1[7]),
        .O(\FSM_sequential_sig_psm_state[2]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h1000001000000000)) 
    \FSM_sequential_sig_psm_state[2]_i_5 
       (.I0(\FSM_sequential_sig_psm_state[2]_i_9_n_0 ),
        .I1(sig_btt_residue_slice[8]),
        .I2(\FSM_sequential_sig_psm_state[2]_i_10_n_0 ),
        .I3(\sig_realigner_btt2[4]_i_2_n_0 ),
        .I4(sig_btt_residue_slice[4]),
        .I5(\FSM_sequential_sig_psm_state[2]_i_11_n_0 ),
        .O(\FSM_sequential_sig_psm_state[2]_i_5_n_0 ));
  LUT3 #(
    .INIT(8'h01)) 
    \FSM_sequential_sig_psm_state[2]_i_6 
       (.I0(sig_input_addr_reg1[6]),
        .I1(\sig_realigner_btt2[7]_i_2_n_0 ),
        .I2(sig_input_addr_reg1[7]),
        .O(p_0_in__0));
  LUT6 #(
    .INIT(64'h0000000200000000)) 
    \FSM_sequential_sig_psm_state[2]_i_8 
       (.I0(\FSM_sequential_sig_psm_state[2]_i_22_n_0 ),
        .I1(sig_btt_upper_slice[10]),
        .I2(sig_btt_upper_slice[9]),
        .I3(sig_btt_upper_slice[8]),
        .I4(sig_btt_upper_slice[7]),
        .I5(\FSM_sequential_sig_psm_state[2]_i_23_n_0 ),
        .O(\FSM_sequential_sig_psm_state[2]_i_8_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \FSM_sequential_sig_psm_state[2]_i_9 
       (.I0(sig_btt_residue_slice[5]),
        .I1(\sig_realigner_btt2[5]_i_2_n_0 ),
        .O(\FSM_sequential_sig_psm_state[2]_i_9_n_0 ));
  (* FSM_ENCODED_STATES = "p_init:000,p_ld_first_cmd:010,p_ld_child_cmd:011,p_error_trap:100,p_ld_last_cmd:101,p_wait_for_cmd:001" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_sig_psm_state_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_psm_state_ns[0]),
        .Q(sig_psm_state[0]),
        .R(sig_init_reg));
  (* FSM_ENCODED_STATES = "p_init:000,p_ld_first_cmd:010,p_ld_child_cmd:011,p_error_trap:100,p_ld_last_cmd:101,p_wait_for_cmd:001" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_sig_psm_state_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_psm_state_ns[1]),
        .Q(sig_psm_state[1]),
        .R(sig_init_reg));
  (* FSM_ENCODED_STATES = "p_init:000,p_ld_first_cmd:010,p_ld_child_cmd:011,p_error_trap:100,p_ld_last_cmd:101,p_wait_for_cmd:001" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_sig_psm_state_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_psm_state_ns[2]),
        .Q(sig_psm_state[2]),
        .R(sig_init_reg));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY8 \FSM_sequential_sig_psm_state_reg[2]_i_7 
       (.CI(1'b0),
        .CI_TOP(1'b0),
        .CO({\NLW_FSM_sequential_sig_psm_state_reg[2]_i_7_CO_UNCONNECTED [7:5],sig_btt_lt_b2mbaa2,\FSM_sequential_sig_psm_state_reg[2]_i_7_n_4 ,\FSM_sequential_sig_psm_state_reg[2]_i_7_n_5 ,\FSM_sequential_sig_psm_state_reg[2]_i_7_n_6 ,\FSM_sequential_sig_psm_state_reg[2]_i_7_n_7 }),
        .DI({1'b0,1'b0,1'b0,\FSM_sequential_sig_psm_state[2]_i_12_n_0 ,\FSM_sequential_sig_psm_state[2]_i_13_n_0 ,\FSM_sequential_sig_psm_state[2]_i_14_n_0 ,\FSM_sequential_sig_psm_state[2]_i_15_n_0 ,\FSM_sequential_sig_psm_state[2]_i_16_n_0 }),
        .O(\NLW_FSM_sequential_sig_psm_state_reg[2]_i_7_O_UNCONNECTED [7:0]),
        .S({1'b0,1'b0,1'b0,\FSM_sequential_sig_psm_state[2]_i_17_n_0 ,\FSM_sequential_sig_psm_state[2]_i_18_n_0 ,\FSM_sequential_sig_psm_state[2]_i_19_n_0 ,\FSM_sequential_sig_psm_state[2]_i_20_n_0 ,\FSM_sequential_sig_psm_state[2]_i_21_n_0 }));
  LUT4 #(
    .INIT(16'h0400)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1[31]_i_2 
       (.I0(sig_psm_halt),
        .I1(sig_input_reg_empty),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_cmd2mstr_cmd_valid),
        .O(sig_push_input_reg13_out));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[22]),
        .Q(sig_input_addr_reg1[0]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[32]),
        .Q(sig_input_addr_reg1[10]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[33]),
        .Q(sig_input_addr_reg1[11]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[34]),
        .Q(sig_input_addr_reg1[12]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[35]),
        .Q(sig_input_addr_reg1[13]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[36]),
        .Q(sig_input_addr_reg1[14]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[37]),
        .Q(sig_input_addr_reg1[15]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[38]),
        .Q(sig_input_addr_reg1[16]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[39]),
        .Q(sig_input_addr_reg1[17]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[40]),
        .Q(sig_input_addr_reg1[18]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[41]),
        .Q(sig_input_addr_reg1[19]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[23]),
        .Q(sig_input_addr_reg1[1]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[42]),
        .Q(sig_input_addr_reg1[20]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[43]),
        .Q(sig_input_addr_reg1[21]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[44]),
        .Q(sig_input_addr_reg1[22]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[45]),
        .Q(sig_input_addr_reg1[23]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[46]),
        .Q(sig_input_addr_reg1[24]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[47]),
        .Q(sig_input_addr_reg1[25]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[48]),
        .Q(sig_input_addr_reg1[26]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[49]),
        .Q(sig_input_addr_reg1[27]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[28] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[50]),
        .Q(sig_input_addr_reg1[28]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[29] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[51]),
        .Q(sig_input_addr_reg1[29]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[24]),
        .Q(sig_input_addr_reg1[2]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[30] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[52]),
        .Q(sig_input_addr_reg1[30]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[53]),
        .Q(sig_input_addr_reg1[31]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[25]),
        .Q(sig_input_addr_reg1[3]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[26]),
        .Q(sig_input_addr_reg1[4]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[27]),
        .Q(sig_input_addr_reg1[5]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[28]),
        .Q(sig_input_addr_reg1[6]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[29]),
        .Q(sig_input_addr_reg1[7]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[30]),
        .Q(sig_input_addr_reg1[8]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[31]),
        .Q(sig_input_addr_reg1[9]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[15]_i_10 
       (.I0(sig_realigner_btt2[15]),
        .I1(sig_btt_upper_slice[6]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[15]),
        .O(\sig_btt_cntr[15]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[15]_i_11 
       (.I0(sig_realigner_btt2[14]),
        .I1(sig_btt_upper_slice[5]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[14]),
        .O(\sig_btt_cntr[15]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[15]_i_12 
       (.I0(sig_realigner_btt2[13]),
        .I1(sig_btt_upper_slice[4]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[13]),
        .O(\sig_btt_cntr[15]_i_12_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[15]_i_13 
       (.I0(sig_realigner_btt2[12]),
        .I1(sig_btt_upper_slice[3]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[12]),
        .O(\sig_btt_cntr[15]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[15]_i_14 
       (.I0(sig_realigner_btt2[11]),
        .I1(sig_btt_upper_slice[2]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[11]),
        .O(\sig_btt_cntr[15]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[15]_i_15 
       (.I0(sig_realigner_btt2[10]),
        .I1(sig_btt_upper_slice[1]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[10]),
        .O(\sig_btt_cntr[15]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[15]_i_16 
       (.I0(sig_realigner_btt2[9]),
        .I1(sig_btt_upper_slice[0]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[9]),
        .O(\sig_btt_cntr[15]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[15]_i_17 
       (.I0(sig_realigner_btt2[8]),
        .I1(sig_btt_residue_slice[8]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[8]),
        .O(\sig_btt_cntr[15]_i_17_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[15]_i_2 
       (.I0(sig_realigner_btt2[15]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[15]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[15]_i_3 
       (.I0(sig_realigner_btt2[14]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[15]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[15]_i_4 
       (.I0(sig_realigner_btt2[13]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[15]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[15]_i_5 
       (.I0(sig_realigner_btt2[12]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[15]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[15]_i_6 
       (.I0(sig_realigner_btt2[11]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[15]_i_6_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[15]_i_7 
       (.I0(sig_realigner_btt2[10]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[15]_i_7_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[15]_i_8 
       (.I0(sig_realigner_btt2[9]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[15]_i_8_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[15]_i_9 
       (.I0(sig_realigner_btt2[8]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[15]_i_9_n_0 ));
  LUT5 #(
    .INIT(32'hAAAAAEAA)) 
    \sig_btt_cntr[19]_i_1 
       (.I0(sig_psm_ld_realigner_reg),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[19]_i_1_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[19]_i_3 
       (.I0(sig_realigner_btt2[18]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[19]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[19]_i_4 
       (.I0(sig_realigner_btt2[17]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[19]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[19]_i_5 
       (.I0(sig_realigner_btt2[16]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[19]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[19]_i_6 
       (.I0(sig_realigner_btt2[19]),
        .I1(sig_btt_upper_slice[10]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[19]),
        .O(\sig_btt_cntr[19]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[19]_i_7 
       (.I0(sig_realigner_btt2[18]),
        .I1(sig_btt_upper_slice[9]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[18]),
        .O(\sig_btt_cntr[19]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[19]_i_8 
       (.I0(sig_realigner_btt2[17]),
        .I1(sig_btt_upper_slice[8]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[17]),
        .O(\sig_btt_cntr[19]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[19]_i_9 
       (.I0(sig_realigner_btt2[16]),
        .I1(sig_btt_upper_slice[7]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[16]),
        .O(\sig_btt_cntr[19]_i_9_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[7]_i_10 
       (.I0(sig_realigner_btt2[0]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[7]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[7]_i_11 
       (.I0(sig_realigner_btt2[7]),
        .I1(sig_btt_residue_slice[7]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[7]),
        .O(\sig_btt_cntr[7]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[7]_i_12 
       (.I0(sig_realigner_btt2[6]),
        .I1(sig_btt_residue_slice[6]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[6]),
        .O(\sig_btt_cntr[7]_i_12_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[7]_i_13 
       (.I0(sig_realigner_btt2[5]),
        .I1(sig_btt_residue_slice[5]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[5]),
        .O(\sig_btt_cntr[7]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[7]_i_14 
       (.I0(sig_realigner_btt2[4]),
        .I1(sig_btt_residue_slice[4]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[4]),
        .O(\sig_btt_cntr[7]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[7]_i_15 
       (.I0(sig_realigner_btt2[3]),
        .I1(sig_btt_residue_slice[3]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[3]),
        .O(\sig_btt_cntr[7]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[7]_i_16 
       (.I0(sig_realigner_btt2[2]),
        .I1(sig_btt_residue_slice[2]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[2]),
        .O(\sig_btt_cntr[7]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[7]_i_17 
       (.I0(sig_realigner_btt2[1]),
        .I1(sig_btt_residue_slice[1]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[1]),
        .O(\sig_btt_cntr[7]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr[7]_i_18 
       (.I0(sig_realigner_btt2[0]),
        .I1(sig_btt_residue_slice[0]),
        .I2(sig_push_input_reg13_out),
        .I3(Q[0]),
        .O(\sig_btt_cntr[7]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'hFFDF)) 
    \sig_btt_cntr[7]_i_2 
       (.I0(sig_cmd2mstr_cmd_valid),
        .I1(sig_calc_error_reg_reg_n_0),
        .I2(sig_input_reg_empty),
        .I3(sig_psm_halt),
        .O(\sig_btt_cntr[7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[7]_i_3 
       (.I0(sig_realigner_btt2[7]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[7]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[7]_i_4 
       (.I0(sig_realigner_btt2[6]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[7]_i_5 
       (.I0(sig_realigner_btt2[5]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[7]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[7]_i_6 
       (.I0(sig_realigner_btt2[4]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[7]_i_6_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[7]_i_7 
       (.I0(sig_realigner_btt2[3]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[7]_i_7_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[7]_i_8 
       (.I0(sig_realigner_btt2[2]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[7]_i_8_n_0 ));
  LUT5 #(
    .INIT(32'h55555155)) 
    \sig_btt_cntr[7]_i_9 
       (.I0(sig_realigner_btt2[1]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_calc_error_reg_reg_n_0),
        .I3(sig_input_reg_empty),
        .I4(sig_psm_halt),
        .O(\sig_btt_cntr[7]_i_9_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[7]_i_1_n_15 ),
        .Q(sig_btt_residue_slice[0]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[15]_i_1_n_13 ),
        .Q(sig_btt_upper_slice[1]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[15]_i_1_n_12 ),
        .Q(sig_btt_upper_slice[2]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[15]_i_1_n_11 ),
        .Q(sig_btt_upper_slice[3]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[15]_i_1_n_10 ),
        .Q(sig_btt_upper_slice[4]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[15]_i_1_n_9 ),
        .Q(sig_btt_upper_slice[5]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[15]_i_1_n_8 ),
        .Q(sig_btt_upper_slice[6]),
        .R(sig_init_reg));
  CARRY8 \sig_btt_cntr_reg[15]_i_1 
       (.CI(\sig_btt_cntr_reg[7]_i_1_n_0 ),
        .CI_TOP(1'b0),
        .CO({\sig_btt_cntr_reg[15]_i_1_n_0 ,\sig_btt_cntr_reg[15]_i_1_n_1 ,\sig_btt_cntr_reg[15]_i_1_n_2 ,\sig_btt_cntr_reg[15]_i_1_n_3 ,\sig_btt_cntr_reg[15]_i_1_n_4 ,\sig_btt_cntr_reg[15]_i_1_n_5 ,\sig_btt_cntr_reg[15]_i_1_n_6 ,\sig_btt_cntr_reg[15]_i_1_n_7 }),
        .DI({\sig_btt_cntr[15]_i_2_n_0 ,\sig_btt_cntr[15]_i_3_n_0 ,\sig_btt_cntr[15]_i_4_n_0 ,\sig_btt_cntr[15]_i_5_n_0 ,\sig_btt_cntr[15]_i_6_n_0 ,\sig_btt_cntr[15]_i_7_n_0 ,\sig_btt_cntr[15]_i_8_n_0 ,\sig_btt_cntr[15]_i_9_n_0 }),
        .O({\sig_btt_cntr_reg[15]_i_1_n_8 ,\sig_btt_cntr_reg[15]_i_1_n_9 ,\sig_btt_cntr_reg[15]_i_1_n_10 ,\sig_btt_cntr_reg[15]_i_1_n_11 ,\sig_btt_cntr_reg[15]_i_1_n_12 ,\sig_btt_cntr_reg[15]_i_1_n_13 ,\sig_btt_cntr_reg[15]_i_1_n_14 ,\sig_btt_cntr_reg[15]_i_1_n_15 }),
        .S({\sig_btt_cntr[15]_i_10_n_0 ,\sig_btt_cntr[15]_i_11_n_0 ,\sig_btt_cntr[15]_i_12_n_0 ,\sig_btt_cntr[15]_i_13_n_0 ,\sig_btt_cntr[15]_i_14_n_0 ,\sig_btt_cntr[15]_i_15_n_0 ,\sig_btt_cntr[15]_i_16_n_0 ,\sig_btt_cntr[15]_i_17_n_0 }));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[19]_i_2_n_15 ),
        .Q(sig_btt_upper_slice[7]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[19]_i_2_n_14 ),
        .Q(sig_btt_upper_slice[8]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[19]_i_2_n_13 ),
        .Q(sig_btt_upper_slice[9]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[19]_i_2_n_12 ),
        .Q(sig_btt_upper_slice[10]),
        .R(sig_init_reg));
  CARRY8 \sig_btt_cntr_reg[19]_i_2 
       (.CI(\sig_btt_cntr_reg[15]_i_1_n_0 ),
        .CI_TOP(1'b0),
        .CO({\NLW_sig_btt_cntr_reg[19]_i_2_CO_UNCONNECTED [7:3],\sig_btt_cntr_reg[19]_i_2_n_5 ,\sig_btt_cntr_reg[19]_i_2_n_6 ,\sig_btt_cntr_reg[19]_i_2_n_7 }),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,\sig_btt_cntr[19]_i_3_n_0 ,\sig_btt_cntr[19]_i_4_n_0 ,\sig_btt_cntr[19]_i_5_n_0 }),
        .O({\NLW_sig_btt_cntr_reg[19]_i_2_O_UNCONNECTED [7:4],\sig_btt_cntr_reg[19]_i_2_n_12 ,\sig_btt_cntr_reg[19]_i_2_n_13 ,\sig_btt_cntr_reg[19]_i_2_n_14 ,\sig_btt_cntr_reg[19]_i_2_n_15 }),
        .S({1'b0,1'b0,1'b0,1'b0,\sig_btt_cntr[19]_i_6_n_0 ,\sig_btt_cntr[19]_i_7_n_0 ,\sig_btt_cntr[19]_i_8_n_0 ,\sig_btt_cntr[19]_i_9_n_0 }));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[7]_i_1_n_14 ),
        .Q(sig_btt_residue_slice[1]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[7]_i_1_n_13 ),
        .Q(sig_btt_residue_slice[2]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[7]_i_1_n_12 ),
        .Q(sig_btt_residue_slice[3]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[7]_i_1_n_11 ),
        .Q(sig_btt_residue_slice[4]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[7]_i_1_n_10 ),
        .Q(sig_btt_residue_slice[5]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[7]_i_1_n_9 ),
        .Q(sig_btt_residue_slice[6]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[7]_i_1_n_8 ),
        .Q(sig_btt_residue_slice[7]),
        .R(sig_init_reg));
  CARRY8 \sig_btt_cntr_reg[7]_i_1 
       (.CI(\sig_btt_cntr[7]_i_2_n_0 ),
        .CI_TOP(1'b0),
        .CO({\sig_btt_cntr_reg[7]_i_1_n_0 ,\sig_btt_cntr_reg[7]_i_1_n_1 ,\sig_btt_cntr_reg[7]_i_1_n_2 ,\sig_btt_cntr_reg[7]_i_1_n_3 ,\sig_btt_cntr_reg[7]_i_1_n_4 ,\sig_btt_cntr_reg[7]_i_1_n_5 ,\sig_btt_cntr_reg[7]_i_1_n_6 ,\sig_btt_cntr_reg[7]_i_1_n_7 }),
        .DI({\sig_btt_cntr[7]_i_3_n_0 ,\sig_btt_cntr[7]_i_4_n_0 ,\sig_btt_cntr[7]_i_5_n_0 ,\sig_btt_cntr[7]_i_6_n_0 ,\sig_btt_cntr[7]_i_7_n_0 ,\sig_btt_cntr[7]_i_8_n_0 ,\sig_btt_cntr[7]_i_9_n_0 ,\sig_btt_cntr[7]_i_10_n_0 }),
        .O({\sig_btt_cntr_reg[7]_i_1_n_8 ,\sig_btt_cntr_reg[7]_i_1_n_9 ,\sig_btt_cntr_reg[7]_i_1_n_10 ,\sig_btt_cntr_reg[7]_i_1_n_11 ,\sig_btt_cntr_reg[7]_i_1_n_12 ,\sig_btt_cntr_reg[7]_i_1_n_13 ,\sig_btt_cntr_reg[7]_i_1_n_14 ,\sig_btt_cntr_reg[7]_i_1_n_15 }),
        .S({\sig_btt_cntr[7]_i_11_n_0 ,\sig_btt_cntr[7]_i_12_n_0 ,\sig_btt_cntr[7]_i_13_n_0 ,\sig_btt_cntr[7]_i_14_n_0 ,\sig_btt_cntr[7]_i_15_n_0 ,\sig_btt_cntr[7]_i_16_n_0 ,\sig_btt_cntr[7]_i_17_n_0 ,\sig_btt_cntr[7]_i_18_n_0 }));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[15]_i_1_n_15 ),
        .Q(sig_btt_residue_slice[8]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_btt_cntr[19]_i_1_n_0 ),
        .D(\sig_btt_cntr_reg[15]_i_1_n_14 ),
        .Q(sig_btt_upper_slice[0]),
        .R(sig_init_reg));
  LUT5 #(
    .INIT(32'hFF20FF00)) 
    sig_calc_error_reg_i_1__0
       (.I0(sig_btt_is_zero),
        .I1(sig_psm_halt),
        .I2(sig_input_reg_empty),
        .I3(sig_calc_error_reg_reg_n_0),
        .I4(sig_cmd2mstr_cmd_valid),
        .O(sig_calc_error_reg_i_1__0_n_0));
  LUT5 #(
    .INIT(32'h00000080)) 
    sig_calc_error_reg_i_2
       (.I0(sig_calc_error_reg_i_3_n_0),
        .I1(sig_calc_error_reg_i_4_n_0),
        .I2(sig_calc_error_reg_i_5_n_0),
        .I3(Q[0]),
        .I4(Q[1]),
        .O(sig_btt_is_zero));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    sig_calc_error_reg_i_3
       (.I0(Q[16]),
        .I1(Q[17]),
        .I2(Q[14]),
        .I3(Q[15]),
        .I4(Q[19]),
        .I5(Q[18]),
        .O(sig_calc_error_reg_i_3_n_0));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    sig_calc_error_reg_i_4
       (.I0(Q[4]),
        .I1(Q[5]),
        .I2(Q[2]),
        .I3(Q[3]),
        .I4(Q[7]),
        .I5(Q[6]),
        .O(sig_calc_error_reg_i_4_n_0));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    sig_calc_error_reg_i_5
       (.I0(Q[10]),
        .I1(Q[11]),
        .I2(Q[8]),
        .I3(Q[9]),
        .I4(Q[13]),
        .I5(Q[12]),
        .O(sig_calc_error_reg_i_5_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_calc_error_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_calc_error_reg_i_1__0_n_0),
        .Q(sig_calc_error_reg_reg_n_0),
        .R(sig_init_reg));
  LUT3 #(
    .INIT(8'hF8)) 
    \sig_child_addr_cntr_lsh[15]_i_1 
       (.I0(sig_child_qual_burst_type),
        .I1(sig_csm_ld_xfer),
        .I2(sig_csm_pop_child_cmd),
        .O(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_child_addr_cntr_lsh[15]_i_10 
       (.I0(\sig_child_addr_reg_reg_n_0_[9] ),
        .I1(sig_csm_pop_child_cmd),
        .I2(sig_child_addr_cntr_lsh_reg[9]),
        .O(\sig_child_addr_cntr_lsh[15]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'hF606)) 
    \sig_child_addr_cntr_lsh[15]_i_11 
       (.I0(dout[8]),
        .I1(sig_child_addr_cntr_lsh_reg[8]),
        .I2(sig_csm_pop_child_cmd),
        .I3(\sig_child_addr_reg_reg_n_0_[8] ),
        .O(\sig_child_addr_cntr_lsh[15]_i_11_n_0 ));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_child_addr_cntr_lsh[15]_i_4 
       (.I0(\sig_child_addr_reg_reg_n_0_[15] ),
        .I1(sig_csm_pop_child_cmd),
        .I2(p_1_in),
        .O(\sig_child_addr_cntr_lsh[15]_i_4_n_0 ));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_child_addr_cntr_lsh[15]_i_5 
       (.I0(\sig_child_addr_reg_reg_n_0_[14] ),
        .I1(sig_csm_pop_child_cmd),
        .I2(sig_child_addr_cntr_lsh_reg[14]),
        .O(\sig_child_addr_cntr_lsh[15]_i_5_n_0 ));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_child_addr_cntr_lsh[15]_i_6 
       (.I0(\sig_child_addr_reg_reg_n_0_[13] ),
        .I1(sig_csm_pop_child_cmd),
        .I2(sig_child_addr_cntr_lsh_reg[13]),
        .O(\sig_child_addr_cntr_lsh[15]_i_6_n_0 ));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_child_addr_cntr_lsh[15]_i_7 
       (.I0(\sig_child_addr_reg_reg_n_0_[12] ),
        .I1(sig_csm_pop_child_cmd),
        .I2(sig_child_addr_cntr_lsh_reg[12]),
        .O(\sig_child_addr_cntr_lsh[15]_i_7_n_0 ));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_child_addr_cntr_lsh[15]_i_8 
       (.I0(\sig_child_addr_reg_reg_n_0_[11] ),
        .I1(sig_csm_pop_child_cmd),
        .I2(sig_child_addr_cntr_lsh_reg[11]),
        .O(\sig_child_addr_cntr_lsh[15]_i_8_n_0 ));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_child_addr_cntr_lsh[15]_i_9 
       (.I0(\sig_child_addr_reg_reg_n_0_[10] ),
        .I1(sig_csm_pop_child_cmd),
        .I2(sig_child_addr_cntr_lsh_reg[10]),
        .O(\sig_child_addr_cntr_lsh[15]_i_9_n_0 ));
  LUT4 #(
    .INIT(16'hF606)) 
    \sig_child_addr_cntr_lsh[7]_i_10 
       (.I0(dout[7]),
        .I1(sig_child_addr_cntr_lsh_reg[7]),
        .I2(sig_csm_pop_child_cmd),
        .I3(\sig_child_addr_reg_reg_n_0_[7] ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] [7]));
  LUT4 #(
    .INIT(16'hF606)) 
    \sig_child_addr_cntr_lsh[7]_i_11 
       (.I0(dout[6]),
        .I1(sig_child_addr_cntr_lsh_reg[6]),
        .I2(sig_csm_pop_child_cmd),
        .I3(\sig_child_addr_reg_reg_n_0_[6] ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] [6]));
  LUT4 #(
    .INIT(16'hF606)) 
    \sig_child_addr_cntr_lsh[7]_i_12 
       (.I0(dout[5]),
        .I1(sig_child_addr_cntr_lsh_reg[5]),
        .I2(sig_csm_pop_child_cmd),
        .I3(\sig_child_addr_reg_reg_n_0_[5] ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] [5]));
  LUT4 #(
    .INIT(16'hF606)) 
    \sig_child_addr_cntr_lsh[7]_i_13 
       (.I0(dout[4]),
        .I1(sig_child_addr_cntr_lsh_reg[4]),
        .I2(sig_csm_pop_child_cmd),
        .I3(\sig_child_addr_reg_reg_n_0_[4] ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] [4]));
  LUT4 #(
    .INIT(16'hF606)) 
    \sig_child_addr_cntr_lsh[7]_i_14 
       (.I0(dout[3]),
        .I1(\sig_child_addr_cntr_lsh_reg[3]_0 [3]),
        .I2(sig_csm_pop_child_cmd),
        .I3(\sig_child_addr_reg_reg_n_0_[3] ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] [3]));
  LUT4 #(
    .INIT(16'hF606)) 
    \sig_child_addr_cntr_lsh[7]_i_15 
       (.I0(dout[2]),
        .I1(\sig_child_addr_cntr_lsh_reg[3]_0 [2]),
        .I2(sig_csm_pop_child_cmd),
        .I3(\sig_child_addr_reg_reg_n_0_[2] ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] [2]));
  LUT4 #(
    .INIT(16'hF606)) 
    \sig_child_addr_cntr_lsh[7]_i_16 
       (.I0(dout[1]),
        .I1(\sig_child_addr_cntr_lsh_reg[3]_0 [1]),
        .I2(sig_csm_pop_child_cmd),
        .I3(\sig_child_addr_reg_reg_n_0_[1] ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] [1]));
  LUT4 #(
    .INIT(16'hF606)) 
    \sig_child_addr_cntr_lsh[7]_i_17 
       (.I0(dout[0]),
        .I1(\sig_child_addr_cntr_lsh_reg[3]_0 [0]),
        .I2(sig_csm_pop_child_cmd),
        .I3(\sig_child_addr_reg_reg_n_0_[0] ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] [0]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[7]_0 [0]),
        .Q(\sig_child_addr_cntr_lsh_reg[3]_0 [0]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[15]_i_2_n_13 ),
        .Q(sig_child_addr_cntr_lsh_reg[10]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[15]_i_2_n_12 ),
        .Q(sig_child_addr_cntr_lsh_reg[11]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[15]_i_2_n_11 ),
        .Q(sig_child_addr_cntr_lsh_reg[12]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[15]_i_2_n_10 ),
        .Q(sig_child_addr_cntr_lsh_reg[13]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[15]_i_2_n_9 ),
        .Q(sig_child_addr_cntr_lsh_reg[14]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[15]_i_2_n_8 ),
        .Q(p_1_in),
        .R(sig_init_reg));
  CARRY8 \sig_child_addr_cntr_lsh_reg[15]_i_2 
       (.CI(CO),
        .CI_TOP(1'b0),
        .CO({\NLW_sig_child_addr_cntr_lsh_reg[15]_i_2_CO_UNCONNECTED [7],\sig_child_addr_cntr_lsh_reg[15]_i_2_n_1 ,\sig_child_addr_cntr_lsh_reg[15]_i_2_n_2 ,\sig_child_addr_cntr_lsh_reg[15]_i_2_n_3 ,\sig_child_addr_cntr_lsh_reg[15]_i_2_n_4 ,\sig_child_addr_cntr_lsh_reg[15]_i_2_n_5 ,\sig_child_addr_cntr_lsh_reg[15]_i_2_n_6 ,\sig_child_addr_cntr_lsh_reg[15]_i_2_n_7 }),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,\sig_child_addr_cntr_lsh_reg[15]_0 }),
        .O({\sig_child_addr_cntr_lsh_reg[15]_i_2_n_8 ,\sig_child_addr_cntr_lsh_reg[15]_i_2_n_9 ,\sig_child_addr_cntr_lsh_reg[15]_i_2_n_10 ,\sig_child_addr_cntr_lsh_reg[15]_i_2_n_11 ,\sig_child_addr_cntr_lsh_reg[15]_i_2_n_12 ,\sig_child_addr_cntr_lsh_reg[15]_i_2_n_13 ,\sig_child_addr_cntr_lsh_reg[15]_i_2_n_14 ,\sig_child_addr_cntr_lsh_reg[15]_i_2_n_15 }),
        .S({\sig_child_addr_cntr_lsh[15]_i_4_n_0 ,\sig_child_addr_cntr_lsh[15]_i_5_n_0 ,\sig_child_addr_cntr_lsh[15]_i_6_n_0 ,\sig_child_addr_cntr_lsh[15]_i_7_n_0 ,\sig_child_addr_cntr_lsh[15]_i_8_n_0 ,\sig_child_addr_cntr_lsh[15]_i_9_n_0 ,\sig_child_addr_cntr_lsh[15]_i_10_n_0 ,\sig_child_addr_cntr_lsh[15]_i_11_n_0 }));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[7]_0 [1]),
        .Q(\sig_child_addr_cntr_lsh_reg[3]_0 [1]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[7]_0 [2]),
        .Q(\sig_child_addr_cntr_lsh_reg[3]_0 [2]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[7]_0 [3]),
        .Q(\sig_child_addr_cntr_lsh_reg[3]_0 [3]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[7]_0 [4]),
        .Q(sig_child_addr_cntr_lsh_reg[4]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[7]_0 [5]),
        .Q(sig_child_addr_cntr_lsh_reg[5]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[7]_0 [6]),
        .Q(sig_child_addr_cntr_lsh_reg[6]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[7]_0 [7]),
        .Q(sig_child_addr_cntr_lsh_reg[7]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[15]_i_2_n_15 ),
        .Q(sig_child_addr_cntr_lsh_reg[8]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_lsh_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_lsh[15]_i_1_n_0 ),
        .D(\sig_child_addr_cntr_lsh_reg[15]_i_2_n_14 ),
        .Q(sig_child_addr_cntr_lsh_reg[9]),
        .R(sig_init_reg));
  (* SOFT_HLUTNM = "soft_lutpair264" *) 
  LUT3 #(
    .INIT(8'h8B)) 
    \sig_child_addr_cntr_msh[0]_i_1 
       (.I0(data[0]),
        .I1(sig_csm_pop_child_cmd),
        .I2(sig_child_addr_cntr_msh_reg[0]),
        .O(p_0_in[0]));
  LUT5 #(
    .INIT(32'hAAAACF30)) 
    \sig_child_addr_cntr_msh[10]_i_1 
       (.I0(data[10]),
        .I1(\sig_child_addr_cntr_msh[11]_i_2_n_0 ),
        .I2(sig_child_addr_cntr_msh_reg[9]),
        .I3(sig_child_addr_cntr_msh_reg[10]),
        .I4(sig_csm_pop_child_cmd),
        .O(p_0_in[10]));
  LUT6 #(
    .INIT(64'hFFFF9AAA00009AAA)) 
    \sig_child_addr_cntr_msh[11]_i_1 
       (.I0(sig_child_addr_cntr_msh_reg[11]),
        .I1(\sig_child_addr_cntr_msh[11]_i_2_n_0 ),
        .I2(sig_child_addr_cntr_msh_reg[10]),
        .I3(sig_child_addr_cntr_msh_reg[9]),
        .I4(sig_csm_pop_child_cmd),
        .I5(data[11]),
        .O(p_0_in[11]));
  (* SOFT_HLUTNM = "soft_lutpair254" *) 
  LUT5 #(
    .INIT(32'hF7FFFFFF)) 
    \sig_child_addr_cntr_msh[11]_i_2 
       (.I0(sig_child_addr_cntr_msh_reg[7]),
        .I1(sig_child_addr_cntr_msh_reg[8]),
        .I2(\sig_child_addr_cntr_msh[7]_i_2_n_0 ),
        .I3(sig_child_addr_cntr_msh_reg[6]),
        .I4(sig_child_addr_cntr_msh_reg[5]),
        .O(\sig_child_addr_cntr_msh[11]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hAAAACF30)) 
    \sig_child_addr_cntr_msh[12]_i_1 
       (.I0(data[12]),
        .I1(\sig_child_addr_cntr_msh[13]_i_2_n_0 ),
        .I2(sig_child_addr_cntr_msh_reg[11]),
        .I3(sig_child_addr_cntr_msh_reg[12]),
        .I4(sig_csm_pop_child_cmd),
        .O(p_0_in[12]));
  LUT6 #(
    .INIT(64'hFFFF9AAA00009AAA)) 
    \sig_child_addr_cntr_msh[13]_i_1 
       (.I0(sig_child_addr_cntr_msh_reg[13]),
        .I1(\sig_child_addr_cntr_msh[13]_i_2_n_0 ),
        .I2(sig_child_addr_cntr_msh_reg[12]),
        .I3(sig_child_addr_cntr_msh_reg[11]),
        .I4(sig_csm_pop_child_cmd),
        .I5(data[13]),
        .O(p_0_in[13]));
  (* SOFT_HLUTNM = "soft_lutpair253" *) 
  LUT3 #(
    .INIT(8'hF7)) 
    \sig_child_addr_cntr_msh[13]_i_2 
       (.I0(sig_child_addr_cntr_msh_reg[9]),
        .I1(sig_child_addr_cntr_msh_reg[10]),
        .I2(\sig_child_addr_cntr_msh[11]_i_2_n_0 ),
        .O(\sig_child_addr_cntr_msh[13]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFFA600A6)) 
    \sig_child_addr_cntr_msh[14]_i_1 
       (.I0(sig_child_addr_cntr_msh_reg[14]),
        .I1(sig_child_addr_cntr_msh_reg[13]),
        .I2(\sig_child_addr_cntr_msh[15]_i_3_n_0 ),
        .I3(sig_csm_pop_child_cmd),
        .I4(data[14]),
        .O(p_0_in[14]));
  LUT4 #(
    .INIT(16'hFF80)) 
    \sig_child_addr_cntr_msh[15]_i_1 
       (.I0(sig_child_addr_lsh_rollover_reg),
        .I1(sig_csm_ld_xfer),
        .I2(sig_child_qual_burst_type),
        .I3(sig_csm_pop_child_cmd),
        .O(\sig_child_addr_cntr_msh[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFA6AA0000A6AA)) 
    \sig_child_addr_cntr_msh[15]_i_2 
       (.I0(sig_child_addr_cntr_msh_reg[15]),
        .I1(sig_child_addr_cntr_msh_reg[14]),
        .I2(\sig_child_addr_cntr_msh[15]_i_3_n_0 ),
        .I3(sig_child_addr_cntr_msh_reg[13]),
        .I4(sig_csm_pop_child_cmd),
        .I5(data[15]),
        .O(p_0_in[15]));
  (* SOFT_HLUTNM = "soft_lutpair253" *) 
  LUT5 #(
    .INIT(32'hF7FFFFFF)) 
    \sig_child_addr_cntr_msh[15]_i_3 
       (.I0(sig_child_addr_cntr_msh_reg[11]),
        .I1(sig_child_addr_cntr_msh_reg[12]),
        .I2(\sig_child_addr_cntr_msh[11]_i_2_n_0 ),
        .I3(sig_child_addr_cntr_msh_reg[10]),
        .I4(sig_child_addr_cntr_msh_reg[9]),
        .O(\sig_child_addr_cntr_msh[15]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair264" *) 
  LUT4 #(
    .INIT(16'hF606)) 
    \sig_child_addr_cntr_msh[1]_i_1 
       (.I0(sig_child_addr_cntr_msh_reg[1]),
        .I1(sig_child_addr_cntr_msh_reg[0]),
        .I2(sig_csm_pop_child_cmd),
        .I3(data[1]),
        .O(p_0_in[1]));
  LUT5 #(
    .INIT(32'hAAAA3CCC)) 
    \sig_child_addr_cntr_msh[2]_i_1 
       (.I0(data[2]),
        .I1(sig_child_addr_cntr_msh_reg[2]),
        .I2(sig_child_addr_cntr_msh_reg[1]),
        .I3(sig_child_addr_cntr_msh_reg[0]),
        .I4(sig_csm_pop_child_cmd),
        .O(p_0_in[2]));
  LUT6 #(
    .INIT(64'hFFFF6AAA00006AAA)) 
    \sig_child_addr_cntr_msh[3]_i_1 
       (.I0(sig_child_addr_cntr_msh_reg[3]),
        .I1(sig_child_addr_cntr_msh_reg[2]),
        .I2(sig_child_addr_cntr_msh_reg[0]),
        .I3(sig_child_addr_cntr_msh_reg[1]),
        .I4(sig_csm_pop_child_cmd),
        .I5(data[3]),
        .O(p_0_in[3]));
  LUT5 #(
    .INIT(32'hAAAACF30)) 
    \sig_child_addr_cntr_msh[4]_i_1 
       (.I0(data[4]),
        .I1(\sig_child_addr_cntr_msh[4]_i_2_n_0 ),
        .I2(sig_child_addr_cntr_msh_reg[3]),
        .I3(sig_child_addr_cntr_msh_reg[4]),
        .I4(sig_csm_pop_child_cmd),
        .O(p_0_in[4]));
  (* SOFT_HLUTNM = "soft_lutpair255" *) 
  LUT3 #(
    .INIT(8'h7F)) 
    \sig_child_addr_cntr_msh[4]_i_2 
       (.I0(sig_child_addr_cntr_msh_reg[1]),
        .I1(sig_child_addr_cntr_msh_reg[0]),
        .I2(sig_child_addr_cntr_msh_reg[2]),
        .O(\sig_child_addr_cntr_msh[4]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_child_addr_cntr_msh[5]_i_1 
       (.I0(sig_child_addr_cntr_msh_reg[5]),
        .I1(\sig_child_addr_cntr_msh[7]_i_2_n_0 ),
        .I2(sig_csm_pop_child_cmd),
        .I3(data[5]),
        .O(p_0_in[5]));
  LUT5 #(
    .INIT(32'hAAAACF30)) 
    \sig_child_addr_cntr_msh[6]_i_1 
       (.I0(data[6]),
        .I1(\sig_child_addr_cntr_msh[7]_i_2_n_0 ),
        .I2(sig_child_addr_cntr_msh_reg[5]),
        .I3(sig_child_addr_cntr_msh_reg[6]),
        .I4(sig_csm_pop_child_cmd),
        .O(p_0_in[6]));
  LUT6 #(
    .INIT(64'hFFFF9AAA00009AAA)) 
    \sig_child_addr_cntr_msh[7]_i_1 
       (.I0(sig_child_addr_cntr_msh_reg[7]),
        .I1(\sig_child_addr_cntr_msh[7]_i_2_n_0 ),
        .I2(sig_child_addr_cntr_msh_reg[6]),
        .I3(sig_child_addr_cntr_msh_reg[5]),
        .I4(sig_csm_pop_child_cmd),
        .I5(data[7]),
        .O(p_0_in[7]));
  (* SOFT_HLUTNM = "soft_lutpair255" *) 
  LUT5 #(
    .INIT(32'h7FFFFFFF)) 
    \sig_child_addr_cntr_msh[7]_i_2 
       (.I0(sig_child_addr_cntr_msh_reg[3]),
        .I1(sig_child_addr_cntr_msh_reg[4]),
        .I2(sig_child_addr_cntr_msh_reg[2]),
        .I3(sig_child_addr_cntr_msh_reg[0]),
        .I4(sig_child_addr_cntr_msh_reg[1]),
        .O(\sig_child_addr_cntr_msh[7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hAAAACF30)) 
    \sig_child_addr_cntr_msh[8]_i_1 
       (.I0(data[8]),
        .I1(\sig_child_addr_cntr_msh[8]_i_2_n_0 ),
        .I2(sig_child_addr_cntr_msh_reg[7]),
        .I3(sig_child_addr_cntr_msh_reg[8]),
        .I4(sig_csm_pop_child_cmd),
        .O(p_0_in[8]));
  (* SOFT_HLUTNM = "soft_lutpair254" *) 
  LUT3 #(
    .INIT(8'hF7)) 
    \sig_child_addr_cntr_msh[8]_i_2 
       (.I0(sig_child_addr_cntr_msh_reg[5]),
        .I1(sig_child_addr_cntr_msh_reg[6]),
        .I2(\sig_child_addr_cntr_msh[7]_i_2_n_0 ),
        .O(\sig_child_addr_cntr_msh[8]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_child_addr_cntr_msh[9]_i_1 
       (.I0(sig_child_addr_cntr_msh_reg[9]),
        .I1(\sig_child_addr_cntr_msh[11]_i_2_n_0 ),
        .I2(sig_csm_pop_child_cmd),
        .I3(data[9]),
        .O(p_0_in[9]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[0]),
        .Q(sig_child_addr_cntr_msh_reg[0]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[10]),
        .Q(sig_child_addr_cntr_msh_reg[10]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[11]),
        .Q(sig_child_addr_cntr_msh_reg[11]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[12]),
        .Q(sig_child_addr_cntr_msh_reg[12]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[13]),
        .Q(sig_child_addr_cntr_msh_reg[13]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[14]),
        .Q(sig_child_addr_cntr_msh_reg[14]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[15]),
        .Q(sig_child_addr_cntr_msh_reg[15]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[1]),
        .Q(sig_child_addr_cntr_msh_reg[1]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[2]),
        .Q(sig_child_addr_cntr_msh_reg[2]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[3]),
        .Q(sig_child_addr_cntr_msh_reg[3]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[4]),
        .Q(sig_child_addr_cntr_msh_reg[4]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[5]),
        .Q(sig_child_addr_cntr_msh_reg[5]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[6]),
        .Q(sig_child_addr_cntr_msh_reg[6]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[7]),
        .Q(sig_child_addr_cntr_msh_reg[7]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[8]),
        .Q(sig_child_addr_cntr_msh_reg[8]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_cntr_msh_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_child_addr_cntr_msh[15]_i_1_n_0 ),
        .D(p_0_in[9]),
        .Q(sig_child_addr_cntr_msh_reg[9]),
        .R(sig_init_reg));
  LUT2 #(
    .INIT(4'h2)) 
    sig_child_addr_lsh_rollover_reg_i_1
       (.I0(p_1_in),
        .I1(sig_predict_child_addr_lsh),
        .O(sig_child_addr_lsh_rollover));
  LUT2 #(
    .INIT(4'h6)) 
    sig_child_addr_lsh_rollover_reg_i_10
       (.I0(\sig_child_addr_cntr_lsh_reg[3]_0 [2]),
        .I1(dout[2]),
        .O(sig_child_addr_lsh_rollover_reg_i_10_n_0));
  LUT2 #(
    .INIT(4'h6)) 
    sig_child_addr_lsh_rollover_reg_i_11
       (.I0(\sig_child_addr_cntr_lsh_reg[3]_0 [1]),
        .I1(dout[1]),
        .O(sig_child_addr_lsh_rollover_reg_i_11_n_0));
  LUT2 #(
    .INIT(4'h6)) 
    sig_child_addr_lsh_rollover_reg_i_12
       (.I0(\sig_child_addr_cntr_lsh_reg[3]_0 [0]),
        .I1(dout[0]),
        .O(sig_child_addr_lsh_rollover_reg_i_12_n_0));
  LUT2 #(
    .INIT(4'h6)) 
    sig_child_addr_lsh_rollover_reg_i_4
       (.I0(sig_child_addr_cntr_lsh_reg[8]),
        .I1(dout[8]),
        .O(sig_child_addr_lsh_rollover_reg_i_4_n_0));
  LUT2 #(
    .INIT(4'h6)) 
    sig_child_addr_lsh_rollover_reg_i_5
       (.I0(sig_child_addr_cntr_lsh_reg[7]),
        .I1(dout[7]),
        .O(sig_child_addr_lsh_rollover_reg_i_5_n_0));
  LUT2 #(
    .INIT(4'h6)) 
    sig_child_addr_lsh_rollover_reg_i_6
       (.I0(sig_child_addr_cntr_lsh_reg[6]),
        .I1(dout[6]),
        .O(sig_child_addr_lsh_rollover_reg_i_6_n_0));
  LUT2 #(
    .INIT(4'h6)) 
    sig_child_addr_lsh_rollover_reg_i_7
       (.I0(sig_child_addr_cntr_lsh_reg[5]),
        .I1(dout[5]),
        .O(sig_child_addr_lsh_rollover_reg_i_7_n_0));
  LUT2 #(
    .INIT(4'h6)) 
    sig_child_addr_lsh_rollover_reg_i_8
       (.I0(sig_child_addr_cntr_lsh_reg[4]),
        .I1(dout[4]),
        .O(sig_child_addr_lsh_rollover_reg_i_8_n_0));
  LUT2 #(
    .INIT(4'h6)) 
    sig_child_addr_lsh_rollover_reg_i_9
       (.I0(\sig_child_addr_cntr_lsh_reg[3]_0 [3]),
        .I1(dout[3]),
        .O(sig_child_addr_lsh_rollover_reg_i_9_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_child_addr_lsh_rollover_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_child_addr_lsh_rollover),
        .Q(sig_child_addr_lsh_rollover_reg),
        .R(sig_init_reg));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY8 sig_child_addr_lsh_rollover_reg_reg_i_2
       (.CI(sig_child_addr_lsh_rollover_reg_reg_i_3_n_0),
        .CI_TOP(1'b0),
        .CO({NLW_sig_child_addr_lsh_rollover_reg_reg_i_2_CO_UNCONNECTED[7],sig_child_addr_lsh_rollover_reg_reg_i_2_n_1,sig_child_addr_lsh_rollover_reg_reg_i_2_n_2,sig_child_addr_lsh_rollover_reg_reg_i_2_n_3,sig_child_addr_lsh_rollover_reg_reg_i_2_n_4,sig_child_addr_lsh_rollover_reg_reg_i_2_n_5,sig_child_addr_lsh_rollover_reg_reg_i_2_n_6,sig_child_addr_lsh_rollover_reg_reg_i_2_n_7}),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,sig_child_addr_cntr_lsh_reg[8]}),
        .O({sig_predict_child_addr_lsh,NLW_sig_child_addr_lsh_rollover_reg_reg_i_2_O_UNCONNECTED[6:0]}),
        .S({p_1_in,sig_child_addr_cntr_lsh_reg[14:9],sig_child_addr_lsh_rollover_reg_i_4_n_0}));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY8 sig_child_addr_lsh_rollover_reg_reg_i_3
       (.CI(1'b0),
        .CI_TOP(1'b0),
        .CO({sig_child_addr_lsh_rollover_reg_reg_i_3_n_0,sig_child_addr_lsh_rollover_reg_reg_i_3_n_1,sig_child_addr_lsh_rollover_reg_reg_i_3_n_2,sig_child_addr_lsh_rollover_reg_reg_i_3_n_3,sig_child_addr_lsh_rollover_reg_reg_i_3_n_4,sig_child_addr_lsh_rollover_reg_reg_i_3_n_5,sig_child_addr_lsh_rollover_reg_reg_i_3_n_6,sig_child_addr_lsh_rollover_reg_reg_i_3_n_7}),
        .DI({sig_child_addr_cntr_lsh_reg[7:4],\sig_child_addr_cntr_lsh_reg[3]_0 }),
        .O(NLW_sig_child_addr_lsh_rollover_reg_reg_i_3_O_UNCONNECTED[7:0]),
        .S({sig_child_addr_lsh_rollover_reg_i_5_n_0,sig_child_addr_lsh_rollover_reg_i_6_n_0,sig_child_addr_lsh_rollover_reg_i_7_n_0,sig_child_addr_lsh_rollover_reg_i_8_n_0,sig_child_addr_lsh_rollover_reg_i_9_n_0,sig_child_addr_lsh_rollover_reg_i_10_n_0,sig_child_addr_lsh_rollover_reg_i_11_n_0,sig_child_addr_lsh_rollover_reg_i_12_n_0}));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[0]),
        .Q(\sig_child_addr_reg_reg_n_0_[0] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[10]),
        .Q(\sig_child_addr_reg_reg_n_0_[10] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[11]),
        .Q(\sig_child_addr_reg_reg_n_0_[11] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[12]),
        .Q(\sig_child_addr_reg_reg_n_0_[12] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[13]),
        .Q(\sig_child_addr_reg_reg_n_0_[13] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[14]),
        .Q(\sig_child_addr_reg_reg_n_0_[14] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[15]),
        .Q(\sig_child_addr_reg_reg_n_0_[15] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[16]),
        .Q(data[0]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[17]),
        .Q(data[1]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[18]),
        .Q(data[2]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[19]),
        .Q(data[3]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[1]),
        .Q(\sig_child_addr_reg_reg_n_0_[1] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[20]),
        .Q(data[4]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[21]),
        .Q(data[5]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[22]),
        .Q(data[6]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[23]),
        .Q(data[7]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[24]),
        .Q(data[8]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[25]),
        .Q(data[9]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[26]),
        .Q(data[10]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[27]),
        .Q(data[11]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[28] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[28]),
        .Q(data[12]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[29] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[29]),
        .Q(data[13]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[2]),
        .Q(\sig_child_addr_reg_reg_n_0_[2] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[30] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[30]),
        .Q(data[14]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[31] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[31]),
        .Q(data[15]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[3]),
        .Q(\sig_child_addr_reg_reg_n_0_[3] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[4]),
        .Q(\sig_child_addr_reg_reg_n_0_[4] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[5]),
        .Q(\sig_child_addr_reg_reg_n_0_[5] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[6]),
        .Q(\sig_child_addr_reg_reg_n_0_[6] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[7]),
        .Q(\sig_child_addr_reg_reg_n_0_[7] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[8]),
        .Q(\sig_child_addr_reg_reg_n_0_[8] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_child_addr_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_addr_reg[9]),
        .Q(\sig_child_addr_reg_reg_n_0_[9] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    sig_child_burst_type_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_input_burst_type_reg),
        .Q(sig_child_burst_type_reg),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    sig_child_cmd_reg_full_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(1'b1),
        .Q(sig_child_cmd_reg_full),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    sig_child_error_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_calc_error_reg_reg_n_0),
        .Q(sig_child_error_reg),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    sig_child_qual_burst_type_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_pop_child_cmd),
        .D(sig_child_burst_type_reg),
        .Q(sig_child_qual_burst_type),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    sig_child_qual_error_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_pop_child_cmd),
        .D(sig_child_error_reg),
        .Q(sig_child_qual_error_reg),
        .R(sig_init_reg));
  LUT6 #(
    .INIT(64'h0000454045404540)) 
    sig_child_qual_first_of_2_i_1
       (.I0(sig_init_reg),
        .I1(sig_needed_2_realign_cmds),
        .I2(sig_csm_pop_child_cmd),
        .I3(sig_child_qual_first_of_2),
        .I4(dout[9]),
        .I5(sig_pcc2sf_xfer_ready),
        .O(sig_child_qual_first_of_2_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_child_qual_first_of_2_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_child_qual_first_of_2_i_1_n_0),
        .Q(sig_child_qual_first_of_2),
        .R(1'b0));
  LUT5 #(
    .INIT(32'h54045454)) 
    sig_cmd2addr_valid_i_1__0
       (.I0(sig_init_reg),
        .I1(sig_csm_ld_xfer),
        .I2(sig_mstr2addr_cmd_valid),
        .I3(sig_cmd2addr_valid_reg_0),
        .I4(sig_inhibit_rdy_n_0),
        .O(sig_cmd2addr_valid_i_1__0_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_cmd2addr_valid_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_cmd2addr_valid_i_1__0_n_0),
        .Q(sig_mstr2addr_cmd_valid),
        .R(1'b0));
  LUT5 #(
    .INIT(32'h54540454)) 
    sig_cmd2data_valid_i_1__0
       (.I0(sig_init_reg),
        .I1(sig_csm_ld_xfer),
        .I2(sig_mstr2data_cmd_valid),
        .I3(sig_inhibit_rdy_n),
        .I4(sig_cmd2data_valid_reg_0),
        .O(sig_cmd2data_valid_i_1__0_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_cmd2data_valid_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_cmd2data_valid_i_1__0_n_0),
        .Q(sig_mstr2data_cmd_valid),
        .R(1'b0));
  LUT4 #(
    .INIT(16'h0302)) 
    sig_csm_ld_xfer_i_1
       (.I0(\FSM_onehot_sig_csm_state_reg_n_0_[5] ),
        .I1(sig_mstr2data_cmd_valid),
        .I2(sig_mstr2addr_cmd_valid),
        .I3(\FSM_onehot_sig_csm_state_reg_n_0_[2] ),
        .O(sig_csm_ld_xfer_ns));
  FDRE #(
    .INIT(1'b0)) 
    sig_csm_ld_xfer_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_csm_ld_xfer_ns),
        .Q(sig_csm_ld_xfer),
        .R(sig_init_reg));
  (* SOFT_HLUTNM = "soft_lutpair257" *) 
  LUT2 #(
    .INIT(4'h8)) 
    sig_csm_pop_child_cmd_i_1
       (.I0(sig_child_cmd_reg_full),
        .I1(\FSM_onehot_sig_csm_state_reg_n_0_[1] ),
        .O(sig_csm_pop_child_cmd_ns));
  FDRE #(
    .INIT(1'b0)) 
    sig_csm_pop_child_cmd_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_csm_pop_child_cmd_ns),
        .Q(sig_csm_pop_child_cmd),
        .R(sig_init_reg));
  (* SOFT_HLUTNM = "soft_lutpair258" *) 
  LUT3 #(
    .INIT(8'h02)) 
    sig_csm_pop_sf_fifo_i_1
       (.I0(\FSM_onehot_sig_csm_state_reg_n_0_[5] ),
        .I1(sig_mstr2addr_cmd_valid),
        .I2(sig_mstr2data_cmd_valid),
        .O(sig_csm_pop_sf_fifo_ns));
  FDRE #(
    .INIT(1'b0)) 
    sig_csm_pop_sf_fifo_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_csm_pop_sf_fifo_ns),
        .Q(sig_pcc2sf_xfer_ready),
        .R(sig_init_reg));
  LUT4 #(
    .INIT(16'h5504)) 
    sig_first_realigner_cmd_i_1
       (.I0(sig_init_reg),
        .I1(sig_first_realigner_cmd),
        .I2(sig_psm_ld_realigner_reg),
        .I3(sig_push_input_reg13_out),
        .O(sig_first_realigner_cmd_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_first_realigner_cmd_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_first_realigner_cmd_i_1_n_0),
        .Q(sig_first_realigner_cmd),
        .R(1'b0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[22]),
        .Q(sig_input_addr_reg[0]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[32]),
        .Q(sig_input_addr_reg[10]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[33]),
        .Q(sig_input_addr_reg[11]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[34]),
        .Q(sig_input_addr_reg[12]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[35]),
        .Q(sig_input_addr_reg[13]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[36]),
        .Q(sig_input_addr_reg[14]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[37]),
        .Q(sig_input_addr_reg[15]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[38]),
        .Q(sig_input_addr_reg[16]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[39]),
        .Q(sig_input_addr_reg[17]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[40]),
        .Q(sig_input_addr_reg[18]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[41]),
        .Q(sig_input_addr_reg[19]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[23]),
        .Q(sig_input_addr_reg[1]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[42]),
        .Q(sig_input_addr_reg[20]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[43]),
        .Q(sig_input_addr_reg[21]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[44]),
        .Q(sig_input_addr_reg[22]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[45]),
        .Q(sig_input_addr_reg[23]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[46]),
        .Q(sig_input_addr_reg[24]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[47]),
        .Q(sig_input_addr_reg[25]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[48]),
        .Q(sig_input_addr_reg[26]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[49]),
        .Q(sig_input_addr_reg[27]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[28] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[50]),
        .Q(sig_input_addr_reg[28]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[29] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[51]),
        .Q(sig_input_addr_reg[29]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[24]),
        .Q(sig_input_addr_reg[2]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[30] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[52]),
        .Q(sig_input_addr_reg[30]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[31] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[53]),
        .Q(sig_input_addr_reg[31]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[25]),
        .Q(sig_input_addr_reg[3]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[26]),
        .Q(sig_input_addr_reg[4]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[27]),
        .Q(sig_input_addr_reg[5]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[28]),
        .Q(sig_input_addr_reg[6]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[29]),
        .Q(sig_input_addr_reg[7]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[30]),
        .Q(sig_input_addr_reg[8]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_input_addr_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[31]),
        .Q(sig_input_addr_reg[9]),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_input_burst_type_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[20]),
        .Q(sig_input_burst_type_reg),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_input_eof_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(Q[21]),
        .Q(sig_input_eof_reg),
        .R(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  FDSE #(
    .INIT(1'b0)) 
    sig_input_reg_empty_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_input_reg13_out),
        .D(1'b0),
        .Q(sig_input_reg_empty),
        .S(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 ));
  LUT1 #(
    .INIT(2'h1)) 
    sig_needed_2_realign_cmds_i_1
       (.I0(sig_skip_align2mbaa_s_h),
        .O(sig_needed_2_realign_cmds_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_needed_2_realign_cmds_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_chcmd_reg),
        .D(sig_needed_2_realign_cmds_i_1_n_0),
        .Q(sig_needed_2_realign_cmds),
        .R(SR));
  LUT2 #(
    .INIT(4'h1)) 
    sig_psm_halt_i_1
       (.I0(sig_psm_state[1]),
        .I1(sig_psm_state[0]),
        .O(sig_psm_halt_ns));
  FDSE #(
    .INIT(1'b0)) 
    sig_psm_halt_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_psm_halt_ns),
        .Q(sig_psm_halt),
        .S(sig_init_reg));
  (* SOFT_HLUTNM = "soft_lutpair263" *) 
  LUT4 #(
    .INIT(16'h0400)) 
    sig_psm_ld_calc1_i_1
       (.I0(sig_psm_state[0]),
        .I1(sig_realign_reg_empty),
        .I2(sig_psm_state[2]),
        .I3(sig_psm_state[1]),
        .O(sig_psm_ld_calc1_ns));
  FDRE #(
    .INIT(1'b0)) 
    sig_psm_ld_calc1_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_psm_ld_calc1_ns),
        .Q(sig_psm_ld_calc1),
        .R(sig_init_reg));
  (* SOFT_HLUTNM = "soft_lutpair256" *) 
  LUT4 #(
    .INIT(16'h1000)) 
    sig_psm_ld_chcmd_reg_i_1
       (.I0(sig_psm_state[2]),
        .I1(sig_child_cmd_reg_full),
        .I2(sig_psm_state[0]),
        .I3(sig_psm_state[1]),
        .O(sig_psm_ld_chcmd_reg_ns));
  FDRE #(
    .INIT(1'b0)) 
    sig_psm_ld_chcmd_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_psm_ld_chcmd_reg_ns),
        .Q(sig_psm_ld_chcmd_reg),
        .R(sig_init_reg));
  (* SOFT_HLUTNM = "soft_lutpair265" *) 
  LUT4 #(
    .INIT(16'h0820)) 
    sig_psm_ld_realigner_reg_i_1
       (.I0(sig_realign_reg_empty),
        .I1(sig_psm_state[0]),
        .I2(sig_psm_state[1]),
        .I3(sig_psm_state[2]),
        .O(sig_psm_ld_realigner_reg_ns));
  FDRE #(
    .INIT(1'b0)) 
    sig_psm_ld_realigner_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_psm_ld_realigner_reg_ns),
        .Q(sig_psm_ld_realigner_reg),
        .R(sig_init_reg));
  LUT6 #(
    .INIT(64'hBBBBBAAAAAAAAAAA)) 
    sig_psm_pop_input_cmd_i_1
       (.I0(sig_psm_pop_input_cmd_i_2_n_0),
        .I1(sig_calc_error_reg_reg_n_0),
        .I2(sig_skip_align2mbaa),
        .I3(sig_first_realigner_cmd),
        .I4(sig_skip_align2mbaa_s_h),
        .I5(sig_psm_ld_chcmd_reg_ns),
        .O(sig_psm_pop_input_cmd_ns));
  (* SOFT_HLUTNM = "soft_lutpair263" *) 
  LUT4 #(
    .INIT(16'h4000)) 
    sig_psm_pop_input_cmd_i_2
       (.I0(sig_psm_state[1]),
        .I1(sig_psm_state[2]),
        .I2(sig_psm_state[0]),
        .I3(sig_realign_reg_empty),
        .O(sig_psm_pop_input_cmd_i_2_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_psm_pop_input_cmd_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_psm_pop_input_cmd_ns),
        .Q(sig_psm_pop_input_cmd),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[0]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [0]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[10]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [10]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[11]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [11]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[12]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [12]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[13]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [13]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[14]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [14]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[15]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [15]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[16]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [16]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[17]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [17]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[18]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [18]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[19]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [19]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[1]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [1]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[2]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [2]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[3]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [3]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[4]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [4]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[5]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [5]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[6]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [6]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[7]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [7]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[8]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [8]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_btt_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realigner_btt2[9]),
        .Q(\sig_realign_btt_reg_reg[19]_0 [9]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    sig_realign_calc_err_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_calc_error_reg_reg_n_0),
        .Q(mstr2dre_calc_error),
        .R(sig_realign_tag_reg0));
  (* SOFT_HLUTNM = "soft_lutpair270" *) 
  LUT2 #(
    .INIT(4'hB)) 
    sig_realign_cmd_cmplt_reg_i_1
       (.I0(sig_skip_align2mbaa),
        .I1(sig_first_realigner_cmd),
        .O(sig_realign_cmd_cmplt_reg0));
  FDRE #(
    .INIT(1'b0)) 
    sig_realign_cmd_cmplt_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realign_cmd_cmplt_reg0),
        .Q(mstr2dre_cmd_cmplt),
        .R(sig_realign_tag_reg0));
  LUT2 #(
    .INIT(4'h8)) 
    \sig_realign_dest_align_reg[0]_i_1 
       (.I0(sig_psm_ld_calc1),
        .I1(sig_input_addr_reg[0]),
        .O(sig_dre_dest_align[0]));
  LUT2 #(
    .INIT(4'h8)) 
    \sig_realign_dest_align_reg[1]_i_1 
       (.I0(sig_psm_ld_calc1),
        .I1(sig_input_addr_reg[1]),
        .O(sig_dre_dest_align[1]));
  LUT2 #(
    .INIT(4'h8)) 
    \sig_realign_dest_align_reg[2]_i_1 
       (.I0(sig_psm_ld_calc1),
        .I1(sig_input_addr_reg[2]),
        .O(sig_dre_dest_align[2]));
  LUT2 #(
    .INIT(4'h8)) 
    \sig_realign_dest_align_reg[3]_i_1 
       (.I0(sig_psm_ld_calc1),
        .I1(sig_input_addr_reg[3]),
        .O(sig_dre_dest_align[3]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_dest_align_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_dre_dest_align[0]),
        .Q(\sig_realign_dest_align_reg_reg[3]_0 [0]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_dest_align_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_dre_dest_align[1]),
        .Q(\sig_realign_dest_align_reg_reg[3]_0 [1]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_dest_align_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_dre_dest_align[2]),
        .Q(\sig_realign_dest_align_reg_reg[3]_0 [2]),
        .R(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realign_dest_align_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_dre_dest_align[3]),
        .Q(\sig_realign_dest_align_reg_reg[3]_0 [3]),
        .R(sig_realign_tag_reg0));
  (* SOFT_HLUTNM = "soft_lutpair270" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    sig_realign_eof_reg_i_1
       (.I0(sig_input_eof_reg),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(sig_realign_eof_reg0));
  FDRE #(
    .INIT(1'b0)) 
    sig_realign_eof_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(sig_realign_eof_reg0),
        .Q(mstr2dre_eof),
        .R(sig_realign_tag_reg0));
  FDSE #(
    .INIT(1'b0)) 
    sig_realign_reg_empty_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(1'b0),
        .Q(sig_realign_reg_empty),
        .S(sig_realign_tag_reg0));
  LUT5 #(
    .INIT(32'hFFFF0020)) 
    sig_realign_reg_full_i_1
       (.I0(sig_mstr2dre_cmd_valid),
        .I1(sig_realign_calc_err_reg_reg_0),
        .I2(sig_inhibit_rdy_n_1),
        .I3(sig_psm_ld_realigner_reg),
        .I4(sig_init_reg),
        .O(sig_realign_tag_reg0));
  FDRE #(
    .INIT(1'b0)) 
    sig_realign_reg_full_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_psm_ld_realigner_reg),
        .D(1'b1),
        .Q(sig_mstr2dre_cmd_valid),
        .R(sig_realign_tag_reg0));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_realigner_btt2[0]_i_1 
       (.I0(sig_input_addr_reg1[0]),
        .I1(sig_first_realigner_cmd),
        .I2(sig_skip_align2mbaa),
        .I3(sig_btt_residue_slice[0]),
        .O(sig_realigner_btt[0]));
  (* SOFT_HLUTNM = "soft_lutpair261" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    \sig_realigner_btt2[10]_i_1 
       (.I0(sig_btt_upper_slice[1]),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(sig_realigner_btt[10]));
  (* SOFT_HLUTNM = "soft_lutpair262" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    \sig_realigner_btt2[11]_i_1 
       (.I0(sig_btt_upper_slice[2]),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(sig_realigner_btt[11]));
  (* SOFT_HLUTNM = "soft_lutpair266" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    \sig_realigner_btt2[12]_i_1 
       (.I0(sig_btt_upper_slice[3]),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(sig_realigner_btt[12]));
  (* SOFT_HLUTNM = "soft_lutpair266" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    \sig_realigner_btt2[13]_i_1 
       (.I0(sig_btt_upper_slice[4]),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(sig_realigner_btt[13]));
  (* SOFT_HLUTNM = "soft_lutpair267" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    \sig_realigner_btt2[14]_i_1 
       (.I0(sig_btt_upper_slice[5]),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(sig_realigner_btt[14]));
  (* SOFT_HLUTNM = "soft_lutpair267" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    \sig_realigner_btt2[15]_i_1 
       (.I0(sig_btt_upper_slice[6]),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(sig_realigner_btt[15]));
  (* SOFT_HLUTNM = "soft_lutpair268" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    \sig_realigner_btt2[16]_i_1 
       (.I0(sig_btt_upper_slice[7]),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(sig_realigner_btt[16]));
  (* SOFT_HLUTNM = "soft_lutpair268" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    \sig_realigner_btt2[17]_i_1 
       (.I0(sig_btt_upper_slice[8]),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(sig_realigner_btt[17]));
  (* SOFT_HLUTNM = "soft_lutpair269" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    \sig_realigner_btt2[18]_i_1 
       (.I0(sig_btt_upper_slice[9]),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(sig_realigner_btt[18]));
  LUT3 #(
    .INIT(8'hBA)) 
    \sig_realigner_btt2[19]_i_1 
       (.I0(sig_init_reg),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(\sig_realigner_btt2[19]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair269" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    \sig_realigner_btt2[19]_i_2 
       (.I0(sig_btt_upper_slice[10]),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(sig_realigner_btt[19]));
  LUT5 #(
    .INIT(32'hFF6F0060)) 
    \sig_realigner_btt2[1]_i_1 
       (.I0(sig_input_addr_reg1[0]),
        .I1(sig_input_addr_reg1[1]),
        .I2(sig_first_realigner_cmd),
        .I3(sig_skip_align2mbaa),
        .I4(sig_btt_residue_slice[1]),
        .O(sig_realigner_btt[1]));
  LUT6 #(
    .INIT(64'hFFFF1EFF00001E00)) 
    \sig_realigner_btt2[2]_i_1 
       (.I0(sig_input_addr_reg1[1]),
        .I1(sig_input_addr_reg1[0]),
        .I2(sig_input_addr_reg1[2]),
        .I3(sig_first_realigner_cmd),
        .I4(sig_skip_align2mbaa),
        .I5(sig_btt_residue_slice[2]),
        .O(sig_realigner_btt[2]));
  (* SOFT_HLUTNM = "soft_lutpair259" *) 
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_realigner_btt2[3]_i_1 
       (.I0(\sig_realigner_btt2[3]_i_2_n_0 ),
        .I1(sig_first_realigner_cmd),
        .I2(sig_skip_align2mbaa),
        .I3(sig_btt_residue_slice[3]),
        .O(sig_realigner_btt[3]));
  LUT4 #(
    .INIT(16'h01FE)) 
    \sig_realigner_btt2[3]_i_2 
       (.I0(sig_input_addr_reg1[2]),
        .I1(sig_input_addr_reg1[0]),
        .I2(sig_input_addr_reg1[1]),
        .I3(sig_input_addr_reg1[3]),
        .O(\sig_realigner_btt2[3]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair260" *) 
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_realigner_btt2[4]_i_1 
       (.I0(\sig_realigner_btt2[4]_i_2_n_0 ),
        .I1(sig_first_realigner_cmd),
        .I2(sig_skip_align2mbaa),
        .I3(sig_btt_residue_slice[4]),
        .O(sig_realigner_btt[4]));
  LUT5 #(
    .INIT(32'h0001FFFE)) 
    \sig_realigner_btt2[4]_i_2 
       (.I0(sig_input_addr_reg1[3]),
        .I1(sig_input_addr_reg1[1]),
        .I2(sig_input_addr_reg1[0]),
        .I3(sig_input_addr_reg1[2]),
        .I4(sig_input_addr_reg1[4]),
        .O(\sig_realigner_btt2[4]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair261" *) 
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_realigner_btt2[5]_i_1 
       (.I0(\sig_realigner_btt2[5]_i_2_n_0 ),
        .I1(sig_first_realigner_cmd),
        .I2(sig_skip_align2mbaa),
        .I3(sig_btt_residue_slice[5]),
        .O(sig_realigner_btt[5]));
  LUT6 #(
    .INIT(64'h00000001FFFFFFFE)) 
    \sig_realigner_btt2[5]_i_2 
       (.I0(sig_input_addr_reg1[2]),
        .I1(sig_input_addr_reg1[0]),
        .I2(sig_input_addr_reg1[1]),
        .I3(sig_input_addr_reg1[3]),
        .I4(sig_input_addr_reg1[4]),
        .I5(sig_input_addr_reg1[5]),
        .O(\sig_realigner_btt2[5]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFF6F0060)) 
    \sig_realigner_btt2[6]_i_1 
       (.I0(\sig_realigner_btt2[7]_i_2_n_0 ),
        .I1(sig_input_addr_reg1[6]),
        .I2(sig_first_realigner_cmd),
        .I3(sig_skip_align2mbaa),
        .I4(sig_btt_residue_slice[6]),
        .O(sig_realigner_btt[6]));
  LUT6 #(
    .INIT(64'hFFFF1EFF00001E00)) 
    \sig_realigner_btt2[7]_i_1 
       (.I0(sig_input_addr_reg1[6]),
        .I1(\sig_realigner_btt2[7]_i_2_n_0 ),
        .I2(sig_input_addr_reg1[7]),
        .I3(sig_first_realigner_cmd),
        .I4(sig_skip_align2mbaa),
        .I5(sig_btt_residue_slice[7]),
        .O(sig_realigner_btt[7]));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFFE)) 
    \sig_realigner_btt2[7]_i_2 
       (.I0(sig_input_addr_reg1[2]),
        .I1(sig_input_addr_reg1[0]),
        .I2(sig_input_addr_reg1[1]),
        .I3(sig_input_addr_reg1[3]),
        .I4(sig_input_addr_reg1[4]),
        .I5(sig_input_addr_reg1[5]),
        .O(\sig_realigner_btt2[7]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair259" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    \sig_realigner_btt2[8]_i_1 
       (.I0(sig_btt_residue_slice[8]),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(sig_realigner_btt[8]));
  (* SOFT_HLUTNM = "soft_lutpair260" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    \sig_realigner_btt2[9]_i_1 
       (.I0(sig_btt_upper_slice[0]),
        .I1(sig_skip_align2mbaa),
        .I2(sig_first_realigner_cmd),
        .O(sig_realigner_btt[9]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[0]),
        .Q(sig_realigner_btt2[0]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[10]),
        .Q(sig_realigner_btt2[10]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[11]),
        .Q(sig_realigner_btt2[11]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[12]),
        .Q(sig_realigner_btt2[12]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[13]),
        .Q(sig_realigner_btt2[13]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[14]),
        .Q(sig_realigner_btt2[14]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[15]),
        .Q(sig_realigner_btt2[15]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[16]),
        .Q(sig_realigner_btt2[16]),
        .R(\sig_realigner_btt2[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[17]),
        .Q(sig_realigner_btt2[17]),
        .R(\sig_realigner_btt2[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[18]),
        .Q(sig_realigner_btt2[18]),
        .R(\sig_realigner_btt2[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[19]),
        .Q(sig_realigner_btt2[19]),
        .R(\sig_realigner_btt2[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[1]),
        .Q(sig_realigner_btt2[1]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[2]),
        .Q(sig_realigner_btt2[2]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[3]),
        .Q(sig_realigner_btt2[3]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[4]),
        .Q(sig_realigner_btt2[4]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[5]),
        .Q(sig_realigner_btt2[5]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[6]),
        .Q(sig_realigner_btt2[6]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[7]),
        .Q(sig_realigner_btt2[7]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[8]),
        .Q(sig_realigner_btt2[8]),
        .R(sig_init_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_realigner_btt2_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_realigner_btt[9]),
        .Q(sig_realigner_btt2[9]),
        .R(sig_init_reg));
  LUT5 #(
    .INIT(32'h44440050)) 
    sig_skip_align2mbaa_s_h_i_1
       (.I0(sig_init_reg),
        .I1(sig_skip_align2mbaa),
        .I2(sig_skip_align2mbaa_s_h),
        .I3(sig_psm_ld_chcmd_reg),
        .I4(sig_psm_ld_realigner_reg),
        .O(sig_skip_align2mbaa_s_h_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_skip_align2mbaa_s_h_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_skip_align2mbaa_s_h_i_1_n_0),
        .Q(sig_skip_align2mbaa_s_h),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hAAAAAAAAFAFFBAAA)) 
    \sig_xfer_addr_reg[31]_i_1 
       (.I0(sig_init_reg),
        .I1(sig_mstr2addr_cmd_valid),
        .I2(sig_data2mstr_cmd_ready),
        .I3(sig_mstr2data_cmd_valid),
        .I4(\USE_SRL_FIFO.sig_wr_fifo ),
        .I5(sig_csm_ld_xfer),
        .O(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(\sig_child_addr_cntr_lsh_reg[3]_0 [0]),
        .Q(in[0]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_lsh_reg[10]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [6]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_lsh_reg[11]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [7]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_lsh_reg[12]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [8]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_lsh_reg[13]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [9]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_lsh_reg[14]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [10]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(p_1_in),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [11]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[0]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [12]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[1]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [13]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[2]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [14]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[3]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [15]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(\sig_child_addr_cntr_lsh_reg[3]_0 [1]),
        .Q(in[1]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[4]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [16]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[5]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [17]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[6]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [18]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[7]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [19]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[8]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [20]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[9]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [21]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[10]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [22]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[11]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [23]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[28] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[12]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [24]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[29] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[13]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [25]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(\sig_child_addr_cntr_lsh_reg[3]_0 [2]),
        .Q(in[2]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[30] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[14]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [26]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[31] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_msh_reg[15]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [27]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(\sig_child_addr_cntr_lsh_reg[3]_0 [3]),
        .Q(in[3]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_lsh_reg[4]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [0]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_lsh_reg[5]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [1]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_lsh_reg[6]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [2]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_lsh_reg[7]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [3]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_lsh_reg[8]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [4]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_addr_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_addr_cntr_lsh_reg[9]),
        .Q(\sig_xfer_addr_reg_reg[31]_0 [5]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    sig_xfer_calc_err_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_qual_error_reg),
        .Q(in[11]),
        .R(sig_xfer_cache_reg0));
  LUT4 #(
    .INIT(16'hEAEE)) 
    sig_xfer_cmd_cmplt_reg_i_1
       (.I0(sig_child_qual_error_reg),
        .I1(dout[9]),
        .I2(dout[10]),
        .I3(sig_child_qual_first_of_2),
        .O(sig_xfer_cmd_cmplt_reg0));
  FDRE #(
    .INIT(1'b0)) 
    sig_xfer_cmd_cmplt_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_xfer_cmd_cmplt_reg0),
        .Q(in[10]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    sig_xfer_is_seq_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_xfer_is_seq_reg_reg_0),
        .Q(in[9]),
        .R(sig_xfer_cache_reg0));
  LUT6 #(
    .INIT(64'hFFFEE77FE77FFFFE)) 
    \sig_xfer_len_reg[3]_i_4 
       (.I0(\sig_child_addr_cntr_lsh_reg[3]_0 [0]),
        .I1(dout[0]),
        .I2(dout[1]),
        .I3(\sig_child_addr_cntr_lsh_reg[3]_0 [1]),
        .I4(\sig_child_addr_cntr_lsh_reg[3]_0 [2]),
        .I5(dout[2]),
        .O(\sig_child_addr_cntr_lsh_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_len_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(D[0]),
        .Q(in[4]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_len_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(D[1]),
        .Q(in[5]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_len_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(D[2]),
        .Q(in[6]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_len_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(D[3]),
        .Q(in[7]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_len_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(D[4]),
        .Q(in[8]),
        .R(sig_xfer_cache_reg0));
  FDRE #(
    .INIT(1'b0)) 
    sig_xfer_type_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_csm_ld_xfer),
        .D(sig_child_qual_burst_type),
        .Q(mstr2addr_burst),
        .R(sig_xfer_cache_reg0));
  LUT2 #(
    .INIT(4'h2)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_1__1 
       (.I0(sig_pcc2sf_xfer_ready),
        .I1(empty),
        .O(rd_en));
endmodule

module design_1_axi_dma_0_0_axi_datamover_indet_btt
   (dout,
    empty,
    out,
    sig_m_valid_out_reg,
    DI,
    sig_ibtt2dre_tready,
    \GEN_INDET_BTT.lsig_end_of_cmd_reg0 ,
    CO,
    D,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] ,
    sig_child_qual_first_of_2_reg,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 ,
    \sig_data_reg_out_reg[132] ,
    \sig_strb_reg_out_reg[16] ,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    rd_en,
    din,
    E,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_wdc2ibtt_tready,
    sig_init_reg,
    dre2wdc_wvalid,
    \sig_byte_cntr_reg[7]_0 ,
    \sig_byte_cntr_reg[7]_1 ,
    S,
    sig_next_cmd_cmplt_reg,
    \sig_child_addr_cntr_lsh_reg[7] ,
    Q,
    \sig_xfer_len_reg_reg[3] ,
    sig_child_qual_first_of_2,
    sig_csm_pop_child_cmd);
  output [10:0]dout;
  output empty;
  output out;
  output sig_m_valid_out_reg;
  output [3:0]DI;
  output sig_ibtt2dre_tready;
  output \GEN_INDET_BTT.lsig_end_of_cmd_reg0 ;
  output [0:0]CO;
  output [7:0]D;
  output [4:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] ;
  output sig_child_qual_first_of_2_reg;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 ;
  output [132:0]\sig_data_reg_out_reg[132] ;
  output [16:0]\sig_strb_reg_out_reg[16] ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input rd_en;
  input [145:0]din;
  input [0:0]E;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_wdc2ibtt_tready;
  input sig_init_reg;
  input dre2wdc_wvalid;
  input \sig_byte_cntr_reg[7]_0 ;
  input \sig_byte_cntr_reg[7]_1 ;
  input [3:0]S;
  input sig_next_cmd_cmplt_reg;
  input [7:0]\sig_child_addr_cntr_lsh_reg[7] ;
  input [3:0]Q;
  input \sig_xfer_len_reg_reg[3] ;
  input sig_child_qual_first_of_2;
  input sig_csm_pop_child_cmd;

  wire [0:0]CO;
  wire [7:0]D;
  wire [3:0]DI;
  wire [0:0]E;
  wire \GEN_INDET_BTT.lsig_end_of_cmd_reg0 ;
  wire I_DATA_FIFO_n_147;
  wire I_XD_FIFO_n_12;
  wire I_XD_FIFO_n_14;
  wire [3:0]Q;
  wire [3:0]S;
  wire [145:0]din;
  wire [10:0]dout;
  wire dre2wdc_wvalid;
  wire empty;
  wire [4:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 ;
  wire m_axi_s2mm_aclk;
  wire out;
  wire [3:0]p_0_in;
  wire p_0_in5_in;
  wire rd_en;
  wire [132:128]s_data;
  wire [3:0]sig_burst_dbeat_cntr_reg;
  wire [8:0]sig_byte_cntr1_in;
  wire \sig_byte_cntr[8]_i_1_n_0 ;
  wire \sig_byte_cntr_reg[7]_0 ;
  wire \sig_byte_cntr_reg[7]_1 ;
  wire [7:0]\sig_child_addr_cntr_lsh_reg[7] ;
  wire sig_child_qual_first_of_2;
  wire sig_child_qual_first_of_2_reg;
  wire sig_clr_dbc_reg;
  wire sig_clr_dbeat_cntr0_out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_csm_pop_child_cmd;
  wire [145:0]sig_data_fifo_data_out;
  wire sig_data_fifo_full;
  wire [132:0]\sig_data_reg_out_reg[132] ;
  wire [132:128]sig_data_skid_mux_out;
  wire [132:128]sig_data_skid_reg;
  wire sig_dre2ibtt_eop_reg;
  wire sig_dre2ibtt_tlast_reg;
  wire sig_good_strm_dbeat1_out;
  wire sig_ibtt2dre_tready;
  wire sig_init_reg;
  wire sig_m_valid_out_reg;
  wire sig_next_cmd_cmplt_reg;
  wire sig_pop_data_fifo;
  wire [16:0]\sig_strb_reg_out_reg[16] ;
  wire sig_stream_rst;
  wire sig_wdc2ibtt_tready;
  wire [8:0]sig_xd_fifo_data_in;
  wire \sig_xfer_len_reg_reg[3] ;

  design_1_axi_dma_0_0_axi_datamover_skid_buf__parameterized0 \ENABLE_AXIS_SKID.I_INDET_BTT_SKID_BUF 
       (.D(sig_data_skid_mux_out),
        .E(E),
        .\GEN_INDET_BTT.lsig_end_of_cmd_reg0 (\GEN_INDET_BTT.lsig_end_of_cmd_reg0 ),
        .Q(sig_data_skid_reg),
        .dout(sig_data_fifo_data_out),
        .empty(I_DATA_FIFO_n_147),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(p_0_in5_in),
        .rd_en(sig_pop_data_fifo),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .\sig_data_reg_out_reg[132]_0 (\sig_data_reg_out_reg[132] ),
        .\sig_data_skid_reg_reg[132]_0 (s_data),
        .sig_init_reg(sig_init_reg),
        .sig_m_valid_dup_reg_0(out),
        .sig_m_valid_out_reg_0(sig_m_valid_out_reg),
        .sig_next_cmd_cmplt_reg(sig_next_cmd_cmplt_reg),
        .\sig_strb_reg_out_reg[16]_0 (\sig_strb_reg_out_reg[16] ),
        .sig_stream_rst(sig_stream_rst),
        .sig_wdc2ibtt_tready(sig_wdc2ibtt_tready));
  design_1_axi_dma_0_0_axi_datamover_sfifo_autord__parameterized2 I_DATA_FIFO
       (.D(sig_data_skid_mux_out),
        .Q(sig_data_skid_reg),
        .din(din),
        .dout(sig_data_fifo_data_out),
        .empty(I_DATA_FIFO_n_147),
        .full(sig_data_fifo_full),
        .\gen_wr_a.gen_word_narrow.mem_reg_1 (s_data),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(p_0_in5_in),
        .rd_en(sig_pop_data_fifo),
        .sig_good_strm_dbeat1_out(sig_good_strm_dbeat1_out),
        .sig_stream_rst(sig_stream_rst));
  design_1_axi_dma_0_0_axi_datamover_sfifo_autord__parameterized1 I_XD_FIFO
       (.CO(CO),
        .D(sig_byte_cntr1_in),
        .DI(DI),
        .Q(sig_burst_dbeat_cntr_reg),
        .S(S),
        .SR(I_XD_FIFO_n_12),
        .din({sig_dre2ibtt_eop_reg,sig_dre2ibtt_tlast_reg,sig_xd_fifo_data_in}),
        .dout(dout),
        .dre2wdc_wvalid(dre2wdc_wvalid),
        .empty(empty),
        .full(sig_data_fifo_full),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] (D),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 ),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .rd_en(rd_en),
        .\sig_byte_cntr_reg[7] (\sig_byte_cntr_reg[7]_0 ),
        .\sig_byte_cntr_reg[7]_0 (\sig_byte_cntr_reg[7]_1 ),
        .\sig_child_addr_cntr_lsh_reg[7] (\sig_child_addr_cntr_lsh_reg[7] ),
        .sig_child_qual_first_of_2(sig_child_qual_first_of_2),
        .sig_child_qual_first_of_2_reg(sig_child_qual_first_of_2_reg),
        .sig_clr_dbc_reg(sig_clr_dbc_reg),
        .sig_clr_dbc_reg_reg(I_XD_FIFO_n_14),
        .sig_clr_dbc_reg_reg_0(din[144]),
        .sig_clr_dbeat_cntr0_out(sig_clr_dbeat_cntr0_out),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_csm_pop_child_cmd(sig_csm_pop_child_cmd),
        .sig_good_strm_dbeat1_out(sig_good_strm_dbeat1_out),
        .sig_ibtt2dre_tready(sig_ibtt2dre_tready),
        .sig_stream_rst(sig_stream_rst),
        .\sig_xfer_len_reg_reg[0] (Q),
        .\sig_xfer_len_reg_reg[3] (\sig_xfer_len_reg_reg[3] ));
  (* SOFT_HLUTNM = "soft_lutpair252" *) 
  LUT1 #(
    .INIT(2'h1)) 
    \sig_burst_dbeat_cntr[0]_i_1 
       (.I0(sig_burst_dbeat_cntr_reg[0]),
        .O(p_0_in[0]));
  (* SOFT_HLUTNM = "soft_lutpair252" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \sig_burst_dbeat_cntr[1]_i_1 
       (.I0(sig_burst_dbeat_cntr_reg[0]),
        .I1(sig_burst_dbeat_cntr_reg[1]),
        .O(p_0_in[1]));
  (* SOFT_HLUTNM = "soft_lutpair251" *) 
  LUT3 #(
    .INIT(8'h6A)) 
    \sig_burst_dbeat_cntr[2]_i_1 
       (.I0(sig_burst_dbeat_cntr_reg[2]),
        .I1(sig_burst_dbeat_cntr_reg[1]),
        .I2(sig_burst_dbeat_cntr_reg[0]),
        .O(p_0_in[2]));
  (* SOFT_HLUTNM = "soft_lutpair251" *) 
  LUT4 #(
    .INIT(16'h6AAA)) 
    \sig_burst_dbeat_cntr[3]_i_2 
       (.I0(sig_burst_dbeat_cntr_reg[3]),
        .I1(sig_burst_dbeat_cntr_reg[0]),
        .I2(sig_burst_dbeat_cntr_reg[1]),
        .I3(sig_burst_dbeat_cntr_reg[2]),
        .O(p_0_in[3]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_burst_dbeat_cntr_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat1_out),
        .D(p_0_in[0]),
        .Q(sig_burst_dbeat_cntr_reg[0]),
        .R(I_XD_FIFO_n_12));
  FDRE #(
    .INIT(1'b0)) 
    \sig_burst_dbeat_cntr_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat1_out),
        .D(p_0_in[1]),
        .Q(sig_burst_dbeat_cntr_reg[1]),
        .R(I_XD_FIFO_n_12));
  FDRE #(
    .INIT(1'b0)) 
    \sig_burst_dbeat_cntr_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat1_out),
        .D(p_0_in[2]),
        .Q(sig_burst_dbeat_cntr_reg[2]),
        .R(I_XD_FIFO_n_12));
  FDRE #(
    .INIT(1'b0)) 
    \sig_burst_dbeat_cntr_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat1_out),
        .D(p_0_in[3]),
        .Q(sig_burst_dbeat_cntr_reg[3]),
        .R(I_XD_FIFO_n_12));
  LUT2 #(
    .INIT(4'hB)) 
    \sig_byte_cntr[8]_i_1 
       (.I0(sig_clr_dbc_reg),
        .I1(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\sig_byte_cntr[8]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_byte_cntr_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat1_out),
        .D(sig_byte_cntr1_in[0]),
        .Q(sig_xd_fifo_data_in[0]),
        .R(I_XD_FIFO_n_14));
  FDRE #(
    .INIT(1'b0)) 
    \sig_byte_cntr_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat1_out),
        .D(sig_byte_cntr1_in[1]),
        .Q(sig_xd_fifo_data_in[1]),
        .R(I_XD_FIFO_n_14));
  FDRE #(
    .INIT(1'b0)) 
    \sig_byte_cntr_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat1_out),
        .D(sig_byte_cntr1_in[2]),
        .Q(sig_xd_fifo_data_in[2]),
        .R(I_XD_FIFO_n_14));
  FDRE #(
    .INIT(1'b0)) 
    \sig_byte_cntr_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat1_out),
        .D(sig_byte_cntr1_in[3]),
        .Q(sig_xd_fifo_data_in[3]),
        .R(I_XD_FIFO_n_14));
  FDRE #(
    .INIT(1'b0)) 
    \sig_byte_cntr_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat1_out),
        .D(sig_byte_cntr1_in[4]),
        .Q(sig_xd_fifo_data_in[4]),
        .R(I_XD_FIFO_n_14));
  FDRE #(
    .INIT(1'b0)) 
    \sig_byte_cntr_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat1_out),
        .D(sig_byte_cntr1_in[5]),
        .Q(sig_xd_fifo_data_in[5]),
        .R(I_XD_FIFO_n_14));
  FDRE #(
    .INIT(1'b0)) 
    \sig_byte_cntr_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat1_out),
        .D(sig_byte_cntr1_in[6]),
        .Q(sig_xd_fifo_data_in[6]),
        .R(I_XD_FIFO_n_14));
  FDRE #(
    .INIT(1'b0)) 
    \sig_byte_cntr_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat1_out),
        .D(sig_byte_cntr1_in[7]),
        .Q(sig_xd_fifo_data_in[7]),
        .R(I_XD_FIFO_n_14));
  FDRE #(
    .INIT(1'b0)) 
    \sig_byte_cntr_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat1_out),
        .D(sig_byte_cntr1_in[8]),
        .Q(sig_xd_fifo_data_in[8]),
        .R(\sig_byte_cntr[8]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_clr_dbc_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_clr_dbeat_cntr0_out),
        .Q(sig_clr_dbc_reg),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_dre2ibtt_eop_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(din[145]),
        .Q(sig_dre2ibtt_eop_reg),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_dre2ibtt_tlast_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(din[144]),
        .Q(sig_dre2ibtt_tlast_reg),
        .R(sig_stream_rst));
endmodule

module design_1_axi_dma_0_0_axi_datamover_mm2s_dre
   (sig_dre2skid_wvalid,
    sig_dre2skid_wlast,
    sig_flush_db1,
    sig_enable_input_rdy_reg_0,
    rd_en,
    sig_dre2skid_wstrb,
    \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ,
    \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 ,
    \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_1 ,
    \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ,
    \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 ,
    SS,
    m_axi_mm2s_aclk,
    sig_flush_db1_reg_0,
    out,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_sf2dre_new_align,
    empty,
    \OMIT_UNPACKING.lsig_cmd_loaded ,
    \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ,
    dout,
    D,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 ,
    Q,
    sig_sf2dre_use_autodest,
    sig_sstrb_stop_mask,
    \GEN_MUXFARM_128.sig_shift_case_reg0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_0 ,
    SR,
    E,
    \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ,
    \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ,
    \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 ,
    \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ,
    \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 ,
    \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ,
    \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ,
    \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ,
    \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 ,
    \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ,
    \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ,
    \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ,
    \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 ,
    \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ,
    \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ,
    \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ,
    \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 ,
    \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ,
    \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ,
    \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ,
    \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 ,
    \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ,
    \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ,
    \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ,
    \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ,
    \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ,
    \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ,
    \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ,
    \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ,
    \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ,
    \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 );
  output sig_dre2skid_wvalid;
  output sig_dre2skid_wlast;
  output sig_flush_db1;
  output sig_enable_input_rdy_reg_0;
  output rd_en;
  output [15:0]sig_dre2skid_wstrb;
  output \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ;
  output \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 ;
  output \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_1 ;
  output [15:0]\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ;
  output [127:0]\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 ;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input sig_flush_db1_reg_0;
  input out;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_sf2dre_new_align;
  input empty;
  input \OMIT_UNPACKING.lsig_cmd_loaded ;
  input \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ;
  input [143:0]dout;
  input [2:0]D;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 ;
  input [3:0]Q;
  input sig_sf2dre_use_autodest;
  input [0:0]sig_sstrb_stop_mask;
  input \GEN_MUXFARM_128.sig_shift_case_reg0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_0 ;
  input [0:0]SR;
  input [0:0]E;
  input [0:0]\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ;
  input [0:0]\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ;
  input [0:0]\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 ;
  input [0:0]\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ;
  input [0:0]\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 ;
  input [0:0]\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ;
  input [0:0]\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ;
  input [0:0]\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ;
  input [0:0]\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 ;
  input [0:0]\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ;
  input [0:0]\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ;
  input [0:0]\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ;
  input \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 ;
  input [0:0]\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ;
  input [0:0]\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ;
  input [0:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ;
  input [0:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 ;
  input [0:0]\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ;
  input [0:0]\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ;
  input [0:0]\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ;
  input [0:0]\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 ;
  input [0:0]\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ;
  input [0:0]\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ;
  input [0:0]\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ;
  input [0:0]\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ;
  input [0:0]\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ;
  input [0:0]\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ;
  input [0:0]\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ;
  input [0:0]\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ;
  input [0:0]\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ;
  input [0:0]\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ;

  wire [2:0]D;
  wire [0:0]E;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_2_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_3_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_4_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_5_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_2_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_3_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_4_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_5_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_2_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_3_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_4_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_5_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_2_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_3_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_4_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_5_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_2_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_3_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_4_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_5_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_2_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_3_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_4_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_5_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_2_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_3_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_4_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_5_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_2_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_3_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_4_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_5_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_3_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_4_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_5_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_5_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_6_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_7_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ;
  wire [9:0]\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_1_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_2_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_3_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_1_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_2_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_1_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_2_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_3_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_1_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_2_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_1_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_2_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_1_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_2_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_1_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_2_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_1_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_2_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][8]_i_1_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_3_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_5_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ;
  wire [9:0]\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_1_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_2_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_1_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_2_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_1_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_2_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_1_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_2_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_1_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_2_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_1_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_2_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_1_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_2_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_1_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_2_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_1_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_2_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_3_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_5_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ;
  wire [9:0]\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][0]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][1]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][2]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][3]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][4]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][5]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][6]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][7]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][8]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ;
  wire [9:0]\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][0]_i_1_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][1]_i_1_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][2]_i_1_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][3]_i_1_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][4]_i_1_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][5]_i_1_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][6]_i_1_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][7]_i_1_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_3_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ;
  wire [9:0]\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 ;
  wire \GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_3_n_0 ;
  wire \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ;
  wire [9:0]\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_2_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_3_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_4_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_5_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_2_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_3_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_4_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_5_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_2_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_3_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_4_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_5_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_2_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_3_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_4_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_5_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_2_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_3_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_4_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_5_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_2_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_3_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_4_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_5_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_2_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_3_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_4_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_5_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_2_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_3_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_4_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_5_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_2_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_3_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_4_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_5_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_5_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_6_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_7_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ;
  wire [9:0]\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_2_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_3_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_4_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_5_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_2_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_3_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_4_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_5_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_2_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_3_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_4_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_5_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_6_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_2_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_3_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_4_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_5_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_2_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_3_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_4_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_5_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_2_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_3_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_4_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_5_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_2_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_3_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_4_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_5_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_2_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_3_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_4_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_5_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_2_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_3_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_4_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_5_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_5_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_6_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_7_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_8_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ;
  wire [9:0]\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_2_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_4_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_5_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_2_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_3_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_4_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_5_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_2_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_3_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_4_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_2_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_4_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_5_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_2_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_3_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_4_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_2_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_3_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_4_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_2_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_3_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_4_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_2_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_3_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_4_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_2_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_3_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_4_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_5_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_6_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_7_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_5_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_6_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_7_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ;
  wire [9:0]\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][0]_i_2_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][1]_i_2_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][2]_i_2_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][3]_i_2_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][4]_i_2_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][5]_i_2_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][6]_i_2_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][7]_i_2_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][8]_i_2_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ;
  wire [9:0]\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][0]_i_2_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][1]_i_2_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_2_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_3_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_4_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_2_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_3_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_4_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_2_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][5]_i_2_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_2_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_3_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_4_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_2_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][8]_i_2_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ;
  wire [9:0]\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_2_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_3_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_4_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_2_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_3_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_4_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_2_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_3_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_4_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_2_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_3_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_4_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_2_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_3_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_2_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_3_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_4_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_3_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_4_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_5_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_6_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_2_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_3_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_4_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_2_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_3_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_4_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_5_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_6_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ;
  wire [9:0]\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_2_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_3_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][1]_i_2_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_2_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_3_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_2_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_3_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_2_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_3_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_4_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_2_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_3_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_2_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_3_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_4_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_3_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_4_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_2_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_3_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_5_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_6_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ;
  wire [9:0]\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][0]_i_2_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][1]_i_2_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][2]_i_2_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][3]_i_2_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][4]_i_2_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][5]_i_2_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][6]_i_2_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][7]_i_2_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ;
  wire [9:0]\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_1_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_2_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_2_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_3_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_2_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_3_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_4_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_5_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_1_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_2_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_3_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_1_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_2_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_3_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_4_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_1_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_2_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_3_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_1_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_2_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_3_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_4_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_1_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_2_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_3_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_1_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_2_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_3_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_6_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ;
  wire [9:0]\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 ;
  wire [0:0]\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ;
  wire [9:0]\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 ;
  wire \GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 ;
  wire \GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 ;
  wire \GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 ;
  wire \GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 ;
  wire \GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 ;
  wire \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 ;
  wire \GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1_n_0 ;
  wire \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ;
  wire [0:0]\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 ;
  wire \GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 ;
  wire \GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 ;
  wire \GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 ;
  wire \GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 ;
  wire \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ;
  wire \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 ;
  wire \GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 ;
  wire \GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 ;
  wire \GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1_n_0 ;
  wire [0:0]\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 ;
  wire [3:3]\GEN_MUXFARM_128.s_case_i_128 ;
  wire [3:0]\GEN_MUXFARM_128.sig_shift_case_reg ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_10_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_11_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_12_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_13_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_5_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_6_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_7_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_8_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_9_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_4_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_5_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_7_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_8_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[3]_rep__0_i_1_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[3]_rep__1_i_1_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[3]_rep_i_1_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ;
  wire \GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_6_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_6_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_6__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ;
  wire [127:0]\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 ;
  wire [15:0]\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ;
  wire \GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_7_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_6_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_6_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_6_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_6_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_6_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ;
  wire \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_1 ;
  wire \OMIT_UNPACKING.lsig_cmd_loaded ;
  wire [3:0]Q;
  wire [0:0]SR;
  wire [0:0]SS;
  wire [143:0]dout;
  wire empty;
  wire m_axi_mm2s_aclk;
  wire out;
  wire p_0_in63_in;
  wire p_0_in68_in;
  wire p_0_in69_in;
  wire p_0_in70_in;
  wire p_0_in71_in;
  wire p_0_in72_in;
  wire p_0_in73_in;
  wire p_0_in74_in;
  wire p_0_in75_in;
  wire p_0_in77_in;
  wire rd_en;
  wire sig_advance_pipe_data76_out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire [9:0]\sig_delay_mux_bus[0]_56 ;
  wire [9:0]\sig_delay_mux_bus[1]_39 ;
  wire [9:0]\sig_delay_mux_bus[2]_40 ;
  wire [9:0]\sig_delay_mux_bus[3]_41 ;
  wire [9:0]\sig_delay_mux_bus[4]_42 ;
  wire [9:0]\sig_delay_mux_bus[5]_43 ;
  wire [9:0]\sig_delay_mux_bus[6]_36 ;
  wire [9:0]\sig_delay_mux_bus[7]_37 ;
  wire [9:0]\sig_delay_mux_bus[8]_44 ;
  wire sig_dre2skid_wlast;
  wire [15:0]sig_dre2skid_wstrb;
  wire sig_dre2skid_wvalid;
  wire sig_dre_tvalid_i0;
  wire sig_dre_tvalid_i_i_10_n_0;
  wire sig_dre_tvalid_i_i_11_n_0;
  wire sig_dre_tvalid_i_i_12_n_0;
  wire sig_dre_tvalid_i_i_13_n_0;
  wire sig_dre_tvalid_i_i_14_n_0;
  wire sig_dre_tvalid_i_i_15_n_0;
  wire sig_dre_tvalid_i_i_16_n_0;
  wire sig_dre_tvalid_i_i_17_n_0;
  wire sig_dre_tvalid_i_i_18_n_0;
  wire sig_dre_tvalid_i_i_19_n_0;
  wire sig_dre_tvalid_i_i_1_n_0;
  wire sig_dre_tvalid_i_i_20_n_0;
  wire sig_dre_tvalid_i_i_21_n_0;
  wire sig_dre_tvalid_i_i_22_n_0;
  wire sig_dre_tvalid_i_i_23_n_0;
  wire sig_dre_tvalid_i_i_24_n_0;
  wire sig_dre_tvalid_i_i_25_n_0;
  wire sig_dre_tvalid_i_i_26_n_0;
  wire sig_dre_tvalid_i_i_27_n_0;
  wire sig_dre_tvalid_i_i_28__0_n_0;
  wire sig_dre_tvalid_i_i_29_n_0;
  wire sig_dre_tvalid_i_i_30_n_0;
  wire sig_dre_tvalid_i_i_31_n_0;
  wire sig_dre_tvalid_i_i_32_n_0;
  wire sig_dre_tvalid_i_i_33_n_0;
  wire sig_dre_tvalid_i_i_34_n_0;
  wire sig_dre_tvalid_i_i_35_n_0;
  wire sig_dre_tvalid_i_i_36_n_0;
  wire sig_dre_tvalid_i_i_37_n_0;
  wire sig_dre_tvalid_i_i_38_n_0;
  wire sig_dre_tvalid_i_i_39_n_0;
  wire sig_dre_tvalid_i_i_40_n_0;
  wire sig_dre_tvalid_i_i_41_n_0;
  wire sig_dre_tvalid_i_i_42_n_0;
  wire sig_dre_tvalid_i_i_43_n_0;
  wire sig_dre_tvalid_i_i_44_n_0;
  wire sig_dre_tvalid_i_i_45_n_0;
  wire sig_dre_tvalid_i_i_46_n_0;
  wire sig_dre_tvalid_i_i_47_n_0;
  wire sig_dre_tvalid_i_i_4_n_0;
  wire sig_dre_tvalid_i_i_5_n_0;
  wire sig_dre_tvalid_i_i_6_n_0;
  wire sig_dre_tvalid_i_i_7_n_0;
  wire sig_dre_tvalid_i_i_8_n_0;
  wire sig_dre_tvalid_i_i_9_n_0;
  wire sig_enable_input_rdy;
  wire sig_enable_input_rdy_reg_0;
  wire [8:8]\sig_final_mux_bus[0]_54 ;
  wire [7:0]\sig_final_mux_bus[0]__0 ;
  wire [8:8]\sig_final_mux_bus[10]_50 ;
  wire [7:0]\sig_final_mux_bus[10]__0 ;
  wire [8:8]\sig_final_mux_bus[11]_33 ;
  wire [7:0]\sig_final_mux_bus[11]__0 ;
  wire [8:8]\sig_final_mux_bus[12]_48 ;
  wire [7:0]\sig_final_mux_bus[12]__0 ;
  wire [8:8]\sig_final_mux_bus[13]_31 ;
  wire [7:0]\sig_final_mux_bus[13]__0 ;
  wire [8:8]\sig_final_mux_bus[14]_49 ;
  wire [7:0]\sig_final_mux_bus[14]__0 ;
  wire [8:8]\sig_final_mux_bus[15]_32 ;
  wire [8:8]\sig_final_mux_bus[1]_46 ;
  wire [7:0]\sig_final_mux_bus[1]__0 ;
  wire [8:8]\sig_final_mux_bus[2]_55 ;
  wire [7:0]\sig_final_mux_bus[2]__0 ;
  wire [8:8]\sig_final_mux_bus[3]_47 ;
  wire [7:0]\sig_final_mux_bus[3]__0 ;
  wire [8:8]\sig_final_mux_bus[4]_45 ;
  wire [7:0]\sig_final_mux_bus[4]__0 ;
  wire [8:8]\sig_final_mux_bus[5]_53 ;
  wire [7:0]\sig_final_mux_bus[5]__0 ;
  wire [8:8]\sig_final_mux_bus[6]_52 ;
  wire [7:0]\sig_final_mux_bus[6]__0 ;
  wire [8:8]\sig_final_mux_bus[7]_35 ;
  wire [7:0]\sig_final_mux_bus[7]__0 ;
  wire [8:8]\sig_final_mux_bus[8]_51 ;
  wire [7:0]\sig_final_mux_bus[8]__0 ;
  wire [8:8]\sig_final_mux_bus[9]_34 ;
  wire [7:0]\sig_final_mux_bus[9]__0 ;
  wire sig_final_mux_has_tlast;
  wire sig_flush_db1;
  wire sig_flush_db1_i_1_n_0;
  wire sig_flush_db1_reg_0;
  wire sig_flush_db2;
  wire sig_flush_db2_i_1_n_0;
  wire [7:0]\sig_pass_mux_bus[15]_38 ;
  wire sig_sf2dre_new_align;
  wire sig_sf2dre_use_autodest;
  wire [0:0]sig_sstrb_stop_mask;

  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[0]_56 [0]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_3 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [0]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_4 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [0]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_5 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [0]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[0]_56 [1]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [1]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [1]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_3 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [1]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [1]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_4 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [1]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [1]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_5 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [1]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[0]_56 [2]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [2]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_3 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [2]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [2]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_4 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [2]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [2]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_5 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [2]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [2]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[0]_56 [3]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [3]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_3 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [3]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [3]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_4 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [3]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [3]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_5 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [3]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [3]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[0]_56 [4]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [4]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_3 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [4]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [4]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_4 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [4]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [4]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair32" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_5 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [4]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[0]_56 [5]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [5]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_3 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [5]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [5]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_4 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [5]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [5]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_5 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [5]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [5]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[0]_56 [6]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [6]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_3 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [6]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [6]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_4 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [6]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [6]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_5 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [6]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [6]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[0]_56 [7]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [7]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_3 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [7]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [7]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_4 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [7]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [7]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_5 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [7]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [7]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_5_n_0 ),
        .O(p_0_in77_in));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [8]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_3 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [8]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [8]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_4 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [8]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [8]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_5 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [8]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [8]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_5_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1 
       (.I0(p_0_in77_in),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(p_0_in77_in),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_3 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_5_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_6_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_7_n_0 ),
        .O(\sig_delay_mux_bus[0]_56 [9]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_4 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [9]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [9]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_5 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [9]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [9]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_6 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [9]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [9]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_6_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair31" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_7 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [9]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_7_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ),
        .D(\sig_delay_mux_bus[0]_56 [0]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [0]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ),
        .D(\sig_delay_mux_bus[0]_56 [1]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [1]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ),
        .D(\sig_delay_mux_bus[0]_56 [2]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [2]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ),
        .D(\sig_delay_mux_bus[0]_56 [3]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [3]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ),
        .D(\sig_delay_mux_bus[0]_56 [4]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [4]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ),
        .D(\sig_delay_mux_bus[0]_56 [5]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [5]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ),
        .D(\sig_delay_mux_bus[0]_56 [6]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [6]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ),
        .D(\sig_delay_mux_bus[0]_56 [7]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [7]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ),
        .D(p_0_in77_in),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [8]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ),
        .D(\sig_delay_mux_bus[0]_56 [9]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [9]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair55" *) 
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000A0A0F000C0C0)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hF53F)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [0]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_2 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [1]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_2 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [2]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hF53F)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [2]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_2 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [3]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_2 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [4]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_2 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [5]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_2 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [6]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_2 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [7]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair54" *) 
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][8]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hBBBA0000FFFFFFFF)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3_n_0 ),
        .I4(sig_advance_pipe_data76_out),
        .I5(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1_n_0 ));
  LUT5 #(
    .INIT(32'h44450000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3_n_0 ),
        .I4(sig_advance_pipe_data76_out),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ));
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_5_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_6_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_4 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [8]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_5 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [9]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_5_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [0]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [1]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [2]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [3]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [4]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [5]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [6]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [7]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][8]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [8]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_3_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [9]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h4444445444444444)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h00000000CFC0A0A0)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_2 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [0]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h5454544444445444)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_5_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [1]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_1_n_0 ));
  LUT5 #(
    .INIT(32'h002200C0)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000004055555555)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_2_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFF53530FFF)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_2 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [2]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h4444445444444444)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h00000000CFC0A0A0)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_2 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [3]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000004055555555)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_2_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFF303F5F5F)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_2 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [4]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h4444445444444444)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h00000000ACACF000)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_2 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [5]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h4444445444444444)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h00000000CFC0A0A0)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_2 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [6]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000004055555555)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_2_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFF303F5F5F)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_2 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [7]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h5454544444445444)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_5_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [8]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair27" *) 
  LUT5 #(
    .INIT(32'h002200C0)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_2_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1 
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_1_n_0 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_1_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ));
  LUT6 #(
    .INIT(64'h5454544444445444)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_4_n_0 ),
        .I2(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_5_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [9]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h002200C0)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_4 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair27" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_5 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_5_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [0]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [1]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [2]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [3]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [4]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [5]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [6]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [7]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [8]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_3_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [9]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][0]_i_1__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [0]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][0]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][1]_i_1__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [1]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [1]),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][1]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][2]_i_1__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [2]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][2]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][3]_i_1__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [3]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][3]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][4]_i_1__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [4]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][4]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][5]_i_1__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [5]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][5]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][6]_i_1__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [6]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][6]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][7]_i_1__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [7]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][7]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][8]_i_1__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [8]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][8]_i_1__0_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg[12][8]_i_1__0_n_0 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][8]_i_1__0_n_0 ),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_3__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [9]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_3__0_n_0 ));
  LUT2 #(
    .INIT(4'h1)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ),
        .D(\GEN_DELAY_REG[12].sig_delay_data_reg[12][0]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [0]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ),
        .D(\GEN_DELAY_REG[12].sig_delay_data_reg[12][1]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [1]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ),
        .D(\GEN_DELAY_REG[12].sig_delay_data_reg[12][2]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [2]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ),
        .D(\GEN_DELAY_REG[12].sig_delay_data_reg[12][3]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [3]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ),
        .D(\GEN_DELAY_REG[12].sig_delay_data_reg[12][4]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [4]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ),
        .D(\GEN_DELAY_REG[12].sig_delay_data_reg[12][5]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [5]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ),
        .D(\GEN_DELAY_REG[12].sig_delay_data_reg[12][6]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [6]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ),
        .D(\GEN_DELAY_REG[12].sig_delay_data_reg[12][7]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [7]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ),
        .D(\GEN_DELAY_REG[12].sig_delay_data_reg[12][8]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [8]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ),
        .D(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_3__0_n_0 ),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [9]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000000CA0)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][0]_i_1 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000000CA0)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][1]_i_1 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [1]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000000CA0)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][2]_i_1 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000003800000008)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][3]_i_1 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [3]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000003800000008)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][4]_i_1 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [4]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][4]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000000CA0)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][5]_i_1 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000000CA0)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][6]_i_1 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000000CA0)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][7]_i_1 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000000CA0)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][8]_i_1 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(p_0_in63_in));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1 
       (.I0(p_0_in63_in),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0880080000800000)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [8]),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ));
  LUT6 #(
    .INIT(64'h0000003800000008)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [9]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_3_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][0]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [0]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][1]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [1]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][2]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [2]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][3]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [3]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][4]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [4]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][5]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [5]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][6]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [6]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][7]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [7]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(p_0_in63_in),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [8]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_3_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [9]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h70FF)) 
    \GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1 
       (.I0(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_3_n_0 ),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .I2(sig_advance_pipe_data76_out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000000800)) 
    \GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ));
  (* SOFT_HLUTNM = "soft_lutpair35" *) 
  LUT4 #(
    .INIT(16'h0004)) 
    \GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_3_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [0]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [1]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [1]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [2]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [3]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [4]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [5]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [6]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [7]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(1'b1),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [8]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [9]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[1]_39 [0]));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [0]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_4 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [0]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_5 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [0]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[1]_39 [1]));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [1]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [1]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [1]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_4 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [1]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [1]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_5 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [1]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [1]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFAFAFCFCFFF0F0F0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_4_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_5_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\sig_delay_mux_bus[1]_39 [2]));
  LUT5 #(
    .INIT(32'h0AFC0A0C)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_2 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [2]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [2]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [2]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hF0CC0000AA000000)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_4 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [2]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [2]),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_5 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [2]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [2]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hEEFFFAAAEEAAFAAA)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[1]_39 [3]));
  LUT6 #(
    .INIT(64'hF0CC0000AA000000)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_2 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [3]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [3]),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [3]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_4 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [3]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [3]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_5 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [3]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [3]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [3]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFAFAFCFCFFF0F0F0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_4_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_5_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\sig_delay_mux_bus[1]_39 [4]));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [4]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [4]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [4]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [4]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hF0CC0000AA000000)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_4 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [4]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [4]),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_5 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [4]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [4]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[1]_39 [5]));
  LUT5 #(
    .INIT(32'h0AFC0A0C)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_2 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [5]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [5]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [5]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_4 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [5]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [5]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_5 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [5]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [5]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[1]_39 [6]));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [6]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [6]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [6]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_4 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [6]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [6]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_5 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [6]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [6]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[1]_39 [7]));
  LUT5 #(
    .INIT(32'h0AFC0A0C)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_2 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [7]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [7]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [7]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_4 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [7]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [7]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_5 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [7]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [7]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_5_n_0 ),
        .O(p_0_in75_in));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [8]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [8]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [8]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_4 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [8]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [8]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_5 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [8]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [8]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_5_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1 
       (.I0(p_0_in75_in),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(p_0_in75_in),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_3 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_5_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_6_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_7_n_0 ),
        .O(\sig_delay_mux_bus[1]_39 [9]));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_4 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [9]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_5 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [9]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [9]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_6 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [9]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [9]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_6_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_7 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [9]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [9]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_7_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ),
        .D(\sig_delay_mux_bus[1]_39 [0]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [0]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ),
        .D(\sig_delay_mux_bus[1]_39 [1]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [1]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ),
        .D(\sig_delay_mux_bus[1]_39 [2]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [2]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ),
        .D(\sig_delay_mux_bus[1]_39 [3]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [3]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ),
        .D(\sig_delay_mux_bus[1]_39 [4]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [4]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ),
        .D(\sig_delay_mux_bus[1]_39 [5]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [5]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ),
        .D(\sig_delay_mux_bus[1]_39 [6]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [6]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ),
        .D(\sig_delay_mux_bus[1]_39 [7]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [7]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ),
        .D(p_0_in75_in),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [8]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ),
        .D(\sig_delay_mux_bus[1]_39 [9]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [9]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hEEFFFEEEEEEEFEEE)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_1 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[2]_40 [0]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [0]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h3000000020002000)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_3 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [0]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [0]),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_5 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [0]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hEEFFFEEEEEEEFEEE)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_1 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[2]_40 [1]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [1]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [1]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h3000000020002000)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_3 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [1]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [1]),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_5 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [1]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [1]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_2 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_5_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [2]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_3 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [2]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_6_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [2]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [2]),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair74" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_5 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [2]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_6 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [2]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [2]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_2 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [3]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_3 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [3]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_5_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair74" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_4 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [3]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_5 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [3]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [3]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_2 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [4]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_3 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [4]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_5_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair73" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_4 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [4]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_5 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [4]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [4]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hEEFFFEEEEEEEFEEE)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_1 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[2]_40 [5]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [5]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [5]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h3000000020002000)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_3 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [5]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [5]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [5]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_5 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [5]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [5]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_2 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_5_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [6]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_3 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [6]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I4(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_2_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [6]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [6]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair73" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_5 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [6]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hEEFFFEEEEEEEFEEE)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_1 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[2]_40 [7]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [7]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [7]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h3000000020002000)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_3 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [7]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [7]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [7]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_5 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [7]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [7]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hEEFFFEEEEEEEFEEE)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_1 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_5_n_0 ),
        .O(p_0_in74_in));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [8]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [8]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h2000300020000000)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [8]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [8]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [8]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_5 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [8]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [8]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_5_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1 
       (.I0(p_0_in74_in),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(p_0_in74_in),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_4 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_6_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_7_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [9]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_5 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [9]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_8_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_6 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [9]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [9]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_6_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair72" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_7 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [9]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_8 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [9]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [9]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_8_n_0 ));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ),
        .D(\sig_delay_mux_bus[2]_40 [0]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [0]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ),
        .D(\sig_delay_mux_bus[2]_40 [1]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [1]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ),
        .D(\sig_delay_mux_bus[2]_40 [2]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [2]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][2]_i_1 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[2]_40 [2]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ),
        .D(\sig_delay_mux_bus[2]_40 [3]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [3]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][3]_i_1 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[2]_40 [3]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ),
        .D(\sig_delay_mux_bus[2]_40 [4]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [4]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][4]_i_1 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[2]_40 [4]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ),
        .D(\sig_delay_mux_bus[2]_40 [5]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [5]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ),
        .D(\sig_delay_mux_bus[2]_40 [6]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [6]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][6]_i_1 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[2]_40 [6]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ),
        .D(\sig_delay_mux_bus[2]_40 [7]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [7]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ),
        .D(p_0_in74_in),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [8]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ),
        .D(\sig_delay_mux_bus[2]_40 [9]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [9]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_i_3 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[2]_40 [9]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  LUT6 #(
    .INIT(64'hFF3FFF30FFB0FFB0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_4_n_0 ),
        .I4(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_5_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\sig_delay_mux_bus[3]_41 [0]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_2 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [0]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair53" *) 
  LUT4 #(
    .INIT(16'hFDFF)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_4 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [0]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_5 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [0]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h7520FFFF75200000)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_4_n_0 ),
        .O(\sig_delay_mux_bus[3]_41 [1]));
  (* SOFT_HLUTNM = "soft_lutpair84" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_3 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [1]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [1]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_4 
       (.I0(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_5_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [1]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair68" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_5 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [1]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_2 
       (.I0(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [2]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h10FF1000)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_2_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair76" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_4 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [2]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFF3FFF30FFB0FFB0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_4_n_0 ),
        .I4(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_5_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\sig_delay_mux_bus[3]_41 [3]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_2 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [3]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [3]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair52" *) 
  LUT4 #(
    .INIT(16'hFDFF)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_4 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [3]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [3]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_5 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [3]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [3]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_2 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [4]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h10FF1000)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_2_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair34" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_4 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [4]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_2 
       (.I0(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [5]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h02FF0200)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_2_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair75" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_4 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [5]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_2 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [6]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h02FF0200)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_2_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair33" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_4 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [6]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_2 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [7]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h10FF1000)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair71" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_4 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [7]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hCCFCEECC)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(p_0_in73_in));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_2 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [8]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [8]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [8]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFF888F888F888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_3 
       (.I0(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_3_n_0 ),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [8]),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_5_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_6_n_0 ),
        .I4(\GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_2_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_7_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_4 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [8]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [8]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair62" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_5 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [8]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair36" *) 
  LUT3 #(
    .INIT(8'h10)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_6 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_6_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair40" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_7 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_7_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1 
       (.I0(p_0_in73_in),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(p_0_in73_in),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_4 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_6_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_7_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [9]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h33003B08)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_5 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_6 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [9]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [9]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_6_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair71" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_7 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [9]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_7_n_0 ));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ),
        .D(\sig_delay_mux_bus[3]_41 [0]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [0]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ),
        .D(\sig_delay_mux_bus[3]_41 [1]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [1]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ),
        .D(\sig_delay_mux_bus[3]_41 [2]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [2]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][2]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[3]_41 [2]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ),
        .D(\sig_delay_mux_bus[3]_41 [3]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [3]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ),
        .D(\sig_delay_mux_bus[3]_41 [4]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [4]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][4]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[3]_41 [4]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ),
        .D(\sig_delay_mux_bus[3]_41 [5]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [5]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][5]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[3]_41 [5]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ),
        .D(\sig_delay_mux_bus[3]_41 [6]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [6]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][6]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[3]_41 [6]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ),
        .D(\sig_delay_mux_bus[3]_41 [7]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [7]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][7]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[3]_41 [7]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ),
        .D(p_0_in73_in),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [8]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ),
        .D(\sig_delay_mux_bus[3]_41 [9]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [9]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_i_3 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[3]_41 [9]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][0]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_DELAY_REG[4].sig_delay_data_reg[4][0]_i_2_n_0 ),
        .O(\sig_delay_mux_bus[4]_42 [0]));
  LUT5 #(
    .INIT(32'hCFA0C0A0)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][0]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [0]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [0]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][0]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][1]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_DELAY_REG[4].sig_delay_data_reg[4][1]_i_2_n_0 ),
        .O(\sig_delay_mux_bus[4]_42 [1]));
  LUT5 #(
    .INIT(32'hCFA0C0A0)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][1]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [1]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [1]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][1]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][2]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_DELAY_REG[4].sig_delay_data_reg[4][2]_i_2_n_0 ),
        .O(\sig_delay_mux_bus[4]_42 [2]));
  LUT5 #(
    .INIT(32'hCFA0C0A0)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][2]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [2]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [2]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][2]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hCCEEFCCC)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][3]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[4].sig_delay_data_reg[4][3]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\sig_delay_mux_bus[4]_42 [3]));
  LUT6 #(
    .INIT(64'hF0CC0000AA000000)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][3]_i_2 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [3]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [3]),
        .I2(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][3]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][4]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_DELAY_REG[4].sig_delay_data_reg[4][4]_i_2_n_0 ),
        .O(\sig_delay_mux_bus[4]_42 [4]));
  (* SOFT_HLUTNM = "soft_lutpair34" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][4]_i_2 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [4]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [4]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][4]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hCCEEFCCC)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][5]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[4].sig_delay_data_reg[4][5]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\sig_delay_mux_bus[4]_42 [5]));
  LUT6 #(
    .INIT(64'hF0CC0000AA000000)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][5]_i_2 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [5]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [5]),
        .I2(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][5]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][6]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_DELAY_REG[4].sig_delay_data_reg[4][6]_i_2_n_0 ),
        .O(\sig_delay_mux_bus[4]_42 [6]));
  (* SOFT_HLUTNM = "soft_lutpair33" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][6]_i_2 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [6]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [6]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][6]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hCCEEFCCC)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][7]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[4].sig_delay_data_reg[4][7]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[4]_42 [7]));
  LUT6 #(
    .INIT(64'hF0CC0000AA000000)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][7]_i_2 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [7]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [7]),
        .I2(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][8]_i_1 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_DELAY_REG[4].sig_delay_data_reg[4][8]_i_2_n_0 ),
        .O(p_0_in72_in));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][8]_i_2 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [8]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [8]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][8]_i_2_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1 
       (.I0(p_0_in72_in),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(p_0_in72_in),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_3 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_5_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_4_n_0 ),
        .O(\sig_delay_mux_bus[4]_42 [9]));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_4 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [9]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [9]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_4_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ),
        .D(\sig_delay_mux_bus[4]_42 [0]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [0]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ),
        .D(\sig_delay_mux_bus[4]_42 [1]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [1]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ),
        .D(\sig_delay_mux_bus[4]_42 [2]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [2]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ),
        .D(\sig_delay_mux_bus[4]_42 [3]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [3]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ),
        .D(\sig_delay_mux_bus[4]_42 [4]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [4]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ),
        .D(\sig_delay_mux_bus[4]_42 [5]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [5]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ),
        .D(\sig_delay_mux_bus[4]_42 [6]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [6]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ),
        .D(\sig_delay_mux_bus[4]_42 [7]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [7]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ),
        .D(p_0_in72_in),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [8]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ),
        .D(\sig_delay_mux_bus[4]_42 [9]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [9]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1_n_0 ));
  LUT5 #(
    .INIT(32'hCCFCEECC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][0]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_3_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][0]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[5]_43 [0]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][0]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [0]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [0]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][0]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hCCEEFCCC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][1]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][1]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[5]_43 [1]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][1]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [1]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [1]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_2 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [2]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000000002F2C2320)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [2]),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair78" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_4 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [2]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_2 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [3]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000000033E200E2)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_3 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair77" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_4 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [3]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hCCFCEECC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_3_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[5]_43 [4]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [4]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [4]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hCCEEFCCC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][5]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][5]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[5]_43 [5]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][5]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [5]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [5]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_2 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [6]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000000033E200E2)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_3 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair69" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_4 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [6]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hCCFCEECC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_3_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[5]_43 [7]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [7]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [7]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hCCFCEECC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][8]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_3_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][8]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(p_0_in71_in));
  LUT6 #(
    .INIT(64'hF0CC0000AA000000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][8]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [8]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [8]),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][8]_i_2_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1 
       (.I0(p_0_in71_in),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(p_0_in71_in),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ));
  LUT5 #(
    .INIT(32'hCCEEFCCC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_3 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_4_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_5_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[5]_43 [9]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_4 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [9]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [9]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_4_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ),
        .D(\sig_delay_mux_bus[5]_43 [0]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [0]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ),
        .D(\sig_delay_mux_bus[5]_43 [1]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [1]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ),
        .D(\sig_delay_mux_bus[5]_43 [2]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [2]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][2]_i_1 
       (.I0(\GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[5]_43 [2]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ),
        .D(\sig_delay_mux_bus[5]_43 [3]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [3]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][3]_i_1 
       (.I0(\GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[5]_43 [3]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ),
        .D(\sig_delay_mux_bus[5]_43 [4]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [4]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ),
        .D(\sig_delay_mux_bus[5]_43 [5]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [5]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ),
        .D(\sig_delay_mux_bus[5]_43 [6]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [6]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][6]_i_1 
       (.I0(\GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[5]_43 [6]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ),
        .D(\sig_delay_mux_bus[5]_43 [7]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [7]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ),
        .D(p_0_in71_in),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [8]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ),
        .D(\sig_delay_mux_bus[5]_43 [9]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [9]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_2 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [0]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h000B0008)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [0]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair80" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [0]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_2 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [1]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h000B0008)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [1]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair80" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [1]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_2 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_6_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h000000B8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair78" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_2 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [3]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h000000B8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair77" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [3]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFF0B000800)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_1 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [4]),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_3_n_0 ),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .I5(\GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_2_n_0 ),
        .O(\sig_delay_mux_bus[6]_36 [4]));
  LUT6 #(
    .INIT(64'hFFFFF444F444F444)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_2 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_5_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_5_n_0 ),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_3_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_6_n_0 ),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [4]),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair70" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_3 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [4]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_2 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [5]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h000B0008)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [5]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair79" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [5]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFF0B000800)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_1 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [6]),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_3_n_0 ),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .I5(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_4_n_0 ),
        .O(\sig_delay_mux_bus[6]_36 [6]));
  LUT3 #(
    .INIT(8'h45)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair49" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFF444F444F444)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_4 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_5_n_0 ),
        .I1(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_6_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_6_n_0 ),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [6]),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair48" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_5 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair69" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_6 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [6]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_2 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [7]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h000B0008)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [7]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair79" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [7]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_2 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [8]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h000B0008)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [8]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair28" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [8]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_4_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1 
       (.I0(p_0_in70_in),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(p_0_in70_in),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_4 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_8_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_6_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [9]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h000000B8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_5 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair72" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_6 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [9]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_6_n_0 ));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ),
        .D(\sig_delay_mux_bus[6]_36 [0]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [0]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][0]_i_1 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[6]_36 [0]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ),
        .D(\sig_delay_mux_bus[6]_36 [1]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [1]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][1]_i_1 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[6]_36 [1]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ),
        .D(\sig_delay_mux_bus[6]_36 [2]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [2]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][2]_i_1 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[6]_36 [2]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ),
        .D(\sig_delay_mux_bus[6]_36 [3]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [3]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][3]_i_1 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[6]_36 [3]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ),
        .D(\sig_delay_mux_bus[6]_36 [4]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [4]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ),
        .D(\sig_delay_mux_bus[6]_36 [5]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [5]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][5]_i_1 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[6]_36 [5]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ),
        .D(\sig_delay_mux_bus[6]_36 [6]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [6]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ),
        .D(\sig_delay_mux_bus[6]_36 [7]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [7]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][7]_i_1 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[6]_36 [7]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ),
        .D(p_0_in70_in),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [8]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][8]_i_1 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_3_n_0 ),
        .O(p_0_in70_in),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ),
        .D(\sig_delay_mux_bus[6]_36 [9]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [9]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_i_3 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[6]_36 [9]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ));
  LUT6 #(
    .INIT(64'h0F004F4F0F004040)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[7]_37 [0]));
  (* SOFT_HLUTNM = "soft_lutpair84" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_3 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [0]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0F004F4F0F004040)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][1]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][1]_i_2_n_0 ),
        .O(\sig_delay_mux_bus[7]_37 [1]));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][1]_i_2 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [1]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [1]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h8F808F8F8F808080)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_1 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[7]_37 [2]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_2 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [2]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [2]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_3 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [2]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [2]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFF0F8F8)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[7]_37 [3]));
  LUT6 #(
    .INIT(64'hF0CC0000AA000000)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_2 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [3]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [3]),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair52" *) 
  LUT4 #(
    .INIT(16'h0100)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hCECECECECCCCFCCC)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_1 
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[7]_37 [4]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_2 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [4]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [4]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hF0CC0000AA000000)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_3 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [4]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [4]),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_4 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h8F808F8F8F808080)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_1 
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[7]_37 [5]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_2 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [5]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [5]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_3 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [5]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [5]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFF0F8F8)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_3_n_0 ),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[7]_37 [6]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_2 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [6]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [6]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_3 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [6]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [6]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h0100)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h8F808F8F8F808080)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_1 
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_4_n_0 ),
        .O(\sig_delay_mux_bus[7]_37 [7]));
  (* SOFT_HLUTNM = "soft_lutpair53" *) 
  LUT3 #(
    .INIT(8'h01)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_3 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [7]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [7]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_4 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [7]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [7]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h0F004F4F0F004040)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_3_n_0 ),
        .O(p_0_in69_in));
  (* SOFT_HLUTNM = "soft_lutpair44" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair28" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_3 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [8]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [8]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_3_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1 
       (.I0(p_0_in69_in),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(p_0_in69_in),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ));
  LUT6 #(
    .INIT(64'hCCCCEEEECCFCCCCC)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_3 
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_5_n_0 ),
        .I2(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_6_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[7]_37 [9]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_4 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [9]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [9]),
        .I4(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [9]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_5 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [9]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [9]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair85" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_6 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_6_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ),
        .D(\sig_delay_mux_bus[7]_37 [0]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [0]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ),
        .D(\sig_delay_mux_bus[7]_37 [1]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [1]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ),
        .D(\sig_delay_mux_bus[7]_37 [2]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [2]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ),
        .D(\sig_delay_mux_bus[7]_37 [3]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [3]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ),
        .D(\sig_delay_mux_bus[7]_37 [4]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [4]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ),
        .D(\sig_delay_mux_bus[7]_37 [5]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [5]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ),
        .D(\sig_delay_mux_bus[7]_37 [6]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [6]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ),
        .D(\sig_delay_mux_bus[7]_37 [7]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [7]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ),
        .D(p_0_in69_in),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [8]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ),
        .D(\sig_delay_mux_bus[7]_37 [9]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [9]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'hFF40)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][0]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][0]_i_2_n_0 ),
        .O(\sig_delay_mux_bus[8]_44 [0]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][0]_i_2 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [0]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [0]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][0]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hFF40)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][1]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][1]_i_2_n_0 ),
        .O(\sig_delay_mux_bus[8]_44 [1]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][1]_i_2 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [1]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [1]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][1]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hFF40)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][2]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][2]_i_2_n_0 ),
        .O(\sig_delay_mux_bus[8]_44 [2]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][2]_i_2 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [2]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [2]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][2]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hFF40)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][3]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][3]_i_2_n_0 ),
        .O(\sig_delay_mux_bus[8]_44 [3]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][3]_i_2 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [3]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [3]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][3]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h00E2)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][4]_i_1 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][4]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[8]_44 [4]));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][4]_i_2 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [4]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [4]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][4]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hFF40)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][5]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][5]_i_2_n_0 ),
        .O(\sig_delay_mux_bus[8]_44 [5]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][5]_i_2 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [5]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [5]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][5]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair50" *) 
  LUT4 #(
    .INIT(16'hFF40)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][6]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][6]_i_2_n_0 ),
        .O(\sig_delay_mux_bus[8]_44 [6]));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][6]_i_2 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [6]),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [6]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][6]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h00E2)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][7]_i_1 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][7]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[8]_44 [7]));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][7]_i_2 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [7]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [7]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][7]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h00E2)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][8]_i_1 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(p_0_in68_in));
  LUT6 #(
    .INIT(64'hFF1D0000FFFFFFFF)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(sig_advance_pipe_data76_out),
        .I5(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1_n_0 ));
  LUT5 #(
    .INIT(32'h00E20000)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_2 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(sig_advance_pipe_data76_out),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ));
  LUT4 #(
    .INIT(16'h00E2)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_3 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\sig_delay_mux_bus[8]_44 [9]));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_4 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [8]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [8]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [9]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [9]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_44 [0]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [0]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_44 [1]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [1]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_44 [2]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [2]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_44 [3]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [3]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_44 [4]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [4]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_44 [5]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [5]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_44 [6]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [6]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_44 [7]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [7]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(p_0_in68_in),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [8]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_44 [9]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [9]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h5540555555405540)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_3_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_3__0_n_0 ),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_5_n_0 ),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [0]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair81" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [0]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h3E0E320200000000)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [0]),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h5444444454545454)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [1]),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0F0C000A000C00)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [1]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [1]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hF53F)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [1]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h5540555555405540)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_2_n_0 ),
        .I2(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_3_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_4_n_0 ),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_5_n_0 ),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [2]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair81" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [2]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair26" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h3E0E320200000000)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_4 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [2]),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair30" *) 
  LUT3 #(
    .INIT(8'hEF)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_5 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h5444444454545454)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [3]),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0A0F0C000A000C00)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [3]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hD3DF)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [3]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0040555555405555)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_3_n_0 ),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair60" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [4]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFFDDFF3F)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_3 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'hD3DF)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_4 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [4]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h5444444454545454)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [5]),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h00000000CFC0A0A0)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_2 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [5]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hF53F)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [5]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h5555004055555540)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_3_n_0 ),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_1_n_0 ));
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [6]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h002200C0)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_3 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'hF53F)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_4 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [6]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h5444444454545454)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [7]),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h00000000CFC0A0A0)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_2 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [7]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hF53F)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [7]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h5454445444544454)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3_n_0 ),
        .I4(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [8]),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0A0F0C000A000C00)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [8]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair40" *) 
  LUT4 #(
    .INIT(16'hD3DF)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [8]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_1_n_0 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_1_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ));
  LUT6 #(
    .INIT(64'h5444444454545454)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [9]),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_6_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0A0F0C000A000C00)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_4 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [9]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair37" *) 
  LUT2 #(
    .INIT(4'h1)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'hD3DF)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_6 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [9]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_6_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [0]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [1]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [2]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [3]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [4]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [5]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [6]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [7]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_1_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [8]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_3_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [9]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(dout[0]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .R(SR));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(dout[1]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .R(SR));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(dout[2]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .R(SR));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(dout[3]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .R(SR));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(dout[4]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .R(SR));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(dout[5]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [5]),
        .R(SR));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(dout[6]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [6]),
        .R(SR));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(dout[7]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [7]),
        .R(SR));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(dout[128]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .R(SR));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(E),
        .D(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .R(SR));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[138]),
        .O(\GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ),
        .D(dout[80]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [0]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ),
        .D(dout[81]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [1]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ),
        .D(dout[82]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [2]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ),
        .D(dout[83]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [3]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ),
        .D(dout[84]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [4]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ),
        .D(dout[85]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [5]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ),
        .D(dout[86]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [6]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ),
        .D(dout[87]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [7]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ),
        .D(dout[138]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [8]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ),
        .D(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 ),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [9]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[139]),
        .O(\GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ),
        .D(dout[88]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [0]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ),
        .D(dout[89]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [1]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ),
        .D(dout[90]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [2]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ),
        .D(dout[91]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [3]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ),
        .D(dout[92]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [4]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ),
        .D(dout[93]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [5]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ),
        .D(dout[94]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [6]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ),
        .D(dout[95]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [7]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ),
        .D(dout[139]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [8]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ),
        .D(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [9]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[140]),
        .O(\GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ),
        .D(dout[96]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [0]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ),
        .D(dout[97]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [1]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ),
        .D(dout[98]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [2]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ),
        .D(dout[99]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [3]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ),
        .D(dout[100]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [4]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ),
        .D(dout[101]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [5]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ),
        .D(dout[102]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [6]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ),
        .D(dout[103]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [7]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ),
        .D(dout[140]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [8]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ),
        .D(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [9]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[141]),
        .O(\GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ),
        .D(dout[104]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [0]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ),
        .D(dout[105]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [1]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ),
        .D(dout[106]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [2]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ),
        .D(dout[107]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [3]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ),
        .D(dout[108]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [4]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ),
        .D(dout[109]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [5]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ),
        .D(dout[110]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [6]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ),
        .D(dout[111]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [7]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ),
        .D(dout[141]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [8]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ),
        .D(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [9]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[142]),
        .O(\GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ),
        .D(dout[112]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [0]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ),
        .D(dout[113]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [1]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ),
        .D(dout[114]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [2]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ),
        .D(dout[115]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [3]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ),
        .D(dout[116]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [4]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ),
        .D(dout[117]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [5]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ),
        .D(dout[118]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [6]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ),
        .D(dout[119]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [7]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ),
        .D(dout[142]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [8]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ),
        .D(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [9]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[143]),
        .O(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ),
        .D(dout[120]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ),
        .D(dout[121]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [1]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ),
        .D(dout[122]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ),
        .D(dout[123]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [3]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ),
        .D(dout[124]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ),
        .D(dout[125]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ),
        .D(dout[126]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [6]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ),
        .D(dout[127]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ),
        .D(dout[143]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[129]),
        .O(\GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ),
        .D(dout[8]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ),
        .D(dout[9]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ),
        .D(dout[10]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [2]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ),
        .D(dout[11]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [3]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ),
        .D(dout[12]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ),
        .D(dout[13]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [5]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ),
        .D(dout[14]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [6]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ),
        .D(dout[15]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [7]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ),
        .D(dout[129]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [8]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ),
        .D(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 ),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[130]),
        .O(\GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ),
        .D(dout[16]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ),
        .D(dout[17]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [1]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ),
        .D(dout[18]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [2]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ),
        .D(dout[19]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [3]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ),
        .D(dout[20]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [4]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ),
        .D(dout[21]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [5]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ),
        .D(dout[22]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [6]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ),
        .D(dout[23]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [7]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ),
        .D(dout[130]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [8]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ),
        .D(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 ),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [9]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[131]),
        .O(\GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ),
        .D(dout[24]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [0]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ),
        .D(dout[25]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [1]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ),
        .D(dout[26]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [2]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ),
        .D(dout[27]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [3]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ),
        .D(dout[28]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [4]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ),
        .D(dout[29]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [5]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ),
        .D(dout[30]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [6]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ),
        .D(dout[31]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [7]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ),
        .D(dout[131]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [8]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ),
        .D(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [9]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[132]),
        .O(\GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ),
        .D(dout[32]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [0]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ),
        .D(dout[33]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [1]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ),
        .D(dout[34]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [2]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ),
        .D(dout[35]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [3]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ),
        .D(dout[36]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [4]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ),
        .D(dout[37]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [5]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ),
        .D(dout[38]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [6]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ),
        .D(dout[39]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [7]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ),
        .D(dout[132]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [8]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ),
        .D(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 ),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [9]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[133]),
        .O(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ),
        .D(dout[40]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [0]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ),
        .D(dout[41]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [1]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ),
        .D(dout[42]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [2]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ),
        .D(dout[43]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [3]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ),
        .D(dout[44]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [4]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ),
        .D(dout[45]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [5]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ),
        .D(dout[46]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [6]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ),
        .D(dout[47]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [7]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ),
        .D(dout[133]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [8]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ),
        .D(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [9]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[134]),
        .O(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ),
        .D(dout[48]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [0]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ),
        .D(dout[49]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [1]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ),
        .D(dout[50]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [2]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ),
        .D(dout[51]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [3]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ),
        .D(dout[52]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [4]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ),
        .D(dout[53]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [5]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ),
        .D(dout[54]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [6]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ),
        .D(dout[55]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [7]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ),
        .D(dout[134]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [8]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ),
        .D(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 ),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [9]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[135]),
        .O(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ),
        .D(dout[56]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [0]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ),
        .D(dout[57]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [1]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ),
        .D(dout[58]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [2]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ),
        .D(dout[59]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [3]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ),
        .D(dout[60]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [4]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ),
        .D(dout[61]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [5]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ),
        .D(dout[62]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [6]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ),
        .D(dout[63]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [7]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ),
        .D(dout[135]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [8]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ),
        .D(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [9]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[136]),
        .O(\GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ),
        .D(dout[64]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [0]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ),
        .D(dout[65]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [1]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ),
        .D(dout[66]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [2]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ),
        .D(dout[67]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [3]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ),
        .D(dout[68]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [4]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ),
        .D(dout[69]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [5]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ),
        .D(dout[70]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [6]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ),
        .D(dout[71]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [7]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ),
        .D(dout[136]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [8]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ),
        .D(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 ),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [9]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD5DDD5DDD5DDFFFF)) 
    \GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_flush_db1),
        .I2(out),
        .I3(sig_dre2skid_wvalid),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I5(dout[137]),
        .O(\GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ),
        .D(dout[72]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [0]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ),
        .D(dout[73]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [1]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ),
        .D(dout[74]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [2]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ),
        .D(dout[75]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [3]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ),
        .D(dout[76]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [4]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ),
        .D(dout[77]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [5]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ),
        .D(dout[78]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [6]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ),
        .D(dout[79]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [7]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ),
        .D(dout[137]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [8]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1_n_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ),
        .D(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [9]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFE0000000E)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_10 
       (.I0(sig_dre2skid_wstrb[8]),
        .I1(sig_dre2skid_wstrb[7]),
        .I2(sig_dre2skid_wstrb[9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_7_n_0 ),
        .I4(sig_dre2skid_wstrb[10]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_13_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_10_n_0 ));
  LUT6 #(
    .INIT(64'h3300333133003330)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_11 
       (.I0(sig_dre2skid_wstrb[11]),
        .I1(sig_dre2skid_wstrb[15]),
        .I2(sig_dre2skid_wstrb[12]),
        .I3(sig_dre2skid_wstrb[14]),
        .I4(sig_dre2skid_wstrb[13]),
        .I5(sig_dre2skid_wstrb[10]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_11_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair82" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_12 
       (.I0(sig_dre2skid_wstrb[8]),
        .I1(sig_dre2skid_wstrb[7]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_12_n_0 ));
  LUT5 #(
    .INIT(32'hF0F0F0FE)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_13 
       (.I0(sig_dre2skid_wstrb[12]),
        .I1(sig_dre2skid_wstrb[11]),
        .I2(sig_dre2skid_wstrb[15]),
        .I3(sig_dre2skid_wstrb[14]),
        .I4(sig_dre2skid_wstrb[13]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_13_n_0 ));
  LUT6 #(
    .INIT(64'hFF75FF75FF75DF55)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_2 
       (.I0(sig_sf2dre_use_autodest),
        .I1(sig_dre2skid_wstrb[6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_7_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_5_n_0 ),
        .I4(sig_dre2skid_wstrb[5]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_6_n_0 ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ));
  LUT6 #(
    .INIT(64'h00008A888A888A88)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_3 
       (.I0(sig_sf2dre_use_autodest),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_7_n_0 ),
        .I2(sig_dre2skid_wstrb[15]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_7_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_8_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_9_n_0 ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 ));
  LUT6 #(
    .INIT(64'h2222220202020202)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_4 
       (.I0(sig_sf2dre_use_autodest),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_10_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_8_n_0 ),
        .I3(sig_dre2skid_wstrb[2]),
        .I4(sig_dre2skid_wstrb[1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_9_n_0 ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_1 ));
  LUT6 #(
    .INIT(64'h00000000FFFFFFF4)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_5 
       (.I0(sig_dre2skid_wstrb[8]),
        .I1(sig_dre2skid_wstrb[7]),
        .I2(sig_dre2skid_wstrb[9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_7_n_0 ),
        .I4(sig_dre2skid_wstrb[10]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_11_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair25" *) 
  LUT5 #(
    .INIT(32'h0000FF0D)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_6 
       (.I0(sig_dre2skid_wstrb[0]),
        .I1(sig_dre2skid_wstrb[1]),
        .I2(sig_dre2skid_wstrb[2]),
        .I3(sig_dre2skid_wstrb[3]),
        .I4(sig_dre2skid_wstrb[4]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_6_n_0 ));
  LUT5 #(
    .INIT(32'hFFFFFFFE)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_7 
       (.I0(sig_dre2skid_wstrb[11]),
        .I1(sig_dre2skid_wstrb[15]),
        .I2(sig_dre2skid_wstrb[12]),
        .I3(sig_dre2skid_wstrb[14]),
        .I4(sig_dre2skid_wstrb[13]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_8 
       (.I0(sig_dre2skid_wstrb[6]),
        .I1(sig_dre2skid_wstrb[10]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_7_n_0 ),
        .I3(sig_dre2skid_wstrb[9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_12_n_0 ),
        .I5(sig_dre2skid_wstrb[5]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_8_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair25" *) 
  LUT2 #(
    .INIT(4'h1)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_9 
       (.I0(sig_dre2skid_wstrb[4]),
        .I1(sig_dre2skid_wstrb[3]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_9_n_0 ));
  LUT5 #(
    .INIT(32'h0010FFFF)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_5_n_0 ),
        .I2(sig_sf2dre_new_align),
        .I3(sig_enable_input_rdy_reg_0),
        .I4(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_4_n_0 ),
        .O(\GEN_MUXFARM_128.s_case_i_128 ));
  LUT5 #(
    .INIT(32'h9A95AAAA)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_4 
       (.I0(Q[3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_7_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_8_n_0 ),
        .I3(sig_dre2skid_wstrb[15]),
        .I4(sig_sf2dre_use_autodest),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h9FF9FFFFFFFF9FF9)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_5 
       (.I0(\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 ),
        .I4(Q[1]),
        .I5(\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_1 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'h00000001)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_7 
       (.I0(sig_dre2skid_wstrb[10]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg[2]_i_7_n_0 ),
        .I2(sig_dre2skid_wstrb[9]),
        .I3(sig_dre2skid_wstrb[7]),
        .I4(sig_dre2skid_wstrb[8]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_7_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair41" *) 
  LUT4 #(
    .INIT(16'h0001)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_8 
       (.I0(sig_dre2skid_wstrb[13]),
        .I1(sig_dre2skid_wstrb[14]),
        .I2(sig_dre2skid_wstrb[12]),
        .I3(sig_dre2skid_wstrb[15]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_8_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_rep__0_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_4_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[3]_rep__0_i_1_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_rep__1_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_4_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[3]_rep__1_i_1_n_0 ));
  LUT3 #(
    .INIT(8'h96)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_rep_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_4_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[3]_rep_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[0]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(D[0]),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[0]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[0]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[0]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[0]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[0]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[1]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(D[1]),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[1]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[1]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[1]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[1]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[1]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[2]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(D[2]),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[2]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[2]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[2]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[2]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[3]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.s_case_i_128 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[3]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg[3]_rep_i_1_n_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[3]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg[3]_rep__0_i_1_n_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  (* ORIG_CELL_NAME = "GEN_MUXFARM_128.sig_shift_case_reg_reg[3]" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg[3]_rep__1_i_1_n_0 ),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .R(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][0]_i_1 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [0]),
        .O(\sig_final_mux_bus[0]__0 [0]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][1]_i_1 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [1]),
        .O(\sig_final_mux_bus[0]__0 [1]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][2]_i_1 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [2]),
        .O(\sig_final_mux_bus[0]__0 [2]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][3]_i_1 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [3]),
        .O(\sig_final_mux_bus[0]__0 [3]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][4]_i_1 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [4]),
        .O(\sig_final_mux_bus[0]__0 [4]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][5]_i_1 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [5]),
        .O(\sig_final_mux_bus[0]__0 [5]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][6]_i_1 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [6]),
        .O(\sig_final_mux_bus[0]__0 [6]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][7]_i_1 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [7]),
        .O(\sig_final_mux_bus[0]__0 [7]));
  LUT6 #(
    .INIT(64'h47000000FFFFFFFF)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .I1(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [8]),
        .I3(sig_dre2skid_wvalid),
        .I4(out),
        .I5(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'hA808)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [8]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .O(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [8]),
        .O(\sig_final_mux_bus[0]_54 ));
  LUT4 #(
    .INIT(16'h0001)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [0]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [1]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [2]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [3]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [4]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [5]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [6]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [7]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]_54 ),
        .Q(sig_dre2skid_wstrb[0]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_1 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_3_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_4_n_0 ),
        .O(\sig_final_mux_bus[10]__0 [0]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_2 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [0]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFCA00CA00CA00)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I3(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_5_n_0 ),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h002A0028)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_4 
       (.I0(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_1 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I2(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_4_n_0 ),
        .O(\sig_final_mux_bus[10]__0 [1]));
  LUT6 #(
    .INIT(64'hCA00000FCA000000)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [1]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_3 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [1]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [1]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h002A0028)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_4 
       (.I0(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFAEAAAEAAAEAA)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_1 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [2]),
        .O(\sig_final_mux_bus[10]__0 [2]));
  LUT6 #(
    .INIT(64'hFFFFF888F888F888)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_2 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_5_n_0 ),
        .I3(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_4_n_0 ),
        .I4(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [2]),
        .I5(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_3 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [2]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [2]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair62" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_4 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_1 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_5_n_0 ),
        .O(\sig_final_mux_bus[10]__0 [3]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_2 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [3]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [3]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_3 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [3]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [3]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [3]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFCA00CA00CA00)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_4 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I3(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_5_n_0 ),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [3]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h002A0028)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_5 
       (.I0(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_1 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I2(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_5_n_0 ),
        .O(\sig_final_mux_bus[10]__0 [4]));
  LUT6 #(
    .INIT(64'hAC00000FAC000000)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_2 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [4]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_3 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [4]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [4]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [4]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [4]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h002A0028)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_5 
       (.I0(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_1 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_3_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_4_n_0 ),
        .O(\sig_final_mux_bus[10]__0 [5]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_2 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [5]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [5]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFB800B800B800)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_3 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [5]),
        .I3(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_5_n_0 ),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [5]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h002A0028)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_4 
       (.I0(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFAEAAAEAAAEAA)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_1 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [6]),
        .O(\sig_final_mux_bus[10]__0 [6]));
  LUT6 #(
    .INIT(64'hFFFFF888F888F888)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_2 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_5_n_0 ),
        .I3(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_5_n_0 ),
        .I4(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [6]),
        .I5(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0AFA0CFCFC0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_3 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [6]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [6]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [6]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair47" *) 
  LUT4 #(
    .INIT(16'h0332)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair51" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_5 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [6]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_1 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_3_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_4_n_0 ),
        .O(\sig_final_mux_bus[10]__0 [7]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_2 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [7]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [7]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hF8FFF88888888888)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_3 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [7]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [7]),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h002A0028)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_4 
       (.I0(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1 
       (.I0(\sig_final_mux_bus[10]_50 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[10]_50 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_3 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_5_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_6_n_0 ),
        .O(\sig_final_mux_bus[10]_50 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_4 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [8]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [8]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFCA00CA00CA00)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_5 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I3(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_5_n_0 ),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [8]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'h002A0028)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_6 
       (.I0(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_6_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ),
        .D(\sig_final_mux_bus[10]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [80]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ),
        .D(\sig_final_mux_bus[10]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [81]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ),
        .D(\sig_final_mux_bus[10]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [82]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ),
        .D(\sig_final_mux_bus[10]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [83]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ),
        .D(\sig_final_mux_bus[10]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [84]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ),
        .D(\sig_final_mux_bus[10]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [85]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ),
        .D(\sig_final_mux_bus[10]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [86]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ),
        .D(\sig_final_mux_bus[10]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [87]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ),
        .D(\sig_final_mux_bus[10]_50 ),
        .Q(sig_dre2skid_wstrb[10]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF0000FFF8FFF8)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_1 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [0]),
        .I1(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_2_n_0 ),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_3_n_0 ),
        .I4(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [0]),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_6__0_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [0]));
  LUT6 #(
    .INIT(64'h00000000F838C808)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .I5(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hE020)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_3 
       (.I0(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF0000FFEAFFEA)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_1 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [1]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_3_n_0 ),
        .I4(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [1]),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_6__0_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [1]));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [1]),
        .I5(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hE020)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_3 
       (.I0(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_2_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF0000FFEAFFEA)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_1 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [2]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_3_n_0 ),
        .I4(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [2]),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_6__0_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [2]));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [2]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [2]),
        .I5(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair49" *) 
  LUT4 #(
    .INIT(16'h8C80)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_3 
       (.I0(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF0000FFF8FFF8)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_1 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [3]),
        .I1(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_2_n_0 ),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_3_n_0 ),
        .I4(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [3]),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_6__0_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [3]));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [3]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [3]),
        .I5(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hE020)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_3 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_1 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_5_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [4]));
  LUT6 #(
    .INIT(64'hAAC0000FAAC00000)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_2 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_6_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [4]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_3 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [4]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [4]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [4]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_4 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [4]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [4]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h00002228)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_5 
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair65" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_6 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAFAEAAAFAEAEAAAA)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_1 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I5(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [5]),
        .O(\sig_final_mux_bus[11]__0 [5]));
  LUT6 #(
    .INIT(64'hF888FF88F8888888)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_2 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [5]),
        .I2(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_3 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [5]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [5]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_1 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_5_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [6]));
  LUT5 #(
    .INIT(32'hAA03AA00)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_2 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [6]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_3 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [6]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [6]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_4 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [6]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [6]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h00002228)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_5 
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_1 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_5_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [7]));
  (* SOFT_HLUTNM = "soft_lutpair30" *) 
  LUT5 #(
    .INIT(32'hAA03AA00)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_2 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [7]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_3 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [7]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [7]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_4 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [7]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [7]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h00002228)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_5 
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1 
       (.I0(\sig_final_mux_bus[11]_33 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[11]_33 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ));
  LUT6 #(
    .INIT(64'hFFFF0000FFF8FFF8)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_3 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [8]),
        .I1(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_4_n_0 ),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_5_n_0 ),
        .I4(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [8]),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_6__0_n_0 ),
        .O(\sig_final_mux_bus[11]_33 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_4 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [8]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [8]),
        .I5(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair36" *) 
  LUT4 #(
    .INIT(16'hE020)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_5 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_2_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair43" *) 
  LUT4 #(
    .INIT(16'h0154)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_6__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_6__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ),
        .D(\sig_final_mux_bus[11]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [88]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ),
        .D(\sig_final_mux_bus[11]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [89]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ),
        .D(\sig_final_mux_bus[11]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [90]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ),
        .D(\sig_final_mux_bus[11]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [91]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ),
        .D(\sig_final_mux_bus[11]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [92]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ),
        .D(\sig_final_mux_bus[11]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [93]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ),
        .D(\sig_final_mux_bus[11]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [94]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ),
        .D(\sig_final_mux_bus[11]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [95]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ),
        .D(\sig_final_mux_bus[11]_33 ),
        .Q(sig_dre2skid_wstrb[11]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFEFEFAFAFF00FAFA)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_1 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [0]),
        .I2(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_3_n_0 ),
        .I3(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [0]),
        .I4(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .O(\sig_final_mux_bus[12]__0 [0]));
  LUT6 #(
    .INIT(64'h00000000DDD111D1)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_2 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [0]),
        .I5(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair48" *) 
  LUT4 #(
    .INIT(16'hE020)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_3 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair65" *) 
  LUT3 #(
    .INIT(8'h35)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_4 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFAFAFAEAAAAAAAEA)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_1 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [1]),
        .I2(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [1]),
        .O(\sig_final_mux_bus[12]__0 [1]));
  LUT5 #(
    .INIT(32'hFCA00CA0)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_2 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_3_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_1 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_3_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_3_n_0 ),
        .O(\sig_final_mux_bus[12]__0 [2]));
  LUT5 #(
    .INIT(32'hAA03AA00)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_2 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [2]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h000000A8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_3 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_1 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_3_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_3_n_0 ),
        .O(\sig_final_mux_bus[12]__0 [3]));
  LUT5 #(
    .INIT(32'hFF020002)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_2 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_2_n_0 ),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h000000A8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_3 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAEAAAEAFAEAAAEAA)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_1 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [4]),
        .O(\sig_final_mux_bus[12]__0 [4]));
  LUT6 #(
    .INIT(64'hF888FF88F8888888)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_2 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [4]),
        .I1(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_4_n_0 ),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_3 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [4]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_1 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_3_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_3_n_0 ),
        .O(\sig_final_mux_bus[12]__0 [5]));
  LUT5 #(
    .INIT(32'hAA03AA00)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_2 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [5]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h000000A8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_3 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_1 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_3_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_3_n_0 ),
        .O(\sig_final_mux_bus[12]__0 [6]));
  LUT5 #(
    .INIT(32'hFF020002)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_2 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_2_n_0 ),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h000000A8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_3 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFAFAFAEAAAAAAAEA)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_1 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [7]),
        .I2(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [7]),
        .O(\sig_final_mux_bus[12]__0 [7]));
  LUT5 #(
    .INIT(32'hCAF0CA00)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_2 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_3_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_4_n_0 ),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1 
       (.I0(\sig_final_mux_bus[12]_48 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[12]_48 ),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ));
  LUT6 #(
    .INIT(64'hFAFAFAEAAAAAAAEA)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_3 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [8]),
        .I2(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [8]),
        .O(\sig_final_mux_bus[12]_48 ));
  LUT5 #(
    .INIT(32'hFCA00CA0)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_4 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_4_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ),
        .D(\sig_final_mux_bus[12]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [96]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ),
        .D(\sig_final_mux_bus[12]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [97]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ),
        .D(\sig_final_mux_bus[12]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [98]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ),
        .D(\sig_final_mux_bus[12]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [99]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ),
        .D(\sig_final_mux_bus[12]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [100]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ),
        .D(\sig_final_mux_bus[12]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [101]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ),
        .D(\sig_final_mux_bus[12]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [102]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ),
        .D(\sig_final_mux_bus[12]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [103]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ),
        .D(\sig_final_mux_bus[12]_48 ),
        .Q(sig_dre2skid_wstrb[12]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h00060000FFFFFFFF)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [0]),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_2_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [0]));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_2 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_3_n_0 ),
        .I1(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h8830)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h00060000FFFFFFFF)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [1]),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_2_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [1]));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_2 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_3_n_0 ),
        .I1(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h8830)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h00060000FFFFFFFF)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [2]),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_2_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [2]));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_2 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_3_n_0 ),
        .I1(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_5_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h8830)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h00060000FFFFFFFF)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [3]),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_2_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [3]));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_2 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_3_n_0 ),
        .I1(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h8830)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_1 
       (.I0(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_5_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_3_n_0 ),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_3_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [4]));
  LUT6 #(
    .INIT(64'hB888B88888BB8888)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_2 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [4]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h00020200)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_3 
       (.I0(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h00060000FFFFFFFF)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [5]),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_2_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [5]));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_2 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h8830)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h00060000FFFFFFFF)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [6]),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_2_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [6]));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_2 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_4_n_0 ),
        .I1(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair51" *) 
  LUT4 #(
    .INIT(16'h8830)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h00060000FFFFFFFF)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [7]),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_2_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [7]));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_2 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h8830)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1 
       (.I0(\sig_final_mux_bus[13]_31 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[13]_31 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_3 
       (.I0(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_3_n_0 ),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_5_n_0 ),
        .O(\sig_final_mux_bus[13]_31 ));
  LUT6 #(
    .INIT(64'hB888B88888BB8888)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_4 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [8]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h00020200)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_5 
       (.I0(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_5_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ),
        .D(\sig_final_mux_bus[13]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [104]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ),
        .D(\sig_final_mux_bus[13]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [105]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ),
        .D(\sig_final_mux_bus[13]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [106]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ),
        .D(\sig_final_mux_bus[13]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [107]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ),
        .D(\sig_final_mux_bus[13]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [108]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ),
        .D(\sig_final_mux_bus[13]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [109]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ),
        .D(\sig_final_mux_bus[13]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [110]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ),
        .D(\sig_final_mux_bus[13]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [111]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ),
        .D(\sig_final_mux_bus[13]_31 ),
        .Q(sig_dre2skid_wstrb[13]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hAFAEAAAAAAAEAAAA)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][0]_i_1 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][0]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [0]),
        .O(\sig_final_mux_bus[14]__0 [0]));
  LUT5 #(
    .INIT(32'hFC550C55)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][0]_i_2 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_3_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h00040000FFFFFFFF)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [1]),
        .I5(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_2_n_0 ),
        .O(\sig_final_mux_bus[14]__0 [1]));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_2 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_3_n_0 ),
        .I1(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hC0C0AFA0)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFABABAB)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][2]_i_1 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][2]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_3_n_0 ),
        .I3(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_3_n_0 ),
        .I4(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [2]),
        .O(\sig_final_mux_bus[14]__0 [2]));
  LUT6 #(
    .INIT(64'hFFF8888888F88888)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][2]_i_2 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [2]),
        .I1(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_6_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFAEAAAAAAAEAAAA)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][3]_i_1 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][3]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [3]),
        .O(\sig_final_mux_bus[14]__0 [3]));
  LUT5 #(
    .INIT(32'hFC550C55)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][3]_i_2 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_3_n_0 ),
        .I1(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAABAAAAAAAAA)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_1 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [4]),
        .O(\sig_final_mux_bus[14]__0 [4]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_2 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_5_n_0 ),
        .I1(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I5(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hA0A0CFC0)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_3 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFABABAB)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_1 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_3_n_0 ),
        .I3(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_3_n_0 ),
        .I4(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [5]),
        .O(\sig_final_mux_bus[14]__0 [5]));
  LUT6 #(
    .INIT(64'hF888FF88F8888888)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_2 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [5]),
        .I1(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_5_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_4_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h00000000FF80FFB3)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_2_n_0 ),
        .I3(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_3_n_0 ),
        .I4(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_2_n_0 ),
        .I5(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_4_n_0 ),
        .O(\sig_final_mux_bus[14]__0 [6]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_2 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [6]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [6]),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h2023202320232020)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_3 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [6]),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h00000010)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I4(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [6]),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_1 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_5_n_0 ),
        .I5(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_3_n_0 ),
        .O(\sig_final_mux_bus[14]__0 [7]));
  LUT5 #(
    .INIT(32'hAAAAAAAE)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_2 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_3_n_0 ),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h00000200)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_3 
       (.I0(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1 
       (.I0(\sig_final_mux_bus[14]_49 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[14]_49 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ));
  LUT6 #(
    .INIT(64'hAFAEAAAAAAAEAAAA)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_3 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [8]),
        .O(\sig_final_mux_bus[14]_49 ));
  LUT5 #(
    .INIT(32'hC5F5C505)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_4 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_5_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_5_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_4_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_4_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ),
        .D(\sig_final_mux_bus[14]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [112]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ),
        .D(\sig_final_mux_bus[14]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [113]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ),
        .D(\sig_final_mux_bus[14]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [114]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ),
        .D(\sig_final_mux_bus[14]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [115]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ),
        .D(\sig_final_mux_bus[14]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [116]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ),
        .D(\sig_final_mux_bus[14]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [117]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ),
        .D(\sig_final_mux_bus[14]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [118]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ),
        .D(\sig_final_mux_bus[14]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [119]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ),
        .D(\sig_final_mux_bus[14]_49 ),
        .Q(sig_dre2skid_wstrb[14]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_5_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I3(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_3_n_0 ),
        .O(\sig_pass_mux_bus[15]_38 [0]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [0]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [0]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_3 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [0]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_3_n_0 ),
        .I1(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I3(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_4_n_0 ),
        .O(\sig_pass_mux_bus[15]_38 [1]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_2 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [1]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [1]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0AFA0CFCFC0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_3 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [1]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [1]),
        .I4(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_4 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [1]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [1]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hB8FFB8FFB8FFB800)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_1 
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_2_n_0 ),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_3_n_0 ),
        .O(\sig_pass_mux_bus[15]_38 [2]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_2 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [2]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [2]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair57" *) 
  LUT4 #(
    .INIT(16'h0002)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hB8FFB8FFB8FFB800)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][3]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_5_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_2_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_3_n_0 ),
        .O(\sig_pass_mux_bus[15]_38 [3]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_1 
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_2_n_0 ),
        .O(\sig_pass_mux_bus[15]_38 [4]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_2 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [4]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [4]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hB8FFB8FFB8FFB800)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_1 
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_2_n_0 ),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_3__0_n_0 ),
        .O(\sig_pass_mux_bus[15]_38 [5]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_2 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [5]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [5]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair56" *) 
  LUT4 #(
    .INIT(16'h0100)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [5]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8FFB8FFB8FFB800)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][6]_i_1 
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_2_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_4_n_0 ),
        .O(\sig_pass_mux_bus[15]_38 [6]));
  LUT6 #(
    .INIT(64'hB8FFB8FFB8FFB800)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][7]_i_1 
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_2_n_0 ),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][7]_i_2__0_n_0 ),
        .O(\sig_pass_mux_bus[15]_38 [7]));
  (* SOFT_HLUTNM = "soft_lutpair56" *) 
  LUT4 #(
    .INIT(16'h0100)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][7]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [7]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][7]_i_2__0_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1 
       (.I0(\sig_final_mux_bus[15]_32 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[15]_32 ),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ));
  LUT6 #(
    .INIT(64'hB8FFB8FFB8FFB800)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_3 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_4_n_0 ),
        .O(\sig_final_mux_bus[15]_32 ));
  (* SOFT_HLUTNM = "soft_lutpair44" *) 
  LUT4 #(
    .INIT(16'h0100)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [8]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_4_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ),
        .D(\sig_pass_mux_bus[15]_38 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [120]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ),
        .D(\sig_pass_mux_bus[15]_38 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [121]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ),
        .D(\sig_pass_mux_bus[15]_38 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [122]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ),
        .D(\sig_pass_mux_bus[15]_38 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [123]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ),
        .D(\sig_pass_mux_bus[15]_38 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [124]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ),
        .D(\sig_pass_mux_bus[15]_38 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [125]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ),
        .D(\sig_pass_mux_bus[15]_38 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [126]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ),
        .D(\sig_pass_mux_bus[15]_38 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [127]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ),
        .D(\sig_final_mux_bus[15]_32 ),
        .Q(sig_dre2skid_wstrb[15]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][0]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [0]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .O(\sig_final_mux_bus[1]__0 [0]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][1]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [1]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .O(\sig_final_mux_bus[1]__0 [1]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][2]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [2]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .O(\sig_final_mux_bus[1]__0 [2]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][3]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [3]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .O(\sig_final_mux_bus[1]__0 [3]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][4]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [4]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .O(\sig_final_mux_bus[1]__0 [4]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][5]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [5]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [5]),
        .O(\sig_final_mux_bus[1]__0 [5]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][6]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [6]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [6]),
        .O(\sig_final_mux_bus[1]__0 [6]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][7]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [7]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [7]),
        .O(\sig_final_mux_bus[1]__0 [7]));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1 
       (.I0(\sig_final_mux_bus[1]_46 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[1]_46 ),
        .O(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_3 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [8]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .O(\sig_final_mux_bus[1]_46 ));
  (* SOFT_HLUTNM = "soft_lutpair39" *) 
  LUT4 #(
    .INIT(16'h7FFE)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ),
        .D(\sig_final_mux_bus[1]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [8]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ),
        .D(\sig_final_mux_bus[1]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [9]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ),
        .D(\sig_final_mux_bus[1]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [10]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ),
        .D(\sig_final_mux_bus[1]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [11]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ),
        .D(\sig_final_mux_bus[1]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [12]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ),
        .D(\sig_final_mux_bus[1]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [13]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ),
        .D(\sig_final_mux_bus[1]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [14]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ),
        .D(\sig_final_mux_bus[1]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [15]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ),
        .D(\sig_final_mux_bus[1]_46 ),
        .Q(sig_dre2skid_wstrb[1]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h1055FFFF10551055)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][0]_i_1 
       (.I0(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][0]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .I3(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [0]),
        .O(\sig_final_mux_bus[2]__0 [0]));
  LUT6 #(
    .INIT(64'h44FFFFFFFFFFFFCF)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][0]_i_2 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h4F40FFFF4F404444)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][1]_i_1 
       (.I0(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][1]_i_2_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [1]),
        .O(\sig_final_mux_bus[2]__0 [1]));
  LUT6 #(
    .INIT(64'hEAAAAAAB2AAAAAA8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][1]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [1]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h4F40FFFF4F404444)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][2]_i_1 
       (.I0(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][2]_i_2_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [2]),
        .O(\sig_final_mux_bus[2]__0 [2]));
  LUT6 #(
    .INIT(64'hEAAAAAAB2AAAAAA8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][2]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [2]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h4F40FFFF4F404444)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][3]_i_1 
       (.I0(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][3]_i_2_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [3]),
        .O(\sig_final_mux_bus[2]__0 [3]));
  LUT6 #(
    .INIT(64'hEAAAAAAB2AAAAAA8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][3]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [3]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h4F40FFFF4F404444)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][4]_i_1 
       (.I0(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][4]_i_2_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [4]),
        .O(\sig_final_mux_bus[2]__0 [4]));
  LUT6 #(
    .INIT(64'hEAAAAAAB2AAAAAA8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][4]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [4]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h4F40FFFF4F404444)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][5]_i_1 
       (.I0(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][5]_i_2_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [5]),
        .O(\sig_final_mux_bus[2]__0 [5]));
  LUT6 #(
    .INIT(64'hEAAAAAAB2AAAAAA8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][5]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [5]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h4F40FFFF4F404444)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_1 
       (.I0(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_2_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [6]),
        .O(\sig_final_mux_bus[2]__0 [6]));
  LUT6 #(
    .INIT(64'hEAAAAAAB2AAAAAA8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [6]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h4F40FFFF4F404444)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][7]_i_1 
       (.I0(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][7]_i_2_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [7]),
        .O(\sig_final_mux_bus[2]__0 [7]));
  LUT6 #(
    .INIT(64'hEAAAAAAB2AAAAAA8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][7]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [7]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][7]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1 
       (.I0(\sig_final_mux_bus[2]_55 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[2]_55 ),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ));
  LUT6 #(
    .INIT(64'h4F40FFFF4F404444)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_3 
       (.I0(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_4_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [8]),
        .O(\sig_final_mux_bus[2]_55 ));
  LUT6 #(
    .INIT(64'hEAAAAAAB2AAAAAA8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_4 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [8]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair39" *) 
  LUT4 #(
    .INIT(16'hC001)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ),
        .D(\sig_final_mux_bus[2]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [16]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ),
        .D(\sig_final_mux_bus[2]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [17]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ),
        .D(\sig_final_mux_bus[2]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [18]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ),
        .D(\sig_final_mux_bus[2]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [19]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ),
        .D(\sig_final_mux_bus[2]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [20]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ),
        .D(\sig_final_mux_bus[2]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [21]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ),
        .D(\sig_final_mux_bus[2]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [22]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ),
        .D(\sig_final_mux_bus[2]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [23]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ),
        .D(\sig_final_mux_bus[2]_55 ),
        .Q(sig_dre2skid_wstrb[2]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFFEEFFF000EE000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_1 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [0]),
        .O(\sig_final_mux_bus[3]__0 [0]));
  LUT6 #(
    .INIT(64'h8080008080000000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h00000000C000000A)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_3 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [0]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFEEFFF000EE000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_1 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [1]),
        .O(\sig_final_mux_bus[3]__0 [1]));
  LUT6 #(
    .INIT(64'h8080008080000000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [1]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h00000000C000000A)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_3 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [1]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFF80FFFFFF800000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_1 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [2]),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4_n_0 ),
        .I2(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_3_n_0 ),
        .I3(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_2_n_0 ),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [2]),
        .O(\sig_final_mux_bus[3]__0 [2]));
  LUT6 #(
    .INIT(64'hFFFFCA00CA00CA00)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_7_n_0 ),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [2]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFFEEFFF000EE000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_1 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [3]),
        .O(\sig_final_mux_bus[3]__0 [3]));
  LUT6 #(
    .INIT(64'h8080008080000000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [3]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h00000000C000000A)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_3 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [3]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFECFFF000EC000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_1 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [4]),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [4]),
        .O(\sig_final_mux_bus[3]__0 [4]));
  LUT6 #(
    .INIT(64'hC0C0A0A0C0FFA0A0)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [4]),
        .I2(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_7_n_0 ),
        .I3(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair66" *) 
  LUT3 #(
    .INIT(8'h7F)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_3 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFEEFFF000EE000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_1 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [5]),
        .O(\sig_final_mux_bus[3]__0 [5]));
  LUT6 #(
    .INIT(64'h8080800000008000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [5]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h00000000C000000A)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_3 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [5]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFECFFF000EC000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_1 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [6]),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [6]),
        .O(\sig_final_mux_bus[3]__0 [6]));
  LUT6 #(
    .INIT(64'hA0A0C0C0A0FFC0C0)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_2 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [6]),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [6]),
        .I2(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_7_n_0 ),
        .I3(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair66" *) 
  LUT3 #(
    .INIT(8'h7F)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_3 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFEEFFF000EE000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_1 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [7]),
        .O(\sig_final_mux_bus[3]__0 [7]));
  LUT6 #(
    .INIT(64'h8080800000008000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [7]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h00000000C000000A)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_3 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [7]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair29" *) 
  LUT2 #(
    .INIT(4'h1)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1 
       (.I0(\sig_final_mux_bus[3]_47 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[3]_47 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ));
  LUT6 #(
    .INIT(64'hFF80FFFFFF800000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_3 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [8]),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4_n_0 ),
        .I2(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_3_n_0 ),
        .I3(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_5_n_0 ),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [8]),
        .O(\sig_final_mux_bus[3]_47 ));
  (* SOFT_HLUTNM = "soft_lutpair43" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFB800B800B800)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_5 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .I3(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_7_n_0 ),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [8]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair42" *) 
  LUT4 #(
    .INIT(16'h8881)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair59" *) 
  LUT3 #(
    .INIT(8'h80)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_7 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_7_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ),
        .D(\sig_final_mux_bus[3]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [24]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ),
        .D(\sig_final_mux_bus[3]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [25]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ),
        .D(\sig_final_mux_bus[3]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [26]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ),
        .D(\sig_final_mux_bus[3]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [27]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ),
        .D(\sig_final_mux_bus[3]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [28]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ),
        .D(\sig_final_mux_bus[3]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [29]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ),
        .D(\sig_final_mux_bus[3]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [30]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ),
        .D(\sig_final_mux_bus[3]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [31]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ),
        .D(\sig_final_mux_bus[3]_47 ),
        .Q(sig_dre2skid_wstrb[3]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFEAFFFFFFEAFFEA)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_1 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_3_n_0 ),
        .I2(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_4_n_0 ),
        .I3(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_4_n_0 ),
        .I4(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_6_n_0 ),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [0]),
        .O(\sig_final_mux_bus[4]__0 [0]));
  LUT6 #(
    .INIT(64'h8080800000008000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [0]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair55" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_3 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h1000001110000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [0]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAAFFFFFEAAAAAAAA)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_1 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [1]),
        .O(\sig_final_mux_bus[4]__0 [1]));
  LUT6 #(
    .INIT(64'hA808FFFFA8080000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_2 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hB8000033B8000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_3 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [1]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hEFEFEEFFEEEEEEEE)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_1 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [2]),
        .O(\sig_final_mux_bus[4]__0 [2]));
  LUT6 #(
    .INIT(64'hFFC0A0C0A0C0A0C0)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [2]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [2]),
        .I2(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_7_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [2]),
        .I5(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h1000001110000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [2]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hEFEFEEFFEEEEEEEE)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_1 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [3]),
        .O(\sig_final_mux_bus[4]__0 [3]));
  LUT6 #(
    .INIT(64'hFFC0A0C0A0C0A0C0)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [3]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [3]),
        .I2(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_7_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [3]),
        .I5(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h1000001110000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [3]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hEFEFEEFFEEEEEEEE)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_1 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [4]),
        .O(\sig_final_mux_bus[4]__0 [4]));
  LUT6 #(
    .INIT(64'h0200000302000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [4]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFC0A0C0A0C0A0C0)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_3 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [4]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .I2(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_7_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [4]),
        .I5(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hEFEFEEFFEEEEEEEE)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_1 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [5]),
        .O(\sig_final_mux_bus[4]__0 [5]));
  LUT6 #(
    .INIT(64'h2000000320000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_2 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [5]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hA0A0C0C0A0A0FFC0)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_3 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [5]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [5]),
        .I2(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_7_n_0 ),
        .I3(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair67" *) 
  LUT3 #(
    .INIT(8'h80)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_4 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFBAFFFFFFBAFFBA)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_1 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_3_n_0 ),
        .I2(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_4_n_0 ),
        .I3(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_5_n_0 ),
        .I4(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_6_n_0 ),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [6]),
        .O(\sig_final_mux_bus[4]__0 [6]));
  LUT6 #(
    .INIT(64'h8080800000008000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [6]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair54" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [6]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair67" *) 
  LUT3 #(
    .INIT(8'h80)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h1000001110000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_5 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [6]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair46" *) 
  LUT4 #(
    .INIT(16'hF001)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_6 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hEFEFEEFFEEEEEEEE)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_1 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [7]),
        .O(\sig_final_mux_bus[4]__0 [7]));
  LUT6 #(
    .INIT(64'h0200000302000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [7]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFC0A0C0A0C0A0C0)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_3 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [7]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [7]),
        .I2(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_7_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [7]),
        .I5(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1 
       (.I0(\sig_final_mux_bus[4]_45 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[4]_45 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ));
  LUT6 #(
    .INIT(64'hEFEFEEFFEEEEEEEE)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_3 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_4_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_5_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [8]),
        .O(\sig_final_mux_bus[4]_45 ));
  LUT6 #(
    .INIT(64'hFFC0A0C0A0C0A0C0)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_4 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [8]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [8]),
        .I2(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_7_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [8]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h1000001110000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_5 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [8]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair59" *) 
  LUT3 #(
    .INIT(8'h08)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ),
        .D(\sig_final_mux_bus[4]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [32]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ),
        .D(\sig_final_mux_bus[4]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [33]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ),
        .D(\sig_final_mux_bus[4]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [34]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ),
        .D(\sig_final_mux_bus[4]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [35]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ),
        .D(\sig_final_mux_bus[4]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [36]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ),
        .D(\sig_final_mux_bus[4]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [37]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ),
        .D(\sig_final_mux_bus[4]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [38]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ),
        .D(\sig_final_mux_bus[4]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [39]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ),
        .D(\sig_final_mux_bus[4]_45 ),
        .Q(sig_dre2skid_wstrb[4]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8FFFFFFF8FFF8)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_1 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [0]),
        .I2(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_2_n_0 ),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_3_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [0]),
        .O(\sig_final_mux_bus[5]__0 [0]));
  LUT6 #(
    .INIT(64'h0A0C000000000000)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [0]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_3 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [0]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFF4FFFFFFF4FFF4)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_1 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_3_n_0 ),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_4_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [1]),
        .O(\sig_final_mux_bus[5]__0 [1]));
  (* SOFT_HLUTNM = "soft_lutpair83" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [1]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h1100001000000010)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_4 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [1]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFF4FFFFFFF4FFF4)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_1 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_3_n_0 ),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_4_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [2]),
        .O(\sig_final_mux_bus[5]__0 [2]));
  (* SOFT_HLUTNM = "soft_lutpair83" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [2]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h1100001000000010)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [2]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_4 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [2]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFF4FFFFFFF4FFF4)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_1 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_3_n_0 ),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_4_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [3]),
        .O(\sig_final_mux_bus[5]__0 [3]));
  (* SOFT_HLUTNM = "soft_lutpair57" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [3]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h1100001000000010)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [3]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_4 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [3]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8FFFFFFF8FFF8)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_1 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_3_n_0 ),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_4_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [4]),
        .O(\sig_final_mux_bus[5]__0 [4]));
  (* SOFT_HLUTNM = "soft_lutpair32" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h1100001000000010)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_4 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [4]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFF4FFFFFFF4FFF4)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_1 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [5]),
        .I2(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_3_n_0 ),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_4_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [5]),
        .O(\sig_final_mux_bus[5]__0 [5]));
  (* SOFT_HLUTNM = "soft_lutpair46" *) 
  LUT4 #(
    .INIT(16'hDFFF)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h1100001000000010)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [5]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_4 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [5]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [5]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8FFFFFFF8FFF8)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_1 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [6]),
        .I2(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_2_n_0 ),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_3_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [6]),
        .O(\sig_final_mux_bus[5]__0 [6]));
  LUT6 #(
    .INIT(64'h00000000A000C000)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [6]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_3 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [6]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [6]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hEAAAFFFFEAAAEAAA)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_1 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_2_n_0 ),
        .I1(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [7]),
        .O(\sig_final_mux_bus[5]__0 [7]));
  LUT6 #(
    .INIT(64'h000000008888FFC0)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [7]),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [7]),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_3 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [7]),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [7]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair50" *) 
  LUT3 #(
    .INIT(8'h02)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_4 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1 
       (.I0(\sig_final_mux_bus[5]_53 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[5]_53 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ));
  LUT6 #(
    .INIT(64'hFFF4FFFFFFF4FFF4)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_3 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_4_n_0 ),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_5_n_0 ),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_6_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [8]),
        .O(\sig_final_mux_bus[5]_53 ));
  (* SOFT_HLUTNM = "soft_lutpair61" *) 
  LUT3 #(
    .INIT(8'h7F)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_4 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h00000000C0000022)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_5 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_6 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [8]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_6_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair38" *) 
  LUT4 #(
    .INIT(16'hAA81)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair45" *) 
  LUT2 #(
    .INIT(4'h7)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ),
        .D(\sig_final_mux_bus[5]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [40]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ),
        .D(\sig_final_mux_bus[5]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [41]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ),
        .D(\sig_final_mux_bus[5]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [42]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ),
        .D(\sig_final_mux_bus[5]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [43]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ),
        .D(\sig_final_mux_bus[5]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [44]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ),
        .D(\sig_final_mux_bus[5]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [45]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ),
        .D(\sig_final_mux_bus[5]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [46]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ),
        .D(\sig_final_mux_bus[5]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [47]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ),
        .D(\sig_final_mux_bus[5]_53 ),
        .Q(sig_dre2skid_wstrb[5]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h2222F222FFFFF222)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_1 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [0]),
        .I1(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_3_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair86" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h555555550F33FFFF)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_3 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFF4444444F444)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_1 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4__0_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [1]),
        .I2(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_3_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [1]));
  (* SOFT_HLUTNM = "soft_lutpair68" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAF0CC0000)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_3 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_3_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h2222F222FFFFF222)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_1 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [2]),
        .I1(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_3_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [2]));
  (* SOFT_HLUTNM = "soft_lutpair76" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h55555555303FFFFF)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_3 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_3_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h2222F222FFFFF222)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_1 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [3]),
        .I1(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_3_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [3]));
  (* SOFT_HLUTNM = "soft_lutpair86" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h555555550F33FFFF)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_3 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFF03FE0000)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_1 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [4]),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_2_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [4]));
  LUT6 #(
    .INIT(64'h8888888B88888888)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_2 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [4]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAACFC00000)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_3 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_3_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h2222F222FFFFF222)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_1 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [5]),
        .I1(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_3_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [5]));
  (* SOFT_HLUTNM = "soft_lutpair75" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h55555555303FFFFF)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_3 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_3_n_0 ));
  LUT3 #(
    .INIT(8'hF4)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_1 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_3_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [6]));
  LUT6 #(
    .INIT(64'h55555555303FFFFF)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_2 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_3_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h00AA00AA00AAAAAC)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_3 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [6]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFF4444444F444)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_1 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4__0_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [7]),
        .I2(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_2_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_3_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [7]));
  (* SOFT_HLUTNM = "soft_lutpair85" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_2 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAACFC00000)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_3 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1 
       (.I0(\sig_final_mux_bus[6]_52 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[6]_52 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ));
  LUT6 #(
    .INIT(64'hF444F444FFFFF444)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_3 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4__0_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [8]),
        .I2(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [8]),
        .I3(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_5_n_0 ),
        .O(\sig_final_mux_bus[6]_52 ));
  (* SOFT_HLUTNM = "soft_lutpair38" *) 
  LUT4 #(
    .INIT(16'hFC01)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'h555555550F33FFFF)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_5 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_5_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ),
        .D(\sig_final_mux_bus[6]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [48]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ),
        .D(\sig_final_mux_bus[6]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [49]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ),
        .D(\sig_final_mux_bus[6]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [50]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ),
        .D(\sig_final_mux_bus[6]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [51]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ),
        .D(\sig_final_mux_bus[6]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [52]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ),
        .D(\sig_final_mux_bus[6]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [53]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ),
        .D(\sig_final_mux_bus[6]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [54]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ),
        .D(\sig_final_mux_bus[6]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [55]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ),
        .D(\sig_final_mux_bus[6]_52 ),
        .Q(sig_dre2skid_wstrb[6]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBEAAAAAAAA)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_1 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [0]),
        .O(\sig_final_mux_bus[7]__0 [0]));
  LUT6 #(
    .INIT(64'hFFC0C0C0EAEAC0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_2 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_3_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [0]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I3(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hCFA0C0A0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_3 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBEAAAAAAAA)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_1 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [1]),
        .O(\sig_final_mux_bus[7]__0 [1]));
  LUT6 #(
    .INIT(64'hFFC0C0C0EAEAC0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_2 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_3_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [1]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I3(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_3 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [1]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFFCAFAFA0ACA0A0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_1 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [2]),
        .O(\sig_final_mux_bus[7]__0 [2]));
  (* SOFT_HLUTNM = "soft_lutpair64" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_2 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_4_n_0 ),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_3 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [2]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [2]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [2]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_4 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [2]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFFCAFAFA0ACA0A0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_1 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [3]),
        .O(\sig_final_mux_bus[7]__0 [3]));
  (* SOFT_HLUTNM = "soft_lutpair63" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_2 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_4_n_0 ),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_3 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [3]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [3]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [3]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_4 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [3]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBEAAAAAAAA)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_1 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [4]),
        .O(\sig_final_mux_bus[7]__0 [4]));
  LUT6 #(
    .INIT(64'hFFC0C0C0EAEAC0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_2 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [4]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair29" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [4]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFFCAFAFA0ACA0A0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_1 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [5]),
        .O(\sig_final_mux_bus[7]__0 [5]));
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_2 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_3 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [5]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [5]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFFCAFAFA0ACA0A0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_1 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [6]),
        .O(\sig_final_mux_bus[7]__0 [6]));
  (* SOFT_HLUTNM = "soft_lutpair63" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_2 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_3 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [6]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [6]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFFCAFAFA0ACA0A0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_1 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_2_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [7]),
        .O(\sig_final_mux_bus[7]__0 [7]));
  (* SOFT_HLUTNM = "soft_lutpair64" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_2 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_3 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [7]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [7]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1 
       (.I0(\sig_final_mux_bus[7]_35 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[7]_35 ),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ));
  LUT6 #(
    .INIT(64'hAFFCAAFFAA0CAA00)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_3 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [8]),
        .O(\sig_final_mux_bus[7]_35 ));
  (* SOFT_HLUTNM = "soft_lutpair60" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_4 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_6_n_0 ),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_5 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [8]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [8]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_6 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [8]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_6_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ),
        .D(\sig_final_mux_bus[7]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [56]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ),
        .D(\sig_final_mux_bus[7]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [57]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ),
        .D(\sig_final_mux_bus[7]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [58]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ),
        .D(\sig_final_mux_bus[7]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [59]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ),
        .D(\sig_final_mux_bus[7]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [60]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ),
        .D(\sig_final_mux_bus[7]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [61]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ),
        .D(\sig_final_mux_bus[7]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [62]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ),
        .D(\sig_final_mux_bus[7]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [63]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ),
        .D(\sig_final_mux_bus[7]_35 ),
        .Q(sig_dre2skid_wstrb[7]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBAAAAAAAAA)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_1 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [0]),
        .O(\sig_final_mux_bus[8]__0 [0]));
  LUT6 #(
    .INIT(64'hF888F8F8F8888888)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_2 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_3 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [0]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBAAAAAAAAA)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_1 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [1]),
        .O(\sig_final_mux_bus[8]__0 [1]));
  LUT6 #(
    .INIT(64'hF888F8F8F8888888)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_2 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_3 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [1]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFF202020)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_1 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [2]),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_3_n_0 ),
        .O(\sig_final_mux_bus[8]__0 [2]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [2]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hB3B3B3B080808080)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_3 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [2]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFF202020)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_1 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [3]),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_3_n_0 ),
        .O(\sig_final_mux_bus[8]__0 [3]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [3]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hB3B3B3B080808080)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_3 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [3]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBAAAAAAAAA)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_1 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [4]),
        .O(\sig_final_mux_bus[8]__0 [4]));
  LUT6 #(
    .INIT(64'hF888F8F8F8888888)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_2 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFF202020)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_1 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [5]),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_3_n_0 ),
        .O(\sig_final_mux_bus[8]__0 [5]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [5]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [5]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hB3B3B3B080808080)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_3 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [5]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFF202020)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_1 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [6]),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_3_n_0 ),
        .O(\sig_final_mux_bus[8]__0 [6]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_2 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [6]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [6]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hB3B3B3B080808080)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_3 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [6]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBAAAAAAAAA)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_1 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [7]),
        .O(\sig_final_mux_bus[8]__0 [7]));
  LUT6 #(
    .INIT(64'hF888F8F8F8888888)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_2 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_3 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [7]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [7]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1 
       (.I0(\sig_final_mux_bus[8]_51 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[8]_51 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFF202020)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_3 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [8]),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_5_n_0 ),
        .O(\sig_final_mux_bus[8]_51 ));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_4 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [8]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [8]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hB3B3B3B080808080)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_5 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [8]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_5_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ),
        .D(\sig_final_mux_bus[8]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [64]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ),
        .D(\sig_final_mux_bus[8]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [65]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ),
        .D(\sig_final_mux_bus[8]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [66]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ),
        .D(\sig_final_mux_bus[8]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [67]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ),
        .D(\sig_final_mux_bus[8]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [68]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ),
        .D(\sig_final_mux_bus[8]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [69]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ),
        .D(\sig_final_mux_bus[8]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [70]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ),
        .D(\sig_final_mux_bus[8]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [71]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ),
        .D(\sig_final_mux_bus[8]_51 ),
        .Q(sig_dre2skid_wstrb[8]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_1 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I2(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_4_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [0]));
  LUT5 #(
    .INIT(32'h80038000)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [0]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_3 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [0]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [0]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_4 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_1 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I2(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_4_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [1]));
  LUT5 #(
    .INIT(32'h80038000)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [1]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_3 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [1]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [1]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_4 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_1 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I2(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_5_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_4_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [2]));
  LUT5 #(
    .INIT(32'h80038000)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_2 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [2]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_3 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [2]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [2]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_4 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_1 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I2(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_4_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [3]));
  LUT5 #(
    .INIT(32'hC0000022)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_2 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_3 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [3]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [3]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_4 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_1 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I2(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_5_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_4_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [4]));
  LUT5 #(
    .INIT(32'hC0000022)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_2 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_3 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [4]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [4]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_4 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_1 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_3_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_4_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [5]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_2 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [5]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [5]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0080000300800000)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [5]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_4 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFEAAAEAAAEAAA)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_1 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_3_n_0 ),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [6]),
        .O(\sig_final_mux_bus[9]__0 [6]));
  LUT6 #(
    .INIT(64'hFFFFF888F888F888)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_2 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_3_n_0 ),
        .I1(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_4_n_0 ),
        .I2(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [6]),
        .I3(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_5_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_6_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair47" *) 
  LUT4 #(
    .INIT(16'h1554)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_4 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [6]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [6]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair61" *) 
  LUT3 #(
    .INIT(8'h08)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_5 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair70" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_6 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [6]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_1 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_3_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_4_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [7]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_2 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [7]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [7]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0080000300800000)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [7]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_4 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1 
       (.I0(\sig_final_mux_bus[9]_34 ),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_2 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\sig_final_mux_bus[9]_34 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_3 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_5_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_6_n_0 ),
        .O(\sig_final_mux_bus[9]_34 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_4 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [8]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [8]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h0080000300800000)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_5 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [8]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_6 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_6_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ),
        .D(\sig_final_mux_bus[9]__0 [0]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [72]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ),
        .D(\sig_final_mux_bus[9]__0 [1]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [73]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ),
        .D(\sig_final_mux_bus[9]__0 [2]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [74]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ),
        .D(\sig_final_mux_bus[9]__0 [3]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [75]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ),
        .D(\sig_final_mux_bus[9]__0 [4]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [76]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ),
        .D(\sig_final_mux_bus[9]__0 [5]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [77]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ),
        .D(\sig_final_mux_bus[9]__0 [6]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [78]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ),
        .D(\sig_final_mux_bus[9]__0 [7]),
        .Q(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 [79]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ),
        .D(\sig_final_mux_bus[9]_34 ),
        .Q(sig_dre2skid_wstrb[9]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h40FF)) 
    sig_dre_tvalid_i_i_1
       (.I0(sig_advance_pipe_data76_out),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_dre_tvalid_i_i_1_n_0));
  LUT5 #(
    .INIT(32'h1DFF1D00)) 
    sig_dre_tvalid_i_i_10
       (.I0(sig_dre_tvalid_i_i_24_n_0),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_6_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(sig_dre_tvalid_i_i_25_n_0),
        .O(sig_dre_tvalid_i_i_10_n_0));
  (* SOFT_HLUTNM = "soft_lutpair42" *) 
  LUT4 #(
    .INIT(16'h1110)) 
    sig_dre_tvalid_i_i_11
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .O(sig_dre_tvalid_i_i_11_n_0));
  LUT6 #(
    .INIT(64'h30305F503F305F50)) 
    sig_dre_tvalid_i_i_12
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_6_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_5_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(sig_dre_tvalid_i_i_26_n_0),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I5(sig_dre_tvalid_i_i_27_n_0),
        .O(sig_dre_tvalid_i_i_12_n_0));
  LUT5 #(
    .INIT(32'hB8FFB800)) 
    sig_dre_tvalid_i_i_13
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_6_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I2(sig_dre_tvalid_i_i_28__0_n_0),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(sig_dre_tvalid_i_i_29_n_0),
        .O(sig_dre_tvalid_i_i_13_n_0));
  LUT5 #(
    .INIT(32'hFFFFAC00)) 
    sig_dre_tvalid_i_i_14
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_6_n_0 ),
        .I1(sig_dre_tvalid_i_i_30_n_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep_n_0 ),
        .I4(sig_dre_tvalid_i_i_31_n_0),
        .O(sig_dre_tvalid_i_i_14_n_0));
  LUT6 #(
    .INIT(64'hFFFFF2FFF2FFF2FF)) 
    sig_dre_tvalid_i_i_15
       (.I0(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_29 [9]),
        .I1(sig_dre_tvalid_i_i_32_n_0),
        .I2(sig_dre_tvalid_i_i_33_n_0),
        .I3(sig_dre_tvalid_i_i_34_n_0),
        .I4(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_30 [9]),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_3_n_0 ),
        .O(sig_dre_tvalid_i_i_15_n_0));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    sig_dre_tvalid_i_i_16
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_6_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(sig_dre_tvalid_i_i_24_n_0),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(sig_dre_tvalid_i_i_35_n_0),
        .O(sig_dre_tvalid_i_i_16_n_0));
  LUT6 #(
    .INIT(64'h0F00ACAC00000000)) 
    sig_dre_tvalid_i_i_17
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I4(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5_n_0 ),
        .O(sig_dre_tvalid_i_i_17_n_0));
  LUT6 #(
    .INIT(64'hB88888BBB8888888)) 
    sig_dre_tvalid_i_i_18
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_17 [9]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .O(sig_dre_tvalid_i_i_18_n_0));
  LUT6 #(
    .INIT(64'hFFAEFFAEFFFFFFAE)) 
    sig_dre_tvalid_i_i_19
       (.I0(sig_dre_tvalid_i_i_36_n_0),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_19 [9]),
        .I2(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6_n_0 ),
        .I3(sig_dre_tvalid_i_i_37_n_0),
        .I4(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_20 [9]),
        .I5(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_6_n_0 ),
        .O(sig_dre_tvalid_i_i_19_n_0));
  LUT6 #(
    .INIT(64'h4440444444404440)) 
    sig_dre_tvalid_i_i_2
       (.I0(sig_dre_tvalid_i_i_4_n_0),
        .I1(sig_enable_input_rdy),
        .I2(sig_flush_db2),
        .I3(sig_flush_db1),
        .I4(empty),
        .I5(\OMIT_UNPACKING.lsig_cmd_loaded ),
        .O(sig_advance_pipe_data76_out));
  LUT6 #(
    .INIT(64'hFFFF44F444F444F4)) 
    sig_dre_tvalid_i_i_20
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4__0_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_22 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(sig_dre_tvalid_i_i_38_n_0),
        .I4(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [9]),
        .I5(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .O(sig_dre_tvalid_i_i_20_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFF00008000)) 
    sig_dre_tvalid_i_i_21
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(sig_dre_tvalid_i_i_39_n_0),
        .O(sig_dre_tvalid_i_i_21_n_0));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    sig_dre_tvalid_i_i_22
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [9]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8_n_0 ),
        .O(sig_dre_tvalid_i_i_22_n_0));
  LUT6 #(
    .INIT(64'hFEFEFCFCFCFCFFFE)) 
    sig_dre_tvalid_i_i_23
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_23 [9]),
        .I1(sig_dre_tvalid_i_i_40_n_0),
        .I2(sig_dre_tvalid_i_i_41_n_0),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_24 [9]),
        .I4(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(sig_dre_tvalid_i_i_23_n_0));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    sig_dre_tvalid_i_i_24
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_6 [9]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [9]),
        .O(sig_dre_tvalid_i_i_24_n_0));
  LUT6 #(
    .INIT(64'h55553F3FFFFFF0FF)) 
    sig_dre_tvalid_i_i_25
       (.I0(sig_dre_tvalid_i_i_42_n_0),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_11 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .O(sig_dre_tvalid_i_i_25_n_0));
  (* SOFT_HLUTNM = "soft_lutpair45" *) 
  LUT4 #(
    .INIT(16'hFEFF)) 
    sig_dre_tvalid_i_i_26
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_12 [9]),
        .O(sig_dre_tvalid_i_i_26_n_0));
  LUT6 #(
    .INIT(64'hAFAFCFC0A0A0CFC0)) 
    sig_dre_tvalid_i_i_27
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [9]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .O(sig_dre_tvalid_i_i_27_n_0));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    sig_dre_tvalid_i_i_28__0
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [9]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .O(sig_dre_tvalid_i_i_28__0_n_0));
  LUT5 #(
    .INIT(32'h80038000)) 
    sig_dre_tvalid_i_i_29
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_9 [9]),
        .O(sig_dre_tvalid_i_i_29_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFFE)) 
    sig_dre_tvalid_i_i_3
       (.I0(sig_dre_tvalid_i_i_5_n_0),
        .I1(sig_dre_tvalid_i_i_6_n_0),
        .I2(sig_dre_tvalid_i_i_7_n_0),
        .I3(sig_dre_tvalid_i_i_8_n_0),
        .I4(sig_dre_tvalid_i_i_9_n_0),
        .I5(\sig_final_mux_bus[15]_32 ),
        .O(sig_dre_tvalid_i0));
  LUT6 #(
    .INIT(64'hAFA0AFA0CFCFC0C0)) 
    sig_dre_tvalid_i_i_30
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [9]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [9]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [9]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(sig_dre_tvalid_i_i_30_n_0));
  LUT6 #(
    .INIT(64'hFFFFB800B800B800)) 
    sig_dre_tvalid_i_i_31
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I3(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_5_n_0 ),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_10 [9]),
        .O(sig_dre_tvalid_i_i_31_n_0));
  (* SOFT_HLUTNM = "soft_lutpair35" *) 
  LUT4 #(
    .INIT(16'hFFF9)) 
    sig_dre_tvalid_i_i_32
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .O(sig_dre_tvalid_i_i_32_n_0));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    sig_dre_tvalid_i_i_33
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_5_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_6_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I3(sig_dre_tvalid_i_i_28__0_n_0),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I5(sig_dre_tvalid_i_i_43_n_0),
        .O(sig_dre_tvalid_i_i_33_n_0));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    sig_dre_tvalid_i_i_34
       (.I0(sig_dre_tvalid_i_i_30_n_0),
        .I1(sig_dre_tvalid_i_i_44_n_0),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_6_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_8_n_0 ),
        .O(sig_dre_tvalid_i_i_34_n_0));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    sig_dre_tvalid_i_i_35
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [9]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_15 [9]),
        .O(sig_dre_tvalid_i_i_35_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFF8888888)) 
    sig_dre_tvalid_i_i_36
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [9]),
        .I2(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_3_n_0 ),
        .I3(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4_n_0 ),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .I5(sig_dre_tvalid_i_i_45_n_0),
        .O(sig_dre_tvalid_i_i_36_n_0));
  LUT6 #(
    .INIT(64'hA808FFFFA8080000)) 
    sig_dre_tvalid_i_i_37
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_3 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I5(sig_dre_tvalid_i_i_46_n_0),
        .O(sig_dre_tvalid_i_i_37_n_0));
  LUT6 #(
    .INIT(64'h55555555303FFFFF)) 
    sig_dre_tvalid_i_i_38
       (.I0(sig_dre_tvalid_i_i_30_n_0),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .O(sig_dre_tvalid_i_i_38_n_0));
  LUT6 #(
    .INIT(64'h1100001000000010)) 
    sig_dre_tvalid_i_i_39
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_5 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_n_0 ),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .O(sig_dre_tvalid_i_i_39_n_0));
  (* SOFT_HLUTNM = "soft_lutpair58" *) 
  LUT2 #(
    .INIT(4'h2)) 
    sig_dre_tvalid_i_i_4
       (.I0(sig_dre2skid_wvalid),
        .I1(out),
        .O(sig_dre_tvalid_i_i_4_n_0));
  LUT6 #(
    .INIT(64'hEAEAFFC0C0C0C0C0)) 
    sig_dre_tvalid_i_i_40
       (.I0(sig_dre_tvalid_i_i_24_n_0),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_7 [9]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I3(sig_dre_tvalid_i_i_47_n_0),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .O(sig_dre_tvalid_i_i_40_n_0));
  LUT6 #(
    .INIT(64'hFFFFC0A0C0A0C0A0)) 
    sig_dre_tvalid_i_i_41
       (.I0(sig_dre_tvalid_i_i_27_n_0),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_6_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_8 [9]),
        .I5(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .O(sig_dre_tvalid_i_i_41_n_0));
  (* SOFT_HLUTNM = "soft_lutpair31" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    sig_dre_tvalid_i_i_42
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .O(sig_dre_tvalid_i_i_42_n_0));
  (* SOFT_HLUTNM = "soft_lutpair37" *) 
  LUT4 #(
    .INIT(16'h8830)) 
    sig_dre_tvalid_i_i_43
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_13 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_n_0 ),
        .O(sig_dre_tvalid_i_i_43_n_0));
  LUT5 #(
    .INIT(32'hC0C0AFA0)) 
    sig_dre_tvalid_i_i_44
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_14 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_n_0 ),
        .O(sig_dre_tvalid_i_i_44_n_0));
  LUT6 #(
    .INIT(64'h8080800000008000)) 
    sig_dre_tvalid_i_i_45
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [9]),
        .O(sig_dre_tvalid_i_i_45_n_0));
  LUT6 #(
    .INIT(64'hB8000033B8000000)) 
    sig_dre_tvalid_i_i_46
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_n_0 ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_rep__1_n_0 ),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_4 [9]),
        .O(sig_dre_tvalid_i_i_46_n_0));
  (* SOFT_HLUTNM = "soft_lutpair26" *) 
  LUT5 #(
    .INIT(32'hAFA0C0C0)) 
    sig_dre_tvalid_i_i_47
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_2 [9]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_1 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_n_0 ),
        .O(sig_dre_tvalid_i_i_47_n_0));
  LUT6 #(
    .INIT(64'hFF8F8F8FFFFFFFFF)) 
    sig_dre_tvalid_i_i_5
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_27 [9]),
        .I1(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_6__0_n_0 ),
        .I2(sig_dre_tvalid_i_i_10_n_0),
        .I3(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_28 [9]),
        .I4(sig_dre_tvalid_i_i_11_n_0),
        .I5(sig_dre_tvalid_i_i_12_n_0),
        .O(sig_dre_tvalid_i_i_5_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFEAEAEA)) 
    sig_dre_tvalid_i_i_6
       (.I0(sig_dre_tvalid_i_i_13_n_0),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_25 [9]),
        .I2(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_3_n_0 ),
        .I3(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_26 [9]),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_4_n_0 ),
        .I5(sig_dre_tvalid_i_i_14_n_0),
        .O(sig_dre_tvalid_i_i_6_n_0));
  LUT5 #(
    .INIT(32'hFFFFEFEA)) 
    sig_dre_tvalid_i_i_7
       (.I0(sig_dre_tvalid_i_i_15_n_0),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_0 [9]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4_n_0 ),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_16 [9]),
        .I4(sig_dre_tvalid_i_i_16_n_0),
        .O(sig_dre_tvalid_i_i_7_n_0));
  LUT5 #(
    .INIT(32'hFFFFFFBA)) 
    sig_dre_tvalid_i_i_8
       (.I0(sig_dre_tvalid_i_i_17_n_0),
        .I1(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_5_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_18 [9]),
        .I3(sig_dre_tvalid_i_i_18_n_0),
        .I4(sig_dre_tvalid_i_i_19_n_0),
        .O(sig_dre_tvalid_i_i_8_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFBA)) 
    sig_dre_tvalid_i_i_9
       (.I0(sig_dre_tvalid_i_i_20_n_0),
        .I1(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7_n_0 ),
        .I2(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_21 [9]),
        .I3(sig_dre_tvalid_i_i_21_n_0),
        .I4(sig_dre_tvalid_i_i_22_n_0),
        .I5(sig_dre_tvalid_i_i_23_n_0),
        .O(sig_dre_tvalid_i_i_9_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_dre_tvalid_i_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_advance_pipe_data76_out),
        .D(sig_dre_tvalid_i0),
        .Q(sig_dre2skid_wvalid),
        .R(sig_dre_tvalid_i_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_enable_input_rdy_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(1'b1),
        .Q(sig_enable_input_rdy),
        .R(SS));
  LUT4 #(
    .INIT(16'hD0FF)) 
    sig_flush_db1_i_1
       (.I0(sig_dre2skid_wvalid),
        .I1(out),
        .I2(sig_flush_db2),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_flush_db1_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_flush_db1_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_flush_db1_reg_0),
        .Q(sig_flush_db1),
        .R(sig_flush_db1_i_1_n_0));
  (* SOFT_HLUTNM = "soft_lutpair58" *) 
  LUT4 #(
    .INIT(16'hFB08)) 
    sig_flush_db2_i_1
       (.I0(sig_flush_db2),
        .I1(sig_dre2skid_wvalid),
        .I2(out),
        .I3(sig_flush_db1),
        .O(sig_flush_db2_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_flush_db2_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_flush_db2_i_1_n_0),
        .Q(sig_flush_db2),
        .R(sig_flush_db1_i_1_n_0));
  (* SOFT_HLUTNM = "soft_lutpair93" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[0]_i_1 
       (.I0(sig_dre2skid_wstrb[0]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair89" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[10]_i_1 
       (.I0(sig_dre2skid_wstrb[10]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [10]));
  (* SOFT_HLUTNM = "soft_lutpair88" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[11]_i_1 
       (.I0(sig_dre2skid_wstrb[11]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [11]));
  (* SOFT_HLUTNM = "soft_lutpair88" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[12]_i_1 
       (.I0(sig_dre2skid_wstrb[12]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [12]));
  (* SOFT_HLUTNM = "soft_lutpair41" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[13]_i_1 
       (.I0(sig_dre2skid_wstrb[13]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [13]));
  (* SOFT_HLUTNM = "soft_lutpair87" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[14]_i_1 
       (.I0(sig_dre2skid_wstrb[14]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [14]));
  (* SOFT_HLUTNM = "soft_lutpair87" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[15]_i_1 
       (.I0(sig_dre2skid_wstrb[15]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [15]));
  (* SOFT_HLUTNM = "soft_lutpair93" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[1]_i_1 
       (.I0(sig_dre2skid_wstrb[1]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [1]));
  (* SOFT_HLUTNM = "soft_lutpair92" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[2]_i_1 
       (.I0(sig_dre2skid_wstrb[2]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [2]));
  (* SOFT_HLUTNM = "soft_lutpair92" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[3]_i_1 
       (.I0(sig_dre2skid_wstrb[3]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [3]));
  (* SOFT_HLUTNM = "soft_lutpair91" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[4]_i_1 
       (.I0(sig_dre2skid_wstrb[4]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [4]));
  (* SOFT_HLUTNM = "soft_lutpair91" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[5]_i_1 
       (.I0(sig_dre2skid_wstrb[5]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [5]));
  (* SOFT_HLUTNM = "soft_lutpair90" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[6]_i_1 
       (.I0(sig_dre2skid_wstrb[6]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [6]));
  (* SOFT_HLUTNM = "soft_lutpair90" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[7]_i_1 
       (.I0(sig_dre2skid_wstrb[7]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [7]));
  (* SOFT_HLUTNM = "soft_lutpair82" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[8]_i_1 
       (.I0(sig_dre2skid_wstrb[8]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [8]));
  (* SOFT_HLUTNM = "soft_lutpair89" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[9]_i_1 
       (.I0(sig_dre2skid_wstrb[9]),
        .I1(sig_sstrb_stop_mask),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 [9]));
  LUT5 #(
    .INIT(32'hFFFFFFFE)) 
    sig_tlast_out_i_1
       (.I0(sig_dre_tvalid_i_i_9_n_0),
        .I1(sig_dre_tvalid_i_i_8_n_0),
        .I2(sig_dre_tvalid_i_i_7_n_0),
        .I3(sig_dre_tvalid_i_i_6_n_0),
        .I4(sig_dre_tvalid_i_i_5_n_0),
        .O(sig_final_mux_has_tlast));
  FDRE #(
    .INIT(1'b0)) 
    sig_tlast_out_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_advance_pipe_data76_out),
        .D(sig_final_mux_has_tlast),
        .Q(sig_dre2skid_wlast),
        .R(sig_dre_tvalid_i_i_1_n_0));
  LUT1 #(
    .INIT(2'h1)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_22 
       (.I0(sig_enable_input_rdy_reg_0),
        .O(rd_en));
  LUT4 #(
    .INIT(16'hFFFB)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_25 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .I1(sig_enable_input_rdy),
        .I2(sig_flush_db2),
        .I3(sig_flush_db1),
        .O(sig_enable_input_rdy_reg_0));
endmodule

module design_1_axi_dma_0_0_axi_datamover_mm2s_full_wrap
   (m_axis_mm2s_tvalid,
    sig_rst2all_stop_request,
    m_axi_mm2s_arsize,
    m_axi_mm2s_arburst,
    m_axi_mm2s_arvalid,
    m_axis_mm2s_tlast,
    s_axis_mm2s_cmd_tready,
    \USE_SINGLE_REG.sig_regfifo_full_reg_reg ,
    mm2s_decerr_i,
    mm2s_interr_i,
    mm2s_slverr_i,
    mm2s_halt_cmplt,
    m_axi_mm2s_araddr,
    m_axi_mm2s_arlen,
    m_axis_mm2s_tdata,
    m_axis_mm2s_tkeep,
    m_axi_mm2s_rready,
    m_axi_mm2s_aclk,
    m_axi_mm2s_rdata,
    out,
    sig_s_h_halt_reg_reg,
    mm2s_sts_received,
    s_axis_mm2s_cmd_tvalid_split,
    m_axis_mm2s_sts_tready,
    m_axi_mm2s_rlast,
    m_axi_mm2s_arready,
    m_axis_mm2s_tready,
    D,
    m_axi_mm2s_rvalid,
    m_axi_mm2s_rresp);
  output m_axis_mm2s_tvalid;
  output sig_rst2all_stop_request;
  output [0:0]m_axi_mm2s_arsize;
  output [0:0]m_axi_mm2s_arburst;
  output m_axi_mm2s_arvalid;
  output m_axis_mm2s_tlast;
  output s_axis_mm2s_cmd_tready;
  output \USE_SINGLE_REG.sig_regfifo_full_reg_reg ;
  output mm2s_decerr_i;
  output mm2s_interr_i;
  output mm2s_slverr_i;
  output mm2s_halt_cmplt;
  output [31:0]m_axi_mm2s_araddr;
  output [3:0]m_axi_mm2s_arlen;
  output [127:0]m_axis_mm2s_tdata;
  output [15:0]m_axis_mm2s_tkeep;
  output m_axi_mm2s_rready;
  input m_axi_mm2s_aclk;
  input [127:0]m_axi_mm2s_rdata;
  input out;
  input sig_s_h_halt_reg_reg;
  input mm2s_sts_received;
  input s_axis_mm2s_cmd_tvalid_split;
  input m_axis_mm2s_sts_tready;
  input m_axi_mm2s_rlast;
  input m_axi_mm2s_arready;
  input m_axis_mm2s_tready;
  input [53:0]D;
  input m_axi_mm2s_rvalid;
  input [1:0]m_axi_mm2s_rresp;

  wire [53:0]D;
  wire \GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/sig_inhibit_rdy_n ;
  wire \GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/sig_init_done ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/sig_inhibit_rdy_n ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/sig_init_done ;
  wire \GEN_INCLUDE_MM2S_DRE.I_DRE_16_to_64_n_21 ;
  wire \GEN_INCLUDE_MM2S_DRE.I_DRE_16_to_64_n_22 ;
  wire \GEN_INCLUDE_MM2S_DRE.I_DRE_16_to_64_n_23 ;
  wire \GEN_INCLUDE_MM2S_DRE.I_DRE_16_to_64_n_3 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_145 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_146 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_152 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_160 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_161 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_162 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_163 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_164 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_165 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_166 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_167 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_168 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_169 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_170 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_171 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_172 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_173 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_193 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_194 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_195 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_196 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_197 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_198 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_199 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_200 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_201 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_202 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_203 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_204 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_205 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_206 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_207 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_208 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_209 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_210 ;
  wire \GEN_INCLUDE_MM2S_SF.I_RD_SF_n_211 ;
  wire \GEN_INPUT_REG[0].sig_input_data_reg_reg[0]0 ;
  wire \GEN_INPUT_REG[10].sig_input_data_reg_reg[10]0 ;
  wire \GEN_INPUT_REG[11].sig_input_data_reg_reg[11]0 ;
  wire \GEN_INPUT_REG[12].sig_input_data_reg_reg[12]0 ;
  wire \GEN_INPUT_REG[13].sig_input_data_reg_reg[13]0 ;
  wire \GEN_INPUT_REG[14].sig_input_data_reg_reg[14]0 ;
  wire \GEN_INPUT_REG[15].sig_input_data_reg_reg[15]0 ;
  wire \GEN_INPUT_REG[1].sig_input_data_reg_reg[1]0 ;
  wire \GEN_INPUT_REG[2].sig_input_data_reg_reg[2]0 ;
  wire \GEN_INPUT_REG[3].sig_input_data_reg_reg[3]0 ;
  wire \GEN_INPUT_REG[4].sig_input_data_reg_reg[4]0 ;
  wire \GEN_INPUT_REG[5].sig_input_data_reg_reg[5]0 ;
  wire \GEN_INPUT_REG[6].sig_input_data_reg_reg[6]0 ;
  wire \GEN_INPUT_REG[7].sig_input_data_reg_reg[7]0 ;
  wire \GEN_INPUT_REG[8].sig_input_data_reg_reg[8]0 ;
  wire \GEN_INPUT_REG[9].sig_input_data_reg_reg[9]0 ;
  wire [2:0]\GEN_MUXFARM_128.s_case_i_128 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg0 ;
  wire \INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/USE_SRL_FIFO.sig_wr_fifo ;
  wire \INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/sig_inhibit_rdy_n ;
  wire \INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/sig_init_done ;
  wire I_ADDR_CNTL_n_0;
  wire I_ADDR_CNTL_n_10;
  wire I_ADDR_CNTL_n_2;
  wire \I_CMD_FIFO/USE_SINGLE_REG.sig_push_regfifo ;
  wire \I_CMD_FIFO/USE_SINGLE_REG.sig_regfifo_empty_reg0 ;
  wire \I_CMD_FIFO/sig_init_done ;
  wire I_CMD_STATUS_n_10;
  wire I_CMD_STATUS_n_11;
  wire I_CMD_STATUS_n_12;
  wire I_CMD_STATUS_n_13;
  wire I_CMD_STATUS_n_30;
  wire I_CMD_STATUS_n_31;
  wire I_CMD_STATUS_n_32;
  wire I_CMD_STATUS_n_33;
  wire I_CMD_STATUS_n_34;
  wire I_CMD_STATUS_n_35;
  wire I_CMD_STATUS_n_36;
  wire I_CMD_STATUS_n_37;
  wire I_CMD_STATUS_n_38;
  wire I_CMD_STATUS_n_39;
  wire I_CMD_STATUS_n_40;
  wire I_CMD_STATUS_n_41;
  wire I_CMD_STATUS_n_42;
  wire I_CMD_STATUS_n_43;
  wire I_CMD_STATUS_n_44;
  wire I_CMD_STATUS_n_45;
  wire I_MSTR_PCC_n_0;
  wire I_MSTR_PCC_n_42;
  wire I_RD_DATA_CNTL_n_0;
  wire I_RD_DATA_CNTL_n_12;
  wire I_RD_DATA_CNTL_n_2;
  wire I_RD_DATA_CNTL_n_34;
  wire I_RD_DATA_CNTL_n_8;
  wire \OMIT_UNPACKING.lsig_cmd_loaded ;
  wire \USE_SINGLE_REG.sig_regfifo_full_reg_reg ;
  wire [15:0]data;
  wire m_axi_mm2s_aclk;
  wire [31:0]m_axi_mm2s_araddr;
  wire [0:0]m_axi_mm2s_arburst;
  wire [3:0]m_axi_mm2s_arlen;
  wire m_axi_mm2s_arready;
  wire [0:0]m_axi_mm2s_arsize;
  wire m_axi_mm2s_arvalid;
  wire [127:0]m_axi_mm2s_rdata;
  wire m_axi_mm2s_rlast;
  wire m_axi_mm2s_rready;
  wire [1:0]m_axi_mm2s_rresp;
  wire m_axi_mm2s_rvalid;
  wire m_axis_mm2s_sts_tready;
  wire [127:0]m_axis_mm2s_tdata;
  wire [15:0]m_axis_mm2s_tkeep;
  wire m_axis_mm2s_tlast;
  wire m_axis_mm2s_tready;
  wire m_axis_mm2s_tvalid;
  wire mm2s_decerr_i;
  wire mm2s_halt_cmplt;
  wire mm2s_interr_i;
  wire mm2s_slverr_i;
  wire mm2s_sts_received;
  wire out;
  wire s_axis_mm2s_cmd_tready;
  wire s_axis_mm2s_cmd_tvalid_split;
  wire sig_addr2data_addr_posted;
  wire sig_addr2rsc_calc_error;
  wire sig_addr_reg_empty;
  wire [7:4]sig_byte_change_minus1_im2;
  wire sig_cmd2mstr_cmd_valid;
  wire [19:0]sig_cmd2mstr_command;
  wire sig_cmd_drr_slice;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_type_slice;
  wire sig_data2addr_stop_req;
  wire sig_data2rsc_decerr;
  wire sig_data2rsc_valid;
  wire sig_data2sf_cmd_cmplt;
  wire sig_data_fifo_full;
  wire [127:0]sig_dre2skid_wdata;
  wire sig_dre2skid_wlast;
  wire [15:0]sig_dre2skid_wstrb;
  wire sig_dre2skid_wvalid;
  wire sig_flush_db1;
  wire sig_good_sin_strm_dbeat;
  wire sig_halt_reg_dly2;
  wire sig_halt_reg_dly3;
  wire [31:5]sig_mstr2addr_addr;
  wire [0:0]sig_mstr2addr_burst;
  wire sig_mstr2addr_cmd_valid;
  wire sig_mstr2data_cmd_cmplt;
  wire sig_mstr2data_cmd_valid;
  wire sig_mstr2data_eof;
  wire [15:0]sig_mstr2data_last_strb;
  wire sig_mstr2data_sequential;
  wire sig_mstr2sf_cmd_valid;
  wire sig_mstr2sf_drr;
  wire sig_mstr2sf_strt_offset;
  wire sig_pop_data_fifo;
  wire sig_rd_sts_interr_reg0;
  wire sig_rd_sts_slverr_reg0;
  wire sig_rdc2dre_flush;
  wire sig_rdc2sf_wlast;
  wire [15:0]sig_rdc2sf_wstrb;
  wire sig_reset_reg;
  wire sig_rsc2data_ready;
  wire [6:4]sig_rsc2stat_status;
  wire sig_rsc2stat_status_valid;
  wire sig_rst2all_stop_request;
  wire sig_s_h_halt_reg_reg;
  wire sig_sf2dre_new_align;
  wire [3:0]sig_sf2dre_src_align;
  wire sig_sf2dre_use_autodest;
  wire [127:0]sig_sf2dre_wdata;
  wire [15:0]sig_sf2dre_wstrb;
  wire sig_sf_allow_addr_req;
  wire sig_skid2dre_wready;
  wire [15:15]sig_sstrb_stop_mask;
  wire [15:0]sig_sstrb_with_stop;
  wire sig_stat2rsc_status_ready;
  wire [4:4]sig_strbgen_bytes_ireg2;
  wire sig_stream_rst;
  wire [3:0]sig_xfer_addr_reg;
  wire [15:0]sig_xfer_strt_strb2use_im3;

  design_1_axi_dma_0_0_axi_datamover_skid_buf_18 \ENABLE_AXIS_SKID.I_MM2S_SKID_BUF 
       (.D(sig_dre2skid_wdata),
        .SS(sig_stream_rst),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .m_axis_mm2s_tdata(m_axis_mm2s_tdata),
        .m_axis_mm2s_tkeep(m_axis_mm2s_tkeep),
        .m_axis_mm2s_tlast(m_axis_mm2s_tlast),
        .m_axis_mm2s_tready(m_axis_mm2s_tready),
        .m_axis_mm2s_tvalid(m_axis_mm2s_tvalid),
        .out(sig_skid2dre_wready),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_dre2skid_wlast(sig_dre2skid_wlast),
        .sig_dre2skid_wstrb(sig_dre2skid_wstrb),
        .sig_dre2skid_wvalid(sig_dre2skid_wvalid),
        .sig_halt_reg_dly2(sig_halt_reg_dly2),
        .sig_halt_reg_dly3(sig_halt_reg_dly3),
        .sig_reset_reg(sig_reset_reg),
        .sig_sstrb_stop_mask(sig_sstrb_stop_mask),
        .\sig_sstrb_stop_mask_reg[15]_0 (I_RD_DATA_CNTL_n_8),
        .\sig_strb_skid_reg_reg[15]_0 (sig_sstrb_with_stop));
  design_1_axi_dma_0_0_axi_datamover_mm2s_dre \GEN_INCLUDE_MM2S_DRE.I_DRE_16_to_64 
       (.D(\GEN_MUXFARM_128.s_case_i_128 ),
        .E(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]0 ),
        .\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_195 ),
        .\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 (\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]0 ),
        .\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_206 ),
        .\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 (\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]0 ),
        .\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_207 ),
        .\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 (\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]0 ),
        .\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_208 ),
        .\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 (\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]0 ),
        .\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_209 ),
        .\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 (\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]0 ),
        .\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_210 ),
        .\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 (\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]0 ),
        .\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_211 ),
        .\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_194 ),
        .\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 (\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]0 ),
        .\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_198 ),
        .\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 (\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]0 ),
        .\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_199 ),
        .\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 (\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]0 ),
        .\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_200 ),
        .\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 (\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]0 ),
        .\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_201 ),
        .\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 (\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]0 ),
        .\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_202 ),
        .\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 (\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]0 ),
        .\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_196 ),
        .\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 (\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]0 ),
        .\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_203 ),
        .\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 (\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]0 ),
        .\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_204 ),
        .\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 (\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]0 ),
        .\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_205 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg0 (\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_165 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__0_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_166 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__1_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_167 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__2_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_168 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_rep__3_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_169 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_160 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__0_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_161 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__1_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_162 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__2_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_163 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_rep__3_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_164 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_170 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__0_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_171 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__1_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_172 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_rep__2_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_173 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_197 ),
        .\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7]_0 (sig_dre2skid_wdata),
        .\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 (sig_sstrb_with_stop),
        .\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg (\GEN_INCLUDE_MM2S_DRE.I_DRE_16_to_64_n_21 ),
        .\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 (\GEN_INCLUDE_MM2S_DRE.I_DRE_16_to_64_n_22 ),
        .\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_1 (\GEN_INCLUDE_MM2S_DRE.I_DRE_16_to_64_n_23 ),
        .\OMIT_UNPACKING.lsig_cmd_loaded (\OMIT_UNPACKING.lsig_cmd_loaded ),
        .Q(sig_sf2dre_src_align),
        .SR(\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_193 ),
        .SS(sig_stream_rst),
        .dout({sig_sf2dre_wstrb,sig_sf2dre_wdata}),
        .empty(\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_145 ),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .out(sig_skid2dre_wready),
        .rd_en(sig_pop_data_fifo),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_dre2skid_wlast(sig_dre2skid_wlast),
        .sig_dre2skid_wstrb(sig_dre2skid_wstrb),
        .sig_dre2skid_wvalid(sig_dre2skid_wvalid),
        .sig_enable_input_rdy_reg_0(\GEN_INCLUDE_MM2S_DRE.I_DRE_16_to_64_n_3 ),
        .sig_flush_db1(sig_flush_db1),
        .sig_flush_db1_reg_0(\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_152 ),
        .sig_sf2dre_new_align(sig_sf2dre_new_align),
        .sig_sf2dre_use_autodest(sig_sf2dre_use_autodest),
        .sig_sstrb_stop_mask(sig_sstrb_stop_mask));
  design_1_axi_dma_0_0_axi_datamover_rd_sf \GEN_INCLUDE_MM2S_SF.I_RD_SF 
       (.D(\GEN_MUXFARM_128.s_case_i_128 ),
        .E(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]0 ),
        .FIFO_Full_reg(\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_146 ),
        .\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] (sig_skid2dre_wready),
        .\GEN_MUXFARM_128.sig_shift_case_reg0 (\GEN_MUXFARM_128.sig_shift_case_reg0 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] (\GEN_INCLUDE_MM2S_DRE.I_DRE_16_to_64_n_21 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 (\GEN_INCLUDE_MM2S_DRE.I_DRE_16_to_64_n_22 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 (\GEN_INCLUDE_MM2S_DRE.I_DRE_16_to_64_n_23 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_165 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_166 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_2 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_167 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_3 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_168 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_4 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_169 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_5 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_170 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_6 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_171 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_7 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_172 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_8 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_173 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_9 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_197 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_160 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_161 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_2 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_162 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_3 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_163 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_4 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_164 ),
        .\OMIT_UNPACKING.lsig_cmd_loaded (\OMIT_UNPACKING.lsig_cmd_loaded ),
        .\OMIT_UNPACKING.lsig_cmd_loaded_reg_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_194 ),
        .Q(sig_sf2dre_src_align),
        .SR(\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_193 ),
        .SS(sig_stream_rst),
        .\USE_SRL_FIFO.sig_wr_fifo (\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/USE_SRL_FIFO.sig_wr_fifo ),
        .din({sig_rdc2dre_flush,sig_data2sf_cmd_cmplt,sig_rdc2sf_wlast,sig_rdc2sf_wstrb,m_axi_mm2s_rdata}),
        .dout({sig_sf2dre_wstrb,sig_sf2dre_wdata}),
        .empty(\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_145 ),
        .full(sig_data_fifo_full),
        .\gen_fwft.empty_fwft_i_reg (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_209 ),
        .\gen_fwft.empty_fwft_i_reg_0 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_210 ),
        .\gen_fwft.empty_fwft_i_reg_1 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_211 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1 (\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_0 (\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_1 (\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_10 (\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_11 (\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_12 (\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_13 (\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_14 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_195 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_15 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_196 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_16 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_198 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_17 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_199 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_18 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_200 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_19 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_201 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_2 (\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_20 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_202 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_21 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_203 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_22 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_204 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_23 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_205 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_24 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_206 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_25 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_207 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_26 (\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_208 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_3 (\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_4 (\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_5 (\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_6 (\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_7 (\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_8 (\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_9 (\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]0 ),
        .in({sig_mstr2sf_drr,sig_xfer_addr_reg}),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .out(I_ADDR_CNTL_n_0),
        .rd_en(sig_pop_data_fifo),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_dre2skid_wvalid(sig_dre2skid_wvalid),
        .sig_flush_db1(sig_flush_db1),
        .sig_flush_db1_reg(\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_152 ),
        .sig_flush_db1_reg_0(\GEN_INCLUDE_MM2S_DRE.I_DRE_16_to_64_n_3 ),
        .sig_inhibit_rdy_n(\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/sig_inhibit_rdy_n ),
        .sig_init_done(\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/sig_init_done ),
        .sig_init_done_reg(I_CMD_STATUS_n_12),
        .sig_mstr2sf_cmd_valid(sig_mstr2sf_cmd_valid),
        .sig_sf2dre_new_align(sig_sf2dre_new_align),
        .sig_sf2dre_use_autodest(sig_sf2dre_use_autodest),
        .sig_sf_allow_addr_req(sig_sf_allow_addr_req),
        .\sig_token_cntr_reg[1]_0 (I_RD_DATA_CNTL_n_2),
        .wr_en(sig_good_sin_strm_dbeat));
  design_1_axi_dma_0_0_axi_datamover_addr_cntl I_ADDR_CNTL
       (.FIFO_Full_reg(I_ADDR_CNTL_n_2),
        .FIFO_Full_reg_0(I_ADDR_CNTL_n_10),
        .SS(sig_stream_rst),
        .in({I_MSTR_PCC_n_0,sig_mstr2addr_burst,sig_byte_change_minus1_im2,sig_mstr2addr_addr,sig_mstr2sf_strt_offset,sig_xfer_addr_reg}),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .m_axi_mm2s_araddr(m_axi_mm2s_araddr),
        .m_axi_mm2s_arburst(m_axi_mm2s_arburst),
        .m_axi_mm2s_arlen(m_axi_mm2s_arlen),
        .m_axi_mm2s_arready(m_axi_mm2s_arready),
        .m_axi_mm2s_arsize(m_axi_mm2s_arsize),
        .m_axi_mm2s_arvalid(m_axi_mm2s_arvalid),
        .out(I_ADDR_CNTL_n_0),
        .sig_addr2rsc_calc_error(sig_addr2rsc_calc_error),
        .sig_addr_reg_empty(sig_addr_reg_empty),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_inhibit_rdy_n(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/sig_inhibit_rdy_n ),
        .sig_init_done(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/sig_init_done ),
        .sig_init_done_reg(I_CMD_STATUS_n_10),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid),
        .sig_posted_to_axi_reg_0(sig_addr2data_addr_posted),
        .sig_sf_allow_addr_req(sig_sf_allow_addr_req));
  design_1_axi_dma_0_0_axi_datamover_cmd_status I_CMD_STATUS
       (.D(D),
        .E(\I_CMD_FIFO/USE_SINGLE_REG.sig_push_regfifo ),
        .Q({data,I_CMD_STATUS_n_30,I_CMD_STATUS_n_31,I_CMD_STATUS_n_32,I_CMD_STATUS_n_33,I_CMD_STATUS_n_34,I_CMD_STATUS_n_35,I_CMD_STATUS_n_36,I_CMD_STATUS_n_37,I_CMD_STATUS_n_38,I_CMD_STATUS_n_39,I_CMD_STATUS_n_40,I_CMD_STATUS_n_41,I_CMD_STATUS_n_42,I_CMD_STATUS_n_43,I_CMD_STATUS_n_44,I_CMD_STATUS_n_45,sig_cmd_drr_slice,sig_cmd_type_slice,sig_cmd2mstr_command}),
        .SR(I_CMD_STATUS_n_13),
        .SS(sig_stream_rst),
        .\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[6] (sig_rsc2stat_status),
        .\USE_SINGLE_REG.sig_regfifo_empty_reg0 (\I_CMD_FIFO/USE_SINGLE_REG.sig_regfifo_empty_reg0 ),
        .\USE_SINGLE_REG.sig_regfifo_full_reg_reg (\USE_SINGLE_REG.sig_regfifo_full_reg_reg ),
        .\USE_SINGLE_REG.sig_regfifo_full_reg_reg_0 (I_MSTR_PCC_n_42),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .m_axis_mm2s_sts_tready(m_axis_mm2s_sts_tready),
        .mm2s_decerr_i(mm2s_decerr_i),
        .mm2s_interr_i(mm2s_interr_i),
        .mm2s_slverr_i(mm2s_slverr_i),
        .mm2s_sts_received(mm2s_sts_received),
        .s_axis_mm2s_cmd_tready(s_axis_mm2s_cmd_tready),
        .s_axis_mm2s_cmd_tvalid_split(s_axis_mm2s_cmd_tvalid_split),
        .sig_cmd2mstr_cmd_valid(sig_cmd2mstr_cmd_valid),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_init_done(\I_CMD_FIFO/sig_init_done ),
        .sig_init_done_0(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/sig_init_done ),
        .sig_init_done_1(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/sig_init_done ),
        .sig_init_done_2(\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/sig_init_done ),
        .sig_init_reg2_reg(I_CMD_STATUS_n_10),
        .sig_init_reg2_reg_0(I_CMD_STATUS_n_11),
        .sig_init_reg2_reg_1(I_CMD_STATUS_n_12),
        .sig_reset_reg(sig_reset_reg),
        .sig_rsc2stat_status_valid(sig_rsc2stat_status_valid),
        .sig_stat2rsc_status_ready(sig_stat2rsc_status_ready),
        .sig_strbgen_bytes_ireg2(sig_strbgen_bytes_ireg2));
  design_1_axi_dma_0_0_axi_datamover_pcc I_MSTR_PCC
       (.E(\I_CMD_FIFO/USE_SINGLE_REG.sig_push_regfifo ),
        .Q({data,I_CMD_STATUS_n_30,I_CMD_STATUS_n_31,I_CMD_STATUS_n_32,I_CMD_STATUS_n_33,I_CMD_STATUS_n_34,I_CMD_STATUS_n_35,I_CMD_STATUS_n_36,I_CMD_STATUS_n_37,I_CMD_STATUS_n_38,I_CMD_STATUS_n_39,I_CMD_STATUS_n_40,I_CMD_STATUS_n_41,I_CMD_STATUS_n_42,I_CMD_STATUS_n_43,I_CMD_STATUS_n_44,I_CMD_STATUS_n_45,sig_cmd_drr_slice,sig_cmd_type_slice,sig_cmd2mstr_command}),
        .SR(I_CMD_STATUS_n_13),
        .\USE_SINGLE_REG.sig_regfifo_empty_reg0 (\I_CMD_FIFO/USE_SINGLE_REG.sig_regfifo_empty_reg0 ),
        .\USE_SRL_FIFO.sig_wr_fifo (\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/USE_SRL_FIFO.sig_wr_fifo ),
        .in({I_MSTR_PCC_n_0,sig_mstr2addr_burst,sig_byte_change_minus1_im2,sig_mstr2addr_addr,sig_mstr2sf_strt_offset,sig_xfer_addr_reg}),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .sig_calc_error_reg_reg_0({sig_mstr2data_cmd_cmplt,sig_mstr2data_eof,sig_mstr2data_last_strb,sig_xfer_strt_strb2use_im3}),
        .sig_cmd2addr_valid_reg_0(I_ADDR_CNTL_n_2),
        .sig_cmd2data_valid_reg_0(I_RD_DATA_CNTL_n_0),
        .sig_cmd2dre_valid_reg_0(\GEN_INCLUDE_MM2S_SF.I_RD_SF_n_146 ),
        .sig_cmd2mstr_cmd_valid(sig_cmd2mstr_cmd_valid),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg(I_MSTR_PCC_n_42),
        .sig_first_xfer_im0_reg_0(sig_mstr2sf_drr),
        .sig_inhibit_rdy_n(\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/sig_inhibit_rdy_n ),
        .sig_inhibit_rdy_n_0(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/sig_inhibit_rdy_n ),
        .sig_inhibit_rdy_n_1(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/sig_inhibit_rdy_n ),
        .sig_init_done(\I_CMD_FIFO/sig_init_done ),
        .sig_ld_xfer_reg_tmp_reg_0(I_ADDR_CNTL_n_10),
        .sig_ld_xfer_reg_tmp_reg_1(I_RD_DATA_CNTL_n_12),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_mstr2data_sequential(sig_mstr2data_sequential),
        .sig_mstr2sf_cmd_valid(sig_mstr2sf_cmd_valid),
        .sig_reset_reg(sig_reset_reg),
        .sig_strbgen_bytes_ireg2(sig_strbgen_bytes_ireg2));
  design_1_axi_dma_0_0_axi_datamover_rddata_cntl I_RD_DATA_CNTL
       (.FIFO_Full_reg(I_RD_DATA_CNTL_n_0),
        .FIFO_Full_reg_0(I_RD_DATA_CNTL_n_12),
        .SS(sig_stream_rst),
        .din({sig_rdc2dre_flush,sig_data2sf_cmd_cmplt,sig_rdc2sf_wlast,sig_rdc2sf_wstrb}),
        .full(sig_data_fifo_full),
        .in({I_MSTR_PCC_n_0,sig_mstr2data_cmd_cmplt,sig_mstr2data_sequential,sig_mstr2data_eof,sig_mstr2data_last_strb,sig_xfer_strt_strb2use_im3,sig_byte_change_minus1_im2}),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .m_axi_mm2s_rlast(m_axi_mm2s_rlast),
        .m_axi_mm2s_rready(m_axi_mm2s_rready),
        .m_axi_mm2s_rresp(m_axi_mm2s_rresp),
        .m_axi_mm2s_rvalid(m_axi_mm2s_rvalid),
        .\sig_addr_posted_cntr_reg[2]_0 (sig_addr2data_addr_posted),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_data2rsc_decerr(sig_data2rsc_decerr),
        .sig_data2rsc_valid(sig_data2rsc_valid),
        .sig_halt_reg_dly2(sig_halt_reg_dly2),
        .sig_halt_reg_dly3(sig_halt_reg_dly3),
        .sig_halt_reg_dly3_reg_0(I_RD_DATA_CNTL_n_8),
        .sig_inhibit_rdy_n(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/sig_inhibit_rdy_n ),
        .sig_init_done(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/sig_init_done ),
        .sig_init_done_reg(I_CMD_STATUS_n_11),
        .sig_last_mmap_dbeat_reg_reg_0(I_RD_DATA_CNTL_n_2),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_next_calc_error_reg_reg_0(I_RD_DATA_CNTL_n_34),
        .sig_rd_sts_interr_reg0(sig_rd_sts_interr_reg0),
        .sig_rd_sts_slverr_reg0(sig_rd_sts_slverr_reg0),
        .sig_rd_sts_slverr_reg_reg({sig_rsc2stat_status[6],sig_rsc2stat_status[4]}),
        .sig_rsc2data_ready(sig_rsc2data_ready),
        .sig_rsc2stat_status_valid(sig_rsc2stat_status_valid),
        .sig_rst2all_stop_request(sig_rst2all_stop_request),
        .sig_sstrb_stop_mask(sig_sstrb_stop_mask),
        .sig_stat2rsc_status_ready(sig_stat2rsc_status_ready),
        .wr_en(sig_good_sin_strm_dbeat));
  design_1_axi_dma_0_0_axi_datamover_rd_status_cntl I_RD_STATUS_CNTLR
       (.m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_data2rsc_decerr(sig_data2rsc_decerr),
        .sig_data2rsc_valid(sig_data2rsc_valid),
        .sig_rd_sts_interr_reg0(sig_rd_sts_interr_reg0),
        .sig_rd_sts_slverr_reg0(sig_rd_sts_slverr_reg0),
        .sig_rd_sts_slverr_reg_reg_0(sig_rsc2stat_status),
        .sig_rsc2data_ready(sig_rsc2data_ready),
        .sig_rsc2stat_status_valid(sig_rsc2stat_status_valid),
        .sig_stat2rsc_status_ready(sig_stat2rsc_status_ready));
  design_1_axi_dma_0_0_axi_datamover_reset_19 I_RESET
       (.SS(sig_stream_rst),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .mm2s_halt_cmplt(mm2s_halt_cmplt),
        .out(out),
        .sig_addr2rsc_calc_error(sig_addr2rsc_calc_error),
        .sig_addr_reg_empty(sig_addr_reg_empty),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_halt_cmplt_reg_0(I_RD_DATA_CNTL_n_34),
        .sig_halt_reg_dly3(sig_halt_reg_dly3),
        .sig_rst2all_stop_request(sig_rst2all_stop_request),
        .sig_s_h_halt_reg_reg_0(sig_s_h_halt_reg_reg));
endmodule

module design_1_axi_dma_0_0_axi_datamover_mssai_skid_buf
   (s2mm_strm_wready,
    out,
    \GEN_INDET_BTT.lsig_absorb2tlast_reg ,
    \sig_mssa_index_reg_out_reg[3]_0 ,
    sig_s_ready_out_reg_0,
    ld_btt_cntr_reg10,
    sig_btt_eq_0_reg,
    sig_eop_sent1_out,
    sig_cmd_full0,
    sig_eop_halt_xfer_reg,
    sig_eop_halt_xfer_reg_0,
    sig_eop_halt_xfer_reg_1,
    sig_eop_halt_xfer_reg_2,
    sig_eop_halt_xfer_reg_3,
    sig_eop_halt_xfer_reg_4,
    sig_eop_halt_xfer_reg_5,
    sig_eop_halt_xfer_reg_6,
    sig_eop_halt_xfer_reg_7,
    sig_eop_halt_xfer_reg_8,
    sig_eop_halt_xfer_reg_9,
    sig_eop_halt_xfer_reg_10,
    sig_eop_halt_xfer_reg_11,
    sig_eop_halt_xfer_reg_12,
    sig_eop_halt_xfer_reg_13,
    sig_eop_halt_xfer_reg_14,
    sig_eop_halt_xfer_reg_15,
    sig_eop_halt_xfer_reg_16,
    sig_eop_halt_xfer_reg_17,
    sig_eop_halt_xfer_reg_18,
    sig_eop_halt_xfer_reg_19,
    sig_eop_halt_xfer_reg_20,
    sig_eop_halt_xfer_reg_21,
    sig_eop_halt_xfer_reg_22,
    sig_eop_halt_xfer_reg_23,
    sig_eop_halt_xfer_reg_24,
    sig_eop_halt_xfer_reg_25,
    \gen_fwft.empty_fwft_i_reg ,
    \sig_strb_reg_out_reg[15]_0 ,
    \sig_strb_reg_out_reg[3]_0 ,
    Q,
    \sig_strb_reg_out_reg[5]_0 ,
    sig_eop_halt_xfer_reg_26,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][12] ,
    \sig_strb_reg_out_reg[11]_0 ,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg,
    \sig_mssa_index_reg_out_reg[2]_0 ,
    \sig_strb_reg_out_reg[14]_0 ,
    \sig_data_reg_out_reg[127]_0 ,
    m_axi_s2mm_aclk,
    sig_stream_rst,
    skid2dre_wlast,
    \USE_SYNC_FIFO.sig_rd_fifo ,
    \GEN_INDET_BTT.lsig_absorb2tlast ,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_last_reg_out_reg_0,
    sig_m_valid_out_reg_0,
    sig_init_reg,
    dout,
    sig_valid_fifo_ld12_out,
    CO,
    sig_btt_eq_0_reg_0,
    sig_btt_eq_0_reg_1,
    sig_btt_eq_0_reg_2,
    E,
    sig_btt_eq_0,
    sig_eop_sent_reg_reg,
    sig_flush_db1,
    sig_flush_db2,
    sig_cmd_empty_reg,
    \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8] ,
    \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8] ,
    \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8] ,
    \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8] ,
    \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8] ,
    \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8] ,
    \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8] ,
    \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] ,
    \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8] ,
    \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8] ,
    \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8] ,
    \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8] ,
    \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8] ,
    \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8] ,
    \sig_final_mux_bus[15]_89 ,
    D,
    \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9] ,
    \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9] ,
    \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9] ,
    \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9] ,
    \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9] ,
    \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9] ,
    \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9] ,
    \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9] ,
    \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9] ,
    \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9] ,
    sig_eop_halt_xfer,
    empty,
    sig_dre_tvalid_i_reg,
    \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9] ,
    \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9] ,
    sig_eop_sent_reg_reg_0,
    \sig_data_skid_reg_reg[127]_0 ,
    \sig_strb_skid_reg_reg[15]_0 );
  output s2mm_strm_wready;
  output out;
  output \GEN_INDET_BTT.lsig_absorb2tlast_reg ;
  output \sig_mssa_index_reg_out_reg[3]_0 ;
  output [0:0]sig_s_ready_out_reg_0;
  output ld_btt_cntr_reg10;
  output sig_btt_eq_0_reg;
  output sig_eop_sent1_out;
  output sig_cmd_full0;
  output [0:0]sig_eop_halt_xfer_reg;
  output sig_eop_halt_xfer_reg_0;
  output [0:0]sig_eop_halt_xfer_reg_1;
  output [0:0]sig_eop_halt_xfer_reg_2;
  output [0:0]sig_eop_halt_xfer_reg_3;
  output [0:0]sig_eop_halt_xfer_reg_4;
  output [0:0]sig_eop_halt_xfer_reg_5;
  output [0:0]sig_eop_halt_xfer_reg_6;
  output [0:0]sig_eop_halt_xfer_reg_7;
  output [0:0]sig_eop_halt_xfer_reg_8;
  output [0:0]sig_eop_halt_xfer_reg_9;
  output [0:0]sig_eop_halt_xfer_reg_10;
  output [0:0]sig_eop_halt_xfer_reg_11;
  output [0:0]sig_eop_halt_xfer_reg_12;
  output [0:0]sig_eop_halt_xfer_reg_13;
  output [0:0]sig_eop_halt_xfer_reg_14;
  output [0:0]sig_eop_halt_xfer_reg_15;
  output [0:0]sig_eop_halt_xfer_reg_16;
  output [0:0]sig_eop_halt_xfer_reg_17;
  output [0:0]sig_eop_halt_xfer_reg_18;
  output [0:0]sig_eop_halt_xfer_reg_19;
  output [0:0]sig_eop_halt_xfer_reg_20;
  output [0:0]sig_eop_halt_xfer_reg_21;
  output [0:0]sig_eop_halt_xfer_reg_22;
  output [0:0]sig_eop_halt_xfer_reg_23;
  output [0:0]sig_eop_halt_xfer_reg_24;
  output [0:0]sig_eop_halt_xfer_reg_25;
  output [8:0]\gen_fwft.empty_fwft_i_reg ;
  output [2:0]\sig_strb_reg_out_reg[15]_0 ;
  output [8:0]\sig_strb_reg_out_reg[3]_0 ;
  output [15:0]Q;
  output \sig_strb_reg_out_reg[5]_0 ;
  output sig_eop_halt_xfer_reg_26;
  output \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][12] ;
  output \sig_strb_reg_out_reg[11]_0 ;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  output [2:0]\sig_mssa_index_reg_out_reg[2]_0 ;
  output [8:0]\sig_strb_reg_out_reg[14]_0 ;
  output [103:0]\sig_data_reg_out_reg[127]_0 ;
  input m_axi_s2mm_aclk;
  input sig_stream_rst;
  input skid2dre_wlast;
  input \USE_SYNC_FIFO.sig_rd_fifo ;
  input \GEN_INDET_BTT.lsig_absorb2tlast ;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_last_reg_out_reg_0;
  input sig_m_valid_out_reg_0;
  input sig_init_reg;
  input [17:0]dout;
  input sig_valid_fifo_ld12_out;
  input [0:0]CO;
  input sig_btt_eq_0_reg_0;
  input sig_btt_eq_0_reg_1;
  input sig_btt_eq_0_reg_2;
  input [0:0]E;
  input sig_btt_eq_0;
  input sig_eop_sent_reg_reg;
  input sig_flush_db1;
  input sig_flush_db2;
  input sig_cmd_empty_reg;
  input [0:0]\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8] ;
  input \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8] ;
  input [0:0]\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8] ;
  input [0:0]\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8] ;
  input [0:0]\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8] ;
  input [0:0]\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8] ;
  input [0:0]\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8] ;
  input [0:0]\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] ;
  input [0:0]\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8] ;
  input [0:0]\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8] ;
  input [0:0]\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8] ;
  input [0:0]\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8] ;
  input [0:0]\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8] ;
  input [0:0]\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8] ;
  input [0:0]\sig_final_mux_bus[15]_89 ;
  input [0:0]D;
  input [0:0]\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9] ;
  input [0:0]\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9] ;
  input [0:0]\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9] ;
  input [0:0]\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9] ;
  input [0:0]\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9] ;
  input [0:0]\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9] ;
  input [0:0]\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9] ;
  input [0:0]\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9] ;
  input [0:0]\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9] ;
  input [0:0]\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9] ;
  input sig_eop_halt_xfer;
  input empty;
  input sig_dre_tvalid_i_reg;
  input \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9] ;
  input \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9] ;
  input sig_eop_sent_reg_reg_0;
  input [127:0]\sig_data_skid_reg_reg[127]_0 ;
  input [15:0]\sig_strb_skid_reg_reg[15]_0 ;

  wire [0:0]CO;
  wire [0:0]D;
  wire [0:0]E;
  wire [0:0]\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9] ;
  wire [0:0]\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9] ;
  wire [0:0]\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9] ;
  wire [0:0]\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9] ;
  wire [0:0]\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9] ;
  wire [0:0]\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9] ;
  wire [0:0]\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9] ;
  wire [0:0]\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9] ;
  wire [0:0]\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9] ;
  wire [0:0]\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9] ;
  wire \GEN_INDET_BTT.lsig_absorb2tlast ;
  wire \GEN_INDET_BTT.lsig_absorb2tlast_reg ;
  wire \GEN_INDET_BTT.lsig_set_absorb2tlast ;
  wire \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9] ;
  wire \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_5_n_0 ;
  wire \GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_8_n_0 ;
  wire \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9] ;
  wire [0:0]\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8] ;
  wire [0:0]\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8] ;
  wire [0:0]\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8] ;
  wire [0:0]\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8] ;
  wire [0:0]\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8] ;
  wire [0:0]\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8] ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8] ;
  wire [0:0]\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8] ;
  wire [0:0]\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8] ;
  wire [0:0]\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8] ;
  wire [0:0]\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8] ;
  wire [0:0]\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8] ;
  wire [0:0]\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] ;
  wire [0:0]\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8] ;
  wire [14:1]\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect ;
  wire [15:0]Q;
  wire \USE_SYNC_FIFO.sig_rd_fifo ;
  wire [17:0]dout;
  wire empty;
  wire [8:0]\gen_fwft.empty_fwft_i_reg ;
  wire \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][12] ;
  wire ld_btt_cntr_reg10;
  wire m_axi_s2mm_aclk;
  wire sig_btt_eq_0;
  wire sig_btt_eq_0_reg;
  wire sig_btt_eq_0_reg_0;
  wire sig_btt_eq_0_reg_1;
  wire sig_btt_eq_0_reg_2;
  wire sig_cmd_empty_reg;
  wire sig_cmd_full0;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  wire sig_data_reg_out_en;
  wire [103:0]\sig_data_reg_out_reg[127]_0 ;
  wire [127:0]sig_data_skid_mux_out;
  wire [127:0]sig_data_skid_reg;
  wire [127:0]\sig_data_skid_reg_reg[127]_0 ;
  wire sig_dre_tvalid_i_reg;
  wire sig_eop_halt_xfer;
  wire [0:0]sig_eop_halt_xfer_reg;
  wire sig_eop_halt_xfer_reg_0;
  wire [0:0]sig_eop_halt_xfer_reg_1;
  wire [0:0]sig_eop_halt_xfer_reg_10;
  wire [0:0]sig_eop_halt_xfer_reg_11;
  wire [0:0]sig_eop_halt_xfer_reg_12;
  wire [0:0]sig_eop_halt_xfer_reg_13;
  wire [0:0]sig_eop_halt_xfer_reg_14;
  wire [0:0]sig_eop_halt_xfer_reg_15;
  wire [0:0]sig_eop_halt_xfer_reg_16;
  wire [0:0]sig_eop_halt_xfer_reg_17;
  wire [0:0]sig_eop_halt_xfer_reg_18;
  wire [0:0]sig_eop_halt_xfer_reg_19;
  wire [0:0]sig_eop_halt_xfer_reg_2;
  wire [0:0]sig_eop_halt_xfer_reg_20;
  wire [0:0]sig_eop_halt_xfer_reg_21;
  wire [0:0]sig_eop_halt_xfer_reg_22;
  wire [0:0]sig_eop_halt_xfer_reg_23;
  wire [0:0]sig_eop_halt_xfer_reg_24;
  wire [0:0]sig_eop_halt_xfer_reg_25;
  wire sig_eop_halt_xfer_reg_26;
  wire [0:0]sig_eop_halt_xfer_reg_3;
  wire [0:0]sig_eop_halt_xfer_reg_4;
  wire [0:0]sig_eop_halt_xfer_reg_5;
  wire [0:0]sig_eop_halt_xfer_reg_6;
  wire [0:0]sig_eop_halt_xfer_reg_7;
  wire [0:0]sig_eop_halt_xfer_reg_8;
  wire [0:0]sig_eop_halt_xfer_reg_9;
  wire sig_eop_sent1_out;
  wire sig_eop_sent_reg_reg;
  wire sig_eop_sent_reg_reg_0;
  wire [0:0]\sig_final_mux_bus[15]_89 ;
  wire sig_flush_db1;
  wire sig_flush_db2;
  wire sig_init_reg;
  wire sig_last_reg_out_reg_0;
  wire sig_last_skid_mux_out;
  wire sig_last_skid_reg;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_m_valid_dup;
  wire sig_m_valid_dup_i_1__0_n_0;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_m_valid_out;
  wire sig_m_valid_out_reg_0;
  wire [3:3]sig_mssa_index;
  wire [3:0]sig_mssa_index_out;
  wire \sig_mssa_index_reg_out[0]_i_4_n_0 ;
  wire \sig_mssa_index_reg_out[0]_i_5_n_0 ;
  wire \sig_mssa_index_reg_out[1]_i_3_n_0 ;
  wire \sig_mssa_index_reg_out[1]_i_4_n_0 ;
  wire \sig_mssa_index_reg_out[1]_i_6_n_0 ;
  wire \sig_mssa_index_reg_out[1]_i_7_n_0 ;
  wire \sig_mssa_index_reg_out[2]_i_4_n_0 ;
  wire \sig_mssa_index_reg_out[2]_i_5_n_0 ;
  wire \sig_mssa_index_reg_out[2]_i_6_n_0 ;
  wire \sig_mssa_index_reg_out[3]_i_10_n_0 ;
  wire \sig_mssa_index_reg_out[3]_i_11_n_0 ;
  wire \sig_mssa_index_reg_out[3]_i_4_n_0 ;
  wire \sig_mssa_index_reg_out[3]_i_5_n_0 ;
  wire \sig_mssa_index_reg_out[3]_i_6_n_0 ;
  wire \sig_mssa_index_reg_out[3]_i_7_n_0 ;
  wire [2:0]\sig_mssa_index_reg_out_reg[2]_0 ;
  wire \sig_mssa_index_reg_out_reg[3]_0 ;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_s_ready_dup;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_s_ready_dup2;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_s_ready_dup3;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_s_ready_dup4;
  wire sig_s_ready_dup_i_1__1_n_0;
  wire sig_s_ready_dup_i_2__1_n_0;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_s_ready_out;
  wire [0:0]sig_s_ready_out_reg_0;
  wire [12:4]sig_scatter2dre_tstrb;
  wire \sig_strb_reg_out_reg[11]_0 ;
  wire [8:0]\sig_strb_reg_out_reg[14]_0 ;
  wire [2:0]\sig_strb_reg_out_reg[15]_0 ;
  wire [8:0]\sig_strb_reg_out_reg[3]_0 ;
  wire \sig_strb_reg_out_reg[5]_0 ;
  wire [15:0]sig_strb_skid_mux_out;
  wire [15:0]sig_strb_skid_reg;
  wire [15:0]\sig_strb_skid_reg_reg[15]_0 ;
  wire sig_stream_rst;
  wire sig_strm_tlast;
  wire sig_valid_fifo_ld12_out;
  wire skid2dre_wlast;

  assign out = sig_m_valid_out;
  assign s2mm_strm_wready = sig_s_ready_out;
  (* SOFT_HLUTNM = "soft_lutpair392" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9] ),
        .O(sig_eop_halt_xfer_reg_25));
  (* SOFT_HLUTNM = "soft_lutpair391" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9] ),
        .O(sig_eop_halt_xfer_reg_23));
  (* SOFT_HLUTNM = "soft_lutpair391" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9] ),
        .O(sig_eop_halt_xfer_reg_24));
  (* SOFT_HLUTNM = "soft_lutpair387" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(D),
        .O(sig_eop_halt_xfer_reg_15));
  (* SOFT_HLUTNM = "soft_lutpair387" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9] ),
        .O(sig_eop_halt_xfer_reg_16));
  (* SOFT_HLUTNM = "soft_lutpair388" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9] ),
        .O(sig_eop_halt_xfer_reg_17));
  (* SOFT_HLUTNM = "soft_lutpair388" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9] ),
        .O(sig_eop_halt_xfer_reg_18));
  (* SOFT_HLUTNM = "soft_lutpair389" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9] ),
        .O(sig_eop_halt_xfer_reg_19));
  (* SOFT_HLUTNM = "soft_lutpair389" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9] ),
        .O(sig_eop_halt_xfer_reg_20));
  (* SOFT_HLUTNM = "soft_lutpair390" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9] ),
        .O(sig_eop_halt_xfer_reg_21));
  (* SOFT_HLUTNM = "soft_lutpair390" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9] ),
        .O(sig_eop_halt_xfer_reg_22));
  LUT5 #(
    .INIT(32'h08C8C8C8)) 
    \GEN_INDET_BTT.lsig_absorb2tlast_i_1 
       (.I0(\GEN_INDET_BTT.lsig_set_absorb2tlast ),
        .I1(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I2(\GEN_INDET_BTT.lsig_absorb2tlast ),
        .I3(sig_strm_tlast),
        .I4(sig_m_valid_out),
        .O(sig_cmd_stat_rst_user_reg_n_cdc_from_reg));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFEEE)) 
    \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_5__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_8_n_0 ),
        .I1(\sig_strb_reg_out_reg[15]_0 [2]),
        .I2(Q[5]),
        .I3(dout[4]),
        .I4(sig_scatter2dre_tstrb[6]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9] ),
        .O(\sig_strb_reg_out_reg[5]_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_7 
       (.I0(Q[2]),
        .I1(dout[1]),
        .O(\sig_strb_reg_out_reg[15]_0 [1]));
  LUT4 #(
    .INIT(16'h0444)) 
    \GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_3__0 
       (.I0(\sig_strb_reg_out_reg[15]_0 [2]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9] ),
        .I2(Q[14]),
        .I3(dout[12]),
        .O(\sig_strb_reg_out_reg[14]_0 [8]));
  LUT6 #(
    .INIT(64'hBAFBBAFBFAFFBAFB)) 
    \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_5_n_0 ),
        .I1(sig_eop_sent_reg_reg_0),
        .I2(sig_mssa_index),
        .I3(dout[15]),
        .I4(\sig_mssa_index_reg_out_reg[2]_0 [2]),
        .I5(dout[14]),
        .O(\sig_mssa_index_reg_out_reg[3]_0 ));
  LUT2 #(
    .INIT(4'h7)) 
    \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_5 
       (.I0(sig_m_valid_out),
        .I1(sig_strm_tlast),
        .O(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_4 
       (.I0(Q[1]),
        .I1(dout[0]),
        .O(\sig_strb_reg_out_reg[15]_0 [0]));
  LUT6 #(
    .INIT(64'h00000000002A0000)) 
    \GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_3__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9] ),
        .I1(Q[3]),
        .I2(dout[2]),
        .I3(sig_scatter2dre_tstrb[4]),
        .I4(\sig_strb_reg_out_reg[15]_0 [1]),
        .I5(\sig_strb_reg_out_reg[5]_0 ),
        .O(\sig_strb_reg_out_reg[3]_0 [8]));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_4 
       (.I0(Q[4]),
        .I1(dout[3]),
        .O(sig_scatter2dre_tstrb[4]));
  LUT6 #(
    .INIT(64'h0000000000000200)) 
    \GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_3__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9] ),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9] ),
        .I2(\sig_strb_reg_out_reg[15]_0 [2]),
        .I3(sig_scatter2dre_tstrb[5]),
        .I4(sig_scatter2dre_tstrb[6]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_8_n_0 ),
        .O(\gen_fwft.empty_fwft_i_reg [8]));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_5 
       (.I0(Q[15]),
        .I1(dout[13]),
        .O(\sig_strb_reg_out_reg[15]_0 [2]));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_6 
       (.I0(Q[5]),
        .I1(dout[4]),
        .O(sig_scatter2dre_tstrb[5]));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_7 
       (.I0(Q[6]),
        .I1(dout[5]),
        .O(sig_scatter2dre_tstrb[6]));
  LUT5 #(
    .INIT(32'hFFEAEAEA)) 
    \GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_8 
       (.I0(\sig_strb_reg_out_reg[11]_0 ),
        .I1(Q[7]),
        .I2(dout[6]),
        .I3(Q[8]),
        .I4(dout[7]),
        .O(\GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFF8F8F8)) 
    \GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_4 
       (.I0(Q[11]),
        .I1(dout[10]),
        .I2(sig_scatter2dre_tstrb[12]),
        .I3(Q[9]),
        .I4(dout[8]),
        .I5(sig_scatter2dre_tstrb[10]),
        .O(\sig_strb_reg_out_reg[11]_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_5 
       (.I0(Q[12]),
        .I1(dout[11]),
        .O(sig_scatter2dre_tstrb[12]));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_6 
       (.I0(Q[10]),
        .I1(dout[9]),
        .O(sig_scatter2dre_tstrb[10]));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFEAEAEA)) 
    \GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_4 
       (.I0(\sig_strb_reg_out_reg[15]_0 [2]),
        .I1(dout[11]),
        .I2(Q[12]),
        .I3(dout[10]),
        .I4(Q[11]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9] ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][12] ));
  (* SOFT_HLUTNM = "soft_lutpair397" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8] ),
        .O(sig_eop_halt_xfer_reg_9));
  (* SOFT_HLUTNM = "soft_lutpair397" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8] ),
        .O(sig_eop_halt_xfer_reg_10));
  (* SOFT_HLUTNM = "soft_lutpair398" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8] ),
        .O(sig_eop_halt_xfer_reg_11));
  (* SOFT_HLUTNM = "soft_lutpair398" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8] ),
        .O(sig_eop_halt_xfer_reg_12));
  (* SOFT_HLUTNM = "soft_lutpair399" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8] ),
        .O(sig_eop_halt_xfer_reg_13));
  (* SOFT_HLUTNM = "soft_lutpair399" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\sig_final_mux_bus[15]_89 ),
        .O(sig_eop_halt_xfer_reg_14));
  (* SOFT_HLUTNM = "soft_lutpair392" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8] ),
        .O(sig_eop_halt_xfer_reg));
  (* SOFT_HLUTNM = "soft_lutpair393" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8] ),
        .O(sig_eop_halt_xfer_reg_1));
  (* SOFT_HLUTNM = "soft_lutpair393" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8] ),
        .O(sig_eop_halt_xfer_reg_2));
  (* SOFT_HLUTNM = "soft_lutpair394" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8] ),
        .O(sig_eop_halt_xfer_reg_3));
  (* SOFT_HLUTNM = "soft_lutpair394" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8] ),
        .O(sig_eop_halt_xfer_reg_4));
  (* SOFT_HLUTNM = "soft_lutpair395" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8] ),
        .O(sig_eop_halt_xfer_reg_5));
  (* SOFT_HLUTNM = "soft_lutpair395" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8] ),
        .O(sig_eop_halt_xfer_reg_6));
  (* SOFT_HLUTNM = "soft_lutpair396" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] ),
        .O(sig_eop_halt_xfer_reg_7));
  (* SOFT_HLUTNM = "soft_lutpair396" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_2__0 
       (.I0(sig_eop_halt_xfer_reg_0),
        .I1(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8] ),
        .O(sig_eop_halt_xfer_reg_8));
  LUT3 #(
    .INIT(8'hEA)) 
    ld_btt_cntr_reg2_i_1
       (.I0(\GEN_INDET_BTT.lsig_absorb2tlast_reg ),
        .I1(sig_valid_fifo_ld12_out),
        .I2(CO),
        .O(ld_btt_cntr_reg10));
  LUT5 #(
    .INIT(32'h22F2FFFF)) 
    \sig_btt_cntr[19]_i_1__0 
       (.I0(\USE_SYNC_FIFO.sig_rd_fifo ),
        .I1(\sig_mssa_index_reg_out_reg[3]_0 ),
        .I2(\GEN_INDET_BTT.lsig_set_absorb2tlast ),
        .I3(\GEN_INDET_BTT.lsig_absorb2tlast ),
        .I4(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_INDET_BTT.lsig_absorb2tlast_reg ));
  LUT6 #(
    .INIT(64'h00000000A2220000)) 
    \sig_btt_cntr[19]_i_4__0 
       (.I0(sig_m_valid_out),
        .I1(sig_strm_tlast),
        .I2(\sig_mssa_index_reg_out_reg[3]_0 ),
        .I3(dout[16]),
        .I4(dout[17]),
        .I5(empty),
        .O(\GEN_INDET_BTT.lsig_set_absorb2tlast ));
  LUT6 #(
    .INIT(64'hBAAAFFFFBAAAAAAA)) 
    sig_btt_eq_0_i_1
       (.I0(\GEN_INDET_BTT.lsig_absorb2tlast_reg ),
        .I1(sig_btt_eq_0_reg_0),
        .I2(sig_btt_eq_0_reg_1),
        .I3(sig_btt_eq_0_reg_2),
        .I4(E),
        .I5(sig_btt_eq_0),
        .O(sig_btt_eq_0_reg));
  LUT6 #(
    .INIT(64'hD555D555D555FFFF)) 
    sig_cmd_full_i_1
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(\GEN_INDET_BTT.lsig_absorb2tlast ),
        .I2(sig_strm_tlast),
        .I3(sig_m_valid_out),
        .I4(sig_cmd_empty_reg),
        .I5(\GEN_INDET_BTT.lsig_set_absorb2tlast ),
        .O(sig_cmd_full0));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[0]_i_1 
       (.I0(sig_data_skid_reg[0]),
        .I1(\sig_data_skid_reg_reg[127]_0 [0]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[0]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[100]_i_1 
       (.I0(sig_data_skid_reg[100]),
        .I1(\sig_data_skid_reg_reg[127]_0 [100]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[100]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[101]_i_1 
       (.I0(sig_data_skid_reg[101]),
        .I1(\sig_data_skid_reg_reg[127]_0 [101]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[101]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[102]_i_1 
       (.I0(sig_data_skid_reg[102]),
        .I1(\sig_data_skid_reg_reg[127]_0 [102]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[102]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[103]_i_1 
       (.I0(sig_data_skid_reg[103]),
        .I1(\sig_data_skid_reg_reg[127]_0 [103]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[103]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[104]_i_1 
       (.I0(sig_data_skid_reg[104]),
        .I1(\sig_data_skid_reg_reg[127]_0 [104]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[104]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[105]_i_1 
       (.I0(sig_data_skid_reg[105]),
        .I1(\sig_data_skid_reg_reg[127]_0 [105]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[105]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[106]_i_1 
       (.I0(sig_data_skid_reg[106]),
        .I1(\sig_data_skid_reg_reg[127]_0 [106]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[106]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[107]_i_1 
       (.I0(sig_data_skid_reg[107]),
        .I1(\sig_data_skid_reg_reg[127]_0 [107]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[107]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[108]_i_1 
       (.I0(sig_data_skid_reg[108]),
        .I1(\sig_data_skid_reg_reg[127]_0 [108]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[108]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[109]_i_1 
       (.I0(sig_data_skid_reg[109]),
        .I1(\sig_data_skid_reg_reg[127]_0 [109]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[109]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[10]_i_1 
       (.I0(sig_data_skid_reg[10]),
        .I1(\sig_data_skid_reg_reg[127]_0 [10]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[10]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[110]_i_1 
       (.I0(sig_data_skid_reg[110]),
        .I1(\sig_data_skid_reg_reg[127]_0 [110]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[110]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[111]_i_1 
       (.I0(sig_data_skid_reg[111]),
        .I1(\sig_data_skid_reg_reg[127]_0 [111]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[111]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[112]_i_1 
       (.I0(sig_data_skid_reg[112]),
        .I1(\sig_data_skid_reg_reg[127]_0 [112]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[112]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[113]_i_1 
       (.I0(sig_data_skid_reg[113]),
        .I1(\sig_data_skid_reg_reg[127]_0 [113]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[113]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[114]_i_1 
       (.I0(sig_data_skid_reg[114]),
        .I1(\sig_data_skid_reg_reg[127]_0 [114]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[114]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[115]_i_1 
       (.I0(sig_data_skid_reg[115]),
        .I1(\sig_data_skid_reg_reg[127]_0 [115]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[115]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[116]_i_1 
       (.I0(sig_data_skid_reg[116]),
        .I1(\sig_data_skid_reg_reg[127]_0 [116]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[116]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[117]_i_1 
       (.I0(sig_data_skid_reg[117]),
        .I1(\sig_data_skid_reg_reg[127]_0 [117]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[117]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[118]_i_1 
       (.I0(sig_data_skid_reg[118]),
        .I1(\sig_data_skid_reg_reg[127]_0 [118]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[118]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[119]_i_1 
       (.I0(sig_data_skid_reg[119]),
        .I1(\sig_data_skid_reg_reg[127]_0 [119]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[119]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[11]_i_1 
       (.I0(sig_data_skid_reg[11]),
        .I1(\sig_data_skid_reg_reg[127]_0 [11]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[11]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[120]_i_1 
       (.I0(sig_data_skid_reg[120]),
        .I1(\sig_data_skid_reg_reg[127]_0 [120]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[120]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[121]_i_1 
       (.I0(sig_data_skid_reg[121]),
        .I1(\sig_data_skid_reg_reg[127]_0 [121]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[121]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[122]_i_1 
       (.I0(sig_data_skid_reg[122]),
        .I1(\sig_data_skid_reg_reg[127]_0 [122]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[122]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[123]_i_1 
       (.I0(sig_data_skid_reg[123]),
        .I1(\sig_data_skid_reg_reg[127]_0 [123]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[123]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[124]_i_1 
       (.I0(sig_data_skid_reg[124]),
        .I1(\sig_data_skid_reg_reg[127]_0 [124]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[124]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[125]_i_1 
       (.I0(sig_data_skid_reg[125]),
        .I1(\sig_data_skid_reg_reg[127]_0 [125]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[125]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[126]_i_1 
       (.I0(sig_data_skid_reg[126]),
        .I1(\sig_data_skid_reg_reg[127]_0 [126]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[126]));
  LUT6 #(
    .INIT(64'hFFFF2AAAFFFFFFFF)) 
    \sig_data_reg_out[127]_i_1__0 
       (.I0(\USE_SYNC_FIFO.sig_rd_fifo ),
        .I1(sig_m_valid_out),
        .I2(dout[16]),
        .I3(\sig_mssa_index_reg_out_reg[3]_0 ),
        .I4(\GEN_INDET_BTT.lsig_absorb2tlast ),
        .I5(sig_m_valid_dup),
        .O(sig_data_reg_out_en));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[127]_i_2 
       (.I0(sig_data_skid_reg[127]),
        .I1(\sig_data_skid_reg_reg[127]_0 [127]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[127]));
  LUT2 #(
    .INIT(4'hB)) 
    \sig_data_reg_out[127]_i_2__1 
       (.I0(sig_s_ready_out),
        .I1(sig_last_reg_out_reg_0),
        .O(sig_s_ready_out_reg_0));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[12]_i_1 
       (.I0(sig_data_skid_reg[12]),
        .I1(\sig_data_skid_reg_reg[127]_0 [12]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[12]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[13]_i_1 
       (.I0(sig_data_skid_reg[13]),
        .I1(\sig_data_skid_reg_reg[127]_0 [13]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[13]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[14]_i_1 
       (.I0(sig_data_skid_reg[14]),
        .I1(\sig_data_skid_reg_reg[127]_0 [14]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[14]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[15]_i_1 
       (.I0(sig_data_skid_reg[15]),
        .I1(\sig_data_skid_reg_reg[127]_0 [15]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[15]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[16]_i_1 
       (.I0(sig_data_skid_reg[16]),
        .I1(\sig_data_skid_reg_reg[127]_0 [16]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[16]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[17]_i_1 
       (.I0(sig_data_skid_reg[17]),
        .I1(\sig_data_skid_reg_reg[127]_0 [17]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[17]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[18]_i_1 
       (.I0(sig_data_skid_reg[18]),
        .I1(\sig_data_skid_reg_reg[127]_0 [18]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[18]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[19]_i_1 
       (.I0(sig_data_skid_reg[19]),
        .I1(\sig_data_skid_reg_reg[127]_0 [19]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[19]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[1]_i_1 
       (.I0(sig_data_skid_reg[1]),
        .I1(\sig_data_skid_reg_reg[127]_0 [1]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[1]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[20]_i_1 
       (.I0(sig_data_skid_reg[20]),
        .I1(\sig_data_skid_reg_reg[127]_0 [20]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[20]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[21]_i_1 
       (.I0(sig_data_skid_reg[21]),
        .I1(\sig_data_skid_reg_reg[127]_0 [21]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[21]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[22]_i_1 
       (.I0(sig_data_skid_reg[22]),
        .I1(\sig_data_skid_reg_reg[127]_0 [22]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[22]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[23]_i_1 
       (.I0(sig_data_skid_reg[23]),
        .I1(\sig_data_skid_reg_reg[127]_0 [23]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[23]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[24]_i_1 
       (.I0(sig_data_skid_reg[24]),
        .I1(\sig_data_skid_reg_reg[127]_0 [24]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[24]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[25]_i_1 
       (.I0(sig_data_skid_reg[25]),
        .I1(\sig_data_skid_reg_reg[127]_0 [25]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[25]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[26]_i_1 
       (.I0(sig_data_skid_reg[26]),
        .I1(\sig_data_skid_reg_reg[127]_0 [26]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[26]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[27]_i_1 
       (.I0(sig_data_skid_reg[27]),
        .I1(\sig_data_skid_reg_reg[127]_0 [27]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[27]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[28]_i_1 
       (.I0(sig_data_skid_reg[28]),
        .I1(\sig_data_skid_reg_reg[127]_0 [28]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[28]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[29]_i_1 
       (.I0(sig_data_skid_reg[29]),
        .I1(\sig_data_skid_reg_reg[127]_0 [29]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[29]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[2]_i_1 
       (.I0(sig_data_skid_reg[2]),
        .I1(\sig_data_skid_reg_reg[127]_0 [2]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[2]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[30]_i_1 
       (.I0(sig_data_skid_reg[30]),
        .I1(\sig_data_skid_reg_reg[127]_0 [30]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[30]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[31]_i_1 
       (.I0(sig_data_skid_reg[31]),
        .I1(\sig_data_skid_reg_reg[127]_0 [31]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[31]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[32]_i_1 
       (.I0(sig_data_skid_reg[32]),
        .I1(\sig_data_skid_reg_reg[127]_0 [32]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[32]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[33]_i_1 
       (.I0(sig_data_skid_reg[33]),
        .I1(\sig_data_skid_reg_reg[127]_0 [33]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[33]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[34]_i_1 
       (.I0(sig_data_skid_reg[34]),
        .I1(\sig_data_skid_reg_reg[127]_0 [34]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[34]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[35]_i_1 
       (.I0(sig_data_skid_reg[35]),
        .I1(\sig_data_skid_reg_reg[127]_0 [35]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[35]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[36]_i_1 
       (.I0(sig_data_skid_reg[36]),
        .I1(\sig_data_skid_reg_reg[127]_0 [36]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[36]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[37]_i_1 
       (.I0(sig_data_skid_reg[37]),
        .I1(\sig_data_skid_reg_reg[127]_0 [37]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[37]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[38]_i_1 
       (.I0(sig_data_skid_reg[38]),
        .I1(\sig_data_skid_reg_reg[127]_0 [38]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[38]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[39]_i_1 
       (.I0(sig_data_skid_reg[39]),
        .I1(\sig_data_skid_reg_reg[127]_0 [39]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[39]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[3]_i_1 
       (.I0(sig_data_skid_reg[3]),
        .I1(\sig_data_skid_reg_reg[127]_0 [3]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[3]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[40]_i_1 
       (.I0(sig_data_skid_reg[40]),
        .I1(\sig_data_skid_reg_reg[127]_0 [40]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[40]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[41]_i_1 
       (.I0(sig_data_skid_reg[41]),
        .I1(\sig_data_skid_reg_reg[127]_0 [41]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[41]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[42]_i_1 
       (.I0(sig_data_skid_reg[42]),
        .I1(\sig_data_skid_reg_reg[127]_0 [42]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[42]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[43]_i_1 
       (.I0(sig_data_skid_reg[43]),
        .I1(\sig_data_skid_reg_reg[127]_0 [43]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[43]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[44]_i_1 
       (.I0(sig_data_skid_reg[44]),
        .I1(\sig_data_skid_reg_reg[127]_0 [44]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[44]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[45]_i_1 
       (.I0(sig_data_skid_reg[45]),
        .I1(\sig_data_skid_reg_reg[127]_0 [45]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[45]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[46]_i_1 
       (.I0(sig_data_skid_reg[46]),
        .I1(\sig_data_skid_reg_reg[127]_0 [46]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[46]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[47]_i_1 
       (.I0(sig_data_skid_reg[47]),
        .I1(\sig_data_skid_reg_reg[127]_0 [47]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[47]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[48]_i_1 
       (.I0(sig_data_skid_reg[48]),
        .I1(\sig_data_skid_reg_reg[127]_0 [48]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[48]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[49]_i_1 
       (.I0(sig_data_skid_reg[49]),
        .I1(\sig_data_skid_reg_reg[127]_0 [49]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[49]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[4]_i_1 
       (.I0(sig_data_skid_reg[4]),
        .I1(\sig_data_skid_reg_reg[127]_0 [4]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[4]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[50]_i_1 
       (.I0(sig_data_skid_reg[50]),
        .I1(\sig_data_skid_reg_reg[127]_0 [50]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[50]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[51]_i_1 
       (.I0(sig_data_skid_reg[51]),
        .I1(\sig_data_skid_reg_reg[127]_0 [51]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[51]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[52]_i_1 
       (.I0(sig_data_skid_reg[52]),
        .I1(\sig_data_skid_reg_reg[127]_0 [52]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[52]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[53]_i_1 
       (.I0(sig_data_skid_reg[53]),
        .I1(\sig_data_skid_reg_reg[127]_0 [53]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[53]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[54]_i_1 
       (.I0(sig_data_skid_reg[54]),
        .I1(\sig_data_skid_reg_reg[127]_0 [54]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[54]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[55]_i_1 
       (.I0(sig_data_skid_reg[55]),
        .I1(\sig_data_skid_reg_reg[127]_0 [55]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[55]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[56]_i_1 
       (.I0(sig_data_skid_reg[56]),
        .I1(\sig_data_skid_reg_reg[127]_0 [56]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[56]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[57]_i_1 
       (.I0(sig_data_skid_reg[57]),
        .I1(\sig_data_skid_reg_reg[127]_0 [57]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[57]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[58]_i_1 
       (.I0(sig_data_skid_reg[58]),
        .I1(\sig_data_skid_reg_reg[127]_0 [58]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[58]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[59]_i_1 
       (.I0(sig_data_skid_reg[59]),
        .I1(\sig_data_skid_reg_reg[127]_0 [59]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[59]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[5]_i_1 
       (.I0(sig_data_skid_reg[5]),
        .I1(\sig_data_skid_reg_reg[127]_0 [5]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[5]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[60]_i_1 
       (.I0(sig_data_skid_reg[60]),
        .I1(\sig_data_skid_reg_reg[127]_0 [60]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[60]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[61]_i_1 
       (.I0(sig_data_skid_reg[61]),
        .I1(\sig_data_skid_reg_reg[127]_0 [61]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[61]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[62]_i_1 
       (.I0(sig_data_skid_reg[62]),
        .I1(\sig_data_skid_reg_reg[127]_0 [62]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[62]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[63]_i_1 
       (.I0(sig_data_skid_reg[63]),
        .I1(\sig_data_skid_reg_reg[127]_0 [63]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[63]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[64]_i_1 
       (.I0(sig_data_skid_reg[64]),
        .I1(\sig_data_skid_reg_reg[127]_0 [64]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[64]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[65]_i_1 
       (.I0(sig_data_skid_reg[65]),
        .I1(\sig_data_skid_reg_reg[127]_0 [65]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[65]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[66]_i_1 
       (.I0(sig_data_skid_reg[66]),
        .I1(\sig_data_skid_reg_reg[127]_0 [66]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[66]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[67]_i_1 
       (.I0(sig_data_skid_reg[67]),
        .I1(\sig_data_skid_reg_reg[127]_0 [67]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[67]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[68]_i_1 
       (.I0(sig_data_skid_reg[68]),
        .I1(\sig_data_skid_reg_reg[127]_0 [68]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[68]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[69]_i_1 
       (.I0(sig_data_skid_reg[69]),
        .I1(\sig_data_skid_reg_reg[127]_0 [69]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[69]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[6]_i_1 
       (.I0(sig_data_skid_reg[6]),
        .I1(\sig_data_skid_reg_reg[127]_0 [6]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[6]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[70]_i_1 
       (.I0(sig_data_skid_reg[70]),
        .I1(\sig_data_skid_reg_reg[127]_0 [70]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[70]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[71]_i_1 
       (.I0(sig_data_skid_reg[71]),
        .I1(\sig_data_skid_reg_reg[127]_0 [71]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[71]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[72]_i_1 
       (.I0(sig_data_skid_reg[72]),
        .I1(\sig_data_skid_reg_reg[127]_0 [72]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[72]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[73]_i_1 
       (.I0(sig_data_skid_reg[73]),
        .I1(\sig_data_skid_reg_reg[127]_0 [73]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[73]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[74]_i_1 
       (.I0(sig_data_skid_reg[74]),
        .I1(\sig_data_skid_reg_reg[127]_0 [74]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[74]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[75]_i_1 
       (.I0(sig_data_skid_reg[75]),
        .I1(\sig_data_skid_reg_reg[127]_0 [75]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[75]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[76]_i_1 
       (.I0(sig_data_skid_reg[76]),
        .I1(\sig_data_skid_reg_reg[127]_0 [76]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[76]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[77]_i_1 
       (.I0(sig_data_skid_reg[77]),
        .I1(\sig_data_skid_reg_reg[127]_0 [77]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[77]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[78]_i_1 
       (.I0(sig_data_skid_reg[78]),
        .I1(\sig_data_skid_reg_reg[127]_0 [78]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[78]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[79]_i_1 
       (.I0(sig_data_skid_reg[79]),
        .I1(\sig_data_skid_reg_reg[127]_0 [79]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[79]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[7]_i_1 
       (.I0(sig_data_skid_reg[7]),
        .I1(\sig_data_skid_reg_reg[127]_0 [7]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[7]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[80]_i_1 
       (.I0(sig_data_skid_reg[80]),
        .I1(\sig_data_skid_reg_reg[127]_0 [80]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[80]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[81]_i_1 
       (.I0(sig_data_skid_reg[81]),
        .I1(\sig_data_skid_reg_reg[127]_0 [81]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[81]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[82]_i_1 
       (.I0(sig_data_skid_reg[82]),
        .I1(\sig_data_skid_reg_reg[127]_0 [82]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[82]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[83]_i_1 
       (.I0(sig_data_skid_reg[83]),
        .I1(\sig_data_skid_reg_reg[127]_0 [83]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[83]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[84]_i_1 
       (.I0(sig_data_skid_reg[84]),
        .I1(\sig_data_skid_reg_reg[127]_0 [84]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[84]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[85]_i_1 
       (.I0(sig_data_skid_reg[85]),
        .I1(\sig_data_skid_reg_reg[127]_0 [85]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[85]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[86]_i_1 
       (.I0(sig_data_skid_reg[86]),
        .I1(\sig_data_skid_reg_reg[127]_0 [86]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[86]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[87]_i_1 
       (.I0(sig_data_skid_reg[87]),
        .I1(\sig_data_skid_reg_reg[127]_0 [87]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[87]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[88]_i_1 
       (.I0(sig_data_skid_reg[88]),
        .I1(\sig_data_skid_reg_reg[127]_0 [88]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[88]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[89]_i_1 
       (.I0(sig_data_skid_reg[89]),
        .I1(\sig_data_skid_reg_reg[127]_0 [89]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[89]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[8]_i_1 
       (.I0(sig_data_skid_reg[8]),
        .I1(\sig_data_skid_reg_reg[127]_0 [8]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[8]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[90]_i_1 
       (.I0(sig_data_skid_reg[90]),
        .I1(\sig_data_skid_reg_reg[127]_0 [90]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[90]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[91]_i_1 
       (.I0(sig_data_skid_reg[91]),
        .I1(\sig_data_skid_reg_reg[127]_0 [91]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[91]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[92]_i_1 
       (.I0(sig_data_skid_reg[92]),
        .I1(\sig_data_skid_reg_reg[127]_0 [92]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[92]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[93]_i_1 
       (.I0(sig_data_skid_reg[93]),
        .I1(\sig_data_skid_reg_reg[127]_0 [93]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[93]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[94]_i_1 
       (.I0(sig_data_skid_reg[94]),
        .I1(\sig_data_skid_reg_reg[127]_0 [94]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[94]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[95]_i_1 
       (.I0(sig_data_skid_reg[95]),
        .I1(\sig_data_skid_reg_reg[127]_0 [95]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[95]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[96]_i_1 
       (.I0(sig_data_skid_reg[96]),
        .I1(\sig_data_skid_reg_reg[127]_0 [96]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[96]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[97]_i_1 
       (.I0(sig_data_skid_reg[97]),
        .I1(\sig_data_skid_reg_reg[127]_0 [97]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[97]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[98]_i_1 
       (.I0(sig_data_skid_reg[98]),
        .I1(\sig_data_skid_reg_reg[127]_0 [98]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[98]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[99]_i_1 
       (.I0(sig_data_skid_reg[99]),
        .I1(\sig_data_skid_reg_reg[127]_0 [99]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[99]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[9]_i_1 
       (.I0(sig_data_skid_reg[9]),
        .I1(\sig_data_skid_reg_reg[127]_0 [9]),
        .I2(sig_s_ready_dup2),
        .O(sig_data_skid_mux_out[9]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[0]),
        .Q(\sig_data_reg_out_reg[127]_0 [0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[100] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[100]),
        .Q(\sig_data_reg_out_reg[127]_0 [84]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[101] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[101]),
        .Q(\sig_data_reg_out_reg[127]_0 [85]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[102] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[102]),
        .Q(\sig_data_reg_out_reg[127]_0 [86]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[103] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[103]),
        .Q(\sig_data_reg_out_reg[127]_0 [87]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[104] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[104]),
        .Q(\sig_strb_reg_out_reg[14]_0 [0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[105] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[105]),
        .Q(\sig_strb_reg_out_reg[14]_0 [1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[106] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[106]),
        .Q(\sig_strb_reg_out_reg[14]_0 [2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[107] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[107]),
        .Q(\sig_strb_reg_out_reg[14]_0 [3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[108] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[108]),
        .Q(\sig_strb_reg_out_reg[14]_0 [4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[109] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[109]),
        .Q(\sig_strb_reg_out_reg[14]_0 [5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[10]),
        .Q(\sig_data_reg_out_reg[127]_0 [10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[110] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[110]),
        .Q(\sig_strb_reg_out_reg[14]_0 [6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[111] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[111]),
        .Q(\sig_strb_reg_out_reg[14]_0 [7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[112] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[112]),
        .Q(\sig_data_reg_out_reg[127]_0 [88]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[113] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[113]),
        .Q(\sig_data_reg_out_reg[127]_0 [89]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[114] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[114]),
        .Q(\sig_data_reg_out_reg[127]_0 [90]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[115] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[115]),
        .Q(\sig_data_reg_out_reg[127]_0 [91]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[116] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[116]),
        .Q(\sig_data_reg_out_reg[127]_0 [92]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[117] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[117]),
        .Q(\sig_data_reg_out_reg[127]_0 [93]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[118] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[118]),
        .Q(\sig_data_reg_out_reg[127]_0 [94]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[119] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[119]),
        .Q(\sig_data_reg_out_reg[127]_0 [95]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[11]),
        .Q(\sig_data_reg_out_reg[127]_0 [11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[120] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[120]),
        .Q(\sig_data_reg_out_reg[127]_0 [96]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[121] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[121]),
        .Q(\sig_data_reg_out_reg[127]_0 [97]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[122] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[122]),
        .Q(\sig_data_reg_out_reg[127]_0 [98]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[123] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[123]),
        .Q(\sig_data_reg_out_reg[127]_0 [99]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[124] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[124]),
        .Q(\sig_data_reg_out_reg[127]_0 [100]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[125] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[125]),
        .Q(\sig_data_reg_out_reg[127]_0 [101]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[126] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[126]),
        .Q(\sig_data_reg_out_reg[127]_0 [102]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[127] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[127]),
        .Q(\sig_data_reg_out_reg[127]_0 [103]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[12]),
        .Q(\sig_data_reg_out_reg[127]_0 [12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[13]),
        .Q(\sig_data_reg_out_reg[127]_0 [13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[14]),
        .Q(\sig_data_reg_out_reg[127]_0 [14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[15]),
        .Q(\sig_data_reg_out_reg[127]_0 [15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[16]),
        .Q(\sig_strb_reg_out_reg[3]_0 [0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[17]),
        .Q(\sig_strb_reg_out_reg[3]_0 [1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[18]),
        .Q(\sig_strb_reg_out_reg[3]_0 [2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[19]),
        .Q(\sig_strb_reg_out_reg[3]_0 [3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[1]),
        .Q(\sig_data_reg_out_reg[127]_0 [1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[20]),
        .Q(\sig_strb_reg_out_reg[3]_0 [4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[21]),
        .Q(\sig_strb_reg_out_reg[3]_0 [5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[22]),
        .Q(\sig_strb_reg_out_reg[3]_0 [6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[23]),
        .Q(\sig_strb_reg_out_reg[3]_0 [7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[24]),
        .Q(\sig_data_reg_out_reg[127]_0 [16]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[25]),
        .Q(\sig_data_reg_out_reg[127]_0 [17]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[26]),
        .Q(\sig_data_reg_out_reg[127]_0 [18]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[27]),
        .Q(\sig_data_reg_out_reg[127]_0 [19]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[28] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[28]),
        .Q(\sig_data_reg_out_reg[127]_0 [20]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[29] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[29]),
        .Q(\sig_data_reg_out_reg[127]_0 [21]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[2]),
        .Q(\sig_data_reg_out_reg[127]_0 [2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[30] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[30]),
        .Q(\sig_data_reg_out_reg[127]_0 [22]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[31] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[31]),
        .Q(\sig_data_reg_out_reg[127]_0 [23]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[32] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[32]),
        .Q(\sig_data_reg_out_reg[127]_0 [24]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[33] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[33]),
        .Q(\sig_data_reg_out_reg[127]_0 [25]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[34] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[34]),
        .Q(\sig_data_reg_out_reg[127]_0 [26]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[35] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[35]),
        .Q(\sig_data_reg_out_reg[127]_0 [27]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[36] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[36]),
        .Q(\sig_data_reg_out_reg[127]_0 [28]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[37] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[37]),
        .Q(\sig_data_reg_out_reg[127]_0 [29]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[38] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[38]),
        .Q(\sig_data_reg_out_reg[127]_0 [30]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[39] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[39]),
        .Q(\sig_data_reg_out_reg[127]_0 [31]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[3]),
        .Q(\sig_data_reg_out_reg[127]_0 [3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[40] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[40]),
        .Q(\gen_fwft.empty_fwft_i_reg [0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[41] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[41]),
        .Q(\gen_fwft.empty_fwft_i_reg [1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[42] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[42]),
        .Q(\gen_fwft.empty_fwft_i_reg [2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[43] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[43]),
        .Q(\gen_fwft.empty_fwft_i_reg [3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[44] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[44]),
        .Q(\gen_fwft.empty_fwft_i_reg [4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[45] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[45]),
        .Q(\gen_fwft.empty_fwft_i_reg [5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[46] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[46]),
        .Q(\gen_fwft.empty_fwft_i_reg [6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[47] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[47]),
        .Q(\gen_fwft.empty_fwft_i_reg [7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[48] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[48]),
        .Q(\sig_data_reg_out_reg[127]_0 [32]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[49] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[49]),
        .Q(\sig_data_reg_out_reg[127]_0 [33]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[4]),
        .Q(\sig_data_reg_out_reg[127]_0 [4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[50] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[50]),
        .Q(\sig_data_reg_out_reg[127]_0 [34]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[51] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[51]),
        .Q(\sig_data_reg_out_reg[127]_0 [35]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[52] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[52]),
        .Q(\sig_data_reg_out_reg[127]_0 [36]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[53] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[53]),
        .Q(\sig_data_reg_out_reg[127]_0 [37]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[54] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[54]),
        .Q(\sig_data_reg_out_reg[127]_0 [38]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[55] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[55]),
        .Q(\sig_data_reg_out_reg[127]_0 [39]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[56] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[56]),
        .Q(\sig_data_reg_out_reg[127]_0 [40]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[57] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[57]),
        .Q(\sig_data_reg_out_reg[127]_0 [41]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[58] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[58]),
        .Q(\sig_data_reg_out_reg[127]_0 [42]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[59] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[59]),
        .Q(\sig_data_reg_out_reg[127]_0 [43]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[5]),
        .Q(\sig_data_reg_out_reg[127]_0 [5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[60] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[60]),
        .Q(\sig_data_reg_out_reg[127]_0 [44]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[61] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[61]),
        .Q(\sig_data_reg_out_reg[127]_0 [45]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[62] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[62]),
        .Q(\sig_data_reg_out_reg[127]_0 [46]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[63] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[63]),
        .Q(\sig_data_reg_out_reg[127]_0 [47]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[64] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[64]),
        .Q(\sig_data_reg_out_reg[127]_0 [48]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[65] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[65]),
        .Q(\sig_data_reg_out_reg[127]_0 [49]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[66] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[66]),
        .Q(\sig_data_reg_out_reg[127]_0 [50]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[67] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[67]),
        .Q(\sig_data_reg_out_reg[127]_0 [51]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[68] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[68]),
        .Q(\sig_data_reg_out_reg[127]_0 [52]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[69] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[69]),
        .Q(\sig_data_reg_out_reg[127]_0 [53]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[6]),
        .Q(\sig_data_reg_out_reg[127]_0 [6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[70] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[70]),
        .Q(\sig_data_reg_out_reg[127]_0 [54]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[71] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[71]),
        .Q(\sig_data_reg_out_reg[127]_0 [55]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[72] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[72]),
        .Q(\sig_data_reg_out_reg[127]_0 [56]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[73] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[73]),
        .Q(\sig_data_reg_out_reg[127]_0 [57]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[74] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[74]),
        .Q(\sig_data_reg_out_reg[127]_0 [58]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[75] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[75]),
        .Q(\sig_data_reg_out_reg[127]_0 [59]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[76] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[76]),
        .Q(\sig_data_reg_out_reg[127]_0 [60]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[77] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[77]),
        .Q(\sig_data_reg_out_reg[127]_0 [61]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[78] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[78]),
        .Q(\sig_data_reg_out_reg[127]_0 [62]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[79] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[79]),
        .Q(\sig_data_reg_out_reg[127]_0 [63]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[7]),
        .Q(\sig_data_reg_out_reg[127]_0 [7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[80] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[80]),
        .Q(\sig_data_reg_out_reg[127]_0 [64]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[81] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[81]),
        .Q(\sig_data_reg_out_reg[127]_0 [65]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[82] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[82]),
        .Q(\sig_data_reg_out_reg[127]_0 [66]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[83] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[83]),
        .Q(\sig_data_reg_out_reg[127]_0 [67]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[84] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[84]),
        .Q(\sig_data_reg_out_reg[127]_0 [68]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[85] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[85]),
        .Q(\sig_data_reg_out_reg[127]_0 [69]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[86] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[86]),
        .Q(\sig_data_reg_out_reg[127]_0 [70]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[87] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[87]),
        .Q(\sig_data_reg_out_reg[127]_0 [71]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[88] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[88]),
        .Q(\sig_data_reg_out_reg[127]_0 [72]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[89] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[89]),
        .Q(\sig_data_reg_out_reg[127]_0 [73]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[8]),
        .Q(\sig_data_reg_out_reg[127]_0 [8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[90] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[90]),
        .Q(\sig_data_reg_out_reg[127]_0 [74]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[91] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[91]),
        .Q(\sig_data_reg_out_reg[127]_0 [75]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[92] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[92]),
        .Q(\sig_data_reg_out_reg[127]_0 [76]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[93] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[93]),
        .Q(\sig_data_reg_out_reg[127]_0 [77]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[94] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[94]),
        .Q(\sig_data_reg_out_reg[127]_0 [78]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[95] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[95]),
        .Q(\sig_data_reg_out_reg[127]_0 [79]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[96] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[96]),
        .Q(\sig_data_reg_out_reg[127]_0 [80]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[97] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[97]),
        .Q(\sig_data_reg_out_reg[127]_0 [81]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[98] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[98]),
        .Q(\sig_data_reg_out_reg[127]_0 [82]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[99] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[99]),
        .Q(\sig_data_reg_out_reg[127]_0 [83]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[9]),
        .Q(\sig_data_reg_out_reg[127]_0 [9]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [0]),
        .Q(sig_data_skid_reg[0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[100] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [100]),
        .Q(sig_data_skid_reg[100]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[101] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [101]),
        .Q(sig_data_skid_reg[101]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[102] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [102]),
        .Q(sig_data_skid_reg[102]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[103] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [103]),
        .Q(sig_data_skid_reg[103]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[104] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [104]),
        .Q(sig_data_skid_reg[104]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[105] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [105]),
        .Q(sig_data_skid_reg[105]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[106] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [106]),
        .Q(sig_data_skid_reg[106]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[107] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [107]),
        .Q(sig_data_skid_reg[107]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[108] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [108]),
        .Q(sig_data_skid_reg[108]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[109] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [109]),
        .Q(sig_data_skid_reg[109]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [10]),
        .Q(sig_data_skid_reg[10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[110] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [110]),
        .Q(sig_data_skid_reg[110]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[111] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [111]),
        .Q(sig_data_skid_reg[111]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[112] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [112]),
        .Q(sig_data_skid_reg[112]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[113] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [113]),
        .Q(sig_data_skid_reg[113]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[114] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [114]),
        .Q(sig_data_skid_reg[114]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[115] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [115]),
        .Q(sig_data_skid_reg[115]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[116] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [116]),
        .Q(sig_data_skid_reg[116]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[117] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [117]),
        .Q(sig_data_skid_reg[117]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[118] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [118]),
        .Q(sig_data_skid_reg[118]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[119] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [119]),
        .Q(sig_data_skid_reg[119]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [11]),
        .Q(sig_data_skid_reg[11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[120] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [120]),
        .Q(sig_data_skid_reg[120]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[121] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [121]),
        .Q(sig_data_skid_reg[121]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[122] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [122]),
        .Q(sig_data_skid_reg[122]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[123] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [123]),
        .Q(sig_data_skid_reg[123]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[124] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [124]),
        .Q(sig_data_skid_reg[124]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[125] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [125]),
        .Q(sig_data_skid_reg[125]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[126] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [126]),
        .Q(sig_data_skid_reg[126]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[127] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [127]),
        .Q(sig_data_skid_reg[127]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [12]),
        .Q(sig_data_skid_reg[12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [13]),
        .Q(sig_data_skid_reg[13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [14]),
        .Q(sig_data_skid_reg[14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [15]),
        .Q(sig_data_skid_reg[15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [16]),
        .Q(sig_data_skid_reg[16]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [17]),
        .Q(sig_data_skid_reg[17]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [18]),
        .Q(sig_data_skid_reg[18]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [19]),
        .Q(sig_data_skid_reg[19]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [1]),
        .Q(sig_data_skid_reg[1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [20]),
        .Q(sig_data_skid_reg[20]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [21]),
        .Q(sig_data_skid_reg[21]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [22]),
        .Q(sig_data_skid_reg[22]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [23]),
        .Q(sig_data_skid_reg[23]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [24]),
        .Q(sig_data_skid_reg[24]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [25]),
        .Q(sig_data_skid_reg[25]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [26]),
        .Q(sig_data_skid_reg[26]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [27]),
        .Q(sig_data_skid_reg[27]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[28] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [28]),
        .Q(sig_data_skid_reg[28]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[29] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [29]),
        .Q(sig_data_skid_reg[29]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [2]),
        .Q(sig_data_skid_reg[2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[30] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [30]),
        .Q(sig_data_skid_reg[30]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[31] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [31]),
        .Q(sig_data_skid_reg[31]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[32] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [32]),
        .Q(sig_data_skid_reg[32]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[33] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [33]),
        .Q(sig_data_skid_reg[33]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[34] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [34]),
        .Q(sig_data_skid_reg[34]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[35] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [35]),
        .Q(sig_data_skid_reg[35]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[36] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [36]),
        .Q(sig_data_skid_reg[36]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[37] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [37]),
        .Q(sig_data_skid_reg[37]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[38] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [38]),
        .Q(sig_data_skid_reg[38]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[39] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [39]),
        .Q(sig_data_skid_reg[39]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [3]),
        .Q(sig_data_skid_reg[3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[40] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [40]),
        .Q(sig_data_skid_reg[40]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[41] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [41]),
        .Q(sig_data_skid_reg[41]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[42] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [42]),
        .Q(sig_data_skid_reg[42]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[43] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [43]),
        .Q(sig_data_skid_reg[43]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[44] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [44]),
        .Q(sig_data_skid_reg[44]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[45] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [45]),
        .Q(sig_data_skid_reg[45]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[46] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [46]),
        .Q(sig_data_skid_reg[46]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[47] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [47]),
        .Q(sig_data_skid_reg[47]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[48] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [48]),
        .Q(sig_data_skid_reg[48]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[49] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [49]),
        .Q(sig_data_skid_reg[49]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [4]),
        .Q(sig_data_skid_reg[4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[50] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [50]),
        .Q(sig_data_skid_reg[50]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[51] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [51]),
        .Q(sig_data_skid_reg[51]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[52] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [52]),
        .Q(sig_data_skid_reg[52]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[53] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [53]),
        .Q(sig_data_skid_reg[53]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[54] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [54]),
        .Q(sig_data_skid_reg[54]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[55] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [55]),
        .Q(sig_data_skid_reg[55]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[56] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [56]),
        .Q(sig_data_skid_reg[56]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[57] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [57]),
        .Q(sig_data_skid_reg[57]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[58] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [58]),
        .Q(sig_data_skid_reg[58]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[59] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [59]),
        .Q(sig_data_skid_reg[59]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [5]),
        .Q(sig_data_skid_reg[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[60] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [60]),
        .Q(sig_data_skid_reg[60]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[61] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [61]),
        .Q(sig_data_skid_reg[61]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[62] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [62]),
        .Q(sig_data_skid_reg[62]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[63] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [63]),
        .Q(sig_data_skid_reg[63]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[64] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [64]),
        .Q(sig_data_skid_reg[64]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[65] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [65]),
        .Q(sig_data_skid_reg[65]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[66] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [66]),
        .Q(sig_data_skid_reg[66]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[67] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [67]),
        .Q(sig_data_skid_reg[67]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[68] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [68]),
        .Q(sig_data_skid_reg[68]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[69] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [69]),
        .Q(sig_data_skid_reg[69]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [6]),
        .Q(sig_data_skid_reg[6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[70] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [70]),
        .Q(sig_data_skid_reg[70]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[71] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [71]),
        .Q(sig_data_skid_reg[71]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[72] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [72]),
        .Q(sig_data_skid_reg[72]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[73] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [73]),
        .Q(sig_data_skid_reg[73]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[74] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [74]),
        .Q(sig_data_skid_reg[74]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[75] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [75]),
        .Q(sig_data_skid_reg[75]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[76] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [76]),
        .Q(sig_data_skid_reg[76]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[77] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [77]),
        .Q(sig_data_skid_reg[77]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[78] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [78]),
        .Q(sig_data_skid_reg[78]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[79] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [79]),
        .Q(sig_data_skid_reg[79]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [7]),
        .Q(sig_data_skid_reg[7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[80] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [80]),
        .Q(sig_data_skid_reg[80]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[81] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [81]),
        .Q(sig_data_skid_reg[81]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[82] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [82]),
        .Q(sig_data_skid_reg[82]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[83] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [83]),
        .Q(sig_data_skid_reg[83]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[84] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [84]),
        .Q(sig_data_skid_reg[84]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[85] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [85]),
        .Q(sig_data_skid_reg[85]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[86] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [86]),
        .Q(sig_data_skid_reg[86]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[87] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [87]),
        .Q(sig_data_skid_reg[87]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[88] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [88]),
        .Q(sig_data_skid_reg[88]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[89] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [89]),
        .Q(sig_data_skid_reg[89]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [8]),
        .Q(sig_data_skid_reg[8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[90] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [90]),
        .Q(sig_data_skid_reg[90]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[91] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [91]),
        .Q(sig_data_skid_reg[91]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[92] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [92]),
        .Q(sig_data_skid_reg[92]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[93] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [93]),
        .Q(sig_data_skid_reg[93]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[94] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [94]),
        .Q(sig_data_skid_reg[94]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[95] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [95]),
        .Q(sig_data_skid_reg[95]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[96] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [96]),
        .Q(sig_data_skid_reg[96]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[97] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [97]),
        .Q(sig_data_skid_reg[97]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[98] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [98]),
        .Q(sig_data_skid_reg[98]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[99] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [99]),
        .Q(sig_data_skid_reg[99]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[127]_0 [9]),
        .Q(sig_data_skid_reg[9]),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hFFFFFF0400000000)) 
    sig_dre_tvalid_i_i_2__0
       (.I0(sig_eop_halt_xfer),
        .I1(sig_m_valid_out),
        .I2(empty),
        .I3(sig_flush_db2),
        .I4(sig_flush_db1),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_eop_halt_xfer_reg_0));
  LUT6 #(
    .INIT(64'h4444444444444F44)) 
    sig_eop_sent_reg_i_1
       (.I0(\GEN_INDET_BTT.lsig_absorb2tlast ),
        .I1(\GEN_INDET_BTT.lsig_set_absorb2tlast ),
        .I2(\sig_mssa_index_reg_out_reg[3]_0 ),
        .I3(sig_eop_sent_reg_reg),
        .I4(sig_flush_db1),
        .I5(sig_flush_db2),
        .O(sig_eop_sent1_out));
  LUT3 #(
    .INIT(8'hB8)) 
    sig_last_reg_out_i_1__1
       (.I0(skid2dre_wlast),
        .I1(sig_s_ready_dup4),
        .I2(sig_last_skid_reg),
        .O(sig_last_skid_mux_out));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_reg_out_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_last_skid_mux_out),
        .Q(sig_strm_tlast),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_skid_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(skid2dre_wlast),
        .Q(sig_last_skid_reg),
        .R(sig_stream_rst));
  LUT6 #(
    .INIT(64'h00000000F2FF0000)) 
    sig_m_valid_dup_i_1__0
       (.I0(sig_m_valid_dup),
        .I1(sig_s_ready_dup),
        .I2(sig_m_valid_out_reg_0),
        .I3(sig_data_reg_out_en),
        .I4(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I5(sig_init_reg),
        .O(sig_m_valid_dup_i_1__0_n_0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_m_valid_dup_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_m_valid_dup_i_1__0_n_0),
        .Q(sig_m_valid_dup),
        .R(1'b0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_m_valid_out_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_m_valid_dup_i_1__0_n_0),
        .Q(sig_m_valid_out),
        .R(1'b0));
  LUT6 #(
    .INIT(64'h1000000000000000)) 
    \sig_mssa_index_reg_out[0]_i_1 
       (.I0(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [12]),
        .I1(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [8]),
        .I2(\sig_mssa_index_reg_out[0]_i_4_n_0 ),
        .I3(\sig_mssa_index_reg_out[2]_i_4_n_0 ),
        .I4(\sig_mssa_index_reg_out[3]_i_5_n_0 ),
        .I5(\sig_mssa_index_reg_out[0]_i_5_n_0 ),
        .O(sig_mssa_index_out[0]));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[0]_i_2 
       (.I0(sig_strb_skid_reg[12]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [12]),
        .I2(sig_strb_skid_reg[13]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [13]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [12]));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[0]_i_3 
       (.I0(sig_strb_skid_reg[8]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [8]),
        .I2(sig_strb_skid_reg[9]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [9]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [8]));
  LUT6 #(
    .INIT(64'h00000000FF77CF47)) 
    \sig_mssa_index_reg_out[0]_i_4 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [0]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[0]),
        .I3(\sig_strb_skid_reg_reg[15]_0 [1]),
        .I4(sig_strb_skid_reg[1]),
        .I5(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [14]),
        .O(\sig_mssa_index_reg_out[0]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h0000000C000C0CCA)) 
    \sig_mssa_index_reg_out[0]_i_5 
       (.I0(\sig_mssa_index_reg_out[1]_i_6_n_0 ),
        .I1(\sig_mssa_index_reg_out[1]_i_7_n_0 ),
        .I2(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [13]),
        .I3(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [1]),
        .I4(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [9]),
        .I5(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [5]),
        .O(\sig_mssa_index_reg_out[0]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[0]_i_6 
       (.I0(sig_strb_skid_reg[1]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [1]),
        .I2(sig_strb_skid_reg[2]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [2]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [1]));
  LUT6 #(
    .INIT(64'h0100000000000000)) 
    \sig_mssa_index_reg_out[1]_i_1 
       (.I0(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [5]),
        .I1(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [4]),
        .I2(\sig_mssa_index_reg_out[3]_i_4_n_0 ),
        .I3(\sig_mssa_index_reg_out[2]_i_5_n_0 ),
        .I4(\sig_mssa_index_reg_out[1]_i_3_n_0 ),
        .I5(\sig_mssa_index_reg_out[1]_i_4_n_0 ),
        .O(sig_mssa_index_out[1]));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[1]_i_2 
       (.I0(sig_strb_skid_reg[4]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [4]),
        .I2(sig_strb_skid_reg[5]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [5]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [4]));
  LUT6 #(
    .INIT(64'h00000000B8FCBBFF)) 
    \sig_mssa_index_reg_out[1]_i_3 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [13]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[13]),
        .I3(\sig_strb_skid_reg_reg[15]_0 [12]),
        .I4(sig_strb_skid_reg[12]),
        .I5(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [13]),
        .O(\sig_mssa_index_reg_out[1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0000000C000C0CCA)) 
    \sig_mssa_index_reg_out[1]_i_4 
       (.I0(\sig_mssa_index_reg_out[1]_i_6_n_0 ),
        .I1(\sig_mssa_index_reg_out[1]_i_7_n_0 ),
        .I2(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [10]),
        .I3(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [2]),
        .I4(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [14]),
        .I5(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [6]),
        .O(\sig_mssa_index_reg_out[1]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[1]_i_5 
       (.I0(sig_strb_skid_reg[13]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [13]),
        .I2(sig_strb_skid_reg[14]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [14]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [13]));
  LUT6 #(
    .INIT(64'h00000151015156A6)) 
    \sig_mssa_index_reg_out[1]_i_6 
       (.I0(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [11]),
        .I1(sig_strb_skid_reg[15]),
        .I2(sig_s_ready_dup3),
        .I3(\sig_strb_skid_reg_reg[15]_0 [15]),
        .I4(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [7]),
        .I5(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [3]),
        .O(\sig_mssa_index_reg_out[1]_i_6_n_0 ));
  LUT5 #(
    .INIT(32'h00470000)) 
    \sig_mssa_index_reg_out[1]_i_7 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [15]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[15]),
        .I3(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [11]),
        .I4(\sig_mssa_index_reg_out[3]_i_6_n_0 ),
        .O(\sig_mssa_index_reg_out[1]_i_7_n_0 ));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[1]_i_8 
       (.I0(sig_strb_skid_reg[14]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [14]),
        .I2(sig_strb_skid_reg[15]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [15]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [14]));
  LUT6 #(
    .INIT(64'h0100000000000000)) 
    \sig_mssa_index_reg_out[2]_i_1 
       (.I0(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [11]),
        .I1(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [3]),
        .I2(\sig_mssa_index_reg_out[3]_i_4_n_0 ),
        .I3(\sig_mssa_index_reg_out[2]_i_4_n_0 ),
        .I4(\sig_mssa_index_reg_out[2]_i_5_n_0 ),
        .I5(\sig_mssa_index_reg_out[2]_i_6_n_0 ),
        .O(sig_mssa_index_out[2]));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[2]_i_2 
       (.I0(sig_strb_skid_reg[11]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [11]),
        .I2(sig_strb_skid_reg[12]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [12]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [11]));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[2]_i_3 
       (.I0(sig_strb_skid_reg[3]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [3]),
        .I2(sig_strb_skid_reg[4]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [4]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [3]));
  LUT6 #(
    .INIT(64'h00000000B8FCBBFF)) 
    \sig_mssa_index_reg_out[2]_i_4 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [3]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[3]),
        .I3(\sig_strb_skid_reg_reg[15]_0 [2]),
        .I4(sig_strb_skid_reg[2]),
        .I5(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [10]),
        .O(\sig_mssa_index_reg_out[2]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h4540555045455555)) 
    \sig_mssa_index_reg_out[2]_i_5 
       (.I0(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [9]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [9]),
        .I2(sig_s_ready_dup3),
        .I3(sig_strb_skid_reg[9]),
        .I4(\sig_strb_skid_reg_reg[15]_0 [8]),
        .I5(sig_strb_skid_reg[8]),
        .O(\sig_mssa_index_reg_out[2]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h0000000C000C0CCA)) 
    \sig_mssa_index_reg_out[2]_i_6 
       (.I0(\sig_mssa_index_reg_out[3]_i_10_n_0 ),
        .I1(\sig_mssa_index_reg_out[3]_i_11_n_0 ),
        .I2(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [4]),
        .I3(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [6]),
        .I4(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [5]),
        .I5(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [7]),
        .O(\sig_mssa_index_reg_out[2]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h0100000000000000)) 
    \sig_mssa_index_reg_out[3]_i_1 
       (.I0(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [2]),
        .I1(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [5]),
        .I2(\sig_mssa_index_reg_out[3]_i_4_n_0 ),
        .I3(\sig_mssa_index_reg_out[3]_i_5_n_0 ),
        .I4(\sig_mssa_index_reg_out[3]_i_6_n_0 ),
        .I5(\sig_mssa_index_reg_out[3]_i_7_n_0 ),
        .O(sig_mssa_index_out[3]));
  LUT6 #(
    .INIT(64'h1116111111161616)) 
    \sig_mssa_index_reg_out[3]_i_10 
       (.I0(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [12]),
        .I1(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [13]),
        .I2(sig_strb_skid_mux_out[15]),
        .I3(\sig_strb_skid_reg_reg[15]_0 [14]),
        .I4(sig_s_ready_dup3),
        .I5(sig_strb_skid_reg[14]),
        .O(\sig_mssa_index_reg_out[3]_i_10_n_0 ));
  LUT6 #(
    .INIT(64'h0003444700000000)) 
    \sig_mssa_index_reg_out[3]_i_11 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [15]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[15]),
        .I3(sig_strb_skid_reg[14]),
        .I4(\sig_strb_skid_reg_reg[15]_0 [14]),
        .I5(\sig_mssa_index_reg_out[1]_i_3_n_0 ),
        .O(\sig_mssa_index_reg_out[3]_i_11_n_0 ));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[3]_i_12 
       (.I0(sig_strb_skid_reg[10]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [10]),
        .I2(sig_strb_skid_reg[11]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [11]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [10]));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[3]_i_13 
       (.I0(sig_strb_skid_reg[9]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [9]),
        .I2(sig_strb_skid_reg[10]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [10]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [9]));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[3]_i_2 
       (.I0(sig_strb_skid_reg[2]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [2]),
        .I2(sig_strb_skid_reg[3]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [3]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [2]));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[3]_i_3 
       (.I0(sig_strb_skid_reg[5]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [5]),
        .I2(sig_strb_skid_reg[6]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [6]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [5]));
  LUT6 #(
    .INIT(64'h55335533F0FFF000)) 
    \sig_mssa_index_reg_out[3]_i_4 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [2]),
        .I1(sig_strb_skid_reg[2]),
        .I2(\sig_strb_skid_reg_reg[15]_0 [0]),
        .I3(sig_s_ready_dup3),
        .I4(sig_strb_skid_reg[0]),
        .I5(sig_strb_skid_mux_out[1]),
        .O(\sig_mssa_index_reg_out[3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h4540555045455555)) 
    \sig_mssa_index_reg_out[3]_i_5 
       (.I0(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [6]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [5]),
        .I2(sig_s_ready_dup3),
        .I3(sig_strb_skid_reg[5]),
        .I4(\sig_strb_skid_reg_reg[15]_0 [4]),
        .I5(sig_strb_skid_reg[4]),
        .O(\sig_mssa_index_reg_out[3]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h4540555045455555)) 
    \sig_mssa_index_reg_out[3]_i_6 
       (.I0(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [7]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [4]),
        .I2(sig_s_ready_dup3),
        .I3(sig_strb_skid_reg[4]),
        .I4(\sig_strb_skid_reg_reg[15]_0 [3]),
        .I5(sig_strb_skid_reg[3]),
        .O(\sig_mssa_index_reg_out[3]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h0000000C000C0CCA)) 
    \sig_mssa_index_reg_out[3]_i_7 
       (.I0(\sig_mssa_index_reg_out[3]_i_10_n_0 ),
        .I1(\sig_mssa_index_reg_out[3]_i_11_n_0 ),
        .I2(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [11]),
        .I3(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [10]),
        .I4(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [8]),
        .I5(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [9]),
        .O(\sig_mssa_index_reg_out[3]_i_7_n_0 ));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[3]_i_8 
       (.I0(sig_strb_skid_reg[6]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [6]),
        .I2(sig_strb_skid_reg[7]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [7]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [6]));
  LUT5 #(
    .INIT(32'h000ACC0A)) 
    \sig_mssa_index_reg_out[3]_i_9 
       (.I0(sig_strb_skid_reg[7]),
        .I1(\sig_strb_skid_reg_reg[15]_0 [7]),
        .I2(sig_strb_skid_reg[8]),
        .I3(sig_s_ready_dup3),
        .I4(\sig_strb_skid_reg_reg[15]_0 [8]),
        .O(\I_MSSAI_DETECTION/GEN_16BIT_CASE.lsig_strb_last_assert_vect [7]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_mssa_index_reg_out_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_mssa_index_out[0]),
        .Q(\sig_mssa_index_reg_out_reg[2]_0 [0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_mssa_index_reg_out_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_mssa_index_out[1]),
        .Q(\sig_mssa_index_reg_out_reg[2]_0 [1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_mssa_index_reg_out_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_mssa_index_out[2]),
        .Q(\sig_mssa_index_reg_out_reg[2]_0 [2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_mssa_index_reg_out_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_mssa_index_out[3]),
        .Q(sig_mssa_index),
        .R(sig_stream_rst));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_s_ready_dup2_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_s_ready_dup_i_1__1_n_0),
        .Q(sig_s_ready_dup2),
        .R(sig_stream_rst));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_s_ready_dup3_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_s_ready_dup_i_1__1_n_0),
        .Q(sig_s_ready_dup3),
        .R(sig_stream_rst));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_s_ready_dup4_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_s_ready_dup_i_1__1_n_0),
        .Q(sig_s_ready_dup4),
        .R(sig_stream_rst));
  LUT5 #(
    .INIT(32'hFFFFAEEE)) 
    sig_s_ready_dup_i_1__1
       (.I0(sig_s_ready_dup_i_2__1_n_0),
        .I1(sig_s_ready_dup),
        .I2(sig_m_valid_out_reg_0),
        .I3(sig_m_valid_dup),
        .I4(sig_init_reg),
        .O(sig_s_ready_dup_i_1__1_n_0));
  LUT5 #(
    .INIT(32'hBFFFAAAA)) 
    sig_s_ready_dup_i_2__1
       (.I0(\GEN_INDET_BTT.lsig_absorb2tlast ),
        .I1(\sig_mssa_index_reg_out_reg[3]_0 ),
        .I2(dout[16]),
        .I3(sig_m_valid_out),
        .I4(\USE_SYNC_FIFO.sig_rd_fifo ),
        .O(sig_s_ready_dup_i_2__1_n_0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_s_ready_dup_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_s_ready_dup_i_1__1_n_0),
        .Q(sig_s_ready_dup),
        .R(sig_stream_rst));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_s_ready_out_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_s_ready_dup_i_1__1_n_0),
        .Q(sig_s_ready_out),
        .R(sig_stream_rst));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[0]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [0]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[0]),
        .O(sig_strb_skid_mux_out[0]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[10]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [10]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[10]),
        .O(sig_strb_skid_mux_out[10]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[11]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [11]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[11]),
        .O(sig_strb_skid_mux_out[11]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[12]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [12]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[12]),
        .O(sig_strb_skid_mux_out[12]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[13]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [13]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[13]),
        .O(sig_strb_skid_mux_out[13]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[14]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [14]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[14]),
        .O(sig_strb_skid_mux_out[14]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[15]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [15]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[15]),
        .O(sig_strb_skid_mux_out[15]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[1]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [1]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[1]),
        .O(sig_strb_skid_mux_out[1]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[2]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [2]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[2]),
        .O(sig_strb_skid_mux_out[2]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[3]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [3]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[3]),
        .O(sig_strb_skid_mux_out[3]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[4]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [4]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[4]),
        .O(sig_strb_skid_mux_out[4]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[5]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [5]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[5]),
        .O(sig_strb_skid_mux_out[5]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[6]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [6]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[6]),
        .O(sig_strb_skid_mux_out[6]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[7]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [7]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[7]),
        .O(sig_strb_skid_mux_out[7]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[8]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [8]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[8]),
        .O(sig_strb_skid_mux_out[8]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[9]_i_1__1 
       (.I0(\sig_strb_skid_reg_reg[15]_0 [9]),
        .I1(sig_s_ready_dup3),
        .I2(sig_strb_skid_reg[9]),
        .O(sig_strb_skid_mux_out[9]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[0]),
        .Q(Q[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[10]),
        .Q(Q[10]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[11]),
        .Q(Q[11]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[12]),
        .Q(Q[12]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[13]),
        .Q(Q[13]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[14]),
        .Q(Q[14]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[15]),
        .Q(Q[15]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[1]),
        .Q(Q[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[2]),
        .Q(Q[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[3]),
        .Q(Q[3]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[4]),
        .Q(Q[4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[5]),
        .Q(Q[5]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[6]),
        .Q(Q[6]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[7]),
        .Q(Q[7]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[8]),
        .Q(Q[8]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[9]),
        .Q(Q[9]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [0]),
        .Q(sig_strb_skid_reg[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [10]),
        .Q(sig_strb_skid_reg[10]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [11]),
        .Q(sig_strb_skid_reg[11]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [12]),
        .Q(sig_strb_skid_reg[12]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [13]),
        .Q(sig_strb_skid_reg[13]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [14]),
        .Q(sig_strb_skid_reg[14]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [15]),
        .Q(sig_strb_skid_reg[15]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [1]),
        .Q(sig_strb_skid_reg[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [2]),
        .Q(sig_strb_skid_reg[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [3]),
        .Q(sig_strb_skid_reg[3]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [4]),
        .Q(sig_strb_skid_reg[4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [5]),
        .Q(sig_strb_skid_reg[5]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [6]),
        .Q(sig_strb_skid_reg[6]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [7]),
        .Q(sig_strb_skid_reg[7]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [8]),
        .Q(sig_strb_skid_reg[8]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [9]),
        .Q(sig_strb_skid_reg[9]),
        .R(sig_stream_rst));
  LUT3 #(
    .INIT(8'hFB)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_4__0 
       (.I0(sig_eop_halt_xfer),
        .I1(sig_m_valid_out),
        .I2(empty),
        .O(sig_eop_halt_xfer_reg_26));
endmodule

module design_1_axi_dma_0_0_axi_datamover_pcc
   (in,
    sig_mstr2sf_cmd_valid,
    sig_mstr2data_cmd_valid,
    sig_mstr2addr_cmd_valid,
    sig_mstr2data_sequential,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg,
    \USE_SINGLE_REG.sig_regfifo_empty_reg0 ,
    sig_calc_error_reg_reg_0,
    sig_first_xfer_im0_reg_0,
    sig_strbgen_bytes_ireg2,
    sig_reset_reg,
    m_axi_mm2s_aclk,
    Q,
    sig_cmd2mstr_cmd_valid,
    E,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_init_done,
    sig_ld_xfer_reg_tmp_reg_0,
    \USE_SRL_FIFO.sig_wr_fifo ,
    sig_ld_xfer_reg_tmp_reg_1,
    sig_inhibit_rdy_n,
    sig_cmd2dre_valid_reg_0,
    sig_cmd2data_valid_reg_0,
    sig_inhibit_rdy_n_0,
    sig_cmd2addr_valid_reg_0,
    sig_inhibit_rdy_n_1,
    SR);
  output [37:0]in;
  output sig_mstr2sf_cmd_valid;
  output sig_mstr2data_cmd_valid;
  output sig_mstr2addr_cmd_valid;
  output sig_mstr2data_sequential;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  output \USE_SINGLE_REG.sig_regfifo_empty_reg0 ;
  output [33:0]sig_calc_error_reg_reg_0;
  output [0:0]sig_first_xfer_im0_reg_0;
  output [0:0]sig_strbgen_bytes_ireg2;
  input sig_reset_reg;
  input m_axi_mm2s_aclk;
  input [53:0]Q;
  input sig_cmd2mstr_cmd_valid;
  input [0:0]E;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_init_done;
  input sig_ld_xfer_reg_tmp_reg_0;
  input \USE_SRL_FIFO.sig_wr_fifo ;
  input sig_ld_xfer_reg_tmp_reg_1;
  input sig_inhibit_rdy_n;
  input sig_cmd2dre_valid_reg_0;
  input sig_cmd2data_valid_reg_0;
  input sig_inhibit_rdy_n_0;
  input sig_cmd2addr_valid_reg_0;
  input sig_inhibit_rdy_n_1;
  input [0:0]SR;

  wire [0:0]E;
  wire \FSM_onehot_sig_pcc_sm_state[1]_i_1_n_0 ;
  wire \FSM_onehot_sig_pcc_sm_state[2]_i_1_n_0 ;
  wire \FSM_onehot_sig_pcc_sm_state[5]_i_1_n_0 ;
  wire \FSM_onehot_sig_pcc_sm_state[6]_i_1_n_0 ;
  wire \FSM_onehot_sig_pcc_sm_state[6]_i_2_n_0 ;
  wire \FSM_onehot_sig_pcc_sm_state[7]_i_1_n_0 ;
  wire \FSM_onehot_sig_pcc_sm_state_reg_n_0_[0] ;
  wire \FSM_onehot_sig_pcc_sm_state_reg_n_0_[1] ;
  wire \FSM_onehot_sig_pcc_sm_state_reg_n_0_[5] ;
  wire \FSM_onehot_sig_pcc_sm_state_reg_n_0_[6] ;
  wire \FSM_onehot_sig_pcc_sm_state_reg_n_0_[7] ;
  wire \INFERRED_GEN.data_reg[3][20]_srl4_i_2_n_0 ;
  wire \I_STRT_STRB_GEN/GEN_OFF_LEN_CASE.lsig_length_adjust_us__3 ;
  wire [3:0]\I_STRT_STRB_GEN/sig_end_offset_un ;
  wire [53:0]Q;
  wire [0:0]SR;
  wire \USE_SINGLE_REG.sig_regfifo_empty_reg0 ;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire [37:0]in;
  wire m_axi_mm2s_aclk;
  wire [15:0]p_0_in;
  wire [15:0]p_1_in;
  wire p_1_in_0;
  wire [3:3]sel0;
  wire sig_addr_aligned_im0;
  wire sig_addr_aligned_ireg1;
  wire \sig_addr_cntr_im0_msh[10]_i_2_n_0 ;
  wire \sig_addr_cntr_im0_msh[13]_i_2_n_0 ;
  wire \sig_addr_cntr_im0_msh[15]_i_1_n_0 ;
  wire \sig_addr_cntr_im0_msh[15]_i_3_n_0 ;
  wire \sig_addr_cntr_im0_msh[4]_i_2_n_0 ;
  wire \sig_addr_cntr_im0_msh[5]_i_2_n_0 ;
  wire \sig_addr_cntr_im0_msh[8]_i_2_n_0 ;
  wire \sig_addr_cntr_im0_msh[9]_i_2_n_0 ;
  wire [15:0]sig_addr_cntr_im0_msh_reg;
  wire \sig_addr_cntr_incr_ireg2[0]_i_1_n_0 ;
  wire \sig_addr_cntr_incr_ireg2[1]_i_1_n_0 ;
  wire \sig_addr_cntr_incr_ireg2[2]_i_1_n_0 ;
  wire \sig_addr_cntr_incr_ireg2[3]_i_1_n_0 ;
  wire \sig_addr_cntr_incr_ireg2[4]_i_1_n_0 ;
  wire \sig_addr_cntr_incr_ireg2[5]_i_1_n_0 ;
  wire \sig_addr_cntr_incr_ireg2[6]_i_1_n_0 ;
  wire \sig_addr_cntr_incr_ireg2[7]_i_1_n_0 ;
  wire \sig_addr_cntr_incr_ireg2[8]_i_1_n_0 ;
  wire \sig_addr_cntr_incr_ireg2_reg_n_0_[0] ;
  wire \sig_addr_cntr_incr_ireg2_reg_n_0_[1] ;
  wire \sig_addr_cntr_incr_ireg2_reg_n_0_[2] ;
  wire \sig_addr_cntr_incr_ireg2_reg_n_0_[3] ;
  wire \sig_addr_cntr_incr_ireg2_reg_n_0_[4] ;
  wire \sig_addr_cntr_incr_ireg2_reg_n_0_[5] ;
  wire \sig_addr_cntr_incr_ireg2_reg_n_0_[6] ;
  wire \sig_addr_cntr_incr_ireg2_reg_n_0_[7] ;
  wire \sig_addr_cntr_incr_ireg2_reg_n_0_[8] ;
  wire \sig_addr_cntr_lsh_im0[15]_i_1_n_0 ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[0] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[10] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[11] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[12] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[13] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[14] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[1] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[2] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[3] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[4] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[5] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[6] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[7] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[8] ;
  wire \sig_addr_cntr_lsh_im0_reg_n_0_[9] ;
  wire [31:0]sig_addr_cntr_lsh_kh;
  wire [7:0]sig_adjusted_addr_incr_im1;
  wire \sig_adjusted_addr_incr_ireg2[7]_i_10_n_0 ;
  wire \sig_adjusted_addr_incr_ireg2[7]_i_11_n_0 ;
  wire \sig_adjusted_addr_incr_ireg2[7]_i_12_n_0 ;
  wire \sig_adjusted_addr_incr_ireg2[7]_i_13_n_0 ;
  wire \sig_adjusted_addr_incr_ireg2[7]_i_2_n_0 ;
  wire \sig_adjusted_addr_incr_ireg2[7]_i_3_n_0 ;
  wire \sig_adjusted_addr_incr_ireg2[7]_i_4_n_0 ;
  wire \sig_adjusted_addr_incr_ireg2[7]_i_5_n_0 ;
  wire \sig_adjusted_addr_incr_ireg2[7]_i_6_n_0 ;
  wire \sig_adjusted_addr_incr_ireg2[7]_i_7_n_0 ;
  wire \sig_adjusted_addr_incr_ireg2[7]_i_8_n_0 ;
  wire \sig_adjusted_addr_incr_ireg2[7]_i_9_n_0 ;
  wire \sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_1 ;
  wire \sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_2 ;
  wire \sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_3 ;
  wire \sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_4 ;
  wire \sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_5 ;
  wire \sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_6 ;
  wire \sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_7 ;
  wire \sig_adjusted_addr_incr_ireg2_reg_n_0_[0] ;
  wire \sig_adjusted_addr_incr_ireg2_reg_n_0_[1] ;
  wire \sig_adjusted_addr_incr_ireg2_reg_n_0_[2] ;
  wire \sig_adjusted_addr_incr_ireg2_reg_n_0_[3] ;
  wire \sig_adjusted_addr_incr_ireg2_reg_n_0_[4] ;
  wire \sig_adjusted_addr_incr_ireg2_reg_n_0_[5] ;
  wire \sig_adjusted_addr_incr_ireg2_reg_n_0_[6] ;
  wire \sig_adjusted_addr_incr_ireg2_reg_n_0_[7] ;
  wire sig_brst_cnt_eq_one_im0;
  wire sig_brst_cnt_eq_one_ireg1;
  wire sig_brst_cnt_eq_zero_im0;
  wire sig_brst_cnt_eq_zero_ireg1;
  wire sig_brst_cnt_eq_zero_ireg1_i_2_n_0;
  wire sig_brst_cnt_eq_zero_ireg1_i_3_n_0;
  wire \sig_btt_cntr_im0[15]_i_10_n_0 ;
  wire \sig_btt_cntr_im0[15]_i_2_n_0 ;
  wire \sig_btt_cntr_im0[15]_i_3_n_0 ;
  wire \sig_btt_cntr_im0[15]_i_4_n_0 ;
  wire \sig_btt_cntr_im0[15]_i_5_n_0 ;
  wire \sig_btt_cntr_im0[15]_i_6_n_0 ;
  wire \sig_btt_cntr_im0[15]_i_7_n_0 ;
  wire \sig_btt_cntr_im0[15]_i_8_n_0 ;
  wire \sig_btt_cntr_im0[15]_i_9_n_0 ;
  wire \sig_btt_cntr_im0[19]_i_2_n_0 ;
  wire \sig_btt_cntr_im0[19]_i_3_n_0 ;
  wire \sig_btt_cntr_im0[19]_i_4_n_0 ;
  wire \sig_btt_cntr_im0[19]_i_5_n_0 ;
  wire \sig_btt_cntr_im0[19]_i_6_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_10_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_11_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_12_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_13_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_14_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_15_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_16_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_17_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_2_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_3_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_4_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_5_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_6_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_7_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_8_n_0 ;
  wire \sig_btt_cntr_im0[7]_i_9_n_0 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_0 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_1 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_10 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_11 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_12 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_13 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_14 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_15 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_2 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_3 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_4 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_5 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_6 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_7 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_8 ;
  wire \sig_btt_cntr_im0_reg[15]_i_1_n_9 ;
  wire \sig_btt_cntr_im0_reg[19]_i_1_n_12 ;
  wire \sig_btt_cntr_im0_reg[19]_i_1_n_13 ;
  wire \sig_btt_cntr_im0_reg[19]_i_1_n_14 ;
  wire \sig_btt_cntr_im0_reg[19]_i_1_n_15 ;
  wire \sig_btt_cntr_im0_reg[19]_i_1_n_5 ;
  wire \sig_btt_cntr_im0_reg[19]_i_1_n_6 ;
  wire \sig_btt_cntr_im0_reg[19]_i_1_n_7 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_0 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_1 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_10 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_11 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_12 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_13 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_14 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_15 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_2 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_3 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_4 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_5 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_6 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_7 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_8 ;
  wire \sig_btt_cntr_im0_reg[7]_i_1_n_9 ;
  wire \sig_btt_cntr_im0_reg_n_0_[0] ;
  wire \sig_btt_cntr_im0_reg_n_0_[10] ;
  wire \sig_btt_cntr_im0_reg_n_0_[11] ;
  wire \sig_btt_cntr_im0_reg_n_0_[12] ;
  wire \sig_btt_cntr_im0_reg_n_0_[13] ;
  wire \sig_btt_cntr_im0_reg_n_0_[14] ;
  wire \sig_btt_cntr_im0_reg_n_0_[15] ;
  wire \sig_btt_cntr_im0_reg_n_0_[16] ;
  wire \sig_btt_cntr_im0_reg_n_0_[17] ;
  wire \sig_btt_cntr_im0_reg_n_0_[18] ;
  wire \sig_btt_cntr_im0_reg_n_0_[19] ;
  wire \sig_btt_cntr_im0_reg_n_0_[1] ;
  wire \sig_btt_cntr_im0_reg_n_0_[2] ;
  wire \sig_btt_cntr_im0_reg_n_0_[3] ;
  wire \sig_btt_cntr_im0_reg_n_0_[4] ;
  wire \sig_btt_cntr_im0_reg_n_0_[5] ;
  wire \sig_btt_cntr_im0_reg_n_0_[6] ;
  wire \sig_btt_cntr_im0_reg_n_0_[7] ;
  wire \sig_btt_cntr_im0_reg_n_0_[8] ;
  wire \sig_btt_cntr_im0_reg_n_0_[9] ;
  wire sig_btt_eq_b2mbaa_im0;
  wire sig_btt_eq_b2mbaa_ireg1;
  wire sig_btt_eq_b2mbaa_ireg1_i_2_n_0;
  wire sig_btt_eq_b2mbaa_ireg1_i_3_n_0;
  wire sig_btt_eq_b2mbaa_ireg1_i_4_n_0;
  wire sig_btt_eq_b2mbaa_ireg1_i_5_n_0;
  wire sig_btt_is_zero;
  wire sig_btt_lt_b2mbaa_im0;
  wire sig_btt_lt_b2mbaa_im01;
  wire sig_btt_lt_b2mbaa_im01_carry_i_10_n_0;
  wire sig_btt_lt_b2mbaa_im01_carry_i_11_n_0;
  wire sig_btt_lt_b2mbaa_im01_carry_i_1_n_0;
  wire sig_btt_lt_b2mbaa_im01_carry_i_2_n_0;
  wire sig_btt_lt_b2mbaa_im01_carry_i_3_n_0;
  wire sig_btt_lt_b2mbaa_im01_carry_i_4_n_0;
  wire sig_btt_lt_b2mbaa_im01_carry_i_5_n_0;
  wire sig_btt_lt_b2mbaa_im01_carry_i_6_n_0;
  wire sig_btt_lt_b2mbaa_im01_carry_i_7_n_0;
  wire sig_btt_lt_b2mbaa_im01_carry_i_8_n_0;
  wire sig_btt_lt_b2mbaa_im01_carry_i_9_n_0;
  wire sig_btt_lt_b2mbaa_im01_carry_n_4;
  wire sig_btt_lt_b2mbaa_im01_carry_n_5;
  wire sig_btt_lt_b2mbaa_im01_carry_n_6;
  wire sig_btt_lt_b2mbaa_im01_carry_n_7;
  wire sig_btt_lt_b2mbaa_ireg1;
  wire [7:3]sig_bytes_to_mbaa_im0;
  wire [7:0]sig_bytes_to_mbaa_ireg1;
  wire \sig_bytes_to_mbaa_ireg1[1]_i_1_n_0 ;
  wire \sig_bytes_to_mbaa_ireg1[2]_i_1_n_0 ;
  wire \sig_bytes_to_mbaa_ireg1[7]_i_2_n_0 ;
  wire sig_calc_error_pushed;
  wire sig_calc_error_pushed_i_1_n_0;
  wire sig_calc_error_reg_i_1_n_0;
  wire sig_calc_error_reg_i_3_n_0;
  wire sig_calc_error_reg_i_4_n_0;
  wire sig_calc_error_reg_i_5_n_0;
  wire [33:0]sig_calc_error_reg_reg_0;
  wire sig_cmd2addr_valid_i_1_n_0;
  wire sig_cmd2addr_valid_reg_0;
  wire sig_cmd2data_valid_i_1_n_0;
  wire sig_cmd2data_valid_reg_0;
  wire sig_cmd2dre_valid_i_1_n_0;
  wire sig_cmd2dre_valid_reg_0;
  wire sig_cmd2mstr_cmd_valid;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  wire [3:0]sig_finish_addr_offset_im1;
  wire [3:0]sig_finish_addr_offset_ireg2;
  wire \sig_finish_addr_offset_ireg2[3]_i_2_n_0 ;
  wire sig_first_xfer_im0;
  wire sig_first_xfer_im0_i_1_n_0;
  wire [0:0]sig_first_xfer_im0_reg_0;
  wire sig_inhibit_rdy_n;
  wire sig_inhibit_rdy_n_0;
  wire sig_inhibit_rdy_n_1;
  wire sig_init_done;
  wire sig_input_cache_type_reg0;
  wire sig_input_drr_reg;
  wire sig_input_reg_empty;
  wire sig_ld_xfer_reg;
  wire sig_ld_xfer_reg_i_1_n_0;
  wire sig_ld_xfer_reg_tmp;
  wire sig_ld_xfer_reg_tmp_i_1_n_0;
  wire sig_ld_xfer_reg_tmp_reg_0;
  wire sig_ld_xfer_reg_tmp_reg_1;
  wire sig_mstr2addr_cmd_valid;
  wire sig_mstr2data_cmd_valid;
  wire sig_mstr2data_sequential;
  wire sig_mstr2sf_cmd_valid;
  wire sig_no_btt_residue_im0;
  wire sig_no_btt_residue_ireg1;
  wire sig_no_btt_residue_ireg1_i_2_n_0;
  wire sig_parent_done;
  wire sig_parent_done_i_1_n_0;
  wire [15:0]sig_predict_addr_lsh_im2;
  wire [15:15]sig_predict_addr_lsh_ireg3;
  wire \sig_predict_addr_lsh_ireg3[15]_i_2_n_0 ;
  wire \sig_predict_addr_lsh_ireg3[7]_i_2_n_0 ;
  wire \sig_predict_addr_lsh_ireg3[7]_i_3_n_0 ;
  wire \sig_predict_addr_lsh_ireg3[7]_i_4_n_0 ;
  wire \sig_predict_addr_lsh_ireg3[7]_i_5_n_0 ;
  wire \sig_predict_addr_lsh_ireg3[7]_i_6_n_0 ;
  wire \sig_predict_addr_lsh_ireg3[7]_i_7_n_0 ;
  wire \sig_predict_addr_lsh_ireg3[7]_i_8_n_0 ;
  wire \sig_predict_addr_lsh_ireg3[7]_i_9_n_0 ;
  wire \sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_1 ;
  wire \sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_2 ;
  wire \sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_3 ;
  wire \sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_4 ;
  wire \sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_5 ;
  wire \sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_6 ;
  wire \sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_7 ;
  wire \sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_0 ;
  wire \sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_1 ;
  wire \sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_2 ;
  wire \sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_3 ;
  wire \sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_4 ;
  wire \sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_5 ;
  wire \sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_6 ;
  wire \sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_7 ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[0] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[10] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[11] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[12] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[13] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[14] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[1] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[2] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[3] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[4] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[5] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[6] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[7] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[8] ;
  wire \sig_predict_addr_lsh_ireg3_reg_n_0_[9] ;
  wire sig_push_input_reg11_out;
  wire sig_reset_reg;
  wire sig_sm_halt_ns;
  wire sig_sm_halt_reg;
  wire sig_sm_ld_calc2_reg;
  wire sig_sm_ld_calc2_reg_ns;
  wire sig_sm_ld_xfer_reg_ns;
  wire sig_sm_pop_input_reg;
  wire sig_sm_pop_input_reg_ns;
  wire [3:0]sig_strbgen_addr_ireg2;
  wire [0:0]sig_strbgen_bytes_ireg2;
  wire \sig_strbgen_bytes_ireg2[4]_i_1_n_0 ;
  wire \sig_strbgen_bytes_ireg2_reg_n_0_[0] ;
  wire \sig_strbgen_bytes_ireg2_reg_n_0_[1] ;
  wire \sig_strbgen_bytes_ireg2_reg_n_0_[2] ;
  wire \sig_strbgen_bytes_ireg2_reg_n_0_[3] ;
  wire \sig_strbgen_bytes_ireg2_reg_n_0_[4] ;
  wire [15:0]sig_xfer_end_strb_ireg3;
  wire \sig_xfer_end_strb_ireg3[10]_i_1_n_0 ;
  wire \sig_xfer_end_strb_ireg3[11]_i_1_n_0 ;
  wire \sig_xfer_end_strb_ireg3[12]_i_1_n_0 ;
  wire \sig_xfer_end_strb_ireg3[13]_i_1_n_0 ;
  wire \sig_xfer_end_strb_ireg3[14]_i_1_n_0 ;
  wire \sig_xfer_end_strb_ireg3[15]_i_1_n_0 ;
  wire \sig_xfer_end_strb_ireg3[1]_i_1_n_0 ;
  wire \sig_xfer_end_strb_ireg3[2]_i_1_n_0 ;
  wire \sig_xfer_end_strb_ireg3[3]_i_1_n_0 ;
  wire \sig_xfer_end_strb_ireg3[4]_i_1_n_0 ;
  wire \sig_xfer_end_strb_ireg3[5]_i_1_n_0 ;
  wire \sig_xfer_end_strb_ireg3[6]_i_1_n_0 ;
  wire \sig_xfer_end_strb_ireg3[7]_i_1_n_0 ;
  wire \sig_xfer_end_strb_ireg3[9]_i_1_n_0 ;
  wire sig_xfer_len_eq_0_im2;
  wire sig_xfer_len_eq_0_ireg3;
  wire sig_xfer_len_eq_0_ireg3_i_2_n_0;
  wire sig_xfer_reg_empty;
  wire sig_xfer_reg_empty_i_1_n_0;
  wire [14:1]sig_xfer_strt_strb_im2;
  wire [15:0]sig_xfer_strt_strb_ireg3;
  wire \sig_xfer_strt_strb_ireg3[0]_i_1_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[10]_i_2_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[12]_i_1_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[13]_i_2_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[14]_i_2_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[15]_i_10_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[15]_i_11_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[15]_i_12_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[15]_i_13_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[15]_i_1_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[15]_i_6_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[15]_i_8_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[15]_i_9_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[7]_i_1_n_0 ;
  wire \sig_xfer_strt_strb_ireg3[9]_i_2_n_0 ;
  wire [7:7]\NLW_sig_adjusted_addr_incr_ireg2_reg[7]_i_1_CO_UNCONNECTED ;
  wire [7:3]\NLW_sig_btt_cntr_im0_reg[19]_i_1_CO_UNCONNECTED ;
  wire [7:4]\NLW_sig_btt_cntr_im0_reg[19]_i_1_O_UNCONNECTED ;
  wire [7:5]NLW_sig_btt_lt_b2mbaa_im01_carry_CO_UNCONNECTED;
  wire [7:0]NLW_sig_btt_lt_b2mbaa_im01_carry_O_UNCONNECTED;
  wire [7:7]\NLW_sig_predict_addr_lsh_ireg3_reg[15]_i_1_CO_UNCONNECTED ;

  LUT6 #(
    .INIT(64'hFFFFFFFF4444F444)) 
    \FSM_onehot_sig_pcc_sm_state[1]_i_1 
       (.I0(sig_push_input_reg11_out),
        .I1(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[1] ),
        .I2(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[6] ),
        .I3(sig_parent_done),
        .I4(sig_calc_error_pushed),
        .I5(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[0] ),
        .O(\FSM_onehot_sig_pcc_sm_state[1]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair156" *) 
  LUT5 #(
    .INIT(32'h88888F88)) 
    \FSM_onehot_sig_pcc_sm_state[2]_i_1 
       (.I0(sig_push_input_reg11_out),
        .I1(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[1] ),
        .I2(sig_parent_done),
        .I3(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[6] ),
        .I4(sig_calc_error_pushed),
        .O(\FSM_onehot_sig_pcc_sm_state[2]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair179" *) 
  LUT3 #(
    .INIT(8'hBA)) 
    \FSM_onehot_sig_pcc_sm_state[5]_i_1 
       (.I0(sig_sm_ld_xfer_reg_ns),
        .I1(\FSM_onehot_sig_pcc_sm_state[6]_i_2_n_0 ),
        .I2(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[5] ),
        .O(\FSM_onehot_sig_pcc_sm_state[5]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair179" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \FSM_onehot_sig_pcc_sm_state[6]_i_1 
       (.I0(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[5] ),
        .I1(\FSM_onehot_sig_pcc_sm_state[6]_i_2_n_0 ),
        .O(\FSM_onehot_sig_pcc_sm_state[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000770277077702)) 
    \FSM_onehot_sig_pcc_sm_state[6]_i_2 
       (.I0(sig_mstr2addr_cmd_valid),
        .I1(sig_ld_xfer_reg_tmp_reg_0),
        .I2(sig_mstr2sf_cmd_valid),
        .I3(\USE_SRL_FIFO.sig_wr_fifo ),
        .I4(sig_mstr2data_cmd_valid),
        .I5(sig_ld_xfer_reg_tmp_reg_1),
        .O(\FSM_onehot_sig_pcc_sm_state[6]_i_2_n_0 ));
  LUT3 #(
    .INIT(8'hEA)) 
    \FSM_onehot_sig_pcc_sm_state[7]_i_1 
       (.I0(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[7] ),
        .I1(sig_calc_error_pushed),
        .I2(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[6] ),
        .O(\FSM_onehot_sig_pcc_sm_state[7]_i_1_n_0 ));
  (* FSM_ENCODED_STATES = "init:00000001,calc_2:00001000,calc_3:00010000,wait_on_xfer_push:00100000,chk_if_done:01000000,error_trap:10000000,calc_1:00000100,wait_for_cmd:00000010" *) 
  FDSE #(
    .INIT(1'b1)) 
    \FSM_onehot_sig_pcc_sm_state_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(1'b0),
        .Q(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[0] ),
        .S(sig_reset_reg));
  (* FSM_ENCODED_STATES = "init:00000001,calc_2:00001000,calc_3:00010000,wait_on_xfer_push:00100000,chk_if_done:01000000,error_trap:10000000,calc_1:00000100,wait_for_cmd:00000010" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_onehot_sig_pcc_sm_state_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\FSM_onehot_sig_pcc_sm_state[1]_i_1_n_0 ),
        .Q(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[1] ),
        .R(sig_reset_reg));
  (* FSM_ENCODED_STATES = "init:00000001,calc_2:00001000,calc_3:00010000,wait_on_xfer_push:00100000,chk_if_done:01000000,error_trap:10000000,calc_1:00000100,wait_for_cmd:00000010" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_onehot_sig_pcc_sm_state_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\FSM_onehot_sig_pcc_sm_state[2]_i_1_n_0 ),
        .Q(sig_sm_ld_calc2_reg_ns),
        .R(sig_reset_reg));
  (* FSM_ENCODED_STATES = "init:00000001,calc_2:00001000,calc_3:00010000,wait_on_xfer_push:00100000,chk_if_done:01000000,error_trap:10000000,calc_1:00000100,wait_for_cmd:00000010" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_onehot_sig_pcc_sm_state_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_sm_ld_calc2_reg),
        .Q(sig_sm_ld_xfer_reg_ns),
        .R(sig_reset_reg));
  (* FSM_ENCODED_STATES = "init:00000001,calc_2:00001000,calc_3:00010000,wait_on_xfer_push:00100000,chk_if_done:01000000,error_trap:10000000,calc_1:00000100,wait_for_cmd:00000010" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_onehot_sig_pcc_sm_state_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\FSM_onehot_sig_pcc_sm_state[5]_i_1_n_0 ),
        .Q(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[5] ),
        .R(sig_reset_reg));
  (* FSM_ENCODED_STATES = "init:00000001,calc_2:00001000,calc_3:00010000,wait_on_xfer_push:00100000,chk_if_done:01000000,error_trap:10000000,calc_1:00000100,wait_for_cmd:00000010" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_onehot_sig_pcc_sm_state_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\FSM_onehot_sig_pcc_sm_state[6]_i_1_n_0 ),
        .Q(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[6] ),
        .R(sig_reset_reg));
  (* FSM_ENCODED_STATES = "init:00000001,calc_2:00001000,calc_3:00010000,wait_on_xfer_push:00100000,chk_if_done:01000000,error_trap:10000000,calc_1:00000100,wait_for_cmd:00000010" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_onehot_sig_pcc_sm_state_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\FSM_onehot_sig_pcc_sm_state[7]_i_1_n_0 ),
        .Q(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[7] ),
        .R(sig_reset_reg));
  LUT6 #(
    .INIT(64'h00FFFFFF57575757)) 
    \INFERRED_GEN.data_reg[3][10]_srl4_i_1 
       (.I0(sig_brst_cnt_eq_zero_ireg1),
        .I1(sig_btt_eq_b2mbaa_ireg1),
        .I2(sig_btt_lt_b2mbaa_ireg1),
        .I3(sig_brst_cnt_eq_one_ireg1),
        .I4(sig_addr_aligned_ireg1),
        .I5(sig_no_btt_residue_ireg1),
        .O(sig_mstr2data_sequential));
  LUT2 #(
    .INIT(4'h2)) 
    \INFERRED_GEN.data_reg[3][11]_srl4_i_1__0 
       (.I0(sig_input_drr_reg),
        .I1(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[32]));
  (* SOFT_HLUTNM = "soft_lutpair139" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][13]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[15]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[15]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[31]));
  (* SOFT_HLUTNM = "soft_lutpair140" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][14]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[14]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[14]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[30]));
  (* SOFT_HLUTNM = "soft_lutpair141" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][15]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[13]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[13]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[29]));
  (* SOFT_HLUTNM = "soft_lutpair142" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][16]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[12]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[12]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[28]));
  (* SOFT_HLUTNM = "soft_lutpair143" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][17]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[11]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[11]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[27]));
  (* SOFT_HLUTNM = "soft_lutpair144" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][18]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[10]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[10]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[26]));
  (* SOFT_HLUTNM = "soft_lutpair145" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][19]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[9]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[9]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[25]));
  (* SOFT_HLUTNM = "soft_lutpair178" *) 
  LUT3 #(
    .INIT(8'hA9)) 
    \INFERRED_GEN.data_reg[3][19]_srl4_i_1__0 
       (.I0(\sig_adjusted_addr_incr_ireg2_reg_n_0_[7] ),
        .I1(\INFERRED_GEN.data_reg[3][20]_srl4_i_2_n_0 ),
        .I2(\sig_adjusted_addr_incr_ireg2_reg_n_0_[6] ),
        .O(in[35]));
  (* SOFT_HLUTNM = "soft_lutpair146" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][20]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[8]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[8]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[24]));
  (* SOFT_HLUTNM = "soft_lutpair178" *) 
  LUT2 #(
    .INIT(4'h9)) 
    \INFERRED_GEN.data_reg[3][20]_srl4_i_1__0 
       (.I0(\sig_adjusted_addr_incr_ireg2_reg_n_0_[6] ),
        .I1(\INFERRED_GEN.data_reg[3][20]_srl4_i_2_n_0 ),
        .O(in[34]));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFFE)) 
    \INFERRED_GEN.data_reg[3][20]_srl4_i_2 
       (.I0(\sig_adjusted_addr_incr_ireg2_reg_n_0_[4] ),
        .I1(\sig_adjusted_addr_incr_ireg2_reg_n_0_[2] ),
        .I2(\sig_adjusted_addr_incr_ireg2_reg_n_0_[0] ),
        .I3(\sig_adjusted_addr_incr_ireg2_reg_n_0_[1] ),
        .I4(\sig_adjusted_addr_incr_ireg2_reg_n_0_[3] ),
        .I5(\sig_adjusted_addr_incr_ireg2_reg_n_0_[5] ),
        .O(\INFERRED_GEN.data_reg[3][20]_srl4_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair147" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][21]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[7]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[7]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[23]));
  LUT6 #(
    .INIT(64'hAAAAAAAAAAAAAAA9)) 
    \INFERRED_GEN.data_reg[3][21]_srl4_i_1__0 
       (.I0(\sig_adjusted_addr_incr_ireg2_reg_n_0_[5] ),
        .I1(\sig_adjusted_addr_incr_ireg2_reg_n_0_[3] ),
        .I2(\sig_adjusted_addr_incr_ireg2_reg_n_0_[1] ),
        .I3(\sig_adjusted_addr_incr_ireg2_reg_n_0_[0] ),
        .I4(\sig_adjusted_addr_incr_ireg2_reg_n_0_[2] ),
        .I5(\sig_adjusted_addr_incr_ireg2_reg_n_0_[4] ),
        .O(in[33]));
  (* SOFT_HLUTNM = "soft_lutpair148" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][22]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[6]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[6]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[22]));
  (* SOFT_HLUTNM = "soft_lutpair157" *) 
  LUT5 #(
    .INIT(32'hAAAAAAA9)) 
    \INFERRED_GEN.data_reg[3][22]_srl4_i_1__0 
       (.I0(\sig_adjusted_addr_incr_ireg2_reg_n_0_[4] ),
        .I1(\sig_adjusted_addr_incr_ireg2_reg_n_0_[2] ),
        .I2(\sig_adjusted_addr_incr_ireg2_reg_n_0_[0] ),
        .I3(\sig_adjusted_addr_incr_ireg2_reg_n_0_[1] ),
        .I4(\sig_adjusted_addr_incr_ireg2_reg_n_0_[3] ),
        .O(in[32]));
  (* SOFT_HLUTNM = "soft_lutpair149" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][23]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[5]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[5]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[21]));
  (* SOFT_HLUTNM = "soft_lutpair190" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][23]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[15]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[31]),
        .O(in[31]));
  (* SOFT_HLUTNM = "soft_lutpair150" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][24]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[4]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[4]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[20]));
  (* SOFT_HLUTNM = "soft_lutpair190" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][24]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[14]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[30]),
        .O(in[30]));
  (* SOFT_HLUTNM = "soft_lutpair151" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][25]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[3]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[3]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[19]));
  (* SOFT_HLUTNM = "soft_lutpair191" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][25]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[13]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[29]),
        .O(in[29]));
  (* SOFT_HLUTNM = "soft_lutpair152" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][26]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[2]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[2]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[18]));
  (* SOFT_HLUTNM = "soft_lutpair191" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][26]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[12]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[28]),
        .O(in[28]));
  (* SOFT_HLUTNM = "soft_lutpair153" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][27]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[1]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[1]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[17]));
  (* SOFT_HLUTNM = "soft_lutpair187" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][27]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[11]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[27]),
        .O(in[27]));
  (* SOFT_HLUTNM = "soft_lutpair154" *) 
  LUT5 #(
    .INIT(32'hBFBFBF80)) 
    \INFERRED_GEN.data_reg[3][28]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[0]),
        .I1(sig_first_xfer_im0),
        .I2(sig_xfer_len_eq_0_ireg3),
        .I3(sig_xfer_end_strb_ireg3[0]),
        .I4(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[16]));
  (* SOFT_HLUTNM = "soft_lutpair192" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][28]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[10]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[26]),
        .O(in[26]));
  (* SOFT_HLUTNM = "soft_lutpair139" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][29]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[15]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[15]));
  (* SOFT_HLUTNM = "soft_lutpair192" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][29]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[9]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[25]),
        .O(in[25]));
  (* SOFT_HLUTNM = "soft_lutpair140" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][30]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[14]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[14]));
  (* SOFT_HLUTNM = "soft_lutpair188" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][30]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[8]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[24]),
        .O(in[24]));
  (* SOFT_HLUTNM = "soft_lutpair141" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][31]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[13]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[13]));
  (* SOFT_HLUTNM = "soft_lutpair186" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][31]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[7]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[23]),
        .O(in[23]));
  (* SOFT_HLUTNM = "soft_lutpair142" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][32]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[12]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[12]));
  (* SOFT_HLUTNM = "soft_lutpair185" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][32]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[6]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[22]),
        .O(in[22]));
  (* SOFT_HLUTNM = "soft_lutpair143" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][33]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[11]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[11]));
  (* SOFT_HLUTNM = "soft_lutpair193" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][33]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[5]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[21]),
        .O(in[21]));
  (* SOFT_HLUTNM = "soft_lutpair144" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][34]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[10]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[10]));
  (* SOFT_HLUTNM = "soft_lutpair193" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][34]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[4]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[20]),
        .O(in[20]));
  (* SOFT_HLUTNM = "soft_lutpair145" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][35]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[9]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[9]));
  (* SOFT_HLUTNM = "soft_lutpair188" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][35]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[3]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[19]),
        .O(in[19]));
  (* SOFT_HLUTNM = "soft_lutpair146" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][36]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[8]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[8]));
  (* SOFT_HLUTNM = "soft_lutpair187" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][36]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[2]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[18]),
        .O(in[18]));
  (* SOFT_HLUTNM = "soft_lutpair147" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][37]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[7]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[7]));
  (* SOFT_HLUTNM = "soft_lutpair185" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][37]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[1]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[17]),
        .O(in[17]));
  (* SOFT_HLUTNM = "soft_lutpair148" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][38]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[6]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[6]));
  (* SOFT_HLUTNM = "soft_lutpair183" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][38]_srl4_i_1__0 
       (.I0(sig_addr_cntr_im0_msh_reg[0]),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[16]),
        .O(in[16]));
  (* SOFT_HLUTNM = "soft_lutpair149" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][39]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[5]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[5]));
  (* SOFT_HLUTNM = "soft_lutpair194" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][39]_srl4_i_1__0 
       (.I0(p_1_in_0),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[15]),
        .O(in[15]));
  (* SOFT_HLUTNM = "soft_lutpair163" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \INFERRED_GEN.data_reg[3][3]_srl4_i_1 
       (.I0(sig_first_xfer_im0),
        .I1(sig_input_drr_reg),
        .O(sig_first_xfer_im0_reg_0));
  (* SOFT_HLUTNM = "soft_lutpair150" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][40]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[4]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[4]));
  (* SOFT_HLUTNM = "soft_lutpair194" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][40]_srl4_i_1__0 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[14] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[14]),
        .O(in[14]));
  (* SOFT_HLUTNM = "soft_lutpair151" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][41]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[3]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[3]));
  (* SOFT_HLUTNM = "soft_lutpair195" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][41]_srl4_i_1__0 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[13] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[13]),
        .O(in[13]));
  (* SOFT_HLUTNM = "soft_lutpair152" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][42]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[2]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[2]));
  (* SOFT_HLUTNM = "soft_lutpair195" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][42]_srl4_i_1__0 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[12] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[12]),
        .O(in[12]));
  (* SOFT_HLUTNM = "soft_lutpair153" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][43]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[1]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[1]));
  (* SOFT_HLUTNM = "soft_lutpair196" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][43]_srl4_i_1__0 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[11] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[11]),
        .O(in[11]));
  (* SOFT_HLUTNM = "soft_lutpair154" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][44]_srl4_i_1 
       (.I0(sig_xfer_strt_strb_ireg3[0]),
        .I1(sig_first_xfer_im0),
        .O(sig_calc_error_reg_reg_0[0]));
  (* SOFT_HLUTNM = "soft_lutpair196" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][44]_srl4_i_1__0 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[10] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[10]),
        .O(in[10]));
  (* SOFT_HLUTNM = "soft_lutpair197" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][45]_srl4_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[9] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[9]),
        .O(in[9]));
  (* SOFT_HLUTNM = "soft_lutpair197" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][46]_srl4_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[8] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[8]),
        .O(in[8]));
  (* SOFT_HLUTNM = "soft_lutpair184" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][47]_srl4_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[7] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[7]),
        .O(in[7]));
  (* SOFT_HLUTNM = "soft_lutpair183" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][48]_srl4_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[6] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[6]),
        .O(in[6]));
  (* SOFT_HLUTNM = "soft_lutpair186" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][49]_srl4_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[5] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[5]),
        .O(in[5]));
  (* SOFT_HLUTNM = "soft_lutpair184" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][50]_srl4_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[4] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[4]),
        .O(in[4]));
  (* SOFT_HLUTNM = "soft_lutpair182" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][51]_srl4_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[3]),
        .O(in[3]));
  (* SOFT_HLUTNM = "soft_lutpair182" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][52]_srl4_i_1__0 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[2]),
        .O(in[2]));
  (* SOFT_HLUTNM = "soft_lutpair181" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][53]_srl4_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[1]),
        .O(in[1]));
  (* SOFT_HLUTNM = "soft_lutpair181" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \INFERRED_GEN.data_reg[3][54]_srl4_i_2 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I1(in[36]),
        .I2(sig_addr_cntr_lsh_kh[0]),
        .O(in[0]));
  (* SOFT_HLUTNM = "soft_lutpair168" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \INFERRED_GEN.data_reg[3][9]_srl4_i_1 
       (.I0(in[37]),
        .I1(sig_mstr2data_sequential),
        .O(sig_calc_error_reg_reg_0[33]));
  LUT5 #(
    .INIT(32'hAAAABAAA)) 
    \USE_SINGLE_REG.sig_regfifo_empty_reg_i_2 
       (.I0(sig_init_done),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(sig_calc_error_pushed),
        .O(\USE_SINGLE_REG.sig_regfifo_empty_reg0 ));
  LUT6 #(
    .INIT(64'hCCCC8888C0CC8888)) 
    \USE_SINGLE_REG.sig_regfifo_full_reg_i_1 
       (.I0(E),
        .I1(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I2(sig_sm_halt_reg),
        .I3(sig_input_reg_empty),
        .I4(sig_cmd2mstr_cmd_valid),
        .I5(sig_calc_error_pushed),
        .O(sig_cmd_stat_rst_user_reg_n_cdc_from_reg));
  (* SOFT_HLUTNM = "soft_lutpair137" *) 
  LUT3 #(
    .INIT(8'h04)) 
    sig_addr_aligned_ireg1_i_1
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[6] ),
        .I1(\sig_bytes_to_mbaa_ireg1[7]_i_2_n_0 ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[7] ),
        .O(sig_addr_aligned_im0));
  FDRE #(
    .INIT(1'b0)) 
    sig_addr_aligned_ireg1_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(sig_addr_aligned_im0),
        .Q(sig_addr_aligned_ireg1),
        .R(sig_reset_reg));
  LUT6 #(
    .INIT(64'h00002000FFFFEFFF)) 
    \sig_addr_cntr_im0_msh[0]_i_1 
       (.I0(Q[38]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(sig_addr_cntr_im0_msh_reg[0]),
        .O(p_0_in[0]));
  LUT4 #(
    .INIT(16'hB88B)) 
    \sig_addr_cntr_im0_msh[10]_i_1 
       (.I0(Q[48]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[10]),
        .I3(\sig_addr_cntr_im0_msh[10]_i_2_n_0 ),
        .O(p_0_in[10]));
  (* SOFT_HLUTNM = "soft_lutpair155" *) 
  LUT5 #(
    .INIT(32'hF7FFFFFF)) 
    \sig_addr_cntr_im0_msh[10]_i_2 
       (.I0(sig_addr_cntr_im0_msh_reg[8]),
        .I1(sig_addr_cntr_im0_msh_reg[6]),
        .I2(\sig_addr_cntr_im0_msh[8]_i_2_n_0 ),
        .I3(sig_addr_cntr_im0_msh_reg[7]),
        .I4(sig_addr_cntr_im0_msh_reg[9]),
        .O(\sig_addr_cntr_im0_msh[10]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hB88B)) 
    \sig_addr_cntr_im0_msh[11]_i_1 
       (.I0(Q[49]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[11]),
        .I3(\sig_addr_cntr_im0_msh[13]_i_2_n_0 ),
        .O(p_0_in[11]));
  (* SOFT_HLUTNM = "soft_lutpair138" *) 
  LUT5 #(
    .INIT(32'hB8BB8B88)) 
    \sig_addr_cntr_im0_msh[12]_i_1 
       (.I0(Q[50]),
        .I1(sig_push_input_reg11_out),
        .I2(\sig_addr_cntr_im0_msh[13]_i_2_n_0 ),
        .I3(sig_addr_cntr_im0_msh_reg[11]),
        .I4(sig_addr_cntr_im0_msh_reg[12]),
        .O(p_0_in[12]));
  LUT6 #(
    .INIT(64'hB88BB8B8B8B8B8B8)) 
    \sig_addr_cntr_im0_msh[13]_i_1 
       (.I0(Q[51]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[13]),
        .I3(\sig_addr_cntr_im0_msh[13]_i_2_n_0 ),
        .I4(sig_addr_cntr_im0_msh_reg[11]),
        .I5(sig_addr_cntr_im0_msh_reg[12]),
        .O(p_0_in[13]));
  LUT6 #(
    .INIT(64'hF7FFFFFFFFFFFFFF)) 
    \sig_addr_cntr_im0_msh[13]_i_2 
       (.I0(sig_addr_cntr_im0_msh_reg[9]),
        .I1(sig_addr_cntr_im0_msh_reg[7]),
        .I2(\sig_addr_cntr_im0_msh[8]_i_2_n_0 ),
        .I3(sig_addr_cntr_im0_msh_reg[6]),
        .I4(sig_addr_cntr_im0_msh_reg[8]),
        .I5(sig_addr_cntr_im0_msh_reg[10]),
        .O(\sig_addr_cntr_im0_msh[13]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h8BB8B8B8)) 
    \sig_addr_cntr_im0_msh[14]_i_1 
       (.I0(Q[52]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[14]),
        .I3(\sig_addr_cntr_im0_msh[15]_i_3_n_0 ),
        .I4(sig_addr_cntr_im0_msh_reg[13]),
        .O(p_0_in[14]));
  LUT4 #(
    .INIT(16'hBAAA)) 
    \sig_addr_cntr_im0_msh[15]_i_1 
       (.I0(sig_push_input_reg11_out),
        .I1(sig_predict_addr_lsh_ireg3),
        .I2(p_1_in_0),
        .I3(\FSM_onehot_sig_pcc_sm_state[6]_i_2_n_0 ),
        .O(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h8BB8B8B8B8B8B8B8)) 
    \sig_addr_cntr_im0_msh[15]_i_2 
       (.I0(Q[53]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[15]),
        .I3(sig_addr_cntr_im0_msh_reg[13]),
        .I4(\sig_addr_cntr_im0_msh[15]_i_3_n_0 ),
        .I5(sig_addr_cntr_im0_msh_reg[14]),
        .O(p_0_in[15]));
  (* SOFT_HLUTNM = "soft_lutpair138" *) 
  LUT3 #(
    .INIT(8'h08)) 
    \sig_addr_cntr_im0_msh[15]_i_3 
       (.I0(sig_addr_cntr_im0_msh_reg[12]),
        .I1(sig_addr_cntr_im0_msh_reg[11]),
        .I2(\sig_addr_cntr_im0_msh[13]_i_2_n_0 ),
        .O(\sig_addr_cntr_im0_msh[15]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h8BB8)) 
    \sig_addr_cntr_im0_msh[1]_i_1 
       (.I0(Q[39]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[0]),
        .I3(sig_addr_cntr_im0_msh_reg[1]),
        .O(p_0_in[1]));
  LUT5 #(
    .INIT(32'h8BB8B8B8)) 
    \sig_addr_cntr_im0_msh[2]_i_1 
       (.I0(Q[40]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[2]),
        .I3(sig_addr_cntr_im0_msh_reg[0]),
        .I4(sig_addr_cntr_im0_msh_reg[1]),
        .O(p_0_in[2]));
  LUT6 #(
    .INIT(64'h8BB8B8B8B8B8B8B8)) 
    \sig_addr_cntr_im0_msh[3]_i_1 
       (.I0(Q[41]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[3]),
        .I3(sig_addr_cntr_im0_msh_reg[1]),
        .I4(sig_addr_cntr_im0_msh_reg[0]),
        .I5(sig_addr_cntr_im0_msh_reg[2]),
        .O(p_0_in[3]));
  LUT4 #(
    .INIT(16'hB88B)) 
    \sig_addr_cntr_im0_msh[4]_i_1 
       (.I0(Q[42]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[4]),
        .I3(\sig_addr_cntr_im0_msh[4]_i_2_n_0 ),
        .O(p_0_in[4]));
  (* SOFT_HLUTNM = "soft_lutpair158" *) 
  LUT4 #(
    .INIT(16'h7FFF)) 
    \sig_addr_cntr_im0_msh[4]_i_2 
       (.I0(sig_addr_cntr_im0_msh_reg[2]),
        .I1(sig_addr_cntr_im0_msh_reg[0]),
        .I2(sig_addr_cntr_im0_msh_reg[1]),
        .I3(sig_addr_cntr_im0_msh_reg[3]),
        .O(\sig_addr_cntr_im0_msh[4]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hB88B)) 
    \sig_addr_cntr_im0_msh[5]_i_1 
       (.I0(Q[43]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[5]),
        .I3(\sig_addr_cntr_im0_msh[5]_i_2_n_0 ),
        .O(p_0_in[5]));
  (* SOFT_HLUTNM = "soft_lutpair158" *) 
  LUT5 #(
    .INIT(32'h7FFFFFFF)) 
    \sig_addr_cntr_im0_msh[5]_i_2 
       (.I0(sig_addr_cntr_im0_msh_reg[3]),
        .I1(sig_addr_cntr_im0_msh_reg[1]),
        .I2(sig_addr_cntr_im0_msh_reg[0]),
        .I3(sig_addr_cntr_im0_msh_reg[2]),
        .I4(sig_addr_cntr_im0_msh_reg[4]),
        .O(\sig_addr_cntr_im0_msh[5]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hB88B)) 
    \sig_addr_cntr_im0_msh[6]_i_1 
       (.I0(Q[44]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[6]),
        .I3(\sig_addr_cntr_im0_msh[8]_i_2_n_0 ),
        .O(p_0_in[6]));
  LUT5 #(
    .INIT(32'hB88BB8B8)) 
    \sig_addr_cntr_im0_msh[7]_i_1 
       (.I0(Q[45]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[7]),
        .I3(\sig_addr_cntr_im0_msh[8]_i_2_n_0 ),
        .I4(sig_addr_cntr_im0_msh_reg[6]),
        .O(p_0_in[7]));
  LUT6 #(
    .INIT(64'hB8B88BB8B8B8B8B8)) 
    \sig_addr_cntr_im0_msh[8]_i_1 
       (.I0(Q[46]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[8]),
        .I3(sig_addr_cntr_im0_msh_reg[6]),
        .I4(\sig_addr_cntr_im0_msh[8]_i_2_n_0 ),
        .I5(sig_addr_cntr_im0_msh_reg[7]),
        .O(p_0_in[8]));
  LUT6 #(
    .INIT(64'h7FFFFFFFFFFFFFFF)) 
    \sig_addr_cntr_im0_msh[8]_i_2 
       (.I0(sig_addr_cntr_im0_msh_reg[4]),
        .I1(sig_addr_cntr_im0_msh_reg[2]),
        .I2(sig_addr_cntr_im0_msh_reg[0]),
        .I3(sig_addr_cntr_im0_msh_reg[1]),
        .I4(sig_addr_cntr_im0_msh_reg[3]),
        .I5(sig_addr_cntr_im0_msh_reg[5]),
        .O(\sig_addr_cntr_im0_msh[8]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hB88B)) 
    \sig_addr_cntr_im0_msh[9]_i_1 
       (.I0(Q[47]),
        .I1(sig_push_input_reg11_out),
        .I2(sig_addr_cntr_im0_msh_reg[9]),
        .I3(\sig_addr_cntr_im0_msh[9]_i_2_n_0 ),
        .O(p_0_in[9]));
  (* SOFT_HLUTNM = "soft_lutpair155" *) 
  LUT4 #(
    .INIT(16'hDFFF)) 
    \sig_addr_cntr_im0_msh[9]_i_2 
       (.I0(sig_addr_cntr_im0_msh_reg[7]),
        .I1(\sig_addr_cntr_im0_msh[8]_i_2_n_0 ),
        .I2(sig_addr_cntr_im0_msh_reg[6]),
        .I3(sig_addr_cntr_im0_msh_reg[8]),
        .O(\sig_addr_cntr_im0_msh[9]_i_2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[0]),
        .Q(sig_addr_cntr_im0_msh_reg[0]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[10]),
        .Q(sig_addr_cntr_im0_msh_reg[10]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[11]),
        .Q(sig_addr_cntr_im0_msh_reg[11]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[12]),
        .Q(sig_addr_cntr_im0_msh_reg[12]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[13]),
        .Q(sig_addr_cntr_im0_msh_reg[13]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[14]),
        .Q(sig_addr_cntr_im0_msh_reg[14]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[15]),
        .Q(sig_addr_cntr_im0_msh_reg[15]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[1]),
        .Q(sig_addr_cntr_im0_msh_reg[1]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[2]),
        .Q(sig_addr_cntr_im0_msh_reg[2]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[3]),
        .Q(sig_addr_cntr_im0_msh_reg[3]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[4]),
        .Q(sig_addr_cntr_im0_msh_reg[4]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[5]),
        .Q(sig_addr_cntr_im0_msh_reg[5]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[6]),
        .Q(sig_addr_cntr_im0_msh_reg[6]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[7]),
        .Q(sig_addr_cntr_im0_msh_reg[7]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[8]),
        .Q(sig_addr_cntr_im0_msh_reg[8]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_im0_msh_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_im0_msh[15]_i_1_n_0 ),
        .D(p_0_in[9]),
        .Q(sig_addr_cntr_im0_msh_reg[9]),
        .R(sig_reset_reg));
  (* SOFT_HLUTNM = "soft_lutpair159" *) 
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_addr_cntr_incr_ireg2[0]_i_1 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[0] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[0]),
        .O(\sig_addr_cntr_incr_ireg2[0]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_addr_cntr_incr_ireg2[1]_i_1 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[1] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[1]),
        .O(\sig_addr_cntr_incr_ireg2[1]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_addr_cntr_incr_ireg2[2]_i_1 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[2] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[2]),
        .O(\sig_addr_cntr_incr_ireg2[2]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_addr_cntr_incr_ireg2[3]_i_1 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[3] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[3]),
        .O(\sig_addr_cntr_incr_ireg2[3]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair163" *) 
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_addr_cntr_incr_ireg2[4]_i_1 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[4] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[4]),
        .O(\sig_addr_cntr_incr_ireg2[4]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_addr_cntr_incr_ireg2[5]_i_1 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[5] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[5]),
        .O(\sig_addr_cntr_incr_ireg2[5]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair162" *) 
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_addr_cntr_incr_ireg2[6]_i_1 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[6] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[6]),
        .O(\sig_addr_cntr_incr_ireg2[6]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_addr_cntr_incr_ireg2[7]_i_1 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[7] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[7]),
        .O(\sig_addr_cntr_incr_ireg2[7]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair162" *) 
  LUT3 #(
    .INIT(8'h0D)) 
    \sig_addr_cntr_incr_ireg2[8]_i_1 
       (.I0(sig_first_xfer_im0),
        .I1(sig_addr_aligned_ireg1),
        .I2(sig_btt_lt_b2mbaa_ireg1),
        .O(\sig_addr_cntr_incr_ireg2[8]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_incr_ireg2_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_incr_ireg2[0]_i_1_n_0 ),
        .Q(\sig_addr_cntr_incr_ireg2_reg_n_0_[0] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_incr_ireg2_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_incr_ireg2[1]_i_1_n_0 ),
        .Q(\sig_addr_cntr_incr_ireg2_reg_n_0_[1] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_incr_ireg2_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_incr_ireg2[2]_i_1_n_0 ),
        .Q(\sig_addr_cntr_incr_ireg2_reg_n_0_[2] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_incr_ireg2_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_incr_ireg2[3]_i_1_n_0 ),
        .Q(\sig_addr_cntr_incr_ireg2_reg_n_0_[3] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_incr_ireg2_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_incr_ireg2[4]_i_1_n_0 ),
        .Q(\sig_addr_cntr_incr_ireg2_reg_n_0_[4] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_incr_ireg2_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_incr_ireg2[5]_i_1_n_0 ),
        .Q(\sig_addr_cntr_incr_ireg2_reg_n_0_[5] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_incr_ireg2_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_incr_ireg2[6]_i_1_n_0 ),
        .Q(\sig_addr_cntr_incr_ireg2_reg_n_0_[6] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_incr_ireg2_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_incr_ireg2[7]_i_1_n_0 ),
        .Q(\sig_addr_cntr_incr_ireg2_reg_n_0_[7] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_incr_ireg2_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_incr_ireg2[8]_i_1_n_0 ),
        .Q(\sig_addr_cntr_incr_ireg2_reg_n_0_[8] ),
        .R(sig_reset_reg));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[0]_i_1 
       (.I0(Q[22]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[0] ),
        .O(p_1_in[0]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[10]_i_1 
       (.I0(Q[32]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[10] ),
        .O(p_1_in[10]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[11]_i_1 
       (.I0(Q[33]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[11] ),
        .O(p_1_in[11]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[12]_i_1 
       (.I0(Q[34]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[12] ),
        .O(p_1_in[12]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[13]_i_1 
       (.I0(Q[35]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[13] ),
        .O(p_1_in[13]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[14]_i_1 
       (.I0(Q[36]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[14] ),
        .O(p_1_in[14]));
  LUT5 #(
    .INIT(32'hFFFF0040)) 
    \sig_addr_cntr_lsh_im0[15]_i_1 
       (.I0(sig_sm_halt_reg),
        .I1(sig_input_reg_empty),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(in[37]),
        .I4(\FSM_onehot_sig_pcc_sm_state[6]_i_2_n_0 ),
        .O(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[15]_i_2 
       (.I0(Q[37]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(sig_predict_addr_lsh_ireg3),
        .O(p_1_in[15]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[1]_i_1 
       (.I0(Q[23]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[1] ),
        .O(p_1_in[1]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[2]_i_1 
       (.I0(Q[24]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[2] ),
        .O(p_1_in[2]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[3]_i_1 
       (.I0(Q[25]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[3] ),
        .O(p_1_in[3]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[4]_i_1 
       (.I0(Q[26]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[4] ),
        .O(p_1_in[4]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[5]_i_1 
       (.I0(Q[27]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[5] ),
        .O(p_1_in[5]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[6]_i_1 
       (.I0(Q[28]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[6] ),
        .O(p_1_in[6]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[7]_i_1 
       (.I0(Q[29]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[7] ),
        .O(p_1_in[7]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[8]_i_1 
       (.I0(Q[30]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[8] ),
        .O(p_1_in[8]));
  LUT6 #(
    .INIT(64'hFFFFEFFF00002000)) 
    \sig_addr_cntr_lsh_im0[9]_i_1 
       (.I0(Q[31]),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .I5(\sig_predict_addr_lsh_ireg3_reg_n_0_[9] ),
        .O(p_1_in[9]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[0]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[10]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[10] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[11]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[11] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[12]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[12] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[13]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[13] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[14]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[14] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[15]),
        .Q(p_1_in_0),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[1]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[2]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[3]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[4]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[4] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[5]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[5] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[6]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[6] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[7]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[7] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[8]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[8] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_im0_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(p_1_in[9]),
        .Q(\sig_addr_cntr_lsh_im0_reg_n_0_[9] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[22]),
        .Q(sig_addr_cntr_lsh_kh[0]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[32]),
        .Q(sig_addr_cntr_lsh_kh[10]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[33]),
        .Q(sig_addr_cntr_lsh_kh[11]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[34]),
        .Q(sig_addr_cntr_lsh_kh[12]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[35]),
        .Q(sig_addr_cntr_lsh_kh[13]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[36]),
        .Q(sig_addr_cntr_lsh_kh[14]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[37]),
        .Q(sig_addr_cntr_lsh_kh[15]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[16] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[38]),
        .Q(sig_addr_cntr_lsh_kh[16]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[17] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[39]),
        .Q(sig_addr_cntr_lsh_kh[17]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[18] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[40]),
        .Q(sig_addr_cntr_lsh_kh[18]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[19] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[41]),
        .Q(sig_addr_cntr_lsh_kh[19]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[23]),
        .Q(sig_addr_cntr_lsh_kh[1]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[20] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[42]),
        .Q(sig_addr_cntr_lsh_kh[20]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[21] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[43]),
        .Q(sig_addr_cntr_lsh_kh[21]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[22] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[44]),
        .Q(sig_addr_cntr_lsh_kh[22]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[23] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[45]),
        .Q(sig_addr_cntr_lsh_kh[23]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[24] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[46]),
        .Q(sig_addr_cntr_lsh_kh[24]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[25] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[47]),
        .Q(sig_addr_cntr_lsh_kh[25]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[26] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[48]),
        .Q(sig_addr_cntr_lsh_kh[26]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[27] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[49]),
        .Q(sig_addr_cntr_lsh_kh[27]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[28] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[50]),
        .Q(sig_addr_cntr_lsh_kh[28]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[29] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[51]),
        .Q(sig_addr_cntr_lsh_kh[29]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[24]),
        .Q(sig_addr_cntr_lsh_kh[2]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[30] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[52]),
        .Q(sig_addr_cntr_lsh_kh[30]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[31] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[53]),
        .Q(sig_addr_cntr_lsh_kh[31]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[25]),
        .Q(sig_addr_cntr_lsh_kh[3]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[26]),
        .Q(sig_addr_cntr_lsh_kh[4]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[27]),
        .Q(sig_addr_cntr_lsh_kh[5]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[28]),
        .Q(sig_addr_cntr_lsh_kh[6]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[29]),
        .Q(sig_addr_cntr_lsh_kh[7]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[30]),
        .Q(sig_addr_cntr_lsh_kh[8]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_cntr_lsh_kh_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[31]),
        .Q(sig_addr_cntr_lsh_kh[9]),
        .R(sig_reset_reg));
  LUT5 #(
    .INIT(32'h07F7F808)) 
    \sig_adjusted_addr_incr_ireg2[7]_i_10 
       (.I0(sig_bytes_to_mbaa_ireg1[3]),
        .I1(sig_first_xfer_im0),
        .I2(sig_btt_lt_b2mbaa_ireg1),
        .I3(\sig_btt_cntr_im0_reg_n_0_[3] ),
        .I4(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .O(\sig_adjusted_addr_incr_ireg2[7]_i_10_n_0 ));
  LUT5 #(
    .INIT(32'h07F7F808)) 
    \sig_adjusted_addr_incr_ireg2[7]_i_11 
       (.I0(sig_bytes_to_mbaa_ireg1[2]),
        .I1(sig_first_xfer_im0),
        .I2(sig_btt_lt_b2mbaa_ireg1),
        .I3(\sig_btt_cntr_im0_reg_n_0_[2] ),
        .I4(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .O(\sig_adjusted_addr_incr_ireg2[7]_i_11_n_0 ));
  LUT5 #(
    .INIT(32'h07F7F808)) 
    \sig_adjusted_addr_incr_ireg2[7]_i_12 
       (.I0(sig_bytes_to_mbaa_ireg1[1]),
        .I1(sig_first_xfer_im0),
        .I2(sig_btt_lt_b2mbaa_ireg1),
        .I3(\sig_btt_cntr_im0_reg_n_0_[1] ),
        .I4(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .O(\sig_adjusted_addr_incr_ireg2[7]_i_12_n_0 ));
  LUT5 #(
    .INIT(32'h07F7F808)) 
    \sig_adjusted_addr_incr_ireg2[7]_i_13 
       (.I0(sig_bytes_to_mbaa_ireg1[0]),
        .I1(sig_first_xfer_im0),
        .I2(sig_btt_lt_b2mbaa_ireg1),
        .I3(\sig_btt_cntr_im0_reg_n_0_[0] ),
        .I4(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .O(\sig_adjusted_addr_incr_ireg2[7]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_adjusted_addr_incr_ireg2[7]_i_2 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[3] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[3]),
        .O(\sig_adjusted_addr_incr_ireg2[7]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_adjusted_addr_incr_ireg2[7]_i_3 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[2] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[2]),
        .O(\sig_adjusted_addr_incr_ireg2[7]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_adjusted_addr_incr_ireg2[7]_i_4 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[1] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[1]),
        .O(\sig_adjusted_addr_incr_ireg2[7]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_adjusted_addr_incr_ireg2[7]_i_5 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[0] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[0]),
        .O(\sig_adjusted_addr_incr_ireg2[7]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_adjusted_addr_incr_ireg2[7]_i_6 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[7] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[7]),
        .O(\sig_adjusted_addr_incr_ireg2[7]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_adjusted_addr_incr_ireg2[7]_i_7 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[6] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[6]),
        .O(\sig_adjusted_addr_incr_ireg2[7]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_adjusted_addr_incr_ireg2[7]_i_8 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[5] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[5]),
        .O(\sig_adjusted_addr_incr_ireg2[7]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hB888)) 
    \sig_adjusted_addr_incr_ireg2[7]_i_9 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[4] ),
        .I1(sig_btt_lt_b2mbaa_ireg1),
        .I2(sig_first_xfer_im0),
        .I3(sig_bytes_to_mbaa_ireg1[4]),
        .O(\sig_adjusted_addr_incr_ireg2[7]_i_9_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_adjusted_addr_incr_ireg2_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(sig_adjusted_addr_incr_im1[0]),
        .Q(\sig_adjusted_addr_incr_ireg2_reg_n_0_[0] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_adjusted_addr_incr_ireg2_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(sig_adjusted_addr_incr_im1[1]),
        .Q(\sig_adjusted_addr_incr_ireg2_reg_n_0_[1] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_adjusted_addr_incr_ireg2_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(sig_adjusted_addr_incr_im1[2]),
        .Q(\sig_adjusted_addr_incr_ireg2_reg_n_0_[2] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_adjusted_addr_incr_ireg2_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(sig_adjusted_addr_incr_im1[3]),
        .Q(\sig_adjusted_addr_incr_ireg2_reg_n_0_[3] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_adjusted_addr_incr_ireg2_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(sig_adjusted_addr_incr_im1[4]),
        .Q(\sig_adjusted_addr_incr_ireg2_reg_n_0_[4] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_adjusted_addr_incr_ireg2_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(sig_adjusted_addr_incr_im1[5]),
        .Q(\sig_adjusted_addr_incr_ireg2_reg_n_0_[5] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_adjusted_addr_incr_ireg2_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(sig_adjusted_addr_incr_im1[6]),
        .Q(\sig_adjusted_addr_incr_ireg2_reg_n_0_[6] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_adjusted_addr_incr_ireg2_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(sig_adjusted_addr_incr_im1[7]),
        .Q(\sig_adjusted_addr_incr_ireg2_reg_n_0_[7] ),
        .R(sig_reset_reg));
  CARRY8 \sig_adjusted_addr_incr_ireg2_reg[7]_i_1 
       (.CI(1'b0),
        .CI_TOP(1'b0),
        .CO({\NLW_sig_adjusted_addr_incr_ireg2_reg[7]_i_1_CO_UNCONNECTED [7],\sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_1 ,\sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_2 ,\sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_3 ,\sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_4 ,\sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_5 ,\sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_6 ,\sig_adjusted_addr_incr_ireg2_reg[7]_i_1_n_7 }),
        .DI({1'b0,1'b0,1'b0,1'b0,\sig_adjusted_addr_incr_ireg2[7]_i_2_n_0 ,\sig_adjusted_addr_incr_ireg2[7]_i_3_n_0 ,\sig_adjusted_addr_incr_ireg2[7]_i_4_n_0 ,\sig_adjusted_addr_incr_ireg2[7]_i_5_n_0 }),
        .O(sig_adjusted_addr_incr_im1),
        .S({\sig_adjusted_addr_incr_ireg2[7]_i_6_n_0 ,\sig_adjusted_addr_incr_ireg2[7]_i_7_n_0 ,\sig_adjusted_addr_incr_ireg2[7]_i_8_n_0 ,\sig_adjusted_addr_incr_ireg2[7]_i_9_n_0 ,\sig_adjusted_addr_incr_ireg2[7]_i_10_n_0 ,\sig_adjusted_addr_incr_ireg2[7]_i_11_n_0 ,\sig_adjusted_addr_incr_ireg2[7]_i_12_n_0 ,\sig_adjusted_addr_incr_ireg2[7]_i_13_n_0 }));
  (* SOFT_HLUTNM = "soft_lutpair164" *) 
  LUT4 #(
    .INIT(16'h0008)) 
    sig_brst_cnt_eq_one_ireg1_i_1
       (.I0(sig_brst_cnt_eq_zero_ireg1_i_2_n_0),
        .I1(\sig_btt_cntr_im0_reg_n_0_[8] ),
        .I2(\sig_btt_cntr_im0_reg_n_0_[10] ),
        .I3(\sig_btt_cntr_im0_reg_n_0_[9] ),
        .O(sig_brst_cnt_eq_one_im0));
  FDRE #(
    .INIT(1'b0)) 
    sig_brst_cnt_eq_one_ireg1_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(sig_brst_cnt_eq_one_im0),
        .Q(sig_brst_cnt_eq_one_ireg1),
        .R(sig_reset_reg));
  (* SOFT_HLUTNM = "soft_lutpair164" *) 
  LUT4 #(
    .INIT(16'h0100)) 
    sig_brst_cnt_eq_zero_ireg1_i_1
       (.I0(\sig_btt_cntr_im0_reg_n_0_[10] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[9] ),
        .I2(\sig_btt_cntr_im0_reg_n_0_[8] ),
        .I3(sig_brst_cnt_eq_zero_ireg1_i_2_n_0),
        .O(sig_brst_cnt_eq_zero_im0));
  LUT4 #(
    .INIT(16'h0002)) 
    sig_brst_cnt_eq_zero_ireg1_i_2
       (.I0(sig_brst_cnt_eq_zero_ireg1_i_3_n_0),
        .I1(\sig_btt_cntr_im0_reg_n_0_[13] ),
        .I2(\sig_btt_cntr_im0_reg_n_0_[11] ),
        .I3(\sig_btt_cntr_im0_reg_n_0_[12] ),
        .O(sig_brst_cnt_eq_zero_ireg1_i_2_n_0));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    sig_brst_cnt_eq_zero_ireg1_i_3
       (.I0(\sig_btt_cntr_im0_reg_n_0_[16] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[14] ),
        .I2(\sig_btt_cntr_im0_reg_n_0_[15] ),
        .I3(\sig_btt_cntr_im0_reg_n_0_[18] ),
        .I4(\sig_btt_cntr_im0_reg_n_0_[17] ),
        .I5(\sig_btt_cntr_im0_reg_n_0_[19] ),
        .O(sig_brst_cnt_eq_zero_ireg1_i_3_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_brst_cnt_eq_zero_ireg1_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(sig_brst_cnt_eq_zero_im0),
        .Q(sig_brst_cnt_eq_zero_ireg1),
        .R(sig_reset_reg));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr_im0[15]_i_10 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[8] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[8] ),
        .I2(sig_push_input_reg11_out),
        .I3(Q[8]),
        .O(\sig_btt_cntr_im0[15]_i_10_n_0 ));
  LUT5 #(
    .INIT(32'h55554555)) 
    \sig_btt_cntr_im0[15]_i_2 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[8] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .O(\sig_btt_cntr_im0[15]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h5555755555554555)) 
    \sig_btt_cntr_im0[15]_i_3 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[15] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .I5(Q[15]),
        .O(\sig_btt_cntr_im0[15]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h5555755555554555)) 
    \sig_btt_cntr_im0[15]_i_4 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[14] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .I5(Q[14]),
        .O(\sig_btt_cntr_im0[15]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h5555755555554555)) 
    \sig_btt_cntr_im0[15]_i_5 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[13] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .I5(Q[13]),
        .O(\sig_btt_cntr_im0[15]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h5555755555554555)) 
    \sig_btt_cntr_im0[15]_i_6 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[12] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .I5(Q[12]),
        .O(\sig_btt_cntr_im0[15]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h5555755555554555)) 
    \sig_btt_cntr_im0[15]_i_7 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[11] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .I5(Q[11]),
        .O(\sig_btt_cntr_im0[15]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h5555755555554555)) 
    \sig_btt_cntr_im0[15]_i_8 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[10] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .I5(Q[10]),
        .O(\sig_btt_cntr_im0[15]_i_8_n_0 ));
  LUT6 #(
    .INIT(64'h5555755555554555)) 
    \sig_btt_cntr_im0[15]_i_9 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[9] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .I5(Q[9]),
        .O(\sig_btt_cntr_im0[15]_i_9_n_0 ));
  LUT4 #(
    .INIT(16'hFFBF)) 
    \sig_btt_cntr_im0[19]_i_2 
       (.I0(sig_sm_halt_reg),
        .I1(sig_input_reg_empty),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(in[37]),
        .O(\sig_btt_cntr_im0[19]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h5555755555554555)) 
    \sig_btt_cntr_im0[19]_i_3 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[19] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .I5(Q[19]),
        .O(\sig_btt_cntr_im0[19]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h5555755555554555)) 
    \sig_btt_cntr_im0[19]_i_4 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[18] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .I5(Q[18]),
        .O(\sig_btt_cntr_im0[19]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h5555755555554555)) 
    \sig_btt_cntr_im0[19]_i_5 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[17] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .I5(Q[17]),
        .O(\sig_btt_cntr_im0[19]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h5555755555554555)) 
    \sig_btt_cntr_im0[19]_i_6 
       (.I0(\sig_btt_cntr_im0_reg_n_0_[16] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .I5(Q[16]),
        .O(\sig_btt_cntr_im0[19]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr_im0[7]_i_10 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[7] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[7] ),
        .I2(sig_push_input_reg11_out),
        .I3(Q[7]),
        .O(\sig_btt_cntr_im0[7]_i_10_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr_im0[7]_i_11 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[6] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[6] ),
        .I2(sig_push_input_reg11_out),
        .I3(Q[6]),
        .O(\sig_btt_cntr_im0[7]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr_im0[7]_i_12 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[5] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[5] ),
        .I2(sig_push_input_reg11_out),
        .I3(Q[5]),
        .O(\sig_btt_cntr_im0[7]_i_12_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr_im0[7]_i_13 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[4] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[4] ),
        .I2(sig_push_input_reg11_out),
        .I3(Q[4]),
        .O(\sig_btt_cntr_im0[7]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr_im0[7]_i_14 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[3] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[3] ),
        .I2(sig_push_input_reg11_out),
        .I3(Q[3]),
        .O(\sig_btt_cntr_im0[7]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr_im0[7]_i_15 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[2] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[2] ),
        .I2(sig_push_input_reg11_out),
        .I3(Q[2]),
        .O(\sig_btt_cntr_im0[7]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr_im0[7]_i_16 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[1] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[1] ),
        .I2(sig_push_input_reg11_out),
        .I3(Q[1]),
        .O(\sig_btt_cntr_im0[7]_i_16_n_0 ));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_btt_cntr_im0[7]_i_17 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[0] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[0] ),
        .I2(sig_push_input_reg11_out),
        .I3(Q[0]),
        .O(\sig_btt_cntr_im0[7]_i_17_n_0 ));
  LUT5 #(
    .INIT(32'h55554555)) 
    \sig_btt_cntr_im0[7]_i_2 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[7] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .O(\sig_btt_cntr_im0[7]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h55554555)) 
    \sig_btt_cntr_im0[7]_i_3 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[6] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .O(\sig_btt_cntr_im0[7]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h55554555)) 
    \sig_btt_cntr_im0[7]_i_4 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[5] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .O(\sig_btt_cntr_im0[7]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h55554555)) 
    \sig_btt_cntr_im0[7]_i_5 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[4] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .O(\sig_btt_cntr_im0[7]_i_5_n_0 ));
  LUT5 #(
    .INIT(32'h55554555)) 
    \sig_btt_cntr_im0[7]_i_6 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[3] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .O(\sig_btt_cntr_im0[7]_i_6_n_0 ));
  LUT5 #(
    .INIT(32'h55554555)) 
    \sig_btt_cntr_im0[7]_i_7 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[2] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .O(\sig_btt_cntr_im0[7]_i_7_n_0 ));
  LUT5 #(
    .INIT(32'h55554555)) 
    \sig_btt_cntr_im0[7]_i_8 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[1] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .O(\sig_btt_cntr_im0[7]_i_8_n_0 ));
  LUT5 #(
    .INIT(32'h55554555)) 
    \sig_btt_cntr_im0[7]_i_9 
       (.I0(\sig_addr_cntr_incr_ireg2_reg_n_0_[0] ),
        .I1(sig_sm_halt_reg),
        .I2(sig_input_reg_empty),
        .I3(sig_cmd2mstr_cmd_valid),
        .I4(in[37]),
        .O(\sig_btt_cntr_im0[7]_i_9_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[7]_i_1_n_15 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[0] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[15]_i_1_n_13 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[10] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[15]_i_1_n_12 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[11] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[15]_i_1_n_11 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[12] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[15]_i_1_n_10 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[13] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[15]_i_1_n_9 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[14] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[15]_i_1_n_8 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[15] ),
        .R(sig_reset_reg));
  CARRY8 \sig_btt_cntr_im0_reg[15]_i_1 
       (.CI(\sig_btt_cntr_im0_reg[7]_i_1_n_0 ),
        .CI_TOP(1'b0),
        .CO({\sig_btt_cntr_im0_reg[15]_i_1_n_0 ,\sig_btt_cntr_im0_reg[15]_i_1_n_1 ,\sig_btt_cntr_im0_reg[15]_i_1_n_2 ,\sig_btt_cntr_im0_reg[15]_i_1_n_3 ,\sig_btt_cntr_im0_reg[15]_i_1_n_4 ,\sig_btt_cntr_im0_reg[15]_i_1_n_5 ,\sig_btt_cntr_im0_reg[15]_i_1_n_6 ,\sig_btt_cntr_im0_reg[15]_i_1_n_7 }),
        .DI({\sig_btt_cntr_im0[19]_i_2_n_0 ,\sig_btt_cntr_im0[19]_i_2_n_0 ,\sig_btt_cntr_im0[19]_i_2_n_0 ,\sig_btt_cntr_im0[19]_i_2_n_0 ,\sig_btt_cntr_im0[19]_i_2_n_0 ,\sig_btt_cntr_im0[19]_i_2_n_0 ,\sig_btt_cntr_im0[19]_i_2_n_0 ,\sig_btt_cntr_im0[15]_i_2_n_0 }),
        .O({\sig_btt_cntr_im0_reg[15]_i_1_n_8 ,\sig_btt_cntr_im0_reg[15]_i_1_n_9 ,\sig_btt_cntr_im0_reg[15]_i_1_n_10 ,\sig_btt_cntr_im0_reg[15]_i_1_n_11 ,\sig_btt_cntr_im0_reg[15]_i_1_n_12 ,\sig_btt_cntr_im0_reg[15]_i_1_n_13 ,\sig_btt_cntr_im0_reg[15]_i_1_n_14 ,\sig_btt_cntr_im0_reg[15]_i_1_n_15 }),
        .S({\sig_btt_cntr_im0[15]_i_3_n_0 ,\sig_btt_cntr_im0[15]_i_4_n_0 ,\sig_btt_cntr_im0[15]_i_5_n_0 ,\sig_btt_cntr_im0[15]_i_6_n_0 ,\sig_btt_cntr_im0[15]_i_7_n_0 ,\sig_btt_cntr_im0[15]_i_8_n_0 ,\sig_btt_cntr_im0[15]_i_9_n_0 ,\sig_btt_cntr_im0[15]_i_10_n_0 }));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[16] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[19]_i_1_n_15 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[16] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[17] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[19]_i_1_n_14 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[17] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[18] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[19]_i_1_n_13 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[18] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[19] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[19]_i_1_n_12 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[19] ),
        .R(sig_reset_reg));
  CARRY8 \sig_btt_cntr_im0_reg[19]_i_1 
       (.CI(\sig_btt_cntr_im0_reg[15]_i_1_n_0 ),
        .CI_TOP(1'b0),
        .CO({\NLW_sig_btt_cntr_im0_reg[19]_i_1_CO_UNCONNECTED [7:3],\sig_btt_cntr_im0_reg[19]_i_1_n_5 ,\sig_btt_cntr_im0_reg[19]_i_1_n_6 ,\sig_btt_cntr_im0_reg[19]_i_1_n_7 }),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,\sig_btt_cntr_im0[19]_i_2_n_0 ,\sig_btt_cntr_im0[19]_i_2_n_0 ,\sig_btt_cntr_im0[19]_i_2_n_0 }),
        .O({\NLW_sig_btt_cntr_im0_reg[19]_i_1_O_UNCONNECTED [7:4],\sig_btt_cntr_im0_reg[19]_i_1_n_12 ,\sig_btt_cntr_im0_reg[19]_i_1_n_13 ,\sig_btt_cntr_im0_reg[19]_i_1_n_14 ,\sig_btt_cntr_im0_reg[19]_i_1_n_15 }),
        .S({1'b0,1'b0,1'b0,1'b0,\sig_btt_cntr_im0[19]_i_3_n_0 ,\sig_btt_cntr_im0[19]_i_4_n_0 ,\sig_btt_cntr_im0[19]_i_5_n_0 ,\sig_btt_cntr_im0[19]_i_6_n_0 }));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[7]_i_1_n_14 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[1] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[7]_i_1_n_13 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[2] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[7]_i_1_n_12 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[3] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[7]_i_1_n_11 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[4] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[7]_i_1_n_10 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[5] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[7]_i_1_n_9 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[6] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[7]_i_1_n_8 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[7] ),
        .R(sig_reset_reg));
  CARRY8 \sig_btt_cntr_im0_reg[7]_i_1 
       (.CI(\sig_btt_cntr_im0[19]_i_2_n_0 ),
        .CI_TOP(1'b0),
        .CO({\sig_btt_cntr_im0_reg[7]_i_1_n_0 ,\sig_btt_cntr_im0_reg[7]_i_1_n_1 ,\sig_btt_cntr_im0_reg[7]_i_1_n_2 ,\sig_btt_cntr_im0_reg[7]_i_1_n_3 ,\sig_btt_cntr_im0_reg[7]_i_1_n_4 ,\sig_btt_cntr_im0_reg[7]_i_1_n_5 ,\sig_btt_cntr_im0_reg[7]_i_1_n_6 ,\sig_btt_cntr_im0_reg[7]_i_1_n_7 }),
        .DI({\sig_btt_cntr_im0[7]_i_2_n_0 ,\sig_btt_cntr_im0[7]_i_3_n_0 ,\sig_btt_cntr_im0[7]_i_4_n_0 ,\sig_btt_cntr_im0[7]_i_5_n_0 ,\sig_btt_cntr_im0[7]_i_6_n_0 ,\sig_btt_cntr_im0[7]_i_7_n_0 ,\sig_btt_cntr_im0[7]_i_8_n_0 ,\sig_btt_cntr_im0[7]_i_9_n_0 }),
        .O({\sig_btt_cntr_im0_reg[7]_i_1_n_8 ,\sig_btt_cntr_im0_reg[7]_i_1_n_9 ,\sig_btt_cntr_im0_reg[7]_i_1_n_10 ,\sig_btt_cntr_im0_reg[7]_i_1_n_11 ,\sig_btt_cntr_im0_reg[7]_i_1_n_12 ,\sig_btt_cntr_im0_reg[7]_i_1_n_13 ,\sig_btt_cntr_im0_reg[7]_i_1_n_14 ,\sig_btt_cntr_im0_reg[7]_i_1_n_15 }),
        .S({\sig_btt_cntr_im0[7]_i_10_n_0 ,\sig_btt_cntr_im0[7]_i_11_n_0 ,\sig_btt_cntr_im0[7]_i_12_n_0 ,\sig_btt_cntr_im0[7]_i_13_n_0 ,\sig_btt_cntr_im0[7]_i_14_n_0 ,\sig_btt_cntr_im0[7]_i_15_n_0 ,\sig_btt_cntr_im0[7]_i_16_n_0 ,\sig_btt_cntr_im0[7]_i_17_n_0 }));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[15]_i_1_n_15 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[8] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_im0_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_cntr_lsh_im0[15]_i_1_n_0 ),
        .D(\sig_btt_cntr_im0_reg[15]_i_1_n_14 ),
        .Q(\sig_btt_cntr_im0_reg_n_0_[9] ),
        .R(sig_reset_reg));
  LUT6 #(
    .INIT(64'h0000800000000000)) 
    sig_btt_eq_b2mbaa_ireg1_i_1
       (.I0(sig_btt_eq_b2mbaa_ireg1_i_2_n_0),
        .I1(sig_btt_eq_b2mbaa_ireg1_i_3_n_0),
        .I2(sig_brst_cnt_eq_zero_im0),
        .I3(sig_btt_eq_b2mbaa_ireg1_i_4_n_0),
        .I4(sig_addr_aligned_im0),
        .I5(sig_btt_eq_b2mbaa_ireg1_i_5_n_0),
        .O(sig_btt_eq_b2mbaa_im0));
  (* SOFT_HLUTNM = "soft_lutpair137" *) 
  LUT5 #(
    .INIT(32'h60060960)) 
    sig_btt_eq_b2mbaa_ireg1_i_2
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[7] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[7] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[6] ),
        .I3(\sig_bytes_to_mbaa_ireg1[7]_i_2_n_0 ),
        .I4(\sig_btt_cntr_im0_reg_n_0_[6] ),
        .O(sig_btt_eq_b2mbaa_ireg1_i_2_n_0));
  LUT6 #(
    .INIT(64'h1212122448484881)) 
    sig_btt_eq_b2mbaa_ireg1_i_3
       (.I0(\sig_btt_cntr_im0_reg_n_0_[2] ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .I3(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I4(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I5(\sig_btt_cntr_im0_reg_n_0_[3] ),
        .O(sig_btt_eq_b2mbaa_ireg1_i_3_n_0));
  (* SOFT_HLUTNM = "soft_lutpair167" *) 
  LUT4 #(
    .INIT(16'h6009)) 
    sig_btt_eq_b2mbaa_ireg1_i_4
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[1] ),
        .I2(\sig_btt_cntr_im0_reg_n_0_[0] ),
        .I3(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .O(sig_btt_eq_b2mbaa_ireg1_i_4_n_0));
  LUT5 #(
    .INIT(32'h60060960)) 
    sig_btt_eq_b2mbaa_ireg1_i_5
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[5] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[5] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[4] ),
        .I3(sig_btt_lt_b2mbaa_im01_carry_i_11_n_0),
        .I4(\sig_btt_cntr_im0_reg_n_0_[4] ),
        .O(sig_btt_eq_b2mbaa_ireg1_i_5_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_btt_eq_b2mbaa_ireg1_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(sig_btt_eq_b2mbaa_im0),
        .Q(sig_btt_eq_b2mbaa_ireg1),
        .R(sig_reset_reg));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY8 sig_btt_lt_b2mbaa_im01_carry
       (.CI(1'b0),
        .CI_TOP(1'b0),
        .CO({NLW_sig_btt_lt_b2mbaa_im01_carry_CO_UNCONNECTED[7:5],sig_btt_lt_b2mbaa_im01,sig_btt_lt_b2mbaa_im01_carry_n_4,sig_btt_lt_b2mbaa_im01_carry_n_5,sig_btt_lt_b2mbaa_im01_carry_n_6,sig_btt_lt_b2mbaa_im01_carry_n_7}),
        .DI({1'b0,1'b0,1'b0,sig_btt_lt_b2mbaa_im01_carry_i_1_n_0,sig_btt_lt_b2mbaa_im01_carry_i_2_n_0,sig_btt_lt_b2mbaa_im01_carry_i_3_n_0,sig_btt_lt_b2mbaa_im01_carry_i_4_n_0,sig_btt_lt_b2mbaa_im01_carry_i_5_n_0}),
        .O(NLW_sig_btt_lt_b2mbaa_im01_carry_O_UNCONNECTED[7:0]),
        .S({1'b0,1'b0,1'b0,sig_btt_lt_b2mbaa_im01_carry_i_6_n_0,sig_btt_lt_b2mbaa_im01_carry_i_7_n_0,sig_btt_lt_b2mbaa_im01_carry_i_8_n_0,sig_btt_lt_b2mbaa_im01_carry_i_9_n_0,sig_btt_lt_b2mbaa_im01_carry_i_10_n_0}));
  LUT3 #(
    .INIT(8'h04)) 
    sig_btt_lt_b2mbaa_im01_carry_i_1
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[6] ),
        .I1(\sig_bytes_to_mbaa_ireg1[7]_i_2_n_0 ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[7] ),
        .O(sig_btt_lt_b2mbaa_im01_carry_i_1_n_0));
  LUT4 #(
    .INIT(16'h6009)) 
    sig_btt_lt_b2mbaa_im01_carry_i_10
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[1] ),
        .I2(\sig_btt_cntr_im0_reg_n_0_[0] ),
        .I3(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .O(sig_btt_lt_b2mbaa_im01_carry_i_10_n_0));
  (* SOFT_HLUTNM = "soft_lutpair160" *) 
  LUT4 #(
    .INIT(16'h0001)) 
    sig_btt_lt_b2mbaa_im01_carry_i_11
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I3(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .O(sig_btt_lt_b2mbaa_im01_carry_i_11_n_0));
  LUT5 #(
    .INIT(32'h045145D3)) 
    sig_btt_lt_b2mbaa_im01_carry_i_2
       (.I0(\sig_btt_cntr_im0_reg_n_0_[7] ),
        .I1(\sig_bytes_to_mbaa_ireg1[7]_i_2_n_0 ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[6] ),
        .I3(\sig_addr_cntr_lsh_im0_reg_n_0_[7] ),
        .I4(\sig_btt_cntr_im0_reg_n_0_[6] ),
        .O(sig_btt_lt_b2mbaa_im01_carry_i_2_n_0));
  LUT5 #(
    .INIT(32'h045145D3)) 
    sig_btt_lt_b2mbaa_im01_carry_i_3
       (.I0(\sig_btt_cntr_im0_reg_n_0_[5] ),
        .I1(sig_btt_lt_b2mbaa_im01_carry_i_11_n_0),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[4] ),
        .I3(\sig_addr_cntr_lsh_im0_reg_n_0_[5] ),
        .I4(\sig_btt_cntr_im0_reg_n_0_[4] ),
        .O(sig_btt_lt_b2mbaa_im01_carry_i_3_n_0));
  LUT6 #(
    .INIT(64'h00015554015557FC)) 
    sig_btt_lt_b2mbaa_im01_carry_i_4
       (.I0(\sig_btt_cntr_im0_reg_n_0_[3] ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I3(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .I4(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .I5(\sig_btt_cntr_im0_reg_n_0_[2] ),
        .O(sig_btt_lt_b2mbaa_im01_carry_i_4_n_0));
  LUT4 #(
    .INIT(16'h1474)) 
    sig_btt_lt_b2mbaa_im01_carry_i_5
       (.I0(\sig_btt_cntr_im0_reg_n_0_[1] ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I3(\sig_btt_cntr_im0_reg_n_0_[0] ),
        .O(sig_btt_lt_b2mbaa_im01_carry_i_5_n_0));
  LUT1 #(
    .INIT(2'h1)) 
    sig_btt_lt_b2mbaa_im01_carry_i_6
       (.I0(sig_addr_aligned_im0),
        .O(sig_btt_lt_b2mbaa_im01_carry_i_6_n_0));
  LUT5 #(
    .INIT(32'h60060960)) 
    sig_btt_lt_b2mbaa_im01_carry_i_7
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[7] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[7] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[6] ),
        .I3(\sig_bytes_to_mbaa_ireg1[7]_i_2_n_0 ),
        .I4(\sig_btt_cntr_im0_reg_n_0_[6] ),
        .O(sig_btt_lt_b2mbaa_im01_carry_i_7_n_0));
  LUT5 #(
    .INIT(32'h60060960)) 
    sig_btt_lt_b2mbaa_im01_carry_i_8
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[5] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[5] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[4] ),
        .I3(sig_btt_lt_b2mbaa_im01_carry_i_11_n_0),
        .I4(\sig_btt_cntr_im0_reg_n_0_[4] ),
        .O(sig_btt_lt_b2mbaa_im01_carry_i_8_n_0));
  LUT6 #(
    .INIT(64'h1212122448484881)) 
    sig_btt_lt_b2mbaa_im01_carry_i_9
       (.I0(\sig_btt_cntr_im0_reg_n_0_[2] ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .I3(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I4(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I5(\sig_btt_cntr_im0_reg_n_0_[3] ),
        .O(sig_btt_lt_b2mbaa_im01_carry_i_9_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    sig_btt_lt_b2mbaa_ireg1_i_1
       (.I0(sig_btt_lt_b2mbaa_im01),
        .I1(sig_brst_cnt_eq_zero_im0),
        .O(sig_btt_lt_b2mbaa_im0));
  FDRE #(
    .INIT(1'b0)) 
    sig_btt_lt_b2mbaa_ireg1_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(sig_btt_lt_b2mbaa_im0),
        .Q(sig_btt_lt_b2mbaa_ireg1),
        .R(sig_reset_reg));
  (* SOFT_HLUTNM = "soft_lutpair169" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \sig_bytes_to_mbaa_ireg1[1]_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .O(\sig_bytes_to_mbaa_ireg1[1]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair167" *) 
  LUT3 #(
    .INIT(8'h56)) 
    \sig_bytes_to_mbaa_ireg1[2]_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .O(\sig_bytes_to_mbaa_ireg1[2]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair169" *) 
  LUT4 #(
    .INIT(16'h01FE)) 
    \sig_bytes_to_mbaa_ireg1[3]_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .I3(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .O(sig_bytes_to_mbaa_im0[3]));
  (* SOFT_HLUTNM = "soft_lutpair160" *) 
  LUT5 #(
    .INIT(32'h0001FFFE)) 
    \sig_bytes_to_mbaa_ireg1[4]_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I3(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .I4(\sig_addr_cntr_lsh_im0_reg_n_0_[4] ),
        .O(sig_bytes_to_mbaa_im0[4]));
  LUT6 #(
    .INIT(64'h00000001FFFFFFFE)) 
    \sig_bytes_to_mbaa_ireg1[5]_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I3(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .I4(\sig_addr_cntr_lsh_im0_reg_n_0_[4] ),
        .I5(\sig_addr_cntr_lsh_im0_reg_n_0_[5] ),
        .O(sig_bytes_to_mbaa_im0[5]));
  (* SOFT_HLUTNM = "soft_lutpair180" *) 
  LUT2 #(
    .INIT(4'h9)) 
    \sig_bytes_to_mbaa_ireg1[6]_i_1 
       (.I0(\sig_bytes_to_mbaa_ireg1[7]_i_2_n_0 ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[6] ),
        .O(sig_bytes_to_mbaa_im0[6]));
  (* SOFT_HLUTNM = "soft_lutpair180" *) 
  LUT3 #(
    .INIT(8'h2D)) 
    \sig_bytes_to_mbaa_ireg1[7]_i_1 
       (.I0(\sig_bytes_to_mbaa_ireg1[7]_i_2_n_0 ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[6] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[7] ),
        .O(sig_bytes_to_mbaa_im0[7]));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    \sig_bytes_to_mbaa_ireg1[7]_i_2 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[4] ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I3(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I4(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .I5(\sig_addr_cntr_lsh_im0_reg_n_0_[5] ),
        .O(\sig_bytes_to_mbaa_ireg1[7]_i_2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_bytes_to_mbaa_ireg1_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .Q(sig_bytes_to_mbaa_ireg1[0]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_bytes_to_mbaa_ireg1_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(\sig_bytes_to_mbaa_ireg1[1]_i_1_n_0 ),
        .Q(sig_bytes_to_mbaa_ireg1[1]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_bytes_to_mbaa_ireg1_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(\sig_bytes_to_mbaa_ireg1[2]_i_1_n_0 ),
        .Q(sig_bytes_to_mbaa_ireg1[2]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_bytes_to_mbaa_ireg1_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(sig_bytes_to_mbaa_im0[3]),
        .Q(sig_bytes_to_mbaa_ireg1[3]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_bytes_to_mbaa_ireg1_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(sig_bytes_to_mbaa_im0[4]),
        .Q(sig_bytes_to_mbaa_ireg1[4]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_bytes_to_mbaa_ireg1_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(sig_bytes_to_mbaa_im0[5]),
        .Q(sig_bytes_to_mbaa_ireg1[5]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_bytes_to_mbaa_ireg1_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(sig_bytes_to_mbaa_im0[6]),
        .Q(sig_bytes_to_mbaa_ireg1[6]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_bytes_to_mbaa_ireg1_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(sig_bytes_to_mbaa_im0[7]),
        .Q(sig_bytes_to_mbaa_ireg1[7]),
        .R(sig_reset_reg));
  (* SOFT_HLUTNM = "soft_lutpair168" *) 
  LUT4 #(
    .INIT(16'hFF80)) 
    sig_calc_error_pushed_i_1
       (.I0(in[37]),
        .I1(sig_ld_xfer_reg),
        .I2(sig_xfer_reg_empty),
        .I3(sig_calc_error_pushed),
        .O(sig_calc_error_pushed_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_calc_error_pushed_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_calc_error_pushed_i_1_n_0),
        .Q(sig_calc_error_pushed),
        .R(sig_reset_reg));
  LUT5 #(
    .INIT(32'hCCCCECCC)) 
    sig_calc_error_reg_i_1
       (.I0(sig_btt_is_zero),
        .I1(in[37]),
        .I2(sig_cmd2mstr_cmd_valid),
        .I3(sig_input_reg_empty),
        .I4(sig_sm_halt_reg),
        .O(sig_calc_error_reg_i_1_n_0));
  LUT5 #(
    .INIT(32'h00000080)) 
    sig_calc_error_reg_i_2
       (.I0(sig_calc_error_reg_i_3_n_0),
        .I1(sig_calc_error_reg_i_4_n_0),
        .I2(sig_calc_error_reg_i_5_n_0),
        .I3(Q[0]),
        .I4(Q[1]),
        .O(sig_btt_is_zero));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    sig_calc_error_reg_i_3
       (.I0(Q[16]),
        .I1(Q[17]),
        .I2(Q[14]),
        .I3(Q[15]),
        .I4(Q[19]),
        .I5(Q[18]),
        .O(sig_calc_error_reg_i_3_n_0));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    sig_calc_error_reg_i_4
       (.I0(Q[4]),
        .I1(Q[5]),
        .I2(Q[2]),
        .I3(Q[3]),
        .I4(Q[7]),
        .I5(Q[6]),
        .O(sig_calc_error_reg_i_4_n_0));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    sig_calc_error_reg_i_5
       (.I0(Q[10]),
        .I1(Q[11]),
        .I2(Q[8]),
        .I3(Q[9]),
        .I4(Q[13]),
        .I5(Q[12]),
        .O(sig_calc_error_reg_i_5_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_calc_error_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_calc_error_reg_i_1_n_0),
        .Q(in[37]),
        .R(sig_reset_reg));
  LUT5 #(
    .INIT(32'h50554444)) 
    sig_cmd2addr_valid_i_1
       (.I0(sig_reset_reg),
        .I1(sig_sm_ld_xfer_reg_ns),
        .I2(sig_cmd2addr_valid_reg_0),
        .I3(sig_inhibit_rdy_n_1),
        .I4(sig_mstr2addr_cmd_valid),
        .O(sig_cmd2addr_valid_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_cmd2addr_valid_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_cmd2addr_valid_i_1_n_0),
        .Q(sig_mstr2addr_cmd_valid),
        .R(1'b0));
  LUT5 #(
    .INIT(32'h50554444)) 
    sig_cmd2data_valid_i_1
       (.I0(sig_reset_reg),
        .I1(sig_sm_ld_xfer_reg_ns),
        .I2(sig_cmd2data_valid_reg_0),
        .I3(sig_inhibit_rdy_n_0),
        .I4(sig_mstr2data_cmd_valid),
        .O(sig_cmd2data_valid_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_cmd2data_valid_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_cmd2data_valid_i_1_n_0),
        .Q(sig_mstr2data_cmd_valid),
        .R(1'b0));
  LUT6 #(
    .INIT(64'h5540554000405540)) 
    sig_cmd2dre_valid_i_1
       (.I0(sig_reset_reg),
        .I1(sig_sm_ld_xfer_reg_ns),
        .I2(sig_first_xfer_im0),
        .I3(sig_mstr2sf_cmd_valid),
        .I4(sig_inhibit_rdy_n),
        .I5(sig_cmd2dre_valid_reg_0),
        .O(sig_cmd2dre_valid_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_cmd2dre_valid_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_cmd2dre_valid_i_1_n_0),
        .Q(sig_mstr2sf_cmd_valid),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair159" *) 
  LUT5 #(
    .INIT(32'h556AAA6A)) 
    \sig_finish_addr_offset_ireg2[0]_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I1(sig_bytes_to_mbaa_ireg1[0]),
        .I2(sig_first_xfer_im0),
        .I3(sig_btt_lt_b2mbaa_ireg1),
        .I4(\sig_btt_cntr_im0_reg_n_0_[0] ),
        .O(sig_finish_addr_offset_im1[0]));
  (* SOFT_HLUTNM = "soft_lutpair165" *) 
  LUT4 #(
    .INIT(16'h8778)) 
    \sig_finish_addr_offset_ireg2[1]_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I1(\sig_addr_cntr_incr_ireg2[0]_i_1_n_0 ),
        .I2(\sig_addr_cntr_incr_ireg2[1]_i_1_n_0 ),
        .I3(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .O(sig_finish_addr_offset_im1[1]));
  LUT6 #(
    .INIT(64'h9A959595656A6A6A)) 
    \sig_finish_addr_offset_ireg2[2]_i_1 
       (.I0(\sig_finish_addr_offset_ireg2[3]_i_2_n_0 ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[2] ),
        .I2(sig_btt_lt_b2mbaa_ireg1),
        .I3(sig_first_xfer_im0),
        .I4(sig_bytes_to_mbaa_ireg1[2]),
        .I5(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .O(sig_finish_addr_offset_im1[2]));
  LUT5 #(
    .INIT(32'hE81717E8)) 
    \sig_finish_addr_offset_ireg2[3]_i_1 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .I1(\sig_finish_addr_offset_ireg2[3]_i_2_n_0 ),
        .I2(\sig_addr_cntr_incr_ireg2[2]_i_1_n_0 ),
        .I3(\sig_addr_cntr_incr_ireg2[3]_i_1_n_0 ),
        .I4(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .O(sig_finish_addr_offset_im1[3]));
  (* SOFT_HLUTNM = "soft_lutpair165" *) 
  LUT4 #(
    .INIT(16'hE888)) 
    \sig_finish_addr_offset_ireg2[3]_i_2 
       (.I0(\sig_addr_cntr_incr_ireg2[1]_i_1_n_0 ),
        .I1(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I2(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I3(\sig_addr_cntr_incr_ireg2[0]_i_1_n_0 ),
        .O(\sig_finish_addr_offset_ireg2[3]_i_2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_finish_addr_offset_ireg2_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(sig_finish_addr_offset_im1[0]),
        .Q(sig_finish_addr_offset_ireg2[0]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_finish_addr_offset_ireg2_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(sig_finish_addr_offset_im1[1]),
        .Q(sig_finish_addr_offset_ireg2[1]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_finish_addr_offset_ireg2_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(sig_finish_addr_offset_im1[2]),
        .Q(sig_finish_addr_offset_ireg2[2]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_finish_addr_offset_ireg2_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(sig_finish_addr_offset_im1[3]),
        .Q(sig_finish_addr_offset_ireg2[3]),
        .R(sig_reset_reg));
  LUT4 #(
    .INIT(16'h000E)) 
    sig_first_xfer_im0_i_1
       (.I0(sig_first_xfer_im0),
        .I1(sig_push_input_reg11_out),
        .I2(\FSM_onehot_sig_pcc_sm_state[6]_i_2_n_0 ),
        .I3(sig_reset_reg),
        .O(sig_first_xfer_im0_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_first_xfer_im0_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_first_xfer_im0_i_1_n_0),
        .Q(sig_first_xfer_im0),
        .R(1'b0));
  LUT3 #(
    .INIT(8'hFE)) 
    sig_input_burst_type_reg_i_1
       (.I0(sig_sm_pop_input_reg),
        .I1(sig_calc_error_pushed),
        .I2(sig_reset_reg),
        .O(sig_input_cache_type_reg0));
  LUT4 #(
    .INIT(16'h0040)) 
    sig_input_burst_type_reg_i_2
       (.I0(in[37]),
        .I1(sig_cmd2mstr_cmd_valid),
        .I2(sig_input_reg_empty),
        .I3(sig_sm_halt_reg),
        .O(sig_push_input_reg11_out));
  FDRE #(
    .INIT(1'b0)) 
    sig_input_burst_type_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[20]),
        .Q(in[36]),
        .R(sig_input_cache_type_reg0));
  FDRE #(
    .INIT(1'b0)) 
    sig_input_drr_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(Q[21]),
        .Q(sig_input_drr_reg),
        .R(sig_input_cache_type_reg0));
  FDSE #(
    .INIT(1'b0)) 
    sig_input_reg_empty_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_input_reg11_out),
        .D(1'b0),
        .Q(sig_input_reg_empty),
        .S(sig_input_cache_type_reg0));
  (* SOFT_HLUTNM = "soft_lutpair170" *) 
  LUT4 #(
    .INIT(16'hAAA9)) 
    sig_last_addr_offset_im2
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[1]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[2]),
        .O(sel0));
  (* SOFT_HLUTNM = "soft_lutpair166" *) 
  LUT4 #(
    .INIT(16'h0454)) 
    sig_ld_xfer_reg_i_1
       (.I0(sig_reset_reg),
        .I1(sig_sm_ld_xfer_reg_ns),
        .I2(sig_ld_xfer_reg),
        .I3(sig_xfer_reg_empty),
        .O(sig_ld_xfer_reg_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_ld_xfer_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_ld_xfer_reg_i_1_n_0),
        .Q(sig_ld_xfer_reg),
        .R(1'b0));
  LUT4 #(
    .INIT(16'h000E)) 
    sig_ld_xfer_reg_tmp_i_1
       (.I0(sig_ld_xfer_reg_tmp),
        .I1(sig_sm_ld_xfer_reg_ns),
        .I2(\FSM_onehot_sig_pcc_sm_state[6]_i_2_n_0 ),
        .I3(sig_reset_reg),
        .O(sig_ld_xfer_reg_tmp_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_ld_xfer_reg_tmp_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_ld_xfer_reg_tmp_i_1_n_0),
        .Q(sig_ld_xfer_reg_tmp),
        .R(1'b0));
  LUT5 #(
    .INIT(32'h00000001)) 
    sig_no_btt_residue_ireg1_i_1
       (.I0(\sig_btt_cntr_im0_reg_n_0_[0] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[7] ),
        .I2(\sig_btt_cntr_im0_reg_n_0_[5] ),
        .I3(\sig_btt_cntr_im0_reg_n_0_[6] ),
        .I4(sig_no_btt_residue_ireg1_i_2_n_0),
        .O(sig_no_btt_residue_im0));
  LUT4 #(
    .INIT(16'hFFFE)) 
    sig_no_btt_residue_ireg1_i_2
       (.I0(\sig_btt_cntr_im0_reg_n_0_[2] ),
        .I1(\sig_btt_cntr_im0_reg_n_0_[1] ),
        .I2(\sig_btt_cntr_im0_reg_n_0_[4] ),
        .I3(\sig_btt_cntr_im0_reg_n_0_[3] ),
        .O(sig_no_btt_residue_ireg1_i_2_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_no_btt_residue_ireg1_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg_ns),
        .D(sig_no_btt_residue_im0),
        .Q(sig_no_btt_residue_ireg1),
        .R(sig_reset_reg));
  LUT5 #(
    .INIT(32'h00001510)) 
    sig_parent_done_i_1
       (.I0(sig_reset_reg),
        .I1(sig_mstr2data_sequential),
        .I2(sig_ld_xfer_reg_tmp),
        .I3(sig_parent_done),
        .I4(sig_push_input_reg11_out),
        .O(sig_parent_done_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_parent_done_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_parent_done_i_1_n_0),
        .Q(sig_parent_done),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h6)) 
    \sig_predict_addr_lsh_ireg3[15]_i_2 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[8] ),
        .I1(\sig_addr_cntr_incr_ireg2_reg_n_0_[8] ),
        .O(\sig_predict_addr_lsh_ireg3[15]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \sig_predict_addr_lsh_ireg3[7]_i_2 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[7] ),
        .I1(\sig_addr_cntr_incr_ireg2_reg_n_0_[7] ),
        .O(\sig_predict_addr_lsh_ireg3[7]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \sig_predict_addr_lsh_ireg3[7]_i_3 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[6] ),
        .I1(\sig_addr_cntr_incr_ireg2_reg_n_0_[6] ),
        .O(\sig_predict_addr_lsh_ireg3[7]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \sig_predict_addr_lsh_ireg3[7]_i_4 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[5] ),
        .I1(\sig_addr_cntr_incr_ireg2_reg_n_0_[5] ),
        .O(\sig_predict_addr_lsh_ireg3[7]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \sig_predict_addr_lsh_ireg3[7]_i_5 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[4] ),
        .I1(\sig_addr_cntr_incr_ireg2_reg_n_0_[4] ),
        .O(\sig_predict_addr_lsh_ireg3[7]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \sig_predict_addr_lsh_ireg3[7]_i_6 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .I1(\sig_addr_cntr_incr_ireg2_reg_n_0_[3] ),
        .O(\sig_predict_addr_lsh_ireg3[7]_i_6_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \sig_predict_addr_lsh_ireg3[7]_i_7 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .I1(\sig_addr_cntr_incr_ireg2_reg_n_0_[2] ),
        .O(\sig_predict_addr_lsh_ireg3[7]_i_7_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \sig_predict_addr_lsh_ireg3[7]_i_8 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .I1(\sig_addr_cntr_incr_ireg2_reg_n_0_[1] ),
        .O(\sig_predict_addr_lsh_ireg3[7]_i_8_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \sig_predict_addr_lsh_ireg3[7]_i_9 
       (.I0(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .I1(\sig_addr_cntr_incr_ireg2_reg_n_0_[0] ),
        .O(\sig_predict_addr_lsh_ireg3[7]_i_9_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[0]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[0] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[10]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[10] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[11]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[11] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[12]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[12] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[13]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[13] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[14]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[14] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[15]),
        .Q(sig_predict_addr_lsh_ireg3),
        .R(sig_reset_reg));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY8 \sig_predict_addr_lsh_ireg3_reg[15]_i_1 
       (.CI(\sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_0 ),
        .CI_TOP(1'b0),
        .CO({\NLW_sig_predict_addr_lsh_ireg3_reg[15]_i_1_CO_UNCONNECTED [7],\sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_1 ,\sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_2 ,\sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_3 ,\sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_4 ,\sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_5 ,\sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_6 ,\sig_predict_addr_lsh_ireg3_reg[15]_i_1_n_7 }),
        .DI({1'b0,\sig_addr_cntr_lsh_im0_reg_n_0_[14] ,\sig_addr_cntr_lsh_im0_reg_n_0_[13] ,\sig_addr_cntr_lsh_im0_reg_n_0_[12] ,\sig_addr_cntr_lsh_im0_reg_n_0_[11] ,\sig_addr_cntr_lsh_im0_reg_n_0_[10] ,\sig_addr_cntr_lsh_im0_reg_n_0_[9] ,\sig_addr_cntr_lsh_im0_reg_n_0_[8] }),
        .O(sig_predict_addr_lsh_im2[15:8]),
        .S({p_1_in_0,\sig_addr_cntr_lsh_im0_reg_n_0_[14] ,\sig_addr_cntr_lsh_im0_reg_n_0_[13] ,\sig_addr_cntr_lsh_im0_reg_n_0_[12] ,\sig_addr_cntr_lsh_im0_reg_n_0_[11] ,\sig_addr_cntr_lsh_im0_reg_n_0_[10] ,\sig_addr_cntr_lsh_im0_reg_n_0_[9] ,\sig_predict_addr_lsh_ireg3[15]_i_2_n_0 }));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[1]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[1] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[2]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[2] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[3]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[3] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[4]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[4] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[5]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[5] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[6]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[6] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[7]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[7] ),
        .R(sig_reset_reg));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY8 \sig_predict_addr_lsh_ireg3_reg[7]_i_1 
       (.CI(1'b0),
        .CI_TOP(1'b0),
        .CO({\sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_0 ,\sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_1 ,\sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_2 ,\sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_3 ,\sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_4 ,\sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_5 ,\sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_6 ,\sig_predict_addr_lsh_ireg3_reg[7]_i_1_n_7 }),
        .DI({\sig_addr_cntr_lsh_im0_reg_n_0_[7] ,\sig_addr_cntr_lsh_im0_reg_n_0_[6] ,\sig_addr_cntr_lsh_im0_reg_n_0_[5] ,\sig_addr_cntr_lsh_im0_reg_n_0_[4] ,\sig_addr_cntr_lsh_im0_reg_n_0_[3] ,\sig_addr_cntr_lsh_im0_reg_n_0_[2] ,\sig_addr_cntr_lsh_im0_reg_n_0_[1] ,\sig_addr_cntr_lsh_im0_reg_n_0_[0] }),
        .O(sig_predict_addr_lsh_im2[7:0]),
        .S({\sig_predict_addr_lsh_ireg3[7]_i_2_n_0 ,\sig_predict_addr_lsh_ireg3[7]_i_3_n_0 ,\sig_predict_addr_lsh_ireg3[7]_i_4_n_0 ,\sig_predict_addr_lsh_ireg3[7]_i_5_n_0 ,\sig_predict_addr_lsh_ireg3[7]_i_6_n_0 ,\sig_predict_addr_lsh_ireg3[7]_i_7_n_0 ,\sig_predict_addr_lsh_ireg3[7]_i_8_n_0 ,\sig_predict_addr_lsh_ireg3[7]_i_9_n_0 }));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[8]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[8] ),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_predict_addr_lsh_ireg3_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_predict_addr_lsh_im2[9]),
        .Q(\sig_predict_addr_lsh_ireg3_reg_n_0_[9] ),
        .R(sig_reset_reg));
  LUT4 #(
    .INIT(16'hFFEA)) 
    sig_sm_halt_reg_i_1
       (.I0(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[0] ),
        .I1(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[6] ),
        .I2(sig_calc_error_pushed),
        .I3(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[7] ),
        .O(sig_sm_halt_ns));
  FDSE #(
    .INIT(1'b0)) 
    sig_sm_halt_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_sm_halt_ns),
        .Q(sig_sm_halt_reg),
        .S(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    sig_sm_ld_calc2_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_sm_ld_calc2_reg_ns),
        .Q(sig_sm_ld_calc2_reg),
        .R(sig_reset_reg));
  (* SOFT_HLUTNM = "soft_lutpair156" *) 
  LUT3 #(
    .INIT(8'h08)) 
    sig_sm_pop_input_reg_i_1
       (.I0(\FSM_onehot_sig_pcc_sm_state_reg_n_0_[6] ),
        .I1(sig_parent_done),
        .I2(sig_calc_error_pushed),
        .O(sig_sm_pop_input_reg_ns));
  FDRE #(
    .INIT(1'b0)) 
    sig_sm_pop_input_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_sm_pop_input_reg_ns),
        .Q(sig_sm_pop_input_reg),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strbgen_addr_ireg2_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_lsh_im0_reg_n_0_[0] ),
        .Q(sig_strbgen_addr_ireg2[0]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strbgen_addr_ireg2_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_lsh_im0_reg_n_0_[1] ),
        .Q(sig_strbgen_addr_ireg2[1]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strbgen_addr_ireg2_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_lsh_im0_reg_n_0_[2] ),
        .Q(sig_strbgen_addr_ireg2[2]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strbgen_addr_ireg2_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_lsh_im0_reg_n_0_[3] ),
        .Q(sig_strbgen_addr_ireg2[3]),
        .R(sig_reset_reg));
  LUT6 #(
    .INIT(64'hAAAAAAAAAAAAAAA8)) 
    \sig_strbgen_bytes_ireg2[3]_i_2 
       (.I0(sig_sm_ld_calc2_reg),
        .I1(\sig_addr_cntr_incr_ireg2[6]_i_1_n_0 ),
        .I2(\sig_addr_cntr_incr_ireg2[4]_i_1_n_0 ),
        .I3(\sig_addr_cntr_incr_ireg2[5]_i_1_n_0 ),
        .I4(\sig_addr_cntr_incr_ireg2[7]_i_1_n_0 ),
        .I5(\sig_addr_cntr_incr_ireg2[8]_i_1_n_0 ),
        .O(sig_strbgen_bytes_ireg2));
  LUT4 #(
    .INIT(16'hFBF8)) 
    \sig_strbgen_bytes_ireg2[4]_i_1 
       (.I0(\sig_addr_cntr_incr_ireg2[4]_i_1_n_0 ),
        .I1(sig_sm_ld_calc2_reg),
        .I2(sig_strbgen_bytes_ireg2),
        .I3(\sig_strbgen_bytes_ireg2_reg_n_0_[4] ),
        .O(\sig_strbgen_bytes_ireg2[4]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strbgen_bytes_ireg2_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_incr_ireg2[0]_i_1_n_0 ),
        .Q(\sig_strbgen_bytes_ireg2_reg_n_0_[0] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strbgen_bytes_ireg2_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_incr_ireg2[1]_i_1_n_0 ),
        .Q(\sig_strbgen_bytes_ireg2_reg_n_0_[1] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strbgen_bytes_ireg2_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_incr_ireg2[2]_i_1_n_0 ),
        .Q(\sig_strbgen_bytes_ireg2_reg_n_0_[2] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strbgen_bytes_ireg2_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_calc2_reg),
        .D(\sig_addr_cntr_incr_ireg2[3]_i_1_n_0 ),
        .Q(\sig_strbgen_bytes_ireg2_reg_n_0_[3] ),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strbgen_bytes_ireg2_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\sig_strbgen_bytes_ireg2[4]_i_1_n_0 ),
        .Q(\sig_strbgen_bytes_ireg2_reg_n_0_[4] ),
        .R(sig_reset_reg));
  (* SOFT_HLUTNM = "soft_lutpair172" *) 
  LUT4 #(
    .INIT(16'hAA81)) 
    \sig_xfer_end_strb_ireg3[10]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[1]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[2]),
        .O(\sig_xfer_end_strb_ireg3[10]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair173" *) 
  LUT4 #(
    .INIT(16'hAA01)) 
    \sig_xfer_end_strb_ireg3[11]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[1]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[2]),
        .O(\sig_xfer_end_strb_ireg3[11]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h8881)) 
    \sig_xfer_end_strb_ireg3[12]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[2]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[1]),
        .O(\sig_xfer_end_strb_ireg3[12]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair176" *) 
  LUT4 #(
    .INIT(16'h8801)) 
    \sig_xfer_end_strb_ireg3[13]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[1]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[2]),
        .O(\sig_xfer_end_strb_ireg3[13]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair171" *) 
  LUT4 #(
    .INIT(16'h8001)) 
    \sig_xfer_end_strb_ireg3[14]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[1]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[2]),
        .O(\sig_xfer_end_strb_ireg3[14]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair174" *) 
  LUT4 #(
    .INIT(16'h0001)) 
    \sig_xfer_end_strb_ireg3[15]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[1]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[2]),
        .O(\sig_xfer_end_strb_ireg3[15]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair174" *) 
  LUT4 #(
    .INIT(16'hFFEF)) 
    \sig_xfer_end_strb_ireg3[1]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[1]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[2]),
        .O(\sig_xfer_end_strb_ireg3[1]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair171" *) 
  LUT4 #(
    .INIT(16'hFFEB)) 
    \sig_xfer_end_strb_ireg3[2]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[1]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[2]),
        .O(\sig_xfer_end_strb_ireg3[2]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair172" *) 
  LUT4 #(
    .INIT(16'hFFAB)) 
    \sig_xfer_end_strb_ireg3[3]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[1]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[2]),
        .O(\sig_xfer_end_strb_ireg3[3]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair176" *) 
  LUT4 #(
    .INIT(16'hEEEB)) 
    \sig_xfer_end_strb_ireg3[4]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[2]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[1]),
        .O(\sig_xfer_end_strb_ireg3[4]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair175" *) 
  LUT4 #(
    .INIT(16'hEEAB)) 
    \sig_xfer_end_strb_ireg3[5]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[1]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[2]),
        .O(\sig_xfer_end_strb_ireg3[5]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair170" *) 
  LUT4 #(
    .INIT(16'hEAAB)) 
    \sig_xfer_end_strb_ireg3[6]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[1]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[2]),
        .O(\sig_xfer_end_strb_ireg3[6]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair173" *) 
  LUT4 #(
    .INIT(16'hAAAB)) 
    \sig_xfer_end_strb_ireg3[7]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[1]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[2]),
        .O(\sig_xfer_end_strb_ireg3[7]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair175" *) 
  LUT4 #(
    .INIT(16'hAA89)) 
    \sig_xfer_end_strb_ireg3[9]_i_1 
       (.I0(sig_finish_addr_offset_ireg2[3]),
        .I1(sig_finish_addr_offset_ireg2[1]),
        .I2(sig_finish_addr_offset_ireg2[0]),
        .I3(sig_finish_addr_offset_ireg2[2]),
        .O(\sig_xfer_end_strb_ireg3[9]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(1'b1),
        .Q(sig_xfer_end_strb_ireg3[0]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[10]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[10]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[11]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[11]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[12]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[12]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[13]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[13]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[14]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[14]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[15]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[15]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[1]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[1]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[2]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[2]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[3]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[3]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[4]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[4]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[5]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[5]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[6]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[6]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[7]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[7]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sel0),
        .Q(sig_xfer_end_strb_ireg3[8]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_end_strb_ireg3_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_end_strb_ireg3[9]_i_1_n_0 ),
        .Q(sig_xfer_end_strb_ireg3[9]),
        .R(sig_reset_reg));
  LUT5 #(
    .INIT(32'h00000110)) 
    sig_xfer_len_eq_0_ireg3_i_1
       (.I0(\sig_adjusted_addr_incr_ireg2_reg_n_0_[6] ),
        .I1(\sig_adjusted_addr_incr_ireg2_reg_n_0_[7] ),
        .I2(sig_xfer_len_eq_0_ireg3_i_2_n_0),
        .I3(\sig_adjusted_addr_incr_ireg2_reg_n_0_[4] ),
        .I4(\sig_adjusted_addr_incr_ireg2_reg_n_0_[5] ),
        .O(sig_xfer_len_eq_0_im2));
  (* SOFT_HLUTNM = "soft_lutpair157" *) 
  LUT4 #(
    .INIT(16'hFFFE)) 
    sig_xfer_len_eq_0_ireg3_i_2
       (.I0(\sig_adjusted_addr_incr_ireg2_reg_n_0_[2] ),
        .I1(\sig_adjusted_addr_incr_ireg2_reg_n_0_[0] ),
        .I2(\sig_adjusted_addr_incr_ireg2_reg_n_0_[1] ),
        .I3(\sig_adjusted_addr_incr_ireg2_reg_n_0_[3] ),
        .O(sig_xfer_len_eq_0_ireg3_i_2_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_xfer_len_eq_0_ireg3_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_xfer_len_eq_0_im2),
        .Q(sig_xfer_len_eq_0_ireg3),
        .R(sig_reset_reg));
  (* SOFT_HLUTNM = "soft_lutpair166" *) 
  LUT4 #(
    .INIT(16'hFF3A)) 
    sig_xfer_reg_empty_i_1
       (.I0(\FSM_onehot_sig_pcc_sm_state[6]_i_2_n_0 ),
        .I1(sig_ld_xfer_reg),
        .I2(sig_xfer_reg_empty),
        .I3(sig_reset_reg),
        .O(sig_xfer_reg_empty_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_xfer_reg_empty_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_xfer_reg_empty_i_1_n_0),
        .Q(sig_xfer_reg_empty),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair136" *) 
  LUT4 #(
    .INIT(16'h0001)) 
    \sig_xfer_strt_strb_ireg3[0]_i_1 
       (.I0(sig_strbgen_addr_ireg2[2]),
        .I1(sig_strbgen_addr_ireg2[1]),
        .I2(sig_strbgen_addr_ireg2[0]),
        .I3(sig_strbgen_addr_ireg2[3]),
        .O(\sig_xfer_strt_strb_ireg3[0]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair134" *) 
  LUT5 #(
    .INIT(32'hDDD00000)) 
    \sig_xfer_strt_strb_ireg3[10]_i_1 
       (.I0(sig_strbgen_addr_ireg2[3]),
        .I1(\sig_xfer_strt_strb_ireg3[10]_i_2_n_0 ),
        .I2(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .I3(\I_STRT_STRB_GEN/sig_end_offset_un [1]),
        .I4(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .O(sig_xfer_strt_strb_im2[10]));
  (* SOFT_HLUTNM = "soft_lutpair189" *) 
  LUT3 #(
    .INIT(8'h07)) 
    \sig_xfer_strt_strb_ireg3[10]_i_2 
       (.I0(sig_strbgen_addr_ireg2[0]),
        .I1(sig_strbgen_addr_ireg2[1]),
        .I2(sig_strbgen_addr_ireg2[2]),
        .O(\sig_xfer_strt_strb_ireg3[10]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h7770707000000000)) 
    \sig_xfer_strt_strb_ireg3[11]_i_1 
       (.I0(sig_strbgen_addr_ireg2[2]),
        .I1(sig_strbgen_addr_ireg2[3]),
        .I2(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .I3(\I_STRT_STRB_GEN/sig_end_offset_un [1]),
        .I4(\I_STRT_STRB_GEN/sig_end_offset_un [0]),
        .I5(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .O(sig_xfer_strt_strb_im2[11]));
  LUT6 #(
    .INIT(64'h57FF000000000000)) 
    \sig_xfer_strt_strb_ireg3[12]_i_1 
       (.I0(sig_strbgen_addr_ireg2[3]),
        .I1(sig_strbgen_addr_ireg2[0]),
        .I2(sig_strbgen_addr_ireg2[1]),
        .I3(sig_strbgen_addr_ireg2[2]),
        .I4(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .I5(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .O(\sig_xfer_strt_strb_ireg3[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hD000D000D0000000)) 
    \sig_xfer_strt_strb_ireg3[13]_i_1 
       (.I0(sig_strbgen_addr_ireg2[3]),
        .I1(\sig_xfer_strt_strb_ireg3[13]_i_2_n_0 ),
        .I2(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .I3(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .I4(\I_STRT_STRB_GEN/sig_end_offset_un [1]),
        .I5(\I_STRT_STRB_GEN/sig_end_offset_un [0]),
        .O(sig_xfer_strt_strb_im2[13]));
  (* SOFT_HLUTNM = "soft_lutpair189" *) 
  LUT2 #(
    .INIT(4'h7)) 
    \sig_xfer_strt_strb_ireg3[13]_i_2 
       (.I0(sig_strbgen_addr_ireg2[2]),
        .I1(sig_strbgen_addr_ireg2[1]),
        .O(\sig_xfer_strt_strb_ireg3[13]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair133" *) 
  LUT5 #(
    .INIT(32'hD0000000)) 
    \sig_xfer_strt_strb_ireg3[14]_i_1 
       (.I0(sig_strbgen_addr_ireg2[3]),
        .I1(\sig_xfer_strt_strb_ireg3[14]_i_2_n_0 ),
        .I2(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .I3(\I_STRT_STRB_GEN/sig_end_offset_un [1]),
        .I4(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .O(sig_xfer_strt_strb_im2[14]));
  (* SOFT_HLUTNM = "soft_lutpair177" *) 
  LUT3 #(
    .INIT(8'h7F)) 
    \sig_xfer_strt_strb_ireg3[14]_i_2 
       (.I0(sig_strbgen_addr_ireg2[0]),
        .I1(sig_strbgen_addr_ireg2[1]),
        .I2(sig_strbgen_addr_ireg2[2]),
        .O(\sig_xfer_strt_strb_ireg3[14]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair130" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \sig_xfer_strt_strb_ireg3[15]_i_1 
       (.I0(\I_STRT_STRB_GEN/sig_end_offset_un [1]),
        .I1(\I_STRT_STRB_GEN/sig_end_offset_un [0]),
        .I2(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .I3(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .O(\sig_xfer_strt_strb_ireg3[15]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFA9EB81EB81A900)) 
    \sig_xfer_strt_strb_ireg3[15]_i_10 
       (.I0(\sig_strbgen_bytes_ireg2_reg_n_0_[2] ),
        .I1(\sig_xfer_strt_strb_ireg3[15]_i_8_n_0 ),
        .I2(\sig_strbgen_bytes_ireg2_reg_n_0_[1] ),
        .I3(sig_strbgen_addr_ireg2[2]),
        .I4(\sig_xfer_strt_strb_ireg3[15]_i_13_n_0 ),
        .I5(sig_strbgen_addr_ireg2[1]),
        .O(\sig_xfer_strt_strb_ireg3[15]_i_10_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair135" *) 
  LUT5 #(
    .INIT(32'h0505FAFB)) 
    \sig_xfer_strt_strb_ireg3[15]_i_11 
       (.I0(\sig_strbgen_bytes_ireg2_reg_n_0_[1] ),
        .I1(\sig_strbgen_bytes_ireg2_reg_n_0_[4] ),
        .I2(\sig_strbgen_bytes_ireg2_reg_n_0_[0] ),
        .I3(\sig_strbgen_bytes_ireg2_reg_n_0_[3] ),
        .I4(\sig_strbgen_bytes_ireg2_reg_n_0_[2] ),
        .O(\sig_xfer_strt_strb_ireg3[15]_i_11_n_0 ));
  LUT5 #(
    .INIT(32'hBE189A00)) 
    \sig_xfer_strt_strb_ireg3[15]_i_12 
       (.I0(\sig_strbgen_bytes_ireg2_reg_n_0_[1] ),
        .I1(\sig_strbgen_bytes_ireg2_reg_n_0_[0] ),
        .I2(\I_STRT_STRB_GEN/GEN_OFF_LEN_CASE.lsig_length_adjust_us__3 ),
        .I3(sig_strbgen_addr_ireg2[1]),
        .I4(sig_strbgen_addr_ireg2[0]),
        .O(\sig_xfer_strt_strb_ireg3[15]_i_12_n_0 ));
  LUT6 #(
    .INIT(64'h00AA00AA00AA00A8)) 
    \sig_xfer_strt_strb_ireg3[15]_i_13 
       (.I0(sig_strbgen_addr_ireg2[0]),
        .I1(\sig_strbgen_bytes_ireg2_reg_n_0_[3] ),
        .I2(\sig_strbgen_bytes_ireg2_reg_n_0_[1] ),
        .I3(\sig_strbgen_bytes_ireg2_reg_n_0_[0] ),
        .I4(\sig_strbgen_bytes_ireg2_reg_n_0_[4] ),
        .I5(\sig_strbgen_bytes_ireg2_reg_n_0_[2] ),
        .O(\sig_xfer_strt_strb_ireg3[15]_i_13_n_0 ));
  LUT6 #(
    .INIT(64'hBEBEEBBEBEEBBEBE)) 
    \sig_xfer_strt_strb_ireg3[15]_i_2 
       (.I0(\sig_xfer_strt_strb_ireg3[15]_i_6_n_0 ),
        .I1(sig_strbgen_addr_ireg2[1]),
        .I2(\sig_strbgen_bytes_ireg2_reg_n_0_[1] ),
        .I3(\sig_strbgen_bytes_ireg2_reg_n_0_[0] ),
        .I4(\I_STRT_STRB_GEN/GEN_OFF_LEN_CASE.lsig_length_adjust_us__3 ),
        .I5(sig_strbgen_addr_ireg2[0]),
        .O(\I_STRT_STRB_GEN/sig_end_offset_un [1]));
  (* SOFT_HLUTNM = "soft_lutpair177" *) 
  LUT3 #(
    .INIT(8'hEB)) 
    \sig_xfer_strt_strb_ireg3[15]_i_3 
       (.I0(\sig_xfer_strt_strb_ireg3[15]_i_6_n_0 ),
        .I1(\sig_xfer_strt_strb_ireg3[15]_i_8_n_0 ),
        .I2(sig_strbgen_addr_ireg2[0]),
        .O(\I_STRT_STRB_GEN/sig_end_offset_un [0]));
  (* SOFT_HLUTNM = "soft_lutpair131" *) 
  LUT5 #(
    .INIT(32'hD77E7EEB)) 
    \sig_xfer_strt_strb_ireg3[15]_i_4 
       (.I0(\sig_strbgen_bytes_ireg2_reg_n_0_[4] ),
        .I1(sig_strbgen_addr_ireg2[3]),
        .I2(\sig_strbgen_bytes_ireg2_reg_n_0_[3] ),
        .I3(\sig_xfer_strt_strb_ireg3[15]_i_9_n_0 ),
        .I4(\sig_xfer_strt_strb_ireg3[15]_i_10_n_0 ),
        .O(\I_STRT_STRB_GEN/sig_end_offset_un [3]));
  (* SOFT_HLUTNM = "soft_lutpair161" *) 
  LUT4 #(
    .INIT(16'hBEEB)) 
    \sig_xfer_strt_strb_ireg3[15]_i_5 
       (.I0(\sig_xfer_strt_strb_ireg3[15]_i_6_n_0 ),
        .I1(sig_strbgen_addr_ireg2[2]),
        .I2(\sig_xfer_strt_strb_ireg3[15]_i_11_n_0 ),
        .I3(\sig_xfer_strt_strb_ireg3[15]_i_12_n_0 ),
        .O(\I_STRT_STRB_GEN/sig_end_offset_un [2]));
  (* SOFT_HLUTNM = "soft_lutpair131" *) 
  LUT5 #(
    .INIT(32'h1E7878E1)) 
    \sig_xfer_strt_strb_ireg3[15]_i_6 
       (.I0(\sig_xfer_strt_strb_ireg3[15]_i_10_n_0 ),
        .I1(sig_strbgen_addr_ireg2[3]),
        .I2(\sig_strbgen_bytes_ireg2_reg_n_0_[4] ),
        .I3(\sig_xfer_strt_strb_ireg3[15]_i_9_n_0 ),
        .I4(\sig_strbgen_bytes_ireg2_reg_n_0_[3] ),
        .O(\sig_xfer_strt_strb_ireg3[15]_i_6_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair135" *) 
  LUT5 #(
    .INIT(32'hFFFFFFFE)) 
    \sig_xfer_strt_strb_ireg3[15]_i_7 
       (.I0(\sig_strbgen_bytes_ireg2_reg_n_0_[3] ),
        .I1(\sig_strbgen_bytes_ireg2_reg_n_0_[1] ),
        .I2(\sig_strbgen_bytes_ireg2_reg_n_0_[0] ),
        .I3(\sig_strbgen_bytes_ireg2_reg_n_0_[4] ),
        .I4(\sig_strbgen_bytes_ireg2_reg_n_0_[2] ),
        .O(\I_STRT_STRB_GEN/GEN_OFF_LEN_CASE.lsig_length_adjust_us__3 ));
  (* SOFT_HLUTNM = "soft_lutpair132" *) 
  LUT5 #(
    .INIT(32'hF0F0F0F1)) 
    \sig_xfer_strt_strb_ireg3[15]_i_8 
       (.I0(\sig_strbgen_bytes_ireg2_reg_n_0_[2] ),
        .I1(\sig_strbgen_bytes_ireg2_reg_n_0_[4] ),
        .I2(\sig_strbgen_bytes_ireg2_reg_n_0_[0] ),
        .I3(\sig_strbgen_bytes_ireg2_reg_n_0_[1] ),
        .I4(\sig_strbgen_bytes_ireg2_reg_n_0_[3] ),
        .O(\sig_xfer_strt_strb_ireg3[15]_i_8_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair132" *) 
  LUT5 #(
    .INIT(32'hFFFFFAFB)) 
    \sig_xfer_strt_strb_ireg3[15]_i_9 
       (.I0(\sig_strbgen_bytes_ireg2_reg_n_0_[1] ),
        .I1(\sig_strbgen_bytes_ireg2_reg_n_0_[4] ),
        .I2(\sig_strbgen_bytes_ireg2_reg_n_0_[0] ),
        .I3(\sig_strbgen_bytes_ireg2_reg_n_0_[3] ),
        .I4(\sig_strbgen_bytes_ireg2_reg_n_0_[2] ),
        .O(\sig_xfer_strt_strb_ireg3[15]_i_9_n_0 ));
  LUT6 #(
    .INIT(64'h4444444444444440)) 
    \sig_xfer_strt_strb_ireg3[1]_i_1 
       (.I0(sig_strbgen_addr_ireg2[3]),
        .I1(\sig_xfer_strt_strb_ireg3[9]_i_2_n_0 ),
        .I2(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .I3(\I_STRT_STRB_GEN/sig_end_offset_un [0]),
        .I4(\I_STRT_STRB_GEN/sig_end_offset_un [1]),
        .I5(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .O(sig_xfer_strt_strb_im2[1]));
  (* SOFT_HLUTNM = "soft_lutpair134" *) 
  LUT5 #(
    .INIT(32'h44444440)) 
    \sig_xfer_strt_strb_ireg3[2]_i_1 
       (.I0(sig_strbgen_addr_ireg2[3]),
        .I1(\sig_xfer_strt_strb_ireg3[10]_i_2_n_0 ),
        .I2(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .I3(\I_STRT_STRB_GEN/sig_end_offset_un [1]),
        .I4(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .O(sig_xfer_strt_strb_im2[2]));
  LUT6 #(
    .INIT(64'h1111111111101010)) 
    \sig_xfer_strt_strb_ireg3[3]_i_1 
       (.I0(sig_strbgen_addr_ireg2[2]),
        .I1(sig_strbgen_addr_ireg2[3]),
        .I2(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .I3(\I_STRT_STRB_GEN/sig_end_offset_un [1]),
        .I4(\I_STRT_STRB_GEN/sig_end_offset_un [0]),
        .I5(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .O(sig_xfer_strt_strb_im2[3]));
  LUT6 #(
    .INIT(64'h0155015501550000)) 
    \sig_xfer_strt_strb_ireg3[4]_i_1 
       (.I0(sig_strbgen_addr_ireg2[3]),
        .I1(sig_strbgen_addr_ireg2[0]),
        .I2(sig_strbgen_addr_ireg2[1]),
        .I3(sig_strbgen_addr_ireg2[2]),
        .I4(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .I5(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .O(sig_xfer_strt_strb_im2[4]));
  LUT6 #(
    .INIT(64'h4444444044004400)) 
    \sig_xfer_strt_strb_ireg3[5]_i_1 
       (.I0(sig_strbgen_addr_ireg2[3]),
        .I1(\sig_xfer_strt_strb_ireg3[13]_i_2_n_0 ),
        .I2(\I_STRT_STRB_GEN/sig_end_offset_un [0]),
        .I3(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .I4(\I_STRT_STRB_GEN/sig_end_offset_un [1]),
        .I5(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .O(sig_xfer_strt_strb_im2[5]));
  (* SOFT_HLUTNM = "soft_lutpair133" *) 
  LUT5 #(
    .INIT(32'h44444000)) 
    \sig_xfer_strt_strb_ireg3[6]_i_1 
       (.I0(sig_strbgen_addr_ireg2[3]),
        .I1(\sig_xfer_strt_strb_ireg3[14]_i_2_n_0 ),
        .I2(\I_STRT_STRB_GEN/sig_end_offset_un [1]),
        .I3(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .I4(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .O(sig_xfer_strt_strb_im2[6]));
  (* SOFT_HLUTNM = "soft_lutpair130" *) 
  LUT5 #(
    .INIT(32'h0000FF80)) 
    \sig_xfer_strt_strb_ireg3[7]_i_1 
       (.I0(\I_STRT_STRB_GEN/sig_end_offset_un [1]),
        .I1(\I_STRT_STRB_GEN/sig_end_offset_un [0]),
        .I2(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .I3(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .I4(sig_strbgen_addr_ireg2[3]),
        .O(\sig_xfer_strt_strb_ireg3[7]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair136" *) 
  LUT5 #(
    .INIT(32'h55570000)) 
    \sig_xfer_strt_strb_ireg3[8]_i_1 
       (.I0(sig_strbgen_addr_ireg2[3]),
        .I1(sig_strbgen_addr_ireg2[0]),
        .I2(sig_strbgen_addr_ireg2[1]),
        .I3(sig_strbgen_addr_ireg2[2]),
        .I4(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .O(sig_xfer_strt_strb_im2[8]));
  LUT6 #(
    .INIT(64'hDDDDDDD000000000)) 
    \sig_xfer_strt_strb_ireg3[9]_i_1 
       (.I0(sig_strbgen_addr_ireg2[3]),
        .I1(\sig_xfer_strt_strb_ireg3[9]_i_2_n_0 ),
        .I2(\I_STRT_STRB_GEN/sig_end_offset_un [2]),
        .I3(\I_STRT_STRB_GEN/sig_end_offset_un [0]),
        .I4(\I_STRT_STRB_GEN/sig_end_offset_un [1]),
        .I5(\I_STRT_STRB_GEN/sig_end_offset_un [3]),
        .O(sig_xfer_strt_strb_im2[9]));
  (* SOFT_HLUTNM = "soft_lutpair161" *) 
  LUT2 #(
    .INIT(4'h1)) 
    \sig_xfer_strt_strb_ireg3[9]_i_2 
       (.I0(sig_strbgen_addr_ireg2[2]),
        .I1(sig_strbgen_addr_ireg2[1]),
        .O(\sig_xfer_strt_strb_ireg3[9]_i_2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_strt_strb_ireg3[0]_i_1_n_0 ),
        .Q(sig_xfer_strt_strb_ireg3[0]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_xfer_strt_strb_im2[10]),
        .Q(sig_xfer_strt_strb_ireg3[10]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_xfer_strt_strb_im2[11]),
        .Q(sig_xfer_strt_strb_ireg3[11]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_strt_strb_ireg3[12]_i_1_n_0 ),
        .Q(sig_xfer_strt_strb_ireg3[12]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_xfer_strt_strb_im2[13]),
        .Q(sig_xfer_strt_strb_ireg3[13]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_xfer_strt_strb_im2[14]),
        .Q(sig_xfer_strt_strb_ireg3[14]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_strt_strb_ireg3[15]_i_1_n_0 ),
        .Q(sig_xfer_strt_strb_ireg3[15]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_xfer_strt_strb_im2[1]),
        .Q(sig_xfer_strt_strb_ireg3[1]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_xfer_strt_strb_im2[2]),
        .Q(sig_xfer_strt_strb_ireg3[2]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_xfer_strt_strb_im2[3]),
        .Q(sig_xfer_strt_strb_ireg3[3]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_xfer_strt_strb_im2[4]),
        .Q(sig_xfer_strt_strb_ireg3[4]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_xfer_strt_strb_im2[5]),
        .Q(sig_xfer_strt_strb_ireg3[5]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_xfer_strt_strb_im2[6]),
        .Q(sig_xfer_strt_strb_ireg3[6]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(\sig_xfer_strt_strb_ireg3[7]_i_1_n_0 ),
        .Q(sig_xfer_strt_strb_ireg3[7]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_xfer_strt_strb_im2[8]),
        .Q(sig_xfer_strt_strb_ireg3[8]),
        .R(sig_reset_reg));
  FDRE #(
    .INIT(1'b0)) 
    \sig_xfer_strt_strb_ireg3_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_sm_ld_xfer_reg_ns),
        .D(sig_xfer_strt_strb_im2[9]),
        .Q(sig_xfer_strt_strb_ireg3[9]),
        .R(sig_reset_reg));
endmodule

module design_1_axi_dma_0_0_axi_datamover_rd_sf
   (full,
    dout,
    empty,
    FIFO_Full_reg,
    sig_sf2dre_new_align,
    sig_init_done,
    sig_sf_allow_addr_req,
    \OMIT_UNPACKING.lsig_cmd_loaded ,
    sig_sf2dre_use_autodest,
    sig_flush_db1_reg,
    D,
    Q,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_0 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_1 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_2 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_3 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_4 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_1 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_2 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_3 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_4 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_5 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_6 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_7 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_8 ,
    sig_inhibit_rdy_n,
    \USE_SRL_FIFO.sig_wr_fifo ,
    \gen_wr_a.gen_word_narrow.mem_reg_1 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_0 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_1 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_2 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_3 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_4 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_5 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_6 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_7 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_8 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_9 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_10 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_11 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_12 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_13 ,
    E,
    \GEN_MUXFARM_128.sig_shift_case_reg0 ,
    SR,
    \OMIT_UNPACKING.lsig_cmd_loaded_reg_0 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_14 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_15 ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_9 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_16 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_17 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_18 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_19 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_20 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_21 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_22 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_23 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_24 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_25 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_26 ,
    \gen_fwft.empty_fwft_i_reg ,
    \gen_fwft.empty_fwft_i_reg_0 ,
    \gen_fwft.empty_fwft_i_reg_1 ,
    SS,
    m_axi_mm2s_aclk,
    wr_en,
    din,
    rd_en,
    sig_init_done_reg,
    sig_flush_db1,
    sig_flush_db1_reg_0,
    out,
    \sig_token_cntr_reg[1]_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_mstr2sf_cmd_valid,
    \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ,
    sig_dre2skid_wvalid,
    in);
  output full;
  output [143:0]dout;
  output empty;
  output FIFO_Full_reg;
  output sig_sf2dre_new_align;
  output sig_init_done;
  output sig_sf_allow_addr_req;
  output \OMIT_UNPACKING.lsig_cmd_loaded ;
  output sig_sf2dre_use_autodest;
  output sig_flush_db1_reg;
  output [2:0]D;
  output [3:0]Q;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_0 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_1 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_2 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_3 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_4 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_1 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_2 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_3 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_4 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_5 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_6 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_7 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_8 ;
  output sig_inhibit_rdy_n;
  output \USE_SRL_FIFO.sig_wr_fifo ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_0 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_1 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_2 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_3 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_4 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_5 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_6 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_7 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_8 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_9 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_10 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_11 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_12 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_13 ;
  output [0:0]E;
  output \GEN_MUXFARM_128.sig_shift_case_reg0 ;
  output [0:0]SR;
  output \OMIT_UNPACKING.lsig_cmd_loaded_reg_0 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_14 ;
  output \gen_wr_a.gen_word_narrow.mem_reg_1_15 ;
  output \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_9 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_16 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_17 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_18 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_19 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_20 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_21 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_22 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_23 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_24 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_25 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_26 ;
  output [0:0]\gen_fwft.empty_fwft_i_reg ;
  output [0:0]\gen_fwft.empty_fwft_i_reg_0 ;
  output [0:0]\gen_fwft.empty_fwft_i_reg_1 ;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input wr_en;
  input [146:0]din;
  input rd_en;
  input sig_init_done_reg;
  input sig_flush_db1;
  input sig_flush_db1_reg_0;
  input out;
  input \sig_token_cntr_reg[1]_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_mstr2sf_cmd_valid;
  input \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  input sig_dre2skid_wvalid;
  input [4:0]in;

  wire [2:0]D;
  wire [0:0]E;
  wire FIFO_Full_reg;
  wire \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ;
  wire \INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_10 ;
  wire \INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_2 ;
  wire \INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_7 ;
  wire \INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_8 ;
  wire \INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_9 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_dest_align_reg ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_1 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_2 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_3 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_4 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_5 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_6 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_7 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_8 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_9 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_0 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_1 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_2 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_3 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_4 ;
  wire I_DATA_FIFO_n_148;
  wire I_DATA_FIFO_n_166;
  wire I_DATA_FIFO_n_171;
  wire \OMIT_UNPACKING.lsig_cmd_loaded ;
  wire \OMIT_UNPACKING.lsig_cmd_loaded_reg_0 ;
  wire \OMIT_UNPACKING.lsig_ld_cmd ;
  wire [3:0]Q;
  wire [0:0]SR;
  wire [0:0]SS;
  wire \USE_SRL_FIFO.sig_rd_empty ;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire [146:0]din;
  wire [143:0]dout;
  wire empty;
  wire full;
  wire [0:0]\gen_fwft.empty_fwft_i_reg ;
  wire [0:0]\gen_fwft.empty_fwft_i_reg_0 ;
  wire [0:0]\gen_fwft.empty_fwft_i_reg_1 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_0 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_1 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_10 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_11 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_12 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_13 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_14 ;
  wire \gen_wr_a.gen_word_narrow.mem_reg_1_15 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_16 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_17 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_18 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_19 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_2 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_20 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_21 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_22 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_23 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_24 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_25 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_26 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_3 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_4 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_5 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_6 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_7 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_8 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_9 ;
  wire [4:0]in;
  wire m_axi_mm2s_aclk;
  wire out;
  wire rd_en;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire [145:145]sig_data_fifo_data_out;
  wire sig_dre2skid_wvalid;
  wire sig_flush_db1;
  wire sig_flush_db1_reg;
  wire sig_flush_db1_reg_0;
  wire sig_inhibit_rdy_n;
  wire sig_init_done;
  wire sig_init_done_reg;
  wire sig_mstr2sf_cmd_valid;
  wire sig_ok_to_post_rd_addr_i_3_n_0;
  wire sig_ok_to_post_rd_addr_i_4_n_0;
  wire sig_sf2dre_new_align;
  wire sig_sf2dre_use_autodest;
  wire sig_sf_allow_addr_req;
  wire \sig_token_cntr[0]_i_1_n_0 ;
  wire \sig_token_cntr[1]_i_1_n_0 ;
  wire \sig_token_cntr[2]_i_1_n_0 ;
  wire \sig_token_cntr[3]_i_1_n_0 ;
  wire \sig_token_cntr[3]_i_2_n_0 ;
  wire [3:0]sig_token_cntr_reg;
  wire \sig_token_cntr_reg[1]_0 ;
  wire wr_en;

  (* SOFT_HLUTNM = "soft_lutpair122" *) 
  LUT2 #(
    .INIT(4'h9)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[0]_i_1__0 
       (.I0(Q[0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .O(D[0]));
  LUT2 #(
    .INIT(4'h9)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[0]_rep__0_i_1 
       (.I0(Q[0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_1 ));
  LUT2 #(
    .INIT(4'h9)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[0]_rep__1_i_1 
       (.I0(Q[0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_2 ));
  LUT2 #(
    .INIT(4'h9)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[0]_rep__2_i_1 
       (.I0(Q[0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_3 ));
  LUT2 #(
    .INIT(4'h9)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[0]_rep__3_i_1 
       (.I0(Q[0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_4 ));
  LUT2 #(
    .INIT(4'h9)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[0]_rep_i_1 
       (.I0(Q[0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ));
  (* SOFT_HLUTNM = "soft_lutpair122" *) 
  LUT4 #(
    .INIT(16'h6669)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[1]_i_1__0 
       (.I0(Q[1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .I2(Q[0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .O(D[1]));
  LUT4 #(
    .INIT(16'h6669)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[1]_rep__0_i_1 
       (.I0(Q[1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .I2(Q[0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_1 ));
  LUT4 #(
    .INIT(16'h6669)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[1]_rep__1_i_1 
       (.I0(Q[1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .I2(Q[0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_2 ));
  LUT4 #(
    .INIT(16'h6669)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[1]_rep__2_i_1 
       (.I0(Q[1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .I2(Q[0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_3 ));
  LUT4 #(
    .INIT(16'h6669)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[1]_rep__3_i_1 
       (.I0(Q[1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .I2(Q[0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_4 ));
  LUT4 #(
    .INIT(16'h6669)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[1]_rep_i_1 
       (.I0(Q[1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .I2(Q[0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1]_0 ));
  LUT6 #(
    .INIT(64'h1EE10FF0F00F1EE1)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_1__0 
       (.I0(Q[0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ),
        .I3(Q[2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .I5(Q[1]),
        .O(D[2]));
  LUT6 #(
    .INIT(64'h1EE10FF0F00F1EE1)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_rep__0_i_1 
       (.I0(Q[0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ),
        .I3(Q[2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .I5(Q[1]),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_6 ));
  LUT6 #(
    .INIT(64'h1EE10FF0F00F1EE1)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_rep__1_i_1 
       (.I0(Q[0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ),
        .I3(Q[2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .I5(Q[1]),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_7 ));
  LUT6 #(
    .INIT(64'h1EE10FF0F00F1EE1)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_rep__2_i_1 
       (.I0(Q[0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ),
        .I3(Q[2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .I5(Q[1]),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_8 ));
  LUT6 #(
    .INIT(64'h1EE10FF0F00F1EE1)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_rep_i_1 
       (.I0(Q[0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ),
        .I3(Q[2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .I5(Q[1]),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_5 ));
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_2 
       (.I0(sig_sf2dre_new_align),
        .I1(sig_flush_db1_reg_0),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg0 ));
  LUT6 #(
    .INIT(64'h8F080000FFFF8F08)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_6 
       (.I0(Q[0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2] ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .I3(Q[1]),
        .I4(Q[2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ),
        .O(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_9 ));
  design_1_axi_dma_0_0_axi_datamover_fifo__parameterized3 \INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO 
       (.D({\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_7 ,\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_8 ,\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_9 ,\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_10 }),
        .E(\INCLUDE_DRE_CNTL.sig_dre_dest_align_reg ),
        .FIFO_Full_reg(FIFO_Full_reg),
        .FIFO_Full_reg_0(I_DATA_FIFO_n_166),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] (sig_flush_db1_reg_0),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 (\OMIT_UNPACKING.lsig_cmd_loaded ),
        .\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg (\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_2 ),
        .Q(\USE_SRL_FIFO.sig_rd_empty ),
        .SS(SS),
        .dout(sig_data_fifo_data_out),
        .in(in),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .sel(\USE_SRL_FIFO.sig_wr_fifo ),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_inhibit_rdy_n_reg_0(sig_inhibit_rdy_n),
        .sig_init_done(sig_init_done),
        .sig_init_done_reg_0(sig_init_done_reg),
        .sig_mstr2sf_cmd_valid(sig_mstr2sf_cmd_valid),
        .sig_sf2dre_use_autodest(sig_sf2dre_use_autodest));
  FDRE #(
    .INIT(1'b0)) 
    \INCLUDE_DRE_CNTL.sig_dre_align_valid_reg_reg 
       (.C(m_axi_mm2s_aclk),
        .CE(\INCLUDE_DRE_CNTL.sig_dre_dest_align_reg ),
        .D(\OMIT_UNPACKING.lsig_ld_cmd ),
        .Q(sig_sf2dre_new_align),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\INCLUDE_DRE_CNTL.sig_dre_dest_align_reg ),
        .D(\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_10 ),
        .Q(Q[0]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\INCLUDE_DRE_CNTL.sig_dre_dest_align_reg ),
        .D(\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_9 ),
        .Q(Q[1]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\INCLUDE_DRE_CNTL.sig_dre_dest_align_reg ),
        .D(\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_8 ),
        .Q(Q[2]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\INCLUDE_DRE_CNTL.sig_dre_dest_align_reg ),
        .D(\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_7 ),
        .Q(Q[3]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO_n_2 ),
        .Q(sig_sf2dre_use_autodest),
        .R(1'b0));
  design_1_axi_dma_0_0_axi_datamover_sfifo_autord I_DATA_FIFO
       (.E(E),
        .\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] (\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .\OMIT_UNPACKING.lsig_cmd_loaded_reg (I_DATA_FIFO_n_166),
        .\OMIT_UNPACKING.lsig_cmd_loaded_reg_0 (\OMIT_UNPACKING.lsig_cmd_loaded_reg_0 ),
        .\OMIT_UNPACKING.lsig_ld_cmd (\OMIT_UNPACKING.lsig_ld_cmd ),
        .Q(\USE_SRL_FIFO.sig_rd_empty ),
        .SR(SR),
        .SS(SS),
        .din(din),
        .dout({sig_data_fifo_data_out,dout}),
        .empty(empty),
        .full(full),
        .\gen_fwft.empty_fwft_i_reg (\gen_fwft.empty_fwft_i_reg ),
        .\gen_fwft.empty_fwft_i_reg_0 (\gen_fwft.empty_fwft_i_reg_0 ),
        .\gen_fwft.empty_fwft_i_reg_1 (\gen_fwft.empty_fwft_i_reg_1 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1 (\gen_wr_a.gen_word_narrow.mem_reg_1 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_0 (\gen_wr_a.gen_word_narrow.mem_reg_1_0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_1 (\gen_wr_a.gen_word_narrow.mem_reg_1_1 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_10 (\gen_wr_a.gen_word_narrow.mem_reg_1_10 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_11 (\gen_wr_a.gen_word_narrow.mem_reg_1_11 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_12 (\gen_wr_a.gen_word_narrow.mem_reg_1_12 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_13 (\gen_wr_a.gen_word_narrow.mem_reg_1_13 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_14 (\gen_wr_a.gen_word_narrow.mem_reg_1_14 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_15 (\gen_wr_a.gen_word_narrow.mem_reg_1_15 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_16 (\gen_wr_a.gen_word_narrow.mem_reg_1_16 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_17 (\gen_wr_a.gen_word_narrow.mem_reg_1_17 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_18 (\gen_wr_a.gen_word_narrow.mem_reg_1_18 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_19 (\gen_wr_a.gen_word_narrow.mem_reg_1_19 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_2 (\gen_wr_a.gen_word_narrow.mem_reg_1_2 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_20 (\gen_wr_a.gen_word_narrow.mem_reg_1_20 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_21 (\gen_wr_a.gen_word_narrow.mem_reg_1_21 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_22 (\gen_wr_a.gen_word_narrow.mem_reg_1_22 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_23 (\gen_wr_a.gen_word_narrow.mem_reg_1_23 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_24 (\gen_wr_a.gen_word_narrow.mem_reg_1_24 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_25 (\gen_wr_a.gen_word_narrow.mem_reg_1_25 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_26 (\gen_wr_a.gen_word_narrow.mem_reg_1_26 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_3 (\gen_wr_a.gen_word_narrow.mem_reg_1_3 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_4 (\gen_wr_a.gen_word_narrow.mem_reg_1_4 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_5 (\gen_wr_a.gen_word_narrow.mem_reg_1_5 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_6 (\gen_wr_a.gen_word_narrow.mem_reg_1_6 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_7 (\gen_wr_a.gen_word_narrow.mem_reg_1_7 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_8 (\gen_wr_a.gen_word_narrow.mem_reg_1_8 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_9 (\gen_wr_a.gen_word_narrow.mem_reg_1_9 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_2 (I_DATA_FIFO_n_148),
        .\gwdc.wr_data_count_i_reg[7] (I_DATA_FIFO_n_171),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .out(out),
        .rd_en(rd_en),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_dre2skid_wvalid(sig_dre2skid_wvalid),
        .sig_flush_db1(sig_flush_db1),
        .sig_flush_db1_reg(sig_flush_db1_reg),
        .sig_flush_db1_reg_0(sig_flush_db1_reg_0),
        .sig_flush_db1_reg_1(\OMIT_UNPACKING.lsig_cmd_loaded ),
        .sig_ok_to_post_rd_addr_reg(sig_ok_to_post_rd_addr_i_3_n_0),
        .sig_ok_to_post_rd_addr_reg_0(sig_ok_to_post_rd_addr_i_4_n_0),
        .sig_ok_to_post_rd_addr_reg_1(sig_token_cntr_reg),
        .wr_en(wr_en));
  FDRE #(
    .INIT(1'b0)) 
    \OMIT_UNPACKING.lsig_cmd_loaded_reg 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(I_DATA_FIFO_n_148),
        .Q(\OMIT_UNPACKING.lsig_cmd_loaded ),
        .R(SS));
  (* SOFT_HLUTNM = "soft_lutpair123" *) 
  LUT4 #(
    .INIT(16'h0001)) 
    sig_ok_to_post_rd_addr_i_3
       (.I0(sig_token_cntr_reg[1]),
        .I1(sig_token_cntr_reg[0]),
        .I2(sig_token_cntr_reg[3]),
        .I3(sig_token_cntr_reg[2]),
        .O(sig_ok_to_post_rd_addr_i_3_n_0));
  (* SOFT_HLUTNM = "soft_lutpair123" *) 
  LUT4 #(
    .INIT(16'h0010)) 
    sig_ok_to_post_rd_addr_i_4
       (.I0(sig_token_cntr_reg[1]),
        .I1(sig_token_cntr_reg[0]),
        .I2(sig_token_cntr_reg[3]),
        .I3(sig_token_cntr_reg[2]),
        .O(sig_ok_to_post_rd_addr_i_4_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_ok_to_post_rd_addr_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(I_DATA_FIFO_n_171),
        .Q(sig_sf_allow_addr_req),
        .R(1'b0));
  LUT1 #(
    .INIT(2'h1)) 
    \sig_token_cntr[0]_i_1 
       (.I0(sig_token_cntr_reg[0]),
        .O(\sig_token_cntr[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hAAFF55005500B8FF)) 
    \sig_token_cntr[1]_i_1 
       (.I0(out),
        .I1(sig_token_cntr_reg[2]),
        .I2(sig_token_cntr_reg[3]),
        .I3(\sig_token_cntr_reg[1]_0 ),
        .I4(sig_token_cntr_reg[1]),
        .I5(sig_token_cntr_reg[0]),
        .O(\sig_token_cntr[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h99CCCC74CCCCCC33)) 
    \sig_token_cntr[2]_i_1 
       (.I0(out),
        .I1(sig_token_cntr_reg[2]),
        .I2(sig_token_cntr_reg[3]),
        .I3(sig_token_cntr_reg[0]),
        .I4(sig_token_cntr_reg[1]),
        .I5(\sig_token_cntr_reg[1]_0 ),
        .O(\sig_token_cntr[2]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h55555756AAAAA8AA)) 
    \sig_token_cntr[3]_i_1 
       (.I0(\sig_token_cntr_reg[1]_0 ),
        .I1(sig_token_cntr_reg[1]),
        .I2(sig_token_cntr_reg[0]),
        .I3(sig_token_cntr_reg[3]),
        .I4(sig_token_cntr_reg[2]),
        .I5(out),
        .O(\sig_token_cntr[3]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFF00FC017F80FC01)) 
    \sig_token_cntr[3]_i_2 
       (.I0(\sig_token_cntr_reg[1]_0 ),
        .I1(sig_token_cntr_reg[1]),
        .I2(sig_token_cntr_reg[0]),
        .I3(sig_token_cntr_reg[3]),
        .I4(sig_token_cntr_reg[2]),
        .I5(out),
        .O(\sig_token_cntr[3]_i_2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_token_cntr_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_token_cntr[3]_i_1_n_0 ),
        .D(\sig_token_cntr[0]_i_1_n_0 ),
        .Q(sig_token_cntr_reg[0]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_token_cntr_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_token_cntr[3]_i_1_n_0 ),
        .D(\sig_token_cntr[1]_i_1_n_0 ),
        .Q(sig_token_cntr_reg[1]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_token_cntr_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_token_cntr[3]_i_1_n_0 ),
        .D(\sig_token_cntr[2]_i_1_n_0 ),
        .Q(sig_token_cntr_reg[2]),
        .R(SS));
  FDSE #(
    .INIT(1'b0)) 
    \sig_token_cntr_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_token_cntr[3]_i_1_n_0 ),
        .D(\sig_token_cntr[3]_i_2_n_0 ),
        .Q(sig_token_cntr_reg[3]),
        .S(SS));
endmodule

module design_1_axi_dma_0_0_axi_datamover_rd_status_cntl
   (sig_rd_sts_slverr_reg_reg_0,
    sig_rsc2stat_status_valid,
    sig_rsc2data_ready,
    sig_rd_sts_interr_reg0,
    m_axi_mm2s_aclk,
    sig_rd_sts_slverr_reg0,
    sig_stat2rsc_status_ready,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_data2rsc_valid,
    sig_data2rsc_decerr);
  output [2:0]sig_rd_sts_slverr_reg_reg_0;
  output sig_rsc2stat_status_valid;
  output sig_rsc2data_ready;
  input sig_rd_sts_interr_reg0;
  input m_axi_mm2s_aclk;
  input sig_rd_sts_slverr_reg0;
  input sig_stat2rsc_status_ready;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_data2rsc_valid;
  input sig_data2rsc_decerr;

  wire m_axi_mm2s_aclk;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_data2rsc_decerr;
  wire sig_data2rsc_valid;
  wire sig_push_rd_sts_reg;
  wire sig_rd_sts_decerr_reg0;
  wire sig_rd_sts_interr_reg0;
  wire sig_rd_sts_interr_reg_i_1_n_0;
  wire sig_rd_sts_slverr_reg0;
  wire [2:0]sig_rd_sts_slverr_reg_reg_0;
  wire sig_rsc2data_ready;
  wire sig_rsc2stat_status_valid;
  wire sig_stat2rsc_status_ready;

  LUT2 #(
    .INIT(4'hE)) 
    sig_rd_sts_decerr_reg_i_1
       (.I0(sig_rd_sts_slverr_reg_reg_0[1]),
        .I1(sig_data2rsc_decerr),
        .O(sig_rd_sts_decerr_reg0));
  FDRE #(
    .INIT(1'b0)) 
    sig_rd_sts_decerr_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_rd_sts_reg),
        .D(sig_rd_sts_decerr_reg0),
        .Q(sig_rd_sts_slverr_reg_reg_0[1]),
        .R(sig_rd_sts_interr_reg_i_1_n_0));
  LUT3 #(
    .INIT(8'h8F)) 
    sig_rd_sts_interr_reg_i_1
       (.I0(sig_rsc2stat_status_valid),
        .I1(sig_stat2rsc_status_ready),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_rd_sts_interr_reg_i_1_n_0));
  LUT2 #(
    .INIT(4'h8)) 
    sig_rd_sts_interr_reg_i_2
       (.I0(sig_rsc2data_ready),
        .I1(sig_data2rsc_valid),
        .O(sig_push_rd_sts_reg));
  FDRE #(
    .INIT(1'b0)) 
    sig_rd_sts_interr_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_rd_sts_reg),
        .D(sig_rd_sts_interr_reg0),
        .Q(sig_rd_sts_slverr_reg_reg_0[0]),
        .R(sig_rd_sts_interr_reg_i_1_n_0));
  FDSE #(
    .INIT(1'b0)) 
    sig_rd_sts_reg_empty_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_rd_sts_reg),
        .D(1'b0),
        .Q(sig_rsc2data_ready),
        .S(sig_rd_sts_interr_reg_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_rd_sts_reg_full_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_rd_sts_reg),
        .D(1'b1),
        .Q(sig_rsc2stat_status_valid),
        .R(sig_rd_sts_interr_reg_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_rd_sts_slverr_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_rd_sts_reg),
        .D(sig_rd_sts_slverr_reg0),
        .Q(sig_rd_sts_slverr_reg_reg_0[2]),
        .R(sig_rd_sts_interr_reg_i_1_n_0));
endmodule

module design_1_axi_dma_0_0_axi_datamover_rddata_cntl
   (FIFO_Full_reg,
    sig_data2rsc_valid,
    sig_last_mmap_dbeat_reg_reg_0,
    sig_data2addr_stop_req,
    sig_halt_reg_dly2,
    sig_halt_reg_dly3,
    sig_data2rsc_decerr,
    sig_init_done,
    sig_halt_reg_dly3_reg_0,
    sig_rd_sts_interr_reg0,
    sig_rd_sts_slverr_reg0,
    sig_inhibit_rdy_n,
    FIFO_Full_reg_0,
    wr_en,
    din,
    m_axi_mm2s_rready,
    sig_next_calc_error_reg_reg_0,
    SS,
    m_axi_mm2s_aclk,
    sig_init_done_reg,
    sig_sstrb_stop_mask,
    m_axi_mm2s_rlast,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    \sig_addr_posted_cntr_reg[2]_0 ,
    sig_rsc2data_ready,
    sig_rd_sts_slverr_reg_reg,
    sig_mstr2data_cmd_valid,
    sig_rsc2stat_status_valid,
    sig_stat2rsc_status_ready,
    m_axi_mm2s_rvalid,
    full,
    m_axi_mm2s_rresp,
    in,
    sig_rst2all_stop_request);
  output FIFO_Full_reg;
  output sig_data2rsc_valid;
  output sig_last_mmap_dbeat_reg_reg_0;
  output sig_data2addr_stop_req;
  output sig_halt_reg_dly2;
  output sig_halt_reg_dly3;
  output sig_data2rsc_decerr;
  output sig_init_done;
  output sig_halt_reg_dly3_reg_0;
  output sig_rd_sts_interr_reg0;
  output sig_rd_sts_slverr_reg0;
  output sig_inhibit_rdy_n;
  output FIFO_Full_reg_0;
  output wr_en;
  output [18:0]din;
  output m_axi_mm2s_rready;
  output sig_next_calc_error_reg_reg_0;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input sig_init_done_reg;
  input [0:0]sig_sstrb_stop_mask;
  input m_axi_mm2s_rlast;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input \sig_addr_posted_cntr_reg[2]_0 ;
  input sig_rsc2data_ready;
  input [1:0]sig_rd_sts_slverr_reg_reg;
  input sig_mstr2data_cmd_valid;
  input sig_rsc2stat_status_valid;
  input sig_stat2rsc_status_ready;
  input m_axi_mm2s_rvalid;
  input full;
  input [1:0]m_axi_mm2s_rresp;
  input [39:0]in;
  input sig_rst2all_stop_request;

  wire FIFO_Full_reg;
  wire FIFO_Full_reg_0;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_12 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_13 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_14 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_2 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_4 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_5 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_53 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_54 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_6 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_7 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_8 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_9 ;
  wire [0:0]SS;
  wire [18:0]din;
  wire full;
  wire [39:0]in;
  wire m_axi_mm2s_aclk;
  wire m_axi_mm2s_rlast;
  wire m_axi_mm2s_rready;
  wire m_axi_mm2s_rready_INST_0_i_1_n_0;
  wire [1:0]m_axi_mm2s_rresp;
  wire m_axi_mm2s_rvalid;
  wire [2:0]sig_addr_posted_cntr;
  wire \sig_addr_posted_cntr[0]_i_1_n_0 ;
  wire \sig_addr_posted_cntr[1]_i_1__0_n_0 ;
  wire \sig_addr_posted_cntr[2]_i_1_n_0 ;
  wire \sig_addr_posted_cntr[2]_i_2_n_0 ;
  wire \sig_addr_posted_cntr_reg[2]_0 ;
  wire sig_cmd_cmplt_last_dbeat;
  wire [52:16]sig_cmd_fifo_data_out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_coelsc_cmd_cmplt_reg_i_1_n_0;
  wire sig_coelsc_decerr_reg0;
  wire sig_coelsc_interr_reg0;
  wire sig_coelsc_slverr_reg0;
  wire sig_data2addr_stop_req;
  wire sig_data2rsc_calc_err;
  wire sig_data2rsc_decerr;
  wire sig_data2rsc_slverr;
  wire sig_data2rsc_valid;
  wire [7:0]sig_dbeat_cntr;
  wire \sig_dbeat_cntr[7]_i_3_n_0 ;
  wire \sig_dbeat_cntr[7]_i_4_n_0 ;
  wire sig_dqual_reg_empty;
  wire sig_dqual_reg_full;
  wire sig_first_dbeat;
  wire sig_halt_reg_dly1;
  wire sig_halt_reg_dly2;
  wire sig_halt_reg_dly3;
  wire sig_halt_reg_dly3_reg_0;
  wire sig_halt_reg_i_1_n_0;
  wire sig_inhibit_rdy_n;
  wire sig_init_done;
  wire sig_init_done_reg;
  wire sig_last_dbeat_i_2_n_0;
  wire sig_last_dbeat_i_4_n_0;
  wire sig_last_dbeat_reg_n_0;
  wire sig_last_mmap_dbeat;
  wire sig_last_mmap_dbeat_reg_reg_0;
  wire sig_ld_new_cmd_reg;
  wire sig_mstr2data_cmd_valid;
  wire sig_next_calc_error_reg;
  wire sig_next_calc_error_reg_reg_0;
  wire sig_next_cmd_cmplt_reg;
  wire sig_next_eof_reg;
  wire [15:0]sig_next_last_strb_reg;
  wire sig_next_sequential_reg;
  wire [15:0]sig_next_strt_strb_reg;
  wire sig_push_coelsc_reg;
  wire sig_push_dqual_reg16_out;
  wire sig_rd_sts_interr_reg0;
  wire sig_rd_sts_slverr_reg0;
  wire [1:0]sig_rd_sts_slverr_reg_reg;
  wire sig_rsc2data_ready;
  wire sig_rsc2stat_status_valid;
  wire sig_rst2all_stop_request;
  wire [0:0]sig_sstrb_stop_mask;
  wire sig_stat2rsc_status_ready;
  wire wr_en;
  wire \xpm_fifo_instance.xpm_fifo_sync_inst_i_23_n_0 ;
  wire \xpm_fifo_instance.xpm_fifo_sync_inst_i_24_n_0 ;

  design_1_axi_dma_0_0_axi_datamover_fifo__parameterized2 \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO 
       (.D({\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_2 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_4 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_5 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_6 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_7 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_8 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_9 }),
        .E(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_53 ),
        .FIFO_Full_reg(FIFO_Full_reg),
        .FIFO_Full_reg_0(FIFO_Full_reg_0),
        .Q(sig_dbeat_cntr),
        .SS(SS),
        .full(full),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg (\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_12 ),
        .in(in),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .m_axi_mm2s_rlast(m_axi_mm2s_rlast),
        .m_axi_mm2s_rlast_0(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ),
        .m_axi_mm2s_rvalid(m_axi_mm2s_rvalid),
        .out({sig_cmd_fifo_data_out[52:49],sig_cmd_fifo_data_out[47:16]}),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_13 ),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_54 ),
        .\sig_dbeat_cntr_reg[5] (\sig_dbeat_cntr[7]_i_4_n_0 ),
        .sig_dqual_reg_empty(sig_dqual_reg_empty),
        .sig_dqual_reg_empty_reg(sig_data2addr_stop_req),
        .sig_dqual_reg_full(sig_dqual_reg_full),
        .sig_first_dbeat(sig_first_dbeat),
        .sig_first_dbeat_reg(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_14 ),
        .sig_first_dbeat_reg_0(\sig_dbeat_cntr[7]_i_3_n_0 ),
        .sig_inhibit_rdy_n_reg_0(sig_inhibit_rdy_n),
        .sig_init_done(sig_init_done),
        .sig_init_done_reg_0(sig_init_done_reg),
        .sig_last_dbeat_reg(sig_last_dbeat_i_2_n_0),
        .sig_last_dbeat_reg_0(sig_last_dbeat_reg_n_0),
        .sig_ld_new_cmd_reg(sig_ld_new_cmd_reg),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_next_calc_error_reg(sig_next_calc_error_reg),
        .sig_next_cmd_cmplt_reg_i_3(sig_data2rsc_valid),
        .sig_next_cmd_cmplt_reg_i_4(sig_addr_posted_cntr),
        .sig_next_sequential_reg(sig_next_sequential_reg),
        .sig_push_dqual_reg16_out(sig_push_dqual_reg16_out),
        .sig_rsc2stat_status_valid(sig_rsc2stat_status_valid),
        .sig_stat2rsc_status_ready(sig_stat2rsc_status_ready));
  LUT6 #(
    .INIT(64'h00000000000D0000)) 
    m_axi_mm2s_rready_INST_0
       (.I0(full),
        .I1(sig_data2addr_stop_req),
        .I2(m_axi_mm2s_rready_INST_0_i_1_n_0),
        .I3(sig_next_calc_error_reg),
        .I4(sig_dqual_reg_full),
        .I5(sig_data2rsc_valid),
        .O(m_axi_mm2s_rready));
  (* SOFT_HLUTNM = "soft_lutpair208" *) 
  LUT3 #(
    .INIT(8'h01)) 
    m_axi_mm2s_rready_INST_0_i_1
       (.I0(sig_addr_posted_cntr[2]),
        .I1(sig_addr_posted_cntr[1]),
        .I2(sig_addr_posted_cntr[0]),
        .O(m_axi_mm2s_rready_INST_0_i_1_n_0));
  (* SOFT_HLUTNM = "soft_lutpair208" *) 
  LUT1 #(
    .INIT(2'h1)) 
    \sig_addr_posted_cntr[0]_i_1 
       (.I0(sig_addr_posted_cntr[0]),
        .O(\sig_addr_posted_cntr[0]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair203" *) 
  LUT5 #(
    .INIT(32'hF44BB44B)) 
    \sig_addr_posted_cntr[1]_i_1__0 
       (.I0(sig_last_mmap_dbeat_reg_reg_0),
        .I1(\sig_addr_posted_cntr_reg[2]_0 ),
        .I2(sig_addr_posted_cntr[0]),
        .I3(sig_addr_posted_cntr[1]),
        .I4(sig_addr_posted_cntr[2]),
        .O(\sig_addr_posted_cntr[1]_i_1__0_n_0 ));
  LUT5 #(
    .INIT(32'h007FFE00)) 
    \sig_addr_posted_cntr[2]_i_1 
       (.I0(sig_addr_posted_cntr[2]),
        .I1(sig_addr_posted_cntr[1]),
        .I2(sig_addr_posted_cntr[0]),
        .I3(sig_last_mmap_dbeat_reg_reg_0),
        .I4(\sig_addr_posted_cntr_reg[2]_0 ),
        .O(\sig_addr_posted_cntr[2]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair203" *) 
  LUT5 #(
    .INIT(32'hE1F8E1E1)) 
    \sig_addr_posted_cntr[2]_i_2 
       (.I0(sig_addr_posted_cntr[1]),
        .I1(sig_addr_posted_cntr[0]),
        .I2(sig_addr_posted_cntr[2]),
        .I3(sig_last_mmap_dbeat_reg_reg_0),
        .I4(\sig_addr_posted_cntr_reg[2]_0 ),
        .O(\sig_addr_posted_cntr[2]_i_2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_posted_cntr_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_posted_cntr[2]_i_1_n_0 ),
        .D(\sig_addr_posted_cntr[0]_i_1_n_0 ),
        .Q(sig_addr_posted_cntr[0]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_posted_cntr_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_posted_cntr[2]_i_1_n_0 ),
        .D(\sig_addr_posted_cntr[1]_i_1__0_n_0 ),
        .Q(sig_addr_posted_cntr[1]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_posted_cntr_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\sig_addr_posted_cntr[2]_i_1_n_0 ),
        .D(\sig_addr_posted_cntr[2]_i_2_n_0 ),
        .Q(sig_addr_posted_cntr[2]),
        .R(SS));
  LUT6 #(
    .INIT(64'h15000000FFFFFFFF)) 
    sig_coelsc_cmd_cmplt_reg_i_1
       (.I0(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_12 ),
        .I1(sig_next_calc_error_reg),
        .I2(sig_ld_new_cmd_reg),
        .I3(sig_rsc2data_ready),
        .I4(sig_data2rsc_valid),
        .I5(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_coelsc_cmd_cmplt_reg_i_1_n_0));
  LUT3 #(
    .INIT(8'hEA)) 
    sig_coelsc_cmd_cmplt_reg_i_2
       (.I0(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_12 ),
        .I1(sig_next_calc_error_reg),
        .I2(sig_ld_new_cmd_reg),
        .O(sig_push_coelsc_reg));
  (* SOFT_HLUTNM = "soft_lutpair207" *) 
  LUT3 #(
    .INIT(8'hEA)) 
    sig_coelsc_cmd_cmplt_reg_i_3
       (.I0(sig_next_calc_error_reg),
        .I1(sig_next_cmd_cmplt_reg),
        .I2(m_axi_mm2s_rlast),
        .O(sig_cmd_cmplt_last_dbeat));
  FDRE #(
    .INIT(1'b0)) 
    sig_coelsc_cmd_cmplt_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_coelsc_reg),
        .D(sig_cmd_cmplt_last_dbeat),
        .Q(sig_data2rsc_valid),
        .R(sig_coelsc_cmd_cmplt_reg_i_1_n_0));
  (* SOFT_HLUTNM = "soft_lutpair204" *) 
  LUT4 #(
    .INIT(16'hEAAA)) 
    sig_coelsc_decerr_reg_i_1
       (.I0(sig_data2rsc_decerr),
        .I1(m_axi_mm2s_rvalid),
        .I2(m_axi_mm2s_rresp[1]),
        .I3(m_axi_mm2s_rresp[0]),
        .O(sig_coelsc_decerr_reg0));
  FDRE #(
    .INIT(1'b0)) 
    sig_coelsc_decerr_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_coelsc_reg),
        .D(sig_coelsc_decerr_reg0),
        .Q(sig_data2rsc_decerr),
        .R(sig_coelsc_cmd_cmplt_reg_i_1_n_0));
  (* SOFT_HLUTNM = "soft_lutpair207" *) 
  LUT2 #(
    .INIT(4'hE)) 
    sig_coelsc_interr_reg_i_1
       (.I0(sig_data2rsc_calc_err),
        .I1(sig_next_calc_error_reg),
        .O(sig_coelsc_interr_reg0));
  FDRE #(
    .INIT(1'b0)) 
    sig_coelsc_interr_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_coelsc_reg),
        .D(sig_coelsc_interr_reg0),
        .Q(sig_data2rsc_calc_err),
        .R(sig_coelsc_cmd_cmplt_reg_i_1_n_0));
  (* SOFT_HLUTNM = "soft_lutpair204" *) 
  LUT4 #(
    .INIT(16'hAAEA)) 
    sig_coelsc_slverr_reg_i_1
       (.I0(sig_data2rsc_slverr),
        .I1(m_axi_mm2s_rvalid),
        .I2(m_axi_mm2s_rresp[1]),
        .I3(m_axi_mm2s_rresp[0]),
        .O(sig_coelsc_slverr_reg0));
  FDRE #(
    .INIT(1'b0)) 
    sig_coelsc_slverr_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_coelsc_reg),
        .D(sig_coelsc_slverr_reg0),
        .Q(sig_data2rsc_slverr),
        .R(sig_coelsc_cmd_cmplt_reg_i_1_n_0));
  LUT6 #(
    .INIT(64'hAAAAAAA8AAAAAAAA)) 
    \sig_dbeat_cntr[7]_i_3 
       (.I0(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_12 ),
        .I1(sig_dbeat_cntr[6]),
        .I2(sig_dbeat_cntr[7]),
        .I3(sig_dbeat_cntr[5]),
        .I4(sig_dbeat_cntr[4]),
        .I5(\sig_dbeat_cntr[7]_i_4_n_0 ),
        .O(\sig_dbeat_cntr[7]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h0001)) 
    \sig_dbeat_cntr[7]_i_4 
       (.I0(sig_dbeat_cntr[1]),
        .I1(sig_dbeat_cntr[0]),
        .I2(sig_dbeat_cntr[3]),
        .I3(sig_dbeat_cntr[2]),
        .O(\sig_dbeat_cntr[7]_i_4_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_53 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_9 ),
        .Q(sig_dbeat_cntr[0]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_53 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_8 ),
        .Q(sig_dbeat_cntr[1]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_53 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_7 ),
        .Q(sig_dbeat_cntr[2]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_53 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_6 ),
        .Q(sig_dbeat_cntr[3]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_53 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_5 ),
        .Q(sig_dbeat_cntr[4]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_53 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_4 ),
        .Q(sig_dbeat_cntr[5]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_53 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ),
        .Q(sig_dbeat_cntr[6]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_53 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_2 ),
        .Q(sig_dbeat_cntr[7]),
        .R(SS));
  FDSE #(
    .INIT(1'b0)) 
    sig_dqual_reg_empty_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(1'b0),
        .Q(sig_dqual_reg_empty),
        .S(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_dqual_reg_full_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(1'b1),
        .Q(sig_dqual_reg_full),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_first_dbeat_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_14 ),
        .Q(sig_first_dbeat),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair202" *) 
  LUT4 #(
    .INIT(16'hAAAB)) 
    sig_halt_cmplt_i_2
       (.I0(sig_next_calc_error_reg),
        .I1(sig_addr_posted_cntr[0]),
        .I2(sig_addr_posted_cntr[1]),
        .I3(sig_addr_posted_cntr[2]),
        .O(sig_next_calc_error_reg_reg_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_reg_dly1_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_data2addr_stop_req),
        .Q(sig_halt_reg_dly1),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_reg_dly2_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_halt_reg_dly1),
        .Q(sig_halt_reg_dly2),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_reg_dly3_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_halt_reg_dly2),
        .Q(sig_halt_reg_dly3),
        .R(SS));
  LUT2 #(
    .INIT(4'hE)) 
    sig_halt_reg_i_1
       (.I0(sig_rst2all_stop_request),
        .I1(sig_data2addr_stop_req),
        .O(sig_halt_reg_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_halt_reg_i_1_n_0),
        .Q(sig_data2addr_stop_req),
        .R(SS));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFDFF)) 
    sig_last_dbeat_i_2
       (.I0(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_12 ),
        .I1(sig_dbeat_cntr[3]),
        .I2(sig_dbeat_cntr[2]),
        .I3(sig_dbeat_cntr[0]),
        .I4(sig_dbeat_cntr[1]),
        .I5(sig_last_dbeat_i_4_n_0),
        .O(sig_last_dbeat_i_2_n_0));
  LUT4 #(
    .INIT(16'hFFFE)) 
    sig_last_dbeat_i_4
       (.I0(sig_dbeat_cntr[6]),
        .I1(sig_dbeat_cntr[7]),
        .I2(sig_dbeat_cntr[5]),
        .I3(sig_dbeat_cntr[4]),
        .O(sig_last_dbeat_i_4_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_dbeat_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_13 ),
        .Q(sig_last_dbeat_reg_n_0),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair206" *) 
  LUT2 #(
    .INIT(4'h8)) 
    sig_last_mmap_dbeat_reg_i_1
       (.I0(m_axi_mm2s_rlast),
        .I1(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_12 ),
        .O(sig_last_mmap_dbeat));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_mmap_dbeat_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_last_mmap_dbeat),
        .Q(sig_last_mmap_dbeat_reg_reg_0),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    sig_ld_new_cmd_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_54 ),
        .Q(sig_ld_new_cmd_reg),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    sig_next_calc_error_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[52]),
        .Q(sig_next_calc_error_reg),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_next_cmd_cmplt_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[51]),
        .Q(sig_next_cmd_cmplt_reg),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_next_eof_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[49]),
        .Q(sig_next_eof_reg),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[32]),
        .Q(sig_next_last_strb_reg[0]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[42]),
        .Q(sig_next_last_strb_reg[10]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[43]),
        .Q(sig_next_last_strb_reg[11]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[44]),
        .Q(sig_next_last_strb_reg[12]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[45]),
        .Q(sig_next_last_strb_reg[13]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[46]),
        .Q(sig_next_last_strb_reg[14]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[47]),
        .Q(sig_next_last_strb_reg[15]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[33]),
        .Q(sig_next_last_strb_reg[1]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[34]),
        .Q(sig_next_last_strb_reg[2]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[35]),
        .Q(sig_next_last_strb_reg[3]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[36]),
        .Q(sig_next_last_strb_reg[4]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[37]),
        .Q(sig_next_last_strb_reg[5]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[38]),
        .Q(sig_next_last_strb_reg[6]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[39]),
        .Q(sig_next_last_strb_reg[7]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[40]),
        .Q(sig_next_last_strb_reg[8]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_last_strb_reg_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[41]),
        .Q(sig_next_last_strb_reg[9]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_next_sequential_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[50]),
        .Q(sig_next_sequential_reg),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[16]),
        .Q(sig_next_strt_strb_reg[0]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[26]),
        .Q(sig_next_strt_strb_reg[10]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[27]),
        .Q(sig_next_strt_strb_reg[11]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[28]),
        .Q(sig_next_strt_strb_reg[12]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[29]),
        .Q(sig_next_strt_strb_reg[13]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[30]),
        .Q(sig_next_strt_strb_reg[14]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[31]),
        .Q(sig_next_strt_strb_reg[15]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[17]),
        .Q(sig_next_strt_strb_reg[1]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[18]),
        .Q(sig_next_strt_strb_reg[2]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[19]),
        .Q(sig_next_strt_strb_reg[3]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[20]),
        .Q(sig_next_strt_strb_reg[4]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[21]),
        .Q(sig_next_strt_strb_reg[5]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[22]),
        .Q(sig_next_strt_strb_reg[6]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[23]),
        .Q(sig_next_strt_strb_reg[7]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[24]),
        .Q(sig_next_strt_strb_reg[8]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_push_dqual_reg16_out),
        .D(sig_cmd_fifo_data_out[25]),
        .Q(sig_next_strt_strb_reg[9]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_11 ));
  LUT2 #(
    .INIT(4'hE)) 
    sig_rd_sts_interr_reg_i_3
       (.I0(sig_data2rsc_calc_err),
        .I1(sig_rd_sts_slverr_reg_reg[0]),
        .O(sig_rd_sts_interr_reg0));
  LUT2 #(
    .INIT(4'hE)) 
    sig_rd_sts_slverr_reg_i_1
       (.I0(sig_data2rsc_slverr),
        .I1(sig_rd_sts_slverr_reg_reg[1]),
        .O(sig_rd_sts_slverr_reg0));
  LUT3 #(
    .INIT(8'hF4)) 
    \sig_sstrb_stop_mask[15]_i_1 
       (.I0(sig_halt_reg_dly3),
        .I1(sig_halt_reg_dly2),
        .I2(sig_sstrb_stop_mask),
        .O(sig_halt_reg_dly3_reg_0));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_10 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[11]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[11]),
        .I4(sig_data2addr_stop_req),
        .O(din[11]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_11 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[10]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[10]),
        .I4(sig_data2addr_stop_req),
        .O(din[10]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_12 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[9]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[9]),
        .I4(sig_data2addr_stop_req),
        .O(din[9]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_13 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[8]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[8]),
        .I4(sig_data2addr_stop_req),
        .O(din[8]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_14 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[7]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[7]),
        .I4(sig_data2addr_stop_req),
        .O(din[7]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_15 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[6]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[6]),
        .I4(sig_data2addr_stop_req),
        .O(din[6]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_16 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[5]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[5]),
        .I4(sig_data2addr_stop_req),
        .O(din[5]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_17 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[4]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[4]),
        .I4(sig_data2addr_stop_req),
        .O(din[4]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_18 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[3]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[3]),
        .I4(sig_data2addr_stop_req),
        .O(din[3]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_19 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[2]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[2]),
        .I4(sig_data2addr_stop_req),
        .O(din[2]));
  LUT5 #(
    .INIT(32'h00005510)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_2 
       (.I0(\xpm_fifo_instance.xpm_fifo_sync_inst_i_23_n_0 ),
        .I1(sig_data2rsc_valid),
        .I2(m_axi_mm2s_rvalid),
        .I3(sig_data2addr_stop_req),
        .I4(full),
        .O(wr_en));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_20 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[1]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[1]),
        .I4(sig_data2addr_stop_req),
        .O(din[1]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_21 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[0]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[0]),
        .I4(sig_data2addr_stop_req),
        .O(din[0]));
  (* SOFT_HLUTNM = "soft_lutpair202" *) 
  LUT5 #(
    .INIT(32'hFF01FFFF)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_23 
       (.I0(sig_addr_posted_cntr[2]),
        .I1(sig_addr_posted_cntr[1]),
        .I2(sig_addr_posted_cntr[0]),
        .I3(sig_next_calc_error_reg),
        .I4(sig_dqual_reg_full),
        .O(\xpm_fifo_instance.xpm_fifo_sync_inst_i_23_n_0 ));
  LUT6 #(
    .INIT(64'h0808080808080800)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_24 
       (.I0(sig_data2addr_stop_req),
        .I1(sig_dqual_reg_full),
        .I2(sig_next_calc_error_reg),
        .I3(sig_addr_posted_cntr[0]),
        .I4(sig_addr_posted_cntr[1]),
        .I5(sig_addr_posted_cntr[2]),
        .O(\xpm_fifo_instance.xpm_fifo_sync_inst_i_24_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair206" *) 
  LUT3 #(
    .INIT(8'h04)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_3 
       (.I0(sig_next_sequential_reg),
        .I1(m_axi_mm2s_rlast),
        .I2(sig_next_eof_reg),
        .O(din[18]));
  (* SOFT_HLUTNM = "soft_lutpair205" *) 
  LUT3 #(
    .INIT(8'hEA)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_4 
       (.I0(\xpm_fifo_instance.xpm_fifo_sync_inst_i_24_n_0 ),
        .I1(sig_next_cmd_cmplt_reg),
        .I2(m_axi_mm2s_rlast),
        .O(din[17]));
  (* SOFT_HLUTNM = "soft_lutpair205" *) 
  LUT3 #(
    .INIT(8'hEA)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_5 
       (.I0(\xpm_fifo_instance.xpm_fifo_sync_inst_i_24_n_0 ),
        .I1(sig_next_eof_reg),
        .I2(m_axi_mm2s_rlast),
        .O(din[16]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_6 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[15]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[15]),
        .I4(sig_data2addr_stop_req),
        .O(din[15]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_7 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[14]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[14]),
        .I4(sig_data2addr_stop_req),
        .O(din[14]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_8 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[13]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[13]),
        .I4(sig_data2addr_stop_req),
        .O(din[13]));
  LUT5 #(
    .INIT(32'hFFFFFD0D)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_9 
       (.I0(sig_last_dbeat_reg_n_0),
        .I1(sig_next_last_strb_reg[12]),
        .I2(sig_first_dbeat),
        .I3(sig_next_strt_strb_reg[12]),
        .I4(sig_data2addr_stop_req),
        .O(din[12]));
endmodule

module design_1_axi_dma_0_0_axi_datamover_reset
   (sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_rst2all_stop_request_0,
    sig_stream_rst,
    sig_s_h_halt_reg_reg_0,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0,
    sig_s_h_halt_reg_reg_1,
    s2mm_halt_cmplt,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg_1,
    m_axi_s2mm_aclk,
    sig_s_h_halt_reg_reg_2,
    sig_data2addr_stop_req,
    sig_init_done,
    sig_init_reg,
    sig_init_reg2,
    sig_halt_reg,
    sig_wsc2rst_stop_cmplt,
    sig_addr2wsc_calc_error,
    sig_addr_reg_empty,
    sig_data2rst_stop_cmplt);
  output sig_cmd_stat_rst_user_reg_n_cdc_from;
  output sig_rst2all_stop_request_0;
  output sig_stream_rst;
  output sig_s_h_halt_reg_reg_0;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  output sig_s_h_halt_reg_reg_1;
  output s2mm_halt_cmplt;
  input sig_cmd_stat_rst_user_reg_n_cdc_from_reg_1;
  input m_axi_s2mm_aclk;
  input sig_s_h_halt_reg_reg_2;
  input sig_data2addr_stop_req;
  input sig_init_done;
  input sig_init_reg;
  input sig_init_reg2;
  input sig_halt_reg;
  input sig_wsc2rst_stop_cmplt;
  input sig_addr2wsc_calc_error;
  input sig_addr_reg_empty;
  input sig_data2rst_stop_cmplt;

  wire m_axi_s2mm_aclk;
  wire s2mm_halt_cmplt;
  wire sig_addr2wsc_calc_error;
  wire sig_addr_reg_empty;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg_1;
  wire sig_data2addr_stop_req;
  wire sig_data2rst_stop_cmplt;
  wire sig_halt_cmplt_i_1_n_0;
  wire sig_halt_reg;
  wire sig_init_done;
  wire sig_init_reg;
  wire sig_init_reg2;
  wire sig_rst2all_stop_request_0;
  wire sig_s_h_halt_reg_reg_0;
  wire sig_s_h_halt_reg_reg_1;
  wire sig_s_h_halt_reg_reg_2;
  wire sig_stream_rst;
  wire sig_wsc2rst_stop_cmplt;

  FDRE #(
    .INIT(1'b0)) 
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_cmd_stat_rst_user_reg_n_cdc_from_reg_1),
        .Q(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hFFFFFFFFA0800000)) 
    sig_halt_cmplt_i_1
       (.I0(sig_wsc2rst_stop_cmplt),
        .I1(sig_addr2wsc_calc_error),
        .I2(sig_data2addr_stop_req),
        .I3(sig_addr_reg_empty),
        .I4(sig_data2rst_stop_cmplt),
        .I5(s2mm_halt_cmplt),
        .O(sig_halt_cmplt_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_cmplt_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_halt_cmplt_i_1_n_0),
        .Q(s2mm_halt_cmplt),
        .R(sig_stream_rst));
  (* SOFT_HLUTNM = "soft_lutpair442" *) 
  LUT2 #(
    .INIT(4'hE)) 
    sig_halt_reg_i_1
       (.I0(sig_rst2all_stop_request_0),
        .I1(sig_halt_reg),
        .O(sig_s_h_halt_reg_reg_1));
  (* SOFT_HLUTNM = "soft_lutpair442" *) 
  LUT2 #(
    .INIT(4'hE)) 
    sig_halt_reg_i_1__0
       (.I0(sig_rst2all_stop_request_0),
        .I1(sig_data2addr_stop_req),
        .O(sig_s_h_halt_reg_reg_0));
  LUT4 #(
    .INIT(16'h2000)) 
    sig_init_done_i_1__9
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_init_done),
        .I2(sig_init_reg),
        .I3(sig_init_reg2),
        .O(sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_s_h_halt_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_s_h_halt_reg_reg_2),
        .Q(sig_rst2all_stop_request_0),
        .R(sig_stream_rst));
  LUT1 #(
    .INIT(2'h1)) 
    \sig_strb_reg_out[15]_i_1__3 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_stream_rst));
endmodule

(* ORIG_REF_NAME = "axi_datamover_reset" *) 
module design_1_axi_dma_0_0_axi_datamover_reset_19
   (sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_rst2all_stop_request,
    SS,
    mm2s_halt_cmplt,
    out,
    m_axi_mm2s_aclk,
    sig_s_h_halt_reg_reg_0,
    sig_addr2rsc_calc_error,
    sig_addr_reg_empty,
    sig_data2addr_stop_req,
    sig_halt_reg_dly3,
    sig_halt_cmplt_reg_0);
  output sig_cmd_stat_rst_user_reg_n_cdc_from;
  output sig_rst2all_stop_request;
  output [0:0]SS;
  output mm2s_halt_cmplt;
  input out;
  input m_axi_mm2s_aclk;
  input sig_s_h_halt_reg_reg_0;
  input sig_addr2rsc_calc_error;
  input sig_addr_reg_empty;
  input sig_data2addr_stop_req;
  input sig_halt_reg_dly3;
  input sig_halt_cmplt_reg_0;

  wire [0:0]SS;
  wire m_axi_mm2s_aclk;
  wire mm2s_halt_cmplt;
  wire out;
  wire sig_addr2rsc_calc_error;
  wire sig_addr_reg_empty;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_data2addr_stop_req;
  wire sig_halt_cmplt_i_1_n_0;
  wire sig_halt_cmplt_reg_0;
  wire sig_halt_reg_dly3;
  wire sig_rst2all_stop_request;
  wire sig_s_h_halt_reg_reg_0;

  FDRE #(
    .INIT(1'b0)) 
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(out),
        .Q(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hFFFFFFFFE0000000)) 
    sig_halt_cmplt_i_1
       (.I0(sig_addr2rsc_calc_error),
        .I1(sig_addr_reg_empty),
        .I2(sig_data2addr_stop_req),
        .I3(sig_halt_reg_dly3),
        .I4(sig_halt_cmplt_reg_0),
        .I5(mm2s_halt_cmplt),
        .O(sig_halt_cmplt_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_cmplt_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_halt_cmplt_i_1_n_0),
        .Q(mm2s_halt_cmplt),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    sig_s_h_halt_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_s_h_halt_reg_reg_0),
        .Q(sig_rst2all_stop_request),
        .R(SS));
  LUT1 #(
    .INIT(2'h1)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_1 
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(SS));
endmodule

module design_1_axi_dma_0_0_axi_datamover_s2mm_dre
   (sig_dre_tvalid_i_reg_0,
    din,
    sig_flush_db1,
    sig_flush_db2,
    sig_dre_halted,
    D,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_2 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_1 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_2 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_3 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_4 ,
    sig_dre_halted_reg_0,
    \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][8]_0 ,
    \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][8]_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_3 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_4 ,
    \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][8]_0 ,
    \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][8]_0 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_5 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_6 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_5 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_6 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_7 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_8 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_9 ,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_1 ,
    \sig_final_mux_bus[15]_89 ,
    sig_dre_tvalid_i_reg_1,
    S,
    \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8]_0 ,
    \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_0 ,
    sig_sm_pop_cmd_fifo_reg,
    sig_sm_ld_dre_cmd_reg,
    sig_flush_db2_reg_0,
    \USE_SYNC_FIFO.sig_rd_fifo ,
    E,
    \INFERRED_GEN.cnt_i_reg[2] ,
    sig_advance_pipe_data76_out,
    m_axi_s2mm_aclk,
    sig_flush_db1_reg_0,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_ibtt2dre_tready,
    \GEN_INCLUDE_DRE.lsig_eop_reg ,
    DI,
    sig_sm_pop_cmd_fifo,
    \GEN_ENABLE_INDET_BTT.lsig_cmd_fetch_pause ,
    sig_need_cmd_flush,
    \GEN_INCLUDE_DRE.lsig_eop_reg_reg ,
    \GEN_INCLUDE_DRE.lsig_eop_reg_reg_0 ,
    out,
    sig_sm_ld_dre_cmd,
    \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ,
    \count_value_i_reg[1] ,
    Q,
    sig_scatter2drc_cmd_ready,
    SR,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_10 ,
    \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ,
    \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 ,
    \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_2 ,
    \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ,
    \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ,
    \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 ,
    \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ,
    \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 ,
    \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 ,
    \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ,
    \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ,
    \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_2 ,
    \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ,
    \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 ,
    \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 ,
    \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ,
    \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ,
    \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_2 ,
    \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ,
    \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 ,
    \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 ,
    \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ,
    \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ,
    \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_2 ,
    \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ,
    \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 ,
    \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 ,
    \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ,
    \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ,
    \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_2 ,
    \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ,
    \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 ,
    \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 ,
    \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ,
    \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ,
    \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_2 ,
    \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ,
    \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ,
    \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_2 ,
    \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ,
    \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ,
    \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_2 ,
    \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ,
    \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ,
    \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_2 ,
    \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ,
    \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 ,
    \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 ,
    \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 ,
    \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 ,
    \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 ,
    \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 ,
    \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 ,
    \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 ,
    \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 ,
    \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 ,
    \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 ,
    \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 ,
    \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8]_0 ,
    \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8]_0 ,
    \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8]_0 ,
    \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8]_0 ,
    \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8]_0 ,
    \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8]_0 ,
    \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8]_0 ,
    \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_1 ,
    \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8]_0 ,
    \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8]_0 ,
    \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8]_0 ,
    \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8]_0 ,
    \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8]_0 ,
    \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8]_0 ,
    \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 );
  output sig_dre_tvalid_i_reg_0;
  output [145:0]din;
  output sig_flush_db1;
  output sig_flush_db2;
  output sig_dre_halted;
  output [0:0]D;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_2 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_1 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_0 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_2 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_3 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_0 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_4 ;
  output sig_dre_halted_reg_0;
  output [0:0]\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][8]_0 ;
  output \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][8]_0 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_3 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_4 ;
  output [0:0]\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][8]_0 ;
  output [0:0]\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][8]_0 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_5 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_6 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_5 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_6 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_7 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_8 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_9 ;
  output [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_1 ;
  output [0:0]\sig_final_mux_bus[15]_89 ;
  output sig_dre_tvalid_i_reg_1;
  output [3:0]S;
  output \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8]_0 ;
  output \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_0 ;
  output sig_sm_pop_cmd_fifo_reg;
  output sig_sm_ld_dre_cmd_reg;
  output sig_flush_db2_reg_0;
  output \USE_SYNC_FIFO.sig_rd_fifo ;
  output [0:0]E;
  output \INFERRED_GEN.cnt_i_reg[2] ;
  input sig_advance_pipe_data76_out;
  input m_axi_s2mm_aclk;
  input sig_flush_db1_reg_0;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_ibtt2dre_tready;
  input \GEN_INCLUDE_DRE.lsig_eop_reg ;
  input [3:0]DI;
  input sig_sm_pop_cmd_fifo;
  input \GEN_ENABLE_INDET_BTT.lsig_cmd_fetch_pause ;
  input sig_need_cmd_flush;
  input \GEN_INCLUDE_DRE.lsig_eop_reg_reg ;
  input \GEN_INCLUDE_DRE.lsig_eop_reg_reg_0 ;
  input [0:0]out;
  input sig_sm_ld_dre_cmd;
  input [8:0]\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ;
  input \count_value_i_reg[1] ;
  input [0:0]Q;
  input sig_scatter2drc_cmd_ready;
  input [0:0]SR;
  input [3:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_10 ;
  input [0:0]\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ;
  input [0:0]\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 ;
  input [8:0]\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_2 ;
  input [0:0]\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ;
  input [0:0]\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ;
  input [8:0]\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 ;
  input [0:0]\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ;
  input [0:0]\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 ;
  input [8:0]\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 ;
  input [0:0]\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ;
  input [0:0]\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ;
  input [8:0]\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_2 ;
  input [0:0]\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ;
  input [0:0]\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 ;
  input [8:0]\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 ;
  input [0:0]\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ;
  input [0:0]\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ;
  input [8:0]\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_2 ;
  input [0:0]\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ;
  input [0:0]\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 ;
  input [8:0]\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 ;
  input [0:0]\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ;
  input [0:0]\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ;
  input [8:0]\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_2 ;
  input [0:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ;
  input [0:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 ;
  input [8:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 ;
  input [0:0]\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ;
  input [0:0]\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ;
  input [8:0]\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_2 ;
  input [0:0]\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ;
  input [0:0]\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 ;
  input [8:0]\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 ;
  input [0:0]\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ;
  input [0:0]\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ;
  input [8:0]\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_2 ;
  input [0:0]\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ;
  input [0:0]\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ;
  input [8:0]\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_2 ;
  input [0:0]\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ;
  input [0:0]\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ;
  input [8:0]\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_2 ;
  input [0:0]\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ;
  input [0:0]\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ;
  input [8:0]\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_2 ;
  input [0:0]\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ;
  input [0:0]\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 ;
  input [0:0]\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 ;
  input [0:0]\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 ;
  input [0:0]\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 ;
  input [0:0]\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 ;
  input [0:0]\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 ;
  input [0:0]\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 ;
  input [0:0]\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 ;
  input [0:0]\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 ;
  input [0:0]\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 ;
  input [0:0]\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 ;
  input [0:0]\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 ;
  input [0:0]\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8]_0 ;
  input [0:0]\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8]_0 ;
  input [0:0]\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8]_0 ;
  input [0:0]\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8]_0 ;
  input [0:0]\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8]_0 ;
  input [0:0]\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8]_0 ;
  input [0:0]\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8]_0 ;
  input [0:0]\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_1 ;
  input [0:0]\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8]_0 ;
  input [0:0]\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8]_0 ;
  input [0:0]\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8]_0 ;
  input [0:0]\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8]_0 ;
  input [0:0]\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8]_0 ;
  input [0:0]\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8]_0 ;
  input [0:0]\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ;

  wire [0:0]D;
  wire [3:0]DI;
  wire [0:0]E;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_6__0_n_0 ;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_7__0_n_0 ;
  wire [0:0]\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 ;
  wire [9:0]\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_3_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_3_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][8]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_6_n_0 ;
  wire \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ;
  wire [9:0]\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_3_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_3_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_5__0_n_0 ;
  wire [0:0]\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 ;
  wire [9:0]\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][0]_i_2_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][1]_i_2_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][2]_i_2_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][3]_i_2_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][4]_i_2_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][5]_i_2_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][6]_i_2_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][7]_i_2_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][8]_i_2_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4__0_n_0 ;
  wire [0:0]\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 ;
  wire [9:0]\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][0]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][1]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][2]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][3]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][4]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][5]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][6]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][7]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][8]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_4_n_0 ;
  wire \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ;
  wire [9:0]\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 ;
  wire \GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ;
  wire [9:0]\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_6__0_n_0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_7__0_n_0 ;
  wire [0:0]\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][8]_0 ;
  wire [0:0]\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 ;
  wire [9:0]\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_6_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_6__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_6__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_7__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_8__0_n_0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][8]_0 ;
  wire [0:0]\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 ;
  wire [9:0]\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_3_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_5_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_6_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_3_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_5_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_6__0_n_0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_7__0_n_0 ;
  wire [0:0]\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 ;
  wire [9:0]\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][0]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][1]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][2]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][3]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][4]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][5]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][6]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][7]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][8]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_4__0_n_0 ;
  wire [0:0]\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 ;
  wire [9:0]\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][0]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][1]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_3_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_4_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][5]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_3_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_4_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][8]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_4__0_n_0 ;
  wire [0:0]\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][8]_0 ;
  wire [0:0]\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 ;
  wire [9:0]\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_4_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_2_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_6__0_n_0 ;
  wire [0:0]\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][8]_0 ;
  wire [0:0]\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 ;
  wire [9:0]\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_4_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][1]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_6__0_n_0 ;
  wire [0:0]\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 ;
  wire [9:0]\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][0]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][1]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][2]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][3]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][4]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][5]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][6]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][7]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_6_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_8_n_0 ;
  wire \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ;
  wire [9:0]\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_3_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_4_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_2__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_4_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_3__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_4__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_6__0_n_0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_7_n_0 ;
  wire [0:0]\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 ;
  wire [9:0]\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 ;
  wire \GEN_ENABLE_INDET_BTT.lsig_cmd_fetch_pause ;
  wire \GEN_INCLUDE_DRE.lsig_eop_reg ;
  wire \GEN_INCLUDE_DRE.lsig_eop_reg_reg ;
  wire \GEN_INCLUDE_DRE.lsig_eop_reg_reg_0 ;
  wire \GEN_INCLUDE_DRE.lsig_set_eop ;
  wire [0:0]\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 ;
  wire [8:0]\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_2 ;
  wire [9:0]\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 ;
  wire [0:0]\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 ;
  wire [0:0]\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ;
  wire [8:0]\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 ;
  wire [0:0]\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ;
  wire [8:0]\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_2 ;
  wire [9:0]\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 ;
  wire [0:0]\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ;
  wire [8:0]\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_2 ;
  wire [9:0]\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 ;
  wire [0:0]\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ;
  wire [8:0]\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_2 ;
  wire [9:0]\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 ;
  wire [0:0]\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ;
  wire [8:0]\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_2 ;
  wire [9:0]\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 ;
  wire [0:0]\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 ;
  wire [8:0]\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 ;
  wire [0:0]\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ;
  wire [0:0]\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ;
  wire [8:0]\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 ;
  wire [0:0]\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 ;
  wire [0:0]\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ;
  wire [8:0]\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 ;
  wire [0:0]\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ;
  wire [8:0]\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_2 ;
  wire [9:0]\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 ;
  wire [0:0]\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 ;
  wire [0:0]\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ;
  wire [8:0]\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 ;
  wire [0:0]\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ;
  wire [8:0]\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_2 ;
  wire [9:0]\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 ;
  wire [0:0]\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 ;
  wire [0:0]\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ;
  wire [8:0]\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 ;
  wire [0:0]\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ;
  wire [8:0]\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_2 ;
  wire [9:0]\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 ;
  wire [0:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 ;
  wire [0:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ;
  wire [8:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 ;
  wire [9:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 ;
  wire [0:0]\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ;
  wire [0:0]\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ;
  wire [8:0]\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_2 ;
  wire [9:0]\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 ;
  wire [3:0]\GEN_MUXFARM_128.sig_shift_case_reg ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_0 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_0 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_1 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_2 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_3 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_4 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_5 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_6 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_1 ;
  wire [3:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_10 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_2 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_3 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_4 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_5 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_6 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_7 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_8 ;
  wire [0:0]\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_9 ;
  wire \GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ;
  wire \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8]_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_6__0_n_0 ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_7_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8]_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_6_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_6_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_6_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8]_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_5_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8]_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_5__0_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8]_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][3]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_5_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8]_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][6]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][7]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_4__0_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ;
  wire \GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8]_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][3]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][5]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_4__0_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8]_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8]_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_6_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6__0_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8]_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_6__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8__0_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][3]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][5]_i_2_n_0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][6]_i_2_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8]_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4_n_0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_5__0_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8]_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_6__0_n_0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_7_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8]_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_3_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_0 ;
  wire [0:0]\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_1 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_2__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_3__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_5_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_7_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_4__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_5__0_n_0 ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_6__0_n_0 ;
  wire [0:0]\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8]_0 ;
  wire \INFERRED_GEN.cnt_i_reg[2] ;
  wire [0:0]Q;
  wire [3:0]S;
  wire [0:0]SR;
  wire \USE_SYNC_FIFO.sig_rd_fifo ;
  wire \count_value_i_reg[1] ;
  wire [145:0]din;
  wire m_axi_s2mm_aclk;
  wire [0:0]out;
  wire p_0_in68_in;
  wire sig_advance_pipe_data76_out;
  wire \sig_byte_cntr[7]_i_16_n_0 ;
  wire \sig_byte_cntr[7]_i_17_n_0 ;
  wire \sig_byte_cntr[7]_i_18_n_0 ;
  wire \sig_byte_cntr[7]_i_19_n_0 ;
  wire \sig_byte_cntr[7]_i_20_n_0 ;
  wire \sig_byte_cntr[7]_i_23_n_0 ;
  wire \sig_byte_cntr[7]_i_24_n_0 ;
  wire \sig_byte_cntr[7]_i_25_n_0 ;
  wire \sig_byte_cntr[7]_i_26_n_0 ;
  wire \sig_byte_cntr[7]_i_27_n_0 ;
  wire \sig_byte_cntr[7]_i_28_n_0 ;
  wire \sig_byte_cntr[7]_i_29_n_0 ;
  wire \sig_byte_cntr[7]_i_30_n_0 ;
  wire \sig_byte_cntr[7]_i_31_n_0 ;
  wire \sig_byte_cntr[7]_i_32_n_0 ;
  wire \sig_byte_cntr[7]_i_33_n_0 ;
  wire \sig_byte_cntr[7]_i_34_n_0 ;
  wire \sig_byte_cntr[7]_i_35_n_0 ;
  wire \sig_byte_cntr[7]_i_36_n_0 ;
  wire \sig_byte_cntr[7]_i_37_n_0 ;
  wire \sig_byte_cntr[7]_i_38_n_0 ;
  wire \sig_byte_cntr[7]_i_39_n_0 ;
  wire \sig_byte_cntr[7]_i_40_n_0 ;
  wire \sig_byte_cntr[7]_i_41_n_0 ;
  wire \sig_byte_cntr[7]_i_42_n_0 ;
  wire \sig_byte_cntr[7]_i_43_n_0 ;
  wire \sig_byte_cntr[7]_i_44_n_0 ;
  wire \sig_byte_cntr[7]_i_45_n_0 ;
  wire \sig_byte_cntr[7]_i_46_n_0 ;
  wire \sig_byte_cntr[7]_i_47_n_0 ;
  wire \sig_byte_cntr[7]_i_48_n_0 ;
  wire \sig_byte_cntr[7]_i_49_n_0 ;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire [9:0]\sig_delay_mux_bus[0]_113 ;
  wire [9:0]\sig_delay_mux_bus[12]_97 ;
  wire [9:0]\sig_delay_mux_bus[1]_101 ;
  wire [9:0]\sig_delay_mux_bus[2]_114 ;
  wire [9:0]\sig_delay_mux_bus[3]_110 ;
  wire [9:0]\sig_delay_mux_bus[4]_100 ;
  wire [9:0]\sig_delay_mux_bus[5]_99 ;
  wire [9:0]\sig_delay_mux_bus[6]_93 ;
  wire [9:0]\sig_delay_mux_bus[7]_94 ;
  wire [9:0]\sig_delay_mux_bus[8]_111 ;
  wire [2:1]\sig_delay_mux_bus[9]_98 ;
  wire sig_dre_halted;
  wire sig_dre_halted_i_1_n_0;
  wire sig_dre_halted_reg_0;
  wire sig_dre_tvalid_i0;
  wire sig_dre_tvalid_i_i_10__0_n_0;
  wire sig_dre_tvalid_i_i_11__0_n_0;
  wire sig_dre_tvalid_i_i_12__0_n_0;
  wire sig_dre_tvalid_i_i_13__0_n_0;
  wire sig_dre_tvalid_i_i_14__0_n_0;
  wire sig_dre_tvalid_i_i_15__0_n_0;
  wire sig_dre_tvalid_i_i_16__0_n_0;
  wire sig_dre_tvalid_i_i_17__0_n_0;
  wire sig_dre_tvalid_i_i_18__0_n_0;
  wire sig_dre_tvalid_i_i_1__0_n_0;
  wire sig_dre_tvalid_i_i_20__0_n_0;
  wire sig_dre_tvalid_i_i_21__0_n_0;
  wire sig_dre_tvalid_i_i_22__0_n_0;
  wire sig_dre_tvalid_i_i_23__0_n_0;
  wire sig_dre_tvalid_i_i_24__0_n_0;
  wire sig_dre_tvalid_i_i_25__0_n_0;
  wire sig_dre_tvalid_i_i_26__0_n_0;
  wire sig_dre_tvalid_i_i_27__0_n_0;
  wire sig_dre_tvalid_i_i_28_n_0;
  wire sig_dre_tvalid_i_i_29__0_n_0;
  wire sig_dre_tvalid_i_i_30__0_n_0;
  wire sig_dre_tvalid_i_i_31__0_n_0;
  wire sig_dre_tvalid_i_i_32__0_n_0;
  wire sig_dre_tvalid_i_i_33__0_n_0;
  wire sig_dre_tvalid_i_i_34__0_n_0;
  wire sig_dre_tvalid_i_i_35__0_n_0;
  wire sig_dre_tvalid_i_i_36__0_n_0;
  wire sig_dre_tvalid_i_i_37__0_n_0;
  wire sig_dre_tvalid_i_i_38__0_n_0;
  wire sig_dre_tvalid_i_i_39__0_n_0;
  wire sig_dre_tvalid_i_i_40__0_n_0;
  wire sig_dre_tvalid_i_i_41__0_n_0;
  wire sig_dre_tvalid_i_i_42__0_n_0;
  wire sig_dre_tvalid_i_i_43__0_n_0;
  wire sig_dre_tvalid_i_i_44__0_n_0;
  wire sig_dre_tvalid_i_i_45__0_n_0;
  wire sig_dre_tvalid_i_i_46__0_n_0;
  wire sig_dre_tvalid_i_i_47__0_n_0;
  wire sig_dre_tvalid_i_i_48_n_0;
  wire sig_dre_tvalid_i_i_5__0_n_0;
  wire sig_dre_tvalid_i_i_6__0_n_0;
  wire sig_dre_tvalid_i_i_7__0_n_0;
  wire sig_dre_tvalid_i_i_8__0_n_0;
  wire sig_dre_tvalid_i_i_9__0_n_0;
  wire sig_dre_tvalid_i_reg_0;
  wire sig_dre_tvalid_i_reg_1;
  wire sig_dre_tvalid_i_reg_i_19_n_0;
  wire [8:8]\sig_final_mux_bus[0]_108 ;
  wire [7:0]\sig_final_mux_bus[0]__0 ;
  wire [7:0]\sig_final_mux_bus[10]__0 ;
  wire [7:0]\sig_final_mux_bus[11]__0 ;
  wire [7:0]\sig_final_mux_bus[12]__0 ;
  wire [7:0]\sig_final_mux_bus[13]__0 ;
  wire [7:0]\sig_final_mux_bus[14]__0 ;
  wire [0:0]\sig_final_mux_bus[15]_89 ;
  wire [7:0]\sig_final_mux_bus[1]__0 ;
  wire [7:0]\sig_final_mux_bus[2]__0 ;
  wire [7:0]\sig_final_mux_bus[3]__0 ;
  wire [7:0]\sig_final_mux_bus[4]__0 ;
  wire [7:0]\sig_final_mux_bus[5]__0 ;
  wire [7:0]\sig_final_mux_bus[6]__0 ;
  wire [7:0]\sig_final_mux_bus[7]__0 ;
  wire [7:0]\sig_final_mux_bus[8]__0 ;
  wire [7:0]\sig_final_mux_bus[9]__0 ;
  wire sig_final_mux_has_tlast;
  wire sig_flush_db1;
  wire sig_flush_db1_i_1__0_n_0;
  wire sig_flush_db1_reg_0;
  wire sig_flush_db2;
  wire sig_flush_db2_i_1__0_n_0;
  wire sig_flush_db2_reg_0;
  wire sig_ibtt2dre_tready;
  wire sig_need_cmd_flush;
  wire [7:0]\sig_pass_mux_bus[15]_95 ;
  wire sig_scatter2drc_cmd_ready;
  wire sig_sm_ld_dre_cmd;
  wire sig_sm_ld_dre_cmd_reg;
  wire sig_sm_pop_cmd_fifo;
  wire sig_sm_pop_cmd_fifo_reg;
  wire sig_tlast_out_i_2_n_0;

  LUT5 #(
    .INIT(32'h44444000)) 
    \FSM_sequential_sig_cmdcntl_sm_state[1]_i_2 
       (.I0(Q),
        .I1(sig_scatter2drc_cmd_ready),
        .I2(sig_flush_db2),
        .I3(sig_dre_halted_reg_0),
        .I4(sig_dre_halted),
        .O(\INFERRED_GEN.cnt_i_reg[2] ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[0]_113 [0]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [0]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [0]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_4__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [0]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair343" *) 
  LUT5 #(
    .INIT(32'hCFA0C0A0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_5__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [0]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[0]_113 [1]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [1]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [1]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [1]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [1]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_4__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [1]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [1]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'hCFA0C0A0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_5__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [1]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[0]_113 [2]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [2]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [2]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [2]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [2]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_4__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [2]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [2]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_5__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [2]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[0]_113 [3]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [3]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [3]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [3]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_4__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [3]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [3]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair342" *) 
  LUT5 #(
    .INIT(32'hCFA0C0A0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_5__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [3]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[0]_113 [4]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [4]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [4]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [4]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [4]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_4__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [4]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [4]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair341" *) 
  LUT5 #(
    .INIT(32'hCFA0C0A0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_5__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [4]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [4]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[0]_113 [5]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [5]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [5]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [5]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [5]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_4__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [5]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [5]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'hCFA0C0A0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_5__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [5]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [5]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[0]_113 [6]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [6]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [6]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [6]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [6]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_4__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [6]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [6]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'hCFA0C0A0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_5__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [6]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [6]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[0]_113 [7]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [7]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [7]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [7]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [7]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_4__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [7]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [7]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair340" *) 
  LUT5 #(
    .INIT(32'hCFA0C0A0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_5__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [7]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [7]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_5__0_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_4 ));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [8]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [8]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [8]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [8]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_4__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [8]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [8]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'hCFA0C0A0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_5__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [8]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [8]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_5__0_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_4 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_3__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_4__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_5__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_6__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_7__0_n_0 ),
        .O(\sig_delay_mux_bus[0]_113 [9]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_4__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [9]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_5__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [9]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [9]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_6__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [9]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [9]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_6__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair338" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_7__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [9]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [9]),
        .O(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_7__0_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 ),
        .D(\sig_delay_mux_bus[0]_113 [0]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [0]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 ),
        .D(\sig_delay_mux_bus[0]_113 [1]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [1]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 ),
        .D(\sig_delay_mux_bus[0]_113 [2]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [2]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 ),
        .D(\sig_delay_mux_bus[0]_113 [3]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [3]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 ),
        .D(\sig_delay_mux_bus[0]_113 [4]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [4]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 ),
        .D(\sig_delay_mux_bus[0]_113 [5]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [5]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 ),
        .D(\sig_delay_mux_bus[0]_113 [6]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [6]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 ),
        .D(\sig_delay_mux_bus[0]_113 [7]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [7]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_4 ),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [8]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 ),
        .D(\sig_delay_mux_bus[0]_113 [9]),
        .Q(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [9]),
        .R(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair367" *) 
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [0]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair368" *) 
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_2__0_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [1]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair369" *) 
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_2__0_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [2]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair370" *) 
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [3]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_2__0_n_0 ));
  LUT4 #(
    .INIT(16'hD3DF)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [3]),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair371" *) 
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_3__0_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [4]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair372" *) 
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [5]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_2__0_n_0 ));
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_3__0_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [6]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_2__0_n_0 ));
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [7]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_2__0_n_0 ));
  LUT4 #(
    .INIT(16'hD3DF)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [7]),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair365" *) 
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][8]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_4__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3__0_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hBBBA0000FFFFFFFF)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_4__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3__0_n_0 ),
        .I4(sig_advance_pipe_data76_out),
        .I5(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1__0_n_0 ));
  LUT5 #(
    .INIT(32'h44450000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_4__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3__0_n_0 ),
        .I4(sig_advance_pipe_data76_out),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ));
  (* SOFT_HLUTNM = "soft_lutpair366" *) 
  LUT4 #(
    .INIT(16'h4445)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_5__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_6_n_0 ),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_4__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [8]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0000CFC00000)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_5__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [9]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_5__0_n_0 ));
  LUT4 #(
    .INIT(16'hD3DF)) 
    \GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_6 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [9]),
        .O(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_6_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][0]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [0]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][1]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [1]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][2]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [2]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][3]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [3]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][4]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [4]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][5]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [5]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][6]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [6]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][7]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [7]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][8]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [8]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[10].sig_delay_data_reg_reg[10][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]0 ),
        .D(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_3__0_n_0 ),
        .Q(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [9]),
        .R(\GEN_DELAY_REG[10].sig_delay_data_reg[10][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0010000055555555)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .I5(\GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_2__0_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF3535FFFF0FFF)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [0]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0044550500440005)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_3_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_2__0_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair381" *) 
  LUT3 #(
    .INIT(8'hCA)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [1]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair302" *) 
  LUT2 #(
    .INIT(4'h7)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [1]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h1404150510001101)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_2__0_n_0 ),
        .I4(\GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_2__0_n_0 ),
        .I5(\GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair303" *) 
  LUT2 #(
    .INIT(4'h7)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [2]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_2__0_n_0 ));
  LUT3 #(
    .INIT(8'hCA)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_3 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [2]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h4444445444444444)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0E0E02020C000C00)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [3]),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0000004055555555)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_2__0_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF3535FFFF0FFF)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [4]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h5454445454444444)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [5]),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [5]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair318" *) 
  LUT5 #(
    .INIT(32'h000022C0)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0010000055555555)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .I5(\GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_2__0_n_0 ),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF3535FFFF0FFF)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [6]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h5454445454444444)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [7]),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [7]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair319" *) 
  LUT5 #(
    .INIT(32'h000022C0)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h5454445454444444)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [8]),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [8]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_3 ));
  (* SOFT_HLUTNM = "soft_lutpair287" *) 
  LUT5 #(
    .INIT(32'h000022C0)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][8]_i_2__0_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_3 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h5454445454444444)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_4__0_n_0 ),
        .I2(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [9]),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [9]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair320" *) 
  LUT5 #(
    .INIT(32'h000022C0)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_4__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair274" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_5__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_5__0_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][0]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [0]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][1]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [1]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][2]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [2]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][3]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [3]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][4]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [4]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][5]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [5]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][6]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [6]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][7]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [7]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_3 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [8]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 ),
        .D(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_3__0_n_0 ),
        .Q(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [9]),
        .R(\GEN_DELAY_REG[11].sig_delay_data_reg[11][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000AAC0)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][0]_i_1 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg[12][0]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[12]_97 [0]));
  (* SOFT_HLUTNM = "soft_lutpair313" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][0]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [0]),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000AAC0)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][1]_i_1 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg[12][1]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[12]_97 [1]));
  (* SOFT_HLUTNM = "soft_lutpair312" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][1]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [1]),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000AAC0)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][2]_i_1 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg[12][2]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[12]_97 [2]));
  (* SOFT_HLUTNM = "soft_lutpair311" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][2]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [2]),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000AAC0)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][3]_i_1 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg[12][3]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[12]_97 [3]));
  (* SOFT_HLUTNM = "soft_lutpair316" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][3]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [3]),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000AAC0)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][4]_i_1 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg[12][4]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[12]_97 [4]));
  (* SOFT_HLUTNM = "soft_lutpair315" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][4]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [4]),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000AAC0)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][5]_i_1 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg[12][5]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[12]_97 [5]));
  (* SOFT_HLUTNM = "soft_lutpair310" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][5]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [5]),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000AAC0)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][6]_i_1 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg[12][6]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[12]_97 [6]));
  (* SOFT_HLUTNM = "soft_lutpair317" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][6]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [6]),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000AAC0)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][7]_i_1 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg[12][7]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[12]_97 [7]));
  (* SOFT_HLUTNM = "soft_lutpair314" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][7]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [7]),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000AAC0)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][8]_i_1 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg[12][8]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_0 ));
  (* SOFT_HLUTNM = "soft_lutpair285" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][8]_i_2 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [8]),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][8]_i_2_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_0 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000AAC0)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_3 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[12]_97 [9]));
  (* SOFT_HLUTNM = "soft_lutpair309" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [9]),
        .O(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_4__0_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 ),
        .D(\sig_delay_mux_bus[12]_97 [0]),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [0]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 ),
        .D(\sig_delay_mux_bus[12]_97 [1]),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [1]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 ),
        .D(\sig_delay_mux_bus[12]_97 [2]),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [2]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 ),
        .D(\sig_delay_mux_bus[12]_97 [3]),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [3]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 ),
        .D(\sig_delay_mux_bus[12]_97 [4]),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [4]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 ),
        .D(\sig_delay_mux_bus[12]_97 [5]),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [5]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 ),
        .D(\sig_delay_mux_bus[12]_97 [6]),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [6]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 ),
        .D(\sig_delay_mux_bus[12]_97 [7]),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [7]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_0 ),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [8]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 ),
        .D(\sig_delay_mux_bus[12]_97 [9]),
        .Q(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [9]),
        .R(\GEN_DELAY_REG[12].sig_delay_data_reg[12][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000005808)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][0]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][0]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0011100000001000)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][1]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [1]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][1]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0011100000001000)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][2]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [2]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][2]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000003808)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][3]_i_1__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][3]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000003808)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][4]_i_1__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][4]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0011100000001000)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][5]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][5]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000003808)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][6]_i_1__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][6]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000003808)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][7]_i_1__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][7]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000003808)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][8]_i_1__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][8]_i_1__0_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1__0 
       (.I0(\GEN_DELAY_REG[13].sig_delay_data_reg[13][8]_i_1__0_n_0 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0088800000008000)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_2__0 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_4_n_0 ),
        .I2(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [8]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ));
  LUT6 #(
    .INIT(64'h0000000000003808)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_3__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair284" *) 
  LUT2 #(
    .INIT(4'h1)) 
    \GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_4_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][0]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [0]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][1]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [1]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][2]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [2]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][3]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [3]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][4]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [4]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][5]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [5]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][6]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [6]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][7]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [7]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][8]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [8]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[13].sig_delay_data_reg_reg[13][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]0 ),
        .D(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_3__0_n_0 ),
        .Q(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [9]),
        .R(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFF7F0000FFFFFFFF)) 
    \GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .I1(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(sig_advance_pipe_data76_out),
        .I5(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0000002000000000)) 
    \GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_2__0 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .O(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [0]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [1]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [1]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [2]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [2]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [3]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [4]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [5]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [6]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [7]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(1'b1),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [8]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[14].sig_delay_data_reg_reg[14][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .Q(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [9]),
        .R(\GEN_DELAY_REG[14].sig_delay_data_reg[14][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[1]_101 [0]));
  (* SOFT_HLUTNM = "soft_lutpair313" *) 
  LUT5 #(
    .INIT(32'h3300B8B8)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [0]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [0]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_4__0 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [0]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_5__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [0]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hFAFAFCFCFFF0F0F0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_4__0_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_5__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[1]_101 [1]));
  (* SOFT_HLUTNM = "soft_lutpair312" *) 
  LUT5 #(
    .INIT(32'h3300B8B8)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [1]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [1]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [1]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hF888F0F0F8880000)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_4__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [1]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [1]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_5__0 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [1]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [1]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[1]_101 [2]));
  (* SOFT_HLUTNM = "soft_lutpair311" *) 
  LUT5 #(
    .INIT(32'h3300B8B8)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [2]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [2]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [2]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_4__0 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [2]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [2]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_5__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [2]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [2]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[1]_101 [3]));
  (* SOFT_HLUTNM = "soft_lutpair316" *) 
  LUT5 #(
    .INIT(32'h3300B8B8)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [3]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [3]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [3]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_4__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [3]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [3]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_5__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [3]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [3]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hFAFAFCFCFFF0F0F0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_4__0_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_5__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[1]_101 [4]));
  (* SOFT_HLUTNM = "soft_lutpair315" *) 
  LUT5 #(
    .INIT(32'h3300B8B8)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [4]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [4]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [4]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFF88F0F088880000)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_4__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [4]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [4]),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_5__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [4]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [4]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hFAFAFCFCFFF0F0F0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_4__0_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_5__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[1]_101 [5]));
  (* SOFT_HLUTNM = "soft_lutpair310" *) 
  LUT5 #(
    .INIT(32'h3300B8B8)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [5]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [5]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [5]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFF88F0F088880000)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_4__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [5]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [5]),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_5__0 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [5]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [5]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hFCFCFAFAFFF0F0F0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_4__0_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_5__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[1]_101 [6]));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_2__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [6]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [6]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair317" *) 
  LUT5 #(
    .INIT(32'h3300B8B8)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [6]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFF88F0F088880000)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_4__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [6]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [6]),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_5__0 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [6]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [6]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hFAFAFCFCFFF0F0F0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_4__0_n_0 ),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_5__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[1]_101 [7]));
  (* SOFT_HLUTNM = "soft_lutpair314" *) 
  LUT5 #(
    .INIT(32'h3300B8B8)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [7]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [7]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [7]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFF88F0F088880000)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_4__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [7]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [7]),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_5__0 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [7]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [7]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_5__0_n_0 ),
        .O(D));
  (* SOFT_HLUTNM = "soft_lutpair285" *) 
  LUT5 #(
    .INIT(32'h3300B8B8)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [8]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_3__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [8]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [8]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_4__0 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [8]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [8]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_5__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [8]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [8]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_5__0_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1__0 
       (.I0(D),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_3__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_4__0_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_5__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_6__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_7__0_n_0 ),
        .O(\sig_delay_mux_bus[1]_101 [9]));
  (* SOFT_HLUTNM = "soft_lutpair309" *) 
  LUT5 #(
    .INIT(32'h3300B8B8)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_4__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [9]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_5__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [9]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [9]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_6__0 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [9]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [9]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_6__0_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_7__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [9]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [9]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_7__0_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 ),
        .D(\sig_delay_mux_bus[1]_101 [0]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [0]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 ),
        .D(\sig_delay_mux_bus[1]_101 [1]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [1]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 ),
        .D(\sig_delay_mux_bus[1]_101 [2]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [2]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 ),
        .D(\sig_delay_mux_bus[1]_101 [3]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [3]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 ),
        .D(\sig_delay_mux_bus[1]_101 [4]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [4]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 ),
        .D(\sig_delay_mux_bus[1]_101 [5]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [5]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 ),
        .D(\sig_delay_mux_bus[1]_101 [6]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [6]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 ),
        .D(\sig_delay_mux_bus[1]_101 [7]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [7]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 ),
        .D(D),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [8]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 ),
        .D(\sig_delay_mux_bus[1]_101 [9]),
        .Q(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [9]),
        .R(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [0]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_5__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair378" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_4__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_5__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [0]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [1]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [1]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_6_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_4__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [1]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [1]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [1]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair374" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_5__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [1]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_6 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [1]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [1]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [2]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_3__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [2]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_6__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_4__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [2]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [2]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair378" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_5__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [2]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_6__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [2]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [2]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_6__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [3]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_3__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [3]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_5__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair377" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_4__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [3]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_5__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [3]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [3]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [4]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_3__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [4]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_5__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair377" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_4__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [4]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_5__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [4]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [4]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [5]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [5]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_5__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair344" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_4__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [5]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_5__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [5]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [5]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [6]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [6]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_5__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair376" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_4__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [6]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_5__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [6]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [6]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [7]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_3__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [7]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_5__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair375" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_4__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [7]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_5__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [7]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [7]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFC0C0A0AFC0C)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_1__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_5__0_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_2__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [8]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [8]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair288" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_3__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [8]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [8]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_4__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [8]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [8]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair290" *) 
  LUT5 #(
    .INIT(32'h0B000800)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_5__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [8]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_5__0_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_4__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_6__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_7__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [9]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'h0FCF00C00FAF00A0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_5__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [9]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_8__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_6__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [9]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [9]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_6__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair375" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_7__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [9]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_7__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_8__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [9]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [9]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_8__0_n_0 ));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 ),
        .D(\sig_delay_mux_bus[2]_114 [0]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [0]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][0]_i_1 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[2]_114 [0]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 ),
        .D(\sig_delay_mux_bus[2]_114 [1]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [1]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][1]_i_1 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[2]_114 [1]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 ),
        .D(\sig_delay_mux_bus[2]_114 [2]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [2]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][2]_i_1__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[2]_114 [2]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 ),
        .D(\sig_delay_mux_bus[2]_114 [3]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [3]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][3]_i_1__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[2]_114 [3]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 ),
        .D(\sig_delay_mux_bus[2]_114 [4]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [4]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][4]_i_1__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[2]_114 [4]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 ),
        .D(\sig_delay_mux_bus[2]_114 [5]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [5]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][5]_i_1 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[2]_114 [5]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 ),
        .D(\sig_delay_mux_bus[2]_114 [6]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [6]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][6]_i_1__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[2]_114 [6]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 ),
        .D(\sig_delay_mux_bus[2]_114 [7]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [7]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][7]_i_1 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[2]_114 [7]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 ),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [8]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 ),
        .D(\sig_delay_mux_bus[2]_114 [9]),
        .Q(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [9]),
        .R(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_i_3__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_4__0_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[2]_114 [9]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h02FF0200)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_3 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_3__0_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair379" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_4__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'h7520FFFF75200000)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_2__0_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_4__0_n_0 ),
        .O(\sig_delay_mux_bus[3]_110 [1]));
  (* SOFT_HLUTNM = "soft_lutpair360" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFCFC0C0AFA0AFA0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [1]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [1]),
        .I4(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_4__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_4_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [1]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair374" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_5__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [1]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_5__0_n_0 ));
  LUT5 #(
    .INIT(32'hCCFCEECC)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[3]_110 [2]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_2__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [2]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [2]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hF888F888FFFFF888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_3__0 
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_5_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_6_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [2]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_8_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFCFC0C0AFA0AFA0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_4__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [2]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [2]),
        .I4(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair335" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_5 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair346" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_6 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [2]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hF3F3FBFBFFF0F0F0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_1__0 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_3_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_4__0_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_5__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[3]_110 [3]));
  LUT6 #(
    .INIT(64'hCFCFC0C0AFA0AFA0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [3]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [3]),
        .I4(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair363" *) 
  LUT4 #(
    .INIT(16'hFDFF)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hC808C0C0C8080000)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_4__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [3]),
        .I1(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [3]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_5__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [3]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [3]),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [4]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h10FF1000)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_3__0_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair345" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_4__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [4]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0EFEFAFA0E0E0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_5_n_0 ),
        .O(\sig_delay_mux_bus[3]_110 [5]));
  (* SOFT_HLUTNM = "soft_lutpair318" *) 
  LUT4 #(
    .INIT(16'h0400)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFCFC0C0AFA0AFA0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [5]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [5]),
        .I4(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [5]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_4__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [5]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [5]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair344" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_5 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [5]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [5]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [6]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h02FF0200)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_3__0_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair376" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_4__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [6]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [7]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h02FF0200)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_3__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_3__0_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair379" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_4__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [7]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hFCFCFFFCFEFEFCFC)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_1__0 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_4__0_n_0 ),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_5__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_2__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [8]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [8]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [8]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000E200)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_3__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h0002000230000000)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_4__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFCFC0C0AFA0AFA0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_5__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [8]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [8]),
        .I4(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [8]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_5__0_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_4__0 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_6__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_7__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [9]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'h02FF0200)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_5__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_5__0_n_0 ),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_6__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [9]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [9]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_6__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair339" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_7__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [9]),
        .O(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_7__0_n_0 ));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 ),
        .D(\sig_delay_mux_bus[3]_110 [0]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [0]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][0]_i_1 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][0]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[3]_110 [0]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 ),
        .D(\sig_delay_mux_bus[3]_110 [1]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [1]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 ),
        .D(\sig_delay_mux_bus[3]_110 [2]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [2]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 ),
        .D(\sig_delay_mux_bus[3]_110 [3]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [3]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 ),
        .D(\sig_delay_mux_bus[3]_110 [4]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [4]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][4]_i_1__0 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][4]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[3]_110 [4]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 ),
        .D(\sig_delay_mux_bus[3]_110 [5]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [5]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 ),
        .D(\sig_delay_mux_bus[3]_110 [6]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [6]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][6]_i_1__0 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][6]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[3]_110 [6]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 ),
        .D(\sig_delay_mux_bus[3]_110 [7]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [7]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][7]_i_1__0 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][7]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[3]_110 [7]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 ),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [8]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 ),
        .D(\sig_delay_mux_bus[3]_110 [9]),
        .Q(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [9]),
        .R(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_i_3__0 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_4__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[3]_110 [9]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  LUT5 #(
    .INIT(32'hCCFCEECC)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][0]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_3__0_n_0 ),
        .I1(\GEN_DELAY_REG[4].sig_delay_data_reg[4][0]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_2__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[4]_100 [0]));
  LUT6 #(
    .INIT(64'hF0CC0000AA000000)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [0]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [0]),
        .I2(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][0]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'hCCEEFCCC)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][1]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[4].sig_delay_data_reg[4][1]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[4]_100 [1]));
  LUT6 #(
    .INIT(64'hFF88F0F088880000)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [1]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [1]),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][1]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][2]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[4].sig_delay_data_reg[4][2]_i_2__0_n_0 ),
        .O(\sig_delay_mux_bus[4]_100 [2]));
  (* SOFT_HLUTNM = "soft_lutpair346" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][2]_i_2__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [2]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [2]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][2]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'hCCEEFCCC)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][3]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[4].sig_delay_data_reg[4][3]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[4]_100 [3]));
  LUT6 #(
    .INIT(64'hFF88F0F088880000)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [3]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [3]),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][3]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][4]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[4].sig_delay_data_reg[4][4]_i_2__0_n_0 ),
        .O(\sig_delay_mux_bus[4]_100 [4]));
  (* SOFT_HLUTNM = "soft_lutpair345" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][4]_i_2__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [4]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [4]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][4]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][5]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[4].sig_delay_data_reg[4][5]_i_2__0_n_0 ),
        .O(\sig_delay_mux_bus[4]_100 [5]));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [5]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [5]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][5]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'hCCFCEECC)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][6]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_3__0_n_0 ),
        .I1(\GEN_DELAY_REG[4].sig_delay_data_reg[4][6]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_2__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[4]_100 [6]));
  LUT6 #(
    .INIT(64'hF0CC0000AA000000)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][6]_i_2__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [6]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [6]),
        .I2(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][6]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'hCCFCEECC)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][7]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_3__0_n_0 ),
        .I1(\GEN_DELAY_REG[4].sig_delay_data_reg[4][7]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_2__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[4]_100 [7]));
  LUT6 #(
    .INIT(64'hF0CC0000AA000000)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][7]_i_2__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [7]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [7]),
        .I2(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][7]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair286" *) 
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][8]_i_1__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[4].sig_delay_data_reg[4][8]_i_2__0_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 ));
  (* SOFT_HLUTNM = "soft_lutpair292" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][8]_i_2__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [8]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [8]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][8]_i_2__0_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1__0_n_0 ));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_3__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_4__0_n_0 ),
        .O(\sig_delay_mux_bus[4]_100 [9]));
  (* SOFT_HLUTNM = "soft_lutpair339" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_4__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [9]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [9]),
        .O(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_4__0_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 ),
        .D(\sig_delay_mux_bus[4]_100 [0]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [0]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 ),
        .D(\sig_delay_mux_bus[4]_100 [1]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [1]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 ),
        .D(\sig_delay_mux_bus[4]_100 [2]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [2]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 ),
        .D(\sig_delay_mux_bus[4]_100 [3]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [3]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 ),
        .D(\sig_delay_mux_bus[4]_100 [4]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [4]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 ),
        .D(\sig_delay_mux_bus[4]_100 [5]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [5]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 ),
        .D(\sig_delay_mux_bus[4]_100 [6]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [6]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 ),
        .D(\sig_delay_mux_bus[4]_100 [7]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [7]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 ),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [8]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 ),
        .D(\sig_delay_mux_bus[4]_100 [9]),
        .Q(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [9]),
        .R(\GEN_DELAY_REG[4].sig_delay_data_reg[4][9]_i_1__0_n_0 ));
  LUT5 #(
    .INIT(32'hCCEEFCCC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][0]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][0]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[5]_99 [0]));
  LUT6 #(
    .INIT(64'hF888F0F0F8880000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [0]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [0]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][0]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'hCCEEFCCC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][1]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][1]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[5]_99 [1]));
  LUT6 #(
    .INIT(64'hF888F0F0F8880000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [1]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [1]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][1]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'hCCFCEECC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_3__0_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_2__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[5]_99 [2]));
  LUT6 #(
    .INIT(64'hF888F0F0F8880000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_2__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [2]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [2]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_2__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [3]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0000000055D800D8)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [3]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair381" *) 
  LUT3 #(
    .INIT(8'hCA)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_4__0 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [3]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_2__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [4]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0000000055D800D8)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [4]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair380" *) 
  LUT3 #(
    .INIT(8'hCA)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_4 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [4]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'hCCEEFCCC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][5]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][5]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[5]_99 [5]));
  LUT6 #(
    .INIT(64'hF888F0F0F8880000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [5]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [5]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][5]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'hCCEEFCCC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_1 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_3__0_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_2__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[5]_99 [6]));
  LUT6 #(
    .INIT(64'hF888F0F0F8880000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_2__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [6]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [6]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_2__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [7]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0000000055D800D8)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [7]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair380" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_4 
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [7]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair273" *) 
  LUT5 #(
    .INIT(32'hCCFCEECC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][8]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_3__0_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][8]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_2__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_2 ));
  LUT6 #(
    .INIT(64'hFF88F0F088880000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][8]_i_2__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [8]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [8]),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][8]_i_2__0_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_2 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1__0_n_0 ));
  LUT5 #(
    .INIT(32'hCCFCEECC)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_3__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_5__0_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_4__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[5]_99 [9]));
  LUT6 #(
    .INIT(64'hF888F0F0F8880000)) 
    \GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_4__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [9]),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [9]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_4__0_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 ),
        .D(\sig_delay_mux_bus[5]_99 [0]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [0]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 ),
        .D(\sig_delay_mux_bus[5]_99 [1]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [1]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 ),
        .D(\sig_delay_mux_bus[5]_99 [2]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [2]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 ),
        .D(\sig_delay_mux_bus[5]_99 [3]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [3]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][3]_i_1__0 
       (.I0(\GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][3]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[5]_99 [3]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 ),
        .D(\sig_delay_mux_bus[5]_99 [4]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [4]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][4]_i_1 
       (.I0(\GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][4]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[5]_99 [4]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 ),
        .D(\sig_delay_mux_bus[5]_99 [5]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [5]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 ),
        .D(\sig_delay_mux_bus[5]_99 [6]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [6]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 ),
        .D(\sig_delay_mux_bus[5]_99 [7]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [7]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][7]_i_1 
       (.I0(\GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[5].sig_delay_data_reg[5][7]_i_3_n_0 ),
        .O(\sig_delay_mux_bus[5]_99 [7]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_2 ),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [8]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 ),
        .D(\sig_delay_mux_bus[5]_99 [9]),
        .Q(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [9]),
        .R(\GEN_DELAY_REG[5].sig_delay_data_reg[5][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_5__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [0]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h000000B8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair354" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_4__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [0]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_6_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [1]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h000000B8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair353" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_4__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [1]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_6__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h000000B8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_3__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair352" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_4__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_5__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [3]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h000000B8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_3__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair348" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_4__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [3]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_5__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_4_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [4]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h000000B8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_3__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair347" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_4 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [4]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_5__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [5]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h000000B8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair351" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_4__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [5]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_2 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_5__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [6]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h000000B8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair350" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_4__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [6]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_5__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [7]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h000000B8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_3__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair349" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_4__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [7]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [8]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h000000B8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_3__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair291" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_4__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [8]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_4__0_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_1 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_4__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_8__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_6__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [9]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'h000000B8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_5__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_5__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair337" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_6__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [9]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_6__0_n_0 ));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 ),
        .D(\sig_delay_mux_bus[6]_93 [0]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [0]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][0]_i_1__0 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][0]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[6]_93 [0]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 ),
        .D(\sig_delay_mux_bus[6]_93 [1]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [1]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][1]_i_1__0 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][1]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[6]_93 [1]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 ),
        .D(\sig_delay_mux_bus[6]_93 [2]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [2]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][2]_i_1__0 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][2]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[6]_93 [2]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 ),
        .D(\sig_delay_mux_bus[6]_93 [3]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [3]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][3]_i_1__0 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][3]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[6]_93 [3]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 ),
        .D(\sig_delay_mux_bus[6]_93 [4]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [4]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][4]_i_1 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][4]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[6]_93 [4]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 ),
        .D(\sig_delay_mux_bus[6]_93 [5]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [5]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][5]_i_1__0 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][5]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[6]_93 [5]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 ),
        .D(\sig_delay_mux_bus[6]_93 [6]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [6]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][6]_i_1 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_2_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][6]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[6]_93 [6]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 ),
        .D(\sig_delay_mux_bus[6]_93 [7]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [7]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][7]_i_1__0 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][7]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[6]_93 [7]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_1 ),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [8]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][8]_i_1__0 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][8]_i_3__0_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_1 ),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  FDRE \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 ),
        .D(\sig_delay_mux_bus[6]_93 [9]),
        .Q(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [9]),
        .R(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_1__0_n_0 ));
  MUXF7 \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_i_3__0 
       (.I0(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_4__0_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg[6][9]_i_5__0_n_0 ),
        .O(\sig_delay_mux_bus[6]_93 [9]),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [3]));
  LUT6 #(
    .INIT(64'h0F004F4F0F004040)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_4_n_0 ),
        .O(\sig_delay_mux_bus[7]_94 [0]));
  (* SOFT_HLUTNM = "soft_lutpair369" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFCFC0C0AFA0AFA0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [0]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [0]),
        .I4(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair354" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_4 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [0]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h0F004F4F0F004040)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][1]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][1]_i_2__0_n_0 ),
        .O(\sig_delay_mux_bus[7]_94 [1]));
  (* SOFT_HLUTNM = "soft_lutpair353" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [1]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [1]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0F004F4F0F004040)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[7]_94 [2]));
  (* SOFT_HLUTNM = "soft_lutpair359" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair352" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_3__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [2]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [2]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][2]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h0F004F4F0F004040)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_2__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[7]_94 [3]));
  (* SOFT_HLUTNM = "soft_lutpair368" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair348" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_3__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [3]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [3]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h0F004F4F0F004040)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_4__0_n_0 ),
        .O(\sig_delay_mux_bus[7]_94 [4]));
  (* SOFT_HLUTNM = "soft_lutpair367" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFCFC0C0AFA0AFA0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_3__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [4]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [4]),
        .I4(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [4]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair347" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_4__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [4]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [4]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'h0F004F4F0F004040)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_3__0_n_0 ),
        .O(\sig_delay_mux_bus[7]_94 [5]));
  (* SOFT_HLUTNM = "soft_lutpair366" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair351" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [5]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [5]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][5]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h0F004F4F0F004040)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_4__0_n_0 ),
        .O(\sig_delay_mux_bus[7]_94 [6]));
  (* SOFT_HLUTNM = "soft_lutpair365" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFCFC0C0AFA0AFA0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [6]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [6]),
        .I4(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [6]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair350" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_4__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [6]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [6]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'h0F004F4F0F004040)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_4__0_n_0 ),
        .O(\sig_delay_mux_bus[7]_94 [7]));
  (* SOFT_HLUTNM = "soft_lutpair362" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFCFC0C0AFA0AFA0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_3__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [7]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [7]),
        .I4(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [7]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair349" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_4__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [7]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [7]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'h0F004F4F0F004040)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_5__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_3__0_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_0 ));
  (* SOFT_HLUTNM = "soft_lutpair290" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair291" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_3__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [8]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [8]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][8]_i_3__0_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_0 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0F004F4F0F004040)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_4__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_5__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_6__0_n_0 ),
        .O(\sig_delay_mux_bus[7]_94 [9]));
  (* SOFT_HLUTNM = "soft_lutpair320" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_4__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFCFC0C0AFA0AFA0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_5__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [9]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [9]),
        .I4(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [9]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_5__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair337" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_6__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [9]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [9]),
        .O(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_6__0_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 ),
        .D(\sig_delay_mux_bus[7]_94 [0]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [0]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 ),
        .D(\sig_delay_mux_bus[7]_94 [1]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [1]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 ),
        .D(\sig_delay_mux_bus[7]_94 [2]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [2]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 ),
        .D(\sig_delay_mux_bus[7]_94 [3]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [3]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 ),
        .D(\sig_delay_mux_bus[7]_94 [4]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [4]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 ),
        .D(\sig_delay_mux_bus[7]_94 [5]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [5]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 ),
        .D(\sig_delay_mux_bus[7]_94 [6]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [6]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 ),
        .D(\sig_delay_mux_bus[7]_94 [7]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [7]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_0 ),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [8]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 ),
        .D(\sig_delay_mux_bus[7]_94 [9]),
        .Q(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [9]),
        .R(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hF444F444FFFFF444)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][0]_i_1__0 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][0]_i_2__0_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_8_n_0 ),
        .O(\sig_delay_mux_bus[8]_111 [0]));
  (* SOFT_HLUTNM = "soft_lutpair386" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [0]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hF444F444FFFFF444)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][1]_i_1__0 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][1]_i_2__0_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [1]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_8_n_0 ),
        .O(\sig_delay_mux_bus[8]_111 [1]));
  (* SOFT_HLUTNM = "soft_lutpair386" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [1]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hF444F444FFFFF444)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][2]_i_1__0 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][2]_i_2__0_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [2]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_8_n_0 ),
        .O(\sig_delay_mux_bus[8]_111 [2]));
  (* SOFT_HLUTNM = "soft_lutpair385" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][2]_i_2__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [2]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hF444F444FFFFF444)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][3]_i_1__0 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][3]_i_2__0_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [3]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_8_n_0 ),
        .O(\sig_delay_mux_bus[8]_111 [3]));
  (* SOFT_HLUTNM = "soft_lutpair385" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [3]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hF444F444FFFFF444)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][4]_i_1__0 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][4]_i_2__0_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [4]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_8_n_0 ),
        .O(\sig_delay_mux_bus[8]_111 [4]));
  (* SOFT_HLUTNM = "soft_lutpair384" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][4]_i_2__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [4]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][4]_i_2__0_n_0 ));
  LUT4 #(
    .INIT(16'h00E2)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][5]_i_1__0 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][5]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_2__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[8]_111 [5]));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [5]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [5]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hF444F444FFFFF444)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][6]_i_1__0 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][6]_i_2__0_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [6]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_8_n_0 ),
        .O(\sig_delay_mux_bus[8]_111 [6]));
  (* SOFT_HLUTNM = "soft_lutpair384" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][6]_i_2__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [6]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hF444F444FFFFF444)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][7]_i_1__0 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][7]_i_2__0_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [7]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_8_n_0 ),
        .O(\sig_delay_mux_bus[8]_111 [7]));
  (* SOFT_HLUTNM = "soft_lutpair383" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][7]_i_2__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [7]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][7]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair364" *) 
  LUT4 #(
    .INIT(16'h00E2)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][8]_i_1__0 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(p_0_in68_in));
  LUT6 #(
    .INIT(64'hFF1D0000FFFFFFFF)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1__0 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(sig_advance_pipe_data76_out),
        .I5(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1__0_n_0 ));
  LUT5 #(
    .INIT(32'h00E20000)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_2__0 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_2__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(sig_advance_pipe_data76_out),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ));
  LUT6 #(
    .INIT(64'hF444F444FFFFF444)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_3__0 
       (.I0(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5__0_n_0 ),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_4__0_n_0 ),
        .I2(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_6_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [9]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_8_n_0 ),
        .O(\sig_delay_mux_bus[8]_111 [9]));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_4__0 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [8]),
        .I1(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [8]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair286" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_5__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair383" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_6 
       (.I0(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [9]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_6_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair332" *) 
  LUT3 #(
    .INIT(8'h10)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_7_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair326" *) 
  LUT4 #(
    .INIT(16'hFFFB)) 
    \GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_8 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_8_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_111 [0]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [0]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_111 [1]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [1]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_111 [2]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [2]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_111 [3]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [3]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_111 [4]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [4]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_111 [5]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [5]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_111 [6]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [6]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_111 [7]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [7]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(p_0_in68_in),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [8]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[8].sig_delay_data_reg_reg[8][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]0 ),
        .D(\sig_delay_mux_bus[8]_111 [9]),
        .Q(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [9]),
        .R(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h5444444454545454)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [0]),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_3_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0F0C000A000C00)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [0]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_2__0_n_0 ));
  LUT4 #(
    .INIT(16'hF53F)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_3 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [0]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h00000000FCDCDCDC)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_1 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [1]),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[9]_98 [1]));
  LUT4 #(
    .INIT(16'hD3DF)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [1]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000CFC0A0A0)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [1]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000FCDCDCDC)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_1 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [2]),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_4_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_delay_mux_bus[9]_98 [2]));
  LUT4 #(
    .INIT(16'hF53F)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_2__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [2]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000CFC0A0A0)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_3__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [2]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][2]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h5540555555405540)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5__0_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_3__0_n_0 ),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_7_n_0 ),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [3]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair363" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [3]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h3E320E0200000000)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_3__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [3]),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h0400555554505555)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_2__0_n_0 ),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_2__0_n_0 ),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_3__0_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFF5F5303FFFFF)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_2__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [4]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_2__0_n_0 ));
  LUT4 #(
    .INIT(16'hD3DF)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_3__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [4]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h5555100055555444)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_2__0_n_0 ),
        .I3(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [5]),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_3__0_n_0 ),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_4_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair301" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0A0C0C0000F000)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_3__0_n_0 ));
  LUT4 #(
    .INIT(16'hD3DF)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_4 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [5]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h5444444454545454)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [6]),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_3__0_n_0 ),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000CFC0A0A0)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_2__0 
       (.I0(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [6]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_2__0_n_0 ));
  LUT4 #(
    .INIT(16'hF53F)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [6]),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h5540555555405540)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_2__0_n_0 ),
        .I2(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5__0_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_3__0_n_0 ),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_7_n_0 ),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [7]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair382" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [7]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h3E320E0200000000)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_3__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [7]),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [7]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h5454445444544454)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3__0_n_0 ),
        .I4(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [8]),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_4_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_2 ));
  LUT6 #(
    .INIT(64'h0A0F0C000A000C00)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .I1(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [8]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_2__0_n_0 ));
  LUT4 #(
    .INIT(16'hD3DF)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3__0 
       (.I0(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [8]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair275" *) 
  LUT2 #(
    .INIT(4'h1)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_4_n_0 ));
  LUT3 #(
    .INIT(8'h4F)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_2 ),
        .I1(sig_advance_pipe_data76_out),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h5540555555405540)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_4__0_n_0 ),
        .I2(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5__0_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_6__0_n_0 ),
        .I4(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_7_n_0 ),
        .I5(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [9]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair382" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_4__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [9]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair279" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'h3E320E0200000000)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_6__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [9]),
        .I4(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [9]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_6__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair272" *) 
  LUT3 #(
    .INIT(8'hEF)) 
    \GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_7 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_7_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][0]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [0]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 ),
        .D(\sig_delay_mux_bus[9]_98 [1]),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [1]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 ),
        .D(\sig_delay_mux_bus[9]_98 [2]),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [2]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][3]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [3]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][4]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [4]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][5]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [5]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][6]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [6]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][7]_i_1__0_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [7]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_2 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [8]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1__0_n_0 ));
  FDRE \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 ),
        .D(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_3__0_n_0 ),
        .Q(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [9]),
        .R(\GEN_DELAY_REG[9].sig_delay_data_reg[9][9]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hAAAA002000000000)) 
    \GEN_ENABLE_INDET_BTT.lsig_cmd_fetch_pause_i_1 
       (.I0(sig_flush_db2_reg_0),
        .I1(out),
        .I2(sig_sm_ld_dre_cmd),
        .I3(sig_need_cmd_flush),
        .I4(\GEN_ENABLE_INDET_BTT.lsig_cmd_fetch_pause ),
        .I5(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_sm_ld_dre_cmd_reg));
  LUT5 #(
    .INIT(32'h55C00000)) 
    \GEN_ENABLE_INDET_BTT.sig_need_cmd_flush_i_1 
       (.I0(sig_sm_pop_cmd_fifo),
        .I1(\GEN_INCLUDE_DRE.lsig_set_eop ),
        .I2(\GEN_ENABLE_INDET_BTT.lsig_cmd_fetch_pause ),
        .I3(sig_need_cmd_flush),
        .I4(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_sm_pop_cmd_fifo_reg));
  LUT6 #(
    .INIT(64'hFF7FFF0000000000)) 
    \GEN_INCLUDE_DRE.lsig_eop_reg_i_1 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(din[144]),
        .I3(\GEN_INCLUDE_DRE.lsig_set_eop ),
        .I4(\GEN_INCLUDE_DRE.lsig_eop_reg ),
        .I5(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_dre_tvalid_i_reg_1));
  (* SOFT_HLUTNM = "soft_lutpair355" *) 
  LUT4 #(
    .INIT(16'h0010)) 
    \GEN_INCLUDE_DRE.lsig_eop_reg_i_2 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(\GEN_INCLUDE_DRE.lsig_eop_reg_reg ),
        .I3(\GEN_INCLUDE_DRE.lsig_eop_reg_reg_0 ),
        .O(\GEN_INCLUDE_DRE.lsig_set_eop ));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 ),
        .D(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_2 [0]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .R(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 ),
        .D(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_2 [1]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .R(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 ),
        .D(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_2 [2]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .R(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 ),
        .D(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_2 [3]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .R(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 ),
        .D(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_2 [4]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .R(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 ),
        .D(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_2 [5]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .R(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 ),
        .D(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_2 [6]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .R(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 ),
        .D(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_2 [7]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .R(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .R(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ));
  FDRE \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 ),
        .D(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_2 [8]),
        .Q(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [9]),
        .R(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 ),
        .D(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 [0]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [0]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 ),
        .D(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 [1]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [1]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 ),
        .D(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 [2]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [2]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 ),
        .D(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 [3]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [3]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 ),
        .D(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 [4]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [4]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 ),
        .D(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 [5]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [5]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 ),
        .D(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 [6]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [6]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 ),
        .D(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 [7]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [7]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [8]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ));
  FDRE \GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 ),
        .D(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 [8]),
        .Q(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [9]),
        .R(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ),
        .D(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_2 [0]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [0]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ),
        .D(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_2 [1]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [1]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ),
        .D(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_2 [2]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [2]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ),
        .D(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_2 [3]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [3]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ),
        .D(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_2 [4]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [4]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ),
        .D(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_2 [5]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [5]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ),
        .D(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_2 [6]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [6]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ),
        .D(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_2 [7]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [7]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [8]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ));
  FDRE \GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 ),
        .D(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_2 [8]),
        .Q(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [9]),
        .R(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ),
        .D(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_2 [0]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [0]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ),
        .D(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_2 [1]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [1]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ),
        .D(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_2 [2]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [2]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ),
        .D(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_2 [3]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [3]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ),
        .D(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_2 [4]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [4]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ),
        .D(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_2 [5]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [5]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ),
        .D(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_2 [6]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [6]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ),
        .D(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_2 [7]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [7]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [8]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ));
  FDRE \GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 ),
        .D(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_2 [8]),
        .Q(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [9]),
        .R(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ),
        .D(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_2 [0]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [0]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ),
        .D(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_2 [1]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [1]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ),
        .D(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_2 [2]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [2]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ),
        .D(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_2 [3]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [3]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ),
        .D(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_2 [4]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [4]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ),
        .D(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_2 [5]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [5]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ),
        .D(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_2 [6]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [6]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ),
        .D(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_2 [7]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [7]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [8]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ));
  FDRE \GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 ),
        .D(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_2 [8]),
        .Q(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [9]),
        .R(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ),
        .D(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_2 [0]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [0]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ),
        .D(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_2 [1]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [1]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ),
        .D(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_2 [2]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [2]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ),
        .D(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_2 [3]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [3]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ),
        .D(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_2 [4]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [4]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ),
        .D(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_2 [5]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [5]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ),
        .D(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_2 [6]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [6]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ),
        .D(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_2 [7]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [7]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [8]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ));
  FDRE \GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 ),
        .D(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_2 [8]),
        .Q(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [9]),
        .R(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 [0]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 [1]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [1]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 [2]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [2]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 [3]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 [4]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 [5]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 [6]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 [7]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ));
  FDRE \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 ),
        .D(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 [8]),
        .Q(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .R(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .D(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 [0]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .D(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 [1]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .D(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 [2]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .D(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 [3]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .D(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 [4]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [4]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .D(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 [5]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [5]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .D(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 [6]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [6]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .D(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 [7]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [7]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [8]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ));
  FDRE \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 ),
        .D(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 [8]),
        .Q(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [9]),
        .R(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 ),
        .D(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 [0]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [0]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 ),
        .D(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 [1]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [1]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 ),
        .D(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 [2]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [2]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 ),
        .D(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 [3]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [3]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 ),
        .D(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 [4]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [4]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 ),
        .D(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 [5]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [5]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 ),
        .D(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 [6]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [6]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 ),
        .D(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 [7]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [7]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [8]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ));
  FDRE \GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 ),
        .D(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 [8]),
        .Q(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [9]),
        .R(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ),
        .D(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_2 [0]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [0]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ),
        .D(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_2 [1]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [1]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ),
        .D(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_2 [2]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [2]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ),
        .D(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_2 [3]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [3]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ),
        .D(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_2 [4]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [4]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ),
        .D(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_2 [5]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [5]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ),
        .D(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_2 [6]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [6]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ),
        .D(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_2 [7]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [7]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [8]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ));
  FDRE \GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 ),
        .D(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_2 [8]),
        .Q(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [9]),
        .R(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 ),
        .D(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 [0]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [0]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 ),
        .D(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 [1]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [1]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 ),
        .D(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 [2]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [2]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 ),
        .D(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 [3]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [3]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 ),
        .D(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 [4]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [4]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 ),
        .D(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 [5]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [5]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 ),
        .D(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 [6]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [6]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 ),
        .D(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 [7]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [7]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [8]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ));
  FDRE \GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 ),
        .D(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 [8]),
        .Q(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [9]),
        .R(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ),
        .D(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_2 [0]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [0]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ),
        .D(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_2 [1]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [1]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ),
        .D(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_2 [2]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [2]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ),
        .D(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_2 [3]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [3]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ),
        .D(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_2 [4]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [4]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ),
        .D(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_2 [5]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [5]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ),
        .D(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_2 [6]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [6]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ),
        .D(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_2 [7]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [7]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [8]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ));
  FDRE \GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 ),
        .D(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_2 [8]),
        .Q(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [9]),
        .R(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 ),
        .D(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 [0]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [0]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 ),
        .D(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 [1]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [1]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 ),
        .D(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 [2]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [2]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 ),
        .D(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 [3]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [3]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 ),
        .D(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 [4]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [4]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 ),
        .D(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 [5]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [5]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 ),
        .D(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 [6]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [6]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 ),
        .D(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 [7]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [7]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [8]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ));
  FDRE \GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 ),
        .D(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 [8]),
        .Q(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [9]),
        .R(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ),
        .D(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_2 [0]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [0]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ),
        .D(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_2 [1]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [1]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ),
        .D(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_2 [2]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [2]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ),
        .D(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_2 [3]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [3]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ),
        .D(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_2 [4]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [4]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ),
        .D(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_2 [5]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [5]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ),
        .D(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_2 [6]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [6]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ),
        .D(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_2 [7]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [7]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [8]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ));
  FDRE \GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 ),
        .D(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_2 [8]),
        .Q(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [9]),
        .R(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 ),
        .D(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 [0]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [0]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 ),
        .D(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 [1]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [1]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 ),
        .D(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 [2]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [2]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 ),
        .D(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 [3]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [3]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 ),
        .D(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 [4]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [4]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 ),
        .D(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 [5]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [5]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 ),
        .D(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 [6]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [6]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 ),
        .D(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 [7]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [7]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [8]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ));
  FDRE \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 ),
        .D(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 [8]),
        .Q(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [9]),
        .R(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ),
        .D(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_2 [0]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [0]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ),
        .D(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_2 [1]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [1]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ),
        .D(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_2 [2]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [2]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ),
        .D(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_2 [3]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [3]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ),
        .D(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_2 [4]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [4]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ),
        .D(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_2 [5]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [5]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ),
        .D(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_2 [6]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [6]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ),
        .D(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_2 [7]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [7]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ),
        .D(1'b1),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [8]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ));
  FDRE \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 ),
        .D(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_2 [8]),
        .Q(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [9]),
        .R(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 ));
  LUT4 #(
    .INIT(16'hAA80)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_2__0 
       (.I0(sig_sm_ld_dre_cmd),
        .I1(sig_flush_db2),
        .I2(sig_dre_halted_reg_0),
        .I3(sig_dre_halted),
        .O(E));
  (* SOFT_HLUTNM = "soft_lutpair356" *) 
  LUT3 #(
    .INIT(8'h45)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_6__0 
       (.I0(sig_dre_halted),
        .I1(sig_ibtt2dre_tready),
        .I2(sig_dre_tvalid_i_reg_0),
        .O(sig_dre_halted_reg_0));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_10 [0]),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_10 [1]),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_10 [2]),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_10 [3]),
        .Q(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .R(SR));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][0]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [0]),
        .O(\sig_final_mux_bus[0]__0 [0]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][1]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [1]),
        .O(\sig_final_mux_bus[0]__0 [1]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][2]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [2]),
        .O(\sig_final_mux_bus[0]__0 [2]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][3]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [3]),
        .O(\sig_final_mux_bus[0]__0 [3]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][4]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [4]),
        .O(\sig_final_mux_bus[0]__0 [4]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][5]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [5]),
        .O(\sig_final_mux_bus[0]__0 [5]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][6]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [6]),
        .O(\sig_final_mux_bus[0]__0 [6]));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][7]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [7]),
        .O(\sig_final_mux_bus[0]__0 [7]));
  LUT6 #(
    .INIT(64'h08000888FFFFFFFF)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .I3(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [8]),
        .I5(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1__0_n_0 ));
  LUT4 #(
    .INIT(16'hA808)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_2__0 
       (.I0(sig_advance_pipe_data76_out),
        .I1(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [8]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .O(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFE00000002)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_3__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [8]),
        .O(\sig_final_mux_bus[0]_108 ));
  LUT4 #(
    .INIT(16'h0001)) 
    \GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [0]),
        .Q(din[0]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [1]),
        .Q(din[1]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [2]),
        .Q(din[2]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [3]),
        .Q(din[3]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [4]),
        .Q(din[4]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [5]),
        .Q(din[5]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [6]),
        .Q(din[6]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]__0 [7]),
        .Q(din[7]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0]0 ),
        .D(\sig_final_mux_bus[0]_108 ),
        .Q(din[128]),
        .R(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_5_n_0 ),
        .O(\sig_final_mux_bus[10]__0 [0]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [0]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [0]),
        .I4(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [0]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [0]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFCA00CA00CA00)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_4__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'h002A0028)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_5 
       (.I0(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFAEAAAEAAAEAA)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [1]),
        .O(\sig_final_mux_bus[10]__0 [1]));
  LUT6 #(
    .INIT(64'hF888F888FFFFF888)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_2__0 
       (.I0(sig_dre_tvalid_i_i_11__0_n_0),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [1]),
        .I3(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_4__0_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [1]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [1]),
        .I4(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair306" *) 
  LUT3 #(
    .INIT(8'h35)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_4__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFAEAAAEAAAEAA)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [2]),
        .O(\sig_final_mux_bus[10]__0 [2]));
  LUT6 #(
    .INIT(64'hFFFF88F888F888F8)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_2__0 
       (.I0(sig_dre_tvalid_i_i_11__0_n_0),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_4__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ),
        .I3(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_4__0_n_0 ),
        .I4(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [2]),
        .I5(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_3__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [2]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [2]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair361" *) 
  LUT3 #(
    .INIT(8'h35)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_4__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_5__0_n_0 ),
        .O(\sig_final_mux_bus[10]__0 [3]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [3]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [3]),
        .I4(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_3__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [3]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [3]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [3]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFB800B800B800)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_4__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .I3(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [3]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'h002A0028)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_5__0 
       (.I0(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_5__0_n_0 ),
        .O(\sig_final_mux_bus[10]__0 [4]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_2__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [4]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [4]),
        .I4(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [4]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_3__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [4]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [4]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFB800B800B800)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_4__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .I3(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [4]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'h002A0028)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_5__0 
       (.I0(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_5_n_0 ),
        .O(\sig_final_mux_bus[10]__0 [5]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [5]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [5]),
        .I4(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [5]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [5]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [5]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFCA00CA00CA00)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_4__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [5]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'h002A0028)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_5 
       (.I0(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_5__0_n_0 ),
        .O(\sig_final_mux_bus[10]__0 [6]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_2__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [6]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [6]),
        .I4(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [6]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [6]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [6]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [6]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFCA00CA00CA00)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_4__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [6]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'h002A0028)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_5__0 
       (.I0(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_5_n_0 ),
        .O(\sig_final_mux_bus[10]__0 [7]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_2__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [7]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [7]),
        .I4(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [7]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_3__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [7]),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [7]),
        .I5(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [7]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFCA00CA00CA00)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_4__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I5(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [7]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'h002A0028)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_5 
       (.I0(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_6 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFAEAAAEAAAEAA)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_4__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_5__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [8]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_6 ));
  LUT6 #(
    .INIT(64'hF888F888FFFFF888)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_4__0 
       (.I0(sig_dre_tvalid_i_i_11__0_n_0),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [8]),
        .I3(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_7_n_0 ),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_5__0 
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [8]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [8]),
        .I4(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [8]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_5__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair296" *) 
  LUT4 #(
    .INIT(16'h0332)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_6__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_6__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair276" *) 
  LUT3 #(
    .INIT(8'h35)) 
    \GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_7 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_7_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8]_0 ),
        .D(\sig_final_mux_bus[10]__0 [0]),
        .Q(din[80]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8]_0 ),
        .D(\sig_final_mux_bus[10]__0 [1]),
        .Q(din[81]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8]_0 ),
        .D(\sig_final_mux_bus[10]__0 [2]),
        .Q(din[82]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8]_0 ),
        .D(\sig_final_mux_bus[10]__0 [3]),
        .Q(din[83]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8]_0 ),
        .D(\sig_final_mux_bus[10]__0 [4]),
        .Q(din[84]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8]_0 ),
        .D(\sig_final_mux_bus[10]__0 [5]),
        .Q(din[85]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8]_0 ),
        .D(\sig_final_mux_bus[10]__0 [6]),
        .Q(din[86]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8]_0 ),
        .D(\sig_final_mux_bus[10]__0 [7]),
        .Q(din[87]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_6 ),
        .Q(din[138]),
        .R(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_5_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [0]));
  LUT6 #(
    .INIT(64'hAAAA0000C0C00F00)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_6_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0AFA0CFCFC0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [0]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [0]),
        .I4(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_4 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [0]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [0]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h00002228)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_5 
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair300" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_6 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_4_n_0 ),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_5_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [1]));
  LUT6 #(
    .INIT(64'hAAAA0000C0C00F00)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [1]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [1]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_4 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [1]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [1]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h00002228)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_5 
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_2__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_4_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [2]));
  LUT6 #(
    .INIT(64'hAAAA0000C0C00F00)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_5_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_3__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [2]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [2]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_3__0_n_0 ));
  LUT5 #(
    .INIT(32'h00002228)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_4 
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair299" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_5 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_5__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_4_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [3]));
  LUT6 #(
    .INIT(64'hAAAA0000C0C00F00)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_5_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_3__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [3]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [3]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_3__0_n_0 ));
  LUT5 #(
    .INIT(32'h00002228)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_4 
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair321" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_5 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_5__0_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [4]));
  LUT5 #(
    .INIT(32'hAA00AA30)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_3__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [4]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [4]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [4]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_4__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [4]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [4]),
        .I4(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [4]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'h00002228)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_5__0 
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_4_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [5]));
  LUT5 #(
    .INIT(32'hAA00AA30)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [5]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [5]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [5]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_3__0_n_0 ));
  LUT5 #(
    .INIT(32'h00002228)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_4 
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_5__0_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [6]));
  LUT5 #(
    .INIT(32'hAA00AA30)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_6_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [6]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [6]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [6]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_4__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [6]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [6]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'h00002228)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_5__0 
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_5__0_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_6 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [6]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_5__0_n_0 ),
        .O(\sig_final_mux_bus[11]__0 [7]));
  LUT5 #(
    .INIT(32'hAA00AA30)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFCFA0CFAFC0A0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_3__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [7]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [7]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [7]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_4__0 
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [7]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [7]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_4__0_n_0 ));
  LUT5 #(
    .INIT(32'h00002228)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_5__0 
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_5__0_n_0 ));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_7 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_2__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_6_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_7 ));
  (* SOFT_HLUTNM = "soft_lutpair275" *) 
  LUT5 #(
    .INIT(32'hAA00AA30)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_4__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_7_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0AFA0CFCFC0C0)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_5__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [8]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [8]),
        .I4(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [8]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_5__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair295" *) 
  LUT5 #(
    .INIT(32'h00002228)) 
    \GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_6 
       (.I0(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_6_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8]_0 ),
        .D(\sig_final_mux_bus[11]__0 [0]),
        .Q(din[88]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8]_0 ),
        .D(\sig_final_mux_bus[11]__0 [1]),
        .Q(din[89]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8]_0 ),
        .D(\sig_final_mux_bus[11]__0 [2]),
        .Q(din[90]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8]_0 ),
        .D(\sig_final_mux_bus[11]__0 [3]),
        .Q(din[91]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8]_0 ),
        .D(\sig_final_mux_bus[11]__0 [4]),
        .Q(din[92]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8]_0 ),
        .D(\sig_final_mux_bus[11]__0 [5]),
        .Q(din[93]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8]_0 ),
        .D(\sig_final_mux_bus[11]__0 [6]),
        .Q(din[94]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8]_0 ),
        .D(\sig_final_mux_bus[11]__0 [7]),
        .Q(din[95]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_7 ),
        .Q(din[139]),
        .R(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[12]__0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair301" *) 
  LUT5 #(
    .INIT(32'hAA00AA0C)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair329" *) 
  LUT5 #(
    .INIT(32'h000000A8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_3__0 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][0]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_3_n_0 ),
        .O(\sig_final_mux_bus[12]__0 [1]));
  (* SOFT_HLUTNM = "soft_lutpair302" *) 
  LUT5 #(
    .INIT(32'hAA00AA0C)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair330" *) 
  LUT5 #(
    .INIT(32'h000000A8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_3 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[12]__0 [2]));
  (* SOFT_HLUTNM = "soft_lutpair303" *) 
  LUT5 #(
    .INIT(32'hAA00AA0C)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair331" *) 
  LUT5 #(
    .INIT(32'h000000A8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_3__0 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][2]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[12]__0 [3]));
  LUT5 #(
    .INIT(32'hFF040004)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_2__0_n_0 ),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair332" *) 
  LUT5 #(
    .INIT(32'h000000A8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_3__0 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[12]__0 [4]));
  LUT5 #(
    .INIT(32'hAA00AA0C)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_2__0_n_0 ),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair333" *) 
  LUT5 #(
    .INIT(32'h000000A8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_3__0 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][4]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[12]__0 [5]));
  LUT5 #(
    .INIT(32'hFF040004)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_2__0_n_0 ),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair334" *) 
  LUT5 #(
    .INIT(32'h000000A8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_3__0 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][5]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[12]__0 [6]));
  LUT5 #(
    .INIT(32'hAA00AA0C)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair335" *) 
  LUT5 #(
    .INIT(32'h000000A8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_3__0 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][6]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_3_n_0 ),
        .O(\sig_final_mux_bus[12]__0 [7]));
  LUT5 #(
    .INIT(32'hFF040004)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_2__0_n_0 ),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair336" *) 
  LUT5 #(
    .INIT(32'h000000A8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_3 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][7]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_8 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_5_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_8 ));
  (* SOFT_HLUTNM = "soft_lutpair274" *) 
  LUT5 #(
    .INIT(32'hAA00AA0C)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_4__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_5__0_n_0 ),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair294" *) 
  LUT5 #(
    .INIT(32'h000000A8)) 
    \GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_5 
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_5_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8]_0 ),
        .D(\sig_final_mux_bus[12]__0 [0]),
        .Q(din[96]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8]_0 ),
        .D(\sig_final_mux_bus[12]__0 [1]),
        .Q(din[97]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8]_0 ),
        .D(\sig_final_mux_bus[12]__0 [2]),
        .Q(din[98]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8]_0 ),
        .D(\sig_final_mux_bus[12]__0 [3]),
        .Q(din[99]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8]_0 ),
        .D(\sig_final_mux_bus[12]__0 [4]),
        .Q(din[100]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8]_0 ),
        .D(\sig_final_mux_bus[12]__0 [5]),
        .Q(din[101]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8]_0 ),
        .D(\sig_final_mux_bus[12]__0 [6]),
        .Q(din[102]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8]_0 ),
        .D(\sig_final_mux_bus[12]__0 [7]),
        .Q(din[103]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_8 ),
        .Q(din[140]),
        .R(\GEN_OUTPUT_REG[12].sig_output_data_reg[12][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h00060000FFFFFFFF)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [0]),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_2__0_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [0]));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair362" *) 
  LUT4 #(
    .INIT(16'h8830)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][0]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [1]));
  LUT6 #(
    .INIT(64'hB888B88888BB8888)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h00020200)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_3__0 
       (.I0(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h00060000FFFFFFFF)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [2]),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_2__0_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [2]));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair361" *) 
  LUT4 #(
    .INIT(16'h8830)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_3__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][2]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [3]));
  LUT6 #(
    .INIT(64'hB888B88888BB8888)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h00020200)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_3__0 
       (.I0(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h00060000FFFFFFFF)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [4]),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_2__0_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [4]));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair360" *) 
  LUT4 #(
    .INIT(16'h8830)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_3__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][4]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h00060000FFFFFFFF)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [5]),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_2__0_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [5]));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_3__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_3__0_n_0 ),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair359" *) 
  LUT4 #(
    .INIT(16'h8830)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][5]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_2__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [6]));
  LUT6 #(
    .INIT(64'hB888B88888BB8888)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [6]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h00020200)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_3__0 
       (.I0(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][6]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[13]__0 [7]));
  LUT6 #(
    .INIT(64'hB888B88888BB8888)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_5_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [7]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h00020200)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_3__0 
       (.I0(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][7]_i_3__0_n_0 ));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_9 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_5__0_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_9 ));
  LUT6 #(
    .INIT(64'hB888B88888BB8888)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_4__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [8]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair296" *) 
  LUT5 #(
    .INIT(32'h00020200)) 
    \GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_5__0 
       (.I0(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_5__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8]_0 ),
        .D(\sig_final_mux_bus[13]__0 [0]),
        .Q(din[104]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8]_0 ),
        .D(\sig_final_mux_bus[13]__0 [1]),
        .Q(din[105]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8]_0 ),
        .D(\sig_final_mux_bus[13]__0 [2]),
        .Q(din[106]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8]_0 ),
        .D(\sig_final_mux_bus[13]__0 [3]),
        .Q(din[107]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8]_0 ),
        .D(\sig_final_mux_bus[13]__0 [4]),
        .Q(din[108]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8]_0 ),
        .D(\sig_final_mux_bus[13]__0 [5]),
        .Q(din[109]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8]_0 ),
        .D(\sig_final_mux_bus[13]__0 [6]),
        .Q(din[110]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8]_0 ),
        .D(\sig_final_mux_bus[13]__0 [7]),
        .Q(din[111]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_9 ),
        .Q(din[141]),
        .R(\GEN_OUTPUT_REG[13].sig_output_data_reg[13][8]_i_1__0_n_0 ));
  LUT5 #(
    .INIT(32'hABFFABAB)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][0]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][0]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_2__0_n_0 ),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg[8][9]_i_8_n_0 ),
        .I4(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [0]),
        .O(\sig_final_mux_bus[14]__0 [0]));
  LUT6 #(
    .INIT(64'hF888FF88F8888888)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [0]),
        .I1(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][0]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAABAAAAAAAAA)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [1]),
        .O(\sig_final_mux_bus[14]__0 [1]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_6_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][1]_i_4__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair306" *) 
  LUT5 #(
    .INIT(32'hA0A0CFC0)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFAEAAAAAAAEAAAA)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][2]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][2]_i_2__0_n_0 ),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [2]),
        .O(\sig_final_mux_bus[14]__0 [2]));
  (* SOFT_HLUTNM = "soft_lutpair284" *) 
  LUT5 #(
    .INIT(32'hFC550C55)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][2]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_4__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][2]_i_6__0_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFCECCCCC0CECCCC)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][3]_i_1__0 
       (.I0(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [3]),
        .I1(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][3]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [3]),
        .O(\sig_final_mux_bus[14]__0 [3]));
  LUT5 #(
    .INIT(32'hB8FFB800)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][3]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][3]_i_5__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h00040000FFFFFFFF)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [4]),
        .I5(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_2__0_n_0 ),
        .O(\sig_final_mux_bus[14]__0 [4]));
  LUT6 #(
    .INIT(64'h000F5533FF0F5533)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_3__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg[2][4]_i_5__0_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'hC0C0AFA0)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_3__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][4]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAABAAAAAAAAA)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [5]),
        .O(\sig_final_mux_bus[14]__0 [5]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][5]_i_5__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_2__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_3_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'hA0A0CFC0)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_3 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [5]),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAFAEAAAAAAAEAAAA)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_2__0_n_0 ),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_DELAY_REG[13].sig_delay_data_reg[13][9]_i_4_n_0 ),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [6]),
        .O(\sig_final_mux_bus[14]__0 [6]));
  (* SOFT_HLUTNM = "soft_lutpair283" *) 
  LUT5 #(
    .INIT(32'hFC550C55)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][6]_i_5__0_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAABAAAAAAAAA)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [7]),
        .O(\sig_final_mux_bus[14]__0 [7]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_2__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][7]_i_5__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_2__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair305" *) 
  LUT5 #(
    .INIT(32'hA0A0CFC0)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_3__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [7]),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][7]_i_3__0_n_0 ));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_1 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAABAAAAAAAAA)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [8]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_1 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_4__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][8]_i_4__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_5__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_5_n_0 ),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair277" *) 
  LUT5 #(
    .INIT(32'hA0A0CFC0)) 
    \GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_5 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [8]),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_5_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8]_0 ),
        .D(\sig_final_mux_bus[14]__0 [0]),
        .Q(din[112]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8]_0 ),
        .D(\sig_final_mux_bus[14]__0 [1]),
        .Q(din[113]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8]_0 ),
        .D(\sig_final_mux_bus[14]__0 [2]),
        .Q(din[114]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8]_0 ),
        .D(\sig_final_mux_bus[14]__0 [3]),
        .Q(din[115]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8]_0 ),
        .D(\sig_final_mux_bus[14]__0 [4]),
        .Q(din[116]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8]_0 ),
        .D(\sig_final_mux_bus[14]__0 [5]),
        .Q(din[117]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8]_0 ),
        .D(\sig_final_mux_bus[14]__0 [6]),
        .Q(din[118]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8]_0 ),
        .D(\sig_final_mux_bus[14]__0 [7]),
        .Q(din[119]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_1 ),
        .Q(din[142]),
        .R(\GEN_OUTPUT_REG[14].sig_output_data_reg[14][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_1__0 
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][0]_i_3__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_2__0_n_0 ),
        .O(\sig_pass_mux_bus[15]_95 [0]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [0]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [0]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_1__0 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][1]_i_3__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_2__0_n_0 ),
        .O(\sig_pass_mux_bus[15]_95 [1]));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [1]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_1__0 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_4__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][2]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_2__0_n_0 ),
        .O(\sig_pass_mux_bus[15]_95 [2]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_2__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [2]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [2]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][3]_i_1__0 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][3]_i_5__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][3]_i_2_n_0 ),
        .O(\sig_pass_mux_bus[15]_95 [3]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][3]_i_2 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [3]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [3]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFEAFAEAFFEAAAEAA)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_4__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_DELAY_REG[7].sig_delay_data_reg[7][4]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_3_n_0 ),
        .O(\sig_pass_mux_bus[15]_95 [4]));
  LUT6 #(
    .INIT(64'h00FF001000000010)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_3 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [4]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFEAFAEAFFEAAAEAA)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_4__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_DELAY_REG[3].sig_delay_data_reg[3][5]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_3_n_0 ),
        .O(\sig_pass_mux_bus[15]_95 [5]));
  LUT6 #(
    .INIT(64'h00FF000200000002)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair298" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_3 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [5]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hB8FFB800)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][6]_i_1__0 
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][6]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][6]_i_2_n_0 ),
        .O(\sig_pass_mux_bus[15]_95 [6]));
  LUT6 #(
    .INIT(64'hFAFBFAFAAAABAAAA)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][6]_i_2 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [6]),
        .I5(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hB8FFB8FFB8FFB800)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][7]_i_1__0 
       (.I0(\GEN_DELAY_REG[7].sig_delay_data_reg[7][7]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_2__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][7]_i_2_n_0 ),
        .O(\sig_pass_mux_bus[15]_95 [7]));
  (* SOFT_HLUTNM = "soft_lutpair319" *) 
  LUT4 #(
    .INIT(16'h0100)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][7]_i_2 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [7]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][7]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\sig_final_mux_bus[15]_89 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hB8FFB8FFB8FFB800)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_3__0 
       (.I0(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_5__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[3].sig_delay_data_reg[3][8]_i_2__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_5__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_4__0_n_0 ),
        .O(\sig_final_mux_bus[15]_89 ));
  (* SOFT_HLUTNM = "soft_lutpair287" *) 
  LUT4 #(
    .INIT(16'h0100)) 
    \GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_4__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [8]),
        .O(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_4__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ),
        .D(\sig_pass_mux_bus[15]_95 [0]),
        .Q(din[120]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ),
        .D(\sig_pass_mux_bus[15]_95 [1]),
        .Q(din[121]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ),
        .D(\sig_pass_mux_bus[15]_95 [2]),
        .Q(din[122]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ),
        .D(\sig_pass_mux_bus[15]_95 [3]),
        .Q(din[123]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ),
        .D(\sig_pass_mux_bus[15]_95 [4]),
        .Q(din[124]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ),
        .D(\sig_pass_mux_bus[15]_95 [5]),
        .Q(din[125]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ),
        .D(\sig_pass_mux_bus[15]_95 [6]),
        .Q(din[126]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ),
        .D(\sig_pass_mux_bus[15]_95 [7]),
        .Q(din[127]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 ),
        .D(\sig_final_mux_bus[15]_89 ),
        .Q(din[143]),
        .R(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][0]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [0]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .O(\sig_final_mux_bus[1]__0 [0]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][1]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [1]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .O(\sig_final_mux_bus[1]__0 [1]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][2]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [2]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .O(\sig_final_mux_bus[1]__0 [2]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][3]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [3]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .O(\sig_final_mux_bus[1]__0 [3]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][4]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [4]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .O(\sig_final_mux_bus[1]__0 [4]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][5]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [5]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .O(\sig_final_mux_bus[1]__0 [5]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][6]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [6]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .O(\sig_final_mux_bus[1]__0 [6]));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][7]_i_1__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [7]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .O(\sig_final_mux_bus[1]__0 [7]));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][8]_0 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hBB8888B8888888B8)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_3__0 
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [8]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .O(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][8]_0 ));
  (* SOFT_HLUTNM = "soft_lutpair293" *) 
  LUT4 #(
    .INIT(16'h7FFE)) 
    \GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8]_0 ),
        .D(\sig_final_mux_bus[1]__0 [0]),
        .Q(din[8]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8]_0 ),
        .D(\sig_final_mux_bus[1]__0 [1]),
        .Q(din[9]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8]_0 ),
        .D(\sig_final_mux_bus[1]__0 [2]),
        .Q(din[10]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8]_0 ),
        .D(\sig_final_mux_bus[1]__0 [3]),
        .Q(din[11]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8]_0 ),
        .D(\sig_final_mux_bus[1]__0 [4]),
        .Q(din[12]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8]_0 ),
        .D(\sig_final_mux_bus[1]__0 [5]),
        .Q(din[13]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8]_0 ),
        .D(\sig_final_mux_bus[1]__0 [6]),
        .Q(din[14]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8]_0 ),
        .D(\sig_final_mux_bus[1]__0 [7]),
        .Q(din[15]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8]_0 ),
        .D(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][8]_0 ),
        .Q(din[129]),
        .R(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFAAAAAAB0AAAAAA8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][0]_i_1__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][0]_i_2__0_n_0 ),
        .O(\sig_final_mux_bus[2]__0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair307" *) 
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [0]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hFAAAAAAB0AAAAAA8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][1]_i_1__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][1]_i_2__0_n_0 ),
        .O(\sig_final_mux_bus[2]__0 [1]));
  (* SOFT_HLUTNM = "soft_lutpair308" *) 
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [1]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF4F4044444F40)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][2]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][2]_i_2__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_3_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [2]),
        .O(\sig_final_mux_bus[2]__0 [2]));
  LUT6 #(
    .INIT(64'hEAAAAAAB2AAAAAA8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][2]_i_2__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [2]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF2F0000002F00)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][3]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I3(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][3]_i_2__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_3_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [3]),
        .O(\sig_final_mux_bus[2]__0 [3]));
  LUT6 #(
    .INIT(64'hFFFF7FFFFFFE7FFE)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][3]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [3]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF2F0000002F00)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][4]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I3(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][4]_i_2__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_3_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [4]),
        .O(\sig_final_mux_bus[2]__0 [4]));
  LUT6 #(
    .INIT(64'hFFFF7FFFFFFE7FFE)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][4]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [4]),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [4]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF4F4044444F40)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][5]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][5]_i_2__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_3_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [5]),
        .O(\sig_final_mux_bus[2]__0 [5]));
  LUT6 #(
    .INIT(64'hEAAAAAAB2AAAAAA8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [5]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF105510551055)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .I3(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_3_n_0 ),
        .I5(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [6]),
        .O(\sig_final_mux_bus[2]__0 [6]));
  LUT6 #(
    .INIT(64'h5FFEDFFE5FFFDFFF)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [6]),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [6]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair323" *) 
  LUT4 #(
    .INIT(16'h3FFE)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_3 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFAAAAAAB0AAAAAA8)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][7]_i_1__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][7]_i_2__0_n_0 ),
        .O(\sig_final_mux_bus[2]__0 [7]));
  LUT5 #(
    .INIT(32'h30BB3088)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][7]_i_2__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .I1(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [7]),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][7]_i_2__0_n_0 ));
  LUT4 #(
    .INIT(16'h80FF)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][8]_0 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hCC5555555555555C)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_3__0 
       (.I0(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [8]),
        .I1(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_4__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][8]_0 ));
  LUT5 #(
    .INIT(32'hF5F5303F)) 
    \GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_4__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [8]),
        .I4(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .O(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_4__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8]_0 ),
        .D(\sig_final_mux_bus[2]__0 [0]),
        .Q(din[16]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8]_0 ),
        .D(\sig_final_mux_bus[2]__0 [1]),
        .Q(din[17]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8]_0 ),
        .D(\sig_final_mux_bus[2]__0 [2]),
        .Q(din[18]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8]_0 ),
        .D(\sig_final_mux_bus[2]__0 [3]),
        .Q(din[19]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8]_0 ),
        .D(\sig_final_mux_bus[2]__0 [4]),
        .Q(din[20]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8]_0 ),
        .D(\sig_final_mux_bus[2]__0 [5]),
        .Q(din[21]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8]_0 ),
        .D(\sig_final_mux_bus[2]__0 [6]),
        .Q(din[22]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8]_0 ),
        .D(\sig_final_mux_bus[2]__0 [7]),
        .Q(din[23]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8]_0 ),
        .D(1'b1),
        .Q(din[130]),
        .R(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFEEFFF000EE000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [0]),
        .O(\sig_final_mux_bus[3]__0 [0]));
  LUT6 #(
    .INIT(64'hE200000000000000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000C000000A)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [0]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][0]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFEEFFF000EE000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [1]),
        .O(\sig_final_mux_bus[3]__0 [1]));
  LUT6 #(
    .INIT(64'hE200000000000000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000C000000A)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [1]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFEEFFF000EE000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_3_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [2]),
        .O(\sig_final_mux_bus[3]__0 [2]));
  LUT6 #(
    .INIT(64'hE200000000000000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_2__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h2000000320000000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_3 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [2]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFEEFFF000EE000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [3]),
        .O(\sig_final_mux_bus[3]__0 [3]));
  LUT6 #(
    .INIT(64'hE200000000000000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000C0000202)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_3__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFEEFFF000EE000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [4]),
        .O(\sig_final_mux_bus[3]__0 [4]));
  LUT6 #(
    .INIT(64'hE200000000000000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_2__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000C000000A)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_3__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [4]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][4]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFEEFFF000EE000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [5]),
        .O(\sig_final_mux_bus[3]__0 [5]));
  LUT6 #(
    .INIT(64'hE200000000000000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h2000000320000000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [5]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][5]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFECFFF000EC000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_1__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [6]),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [6]),
        .O(\sig_final_mux_bus[3]__0 [6]));
  LUT6 #(
    .INIT(64'h44445050FF445050)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [6]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .I3(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair358" *) 
  LUT3 #(
    .INIT(8'h80)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [6]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][6]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFECFFF000EC000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_1__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [7]),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_2__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [7]),
        .O(\sig_final_mux_bus[3]__0 [7]));
  LUT6 #(
    .INIT(64'h4444505044FF5050)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [7]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .I3(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair330" *) 
  LUT3 #(
    .INIT(8'h7F)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair364" *) 
  LUT3 #(
    .INIT(8'h7F)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_4__0_n_0 ));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_3 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFEEFFF000EE000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_5__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [8]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_3 ));
  LUT6 #(
    .INIT(64'hE200000000000000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'h2000000320000000)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_5__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [8]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_5__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair277" *) 
  LUT2 #(
    .INIT(4'h1)) 
    \GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8]_0 ),
        .D(\sig_final_mux_bus[3]__0 [0]),
        .Q(din[24]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8]_0 ),
        .D(\sig_final_mux_bus[3]__0 [1]),
        .Q(din[25]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8]_0 ),
        .D(\sig_final_mux_bus[3]__0 [2]),
        .Q(din[26]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8]_0 ),
        .D(\sig_final_mux_bus[3]__0 [3]),
        .Q(din[27]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8]_0 ),
        .D(\sig_final_mux_bus[3]__0 [4]),
        .Q(din[28]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8]_0 ),
        .D(\sig_final_mux_bus[3]__0 [5]),
        .Q(din[29]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8]_0 ),
        .D(\sig_final_mux_bus[3]__0 [6]),
        .Q(din[30]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8]_0 ),
        .D(\sig_final_mux_bus[3]__0 [7]),
        .Q(din[31]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_3 ),
        .Q(din[131]),
        .R(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFEAFFFFFFEAFFEA)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_3__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_4_n_0 ),
        .I3(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_4__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_6_n_0 ),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [0]),
        .O(\sig_final_mux_bus[4]__0 [0]));
  LUT6 #(
    .INIT(64'hE200000000000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair307" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h1000001110000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_4__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [0]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][0]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hEEFFFFEFEEEEEEEE)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_3__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [1]),
        .O(\sig_final_mux_bus[4]__0 [1]));
  LUT6 #(
    .INIT(64'h1000001110000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [1]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hFF50445044504450)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [1]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [1]),
        .I5(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6__0_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hEEFFFFEFEEEEEEEE)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_3__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [2]),
        .O(\sig_final_mux_bus[4]__0 [2]));
  LUT6 #(
    .INIT(64'h1000001110000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [2]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hFF50445044504450)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [2]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [2]),
        .I5(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6__0_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][2]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFEAFFFFFFEAFFEA)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_3__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_4_n_0 ),
        .I3(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_4_n_0 ),
        .I4(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_6_n_0 ),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [3]),
        .O(\sig_final_mux_bus[4]__0 [3]));
  LUT6 #(
    .INIT(64'hE200000000000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair342" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_3__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h1000001110000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [3]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][3]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hEEFFFFEFEEEEEEEE)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_3__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [4]),
        .O(\sig_final_mux_bus[4]__0 [4]));
  LUT6 #(
    .INIT(64'h1000001110000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [4]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hFF50445044504450)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [4]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [4]),
        .I5(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6__0_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][4]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFEAFFFFFFEAFFEA)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_3__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_4_n_0 ),
        .I3(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_4__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_6_n_0 ),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [5]),
        .O(\sig_final_mux_bus[4]__0 [5]));
  LUT6 #(
    .INIT(64'hE200000000000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair298" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h1000001110000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_4__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [5]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][5]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFEAFFFFFFEAFFEA)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [6]),
        .I3(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_3__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_6_n_0 ),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [6]),
        .O(\sig_final_mux_bus[4]__0 [6]));
  LUT6 #(
    .INIT(64'hE200000000000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_2__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0A0C000000000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [6]),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][6]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFEAFFFFFFEAFFEA)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_3__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_4_n_0 ),
        .I3(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_5_n_0 ),
        .I4(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_6_n_0 ),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [7]),
        .O(\sig_final_mux_bus[4]__0 [7]));
  LUT6 #(
    .INIT(64'hE200000000000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_2__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair304" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_3__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair334" *) 
  LUT3 #(
    .INIT(8'h80)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h1000001110000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_5 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [7]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair327" *) 
  LUT4 #(
    .INIT(16'hF001)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_6 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_4 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hEEFFFFEFEEEEEEEE)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_4__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_5__0_n_0 ),
        .I2(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [8]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_4 ));
  LUT6 #(
    .INIT(64'h1000001110000000)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_4__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [8]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hFF50445044504450)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_5__0 
       (.I0(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][7]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [8]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [8]),
        .I5(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6__0_n_0 ),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_5__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair333" *) 
  LUT3 #(
    .INIT(8'h08)) 
    \GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_6__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8]_0 ),
        .D(\sig_final_mux_bus[4]__0 [0]),
        .Q(din[32]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8]_0 ),
        .D(\sig_final_mux_bus[4]__0 [1]),
        .Q(din[33]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8]_0 ),
        .D(\sig_final_mux_bus[4]__0 [2]),
        .Q(din[34]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8]_0 ),
        .D(\sig_final_mux_bus[4]__0 [3]),
        .Q(din[35]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8]_0 ),
        .D(\sig_final_mux_bus[4]__0 [4]),
        .Q(din[36]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8]_0 ),
        .D(\sig_final_mux_bus[4]__0 [5]),
        .Q(din[37]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8]_0 ),
        .D(\sig_final_mux_bus[4]__0 [6]),
        .Q(din[38]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8]_0 ),
        .D(\sig_final_mux_bus[4]__0 [7]),
        .Q(din[39]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_4 ),
        .Q(din[132]),
        .R(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFF4FFFFFFF4FFF4)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_3__0_n_0 ),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_4_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7__0_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [0]),
        .O(\sig_final_mux_bus[5]__0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair343" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [0]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h1100001000000010)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_4 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [0]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8__0_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][0]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8FFFFFFF8FFF8)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [1]),
        .I2(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_2__0_n_0 ),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_3__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7__0_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [1]),
        .O(\sig_final_mux_bus[5]__0 [1]));
  LUT6 #(
    .INIT(64'h2230000000000000)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [1]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8__0_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hEAAAFFFFEAAAEAAA)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7__0_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [2]),
        .O(\sig_final_mux_bus[5]__0 [2]));
  LUT6 #(
    .INIT(64'hFFFFFFFF00008000)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_4__0_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_3__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [2]),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [2]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h1100001000000010)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_4__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][2]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hAABFFFFEAAAAAAAA)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][3]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [3]),
        .O(\sig_final_mux_bus[5]__0 [3]));
  LUT6 #(
    .INIT(64'hB8000033B8000000)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_3__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [3]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_4__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8FFFFFFF8FFF8)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_3__0_n_0 ),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_4__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7__0_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [4]),
        .O(\sig_final_mux_bus[5]__0 [4]));
  (* SOFT_HLUTNM = "soft_lutpair341" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_2__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h1100001000000010)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [4]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [4]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_4__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [4]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8__0_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][4]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hAABFFFFEAAAAAAAA)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][5]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [5]),
        .O(\sig_final_mux_bus[5]__0 [5]));
  LUT6 #(
    .INIT(64'hB8000033B8000000)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [5]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_4__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [5]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hAABFFFFEAAAAAAAA)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][6]_i_2_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [6]),
        .O(\sig_final_mux_bus[5]__0 [6]));
  LUT6 #(
    .INIT(64'hB8000033B8000000)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [6]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_4 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [6]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFF4FFFFFFF4FFF4)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_3__0_n_0 ),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_4__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7__0_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [7]),
        .O(\sig_final_mux_bus[5]__0 [7]));
  (* SOFT_HLUTNM = "soft_lutpair340" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [7]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h1100001000000010)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [7]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_4__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [7]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8__0_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][7]_i_4__0_n_0 ));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][8]_0 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFF4FFFFFFF4FFF4)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_4__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[4].sig_output_data_reg[4][7]_i_4_n_0 ),
        .I2(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_5__0_n_0 ),
        .I3(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_6__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7__0_n_0 ),
        .I5(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [8]),
        .O(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][8]_0 ));
  (* SOFT_HLUTNM = "soft_lutpair288" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_4__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [8]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'h1100001000000010)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_5__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [8]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_6__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [8]),
        .I5(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8__0_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_6__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair295" *) 
  LUT4 #(
    .INIT(16'hF801)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_7__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair336" *) 
  LUT2 #(
    .INIT(4'h7)) 
    \GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_8__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8]_0 ),
        .D(\sig_final_mux_bus[5]__0 [0]),
        .Q(din[40]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8]_0 ),
        .D(\sig_final_mux_bus[5]__0 [1]),
        .Q(din[41]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8]_0 ),
        .D(\sig_final_mux_bus[5]__0 [2]),
        .Q(din[42]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8]_0 ),
        .D(\sig_final_mux_bus[5]__0 [3]),
        .Q(din[43]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1__0_n_0 ));
  MUXF7 \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][3]_i_2 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_3__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][3]_i_4__0_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][3]_i_2_n_0 ),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [0]));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8]_0 ),
        .D(\sig_final_mux_bus[5]__0 [4]),
        .Q(din[44]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8]_0 ),
        .D(\sig_final_mux_bus[5]__0 [5]),
        .Q(din[45]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1__0_n_0 ));
  MUXF7 \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][5]_i_2 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_3__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][5]_i_4__0_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][5]_i_2_n_0 ),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [0]));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8]_0 ),
        .D(\sig_final_mux_bus[5]__0 [6]),
        .Q(din[46]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1__0_n_0 ));
  MUXF7 \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][6]_i_2 
       (.I0(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_3__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][6]_i_4_n_0 ),
        .O(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][6]_i_2_n_0 ),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [0]));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8]_0 ),
        .D(\sig_final_mux_bus[5]__0 [7]),
        .Q(din[47]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8]_0 ),
        .D(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][8]_0 ),
        .Q(din[133]),
        .R(\GEN_OUTPUT_REG[5].sig_output_data_reg[5][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hF444F444FFFFF444)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [0]),
        .I3(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I4(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [0]),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [0]));
  LUT6 #(
    .INIT(64'h555555550F33FFFF)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][0]_i_2__0_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF4F4444444F44)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [1]),
        .I2(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_2__0_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [1]));
  (* SOFT_HLUTNM = "soft_lutpair371" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [1]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAF0CC0000)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][1]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hF444F444FFFFF444)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [2]),
        .I2(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [2]),
        .I3(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_2__0_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [2]));
  LUT6 #(
    .INIT(64'h555555550F33FFFF)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][2]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF4F4444444F44)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [3]),
        .I2(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_2__0_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [3]));
  (* SOFT_HLUTNM = "soft_lutpair370" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_2__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [3]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAACFC00000)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][3]_i_2__0_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFF444F444F444)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [4]),
        .I2(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [4]),
        .I3(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_2__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_final_mux_bus[6]__0 [4]));
  LUT6 #(
    .INIT(64'hAAAAAAAACFC00000)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][4]_i_2__0_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFF444F444F444)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [5]),
        .I2(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [5]),
        .I3(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_2__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\sig_final_mux_bus[6]__0 [5]));
  LUT6 #(
    .INIT(64'hAAAAAAAAF0CC0000)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][5]_i_2__0_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hF444F444FFFFF444)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [6]),
        .I2(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [6]),
        .I3(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_2__0_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [6]));
  LUT6 #(
    .INIT(64'h555555550F33FFFF)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][6]_i_2__0_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [6]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFF4444444F444)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [7]),
        .I2(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_2__0_n_0 ),
        .I3(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_4_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[6]__0 [7]));
  (* SOFT_HLUTNM = "soft_lutpair372" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_2__0 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [7]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAF0CC0000)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][7]_i_2__0_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [7]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][7]_i_3__0_n_0 ));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][8]_0 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFF444F444F444)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4_n_0 ),
        .I1(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [8]),
        .I2(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [8]),
        .I3(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_5__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][8]_0 ));
  (* SOFT_HLUTNM = "soft_lutpair294" *) 
  LUT4 #(
    .INIT(16'hAAA1)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAF0CC0000)) 
    \GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_5__0 
       (.I0(\GEN_OUTPUT_REG[10].sig_output_data_reg[10][8]_i_5__0_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [8]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_5__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8]_0 ),
        .D(\sig_final_mux_bus[6]__0 [0]),
        .Q(din[48]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8]_0 ),
        .D(\sig_final_mux_bus[6]__0 [1]),
        .Q(din[49]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8]_0 ),
        .D(\sig_final_mux_bus[6]__0 [2]),
        .Q(din[50]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8]_0 ),
        .D(\sig_final_mux_bus[6]__0 [3]),
        .Q(din[51]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8]_0 ),
        .D(\sig_final_mux_bus[6]__0 [4]),
        .Q(din[52]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8]_0 ),
        .D(\sig_final_mux_bus[6]__0 [5]),
        .Q(din[53]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8]_0 ),
        .D(\sig_final_mux_bus[6]__0 [6]),
        .Q(din[54]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8]_0 ),
        .D(\sig_final_mux_bus[6]__0 [7]),
        .Q(din[55]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8]_0 ),
        .D(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][8]_0 ),
        .Q(din[134]),
        .R(\GEN_OUTPUT_REG[6].sig_output_data_reg[6][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBEAAAAAAAA)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [0]),
        .O(\sig_final_mux_bus[7]__0 [0]));
  LUT6 #(
    .INIT(64'hFFC0C0C0EAEAC0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [0]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][0]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair300" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [0]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][0]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFFCAFAFA0ACA0A0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_2__0_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [1]),
        .O(\sig_final_mux_bus[7]__0 [1]));
  LUT6 #(
    .INIT(64'hB8BBB888B888B888)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][1]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair308" *) 
  LUT3 #(
    .INIT(8'hCA)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBEAAAAAAAA)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [2]),
        .O(\sig_final_mux_bus[7]__0 [2]));
  LUT6 #(
    .INIT(64'hFFC0C0C0EAEAC0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [2]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][2]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair299" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_3__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [2]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][2]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFFAAFEFAAEAAAEA)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [3]),
        .O(\sig_final_mux_bus[7]__0 [3]));
  LUT6 #(
    .INIT(64'hAAAA00000000000C)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][3]_i_3__0_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair321" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_3__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [3]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAEAAFFFFAEAAAEAA)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_2__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [4]),
        .I4(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [4]),
        .O(\sig_final_mux_bus[7]__0 [4]));
  (* SOFT_HLUTNM = "soft_lutpair358" *) 
  LUT4 #(
    .INIT(16'hE200)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][4]_i_3_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][4]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair329" *) 
  LUT3 #(
    .INIT(8'h01)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][4]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBEAAAAAAAA)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [5]),
        .O(\sig_final_mux_bus[7]__0 [5]));
  LUT6 #(
    .INIT(64'hFFC0C0C0EAEAC0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[15].sig_output_data_reg[15][5]_i_3_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [5]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I3(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][5]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBEAAAAAAAA)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [6]),
        .O(\sig_final_mux_bus[7]__0 [6]));
  LUT6 #(
    .INIT(64'hFFF8F8F888888888)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [6]),
        .I2(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][6]_i_3__0_n_0 ),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h00000000F8C83808)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [6]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [6]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][6]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFFCAFAFA0ACA0A0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_2__0_n_0 ),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [7]),
        .O(\sig_final_mux_bus[7]__0 [7]));
  (* SOFT_HLUTNM = "soft_lutpair373" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][7]_i_3__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair304" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_3__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [7]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][7]_i_3__0_n_0 ));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_5 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hF404FFFFF404F404)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_4__0_n_0 ),
        .I1(\GEN_DELAY_REG[9].sig_delay_data_reg[9][8]_i_4_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_5__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [8]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_5 ));
  (* SOFT_HLUTNM = "soft_lutpair292" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_4__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [8]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair373" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_5__0 
       (.I0(\GEN_OUTPUT_REG[11].sig_output_data_reg[11][8]_i_5__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_7_n_0 ),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_5__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair322" *) 
  LUT4 #(
    .INIT(16'hAAA9)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_6__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_6__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair276" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    \GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_7 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [8]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .O(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_7_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8]_0 ),
        .D(\sig_final_mux_bus[7]__0 [0]),
        .Q(din[56]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8]_0 ),
        .D(\sig_final_mux_bus[7]__0 [1]),
        .Q(din[57]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8]_0 ),
        .D(\sig_final_mux_bus[7]__0 [2]),
        .Q(din[58]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8]_0 ),
        .D(\sig_final_mux_bus[7]__0 [3]),
        .Q(din[59]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8]_0 ),
        .D(\sig_final_mux_bus[7]__0 [4]),
        .Q(din[60]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8]_0 ),
        .D(\sig_final_mux_bus[7]__0 [5]),
        .Q(din[61]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8]_0 ),
        .D(\sig_final_mux_bus[7]__0 [6]),
        .Q(din[62]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8]_0 ),
        .D(\sig_final_mux_bus[7]__0 [7]),
        .Q(din[63]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_5 ),
        .Q(din[135]),
        .R(\GEN_OUTPUT_REG[7].sig_output_data_reg[7][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBAAAAAAAAA)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [0]),
        .O(\sig_final_mux_bus[8]__0 [0]));
  LUT6 #(
    .INIT(64'hF888F8F8F8888888)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][0]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFCFC0C0AFA0AFA0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [0]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][0]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBAAAAAAAAA)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [1]),
        .O(\sig_final_mux_bus[8]__0 [1]));
  LUT6 #(
    .INIT(64'hEAEAFFC0C0C0C0C0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_2__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][1]_i_4__0_n_0 ),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [1]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I3(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_3__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFAFC0AFCFA0C0A0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [1]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][1]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBAAAAAAAAA)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [2]),
        .O(\sig_final_mux_bus[8]__0 [2]));
  LUT6 #(
    .INIT(64'hF888F8F8F8888888)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][2]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_3__0 
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [2]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][2]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFF202020)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [3]),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[8]__0 [3]));
  LUT6 #(
    .INIT(64'hCFC0AFAFCFC0A0A0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [3]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hB3B3B3B080808080)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_3__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][3]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [3]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][3]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFF202020)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [4]),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_3_n_0 ),
        .O(\sig_final_mux_bus[8]__0 [4]));
  LUT6 #(
    .INIT(64'hCFCFAFA0C0C0AFA0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_2__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [4]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [4]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hB3B3B3B080808080)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_3 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][4]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [4]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFF202020)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [5]),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[8]__0 [5]));
  LUT6 #(
    .INIT(64'hCFAFC0AFCFA0C0A0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [5]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [5]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hB3B3B3B080808080)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_3__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][5]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [5]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][5]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBAAAAAAAAA)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [6]),
        .O(\sig_final_mux_bus[8]__0 [6]));
  LUT6 #(
    .INIT(64'hF888F8F8F8888888)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][6]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_3__0_n_0 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFCFC0C0AFA0AFA0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [6]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [6]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][6]_i_3__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFF202020)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [7]),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_3__0_n_0 ),
        .O(\sig_final_mux_bus[8]__0 [7]));
  LUT6 #(
    .INIT(64'hCFAFC0AFCFA0C0A0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_2__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [7]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [7]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hB3B3B3B080808080)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_3__0 
       (.I0(\GEN_DELAY_REG[0].sig_delay_data_reg[0][7]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [7]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][7]_i_3__0_n_0 ));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_6 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hBBBBBBBAAAAAAAAA)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [8]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_6 ));
  LUT6 #(
    .INIT(64'hF888F8F8F8888888)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_4__0 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][8]_i_4__0_n_0 ),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_5__0_n_0 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hCFAFC0AFCFA0C0A0)) 
    \GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_5__0 
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [8]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [8]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_5__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_1 ),
        .D(\sig_final_mux_bus[8]__0 [0]),
        .Q(din[64]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_1 ),
        .D(\sig_final_mux_bus[8]__0 [1]),
        .Q(din[65]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_1 ),
        .D(\sig_final_mux_bus[8]__0 [2]),
        .Q(din[66]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_1 ),
        .D(\sig_final_mux_bus[8]__0 [3]),
        .Q(din[67]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_1 ),
        .D(\sig_final_mux_bus[8]__0 [4]),
        .Q(din[68]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_1 ),
        .D(\sig_final_mux_bus[8]__0 [5]),
        .Q(din[69]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_1 ),
        .D(\sig_final_mux_bus[8]__0 [6]),
        .Q(din[70]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_1 ),
        .D(\sig_final_mux_bus[8]__0 [7]),
        .Q(din[71]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_1 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_6 ),
        .Q(din[136]),
        .R(\GEN_OUTPUT_REG[8].sig_output_data_reg[8][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][0]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_4__0_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [0]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_2__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [0]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [0]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0080000300800000)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_3__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [0]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair322" *) 
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_4__0 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][0]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][1]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_4__0_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [1]));
  LUT6 #(
    .INIT(64'hAFAFA0A0CFC0CFC0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_2__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [1]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [1]),
        .I4(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [1]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0080000300800000)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_3__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [1]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair323" *) 
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_4__0 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][1]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][2]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_4__0_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [2]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_2__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [2]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [2]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0080000300800000)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_3__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [2]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair324" *) 
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_4__0 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][2]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][3]_i_4__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_4__0_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [3]));
  LUT5 #(
    .INIT(32'hC0000022)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_2__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_3__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [3]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [3]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair325" *) 
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_4__0 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][3]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][4]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_4__0_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [4]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_2__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [4]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [4]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [4]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [4]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0080000300800000)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_3__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [4]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair326" *) 
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_4__0 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [4]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][4]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_3__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][5]_i_5__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_4__0_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [5]));
  LUT5 #(
    .INIT(32'hC0000022)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_2__0 
       (.I0(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [5]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_3__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [5]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [5]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [5]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [5]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair327" *) 
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_4__0 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [5]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][5]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_2__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][6]_i_5__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_3__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_4__0_n_0 ),
        .O(\sig_final_mux_bus[9]__0 [6]));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_2__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [6]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [6]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [6]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [6]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_2__0_n_0 ));
  LUT6 #(
    .INIT(64'h0080000300800000)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_3__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [6]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair328" *) 
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_4__0 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [6]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][6]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFEAAAEAAAEAAA)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_1__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_2__0_n_0 ),
        .I1(\GEN_DELAY_REG[1].sig_delay_data_reg[1][7]_i_5__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_3__0_n_0 ),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [7]),
        .O(\sig_final_mux_bus[9]__0 [7]));
  LUT6 #(
    .INIT(64'hFFFFF888F888F888)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_2__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_4__0_n_0 ),
        .I1(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_5_n_0 ),
        .I2(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [7]),
        .I3(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_7_n_0 ),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_2__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair328" *) 
  LUT4 #(
    .INIT(16'h1554)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_3__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_3__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair283" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_4__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_5 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [7]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [7]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [7]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [7]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair331" *) 
  LUT3 #(
    .INIT(8'h08)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair305" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_7 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [7]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h08FF)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1__0 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_5 ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFE200)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_3__0 
       (.I0(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_4__0_n_0 ),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][8]_i_4__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_5__0_n_0 ),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_6__0_n_0 ),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_5 ));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_4__0 
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [8]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [8]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [8]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [8]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_4__0_n_0 ));
  LUT6 #(
    .INIT(64'h0080000300800000)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_5__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [8]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_5__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair293" *) 
  LUT5 #(
    .INIT(32'h00002AA8)) 
    \GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_6__0 
       (.I0(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [8]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_6__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8]_0 ),
        .D(\sig_final_mux_bus[9]__0 [0]),
        .Q(din[72]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8]_0 ),
        .D(\sig_final_mux_bus[9]__0 [1]),
        .Q(din[73]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8]_0 ),
        .D(\sig_final_mux_bus[9]__0 [2]),
        .Q(din[74]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8]_0 ),
        .D(\sig_final_mux_bus[9]__0 [3]),
        .Q(din[75]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8]_0 ),
        .D(\sig_final_mux_bus[9]__0 [4]),
        .Q(din[76]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8]_0 ),
        .D(\sig_final_mux_bus[9]__0 [5]),
        .Q(din[77]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8]_0 ),
        .D(\sig_final_mux_bus[9]__0 [6]),
        .Q(din[78]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8]_0 ),
        .D(\sig_final_mux_bus[9]__0 [7]),
        .Q(din[79]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1__0_n_0 ));
  FDRE \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8]_0 ),
        .D(\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_5 ),
        .Q(din[137]),
        .R(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][8]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h6A6666666A6A6A66)) 
    \sig_byte_cntr[7]_i_11 
       (.I0(DI[3]),
        .I1(\sig_byte_cntr[7]_i_16_n_0 ),
        .I2(\sig_byte_cntr[7]_i_17_n_0 ),
        .I3(\sig_byte_cntr[7]_i_18_n_0 ),
        .I4(\sig_byte_cntr[7]_i_19_n_0 ),
        .I5(\sig_byte_cntr[7]_i_20_n_0 ),
        .O(S[3]));
  LUT6 #(
    .INIT(64'h9699999996969699)) 
    \sig_byte_cntr[7]_i_12 
       (.I0(DI[2]),
        .I1(\sig_byte_cntr[7]_i_16_n_0 ),
        .I2(\sig_byte_cntr[7]_i_17_n_0 ),
        .I3(\sig_byte_cntr[7]_i_18_n_0 ),
        .I4(\sig_byte_cntr[7]_i_19_n_0 ),
        .I5(\sig_byte_cntr[7]_i_20_n_0 ),
        .O(S[2]));
  LUT4 #(
    .INIT(16'h6996)) 
    \sig_byte_cntr[7]_i_13 
       (.I0(DI[1]),
        .I1(\sig_byte_cntr[7]_i_20_n_0 ),
        .I2(\sig_byte_cntr[7]_i_18_n_0 ),
        .I3(\sig_byte_cntr[7]_i_19_n_0 ),
        .O(S[1]));
  LUT5 #(
    .INIT(32'h1EE1E11E)) 
    \sig_byte_cntr[7]_i_14 
       (.I0(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8]_0 ),
        .I1(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_0 ),
        .I2(DI[0]),
        .I3(\sig_byte_cntr[7]_i_23_n_0 ),
        .I4(\sig_byte_cntr[7]_i_24_n_0 ),
        .O(S[0]));
  LUT5 #(
    .INIT(32'h80000000)) 
    \sig_byte_cntr[7]_i_16 
       (.I0(\sig_byte_cntr[7]_i_25_n_0 ),
        .I1(din[143]),
        .I2(din[136]),
        .I3(din[139]),
        .I4(din[138]),
        .O(\sig_byte_cntr[7]_i_16_n_0 ));
  LUT6 #(
    .INIT(64'h0000000080000000)) 
    \sig_byte_cntr[7]_i_17 
       (.I0(din[134]),
        .I1(din[133]),
        .I2(din[132]),
        .I3(din[135]),
        .I4(din[128]),
        .I5(\sig_byte_cntr[7]_i_26_n_0 ),
        .O(\sig_byte_cntr[7]_i_17_n_0 ));
  LUT6 #(
    .INIT(64'hBFBFBFBFBF00BFBF)) 
    \sig_byte_cntr[7]_i_18 
       (.I0(\sig_byte_cntr[7]_i_27_n_0 ),
        .I1(din[141]),
        .I2(din[140]),
        .I3(\sig_byte_cntr[7]_i_28_n_0 ),
        .I4(din[137]),
        .I5(din[143]),
        .O(\sig_byte_cntr[7]_i_18_n_0 ));
  LUT4 #(
    .INIT(16'hDDD4)) 
    \sig_byte_cntr[7]_i_19 
       (.I0(\sig_byte_cntr[7]_i_24_n_0 ),
        .I1(\sig_byte_cntr[7]_i_23_n_0 ),
        .I2(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_0 ),
        .I3(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8]_0 ),
        .O(\sig_byte_cntr[7]_i_19_n_0 ));
  LUT6 #(
    .INIT(64'hCF004440CC004440)) 
    \sig_byte_cntr[7]_i_20 
       (.I0(din[134]),
        .I1(\sig_byte_cntr[7]_i_29_n_0 ),
        .I2(din[128]),
        .I3(din[132]),
        .I4(din[133]),
        .I5(\sig_byte_cntr[7]_i_30_n_0 ),
        .O(\sig_byte_cntr[7]_i_20_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000FFFE)) 
    \sig_byte_cntr[7]_i_21 
       (.I0(\sig_byte_cntr[7]_i_31_n_0 ),
        .I1(din[128]),
        .I2(din[129]),
        .I3(din[130]),
        .I4(\sig_byte_cntr[7]_i_32_n_0 ),
        .I5(\sig_byte_cntr[7]_i_33_n_0 ),
        .O(\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8]_0 ));
  LUT6 #(
    .INIT(64'h000000000000FFFE)) 
    \sig_byte_cntr[7]_i_22 
       (.I0(\sig_byte_cntr[7]_i_34_n_0 ),
        .I1(din[136]),
        .I2(din[137]),
        .I3(din[138]),
        .I4(\sig_byte_cntr[7]_i_35_n_0 ),
        .I5(\sig_byte_cntr[7]_i_36_n_0 ),
        .O(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_0 ));
  LUT6 #(
    .INIT(64'hEFEEEFEE2FEEE0E2)) 
    \sig_byte_cntr[7]_i_23 
       (.I0(\sig_byte_cntr[7]_i_37_n_0 ),
        .I1(din[128]),
        .I2(din[131]),
        .I3(din[130]),
        .I4(din[132]),
        .I5(\sig_byte_cntr[7]_i_38_n_0 ),
        .O(\sig_byte_cntr[7]_i_23_n_0 ));
  LUT5 #(
    .INIT(32'hFFAE00A2)) 
    \sig_byte_cntr[7]_i_24 
       (.I0(\sig_byte_cntr[7]_i_39_n_0 ),
        .I1(din[138]),
        .I2(din[139]),
        .I3(din[136]),
        .I4(\sig_byte_cntr[7]_i_40_n_0 ),
        .O(\sig_byte_cntr[7]_i_24_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair357" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \sig_byte_cntr[7]_i_25 
       (.I0(din[137]),
        .I1(din[140]),
        .I2(din[142]),
        .I3(din[141]),
        .O(\sig_byte_cntr[7]_i_25_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair280" *) 
  LUT3 #(
    .INIT(8'h7F)) 
    \sig_byte_cntr[7]_i_26 
       (.I0(din[129]),
        .I1(din[131]),
        .I2(din[130]),
        .O(\sig_byte_cntr[7]_i_26_n_0 ));
  LUT6 #(
    .INIT(64'hFF7FFF7F4E4FFF5F)) 
    \sig_byte_cntr[7]_i_27 
       (.I0(din[138]),
        .I1(din[137]),
        .I2(din[139]),
        .I3(din[143]),
        .I4(din[142]),
        .I5(din[136]),
        .O(\sig_byte_cntr[7]_i_27_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF5FFFFFFF1FFF)) 
    \sig_byte_cntr[7]_i_28 
       (.I0(din[140]),
        .I1(din[136]),
        .I2(din[139]),
        .I3(din[138]),
        .I4(din[142]),
        .I5(din[141]),
        .O(\sig_byte_cntr[7]_i_28_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair297" *) 
  LUT4 #(
    .INIT(16'h4000)) 
    \sig_byte_cntr[7]_i_29 
       (.I0(din[135]),
        .I1(din[130]),
        .I2(din[131]),
        .I3(din[129]),
        .O(\sig_byte_cntr[7]_i_29_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair297" *) 
  LUT5 #(
    .INIT(32'hB010BA00)) 
    \sig_byte_cntr[7]_i_30 
       (.I0(din[130]),
        .I1(din[129]),
        .I2(din[134]),
        .I3(din[131]),
        .I4(din[135]),
        .O(\sig_byte_cntr[7]_i_30_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair281" *) 
  LUT5 #(
    .INIT(32'h6FBEFE69)) 
    \sig_byte_cntr[7]_i_31 
       (.I0(din[131]),
        .I1(din[132]),
        .I2(din[133]),
        .I3(din[135]),
        .I4(din[134]),
        .O(\sig_byte_cntr[7]_i_31_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair280" *) 
  LUT5 #(
    .INIT(32'h00008292)) 
    \sig_byte_cntr[7]_i_32 
       (.I0(din[130]),
        .I1(din[129]),
        .I2(din[128]),
        .I3(din[131]),
        .I4(\sig_byte_cntr[7]_i_41_n_0 ),
        .O(\sig_byte_cntr[7]_i_32_n_0 ));
  LUT6 #(
    .INIT(64'h0000000008000900)) 
    \sig_byte_cntr[7]_i_33 
       (.I0(din[131]),
        .I1(din[130]),
        .I2(din[128]),
        .I3(din[129]),
        .I4(din[132]),
        .I5(\sig_byte_cntr[7]_i_42_n_0 ),
        .O(\sig_byte_cntr[7]_i_33_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair278" *) 
  LUT5 #(
    .INIT(32'h6FBEFE69)) 
    \sig_byte_cntr[7]_i_34 
       (.I0(din[139]),
        .I1(din[140]),
        .I2(din[141]),
        .I3(din[143]),
        .I4(din[142]),
        .O(\sig_byte_cntr[7]_i_34_n_0 ));
  LUT5 #(
    .INIT(32'h00008292)) 
    \sig_byte_cntr[7]_i_35 
       (.I0(din[138]),
        .I1(din[137]),
        .I2(din[136]),
        .I3(din[139]),
        .I4(\sig_byte_cntr[7]_i_43_n_0 ),
        .O(\sig_byte_cntr[7]_i_35_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000A100)) 
    \sig_byte_cntr[7]_i_36 
       (.I0(din[138]),
        .I1(din[140]),
        .I2(din[139]),
        .I3(din[137]),
        .I4(din[136]),
        .I5(\sig_byte_cntr[7]_i_44_n_0 ),
        .O(\sig_byte_cntr[7]_i_36_n_0 ));
  LUT6 #(
    .INIT(64'h00000000AAAAEAAF)) 
    \sig_byte_cntr[7]_i_37 
       (.I0(\sig_byte_cntr[7]_i_45_n_0 ),
        .I1(din[130]),
        .I2(din[131]),
        .I3(din[133]),
        .I4(din[135]),
        .I5(\sig_byte_cntr[7]_i_46_n_0 ),
        .O(\sig_byte_cntr[7]_i_37_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair289" *) 
  LUT5 #(
    .INIT(32'hDFDFFFFD)) 
    \sig_byte_cntr[7]_i_38 
       (.I0(din[129]),
        .I1(din[135]),
        .I2(din[133]),
        .I3(din[134]),
        .I4(din[132]),
        .O(\sig_byte_cntr[7]_i_38_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFF55551550)) 
    \sig_byte_cntr[7]_i_39 
       (.I0(\sig_byte_cntr[7]_i_47_n_0 ),
        .I1(din[138]),
        .I2(din[139]),
        .I3(din[141]),
        .I4(din[143]),
        .I5(\sig_byte_cntr[7]_i_48_n_0 ),
        .O(\sig_byte_cntr[7]_i_39_n_0 ));
  LUT6 #(
    .INIT(64'h8000800000000202)) 
    \sig_byte_cntr[7]_i_40 
       (.I0(\sig_byte_cntr[7]_i_49_n_0 ),
        .I1(din[140]),
        .I2(din[139]),
        .I3(din[138]),
        .I4(din[142]),
        .I5(din[141]),
        .O(\sig_byte_cntr[7]_i_40_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair281" *) 
  LUT5 #(
    .INIT(32'hDFFFEFFE)) 
    \sig_byte_cntr[7]_i_41 
       (.I0(din[134]),
        .I1(din[135]),
        .I2(din[131]),
        .I3(din[132]),
        .I4(din[133]),
        .O(\sig_byte_cntr[7]_i_41_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair289" *) 
  LUT4 #(
    .INIT(16'h7BFE)) 
    \sig_byte_cntr[7]_i_42 
       (.I0(din[135]),
        .I1(din[133]),
        .I2(din[134]),
        .I3(din[132]),
        .O(\sig_byte_cntr[7]_i_42_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair278" *) 
  LUT5 #(
    .INIT(32'hDEFFFFFE)) 
    \sig_byte_cntr[7]_i_43 
       (.I0(din[142]),
        .I1(din[143]),
        .I2(din[141]),
        .I3(din[139]),
        .I4(din[140]),
        .O(\sig_byte_cntr[7]_i_43_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair357" *) 
  LUT4 #(
    .INIT(16'h7FBE)) 
    \sig_byte_cntr[7]_i_44 
       (.I0(din[143]),
        .I1(din[140]),
        .I2(din[141]),
        .I3(din[142]),
        .O(\sig_byte_cntr[7]_i_44_n_0 ));
  LUT5 #(
    .INIT(32'hFFFFFD8D)) 
    \sig_byte_cntr[7]_i_45 
       (.I0(din[132]),
        .I1(din[135]),
        .I2(din[134]),
        .I3(din[131]),
        .I4(din[129]),
        .O(\sig_byte_cntr[7]_i_45_n_0 ));
  LUT6 #(
    .INIT(64'h8080001080000010)) 
    \sig_byte_cntr[7]_i_46 
       (.I0(din[132]),
        .I1(din[133]),
        .I2(din[130]),
        .I3(din[135]),
        .I4(din[134]),
        .I5(din[129]),
        .O(\sig_byte_cntr[7]_i_46_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair271" *) 
  LUT5 #(
    .INIT(32'hFFFDF8FD)) 
    \sig_byte_cntr[7]_i_47 
       (.I0(din[140]),
        .I1(din[143]),
        .I2(din[137]),
        .I3(din[142]),
        .I4(din[139]),
        .O(\sig_byte_cntr[7]_i_47_n_0 ));
  LUT6 #(
    .INIT(64'hA00000008000000A)) 
    \sig_byte_cntr[7]_i_48 
       (.I0(din[138]),
        .I1(din[137]),
        .I2(din[140]),
        .I3(din[142]),
        .I4(din[141]),
        .I5(din[143]),
        .O(\sig_byte_cntr[7]_i_48_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair271" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \sig_byte_cntr[7]_i_49 
       (.I0(din[137]),
        .I1(din[143]),
        .O(\sig_byte_cntr[7]_i_49_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair355" *) 
  LUT4 #(
    .INIT(16'hEFFF)) 
    sig_cmd_full_i_2
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(\GEN_INCLUDE_DRE.lsig_eop_reg_reg ),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 [8]),
        .O(sig_flush_db2_reg_0));
  LUT5 #(
    .INIT(32'h5555FDDD)) 
    sig_dre_halted_i_1
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_dre_halted),
        .I2(sig_dre_halted_reg_0),
        .I3(sig_flush_db2),
        .I4(sig_sm_ld_dre_cmd),
        .O(sig_dre_halted_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_dre_halted_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_dre_halted_i_1_n_0),
        .Q(sig_dre_halted),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hFFFFF888F888F888)) 
    sig_dre_tvalid_i_i_10__0
       (.I0(\GEN_INPUT_REG[10].sig_input_data_reg_reg[10]_67 [9]),
        .I1(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I2(sig_dre_tvalid_i_i_24__0_n_0),
        .I3(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ),
        .I4(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_4__0_n_0 ),
        .I5(sig_dre_tvalid_i_i_25__0_n_0),
        .O(sig_dre_tvalid_i_i_10__0_n_0));
  (* SOFT_HLUTNM = "soft_lutpair273" *) 
  LUT2 #(
    .INIT(4'h8)) 
    sig_dre_tvalid_i_i_11__0
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(sig_dre_tvalid_i_i_11__0_n_0));
  LUT6 #(
    .INIT(64'h0AAAAAA2AAAAAAA2)) 
    sig_dre_tvalid_i_i_12__0
       (.I0(sig_dre_tvalid_i_i_26__0_n_0),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [9]),
        .O(sig_dre_tvalid_i_i_12__0_n_0));
  LUT6 #(
    .INIT(64'hAA8AAA8AAA8AA080)) 
    sig_dre_tvalid_i_i_13__0
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_6__0_n_0 ),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_5__0_n_0 ),
        .I4(sig_dre_tvalid_i_i_27__0_n_0),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_6__0_n_0 ),
        .O(sig_dre_tvalid_i_i_13__0_n_0));
  (* SOFT_HLUTNM = "soft_lutpair272" *) 
  LUT5 #(
    .INIT(32'hAAAAAAAE)) 
    sig_dre_tvalid_i_i_14__0
       (.I0(sig_dre_tvalid_i_i_23__0_n_0),
        .I1(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]_71 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .O(sig_dre_tvalid_i_i_14__0_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFFE)) 
    sig_dre_tvalid_i_i_15__0
       (.I0(sig_dre_tvalid_i_i_28_n_0),
        .I1(sig_dre_tvalid_i_i_29__0_n_0),
        .I2(sig_dre_tvalid_i_i_30__0_n_0),
        .I3(sig_dre_tvalid_i_i_31__0_n_0),
        .I4(sig_dre_tvalid_i_i_32__0_n_0),
        .I5(sig_dre_tvalid_i_i_33__0_n_0),
        .O(sig_dre_tvalid_i_i_15__0_n_0));
  (* SOFT_HLUTNM = "soft_lutpair325" *) 
  LUT4 #(
    .INIT(16'h8881)) 
    sig_dre_tvalid_i_i_16__0
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(sig_dre_tvalid_i_i_16__0_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFAEFFAEFFAE)) 
    sig_dre_tvalid_i_i_17__0
       (.I0(sig_dre_tvalid_i_i_34__0_n_0),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [9]),
        .I2(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I3(sig_dre_tvalid_i_i_35__0_n_0),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]_75 [9]),
        .I5(\GEN_OUTPUT_REG[2].sig_output_data_reg[2][6]_i_3_n_0 ),
        .O(sig_dre_tvalid_i_i_17__0_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFB8B8B8)) 
    sig_dre_tvalid_i_i_18__0
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [9]),
        .I1(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I2(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]_73 [9]),
        .I3(\GEN_DELAY_REG[8].sig_delay_data_reg_reg[8]_81 [9]),
        .I4(sig_dre_tvalid_i_i_36__0_n_0),
        .I5(sig_dre_tvalid_i_i_37__0_n_0),
        .O(sig_dre_tvalid_i_i_18__0_n_0));
  LUT4 #(
    .INIT(16'h08FF)) 
    sig_dre_tvalid_i_i_1__0
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(sig_advance_pipe_data76_out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_dre_tvalid_i_i_1__0_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    sig_dre_tvalid_i_i_20__0
       (.I0(sig_dre_tvalid_i_i_40__0_n_0),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_6__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_5__0_n_0 ),
        .I5(sig_dre_tvalid_i_i_41__0_n_0),
        .O(sig_dre_tvalid_i_i_20__0_n_0));
  LUT6 #(
    .INIT(64'hCCDC0010FFFFFFFF)) 
    sig_dre_tvalid_i_i_21__0
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]_68 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(sig_dre_tvalid_i_i_42__0_n_0),
        .I5(sig_dre_tvalid_i_i_43__0_n_0),
        .O(sig_dre_tvalid_i_i_21__0_n_0));
  LUT6 #(
    .INIT(64'hFCDCFCDCFCDCCCDC)) 
    sig_dre_tvalid_i_i_22__0
       (.I0(sig_dre_tvalid_i_i_44__0_n_0),
        .I1(sig_dre_tvalid_i_i_45__0_n_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[1].sig_delay_data_reg[1][9]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[0].sig_delay_data_reg[0][9]_i_6__0_n_0 ),
        .O(sig_dre_tvalid_i_i_22__0_n_0));
  LUT6 #(
    .INIT(64'hACACACA0A0A0ACA0)) 
    sig_dre_tvalid_i_i_23__0
       (.I0(sig_dre_tvalid_i_i_25__0_n_0),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [9]),
        .O(sig_dre_tvalid_i_i_23__0_n_0));
  (* SOFT_HLUTNM = "soft_lutpair282" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    sig_dre_tvalid_i_i_24__0
       (.I0(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [9]),
        .O(sig_dre_tvalid_i_i_24__0_n_0));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    sig_dre_tvalid_i_i_25__0
       (.I0(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [9]),
        .I1(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [9]),
        .O(sig_dre_tvalid_i_i_25__0_n_0));
  LUT6 #(
    .INIT(64'h7F3FFFFD7FFFFFFD)) 
    sig_dre_tvalid_i_i_26__0
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [9]),
        .O(sig_dre_tvalid_i_i_26__0_n_0));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    sig_dre_tvalid_i_i_27__0
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [9]),
        .I1(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [9]),
        .O(sig_dre_tvalid_i_i_27__0_n_0));
  LUT6 #(
    .INIT(64'h00FF00E0003000E0)) 
    sig_dre_tvalid_i_i_28
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_DELAY_REG[10].sig_delay_data_reg_reg[10]_83 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(sig_dre_tvalid_i_i_27__0_n_0),
        .O(sig_dre_tvalid_i_i_28_n_0));
  LUT6 #(
    .INIT(64'h33333BFC22222AA8)) 
    sig_dre_tvalid_i_i_29__0
       (.I0(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]_78 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]_79 [9]),
        .O(sig_dre_tvalid_i_i_29__0_n_0));
  LUT6 #(
    .INIT(64'hFF10F0E00010F0E0)) 
    sig_dre_tvalid_i_i_30__0
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]_80 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[7].sig_delay_data_reg[7][9]_i_5__0_n_0 ),
        .O(sig_dre_tvalid_i_i_30__0_n_0));
  LUT6 #(
    .INIT(64'h2B3B3B382A2A2A28)) 
    sig_dre_tvalid_i_i_31__0
       (.I0(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]_77 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]_82 [9]),
        .O(sig_dre_tvalid_i_i_31__0_n_0));
  LUT6 #(
    .INIT(64'h800000FF80000000)) 
    sig_dre_tvalid_i_i_32__0
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(sig_dre_tvalid_i_i_42__0_n_0),
        .O(sig_dre_tvalid_i_i_32__0_n_0));
  LUT6 #(
    .INIT(64'h5000FF4450000044)) 
    sig_dre_tvalid_i_i_33__0
       (.I0(\GEN_OUTPUT_REG[1].sig_output_data_reg[1][8]_i_4__0_n_0 ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [9]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(\GEN_DELAY_REG[3].sig_delay_data_reg[3][9]_i_6__0_n_0 ),
        .O(sig_dre_tvalid_i_i_33__0_n_0));
  LUT6 #(
    .INIT(64'h0002000300020000)) 
    sig_dre_tvalid_i_i_34__0
       (.I0(\GEN_DELAY_REG[14].sig_delay_data_reg_reg[14]_87 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15]_72 [9]),
        .O(sig_dre_tvalid_i_i_34__0_n_0));
  LUT6 #(
    .INIT(64'hFF00EAEA00000000)) 
    sig_dre_tvalid_i_i_35__0
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [9]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I5(sig_dre_tvalid_i_i_11__0_n_0),
        .O(sig_dre_tvalid_i_i_35__0_n_0));
  (* SOFT_HLUTNM = "soft_lutpair324" *) 
  LUT4 #(
    .INIT(16'h5554)) 
    sig_dre_tvalid_i_i_36__0
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(sig_dre_tvalid_i_i_36__0_n_0));
  LUT6 #(
    .INIT(64'h2AAAAABC2AAAAAA8)) 
    sig_dre_tvalid_i_i_37__0
       (.I0(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]_74 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_DELAY_REG[13].sig_delay_data_reg_reg[13]_86 [9]),
        .O(sig_dre_tvalid_i_i_37__0_n_0));
  LUT6 #(
    .INIT(64'hB8000033B8000000)) 
    sig_dre_tvalid_i_i_38__0
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I5(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]_62 [9]),
        .O(sig_dre_tvalid_i_i_38__0_n_0));
  LUT6 #(
    .INIT(64'hF8C8380800000000)) 
    sig_dre_tvalid_i_i_39__0
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [9]),
        .I4(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [9]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .O(sig_dre_tvalid_i_i_39__0_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFFE)) 
    sig_dre_tvalid_i_i_3__0
       (.I0(sig_dre_tvalid_i_i_5__0_n_0),
        .I1(sig_dre_tvalid_i_i_6__0_n_0),
        .I2(sig_dre_tvalid_i_i_7__0_n_0),
        .I3(sig_dre_tvalid_i_i_8__0_n_0),
        .I4(sig_dre_tvalid_i_i_9__0_n_0),
        .I5(\sig_final_mux_bus[15]_89 ),
        .O(sig_dre_tvalid_i0));
  LUT6 #(
    .INIT(64'hB888B88888BB8888)) 
    sig_dre_tvalid_i_i_40__0
       (.I0(sig_dre_tvalid_i_i_46__0_n_0),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]_70 [9]),
        .I5(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .O(sig_dre_tvalid_i_i_40__0_n_0));
  LUT6 #(
    .INIT(64'hFFFFC0A0C0A0C0A0)) 
    sig_dre_tvalid_i_i_41__0
       (.I0(sig_dre_tvalid_i_i_42__0_n_0),
        .I1(sig_dre_tvalid_i_i_27__0_n_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]_64 [9]),
        .I5(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .O(sig_dre_tvalid_i_i_41__0_n_0));
  (* SOFT_HLUTNM = "soft_lutpair282" *) 
  LUT5 #(
    .INIT(32'hAFC0A0C0)) 
    sig_dre_tvalid_i_i_42__0
       (.I0(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [9]),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [9]),
        .O(sig_dre_tvalid_i_i_42__0_n_0));
  (* SOFT_HLUTNM = "soft_lutpair279" *) 
  LUT5 #(
    .INIT(32'h5555FFF3)) 
    sig_dre_tvalid_i_i_43__0
       (.I0(sig_dre_tvalid_i_i_47__0_n_0),
        .I1(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]_69 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .O(sig_dre_tvalid_i_i_43__0_n_0));
  LUT6 #(
    .INIT(64'h00000000001DFF1D)) 
    sig_dre_tvalid_i_i_44__0
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [9]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I4(sig_dre_tvalid_i_i_48_n_0),
        .I5(sig_dre_tvalid_i_i_46__0_n_0),
        .O(sig_dre_tvalid_i_i_44__0_n_0));
  LUT6 #(
    .INIT(64'hFFE0E0E0E0E0E0E0)) 
    sig_dre_tvalid_i_i_45__0
       (.I0(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8]_65 [9]),
        .I1(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]_66 [9]),
        .I2(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_OUTPUT_REG[9].sig_output_data_reg[9][7]_i_6_n_0 ),
        .O(sig_dre_tvalid_i_i_45__0_n_0));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    sig_dre_tvalid_i_i_46__0
       (.I0(\GEN_INPUT_REG[4].sig_input_data_reg_reg[4]_61 [9]),
        .I1(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [9]),
        .O(sig_dre_tvalid_i_i_46__0_n_0));
  LUT6 #(
    .INIT(64'hAFA0CFCFAFA0C0C0)) 
    sig_dre_tvalid_i_i_47__0
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [9]),
        .I1(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [9]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1]_58 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I5(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]_57 [9]),
        .O(sig_dre_tvalid_i_i_47__0_n_0));
  (* SOFT_HLUTNM = "soft_lutpair338" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    sig_dre_tvalid_i_i_48
       (.I0(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]_60 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I2(\GEN_INPUT_REG[2].sig_input_data_reg_reg[2]_59 [9]),
        .O(sig_dre_tvalid_i_i_48_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFEAEAEAFF)) 
    sig_dre_tvalid_i_i_5__0
       (.I0(sig_dre_tvalid_i_i_10__0_n_0),
        .I1(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_6__0_n_0 ),
        .I2(sig_dre_tvalid_i_i_11__0_n_0),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I4(sig_dre_tvalid_i_i_12__0_n_0),
        .I5(sig_dre_tvalid_i_i_13__0_n_0),
        .O(sig_dre_tvalid_i_i_5__0_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFEEE222E2)) 
    sig_dre_tvalid_i_i_6__0
       (.I0(sig_dre_tvalid_i_i_14__0_n_0),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_6__0_n_0 ),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I4(\GEN_DELAY_REG[2].sig_delay_data_reg[2][9]_i_8__0_n_0 ),
        .I5(sig_dre_tvalid_i_i_15__0_n_0),
        .O(sig_dre_tvalid_i_i_6__0_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFF4)) 
    sig_dre_tvalid_i_i_7__0
       (.I0(sig_dre_tvalid_i_i_16__0_n_0),
        .I1(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]_76 [9]),
        .I2(sig_dre_tvalid_i_i_17__0_n_0),
        .I3(sig_dre_tvalid_i_i_18__0_n_0),
        .I4(sig_dre_tvalid_i_reg_i_19_n_0),
        .I5(sig_dre_tvalid_i_i_20__0_n_0),
        .O(sig_dre_tvalid_i_i_7__0_n_0));
  LUT6 #(
    .INIT(64'h5444454554444544)) 
    sig_dre_tvalid_i_i_8__0
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I1(sig_dre_tvalid_i_i_21__0_n_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I3(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [9]),
        .I4(\GEN_OUTPUT_REG[3].sig_output_data_reg[3][8]_i_6__0_n_0 ),
        .I5(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [9]),
        .O(sig_dre_tvalid_i_i_8__0_n_0));
  LUT5 #(
    .INIT(32'hFFEAEAEA)) 
    sig_dre_tvalid_i_i_9__0
       (.I0(sig_dre_tvalid_i_i_22__0_n_0),
        .I1(sig_dre_tvalid_i_i_23__0_n_0),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg_reg[6]_63 [9]),
        .I4(\GEN_OUTPUT_REG[0].sig_output_data_reg[0][8]_i_4__0_n_0 ),
        .O(sig_dre_tvalid_i_i_9__0_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_dre_tvalid_i_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_advance_pipe_data76_out),
        .D(sig_dre_tvalid_i0),
        .Q(sig_dre_tvalid_i_reg_0),
        .R(sig_dre_tvalid_i_i_1__0_n_0));
  MUXF7 sig_dre_tvalid_i_reg_i_19
       (.I0(sig_dre_tvalid_i_i_38__0_n_0),
        .I1(sig_dre_tvalid_i_i_39__0_n_0),
        .O(sig_dre_tvalid_i_reg_i_19_n_0),
        .S(\GEN_MUXFARM_128.sig_shift_case_reg [0]));
  LUT3 #(
    .INIT(8'h8F)) 
    sig_flush_db1_i_1__0
       (.I0(sig_dre_halted_reg_0),
        .I1(sig_flush_db2),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_flush_db1_i_1__0_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_flush_db1_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_flush_db1_reg_0),
        .Q(sig_flush_db1),
        .R(sig_flush_db1_i_1__0_n_0));
  LUT3 #(
    .INIT(8'hB8)) 
    sig_flush_db2_i_1__0
       (.I0(sig_flush_db1),
        .I1(sig_dre_halted_reg_0),
        .I2(sig_flush_db2),
        .O(sig_flush_db2_i_1__0_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_flush_db2_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_flush_db2_i_1__0_n_0),
        .Q(sig_flush_db2),
        .R(sig_flush_db1_i_1__0_n_0));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFAB)) 
    sig_tlast_out_i_1__0
       (.I0(sig_dre_tvalid_i_i_9__0_n_0),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [3]),
        .I2(sig_tlast_out_i_2_n_0),
        .I3(sig_dre_tvalid_i_i_7__0_n_0),
        .I4(sig_dre_tvalid_i_i_6__0_n_0),
        .I5(sig_dre_tvalid_i_i_5__0_n_0),
        .O(sig_final_mux_has_tlast));
  LUT6 #(
    .INIT(64'h00000000FCFF0357)) 
    sig_tlast_out_i_2
       (.I0(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]_85 [9]),
        .I1(\GEN_MUXFARM_128.sig_shift_case_reg [1]),
        .I2(\GEN_MUXFARM_128.sig_shift_case_reg [0]),
        .I3(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]_84 [9]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg [2]),
        .I5(sig_dre_tvalid_i_i_21__0_n_0),
        .O(sig_tlast_out_i_2_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_tlast_out_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_advance_pipe_data76_out),
        .D(sig_final_mux_has_tlast),
        .Q(din[144]),
        .R(sig_dre_tvalid_i_i_1__0_n_0));
  (* SOFT_HLUTNM = "soft_lutpair356" *) 
  LUT4 #(
    .INIT(16'h8000)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_2__1 
       (.I0(sig_ibtt2dre_tready),
        .I1(sig_dre_tvalid_i_reg_0),
        .I2(\GEN_INCLUDE_DRE.lsig_eop_reg ),
        .I3(din[144]),
        .O(din[145]));
  LUT6 #(
    .INIT(64'h0000000000001011)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_3__0 
       (.I0(\count_value_i_reg[1] ),
        .I1(sig_dre_halted),
        .I2(sig_ibtt2dre_tready),
        .I3(sig_dre_tvalid_i_reg_0),
        .I4(sig_flush_db1),
        .I5(sig_flush_db2),
        .O(\USE_SYNC_FIFO.sig_rd_fifo ));
endmodule

module design_1_axi_dma_0_0_axi_datamover_s2mm_full_wrap
   (sig_rst2all_stop_request_0,
    s_axis_s2mm_cmd_tready,
    \USE_SINGLE_REG.sig_regfifo_full_reg_reg ,
    sts_received_i_reg,
    s2mm_decerr_i,
    s2mm_slverr_i,
    s2mm_interr_i,
    sts_received_i_reg_0,
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] ,
    s2mm_halt_cmplt,
    s_axis_s2mm_tready,
    m_axi_s2mm_awaddr,
    m_axi_s2mm_awlen,
    m_axi_s2mm_awsize,
    m_axi_s2mm_awburst,
    m_axi_s2mm_awvalid,
    m_axi_s2mm_bready,
    m_axi_s2mm_wvalid,
    m_axi_s2mm_wdata,
    m_axi_s2mm_wstrb,
    m_axi_s2mm_wlast,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg,
    m_axi_s2mm_aclk,
    sig_s_h_halt_reg_reg,
    s2mm_sts_received,
    s_axis_s2mm_cmd_tvalid_split,
    m_axis_s2mm_sts_tready,
    m_axi_s2mm_awready,
    m_axi_s2mm_wready,
    smpl_dma_overflow,
    E,
    \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] ,
    s_axis_s2mm_tdata,
    s_axis_s2mm_tlast,
    s_axis_s2mm_tvalid,
    s_axis_s2mm_tkeep,
    m_axi_s2mm_bresp,
    m_axi_s2mm_bvalid);
  output sig_rst2all_stop_request_0;
  output s_axis_s2mm_cmd_tready;
  output \USE_SINGLE_REG.sig_regfifo_full_reg_reg ;
  output sts_received_i_reg;
  output s2mm_decerr_i;
  output s2mm_slverr_i;
  output s2mm_interr_i;
  output [19:0]sts_received_i_reg_0;
  output \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] ;
  output s2mm_halt_cmplt;
  output s_axis_s2mm_tready;
  output [31:0]m_axi_s2mm_awaddr;
  output [4:0]m_axi_s2mm_awlen;
  output [0:0]m_axi_s2mm_awsize;
  output [0:0]m_axi_s2mm_awburst;
  output m_axi_s2mm_awvalid;
  output m_axi_s2mm_bready;
  output m_axi_s2mm_wvalid;
  output [127:0]m_axi_s2mm_wdata;
  output [15:0]m_axi_s2mm_wstrb;
  output m_axi_s2mm_wlast;
  input sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  input m_axi_s2mm_aclk;
  input sig_s_h_halt_reg_reg;
  input s2mm_sts_received;
  input s_axis_s2mm_cmd_tvalid_split;
  input m_axis_s2mm_sts_tready;
  input m_axi_s2mm_awready;
  input m_axi_s2mm_wready;
  input smpl_dma_overflow;
  input [0:0]E;
  input [53:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] ;
  input [127:0]s_axis_s2mm_tdata;
  input s_axis_s2mm_tlast;
  input s_axis_s2mm_tvalid;
  input [15:0]s_axis_s2mm_tkeep;
  input [1:0]m_axi_s2mm_bresp;
  input m_axi_s2mm_bvalid;

  wire [0:0]E;
  wire \ENABLE_AXIS_SKID.I_INDET_BTT_SKID_BUF/p_0_in2_in ;
  wire \ENABLE_AXIS_SKID.I_INDET_BTT_SKID_BUF/sig_data_reg_out_en ;
  wire \ENABLE_AXIS_SKID.I_S2MM_STRM_SKID_BUF_n_5 ;
  wire \GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.sig_wr_fifo ;
  wire \GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/sig_inhibit_rdy_n ;
  wire \GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/sig_init_done ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/sig_inhibit_rdy_n ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/sig_init_done ;
  wire \GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/sig_inhibit_rdy_n ;
  wire \GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/sig_init_reg ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_11 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_14 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_15 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_16 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_17 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_20 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_21 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_22 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_23 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_24 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_25 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_26 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_27 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_28 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_34 ;
  wire \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_35 ;
  wire \GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_24 ;
  wire \GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_29 ;
  wire \GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_30 ;
  wire \GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_31 ;
  wire \GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_32 ;
  wire \GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_33 ;
  wire \GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_34 ;
  wire \GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_35 ;
  wire \GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_36 ;
  wire \GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_37 ;
  wire \GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_150 ;
  wire \GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_151 ;
  wire \GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_152 ;
  wire \GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_153 ;
  wire \GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_154 ;
  wire \GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_155 ;
  wire \GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_156 ;
  wire \GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_2 ;
  wire \GEN_INCLUDE_STATUS_FIFO.I_STS_FIFO/sig_init_done ;
  wire \GEN_INDET_BTT.lsig_end_of_cmd_reg0 ;
  wire \HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg0 ;
  wire I_ADDR_CNTL_n_1;
  wire \I_CMD_FIFO/sig_init_done ;
  wire I_CMD_STATUS_n_30;
  wire \I_DRE_CNTL_FIFO/sig_inhibit_rdy_n ;
  wire \I_DRE_CNTL_FIFO/sig_init_reg2 ;
  wire I_RESET_n_3;
  wire I_RESET_n_4;
  wire I_RESET_n_5;
  wire I_WR_DATA_CNTL_n_0;
  wire I_WR_DATA_CNTL_n_31;
  wire I_WR_DATA_CNTL_n_32;
  wire I_WR_STATUS_CNTLR_n_1;
  wire I_WR_STATUS_CNTLR_n_30;
  wire I_WR_STATUS_CNTLR_n_31;
  wire I_WR_STATUS_CNTLR_n_33;
  wire I_WR_STATUS_CNTLR_n_34;
  wire \USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] ;
  wire [53:0]\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] ;
  wire \USE_SINGLE_REG.sig_regfifo_full_reg_reg ;
  wire dre2skid_wready;
  wire m_axi_s2mm_aclk;
  wire [31:0]m_axi_s2mm_awaddr;
  wire [0:0]m_axi_s2mm_awburst;
  wire [4:0]m_axi_s2mm_awlen;
  wire m_axi_s2mm_awready;
  wire [0:0]m_axi_s2mm_awsize;
  wire m_axi_s2mm_awvalid;
  wire m_axi_s2mm_bready;
  wire [1:0]m_axi_s2mm_bresp;
  wire m_axi_s2mm_bvalid;
  wire [127:0]m_axi_s2mm_wdata;
  wire m_axi_s2mm_wlast;
  wire m_axi_s2mm_wready;
  wire [15:0]m_axi_s2mm_wstrb;
  wire m_axi_s2mm_wvalid;
  wire m_axis_s2mm_sts_tready;
  wire p_0_in2_in;
  wire p_0_in3_in;
  wire s2mm_decerr_i;
  wire s2mm_halt_cmplt;
  wire s2mm_interr_i;
  wire s2mm_slverr_i;
  wire s2mm_sts_received;
  wire s_axis_s2mm_cmd_tready;
  wire s_axis_s2mm_cmd_tvalid_split;
  wire [127:0]s_axis_s2mm_tdata;
  wire [15:0]s_axis_s2mm_tkeep;
  wire s_axis_s2mm_tlast;
  wire s_axis_s2mm_tready;
  wire s_axis_s2mm_tvalid;
  wire sig_addr2data_addr_posted;
  wire sig_addr2wsc_calc_error;
  wire sig_addr_reg_empty;
  wire [3:0]sig_child_addr_cntr_lsh_reg;
  wire sig_child_qual_first_of_2;
  wire sig_child_tag_reg0;
  wire sig_cmd2mstr_cmd_valid;
  wire [66:0]sig_cmd2mstr_command;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  wire sig_csm_pop_child_cmd;
  wire sig_data2addr_stop_req;
  wire sig_data2mstr_cmd_ready;
  wire sig_data2rst_stop_cmplt;
  wire sig_data2skid_wlast;
  wire [15:0]sig_data2skid_wstrb;
  wire sig_data2skid_wvalid;
  wire [19:0]sig_data2wsc_bytes_rcvd;
  wire sig_data2wsc_calc_err;
  wire sig_data2wsc_cmd_cmplt;
  wire sig_data2wsc_eop;
  wire sig_data2wsc_valid;
  wire sig_dre2ibtt_eop;
  wire [127:0]sig_dre2ibtt_tdata;
  wire sig_dre2ibtt_tlast;
  wire [15:0]sig_dre2ibtt_tstrb;
  wire sig_dre2ibtt_tvalid;
  wire sig_halt_reg;
  wire sig_halt_reg_dly2;
  wire sig_halt_reg_dly3;
  wire sig_ibtt2dre_tready;
  wire sig_ibtt2wdc_eop;
  wire [4:0]sig_ibtt2wdc_stbs_asserted;
  wire [127:0]sig_ibtt2wdc_tdata;
  wire [15:0]sig_ibtt2wdc_tstrb;
  wire sig_ibtt2wdc_tvalid;
  wire sig_input_reg_empty;
  wire sig_last_skid_mux_out;
  wire sig_last_skid_reg;
  wire [31:0]sig_mstr2addr_addr;
  wire [0:0]sig_mstr2addr_burst;
  wire sig_mstr2addr_calc_error;
  wire sig_mstr2addr_cmd_valid;
  wire [4:0]sig_mstr2addr_len;
  wire sig_mstr2data_cmd_last;
  wire sig_mstr2data_cmd_valid;
  wire sig_mstr2data_sequential;
  wire [19:0]sig_mstr2dre_btt;
  wire sig_mstr2dre_calc_error;
  wire sig_mstr2dre_cmd_cmplt;
  wire sig_mstr2dre_cmd_valid;
  wire [3:0]sig_mstr2dre_dre_dest_align;
  wire sig_mstr2dre_eof;
  wire sig_next_cmd_cmplt_reg;
  wire sig_psm_halt;
  wire sig_psm_pop_input_cmd;
  wire sig_rst2all_stop_request_0;
  wire sig_s_h_halt_reg_reg;
  wire sig_sf2pcc_cmd_cmplt;
  wire sig_sf2pcc_packet_eop;
  wire [8:0]sig_sf2pcc_xfer_bytes;
  wire sig_skid2data_wready;
  wire sig_stat2wsc_status_ready;
  wire sig_status_push_ok;
  wire sig_stop_request;
  wire [15:0]sig_strb_skid_mux_out;
  wire [15:0]sig_strb_skid_reg;
  wire sig_stream_rst;
  wire sig_wdc2ibtt_tready;
  wire sig_wdc_status_going_full;
  wire sig_wsc2rst_stop_cmplt;
  wire [34:4]sig_wsc2stat_status;
  wire sig_wsc2stat_status_valid;
  wire [4:0]sig_xfer_len;
  wire [127:0]skid2dre_wdata;
  wire skid2dre_wlast;
  wire [15:0]skid2dre_wstrb;
  wire skid2dre_wvalid;
  wire smpl_dma_overflow;
  wire sts_received_i_reg;
  wire [19:0]sts_received_i_reg_0;

  design_1_axi_dma_0_0_axi_datamover_skid_buf \ENABLE_AXIS_SKID.I_S2MM_STRM_SKID_BUF 
       (.E(\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_2 ),
        .Q(skid2dre_wdata),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(p_0_in2_in),
        .s2mm_strm_wready(dre2skid_wready),
        .s_axis_s2mm_tdata(s_axis_s2mm_tdata),
        .s_axis_s2mm_tkeep(s_axis_s2mm_tkeep),
        .s_axis_s2mm_tlast(s_axis_s2mm_tlast),
        .s_axis_s2mm_tready(s_axis_s2mm_tready),
        .s_axis_s2mm_tvalid(s_axis_s2mm_tvalid),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_halt_reg_dly2(sig_halt_reg_dly2),
        .sig_halt_reg_dly3(sig_halt_reg_dly3),
        .sig_init_reg(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/sig_init_reg ),
        .sig_m_valid_out_reg_0(skid2dre_wvalid),
        .sig_m_valid_out_reg_1(I_WR_DATA_CNTL_n_32),
        .sig_s_ready_dup_reg_0(I_WR_STATUS_CNTLR_n_33),
        .sig_sready_stop_reg_reg_0(\ENABLE_AXIS_SKID.I_S2MM_STRM_SKID_BUF_n_5 ),
        .sig_sready_stop_reg_reg_1(I_WR_DATA_CNTL_n_31),
        .sig_stop_request(sig_stop_request),
        .\sig_strb_reg_out_reg[15]_0 (skid2dre_wstrb),
        .sig_stream_rst(sig_stream_rst),
        .skid2dre_wlast(skid2dre_wlast));
  design_1_axi_dma_0_0_axi_datamover_indet_btt \GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT 
       (.CO(\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_20 ),
        .D({\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_21 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_22 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_23 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_24 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_25 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_26 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_27 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_28 }),
        .DI({\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_14 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_15 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_16 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_17 }),
        .E(\ENABLE_AXIS_SKID.I_INDET_BTT_SKID_BUF/sig_data_reg_out_en ),
        .\GEN_INDET_BTT.lsig_end_of_cmd_reg0 (\GEN_INDET_BTT.lsig_end_of_cmd_reg0 ),
        .Q(sig_child_addr_cntr_lsh_reg),
        .S({\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_150 ,\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_151 ,\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_152 ,\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_153 }),
        .din({sig_dre2ibtt_eop,sig_dre2ibtt_tlast,sig_dre2ibtt_tstrb,sig_dre2ibtt_tdata}),
        .dout({sig_sf2pcc_packet_eop,sig_sf2pcc_cmd_cmplt,sig_sf2pcc_xfer_bytes}),
        .dre2wdc_wvalid(sig_dre2ibtt_tvalid),
        .empty(\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_11 ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] (sig_xfer_len),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 (\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_35 ),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(\ENABLE_AXIS_SKID.I_INDET_BTT_SKID_BUF/p_0_in2_in ),
        .rd_en(\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_24 ),
        .\sig_byte_cntr_reg[7]_0 (\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_155 ),
        .\sig_byte_cntr_reg[7]_1 (\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_154 ),
        .\sig_child_addr_cntr_lsh_reg[7] ({\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_30 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_31 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_32 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_33 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_34 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_35 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_36 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_37 }),
        .sig_child_qual_first_of_2(sig_child_qual_first_of_2),
        .sig_child_qual_first_of_2_reg(\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_34 ),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_csm_pop_child_cmd(sig_csm_pop_child_cmd),
        .\sig_data_reg_out_reg[132] ({sig_ibtt2wdc_stbs_asserted,sig_ibtt2wdc_tdata}),
        .sig_ibtt2dre_tready(sig_ibtt2dre_tready),
        .sig_init_reg(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/sig_init_reg ),
        .sig_m_valid_out_reg(sig_ibtt2wdc_tvalid),
        .sig_next_cmd_cmplt_reg(sig_next_cmd_cmplt_reg),
        .\sig_strb_reg_out_reg[16] ({sig_ibtt2wdc_eop,sig_ibtt2wdc_tstrb}),
        .sig_stream_rst(sig_stream_rst),
        .sig_wdc2ibtt_tready(sig_wdc2ibtt_tready),
        .\sig_xfer_len_reg_reg[3] (\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_29 ));
  design_1_axi_dma_0_0_axi_datamover_ibttcc \GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC 
       (.CO(\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_20 ),
        .D(sig_xfer_len),
        .\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg[31]_0 (\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg0 ),
        .Q({sig_cmd2mstr_command[66:35],sig_cmd2mstr_command[33],sig_cmd2mstr_command[26],sig_cmd2mstr_command[19:0]}),
        .SR(sig_child_tag_reg0),
        .\USE_SRL_FIFO.sig_wr_fifo (\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.sig_wr_fifo ),
        .dout({sig_sf2pcc_packet_eop,sig_sf2pcc_cmd_cmplt,sig_sf2pcc_xfer_bytes}),
        .empty(\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_11 ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] ({\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_30 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_31 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_32 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_33 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_34 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_35 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_36 ,\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_37 }),
        .in({sig_mstr2addr_calc_error,sig_mstr2data_cmd_last,sig_mstr2data_sequential,sig_mstr2addr_len,sig_mstr2addr_addr[3:0]}),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .mstr2addr_burst(sig_mstr2addr_burst),
        .mstr2dre_calc_error(sig_mstr2dre_calc_error),
        .mstr2dre_cmd_cmplt(sig_mstr2dre_cmd_cmplt),
        .mstr2dre_eof(sig_mstr2dre_eof),
        .rd_en(\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_24 ),
        .\sig_child_addr_cntr_lsh_reg[0]_0 (\GEN_INCLUDE_IBTTCC.I_S2MM_MSTR_IBTTCC_n_29 ),
        .\sig_child_addr_cntr_lsh_reg[15]_0 (\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_35 ),
        .\sig_child_addr_cntr_lsh_reg[3]_0 (sig_child_addr_cntr_lsh_reg),
        .\sig_child_addr_cntr_lsh_reg[7]_0 ({\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_21 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_22 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_23 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_24 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_25 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_26 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_27 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_28 }),
        .sig_child_qual_first_of_2(sig_child_qual_first_of_2),
        .sig_cmd2addr_valid_reg_0(I_ADDR_CNTL_n_1),
        .sig_cmd2data_valid_reg_0(I_WR_DATA_CNTL_n_0),
        .sig_cmd2mstr_cmd_valid(sig_cmd2mstr_cmd_valid),
        .sig_csm_pop_child_cmd(sig_csm_pop_child_cmd),
        .sig_data2mstr_cmd_ready(sig_data2mstr_cmd_ready),
        .sig_inhibit_rdy_n(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/sig_inhibit_rdy_n ),
        .sig_inhibit_rdy_n_0(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/sig_inhibit_rdy_n ),
        .sig_inhibit_rdy_n_1(\I_DRE_CNTL_FIFO/sig_inhibit_rdy_n ),
        .sig_init_reg(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/sig_init_reg ),
        .sig_input_reg_empty(sig_input_reg_empty),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_mstr2dre_cmd_valid(sig_mstr2dre_cmd_valid),
        .sig_psm_halt(sig_psm_halt),
        .sig_psm_pop_input_cmd(sig_psm_pop_input_cmd),
        .\sig_realign_btt_reg_reg[19]_0 (sig_mstr2dre_btt),
        .sig_realign_calc_err_reg_reg_0(\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_156 ),
        .\sig_realign_dest_align_reg_reg[3]_0 (sig_mstr2dre_dre_dest_align),
        .\sig_xfer_addr_reg_reg[31]_0 (sig_mstr2addr_addr[31:4]),
        .sig_xfer_is_seq_reg_reg_0(\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_34 ));
  design_1_axi_dma_0_0_axi_datamover_s2mm_realign \GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER 
       (.D(skid2dre_wdata),
        .DI({\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_14 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_15 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_16 ,\GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT_n_17 }),
        .E(\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_2 ),
        .FIFO_Full_reg(\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_156 ),
        .\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8] (\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_154 ),
        .\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] (\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_155 ),
        .S({\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_150 ,\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_151 ,\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_152 ,\GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER_n_153 }),
        .din({sig_dre2ibtt_eop,sig_dre2ibtt_tlast,sig_dre2ibtt_tstrb,sig_dre2ibtt_tdata}),
        .dre2wdc_wvalid(sig_dre2ibtt_tvalid),
        .in({sig_mstr2dre_calc_error,sig_mstr2dre_cmd_cmplt,sig_mstr2dre_eof,sig_mstr2dre_btt,sig_mstr2dre_dre_dest_align}),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(p_0_in2_in),
        .s2mm_strm_wready(dre2skid_wready),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_ibtt2dre_tready(sig_ibtt2dre_tready),
        .sig_inhibit_rdy_n(\I_DRE_CNTL_FIFO/sig_inhibit_rdy_n ),
        .sig_init_reg(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/sig_init_reg ),
        .sig_init_reg2(\I_DRE_CNTL_FIFO/sig_init_reg2 ),
        .sig_m_valid_out_reg(skid2dre_wvalid),
        .sig_mstr2dre_cmd_valid(sig_mstr2dre_cmd_valid),
        .\sig_strb_skid_reg_reg[15] (skid2dre_wstrb),
        .sig_stream_rst(sig_stream_rst),
        .skid2dre_wlast(skid2dre_wlast));
  design_1_axi_dma_0_0_axi_datamover_addr_cntl__parameterized0 I_ADDR_CNTL
       (.FIFO_Full_reg(I_ADDR_CNTL_n_1),
        .\USE_SRL_FIFO.sig_wr_fifo (\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.sig_wr_fifo ),
        .in({sig_mstr2addr_calc_error,sig_mstr2addr_burst,sig_mstr2addr_len,sig_mstr2addr_addr}),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .m_axi_s2mm_awaddr(m_axi_s2mm_awaddr),
        .m_axi_s2mm_awburst(m_axi_s2mm_awburst),
        .m_axi_s2mm_awlen(m_axi_s2mm_awlen),
        .m_axi_s2mm_awready(m_axi_s2mm_awready),
        .m_axi_s2mm_awsize(m_axi_s2mm_awsize),
        .m_axi_s2mm_awvalid(m_axi_s2mm_awvalid),
        .out(sig_addr2data_addr_posted),
        .sig_addr2wsc_calc_error(sig_addr2wsc_calc_error),
        .sig_addr_reg_empty(sig_addr_reg_empty),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_inhibit_rdy_n(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/sig_inhibit_rdy_n ),
        .sig_init_done(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/sig_init_done ),
        .sig_init_done_reg(I_WR_STATUS_CNTLR_n_34),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid),
        .sig_stream_rst(sig_stream_rst));
  design_1_axi_dma_0_0_axi_datamover_cmd_status__parameterized0 I_CMD_STATUS
       (.E(E),
        .Q({sig_cmd2mstr_command[66:35],sig_cmd2mstr_command[33],sig_cmd2mstr_command[26],sig_cmd2mstr_command[19:0]}),
        .\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] (\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] ),
        .\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34]_0 (sig_status_push_ok),
        .\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] (\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] ),
        .\USE_SINGLE_REG.sig_regfifo_empty_reg_reg (I_CMD_STATUS_n_30),
        .\USE_SINGLE_REG.sig_regfifo_full_reg_reg (\USE_SINGLE_REG.sig_regfifo_full_reg_reg ),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .m_axis_s2mm_sts_tready(m_axis_s2mm_sts_tready),
        .s2mm_decerr_i(s2mm_decerr_i),
        .s2mm_interr_i(s2mm_interr_i),
        .s2mm_slverr_i(s2mm_slverr_i),
        .s2mm_sts_received(s2mm_sts_received),
        .s_axis_s2mm_cmd_tready(s_axis_s2mm_cmd_tready),
        .s_axis_s2mm_cmd_tvalid_split(s_axis_s2mm_cmd_tvalid_split),
        .sig_cmd2mstr_cmd_valid(sig_cmd2mstr_cmd_valid),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_init_done(\I_CMD_FIFO/sig_init_done ),
        .sig_init_done_0(\GEN_INCLUDE_STATUS_FIFO.I_STS_FIFO/sig_init_done ),
        .sig_init_done_reg(I_WR_STATUS_CNTLR_n_30),
        .sig_init_done_reg_0(I_WR_STATUS_CNTLR_n_31),
        .sig_input_reg_empty(sig_input_reg_empty),
        .sig_psm_halt(sig_psm_halt),
        .sig_stat2wsc_status_ready(sig_stat2wsc_status_ready),
        .sig_stream_rst(sig_stream_rst),
        .smpl_dma_overflow(smpl_dma_overflow),
        .sts_received_i_reg(sts_received_i_reg),
        .sts_received_i_reg_0(sts_received_i_reg_0),
        .wsc2stat_status({sig_wsc2stat_status[34],sig_wsc2stat_status[27:4]}),
        .wsc2stat_status_valid(sig_wsc2stat_status_valid));
  design_1_axi_dma_0_0_axi_datamover_reset I_RESET
       (.m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .s2mm_halt_cmplt(s2mm_halt_cmplt),
        .sig_addr2wsc_calc_error(sig_addr2wsc_calc_error),
        .sig_addr_reg_empty(sig_addr_reg_empty),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0(I_RESET_n_4),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg_1(sig_cmd_stat_rst_user_reg_n_cdc_from_reg),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_data2rst_stop_cmplt(sig_data2rst_stop_cmplt),
        .sig_halt_reg(sig_halt_reg),
        .sig_init_done(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/sig_init_done ),
        .sig_init_reg(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/sig_init_reg ),
        .sig_init_reg2(\I_DRE_CNTL_FIFO/sig_init_reg2 ),
        .sig_rst2all_stop_request_0(sig_rst2all_stop_request_0),
        .sig_s_h_halt_reg_reg_0(I_RESET_n_3),
        .sig_s_h_halt_reg_reg_1(I_RESET_n_5),
        .sig_s_h_halt_reg_reg_2(sig_s_h_halt_reg_reg),
        .sig_stream_rst(sig_stream_rst),
        .sig_wsc2rst_stop_cmplt(sig_wsc2rst_stop_cmplt));
  design_1_axi_dma_0_0_axi_datamover_skid2mm_buf I_S2MM_MMAP_SKID_BUF
       (.D(sig_ibtt2wdc_tdata),
        .Q(sig_strb_skid_reg),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .m_axi_s2mm_wdata(m_axi_s2mm_wdata),
        .m_axi_s2mm_wlast(m_axi_s2mm_wlast),
        .m_axi_s2mm_wready(m_axi_s2mm_wready),
        .m_axi_s2mm_wstrb(m_axi_s2mm_wstrb),
        .m_axi_s2mm_wvalid(m_axi_s2mm_wvalid),
        .out(p_0_in3_in),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_data2skid_wlast(sig_data2skid_wlast),
        .sig_data2skid_wvalid(sig_data2skid_wvalid),
        .sig_init_reg(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/sig_init_reg ),
        .sig_last_skid_mux_out(sig_last_skid_mux_out),
        .sig_last_skid_reg(sig_last_skid_reg),
        .sig_s_ready_out_reg_0(sig_skid2data_wready),
        .\sig_strb_reg_out_reg[15]_0 (sig_strb_skid_mux_out),
        .\sig_strb_skid_reg_reg[15]_0 (sig_data2skid_wstrb),
        .sig_stream_rst(sig_stream_rst));
  design_1_axi_dma_0_0_axi_datamover_wrdata_cntl I_WR_DATA_CNTL
       (.E(\ENABLE_AXIS_SKID.I_INDET_BTT_SKID_BUF/sig_data_reg_out_en ),
        .FIFO_Full_reg(I_WR_DATA_CNTL_n_0),
        .\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 (sig_ibtt2wdc_tvalid),
        .\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 (sig_ibtt2wdc_stbs_asserted),
        .\GEN_INDET_BTT.lsig_end_of_cmd_reg0 (\GEN_INDET_BTT.lsig_end_of_cmd_reg0 ),
        .\GEN_INDET_BTT.lsig_eop_reg_reg_0 ({sig_ibtt2wdc_eop,sig_ibtt2wdc_tstrb}),
        .Q(sig_strb_skid_reg),
        .in({sig_data2wsc_eop,sig_data2wsc_bytes_rcvd,sig_data2wsc_cmd_cmplt,sig_data2wsc_calc_err}),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(\ENABLE_AXIS_SKID.I_INDET_BTT_SKID_BUF/p_0_in2_in ),
        .\sig_addr_posted_cntr_reg[1]_0 (sig_addr2data_addr_posted),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_data2mstr_cmd_ready(sig_data2mstr_cmd_ready),
        .sig_data2rst_stop_cmplt(sig_data2rst_stop_cmplt),
        .sig_data2skid_wlast(sig_data2skid_wlast),
        .sig_data2skid_wvalid(sig_data2skid_wvalid),
        .sig_data2wsc_valid(sig_data2wsc_valid),
        .sig_dqual_reg_empty_reg_0(sig_skid2data_wready),
        .sig_halt_reg_dly2(sig_halt_reg_dly2),
        .sig_halt_reg_dly3(sig_halt_reg_dly3),
        .sig_halt_reg_dly3_reg_0(I_WR_DATA_CNTL_n_32),
        .sig_halt_reg_reg_0(I_RESET_n_3),
        .sig_inhibit_rdy_n(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/sig_inhibit_rdy_n ),
        .sig_inhibit_rdy_n_0(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/sig_inhibit_rdy_n ),
        .sig_init_done(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/sig_init_done ),
        .sig_init_done_reg(I_RESET_n_4),
        .sig_last_reg_out_reg(p_0_in3_in),
        .sig_last_skid_mux_out(sig_last_skid_mux_out),
        .sig_last_skid_reg(sig_last_skid_reg),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_next_calc_error_reg_reg_0({sig_mstr2addr_calc_error,sig_mstr2data_cmd_last,sig_mstr2data_sequential,sig_mstr2addr_len,sig_mstr2addr_addr[3:0]}),
        .sig_next_cmd_cmplt_reg(sig_next_cmd_cmplt_reg),
        .sig_push_to_wsc_reg_0(I_WR_STATUS_CNTLR_n_1),
        .sig_single_dbeat_reg_0(sig_data2skid_wstrb),
        .sig_sready_stop_reg_reg(I_WR_DATA_CNTL_n_31),
        .sig_stat2wsc_status_ready(sig_stat2wsc_status_ready),
        .sig_stop_request(sig_stop_request),
        .\sig_strb_skid_reg_reg[15] (sig_strb_skid_mux_out),
        .sig_stream_rst(sig_stream_rst),
        .sig_wdc2ibtt_tready(sig_wdc2ibtt_tready),
        .sig_wdc_status_going_full(sig_wdc_status_going_full),
        .wsc2stat_status_valid(sig_wsc2stat_status_valid));
  design_1_axi_dma_0_0_axi_datamover_wr_status_cntl I_WR_STATUS_CNTLR
       (.FIFO_Full_reg(I_WR_STATUS_CNTLR_n_1),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 (I_CMD_STATUS_n_30),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_reg_full_reg_0 (sig_status_push_ok),
        .SR(sig_child_tag_reg0),
        .in({sig_data2wsc_eop,sig_data2wsc_bytes_rcvd,sig_data2wsc_cmd_cmplt,sig_data2wsc_calc_err}),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .m_axi_s2mm_bready(m_axi_s2mm_bready),
        .m_axi_s2mm_bresp(m_axi_s2mm_bresp),
        .m_axi_s2mm_bvalid(m_axi_s2mm_bvalid),
        .out(sig_addr2data_addr_posted),
        .s2mm_strm_wready(dre2skid_wready),
        .sig_addr2wsc_calc_error(sig_addr2wsc_calc_error),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_csm_pop_child_cmd(sig_csm_pop_child_cmd),
        .sig_data2wsc_valid(sig_data2wsc_valid),
        .sig_halt_reg(sig_halt_reg),
        .sig_halt_reg_reg_0(I_RESET_n_5),
        .sig_inhibit_rdy_n(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/sig_inhibit_rdy_n ),
        .sig_init_done(\I_CMD_FIFO/sig_init_done ),
        .sig_init_done_0(\GEN_INCLUDE_STATUS_FIFO.I_STS_FIFO/sig_init_done ),
        .sig_init_done_1(\GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/sig_init_done ),
        .sig_init_reg(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/sig_init_reg ),
        .sig_init_reg2(\I_DRE_CNTL_FIFO/sig_init_reg2 ),
        .sig_init_reg_reg(I_WR_STATUS_CNTLR_n_30),
        .sig_init_reg_reg_0(I_WR_STATUS_CNTLR_n_31),
        .sig_init_reg_reg_1(I_WR_STATUS_CNTLR_n_33),
        .sig_init_reg_reg_2(I_WR_STATUS_CNTLR_n_34),
        .sig_init_reg_reg_3(\HIGH_STREAM_WIDTH_REG_GEN.sig_input_addr_reg1_reg0 ),
        .sig_psm_pop_input_cmd(sig_psm_pop_input_cmd),
        .sig_s_ready_dup_reg(\ENABLE_AXIS_SKID.I_S2MM_STRM_SKID_BUF_n_5 ),
        .sig_s_ready_dup_reg_0(I_WR_DATA_CNTL_n_32),
        .sig_stat2wsc_status_ready(sig_stat2wsc_status_ready),
        .sig_stream_rst(sig_stream_rst),
        .sig_wdc_status_going_full(sig_wdc_status_going_full),
        .sig_wsc2rst_stop_cmplt(sig_wsc2rst_stop_cmplt),
        .wsc2stat_status({sig_wsc2stat_status[34],sig_wsc2stat_status[27:4]}),
        .wsc2stat_status_valid(sig_wsc2stat_status_valid));
endmodule

module design_1_axi_dma_0_0_axi_datamover_s2mm_realign
   (sig_init_reg2,
    dre2wdc_wvalid,
    E,
    s2mm_strm_wready,
    din,
    S,
    \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8] ,
    \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] ,
    FIFO_Full_reg,
    sig_inhibit_rdy_n,
    sig_stream_rst,
    sig_init_reg,
    m_axi_s2mm_aclk,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_ibtt2dre_tready,
    out,
    DI,
    in,
    D,
    \sig_strb_skid_reg_reg[15] ,
    skid2dre_wlast,
    sig_mstr2dre_cmd_valid,
    sig_m_valid_out_reg);
  output sig_init_reg2;
  output dre2wdc_wvalid;
  output [0:0]E;
  output s2mm_strm_wready;
  output [145:0]din;
  output [3:0]S;
  output \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8] ;
  output \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] ;
  output FIFO_Full_reg;
  output sig_inhibit_rdy_n;
  input sig_stream_rst;
  input sig_init_reg;
  input m_axi_s2mm_aclk;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_ibtt2dre_tready;
  input out;
  input [3:0]DI;
  input [26:0]in;
  input [127:0]D;
  input [15:0]\sig_strb_skid_reg_reg[15] ;
  input skid2dre_wlast;
  input sig_mstr2dre_cmd_valid;
  input sig_m_valid_out_reg;

  wire [127:0]D;
  wire [3:0]DI;
  wire [0:0]E;
  wire FIFO_Full_reg;
  wire \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ;
  wire \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ;
  wire \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ;
  wire \GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ;
  wire \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ;
  wire \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ;
  wire \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ;
  wire \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ;
  wire \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ;
  wire \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ;
  wire \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ;
  wire \GEN_ENABLE_INDET_BTT.lsig_cmd_fetch_pause ;
  wire \GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_157 ;
  wire \GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_158 ;
  wire \GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_161 ;
  wire \GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_163 ;
  wire \GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_177 ;
  wire \GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_184 ;
  wire \GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_185 ;
  wire \GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_186 ;
  wire \GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_189 ;
  wire \GEN_INCLUDE_DRE.lsig_eop_reg ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_10 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_105 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_11 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_114 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_123 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_132 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_136 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_145 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_154 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_163 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_17 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_172 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_181 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_190 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_199 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_2 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_208 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_217 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_3 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_35 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_4 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_44 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_45 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_46 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_47 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_48 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_49 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_5 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_50 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_51 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_52 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_53 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_54 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_55 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_56 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_57 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_58 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_59 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_6 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_7 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_8 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_9 ;
  wire \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_96 ;
  wire \GEN_INPUT_REG[0].sig_input_data_reg_reg[0]0 ;
  wire \GEN_INPUT_REG[11].sig_input_data_reg_reg[11]0 ;
  wire \GEN_INPUT_REG[12].sig_input_data_reg_reg[12]0 ;
  wire \GEN_INPUT_REG[13].sig_input_data_reg_reg[13]0 ;
  wire \GEN_INPUT_REG[14].sig_input_data_reg_reg[14]0 ;
  wire \GEN_INPUT_REG[3].sig_input_data_reg_reg[3]0 ;
  wire \GEN_INPUT_REG[5].sig_input_data_reg_reg[5]0 ;
  wire \GEN_INPUT_REG[7].sig_input_data_reg_reg[7]0 ;
  wire \GEN_INPUT_REG[9].sig_input_data_reg_reg[9]0 ;
  wire [3:0]\GEN_MUXFARM_128.s_case_i_128 ;
  wire \GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8] ;
  wire \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ;
  wire \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ;
  wire \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ;
  wire \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ;
  wire \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ;
  wire \GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ;
  wire \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ;
  wire \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ;
  wire \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ;
  wire \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ;
  wire \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ;
  wire \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ;
  wire \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] ;
  wire \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ;
  wire I_DRE_CNTL_FIFO_n_37;
  wire \I_TSTRB_FIFO/USE_SYNC_FIFO.sig_rd_fifo ;
  wire [3:0]S;
  wire \USE_SRL_FIFO.sig_rd_empty ;
  wire [145:0]din;
  wire dre2wdc_wvalid;
  wire [26:0]in;
  wire m_axi_s2mm_aclk;
  wire out;
  wire [3:0]p_0_in;
  wire p_0_in64_in;
  wire p_0_in69_in;
  wire p_0_in70_in;
  wire p_0_in71_in;
  wire p_0_in72_in;
  wire p_0_in73_in;
  wire p_0_in74_in;
  wire p_0_in75_in;
  wire p_0_in77_in;
  wire s2mm_strm_wready;
  wire sig_advance_pipe_data76_out;
  wire [34:8]sig_cmd_fifo_data_out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire [2:0]sig_cmdcntl_sm_state;
  wire [2:0]sig_cmdcntl_sm_state_ns;
  wire sig_cntl_accept;
  wire sig_dre_halted;
  wire [8:8]\sig_final_mux_bus[10]_106 ;
  wire [8:8]\sig_final_mux_bus[11]_88 ;
  wire [8:8]\sig_final_mux_bus[12]_96 ;
  wire [8:8]\sig_final_mux_bus[13]_90 ;
  wire [8:8]\sig_final_mux_bus[14]_112 ;
  wire [8:8]\sig_final_mux_bus[15]_89 ;
  wire [8:8]\sig_final_mux_bus[1]_109 ;
  wire [8:8]\sig_final_mux_bus[3]_105 ;
  wire [8:8]\sig_final_mux_bus[4]_104 ;
  wire [8:8]\sig_final_mux_bus[5]_103 ;
  wire [8:8]\sig_final_mux_bus[6]_102 ;
  wire [8:8]\sig_final_mux_bus[7]_92 ;
  wire [8:8]\sig_final_mux_bus[8]_107 ;
  wire [8:8]\sig_final_mux_bus[9]_91 ;
  wire sig_flush_db1;
  wire sig_flush_db2;
  wire sig_ibtt2dre_tready;
  wire sig_inhibit_rdy_n;
  wire sig_init_reg;
  wire sig_init_reg2;
  wire sig_m_valid_out_reg;
  wire sig_mstr2dre_cmd_valid;
  wire sig_need_cmd_flush;
  wire sig_scatter2drc_cmd_ready;
  wire [3:0]sig_scatter2dre_src_align;
  wire [127:0]sig_scatter2dre_tdata;
  wire sig_scatter2dre_tlast;
  wire sig_sm_ld_dre_cmd;
  wire sig_sm_ld_dre_cmd_ns;
  wire sig_sm_pop_cmd_fifo;
  wire sig_sm_pop_cmd_fifo_ns;
  wire [15:0]\sig_strb_skid_reg_reg[15] ;
  wire sig_stream_rst;
  wire skid2dre_wlast;

  (* FSM_ENCODED_STATES = "init:000,ld_dre_scatter_first:001,error_trap:100,chk_pop_second:101,ld_dre_scatter_second:011,chk_pop_first:010" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_sig_cmdcntl_sm_state_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_cmdcntl_sm_state_ns[0]),
        .Q(sig_cmdcntl_sm_state[0]),
        .R(sig_stream_rst));
  (* FSM_ENCODED_STATES = "init:000,ld_dre_scatter_first:001,error_trap:100,chk_pop_second:101,ld_dre_scatter_second:011,chk_pop_first:010" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_sig_cmdcntl_sm_state_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_cmdcntl_sm_state_ns[1]),
        .Q(sig_cmdcntl_sm_state[1]),
        .R(sig_stream_rst));
  (* FSM_ENCODED_STATES = "init:000,ld_dre_scatter_first:001,error_trap:100,chk_pop_second:101,ld_dre_scatter_second:011,chk_pop_first:010" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_sig_cmdcntl_sm_state_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_cmdcntl_sm_state_ns[2]),
        .Q(sig_cmdcntl_sm_state[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.lsig_cmd_fetch_pause_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_185 ),
        .Q(\GEN_ENABLE_INDET_BTT.lsig_cmd_fetch_pause ),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_need_cmd_flush_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_184 ),
        .Q(sig_need_cmd_flush),
        .R(1'b0));
  design_1_axi_dma_0_0_axi_datamover_s2mm_dre \GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK 
       (.D(p_0_in75_in),
        .DI(DI),
        .E(sig_cntl_accept),
        .\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9]_0 (\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ),
        .\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9]_0 (\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ),
        .\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9]_0 (\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ),
        .\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][8]_0 (\sig_final_mux_bus[1]_109 ),
        .\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1][9]_0 (\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ),
        .\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][8]_0 (\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_163 ),
        .\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9]_0 (\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ),
        .\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9]_0 (\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ),
        .\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9]_0 (\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ),
        .\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][8]_0 (\sig_final_mux_bus[5]_103 ),
        .\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9]_0 (\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ),
        .\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][8]_0 (\sig_final_mux_bus[6]_102 ),
        .\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9]_0 (\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ),
        .\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9]_0 (\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ),
        .\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9]_0 (\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ),
        .\GEN_ENABLE_INDET_BTT.lsig_cmd_fetch_pause (\GEN_ENABLE_INDET_BTT.lsig_cmd_fetch_pause ),
        .\GEN_INCLUDE_DRE.lsig_eop_reg (\GEN_INCLUDE_DRE.lsig_eop_reg ),
        .\GEN_INCLUDE_DRE.lsig_eop_reg_reg (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_3 ),
        .\GEN_INCLUDE_DRE.lsig_eop_reg_reg_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_10 ),
        .\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_59 ),
        .\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_1 (\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]0 ),
        .\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9]_2 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_123 ,sig_scatter2dre_tdata[7:0]}),
        .\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][0]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_4 ),
        .\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_49 ),
        .\GEN_INPUT_REG[10].sig_input_data_reg_reg[10][9]_1 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_181 ,sig_scatter2dre_tdata[87:80]}),
        .\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_48 ),
        .\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_1 (\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]0 ),
        .\GEN_INPUT_REG[11].sig_input_data_reg_reg[11][9]_2 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_17 ,sig_scatter2dre_tdata[95:88]}),
        .\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_47 ),
        .\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_1 (\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]0 ),
        .\GEN_INPUT_REG[12].sig_input_data_reg_reg[12][9]_2 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_190 ,sig_scatter2dre_tdata[103:96]}),
        .\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_46 ),
        .\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_1 (\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]0 ),
        .\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9]_2 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_199 ,sig_scatter2dre_tdata[111:104]}),
        .\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_45 ),
        .\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_1 (\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]0 ),
        .\GEN_INPUT_REG[14].sig_input_data_reg_reg[14][9]_2 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_208 ,sig_scatter2dre_tdata[119:112]}),
        .\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][0]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_2 ),
        .\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_0 ({sig_scatter2dre_tlast,sig_scatter2dre_tdata[127:120]}),
        .\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9]_1 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_44 ),
        .\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][0]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_9 ),
        .\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_58 ),
        .\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9]_1 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_114 ,sig_scatter2dre_tdata[15:8]}),
        .\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][0]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_8 ),
        .\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_57 ),
        .\GEN_INPUT_REG[2].sig_input_data_reg_reg[2][9]_1 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_105 ,sig_scatter2dre_tdata[23:16]}),
        .\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_56 ),
        .\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_1 (\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]0 ),
        .\GEN_INPUT_REG[3].sig_input_data_reg_reg[3][9]_2 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_136 ,sig_scatter2dre_tdata[31:24]}),
        .\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][0]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_7 ),
        .\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_55 ),
        .\GEN_INPUT_REG[4].sig_input_data_reg_reg[4][9]_1 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_145 ,sig_scatter2dre_tdata[39:32]}),
        .\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_54 ),
        .\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_1 (\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]0 ),
        .\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9]_2 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_96 ,sig_scatter2dre_tdata[47:40]}),
        .\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][0]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_6 ),
        .\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_53 ),
        .\GEN_INPUT_REG[6].sig_input_data_reg_reg[6][9]_1 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_154 ,sig_scatter2dre_tdata[55:48]}),
        .\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_52 ),
        .\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_1 (\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]0 ),
        .\GEN_INPUT_REG[7].sig_input_data_reg_reg[7][9]_2 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_35 ,sig_scatter2dre_tdata[63:56]}),
        .\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][0]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_5 ),
        .\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_51 ),
        .\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_1 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_163 ,sig_scatter2dre_tdata[71:64]}),
        .\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_0 (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_50 ),
        .\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_1 (\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]0 ),
        .\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9]_2 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_172 ,sig_scatter2dre_tdata[79:72]}),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[0]_0 (p_0_in64_in),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_0 (p_0_in69_in),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[1]_1 (\sig_final_mux_bus[14]_112 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_0 (p_0_in74_in),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_1 (p_0_in73_in),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_2 (p_0_in71_in),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_3 (\sig_final_mux_bus[3]_105 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_4 (\sig_final_mux_bus[4]_104 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_5 (\sig_final_mux_bus[9]_91 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[2]_6 (\sig_final_mux_bus[10]_106 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_0 (p_0_in72_in),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_1 (p_0_in70_in),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_10 (\GEN_MUXFARM_128.s_case_i_128 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_2 (\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_157 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_3 (\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_158 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_4 (p_0_in77_in),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_5 (\sig_final_mux_bus[7]_92 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_6 (\sig_final_mux_bus[8]_107 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_7 (\sig_final_mux_bus[11]_88 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_8 (\sig_final_mux_bus[12]_96 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[3]_9 (\sig_final_mux_bus[13]_90 ),
        .\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8]_0 (\GEN_OUTPUT_REG[0].sig_output_data_reg_reg[0][8] ),
        .\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8]_0 (\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ),
        .\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8]_0 (\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ),
        .\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8]_0 (\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ),
        .\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8]_0 (\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ),
        .\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8]_0 (\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ),
        .\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15][8]_0 (\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ),
        .\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8]_0 (\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ),
        .\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8]_0 (\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ),
        .\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8]_0 (\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ),
        .\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8]_0 (\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ),
        .\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8]_0 (\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ),
        .\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8]_0 (\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ),
        .\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8]_0 (\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ),
        .\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_0 (\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] ),
        .\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8]_1 (\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ),
        .\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8]_0 (\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ),
        .\INFERRED_GEN.cnt_i_reg[2] (\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_189 ),
        .Q(\USE_SRL_FIFO.sig_rd_empty ),
        .S(S),
        .SR(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_11 ),
        .\USE_SYNC_FIFO.sig_rd_fifo (\I_TSTRB_FIFO/USE_SYNC_FIFO.sig_rd_fifo ),
        .\count_value_i_reg[1] (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_132 ),
        .din(din),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(sig_cmd_fifo_data_out[34]),
        .sig_advance_pipe_data76_out(sig_advance_pipe_data76_out),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_dre_halted(sig_dre_halted),
        .sig_dre_halted_reg_0(\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_161 ),
        .sig_dre_tvalid_i_reg_0(dre2wdc_wvalid),
        .sig_dre_tvalid_i_reg_1(\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_177 ),
        .\sig_final_mux_bus[15]_89 (\sig_final_mux_bus[15]_89 ),
        .sig_flush_db1(sig_flush_db1),
        .sig_flush_db1_reg_0(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_217 ),
        .sig_flush_db2(sig_flush_db2),
        .sig_flush_db2_reg_0(\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_186 ),
        .sig_ibtt2dre_tready(sig_ibtt2dre_tready),
        .sig_need_cmd_flush(sig_need_cmd_flush),
        .sig_scatter2drc_cmd_ready(sig_scatter2drc_cmd_ready),
        .sig_sm_ld_dre_cmd(sig_sm_ld_dre_cmd),
        .sig_sm_ld_dre_cmd_reg(\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_185 ),
        .sig_sm_pop_cmd_fifo(sig_sm_pop_cmd_fifo),
        .sig_sm_pop_cmd_fifo_reg(\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_184 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INCLUDE_DRE.lsig_eop_reg_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_177 ),
        .Q(\GEN_INCLUDE_DRE.lsig_eop_reg ),
        .R(1'b0));
  design_1_axi_dma_0_0_axi_datamover_s2mm_scatter \GEN_INCLUDE_SCATTER.I_S2MM_SCATTER 
       (.D(p_0_in75_in),
        .E(sig_cntl_accept),
        .\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9] (p_0_in77_in),
        .\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9] (\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_158 ),
        .\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9] (p_0_in64_in),
        .\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9] (p_0_in74_in),
        .\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9] (p_0_in73_in),
        .\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9] (p_0_in72_in),
        .\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9] (p_0_in71_in),
        .\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9] (p_0_in70_in),
        .\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9] (p_0_in69_in),
        .\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9] (\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_157 ),
        .\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] (\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_161 ),
        .\GEN_MUXFARM_128.sig_shift_case_reg_reg[3] (I_DRE_CNTL_FIFO_n_37),
        .\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8] (\sig_final_mux_bus[10]_106 ),
        .\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8] (\sig_final_mux_bus[11]_88 ),
        .\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8] (\sig_final_mux_bus[12]_96 ),
        .\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8] (\sig_final_mux_bus[13]_90 ),
        .\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8] (\sig_final_mux_bus[14]_112 ),
        .\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8] (\sig_final_mux_bus[1]_109 ),
        .\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8] (\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_163 ),
        .\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8] (\sig_final_mux_bus[3]_105 ),
        .\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8] (\sig_final_mux_bus[4]_104 ),
        .\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8] (\sig_final_mux_bus[5]_103 ),
        .\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8] (\sig_final_mux_bus[6]_102 ),
        .\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8] (\sig_final_mux_bus[7]_92 ),
        .\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] (\sig_final_mux_bus[8]_107 ),
        .\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8] (\sig_final_mux_bus[9]_91 ),
        .Q(sig_scatter2dre_src_align),
        .SR(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_11 ),
        .\USE_SYNC_FIFO.sig_rd_fifo (\I_TSTRB_FIFO/USE_SYNC_FIFO.sig_rd_fifo ),
        .dre2wdc_wvalid(dre2wdc_wvalid),
        .\gen_fwft.empty_fwft_i_reg ({sig_scatter2dre_tlast,sig_scatter2dre_tdata[127:120]}),
        .\gen_fwft.empty_fwft_i_reg_0 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_96 ,sig_scatter2dre_tdata[47:40]}),
        .\gen_fwft.empty_fwft_i_reg_1 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_145 ,sig_scatter2dre_tdata[39:32]}),
        .\gen_fwft.empty_fwft_i_reg_2 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_154 ,sig_scatter2dre_tdata[55:48]}),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_172 ,sig_scatter2dre_tdata[79:72]}),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_163 ,sig_scatter2dre_tdata[71:64]}),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_17 ,sig_scatter2dre_tdata[95:88]}),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_181 ,sig_scatter2dre_tdata[87:80]}),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_190 ,sig_scatter2dre_tdata[103:96]}),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_136 ,sig_scatter2dre_tdata[31:24]}),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out({sig_cmd_fifo_data_out[33],sig_cmd_fifo_data_out[31:8]}),
        .s2mm_strm_wready(s2mm_strm_wready),
        .sig_advance_pipe_data76_out(sig_advance_pipe_data76_out),
        .sig_cmd_empty_reg_0(\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_186 ),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .\sig_data_skid_reg_reg[127] (D),
        .sig_dre_halted(sig_dre_halted),
        .sig_dre_tvalid_i_reg(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_3 ),
        .sig_eop_halt_xfer_reg_0(\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1]0 ),
        .sig_eop_halt_xfer_reg_1(\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2]0 ),
        .sig_eop_halt_xfer_reg_10(\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11]0 ),
        .sig_eop_halt_xfer_reg_11(\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12]0 ),
        .sig_eop_halt_xfer_reg_12(\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13]0 ),
        .sig_eop_halt_xfer_reg_13(\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14]0 ),
        .sig_eop_halt_xfer_reg_14(\GEN_OUTPUT_REG[15].sig_output_data_reg_reg[15]0 ),
        .sig_eop_halt_xfer_reg_15(\GEN_DELAY_REG[1].sig_delay_data_reg_reg[1]0 ),
        .sig_eop_halt_xfer_reg_16(\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2]0 ),
        .sig_eop_halt_xfer_reg_17(\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3]0 ),
        .sig_eop_halt_xfer_reg_18(\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4]0 ),
        .sig_eop_halt_xfer_reg_19(\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5]0 ),
        .sig_eop_halt_xfer_reg_2(\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3]0 ),
        .sig_eop_halt_xfer_reg_20(\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6]0 ),
        .sig_eop_halt_xfer_reg_21(\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7]0 ),
        .sig_eop_halt_xfer_reg_22(\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9]0 ),
        .sig_eop_halt_xfer_reg_23(\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11]0 ),
        .sig_eop_halt_xfer_reg_24(\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12]0 ),
        .sig_eop_halt_xfer_reg_25(\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0]0 ),
        .sig_eop_halt_xfer_reg_26(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_132 ),
        .sig_eop_halt_xfer_reg_3(\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4]0 ),
        .sig_eop_halt_xfer_reg_4(\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5]0 ),
        .sig_eop_halt_xfer_reg_5(\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6]0 ),
        .sig_eop_halt_xfer_reg_6(\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7]0 ),
        .sig_eop_halt_xfer_reg_7(\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8]0 ),
        .sig_eop_halt_xfer_reg_8(\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9]0 ),
        .sig_eop_halt_xfer_reg_9(\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10]0 ),
        .\sig_final_mux_bus[15]_89 (\sig_final_mux_bus[15]_89 ),
        .sig_flush_db1(sig_flush_db1),
        .sig_flush_db1_reg(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_44 ),
        .sig_flush_db1_reg_0(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_45 ),
        .sig_flush_db1_reg_1(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_46 ),
        .sig_flush_db1_reg_10(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_55 ),
        .sig_flush_db1_reg_11(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_56 ),
        .sig_flush_db1_reg_12(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_57 ),
        .sig_flush_db1_reg_13(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_58 ),
        .sig_flush_db1_reg_14(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_59 ),
        .sig_flush_db1_reg_15(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_217 ),
        .sig_flush_db1_reg_2(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_47 ),
        .sig_flush_db1_reg_3(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_48 ),
        .sig_flush_db1_reg_4(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_49 ),
        .sig_flush_db1_reg_5(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_50 ),
        .sig_flush_db1_reg_6(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_51 ),
        .sig_flush_db1_reg_7(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_52 ),
        .sig_flush_db1_reg_8(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_53 ),
        .sig_flush_db1_reg_9(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_54 ),
        .sig_flush_db2(sig_flush_db2),
        .sig_flush_db2_reg(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_2 ),
        .sig_flush_db2_reg_0(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_4 ),
        .sig_flush_db2_reg_1(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_5 ),
        .sig_flush_db2_reg_10(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9]0 ),
        .sig_flush_db2_reg_11(\GEN_INPUT_REG[11].sig_input_data_reg_reg[11]0 ),
        .sig_flush_db2_reg_12(\GEN_INPUT_REG[12].sig_input_data_reg_reg[12]0 ),
        .sig_flush_db2_reg_13(\GEN_INPUT_REG[13].sig_input_data_reg_reg[13]0 ),
        .sig_flush_db2_reg_14(\GEN_INPUT_REG[14].sig_input_data_reg_reg[14]0 ),
        .sig_flush_db2_reg_2(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_6 ),
        .sig_flush_db2_reg_3(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_7 ),
        .sig_flush_db2_reg_4(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_8 ),
        .sig_flush_db2_reg_5(\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_9 ),
        .sig_flush_db2_reg_6(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0]0 ),
        .sig_flush_db2_reg_7(\GEN_INPUT_REG[3].sig_input_data_reg_reg[3]0 ),
        .sig_flush_db2_reg_8(\GEN_INPUT_REG[5].sig_input_data_reg_reg[5]0 ),
        .sig_flush_db2_reg_9(\GEN_INPUT_REG[7].sig_input_data_reg_reg[7]0 ),
        .sig_ibtt2dre_tready(sig_ibtt2dre_tready),
        .sig_init_reg(sig_init_reg),
        .sig_last_reg_out_reg(out),
        .sig_m_valid_out_reg(sig_m_valid_out_reg),
        .\sig_mssa_index_reg_out_reg[3] (\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_10 ),
        .\sig_next_strt_offset_reg[3]_0 ({\GEN_MUXFARM_128.s_case_i_128 [3],\GEN_MUXFARM_128.s_case_i_128 [1:0]}),
        .\sig_next_strt_offset_reg[3]_1 ({p_0_in[3],p_0_in[0]}),
        .sig_s_ready_out_reg(E),
        .sig_scatter2drc_cmd_ready(sig_scatter2drc_cmd_ready),
        .sig_sm_ld_dre_cmd(sig_sm_ld_dre_cmd),
        .\sig_strb_reg_out_reg[14] ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_199 ,sig_scatter2dre_tdata[111:104]}),
        .\sig_strb_reg_out_reg[15] ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_208 ,sig_scatter2dre_tdata[119:112]}),
        .\sig_strb_reg_out_reg[1] ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_123 ,sig_scatter2dre_tdata[7:0]}),
        .\sig_strb_reg_out_reg[2] ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_114 ,sig_scatter2dre_tdata[15:8]}),
        .\sig_strb_reg_out_reg[3] ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_105 ,sig_scatter2dre_tdata[23:16]}),
        .\sig_strb_reg_out_reg[8] ({\GEN_INCLUDE_SCATTER.I_S2MM_SCATTER_n_35 ,sig_scatter2dre_tdata[63:56]}),
        .\sig_strb_skid_reg_reg[15] (\sig_strb_skid_reg_reg[15] ),
        .sig_stream_rst(sig_stream_rst),
        .skid2dre_wlast(skid2dre_wlast));
  design_1_axi_dma_0_0_axi_datamover_fifo__parameterized7 I_DRE_CNTL_FIFO
       (.D(sig_cmdcntl_sm_state_ns),
        .FIFO_Full_reg(FIFO_Full_reg),
        .\FSM_sequential_sig_cmdcntl_sm_state_reg[1] (sig_cmdcntl_sm_state),
        .\FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 (\GEN_INCLUDE_DRE.I_S2MM_DRE_BLOCK_n_189 ),
        .Q(\USE_SRL_FIFO.sig_rd_empty ),
        .in(in),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out({sig_cmd_fifo_data_out[34:33],sig_cmd_fifo_data_out[31:8]}),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_inhibit_rdy_n_reg_0(sig_inhibit_rdy_n),
        .sig_init_reg(sig_init_reg),
        .sig_init_reg2(sig_init_reg2),
        .sig_mstr2dre_cmd_valid(sig_mstr2dre_cmd_valid),
        .sig_need_cmd_flush(sig_need_cmd_flush),
        .\sig_next_strt_offset_reg[2] ({p_0_in[3],p_0_in[0]}),
        .\sig_next_strt_offset_reg[2]_0 (\GEN_MUXFARM_128.s_case_i_128 [2]),
        .\sig_next_strt_offset_reg[3] (I_DRE_CNTL_FIFO_n_37),
        .\sig_next_strt_offset_reg[3]_0 (sig_scatter2dre_src_align),
        .sig_sm_ld_dre_cmd_ns(sig_sm_ld_dre_cmd_ns),
        .sig_sm_pop_cmd_fifo(sig_sm_pop_cmd_fifo),
        .sig_sm_pop_cmd_fifo_ns(sig_sm_pop_cmd_fifo_ns),
        .sig_stream_rst(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_sm_ld_dre_cmd_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_sm_ld_dre_cmd_ns),
        .Q(sig_sm_ld_dre_cmd),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_sm_pop_cmd_fifo_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_sm_pop_cmd_fifo_ns),
        .Q(sig_sm_pop_cmd_fifo),
        .R(sig_stream_rst));
endmodule

module design_1_axi_dma_0_0_axi_datamover_s2mm_scatter
   (s2mm_strm_wready,
    sig_scatter2drc_cmd_ready,
    sig_flush_db2_reg,
    sig_dre_tvalid_i_reg,
    sig_flush_db2_reg_0,
    sig_flush_db2_reg_1,
    sig_flush_db2_reg_2,
    sig_flush_db2_reg_3,
    sig_flush_db2_reg_4,
    sig_flush_db2_reg_5,
    \sig_mssa_index_reg_out_reg[3] ,
    SR,
    Q,
    sig_s_ready_out_reg,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ,
    \gen_fwft.empty_fwft_i_reg ,
    \sig_strb_reg_out_reg[8] ,
    sig_flush_db1_reg,
    sig_flush_db1_reg_0,
    sig_flush_db1_reg_1,
    sig_flush_db1_reg_2,
    sig_flush_db1_reg_3,
    sig_flush_db1_reg_4,
    sig_flush_db1_reg_5,
    sig_flush_db1_reg_6,
    sig_flush_db1_reg_7,
    sig_flush_db1_reg_8,
    sig_flush_db1_reg_9,
    sig_flush_db1_reg_10,
    sig_flush_db1_reg_11,
    sig_flush_db1_reg_12,
    sig_flush_db1_reg_13,
    sig_flush_db1_reg_14,
    sig_flush_db2_reg_6,
    sig_flush_db2_reg_7,
    sig_flush_db2_reg_8,
    sig_flush_db2_reg_9,
    sig_flush_db2_reg_10,
    sig_flush_db2_reg_11,
    sig_flush_db2_reg_12,
    sig_flush_db2_reg_13,
    sig_flush_db2_reg_14,
    sig_eop_halt_xfer_reg_0,
    sig_advance_pipe_data76_out,
    sig_eop_halt_xfer_reg_1,
    sig_eop_halt_xfer_reg_2,
    sig_eop_halt_xfer_reg_3,
    sig_eop_halt_xfer_reg_4,
    sig_eop_halt_xfer_reg_5,
    sig_eop_halt_xfer_reg_6,
    sig_eop_halt_xfer_reg_7,
    sig_eop_halt_xfer_reg_8,
    sig_eop_halt_xfer_reg_9,
    sig_eop_halt_xfer_reg_10,
    sig_eop_halt_xfer_reg_11,
    sig_eop_halt_xfer_reg_12,
    sig_eop_halt_xfer_reg_13,
    sig_eop_halt_xfer_reg_14,
    sig_eop_halt_xfer_reg_15,
    sig_eop_halt_xfer_reg_16,
    sig_eop_halt_xfer_reg_17,
    sig_eop_halt_xfer_reg_18,
    sig_eop_halt_xfer_reg_19,
    sig_eop_halt_xfer_reg_20,
    sig_eop_halt_xfer_reg_21,
    sig_eop_halt_xfer_reg_22,
    sig_eop_halt_xfer_reg_23,
    sig_eop_halt_xfer_reg_24,
    sig_eop_halt_xfer_reg_25,
    \gen_fwft.empty_fwft_i_reg_0 ,
    \sig_strb_reg_out_reg[3] ,
    \sig_strb_reg_out_reg[2] ,
    \sig_strb_reg_out_reg[1] ,
    sig_eop_halt_xfer_reg_26,
    \sig_next_strt_offset_reg[3]_0 ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ,
    \gen_fwft.empty_fwft_i_reg_1 ,
    \gen_fwft.empty_fwft_i_reg_2 ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ,
    \sig_strb_reg_out_reg[14] ,
    \sig_strb_reg_out_reg[15] ,
    sig_flush_db1_reg_15,
    m_axi_s2mm_aclk,
    \USE_SYNC_FIFO.sig_rd_fifo ,
    sig_stream_rst,
    skid2dre_wlast,
    out,
    sig_flush_db2,
    sig_flush_db1,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    \GEN_MUXFARM_128.sig_shift_case_reg_reg[3] ,
    E,
    sig_sm_ld_dre_cmd,
    sig_last_reg_out_reg,
    \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ,
    sig_m_valid_out_reg,
    sig_init_reg,
    sig_cmd_empty_reg_0,
    \GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8] ,
    \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8] ,
    \GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8] ,
    \GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8] ,
    \GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8] ,
    \GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8] ,
    \GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8] ,
    \GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] ,
    \GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8] ,
    \GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8] ,
    \GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8] ,
    \GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8] ,
    \GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8] ,
    \GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8] ,
    \sig_final_mux_bus[15]_89 ,
    D,
    \GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9] ,
    \GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9] ,
    \GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9] ,
    \GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9] ,
    \GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9] ,
    \GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9] ,
    \GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9] ,
    \GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9] ,
    \GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9] ,
    \GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9] ,
    dre2wdc_wvalid,
    sig_ibtt2dre_tready,
    sig_dre_halted,
    \sig_next_strt_offset_reg[3]_1 ,
    \sig_data_skid_reg_reg[127] ,
    \sig_strb_skid_reg_reg[15] );
  output s2mm_strm_wready;
  output sig_scatter2drc_cmd_ready;
  output [0:0]sig_flush_db2_reg;
  output sig_dre_tvalid_i_reg;
  output [0:0]sig_flush_db2_reg_0;
  output [0:0]sig_flush_db2_reg_1;
  output [0:0]sig_flush_db2_reg_2;
  output [0:0]sig_flush_db2_reg_3;
  output [0:0]sig_flush_db2_reg_4;
  output [0:0]sig_flush_db2_reg_5;
  output \sig_mssa_index_reg_out_reg[3] ;
  output [0:0]SR;
  output [3:0]Q;
  output [0:0]sig_s_ready_out_reg;
  output [8:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ;
  output [8:0]\gen_fwft.empty_fwft_i_reg ;
  output [8:0]\sig_strb_reg_out_reg[8] ;
  output [0:0]sig_flush_db1_reg;
  output [0:0]sig_flush_db1_reg_0;
  output [0:0]sig_flush_db1_reg_1;
  output [0:0]sig_flush_db1_reg_2;
  output [0:0]sig_flush_db1_reg_3;
  output [0:0]sig_flush_db1_reg_4;
  output [0:0]sig_flush_db1_reg_5;
  output [0:0]sig_flush_db1_reg_6;
  output [0:0]sig_flush_db1_reg_7;
  output [0:0]sig_flush_db1_reg_8;
  output [0:0]sig_flush_db1_reg_9;
  output [0:0]sig_flush_db1_reg_10;
  output [0:0]sig_flush_db1_reg_11;
  output [0:0]sig_flush_db1_reg_12;
  output [0:0]sig_flush_db1_reg_13;
  output [0:0]sig_flush_db1_reg_14;
  output [0:0]sig_flush_db2_reg_6;
  output [0:0]sig_flush_db2_reg_7;
  output [0:0]sig_flush_db2_reg_8;
  output [0:0]sig_flush_db2_reg_9;
  output [0:0]sig_flush_db2_reg_10;
  output [0:0]sig_flush_db2_reg_11;
  output [0:0]sig_flush_db2_reg_12;
  output [0:0]sig_flush_db2_reg_13;
  output [0:0]sig_flush_db2_reg_14;
  output [0:0]sig_eop_halt_xfer_reg_0;
  output sig_advance_pipe_data76_out;
  output [0:0]sig_eop_halt_xfer_reg_1;
  output [0:0]sig_eop_halt_xfer_reg_2;
  output [0:0]sig_eop_halt_xfer_reg_3;
  output [0:0]sig_eop_halt_xfer_reg_4;
  output [0:0]sig_eop_halt_xfer_reg_5;
  output [0:0]sig_eop_halt_xfer_reg_6;
  output [0:0]sig_eop_halt_xfer_reg_7;
  output [0:0]sig_eop_halt_xfer_reg_8;
  output [0:0]sig_eop_halt_xfer_reg_9;
  output [0:0]sig_eop_halt_xfer_reg_10;
  output [0:0]sig_eop_halt_xfer_reg_11;
  output [0:0]sig_eop_halt_xfer_reg_12;
  output [0:0]sig_eop_halt_xfer_reg_13;
  output [0:0]sig_eop_halt_xfer_reg_14;
  output [0:0]sig_eop_halt_xfer_reg_15;
  output [0:0]sig_eop_halt_xfer_reg_16;
  output [0:0]sig_eop_halt_xfer_reg_17;
  output [0:0]sig_eop_halt_xfer_reg_18;
  output [0:0]sig_eop_halt_xfer_reg_19;
  output [0:0]sig_eop_halt_xfer_reg_20;
  output [0:0]sig_eop_halt_xfer_reg_21;
  output [0:0]sig_eop_halt_xfer_reg_22;
  output [0:0]sig_eop_halt_xfer_reg_23;
  output [0:0]sig_eop_halt_xfer_reg_24;
  output [0:0]sig_eop_halt_xfer_reg_25;
  output [8:0]\gen_fwft.empty_fwft_i_reg_0 ;
  output [8:0]\sig_strb_reg_out_reg[3] ;
  output [8:0]\sig_strb_reg_out_reg[2] ;
  output [8:0]\sig_strb_reg_out_reg[1] ;
  output sig_eop_halt_xfer_reg_26;
  output [2:0]\sig_next_strt_offset_reg[3]_0 ;
  output [8:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ;
  output [8:0]\gen_fwft.empty_fwft_i_reg_1 ;
  output [8:0]\gen_fwft.empty_fwft_i_reg_2 ;
  output [8:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ;
  output [8:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ;
  output [8:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ;
  output [8:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ;
  output [8:0]\sig_strb_reg_out_reg[14] ;
  output [8:0]\sig_strb_reg_out_reg[15] ;
  output sig_flush_db1_reg_15;
  input m_axi_s2mm_aclk;
  input \USE_SYNC_FIFO.sig_rd_fifo ;
  input sig_stream_rst;
  input skid2dre_wlast;
  input [24:0]out;
  input sig_flush_db2;
  input sig_flush_db1;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input \GEN_MUXFARM_128.sig_shift_case_reg_reg[3] ;
  input [0:0]E;
  input sig_sm_ld_dre_cmd;
  input sig_last_reg_out_reg;
  input \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  input sig_m_valid_out_reg;
  input sig_init_reg;
  input sig_cmd_empty_reg_0;
  input [0:0]\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8] ;
  input \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8] ;
  input [0:0]\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8] ;
  input [0:0]\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8] ;
  input [0:0]\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8] ;
  input [0:0]\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8] ;
  input [0:0]\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8] ;
  input [0:0]\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] ;
  input [0:0]\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8] ;
  input [0:0]\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8] ;
  input [0:0]\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8] ;
  input [0:0]\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8] ;
  input [0:0]\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8] ;
  input [0:0]\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8] ;
  input [0:0]\sig_final_mux_bus[15]_89 ;
  input [0:0]D;
  input [0:0]\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9] ;
  input [0:0]\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9] ;
  input [0:0]\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9] ;
  input [0:0]\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9] ;
  input [0:0]\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9] ;
  input [0:0]\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9] ;
  input [0:0]\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9] ;
  input [0:0]\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9] ;
  input [0:0]\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9] ;
  input [0:0]\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9] ;
  input dre2wdc_wvalid;
  input sig_ibtt2dre_tready;
  input sig_dre_halted;
  input [1:0]\sig_next_strt_offset_reg[3]_1 ;
  input [127:0]\sig_data_skid_reg_reg[127] ;
  input [15:0]\sig_strb_skid_reg_reg[15] ;

  wire [0:0]D;
  wire [0:0]E;
  wire [0:0]\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9] ;
  wire [0:0]\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9] ;
  wire [0:0]\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9] ;
  wire [0:0]\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9] ;
  wire [0:0]\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9] ;
  wire [0:0]\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9] ;
  wire [0:0]\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9] ;
  wire [0:0]\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9] ;
  wire [0:0]\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9] ;
  wire [0:0]\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9] ;
  wire \GEN_INDET_BTT.lsig_absorb2tlast ;
  wire \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_4__0_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_7__0_n_0 ;
  wire \GEN_MUXFARM_128.sig_shift_case_reg_reg[3] ;
  wire [0:0]\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8] ;
  wire [0:0]\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8] ;
  wire [0:0]\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8] ;
  wire [0:0]\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8] ;
  wire [0:0]\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8] ;
  wire [0:0]\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8] ;
  wire \GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8] ;
  wire [0:0]\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8] ;
  wire [0:0]\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8] ;
  wire [0:0]\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8] ;
  wire [0:0]\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8] ;
  wire [0:0]\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8] ;
  wire [0:0]\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] ;
  wire [0:0]\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8] ;
  wire I_MSSAI_SKID_BUF_n_2;
  wire I_MSSAI_SKID_BUF_n_6;
  wire I_MSSAI_SKID_BUF_n_73;
  wire I_MSSAI_SKID_BUF_n_75;
  wire I_MSSAI_SKID_BUF_n_76;
  wire I_MSSAI_SKID_BUF_n_77;
  wire I_TSTRB_FIFO_n_0;
  wire I_TSTRB_FIFO_n_19;
  wire I_TSTRB_FIFO_n_31;
  wire I_TSTRB_FIFO_n_60;
  wire [3:0]Q;
  wire SLICE_INSERTION_n_1;
  wire SLICE_INSERTION_n_3;
  wire SLICE_INSERTION_n_6;
  wire SLICE_INSERTION_n_7;
  wire SLICE_INSERTION_n_8;
  wire [0:0]SR;
  wire \USE_SYNC_FIFO.sig_rd_fifo ;
  wire dre2wdc_wvalid;
  wire [8:0]\gen_fwft.empty_fwft_i_reg ;
  wire [8:0]\gen_fwft.empty_fwft_i_reg_0 ;
  wire [8:0]\gen_fwft.empty_fwft_i_reg_1 ;
  wire [8:0]\gen_fwft.empty_fwft_i_reg_2 ;
  wire [8:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ;
  wire [8:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ;
  wire [8:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ;
  wire [8:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ;
  wire [8:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ;
  wire [8:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ;
  wire ld_btt_cntr_reg1;
  wire ld_btt_cntr_reg10;
  wire ld_btt_cntr_reg2;
  wire ld_btt_cntr_reg3;
  wire ld_btt_cntr_reg30;
  wire m_axi_s2mm_aclk;
  wire [24:0]out;
  wire [2:1]p_0_in;
  wire s2mm_strm_wready;
  wire [19:0]sel0;
  wire sig_advance_pipe_data76_out;
  wire sig_btt_cntr02_out;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire [19:0]sig_btt_cntr_dup;
  wire [19:0]sig_btt_cntr_prv0;
  wire sig_btt_cntr_prv0_carry__0_i_1_n_0;
  wire sig_btt_cntr_prv0_carry__0_i_2_n_0;
  wire sig_btt_cntr_prv0_carry__0_i_3_n_0;
  wire sig_btt_cntr_prv0_carry__0_i_4_n_0;
  wire sig_btt_cntr_prv0_carry__0_i_5_n_0;
  wire sig_btt_cntr_prv0_carry__0_i_6_n_0;
  wire sig_btt_cntr_prv0_carry__0_i_7_n_0;
  wire sig_btt_cntr_prv0_carry__0_i_8_n_0;
  wire sig_btt_cntr_prv0_carry__0_n_0;
  wire sig_btt_cntr_prv0_carry__0_n_1;
  wire sig_btt_cntr_prv0_carry__0_n_2;
  wire sig_btt_cntr_prv0_carry__0_n_3;
  wire sig_btt_cntr_prv0_carry__0_n_4;
  wire sig_btt_cntr_prv0_carry__0_n_5;
  wire sig_btt_cntr_prv0_carry__0_n_6;
  wire sig_btt_cntr_prv0_carry__0_n_7;
  wire sig_btt_cntr_prv0_carry__1_i_1_n_0;
  wire sig_btt_cntr_prv0_carry__1_i_2_n_0;
  wire sig_btt_cntr_prv0_carry__1_i_3_n_0;
  wire sig_btt_cntr_prv0_carry__1_i_4_n_0;
  wire sig_btt_cntr_prv0_carry__1_n_5;
  wire sig_btt_cntr_prv0_carry__1_n_6;
  wire sig_btt_cntr_prv0_carry__1_n_7;
  wire sig_btt_cntr_prv0_carry_i_1_n_0;
  wire sig_btt_cntr_prv0_carry_i_2_n_0;
  wire sig_btt_cntr_prv0_carry_i_3_n_0;
  wire sig_btt_cntr_prv0_carry_i_4_n_0;
  wire sig_btt_cntr_prv0_carry_i_5_n_0;
  wire sig_btt_cntr_prv0_carry_i_6_n_0;
  wire sig_btt_cntr_prv0_carry_i_7_n_0;
  wire sig_btt_cntr_prv0_carry_i_8_n_0;
  wire sig_btt_cntr_prv0_carry_n_0;
  wire sig_btt_cntr_prv0_carry_n_1;
  wire sig_btt_cntr_prv0_carry_n_2;
  wire sig_btt_cntr_prv0_carry_n_3;
  wire sig_btt_cntr_prv0_carry_n_4;
  wire sig_btt_cntr_prv0_carry_n_5;
  wire sig_btt_cntr_prv0_carry_n_6;
  wire sig_btt_cntr_prv0_carry_n_7;
  wire \sig_btt_cntr_reg_n_0_[0] ;
  wire \sig_btt_cntr_reg_n_0_[10] ;
  wire \sig_btt_cntr_reg_n_0_[11] ;
  wire \sig_btt_cntr_reg_n_0_[12] ;
  wire \sig_btt_cntr_reg_n_0_[13] ;
  wire \sig_btt_cntr_reg_n_0_[14] ;
  wire \sig_btt_cntr_reg_n_0_[15] ;
  wire \sig_btt_cntr_reg_n_0_[16] ;
  wire \sig_btt_cntr_reg_n_0_[17] ;
  wire \sig_btt_cntr_reg_n_0_[18] ;
  wire \sig_btt_cntr_reg_n_0_[19] ;
  wire \sig_btt_cntr_reg_n_0_[1] ;
  wire \sig_btt_cntr_reg_n_0_[2] ;
  wire \sig_btt_cntr_reg_n_0_[3] ;
  wire \sig_btt_cntr_reg_n_0_[4] ;
  wire \sig_btt_cntr_reg_n_0_[5] ;
  wire \sig_btt_cntr_reg_n_0_[6] ;
  wire \sig_btt_cntr_reg_n_0_[7] ;
  wire \sig_btt_cntr_reg_n_0_[8] ;
  wire \sig_btt_cntr_reg_n_0_[9] ;
  wire sig_btt_eq_0;
  wire sig_btt_eq_0_i_2_n_0;
  wire sig_btt_eq_0_i_3_n_0;
  wire sig_btt_eq_0_i_4_n_0;
  wire sig_btt_eq_0_i_5_n_0;
  wire sig_btt_eq_0_i_6_n_0;
  wire sig_btt_eq_0_i_7_n_0;
  wire sig_btt_eq_0_i_8_n_0;
  wire sig_btt_lteq_max_first_incr;
  wire sig_btt_lteq_max_first_incr0_carry__0_n_7;
  wire sig_btt_lteq_max_first_incr0_carry_i_10_n_0;
  wire sig_btt_lteq_max_first_incr0_carry_i_11_n_0;
  wire sig_btt_lteq_max_first_incr0_carry_i_1_n_0;
  wire sig_btt_lteq_max_first_incr0_carry_i_2_n_0;
  wire sig_btt_lteq_max_first_incr0_carry_i_3_n_0;
  wire sig_btt_lteq_max_first_incr0_carry_i_4_n_0;
  wire sig_btt_lteq_max_first_incr0_carry_i_5_n_0;
  wire sig_btt_lteq_max_first_incr0_carry_i_6_n_0;
  wire sig_btt_lteq_max_first_incr0_carry_i_7_n_0;
  wire sig_btt_lteq_max_first_incr0_carry_i_8_n_0;
  wire sig_btt_lteq_max_first_incr0_carry_i_9_n_0;
  wire sig_btt_lteq_max_first_incr0_carry_n_0;
  wire sig_btt_lteq_max_first_incr0_carry_n_1;
  wire sig_btt_lteq_max_first_incr0_carry_n_2;
  wire sig_btt_lteq_max_first_incr0_carry_n_3;
  wire sig_btt_lteq_max_first_incr0_carry_n_4;
  wire sig_btt_lteq_max_first_incr0_carry_n_5;
  wire sig_btt_lteq_max_first_incr0_carry_n_6;
  wire sig_btt_lteq_max_first_incr0_carry_n_7;
  wire sig_cmd_empty_reg_0;
  wire sig_cmd_full;
  wire sig_cmd_full0;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_curr_eof_reg;
  wire [3:0]sig_curr_strt_offset;
  wire [127:0]\sig_data_skid_reg_reg[127] ;
  wire sig_dre_halted;
  wire sig_dre_tvalid_i_reg;
  wire sig_eop_halt_xfer;
  wire sig_eop_halt_xfer_i_1_n_0;
  wire [0:0]sig_eop_halt_xfer_reg_0;
  wire [0:0]sig_eop_halt_xfer_reg_1;
  wire [0:0]sig_eop_halt_xfer_reg_10;
  wire [0:0]sig_eop_halt_xfer_reg_11;
  wire [0:0]sig_eop_halt_xfer_reg_12;
  wire [0:0]sig_eop_halt_xfer_reg_13;
  wire [0:0]sig_eop_halt_xfer_reg_14;
  wire [0:0]sig_eop_halt_xfer_reg_15;
  wire [0:0]sig_eop_halt_xfer_reg_16;
  wire [0:0]sig_eop_halt_xfer_reg_17;
  wire [0:0]sig_eop_halt_xfer_reg_18;
  wire [0:0]sig_eop_halt_xfer_reg_19;
  wire [0:0]sig_eop_halt_xfer_reg_2;
  wire [0:0]sig_eop_halt_xfer_reg_20;
  wire [0:0]sig_eop_halt_xfer_reg_21;
  wire [0:0]sig_eop_halt_xfer_reg_22;
  wire [0:0]sig_eop_halt_xfer_reg_23;
  wire [0:0]sig_eop_halt_xfer_reg_24;
  wire [0:0]sig_eop_halt_xfer_reg_25;
  wire sig_eop_halt_xfer_reg_26;
  wire [0:0]sig_eop_halt_xfer_reg_3;
  wire [0:0]sig_eop_halt_xfer_reg_4;
  wire [0:0]sig_eop_halt_xfer_reg_5;
  wire [0:0]sig_eop_halt_xfer_reg_6;
  wire [0:0]sig_eop_halt_xfer_reg_7;
  wire [0:0]sig_eop_halt_xfer_reg_8;
  wire [0:0]sig_eop_halt_xfer_reg_9;
  wire sig_eop_sent1_out;
  wire sig_eop_sent_reg;
  wire sig_eop_sent_reg0;
  wire [3:0]sig_fifo_mssai;
  wire sig_fifo_mssai0;
  wire [3:1]sig_fifo_mssai00_in;
  wire \sig_fifo_mssai[0]_i_1_n_0 ;
  wire [0:0]\sig_final_mux_bus[15]_89 ;
  wire sig_flush_db1;
  wire [0:0]sig_flush_db1_reg;
  wire [0:0]sig_flush_db1_reg_0;
  wire [0:0]sig_flush_db1_reg_1;
  wire [0:0]sig_flush_db1_reg_10;
  wire [0:0]sig_flush_db1_reg_11;
  wire [0:0]sig_flush_db1_reg_12;
  wire [0:0]sig_flush_db1_reg_13;
  wire [0:0]sig_flush_db1_reg_14;
  wire sig_flush_db1_reg_15;
  wire [0:0]sig_flush_db1_reg_2;
  wire [0:0]sig_flush_db1_reg_3;
  wire [0:0]sig_flush_db1_reg_4;
  wire [0:0]sig_flush_db1_reg_5;
  wire [0:0]sig_flush_db1_reg_6;
  wire [0:0]sig_flush_db1_reg_7;
  wire [0:0]sig_flush_db1_reg_8;
  wire [0:0]sig_flush_db1_reg_9;
  wire sig_flush_db2;
  wire [0:0]sig_flush_db2_reg;
  wire [0:0]sig_flush_db2_reg_0;
  wire [0:0]sig_flush_db2_reg_1;
  wire [0:0]sig_flush_db2_reg_10;
  wire [0:0]sig_flush_db2_reg_11;
  wire [0:0]sig_flush_db2_reg_12;
  wire [0:0]sig_flush_db2_reg_13;
  wire [0:0]sig_flush_db2_reg_14;
  wire [0:0]sig_flush_db2_reg_2;
  wire [0:0]sig_flush_db2_reg_3;
  wire [0:0]sig_flush_db2_reg_4;
  wire [0:0]sig_flush_db2_reg_5;
  wire [0:0]sig_flush_db2_reg_6;
  wire [0:0]sig_flush_db2_reg_7;
  wire [0:0]sig_flush_db2_reg_8;
  wire [0:0]sig_flush_db2_reg_9;
  wire sig_ibtt2dre_tready;
  wire sig_inhibit_rdy_n;
  wire sig_init_reg;
  wire sig_last_reg_out_reg;
  wire sig_ld_cmd;
  wire sig_m_valid_out_reg;
  wire [1:1]sig_max_first_increment0;
  wire \sig_max_first_increment[2]_i_1_n_0 ;
  wire \sig_max_first_increment[3]_i_3_n_0 ;
  wire \sig_max_first_increment[4]_i_1_n_0 ;
  wire \sig_max_first_increment[4]_i_2_n_0 ;
  wire \sig_max_first_increment_reg_n_0_[0] ;
  wire \sig_max_first_increment_reg_n_0_[1] ;
  wire \sig_max_first_increment_reg_n_0_[2] ;
  wire \sig_max_first_increment_reg_n_0_[3] ;
  wire \sig_max_first_increment_reg_n_0_[4] ;
  wire [2:0]sig_mssa_index;
  wire \sig_mssa_index_reg_out_reg[3] ;
  wire [2:0]\sig_next_strt_offset_reg[3]_0 ;
  wire [1:0]\sig_next_strt_offset_reg[3]_1 ;
  wire [0:0]sig_s_ready_out_reg;
  wire sig_scatter2drc_cmd_ready;
  wire [15:1]sig_scatter2dre_tstrb;
  wire sig_sm_ld_dre_cmd;
  wire [8:0]\sig_strb_reg_out_reg[14] ;
  wire [8:0]\sig_strb_reg_out_reg[15] ;
  wire [8:0]\sig_strb_reg_out_reg[1] ;
  wire [8:0]\sig_strb_reg_out_reg[2] ;
  wire [8:0]\sig_strb_reg_out_reg[3] ;
  wire [8:0]\sig_strb_reg_out_reg[8] ;
  wire [15:0]\sig_strb_skid_reg_reg[15] ;
  wire sig_stream_rst;
  wire [15:0]sig_strm_tstrb;
  wire sig_strm_tvalid;
  wire [21:1]sig_tstrb_fifo_data_out;
  wire sig_tstrb_fifo_rdy;
  wire sig_valid_fifo_ld12_out;
  wire skid2dre_wlast;
  wire [22:0]slice_insert_data;
  wire slice_insert_valid;
  wire [7:3]NLW_sig_btt_cntr_prv0_carry__1_CO_UNCONNECTED;
  wire [7:4]NLW_sig_btt_cntr_prv0_carry__1_O_UNCONNECTED;
  wire [7:0]NLW_sig_btt_lteq_max_first_incr0_carry_O_UNCONNECTED;
  wire [7:2]NLW_sig_btt_lteq_max_first_incr0_carry__0_CO_UNCONNECTED;
  wire [7:0]NLW_sig_btt_lteq_max_first_incr0_carry__0_O_UNCONNECTED;

  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_absorb2tlast_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(I_MSSAI_SKID_BUF_n_77),
        .Q(\GEN_INDET_BTT.lsig_absorb2tlast ),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair426" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[0]_i_1 
       (.I0(Q[0]),
        .I1(out[0]),
        .O(\sig_next_strt_offset_reg[3]_0 [0]));
  (* SOFT_HLUTNM = "soft_lutpair421" *) 
  LUT4 #(
    .INIT(16'h4BB4)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[1]_i_1 
       (.I0(Q[0]),
        .I1(out[0]),
        .I2(out[1]),
        .I3(Q[1]),
        .O(\sig_next_strt_offset_reg[3]_0 [1]));
  LUT6 #(
    .INIT(64'h00410000FFFFFFFF)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_1__0 
       (.I0(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_4__0_n_0 ),
        .I1(Q[0]),
        .I2(out[0]),
        .I3(\GEN_MUXFARM_128.sig_shift_case_reg_reg[3] ),
        .I4(E),
        .I5(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(SR));
  LUT5 #(
    .INIT(32'h69669969)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_3__0 
       (.I0(out[3]),
        .I1(Q[3]),
        .I2(Q[2]),
        .I3(out[2]),
        .I4(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_7__0_n_0 ),
        .O(\sig_next_strt_offset_reg[3]_0 [2]));
  (* SOFT_HLUTNM = "soft_lutpair425" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_4__0 
       (.I0(Q[1]),
        .I1(out[1]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_4__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair421" *) 
  LUT4 #(
    .INIT(16'hBB2B)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_7__0 
       (.I0(Q[1]),
        .I1(out[1]),
        .I2(out[0]),
        .I3(Q[0]),
        .O(\GEN_MUXFARM_128.sig_shift_case_reg[3]_i_7__0_n_0 ));
  design_1_axi_dma_0_0_axi_datamover_mssai_skid_buf I_MSSAI_SKID_BUF
       (.CO(sig_btt_lteq_max_first_incr),
        .D(D),
        .E(sig_btt_cntr02_out),
        .\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9] (\GEN_DELAY_REG[0].sig_delay_data_reg_reg[0][9] ),
        .\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9] (\GEN_DELAY_REG[11].sig_delay_data_reg_reg[11][9] ),
        .\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9] (\GEN_DELAY_REG[12].sig_delay_data_reg_reg[12][9] ),
        .\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9] (\GEN_DELAY_REG[2].sig_delay_data_reg_reg[2][9] ),
        .\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9] (\GEN_DELAY_REG[3].sig_delay_data_reg_reg[3][9] ),
        .\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9] (\GEN_DELAY_REG[4].sig_delay_data_reg_reg[4][9] ),
        .\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9] (\GEN_DELAY_REG[5].sig_delay_data_reg_reg[5][9] ),
        .\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9] (\GEN_DELAY_REG[6].sig_delay_data_reg_reg[6][9] ),
        .\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9] (\GEN_DELAY_REG[7].sig_delay_data_reg_reg[7][9] ),
        .\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9] (\GEN_DELAY_REG[9].sig_delay_data_reg_reg[9][9] ),
        .\GEN_INDET_BTT.lsig_absorb2tlast (\GEN_INDET_BTT.lsig_absorb2tlast ),
        .\GEN_INDET_BTT.lsig_absorb2tlast_reg (I_MSSAI_SKID_BUF_n_2),
        .\GEN_INPUT_REG[13].sig_input_data_reg_reg[13][9] (\gen_fwft.empty_fwft_i_reg [8]),
        .\GEN_INPUT_REG[5].sig_input_data_reg_reg[5][9] (I_TSTRB_FIFO_n_31),
        .\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8] (\GEN_OUTPUT_REG[10].sig_output_data_reg_reg[10][8] ),
        .\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8] (\GEN_OUTPUT_REG[11].sig_output_data_reg_reg[11][8] ),
        .\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8] (\GEN_OUTPUT_REG[12].sig_output_data_reg_reg[12][8] ),
        .\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8] (\GEN_OUTPUT_REG[13].sig_output_data_reg_reg[13][8] ),
        .\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8] (\GEN_OUTPUT_REG[14].sig_output_data_reg_reg[14][8] ),
        .\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8] (\GEN_OUTPUT_REG[1].sig_output_data_reg_reg[1][8] ),
        .\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8] (\GEN_OUTPUT_REG[2].sig_output_data_reg_reg[2][8] ),
        .\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8] (\GEN_OUTPUT_REG[3].sig_output_data_reg_reg[3][8] ),
        .\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8] (\GEN_OUTPUT_REG[4].sig_output_data_reg_reg[4][8] ),
        .\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8] (\GEN_OUTPUT_REG[5].sig_output_data_reg_reg[5][8] ),
        .\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8] (\GEN_OUTPUT_REG[6].sig_output_data_reg_reg[6][8] ),
        .\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8] (\GEN_OUTPUT_REG[7].sig_output_data_reg_reg[7][8] ),
        .\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] (\GEN_OUTPUT_REG[8].sig_output_data_reg_reg[8][8] ),
        .\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8] (\GEN_OUTPUT_REG[9].sig_output_data_reg_reg[9][8] ),
        .Q(sig_strm_tstrb),
        .\USE_SYNC_FIFO.sig_rd_fifo (\USE_SYNC_FIFO.sig_rd_fifo ),
        .dout({sig_tstrb_fifo_data_out[21:18],sig_tstrb_fifo_data_out[15:14],sig_tstrb_fifo_data_out[12:1]}),
        .empty(I_TSTRB_FIFO_n_19),
        .\gen_fwft.empty_fwft_i_reg (\gen_fwft.empty_fwft_i_reg_0 ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][12] (I_MSSAI_SKID_BUF_n_75),
        .ld_btt_cntr_reg10(ld_btt_cntr_reg10),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(sig_strm_tvalid),
        .s2mm_strm_wready(s2mm_strm_wready),
        .sig_btt_eq_0(sig_btt_eq_0),
        .sig_btt_eq_0_reg(I_MSSAI_SKID_BUF_n_6),
        .sig_btt_eq_0_reg_0(sig_btt_eq_0_i_2_n_0),
        .sig_btt_eq_0_reg_1(sig_btt_eq_0_i_3_n_0),
        .sig_btt_eq_0_reg_2(sig_btt_eq_0_i_4_n_0),
        .sig_cmd_empty_reg(sig_cmd_empty_reg_0),
        .sig_cmd_full0(sig_cmd_full0),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg(I_MSSAI_SKID_BUF_n_77),
        .\sig_data_reg_out_reg[127]_0 ({\gen_fwft.empty_fwft_i_reg [7:0],\sig_strb_reg_out_reg[15] [7:0],\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 [7:0],\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] [7:0],\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 [7:0],\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] [7:0],\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] [7:0],\sig_strb_reg_out_reg[8] [7:0],\gen_fwft.empty_fwft_i_reg_2 [7:0],\gen_fwft.empty_fwft_i_reg_1 [7:0],\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] [7:0],\sig_strb_reg_out_reg[2] [7:0],\sig_strb_reg_out_reg[1] [7:0]}),
        .\sig_data_skid_reg_reg[127]_0 (\sig_data_skid_reg_reg[127] ),
        .sig_dre_tvalid_i_reg(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .sig_eop_halt_xfer(sig_eop_halt_xfer),
        .sig_eop_halt_xfer_reg(sig_eop_halt_xfer_reg_0),
        .sig_eop_halt_xfer_reg_0(sig_advance_pipe_data76_out),
        .sig_eop_halt_xfer_reg_1(sig_eop_halt_xfer_reg_1),
        .sig_eop_halt_xfer_reg_10(sig_eop_halt_xfer_reg_10),
        .sig_eop_halt_xfer_reg_11(sig_eop_halt_xfer_reg_11),
        .sig_eop_halt_xfer_reg_12(sig_eop_halt_xfer_reg_12),
        .sig_eop_halt_xfer_reg_13(sig_eop_halt_xfer_reg_13),
        .sig_eop_halt_xfer_reg_14(sig_eop_halt_xfer_reg_14),
        .sig_eop_halt_xfer_reg_15(sig_eop_halt_xfer_reg_15),
        .sig_eop_halt_xfer_reg_16(sig_eop_halt_xfer_reg_16),
        .sig_eop_halt_xfer_reg_17(sig_eop_halt_xfer_reg_17),
        .sig_eop_halt_xfer_reg_18(sig_eop_halt_xfer_reg_18),
        .sig_eop_halt_xfer_reg_19(sig_eop_halt_xfer_reg_19),
        .sig_eop_halt_xfer_reg_2(sig_eop_halt_xfer_reg_2),
        .sig_eop_halt_xfer_reg_20(sig_eop_halt_xfer_reg_20),
        .sig_eop_halt_xfer_reg_21(sig_eop_halt_xfer_reg_21),
        .sig_eop_halt_xfer_reg_22(sig_eop_halt_xfer_reg_22),
        .sig_eop_halt_xfer_reg_23(sig_eop_halt_xfer_reg_23),
        .sig_eop_halt_xfer_reg_24(sig_eop_halt_xfer_reg_24),
        .sig_eop_halt_xfer_reg_25(sig_eop_halt_xfer_reg_25),
        .sig_eop_halt_xfer_reg_26(sig_eop_halt_xfer_reg_26),
        .sig_eop_halt_xfer_reg_3(sig_eop_halt_xfer_reg_3),
        .sig_eop_halt_xfer_reg_4(sig_eop_halt_xfer_reg_4),
        .sig_eop_halt_xfer_reg_5(sig_eop_halt_xfer_reg_5),
        .sig_eop_halt_xfer_reg_6(sig_eop_halt_xfer_reg_6),
        .sig_eop_halt_xfer_reg_7(sig_eop_halt_xfer_reg_7),
        .sig_eop_halt_xfer_reg_8(sig_eop_halt_xfer_reg_8),
        .sig_eop_halt_xfer_reg_9(sig_eop_halt_xfer_reg_9),
        .sig_eop_sent1_out(sig_eop_sent1_out),
        .sig_eop_sent_reg_reg(sig_dre_tvalid_i_reg),
        .sig_eop_sent_reg_reg_0(I_TSTRB_FIFO_n_60),
        .\sig_final_mux_bus[15]_89 (\sig_final_mux_bus[15]_89 ),
        .sig_flush_db1(sig_flush_db1),
        .sig_flush_db2(sig_flush_db2),
        .sig_init_reg(sig_init_reg),
        .sig_last_reg_out_reg_0(sig_last_reg_out_reg),
        .sig_m_valid_out_reg_0(sig_m_valid_out_reg),
        .\sig_mssa_index_reg_out_reg[2]_0 (sig_mssa_index),
        .\sig_mssa_index_reg_out_reg[3]_0 (\sig_mssa_index_reg_out_reg[3] ),
        .sig_s_ready_out_reg_0(sig_s_ready_out_reg),
        .\sig_strb_reg_out_reg[11]_0 (I_MSSAI_SKID_BUF_n_76),
        .\sig_strb_reg_out_reg[14]_0 (\sig_strb_reg_out_reg[14] ),
        .\sig_strb_reg_out_reg[15]_0 ({sig_scatter2dre_tstrb[15],sig_scatter2dre_tstrb[2:1]}),
        .\sig_strb_reg_out_reg[3]_0 (\sig_strb_reg_out_reg[3] ),
        .\sig_strb_reg_out_reg[5]_0 (I_MSSAI_SKID_BUF_n_73),
        .\sig_strb_skid_reg_reg[15]_0 (\sig_strb_skid_reg_reg[15] ),
        .sig_stream_rst(sig_stream_rst),
        .sig_valid_fifo_ld12_out(sig_valid_fifo_ld12_out),
        .skid2dre_wlast(skid2dre_wlast));
  design_1_axi_dma_0_0_axi_datamover_fifo__parameterized8 I_TSTRB_FIFO
       (.\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] (\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 (sig_mssa_index),
        .\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] (\sig_mssa_index_reg_out_reg[3] ),
        .\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] (I_MSSAI_SKID_BUF_n_73),
        .\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] ({sig_scatter2dre_tstrb[15],sig_scatter2dre_tstrb[2:1]}),
        .\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 (I_MSSAI_SKID_BUF_n_76),
        .\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] (I_MSSAI_SKID_BUF_n_75),
        .Q(sig_strm_tstrb),
        .SR(sig_eop_sent_reg0),
        .\USE_SYNC_FIFO.sig_rd_fifo (\USE_SYNC_FIFO.sig_rd_fifo ),
        .din(slice_insert_data),
        .dout({sig_tstrb_fifo_data_out[21:18],sig_tstrb_fifo_data_out[15:14],sig_tstrb_fifo_data_out[12:1]}),
        .dre2wdc_wvalid(dre2wdc_wvalid),
        .empty(I_TSTRB_FIFO_n_19),
        .full(I_TSTRB_FIFO_n_0),
        .\gen_fwft.empty_fwft_i_reg (\gen_fwft.empty_fwft_i_reg [8]),
        .\gen_fwft.empty_fwft_i_reg_0 (\gen_fwft.empty_fwft_i_reg_1 [8]),
        .\gen_fwft.empty_fwft_i_reg_1 (\gen_fwft.empty_fwft_i_reg_2 [8]),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] [8]),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] (I_TSTRB_FIFO_n_31),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] [8]),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] [8]),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 [8]),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 [8]),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] (I_TSTRB_FIFO_n_60),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] [8]),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(sig_strm_tvalid),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_dre_halted(sig_dre_halted),
        .sig_dre_tvalid_i_reg(sig_dre_tvalid_i_reg),
        .sig_eop_halt_xfer(sig_eop_halt_xfer),
        .sig_eop_sent_reg(sig_eop_sent_reg),
        .sig_flush_db1(sig_flush_db1),
        .sig_flush_db1_reg(sig_flush_db1_reg),
        .sig_flush_db1_reg_0(sig_flush_db1_reg_0),
        .sig_flush_db1_reg_1(sig_flush_db1_reg_1),
        .sig_flush_db1_reg_10(sig_flush_db1_reg_10),
        .sig_flush_db1_reg_11(sig_flush_db1_reg_11),
        .sig_flush_db1_reg_12(sig_flush_db1_reg_12),
        .sig_flush_db1_reg_13(sig_flush_db1_reg_13),
        .sig_flush_db1_reg_14(sig_flush_db1_reg_14),
        .sig_flush_db1_reg_15(sig_flush_db1_reg_15),
        .sig_flush_db1_reg_2(sig_flush_db1_reg_2),
        .sig_flush_db1_reg_3(sig_flush_db1_reg_3),
        .sig_flush_db1_reg_4(sig_flush_db1_reg_4),
        .sig_flush_db1_reg_5(sig_flush_db1_reg_5),
        .sig_flush_db1_reg_6(sig_flush_db1_reg_6),
        .sig_flush_db1_reg_7(sig_flush_db1_reg_7),
        .sig_flush_db1_reg_8(sig_flush_db1_reg_8),
        .sig_flush_db1_reg_9(sig_flush_db1_reg_9),
        .sig_flush_db2(sig_flush_db2),
        .sig_flush_db2_reg(sig_flush_db2_reg),
        .sig_flush_db2_reg_0(sig_flush_db2_reg_0),
        .sig_flush_db2_reg_1(sig_flush_db2_reg_1),
        .sig_flush_db2_reg_10(sig_flush_db2_reg_10),
        .sig_flush_db2_reg_11(sig_flush_db2_reg_11),
        .sig_flush_db2_reg_12(sig_flush_db2_reg_12),
        .sig_flush_db2_reg_13(sig_flush_db2_reg_13),
        .sig_flush_db2_reg_14(sig_flush_db2_reg_14),
        .sig_flush_db2_reg_2(sig_flush_db2_reg_2),
        .sig_flush_db2_reg_3(sig_flush_db2_reg_3),
        .sig_flush_db2_reg_4(sig_flush_db2_reg_4),
        .sig_flush_db2_reg_5(sig_flush_db2_reg_5),
        .sig_flush_db2_reg_6(sig_flush_db2_reg_6),
        .sig_flush_db2_reg_7(sig_flush_db2_reg_7),
        .sig_flush_db2_reg_8(sig_flush_db2_reg_8),
        .sig_flush_db2_reg_9(sig_flush_db2_reg_9),
        .sig_ibtt2dre_tready(sig_ibtt2dre_tready),
        .sig_inhibit_rdy_n(sig_inhibit_rdy_n),
        .\sig_strb_reg_out_reg[15] (\sig_strb_reg_out_reg[15] [8]),
        .\sig_strb_reg_out_reg[1] (\sig_strb_reg_out_reg[1] [8]),
        .\sig_strb_reg_out_reg[2] (\sig_strb_reg_out_reg[2] [8]),
        .\sig_strb_reg_out_reg[8] (\sig_strb_reg_out_reg[8] [8]),
        .slice_insert_valid(slice_insert_valid));
  design_1_axi_dma_0_0_axi_datamover_slice SLICE_INSERTION
       (.CO(sig_btt_lteq_max_first_incr),
        .E(sig_btt_cntr02_out),
        .Q(sig_curr_strt_offset),
        .S({SLICE_INSERTION_n_6,SLICE_INSERTION_n_7}),
        .SR(SLICE_INSERTION_n_1),
        .din(slice_insert_data),
        .full(I_TSTRB_FIFO_n_0),
        .ld_btt_cntr_reg1(ld_btt_cntr_reg1),
        .ld_btt_cntr_reg1_reg(SLICE_INSERTION_n_8),
        .ld_btt_cntr_reg1_reg_0(I_MSSAI_SKID_BUF_n_2),
        .ld_btt_cntr_reg2(ld_btt_cntr_reg2),
        .ld_btt_cntr_reg3(ld_btt_cntr_reg3),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(sig_btt_cntr_dup[19:16]),
        .sig_btt_eq_0(sig_btt_eq_0),
        .sig_cmd_full(sig_cmd_full),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_curr_eof_reg(sig_curr_eof_reg),
        .sig_eop_sent_reg(sig_eop_sent_reg),
        .sig_inhibit_rdy_n(sig_inhibit_rdy_n),
        .sig_sm_ld_dre_cmd(sig_sm_ld_dre_cmd),
        .sig_sm_ld_dre_cmd_reg(SLICE_INSERTION_n_3),
        .sig_stream_rst(sig_stream_rst),
        .sig_tstrb_fifo_rdy(sig_tstrb_fifo_rdy),
        .sig_valid_fifo_ld12_out(sig_valid_fifo_ld12_out),
        .slice_insert_valid(slice_insert_valid),
        .\storage_data[20]_i_9_0 ({\sig_btt_cntr_reg_n_0_[19] ,\sig_btt_cntr_reg_n_0_[18] ,\sig_btt_cntr_reg_n_0_[17] ,\sig_btt_cntr_reg_n_0_[16] ,\sig_btt_cntr_reg_n_0_[15] ,\sig_btt_cntr_reg_n_0_[14] ,\sig_btt_cntr_reg_n_0_[13] ,\sig_btt_cntr_reg_n_0_[12] ,\sig_btt_cntr_reg_n_0_[11] ,\sig_btt_cntr_reg_n_0_[10] ,\sig_btt_cntr_reg_n_0_[9] ,\sig_btt_cntr_reg_n_0_[8] ,\sig_btt_cntr_reg_n_0_[7] ,\sig_btt_cntr_reg_n_0_[6] ,\sig_btt_cntr_reg_n_0_[5] ,\sig_btt_cntr_reg_n_0_[4] ,\sig_btt_cntr_reg_n_0_[3] ,\sig_btt_cntr_reg_n_0_[2] ,\sig_btt_cntr_reg_n_0_[1] ,\sig_btt_cntr_reg_n_0_[0] }),
        .\storage_data_reg[19]_0 (sig_fifo_mssai));
  FDRE #(
    .INIT(1'b0)) 
    ld_btt_cntr_reg1_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(SLICE_INSERTION_n_8),
        .Q(ld_btt_cntr_reg1),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    ld_btt_cntr_reg2_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_tstrb_fifo_rdy),
        .D(ld_btt_cntr_reg1),
        .Q(ld_btt_cntr_reg2),
        .R(ld_btt_cntr_reg10));
  LUT2 #(
    .INIT(4'hE)) 
    ld_btt_cntr_reg3_i_1
       (.I0(ld_btt_cntr_reg3),
        .I1(ld_btt_cntr_reg2),
        .O(ld_btt_cntr_reg30));
  FDRE #(
    .INIT(1'b0)) 
    ld_btt_cntr_reg3_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_tstrb_fifo_rdy),
        .D(ld_btt_cntr_reg30),
        .Q(ld_btt_cntr_reg3),
        .R(ld_btt_cntr_reg10));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[0]_i_1 
       (.I0(out[4]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[0]),
        .O(sel0[0]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[10]_i_1 
       (.I0(out[14]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[10]),
        .O(sel0[10]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[11]_i_1 
       (.I0(out[15]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[11]),
        .O(sel0[11]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[12]_i_1 
       (.I0(out[16]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[12]),
        .O(sel0[12]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[13]_i_1 
       (.I0(out[17]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[13]),
        .O(sel0[13]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[14]_i_1 
       (.I0(out[18]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[14]),
        .O(sel0[14]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[15]_i_1 
       (.I0(out[19]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[15]),
        .O(sel0[15]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[16]_i_1 
       (.I0(out[20]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[16]),
        .O(sel0[16]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[17]_i_1 
       (.I0(out[21]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[17]),
        .O(sel0[17]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[18]_i_1 
       (.I0(out[22]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[18]),
        .O(sel0[18]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[19]_i_3__0 
       (.I0(out[23]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[19]),
        .O(sel0[19]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[1]_i_1 
       (.I0(out[5]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[1]),
        .O(sel0[1]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[2]_i_1 
       (.I0(out[6]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[2]),
        .O(sel0[2]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[3]_i_1 
       (.I0(out[7]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[3]),
        .O(sel0[3]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[4]_i_1 
       (.I0(out[8]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[4]),
        .O(sel0[4]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[5]_i_1 
       (.I0(out[9]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[5]),
        .O(sel0[5]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[6]_i_1 
       (.I0(out[10]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[6]),
        .O(sel0[6]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[7]_i_1 
       (.I0(out[11]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[7]),
        .O(sel0[7]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[8]_i_1 
       (.I0(out[12]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[8]),
        .O(sel0[8]));
  LUT4 #(
    .INIT(16'hFB08)) 
    \sig_btt_cntr[9]_i_1 
       (.I0(out[13]),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(sig_btt_cntr_prv0[9]),
        .O(sel0[9]));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[0]),
        .Q(sig_btt_cntr_dup[0]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[10]),
        .Q(sig_btt_cntr_dup[10]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[11]),
        .Q(sig_btt_cntr_dup[11]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[12]),
        .Q(sig_btt_cntr_dup[12]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[13]),
        .Q(sig_btt_cntr_dup[13]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[14]),
        .Q(sig_btt_cntr_dup[14]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[15]),
        .Q(sig_btt_cntr_dup[15]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[16]),
        .Q(sig_btt_cntr_dup[16]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[17]),
        .Q(sig_btt_cntr_dup[17]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[18]),
        .Q(sig_btt_cntr_dup[18]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[19]),
        .Q(sig_btt_cntr_dup[19]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[1]),
        .Q(sig_btt_cntr_dup[1]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[2]),
        .Q(sig_btt_cntr_dup[2]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[3]),
        .Q(sig_btt_cntr_dup[3]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[4]),
        .Q(sig_btt_cntr_dup[4]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[5]),
        .Q(sig_btt_cntr_dup[5]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[6]),
        .Q(sig_btt_cntr_dup[6]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[7]),
        .Q(sig_btt_cntr_dup[7]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[8]),
        .Q(sig_btt_cntr_dup[8]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_dup_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[9]),
        .Q(sig_btt_cntr_dup[9]),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY8 sig_btt_cntr_prv0_carry
       (.CI(1'b1),
        .CI_TOP(1'b0),
        .CO({sig_btt_cntr_prv0_carry_n_0,sig_btt_cntr_prv0_carry_n_1,sig_btt_cntr_prv0_carry_n_2,sig_btt_cntr_prv0_carry_n_3,sig_btt_cntr_prv0_carry_n_4,sig_btt_cntr_prv0_carry_n_5,sig_btt_cntr_prv0_carry_n_6,sig_btt_cntr_prv0_carry_n_7}),
        .DI(sig_btt_cntr_dup[7:0]),
        .O(sig_btt_cntr_prv0[7:0]),
        .S({sig_btt_cntr_prv0_carry_i_1_n_0,sig_btt_cntr_prv0_carry_i_2_n_0,sig_btt_cntr_prv0_carry_i_3_n_0,sig_btt_cntr_prv0_carry_i_4_n_0,sig_btt_cntr_prv0_carry_i_5_n_0,sig_btt_cntr_prv0_carry_i_6_n_0,sig_btt_cntr_prv0_carry_i_7_n_0,sig_btt_cntr_prv0_carry_i_8_n_0}));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY8 sig_btt_cntr_prv0_carry__0
       (.CI(sig_btt_cntr_prv0_carry_n_0),
        .CI_TOP(1'b0),
        .CO({sig_btt_cntr_prv0_carry__0_n_0,sig_btt_cntr_prv0_carry__0_n_1,sig_btt_cntr_prv0_carry__0_n_2,sig_btt_cntr_prv0_carry__0_n_3,sig_btt_cntr_prv0_carry__0_n_4,sig_btt_cntr_prv0_carry__0_n_5,sig_btt_cntr_prv0_carry__0_n_6,sig_btt_cntr_prv0_carry__0_n_7}),
        .DI(sig_btt_cntr_dup[15:8]),
        .O(sig_btt_cntr_prv0[15:8]),
        .S({sig_btt_cntr_prv0_carry__0_i_1_n_0,sig_btt_cntr_prv0_carry__0_i_2_n_0,sig_btt_cntr_prv0_carry__0_i_3_n_0,sig_btt_cntr_prv0_carry__0_i_4_n_0,sig_btt_cntr_prv0_carry__0_i_5_n_0,sig_btt_cntr_prv0_carry__0_i_6_n_0,sig_btt_cntr_prv0_carry__0_i_7_n_0,sig_btt_cntr_prv0_carry__0_i_8_n_0}));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry__0_i_1
       (.I0(sig_btt_cntr_dup[15]),
        .I1(\sig_btt_cntr_reg_n_0_[15] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry__0_i_1_n_0));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry__0_i_2
       (.I0(sig_btt_cntr_dup[14]),
        .I1(\sig_btt_cntr_reg_n_0_[14] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry__0_i_2_n_0));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry__0_i_3
       (.I0(sig_btt_cntr_dup[13]),
        .I1(\sig_btt_cntr_reg_n_0_[13] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry__0_i_3_n_0));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry__0_i_4
       (.I0(sig_btt_cntr_dup[12]),
        .I1(\sig_btt_cntr_reg_n_0_[12] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry__0_i_4_n_0));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry__0_i_5
       (.I0(sig_btt_cntr_dup[11]),
        .I1(\sig_btt_cntr_reg_n_0_[11] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry__0_i_5_n_0));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry__0_i_6
       (.I0(sig_btt_cntr_dup[10]),
        .I1(\sig_btt_cntr_reg_n_0_[10] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry__0_i_6_n_0));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry__0_i_7
       (.I0(sig_btt_cntr_dup[9]),
        .I1(\sig_btt_cntr_reg_n_0_[9] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry__0_i_7_n_0));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry__0_i_8
       (.I0(sig_btt_cntr_dup[8]),
        .I1(\sig_btt_cntr_reg_n_0_[8] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry__0_i_8_n_0));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY8 sig_btt_cntr_prv0_carry__1
       (.CI(sig_btt_cntr_prv0_carry__0_n_0),
        .CI_TOP(1'b0),
        .CO({NLW_sig_btt_cntr_prv0_carry__1_CO_UNCONNECTED[7:3],sig_btt_cntr_prv0_carry__1_n_5,sig_btt_cntr_prv0_carry__1_n_6,sig_btt_cntr_prv0_carry__1_n_7}),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,sig_btt_cntr_dup[18:16]}),
        .O({NLW_sig_btt_cntr_prv0_carry__1_O_UNCONNECTED[7:4],sig_btt_cntr_prv0[19:16]}),
        .S({1'b0,1'b0,1'b0,1'b0,sig_btt_cntr_prv0_carry__1_i_1_n_0,sig_btt_cntr_prv0_carry__1_i_2_n_0,sig_btt_cntr_prv0_carry__1_i_3_n_0,sig_btt_cntr_prv0_carry__1_i_4_n_0}));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry__1_i_1
       (.I0(sig_btt_cntr_dup[19]),
        .I1(\sig_btt_cntr_reg_n_0_[19] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry__1_i_1_n_0));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry__1_i_2
       (.I0(sig_btt_cntr_dup[18]),
        .I1(\sig_btt_cntr_reg_n_0_[18] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry__1_i_2_n_0));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry__1_i_3
       (.I0(sig_btt_cntr_dup[17]),
        .I1(\sig_btt_cntr_reg_n_0_[17] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry__1_i_3_n_0));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry__1_i_4
       (.I0(sig_btt_cntr_dup[16]),
        .I1(\sig_btt_cntr_reg_n_0_[16] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry__1_i_4_n_0));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry_i_1
       (.I0(sig_btt_cntr_dup[7]),
        .I1(\sig_btt_cntr_reg_n_0_[7] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry_i_1_n_0));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry_i_2
       (.I0(sig_btt_cntr_dup[6]),
        .I1(\sig_btt_cntr_reg_n_0_[6] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry_i_2_n_0));
  LUT3 #(
    .INIT(8'h95)) 
    sig_btt_cntr_prv0_carry_i_3
       (.I0(sig_btt_cntr_dup[5]),
        .I1(\sig_btt_cntr_reg_n_0_[5] ),
        .I2(sig_btt_lteq_max_first_incr),
        .O(sig_btt_cntr_prv0_carry_i_3_n_0));
  LUT4 #(
    .INIT(16'hA959)) 
    sig_btt_cntr_prv0_carry_i_4
       (.I0(sig_btt_cntr_dup[4]),
        .I1(\sig_max_first_increment_reg_n_0_[4] ),
        .I2(sig_btt_lteq_max_first_incr),
        .I3(\sig_btt_cntr_reg_n_0_[4] ),
        .O(sig_btt_cntr_prv0_carry_i_4_n_0));
  LUT4 #(
    .INIT(16'hA959)) 
    sig_btt_cntr_prv0_carry_i_5
       (.I0(sig_btt_cntr_dup[3]),
        .I1(\sig_max_first_increment_reg_n_0_[3] ),
        .I2(sig_btt_lteq_max_first_incr),
        .I3(\sig_btt_cntr_reg_n_0_[3] ),
        .O(sig_btt_cntr_prv0_carry_i_5_n_0));
  LUT4 #(
    .INIT(16'hA959)) 
    sig_btt_cntr_prv0_carry_i_6
       (.I0(sig_btt_cntr_dup[2]),
        .I1(\sig_max_first_increment_reg_n_0_[2] ),
        .I2(sig_btt_lteq_max_first_incr),
        .I3(\sig_btt_cntr_reg_n_0_[2] ),
        .O(sig_btt_cntr_prv0_carry_i_6_n_0));
  LUT4 #(
    .INIT(16'hA959)) 
    sig_btt_cntr_prv0_carry_i_7
       (.I0(sig_btt_cntr_dup[1]),
        .I1(\sig_max_first_increment_reg_n_0_[1] ),
        .I2(sig_btt_lteq_max_first_incr),
        .I3(\sig_btt_cntr_reg_n_0_[1] ),
        .O(sig_btt_cntr_prv0_carry_i_7_n_0));
  LUT4 #(
    .INIT(16'hA959)) 
    sig_btt_cntr_prv0_carry_i_8
       (.I0(sig_btt_cntr_dup[0]),
        .I1(\sig_max_first_increment_reg_n_0_[0] ),
        .I2(sig_btt_lteq_max_first_incr),
        .I3(\sig_btt_cntr_reg_n_0_[0] ),
        .O(sig_btt_cntr_prv0_carry_i_8_n_0));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[0]),
        .Q(\sig_btt_cntr_reg_n_0_[0] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[10]),
        .Q(\sig_btt_cntr_reg_n_0_[10] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[11]),
        .Q(\sig_btt_cntr_reg_n_0_[11] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[12]),
        .Q(\sig_btt_cntr_reg_n_0_[12] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[13]),
        .Q(\sig_btt_cntr_reg_n_0_[13] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[14]),
        .Q(\sig_btt_cntr_reg_n_0_[14] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[15]),
        .Q(\sig_btt_cntr_reg_n_0_[15] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[16]),
        .Q(\sig_btt_cntr_reg_n_0_[16] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[17]),
        .Q(\sig_btt_cntr_reg_n_0_[17] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[18]),
        .Q(\sig_btt_cntr_reg_n_0_[18] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[19]),
        .Q(\sig_btt_cntr_reg_n_0_[19] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[1]),
        .Q(\sig_btt_cntr_reg_n_0_[1] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[2]),
        .Q(\sig_btt_cntr_reg_n_0_[2] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[3]),
        .Q(\sig_btt_cntr_reg_n_0_[3] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[4]),
        .Q(\sig_btt_cntr_reg_n_0_[4] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[5]),
        .Q(\sig_btt_cntr_reg_n_0_[5] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[6]),
        .Q(\sig_btt_cntr_reg_n_0_[6] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[7]),
        .Q(\sig_btt_cntr_reg_n_0_[7] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[8]),
        .Q(\sig_btt_cntr_reg_n_0_[8] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \sig_btt_cntr_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_btt_cntr02_out),
        .D(sel0[9]),
        .Q(\sig_btt_cntr_reg_n_0_[9] ),
        .R(I_MSSAI_SKID_BUF_n_2));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFFE)) 
    sig_btt_eq_0_i_2
       (.I0(sel0[3]),
        .I1(sel0[11]),
        .I2(sel0[0]),
        .I3(sel0[10]),
        .I4(sig_btt_eq_0_i_5_n_0),
        .I5(sig_btt_eq_0_i_6_n_0),
        .O(sig_btt_eq_0_i_2_n_0));
  LUT6 #(
    .INIT(64'h0000000000001015)) 
    sig_btt_eq_0_i_3
       (.I0(sel0[1]),
        .I1(out[18]),
        .I2(sig_ld_cmd),
        .I3(sig_btt_cntr_prv0[14]),
        .I4(sel0[12]),
        .I5(sel0[19]),
        .O(sig_btt_eq_0_i_3_n_0));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    sig_btt_eq_0_i_4
       (.I0(sel0[4]),
        .I1(sel0[6]),
        .I2(sel0[2]),
        .I3(sel0[17]),
        .I4(sig_btt_eq_0_i_7_n_0),
        .I5(sig_btt_eq_0_i_8_n_0),
        .O(sig_btt_eq_0_i_4_n_0));
  LUT6 #(
    .INIT(64'hFAFFFAFAFACCFAFA)) 
    sig_btt_eq_0_i_5
       (.I0(sig_btt_cntr_prv0[7]),
        .I1(out[11]),
        .I2(sig_btt_cntr_prv0[9]),
        .I3(sig_cmd_full),
        .I4(sig_sm_ld_dre_cmd),
        .I5(out[13]),
        .O(sig_btt_eq_0_i_5_n_0));
  LUT6 #(
    .INIT(64'hFAFFFAFAFACCFAFA)) 
    sig_btt_eq_0_i_6
       (.I0(sig_btt_cntr_prv0[5]),
        .I1(out[9]),
        .I2(sig_btt_cntr_prv0[8]),
        .I3(sig_cmd_full),
        .I4(sig_sm_ld_dre_cmd),
        .I5(out[12]),
        .O(sig_btt_eq_0_i_6_n_0));
  LUT6 #(
    .INIT(64'hFAFFFAFAFACCFAFA)) 
    sig_btt_eq_0_i_7
       (.I0(sig_btt_cntr_prv0[18]),
        .I1(out[22]),
        .I2(sig_btt_cntr_prv0[16]),
        .I3(sig_cmd_full),
        .I4(sig_sm_ld_dre_cmd),
        .I5(out[20]),
        .O(sig_btt_eq_0_i_7_n_0));
  LUT6 #(
    .INIT(64'hFAFFFAFAFACCFAFA)) 
    sig_btt_eq_0_i_8
       (.I0(sig_btt_cntr_prv0[13]),
        .I1(out[17]),
        .I2(sig_btt_cntr_prv0[15]),
        .I3(sig_cmd_full),
        .I4(sig_sm_ld_dre_cmd),
        .I5(out[19]),
        .O(sig_btt_eq_0_i_8_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_btt_eq_0_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(I_MSSAI_SKID_BUF_n_6),
        .Q(sig_btt_eq_0),
        .R(1'b0));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY8 sig_btt_lteq_max_first_incr0_carry
       (.CI(1'b1),
        .CI_TOP(1'b0),
        .CO({sig_btt_lteq_max_first_incr0_carry_n_0,sig_btt_lteq_max_first_incr0_carry_n_1,sig_btt_lteq_max_first_incr0_carry_n_2,sig_btt_lteq_max_first_incr0_carry_n_3,sig_btt_lteq_max_first_incr0_carry_n_4,sig_btt_lteq_max_first_incr0_carry_n_5,sig_btt_lteq_max_first_incr0_carry_n_6,sig_btt_lteq_max_first_incr0_carry_n_7}),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,sig_btt_lteq_max_first_incr0_carry_i_1_n_0,sig_btt_lteq_max_first_incr0_carry_i_2_n_0,sig_btt_lteq_max_first_incr0_carry_i_3_n_0}),
        .O(NLW_sig_btt_lteq_max_first_incr0_carry_O_UNCONNECTED[7:0]),
        .S({sig_btt_lteq_max_first_incr0_carry_i_4_n_0,sig_btt_lteq_max_first_incr0_carry_i_5_n_0,sig_btt_lteq_max_first_incr0_carry_i_6_n_0,sig_btt_lteq_max_first_incr0_carry_i_7_n_0,sig_btt_lteq_max_first_incr0_carry_i_8_n_0,sig_btt_lteq_max_first_incr0_carry_i_9_n_0,sig_btt_lteq_max_first_incr0_carry_i_10_n_0,sig_btt_lteq_max_first_incr0_carry_i_11_n_0}));
  (* COMPARATOR_THRESHOLD = "11" *) 
  CARRY8 sig_btt_lteq_max_first_incr0_carry__0
       (.CI(sig_btt_lteq_max_first_incr0_carry_n_0),
        .CI_TOP(1'b0),
        .CO({NLW_sig_btt_lteq_max_first_incr0_carry__0_CO_UNCONNECTED[7:2],sig_btt_lteq_max_first_incr,sig_btt_lteq_max_first_incr0_carry__0_n_7}),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .O(NLW_sig_btt_lteq_max_first_incr0_carry__0_O_UNCONNECTED[7:0]),
        .S({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,SLICE_INSERTION_n_6,SLICE_INSERTION_n_7}));
  LUT3 #(
    .INIT(8'h04)) 
    sig_btt_lteq_max_first_incr0_carry_i_1
       (.I0(sig_btt_cntr_dup[5]),
        .I1(\sig_max_first_increment_reg_n_0_[4] ),
        .I2(sig_btt_cntr_dup[4]),
        .O(sig_btt_lteq_max_first_incr0_carry_i_1_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    sig_btt_lteq_max_first_incr0_carry_i_10
       (.I0(sig_btt_cntr_dup[3]),
        .I1(\sig_max_first_increment_reg_n_0_[3] ),
        .I2(sig_btt_cntr_dup[2]),
        .I3(\sig_max_first_increment_reg_n_0_[2] ),
        .O(sig_btt_lteq_max_first_incr0_carry_i_10_n_0));
  LUT4 #(
    .INIT(16'h9009)) 
    sig_btt_lteq_max_first_incr0_carry_i_11
       (.I0(sig_btt_cntr_dup[1]),
        .I1(\sig_max_first_increment_reg_n_0_[1] ),
        .I2(sig_btt_cntr_dup[0]),
        .I3(\sig_max_first_increment_reg_n_0_[0] ),
        .O(sig_btt_lteq_max_first_incr0_carry_i_11_n_0));
  LUT4 #(
    .INIT(16'h22B2)) 
    sig_btt_lteq_max_first_incr0_carry_i_2
       (.I0(\sig_max_first_increment_reg_n_0_[3] ),
        .I1(sig_btt_cntr_dup[3]),
        .I2(\sig_max_first_increment_reg_n_0_[2] ),
        .I3(sig_btt_cntr_dup[2]),
        .O(sig_btt_lteq_max_first_incr0_carry_i_2_n_0));
  LUT4 #(
    .INIT(16'h22B2)) 
    sig_btt_lteq_max_first_incr0_carry_i_3
       (.I0(\sig_max_first_increment_reg_n_0_[1] ),
        .I1(sig_btt_cntr_dup[1]),
        .I2(\sig_max_first_increment_reg_n_0_[0] ),
        .I3(sig_btt_cntr_dup[0]),
        .O(sig_btt_lteq_max_first_incr0_carry_i_3_n_0));
  LUT2 #(
    .INIT(4'h1)) 
    sig_btt_lteq_max_first_incr0_carry_i_4
       (.I0(sig_btt_cntr_dup[15]),
        .I1(sig_btt_cntr_dup[14]),
        .O(sig_btt_lteq_max_first_incr0_carry_i_4_n_0));
  LUT2 #(
    .INIT(4'h1)) 
    sig_btt_lteq_max_first_incr0_carry_i_5
       (.I0(sig_btt_cntr_dup[13]),
        .I1(sig_btt_cntr_dup[12]),
        .O(sig_btt_lteq_max_first_incr0_carry_i_5_n_0));
  LUT2 #(
    .INIT(4'h1)) 
    sig_btt_lteq_max_first_incr0_carry_i_6
       (.I0(sig_btt_cntr_dup[11]),
        .I1(sig_btt_cntr_dup[10]),
        .O(sig_btt_lteq_max_first_incr0_carry_i_6_n_0));
  LUT2 #(
    .INIT(4'h1)) 
    sig_btt_lteq_max_first_incr0_carry_i_7
       (.I0(sig_btt_cntr_dup[9]),
        .I1(sig_btt_cntr_dup[8]),
        .O(sig_btt_lteq_max_first_incr0_carry_i_7_n_0));
  LUT2 #(
    .INIT(4'h1)) 
    sig_btt_lteq_max_first_incr0_carry_i_8
       (.I0(sig_btt_cntr_dup[7]),
        .I1(sig_btt_cntr_dup[6]),
        .O(sig_btt_lteq_max_first_incr0_carry_i_8_n_0));
  LUT3 #(
    .INIT(8'h41)) 
    sig_btt_lteq_max_first_incr0_carry_i_9
       (.I0(sig_btt_cntr_dup[5]),
        .I1(sig_btt_cntr_dup[4]),
        .I2(\sig_max_first_increment_reg_n_0_[4] ),
        .O(sig_btt_lteq_max_first_incr0_carry_i_9_n_0));
  FDSE #(
    .INIT(1'b0)) 
    sig_cmd_empty_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(1'b0),
        .Q(sig_scatter2drc_cmd_ready),
        .S(sig_cmd_full0));
  FDRE #(
    .INIT(1'b0)) 
    sig_cmd_full_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(1'b1),
        .Q(sig_cmd_full),
        .R(sig_cmd_full0));
  FDRE #(
    .INIT(1'b0)) 
    sig_curr_eof_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(out[24]),
        .Q(sig_curr_eof_reg),
        .R(sig_eop_sent_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_curr_strt_offset_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(Q[0]),
        .Q(sig_curr_strt_offset[0]),
        .R(SLICE_INSERTION_n_1));
  FDRE #(
    .INIT(1'b0)) 
    \sig_curr_strt_offset_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(Q[1]),
        .Q(sig_curr_strt_offset[1]),
        .R(SLICE_INSERTION_n_1));
  FDRE #(
    .INIT(1'b0)) 
    \sig_curr_strt_offset_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(Q[2]),
        .Q(sig_curr_strt_offset[2]),
        .R(SLICE_INSERTION_n_1));
  FDRE #(
    .INIT(1'b0)) 
    \sig_curr_strt_offset_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(Q[3]),
        .Q(sig_curr_strt_offset[3]),
        .R(SLICE_INSERTION_n_1));
  LUT3 #(
    .INIT(8'hF4)) 
    sig_eop_halt_xfer_i_1
       (.I0(sig_valid_fifo_ld12_out),
        .I1(sig_eop_halt_xfer),
        .I2(I_MSSAI_SKID_BUF_n_2),
        .O(sig_eop_halt_xfer_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_eop_halt_xfer_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_eop_halt_xfer_i_1_n_0),
        .Q(sig_eop_halt_xfer),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    sig_eop_sent_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_eop_sent1_out),
        .Q(sig_eop_sent_reg),
        .R(sig_eop_sent_reg0));
  LUT1 #(
    .INIT(2'h1)) 
    \sig_fifo_mssai[0]_i_1 
       (.I0(Q[0]),
        .O(\sig_fifo_mssai[0]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair426" *) 
  LUT2 #(
    .INIT(4'h9)) 
    \sig_fifo_mssai[1]_i_1 
       (.I0(Q[1]),
        .I1(Q[0]),
        .O(sig_fifo_mssai00_in[1]));
  (* SOFT_HLUTNM = "soft_lutpair423" *) 
  LUT3 #(
    .INIT(8'hE1)) 
    \sig_fifo_mssai[2]_i_1 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(sig_fifo_mssai00_in[2]));
  LUT2 #(
    .INIT(4'h2)) 
    \sig_fifo_mssai[3]_i_1 
       (.I0(ld_btt_cntr_reg1),
        .I1(ld_btt_cntr_reg2),
        .O(sig_fifo_mssai0));
  (* SOFT_HLUTNM = "soft_lutpair423" *) 
  LUT4 #(
    .INIT(16'hFE01)) 
    \sig_fifo_mssai[3]_i_2 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(sig_fifo_mssai00_in[3]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_fifo_mssai_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_fifo_mssai0),
        .D(\sig_fifo_mssai[0]_i_1_n_0 ),
        .Q(sig_fifo_mssai[0]),
        .R(sig_eop_sent_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_fifo_mssai_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_fifo_mssai0),
        .D(sig_fifo_mssai00_in[1]),
        .Q(sig_fifo_mssai[1]),
        .R(sig_eop_sent_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_fifo_mssai_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_fifo_mssai0),
        .D(sig_fifo_mssai00_in[2]),
        .Q(sig_fifo_mssai[2]),
        .R(sig_eop_sent_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_fifo_mssai_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_fifo_mssai0),
        .D(sig_fifo_mssai00_in[3]),
        .Q(sig_fifo_mssai[3]),
        .R(sig_eop_sent_reg0));
  (* SOFT_HLUTNM = "soft_lutpair425" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \sig_max_first_increment[1]_i_1 
       (.I0(Q[0]),
        .I1(Q[1]),
        .O(sig_max_first_increment0));
  (* SOFT_HLUTNM = "soft_lutpair424" *) 
  LUT3 #(
    .INIT(8'h56)) 
    \sig_max_first_increment[2]_i_1 
       (.I0(Q[2]),
        .I1(Q[1]),
        .I2(Q[0]),
        .O(\sig_max_first_increment[2]_i_1_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \sig_max_first_increment[3]_i_2 
       (.I0(sig_sm_ld_dre_cmd),
        .I1(sig_cmd_full),
        .O(sig_ld_cmd));
  (* SOFT_HLUTNM = "soft_lutpair424" *) 
  LUT4 #(
    .INIT(16'h5556)) 
    \sig_max_first_increment[3]_i_3 
       (.I0(Q[3]),
        .I1(Q[2]),
        .I2(Q[0]),
        .I3(Q[1]),
        .O(\sig_max_first_increment[3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFF4FFF4FFF4F0040)) 
    \sig_max_first_increment[4]_i_1 
       (.I0(Q[3]),
        .I1(\sig_max_first_increment[4]_i_2_n_0 ),
        .I2(sig_sm_ld_dre_cmd),
        .I3(sig_cmd_full),
        .I4(sig_valid_fifo_ld12_out),
        .I5(\sig_max_first_increment_reg_n_0_[4] ),
        .O(\sig_max_first_increment[4]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair422" *) 
  LUT3 #(
    .INIT(8'h01)) 
    \sig_max_first_increment[4]_i_2 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .O(\sig_max_first_increment[4]_i_2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_max_first_increment_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(Q[0]),
        .Q(\sig_max_first_increment_reg_n_0_[0] ),
        .R(SLICE_INSERTION_n_3));
  FDRE #(
    .INIT(1'b0)) 
    \sig_max_first_increment_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(sig_max_first_increment0),
        .Q(\sig_max_first_increment_reg_n_0_[1] ),
        .R(SLICE_INSERTION_n_3));
  FDRE #(
    .INIT(1'b0)) 
    \sig_max_first_increment_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(\sig_max_first_increment[2]_i_1_n_0 ),
        .Q(\sig_max_first_increment_reg_n_0_[2] ),
        .R(SLICE_INSERTION_n_3));
  FDRE #(
    .INIT(1'b0)) 
    \sig_max_first_increment_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(\sig_max_first_increment[3]_i_3_n_0 ),
        .Q(\sig_max_first_increment_reg_n_0_[3] ),
        .R(SLICE_INSERTION_n_3));
  FDRE #(
    .INIT(1'b0)) 
    \sig_max_first_increment_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\sig_max_first_increment[4]_i_1_n_0 ),
        .Q(\sig_max_first_increment_reg_n_0_[4] ),
        .R(sig_stream_rst));
  (* SOFT_HLUTNM = "soft_lutpair422" *) 
  LUT4 #(
    .INIT(16'h8778)) 
    \sig_next_strt_offset[1]_i_1 
       (.I0(Q[0]),
        .I1(out[4]),
        .I2(Q[1]),
        .I3(out[5]),
        .O(p_0_in[1]));
  LUT6 #(
    .INIT(64'hE88817771777E888)) 
    \sig_next_strt_offset[2]_i_1 
       (.I0(Q[1]),
        .I1(out[5]),
        .I2(Q[0]),
        .I3(out[4]),
        .I4(Q[2]),
        .I5(out[6]),
        .O(p_0_in[2]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_offset_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(\sig_next_strt_offset_reg[3]_1 [0]),
        .Q(Q[0]),
        .R(sig_eop_sent_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_offset_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(p_0_in[1]),
        .Q(Q[1]),
        .R(sig_eop_sent_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_offset_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(p_0_in[2]),
        .Q(Q[2]),
        .R(sig_eop_sent_reg0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_offset_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_ld_cmd),
        .D(\sig_next_strt_offset_reg[3]_1 [1]),
        .Q(Q[3]),
        .R(sig_eop_sent_reg0));
endmodule

module design_1_axi_dma_0_0_axi_datamover_sfifo_autord
   (full,
    dout,
    empty,
    sig_flush_db1_reg,
    \gen_wr_a.gen_word_narrow.mem_reg_2 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_0 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_1 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_2 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_3 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_4 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_5 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_6 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_7 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_8 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_9 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_10 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_11 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_12 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_13 ,
    E,
    \OMIT_UNPACKING.lsig_ld_cmd ,
    \OMIT_UNPACKING.lsig_cmd_loaded_reg ,
    SR,
    \OMIT_UNPACKING.lsig_cmd_loaded_reg_0 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_14 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_15 ,
    \gwdc.wr_data_count_i_reg[7] ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_16 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_17 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_18 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_19 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_20 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_21 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_22 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_23 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_24 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_25 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_26 ,
    \gen_fwft.empty_fwft_i_reg ,
    \gen_fwft.empty_fwft_i_reg_0 ,
    \gen_fwft.empty_fwft_i_reg_1 ,
    SS,
    m_axi_mm2s_aclk,
    wr_en,
    din,
    rd_en,
    sig_flush_db1,
    sig_flush_db1_reg_0,
    sig_flush_db1_reg_1,
    Q,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ,
    sig_dre2skid_wvalid,
    out,
    sig_ok_to_post_rd_addr_reg,
    sig_ok_to_post_rd_addr_reg_0,
    sig_ok_to_post_rd_addr_reg_1);
  output full;
  output [144:0]dout;
  output empty;
  output sig_flush_db1_reg;
  output \gen_wr_a.gen_word_narrow.mem_reg_2 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_0 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_1 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_2 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_3 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_4 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_5 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_6 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_7 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_8 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_9 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_10 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_11 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_12 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_13 ;
  output [0:0]E;
  output \OMIT_UNPACKING.lsig_ld_cmd ;
  output \OMIT_UNPACKING.lsig_cmd_loaded_reg ;
  output [0:0]SR;
  output \OMIT_UNPACKING.lsig_cmd_loaded_reg_0 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_14 ;
  output \gen_wr_a.gen_word_narrow.mem_reg_1_15 ;
  output \gwdc.wr_data_count_i_reg[7] ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_16 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_17 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_18 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_19 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_20 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_21 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_22 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_23 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_24 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_25 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_26 ;
  output [0:0]\gen_fwft.empty_fwft_i_reg ;
  output [0:0]\gen_fwft.empty_fwft_i_reg_0 ;
  output [0:0]\gen_fwft.empty_fwft_i_reg_1 ;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input wr_en;
  input [146:0]din;
  input rd_en;
  input sig_flush_db1;
  input sig_flush_db1_reg_0;
  input sig_flush_db1_reg_1;
  input [0:0]Q;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  input sig_dre2skid_wvalid;
  input out;
  input sig_ok_to_post_rd_addr_reg;
  input sig_ok_to_post_rd_addr_reg_0;
  input [3:0]sig_ok_to_post_rd_addr_reg_1;

  wire [0:0]E;
  wire \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  wire \OMIT_UNPACKING.lsig_cmd_loaded_reg ;
  wire \OMIT_UNPACKING.lsig_cmd_loaded_reg_0 ;
  wire \OMIT_UNPACKING.lsig_ld_cmd ;
  wire [0:0]Q;
  wire [0:0]SR;
  wire [0:0]SS;
  wire [146:0]din;
  wire [144:0]dout;
  wire empty;
  wire full;
  wire [0:0]\gen_fwft.empty_fwft_i_reg ;
  wire [0:0]\gen_fwft.empty_fwft_i_reg_0 ;
  wire [0:0]\gen_fwft.empty_fwft_i_reg_1 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_0 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_1 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_10 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_11 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_12 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_13 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_14 ;
  wire \gen_wr_a.gen_word_narrow.mem_reg_1_15 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_16 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_17 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_18 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_19 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_2 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_20 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_21 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_22 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_23 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_24 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_25 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_26 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_3 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_4 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_5 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_6 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_7 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_8 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_9 ;
  wire \gen_wr_a.gen_word_narrow.mem_reg_2 ;
  wire \gwdc.wr_data_count_i_reg[7] ;
  wire m_axi_mm2s_aclk;
  wire out;
  wire rd_en;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_dre2skid_wvalid;
  wire sig_flush_db1;
  wire sig_flush_db1_reg;
  wire sig_flush_db1_reg_0;
  wire sig_flush_db1_reg_1;
  wire sig_ok_to_post_rd_addr_reg;
  wire sig_ok_to_post_rd_addr_reg_0;
  wire [3:0]sig_ok_to_post_rd_addr_reg_1;
  wire wr_en;

  design_1_axi_dma_0_0_sync_fifo_fg \BLK_MEM.I_SYNC_FIFOGEN_FIFO 
       (.E(E),
        .\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] (\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .\OMIT_UNPACKING.lsig_cmd_loaded_reg (\OMIT_UNPACKING.lsig_cmd_loaded_reg ),
        .\OMIT_UNPACKING.lsig_cmd_loaded_reg_0 (\OMIT_UNPACKING.lsig_cmd_loaded_reg_0 ),
        .\OMIT_UNPACKING.lsig_ld_cmd (\OMIT_UNPACKING.lsig_ld_cmd ),
        .Q(Q),
        .SR(SR),
        .SS(SS),
        .din(din),
        .dout(dout),
        .empty(empty),
        .full(full),
        .\gen_fwft.empty_fwft_i_reg (\gen_fwft.empty_fwft_i_reg ),
        .\gen_fwft.empty_fwft_i_reg_0 (\gen_fwft.empty_fwft_i_reg_0 ),
        .\gen_fwft.empty_fwft_i_reg_1 (\gen_fwft.empty_fwft_i_reg_1 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1 (\gen_wr_a.gen_word_narrow.mem_reg_1 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_0 (\gen_wr_a.gen_word_narrow.mem_reg_1_0 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_1 (\gen_wr_a.gen_word_narrow.mem_reg_1_1 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_10 (\gen_wr_a.gen_word_narrow.mem_reg_1_10 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_11 (\gen_wr_a.gen_word_narrow.mem_reg_1_11 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_12 (\gen_wr_a.gen_word_narrow.mem_reg_1_12 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_13 (\gen_wr_a.gen_word_narrow.mem_reg_1_13 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_14 (\gen_wr_a.gen_word_narrow.mem_reg_1_14 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_15 (\gen_wr_a.gen_word_narrow.mem_reg_1_15 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_16 (\gen_wr_a.gen_word_narrow.mem_reg_1_16 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_17 (\gen_wr_a.gen_word_narrow.mem_reg_1_17 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_18 (\gen_wr_a.gen_word_narrow.mem_reg_1_18 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_19 (\gen_wr_a.gen_word_narrow.mem_reg_1_19 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_2 (\gen_wr_a.gen_word_narrow.mem_reg_1_2 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_20 (\gen_wr_a.gen_word_narrow.mem_reg_1_20 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_21 (\gen_wr_a.gen_word_narrow.mem_reg_1_21 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_22 (\gen_wr_a.gen_word_narrow.mem_reg_1_22 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_23 (\gen_wr_a.gen_word_narrow.mem_reg_1_23 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_24 (\gen_wr_a.gen_word_narrow.mem_reg_1_24 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_25 (\gen_wr_a.gen_word_narrow.mem_reg_1_25 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_26 (\gen_wr_a.gen_word_narrow.mem_reg_1_26 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_3 (\gen_wr_a.gen_word_narrow.mem_reg_1_3 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_4 (\gen_wr_a.gen_word_narrow.mem_reg_1_4 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_5 (\gen_wr_a.gen_word_narrow.mem_reg_1_5 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_6 (\gen_wr_a.gen_word_narrow.mem_reg_1_6 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_7 (\gen_wr_a.gen_word_narrow.mem_reg_1_7 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_8 (\gen_wr_a.gen_word_narrow.mem_reg_1_8 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_1_9 (\gen_wr_a.gen_word_narrow.mem_reg_1_9 ),
        .\gen_wr_a.gen_word_narrow.mem_reg_2 (\gen_wr_a.gen_word_narrow.mem_reg_2 ),
        .\gwdc.wr_data_count_i_reg[7] (\gwdc.wr_data_count_i_reg[7] ),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .out(out),
        .rd_en(rd_en),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_dre2skid_wvalid(sig_dre2skid_wvalid),
        .sig_flush_db1(sig_flush_db1),
        .sig_flush_db1_reg(sig_flush_db1_reg),
        .sig_flush_db1_reg_0(sig_flush_db1_reg_0),
        .sig_flush_db1_reg_1(sig_flush_db1_reg_1),
        .sig_ok_to_post_rd_addr_reg(sig_ok_to_post_rd_addr_reg),
        .sig_ok_to_post_rd_addr_reg_0(sig_ok_to_post_rd_addr_reg_0),
        .sig_ok_to_post_rd_addr_reg_1(sig_ok_to_post_rd_addr_reg_1),
        .wr_en(wr_en));
endmodule

(* ORIG_REF_NAME = "axi_datamover_sfifo_autord" *) 
module design_1_axi_dma_0_0_axi_datamover_sfifo_autord__parameterized0
   (full,
    dout,
    empty,
    rst,
    sig_flush_db2_reg,
    sig_dre_tvalid_i_reg,
    sig_flush_db2_reg_0,
    sig_flush_db2_reg_1,
    sig_flush_db2_reg_2,
    sig_flush_db2_reg_3,
    sig_flush_db2_reg_4,
    sig_flush_db2_reg_5,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ,
    \gen_fwft.empty_fwft_i_reg ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ,
    \sig_strb_reg_out_reg[8] ,
    sig_flush_db1_reg,
    sig_flush_db1_reg_0,
    sig_flush_db1_reg_1,
    sig_flush_db1_reg_2,
    sig_flush_db1_reg_3,
    sig_flush_db1_reg_4,
    sig_flush_db1_reg_5,
    sig_flush_db1_reg_6,
    sig_flush_db1_reg_7,
    sig_flush_db1_reg_8,
    sig_flush_db1_reg_9,
    sig_flush_db1_reg_10,
    sig_flush_db1_reg_11,
    sig_flush_db1_reg_12,
    sig_flush_db1_reg_13,
    sig_flush_db1_reg_14,
    sig_flush_db2_reg_6,
    sig_flush_db2_reg_7,
    sig_flush_db2_reg_8,
    sig_flush_db2_reg_9,
    sig_flush_db2_reg_10,
    sig_flush_db2_reg_11,
    sig_flush_db2_reg_12,
    sig_flush_db2_reg_13,
    sig_flush_db2_reg_14,
    \sig_strb_reg_out_reg[2] ,
    \sig_strb_reg_out_reg[1] ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ,
    \gen_fwft.empty_fwft_i_reg_0 ,
    \gen_fwft.empty_fwft_i_reg_1 ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ,
    \sig_strb_reg_out_reg[15] ,
    sig_flush_db1_reg_15,
    m_axi_s2mm_aclk,
    din,
    \USE_SYNC_FIFO.sig_rd_fifo ,
    sig_flush_db2,
    sig_flush_db1,
    Q,
    \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    dre2wdc_wvalid,
    sig_ibtt2dre_tready,
    sig_dre_halted,
    out,
    sig_eop_halt_xfer,
    \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] ,
    \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ,
    \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] ,
    \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 ,
    slice_insert_valid,
    sig_inhibit_rdy_n,
    sig_eop_sent_reg,
    \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ,
    \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] );
  output full;
  output [17:0]dout;
  output empty;
  output rst;
  output [0:0]sig_flush_db2_reg;
  output sig_dre_tvalid_i_reg;
  output [0:0]sig_flush_db2_reg_0;
  output [0:0]sig_flush_db2_reg_1;
  output [0:0]sig_flush_db2_reg_2;
  output [0:0]sig_flush_db2_reg_3;
  output [0:0]sig_flush_db2_reg_4;
  output [0:0]sig_flush_db2_reg_5;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ;
  output \gen_fwft.empty_fwft_i_reg ;
  output \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ;
  output [0:0]\sig_strb_reg_out_reg[8] ;
  output [0:0]sig_flush_db1_reg;
  output [0:0]sig_flush_db1_reg_0;
  output [0:0]sig_flush_db1_reg_1;
  output [0:0]sig_flush_db1_reg_2;
  output [0:0]sig_flush_db1_reg_3;
  output [0:0]sig_flush_db1_reg_4;
  output [0:0]sig_flush_db1_reg_5;
  output [0:0]sig_flush_db1_reg_6;
  output [0:0]sig_flush_db1_reg_7;
  output [0:0]sig_flush_db1_reg_8;
  output [0:0]sig_flush_db1_reg_9;
  output [0:0]sig_flush_db1_reg_10;
  output [0:0]sig_flush_db1_reg_11;
  output [0:0]sig_flush_db1_reg_12;
  output [0:0]sig_flush_db1_reg_13;
  output [0:0]sig_flush_db1_reg_14;
  output [0:0]sig_flush_db2_reg_6;
  output [0:0]sig_flush_db2_reg_7;
  output [0:0]sig_flush_db2_reg_8;
  output [0:0]sig_flush_db2_reg_9;
  output [0:0]sig_flush_db2_reg_10;
  output [0:0]sig_flush_db2_reg_11;
  output [0:0]sig_flush_db2_reg_12;
  output [0:0]sig_flush_db2_reg_13;
  output [0:0]sig_flush_db2_reg_14;
  output [0:0]\sig_strb_reg_out_reg[2] ;
  output [0:0]\sig_strb_reg_out_reg[1] ;
  output \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ;
  output [0:0]\gen_fwft.empty_fwft_i_reg_0 ;
  output [0:0]\gen_fwft.empty_fwft_i_reg_1 ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ;
  output [0:0]\sig_strb_reg_out_reg[15] ;
  output sig_flush_db1_reg_15;
  input m_axi_s2mm_aclk;
  input [22:0]din;
  input \USE_SYNC_FIFO.sig_rd_fifo ;
  input sig_flush_db2;
  input sig_flush_db1;
  input [15:0]Q;
  input \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input dre2wdc_wvalid;
  input sig_ibtt2dre_tready;
  input sig_dre_halted;
  input out;
  input sig_eop_halt_xfer;
  input [2:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] ;
  input \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ;
  input \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] ;
  input [2:0]\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 ;
  input slice_insert_valid;
  input sig_inhibit_rdy_n;
  input sig_eop_sent_reg;
  input \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ;
  input \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] ;

  wire \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  wire [2:0]\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 ;
  wire \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] ;
  wire \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ;
  wire [2:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] ;
  wire \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ;
  wire \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] ;
  wire [15:0]Q;
  wire \USE_SYNC_FIFO.sig_rd_fifo ;
  wire [22:0]din;
  wire [17:0]dout;
  wire dre2wdc_wvalid;
  wire empty;
  wire full;
  wire \gen_fwft.empty_fwft_i_reg ;
  wire [0:0]\gen_fwft.empty_fwft_i_reg_0 ;
  wire [0:0]\gen_fwft.empty_fwft_i_reg_1 ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ;
  wire \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ;
  wire \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ;
  wire m_axi_s2mm_aclk;
  wire out;
  wire rst;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_dre_halted;
  wire sig_dre_tvalid_i_reg;
  wire sig_eop_halt_xfer;
  wire sig_eop_sent_reg;
  wire sig_flush_db1;
  wire [0:0]sig_flush_db1_reg;
  wire [0:0]sig_flush_db1_reg_0;
  wire [0:0]sig_flush_db1_reg_1;
  wire [0:0]sig_flush_db1_reg_10;
  wire [0:0]sig_flush_db1_reg_11;
  wire [0:0]sig_flush_db1_reg_12;
  wire [0:0]sig_flush_db1_reg_13;
  wire [0:0]sig_flush_db1_reg_14;
  wire sig_flush_db1_reg_15;
  wire [0:0]sig_flush_db1_reg_2;
  wire [0:0]sig_flush_db1_reg_3;
  wire [0:0]sig_flush_db1_reg_4;
  wire [0:0]sig_flush_db1_reg_5;
  wire [0:0]sig_flush_db1_reg_6;
  wire [0:0]sig_flush_db1_reg_7;
  wire [0:0]sig_flush_db1_reg_8;
  wire [0:0]sig_flush_db1_reg_9;
  wire sig_flush_db2;
  wire [0:0]sig_flush_db2_reg;
  wire [0:0]sig_flush_db2_reg_0;
  wire [0:0]sig_flush_db2_reg_1;
  wire [0:0]sig_flush_db2_reg_10;
  wire [0:0]sig_flush_db2_reg_11;
  wire [0:0]sig_flush_db2_reg_12;
  wire [0:0]sig_flush_db2_reg_13;
  wire [0:0]sig_flush_db2_reg_14;
  wire [0:0]sig_flush_db2_reg_2;
  wire [0:0]sig_flush_db2_reg_3;
  wire [0:0]sig_flush_db2_reg_4;
  wire [0:0]sig_flush_db2_reg_5;
  wire [0:0]sig_flush_db2_reg_6;
  wire [0:0]sig_flush_db2_reg_7;
  wire [0:0]sig_flush_db2_reg_8;
  wire [0:0]sig_flush_db2_reg_9;
  wire sig_ibtt2dre_tready;
  wire sig_inhibit_rdy_n;
  wire [0:0]\sig_strb_reg_out_reg[15] ;
  wire [0:0]\sig_strb_reg_out_reg[1] ;
  wire [0:0]\sig_strb_reg_out_reg[2] ;
  wire [0:0]\sig_strb_reg_out_reg[8] ;
  wire slice_insert_valid;

  design_1_axi_dma_0_0_sync_fifo_fg__parameterized0 \NON_BLK_MEM.I_SYNC_FIFOGEN_FIFO 
       (.\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] (\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 (\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 ),
        .\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] (\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] ),
        .\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] (\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ),
        .\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] (\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] ),
        .\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 (\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ),
        .\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] (\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] ),
        .Q(Q),
        .\USE_SYNC_FIFO.sig_rd_fifo (\USE_SYNC_FIFO.sig_rd_fifo ),
        .din(din),
        .dout(dout),
        .dre2wdc_wvalid(dre2wdc_wvalid),
        .empty(empty),
        .full(full),
        .\gen_fwft.empty_fwft_i_reg (\gen_fwft.empty_fwft_i_reg ),
        .\gen_fwft.empty_fwft_i_reg_0 (\gen_fwft.empty_fwft_i_reg_0 ),
        .\gen_fwft.empty_fwft_i_reg_1 (\gen_fwft.empty_fwft_i_reg_1 ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(out),
        .rst(rst),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_dre_halted(sig_dre_halted),
        .sig_dre_tvalid_i_reg(sig_dre_tvalid_i_reg),
        .sig_eop_halt_xfer(sig_eop_halt_xfer),
        .sig_eop_sent_reg(sig_eop_sent_reg),
        .sig_flush_db1(sig_flush_db1),
        .sig_flush_db1_reg(sig_flush_db1_reg),
        .sig_flush_db1_reg_0(sig_flush_db1_reg_0),
        .sig_flush_db1_reg_1(sig_flush_db1_reg_1),
        .sig_flush_db1_reg_10(sig_flush_db1_reg_10),
        .sig_flush_db1_reg_11(sig_flush_db1_reg_11),
        .sig_flush_db1_reg_12(sig_flush_db1_reg_12),
        .sig_flush_db1_reg_13(sig_flush_db1_reg_13),
        .sig_flush_db1_reg_14(sig_flush_db1_reg_14),
        .sig_flush_db1_reg_15(sig_flush_db1_reg_15),
        .sig_flush_db1_reg_2(sig_flush_db1_reg_2),
        .sig_flush_db1_reg_3(sig_flush_db1_reg_3),
        .sig_flush_db1_reg_4(sig_flush_db1_reg_4),
        .sig_flush_db1_reg_5(sig_flush_db1_reg_5),
        .sig_flush_db1_reg_6(sig_flush_db1_reg_6),
        .sig_flush_db1_reg_7(sig_flush_db1_reg_7),
        .sig_flush_db1_reg_8(sig_flush_db1_reg_8),
        .sig_flush_db1_reg_9(sig_flush_db1_reg_9),
        .sig_flush_db2(sig_flush_db2),
        .sig_flush_db2_reg(sig_flush_db2_reg),
        .sig_flush_db2_reg_0(sig_flush_db2_reg_0),
        .sig_flush_db2_reg_1(sig_flush_db2_reg_1),
        .sig_flush_db2_reg_10(sig_flush_db2_reg_10),
        .sig_flush_db2_reg_11(sig_flush_db2_reg_11),
        .sig_flush_db2_reg_12(sig_flush_db2_reg_12),
        .sig_flush_db2_reg_13(sig_flush_db2_reg_13),
        .sig_flush_db2_reg_14(sig_flush_db2_reg_14),
        .sig_flush_db2_reg_2(sig_flush_db2_reg_2),
        .sig_flush_db2_reg_3(sig_flush_db2_reg_3),
        .sig_flush_db2_reg_4(sig_flush_db2_reg_4),
        .sig_flush_db2_reg_5(sig_flush_db2_reg_5),
        .sig_flush_db2_reg_6(sig_flush_db2_reg_6),
        .sig_flush_db2_reg_7(sig_flush_db2_reg_7),
        .sig_flush_db2_reg_8(sig_flush_db2_reg_8),
        .sig_flush_db2_reg_9(sig_flush_db2_reg_9),
        .sig_ibtt2dre_tready(sig_ibtt2dre_tready),
        .sig_inhibit_rdy_n(sig_inhibit_rdy_n),
        .\sig_strb_reg_out_reg[15] (\sig_strb_reg_out_reg[15] ),
        .\sig_strb_reg_out_reg[1] (\sig_strb_reg_out_reg[1] ),
        .\sig_strb_reg_out_reg[2] (\sig_strb_reg_out_reg[2] ),
        .\sig_strb_reg_out_reg[8] (\sig_strb_reg_out_reg[8] ),
        .slice_insert_valid(slice_insert_valid));
endmodule

(* ORIG_REF_NAME = "axi_datamover_sfifo_autord" *) 
module design_1_axi_dma_0_0_axi_datamover_sfifo_autord__parameterized1
   (dout,
    empty,
    SR,
    sig_clr_dbeat_cntr0_out,
    sig_clr_dbc_reg_reg,
    sig_good_strm_dbeat1_out,
    DI,
    sig_ibtt2dre_tready,
    D,
    CO,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] ,
    sig_child_qual_first_of_2_reg,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 ,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_clr_dbc_reg,
    din,
    rd_en,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    full,
    dre2wdc_wvalid,
    \sig_byte_cntr_reg[7] ,
    \sig_byte_cntr_reg[7]_0 ,
    sig_clr_dbc_reg_reg_0,
    Q,
    S,
    \sig_child_addr_cntr_lsh_reg[7] ,
    \sig_xfer_len_reg_reg[0] ,
    \sig_xfer_len_reg_reg[3] ,
    sig_child_qual_first_of_2,
    sig_csm_pop_child_cmd);
  output [10:0]dout;
  output empty;
  output [0:0]SR;
  output sig_clr_dbeat_cntr0_out;
  output [0:0]sig_clr_dbc_reg_reg;
  output sig_good_strm_dbeat1_out;
  output [3:0]DI;
  output sig_ibtt2dre_tready;
  output [8:0]D;
  output [0:0]CO;
  output [7:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] ;
  output [4:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] ;
  output sig_child_qual_first_of_2_reg;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_clr_dbc_reg;
  input [10:0]din;
  input rd_en;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input full;
  input dre2wdc_wvalid;
  input \sig_byte_cntr_reg[7] ;
  input \sig_byte_cntr_reg[7]_0 ;
  input [0:0]sig_clr_dbc_reg_reg_0;
  input [3:0]Q;
  input [3:0]S;
  input [7:0]\sig_child_addr_cntr_lsh_reg[7] ;
  input [3:0]\sig_xfer_len_reg_reg[0] ;
  input \sig_xfer_len_reg_reg[3] ;
  input sig_child_qual_first_of_2;
  input sig_csm_pop_child_cmd;

  wire [0:0]CO;
  wire [8:0]D;
  wire [3:0]DI;
  wire [3:0]Q;
  wire [3:0]S;
  wire [0:0]SR;
  wire [10:0]din;
  wire [10:0]dout;
  wire dre2wdc_wvalid;
  wire empty;
  wire full;
  wire [7:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] ;
  wire [4:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 ;
  wire m_axi_s2mm_aclk;
  wire rd_en;
  wire \sig_byte_cntr_reg[7] ;
  wire \sig_byte_cntr_reg[7]_0 ;
  wire [7:0]\sig_child_addr_cntr_lsh_reg[7] ;
  wire sig_child_qual_first_of_2;
  wire sig_child_qual_first_of_2_reg;
  wire sig_clr_dbc_reg;
  wire [0:0]sig_clr_dbc_reg_reg;
  wire [0:0]sig_clr_dbc_reg_reg_0;
  wire sig_clr_dbeat_cntr0_out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_csm_pop_child_cmd;
  wire sig_good_strm_dbeat1_out;
  wire sig_ibtt2dre_tready;
  wire sig_stream_rst;
  wire [3:0]\sig_xfer_len_reg_reg[0] ;
  wire \sig_xfer_len_reg_reg[3] ;

  design_1_axi_dma_0_0_sync_fifo_fg__parameterized1 \NON_BLK_MEM.I_SYNC_FIFOGEN_FIFO 
       (.CO(CO),
        .D(D),
        .DI(DI),
        .Q(Q),
        .S(S),
        .SR(SR),
        .din(din),
        .dout(dout),
        .dre2wdc_wvalid(dre2wdc_wvalid),
        .empty(empty),
        .full(full),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg (sig_good_strm_dbeat1_out),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] ),
        .\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 (\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 ),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .rd_en(rd_en),
        .\sig_byte_cntr_reg[7] (\sig_byte_cntr_reg[7] ),
        .\sig_byte_cntr_reg[7]_0 (\sig_byte_cntr_reg[7]_0 ),
        .\sig_child_addr_cntr_lsh_reg[7] (\sig_child_addr_cntr_lsh_reg[7] ),
        .sig_child_qual_first_of_2(sig_child_qual_first_of_2),
        .sig_child_qual_first_of_2_reg(sig_child_qual_first_of_2_reg),
        .sig_clr_dbc_reg(sig_clr_dbc_reg),
        .sig_clr_dbc_reg_reg(sig_clr_dbc_reg_reg),
        .sig_clr_dbc_reg_reg_0(sig_clr_dbc_reg_reg_0),
        .sig_clr_dbeat_cntr0_out(sig_clr_dbeat_cntr0_out),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_csm_pop_child_cmd(sig_csm_pop_child_cmd),
        .sig_ibtt2dre_tready(sig_ibtt2dre_tready),
        .sig_stream_rst(sig_stream_rst),
        .\sig_xfer_len_reg_reg[0] (\sig_xfer_len_reg_reg[0] ),
        .\sig_xfer_len_reg_reg[3] (\sig_xfer_len_reg_reg[3] ));
endmodule

(* ORIG_REF_NAME = "axi_datamover_sfifo_autord" *) 
module design_1_axi_dma_0_0_axi_datamover_sfifo_autord__parameterized2
   (full,
    dout,
    empty,
    D,
    \gen_wr_a.gen_word_narrow.mem_reg_1 ,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_good_strm_dbeat1_out,
    din,
    rd_en,
    out,
    Q);
  output full;
  output [145:0]dout;
  output empty;
  output [4:0]D;
  output [4:0]\gen_wr_a.gen_word_narrow.mem_reg_1 ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_good_strm_dbeat1_out;
  input [145:0]din;
  input rd_en;
  input out;
  input [4:0]Q;

  wire [4:0]D;
  wire [4:0]Q;
  wire [145:0]din;
  wire [145:0]dout;
  wire empty;
  wire full;
  wire [4:0]\gen_wr_a.gen_word_narrow.mem_reg_1 ;
  wire m_axi_s2mm_aclk;
  wire out;
  wire rd_en;
  wire sig_good_strm_dbeat1_out;
  wire sig_stream_rst;

  design_1_axi_dma_0_0_sync_fifo_fg__parameterized2 \BLK_MEM.I_SYNC_FIFOGEN_FIFO 
       (.D(D),
        .Q(Q),
        .din(din),
        .dout(dout),
        .empty(empty),
        .full(full),
        .\gen_wr_a.gen_word_narrow.mem_reg_1 (\gen_wr_a.gen_word_narrow.mem_reg_1 ),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(out),
        .rd_en(rd_en),
        .sig_good_strm_dbeat1_out(sig_good_strm_dbeat1_out),
        .sig_stream_rst(sig_stream_rst));
endmodule

module design_1_axi_dma_0_0_axi_datamover_skid2mm_buf
   (out,
    sig_s_ready_out_reg_0,
    m_axi_s2mm_wvalid,
    sig_last_skid_reg,
    m_axi_s2mm_wlast,
    m_axi_s2mm_wdata,
    Q,
    m_axi_s2mm_wstrb,
    m_axi_s2mm_aclk,
    sig_stream_rst,
    sig_data2skid_wlast,
    sig_last_skid_mux_out,
    m_axi_s2mm_wready,
    sig_data2skid_wvalid,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_init_reg,
    D,
    \sig_strb_skid_reg_reg[15]_0 ,
    \sig_strb_reg_out_reg[15]_0 );
  output out;
  output sig_s_ready_out_reg_0;
  output m_axi_s2mm_wvalid;
  output sig_last_skid_reg;
  output m_axi_s2mm_wlast;
  output [127:0]m_axi_s2mm_wdata;
  output [15:0]Q;
  output [15:0]m_axi_s2mm_wstrb;
  input m_axi_s2mm_aclk;
  input sig_stream_rst;
  input sig_data2skid_wlast;
  input sig_last_skid_mux_out;
  input m_axi_s2mm_wready;
  input sig_data2skid_wvalid;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_init_reg;
  input [127:0]D;
  input [15:0]\sig_strb_skid_reg_reg[15]_0 ;
  input [15:0]\sig_strb_reg_out_reg[15]_0 ;

  wire [127:0]D;
  wire [15:0]Q;
  wire m_axi_s2mm_aclk;
  wire [127:0]m_axi_s2mm_wdata;
  wire m_axi_s2mm_wlast;
  wire m_axi_s2mm_wready;
  wire [15:0]m_axi_s2mm_wstrb;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_data2skid_wlast;
  wire sig_data2skid_wvalid;
  wire \sig_data_reg_out[127]_i_1__2_n_0 ;
  wire [127:0]sig_data_skid_mux_out;
  wire [127:0]sig_data_skid_reg;
  wire sig_init_reg;
  wire sig_last_skid_mux_out;
  wire sig_last_skid_reg;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_m_valid_dup;
  wire sig_m_valid_dup_i_1__1_n_0;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_m_valid_out;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_s_ready_dup;
  wire sig_s_ready_dup_i_1__3_n_0;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_s_ready_out;
  wire [15:0]\sig_strb_reg_out_reg[15]_0 ;
  wire [15:0]\sig_strb_skid_reg_reg[15]_0 ;
  wire sig_stream_rst;

  assign m_axi_s2mm_wvalid = sig_m_valid_out;
  assign out = sig_s_ready_dup;
  assign sig_s_ready_out_reg_0 = sig_s_ready_out;
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[0]_i_1__2 
       (.I0(sig_data_skid_reg[0]),
        .I1(D[0]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[0]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[100]_i_1__2 
       (.I0(sig_data_skid_reg[100]),
        .I1(D[100]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[100]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[101]_i_1__2 
       (.I0(sig_data_skid_reg[101]),
        .I1(D[101]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[101]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[102]_i_1__2 
       (.I0(sig_data_skid_reg[102]),
        .I1(D[102]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[102]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[103]_i_1__2 
       (.I0(sig_data_skid_reg[103]),
        .I1(D[103]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[103]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[104]_i_1__2 
       (.I0(sig_data_skid_reg[104]),
        .I1(D[104]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[104]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[105]_i_1__2 
       (.I0(sig_data_skid_reg[105]),
        .I1(D[105]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[105]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[106]_i_1__2 
       (.I0(sig_data_skid_reg[106]),
        .I1(D[106]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[106]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[107]_i_1__2 
       (.I0(sig_data_skid_reg[107]),
        .I1(D[107]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[107]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[108]_i_1__2 
       (.I0(sig_data_skid_reg[108]),
        .I1(D[108]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[108]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[109]_i_1__2 
       (.I0(sig_data_skid_reg[109]),
        .I1(D[109]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[109]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[10]_i_1__2 
       (.I0(sig_data_skid_reg[10]),
        .I1(D[10]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[10]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[110]_i_1__2 
       (.I0(sig_data_skid_reg[110]),
        .I1(D[110]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[110]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[111]_i_1__2 
       (.I0(sig_data_skid_reg[111]),
        .I1(D[111]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[111]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[112]_i_1__2 
       (.I0(sig_data_skid_reg[112]),
        .I1(D[112]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[112]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[113]_i_1__2 
       (.I0(sig_data_skid_reg[113]),
        .I1(D[113]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[113]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[114]_i_1__2 
       (.I0(sig_data_skid_reg[114]),
        .I1(D[114]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[114]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[115]_i_1__2 
       (.I0(sig_data_skid_reg[115]),
        .I1(D[115]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[115]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[116]_i_1__2 
       (.I0(sig_data_skid_reg[116]),
        .I1(D[116]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[116]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[117]_i_1__2 
       (.I0(sig_data_skid_reg[117]),
        .I1(D[117]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[117]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[118]_i_1__2 
       (.I0(sig_data_skid_reg[118]),
        .I1(D[118]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[118]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[119]_i_1__2 
       (.I0(sig_data_skid_reg[119]),
        .I1(D[119]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[119]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[11]_i_1__2 
       (.I0(sig_data_skid_reg[11]),
        .I1(D[11]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[11]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[120]_i_1__2 
       (.I0(sig_data_skid_reg[120]),
        .I1(D[120]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[120]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[121]_i_1__2 
       (.I0(sig_data_skid_reg[121]),
        .I1(D[121]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[121]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[122]_i_1__2 
       (.I0(sig_data_skid_reg[122]),
        .I1(D[122]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[122]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[123]_i_1__2 
       (.I0(sig_data_skid_reg[123]),
        .I1(D[123]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[123]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[124]_i_1__2 
       (.I0(sig_data_skid_reg[124]),
        .I1(D[124]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[124]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[125]_i_1__2 
       (.I0(sig_data_skid_reg[125]),
        .I1(D[125]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[125]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[126]_i_1__2 
       (.I0(sig_data_skid_reg[126]),
        .I1(D[126]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[126]));
  LUT2 #(
    .INIT(4'hB)) 
    \sig_data_reg_out[127]_i_1__2 
       (.I0(m_axi_s2mm_wready),
        .I1(sig_m_valid_dup),
        .O(\sig_data_reg_out[127]_i_1__2_n_0 ));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[127]_i_2__0 
       (.I0(sig_data_skid_reg[127]),
        .I1(D[127]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[127]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[12]_i_1__2 
       (.I0(sig_data_skid_reg[12]),
        .I1(D[12]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[12]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[13]_i_1__2 
       (.I0(sig_data_skid_reg[13]),
        .I1(D[13]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[13]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[14]_i_1__2 
       (.I0(sig_data_skid_reg[14]),
        .I1(D[14]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[14]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[15]_i_1__2 
       (.I0(sig_data_skid_reg[15]),
        .I1(D[15]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[15]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[16]_i_1__2 
       (.I0(sig_data_skid_reg[16]),
        .I1(D[16]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[16]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[17]_i_1__2 
       (.I0(sig_data_skid_reg[17]),
        .I1(D[17]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[17]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[18]_i_1__2 
       (.I0(sig_data_skid_reg[18]),
        .I1(D[18]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[18]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[19]_i_1__2 
       (.I0(sig_data_skid_reg[19]),
        .I1(D[19]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[19]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[1]_i_1__2 
       (.I0(sig_data_skid_reg[1]),
        .I1(D[1]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[1]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[20]_i_1__2 
       (.I0(sig_data_skid_reg[20]),
        .I1(D[20]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[20]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[21]_i_1__2 
       (.I0(sig_data_skid_reg[21]),
        .I1(D[21]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[21]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[22]_i_1__2 
       (.I0(sig_data_skid_reg[22]),
        .I1(D[22]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[22]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[23]_i_1__2 
       (.I0(sig_data_skid_reg[23]),
        .I1(D[23]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[23]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[24]_i_1__2 
       (.I0(sig_data_skid_reg[24]),
        .I1(D[24]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[24]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[25]_i_1__2 
       (.I0(sig_data_skid_reg[25]),
        .I1(D[25]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[25]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[26]_i_1__2 
       (.I0(sig_data_skid_reg[26]),
        .I1(D[26]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[26]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[27]_i_1__2 
       (.I0(sig_data_skid_reg[27]),
        .I1(D[27]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[27]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[28]_i_1__2 
       (.I0(sig_data_skid_reg[28]),
        .I1(D[28]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[28]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[29]_i_1__2 
       (.I0(sig_data_skid_reg[29]),
        .I1(D[29]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[29]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[2]_i_1__2 
       (.I0(sig_data_skid_reg[2]),
        .I1(D[2]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[2]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[30]_i_1__2 
       (.I0(sig_data_skid_reg[30]),
        .I1(D[30]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[30]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[31]_i_1__2 
       (.I0(sig_data_skid_reg[31]),
        .I1(D[31]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[31]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[32]_i_1__2 
       (.I0(sig_data_skid_reg[32]),
        .I1(D[32]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[32]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[33]_i_1__2 
       (.I0(sig_data_skid_reg[33]),
        .I1(D[33]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[33]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[34]_i_1__2 
       (.I0(sig_data_skid_reg[34]),
        .I1(D[34]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[34]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[35]_i_1__2 
       (.I0(sig_data_skid_reg[35]),
        .I1(D[35]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[35]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[36]_i_1__2 
       (.I0(sig_data_skid_reg[36]),
        .I1(D[36]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[36]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[37]_i_1__2 
       (.I0(sig_data_skid_reg[37]),
        .I1(D[37]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[37]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[38]_i_1__2 
       (.I0(sig_data_skid_reg[38]),
        .I1(D[38]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[38]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[39]_i_1__2 
       (.I0(sig_data_skid_reg[39]),
        .I1(D[39]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[39]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[3]_i_1__2 
       (.I0(sig_data_skid_reg[3]),
        .I1(D[3]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[3]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[40]_i_1__2 
       (.I0(sig_data_skid_reg[40]),
        .I1(D[40]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[40]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[41]_i_1__2 
       (.I0(sig_data_skid_reg[41]),
        .I1(D[41]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[41]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[42]_i_1__2 
       (.I0(sig_data_skid_reg[42]),
        .I1(D[42]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[42]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[43]_i_1__2 
       (.I0(sig_data_skid_reg[43]),
        .I1(D[43]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[43]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[44]_i_1__2 
       (.I0(sig_data_skid_reg[44]),
        .I1(D[44]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[44]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[45]_i_1__2 
       (.I0(sig_data_skid_reg[45]),
        .I1(D[45]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[45]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[46]_i_1__2 
       (.I0(sig_data_skid_reg[46]),
        .I1(D[46]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[46]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[47]_i_1__2 
       (.I0(sig_data_skid_reg[47]),
        .I1(D[47]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[47]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[48]_i_1__2 
       (.I0(sig_data_skid_reg[48]),
        .I1(D[48]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[48]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[49]_i_1__2 
       (.I0(sig_data_skid_reg[49]),
        .I1(D[49]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[49]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[4]_i_1__2 
       (.I0(sig_data_skid_reg[4]),
        .I1(D[4]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[4]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[50]_i_1__2 
       (.I0(sig_data_skid_reg[50]),
        .I1(D[50]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[50]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[51]_i_1__2 
       (.I0(sig_data_skid_reg[51]),
        .I1(D[51]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[51]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[52]_i_1__2 
       (.I0(sig_data_skid_reg[52]),
        .I1(D[52]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[52]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[53]_i_1__2 
       (.I0(sig_data_skid_reg[53]),
        .I1(D[53]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[53]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[54]_i_1__2 
       (.I0(sig_data_skid_reg[54]),
        .I1(D[54]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[54]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[55]_i_1__2 
       (.I0(sig_data_skid_reg[55]),
        .I1(D[55]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[55]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[56]_i_1__2 
       (.I0(sig_data_skid_reg[56]),
        .I1(D[56]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[56]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[57]_i_1__2 
       (.I0(sig_data_skid_reg[57]),
        .I1(D[57]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[57]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[58]_i_1__2 
       (.I0(sig_data_skid_reg[58]),
        .I1(D[58]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[58]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[59]_i_1__2 
       (.I0(sig_data_skid_reg[59]),
        .I1(D[59]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[59]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[5]_i_1__2 
       (.I0(sig_data_skid_reg[5]),
        .I1(D[5]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[5]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[60]_i_1__2 
       (.I0(sig_data_skid_reg[60]),
        .I1(D[60]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[60]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[61]_i_1__2 
       (.I0(sig_data_skid_reg[61]),
        .I1(D[61]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[61]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[62]_i_1__2 
       (.I0(sig_data_skid_reg[62]),
        .I1(D[62]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[62]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[63]_i_1__2 
       (.I0(sig_data_skid_reg[63]),
        .I1(D[63]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[63]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[64]_i_1__2 
       (.I0(sig_data_skid_reg[64]),
        .I1(D[64]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[64]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[65]_i_1__2 
       (.I0(sig_data_skid_reg[65]),
        .I1(D[65]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[65]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[66]_i_1__2 
       (.I0(sig_data_skid_reg[66]),
        .I1(D[66]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[66]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[67]_i_1__2 
       (.I0(sig_data_skid_reg[67]),
        .I1(D[67]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[67]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[68]_i_1__2 
       (.I0(sig_data_skid_reg[68]),
        .I1(D[68]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[68]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[69]_i_1__2 
       (.I0(sig_data_skid_reg[69]),
        .I1(D[69]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[69]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[6]_i_1__2 
       (.I0(sig_data_skid_reg[6]),
        .I1(D[6]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[6]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[70]_i_1__2 
       (.I0(sig_data_skid_reg[70]),
        .I1(D[70]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[70]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[71]_i_1__2 
       (.I0(sig_data_skid_reg[71]),
        .I1(D[71]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[71]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[72]_i_1__2 
       (.I0(sig_data_skid_reg[72]),
        .I1(D[72]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[72]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[73]_i_1__2 
       (.I0(sig_data_skid_reg[73]),
        .I1(D[73]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[73]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[74]_i_1__2 
       (.I0(sig_data_skid_reg[74]),
        .I1(D[74]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[74]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[75]_i_1__2 
       (.I0(sig_data_skid_reg[75]),
        .I1(D[75]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[75]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[76]_i_1__2 
       (.I0(sig_data_skid_reg[76]),
        .I1(D[76]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[76]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[77]_i_1__2 
       (.I0(sig_data_skid_reg[77]),
        .I1(D[77]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[77]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[78]_i_1__2 
       (.I0(sig_data_skid_reg[78]),
        .I1(D[78]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[78]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[79]_i_1__2 
       (.I0(sig_data_skid_reg[79]),
        .I1(D[79]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[79]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[7]_i_1__2 
       (.I0(sig_data_skid_reg[7]),
        .I1(D[7]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[7]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[80]_i_1__2 
       (.I0(sig_data_skid_reg[80]),
        .I1(D[80]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[80]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[81]_i_1__2 
       (.I0(sig_data_skid_reg[81]),
        .I1(D[81]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[81]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[82]_i_1__2 
       (.I0(sig_data_skid_reg[82]),
        .I1(D[82]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[82]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[83]_i_1__2 
       (.I0(sig_data_skid_reg[83]),
        .I1(D[83]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[83]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[84]_i_1__2 
       (.I0(sig_data_skid_reg[84]),
        .I1(D[84]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[84]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[85]_i_1__2 
       (.I0(sig_data_skid_reg[85]),
        .I1(D[85]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[85]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[86]_i_1__2 
       (.I0(sig_data_skid_reg[86]),
        .I1(D[86]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[86]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[87]_i_1__2 
       (.I0(sig_data_skid_reg[87]),
        .I1(D[87]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[87]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[88]_i_1__2 
       (.I0(sig_data_skid_reg[88]),
        .I1(D[88]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[88]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[89]_i_1__2 
       (.I0(sig_data_skid_reg[89]),
        .I1(D[89]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[89]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[8]_i_1__2 
       (.I0(sig_data_skid_reg[8]),
        .I1(D[8]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[8]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[90]_i_1__2 
       (.I0(sig_data_skid_reg[90]),
        .I1(D[90]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[90]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[91]_i_1__2 
       (.I0(sig_data_skid_reg[91]),
        .I1(D[91]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[91]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[92]_i_1__2 
       (.I0(sig_data_skid_reg[92]),
        .I1(D[92]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[92]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[93]_i_1__2 
       (.I0(sig_data_skid_reg[93]),
        .I1(D[93]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[93]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[94]_i_1__2 
       (.I0(sig_data_skid_reg[94]),
        .I1(D[94]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[94]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[95]_i_1__2 
       (.I0(sig_data_skid_reg[95]),
        .I1(D[95]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[95]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[96]_i_1__2 
       (.I0(sig_data_skid_reg[96]),
        .I1(D[96]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[96]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[97]_i_1__2 
       (.I0(sig_data_skid_reg[97]),
        .I1(D[97]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[97]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[98]_i_1__2 
       (.I0(sig_data_skid_reg[98]),
        .I1(D[98]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[98]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[99]_i_1__2 
       (.I0(sig_data_skid_reg[99]),
        .I1(D[99]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[99]));
  LUT3 #(
    .INIT(8'hCA)) 
    \sig_data_reg_out[9]_i_1__2 
       (.I0(sig_data_skid_reg[9]),
        .I1(D[9]),
        .I2(sig_s_ready_dup),
        .O(sig_data_skid_mux_out[9]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[0]),
        .Q(m_axi_s2mm_wdata[0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[100] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[100]),
        .Q(m_axi_s2mm_wdata[100]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[101] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[101]),
        .Q(m_axi_s2mm_wdata[101]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[102] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[102]),
        .Q(m_axi_s2mm_wdata[102]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[103] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[103]),
        .Q(m_axi_s2mm_wdata[103]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[104] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[104]),
        .Q(m_axi_s2mm_wdata[104]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[105] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[105]),
        .Q(m_axi_s2mm_wdata[105]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[106] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[106]),
        .Q(m_axi_s2mm_wdata[106]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[107] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[107]),
        .Q(m_axi_s2mm_wdata[107]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[108] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[108]),
        .Q(m_axi_s2mm_wdata[108]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[109] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[109]),
        .Q(m_axi_s2mm_wdata[109]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[10]),
        .Q(m_axi_s2mm_wdata[10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[110] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[110]),
        .Q(m_axi_s2mm_wdata[110]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[111] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[111]),
        .Q(m_axi_s2mm_wdata[111]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[112] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[112]),
        .Q(m_axi_s2mm_wdata[112]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[113] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[113]),
        .Q(m_axi_s2mm_wdata[113]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[114] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[114]),
        .Q(m_axi_s2mm_wdata[114]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[115] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[115]),
        .Q(m_axi_s2mm_wdata[115]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[116] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[116]),
        .Q(m_axi_s2mm_wdata[116]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[117] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[117]),
        .Q(m_axi_s2mm_wdata[117]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[118] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[118]),
        .Q(m_axi_s2mm_wdata[118]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[119] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[119]),
        .Q(m_axi_s2mm_wdata[119]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[11]),
        .Q(m_axi_s2mm_wdata[11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[120] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[120]),
        .Q(m_axi_s2mm_wdata[120]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[121] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[121]),
        .Q(m_axi_s2mm_wdata[121]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[122] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[122]),
        .Q(m_axi_s2mm_wdata[122]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[123] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[123]),
        .Q(m_axi_s2mm_wdata[123]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[124] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[124]),
        .Q(m_axi_s2mm_wdata[124]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[125] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[125]),
        .Q(m_axi_s2mm_wdata[125]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[126] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[126]),
        .Q(m_axi_s2mm_wdata[126]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[127] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[127]),
        .Q(m_axi_s2mm_wdata[127]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[12]),
        .Q(m_axi_s2mm_wdata[12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[13]),
        .Q(m_axi_s2mm_wdata[13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[14]),
        .Q(m_axi_s2mm_wdata[14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[15]),
        .Q(m_axi_s2mm_wdata[15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[16]),
        .Q(m_axi_s2mm_wdata[16]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[17]),
        .Q(m_axi_s2mm_wdata[17]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[18]),
        .Q(m_axi_s2mm_wdata[18]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[19]),
        .Q(m_axi_s2mm_wdata[19]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[1]),
        .Q(m_axi_s2mm_wdata[1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[20]),
        .Q(m_axi_s2mm_wdata[20]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[21]),
        .Q(m_axi_s2mm_wdata[21]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[22]),
        .Q(m_axi_s2mm_wdata[22]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[23]),
        .Q(m_axi_s2mm_wdata[23]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[24]),
        .Q(m_axi_s2mm_wdata[24]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[25]),
        .Q(m_axi_s2mm_wdata[25]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[26]),
        .Q(m_axi_s2mm_wdata[26]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[27]),
        .Q(m_axi_s2mm_wdata[27]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[28] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[28]),
        .Q(m_axi_s2mm_wdata[28]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[29] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[29]),
        .Q(m_axi_s2mm_wdata[29]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[2]),
        .Q(m_axi_s2mm_wdata[2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[30] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[30]),
        .Q(m_axi_s2mm_wdata[30]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[31] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[31]),
        .Q(m_axi_s2mm_wdata[31]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[32] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[32]),
        .Q(m_axi_s2mm_wdata[32]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[33] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[33]),
        .Q(m_axi_s2mm_wdata[33]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[34] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[34]),
        .Q(m_axi_s2mm_wdata[34]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[35] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[35]),
        .Q(m_axi_s2mm_wdata[35]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[36] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[36]),
        .Q(m_axi_s2mm_wdata[36]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[37] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[37]),
        .Q(m_axi_s2mm_wdata[37]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[38] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[38]),
        .Q(m_axi_s2mm_wdata[38]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[39] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[39]),
        .Q(m_axi_s2mm_wdata[39]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[3]),
        .Q(m_axi_s2mm_wdata[3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[40] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[40]),
        .Q(m_axi_s2mm_wdata[40]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[41] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[41]),
        .Q(m_axi_s2mm_wdata[41]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[42] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[42]),
        .Q(m_axi_s2mm_wdata[42]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[43] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[43]),
        .Q(m_axi_s2mm_wdata[43]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[44] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[44]),
        .Q(m_axi_s2mm_wdata[44]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[45] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[45]),
        .Q(m_axi_s2mm_wdata[45]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[46] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[46]),
        .Q(m_axi_s2mm_wdata[46]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[47] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[47]),
        .Q(m_axi_s2mm_wdata[47]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[48] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[48]),
        .Q(m_axi_s2mm_wdata[48]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[49] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[49]),
        .Q(m_axi_s2mm_wdata[49]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[4]),
        .Q(m_axi_s2mm_wdata[4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[50] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[50]),
        .Q(m_axi_s2mm_wdata[50]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[51] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[51]),
        .Q(m_axi_s2mm_wdata[51]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[52] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[52]),
        .Q(m_axi_s2mm_wdata[52]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[53] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[53]),
        .Q(m_axi_s2mm_wdata[53]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[54] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[54]),
        .Q(m_axi_s2mm_wdata[54]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[55] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[55]),
        .Q(m_axi_s2mm_wdata[55]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[56] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[56]),
        .Q(m_axi_s2mm_wdata[56]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[57] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[57]),
        .Q(m_axi_s2mm_wdata[57]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[58] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[58]),
        .Q(m_axi_s2mm_wdata[58]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[59] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[59]),
        .Q(m_axi_s2mm_wdata[59]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[5]),
        .Q(m_axi_s2mm_wdata[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[60] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[60]),
        .Q(m_axi_s2mm_wdata[60]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[61] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[61]),
        .Q(m_axi_s2mm_wdata[61]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[62] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[62]),
        .Q(m_axi_s2mm_wdata[62]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[63] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[63]),
        .Q(m_axi_s2mm_wdata[63]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[64] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[64]),
        .Q(m_axi_s2mm_wdata[64]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[65] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[65]),
        .Q(m_axi_s2mm_wdata[65]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[66] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[66]),
        .Q(m_axi_s2mm_wdata[66]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[67] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[67]),
        .Q(m_axi_s2mm_wdata[67]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[68] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[68]),
        .Q(m_axi_s2mm_wdata[68]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[69] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[69]),
        .Q(m_axi_s2mm_wdata[69]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[6]),
        .Q(m_axi_s2mm_wdata[6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[70] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[70]),
        .Q(m_axi_s2mm_wdata[70]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[71] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[71]),
        .Q(m_axi_s2mm_wdata[71]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[72] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[72]),
        .Q(m_axi_s2mm_wdata[72]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[73] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[73]),
        .Q(m_axi_s2mm_wdata[73]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[74] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[74]),
        .Q(m_axi_s2mm_wdata[74]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[75] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[75]),
        .Q(m_axi_s2mm_wdata[75]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[76] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[76]),
        .Q(m_axi_s2mm_wdata[76]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[77] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[77]),
        .Q(m_axi_s2mm_wdata[77]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[78] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[78]),
        .Q(m_axi_s2mm_wdata[78]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[79] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[79]),
        .Q(m_axi_s2mm_wdata[79]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[7]),
        .Q(m_axi_s2mm_wdata[7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[80] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[80]),
        .Q(m_axi_s2mm_wdata[80]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[81] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[81]),
        .Q(m_axi_s2mm_wdata[81]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[82] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[82]),
        .Q(m_axi_s2mm_wdata[82]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[83] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[83]),
        .Q(m_axi_s2mm_wdata[83]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[84] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[84]),
        .Q(m_axi_s2mm_wdata[84]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[85] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[85]),
        .Q(m_axi_s2mm_wdata[85]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[86] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[86]),
        .Q(m_axi_s2mm_wdata[86]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[87] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[87]),
        .Q(m_axi_s2mm_wdata[87]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[88] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[88]),
        .Q(m_axi_s2mm_wdata[88]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[89] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[89]),
        .Q(m_axi_s2mm_wdata[89]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[8]),
        .Q(m_axi_s2mm_wdata[8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[90] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[90]),
        .Q(m_axi_s2mm_wdata[90]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[91] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[91]),
        .Q(m_axi_s2mm_wdata[91]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[92] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[92]),
        .Q(m_axi_s2mm_wdata[92]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[93] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[93]),
        .Q(m_axi_s2mm_wdata[93]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[94] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[94]),
        .Q(m_axi_s2mm_wdata[94]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[95] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[95]),
        .Q(m_axi_s2mm_wdata[95]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[96] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[96]),
        .Q(m_axi_s2mm_wdata[96]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[97] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[97]),
        .Q(m_axi_s2mm_wdata[97]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[98] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[98]),
        .Q(m_axi_s2mm_wdata[98]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[99] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[99]),
        .Q(m_axi_s2mm_wdata[99]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_data_skid_mux_out[9]),
        .Q(m_axi_s2mm_wdata[9]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[0]),
        .Q(sig_data_skid_reg[0]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[100] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[100]),
        .Q(sig_data_skid_reg[100]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[101] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[101]),
        .Q(sig_data_skid_reg[101]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[102] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[102]),
        .Q(sig_data_skid_reg[102]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[103] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[103]),
        .Q(sig_data_skid_reg[103]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[104] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[104]),
        .Q(sig_data_skid_reg[104]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[105] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[105]),
        .Q(sig_data_skid_reg[105]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[106] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[106]),
        .Q(sig_data_skid_reg[106]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[107] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[107]),
        .Q(sig_data_skid_reg[107]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[108] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[108]),
        .Q(sig_data_skid_reg[108]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[109] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[109]),
        .Q(sig_data_skid_reg[109]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[10]),
        .Q(sig_data_skid_reg[10]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[110] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[110]),
        .Q(sig_data_skid_reg[110]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[111] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[111]),
        .Q(sig_data_skid_reg[111]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[112] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[112]),
        .Q(sig_data_skid_reg[112]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[113] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[113]),
        .Q(sig_data_skid_reg[113]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[114] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[114]),
        .Q(sig_data_skid_reg[114]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[115] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[115]),
        .Q(sig_data_skid_reg[115]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[116] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[116]),
        .Q(sig_data_skid_reg[116]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[117] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[117]),
        .Q(sig_data_skid_reg[117]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[118] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[118]),
        .Q(sig_data_skid_reg[118]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[119] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[119]),
        .Q(sig_data_skid_reg[119]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[11]),
        .Q(sig_data_skid_reg[11]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[120] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[120]),
        .Q(sig_data_skid_reg[120]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[121] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[121]),
        .Q(sig_data_skid_reg[121]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[122] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[122]),
        .Q(sig_data_skid_reg[122]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[123] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[123]),
        .Q(sig_data_skid_reg[123]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[124] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[124]),
        .Q(sig_data_skid_reg[124]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[125] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[125]),
        .Q(sig_data_skid_reg[125]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[126] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[126]),
        .Q(sig_data_skid_reg[126]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[127] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[127]),
        .Q(sig_data_skid_reg[127]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[12]),
        .Q(sig_data_skid_reg[12]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[13]),
        .Q(sig_data_skid_reg[13]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[14]),
        .Q(sig_data_skid_reg[14]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[15]),
        .Q(sig_data_skid_reg[15]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[16]),
        .Q(sig_data_skid_reg[16]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[17]),
        .Q(sig_data_skid_reg[17]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[18]),
        .Q(sig_data_skid_reg[18]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[19]),
        .Q(sig_data_skid_reg[19]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[1]),
        .Q(sig_data_skid_reg[1]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[20]),
        .Q(sig_data_skid_reg[20]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[21]),
        .Q(sig_data_skid_reg[21]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[22]),
        .Q(sig_data_skid_reg[22]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[23]),
        .Q(sig_data_skid_reg[23]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[24]),
        .Q(sig_data_skid_reg[24]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[25]),
        .Q(sig_data_skid_reg[25]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[26]),
        .Q(sig_data_skid_reg[26]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[27]),
        .Q(sig_data_skid_reg[27]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[28] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[28]),
        .Q(sig_data_skid_reg[28]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[29] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[29]),
        .Q(sig_data_skid_reg[29]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[2]),
        .Q(sig_data_skid_reg[2]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[30] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[30]),
        .Q(sig_data_skid_reg[30]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[31] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[31]),
        .Q(sig_data_skid_reg[31]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[32] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[32]),
        .Q(sig_data_skid_reg[32]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[33] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[33]),
        .Q(sig_data_skid_reg[33]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[34] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[34]),
        .Q(sig_data_skid_reg[34]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[35] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[35]),
        .Q(sig_data_skid_reg[35]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[36] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[36]),
        .Q(sig_data_skid_reg[36]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[37] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[37]),
        .Q(sig_data_skid_reg[37]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[38] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[38]),
        .Q(sig_data_skid_reg[38]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[39] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[39]),
        .Q(sig_data_skid_reg[39]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[3]),
        .Q(sig_data_skid_reg[3]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[40] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[40]),
        .Q(sig_data_skid_reg[40]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[41] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[41]),
        .Q(sig_data_skid_reg[41]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[42] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[42]),
        .Q(sig_data_skid_reg[42]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[43] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[43]),
        .Q(sig_data_skid_reg[43]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[44] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[44]),
        .Q(sig_data_skid_reg[44]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[45] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[45]),
        .Q(sig_data_skid_reg[45]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[46] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[46]),
        .Q(sig_data_skid_reg[46]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[47] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[47]),
        .Q(sig_data_skid_reg[47]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[48] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[48]),
        .Q(sig_data_skid_reg[48]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[49] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[49]),
        .Q(sig_data_skid_reg[49]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[4]),
        .Q(sig_data_skid_reg[4]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[50] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[50]),
        .Q(sig_data_skid_reg[50]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[51] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[51]),
        .Q(sig_data_skid_reg[51]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[52] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[52]),
        .Q(sig_data_skid_reg[52]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[53] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[53]),
        .Q(sig_data_skid_reg[53]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[54] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[54]),
        .Q(sig_data_skid_reg[54]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[55] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[55]),
        .Q(sig_data_skid_reg[55]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[56] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[56]),
        .Q(sig_data_skid_reg[56]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[57] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[57]),
        .Q(sig_data_skid_reg[57]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[58] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[58]),
        .Q(sig_data_skid_reg[58]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[59] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[59]),
        .Q(sig_data_skid_reg[59]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[5]),
        .Q(sig_data_skid_reg[5]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[60] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[60]),
        .Q(sig_data_skid_reg[60]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[61] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[61]),
        .Q(sig_data_skid_reg[61]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[62] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[62]),
        .Q(sig_data_skid_reg[62]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[63] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[63]),
        .Q(sig_data_skid_reg[63]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[64] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[64]),
        .Q(sig_data_skid_reg[64]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[65] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[65]),
        .Q(sig_data_skid_reg[65]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[66] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[66]),
        .Q(sig_data_skid_reg[66]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[67] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[67]),
        .Q(sig_data_skid_reg[67]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[68] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[68]),
        .Q(sig_data_skid_reg[68]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[69] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[69]),
        .Q(sig_data_skid_reg[69]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[6]),
        .Q(sig_data_skid_reg[6]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[70] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[70]),
        .Q(sig_data_skid_reg[70]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[71] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[71]),
        .Q(sig_data_skid_reg[71]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[72] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[72]),
        .Q(sig_data_skid_reg[72]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[73] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[73]),
        .Q(sig_data_skid_reg[73]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[74] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[74]),
        .Q(sig_data_skid_reg[74]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[75] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[75]),
        .Q(sig_data_skid_reg[75]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[76] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[76]),
        .Q(sig_data_skid_reg[76]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[77] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[77]),
        .Q(sig_data_skid_reg[77]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[78] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[78]),
        .Q(sig_data_skid_reg[78]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[79] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[79]),
        .Q(sig_data_skid_reg[79]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[7]),
        .Q(sig_data_skid_reg[7]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[80] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[80]),
        .Q(sig_data_skid_reg[80]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[81] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[81]),
        .Q(sig_data_skid_reg[81]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[82] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[82]),
        .Q(sig_data_skid_reg[82]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[83] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[83]),
        .Q(sig_data_skid_reg[83]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[84] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[84]),
        .Q(sig_data_skid_reg[84]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[85] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[85]),
        .Q(sig_data_skid_reg[85]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[86] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[86]),
        .Q(sig_data_skid_reg[86]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[87] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[87]),
        .Q(sig_data_skid_reg[87]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[88] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[88]),
        .Q(sig_data_skid_reg[88]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[89] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[89]),
        .Q(sig_data_skid_reg[89]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[8]),
        .Q(sig_data_skid_reg[8]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[90] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[90]),
        .Q(sig_data_skid_reg[90]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[91] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[91]),
        .Q(sig_data_skid_reg[91]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[92] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[92]),
        .Q(sig_data_skid_reg[92]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[93] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[93]),
        .Q(sig_data_skid_reg[93]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[94] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[94]),
        .Q(sig_data_skid_reg[94]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[95] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[95]),
        .Q(sig_data_skid_reg[95]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[96] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[96]),
        .Q(sig_data_skid_reg[96]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[97] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[97]),
        .Q(sig_data_skid_reg[97]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[98] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[98]),
        .Q(sig_data_skid_reg[98]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[99] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[99]),
        .Q(sig_data_skid_reg[99]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(D[9]),
        .Q(sig_data_skid_reg[9]),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_reg_out_reg
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(sig_last_skid_mux_out),
        .Q(m_axi_s2mm_wlast),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_skid_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_data2skid_wlast),
        .Q(sig_last_skid_reg),
        .R(sig_stream_rst));
  LUT6 #(
    .INIT(64'h00000000FF2A0000)) 
    sig_m_valid_dup_i_1__1
       (.I0(sig_m_valid_dup),
        .I1(m_axi_s2mm_wready),
        .I2(sig_s_ready_dup),
        .I3(sig_data2skid_wvalid),
        .I4(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I5(sig_init_reg),
        .O(sig_m_valid_dup_i_1__1_n_0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_m_valid_dup_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_m_valid_dup_i_1__1_n_0),
        .Q(sig_m_valid_dup),
        .R(1'b0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_m_valid_out_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_m_valid_dup_i_1__1_n_0),
        .Q(sig_m_valid_out),
        .R(1'b0));
  LUT5 #(
    .INIT(32'hFFFFAEEE)) 
    sig_s_ready_dup_i_1__3
       (.I0(sig_init_reg),
        .I1(sig_s_ready_dup),
        .I2(sig_data2skid_wvalid),
        .I3(sig_m_valid_dup),
        .I4(m_axi_s2mm_wready),
        .O(sig_s_ready_dup_i_1__3_n_0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_s_ready_dup_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_s_ready_dup_i_1__3_n_0),
        .Q(sig_s_ready_dup),
        .R(sig_stream_rst));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_s_ready_out_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_s_ready_dup_i_1__3_n_0),
        .Q(sig_s_ready_out),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [0]),
        .Q(m_axi_s2mm_wstrb[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [10]),
        .Q(m_axi_s2mm_wstrb[10]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [11]),
        .Q(m_axi_s2mm_wstrb[11]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [12]),
        .Q(m_axi_s2mm_wstrb[12]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [13]),
        .Q(m_axi_s2mm_wstrb[13]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [14]),
        .Q(m_axi_s2mm_wstrb[14]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [15]),
        .Q(m_axi_s2mm_wstrb[15]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [1]),
        .Q(m_axi_s2mm_wstrb[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [2]),
        .Q(m_axi_s2mm_wstrb[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [3]),
        .Q(m_axi_s2mm_wstrb[3]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [4]),
        .Q(m_axi_s2mm_wstrb[4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [5]),
        .Q(m_axi_s2mm_wstrb[5]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [6]),
        .Q(m_axi_s2mm_wstrb[6]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [7]),
        .Q(m_axi_s2mm_wstrb[7]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [8]),
        .Q(m_axi_s2mm_wstrb[8]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_data_reg_out[127]_i_1__2_n_0 ),
        .D(\sig_strb_reg_out_reg[15]_0 [9]),
        .Q(m_axi_s2mm_wstrb[9]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [0]),
        .Q(Q[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [10]),
        .Q(Q[10]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [11]),
        .Q(Q[11]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [12]),
        .Q(Q[12]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [13]),
        .Q(Q[13]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [14]),
        .Q(Q[14]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [15]),
        .Q(Q[15]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [1]),
        .Q(Q[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [2]),
        .Q(Q[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [3]),
        .Q(Q[3]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [4]),
        .Q(Q[4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [5]),
        .Q(Q[5]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [6]),
        .Q(Q[6]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [7]),
        .Q(Q[7]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [8]),
        .Q(Q[8]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [9]),
        .Q(Q[9]),
        .R(sig_stream_rst));
endmodule

module design_1_axi_dma_0_0_axi_datamover_skid_buf
   (out,
    s_axis_s2mm_tready,
    sig_m_valid_out_reg_0,
    skid2dre_wlast,
    sig_stop_request,
    sig_sready_stop_reg_reg_0,
    Q,
    \sig_strb_reg_out_reg[15]_0 ,
    sig_s_ready_dup_reg_0,
    m_axi_s2mm_aclk,
    sig_stream_rst,
    E,
    sig_sready_stop_reg_reg_1,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    s_axis_s2mm_tlast,
    sig_init_reg,
    sig_m_valid_out_reg_1,
    s2mm_strm_wready,
    s_axis_s2mm_tvalid,
    sig_halt_reg_dly2,
    sig_halt_reg_dly3,
    s_axis_s2mm_tkeep,
    s_axis_s2mm_tdata);
  output out;
  output s_axis_s2mm_tready;
  output sig_m_valid_out_reg_0;
  output skid2dre_wlast;
  output sig_stop_request;
  output sig_sready_stop_reg_reg_0;
  output [127:0]Q;
  output [15:0]\sig_strb_reg_out_reg[15]_0 ;
  input sig_s_ready_dup_reg_0;
  input m_axi_s2mm_aclk;
  input sig_stream_rst;
  input [0:0]E;
  input sig_sready_stop_reg_reg_1;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input s_axis_s2mm_tlast;
  input sig_init_reg;
  input sig_m_valid_out_reg_1;
  input s2mm_strm_wready;
  input s_axis_s2mm_tvalid;
  input sig_halt_reg_dly2;
  input sig_halt_reg_dly3;
  input [15:0]s_axis_s2mm_tkeep;
  input [127:0]s_axis_s2mm_tdata;

  wire [0:0]E;
  wire [127:0]Q;
  wire m_axi_s2mm_aclk;
  wire s2mm_strm_wready;
  wire [127:0]s_axis_s2mm_tdata;
  wire [15:0]s_axis_s2mm_tkeep;
  wire s_axis_s2mm_tlast;
  wire s_axis_s2mm_tvalid;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire \sig_data_reg_out[127]_i_1__3_n_0 ;
  wire [127:0]sig_data_skid_mux_out;
  wire [127:0]sig_data_skid_reg;
  wire sig_halt_reg_dly2;
  wire sig_halt_reg_dly3;
  wire sig_init_reg;
  wire sig_last_skid_mux_out;
  wire sig_last_skid_reg;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_m_valid_dup;
  wire sig_m_valid_dup_i_1_n_0;
  wire sig_m_valid_dup_i_2_n_0;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_m_valid_out;
  wire sig_m_valid_out_reg_1;
  wire sig_mvalid_stop;
  wire sig_mvalid_stop_reg_i_1_n_0;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_s_ready_dup;
  wire sig_s_ready_dup_reg_0;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_s_ready_out;
  wire sig_slast_with_stop;
  wire sig_sready_stop_reg_reg_0;
  wire sig_sready_stop_reg_reg_1;
  wire [15:0]sig_sstrb_with_stop;
  wire sig_stop_request;
  wire [15:0]\sig_strb_reg_out_reg[15]_0 ;
  wire [15:0]sig_strb_skid_mux_out;
  wire [15:0]sig_strb_skid_reg;
  wire sig_stream_rst;
  wire skid2dre_wlast;

  assign out = sig_m_valid_dup;
  assign s_axis_s2mm_tready = sig_s_ready_out;
  assign sig_m_valid_out_reg_0 = sig_m_valid_out;
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[0]_i_1__0 
       (.I0(s_axis_s2mm_tdata[0]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[0]),
        .O(sig_data_skid_mux_out[0]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[100]_i_1__0 
       (.I0(s_axis_s2mm_tdata[100]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[100]),
        .O(sig_data_skid_mux_out[100]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[101]_i_1__0 
       (.I0(s_axis_s2mm_tdata[101]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[101]),
        .O(sig_data_skid_mux_out[101]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[102]_i_1__0 
       (.I0(s_axis_s2mm_tdata[102]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[102]),
        .O(sig_data_skid_mux_out[102]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[103]_i_1__0 
       (.I0(s_axis_s2mm_tdata[103]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[103]),
        .O(sig_data_skid_mux_out[103]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[104]_i_1__0 
       (.I0(s_axis_s2mm_tdata[104]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[104]),
        .O(sig_data_skid_mux_out[104]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[105]_i_1__0 
       (.I0(s_axis_s2mm_tdata[105]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[105]),
        .O(sig_data_skid_mux_out[105]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[106]_i_1__0 
       (.I0(s_axis_s2mm_tdata[106]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[106]),
        .O(sig_data_skid_mux_out[106]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[107]_i_1__0 
       (.I0(s_axis_s2mm_tdata[107]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[107]),
        .O(sig_data_skid_mux_out[107]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[108]_i_1__0 
       (.I0(s_axis_s2mm_tdata[108]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[108]),
        .O(sig_data_skid_mux_out[108]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[109]_i_1__0 
       (.I0(s_axis_s2mm_tdata[109]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[109]),
        .O(sig_data_skid_mux_out[109]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[10]_i_1__0 
       (.I0(s_axis_s2mm_tdata[10]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[10]),
        .O(sig_data_skid_mux_out[10]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[110]_i_1__0 
       (.I0(s_axis_s2mm_tdata[110]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[110]),
        .O(sig_data_skid_mux_out[110]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[111]_i_1__0 
       (.I0(s_axis_s2mm_tdata[111]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[111]),
        .O(sig_data_skid_mux_out[111]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[112]_i_1__0 
       (.I0(s_axis_s2mm_tdata[112]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[112]),
        .O(sig_data_skid_mux_out[112]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[113]_i_1__0 
       (.I0(s_axis_s2mm_tdata[113]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[113]),
        .O(sig_data_skid_mux_out[113]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[114]_i_1__0 
       (.I0(s_axis_s2mm_tdata[114]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[114]),
        .O(sig_data_skid_mux_out[114]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[115]_i_1__0 
       (.I0(s_axis_s2mm_tdata[115]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[115]),
        .O(sig_data_skid_mux_out[115]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[116]_i_1__0 
       (.I0(s_axis_s2mm_tdata[116]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[116]),
        .O(sig_data_skid_mux_out[116]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[117]_i_1__0 
       (.I0(s_axis_s2mm_tdata[117]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[117]),
        .O(sig_data_skid_mux_out[117]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[118]_i_1__0 
       (.I0(s_axis_s2mm_tdata[118]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[118]),
        .O(sig_data_skid_mux_out[118]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[119]_i_1__0 
       (.I0(s_axis_s2mm_tdata[119]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[119]),
        .O(sig_data_skid_mux_out[119]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[11]_i_1__0 
       (.I0(s_axis_s2mm_tdata[11]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[11]),
        .O(sig_data_skid_mux_out[11]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[120]_i_1__0 
       (.I0(s_axis_s2mm_tdata[120]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[120]),
        .O(sig_data_skid_mux_out[120]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[121]_i_1__0 
       (.I0(s_axis_s2mm_tdata[121]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[121]),
        .O(sig_data_skid_mux_out[121]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[122]_i_1__0 
       (.I0(s_axis_s2mm_tdata[122]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[122]),
        .O(sig_data_skid_mux_out[122]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[123]_i_1__0 
       (.I0(s_axis_s2mm_tdata[123]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[123]),
        .O(sig_data_skid_mux_out[123]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[124]_i_1__0 
       (.I0(s_axis_s2mm_tdata[124]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[124]),
        .O(sig_data_skid_mux_out[124]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[125]_i_1__0 
       (.I0(s_axis_s2mm_tdata[125]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[125]),
        .O(sig_data_skid_mux_out[125]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[126]_i_1__0 
       (.I0(s_axis_s2mm_tdata[126]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[126]),
        .O(sig_data_skid_mux_out[126]));
  LUT2 #(
    .INIT(4'hB)) 
    \sig_data_reg_out[127]_i_1__3 
       (.I0(sig_mvalid_stop),
        .I1(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\sig_data_reg_out[127]_i_1__3_n_0 ));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[127]_i_3__0 
       (.I0(s_axis_s2mm_tdata[127]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[127]),
        .O(sig_data_skid_mux_out[127]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[12]_i_1__0 
       (.I0(s_axis_s2mm_tdata[12]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[12]),
        .O(sig_data_skid_mux_out[12]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[13]_i_1__0 
       (.I0(s_axis_s2mm_tdata[13]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[13]),
        .O(sig_data_skid_mux_out[13]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[14]_i_1__0 
       (.I0(s_axis_s2mm_tdata[14]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[14]),
        .O(sig_data_skid_mux_out[14]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[15]_i_1__0 
       (.I0(s_axis_s2mm_tdata[15]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[15]),
        .O(sig_data_skid_mux_out[15]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[16]_i_1__0 
       (.I0(s_axis_s2mm_tdata[16]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[16]),
        .O(sig_data_skid_mux_out[16]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[17]_i_1__0 
       (.I0(s_axis_s2mm_tdata[17]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[17]),
        .O(sig_data_skid_mux_out[17]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[18]_i_1__0 
       (.I0(s_axis_s2mm_tdata[18]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[18]),
        .O(sig_data_skid_mux_out[18]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[19]_i_1__0 
       (.I0(s_axis_s2mm_tdata[19]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[19]),
        .O(sig_data_skid_mux_out[19]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[1]_i_1__0 
       (.I0(s_axis_s2mm_tdata[1]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[1]),
        .O(sig_data_skid_mux_out[1]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[20]_i_1__0 
       (.I0(s_axis_s2mm_tdata[20]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[20]),
        .O(sig_data_skid_mux_out[20]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[21]_i_1__0 
       (.I0(s_axis_s2mm_tdata[21]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[21]),
        .O(sig_data_skid_mux_out[21]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[22]_i_1__0 
       (.I0(s_axis_s2mm_tdata[22]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[22]),
        .O(sig_data_skid_mux_out[22]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[23]_i_1__0 
       (.I0(s_axis_s2mm_tdata[23]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[23]),
        .O(sig_data_skid_mux_out[23]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[24]_i_1__0 
       (.I0(s_axis_s2mm_tdata[24]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[24]),
        .O(sig_data_skid_mux_out[24]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[25]_i_1__0 
       (.I0(s_axis_s2mm_tdata[25]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[25]),
        .O(sig_data_skid_mux_out[25]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[26]_i_1__0 
       (.I0(s_axis_s2mm_tdata[26]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[26]),
        .O(sig_data_skid_mux_out[26]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[27]_i_1__0 
       (.I0(s_axis_s2mm_tdata[27]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[27]),
        .O(sig_data_skid_mux_out[27]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[28]_i_1__0 
       (.I0(s_axis_s2mm_tdata[28]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[28]),
        .O(sig_data_skid_mux_out[28]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[29]_i_1__0 
       (.I0(s_axis_s2mm_tdata[29]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[29]),
        .O(sig_data_skid_mux_out[29]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[2]_i_1__0 
       (.I0(s_axis_s2mm_tdata[2]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[2]),
        .O(sig_data_skid_mux_out[2]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[30]_i_1__0 
       (.I0(s_axis_s2mm_tdata[30]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[30]),
        .O(sig_data_skid_mux_out[30]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[31]_i_1__0 
       (.I0(s_axis_s2mm_tdata[31]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[31]),
        .O(sig_data_skid_mux_out[31]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[32]_i_1__0 
       (.I0(s_axis_s2mm_tdata[32]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[32]),
        .O(sig_data_skid_mux_out[32]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[33]_i_1__0 
       (.I0(s_axis_s2mm_tdata[33]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[33]),
        .O(sig_data_skid_mux_out[33]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[34]_i_1__0 
       (.I0(s_axis_s2mm_tdata[34]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[34]),
        .O(sig_data_skid_mux_out[34]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[35]_i_1__0 
       (.I0(s_axis_s2mm_tdata[35]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[35]),
        .O(sig_data_skid_mux_out[35]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[36]_i_1__0 
       (.I0(s_axis_s2mm_tdata[36]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[36]),
        .O(sig_data_skid_mux_out[36]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[37]_i_1__0 
       (.I0(s_axis_s2mm_tdata[37]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[37]),
        .O(sig_data_skid_mux_out[37]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[38]_i_1__0 
       (.I0(s_axis_s2mm_tdata[38]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[38]),
        .O(sig_data_skid_mux_out[38]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[39]_i_1__0 
       (.I0(s_axis_s2mm_tdata[39]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[39]),
        .O(sig_data_skid_mux_out[39]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[3]_i_1__0 
       (.I0(s_axis_s2mm_tdata[3]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[3]),
        .O(sig_data_skid_mux_out[3]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[40]_i_1__0 
       (.I0(s_axis_s2mm_tdata[40]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[40]),
        .O(sig_data_skid_mux_out[40]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[41]_i_1__0 
       (.I0(s_axis_s2mm_tdata[41]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[41]),
        .O(sig_data_skid_mux_out[41]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[42]_i_1__0 
       (.I0(s_axis_s2mm_tdata[42]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[42]),
        .O(sig_data_skid_mux_out[42]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[43]_i_1__0 
       (.I0(s_axis_s2mm_tdata[43]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[43]),
        .O(sig_data_skid_mux_out[43]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[44]_i_1__0 
       (.I0(s_axis_s2mm_tdata[44]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[44]),
        .O(sig_data_skid_mux_out[44]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[45]_i_1__0 
       (.I0(s_axis_s2mm_tdata[45]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[45]),
        .O(sig_data_skid_mux_out[45]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[46]_i_1__0 
       (.I0(s_axis_s2mm_tdata[46]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[46]),
        .O(sig_data_skid_mux_out[46]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[47]_i_1__0 
       (.I0(s_axis_s2mm_tdata[47]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[47]),
        .O(sig_data_skid_mux_out[47]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[48]_i_1__0 
       (.I0(s_axis_s2mm_tdata[48]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[48]),
        .O(sig_data_skid_mux_out[48]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[49]_i_1__0 
       (.I0(s_axis_s2mm_tdata[49]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[49]),
        .O(sig_data_skid_mux_out[49]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[4]_i_1__0 
       (.I0(s_axis_s2mm_tdata[4]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[4]),
        .O(sig_data_skid_mux_out[4]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[50]_i_1__0 
       (.I0(s_axis_s2mm_tdata[50]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[50]),
        .O(sig_data_skid_mux_out[50]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[51]_i_1__0 
       (.I0(s_axis_s2mm_tdata[51]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[51]),
        .O(sig_data_skid_mux_out[51]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[52]_i_1__0 
       (.I0(s_axis_s2mm_tdata[52]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[52]),
        .O(sig_data_skid_mux_out[52]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[53]_i_1__0 
       (.I0(s_axis_s2mm_tdata[53]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[53]),
        .O(sig_data_skid_mux_out[53]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[54]_i_1__0 
       (.I0(s_axis_s2mm_tdata[54]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[54]),
        .O(sig_data_skid_mux_out[54]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[55]_i_1__0 
       (.I0(s_axis_s2mm_tdata[55]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[55]),
        .O(sig_data_skid_mux_out[55]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[56]_i_1__0 
       (.I0(s_axis_s2mm_tdata[56]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[56]),
        .O(sig_data_skid_mux_out[56]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[57]_i_1__0 
       (.I0(s_axis_s2mm_tdata[57]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[57]),
        .O(sig_data_skid_mux_out[57]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[58]_i_1__0 
       (.I0(s_axis_s2mm_tdata[58]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[58]),
        .O(sig_data_skid_mux_out[58]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[59]_i_1__0 
       (.I0(s_axis_s2mm_tdata[59]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[59]),
        .O(sig_data_skid_mux_out[59]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[5]_i_1__0 
       (.I0(s_axis_s2mm_tdata[5]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[5]),
        .O(sig_data_skid_mux_out[5]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[60]_i_1__0 
       (.I0(s_axis_s2mm_tdata[60]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[60]),
        .O(sig_data_skid_mux_out[60]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[61]_i_1__0 
       (.I0(s_axis_s2mm_tdata[61]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[61]),
        .O(sig_data_skid_mux_out[61]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[62]_i_1__0 
       (.I0(s_axis_s2mm_tdata[62]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[62]),
        .O(sig_data_skid_mux_out[62]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[63]_i_1__0 
       (.I0(s_axis_s2mm_tdata[63]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[63]),
        .O(sig_data_skid_mux_out[63]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[64]_i_1__0 
       (.I0(s_axis_s2mm_tdata[64]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[64]),
        .O(sig_data_skid_mux_out[64]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[65]_i_1__0 
       (.I0(s_axis_s2mm_tdata[65]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[65]),
        .O(sig_data_skid_mux_out[65]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[66]_i_1__0 
       (.I0(s_axis_s2mm_tdata[66]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[66]),
        .O(sig_data_skid_mux_out[66]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[67]_i_1__0 
       (.I0(s_axis_s2mm_tdata[67]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[67]),
        .O(sig_data_skid_mux_out[67]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[68]_i_1__0 
       (.I0(s_axis_s2mm_tdata[68]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[68]),
        .O(sig_data_skid_mux_out[68]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[69]_i_1__0 
       (.I0(s_axis_s2mm_tdata[69]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[69]),
        .O(sig_data_skid_mux_out[69]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[6]_i_1__0 
       (.I0(s_axis_s2mm_tdata[6]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[6]),
        .O(sig_data_skid_mux_out[6]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[70]_i_1__0 
       (.I0(s_axis_s2mm_tdata[70]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[70]),
        .O(sig_data_skid_mux_out[70]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[71]_i_1__0 
       (.I0(s_axis_s2mm_tdata[71]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[71]),
        .O(sig_data_skid_mux_out[71]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[72]_i_1__0 
       (.I0(s_axis_s2mm_tdata[72]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[72]),
        .O(sig_data_skid_mux_out[72]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[73]_i_1__0 
       (.I0(s_axis_s2mm_tdata[73]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[73]),
        .O(sig_data_skid_mux_out[73]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[74]_i_1__0 
       (.I0(s_axis_s2mm_tdata[74]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[74]),
        .O(sig_data_skid_mux_out[74]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[75]_i_1__0 
       (.I0(s_axis_s2mm_tdata[75]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[75]),
        .O(sig_data_skid_mux_out[75]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[76]_i_1__0 
       (.I0(s_axis_s2mm_tdata[76]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[76]),
        .O(sig_data_skid_mux_out[76]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[77]_i_1__0 
       (.I0(s_axis_s2mm_tdata[77]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[77]),
        .O(sig_data_skid_mux_out[77]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[78]_i_1__0 
       (.I0(s_axis_s2mm_tdata[78]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[78]),
        .O(sig_data_skid_mux_out[78]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[79]_i_1__0 
       (.I0(s_axis_s2mm_tdata[79]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[79]),
        .O(sig_data_skid_mux_out[79]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[7]_i_1__0 
       (.I0(s_axis_s2mm_tdata[7]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[7]),
        .O(sig_data_skid_mux_out[7]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[80]_i_1__0 
       (.I0(s_axis_s2mm_tdata[80]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[80]),
        .O(sig_data_skid_mux_out[80]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[81]_i_1__0 
       (.I0(s_axis_s2mm_tdata[81]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[81]),
        .O(sig_data_skid_mux_out[81]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[82]_i_1__0 
       (.I0(s_axis_s2mm_tdata[82]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[82]),
        .O(sig_data_skid_mux_out[82]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[83]_i_1__0 
       (.I0(s_axis_s2mm_tdata[83]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[83]),
        .O(sig_data_skid_mux_out[83]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[84]_i_1__0 
       (.I0(s_axis_s2mm_tdata[84]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[84]),
        .O(sig_data_skid_mux_out[84]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[85]_i_1__0 
       (.I0(s_axis_s2mm_tdata[85]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[85]),
        .O(sig_data_skid_mux_out[85]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[86]_i_1__0 
       (.I0(s_axis_s2mm_tdata[86]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[86]),
        .O(sig_data_skid_mux_out[86]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[87]_i_1__0 
       (.I0(s_axis_s2mm_tdata[87]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[87]),
        .O(sig_data_skid_mux_out[87]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[88]_i_1__0 
       (.I0(s_axis_s2mm_tdata[88]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[88]),
        .O(sig_data_skid_mux_out[88]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[89]_i_1__0 
       (.I0(s_axis_s2mm_tdata[89]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[89]),
        .O(sig_data_skid_mux_out[89]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[8]_i_1__0 
       (.I0(s_axis_s2mm_tdata[8]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[8]),
        .O(sig_data_skid_mux_out[8]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[90]_i_1__0 
       (.I0(s_axis_s2mm_tdata[90]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[90]),
        .O(sig_data_skid_mux_out[90]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[91]_i_1__0 
       (.I0(s_axis_s2mm_tdata[91]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[91]),
        .O(sig_data_skid_mux_out[91]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[92]_i_1__0 
       (.I0(s_axis_s2mm_tdata[92]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[92]),
        .O(sig_data_skid_mux_out[92]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[93]_i_1__0 
       (.I0(s_axis_s2mm_tdata[93]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[93]),
        .O(sig_data_skid_mux_out[93]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[94]_i_1__0 
       (.I0(s_axis_s2mm_tdata[94]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[94]),
        .O(sig_data_skid_mux_out[94]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[95]_i_1__0 
       (.I0(s_axis_s2mm_tdata[95]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[95]),
        .O(sig_data_skid_mux_out[95]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[96]_i_1__0 
       (.I0(s_axis_s2mm_tdata[96]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[96]),
        .O(sig_data_skid_mux_out[96]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[97]_i_1__0 
       (.I0(s_axis_s2mm_tdata[97]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[97]),
        .O(sig_data_skid_mux_out[97]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[98]_i_1__0 
       (.I0(s_axis_s2mm_tdata[98]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[98]),
        .O(sig_data_skid_mux_out[98]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[99]_i_1__0 
       (.I0(s_axis_s2mm_tdata[99]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[99]),
        .O(sig_data_skid_mux_out[99]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[9]_i_1__0 
       (.I0(s_axis_s2mm_tdata[9]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[9]),
        .O(sig_data_skid_mux_out[9]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[0]),
        .Q(Q[0]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[100] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[100]),
        .Q(Q[100]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[101] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[101]),
        .Q(Q[101]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[102] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[102]),
        .Q(Q[102]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[103] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[103]),
        .Q(Q[103]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[104] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[104]),
        .Q(Q[104]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[105] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[105]),
        .Q(Q[105]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[106] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[106]),
        .Q(Q[106]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[107] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[107]),
        .Q(Q[107]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[108] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[108]),
        .Q(Q[108]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[109] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[109]),
        .Q(Q[109]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[10]),
        .Q(Q[10]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[110] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[110]),
        .Q(Q[110]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[111] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[111]),
        .Q(Q[111]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[112] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[112]),
        .Q(Q[112]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[113] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[113]),
        .Q(Q[113]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[114] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[114]),
        .Q(Q[114]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[115] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[115]),
        .Q(Q[115]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[116] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[116]),
        .Q(Q[116]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[117] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[117]),
        .Q(Q[117]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[118] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[118]),
        .Q(Q[118]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[119] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[119]),
        .Q(Q[119]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[11]),
        .Q(Q[11]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[120] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[120]),
        .Q(Q[120]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[121] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[121]),
        .Q(Q[121]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[122] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[122]),
        .Q(Q[122]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[123] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[123]),
        .Q(Q[123]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[124] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[124]),
        .Q(Q[124]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[125] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[125]),
        .Q(Q[125]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[126] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[126]),
        .Q(Q[126]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[127] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[127]),
        .Q(Q[127]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[12]),
        .Q(Q[12]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[13]),
        .Q(Q[13]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[14]),
        .Q(Q[14]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[15]),
        .Q(Q[15]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[16]),
        .Q(Q[16]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[17]),
        .Q(Q[17]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[18]),
        .Q(Q[18]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[19]),
        .Q(Q[19]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[1]),
        .Q(Q[1]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[20]),
        .Q(Q[20]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[21]),
        .Q(Q[21]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[22]),
        .Q(Q[22]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[23]),
        .Q(Q[23]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[24]),
        .Q(Q[24]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[25]),
        .Q(Q[25]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[26]),
        .Q(Q[26]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[27]),
        .Q(Q[27]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[28] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[28]),
        .Q(Q[28]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[29] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[29]),
        .Q(Q[29]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[2]),
        .Q(Q[2]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[30] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[30]),
        .Q(Q[30]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[31] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[31]),
        .Q(Q[31]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[32] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[32]),
        .Q(Q[32]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[33] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[33]),
        .Q(Q[33]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[34] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[34]),
        .Q(Q[34]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[35] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[35]),
        .Q(Q[35]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[36] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[36]),
        .Q(Q[36]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[37] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[37]),
        .Q(Q[37]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[38] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[38]),
        .Q(Q[38]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[39] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[39]),
        .Q(Q[39]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[3]),
        .Q(Q[3]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[40] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[40]),
        .Q(Q[40]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[41] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[41]),
        .Q(Q[41]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[42] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[42]),
        .Q(Q[42]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[43] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[43]),
        .Q(Q[43]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[44] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[44]),
        .Q(Q[44]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[45] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[45]),
        .Q(Q[45]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[46] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[46]),
        .Q(Q[46]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[47] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[47]),
        .Q(Q[47]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[48] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[48]),
        .Q(Q[48]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[49] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[49]),
        .Q(Q[49]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[4]),
        .Q(Q[4]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[50] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[50]),
        .Q(Q[50]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[51] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[51]),
        .Q(Q[51]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[52] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[52]),
        .Q(Q[52]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[53] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[53]),
        .Q(Q[53]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[54] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[54]),
        .Q(Q[54]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[55] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[55]),
        .Q(Q[55]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[56] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[56]),
        .Q(Q[56]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[57] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[57]),
        .Q(Q[57]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[58] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[58]),
        .Q(Q[58]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[59] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[59]),
        .Q(Q[59]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[5]),
        .Q(Q[5]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[60] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[60]),
        .Q(Q[60]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[61] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[61]),
        .Q(Q[61]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[62] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[62]),
        .Q(Q[62]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[63] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[63]),
        .Q(Q[63]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[64] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[64]),
        .Q(Q[64]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[65] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[65]),
        .Q(Q[65]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[66] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[66]),
        .Q(Q[66]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[67] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[67]),
        .Q(Q[67]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[68] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[68]),
        .Q(Q[68]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[69] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[69]),
        .Q(Q[69]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[6]),
        .Q(Q[6]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[70] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[70]),
        .Q(Q[70]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[71] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[71]),
        .Q(Q[71]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[72] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[72]),
        .Q(Q[72]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[73] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[73]),
        .Q(Q[73]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[74] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[74]),
        .Q(Q[74]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[75] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[75]),
        .Q(Q[75]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[76] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[76]),
        .Q(Q[76]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[77] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[77]),
        .Q(Q[77]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[78] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[78]),
        .Q(Q[78]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[79] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[79]),
        .Q(Q[79]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[7]),
        .Q(Q[7]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[80] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[80]),
        .Q(Q[80]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[81] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[81]),
        .Q(Q[81]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[82] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[82]),
        .Q(Q[82]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[83] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[83]),
        .Q(Q[83]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[84] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[84]),
        .Q(Q[84]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[85] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[85]),
        .Q(Q[85]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[86] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[86]),
        .Q(Q[86]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[87] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[87]),
        .Q(Q[87]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[88] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[88]),
        .Q(Q[88]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[89] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[89]),
        .Q(Q[89]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[8]),
        .Q(Q[8]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[90] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[90]),
        .Q(Q[90]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[91] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[91]),
        .Q(Q[91]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[92] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[92]),
        .Q(Q[92]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[93] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[93]),
        .Q(Q[93]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[94] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[94]),
        .Q(Q[94]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[95] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[95]),
        .Q(Q[95]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[96] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[96]),
        .Q(Q[96]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[97] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[97]),
        .Q(Q[97]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[98] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[98]),
        .Q(Q[98]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[99] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[99]),
        .Q(Q[99]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[9]),
        .Q(Q[9]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[0]),
        .Q(sig_data_skid_reg[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[100] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[100]),
        .Q(sig_data_skid_reg[100]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[101] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[101]),
        .Q(sig_data_skid_reg[101]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[102] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[102]),
        .Q(sig_data_skid_reg[102]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[103] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[103]),
        .Q(sig_data_skid_reg[103]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[104] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[104]),
        .Q(sig_data_skid_reg[104]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[105] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[105]),
        .Q(sig_data_skid_reg[105]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[106] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[106]),
        .Q(sig_data_skid_reg[106]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[107] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[107]),
        .Q(sig_data_skid_reg[107]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[108] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[108]),
        .Q(sig_data_skid_reg[108]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[109] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[109]),
        .Q(sig_data_skid_reg[109]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[10]),
        .Q(sig_data_skid_reg[10]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[110] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[110]),
        .Q(sig_data_skid_reg[110]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[111] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[111]),
        .Q(sig_data_skid_reg[111]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[112] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[112]),
        .Q(sig_data_skid_reg[112]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[113] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[113]),
        .Q(sig_data_skid_reg[113]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[114] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[114]),
        .Q(sig_data_skid_reg[114]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[115] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[115]),
        .Q(sig_data_skid_reg[115]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[116] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[116]),
        .Q(sig_data_skid_reg[116]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[117] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[117]),
        .Q(sig_data_skid_reg[117]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[118] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[118]),
        .Q(sig_data_skid_reg[118]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[119] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[119]),
        .Q(sig_data_skid_reg[119]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[11]),
        .Q(sig_data_skid_reg[11]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[120] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[120]),
        .Q(sig_data_skid_reg[120]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[121] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[121]),
        .Q(sig_data_skid_reg[121]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[122] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[122]),
        .Q(sig_data_skid_reg[122]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[123] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[123]),
        .Q(sig_data_skid_reg[123]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[124] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[124]),
        .Q(sig_data_skid_reg[124]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[125] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[125]),
        .Q(sig_data_skid_reg[125]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[126] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[126]),
        .Q(sig_data_skid_reg[126]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[127] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[127]),
        .Q(sig_data_skid_reg[127]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[12]),
        .Q(sig_data_skid_reg[12]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[13]),
        .Q(sig_data_skid_reg[13]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[14]),
        .Q(sig_data_skid_reg[14]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[15]),
        .Q(sig_data_skid_reg[15]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[16]),
        .Q(sig_data_skid_reg[16]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[17]),
        .Q(sig_data_skid_reg[17]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[18]),
        .Q(sig_data_skid_reg[18]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[19]),
        .Q(sig_data_skid_reg[19]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[1]),
        .Q(sig_data_skid_reg[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[20]),
        .Q(sig_data_skid_reg[20]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[21]),
        .Q(sig_data_skid_reg[21]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[22]),
        .Q(sig_data_skid_reg[22]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[23]),
        .Q(sig_data_skid_reg[23]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[24]),
        .Q(sig_data_skid_reg[24]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[25]),
        .Q(sig_data_skid_reg[25]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[26]),
        .Q(sig_data_skid_reg[26]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[27]),
        .Q(sig_data_skid_reg[27]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[28] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[28]),
        .Q(sig_data_skid_reg[28]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[29] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[29]),
        .Q(sig_data_skid_reg[29]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[2]),
        .Q(sig_data_skid_reg[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[30] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[30]),
        .Q(sig_data_skid_reg[30]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[31] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[31]),
        .Q(sig_data_skid_reg[31]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[32] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[32]),
        .Q(sig_data_skid_reg[32]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[33] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[33]),
        .Q(sig_data_skid_reg[33]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[34] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[34]),
        .Q(sig_data_skid_reg[34]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[35] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[35]),
        .Q(sig_data_skid_reg[35]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[36] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[36]),
        .Q(sig_data_skid_reg[36]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[37] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[37]),
        .Q(sig_data_skid_reg[37]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[38] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[38]),
        .Q(sig_data_skid_reg[38]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[39] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[39]),
        .Q(sig_data_skid_reg[39]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[3]),
        .Q(sig_data_skid_reg[3]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[40] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[40]),
        .Q(sig_data_skid_reg[40]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[41] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[41]),
        .Q(sig_data_skid_reg[41]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[42] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[42]),
        .Q(sig_data_skid_reg[42]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[43] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[43]),
        .Q(sig_data_skid_reg[43]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[44] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[44]),
        .Q(sig_data_skid_reg[44]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[45] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[45]),
        .Q(sig_data_skid_reg[45]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[46] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[46]),
        .Q(sig_data_skid_reg[46]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[47] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[47]),
        .Q(sig_data_skid_reg[47]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[48] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[48]),
        .Q(sig_data_skid_reg[48]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[49] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[49]),
        .Q(sig_data_skid_reg[49]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[4]),
        .Q(sig_data_skid_reg[4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[50] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[50]),
        .Q(sig_data_skid_reg[50]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[51] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[51]),
        .Q(sig_data_skid_reg[51]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[52] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[52]),
        .Q(sig_data_skid_reg[52]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[53] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[53]),
        .Q(sig_data_skid_reg[53]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[54] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[54]),
        .Q(sig_data_skid_reg[54]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[55] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[55]),
        .Q(sig_data_skid_reg[55]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[56] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[56]),
        .Q(sig_data_skid_reg[56]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[57] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[57]),
        .Q(sig_data_skid_reg[57]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[58] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[58]),
        .Q(sig_data_skid_reg[58]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[59] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[59]),
        .Q(sig_data_skid_reg[59]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[5]),
        .Q(sig_data_skid_reg[5]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[60] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[60]),
        .Q(sig_data_skid_reg[60]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[61] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[61]),
        .Q(sig_data_skid_reg[61]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[62] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[62]),
        .Q(sig_data_skid_reg[62]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[63] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[63]),
        .Q(sig_data_skid_reg[63]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[64] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[64]),
        .Q(sig_data_skid_reg[64]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[65] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[65]),
        .Q(sig_data_skid_reg[65]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[66] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[66]),
        .Q(sig_data_skid_reg[66]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[67] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[67]),
        .Q(sig_data_skid_reg[67]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[68] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[68]),
        .Q(sig_data_skid_reg[68]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[69] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[69]),
        .Q(sig_data_skid_reg[69]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[6]),
        .Q(sig_data_skid_reg[6]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[70] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[70]),
        .Q(sig_data_skid_reg[70]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[71] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[71]),
        .Q(sig_data_skid_reg[71]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[72] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[72]),
        .Q(sig_data_skid_reg[72]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[73] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[73]),
        .Q(sig_data_skid_reg[73]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[74] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[74]),
        .Q(sig_data_skid_reg[74]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[75] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[75]),
        .Q(sig_data_skid_reg[75]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[76] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[76]),
        .Q(sig_data_skid_reg[76]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[77] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[77]),
        .Q(sig_data_skid_reg[77]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[78] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[78]),
        .Q(sig_data_skid_reg[78]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[79] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[79]),
        .Q(sig_data_skid_reg[79]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[7]),
        .Q(sig_data_skid_reg[7]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[80] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[80]),
        .Q(sig_data_skid_reg[80]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[81] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[81]),
        .Q(sig_data_skid_reg[81]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[82] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[82]),
        .Q(sig_data_skid_reg[82]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[83] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[83]),
        .Q(sig_data_skid_reg[83]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[84] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[84]),
        .Q(sig_data_skid_reg[84]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[85] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[85]),
        .Q(sig_data_skid_reg[85]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[86] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[86]),
        .Q(sig_data_skid_reg[86]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[87] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[87]),
        .Q(sig_data_skid_reg[87]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[88] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[88]),
        .Q(sig_data_skid_reg[88]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[89] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[89]),
        .Q(sig_data_skid_reg[89]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[8]),
        .Q(sig_data_skid_reg[8]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[90] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[90]),
        .Q(sig_data_skid_reg[90]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[91] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[91]),
        .Q(sig_data_skid_reg[91]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[92] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[92]),
        .Q(sig_data_skid_reg[92]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[93] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[93]),
        .Q(sig_data_skid_reg[93]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[94] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[94]),
        .Q(sig_data_skid_reg[94]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[95] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[95]),
        .Q(sig_data_skid_reg[95]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[96] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[96]),
        .Q(sig_data_skid_reg[96]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[97] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[97]),
        .Q(sig_data_skid_reg[97]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[98] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[98]),
        .Q(sig_data_skid_reg[98]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[99] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[99]),
        .Q(sig_data_skid_reg[99]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(s_axis_s2mm_tdata[9]),
        .Q(sig_data_skid_reg[9]),
        .R(sig_stream_rst));
  LUT4 #(
    .INIT(16'hEFE0)) 
    sig_last_reg_out_i_1__0
       (.I0(s_axis_s2mm_tlast),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_last_skid_reg),
        .O(sig_last_skid_mux_out));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_reg_out_reg
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_last_skid_mux_out),
        .Q(skid2dre_wlast),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair209" *) 
  LUT2 #(
    .INIT(4'hE)) 
    sig_last_skid_reg_i_1__0
       (.I0(s_axis_s2mm_tlast),
        .I1(sig_stop_request),
        .O(sig_slast_with_stop));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_skid_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_slast_with_stop),
        .Q(sig_last_skid_reg),
        .R(sig_stream_rst));
  LUT4 #(
    .INIT(16'h0040)) 
    sig_m_valid_dup_i_1
       (.I0(sig_mvalid_stop),
        .I1(sig_m_valid_dup_i_2_n_0),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_init_reg),
        .O(sig_m_valid_dup_i_1_n_0));
  LUT6 #(
    .INIT(64'hCFCF4F4F00FF0000)) 
    sig_m_valid_dup_i_2
       (.I0(sig_s_ready_dup),
        .I1(sig_m_valid_out_reg_1),
        .I2(s2mm_strm_wready),
        .I3(sig_stop_request),
        .I4(s_axis_s2mm_tvalid),
        .I5(sig_m_valid_dup),
        .O(sig_m_valid_dup_i_2_n_0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_m_valid_dup_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_m_valid_dup_i_1_n_0),
        .Q(sig_m_valid_dup),
        .R(1'b0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_m_valid_out_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_m_valid_dup_i_1_n_0),
        .Q(sig_m_valid_out),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hFFFFFFFFC4E4C4C4)) 
    sig_mvalid_stop_reg_i_1
       (.I0(sig_m_valid_dup),
        .I1(sig_stop_request),
        .I2(s2mm_strm_wready),
        .I3(sig_halt_reg_dly3),
        .I4(sig_halt_reg_dly2),
        .I5(sig_mvalid_stop),
        .O(sig_mvalid_stop_reg_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_mvalid_stop_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_mvalid_stop_reg_i_1_n_0),
        .Q(sig_mvalid_stop),
        .R(sig_stream_rst));
  LUT6 #(
    .INIT(64'h0051515100000000)) 
    sig_s_ready_dup_i_2__0
       (.I0(sig_stop_request),
        .I1(sig_halt_reg_dly2),
        .I2(sig_halt_reg_dly3),
        .I3(s_axis_s2mm_tvalid),
        .I4(sig_m_valid_dup),
        .I5(sig_s_ready_dup),
        .O(sig_sready_stop_reg_reg_0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_s_ready_dup_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_s_ready_dup_reg_0),
        .Q(sig_s_ready_dup),
        .R(1'b0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_s_ready_out_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_s_ready_dup_reg_0),
        .Q(sig_s_ready_out),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    sig_sready_stop_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_sready_stop_reg_reg_1),
        .Q(sig_stop_request),
        .R(sig_stream_rst));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[0]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[0]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[0]),
        .O(sig_strb_skid_mux_out[0]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[10]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[10]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[10]),
        .O(sig_strb_skid_mux_out[10]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[11]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[11]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[11]),
        .O(sig_strb_skid_mux_out[11]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[12]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[12]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[12]),
        .O(sig_strb_skid_mux_out[12]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[13]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[13]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[13]),
        .O(sig_strb_skid_mux_out[13]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[14]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[14]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[14]),
        .O(sig_strb_skid_mux_out[14]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[15]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[15]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[15]),
        .O(sig_strb_skid_mux_out[15]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[1]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[1]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[1]),
        .O(sig_strb_skid_mux_out[1]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[2]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[2]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[2]),
        .O(sig_strb_skid_mux_out[2]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[3]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[3]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[3]),
        .O(sig_strb_skid_mux_out[3]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[4]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[4]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[4]),
        .O(sig_strb_skid_mux_out[4]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[5]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[5]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[5]),
        .O(sig_strb_skid_mux_out[5]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[6]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[6]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[6]),
        .O(sig_strb_skid_mux_out[6]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[7]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[7]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[7]),
        .O(sig_strb_skid_mux_out[7]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[8]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[8]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[8]),
        .O(sig_strb_skid_mux_out[8]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[9]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[9]),
        .I1(sig_stop_request),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[9]),
        .O(sig_strb_skid_mux_out[9]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[0]),
        .Q(\sig_strb_reg_out_reg[15]_0 [0]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[10]),
        .Q(\sig_strb_reg_out_reg[15]_0 [10]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[11]),
        .Q(\sig_strb_reg_out_reg[15]_0 [11]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[12]),
        .Q(\sig_strb_reg_out_reg[15]_0 [12]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[13]),
        .Q(\sig_strb_reg_out_reg[15]_0 [13]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[14]),
        .Q(\sig_strb_reg_out_reg[15]_0 [14]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[15]),
        .Q(\sig_strb_reg_out_reg[15]_0 [15]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[1]),
        .Q(\sig_strb_reg_out_reg[15]_0 [1]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[2]),
        .Q(\sig_strb_reg_out_reg[15]_0 [2]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[3]),
        .Q(\sig_strb_reg_out_reg[15]_0 [3]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[4]),
        .Q(\sig_strb_reg_out_reg[15]_0 [4]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[5]),
        .Q(\sig_strb_reg_out_reg[15]_0 [5]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[6]),
        .Q(\sig_strb_reg_out_reg[15]_0 [6]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[7]),
        .Q(\sig_strb_reg_out_reg[15]_0 [7]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[8]),
        .Q(\sig_strb_reg_out_reg[15]_0 [8]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[9]),
        .Q(\sig_strb_reg_out_reg[15]_0 [9]),
        .R(\sig_data_reg_out[127]_i_1__3_n_0 ));
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[0]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[0]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[0]));
  (* SOFT_HLUTNM = "soft_lutpair212" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[10]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[10]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[10]));
  (* SOFT_HLUTNM = "soft_lutpair211" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[11]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[11]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[11]));
  (* SOFT_HLUTNM = "soft_lutpair211" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[12]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[12]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[12]));
  (* SOFT_HLUTNM = "soft_lutpair210" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[13]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[13]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[13]));
  (* SOFT_HLUTNM = "soft_lutpair210" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[14]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[14]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[14]));
  (* SOFT_HLUTNM = "soft_lutpair209" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[15]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[15]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[15]));
  (* SOFT_HLUTNM = "soft_lutpair216" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[1]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[1]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[1]));
  (* SOFT_HLUTNM = "soft_lutpair216" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[2]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[2]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[2]));
  (* SOFT_HLUTNM = "soft_lutpair215" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[3]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[3]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[3]));
  (* SOFT_HLUTNM = "soft_lutpair215" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[4]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[4]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[4]));
  (* SOFT_HLUTNM = "soft_lutpair214" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[5]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[5]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[5]));
  (* SOFT_HLUTNM = "soft_lutpair214" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[6]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[6]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[6]));
  (* SOFT_HLUTNM = "soft_lutpair213" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[7]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[7]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[7]));
  (* SOFT_HLUTNM = "soft_lutpair213" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[8]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[8]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[8]));
  (* SOFT_HLUTNM = "soft_lutpair212" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \sig_strb_skid_reg[9]_i_1__0 
       (.I0(s_axis_s2mm_tkeep[9]),
        .I1(sig_stop_request),
        .O(sig_sstrb_with_stop[9]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[0]),
        .Q(sig_strb_skid_reg[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[10]),
        .Q(sig_strb_skid_reg[10]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[11]),
        .Q(sig_strb_skid_reg[11]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[12]),
        .Q(sig_strb_skid_reg[12]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[13]),
        .Q(sig_strb_skid_reg[13]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[14]),
        .Q(sig_strb_skid_reg[14]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[15]),
        .Q(sig_strb_skid_reg[15]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[1]),
        .Q(sig_strb_skid_reg[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[2]),
        .Q(sig_strb_skid_reg[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[3]),
        .Q(sig_strb_skid_reg[3]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[4]),
        .Q(sig_strb_skid_reg[4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[5]),
        .Q(sig_strb_skid_reg[5]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[6]),
        .Q(sig_strb_skid_reg[6]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[7]),
        .Q(sig_strb_skid_reg[7]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[8]),
        .Q(sig_strb_skid_reg[8]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_sstrb_with_stop[9]),
        .Q(sig_strb_skid_reg[9]),
        .R(sig_stream_rst));
endmodule

(* ORIG_REF_NAME = "axi_datamover_skid_buf" *) 
module design_1_axi_dma_0_0_axi_datamover_skid_buf_18
   (out,
    m_axis_mm2s_tvalid,
    m_axis_mm2s_tlast,
    sig_sstrb_stop_mask,
    m_axis_mm2s_tdata,
    m_axis_mm2s_tkeep,
    m_axi_mm2s_aclk,
    SS,
    \sig_sstrb_stop_mask_reg[15]_0 ,
    m_axis_mm2s_tready,
    sig_dre2skid_wvalid,
    sig_reset_reg,
    sig_halt_reg_dly2,
    sig_halt_reg_dly3,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_dre2skid_wlast,
    sig_dre2skid_wstrb,
    D,
    \sig_strb_skid_reg_reg[15]_0 );
  output out;
  output m_axis_mm2s_tvalid;
  output m_axis_mm2s_tlast;
  output [0:0]sig_sstrb_stop_mask;
  output [127:0]m_axis_mm2s_tdata;
  output [15:0]m_axis_mm2s_tkeep;
  input m_axi_mm2s_aclk;
  input [0:0]SS;
  input \sig_sstrb_stop_mask_reg[15]_0 ;
  input m_axis_mm2s_tready;
  input sig_dre2skid_wvalid;
  input sig_reset_reg;
  input sig_halt_reg_dly2;
  input sig_halt_reg_dly3;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_dre2skid_wlast;
  input [15:0]sig_dre2skid_wstrb;
  input [127:0]D;
  input [15:0]\sig_strb_skid_reg_reg[15]_0 ;

  wire [127:0]D;
  wire [0:0]SS;
  wire m_axi_mm2s_aclk;
  wire [127:0]m_axis_mm2s_tdata;
  wire [15:0]m_axis_mm2s_tkeep;
  wire m_axis_mm2s_tlast;
  wire m_axis_mm2s_tready;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_data_reg_out0;
  wire sig_data_reg_out_en;
  wire [127:0]sig_data_skid_mux_out;
  wire [127:0]sig_data_skid_reg;
  wire sig_dre2skid_wlast;
  wire [15:0]sig_dre2skid_wstrb;
  wire sig_dre2skid_wvalid;
  wire sig_halt_reg_dly2;
  wire sig_halt_reg_dly3;
  wire sig_last_skid_mux_out;
  wire sig_last_skid_reg;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_m_valid_dup;
  wire sig_m_valid_dup_i_1__2_n_0;
  wire sig_m_valid_dup_i_2__2_n_0;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_m_valid_out;
  wire sig_mvalid_stop;
  wire sig_mvalid_stop_reg_i_1__0_n_0;
  wire sig_reset_reg;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_s_ready_dup;
  wire sig_s_ready_dup_i_1_n_0;
  wire sig_s_ready_dup_i_2_n_0;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_s_ready_out;
  wire sig_slast_with_stop;
  wire [0:0]sig_sstrb_stop_mask;
  wire \sig_sstrb_stop_mask_reg[15]_0 ;
  wire [15:0]sig_strb_skid_mux_out;
  wire [15:0]sig_strb_skid_reg;
  wire [15:0]\sig_strb_skid_reg_reg[15]_0 ;

  assign m_axis_mm2s_tvalid = sig_m_valid_out;
  assign out = sig_s_ready_out;
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[0]_i_1 
       (.I0(D[0]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[0]),
        .O(sig_data_skid_mux_out[0]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[100]_i_1 
       (.I0(D[100]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[100]),
        .O(sig_data_skid_mux_out[100]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[101]_i_1 
       (.I0(D[101]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[101]),
        .O(sig_data_skid_mux_out[101]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[102]_i_1 
       (.I0(D[102]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[102]),
        .O(sig_data_skid_mux_out[102]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[103]_i_1 
       (.I0(D[103]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[103]),
        .O(sig_data_skid_mux_out[103]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[104]_i_1 
       (.I0(D[104]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[104]),
        .O(sig_data_skid_mux_out[104]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[105]_i_1 
       (.I0(D[105]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[105]),
        .O(sig_data_skid_mux_out[105]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[106]_i_1 
       (.I0(D[106]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[106]),
        .O(sig_data_skid_mux_out[106]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[107]_i_1 
       (.I0(D[107]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[107]),
        .O(sig_data_skid_mux_out[107]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[108]_i_1 
       (.I0(D[108]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[108]),
        .O(sig_data_skid_mux_out[108]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[109]_i_1 
       (.I0(D[109]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[109]),
        .O(sig_data_skid_mux_out[109]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[10]_i_1 
       (.I0(D[10]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[10]),
        .O(sig_data_skid_mux_out[10]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[110]_i_1 
       (.I0(D[110]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[110]),
        .O(sig_data_skid_mux_out[110]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[111]_i_1 
       (.I0(D[111]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[111]),
        .O(sig_data_skid_mux_out[111]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[112]_i_1 
       (.I0(D[112]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[112]),
        .O(sig_data_skid_mux_out[112]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[113]_i_1 
       (.I0(D[113]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[113]),
        .O(sig_data_skid_mux_out[113]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[114]_i_1 
       (.I0(D[114]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[114]),
        .O(sig_data_skid_mux_out[114]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[115]_i_1 
       (.I0(D[115]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[115]),
        .O(sig_data_skid_mux_out[115]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[116]_i_1 
       (.I0(D[116]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[116]),
        .O(sig_data_skid_mux_out[116]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[117]_i_1 
       (.I0(D[117]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[117]),
        .O(sig_data_skid_mux_out[117]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[118]_i_1 
       (.I0(D[118]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[118]),
        .O(sig_data_skid_mux_out[118]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[119]_i_1 
       (.I0(D[119]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[119]),
        .O(sig_data_skid_mux_out[119]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[11]_i_1 
       (.I0(D[11]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[11]),
        .O(sig_data_skid_mux_out[11]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[120]_i_1 
       (.I0(D[120]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[120]),
        .O(sig_data_skid_mux_out[120]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[121]_i_1 
       (.I0(D[121]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[121]),
        .O(sig_data_skid_mux_out[121]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[122]_i_1 
       (.I0(D[122]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[122]),
        .O(sig_data_skid_mux_out[122]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[123]_i_1 
       (.I0(D[123]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[123]),
        .O(sig_data_skid_mux_out[123]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[124]_i_1 
       (.I0(D[124]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[124]),
        .O(sig_data_skid_mux_out[124]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[125]_i_1 
       (.I0(D[125]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[125]),
        .O(sig_data_skid_mux_out[125]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[126]_i_1 
       (.I0(D[126]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[126]),
        .O(sig_data_skid_mux_out[126]));
  LUT2 #(
    .INIT(4'hB)) 
    \sig_data_reg_out[127]_i_1 
       (.I0(sig_mvalid_stop),
        .I1(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_data_reg_out0));
  LUT2 #(
    .INIT(4'hB)) 
    \sig_data_reg_out[127]_i_2 
       (.I0(m_axis_mm2s_tready),
        .I1(sig_m_valid_dup),
        .O(sig_data_reg_out_en));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[127]_i_3 
       (.I0(D[127]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[127]),
        .O(sig_data_skid_mux_out[127]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[12]_i_1 
       (.I0(D[12]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[12]),
        .O(sig_data_skid_mux_out[12]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[13]_i_1 
       (.I0(D[13]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[13]),
        .O(sig_data_skid_mux_out[13]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[14]_i_1 
       (.I0(D[14]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[14]),
        .O(sig_data_skid_mux_out[14]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[15]_i_1 
       (.I0(D[15]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[15]),
        .O(sig_data_skid_mux_out[15]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[16]_i_1 
       (.I0(D[16]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[16]),
        .O(sig_data_skid_mux_out[16]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[17]_i_1 
       (.I0(D[17]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[17]),
        .O(sig_data_skid_mux_out[17]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[18]_i_1 
       (.I0(D[18]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[18]),
        .O(sig_data_skid_mux_out[18]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[19]_i_1 
       (.I0(D[19]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[19]),
        .O(sig_data_skid_mux_out[19]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[1]_i_1 
       (.I0(D[1]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[1]),
        .O(sig_data_skid_mux_out[1]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[20]_i_1 
       (.I0(D[20]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[20]),
        .O(sig_data_skid_mux_out[20]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[21]_i_1 
       (.I0(D[21]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[21]),
        .O(sig_data_skid_mux_out[21]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[22]_i_1 
       (.I0(D[22]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[22]),
        .O(sig_data_skid_mux_out[22]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[23]_i_1 
       (.I0(D[23]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[23]),
        .O(sig_data_skid_mux_out[23]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[24]_i_1 
       (.I0(D[24]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[24]),
        .O(sig_data_skid_mux_out[24]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[25]_i_1 
       (.I0(D[25]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[25]),
        .O(sig_data_skid_mux_out[25]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[26]_i_1 
       (.I0(D[26]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[26]),
        .O(sig_data_skid_mux_out[26]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[27]_i_1 
       (.I0(D[27]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[27]),
        .O(sig_data_skid_mux_out[27]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[28]_i_1 
       (.I0(D[28]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[28]),
        .O(sig_data_skid_mux_out[28]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[29]_i_1 
       (.I0(D[29]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[29]),
        .O(sig_data_skid_mux_out[29]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[2]_i_1 
       (.I0(D[2]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[2]),
        .O(sig_data_skid_mux_out[2]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[30]_i_1 
       (.I0(D[30]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[30]),
        .O(sig_data_skid_mux_out[30]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[31]_i_1 
       (.I0(D[31]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[31]),
        .O(sig_data_skid_mux_out[31]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[32]_i_1 
       (.I0(D[32]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[32]),
        .O(sig_data_skid_mux_out[32]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[33]_i_1 
       (.I0(D[33]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[33]),
        .O(sig_data_skid_mux_out[33]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[34]_i_1 
       (.I0(D[34]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[34]),
        .O(sig_data_skid_mux_out[34]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[35]_i_1 
       (.I0(D[35]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[35]),
        .O(sig_data_skid_mux_out[35]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[36]_i_1 
       (.I0(D[36]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[36]),
        .O(sig_data_skid_mux_out[36]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[37]_i_1 
       (.I0(D[37]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[37]),
        .O(sig_data_skid_mux_out[37]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[38]_i_1 
       (.I0(D[38]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[38]),
        .O(sig_data_skid_mux_out[38]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[39]_i_1 
       (.I0(D[39]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[39]),
        .O(sig_data_skid_mux_out[39]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[3]_i_1 
       (.I0(D[3]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[3]),
        .O(sig_data_skid_mux_out[3]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[40]_i_1 
       (.I0(D[40]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[40]),
        .O(sig_data_skid_mux_out[40]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[41]_i_1 
       (.I0(D[41]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[41]),
        .O(sig_data_skid_mux_out[41]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[42]_i_1 
       (.I0(D[42]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[42]),
        .O(sig_data_skid_mux_out[42]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[43]_i_1 
       (.I0(D[43]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[43]),
        .O(sig_data_skid_mux_out[43]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[44]_i_1 
       (.I0(D[44]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[44]),
        .O(sig_data_skid_mux_out[44]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[45]_i_1 
       (.I0(D[45]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[45]),
        .O(sig_data_skid_mux_out[45]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[46]_i_1 
       (.I0(D[46]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[46]),
        .O(sig_data_skid_mux_out[46]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[47]_i_1 
       (.I0(D[47]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[47]),
        .O(sig_data_skid_mux_out[47]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[48]_i_1 
       (.I0(D[48]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[48]),
        .O(sig_data_skid_mux_out[48]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[49]_i_1 
       (.I0(D[49]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[49]),
        .O(sig_data_skid_mux_out[49]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[4]_i_1 
       (.I0(D[4]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[4]),
        .O(sig_data_skid_mux_out[4]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[50]_i_1 
       (.I0(D[50]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[50]),
        .O(sig_data_skid_mux_out[50]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[51]_i_1 
       (.I0(D[51]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[51]),
        .O(sig_data_skid_mux_out[51]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[52]_i_1 
       (.I0(D[52]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[52]),
        .O(sig_data_skid_mux_out[52]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[53]_i_1 
       (.I0(D[53]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[53]),
        .O(sig_data_skid_mux_out[53]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[54]_i_1 
       (.I0(D[54]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[54]),
        .O(sig_data_skid_mux_out[54]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[55]_i_1 
       (.I0(D[55]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[55]),
        .O(sig_data_skid_mux_out[55]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[56]_i_1 
       (.I0(D[56]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[56]),
        .O(sig_data_skid_mux_out[56]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[57]_i_1 
       (.I0(D[57]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[57]),
        .O(sig_data_skid_mux_out[57]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[58]_i_1 
       (.I0(D[58]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[58]),
        .O(sig_data_skid_mux_out[58]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[59]_i_1 
       (.I0(D[59]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[59]),
        .O(sig_data_skid_mux_out[59]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[5]_i_1 
       (.I0(D[5]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[5]),
        .O(sig_data_skid_mux_out[5]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[60]_i_1 
       (.I0(D[60]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[60]),
        .O(sig_data_skid_mux_out[60]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[61]_i_1 
       (.I0(D[61]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[61]),
        .O(sig_data_skid_mux_out[61]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[62]_i_1 
       (.I0(D[62]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[62]),
        .O(sig_data_skid_mux_out[62]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[63]_i_1 
       (.I0(D[63]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[63]),
        .O(sig_data_skid_mux_out[63]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[64]_i_1 
       (.I0(D[64]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[64]),
        .O(sig_data_skid_mux_out[64]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[65]_i_1 
       (.I0(D[65]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[65]),
        .O(sig_data_skid_mux_out[65]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[66]_i_1 
       (.I0(D[66]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[66]),
        .O(sig_data_skid_mux_out[66]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[67]_i_1 
       (.I0(D[67]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[67]),
        .O(sig_data_skid_mux_out[67]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[68]_i_1 
       (.I0(D[68]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[68]),
        .O(sig_data_skid_mux_out[68]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[69]_i_1 
       (.I0(D[69]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[69]),
        .O(sig_data_skid_mux_out[69]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[6]_i_1 
       (.I0(D[6]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[6]),
        .O(sig_data_skid_mux_out[6]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[70]_i_1 
       (.I0(D[70]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[70]),
        .O(sig_data_skid_mux_out[70]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[71]_i_1 
       (.I0(D[71]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[71]),
        .O(sig_data_skid_mux_out[71]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[72]_i_1 
       (.I0(D[72]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[72]),
        .O(sig_data_skid_mux_out[72]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[73]_i_1 
       (.I0(D[73]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[73]),
        .O(sig_data_skid_mux_out[73]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[74]_i_1 
       (.I0(D[74]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[74]),
        .O(sig_data_skid_mux_out[74]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[75]_i_1 
       (.I0(D[75]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[75]),
        .O(sig_data_skid_mux_out[75]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[76]_i_1 
       (.I0(D[76]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[76]),
        .O(sig_data_skid_mux_out[76]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[77]_i_1 
       (.I0(D[77]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[77]),
        .O(sig_data_skid_mux_out[77]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[78]_i_1 
       (.I0(D[78]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[78]),
        .O(sig_data_skid_mux_out[78]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[79]_i_1 
       (.I0(D[79]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[79]),
        .O(sig_data_skid_mux_out[79]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[7]_i_1 
       (.I0(D[7]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[7]),
        .O(sig_data_skid_mux_out[7]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[80]_i_1 
       (.I0(D[80]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[80]),
        .O(sig_data_skid_mux_out[80]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[81]_i_1 
       (.I0(D[81]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[81]),
        .O(sig_data_skid_mux_out[81]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[82]_i_1 
       (.I0(D[82]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[82]),
        .O(sig_data_skid_mux_out[82]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[83]_i_1 
       (.I0(D[83]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[83]),
        .O(sig_data_skid_mux_out[83]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[84]_i_1 
       (.I0(D[84]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[84]),
        .O(sig_data_skid_mux_out[84]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[85]_i_1 
       (.I0(D[85]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[85]),
        .O(sig_data_skid_mux_out[85]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[86]_i_1 
       (.I0(D[86]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[86]),
        .O(sig_data_skid_mux_out[86]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[87]_i_1 
       (.I0(D[87]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[87]),
        .O(sig_data_skid_mux_out[87]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[88]_i_1 
       (.I0(D[88]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[88]),
        .O(sig_data_skid_mux_out[88]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[89]_i_1 
       (.I0(D[89]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[89]),
        .O(sig_data_skid_mux_out[89]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[8]_i_1 
       (.I0(D[8]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[8]),
        .O(sig_data_skid_mux_out[8]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[90]_i_1 
       (.I0(D[90]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[90]),
        .O(sig_data_skid_mux_out[90]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[91]_i_1 
       (.I0(D[91]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[91]),
        .O(sig_data_skid_mux_out[91]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[92]_i_1 
       (.I0(D[92]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[92]),
        .O(sig_data_skid_mux_out[92]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[93]_i_1 
       (.I0(D[93]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[93]),
        .O(sig_data_skid_mux_out[93]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[94]_i_1 
       (.I0(D[94]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[94]),
        .O(sig_data_skid_mux_out[94]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[95]_i_1 
       (.I0(D[95]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[95]),
        .O(sig_data_skid_mux_out[95]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[96]_i_1 
       (.I0(D[96]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[96]),
        .O(sig_data_skid_mux_out[96]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[97]_i_1 
       (.I0(D[97]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[97]),
        .O(sig_data_skid_mux_out[97]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[98]_i_1 
       (.I0(D[98]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[98]),
        .O(sig_data_skid_mux_out[98]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[99]_i_1 
       (.I0(D[99]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[99]),
        .O(sig_data_skid_mux_out[99]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[9]_i_1 
       (.I0(D[9]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[9]),
        .O(sig_data_skid_mux_out[9]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[0]),
        .Q(m_axis_mm2s_tdata[0]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[100] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[100]),
        .Q(m_axis_mm2s_tdata[100]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[101] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[101]),
        .Q(m_axis_mm2s_tdata[101]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[102] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[102]),
        .Q(m_axis_mm2s_tdata[102]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[103] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[103]),
        .Q(m_axis_mm2s_tdata[103]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[104] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[104]),
        .Q(m_axis_mm2s_tdata[104]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[105] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[105]),
        .Q(m_axis_mm2s_tdata[105]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[106] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[106]),
        .Q(m_axis_mm2s_tdata[106]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[107] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[107]),
        .Q(m_axis_mm2s_tdata[107]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[108] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[108]),
        .Q(m_axis_mm2s_tdata[108]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[109] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[109]),
        .Q(m_axis_mm2s_tdata[109]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[10]),
        .Q(m_axis_mm2s_tdata[10]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[110] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[110]),
        .Q(m_axis_mm2s_tdata[110]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[111] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[111]),
        .Q(m_axis_mm2s_tdata[111]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[112] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[112]),
        .Q(m_axis_mm2s_tdata[112]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[113] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[113]),
        .Q(m_axis_mm2s_tdata[113]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[114] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[114]),
        .Q(m_axis_mm2s_tdata[114]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[115] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[115]),
        .Q(m_axis_mm2s_tdata[115]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[116] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[116]),
        .Q(m_axis_mm2s_tdata[116]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[117] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[117]),
        .Q(m_axis_mm2s_tdata[117]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[118] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[118]),
        .Q(m_axis_mm2s_tdata[118]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[119] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[119]),
        .Q(m_axis_mm2s_tdata[119]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[11]),
        .Q(m_axis_mm2s_tdata[11]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[120] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[120]),
        .Q(m_axis_mm2s_tdata[120]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[121] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[121]),
        .Q(m_axis_mm2s_tdata[121]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[122] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[122]),
        .Q(m_axis_mm2s_tdata[122]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[123] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[123]),
        .Q(m_axis_mm2s_tdata[123]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[124] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[124]),
        .Q(m_axis_mm2s_tdata[124]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[125] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[125]),
        .Q(m_axis_mm2s_tdata[125]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[126] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[126]),
        .Q(m_axis_mm2s_tdata[126]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[127] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[127]),
        .Q(m_axis_mm2s_tdata[127]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[12]),
        .Q(m_axis_mm2s_tdata[12]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[13]),
        .Q(m_axis_mm2s_tdata[13]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[14]),
        .Q(m_axis_mm2s_tdata[14]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[15]),
        .Q(m_axis_mm2s_tdata[15]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[16] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[16]),
        .Q(m_axis_mm2s_tdata[16]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[17] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[17]),
        .Q(m_axis_mm2s_tdata[17]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[18] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[18]),
        .Q(m_axis_mm2s_tdata[18]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[19] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[19]),
        .Q(m_axis_mm2s_tdata[19]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[1]),
        .Q(m_axis_mm2s_tdata[1]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[20] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[20]),
        .Q(m_axis_mm2s_tdata[20]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[21] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[21]),
        .Q(m_axis_mm2s_tdata[21]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[22] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[22]),
        .Q(m_axis_mm2s_tdata[22]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[23] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[23]),
        .Q(m_axis_mm2s_tdata[23]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[24] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[24]),
        .Q(m_axis_mm2s_tdata[24]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[25] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[25]),
        .Q(m_axis_mm2s_tdata[25]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[26] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[26]),
        .Q(m_axis_mm2s_tdata[26]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[27] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[27]),
        .Q(m_axis_mm2s_tdata[27]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[28] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[28]),
        .Q(m_axis_mm2s_tdata[28]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[29] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[29]),
        .Q(m_axis_mm2s_tdata[29]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[2]),
        .Q(m_axis_mm2s_tdata[2]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[30] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[30]),
        .Q(m_axis_mm2s_tdata[30]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[31] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[31]),
        .Q(m_axis_mm2s_tdata[31]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[32] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[32]),
        .Q(m_axis_mm2s_tdata[32]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[33] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[33]),
        .Q(m_axis_mm2s_tdata[33]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[34] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[34]),
        .Q(m_axis_mm2s_tdata[34]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[35] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[35]),
        .Q(m_axis_mm2s_tdata[35]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[36] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[36]),
        .Q(m_axis_mm2s_tdata[36]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[37] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[37]),
        .Q(m_axis_mm2s_tdata[37]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[38] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[38]),
        .Q(m_axis_mm2s_tdata[38]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[39] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[39]),
        .Q(m_axis_mm2s_tdata[39]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[3]),
        .Q(m_axis_mm2s_tdata[3]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[40] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[40]),
        .Q(m_axis_mm2s_tdata[40]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[41] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[41]),
        .Q(m_axis_mm2s_tdata[41]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[42] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[42]),
        .Q(m_axis_mm2s_tdata[42]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[43] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[43]),
        .Q(m_axis_mm2s_tdata[43]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[44] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[44]),
        .Q(m_axis_mm2s_tdata[44]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[45] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[45]),
        .Q(m_axis_mm2s_tdata[45]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[46] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[46]),
        .Q(m_axis_mm2s_tdata[46]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[47] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[47]),
        .Q(m_axis_mm2s_tdata[47]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[48] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[48]),
        .Q(m_axis_mm2s_tdata[48]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[49] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[49]),
        .Q(m_axis_mm2s_tdata[49]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[4]),
        .Q(m_axis_mm2s_tdata[4]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[50] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[50]),
        .Q(m_axis_mm2s_tdata[50]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[51] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[51]),
        .Q(m_axis_mm2s_tdata[51]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[52] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[52]),
        .Q(m_axis_mm2s_tdata[52]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[53] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[53]),
        .Q(m_axis_mm2s_tdata[53]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[54] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[54]),
        .Q(m_axis_mm2s_tdata[54]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[55] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[55]),
        .Q(m_axis_mm2s_tdata[55]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[56] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[56]),
        .Q(m_axis_mm2s_tdata[56]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[57] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[57]),
        .Q(m_axis_mm2s_tdata[57]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[58] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[58]),
        .Q(m_axis_mm2s_tdata[58]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[59] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[59]),
        .Q(m_axis_mm2s_tdata[59]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[5]),
        .Q(m_axis_mm2s_tdata[5]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[60] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[60]),
        .Q(m_axis_mm2s_tdata[60]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[61] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[61]),
        .Q(m_axis_mm2s_tdata[61]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[62] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[62]),
        .Q(m_axis_mm2s_tdata[62]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[63] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[63]),
        .Q(m_axis_mm2s_tdata[63]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[64] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[64]),
        .Q(m_axis_mm2s_tdata[64]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[65] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[65]),
        .Q(m_axis_mm2s_tdata[65]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[66] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[66]),
        .Q(m_axis_mm2s_tdata[66]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[67] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[67]),
        .Q(m_axis_mm2s_tdata[67]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[68] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[68]),
        .Q(m_axis_mm2s_tdata[68]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[69] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[69]),
        .Q(m_axis_mm2s_tdata[69]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[6]),
        .Q(m_axis_mm2s_tdata[6]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[70] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[70]),
        .Q(m_axis_mm2s_tdata[70]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[71] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[71]),
        .Q(m_axis_mm2s_tdata[71]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[72] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[72]),
        .Q(m_axis_mm2s_tdata[72]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[73] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[73]),
        .Q(m_axis_mm2s_tdata[73]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[74] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[74]),
        .Q(m_axis_mm2s_tdata[74]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[75] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[75]),
        .Q(m_axis_mm2s_tdata[75]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[76] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[76]),
        .Q(m_axis_mm2s_tdata[76]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[77] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[77]),
        .Q(m_axis_mm2s_tdata[77]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[78] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[78]),
        .Q(m_axis_mm2s_tdata[78]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[79] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[79]),
        .Q(m_axis_mm2s_tdata[79]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[7]),
        .Q(m_axis_mm2s_tdata[7]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[80] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[80]),
        .Q(m_axis_mm2s_tdata[80]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[81] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[81]),
        .Q(m_axis_mm2s_tdata[81]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[82] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[82]),
        .Q(m_axis_mm2s_tdata[82]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[83] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[83]),
        .Q(m_axis_mm2s_tdata[83]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[84] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[84]),
        .Q(m_axis_mm2s_tdata[84]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[85] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[85]),
        .Q(m_axis_mm2s_tdata[85]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[86] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[86]),
        .Q(m_axis_mm2s_tdata[86]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[87] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[87]),
        .Q(m_axis_mm2s_tdata[87]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[88] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[88]),
        .Q(m_axis_mm2s_tdata[88]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[89] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[89]),
        .Q(m_axis_mm2s_tdata[89]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[8]),
        .Q(m_axis_mm2s_tdata[8]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[90] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[90]),
        .Q(m_axis_mm2s_tdata[90]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[91] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[91]),
        .Q(m_axis_mm2s_tdata[91]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[92] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[92]),
        .Q(m_axis_mm2s_tdata[92]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[93] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[93]),
        .Q(m_axis_mm2s_tdata[93]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[94] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[94]),
        .Q(m_axis_mm2s_tdata[94]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[95] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[95]),
        .Q(m_axis_mm2s_tdata[95]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[96] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[96]),
        .Q(m_axis_mm2s_tdata[96]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[97] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[97]),
        .Q(m_axis_mm2s_tdata[97]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[98] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[98]),
        .Q(m_axis_mm2s_tdata[98]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[99] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[99]),
        .Q(m_axis_mm2s_tdata[99]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_data_skid_mux_out[9]),
        .Q(m_axis_mm2s_tdata[9]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[0]),
        .Q(sig_data_skid_reg[0]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[100] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[100]),
        .Q(sig_data_skid_reg[100]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[101] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[101]),
        .Q(sig_data_skid_reg[101]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[102] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[102]),
        .Q(sig_data_skid_reg[102]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[103] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[103]),
        .Q(sig_data_skid_reg[103]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[104] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[104]),
        .Q(sig_data_skid_reg[104]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[105] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[105]),
        .Q(sig_data_skid_reg[105]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[106] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[106]),
        .Q(sig_data_skid_reg[106]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[107] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[107]),
        .Q(sig_data_skid_reg[107]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[108] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[108]),
        .Q(sig_data_skid_reg[108]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[109] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[109]),
        .Q(sig_data_skid_reg[109]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[10]),
        .Q(sig_data_skid_reg[10]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[110] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[110]),
        .Q(sig_data_skid_reg[110]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[111] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[111]),
        .Q(sig_data_skid_reg[111]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[112] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[112]),
        .Q(sig_data_skid_reg[112]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[113] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[113]),
        .Q(sig_data_skid_reg[113]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[114] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[114]),
        .Q(sig_data_skid_reg[114]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[115] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[115]),
        .Q(sig_data_skid_reg[115]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[116] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[116]),
        .Q(sig_data_skid_reg[116]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[117] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[117]),
        .Q(sig_data_skid_reg[117]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[118] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[118]),
        .Q(sig_data_skid_reg[118]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[119] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[119]),
        .Q(sig_data_skid_reg[119]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[11]),
        .Q(sig_data_skid_reg[11]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[120] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[120]),
        .Q(sig_data_skid_reg[120]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[121] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[121]),
        .Q(sig_data_skid_reg[121]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[122] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[122]),
        .Q(sig_data_skid_reg[122]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[123] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[123]),
        .Q(sig_data_skid_reg[123]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[124] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[124]),
        .Q(sig_data_skid_reg[124]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[125] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[125]),
        .Q(sig_data_skid_reg[125]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[126] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[126]),
        .Q(sig_data_skid_reg[126]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[127] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[127]),
        .Q(sig_data_skid_reg[127]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[12]),
        .Q(sig_data_skid_reg[12]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[13]),
        .Q(sig_data_skid_reg[13]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[14]),
        .Q(sig_data_skid_reg[14]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[15]),
        .Q(sig_data_skid_reg[15]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[16] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[16]),
        .Q(sig_data_skid_reg[16]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[17] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[17]),
        .Q(sig_data_skid_reg[17]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[18] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[18]),
        .Q(sig_data_skid_reg[18]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[19] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[19]),
        .Q(sig_data_skid_reg[19]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[1]),
        .Q(sig_data_skid_reg[1]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[20] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[20]),
        .Q(sig_data_skid_reg[20]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[21] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[21]),
        .Q(sig_data_skid_reg[21]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[22] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[22]),
        .Q(sig_data_skid_reg[22]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[23] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[23]),
        .Q(sig_data_skid_reg[23]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[24] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[24]),
        .Q(sig_data_skid_reg[24]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[25] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[25]),
        .Q(sig_data_skid_reg[25]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[26] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[26]),
        .Q(sig_data_skid_reg[26]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[27] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[27]),
        .Q(sig_data_skid_reg[27]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[28] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[28]),
        .Q(sig_data_skid_reg[28]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[29] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[29]),
        .Q(sig_data_skid_reg[29]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[2]),
        .Q(sig_data_skid_reg[2]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[30] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[30]),
        .Q(sig_data_skid_reg[30]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[31] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[31]),
        .Q(sig_data_skid_reg[31]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[32] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[32]),
        .Q(sig_data_skid_reg[32]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[33] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[33]),
        .Q(sig_data_skid_reg[33]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[34] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[34]),
        .Q(sig_data_skid_reg[34]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[35] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[35]),
        .Q(sig_data_skid_reg[35]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[36] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[36]),
        .Q(sig_data_skid_reg[36]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[37] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[37]),
        .Q(sig_data_skid_reg[37]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[38] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[38]),
        .Q(sig_data_skid_reg[38]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[39] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[39]),
        .Q(sig_data_skid_reg[39]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[3]),
        .Q(sig_data_skid_reg[3]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[40] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[40]),
        .Q(sig_data_skid_reg[40]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[41] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[41]),
        .Q(sig_data_skid_reg[41]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[42] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[42]),
        .Q(sig_data_skid_reg[42]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[43] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[43]),
        .Q(sig_data_skid_reg[43]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[44] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[44]),
        .Q(sig_data_skid_reg[44]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[45] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[45]),
        .Q(sig_data_skid_reg[45]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[46] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[46]),
        .Q(sig_data_skid_reg[46]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[47] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[47]),
        .Q(sig_data_skid_reg[47]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[48] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[48]),
        .Q(sig_data_skid_reg[48]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[49] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[49]),
        .Q(sig_data_skid_reg[49]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[4]),
        .Q(sig_data_skid_reg[4]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[50] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[50]),
        .Q(sig_data_skid_reg[50]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[51] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[51]),
        .Q(sig_data_skid_reg[51]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[52] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[52]),
        .Q(sig_data_skid_reg[52]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[53] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[53]),
        .Q(sig_data_skid_reg[53]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[54] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[54]),
        .Q(sig_data_skid_reg[54]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[55] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[55]),
        .Q(sig_data_skid_reg[55]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[56] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[56]),
        .Q(sig_data_skid_reg[56]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[57] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[57]),
        .Q(sig_data_skid_reg[57]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[58] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[58]),
        .Q(sig_data_skid_reg[58]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[59] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[59]),
        .Q(sig_data_skid_reg[59]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[5]),
        .Q(sig_data_skid_reg[5]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[60] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[60]),
        .Q(sig_data_skid_reg[60]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[61] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[61]),
        .Q(sig_data_skid_reg[61]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[62] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[62]),
        .Q(sig_data_skid_reg[62]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[63] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[63]),
        .Q(sig_data_skid_reg[63]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[64] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[64]),
        .Q(sig_data_skid_reg[64]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[65] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[65]),
        .Q(sig_data_skid_reg[65]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[66] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[66]),
        .Q(sig_data_skid_reg[66]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[67] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[67]),
        .Q(sig_data_skid_reg[67]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[68] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[68]),
        .Q(sig_data_skid_reg[68]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[69] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[69]),
        .Q(sig_data_skid_reg[69]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[6]),
        .Q(sig_data_skid_reg[6]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[70] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[70]),
        .Q(sig_data_skid_reg[70]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[71] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[71]),
        .Q(sig_data_skid_reg[71]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[72] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[72]),
        .Q(sig_data_skid_reg[72]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[73] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[73]),
        .Q(sig_data_skid_reg[73]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[74] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[74]),
        .Q(sig_data_skid_reg[74]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[75] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[75]),
        .Q(sig_data_skid_reg[75]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[76] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[76]),
        .Q(sig_data_skid_reg[76]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[77] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[77]),
        .Q(sig_data_skid_reg[77]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[78] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[78]),
        .Q(sig_data_skid_reg[78]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[79] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[79]),
        .Q(sig_data_skid_reg[79]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[7]),
        .Q(sig_data_skid_reg[7]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[80] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[80]),
        .Q(sig_data_skid_reg[80]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[81] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[81]),
        .Q(sig_data_skid_reg[81]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[82] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[82]),
        .Q(sig_data_skid_reg[82]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[83] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[83]),
        .Q(sig_data_skid_reg[83]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[84] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[84]),
        .Q(sig_data_skid_reg[84]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[85] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[85]),
        .Q(sig_data_skid_reg[85]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[86] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[86]),
        .Q(sig_data_skid_reg[86]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[87] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[87]),
        .Q(sig_data_skid_reg[87]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[88] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[88]),
        .Q(sig_data_skid_reg[88]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[89] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[89]),
        .Q(sig_data_skid_reg[89]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[8]),
        .Q(sig_data_skid_reg[8]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[90] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[90]),
        .Q(sig_data_skid_reg[90]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[91] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[91]),
        .Q(sig_data_skid_reg[91]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[92] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[92]),
        .Q(sig_data_skid_reg[92]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[93] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[93]),
        .Q(sig_data_skid_reg[93]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[94] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[94]),
        .Q(sig_data_skid_reg[94]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[95] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[95]),
        .Q(sig_data_skid_reg[95]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[96] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[96]),
        .Q(sig_data_skid_reg[96]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[97] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[97]),
        .Q(sig_data_skid_reg[97]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[98] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[98]),
        .Q(sig_data_skid_reg[98]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[99] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[99]),
        .Q(sig_data_skid_reg[99]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(D[9]),
        .Q(sig_data_skid_reg[9]),
        .R(SS));
  LUT4 #(
    .INIT(16'hEFE0)) 
    sig_last_reg_out_i_1
       (.I0(sig_sstrb_stop_mask),
        .I1(sig_dre2skid_wlast),
        .I2(sig_s_ready_dup),
        .I3(sig_last_skid_reg),
        .O(sig_last_skid_mux_out));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_reg_out_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_last_skid_mux_out),
        .Q(m_axis_mm2s_tlast),
        .R(sig_data_reg_out0));
  LUT2 #(
    .INIT(4'hE)) 
    sig_last_skid_reg_i_1
       (.I0(sig_sstrb_stop_mask),
        .I1(sig_dre2skid_wlast),
        .O(sig_slast_with_stop));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_skid_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(sig_slast_with_stop),
        .Q(sig_last_skid_reg),
        .R(SS));
  LUT6 #(
    .INIT(64'h40404040F0F070F0)) 
    sig_m_valid_dup_i_1__2
       (.I0(m_axis_mm2s_tready),
        .I1(sig_m_valid_dup),
        .I2(sig_m_valid_dup_i_2__2_n_0),
        .I3(sig_halt_reg_dly2),
        .I4(sig_halt_reg_dly3),
        .I5(sig_sstrb_stop_mask),
        .O(sig_m_valid_dup_i_1__2_n_0));
  LUT6 #(
    .INIT(64'h000000000000F4FC)) 
    sig_m_valid_dup_i_2__2
       (.I0(m_axis_mm2s_tready),
        .I1(sig_m_valid_dup),
        .I2(sig_dre2skid_wvalid),
        .I3(sig_s_ready_dup),
        .I4(sig_data_reg_out0),
        .I5(sig_reset_reg),
        .O(sig_m_valid_dup_i_2__2_n_0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_m_valid_dup_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_m_valid_dup_i_1__2_n_0),
        .Q(sig_m_valid_dup),
        .R(1'b0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_m_valid_out_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_m_valid_dup_i_1__2_n_0),
        .Q(sig_m_valid_out),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hFFFFFFFFBBBB0080)) 
    sig_mvalid_stop_reg_i_1__0
       (.I0(m_axis_mm2s_tready),
        .I1(sig_m_valid_dup),
        .I2(sig_halt_reg_dly2),
        .I3(sig_halt_reg_dly3),
        .I4(sig_sstrb_stop_mask),
        .I5(sig_mvalid_stop),
        .O(sig_mvalid_stop_reg_i_1__0_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_mvalid_stop_reg_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_mvalid_stop_reg_i_1__0_n_0),
        .Q(sig_mvalid_stop),
        .R(SS));
  LUT5 #(
    .INIT(32'h20200020)) 
    sig_s_ready_dup_i_1
       (.I0(sig_s_ready_dup_i_2_n_0),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_halt_reg_dly2),
        .I4(sig_halt_reg_dly3),
        .O(sig_s_ready_dup_i_1_n_0));
  LUT5 #(
    .INIT(32'hFFFFFF70)) 
    sig_s_ready_dup_i_2
       (.I0(sig_dre2skid_wvalid),
        .I1(sig_m_valid_dup),
        .I2(sig_s_ready_dup),
        .I3(m_axis_mm2s_tready),
        .I4(sig_reset_reg),
        .O(sig_s_ready_dup_i_2_n_0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_s_ready_dup_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_s_ready_dup_i_1_n_0),
        .Q(sig_s_ready_dup),
        .R(1'b0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_s_ready_out_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(sig_s_ready_dup_i_1_n_0),
        .Q(sig_s_ready_out),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_sstrb_stop_mask_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(\sig_sstrb_stop_mask_reg[15]_0 ),
        .Q(sig_sstrb_stop_mask),
        .R(SS));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[0]_i_1 
       (.I0(sig_dre2skid_wstrb[0]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[0]),
        .O(sig_strb_skid_mux_out[0]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[10]_i_1 
       (.I0(sig_dre2skid_wstrb[10]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[10]),
        .O(sig_strb_skid_mux_out[10]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[11]_i_1 
       (.I0(sig_dre2skid_wstrb[11]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[11]),
        .O(sig_strb_skid_mux_out[11]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[12]_i_1 
       (.I0(sig_dre2skid_wstrb[12]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[12]),
        .O(sig_strb_skid_mux_out[12]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[13]_i_1 
       (.I0(sig_dre2skid_wstrb[13]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[13]),
        .O(sig_strb_skid_mux_out[13]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[14]_i_1 
       (.I0(sig_dre2skid_wstrb[14]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[14]),
        .O(sig_strb_skid_mux_out[14]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[15]_i_1 
       (.I0(sig_dre2skid_wstrb[15]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[15]),
        .O(sig_strb_skid_mux_out[15]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[1]_i_1 
       (.I0(sig_dre2skid_wstrb[1]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[1]),
        .O(sig_strb_skid_mux_out[1]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[2]_i_1 
       (.I0(sig_dre2skid_wstrb[2]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[2]),
        .O(sig_strb_skid_mux_out[2]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[3]_i_1 
       (.I0(sig_dre2skid_wstrb[3]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[3]),
        .O(sig_strb_skid_mux_out[3]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[4]_i_1 
       (.I0(sig_dre2skid_wstrb[4]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[4]),
        .O(sig_strb_skid_mux_out[4]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[5]_i_1 
       (.I0(sig_dre2skid_wstrb[5]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[5]),
        .O(sig_strb_skid_mux_out[5]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[6]_i_1 
       (.I0(sig_dre2skid_wstrb[6]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[6]),
        .O(sig_strb_skid_mux_out[6]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[7]_i_1 
       (.I0(sig_dre2skid_wstrb[7]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[7]),
        .O(sig_strb_skid_mux_out[7]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[8]_i_1 
       (.I0(sig_dre2skid_wstrb[8]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[8]),
        .O(sig_strb_skid_mux_out[8]));
  LUT4 #(
    .INIT(16'hEFE0)) 
    \sig_strb_reg_out[9]_i_1 
       (.I0(sig_dre2skid_wstrb[9]),
        .I1(sig_sstrb_stop_mask),
        .I2(sig_s_ready_dup),
        .I3(sig_strb_skid_reg[9]),
        .O(sig_strb_skid_mux_out[9]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[0]),
        .Q(m_axis_mm2s_tkeep[0]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[10]),
        .Q(m_axis_mm2s_tkeep[10]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[11]),
        .Q(m_axis_mm2s_tkeep[11]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[12]),
        .Q(m_axis_mm2s_tkeep[12]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[13]),
        .Q(m_axis_mm2s_tkeep[13]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[14]),
        .Q(m_axis_mm2s_tkeep[14]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[15]),
        .Q(m_axis_mm2s_tkeep[15]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[1]),
        .Q(m_axis_mm2s_tkeep[1]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[2]),
        .Q(m_axis_mm2s_tkeep[2]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[3]),
        .Q(m_axis_mm2s_tkeep[3]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[4]),
        .Q(m_axis_mm2s_tkeep[4]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[5]),
        .Q(m_axis_mm2s_tkeep[5]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[6]),
        .Q(m_axis_mm2s_tkeep[6]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[7]),
        .Q(m_axis_mm2s_tkeep[7]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[8]),
        .Q(m_axis_mm2s_tkeep[8]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_data_reg_out_en),
        .D(sig_strb_skid_mux_out[9]),
        .Q(m_axis_mm2s_tkeep[9]),
        .R(sig_data_reg_out0));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [0]),
        .Q(sig_strb_skid_reg[0]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[10] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [10]),
        .Q(sig_strb_skid_reg[10]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[11] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [11]),
        .Q(sig_strb_skid_reg[11]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[12] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [12]),
        .Q(sig_strb_skid_reg[12]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[13] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [13]),
        .Q(sig_strb_skid_reg[13]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[14] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [14]),
        .Q(sig_strb_skid_reg[14]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[15] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [15]),
        .Q(sig_strb_skid_reg[15]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [1]),
        .Q(sig_strb_skid_reg[1]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [2]),
        .Q(sig_strb_skid_reg[2]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[3] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [3]),
        .Q(sig_strb_skid_reg[3]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[4] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [4]),
        .Q(sig_strb_skid_reg[4]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[5] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [5]),
        .Q(sig_strb_skid_reg[5]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[6] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [6]),
        .Q(sig_strb_skid_reg[6]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[7] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [7]),
        .Q(sig_strb_skid_reg[7]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[8] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [8]),
        .Q(sig_strb_skid_reg[8]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[9] 
       (.C(m_axi_mm2s_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_strb_skid_reg_reg[15]_0 [9]),
        .Q(sig_strb_skid_reg[9]),
        .R(SS));
endmodule

(* ORIG_REF_NAME = "axi_datamover_skid_buf" *) 
module design_1_axi_dma_0_0_axi_datamover_skid_buf__parameterized0
   (out,
    sig_m_valid_dup_reg_0,
    sig_m_valid_out_reg_0,
    rd_en,
    Q,
    \GEN_INDET_BTT.lsig_end_of_cmd_reg0 ,
    \sig_data_reg_out_reg[132]_0 ,
    \sig_strb_reg_out_reg[16]_0 ,
    m_axi_s2mm_aclk,
    sig_stream_rst,
    dout,
    E,
    sig_wdc2ibtt_tready,
    empty,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_init_reg,
    D,
    sig_next_cmd_cmplt_reg,
    \sig_data_skid_reg_reg[132]_0 );
  output out;
  output sig_m_valid_dup_reg_0;
  output sig_m_valid_out_reg_0;
  output rd_en;
  output [4:0]Q;
  output \GEN_INDET_BTT.lsig_end_of_cmd_reg0 ;
  output [132:0]\sig_data_reg_out_reg[132]_0 ;
  output [16:0]\sig_strb_reg_out_reg[16]_0 ;
  input m_axi_s2mm_aclk;
  input sig_stream_rst;
  input [145:0]dout;
  input [0:0]E;
  input sig_wdc2ibtt_tready;
  input empty;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_init_reg;
  input [4:0]D;
  input sig_next_cmd_cmplt_reg;
  input [4:0]\sig_data_skid_reg_reg[132]_0 ;

  wire [4:0]D;
  wire [0:0]E;
  wire \GEN_INDET_BTT.lsig_end_of_cmd_reg0 ;
  wire [4:0]Q;
  wire [145:0]dout;
  wire empty;
  wire m_axi_s2mm_aclk;
  wire rd_en;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire [132:0]\sig_data_reg_out_reg[132]_0 ;
  wire [127:0]sig_data_skid_mux_out;
  wire [127:0]sig_data_skid_reg;
  wire [4:0]\sig_data_skid_reg_reg[132]_0 ;
  wire sig_ibtt2wdc_tlast;
  wire sig_init_reg;
  wire sig_last_skid_mux_out;
  wire sig_last_skid_reg;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_m_valid_dup;
  wire sig_m_valid_dup_i_1__3_n_0;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_m_valid_out;
  wire sig_next_cmd_cmplt_reg;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_s_ready_dup;
  wire sig_s_ready_dup_i_1__2_n_0;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sig_s_ready_out;
  wire [16:0]\sig_strb_reg_out_reg[16]_0 ;
  wire [16:0]sig_strb_skid_mux_out;
  wire [16:0]sig_strb_skid_reg;
  wire sig_stream_rst;
  wire sig_wdc2ibtt_tready;

  assign out = sig_s_ready_dup;
  assign sig_m_valid_dup_reg_0 = sig_m_valid_dup;
  assign sig_m_valid_out_reg_0 = sig_m_valid_out;
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_INDET_BTT.lsig_end_of_cmd_reg_i_1 
       (.I0(sig_ibtt2wdc_tlast),
        .I1(sig_next_cmd_cmplt_reg),
        .O(\GEN_INDET_BTT.lsig_end_of_cmd_reg0 ));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[0]_i_1__1 
       (.I0(dout[0]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[0]),
        .O(sig_data_skid_mux_out[0]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[100]_i_1__1 
       (.I0(dout[100]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[100]),
        .O(sig_data_skid_mux_out[100]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[101]_i_1__1 
       (.I0(dout[101]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[101]),
        .O(sig_data_skid_mux_out[101]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[102]_i_1__1 
       (.I0(dout[102]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[102]),
        .O(sig_data_skid_mux_out[102]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[103]_i_1__1 
       (.I0(dout[103]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[103]),
        .O(sig_data_skid_mux_out[103]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[104]_i_1__1 
       (.I0(dout[104]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[104]),
        .O(sig_data_skid_mux_out[104]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[105]_i_1__1 
       (.I0(dout[105]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[105]),
        .O(sig_data_skid_mux_out[105]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[106]_i_1__1 
       (.I0(dout[106]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[106]),
        .O(sig_data_skid_mux_out[106]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[107]_i_1__1 
       (.I0(dout[107]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[107]),
        .O(sig_data_skid_mux_out[107]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[108]_i_1__1 
       (.I0(dout[108]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[108]),
        .O(sig_data_skid_mux_out[108]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[109]_i_1__1 
       (.I0(dout[109]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[109]),
        .O(sig_data_skid_mux_out[109]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[10]_i_1__1 
       (.I0(dout[10]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[10]),
        .O(sig_data_skid_mux_out[10]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[110]_i_1__1 
       (.I0(dout[110]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[110]),
        .O(sig_data_skid_mux_out[110]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[111]_i_1__1 
       (.I0(dout[111]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[111]),
        .O(sig_data_skid_mux_out[111]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[112]_i_1__1 
       (.I0(dout[112]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[112]),
        .O(sig_data_skid_mux_out[112]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[113]_i_1__1 
       (.I0(dout[113]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[113]),
        .O(sig_data_skid_mux_out[113]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[114]_i_1__1 
       (.I0(dout[114]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[114]),
        .O(sig_data_skid_mux_out[114]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[115]_i_1__1 
       (.I0(dout[115]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[115]),
        .O(sig_data_skid_mux_out[115]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[116]_i_1__1 
       (.I0(dout[116]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[116]),
        .O(sig_data_skid_mux_out[116]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[117]_i_1__1 
       (.I0(dout[117]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[117]),
        .O(sig_data_skid_mux_out[117]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[118]_i_1__1 
       (.I0(dout[118]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[118]),
        .O(sig_data_skid_mux_out[118]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[119]_i_1__1 
       (.I0(dout[119]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[119]),
        .O(sig_data_skid_mux_out[119]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[11]_i_1__1 
       (.I0(dout[11]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[11]),
        .O(sig_data_skid_mux_out[11]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[120]_i_1__1 
       (.I0(dout[120]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[120]),
        .O(sig_data_skid_mux_out[120]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[121]_i_1__1 
       (.I0(dout[121]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[121]),
        .O(sig_data_skid_mux_out[121]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[122]_i_1__1 
       (.I0(dout[122]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[122]),
        .O(sig_data_skid_mux_out[122]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[123]_i_1__1 
       (.I0(dout[123]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[123]),
        .O(sig_data_skid_mux_out[123]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[124]_i_1__1 
       (.I0(dout[124]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[124]),
        .O(sig_data_skid_mux_out[124]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[125]_i_1__1 
       (.I0(dout[125]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[125]),
        .O(sig_data_skid_mux_out[125]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[126]_i_1__1 
       (.I0(dout[126]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[126]),
        .O(sig_data_skid_mux_out[126]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[127]_i_1__1 
       (.I0(dout[127]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[127]),
        .O(sig_data_skid_mux_out[127]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[12]_i_1__1 
       (.I0(dout[12]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[12]),
        .O(sig_data_skid_mux_out[12]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[13]_i_1__1 
       (.I0(dout[13]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[13]),
        .O(sig_data_skid_mux_out[13]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[14]_i_1__1 
       (.I0(dout[14]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[14]),
        .O(sig_data_skid_mux_out[14]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[15]_i_1__1 
       (.I0(dout[15]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[15]),
        .O(sig_data_skid_mux_out[15]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[16]_i_1__1 
       (.I0(dout[16]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[16]),
        .O(sig_data_skid_mux_out[16]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[17]_i_1__1 
       (.I0(dout[17]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[17]),
        .O(sig_data_skid_mux_out[17]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[18]_i_1__1 
       (.I0(dout[18]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[18]),
        .O(sig_data_skid_mux_out[18]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[19]_i_1__1 
       (.I0(dout[19]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[19]),
        .O(sig_data_skid_mux_out[19]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[1]_i_1__1 
       (.I0(dout[1]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[1]),
        .O(sig_data_skid_mux_out[1]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[20]_i_1__1 
       (.I0(dout[20]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[20]),
        .O(sig_data_skid_mux_out[20]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[21]_i_1__1 
       (.I0(dout[21]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[21]),
        .O(sig_data_skid_mux_out[21]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[22]_i_1__1 
       (.I0(dout[22]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[22]),
        .O(sig_data_skid_mux_out[22]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[23]_i_1__1 
       (.I0(dout[23]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[23]),
        .O(sig_data_skid_mux_out[23]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[24]_i_1__1 
       (.I0(dout[24]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[24]),
        .O(sig_data_skid_mux_out[24]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[25]_i_1__1 
       (.I0(dout[25]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[25]),
        .O(sig_data_skid_mux_out[25]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[26]_i_1__1 
       (.I0(dout[26]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[26]),
        .O(sig_data_skid_mux_out[26]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[27]_i_1__1 
       (.I0(dout[27]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[27]),
        .O(sig_data_skid_mux_out[27]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[28]_i_1__1 
       (.I0(dout[28]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[28]),
        .O(sig_data_skid_mux_out[28]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[29]_i_1__1 
       (.I0(dout[29]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[29]),
        .O(sig_data_skid_mux_out[29]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[2]_i_1__1 
       (.I0(dout[2]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[2]),
        .O(sig_data_skid_mux_out[2]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[30]_i_1__1 
       (.I0(dout[30]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[30]),
        .O(sig_data_skid_mux_out[30]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[31]_i_1__1 
       (.I0(dout[31]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[31]),
        .O(sig_data_skid_mux_out[31]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[32]_i_1__1 
       (.I0(dout[32]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[32]),
        .O(sig_data_skid_mux_out[32]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[33]_i_1__1 
       (.I0(dout[33]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[33]),
        .O(sig_data_skid_mux_out[33]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[34]_i_1__1 
       (.I0(dout[34]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[34]),
        .O(sig_data_skid_mux_out[34]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[35]_i_1__1 
       (.I0(dout[35]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[35]),
        .O(sig_data_skid_mux_out[35]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[36]_i_1__1 
       (.I0(dout[36]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[36]),
        .O(sig_data_skid_mux_out[36]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[37]_i_1__1 
       (.I0(dout[37]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[37]),
        .O(sig_data_skid_mux_out[37]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[38]_i_1__1 
       (.I0(dout[38]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[38]),
        .O(sig_data_skid_mux_out[38]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[39]_i_1__1 
       (.I0(dout[39]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[39]),
        .O(sig_data_skid_mux_out[39]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[3]_i_1__1 
       (.I0(dout[3]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[3]),
        .O(sig_data_skid_mux_out[3]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[40]_i_1__1 
       (.I0(dout[40]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[40]),
        .O(sig_data_skid_mux_out[40]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[41]_i_1__1 
       (.I0(dout[41]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[41]),
        .O(sig_data_skid_mux_out[41]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[42]_i_1__1 
       (.I0(dout[42]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[42]),
        .O(sig_data_skid_mux_out[42]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[43]_i_1__1 
       (.I0(dout[43]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[43]),
        .O(sig_data_skid_mux_out[43]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[44]_i_1__1 
       (.I0(dout[44]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[44]),
        .O(sig_data_skid_mux_out[44]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[45]_i_1__1 
       (.I0(dout[45]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[45]),
        .O(sig_data_skid_mux_out[45]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[46]_i_1__1 
       (.I0(dout[46]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[46]),
        .O(sig_data_skid_mux_out[46]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[47]_i_1__1 
       (.I0(dout[47]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[47]),
        .O(sig_data_skid_mux_out[47]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[48]_i_1__1 
       (.I0(dout[48]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[48]),
        .O(sig_data_skid_mux_out[48]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[49]_i_1__1 
       (.I0(dout[49]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[49]),
        .O(sig_data_skid_mux_out[49]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[4]_i_1__1 
       (.I0(dout[4]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[4]),
        .O(sig_data_skid_mux_out[4]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[50]_i_1__1 
       (.I0(dout[50]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[50]),
        .O(sig_data_skid_mux_out[50]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[51]_i_1__1 
       (.I0(dout[51]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[51]),
        .O(sig_data_skid_mux_out[51]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[52]_i_1__1 
       (.I0(dout[52]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[52]),
        .O(sig_data_skid_mux_out[52]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[53]_i_1__1 
       (.I0(dout[53]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[53]),
        .O(sig_data_skid_mux_out[53]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[54]_i_1__1 
       (.I0(dout[54]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[54]),
        .O(sig_data_skid_mux_out[54]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[55]_i_1__1 
       (.I0(dout[55]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[55]),
        .O(sig_data_skid_mux_out[55]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[56]_i_1__1 
       (.I0(dout[56]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[56]),
        .O(sig_data_skid_mux_out[56]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[57]_i_1__1 
       (.I0(dout[57]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[57]),
        .O(sig_data_skid_mux_out[57]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[58]_i_1__1 
       (.I0(dout[58]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[58]),
        .O(sig_data_skid_mux_out[58]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[59]_i_1__1 
       (.I0(dout[59]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[59]),
        .O(sig_data_skid_mux_out[59]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[5]_i_1__1 
       (.I0(dout[5]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[5]),
        .O(sig_data_skid_mux_out[5]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[60]_i_1__1 
       (.I0(dout[60]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[60]),
        .O(sig_data_skid_mux_out[60]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[61]_i_1__1 
       (.I0(dout[61]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[61]),
        .O(sig_data_skid_mux_out[61]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[62]_i_1__1 
       (.I0(dout[62]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[62]),
        .O(sig_data_skid_mux_out[62]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[63]_i_1__1 
       (.I0(dout[63]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[63]),
        .O(sig_data_skid_mux_out[63]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[64]_i_1__1 
       (.I0(dout[64]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[64]),
        .O(sig_data_skid_mux_out[64]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[65]_i_1__1 
       (.I0(dout[65]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[65]),
        .O(sig_data_skid_mux_out[65]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[66]_i_1__1 
       (.I0(dout[66]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[66]),
        .O(sig_data_skid_mux_out[66]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[67]_i_1__1 
       (.I0(dout[67]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[67]),
        .O(sig_data_skid_mux_out[67]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[68]_i_1__1 
       (.I0(dout[68]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[68]),
        .O(sig_data_skid_mux_out[68]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[69]_i_1__1 
       (.I0(dout[69]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[69]),
        .O(sig_data_skid_mux_out[69]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[6]_i_1__1 
       (.I0(dout[6]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[6]),
        .O(sig_data_skid_mux_out[6]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[70]_i_1__1 
       (.I0(dout[70]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[70]),
        .O(sig_data_skid_mux_out[70]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[71]_i_1__1 
       (.I0(dout[71]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[71]),
        .O(sig_data_skid_mux_out[71]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[72]_i_1__1 
       (.I0(dout[72]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[72]),
        .O(sig_data_skid_mux_out[72]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[73]_i_1__1 
       (.I0(dout[73]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[73]),
        .O(sig_data_skid_mux_out[73]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[74]_i_1__1 
       (.I0(dout[74]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[74]),
        .O(sig_data_skid_mux_out[74]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[75]_i_1__1 
       (.I0(dout[75]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[75]),
        .O(sig_data_skid_mux_out[75]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[76]_i_1__1 
       (.I0(dout[76]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[76]),
        .O(sig_data_skid_mux_out[76]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[77]_i_1__1 
       (.I0(dout[77]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[77]),
        .O(sig_data_skid_mux_out[77]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[78]_i_1__1 
       (.I0(dout[78]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[78]),
        .O(sig_data_skid_mux_out[78]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[79]_i_1__1 
       (.I0(dout[79]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[79]),
        .O(sig_data_skid_mux_out[79]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[7]_i_1__1 
       (.I0(dout[7]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[7]),
        .O(sig_data_skid_mux_out[7]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[80]_i_1__1 
       (.I0(dout[80]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[80]),
        .O(sig_data_skid_mux_out[80]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[81]_i_1__1 
       (.I0(dout[81]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[81]),
        .O(sig_data_skid_mux_out[81]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[82]_i_1__1 
       (.I0(dout[82]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[82]),
        .O(sig_data_skid_mux_out[82]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[83]_i_1__1 
       (.I0(dout[83]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[83]),
        .O(sig_data_skid_mux_out[83]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[84]_i_1__1 
       (.I0(dout[84]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[84]),
        .O(sig_data_skid_mux_out[84]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[85]_i_1__1 
       (.I0(dout[85]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[85]),
        .O(sig_data_skid_mux_out[85]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[86]_i_1__1 
       (.I0(dout[86]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[86]),
        .O(sig_data_skid_mux_out[86]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[87]_i_1__1 
       (.I0(dout[87]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[87]),
        .O(sig_data_skid_mux_out[87]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[88]_i_1__1 
       (.I0(dout[88]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[88]),
        .O(sig_data_skid_mux_out[88]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[89]_i_1__1 
       (.I0(dout[89]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[89]),
        .O(sig_data_skid_mux_out[89]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[8]_i_1__1 
       (.I0(dout[8]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[8]),
        .O(sig_data_skid_mux_out[8]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[90]_i_1__1 
       (.I0(dout[90]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[90]),
        .O(sig_data_skid_mux_out[90]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[91]_i_1__1 
       (.I0(dout[91]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[91]),
        .O(sig_data_skid_mux_out[91]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[92]_i_1__1 
       (.I0(dout[92]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[92]),
        .O(sig_data_skid_mux_out[92]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[93]_i_1__1 
       (.I0(dout[93]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[93]),
        .O(sig_data_skid_mux_out[93]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[94]_i_1__1 
       (.I0(dout[94]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[94]),
        .O(sig_data_skid_mux_out[94]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[95]_i_1__1 
       (.I0(dout[95]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[95]),
        .O(sig_data_skid_mux_out[95]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[96]_i_1__1 
       (.I0(dout[96]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[96]),
        .O(sig_data_skid_mux_out[96]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[97]_i_1__1 
       (.I0(dout[97]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[97]),
        .O(sig_data_skid_mux_out[97]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[98]_i_1__1 
       (.I0(dout[98]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[98]),
        .O(sig_data_skid_mux_out[98]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[99]_i_1__1 
       (.I0(dout[99]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[99]),
        .O(sig_data_skid_mux_out[99]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_data_reg_out[9]_i_1__1 
       (.I0(dout[9]),
        .I1(sig_s_ready_dup),
        .I2(sig_data_skid_reg[9]),
        .O(sig_data_skid_mux_out[9]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[0]),
        .Q(\sig_data_reg_out_reg[132]_0 [0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[100] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[100]),
        .Q(\sig_data_reg_out_reg[132]_0 [100]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[101] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[101]),
        .Q(\sig_data_reg_out_reg[132]_0 [101]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[102] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[102]),
        .Q(\sig_data_reg_out_reg[132]_0 [102]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[103] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[103]),
        .Q(\sig_data_reg_out_reg[132]_0 [103]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[104] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[104]),
        .Q(\sig_data_reg_out_reg[132]_0 [104]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[105] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[105]),
        .Q(\sig_data_reg_out_reg[132]_0 [105]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[106] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[106]),
        .Q(\sig_data_reg_out_reg[132]_0 [106]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[107] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[107]),
        .Q(\sig_data_reg_out_reg[132]_0 [107]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[108] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[108]),
        .Q(\sig_data_reg_out_reg[132]_0 [108]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[109] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[109]),
        .Q(\sig_data_reg_out_reg[132]_0 [109]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[10]),
        .Q(\sig_data_reg_out_reg[132]_0 [10]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[110] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[110]),
        .Q(\sig_data_reg_out_reg[132]_0 [110]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[111] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[111]),
        .Q(\sig_data_reg_out_reg[132]_0 [111]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[112] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[112]),
        .Q(\sig_data_reg_out_reg[132]_0 [112]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[113] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[113]),
        .Q(\sig_data_reg_out_reg[132]_0 [113]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[114] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[114]),
        .Q(\sig_data_reg_out_reg[132]_0 [114]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[115] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[115]),
        .Q(\sig_data_reg_out_reg[132]_0 [115]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[116] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[116]),
        .Q(\sig_data_reg_out_reg[132]_0 [116]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[117] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[117]),
        .Q(\sig_data_reg_out_reg[132]_0 [117]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[118] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[118]),
        .Q(\sig_data_reg_out_reg[132]_0 [118]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[119] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[119]),
        .Q(\sig_data_reg_out_reg[132]_0 [119]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[11]),
        .Q(\sig_data_reg_out_reg[132]_0 [11]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[120] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[120]),
        .Q(\sig_data_reg_out_reg[132]_0 [120]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[121] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[121]),
        .Q(\sig_data_reg_out_reg[132]_0 [121]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[122] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[122]),
        .Q(\sig_data_reg_out_reg[132]_0 [122]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[123] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[123]),
        .Q(\sig_data_reg_out_reg[132]_0 [123]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[124] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[124]),
        .Q(\sig_data_reg_out_reg[132]_0 [124]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[125] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[125]),
        .Q(\sig_data_reg_out_reg[132]_0 [125]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[126] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[126]),
        .Q(\sig_data_reg_out_reg[132]_0 [126]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[127] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[127]),
        .Q(\sig_data_reg_out_reg[132]_0 [127]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[128] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(D[0]),
        .Q(\sig_data_reg_out_reg[132]_0 [128]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[129] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(D[1]),
        .Q(\sig_data_reg_out_reg[132]_0 [129]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[12]),
        .Q(\sig_data_reg_out_reg[132]_0 [12]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[130] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(D[2]),
        .Q(\sig_data_reg_out_reg[132]_0 [130]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[131] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(D[3]),
        .Q(\sig_data_reg_out_reg[132]_0 [131]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[132] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(D[4]),
        .Q(\sig_data_reg_out_reg[132]_0 [132]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[13]),
        .Q(\sig_data_reg_out_reg[132]_0 [13]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[14]),
        .Q(\sig_data_reg_out_reg[132]_0 [14]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[15]),
        .Q(\sig_data_reg_out_reg[132]_0 [15]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[16]),
        .Q(\sig_data_reg_out_reg[132]_0 [16]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[17]),
        .Q(\sig_data_reg_out_reg[132]_0 [17]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[18]),
        .Q(\sig_data_reg_out_reg[132]_0 [18]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[19]),
        .Q(\sig_data_reg_out_reg[132]_0 [19]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[1]),
        .Q(\sig_data_reg_out_reg[132]_0 [1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[20]),
        .Q(\sig_data_reg_out_reg[132]_0 [20]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[21]),
        .Q(\sig_data_reg_out_reg[132]_0 [21]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[22]),
        .Q(\sig_data_reg_out_reg[132]_0 [22]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[23]),
        .Q(\sig_data_reg_out_reg[132]_0 [23]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[24]),
        .Q(\sig_data_reg_out_reg[132]_0 [24]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[25]),
        .Q(\sig_data_reg_out_reg[132]_0 [25]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[26]),
        .Q(\sig_data_reg_out_reg[132]_0 [26]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[27]),
        .Q(\sig_data_reg_out_reg[132]_0 [27]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[28] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[28]),
        .Q(\sig_data_reg_out_reg[132]_0 [28]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[29] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[29]),
        .Q(\sig_data_reg_out_reg[132]_0 [29]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[2]),
        .Q(\sig_data_reg_out_reg[132]_0 [2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[30] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[30]),
        .Q(\sig_data_reg_out_reg[132]_0 [30]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[31] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[31]),
        .Q(\sig_data_reg_out_reg[132]_0 [31]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[32] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[32]),
        .Q(\sig_data_reg_out_reg[132]_0 [32]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[33] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[33]),
        .Q(\sig_data_reg_out_reg[132]_0 [33]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[34] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[34]),
        .Q(\sig_data_reg_out_reg[132]_0 [34]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[35] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[35]),
        .Q(\sig_data_reg_out_reg[132]_0 [35]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[36] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[36]),
        .Q(\sig_data_reg_out_reg[132]_0 [36]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[37] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[37]),
        .Q(\sig_data_reg_out_reg[132]_0 [37]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[38] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[38]),
        .Q(\sig_data_reg_out_reg[132]_0 [38]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[39] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[39]),
        .Q(\sig_data_reg_out_reg[132]_0 [39]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[3]),
        .Q(\sig_data_reg_out_reg[132]_0 [3]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[40] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[40]),
        .Q(\sig_data_reg_out_reg[132]_0 [40]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[41] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[41]),
        .Q(\sig_data_reg_out_reg[132]_0 [41]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[42] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[42]),
        .Q(\sig_data_reg_out_reg[132]_0 [42]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[43] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[43]),
        .Q(\sig_data_reg_out_reg[132]_0 [43]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[44] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[44]),
        .Q(\sig_data_reg_out_reg[132]_0 [44]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[45] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[45]),
        .Q(\sig_data_reg_out_reg[132]_0 [45]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[46] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[46]),
        .Q(\sig_data_reg_out_reg[132]_0 [46]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[47] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[47]),
        .Q(\sig_data_reg_out_reg[132]_0 [47]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[48] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[48]),
        .Q(\sig_data_reg_out_reg[132]_0 [48]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[49] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[49]),
        .Q(\sig_data_reg_out_reg[132]_0 [49]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[4]),
        .Q(\sig_data_reg_out_reg[132]_0 [4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[50] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[50]),
        .Q(\sig_data_reg_out_reg[132]_0 [50]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[51] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[51]),
        .Q(\sig_data_reg_out_reg[132]_0 [51]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[52] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[52]),
        .Q(\sig_data_reg_out_reg[132]_0 [52]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[53] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[53]),
        .Q(\sig_data_reg_out_reg[132]_0 [53]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[54] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[54]),
        .Q(\sig_data_reg_out_reg[132]_0 [54]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[55] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[55]),
        .Q(\sig_data_reg_out_reg[132]_0 [55]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[56] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[56]),
        .Q(\sig_data_reg_out_reg[132]_0 [56]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[57] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[57]),
        .Q(\sig_data_reg_out_reg[132]_0 [57]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[58] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[58]),
        .Q(\sig_data_reg_out_reg[132]_0 [58]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[59] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[59]),
        .Q(\sig_data_reg_out_reg[132]_0 [59]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[5]),
        .Q(\sig_data_reg_out_reg[132]_0 [5]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[60] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[60]),
        .Q(\sig_data_reg_out_reg[132]_0 [60]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[61] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[61]),
        .Q(\sig_data_reg_out_reg[132]_0 [61]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[62] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[62]),
        .Q(\sig_data_reg_out_reg[132]_0 [62]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[63] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[63]),
        .Q(\sig_data_reg_out_reg[132]_0 [63]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[64] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[64]),
        .Q(\sig_data_reg_out_reg[132]_0 [64]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[65] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[65]),
        .Q(\sig_data_reg_out_reg[132]_0 [65]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[66] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[66]),
        .Q(\sig_data_reg_out_reg[132]_0 [66]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[67] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[67]),
        .Q(\sig_data_reg_out_reg[132]_0 [67]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[68] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[68]),
        .Q(\sig_data_reg_out_reg[132]_0 [68]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[69] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[69]),
        .Q(\sig_data_reg_out_reg[132]_0 [69]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[6]),
        .Q(\sig_data_reg_out_reg[132]_0 [6]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[70] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[70]),
        .Q(\sig_data_reg_out_reg[132]_0 [70]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[71] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[71]),
        .Q(\sig_data_reg_out_reg[132]_0 [71]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[72] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[72]),
        .Q(\sig_data_reg_out_reg[132]_0 [72]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[73] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[73]),
        .Q(\sig_data_reg_out_reg[132]_0 [73]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[74] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[74]),
        .Q(\sig_data_reg_out_reg[132]_0 [74]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[75] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[75]),
        .Q(\sig_data_reg_out_reg[132]_0 [75]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[76] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[76]),
        .Q(\sig_data_reg_out_reg[132]_0 [76]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[77] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[77]),
        .Q(\sig_data_reg_out_reg[132]_0 [77]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[78] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[78]),
        .Q(\sig_data_reg_out_reg[132]_0 [78]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[79] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[79]),
        .Q(\sig_data_reg_out_reg[132]_0 [79]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[7]),
        .Q(\sig_data_reg_out_reg[132]_0 [7]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[80] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[80]),
        .Q(\sig_data_reg_out_reg[132]_0 [80]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[81] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[81]),
        .Q(\sig_data_reg_out_reg[132]_0 [81]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[82] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[82]),
        .Q(\sig_data_reg_out_reg[132]_0 [82]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[83] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[83]),
        .Q(\sig_data_reg_out_reg[132]_0 [83]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[84] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[84]),
        .Q(\sig_data_reg_out_reg[132]_0 [84]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[85] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[85]),
        .Q(\sig_data_reg_out_reg[132]_0 [85]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[86] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[86]),
        .Q(\sig_data_reg_out_reg[132]_0 [86]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[87] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[87]),
        .Q(\sig_data_reg_out_reg[132]_0 [87]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[88] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[88]),
        .Q(\sig_data_reg_out_reg[132]_0 [88]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[89] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[89]),
        .Q(\sig_data_reg_out_reg[132]_0 [89]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[8]),
        .Q(\sig_data_reg_out_reg[132]_0 [8]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[90] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[90]),
        .Q(\sig_data_reg_out_reg[132]_0 [90]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[91] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[91]),
        .Q(\sig_data_reg_out_reg[132]_0 [91]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[92] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[92]),
        .Q(\sig_data_reg_out_reg[132]_0 [92]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[93] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[93]),
        .Q(\sig_data_reg_out_reg[132]_0 [93]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[94] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[94]),
        .Q(\sig_data_reg_out_reg[132]_0 [94]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[95] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[95]),
        .Q(\sig_data_reg_out_reg[132]_0 [95]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[96] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[96]),
        .Q(\sig_data_reg_out_reg[132]_0 [96]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[97] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[97]),
        .Q(\sig_data_reg_out_reg[132]_0 [97]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[98] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[98]),
        .Q(\sig_data_reg_out_reg[132]_0 [98]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[99] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[99]),
        .Q(\sig_data_reg_out_reg[132]_0 [99]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_reg_out_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_data_skid_mux_out[9]),
        .Q(\sig_data_reg_out_reg[132]_0 [9]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[0]),
        .Q(sig_data_skid_reg[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[100] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[100]),
        .Q(sig_data_skid_reg[100]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[101] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[101]),
        .Q(sig_data_skid_reg[101]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[102] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[102]),
        .Q(sig_data_skid_reg[102]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[103] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[103]),
        .Q(sig_data_skid_reg[103]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[104] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[104]),
        .Q(sig_data_skid_reg[104]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[105] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[105]),
        .Q(sig_data_skid_reg[105]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[106] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[106]),
        .Q(sig_data_skid_reg[106]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[107] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[107]),
        .Q(sig_data_skid_reg[107]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[108] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[108]),
        .Q(sig_data_skid_reg[108]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[109] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[109]),
        .Q(sig_data_skid_reg[109]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[10]),
        .Q(sig_data_skid_reg[10]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[110] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[110]),
        .Q(sig_data_skid_reg[110]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[111] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[111]),
        .Q(sig_data_skid_reg[111]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[112] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[112]),
        .Q(sig_data_skid_reg[112]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[113] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[113]),
        .Q(sig_data_skid_reg[113]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[114] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[114]),
        .Q(sig_data_skid_reg[114]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[115] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[115]),
        .Q(sig_data_skid_reg[115]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[116] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[116]),
        .Q(sig_data_skid_reg[116]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[117] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[117]),
        .Q(sig_data_skid_reg[117]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[118] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[118]),
        .Q(sig_data_skid_reg[118]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[119] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[119]),
        .Q(sig_data_skid_reg[119]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[11]),
        .Q(sig_data_skid_reg[11]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[120] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[120]),
        .Q(sig_data_skid_reg[120]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[121] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[121]),
        .Q(sig_data_skid_reg[121]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[122] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[122]),
        .Q(sig_data_skid_reg[122]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[123] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[123]),
        .Q(sig_data_skid_reg[123]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[124] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[124]),
        .Q(sig_data_skid_reg[124]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[125] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[125]),
        .Q(sig_data_skid_reg[125]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[126] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[126]),
        .Q(sig_data_skid_reg[126]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[127] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[127]),
        .Q(sig_data_skid_reg[127]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[128] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[132]_0 [0]),
        .Q(Q[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[129] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[132]_0 [1]),
        .Q(Q[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[12]),
        .Q(sig_data_skid_reg[12]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[130] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[132]_0 [2]),
        .Q(Q[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[131] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[132]_0 [3]),
        .Q(Q[3]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[132] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(\sig_data_skid_reg_reg[132]_0 [4]),
        .Q(Q[4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[13]),
        .Q(sig_data_skid_reg[13]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[14]),
        .Q(sig_data_skid_reg[14]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[15]),
        .Q(sig_data_skid_reg[15]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[16]),
        .Q(sig_data_skid_reg[16]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[17]),
        .Q(sig_data_skid_reg[17]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[18]),
        .Q(sig_data_skid_reg[18]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[19]),
        .Q(sig_data_skid_reg[19]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[1]),
        .Q(sig_data_skid_reg[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[20]),
        .Q(sig_data_skid_reg[20]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[21]),
        .Q(sig_data_skid_reg[21]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[22]),
        .Q(sig_data_skid_reg[22]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[23] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[23]),
        .Q(sig_data_skid_reg[23]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[24] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[24]),
        .Q(sig_data_skid_reg[24]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[25] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[25]),
        .Q(sig_data_skid_reg[25]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[26] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[26]),
        .Q(sig_data_skid_reg[26]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[27] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[27]),
        .Q(sig_data_skid_reg[27]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[28] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[28]),
        .Q(sig_data_skid_reg[28]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[29] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[29]),
        .Q(sig_data_skid_reg[29]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[2]),
        .Q(sig_data_skid_reg[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[30] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[30]),
        .Q(sig_data_skid_reg[30]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[31] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[31]),
        .Q(sig_data_skid_reg[31]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[32] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[32]),
        .Q(sig_data_skid_reg[32]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[33] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[33]),
        .Q(sig_data_skid_reg[33]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[34] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[34]),
        .Q(sig_data_skid_reg[34]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[35] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[35]),
        .Q(sig_data_skid_reg[35]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[36] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[36]),
        .Q(sig_data_skid_reg[36]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[37] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[37]),
        .Q(sig_data_skid_reg[37]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[38] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[38]),
        .Q(sig_data_skid_reg[38]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[39] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[39]),
        .Q(sig_data_skid_reg[39]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[3]),
        .Q(sig_data_skid_reg[3]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[40] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[40]),
        .Q(sig_data_skid_reg[40]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[41] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[41]),
        .Q(sig_data_skid_reg[41]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[42] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[42]),
        .Q(sig_data_skid_reg[42]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[43] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[43]),
        .Q(sig_data_skid_reg[43]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[44] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[44]),
        .Q(sig_data_skid_reg[44]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[45] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[45]),
        .Q(sig_data_skid_reg[45]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[46] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[46]),
        .Q(sig_data_skid_reg[46]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[47] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[47]),
        .Q(sig_data_skid_reg[47]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[48] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[48]),
        .Q(sig_data_skid_reg[48]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[49] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[49]),
        .Q(sig_data_skid_reg[49]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[4]),
        .Q(sig_data_skid_reg[4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[50] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[50]),
        .Q(sig_data_skid_reg[50]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[51] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[51]),
        .Q(sig_data_skid_reg[51]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[52] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[52]),
        .Q(sig_data_skid_reg[52]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[53] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[53]),
        .Q(sig_data_skid_reg[53]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[54] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[54]),
        .Q(sig_data_skid_reg[54]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[55] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[55]),
        .Q(sig_data_skid_reg[55]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[56] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[56]),
        .Q(sig_data_skid_reg[56]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[57] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[57]),
        .Q(sig_data_skid_reg[57]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[58] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[58]),
        .Q(sig_data_skid_reg[58]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[59] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[59]),
        .Q(sig_data_skid_reg[59]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[5]),
        .Q(sig_data_skid_reg[5]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[60] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[60]),
        .Q(sig_data_skid_reg[60]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[61] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[61]),
        .Q(sig_data_skid_reg[61]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[62] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[62]),
        .Q(sig_data_skid_reg[62]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[63] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[63]),
        .Q(sig_data_skid_reg[63]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[64] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[64]),
        .Q(sig_data_skid_reg[64]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[65] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[65]),
        .Q(sig_data_skid_reg[65]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[66] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[66]),
        .Q(sig_data_skid_reg[66]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[67] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[67]),
        .Q(sig_data_skid_reg[67]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[68] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[68]),
        .Q(sig_data_skid_reg[68]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[69] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[69]),
        .Q(sig_data_skid_reg[69]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[6]),
        .Q(sig_data_skid_reg[6]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[70] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[70]),
        .Q(sig_data_skid_reg[70]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[71] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[71]),
        .Q(sig_data_skid_reg[71]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[72] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[72]),
        .Q(sig_data_skid_reg[72]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[73] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[73]),
        .Q(sig_data_skid_reg[73]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[74] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[74]),
        .Q(sig_data_skid_reg[74]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[75] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[75]),
        .Q(sig_data_skid_reg[75]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[76] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[76]),
        .Q(sig_data_skid_reg[76]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[77] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[77]),
        .Q(sig_data_skid_reg[77]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[78] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[78]),
        .Q(sig_data_skid_reg[78]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[79] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[79]),
        .Q(sig_data_skid_reg[79]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[7]),
        .Q(sig_data_skid_reg[7]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[80] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[80]),
        .Q(sig_data_skid_reg[80]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[81] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[81]),
        .Q(sig_data_skid_reg[81]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[82] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[82]),
        .Q(sig_data_skid_reg[82]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[83] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[83]),
        .Q(sig_data_skid_reg[83]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[84] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[84]),
        .Q(sig_data_skid_reg[84]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[85] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[85]),
        .Q(sig_data_skid_reg[85]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[86] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[86]),
        .Q(sig_data_skid_reg[86]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[87] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[87]),
        .Q(sig_data_skid_reg[87]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[88] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[88]),
        .Q(sig_data_skid_reg[88]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[89] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[89]),
        .Q(sig_data_skid_reg[89]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[8]),
        .Q(sig_data_skid_reg[8]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[90] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[90]),
        .Q(sig_data_skid_reg[90]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[91] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[91]),
        .Q(sig_data_skid_reg[91]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[92] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[92]),
        .Q(sig_data_skid_reg[92]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[93] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[93]),
        .Q(sig_data_skid_reg[93]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[94] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[94]),
        .Q(sig_data_skid_reg[94]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[95] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[95]),
        .Q(sig_data_skid_reg[95]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[96] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[96]),
        .Q(sig_data_skid_reg[96]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[97] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[97]),
        .Q(sig_data_skid_reg[97]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[98] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[98]),
        .Q(sig_data_skid_reg[98]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[99] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[99]),
        .Q(sig_data_skid_reg[99]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_data_skid_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[9]),
        .Q(sig_data_skid_reg[9]),
        .R(sig_stream_rst));
  LUT3 #(
    .INIT(8'hB8)) 
    sig_last_reg_out_i_1__2
       (.I0(dout[144]),
        .I1(sig_s_ready_dup),
        .I2(sig_last_skid_reg),
        .O(sig_last_skid_mux_out));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_reg_out_reg
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_last_skid_mux_out),
        .Q(sig_ibtt2wdc_tlast),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_skid_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[144]),
        .Q(sig_last_skid_reg),
        .R(sig_stream_rst));
  LUT6 #(
    .INIT(64'h000000004FCF0000)) 
    sig_m_valid_dup_i_1__3
       (.I0(sig_wdc2ibtt_tready),
        .I1(sig_m_valid_dup),
        .I2(empty),
        .I3(sig_s_ready_dup),
        .I4(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I5(sig_init_reg),
        .O(sig_m_valid_dup_i_1__3_n_0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_m_valid_dup_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_m_valid_dup_i_1__3_n_0),
        .Q(sig_m_valid_dup),
        .R(1'b0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_m_valid_out_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_m_valid_dup_i_1__3_n_0),
        .Q(sig_m_valid_out),
        .R(1'b0));
  LUT5 #(
    .INIT(32'hFEFEEEFE)) 
    sig_s_ready_dup_i_1__2
       (.I0(sig_wdc2ibtt_tready),
        .I1(sig_init_reg),
        .I2(sig_s_ready_dup),
        .I3(sig_m_valid_dup),
        .I4(empty),
        .O(sig_s_ready_dup_i_1__2_n_0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_s_ready_dup_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_s_ready_dup_i_1__2_n_0),
        .Q(sig_s_ready_dup),
        .R(sig_stream_rst));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    sig_s_ready_out_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_s_ready_dup_i_1__2_n_0),
        .Q(sig_s_ready_out),
        .R(sig_stream_rst));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[0]_i_1__2 
       (.I0(dout[128]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[0]),
        .O(sig_strb_skid_mux_out[0]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[10]_i_1__2 
       (.I0(dout[138]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[10]),
        .O(sig_strb_skid_mux_out[10]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[11]_i_1__2 
       (.I0(dout[139]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[11]),
        .O(sig_strb_skid_mux_out[11]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[12]_i_1__2 
       (.I0(dout[140]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[12]),
        .O(sig_strb_skid_mux_out[12]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[13]_i_1__2 
       (.I0(dout[141]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[13]),
        .O(sig_strb_skid_mux_out[13]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[14]_i_1__2 
       (.I0(dout[142]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[14]),
        .O(sig_strb_skid_mux_out[14]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[15]_i_1__2 
       (.I0(dout[143]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[15]),
        .O(sig_strb_skid_mux_out[15]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[16]_i_1 
       (.I0(dout[145]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[16]),
        .O(sig_strb_skid_mux_out[16]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[1]_i_1__2 
       (.I0(dout[129]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[1]),
        .O(sig_strb_skid_mux_out[1]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[2]_i_1__2 
       (.I0(dout[130]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[2]),
        .O(sig_strb_skid_mux_out[2]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[3]_i_1__2 
       (.I0(dout[131]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[3]),
        .O(sig_strb_skid_mux_out[3]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[4]_i_1__2 
       (.I0(dout[132]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[4]),
        .O(sig_strb_skid_mux_out[4]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[5]_i_1__2 
       (.I0(dout[133]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[5]),
        .O(sig_strb_skid_mux_out[5]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[6]_i_1__2 
       (.I0(dout[134]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[6]),
        .O(sig_strb_skid_mux_out[6]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[7]_i_1__2 
       (.I0(dout[135]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[7]),
        .O(sig_strb_skid_mux_out[7]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[8]_i_1__2 
       (.I0(dout[136]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[8]),
        .O(sig_strb_skid_mux_out[8]));
  LUT3 #(
    .INIT(8'hB8)) 
    \sig_strb_reg_out[9]_i_1__2 
       (.I0(dout[137]),
        .I1(sig_s_ready_dup),
        .I2(sig_strb_skid_reg[9]),
        .O(sig_strb_skid_mux_out[9]));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[0]),
        .Q(\sig_strb_reg_out_reg[16]_0 [0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[10]),
        .Q(\sig_strb_reg_out_reg[16]_0 [10]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[11]),
        .Q(\sig_strb_reg_out_reg[16]_0 [11]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[12]),
        .Q(\sig_strb_reg_out_reg[16]_0 [12]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[13]),
        .Q(\sig_strb_reg_out_reg[16]_0 [13]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[14]),
        .Q(\sig_strb_reg_out_reg[16]_0 [14]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[15]),
        .Q(\sig_strb_reg_out_reg[16]_0 [15]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[16]),
        .Q(\sig_strb_reg_out_reg[16]_0 [16]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[1]),
        .Q(\sig_strb_reg_out_reg[16]_0 [1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[2]),
        .Q(\sig_strb_reg_out_reg[16]_0 [2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[3]),
        .Q(\sig_strb_reg_out_reg[16]_0 [3]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[4]),
        .Q(\sig_strb_reg_out_reg[16]_0 [4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[5]),
        .Q(\sig_strb_reg_out_reg[16]_0 [5]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[6]),
        .Q(\sig_strb_reg_out_reg[16]_0 [6]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[7]),
        .Q(\sig_strb_reg_out_reg[16]_0 [7]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[8]),
        .Q(\sig_strb_reg_out_reg[16]_0 [8]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_reg_out_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(E),
        .D(sig_strb_skid_mux_out[9]),
        .Q(\sig_strb_reg_out_reg[16]_0 [9]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[128]),
        .Q(sig_strb_skid_reg[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[138]),
        .Q(sig_strb_skid_reg[10]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[139]),
        .Q(sig_strb_skid_reg[11]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[140]),
        .Q(sig_strb_skid_reg[12]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[141]),
        .Q(sig_strb_skid_reg[13]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[142]),
        .Q(sig_strb_skid_reg[14]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[143]),
        .Q(sig_strb_skid_reg[15]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[145]),
        .Q(sig_strb_skid_reg[16]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[129]),
        .Q(sig_strb_skid_reg[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[130]),
        .Q(sig_strb_skid_reg[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[131]),
        .Q(sig_strb_skid_reg[3]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[132]),
        .Q(sig_strb_skid_reg[4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[133]),
        .Q(sig_strb_skid_reg[5]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[134]),
        .Q(sig_strb_skid_reg[6]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[135]),
        .Q(sig_strb_skid_reg[7]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[136]),
        .Q(sig_strb_skid_reg[8]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_strb_skid_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_s_ready_dup),
        .D(dout[137]),
        .Q(sig_strb_skid_reg[9]),
        .R(sig_stream_rst));
  LUT2 #(
    .INIT(4'h2)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_3__1 
       (.I0(sig_s_ready_out),
        .I1(empty),
        .O(rd_en));
endmodule

module design_1_axi_dma_0_0_axi_datamover_slice
   (slice_insert_valid,
    SR,
    sig_valid_fifo_ld12_out,
    sig_sm_ld_dre_cmd_reg,
    E,
    sig_tstrb_fifo_rdy,
    S,
    ld_btt_cntr_reg1_reg,
    din,
    m_axi_s2mm_aclk,
    sig_eop_sent_reg,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    CO,
    sig_sm_ld_dre_cmd,
    sig_cmd_full,
    Q,
    \storage_data[20]_i_9_0 ,
    sig_inhibit_rdy_n,
    full,
    sig_btt_eq_0,
    ld_btt_cntr_reg3,
    ld_btt_cntr_reg2,
    out,
    sig_curr_eof_reg,
    ld_btt_cntr_reg1,
    ld_btt_cntr_reg1_reg_0,
    sig_stream_rst,
    \storage_data_reg[19]_0 );
  output slice_insert_valid;
  output [0:0]SR;
  output sig_valid_fifo_ld12_out;
  output [0:0]sig_sm_ld_dre_cmd_reg;
  output [0:0]E;
  output sig_tstrb_fifo_rdy;
  output [1:0]S;
  output ld_btt_cntr_reg1_reg;
  output [22:0]din;
  input m_axi_s2mm_aclk;
  input sig_eop_sent_reg;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input [0:0]CO;
  input sig_sm_ld_dre_cmd;
  input sig_cmd_full;
  input [3:0]Q;
  input [19:0]\storage_data[20]_i_9_0 ;
  input sig_inhibit_rdy_n;
  input full;
  input sig_btt_eq_0;
  input ld_btt_cntr_reg3;
  input ld_btt_cntr_reg2;
  input [3:0]out;
  input sig_curr_eof_reg;
  input ld_btt_cntr_reg1;
  input [0:0]ld_btt_cntr_reg1_reg_0;
  input sig_stream_rst;
  input [3:0]\storage_data_reg[19]_0 ;

  wire [0:0]CO;
  wire [0:0]E;
  wire [15:15]\I_SCATTER_STROBE_GEN/GEN_16BIT_CASE.lsig_end_vect ;
  wire [0:0]\I_SCATTER_STROBE_GEN/GEN_16BIT_CASE.lsig_start_vect ;
  wire [3:0]Q;
  wire [1:0]S;
  wire [0:0]SR;
  wire \areset_d_reg_n_0_[0] ;
  wire [22:0]din;
  wire full;
  wire ld_btt_cntr_reg1;
  wire ld_btt_cntr_reg1_reg;
  wire [0:0]ld_btt_cntr_reg1_reg_0;
  wire ld_btt_cntr_reg2;
  wire ld_btt_cntr_reg3;
  wire m_axi_s2mm_aclk;
  wire m_valid_i_i_1_n_0;
  wire [3:0]out;
  wire p_1_in;
  wire sig_btt_eq_0;
  wire sig_cmd_full;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_curr_eof_reg;
  wire sig_eop_sent_reg;
  wire sig_inhibit_rdy_n;
  wire sig_sm_ld_dre_cmd;
  wire [0:0]sig_sm_ld_dre_cmd_reg;
  wire [14:1]sig_stbgen_tstrb;
  wire sig_stream_rst;
  wire [21:20]sig_tstrb_fifo_data_in;
  wire sig_tstrb_fifo_rdy;
  wire sig_tstrb_fifo_valid;
  wire sig_valid_fifo_ld12_out;
  wire slice_insert_valid;
  wire \storage_data[10]_i_2_n_0 ;
  wire \storage_data[11]_i_2_n_0 ;
  wire \storage_data[11]_i_3_n_0 ;
  wire \storage_data[14]_i_2_n_0 ;
  wire \storage_data[14]_i_3_n_0 ;
  wire \storage_data[14]_i_4_n_0 ;
  wire \storage_data[15]_i_2_n_0 ;
  wire \storage_data[19]_i_1_n_0 ;
  wire \storage_data[1]_i_2_n_0 ;
  wire \storage_data[20]_i_10_n_0 ;
  wire \storage_data[20]_i_11_n_0 ;
  wire \storage_data[20]_i_12_n_0 ;
  wire \storage_data[20]_i_13_n_0 ;
  wire \storage_data[20]_i_14_n_0 ;
  wire \storage_data[20]_i_15_n_0 ;
  wire \storage_data[20]_i_2_n_0 ;
  wire \storage_data[20]_i_3_n_0 ;
  wire \storage_data[20]_i_4_n_0 ;
  wire \storage_data[20]_i_5_n_0 ;
  wire \storage_data[20]_i_6_n_0 ;
  wire \storage_data[20]_i_7_n_0 ;
  wire \storage_data[20]_i_8_n_0 ;
  wire [19:0]\storage_data[20]_i_9_0 ;
  wire \storage_data[20]_i_9_n_0 ;
  wire \storage_data[5]_i_2_n_0 ;
  wire \storage_data[5]_i_3_n_0 ;
  wire \storage_data[6]_i_2_n_0 ;
  wire \storage_data[9]_i_2_n_0 ;
  wire [3:0]\storage_data_reg[19]_0 ;

  FDRE \areset_d_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_stream_rst),
        .Q(\areset_d_reg_n_0_[0] ),
        .R(1'b0));
  FDRE \areset_d_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\areset_d_reg_n_0_[0] ),
        .Q(p_1_in),
        .R(1'b0));
  LUT6 #(
    .INIT(64'h0000000000AEAEAE)) 
    ld_btt_cntr_reg1_i_1
       (.I0(ld_btt_cntr_reg1),
        .I1(sig_sm_ld_dre_cmd),
        .I2(sig_cmd_full),
        .I3(CO),
        .I4(sig_valid_fifo_ld12_out),
        .I5(ld_btt_cntr_reg1_reg_0),
        .O(ld_btt_cntr_reg1_reg));
  LUT5 #(
    .INIT(32'h0000002F)) 
    ld_btt_cntr_reg2_i_2
       (.I0(sig_inhibit_rdy_n),
        .I1(full),
        .I2(slice_insert_valid),
        .I3(\areset_d_reg_n_0_[0] ),
        .I4(p_1_in),
        .O(sig_tstrb_fifo_rdy));
  LUT5 #(
    .INIT(32'h0000EECE)) 
    m_valid_i_i_1
       (.I0(slice_insert_valid),
        .I1(sig_tstrb_fifo_valid),
        .I2(sig_inhibit_rdy_n),
        .I3(full),
        .I4(p_1_in),
        .O(m_valid_i_i_1_n_0));
  LUT3 #(
    .INIT(8'hBA)) 
    m_valid_i_i_2
       (.I0(ld_btt_cntr_reg2),
        .I1(sig_btt_eq_0),
        .I2(ld_btt_cntr_reg3),
        .O(sig_tstrb_fifo_valid));
  FDRE m_valid_i_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(m_valid_i_i_1_n_0),
        .Q(slice_insert_valid),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair418" *) 
  LUT4 #(
    .INIT(16'h4F44)) 
    \sig_btt_cntr[19]_i_2 
       (.I0(sig_btt_eq_0),
        .I1(sig_valid_fifo_ld12_out),
        .I2(sig_cmd_full),
        .I3(sig_sm_ld_dre_cmd),
        .O(E));
  LUT2 #(
    .INIT(4'h1)) 
    sig_btt_lteq_max_first_incr0_carry__0_i_1
       (.I0(out[3]),
        .I1(out[2]),
        .O(S[1]));
  LUT2 #(
    .INIT(4'h1)) 
    sig_btt_lteq_max_first_incr0_carry__0_i_2
       (.I0(out[1]),
        .I1(out[0]),
        .O(S[0]));
  LUT3 #(
    .INIT(8'hEF)) 
    \sig_curr_strt_offset[3]_i_1 
       (.I0(sig_valid_fifo_ld12_out),
        .I1(sig_eop_sent_reg),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(SR));
  (* SOFT_HLUTNM = "soft_lutpair418" *) 
  LUT4 #(
    .INIT(16'hD0FF)) 
    \sig_max_first_increment[3]_i_1 
       (.I0(sig_sm_ld_dre_cmd),
        .I1(sig_cmd_full),
        .I2(sig_valid_fifo_ld12_out),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_sm_ld_dre_cmd_reg));
  (* SOFT_HLUTNM = "soft_lutpair416" *) 
  LUT4 #(
    .INIT(16'h0001)) 
    \storage_data[0]_i_1 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[3]),
        .I3(Q[2]),
        .O(\I_SCATTER_STROBE_GEN/GEN_16BIT_CASE.lsig_start_vect ));
  (* SOFT_HLUTNM = "soft_lutpair413" *) 
  LUT5 #(
    .INIT(32'h00545454)) 
    \storage_data[10]_i_1 
       (.I0(\storage_data[14]_i_2_n_0 ),
        .I1(\storage_data[20]_i_5_n_0 ),
        .I2(\storage_data[14]_i_3_n_0 ),
        .I3(\storage_data[10]_i_2_n_0 ),
        .I4(Q[3]),
        .O(sig_stbgen_tstrb[10]));
  (* SOFT_HLUTNM = "soft_lutpair420" *) 
  LUT3 #(
    .INIT(8'hEA)) 
    \storage_data[10]_i_2 
       (.I0(Q[2]),
        .I1(Q[1]),
        .I2(Q[0]),
        .O(\storage_data[10]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000544454445444)) 
    \storage_data[11]_i_1 
       (.I0(\storage_data[14]_i_2_n_0 ),
        .I1(\storage_data[14]_i_3_n_0 ),
        .I2(\storage_data[20]_i_5_n_0 ),
        .I3(\storage_data[11]_i_2_n_0 ),
        .I4(Q[3]),
        .I5(Q[2]),
        .O(sig_stbgen_tstrb[11]));
  LUT6 #(
    .INIT(64'hFFFFFFFF8A08EFAE)) 
    \storage_data[11]_i_2 
       (.I0(Q[3]),
        .I1(Q[2]),
        .I2(\storage_data[20]_i_8_n_0 ),
        .I3(\storage_data[20]_i_7_n_0 ),
        .I4(\storage_data[20]_i_6_n_0 ),
        .I5(\storage_data[11]_i_3_n_0 ),
        .O(\storage_data[11]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h55AA55AA55555556)) 
    \storage_data[11]_i_3 
       (.I0(Q[0]),
        .I1(\storage_data[20]_i_9_0 [2]),
        .I2(\storage_data[20]_i_9_0 [3]),
        .I3(\storage_data[20]_i_9_n_0 ),
        .I4(\storage_data[20]_i_9_0 [1]),
        .I5(\storage_data[20]_i_9_0 [0]),
        .O(\storage_data[11]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0000000057FF0000)) 
    \storage_data[12]_i_1 
       (.I0(Q[3]),
        .I1(Q[1]),
        .I2(Q[0]),
        .I3(Q[2]),
        .I4(\storage_data[14]_i_3_n_0 ),
        .I5(\storage_data[14]_i_2_n_0 ),
        .O(sig_stbgen_tstrb[12]));
  LUT6 #(
    .INIT(64'h000000000000EFFE)) 
    \storage_data[13]_i_1 
       (.I0(\storage_data[20]_i_5_n_0 ),
        .I1(\storage_data[20]_i_4_n_0 ),
        .I2(\storage_data[20]_i_3_n_0 ),
        .I3(Q[0]),
        .I4(\storage_data[14]_i_4_n_0 ),
        .I5(\storage_data[20]_i_2_n_0 ),
        .O(sig_stbgen_tstrb[13]));
  LUT5 #(
    .INIT(32'h00404040)) 
    \storage_data[14]_i_1 
       (.I0(\storage_data[14]_i_2_n_0 ),
        .I1(\storage_data[20]_i_5_n_0 ),
        .I2(\storage_data[14]_i_3_n_0 ),
        .I3(\storage_data[14]_i_4_n_0 ),
        .I4(Q[0]),
        .O(sig_stbgen_tstrb[14]));
  (* SOFT_HLUTNM = "soft_lutpair411" *) 
  LUT5 #(
    .INIT(32'h04004404)) 
    \storage_data[14]_i_2 
       (.I0(Q[3]),
        .I1(\storage_data[20]_i_6_n_0 ),
        .I2(\storage_data[20]_i_7_n_0 ),
        .I3(\storage_data[20]_i_8_n_0 ),
        .I4(Q[2]),
        .O(\storage_data[14]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair414" *) 
  LUT5 #(
    .INIT(32'hBFF2FBBF)) 
    \storage_data[14]_i_3 
       (.I0(Q[3]),
        .I1(\storage_data[20]_i_6_n_0 ),
        .I2(Q[2]),
        .I3(\storage_data[20]_i_7_n_0 ),
        .I4(\storage_data[20]_i_8_n_0 ),
        .O(\storage_data[14]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair419" *) 
  LUT3 #(
    .INIT(8'h80)) 
    \storage_data[14]_i_4 
       (.I0(Q[3]),
        .I1(Q[2]),
        .I2(Q[1]),
        .O(\storage_data[14]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h00000000AAEBEBAA)) 
    \storage_data[15]_i_1 
       (.I0(\storage_data[20]_i_4_n_0 ),
        .I1(Q[1]),
        .I2(\storage_data[15]_i_2_n_0 ),
        .I3(Q[0]),
        .I4(\storage_data[20]_i_3_n_0 ),
        .I5(\storage_data[20]_i_2_n_0 ),
        .O(\I_SCATTER_STROBE_GEN/GEN_16BIT_CASE.lsig_end_vect ));
  (* SOFT_HLUTNM = "soft_lutpair417" *) 
  LUT5 #(
    .INIT(32'h000F0F01)) 
    \storage_data[15]_i_2 
       (.I0(\storage_data[20]_i_9_0 [2]),
        .I1(\storage_data[20]_i_9_0 [3]),
        .I2(\storage_data[20]_i_9_n_0 ),
        .I3(\storage_data[20]_i_9_0 [1]),
        .I4(\storage_data[20]_i_9_0 [0]),
        .O(\storage_data[15]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \storage_data[19]_i_1 
       (.I0(sig_valid_fifo_ld12_out),
        .I1(CO),
        .O(\storage_data[19]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000FFFD)) 
    \storage_data[1]_i_1 
       (.I0(\storage_data[14]_i_2_n_0 ),
        .I1(\storage_data[14]_i_3_n_0 ),
        .I2(\storage_data[11]_i_2_n_0 ),
        .I3(\storage_data[20]_i_5_n_0 ),
        .I4(\storage_data[1]_i_2_n_0 ),
        .I5(Q[1]),
        .O(sig_stbgen_tstrb[1]));
  LUT2 #(
    .INIT(4'hE)) 
    \storage_data[1]_i_2 
       (.I0(Q[2]),
        .I1(Q[3]),
        .O(\storage_data[1]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hAAEBFFFF)) 
    \storage_data[20]_i_1 
       (.I0(\storage_data[20]_i_2_n_0 ),
        .I1(Q[0]),
        .I2(\storage_data[20]_i_3_n_0 ),
        .I3(\storage_data[20]_i_4_n_0 ),
        .I4(\storage_data[20]_i_5_n_0 ),
        .O(sig_tstrb_fifo_data_in[20]));
  LUT6 #(
    .INIT(64'hA0AFA5AB5F505A54)) 
    \storage_data[20]_i_10 
       (.I0(Q[0]),
        .I1(\storage_data[20]_i_11_n_0 ),
        .I2(\storage_data[20]_i_9_n_0 ),
        .I3(\storage_data[20]_i_9_0 [1]),
        .I4(\storage_data[20]_i_9_0 [0]),
        .I5(Q[1]),
        .O(\storage_data[20]_i_10_n_0 ));
  LUT2 #(
    .INIT(4'hE)) 
    \storage_data[20]_i_11 
       (.I0(\storage_data[20]_i_9_0 [2]),
        .I1(\storage_data[20]_i_9_0 [3]),
        .O(\storage_data[20]_i_11_n_0 ));
  LUT4 #(
    .INIT(16'hFFFE)) 
    \storage_data[20]_i_12 
       (.I0(\storage_data[20]_i_9_0 [17]),
        .I1(\storage_data[20]_i_9_0 [4]),
        .I2(\storage_data[20]_i_9_0 [19]),
        .I3(\storage_data[20]_i_9_0 [18]),
        .O(\storage_data[20]_i_12_n_0 ));
  LUT4 #(
    .INIT(16'hFFFE)) 
    \storage_data[20]_i_13 
       (.I0(\storage_data[20]_i_9_0 [16]),
        .I1(\storage_data[20]_i_9_0 [13]),
        .I2(\storage_data[20]_i_9_0 [15]),
        .I3(\storage_data[20]_i_9_0 [14]),
        .O(\storage_data[20]_i_13_n_0 ));
  LUT4 #(
    .INIT(16'hFFFE)) 
    \storage_data[20]_i_14 
       (.I0(\storage_data[20]_i_9_0 [8]),
        .I1(\storage_data[20]_i_9_0 [5]),
        .I2(\storage_data[20]_i_9_0 [7]),
        .I3(\storage_data[20]_i_9_0 [6]),
        .O(\storage_data[20]_i_14_n_0 ));
  LUT4 #(
    .INIT(16'hFFFE)) 
    \storage_data[20]_i_15 
       (.I0(\storage_data[20]_i_9_0 [12]),
        .I1(\storage_data[20]_i_9_0 [9]),
        .I2(\storage_data[20]_i_9_0 [11]),
        .I3(\storage_data[20]_i_9_0 [10]),
        .O(\storage_data[20]_i_15_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair414" *) 
  LUT5 #(
    .INIT(32'h444D0444)) 
    \storage_data[20]_i_2 
       (.I0(Q[3]),
        .I1(\storage_data[20]_i_6_n_0 ),
        .I2(Q[2]),
        .I3(\storage_data[20]_i_7_n_0 ),
        .I4(\storage_data[20]_i_8_n_0 ),
        .O(\storage_data[20]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair417" *) 
  LUT5 #(
    .INIT(32'hF5F5F5F4)) 
    \storage_data[20]_i_3 
       (.I0(\storage_data[20]_i_9_0 [0]),
        .I1(\storage_data[20]_i_9_0 [1]),
        .I2(\storage_data[20]_i_9_n_0 ),
        .I3(\storage_data[20]_i_9_0 [3]),
        .I4(\storage_data[20]_i_9_0 [2]),
        .O(\storage_data[20]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair411" *) 
  LUT5 #(
    .INIT(32'hDF5D4504)) 
    \storage_data[20]_i_4 
       (.I0(\storage_data[20]_i_6_n_0 ),
        .I1(\storage_data[20]_i_7_n_0 ),
        .I2(\storage_data[20]_i_8_n_0 ),
        .I3(Q[2]),
        .I4(Q[3]),
        .O(\storage_data[20]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFF8A08EFAE)) 
    \storage_data[20]_i_5 
       (.I0(Q[3]),
        .I1(Q[2]),
        .I2(\storage_data[20]_i_8_n_0 ),
        .I3(\storage_data[20]_i_7_n_0 ),
        .I4(\storage_data[20]_i_6_n_0 ),
        .I5(\storage_data[20]_i_10_n_0 ),
        .O(\storage_data[20]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair412" *) 
  LUT5 #(
    .INIT(32'h03030313)) 
    \storage_data[20]_i_6 
       (.I0(\storage_data[20]_i_9_0 [2]),
        .I1(\storage_data[20]_i_9_n_0 ),
        .I2(\storage_data[20]_i_9_0 [3]),
        .I3(\storage_data[20]_i_9_0 [0]),
        .I4(\storage_data[20]_i_9_0 [1]),
        .O(\storage_data[20]_i_6_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair412" *) 
  LUT5 #(
    .INIT(32'hFEFECDCC)) 
    \storage_data[20]_i_7 
       (.I0(\storage_data[20]_i_9_0 [1]),
        .I1(\storage_data[20]_i_9_n_0 ),
        .I2(\storage_data[20]_i_9_0 [0]),
        .I3(\storage_data[20]_i_9_0 [3]),
        .I4(\storage_data[20]_i_9_0 [2]),
        .O(\storage_data[20]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h000F05035F5F5F57)) 
    \storage_data[20]_i_8 
       (.I0(Q[0]),
        .I1(\storage_data[20]_i_11_n_0 ),
        .I2(\storage_data[20]_i_9_n_0 ),
        .I3(\storage_data[20]_i_9_0 [1]),
        .I4(\storage_data[20]_i_9_0 [0]),
        .I5(Q[1]),
        .O(\storage_data[20]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'hFFFE)) 
    \storage_data[20]_i_9 
       (.I0(\storage_data[20]_i_12_n_0 ),
        .I1(\storage_data[20]_i_13_n_0 ),
        .I2(\storage_data[20]_i_14_n_0 ),
        .I3(\storage_data[20]_i_15_n_0 ),
        .O(\storage_data[20]_i_9_n_0 ));
  LUT2 #(
    .INIT(4'h8)) 
    \storage_data[21]_i_1 
       (.I0(CO),
        .I1(sig_curr_eof_reg),
        .O(sig_tstrb_fifo_data_in[21]));
  LUT4 #(
    .INIT(16'hF200)) 
    \storage_data[22]_i_1 
       (.I0(ld_btt_cntr_reg3),
        .I1(sig_btt_eq_0),
        .I2(ld_btt_cntr_reg2),
        .I3(sig_tstrb_fifo_rdy),
        .O(sig_valid_fifo_ld12_out));
  (* SOFT_HLUTNM = "soft_lutpair413" *) 
  LUT5 #(
    .INIT(32'h000000FD)) 
    \storage_data[2]_i_1 
       (.I0(\storage_data[14]_i_2_n_0 ),
        .I1(\storage_data[20]_i_5_n_0 ),
        .I2(\storage_data[14]_i_3_n_0 ),
        .I3(\storage_data[10]_i_2_n_0 ),
        .I4(Q[3]),
        .O(sig_stbgen_tstrb[2]));
  LUT6 #(
    .INIT(64'h000000000000FDDD)) 
    \storage_data[3]_i_1 
       (.I0(\storage_data[14]_i_2_n_0 ),
        .I1(\storage_data[14]_i_3_n_0 ),
        .I2(\storage_data[20]_i_5_n_0 ),
        .I3(\storage_data[11]_i_2_n_0 ),
        .I4(Q[3]),
        .I5(Q[2]),
        .O(sig_stbgen_tstrb[3]));
  LUT6 #(
    .INIT(64'h0000000057570057)) 
    \storage_data[4]_i_1 
       (.I0(Q[2]),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(\storage_data[14]_i_2_n_0 ),
        .I4(\storage_data[14]_i_3_n_0 ),
        .I5(Q[3]),
        .O(sig_stbgen_tstrb[4]));
  LUT6 #(
    .INIT(64'h000000FE00FE00FE)) 
    \storage_data[5]_i_1 
       (.I0(\storage_data[11]_i_2_n_0 ),
        .I1(\storage_data[20]_i_5_n_0 ),
        .I2(\storage_data[5]_i_2_n_0 ),
        .I3(\storage_data[5]_i_3_n_0 ),
        .I4(Q[1]),
        .I5(Q[2]),
        .O(sig_stbgen_tstrb[5]));
  (* SOFT_HLUTNM = "soft_lutpair415" *) 
  LUT5 #(
    .INIT(32'h4DB2B24D)) 
    \storage_data[5]_i_2 
       (.I0(Q[2]),
        .I1(\storage_data[20]_i_8_n_0 ),
        .I2(\storage_data[20]_i_7_n_0 ),
        .I3(\storage_data[20]_i_6_n_0 ),
        .I4(Q[3]),
        .O(\storage_data[5]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair415" *) 
  LUT5 #(
    .INIT(32'hAAAEAAAA)) 
    \storage_data[5]_i_3 
       (.I0(Q[3]),
        .I1(\storage_data[20]_i_6_n_0 ),
        .I2(Q[2]),
        .I3(\storage_data[20]_i_7_n_0 ),
        .I4(\storage_data[20]_i_8_n_0 ),
        .O(\storage_data[5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000D5D5D5)) 
    \storage_data[6]_i_1 
       (.I0(\storage_data[14]_i_2_n_0 ),
        .I1(\storage_data[20]_i_5_n_0 ),
        .I2(\storage_data[14]_i_3_n_0 ),
        .I3(\storage_data[6]_i_2_n_0 ),
        .I4(Q[2]),
        .I5(Q[3]),
        .O(sig_stbgen_tstrb[6]));
  (* SOFT_HLUTNM = "soft_lutpair420" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \storage_data[6]_i_2 
       (.I0(Q[0]),
        .I1(Q[1]),
        .O(\storage_data[6]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h00008F0F)) 
    \storage_data[7]_i_1 
       (.I0(\storage_data[20]_i_5_n_0 ),
        .I1(\storage_data[14]_i_3_n_0 ),
        .I2(\storage_data[14]_i_2_n_0 ),
        .I3(\storage_data[11]_i_2_n_0 ),
        .I4(Q[3]),
        .O(sig_stbgen_tstrb[7]));
  (* SOFT_HLUTNM = "soft_lutpair416" *) 
  LUT5 #(
    .INIT(32'h00005557)) 
    \storage_data[8]_i_1 
       (.I0(Q[3]),
        .I1(Q[1]),
        .I2(Q[0]),
        .I3(Q[2]),
        .I4(\storage_data[14]_i_2_n_0 ),
        .O(sig_stbgen_tstrb[8]));
  LUT5 #(
    .INIT(32'h000000FE)) 
    \storage_data[9]_i_1 
       (.I0(\storage_data[11]_i_2_n_0 ),
        .I1(\storage_data[20]_i_5_n_0 ),
        .I2(\storage_data[14]_i_3_n_0 ),
        .I3(\storage_data[9]_i_2_n_0 ),
        .I4(\storage_data[14]_i_2_n_0 ),
        .O(sig_stbgen_tstrb[9]));
  (* SOFT_HLUTNM = "soft_lutpair419" *) 
  LUT3 #(
    .INIT(8'hA8)) 
    \storage_data[9]_i_2 
       (.I0(Q[3]),
        .I1(Q[2]),
        .I2(Q[1]),
        .O(\storage_data[9]_i_2_n_0 ));
  FDRE \storage_data_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(\I_SCATTER_STROBE_GEN/GEN_16BIT_CASE.lsig_start_vect ),
        .Q(din[0]),
        .R(1'b0));
  FDRE \storage_data_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[10]),
        .Q(din[10]),
        .R(1'b0));
  FDRE \storage_data_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[11]),
        .Q(din[11]),
        .R(1'b0));
  FDRE \storage_data_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[12]),
        .Q(din[12]),
        .R(1'b0));
  FDRE \storage_data_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[13]),
        .Q(din[13]),
        .R(1'b0));
  FDRE \storage_data_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[14]),
        .Q(din[14]),
        .R(1'b0));
  FDRE \storage_data_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(\I_SCATTER_STROBE_GEN/GEN_16BIT_CASE.lsig_end_vect ),
        .Q(din[15]),
        .R(1'b0));
  FDSE \storage_data_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(\storage_data_reg[19]_0 [0]),
        .Q(din[16]),
        .S(\storage_data[19]_i_1_n_0 ));
  FDSE \storage_data_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(\storage_data_reg[19]_0 [1]),
        .Q(din[17]),
        .S(\storage_data[19]_i_1_n_0 ));
  FDSE \storage_data_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(\storage_data_reg[19]_0 [2]),
        .Q(din[18]),
        .S(\storage_data[19]_i_1_n_0 ));
  FDSE \storage_data_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(\storage_data_reg[19]_0 [3]),
        .Q(din[19]),
        .S(\storage_data[19]_i_1_n_0 ));
  FDRE \storage_data_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[1]),
        .Q(din[1]),
        .R(1'b0));
  FDRE \storage_data_reg[20] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_tstrb_fifo_data_in[20]),
        .Q(din[20]),
        .R(1'b0));
  FDRE \storage_data_reg[21] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_tstrb_fifo_data_in[21]),
        .Q(din[21]),
        .R(1'b0));
  FDRE \storage_data_reg[22] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(CO),
        .Q(din[22]),
        .R(1'b0));
  FDRE \storage_data_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[2]),
        .Q(din[2]),
        .R(1'b0));
  FDRE \storage_data_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[3]),
        .Q(din[3]),
        .R(1'b0));
  FDRE \storage_data_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[4]),
        .Q(din[4]),
        .R(1'b0));
  FDRE \storage_data_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[5]),
        .Q(din[5]),
        .R(1'b0));
  FDRE \storage_data_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[6]),
        .Q(din[6]),
        .R(1'b0));
  FDRE \storage_data_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[7]),
        .Q(din[7]),
        .R(1'b0));
  FDRE \storage_data_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[8]),
        .Q(din[8]),
        .R(1'b0));
  FDRE \storage_data_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_valid_fifo_ld12_out),
        .D(sig_stbgen_tstrb[9]),
        .Q(din[9]),
        .R(1'b0));
endmodule

module design_1_axi_dma_0_0_axi_datamover_strb_gen2
   (D,
    out);
  output [11:0]D;
  input [3:0]out;

  wire [11:0]D;
  wire [3:0]out;

  (* SOFT_HLUTNM = "soft_lutpair451" *) 
  LUT4 #(
    .INIT(16'h0F7F)) 
    \sig_next_strt_strb_reg[10]_i_1 
       (.I0(out[0]),
        .I1(out[1]),
        .I2(out[3]),
        .I3(out[2]),
        .O(D[8]));
  (* SOFT_HLUTNM = "soft_lutpair454" *) 
  LUT2 #(
    .INIT(4'h7)) 
    \sig_next_strt_strb_reg[11]_i_1 
       (.I0(out[2]),
        .I1(out[3]),
        .O(D[9]));
  (* SOFT_HLUTNM = "soft_lutpair452" *) 
  LUT3 #(
    .INIT(8'h7F)) 
    \sig_next_strt_strb_reg[13]_i_1 
       (.I0(out[1]),
        .I1(out[2]),
        .I2(out[3]),
        .O(D[10]));
  (* SOFT_HLUTNM = "soft_lutpair450" *) 
  LUT4 #(
    .INIT(16'h7FFF)) 
    \sig_next_strt_strb_reg[14]_i_1 
       (.I0(out[0]),
        .I1(out[1]),
        .I2(out[3]),
        .I3(out[2]),
        .O(D[11]));
  (* SOFT_HLUTNM = "soft_lutpair453" *) 
  LUT3 #(
    .INIT(8'h01)) 
    \sig_next_strt_strb_reg[1]_i_1 
       (.I0(out[1]),
        .I1(out[2]),
        .I2(out[3]),
        .O(D[0]));
  (* SOFT_HLUTNM = "soft_lutpair450" *) 
  LUT4 #(
    .INIT(16'h0007)) 
    \sig_next_strt_strb_reg[2]_i_1 
       (.I0(out[0]),
        .I1(out[1]),
        .I2(out[3]),
        .I3(out[2]),
        .O(D[1]));
  (* SOFT_HLUTNM = "soft_lutpair454" *) 
  LUT2 #(
    .INIT(4'h1)) 
    \sig_next_strt_strb_reg[3]_i_1 
       (.I0(out[2]),
        .I1(out[3]),
        .O(D[2]));
  (* SOFT_HLUTNM = "soft_lutpair449" *) 
  LUT4 #(
    .INIT(16'h1115)) 
    \sig_next_strt_strb_reg[4]_i_1 
       (.I0(out[3]),
        .I1(out[2]),
        .I2(out[1]),
        .I3(out[0]),
        .O(D[3]));
  (* SOFT_HLUTNM = "soft_lutpair452" *) 
  LUT3 #(
    .INIT(8'h15)) 
    \sig_next_strt_strb_reg[5]_i_1 
       (.I0(out[3]),
        .I1(out[2]),
        .I2(out[1]),
        .O(D[4]));
  (* SOFT_HLUTNM = "soft_lutpair449" *) 
  LUT4 #(
    .INIT(16'h007F)) 
    \sig_next_strt_strb_reg[6]_i_1 
       (.I0(out[0]),
        .I1(out[1]),
        .I2(out[2]),
        .I3(out[3]),
        .O(D[5]));
  (* SOFT_HLUTNM = "soft_lutpair451" *) 
  LUT4 #(
    .INIT(16'h01FF)) 
    \sig_next_strt_strb_reg[8]_i_1 
       (.I0(out[0]),
        .I1(out[1]),
        .I2(out[2]),
        .I3(out[3]),
        .O(D[6]));
  (* SOFT_HLUTNM = "soft_lutpair453" *) 
  LUT3 #(
    .INIT(8'h1F)) 
    \sig_next_strt_strb_reg[9]_i_1 
       (.I0(out[1]),
        .I1(out[2]),
        .I2(out[3]),
        .O(D[7]));
endmodule

module design_1_axi_dma_0_0_axi_datamover_wr_status_cntl
   (sig_init_reg,
    FIFO_Full_reg,
    sig_halt_reg,
    wsc2stat_status_valid,
    wsc2stat_status,
    sig_wdc_status_going_full,
    sig_init_reg_reg,
    sig_init_reg_reg_0,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_full_reg_0 ,
    sig_init_reg_reg_1,
    sig_init_reg_reg_2,
    sig_init_reg_reg_3,
    SR,
    sig_inhibit_rdy_n,
    m_axi_s2mm_bready,
    sig_wsc2rst_stop_cmplt,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_halt_reg_reg_0,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ,
    sig_init_reg2,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_init_done,
    sig_init_done_0,
    sig_stat2wsc_status_ready,
    out,
    sig_s_ready_dup_reg,
    s2mm_strm_wready,
    sig_s_ready_dup_reg_0,
    sig_init_done_1,
    sig_psm_pop_input_cmd,
    sig_csm_pop_child_cmd,
    m_axi_s2mm_bresp,
    in,
    m_axi_s2mm_bvalid,
    sig_data2wsc_valid,
    sig_addr2wsc_calc_error);
  output sig_init_reg;
  output FIFO_Full_reg;
  output sig_halt_reg;
  output wsc2stat_status_valid;
  output [24:0]wsc2stat_status;
  output sig_wdc_status_going_full;
  output sig_init_reg_reg;
  output sig_init_reg_reg_0;
  output [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_reg_full_reg_0 ;
  output sig_init_reg_reg_1;
  output sig_init_reg_reg_2;
  output [0:0]sig_init_reg_reg_3;
  output [0:0]SR;
  output sig_inhibit_rdy_n;
  output m_axi_s2mm_bready;
  output sig_wsc2rst_stop_cmplt;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_halt_reg_reg_0;
  input \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ;
  input sig_init_reg2;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_init_done;
  input sig_init_done_0;
  input sig_stat2wsc_status_ready;
  input out;
  input sig_s_ready_dup_reg;
  input s2mm_strm_wready;
  input sig_s_ready_dup_reg_0;
  input sig_init_done_1;
  input sig_psm_pop_input_cmd;
  input sig_csm_pop_child_cmd;
  input [1:0]m_axi_s2mm_bresp;
  input [22:0]in;
  input m_axi_s2mm_bvalid;
  input sig_data2wsc_valid;
  input sig_addr2wsc_calc_error;

  wire FIFO_Full_reg;
  wire \GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_2 ;
  wire \GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_28 ;
  wire \GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_3 ;
  wire \GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_32 ;
  wire \GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_34 ;
  wire \GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_4 ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ;
  wire [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_reg_full_reg_0 ;
  wire [26:4]\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out ;
  wire I_WRESP_STATUS_FIFO_n_14;
  wire I_WRESP_STATUS_FIFO_n_16;
  wire I_WRESP_STATUS_FIFO_n_3;
  wire I_WRESP_STATUS_FIFO_n_5;
  wire I_WRESP_STATUS_FIFO_n_6;
  wire I_WRESP_STATUS_FIFO_n_7;
  wire I_WRESP_STATUS_FIFO_n_8;
  wire [0:0]SR;
  wire \USE_SRL_FIFO.sig_rd_empty ;
  wire [22:0]in;
  wire m_axi_s2mm_aclk;
  wire m_axi_s2mm_bready;
  wire [1:0]m_axi_s2mm_bresp;
  wire m_axi_s2mm_bvalid;
  wire out;
  wire p_0_in;
  wire s2mm_strm_wready;
  wire sig_addr2wsc_calc_error;
  wire \sig_addr_posted_cntr[0]_i_1__0_n_0 ;
  wire [3:0]sig_addr_posted_cntr_reg;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_coelsc_interr_reg0;
  wire sig_coelsc_reg_empty;
  wire sig_csm_pop_child_cmd;
  wire sig_data2wsc_valid;
  wire sig_halt_reg;
  wire sig_halt_reg_dly1;
  wire sig_halt_reg_dly2;
  wire sig_halt_reg_dly3;
  wire sig_halt_reg_reg_0;
  wire sig_inhibit_rdy_n;
  wire sig_init_done;
  wire sig_init_done_0;
  wire sig_init_done_1;
  wire sig_init_done_2;
  wire sig_init_reg;
  wire sig_init_reg2;
  wire sig_init_reg_reg;
  wire sig_init_reg_reg_0;
  wire sig_init_reg_reg_1;
  wire sig_init_reg_reg_2;
  wire [0:0]sig_init_reg_reg_3;
  wire sig_psm_pop_input_cmd;
  wire sig_push_coelsc_reg;
  wire sig_s_ready_dup_reg;
  wire sig_s_ready_dup_reg_0;
  wire sig_stat2wsc_status_ready;
  wire sig_statcnt_gt_eq_thres;
  wire sig_stream_rst;
  wire \sig_wdc_statcnt[0]_i_1_n_0 ;
  wire [3:0]sig_wdc_statcnt_reg;
  wire sig_wdc_status_going_full;
  wire [1:1]sig_wresp_sfifo_out;
  wire sig_wsc2rst_stop_cmplt;
  wire [24:0]wsc2stat_status;
  wire wsc2stat_status_valid;

  design_1_axi_dma_0_0_axi_datamover_fifo__parameterized6 \GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO 
       (.D({\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_2 ,\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_3 ,\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_4 }),
        .E(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_32 ),
        .FIFO_Full_reg(FIFO_Full_reg),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg (\USE_SRL_FIFO.sig_rd_empty ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg (\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_34 ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg (sig_wresp_sfifo_out),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg (\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_28 ),
        .Q(sig_wdc_statcnt_reg),
        .in(in),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out ),
        .p_0_in(p_0_in),
        .sig_coelsc_interr_reg0(sig_coelsc_interr_reg0),
        .sig_coelsc_reg_empty(sig_coelsc_reg_empty),
        .sig_data2wsc_valid(sig_data2wsc_valid),
        .sig_inhibit_rdy_n_reg_0(sig_inhibit_rdy_n),
        .sig_init_done(sig_init_done_2),
        .sig_init_done_reg_0(I_WRESP_STATUS_FIFO_n_16),
        .sig_push_coelsc_reg(sig_push_coelsc_reg),
        .sig_stream_rst(sig_stream_rst),
        .wsc2stat_status(wsc2stat_status[2:0]));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [6]),
        .Q(wsc2stat_status[4]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [16]),
        .Q(wsc2stat_status[14]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [17]),
        .Q(wsc2stat_status[15]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [18]),
        .Q(wsc2stat_status[16]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [19]),
        .Q(wsc2stat_status[17]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [20]),
        .Q(wsc2stat_status[18]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [21]),
        .Q(wsc2stat_status[19]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [22]),
        .Q(wsc2stat_status[20]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [23]),
        .Q(wsc2stat_status[21]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [24]),
        .Q(wsc2stat_status[22]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [25]),
        .Q(wsc2stat_status[23]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [7]),
        .Q(wsc2stat_status[5]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [8]),
        .Q(wsc2stat_status[6]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [9]),
        .Q(wsc2stat_status[7]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [10]),
        .Q(wsc2stat_status[8]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [11]),
        .Q(wsc2stat_status[9]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [12]),
        .Q(wsc2stat_status[10]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [13]),
        .Q(wsc2stat_status[11]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [14]),
        .Q(wsc2stat_status[12]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_bytes_rcvd_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [15]),
        .Q(wsc2stat_status[13]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(I_WRESP_STATUS_FIFO_n_3),
        .Q(wsc2stat_status[1]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [26]),
        .Q(wsc2stat_status[24]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(sig_coelsc_interr_reg0),
        .Q(wsc2stat_status[0]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDSE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_34 ),
        .Q(wsc2stat_status[3]),
        .S(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDSE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(p_0_in),
        .Q(sig_coelsc_reg_empty),
        .S(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_full_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [5]),
        .Q(wsc2stat_status_valid),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_coelsc_reg),
        .D(I_WRESP_STATUS_FIFO_n_5),
        .Q(wsc2stat_status[2]),
        .R(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ));
  design_1_axi_dma_0_0_axi_datamover_fifo__parameterized5 I_WRESP_STATUS_FIFO
       (.D({I_WRESP_STATUS_FIFO_n_6,I_WRESP_STATUS_FIFO_n_7,I_WRESP_STATUS_FIFO_n_8}),
        .E(I_WRESP_STATUS_FIFO_n_14),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg (I_WRESP_STATUS_FIFO_n_3),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg (I_WRESP_STATUS_FIFO_n_5),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 (\GEN_ENABLE_INDET_BTT.sig_dcntl_sfifo_out [4]),
        .\INFERRED_GEN.cnt_i_reg[1] (\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_28 ),
        .\INFERRED_GEN.cnt_i_reg[3] (\USE_SRL_FIFO.sig_rd_empty ),
        .Q(sig_addr_posted_cntr_reg),
        .SR(SR),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .m_axi_s2mm_bready(m_axi_s2mm_bready),
        .m_axi_s2mm_bresp(m_axi_s2mm_bresp),
        .m_axi_s2mm_bvalid(m_axi_s2mm_bvalid),
        .out(sig_wresp_sfifo_out),
        .s2mm_strm_wready(s2mm_strm_wready),
        .\sig_addr_posted_cntr_reg[3] (out),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_csm_pop_child_cmd(sig_csm_pop_child_cmd),
        .sig_halt_reg(sig_halt_reg),
        .sig_init_done(sig_init_done),
        .sig_init_done_0(sig_init_done_0),
        .sig_init_done_1(sig_init_done_1),
        .sig_init_done_2(sig_init_done_2),
        .sig_init_reg2(sig_init_reg2),
        .sig_init_reg_reg_0(sig_init_reg),
        .sig_init_reg_reg_1(sig_init_reg_reg),
        .sig_init_reg_reg_2(sig_init_reg_reg_0),
        .sig_init_reg_reg_3(sig_init_reg_reg_1),
        .sig_init_reg_reg_4(sig_init_reg_reg_2),
        .sig_init_reg_reg_5(sig_init_reg_reg_3),
        .sig_init_reg_reg_6(I_WRESP_STATUS_FIFO_n_16),
        .sig_psm_pop_input_cmd(sig_psm_pop_input_cmd),
        .sig_push_coelsc_reg(sig_push_coelsc_reg),
        .sig_s_ready_dup_reg(sig_s_ready_dup_reg),
        .sig_s_ready_dup_reg_0(sig_s_ready_dup_reg_0),
        .sig_stream_rst(sig_stream_rst),
        .wsc2stat_status(wsc2stat_status[2:1]));
  LUT2 #(
    .INIT(4'h8)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg[34]_i_1 
       (.I0(wsc2stat_status_valid),
        .I1(sig_stat2wsc_status_ready),
        .O(\GEN_ENABLE_INDET_BTT.sig_coelsc_reg_full_reg_0 ));
  LUT1 #(
    .INIT(2'h1)) 
    \sig_addr_posted_cntr[0]_i_1__0 
       (.I0(sig_addr_posted_cntr_reg[0]),
        .O(\sig_addr_posted_cntr[0]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_posted_cntr_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(I_WRESP_STATUS_FIFO_n_14),
        .D(\sig_addr_posted_cntr[0]_i_1__0_n_0 ),
        .Q(sig_addr_posted_cntr_reg[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_posted_cntr_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(I_WRESP_STATUS_FIFO_n_14),
        .D(I_WRESP_STATUS_FIFO_n_8),
        .Q(sig_addr_posted_cntr_reg[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_posted_cntr_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(I_WRESP_STATUS_FIFO_n_14),
        .D(I_WRESP_STATUS_FIFO_n_7),
        .Q(sig_addr_posted_cntr_reg[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_posted_cntr_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(I_WRESP_STATUS_FIFO_n_14),
        .D(I_WRESP_STATUS_FIFO_n_6),
        .Q(sig_addr_posted_cntr_reg[3]),
        .R(sig_stream_rst));
  LUT6 #(
    .INIT(64'h0004000100000000)) 
    sig_halt_cmplt_i_2__0
       (.I0(sig_addr_posted_cntr_reg[1]),
        .I1(sig_addr_posted_cntr_reg[0]),
        .I2(sig_addr_posted_cntr_reg[2]),
        .I3(sig_addr_posted_cntr_reg[3]),
        .I4(sig_addr2wsc_calc_error),
        .I5(sig_halt_reg_dly3),
        .O(sig_wsc2rst_stop_cmplt));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_reg_dly1_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_halt_reg),
        .Q(sig_halt_reg_dly1),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_reg_dly2_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_halt_reg_dly1),
        .Q(sig_halt_reg_dly2),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_reg_dly3_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_halt_reg_dly2),
        .Q(sig_halt_reg_dly3),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_halt_reg_reg_0),
        .Q(sig_halt_reg),
        .R(sig_stream_rst));
  LUT1 #(
    .INIT(2'h1)) 
    \sig_wdc_statcnt[0]_i_1 
       (.I0(sig_wdc_statcnt_reg[0]),
        .O(\sig_wdc_statcnt[0]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_wdc_statcnt_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_32 ),
        .D(\sig_wdc_statcnt[0]_i_1_n_0 ),
        .Q(sig_wdc_statcnt_reg[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_wdc_statcnt_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_32 ),
        .D(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_4 ),
        .Q(sig_wdc_statcnt_reg[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_wdc_statcnt_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_32 ),
        .D(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_3 ),
        .Q(sig_wdc_statcnt_reg[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_wdc_statcnt_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_32 ),
        .D(\GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO_n_2 ),
        .Q(sig_wdc_statcnt_reg[3]),
        .R(sig_stream_rst));
  LUT2 #(
    .INIT(4'hE)) 
    sig_wdc_status_going_full_i_1
       (.I0(sig_wdc_statcnt_reg[3]),
        .I1(sig_wdc_statcnt_reg[2]),
        .O(sig_statcnt_gt_eq_thres));
  FDRE #(
    .INIT(1'b0)) 
    sig_wdc_status_going_full_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_statcnt_gt_eq_thres),
        .Q(sig_wdc_status_going_full),
        .R(sig_stream_rst));
endmodule

module design_1_axi_dma_0_0_axi_datamover_wrdata_cntl
   (FIFO_Full_reg,
    sig_data2addr_stop_req,
    sig_halt_reg_dly2,
    sig_halt_reg_dly3,
    sig_data2wsc_valid,
    in,
    sig_next_cmd_cmplt_reg,
    sig_init_done,
    sig_inhibit_rdy_n,
    sig_sready_stop_reg_reg,
    sig_halt_reg_dly3_reg_0,
    sig_wdc2ibtt_tready,
    E,
    sig_data2mstr_cmd_ready,
    sig_data2skid_wvalid,
    sig_data2rst_stop_cmplt,
    sig_data2skid_wlast,
    sig_single_dbeat_reg_0,
    sig_last_skid_mux_out,
    \sig_strb_skid_reg_reg[15] ,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_halt_reg_reg_0,
    \GEN_INDET_BTT.lsig_eop_reg_reg_0 ,
    \GEN_INDET_BTT.lsig_end_of_cmd_reg0 ,
    sig_init_done_reg,
    sig_mstr2data_cmd_valid,
    sig_push_to_wsc_reg_0,
    sig_inhibit_rdy_n_0,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_stop_request,
    \GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ,
    \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 ,
    out,
    sig_stat2wsc_status_ready,
    wsc2stat_status_valid,
    sig_wdc_status_going_full,
    \sig_addr_posted_cntr_reg[1]_0 ,
    sig_dqual_reg_empty_reg_0,
    sig_last_reg_out_reg,
    sig_last_skid_reg,
    sig_next_calc_error_reg_reg_0,
    Q);
  output FIFO_Full_reg;
  output sig_data2addr_stop_req;
  output sig_halt_reg_dly2;
  output sig_halt_reg_dly3;
  output sig_data2wsc_valid;
  output [22:0]in;
  output sig_next_cmd_cmplt_reg;
  output sig_init_done;
  output sig_inhibit_rdy_n;
  output sig_sready_stop_reg_reg;
  output sig_halt_reg_dly3_reg_0;
  output sig_wdc2ibtt_tready;
  output [0:0]E;
  output sig_data2mstr_cmd_ready;
  output sig_data2skid_wvalid;
  output sig_data2rst_stop_cmplt;
  output sig_data2skid_wlast;
  output [15:0]sig_single_dbeat_reg_0;
  output sig_last_skid_mux_out;
  output [15:0]\sig_strb_skid_reg_reg[15] ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_halt_reg_reg_0;
  input [16:0]\GEN_INDET_BTT.lsig_eop_reg_reg_0 ;
  input \GEN_INDET_BTT.lsig_end_of_cmd_reg0 ;
  input sig_init_done_reg;
  input sig_mstr2data_cmd_valid;
  input sig_push_to_wsc_reg_0;
  input sig_inhibit_rdy_n_0;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_stop_request;
  input \GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ;
  input [4:0]\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 ;
  input out;
  input sig_stat2wsc_status_ready;
  input wsc2stat_status_valid;
  input sig_wdc_status_going_full;
  input \sig_addr_posted_cntr_reg[1]_0 ;
  input sig_dqual_reg_empty_reg_0;
  input sig_last_reg_out_reg;
  input sig_last_skid_reg;
  input [11:0]sig_next_calc_error_reg_reg_0;
  input [15:0]Q;

  wire [0:0]E;
  wire FIFO_Full_reg;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_15 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_17 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_18 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_19 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_20 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_21 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_22 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_23 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_24 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_25 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_26 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_28 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_5 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_6 ;
  wire \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_7 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[15]_i_2_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[15]_i_3_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[15]_i_4_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[15]_i_5_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[15]_i_6_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[15]_i_7_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[15]_i_8_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[15]_i_9_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[19]_i_3_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[19]_i_4_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[19]_i_5_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[19]_i_6_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_10_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_11_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_12_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_13_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_14_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_15_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_1_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_3_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_4_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_5_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_6_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_7_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_8_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr[7]_i_9_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_1 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_10 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_11 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_12 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_13 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_14 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_15 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_2 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_3 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_4 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_5 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_6 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_7 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_8 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_9 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_12 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_13 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_14 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_15 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_5 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_6 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_7 ;
  wire [4:0]\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_0 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_1 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_10 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_11 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_12 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_13 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_14 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_15 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_2 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_3 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_4 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_5 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_6 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_7 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_8 ;
  wire \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_9 ;
  wire \GEN_INDET_BTT.lsig_end_of_cmd_reg ;
  wire \GEN_INDET_BTT.lsig_end_of_cmd_reg0 ;
  wire \GEN_INDET_BTT.lsig_eop_reg ;
  wire [16:0]\GEN_INDET_BTT.lsig_eop_reg_reg_0 ;
  wire [15:0]Q;
  wire [22:0]in;
  wire m_axi_s2mm_aclk;
  wire out;
  wire sig_addr_chan_rdy0;
  wire [2:0]sig_addr_posted_cntr;
  wire \sig_addr_posted_cntr[0]_i_1__1_n_0 ;
  wire \sig_addr_posted_cntr[1]_i_1_n_0 ;
  wire \sig_addr_posted_cntr[2]_i_1__0_n_0 ;
  wire \sig_addr_posted_cntr[2]_i_2__0_n_0 ;
  wire \sig_addr_posted_cntr_reg[1]_0 ;
  wire [52:4]sig_cmd_fifo_data_out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_data2addr_stop_req;
  wire sig_data2mstr_cmd_ready;
  wire sig_data2rst_stop_cmplt;
  wire sig_data2skid_wlast;
  wire sig_data2skid_wvalid;
  wire sig_data2wsc_valid;
  wire [7:0]sig_dbeat_cntr;
  wire \sig_dbeat_cntr[6]_i_2_n_0 ;
  wire \sig_dbeat_cntr[7]_i_3__0_n_0 ;
  wire sig_dbeat_cntr_eq_0;
  wire sig_dbeat_cntr_eq_1;
  wire sig_dqual_reg_empty;
  wire sig_dqual_reg_empty_reg_0;
  wire sig_first_dbeat_reg_n_0;
  wire sig_good_mmap_dbeat10_out;
  wire sig_good_strm_dbeat9_out;
  wire sig_halt_reg_dly1;
  wire sig_halt_reg_dly2;
  wire sig_halt_reg_dly3;
  wire sig_halt_reg_dly3_reg_0;
  wire sig_halt_reg_reg_0;
  wire sig_inhibit_rdy_n;
  wire sig_inhibit_rdy_n_0;
  wire sig_init_done;
  wire sig_init_done_reg;
  wire sig_last_dbeat3_out;
  wire sig_last_dbeat_i_3__0_n_0;
  wire sig_last_dbeat_i_6_n_0;
  wire sig_last_dbeat_i_7_n_0;
  wire sig_last_dbeat_i_8_n_0;
  wire sig_last_dbeat_reg_n_0;
  wire sig_last_mmap_dbeat;
  wire sig_last_mmap_dbeat_reg;
  wire sig_last_reg_out_reg;
  wire sig_last_skid_mux_out;
  wire sig_last_skid_reg;
  wire sig_ld_new_cmd_reg;
  wire sig_mstr2data_cmd_valid;
  wire sig_next_calc_error_reg;
  wire sig_next_calc_error_reg_i_3_n_0;
  wire [11:0]sig_next_calc_error_reg_reg_0;
  wire sig_next_cmd_cmplt_reg;
  wire sig_next_sequential_reg;
  wire [15:0]sig_next_strt_strb_reg;
  wire sig_push_dqual_reg;
  wire sig_push_err2wsc;
  wire sig_push_err2wsc_i_1_n_0;
  wire sig_push_to_wsc_i_1_n_0;
  wire sig_push_to_wsc_reg_0;
  wire sig_set_push2wsc;
  wire [14:1]sig_sfhalt_next_strt_strb;
  wire sig_single_dbeat2_out;
  wire [15:0]sig_single_dbeat_reg_0;
  wire sig_single_dbeat_reg_n_0;
  wire sig_sready_stop_reg_reg;
  wire sig_stat2wsc_status_ready;
  wire sig_stop_request;
  wire sig_stop_wvalid;
  wire \sig_strb_reg_out[15]_i_3_n_0 ;
  wire [15:0]\sig_strb_skid_reg_reg[15] ;
  wire sig_stream_rst;
  wire sig_wdc2ibtt_tready;
  wire sig_wdc_status_going_full;
  wire wsc2stat_status_valid;
  wire [7:3]\NLW_GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_CO_UNCONNECTED ;
  wire [7:4]\NLW_GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_O_UNCONNECTED ;

  design_1_axi_dma_0_0_axi_datamover_fifo__parameterized9 \GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO 
       (.D({\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_5 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_6 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_7 }),
        .E(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_25 ),
        .FIFO_Full_reg(FIFO_Full_reg),
        .Q(sig_dbeat_cntr),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out({sig_cmd_fifo_data_out[52:50],sig_cmd_fifo_data_out[7:4]}),
        .sig_addr_chan_rdy0(sig_addr_chan_rdy0),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_15 ),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_26 ),
        .sig_data2mstr_cmd_ready(sig_data2mstr_cmd_ready),
        .sig_dbeat_cntr_eq_0(sig_dbeat_cntr_eq_0),
        .sig_dbeat_cntr_eq_1(sig_dbeat_cntr_eq_1),
        .\sig_dbeat_cntr_reg[5] (\sig_dbeat_cntr[6]_i_2_n_0 ),
        .\sig_dbeat_cntr_reg[6] ({\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_17 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_18 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_19 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_20 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_21 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_22 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_23 ,\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_24 }),
        .\sig_dbeat_cntr_reg[7] (\sig_dbeat_cntr[7]_i_3__0_n_0 ),
        .sig_dqual_reg_empty(sig_dqual_reg_empty),
        .sig_dqual_reg_empty_reg(sig_last_dbeat_reg_n_0),
        .sig_dqual_reg_empty_reg_0(sig_dqual_reg_empty_reg_0),
        .sig_dqual_reg_empty_reg_1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .sig_dqual_reg_empty_reg_2(sig_data2addr_stop_req),
        .sig_first_dbeat_reg(sig_last_dbeat_i_3__0_n_0),
        .sig_first_dbeat_reg_0(sig_first_dbeat_reg_n_0),
        .sig_good_mmap_dbeat10_out(sig_good_mmap_dbeat10_out),
        .sig_inhibit_rdy_n_reg_0(sig_inhibit_rdy_n),
        .sig_init_done(sig_init_done),
        .sig_init_done_reg_0(sig_init_done_reg),
        .sig_last_dbeat3_out(sig_last_dbeat3_out),
        .sig_last_mmap_dbeat_reg(sig_last_mmap_dbeat_reg),
        .sig_ld_new_cmd_reg(sig_ld_new_cmd_reg),
        .sig_ld_new_cmd_reg_reg(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_28 ),
        .sig_m_valid_dup_i_2__0(\sig_addr_posted_cntr_reg[1]_0 ),
        .sig_m_valid_dup_i_2__0_0(sig_addr_posted_cntr),
        .sig_m_valid_dup_i_2__0_1(sig_halt_reg_dly3),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_next_calc_error_reg(sig_next_calc_error_reg),
        .sig_next_calc_error_reg_reg(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ),
        .sig_next_calc_error_reg_reg_0(sig_next_calc_error_reg_i_3_n_0),
        .sig_next_calc_error_reg_reg_1(sig_next_calc_error_reg_reg_0),
        .sig_next_sequential_reg(sig_next_sequential_reg),
        .sig_next_strt_strb_reg(sig_next_strt_strb_reg[15]),
        .sig_push_dqual_reg(sig_push_dqual_reg),
        .sig_single_dbeat2_out(sig_single_dbeat2_out),
        .sig_stat2wsc_status_ready(sig_stat2wsc_status_ready),
        .sig_stop_wvalid(sig_stop_wvalid),
        .sig_stream_rst(sig_stream_rst),
        .sig_wdc_status_going_full(sig_wdc_status_going_full),
        .wsc2stat_status_valid(wsc2stat_status_valid));
  design_1_axi_dma_0_0_axi_datamover_strb_gen2 \GEN_INDET_BTT.I_STRT_STRB_GEN 
       (.D({sig_sfhalt_next_strt_strb[14:13],sig_sfhalt_next_strt_strb[11:8],sig_sfhalt_next_strt_strb[6:1]}),
        .out(sig_cmd_fifo_data_out[7:4]));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[15]_i_2 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[17]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[15]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[15]_i_3 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[16]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[15]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[15]_i_4 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[15]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[15]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[15]_i_5 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[14]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[15]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[15]_i_6 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[13]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[15]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[15]_i_7 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[12]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[15]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[15]_i_8 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[11]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[15]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[15]_i_9 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[10]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[15]_i_9_n_0 ));
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_INDET_BTT.lsig_byte_cntr[19]_i_1 
       (.I0(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .I1(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[19]_i_3 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[21]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[19]_i_4 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[20]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[19]_i_5 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[19]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[19]_i_6 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[18]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h70FF)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_1 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_1_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_10 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[7]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_10_n_0 ));
  LUT5 #(
    .INIT(32'h8F0F70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_11 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[6]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .I4(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 [4]),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_11_n_0 ));
  LUT5 #(
    .INIT(32'h8F0F70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_12 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[5]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .I4(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 [3]),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_12_n_0 ));
  LUT5 #(
    .INIT(32'h8F0F70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_13 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[4]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .I4(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 [2]),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_13_n_0 ));
  LUT5 #(
    .INIT(32'h8F0F70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_14 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[3]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .I4(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 [1]),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_14_n_0 ));
  LUT5 #(
    .INIT(32'h8F0F70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_15 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[2]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .I4(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 [0]),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_15_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_3 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 [4]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_3_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_4 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 [3]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_4_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_5 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 [2]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_5_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_6 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 [1]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_7 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_0 [0]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_8 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[9]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h70F0)) 
    \GEN_INDET_BTT.lsig_byte_cntr[7]_i_9 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I2(in[8]),
        .I3(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .O(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_9_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_15 ),
        .Q(in[2]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_13 ),
        .Q(in[12]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_12 ),
        .Q(in[13]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_11 ),
        .Q(in[14]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_10 ),
        .Q(in[15]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_9 ),
        .Q(in[16]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_8 ),
        .Q(in[17]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ));
  CARRY8 \GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1 
       (.CI(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_0 ),
        .CI_TOP(1'b0),
        .CO({\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_1 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_2 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_3 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_4 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_5 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_6 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_7 }),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .O({\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_8 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_9 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_10 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_11 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_12 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_13 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_14 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_15 }),
        .S({\GEN_INDET_BTT.lsig_byte_cntr[15]_i_2_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[15]_i_3_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[15]_i_4_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[15]_i_5_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[15]_i_6_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[15]_i_7_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[15]_i_8_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[15]_i_9_n_0 }));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[16] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_15 ),
        .Q(in[18]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[17] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_14 ),
        .Q(in[19]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[18] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_13 ),
        .Q(in[20]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[19] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_12 ),
        .Q(in[21]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ));
  CARRY8 \GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2 
       (.CI(\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_0 ),
        .CI_TOP(1'b0),
        .CO({\NLW_GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_CO_UNCONNECTED [7:3],\GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_5 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_6 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_7 }),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_O_UNCONNECTED [7:4],\GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_12 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_13 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_14 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[19]_i_2_n_15 }),
        .S({1'b0,1'b0,1'b0,1'b0,\GEN_INDET_BTT.lsig_byte_cntr[19]_i_3_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[19]_i_4_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[19]_i_5_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[19]_i_6_n_0 }));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_14 ),
        .Q(in[3]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_13 ),
        .Q(in[4]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_12 ),
        .Q(in[5]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_11 ),
        .Q(in[6]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_10 ),
        .Q(in[7]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_9 ),
        .Q(in[8]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_8 ),
        .Q(in[9]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[7]_i_1_n_0 ));
  CARRY8 \GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2 
       (.CI(1'b0),
        .CI_TOP(1'b0),
        .CO({\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_1 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_2 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_3 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_4 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_5 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_6 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_7 }),
        .DI({1'b0,1'b0,1'b0,\GEN_INDET_BTT.lsig_byte_cntr[7]_i_3_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[7]_i_4_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[7]_i_5_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[7]_i_6_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[7]_i_7_n_0 }),
        .O({\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_8 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_9 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_10 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_11 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_12 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_13 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_14 ,\GEN_INDET_BTT.lsig_byte_cntr_reg[7]_i_2_n_15 }),
        .S({\GEN_INDET_BTT.lsig_byte_cntr[7]_i_8_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[7]_i_9_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[7]_i_10_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[7]_i_11_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[7]_i_12_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[7]_i_13_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[7]_i_14_n_0 ,\GEN_INDET_BTT.lsig_byte_cntr[7]_i_15_n_0 }));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_15 ),
        .Q(in[10]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_byte_cntr_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_byte_cntr_reg[15]_i_1_n_14 ),
        .Q(in[11]),
        .R(\GEN_INDET_BTT.lsig_byte_cntr[19]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_end_of_cmd_reg_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_end_of_cmd_reg0 ),
        .Q(\GEN_INDET_BTT.lsig_end_of_cmd_reg ),
        .R(sig_stream_rst));
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_INDET_BTT.lsig_eop_reg_i_1 
       (.I0(sig_wdc2ibtt_tready),
        .I1(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .O(sig_good_strm_dbeat9_out));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_INDET_BTT.lsig_eop_reg_reg 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_good_strm_dbeat9_out),
        .D(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [16]),
        .Q(\GEN_INDET_BTT.lsig_eop_reg ),
        .R(sig_stream_rst));
  (* SOFT_HLUTNM = "soft_lutpair461" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \INFERRED_GEN.data_reg[5][0]_srl6_i_1 
       (.I0(\GEN_INDET_BTT.lsig_eop_reg ),
        .I1(sig_next_calc_error_reg),
        .O(in[22]));
  (* SOFT_HLUTNM = "soft_lutpair456" *) 
  LUT1 #(
    .INIT(2'h1)) 
    \sig_addr_posted_cntr[0]_i_1__1 
       (.I0(sig_addr_posted_cntr[0]),
        .O(\sig_addr_posted_cntr[0]_i_1__1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair458" *) 
  LUT5 #(
    .INIT(32'hC3C3BCC3)) 
    \sig_addr_posted_cntr[1]_i_1 
       (.I0(sig_addr_posted_cntr[2]),
        .I1(sig_addr_posted_cntr[1]),
        .I2(sig_addr_posted_cntr[0]),
        .I3(\sig_addr_posted_cntr_reg[1]_0 ),
        .I4(sig_last_mmap_dbeat_reg),
        .O(\sig_addr_posted_cntr[1]_i_1_n_0 ));
  LUT5 #(
    .INIT(32'h00FE7F00)) 
    \sig_addr_posted_cntr[2]_i_1__0 
       (.I0(sig_addr_posted_cntr[2]),
        .I1(sig_addr_posted_cntr[1]),
        .I2(sig_addr_posted_cntr[0]),
        .I3(\sig_addr_posted_cntr_reg[1]_0 ),
        .I4(sig_last_mmap_dbeat_reg),
        .O(\sig_addr_posted_cntr[2]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair458" *) 
  LUT5 #(
    .INIT(32'hE1E1F8E1)) 
    \sig_addr_posted_cntr[2]_i_2__0 
       (.I0(sig_addr_posted_cntr[1]),
        .I1(sig_addr_posted_cntr[0]),
        .I2(sig_addr_posted_cntr[2]),
        .I3(\sig_addr_posted_cntr_reg[1]_0 ),
        .I4(sig_last_mmap_dbeat_reg),
        .O(\sig_addr_posted_cntr[2]_i_2__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_posted_cntr_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_addr_posted_cntr[2]_i_1__0_n_0 ),
        .D(\sig_addr_posted_cntr[0]_i_1__1_n_0 ),
        .Q(sig_addr_posted_cntr[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_posted_cntr_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_addr_posted_cntr[2]_i_1__0_n_0 ),
        .D(\sig_addr_posted_cntr[1]_i_1_n_0 ),
        .Q(sig_addr_posted_cntr[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_addr_posted_cntr_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\sig_addr_posted_cntr[2]_i_1__0_n_0 ),
        .D(\sig_addr_posted_cntr[2]_i_2__0_n_0 ),
        .Q(sig_addr_posted_cntr[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_data2wsc_calc_err_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_set_push2wsc),
        .D(sig_next_calc_error_reg),
        .Q(in[0]),
        .R(sig_push_to_wsc_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_data2wsc_cmd_cmplt_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_set_push2wsc),
        .D(sig_next_cmd_cmplt_reg),
        .Q(in[1]),
        .R(sig_push_to_wsc_i_1_n_0));
  LUT2 #(
    .INIT(4'hB)) 
    \sig_data_reg_out[132]_i_1 
       (.I0(sig_wdc2ibtt_tready),
        .I1(out),
        .O(E));
  (* SOFT_HLUTNM = "soft_lutpair460" *) 
  LUT3 #(
    .INIT(8'hFE)) 
    \sig_dbeat_cntr[6]_i_2 
       (.I0(sig_dbeat_cntr[0]),
        .I1(sig_dbeat_cntr[1]),
        .I2(sig_dbeat_cntr[2]),
        .O(\sig_dbeat_cntr[6]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFFE)) 
    \sig_dbeat_cntr[7]_i_3__0 
       (.I0(sig_dbeat_cntr[4]),
        .I1(sig_dbeat_cntr[2]),
        .I2(sig_dbeat_cntr[1]),
        .I3(sig_dbeat_cntr[0]),
        .I4(sig_dbeat_cntr[3]),
        .I5(sig_dbeat_cntr[5]),
        .O(\sig_dbeat_cntr[7]_i_3__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_25 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_24 ),
        .Q(sig_dbeat_cntr[0]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_25 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_23 ),
        .Q(sig_dbeat_cntr[1]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_25 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_22 ),
        .Q(sig_dbeat_cntr[2]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_25 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_21 ),
        .Q(sig_dbeat_cntr[3]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_25 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_20 ),
        .Q(sig_dbeat_cntr[4]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_25 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_19 ),
        .Q(sig_dbeat_cntr[5]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_25 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_18 ),
        .Q(sig_dbeat_cntr[6]),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    \sig_dbeat_cntr_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_25 ),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_17 ),
        .Q(sig_dbeat_cntr[7]),
        .R(sig_stream_rst));
  FDSE #(
    .INIT(1'b0)) 
    sig_dqual_reg_empty_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(1'b0),
        .Q(sig_dqual_reg_empty),
        .S(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_first_dbeat_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_26 ),
        .Q(sig_first_dbeat_reg_n_0),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair456" *) 
  LUT5 #(
    .INIT(32'hFF010000)) 
    sig_halt_cmplt_i_3
       (.I0(sig_addr_posted_cntr[0]),
        .I1(sig_addr_posted_cntr[1]),
        .I2(sig_addr_posted_cntr[2]),
        .I3(sig_next_calc_error_reg),
        .I4(sig_halt_reg_dly3),
        .O(sig_data2rst_stop_cmplt));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_reg_dly1_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_data2addr_stop_req),
        .Q(sig_halt_reg_dly1),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_reg_dly2_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_halt_reg_dly1),
        .Q(sig_halt_reg_dly2),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_reg_dly3_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_halt_reg_dly2),
        .Q(sig_halt_reg_dly3),
        .R(sig_stream_rst));
  FDRE #(
    .INIT(1'b0)) 
    sig_halt_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_halt_reg_reg_0),
        .Q(sig_data2addr_stop_req),
        .R(sig_stream_rst));
  LUT6 #(
    .INIT(64'hFFFEFFFFFFFFFFFF)) 
    sig_last_dbeat_i_3__0
       (.I0(sig_dbeat_cntr[0]),
        .I1(sig_dbeat_cntr[1]),
        .I2(sig_dbeat_cntr[2]),
        .I3(sig_dbeat_cntr[3]),
        .I4(sig_last_dbeat_i_6_n_0),
        .I5(sig_last_dbeat_i_7_n_0),
        .O(sig_last_dbeat_i_3__0_n_0));
  (* SOFT_HLUTNM = "soft_lutpair455" *) 
  LUT5 #(
    .INIT(32'h00010000)) 
    sig_last_dbeat_i_5
       (.I0(sig_dbeat_cntr[4]),
        .I1(sig_dbeat_cntr[5]),
        .I2(sig_dbeat_cntr[6]),
        .I3(sig_dbeat_cntr[7]),
        .I4(sig_last_dbeat_i_8_n_0),
        .O(sig_dbeat_cntr_eq_1));
  (* SOFT_HLUTNM = "soft_lutpair455" *) 
  LUT2 #(
    .INIT(4'h1)) 
    sig_last_dbeat_i_6
       (.I0(sig_dbeat_cntr[4]),
        .I1(sig_dbeat_cntr[5]),
        .O(sig_last_dbeat_i_6_n_0));
  LUT2 #(
    .INIT(4'h1)) 
    sig_last_dbeat_i_7
       (.I0(sig_dbeat_cntr[6]),
        .I1(sig_dbeat_cntr[7]),
        .O(sig_last_dbeat_i_7_n_0));
  (* SOFT_HLUTNM = "soft_lutpair460" *) 
  LUT4 #(
    .INIT(16'h0004)) 
    sig_last_dbeat_i_8
       (.I0(sig_dbeat_cntr[1]),
        .I1(sig_dbeat_cntr[0]),
        .I2(sig_dbeat_cntr[3]),
        .I3(sig_dbeat_cntr[2]),
        .O(sig_last_dbeat_i_8_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_dbeat_reg
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_15 ),
        .D(sig_last_dbeat3_out),
        .Q(sig_last_dbeat_reg_n_0),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h2)) 
    sig_last_mmap_dbeat_reg_i_1__0
       (.I0(sig_next_strt_strb_reg[15]),
        .I1(sig_next_calc_error_reg_i_3_n_0),
        .O(sig_last_mmap_dbeat));
  FDRE #(
    .INIT(1'b0)) 
    sig_last_mmap_dbeat_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_last_mmap_dbeat),
        .Q(sig_last_mmap_dbeat_reg),
        .R(sig_stream_rst));
  (* SOFT_HLUTNM = "soft_lutpair459" *) 
  LUT4 #(
    .INIT(16'h8F80)) 
    sig_last_reg_out_i_1__3
       (.I0(sig_next_strt_strb_reg[15]),
        .I1(sig_dbeat_cntr_eq_0),
        .I2(sig_last_reg_out_reg),
        .I3(sig_last_skid_reg),
        .O(sig_last_skid_mux_out));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    sig_last_reg_out_i_2
       (.I0(sig_dbeat_cntr[6]),
        .I1(sig_dbeat_cntr[7]),
        .I2(sig_dbeat_cntr[5]),
        .I3(sig_dbeat_cntr[4]),
        .I4(sig_dbeat_cntr[3]),
        .I5(\sig_dbeat_cntr[6]_i_2_n_0 ),
        .O(sig_dbeat_cntr_eq_0));
  (* SOFT_HLUTNM = "soft_lutpair459" *) 
  LUT2 #(
    .INIT(4'h8)) 
    sig_last_skid_reg_i_1__1
       (.I0(sig_next_strt_strb_reg[15]),
        .I1(sig_dbeat_cntr_eq_0),
        .O(sig_data2skid_wlast));
  FDRE #(
    .INIT(1'b0)) 
    sig_ld_new_cmd_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_28 ),
        .Q(sig_ld_new_cmd_reg),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hFFFFFFFF00000040)) 
    sig_m_valid_dup_i_2__0
       (.I0(sig_stop_wvalid),
        .I1(sig_dqual_reg_empty_reg_0),
        .I2(sig_next_strt_strb_reg[15]),
        .I3(sig_next_calc_error_reg),
        .I4(sig_addr_chan_rdy0),
        .I5(sig_data2addr_stop_req),
        .O(sig_wdc2ibtt_tready));
  LUT6 #(
    .INIT(64'h0000000010101000)) 
    sig_m_valid_dup_i_2__1
       (.I0(sig_addr_chan_rdy0),
        .I1(sig_next_calc_error_reg),
        .I2(sig_next_strt_strb_reg[15]),
        .I3(sig_data2addr_stop_req),
        .I4(\GEN_INDET_BTT.lsig_byte_cntr_reg[0]_0 ),
        .I5(sig_stop_wvalid),
        .O(sig_data2skid_wvalid));
  LUT2 #(
    .INIT(4'h7)) 
    sig_next_calc_error_reg_i_3
       (.I0(sig_dbeat_cntr_eq_0),
        .I1(sig_good_mmap_dbeat10_out),
        .O(sig_next_calc_error_reg_i_3_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_next_calc_error_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_cmd_fifo_data_out[52]),
        .Q(sig_next_calc_error_reg),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_next_cmd_cmplt_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_cmd_fifo_data_out[51]),
        .Q(sig_next_cmd_cmplt_reg),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    sig_next_sequential_reg_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_cmd_fifo_data_out[50]),
        .Q(sig_next_sequential_reg),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_7 ),
        .Q(sig_next_strt_strb_reg[0]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[10] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_sfhalt_next_strt_strb[10]),
        .Q(sig_next_strt_strb_reg[10]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[11] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_sfhalt_next_strt_strb[11]),
        .Q(sig_next_strt_strb_reg[11]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[12] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_5 ),
        .Q(sig_next_strt_strb_reg[12]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[13] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_sfhalt_next_strt_strb[13]),
        .Q(sig_next_strt_strb_reg[13]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[14] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_sfhalt_next_strt_strb[14]),
        .Q(sig_next_strt_strb_reg[14]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[15] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(1'b1),
        .Q(sig_next_strt_strb_reg[15]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_sfhalt_next_strt_strb[1]),
        .Q(sig_next_strt_strb_reg[1]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_sfhalt_next_strt_strb[2]),
        .Q(sig_next_strt_strb_reg[2]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_sfhalt_next_strt_strb[3]),
        .Q(sig_next_strt_strb_reg[3]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[4] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_sfhalt_next_strt_strb[4]),
        .Q(sig_next_strt_strb_reg[4]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[5] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_sfhalt_next_strt_strb[5]),
        .Q(sig_next_strt_strb_reg[5]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[6] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_sfhalt_next_strt_strb[6]),
        .Q(sig_next_strt_strb_reg[6]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[7] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_6 ),
        .Q(sig_next_strt_strb_reg[7]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[8] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_sfhalt_next_strt_strb[8]),
        .Q(sig_next_strt_strb_reg[8]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  FDRE #(
    .INIT(1'b0)) 
    \sig_next_strt_strb_reg_reg[9] 
       (.C(m_axi_s2mm_aclk),
        .CE(sig_push_dqual_reg),
        .D(sig_sfhalt_next_strt_strb[9]),
        .Q(sig_next_strt_strb_reg[9]),
        .R(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_3 ));
  (* SOFT_HLUTNM = "soft_lutpair461" *) 
  LUT4 #(
    .INIT(16'h2000)) 
    sig_push_err2wsc_i_1
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_push_err2wsc),
        .I2(sig_next_calc_error_reg),
        .I3(sig_ld_new_cmd_reg),
        .O(sig_push_err2wsc_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_push_err2wsc_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(sig_push_err2wsc_i_1_n_0),
        .Q(sig_push_err2wsc),
        .R(1'b0));
  LUT6 #(
    .INIT(64'h00200000FFFFFFFF)) 
    sig_push_to_wsc_i_1
       (.I0(sig_next_calc_error_reg_i_3_n_0),
        .I1(sig_push_err2wsc),
        .I2(sig_data2wsc_valid),
        .I3(sig_push_to_wsc_reg_0),
        .I4(sig_inhibit_rdy_n_0),
        .I5(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_push_to_wsc_i_1_n_0));
  LUT2 #(
    .INIT(4'hB)) 
    sig_push_to_wsc_i_2
       (.I0(sig_push_err2wsc),
        .I1(sig_next_calc_error_reg_i_3_n_0),
        .O(sig_set_push2wsc));
  FDRE #(
    .INIT(1'b0)) 
    sig_push_to_wsc_reg
       (.C(m_axi_s2mm_aclk),
        .CE(sig_set_push2wsc),
        .D(1'b1),
        .Q(sig_data2wsc_valid),
        .R(sig_push_to_wsc_i_1_n_0));
  (* SOFT_HLUTNM = "soft_lutpair462" *) 
  LUT3 #(
    .INIT(8'h0B)) 
    sig_s_ready_dup_i_3
       (.I0(sig_halt_reg_dly3),
        .I1(sig_halt_reg_dly2),
        .I2(sig_stop_request),
        .O(sig_halt_reg_dly3_reg_0));
  FDRE #(
    .INIT(1'b0)) 
    sig_single_dbeat_reg
       (.C(m_axi_s2mm_aclk),
        .CE(\GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO_n_15 ),
        .D(sig_single_dbeat2_out),
        .Q(sig_single_dbeat_reg_n_0),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair462" *) 
  LUT3 #(
    .INIT(8'hAE)) 
    sig_sready_stop_reg_i_1
       (.I0(sig_stop_request),
        .I1(sig_halt_reg_dly2),
        .I2(sig_halt_reg_dly3),
        .O(sig_sready_stop_reg_reg));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[0]_i_1__3 
       (.I0(Q[0]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [0]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[0]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [0]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[10]_i_1__3 
       (.I0(Q[10]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [10]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[10]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [10]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[11]_i_1__3 
       (.I0(Q[11]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [11]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[11]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [11]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[12]_i_1__3 
       (.I0(Q[12]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [12]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[12]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [12]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[13]_i_1__3 
       (.I0(Q[13]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [13]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[13]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [13]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[14]_i_1__3 
       (.I0(Q[14]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [14]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[14]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [14]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[15]_i_2 
       (.I0(Q[15]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [15]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[15]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [15]));
  (* SOFT_HLUTNM = "soft_lutpair457" *) 
  LUT3 #(
    .INIT(8'h02)) 
    \sig_strb_reg_out[15]_i_3 
       (.I0(sig_data2addr_stop_req),
        .I1(sig_single_dbeat_reg_n_0),
        .I2(sig_first_dbeat_reg_n_0),
        .O(\sig_strb_reg_out[15]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[1]_i_1__3 
       (.I0(Q[1]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [1]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[1]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [1]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[2]_i_1__3 
       (.I0(Q[2]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [2]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[2]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [2]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[3]_i_1__3 
       (.I0(Q[3]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [3]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[3]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [3]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[4]_i_1__3 
       (.I0(Q[4]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [4]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[4]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [4]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[5]_i_1__3 
       (.I0(Q[5]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [5]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[5]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [5]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[6]_i_1__3 
       (.I0(Q[6]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [6]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[6]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [6]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[7]_i_1__3 
       (.I0(Q[7]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [7]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[7]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [7]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[8]_i_1__3 
       (.I0(Q[8]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [8]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[8]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [8]));
  LUT6 #(
    .INIT(64'hFFFCCCFCAAAAAAAA)) 
    \sig_strb_reg_out[9]_i_1__3 
       (.I0(Q[9]),
        .I1(\sig_strb_reg_out[15]_i_3_n_0 ),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [9]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[9]),
        .I5(sig_last_reg_out_reg),
        .O(\sig_strb_skid_reg_reg[15] [9]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[0]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [0]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[0]),
        .O(sig_single_dbeat_reg_0[0]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[10]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [10]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[10]),
        .O(sig_single_dbeat_reg_0[10]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[11]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [11]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[11]),
        .O(sig_single_dbeat_reg_0[11]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[12]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [12]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[12]),
        .O(sig_single_dbeat_reg_0[12]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[13]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [13]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[13]),
        .O(sig_single_dbeat_reg_0[13]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[14]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [14]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[14]),
        .O(sig_single_dbeat_reg_0[14]));
  (* SOFT_HLUTNM = "soft_lutpair457" *) 
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[15]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [15]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[15]),
        .O(sig_single_dbeat_reg_0[15]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[1]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [1]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[1]),
        .O(sig_single_dbeat_reg_0[1]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[2]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [2]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[2]),
        .O(sig_single_dbeat_reg_0[2]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[3]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [3]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[3]),
        .O(sig_single_dbeat_reg_0[3]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[4]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [4]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[4]),
        .O(sig_single_dbeat_reg_0[4]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[5]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [5]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[5]),
        .O(sig_single_dbeat_reg_0[5]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[6]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [6]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[6]),
        .O(sig_single_dbeat_reg_0[6]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[7]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [7]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[7]),
        .O(sig_single_dbeat_reg_0[7]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[8]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [8]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[8]),
        .O(sig_single_dbeat_reg_0[8]));
  LUT5 #(
    .INIT(32'hFFF011F0)) 
    \sig_strb_skid_reg[9]_i_1__1 
       (.I0(sig_single_dbeat_reg_n_0),
        .I1(sig_first_dbeat_reg_n_0),
        .I2(\GEN_INDET_BTT.lsig_eop_reg_reg_0 [9]),
        .I3(sig_data2addr_stop_req),
        .I4(sig_next_strt_strb_reg[9]),
        .O(sig_single_dbeat_reg_0[9]));
endmodule

(* C_DLYTMR_RESOLUTION = "125" *) (* C_ENABLE_MULTI_CHANNEL = "0" *) (* C_FAMILY = "zynquplus" *) 
(* C_INCLUDE_MM2S = "1" *) (* C_INCLUDE_MM2S_DRE = "1" *) (* C_INCLUDE_MM2S_SF = "1" *) 
(* C_INCLUDE_S2MM = "1" *) (* C_INCLUDE_S2MM_DRE = "1" *) (* C_INCLUDE_S2MM_SF = "1" *) 
(* C_INCLUDE_SG = "0" *) (* C_INCREASE_THROUGHPUT = "0" *) (* C_INSTANCE = "axi_dma" *) 
(* C_MICRO_DMA = "0" *) (* C_MM2S_BURST_SIZE = "16" *) (* C_M_AXIS_MM2S_CNTRL_TDATA_WIDTH = "32" *) 
(* C_M_AXIS_MM2S_TDATA_WIDTH = "128" *) (* C_M_AXI_MM2S_ADDR_WIDTH = "32" *) (* C_M_AXI_MM2S_DATA_WIDTH = "128" *) 
(* C_M_AXI_S2MM_ADDR_WIDTH = "32" *) (* C_M_AXI_S2MM_DATA_WIDTH = "128" *) (* C_M_AXI_SG_ADDR_WIDTH = "32" *) 
(* C_M_AXI_SG_DATA_WIDTH = "32" *) (* C_NUM_MM2S_CHANNELS = "1" *) (* C_NUM_S2MM_CHANNELS = "1" *) 
(* C_PRMRY_IS_ACLK_ASYNC = "0" *) (* C_S2MM_BURST_SIZE = "16" *) (* C_SG_INCLUDE_STSCNTRL_STRM = "0" *) 
(* C_SG_LENGTH_WIDTH = "20" *) (* C_SG_USE_STSAPP_LENGTH = "0" *) (* C_S_AXIS_S2MM_STS_TDATA_WIDTH = "32" *) 
(* C_S_AXIS_S2MM_TDATA_WIDTH = "128" *) (* C_S_AXI_LITE_ADDR_WIDTH = "10" *) (* C_S_AXI_LITE_DATA_WIDTH = "32" *) 
(* downgradeipidentifiedwarnings = "yes" *) 
module design_1_axi_dma_0_0_axi_dma
   (s_axi_lite_aclk,
    m_axi_sg_aclk,
    m_axi_mm2s_aclk,
    m_axi_s2mm_aclk,
    axi_resetn,
    s_axi_lite_awvalid,
    s_axi_lite_awready,
    s_axi_lite_awaddr,
    s_axi_lite_wvalid,
    s_axi_lite_wready,
    s_axi_lite_wdata,
    s_axi_lite_bresp,
    s_axi_lite_bvalid,
    s_axi_lite_bready,
    s_axi_lite_arvalid,
    s_axi_lite_arready,
    s_axi_lite_araddr,
    s_axi_lite_rvalid,
    s_axi_lite_rready,
    s_axi_lite_rdata,
    s_axi_lite_rresp,
    m_axi_sg_awaddr,
    m_axi_sg_awlen,
    m_axi_sg_awsize,
    m_axi_sg_awburst,
    m_axi_sg_awprot,
    m_axi_sg_awcache,
    m_axi_sg_awuser,
    m_axi_sg_awvalid,
    m_axi_sg_awready,
    m_axi_sg_wdata,
    m_axi_sg_wstrb,
    m_axi_sg_wlast,
    m_axi_sg_wvalid,
    m_axi_sg_wready,
    m_axi_sg_bresp,
    m_axi_sg_bvalid,
    m_axi_sg_bready,
    m_axi_sg_araddr,
    m_axi_sg_arlen,
    m_axi_sg_arsize,
    m_axi_sg_arburst,
    m_axi_sg_arprot,
    m_axi_sg_arcache,
    m_axi_sg_aruser,
    m_axi_sg_arvalid,
    m_axi_sg_arready,
    m_axi_sg_rdata,
    m_axi_sg_rresp,
    m_axi_sg_rlast,
    m_axi_sg_rvalid,
    m_axi_sg_rready,
    m_axi_mm2s_araddr,
    m_axi_mm2s_arlen,
    m_axi_mm2s_arsize,
    m_axi_mm2s_arburst,
    m_axi_mm2s_arprot,
    m_axi_mm2s_arcache,
    m_axi_mm2s_aruser,
    m_axi_mm2s_arvalid,
    m_axi_mm2s_arready,
    m_axi_mm2s_rdata,
    m_axi_mm2s_rresp,
    m_axi_mm2s_rlast,
    m_axi_mm2s_rvalid,
    m_axi_mm2s_rready,
    mm2s_prmry_reset_out_n,
    m_axis_mm2s_tdata,
    m_axis_mm2s_tkeep,
    m_axis_mm2s_tvalid,
    m_axis_mm2s_tready,
    m_axis_mm2s_tlast,
    m_axis_mm2s_tuser,
    m_axis_mm2s_tid,
    m_axis_mm2s_tdest,
    mm2s_cntrl_reset_out_n,
    m_axis_mm2s_cntrl_tdata,
    m_axis_mm2s_cntrl_tkeep,
    m_axis_mm2s_cntrl_tvalid,
    m_axis_mm2s_cntrl_tready,
    m_axis_mm2s_cntrl_tlast,
    m_axi_s2mm_awaddr,
    m_axi_s2mm_awlen,
    m_axi_s2mm_awsize,
    m_axi_s2mm_awburst,
    m_axi_s2mm_awprot,
    m_axi_s2mm_awcache,
    m_axi_s2mm_awuser,
    m_axi_s2mm_awvalid,
    m_axi_s2mm_awready,
    m_axi_s2mm_wdata,
    m_axi_s2mm_wstrb,
    m_axi_s2mm_wlast,
    m_axi_s2mm_wvalid,
    m_axi_s2mm_wready,
    m_axi_s2mm_bresp,
    m_axi_s2mm_bvalid,
    m_axi_s2mm_bready,
    s2mm_prmry_reset_out_n,
    s_axis_s2mm_tdata,
    s_axis_s2mm_tkeep,
    s_axis_s2mm_tvalid,
    s_axis_s2mm_tready,
    s_axis_s2mm_tlast,
    s_axis_s2mm_tuser,
    s_axis_s2mm_tid,
    s_axis_s2mm_tdest,
    s2mm_sts_reset_out_n,
    s_axis_s2mm_sts_tdata,
    s_axis_s2mm_sts_tkeep,
    s_axis_s2mm_sts_tvalid,
    s_axis_s2mm_sts_tready,
    s_axis_s2mm_sts_tlast,
    mm2s_introut,
    s2mm_introut,
    axi_dma_tstvec);
  (* dont_touch = "true" *) input s_axi_lite_aclk;
  input m_axi_sg_aclk;
  input m_axi_mm2s_aclk;
  input m_axi_s2mm_aclk;
  input axi_resetn;
  input s_axi_lite_awvalid;
  output s_axi_lite_awready;
  input [9:0]s_axi_lite_awaddr;
  input s_axi_lite_wvalid;
  output s_axi_lite_wready;
  input [31:0]s_axi_lite_wdata;
  output [1:0]s_axi_lite_bresp;
  output s_axi_lite_bvalid;
  input s_axi_lite_bready;
  input s_axi_lite_arvalid;
  output s_axi_lite_arready;
  input [9:0]s_axi_lite_araddr;
  output s_axi_lite_rvalid;
  input s_axi_lite_rready;
  output [31:0]s_axi_lite_rdata;
  output [1:0]s_axi_lite_rresp;
  output [31:0]m_axi_sg_awaddr;
  output [7:0]m_axi_sg_awlen;
  output [2:0]m_axi_sg_awsize;
  output [1:0]m_axi_sg_awburst;
  output [2:0]m_axi_sg_awprot;
  output [3:0]m_axi_sg_awcache;
  output [3:0]m_axi_sg_awuser;
  output m_axi_sg_awvalid;
  input m_axi_sg_awready;
  output [31:0]m_axi_sg_wdata;
  output [3:0]m_axi_sg_wstrb;
  output m_axi_sg_wlast;
  output m_axi_sg_wvalid;
  input m_axi_sg_wready;
  input [1:0]m_axi_sg_bresp;
  input m_axi_sg_bvalid;
  output m_axi_sg_bready;
  output [31:0]m_axi_sg_araddr;
  output [7:0]m_axi_sg_arlen;
  output [2:0]m_axi_sg_arsize;
  output [1:0]m_axi_sg_arburst;
  output [2:0]m_axi_sg_arprot;
  output [3:0]m_axi_sg_arcache;
  output [3:0]m_axi_sg_aruser;
  output m_axi_sg_arvalid;
  input m_axi_sg_arready;
  input [31:0]m_axi_sg_rdata;
  input [1:0]m_axi_sg_rresp;
  input m_axi_sg_rlast;
  input m_axi_sg_rvalid;
  output m_axi_sg_rready;
  output [31:0]m_axi_mm2s_araddr;
  output [7:0]m_axi_mm2s_arlen;
  output [2:0]m_axi_mm2s_arsize;
  output [1:0]m_axi_mm2s_arburst;
  output [2:0]m_axi_mm2s_arprot;
  output [3:0]m_axi_mm2s_arcache;
  output [3:0]m_axi_mm2s_aruser;
  output m_axi_mm2s_arvalid;
  input m_axi_mm2s_arready;
  input [127:0]m_axi_mm2s_rdata;
  input [1:0]m_axi_mm2s_rresp;
  input m_axi_mm2s_rlast;
  input m_axi_mm2s_rvalid;
  output m_axi_mm2s_rready;
  output mm2s_prmry_reset_out_n;
  output [127:0]m_axis_mm2s_tdata;
  output [15:0]m_axis_mm2s_tkeep;
  output m_axis_mm2s_tvalid;
  input m_axis_mm2s_tready;
  output m_axis_mm2s_tlast;
  output [3:0]m_axis_mm2s_tuser;
  output [4:0]m_axis_mm2s_tid;
  output [4:0]m_axis_mm2s_tdest;
  output mm2s_cntrl_reset_out_n;
  output [31:0]m_axis_mm2s_cntrl_tdata;
  output [3:0]m_axis_mm2s_cntrl_tkeep;
  output m_axis_mm2s_cntrl_tvalid;
  input m_axis_mm2s_cntrl_tready;
  output m_axis_mm2s_cntrl_tlast;
  output [31:0]m_axi_s2mm_awaddr;
  output [7:0]m_axi_s2mm_awlen;
  output [2:0]m_axi_s2mm_awsize;
  output [1:0]m_axi_s2mm_awburst;
  output [2:0]m_axi_s2mm_awprot;
  output [3:0]m_axi_s2mm_awcache;
  output [3:0]m_axi_s2mm_awuser;
  output m_axi_s2mm_awvalid;
  input m_axi_s2mm_awready;
  output [127:0]m_axi_s2mm_wdata;
  output [15:0]m_axi_s2mm_wstrb;
  output m_axi_s2mm_wlast;
  output m_axi_s2mm_wvalid;
  input m_axi_s2mm_wready;
  input [1:0]m_axi_s2mm_bresp;
  input m_axi_s2mm_bvalid;
  output m_axi_s2mm_bready;
  output s2mm_prmry_reset_out_n;
  input [127:0]s_axis_s2mm_tdata;
  input [15:0]s_axis_s2mm_tkeep;
  input s_axis_s2mm_tvalid;
  output s_axis_s2mm_tready;
  input s_axis_s2mm_tlast;
  input [3:0]s_axis_s2mm_tuser;
  input [4:0]s_axis_s2mm_tid;
  input [4:0]s_axis_s2mm_tdest;
  output s2mm_sts_reset_out_n;
  input [31:0]s_axis_s2mm_sts_tdata;
  input [3:0]s_axis_s2mm_sts_tkeep;
  input s_axis_s2mm_sts_tvalid;
  output s_axis_s2mm_sts_tready;
  input s_axis_s2mm_sts_tlast;
  output mm2s_introut;
  output s2mm_introut;
  output [31:0]axi_dma_tstvec;

  wire \<const0> ;
  wire \GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM/cmnds_queued ;
  wire [26:26]\GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM/p_1_out__0 ;
  wire [1:0]\GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM/smpl_cs ;
  wire \GEN_MM2S_DMA_CONTROL.I_MM2S_CMDSTS/mm2s_decerr_i ;
  wire \GEN_MM2S_DMA_CONTROL.I_MM2S_CMDSTS/mm2s_interr_i ;
  wire \GEN_MM2S_DMA_CONTROL.I_MM2S_CMDSTS/mm2s_slverr_i ;
  wire \GEN_MM2S_DMA_CONTROL.I_MM2S_STS_MNGR/all_is_idle_d1 ;
  wire \GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/sig_rst2all_stop_request ;
  wire [23:23]\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER/dmacr_i ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER/threshold_is_zero__6 ;
  wire \GEN_RESET_FOR_MM2S.RESET_I/soft_reset_re0 ;
  wire \GEN_RESET_FOR_S2MM.RESET_I/soft_reset_d1 ;
  wire \GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM/cmnds_queued ;
  wire [26:26]\GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM/p_1_out__0 ;
  wire [1:0]\GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM/smpl_cs ;
  wire \GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS/s2mm_decerr_i ;
  wire \GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS/s2mm_interr_i ;
  wire \GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS/s2mm_slverr_i ;
  wire \GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS/smpl_dma_overflow ;
  wire \GEN_S2MM_DMA_CONTROL.I_S2MM_STS_MNGR/all_is_idle_d1 ;
  wire \GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_CMD_STATUS/I_CMD_FIFO/USE_SINGLE_REG.sig_push_regfifo ;
  wire \GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/sig_rst2all_stop_request ;
  wire [23:23]\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER/dmacr_i ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER/halted1 ;
  wire \INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_13 ;
  wire \INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_68 ;
  wire \INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_69 ;
  wire \INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_70 ;
  wire \INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_8 ;
  wire \INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_9 ;
  wire \INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_10 ;
  wire \INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_11 ;
  wire \INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_35 ;
  wire \INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_9 ;
  wire \INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_91 ;
  wire \INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_92 ;
  wire \INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_93 ;
  wire I_AXI_DMA_REG_MODULE_n_130;
  wire I_AXI_DMA_REG_MODULE_n_132;
  wire I_AXI_DMA_REG_MODULE_n_2;
  wire I_AXI_DMA_REG_MODULE_n_22;
  wire I_AXI_DMA_REG_MODULE_n_23;
  wire I_AXI_DMA_REG_MODULE_n_3;
  wire I_AXI_DMA_REG_MODULE_n_4;
  wire I_AXI_DMA_REG_MODULE_n_5;
  wire I_AXI_DMA_REG_MODULE_n_6;
  wire I_AXI_DMA_REG_MODULE_n_7;
  wire I_PRMRY_DATAMOVER_n_14;
  wire I_PRMRY_DATAMOVER_n_38;
  wire I_RST_MODULE_n_14;
  wire I_RST_MODULE_n_15;
  wire I_RST_MODULE_n_19;
  wire I_RST_MODULE_n_20;
  wire I_RST_MODULE_n_21;
  wire [22:0]axi2ip_wrce;
  wire [5:0]\^axi_dma_tstvec ;
  wire axi_lite_reset_n;
  wire axi_resetn;
  wire m_axi_mm2s_aclk;
  wire [31:0]m_axi_mm2s_araddr;
  wire [0:0]\^m_axi_mm2s_arburst ;
  wire m_axi_mm2s_aresetn;
  wire [3:0]\^m_axi_mm2s_arlen ;
  wire m_axi_mm2s_arready;
  wire [2:2]\^m_axi_mm2s_arsize ;
  wire m_axi_mm2s_arvalid;
  wire [127:0]m_axi_mm2s_rdata;
  wire m_axi_mm2s_rlast;
  wire m_axi_mm2s_rready;
  wire [1:0]m_axi_mm2s_rresp;
  wire m_axi_mm2s_rvalid;
  wire m_axi_s2mm_aclk;
  wire m_axi_s2mm_aresetn;
  wire [31:0]m_axi_s2mm_awaddr;
  wire [0:0]\^m_axi_s2mm_awburst ;
  wire [4:0]\^m_axi_s2mm_awlen ;
  wire m_axi_s2mm_awready;
  wire [2:2]\^m_axi_s2mm_awsize ;
  wire m_axi_s2mm_awvalid;
  wire m_axi_s2mm_bready;
  wire [1:0]m_axi_s2mm_bresp;
  wire m_axi_s2mm_bvalid;
  wire [127:0]m_axi_s2mm_wdata;
  wire m_axi_s2mm_wlast;
  wire m_axi_s2mm_wready;
  wire [15:0]m_axi_s2mm_wstrb;
  wire m_axi_s2mm_wvalid;
  wire m_axi_sg_aresetn;
  wire m_axis_mm2s_sts_tready;
  wire m_axis_mm2s_sts_tvalid_int;
  wire [127:0]m_axis_mm2s_tdata;
  wire [15:0]m_axis_mm2s_tkeep;
  wire m_axis_mm2s_tlast;
  wire m_axis_mm2s_tready;
  wire m_axis_mm2s_tvalid;
  wire m_axis_s2mm_sts_tready;
  wire m_axis_s2mm_sts_tvalid_int;
  wire mm2s_all_idle;
  wire [0:0]mm2s_dmacr;
  wire mm2s_dmasr;
  wire mm2s_error;
  wire mm2s_halt_cmplt;
  wire mm2s_halted_clr;
  wire mm2s_halted_set;
  wire mm2s_introut;
  wire [19:0]mm2s_length;
  wire mm2s_length_wren;
  wire mm2s_prmry_reset_out_n;
  wire mm2s_prmry_resetn;
  wire [31:0]mm2s_sa;
  wire mm2s_scndry_resetn;
  wire mm2s_soft_reset_done;
  wire mm2s_stop;
  wire mm2s_stop_i;
  wire mm2s_sts_received;
  wire p_0_in;
  wire p_0_in_0;
  wire [19:0]p_1_in;
  wire [19:0]p_2_in;
  wire s2mm_all_idle;
  wire [31:0]s2mm_da;
  wire [0:0]s2mm_dmacr;
  wire s2mm_dmasr;
  wire s2mm_error;
  wire s2mm_halt_cmplt;
  wire s2mm_halted_clr;
  wire s2mm_halted_set;
  wire s2mm_introut;
  wire [19:0]s2mm_length;
  wire s2mm_length_wren;
  wire s2mm_prmry_reset_out_n;
  wire s2mm_prmry_resetn;
  wire s2mm_scndry_resetn;
  wire s2mm_soft_reset_done;
  wire s2mm_stop;
  wire s2mm_stop_i;
  wire s2mm_sts_received;
  wire s_axi_lite_aclk;
  wire [9:0]s_axi_lite_araddr;
  wire s_axi_lite_arready;
  wire s_axi_lite_arvalid;
  wire [9:0]s_axi_lite_awaddr;
  wire s_axi_lite_awready;
  wire s_axi_lite_awvalid;
  wire s_axi_lite_bready;
  wire s_axi_lite_bvalid;
  wire [31:0]s_axi_lite_rdata;
  wire s_axi_lite_rready;
  wire s_axi_lite_rvalid;
  wire [31:0]s_axi_lite_wdata;
  wire s_axi_lite_wvalid;
  wire [66:0]s_axis_mm2s_cmd_tdata_split;
  wire s_axis_mm2s_cmd_tready;
  wire s_axis_mm2s_cmd_tvalid_split;
  wire [66:0]s_axis_s2mm_cmd_tdata_split;
  wire s_axis_s2mm_cmd_tready;
  wire s_axis_s2mm_cmd_tvalid_split;
  wire [127:0]s_axis_s2mm_tdata;
  wire [15:0]s_axis_s2mm_tkeep;
  wire s_axis_s2mm_tlast;
  wire s_axis_s2mm_tready;
  wire s_axis_s2mm_tvalid;
  wire soft_reset;
  wire soft_reset_clr;

  assign axi_dma_tstvec[31] = \<const0> ;
  assign axi_dma_tstvec[30] = \<const0> ;
  assign axi_dma_tstvec[29] = \<const0> ;
  assign axi_dma_tstvec[28] = \<const0> ;
  assign axi_dma_tstvec[27] = \<const0> ;
  assign axi_dma_tstvec[26] = \<const0> ;
  assign axi_dma_tstvec[25] = \<const0> ;
  assign axi_dma_tstvec[24] = \<const0> ;
  assign axi_dma_tstvec[23] = \<const0> ;
  assign axi_dma_tstvec[22] = \<const0> ;
  assign axi_dma_tstvec[21] = \<const0> ;
  assign axi_dma_tstvec[20] = \<const0> ;
  assign axi_dma_tstvec[19] = \<const0> ;
  assign axi_dma_tstvec[18] = \<const0> ;
  assign axi_dma_tstvec[17] = \<const0> ;
  assign axi_dma_tstvec[16] = \<const0> ;
  assign axi_dma_tstvec[15] = \<const0> ;
  assign axi_dma_tstvec[14] = \<const0> ;
  assign axi_dma_tstvec[13] = \<const0> ;
  assign axi_dma_tstvec[12] = \<const0> ;
  assign axi_dma_tstvec[11] = \<const0> ;
  assign axi_dma_tstvec[10] = \<const0> ;
  assign axi_dma_tstvec[9] = \<const0> ;
  assign axi_dma_tstvec[8] = \<const0> ;
  assign axi_dma_tstvec[7] = \<const0> ;
  assign axi_dma_tstvec[6] = \<const0> ;
  assign axi_dma_tstvec[5:0] = \^axi_dma_tstvec [5:0];
  assign m_axi_mm2s_arburst[1] = \<const0> ;
  assign m_axi_mm2s_arburst[0] = \^m_axi_mm2s_arburst [0];
  assign m_axi_mm2s_arcache[3] = \<const0> ;
  assign m_axi_mm2s_arcache[2] = \<const0> ;
  assign m_axi_mm2s_arcache[1] = \<const0> ;
  assign m_axi_mm2s_arcache[0] = \<const0> ;
  assign m_axi_mm2s_arlen[7] = \<const0> ;
  assign m_axi_mm2s_arlen[6] = \<const0> ;
  assign m_axi_mm2s_arlen[5] = \<const0> ;
  assign m_axi_mm2s_arlen[4] = \<const0> ;
  assign m_axi_mm2s_arlen[3:0] = \^m_axi_mm2s_arlen [3:0];
  assign m_axi_mm2s_arprot[2] = \<const0> ;
  assign m_axi_mm2s_arprot[1] = \<const0> ;
  assign m_axi_mm2s_arprot[0] = \<const0> ;
  assign m_axi_mm2s_arsize[2] = \^m_axi_mm2s_arsize [2];
  assign m_axi_mm2s_arsize[1] = \<const0> ;
  assign m_axi_mm2s_arsize[0] = \<const0> ;
  assign m_axi_mm2s_aruser[3] = \<const0> ;
  assign m_axi_mm2s_aruser[2] = \<const0> ;
  assign m_axi_mm2s_aruser[1] = \<const0> ;
  assign m_axi_mm2s_aruser[0] = \<const0> ;
  assign m_axi_s2mm_awburst[1] = \<const0> ;
  assign m_axi_s2mm_awburst[0] = \^m_axi_s2mm_awburst [0];
  assign m_axi_s2mm_awcache[3] = \<const0> ;
  assign m_axi_s2mm_awcache[2] = \<const0> ;
  assign m_axi_s2mm_awcache[1] = \<const0> ;
  assign m_axi_s2mm_awcache[0] = \<const0> ;
  assign m_axi_s2mm_awlen[7] = \<const0> ;
  assign m_axi_s2mm_awlen[6] = \<const0> ;
  assign m_axi_s2mm_awlen[5] = \<const0> ;
  assign m_axi_s2mm_awlen[4:0] = \^m_axi_s2mm_awlen [4:0];
  assign m_axi_s2mm_awprot[2] = \<const0> ;
  assign m_axi_s2mm_awprot[1] = \<const0> ;
  assign m_axi_s2mm_awprot[0] = \<const0> ;
  assign m_axi_s2mm_awsize[2] = \^m_axi_s2mm_awsize [2];
  assign m_axi_s2mm_awsize[1] = \<const0> ;
  assign m_axi_s2mm_awsize[0] = \<const0> ;
  assign m_axi_s2mm_awuser[3] = \<const0> ;
  assign m_axi_s2mm_awuser[2] = \<const0> ;
  assign m_axi_s2mm_awuser[1] = \<const0> ;
  assign m_axi_s2mm_awuser[0] = \<const0> ;
  assign m_axi_sg_araddr[31] = \<const0> ;
  assign m_axi_sg_araddr[30] = \<const0> ;
  assign m_axi_sg_araddr[29] = \<const0> ;
  assign m_axi_sg_araddr[28] = \<const0> ;
  assign m_axi_sg_araddr[27] = \<const0> ;
  assign m_axi_sg_araddr[26] = \<const0> ;
  assign m_axi_sg_araddr[25] = \<const0> ;
  assign m_axi_sg_araddr[24] = \<const0> ;
  assign m_axi_sg_araddr[23] = \<const0> ;
  assign m_axi_sg_araddr[22] = \<const0> ;
  assign m_axi_sg_araddr[21] = \<const0> ;
  assign m_axi_sg_araddr[20] = \<const0> ;
  assign m_axi_sg_araddr[19] = \<const0> ;
  assign m_axi_sg_araddr[18] = \<const0> ;
  assign m_axi_sg_araddr[17] = \<const0> ;
  assign m_axi_sg_araddr[16] = \<const0> ;
  assign m_axi_sg_araddr[15] = \<const0> ;
  assign m_axi_sg_araddr[14] = \<const0> ;
  assign m_axi_sg_araddr[13] = \<const0> ;
  assign m_axi_sg_araddr[12] = \<const0> ;
  assign m_axi_sg_araddr[11] = \<const0> ;
  assign m_axi_sg_araddr[10] = \<const0> ;
  assign m_axi_sg_araddr[9] = \<const0> ;
  assign m_axi_sg_araddr[8] = \<const0> ;
  assign m_axi_sg_araddr[7] = \<const0> ;
  assign m_axi_sg_araddr[6] = \<const0> ;
  assign m_axi_sg_araddr[5] = \<const0> ;
  assign m_axi_sg_araddr[4] = \<const0> ;
  assign m_axi_sg_araddr[3] = \<const0> ;
  assign m_axi_sg_araddr[2] = \<const0> ;
  assign m_axi_sg_araddr[1] = \<const0> ;
  assign m_axi_sg_araddr[0] = \<const0> ;
  assign m_axi_sg_arburst[1] = \<const0> ;
  assign m_axi_sg_arburst[0] = \<const0> ;
  assign m_axi_sg_arcache[3] = \<const0> ;
  assign m_axi_sg_arcache[2] = \<const0> ;
  assign m_axi_sg_arcache[1] = \<const0> ;
  assign m_axi_sg_arcache[0] = \<const0> ;
  assign m_axi_sg_arlen[7] = \<const0> ;
  assign m_axi_sg_arlen[6] = \<const0> ;
  assign m_axi_sg_arlen[5] = \<const0> ;
  assign m_axi_sg_arlen[4] = \<const0> ;
  assign m_axi_sg_arlen[3] = \<const0> ;
  assign m_axi_sg_arlen[2] = \<const0> ;
  assign m_axi_sg_arlen[1] = \<const0> ;
  assign m_axi_sg_arlen[0] = \<const0> ;
  assign m_axi_sg_arprot[2] = \<const0> ;
  assign m_axi_sg_arprot[1] = \<const0> ;
  assign m_axi_sg_arprot[0] = \<const0> ;
  assign m_axi_sg_arsize[2] = \<const0> ;
  assign m_axi_sg_arsize[1] = \<const0> ;
  assign m_axi_sg_arsize[0] = \<const0> ;
  assign m_axi_sg_aruser[3] = \<const0> ;
  assign m_axi_sg_aruser[2] = \<const0> ;
  assign m_axi_sg_aruser[1] = \<const0> ;
  assign m_axi_sg_aruser[0] = \<const0> ;
  assign m_axi_sg_arvalid = \<const0> ;
  assign m_axi_sg_awaddr[31] = \<const0> ;
  assign m_axi_sg_awaddr[30] = \<const0> ;
  assign m_axi_sg_awaddr[29] = \<const0> ;
  assign m_axi_sg_awaddr[28] = \<const0> ;
  assign m_axi_sg_awaddr[27] = \<const0> ;
  assign m_axi_sg_awaddr[26] = \<const0> ;
  assign m_axi_sg_awaddr[25] = \<const0> ;
  assign m_axi_sg_awaddr[24] = \<const0> ;
  assign m_axi_sg_awaddr[23] = \<const0> ;
  assign m_axi_sg_awaddr[22] = \<const0> ;
  assign m_axi_sg_awaddr[21] = \<const0> ;
  assign m_axi_sg_awaddr[20] = \<const0> ;
  assign m_axi_sg_awaddr[19] = \<const0> ;
  assign m_axi_sg_awaddr[18] = \<const0> ;
  assign m_axi_sg_awaddr[17] = \<const0> ;
  assign m_axi_sg_awaddr[16] = \<const0> ;
  assign m_axi_sg_awaddr[15] = \<const0> ;
  assign m_axi_sg_awaddr[14] = \<const0> ;
  assign m_axi_sg_awaddr[13] = \<const0> ;
  assign m_axi_sg_awaddr[12] = \<const0> ;
  assign m_axi_sg_awaddr[11] = \<const0> ;
  assign m_axi_sg_awaddr[10] = \<const0> ;
  assign m_axi_sg_awaddr[9] = \<const0> ;
  assign m_axi_sg_awaddr[8] = \<const0> ;
  assign m_axi_sg_awaddr[7] = \<const0> ;
  assign m_axi_sg_awaddr[6] = \<const0> ;
  assign m_axi_sg_awaddr[5] = \<const0> ;
  assign m_axi_sg_awaddr[4] = \<const0> ;
  assign m_axi_sg_awaddr[3] = \<const0> ;
  assign m_axi_sg_awaddr[2] = \<const0> ;
  assign m_axi_sg_awaddr[1] = \<const0> ;
  assign m_axi_sg_awaddr[0] = \<const0> ;
  assign m_axi_sg_awburst[1] = \<const0> ;
  assign m_axi_sg_awburst[0] = \<const0> ;
  assign m_axi_sg_awcache[3] = \<const0> ;
  assign m_axi_sg_awcache[2] = \<const0> ;
  assign m_axi_sg_awcache[1] = \<const0> ;
  assign m_axi_sg_awcache[0] = \<const0> ;
  assign m_axi_sg_awlen[7] = \<const0> ;
  assign m_axi_sg_awlen[6] = \<const0> ;
  assign m_axi_sg_awlen[5] = \<const0> ;
  assign m_axi_sg_awlen[4] = \<const0> ;
  assign m_axi_sg_awlen[3] = \<const0> ;
  assign m_axi_sg_awlen[2] = \<const0> ;
  assign m_axi_sg_awlen[1] = \<const0> ;
  assign m_axi_sg_awlen[0] = \<const0> ;
  assign m_axi_sg_awprot[2] = \<const0> ;
  assign m_axi_sg_awprot[1] = \<const0> ;
  assign m_axi_sg_awprot[0] = \<const0> ;
  assign m_axi_sg_awsize[2] = \<const0> ;
  assign m_axi_sg_awsize[1] = \<const0> ;
  assign m_axi_sg_awsize[0] = \<const0> ;
  assign m_axi_sg_awuser[3] = \<const0> ;
  assign m_axi_sg_awuser[2] = \<const0> ;
  assign m_axi_sg_awuser[1] = \<const0> ;
  assign m_axi_sg_awuser[0] = \<const0> ;
  assign m_axi_sg_awvalid = \<const0> ;
  assign m_axi_sg_bready = \<const0> ;
  assign m_axi_sg_rready = \<const0> ;
  assign m_axi_sg_wdata[31] = \<const0> ;
  assign m_axi_sg_wdata[30] = \<const0> ;
  assign m_axi_sg_wdata[29] = \<const0> ;
  assign m_axi_sg_wdata[28] = \<const0> ;
  assign m_axi_sg_wdata[27] = \<const0> ;
  assign m_axi_sg_wdata[26] = \<const0> ;
  assign m_axi_sg_wdata[25] = \<const0> ;
  assign m_axi_sg_wdata[24] = \<const0> ;
  assign m_axi_sg_wdata[23] = \<const0> ;
  assign m_axi_sg_wdata[22] = \<const0> ;
  assign m_axi_sg_wdata[21] = \<const0> ;
  assign m_axi_sg_wdata[20] = \<const0> ;
  assign m_axi_sg_wdata[19] = \<const0> ;
  assign m_axi_sg_wdata[18] = \<const0> ;
  assign m_axi_sg_wdata[17] = \<const0> ;
  assign m_axi_sg_wdata[16] = \<const0> ;
  assign m_axi_sg_wdata[15] = \<const0> ;
  assign m_axi_sg_wdata[14] = \<const0> ;
  assign m_axi_sg_wdata[13] = \<const0> ;
  assign m_axi_sg_wdata[12] = \<const0> ;
  assign m_axi_sg_wdata[11] = \<const0> ;
  assign m_axi_sg_wdata[10] = \<const0> ;
  assign m_axi_sg_wdata[9] = \<const0> ;
  assign m_axi_sg_wdata[8] = \<const0> ;
  assign m_axi_sg_wdata[7] = \<const0> ;
  assign m_axi_sg_wdata[6] = \<const0> ;
  assign m_axi_sg_wdata[5] = \<const0> ;
  assign m_axi_sg_wdata[4] = \<const0> ;
  assign m_axi_sg_wdata[3] = \<const0> ;
  assign m_axi_sg_wdata[2] = \<const0> ;
  assign m_axi_sg_wdata[1] = \<const0> ;
  assign m_axi_sg_wdata[0] = \<const0> ;
  assign m_axi_sg_wlast = \<const0> ;
  assign m_axi_sg_wstrb[3] = \<const0> ;
  assign m_axi_sg_wstrb[2] = \<const0> ;
  assign m_axi_sg_wstrb[1] = \<const0> ;
  assign m_axi_sg_wstrb[0] = \<const0> ;
  assign m_axi_sg_wvalid = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[31] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[30] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[29] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[28] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[27] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[26] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[25] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[24] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[23] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[22] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[21] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[20] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[19] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[18] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[17] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[16] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[15] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[14] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[13] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[12] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[11] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[10] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[9] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[8] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[7] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[6] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[5] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[4] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[3] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[2] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[1] = \<const0> ;
  assign m_axis_mm2s_cntrl_tdata[0] = \<const0> ;
  assign m_axis_mm2s_cntrl_tkeep[3] = \<const0> ;
  assign m_axis_mm2s_cntrl_tkeep[2] = \<const0> ;
  assign m_axis_mm2s_cntrl_tkeep[1] = \<const0> ;
  assign m_axis_mm2s_cntrl_tkeep[0] = \<const0> ;
  assign m_axis_mm2s_cntrl_tlast = \<const0> ;
  assign m_axis_mm2s_cntrl_tvalid = \<const0> ;
  assign m_axis_mm2s_tdest[4] = \<const0> ;
  assign m_axis_mm2s_tdest[3] = \<const0> ;
  assign m_axis_mm2s_tdest[2] = \<const0> ;
  assign m_axis_mm2s_tdest[1] = \<const0> ;
  assign m_axis_mm2s_tdest[0] = \<const0> ;
  assign m_axis_mm2s_tid[4] = \<const0> ;
  assign m_axis_mm2s_tid[3] = \<const0> ;
  assign m_axis_mm2s_tid[2] = \<const0> ;
  assign m_axis_mm2s_tid[1] = \<const0> ;
  assign m_axis_mm2s_tid[0] = \<const0> ;
  assign m_axis_mm2s_tuser[3] = \<const0> ;
  assign m_axis_mm2s_tuser[2] = \<const0> ;
  assign m_axis_mm2s_tuser[1] = \<const0> ;
  assign m_axis_mm2s_tuser[0] = \<const0> ;
  assign mm2s_cntrl_reset_out_n = \<const0> ;
  assign s2mm_sts_reset_out_n = \<const0> ;
  assign s_axi_lite_bresp[1] = \<const0> ;
  assign s_axi_lite_bresp[0] = \<const0> ;
  assign s_axi_lite_rresp[1] = \<const0> ;
  assign s_axi_lite_rresp[0] = \<const0> ;
  assign s_axi_lite_wready = s_axi_lite_awready;
  assign s_axis_s2mm_sts_tready = \<const0> ;
  GND GND
       (.G(\<const0> ));
  design_1_axi_dma_0_0_axi_dma_mm2s_mngr \INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR 
       (.\FSM_sequential_smpl_cs_reg[0] (\INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_9 ),
        .\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19] (mm2s_length),
        .\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66] (mm2s_sa),
        .\GNE_SYNC_RESET.scndry_resetn_reg (\INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_8 ),
        .Q(\GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM/smpl_cs ),
        .all_is_idle_d1(\GEN_MM2S_DMA_CONTROL.I_MM2S_STS_MNGR/all_is_idle_d1 ),
        .axi_dma_tstvec(\^axi_dma_tstvec [4]),
        .cmnds_queued(\GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM/cmnds_queued ),
        .cmnds_queued_reg(\INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_13 ),
        .dma_decerr_reg(I_AXI_DMA_REG_MODULE_n_4),
        .dma_interr_reg(I_AXI_DMA_REG_MODULE_n_2),
        .dma_slverr_reg(I_AXI_DMA_REG_MODULE_n_3),
        .idle_reg(I_AXI_DMA_REG_MODULE_n_132),
        .m_axis_mm2s_sts_tready(m_axis_mm2s_sts_tready),
        .m_axis_mm2s_sts_tvalid_int(m_axis_mm2s_sts_tvalid_int),
        .mm2s_all_idle(mm2s_all_idle),
        .mm2s_cmd_wdata({s_axis_mm2s_cmd_tdata_split[66:34],s_axis_mm2s_cmd_tdata_split[26],s_axis_mm2s_cmd_tdata_split[19:0]}),
        .mm2s_decerr_i(\GEN_MM2S_DMA_CONTROL.I_MM2S_CMDSTS/mm2s_decerr_i ),
        .mm2s_decerr_i_reg(\INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_70 ),
        .mm2s_dmacr(mm2s_dmacr),
        .mm2s_dmasr(mm2s_dmasr),
        .mm2s_error(mm2s_error),
        .mm2s_halt_cmplt(mm2s_halt_cmplt),
        .mm2s_halted_clr(mm2s_halted_clr),
        .mm2s_halted_set(mm2s_halted_set),
        .mm2s_interr_i(\GEN_MM2S_DMA_CONTROL.I_MM2S_CMDSTS/mm2s_interr_i ),
        .mm2s_interr_i_reg(\INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_68 ),
        .mm2s_length_wren(mm2s_length_wren),
        .mm2s_scndry_resetn(mm2s_scndry_resetn),
        .mm2s_slverr_i(\GEN_MM2S_DMA_CONTROL.I_MM2S_CMDSTS/mm2s_slverr_i ),
        .mm2s_slverr_i_reg(\INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_69 ),
        .mm2s_stop(mm2s_stop),
        .mm2s_stop_i(mm2s_stop_i),
        .mm2s_sts_received(mm2s_sts_received),
        .p_0_in(p_0_in),
        .p_1_out__0(\GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM/p_1_out__0 ),
        .s2mm_scndry_resetn(s2mm_scndry_resetn),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .s_axis_mm2s_cmd_tready(s_axis_mm2s_cmd_tready),
        .s_axis_mm2s_cmd_tvalid_split(s_axis_mm2s_cmd_tvalid_split));
  design_1_axi_dma_0_0_axi_dma_sofeof_gen \INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_SOFEOF_GEN 
       (.axi_dma_tstvec(\^axi_dma_tstvec [1:0]),
        .m_axis_mm2s_tlast(m_axis_mm2s_tlast),
        .m_axis_mm2s_tready(m_axis_mm2s_tready),
        .m_axis_mm2s_tvalid(m_axis_mm2s_tvalid),
        .mm2s_prmry_resetn(mm2s_prmry_resetn),
        .p_0_in(p_0_in),
        .s_axi_lite_aclk(s_axi_lite_aclk));
  design_1_axi_dma_0_0_axi_dma_s2mm_mngr \INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR 
       (.D(p_2_in),
        .E(\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_11 ),
        .\FSM_sequential_smpl_cs_reg[0] (\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_10 ),
        .\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19] (s2mm_length),
        .\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66] ({s_axis_s2mm_cmd_tdata_split[66:35],s_axis_s2mm_cmd_tdata_split[33],s_axis_s2mm_cmd_tdata_split[26],s_axis_s2mm_cmd_tdata_split[19:0]}),
        .\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 (s2mm_da),
        .\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg (\GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_CMD_STATUS/I_CMD_FIFO/USE_SINGLE_REG.sig_push_regfifo ),
        .\GNE_SYNC_RESET.scndry_resetn_reg (\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_9 ),
        .\INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg (\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_91 ),
        .\INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_0 (I_PRMRY_DATAMOVER_n_38),
        .\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19] (p_1_in),
        .\INDETERMINATE_BTT_MODE.s2mm_decerr_i_reg (\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_93 ),
        .\INDETERMINATE_BTT_MODE.s2mm_done_reg (I_PRMRY_DATAMOVER_n_14),
        .\INDETERMINATE_BTT_MODE.s2mm_slverr_i_reg (\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_92 ),
        .Q(\GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM/smpl_cs ),
        .all_is_idle_d1(\GEN_S2MM_DMA_CONTROL.I_S2MM_STS_MNGR/all_is_idle_d1 ),
        .axi2ip_wrce(axi2ip_wrce[22]),
        .axi_dma_tstvec(\^axi_dma_tstvec [5]),
        .cmnds_queued(\GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM/cmnds_queued ),
        .cmnds_queued_reg(\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_35 ),
        .dma_decerr_reg(I_AXI_DMA_REG_MODULE_n_7),
        .dma_interr_reg(I_AXI_DMA_REG_MODULE_n_5),
        .dma_slverr_reg(I_AXI_DMA_REG_MODULE_n_6),
        .idle_reg(I_AXI_DMA_REG_MODULE_n_130),
        .m_axis_s2mm_sts_tready(m_axis_s2mm_sts_tready),
        .m_axis_s2mm_sts_tvalid_int(m_axis_s2mm_sts_tvalid_int),
        .mm2s_scndry_resetn(mm2s_scndry_resetn),
        .p_1_out__0(\GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM/p_1_out__0 ),
        .s2mm_all_idle(s2mm_all_idle),
        .s2mm_decerr_i(\GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS/s2mm_decerr_i ),
        .s2mm_dmacr(s2mm_dmacr),
        .s2mm_dmasr(s2mm_dmasr),
        .s2mm_error(s2mm_error),
        .s2mm_halt_cmplt(s2mm_halt_cmplt),
        .s2mm_halted_clr(s2mm_halted_clr),
        .s2mm_halted_set(s2mm_halted_set),
        .s2mm_halted_set_reg(I_RST_MODULE_n_19),
        .s2mm_interr_i(\GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS/s2mm_interr_i ),
        .s2mm_length_wren(s2mm_length_wren),
        .s2mm_scndry_resetn(s2mm_scndry_resetn),
        .s2mm_slverr_i(\GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS/s2mm_slverr_i ),
        .s2mm_stop(s2mm_stop),
        .s2mm_stop_i(s2mm_stop_i),
        .s2mm_sts_received(s2mm_sts_received),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .s_axi_lite_wdata(s_axi_lite_wdata[19:0]),
        .s_axis_s2mm_cmd_tready(s_axis_s2mm_cmd_tready),
        .s_axis_s2mm_cmd_tvalid_split(s_axis_s2mm_cmd_tvalid_split),
        .smpl_dma_overflow(\GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS/smpl_dma_overflow ));
  design_1_axi_dma_0_0_axi_dma_sofeof_gen_0 \INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_SOFEOF_GEN 
       (.\GEN_FOR_SYNC.s_last_d1_reg_0 (I_RST_MODULE_n_19),
        .axi_dma_tstvec(\^axi_dma_tstvec [3:2]),
        .s2mm_prmry_resetn(s2mm_prmry_resetn),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .s_axis_s2mm_tlast(s_axis_s2mm_tlast),
        .s_axis_s2mm_tready(s_axis_s2mm_tready),
        .s_axis_s2mm_tvalid(s_axis_s2mm_tvalid));
  design_1_axi_dma_0_0_axi_dma_reg_module I_AXI_DMA_REG_MODULE
       (.D(p_2_in),
        .E(\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_11 ),
        .\GEN_REG_FOR_SMPL.buffer_address_i_reg[31] (s2mm_da),
        .\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 (mm2s_sa),
        .\GEN_REG_FOR_SMPL.buffer_length_i_reg[19] (mm2s_length),
        .\GEN_REG_FOR_SMPL.buffer_length_wren_reg (I_AXI_DMA_REG_MODULE_n_130),
        .\GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 (I_AXI_DMA_REG_MODULE_n_132),
        .\GEN_SYNC_READ.s_axi_lite_rvalid_i_reg (s_axi_lite_rvalid),
        .\GEN_SYNC_WRITE.axi2ip_wrce_reg[22] ({axi2ip_wrce[22],axi2ip_wrce[12],axi2ip_wrce[0]}),
        .\GNE_SYNC_RESET.sft_rst_dly7_reg (\GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM/smpl_cs ),
        .\GNE_SYNC_RESET.sft_rst_dly7_reg_0 (\GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM/smpl_cs ),
        .Q(s2mm_length),
        .SR(p_0_in_0),
        .SS(\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER/dmacr_i ),
        .all_is_idle_d1(\GEN_S2MM_DMA_CONTROL.I_S2MM_STS_MNGR/all_is_idle_d1 ),
        .all_is_idle_d1_1(\GEN_MM2S_DMA_CONTROL.I_MM2S_STS_MNGR/all_is_idle_d1 ),
        .axi_dma_tstvec(\^axi_dma_tstvec [5:4]),
        .cmnds_queued(\GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM/cmnds_queued ),
        .cmnds_queued_2(\GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM/cmnds_queued ),
        .dma_decerr_reg(I_AXI_DMA_REG_MODULE_n_4),
        .dma_decerr_reg_0(I_AXI_DMA_REG_MODULE_n_7),
        .dma_decerr_reg_1(\INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_70 ),
        .dma_decerr_reg_2(\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_93 ),
        .dma_interr_reg(I_AXI_DMA_REG_MODULE_n_2),
        .dma_interr_reg_0(I_AXI_DMA_REG_MODULE_n_5),
        .dma_interr_reg_1(\INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_68 ),
        .dma_interr_reg_2(\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_91 ),
        .dma_slverr_reg(I_AXI_DMA_REG_MODULE_n_3),
        .dma_slverr_reg_0(I_AXI_DMA_REG_MODULE_n_6),
        .dma_slverr_reg_1(\INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_69 ),
        .dma_slverr_reg_2(\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_92 ),
        .\dmacr_i_reg[0] (mm2s_dmacr),
        .\dmacr_i_reg[0]_0 (s2mm_dmacr),
        .\dmacr_i_reg[0]_1 (s2mm_scndry_resetn),
        .\dmacr_i_reg[0]_2 (mm2s_scndry_resetn),
        .\dmacr_i_reg[16] (\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER/dmacr_i ),
        .\dmacr_i_reg[2] (I_AXI_DMA_REG_MODULE_n_22),
        .\dmacr_i_reg[2]_0 (I_AXI_DMA_REG_MODULE_n_23),
        .\dmacr_i_reg[4] (\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER/halted1 ),
        .halted_reg(I_RST_MODULE_n_14),
        .halted_reg_0(I_RST_MODULE_n_15),
        .idle_reg(\INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_8 ),
        .idle_reg_0(\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_9 ),
        .idle_reg_1(\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_35 ),
        .idle_reg_2(\INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_13 ),
        .m_axi_sg_aresetn(m_axi_sg_aresetn),
        .mm2s_all_idle(mm2s_all_idle),
        .mm2s_dmasr(mm2s_dmasr),
        .mm2s_error(mm2s_error),
        .mm2s_introut(mm2s_introut),
        .mm2s_length_wren(mm2s_length_wren),
        .mm2s_soft_reset_done(mm2s_soft_reset_done),
        .mm2s_stop(mm2s_stop),
        .mm2s_stop_i(mm2s_stop_i),
        .out(axi_lite_reset_n),
        .p_1_out__0(\GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM/p_1_out__0 ),
        .p_1_out__0_0(\GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM/p_1_out__0 ),
        .s2mm_all_idle(s2mm_all_idle),
        .s2mm_dmasr(s2mm_dmasr),
        .s2mm_error(s2mm_error),
        .s2mm_introut(s2mm_introut),
        .s2mm_length_wren(s2mm_length_wren),
        .s2mm_soft_reset_done(s2mm_soft_reset_done),
        .s2mm_stop(s2mm_stop),
        .s2mm_stop_i(s2mm_stop_i),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .s_axi_lite_araddr(s_axi_lite_araddr),
        .s_axi_lite_arready(s_axi_lite_arready),
        .s_axi_lite_arvalid(s_axi_lite_arvalid),
        .s_axi_lite_awaddr(s_axi_lite_awaddr[6:2]),
        .s_axi_lite_awready(s_axi_lite_awready),
        .s_axi_lite_awvalid(s_axi_lite_awvalid),
        .s_axi_lite_bready(s_axi_lite_bready),
        .s_axi_lite_bvalid(s_axi_lite_bvalid),
        .s_axi_lite_rdata(s_axi_lite_rdata),
        .s_axi_lite_rready(s_axi_lite_rready),
        .s_axi_lite_wdata(s_axi_lite_wdata),
        .s_axi_lite_wvalid(s_axi_lite_wvalid),
        .soft_reset(soft_reset),
        .soft_reset_clr(soft_reset_clr),
        .soft_reset_d1(\GEN_RESET_FOR_S2MM.RESET_I/soft_reset_d1 ),
        .soft_reset_re0(\GEN_RESET_FOR_MM2S.RESET_I/soft_reset_re0 ),
        .threshold_is_zero__6(\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER/threshold_is_zero__6 ));
  design_1_axi_dma_0_0_axi_datamover I_PRMRY_DATAMOVER
       (.D({s_axis_mm2s_cmd_tdata_split[66:34],s_axis_mm2s_cmd_tdata_split[26],s_axis_mm2s_cmd_tdata_split[19:0]}),
        .E(\GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_CMD_STATUS/I_CMD_FIFO/USE_SINGLE_REG.sig_push_regfifo ),
        .\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[34] (I_PRMRY_DATAMOVER_n_38),
        .\USE_SINGLE_REG.sig_regfifo_dout_reg_reg[66] ({s_axis_s2mm_cmd_tdata_split[66:35],s_axis_s2mm_cmd_tdata_split[33],s_axis_s2mm_cmd_tdata_split[26],s_axis_s2mm_cmd_tdata_split[19:0]}),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .m_axi_mm2s_araddr(m_axi_mm2s_araddr),
        .m_axi_mm2s_arburst(\^m_axi_mm2s_arburst ),
        .m_axi_mm2s_arlen(\^m_axi_mm2s_arlen ),
        .m_axi_mm2s_arready(m_axi_mm2s_arready),
        .m_axi_mm2s_arsize(\^m_axi_mm2s_arsize ),
        .m_axi_mm2s_arvalid(m_axi_mm2s_arvalid),
        .m_axi_mm2s_rdata(m_axi_mm2s_rdata),
        .m_axi_mm2s_rlast(m_axi_mm2s_rlast),
        .m_axi_mm2s_rready(m_axi_mm2s_rready),
        .m_axi_mm2s_rresp(m_axi_mm2s_rresp),
        .m_axi_mm2s_rvalid(m_axi_mm2s_rvalid),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .m_axi_s2mm_awaddr(m_axi_s2mm_awaddr),
        .m_axi_s2mm_awburst(\^m_axi_s2mm_awburst ),
        .m_axi_s2mm_awlen(\^m_axi_s2mm_awlen ),
        .m_axi_s2mm_awready(m_axi_s2mm_awready),
        .m_axi_s2mm_awsize(\^m_axi_s2mm_awsize ),
        .m_axi_s2mm_awvalid(m_axi_s2mm_awvalid),
        .m_axi_s2mm_bready(m_axi_s2mm_bready),
        .m_axi_s2mm_bresp(m_axi_s2mm_bresp),
        .m_axi_s2mm_bvalid(m_axi_s2mm_bvalid),
        .m_axi_s2mm_wdata(m_axi_s2mm_wdata),
        .m_axi_s2mm_wlast(m_axi_s2mm_wlast),
        .m_axi_s2mm_wready(m_axi_s2mm_wready),
        .m_axi_s2mm_wstrb(m_axi_s2mm_wstrb),
        .m_axi_s2mm_wvalid(m_axi_s2mm_wvalid),
        .m_axis_mm2s_sts_tready(m_axis_mm2s_sts_tready),
        .m_axis_mm2s_sts_tvalid_int(m_axis_mm2s_sts_tvalid_int),
        .m_axis_mm2s_tdata(m_axis_mm2s_tdata),
        .m_axis_mm2s_tkeep(m_axis_mm2s_tkeep),
        .m_axis_mm2s_tlast(m_axis_mm2s_tlast),
        .m_axis_mm2s_tready(m_axis_mm2s_tready),
        .m_axis_mm2s_tvalid(m_axis_mm2s_tvalid),
        .m_axis_s2mm_sts_tready(m_axis_s2mm_sts_tready),
        .m_axis_s2mm_sts_tvalid_int(m_axis_s2mm_sts_tvalid_int),
        .mm2s_decerr_i(\GEN_MM2S_DMA_CONTROL.I_MM2S_CMDSTS/mm2s_decerr_i ),
        .mm2s_halt_cmplt(mm2s_halt_cmplt),
        .mm2s_interr_i(\GEN_MM2S_DMA_CONTROL.I_MM2S_CMDSTS/mm2s_interr_i ),
        .mm2s_slverr_i(\GEN_MM2S_DMA_CONTROL.I_MM2S_CMDSTS/mm2s_slverr_i ),
        .mm2s_sts_received(mm2s_sts_received),
        .out(m_axi_mm2s_aresetn),
        .s2mm_decerr_i(\GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS/s2mm_decerr_i ),
        .s2mm_halt_cmplt(s2mm_halt_cmplt),
        .s2mm_interr_i(\GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS/s2mm_interr_i ),
        .s2mm_slverr_i(\GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS/s2mm_slverr_i ),
        .s2mm_sts_received(s2mm_sts_received),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .s_axis_mm2s_cmd_tready(s_axis_mm2s_cmd_tready),
        .s_axis_mm2s_cmd_tvalid_split(s_axis_mm2s_cmd_tvalid_split),
        .s_axis_s2mm_cmd_tready(s_axis_s2mm_cmd_tready),
        .s_axis_s2mm_cmd_tvalid_split(s_axis_s2mm_cmd_tvalid_split),
        .s_axis_s2mm_tdata(s_axis_s2mm_tdata),
        .s_axis_s2mm_tkeep(s_axis_s2mm_tkeep),
        .s_axis_s2mm_tlast(s_axis_s2mm_tlast),
        .s_axis_s2mm_tready(s_axis_s2mm_tready),
        .s_axis_s2mm_tvalid(s_axis_s2mm_tvalid),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg(m_axi_s2mm_aresetn),
        .sig_rst2all_stop_request(\GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/sig_rst2all_stop_request ),
        .sig_rst2all_stop_request_0(\GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/sig_rst2all_stop_request ),
        .sig_s_h_halt_reg_reg(I_RST_MODULE_n_20),
        .sig_s_h_halt_reg_reg_0(I_RST_MODULE_n_21),
        .smpl_dma_overflow(\GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS/smpl_dma_overflow ),
        .sts_received_i_reg(I_PRMRY_DATAMOVER_n_14),
        .sts_received_i_reg_0(p_1_in));
  design_1_axi_dma_0_0_axi_dma_rst_module I_RST_MODULE
       (.\GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_s_level_out_d4 (axi_lite_reset_n),
        .\GEN_SYNC_WRITE.axi2ip_wrce_reg[12] (\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER/dmacr_i ),
        .\GNE_SYNC_RESET.halt_i_reg (I_RST_MODULE_n_20),
        .\GNE_SYNC_RESET.halt_i_reg_0 (I_RST_MODULE_n_21),
        .\GNE_SYNC_RESET.prmry_resetn_reg (mm2s_prmry_resetn),
        .\GNE_SYNC_RESET.prmry_resetn_reg_0 (s2mm_prmry_resetn),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg (m_axi_mm2s_aresetn),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg_0 (m_axi_s2mm_aresetn),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg_1 (\INCLUDE_MM2S_SOF_EOF_GENERATOR.I_MM2S_DMA_MNGR_n_9 ),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg_2 (I_AXI_DMA_REG_MODULE_n_23),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg_3 (I_AXI_DMA_REG_MODULE_n_22),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg_4 (\INCLUDE_S2MM_SOF_EOF_GENERATOR.I_S2MM_DMA_MNGR_n_10 ),
        .\GNE_SYNC_RESET.scndry_resetn_reg (s2mm_scndry_resetn),
        .\GNE_SYNC_RESET.scndry_resetn_reg_0 (\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER/halted1 ),
        .\GNE_SYNC_RESET.scndry_resetn_reg_1 (I_RST_MODULE_n_14),
        .\GNE_SYNC_RESET.scndry_resetn_reg_2 (I_RST_MODULE_n_15),
        .\GNE_SYNC_RESET.scndry_resetn_reg_3 (I_RST_MODULE_n_19),
        .SR(p_0_in_0),
        .SS(\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER/dmacr_i ),
        .axi_resetn(axi_resetn),
        .\dmacr_i_reg[16] ({axi2ip_wrce[12],axi2ip_wrce[0]}),
        .m_axi_sg_aresetn(m_axi_sg_aresetn),
        .mm2s_all_idle(mm2s_all_idle),
        .mm2s_dmasr(mm2s_dmasr),
        .mm2s_halt_cmplt(mm2s_halt_cmplt),
        .mm2s_halted_clr(mm2s_halted_clr),
        .mm2s_halted_set(mm2s_halted_set),
        .mm2s_prmry_reset_out_n(mm2s_prmry_reset_out_n),
        .mm2s_soft_reset_done(mm2s_soft_reset_done),
        .mm2s_stop(mm2s_stop),
        .out(mm2s_scndry_resetn),
        .p_0_in(p_0_in),
        .s2mm_all_idle(s2mm_all_idle),
        .s2mm_dmasr(s2mm_dmasr),
        .s2mm_halt_cmplt(s2mm_halt_cmplt),
        .s2mm_halted_clr(s2mm_halted_clr),
        .s2mm_halted_set(s2mm_halted_set),
        .s2mm_prmry_reset_out_n(s2mm_prmry_reset_out_n),
        .s2mm_soft_reset_done(s2mm_soft_reset_done),
        .s2mm_stop(s2mm_stop),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .sig_rst2all_stop_request(\GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/sig_rst2all_stop_request ),
        .sig_rst2all_stop_request_0(\GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/sig_rst2all_stop_request ),
        .soft_reset(soft_reset),
        .soft_reset_clr(soft_reset_clr),
        .soft_reset_d1(\GEN_RESET_FOR_S2MM.RESET_I/soft_reset_d1 ),
        .soft_reset_re0(\GEN_RESET_FOR_MM2S.RESET_I/soft_reset_re0 ),
        .threshold_is_zero__6(\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER/threshold_is_zero__6 ));
endmodule

module design_1_axi_dma_0_0_axi_dma_lite_if
   (s_axi_lite_awready,
    s_axi_lite_arready,
    s_axi_lite_bvalid,
    \GEN_SYNC_READ.s_axi_lite_rvalid_i_reg_0 ,
    \GEN_SYNC_WRITE.axi2ip_wrce_reg[22]_0 ,
    E,
    \GEN_SYNC_WRITE.axi2ip_wrce_reg[13]_0 ,
    \GEN_SYNC_WRITE.axi2ip_wrce_reg[10]_0 ,
    \GEN_SYNC_WRITE.axi2ip_wrce_reg[6]_0 ,
    p_0_in1_in,
    buffer_length_wren0,
    buffer_length_wren0_0,
    \GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 ,
    s_axi_lite_rdata,
    s_axi_lite_aclk,
    SR,
    s_axi_lite_awvalid,
    s_axi_lite_wvalid,
    s_axi_lite_arvalid,
    out,
    s_axi_lite_bready,
    s_axi_lite_rready,
    s_axi_lite_awaddr,
    buffer_length_wren1,
    Q,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[0]_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 ,
    \GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[4]_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[12]_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[14]_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata[0]_i_2_0 ,
    s2mm_dmasr,
    \GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2_1 ,
    \GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_1 ,
    \GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata[12]_i_2_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_1 ,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[2]_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[2]_1 ,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[3]_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[13]_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_1 ,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_2 ,
    \GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_3 ,
    \GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2_1 ,
    \GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2_0 ,
    \GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2_1 ,
    s_axi_lite_araddr);
  output s_axi_lite_awready;
  output s_axi_lite_arready;
  output s_axi_lite_bvalid;
  output \GEN_SYNC_READ.s_axi_lite_rvalid_i_reg_0 ;
  output [2:0]\GEN_SYNC_WRITE.axi2ip_wrce_reg[22]_0 ;
  output [0:0]E;
  output \GEN_SYNC_WRITE.axi2ip_wrce_reg[13]_0 ;
  output [0:0]\GEN_SYNC_WRITE.axi2ip_wrce_reg[10]_0 ;
  output [0:0]\GEN_SYNC_WRITE.axi2ip_wrce_reg[6]_0 ;
  output p_0_in1_in;
  output buffer_length_wren0;
  output buffer_length_wren0_0;
  output [2:0]\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 ;
  output [31:0]s_axi_lite_rdata;
  input s_axi_lite_aclk;
  input [0:0]SR;
  input s_axi_lite_awvalid;
  input s_axi_lite_wvalid;
  input s_axi_lite_arvalid;
  input out;
  input s_axi_lite_bready;
  input s_axi_lite_rready;
  input [4:0]s_axi_lite_awaddr;
  input buffer_length_wren1;
  input [19:0]Q;
  input [31:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata_reg[0]_0 ;
  input [27:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2_0 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata_reg[4]_0 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata_reg[12]_0 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata_reg[14]_0 ;
  input [19:0]\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata[0]_i_2_0 ;
  input s2mm_dmasr;
  input \GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2_1 ;
  input [1:0]\GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_0 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_1 ;
  input [2:0]\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_0 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata[12]_i_2_0 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_1 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata_reg[2]_0 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata_reg[2]_1 ;
  input [0:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[3]_0 ;
  input [0:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[13]_0 ;
  input [7:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_0 ;
  input [7:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_1 ;
  input [7:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_2 ;
  input [7:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_3 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2_0 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2_1 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2_0 ;
  input \GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2_1 ;
  input [9:0]s_axi_lite_araddr;

  wire [0:0]E;
  wire [2:0]\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[0]_i_2_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[0]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[0]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[10]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[11]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[12]_i_2_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[12]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[12]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[13]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[13]_i_3_n_0 ;
  wire [2:0]\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_1 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[14]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[15]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[15]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[15]_i_4_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[16]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[16]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[17]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[17]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[18]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[18]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ;
  wire [19:0]\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_6_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_7_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2_1 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[1]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[1]_i_4_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[20]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[21]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[22]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[23]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[24]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[25]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[26]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[27]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[28]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[29]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[2]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[2]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[30]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[31]_i_4_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[3]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[3]_i_3_n_0 ;
  wire [1:0]\GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_1 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[4]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2_1 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[5]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2_1 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[6]_i_3_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[6]_i_4_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[7]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[8]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata[9]_i_2_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata_reg[0]_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata_reg[12]_0 ;
  wire [0:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[13]_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata_reg[14]_0 ;
  wire [7:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_0 ;
  wire [7:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_1 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata_reg[2]_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata_reg[2]_1 ;
  wire [31:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 ;
  wire [27:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 ;
  wire [7:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_2 ;
  wire [7:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_3 ;
  wire [0:0]\GEN_SYNC_READ.s_axi_lite_rdata_reg[3]_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rdata_reg[4]_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rvalid_i_i_1_n_0 ;
  wire \GEN_SYNC_READ.s_axi_lite_rvalid_i_reg_0 ;
  wire \GEN_SYNC_WRITE.axi2ip_wrce[0]_i_1_n_0 ;
  wire \GEN_SYNC_WRITE.axi2ip_wrce[10]_i_1_n_0 ;
  wire \GEN_SYNC_WRITE.axi2ip_wrce[12]_i_1_n_0 ;
  wire \GEN_SYNC_WRITE.axi2ip_wrce[13]_i_1_n_0 ;
  wire \GEN_SYNC_WRITE.axi2ip_wrce[18]_i_1_n_0 ;
  wire \GEN_SYNC_WRITE.axi2ip_wrce[1]_i_1_n_0 ;
  wire \GEN_SYNC_WRITE.axi2ip_wrce[22]_i_1_n_0 ;
  wire \GEN_SYNC_WRITE.axi2ip_wrce[22]_i_2_n_0 ;
  wire \GEN_SYNC_WRITE.axi2ip_wrce[6]_i_1_n_0 ;
  wire [0:0]\GEN_SYNC_WRITE.axi2ip_wrce_reg[10]_0 ;
  wire \GEN_SYNC_WRITE.axi2ip_wrce_reg[13]_0 ;
  wire [2:0]\GEN_SYNC_WRITE.axi2ip_wrce_reg[22]_0 ;
  wire [0:0]\GEN_SYNC_WRITE.axi2ip_wrce_reg[6]_0 ;
  wire \GEN_SYNC_WRITE.bvalid_i_i_1_n_0 ;
  wire \GEN_SYNC_WRITE.rdy_i_2_n_0 ;
  wire \GEN_SYNC_WRITE.wr_addr_cap_i_1_n_0 ;
  wire \GEN_SYNC_WRITE.wr_data_cap_i_1_n_0 ;
  wire \GEN_SYNC_WRITE.wr_in_progress_i_1_n_0 ;
  wire [19:0]Q;
  wire [0:0]SR;
  wire [9:0]araddr;
  wire arvalid;
  wire arvalid_d1;
  wire arvalid_d1_i_1_n_0;
  wire arvalid_re;
  wire awvalid;
  wire awvalid_d1;
  wire awvalid_d10;
  wire [9:0]axi2ip_rdaddr;
  wire [9:0]axi2ip_rdaddr_i;
  wire buffer_length_wren0;
  wire buffer_length_wren0_0;
  wire buffer_length_wren1;
  wire [31:0]ip2axi_rddata1_out;
  wire out;
  wire p_0_in1_in;
  wire rdy;
  wire rvalid;
  wire s2mm_dmasr;
  wire s_axi_lite_aclk;
  wire [9:0]s_axi_lite_araddr;
  wire s_axi_lite_arready;
  wire s_axi_lite_arvalid;
  wire [4:0]s_axi_lite_awaddr;
  wire s_axi_lite_awready;
  wire s_axi_lite_awvalid;
  wire s_axi_lite_bready;
  wire s_axi_lite_bvalid;
  wire [31:0]s_axi_lite_rdata;
  wire s_axi_lite_rready;
  wire s_axi_lite_wvalid;
  wire wr_addr_cap;
  wire wr_data_cap;
  wire wr_data_cap0;
  wire wr_in_progress;
  wire wvalid;
  wire wvalid_d1;

  (* SOFT_HLUTNM = "soft_lutpair23" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_REG_FOR_SMPL.buffer_length_wren_i_1 
       (.I0(\GEN_SYNC_WRITE.axi2ip_wrce_reg[22]_0 [2]),
        .I1(buffer_length_wren1),
        .O(buffer_length_wren0));
  (* SOFT_HLUTNM = "soft_lutpair23" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_REG_FOR_SMPL.buffer_length_wren_i_1__0 
       (.I0(\GEN_SYNC_WRITE.axi2ip_wrce_reg[10]_0 ),
        .I1(buffer_length_wren1),
        .O(buffer_length_wren0_0));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_READ.axi2ip_rdaddr_i_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(arvalid_re),
        .D(araddr[0]),
        .Q(axi2ip_rdaddr_i[0]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_READ.axi2ip_rdaddr_i_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(arvalid_re),
        .D(araddr[1]),
        .Q(axi2ip_rdaddr_i[1]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_READ.axi2ip_rdaddr_i_reg[2] 
       (.C(s_axi_lite_aclk),
        .CE(arvalid_re),
        .D(araddr[2]),
        .Q(axi2ip_rdaddr_i[2]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_READ.axi2ip_rdaddr_i_reg[3] 
       (.C(s_axi_lite_aclk),
        .CE(arvalid_re),
        .D(araddr[3]),
        .Q(axi2ip_rdaddr_i[3]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_READ.axi2ip_rdaddr_i_reg[4] 
       (.C(s_axi_lite_aclk),
        .CE(arvalid_re),
        .D(araddr[4]),
        .Q(axi2ip_rdaddr_i[4]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_READ.axi2ip_rdaddr_i_reg[5] 
       (.C(s_axi_lite_aclk),
        .CE(arvalid_re),
        .D(araddr[5]),
        .Q(axi2ip_rdaddr_i[5]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_READ.axi2ip_rdaddr_i_reg[6] 
       (.C(s_axi_lite_aclk),
        .CE(arvalid_re),
        .D(araddr[6]),
        .Q(axi2ip_rdaddr_i[6]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_READ.axi2ip_rdaddr_i_reg[7] 
       (.C(s_axi_lite_aclk),
        .CE(arvalid_re),
        .D(araddr[7]),
        .Q(axi2ip_rdaddr_i[7]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_READ.axi2ip_rdaddr_i_reg[8] 
       (.C(s_axi_lite_aclk),
        .CE(arvalid_re),
        .D(araddr[8]),
        .Q(axi2ip_rdaddr_i[8]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_READ.axi2ip_rdaddr_i_reg[9] 
       (.C(s_axi_lite_aclk),
        .CE(arvalid_re),
        .D(araddr[9]),
        .Q(axi2ip_rdaddr_i[9]),
        .R(SR));
  FDRE \GEN_SYNC_READ.axi2ip_rdaddr_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(axi2ip_rdaddr_i[0]),
        .Q(axi2ip_rdaddr[0]),
        .R(SR));
  FDRE \GEN_SYNC_READ.axi2ip_rdaddr_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(axi2ip_rdaddr_i[1]),
        .Q(axi2ip_rdaddr[1]),
        .R(SR));
  FDRE \GEN_SYNC_READ.axi2ip_rdaddr_reg[2] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(axi2ip_rdaddr_i[2]),
        .Q(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .R(SR));
  FDRE \GEN_SYNC_READ.axi2ip_rdaddr_reg[3] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(axi2ip_rdaddr_i[3]),
        .Q(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .R(SR));
  FDRE \GEN_SYNC_READ.axi2ip_rdaddr_reg[4] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(axi2ip_rdaddr_i[4]),
        .Q(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .R(SR));
  FDRE \GEN_SYNC_READ.axi2ip_rdaddr_reg[5] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(axi2ip_rdaddr_i[5]),
        .Q(axi2ip_rdaddr[5]),
        .R(SR));
  FDRE \GEN_SYNC_READ.axi2ip_rdaddr_reg[6] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(axi2ip_rdaddr_i[6]),
        .Q(axi2ip_rdaddr[6]),
        .R(SR));
  FDRE \GEN_SYNC_READ.axi2ip_rdaddr_reg[7] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(axi2ip_rdaddr_i[7]),
        .Q(axi2ip_rdaddr[7]),
        .R(SR));
  FDRE \GEN_SYNC_READ.axi2ip_rdaddr_reg[8] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(axi2ip_rdaddr_i[8]),
        .Q(axi2ip_rdaddr[8]),
        .R(SR));
  FDRE \GEN_SYNC_READ.axi2ip_rdaddr_reg[9] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(axi2ip_rdaddr_i[9]),
        .Q(axi2ip_rdaddr[9]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_READ.rvalid_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_arready),
        .Q(rvalid),
        .R(SR));
  LUT6 #(
    .INIT(64'hAAAAA888A888A888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[0]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[0]_i_2_n_0 ),
        .I2(Q[0]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [0]),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .O(ip2axi_rddata1_out[0]));
  LUT4 #(
    .INIT(16'h0A0C)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[0]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[0]_i_3_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[0]_0 ),
        .I2(axi2ip_rdaddr[6]),
        .I3(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000F0CC00AA0000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[0]_i_3 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [0]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[0]_i_2_0 ),
        .I2(s2mm_dmasr),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[0]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[10]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [10]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [10]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[10]_i_2_n_0 ),
        .O(ip2axi_rddata1_out[10]));
  LUT5 #(
    .INIT(32'h8888F888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[10]_i_2 
       (.I0(Q[10]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [8]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_4_n_0 ),
        .I4(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[10]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[11]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [11]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [11]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[11]_i_2_n_0 ),
        .O(ip2axi_rddata1_out[11]));
  LUT5 #(
    .INIT(32'h8888F888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[11]_i_2 
       (.I0(Q[11]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [9]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_4_n_0 ),
        .I4(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[11]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAA888A888A888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[12]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[12]_i_2_n_0 ),
        .I2(Q[12]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [12]),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .O(ip2axi_rddata1_out[12]));
  LUT4 #(
    .INIT(16'h0A0C)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[12]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[12]_i_3_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[12]_0 ),
        .I2(axi2ip_rdaddr[6]),
        .I3(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[12]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000F0CC00AA0000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[12]_i_3 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [12]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_0 [0]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[12]_i_2_0 ),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[12]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[13]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(Q[13]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [13]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[13]_i_2_n_0 ),
        .O(ip2axi_rddata1_out[13]));
  LUT6 #(
    .INIT(64'h00000000FFEAEAEA)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[13]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[13]_i_3_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_0 [1]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[13]_0 ),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_7_n_0 ),
        .I5(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[13]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000C00000A000000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[13]_i_3 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [10]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [13]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I5(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[13]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAA888A888A888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[14]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_n_0 ),
        .I2(Q[14]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [14]),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .O(ip2axi_rddata1_out[14]));
  LUT4 #(
    .INIT(16'h0A0C)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_3_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[14]_0 ),
        .I2(axi2ip_rdaddr[6]),
        .I3(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000F0CC00AA0000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[14]_i_3 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [14]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_0 [2]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_1 ),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[15]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [15]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [15]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_3_n_0 ),
        .O(ip2axi_rddata1_out[15]));
  (* SOFT_HLUTNM = "soft_lutpair17" *) 
  LUT5 #(
    .INIT(32'h00000008)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[15]_i_2 
       (.I0(axi2ip_rdaddr[5]),
        .I1(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I4(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h8888F888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[15]_i_3 
       (.I0(Q[15]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [11]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_4_n_0 ),
        .I4(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair18" *) 
  LUT4 #(
    .INIT(16'h0040)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[15]_i_4 
       (.I0(axi2ip_rdaddr[5]),
        .I1(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[16]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(Q[16]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [16]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[16]_i_2_n_0 ),
        .O(ip2axi_rddata1_out[16]));
  LUT6 #(
    .INIT(64'h00000000FFEAEAEA)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[16]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[16]_i_3_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_0 [0]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_1 [0]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_7_n_0 ),
        .I5(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[16]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000C00000A000000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[16]_i_3 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [12]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [16]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I5(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[16]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[17]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(Q[17]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [17]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[17]_i_2_n_0 ),
        .O(ip2axi_rddata1_out[17]));
  LUT6 #(
    .INIT(64'h00000000FFEAEAEA)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[17]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[17]_i_3_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_0 [1]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_1 [1]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_7_n_0 ),
        .I5(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[17]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000C00000A000000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[17]_i_3 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [13]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [17]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I5(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[17]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[18]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(Q[18]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [18]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[18]_i_2_n_0 ),
        .O(ip2axi_rddata1_out[18]));
  LUT6 #(
    .INIT(64'h00000000FFEAEAEA)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[18]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[18]_i_3_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_0 [2]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_1 [2]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_7_n_0 ),
        .I5(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[18]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000C00000A000000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[18]_i_3 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [14]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [18]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I5(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[18]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(Q[19]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [19]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_n_0 ),
        .O(ip2axi_rddata1_out[19]));
  LUT5 #(
    .INIT(32'h00000001)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2 
       (.I0(axi2ip_rdaddr[0]),
        .I1(axi2ip_rdaddr[7]),
        .I2(axi2ip_rdaddr[8]),
        .I3(axi2ip_rdaddr[9]),
        .I4(axi2ip_rdaddr[1]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair17" *) 
  LUT5 #(
    .INIT(32'h00002000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3 
       (.I0(axi2ip_rdaddr[6]),
        .I1(axi2ip_rdaddr[5]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair18" *) 
  LUT5 #(
    .INIT(32'h00000020)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4 
       (.I0(axi2ip_rdaddr[6]),
        .I1(axi2ip_rdaddr[5]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'h00000000FFEAEAEA)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_6_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_0 [3]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_1 [3]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_7_n_0 ),
        .I5(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h000C00000A000000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_6 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [15]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [19]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I5(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h0001)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[19]_i_7 
       (.I0(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I1(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I3(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAA888A888A888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[1]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2_n_0 ),
        .I2(Q[1]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [1]),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .O(ip2axi_rddata1_out[1]));
  LUT4 #(
    .INIT(16'h0A0C)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[1]_i_3_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[1]_i_4_n_0 ),
        .I2(axi2ip_rdaddr[6]),
        .I3(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h30380038)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[1]_i_3 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [1]),
        .I1(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2_1 ),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[1]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h03830083)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[1]_i_4 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [0]),
        .I1(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2_0 ),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[1]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8F8F888888888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[20]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [20]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[20]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_0 [4]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ),
        .O(ip2axi_rddata1_out[20]));
  LUT6 #(
    .INIT(64'h000000000C00000A)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[20]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_1 [4]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [16]),
        .I2(axi2ip_rdaddr[5]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[20]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8F8F888888888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[21]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [21]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[21]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_0 [5]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ),
        .O(ip2axi_rddata1_out[21]));
  LUT6 #(
    .INIT(64'h000000000C00000A)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[21]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_1 [5]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [17]),
        .I2(axi2ip_rdaddr[5]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[21]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8F8F888888888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[22]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [22]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[22]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_0 [6]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ),
        .O(ip2axi_rddata1_out[22]));
  LUT6 #(
    .INIT(64'h000000000C00000A)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[22]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_1 [6]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [18]),
        .I2(axi2ip_rdaddr[5]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[22]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8F8F888888888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[23]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [23]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[23]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_0 [7]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ),
        .O(ip2axi_rddata1_out[23]));
  LUT6 #(
    .INIT(64'h000000000C00000A)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[23]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_1 [7]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [19]),
        .I2(axi2ip_rdaddr[5]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[23]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8F8F888888888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[24]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [24]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[24]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_2 [0]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ),
        .O(ip2axi_rddata1_out[24]));
  LUT6 #(
    .INIT(64'h000000000C00000A)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[24]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_3 [0]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [20]),
        .I2(axi2ip_rdaddr[5]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[24]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8F8F888888888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[25]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [25]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[25]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_2 [1]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ),
        .O(ip2axi_rddata1_out[25]));
  LUT6 #(
    .INIT(64'h000000000C00000A)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[25]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_3 [1]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [21]),
        .I2(axi2ip_rdaddr[5]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[25]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8F8F888888888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[26]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [26]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[26]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_2 [2]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ),
        .O(ip2axi_rddata1_out[26]));
  LUT6 #(
    .INIT(64'h000000000C00000A)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[26]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_3 [2]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [22]),
        .I2(axi2ip_rdaddr[5]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[26]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8F8F888888888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[27]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [27]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[27]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_2 [3]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ),
        .O(ip2axi_rddata1_out[27]));
  LUT6 #(
    .INIT(64'h000000000C00000A)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[27]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_3 [3]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [23]),
        .I2(axi2ip_rdaddr[5]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[27]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8F8F888888888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[28]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [28]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[28]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_2 [4]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ),
        .O(ip2axi_rddata1_out[28]));
  LUT6 #(
    .INIT(64'h000000000C00000A)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[28]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_3 [4]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [24]),
        .I2(axi2ip_rdaddr[5]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[28]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8F8F888888888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[29]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [29]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[29]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_2 [5]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ),
        .O(ip2axi_rddata1_out[29]));
  LUT6 #(
    .INIT(64'h000000000C00000A)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[29]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_3 [5]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [25]),
        .I2(axi2ip_rdaddr[5]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[29]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[2]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(Q[2]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [2]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[2]_i_2_n_0 ),
        .O(ip2axi_rddata1_out[2]));
  LUT6 #(
    .INIT(64'h00000000FFEAEAEA)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[2]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[2]_i_3_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[2]_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[2]_1 ),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_7_n_0 ),
        .I5(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[2]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000C00000A000000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[2]_i_3 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [1]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [2]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I5(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[2]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8F8F888888888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[30]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [30]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[30]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_2 [6]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ),
        .O(ip2axi_rddata1_out[30]));
  LUT6 #(
    .INIT(64'h000000000C00000A)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[30]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_3 [6]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [26]),
        .I2(axi2ip_rdaddr[5]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[30]_i_2_n_0 ));
  LUT3 #(
    .INIT(8'h8F)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rvalid_i_reg_0 ),
        .I1(s_axi_lite_rready),
        .I2(out),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'hFFF8F8F888888888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[31]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [31]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_4_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_2 [7]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ),
        .O(ip2axi_rddata1_out[31]));
  LUT6 #(
    .INIT(64'h0010000000000000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3 
       (.I0(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I1(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I3(axi2ip_rdaddr[5]),
        .I4(axi2ip_rdaddr[6]),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h000000000C00000A)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[31]_i_4 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_3 [7]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [27]),
        .I2(axi2ip_rdaddr[5]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair19" *) 
  LUT4 #(
    .INIT(16'h0200)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5 
       (.I0(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I1(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I3(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6 
       (.I0(axi2ip_rdaddr[1]),
        .I1(axi2ip_rdaddr[9]),
        .I2(axi2ip_rdaddr[8]),
        .I3(axi2ip_rdaddr[7]),
        .I4(axi2ip_rdaddr[0]),
        .I5(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[3]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(Q[3]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [3]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[3]_i_2_n_0 ),
        .O(ip2axi_rddata1_out[3]));
  LUT6 #(
    .INIT(64'h00000000FFEAEAEA)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[3]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[3]_i_3_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_0 [0]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_5_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[3]_0 ),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_7_n_0 ),
        .I5(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[3]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h000C00000A000000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[3]_i_3 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [2]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [3]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I5(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAA888A888A888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[4]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_n_0 ),
        .I2(Q[4]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [4]),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .O(ip2axi_rddata1_out[4]));
  LUT4 #(
    .INIT(16'h0A0C)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[4]_i_3_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata_reg[4]_0 ),
        .I2(axi2ip_rdaddr[6]),
        .I3(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000F0CC00AA0000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[4]_i_3 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [4]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_0 [1]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_1 ),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I4(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I5(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[4]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[5]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(Q[5]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [5]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2_n_0 ),
        .O(ip2axi_rddata1_out[5]));
  LUT6 #(
    .INIT(64'h00000000FFFFF888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [3]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_4_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [5]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[6]_i_3_n_0 ),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[5]_i_3_n_0 ),
        .I5(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h08000800000C0000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[5]_i_3 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2_0 ),
        .I1(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2_1 ),
        .I5(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[5]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[6]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(Q[6]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [6]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2_n_0 ),
        .O(ip2axi_rddata1_out[6]));
  LUT6 #(
    .INIT(64'h00000000FFFFF888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [4]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_4_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [6]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[6]_i_3_n_0 ),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[6]_i_4_n_0 ),
        .I5(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair19" *) 
  LUT4 #(
    .INIT(16'h1000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[6]_i_3 
       (.I0(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I1(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I3(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[6]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h08000800000C0000)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[6]_i_4 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2_0 ),
        .I1(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [0]),
        .I2(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [1]),
        .I3(\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 [2]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2_1 ),
        .I5(axi2ip_rdaddr[5]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[6]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[7]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [7]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [7]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[7]_i_2_n_0 ),
        .O(ip2axi_rddata1_out[7]));
  LUT5 #(
    .INIT(32'h8888F888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[7]_i_2 
       (.I0(Q[7]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [5]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_4_n_0 ),
        .I4(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[7]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[8]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [8]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [8]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[8]_i_2_n_0 ),
        .O(ip2axi_rddata1_out[8]));
  LUT5 #(
    .INIT(32'h8888F888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[8]_i_2 
       (.I0(Q[8]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [6]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_4_n_0 ),
        .I4(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[8]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hAAAAAAAAAA808080)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[9]_i_1 
       (.I0(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_2_n_0 ),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 [9]),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_2_n_0 ),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 [9]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_4_n_0 ),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[9]_i_2_n_0 ),
        .O(ip2axi_rddata1_out[9]));
  LUT5 #(
    .INIT(32'h8888F888)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[9]_i_2 
       (.I0(Q[9]),
        .I1(\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_3_n_0 ),
        .I2(\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 [7]),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[15]_i_4_n_0 ),
        .I4(axi2ip_rdaddr[6]),
        .O(\GEN_SYNC_READ.s_axi_lite_rdata[9]_i_2_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[0]),
        .Q(s_axi_lite_rdata[0]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[10] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[10]),
        .Q(s_axi_lite_rdata[10]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[11] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[11]),
        .Q(s_axi_lite_rdata[11]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[12] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[12]),
        .Q(s_axi_lite_rdata[12]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[13] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[13]),
        .Q(s_axi_lite_rdata[13]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[14] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[14]),
        .Q(s_axi_lite_rdata[14]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[15] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[15]),
        .Q(s_axi_lite_rdata[15]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[16] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[16]),
        .Q(s_axi_lite_rdata[16]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[17] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[17]),
        .Q(s_axi_lite_rdata[17]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[18] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[18]),
        .Q(s_axi_lite_rdata[18]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[19] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[19]),
        .Q(s_axi_lite_rdata[19]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[1]),
        .Q(s_axi_lite_rdata[1]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[20] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[20]),
        .Q(s_axi_lite_rdata[20]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[21] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[21]),
        .Q(s_axi_lite_rdata[21]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[22] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[22]),
        .Q(s_axi_lite_rdata[22]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[23] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[23]),
        .Q(s_axi_lite_rdata[23]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[24] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[24]),
        .Q(s_axi_lite_rdata[24]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[25] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[25]),
        .Q(s_axi_lite_rdata[25]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[26] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[26]),
        .Q(s_axi_lite_rdata[26]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[27] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[27]),
        .Q(s_axi_lite_rdata[27]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[28] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[28]),
        .Q(s_axi_lite_rdata[28]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[29] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[29]),
        .Q(s_axi_lite_rdata[29]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[2] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[2]),
        .Q(s_axi_lite_rdata[2]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[30] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[30]),
        .Q(s_axi_lite_rdata[30]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[31] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[31]),
        .Q(s_axi_lite_rdata[31]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[3] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[3]),
        .Q(s_axi_lite_rdata[3]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[4] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[4]),
        .Q(s_axi_lite_rdata[4]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[5] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[5]),
        .Q(s_axi_lite_rdata[5]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[6] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[6]),
        .Q(s_axi_lite_rdata[6]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[7] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[7]),
        .Q(s_axi_lite_rdata[7]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[8] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[8]),
        .Q(s_axi_lite_rdata[8]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  FDRE \GEN_SYNC_READ.s_axi_lite_rdata_reg[9] 
       (.C(s_axi_lite_aclk),
        .CE(rvalid),
        .D(ip2axi_rddata1_out[9]),
        .Q(s_axi_lite_rdata[9]),
        .R(\GEN_SYNC_READ.s_axi_lite_rdata[31]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair21" *) 
  LUT4 #(
    .INIT(16'h0C88)) 
    \GEN_SYNC_READ.s_axi_lite_rvalid_i_i_1 
       (.I0(rvalid),
        .I1(out),
        .I2(s_axi_lite_rready),
        .I3(\GEN_SYNC_READ.s_axi_lite_rvalid_i_reg_0 ),
        .O(\GEN_SYNC_READ.s_axi_lite_rvalid_i_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_READ.s_axi_lite_rvalid_i_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_READ.s_axi_lite_rvalid_i_i_1_n_0 ),
        .Q(\GEN_SYNC_READ.s_axi_lite_rvalid_i_reg_0 ),
        .R(1'b0));
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_SYNC_WRITE.awvalid_d1_i_1 
       (.I0(s_axi_lite_bvalid),
        .I1(out),
        .O(awvalid_d10));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_WRITE.awvalid_d1_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(awvalid),
        .Q(awvalid_d1),
        .R(awvalid_d10));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    \GEN_SYNC_WRITE.axi2ip_wrce[0]_i_1 
       (.I0(\GEN_SYNC_WRITE.axi2ip_wrce[22]_i_2_n_0 ),
        .I1(s_axi_lite_awaddr[2]),
        .I2(s_axi_lite_awaddr[3]),
        .I3(s_axi_lite_awaddr[0]),
        .I4(s_axi_lite_awaddr[4]),
        .I5(s_axi_lite_awaddr[1]),
        .O(\GEN_SYNC_WRITE.axi2ip_wrce[0]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000000400)) 
    \GEN_SYNC_WRITE.axi2ip_wrce[10]_i_1 
       (.I0(\GEN_SYNC_WRITE.axi2ip_wrce[22]_i_2_n_0 ),
        .I1(s_axi_lite_awaddr[3]),
        .I2(s_axi_lite_awaddr[2]),
        .I3(s_axi_lite_awaddr[1]),
        .I4(s_axi_lite_awaddr[0]),
        .I5(s_axi_lite_awaddr[4]),
        .O(\GEN_SYNC_WRITE.axi2ip_wrce[10]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000400000000)) 
    \GEN_SYNC_WRITE.axi2ip_wrce[12]_i_1 
       (.I0(\GEN_SYNC_WRITE.axi2ip_wrce[22]_i_2_n_0 ),
        .I1(s_axi_lite_awaddr[3]),
        .I2(s_axi_lite_awaddr[0]),
        .I3(s_axi_lite_awaddr[4]),
        .I4(s_axi_lite_awaddr[1]),
        .I5(s_axi_lite_awaddr[2]),
        .O(\GEN_SYNC_WRITE.axi2ip_wrce[12]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000040000000000)) 
    \GEN_SYNC_WRITE.axi2ip_wrce[13]_i_1 
       (.I0(\GEN_SYNC_WRITE.axi2ip_wrce[22]_i_2_n_0 ),
        .I1(s_axi_lite_awaddr[3]),
        .I2(s_axi_lite_awaddr[4]),
        .I3(s_axi_lite_awaddr[0]),
        .I4(s_axi_lite_awaddr[1]),
        .I5(s_axi_lite_awaddr[2]),
        .O(\GEN_SYNC_WRITE.axi2ip_wrce[13]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000040000)) 
    \GEN_SYNC_WRITE.axi2ip_wrce[18]_i_1 
       (.I0(s_axi_lite_awaddr[3]),
        .I1(s_axi_lite_awaddr[1]),
        .I2(s_axi_lite_awaddr[0]),
        .I3(s_axi_lite_awaddr[2]),
        .I4(s_axi_lite_awaddr[4]),
        .I5(\GEN_SYNC_WRITE.axi2ip_wrce[22]_i_2_n_0 ),
        .O(\GEN_SYNC_WRITE.axi2ip_wrce[18]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000010000)) 
    \GEN_SYNC_WRITE.axi2ip_wrce[1]_i_1 
       (.I0(\GEN_SYNC_WRITE.axi2ip_wrce[22]_i_2_n_0 ),
        .I1(s_axi_lite_awaddr[2]),
        .I2(s_axi_lite_awaddr[3]),
        .I3(s_axi_lite_awaddr[4]),
        .I4(s_axi_lite_awaddr[0]),
        .I5(s_axi_lite_awaddr[1]),
        .O(\GEN_SYNC_WRITE.axi2ip_wrce[1]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0004000000000000)) 
    \GEN_SYNC_WRITE.axi2ip_wrce[22]_i_1 
       (.I0(s_axi_lite_awaddr[3]),
        .I1(s_axi_lite_awaddr[1]),
        .I2(s_axi_lite_awaddr[0]),
        .I3(\GEN_SYNC_WRITE.axi2ip_wrce[22]_i_2_n_0 ),
        .I4(s_axi_lite_awaddr[2]),
        .I5(s_axi_lite_awaddr[4]),
        .O(\GEN_SYNC_WRITE.axi2ip_wrce[22]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair20" *) 
  LUT2 #(
    .INIT(4'h7)) 
    \GEN_SYNC_WRITE.axi2ip_wrce[22]_i_2 
       (.I0(rdy),
        .I1(out),
        .O(\GEN_SYNC_WRITE.axi2ip_wrce[22]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000040000)) 
    \GEN_SYNC_WRITE.axi2ip_wrce[6]_i_1 
       (.I0(s_axi_lite_awaddr[3]),
        .I1(s_axi_lite_awaddr[1]),
        .I2(s_axi_lite_awaddr[0]),
        .I3(s_axi_lite_awaddr[4]),
        .I4(s_axi_lite_awaddr[2]),
        .I5(\GEN_SYNC_WRITE.axi2ip_wrce[22]_i_2_n_0 ),
        .O(\GEN_SYNC_WRITE.axi2ip_wrce[6]_i_1_n_0 ));
  FDRE \GEN_SYNC_WRITE.axi2ip_wrce_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_WRITE.axi2ip_wrce[0]_i_1_n_0 ),
        .Q(\GEN_SYNC_WRITE.axi2ip_wrce_reg[22]_0 [0]),
        .R(1'b0));
  FDRE \GEN_SYNC_WRITE.axi2ip_wrce_reg[10] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_WRITE.axi2ip_wrce[10]_i_1_n_0 ),
        .Q(\GEN_SYNC_WRITE.axi2ip_wrce_reg[10]_0 ),
        .R(1'b0));
  FDRE \GEN_SYNC_WRITE.axi2ip_wrce_reg[12] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_WRITE.axi2ip_wrce[12]_i_1_n_0 ),
        .Q(\GEN_SYNC_WRITE.axi2ip_wrce_reg[22]_0 [1]),
        .R(1'b0));
  FDRE \GEN_SYNC_WRITE.axi2ip_wrce_reg[13] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_WRITE.axi2ip_wrce[13]_i_1_n_0 ),
        .Q(\GEN_SYNC_WRITE.axi2ip_wrce_reg[13]_0 ),
        .R(1'b0));
  FDRE \GEN_SYNC_WRITE.axi2ip_wrce_reg[18] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_WRITE.axi2ip_wrce[18]_i_1_n_0 ),
        .Q(E),
        .R(1'b0));
  FDRE \GEN_SYNC_WRITE.axi2ip_wrce_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_WRITE.axi2ip_wrce[1]_i_1_n_0 ),
        .Q(p_0_in1_in),
        .R(1'b0));
  FDRE \GEN_SYNC_WRITE.axi2ip_wrce_reg[22] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_WRITE.axi2ip_wrce[22]_i_1_n_0 ),
        .Q(\GEN_SYNC_WRITE.axi2ip_wrce_reg[22]_0 [2]),
        .R(1'b0));
  FDRE \GEN_SYNC_WRITE.axi2ip_wrce_reg[6] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_WRITE.axi2ip_wrce[6]_i_1_n_0 ),
        .Q(\GEN_SYNC_WRITE.axi2ip_wrce_reg[6]_0 ),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair20" *) 
  LUT4 #(
    .INIT(16'h44C0)) 
    \GEN_SYNC_WRITE.bvalid_i_i_1 
       (.I0(s_axi_lite_bready),
        .I1(out),
        .I2(s_axi_lite_awready),
        .I3(s_axi_lite_bvalid),
        .O(\GEN_SYNC_WRITE.bvalid_i_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_WRITE.bvalid_i_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_WRITE.bvalid_i_i_1_n_0 ),
        .Q(s_axi_lite_bvalid),
        .R(1'b0));
  LUT2 #(
    .INIT(4'hB)) 
    \GEN_SYNC_WRITE.rdy_i_1 
       (.I0(rdy),
        .I1(out),
        .O(wr_data_cap0));
  (* SOFT_HLUTNM = "soft_lutpair22" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_SYNC_WRITE.rdy_i_2 
       (.I0(wr_addr_cap),
        .I1(wr_data_cap),
        .O(\GEN_SYNC_WRITE.rdy_i_2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_WRITE.rdy_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_WRITE.rdy_i_2_n_0 ),
        .Q(rdy),
        .R(wr_data_cap0));
  (* SOFT_HLUTNM = "soft_lutpair22" *) 
  LUT4 #(
    .INIT(16'hFF10)) 
    \GEN_SYNC_WRITE.wr_addr_cap_i_1 
       (.I0(wr_in_progress),
        .I1(awvalid_d1),
        .I2(awvalid),
        .I3(wr_addr_cap),
        .O(\GEN_SYNC_WRITE.wr_addr_cap_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_WRITE.wr_addr_cap_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_WRITE.wr_addr_cap_i_1_n_0 ),
        .Q(wr_addr_cap),
        .R(wr_data_cap0));
  LUT3 #(
    .INIT(8'hF4)) 
    \GEN_SYNC_WRITE.wr_data_cap_i_1 
       (.I0(wvalid_d1),
        .I1(wvalid),
        .I2(wr_data_cap),
        .O(\GEN_SYNC_WRITE.wr_data_cap_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_WRITE.wr_data_cap_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_WRITE.wr_data_cap_i_1_n_0 ),
        .Q(wr_data_cap),
        .R(wr_data_cap0));
  LUT3 #(
    .INIT(8'hF4)) 
    \GEN_SYNC_WRITE.wr_in_progress_i_1 
       (.I0(awvalid_d1),
        .I1(awvalid),
        .I2(wr_in_progress),
        .O(\GEN_SYNC_WRITE.wr_in_progress_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_WRITE.wr_in_progress_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_SYNC_WRITE.wr_in_progress_i_1_n_0 ),
        .Q(wr_in_progress),
        .R(awvalid_d10));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_WRITE.wready_i_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(rdy),
        .Q(s_axi_lite_awready),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_SYNC_WRITE.wvalid_d1_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(wvalid),
        .Q(wvalid_d1),
        .R(awvalid_d10));
  FDRE #(
    .INIT(1'b0)) 
    \araddr_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_araddr[0]),
        .Q(araddr[0]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \araddr_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_araddr[1]),
        .Q(araddr[1]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \araddr_reg[2] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_araddr[2]),
        .Q(araddr[2]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \araddr_reg[3] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_araddr[3]),
        .Q(araddr[3]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \araddr_reg[4] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_araddr[4]),
        .Q(araddr[4]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \araddr_reg[5] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_araddr[5]),
        .Q(araddr[5]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \araddr_reg[6] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_araddr[6]),
        .Q(araddr[6]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \araddr_reg[7] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_araddr[7]),
        .Q(araddr[7]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \araddr_reg[8] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_araddr[8]),
        .Q(araddr[8]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \araddr_reg[9] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_araddr[9]),
        .Q(araddr[9]),
        .R(SR));
  LUT3 #(
    .INIT(8'h04)) 
    arready_i_i_2
       (.I0(arvalid_d1),
        .I1(arvalid),
        .I2(\GEN_SYNC_READ.s_axi_lite_rvalid_i_reg_0 ),
        .O(arvalid_re));
  FDRE #(
    .INIT(1'b0)) 
    arready_i_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(arvalid_re),
        .Q(s_axi_lite_arready),
        .R(SR));
  (* SOFT_HLUTNM = "soft_lutpair21" *) 
  LUT3 #(
    .INIT(8'h08)) 
    arvalid_d1_i_1
       (.I0(out),
        .I1(arvalid),
        .I2(\GEN_SYNC_READ.s_axi_lite_rvalid_i_reg_0 ),
        .O(arvalid_d1_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    arvalid_d1_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(arvalid_d1_i_1_n_0),
        .Q(arvalid_d1),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    arvalid_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_arvalid),
        .Q(arvalid),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    awvalid_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_awvalid),
        .Q(awvalid),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    wvalid_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axi_lite_wvalid),
        .Q(wvalid),
        .R(SR));
endmodule

module design_1_axi_dma_0_0_axi_dma_mm2s_cmdsts_if
   (s_axis_mm2s_cmd_tvalid_split,
    sts_received_i_reg_0,
    m_axis_mm2s_sts_tready,
    D,
    mm2s_interr_i_reg_0,
    mm2s_slverr_i_reg_0,
    mm2s_decerr_i_reg_0,
    mm2s_error,
    p_0_in,
    mm2s_decerr_i,
    s_axi_lite_aclk,
    mm2s_interr_i,
    mm2s_slverr_i,
    \GEN_NO_HOLD_DATA.s_axis_mm2s_cmd_tvalid_reg_0 ,
    sts_received_i_reg_1,
    mm2s_stop_i,
    Q,
    mm2s_scndry_resetn,
    m_axis_mm2s_sts_tvalid_int,
    dma_interr_reg,
    dma_slverr_reg,
    dma_decerr_reg);
  output s_axis_mm2s_cmd_tvalid_split;
  output sts_received_i_reg_0;
  output m_axis_mm2s_sts_tready;
  output [0:0]D;
  output mm2s_interr_i_reg_0;
  output mm2s_slverr_i_reg_0;
  output mm2s_decerr_i_reg_0;
  output mm2s_error;
  input p_0_in;
  input mm2s_decerr_i;
  input s_axi_lite_aclk;
  input mm2s_interr_i;
  input mm2s_slverr_i;
  input \GEN_NO_HOLD_DATA.s_axis_mm2s_cmd_tvalid_reg_0 ;
  input sts_received_i_reg_1;
  input mm2s_stop_i;
  input [1:0]Q;
  input mm2s_scndry_resetn;
  input m_axis_mm2s_sts_tvalid_int;
  input dma_interr_reg;
  input dma_slverr_reg;
  input dma_decerr_reg;

  wire [0:0]D;
  wire \GEN_NO_HOLD_DATA.s_axis_mm2s_cmd_tvalid_reg_0 ;
  wire [1:0]Q;
  wire dma_decerr_reg;
  wire dma_interr_reg;
  wire dma_slverr_reg;
  wire m_axis_mm2s_sts_tready;
  wire m_axis_mm2s_sts_tvalid_int;
  wire mm2s_decerr_i;
  wire mm2s_decerr_i_reg_0;
  wire mm2s_error;
  wire mm2s_error_i_1_n_0;
  wire mm2s_interr_i;
  wire mm2s_interr_i_reg_0;
  wire mm2s_scndry_resetn;
  wire mm2s_slverr_i;
  wire mm2s_slverr_i_reg_0;
  wire mm2s_smpl_decerr_set;
  wire mm2s_smpl_interr_set;
  wire mm2s_smpl_slverr_set;
  wire mm2s_stop_i;
  wire p_0_in;
  wire s_axi_lite_aclk;
  wire s_axis_mm2s_cmd_tvalid_split;
  wire sts_received_i_reg_0;
  wire sts_received_i_reg_1;
  wire sts_tready_i_1_n_0;

  LUT5 #(
    .INIT(32'h00110300)) 
    \FSM_sequential_smpl_cs[1]_i_3 
       (.I0(s_axis_mm2s_cmd_tvalid_split),
        .I1(mm2s_stop_i),
        .I2(sts_received_i_reg_0),
        .I3(Q[1]),
        .I4(Q[0]),
        .O(D));
  LUT2 #(
    .INIT(4'hE)) 
    \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER/dma_decerr_i_1 
       (.I0(mm2s_smpl_decerr_set),
        .I1(dma_decerr_reg),
        .O(mm2s_decerr_i_reg_0));
  (* SOFT_HLUTNM = "soft_lutpair2" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER/dma_interr_i_1 
       (.I0(mm2s_smpl_interr_set),
        .I1(dma_interr_reg),
        .O(mm2s_interr_i_reg_0));
  LUT2 #(
    .INIT(4'hE)) 
    \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER/dma_slverr_i_1 
       (.I0(mm2s_smpl_slverr_set),
        .I1(dma_slverr_reg),
        .O(mm2s_slverr_i_reg_0));
  FDRE \GEN_NO_HOLD_DATA.s_axis_mm2s_cmd_tvalid_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_NO_HOLD_DATA.s_axis_mm2s_cmd_tvalid_reg_0 ),
        .Q(s_axis_mm2s_cmd_tvalid_split),
        .R(p_0_in));
  FDRE #(
    .INIT(1'b0)) 
    mm2s_decerr_i_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(mm2s_decerr_i),
        .Q(mm2s_smpl_decerr_set),
        .R(p_0_in));
  (* SOFT_HLUTNM = "soft_lutpair2" *) 
  LUT4 #(
    .INIT(16'hFFFE)) 
    mm2s_error_i_1
       (.I0(mm2s_smpl_interr_set),
        .I1(mm2s_smpl_decerr_set),
        .I2(mm2s_smpl_slverr_set),
        .I3(mm2s_error),
        .O(mm2s_error_i_1_n_0));
  FDRE mm2s_error_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(mm2s_error_i_1_n_0),
        .Q(mm2s_error),
        .R(p_0_in));
  FDRE #(
    .INIT(1'b0)) 
    mm2s_interr_i_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(mm2s_interr_i),
        .Q(mm2s_smpl_interr_set),
        .R(p_0_in));
  FDRE #(
    .INIT(1'b0)) 
    mm2s_slverr_i_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(mm2s_slverr_i),
        .Q(mm2s_smpl_slverr_set),
        .R(p_0_in));
  FDRE #(
    .INIT(1'b0)) 
    sts_received_i_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(sts_received_i_reg_1),
        .Q(sts_received_i_reg_0),
        .R(1'b0));
  LUT4 #(
    .INIT(16'h02A2)) 
    sts_tready_i_1
       (.I0(mm2s_scndry_resetn),
        .I1(sts_received_i_reg_0),
        .I2(m_axis_mm2s_sts_tready),
        .I3(m_axis_mm2s_sts_tvalid_int),
        .O(sts_tready_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sts_tready_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(sts_tready_i_1_n_0),
        .Q(m_axis_mm2s_sts_tready),
        .R(1'b0));
endmodule

module design_1_axi_dma_0_0_axi_dma_mm2s_mngr
   (mm2s_halted_clr,
    mm2s_halted_set,
    all_is_idle_d1,
    mm2s_stop,
    cmnds_queued,
    s_axis_mm2s_cmd_tvalid_split,
    mm2s_sts_received,
    m_axis_mm2s_sts_tready,
    \GNE_SYNC_RESET.scndry_resetn_reg ,
    \FSM_sequential_smpl_cs_reg[0] ,
    Q,
    axi_dma_tstvec,
    cmnds_queued_reg,
    mm2s_cmd_wdata,
    mm2s_interr_i_reg,
    mm2s_slverr_i_reg,
    mm2s_decerr_i_reg,
    mm2s_error,
    p_0_in,
    s_axi_lite_aclk,
    mm2s_decerr_i,
    mm2s_interr_i,
    mm2s_slverr_i,
    mm2s_dmacr,
    mm2s_all_idle,
    mm2s_stop_i,
    idle_reg,
    mm2s_scndry_resetn,
    s2mm_scndry_resetn,
    mm2s_length_wren,
    mm2s_dmasr,
    mm2s_halt_cmplt,
    m_axis_mm2s_sts_tvalid_int,
    s_axis_mm2s_cmd_tready,
    dma_interr_reg,
    dma_slverr_reg,
    dma_decerr_reg,
    \GEN_CMD_BTT_LESS_23.cmnd_data_reg[66] ,
    p_1_out__0,
    \GEN_CMD_BTT_LESS_23.cmnd_data_reg[19] );
  output mm2s_halted_clr;
  output mm2s_halted_set;
  output all_is_idle_d1;
  output mm2s_stop;
  output cmnds_queued;
  output s_axis_mm2s_cmd_tvalid_split;
  output mm2s_sts_received;
  output m_axis_mm2s_sts_tready;
  output \GNE_SYNC_RESET.scndry_resetn_reg ;
  output \FSM_sequential_smpl_cs_reg[0] ;
  output [1:0]Q;
  output [0:0]axi_dma_tstvec;
  output cmnds_queued_reg;
  output [53:0]mm2s_cmd_wdata;
  output mm2s_interr_i_reg;
  output mm2s_slverr_i_reg;
  output mm2s_decerr_i_reg;
  output mm2s_error;
  input p_0_in;
  input s_axi_lite_aclk;
  input mm2s_decerr_i;
  input mm2s_interr_i;
  input mm2s_slverr_i;
  input [0:0]mm2s_dmacr;
  input mm2s_all_idle;
  input mm2s_stop_i;
  input idle_reg;
  input mm2s_scndry_resetn;
  input s2mm_scndry_resetn;
  input mm2s_length_wren;
  input mm2s_dmasr;
  input mm2s_halt_cmplt;
  input m_axis_mm2s_sts_tvalid_int;
  input s_axis_mm2s_cmd_tready;
  input dma_interr_reg;
  input dma_slverr_reg;
  input dma_decerr_reg;
  input [31:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66] ;
  input [0:0]p_1_out__0;
  input [19:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19] ;

  wire \FSM_sequential_smpl_cs_reg[0] ;
  wire [19:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19] ;
  wire [31:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66] ;
  wire \GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM_n_6 ;
  wire \GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM_n_8 ;
  wire \GNE_SYNC_RESET.scndry_resetn_reg ;
  wire [1:0]Q;
  wire all_is_idle_d1;
  wire [0:0]axi_dma_tstvec;
  wire cmnds_queued;
  wire cmnds_queued_reg;
  wire dma_decerr_reg;
  wire dma_interr_reg;
  wire dma_slverr_reg;
  wire idle_reg;
  wire m_axis_mm2s_sts_tready;
  wire m_axis_mm2s_sts_tvalid_int;
  wire mm2s_all_idle;
  wire [53:0]mm2s_cmd_wdata;
  wire mm2s_decerr_i;
  wire mm2s_decerr_i_reg;
  wire [0:0]mm2s_dmacr;
  wire mm2s_dmasr;
  wire mm2s_error;
  wire mm2s_halt_cmplt;
  wire mm2s_halted_clr;
  wire mm2s_halted_set;
  wire mm2s_halted_set0;
  wire mm2s_interr_i;
  wire mm2s_interr_i_reg;
  wire mm2s_length_wren;
  wire mm2s_scndry_resetn;
  wire mm2s_slverr_i;
  wire mm2s_slverr_i_reg;
  wire mm2s_stop;
  wire mm2s_stop_i;
  wire mm2s_sts_received;
  wire mm2s_sts_received_clr;
  wire p_0_in;
  wire [0:0]p_1_out__0;
  wire s2mm_scndry_resetn;
  wire s_axi_lite_aclk;
  wire s_axis_mm2s_cmd_tready;
  wire s_axis_mm2s_cmd_tvalid_split;
  wire [1:1]smpl_ns;

  design_1_axi_dma_0_0_axi_dma_smple_sm_35 \GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM 
       (.D(smpl_ns),
        .\FSM_sequential_smpl_cs_reg[0]_0 (\FSM_sequential_smpl_cs_reg[0] ),
        .\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 (\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19] ),
        .\GEN_CMD_BTT_LESS_23.cmnd_data_reg[34]_0 (s_axis_mm2s_cmd_tvalid_split),
        .\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 (\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66] ),
        .\GEN_CMD_BTT_LESS_23.cmnd_wr_i_reg_0 (\GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM_n_8 ),
        .Q(Q),
        .cmnds_queued_reg_0(cmnds_queued),
        .cmnds_queued_reg_1(cmnds_queued_reg),
        .m_axis_mm2s_sts_tvalid_int(m_axis_mm2s_sts_tvalid_int),
        .mm2s_cmd_wdata(mm2s_cmd_wdata),
        .mm2s_dmacr(mm2s_dmacr),
        .mm2s_halt_cmplt(mm2s_halt_cmplt),
        .mm2s_halted_set0(mm2s_halted_set0),
        .mm2s_length_wren(mm2s_length_wren),
        .mm2s_scndry_resetn(mm2s_scndry_resetn),
        .mm2s_stop_i(mm2s_stop_i),
        .mm2s_sts_received_clr(mm2s_sts_received_clr),
        .p_0_in(p_0_in),
        .p_1_out__0(p_1_out__0),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .s_axis_mm2s_cmd_tready(s_axis_mm2s_cmd_tready),
        .sts_received_clr_reg_0(\GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM_n_6 ),
        .sts_received_i_reg(mm2s_sts_received));
  design_1_axi_dma_0_0_axi_dma_mm2s_cmdsts_if \GEN_MM2S_DMA_CONTROL.I_MM2S_CMDSTS 
       (.D(smpl_ns),
        .\GEN_NO_HOLD_DATA.s_axis_mm2s_cmd_tvalid_reg_0 (\GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM_n_8 ),
        .Q(Q),
        .dma_decerr_reg(dma_decerr_reg),
        .dma_interr_reg(dma_interr_reg),
        .dma_slverr_reg(dma_slverr_reg),
        .m_axis_mm2s_sts_tready(m_axis_mm2s_sts_tready),
        .m_axis_mm2s_sts_tvalid_int(m_axis_mm2s_sts_tvalid_int),
        .mm2s_decerr_i(mm2s_decerr_i),
        .mm2s_decerr_i_reg_0(mm2s_decerr_i_reg),
        .mm2s_error(mm2s_error),
        .mm2s_interr_i(mm2s_interr_i),
        .mm2s_interr_i_reg_0(mm2s_interr_i_reg),
        .mm2s_scndry_resetn(mm2s_scndry_resetn),
        .mm2s_slverr_i(mm2s_slverr_i),
        .mm2s_slverr_i_reg_0(mm2s_slverr_i_reg),
        .mm2s_stop_i(mm2s_stop_i),
        .p_0_in(p_0_in),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .s_axis_mm2s_cmd_tvalid_split(s_axis_mm2s_cmd_tvalid_split),
        .sts_received_i_reg_0(mm2s_sts_received),
        .sts_received_i_reg_1(\GEN_MM2S_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_MM2S_SMPL_SM_n_6 ));
  design_1_axi_dma_0_0_axi_dma_mm2s_sts_mngr \GEN_MM2S_DMA_CONTROL.I_MM2S_STS_MNGR 
       (.\GNE_SYNC_RESET.scndry_resetn_reg (\GNE_SYNC_RESET.scndry_resetn_reg ),
        .all_is_idle_d1(all_is_idle_d1),
        .axi_dma_tstvec(axi_dma_tstvec),
        .idle_reg(idle_reg),
        .idle_reg_0(\FSM_sequential_smpl_cs_reg[0] ),
        .mm2s_all_idle(mm2s_all_idle),
        .mm2s_dmacr(mm2s_dmacr),
        .mm2s_dmasr(mm2s_dmasr),
        .mm2s_halted_clr(mm2s_halted_clr),
        .mm2s_halted_set(mm2s_halted_set),
        .mm2s_halted_set0(mm2s_halted_set0),
        .mm2s_scndry_resetn(mm2s_scndry_resetn),
        .mm2s_stop_i(mm2s_stop_i),
        .mm2s_sts_received_clr(mm2s_sts_received_clr),
        .p_0_in(p_0_in),
        .s2mm_scndry_resetn(s2mm_scndry_resetn),
        .s_axi_lite_aclk(s_axi_lite_aclk));
  FDRE \GEN_MM2S_DMA_CONTROL.mm2s_stop_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(mm2s_stop_i),
        .Q(mm2s_stop),
        .R(p_0_in));
endmodule

module design_1_axi_dma_0_0_axi_dma_mm2s_sts_mngr
   (mm2s_halted_clr,
    mm2s_halted_set,
    all_is_idle_d1,
    \GNE_SYNC_RESET.scndry_resetn_reg ,
    axi_dma_tstvec,
    p_0_in,
    mm2s_dmacr,
    s_axi_lite_aclk,
    mm2s_halted_set0,
    mm2s_all_idle,
    idle_reg,
    mm2s_scndry_resetn,
    s2mm_scndry_resetn,
    idle_reg_0,
    mm2s_dmasr,
    mm2s_stop_i,
    mm2s_sts_received_clr);
  output mm2s_halted_clr;
  output mm2s_halted_set;
  output all_is_idle_d1;
  output \GNE_SYNC_RESET.scndry_resetn_reg ;
  output [0:0]axi_dma_tstvec;
  input p_0_in;
  input [0:0]mm2s_dmacr;
  input s_axi_lite_aclk;
  input mm2s_halted_set0;
  input mm2s_all_idle;
  input idle_reg;
  input mm2s_scndry_resetn;
  input s2mm_scndry_resetn;
  input idle_reg_0;
  input mm2s_dmasr;
  input mm2s_stop_i;
  input mm2s_sts_received_clr;

  wire \GNE_SYNC_RESET.scndry_resetn_reg ;
  wire all_is_idle_d1;
  wire [0:0]axi_dma_tstvec;
  wire idle_reg;
  wire idle_reg_0;
  wire mm2s_all_idle;
  wire [0:0]mm2s_dmacr;
  wire mm2s_dmasr;
  wire mm2s_halted_clr;
  wire mm2s_halted_set;
  wire mm2s_halted_set0;
  wire mm2s_scndry_resetn;
  wire mm2s_stop_i;
  wire mm2s_sts_received_clr;
  wire p_0_in;
  wire s2mm_scndry_resetn;
  wire s_axi_lite_aclk;

  FDRE #(
    .INIT(1'b0)) 
    all_is_idle_d1_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(mm2s_all_idle),
        .Q(all_is_idle_d1),
        .R(p_0_in));
  LUT4 #(
    .INIT(16'h2F20)) 
    \axi_dma_tstvec[4]_INST_0 
       (.I0(mm2s_halted_set),
        .I1(mm2s_dmasr),
        .I2(mm2s_stop_i),
        .I3(mm2s_sts_received_clr),
        .O(axi_dma_tstvec));
  LUT6 #(
    .INIT(64'h000000A800A800A8)) 
    idle_i_1
       (.I0(idle_reg),
        .I1(mm2s_scndry_resetn),
        .I2(s2mm_scndry_resetn),
        .I3(mm2s_halted_set),
        .I4(idle_reg_0),
        .I5(all_is_idle_d1),
        .O(\GNE_SYNC_RESET.scndry_resetn_reg ));
  FDRE mm2s_halted_clr_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(mm2s_dmacr),
        .Q(mm2s_halted_clr),
        .R(p_0_in));
  FDRE mm2s_halted_set_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(mm2s_halted_set0),
        .Q(mm2s_halted_set),
        .R(p_0_in));
endmodule

module design_1_axi_dma_0_0_axi_dma_reg_module
   (s_axi_lite_awready,
    s_axi_lite_arready,
    dma_interr_reg,
    dma_slverr_reg,
    dma_decerr_reg,
    dma_interr_reg_0,
    dma_slverr_reg_0,
    dma_decerr_reg_0,
    mm2s_length_wren,
    s2mm_length_wren,
    \dmacr_i_reg[0] ,
    \dmacr_i_reg[0]_0 ,
    s_axi_lite_bvalid,
    \GEN_SYNC_READ.s_axi_lite_rvalid_i_reg ,
    mm2s_dmasr,
    \GEN_SYNC_WRITE.axi2ip_wrce_reg[22] ,
    s2mm_dmasr,
    mm2s_introut,
    s2mm_introut,
    soft_reset_re0,
    \dmacr_i_reg[2] ,
    \dmacr_i_reg[2]_0 ,
    soft_reset,
    Q,
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[31] ,
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 ,
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[19] ,
    threshold_is_zero__6,
    \GEN_REG_FOR_SMPL.buffer_length_wren_reg ,
    s2mm_stop_i,
    \GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 ,
    mm2s_stop_i,
    mm2s_all_idle,
    p_1_out__0,
    s2mm_all_idle,
    p_1_out__0_0,
    s_axi_lite_rdata,
    s_axi_lite_aclk,
    SR,
    s_axi_lite_awvalid,
    s_axi_lite_wvalid,
    s_axi_lite_arvalid,
    \dmacr_i_reg[4] ,
    dma_interr_reg_1,
    dma_slverr_reg_1,
    dma_decerr_reg_1,
    dma_interr_reg_2,
    dma_slverr_reg_2,
    dma_decerr_reg_2,
    halted_reg,
    idle_reg,
    halted_reg_0,
    idle_reg_0,
    soft_reset_d1,
    out,
    s_axi_lite_bready,
    s_axi_lite_rready,
    s_axi_lite_awaddr,
    m_axi_sg_aresetn,
    \dmacr_i_reg[0]_1 ,
    \dmacr_i_reg[0]_2 ,
    s_axi_lite_wdata,
    mm2s_stop,
    s2mm_stop,
    all_is_idle_d1,
    idle_reg_1,
    all_is_idle_d1_1,
    idle_reg_2,
    cmnds_queued,
    \GNE_SYNC_RESET.sft_rst_dly7_reg ,
    s2mm_error,
    mm2s_error,
    cmnds_queued_2,
    \GNE_SYNC_RESET.sft_rst_dly7_reg_0 ,
    s2mm_soft_reset_done,
    mm2s_soft_reset_done,
    soft_reset_clr,
    SS,
    \dmacr_i_reg[16] ,
    s_axi_lite_araddr,
    axi_dma_tstvec,
    E,
    D);
  output s_axi_lite_awready;
  output s_axi_lite_arready;
  output dma_interr_reg;
  output dma_slverr_reg;
  output dma_decerr_reg;
  output dma_interr_reg_0;
  output dma_slverr_reg_0;
  output dma_decerr_reg_0;
  output mm2s_length_wren;
  output s2mm_length_wren;
  output [0:0]\dmacr_i_reg[0] ;
  output [0:0]\dmacr_i_reg[0]_0 ;
  output s_axi_lite_bvalid;
  output \GEN_SYNC_READ.s_axi_lite_rvalid_i_reg ;
  output mm2s_dmasr;
  output [2:0]\GEN_SYNC_WRITE.axi2ip_wrce_reg[22] ;
  output s2mm_dmasr;
  output mm2s_introut;
  output s2mm_introut;
  output soft_reset_re0;
  output \dmacr_i_reg[2] ;
  output \dmacr_i_reg[2]_0 ;
  output soft_reset;
  output [19:0]Q;
  output [31:0]\GEN_REG_FOR_SMPL.buffer_address_i_reg[31] ;
  output [31:0]\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 ;
  output [19:0]\GEN_REG_FOR_SMPL.buffer_length_i_reg[19] ;
  output threshold_is_zero__6;
  output \GEN_REG_FOR_SMPL.buffer_length_wren_reg ;
  output s2mm_stop_i;
  output \GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 ;
  output mm2s_stop_i;
  output mm2s_all_idle;
  output [0:0]p_1_out__0;
  output s2mm_all_idle;
  output [0:0]p_1_out__0_0;
  output [31:0]s_axi_lite_rdata;
  input s_axi_lite_aclk;
  input [0:0]SR;
  input s_axi_lite_awvalid;
  input s_axi_lite_wvalid;
  input s_axi_lite_arvalid;
  input [0:0]\dmacr_i_reg[4] ;
  input dma_interr_reg_1;
  input dma_slverr_reg_1;
  input dma_decerr_reg_1;
  input dma_interr_reg_2;
  input dma_slverr_reg_2;
  input dma_decerr_reg_2;
  input halted_reg;
  input idle_reg;
  input halted_reg_0;
  input idle_reg_0;
  input soft_reset_d1;
  input out;
  input s_axi_lite_bready;
  input s_axi_lite_rready;
  input [4:0]s_axi_lite_awaddr;
  input m_axi_sg_aresetn;
  input \dmacr_i_reg[0]_1 ;
  input \dmacr_i_reg[0]_2 ;
  input [31:0]s_axi_lite_wdata;
  input mm2s_stop;
  input s2mm_stop;
  input all_is_idle_d1;
  input idle_reg_1;
  input all_is_idle_d1_1;
  input idle_reg_2;
  input cmnds_queued;
  input [1:0]\GNE_SYNC_RESET.sft_rst_dly7_reg ;
  input s2mm_error;
  input mm2s_error;
  input cmnds_queued_2;
  input [1:0]\GNE_SYNC_RESET.sft_rst_dly7_reg_0 ;
  input s2mm_soft_reset_done;
  input mm2s_soft_reset_done;
  input soft_reset_clr;
  input [0:0]SS;
  input [0:0]\dmacr_i_reg[16] ;
  input [9:0]s_axi_lite_araddr;
  input [1:0]axi_dma_tstvec;
  input [0:0]E;
  input [19:0]D;

  wire [19:0]D;
  wire [0:0]E;
  wire \GEN_AXI_LITE_IF.AXI_LITE_IF_I_n_7 ;
  wire \GEN_AXI_LITE_IF.AXI_LITE_IF_I_n_8 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_11 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_44 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_45 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_46 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_53 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_54 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_55 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_56 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_57 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_58 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_59 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_6 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_60 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_61 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_62 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_63 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_64 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_65 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_66 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_67 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_68 ;
  wire \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_69 ;
  wire [31:0]\GEN_REG_FOR_SMPL.buffer_address_i_reg[31] ;
  wire [31:0]\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 ;
  wire [19:0]\GEN_REG_FOR_SMPL.buffer_length_i_reg[19] ;
  wire \GEN_REG_FOR_SMPL.buffer_length_wren_reg ;
  wire \GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_10 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_11 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_12 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_13 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_14 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_15 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_20 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_22 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_23 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_24 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_25 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_26 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_27 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_28 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_29 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_30 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_31 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_32 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_33 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_34 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_35 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_36 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_37 ;
  wire \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_6 ;
  wire \GEN_SYNC_READ.s_axi_lite_rvalid_i_reg ;
  wire [2:0]\GEN_SYNC_WRITE.axi2ip_wrce_reg[22] ;
  wire [1:0]\GNE_SYNC_RESET.sft_rst_dly7_reg ;
  wire [1:0]\GNE_SYNC_RESET.sft_rst_dly7_reg_0 ;
  wire [19:0]Q;
  wire [0:0]SR;
  wire [0:0]SS;
  wire all_is_idle_d1;
  wire all_is_idle_d1_1;
  wire [4:2]axi2ip_rdaddr;
  wire [10:10]axi2ip_wrce;
  wire [1:0]axi_dma_tstvec;
  wire buffer_length_wren0;
  wire buffer_length_wren0_0;
  wire buffer_length_wren1;
  wire cmnds_queued;
  wire cmnds_queued_2;
  wire dma_decerr_reg;
  wire dma_decerr_reg_0;
  wire dma_decerr_reg_1;
  wire dma_decerr_reg_2;
  wire dma_interr_reg;
  wire dma_interr_reg_0;
  wire dma_interr_reg_1;
  wire dma_interr_reg_2;
  wire dma_slverr_reg;
  wire dma_slverr_reg_0;
  wire dma_slverr_reg_1;
  wire dma_slverr_reg_2;
  wire [0:0]\dmacr_i_reg[0] ;
  wire [0:0]\dmacr_i_reg[0]_0 ;
  wire \dmacr_i_reg[0]_1 ;
  wire \dmacr_i_reg[0]_2 ;
  wire [0:0]\dmacr_i_reg[16] ;
  wire \dmacr_i_reg[2] ;
  wire \dmacr_i_reg[2]_0 ;
  wire [0:0]\dmacr_i_reg[4] ;
  wire halted_reg;
  wire halted_reg_0;
  wire idle_reg;
  wire idle_reg_0;
  wire idle_reg_1;
  wire idle_reg_2;
  wire m_axi_sg_aresetn;
  wire mm2s_all_idle;
  wire [3:3]mm2s_dmacr;
  wire mm2s_dmasr;
  wire mm2s_error;
  wire mm2s_introut;
  wire mm2s_length_wren;
  wire mm2s_soft_reset_done;
  wire mm2s_stop;
  wire mm2s_stop_i;
  wire out;
  wire p_0_in1_in;
  wire p_1_in;
  wire [0:0]p_1_out__0;
  wire [0:0]p_1_out__0_0;
  wire s2mm_all_idle;
  wire [3:3]s2mm_dmacr;
  wire s2mm_dmasr;
  wire s2mm_error;
  wire s2mm_introut;
  wire s2mm_length_wren;
  wire s2mm_soft_reset_done;
  wire s2mm_stop;
  wire s2mm_stop_i;
  wire s_axi_lite_aclk;
  wire [9:0]s_axi_lite_araddr;
  wire s_axi_lite_arready;
  wire s_axi_lite_arvalid;
  wire [4:0]s_axi_lite_awaddr;
  wire s_axi_lite_awready;
  wire s_axi_lite_awvalid;
  wire s_axi_lite_bready;
  wire s_axi_lite_bvalid;
  wire [31:0]s_axi_lite_rdata;
  wire s_axi_lite_rready;
  wire [31:0]s_axi_lite_wdata;
  wire s_axi_lite_wvalid;
  wire soft_reset;
  wire soft_reset_clr;
  wire soft_reset_d1;
  wire soft_reset_re0;
  (* async_reg = "true" *) wire strm_valid_int2;
  (* async_reg = "true" *) wire strm_valid_int_cdc_to;
  wire threshold_is_zero__6;

  design_1_axi_dma_0_0_axi_dma_lite_if \GEN_AXI_LITE_IF.AXI_LITE_IF_I 
       (.E(\GEN_AXI_LITE_IF.AXI_LITE_IF_I_n_7 ),
        .\GEN_SYNC_READ.axi2ip_rdaddr_reg[4]_0 (axi2ip_rdaddr),
        .\GEN_SYNC_READ.s_axi_lite_rdata[0]_i_2_0 (\dmacr_i_reg[0]_0 ),
        .\GEN_SYNC_READ.s_axi_lite_rdata[12]_i_2_0 (\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_15 ),
        .\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_0 ({\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_12 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_13 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_14 }),
        .\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2_1 (\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_11 ),
        .\GEN_SYNC_READ.s_axi_lite_rdata[19]_i_5_0 (\GEN_REG_FOR_SMPL.buffer_length_i_reg[19] ),
        .\GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2_0 (\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_6 ),
        .\GEN_SYNC_READ.s_axi_lite_rdata[1]_i_2_1 (\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_6 ),
        .\GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_0 ({\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_20 ,s2mm_dmacr}),
        .\GEN_SYNC_READ.s_axi_lite_rdata[4]_i_2_1 (dma_interr_reg_0),
        .\GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2_0 (dma_slverr_reg_0),
        .\GEN_SYNC_READ.s_axi_lite_rdata[5]_i_2_1 (dma_slverr_reg),
        .\GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2_0 (dma_decerr_reg_0),
        .\GEN_SYNC_READ.s_axi_lite_rdata[6]_i_2_1 (dma_decerr_reg),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[0]_0 (\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_11 ),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[12]_0 (\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_45 ),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[13]_0 (\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_53 ),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[14]_0 (\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_46 ),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_0 ({\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_22 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_23 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_24 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_25 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_26 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_27 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_28 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_29 }),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[23]_1 ({\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_54 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_55 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_56 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_57 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_58 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_59 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_60 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_61 }),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[2]_0 (\dmacr_i_reg[2] ),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[2]_1 (\dmacr_i_reg[2]_0 ),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_0 (\GEN_REG_FOR_SMPL.buffer_address_i_reg[31] ),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_1 ({\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [31:15],\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [13],\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [11:5],\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [3:1]}),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_2 ({\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_30 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_31 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_32 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_33 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_34 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_35 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_36 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_37 }),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[31]_3 ({\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_62 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_63 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_64 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_65 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_66 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_67 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_68 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_69 }),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[3]_0 (mm2s_dmacr),
        .\GEN_SYNC_READ.s_axi_lite_rdata_reg[4]_0 (\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_44 ),
        .\GEN_SYNC_READ.s_axi_lite_rvalid_i_reg_0 (\GEN_SYNC_READ.s_axi_lite_rvalid_i_reg ),
        .\GEN_SYNC_WRITE.axi2ip_wrce_reg[10]_0 (axi2ip_wrce),
        .\GEN_SYNC_WRITE.axi2ip_wrce_reg[13]_0 (\GEN_AXI_LITE_IF.AXI_LITE_IF_I_n_8 ),
        .\GEN_SYNC_WRITE.axi2ip_wrce_reg[22]_0 (\GEN_SYNC_WRITE.axi2ip_wrce_reg[22] ),
        .\GEN_SYNC_WRITE.axi2ip_wrce_reg[6]_0 (p_1_in),
        .Q(Q),
        .SR(SR),
        .buffer_length_wren0(buffer_length_wren0_0),
        .buffer_length_wren0_0(buffer_length_wren0),
        .buffer_length_wren1(buffer_length_wren1),
        .out(out),
        .p_0_in1_in(p_0_in1_in),
        .s2mm_dmasr(s2mm_dmasr),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .s_axi_lite_araddr(s_axi_lite_araddr),
        .s_axi_lite_arready(s_axi_lite_arready),
        .s_axi_lite_arvalid(s_axi_lite_arvalid),
        .s_axi_lite_awaddr(s_axi_lite_awaddr),
        .s_axi_lite_awready(s_axi_lite_awready),
        .s_axi_lite_awvalid(s_axi_lite_awvalid),
        .s_axi_lite_bready(s_axi_lite_bready),
        .s_axi_lite_bvalid(s_axi_lite_bvalid),
        .s_axi_lite_rdata(s_axi_lite_rdata),
        .s_axi_lite_rready(s_axi_lite_rready),
        .s_axi_lite_wvalid(s_axi_lite_wvalid));
  design_1_axi_dma_0_0_axi_dma_register \GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER 
       (.E(\GEN_SYNC_WRITE.axi2ip_wrce_reg[22] [0]),
        .\GEN_REG_FOR_SMPL.buffer_address_i_reg[0]_0 (\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_11 ),
        .\GEN_REG_FOR_SMPL.buffer_address_i_reg[12]_0 (\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_45 ),
        .\GEN_REG_FOR_SMPL.buffer_address_i_reg[14]_0 (\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_46 ),
        .\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 (\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 ),
        .\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 (p_1_in),
        .\GEN_REG_FOR_SMPL.buffer_address_i_reg[4]_0 (\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_44 ),
        .\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 (\GEN_REG_FOR_SMPL.buffer_length_i_reg[19] ),
        .\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 (axi2ip_wrce),
        .\GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 (\GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 ),
        .\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 (axi2ip_rdaddr),
        .\GNE_SYNC_RESET.sft_rst_dly7_reg (\GNE_SYNC_RESET.sft_rst_dly7_reg ),
        .Q(mm2s_dmacr),
        .SS(SS),
        .all_is_idle_d1_1(all_is_idle_d1_1),
        .axi_dma_tstvec(axi_dma_tstvec[0]),
        .buffer_length_wren0(buffer_length_wren0),
        .buffer_length_wren1(buffer_length_wren1),
        .cmnds_queued(cmnds_queued),
        .dma_decerr_reg_0(dma_decerr_reg),
        .dma_decerr_reg_1(dma_decerr_reg_1),
        .dma_interr_reg_0(dma_interr_reg),
        .dma_interr_reg_1(dma_interr_reg_1),
        .dma_slverr_reg_0(dma_slverr_reg),
        .dma_slverr_reg_1(dma_slverr_reg_1),
        .\dmacr_i_reg[0]_0 (\dmacr_i_reg[0] ),
        .\dmacr_i_reg[0]_1 (\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_10 ),
        .\dmacr_i_reg[13]_0 (\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_53 ),
        .\dmacr_i_reg[23]_0 ({\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_54 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_55 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_56 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_57 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_58 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_59 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_60 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_61 }),
        .\dmacr_i_reg[2]_0 (\dmacr_i_reg[2]_0 ),
        .\dmacr_i_reg[31]_0 ({\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_62 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_63 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_64 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_65 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_66 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_67 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_68 ,\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_69 }),
        .\dmacr_i_reg[4]_0 (\dmacr_i_reg[4] ),
        .halted_reg_0(halted_reg),
        .idle_reg_0(\GEN_MM2S_REGISTERS.I_MM2S_DMA_REGISTER_n_6 ),
        .idle_reg_1(idle_reg),
        .idle_reg_2(idle_reg_2),
        .m_axi_sg_aresetn(m_axi_sg_aresetn),
        .mm2s_all_idle(mm2s_all_idle),
        .mm2s_dmasr(mm2s_dmasr),
        .mm2s_error(mm2s_error),
        .mm2s_introut(mm2s_introut),
        .mm2s_length_wren(mm2s_length_wren),
        .mm2s_soft_reset_done(mm2s_soft_reset_done),
        .mm2s_stop_i(mm2s_stop_i),
        .p_0_in1_in(p_0_in1_in),
        .p_1_out__0(p_1_out__0),
        .s2mm_error(s2mm_error),
        .s2mm_soft_reset_done(s2mm_soft_reset_done),
        .s2mm_stop_i(s2mm_stop_i),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .s_axi_lite_wdata(s_axi_lite_wdata),
        .soft_reset(soft_reset),
        .soft_reset_clr(soft_reset_clr),
        .soft_reset_d1_reg(\dmacr_i_reg[2] ));
  design_1_axi_dma_0_0_axi_dma_register_s2mm \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER 
       (.D(D),
        .E(\GEN_AXI_LITE_IF.AXI_LITE_IF_I_n_7 ),
        .\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 (\GEN_REG_FOR_SMPL.buffer_address_i_reg[31] ),
        .\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 (E),
        .\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 (Q),
        .\GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 (\GEN_REG_FOR_SMPL.buffer_length_wren_reg ),
        .\GNE_SYNC_RESET.scndry_resetn_reg (\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_10 ),
        .\GNE_SYNC_RESET.sft_rst_dly7_reg (\GNE_SYNC_RESET.sft_rst_dly7_reg_0 ),
        .Q({\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_12 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_13 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_14 }),
        .all_is_idle_d1(all_is_idle_d1),
        .axi_dma_tstvec(axi_dma_tstvec[1]),
        .buffer_length_wren0(buffer_length_wren0_0),
        .cmnds_queued_2(cmnds_queued_2),
        .dma_decerr_reg_0(dma_decerr_reg_0),
        .dma_decerr_reg_1(dma_decerr_reg_2),
        .dma_interr_reg_0(dma_interr_reg_0),
        .dma_interr_reg_1(dma_interr_reg_2),
        .dma_slverr_reg_0(dma_slverr_reg_0),
        .dma_slverr_reg_1(dma_slverr_reg_2),
        .\dmacr_i_reg[0]_0 (\dmacr_i_reg[0]_0 ),
        .\dmacr_i_reg[0]_1 (\dmacr_i_reg[0]_1 ),
        .\dmacr_i_reg[0]_2 (\dmacr_i_reg[0]_2 ),
        .\dmacr_i_reg[0]_3 (\dmacr_i_reg[0] ),
        .\dmacr_i_reg[0]_4 (dma_decerr_reg),
        .\dmacr_i_reg[0]_5 (dma_interr_reg),
        .\dmacr_i_reg[0]_6 (dma_slverr_reg),
        .\dmacr_i_reg[16]_0 (\dmacr_i_reg[16] ),
        .\dmacr_i_reg[23]_0 ({\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_22 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_23 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_24 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_25 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_26 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_27 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_28 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_29 }),
        .\dmacr_i_reg[2]_0 (\dmacr_i_reg[2] ),
        .\dmacr_i_reg[2]_1 (\dmacr_i_reg[2]_0 ),
        .\dmacr_i_reg[31]_0 ({\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_30 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_31 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_32 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_33 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_34 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_35 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_36 ,\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_37 }),
        .\dmacr_i_reg[3]_0 (\GEN_SYNC_WRITE.axi2ip_wrce_reg[22] [1:0]),
        .\dmacr_i_reg[4]_0 ({\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_20 ,s2mm_dmacr}),
        .\dmacr_i_reg[4]_1 (\dmacr_i_reg[4] ),
        .err_irq_reg_0(\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_11 ),
        .halted_reg_0(halted_reg_0),
        .idle_reg_0(\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_6 ),
        .idle_reg_1(idle_reg_0),
        .idle_reg_2(idle_reg_1),
        .ioc_irq_reg_0(\GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER_n_15 ),
        .ioc_irq_reg_1(\GEN_AXI_LITE_IF.AXI_LITE_IF_I_n_8 ),
        .m_axi_sg_aresetn(m_axi_sg_aresetn),
        .mm2s_soft_reset_done(mm2s_soft_reset_done),
        .mm2s_stop(mm2s_stop),
        .p_1_out__0_0(p_1_out__0_0),
        .s2mm_all_idle(s2mm_all_idle),
        .s2mm_dmasr(s2mm_dmasr),
        .s2mm_introut(s2mm_introut),
        .s2mm_length_wren(s2mm_length_wren),
        .s2mm_soft_reset_done(s2mm_soft_reset_done),
        .s2mm_stop(s2mm_stop),
        .s2mm_stop_i(s2mm_stop_i),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .s_axi_lite_wdata(s_axi_lite_wdata),
        .soft_reset_clr(soft_reset_clr),
        .soft_reset_d1(soft_reset_d1),
        .soft_reset_re0(soft_reset_re0),
        .threshold_is_zero__6(threshold_is_zero__6));
  LUT1 #(
    .INIT(2'h2)) 
    i_0
       (.I0(1'b0),
        .O(strm_valid_int2));
  LUT1 #(
    .INIT(2'h2)) 
    i_1
       (.I0(1'b0),
        .O(strm_valid_int_cdc_to));
endmodule

module design_1_axi_dma_0_0_axi_dma_register
   (dma_interr_reg_0,
    dma_slverr_reg_0,
    dma_decerr_reg_0,
    mm2s_length_wren,
    \dmacr_i_reg[0]_0 ,
    mm2s_dmasr,
    idle_reg_0,
    mm2s_introut,
    \dmacr_i_reg[2]_0 ,
    soft_reset,
    buffer_length_wren1,
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[0]_0 ,
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 ,
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[4]_0 ,
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[12]_0 ,
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[14]_0 ,
    \GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 ,
    mm2s_stop_i,
    mm2s_all_idle,
    p_1_out__0,
    Q,
    s2mm_stop_i,
    \dmacr_i_reg[13]_0 ,
    \dmacr_i_reg[23]_0 ,
    \dmacr_i_reg[31]_0 ,
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 ,
    \dmacr_i_reg[4]_0 ,
    dma_interr_reg_1,
    s_axi_lite_aclk,
    dma_slverr_reg_1,
    dma_decerr_reg_1,
    buffer_length_wren0,
    \dmacr_i_reg[0]_1 ,
    halted_reg_0,
    idle_reg_1,
    m_axi_sg_aresetn,
    soft_reset_d1_reg,
    s_axi_lite_wdata,
    \GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 ,
    all_is_idle_d1_1,
    idle_reg_2,
    cmnds_queued,
    \GNE_SYNC_RESET.sft_rst_dly7_reg ,
    s2mm_error,
    mm2s_error,
    E,
    s2mm_soft_reset_done,
    mm2s_soft_reset_done,
    soft_reset_clr,
    SS,
    p_0_in1_in,
    axi_dma_tstvec,
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ,
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 );
  output dma_interr_reg_0;
  output dma_slverr_reg_0;
  output dma_decerr_reg_0;
  output mm2s_length_wren;
  output \dmacr_i_reg[0]_0 ;
  output mm2s_dmasr;
  output idle_reg_0;
  output mm2s_introut;
  output \dmacr_i_reg[2]_0 ;
  output soft_reset;
  output buffer_length_wren1;
  output \GEN_REG_FOR_SMPL.buffer_address_i_reg[0]_0 ;
  output [31:0]\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 ;
  output \GEN_REG_FOR_SMPL.buffer_address_i_reg[4]_0 ;
  output \GEN_REG_FOR_SMPL.buffer_address_i_reg[12]_0 ;
  output \GEN_REG_FOR_SMPL.buffer_address_i_reg[14]_0 ;
  output \GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 ;
  output mm2s_stop_i;
  output mm2s_all_idle;
  output [0:0]p_1_out__0;
  output [0:0]Q;
  output s2mm_stop_i;
  output [0:0]\dmacr_i_reg[13]_0 ;
  output [7:0]\dmacr_i_reg[23]_0 ;
  output [7:0]\dmacr_i_reg[31]_0 ;
  output [19:0]\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 ;
  input [0:0]\dmacr_i_reg[4]_0 ;
  input dma_interr_reg_1;
  input s_axi_lite_aclk;
  input dma_slverr_reg_1;
  input dma_decerr_reg_1;
  input buffer_length_wren0;
  input \dmacr_i_reg[0]_1 ;
  input halted_reg_0;
  input idle_reg_1;
  input m_axi_sg_aresetn;
  input soft_reset_d1_reg;
  input [31:0]s_axi_lite_wdata;
  input [2:0]\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 ;
  input all_is_idle_d1_1;
  input idle_reg_2;
  input cmnds_queued;
  input [1:0]\GNE_SYNC_RESET.sft_rst_dly7_reg ;
  input s2mm_error;
  input mm2s_error;
  input [0:0]E;
  input s2mm_soft_reset_done;
  input mm2s_soft_reset_done;
  input soft_reset_clr;
  input [0:0]SS;
  input p_0_in1_in;
  input [0:0]axi_dma_tstvec;
  input [0:0]\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ;
  input [0:0]\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ;

  wire [0:0]E;
  wire \GEN_REG_FOR_SMPL.buffer_address_i_reg[0]_0 ;
  wire \GEN_REG_FOR_SMPL.buffer_address_i_reg[12]_0 ;
  wire \GEN_REG_FOR_SMPL.buffer_address_i_reg[14]_0 ;
  wire [31:0]\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 ;
  wire [0:0]\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ;
  wire \GEN_REG_FOR_SMPL.buffer_address_i_reg[4]_0 ;
  wire [19:0]\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 ;
  wire [0:0]\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ;
  wire \GEN_REG_FOR_SMPL.buffer_length_wren_i_3_n_0 ;
  wire \GEN_REG_FOR_SMPL.buffer_length_wren_i_4_n_0 ;
  wire \GEN_REG_FOR_SMPL.buffer_length_wren_i_5_n_0 ;
  wire \GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 ;
  wire [2:0]\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 ;
  wire [1:0]\GNE_SYNC_RESET.sft_rst_dly7_reg ;
  wire [0:0]Q;
  wire [0:0]SS;
  wire all_is_idle_d1_1;
  wire [0:0]axi_dma_tstvec;
  wire buffer_length_wren0;
  wire buffer_length_wren1;
  wire cmnds_queued;
  wire dma_decerr_reg_0;
  wire dma_decerr_reg_1;
  wire dma_interr_reg_0;
  wire dma_interr_reg_1;
  wire dma_slverr_reg_0;
  wire dma_slverr_reg_1;
  wire \dmacr_i[2]_i_2_n_0 ;
  wire \dmacr_i_reg[0]_0 ;
  wire \dmacr_i_reg[0]_1 ;
  wire [0:0]\dmacr_i_reg[13]_0 ;
  wire [7:0]\dmacr_i_reg[23]_0 ;
  wire \dmacr_i_reg[2]_0 ;
  wire [7:0]\dmacr_i_reg[31]_0 ;
  wire [0:0]\dmacr_i_reg[4]_0 ;
  wire \dmacr_i_reg_n_0_[12] ;
  wire \dmacr_i_reg_n_0_[14] ;
  wire \dmacr_i_reg_n_0_[4] ;
  wire err_irq_i_1_n_0;
  wire err_irq_reg_n_0;
  wire error_d1;
  wire halted_reg_0;
  wire idle_reg_0;
  wire idle_reg_1;
  wire idle_reg_2;
  wire introut_i_1_n_0;
  wire ioc_irq_i_1_n_0;
  wire ioc_irq_reg_n_0;
  wire m_axi_sg_aresetn;
  wire mm2s_all_idle;
  wire mm2s_dmasr;
  wire mm2s_error;
  wire mm2s_error_out;
  wire mm2s_introut;
  wire mm2s_length_wren;
  wire mm2s_soft_reset_done;
  wire mm2s_stop_i;
  wire p_0_in1_in;
  wire [0:0]p_1_out__0;
  wire s2mm_error;
  wire s2mm_soft_reset_done;
  wire s2mm_stop_i;
  wire s_axi_lite_aclk;
  wire [31:0]s_axi_lite_wdata;
  wire soft_reset;
  wire soft_reset_clr;
  wire soft_reset_d1_reg;

  LUT1 #(
    .INIT(2'h1)) 
    \GEN_CMD_BTT_LESS_23.cmnd_data[26]_i_1 
       (.I0(Q),
        .O(p_1_out__0));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[0]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [0]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[10] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[10]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [10]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[11] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[11]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [11]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[12] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[12]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [12]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[13] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[13]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [13]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[14] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[14]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [14]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[15] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[15]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [15]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[16] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[16]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [16]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[17] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[17]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [17]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[18] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[18]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [18]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[19] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[19]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [19]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[1]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [1]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[20] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[20]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [20]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[21] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[21]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [21]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[22] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[22]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [22]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[23] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[23]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [23]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[24] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[24]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [24]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[25] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[25]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [25]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[26] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[26]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [26]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[27] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[27]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [27]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[28] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[28]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [28]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[29] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[29]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [29]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[2] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[2]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [2]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[30] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[30]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [30]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[31] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[31]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [31]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[3] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[3]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [3]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[4] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[4]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [4]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[5] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[5]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [5]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[6] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[6]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [6]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[7] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[7]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [7]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[8] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[8]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [8]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[9] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_1 ),
        .D(s_axi_lite_wdata[9]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [9]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[0]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [0]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[10] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[10]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [10]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[11] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[11]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [11]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[12] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[12]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [12]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[13] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[13]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [13]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[14] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[14]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [14]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[15] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[15]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [15]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[16] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[16]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [16]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[17] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[17]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [17]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[18] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[18]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [18]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[19] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[19]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [19]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[1]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [1]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[2] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[2]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [2]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[3] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[3]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [3]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[4] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[4]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [4]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[5] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[5]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [5]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[6] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[6]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [6]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[7] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[7]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [7]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[8] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[8]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [8]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[9] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_1 ),
        .D(s_axi_lite_wdata[9]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [9]),
        .R(\dmacr_i_reg[4]_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFFE)) 
    \GEN_REG_FOR_SMPL.buffer_length_wren_i_2 
       (.I0(s_axi_lite_wdata[2]),
        .I1(s_axi_lite_wdata[3]),
        .I2(s_axi_lite_wdata[4]),
        .I3(s_axi_lite_wdata[5]),
        .I4(\GEN_REG_FOR_SMPL.buffer_length_wren_i_3_n_0 ),
        .I5(\GEN_REG_FOR_SMPL.buffer_length_wren_i_4_n_0 ),
        .O(buffer_length_wren1));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFFE)) 
    \GEN_REG_FOR_SMPL.buffer_length_wren_i_3 
       (.I0(s_axi_lite_wdata[13]),
        .I1(s_axi_lite_wdata[12]),
        .I2(s_axi_lite_wdata[11]),
        .I3(s_axi_lite_wdata[10]),
        .I4(s_axi_lite_wdata[0]),
        .I5(s_axi_lite_wdata[1]),
        .O(\GEN_REG_FOR_SMPL.buffer_length_wren_i_3_n_0 ));
  LUT5 #(
    .INIT(32'hFFFFFFFE)) 
    \GEN_REG_FOR_SMPL.buffer_length_wren_i_4 
       (.I0(s_axi_lite_wdata[9]),
        .I1(s_axi_lite_wdata[8]),
        .I2(s_axi_lite_wdata[7]),
        .I3(s_axi_lite_wdata[6]),
        .I4(\GEN_REG_FOR_SMPL.buffer_length_wren_i_5_n_0 ),
        .O(\GEN_REG_FOR_SMPL.buffer_length_wren_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFFE)) 
    \GEN_REG_FOR_SMPL.buffer_length_wren_i_5 
       (.I0(s_axi_lite_wdata[14]),
        .I1(s_axi_lite_wdata[15]),
        .I2(s_axi_lite_wdata[17]),
        .I3(s_axi_lite_wdata[16]),
        .I4(s_axi_lite_wdata[19]),
        .I5(s_axi_lite_wdata[18]),
        .O(\GEN_REG_FOR_SMPL.buffer_length_wren_i_5_n_0 ));
  FDRE \GEN_REG_FOR_SMPL.buffer_length_wren_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(buffer_length_wren0),
        .Q(mm2s_length_wren),
        .R(\dmacr_i_reg[4]_0 ));
  LUT6 #(
    .INIT(64'h00AA00000000F0CC)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[0]_i_4 
       (.I0(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [0]),
        .I1(\dmacr_i_reg[0]_0 ),
        .I2(mm2s_dmasr),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 [0]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 [1]),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 [2]),
        .O(\GEN_REG_FOR_SMPL.buffer_address_i_reg[0]_0 ));
  LUT6 #(
    .INIT(64'h00AA00000000F0CC)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[12]_i_4 
       (.I0(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [12]),
        .I1(\dmacr_i_reg_n_0_[12] ),
        .I2(ioc_irq_reg_n_0),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 [0]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 [1]),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 [2]),
        .O(\GEN_REG_FOR_SMPL.buffer_address_i_reg[12]_0 ));
  LUT6 #(
    .INIT(64'h00AA00000000F0CC)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[14]_i_4 
       (.I0(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [14]),
        .I1(\dmacr_i_reg_n_0_[14] ),
        .I2(err_irq_reg_n_0),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 [0]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 [1]),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 [2]),
        .O(\GEN_REG_FOR_SMPL.buffer_address_i_reg[14]_0 ));
  LUT6 #(
    .INIT(64'h00AA00000000F0CC)) 
    \GEN_SYNC_READ.s_axi_lite_rdata[4]_i_4 
       (.I0(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [4]),
        .I1(\dmacr_i_reg_n_0_[4] ),
        .I2(dma_interr_reg_0),
        .I3(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 [0]),
        .I4(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 [1]),
        .I5(\GEN_SYNC_READ.s_axi_lite_rdata[14]_i_2 [2]),
        .O(\GEN_REG_FOR_SMPL.buffer_address_i_reg[4]_0 ));
  LUT6 #(
    .INIT(64'h00000000000000DF)) 
    \GNE_SYNC_RESET.sft_rst_dly1_i_2 
       (.I0(mm2s_length_wren),
        .I1(mm2s_stop_i),
        .I2(\dmacr_i_reg[0]_0 ),
        .I3(cmnds_queued),
        .I4(\GNE_SYNC_RESET.sft_rst_dly7_reg [1]),
        .I5(\GNE_SYNC_RESET.sft_rst_dly7_reg [0]),
        .O(mm2s_all_idle));
  (* SOFT_HLUTNM = "soft_lutpair24" *) 
  LUT4 #(
    .INIT(16'hFFFE)) 
    \axi_dma_tstvec[4]_INST_0_i_1 
       (.I0(s2mm_error),
        .I1(\dmacr_i_reg[2]_0 ),
        .I2(soft_reset_d1_reg),
        .I3(mm2s_error),
        .O(mm2s_stop_i));
  (* SOFT_HLUTNM = "soft_lutpair24" *) 
  LUT4 #(
    .INIT(16'hFFFE)) 
    \axi_dma_tstvec[5]_INST_0_i_1 
       (.I0(mm2s_error),
        .I1(\dmacr_i_reg[2]_0 ),
        .I2(soft_reset_d1_reg),
        .I3(s2mm_error),
        .O(s2mm_stop_i));
  FDRE #(
    .INIT(1'b0)) 
    dma_decerr_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(dma_decerr_reg_1),
        .Q(dma_decerr_reg_0),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    dma_interr_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(dma_interr_reg_1),
        .Q(dma_interr_reg_0),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    dma_slverr_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(dma_slverr_reg_1),
        .Q(dma_slverr_reg_0),
        .R(\dmacr_i_reg[4]_0 ));
  LUT6 #(
    .INIT(64'hECFFFFFFECECECEC)) 
    \dmacr_i[2]_i_2 
       (.I0(s_axi_lite_wdata[2]),
        .I1(\dmacr_i_reg[2]_0 ),
        .I2(E),
        .I3(s2mm_soft_reset_done),
        .I4(mm2s_soft_reset_done),
        .I5(soft_reset_d1_reg),
        .O(\dmacr_i[2]_i_2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\dmacr_i_reg[0]_1 ),
        .Q(\dmacr_i_reg[0]_0 ),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[12] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[12]),
        .Q(\dmacr_i_reg_n_0_[12] ),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[13] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[13]),
        .Q(\dmacr_i_reg[13]_0 ),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[14] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[14]),
        .Q(\dmacr_i_reg_n_0_[14] ),
        .R(\dmacr_i_reg[4]_0 ));
  FDSE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[16] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[16]),
        .Q(\dmacr_i_reg[23]_0 [0]),
        .S(SS));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[17] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[17]),
        .Q(\dmacr_i_reg[23]_0 [1]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[18] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[18]),
        .Q(\dmacr_i_reg[23]_0 [2]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[19] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[19]),
        .Q(\dmacr_i_reg[23]_0 [3]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[20] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[20]),
        .Q(\dmacr_i_reg[23]_0 [4]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[21] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[21]),
        .Q(\dmacr_i_reg[23]_0 [5]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[22] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[22]),
        .Q(\dmacr_i_reg[23]_0 [6]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[23] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[23]),
        .Q(\dmacr_i_reg[23]_0 [7]),
        .R(SS));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[24] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[24]),
        .Q(\dmacr_i_reg[31]_0 [0]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[25] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[25]),
        .Q(\dmacr_i_reg[31]_0 [1]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[26] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[26]),
        .Q(\dmacr_i_reg[31]_0 [2]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[27] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[27]),
        .Q(\dmacr_i_reg[31]_0 [3]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[28] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[28]),
        .Q(\dmacr_i_reg[31]_0 [4]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[29] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[29]),
        .Q(\dmacr_i_reg[31]_0 [5]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[2] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\dmacr_i[2]_i_2_n_0 ),
        .Q(\dmacr_i_reg[2]_0 ),
        .R(soft_reset_clr));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[30] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[30]),
        .Q(\dmacr_i_reg[31]_0 [6]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[31] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[31]),
        .Q(\dmacr_i_reg[31]_0 [7]),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[3] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[3]),
        .Q(Q),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[4] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[4]),
        .Q(\dmacr_i_reg_n_0_[4] ),
        .R(\dmacr_i_reg[4]_0 ));
  LUT5 #(
    .INIT(32'h5FDF00CC)) 
    err_irq_i_1
       (.I0(s_axi_lite_wdata[14]),
        .I1(mm2s_error_out),
        .I2(p_0_in1_in),
        .I3(error_d1),
        .I4(err_irq_reg_n_0),
        .O(err_irq_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    err_irq_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(err_irq_i_1_n_0),
        .Q(err_irq_reg_n_0),
        .R(\dmacr_i_reg[4]_0 ));
  LUT3 #(
    .INIT(8'hFE)) 
    error_d1_i_1
       (.I0(dma_slverr_reg_0),
        .I1(dma_interr_reg_0),
        .I2(dma_decerr_reg_0),
        .O(mm2s_error_out));
  FDRE #(
    .INIT(1'b0)) 
    error_d1_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(mm2s_error_out),
        .Q(error_d1),
        .R(\dmacr_i_reg[4]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    halted_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(halted_reg_0),
        .Q(mm2s_dmasr),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hFFFFFFFF00000B00)) 
    idle_i_2__0
       (.I0(mm2s_stop_i),
        .I1(mm2s_length_wren),
        .I2(all_is_idle_d1_1),
        .I3(\dmacr_i_reg[0]_0 ),
        .I4(idle_reg_2),
        .I5(idle_reg_0),
        .O(\GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    idle_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(idle_reg_1),
        .Q(idle_reg_0),
        .R(1'b0));
  LUT6 #(
    .INIT(64'h00F0008000800080)) 
    introut_i_1
       (.I0(\dmacr_i_reg_n_0_[12] ),
        .I1(ioc_irq_reg_n_0),
        .I2(m_axi_sg_aresetn),
        .I3(\dmacr_i_reg[2]_0 ),
        .I4(\dmacr_i_reg_n_0_[14] ),
        .I5(err_irq_reg_n_0),
        .O(introut_i_1_n_0));
  FDRE introut_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(introut_i_1_n_0),
        .Q(mm2s_introut),
        .R(1'b0));
  LUT4 #(
    .INIT(16'hF7F0)) 
    ioc_irq_i_1
       (.I0(s_axi_lite_wdata[12]),
        .I1(p_0_in1_in),
        .I2(axi_dma_tstvec),
        .I3(ioc_irq_reg_n_0),
        .O(ioc_irq_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    ioc_irq_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(ioc_irq_i_1_n_0),
        .Q(ioc_irq_reg_n_0),
        .R(\dmacr_i_reg[4]_0 ));
  LUT2 #(
    .INIT(4'hE)) 
    soft_reset_d1_i_1
       (.I0(\dmacr_i_reg[2]_0 ),
        .I1(soft_reset_d1_reg),
        .O(soft_reset));
endmodule

module design_1_axi_dma_0_0_axi_dma_register_s2mm
   (dma_interr_reg_0,
    dma_slverr_reg_0,
    dma_decerr_reg_0,
    s2mm_length_wren,
    \dmacr_i_reg[0]_0 ,
    s2mm_dmasr,
    idle_reg_0,
    s2mm_introut,
    soft_reset_re0,
    \dmacr_i_reg[2]_0 ,
    \GNE_SYNC_RESET.scndry_resetn_reg ,
    err_irq_reg_0,
    Q,
    ioc_irq_reg_0,
    threshold_is_zero__6,
    \GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 ,
    s2mm_all_idle,
    p_1_out__0_0,
    \dmacr_i_reg[4]_0 ,
    \dmacr_i_reg[23]_0 ,
    \dmacr_i_reg[31]_0 ,
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 ,
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 ,
    \dmacr_i_reg[4]_1 ,
    dma_interr_reg_1,
    s_axi_lite_aclk,
    dma_slverr_reg_1,
    dma_decerr_reg_1,
    buffer_length_wren0,
    halted_reg_0,
    idle_reg_1,
    \dmacr_i_reg[2]_1 ,
    soft_reset_d1,
    \dmacr_i_reg[0]_1 ,
    \dmacr_i_reg[0]_2 ,
    m_axi_sg_aresetn,
    s_axi_lite_wdata,
    \dmacr_i_reg[3]_0 ,
    \dmacr_i_reg[0]_3 ,
    mm2s_stop,
    s2mm_stop,
    \dmacr_i_reg[0]_4 ,
    \dmacr_i_reg[0]_5 ,
    \dmacr_i_reg[0]_6 ,
    s2mm_stop_i,
    all_is_idle_d1,
    idle_reg_2,
    cmnds_queued_2,
    \GNE_SYNC_RESET.sft_rst_dly7_reg ,
    s2mm_soft_reset_done,
    mm2s_soft_reset_done,
    soft_reset_clr,
    \dmacr_i_reg[16]_0 ,
    ioc_irq_reg_1,
    axi_dma_tstvec,
    E,
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ,
    D);
  output dma_interr_reg_0;
  output dma_slverr_reg_0;
  output dma_decerr_reg_0;
  output s2mm_length_wren;
  output \dmacr_i_reg[0]_0 ;
  output s2mm_dmasr;
  output idle_reg_0;
  output s2mm_introut;
  output soft_reset_re0;
  output \dmacr_i_reg[2]_0 ;
  output \GNE_SYNC_RESET.scndry_resetn_reg ;
  output err_irq_reg_0;
  output [2:0]Q;
  output ioc_irq_reg_0;
  output threshold_is_zero__6;
  output \GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 ;
  output s2mm_all_idle;
  output [0:0]p_1_out__0_0;
  output [1:0]\dmacr_i_reg[4]_0 ;
  output [7:0]\dmacr_i_reg[23]_0 ;
  output [7:0]\dmacr_i_reg[31]_0 ;
  output [31:0]\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 ;
  output [19:0]\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 ;
  input [0:0]\dmacr_i_reg[4]_1 ;
  input dma_interr_reg_1;
  input s_axi_lite_aclk;
  input dma_slverr_reg_1;
  input dma_decerr_reg_1;
  input buffer_length_wren0;
  input halted_reg_0;
  input idle_reg_1;
  input \dmacr_i_reg[2]_1 ;
  input soft_reset_d1;
  input \dmacr_i_reg[0]_1 ;
  input \dmacr_i_reg[0]_2 ;
  input m_axi_sg_aresetn;
  input [31:0]s_axi_lite_wdata;
  input [1:0]\dmacr_i_reg[3]_0 ;
  input [0:0]\dmacr_i_reg[0]_3 ;
  input mm2s_stop;
  input s2mm_stop;
  input \dmacr_i_reg[0]_4 ;
  input \dmacr_i_reg[0]_5 ;
  input \dmacr_i_reg[0]_6 ;
  input s2mm_stop_i;
  input all_is_idle_d1;
  input idle_reg_2;
  input cmnds_queued_2;
  input [1:0]\GNE_SYNC_RESET.sft_rst_dly7_reg ;
  input s2mm_soft_reset_done;
  input mm2s_soft_reset_done;
  input soft_reset_clr;
  input [0:0]\dmacr_i_reg[16]_0 ;
  input ioc_irq_reg_1;
  input [0:0]axi_dma_tstvec;
  input [0:0]E;
  input [0:0]\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ;
  input [19:0]D;

  wire [19:0]D;
  wire [0:0]E;
  wire [31:0]\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 ;
  wire [0:0]\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ;
  wire [19:0]\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 ;
  wire \GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 ;
  wire \GNE_SYNC_RESET.scndry_resetn_reg ;
  wire [1:0]\GNE_SYNC_RESET.sft_rst_dly7_reg ;
  wire [2:0]Q;
  wire all_is_idle_d1;
  wire [0:0]axi_dma_tstvec;
  wire buffer_length_wren0;
  wire cmnds_queued_2;
  wire dma_decerr_reg_0;
  wire dma_decerr_reg_1;
  wire dma_interr_reg_0;
  wire dma_interr_reg_1;
  wire dma_slverr_reg_0;
  wire dma_slverr_reg_1;
  wire \dmacr_i[0]_i_1_n_0 ;
  wire \dmacr_i[0]_i_2__0_n_0 ;
  wire \dmacr_i[0]_i_2_n_0 ;
  wire \dmacr_i[0]_i_3_n_0 ;
  wire \dmacr_i[23]_i_3_n_0 ;
  wire \dmacr_i[2]_i_1__0_n_0 ;
  wire \dmacr_i_reg[0]_0 ;
  wire \dmacr_i_reg[0]_1 ;
  wire \dmacr_i_reg[0]_2 ;
  wire [0:0]\dmacr_i_reg[0]_3 ;
  wire \dmacr_i_reg[0]_4 ;
  wire \dmacr_i_reg[0]_5 ;
  wire \dmacr_i_reg[0]_6 ;
  wire [0:0]\dmacr_i_reg[16]_0 ;
  wire [7:0]\dmacr_i_reg[23]_0 ;
  wire \dmacr_i_reg[2]_0 ;
  wire \dmacr_i_reg[2]_1 ;
  wire [7:0]\dmacr_i_reg[31]_0 ;
  wire [1:0]\dmacr_i_reg[3]_0 ;
  wire [1:0]\dmacr_i_reg[4]_0 ;
  wire [0:0]\dmacr_i_reg[4]_1 ;
  wire err_irq_i_1_n_0;
  wire err_irq_reg_0;
  wire error_d1;
  wire halted_reg_0;
  wire idle_reg_0;
  wire idle_reg_1;
  wire idle_reg_2;
  wire introut_i_1__0_n_0;
  wire ioc_irq_i_1_n_0;
  wire ioc_irq_reg_0;
  wire ioc_irq_reg_1;
  wire m_axi_sg_aresetn;
  wire mm2s_soft_reset_done;
  wire mm2s_stop;
  wire [0:0]p_1_out__0_0;
  wire s2mm_all_idle;
  wire s2mm_dmasr;
  wire s2mm_error_out;
  wire s2mm_introut;
  wire s2mm_length_wren;
  wire s2mm_soft_reset_done;
  wire s2mm_stop;
  wire s2mm_stop_i;
  wire s_axi_lite_aclk;
  wire [31:0]s_axi_lite_wdata;
  wire soft_reset_clr;
  wire soft_reset_d1;
  wire soft_reset_re0;
  wire threshold_is_zero__6;

  LUT1 #(
    .INIT(2'h1)) 
    \GEN_CMD_BTT_LESS_23.cmnd_data[26]_i_1__0 
       (.I0(\dmacr_i_reg[4]_0 [0]),
        .O(p_1_out__0_0));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[0]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [0]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[10] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[10]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [10]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[11] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[11]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [11]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[12] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[12]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [12]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[13] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[13]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [13]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[14] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[14]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [14]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[15] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[15]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [15]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[16] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[16]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [16]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[17] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[17]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [17]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[18] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[18]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [18]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[19] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[19]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [19]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[1]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [1]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[20] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[20]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [20]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[21] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[21]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [21]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[22] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[22]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [22]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[23] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[23]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [23]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[24] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[24]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [24]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[25] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[25]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [25]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[26] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[26]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [26]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[27] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[27]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [27]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[28] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[28]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [28]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[29] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[29]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [29]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[2] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[2]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [2]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[30] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[30]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [30]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[31] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[31]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [31]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[3] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[3]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [3]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[4] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[4]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [4]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[5] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[5]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [5]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[6] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[6]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [6]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[7] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[7]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [7]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[8] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[8]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [8]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_address_i_reg[9] 
       (.C(s_axi_lite_aclk),
        .CE(E),
        .D(s_axi_lite_wdata[9]),
        .Q(\GEN_REG_FOR_SMPL.buffer_address_i_reg[31]_0 [9]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[0]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [0]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[10] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[10]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [10]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[11] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[11]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [11]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[12] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[12]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [12]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[13] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[13]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [13]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[14] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[14]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [14]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[15] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[15]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [15]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[16] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[16]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [16]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[17] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[17]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [17]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[18] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[18]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [18]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[19] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[19]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [19]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[1]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [1]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[2] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[2]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [2]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[3] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[3]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [3]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[4] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[4]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [4]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[5] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[5]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [5]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[6] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[6]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [6]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[7] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[7]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [7]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[8] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[8]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [8]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_REG_FOR_SMPL.buffer_length_i_reg[9] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_REG_FOR_SMPL.buffer_length_i_reg[0]_0 ),
        .D(D[9]),
        .Q(\GEN_REG_FOR_SMPL.buffer_length_i_reg[19]_0 [9]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE \GEN_REG_FOR_SMPL.buffer_length_wren_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(buffer_length_wren0),
        .Q(s2mm_length_wren),
        .R(\dmacr_i_reg[4]_1 ));
  LUT6 #(
    .INIT(64'h00000000000000DF)) 
    \GNE_SYNC_RESET.sft_rst_dly1_i_2__0 
       (.I0(s2mm_length_wren),
        .I1(s2mm_stop_i),
        .I2(\dmacr_i_reg[0]_0 ),
        .I3(cmnds_queued_2),
        .I4(\GNE_SYNC_RESET.sft_rst_dly7_reg [1]),
        .I5(\GNE_SYNC_RESET.sft_rst_dly7_reg [0]),
        .O(s2mm_all_idle));
  FDRE #(
    .INIT(1'b0)) 
    dma_decerr_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(dma_decerr_reg_1),
        .Q(dma_decerr_reg_0),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    dma_interr_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(dma_interr_reg_1),
        .Q(dma_interr_reg_0),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    dma_slverr_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(dma_slverr_reg_1),
        .Q(dma_slverr_reg_0),
        .R(\dmacr_i_reg[4]_1 ));
  LUT5 #(
    .INIT(32'h00A80000)) 
    \dmacr_i[0]_i_1 
       (.I0(\dmacr_i[0]_i_2__0_n_0 ),
        .I1(\dmacr_i_reg[0]_1 ),
        .I2(\dmacr_i_reg[0]_2 ),
        .I3(\dmacr_i_reg[2]_1 ),
        .I4(\dmacr_i[0]_i_2_n_0 ),
        .O(\dmacr_i[0]_i_1_n_0 ));
  LUT5 #(
    .INIT(32'h00A80000)) 
    \dmacr_i[0]_i_1__0 
       (.I0(\dmacr_i[0]_i_2__0_n_0 ),
        .I1(\dmacr_i_reg[0]_1 ),
        .I2(\dmacr_i_reg[0]_2 ),
        .I3(\dmacr_i_reg[2]_1 ),
        .I4(\dmacr_i[0]_i_3_n_0 ),
        .O(\GNE_SYNC_RESET.scndry_resetn_reg ));
  LUT5 #(
    .INIT(32'h00004540)) 
    \dmacr_i[0]_i_2 
       (.I0(\dmacr_i_reg[2]_0 ),
        .I1(s_axi_lite_wdata[0]),
        .I2(\dmacr_i_reg[3]_0 [1]),
        .I3(\dmacr_i_reg[0]_0 ),
        .I4(s2mm_stop),
        .O(\dmacr_i[0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h0000000000000001)) 
    \dmacr_i[0]_i_2__0 
       (.I0(dma_decerr_reg_0),
        .I1(dma_interr_reg_0),
        .I2(dma_slverr_reg_0),
        .I3(\dmacr_i_reg[0]_4 ),
        .I4(\dmacr_i_reg[0]_5 ),
        .I5(\dmacr_i_reg[0]_6 ),
        .O(\dmacr_i[0]_i_2__0_n_0 ));
  LUT5 #(
    .INIT(32'h00004540)) 
    \dmacr_i[0]_i_3 
       (.I0(\dmacr_i_reg[2]_0 ),
        .I1(s_axi_lite_wdata[0]),
        .I2(\dmacr_i_reg[3]_0 [0]),
        .I3(\dmacr_i_reg[0]_3 ),
        .I4(mm2s_stop),
        .O(\dmacr_i[0]_i_3_n_0 ));
  LUT5 #(
    .INIT(32'h00010000)) 
    \dmacr_i[23]_i_2 
       (.I0(s_axi_lite_wdata[20]),
        .I1(s_axi_lite_wdata[21]),
        .I2(s_axi_lite_wdata[22]),
        .I3(s_axi_lite_wdata[23]),
        .I4(\dmacr_i[23]_i_3_n_0 ),
        .O(threshold_is_zero__6));
  LUT4 #(
    .INIT(16'h0001)) 
    \dmacr_i[23]_i_3 
       (.I0(s_axi_lite_wdata[17]),
        .I1(s_axi_lite_wdata[16]),
        .I2(s_axi_lite_wdata[19]),
        .I3(s_axi_lite_wdata[18]),
        .O(\dmacr_i[23]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hECFFFFFFECECECEC)) 
    \dmacr_i[2]_i_1__0 
       (.I0(s_axi_lite_wdata[2]),
        .I1(\dmacr_i_reg[2]_0 ),
        .I2(\dmacr_i_reg[3]_0 [1]),
        .I3(s2mm_soft_reset_done),
        .I4(mm2s_soft_reset_done),
        .I5(\dmacr_i_reg[2]_1 ),
        .O(\dmacr_i[2]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\dmacr_i[0]_i_1_n_0 ),
        .Q(\dmacr_i_reg[0]_0 ),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[12] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[12]),
        .Q(Q[0]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[13] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[13]),
        .Q(Q[1]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[14] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[14]),
        .Q(Q[2]),
        .R(\dmacr_i_reg[4]_1 ));
  FDSE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[16] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[16]),
        .Q(\dmacr_i_reg[23]_0 [0]),
        .S(\dmacr_i_reg[16]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[17] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[17]),
        .Q(\dmacr_i_reg[23]_0 [1]),
        .R(\dmacr_i_reg[16]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[18] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[18]),
        .Q(\dmacr_i_reg[23]_0 [2]),
        .R(\dmacr_i_reg[16]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[19] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[19]),
        .Q(\dmacr_i_reg[23]_0 [3]),
        .R(\dmacr_i_reg[16]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[20] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[20]),
        .Q(\dmacr_i_reg[23]_0 [4]),
        .R(\dmacr_i_reg[16]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[21] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[21]),
        .Q(\dmacr_i_reg[23]_0 [5]),
        .R(\dmacr_i_reg[16]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[22] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[22]),
        .Q(\dmacr_i_reg[23]_0 [6]),
        .R(\dmacr_i_reg[16]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[23] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[23]),
        .Q(\dmacr_i_reg[23]_0 [7]),
        .R(\dmacr_i_reg[16]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[24] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[24]),
        .Q(\dmacr_i_reg[31]_0 [0]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[25] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[25]),
        .Q(\dmacr_i_reg[31]_0 [1]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[26] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[26]),
        .Q(\dmacr_i_reg[31]_0 [2]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[27] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[27]),
        .Q(\dmacr_i_reg[31]_0 [3]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[28] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[28]),
        .Q(\dmacr_i_reg[31]_0 [4]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[29] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[29]),
        .Q(\dmacr_i_reg[31]_0 [5]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[2] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\dmacr_i[2]_i_1__0_n_0 ),
        .Q(\dmacr_i_reg[2]_0 ),
        .R(soft_reset_clr));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[30] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[30]),
        .Q(\dmacr_i_reg[31]_0 [6]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[31] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[31]),
        .Q(\dmacr_i_reg[31]_0 [7]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[3] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[3]),
        .Q(\dmacr_i_reg[4]_0 [0]),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \dmacr_i_reg[4] 
       (.C(s_axi_lite_aclk),
        .CE(\dmacr_i_reg[3]_0 [1]),
        .D(s_axi_lite_wdata[4]),
        .Q(\dmacr_i_reg[4]_0 [1]),
        .R(\dmacr_i_reg[4]_1 ));
  LUT5 #(
    .INIT(32'h5FDF00CC)) 
    err_irq_i_1
       (.I0(s_axi_lite_wdata[14]),
        .I1(s2mm_error_out),
        .I2(ioc_irq_reg_1),
        .I3(error_d1),
        .I4(err_irq_reg_0),
        .O(err_irq_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    err_irq_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(err_irq_i_1_n_0),
        .Q(err_irq_reg_0),
        .R(\dmacr_i_reg[4]_1 ));
  LUT3 #(
    .INIT(8'hFE)) 
    error_d1_i_1__0
       (.I0(dma_slverr_reg_0),
        .I1(dma_interr_reg_0),
        .I2(dma_decerr_reg_0),
        .O(s2mm_error_out));
  FDRE #(
    .INIT(1'b0)) 
    error_d1_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s2mm_error_out),
        .Q(error_d1),
        .R(\dmacr_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    halted_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(halted_reg_0),
        .Q(s2mm_dmasr),
        .R(1'b0));
  LUT6 #(
    .INIT(64'hFFFFFFFF00000B00)) 
    idle_i_2
       (.I0(s2mm_stop_i),
        .I1(s2mm_length_wren),
        .I2(all_is_idle_d1),
        .I3(\dmacr_i_reg[0]_0 ),
        .I4(idle_reg_2),
        .I5(idle_reg_0),
        .O(\GEN_REG_FOR_SMPL.buffer_length_wren_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    idle_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(idle_reg_1),
        .Q(idle_reg_0),
        .R(1'b0));
  LUT6 #(
    .INIT(64'h4444400040004000)) 
    introut_i_1__0
       (.I0(\dmacr_i_reg[2]_0 ),
        .I1(m_axi_sg_aresetn),
        .I2(err_irq_reg_0),
        .I3(Q[2]),
        .I4(ioc_irq_reg_0),
        .I5(Q[0]),
        .O(introut_i_1__0_n_0));
  FDRE introut_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(introut_i_1__0_n_0),
        .Q(s2mm_introut),
        .R(1'b0));
  LUT4 #(
    .INIT(16'hF7F0)) 
    ioc_irq_i_1
       (.I0(s_axi_lite_wdata[12]),
        .I1(ioc_irq_reg_1),
        .I2(axi_dma_tstvec),
        .I3(ioc_irq_reg_0),
        .O(ioc_irq_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    ioc_irq_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(ioc_irq_i_1_n_0),
        .Q(ioc_irq_reg_0),
        .R(\dmacr_i_reg[4]_1 ));
  LUT3 #(
    .INIT(8'h0E)) 
    soft_reset_re_i_1
       (.I0(\dmacr_i_reg[2]_0 ),
        .I1(\dmacr_i_reg[2]_1 ),
        .I2(soft_reset_d1),
        .O(soft_reset_re0));
endmodule

module design_1_axi_dma_0_0_axi_dma_reset
   (out,
    \GNE_SYNC_RESET.prmry_resetn_reg_0 ,
    \GNE_SYNC_RESET.s_soft_reset_i_reg_0 ,
    mm2s_prmry_reset_out_n,
    soft_reset_d1,
    soft_reset_re,
    m_axi_sg_aresetn,
    \GNE_SYNC_RESET.scndry_resetn_reg_0 ,
    \GNE_SYNC_RESET.scndry_resetn_reg_1 ,
    p_0_in,
    assert_sftrst_d1_reg_0,
    \GNE_SYNC_RESET.halt_i_reg_0 ,
    s_axi_lite_aclk,
    mm2s_all_idle,
    soft_reset,
    soft_reset_re0,
    scndry_out,
    soft_reset_clr,
    mm2s_halt_cmplt,
    \GNE_SYNC_RESET.s_soft_reset_i_reg_1 ,
    \GNE_SYNC_RESET.s_soft_reset_i_reg_2 ,
    \GNE_SYNC_RESET.s_soft_reset_i_reg_3 ,
    halted_reg,
    mm2s_halted_set,
    mm2s_halted_clr,
    mm2s_dmasr,
    s2mm_halted_set,
    s2mm_halted_clr,
    s2mm_dmasr,
    mm2s_stop,
    \GEN_RESET_FOR_MM2S.mm2s_soft_reset_done_reg ,
    sig_rst2all_stop_request);
  output out;
  output \GNE_SYNC_RESET.prmry_resetn_reg_0 ;
  output \GNE_SYNC_RESET.s_soft_reset_i_reg_0 ;
  output mm2s_prmry_reset_out_n;
  output soft_reset_d1;
  output soft_reset_re;
  output m_axi_sg_aresetn;
  output \GNE_SYNC_RESET.scndry_resetn_reg_0 ;
  output \GNE_SYNC_RESET.scndry_resetn_reg_1 ;
  output p_0_in;
  output assert_sftrst_d1_reg_0;
  output \GNE_SYNC_RESET.halt_i_reg_0 ;
  input s_axi_lite_aclk;
  input mm2s_all_idle;
  input soft_reset;
  input soft_reset_re0;
  input scndry_out;
  input soft_reset_clr;
  input mm2s_halt_cmplt;
  input \GNE_SYNC_RESET.s_soft_reset_i_reg_1 ;
  input \GNE_SYNC_RESET.s_soft_reset_i_reg_2 ;
  input \GNE_SYNC_RESET.s_soft_reset_i_reg_3 ;
  input halted_reg;
  input mm2s_halted_set;
  input mm2s_halted_clr;
  input mm2s_dmasr;
  input s2mm_halted_set;
  input s2mm_halted_clr;
  input s2mm_dmasr;
  input mm2s_stop;
  input \GEN_RESET_FOR_MM2S.mm2s_soft_reset_done_reg ;
  input sig_rst2all_stop_request;

  wire \GEN_RESET_FOR_MM2S.mm2s_soft_reset_done_reg ;
  wire \GNE_SYNC_RESET.halt_i_i_1_n_0 ;
  wire \GNE_SYNC_RESET.halt_i_reg_0 ;
  wire \GNE_SYNC_RESET.min_assert_sftrst_i_1_n_0 ;
  wire \GNE_SYNC_RESET.prmry_reset_out_n_reg0 ;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire \GNE_SYNC_RESET.prmry_resetn_reg_0 ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_i_1_n_0 ;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire \GNE_SYNC_RESET.s_soft_reset_i_reg_0 ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_reg_1 ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_reg_2 ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_reg_3 ;
  wire \GNE_SYNC_RESET.scndry_resetn_reg_0 ;
  wire \GNE_SYNC_RESET.scndry_resetn_reg_1 ;
  wire assert_sftrst_d1;
  wire assert_sftrst_d1_reg_0;
  wire halted_reg;
  wire m_axi_sg_aresetn;
  wire min_assert_sftrst;
  wire mm2s_all_idle;
  wire mm2s_dmasr;
  wire mm2s_halt;
  wire mm2s_halt_cmplt;
  wire mm2s_halted_clr;
  wire mm2s_halted_set;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire mm2s_prmry_reset_out_n;
  wire mm2s_stop;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire n_0_0;
  wire n_0_4221;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire out;
  wire p_0_in;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire resetn_i__0;
  wire s2mm_dmasr;
  wire s2mm_halted_clr;
  wire s2mm_halted_set;
  wire s_axi_lite_aclk;
  wire s_soft_reset_i;
  wire s_soft_reset_i_d1;
  wire s_soft_reset_i_re;
  wire scndry_out;
  wire sft_rst_dly1;
  wire sft_rst_dly2;
  wire sft_rst_dly3;
  wire sft_rst_dly4;
  wire sft_rst_dly5;
  wire sft_rst_dly6;
  wire sft_rst_dly7;
  wire sig_rst2all_stop_request;
  wire soft_reset;
  wire soft_reset_clr;
  wire soft_reset_d1;
  wire soft_reset_re;
  wire soft_reset_re0;

  LUT1 #(
    .INIT(2'h1)) 
    \FSM_sequential_smpl_cs[1]_i_1 
       (.I0(out),
        .O(p_0_in));
  LUT2 #(
    .INIT(4'hE)) 
    \GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RESET/sig_s_h_halt_reg_i_1 
       (.I0(mm2s_halt),
        .I1(sig_rst2all_stop_request),
        .O(\GNE_SYNC_RESET.halt_i_reg_0 ));
  LUT3 #(
    .INIT(8'hF2)) 
    \GEN_RESET_FOR_MM2S.mm2s_soft_reset_done_i_2 
       (.I0(assert_sftrst_d1),
        .I1(min_assert_sftrst),
        .I2(\GEN_RESET_FOR_MM2S.mm2s_soft_reset_done_reg ),
        .O(assert_sftrst_d1_reg_0));
  LUT6 #(
    .INIT(64'h0404040404040400)) 
    \GNE_SYNC_RESET.halt_i_i_1 
       (.I0(min_assert_sftrst),
        .I1(scndry_out),
        .I2(s_soft_reset_i),
        .I3(mm2s_halt),
        .I4(soft_reset_re),
        .I5(mm2s_stop),
        .O(\GNE_SYNC_RESET.halt_i_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.halt_i_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GNE_SYNC_RESET.halt_i_i_1_n_0 ),
        .Q(mm2s_halt),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair470" *) 
  LUT4 #(
    .INIT(16'h4F44)) 
    \GNE_SYNC_RESET.min_assert_sftrst_i_1 
       (.I0(sft_rst_dly7),
        .I1(min_assert_sftrst),
        .I2(s_soft_reset_i_d1),
        .I3(s_soft_reset_i),
        .O(\GNE_SYNC_RESET.min_assert_sftrst_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.min_assert_sftrst_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GNE_SYNC_RESET.min_assert_sftrst_i_1_n_0 ),
        .Q(min_assert_sftrst),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair470" *) 
  LUT3 #(
    .INIT(8'h04)) 
    \GNE_SYNC_RESET.prmry_reset_out_n_i_1 
       (.I0(min_assert_sftrst),
        .I1(scndry_out),
        .I2(s_soft_reset_i),
        .O(\GNE_SYNC_RESET.prmry_reset_out_n_reg0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b1)) 
    \GNE_SYNC_RESET.prmry_reset_out_n_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GNE_SYNC_RESET.prmry_reset_out_n_reg0 ),
        .Q(mm2s_prmry_reset_out_n),
        .R(1'b0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.prmry_resetn_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(resetn_i__0),
        .Q(\GNE_SYNC_RESET.prmry_resetn_reg_0 ),
        .R(1'b0));
  LUT6 #(
    .INIT(64'h44F444F444F44444)) 
    \GNE_SYNC_RESET.s_soft_reset_i_i_1 
       (.I0(soft_reset_clr),
        .I1(s_soft_reset_i),
        .I2(mm2s_halt_cmplt),
        .I3(\GNE_SYNC_RESET.s_soft_reset_i_reg_1 ),
        .I4(\GNE_SYNC_RESET.s_soft_reset_i_reg_2 ),
        .I5(\GNE_SYNC_RESET.s_soft_reset_i_reg_3 ),
        .O(\GNE_SYNC_RESET.s_soft_reset_i_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.s_soft_reset_i_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GNE_SYNC_RESET.s_soft_reset_i_i_1_n_0 ),
        .Q(s_soft_reset_i),
        .R(1'b0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b1)) 
    \GNE_SYNC_RESET.scndry_resetn_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(resetn_i__0),
        .Q(out),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h2)) 
    \GNE_SYNC_RESET.sft_rst_dly1_i_1 
       (.I0(s_soft_reset_i),
        .I1(s_soft_reset_i_d1),
        .O(s_soft_reset_i_re));
  FDSE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly1_reg 
       (.C(s_axi_lite_aclk),
        .CE(mm2s_all_idle),
        .D(1'b0),
        .Q(sft_rst_dly1),
        .S(s_soft_reset_i_re));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly2_reg 
       (.C(s_axi_lite_aclk),
        .CE(mm2s_all_idle),
        .D(sft_rst_dly1),
        .Q(sft_rst_dly2),
        .R(s_soft_reset_i_re));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly3_reg 
       (.C(s_axi_lite_aclk),
        .CE(mm2s_all_idle),
        .D(sft_rst_dly2),
        .Q(sft_rst_dly3),
        .R(s_soft_reset_i_re));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly4_reg 
       (.C(s_axi_lite_aclk),
        .CE(mm2s_all_idle),
        .D(sft_rst_dly3),
        .Q(sft_rst_dly4),
        .R(s_soft_reset_i_re));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly5_reg 
       (.C(s_axi_lite_aclk),
        .CE(mm2s_all_idle),
        .D(sft_rst_dly4),
        .Q(sft_rst_dly5),
        .R(s_soft_reset_i_re));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly6_reg 
       (.C(s_axi_lite_aclk),
        .CE(mm2s_all_idle),
        .D(sft_rst_dly5),
        .Q(sft_rst_dly6),
        .R(s_soft_reset_i_re));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly7_reg 
       (.C(s_axi_lite_aclk),
        .CE(mm2s_all_idle),
        .D(sft_rst_dly6),
        .Q(sft_rst_dly7),
        .R(s_soft_reset_i_re));
  FDRE #(
    .INIT(1'b0)) 
    assert_sftrst_d1_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(min_assert_sftrst),
        .Q(assert_sftrst_d1),
        .R(1'b0));
  LUT1 #(
    .INIT(2'h2)) 
    dm_prmry_resetn_inst
       (.I0(resetn_i__0),
        .O(\GNE_SYNC_RESET.s_soft_reset_i_reg_0 ));
  LUT5 #(
    .INIT(32'hF1FFF1F1)) 
    halted_i_1
       (.I0(out),
        .I1(halted_reg),
        .I2(mm2s_halted_set),
        .I3(mm2s_halted_clr),
        .I4(mm2s_dmasr),
        .O(\GNE_SYNC_RESET.scndry_resetn_reg_0 ));
  LUT5 #(
    .INIT(32'hF1FFF1F1)) 
    halted_i_1__0
       (.I0(out),
        .I1(halted_reg),
        .I2(s2mm_halted_set),
        .I3(s2mm_halted_clr),
        .I4(s2mm_dmasr),
        .O(\GNE_SYNC_RESET.scndry_resetn_reg_1 ));
  LUT1 #(
    .INIT(2'h2)) 
    i_0
       (.I0(1'b1),
        .O(n_0_0));
  LUT1 #(
    .INIT(2'h1)) 
    i_4221
       (.I0(out),
        .O(n_0_4221));
  LUT2 #(
    .INIT(4'hE)) 
    introut_i_2
       (.I0(out),
        .I1(halted_reg),
        .O(m_axi_sg_aresetn));
  LUT3 #(
    .INIT(8'h04)) 
    resetn_i
       (.I0(s_soft_reset_i),
        .I1(scndry_out),
        .I2(min_assert_sftrst),
        .O(resetn_i__0));
  FDRE #(
    .INIT(1'b0)) 
    s_soft_reset_i_d1_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_soft_reset_i),
        .Q(s_soft_reset_i_d1),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    soft_reset_d1_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(soft_reset),
        .Q(soft_reset_d1),
        .R(1'b0));
  FDRE #(
    .INIT(1'b0)) 
    soft_reset_re_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(soft_reset_re0),
        .Q(soft_reset_re),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "axi_dma_reset" *) 
module design_1_axi_dma_0_0_axi_dma_reset_1
   (out,
    \GNE_SYNC_RESET.prmry_resetn_reg_0 ,
    \GNE_SYNC_RESET.s_soft_reset_i_reg_0 ,
    s2mm_prmry_reset_out_n,
    soft_reset_clr,
    \GNE_SYNC_RESET.scndry_resetn_reg_0 ,
    SS,
    \GEN_SYNC_WRITE.axi2ip_wrce_reg[12] ,
    \GNE_SYNC_RESET.scndry_resetn_reg_1 ,
    assert_sftrst_d1_reg_0,
    \GNE_SYNC_RESET.halt_i_reg_0 ,
    s_axi_lite_aclk,
    s2mm_all_idle,
    scndry_out,
    s2mm_halt_cmplt,
    \GNE_SYNC_RESET.s_soft_reset_i_reg_1 ,
    \GNE_SYNC_RESET.s_soft_reset_i_reg_2 ,
    \GNE_SYNC_RESET.s_soft_reset_i_reg_3 ,
    \dmacr_i_reg[16] ,
    threshold_is_zero__6,
    \dmacr_i_reg[16]_0 ,
    soft_reset_re,
    s2mm_stop,
    \GEN_RESET_FOR_S2MM.s2mm_soft_reset_done_reg ,
    \dmacr_i_reg[2] ,
    sig_rst2all_stop_request_0);
  output out;
  output \GNE_SYNC_RESET.prmry_resetn_reg_0 ;
  output \GNE_SYNC_RESET.s_soft_reset_i_reg_0 ;
  output s2mm_prmry_reset_out_n;
  output soft_reset_clr;
  output [0:0]\GNE_SYNC_RESET.scndry_resetn_reg_0 ;
  output [0:0]SS;
  output [0:0]\GEN_SYNC_WRITE.axi2ip_wrce_reg[12] ;
  output \GNE_SYNC_RESET.scndry_resetn_reg_1 ;
  output assert_sftrst_d1_reg_0;
  output \GNE_SYNC_RESET.halt_i_reg_0 ;
  input s_axi_lite_aclk;
  input s2mm_all_idle;
  input scndry_out;
  input s2mm_halt_cmplt;
  input \GNE_SYNC_RESET.s_soft_reset_i_reg_1 ;
  input \GNE_SYNC_RESET.s_soft_reset_i_reg_2 ;
  input \GNE_SYNC_RESET.s_soft_reset_i_reg_3 ;
  input \dmacr_i_reg[16] ;
  input threshold_is_zero__6;
  input [1:0]\dmacr_i_reg[16]_0 ;
  input soft_reset_re;
  input s2mm_stop;
  input \GEN_RESET_FOR_S2MM.s2mm_soft_reset_done_reg ;
  input \dmacr_i_reg[2] ;
  input sig_rst2all_stop_request_0;

  wire \GEN_RESET_FOR_S2MM.s2mm_soft_reset_done_reg ;
  wire [0:0]\GEN_SYNC_WRITE.axi2ip_wrce_reg[12] ;
  wire \GNE_SYNC_RESET.halt_i_i_1__0_n_0 ;
  wire \GNE_SYNC_RESET.halt_i_reg_0 ;
  wire \GNE_SYNC_RESET.min_assert_sftrst_i_1_n_0 ;
  wire \GNE_SYNC_RESET.prmry_reset_out_n_reg0 ;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire \GNE_SYNC_RESET.prmry_resetn_reg_0 ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_i_1__0_n_0 ;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire \GNE_SYNC_RESET.s_soft_reset_i_reg_0 ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_reg_1 ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_reg_2 ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_reg_3 ;
  wire [0:0]\GNE_SYNC_RESET.scndry_resetn_reg_0 ;
  wire \GNE_SYNC_RESET.scndry_resetn_reg_1 ;
  wire \GNE_SYNC_RESET.sft_rst_dly1_reg_n_0 ;
  wire \GNE_SYNC_RESET.sft_rst_dly2_reg_n_0 ;
  wire \GNE_SYNC_RESET.sft_rst_dly3_reg_n_0 ;
  wire \GNE_SYNC_RESET.sft_rst_dly4_reg_n_0 ;
  wire \GNE_SYNC_RESET.sft_rst_dly5_reg_n_0 ;
  wire \GNE_SYNC_RESET.sft_rst_dly6_reg_n_0 ;
  wire \GNE_SYNC_RESET.sft_rst_dly7_reg_n_0 ;
  wire [0:0]SS;
  wire assert_sftrst_d1;
  wire assert_sftrst_d1_reg_0;
  wire \dmacr_i_reg[16] ;
  wire [1:0]\dmacr_i_reg[16]_0 ;
  wire \dmacr_i_reg[2] ;
  wire min_assert_sftrst;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire n_0_0;
  wire n_0_4223;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire out;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire resetn_i__0;
  wire s2mm_all_idle;
  wire s2mm_halt;
  wire s2mm_halt_cmplt;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire s2mm_prmry_reset_out_n;
  wire s2mm_stop;
  wire s_axi_lite_aclk;
  wire s_soft_reset_i;
  wire s_soft_reset_i_d1;
  wire s_soft_reset_i_re;
  wire scndry_out;
  wire sig_rst2all_stop_request_0;
  wire soft_reset_clr;
  wire soft_reset_re;
  wire threshold_is_zero__6;

  LUT1 #(
    .INIT(2'h1)) 
    \FSM_sequential_smpl_cs[1]_i_1__0 
       (.I0(out),
        .O(\GNE_SYNC_RESET.scndry_resetn_reg_1 ));
  (* SOFT_HLUTNM = "soft_lutpair472" *) 
  LUT3 #(
    .INIT(8'hF2)) 
    \GEN_RESET_FOR_S2MM.s2mm_soft_reset_done_i_1 
       (.I0(assert_sftrst_d1),
        .I1(min_assert_sftrst),
        .I2(\GEN_RESET_FOR_S2MM.s2mm_soft_reset_done_reg ),
        .O(assert_sftrst_d1_reg_0));
  LUT6 #(
    .INIT(64'h0404040404040400)) 
    \GNE_SYNC_RESET.halt_i_i_1__0 
       (.I0(min_assert_sftrst),
        .I1(scndry_out),
        .I2(s_soft_reset_i),
        .I3(s2mm_halt),
        .I4(soft_reset_re),
        .I5(s2mm_stop),
        .O(\GNE_SYNC_RESET.halt_i_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.halt_i_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GNE_SYNC_RESET.halt_i_i_1__0_n_0 ),
        .Q(s2mm_halt),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair471" *) 
  LUT4 #(
    .INIT(16'h4F44)) 
    \GNE_SYNC_RESET.min_assert_sftrst_i_1 
       (.I0(\GNE_SYNC_RESET.sft_rst_dly7_reg_n_0 ),
        .I1(min_assert_sftrst),
        .I2(s_soft_reset_i_d1),
        .I3(s_soft_reset_i),
        .O(\GNE_SYNC_RESET.min_assert_sftrst_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.min_assert_sftrst_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GNE_SYNC_RESET.min_assert_sftrst_i_1_n_0 ),
        .Q(min_assert_sftrst),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair471" *) 
  LUT3 #(
    .INIT(8'h04)) 
    \GNE_SYNC_RESET.prmry_reset_out_n_i_1__0 
       (.I0(min_assert_sftrst),
        .I1(scndry_out),
        .I2(s_soft_reset_i),
        .O(\GNE_SYNC_RESET.prmry_reset_out_n_reg0 ));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b1)) 
    \GNE_SYNC_RESET.prmry_reset_out_n_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GNE_SYNC_RESET.prmry_reset_out_n_reg0 ),
        .Q(s2mm_prmry_reset_out_n),
        .R(1'b0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.prmry_resetn_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(resetn_i__0),
        .Q(\GNE_SYNC_RESET.prmry_resetn_reg_0 ),
        .R(1'b0));
  LUT6 #(
    .INIT(64'h44F444F444F44444)) 
    \GNE_SYNC_RESET.s_soft_reset_i_i_1__0 
       (.I0(soft_reset_clr),
        .I1(s_soft_reset_i),
        .I2(s2mm_halt_cmplt),
        .I3(\GNE_SYNC_RESET.s_soft_reset_i_reg_1 ),
        .I4(\GNE_SYNC_RESET.s_soft_reset_i_reg_2 ),
        .I5(\GNE_SYNC_RESET.s_soft_reset_i_reg_3 ),
        .O(\GNE_SYNC_RESET.s_soft_reset_i_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.s_soft_reset_i_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GNE_SYNC_RESET.s_soft_reset_i_i_1__0_n_0 ),
        .Q(s_soft_reset_i),
        .R(1'b0));
  (* KEEP = "yes" *) 
  (* equivalent_register_removal = "no" *) 
  FDRE #(
    .INIT(1'b1)) 
    \GNE_SYNC_RESET.scndry_resetn_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(resetn_i__0),
        .Q(out),
        .R(1'b0));
  LUT2 #(
    .INIT(4'h2)) 
    \GNE_SYNC_RESET.sft_rst_dly1_i_1__0 
       (.I0(s_soft_reset_i),
        .I1(s_soft_reset_i_d1),
        .O(s_soft_reset_i_re));
  FDSE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly1_reg 
       (.C(s_axi_lite_aclk),
        .CE(s2mm_all_idle),
        .D(1'b0),
        .Q(\GNE_SYNC_RESET.sft_rst_dly1_reg_n_0 ),
        .S(s_soft_reset_i_re));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly2_reg 
       (.C(s_axi_lite_aclk),
        .CE(s2mm_all_idle),
        .D(\GNE_SYNC_RESET.sft_rst_dly1_reg_n_0 ),
        .Q(\GNE_SYNC_RESET.sft_rst_dly2_reg_n_0 ),
        .R(s_soft_reset_i_re));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly3_reg 
       (.C(s_axi_lite_aclk),
        .CE(s2mm_all_idle),
        .D(\GNE_SYNC_RESET.sft_rst_dly2_reg_n_0 ),
        .Q(\GNE_SYNC_RESET.sft_rst_dly3_reg_n_0 ),
        .R(s_soft_reset_i_re));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly4_reg 
       (.C(s_axi_lite_aclk),
        .CE(s2mm_all_idle),
        .D(\GNE_SYNC_RESET.sft_rst_dly3_reg_n_0 ),
        .Q(\GNE_SYNC_RESET.sft_rst_dly4_reg_n_0 ),
        .R(s_soft_reset_i_re));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly5_reg 
       (.C(s_axi_lite_aclk),
        .CE(s2mm_all_idle),
        .D(\GNE_SYNC_RESET.sft_rst_dly4_reg_n_0 ),
        .Q(\GNE_SYNC_RESET.sft_rst_dly5_reg_n_0 ),
        .R(s_soft_reset_i_re));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly6_reg 
       (.C(s_axi_lite_aclk),
        .CE(s2mm_all_idle),
        .D(\GNE_SYNC_RESET.sft_rst_dly5_reg_n_0 ),
        .Q(\GNE_SYNC_RESET.sft_rst_dly6_reg_n_0 ),
        .R(s_soft_reset_i_re));
  FDRE #(
    .INIT(1'b0)) 
    \GNE_SYNC_RESET.sft_rst_dly7_reg 
       (.C(s_axi_lite_aclk),
        .CE(s2mm_all_idle),
        .D(\GNE_SYNC_RESET.sft_rst_dly6_reg_n_0 ),
        .Q(\GNE_SYNC_RESET.sft_rst_dly7_reg_n_0 ),
        .R(s_soft_reset_i_re));
  LUT2 #(
    .INIT(4'hE)) 
    \I_RESET/sig_s_h_halt_reg_i_1 
       (.I0(s2mm_halt),
        .I1(sig_rst2all_stop_request_0),
        .O(\GNE_SYNC_RESET.halt_i_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    assert_sftrst_d1_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(min_assert_sftrst),
        .Q(assert_sftrst_d1),
        .R(1'b0));
  LUT1 #(
    .INIT(2'h2)) 
    dm_prmry_resetn_inst
       (.I0(resetn_i__0),
        .O(\GNE_SYNC_RESET.s_soft_reset_i_reg_0 ));
  LUT4 #(
    .INIT(16'h888F)) 
    \dmacr_i[23]_i_1 
       (.I0(threshold_is_zero__6),
        .I1(\dmacr_i_reg[16]_0 [0]),
        .I2(out),
        .I3(\dmacr_i_reg[16] ),
        .O(SS));
  LUT4 #(
    .INIT(16'h888F)) 
    \dmacr_i[23]_i_1__0 
       (.I0(threshold_is_zero__6),
        .I1(\dmacr_i_reg[16]_0 [1]),
        .I2(out),
        .I3(\dmacr_i_reg[16] ),
        .O(\GEN_SYNC_WRITE.axi2ip_wrce_reg[12] ));
  (* SOFT_HLUTNM = "soft_lutpair472" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \dmacr_i[2]_i_1 
       (.I0(\GEN_RESET_FOR_S2MM.s2mm_soft_reset_done_reg ),
        .I1(\dmacr_i_reg[2] ),
        .O(soft_reset_clr));
  LUT2 #(
    .INIT(4'h1)) 
    \dmacr_i[4]_i_1 
       (.I0(out),
        .I1(\dmacr_i_reg[16] ),
        .O(\GNE_SYNC_RESET.scndry_resetn_reg_0 ));
  LUT1 #(
    .INIT(2'h2)) 
    i_0
       (.I0(1'b1),
        .O(n_0_0));
  LUT1 #(
    .INIT(2'h1)) 
    i_4223
       (.I0(out),
        .O(n_0_4223));
  LUT3 #(
    .INIT(8'h04)) 
    resetn_i
       (.I0(s_soft_reset_i),
        .I1(scndry_out),
        .I2(min_assert_sftrst),
        .O(resetn_i__0));
  FDRE #(
    .INIT(1'b0)) 
    s_soft_reset_i_d1_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_soft_reset_i),
        .Q(s_soft_reset_i_d1),
        .R(1'b0));
endmodule

module design_1_axi_dma_0_0_axi_dma_rst_module
   (out,
    \GNE_SYNC_RESET.prmry_resetn_reg ,
    \GNE_SYNC_RESET.s_soft_reset_i_reg ,
    mm2s_prmry_reset_out_n,
    \GNE_SYNC_RESET.scndry_resetn_reg ,
    \GNE_SYNC_RESET.prmry_resetn_reg_0 ,
    \GNE_SYNC_RESET.s_soft_reset_i_reg_0 ,
    s2mm_prmry_reset_out_n,
    \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_s_level_out_d4 ,
    soft_reset_d1,
    soft_reset_clr,
    m_axi_sg_aresetn,
    SR,
    \GNE_SYNC_RESET.scndry_resetn_reg_0 ,
    \GNE_SYNC_RESET.scndry_resetn_reg_1 ,
    \GNE_SYNC_RESET.scndry_resetn_reg_2 ,
    SS,
    \GEN_SYNC_WRITE.axi2ip_wrce_reg[12] ,
    p_0_in,
    \GNE_SYNC_RESET.scndry_resetn_reg_3 ,
    \GNE_SYNC_RESET.halt_i_reg ,
    \GNE_SYNC_RESET.halt_i_reg_0 ,
    mm2s_soft_reset_done,
    s2mm_soft_reset_done,
    s_axi_lite_aclk,
    mm2s_all_idle,
    soft_reset,
    soft_reset_re0,
    s2mm_all_idle,
    mm2s_halt_cmplt,
    \GNE_SYNC_RESET.s_soft_reset_i_reg_1 ,
    \GNE_SYNC_RESET.s_soft_reset_i_reg_2 ,
    \GNE_SYNC_RESET.s_soft_reset_i_reg_3 ,
    s2mm_halt_cmplt,
    \GNE_SYNC_RESET.s_soft_reset_i_reg_4 ,
    mm2s_halted_set,
    mm2s_halted_clr,
    mm2s_dmasr,
    s2mm_halted_set,
    s2mm_halted_clr,
    s2mm_dmasr,
    threshold_is_zero__6,
    \dmacr_i_reg[16] ,
    mm2s_stop,
    s2mm_stop,
    sig_rst2all_stop_request,
    sig_rst2all_stop_request_0,
    axi_resetn);
  output out;
  output \GNE_SYNC_RESET.prmry_resetn_reg ;
  output \GNE_SYNC_RESET.s_soft_reset_i_reg ;
  output mm2s_prmry_reset_out_n;
  output \GNE_SYNC_RESET.scndry_resetn_reg ;
  output \GNE_SYNC_RESET.prmry_resetn_reg_0 ;
  output \GNE_SYNC_RESET.s_soft_reset_i_reg_0 ;
  output s2mm_prmry_reset_out_n;
  output \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_s_level_out_d4 ;
  output soft_reset_d1;
  output soft_reset_clr;
  output m_axi_sg_aresetn;
  output [0:0]SR;
  output [0:0]\GNE_SYNC_RESET.scndry_resetn_reg_0 ;
  output \GNE_SYNC_RESET.scndry_resetn_reg_1 ;
  output \GNE_SYNC_RESET.scndry_resetn_reg_2 ;
  output [0:0]SS;
  output [0:0]\GEN_SYNC_WRITE.axi2ip_wrce_reg[12] ;
  output p_0_in;
  output \GNE_SYNC_RESET.scndry_resetn_reg_3 ;
  output \GNE_SYNC_RESET.halt_i_reg ;
  output \GNE_SYNC_RESET.halt_i_reg_0 ;
  output mm2s_soft_reset_done;
  output s2mm_soft_reset_done;
  input s_axi_lite_aclk;
  input mm2s_all_idle;
  input soft_reset;
  input soft_reset_re0;
  input s2mm_all_idle;
  input mm2s_halt_cmplt;
  input \GNE_SYNC_RESET.s_soft_reset_i_reg_1 ;
  input \GNE_SYNC_RESET.s_soft_reset_i_reg_2 ;
  input \GNE_SYNC_RESET.s_soft_reset_i_reg_3 ;
  input s2mm_halt_cmplt;
  input \GNE_SYNC_RESET.s_soft_reset_i_reg_4 ;
  input mm2s_halted_set;
  input mm2s_halted_clr;
  input mm2s_dmasr;
  input s2mm_halted_set;
  input s2mm_halted_clr;
  input s2mm_dmasr;
  input threshold_is_zero__6;
  input [1:0]\dmacr_i_reg[16] ;
  input mm2s_stop;
  input s2mm_stop;
  input sig_rst2all_stop_request;
  input sig_rst2all_stop_request_0;
  input axi_resetn;

  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_s_level_out_d4 ;
  wire \GEN_RESET_FOR_MM2S.RESET_I_n_10 ;
  wire \GEN_RESET_FOR_S2MM.RESET_I_n_9 ;
  wire [0:0]\GEN_SYNC_WRITE.axi2ip_wrce_reg[12] ;
  wire \GNE_SYNC_RESET.halt_i_reg ;
  wire \GNE_SYNC_RESET.halt_i_reg_0 ;
  wire \GNE_SYNC_RESET.prmry_resetn_reg ;
  wire \GNE_SYNC_RESET.prmry_resetn_reg_0 ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_reg ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_reg_0 ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_reg_1 ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_reg_2 ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_reg_3 ;
  wire \GNE_SYNC_RESET.s_soft_reset_i_reg_4 ;
  wire \GNE_SYNC_RESET.scndry_resetn_reg ;
  wire [0:0]\GNE_SYNC_RESET.scndry_resetn_reg_0 ;
  wire \GNE_SYNC_RESET.scndry_resetn_reg_1 ;
  wire \GNE_SYNC_RESET.scndry_resetn_reg_2 ;
  wire \GNE_SYNC_RESET.scndry_resetn_reg_3 ;
  wire [0:0]SR;
  wire [0:0]SS;
  wire axi_resetn;
  wire [1:0]\dmacr_i_reg[16] ;
  wire m_axi_sg_aresetn;
  wire mm2s_all_idle;
  wire mm2s_dmasr;
  wire mm2s_halt_cmplt;
  wire mm2s_halted_clr;
  wire mm2s_halted_set;
  wire mm2s_prmry_reset_out_n;
  wire mm2s_soft_reset_done;
  wire mm2s_soft_reset_done0;
  wire mm2s_stop;
  wire out;
  wire p_0_in;
  wire s2mm_all_idle;
  wire s2mm_dmasr;
  wire s2mm_halt_cmplt;
  wire s2mm_halted_clr;
  wire s2mm_halted_set;
  wire s2mm_prmry_reset_out_n;
  wire s2mm_soft_reset_done;
  wire s2mm_stop;
  wire s_axi_lite_aclk;
  (* RTL_KEEP = "true" *) (* equivalent_register_removal = "no" *) wire sg_hard_reset;
  wire sig_rst2all_stop_request;
  wire sig_rst2all_stop_request_0;
  wire soft_reset;
  wire soft_reset_clr;
  wire soft_reset_d1;
  wire soft_reset_re;
  wire soft_reset_re0;
  wire threshold_is_zero__6;

  design_1_axi_dma_0_0_axi_dma_reset \GEN_RESET_FOR_MM2S.RESET_I 
       (.\GEN_RESET_FOR_MM2S.mm2s_soft_reset_done_reg (mm2s_soft_reset_done),
        .\GNE_SYNC_RESET.halt_i_reg_0 (\GNE_SYNC_RESET.halt_i_reg ),
        .\GNE_SYNC_RESET.prmry_resetn_reg_0 (\GNE_SYNC_RESET.prmry_resetn_reg ),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg_0 (\GNE_SYNC_RESET.s_soft_reset_i_reg ),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg_1 (\GNE_SYNC_RESET.s_soft_reset_i_reg_1 ),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg_2 (\GNE_SYNC_RESET.s_soft_reset_i_reg_2 ),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg_3 (\GNE_SYNC_RESET.s_soft_reset_i_reg_3 ),
        .\GNE_SYNC_RESET.scndry_resetn_reg_0 (\GNE_SYNC_RESET.scndry_resetn_reg_1 ),
        .\GNE_SYNC_RESET.scndry_resetn_reg_1 (\GNE_SYNC_RESET.scndry_resetn_reg_2 ),
        .assert_sftrst_d1_reg_0(\GEN_RESET_FOR_MM2S.RESET_I_n_10 ),
        .halted_reg(\GNE_SYNC_RESET.scndry_resetn_reg ),
        .m_axi_sg_aresetn(m_axi_sg_aresetn),
        .mm2s_all_idle(mm2s_all_idle),
        .mm2s_dmasr(mm2s_dmasr),
        .mm2s_halt_cmplt(mm2s_halt_cmplt),
        .mm2s_halted_clr(mm2s_halted_clr),
        .mm2s_halted_set(mm2s_halted_set),
        .mm2s_prmry_reset_out_n(mm2s_prmry_reset_out_n),
        .mm2s_stop(mm2s_stop),
        .out(out),
        .p_0_in(p_0_in),
        .s2mm_dmasr(s2mm_dmasr),
        .s2mm_halted_clr(s2mm_halted_clr),
        .s2mm_halted_set(s2mm_halted_set),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .scndry_out(sg_hard_reset),
        .sig_rst2all_stop_request(sig_rst2all_stop_request),
        .soft_reset(soft_reset),
        .soft_reset_clr(soft_reset_clr),
        .soft_reset_d1(soft_reset_d1),
        .soft_reset_re(soft_reset_re),
        .soft_reset_re0(soft_reset_re0));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_RESET_FOR_MM2S.mm2s_soft_reset_done_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_RESET_FOR_MM2S.RESET_I_n_10 ),
        .Q(mm2s_soft_reset_done),
        .R(mm2s_soft_reset_done0));
  design_1_axi_dma_0_0_axi_dma_reset_1 \GEN_RESET_FOR_S2MM.RESET_I 
       (.\GEN_RESET_FOR_S2MM.s2mm_soft_reset_done_reg (s2mm_soft_reset_done),
        .\GEN_SYNC_WRITE.axi2ip_wrce_reg[12] (\GEN_SYNC_WRITE.axi2ip_wrce_reg[12] ),
        .\GNE_SYNC_RESET.halt_i_reg_0 (\GNE_SYNC_RESET.halt_i_reg_0 ),
        .\GNE_SYNC_RESET.prmry_resetn_reg_0 (\GNE_SYNC_RESET.prmry_resetn_reg_0 ),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg_0 (\GNE_SYNC_RESET.s_soft_reset_i_reg_0 ),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg_1 (\GNE_SYNC_RESET.s_soft_reset_i_reg_4 ),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg_2 (\GNE_SYNC_RESET.s_soft_reset_i_reg_2 ),
        .\GNE_SYNC_RESET.s_soft_reset_i_reg_3 (\GNE_SYNC_RESET.s_soft_reset_i_reg_3 ),
        .\GNE_SYNC_RESET.scndry_resetn_reg_0 (\GNE_SYNC_RESET.scndry_resetn_reg_0 ),
        .\GNE_SYNC_RESET.scndry_resetn_reg_1 (\GNE_SYNC_RESET.scndry_resetn_reg_3 ),
        .SS(SS),
        .assert_sftrst_d1_reg_0(\GEN_RESET_FOR_S2MM.RESET_I_n_9 ),
        .\dmacr_i_reg[16] (out),
        .\dmacr_i_reg[16]_0 (\dmacr_i_reg[16] ),
        .\dmacr_i_reg[2] (mm2s_soft_reset_done),
        .out(\GNE_SYNC_RESET.scndry_resetn_reg ),
        .s2mm_all_idle(s2mm_all_idle),
        .s2mm_halt_cmplt(s2mm_halt_cmplt),
        .s2mm_prmry_reset_out_n(s2mm_prmry_reset_out_n),
        .s2mm_stop(s2mm_stop),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .scndry_out(sg_hard_reset),
        .sig_rst2all_stop_request_0(sig_rst2all_stop_request_0),
        .soft_reset_clr(soft_reset_clr),
        .soft_reset_re(soft_reset_re),
        .threshold_is_zero__6(threshold_is_zero__6));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_RESET_FOR_S2MM.s2mm_soft_reset_done_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_RESET_FOR_S2MM.RESET_I_n_9 ),
        .Q(s2mm_soft_reset_done),
        .R(mm2s_soft_reset_done0));
  design_1_axi_dma_0_0_cdc_sync REG_HRD_RST
       (.\GEN_RESET_FOR_S2MM.s2mm_soft_reset_done_reg (mm2s_soft_reset_done),
        .axi_resetn(axi_resetn),
        .mm2s_soft_reset_done0(mm2s_soft_reset_done0),
        .s2mm_soft_reset_done(s2mm_soft_reset_done),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .scndry_out(sg_hard_reset));
  design_1_axi_dma_0_0_cdc_sync_2 REG_HRD_RST_OUT
       (.axi_resetn(axi_resetn),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .scndry_out(\GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_s_level_out_d4 ));
  LUT1 #(
    .INIT(2'h1)) 
    arready_i_i_1
       (.I0(\GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_s_level_out_d4 ),
        .O(SR));
endmodule

module design_1_axi_dma_0_0_axi_dma_s2mm_cmdsts_if
   (smpl_dma_overflow,
    \GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_0 ,
    sts_received_i_reg_0,
    m_axis_s2mm_sts_tready,
    E,
    D,
    \GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_1 ,
    \GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_2 ,
    \INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_0 ,
    \INDETERMINATE_BTT_MODE.s2mm_slverr_i_reg_0 ,
    \INDETERMINATE_BTT_MODE.s2mm_decerr_i_reg_0 ,
    s2mm_error,
    s2mm_error_reg_0,
    \INDETERMINATE_BTT_MODE.s2mm_done_reg_0 ,
    s_axi_lite_aclk,
    s2mm_decerr_i,
    s2mm_slverr_i,
    \INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_1 ,
    s2mm_interr_i,
    \GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_3 ,
    sts_received_i_reg_1,
    axi2ip_wrce,
    s_axi_lite_wdata,
    s2mm_stop_i,
    Q,
    s2mm_scndry_resetn,
    m_axis_s2mm_sts_tvalid_int,
    s_axis_s2mm_cmd_tready,
    dma_interr_reg,
    dma_slverr_reg,
    dma_decerr_reg,
    \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 );
  output smpl_dma_overflow;
  output \GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_0 ;
  output sts_received_i_reg_0;
  output m_axis_s2mm_sts_tready;
  output [0:0]E;
  output [19:0]D;
  output [0:0]\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_1 ;
  output [0:0]\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_2 ;
  output \INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_0 ;
  output \INDETERMINATE_BTT_MODE.s2mm_slverr_i_reg_0 ;
  output \INDETERMINATE_BTT_MODE.s2mm_decerr_i_reg_0 ;
  output s2mm_error;
  input s2mm_error_reg_0;
  input \INDETERMINATE_BTT_MODE.s2mm_done_reg_0 ;
  input s_axi_lite_aclk;
  input s2mm_decerr_i;
  input s2mm_slverr_i;
  input \INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_1 ;
  input s2mm_interr_i;
  input \GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_3 ;
  input sts_received_i_reg_1;
  input [0:0]axi2ip_wrce;
  input [19:0]s_axi_lite_wdata;
  input s2mm_stop_i;
  input [1:0]Q;
  input s2mm_scndry_resetn;
  input m_axis_s2mm_sts_tvalid_int;
  input s_axis_s2mm_cmd_tready;
  input dma_interr_reg;
  input dma_slverr_reg;
  input dma_decerr_reg;
  input [19:0]\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 ;

  wire [19:0]D;
  wire [0:0]E;
  wire \GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_0 ;
  wire [0:0]\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_1 ;
  wire [0:0]\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_2 ;
  wire \GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_3 ;
  wire \INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_0 ;
  wire \INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_1 ;
  wire [19:0]\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 ;
  wire \INDETERMINATE_BTT_MODE.s2mm_decerr_i_reg_0 ;
  wire \INDETERMINATE_BTT_MODE.s2mm_done_reg_0 ;
  wire \INDETERMINATE_BTT_MODE.s2mm_interr_i_reg_n_0 ;
  wire \INDETERMINATE_BTT_MODE.s2mm_slverr_i_reg_0 ;
  wire [1:0]Q;
  wire [0:0]axi2ip_wrce;
  wire dma_decerr_reg;
  wire dma_interr_reg;
  wire dma_slverr_reg;
  wire m_axis_s2mm_sts_tready;
  wire m_axis_s2mm_sts_tvalid_int;
  wire [19:0]s2mm_bytes_rcvd;
  wire s2mm_bytes_rcvd_wren;
  wire s2mm_decerr_i;
  wire s2mm_error;
  wire s2mm_error_i_1_n_0;
  wire s2mm_error_reg_0;
  wire s2mm_interr_i;
  wire s2mm_scndry_resetn;
  wire s2mm_slverr_i;
  wire s2mm_smpl_decerr_set;
  wire s2mm_smpl_slverr_set;
  wire s2mm_stop_i;
  wire s_axi_lite_aclk;
  wire [19:0]s_axi_lite_wdata;
  wire s_axis_s2mm_cmd_tready;
  wire smpl_dma_overflow;
  wire sts_received_i_reg_0;
  wire sts_received_i_reg_1;
  wire sts_tready_i_1__0_n_0;

  LUT5 #(
    .INIT(32'h00110300)) 
    \FSM_sequential_smpl_cs[1]_i_3__0 
       (.I0(\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_0 ),
        .I1(s2mm_stop_i),
        .I2(sts_received_i_reg_0),
        .I3(Q[1]),
        .I4(Q[0]),
        .O(\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_1 ));
  FDRE \GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_3 ),
        .Q(\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_0 ),
        .R(s2mm_error_reg_0));
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[0]_i_1 
       (.I0(s2mm_bytes_rcvd[0]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[0]),
        .O(D[0]));
  (* SOFT_HLUTNM = "soft_lutpair11" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[10]_i_1 
       (.I0(s2mm_bytes_rcvd[10]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[10]),
        .O(D[10]));
  (* SOFT_HLUTNM = "soft_lutpair10" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[11]_i_1 
       (.I0(s2mm_bytes_rcvd[11]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[11]),
        .O(D[11]));
  (* SOFT_HLUTNM = "soft_lutpair10" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[12]_i_1 
       (.I0(s2mm_bytes_rcvd[12]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[12]),
        .O(D[12]));
  (* SOFT_HLUTNM = "soft_lutpair9" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[13]_i_1 
       (.I0(s2mm_bytes_rcvd[13]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[13]),
        .O(D[13]));
  (* SOFT_HLUTNM = "soft_lutpair9" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[14]_i_1 
       (.I0(s2mm_bytes_rcvd[14]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[14]),
        .O(D[14]));
  (* SOFT_HLUTNM = "soft_lutpair8" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[15]_i_1 
       (.I0(s2mm_bytes_rcvd[15]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[15]),
        .O(D[15]));
  (* SOFT_HLUTNM = "soft_lutpair8" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[16]_i_1 
       (.I0(s2mm_bytes_rcvd[16]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[16]),
        .O(D[16]));
  (* SOFT_HLUTNM = "soft_lutpair7" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[17]_i_1 
       (.I0(s2mm_bytes_rcvd[17]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[17]),
        .O(D[17]));
  (* SOFT_HLUTNM = "soft_lutpair7" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[18]_i_1 
       (.I0(s2mm_bytes_rcvd[18]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[18]),
        .O(D[18]));
  (* SOFT_HLUTNM = "soft_lutpair6" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[19]_i_1 
       (.I0(s2mm_bytes_rcvd_wren),
        .I1(axi2ip_wrce),
        .O(E));
  (* SOFT_HLUTNM = "soft_lutpair6" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[19]_i_2 
       (.I0(s2mm_bytes_rcvd[19]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[19]),
        .O(D[19]));
  (* SOFT_HLUTNM = "soft_lutpair15" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[1]_i_1 
       (.I0(s2mm_bytes_rcvd[1]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[1]),
        .O(D[1]));
  (* SOFT_HLUTNM = "soft_lutpair15" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[2]_i_1 
       (.I0(s2mm_bytes_rcvd[2]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[2]),
        .O(D[2]));
  (* SOFT_HLUTNM = "soft_lutpair14" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[3]_i_1 
       (.I0(s2mm_bytes_rcvd[3]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[3]),
        .O(D[3]));
  (* SOFT_HLUTNM = "soft_lutpair14" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[4]_i_1 
       (.I0(s2mm_bytes_rcvd[4]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[4]),
        .O(D[4]));
  (* SOFT_HLUTNM = "soft_lutpair13" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[5]_i_1 
       (.I0(s2mm_bytes_rcvd[5]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[5]),
        .O(D[5]));
  (* SOFT_HLUTNM = "soft_lutpair13" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[6]_i_1 
       (.I0(s2mm_bytes_rcvd[6]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[6]),
        .O(D[6]));
  (* SOFT_HLUTNM = "soft_lutpair12" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[7]_i_1 
       (.I0(s2mm_bytes_rcvd[7]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[7]),
        .O(D[7]));
  (* SOFT_HLUTNM = "soft_lutpair12" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[8]_i_1 
       (.I0(s2mm_bytes_rcvd[8]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[8]),
        .O(D[8]));
  (* SOFT_HLUTNM = "soft_lutpair11" *) 
  LUT3 #(
    .INIT(8'hB8)) 
    \GEN_REG_FOR_SMPL.buffer_length_i[9]_i_1 
       (.I0(s2mm_bytes_rcvd[9]),
        .I1(s2mm_bytes_rcvd_wren),
        .I2(s_axi_lite_wdata[9]),
        .O(D[9]));
  LUT2 #(
    .INIT(4'hE)) 
    \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER/dma_decerr_i_1 
       (.I0(s2mm_smpl_decerr_set),
        .I1(dma_decerr_reg),
        .O(\INDETERMINATE_BTT_MODE.s2mm_decerr_i_reg_0 ));
  LUT3 #(
    .INIT(8'hFE)) 
    \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER/dma_interr_i_1 
       (.I0(smpl_dma_overflow),
        .I1(\INDETERMINATE_BTT_MODE.s2mm_interr_i_reg_n_0 ),
        .I2(dma_interr_reg),
        .O(\INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_0 ));
  LUT2 #(
    .INIT(4'hE)) 
    \GEN_S2MM_REGISTERS.I_S2MM_DMA_REGISTER/dma_slverr_i_1 
       (.I0(s2mm_smpl_slverr_set),
        .I1(dma_slverr_reg),
        .O(\INDETERMINATE_BTT_MODE.s2mm_slverr_i_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_1 ),
        .Q(smpl_dma_overflow),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [0]),
        .Q(s2mm_bytes_rcvd[0]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[10] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [10]),
        .Q(s2mm_bytes_rcvd[10]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[11] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [11]),
        .Q(s2mm_bytes_rcvd[11]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[12] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [12]),
        .Q(s2mm_bytes_rcvd[12]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[13] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [13]),
        .Q(s2mm_bytes_rcvd[13]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[14] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [14]),
        .Q(s2mm_bytes_rcvd[14]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[15] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [15]),
        .Q(s2mm_bytes_rcvd[15]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[16] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [16]),
        .Q(s2mm_bytes_rcvd[16]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[17] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [17]),
        .Q(s2mm_bytes_rcvd[17]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[18] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [18]),
        .Q(s2mm_bytes_rcvd[18]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [19]),
        .Q(s2mm_bytes_rcvd[19]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [1]),
        .Q(s2mm_bytes_rcvd[1]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[2] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [2]),
        .Q(s2mm_bytes_rcvd[2]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[3] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [3]),
        .Q(s2mm_bytes_rcvd[3]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[4] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [4]),
        .Q(s2mm_bytes_rcvd[4]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[5] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [5]),
        .Q(s2mm_bytes_rcvd[5]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[6] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [6]),
        .Q(s2mm_bytes_rcvd[6]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[7] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [7]),
        .Q(s2mm_bytes_rcvd[7]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[8] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [8]),
        .Q(s2mm_bytes_rcvd[8]),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[9] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 [9]),
        .Q(s2mm_bytes_rcvd[9]),
        .R(s2mm_error_reg_0));
  FDRE #(
    .INIT(1'b0)) 
    \INDETERMINATE_BTT_MODE.s2mm_decerr_i_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s2mm_decerr_i),
        .Q(s2mm_smpl_decerr_set),
        .R(s2mm_error_reg_0));
  FDRE \INDETERMINATE_BTT_MODE.s2mm_done_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\INDETERMINATE_BTT_MODE.s2mm_done_reg_0 ),
        .Q(s2mm_bytes_rcvd_wren),
        .R(s2mm_error_reg_0));
  FDRE #(
    .INIT(1'b0)) 
    \INDETERMINATE_BTT_MODE.s2mm_interr_i_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s2mm_interr_i),
        .Q(\INDETERMINATE_BTT_MODE.s2mm_interr_i_reg_n_0 ),
        .R(s2mm_error_reg_0));
  FDRE #(
    .INIT(1'b0)) 
    \INDETERMINATE_BTT_MODE.s2mm_slverr_i_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s2mm_slverr_i),
        .Q(s2mm_smpl_slverr_set),
        .R(s2mm_error_reg_0));
  LUT2 #(
    .INIT(4'h8)) 
    \USE_SINGLE_REG.sig_regfifo_dout_reg[66]_i_1__0 
       (.I0(\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_0 ),
        .I1(s_axis_s2mm_cmd_tready),
        .O(\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_2 ));
  LUT5 #(
    .INIT(32'hFFFFFFFE)) 
    s2mm_error_i_1
       (.I0(s2mm_smpl_slverr_set),
        .I1(s2mm_smpl_decerr_set),
        .I2(\INDETERMINATE_BTT_MODE.s2mm_interr_i_reg_n_0 ),
        .I3(smpl_dma_overflow),
        .I4(s2mm_error),
        .O(s2mm_error_i_1_n_0));
  FDRE s2mm_error_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s2mm_error_i_1_n_0),
        .Q(s2mm_error),
        .R(s2mm_error_reg_0));
  FDRE #(
    .INIT(1'b0)) 
    sts_received_i_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(sts_received_i_reg_1),
        .Q(sts_received_i_reg_0),
        .R(1'b0));
  LUT4 #(
    .INIT(16'h0A22)) 
    sts_tready_i_1__0
       (.I0(s2mm_scndry_resetn),
        .I1(sts_received_i_reg_0),
        .I2(m_axis_s2mm_sts_tvalid_int),
        .I3(m_axis_s2mm_sts_tready),
        .O(sts_tready_i_1__0_n_0));
  FDRE #(
    .INIT(1'b0)) 
    sts_tready_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(sts_tready_i_1__0_n_0),
        .Q(m_axis_s2mm_sts_tready),
        .R(1'b0));
endmodule

module design_1_axi_dma_0_0_axi_dma_s2mm_mngr
   (smpl_dma_overflow,
    s2mm_halted_clr,
    s2mm_halted_set,
    all_is_idle_d1,
    s2mm_stop,
    cmnds_queued,
    s_axis_s2mm_cmd_tvalid_split,
    s2mm_sts_received,
    m_axis_s2mm_sts_tready,
    \GNE_SYNC_RESET.scndry_resetn_reg ,
    \FSM_sequential_smpl_cs_reg[0] ,
    E,
    D,
    Q,
    axi_dma_tstvec,
    cmnds_queued_reg,
    \GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg ,
    \GEN_CMD_BTT_LESS_23.cmnd_data_reg[66] ,
    \INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg ,
    \INDETERMINATE_BTT_MODE.s2mm_slverr_i_reg ,
    \INDETERMINATE_BTT_MODE.s2mm_decerr_i_reg ,
    s2mm_error,
    s2mm_halted_set_reg,
    s_axi_lite_aclk,
    \INDETERMINATE_BTT_MODE.s2mm_done_reg ,
    s2mm_decerr_i,
    s2mm_slverr_i,
    \INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_0 ,
    s2mm_interr_i,
    s2mm_dmacr,
    s2mm_all_idle,
    s2mm_stop_i,
    idle_reg,
    mm2s_scndry_resetn,
    s2mm_scndry_resetn,
    axi2ip_wrce,
    s_axi_lite_wdata,
    s2mm_length_wren,
    s2mm_dmasr,
    s2mm_halt_cmplt,
    m_axis_s2mm_sts_tvalid_int,
    s_axis_s2mm_cmd_tready,
    dma_interr_reg,
    dma_slverr_reg,
    dma_decerr_reg,
    \GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 ,
    p_1_out__0,
    \GEN_CMD_BTT_LESS_23.cmnd_data_reg[19] ,
    \INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19] );
  output smpl_dma_overflow;
  output s2mm_halted_clr;
  output s2mm_halted_set;
  output all_is_idle_d1;
  output s2mm_stop;
  output cmnds_queued;
  output s_axis_s2mm_cmd_tvalid_split;
  output s2mm_sts_received;
  output m_axis_s2mm_sts_tready;
  output \GNE_SYNC_RESET.scndry_resetn_reg ;
  output \FSM_sequential_smpl_cs_reg[0] ;
  output [0:0]E;
  output [19:0]D;
  output [1:0]Q;
  output [0:0]axi_dma_tstvec;
  output cmnds_queued_reg;
  output [0:0]\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg ;
  output [53:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66] ;
  output \INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg ;
  output \INDETERMINATE_BTT_MODE.s2mm_slverr_i_reg ;
  output \INDETERMINATE_BTT_MODE.s2mm_decerr_i_reg ;
  output s2mm_error;
  input s2mm_halted_set_reg;
  input s_axi_lite_aclk;
  input \INDETERMINATE_BTT_MODE.s2mm_done_reg ;
  input s2mm_decerr_i;
  input s2mm_slverr_i;
  input \INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_0 ;
  input s2mm_interr_i;
  input [0:0]s2mm_dmacr;
  input s2mm_all_idle;
  input s2mm_stop_i;
  input idle_reg;
  input mm2s_scndry_resetn;
  input s2mm_scndry_resetn;
  input [0:0]axi2ip_wrce;
  input [19:0]s_axi_lite_wdata;
  input s2mm_length_wren;
  input s2mm_dmasr;
  input s2mm_halt_cmplt;
  input m_axis_s2mm_sts_tvalid_int;
  input s_axis_s2mm_cmd_tready;
  input dma_interr_reg;
  input dma_slverr_reg;
  input dma_decerr_reg;
  input [31:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 ;
  input [0:0]p_1_out__0;
  input [19:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19] ;
  input [19:0]\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19] ;

  wire [19:0]D;
  wire [0:0]E;
  wire \FSM_sequential_smpl_cs_reg[0] ;
  wire [19:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19] ;
  wire [53:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66] ;
  wire [31:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 ;
  wire [0:0]\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg ;
  wire \GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM_n_6 ;
  wire \GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM_n_8 ;
  wire \GNE_SYNC_RESET.scndry_resetn_reg ;
  wire \INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg ;
  wire \INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_0 ;
  wire [19:0]\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19] ;
  wire \INDETERMINATE_BTT_MODE.s2mm_decerr_i_reg ;
  wire \INDETERMINATE_BTT_MODE.s2mm_done_reg ;
  wire \INDETERMINATE_BTT_MODE.s2mm_slverr_i_reg ;
  wire [1:0]Q;
  wire all_is_idle_d1;
  wire [0:0]axi2ip_wrce;
  wire [0:0]axi_dma_tstvec;
  wire cmnds_queued;
  wire cmnds_queued_reg;
  wire dma_decerr_reg;
  wire dma_interr_reg;
  wire dma_slverr_reg;
  wire idle_reg;
  wire m_axis_s2mm_sts_tready;
  wire m_axis_s2mm_sts_tvalid_int;
  wire mm2s_scndry_resetn;
  wire [0:0]p_1_out__0;
  wire s2mm_all_idle;
  wire s2mm_decerr_i;
  wire [0:0]s2mm_dmacr;
  wire s2mm_dmasr;
  wire s2mm_error;
  wire s2mm_halt_cmplt;
  wire s2mm_halted_clr;
  wire s2mm_halted_set;
  wire s2mm_halted_set0;
  wire s2mm_halted_set_reg;
  wire s2mm_interr_i;
  wire s2mm_length_wren;
  wire s2mm_scndry_resetn;
  wire s2mm_slverr_i;
  wire s2mm_stop;
  wire s2mm_stop_i;
  wire s2mm_sts_received;
  wire s2mm_sts_received_clr;
  wire s_axi_lite_aclk;
  wire [19:0]s_axi_lite_wdata;
  wire s_axis_s2mm_cmd_tready;
  wire s_axis_s2mm_cmd_tvalid_split;
  wire smpl_dma_overflow;
  wire [1:1]smpl_ns;

  design_1_axi_dma_0_0_axi_dma_smple_sm \GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM 
       (.D(smpl_ns),
        .\FSM_sequential_smpl_cs_reg[0]_0 (\FSM_sequential_smpl_cs_reg[0] ),
        .\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 (s2mm_halted_set_reg),
        .\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 (\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19] ),
        .\GEN_CMD_BTT_LESS_23.cmnd_data_reg[33]_0 (s_axis_s2mm_cmd_tvalid_split),
        .\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 (\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66] ),
        .\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 (\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 ),
        .\GEN_CMD_BTT_LESS_23.cmnd_wr_i_reg_0 (\GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM_n_8 ),
        .Q(Q),
        .cmnds_queued_reg_0(cmnds_queued),
        .cmnds_queued_reg_1(cmnds_queued_reg),
        .m_axis_s2mm_sts_tvalid_int(m_axis_s2mm_sts_tvalid_int),
        .p_1_out__0(p_1_out__0),
        .s2mm_dmacr(s2mm_dmacr),
        .s2mm_halt_cmplt(s2mm_halt_cmplt),
        .s2mm_halted_set0(s2mm_halted_set0),
        .s2mm_length_wren(s2mm_length_wren),
        .s2mm_scndry_resetn(s2mm_scndry_resetn),
        .s2mm_stop_i(s2mm_stop_i),
        .s2mm_sts_received_clr(s2mm_sts_received_clr),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .s_axis_s2mm_cmd_tready(s_axis_s2mm_cmd_tready),
        .sts_received_clr_reg_0(\GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM_n_6 ),
        .sts_received_i_reg(s2mm_sts_received));
  design_1_axi_dma_0_0_axi_dma_s2mm_cmdsts_if \GEN_S2MM_DMA_CONTROL.I_S2MM_CMDSTS 
       (.D(D),
        .E(E),
        .\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_0 (s_axis_s2mm_cmd_tvalid_split),
        .\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_1 (smpl_ns),
        .\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_2 (\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg ),
        .\GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_reg_3 (\GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM_n_8 ),
        .\INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_0 (\INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg ),
        .\INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_1 (\INDETERMINATE_BTT_MODE.GEN_OVERFLOW_SMPL_DMA.smpl_dma_overflow_reg_0 ),
        .\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19]_0 (\INDETERMINATE_BTT_MODE.s2mm_brcvd_reg[19] ),
        .\INDETERMINATE_BTT_MODE.s2mm_decerr_i_reg_0 (\INDETERMINATE_BTT_MODE.s2mm_decerr_i_reg ),
        .\INDETERMINATE_BTT_MODE.s2mm_done_reg_0 (\INDETERMINATE_BTT_MODE.s2mm_done_reg ),
        .\INDETERMINATE_BTT_MODE.s2mm_slverr_i_reg_0 (\INDETERMINATE_BTT_MODE.s2mm_slverr_i_reg ),
        .Q(Q),
        .axi2ip_wrce(axi2ip_wrce),
        .dma_decerr_reg(dma_decerr_reg),
        .dma_interr_reg(dma_interr_reg),
        .dma_slverr_reg(dma_slverr_reg),
        .m_axis_s2mm_sts_tready(m_axis_s2mm_sts_tready),
        .m_axis_s2mm_sts_tvalid_int(m_axis_s2mm_sts_tvalid_int),
        .s2mm_decerr_i(s2mm_decerr_i),
        .s2mm_error(s2mm_error),
        .s2mm_error_reg_0(s2mm_halted_set_reg),
        .s2mm_interr_i(s2mm_interr_i),
        .s2mm_scndry_resetn(s2mm_scndry_resetn),
        .s2mm_slverr_i(s2mm_slverr_i),
        .s2mm_stop_i(s2mm_stop_i),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .s_axi_lite_wdata(s_axi_lite_wdata),
        .s_axis_s2mm_cmd_tready(s_axis_s2mm_cmd_tready),
        .smpl_dma_overflow(smpl_dma_overflow),
        .sts_received_i_reg_0(s2mm_sts_received),
        .sts_received_i_reg_1(\GEN_S2MM_DMA_CONTROL.GEN_SIMPLE_DMA_MODE.I_S2MM_SMPL_SM_n_6 ));
  design_1_axi_dma_0_0_axi_dma_s2mm_sts_mngr \GEN_S2MM_DMA_CONTROL.I_S2MM_STS_MNGR 
       (.\GNE_SYNC_RESET.scndry_resetn_reg (\GNE_SYNC_RESET.scndry_resetn_reg ),
        .all_is_idle_d1(all_is_idle_d1),
        .axi_dma_tstvec(axi_dma_tstvec),
        .idle_reg(idle_reg),
        .idle_reg_0(\FSM_sequential_smpl_cs_reg[0] ),
        .mm2s_scndry_resetn(mm2s_scndry_resetn),
        .s2mm_all_idle(s2mm_all_idle),
        .s2mm_dmacr(s2mm_dmacr),
        .s2mm_dmasr(s2mm_dmasr),
        .s2mm_halted_clr(s2mm_halted_clr),
        .s2mm_halted_set(s2mm_halted_set),
        .s2mm_halted_set0(s2mm_halted_set0),
        .s2mm_halted_set_reg_0(s2mm_halted_set_reg),
        .s2mm_scndry_resetn(s2mm_scndry_resetn),
        .s2mm_stop_i(s2mm_stop_i),
        .s2mm_sts_received_clr(s2mm_sts_received_clr),
        .s_axi_lite_aclk(s_axi_lite_aclk));
  FDRE \GEN_S2MM_DMA_CONTROL.s2mm_stop_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s2mm_stop_i),
        .Q(s2mm_stop),
        .R(s2mm_halted_set_reg));
endmodule

module design_1_axi_dma_0_0_axi_dma_s2mm_sts_mngr
   (s2mm_halted_clr,
    s2mm_halted_set,
    all_is_idle_d1,
    \GNE_SYNC_RESET.scndry_resetn_reg ,
    axi_dma_tstvec,
    s2mm_halted_set_reg_0,
    s2mm_dmacr,
    s_axi_lite_aclk,
    s2mm_halted_set0,
    s2mm_all_idle,
    idle_reg,
    mm2s_scndry_resetn,
    s2mm_scndry_resetn,
    idle_reg_0,
    s2mm_dmasr,
    s2mm_stop_i,
    s2mm_sts_received_clr);
  output s2mm_halted_clr;
  output s2mm_halted_set;
  output all_is_idle_d1;
  output \GNE_SYNC_RESET.scndry_resetn_reg ;
  output [0:0]axi_dma_tstvec;
  input s2mm_halted_set_reg_0;
  input [0:0]s2mm_dmacr;
  input s_axi_lite_aclk;
  input s2mm_halted_set0;
  input s2mm_all_idle;
  input idle_reg;
  input mm2s_scndry_resetn;
  input s2mm_scndry_resetn;
  input idle_reg_0;
  input s2mm_dmasr;
  input s2mm_stop_i;
  input s2mm_sts_received_clr;

  wire \GNE_SYNC_RESET.scndry_resetn_reg ;
  wire all_is_idle_d1;
  wire [0:0]axi_dma_tstvec;
  wire idle_reg;
  wire idle_reg_0;
  wire mm2s_scndry_resetn;
  wire s2mm_all_idle;
  wire [0:0]s2mm_dmacr;
  wire s2mm_dmasr;
  wire s2mm_halted_clr;
  wire s2mm_halted_set;
  wire s2mm_halted_set0;
  wire s2mm_halted_set_reg_0;
  wire s2mm_scndry_resetn;
  wire s2mm_stop_i;
  wire s2mm_sts_received_clr;
  wire s_axi_lite_aclk;

  FDRE #(
    .INIT(1'b0)) 
    all_is_idle_d1_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s2mm_all_idle),
        .Q(all_is_idle_d1),
        .R(s2mm_halted_set_reg_0));
  LUT4 #(
    .INIT(16'h2F20)) 
    \axi_dma_tstvec[5]_INST_0 
       (.I0(s2mm_halted_set),
        .I1(s2mm_dmasr),
        .I2(s2mm_stop_i),
        .I3(s2mm_sts_received_clr),
        .O(axi_dma_tstvec));
  LUT6 #(
    .INIT(64'h000000A800A800A8)) 
    idle_i_1__0
       (.I0(idle_reg),
        .I1(mm2s_scndry_resetn),
        .I2(s2mm_scndry_resetn),
        .I3(s2mm_halted_set),
        .I4(idle_reg_0),
        .I5(all_is_idle_d1),
        .O(\GNE_SYNC_RESET.scndry_resetn_reg ));
  FDRE s2mm_halted_clr_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s2mm_dmacr),
        .Q(s2mm_halted_clr),
        .R(s2mm_halted_set_reg_0));
  FDRE s2mm_halted_set_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s2mm_halted_set0),
        .Q(s2mm_halted_set),
        .R(s2mm_halted_set_reg_0));
endmodule

module design_1_axi_dma_0_0_axi_dma_smple_sm
   (s2mm_sts_received_clr,
    cmnds_queued_reg_0,
    Q,
    \FSM_sequential_smpl_cs_reg[0]_0 ,
    s2mm_halted_set0,
    sts_received_clr_reg_0,
    cmnds_queued_reg_1,
    \GEN_CMD_BTT_LESS_23.cmnd_wr_i_reg_0 ,
    \GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 ,
    \GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ,
    s_axi_lite_aclk,
    s2mm_length_wren,
    s2mm_stop_i,
    s2mm_dmacr,
    s2mm_scndry_resetn,
    sts_received_i_reg,
    \GEN_CMD_BTT_LESS_23.cmnd_data_reg[33]_0 ,
    D,
    s2mm_halt_cmplt,
    m_axis_s2mm_sts_tvalid_int,
    s_axis_s2mm_cmd_tready,
    \GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 ,
    p_1_out__0,
    \GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 );
  output s2mm_sts_received_clr;
  output cmnds_queued_reg_0;
  output [1:0]Q;
  output \FSM_sequential_smpl_cs_reg[0]_0 ;
  output s2mm_halted_set0;
  output sts_received_clr_reg_0;
  output cmnds_queued_reg_1;
  output \GEN_CMD_BTT_LESS_23.cmnd_wr_i_reg_0 ;
  output [53:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 ;
  input \GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ;
  input s_axi_lite_aclk;
  input s2mm_length_wren;
  input s2mm_stop_i;
  input [0:0]s2mm_dmacr;
  input s2mm_scndry_resetn;
  input sts_received_i_reg;
  input \GEN_CMD_BTT_LESS_23.cmnd_data_reg[33]_0 ;
  input [0:0]D;
  input s2mm_halt_cmplt;
  input m_axis_s2mm_sts_tvalid_int;
  input s_axis_s2mm_cmd_tready;
  input [31:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 ;
  input [0:0]p_1_out__0;
  input [19:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 ;

  wire [0:0]D;
  wire \FSM_sequential_smpl_cs[1]_i_2__0_n_0 ;
  wire \FSM_sequential_smpl_cs_reg[0]_0 ;
  wire \GEN_CMD_BTT_LESS_23.cmnd_data[33]_i_1_n_0 ;
  wire \GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ;
  wire \GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ;
  wire [19:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 ;
  wire \GEN_CMD_BTT_LESS_23.cmnd_data_reg[33]_0 ;
  wire [53:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 ;
  wire [31:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 ;
  wire \GEN_CMD_BTT_LESS_23.cmnd_wr_i_reg_0 ;
  wire [1:0]Q;
  wire cmnds_queued_i_1__0_n_0;
  wire cmnds_queued_reg_0;
  wire cmnds_queued_reg_1;
  wire m_axis_s2mm_sts_tvalid_int;
  wire [0:0]p_1_out__0;
  wire s2mm_cmnd_wr;
  wire [0:0]s2mm_dmacr;
  wire s2mm_halt_cmplt;
  wire s2mm_halted_set0;
  wire s2mm_length_wren;
  wire s2mm_scndry_resetn;
  wire s2mm_stop_i;
  wire s2mm_sts_received_clr;
  wire s_axi_lite_aclk;
  wire s_axis_s2mm_cmd_tready;
  wire [0:0]smpl_ns;
  wire sts_received_clr_cmb;
  wire sts_received_clr_reg_0;
  wire sts_received_i_reg;
  wire write_cmnd_cmb;

  (* SOFT_HLUTNM = "soft_lutpair4" *) 
  LUT4 #(
    .INIT(16'h0075)) 
    \FSM_sequential_smpl_cs[0]_i_1__0 
       (.I0(Q[0]),
        .I1(s2mm_stop_i),
        .I2(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[33]_0 ),
        .I3(Q[1]),
        .O(smpl_ns));
  LUT6 #(
    .INIT(64'h6666676666666666)) 
    \FSM_sequential_smpl_cs[1]_i_2__0 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(cmnds_queued_reg_0),
        .I3(s2mm_length_wren),
        .I4(s2mm_stop_i),
        .I5(s2mm_dmacr),
        .O(\FSM_sequential_smpl_cs[1]_i_2__0_n_0 ));
  (* FSM_ENCODED_STATES = "execute_xfer:01,wait_status:10,idle:00" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_smpl_cs_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(\FSM_sequential_smpl_cs[1]_i_2__0_n_0 ),
        .D(smpl_ns),
        .Q(Q[0]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  (* FSM_ENCODED_STATES = "execute_xfer:01,wait_status:10,idle:00" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_smpl_cs_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(\FSM_sequential_smpl_cs[1]_i_2__0_n_0 ),
        .D(D),
        .Q(Q[1]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  LUT6 #(
    .INIT(64'hFFFF000000100000)) 
    \GEN_CMD_BTT_LESS_23.cmnd_data[33]_i_1 
       (.I0(s2mm_stop_i),
        .I1(Q[1]),
        .I2(Q[0]),
        .I3(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[33]_0 ),
        .I4(s2mm_scndry_resetn),
        .I5(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [21]),
        .O(\GEN_CMD_BTT_LESS_23.cmnd_data[33]_i_1_n_0 ));
  LUT5 #(
    .INIT(32'h0010FFFF)) 
    \GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0 
       (.I0(s2mm_stop_i),
        .I1(Q[1]),
        .I2(Q[0]),
        .I3(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[33]_0 ),
        .I4(s2mm_scndry_resetn),
        .O(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [0]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [0]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[10] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [10]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [10]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[11] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [11]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [11]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[12] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [12]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [12]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[13] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [13]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [13]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[14] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [14]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [14]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[15] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [15]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [15]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[16] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [16]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [16]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[17] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [17]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [17]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[18] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [18]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [18]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[19] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [19]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [19]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [1]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [1]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[26] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(p_1_out__0),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [20]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[2] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [2]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [2]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[33] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data[33]_i_1_n_0 ),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [21]),
        .R(1'b0));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[35] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [0]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [22]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[36] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [1]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [23]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[37] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [2]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [24]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[38] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [3]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [25]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[39] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [4]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [26]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[3] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [3]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [3]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[40] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [5]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [27]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[41] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [6]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [28]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[42] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [7]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [29]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[43] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [8]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [30]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[44] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [9]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [31]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[45] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [10]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [32]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[46] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [11]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [33]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[47] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [12]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [34]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[48] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [13]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [35]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[49] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [14]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [36]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[4] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [4]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [4]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[50] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [15]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [37]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[51] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [16]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [38]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[52] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [17]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [39]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[53] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [18]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [40]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[54] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [19]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [41]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[55] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [20]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [42]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[56] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [21]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [43]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[57] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [22]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [44]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[58] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [23]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [45]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[59] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [24]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [46]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[5] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [5]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [5]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[60] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [25]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [47]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[61] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [26]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [48]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[62] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [27]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [49]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[63] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [28]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [50]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[64] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [29]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [51]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[65] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [30]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [52]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[66] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_1 [31]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [53]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[6] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [6]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [6]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[7] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [7]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [7]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[8] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [8]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [8]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[9] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1__0_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [9]),
        .Q(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [9]),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  (* SOFT_HLUTNM = "soft_lutpair5" *) 
  LUT4 #(
    .INIT(16'h0004)) 
    \GEN_CMD_BTT_LESS_23.cmnd_wr_i_i_1__0 
       (.I0(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[33]_0 ),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(s2mm_stop_i),
        .O(write_cmnd_cmb));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_CMD_BTT_LESS_23.cmnd_wr_i_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(write_cmnd_cmb),
        .Q(s2mm_cmnd_wr),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  LUT3 #(
    .INIT(8'hBA)) 
    \GEN_HOLD_NO_DATA.s_axis_s2mm_cmd_tvalid_i_1 
       (.I0(s2mm_cmnd_wr),
        .I1(s_axis_s2mm_cmd_tready),
        .I2(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[33]_0 ),
        .O(\GEN_CMD_BTT_LESS_23.cmnd_wr_i_reg_0 ));
  LUT6 #(
    .INIT(64'hFEFEFFFEFEFEFEFE)) 
    \GNE_SYNC_RESET.s_soft_reset_i_i_2__0 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(cmnds_queued_reg_0),
        .I3(s2mm_dmacr),
        .I4(s2mm_stop_i),
        .I5(s2mm_length_wren),
        .O(\FSM_sequential_smpl_cs_reg[0]_0 ));
  LUT5 #(
    .INIT(32'h00008A88)) 
    cmnds_queued_i_1__0
       (.I0(s2mm_scndry_resetn),
        .I1(s2mm_cmnd_wr),
        .I2(sts_received_i_reg),
        .I3(cmnds_queued_reg_0),
        .I4(s2mm_stop_i),
        .O(cmnds_queued_i_1__0_n_0));
  FDRE #(
    .INIT(1'b0)) 
    cmnds_queued_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(cmnds_queued_i_1__0_n_0),
        .Q(cmnds_queued_reg_0),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair4" *) 
  LUT3 #(
    .INIT(8'hFE)) 
    idle_i_3__0
       (.I0(cmnds_queued_reg_0),
        .I1(Q[1]),
        .I2(Q[0]),
        .O(cmnds_queued_reg_1));
  LUT6 #(
    .INIT(64'h0001000100000001)) 
    s2mm_halted_set_i_1
       (.I0(s2mm_dmacr),
        .I1(cmnds_queued_reg_0),
        .I2(Q[1]),
        .I3(Q[0]),
        .I4(s2mm_stop_i),
        .I5(s2mm_halt_cmplt),
        .O(s2mm_halted_set0));
  (* SOFT_HLUTNM = "soft_lutpair5" *) 
  LUT4 #(
    .INIT(16'h4440)) 
    sts_received_clr_i_1__0
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(sts_received_i_reg),
        .I3(s2mm_stop_i),
        .O(sts_received_clr_cmb));
  FDRE sts_received_clr_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(sts_received_clr_cmb),
        .Q(s2mm_sts_received_clr),
        .R(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[0]_0 ));
  LUT4 #(
    .INIT(16'h4440)) 
    sts_received_i_i_1__0
       (.I0(s2mm_sts_received_clr),
        .I1(s2mm_scndry_resetn),
        .I2(sts_received_i_reg),
        .I3(m_axis_s2mm_sts_tvalid_int),
        .O(sts_received_clr_reg_0));
endmodule

(* ORIG_REF_NAME = "axi_dma_smple_sm" *) 
module design_1_axi_dma_0_0_axi_dma_smple_sm_35
   (mm2s_sts_received_clr,
    cmnds_queued_reg_0,
    Q,
    \FSM_sequential_smpl_cs_reg[0]_0 ,
    mm2s_halted_set0,
    sts_received_clr_reg_0,
    cmnds_queued_reg_1,
    \GEN_CMD_BTT_LESS_23.cmnd_wr_i_reg_0 ,
    mm2s_cmd_wdata,
    p_0_in,
    s_axi_lite_aclk,
    mm2s_length_wren,
    mm2s_stop_i,
    mm2s_dmacr,
    mm2s_scndry_resetn,
    sts_received_i_reg,
    \GEN_CMD_BTT_LESS_23.cmnd_data_reg[34]_0 ,
    D,
    mm2s_halt_cmplt,
    m_axis_mm2s_sts_tvalid_int,
    s_axis_mm2s_cmd_tready,
    \GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 ,
    p_1_out__0,
    \GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 );
  output mm2s_sts_received_clr;
  output cmnds_queued_reg_0;
  output [1:0]Q;
  output \FSM_sequential_smpl_cs_reg[0]_0 ;
  output mm2s_halted_set0;
  output sts_received_clr_reg_0;
  output cmnds_queued_reg_1;
  output \GEN_CMD_BTT_LESS_23.cmnd_wr_i_reg_0 ;
  output [53:0]mm2s_cmd_wdata;
  input p_0_in;
  input s_axi_lite_aclk;
  input mm2s_length_wren;
  input mm2s_stop_i;
  input [0:0]mm2s_dmacr;
  input mm2s_scndry_resetn;
  input sts_received_i_reg;
  input \GEN_CMD_BTT_LESS_23.cmnd_data_reg[34]_0 ;
  input [0:0]D;
  input mm2s_halt_cmplt;
  input m_axis_mm2s_sts_tvalid_int;
  input s_axis_mm2s_cmd_tready;
  input [31:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 ;
  input [0:0]p_1_out__0;
  input [19:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 ;

  wire [0:0]D;
  wire \FSM_sequential_smpl_cs[1]_i_2_n_0 ;
  wire \FSM_sequential_smpl_cs_reg[0]_0 ;
  wire \GEN_CMD_BTT_LESS_23.cmnd_data[34]_i_1_n_0 ;
  wire \GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ;
  wire [19:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 ;
  wire \GEN_CMD_BTT_LESS_23.cmnd_data_reg[34]_0 ;
  wire [31:0]\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 ;
  wire \GEN_CMD_BTT_LESS_23.cmnd_wr_i_reg_0 ;
  wire [1:0]Q;
  wire cmnds_queued_i_1_n_0;
  wire cmnds_queued_reg_0;
  wire cmnds_queued_reg_1;
  wire m_axis_mm2s_sts_tvalid_int;
  wire [53:0]mm2s_cmd_wdata;
  wire mm2s_cmnd_wr_1;
  wire [0:0]mm2s_dmacr;
  wire mm2s_halt_cmplt;
  wire mm2s_halted_set0;
  wire mm2s_length_wren;
  wire mm2s_scndry_resetn;
  wire mm2s_stop_i;
  wire mm2s_sts_received_clr;
  wire p_0_in;
  wire [0:0]p_1_out__0;
  wire s_axi_lite_aclk;
  wire s_axis_mm2s_cmd_tready;
  wire [0:0]smpl_ns;
  wire sts_received_clr_cmb;
  wire sts_received_clr_reg_0;
  wire sts_received_i_reg;
  wire write_cmnd_cmb;

  (* SOFT_HLUTNM = "soft_lutpair0" *) 
  LUT4 #(
    .INIT(16'h0075)) 
    \FSM_sequential_smpl_cs[0]_i_1 
       (.I0(Q[0]),
        .I1(mm2s_stop_i),
        .I2(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[34]_0 ),
        .I3(Q[1]),
        .O(smpl_ns));
  LUT6 #(
    .INIT(64'h6666676666666666)) 
    \FSM_sequential_smpl_cs[1]_i_2 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(cmnds_queued_reg_0),
        .I3(mm2s_length_wren),
        .I4(mm2s_stop_i),
        .I5(mm2s_dmacr),
        .O(\FSM_sequential_smpl_cs[1]_i_2_n_0 ));
  (* FSM_ENCODED_STATES = "execute_xfer:01,wait_status:10,idle:00" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_smpl_cs_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(\FSM_sequential_smpl_cs[1]_i_2_n_0 ),
        .D(smpl_ns),
        .Q(Q[0]),
        .R(p_0_in));
  (* FSM_ENCODED_STATES = "execute_xfer:01,wait_status:10,idle:00" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_smpl_cs_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(\FSM_sequential_smpl_cs[1]_i_2_n_0 ),
        .D(D),
        .Q(Q[1]),
        .R(p_0_in));
  LUT6 #(
    .INIT(64'hFFFF000000100000)) 
    \GEN_CMD_BTT_LESS_23.cmnd_data[34]_i_1 
       (.I0(mm2s_stop_i),
        .I1(Q[1]),
        .I2(Q[0]),
        .I3(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[34]_0 ),
        .I4(mm2s_scndry_resetn),
        .I5(mm2s_cmd_wdata[21]),
        .O(\GEN_CMD_BTT_LESS_23.cmnd_data[34]_i_1_n_0 ));
  LUT5 #(
    .INIT(32'h0010FFFF)) 
    \GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1 
       (.I0(mm2s_stop_i),
        .I1(Q[1]),
        .I2(Q[0]),
        .I3(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[34]_0 ),
        .I4(mm2s_scndry_resetn),
        .O(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[0] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [0]),
        .Q(mm2s_cmd_wdata[0]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[10] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [10]),
        .Q(mm2s_cmd_wdata[10]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[11] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [11]),
        .Q(mm2s_cmd_wdata[11]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[12] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [12]),
        .Q(mm2s_cmd_wdata[12]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[13] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [13]),
        .Q(mm2s_cmd_wdata[13]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[14] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [14]),
        .Q(mm2s_cmd_wdata[14]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[15] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [15]),
        .Q(mm2s_cmd_wdata[15]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[16] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [16]),
        .Q(mm2s_cmd_wdata[16]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[17] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [17]),
        .Q(mm2s_cmd_wdata[17]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[18] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [18]),
        .Q(mm2s_cmd_wdata[18]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[19] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [19]),
        .Q(mm2s_cmd_wdata[19]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[1] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [1]),
        .Q(mm2s_cmd_wdata[1]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[26] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(p_1_out__0),
        .Q(mm2s_cmd_wdata[20]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[2] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [2]),
        .Q(mm2s_cmd_wdata[2]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[34] 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data[34]_i_1_n_0 ),
        .Q(mm2s_cmd_wdata[21]),
        .R(1'b0));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[35] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [0]),
        .Q(mm2s_cmd_wdata[22]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[36] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [1]),
        .Q(mm2s_cmd_wdata[23]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[37] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [2]),
        .Q(mm2s_cmd_wdata[24]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[38] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [3]),
        .Q(mm2s_cmd_wdata[25]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[39] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [4]),
        .Q(mm2s_cmd_wdata[26]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[3] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [3]),
        .Q(mm2s_cmd_wdata[3]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[40] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [5]),
        .Q(mm2s_cmd_wdata[27]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[41] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [6]),
        .Q(mm2s_cmd_wdata[28]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[42] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [7]),
        .Q(mm2s_cmd_wdata[29]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[43] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [8]),
        .Q(mm2s_cmd_wdata[30]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[44] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [9]),
        .Q(mm2s_cmd_wdata[31]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[45] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [10]),
        .Q(mm2s_cmd_wdata[32]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[46] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [11]),
        .Q(mm2s_cmd_wdata[33]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[47] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [12]),
        .Q(mm2s_cmd_wdata[34]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[48] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [13]),
        .Q(mm2s_cmd_wdata[35]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[49] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [14]),
        .Q(mm2s_cmd_wdata[36]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[4] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [4]),
        .Q(mm2s_cmd_wdata[4]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[50] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [15]),
        .Q(mm2s_cmd_wdata[37]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[51] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [16]),
        .Q(mm2s_cmd_wdata[38]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[52] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [17]),
        .Q(mm2s_cmd_wdata[39]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[53] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [18]),
        .Q(mm2s_cmd_wdata[40]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[54] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [19]),
        .Q(mm2s_cmd_wdata[41]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[55] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [20]),
        .Q(mm2s_cmd_wdata[42]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[56] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [21]),
        .Q(mm2s_cmd_wdata[43]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[57] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [22]),
        .Q(mm2s_cmd_wdata[44]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[58] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [23]),
        .Q(mm2s_cmd_wdata[45]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[59] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [24]),
        .Q(mm2s_cmd_wdata[46]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[5] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [5]),
        .Q(mm2s_cmd_wdata[5]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[60] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [25]),
        .Q(mm2s_cmd_wdata[47]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[61] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [26]),
        .Q(mm2s_cmd_wdata[48]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[62] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [27]),
        .Q(mm2s_cmd_wdata[49]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[63] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [28]),
        .Q(mm2s_cmd_wdata[50]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[64] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [29]),
        .Q(mm2s_cmd_wdata[51]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[65] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [30]),
        .Q(mm2s_cmd_wdata[52]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[66] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[66]_0 [31]),
        .Q(mm2s_cmd_wdata[53]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[6] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [6]),
        .Q(mm2s_cmd_wdata[6]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[7] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [7]),
        .Q(mm2s_cmd_wdata[7]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[8] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [8]),
        .Q(mm2s_cmd_wdata[8]),
        .R(p_0_in));
  FDRE \GEN_CMD_BTT_LESS_23.cmnd_data_reg[9] 
       (.C(s_axi_lite_aclk),
        .CE(\GEN_CMD_BTT_LESS_23.cmnd_data[66]_i_1_n_0 ),
        .D(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[19]_0 [9]),
        .Q(mm2s_cmd_wdata[9]),
        .R(p_0_in));
  (* SOFT_HLUTNM = "soft_lutpair1" *) 
  LUT4 #(
    .INIT(16'h0004)) 
    \GEN_CMD_BTT_LESS_23.cmnd_wr_i_i_1 
       (.I0(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[34]_0 ),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(mm2s_stop_i),
        .O(write_cmnd_cmb));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_CMD_BTT_LESS_23.cmnd_wr_i_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(write_cmnd_cmb),
        .Q(mm2s_cmnd_wr_1),
        .R(p_0_in));
  LUT3 #(
    .INIT(8'hBA)) 
    \GEN_NO_HOLD_DATA.s_axis_mm2s_cmd_tvalid_i_1 
       (.I0(mm2s_cmnd_wr_1),
        .I1(s_axis_mm2s_cmd_tready),
        .I2(\GEN_CMD_BTT_LESS_23.cmnd_data_reg[34]_0 ),
        .O(\GEN_CMD_BTT_LESS_23.cmnd_wr_i_reg_0 ));
  LUT6 #(
    .INIT(64'hFEFEFFFEFEFEFEFE)) 
    \GNE_SYNC_RESET.s_soft_reset_i_i_2 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(cmnds_queued_reg_0),
        .I3(mm2s_dmacr),
        .I4(mm2s_stop_i),
        .I5(mm2s_length_wren),
        .O(\FSM_sequential_smpl_cs_reg[0]_0 ));
  LUT5 #(
    .INIT(32'h00008A88)) 
    cmnds_queued_i_1
       (.I0(mm2s_scndry_resetn),
        .I1(mm2s_cmnd_wr_1),
        .I2(sts_received_i_reg),
        .I3(cmnds_queued_reg_0),
        .I4(mm2s_stop_i),
        .O(cmnds_queued_i_1_n_0));
  FDRE #(
    .INIT(1'b0)) 
    cmnds_queued_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(cmnds_queued_i_1_n_0),
        .Q(cmnds_queued_reg_0),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair0" *) 
  LUT3 #(
    .INIT(8'hFE)) 
    idle_i_3
       (.I0(cmnds_queued_reg_0),
        .I1(Q[1]),
        .I2(Q[0]),
        .O(cmnds_queued_reg_1));
  LUT6 #(
    .INIT(64'h0001000100000001)) 
    mm2s_halted_set_i_1
       (.I0(mm2s_dmacr),
        .I1(cmnds_queued_reg_0),
        .I2(Q[1]),
        .I3(Q[0]),
        .I4(mm2s_stop_i),
        .I5(mm2s_halt_cmplt),
        .O(mm2s_halted_set0));
  (* SOFT_HLUTNM = "soft_lutpair1" *) 
  LUT4 #(
    .INIT(16'h4440)) 
    sts_received_clr_i_1
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(sts_received_i_reg),
        .I3(mm2s_stop_i),
        .O(sts_received_clr_cmb));
  FDRE sts_received_clr_reg
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(sts_received_clr_cmb),
        .Q(mm2s_sts_received_clr),
        .R(p_0_in));
  LUT4 #(
    .INIT(16'h4440)) 
    sts_received_i_i_1
       (.I0(mm2s_sts_received_clr),
        .I1(mm2s_scndry_resetn),
        .I2(sts_received_i_reg),
        .I3(m_axis_mm2s_sts_tvalid_int),
        .O(sts_received_clr_reg_0));
endmodule

module design_1_axi_dma_0_0_axi_dma_sofeof_gen
   (axi_dma_tstvec,
    p_0_in,
    s_axi_lite_aclk,
    m_axis_mm2s_tvalid,
    m_axis_mm2s_tready,
    m_axis_mm2s_tlast,
    mm2s_prmry_resetn);
  output [1:0]axi_dma_tstvec;
  input p_0_in;
  input s_axi_lite_aclk;
  input m_axis_mm2s_tvalid;
  input m_axis_mm2s_tready;
  input m_axis_mm2s_tlast;
  input mm2s_prmry_resetn;

  wire \GEN_FOR_SYNC.s_sof_generated_i_1_n_0 ;
  wire [1:0]axi_dma_tstvec;
  wire m_axis_mm2s_tlast;
  wire m_axis_mm2s_tready;
  wire m_axis_mm2s_tvalid;
  wire mm2s_prmry_resetn;
  wire p_0_in;
  wire p_3_in;
  wire s_axi_lite_aclk;
  wire s_last;
  wire s_last_d1;
  wire s_last_d10;
  wire s_ready;
  wire s_sof_d1_cdc_tig;
  wire s_sof_generated;
  wire s_valid;
  wire s_valid_d1;

  LUT3 #(
    .INIT(8'h80)) 
    \GEN_FOR_SYNC.s_last_d1_i_1 
       (.I0(s_valid),
        .I1(s_ready),
        .I2(s_last),
        .O(s_last_d10));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_last_d1_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_last_d10),
        .Q(s_last_d1),
        .R(p_0_in));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_last_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(m_axis_mm2s_tlast),
        .Q(s_last),
        .R(p_0_in));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_ready_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(m_axis_mm2s_tready),
        .Q(s_ready),
        .R(p_0_in));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_sof_d1_cdc_tig_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_sof_generated),
        .Q(s_sof_d1_cdc_tig),
        .R(p_0_in));
  LUT6 #(
    .INIT(64'h00000000FBAA0000)) 
    \GEN_FOR_SYNC.s_sof_generated_i_1 
       (.I0(s_sof_generated),
        .I1(s_valid_d1),
        .I2(s_sof_d1_cdc_tig),
        .I3(p_3_in),
        .I4(mm2s_prmry_resetn),
        .I5(axi_dma_tstvec[1]),
        .O(\GEN_FOR_SYNC.s_sof_generated_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_sof_generated_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_FOR_SYNC.s_sof_generated_i_1_n_0 ),
        .Q(s_sof_generated),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair3" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_FOR_SYNC.s_valid_d1_i_1 
       (.I0(s_ready),
        .I1(s_valid),
        .O(p_3_in));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_valid_d1_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(p_3_in),
        .Q(s_valid_d1),
        .R(p_0_in));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_valid_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(m_axis_mm2s_tvalid),
        .Q(s_valid),
        .R(p_0_in));
  (* SOFT_HLUTNM = "soft_lutpair3" *) 
  LUT5 #(
    .INIT(32'h0D000000)) 
    \axi_dma_tstvec[0]_INST_0 
       (.I0(s_valid_d1),
        .I1(s_sof_d1_cdc_tig),
        .I2(s_sof_generated),
        .I3(s_ready),
        .I4(s_valid),
        .O(axi_dma_tstvec[0]));
  LUT6 #(
    .INIT(64'h40C0404000000000)) 
    \axi_dma_tstvec[1]_INST_0 
       (.I0(s_last_d1),
        .I1(s_valid),
        .I2(s_ready),
        .I3(s_sof_generated),
        .I4(s_sof_d1_cdc_tig),
        .I5(s_last),
        .O(axi_dma_tstvec[1]));
endmodule

(* ORIG_REF_NAME = "axi_dma_sofeof_gen" *) 
module design_1_axi_dma_0_0_axi_dma_sofeof_gen_0
   (axi_dma_tstvec,
    \GEN_FOR_SYNC.s_last_d1_reg_0 ,
    s_axi_lite_aclk,
    s_axis_s2mm_tvalid,
    s_axis_s2mm_tready,
    s_axis_s2mm_tlast,
    s2mm_prmry_resetn);
  output [1:0]axi_dma_tstvec;
  input \GEN_FOR_SYNC.s_last_d1_reg_0 ;
  input s_axi_lite_aclk;
  input s_axis_s2mm_tvalid;
  input s_axis_s2mm_tready;
  input s_axis_s2mm_tlast;
  input s2mm_prmry_resetn;

  wire \GEN_FOR_SYNC.s_last_d1_reg_0 ;
  wire \GEN_FOR_SYNC.s_sof_generated_i_1__0_n_0 ;
  wire [1:0]axi_dma_tstvec;
  wire p_3_in;
  wire s2mm_prmry_resetn;
  wire s_axi_lite_aclk;
  wire s_axis_s2mm_tlast;
  wire s_axis_s2mm_tready;
  wire s_axis_s2mm_tvalid;
  wire s_last;
  wire s_last_d1;
  wire s_last_d10;
  wire s_ready;
  wire s_sof_d1_cdc_tig;
  wire s_sof_generated;
  wire s_valid;
  wire s_valid_d1;

  LUT3 #(
    .INIT(8'h80)) 
    \GEN_FOR_SYNC.s_last_d1_i_1__0 
       (.I0(s_valid),
        .I1(s_ready),
        .I2(s_last),
        .O(s_last_d10));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_last_d1_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_last_d10),
        .Q(s_last_d1),
        .R(\GEN_FOR_SYNC.s_last_d1_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_last_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axis_s2mm_tlast),
        .Q(s_last),
        .R(\GEN_FOR_SYNC.s_last_d1_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_ready_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axis_s2mm_tready),
        .Q(s_ready),
        .R(\GEN_FOR_SYNC.s_last_d1_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_sof_d1_cdc_tig_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_sof_generated),
        .Q(s_sof_d1_cdc_tig),
        .R(\GEN_FOR_SYNC.s_last_d1_reg_0 ));
  LUT6 #(
    .INIT(64'h00000000FBAA0000)) 
    \GEN_FOR_SYNC.s_sof_generated_i_1__0 
       (.I0(s_sof_generated),
        .I1(s_valid_d1),
        .I2(s_sof_d1_cdc_tig),
        .I3(p_3_in),
        .I4(s2mm_prmry_resetn),
        .I5(axi_dma_tstvec[1]),
        .O(\GEN_FOR_SYNC.s_sof_generated_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_sof_generated_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GEN_FOR_SYNC.s_sof_generated_i_1__0_n_0 ),
        .Q(s_sof_generated),
        .R(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair16" *) 
  LUT2 #(
    .INIT(4'h8)) 
    \GEN_FOR_SYNC.s_valid_d1_i_1__0 
       (.I0(s_ready),
        .I1(s_valid),
        .O(p_3_in));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_valid_d1_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(p_3_in),
        .Q(s_valid_d1),
        .R(\GEN_FOR_SYNC.s_last_d1_reg_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \GEN_FOR_SYNC.s_valid_reg 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(s_axis_s2mm_tvalid),
        .Q(s_valid),
        .R(\GEN_FOR_SYNC.s_last_d1_reg_0 ));
  (* SOFT_HLUTNM = "soft_lutpair16" *) 
  LUT5 #(
    .INIT(32'h0D000000)) 
    \axi_dma_tstvec[2]_INST_0 
       (.I0(s_valid_d1),
        .I1(s_sof_d1_cdc_tig),
        .I2(s_sof_generated),
        .I3(s_ready),
        .I4(s_valid),
        .O(axi_dma_tstvec[0]));
  LUT6 #(
    .INIT(64'h40C0404000000000)) 
    \axi_dma_tstvec[3]_INST_0 
       (.I0(s_last_d1),
        .I1(s_valid),
        .I2(s_ready),
        .I3(s_sof_generated),
        .I4(s_sof_d1_cdc_tig),
        .I5(s_last),
        .O(axi_dma_tstvec[1]));
endmodule

module design_1_axi_dma_0_0_cdc_sync
   (mm2s_soft_reset_done0,
    scndry_out,
    \GEN_RESET_FOR_S2MM.s2mm_soft_reset_done_reg ,
    s2mm_soft_reset_done,
    axi_resetn,
    s_axi_lite_aclk);
  output mm2s_soft_reset_done0;
  output scndry_out;
  input \GEN_RESET_FOR_S2MM.s2mm_soft_reset_done_reg ;
  input s2mm_soft_reset_done;
  input axi_resetn;
  input s_axi_lite_aclk;

  wire \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.s_level_out_d2 ;
  wire \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.s_level_out_d3 ;
  wire \GEN_RESET_FOR_S2MM.s2mm_soft_reset_done_reg ;
  wire Q;
  wire axi_resetn;
  wire mm2s_soft_reset_done0;
  wire s2mm_soft_reset_done;
  wire s_axi_lite_aclk;
  wire scndry_out;

  (* ASYNC_REG *) 
  (* XILINX_LEGACY_PRIM = "FDR" *) 
  (* XILINX_TRANSFORM_PINMAP = "VCC:CE" *) 
  (* box_type = "PRIMITIVE" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_IN_cdc_to 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(axi_resetn),
        .Q(Q),
        .R(1'b0));
  (* ASYNC_REG *) 
  (* XILINX_LEGACY_PRIM = "FDR" *) 
  (* XILINX_TRANSFORM_PINMAP = "VCC:CE" *) 
  (* box_type = "PRIMITIVE" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_s_level_out_d2 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(Q),
        .Q(\GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.s_level_out_d2 ),
        .R(1'b0));
  (* ASYNC_REG *) 
  (* XILINX_LEGACY_PRIM = "FDR" *) 
  (* XILINX_TRANSFORM_PINMAP = "VCC:CE" *) 
  (* box_type = "PRIMITIVE" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_s_level_out_d3 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.s_level_out_d2 ),
        .Q(\GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.s_level_out_d3 ),
        .R(1'b0));
  (* ASYNC_REG *) 
  (* XILINX_LEGACY_PRIM = "FDR" *) 
  (* XILINX_TRANSFORM_PINMAP = "VCC:CE" *) 
  (* box_type = "PRIMITIVE" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_s_level_out_d4 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.s_level_out_d3 ),
        .Q(scndry_out),
        .R(1'b0));
  LUT3 #(
    .INIT(8'h8F)) 
    \GEN_RESET_FOR_MM2S.mm2s_soft_reset_done_i_1 
       (.I0(\GEN_RESET_FOR_S2MM.s2mm_soft_reset_done_reg ),
        .I1(s2mm_soft_reset_done),
        .I2(scndry_out),
        .O(mm2s_soft_reset_done0));
endmodule

(* ORIG_REF_NAME = "cdc_sync" *) 
module design_1_axi_dma_0_0_cdc_sync_2
   (scndry_out,
    axi_resetn,
    s_axi_lite_aclk);
  output scndry_out;
  input axi_resetn;
  input s_axi_lite_aclk;

  wire \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.s_level_out_d2 ;
  wire \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.s_level_out_d3 ;
  wire Q;
  wire axi_resetn;
  wire s_axi_lite_aclk;
  wire scndry_out;

  (* ASYNC_REG *) 
  (* XILINX_LEGACY_PRIM = "FDR" *) 
  (* XILINX_TRANSFORM_PINMAP = "VCC:CE" *) 
  (* box_type = "PRIMITIVE" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_IN_cdc_to 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(axi_resetn),
        .Q(Q),
        .R(1'b0));
  (* ASYNC_REG *) 
  (* XILINX_LEGACY_PRIM = "FDR" *) 
  (* XILINX_TRANSFORM_PINMAP = "VCC:CE" *) 
  (* box_type = "PRIMITIVE" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_s_level_out_d2 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(Q),
        .Q(\GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.s_level_out_d2 ),
        .R(1'b0));
  (* ASYNC_REG *) 
  (* XILINX_LEGACY_PRIM = "FDR" *) 
  (* XILINX_TRANSFORM_PINMAP = "VCC:CE" *) 
  (* box_type = "PRIMITIVE" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_s_level_out_d3 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.s_level_out_d2 ),
        .Q(\GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.s_level_out_d3 ),
        .R(1'b0));
  (* ASYNC_REG *) 
  (* XILINX_LEGACY_PRIM = "FDR" *) 
  (* XILINX_TRANSFORM_PINMAP = "VCC:CE" *) 
  (* box_type = "PRIMITIVE" *) 
  FDRE #(
    .INIT(1'b0)) 
    \GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.CROSS_PLEVEL_IN2SCNDRY_s_level_out_d4 
       (.C(s_axi_lite_aclk),
        .CE(1'b1),
        .D(\GENERATE_LEVEL_P_S_CDC.SINGLE_BIT.s_level_out_d3 ),
        .Q(scndry_out),
        .R(1'b0));
endmodule

module design_1_axi_dma_0_0_cntr_incr_decr_addn_f
   (sig_next_calc_error_reg_reg,
    sig_dqual_reg_empty_reg,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg,
    sig_s_ready_out_reg,
    \sig_dbeat_cntr_reg[6] ,
    E,
    sig_ld_new_cmd_reg_reg,
    fifo_full_p1,
    \INFERRED_GEN.cnt_i_reg[1]_0 ,
    sig_addr_chan_rdy0,
    sig_stop_wvalid,
    sig_next_calc_error_reg,
    sig_next_strt_strb_reg,
    sig_next_calc_error_reg_reg_0,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_single_dbeat_reg,
    Q,
    \sig_dbeat_cntr_reg[5] ,
    out,
    sig_dbeat_cntr_eq_0,
    sig_ld_new_cmd_reg,
    FIFO_Full_reg,
    sig_mstr2data_cmd_valid,
    \INFERRED_GEN.cnt_i_reg[0]_0 ,
    \INFERRED_GEN.cnt_i_reg[0]_1 ,
    \sig_dbeat_cntr_reg[7] ,
    sig_dqual_reg_empty,
    sig_next_sequential_reg,
    sig_dqual_reg_empty_reg_0,
    sig_stat2wsc_status_ready,
    wsc2stat_status_valid,
    sig_wdc_status_going_full,
    sig_dqual_reg_empty_reg_1,
    sig_dqual_reg_empty_reg_2,
    sig_dqual_reg_empty_reg_3,
    sig_last_mmap_dbeat_reg,
    sig_m_valid_dup_i_2__0,
    sig_m_valid_dup_i_2__0_0,
    sig_m_valid_dup_i_2__0_1,
    sig_stream_rst,
    m_axi_s2mm_aclk);
  output sig_next_calc_error_reg_reg;
  output sig_dqual_reg_empty_reg;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  output sig_s_ready_out_reg;
  output [6:0]\sig_dbeat_cntr_reg[6] ;
  output [0:0]E;
  output sig_ld_new_cmd_reg_reg;
  output fifo_full_p1;
  output [1:0]\INFERRED_GEN.cnt_i_reg[1]_0 ;
  output sig_addr_chan_rdy0;
  output sig_stop_wvalid;
  input sig_next_calc_error_reg;
  input [0:0]sig_next_strt_strb_reg;
  input sig_next_calc_error_reg_reg_0;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_single_dbeat_reg;
  input [7:0]Q;
  input \sig_dbeat_cntr_reg[5] ;
  input [3:0]out;
  input sig_dbeat_cntr_eq_0;
  input sig_ld_new_cmd_reg;
  input FIFO_Full_reg;
  input sig_mstr2data_cmd_valid;
  input \INFERRED_GEN.cnt_i_reg[0]_0 ;
  input \INFERRED_GEN.cnt_i_reg[0]_1 ;
  input \sig_dbeat_cntr_reg[7] ;
  input sig_dqual_reg_empty;
  input sig_next_sequential_reg;
  input sig_dqual_reg_empty_reg_0;
  input sig_stat2wsc_status_ready;
  input wsc2stat_status_valid;
  input sig_wdc_status_going_full;
  input sig_dqual_reg_empty_reg_1;
  input sig_dqual_reg_empty_reg_2;
  input sig_dqual_reg_empty_reg_3;
  input sig_last_mmap_dbeat_reg;
  input sig_m_valid_dup_i_2__0;
  input [2:0]sig_m_valid_dup_i_2__0_0;
  input sig_m_valid_dup_i_2__0_1;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;

  wire [0:0]E;
  wire FIFO_Full_reg;
  wire \INFERRED_GEN.cnt_i_reg[0]_0 ;
  wire \INFERRED_GEN.cnt_i_reg[0]_1 ;
  wire [1:0]\INFERRED_GEN.cnt_i_reg[1]_0 ;
  wire [7:0]Q;
  wire \USE_SRL_FIFO.sig_rd_empty ;
  wire [2:0]addr_i_p1;
  wire fifo_full_p1;
  wire m_axi_s2mm_aclk;
  wire [3:0]out;
  wire sig_addr_chan_rdy0;
  wire sig_addr_posted_cntr_max;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  wire sig_dbeat_cntr_eq_0;
  wire \sig_dbeat_cntr_reg[5] ;
  wire [6:0]\sig_dbeat_cntr_reg[6] ;
  wire \sig_dbeat_cntr_reg[7] ;
  wire sig_dqual_reg_empty;
  wire sig_dqual_reg_empty_reg;
  wire sig_dqual_reg_empty_reg_0;
  wire sig_dqual_reg_empty_reg_1;
  wire sig_dqual_reg_empty_reg_2;
  wire sig_dqual_reg_empty_reg_3;
  wire sig_last_mmap_dbeat_reg;
  wire sig_ld_new_cmd_reg;
  wire sig_ld_new_cmd_reg_reg;
  wire sig_m_valid_dup_i_2__0;
  wire [2:0]sig_m_valid_dup_i_2__0_0;
  wire sig_m_valid_dup_i_2__0_1;
  wire sig_m_valid_dup_i_5_n_0;
  wire sig_mstr2data_cmd_valid;
  wire sig_next_calc_error_reg;
  wire sig_next_calc_error_reg_i_4_n_0;
  wire sig_next_calc_error_reg_i_7_n_0;
  wire sig_next_calc_error_reg_reg;
  wire sig_next_calc_error_reg_reg_0;
  wire sig_next_sequential_reg;
  wire [0:0]sig_next_strt_strb_reg;
  wire sig_s_ready_out_reg;
  wire sig_single_dbeat_reg;
  wire sig_stat2wsc_status_ready;
  wire sig_stop_wvalid;
  wire sig_stream_rst;
  wire sig_wdc_status_going_full;
  wire wsc2stat_status_valid;

  LUT5 #(
    .INIT(32'h00800028)) 
    FIFO_Full_i_1__6
       (.I0(\INFERRED_GEN.cnt_i_reg[1]_0 [1]),
        .I1(\INFERRED_GEN.cnt_i_reg[1]_0 [0]),
        .I2(FIFO_Full_reg),
        .I3(\USE_SRL_FIFO.sig_rd_empty ),
        .I4(sig_dqual_reg_empty_reg),
        .O(fifo_full_p1));
  LUT6 #(
    .INIT(64'hF7F708F70808F708)) 
    \INFERRED_GEN.cnt_i[0]_i_1__6 
       (.I0(sig_mstr2data_cmd_valid),
        .I1(\INFERRED_GEN.cnt_i_reg[0]_0 ),
        .I2(\INFERRED_GEN.cnt_i_reg[0]_1 ),
        .I3(sig_dqual_reg_empty_reg),
        .I4(\USE_SRL_FIFO.sig_rd_empty ),
        .I5(\INFERRED_GEN.cnt_i_reg[1]_0 [0]),
        .O(addr_i_p1[0]));
  (* SOFT_HLUTNM = "soft_lutpair445" *) 
  LUT5 #(
    .INIT(32'h2FFDD002)) 
    \INFERRED_GEN.cnt_i[1]_i_1__6 
       (.I0(sig_dqual_reg_empty_reg),
        .I1(\USE_SRL_FIFO.sig_rd_empty ),
        .I2(FIFO_Full_reg),
        .I3(\INFERRED_GEN.cnt_i_reg[1]_0 [0]),
        .I4(\INFERRED_GEN.cnt_i_reg[1]_0 [1]),
        .O(addr_i_p1[1]));
  (* SOFT_HLUTNM = "soft_lutpair445" *) 
  LUT5 #(
    .INIT(32'h46CCCCDC)) 
    \INFERRED_GEN.cnt_i[2]_i_1__6 
       (.I0(\INFERRED_GEN.cnt_i_reg[1]_0 [1]),
        .I1(\USE_SRL_FIFO.sig_rd_empty ),
        .I2(sig_dqual_reg_empty_reg),
        .I3(FIFO_Full_reg),
        .I4(\INFERRED_GEN.cnt_i_reg[1]_0 [0]),
        .O(addr_i_p1[2]));
  FDSE \INFERRED_GEN.cnt_i_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[0]),
        .Q(\INFERRED_GEN.cnt_i_reg[1]_0 [0]),
        .S(sig_stream_rst));
  FDSE \INFERRED_GEN.cnt_i_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[1]),
        .Q(\INFERRED_GEN.cnt_i_reg[1]_0 [1]),
        .S(sig_stream_rst));
  FDSE \INFERRED_GEN.cnt_i_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[2]),
        .Q(\USE_SRL_FIFO.sig_rd_empty ),
        .S(sig_stream_rst));
  LUT4 #(
    .INIT(16'hF909)) 
    \sig_dbeat_cntr[1]_i_1__0 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(sig_dqual_reg_empty_reg),
        .I3(out[0]),
        .O(\sig_dbeat_cntr_reg[6] [0]));
  LUT5 #(
    .INIT(32'hFFA900A9)) 
    \sig_dbeat_cntr[2]_i_1__0 
       (.I0(Q[2]),
        .I1(Q[1]),
        .I2(Q[0]),
        .I3(sig_dqual_reg_empty_reg),
        .I4(out[1]),
        .O(\sig_dbeat_cntr_reg[6] [1]));
  LUT6 #(
    .INIT(64'hFFFFAAA90000AAA9)) 
    \sig_dbeat_cntr[3]_i_1__0 
       (.I0(Q[3]),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(Q[2]),
        .I4(sig_dqual_reg_empty_reg),
        .I5(out[2]),
        .O(\sig_dbeat_cntr_reg[6] [2]));
  LUT5 #(
    .INIT(32'hFFA900A9)) 
    \sig_dbeat_cntr[4]_i_1__0 
       (.I0(Q[4]),
        .I1(\sig_dbeat_cntr_reg[5] ),
        .I2(Q[3]),
        .I3(sig_dqual_reg_empty_reg),
        .I4(out[3]),
        .O(\sig_dbeat_cntr_reg[6] [3]));
  LUT5 #(
    .INIT(32'h55540001)) 
    \sig_dbeat_cntr[5]_i_1__0 
       (.I0(sig_dqual_reg_empty_reg),
        .I1(Q[4]),
        .I2(\sig_dbeat_cntr_reg[5] ),
        .I3(Q[3]),
        .I4(Q[5]),
        .O(\sig_dbeat_cntr_reg[6] [4]));
  LUT6 #(
    .INIT(64'h5555555400000001)) 
    \sig_dbeat_cntr[6]_i_1 
       (.I0(sig_dqual_reg_empty_reg),
        .I1(Q[5]),
        .I2(Q[3]),
        .I3(\sig_dbeat_cntr_reg[5] ),
        .I4(Q[4]),
        .I5(Q[6]),
        .O(\sig_dbeat_cntr_reg[6] [5]));
  LUT3 #(
    .INIT(8'hF4)) 
    \sig_dbeat_cntr[7]_i_1__0 
       (.I0(sig_dbeat_cntr_eq_0),
        .I1(sig_s_ready_out_reg),
        .I2(sig_dqual_reg_empty_reg),
        .O(E));
  LUT4 #(
    .INIT(16'h5401)) 
    \sig_dbeat_cntr[7]_i_2 
       (.I0(sig_dqual_reg_empty_reg),
        .I1(Q[6]),
        .I2(\sig_dbeat_cntr_reg[7] ),
        .I3(Q[7]),
        .O(\sig_dbeat_cntr_reg[6] [6]));
  (* SOFT_HLUTNM = "soft_lutpair446" *) 
  LUT4 #(
    .INIT(16'hFDDD)) 
    sig_last_dbeat_i_1
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_dqual_reg_empty_reg),
        .I2(sig_s_ready_out_reg),
        .I3(sig_single_dbeat_reg),
        .O(sig_cmd_stat_rst_user_reg_n_cdc_from_reg));
  (* SOFT_HLUTNM = "soft_lutpair446" *) 
  LUT3 #(
    .INIT(8'h40)) 
    sig_ld_new_cmd_reg_i_1__0
       (.I0(sig_ld_new_cmd_reg),
        .I1(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I2(sig_dqual_reg_empty_reg),
        .O(sig_ld_new_cmd_reg_reg));
  LUT5 #(
    .INIT(32'hF888F8F8)) 
    sig_m_valid_dup_i_3
       (.I0(sig_dqual_reg_empty_reg_3),
        .I1(sig_last_mmap_dbeat_reg),
        .I2(sig_m_valid_dup_i_2__0_1),
        .I3(sig_next_calc_error_reg),
        .I4(sig_m_valid_dup_i_5_n_0),
        .O(sig_stop_wvalid));
  (* SOFT_HLUTNM = "soft_lutpair444" *) 
  LUT5 #(
    .INIT(32'h0002000F)) 
    sig_m_valid_dup_i_4
       (.I0(sig_last_mmap_dbeat_reg),
        .I1(sig_m_valid_dup_i_2__0),
        .I2(sig_m_valid_dup_i_2__0_0[2]),
        .I3(sig_m_valid_dup_i_2__0_0[1]),
        .I4(sig_m_valid_dup_i_2__0_0[0]),
        .O(sig_addr_chan_rdy0));
  (* SOFT_HLUTNM = "soft_lutpair444" *) 
  LUT3 #(
    .INIT(8'hFE)) 
    sig_m_valid_dup_i_5
       (.I0(sig_m_valid_dup_i_2__0_0[0]),
        .I1(sig_m_valid_dup_i_2__0_0[1]),
        .I2(sig_m_valid_dup_i_2__0_0[2]),
        .O(sig_m_valid_dup_i_5_n_0));
  (* SOFT_HLUTNM = "soft_lutpair443" *) 
  LUT5 #(
    .INIT(32'h0010FFFF)) 
    sig_next_calc_error_reg_i_1
       (.I0(sig_dqual_reg_empty_reg),
        .I1(sig_next_calc_error_reg),
        .I2(sig_next_strt_strb_reg),
        .I3(sig_next_calc_error_reg_reg_0),
        .I4(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_next_calc_error_reg_reg));
  LUT5 #(
    .INIT(32'hA8888888)) 
    sig_next_calc_error_reg_i_2
       (.I0(sig_next_calc_error_reg_i_4_n_0),
        .I1(sig_dqual_reg_empty),
        .I2(sig_next_sequential_reg),
        .I3(sig_dqual_reg_empty_reg_0),
        .I4(sig_s_ready_out_reg),
        .O(sig_dqual_reg_empty_reg));
  LUT6 #(
    .INIT(64'h000000000000000B)) 
    sig_next_calc_error_reg_i_4
       (.I0(sig_stat2wsc_status_ready),
        .I1(wsc2stat_status_valid),
        .I2(sig_wdc_status_going_full),
        .I3(\USE_SRL_FIFO.sig_rd_empty ),
        .I4(sig_next_calc_error_reg),
        .I5(sig_addr_posted_cntr_max),
        .O(sig_next_calc_error_reg_i_4_n_0));
  LUT6 #(
    .INIT(64'h0000000044400000)) 
    sig_next_calc_error_reg_i_5
       (.I0(sig_addr_chan_rdy0),
        .I1(sig_dqual_reg_empty_reg_1),
        .I2(sig_dqual_reg_empty_reg_2),
        .I3(sig_dqual_reg_empty_reg_3),
        .I4(sig_next_calc_error_reg_i_7_n_0),
        .I5(sig_stop_wvalid),
        .O(sig_s_ready_out_reg));
  LUT3 #(
    .INIT(8'h80)) 
    sig_next_calc_error_reg_i_6
       (.I0(sig_m_valid_dup_i_2__0_0[2]),
        .I1(sig_m_valid_dup_i_2__0_0[1]),
        .I2(sig_m_valid_dup_i_2__0_0[0]),
        .O(sig_addr_posted_cntr_max));
  (* SOFT_HLUTNM = "soft_lutpair443" *) 
  LUT2 #(
    .INIT(4'h2)) 
    sig_next_calc_error_reg_i_7
       (.I0(sig_next_strt_strb_reg),
        .I1(sig_next_calc_error_reg),
        .O(sig_next_calc_error_reg_i_7_n_0));
endmodule

(* ORIG_REF_NAME = "cntr_incr_decr_addn_f" *) 
module design_1_axi_dma_0_0_cntr_incr_decr_addn_f_20
   (D,
    sig_last_dbeat_reg,
    m_axi_mm2s_rlast_0,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg,
    fifo_full_p1,
    \INFERRED_GEN.cnt_i_reg[1]_0 ,
    E,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0,
    Q,
    \sig_dbeat_cntr_reg[5] ,
    m_axi_mm2s_rlast,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_last_dbeat_reg_0,
    sig_last_dbeat_reg_1,
    sig_last_dbeat_reg_2,
    sig_last_dbeat_reg_3,
    \USE_SRL_FIFO.sig_wr_fifo ,
    \INFERRED_GEN.cnt_i_reg[0]_0 ,
    \INFERRED_GEN.cnt_i_reg[0]_1 ,
    sig_mstr2data_cmd_valid,
    sig_ld_new_cmd_reg,
    sig_next_sequential_reg,
    sig_dqual_reg_empty,
    sig_next_calc_error_reg,
    sig_rsc2stat_status_valid,
    sig_stat2rsc_status_ready,
    sig_next_cmd_cmplt_reg_i_4_0,
    full,
    sig_dqual_reg_empty_reg,
    m_axi_mm2s_rvalid,
    sig_next_cmd_cmplt_reg_i_3_0,
    sig_dqual_reg_full,
    SS,
    m_axi_mm2s_aclk);
  output [3:0]D;
  output sig_last_dbeat_reg;
  output m_axi_mm2s_rlast_0;
  output \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  output fifo_full_p1;
  output [1:0]\INFERRED_GEN.cnt_i_reg[1]_0 ;
  output [0:0]E;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  input [7:0]Q;
  input \sig_dbeat_cntr_reg[5] ;
  input m_axi_mm2s_rlast;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_last_dbeat_reg_0;
  input sig_last_dbeat_reg_1;
  input sig_last_dbeat_reg_2;
  input sig_last_dbeat_reg_3;
  input \USE_SRL_FIFO.sig_wr_fifo ;
  input \INFERRED_GEN.cnt_i_reg[0]_0 ;
  input \INFERRED_GEN.cnt_i_reg[0]_1 ;
  input sig_mstr2data_cmd_valid;
  input sig_ld_new_cmd_reg;
  input sig_next_sequential_reg;
  input sig_dqual_reg_empty;
  input sig_next_calc_error_reg;
  input sig_rsc2stat_status_valid;
  input sig_stat2rsc_status_ready;
  input [2:0]sig_next_cmd_cmplt_reg_i_4_0;
  input full;
  input sig_dqual_reg_empty_reg;
  input m_axi_mm2s_rvalid;
  input sig_next_cmd_cmplt_reg_i_3_0;
  input sig_dqual_reg_full;
  input [0:0]SS;
  input m_axi_mm2s_aclk;

  wire [3:0]D;
  wire [0:0]E;
  wire \INFERRED_GEN.cnt_i_reg[0]_0 ;
  wire \INFERRED_GEN.cnt_i_reg[0]_1 ;
  wire [1:0]\INFERRED_GEN.cnt_i_reg[1]_0 ;
  wire [7:0]Q;
  wire [0:0]SS;
  wire \USE_SRL_FIFO.sig_rd_empty ;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire [2:0]addr_i_p1;
  wire fifo_full_p1;
  wire full;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  wire m_axi_mm2s_aclk;
  wire m_axi_mm2s_rlast;
  wire m_axi_mm2s_rlast_0;
  wire m_axi_mm2s_rvalid;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  wire \sig_dbeat_cntr_reg[5] ;
  wire sig_dqual_reg_empty;
  wire sig_dqual_reg_empty_reg;
  wire sig_dqual_reg_full;
  wire sig_last_dbeat_reg;
  wire sig_last_dbeat_reg_0;
  wire sig_last_dbeat_reg_1;
  wire sig_last_dbeat_reg_2;
  wire sig_last_dbeat_reg_3;
  wire sig_ld_new_cmd_reg;
  wire sig_mstr2data_cmd_valid;
  wire sig_next_calc_error_reg;
  wire sig_next_cmd_cmplt_reg_i_3_0;
  wire [2:0]sig_next_cmd_cmplt_reg_i_4_0;
  wire sig_next_cmd_cmplt_reg_i_4_n_0;
  wire sig_next_cmd_cmplt_reg_i_5_n_0;
  wire sig_next_cmd_cmplt_reg_i_6_n_0;
  wire sig_next_sequential_reg;
  wire sig_rsc2stat_status_valid;
  wire sig_stat2rsc_status_ready;

  (* SOFT_HLUTNM = "soft_lutpair199" *) 
  LUT5 #(
    .INIT(32'h80009200)) 
    FIFO_Full_i_1__0
       (.I0(\INFERRED_GEN.cnt_i_reg[1]_0 [0]),
        .I1(sig_last_dbeat_reg),
        .I2(\USE_SRL_FIFO.sig_wr_fifo ),
        .I3(\INFERRED_GEN.cnt_i_reg[1]_0 [1]),
        .I4(\USE_SRL_FIFO.sig_rd_empty ),
        .O(fifo_full_p1));
  LUT5 #(
    .INIT(32'h65559AAA)) 
    \INFERRED_GEN.cnt_i[0]_i_1__0 
       (.I0(\INFERRED_GEN.cnt_i_reg[1]_0 [0]),
        .I1(\INFERRED_GEN.cnt_i_reg[0]_0 ),
        .I2(\INFERRED_GEN.cnt_i_reg[0]_1 ),
        .I3(sig_mstr2data_cmd_valid),
        .I4(sig_last_dbeat_reg),
        .O(addr_i_p1[0]));
  LUT6 #(
    .INIT(64'hBAAADFFF45552000)) 
    \INFERRED_GEN.cnt_i[1]_i_1__0 
       (.I0(\INFERRED_GEN.cnt_i_reg[1]_0 [0]),
        .I1(\INFERRED_GEN.cnt_i_reg[0]_0 ),
        .I2(\INFERRED_GEN.cnt_i_reg[0]_1 ),
        .I3(sig_mstr2data_cmd_valid),
        .I4(sig_last_dbeat_reg),
        .I5(\INFERRED_GEN.cnt_i_reg[1]_0 [1]),
        .O(addr_i_p1[1]));
  (* SOFT_HLUTNM = "soft_lutpair199" *) 
  LUT5 #(
    .INIT(32'h006A03AA)) 
    \INFERRED_GEN.cnt_i[2]_i_1__0 
       (.I0(\USE_SRL_FIFO.sig_rd_empty ),
        .I1(\INFERRED_GEN.cnt_i_reg[1]_0 [1]),
        .I2(\USE_SRL_FIFO.sig_wr_fifo ),
        .I3(sig_last_dbeat_reg),
        .I4(\INFERRED_GEN.cnt_i_reg[1]_0 [0]),
        .O(addr_i_p1[2]));
  FDSE \INFERRED_GEN.cnt_i_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(addr_i_p1[0]),
        .Q(\INFERRED_GEN.cnt_i_reg[1]_0 [0]),
        .S(SS));
  FDSE \INFERRED_GEN.cnt_i_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(addr_i_p1[1]),
        .Q(\INFERRED_GEN.cnt_i_reg[1]_0 [1]),
        .S(SS));
  FDSE \INFERRED_GEN.cnt_i_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(addr_i_p1[2]),
        .Q(\USE_SRL_FIFO.sig_rd_empty ),
        .S(SS));
  LUT6 #(
    .INIT(64'h00000000FFFE0001)) 
    \sig_dbeat_cntr[4]_i_1 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[3]),
        .I3(Q[2]),
        .I4(Q[4]),
        .I5(sig_last_dbeat_reg),
        .O(D[0]));
  (* SOFT_HLUTNM = "soft_lutpair198" *) 
  LUT4 #(
    .INIT(16'h00D2)) 
    \sig_dbeat_cntr[5]_i_1 
       (.I0(\sig_dbeat_cntr_reg[5] ),
        .I1(Q[4]),
        .I2(Q[5]),
        .I3(sig_last_dbeat_reg),
        .O(D[1]));
  (* SOFT_HLUTNM = "soft_lutpair198" *) 
  LUT5 #(
    .INIT(32'h55450010)) 
    \sig_dbeat_cntr[6]_i_1__0 
       (.I0(sig_last_dbeat_reg),
        .I1(Q[4]),
        .I2(\sig_dbeat_cntr_reg[5] ),
        .I3(Q[5]),
        .I4(Q[6]),
        .O(D[2]));
  LUT2 #(
    .INIT(4'hE)) 
    \sig_dbeat_cntr[7]_i_1 
       (.I0(sig_last_dbeat_reg),
        .I1(sig_last_dbeat_reg_0),
        .O(E));
  LUT6 #(
    .INIT(64'h5555545500000100)) 
    \sig_dbeat_cntr[7]_i_2__0 
       (.I0(sig_last_dbeat_reg),
        .I1(Q[6]),
        .I2(Q[5]),
        .I3(\sig_dbeat_cntr_reg[5] ),
        .I4(Q[4]),
        .I5(Q[7]),
        .O(D[3]));
  LUT6 #(
    .INIT(64'h15BF000004AE0000)) 
    sig_last_dbeat_i_1__0
       (.I0(sig_last_dbeat_reg),
        .I1(sig_last_dbeat_reg_0),
        .I2(sig_last_dbeat_reg_1),
        .I3(sig_last_dbeat_reg_2),
        .I4(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I5(sig_last_dbeat_reg_3),
        .O(sig_cmd_stat_rst_user_reg_n_cdc_from_reg));
  (* SOFT_HLUTNM = "soft_lutpair200" *) 
  LUT3 #(
    .INIT(8'h08)) 
    sig_ld_new_cmd_reg_i_1
       (.I0(sig_last_dbeat_reg),
        .I1(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I2(sig_ld_new_cmd_reg),
        .O(sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0));
  (* SOFT_HLUTNM = "soft_lutpair200" *) 
  LUT4 #(
    .INIT(16'h40FF)) 
    sig_next_cmd_cmplt_reg_i_1
       (.I0(sig_last_dbeat_reg),
        .I1(m_axi_mm2s_rlast),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .I3(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(m_axi_mm2s_rlast_0));
  LUT5 #(
    .INIT(32'h0000FF80)) 
    sig_next_cmd_cmplt_reg_i_2
       (.I0(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .I1(sig_last_dbeat_reg_3),
        .I2(sig_next_sequential_reg),
        .I3(sig_dqual_reg_empty),
        .I4(sig_next_cmd_cmplt_reg_i_4_n_0),
        .O(sig_last_dbeat_reg));
  LUT4 #(
    .INIT(16'h00D0)) 
    sig_next_cmd_cmplt_reg_i_3
       (.I0(full),
        .I1(sig_dqual_reg_empty_reg),
        .I2(m_axi_mm2s_rvalid),
        .I3(sig_next_cmd_cmplt_reg_i_5_n_0),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ));
  LUT5 #(
    .INIT(32'hFEFEFFFE)) 
    sig_next_cmd_cmplt_reg_i_4
       (.I0(sig_next_cmd_cmplt_reg_i_6_n_0),
        .I1(sig_next_calc_error_reg),
        .I2(\USE_SRL_FIFO.sig_rd_empty ),
        .I3(sig_rsc2stat_status_valid),
        .I4(sig_stat2rsc_status_ready),
        .O(sig_next_cmd_cmplt_reg_i_4_n_0));
  LUT6 #(
    .INIT(64'hFBFBFBFBFBFBFBFF)) 
    sig_next_cmd_cmplt_reg_i_5
       (.I0(sig_next_cmd_cmplt_reg_i_3_0),
        .I1(sig_dqual_reg_full),
        .I2(sig_next_calc_error_reg),
        .I3(sig_next_cmd_cmplt_reg_i_4_0[0]),
        .I4(sig_next_cmd_cmplt_reg_i_4_0[1]),
        .I5(sig_next_cmd_cmplt_reg_i_4_0[2]),
        .O(sig_next_cmd_cmplt_reg_i_5_n_0));
  LUT3 #(
    .INIT(8'h80)) 
    sig_next_cmd_cmplt_reg_i_6
       (.I0(sig_next_cmd_cmplt_reg_i_4_0[2]),
        .I1(sig_next_cmd_cmplt_reg_i_4_0[1]),
        .I2(sig_next_cmd_cmplt_reg_i_4_0[0]),
        .O(sig_next_cmd_cmplt_reg_i_6_n_0));
endmodule

(* ORIG_REF_NAME = "cntr_incr_decr_addn_f" *) 
module design_1_axi_dma_0_0_cntr_incr_decr_addn_f_25
   (\INFERRED_GEN.cnt_i_reg[2]_0 ,
    fifo_full_p1,
    Q,
    sig_halt_reg_reg,
    sig_addr_reg_empty,
    sig_sf_allow_addr_req,
    sig_data2addr_stop_req,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    \USE_SRL_FIFO.sig_wr_fifo ,
    sig_mstr2addr_cmd_valid,
    \INFERRED_GEN.cnt_i_reg[1]_0 ,
    \INFERRED_GEN.cnt_i_reg[1]_1 ,
    SS,
    m_axi_mm2s_aclk);
  output \INFERRED_GEN.cnt_i_reg[2]_0 ;
  output fifo_full_p1;
  output [1:0]Q;
  output sig_halt_reg_reg;
  input sig_addr_reg_empty;
  input sig_sf_allow_addr_req;
  input sig_data2addr_stop_req;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input \USE_SRL_FIFO.sig_wr_fifo ;
  input sig_mstr2addr_cmd_valid;
  input \INFERRED_GEN.cnt_i_reg[1]_0 ;
  input \INFERRED_GEN.cnt_i_reg[1]_1 ;
  input [0:0]SS;
  input m_axi_mm2s_aclk;

  wire \INFERRED_GEN.cnt_i_reg[1]_0 ;
  wire \INFERRED_GEN.cnt_i_reg[1]_1 ;
  wire \INFERRED_GEN.cnt_i_reg[2]_0 ;
  wire [1:0]Q;
  wire [0:0]SS;
  wire \USE_SRL_FIFO.sig_rd_empty ;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire [2:0]addr_i_p1;
  wire fifo_full_p1;
  wire m_axi_mm2s_aclk;
  wire sig_addr_reg_empty;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_data2addr_stop_req;
  wire sig_halt_reg_reg;
  wire sig_mstr2addr_cmd_valid;
  wire sig_sf_allow_addr_req;

  (* SOFT_HLUTNM = "soft_lutpair124" *) 
  LUT5 #(
    .INIT(32'h80008208)) 
    FIFO_Full_i_1__1
       (.I0(Q[1]),
        .I1(\USE_SRL_FIFO.sig_wr_fifo ),
        .I2(sig_halt_reg_reg),
        .I3(Q[0]),
        .I4(\USE_SRL_FIFO.sig_rd_empty ),
        .O(fifo_full_p1));
  LUT5 #(
    .INIT(32'h66669666)) 
    \INFERRED_GEN.cnt_i[0]_i_1__1 
       (.I0(Q[0]),
        .I1(sig_halt_reg_reg),
        .I2(sig_mstr2addr_cmd_valid),
        .I3(\INFERRED_GEN.cnt_i_reg[1]_0 ),
        .I4(\INFERRED_GEN.cnt_i_reg[1]_1 ),
        .O(addr_i_p1[0]));
  LUT6 #(
    .INIT(64'hA6A6A6A69AA6A6A6)) 
    \INFERRED_GEN.cnt_i[1]_i_1__1 
       (.I0(Q[1]),
        .I1(sig_halt_reg_reg),
        .I2(Q[0]),
        .I3(sig_mstr2addr_cmd_valid),
        .I4(\INFERRED_GEN.cnt_i_reg[1]_0 ),
        .I5(\INFERRED_GEN.cnt_i_reg[1]_1 ),
        .O(addr_i_p1[1]));
  (* SOFT_HLUTNM = "soft_lutpair124" *) 
  LUT5 #(
    .INIT(32'h060A0A3A)) 
    \INFERRED_GEN.cnt_i[2]_i_1__1 
       (.I0(\USE_SRL_FIFO.sig_rd_empty ),
        .I1(Q[0]),
        .I2(sig_halt_reg_reg),
        .I3(\USE_SRL_FIFO.sig_wr_fifo ),
        .I4(Q[1]),
        .O(addr_i_p1[2]));
  FDSE \INFERRED_GEN.cnt_i_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(addr_i_p1[0]),
        .Q(Q[0]),
        .S(SS));
  FDSE \INFERRED_GEN.cnt_i_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(addr_i_p1[1]),
        .Q(Q[1]),
        .S(SS));
  FDSE \INFERRED_GEN.cnt_i_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(addr_i_p1[2]),
        .Q(\USE_SRL_FIFO.sig_rd_empty ),
        .S(SS));
  (* SOFT_HLUTNM = "soft_lutpair125" *) 
  LUT4 #(
    .INIT(16'h0040)) 
    \sig_next_addr_reg[31]_i_2 
       (.I0(sig_data2addr_stop_req),
        .I1(sig_sf_allow_addr_req),
        .I2(sig_addr_reg_empty),
        .I3(\USE_SRL_FIFO.sig_rd_empty ),
        .O(sig_halt_reg_reg));
  (* SOFT_HLUTNM = "soft_lutpair125" *) 
  LUT5 #(
    .INIT(32'h00400000)) 
    sig_posted_to_axi_2_i_1
       (.I0(\USE_SRL_FIFO.sig_rd_empty ),
        .I1(sig_addr_reg_empty),
        .I2(sig_sf_allow_addr_req),
        .I3(sig_data2addr_stop_req),
        .I4(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\INFERRED_GEN.cnt_i_reg[2]_0 ));
endmodule

(* ORIG_REF_NAME = "cntr_incr_decr_addn_f" *) 
module design_1_axi_dma_0_0_cntr_incr_decr_addn_f_34
   (\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ,
    Q,
    fifo_full_p1,
    E,
    \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 ,
    sig_sf2dre_use_autodest,
    out,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_mstr2sf_cmd_valid,
    \INFERRED_GEN.cnt_i_reg[0]_0 ,
    \INFERRED_GEN.cnt_i_reg[0]_1 ,
    FIFO_Full_reg,
    FIFO_Full_reg_0,
    dout,
    \INFERRED_GEN.cnt_i_reg[2]_0 ,
    SS,
    m_axi_mm2s_aclk);
  output \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ;
  output [2:0]Q;
  output fifo_full_p1;
  output [0:0]E;
  input \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 ;
  input sig_sf2dre_use_autodest;
  input [0:0]out;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_mstr2sf_cmd_valid;
  input \INFERRED_GEN.cnt_i_reg[0]_0 ;
  input \INFERRED_GEN.cnt_i_reg[0]_1 ;
  input FIFO_Full_reg;
  input FIFO_Full_reg_0;
  input [0:0]dout;
  input \INFERRED_GEN.cnt_i_reg[2]_0 ;
  input [0:0]SS;
  input m_axi_mm2s_aclk;

  wire [0:0]E;
  wire FIFO_Full_reg;
  wire FIFO_Full_reg_0;
  wire \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ;
  wire \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 ;
  wire \INFERRED_GEN.cnt_i[1]_i_2_n_0 ;
  wire \INFERRED_GEN.cnt_i[2]_i_2_n_0 ;
  wire \INFERRED_GEN.cnt_i_reg[0]_0 ;
  wire \INFERRED_GEN.cnt_i_reg[0]_1 ;
  wire \INFERRED_GEN.cnt_i_reg[2]_0 ;
  wire [2:0]Q;
  wire [0:0]SS;
  wire [2:0]addr_i_p1;
  wire [0:0]dout;
  wire fifo_full_p1;
  wire m_axi_mm2s_aclk;
  wire [0:0]out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_mstr2sf_cmd_valid;
  wire sig_sf2dre_use_autodest;

  LUT5 #(
    .INIT(32'h12200000)) 
    FIFO_Full_i_1
       (.I0(FIFO_Full_reg),
        .I1(Q[2]),
        .I2(FIFO_Full_reg_0),
        .I3(Q[0]),
        .I4(Q[1]),
        .O(fifo_full_p1));
  (* SOFT_HLUTNM = "soft_lutpair95" *) 
  LUT3 #(
    .INIT(8'h1F)) 
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg[3]_i_1 
       (.I0(Q[2]),
        .I1(\INFERRED_GEN.cnt_i_reg[2]_0 ),
        .I2(\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 ),
        .O(E));
  LUT5 #(
    .INIT(32'h808F0000)) 
    \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_i_1 
       (.I0(\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 ),
        .I1(sig_sf2dre_use_autodest),
        .I2(\INFERRED_GEN.cnt_i[1]_i_2_n_0 ),
        .I3(out),
        .I4(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ));
  (* SOFT_HLUTNM = "soft_lutpair94" *) 
  LUT5 #(
    .INIT(32'hAA6A5595)) 
    \INFERRED_GEN.cnt_i[0]_i_1 
       (.I0(Q[0]),
        .I1(sig_mstr2sf_cmd_valid),
        .I2(\INFERRED_GEN.cnt_i_reg[0]_0 ),
        .I3(\INFERRED_GEN.cnt_i_reg[0]_1 ),
        .I4(\INFERRED_GEN.cnt_i[1]_i_2_n_0 ),
        .O(addr_i_p1[0]));
  LUT6 #(
    .INIT(64'hA6AAAAAA9A999999)) 
    \INFERRED_GEN.cnt_i[1]_i_1 
       (.I0(Q[1]),
        .I1(\INFERRED_GEN.cnt_i[1]_i_2_n_0 ),
        .I2(\INFERRED_GEN.cnt_i_reg[0]_1 ),
        .I3(\INFERRED_GEN.cnt_i_reg[0]_0 ),
        .I4(sig_mstr2sf_cmd_valid),
        .I5(Q[0]),
        .O(addr_i_p1[1]));
  (* SOFT_HLUTNM = "soft_lutpair95" *) 
  LUT4 #(
    .INIT(16'hFBAA)) 
    \INFERRED_GEN.cnt_i[1]_i_2 
       (.I0(Q[2]),
        .I1(dout),
        .I2(\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 ),
        .I3(\INFERRED_GEN.cnt_i_reg[2]_0 ),
        .O(\INFERRED_GEN.cnt_i[1]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h5100AAAAAAAAAEFF)) 
    \INFERRED_GEN.cnt_i[2]_i_1 
       (.I0(Q[2]),
        .I1(dout),
        .I2(\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 ),
        .I3(\INFERRED_GEN.cnt_i_reg[2]_0 ),
        .I4(\INFERRED_GEN.cnt_i[2]_i_2_n_0 ),
        .I5(Q[1]),
        .O(addr_i_p1[2]));
  (* SOFT_HLUTNM = "soft_lutpair94" *) 
  LUT5 #(
    .INIT(32'h40FF0040)) 
    \INFERRED_GEN.cnt_i[2]_i_2 
       (.I0(\INFERRED_GEN.cnt_i_reg[0]_1 ),
        .I1(\INFERRED_GEN.cnt_i_reg[0]_0 ),
        .I2(sig_mstr2sf_cmd_valid),
        .I3(\INFERRED_GEN.cnt_i[1]_i_2_n_0 ),
        .I4(Q[0]),
        .O(\INFERRED_GEN.cnt_i[2]_i_2_n_0 ));
  FDSE \INFERRED_GEN.cnt_i_reg[0] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(addr_i_p1[0]),
        .Q(Q[0]),
        .S(SS));
  FDSE \INFERRED_GEN.cnt_i_reg[1] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(addr_i_p1[1]),
        .Q(Q[1]),
        .S(SS));
  FDSE \INFERRED_GEN.cnt_i_reg[2] 
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(addr_i_p1[2]),
        .Q(Q[2]),
        .S(SS));
endmodule

(* ORIG_REF_NAME = "cntr_incr_decr_addn_f" *) 
module design_1_axi_dma_0_0_cntr_incr_decr_addn_f_4
   (sig_halt_reg_reg,
    fifo_full_p1,
    Q,
    sig_data2addr_stop_req,
    FIFO_Full_reg,
    FIFO_Full_reg_0,
    sig_mstr2addr_cmd_valid,
    \INFERRED_GEN.cnt_i_reg[0]_0 ,
    \INFERRED_GEN.cnt_i_reg[0]_1 ,
    sig_stream_rst,
    m_axi_s2mm_aclk);
  output sig_halt_reg_reg;
  output fifo_full_p1;
  output [1:0]Q;
  input sig_data2addr_stop_req;
  input FIFO_Full_reg;
  input FIFO_Full_reg_0;
  input sig_mstr2addr_cmd_valid;
  input \INFERRED_GEN.cnt_i_reg[0]_0 ;
  input \INFERRED_GEN.cnt_i_reg[0]_1 ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;

  wire FIFO_Full_reg;
  wire FIFO_Full_reg_0;
  wire \INFERRED_GEN.cnt_i_reg[0]_0 ;
  wire \INFERRED_GEN.cnt_i_reg[0]_1 ;
  wire [1:0]Q;
  wire \USE_SRL_FIFO.sig_rd_empty ;
  wire [2:0]addr_i_p1;
  wire fifo_full_p1;
  wire m_axi_s2mm_aclk;
  wire sig_data2addr_stop_req;
  wire sig_halt_reg_reg;
  wire sig_mstr2addr_cmd_valid;
  wire sig_stream_rst;

  LUT6 #(
    .INIT(64'h0451510000000000)) 
    FIFO_Full_i_1__5
       (.I0(\USE_SRL_FIFO.sig_rd_empty ),
        .I1(FIFO_Full_reg),
        .I2(sig_data2addr_stop_req),
        .I3(FIFO_Full_reg_0),
        .I4(Q[0]),
        .I5(Q[1]),
        .O(fifo_full_p1));
  LUT5 #(
    .INIT(32'h5955A6AA)) 
    \INFERRED_GEN.cnt_i[0]_i_1__5 
       (.I0(sig_halt_reg_reg),
        .I1(sig_mstr2addr_cmd_valid),
        .I2(\INFERRED_GEN.cnt_i_reg[0]_0 ),
        .I3(\INFERRED_GEN.cnt_i_reg[0]_1 ),
        .I4(Q[0]),
        .O(addr_i_p1[0]));
  LUT6 #(
    .INIT(64'hAEAAF7FF51550800)) 
    \INFERRED_GEN.cnt_i[1]_i_1__5 
       (.I0(Q[0]),
        .I1(sig_mstr2addr_cmd_valid),
        .I2(\INFERRED_GEN.cnt_i_reg[0]_0 ),
        .I3(\INFERRED_GEN.cnt_i_reg[0]_1 ),
        .I4(sig_halt_reg_reg),
        .I5(Q[1]),
        .O(addr_i_p1[1]));
  LUT6 #(
    .INIT(64'h7F7F7F7F80018080)) 
    \INFERRED_GEN.cnt_i[2]_i_1__5 
       (.I0(FIFO_Full_reg_0),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(sig_data2addr_stop_req),
        .I4(FIFO_Full_reg),
        .I5(\USE_SRL_FIFO.sig_rd_empty ),
        .O(addr_i_p1[2]));
  FDSE \INFERRED_GEN.cnt_i_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[0]),
        .Q(Q[0]),
        .S(sig_stream_rst));
  FDSE \INFERRED_GEN.cnt_i_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[1]),
        .Q(Q[1]),
        .S(sig_stream_rst));
  FDSE \INFERRED_GEN.cnt_i_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[2]),
        .Q(\USE_SRL_FIFO.sig_rd_empty ),
        .S(sig_stream_rst));
  LUT3 #(
    .INIT(8'h04)) 
    \sig_next_addr_reg[31]_i_2__0 
       (.I0(sig_data2addr_stop_req),
        .I1(FIFO_Full_reg),
        .I2(\USE_SRL_FIFO.sig_rd_empty ),
        .O(sig_halt_reg_reg));
endmodule

(* ORIG_REF_NAME = "cntr_incr_decr_addn_f" *) 
module design_1_axi_dma_0_0_cntr_incr_decr_addn_f_5
   (fifo_full_p1,
    Q,
    sig_sm_ld_dre_cmd_ns,
    sig_sm_pop_cmd_fifo_ns,
    D,
    \USE_SRL_FIFO.sig_wr_fifo ,
    sig_sm_pop_cmd_fifo,
    \INFERRED_GEN.cnt_i_reg[0]_0 ,
    \INFERRED_GEN.cnt_i_reg[0]_1 ,
    sig_mstr2dre_cmd_valid,
    sig_sm_pop_cmd_fifo_reg,
    out,
    \FSM_sequential_sig_cmdcntl_sm_state_reg[2] ,
    sig_need_cmd_flush,
    sig_stream_rst,
    m_axi_s2mm_aclk);
  output fifo_full_p1;
  output [2:0]Q;
  output sig_sm_ld_dre_cmd_ns;
  output sig_sm_pop_cmd_fifo_ns;
  output [0:0]D;
  input \USE_SRL_FIFO.sig_wr_fifo ;
  input sig_sm_pop_cmd_fifo;
  input \INFERRED_GEN.cnt_i_reg[0]_0 ;
  input \INFERRED_GEN.cnt_i_reg[0]_1 ;
  input sig_mstr2dre_cmd_valid;
  input sig_sm_pop_cmd_fifo_reg;
  input [0:0]out;
  input [2:0]\FSM_sequential_sig_cmdcntl_sm_state_reg[2] ;
  input sig_need_cmd_flush;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;

  wire [0:0]D;
  wire [2:0]\FSM_sequential_sig_cmdcntl_sm_state_reg[2] ;
  wire \INFERRED_GEN.cnt_i_reg[0]_0 ;
  wire \INFERRED_GEN.cnt_i_reg[0]_1 ;
  wire [2:0]Q;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire [2:0]addr_i_p1;
  wire fifo_full_p1;
  wire m_axi_s2mm_aclk;
  wire [0:0]out;
  wire sig_mstr2dre_cmd_valid;
  wire sig_need_cmd_flush;
  wire sig_sm_ld_dre_cmd_ns;
  wire sig_sm_pop_cmd_fifo;
  wire sig_sm_pop_cmd_fifo_i_2_n_0;
  wire sig_sm_pop_cmd_fifo_ns;
  wire sig_sm_pop_cmd_fifo_reg;
  wire sig_stream_rst;

  (* SOFT_HLUTNM = "soft_lutpair427" *) 
  LUT5 #(
    .INIT(32'h08060000)) 
    FIFO_Full_i_1__4
       (.I0(\USE_SRL_FIFO.sig_wr_fifo ),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(sig_sm_pop_cmd_fifo),
        .I4(Q[1]),
        .O(fifo_full_p1));
  LUT6 #(
    .INIT(64'h0000320000FF3000)) 
    \FSM_sequential_sig_cmdcntl_sm_state[2]_i_1 
       (.I0(sig_need_cmd_flush),
        .I1(Q[2]),
        .I2(out),
        .I3(\FSM_sequential_sig_cmdcntl_sm_state_reg[2] [0]),
        .I4(\FSM_sequential_sig_cmdcntl_sm_state_reg[2] [2]),
        .I5(\FSM_sequential_sig_cmdcntl_sm_state_reg[2] [1]),
        .O(D));
  LUT6 #(
    .INIT(64'hDFDF20DF2020DF20)) 
    \INFERRED_GEN.cnt_i[0]_i_1__4 
       (.I0(\INFERRED_GEN.cnt_i_reg[0]_0 ),
        .I1(\INFERRED_GEN.cnt_i_reg[0]_1 ),
        .I2(sig_mstr2dre_cmd_valid),
        .I3(sig_sm_pop_cmd_fifo),
        .I4(Q[2]),
        .I5(Q[0]),
        .O(addr_i_p1[0]));
  (* SOFT_HLUTNM = "soft_lutpair427" *) 
  LUT5 #(
    .INIT(32'h77E78818)) 
    \INFERRED_GEN.cnt_i[1]_i_1__4 
       (.I0(Q[0]),
        .I1(\USE_SRL_FIFO.sig_wr_fifo ),
        .I2(sig_sm_pop_cmd_fifo),
        .I3(Q[2]),
        .I4(Q[1]),
        .O(addr_i_p1[1]));
  LUT5 #(
    .INIT(32'h52F0F0F4)) 
    \INFERRED_GEN.cnt_i[2]_i_1__4 
       (.I0(Q[1]),
        .I1(sig_sm_pop_cmd_fifo),
        .I2(Q[2]),
        .I3(Q[0]),
        .I4(\USE_SRL_FIFO.sig_wr_fifo ),
        .O(addr_i_p1[2]));
  FDSE \INFERRED_GEN.cnt_i_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[0]),
        .Q(Q[0]),
        .S(sig_stream_rst));
  FDSE \INFERRED_GEN.cnt_i_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[1]),
        .Q(Q[1]),
        .S(sig_stream_rst));
  FDSE \INFERRED_GEN.cnt_i_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[2]),
        .Q(Q[2]),
        .S(sig_stream_rst));
  LUT6 #(
    .INIT(64'h00000000008A0000)) 
    sig_sm_ld_dre_cmd_i_1
       (.I0(sig_sm_pop_cmd_fifo_reg),
        .I1(Q[2]),
        .I2(out),
        .I3(\FSM_sequential_sig_cmdcntl_sm_state_reg[2] [2]),
        .I4(\FSM_sequential_sig_cmdcntl_sm_state_reg[2] [0]),
        .I5(sig_sm_pop_cmd_fifo_i_2_n_0),
        .O(sig_sm_ld_dre_cmd_ns));
  LUT6 #(
    .INIT(64'h00E000E0000000E0)) 
    sig_sm_pop_cmd_fifo_i_1
       (.I0(sig_sm_pop_cmd_fifo_i_2_n_0),
        .I1(sig_sm_pop_cmd_fifo_reg),
        .I2(\FSM_sequential_sig_cmdcntl_sm_state_reg[2] [0]),
        .I3(\FSM_sequential_sig_cmdcntl_sm_state_reg[2] [2]),
        .I4(out),
        .I5(Q[2]),
        .O(sig_sm_pop_cmd_fifo_ns));
  LUT3 #(
    .INIT(8'h08)) 
    sig_sm_pop_cmd_fifo_i_2
       (.I0(\FSM_sequential_sig_cmdcntl_sm_state_reg[2] [1]),
        .I1(sig_need_cmd_flush),
        .I2(Q[2]),
        .O(sig_sm_pop_cmd_fifo_i_2_n_0));
endmodule

(* ORIG_REF_NAME = "cntr_incr_decr_addn_f" *) 
module design_1_axi_dma_0_0_cntr_incr_decr_addn_f__parameterized0
   (fifo_full_p1,
    Q,
    \USE_SRL_FIFO.sig_wr_fifo ,
    sig_push_coelsc_reg,
    m_axi_s2mm_bvalid,
    \INFERRED_GEN.cnt_i_reg[0]_0 ,
    sig_inhibit_rdy_n,
    \INFERRED_GEN.cnt_i_reg[1]_0 ,
    sig_stream_rst,
    m_axi_s2mm_aclk);
  output fifo_full_p1;
  output [3:0]Q;
  output \USE_SRL_FIFO.sig_wr_fifo ;
  input sig_push_coelsc_reg;
  input m_axi_s2mm_bvalid;
  input \INFERRED_GEN.cnt_i_reg[0]_0 ;
  input sig_inhibit_rdy_n;
  input \INFERRED_GEN.cnt_i_reg[1]_0 ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;

  wire \INFERRED_GEN.cnt_i_reg[0]_0 ;
  wire \INFERRED_GEN.cnt_i_reg[1]_0 ;
  wire [3:0]Q;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire [3:0]addr_i_p1;
  wire fifo_full_p1;
  wire m_axi_s2mm_aclk;
  wire m_axi_s2mm_bvalid;
  wire sig_inhibit_rdy_n;
  wire sig_push_coelsc_reg;
  wire sig_stream_rst;

  LUT6 #(
    .INIT(64'h0004411000000000)) 
    FIFO_Full_i_1__2
       (.I0(Q[3]),
        .I1(sig_push_coelsc_reg),
        .I2(\USE_SRL_FIFO.sig_wr_fifo ),
        .I3(Q[0]),
        .I4(Q[1]),
        .I5(Q[2]),
        .O(fifo_full_p1));
  LUT6 #(
    .INIT(64'hBB4BBBBB44B44444)) 
    \INFERRED_GEN.cnt_i[0]_i_1__2 
       (.I0(Q[3]),
        .I1(sig_push_coelsc_reg),
        .I2(m_axi_s2mm_bvalid),
        .I3(\INFERRED_GEN.cnt_i_reg[0]_0 ),
        .I4(sig_inhibit_rdy_n),
        .I5(Q[0]),
        .O(addr_i_p1[0]));
  LUT6 #(
    .INIT(64'hAEAAF7FF51550800)) 
    \INFERRED_GEN.cnt_i[1]_i_1__2 
       (.I0(Q[0]),
        .I1(m_axi_s2mm_bvalid),
        .I2(\INFERRED_GEN.cnt_i_reg[0]_0 ),
        .I3(sig_inhibit_rdy_n),
        .I4(\INFERRED_GEN.cnt_i_reg[1]_0 ),
        .I5(Q[1]),
        .O(addr_i_p1[1]));
  LUT6 #(
    .INIT(64'h7F7FFE7F80800180)) 
    \INFERRED_GEN.cnt_i[2]_i_1__2 
       (.I0(\USE_SRL_FIFO.sig_wr_fifo ),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(sig_push_coelsc_reg),
        .I4(Q[3]),
        .I5(Q[2]),
        .O(addr_i_p1[2]));
  LUT6 #(
    .INIT(64'h7FFF7FFF00018000)) 
    \INFERRED_GEN.cnt_i[3]_i_1 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(\USE_SRL_FIFO.sig_wr_fifo ),
        .I3(Q[2]),
        .I4(sig_push_coelsc_reg),
        .I5(Q[3]),
        .O(addr_i_p1[3]));
  FDSE \INFERRED_GEN.cnt_i_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[0]),
        .Q(Q[0]),
        .S(sig_stream_rst));
  FDSE \INFERRED_GEN.cnt_i_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[1]),
        .Q(Q[1]),
        .S(sig_stream_rst));
  FDSE \INFERRED_GEN.cnt_i_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[2]),
        .Q(Q[2]),
        .S(sig_stream_rst));
  FDSE \INFERRED_GEN.cnt_i_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[3]),
        .Q(Q[3]),
        .S(sig_stream_rst));
  LUT3 #(
    .INIT(8'h20)) 
    \INFERRED_GEN.data_reg[5][1]_srl6_i_1 
       (.I0(m_axi_s2mm_bvalid),
        .I1(\INFERRED_GEN.cnt_i_reg[0]_0 ),
        .I2(sig_inhibit_rdy_n),
        .O(\USE_SRL_FIFO.sig_wr_fifo ));
endmodule

(* ORIG_REF_NAME = "cntr_incr_decr_addn_f" *) 
module design_1_axi_dma_0_0_cntr_incr_decr_addn_f__parameterized0_3
   (\GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ,
    Q,
    fifo_full_p1,
    sig_coelsc_reg_empty,
    \INFERRED_GEN.cnt_i_reg[1]_0 ,
    \INFERRED_GEN.cnt_i_reg[1]_1 ,
    \USE_SRL_FIFO.sig_wr_fifo ,
    sig_data2wsc_valid,
    \INFERRED_GEN.cnt_i_reg[0]_0 ,
    \INFERRED_GEN.cnt_i_reg[0]_1 ,
    sig_stream_rst,
    m_axi_s2mm_aclk);
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ;
  output [3:0]Q;
  output fifo_full_p1;
  input sig_coelsc_reg_empty;
  input [0:0]\INFERRED_GEN.cnt_i_reg[1]_0 ;
  input \INFERRED_GEN.cnt_i_reg[1]_1 ;
  input \USE_SRL_FIFO.sig_wr_fifo ;
  input sig_data2wsc_valid;
  input \INFERRED_GEN.cnt_i_reg[0]_0 ;
  input \INFERRED_GEN.cnt_i_reg[0]_1 ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;

  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ;
  wire \INFERRED_GEN.cnt_i_reg[0]_0 ;
  wire \INFERRED_GEN.cnt_i_reg[0]_1 ;
  wire [0:0]\INFERRED_GEN.cnt_i_reg[1]_0 ;
  wire \INFERRED_GEN.cnt_i_reg[1]_1 ;
  wire [3:0]Q;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire [3:0]addr_i_p1;
  wire fifo_full_p1;
  wire m_axi_s2mm_aclk;
  wire sig_coelsc_reg_empty;
  wire sig_data2wsc_valid;
  wire sig_stream_rst;

  LUT6 #(
    .INIT(64'h0004411000000000)) 
    FIFO_Full_i_1__3
       (.I0(Q[3]),
        .I1(\INFERRED_GEN.cnt_i_reg[1]_1 ),
        .I2(\USE_SRL_FIFO.sig_wr_fifo ),
        .I3(Q[0]),
        .I4(Q[1]),
        .I5(Q[2]),
        .O(fifo_full_p1));
  LUT6 #(
    .INIT(64'hBB4BBBBB44B44444)) 
    \INFERRED_GEN.cnt_i[0]_i_1__3 
       (.I0(Q[3]),
        .I1(\INFERRED_GEN.cnt_i_reg[1]_1 ),
        .I2(sig_data2wsc_valid),
        .I3(\INFERRED_GEN.cnt_i_reg[0]_0 ),
        .I4(\INFERRED_GEN.cnt_i_reg[0]_1 ),
        .I5(Q[0]),
        .O(addr_i_p1[0]));
  LUT5 #(
    .INIT(32'h77E78818)) 
    \INFERRED_GEN.cnt_i[1]_i_1__3 
       (.I0(Q[0]),
        .I1(\USE_SRL_FIFO.sig_wr_fifo ),
        .I2(\INFERRED_GEN.cnt_i_reg[1]_1 ),
        .I3(Q[3]),
        .I4(Q[1]),
        .O(addr_i_p1[1]));
  LUT3 #(
    .INIT(8'h02)) 
    \INFERRED_GEN.cnt_i[1]_i_2__0 
       (.I0(sig_coelsc_reg_empty),
        .I1(Q[3]),
        .I2(\INFERRED_GEN.cnt_i_reg[1]_0 ),
        .O(\GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ));
  LUT6 #(
    .INIT(64'h7F7FFE7F80800180)) 
    \INFERRED_GEN.cnt_i[2]_i_1__3 
       (.I0(\USE_SRL_FIFO.sig_wr_fifo ),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(\INFERRED_GEN.cnt_i_reg[1]_1 ),
        .I4(Q[3]),
        .I5(Q[2]),
        .O(addr_i_p1[2]));
  LUT6 #(
    .INIT(64'h7FFF7FFF00018000)) 
    \INFERRED_GEN.cnt_i[3]_i_1__0 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(\USE_SRL_FIFO.sig_wr_fifo ),
        .I3(Q[2]),
        .I4(\INFERRED_GEN.cnt_i_reg[1]_1 ),
        .I5(Q[3]),
        .O(addr_i_p1[3]));
  FDSE \INFERRED_GEN.cnt_i_reg[0] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[0]),
        .Q(Q[0]),
        .S(sig_stream_rst));
  FDSE \INFERRED_GEN.cnt_i_reg[1] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[1]),
        .Q(Q[1]),
        .S(sig_stream_rst));
  FDSE \INFERRED_GEN.cnt_i_reg[2] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[2]),
        .Q(Q[2]),
        .S(sig_stream_rst));
  FDSE \INFERRED_GEN.cnt_i_reg[3] 
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(addr_i_p1[3]),
        .Q(Q[3]),
        .S(sig_stream_rst));
endmodule

(* CHECK_LICENSE_TYPE = "design_1_axi_dma_0_0,axi_dma,{}" *) (* downgradeipidentifiedwarnings = "yes" *) (* x_core_info = "axi_dma,Vivado 2023.1" *) 
(* NotValidForBitStream *)
module design_1_axi_dma_0_0
   (s_axi_lite_aclk,
    m_axi_mm2s_aclk,
    m_axi_s2mm_aclk,
    axi_resetn,
    s_axi_lite_awvalid,
    s_axi_lite_awready,
    s_axi_lite_awaddr,
    s_axi_lite_wvalid,
    s_axi_lite_wready,
    s_axi_lite_wdata,
    s_axi_lite_bresp,
    s_axi_lite_bvalid,
    s_axi_lite_bready,
    s_axi_lite_arvalid,
    s_axi_lite_arready,
    s_axi_lite_araddr,
    s_axi_lite_rvalid,
    s_axi_lite_rready,
    s_axi_lite_rdata,
    s_axi_lite_rresp,
    m_axi_mm2s_araddr,
    m_axi_mm2s_arlen,
    m_axi_mm2s_arsize,
    m_axi_mm2s_arburst,
    m_axi_mm2s_arprot,
    m_axi_mm2s_arcache,
    m_axi_mm2s_arvalid,
    m_axi_mm2s_arready,
    m_axi_mm2s_rdata,
    m_axi_mm2s_rresp,
    m_axi_mm2s_rlast,
    m_axi_mm2s_rvalid,
    m_axi_mm2s_rready,
    mm2s_prmry_reset_out_n,
    m_axis_mm2s_tdata,
    m_axis_mm2s_tkeep,
    m_axis_mm2s_tvalid,
    m_axis_mm2s_tready,
    m_axis_mm2s_tlast,
    m_axi_s2mm_awaddr,
    m_axi_s2mm_awlen,
    m_axi_s2mm_awsize,
    m_axi_s2mm_awburst,
    m_axi_s2mm_awprot,
    m_axi_s2mm_awcache,
    m_axi_s2mm_awvalid,
    m_axi_s2mm_awready,
    m_axi_s2mm_wdata,
    m_axi_s2mm_wstrb,
    m_axi_s2mm_wlast,
    m_axi_s2mm_wvalid,
    m_axi_s2mm_wready,
    m_axi_s2mm_bresp,
    m_axi_s2mm_bvalid,
    m_axi_s2mm_bready,
    s2mm_prmry_reset_out_n,
    s_axis_s2mm_tdata,
    s_axis_s2mm_tkeep,
    s_axis_s2mm_tvalid,
    s_axis_s2mm_tready,
    s_axis_s2mm_tlast,
    mm2s_introut,
    s2mm_introut,
    axi_dma_tstvec);
  (* x_interface_info = "xilinx.com:signal:clock:1.0 S_AXI_LITE_ACLK CLK" *) (* x_interface_parameter = "XIL_INTERFACENAME S_AXI_LITE_ACLK, ASSOCIATED_BUSIF S_AXI_LITE:M_AXI, ASSOCIATED_RESET axi_resetn, FREQ_HZ 299970032, FREQ_TOLERANCE_HZ 0, PHASE 0.0, CLK_DOMAIN design_1_zynq_ultra_ps_e_0_0_pl_clk0, INSERT_VIP 0" *) input s_axi_lite_aclk;
  (* x_interface_info = "xilinx.com:signal:clock:1.0 M_AXI_MM2S_CLK CLK" *) (* x_interface_parameter = "XIL_INTERFACENAME M_AXI_MM2S_CLK, ASSOCIATED_BUSIF M_AXI_MM2S:M_AXIS_MM2S:M_AXIS_CNTRL, ASSOCIATED_RESET mm2s_prmry_reset_out_n:mm2s_cntrl_reset_out_n, FREQ_HZ 299970032, FREQ_TOLERANCE_HZ 0, PHASE 0.0, CLK_DOMAIN design_1_zynq_ultra_ps_e_0_0_pl_clk0, INSERT_VIP 0" *) input m_axi_mm2s_aclk;
  (* x_interface_info = "xilinx.com:signal:clock:1.0 M_AXI_S2MM_CLK CLK" *) (* x_interface_parameter = "XIL_INTERFACENAME M_AXI_S2MM_CLK, ASSOCIATED_BUSIF M_AXI_S2MM:S_AXIS_S2MM:S_AXIS_STS, ASSOCIATED_RESET s2mm_prmry_reset_out_n:s2mm_sts_reset_out_n, FREQ_HZ 299970032, FREQ_TOLERANCE_HZ 0, PHASE 0.0, CLK_DOMAIN design_1_zynq_ultra_ps_e_0_0_pl_clk0, INSERT_VIP 0" *) input m_axi_s2mm_aclk;
  (* x_interface_info = "xilinx.com:signal:reset:1.0 AXI_RESETN RST" *) (* x_interface_parameter = "XIL_INTERFACENAME AXI_RESETN, POLARITY ACTIVE_LOW, INSERT_VIP 0" *) input axi_resetn;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE AWVALID" *) (* x_interface_parameter = "XIL_INTERFACENAME S_AXI_LITE, DATA_WIDTH 32, PROTOCOL AXI4LITE, FREQ_HZ 299970032, ID_WIDTH 0, ADDR_WIDTH 10, AWUSER_WIDTH 0, ARUSER_WIDTH 0, WUSER_WIDTH 0, RUSER_WIDTH 0, BUSER_WIDTH 0, READ_WRITE_MODE READ_WRITE, HAS_BURST 0, HAS_LOCK 0, HAS_PROT 0, HAS_CACHE 0, HAS_QOS 0, HAS_REGION 0, HAS_WSTRB 0, HAS_BRESP 1, HAS_RRESP 1, SUPPORTS_NARROW_BURST 0, NUM_READ_OUTSTANDING 2, NUM_WRITE_OUTSTANDING 2, MAX_BURST_LENGTH 1, PHASE 0.0, CLK_DOMAIN design_1_zynq_ultra_ps_e_0_0_pl_clk0, NUM_READ_THREADS 1, NUM_WRITE_THREADS 1, RUSER_BITS_PER_BYTE 0, WUSER_BITS_PER_BYTE 0, INSERT_VIP 0" *) input s_axi_lite_awvalid;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE AWREADY" *) output s_axi_lite_awready;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE AWADDR" *) input [9:0]s_axi_lite_awaddr;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE WVALID" *) input s_axi_lite_wvalid;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE WREADY" *) output s_axi_lite_wready;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE WDATA" *) input [31:0]s_axi_lite_wdata;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE BRESP" *) output [1:0]s_axi_lite_bresp;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE BVALID" *) output s_axi_lite_bvalid;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE BREADY" *) input s_axi_lite_bready;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE ARVALID" *) input s_axi_lite_arvalid;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE ARREADY" *) output s_axi_lite_arready;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE ARADDR" *) input [9:0]s_axi_lite_araddr;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE RVALID" *) output s_axi_lite_rvalid;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE RREADY" *) input s_axi_lite_rready;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE RDATA" *) output [31:0]s_axi_lite_rdata;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 S_AXI_LITE RRESP" *) output [1:0]s_axi_lite_rresp;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_MM2S ARADDR" *) (* x_interface_parameter = "XIL_INTERFACENAME M_AXI_MM2S, SUPPORTS_NARROW_BURST 0, NUM_READ_OUTSTANDING 16, DATA_WIDTH 128, PROTOCOL AXI4, FREQ_HZ 299970032, ID_WIDTH 0, ADDR_WIDTH 32, AWUSER_WIDTH 0, ARUSER_WIDTH 0, WUSER_WIDTH 0, RUSER_WIDTH 0, BUSER_WIDTH 0, READ_WRITE_MODE READ_ONLY, HAS_BURST 0, HAS_LOCK 0, HAS_PROT 1, HAS_CACHE 1, HAS_QOS 0, HAS_REGION 0, HAS_WSTRB 0, HAS_BRESP 0, HAS_RRESP 1, NUM_WRITE_OUTSTANDING 2, MAX_BURST_LENGTH 16, PHASE 0.0, CLK_DOMAIN design_1_zynq_ultra_ps_e_0_0_pl_clk0, NUM_READ_THREADS 1, NUM_WRITE_THREADS 1, RUSER_BITS_PER_BYTE 0, WUSER_BITS_PER_BYTE 0, INSERT_VIP 0" *) output [31:0]m_axi_mm2s_araddr;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_MM2S ARLEN" *) output [7:0]m_axi_mm2s_arlen;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_MM2S ARSIZE" *) output [2:0]m_axi_mm2s_arsize;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_MM2S ARBURST" *) output [1:0]m_axi_mm2s_arburst;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_MM2S ARPROT" *) output [2:0]m_axi_mm2s_arprot;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_MM2S ARCACHE" *) output [3:0]m_axi_mm2s_arcache;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_MM2S ARVALID" *) output m_axi_mm2s_arvalid;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_MM2S ARREADY" *) input m_axi_mm2s_arready;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_MM2S RDATA" *) input [127:0]m_axi_mm2s_rdata;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_MM2S RRESP" *) input [1:0]m_axi_mm2s_rresp;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_MM2S RLAST" *) input m_axi_mm2s_rlast;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_MM2S RVALID" *) input m_axi_mm2s_rvalid;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_MM2S RREADY" *) output m_axi_mm2s_rready;
  (* x_interface_info = "xilinx.com:signal:reset:1.0 MM2S_PRMRY_RESET_OUT_N RST" *) (* x_interface_parameter = "XIL_INTERFACENAME MM2S_PRMRY_RESET_OUT_N, POLARITY ACTIVE_LOW, INSERT_VIP 0" *) output mm2s_prmry_reset_out_n;
  (* x_interface_info = "xilinx.com:interface:axis:1.0 M_AXIS_MM2S TDATA" *) (* x_interface_parameter = "XIL_INTERFACENAME M_AXIS_MM2S, TDATA_NUM_BYTES 16, TDEST_WIDTH 0, TID_WIDTH 0, TUSER_WIDTH 0, HAS_TREADY 1, HAS_TSTRB 0, HAS_TKEEP 1, HAS_TLAST 1, FREQ_HZ 299970032, PHASE 0.0, CLK_DOMAIN design_1_zynq_ultra_ps_e_0_0_pl_clk0, LAYERED_METADATA undef, INSERT_VIP 0, HAS_BURST 0" *) output [127:0]m_axis_mm2s_tdata;
  (* x_interface_info = "xilinx.com:interface:axis:1.0 M_AXIS_MM2S TKEEP" *) output [15:0]m_axis_mm2s_tkeep;
  (* x_interface_info = "xilinx.com:interface:axis:1.0 M_AXIS_MM2S TVALID" *) output m_axis_mm2s_tvalid;
  (* x_interface_info = "xilinx.com:interface:axis:1.0 M_AXIS_MM2S TREADY" *) input m_axis_mm2s_tready;
  (* x_interface_info = "xilinx.com:interface:axis:1.0 M_AXIS_MM2S TLAST" *) output m_axis_mm2s_tlast;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM AWADDR" *) (* x_interface_parameter = "XIL_INTERFACENAME M_AXI_S2MM, SUPPORTS_NARROW_BURST 0, NUM_WRITE_OUTSTANDING 16, DATA_WIDTH 128, PROTOCOL AXI4, FREQ_HZ 299970032, ID_WIDTH 0, ADDR_WIDTH 32, AWUSER_WIDTH 0, ARUSER_WIDTH 0, WUSER_WIDTH 0, RUSER_WIDTH 0, BUSER_WIDTH 0, READ_WRITE_MODE WRITE_ONLY, HAS_BURST 0, HAS_LOCK 0, HAS_PROT 1, HAS_CACHE 1, HAS_QOS 0, HAS_REGION 0, HAS_WSTRB 1, HAS_BRESP 1, HAS_RRESP 0, NUM_READ_OUTSTANDING 2, MAX_BURST_LENGTH 16, PHASE 0.0, CLK_DOMAIN design_1_zynq_ultra_ps_e_0_0_pl_clk0, NUM_READ_THREADS 1, NUM_WRITE_THREADS 1, RUSER_BITS_PER_BYTE 0, WUSER_BITS_PER_BYTE 0, INSERT_VIP 0" *) output [31:0]m_axi_s2mm_awaddr;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM AWLEN" *) output [7:0]m_axi_s2mm_awlen;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM AWSIZE" *) output [2:0]m_axi_s2mm_awsize;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM AWBURST" *) output [1:0]m_axi_s2mm_awburst;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM AWPROT" *) output [2:0]m_axi_s2mm_awprot;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM AWCACHE" *) output [3:0]m_axi_s2mm_awcache;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM AWVALID" *) output m_axi_s2mm_awvalid;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM AWREADY" *) input m_axi_s2mm_awready;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM WDATA" *) output [127:0]m_axi_s2mm_wdata;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM WSTRB" *) output [15:0]m_axi_s2mm_wstrb;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM WLAST" *) output m_axi_s2mm_wlast;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM WVALID" *) output m_axi_s2mm_wvalid;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM WREADY" *) input m_axi_s2mm_wready;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM BRESP" *) input [1:0]m_axi_s2mm_bresp;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM BVALID" *) input m_axi_s2mm_bvalid;
  (* x_interface_info = "xilinx.com:interface:aximm:1.0 M_AXI_S2MM BREADY" *) output m_axi_s2mm_bready;
  (* x_interface_info = "xilinx.com:signal:reset:1.0 S2MM_PRMRY_RESET_OUT_N RST" *) (* x_interface_parameter = "XIL_INTERFACENAME S2MM_PRMRY_RESET_OUT_N, POLARITY ACTIVE_LOW, INSERT_VIP 0" *) output s2mm_prmry_reset_out_n;
  (* x_interface_info = "xilinx.com:interface:axis:1.0 S_AXIS_S2MM TDATA" *) (* x_interface_parameter = "XIL_INTERFACENAME S_AXIS_S2MM, TDATA_NUM_BYTES 16, TDEST_WIDTH 0, TID_WIDTH 0, TUSER_WIDTH 0, HAS_TREADY 1, HAS_TSTRB 0, HAS_TKEEP 1, HAS_TLAST 1, FREQ_HZ 299970032, PHASE 0.0, CLK_DOMAIN design_1_zynq_ultra_ps_e_0_0_pl_clk0, LAYERED_METADATA undef, INSERT_VIP 0" *) input [127:0]s_axis_s2mm_tdata;
  (* x_interface_info = "xilinx.com:interface:axis:1.0 S_AXIS_S2MM TKEEP" *) input [15:0]s_axis_s2mm_tkeep;
  (* x_interface_info = "xilinx.com:interface:axis:1.0 S_AXIS_S2MM TVALID" *) input s_axis_s2mm_tvalid;
  (* x_interface_info = "xilinx.com:interface:axis:1.0 S_AXIS_S2MM TREADY" *) output s_axis_s2mm_tready;
  (* x_interface_info = "xilinx.com:interface:axis:1.0 S_AXIS_S2MM TLAST" *) input s_axis_s2mm_tlast;
  (* x_interface_info = "xilinx.com:signal:interrupt:1.0 MM2S_INTROUT INTERRUPT" *) (* x_interface_parameter = "XIL_INTERFACENAME MM2S_INTROUT, SENSITIVITY LEVEL_HIGH, PORTWIDTH 1" *) output mm2s_introut;
  (* x_interface_info = "xilinx.com:signal:interrupt:1.0 S2MM_INTROUT INTERRUPT" *) (* x_interface_parameter = "XIL_INTERFACENAME S2MM_INTROUT, SENSITIVITY LEVEL_HIGH, PORTWIDTH 1" *) output s2mm_introut;
  output [31:0]axi_dma_tstvec;

  wire \<const0> ;
  wire \<const1> ;
  wire [5:0]\^axi_dma_tstvec ;
  wire axi_resetn;
  wire m_axi_mm2s_aclk;
  wire [31:0]m_axi_mm2s_araddr;
  wire [0:0]\^m_axi_mm2s_arburst ;
  wire [3:0]\^m_axi_mm2s_arlen ;
  wire m_axi_mm2s_arready;
  wire [2:2]\^m_axi_mm2s_arsize ;
  wire m_axi_mm2s_arvalid;
  wire [127:0]m_axi_mm2s_rdata;
  wire m_axi_mm2s_rlast;
  wire m_axi_mm2s_rready;
  wire [1:0]m_axi_mm2s_rresp;
  wire m_axi_mm2s_rvalid;
  wire m_axi_s2mm_aclk;
  wire [31:0]m_axi_s2mm_awaddr;
  wire [0:0]\^m_axi_s2mm_awburst ;
  wire [4:0]\^m_axi_s2mm_awlen ;
  wire m_axi_s2mm_awready;
  wire [2:2]\^m_axi_s2mm_awsize ;
  wire m_axi_s2mm_awvalid;
  wire m_axi_s2mm_bready;
  wire [1:0]m_axi_s2mm_bresp;
  wire m_axi_s2mm_bvalid;
  wire [127:0]m_axi_s2mm_wdata;
  wire m_axi_s2mm_wlast;
  wire m_axi_s2mm_wready;
  wire [15:0]m_axi_s2mm_wstrb;
  wire m_axi_s2mm_wvalid;
  wire [127:0]m_axis_mm2s_tdata;
  wire [15:0]m_axis_mm2s_tkeep;
  wire m_axis_mm2s_tlast;
  wire m_axis_mm2s_tready;
  wire m_axis_mm2s_tvalid;
  wire mm2s_introut;
  wire mm2s_prmry_reset_out_n;
  wire s2mm_introut;
  wire s2mm_prmry_reset_out_n;
  wire s_axi_lite_aclk;
  wire [9:0]s_axi_lite_araddr;
  wire s_axi_lite_arready;
  wire s_axi_lite_arvalid;
  wire [9:0]s_axi_lite_awaddr;
  wire s_axi_lite_awready;
  wire s_axi_lite_awvalid;
  wire s_axi_lite_bready;
  wire s_axi_lite_bvalid;
  wire [31:0]s_axi_lite_rdata;
  wire s_axi_lite_rready;
  wire s_axi_lite_rvalid;
  wire [31:0]s_axi_lite_wdata;
  wire s_axi_lite_wready;
  wire s_axi_lite_wvalid;
  wire [127:0]s_axis_s2mm_tdata;
  wire [15:0]s_axis_s2mm_tkeep;
  wire s_axis_s2mm_tlast;
  wire s_axis_s2mm_tready;
  wire s_axis_s2mm_tvalid;
  wire NLW_U0_m_axi_sg_arvalid_UNCONNECTED;
  wire NLW_U0_m_axi_sg_awvalid_UNCONNECTED;
  wire NLW_U0_m_axi_sg_bready_UNCONNECTED;
  wire NLW_U0_m_axi_sg_rready_UNCONNECTED;
  wire NLW_U0_m_axi_sg_wlast_UNCONNECTED;
  wire NLW_U0_m_axi_sg_wvalid_UNCONNECTED;
  wire NLW_U0_m_axis_mm2s_cntrl_tlast_UNCONNECTED;
  wire NLW_U0_m_axis_mm2s_cntrl_tvalid_UNCONNECTED;
  wire NLW_U0_mm2s_cntrl_reset_out_n_UNCONNECTED;
  wire NLW_U0_s2mm_sts_reset_out_n_UNCONNECTED;
  wire NLW_U0_s_axis_s2mm_sts_tready_UNCONNECTED;
  wire [31:6]NLW_U0_axi_dma_tstvec_UNCONNECTED;
  wire [1:1]NLW_U0_m_axi_mm2s_arburst_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_mm2s_arcache_UNCONNECTED;
  wire [7:4]NLW_U0_m_axi_mm2s_arlen_UNCONNECTED;
  wire [2:0]NLW_U0_m_axi_mm2s_arprot_UNCONNECTED;
  wire [1:0]NLW_U0_m_axi_mm2s_arsize_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_mm2s_aruser_UNCONNECTED;
  wire [1:1]NLW_U0_m_axi_s2mm_awburst_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_s2mm_awcache_UNCONNECTED;
  wire [7:5]NLW_U0_m_axi_s2mm_awlen_UNCONNECTED;
  wire [2:0]NLW_U0_m_axi_s2mm_awprot_UNCONNECTED;
  wire [1:0]NLW_U0_m_axi_s2mm_awsize_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_s2mm_awuser_UNCONNECTED;
  wire [31:0]NLW_U0_m_axi_sg_araddr_UNCONNECTED;
  wire [1:0]NLW_U0_m_axi_sg_arburst_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_sg_arcache_UNCONNECTED;
  wire [7:0]NLW_U0_m_axi_sg_arlen_UNCONNECTED;
  wire [2:0]NLW_U0_m_axi_sg_arprot_UNCONNECTED;
  wire [2:0]NLW_U0_m_axi_sg_arsize_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_sg_aruser_UNCONNECTED;
  wire [31:0]NLW_U0_m_axi_sg_awaddr_UNCONNECTED;
  wire [1:0]NLW_U0_m_axi_sg_awburst_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_sg_awcache_UNCONNECTED;
  wire [7:0]NLW_U0_m_axi_sg_awlen_UNCONNECTED;
  wire [2:0]NLW_U0_m_axi_sg_awprot_UNCONNECTED;
  wire [2:0]NLW_U0_m_axi_sg_awsize_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_sg_awuser_UNCONNECTED;
  wire [31:0]NLW_U0_m_axi_sg_wdata_UNCONNECTED;
  wire [3:0]NLW_U0_m_axi_sg_wstrb_UNCONNECTED;
  wire [31:0]NLW_U0_m_axis_mm2s_cntrl_tdata_UNCONNECTED;
  wire [3:0]NLW_U0_m_axis_mm2s_cntrl_tkeep_UNCONNECTED;
  wire [4:0]NLW_U0_m_axis_mm2s_tdest_UNCONNECTED;
  wire [4:0]NLW_U0_m_axis_mm2s_tid_UNCONNECTED;
  wire [3:0]NLW_U0_m_axis_mm2s_tuser_UNCONNECTED;
  wire [1:0]NLW_U0_s_axi_lite_bresp_UNCONNECTED;
  wire [1:0]NLW_U0_s_axi_lite_rresp_UNCONNECTED;

  assign axi_dma_tstvec[31] = \<const0> ;
  assign axi_dma_tstvec[30] = \<const0> ;
  assign axi_dma_tstvec[29] = \<const0> ;
  assign axi_dma_tstvec[28] = \<const0> ;
  assign axi_dma_tstvec[27] = \<const0> ;
  assign axi_dma_tstvec[26] = \<const0> ;
  assign axi_dma_tstvec[25] = \<const0> ;
  assign axi_dma_tstvec[24] = \<const0> ;
  assign axi_dma_tstvec[23] = \<const0> ;
  assign axi_dma_tstvec[22] = \<const0> ;
  assign axi_dma_tstvec[21] = \<const0> ;
  assign axi_dma_tstvec[20] = \<const0> ;
  assign axi_dma_tstvec[19] = \<const0> ;
  assign axi_dma_tstvec[18] = \<const0> ;
  assign axi_dma_tstvec[17] = \<const0> ;
  assign axi_dma_tstvec[16] = \<const0> ;
  assign axi_dma_tstvec[15] = \<const0> ;
  assign axi_dma_tstvec[14] = \<const0> ;
  assign axi_dma_tstvec[13] = \<const0> ;
  assign axi_dma_tstvec[12] = \<const0> ;
  assign axi_dma_tstvec[11] = \<const0> ;
  assign axi_dma_tstvec[10] = \<const0> ;
  assign axi_dma_tstvec[9] = \<const0> ;
  assign axi_dma_tstvec[8] = \<const0> ;
  assign axi_dma_tstvec[7] = \<const0> ;
  assign axi_dma_tstvec[6] = \<const0> ;
  assign axi_dma_tstvec[5:0] = \^axi_dma_tstvec [5:0];
  assign m_axi_mm2s_arburst[1] = \<const0> ;
  assign m_axi_mm2s_arburst[0] = \^m_axi_mm2s_arburst [0];
  assign m_axi_mm2s_arcache[3] = \<const0> ;
  assign m_axi_mm2s_arcache[2] = \<const0> ;
  assign m_axi_mm2s_arcache[1] = \<const1> ;
  assign m_axi_mm2s_arcache[0] = \<const1> ;
  assign m_axi_mm2s_arlen[7] = \<const0> ;
  assign m_axi_mm2s_arlen[6] = \<const0> ;
  assign m_axi_mm2s_arlen[5] = \<const0> ;
  assign m_axi_mm2s_arlen[4] = \<const0> ;
  assign m_axi_mm2s_arlen[3:0] = \^m_axi_mm2s_arlen [3:0];
  assign m_axi_mm2s_arprot[2] = \<const0> ;
  assign m_axi_mm2s_arprot[1] = \<const0> ;
  assign m_axi_mm2s_arprot[0] = \<const0> ;
  assign m_axi_mm2s_arsize[2] = \^m_axi_mm2s_arsize [2];
  assign m_axi_mm2s_arsize[1] = \<const0> ;
  assign m_axi_mm2s_arsize[0] = \<const0> ;
  assign m_axi_s2mm_awburst[1] = \<const0> ;
  assign m_axi_s2mm_awburst[0] = \^m_axi_s2mm_awburst [0];
  assign m_axi_s2mm_awcache[3] = \<const0> ;
  assign m_axi_s2mm_awcache[2] = \<const0> ;
  assign m_axi_s2mm_awcache[1] = \<const1> ;
  assign m_axi_s2mm_awcache[0] = \<const1> ;
  assign m_axi_s2mm_awlen[7] = \<const0> ;
  assign m_axi_s2mm_awlen[6] = \<const0> ;
  assign m_axi_s2mm_awlen[5] = \<const0> ;
  assign m_axi_s2mm_awlen[4:0] = \^m_axi_s2mm_awlen [4:0];
  assign m_axi_s2mm_awprot[2] = \<const0> ;
  assign m_axi_s2mm_awprot[1] = \<const0> ;
  assign m_axi_s2mm_awprot[0] = \<const0> ;
  assign m_axi_s2mm_awsize[2] = \^m_axi_s2mm_awsize [2];
  assign m_axi_s2mm_awsize[1] = \<const0> ;
  assign m_axi_s2mm_awsize[0] = \<const0> ;
  assign s_axi_lite_bresp[1] = \<const0> ;
  assign s_axi_lite_bresp[0] = \<const0> ;
  assign s_axi_lite_rresp[1] = \<const0> ;
  assign s_axi_lite_rresp[0] = \<const0> ;
  GND GND
       (.G(\<const0> ));
  (* C_DLYTMR_RESOLUTION = "125" *) 
  (* C_ENABLE_MULTI_CHANNEL = "0" *) 
  (* C_FAMILY = "zynquplus" *) 
  (* C_INCLUDE_MM2S = "1" *) 
  (* C_INCLUDE_MM2S_DRE = "1" *) 
  (* C_INCLUDE_MM2S_SF = "1" *) 
  (* C_INCLUDE_S2MM = "1" *) 
  (* C_INCLUDE_S2MM_DRE = "1" *) 
  (* C_INCLUDE_S2MM_SF = "1" *) 
  (* C_INCLUDE_SG = "0" *) 
  (* C_INCREASE_THROUGHPUT = "0" *) 
  (* C_INSTANCE = "axi_dma" *) 
  (* C_MICRO_DMA = "0" *) 
  (* C_MM2S_BURST_SIZE = "16" *) 
  (* C_M_AXIS_MM2S_CNTRL_TDATA_WIDTH = "32" *) 
  (* C_M_AXIS_MM2S_TDATA_WIDTH = "128" *) 
  (* C_M_AXI_MM2S_ADDR_WIDTH = "32" *) 
  (* C_M_AXI_MM2S_DATA_WIDTH = "128" *) 
  (* C_M_AXI_S2MM_ADDR_WIDTH = "32" *) 
  (* C_M_AXI_S2MM_DATA_WIDTH = "128" *) 
  (* C_M_AXI_SG_ADDR_WIDTH = "32" *) 
  (* C_M_AXI_SG_DATA_WIDTH = "32" *) 
  (* C_NUM_MM2S_CHANNELS = "1" *) 
  (* C_NUM_S2MM_CHANNELS = "1" *) 
  (* C_PRMRY_IS_ACLK_ASYNC = "0" *) 
  (* C_S2MM_BURST_SIZE = "16" *) 
  (* C_SG_INCLUDE_STSCNTRL_STRM = "0" *) 
  (* C_SG_LENGTH_WIDTH = "20" *) 
  (* C_SG_USE_STSAPP_LENGTH = "0" *) 
  (* C_S_AXIS_S2MM_STS_TDATA_WIDTH = "32" *) 
  (* C_S_AXIS_S2MM_TDATA_WIDTH = "128" *) 
  (* C_S_AXI_LITE_ADDR_WIDTH = "10" *) 
  (* C_S_AXI_LITE_DATA_WIDTH = "32" *) 
  (* downgradeipidentifiedwarnings = "yes" *) 
  design_1_axi_dma_0_0_axi_dma U0
       (.axi_dma_tstvec({NLW_U0_axi_dma_tstvec_UNCONNECTED[31:6],\^axi_dma_tstvec }),
        .axi_resetn(axi_resetn),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .m_axi_mm2s_araddr(m_axi_mm2s_araddr),
        .m_axi_mm2s_arburst({NLW_U0_m_axi_mm2s_arburst_UNCONNECTED[1],\^m_axi_mm2s_arburst }),
        .m_axi_mm2s_arcache(NLW_U0_m_axi_mm2s_arcache_UNCONNECTED[3:0]),
        .m_axi_mm2s_arlen({NLW_U0_m_axi_mm2s_arlen_UNCONNECTED[7:4],\^m_axi_mm2s_arlen }),
        .m_axi_mm2s_arprot(NLW_U0_m_axi_mm2s_arprot_UNCONNECTED[2:0]),
        .m_axi_mm2s_arready(m_axi_mm2s_arready),
        .m_axi_mm2s_arsize({\^m_axi_mm2s_arsize ,NLW_U0_m_axi_mm2s_arsize_UNCONNECTED[1:0]}),
        .m_axi_mm2s_aruser(NLW_U0_m_axi_mm2s_aruser_UNCONNECTED[3:0]),
        .m_axi_mm2s_arvalid(m_axi_mm2s_arvalid),
        .m_axi_mm2s_rdata(m_axi_mm2s_rdata),
        .m_axi_mm2s_rlast(m_axi_mm2s_rlast),
        .m_axi_mm2s_rready(m_axi_mm2s_rready),
        .m_axi_mm2s_rresp(m_axi_mm2s_rresp),
        .m_axi_mm2s_rvalid(m_axi_mm2s_rvalid),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .m_axi_s2mm_awaddr(m_axi_s2mm_awaddr),
        .m_axi_s2mm_awburst({NLW_U0_m_axi_s2mm_awburst_UNCONNECTED[1],\^m_axi_s2mm_awburst }),
        .m_axi_s2mm_awcache(NLW_U0_m_axi_s2mm_awcache_UNCONNECTED[3:0]),
        .m_axi_s2mm_awlen({NLW_U0_m_axi_s2mm_awlen_UNCONNECTED[7:5],\^m_axi_s2mm_awlen }),
        .m_axi_s2mm_awprot(NLW_U0_m_axi_s2mm_awprot_UNCONNECTED[2:0]),
        .m_axi_s2mm_awready(m_axi_s2mm_awready),
        .m_axi_s2mm_awsize({\^m_axi_s2mm_awsize ,NLW_U0_m_axi_s2mm_awsize_UNCONNECTED[1:0]}),
        .m_axi_s2mm_awuser(NLW_U0_m_axi_s2mm_awuser_UNCONNECTED[3:0]),
        .m_axi_s2mm_awvalid(m_axi_s2mm_awvalid),
        .m_axi_s2mm_bready(m_axi_s2mm_bready),
        .m_axi_s2mm_bresp(m_axi_s2mm_bresp),
        .m_axi_s2mm_bvalid(m_axi_s2mm_bvalid),
        .m_axi_s2mm_wdata(m_axi_s2mm_wdata),
        .m_axi_s2mm_wlast(m_axi_s2mm_wlast),
        .m_axi_s2mm_wready(m_axi_s2mm_wready),
        .m_axi_s2mm_wstrb(m_axi_s2mm_wstrb),
        .m_axi_s2mm_wvalid(m_axi_s2mm_wvalid),
        .m_axi_sg_aclk(1'b0),
        .m_axi_sg_araddr(NLW_U0_m_axi_sg_araddr_UNCONNECTED[31:0]),
        .m_axi_sg_arburst(NLW_U0_m_axi_sg_arburst_UNCONNECTED[1:0]),
        .m_axi_sg_arcache(NLW_U0_m_axi_sg_arcache_UNCONNECTED[3:0]),
        .m_axi_sg_arlen(NLW_U0_m_axi_sg_arlen_UNCONNECTED[7:0]),
        .m_axi_sg_arprot(NLW_U0_m_axi_sg_arprot_UNCONNECTED[2:0]),
        .m_axi_sg_arready(1'b0),
        .m_axi_sg_arsize(NLW_U0_m_axi_sg_arsize_UNCONNECTED[2:0]),
        .m_axi_sg_aruser(NLW_U0_m_axi_sg_aruser_UNCONNECTED[3:0]),
        .m_axi_sg_arvalid(NLW_U0_m_axi_sg_arvalid_UNCONNECTED),
        .m_axi_sg_awaddr(NLW_U0_m_axi_sg_awaddr_UNCONNECTED[31:0]),
        .m_axi_sg_awburst(NLW_U0_m_axi_sg_awburst_UNCONNECTED[1:0]),
        .m_axi_sg_awcache(NLW_U0_m_axi_sg_awcache_UNCONNECTED[3:0]),
        .m_axi_sg_awlen(NLW_U0_m_axi_sg_awlen_UNCONNECTED[7:0]),
        .m_axi_sg_awprot(NLW_U0_m_axi_sg_awprot_UNCONNECTED[2:0]),
        .m_axi_sg_awready(1'b0),
        .m_axi_sg_awsize(NLW_U0_m_axi_sg_awsize_UNCONNECTED[2:0]),
        .m_axi_sg_awuser(NLW_U0_m_axi_sg_awuser_UNCONNECTED[3:0]),
        .m_axi_sg_awvalid(NLW_U0_m_axi_sg_awvalid_UNCONNECTED),
        .m_axi_sg_bready(NLW_U0_m_axi_sg_bready_UNCONNECTED),
        .m_axi_sg_bresp({1'b0,1'b0}),
        .m_axi_sg_bvalid(1'b0),
        .m_axi_sg_rdata({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .m_axi_sg_rlast(1'b0),
        .m_axi_sg_rready(NLW_U0_m_axi_sg_rready_UNCONNECTED),
        .m_axi_sg_rresp({1'b0,1'b0}),
        .m_axi_sg_rvalid(1'b0),
        .m_axi_sg_wdata(NLW_U0_m_axi_sg_wdata_UNCONNECTED[31:0]),
        .m_axi_sg_wlast(NLW_U0_m_axi_sg_wlast_UNCONNECTED),
        .m_axi_sg_wready(1'b0),
        .m_axi_sg_wstrb(NLW_U0_m_axi_sg_wstrb_UNCONNECTED[3:0]),
        .m_axi_sg_wvalid(NLW_U0_m_axi_sg_wvalid_UNCONNECTED),
        .m_axis_mm2s_cntrl_tdata(NLW_U0_m_axis_mm2s_cntrl_tdata_UNCONNECTED[31:0]),
        .m_axis_mm2s_cntrl_tkeep(NLW_U0_m_axis_mm2s_cntrl_tkeep_UNCONNECTED[3:0]),
        .m_axis_mm2s_cntrl_tlast(NLW_U0_m_axis_mm2s_cntrl_tlast_UNCONNECTED),
        .m_axis_mm2s_cntrl_tready(1'b0),
        .m_axis_mm2s_cntrl_tvalid(NLW_U0_m_axis_mm2s_cntrl_tvalid_UNCONNECTED),
        .m_axis_mm2s_tdata(m_axis_mm2s_tdata),
        .m_axis_mm2s_tdest(NLW_U0_m_axis_mm2s_tdest_UNCONNECTED[4:0]),
        .m_axis_mm2s_tid(NLW_U0_m_axis_mm2s_tid_UNCONNECTED[4:0]),
        .m_axis_mm2s_tkeep(m_axis_mm2s_tkeep),
        .m_axis_mm2s_tlast(m_axis_mm2s_tlast),
        .m_axis_mm2s_tready(m_axis_mm2s_tready),
        .m_axis_mm2s_tuser(NLW_U0_m_axis_mm2s_tuser_UNCONNECTED[3:0]),
        .m_axis_mm2s_tvalid(m_axis_mm2s_tvalid),
        .mm2s_cntrl_reset_out_n(NLW_U0_mm2s_cntrl_reset_out_n_UNCONNECTED),
        .mm2s_introut(mm2s_introut),
        .mm2s_prmry_reset_out_n(mm2s_prmry_reset_out_n),
        .s2mm_introut(s2mm_introut),
        .s2mm_prmry_reset_out_n(s2mm_prmry_reset_out_n),
        .s2mm_sts_reset_out_n(NLW_U0_s2mm_sts_reset_out_n_UNCONNECTED),
        .s_axi_lite_aclk(s_axi_lite_aclk),
        .s_axi_lite_araddr(s_axi_lite_araddr),
        .s_axi_lite_arready(s_axi_lite_arready),
        .s_axi_lite_arvalid(s_axi_lite_arvalid),
        .s_axi_lite_awaddr({1'b0,1'b0,1'b0,s_axi_lite_awaddr[6:2],1'b0,1'b0}),
        .s_axi_lite_awready(s_axi_lite_awready),
        .s_axi_lite_awvalid(s_axi_lite_awvalid),
        .s_axi_lite_bready(s_axi_lite_bready),
        .s_axi_lite_bresp(NLW_U0_s_axi_lite_bresp_UNCONNECTED[1:0]),
        .s_axi_lite_bvalid(s_axi_lite_bvalid),
        .s_axi_lite_rdata(s_axi_lite_rdata),
        .s_axi_lite_rready(s_axi_lite_rready),
        .s_axi_lite_rresp(NLW_U0_s_axi_lite_rresp_UNCONNECTED[1:0]),
        .s_axi_lite_rvalid(s_axi_lite_rvalid),
        .s_axi_lite_wdata(s_axi_lite_wdata),
        .s_axi_lite_wready(s_axi_lite_wready),
        .s_axi_lite_wvalid(s_axi_lite_wvalid),
        .s_axis_s2mm_sts_tdata({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .s_axis_s2mm_sts_tkeep({1'b1,1'b1,1'b1,1'b1}),
        .s_axis_s2mm_sts_tlast(1'b0),
        .s_axis_s2mm_sts_tready(NLW_U0_s_axis_s2mm_sts_tready_UNCONNECTED),
        .s_axis_s2mm_sts_tvalid(1'b0),
        .s_axis_s2mm_tdata(s_axis_s2mm_tdata),
        .s_axis_s2mm_tdest({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .s_axis_s2mm_tid({1'b0,1'b0,1'b0,1'b0,1'b0}),
        .s_axis_s2mm_tkeep(s_axis_s2mm_tkeep),
        .s_axis_s2mm_tlast(s_axis_s2mm_tlast),
        .s_axis_s2mm_tready(s_axis_s2mm_tready),
        .s_axis_s2mm_tuser({1'b0,1'b0,1'b0,1'b0}),
        .s_axis_s2mm_tvalid(s_axis_s2mm_tvalid));
  VCC VCC
       (.P(\<const1> ));
endmodule

module design_1_axi_dma_0_0_dynshreg_f
   (sig_cmd2addr_valid_reg,
    p_0_in,
    out,
    sig_mstr2addr_cmd_valid,
    sig_calc_error_reg_reg,
    sig_calc_error_reg_reg_0,
    in,
    Q,
    m_axi_s2mm_aclk);
  output sig_cmd2addr_valid_reg;
  output p_0_in;
  output [39:0]out;
  input sig_mstr2addr_cmd_valid;
  input sig_calc_error_reg_reg;
  input sig_calc_error_reg_reg_0;
  input [38:0]in;
  input [1:0]Q;
  input m_axi_s2mm_aclk;

  wire [1:0]Q;
  wire [38:0]in;
  wire m_axi_s2mm_aclk;
  wire [39:0]out;
  wire p_0_in;
  wire sig_calc_error_reg_reg;
  wire sig_calc_error_reg_reg_0;
  wire sig_cmd2addr_valid_reg;
  wire sig_mstr2addr_cmd_valid;

  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][11]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][11]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[37]),
        .Q(out[38]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][12]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][12]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(1'b1),
        .Q(out[37]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][18]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][18]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[36]),
        .Q(out[36]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][19]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][19]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[35]),
        .Q(out[35]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][20]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][20]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[34]),
        .Q(out[34]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][21]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][21]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[33]),
        .Q(out[33]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][22]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][22]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[32]),
        .Q(out[32]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][23]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][23]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[31]),
        .Q(out[31]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][24]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][24]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[30]),
        .Q(out[30]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][25]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][25]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[29]),
        .Q(out[29]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][26]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][26]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[28]),
        .Q(out[28]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][27]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][27]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[27]),
        .Q(out[27]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][28]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][28]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[26]),
        .Q(out[26]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][29]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][29]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[25]),
        .Q(out[25]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][30]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][30]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[24]),
        .Q(out[24]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][31]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][31]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[23]),
        .Q(out[23]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][32]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][32]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[22]),
        .Q(out[22]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][33]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][33]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[21]),
        .Q(out[21]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][34]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][34]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[20]),
        .Q(out[20]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][35]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][35]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[19]),
        .Q(out[19]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][36]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][36]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[18]),
        .Q(out[18]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][37]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][37]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[17]),
        .Q(out[17]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][38]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][38]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[16]),
        .Q(out[16]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][39]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][39]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[15]),
        .Q(out[15]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][40]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][40]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[14]),
        .Q(out[14]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][41]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][41]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[13]),
        .Q(out[13]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][42]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][42]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[12]),
        .Q(out[12]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][43]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][43]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[11]),
        .Q(out[11]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][44]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][44]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[10]),
        .Q(out[10]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][45]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][45]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[9]),
        .Q(out[9]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][46]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][46]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[8]),
        .Q(out[8]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][47]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][47]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[7]),
        .Q(out[7]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][48]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][48]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[6]),
        .Q(out[6]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][49]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][49]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[5]),
        .Q(out[5]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][50]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][50]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[4]),
        .Q(out[4]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][51]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][51]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[3]),
        .Q(out[3]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][52]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][52]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[2]),
        .Q(out[2]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][53]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][53]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[1]),
        .Q(out[1]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][54]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][54]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[0]),
        .Q(out[0]));
  LUT3 #(
    .INIT(8'h20)) 
    \INFERRED_GEN.data_reg[3][54]_srl4_i_1__0 
       (.I0(sig_mstr2addr_cmd_valid),
        .I1(sig_calc_error_reg_reg),
        .I2(sig_calc_error_reg_reg_0),
        .O(sig_cmd2addr_valid_reg));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][8]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][8]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sig_cmd2addr_valid_reg),
        .CLK(m_axi_s2mm_aclk),
        .D(in[38]),
        .Q(out[39]));
  LUT1 #(
    .INIT(2'h1)) 
    sig_addr_valid_reg_i_1__0
       (.I0(out[39]),
        .O(p_0_in));
endmodule

(* ORIG_REF_NAME = "dynshreg_f" *) 
module design_1_axi_dma_0_0_dynshreg_f_26
   (sig_calc_error_reg_reg,
    out,
    \USE_SRL_FIFO.sig_wr_fifo ,
    sig_mstr2addr_cmd_valid,
    sig_calc_error_reg_reg_0,
    sig_calc_error_reg_reg_1,
    in,
    Q,
    m_axi_mm2s_aclk);
  output sig_calc_error_reg_reg;
  output [38:0]out;
  output \USE_SRL_FIFO.sig_wr_fifo ;
  input sig_mstr2addr_cmd_valid;
  input sig_calc_error_reg_reg_0;
  input sig_calc_error_reg_reg_1;
  input [37:0]in;
  input [1:0]Q;
  input m_axi_mm2s_aclk;

  wire [1:0]Q;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire [37:0]in;
  wire m_axi_mm2s_aclk;
  wire [38:0]out;
  wire sig_calc_error_reg_reg;
  wire sig_calc_error_reg_reg_0;
  wire sig_calc_error_reg_reg_1;
  wire sig_mstr2addr_cmd_valid;

  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][11]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][11]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[36]),
        .Q(out[37]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][12]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][12]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(1'b1),
        .Q(out[36]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][19]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][19]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[35]),
        .Q(out[35]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][20]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][20]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[34]),
        .Q(out[34]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][21]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][21]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[33]),
        .Q(out[33]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][22]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][22]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[32]),
        .Q(out[32]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][23]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][23]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[31]),
        .Q(out[31]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][24]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][24]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[30]),
        .Q(out[30]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][25]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][25]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[29]),
        .Q(out[29]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][26]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][26]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[28]),
        .Q(out[28]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][27]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][27]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[27]),
        .Q(out[27]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][28]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][28]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[26]),
        .Q(out[26]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][29]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][29]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[25]),
        .Q(out[25]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][30]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][30]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[24]),
        .Q(out[24]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][31]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][31]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[23]),
        .Q(out[23]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][32]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][32]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[22]),
        .Q(out[22]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][33]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][33]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[21]),
        .Q(out[21]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][34]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][34]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[20]),
        .Q(out[20]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][35]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][35]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[19]),
        .Q(out[19]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][36]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][36]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[18]),
        .Q(out[18]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][37]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][37]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[17]),
        .Q(out[17]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][38]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][38]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[16]),
        .Q(out[16]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][39]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][39]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[15]),
        .Q(out[15]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][40]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][40]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[14]),
        .Q(out[14]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][41]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][41]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[13]),
        .Q(out[13]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][42]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][42]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[12]),
        .Q(out[12]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][43]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][43]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[11]),
        .Q(out[11]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][44]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][44]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[10]),
        .Q(out[10]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][45]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][45]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[9]),
        .Q(out[9]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][46]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][46]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[8]),
        .Q(out[8]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][47]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][47]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[7]),
        .Q(out[7]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][48]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][48]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[6]),
        .Q(out[6]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][49]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][49]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[5]),
        .Q(out[5]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][50]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][50]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[4]),
        .Q(out[4]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][51]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][51]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[3]),
        .Q(out[3]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][52]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][52]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[2]),
        .Q(out[2]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][53]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][53]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[1]),
        .Q(out[1]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][54]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][54]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[0]),
        .Q(out[0]));
  LUT3 #(
    .INIT(8'h08)) 
    \INFERRED_GEN.data_reg[3][54]_srl4_i_1 
       (.I0(sig_mstr2addr_cmd_valid),
        .I1(sig_calc_error_reg_reg_0),
        .I2(sig_calc_error_reg_reg_1),
        .O(\USE_SRL_FIFO.sig_wr_fifo ));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_ADDR_CNTL/GEN_ADDR_FIFO.I_ADDR_QUAL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][8]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][8]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[37]),
        .Q(out[38]));
  LUT1 #(
    .INIT(2'h1)) 
    sig_addr_valid_reg_i_1
       (.I0(out[38]),
        .O(sig_calc_error_reg_reg));
endmodule

(* ORIG_REF_NAME = "dynshreg_f" *) 
module design_1_axi_dma_0_0_dynshreg_f__parameterized0
   (sig_first_dbeat_reg,
    \INFERRED_GEN.cnt_i_reg[0] ,
    \USE_SRL_FIFO.sig_wr_fifo ,
    D,
    out,
    sig_first_dbeat_reg_0,
    \sig_dbeat_cntr_reg[1] ,
    sig_first_dbeat,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_mstr2data_cmd_valid,
    sig_next_calc_error_reg_reg,
    sig_next_calc_error_reg_reg_0,
    Q,
    in,
    sig_next_calc_error_reg_reg_1,
    m_axi_mm2s_aclk);
  output sig_first_dbeat_reg;
  output \INFERRED_GEN.cnt_i_reg[0] ;
  output \USE_SRL_FIFO.sig_wr_fifo ;
  output [3:0]D;
  output [35:0]out;
  input sig_first_dbeat_reg_0;
  input \sig_dbeat_cntr_reg[1] ;
  input sig_first_dbeat;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_mstr2data_cmd_valid;
  input sig_next_calc_error_reg_reg;
  input sig_next_calc_error_reg_reg_0;
  input [3:0]Q;
  input [39:0]in;
  input [1:0]sig_next_calc_error_reg_reg_1;
  input m_axi_mm2s_aclk;

  wire [3:0]D;
  wire \INFERRED_GEN.cnt_i_reg[0] ;
  wire [3:0]Q;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire [39:0]in;
  wire m_axi_mm2s_aclk;
  wire [35:0]out;
  wire [11:8]sig_cmd_fifo_data_out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire \sig_dbeat_cntr_reg[1] ;
  wire sig_first_dbeat;
  wire sig_first_dbeat_reg;
  wire sig_first_dbeat_reg_0;
  wire sig_mstr2data_cmd_valid;
  wire sig_next_calc_error_reg_reg;
  wire sig_next_calc_error_reg_reg_0;
  wire [1:0]sig_next_calc_error_reg_reg_1;

  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][10]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][10]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[37]),
        .Q(out[33]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][11]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][11]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[36]),
        .Q(out[32]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][13]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][13]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[35]),
        .Q(out[31]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][14]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][14]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[34]),
        .Q(out[30]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][15]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][15]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[33]),
        .Q(out[29]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][16]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][16]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[32]),
        .Q(out[28]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][17]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][17]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[31]),
        .Q(out[27]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][18]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][18]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[30]),
        .Q(out[26]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][19]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][19]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[29]),
        .Q(out[25]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][20]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][20]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[28]),
        .Q(out[24]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][21]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][21]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[27]),
        .Q(out[23]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][22]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][22]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[26]),
        .Q(out[22]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][23]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][23]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[25]),
        .Q(out[21]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][24]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][24]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[24]),
        .Q(out[20]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][25]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][25]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[23]),
        .Q(out[19]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][26]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][26]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[22]),
        .Q(out[18]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][27]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][27]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[21]),
        .Q(out[17]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][28]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][28]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[20]),
        .Q(out[16]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][29]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][29]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[19]),
        .Q(out[15]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][30]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][30]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[18]),
        .Q(out[14]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][31]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][31]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[17]),
        .Q(out[13]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][32]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][32]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[16]),
        .Q(out[12]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][33]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][33]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[15]),
        .Q(out[11]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][34]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][34]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[14]),
        .Q(out[10]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][35]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][35]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[13]),
        .Q(out[9]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][36]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][36]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[12]),
        .Q(out[8]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][37]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][37]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[11]),
        .Q(out[7]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][38]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][38]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[10]),
        .Q(out[6]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][39]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][39]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[9]),
        .Q(out[5]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][40]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][40]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[8]),
        .Q(out[4]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][41]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][41]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[7]),
        .Q(out[3]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][42]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][42]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[6]),
        .Q(out[2]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][43]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][43]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[5]),
        .Q(out[1]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][44]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][44]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[4]),
        .Q(out[0]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][49]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][49]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[3]),
        .Q(sig_cmd_fifo_data_out[11]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][50]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][50]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[2]),
        .Q(sig_cmd_fifo_data_out[10]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][51]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][51]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[1]),
        .Q(sig_cmd_fifo_data_out[9]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][52]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][52]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[0]),
        .Q(sig_cmd_fifo_data_out[8]));
  LUT3 #(
    .INIT(8'h08)) 
    \INFERRED_GEN.data_reg[3][52]_srl4_i_1 
       (.I0(sig_mstr2data_cmd_valid),
        .I1(sig_next_calc_error_reg_reg),
        .I2(sig_next_calc_error_reg_reg_0),
        .O(\USE_SRL_FIFO.sig_wr_fifo ));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][8]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][8]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[39]),
        .Q(out[35]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/I_RD_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][9]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][9]_srl4 
       (.A0(sig_next_calc_error_reg_reg_1[0]),
        .A1(sig_next_calc_error_reg_reg_1[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_mm2s_aclk),
        .D(in[38]),
        .Q(out[34]));
  (* SOFT_HLUTNM = "soft_lutpair201" *) 
  LUT3 #(
    .INIT(8'h8B)) 
    \sig_dbeat_cntr[0]_i_1 
       (.I0(sig_cmd_fifo_data_out[8]),
        .I1(\sig_dbeat_cntr_reg[1] ),
        .I2(Q[0]),
        .O(D[0]));
  (* SOFT_HLUTNM = "soft_lutpair201" *) 
  LUT4 #(
    .INIT(16'hB88B)) 
    \sig_dbeat_cntr[1]_i_1 
       (.I0(sig_cmd_fifo_data_out[9]),
        .I1(\sig_dbeat_cntr_reg[1] ),
        .I2(Q[0]),
        .I3(Q[1]),
        .O(D[1]));
  LUT5 #(
    .INIT(32'hB8B8B88B)) 
    \sig_dbeat_cntr[2]_i_1 
       (.I0(sig_cmd_fifo_data_out[10]),
        .I1(\sig_dbeat_cntr_reg[1] ),
        .I2(Q[2]),
        .I3(Q[1]),
        .I4(Q[0]),
        .O(D[2]));
  LUT6 #(
    .INIT(64'hB8B8B8B8B8B8B88B)) 
    \sig_dbeat_cntr[3]_i_1 
       (.I0(sig_cmd_fifo_data_out[11]),
        .I1(\sig_dbeat_cntr_reg[1] ),
        .I2(Q[3]),
        .I3(Q[2]),
        .I4(Q[0]),
        .I5(Q[1]),
        .O(D[3]));
  LUT5 #(
    .INIT(32'hC5C00000)) 
    sig_first_dbeat_i_1
       (.I0(sig_first_dbeat_reg_0),
        .I1(\INFERRED_GEN.cnt_i_reg[0] ),
        .I2(\sig_dbeat_cntr_reg[1] ),
        .I3(sig_first_dbeat),
        .I4(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_first_dbeat_reg));
  LUT4 #(
    .INIT(16'hFFFE)) 
    sig_last_dbeat_i_3
       (.I0(sig_cmd_fifo_data_out[11]),
        .I1(sig_cmd_fifo_data_out[8]),
        .I2(sig_cmd_fifo_data_out[10]),
        .I3(sig_cmd_fifo_data_out[9]),
        .O(\INFERRED_GEN.cnt_i_reg[0] ));
endmodule

(* ORIG_REF_NAME = "dynshreg_f" *) 
module design_1_axi_dma_0_0_dynshreg_f__parameterized1
   (FIFO_Full_reg,
    D,
    out,
    FIFO_Full_reg_0,
    FIFO_Full_reg_1,
    sig_mstr2sf_cmd_valid,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ,
    dout,
    Q,
    in,
    m_axi_mm2s_aclk);
  output FIFO_Full_reg;
  output [3:0]D;
  output [0:0]out;
  input FIFO_Full_reg_0;
  input FIFO_Full_reg_1;
  input sig_mstr2sf_cmd_valid;
  input \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ;
  input \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ;
  input [0:0]dout;
  input [2:0]Q;
  input [4:0]in;
  input m_axi_mm2s_aclk;

  wire [3:0]D;
  wire FIFO_Full_reg;
  wire FIFO_Full_reg_0;
  wire FIFO_Full_reg_1;
  wire [7:4]\INCLUDE_DRE_CNTL.sig_cmd_fifo_data_out ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ;
  wire [2:0]Q;
  wire [0:0]dout;
  wire [4:0]in;
  wire m_axi_mm2s_aclk;
  wire [0:0]out;
  wire sig_mstr2sf_cmd_valid;

  LUT5 #(
    .INIT(32'h00002A22)) 
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg[0]_i_1 
       (.I0(\INCLUDE_DRE_CNTL.sig_cmd_fifo_data_out [4]),
        .I1(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ),
        .I2(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ),
        .I3(dout),
        .I4(Q[2]),
        .O(D[0]));
  LUT5 #(
    .INIT(32'h00002A22)) 
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg[1]_i_1 
       (.I0(\INCLUDE_DRE_CNTL.sig_cmd_fifo_data_out [5]),
        .I1(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ),
        .I2(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ),
        .I3(dout),
        .I4(Q[2]),
        .O(D[1]));
  LUT5 #(
    .INIT(32'h00002A22)) 
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg[2]_i_1 
       (.I0(\INCLUDE_DRE_CNTL.sig_cmd_fifo_data_out [6]),
        .I1(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ),
        .I2(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ),
        .I3(dout),
        .I4(Q[2]),
        .O(D[2]));
  LUT5 #(
    .INIT(32'h00002A22)) 
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg[3]_i_2 
       (.I0(\INCLUDE_DRE_CNTL.sig_cmd_fifo_data_out [7]),
        .I1(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ),
        .I2(\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ),
        .I3(dout),
        .I4(Q[2]),
        .O(D[3]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][10]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][10]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(FIFO_Full_reg),
        .CLK(m_axi_mm2s_aclk),
        .D(in[1]),
        .Q(\INCLUDE_DRE_CNTL.sig_cmd_fifo_data_out [5]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][11]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][11]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(FIFO_Full_reg),
        .CLK(m_axi_mm2s_aclk),
        .D(in[0]),
        .Q(\INCLUDE_DRE_CNTL.sig_cmd_fifo_data_out [4]));
  LUT3 #(
    .INIT(8'h40)) 
    \INFERRED_GEN.data_reg[3][11]_srl4_i_1 
       (.I0(FIFO_Full_reg_0),
        .I1(FIFO_Full_reg_1),
        .I2(sig_mstr2sf_cmd_valid),
        .O(FIFO_Full_reg));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][3]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][3]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(FIFO_Full_reg),
        .CLK(m_axi_mm2s_aclk),
        .D(in[4]),
        .Q(out));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][8]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][8]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(FIFO_Full_reg),
        .CLK(m_axi_mm2s_aclk),
        .D(in[3]),
        .Q(\INCLUDE_DRE_CNTL.sig_cmd_fifo_data_out [7]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/GEN_INCLUDE_MM2S_SF.I_RD_SF/INCLUDE_DRE_CNTL.I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][9]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][9]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(FIFO_Full_reg),
        .CLK(m_axi_mm2s_aclk),
        .D(in[2]),
        .Q(\INCLUDE_DRE_CNTL.sig_cmd_fifo_data_out [6]));
endmodule

(* ORIG_REF_NAME = "dynshreg_f" *) 
module design_1_axi_dma_0_0_dynshreg_f__parameterized2
   (\GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ,
    out,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ,
    wsc2stat_status,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ,
    sel,
    m_axi_s2mm_bresp,
    addr,
    m_axi_s2mm_aclk);
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ;
  output [0:0]out;
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ;
  input [1:0]wsc2stat_status;
  input [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ;
  input sel;
  input [1:0]m_axi_s2mm_bresp;
  input [0:2]addr;
  input m_axi_s2mm_aclk;

  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ;
  wire [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ;
  wire [0:2]addr;
  wire m_axi_s2mm_aclk;
  wire [1:0]m_axi_s2mm_bresp;
  wire [0:0]out;
  wire sel;
  wire [0:0]sig_wresp_sfifo_out;
  wire [1:0]wsc2stat_status;

  (* SOFT_HLUTNM = "soft_lutpair465" *) 
  LUT4 #(
    .INIT(16'h00EA)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_i_1 
       (.I0(wsc2stat_status[0]),
        .I1(sig_wresp_sfifo_out),
        .I2(out),
        .I3(\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ),
        .O(\GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ));
  (* SOFT_HLUTNM = "soft_lutpair465" *) 
  LUT4 #(
    .INIT(16'h00AE)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_i_1 
       (.I0(wsc2stat_status[1]),
        .I1(out),
        .I2(sig_wresp_sfifo_out),
        .I3(\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ),
        .O(\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/I_WRESP_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/I_WRESP_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][0]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][0]_srl6 
       (.A0(addr[2]),
        .A1(addr[1]),
        .A2(addr[0]),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(m_axi_s2mm_bresp[1]),
        .Q(out));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/I_WRESP_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/I_WRESP_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][1]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][1]_srl6 
       (.A0(addr[2]),
        .A1(addr[1]),
        .A2(addr[0]),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(m_axi_s2mm_bresp[0]),
        .Q(sig_wresp_sfifo_out));
endmodule

(* ORIG_REF_NAME = "dynshreg_f" *) 
module design_1_axi_dma_0_0_dynshreg_f__parameterized3
   (D,
    \USE_SRL_FIFO.sig_wr_fifo ,
    out,
    p_0_in,
    E,
    sig_coelsc_interr_reg0,
    \INFERRED_GEN.cnt_i_reg[3] ,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ,
    Q,
    sig_coelsc_reg_empty,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ,
    sig_data2wsc_valid,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_1 ,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_2 ,
    wsc2stat_status,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ,
    in,
    m_axi_s2mm_aclk);
  output [2:0]D;
  output \USE_SRL_FIFO.sig_wr_fifo ;
  output [22:0]out;
  output p_0_in;
  output [0:0]E;
  output sig_coelsc_interr_reg0;
  output \INFERRED_GEN.cnt_i_reg[3] ;
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ;
  input [3:0]Q;
  input sig_coelsc_reg_empty;
  input [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ;
  input [3:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ;
  input sig_data2wsc_valid;
  input \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_1 ;
  input \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_2 ;
  input [2:0]wsc2stat_status;
  input [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ;
  input [22:0]in;
  input m_axi_s2mm_aclk;

  wire [2:0]D;
  wire [0:0]E;
  wire [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ;
  wire [3:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_1 ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_2 ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ;
  wire [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ;
  wire \INFERRED_GEN.cnt_i_reg[3] ;
  wire [3:0]Q;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire [22:0]in;
  wire m_axi_s2mm_aclk;
  wire [22:0]out;
  wire p_0_in;
  wire sig_coelsc_interr_reg0;
  wire sig_coelsc_reg_empty;
  wire sig_data2wsc_valid;
  wire \sig_wdc_statcnt[3]_i_3_n_0 ;
  wire [2:0]wsc2stat_status;

  (* SOFT_HLUTNM = "soft_lutpair463" *) 
  LUT2 #(
    .INIT(4'hE)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_i_1 
       (.I0(wsc2stat_status[0]),
        .I1(out[0]),
        .O(sig_coelsc_interr_reg0));
  (* SOFT_HLUTNM = "soft_lutpair463" *) 
  LUT5 #(
    .INIT(32'h00000001)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_i_1 
       (.I0(out[0]),
        .I1(wsc2stat_status[0]),
        .I2(\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ),
        .I3(wsc2stat_status[1]),
        .I4(wsc2stat_status[2]),
        .O(\GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ));
  (* SOFT_HLUTNM = "soft_lutpair464" *) 
  LUT4 #(
    .INIT(16'h2300)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_i_2 
       (.I0(out[0]),
        .I1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [3]),
        .I2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ),
        .I3(sig_coelsc_reg_empty),
        .O(\INFERRED_GEN.cnt_i_reg[3] ));
  LUT1 #(
    .INIT(2'h1)) 
    \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_i_3 
       (.I0(out[1]),
        .O(p_0_in));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][0]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][0]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[22]),
        .Q(out[22]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][10]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][10]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[12]),
        .Q(out[12]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][11]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][11]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[11]),
        .Q(out[11]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][12]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][12]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[10]),
        .Q(out[10]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][13]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][13]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[9]),
        .Q(out[9]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][14]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][14]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[8]),
        .Q(out[8]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][15]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][15]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[7]),
        .Q(out[7]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][16]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][16]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[6]),
        .Q(out[6]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][17]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][17]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[5]),
        .Q(out[5]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][18]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][18]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[4]),
        .Q(out[4]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][19]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][19]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[3]),
        .Q(out[3]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][1]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][1]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[21]),
        .Q(out[21]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][20]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][20]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[2]),
        .Q(out[2]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][21]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][21]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[1]),
        .Q(out[1]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][22]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][22]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[0]),
        .Q(out[0]));
  LUT3 #(
    .INIT(8'h20)) 
    \INFERRED_GEN.data_reg[5][22]_srl6_i_1 
       (.I0(sig_data2wsc_valid),
        .I1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_1 ),
        .I2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_2 ),
        .O(\USE_SRL_FIFO.sig_wr_fifo ));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][2]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][2]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[20]),
        .Q(out[20]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][3]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][3]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[19]),
        .Q(out[19]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][4]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][4]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[18]),
        .Q(out[18]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][5]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][5]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[17]),
        .Q(out[17]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][6]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][6]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[16]),
        .Q(out[16]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][7]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][7]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[15]),
        .Q(out[15]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][8]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][8]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[14]),
        .Q(out[14]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_STATUS_CNTLR/GEN_ENABLE_INDET_BTT.I_SF_DATA_CNTL_STATUS_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[5][9]_srl6 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[5][9]_srl6 
       (.A0(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [0]),
        .A1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [1]),
        .A2(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [2]),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[13]),
        .Q(out[13]));
  LUT6 #(
    .INIT(64'hDD2022DDDD2222DD)) 
    \sig_wdc_statcnt[1]_i_1 
       (.I0(\USE_SRL_FIFO.sig_wr_fifo ),
        .I1(\sig_wdc_statcnt[3]_i_3_n_0 ),
        .I2(Q[3]),
        .I3(Q[0]),
        .I4(Q[1]),
        .I5(Q[2]),
        .O(D[0]));
  LUT5 #(
    .INIT(32'hDF20F20D)) 
    \sig_wdc_statcnt[2]_i_1 
       (.I0(\USE_SRL_FIFO.sig_wr_fifo ),
        .I1(\sig_wdc_statcnt[3]_i_3_n_0 ),
        .I2(Q[0]),
        .I3(Q[2]),
        .I4(Q[1]),
        .O(D[1]));
  LUT6 #(
    .INIT(64'h6666666666466662)) 
    \sig_wdc_statcnt[3]_i_1 
       (.I0(\USE_SRL_FIFO.sig_wr_fifo ),
        .I1(\sig_wdc_statcnt[3]_i_3_n_0 ),
        .I2(Q[1]),
        .I3(Q[0]),
        .I4(Q[2]),
        .I5(Q[3]),
        .O(E));
  LUT6 #(
    .INIT(64'hDFFF2000FFBA0045)) 
    \sig_wdc_statcnt[3]_i_2 
       (.I0(Q[0]),
        .I1(\sig_wdc_statcnt[3]_i_3_n_0 ),
        .I2(\USE_SRL_FIFO.sig_wr_fifo ),
        .I3(Q[1]),
        .I4(Q[3]),
        .I5(Q[2]),
        .O(D[2]));
  (* SOFT_HLUTNM = "soft_lutpair464" *) 
  LUT4 #(
    .INIT(16'h00A2)) 
    \sig_wdc_statcnt[3]_i_3 
       (.I0(sig_coelsc_reg_empty),
        .I1(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ),
        .I2(out[0]),
        .I3(\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 [3]),
        .O(\sig_wdc_statcnt[3]_i_3_n_0 ));
endmodule

(* ORIG_REF_NAME = "dynshreg_f" *) 
module design_1_axi_dma_0_0_dynshreg_f__parameterized4
   (\USE_SRL_FIFO.sig_wr_fifo ,
    D,
    out,
    \sig_next_strt_offset_reg[2] ,
    \sig_next_strt_offset_reg[3] ,
    \sig_next_strt_offset_reg[2]_0 ,
    sig_mstr2dre_cmd_valid,
    sig_curr_eof_reg_reg,
    sig_curr_eof_reg_reg_0,
    \FSM_sequential_sig_cmdcntl_sm_state_reg[1] ,
    sig_need_cmd_flush,
    \FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ,
    \sig_next_strt_offset_reg[3]_0 ,
    Q,
    in,
    m_axi_s2mm_aclk);
  output \USE_SRL_FIFO.sig_wr_fifo ;
  output [1:0]D;
  output [26:0]out;
  output [1:0]\sig_next_strt_offset_reg[2] ;
  output \sig_next_strt_offset_reg[3] ;
  output [0:0]\sig_next_strt_offset_reg[2]_0 ;
  input sig_mstr2dre_cmd_valid;
  input sig_curr_eof_reg_reg;
  input sig_curr_eof_reg_reg_0;
  input [2:0]\FSM_sequential_sig_cmdcntl_sm_state_reg[1] ;
  input sig_need_cmd_flush;
  input \FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ;
  input [3:0]\sig_next_strt_offset_reg[3]_0 ;
  input [2:0]Q;
  input [26:0]in;
  input m_axi_s2mm_aclk;

  wire [1:0]D;
  wire \FSM_sequential_sig_cmdcntl_sm_state[0]_i_2_n_0 ;
  wire \FSM_sequential_sig_cmdcntl_sm_state[1]_i_3_n_0 ;
  wire [2:0]\FSM_sequential_sig_cmdcntl_sm_state_reg[1] ;
  wire \FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ;
  wire [2:0]Q;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire [26:0]in;
  wire m_axi_s2mm_aclk;
  wire [26:0]out;
  wire sig_curr_eof_reg_reg;
  wire sig_curr_eof_reg_reg_0;
  wire sig_mstr2dre_cmd_valid;
  wire sig_need_cmd_flush;
  wire \sig_next_strt_offset[3]_i_2_n_0 ;
  wire [1:0]\sig_next_strt_offset_reg[2] ;
  wire [0:0]\sig_next_strt_offset_reg[2]_0 ;
  wire \sig_next_strt_offset_reg[3] ;
  wire [3:0]\sig_next_strt_offset_reg[3]_0 ;

  LUT6 #(
    .INIT(64'h4343634343437373)) 
    \FSM_sequential_sig_cmdcntl_sm_state[0]_i_1 
       (.I0(\FSM_sequential_sig_cmdcntl_sm_state_reg[1] [1]),
        .I1(\FSM_sequential_sig_cmdcntl_sm_state_reg[1] [2]),
        .I2(\FSM_sequential_sig_cmdcntl_sm_state_reg[1] [0]),
        .I3(sig_need_cmd_flush),
        .I4(\FSM_sequential_sig_cmdcntl_sm_state[0]_i_2_n_0 ),
        .I5(\FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ),
        .O(D[0]));
  LUT2 #(
    .INIT(4'h2)) 
    \FSM_sequential_sig_cmdcntl_sm_state[0]_i_2 
       (.I0(out[26]),
        .I1(Q[2]),
        .O(\FSM_sequential_sig_cmdcntl_sm_state[0]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'hCCCC8888CCCF8888)) 
    \FSM_sequential_sig_cmdcntl_sm_state[1]_i_1 
       (.I0(\FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ),
        .I1(\FSM_sequential_sig_cmdcntl_sm_state[1]_i_3_n_0 ),
        .I2(\FSM_sequential_sig_cmdcntl_sm_state_reg[1] [0]),
        .I3(out[25]),
        .I4(\FSM_sequential_sig_cmdcntl_sm_state_reg[1] [1]),
        .I5(\FSM_sequential_sig_cmdcntl_sm_state_reg[1] [2]),
        .O(D[1]));
  LUT6 #(
    .INIT(64'h00F000F000000070)) 
    \FSM_sequential_sig_cmdcntl_sm_state[1]_i_3 
       (.I0(sig_need_cmd_flush),
        .I1(\FSM_sequential_sig_cmdcntl_sm_state_reg[1] [1]),
        .I2(\FSM_sequential_sig_cmdcntl_sm_state_reg[1] [0]),
        .I3(\FSM_sequential_sig_cmdcntl_sm_state_reg[1] [2]),
        .I4(out[26]),
        .I5(Q[2]),
        .O(\FSM_sequential_sig_cmdcntl_sm_state[1]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h6966666699996966)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[2]_i_1 
       (.I0(out[2]),
        .I1(\sig_next_strt_offset_reg[3]_0 [2]),
        .I2(\sig_next_strt_offset_reg[3]_0 [0]),
        .I3(out[0]),
        .I4(out[1]),
        .I5(\sig_next_strt_offset_reg[3]_0 [1]),
        .O(\sig_next_strt_offset_reg[2]_0 ));
  LUT4 #(
    .INIT(16'h6FF6)) 
    \GEN_MUXFARM_128.sig_shift_case_reg[3]_i_5__0 
       (.I0(out[3]),
        .I1(\sig_next_strt_offset_reg[3]_0 [3]),
        .I2(out[2]),
        .I3(\sig_next_strt_offset_reg[3]_0 [2]),
        .O(\sig_next_strt_offset_reg[3] ));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][10]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][10]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[18]),
        .Q(out[18]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][11]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][11]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[17]),
        .Q(out[17]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][12]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][12]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[16]),
        .Q(out[16]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][13]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][13]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[15]),
        .Q(out[15]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][14]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][14]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[14]),
        .Q(out[14]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][15]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][15]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[13]),
        .Q(out[13]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][16]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][16]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[12]),
        .Q(out[12]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][17]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][17]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[11]),
        .Q(out[11]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][18]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][18]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[10]),
        .Q(out[10]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][19]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][19]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[9]),
        .Q(out[9]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][1]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][1]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[26]),
        .Q(out[26]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][20]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][20]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[8]),
        .Q(out[8]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][21]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][21]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[7]),
        .Q(out[7]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][22]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][22]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[6]),
        .Q(out[6]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][23]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][23]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[5]),
        .Q(out[5]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][24]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][24]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[4]),
        .Q(out[4]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][25]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][25]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[3]),
        .Q(out[3]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][26]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][26]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[2]),
        .Q(out[2]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][27]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][27]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[1]),
        .Q(out[1]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][28]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][28]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[0]),
        .Q(out[0]));
  LUT3 #(
    .INIT(8'h20)) 
    \INFERRED_GEN.data_reg[3][28]_srl4_i_1__1 
       (.I0(sig_mstr2dre_cmd_valid),
        .I1(sig_curr_eof_reg_reg),
        .I2(sig_curr_eof_reg_reg_0),
        .O(\USE_SRL_FIFO.sig_wr_fifo ));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][2]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][2]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[25]),
        .Q(out[25]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][3]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][3]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[24]),
        .Q(out[24]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][5]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][5]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[23]),
        .Q(out[23]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][6]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][6]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[22]),
        .Q(out[22]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][7]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][7]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[21]),
        .Q(out[21]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][8]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][8]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[20]),
        .Q(out[20]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_INCLUDE_REALIGNER.I_S2MM_REALIGNER/I_DRE_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][9]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][9]_srl4 
       (.A0(Q[0]),
        .A1(Q[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(\USE_SRL_FIFO.sig_wr_fifo ),
        .CLK(m_axi_s2mm_aclk),
        .D(in[19]),
        .Q(out[19]));
  (* SOFT_HLUTNM = "soft_lutpair428" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \sig_next_strt_offset[0]_i_1 
       (.I0(out[4]),
        .I1(\sig_next_strt_offset_reg[3]_0 [0]),
        .O(\sig_next_strt_offset_reg[2] [0]));
  LUT5 #(
    .INIT(32'hE81717E8)) 
    \sig_next_strt_offset[3]_i_1 
       (.I0(out[6]),
        .I1(\sig_next_strt_offset[3]_i_2_n_0 ),
        .I2(\sig_next_strt_offset_reg[3]_0 [2]),
        .I3(\sig_next_strt_offset_reg[3]_0 [3]),
        .I4(out[7]),
        .O(\sig_next_strt_offset_reg[2] [1]));
  (* SOFT_HLUTNM = "soft_lutpair428" *) 
  LUT4 #(
    .INIT(16'hF880)) 
    \sig_next_strt_offset[3]_i_2 
       (.I0(out[4]),
        .I1(\sig_next_strt_offset_reg[3]_0 [0]),
        .I2(out[5]),
        .I3(\sig_next_strt_offset_reg[3]_0 [1]),
        .O(\sig_next_strt_offset[3]_i_2_n_0 ));
endmodule

(* ORIG_REF_NAME = "dynshreg_f" *) 
module design_1_axi_dma_0_0_dynshreg_f__parameterized5
   (sel,
    D,
    out,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg,
    sig_last_dbeat3_out,
    sig_single_dbeat2_out,
    \sig_dbeat_cntr_reg[0] ,
    sig_mstr2data_cmd_valid,
    sig_next_sequential_reg_reg,
    sig_next_sequential_reg_reg_0,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_first_dbeat_reg,
    sig_first_dbeat_reg_0,
    \sig_dbeat_cntr_reg[0]_0 ,
    sig_last_dbeat_reg,
    sig_dbeat_cntr_eq_1,
    Q,
    sig_next_calc_error_reg_reg,
    sig_next_calc_error_reg_reg_0,
    m_axi_s2mm_aclk);
  output sel;
  output [2:0]D;
  output [10:0]out;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  output sig_last_dbeat3_out;
  output sig_single_dbeat2_out;
  output [0:0]\sig_dbeat_cntr_reg[0] ;
  input sig_mstr2data_cmd_valid;
  input sig_next_sequential_reg_reg;
  input sig_next_sequential_reg_reg_0;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_first_dbeat_reg;
  input sig_first_dbeat_reg_0;
  input \sig_dbeat_cntr_reg[0]_0 ;
  input sig_last_dbeat_reg;
  input sig_dbeat_cntr_eq_1;
  input [0:0]Q;
  input [11:0]sig_next_calc_error_reg_reg;
  input [1:0]sig_next_calc_error_reg_reg_0;
  input m_axi_s2mm_aclk;

  wire [2:0]D;
  wire [0:0]Q;
  wire m_axi_s2mm_aclk;
  wire [10:0]out;
  wire sel;
  wire [8:8]sig_cmd_fifo_data_out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  wire sig_dbeat_cntr_eq_1;
  wire [0:0]\sig_dbeat_cntr_reg[0] ;
  wire \sig_dbeat_cntr_reg[0]_0 ;
  wire sig_first_dbeat_reg;
  wire sig_first_dbeat_reg_0;
  wire sig_last_dbeat3_out;
  wire sig_last_dbeat_i_4__0_n_0;
  wire sig_last_dbeat_reg;
  wire sig_mstr2data_cmd_valid;
  wire [11:0]sig_next_calc_error_reg_reg;
  wire [1:0]sig_next_calc_error_reg_reg_0;
  wire sig_next_sequential_reg_reg;
  wire sig_next_sequential_reg_reg_0;
  wire sig_single_dbeat2_out;

  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][0]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][0]_srl4 
       (.A0(sig_next_calc_error_reg_reg_0[0]),
        .A1(sig_next_calc_error_reg_reg_0[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(sig_next_calc_error_reg_reg[11]),
        .Q(out[10]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][1]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][1]_srl4 
       (.A0(sig_next_calc_error_reg_reg_0[0]),
        .A1(sig_next_calc_error_reg_reg_0[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(sig_next_calc_error_reg_reg[10]),
        .Q(out[9]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][2]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][2]_srl4 
       (.A0(sig_next_calc_error_reg_reg_0[0]),
        .A1(sig_next_calc_error_reg_reg_0[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(sig_next_calc_error_reg_reg[9]),
        .Q(out[8]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][40]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][40]_srl4 
       (.A0(sig_next_calc_error_reg_reg_0[0]),
        .A1(sig_next_calc_error_reg_reg_0[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(sig_next_calc_error_reg_reg[8]),
        .Q(out[7]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][41]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][41]_srl4 
       (.A0(sig_next_calc_error_reg_reg_0[0]),
        .A1(sig_next_calc_error_reg_reg_0[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(sig_next_calc_error_reg_reg[7]),
        .Q(out[6]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][42]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][42]_srl4 
       (.A0(sig_next_calc_error_reg_reg_0[0]),
        .A1(sig_next_calc_error_reg_reg_0[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(sig_next_calc_error_reg_reg[6]),
        .Q(out[5]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][43]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][43]_srl4 
       (.A0(sig_next_calc_error_reg_reg_0[0]),
        .A1(sig_next_calc_error_reg_reg_0[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(sig_next_calc_error_reg_reg[5]),
        .Q(out[4]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][44]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][44]_srl4 
       (.A0(sig_next_calc_error_reg_reg_0[0]),
        .A1(sig_next_calc_error_reg_reg_0[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(sig_next_calc_error_reg_reg[4]),
        .Q(sig_cmd_fifo_data_out));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][45]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][45]_srl4 
       (.A0(sig_next_calc_error_reg_reg_0[0]),
        .A1(sig_next_calc_error_reg_reg_0[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(sig_next_calc_error_reg_reg[3]),
        .Q(out[3]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][46]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][46]_srl4 
       (.A0(sig_next_calc_error_reg_reg_0[0]),
        .A1(sig_next_calc_error_reg_reg_0[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(sig_next_calc_error_reg_reg[2]),
        .Q(out[2]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][47]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][47]_srl4 
       (.A0(sig_next_calc_error_reg_reg_0[0]),
        .A1(sig_next_calc_error_reg_reg_0[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(sig_next_calc_error_reg_reg[1]),
        .Q(out[1]));
  (* srl_bus_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3] " *) 
  (* srl_name = "U0/\\I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/I_WR_DATA_CNTL/GEN_DATA_CNTL_FIFO.I_DATA_CNTL_FIFO/USE_SRL_FIFO.I_SYNC_FIFO/I_SRL_FIFO_RBU_F/DYNSHREG_F_I/INFERRED_GEN.data_reg[3][48]_srl4 " *) 
  SRL16E #(
    .INIT(16'h0000)) 
    \INFERRED_GEN.data_reg[3][48]_srl4 
       (.A0(sig_next_calc_error_reg_reg_0[0]),
        .A1(sig_next_calc_error_reg_reg_0[1]),
        .A2(1'b0),
        .A3(1'b0),
        .CE(sel),
        .CLK(m_axi_s2mm_aclk),
        .D(sig_next_calc_error_reg_reg[0]),
        .Q(out[0]));
  LUT3 #(
    .INIT(8'h08)) 
    \INFERRED_GEN.data_reg[3][48]_srl4_i_1__0 
       (.I0(sig_mstr2data_cmd_valid),
        .I1(sig_next_sequential_reg_reg),
        .I2(sig_next_sequential_reg_reg_0),
        .O(sel));
  LUT3 #(
    .INIT(8'h8B)) 
    \sig_dbeat_cntr[0]_i_1__0 
       (.I0(sig_cmd_fifo_data_out),
        .I1(\sig_dbeat_cntr_reg[0]_0 ),
        .I2(Q),
        .O(\sig_dbeat_cntr_reg[0] ));
  LUT6 #(
    .INIT(64'h888800A08888A0A0)) 
    sig_first_dbeat_i_1__0
       (.I0(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I1(sig_last_dbeat_i_4__0_n_0),
        .I2(sig_first_dbeat_reg),
        .I3(sig_first_dbeat_reg_0),
        .I4(\sig_dbeat_cntr_reg[0]_0 ),
        .I5(sig_last_dbeat_reg),
        .O(sig_cmd_stat_rst_user_reg_n_cdc_from_reg));
  (* SOFT_HLUTNM = "soft_lutpair447" *) 
  LUT5 #(
    .INIT(32'h74440000)) 
    sig_last_dbeat_i_2__0
       (.I0(sig_last_dbeat_i_4__0_n_0),
        .I1(\sig_dbeat_cntr_reg[0]_0 ),
        .I2(sig_last_dbeat_reg),
        .I3(sig_dbeat_cntr_eq_1),
        .I4(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_last_dbeat3_out));
  LUT5 #(
    .INIT(32'hFFFFFFFE)) 
    sig_last_dbeat_i_4__0
       (.I0(out[7]),
        .I1(out[6]),
        .I2(out[5]),
        .I3(sig_cmd_fifo_data_out),
        .I4(out[4]),
        .O(sig_last_dbeat_i_4__0_n_0));
  (* SOFT_HLUTNM = "soft_lutpair448" *) 
  LUT4 #(
    .INIT(16'h0001)) 
    \sig_next_strt_strb_reg[0]_i_1 
       (.I0(out[2]),
        .I1(out[1]),
        .I2(out[0]),
        .I3(out[3]),
        .O(D[0]));
  (* SOFT_HLUTNM = "soft_lutpair448" *) 
  LUT4 #(
    .INIT(16'h777F)) 
    \sig_next_strt_strb_reg[12]_i_1 
       (.I0(out[3]),
        .I1(out[2]),
        .I2(out[1]),
        .I3(out[0]),
        .O(D[2]));
  LUT1 #(
    .INIT(2'h1)) 
    \sig_next_strt_strb_reg[7]_i_1 
       (.I0(out[3]),
        .O(D[1]));
  (* SOFT_HLUTNM = "soft_lutpair447" *) 
  LUT3 #(
    .INIT(8'h40)) 
    sig_single_dbeat_i_1
       (.I0(sig_last_dbeat_i_4__0_n_0),
        .I1(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I2(\sig_dbeat_cntr_reg[0]_0 ),
        .O(sig_single_dbeat2_out));
endmodule

module design_1_axi_dma_0_0_srl_fifo_f
   (FIFO_Full_reg,
    sig_halt_reg_reg,
    sig_cmd2addr_valid_reg,
    p_0_in,
    out,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_data2addr_stop_req,
    FIFO_Full_reg_0,
    sig_mstr2addr_cmd_valid,
    \INFERRED_GEN.cnt_i_reg[0] ,
    in);
  output FIFO_Full_reg;
  output sig_halt_reg_reg;
  output sig_cmd2addr_valid_reg;
  output p_0_in;
  output [39:0]out;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_data2addr_stop_req;
  input FIFO_Full_reg_0;
  input sig_mstr2addr_cmd_valid;
  input \INFERRED_GEN.cnt_i_reg[0] ;
  input [38:0]in;

  wire FIFO_Full_reg;
  wire FIFO_Full_reg_0;
  wire \INFERRED_GEN.cnt_i_reg[0] ;
  wire [38:0]in;
  wire m_axi_s2mm_aclk;
  wire [39:0]out;
  wire p_0_in;
  wire sig_cmd2addr_valid_reg;
  wire sig_data2addr_stop_req;
  wire sig_halt_reg_reg;
  wire sig_mstr2addr_cmd_valid;
  wire sig_stream_rst;

  design_1_axi_dma_0_0_srl_fifo_rbu_f I_SRL_FIFO_RBU_F
       (.FIFO_Full_reg_0(FIFO_Full_reg),
        .FIFO_Full_reg_1(FIFO_Full_reg_0),
        .\INFERRED_GEN.cnt_i_reg[0] (\INFERRED_GEN.cnt_i_reg[0] ),
        .in(in),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(out),
        .p_0_in(p_0_in),
        .sel(sig_cmd2addr_valid_reg),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_halt_reg_reg(sig_halt_reg_reg),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid),
        .sig_stream_rst(sig_stream_rst));
endmodule

(* ORIG_REF_NAME = "srl_fifo_f" *) 
module design_1_axi_dma_0_0_srl_fifo_f_23
   (FIFO_Full_reg,
    sig_calc_error_reg_reg,
    out,
    \INFERRED_GEN.cnt_i_reg[2] ,
    sig_halt_reg_reg,
    FIFO_Full_reg_0,
    SS,
    m_axi_mm2s_aclk,
    sig_addr_reg_empty,
    sig_sf_allow_addr_req,
    sig_data2addr_stop_req,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_mstr2addr_cmd_valid,
    \INFERRED_GEN.cnt_i_reg[1] ,
    in);
  output FIFO_Full_reg;
  output sig_calc_error_reg_reg;
  output [38:0]out;
  output \INFERRED_GEN.cnt_i_reg[2] ;
  output sig_halt_reg_reg;
  output FIFO_Full_reg_0;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input sig_addr_reg_empty;
  input sig_sf_allow_addr_req;
  input sig_data2addr_stop_req;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_mstr2addr_cmd_valid;
  input \INFERRED_GEN.cnt_i_reg[1] ;
  input [37:0]in;

  wire FIFO_Full_reg;
  wire FIFO_Full_reg_0;
  wire \INFERRED_GEN.cnt_i_reg[1] ;
  wire \INFERRED_GEN.cnt_i_reg[2] ;
  wire [0:0]SS;
  wire [37:0]in;
  wire m_axi_mm2s_aclk;
  wire [38:0]out;
  wire sig_addr_reg_empty;
  wire sig_calc_error_reg_reg;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_data2addr_stop_req;
  wire sig_halt_reg_reg;
  wire sig_mstr2addr_cmd_valid;
  wire sig_sf_allow_addr_req;

  design_1_axi_dma_0_0_srl_fifo_rbu_f_24 I_SRL_FIFO_RBU_F
       (.FIFO_Full_reg_0(FIFO_Full_reg),
        .FIFO_Full_reg_1(FIFO_Full_reg_0),
        .\INFERRED_GEN.cnt_i_reg[1] (\INFERRED_GEN.cnt_i_reg[1] ),
        .\INFERRED_GEN.cnt_i_reg[2] (\INFERRED_GEN.cnt_i_reg[2] ),
        .SS(SS),
        .in(in),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .out(out),
        .sig_addr_reg_empty(sig_addr_reg_empty),
        .sig_calc_error_reg_reg(sig_calc_error_reg_reg),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_halt_reg_reg(sig_halt_reg_reg),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid),
        .sig_sf_allow_addr_req(sig_sf_allow_addr_req));
endmodule

(* ORIG_REF_NAME = "srl_fifo_f" *) 
module design_1_axi_dma_0_0_srl_fifo_f__parameterized0
   (FIFO_Full_reg,
    D,
    sig_last_dbeat_reg,
    m_axi_mm2s_rlast_0,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg,
    sig_first_dbeat_reg,
    FIFO_Full_reg_0,
    E,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0,
    out,
    SS,
    m_axi_mm2s_aclk,
    Q,
    \sig_dbeat_cntr_reg[5] ,
    m_axi_mm2s_rlast,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_first_dbeat_reg_0,
    sig_last_dbeat_reg_0,
    sig_last_dbeat_reg_1,
    sig_first_dbeat,
    \INFERRED_GEN.cnt_i_reg[0] ,
    sig_mstr2data_cmd_valid,
    sig_ld_new_cmd_reg,
    sig_next_sequential_reg,
    sig_dqual_reg_empty,
    sig_next_calc_error_reg,
    sig_rsc2stat_status_valid,
    sig_stat2rsc_status_ready,
    sig_next_cmd_cmplt_reg_i_4,
    full,
    sig_dqual_reg_empty_reg,
    m_axi_mm2s_rvalid,
    sig_next_cmd_cmplt_reg_i_3,
    sig_dqual_reg_full,
    in);
  output FIFO_Full_reg;
  output [7:0]D;
  output sig_last_dbeat_reg;
  output m_axi_mm2s_rlast_0;
  output \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  output sig_first_dbeat_reg;
  output FIFO_Full_reg_0;
  output [0:0]E;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  output [35:0]out;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input [7:0]Q;
  input \sig_dbeat_cntr_reg[5] ;
  input m_axi_mm2s_rlast;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_first_dbeat_reg_0;
  input sig_last_dbeat_reg_0;
  input sig_last_dbeat_reg_1;
  input sig_first_dbeat;
  input \INFERRED_GEN.cnt_i_reg[0] ;
  input sig_mstr2data_cmd_valid;
  input sig_ld_new_cmd_reg;
  input sig_next_sequential_reg;
  input sig_dqual_reg_empty;
  input sig_next_calc_error_reg;
  input sig_rsc2stat_status_valid;
  input sig_stat2rsc_status_ready;
  input [2:0]sig_next_cmd_cmplt_reg_i_4;
  input full;
  input sig_dqual_reg_empty_reg;
  input m_axi_mm2s_rvalid;
  input sig_next_cmd_cmplt_reg_i_3;
  input sig_dqual_reg_full;
  input [39:0]in;

  wire [7:0]D;
  wire [0:0]E;
  wire FIFO_Full_reg;
  wire FIFO_Full_reg_0;
  wire \INFERRED_GEN.cnt_i_reg[0] ;
  wire [7:0]Q;
  wire [0:0]SS;
  wire full;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  wire [39:0]in;
  wire m_axi_mm2s_aclk;
  wire m_axi_mm2s_rlast;
  wire m_axi_mm2s_rlast_0;
  wire m_axi_mm2s_rvalid;
  wire [35:0]out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  wire \sig_dbeat_cntr_reg[5] ;
  wire sig_dqual_reg_empty;
  wire sig_dqual_reg_empty_reg;
  wire sig_dqual_reg_full;
  wire sig_first_dbeat;
  wire sig_first_dbeat_reg;
  wire sig_first_dbeat_reg_0;
  wire sig_last_dbeat_reg;
  wire sig_last_dbeat_reg_0;
  wire sig_last_dbeat_reg_1;
  wire sig_ld_new_cmd_reg;
  wire sig_mstr2data_cmd_valid;
  wire sig_next_calc_error_reg;
  wire sig_next_cmd_cmplt_reg_i_3;
  wire [2:0]sig_next_cmd_cmplt_reg_i_4;
  wire sig_next_sequential_reg;
  wire sig_rsc2stat_status_valid;
  wire sig_stat2rsc_status_ready;

  design_1_axi_dma_0_0_srl_fifo_rbu_f__parameterized0 I_SRL_FIFO_RBU_F
       (.D(D),
        .E(E),
        .FIFO_Full_reg_0(FIFO_Full_reg),
        .FIFO_Full_reg_1(FIFO_Full_reg_0),
        .\INFERRED_GEN.cnt_i_reg[0] (\INFERRED_GEN.cnt_i_reg[0] ),
        .Q(Q),
        .SS(SS),
        .full(full),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg (\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .in(in),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .m_axi_mm2s_rlast(m_axi_mm2s_rlast),
        .m_axi_mm2s_rlast_0(m_axi_mm2s_rlast_0),
        .m_axi_mm2s_rvalid(m_axi_mm2s_rvalid),
        .out(out),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg(sig_cmd_stat_rst_user_reg_n_cdc_from_reg),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0(sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0),
        .\sig_dbeat_cntr_reg[5] (\sig_dbeat_cntr_reg[5] ),
        .sig_dqual_reg_empty(sig_dqual_reg_empty),
        .sig_dqual_reg_empty_reg(sig_dqual_reg_empty_reg),
        .sig_dqual_reg_full(sig_dqual_reg_full),
        .sig_first_dbeat(sig_first_dbeat),
        .sig_first_dbeat_reg(sig_first_dbeat_reg),
        .sig_first_dbeat_reg_0(sig_first_dbeat_reg_0),
        .sig_last_dbeat_reg(sig_last_dbeat_reg),
        .sig_last_dbeat_reg_0(sig_last_dbeat_reg_0),
        .sig_last_dbeat_reg_1(sig_last_dbeat_reg_1),
        .sig_ld_new_cmd_reg(sig_ld_new_cmd_reg),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_next_calc_error_reg(sig_next_calc_error_reg),
        .sig_next_cmd_cmplt_reg_i_3(sig_next_cmd_cmplt_reg_i_3),
        .sig_next_cmd_cmplt_reg_i_4(sig_next_cmd_cmplt_reg_i_4),
        .sig_next_sequential_reg(sig_next_sequential_reg),
        .sig_rsc2stat_status_valid(sig_rsc2stat_status_valid),
        .sig_stat2rsc_status_ready(sig_stat2rsc_status_ready));
endmodule

(* ORIG_REF_NAME = "srl_fifo_f" *) 
module design_1_axi_dma_0_0_srl_fifo_f__parameterized1
   (FIFO_Full_reg,
    \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ,
    Q,
    FIFO_Full_reg_0,
    E,
    D,
    SS,
    m_axi_mm2s_aclk,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ,
    sig_sf2dre_use_autodest,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_mstr2sf_cmd_valid,
    \INFERRED_GEN.cnt_i_reg[0] ,
    FIFO_Full_reg_1,
    dout,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ,
    in);
  output FIFO_Full_reg;
  output \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ;
  output [0:0]Q;
  output FIFO_Full_reg_0;
  output [0:0]E;
  output [3:0]D;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ;
  input sig_sf2dre_use_autodest;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_mstr2sf_cmd_valid;
  input \INFERRED_GEN.cnt_i_reg[0] ;
  input FIFO_Full_reg_1;
  input [0:0]dout;
  input \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ;
  input [4:0]in;

  wire [3:0]D;
  wire [0:0]E;
  wire FIFO_Full_reg;
  wire FIFO_Full_reg_0;
  wire FIFO_Full_reg_1;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ;
  wire \INFERRED_GEN.cnt_i_reg[0] ;
  wire [0:0]Q;
  wire [0:0]SS;
  wire [0:0]dout;
  wire [4:0]in;
  wire m_axi_mm2s_aclk;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_mstr2sf_cmd_valid;
  wire sig_sf2dre_use_autodest;

  design_1_axi_dma_0_0_srl_fifo_rbu_f__parameterized1 I_SRL_FIFO_RBU_F
       (.D(D),
        .E(E),
        .FIFO_Full_reg_0(FIFO_Full_reg),
        .FIFO_Full_reg_1(FIFO_Full_reg_1),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] (\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 (\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ),
        .\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg (\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ),
        .\INFERRED_GEN.cnt_i_reg[0] (\INFERRED_GEN.cnt_i_reg[0] ),
        .Q(Q),
        .SS(SS),
        .dout(dout),
        .in(in),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .sel(FIFO_Full_reg_0),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_mstr2sf_cmd_valid(sig_mstr2sf_cmd_valid),
        .sig_sf2dre_use_autodest(sig_sf2dre_use_autodest));
endmodule

(* ORIG_REF_NAME = "srl_fifo_f" *) 
module design_1_axi_dma_0_0_srl_fifo_f__parameterized2
   (\GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ,
    out,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ,
    D,
    m_axi_s2mm_bready,
    E,
    \INFERRED_GEN.cnt_i_reg[3] ,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    wsc2stat_status,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ,
    \sig_addr_posted_cntr_reg[3] ,
    Q,
    sig_inhibit_rdy_n,
    sig_halt_reg,
    m_axi_s2mm_bvalid,
    sig_push_coelsc_reg,
    \INFERRED_GEN.cnt_i_reg[1] ,
    m_axi_s2mm_bresp);
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ;
  output [0:0]out;
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ;
  output [2:0]D;
  output m_axi_s2mm_bready;
  output [0:0]E;
  output [0:0]\INFERRED_GEN.cnt_i_reg[3] ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input [1:0]wsc2stat_status;
  input [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ;
  input \sig_addr_posted_cntr_reg[3] ;
  input [3:0]Q;
  input sig_inhibit_rdy_n;
  input sig_halt_reg;
  input m_axi_s2mm_bvalid;
  input sig_push_coelsc_reg;
  input \INFERRED_GEN.cnt_i_reg[1] ;
  input [1:0]m_axi_s2mm_bresp;

  wire [2:0]D;
  wire [0:0]E;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ;
  wire [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ;
  wire \INFERRED_GEN.cnt_i_reg[1] ;
  wire [0:0]\INFERRED_GEN.cnt_i_reg[3] ;
  wire [3:0]Q;
  wire m_axi_s2mm_aclk;
  wire m_axi_s2mm_bready;
  wire [1:0]m_axi_s2mm_bresp;
  wire m_axi_s2mm_bvalid;
  wire [0:0]out;
  wire \sig_addr_posted_cntr_reg[3] ;
  wire sig_halt_reg;
  wire sig_inhibit_rdy_n;
  wire sig_push_coelsc_reg;
  wire sig_stream_rst;
  wire [1:0]wsc2stat_status;

  design_1_axi_dma_0_0_srl_fifo_rbu_f__parameterized2 I_SRL_FIFO_RBU_F
       (.D(D),
        .E(E),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 (\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ),
        .\INFERRED_GEN.cnt_i_reg[1] (\INFERRED_GEN.cnt_i_reg[1] ),
        .\INFERRED_GEN.cnt_i_reg[3] (\INFERRED_GEN.cnt_i_reg[3] ),
        .Q(Q),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .m_axi_s2mm_bready(m_axi_s2mm_bready),
        .m_axi_s2mm_bresp(m_axi_s2mm_bresp),
        .m_axi_s2mm_bvalid(m_axi_s2mm_bvalid),
        .out(out),
        .\sig_addr_posted_cntr_reg[3] (\sig_addr_posted_cntr_reg[3] ),
        .sig_halt_reg(sig_halt_reg),
        .sig_inhibit_rdy_n(sig_inhibit_rdy_n),
        .sig_push_coelsc_reg(sig_push_coelsc_reg),
        .sig_stream_rst(sig_stream_rst),
        .wsc2stat_status(wsc2stat_status));
endmodule

(* ORIG_REF_NAME = "srl_fifo_f" *) 
module design_1_axi_dma_0_0_srl_fifo_f__parameterized3
   (FIFO_Full_reg,
    D,
    out,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ,
    p_0_in,
    \INFERRED_GEN.cnt_i_reg[3] ,
    E,
    sig_coelsc_interr_reg0,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    Q,
    sig_coelsc_reg_empty,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ,
    sig_data2wsc_valid,
    \INFERRED_GEN.cnt_i_reg[0] ,
    wsc2stat_status,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ,
    in);
  output FIFO_Full_reg;
  output [2:0]D;
  output [22:0]out;
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ;
  output p_0_in;
  output \INFERRED_GEN.cnt_i_reg[3] ;
  output [0:0]E;
  output sig_coelsc_interr_reg0;
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input [3:0]Q;
  input sig_coelsc_reg_empty;
  input [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ;
  input sig_data2wsc_valid;
  input \INFERRED_GEN.cnt_i_reg[0] ;
  input [2:0]wsc2stat_status;
  input [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ;
  input [22:0]in;

  wire [2:0]D;
  wire [0:0]E;
  wire FIFO_Full_reg;
  wire [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ;
  wire [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ;
  wire \INFERRED_GEN.cnt_i_reg[0] ;
  wire \INFERRED_GEN.cnt_i_reg[3] ;
  wire [3:0]Q;
  wire [22:0]in;
  wire m_axi_s2mm_aclk;
  wire [22:0]out;
  wire p_0_in;
  wire sig_coelsc_interr_reg0;
  wire sig_coelsc_reg_empty;
  wire sig_data2wsc_valid;
  wire sig_stream_rst;
  wire [2:0]wsc2stat_status;

  design_1_axi_dma_0_0_srl_fifo_rbu_f__parameterized3 I_SRL_FIFO_RBU_F
       (.D(D),
        .E(E),
        .FIFO_Full_reg_0(FIFO_Full_reg),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ),
        .\INFERRED_GEN.cnt_i_reg[0] (\INFERRED_GEN.cnt_i_reg[0] ),
        .\INFERRED_GEN.cnt_i_reg[3] (\INFERRED_GEN.cnt_i_reg[3] ),
        .Q(Q),
        .in(in),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(out),
        .p_0_in(p_0_in),
        .sig_coelsc_interr_reg0(sig_coelsc_interr_reg0),
        .sig_coelsc_reg_empty(sig_coelsc_reg_empty),
        .sig_data2wsc_valid(sig_data2wsc_valid),
        .sig_stream_rst(sig_stream_rst),
        .wsc2stat_status(wsc2stat_status));
endmodule

(* ORIG_REF_NAME = "srl_fifo_f" *) 
module design_1_axi_dma_0_0_srl_fifo_f__parameterized4
   (FIFO_Full_reg,
    Q,
    D,
    out,
    sig_sm_ld_dre_cmd_ns,
    sig_sm_pop_cmd_fifo_ns,
    \sig_next_strt_offset_reg[2] ,
    \sig_next_strt_offset_reg[3] ,
    \sig_next_strt_offset_reg[2]_0 ,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_sm_pop_cmd_fifo,
    \INFERRED_GEN.cnt_i_reg[0] ,
    sig_mstr2dre_cmd_valid,
    \FSM_sequential_sig_cmdcntl_sm_state_reg[1] ,
    sig_need_cmd_flush,
    \FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ,
    \sig_next_strt_offset_reg[3]_0 ,
    in);
  output FIFO_Full_reg;
  output [0:0]Q;
  output [2:0]D;
  output [25:0]out;
  output sig_sm_ld_dre_cmd_ns;
  output sig_sm_pop_cmd_fifo_ns;
  output [1:0]\sig_next_strt_offset_reg[2] ;
  output \sig_next_strt_offset_reg[3] ;
  output [0:0]\sig_next_strt_offset_reg[2]_0 ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_sm_pop_cmd_fifo;
  input \INFERRED_GEN.cnt_i_reg[0] ;
  input sig_mstr2dre_cmd_valid;
  input [2:0]\FSM_sequential_sig_cmdcntl_sm_state_reg[1] ;
  input sig_need_cmd_flush;
  input \FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ;
  input [3:0]\sig_next_strt_offset_reg[3]_0 ;
  input [26:0]in;

  wire [2:0]D;
  wire FIFO_Full_reg;
  wire [2:0]\FSM_sequential_sig_cmdcntl_sm_state_reg[1] ;
  wire \FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ;
  wire \INFERRED_GEN.cnt_i_reg[0] ;
  wire [0:0]Q;
  wire [26:0]in;
  wire m_axi_s2mm_aclk;
  wire [25:0]out;
  wire sig_mstr2dre_cmd_valid;
  wire sig_need_cmd_flush;
  wire [1:0]\sig_next_strt_offset_reg[2] ;
  wire [0:0]\sig_next_strt_offset_reg[2]_0 ;
  wire \sig_next_strt_offset_reg[3] ;
  wire [3:0]\sig_next_strt_offset_reg[3]_0 ;
  wire sig_sm_ld_dre_cmd_ns;
  wire sig_sm_pop_cmd_fifo;
  wire sig_sm_pop_cmd_fifo_ns;
  wire sig_stream_rst;

  design_1_axi_dma_0_0_srl_fifo_rbu_f__parameterized4 I_SRL_FIFO_RBU_F
       (.D(D),
        .FIFO_Full_reg_0(FIFO_Full_reg),
        .\FSM_sequential_sig_cmdcntl_sm_state_reg[1] (\FSM_sequential_sig_cmdcntl_sm_state_reg[1] ),
        .\FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 (\FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ),
        .\INFERRED_GEN.cnt_i_reg[0] (\INFERRED_GEN.cnt_i_reg[0] ),
        .Q(Q),
        .in(in),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(out),
        .sig_mstr2dre_cmd_valid(sig_mstr2dre_cmd_valid),
        .sig_need_cmd_flush(sig_need_cmd_flush),
        .\sig_next_strt_offset_reg[2] (\sig_next_strt_offset_reg[2] ),
        .\sig_next_strt_offset_reg[2]_0 (\sig_next_strt_offset_reg[2]_0 ),
        .\sig_next_strt_offset_reg[3] (\sig_next_strt_offset_reg[3] ),
        .\sig_next_strt_offset_reg[3]_0 (\sig_next_strt_offset_reg[3]_0 ),
        .sig_sm_ld_dre_cmd_ns(sig_sm_ld_dre_cmd_ns),
        .sig_sm_pop_cmd_fifo(sig_sm_pop_cmd_fifo),
        .sig_sm_pop_cmd_fifo_ns(sig_sm_pop_cmd_fifo_ns),
        .sig_stream_rst(sig_stream_rst));
endmodule

(* ORIG_REF_NAME = "srl_fifo_f" *) 
module design_1_axi_dma_0_0_srl_fifo_f__parameterized5
   (FIFO_Full_reg,
    sig_next_calc_error_reg_reg,
    sig_dqual_reg_empty_reg,
    D,
    out,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg,
    sig_s_ready_out_reg,
    \sig_dbeat_cntr_reg[6] ,
    E,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0,
    sig_last_dbeat3_out,
    sig_ld_new_cmd_reg_reg,
    sig_single_dbeat2_out,
    sig_data2mstr_cmd_ready,
    sig_addr_chan_rdy0,
    sig_stop_wvalid,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_mstr2data_cmd_valid,
    \INFERRED_GEN.cnt_i_reg[0] ,
    sig_next_calc_error_reg,
    sig_next_strt_strb_reg,
    sig_next_calc_error_reg_reg_0,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_first_dbeat_reg,
    Q,
    \sig_dbeat_cntr_reg[5] ,
    sig_dbeat_cntr_eq_0,
    sig_first_dbeat_reg_0,
    sig_dbeat_cntr_eq_1,
    sig_ld_new_cmd_reg,
    \sig_dbeat_cntr_reg[7] ,
    sig_dqual_reg_empty,
    sig_next_sequential_reg,
    sig_dqual_reg_empty_reg_0,
    sig_stat2wsc_status_ready,
    wsc2stat_status_valid,
    sig_wdc_status_going_full,
    sig_dqual_reg_empty_reg_1,
    sig_dqual_reg_empty_reg_2,
    sig_dqual_reg_empty_reg_3,
    sig_last_mmap_dbeat_reg,
    sig_m_valid_dup_i_2__0,
    sig_m_valid_dup_i_2__0_0,
    sig_m_valid_dup_i_2__0_1,
    sig_next_calc_error_reg_reg_1);
  output FIFO_Full_reg;
  output sig_next_calc_error_reg_reg;
  output sig_dqual_reg_empty_reg;
  output [2:0]D;
  output [6:0]out;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  output sig_s_ready_out_reg;
  output [7:0]\sig_dbeat_cntr_reg[6] ;
  output [0:0]E;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  output sig_last_dbeat3_out;
  output sig_ld_new_cmd_reg_reg;
  output sig_single_dbeat2_out;
  output sig_data2mstr_cmd_ready;
  output sig_addr_chan_rdy0;
  output sig_stop_wvalid;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_mstr2data_cmd_valid;
  input \INFERRED_GEN.cnt_i_reg[0] ;
  input sig_next_calc_error_reg;
  input [0:0]sig_next_strt_strb_reg;
  input sig_next_calc_error_reg_reg_0;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_first_dbeat_reg;
  input [7:0]Q;
  input \sig_dbeat_cntr_reg[5] ;
  input sig_dbeat_cntr_eq_0;
  input sig_first_dbeat_reg_0;
  input sig_dbeat_cntr_eq_1;
  input sig_ld_new_cmd_reg;
  input \sig_dbeat_cntr_reg[7] ;
  input sig_dqual_reg_empty;
  input sig_next_sequential_reg;
  input sig_dqual_reg_empty_reg_0;
  input sig_stat2wsc_status_ready;
  input wsc2stat_status_valid;
  input sig_wdc_status_going_full;
  input sig_dqual_reg_empty_reg_1;
  input sig_dqual_reg_empty_reg_2;
  input sig_dqual_reg_empty_reg_3;
  input sig_last_mmap_dbeat_reg;
  input sig_m_valid_dup_i_2__0;
  input [2:0]sig_m_valid_dup_i_2__0_0;
  input sig_m_valid_dup_i_2__0_1;
  input [11:0]sig_next_calc_error_reg_reg_1;

  wire [2:0]D;
  wire [0:0]E;
  wire FIFO_Full_reg;
  wire \INFERRED_GEN.cnt_i_reg[0] ;
  wire [7:0]Q;
  wire m_axi_s2mm_aclk;
  wire [6:0]out;
  wire sig_addr_chan_rdy0;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  wire sig_data2mstr_cmd_ready;
  wire sig_dbeat_cntr_eq_0;
  wire sig_dbeat_cntr_eq_1;
  wire \sig_dbeat_cntr_reg[5] ;
  wire [7:0]\sig_dbeat_cntr_reg[6] ;
  wire \sig_dbeat_cntr_reg[7] ;
  wire sig_dqual_reg_empty;
  wire sig_dqual_reg_empty_reg;
  wire sig_dqual_reg_empty_reg_0;
  wire sig_dqual_reg_empty_reg_1;
  wire sig_dqual_reg_empty_reg_2;
  wire sig_dqual_reg_empty_reg_3;
  wire sig_first_dbeat_reg;
  wire sig_first_dbeat_reg_0;
  wire sig_last_dbeat3_out;
  wire sig_last_mmap_dbeat_reg;
  wire sig_ld_new_cmd_reg;
  wire sig_ld_new_cmd_reg_reg;
  wire sig_m_valid_dup_i_2__0;
  wire [2:0]sig_m_valid_dup_i_2__0_0;
  wire sig_m_valid_dup_i_2__0_1;
  wire sig_mstr2data_cmd_valid;
  wire sig_next_calc_error_reg;
  wire sig_next_calc_error_reg_reg;
  wire sig_next_calc_error_reg_reg_0;
  wire [11:0]sig_next_calc_error_reg_reg_1;
  wire sig_next_sequential_reg;
  wire [0:0]sig_next_strt_strb_reg;
  wire sig_s_ready_out_reg;
  wire sig_single_dbeat2_out;
  wire sig_stat2wsc_status_ready;
  wire sig_stop_wvalid;
  wire sig_stream_rst;
  wire sig_wdc_status_going_full;
  wire wsc2stat_status_valid;

  design_1_axi_dma_0_0_srl_fifo_rbu_f__parameterized5 I_SRL_FIFO_RBU_F
       (.D(D),
        .E(E),
        .FIFO_Full_reg_0(FIFO_Full_reg),
        .\INFERRED_GEN.cnt_i_reg[0] (\INFERRED_GEN.cnt_i_reg[0] ),
        .Q(Q),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(out),
        .sig_addr_chan_rdy0(sig_addr_chan_rdy0),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg(sig_cmd_stat_rst_user_reg_n_cdc_from_reg),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0(sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0),
        .sig_data2mstr_cmd_ready(sig_data2mstr_cmd_ready),
        .sig_dbeat_cntr_eq_0(sig_dbeat_cntr_eq_0),
        .sig_dbeat_cntr_eq_1(sig_dbeat_cntr_eq_1),
        .\sig_dbeat_cntr_reg[5] (\sig_dbeat_cntr_reg[5] ),
        .\sig_dbeat_cntr_reg[6] (\sig_dbeat_cntr_reg[6] ),
        .\sig_dbeat_cntr_reg[7] (\sig_dbeat_cntr_reg[7] ),
        .sig_dqual_reg_empty(sig_dqual_reg_empty),
        .sig_dqual_reg_empty_reg(sig_dqual_reg_empty_reg),
        .sig_dqual_reg_empty_reg_0(sig_dqual_reg_empty_reg_0),
        .sig_dqual_reg_empty_reg_1(sig_dqual_reg_empty_reg_1),
        .sig_dqual_reg_empty_reg_2(sig_dqual_reg_empty_reg_2),
        .sig_dqual_reg_empty_reg_3(sig_dqual_reg_empty_reg_3),
        .sig_first_dbeat_reg(sig_first_dbeat_reg),
        .sig_first_dbeat_reg_0(sig_first_dbeat_reg_0),
        .sig_last_dbeat3_out(sig_last_dbeat3_out),
        .sig_last_mmap_dbeat_reg(sig_last_mmap_dbeat_reg),
        .sig_ld_new_cmd_reg(sig_ld_new_cmd_reg),
        .sig_ld_new_cmd_reg_reg(sig_ld_new_cmd_reg_reg),
        .sig_m_valid_dup_i_2__0(sig_m_valid_dup_i_2__0),
        .sig_m_valid_dup_i_2__0_0(sig_m_valid_dup_i_2__0_0),
        .sig_m_valid_dup_i_2__0_1(sig_m_valid_dup_i_2__0_1),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_next_calc_error_reg(sig_next_calc_error_reg),
        .sig_next_calc_error_reg_reg(sig_next_calc_error_reg_reg),
        .sig_next_calc_error_reg_reg_0(sig_next_calc_error_reg_reg_0),
        .sig_next_calc_error_reg_reg_1(sig_next_calc_error_reg_reg_1),
        .sig_next_sequential_reg(sig_next_sequential_reg),
        .sig_next_strt_strb_reg(sig_next_strt_strb_reg),
        .sig_s_ready_out_reg(sig_s_ready_out_reg),
        .sig_single_dbeat2_out(sig_single_dbeat2_out),
        .sig_stat2wsc_status_ready(sig_stat2wsc_status_ready),
        .sig_stop_wvalid(sig_stop_wvalid),
        .sig_stream_rst(sig_stream_rst),
        .sig_wdc_status_going_full(sig_wdc_status_going_full),
        .wsc2stat_status_valid(wsc2stat_status_valid));
endmodule

module design_1_axi_dma_0_0_srl_fifo_rbu_f
   (FIFO_Full_reg_0,
    sig_halt_reg_reg,
    sel,
    p_0_in,
    out,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_data2addr_stop_req,
    FIFO_Full_reg_1,
    sig_mstr2addr_cmd_valid,
    \INFERRED_GEN.cnt_i_reg[0] ,
    in);
  output FIFO_Full_reg_0;
  output sig_halt_reg_reg;
  output sel;
  output p_0_in;
  output [39:0]out;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_data2addr_stop_req;
  input FIFO_Full_reg_1;
  input sig_mstr2addr_cmd_valid;
  input \INFERRED_GEN.cnt_i_reg[0] ;
  input [38:0]in;

  wire CNTR_INCR_DECR_ADDN_F_I_n_2;
  wire CNTR_INCR_DECR_ADDN_F_I_n_3;
  wire FIFO_Full_reg_0;
  wire FIFO_Full_reg_1;
  wire \INFERRED_GEN.cnt_i_reg[0] ;
  wire fifo_full_p1;
  wire [38:0]in;
  wire m_axi_s2mm_aclk;
  wire [39:0]out;
  wire p_0_in;
  wire sel;
  wire sig_data2addr_stop_req;
  wire sig_halt_reg_reg;
  wire sig_mstr2addr_cmd_valid;
  wire sig_stream_rst;

  design_1_axi_dma_0_0_cntr_incr_decr_addn_f_4 CNTR_INCR_DECR_ADDN_F_I
       (.FIFO_Full_reg(FIFO_Full_reg_1),
        .FIFO_Full_reg_0(sel),
        .\INFERRED_GEN.cnt_i_reg[0]_0 (FIFO_Full_reg_0),
        .\INFERRED_GEN.cnt_i_reg[0]_1 (\INFERRED_GEN.cnt_i_reg[0] ),
        .Q({CNTR_INCR_DECR_ADDN_F_I_n_2,CNTR_INCR_DECR_ADDN_F_I_n_3}),
        .fifo_full_p1(fifo_full_p1),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_halt_reg_reg(sig_halt_reg_reg),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid),
        .sig_stream_rst(sig_stream_rst));
  design_1_axi_dma_0_0_dynshreg_f DYNSHREG_F_I
       (.Q({CNTR_INCR_DECR_ADDN_F_I_n_2,CNTR_INCR_DECR_ADDN_F_I_n_3}),
        .in(in),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(out),
        .p_0_in(p_0_in),
        .sig_calc_error_reg_reg(FIFO_Full_reg_0),
        .sig_calc_error_reg_reg_0(\INFERRED_GEN.cnt_i_reg[0] ),
        .sig_cmd2addr_valid_reg(sel),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid));
  FDRE FIFO_Full_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(fifo_full_p1),
        .Q(FIFO_Full_reg_0),
        .R(sig_stream_rst));
endmodule

(* ORIG_REF_NAME = "srl_fifo_rbu_f" *) 
module design_1_axi_dma_0_0_srl_fifo_rbu_f_24
   (FIFO_Full_reg_0,
    sig_calc_error_reg_reg,
    out,
    \INFERRED_GEN.cnt_i_reg[2] ,
    sig_halt_reg_reg,
    FIFO_Full_reg_1,
    SS,
    m_axi_mm2s_aclk,
    sig_addr_reg_empty,
    sig_sf_allow_addr_req,
    sig_data2addr_stop_req,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_mstr2addr_cmd_valid,
    \INFERRED_GEN.cnt_i_reg[1] ,
    in);
  output FIFO_Full_reg_0;
  output sig_calc_error_reg_reg;
  output [38:0]out;
  output \INFERRED_GEN.cnt_i_reg[2] ;
  output sig_halt_reg_reg;
  output FIFO_Full_reg_1;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input sig_addr_reg_empty;
  input sig_sf_allow_addr_req;
  input sig_data2addr_stop_req;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_mstr2addr_cmd_valid;
  input \INFERRED_GEN.cnt_i_reg[1] ;
  input [37:0]in;

  wire CNTR_INCR_DECR_ADDN_F_I_n_2;
  wire CNTR_INCR_DECR_ADDN_F_I_n_3;
  wire FIFO_Full_reg_0;
  wire FIFO_Full_reg_1;
  wire \INFERRED_GEN.cnt_i_reg[1] ;
  wire \INFERRED_GEN.cnt_i_reg[2] ;
  wire [0:0]SS;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire fifo_full_p1;
  wire [37:0]in;
  wire m_axi_mm2s_aclk;
  wire [38:0]out;
  wire sig_addr_reg_empty;
  wire sig_calc_error_reg_reg;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_data2addr_stop_req;
  wire sig_halt_reg_reg;
  wire sig_mstr2addr_cmd_valid;
  wire sig_sf_allow_addr_req;

  design_1_axi_dma_0_0_cntr_incr_decr_addn_f_25 CNTR_INCR_DECR_ADDN_F_I
       (.\INFERRED_GEN.cnt_i_reg[1]_0 (\INFERRED_GEN.cnt_i_reg[1] ),
        .\INFERRED_GEN.cnt_i_reg[1]_1 (FIFO_Full_reg_0),
        .\INFERRED_GEN.cnt_i_reg[2]_0 (\INFERRED_GEN.cnt_i_reg[2] ),
        .Q({CNTR_INCR_DECR_ADDN_F_I_n_2,CNTR_INCR_DECR_ADDN_F_I_n_3}),
        .SS(SS),
        .\USE_SRL_FIFO.sig_wr_fifo (\USE_SRL_FIFO.sig_wr_fifo ),
        .fifo_full_p1(fifo_full_p1),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .sig_addr_reg_empty(sig_addr_reg_empty),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_data2addr_stop_req(sig_data2addr_stop_req),
        .sig_halt_reg_reg(sig_halt_reg_reg),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid),
        .sig_sf_allow_addr_req(sig_sf_allow_addr_req));
  design_1_axi_dma_0_0_dynshreg_f_26 DYNSHREG_F_I
       (.Q({CNTR_INCR_DECR_ADDN_F_I_n_2,CNTR_INCR_DECR_ADDN_F_I_n_3}),
        .\USE_SRL_FIFO.sig_wr_fifo (\USE_SRL_FIFO.sig_wr_fifo ),
        .in(in),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .out(out),
        .sig_calc_error_reg_reg(sig_calc_error_reg_reg),
        .sig_calc_error_reg_reg_0(\INFERRED_GEN.cnt_i_reg[1] ),
        .sig_calc_error_reg_reg_1(FIFO_Full_reg_0),
        .sig_mstr2addr_cmd_valid(sig_mstr2addr_cmd_valid));
  FDRE FIFO_Full_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(fifo_full_p1),
        .Q(FIFO_Full_reg_0),
        .R(SS));
  LUT2 #(
    .INIT(4'hB)) 
    \FSM_onehot_sig_pcc_sm_state[6]_i_3 
       (.I0(FIFO_Full_reg_0),
        .I1(\INFERRED_GEN.cnt_i_reg[1] ),
        .O(FIFO_Full_reg_1));
endmodule

(* ORIG_REF_NAME = "srl_fifo_rbu_f" *) 
module design_1_axi_dma_0_0_srl_fifo_rbu_f__parameterized0
   (FIFO_Full_reg_0,
    D,
    sig_last_dbeat_reg,
    m_axi_mm2s_rlast_0,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg,
    sig_first_dbeat_reg,
    FIFO_Full_reg_1,
    E,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0,
    out,
    SS,
    m_axi_mm2s_aclk,
    Q,
    \sig_dbeat_cntr_reg[5] ,
    m_axi_mm2s_rlast,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_first_dbeat_reg_0,
    sig_last_dbeat_reg_0,
    sig_last_dbeat_reg_1,
    sig_first_dbeat,
    \INFERRED_GEN.cnt_i_reg[0] ,
    sig_mstr2data_cmd_valid,
    sig_ld_new_cmd_reg,
    sig_next_sequential_reg,
    sig_dqual_reg_empty,
    sig_next_calc_error_reg,
    sig_rsc2stat_status_valid,
    sig_stat2rsc_status_ready,
    sig_next_cmd_cmplt_reg_i_4,
    full,
    sig_dqual_reg_empty_reg,
    m_axi_mm2s_rvalid,
    sig_next_cmd_cmplt_reg_i_3,
    sig_dqual_reg_full,
    in);
  output FIFO_Full_reg_0;
  output [7:0]D;
  output sig_last_dbeat_reg;
  output m_axi_mm2s_rlast_0;
  output \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  output sig_first_dbeat_reg;
  output FIFO_Full_reg_1;
  output [0:0]E;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  output [35:0]out;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input [7:0]Q;
  input \sig_dbeat_cntr_reg[5] ;
  input m_axi_mm2s_rlast;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_first_dbeat_reg_0;
  input sig_last_dbeat_reg_0;
  input sig_last_dbeat_reg_1;
  input sig_first_dbeat;
  input \INFERRED_GEN.cnt_i_reg[0] ;
  input sig_mstr2data_cmd_valid;
  input sig_ld_new_cmd_reg;
  input sig_next_sequential_reg;
  input sig_dqual_reg_empty;
  input sig_next_calc_error_reg;
  input sig_rsc2stat_status_valid;
  input sig_stat2rsc_status_ready;
  input [2:0]sig_next_cmd_cmplt_reg_i_4;
  input full;
  input sig_dqual_reg_empty_reg;
  input m_axi_mm2s_rvalid;
  input sig_next_cmd_cmplt_reg_i_3;
  input sig_dqual_reg_full;
  input [39:0]in;

  wire CNTR_INCR_DECR_ADDN_F_I_n_10;
  wire CNTR_INCR_DECR_ADDN_F_I_n_9;
  wire [7:0]D;
  wire DYNSHREG_F_I_n_1;
  wire [0:0]E;
  wire FIFO_Full_reg_0;
  wire FIFO_Full_reg_1;
  wire \INFERRED_GEN.cnt_i_reg[0] ;
  wire [7:0]Q;
  wire [0:0]SS;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire fifo_full_p1;
  wire full;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  wire [39:0]in;
  wire m_axi_mm2s_aclk;
  wire m_axi_mm2s_rlast;
  wire m_axi_mm2s_rlast_0;
  wire m_axi_mm2s_rvalid;
  wire [35:0]out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  wire \sig_dbeat_cntr_reg[5] ;
  wire sig_dqual_reg_empty;
  wire sig_dqual_reg_empty_reg;
  wire sig_dqual_reg_full;
  wire sig_first_dbeat;
  wire sig_first_dbeat_reg;
  wire sig_first_dbeat_reg_0;
  wire sig_last_dbeat_reg;
  wire sig_last_dbeat_reg_0;
  wire sig_last_dbeat_reg_1;
  wire sig_ld_new_cmd_reg;
  wire sig_mstr2data_cmd_valid;
  wire sig_next_calc_error_reg;
  wire sig_next_cmd_cmplt_reg_i_3;
  wire [2:0]sig_next_cmd_cmplt_reg_i_4;
  wire sig_next_sequential_reg;
  wire sig_rsc2stat_status_valid;
  wire sig_stat2rsc_status_ready;

  design_1_axi_dma_0_0_cntr_incr_decr_addn_f_20 CNTR_INCR_DECR_ADDN_F_I
       (.D(D[7:4]),
        .E(E),
        .\INFERRED_GEN.cnt_i_reg[0]_0 (FIFO_Full_reg_0),
        .\INFERRED_GEN.cnt_i_reg[0]_1 (\INFERRED_GEN.cnt_i_reg[0] ),
        .\INFERRED_GEN.cnt_i_reg[1]_0 ({CNTR_INCR_DECR_ADDN_F_I_n_9,CNTR_INCR_DECR_ADDN_F_I_n_10}),
        .Q(Q),
        .SS(SS),
        .\USE_SRL_FIFO.sig_wr_fifo (\USE_SRL_FIFO.sig_wr_fifo ),
        .fifo_full_p1(fifo_full_p1),
        .full(full),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg (\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .m_axi_mm2s_rlast(m_axi_mm2s_rlast),
        .m_axi_mm2s_rlast_0(m_axi_mm2s_rlast_0),
        .m_axi_mm2s_rvalid(m_axi_mm2s_rvalid),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg(sig_cmd_stat_rst_user_reg_n_cdc_from_reg),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0(sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0),
        .\sig_dbeat_cntr_reg[5] (\sig_dbeat_cntr_reg[5] ),
        .sig_dqual_reg_empty(sig_dqual_reg_empty),
        .sig_dqual_reg_empty_reg(sig_dqual_reg_empty_reg),
        .sig_dqual_reg_full(sig_dqual_reg_full),
        .sig_last_dbeat_reg(sig_last_dbeat_reg),
        .sig_last_dbeat_reg_0(sig_first_dbeat_reg_0),
        .sig_last_dbeat_reg_1(sig_last_dbeat_reg_0),
        .sig_last_dbeat_reg_2(DYNSHREG_F_I_n_1),
        .sig_last_dbeat_reg_3(sig_last_dbeat_reg_1),
        .sig_ld_new_cmd_reg(sig_ld_new_cmd_reg),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_next_calc_error_reg(sig_next_calc_error_reg),
        .sig_next_cmd_cmplt_reg_i_3_0(sig_next_cmd_cmplt_reg_i_3),
        .sig_next_cmd_cmplt_reg_i_4_0(sig_next_cmd_cmplt_reg_i_4),
        .sig_next_sequential_reg(sig_next_sequential_reg),
        .sig_rsc2stat_status_valid(sig_rsc2stat_status_valid),
        .sig_stat2rsc_status_ready(sig_stat2rsc_status_ready));
  design_1_axi_dma_0_0_dynshreg_f__parameterized0 DYNSHREG_F_I
       (.D(D[3:0]),
        .\INFERRED_GEN.cnt_i_reg[0] (DYNSHREG_F_I_n_1),
        .Q(Q[3:0]),
        .\USE_SRL_FIFO.sig_wr_fifo (\USE_SRL_FIFO.sig_wr_fifo ),
        .in(in),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .out(out),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .\sig_dbeat_cntr_reg[1] (sig_last_dbeat_reg),
        .sig_first_dbeat(sig_first_dbeat),
        .sig_first_dbeat_reg(sig_first_dbeat_reg),
        .sig_first_dbeat_reg_0(sig_first_dbeat_reg_0),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_next_calc_error_reg_reg(\INFERRED_GEN.cnt_i_reg[0] ),
        .sig_next_calc_error_reg_reg_0(FIFO_Full_reg_0),
        .sig_next_calc_error_reg_reg_1({CNTR_INCR_DECR_ADDN_F_I_n_9,CNTR_INCR_DECR_ADDN_F_I_n_10}));
  FDRE FIFO_Full_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(fifo_full_p1),
        .Q(FIFO_Full_reg_0),
        .R(SS));
  LUT2 #(
    .INIT(4'hB)) 
    \FSM_onehot_sig_pcc_sm_state[6]_i_4 
       (.I0(FIFO_Full_reg_0),
        .I1(\INFERRED_GEN.cnt_i_reg[0] ),
        .O(FIFO_Full_reg_1));
endmodule

(* ORIG_REF_NAME = "srl_fifo_rbu_f" *) 
module design_1_axi_dma_0_0_srl_fifo_rbu_f__parameterized1
   (FIFO_Full_reg_0,
    \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ,
    Q,
    sel,
    E,
    D,
    SS,
    m_axi_mm2s_aclk,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ,
    sig_sf2dre_use_autodest,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_mstr2sf_cmd_valid,
    \INFERRED_GEN.cnt_i_reg[0] ,
    FIFO_Full_reg_1,
    dout,
    \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ,
    in);
  output FIFO_Full_reg_0;
  output \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ;
  output [0:0]Q;
  output sel;
  output [0:0]E;
  output [3:0]D;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ;
  input sig_sf2dre_use_autodest;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_mstr2sf_cmd_valid;
  input \INFERRED_GEN.cnt_i_reg[0] ;
  input FIFO_Full_reg_1;
  input [0:0]dout;
  input \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ;
  input [4:0]in;

  wire CNTR_INCR_DECR_ADDN_F_I_n_2;
  wire CNTR_INCR_DECR_ADDN_F_I_n_3;
  wire [3:0]D;
  wire [0:0]E;
  wire FIFO_Full_reg_0;
  wire FIFO_Full_reg_1;
  wire [12:12]\INCLUDE_DRE_CNTL.sig_cmd_fifo_data_out ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ;
  wire \INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ;
  wire \INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ;
  wire \INFERRED_GEN.cnt_i_reg[0] ;
  wire [0:0]Q;
  wire [0:0]SS;
  wire [0:0]dout;
  wire fifo_full_p1;
  wire [4:0]in;
  wire m_axi_mm2s_aclk;
  wire sel;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_mstr2sf_cmd_valid;
  wire sig_sf2dre_use_autodest;

  design_1_axi_dma_0_0_cntr_incr_decr_addn_f_34 CNTR_INCR_DECR_ADDN_F_I
       (.E(E),
        .FIFO_Full_reg(FIFO_Full_reg_1),
        .FIFO_Full_reg_0(sel),
        .\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg (\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg ),
        .\INCLUDE_DRE_CNTL.sig_dre_use_autodest_reg_reg_0 (\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ),
        .\INFERRED_GEN.cnt_i_reg[0]_0 (\INFERRED_GEN.cnt_i_reg[0] ),
        .\INFERRED_GEN.cnt_i_reg[0]_1 (FIFO_Full_reg_0),
        .\INFERRED_GEN.cnt_i_reg[2]_0 (\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ),
        .Q({Q,CNTR_INCR_DECR_ADDN_F_I_n_2,CNTR_INCR_DECR_ADDN_F_I_n_3}),
        .SS(SS),
        .dout(dout),
        .fifo_full_p1(fifo_full_p1),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .out(\INCLUDE_DRE_CNTL.sig_cmd_fifo_data_out ),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_mstr2sf_cmd_valid(sig_mstr2sf_cmd_valid),
        .sig_sf2dre_use_autodest(sig_sf2dre_use_autodest));
  design_1_axi_dma_0_0_dynshreg_f__parameterized1 DYNSHREG_F_I
       (.D(D),
        .FIFO_Full_reg(sel),
        .FIFO_Full_reg_0(FIFO_Full_reg_0),
        .FIFO_Full_reg_1(\INFERRED_GEN.cnt_i_reg[0] ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] (\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 ),
        .\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0]_0 (\INCLUDE_DRE_CNTL.sig_dre_src_align_reg_reg[0] ),
        .Q({Q,CNTR_INCR_DECR_ADDN_F_I_n_2,CNTR_INCR_DECR_ADDN_F_I_n_3}),
        .dout(dout),
        .in(in),
        .m_axi_mm2s_aclk(m_axi_mm2s_aclk),
        .out(\INCLUDE_DRE_CNTL.sig_cmd_fifo_data_out ),
        .sig_mstr2sf_cmd_valid(sig_mstr2sf_cmd_valid));
  FDRE FIFO_Full_reg
       (.C(m_axi_mm2s_aclk),
        .CE(1'b1),
        .D(fifo_full_p1),
        .Q(FIFO_Full_reg_0),
        .R(SS));
endmodule

(* ORIG_REF_NAME = "srl_fifo_rbu_f" *) 
module design_1_axi_dma_0_0_srl_fifo_rbu_f__parameterized2
   (\GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ,
    out,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ,
    D,
    m_axi_s2mm_bready,
    E,
    \INFERRED_GEN.cnt_i_reg[3] ,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    wsc2stat_status,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ,
    \sig_addr_posted_cntr_reg[3] ,
    Q,
    sig_inhibit_rdy_n,
    sig_halt_reg,
    m_axi_s2mm_bvalid,
    sig_push_coelsc_reg,
    \INFERRED_GEN.cnt_i_reg[1] ,
    m_axi_s2mm_bresp);
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ;
  output [0:0]out;
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ;
  output [2:0]D;
  output m_axi_s2mm_bready;
  output [0:0]E;
  output [0:0]\INFERRED_GEN.cnt_i_reg[3] ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input [1:0]wsc2stat_status;
  input [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ;
  input \sig_addr_posted_cntr_reg[3] ;
  input [3:0]Q;
  input sig_inhibit_rdy_n;
  input sig_halt_reg;
  input m_axi_s2mm_bvalid;
  input sig_push_coelsc_reg;
  input \INFERRED_GEN.cnt_i_reg[1] ;
  input [1:0]m_axi_s2mm_bresp;

  wire CNTR_INCR_DECR_ADDN_F_I_n_2;
  wire CNTR_INCR_DECR_ADDN_F_I_n_3;
  wire CNTR_INCR_DECR_ADDN_F_I_n_4;
  wire [2:0]D;
  wire [0:0]E;
  wire FIFO_Full_reg_n_0;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ;
  wire [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ;
  wire \INFERRED_GEN.cnt_i_reg[1] ;
  wire [0:0]\INFERRED_GEN.cnt_i_reg[3] ;
  wire [3:0]Q;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire fifo_full_p1;
  wire m_axi_s2mm_aclk;
  wire m_axi_s2mm_bready;
  wire [1:0]m_axi_s2mm_bresp;
  wire m_axi_s2mm_bvalid;
  wire [0:0]out;
  wire \sig_addr_posted_cntr_reg[3] ;
  wire sig_decr_addr_posted_cntr0_out;
  wire sig_halt_reg;
  wire sig_inhibit_rdy_n;
  wire sig_push_coelsc_reg;
  wire sig_stream_rst;
  wire [1:0]wsc2stat_status;

  design_1_axi_dma_0_0_cntr_incr_decr_addn_f__parameterized0 CNTR_INCR_DECR_ADDN_F_I
       (.\INFERRED_GEN.cnt_i_reg[0]_0 (FIFO_Full_reg_n_0),
        .\INFERRED_GEN.cnt_i_reg[1]_0 (\INFERRED_GEN.cnt_i_reg[1] ),
        .Q({\INFERRED_GEN.cnt_i_reg[3] ,CNTR_INCR_DECR_ADDN_F_I_n_2,CNTR_INCR_DECR_ADDN_F_I_n_3,CNTR_INCR_DECR_ADDN_F_I_n_4}),
        .\USE_SRL_FIFO.sig_wr_fifo (\USE_SRL_FIFO.sig_wr_fifo ),
        .fifo_full_p1(fifo_full_p1),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .m_axi_s2mm_bvalid(m_axi_s2mm_bvalid),
        .sig_inhibit_rdy_n(sig_inhibit_rdy_n),
        .sig_push_coelsc_reg(sig_push_coelsc_reg),
        .sig_stream_rst(sig_stream_rst));
  design_1_axi_dma_0_0_dynshreg_f__parameterized2 DYNSHREG_F_I
       (.\GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_decerr_reg_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 (\GEN_ENABLE_INDET_BTT.sig_coelsc_slverr_reg_reg_0 ),
        .addr({CNTR_INCR_DECR_ADDN_F_I_n_2,CNTR_INCR_DECR_ADDN_F_I_n_3,CNTR_INCR_DECR_ADDN_F_I_n_4}),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .m_axi_s2mm_bresp(m_axi_s2mm_bresp),
        .out(out),
        .sel(\USE_SRL_FIFO.sig_wr_fifo ),
        .wsc2stat_status(wsc2stat_status));
  FDRE FIFO_Full_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(fifo_full_p1),
        .Q(FIFO_Full_reg_n_0),
        .R(sig_stream_rst));
  (* SOFT_HLUTNM = "soft_lutpair466" *) 
  LUT3 #(
    .INIT(8'hF4)) 
    m_axi_s2mm_bready_INST_0
       (.I0(FIFO_Full_reg_n_0),
        .I1(sig_inhibit_rdy_n),
        .I2(sig_halt_reg),
        .O(m_axi_s2mm_bready));
  LUT6 #(
    .INIT(64'hFDDD22222222DDDD)) 
    \sig_addr_posted_cntr[1]_i_1__1 
       (.I0(\sig_addr_posted_cntr_reg[3] ),
        .I1(sig_decr_addr_posted_cntr0_out),
        .I2(Q[3]),
        .I3(Q[2]),
        .I4(Q[0]),
        .I5(Q[1]),
        .O(D[0]));
  LUT6 #(
    .INIT(64'hFD22FF00FF0022DD)) 
    \sig_addr_posted_cntr[2]_i_1__1 
       (.I0(\sig_addr_posted_cntr_reg[3] ),
        .I1(sig_decr_addr_posted_cntr0_out),
        .I2(Q[3]),
        .I3(Q[2]),
        .I4(Q[0]),
        .I5(Q[1]),
        .O(D[1]));
  LUT6 #(
    .INIT(64'h4666666666666662)) 
    \sig_addr_posted_cntr[3]_i_1 
       (.I0(\sig_addr_posted_cntr_reg[3] ),
        .I1(sig_decr_addr_posted_cntr0_out),
        .I2(Q[1]),
        .I3(Q[0]),
        .I4(Q[2]),
        .I5(Q[3]),
        .O(E));
  LUT6 #(
    .INIT(64'hF2F0F0F0F0F0F02D)) 
    \sig_addr_posted_cntr[3]_i_2 
       (.I0(\sig_addr_posted_cntr_reg[3] ),
        .I1(sig_decr_addr_posted_cntr0_out),
        .I2(Q[3]),
        .I3(Q[2]),
        .I4(Q[0]),
        .I5(Q[1]),
        .O(D[2]));
  (* SOFT_HLUTNM = "soft_lutpair466" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \sig_addr_posted_cntr[3]_i_3 
       (.I0(FIFO_Full_reg_n_0),
        .I1(sig_inhibit_rdy_n),
        .I2(m_axi_s2mm_bvalid),
        .O(sig_decr_addr_posted_cntr0_out));
endmodule

(* ORIG_REF_NAME = "srl_fifo_rbu_f" *) 
module design_1_axi_dma_0_0_srl_fifo_rbu_f__parameterized3
   (FIFO_Full_reg_0,
    D,
    out,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ,
    p_0_in,
    \INFERRED_GEN.cnt_i_reg[3] ,
    E,
    sig_coelsc_interr_reg0,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    Q,
    sig_coelsc_reg_empty,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ,
    sig_data2wsc_valid,
    \INFERRED_GEN.cnt_i_reg[0] ,
    wsc2stat_status,
    \GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ,
    in);
  output FIFO_Full_reg_0;
  output [2:0]D;
  output [22:0]out;
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ;
  output p_0_in;
  output \INFERRED_GEN.cnt_i_reg[3] ;
  output [0:0]E;
  output sig_coelsc_interr_reg0;
  output \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input [3:0]Q;
  input sig_coelsc_reg_empty;
  input [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ;
  input sig_data2wsc_valid;
  input \INFERRED_GEN.cnt_i_reg[0] ;
  input [2:0]wsc2stat_status;
  input [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ;
  input [22:0]in;

  wire CNTR_INCR_DECR_ADDN_F_I_n_2;
  wire CNTR_INCR_DECR_ADDN_F_I_n_3;
  wire CNTR_INCR_DECR_ADDN_F_I_n_4;
  wire [2:0]D;
  wire [0:0]E;
  wire FIFO_Full_reg_0;
  wire [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ;
  wire [0:0]\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ;
  wire \GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ;
  wire \INFERRED_GEN.cnt_i_reg[0] ;
  wire \INFERRED_GEN.cnt_i_reg[3] ;
  wire [3:0]Q;
  wire \USE_SRL_FIFO.sig_rd_empty ;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire fifo_full_p1;
  wire [22:0]in;
  wire m_axi_s2mm_aclk;
  wire [22:0]out;
  wire p_0_in;
  wire sig_coelsc_interr_reg0;
  wire sig_coelsc_reg_empty;
  wire sig_data2wsc_valid;
  wire sig_stream_rst;
  wire [2:0]wsc2stat_status;

  design_1_axi_dma_0_0_cntr_incr_decr_addn_f__parameterized0_3 CNTR_INCR_DECR_ADDN_F_I
       (.\GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_reg_empty_reg ),
        .\INFERRED_GEN.cnt_i_reg[0]_0 (FIFO_Full_reg_0),
        .\INFERRED_GEN.cnt_i_reg[0]_1 (\INFERRED_GEN.cnt_i_reg[0] ),
        .\INFERRED_GEN.cnt_i_reg[1]_0 (\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ),
        .\INFERRED_GEN.cnt_i_reg[1]_1 (\INFERRED_GEN.cnt_i_reg[3] ),
        .Q({\USE_SRL_FIFO.sig_rd_empty ,CNTR_INCR_DECR_ADDN_F_I_n_2,CNTR_INCR_DECR_ADDN_F_I_n_3,CNTR_INCR_DECR_ADDN_F_I_n_4}),
        .\USE_SRL_FIFO.sig_wr_fifo (\USE_SRL_FIFO.sig_wr_fifo ),
        .fifo_full_p1(fifo_full_p1),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .sig_coelsc_reg_empty(sig_coelsc_reg_empty),
        .sig_data2wsc_valid(sig_data2wsc_valid),
        .sig_stream_rst(sig_stream_rst));
  design_1_axi_dma_0_0_dynshreg_f__parameterized3 DYNSHREG_F_I
       (.D(D),
        .E(E),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_0 ({\USE_SRL_FIFO.sig_rd_empty ,CNTR_INCR_DECR_ADDN_F_I_n_2,CNTR_INCR_DECR_ADDN_F_I_n_3,CNTR_INCR_DECR_ADDN_F_I_n_4}),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_1 (FIFO_Full_reg_0),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_eop_reg_2 (\INFERRED_GEN.cnt_i_reg[0] ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_interr_reg_reg ),
        .\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg (\GEN_ENABLE_INDET_BTT.sig_coelsc_okay_reg_reg ),
        .\INFERRED_GEN.cnt_i_reg[3] (\INFERRED_GEN.cnt_i_reg[3] ),
        .Q(Q),
        .\USE_SRL_FIFO.sig_wr_fifo (\USE_SRL_FIFO.sig_wr_fifo ),
        .in(in),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(out),
        .p_0_in(p_0_in),
        .sig_coelsc_interr_reg0(sig_coelsc_interr_reg0),
        .sig_coelsc_reg_empty(sig_coelsc_reg_empty),
        .sig_data2wsc_valid(sig_data2wsc_valid),
        .wsc2stat_status(wsc2stat_status));
  FDRE FIFO_Full_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(fifo_full_p1),
        .Q(FIFO_Full_reg_0),
        .R(sig_stream_rst));
endmodule

(* ORIG_REF_NAME = "srl_fifo_rbu_f" *) 
module design_1_axi_dma_0_0_srl_fifo_rbu_f__parameterized4
   (FIFO_Full_reg_0,
    Q,
    D,
    out,
    sig_sm_ld_dre_cmd_ns,
    sig_sm_pop_cmd_fifo_ns,
    \sig_next_strt_offset_reg[2] ,
    \sig_next_strt_offset_reg[3] ,
    \sig_next_strt_offset_reg[2]_0 ,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_sm_pop_cmd_fifo,
    \INFERRED_GEN.cnt_i_reg[0] ,
    sig_mstr2dre_cmd_valid,
    \FSM_sequential_sig_cmdcntl_sm_state_reg[1] ,
    sig_need_cmd_flush,
    \FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ,
    \sig_next_strt_offset_reg[3]_0 ,
    in);
  output FIFO_Full_reg_0;
  output [0:0]Q;
  output [2:0]D;
  output [25:0]out;
  output sig_sm_ld_dre_cmd_ns;
  output sig_sm_pop_cmd_fifo_ns;
  output [1:0]\sig_next_strt_offset_reg[2] ;
  output \sig_next_strt_offset_reg[3] ;
  output [0:0]\sig_next_strt_offset_reg[2]_0 ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_sm_pop_cmd_fifo;
  input \INFERRED_GEN.cnt_i_reg[0] ;
  input sig_mstr2dre_cmd_valid;
  input [2:0]\FSM_sequential_sig_cmdcntl_sm_state_reg[1] ;
  input sig_need_cmd_flush;
  input \FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ;
  input [3:0]\sig_next_strt_offset_reg[3]_0 ;
  input [26:0]in;

  wire CNTR_INCR_DECR_ADDN_F_I_n_2;
  wire CNTR_INCR_DECR_ADDN_F_I_n_3;
  wire [2:0]D;
  wire FIFO_Full_reg_0;
  wire [2:0]\FSM_sequential_sig_cmdcntl_sm_state_reg[1] ;
  wire \FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ;
  wire \INFERRED_GEN.cnt_i_reg[0] ;
  wire [0:0]Q;
  wire \USE_SRL_FIFO.sig_wr_fifo ;
  wire fifo_full_p1;
  wire [26:0]in;
  wire m_axi_s2mm_aclk;
  wire [25:0]out;
  wire [35:35]sig_cmd_fifo_data_out;
  wire sig_mstr2dre_cmd_valid;
  wire sig_need_cmd_flush;
  wire [1:0]\sig_next_strt_offset_reg[2] ;
  wire [0:0]\sig_next_strt_offset_reg[2]_0 ;
  wire \sig_next_strt_offset_reg[3] ;
  wire [3:0]\sig_next_strt_offset_reg[3]_0 ;
  wire sig_sm_ld_dre_cmd_ns;
  wire sig_sm_pop_cmd_fifo;
  wire sig_sm_pop_cmd_fifo_ns;
  wire sig_stream_rst;

  design_1_axi_dma_0_0_cntr_incr_decr_addn_f_5 CNTR_INCR_DECR_ADDN_F_I
       (.D(D[2]),
        .\FSM_sequential_sig_cmdcntl_sm_state_reg[2] (\FSM_sequential_sig_cmdcntl_sm_state_reg[1] ),
        .\INFERRED_GEN.cnt_i_reg[0]_0 (\INFERRED_GEN.cnt_i_reg[0] ),
        .\INFERRED_GEN.cnt_i_reg[0]_1 (FIFO_Full_reg_0),
        .Q({Q,CNTR_INCR_DECR_ADDN_F_I_n_2,CNTR_INCR_DECR_ADDN_F_I_n_3}),
        .\USE_SRL_FIFO.sig_wr_fifo (\USE_SRL_FIFO.sig_wr_fifo ),
        .fifo_full_p1(fifo_full_p1),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(sig_cmd_fifo_data_out),
        .sig_mstr2dre_cmd_valid(sig_mstr2dre_cmd_valid),
        .sig_need_cmd_flush(sig_need_cmd_flush),
        .sig_sm_ld_dre_cmd_ns(sig_sm_ld_dre_cmd_ns),
        .sig_sm_pop_cmd_fifo(sig_sm_pop_cmd_fifo),
        .sig_sm_pop_cmd_fifo_ns(sig_sm_pop_cmd_fifo_ns),
        .sig_sm_pop_cmd_fifo_reg(\FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ),
        .sig_stream_rst(sig_stream_rst));
  design_1_axi_dma_0_0_dynshreg_f__parameterized4 DYNSHREG_F_I
       (.D(D[1:0]),
        .\FSM_sequential_sig_cmdcntl_sm_state_reg[1] (\FSM_sequential_sig_cmdcntl_sm_state_reg[1] ),
        .\FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 (\FSM_sequential_sig_cmdcntl_sm_state_reg[1]_0 ),
        .Q({Q,CNTR_INCR_DECR_ADDN_F_I_n_2,CNTR_INCR_DECR_ADDN_F_I_n_3}),
        .\USE_SRL_FIFO.sig_wr_fifo (\USE_SRL_FIFO.sig_wr_fifo ),
        .in(in),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out({sig_cmd_fifo_data_out,out}),
        .sig_curr_eof_reg_reg(FIFO_Full_reg_0),
        .sig_curr_eof_reg_reg_0(\INFERRED_GEN.cnt_i_reg[0] ),
        .sig_mstr2dre_cmd_valid(sig_mstr2dre_cmd_valid),
        .sig_need_cmd_flush(sig_need_cmd_flush),
        .\sig_next_strt_offset_reg[2] (\sig_next_strt_offset_reg[2] ),
        .\sig_next_strt_offset_reg[2]_0 (\sig_next_strt_offset_reg[2]_0 ),
        .\sig_next_strt_offset_reg[3] (\sig_next_strt_offset_reg[3] ),
        .\sig_next_strt_offset_reg[3]_0 (\sig_next_strt_offset_reg[3]_0 ));
  FDRE FIFO_Full_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(fifo_full_p1),
        .Q(FIFO_Full_reg_0),
        .R(sig_stream_rst));
endmodule

(* ORIG_REF_NAME = "srl_fifo_rbu_f" *) 
module design_1_axi_dma_0_0_srl_fifo_rbu_f__parameterized5
   (FIFO_Full_reg_0,
    sig_next_calc_error_reg_reg,
    sig_dqual_reg_empty_reg,
    D,
    out,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg,
    sig_s_ready_out_reg,
    \sig_dbeat_cntr_reg[6] ,
    E,
    sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0,
    sig_last_dbeat3_out,
    sig_ld_new_cmd_reg_reg,
    sig_single_dbeat2_out,
    sig_data2mstr_cmd_ready,
    sig_addr_chan_rdy0,
    sig_stop_wvalid,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_mstr2data_cmd_valid,
    \INFERRED_GEN.cnt_i_reg[0] ,
    sig_next_calc_error_reg,
    sig_next_strt_strb_reg,
    sig_next_calc_error_reg_reg_0,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    sig_first_dbeat_reg,
    Q,
    \sig_dbeat_cntr_reg[5] ,
    sig_dbeat_cntr_eq_0,
    sig_first_dbeat_reg_0,
    sig_dbeat_cntr_eq_1,
    sig_ld_new_cmd_reg,
    \sig_dbeat_cntr_reg[7] ,
    sig_dqual_reg_empty,
    sig_next_sequential_reg,
    sig_dqual_reg_empty_reg_0,
    sig_stat2wsc_status_ready,
    wsc2stat_status_valid,
    sig_wdc_status_going_full,
    sig_dqual_reg_empty_reg_1,
    sig_dqual_reg_empty_reg_2,
    sig_dqual_reg_empty_reg_3,
    sig_last_mmap_dbeat_reg,
    sig_m_valid_dup_i_2__0,
    sig_m_valid_dup_i_2__0_0,
    sig_m_valid_dup_i_2__0_1,
    sig_next_calc_error_reg_reg_1);
  output FIFO_Full_reg_0;
  output sig_next_calc_error_reg_reg;
  output sig_dqual_reg_empty_reg;
  output [2:0]D;
  output [6:0]out;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  output sig_s_ready_out_reg;
  output [7:0]\sig_dbeat_cntr_reg[6] ;
  output [0:0]E;
  output sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  output sig_last_dbeat3_out;
  output sig_ld_new_cmd_reg_reg;
  output sig_single_dbeat2_out;
  output sig_data2mstr_cmd_ready;
  output sig_addr_chan_rdy0;
  output sig_stop_wvalid;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_mstr2data_cmd_valid;
  input \INFERRED_GEN.cnt_i_reg[0] ;
  input sig_next_calc_error_reg;
  input [0:0]sig_next_strt_strb_reg;
  input sig_next_calc_error_reg_reg_0;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input sig_first_dbeat_reg;
  input [7:0]Q;
  input \sig_dbeat_cntr_reg[5] ;
  input sig_dbeat_cntr_eq_0;
  input sig_first_dbeat_reg_0;
  input sig_dbeat_cntr_eq_1;
  input sig_ld_new_cmd_reg;
  input \sig_dbeat_cntr_reg[7] ;
  input sig_dqual_reg_empty;
  input sig_next_sequential_reg;
  input sig_dqual_reg_empty_reg_0;
  input sig_stat2wsc_status_ready;
  input wsc2stat_status_valid;
  input sig_wdc_status_going_full;
  input sig_dqual_reg_empty_reg_1;
  input sig_dqual_reg_empty_reg_2;
  input sig_dqual_reg_empty_reg_3;
  input sig_last_mmap_dbeat_reg;
  input sig_m_valid_dup_i_2__0;
  input [2:0]sig_m_valid_dup_i_2__0_0;
  input sig_m_valid_dup_i_2__0_1;
  input [11:0]sig_next_calc_error_reg_reg_1;

  wire CNTR_INCR_DECR_ADDN_F_I_n_14;
  wire CNTR_INCR_DECR_ADDN_F_I_n_15;
  wire [2:0]D;
  wire DYNSHREG_F_I_n_0;
  wire [0:0]E;
  wire FIFO_Full_reg_0;
  wire \INFERRED_GEN.cnt_i_reg[0] ;
  wire [7:0]Q;
  wire fifo_full_p1;
  wire m_axi_s2mm_aclk;
  wire [6:0]out;
  wire sig_addr_chan_rdy0;
  wire [12:9]sig_cmd_fifo_data_out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0;
  wire sig_data2mstr_cmd_ready;
  wire sig_dbeat_cntr_eq_0;
  wire sig_dbeat_cntr_eq_1;
  wire \sig_dbeat_cntr_reg[5] ;
  wire [7:0]\sig_dbeat_cntr_reg[6] ;
  wire \sig_dbeat_cntr_reg[7] ;
  wire sig_dqual_reg_empty;
  wire sig_dqual_reg_empty_reg;
  wire sig_dqual_reg_empty_reg_0;
  wire sig_dqual_reg_empty_reg_1;
  wire sig_dqual_reg_empty_reg_2;
  wire sig_dqual_reg_empty_reg_3;
  wire sig_first_dbeat_reg;
  wire sig_first_dbeat_reg_0;
  wire sig_last_dbeat3_out;
  wire sig_last_mmap_dbeat_reg;
  wire sig_ld_new_cmd_reg;
  wire sig_ld_new_cmd_reg_reg;
  wire sig_m_valid_dup_i_2__0;
  wire [2:0]sig_m_valid_dup_i_2__0_0;
  wire sig_m_valid_dup_i_2__0_1;
  wire sig_mstr2data_cmd_valid;
  wire sig_next_calc_error_reg;
  wire sig_next_calc_error_reg_reg;
  wire sig_next_calc_error_reg_reg_0;
  wire [11:0]sig_next_calc_error_reg_reg_1;
  wire sig_next_sequential_reg;
  wire [0:0]sig_next_strt_strb_reg;
  wire sig_s_ready_out_reg;
  wire sig_single_dbeat2_out;
  wire sig_stat2wsc_status_ready;
  wire sig_stop_wvalid;
  wire sig_stream_rst;
  wire sig_wdc_status_going_full;
  wire wsc2stat_status_valid;

  design_1_axi_dma_0_0_cntr_incr_decr_addn_f CNTR_INCR_DECR_ADDN_F_I
       (.E(E),
        .FIFO_Full_reg(DYNSHREG_F_I_n_0),
        .\INFERRED_GEN.cnt_i_reg[0]_0 (\INFERRED_GEN.cnt_i_reg[0] ),
        .\INFERRED_GEN.cnt_i_reg[0]_1 (FIFO_Full_reg_0),
        .\INFERRED_GEN.cnt_i_reg[1]_0 ({CNTR_INCR_DECR_ADDN_F_I_n_14,CNTR_INCR_DECR_ADDN_F_I_n_15}),
        .Q(Q),
        .fifo_full_p1(fifo_full_p1),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out(sig_cmd_fifo_data_out),
        .sig_addr_chan_rdy0(sig_addr_chan_rdy0),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg(sig_cmd_stat_rst_user_reg_n_cdc_from_reg),
        .sig_dbeat_cntr_eq_0(sig_dbeat_cntr_eq_0),
        .\sig_dbeat_cntr_reg[5] (\sig_dbeat_cntr_reg[5] ),
        .\sig_dbeat_cntr_reg[6] (\sig_dbeat_cntr_reg[6] [7:1]),
        .\sig_dbeat_cntr_reg[7] (\sig_dbeat_cntr_reg[7] ),
        .sig_dqual_reg_empty(sig_dqual_reg_empty),
        .sig_dqual_reg_empty_reg(sig_dqual_reg_empty_reg),
        .sig_dqual_reg_empty_reg_0(sig_dqual_reg_empty_reg_0),
        .sig_dqual_reg_empty_reg_1(sig_dqual_reg_empty_reg_1),
        .sig_dqual_reg_empty_reg_2(sig_dqual_reg_empty_reg_2),
        .sig_dqual_reg_empty_reg_3(sig_dqual_reg_empty_reg_3),
        .sig_last_mmap_dbeat_reg(sig_last_mmap_dbeat_reg),
        .sig_ld_new_cmd_reg(sig_ld_new_cmd_reg),
        .sig_ld_new_cmd_reg_reg(sig_ld_new_cmd_reg_reg),
        .sig_m_valid_dup_i_2__0(sig_m_valid_dup_i_2__0),
        .sig_m_valid_dup_i_2__0_0(sig_m_valid_dup_i_2__0_0),
        .sig_m_valid_dup_i_2__0_1(sig_m_valid_dup_i_2__0_1),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_next_calc_error_reg(sig_next_calc_error_reg),
        .sig_next_calc_error_reg_reg(sig_next_calc_error_reg_reg),
        .sig_next_calc_error_reg_reg_0(sig_next_calc_error_reg_reg_0),
        .sig_next_sequential_reg(sig_next_sequential_reg),
        .sig_next_strt_strb_reg(sig_next_strt_strb_reg),
        .sig_s_ready_out_reg(sig_s_ready_out_reg),
        .sig_single_dbeat_reg(sig_first_dbeat_reg),
        .sig_stat2wsc_status_ready(sig_stat2wsc_status_ready),
        .sig_stop_wvalid(sig_stop_wvalid),
        .sig_stream_rst(sig_stream_rst),
        .sig_wdc_status_going_full(sig_wdc_status_going_full),
        .wsc2stat_status_valid(wsc2stat_status_valid));
  design_1_axi_dma_0_0_dynshreg_f__parameterized5 DYNSHREG_F_I
       (.D(D),
        .Q(Q[0]),
        .m_axi_s2mm_aclk(m_axi_s2mm_aclk),
        .out({out[6:4],sig_cmd_fifo_data_out,out[3:0]}),
        .sel(DYNSHREG_F_I_n_0),
        .sig_cmd_stat_rst_user_reg_n_cdc_from(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .sig_cmd_stat_rst_user_reg_n_cdc_from_reg(sig_cmd_stat_rst_user_reg_n_cdc_from_reg_0),
        .sig_dbeat_cntr_eq_1(sig_dbeat_cntr_eq_1),
        .\sig_dbeat_cntr_reg[0] (\sig_dbeat_cntr_reg[6] [0]),
        .\sig_dbeat_cntr_reg[0]_0 (sig_dqual_reg_empty_reg),
        .sig_first_dbeat_reg(sig_first_dbeat_reg_0),
        .sig_first_dbeat_reg_0(sig_first_dbeat_reg),
        .sig_last_dbeat3_out(sig_last_dbeat3_out),
        .sig_last_dbeat_reg(sig_s_ready_out_reg),
        .sig_mstr2data_cmd_valid(sig_mstr2data_cmd_valid),
        .sig_next_calc_error_reg_reg(sig_next_calc_error_reg_reg_1),
        .sig_next_calc_error_reg_reg_0({CNTR_INCR_DECR_ADDN_F_I_n_14,CNTR_INCR_DECR_ADDN_F_I_n_15}),
        .sig_next_sequential_reg_reg(\INFERRED_GEN.cnt_i_reg[0] ),
        .sig_next_sequential_reg_reg_0(FIFO_Full_reg_0),
        .sig_single_dbeat2_out(sig_single_dbeat2_out));
  FDRE FIFO_Full_reg
       (.C(m_axi_s2mm_aclk),
        .CE(1'b1),
        .D(fifo_full_p1),
        .Q(FIFO_Full_reg_0),
        .R(sig_stream_rst));
  LUT2 #(
    .INIT(4'h2)) 
    \sig_xfer_addr_reg[31]_i_2 
       (.I0(\INFERRED_GEN.cnt_i_reg[0] ),
        .I1(FIFO_Full_reg_0),
        .O(sig_data2mstr_cmd_ready));
endmodule

module design_1_axi_dma_0_0_sync_fifo_fg
   (full,
    dout,
    empty,
    sig_flush_db1_reg,
    \gen_wr_a.gen_word_narrow.mem_reg_2 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_0 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_1 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_2 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_3 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_4 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_5 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_6 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_7 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_8 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_9 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_10 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_11 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_12 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_13 ,
    E,
    \OMIT_UNPACKING.lsig_ld_cmd ,
    \OMIT_UNPACKING.lsig_cmd_loaded_reg ,
    SR,
    \OMIT_UNPACKING.lsig_cmd_loaded_reg_0 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_14 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_15 ,
    \gwdc.wr_data_count_i_reg[7] ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_16 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_17 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_18 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_19 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_20 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_21 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_22 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_23 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_24 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_25 ,
    \gen_wr_a.gen_word_narrow.mem_reg_1_26 ,
    \gen_fwft.empty_fwft_i_reg ,
    \gen_fwft.empty_fwft_i_reg_0 ,
    \gen_fwft.empty_fwft_i_reg_1 ,
    SS,
    m_axi_mm2s_aclk,
    wr_en,
    din,
    rd_en,
    sig_flush_db1,
    sig_flush_db1_reg_0,
    sig_flush_db1_reg_1,
    Q,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ,
    sig_dre2skid_wvalid,
    out,
    sig_ok_to_post_rd_addr_reg,
    sig_ok_to_post_rd_addr_reg_0,
    sig_ok_to_post_rd_addr_reg_1);
  output full;
  output [144:0]dout;
  output empty;
  output sig_flush_db1_reg;
  output \gen_wr_a.gen_word_narrow.mem_reg_2 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_0 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_1 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_2 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_3 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_4 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_5 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_6 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_7 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_8 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_9 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_10 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_11 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_12 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_13 ;
  output [0:0]E;
  output \OMIT_UNPACKING.lsig_ld_cmd ;
  output \OMIT_UNPACKING.lsig_cmd_loaded_reg ;
  output [0:0]SR;
  output \OMIT_UNPACKING.lsig_cmd_loaded_reg_0 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_14 ;
  output \gen_wr_a.gen_word_narrow.mem_reg_1_15 ;
  output \gwdc.wr_data_count_i_reg[7] ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_16 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_17 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_18 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_19 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_20 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_21 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_22 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_23 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_24 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_25 ;
  output [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_26 ;
  output [0:0]\gen_fwft.empty_fwft_i_reg ;
  output [0:0]\gen_fwft.empty_fwft_i_reg_0 ;
  output [0:0]\gen_fwft.empty_fwft_i_reg_1 ;
  input [0:0]SS;
  input m_axi_mm2s_aclk;
  input wr_en;
  input [146:0]din;
  input rd_en;
  input sig_flush_db1;
  input sig_flush_db1_reg_0;
  input sig_flush_db1_reg_1;
  input [0:0]Q;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  input sig_dre2skid_wvalid;
  input out;
  input sig_ok_to_post_rd_addr_reg;
  input sig_ok_to_post_rd_addr_reg_0;
  input [3:0]sig_ok_to_post_rd_addr_reg_1;

  wire [0:0]E;
  wire \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_5_n_0 ;
  wire \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_6_n_0 ;
  wire \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  wire \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4_n_0 ;
  wire \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_5_n_0 ;
  wire \GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_4_n_0 ;
  wire \OMIT_UNPACKING.lsig_cmd_loaded_reg ;
  wire \OMIT_UNPACKING.lsig_cmd_loaded_reg_0 ;
  wire \OMIT_UNPACKING.lsig_ld_cmd ;
  wire [0:0]Q;
  wire [0:0]SR;
  wire [0:0]SS;
  wire [146:0]din;
  wire [144:0]dout;
  wire empty;
  wire full;
  wire [0:0]\gen_fwft.empty_fwft_i_reg ;
  wire [0:0]\gen_fwft.empty_fwft_i_reg_0 ;
  wire [0:0]\gen_fwft.empty_fwft_i_reg_1 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_0 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_1 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_10 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_11 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_12 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_13 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_14 ;
  wire \gen_wr_a.gen_word_narrow.mem_reg_1_15 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_16 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_17 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_18 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_19 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_2 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_20 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_21 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_22 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_23 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_24 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_25 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_26 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_3 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_4 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_5 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_6 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_7 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_8 ;
  wire [0:0]\gen_wr_a.gen_word_narrow.mem_reg_1_9 ;
  wire \gen_wr_a.gen_word_narrow.mem_reg_2 ;
  wire \gwdc.wr_data_count_i_reg[7] ;
  wire m_axi_mm2s_aclk;
  wire out;
  wire rd_en;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire [144:144]sig_data_fifo_data_out;
  wire [7:4]sig_data_fifo_wr_cnt;
  wire sig_dre2skid_wvalid;
  wire sig_flush_db1;
  wire sig_flush_db1_reg;
  wire sig_flush_db1_reg_0;
  wire sig_flush_db1_reg_1;
  wire sig_ok_to_post_rd_addr_i_2_n_0;
  wire sig_ok_to_post_rd_addr_i_5_n_0;
  wire sig_ok_to_post_rd_addr_reg;
  wire sig_ok_to_post_rd_addr_reg_0;
  wire [3:0]sig_ok_to_post_rd_addr_reg_1;
  wire sig_sf2dre_flush;
  wire wr_en;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_empty_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_full_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_data_valid_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_dbiterr_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_overflow_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_empty_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_full_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_rst_busy_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_sbiterr_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_underflow_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_ack_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_rst_busy_UNCONNECTED ;
  wire [3:0]\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_data_count_UNCONNECTED ;
  wire [3:0]\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_data_count_UNCONNECTED ;

  (* SOFT_HLUTNM = "soft_lutpair112" *) 
  LUT3 #(
    .INIT(8'h8A)) 
    FIFO_Full_i_2
       (.I0(sig_flush_db1_reg_1),
        .I1(sig_flush_db1_reg_0),
        .I2(dout[144]),
        .O(\OMIT_UNPACKING.lsig_cmd_loaded_reg ));
  LUT6 #(
    .INIT(64'hFF1F1F1FFF1FFF1F)) 
    \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_1 
       (.I0(\OMIT_UNPACKING.lsig_cmd_loaded_reg_0 ),
        .I1(dout[128]),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(sig_flush_db1),
        .I4(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I5(sig_dre2skid_wvalid),
        .O(SR));
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_2 
       (.I0(dout[128]),
        .I1(sig_flush_db1_reg_0),
        .O(E));
  (* SOFT_HLUTNM = "soft_lutpair113" *) 
  LUT3 #(
    .INIT(8'h02)) 
    \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_5_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_6_n_0 ),
        .I2(dout[129]),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_14 ));
  (* SOFT_HLUTNM = "soft_lutpair109" *) 
  LUT4 #(
    .INIT(16'hDFDD)) 
    \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_4 
       (.I0(sig_flush_db1_reg_1),
        .I1(empty),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I3(sig_dre2skid_wvalid),
        .O(\OMIT_UNPACKING.lsig_cmd_loaded_reg_0 ));
  LUT5 #(
    .INIT(32'h00020000)) 
    \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_5 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_5_n_0 ),
        .I1(dout[133]),
        .I2(dout[134]),
        .I3(dout[140]),
        .I4(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4_n_0 ),
        .O(\GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_5_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFFFFFFFFFE)) 
    \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_6 
       (.I0(dout[142]),
        .I1(dout[141]),
        .I2(dout[130]),
        .I3(dout[143]),
        .I4(dout[131]),
        .I5(dout[132]),
        .O(\GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_6_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair117" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_2 
       (.I0(dout[138]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_4 ));
  (* SOFT_HLUTNM = "soft_lutpair114" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_3 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_4_n_0 ),
        .I1(dout[143]),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_24 ));
  (* SOFT_HLUTNM = "soft_lutpair117" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_2 
       (.I0(dout[139]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_3 ));
  (* SOFT_HLUTNM = "soft_lutpair107" *) 
  LUT5 #(
    .INIT(32'h00000004)) 
    \GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_3 
       (.I0(dout[140]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4_n_0 ),
        .I2(dout[141]),
        .I3(dout[142]),
        .I4(dout[143]),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_25 ));
  (* SOFT_HLUTNM = "soft_lutpair116" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_2 
       (.I0(dout[140]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_2 ));
  (* SOFT_HLUTNM = "soft_lutpair107" *) 
  LUT4 #(
    .INIT(16'h0002)) 
    \GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_3 
       (.I0(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4_n_0 ),
        .I1(dout[143]),
        .I2(dout[141]),
        .I3(dout[142]),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_26 ));
  (* SOFT_HLUTNM = "soft_lutpair116" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_2 
       (.I0(dout[141]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_1 ));
  (* SOFT_HLUTNM = "soft_lutpair108" *) 
  LUT5 #(
    .INIT(32'h00000040)) 
    \GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_3 
       (.I0(empty),
        .I1(sig_flush_db1_reg_1),
        .I2(sig_data_fifo_data_out),
        .I3(dout[142]),
        .I4(dout[143]),
        .O(\gen_fwft.empty_fwft_i_reg ));
  (* SOFT_HLUTNM = "soft_lutpair115" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_2 
       (.I0(dout[142]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_0 ));
  (* SOFT_HLUTNM = "soft_lutpair108" *) 
  LUT4 #(
    .INIT(16'h0040)) 
    \GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_3 
       (.I0(empty),
        .I1(sig_flush_db1_reg_1),
        .I2(sig_data_fifo_data_out),
        .I3(dout[143]),
        .O(\gen_fwft.empty_fwft_i_reg_0 ));
  (* SOFT_HLUTNM = "soft_lutpair115" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_2 
       (.I0(dout[143]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1 ));
  (* SOFT_HLUTNM = "soft_lutpair112" *) 
  LUT3 #(
    .INIT(8'h40)) 
    \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_3 
       (.I0(empty),
        .I1(sig_flush_db1_reg_1),
        .I2(sig_data_fifo_data_out),
        .O(\gen_fwft.empty_fwft_i_reg_1 ));
  (* SOFT_HLUTNM = "soft_lutpair113" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_2 
       (.I0(dout[129]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_13 ));
  (* SOFT_HLUTNM = "soft_lutpair110" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_5_n_0 ),
        .I1(\GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_6_n_0 ),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_16 ));
  (* SOFT_HLUTNM = "soft_lutpair121" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_2 
       (.I0(dout[130]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_12 ));
  (* SOFT_HLUTNM = "soft_lutpair106" *) 
  LUT5 #(
    .INIT(32'h00000010)) 
    \GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_3 
       (.I0(dout[133]),
        .I1(dout[134]),
        .I2(\gen_wr_a.gen_word_narrow.mem_reg_1_15 ),
        .I3(dout[131]),
        .I4(dout[132]),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_17 ));
  (* SOFT_HLUTNM = "soft_lutpair121" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_2 
       (.I0(dout[131]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_11 ));
  (* SOFT_HLUTNM = "soft_lutpair106" *) 
  LUT4 #(
    .INIT(16'h0010)) 
    \GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_3 
       (.I0(dout[133]),
        .I1(dout[134]),
        .I2(\gen_wr_a.gen_word_narrow.mem_reg_1_15 ),
        .I3(dout[132]),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_18 ));
  (* SOFT_HLUTNM = "soft_lutpair120" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_2 
       (.I0(dout[132]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_10 ));
  (* SOFT_HLUTNM = "soft_lutpair110" *) 
  LUT4 #(
    .INIT(16'h0002)) 
    \GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_3 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_5_n_0 ),
        .I1(dout[143]),
        .I2(dout[141]),
        .I3(dout[142]),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_19 ));
  (* SOFT_HLUTNM = "soft_lutpair120" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_2 
       (.I0(dout[133]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_9 ));
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_3 
       (.I0(\gen_wr_a.gen_word_narrow.mem_reg_1_15 ),
        .I1(dout[134]),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_20 ));
  (* SOFT_HLUTNM = "soft_lutpair119" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_2 
       (.I0(dout[134]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_8 ));
  LUT6 #(
    .INIT(64'h0000000000040000)) 
    \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_3 
       (.I0(dout[140]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4_n_0 ),
        .I2(dout[141]),
        .I3(dout[142]),
        .I4(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_5_n_0 ),
        .I5(dout[143]),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_15 ));
  (* SOFT_HLUTNM = "soft_lutpair109" *) 
  LUT3 #(
    .INIT(8'h08)) 
    \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4 
       (.I0(sig_data_fifo_data_out),
        .I1(sig_flush_db1_reg_1),
        .I2(empty),
        .O(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h00000001)) 
    \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_5 
       (.I0(dout[137]),
        .I1(dout[136]),
        .I2(dout[138]),
        .I3(dout[139]),
        .I4(dout[135]),
        .O(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair119" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_2 
       (.I0(dout[135]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_7 ));
  (* SOFT_HLUTNM = "soft_lutpair105" *) 
  LUT5 #(
    .INIT(32'h00000002)) 
    \GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_3 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_4_n_0 ),
        .I1(dout[137]),
        .I2(dout[136]),
        .I3(dout[138]),
        .I4(dout[143]),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_21 ));
  LUT5 #(
    .INIT(32'h00000004)) 
    \GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_4 
       (.I0(dout[140]),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4_n_0 ),
        .I2(dout[141]),
        .I3(dout[142]),
        .I4(dout[139]),
        .O(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair118" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_2 
       (.I0(dout[136]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_6 ));
  (* SOFT_HLUTNM = "soft_lutpair105" *) 
  LUT4 #(
    .INIT(16'h0002)) 
    \GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_3 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_4_n_0 ),
        .I1(dout[137]),
        .I2(dout[138]),
        .I3(dout[143]),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_22 ));
  (* SOFT_HLUTNM = "soft_lutpair118" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_2 
       (.I0(dout[137]),
        .I1(sig_flush_db1_reg_0),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_5 ));
  (* SOFT_HLUTNM = "soft_lutpair114" *) 
  LUT3 #(
    .INIT(8'h02)) 
    \GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_3 
       (.I0(\GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_4_n_0 ),
        .I1(dout[138]),
        .I2(dout[143]),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1_23 ));
  (* SOFT_HLUTNM = "soft_lutpair111" *) 
  LUT4 #(
    .INIT(16'h0075)) 
    \INCLUDE_DRE_CNTL.sig_dre_align_valid_reg_i_1 
       (.I0(sig_flush_db1_reg_1),
        .I1(sig_flush_db1_reg_0),
        .I2(dout[144]),
        .I3(Q),
        .O(\OMIT_UNPACKING.lsig_ld_cmd ));
  (* SOFT_HLUTNM = "soft_lutpair111" *) 
  LUT4 #(
    .INIT(16'hBF0F)) 
    \OMIT_UNPACKING.lsig_cmd_loaded_i_1 
       (.I0(sig_flush_db1_reg_0),
        .I1(dout[144]),
        .I2(Q),
        .I3(sig_flush_db1_reg_1),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_2 ));
  LUT6 #(
    .INIT(64'hB8BBB8B8B8B8B8B8)) 
    sig_flush_db1_i_2
       (.I0(sig_flush_db1),
        .I1(sig_flush_db1_reg_0),
        .I2(sig_sf2dre_flush),
        .I3(empty),
        .I4(sig_flush_db1_reg_1),
        .I5(sig_data_fifo_data_out),
        .O(sig_flush_db1_reg));
  LUT5 #(
    .INIT(32'h00000020)) 
    sig_ok_to_post_rd_addr_i_1
       (.I0(sig_ok_to_post_rd_addr_i_2_n_0),
        .I1(sig_data_fifo_wr_cnt[7]),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(out),
        .I4(sig_ok_to_post_rd_addr_reg),
        .O(\gwdc.wr_data_count_i_reg[7] ));
  LUT6 #(
    .INIT(64'h7F00FFFF7F007F00)) 
    sig_ok_to_post_rd_addr_i_2
       (.I0(sig_data_fifo_wr_cnt[4]),
        .I1(sig_data_fifo_wr_cnt[6]),
        .I2(sig_data_fifo_wr_cnt[5]),
        .I3(sig_ok_to_post_rd_addr_reg_0),
        .I4(sig_ok_to_post_rd_addr_reg_1[3]),
        .I5(sig_ok_to_post_rd_addr_i_5_n_0),
        .O(sig_ok_to_post_rd_addr_i_2_n_0));
  LUT6 #(
    .INIT(64'h00F000B0B0FB00F0)) 
    sig_ok_to_post_rd_addr_i_5
       (.I0(sig_ok_to_post_rd_addr_reg_1[0]),
        .I1(sig_data_fifo_wr_cnt[4]),
        .I2(sig_ok_to_post_rd_addr_reg_1[2]),
        .I3(sig_data_fifo_wr_cnt[6]),
        .I4(sig_ok_to_post_rd_addr_reg_1[1]),
        .I5(sig_data_fifo_wr_cnt[5]),
        .O(sig_ok_to_post_rd_addr_i_5_n_0));
  (* CASCADE_HEIGHT = "0" *) 
  (* DOUT_RESET_VALUE = "0" *) 
  (* ECC_MODE = "no_ecc" *) 
  (* EN_ADV_FEATURE_SYNC = "16'b0001111100011111" *) 
  (* FIFO_MEMORY_TYPE = "block" *) 
  (* FIFO_READ_LATENCY = "0" *) 
  (* FIFO_WRITE_DEPTH = "128" *) 
  (* FULL_RESET_VALUE = "1" *) 
  (* PROG_EMPTY_THRESH = "10" *) 
  (* PROG_FULL_THRESH = "10" *) 
  (* P_COMMON_CLOCK = "1" *) 
  (* P_ECC_MODE = "0" *) 
  (* P_FIFO_MEMORY_TYPE = "2" *) 
  (* P_READ_MODE = "1" *) 
  (* P_WAKEUP_TIME = "2" *) 
  (* RD_DATA_COUNT_WIDTH = "4" *) 
  (* READ_DATA_WIDTH = "147" *) 
  (* READ_MODE = "fwft" *) 
  (* SIM_ASSERT_CHK = "0" *) 
  (* USE_ADV_FEATURES = "1F1F" *) 
  (* WAKEUP_TIME = "0" *) 
  (* WRITE_DATA_WIDTH = "147" *) 
  (* WR_DATA_COUNT_WIDTH = "8" *) 
  (* XPM_MODULE = "TRUE" *) 
  design_1_axi_dma_0_0_xpm_fifo_sync \xpm_fifo_instance.xpm_fifo_sync_inst 
       (.almost_empty(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_empty_UNCONNECTED ),
        .almost_full(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_full_UNCONNECTED ),
        .data_valid(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_data_valid_UNCONNECTED ),
        .dbiterr(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_dbiterr_UNCONNECTED ),
        .din(din),
        .dout({sig_sf2dre_flush,dout[144],sig_data_fifo_data_out,dout[143:0]}),
        .empty(empty),
        .full(full),
        .injectdbiterr(1'b0),
        .injectsbiterr(1'b0),
        .overflow(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_overflow_UNCONNECTED ),
        .prog_empty(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_empty_UNCONNECTED ),
        .prog_full(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_full_UNCONNECTED ),
        .rd_data_count(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_data_count_UNCONNECTED [3:0]),
        .rd_en(rd_en),
        .rd_rst_busy(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_rst_busy_UNCONNECTED ),
        .rst(SS),
        .sbiterr(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_sbiterr_UNCONNECTED ),
        .sleep(1'b0),
        .underflow(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_underflow_UNCONNECTED ),
        .wr_ack(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_ack_UNCONNECTED ),
        .wr_clk(m_axi_mm2s_aclk),
        .wr_data_count({sig_data_fifo_wr_cnt,\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_data_count_UNCONNECTED [3:0]}),
        .wr_en(wr_en),
        .wr_rst_busy(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_rst_busy_UNCONNECTED ));
endmodule

(* ORIG_REF_NAME = "sync_fifo_fg" *) 
module design_1_axi_dma_0_0_sync_fifo_fg__parameterized0
   (full,
    dout,
    empty,
    rst,
    sig_flush_db2_reg,
    sig_dre_tvalid_i_reg,
    sig_flush_db2_reg_0,
    sig_flush_db2_reg_1,
    sig_flush_db2_reg_2,
    sig_flush_db2_reg_3,
    sig_flush_db2_reg_4,
    sig_flush_db2_reg_5,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ,
    \gen_fwft.empty_fwft_i_reg ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ,
    \sig_strb_reg_out_reg[8] ,
    sig_flush_db1_reg,
    sig_flush_db1_reg_0,
    sig_flush_db1_reg_1,
    sig_flush_db1_reg_2,
    sig_flush_db1_reg_3,
    sig_flush_db1_reg_4,
    sig_flush_db1_reg_5,
    sig_flush_db1_reg_6,
    sig_flush_db1_reg_7,
    sig_flush_db1_reg_8,
    sig_flush_db1_reg_9,
    sig_flush_db1_reg_10,
    sig_flush_db1_reg_11,
    sig_flush_db1_reg_12,
    sig_flush_db1_reg_13,
    sig_flush_db1_reg_14,
    sig_flush_db2_reg_6,
    sig_flush_db2_reg_7,
    sig_flush_db2_reg_8,
    sig_flush_db2_reg_9,
    sig_flush_db2_reg_10,
    sig_flush_db2_reg_11,
    sig_flush_db2_reg_12,
    sig_flush_db2_reg_13,
    sig_flush_db2_reg_14,
    \sig_strb_reg_out_reg[2] ,
    \sig_strb_reg_out_reg[1] ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ,
    \gen_fwft.empty_fwft_i_reg_0 ,
    \gen_fwft.empty_fwft_i_reg_1 ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ,
    \sig_strb_reg_out_reg[15] ,
    sig_flush_db1_reg_15,
    m_axi_s2mm_aclk,
    din,
    \USE_SYNC_FIFO.sig_rd_fifo ,
    sig_flush_db2,
    sig_flush_db1,
    Q,
    \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    dre2wdc_wvalid,
    sig_ibtt2dre_tready,
    sig_dre_halted,
    out,
    sig_eop_halt_xfer,
    \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] ,
    \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ,
    \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] ,
    \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 ,
    slice_insert_valid,
    sig_inhibit_rdy_n,
    sig_eop_sent_reg,
    \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ,
    \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] );
  output full;
  output [17:0]dout;
  output empty;
  output rst;
  output [0:0]sig_flush_db2_reg;
  output sig_dre_tvalid_i_reg;
  output [0:0]sig_flush_db2_reg_0;
  output [0:0]sig_flush_db2_reg_1;
  output [0:0]sig_flush_db2_reg_2;
  output [0:0]sig_flush_db2_reg_3;
  output [0:0]sig_flush_db2_reg_4;
  output [0:0]sig_flush_db2_reg_5;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ;
  output \gen_fwft.empty_fwft_i_reg ;
  output \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ;
  output [0:0]\sig_strb_reg_out_reg[8] ;
  output [0:0]sig_flush_db1_reg;
  output [0:0]sig_flush_db1_reg_0;
  output [0:0]sig_flush_db1_reg_1;
  output [0:0]sig_flush_db1_reg_2;
  output [0:0]sig_flush_db1_reg_3;
  output [0:0]sig_flush_db1_reg_4;
  output [0:0]sig_flush_db1_reg_5;
  output [0:0]sig_flush_db1_reg_6;
  output [0:0]sig_flush_db1_reg_7;
  output [0:0]sig_flush_db1_reg_8;
  output [0:0]sig_flush_db1_reg_9;
  output [0:0]sig_flush_db1_reg_10;
  output [0:0]sig_flush_db1_reg_11;
  output [0:0]sig_flush_db1_reg_12;
  output [0:0]sig_flush_db1_reg_13;
  output [0:0]sig_flush_db1_reg_14;
  output [0:0]sig_flush_db2_reg_6;
  output [0:0]sig_flush_db2_reg_7;
  output [0:0]sig_flush_db2_reg_8;
  output [0:0]sig_flush_db2_reg_9;
  output [0:0]sig_flush_db2_reg_10;
  output [0:0]sig_flush_db2_reg_11;
  output [0:0]sig_flush_db2_reg_12;
  output [0:0]sig_flush_db2_reg_13;
  output [0:0]sig_flush_db2_reg_14;
  output [0:0]\sig_strb_reg_out_reg[2] ;
  output [0:0]\sig_strb_reg_out_reg[1] ;
  output \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ;
  output [0:0]\gen_fwft.empty_fwft_i_reg_0 ;
  output [0:0]\gen_fwft.empty_fwft_i_reg_1 ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ;
  output [0:0]\sig_strb_reg_out_reg[15] ;
  output sig_flush_db1_reg_15;
  input m_axi_s2mm_aclk;
  input [22:0]din;
  input \USE_SYNC_FIFO.sig_rd_fifo ;
  input sig_flush_db2;
  input sig_flush_db1;
  input [15:0]Q;
  input \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input dre2wdc_wvalid;
  input sig_ibtt2dre_tready;
  input sig_dre_halted;
  input out;
  input sig_eop_halt_xfer;
  input [2:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] ;
  input \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ;
  input \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] ;
  input [2:0]\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 ;
  input slice_insert_valid;
  input sig_inhibit_rdy_n;
  input sig_eop_sent_reg;
  input \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ;
  input \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] ;

  wire \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_6__0_n_0 ;
  wire \GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ;
  wire [2:0]\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 ;
  wire \GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] ;
  wire \GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ;
  wire \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4__0_n_0 ;
  wire \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_5__0_n_0 ;
  wire \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_6_n_0 ;
  wire [2:0]\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] ;
  wire \GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ;
  wire \GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] ;
  wire [15:0]Q;
  wire \USE_SYNC_FIFO.sig_rd_fifo ;
  wire \USE_SYNC_FIFO.sig_wr_fifo ;
  wire [22:0]din;
  wire [17:0]dout;
  wire dre2wdc_wvalid;
  wire empty;
  wire full;
  wire \gen_fwft.empty_fwft_i_reg ;
  wire [0:0]\gen_fwft.empty_fwft_i_reg_0 ;
  wire [0:0]\gen_fwft.empty_fwft_i_reg_1 ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ;
  wire \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ;
  wire \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ;
  wire m_axi_s2mm_aclk;
  wire out;
  wire rst;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_dre_halted;
  wire sig_dre_tvalid_i_reg;
  wire sig_eop_halt_xfer;
  wire sig_eop_sent_reg;
  wire sig_flush_db1;
  wire [0:0]sig_flush_db1_reg;
  wire [0:0]sig_flush_db1_reg_0;
  wire [0:0]sig_flush_db1_reg_1;
  wire [0:0]sig_flush_db1_reg_10;
  wire [0:0]sig_flush_db1_reg_11;
  wire [0:0]sig_flush_db1_reg_12;
  wire [0:0]sig_flush_db1_reg_13;
  wire [0:0]sig_flush_db1_reg_14;
  wire sig_flush_db1_reg_15;
  wire [0:0]sig_flush_db1_reg_2;
  wire [0:0]sig_flush_db1_reg_3;
  wire [0:0]sig_flush_db1_reg_4;
  wire [0:0]sig_flush_db1_reg_5;
  wire [0:0]sig_flush_db1_reg_6;
  wire [0:0]sig_flush_db1_reg_7;
  wire [0:0]sig_flush_db1_reg_8;
  wire [0:0]sig_flush_db1_reg_9;
  wire sig_flush_db2;
  wire [0:0]sig_flush_db2_reg;
  wire [0:0]sig_flush_db2_reg_0;
  wire [0:0]sig_flush_db2_reg_1;
  wire [0:0]sig_flush_db2_reg_10;
  wire [0:0]sig_flush_db2_reg_11;
  wire [0:0]sig_flush_db2_reg_12;
  wire [0:0]sig_flush_db2_reg_13;
  wire [0:0]sig_flush_db2_reg_14;
  wire [0:0]sig_flush_db2_reg_2;
  wire [0:0]sig_flush_db2_reg_3;
  wire [0:0]sig_flush_db2_reg_4;
  wire [0:0]sig_flush_db2_reg_5;
  wire [0:0]sig_flush_db2_reg_6;
  wire [0:0]sig_flush_db2_reg_7;
  wire [0:0]sig_flush_db2_reg_8;
  wire [0:0]sig_flush_db2_reg_9;
  wire sig_ibtt2dre_tready;
  wire sig_inhibit_rdy_n;
  wire [0:0]\sig_strb_reg_out_reg[15] ;
  wire [0:0]\sig_strb_reg_out_reg[1] ;
  wire [0:0]\sig_strb_reg_out_reg[2] ;
  wire [0:0]\sig_strb_reg_out_reg[8] ;
  wire [22:0]sig_tstrb_fifo_data_out;
  wire slice_insert_valid;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_empty_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_full_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_data_valid_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_dbiterr_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_overflow_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_empty_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_full_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_rst_busy_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_sbiterr_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_underflow_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_ack_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_rst_busy_UNCONNECTED ;
  wire [3:0]\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_data_count_UNCONNECTED ;
  wire [4:0]\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_data_count_UNCONNECTED ;

  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[0]),
        .I4(sig_tstrb_fifo_data_out[0]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_14));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(sig_tstrb_fifo_data_out[0]),
        .I4(Q[0]),
        .O(sig_flush_db2_reg_6));
  LUT6 #(
    .INIT(64'h0000000200020002)) 
    \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_3__0 
       (.I0(\gen_fwft.empty_fwft_i_reg ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ),
        .I2(\GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_6__0_n_0 ),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] [1]),
        .I4(Q[1]),
        .I5(dout[0]),
        .O(\sig_strb_reg_out_reg[1] ));
  LUT6 #(
    .INIT(64'h00000000000D0000)) 
    \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_4__0 
       (.I0(dre2wdc_wvalid),
        .I1(sig_ibtt2dre_tready),
        .I2(sig_dre_halted),
        .I3(empty),
        .I4(out),
        .I5(sig_eop_halt_xfer),
        .O(sig_dre_tvalid_i_reg));
  LUT4 #(
    .INIT(16'hF888)) 
    \GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_6__0 
       (.I0(dout[3]),
        .I1(Q[4]),
        .I2(dout[2]),
        .I3(Q[3]),
        .O(\GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_6__0_n_0 ));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[10]),
        .I4(dout[9]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_4));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[9]),
        .I4(Q[10]),
        .O(sig_flush_db2_reg_0));
  (* SOFT_HLUTNM = "soft_lutpair410" *) 
  LUT4 #(
    .INIT(16'h002A)) 
    \GEN_INPUT_REG[10].sig_input_data_reg[10][9]_i_3__0 
       (.I0(\gen_fwft.empty_fwft_i_reg ),
        .I1(dout[13]),
        .I2(Q[15]),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4__0_n_0 ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_0 ));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[11]),
        .I4(dout[10]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_3));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[10]),
        .I4(Q[11]),
        .O(sig_flush_db2_reg_11));
  LUT6 #(
    .INIT(64'h00000000002A2A2A)) 
    \GEN_INPUT_REG[11].sig_input_data_reg[11][9]_i_3__0 
       (.I0(\gen_fwft.empty_fwft_i_reg ),
        .I1(dout[13]),
        .I2(Q[15]),
        .I3(dout[11]),
        .I4(Q[12]),
        .I5(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] ));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[12]),
        .I4(dout[11]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_2));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[11]),
        .I4(Q[12]),
        .O(sig_flush_db2_reg_12));
  (* SOFT_HLUTNM = "soft_lutpair410" *) 
  LUT4 #(
    .INIT(16'h0444)) 
    \GEN_INPUT_REG[12].sig_input_data_reg[12][9]_i_3__0 
       (.I0(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ),
        .I1(\gen_fwft.empty_fwft_i_reg ),
        .I2(dout[13]),
        .I3(Q[15]),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15]_1 ));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[13]),
        .I4(sig_tstrb_fifo_data_out[13]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_1));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[13].sig_input_data_reg[13][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(sig_tstrb_fifo_data_out[13]),
        .I4(Q[13]),
        .O(sig_flush_db2_reg_13));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[14]),
        .I4(dout[12]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_0));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[12]),
        .I4(Q[14]),
        .O(sig_flush_db2_reg_14));
  LUT3 #(
    .INIT(8'h70)) 
    \GEN_INPUT_REG[14].sig_input_data_reg[14][9]_i_3__0 
       (.I0(Q[15]),
        .I1(dout[13]),
        .I2(\gen_fwft.empty_fwft_i_reg ),
        .O(\sig_strb_reg_out_reg[15] ));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[15]),
        .I4(dout[13]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[13]),
        .I4(Q[15]),
        .O(sig_flush_db2_reg));
  LUT5 #(
    .INIT(32'h04000404)) 
    \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_3__0 
       (.I0(empty),
        .I1(out),
        .I2(sig_eop_halt_xfer),
        .I3(sig_tstrb_fifo_data_out[22]),
        .I4(\GEN_INPUT_REG[15].sig_input_data_reg_reg[15][9] ),
        .O(\gen_fwft.empty_fwft_i_reg ));
  LUT6 #(
    .INIT(64'hB0FBB0FBFFFFB0FB)) 
    \GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_6 
       (.I0(sig_tstrb_fifo_data_out[16]),
        .I1(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 [0]),
        .I2(sig_tstrb_fifo_data_out[17]),
        .I3(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 [1]),
        .I4(dout[14]),
        .I5(\GEN_INPUT_REG[15].sig_input_data_reg[15][9]_i_4 [2]),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] ));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[1]),
        .I4(dout[0]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_13));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[0]),
        .I4(Q[1]),
        .O(sig_flush_db2_reg_5));
  LUT6 #(
    .INIT(64'h0000000800080008)) 
    \GEN_INPUT_REG[1].sig_input_data_reg[1][9]_i_3__0 
       (.I0(\gen_fwft.empty_fwft_i_reg ),
        .I1(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] [0]),
        .I2(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ),
        .I3(\GEN_INPUT_REG[0].sig_input_data_reg[0][9]_i_6__0_n_0 ),
        .I4(Q[2]),
        .I5(dout[1]),
        .O(\sig_strb_reg_out_reg[2] ));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[2]),
        .I4(dout[1]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_12));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[2].sig_input_data_reg[2][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[1]),
        .I4(Q[2]),
        .O(sig_flush_db2_reg_4));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[3]),
        .I4(dout[2]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_11));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[2]),
        .I4(Q[3]),
        .O(sig_flush_db2_reg_7));
  (* SOFT_HLUTNM = "soft_lutpair409" *) 
  LUT4 #(
    .INIT(16'h002A)) 
    \GEN_INPUT_REG[3].sig_input_data_reg[3][9]_i_3__0 
       (.I0(\gen_fwft.empty_fwft_i_reg ),
        .I1(dout[3]),
        .I2(Q[4]),
        .I3(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] ));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[4]),
        .I4(dout[3]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_10));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[3]),
        .I4(Q[4]),
        .O(sig_flush_db2_reg_3));
  (* SOFT_HLUTNM = "soft_lutpair409" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \GEN_INPUT_REG[4].sig_input_data_reg[4][9]_i_3__0 
       (.I0(\gen_fwft.empty_fwft_i_reg ),
        .I1(\GEN_INPUT_REG[1].sig_input_data_reg_reg[1][9] ),
        .O(\gen_fwft.empty_fwft_i_reg_0 ));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[5]),
        .I4(dout[4]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_9));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[4]),
        .I4(Q[5]),
        .O(sig_flush_db2_reg_8));
  LUT4 #(
    .INIT(16'hF888)) 
    \GEN_INPUT_REG[5].sig_input_data_reg[5][9]_i_4 
       (.I0(dout[12]),
        .I1(Q[14]),
        .I2(sig_tstrb_fifo_data_out[13]),
        .I3(Q[13]),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[6]),
        .I4(dout[5]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_8));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[5]),
        .I4(Q[6]),
        .O(sig_flush_db2_reg_2));
  LUT4 #(
    .INIT(16'h0002)) 
    \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_3__0 
       (.I0(\gen_fwft.empty_fwft_i_reg ),
        .I1(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4__0_n_0 ),
        .I2(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_5__0_n_0 ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_6_n_0 ),
        .O(\gen_fwft.empty_fwft_i_reg_1 ));
  LUT5 #(
    .INIT(32'hFFEAEAEA)) 
    \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4__0 
       (.I0(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ),
        .I1(Q[11]),
        .I2(dout[10]),
        .I3(Q[12]),
        .I4(dout[11]),
        .O(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4__0_n_0 ));
  LUT4 #(
    .INIT(16'hF888)) 
    \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_5__0 
       (.I0(dout[7]),
        .I1(Q[8]),
        .I2(dout[6]),
        .I3(Q[7]),
        .O(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_5__0_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFF888F888F888)) 
    \GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_6 
       (.I0(dout[13]),
        .I1(Q[15]),
        .I2(Q[9]),
        .I3(dout[8]),
        .I4(Q[10]),
        .I5(dout[9]),
        .O(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[7]),
        .I4(dout[6]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_7));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[6]),
        .I4(Q[7]),
        .O(sig_flush_db2_reg_9));
  LUT5 #(
    .INIT(32'h00000070)) 
    \GEN_INPUT_REG[7].sig_input_data_reg[7][9]_i_3__0 
       (.I0(Q[8]),
        .I1(dout[7]),
        .I2(\gen_fwft.empty_fwft_i_reg ),
        .I3(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_6_n_0 ),
        .I4(\GEN_INPUT_REG[6].sig_input_data_reg[6][9]_i_4__0_n_0 ),
        .O(\sig_strb_reg_out_reg[8] ));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[8]),
        .I4(dout[7]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_6));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[7]),
        .I4(Q[8]),
        .O(sig_flush_db2_reg_1));
  LUT4 #(
    .INIT(16'h0004)) 
    \GEN_INPUT_REG[8].sig_input_data_reg[8][9]_i_3__0 
       (.I0(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] ),
        .I1(\gen_fwft.empty_fwft_i_reg ),
        .I2(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9] [2]),
        .I3(\GEN_INPUT_REG[8].sig_input_data_reg_reg[8][9]_0 ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14]_0 ));
  LUT6 #(
    .INIT(64'h8FFFFFFF8F8F8F8F)) 
    \GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_1__0 
       (.I0(\GEN_INPUT_REG[0].sig_input_data_reg_reg[0][9] ),
        .I1(sig_flush_db1),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .I3(Q[9]),
        .I4(dout[8]),
        .I5(sig_dre_tvalid_i_reg),
        .O(sig_flush_db1_reg_5));
  LUT5 #(
    .INIT(32'h10000000)) 
    \GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_2__0 
       (.I0(sig_flush_db2),
        .I1(sig_flush_db1),
        .I2(sig_dre_tvalid_i_reg),
        .I3(dout[8]),
        .I4(Q[9]),
        .O(sig_flush_db2_reg_10));
  LUT4 #(
    .INIT(16'h002A)) 
    \GEN_INPUT_REG[9].sig_input_data_reg[9][9]_i_3__0 
       (.I0(\gen_fwft.empty_fwft_i_reg ),
        .I1(dout[9]),
        .I2(Q[10]),
        .I3(\GEN_INPUT_REG[9].sig_input_data_reg_reg[9][9] ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] ));
  LUT4 #(
    .INIT(16'hF0F8)) 
    sig_flush_db1_i_2__0
       (.I0(\gen_fwft.empty_fwft_i_reg ),
        .I1(sig_dre_tvalid_i_reg),
        .I2(sig_flush_db1),
        .I3(sig_flush_db2),
        .O(sig_flush_db1_reg_15));
  (* CASCADE_HEIGHT = "0" *) 
  (* DOUT_RESET_VALUE = "0" *) 
  (* ECC_MODE = "no_ecc" *) 
  (* EN_ADV_FEATURE_SYNC = "16'b0001111100011111" *) 
  (* FIFO_MEMORY_TYPE = "auto" *) 
  (* FIFO_READ_LATENCY = "0" *) 
  (* FIFO_WRITE_DEPTH = "16" *) 
  (* FULL_RESET_VALUE = "1" *) 
  (* PROG_EMPTY_THRESH = "10" *) 
  (* PROG_FULL_THRESH = "10" *) 
  (* P_COMMON_CLOCK = "1" *) 
  (* P_ECC_MODE = "0" *) 
  (* P_FIFO_MEMORY_TYPE = "0" *) 
  (* P_READ_MODE = "1" *) 
  (* P_WAKEUP_TIME = "2" *) 
  (* RD_DATA_COUNT_WIDTH = "4" *) 
  (* READ_DATA_WIDTH = "23" *) 
  (* READ_MODE = "fwft" *) 
  (* SIM_ASSERT_CHK = "0" *) 
  (* USE_ADV_FEATURES = "1F1F" *) 
  (* WAKEUP_TIME = "0" *) 
  (* WRITE_DATA_WIDTH = "23" *) 
  (* WR_DATA_COUNT_WIDTH = "5" *) 
  (* XPM_MODULE = "TRUE" *) 
  design_1_axi_dma_0_0_xpm_fifo_sync__parameterized1 \xpm_fifo_instance.xpm_fifo_sync_inst 
       (.almost_empty(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_empty_UNCONNECTED ),
        .almost_full(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_full_UNCONNECTED ),
        .data_valid(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_data_valid_UNCONNECTED ),
        .dbiterr(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_dbiterr_UNCONNECTED ),
        .din(din),
        .dout({sig_tstrb_fifo_data_out[22],dout[17:14],sig_tstrb_fifo_data_out[17:16],dout[13:12],sig_tstrb_fifo_data_out[13],dout[11:0],sig_tstrb_fifo_data_out[0]}),
        .empty(empty),
        .full(full),
        .injectdbiterr(1'b0),
        .injectsbiterr(1'b0),
        .overflow(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_overflow_UNCONNECTED ),
        .prog_empty(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_empty_UNCONNECTED ),
        .prog_full(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_full_UNCONNECTED ),
        .rd_data_count(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_data_count_UNCONNECTED [3:0]),
        .rd_en(\USE_SYNC_FIFO.sig_rd_fifo ),
        .rd_rst_busy(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_rst_busy_UNCONNECTED ),
        .rst(rst),
        .sbiterr(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_sbiterr_UNCONNECTED ),
        .sleep(1'b0),
        .underflow(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_underflow_UNCONNECTED ),
        .wr_ack(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_ack_UNCONNECTED ),
        .wr_clk(m_axi_s2mm_aclk),
        .wr_data_count(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_data_count_UNCONNECTED [4:0]),
        .wr_en(\USE_SYNC_FIFO.sig_wr_fifo ),
        .wr_rst_busy(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_rst_busy_UNCONNECTED ));
  LUT2 #(
    .INIT(4'hB)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_1__0 
       (.I0(sig_eop_sent_reg),
        .I1(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(rst));
  LUT3 #(
    .INIT(8'h20)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_2__0 
       (.I0(slice_insert_valid),
        .I1(full),
        .I2(sig_inhibit_rdy_n),
        .O(\USE_SYNC_FIFO.sig_wr_fifo ));
endmodule

(* ORIG_REF_NAME = "sync_fifo_fg" *) 
module design_1_axi_dma_0_0_sync_fifo_fg__parameterized1
   (dout,
    empty,
    SR,
    sig_clr_dbeat_cntr0_out,
    sig_clr_dbc_reg_reg,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ,
    DI,
    sig_ibtt2dre_tready,
    D,
    CO,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] ,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] ,
    sig_child_qual_first_of_2_reg,
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 ,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_clr_dbc_reg,
    din,
    rd_en,
    sig_cmd_stat_rst_user_reg_n_cdc_from,
    full,
    dre2wdc_wvalid,
    \sig_byte_cntr_reg[7] ,
    \sig_byte_cntr_reg[7]_0 ,
    sig_clr_dbc_reg_reg_0,
    Q,
    S,
    \sig_child_addr_cntr_lsh_reg[7] ,
    \sig_xfer_len_reg_reg[0] ,
    \sig_xfer_len_reg_reg[3] ,
    sig_child_qual_first_of_2,
    sig_csm_pop_child_cmd);
  output [10:0]dout;
  output empty;
  output [0:0]SR;
  output sig_clr_dbeat_cntr0_out;
  output [0:0]sig_clr_dbc_reg_reg;
  output \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  output [3:0]DI;
  output sig_ibtt2dre_tready;
  output [8:0]D;
  output [0:0]CO;
  output [7:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] ;
  output [4:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] ;
  output sig_child_qual_first_of_2_reg;
  output [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_clr_dbc_reg;
  input [10:0]din;
  input rd_en;
  input sig_cmd_stat_rst_user_reg_n_cdc_from;
  input full;
  input dre2wdc_wvalid;
  input \sig_byte_cntr_reg[7] ;
  input \sig_byte_cntr_reg[7]_0 ;
  input [0:0]sig_clr_dbc_reg_reg_0;
  input [3:0]Q;
  input [3:0]S;
  input [7:0]\sig_child_addr_cntr_lsh_reg[7] ;
  input [3:0]\sig_xfer_len_reg_reg[0] ;
  input \sig_xfer_len_reg_reg[3] ;
  input sig_child_qual_first_of_2;
  input sig_csm_pop_child_cmd;

  wire [0:0]CO;
  wire [8:0]D;
  wire [3:0]DI;
  wire [3:0]Q;
  wire [3:0]S;
  wire [0:0]SR;
  wire [10:0]din;
  wire [10:0]dout;
  wire dre2wdc_wvalid;
  wire empty;
  wire full;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  wire [7:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] ;
  wire [4:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] ;
  wire [0:0]\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 ;
  wire m_axi_s2mm_aclk;
  wire rd_en;
  wire \sig_byte_cntr[7]_i_10_n_0 ;
  wire \sig_byte_cntr[7]_i_15_n_0 ;
  wire \sig_byte_cntr[7]_i_7_n_0 ;
  wire \sig_byte_cntr[7]_i_8_n_0 ;
  wire \sig_byte_cntr[7]_i_9_n_0 ;
  wire \sig_byte_cntr[8]_i_3_n_0 ;
  wire \sig_byte_cntr_reg[7] ;
  wire \sig_byte_cntr_reg[7]_0 ;
  wire \sig_byte_cntr_reg[7]_i_2_n_0 ;
  wire \sig_byte_cntr_reg[7]_i_2_n_1 ;
  wire \sig_byte_cntr_reg[7]_i_2_n_2 ;
  wire \sig_byte_cntr_reg[7]_i_2_n_3 ;
  wire \sig_byte_cntr_reg[7]_i_2_n_4 ;
  wire \sig_byte_cntr_reg[7]_i_2_n_5 ;
  wire \sig_byte_cntr_reg[7]_i_2_n_6 ;
  wire \sig_byte_cntr_reg[7]_i_2_n_7 ;
  wire \sig_child_addr_cntr_lsh[7]_i_2_n_0 ;
  wire \sig_child_addr_cntr_lsh[7]_i_3_n_0 ;
  wire \sig_child_addr_cntr_lsh[7]_i_4_n_0 ;
  wire \sig_child_addr_cntr_lsh[7]_i_5_n_0 ;
  wire \sig_child_addr_cntr_lsh[7]_i_6_n_0 ;
  wire \sig_child_addr_cntr_lsh[7]_i_7_n_0 ;
  wire \sig_child_addr_cntr_lsh[7]_i_8_n_0 ;
  wire \sig_child_addr_cntr_lsh[7]_i_9_n_0 ;
  wire [7:0]\sig_child_addr_cntr_lsh_reg[7] ;
  wire \sig_child_addr_cntr_lsh_reg[7]_i_1_n_1 ;
  wire \sig_child_addr_cntr_lsh_reg[7]_i_1_n_2 ;
  wire \sig_child_addr_cntr_lsh_reg[7]_i_1_n_3 ;
  wire \sig_child_addr_cntr_lsh_reg[7]_i_1_n_4 ;
  wire \sig_child_addr_cntr_lsh_reg[7]_i_1_n_5 ;
  wire \sig_child_addr_cntr_lsh_reg[7]_i_1_n_6 ;
  wire \sig_child_addr_cntr_lsh_reg[7]_i_1_n_7 ;
  wire sig_child_qual_first_of_2;
  wire sig_child_qual_first_of_2_reg;
  wire sig_clr_dbc_reg;
  wire [0:0]sig_clr_dbc_reg_reg;
  wire [0:0]sig_clr_dbc_reg_reg_0;
  wire sig_clr_dbeat_cntr0_out;
  wire sig_cmd_stat_rst_user_reg_n_cdc_from;
  wire sig_csm_pop_child_cmd;
  wire sig_ibtt2dre_tready;
  wire sig_stream_rst;
  wire sig_xd_fifo_full;
  wire \sig_xfer_len_reg[1]_i_2_n_0 ;
  wire \sig_xfer_len_reg[3]_i_2_n_0 ;
  wire \sig_xfer_len_reg[3]_i_3_n_0 ;
  wire \sig_xfer_len_reg[4]_i_2_n_0 ;
  wire \sig_xfer_len_reg[4]_i_3_n_0 ;
  wire [3:0]\sig_xfer_len_reg_reg[0] ;
  wire \sig_xfer_len_reg_reg[3] ;
  wire \xpm_fifo_instance.xpm_fifo_sync_inst_i_4__1_n_0 ;
  wire \xpm_fifo_instance.xpm_fifo_sync_inst_n_2 ;
  wire \xpm_fifo_instance.xpm_fifo_sync_inst_n_3 ;
  wire \xpm_fifo_instance.xpm_fifo_sync_inst_n_4 ;
  wire \xpm_fifo_instance.xpm_fifo_sync_inst_n_5 ;
  wire \xpm_fifo_instance.xpm_fifo_sync_inst_n_6 ;
  wire [7:0]\NLW_sig_byte_cntr_reg[8]_i_2_CO_UNCONNECTED ;
  wire [7:1]\NLW_sig_byte_cntr_reg[8]_i_2_O_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_empty_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_full_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_data_valid_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_dbiterr_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_overflow_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_empty_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_full_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_rst_busy_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_sbiterr_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_underflow_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_ack_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_rst_busy_UNCONNECTED ;
  wire [3:0]\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_data_count_UNCONNECTED ;

  (* SOFT_HLUTNM = "soft_lutpair250" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \sig_burst_dbeat_cntr[3]_i_1 
       (.I0(sig_clr_dbeat_cntr0_out),
        .I1(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(SR));
  (* SOFT_HLUTNM = "soft_lutpair250" *) 
  LUT3 #(
    .INIT(8'h4F)) 
    \sig_byte_cntr[7]_i_1 
       (.I0(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .I1(sig_clr_dbc_reg),
        .I2(sig_cmd_stat_rst_user_reg_n_cdc_from),
        .O(sig_clr_dbc_reg_reg));
  LUT3 #(
    .INIT(8'h2A)) 
    \sig_byte_cntr[7]_i_10 
       (.I0(din[5]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .I2(sig_clr_dbc_reg),
        .O(\sig_byte_cntr[7]_i_10_n_0 ));
  LUT5 #(
    .INIT(32'h708F8F70)) 
    \sig_byte_cntr[7]_i_15 
       (.I0(sig_clr_dbc_reg),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .I2(din[0]),
        .I3(\sig_byte_cntr_reg[7] ),
        .I4(\sig_byte_cntr_reg[7]_0 ),
        .O(\sig_byte_cntr[7]_i_15_n_0 ));
  LUT3 #(
    .INIT(8'h2A)) 
    \sig_byte_cntr[7]_i_3 
       (.I0(din[4]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .I2(sig_clr_dbc_reg),
        .O(DI[3]));
  LUT3 #(
    .INIT(8'h2A)) 
    \sig_byte_cntr[7]_i_4 
       (.I0(din[3]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .I2(sig_clr_dbc_reg),
        .O(DI[2]));
  LUT6 #(
    .INIT(64'hFEFF0000FFFF0000)) 
    \sig_byte_cntr[7]_i_5 
       (.I0(\xpm_fifo_instance.xpm_fifo_sync_inst_i_4__1_n_0 ),
        .I1(sig_xd_fifo_full),
        .I2(full),
        .I3(dre2wdc_wvalid),
        .I4(din[2]),
        .I5(sig_clr_dbc_reg),
        .O(DI[1]));
  LUT6 #(
    .INIT(64'hFEFF0000FFFF0000)) 
    \sig_byte_cntr[7]_i_6 
       (.I0(\xpm_fifo_instance.xpm_fifo_sync_inst_i_4__1_n_0 ),
        .I1(sig_xd_fifo_full),
        .I2(full),
        .I3(dre2wdc_wvalid),
        .I4(din[1]),
        .I5(sig_clr_dbc_reg),
        .O(DI[0]));
  LUT3 #(
    .INIT(8'h2A)) 
    \sig_byte_cntr[7]_i_7 
       (.I0(din[0]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .I2(sig_clr_dbc_reg),
        .O(\sig_byte_cntr[7]_i_7_n_0 ));
  LUT3 #(
    .INIT(8'h2A)) 
    \sig_byte_cntr[7]_i_8 
       (.I0(din[7]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .I2(sig_clr_dbc_reg),
        .O(\sig_byte_cntr[7]_i_8_n_0 ));
  LUT3 #(
    .INIT(8'h2A)) 
    \sig_byte_cntr[7]_i_9 
       (.I0(din[6]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .I2(sig_clr_dbc_reg),
        .O(\sig_byte_cntr[7]_i_9_n_0 ));
  LUT3 #(
    .INIT(8'h2A)) 
    \sig_byte_cntr[8]_i_3 
       (.I0(din[8]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .I2(sig_clr_dbc_reg),
        .O(\sig_byte_cntr[8]_i_3_n_0 ));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY8 \sig_byte_cntr_reg[7]_i_2 
       (.CI(1'b0),
        .CI_TOP(1'b0),
        .CO({\sig_byte_cntr_reg[7]_i_2_n_0 ,\sig_byte_cntr_reg[7]_i_2_n_1 ,\sig_byte_cntr_reg[7]_i_2_n_2 ,\sig_byte_cntr_reg[7]_i_2_n_3 ,\sig_byte_cntr_reg[7]_i_2_n_4 ,\sig_byte_cntr_reg[7]_i_2_n_5 ,\sig_byte_cntr_reg[7]_i_2_n_6 ,\sig_byte_cntr_reg[7]_i_2_n_7 }),
        .DI({1'b0,1'b0,1'b0,DI,\sig_byte_cntr[7]_i_7_n_0 }),
        .O(D[7:0]),
        .S({\sig_byte_cntr[7]_i_8_n_0 ,\sig_byte_cntr[7]_i_9_n_0 ,\sig_byte_cntr[7]_i_10_n_0 ,S,\sig_byte_cntr[7]_i_15_n_0 }));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY8 \sig_byte_cntr_reg[8]_i_2 
       (.CI(\sig_byte_cntr_reg[7]_i_2_n_0 ),
        .CI_TOP(1'b0),
        .CO(\NLW_sig_byte_cntr_reg[8]_i_2_CO_UNCONNECTED [7:0]),
        .DI({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .O({\NLW_sig_byte_cntr_reg[8]_i_2_O_UNCONNECTED [7:1],D[8]}),
        .S({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,\sig_byte_cntr[8]_i_3_n_0 }));
  LUT2 #(
    .INIT(4'h2)) 
    \sig_child_addr_cntr_lsh[15]_i_3 
       (.I0(dout[8]),
        .I1(sig_csm_pop_child_cmd),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8]_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \sig_child_addr_cntr_lsh[7]_i_2 
       (.I0(dout[7]),
        .I1(sig_csm_pop_child_cmd),
        .O(\sig_child_addr_cntr_lsh[7]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \sig_child_addr_cntr_lsh[7]_i_3 
       (.I0(dout[6]),
        .I1(sig_csm_pop_child_cmd),
        .O(\sig_child_addr_cntr_lsh[7]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \sig_child_addr_cntr_lsh[7]_i_4 
       (.I0(dout[5]),
        .I1(sig_csm_pop_child_cmd),
        .O(\sig_child_addr_cntr_lsh[7]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \sig_child_addr_cntr_lsh[7]_i_5 
       (.I0(dout[4]),
        .I1(sig_csm_pop_child_cmd),
        .O(\sig_child_addr_cntr_lsh[7]_i_5_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \sig_child_addr_cntr_lsh[7]_i_6 
       (.I0(dout[3]),
        .I1(sig_csm_pop_child_cmd),
        .O(\sig_child_addr_cntr_lsh[7]_i_6_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \sig_child_addr_cntr_lsh[7]_i_7 
       (.I0(dout[2]),
        .I1(sig_csm_pop_child_cmd),
        .O(\sig_child_addr_cntr_lsh[7]_i_7_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \sig_child_addr_cntr_lsh[7]_i_8 
       (.I0(dout[1]),
        .I1(sig_csm_pop_child_cmd),
        .O(\sig_child_addr_cntr_lsh[7]_i_8_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \sig_child_addr_cntr_lsh[7]_i_9 
       (.I0(dout[0]),
        .I1(sig_csm_pop_child_cmd),
        .O(\sig_child_addr_cntr_lsh[7]_i_9_n_0 ));
  CARRY8 \sig_child_addr_cntr_lsh_reg[7]_i_1 
       (.CI(1'b0),
        .CI_TOP(1'b0),
        .CO({CO,\sig_child_addr_cntr_lsh_reg[7]_i_1_n_1 ,\sig_child_addr_cntr_lsh_reg[7]_i_1_n_2 ,\sig_child_addr_cntr_lsh_reg[7]_i_1_n_3 ,\sig_child_addr_cntr_lsh_reg[7]_i_1_n_4 ,\sig_child_addr_cntr_lsh_reg[7]_i_1_n_5 ,\sig_child_addr_cntr_lsh_reg[7]_i_1_n_6 ,\sig_child_addr_cntr_lsh_reg[7]_i_1_n_7 }),
        .DI({\sig_child_addr_cntr_lsh[7]_i_2_n_0 ,\sig_child_addr_cntr_lsh[7]_i_3_n_0 ,\sig_child_addr_cntr_lsh[7]_i_4_n_0 ,\sig_child_addr_cntr_lsh[7]_i_5_n_0 ,\sig_child_addr_cntr_lsh[7]_i_6_n_0 ,\sig_child_addr_cntr_lsh[7]_i_7_n_0 ,\sig_child_addr_cntr_lsh[7]_i_8_n_0 ,\sig_child_addr_cntr_lsh[7]_i_9_n_0 }),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] ),
        .S(\sig_child_addr_cntr_lsh_reg[7] ));
  LUT6 #(
    .INIT(64'hA888888888888888)) 
    sig_clr_dbc_reg_i_1
       (.I0(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ),
        .I1(sig_clr_dbc_reg_reg_0),
        .I2(Q[3]),
        .I3(Q[0]),
        .I4(Q[1]),
        .I5(Q[2]),
        .O(sig_clr_dbeat_cntr0_out));
  (* SOFT_HLUTNM = "soft_lutpair248" *) 
  LUT3 #(
    .INIT(8'h01)) 
    sig_dre_tvalid_i_i_4__0
       (.I0(\xpm_fifo_instance.xpm_fifo_sync_inst_i_4__1_n_0 ),
        .I1(sig_xd_fifo_full),
        .I2(full),
        .O(sig_ibtt2dre_tready));
  LUT3 #(
    .INIT(8'h2F)) 
    sig_xfer_is_seq_reg_i_1
       (.I0(sig_child_qual_first_of_2),
        .I1(dout[10]),
        .I2(dout[9]),
        .O(sig_child_qual_first_of_2_reg));
  (* SOFT_HLUTNM = "soft_lutpair247" *) 
  LUT5 #(
    .INIT(32'hB24D4DB2)) 
    \sig_xfer_len_reg[0]_i_1 
       (.I0(\sig_xfer_len_reg_reg[0] [3]),
        .I1(\sig_xfer_len_reg[1]_i_2_n_0 ),
        .I2(dout[3]),
        .I3(dout[4]),
        .I4(\sig_xfer_len_reg[3]_i_3_n_0 ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] [0]));
  LUT6 #(
    .INIT(64'hEFAE105175F78A08)) 
    \sig_xfer_len_reg[1]_i_1 
       (.I0(dout[4]),
        .I1(dout[3]),
        .I2(\sig_xfer_len_reg[1]_i_2_n_0 ),
        .I3(\sig_xfer_len_reg_reg[0] [3]),
        .I4(dout[5]),
        .I5(\sig_xfer_len_reg[3]_i_3_n_0 ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] [1]));
  LUT6 #(
    .INIT(64'h1111177717777777)) 
    \sig_xfer_len_reg[1]_i_2 
       (.I0(dout[2]),
        .I1(\sig_xfer_len_reg_reg[0] [2]),
        .I2(\sig_xfer_len_reg_reg[0] [0]),
        .I3(dout[0]),
        .I4(dout[1]),
        .I5(\sig_xfer_len_reg_reg[0] [1]),
        .O(\sig_xfer_len_reg[1]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'hFE017F80)) 
    \sig_xfer_len_reg[2]_i_1 
       (.I0(dout[5]),
        .I1(\sig_xfer_len_reg[3]_i_2_n_0 ),
        .I2(dout[4]),
        .I3(dout[6]),
        .I4(\sig_xfer_len_reg[3]_i_3_n_0 ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] [2]));
  LUT6 #(
    .INIT(64'hFFFE00017FFF8000)) 
    \sig_xfer_len_reg[3]_i_1 
       (.I0(dout[6]),
        .I1(dout[4]),
        .I2(\sig_xfer_len_reg[3]_i_2_n_0 ),
        .I3(dout[5]),
        .I4(dout[7]),
        .I5(\sig_xfer_len_reg[3]_i_3_n_0 ),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] [3]));
  (* SOFT_HLUTNM = "soft_lutpair249" *) 
  LUT3 #(
    .INIT(8'hB2)) 
    \sig_xfer_len_reg[3]_i_2 
       (.I0(dout[3]),
        .I1(\sig_xfer_len_reg[1]_i_2_n_0 ),
        .I2(\sig_xfer_len_reg_reg[0] [3]),
        .O(\sig_xfer_len_reg[3]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair249" *) 
  LUT4 #(
    .INIT(16'h2112)) 
    \sig_xfer_len_reg[3]_i_3 
       (.I0(\sig_xfer_len_reg[1]_i_2_n_0 ),
        .I1(\sig_xfer_len_reg_reg[3] ),
        .I2(dout[3]),
        .I3(\sig_xfer_len_reg_reg[0] [3]),
        .O(\sig_xfer_len_reg[3]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hCC6CCCCCC9CCC9C9)) 
    \sig_xfer_len_reg[4]_i_1 
       (.I0(\sig_xfer_len_reg[4]_i_2_n_0 ),
        .I1(dout[8]),
        .I2(dout[6]),
        .I3(\sig_xfer_len_reg[4]_i_3_n_0 ),
        .I4(dout[5]),
        .I5(dout[7]),
        .O(\gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] [4]));
  LUT6 #(
    .INIT(64'h7F77FF7FFDFFDDFD)) 
    \sig_xfer_len_reg[4]_i_2 
       (.I0(\sig_xfer_len_reg[3]_i_3_n_0 ),
        .I1(dout[5]),
        .I2(\sig_xfer_len_reg_reg[0] [3]),
        .I3(\sig_xfer_len_reg[1]_i_2_n_0 ),
        .I4(dout[3]),
        .I5(dout[4]),
        .O(\sig_xfer_len_reg[4]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair247" *) 
  LUT4 #(
    .INIT(16'h4DFF)) 
    \sig_xfer_len_reg[4]_i_3 
       (.I0(\sig_xfer_len_reg_reg[0] [3]),
        .I1(\sig_xfer_len_reg[1]_i_2_n_0 ),
        .I2(dout[3]),
        .I3(dout[4]),
        .O(\sig_xfer_len_reg[4]_i_3_n_0 ));
  (* CASCADE_HEIGHT = "0" *) 
  (* DOUT_RESET_VALUE = "0" *) 
  (* ECC_MODE = "no_ecc" *) 
  (* EN_ADV_FEATURE_SYNC = "16'b0001111100011111" *) 
  (* FIFO_MEMORY_TYPE = "auto" *) 
  (* FIFO_READ_LATENCY = "0" *) 
  (* FIFO_WRITE_DEPTH = "16" *) 
  (* FULL_RESET_VALUE = "1" *) 
  (* PROG_EMPTY_THRESH = "10" *) 
  (* PROG_FULL_THRESH = "10" *) 
  (* P_COMMON_CLOCK = "1" *) 
  (* P_ECC_MODE = "0" *) 
  (* P_FIFO_MEMORY_TYPE = "0" *) 
  (* P_READ_MODE = "1" *) 
  (* P_WAKEUP_TIME = "2" *) 
  (* RD_DATA_COUNT_WIDTH = "4" *) 
  (* READ_DATA_WIDTH = "11" *) 
  (* READ_MODE = "fwft" *) 
  (* SIM_ASSERT_CHK = "0" *) 
  (* USE_ADV_FEATURES = "1F1F" *) 
  (* WAKEUP_TIME = "0" *) 
  (* WRITE_DATA_WIDTH = "11" *) 
  (* WR_DATA_COUNT_WIDTH = "5" *) 
  (* XPM_MODULE = "TRUE" *) 
  design_1_axi_dma_0_0_xpm_fifo_sync__parameterized3 \xpm_fifo_instance.xpm_fifo_sync_inst 
       (.almost_empty(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_empty_UNCONNECTED ),
        .almost_full(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_full_UNCONNECTED ),
        .data_valid(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_data_valid_UNCONNECTED ),
        .dbiterr(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_dbiterr_UNCONNECTED ),
        .din(din),
        .dout(dout),
        .empty(empty),
        .full(sig_xd_fifo_full),
        .injectdbiterr(1'b0),
        .injectsbiterr(1'b0),
        .overflow(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_overflow_UNCONNECTED ),
        .prog_empty(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_empty_UNCONNECTED ),
        .prog_full(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_full_UNCONNECTED ),
        .rd_data_count(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_data_count_UNCONNECTED [3:0]),
        .rd_en(rd_en),
        .rd_rst_busy(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_rst_busy_UNCONNECTED ),
        .rst(sig_stream_rst),
        .sbiterr(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_sbiterr_UNCONNECTED ),
        .sleep(1'b0),
        .underflow(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_underflow_UNCONNECTED ),
        .wr_ack(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_ack_UNCONNECTED ),
        .wr_clk(m_axi_s2mm_aclk),
        .wr_data_count({\xpm_fifo_instance.xpm_fifo_sync_inst_n_2 ,\xpm_fifo_instance.xpm_fifo_sync_inst_n_3 ,\xpm_fifo_instance.xpm_fifo_sync_inst_n_4 ,\xpm_fifo_instance.xpm_fifo_sync_inst_n_5 ,\xpm_fifo_instance.xpm_fifo_sync_inst_n_6 }),
        .wr_en(sig_clr_dbc_reg),
        .wr_rst_busy(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_rst_busy_UNCONNECTED ));
  (* SOFT_HLUTNM = "soft_lutpair248" *) 
  LUT4 #(
    .INIT(16'h0100)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_1__2 
       (.I0(\xpm_fifo_instance.xpm_fifo_sync_inst_i_4__1_n_0 ),
        .I1(sig_xd_fifo_full),
        .I2(full),
        .I3(dre2wdc_wvalid),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ));
  LUT5 #(
    .INIT(32'h40000000)) 
    \xpm_fifo_instance.xpm_fifo_sync_inst_i_4__1 
       (.I0(\xpm_fifo_instance.xpm_fifo_sync_inst_n_2 ),
        .I1(\xpm_fifo_instance.xpm_fifo_sync_inst_n_6 ),
        .I2(\xpm_fifo_instance.xpm_fifo_sync_inst_n_5 ),
        .I3(\xpm_fifo_instance.xpm_fifo_sync_inst_n_3 ),
        .I4(\xpm_fifo_instance.xpm_fifo_sync_inst_n_4 ),
        .O(\xpm_fifo_instance.xpm_fifo_sync_inst_i_4__1_n_0 ));
endmodule

(* ORIG_REF_NAME = "sync_fifo_fg" *) 
module design_1_axi_dma_0_0_sync_fifo_fg__parameterized2
   (full,
    dout,
    empty,
    D,
    \gen_wr_a.gen_word_narrow.mem_reg_1 ,
    sig_stream_rst,
    m_axi_s2mm_aclk,
    sig_good_strm_dbeat1_out,
    din,
    rd_en,
    out,
    Q);
  output full;
  output [145:0]dout;
  output empty;
  output [4:0]D;
  output [4:0]\gen_wr_a.gen_word_narrow.mem_reg_1 ;
  input sig_stream_rst;
  input m_axi_s2mm_aclk;
  input sig_good_strm_dbeat1_out;
  input [145:0]din;
  input rd_en;
  input out;
  input [4:0]Q;

  wire [4:0]D;
  wire [4:0]Q;
  wire [145:0]din;
  wire [145:0]dout;
  wire empty;
  wire full;
  wire [4:0]\gen_wr_a.gen_word_narrow.mem_reg_1 ;
  wire m_axi_s2mm_aclk;
  wire out;
  wire rd_en;
  wire \sig_data_reg_out[131]_i_2_n_0 ;
  wire \sig_data_skid_reg[129]_i_10_n_0 ;
  wire \sig_data_skid_reg[129]_i_11_n_0 ;
  wire \sig_data_skid_reg[129]_i_12_n_0 ;
  wire \sig_data_skid_reg[129]_i_13_n_0 ;
  wire \sig_data_skid_reg[129]_i_14_n_0 ;
  wire \sig_data_skid_reg[129]_i_15_n_0 ;
  wire \sig_data_skid_reg[129]_i_16_n_0 ;
  wire \sig_data_skid_reg[129]_i_17_n_0 ;
  wire \sig_data_skid_reg[129]_i_18_n_0 ;
  wire \sig_data_skid_reg[129]_i_19_n_0 ;
  wire \sig_data_skid_reg[129]_i_20_n_0 ;
  wire \sig_data_skid_reg[129]_i_21_n_0 ;
  wire \sig_data_skid_reg[129]_i_22_n_0 ;
  wire \sig_data_skid_reg[129]_i_23_n_0 ;
  wire \sig_data_skid_reg[129]_i_24_n_0 ;
  wire \sig_data_skid_reg[129]_i_25_n_0 ;
  wire \sig_data_skid_reg[129]_i_2_n_0 ;
  wire \sig_data_skid_reg[129]_i_3_n_0 ;
  wire \sig_data_skid_reg[129]_i_4_n_0 ;
  wire \sig_data_skid_reg[129]_i_5_n_0 ;
  wire \sig_data_skid_reg[129]_i_6_n_0 ;
  wire \sig_data_skid_reg[129]_i_7_n_0 ;
  wire \sig_data_skid_reg[129]_i_8_n_0 ;
  wire \sig_data_skid_reg[129]_i_9_n_0 ;
  wire \sig_data_skid_reg[131]_i_2_n_0 ;
  wire \sig_data_skid_reg[131]_i_3_n_0 ;
  wire \sig_data_skid_reg[131]_i_4_n_0 ;
  wire \sig_data_skid_reg[131]_i_5_n_0 ;
  wire \sig_data_skid_reg[131]_i_6_n_0 ;
  wire \sig_data_skid_reg[131]_i_7_n_0 ;
  wire \sig_data_skid_reg[131]_i_8_n_0 ;
  wire \sig_data_skid_reg[132]_i_2_n_0 ;
  wire \sig_data_skid_reg[132]_i_3_n_0 ;
  wire \sig_data_skid_reg[132]_i_4_n_0 ;
  wire \sig_data_skid_reg[132]_i_5_n_0 ;
  wire sig_good_strm_dbeat1_out;
  wire sig_stream_rst;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_empty_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_full_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_data_valid_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_dbiterr_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_overflow_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_empty_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_full_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_rst_busy_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_sbiterr_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_underflow_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_ack_UNCONNECTED ;
  wire \NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_rst_busy_UNCONNECTED ;
  wire [3:0]\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_data_count_UNCONNECTED ;
  wire [7:0]\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_data_count_UNCONNECTED ;

  (* SOFT_HLUTNM = "soft_lutpair235" *) 
  LUT4 #(
    .INIT(16'h6F60)) 
    \sig_data_reg_out[128]_i_1 
       (.I0(\sig_data_skid_reg[129]_i_2_n_0 ),
        .I1(\sig_data_skid_reg[129]_i_3_n_0 ),
        .I2(out),
        .I3(Q[0]),
        .O(D[0]));
  LUT6 #(
    .INIT(64'hE11EFFFFE11E0000)) 
    \sig_data_reg_out[129]_i_1 
       (.I0(\sig_data_skid_reg[129]_i_2_n_0 ),
        .I1(\sig_data_skid_reg[129]_i_3_n_0 ),
        .I2(\sig_data_skid_reg[129]_i_4_n_0 ),
        .I3(\sig_data_skid_reg[129]_i_5_n_0 ),
        .I4(out),
        .I5(Q[1]),
        .O(D[1]));
  (* SOFT_HLUTNM = "soft_lutpair226" *) 
  LUT5 #(
    .INIT(32'h69FF6900)) 
    \sig_data_reg_out[130]_i_1 
       (.I0(\sig_data_skid_reg[131]_i_3_n_0 ),
        .I1(\sig_data_skid_reg[131]_i_4_n_0 ),
        .I2(\sig_data_skid_reg[131]_i_2_n_0 ),
        .I3(out),
        .I4(Q[2]),
        .O(D[2]));
  LUT6 #(
    .INIT(64'h17FFFFFF17FF0000)) 
    \sig_data_reg_out[131]_i_1 
       (.I0(\sig_data_skid_reg[131]_i_2_n_0 ),
        .I1(\sig_data_skid_reg[131]_i_3_n_0 ),
        .I2(\sig_data_skid_reg[131]_i_4_n_0 ),
        .I3(\sig_data_reg_out[131]_i_2_n_0 ),
        .I4(out),
        .I5(Q[3]),
        .O(D[3]));
  (* SOFT_HLUTNM = "soft_lutpair229" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \sig_data_reg_out[131]_i_2 
       (.I0(\sig_data_skid_reg[132]_i_2_n_0 ),
        .I1(\sig_data_skid_reg[132]_i_3_n_0 ),
        .O(\sig_data_reg_out[131]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair236" *) 
  LUT4 #(
    .INIT(16'h2F20)) 
    \sig_data_reg_out[132]_i_2 
       (.I0(\sig_data_skid_reg[132]_i_2_n_0 ),
        .I1(\sig_data_skid_reg[132]_i_3_n_0 ),
        .I2(out),
        .I3(Q[4]),
        .O(D[4]));
  (* SOFT_HLUTNM = "soft_lutpair235" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \sig_data_skid_reg[128]_i_1 
       (.I0(\sig_data_skid_reg[129]_i_2_n_0 ),
        .I1(\sig_data_skid_reg[129]_i_3_n_0 ),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1 [0]));
  (* SOFT_HLUTNM = "soft_lutpair234" *) 
  LUT4 #(
    .INIT(16'hE11E)) 
    \sig_data_skid_reg[129]_i_1 
       (.I0(\sig_data_skid_reg[129]_i_2_n_0 ),
        .I1(\sig_data_skid_reg[129]_i_3_n_0 ),
        .I2(\sig_data_skid_reg[129]_i_4_n_0 ),
        .I3(\sig_data_skid_reg[129]_i_5_n_0 ),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1 [1]));
  LUT5 #(
    .INIT(32'h00008292)) 
    \sig_data_skid_reg[129]_i_10 
       (.I0(dout[138]),
        .I1(dout[137]),
        .I2(dout[136]),
        .I3(dout[139]),
        .I4(\sig_data_skid_reg[129]_i_19_n_0 ),
        .O(\sig_data_skid_reg[129]_i_10_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000A100)) 
    \sig_data_skid_reg[129]_i_11 
       (.I0(dout[138]),
        .I1(dout[140]),
        .I2(dout[139]),
        .I3(dout[137]),
        .I4(dout[136]),
        .I5(\sig_data_skid_reg[129]_i_20_n_0 ),
        .O(\sig_data_skid_reg[129]_i_11_n_0 ));
  LUT6 #(
    .INIT(64'hFFFFFFFF45545554)) 
    \sig_data_skid_reg[129]_i_12 
       (.I0(\sig_data_skid_reg[129]_i_21_n_0 ),
        .I1(dout[143]),
        .I2(dout[139]),
        .I3(dout[141]),
        .I4(dout[138]),
        .I5(\sig_data_skid_reg[129]_i_22_n_0 ),
        .O(\sig_data_skid_reg[129]_i_12_n_0 ));
  LUT6 #(
    .INIT(64'h8000800000000202)) 
    \sig_data_skid_reg[129]_i_13 
       (.I0(\sig_data_skid_reg[129]_i_23_n_0 ),
        .I1(dout[140]),
        .I2(dout[139]),
        .I3(dout[138]),
        .I4(dout[142]),
        .I5(dout[141]),
        .O(\sig_data_skid_reg[129]_i_13_n_0 ));
  LUT6 #(
    .INIT(64'hFFFF7AFBFFFFFFFF)) 
    \sig_data_skid_reg[129]_i_14 
       (.I0(dout[132]),
        .I1(dout[128]),
        .I2(dout[131]),
        .I3(dout[130]),
        .I4(dout[135]),
        .I5(dout[129]),
        .O(\sig_data_skid_reg[129]_i_14_n_0 ));
  LUT6 #(
    .INIT(64'h00000000FFFF4011)) 
    \sig_data_skid_reg[129]_i_15 
       (.I0(dout[135]),
        .I1(dout[133]),
        .I2(dout[130]),
        .I3(dout[131]),
        .I4(\sig_data_skid_reg[129]_i_24_n_0 ),
        .I5(\sig_data_skid_reg[129]_i_25_n_0 ),
        .O(\sig_data_skid_reg[129]_i_15_n_0 ));
  LUT3 #(
    .INIT(8'h45)) 
    \sig_data_skid_reg[129]_i_16 
       (.I0(dout[128]),
        .I1(dout[131]),
        .I2(dout[130]),
        .O(\sig_data_skid_reg[129]_i_16_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair231" *) 
  LUT5 #(
    .INIT(32'hDFFFEFFE)) 
    \sig_data_skid_reg[129]_i_17 
       (.I0(dout[134]),
        .I1(dout[135]),
        .I2(dout[131]),
        .I3(dout[132]),
        .I4(dout[133]),
        .O(\sig_data_skid_reg[129]_i_17_n_0 ));
  LUT4 #(
    .INIT(16'h7BFE)) 
    \sig_data_skid_reg[129]_i_18 
       (.I0(dout[135]),
        .I1(dout[133]),
        .I2(dout[134]),
        .I3(dout[132]),
        .O(\sig_data_skid_reg[129]_i_18_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair232" *) 
  LUT5 #(
    .INIT(32'hDFEFFFFE)) 
    \sig_data_skid_reg[129]_i_19 
       (.I0(dout[142]),
        .I1(dout[143]),
        .I2(dout[139]),
        .I3(dout[141]),
        .I4(dout[140]),
        .O(\sig_data_skid_reg[129]_i_19_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000FFFE)) 
    \sig_data_skid_reg[129]_i_2 
       (.I0(dout[128]),
        .I1(dout[129]),
        .I2(dout[130]),
        .I3(\sig_data_skid_reg[129]_i_6_n_0 ),
        .I4(\sig_data_skid_reg[129]_i_7_n_0 ),
        .I5(\sig_data_skid_reg[129]_i_8_n_0 ),
        .O(\sig_data_skid_reg[129]_i_2_n_0 ));
  LUT4 #(
    .INIT(16'h7BFE)) 
    \sig_data_skid_reg[129]_i_20 
       (.I0(dout[143]),
        .I1(dout[141]),
        .I2(dout[142]),
        .I3(dout[140]),
        .O(\sig_data_skid_reg[129]_i_20_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair228" *) 
  LUT5 #(
    .INIT(32'hFFFFFD8D)) 
    \sig_data_skid_reg[129]_i_21 
       (.I0(dout[140]),
        .I1(dout[143]),
        .I2(dout[142]),
        .I3(dout[139]),
        .I4(dout[137]),
        .O(\sig_data_skid_reg[129]_i_21_n_0 ));
  LUT6 #(
    .INIT(64'hC00000008000000C)) 
    \sig_data_skid_reg[129]_i_22 
       (.I0(dout[137]),
        .I1(dout[138]),
        .I2(dout[142]),
        .I3(dout[141]),
        .I4(dout[140]),
        .I5(dout[143]),
        .O(\sig_data_skid_reg[129]_i_22_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair228" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \sig_data_skid_reg[129]_i_23 
       (.I0(dout[137]),
        .I1(dout[143]),
        .O(\sig_data_skid_reg[129]_i_23_n_0 ));
  LUT5 #(
    .INIT(32'hFFFFFD8D)) 
    \sig_data_skid_reg[129]_i_24 
       (.I0(dout[132]),
        .I1(dout[135]),
        .I2(dout[134]),
        .I3(dout[131]),
        .I4(dout[129]),
        .O(\sig_data_skid_reg[129]_i_24_n_0 ));
  LUT6 #(
    .INIT(64'h8080001080000010)) 
    \sig_data_skid_reg[129]_i_25 
       (.I0(dout[133]),
        .I1(dout[132]),
        .I2(dout[130]),
        .I3(dout[135]),
        .I4(dout[134]),
        .I5(dout[129]),
        .O(\sig_data_skid_reg[129]_i_25_n_0 ));
  LUT6 #(
    .INIT(64'h000000000000FFFE)) 
    \sig_data_skid_reg[129]_i_3 
       (.I0(\sig_data_skid_reg[129]_i_9_n_0 ),
        .I1(dout[136]),
        .I2(dout[137]),
        .I3(dout[138]),
        .I4(\sig_data_skid_reg[129]_i_10_n_0 ),
        .I5(\sig_data_skid_reg[129]_i_11_n_0 ),
        .O(\sig_data_skid_reg[129]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair227" *) 
  LUT5 #(
    .INIT(32'hEFEE2022)) 
    \sig_data_skid_reg[129]_i_4 
       (.I0(\sig_data_skid_reg[129]_i_12_n_0 ),
        .I1(dout[136]),
        .I2(dout[139]),
        .I3(dout[138]),
        .I4(\sig_data_skid_reg[129]_i_13_n_0 ),
        .O(\sig_data_skid_reg[129]_i_4_n_0 ));
  LUT6 #(
    .INIT(64'hBBFE0000BBFEBBFE)) 
    \sig_data_skid_reg[129]_i_5 
       (.I0(\sig_data_skid_reg[129]_i_14_n_0 ),
        .I1(dout[132]),
        .I2(dout[134]),
        .I3(dout[133]),
        .I4(\sig_data_skid_reg[129]_i_15_n_0 ),
        .I5(\sig_data_skid_reg[129]_i_16_n_0 ),
        .O(\sig_data_skid_reg[129]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair231" *) 
  LUT5 #(
    .INIT(32'h6FBEFE69)) 
    \sig_data_skid_reg[129]_i_6 
       (.I0(dout[131]),
        .I1(dout[132]),
        .I2(dout[133]),
        .I3(dout[135]),
        .I4(dout[134]),
        .O(\sig_data_skid_reg[129]_i_6_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair230" *) 
  LUT5 #(
    .INIT(32'h00008292)) 
    \sig_data_skid_reg[129]_i_7 
       (.I0(dout[130]),
        .I1(dout[129]),
        .I2(dout[128]),
        .I3(dout[131]),
        .I4(\sig_data_skid_reg[129]_i_17_n_0 ),
        .O(\sig_data_skid_reg[129]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h0000000008000900)) 
    \sig_data_skid_reg[129]_i_8 
       (.I0(dout[131]),
        .I1(dout[130]),
        .I2(dout[128]),
        .I3(dout[129]),
        .I4(dout[132]),
        .I5(\sig_data_skid_reg[129]_i_18_n_0 ),
        .O(\sig_data_skid_reg[129]_i_8_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair232" *) 
  LUT5 #(
    .INIT(32'h6FBEFE69)) 
    \sig_data_skid_reg[129]_i_9 
       (.I0(dout[139]),
        .I1(dout[140]),
        .I2(dout[141]),
        .I3(dout[143]),
        .I4(dout[142]),
        .O(\sig_data_skid_reg[129]_i_9_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair226" *) 
  LUT3 #(
    .INIT(8'h69)) 
    \sig_data_skid_reg[130]_i_1 
       (.I0(\sig_data_skid_reg[131]_i_3_n_0 ),
        .I1(\sig_data_skid_reg[131]_i_4_n_0 ),
        .I2(\sig_data_skid_reg[131]_i_2_n_0 ),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1 [2]));
  (* SOFT_HLUTNM = "soft_lutpair229" *) 
  LUT5 #(
    .INIT(32'hFF1717FF)) 
    \sig_data_skid_reg[131]_i_1 
       (.I0(\sig_data_skid_reg[131]_i_2_n_0 ),
        .I1(\sig_data_skid_reg[131]_i_3_n_0 ),
        .I2(\sig_data_skid_reg[131]_i_4_n_0 ),
        .I3(\sig_data_skid_reg[132]_i_3_n_0 ),
        .I4(\sig_data_skid_reg[132]_i_2_n_0 ),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1 [3]));
  LUT6 #(
    .INIT(64'h30FFBBBF33FFBBBF)) 
    \sig_data_skid_reg[131]_i_2 
       (.I0(dout[134]),
        .I1(\sig_data_skid_reg[131]_i_5_n_0 ),
        .I2(dout[128]),
        .I3(dout[132]),
        .I4(dout[133]),
        .I5(\sig_data_skid_reg[131]_i_6_n_0 ),
        .O(\sig_data_skid_reg[131]_i_2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair234" *) 
  LUT4 #(
    .INIT(16'hFD54)) 
    \sig_data_skid_reg[131]_i_3 
       (.I0(\sig_data_skid_reg[129]_i_4_n_0 ),
        .I1(\sig_data_skid_reg[129]_i_2_n_0 ),
        .I2(\sig_data_skid_reg[129]_i_3_n_0 ),
        .I3(\sig_data_skid_reg[129]_i_5_n_0 ),
        .O(\sig_data_skid_reg[131]_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hBFBFBFBFBF00BFBF)) 
    \sig_data_skid_reg[131]_i_4 
       (.I0(\sig_data_skid_reg[131]_i_7_n_0 ),
        .I1(dout[141]),
        .I2(dout[140]),
        .I3(\sig_data_skid_reg[131]_i_8_n_0 ),
        .I4(dout[137]),
        .I5(dout[143]),
        .O(\sig_data_skid_reg[131]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair233" *) 
  LUT4 #(
    .INIT(16'h4000)) 
    \sig_data_skid_reg[131]_i_5 
       (.I0(dout[135]),
        .I1(dout[130]),
        .I2(dout[131]),
        .I3(dout[129]),
        .O(\sig_data_skid_reg[131]_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair233" *) 
  LUT5 #(
    .INIT(32'hB010BA00)) 
    \sig_data_skid_reg[131]_i_6 
       (.I0(dout[130]),
        .I1(dout[129]),
        .I2(dout[134]),
        .I3(dout[131]),
        .I4(dout[135]),
        .O(\sig_data_skid_reg[131]_i_6_n_0 ));
  LUT6 #(
    .INIT(64'hFF7FFF7F4E4FFF5F)) 
    \sig_data_skid_reg[131]_i_7 
       (.I0(dout[138]),
        .I1(dout[137]),
        .I2(dout[139]),
        .I3(dout[143]),
        .I4(dout[142]),
        .I5(dout[136]),
        .O(\sig_data_skid_reg[131]_i_7_n_0 ));
  LUT6 #(
    .INIT(64'hDCFFFFFFDDFFFFFF)) 
    \sig_data_skid_reg[131]_i_8 
       (.I0(dout[140]),
        .I1(dout[142]),
        .I2(dout[141]),
        .I3(dout[139]),
        .I4(dout[138]),
        .I5(dout[136]),
        .O(\sig_data_skid_reg[131]_i_8_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair236" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \sig_data_skid_reg[132]_i_1 
       (.I0(\sig_data_skid_reg[132]_i_2_n_0 ),
        .I1(\sig_data_skid_reg[132]_i_3_n_0 ),
        .O(\gen_wr_a.gen_word_narrow.mem_reg_1 [4]));
  LUT6 #(
    .INIT(64'h0080000000000000)) 
    \sig_data_skid_reg[132]_i_2 
       (.I0(dout[134]),
        .I1(dout[133]),
        .I2(dout[132]),
        .I3(\sig_data_skid_reg[132]_i_4_n_0 ),
        .I4(dout[135]),
        .I5(dout[128]),
        .O(\sig_data_skid_reg[132]_i_2_n_0 ));
  LUT6 #(
    .INIT(64'h7FFFFFFFFFFFFFFF)) 
    \sig_data_skid_reg[132]_i_3 
       (.I0(dout[140]),
        .I1(dout[142]),
        .I2(dout[141]),
        .I3(dout[143]),
        .I4(dout[137]),
        .I5(\sig_data_skid_reg[132]_i_5_n_0 ),
        .O(\sig_data_skid_reg[132]_i_3_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair230" *) 
  LUT3 #(
    .INIT(8'h7F)) 
    \sig_data_skid_reg[132]_i_4 
       (.I0(dout[129]),
        .I1(dout[131]),
        .I2(dout[130]),
        .O(\sig_data_skid_reg[132]_i_4_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair227" *) 
  LUT3 #(
    .INIT(8'h80)) 
    \sig_data_skid_reg[132]_i_5 
       (.I0(dout[139]),
        .I1(dout[138]),
        .I2(dout[136]),
        .O(\sig_data_skid_reg[132]_i_5_n_0 ));
  (* CASCADE_HEIGHT = "0" *) 
  (* DOUT_RESET_VALUE = "0" *) 
  (* ECC_MODE = "no_ecc" *) 
  (* EN_ADV_FEATURE_SYNC = "16'b0001111100011111" *) 
  (* FIFO_MEMORY_TYPE = "block" *) 
  (* FIFO_READ_LATENCY = "0" *) 
  (* FIFO_WRITE_DEPTH = "128" *) 
  (* FULL_RESET_VALUE = "1" *) 
  (* PROG_EMPTY_THRESH = "10" *) 
  (* PROG_FULL_THRESH = "10" *) 
  (* P_COMMON_CLOCK = "1" *) 
  (* P_ECC_MODE = "0" *) 
  (* P_FIFO_MEMORY_TYPE = "2" *) 
  (* P_READ_MODE = "1" *) 
  (* P_WAKEUP_TIME = "2" *) 
  (* RD_DATA_COUNT_WIDTH = "4" *) 
  (* READ_DATA_WIDTH = "146" *) 
  (* READ_MODE = "fwft" *) 
  (* SIM_ASSERT_CHK = "0" *) 
  (* USE_ADV_FEATURES = "1F1F" *) 
  (* WAKEUP_TIME = "0" *) 
  (* WRITE_DATA_WIDTH = "146" *) 
  (* WR_DATA_COUNT_WIDTH = "8" *) 
  (* XPM_MODULE = "TRUE" *) 
  design_1_axi_dma_0_0_xpm_fifo_sync__parameterized5 \xpm_fifo_instance.xpm_fifo_sync_inst 
       (.almost_empty(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_empty_UNCONNECTED ),
        .almost_full(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_almost_full_UNCONNECTED ),
        .data_valid(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_data_valid_UNCONNECTED ),
        .dbiterr(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_dbiterr_UNCONNECTED ),
        .din(din),
        .dout(dout),
        .empty(empty),
        .full(full),
        .injectdbiterr(1'b0),
        .injectsbiterr(1'b0),
        .overflow(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_overflow_UNCONNECTED ),
        .prog_empty(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_empty_UNCONNECTED ),
        .prog_full(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_prog_full_UNCONNECTED ),
        .rd_data_count(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_data_count_UNCONNECTED [3:0]),
        .rd_en(rd_en),
        .rd_rst_busy(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_rd_rst_busy_UNCONNECTED ),
        .rst(sig_stream_rst),
        .sbiterr(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_sbiterr_UNCONNECTED ),
        .sleep(1'b0),
        .underflow(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_underflow_UNCONNECTED ),
        .wr_ack(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_ack_UNCONNECTED ),
        .wr_clk(m_axi_s2mm_aclk),
        .wr_data_count(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_data_count_UNCONNECTED [7:0]),
        .wr_en(sig_good_strm_dbeat1_out),
        .wr_rst_busy(\NLW_xpm_fifo_instance.xpm_fifo_sync_inst_wr_rst_busy_UNCONNECTED ));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized1
   (Q,
    D,
    ram_empty_i,
    \count_value_i_reg[0]_0 ,
    rd_en,
    \gwdc.wr_data_count_i_reg[0] ,
    \gwdc.wr_data_count_i_reg[0]_0 ,
    SR,
    wr_clk);
  output [1:0]Q;
  output [0:0]D;
  input ram_empty_i;
  input [1:0]\count_value_i_reg[0]_0 ;
  input rd_en;
  input [0:0]\gwdc.wr_data_count_i_reg[0] ;
  input [0:0]\gwdc.wr_data_count_i_reg[0]_0 ;
  input [0:0]SR;
  input wr_clk;

  wire [0:0]D;
  wire [1:0]Q;
  wire [0:0]SR;
  wire \count_value_i[0]_i_1__3_n_0 ;
  wire \count_value_i[1]_i_3_n_0 ;
  wire [1:0]\count_value_i_reg[0]_0 ;
  wire \gen_fwft.count_en ;
  wire [0:0]\gwdc.wr_data_count_i_reg[0] ;
  wire [0:0]\gwdc.wr_data_count_i_reg[0]_0 ;
  wire ram_empty_i;
  wire rd_en;
  wire wr_clk;

  LUT5 #(
    .INIT(32'h5AAAA655)) 
    \count_value_i[0]_i_1__3 
       (.I0(Q[0]),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(rd_en),
        .I3(\count_value_i_reg[0]_0 [1]),
        .I4(ram_empty_i),
        .O(\count_value_i[0]_i_1__3_n_0 ));
  LUT4 #(
    .INIT(16'hC02F)) 
    \count_value_i[1]_i_2 
       (.I0(\count_value_i_reg[0]_0 [0]),
        .I1(rd_en),
        .I2(\count_value_i_reg[0]_0 [1]),
        .I3(ram_empty_i),
        .O(\gen_fwft.count_en ));
  LUT6 #(
    .INIT(64'hA999A9A96AAA6AAA)) 
    \count_value_i[1]_i_3 
       (.I0(Q[1]),
        .I1(ram_empty_i),
        .I2(\count_value_i_reg[0]_0 [1]),
        .I3(rd_en),
        .I4(\count_value_i_reg[0]_0 [0]),
        .I5(Q[0]),
        .O(\count_value_i[1]_i_3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(\gen_fwft.count_en ),
        .D(\count_value_i[0]_i_1__3_n_0 ),
        .Q(Q[0]),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(\gen_fwft.count_en ),
        .D(\count_value_i[1]_i_3_n_0 ),
        .Q(Q[1]),
        .R(SR));
  LUT3 #(
    .INIT(8'h96)) 
    \gwdc.wr_data_count_i[0]_i_1 
       (.I0(Q[0]),
        .I1(\gwdc.wr_data_count_i_reg[0] ),
        .I2(\gwdc.wr_data_count_i_reg[0]_0 ),
        .O(D));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized1_27
   (Q,
    S,
    DI,
    ram_empty_i,
    \count_value_i_reg[0]_0 ,
    rd_en,
    \gwdc.wr_data_count_i_reg[7] ,
    \gwdc.wr_data_count_i_reg[7]_0 ,
    SR,
    wr_clk);
  output [0:0]Q;
  output [1:0]S;
  output [0:0]DI;
  input ram_empty_i;
  input [1:0]\count_value_i_reg[0]_0 ;
  input rd_en;
  input [1:0]\gwdc.wr_data_count_i_reg[7] ;
  input [1:0]\gwdc.wr_data_count_i_reg[7]_0 ;
  input [0:0]SR;
  input wr_clk;

  wire [0:0]DI;
  wire [0:0]Q;
  wire [1:0]S;
  wire [0:0]SR;
  wire [0:0]count_value_i;
  wire \count_value_i[0]_i_1__3_n_0 ;
  wire \count_value_i[1]_i_3_n_0 ;
  wire [1:0]\count_value_i_reg[0]_0 ;
  wire \gen_fwft.count_en ;
  wire [1:0]\gwdc.wr_data_count_i_reg[7] ;
  wire [1:0]\gwdc.wr_data_count_i_reg[7]_0 ;
  wire ram_empty_i;
  wire rd_en;
  wire wr_clk;

  LUT5 #(
    .INIT(32'h5AAAA655)) 
    \count_value_i[0]_i_1__3 
       (.I0(count_value_i),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(rd_en),
        .I3(\count_value_i_reg[0]_0 [1]),
        .I4(ram_empty_i),
        .O(\count_value_i[0]_i_1__3_n_0 ));
  LUT4 #(
    .INIT(16'hC02F)) 
    \count_value_i[1]_i_2 
       (.I0(\count_value_i_reg[0]_0 [0]),
        .I1(rd_en),
        .I2(\count_value_i_reg[0]_0 [1]),
        .I3(ram_empty_i),
        .O(\gen_fwft.count_en ));
  LUT6 #(
    .INIT(64'hA999A9A96AAA6AAA)) 
    \count_value_i[1]_i_3 
       (.I0(Q),
        .I1(ram_empty_i),
        .I2(\count_value_i_reg[0]_0 [1]),
        .I3(rd_en),
        .I4(\count_value_i_reg[0]_0 [0]),
        .I5(count_value_i),
        .O(\count_value_i[1]_i_3_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(\gen_fwft.count_en ),
        .D(\count_value_i[0]_i_1__3_n_0 ),
        .Q(count_value_i),
        .R(SR));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(\gen_fwft.count_en ),
        .D(\count_value_i[1]_i_3_n_0 ),
        .Q(Q),
        .R(SR));
  LUT4 #(
    .INIT(16'h9669)) 
    \gwdc.wr_data_count_i[7]_i_14 
       (.I0(DI),
        .I1(\gwdc.wr_data_count_i_reg[7] [1]),
        .I2(Q),
        .I3(\gwdc.wr_data_count_i_reg[7]_0 [1]),
        .O(S[1]));
  (* HLUTNM = "lutpair0" *) 
  LUT3 #(
    .INIT(8'h96)) 
    \gwdc.wr_data_count_i[7]_i_15 
       (.I0(count_value_i),
        .I1(\gwdc.wr_data_count_i_reg[7] [0]),
        .I2(\gwdc.wr_data_count_i_reg[7]_0 [0]),
        .O(S[0]));
  (* HLUTNM = "lutpair0" *) 
  LUT2 #(
    .INIT(4'hB)) 
    \gwdc.wr_data_count_i[7]_i_7 
       (.I0(count_value_i),
        .I1(\gwdc.wr_data_count_i_reg[7] [0]),
        .O(DI));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized2
   (Q,
    leaving_empty0,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ,
    enb,
    \count_value_i_reg[0]_0 ,
    rd_en,
    ram_empty_i,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 ,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 ,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_2 ,
    E,
    clr_full,
    \count_value_i_reg[0]_1 ,
    wr_clk);
  output [6:0]Q;
  output leaving_empty0;
  output \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  output enb;
  input [1:0]\count_value_i_reg[0]_0 ;
  input rd_en;
  input ram_empty_i;
  input [6:0]\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 ;
  input [6:0]\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 ;
  input \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_2 ;
  input [0:0]E;
  input clr_full;
  input [0:0]\count_value_i_reg[0]_1 ;
  input wr_clk;

  wire [0:0]E;
  wire [6:0]Q;
  wire clr_full;
  wire \count_value_i[0]_i_1__1_n_0 ;
  wire \count_value_i[1]_i_1__1_n_0 ;
  wire \count_value_i[2]_i_1__1_n_0 ;
  wire \count_value_i[3]_i_1__1_n_0 ;
  wire \count_value_i[4]_i_1__1_n_0 ;
  wire \count_value_i[5]_i_1__1_n_0 ;
  wire \count_value_i[6]_i_1__1_n_0 ;
  wire \count_value_i[6]_i_2__1_n_0 ;
  wire [1:0]\count_value_i_reg[0]_0 ;
  wire [0:0]\count_value_i_reg[0]_1 ;
  wire enb;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5_n_0 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6_n_0 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_7_n_0 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_8_n_0 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  wire [6:0]\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 ;
  wire [6:0]\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_2 ;
  wire going_full1;
  wire leaving_empty0;
  wire ram_empty_i;
  wire rd_en;
  wire wr_clk;

  (* SOFT_HLUTNM = "soft_lutpair217" *) 
  LUT4 #(
    .INIT(16'h10EF)) 
    \count_value_i[0]_i_1__1 
       (.I0(rd_en),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(\count_value_i_reg[0]_0 [1]),
        .I3(Q[0]),
        .O(\count_value_i[0]_i_1__1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair217" *) 
  LUT5 #(
    .INIT(32'h02FFFD00)) 
    \count_value_i[1]_i_1__1 
       (.I0(\count_value_i_reg[0]_0 [1]),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(rd_en),
        .I3(Q[0]),
        .I4(Q[1]),
        .O(\count_value_i[1]_i_1__1_n_0 ));
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1__1 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1__1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair218" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1__1 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1__1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair218" *) 
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[4]_i_1__1 
       (.I0(Q[2]),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(Q[3]),
        .I4(Q[4]),
        .O(\count_value_i[4]_i_1__1_n_0 ));
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[5]_i_1__1 
       (.I0(Q[3]),
        .I1(\count_value_i[6]_i_2__1_n_0 ),
        .I2(Q[2]),
        .I3(Q[4]),
        .I4(Q[5]),
        .O(\count_value_i[5]_i_1__1_n_0 ));
  LUT6 #(
    .INIT(64'h7FFFFFFF80000000)) 
    \count_value_i[6]_i_1__1 
       (.I0(Q[4]),
        .I1(Q[2]),
        .I2(\count_value_i[6]_i_2__1_n_0 ),
        .I3(Q[3]),
        .I4(Q[5]),
        .I5(Q[6]),
        .O(\count_value_i[6]_i_1__1_n_0 ));
  LUT6 #(
    .INIT(64'h0000AAA200000000)) 
    \count_value_i[6]_i_2__1 
       (.I0(Q[1]),
        .I1(\count_value_i_reg[0]_0 [1]),
        .I2(\count_value_i_reg[0]_0 [0]),
        .I3(rd_en),
        .I4(ram_empty_i),
        .I5(Q[0]),
        .O(\count_value_i[6]_i_2__1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[0]_i_1__1_n_0 ),
        .Q(Q[0]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[1]_i_1__1_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[2]_i_1__1_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[3]_i_1__1_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[4] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[4]_i_1__1_n_0 ),
        .Q(Q[4]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[5] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[5]_i_1__1_n_0 ),
        .Q(Q[5]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[6] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[6]_i_1__1_n_0 ),
        .Q(Q[6]),
        .R(\count_value_i_reg[0]_1 ));
  LUT6 #(
    .INIT(64'h000000003B2A2A2A)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_1 
       (.I0(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_2 ),
        .I1(enb),
        .I2(leaving_empty0),
        .I3(going_full1),
        .I4(E),
        .I5(clr_full),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ));
  LUT4 #(
    .INIT(16'h9000)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_2 
       (.I0(Q[6]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [6]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5_n_0 ),
        .I3(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6_n_0 ),
        .O(leaving_empty0));
  LUT4 #(
    .INIT(16'h9000)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_3 
       (.I0(Q[6]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 [6]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_7_n_0 ),
        .I3(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_8_n_0 ),
        .O(going_full1));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5 
       (.I0(Q[3]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [3]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [5]),
        .I3(Q[5]),
        .I4(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [4]),
        .I5(Q[4]),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6 
       (.I0(Q[0]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [0]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [2]),
        .I3(Q[2]),
        .I4(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [1]),
        .I5(Q[1]),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_7 
       (.I0(Q[3]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 [3]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 [5]),
        .I3(Q[5]),
        .I4(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 [4]),
        .I5(Q[4]),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_8 
       (.I0(Q[0]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 [0]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 [2]),
        .I3(Q[2]),
        .I4(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 [1]),
        .I5(Q[1]),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h00FD)) 
    \gen_sdpram.xpm_memory_base_inst_i_2 
       (.I0(\count_value_i_reg[0]_0 [1]),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(rd_en),
        .I3(ram_empty_i),
        .O(enb));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized2_15
   (ram_empty_i0,
    Q,
    enb,
    leaving_empty0,
    E,
    ram_empty_i,
    wr_en,
    \count_value_i_reg[5]_0 ,
    \count_value_i_reg[6]_0 ,
    rst_d1,
    \gen_pntr_flags_cc.ram_empty_i_reg ,
    wr_clk);
  output ram_empty_i0;
  output [6:0]Q;
  input enb;
  input leaving_empty0;
  input [0:0]E;
  input ram_empty_i;
  input wr_en;
  input \count_value_i_reg[5]_0 ;
  input [0:0]\count_value_i_reg[6]_0 ;
  input rst_d1;
  input [6:0]\gen_pntr_flags_cc.ram_empty_i_reg ;
  input wr_clk;

  wire [0:0]E;
  wire [6:0]Q;
  wire \count_value_i[0]_i_1_n_0 ;
  wire \count_value_i[1]_i_1_n_0 ;
  wire \count_value_i[2]_i_1_n_0 ;
  wire \count_value_i[3]_i_1_n_0 ;
  wire \count_value_i[4]_i_1_n_0 ;
  wire \count_value_i[5]_i_1__0_n_0 ;
  wire \count_value_i[6]_i_1__0_n_0 ;
  wire \count_value_i[6]_i_2__0_n_0 ;
  wire \count_value_i_reg[5]_0 ;
  wire [0:0]\count_value_i_reg[6]_0 ;
  wire enb;
  wire \gen_pntr_flags_cc.ram_empty_i_i_3_n_0 ;
  wire \gen_pntr_flags_cc.ram_empty_i_i_4_n_0 ;
  wire [6:0]\gen_pntr_flags_cc.ram_empty_i_reg ;
  wire going_empty1;
  wire leaving_empty0;
  wire ram_empty_i;
  wire ram_empty_i0;
  wire rst_d1;
  wire wr_clk;
  wire wr_en;

  LUT1 #(
    .INIT(2'h1)) 
    \count_value_i[0]_i_1 
       (.I0(Q[0]),
        .O(\count_value_i[0]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair221" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \count_value_i[1]_i_1 
       (.I0(Q[0]),
        .I1(Q[1]),
        .O(\count_value_i[1]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair221" *) 
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair220" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair220" *) 
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[4]_i_1 
       (.I0(Q[2]),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(Q[3]),
        .I4(Q[4]),
        .O(\count_value_i[4]_i_1_n_0 ));
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[5]_i_1__0 
       (.I0(Q[3]),
        .I1(\count_value_i[6]_i_2__0_n_0 ),
        .I2(Q[2]),
        .I3(Q[4]),
        .I4(Q[5]),
        .O(\count_value_i[5]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h7FFFFFFF80000000)) 
    \count_value_i[6]_i_1__0 
       (.I0(Q[4]),
        .I1(Q[2]),
        .I2(\count_value_i[6]_i_2__0_n_0 ),
        .I3(Q[3]),
        .I4(Q[5]),
        .I5(Q[6]),
        .O(\count_value_i[6]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0000000800000000)) 
    \count_value_i[6]_i_2__0 
       (.I0(Q[1]),
        .I1(wr_en),
        .I2(\count_value_i_reg[5]_0 ),
        .I3(\count_value_i_reg[6]_0 ),
        .I4(rst_d1),
        .I5(Q[0]),
        .O(\count_value_i[6]_i_2__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[0]_i_1_n_0 ),
        .Q(Q[0]),
        .R(\count_value_i_reg[6]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[1]_i_1_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[6]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[2]_i_1_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[6]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[3]_i_1_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[6]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[4] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[4]_i_1_n_0 ),
        .Q(Q[4]),
        .R(\count_value_i_reg[6]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[5] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[5]_i_1__0_n_0 ),
        .Q(Q[5]),
        .R(\count_value_i_reg[6]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[6] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[6]_i_1__0_n_0 ),
        .Q(Q[6]),
        .R(\count_value_i_reg[6]_0 ));
  LUT5 #(
    .INIT(32'h0FFF0088)) 
    \gen_pntr_flags_cc.ram_empty_i_i_1 
       (.I0(enb),
        .I1(going_empty1),
        .I2(leaving_empty0),
        .I3(E),
        .I4(ram_empty_i),
        .O(ram_empty_i0));
  LUT4 #(
    .INIT(16'h9000)) 
    \gen_pntr_flags_cc.ram_empty_i_i_2 
       (.I0(Q[6]),
        .I1(\gen_pntr_flags_cc.ram_empty_i_reg [6]),
        .I2(\gen_pntr_flags_cc.ram_empty_i_i_3_n_0 ),
        .I3(\gen_pntr_flags_cc.ram_empty_i_i_4_n_0 ),
        .O(going_empty1));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.ram_empty_i_i_3 
       (.I0(Q[3]),
        .I1(\gen_pntr_flags_cc.ram_empty_i_reg [3]),
        .I2(\gen_pntr_flags_cc.ram_empty_i_reg [5]),
        .I3(Q[5]),
        .I4(\gen_pntr_flags_cc.ram_empty_i_reg [4]),
        .I5(Q[4]),
        .O(\gen_pntr_flags_cc.ram_empty_i_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.ram_empty_i_i_4 
       (.I0(Q[0]),
        .I1(\gen_pntr_flags_cc.ram_empty_i_reg [0]),
        .I2(\gen_pntr_flags_cc.ram_empty_i_reg [2]),
        .I3(Q[2]),
        .I4(\gen_pntr_flags_cc.ram_empty_i_reg [1]),
        .I5(Q[1]),
        .O(\gen_pntr_flags_cc.ram_empty_i_i_4_n_0 ));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized2_28
   (DI,
    Q,
    S,
    \FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ,
    leaving_empty0,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ,
    \gwdc.wr_data_count_i_reg[7] ,
    \gwdc.wr_data_count_i_reg[7]_0 ,
    \count_value_i_reg[0]_0 ,
    rd_en,
    ram_empty_i,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 ,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 ,
    ram_wr_en_pf,
    clr_full,
    \count_value_i_reg[0]_1 ,
    wr_clk);
  output [0:0]DI;
  output [6:0]Q;
  output [4:0]S;
  output \FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ;
  output leaving_empty0;
  output \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  input [0:0]\gwdc.wr_data_count_i_reg[7] ;
  input [7:0]\gwdc.wr_data_count_i_reg[7]_0 ;
  input [1:0]\count_value_i_reg[0]_0 ;
  input rd_en;
  input ram_empty_i;
  input [6:0]\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 ;
  input \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 ;
  input ram_wr_en_pf;
  input clr_full;
  input [0:0]\count_value_i_reg[0]_1 ;
  input wr_clk;

  wire [0:0]DI;
  wire \FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ;
  wire [6:0]Q;
  wire [4:0]S;
  wire clr_full;
  wire \count_value_i[0]_i_1__1_n_0 ;
  wire \count_value_i[1]_i_1__1_n_0 ;
  wire \count_value_i[2]_i_1__1_n_0 ;
  wire \count_value_i[3]_i_1__1_n_0 ;
  wire \count_value_i[4]_i_1__1_n_0 ;
  wire \count_value_i[5]_i_1__1_n_0 ;
  wire \count_value_i[6]_i_1__1_n_0 ;
  wire \count_value_i[6]_i_2__1_n_0 ;
  wire \count_value_i[7]_i_1__0_n_0 ;
  wire \count_value_i[7]_i_2__0_n_0 ;
  wire [1:0]\count_value_i_reg[0]_0 ;
  wire [0:0]\count_value_i_reg[0]_1 ;
  wire \count_value_i_reg_n_0_[7] ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5_n_0 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6_n_0 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_7_n_0 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_8_n_0 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  wire [6:0]\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 ;
  wire going_full1;
  wire [0:0]\gwdc.wr_data_count_i_reg[7] ;
  wire [7:0]\gwdc.wr_data_count_i_reg[7]_0 ;
  wire leaving_empty0;
  wire ram_empty_i;
  wire ram_wr_en_pf;
  wire rd_en;
  wire wr_clk;

  (* SOFT_HLUTNM = "soft_lutpair96" *) 
  LUT4 #(
    .INIT(16'h10EF)) 
    \count_value_i[0]_i_1__1 
       (.I0(rd_en),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(\count_value_i_reg[0]_0 [1]),
        .I3(Q[0]),
        .O(\count_value_i[0]_i_1__1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair96" *) 
  LUT5 #(
    .INIT(32'h02FFFD00)) 
    \count_value_i[1]_i_1__1 
       (.I0(\count_value_i_reg[0]_0 [1]),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(rd_en),
        .I3(Q[0]),
        .I4(Q[1]),
        .O(\count_value_i[1]_i_1__1_n_0 ));
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1__1 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1__1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair97" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1__1 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1__1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair97" *) 
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[4]_i_1__1 
       (.I0(Q[2]),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(Q[3]),
        .I4(Q[4]),
        .O(\count_value_i[4]_i_1__1_n_0 ));
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[5]_i_1__1 
       (.I0(Q[3]),
        .I1(\count_value_i[6]_i_2__1_n_0 ),
        .I2(Q[2]),
        .I3(Q[4]),
        .I4(Q[5]),
        .O(\count_value_i[5]_i_1__1_n_0 ));
  LUT6 #(
    .INIT(64'h7FFFFFFF80000000)) 
    \count_value_i[6]_i_1__1 
       (.I0(Q[4]),
        .I1(Q[2]),
        .I2(\count_value_i[6]_i_2__1_n_0 ),
        .I3(Q[3]),
        .I4(Q[5]),
        .I5(Q[6]),
        .O(\count_value_i[6]_i_1__1_n_0 ));
  LUT6 #(
    .INIT(64'h0000AAA200000000)) 
    \count_value_i[6]_i_2__1 
       (.I0(Q[1]),
        .I1(\count_value_i_reg[0]_0 [1]),
        .I2(\count_value_i_reg[0]_0 [0]),
        .I3(rd_en),
        .I4(ram_empty_i),
        .I5(Q[0]),
        .O(\count_value_i[6]_i_2__1_n_0 ));
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[7]_i_1__0 
       (.I0(Q[5]),
        .I1(\count_value_i[7]_i_2__0_n_0 ),
        .I2(Q[6]),
        .I3(\count_value_i_reg_n_0_[7] ),
        .O(\count_value_i[7]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h8000000000000000)) 
    \count_value_i[7]_i_2__0 
       (.I0(Q[4]),
        .I1(Q[2]),
        .I2(Q[0]),
        .I3(\FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ),
        .I4(Q[1]),
        .I5(Q[3]),
        .O(\count_value_i[7]_i_2__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(\FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ),
        .D(\count_value_i[0]_i_1__1_n_0 ),
        .Q(Q[0]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(\FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ),
        .D(\count_value_i[1]_i_1__1_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(wr_clk),
        .CE(\FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ),
        .D(\count_value_i[2]_i_1__1_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(wr_clk),
        .CE(\FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ),
        .D(\count_value_i[3]_i_1__1_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[4] 
       (.C(wr_clk),
        .CE(\FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ),
        .D(\count_value_i[4]_i_1__1_n_0 ),
        .Q(Q[4]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[5] 
       (.C(wr_clk),
        .CE(\FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ),
        .D(\count_value_i[5]_i_1__1_n_0 ),
        .Q(Q[5]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[6] 
       (.C(wr_clk),
        .CE(\FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ),
        .D(\count_value_i[6]_i_1__1_n_0 ),
        .Q(Q[6]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[7] 
       (.C(wr_clk),
        .CE(\FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ),
        .D(\count_value_i[7]_i_1__0_n_0 ),
        .Q(\count_value_i_reg_n_0_[7] ),
        .R(\count_value_i_reg[0]_1 ));
  LUT6 #(
    .INIT(64'h000000003B2A2A2A)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_1 
       (.I0(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 ),
        .I1(\FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ),
        .I2(leaving_empty0),
        .I3(going_full1),
        .I4(ram_wr_en_pf),
        .I5(clr_full),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ));
  LUT4 #(
    .INIT(16'h9000)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_2 
       (.I0(Q[6]),
        .I1(\gwdc.wr_data_count_i_reg[7]_0 [6]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5_n_0 ),
        .I3(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6_n_0 ),
        .O(leaving_empty0));
  LUT4 #(
    .INIT(16'h9000)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_3 
       (.I0(Q[6]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [6]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_7_n_0 ),
        .I3(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_8_n_0 ),
        .O(going_full1));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5 
       (.I0(Q[3]),
        .I1(\gwdc.wr_data_count_i_reg[7]_0 [3]),
        .I2(\gwdc.wr_data_count_i_reg[7]_0 [5]),
        .I3(Q[5]),
        .I4(\gwdc.wr_data_count_i_reg[7]_0 [4]),
        .I5(Q[4]),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6 
       (.I0(Q[0]),
        .I1(\gwdc.wr_data_count_i_reg[7]_0 [0]),
        .I2(\gwdc.wr_data_count_i_reg[7]_0 [2]),
        .I3(Q[2]),
        .I4(\gwdc.wr_data_count_i_reg[7]_0 [1]),
        .I5(Q[1]),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6_n_0 ));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_7 
       (.I0(Q[3]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [3]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [5]),
        .I3(Q[5]),
        .I4(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [4]),
        .I5(Q[4]),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_7_n_0 ));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_8 
       (.I0(Q[0]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [0]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [2]),
        .I3(Q[2]),
        .I4(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [1]),
        .I5(Q[1]),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_8_n_0 ));
  LUT4 #(
    .INIT(16'h00FD)) 
    \gen_sdpram.xpm_memory_base_inst_i_2 
       (.I0(\count_value_i_reg[0]_0 [1]),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(rd_en),
        .I3(ram_empty_i),
        .O(\FSM_sequential_gen_fwft.curr_fwft_state_reg[1] ));
  LUT4 #(
    .INIT(16'hB44B)) 
    \gwdc.wr_data_count_i[7]_i_10 
       (.I0(Q[4]),
        .I1(\gwdc.wr_data_count_i_reg[7]_0 [4]),
        .I2(Q[5]),
        .I3(\gwdc.wr_data_count_i_reg[7]_0 [5]),
        .O(S[2]));
  LUT4 #(
    .INIT(16'hB44B)) 
    \gwdc.wr_data_count_i[7]_i_11 
       (.I0(Q[3]),
        .I1(\gwdc.wr_data_count_i_reg[7]_0 [3]),
        .I2(Q[4]),
        .I3(\gwdc.wr_data_count_i_reg[7]_0 [4]),
        .O(S[1]));
  LUT4 #(
    .INIT(16'hB44B)) 
    \gwdc.wr_data_count_i[7]_i_12 
       (.I0(Q[2]),
        .I1(\gwdc.wr_data_count_i_reg[7]_0 [2]),
        .I2(Q[3]),
        .I3(\gwdc.wr_data_count_i_reg[7]_0 [3]),
        .O(S[0]));
  LUT3 #(
    .INIT(8'hD4)) 
    \gwdc.wr_data_count_i[7]_i_6 
       (.I0(Q[1]),
        .I1(\gwdc.wr_data_count_i_reg[7] ),
        .I2(\gwdc.wr_data_count_i_reg[7]_0 [1]),
        .O(DI));
  LUT4 #(
    .INIT(16'hB44B)) 
    \gwdc.wr_data_count_i[7]_i_8 
       (.I0(Q[6]),
        .I1(\gwdc.wr_data_count_i_reg[7]_0 [6]),
        .I2(\count_value_i_reg_n_0_[7] ),
        .I3(\gwdc.wr_data_count_i_reg[7]_0 [7]),
        .O(S[4]));
  LUT4 #(
    .INIT(16'hB44B)) 
    \gwdc.wr_data_count_i[7]_i_9 
       (.I0(Q[5]),
        .I1(\gwdc.wr_data_count_i_reg[7]_0 [5]),
        .I2(Q[6]),
        .I3(\gwdc.wr_data_count_i_reg[7]_0 [6]),
        .O(S[3]));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized2_31
   (ram_empty_i0,
    Q,
    D,
    \gen_pntr_flags_cc.ram_empty_i_reg ,
    leaving_empty0,
    ram_wr_en_pf,
    ram_empty_i,
    wr_en,
    \count_value_i_reg[5]_0 ,
    \count_value_i_reg[7]_0 ,
    rst_d1,
    \gen_pntr_flags_cc.ram_empty_i_reg_0 ,
    DI,
    S,
    \gwdc.wr_data_count_i_reg[7] ,
    \gwdc.wr_data_count_i_reg[7]_0 ,
    wr_clk);
  output ram_empty_i0;
  output [7:0]Q;
  output [3:0]D;
  input \gen_pntr_flags_cc.ram_empty_i_reg ;
  input leaving_empty0;
  input ram_wr_en_pf;
  input ram_empty_i;
  input wr_en;
  input \count_value_i_reg[5]_0 ;
  input [0:0]\count_value_i_reg[7]_0 ;
  input rst_d1;
  input [6:0]\gen_pntr_flags_cc.ram_empty_i_reg_0 ;
  input [1:0]DI;
  input [6:0]S;
  input [0:0]\gwdc.wr_data_count_i_reg[7] ;
  input [4:0]\gwdc.wr_data_count_i_reg[7]_0 ;
  input wr_clk;

  wire [3:0]D;
  wire [1:0]DI;
  wire [7:0]Q;
  wire [6:0]S;
  wire \count_value_i[0]_i_1_n_0 ;
  wire \count_value_i[1]_i_1_n_0 ;
  wire \count_value_i[2]_i_1_n_0 ;
  wire \count_value_i[3]_i_1_n_0 ;
  wire \count_value_i[4]_i_1_n_0 ;
  wire \count_value_i[5]_i_1__0_n_0 ;
  wire \count_value_i[6]_i_1__0_n_0 ;
  wire \count_value_i[6]_i_2__0_n_0 ;
  wire \count_value_i[7]_i_1_n_0 ;
  wire \count_value_i[7]_i_2_n_0 ;
  wire \count_value_i_reg[5]_0 ;
  wire [0:0]\count_value_i_reg[7]_0 ;
  wire \gen_pntr_flags_cc.ram_empty_i_i_3_n_0 ;
  wire \gen_pntr_flags_cc.ram_empty_i_i_4_n_0 ;
  wire \gen_pntr_flags_cc.ram_empty_i_reg ;
  wire [6:0]\gen_pntr_flags_cc.ram_empty_i_reg_0 ;
  wire going_empty1;
  wire \gwdc.wr_data_count_i[7]_i_13_n_0 ;
  wire \gwdc.wr_data_count_i[7]_i_2_n_0 ;
  wire \gwdc.wr_data_count_i[7]_i_3_n_0 ;
  wire \gwdc.wr_data_count_i[7]_i_4_n_0 ;
  wire \gwdc.wr_data_count_i[7]_i_5_n_0 ;
  wire [0:0]\gwdc.wr_data_count_i_reg[7] ;
  wire [4:0]\gwdc.wr_data_count_i_reg[7]_0 ;
  wire \gwdc.wr_data_count_i_reg[7]_i_1_n_1 ;
  wire \gwdc.wr_data_count_i_reg[7]_i_1_n_2 ;
  wire \gwdc.wr_data_count_i_reg[7]_i_1_n_3 ;
  wire \gwdc.wr_data_count_i_reg[7]_i_1_n_4 ;
  wire \gwdc.wr_data_count_i_reg[7]_i_1_n_5 ;
  wire \gwdc.wr_data_count_i_reg[7]_i_1_n_6 ;
  wire \gwdc.wr_data_count_i_reg[7]_i_1_n_7 ;
  wire leaving_empty0;
  wire ram_empty_i;
  wire ram_empty_i0;
  wire ram_wr_en_pf;
  wire rst_d1;
  wire wr_clk;
  wire wr_en;
  wire [7:7]\NLW_gwdc.wr_data_count_i_reg[7]_i_1_CO_UNCONNECTED ;
  wire [3:0]\NLW_gwdc.wr_data_count_i_reg[7]_i_1_O_UNCONNECTED ;

  LUT1 #(
    .INIT(2'h1)) 
    \count_value_i[0]_i_1 
       (.I0(Q[0]),
        .O(\count_value_i[0]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair100" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \count_value_i[1]_i_1 
       (.I0(Q[0]),
        .I1(Q[1]),
        .O(\count_value_i[1]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair100" *) 
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair99" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair99" *) 
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[4]_i_1 
       (.I0(Q[2]),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(Q[3]),
        .I4(Q[4]),
        .O(\count_value_i[4]_i_1_n_0 ));
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[5]_i_1__0 
       (.I0(Q[3]),
        .I1(\count_value_i[6]_i_2__0_n_0 ),
        .I2(Q[2]),
        .I3(Q[4]),
        .I4(Q[5]),
        .O(\count_value_i[5]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h7FFFFFFF80000000)) 
    \count_value_i[6]_i_1__0 
       (.I0(Q[4]),
        .I1(Q[2]),
        .I2(\count_value_i[6]_i_2__0_n_0 ),
        .I3(Q[3]),
        .I4(Q[5]),
        .I5(Q[6]),
        .O(\count_value_i[6]_i_1__0_n_0 ));
  LUT6 #(
    .INIT(64'h0000000800000000)) 
    \count_value_i[6]_i_2__0 
       (.I0(Q[1]),
        .I1(wr_en),
        .I2(\count_value_i_reg[5]_0 ),
        .I3(\count_value_i_reg[7]_0 ),
        .I4(rst_d1),
        .I5(Q[0]),
        .O(\count_value_i[6]_i_2__0_n_0 ));
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[7]_i_1 
       (.I0(Q[5]),
        .I1(\count_value_i[7]_i_2_n_0 ),
        .I2(Q[6]),
        .I3(Q[7]),
        .O(\count_value_i[7]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h8000000000000000)) 
    \count_value_i[7]_i_2 
       (.I0(Q[4]),
        .I1(Q[2]),
        .I2(Q[0]),
        .I3(ram_wr_en_pf),
        .I4(Q[1]),
        .I5(Q[3]),
        .O(\count_value_i[7]_i_2_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(ram_wr_en_pf),
        .D(\count_value_i[0]_i_1_n_0 ),
        .Q(Q[0]),
        .R(\count_value_i_reg[7]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(ram_wr_en_pf),
        .D(\count_value_i[1]_i_1_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[7]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(wr_clk),
        .CE(ram_wr_en_pf),
        .D(\count_value_i[2]_i_1_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[7]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(wr_clk),
        .CE(ram_wr_en_pf),
        .D(\count_value_i[3]_i_1_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[7]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[4] 
       (.C(wr_clk),
        .CE(ram_wr_en_pf),
        .D(\count_value_i[4]_i_1_n_0 ),
        .Q(Q[4]),
        .R(\count_value_i_reg[7]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[5] 
       (.C(wr_clk),
        .CE(ram_wr_en_pf),
        .D(\count_value_i[5]_i_1__0_n_0 ),
        .Q(Q[5]),
        .R(\count_value_i_reg[7]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[6] 
       (.C(wr_clk),
        .CE(ram_wr_en_pf),
        .D(\count_value_i[6]_i_1__0_n_0 ),
        .Q(Q[6]),
        .R(\count_value_i_reg[7]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[7] 
       (.C(wr_clk),
        .CE(ram_wr_en_pf),
        .D(\count_value_i[7]_i_1_n_0 ),
        .Q(Q[7]),
        .R(\count_value_i_reg[7]_0 ));
  LUT5 #(
    .INIT(32'h0FFF0088)) 
    \gen_pntr_flags_cc.ram_empty_i_i_1 
       (.I0(\gen_pntr_flags_cc.ram_empty_i_reg ),
        .I1(going_empty1),
        .I2(leaving_empty0),
        .I3(ram_wr_en_pf),
        .I4(ram_empty_i),
        .O(ram_empty_i0));
  LUT4 #(
    .INIT(16'h9000)) 
    \gen_pntr_flags_cc.ram_empty_i_i_2 
       (.I0(Q[6]),
        .I1(\gen_pntr_flags_cc.ram_empty_i_reg_0 [6]),
        .I2(\gen_pntr_flags_cc.ram_empty_i_i_3_n_0 ),
        .I3(\gen_pntr_flags_cc.ram_empty_i_i_4_n_0 ),
        .O(going_empty1));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.ram_empty_i_i_3 
       (.I0(Q[3]),
        .I1(\gen_pntr_flags_cc.ram_empty_i_reg_0 [3]),
        .I2(\gen_pntr_flags_cc.ram_empty_i_reg_0 [5]),
        .I3(Q[5]),
        .I4(\gen_pntr_flags_cc.ram_empty_i_reg_0 [4]),
        .I5(Q[4]),
        .O(\gen_pntr_flags_cc.ram_empty_i_i_3_n_0 ));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.ram_empty_i_i_4 
       (.I0(Q[0]),
        .I1(\gen_pntr_flags_cc.ram_empty_i_reg_0 [0]),
        .I2(\gen_pntr_flags_cc.ram_empty_i_reg_0 [2]),
        .I3(Q[2]),
        .I4(\gen_pntr_flags_cc.ram_empty_i_reg_0 [1]),
        .I5(Q[1]),
        .O(\gen_pntr_flags_cc.ram_empty_i_i_4_n_0 ));
  LUT5 #(
    .INIT(32'h718E8E71)) 
    \gwdc.wr_data_count_i[7]_i_13 
       (.I0(Q[1]),
        .I1(\gwdc.wr_data_count_i_reg[7] ),
        .I2(\gwdc.wr_data_count_i_reg[7]_0 [0]),
        .I3(\gwdc.wr_data_count_i_reg[7]_0 [1]),
        .I4(Q[2]),
        .O(\gwdc.wr_data_count_i[7]_i_13_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \gwdc.wr_data_count_i[7]_i_2 
       (.I0(Q[5]),
        .I1(\gwdc.wr_data_count_i_reg[7]_0 [4]),
        .O(\gwdc.wr_data_count_i[7]_i_2_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \gwdc.wr_data_count_i[7]_i_3 
       (.I0(Q[4]),
        .I1(\gwdc.wr_data_count_i_reg[7]_0 [3]),
        .O(\gwdc.wr_data_count_i[7]_i_3_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \gwdc.wr_data_count_i[7]_i_4 
       (.I0(Q[3]),
        .I1(\gwdc.wr_data_count_i_reg[7]_0 [2]),
        .O(\gwdc.wr_data_count_i[7]_i_4_n_0 ));
  LUT2 #(
    .INIT(4'h2)) 
    \gwdc.wr_data_count_i[7]_i_5 
       (.I0(Q[2]),
        .I1(\gwdc.wr_data_count_i_reg[7]_0 [1]),
        .O(\gwdc.wr_data_count_i[7]_i_5_n_0 ));
  (* ADDER_THRESHOLD = "35" *) 
  CARRY8 \gwdc.wr_data_count_i_reg[7]_i_1 
       (.CI(1'b0),
        .CI_TOP(1'b0),
        .CO({\NLW_gwdc.wr_data_count_i_reg[7]_i_1_CO_UNCONNECTED [7],\gwdc.wr_data_count_i_reg[7]_i_1_n_1 ,\gwdc.wr_data_count_i_reg[7]_i_1_n_2 ,\gwdc.wr_data_count_i_reg[7]_i_1_n_3 ,\gwdc.wr_data_count_i_reg[7]_i_1_n_4 ,\gwdc.wr_data_count_i_reg[7]_i_1_n_5 ,\gwdc.wr_data_count_i_reg[7]_i_1_n_6 ,\gwdc.wr_data_count_i_reg[7]_i_1_n_7 }),
        .DI({1'b0,\gwdc.wr_data_count_i[7]_i_2_n_0 ,\gwdc.wr_data_count_i[7]_i_3_n_0 ,\gwdc.wr_data_count_i[7]_i_4_n_0 ,\gwdc.wr_data_count_i[7]_i_5_n_0 ,DI,Q[0]}),
        .O({D,\NLW_gwdc.wr_data_count_i_reg[7]_i_1_O_UNCONNECTED [3:0]}),
        .S({S[6:2],\gwdc.wr_data_count_i[7]_i_13_n_0 ,S[1:0]}));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized3
   (Q,
    \count_value_i_reg[1]_0 ,
    rd_en,
    ram_empty_i,
    \count_value_i_reg[0]_0 ,
    E,
    wr_clk);
  output [6:0]Q;
  input [1:0]\count_value_i_reg[1]_0 ;
  input rd_en;
  input ram_empty_i;
  input [0:0]\count_value_i_reg[0]_0 ;
  input [0:0]E;
  input wr_clk;

  wire [0:0]E;
  wire [6:0]Q;
  wire \count_value_i[0]_i_1__2_n_0 ;
  wire \count_value_i[1]_i_1__2_n_0 ;
  wire \count_value_i[2]_i_1__2_n_0 ;
  wire \count_value_i[3]_i_1__2_n_0 ;
  wire \count_value_i[4]_i_1__2_n_0 ;
  wire \count_value_i[5]_i_1__2_n_0 ;
  wire \count_value_i[6]_i_1__2_n_0 ;
  wire \count_value_i[6]_i_2__2_n_0 ;
  wire [0:0]\count_value_i_reg[0]_0 ;
  wire [1:0]\count_value_i_reg[1]_0 ;
  wire ram_empty_i;
  wire rd_en;
  wire wr_clk;

  LUT4 #(
    .INIT(16'h10EF)) 
    \count_value_i[0]_i_1__2 
       (.I0(rd_en),
        .I1(\count_value_i_reg[1]_0 [0]),
        .I2(\count_value_i_reg[1]_0 [1]),
        .I3(Q[0]),
        .O(\count_value_i[0]_i_1__2_n_0 ));
  LUT5 #(
    .INIT(32'h02FFFD00)) 
    \count_value_i[1]_i_1__2 
       (.I0(\count_value_i_reg[1]_0 [1]),
        .I1(\count_value_i_reg[1]_0 [0]),
        .I2(rd_en),
        .I3(Q[0]),
        .I4(Q[1]),
        .O(\count_value_i[1]_i_1__2_n_0 ));
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1__2 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1__2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair219" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1__2 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1__2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair219" *) 
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[4]_i_1__2 
       (.I0(Q[2]),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(Q[3]),
        .I4(Q[4]),
        .O(\count_value_i[4]_i_1__2_n_0 ));
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[5]_i_1__2 
       (.I0(Q[3]),
        .I1(\count_value_i[6]_i_2__2_n_0 ),
        .I2(Q[2]),
        .I3(Q[4]),
        .I4(Q[5]),
        .O(\count_value_i[5]_i_1__2_n_0 ));
  LUT6 #(
    .INIT(64'h7FFFFFFF80000000)) 
    \count_value_i[6]_i_1__2 
       (.I0(Q[4]),
        .I1(Q[2]),
        .I2(\count_value_i[6]_i_2__2_n_0 ),
        .I3(Q[3]),
        .I4(Q[5]),
        .I5(Q[6]),
        .O(\count_value_i[6]_i_1__2_n_0 ));
  LUT6 #(
    .INIT(64'h0000AAA200000000)) 
    \count_value_i[6]_i_2__2 
       (.I0(Q[1]),
        .I1(\count_value_i_reg[1]_0 [1]),
        .I2(\count_value_i_reg[1]_0 [0]),
        .I3(rd_en),
        .I4(ram_empty_i),
        .I5(Q[0]),
        .O(\count_value_i[6]_i_2__2_n_0 ));
  FDSE #(
    .INIT(1'b1)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[0]_i_1__2_n_0 ),
        .Q(Q[0]),
        .S(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[1]_i_1__2_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[2]_i_1__2_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[3]_i_1__2_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[4] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[4]_i_1__2_n_0 ),
        .Q(Q[4]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[5] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[5]_i_1__2_n_0 ),
        .Q(Q[5]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[6] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[6]_i_1__2_n_0 ),
        .Q(Q[6]),
        .R(\count_value_i_reg[0]_0 ));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized3_16
   (Q,
    wr_en,
    \count_value_i_reg[5]_0 ,
    \count_value_i_reg[0]_0 ,
    rst_d1,
    E,
    wr_clk);
  output [6:0]Q;
  input wr_en;
  input \count_value_i_reg[5]_0 ;
  input [0:0]\count_value_i_reg[0]_0 ;
  input rst_d1;
  input [0:0]E;
  input wr_clk;

  wire [0:0]E;
  wire [6:0]Q;
  wire \count_value_i[0]_i_1__0_n_0 ;
  wire \count_value_i[1]_i_1__0_n_0 ;
  wire \count_value_i[2]_i_1__0_n_0 ;
  wire \count_value_i[3]_i_1__0_n_0 ;
  wire \count_value_i[4]_i_1__0_n_0 ;
  wire \count_value_i[5]_i_1_n_0 ;
  wire \count_value_i[6]_i_1_n_0 ;
  wire \count_value_i[6]_i_2_n_0 ;
  wire [0:0]\count_value_i_reg[0]_0 ;
  wire \count_value_i_reg[5]_0 ;
  wire rst_d1;
  wire wr_clk;
  wire wr_en;

  LUT1 #(
    .INIT(2'h1)) 
    \count_value_i[0]_i_1__0 
       (.I0(Q[0]),
        .O(\count_value_i[0]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair223" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \count_value_i[1]_i_1__0 
       (.I0(Q[0]),
        .I1(Q[1]),
        .O(\count_value_i[1]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair223" *) 
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1__0 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair222" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1__0 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair222" *) 
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[4]_i_1__0 
       (.I0(Q[2]),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(Q[3]),
        .I4(Q[4]),
        .O(\count_value_i[4]_i_1__0_n_0 ));
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[5]_i_1 
       (.I0(Q[3]),
        .I1(\count_value_i[6]_i_2_n_0 ),
        .I2(Q[2]),
        .I3(Q[4]),
        .I4(Q[5]),
        .O(\count_value_i[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h7FFFFFFF80000000)) 
    \count_value_i[6]_i_1 
       (.I0(Q[4]),
        .I1(Q[2]),
        .I2(\count_value_i[6]_i_2_n_0 ),
        .I3(Q[3]),
        .I4(Q[5]),
        .I5(Q[6]),
        .O(\count_value_i[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000800000000)) 
    \count_value_i[6]_i_2 
       (.I0(Q[1]),
        .I1(wr_en),
        .I2(\count_value_i_reg[5]_0 ),
        .I3(\count_value_i_reg[0]_0 ),
        .I4(rst_d1),
        .I5(Q[0]),
        .O(\count_value_i[6]_i_2_n_0 ));
  FDSE #(
    .INIT(1'b1)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[0]_i_1__0_n_0 ),
        .Q(Q[0]),
        .S(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[1]_i_1__0_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[2]_i_1__0_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[3]_i_1__0_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[4] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[4]_i_1__0_n_0 ),
        .Q(Q[4]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[5] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[5]_i_1_n_0 ),
        .Q(Q[5]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[6] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[6]_i_1_n_0 ),
        .Q(Q[6]),
        .R(\count_value_i_reg[0]_0 ));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized3_29
   (Q,
    \count_value_i_reg[1]_0 ,
    rd_en,
    ram_empty_i,
    \count_value_i_reg[0]_0 ,
    E,
    wr_clk);
  output [6:0]Q;
  input [1:0]\count_value_i_reg[1]_0 ;
  input rd_en;
  input ram_empty_i;
  input [0:0]\count_value_i_reg[0]_0 ;
  input [0:0]E;
  input wr_clk;

  wire [0:0]E;
  wire [6:0]Q;
  wire \count_value_i[0]_i_1__2_n_0 ;
  wire \count_value_i[1]_i_1__2_n_0 ;
  wire \count_value_i[2]_i_1__2_n_0 ;
  wire \count_value_i[3]_i_1__2_n_0 ;
  wire \count_value_i[4]_i_1__2_n_0 ;
  wire \count_value_i[5]_i_1__2_n_0 ;
  wire \count_value_i[6]_i_1__2_n_0 ;
  wire \count_value_i[6]_i_2__2_n_0 ;
  wire [0:0]\count_value_i_reg[0]_0 ;
  wire [1:0]\count_value_i_reg[1]_0 ;
  wire ram_empty_i;
  wire rd_en;
  wire wr_clk;

  LUT4 #(
    .INIT(16'h10EF)) 
    \count_value_i[0]_i_1__2 
       (.I0(rd_en),
        .I1(\count_value_i_reg[1]_0 [0]),
        .I2(\count_value_i_reg[1]_0 [1]),
        .I3(Q[0]),
        .O(\count_value_i[0]_i_1__2_n_0 ));
  LUT5 #(
    .INIT(32'h02FFFD00)) 
    \count_value_i[1]_i_1__2 
       (.I0(\count_value_i_reg[1]_0 [1]),
        .I1(\count_value_i_reg[1]_0 [0]),
        .I2(rd_en),
        .I3(Q[0]),
        .I4(Q[1]),
        .O(\count_value_i[1]_i_1__2_n_0 ));
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1__2 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1__2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair98" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1__2 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1__2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair98" *) 
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[4]_i_1__2 
       (.I0(Q[2]),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(Q[3]),
        .I4(Q[4]),
        .O(\count_value_i[4]_i_1__2_n_0 ));
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[5]_i_1__2 
       (.I0(Q[3]),
        .I1(\count_value_i[6]_i_2__2_n_0 ),
        .I2(Q[2]),
        .I3(Q[4]),
        .I4(Q[5]),
        .O(\count_value_i[5]_i_1__2_n_0 ));
  LUT6 #(
    .INIT(64'h7FFFFFFF80000000)) 
    \count_value_i[6]_i_1__2 
       (.I0(Q[4]),
        .I1(Q[2]),
        .I2(\count_value_i[6]_i_2__2_n_0 ),
        .I3(Q[3]),
        .I4(Q[5]),
        .I5(Q[6]),
        .O(\count_value_i[6]_i_1__2_n_0 ));
  LUT6 #(
    .INIT(64'h0000AAA200000000)) 
    \count_value_i[6]_i_2__2 
       (.I0(Q[1]),
        .I1(\count_value_i_reg[1]_0 [1]),
        .I2(\count_value_i_reg[1]_0 [0]),
        .I3(rd_en),
        .I4(ram_empty_i),
        .I5(Q[0]),
        .O(\count_value_i[6]_i_2__2_n_0 ));
  FDSE #(
    .INIT(1'b1)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[0]_i_1__2_n_0 ),
        .Q(Q[0]),
        .S(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[1]_i_1__2_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[2]_i_1__2_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[3]_i_1__2_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[4] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[4]_i_1__2_n_0 ),
        .Q(Q[4]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[5] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[5]_i_1__2_n_0 ),
        .Q(Q[5]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[6] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[6]_i_1__2_n_0 ),
        .Q(Q[6]),
        .R(\count_value_i_reg[0]_0 ));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized3_32
   (Q,
    wr_en,
    \count_value_i_reg[5]_0 ,
    \count_value_i_reg[0]_0 ,
    rst_d1,
    E,
    wr_clk);
  output [6:0]Q;
  input wr_en;
  input \count_value_i_reg[5]_0 ;
  input [0:0]\count_value_i_reg[0]_0 ;
  input rst_d1;
  input [0:0]E;
  input wr_clk;

  wire [0:0]E;
  wire [6:0]Q;
  wire \count_value_i[0]_i_1__0_n_0 ;
  wire \count_value_i[1]_i_1__0_n_0 ;
  wire \count_value_i[2]_i_1__0_n_0 ;
  wire \count_value_i[3]_i_1__0_n_0 ;
  wire \count_value_i[4]_i_1__0_n_0 ;
  wire \count_value_i[5]_i_1_n_0 ;
  wire \count_value_i[6]_i_1_n_0 ;
  wire \count_value_i[6]_i_2_n_0 ;
  wire [0:0]\count_value_i_reg[0]_0 ;
  wire \count_value_i_reg[5]_0 ;
  wire rst_d1;
  wire wr_clk;
  wire wr_en;

  LUT1 #(
    .INIT(2'h1)) 
    \count_value_i[0]_i_1__0 
       (.I0(Q[0]),
        .O(\count_value_i[0]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair102" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \count_value_i[1]_i_1__0 
       (.I0(Q[0]),
        .I1(Q[1]),
        .O(\count_value_i[1]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair102" *) 
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1__0 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair101" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1__0 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair101" *) 
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[4]_i_1__0 
       (.I0(Q[2]),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(Q[3]),
        .I4(Q[4]),
        .O(\count_value_i[4]_i_1__0_n_0 ));
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[5]_i_1 
       (.I0(Q[3]),
        .I1(\count_value_i[6]_i_2_n_0 ),
        .I2(Q[2]),
        .I3(Q[4]),
        .I4(Q[5]),
        .O(\count_value_i[5]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h7FFFFFFF80000000)) 
    \count_value_i[6]_i_1 
       (.I0(Q[4]),
        .I1(Q[2]),
        .I2(\count_value_i[6]_i_2_n_0 ),
        .I3(Q[3]),
        .I4(Q[5]),
        .I5(Q[6]),
        .O(\count_value_i[6]_i_1_n_0 ));
  LUT6 #(
    .INIT(64'h0000000800000000)) 
    \count_value_i[6]_i_2 
       (.I0(Q[1]),
        .I1(wr_en),
        .I2(\count_value_i_reg[5]_0 ),
        .I3(\count_value_i_reg[0]_0 ),
        .I4(rst_d1),
        .I5(Q[0]),
        .O(\count_value_i[6]_i_2_n_0 ));
  FDSE #(
    .INIT(1'b1)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[0]_i_1__0_n_0 ),
        .Q(Q[0]),
        .S(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[1]_i_1__0_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[2]_i_1__0_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[3]_i_1__0_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[4] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[4]_i_1__0_n_0 ),
        .Q(Q[4]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[5] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[5]_i_1_n_0 ),
        .Q(Q[5]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[6] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[6]_i_1_n_0 ),
        .Q(Q[6]),
        .R(\count_value_i_reg[0]_0 ));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized6
   (leaving_empty0,
    Q,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ,
    enb,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 ,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 ,
    \count_value_i_reg[0]_0 ,
    rd_en,
    full,
    E,
    clr_full,
    ram_empty_i,
    \count_value_i_reg[0]_1 ,
    rd_clk);
  output leaving_empty0;
  output [3:0]Q;
  output \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  output enb;
  input [3:0]\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 ;
  input [3:0]\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 ;
  input [1:0]\count_value_i_reg[0]_0 ;
  input rd_en;
  input full;
  input [0:0]E;
  input clr_full;
  input ram_empty_i;
  input [0:0]\count_value_i_reg[0]_1 ;
  input rd_clk;

  wire [0:0]E;
  wire [3:0]Q;
  wire clr_full;
  wire \count_value_i[0]_i_1__1_n_0 ;
  wire \count_value_i[1]_i_1__1_n_0 ;
  wire \count_value_i[2]_i_1__1_n_0 ;
  wire \count_value_i[3]_i_1__1_n_0 ;
  wire [1:0]\count_value_i_reg[0]_0 ;
  wire [0:0]\count_value_i_reg[0]_1 ;
  wire enb;
  wire full;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5_n_0 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6_n_0 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  wire [3:0]\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 ;
  wire [3:0]\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 ;
  wire going_full1;
  wire leaving_empty0;
  wire ram_empty_i;
  wire rd_clk;
  wire rd_en;

  (* SOFT_HLUTNM = "soft_lutpair400" *) 
  LUT4 #(
    .INIT(16'h10EF)) 
    \count_value_i[0]_i_1__1 
       (.I0(rd_en),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(\count_value_i_reg[0]_0 [1]),
        .I3(Q[0]),
        .O(\count_value_i[0]_i_1__1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair400" *) 
  LUT5 #(
    .INIT(32'h02FFFD00)) 
    \count_value_i[1]_i_1__1 
       (.I0(\count_value_i_reg[0]_0 [1]),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(rd_en),
        .I3(Q[0]),
        .I4(Q[1]),
        .O(\count_value_i[1]_i_1__1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair401" *) 
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1__1 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1__1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair401" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1__1 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1__1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[0] 
       (.C(rd_clk),
        .CE(enb),
        .D(\count_value_i[0]_i_1__1_n_0 ),
        .Q(Q[0]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(rd_clk),
        .CE(enb),
        .D(\count_value_i[1]_i_1__1_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(rd_clk),
        .CE(enb),
        .D(\count_value_i[2]_i_1__1_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(rd_clk),
        .CE(enb),
        .D(\count_value_i[3]_i_1__1_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[0]_1 ));
  LUT6 #(
    .INIT(64'h000000003B2A2A2A)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_1 
       (.I0(full),
        .I1(enb),
        .I2(leaving_empty0),
        .I3(going_full1),
        .I4(E),
        .I5(clr_full),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ));
  (* SOFT_HLUTNM = "soft_lutpair402" *) 
  LUT3 #(
    .INIT(8'h90)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_2 
       (.I0(Q[3]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [3]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5_n_0 ),
        .O(leaving_empty0));
  (* SOFT_HLUTNM = "soft_lutpair402" *) 
  LUT3 #(
    .INIT(8'h90)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_3 
       (.I0(Q[3]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 [3]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6_n_0 ),
        .O(going_full1));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5 
       (.I0(Q[0]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [0]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [2]),
        .I3(Q[2]),
        .I4(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 [1]),
        .I5(Q[1]),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5_n_0 ));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6 
       (.I0(Q[0]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 [0]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 [2]),
        .I3(Q[2]),
        .I4(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 [1]),
        .I5(Q[1]),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6_n_0 ));
  LUT4 #(
    .INIT(16'h00FD)) 
    \gen_sdpram.xpm_memory_base_inst_i_2 
       (.I0(\count_value_i_reg[0]_0 [1]),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(rd_en),
        .I3(ram_empty_i),
        .O(enb));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized6_11
   (ram_empty_i0,
    \count_value_i_reg[4]_0 ,
    D,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ,
    \count_value_i_reg[2]_0 ,
    enb,
    E,
    ram_empty_i,
    Q,
    \gen_pntr_flags_cc.ram_empty_i_reg ,
    \gwdc.wr_data_count_i_reg[1] ,
    full,
    going_full1,
    clr_full,
    \count_value_i_reg[4]_1 ,
    wr_clk);
  output ram_empty_i0;
  output [4:0]\count_value_i_reg[4]_0 ;
  output [0:0]D;
  output \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  output \count_value_i_reg[2]_0 ;
  input enb;
  input [0:0]E;
  input ram_empty_i;
  input [3:0]Q;
  input [3:0]\gen_pntr_flags_cc.ram_empty_i_reg ;
  input [1:0]\gwdc.wr_data_count_i_reg[1] ;
  input full;
  input going_full1;
  input clr_full;
  input [0:0]\count_value_i_reg[4]_1 ;
  input wr_clk;

  wire [0:0]D;
  wire [0:0]E;
  wire [3:0]Q;
  wire clr_full;
  wire \count_value_i[0]_i_1_n_0 ;
  wire \count_value_i[1]_i_1_n_0 ;
  wire \count_value_i[2]_i_1_n_0 ;
  wire \count_value_i[3]_i_1_n_0 ;
  wire \count_value_i[4]_i_1_n_0 ;
  wire \count_value_i_reg[2]_0 ;
  wire [4:0]\count_value_i_reg[4]_0 ;
  wire [0:0]\count_value_i_reg[4]_1 ;
  wire enb;
  wire full;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5_n_0 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6_n_0 ;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  wire \gen_pntr_flags_cc.ram_empty_i_i_3_n_0 ;
  wire [3:0]\gen_pntr_flags_cc.ram_empty_i_reg ;
  wire going_empty1;
  wire going_full1;
  wire [1:0]\gwdc.wr_data_count_i_reg[1] ;
  wire leaving_empty0;
  wire ram_empty_i;
  wire ram_empty_i0;
  wire wr_clk;

  LUT1 #(
    .INIT(2'h1)) 
    \count_value_i[0]_i_1 
       (.I0(\count_value_i_reg[4]_0 [0]),
        .O(\count_value_i[0]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair242" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \count_value_i[1]_i_1 
       (.I0(\count_value_i_reg[4]_0 [0]),
        .I1(\count_value_i_reg[4]_0 [1]),
        .O(\count_value_i[1]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair242" *) 
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1 
       (.I0(\count_value_i_reg[4]_0 [0]),
        .I1(\count_value_i_reg[4]_0 [1]),
        .I2(\count_value_i_reg[4]_0 [2]),
        .O(\count_value_i[2]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair240" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1 
       (.I0(\count_value_i_reg[4]_0 [1]),
        .I1(\count_value_i_reg[4]_0 [0]),
        .I2(\count_value_i_reg[4]_0 [2]),
        .I3(\count_value_i_reg[4]_0 [3]),
        .O(\count_value_i[3]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair240" *) 
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[4]_i_1 
       (.I0(\count_value_i_reg[4]_0 [2]),
        .I1(\count_value_i_reg[4]_0 [0]),
        .I2(\count_value_i_reg[4]_0 [1]),
        .I3(\count_value_i_reg[4]_0 [3]),
        .I4(\count_value_i_reg[4]_0 [4]),
        .O(\count_value_i[4]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[0]_i_1_n_0 ),
        .Q(\count_value_i_reg[4]_0 [0]),
        .R(\count_value_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[1]_i_1_n_0 ),
        .Q(\count_value_i_reg[4]_0 [1]),
        .R(\count_value_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[2]_i_1_n_0 ),
        .Q(\count_value_i_reg[4]_0 [2]),
        .R(\count_value_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[3]_i_1_n_0 ),
        .Q(\count_value_i_reg[4]_0 [3]),
        .R(\count_value_i_reg[4]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[4] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[4]_i_1_n_0 ),
        .Q(\count_value_i_reg[4]_0 [4]),
        .R(\count_value_i_reg[4]_1 ));
  LUT6 #(
    .INIT(64'h000000003B2A2A2A)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_1 
       (.I0(full),
        .I1(enb),
        .I2(leaving_empty0),
        .I3(going_full1),
        .I4(E),
        .I5(clr_full),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ));
  LUT6 #(
    .INIT(64'h8200000000008200)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_2 
       (.I0(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5_n_0 ),
        .I1(Q[1]),
        .I2(\count_value_i_reg[4]_0 [1]),
        .I3(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6_n_0 ),
        .I4(\count_value_i_reg[4]_0 [0]),
        .I5(Q[0]),
        .O(leaving_empty0));
  (* SOFT_HLUTNM = "soft_lutpair241" *) 
  LUT2 #(
    .INIT(4'h9)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5 
       (.I0(\count_value_i_reg[4]_0 [3]),
        .I1(Q[3]),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_5_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair243" *) 
  LUT2 #(
    .INIT(4'h9)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6 
       (.I0(\count_value_i_reg[4]_0 [2]),
        .I1(Q[2]),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_6_n_0 ));
  LUT5 #(
    .INIT(32'h0FFF0088)) 
    \gen_pntr_flags_cc.ram_empty_i_i_1 
       (.I0(enb),
        .I1(going_empty1),
        .I2(leaving_empty0),
        .I3(E),
        .I4(ram_empty_i),
        .O(ram_empty_i0));
  (* SOFT_HLUTNM = "soft_lutpair241" *) 
  LUT3 #(
    .INIT(8'h90)) 
    \gen_pntr_flags_cc.ram_empty_i_i_2 
       (.I0(\count_value_i_reg[4]_0 [3]),
        .I1(\gen_pntr_flags_cc.ram_empty_i_reg [3]),
        .I2(\gen_pntr_flags_cc.ram_empty_i_i_3_n_0 ),
        .O(going_empty1));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.ram_empty_i_i_3 
       (.I0(\count_value_i_reg[4]_0 [0]),
        .I1(\gen_pntr_flags_cc.ram_empty_i_reg [0]),
        .I2(\gen_pntr_flags_cc.ram_empty_i_reg [2]),
        .I3(\count_value_i_reg[4]_0 [2]),
        .I4(\gen_pntr_flags_cc.ram_empty_i_reg [1]),
        .I5(\count_value_i_reg[4]_0 [1]),
        .O(\gen_pntr_flags_cc.ram_empty_i_i_3_n_0 ));
  LUT6 #(
    .INIT(64'hC33C96696996C33C)) 
    \gwdc.wr_data_count_i[1]_i_1 
       (.I0(\count_value_i_reg[4]_0 [0]),
        .I1(\count_value_i_reg[4]_0 [1]),
        .I2(\gwdc.wr_data_count_i_reg[1] [1]),
        .I3(Q[1]),
        .I4(\gwdc.wr_data_count_i_reg[1] [0]),
        .I5(Q[0]),
        .O(D));
  (* SOFT_HLUTNM = "soft_lutpair243" *) 
  LUT2 #(
    .INIT(4'h2)) 
    \gwdc.wr_data_count_i[4]_i_3 
       (.I0(\count_value_i_reg[4]_0 [2]),
        .I1(Q[2]),
        .O(\count_value_i_reg[2]_0 ));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized6_6
   (ram_empty_i0,
    Q,
    enb,
    leaving_empty0,
    E,
    ram_empty_i,
    \gen_pntr_flags_cc.ram_empty_i_reg ,
    \count_value_i_reg[3]_0 ,
    rd_clk);
  output ram_empty_i0;
  output [3:0]Q;
  input enb;
  input leaving_empty0;
  input [0:0]E;
  input ram_empty_i;
  input [3:0]\gen_pntr_flags_cc.ram_empty_i_reg ;
  input [0:0]\count_value_i_reg[3]_0 ;
  input rd_clk;

  wire [0:0]E;
  wire [3:0]Q;
  wire \count_value_i[0]_i_1_n_0 ;
  wire \count_value_i[1]_i_1_n_0 ;
  wire \count_value_i[2]_i_1_n_0 ;
  wire \count_value_i[3]_i_1_n_0 ;
  wire [0:0]\count_value_i_reg[3]_0 ;
  wire enb;
  wire \gen_pntr_flags_cc.ram_empty_i_i_3_n_0 ;
  wire [3:0]\gen_pntr_flags_cc.ram_empty_i_reg ;
  wire going_empty1;
  wire leaving_empty0;
  wire ram_empty_i;
  wire ram_empty_i0;
  wire rd_clk;

  (* SOFT_HLUTNM = "soft_lutpair405" *) 
  LUT1 #(
    .INIT(2'h1)) 
    \count_value_i[0]_i_1 
       (.I0(Q[0]),
        .O(\count_value_i[0]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair405" *) 
  LUT2 #(
    .INIT(4'h6)) 
    \count_value_i[1]_i_1 
       (.I0(Q[0]),
        .I1(Q[1]),
        .O(\count_value_i[1]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair404" *) 
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair404" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[0] 
       (.C(rd_clk),
        .CE(E),
        .D(\count_value_i[0]_i_1_n_0 ),
        .Q(Q[0]),
        .R(\count_value_i_reg[3]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(rd_clk),
        .CE(E),
        .D(\count_value_i[1]_i_1_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[3]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(rd_clk),
        .CE(E),
        .D(\count_value_i[2]_i_1_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[3]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(rd_clk),
        .CE(E),
        .D(\count_value_i[3]_i_1_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[3]_0 ));
  LUT5 #(
    .INIT(32'h0FFF0088)) 
    \gen_pntr_flags_cc.ram_empty_i_i_1 
       (.I0(enb),
        .I1(going_empty1),
        .I2(leaving_empty0),
        .I3(E),
        .I4(ram_empty_i),
        .O(ram_empty_i0));
  LUT3 #(
    .INIT(8'h90)) 
    \gen_pntr_flags_cc.ram_empty_i_i_2 
       (.I0(Q[3]),
        .I1(\gen_pntr_flags_cc.ram_empty_i_reg [3]),
        .I2(\gen_pntr_flags_cc.ram_empty_i_i_3_n_0 ),
        .O(going_empty1));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.ram_empty_i_i_3 
       (.I0(Q[0]),
        .I1(\gen_pntr_flags_cc.ram_empty_i_reg [0]),
        .I2(\gen_pntr_flags_cc.ram_empty_i_reg [2]),
        .I3(Q[2]),
        .I4(\gen_pntr_flags_cc.ram_empty_i_reg [1]),
        .I5(Q[1]),
        .O(\gen_pntr_flags_cc.ram_empty_i_i_3_n_0 ));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized6_8
   (going_full1,
    Q,
    D,
    enb,
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ,
    \gwdc.wr_data_count_i_reg[4] ,
    \gwdc.wr_data_count_i_reg[4]_0 ,
    \gwdc.wr_data_count_i_reg[2] ,
    \count_value_i_reg[0]_0 ,
    rd_en,
    ram_empty_i,
    \count_value_i_reg[0]_1 ,
    wr_clk);
  output going_full1;
  output [3:0]Q;
  output [2:0]D;
  output enb;
  input [3:0]\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  input \gwdc.wr_data_count_i_reg[4] ;
  input [4:0]\gwdc.wr_data_count_i_reg[4]_0 ;
  input [1:0]\gwdc.wr_data_count_i_reg[2] ;
  input [1:0]\count_value_i_reg[0]_0 ;
  input rd_en;
  input ram_empty_i;
  input [0:0]\count_value_i_reg[0]_1 ;
  input wr_clk;

  wire [2:0]D;
  wire [3:0]Q;
  wire \count_value_i[0]_i_1__1_n_0 ;
  wire \count_value_i[1]_i_1__1_n_0 ;
  wire \count_value_i[2]_i_1__1_n_0 ;
  wire \count_value_i[3]_i_1__1_n_0 ;
  wire \count_value_i[4]_i_1__0_n_0 ;
  wire [1:0]\count_value_i_reg[0]_0 ;
  wire [0:0]\count_value_i_reg[0]_1 ;
  wire \count_value_i_reg_n_0_[4] ;
  wire enb;
  wire \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_7_n_0 ;
  wire [3:0]\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ;
  wire going_full1;
  wire \gwdc.wr_data_count_i[2]_i_2_n_0 ;
  wire \gwdc.wr_data_count_i[4]_i_2_n_0 ;
  wire [1:0]\gwdc.wr_data_count_i_reg[2] ;
  wire \gwdc.wr_data_count_i_reg[4] ;
  wire [4:0]\gwdc.wr_data_count_i_reg[4]_0 ;
  wire ram_empty_i;
  wire rd_en;
  wire wr_clk;

  (* SOFT_HLUTNM = "soft_lutpair237" *) 
  LUT4 #(
    .INIT(16'h10EF)) 
    \count_value_i[0]_i_1__1 
       (.I0(rd_en),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(\count_value_i_reg[0]_0 [1]),
        .I3(Q[0]),
        .O(\count_value_i[0]_i_1__1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair237" *) 
  LUT5 #(
    .INIT(32'h02FFFD00)) 
    \count_value_i[1]_i_1__1 
       (.I0(\count_value_i_reg[0]_0 [1]),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(rd_en),
        .I3(Q[0]),
        .I4(Q[1]),
        .O(\count_value_i[1]_i_1__1_n_0 ));
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1__1 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1__1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair238" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1__1 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1__1_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair238" *) 
  LUT5 #(
    .INIT(32'h7FFF8000)) 
    \count_value_i[4]_i_1__0 
       (.I0(Q[2]),
        .I1(Q[0]),
        .I2(Q[1]),
        .I3(Q[3]),
        .I4(\count_value_i_reg_n_0_[4] ),
        .O(\count_value_i[4]_i_1__0_n_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[0]_i_1__1_n_0 ),
        .Q(Q[0]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[1]_i_1__1_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[2]_i_1__1_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[3]_i_1__1_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[0]_1 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[4] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[4]_i_1__0_n_0 ),
        .Q(\count_value_i_reg_n_0_[4] ),
        .R(\count_value_i_reg[0]_1 ));
  LUT3 #(
    .INIT(8'h90)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_3 
       (.I0(Q[3]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg [3]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_7_n_0 ),
        .O(going_full1));
  LUT6 #(
    .INIT(64'h9009000000009009)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_7 
       (.I0(Q[0]),
        .I1(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg [0]),
        .I2(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg [2]),
        .I3(Q[2]),
        .I4(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg [1]),
        .I5(Q[1]),
        .O(\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_7_n_0 ));
  LUT4 #(
    .INIT(16'h00FD)) 
    \gen_sdpram.xpm_memory_base_inst_i_2 
       (.I0(\count_value_i_reg[0]_0 [1]),
        .I1(\count_value_i_reg[0]_0 [0]),
        .I2(rd_en),
        .I3(ram_empty_i),
        .O(enb));
  LUT6 #(
    .INIT(64'h9696699669966969)) 
    \gwdc.wr_data_count_i[2]_i_1 
       (.I0(\gwdc.wr_data_count_i[2]_i_2_n_0 ),
        .I1(\gwdc.wr_data_count_i_reg[4]_0 [2]),
        .I2(Q[2]),
        .I3(Q[1]),
        .I4(\gwdc.wr_data_count_i_reg[2] [1]),
        .I5(\gwdc.wr_data_count_i_reg[4]_0 [1]),
        .O(D[0]));
  LUT6 #(
    .INIT(64'h69FF696969690069)) 
    \gwdc.wr_data_count_i[2]_i_2 
       (.I0(Q[1]),
        .I1(\gwdc.wr_data_count_i_reg[2] [1]),
        .I2(\gwdc.wr_data_count_i_reg[4]_0 [1]),
        .I3(Q[0]),
        .I4(\gwdc.wr_data_count_i_reg[2] [0]),
        .I5(\gwdc.wr_data_count_i_reg[4]_0 [0]),
        .O(\gwdc.wr_data_count_i[2]_i_2_n_0 ));
  LUT5 #(
    .INIT(32'h69699669)) 
    \gwdc.wr_data_count_i[3]_i_1 
       (.I0(\gwdc.wr_data_count_i[4]_i_2_n_0 ),
        .I1(\gwdc.wr_data_count_i_reg[4]_0 [3]),
        .I2(Q[3]),
        .I3(\gwdc.wr_data_count_i_reg[4]_0 [2]),
        .I4(Q[2]),
        .O(D[1]));
  LUT6 #(
    .INIT(64'h1EE1788787781EE1)) 
    \gwdc.wr_data_count_i[4]_i_1 
       (.I0(\gwdc.wr_data_count_i[4]_i_2_n_0 ),
        .I1(\gwdc.wr_data_count_i_reg[4] ),
        .I2(\gwdc.wr_data_count_i_reg[4]_0 [4]),
        .I3(\count_value_i_reg_n_0_[4] ),
        .I4(\gwdc.wr_data_count_i_reg[4]_0 [3]),
        .I5(Q[3]),
        .O(D[2]));
  LUT6 #(
    .INIT(64'hF999FFF990009990)) 
    \gwdc.wr_data_count_i[4]_i_2 
       (.I0(Q[2]),
        .I1(\gwdc.wr_data_count_i_reg[4]_0 [2]),
        .I2(\gwdc.wr_data_count_i_reg[4]_0 [1]),
        .I3(\gwdc.wr_data_count_i_reg[2] [1]),
        .I4(Q[1]),
        .I5(\gwdc.wr_data_count_i[2]_i_2_n_0 ),
        .O(\gwdc.wr_data_count_i[4]_i_2_n_0 ));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized7
   (Q,
    \count_value_i_reg[1]_0 ,
    rd_en,
    \count_value_i_reg[0]_0 ,
    E,
    rd_clk);
  output [3:0]Q;
  input [1:0]\count_value_i_reg[1]_0 ;
  input rd_en;
  input [0:0]\count_value_i_reg[0]_0 ;
  input [0:0]E;
  input rd_clk;

  wire [0:0]E;
  wire [3:0]Q;
  wire \count_value_i[0]_i_1__2_n_0 ;
  wire \count_value_i[1]_i_1__2_n_0 ;
  wire \count_value_i[2]_i_1__2_n_0 ;
  wire \count_value_i[3]_i_1__2_n_0 ;
  wire [0:0]\count_value_i_reg[0]_0 ;
  wire [1:0]\count_value_i_reg[1]_0 ;
  wire rd_clk;
  wire rd_en;

  LUT4 #(
    .INIT(16'h10EF)) 
    \count_value_i[0]_i_1__2 
       (.I0(rd_en),
        .I1(\count_value_i_reg[1]_0 [0]),
        .I2(\count_value_i_reg[1]_0 [1]),
        .I3(Q[0]),
        .O(\count_value_i[0]_i_1__2_n_0 ));
  LUT5 #(
    .INIT(32'h02FFFD00)) 
    \count_value_i[1]_i_1__2 
       (.I0(\count_value_i_reg[1]_0 [1]),
        .I1(\count_value_i_reg[1]_0 [0]),
        .I2(rd_en),
        .I3(Q[0]),
        .I4(Q[1]),
        .O(\count_value_i[1]_i_1__2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair403" *) 
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1__2 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1__2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair403" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1__2 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1__2_n_0 ));
  FDSE #(
    .INIT(1'b1)) 
    \count_value_i_reg[0] 
       (.C(rd_clk),
        .CE(E),
        .D(\count_value_i[0]_i_1__2_n_0 ),
        .Q(Q[0]),
        .S(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(rd_clk),
        .CE(E),
        .D(\count_value_i[1]_i_1__2_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(rd_clk),
        .CE(E),
        .D(\count_value_i[2]_i_1__2_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(rd_clk),
        .CE(E),
        .D(\count_value_i[3]_i_1__2_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[0]_0 ));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized7_12
   (Q,
    \count_value_i_reg[0]_0 ,
    E,
    wr_clk);
  output [3:0]Q;
  input [0:0]\count_value_i_reg[0]_0 ;
  input [0:0]E;
  input wr_clk;

  wire [0:0]E;
  wire [3:0]Q;
  wire \count_value_i[0]_i_1__0_n_0 ;
  wire \count_value_i[1]_i_1__0_n_0 ;
  wire \count_value_i[2]_i_1__0_n_0 ;
  wire \count_value_i[3]_i_1__0_n_0 ;
  wire [0:0]\count_value_i_reg[0]_0 ;
  wire wr_clk;

  LUT1 #(
    .INIT(2'h1)) 
    \count_value_i[0]_i_1__0 
       (.I0(Q[0]),
        .O(\count_value_i[0]_i_1__0_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \count_value_i[1]_i_1__0 
       (.I0(Q[0]),
        .I1(Q[1]),
        .O(\count_value_i[1]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair244" *) 
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1__0 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair244" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1__0 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1__0_n_0 ));
  FDSE #(
    .INIT(1'b1)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[0]_i_1__0_n_0 ),
        .Q(Q[0]),
        .S(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[1]_i_1__0_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[2]_i_1__0_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(wr_clk),
        .CE(E),
        .D(\count_value_i[3]_i_1__0_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[0]_0 ));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized7_7
   (Q,
    \count_value_i_reg[0]_0 ,
    E,
    rd_clk);
  output [3:0]Q;
  input [0:0]\count_value_i_reg[0]_0 ;
  input [0:0]E;
  input rd_clk;

  wire [0:0]E;
  wire [3:0]Q;
  wire \count_value_i[0]_i_1__0_n_0 ;
  wire \count_value_i[1]_i_1__0_n_0 ;
  wire \count_value_i[2]_i_1__0_n_0 ;
  wire \count_value_i[3]_i_1__0_n_0 ;
  wire [0:0]\count_value_i_reg[0]_0 ;
  wire rd_clk;

  LUT1 #(
    .INIT(2'h1)) 
    \count_value_i[0]_i_1__0 
       (.I0(Q[0]),
        .O(\count_value_i[0]_i_1__0_n_0 ));
  LUT2 #(
    .INIT(4'h6)) 
    \count_value_i[1]_i_1__0 
       (.I0(Q[0]),
        .I1(Q[1]),
        .O(\count_value_i[1]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair406" *) 
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1__0 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1__0_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair406" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1__0 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1__0_n_0 ));
  FDSE #(
    .INIT(1'b1)) 
    \count_value_i_reg[0] 
       (.C(rd_clk),
        .CE(E),
        .D(\count_value_i[0]_i_1__0_n_0 ),
        .Q(Q[0]),
        .S(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(rd_clk),
        .CE(E),
        .D(\count_value_i[1]_i_1__0_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(rd_clk),
        .CE(E),
        .D(\count_value_i[2]_i_1__0_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(rd_clk),
        .CE(E),
        .D(\count_value_i[3]_i_1__0_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[0]_0 ));
endmodule

(* ORIG_REF_NAME = "xpm_counter_updn" *) 
module design_1_axi_dma_0_0_xpm_counter_updn__parameterized7_9
   (Q,
    \count_value_i_reg[1]_0 ,
    rd_en,
    \count_value_i_reg[0]_0 ,
    enb,
    wr_clk);
  output [3:0]Q;
  input [1:0]\count_value_i_reg[1]_0 ;
  input rd_en;
  input [0:0]\count_value_i_reg[0]_0 ;
  input enb;
  input wr_clk;

  wire [3:0]Q;
  wire \count_value_i[0]_i_1__2_n_0 ;
  wire \count_value_i[1]_i_1__2_n_0 ;
  wire \count_value_i[2]_i_1__2_n_0 ;
  wire \count_value_i[3]_i_1__2_n_0 ;
  wire [0:0]\count_value_i_reg[0]_0 ;
  wire [1:0]\count_value_i_reg[1]_0 ;
  wire enb;
  wire rd_en;
  wire wr_clk;

  LUT4 #(
    .INIT(16'h10EF)) 
    \count_value_i[0]_i_1__2 
       (.I0(rd_en),
        .I1(\count_value_i_reg[1]_0 [0]),
        .I2(\count_value_i_reg[1]_0 [1]),
        .I3(Q[0]),
        .O(\count_value_i[0]_i_1__2_n_0 ));
  LUT5 #(
    .INIT(32'h02FFFD00)) 
    \count_value_i[1]_i_1__2 
       (.I0(\count_value_i_reg[1]_0 [1]),
        .I1(\count_value_i_reg[1]_0 [0]),
        .I2(rd_en),
        .I3(Q[0]),
        .I4(Q[1]),
        .O(\count_value_i[1]_i_1__2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair239" *) 
  LUT3 #(
    .INIT(8'h78)) 
    \count_value_i[2]_i_1__2 
       (.I0(Q[0]),
        .I1(Q[1]),
        .I2(Q[2]),
        .O(\count_value_i[2]_i_1__2_n_0 ));
  (* SOFT_HLUTNM = "soft_lutpair239" *) 
  LUT4 #(
    .INIT(16'h7F80)) 
    \count_value_i[3]_i_1__2 
       (.I0(Q[1]),
        .I1(Q[0]),
        .I2(Q[2]),
        .I3(Q[3]),
        .O(\count_value_i[3]_i_1__2_n_0 ));
  FDSE #(
    .INIT(1'b1)) 
    \count_value_i_reg[0] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[0]_i_1__2_n_0 ),
        .Q(Q[0]),
        .S(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[1] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[1]_i_1__2_n_0 ),
        .Q(Q[1]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[2] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[2]_i_1__2_n_0 ),
        .Q(Q[2]),
        .R(\count_value_i_reg[0]_0 ));
  FDRE #(
    .INIT(1'b0)) 
    \count_value_i_reg[3] 
       (.C(wr_clk),
        .CE(enb),
        .D(\count_value_i[3]_i_1__2_n_0 ),
        .Q(Q[3]),
        .R(\count_value_i_reg[0]_0 ));
endmodule

(* CASCADE_HEIGHT = "0" *) (* CDC_DEST_SYNC_FF = "2" *) (* COMMON_CLOCK = "1" *) 
(* DOUT_RESET_VALUE = "0" *) (* ECC_MODE = "0" *) (* ENABLE_ECC = "0" *) 
(* EN_ADV_FEATURE = "16'b0001111100011111" *) (* EN_AE = "1'b1" *) (* EN_AF = "1'b1" *) 
(* EN_DVLD = "1'b1" *) (* EN_OF = "1'b1" *) (* EN_PE = "1'b1" *) 
(* EN_PF = "1'b1" *) (* EN_RDC = "1'b1" *) (* EN_UF = "1'b1" *) 
(* EN_WACK = "1'b1" *) (* EN_WDC = "1'b1" *) (* FG_EQ_ASYM_DOUT = "1'b0" *) 
(* FIFO_MEMORY_TYPE = "2" *) (* FIFO_MEM_TYPE = "2" *) (* FIFO_READ_DEPTH = "128" *) 
(* FIFO_READ_LATENCY = "0" *) (* FIFO_SIZE = "18816" *) (* FIFO_WRITE_DEPTH = "128" *) 
(* FULL_RESET_VALUE = "1" *) (* FULL_RST_VAL = "1'b1" *) (* PE_THRESH_ADJ = "8" *) 
(* PE_THRESH_MAX = "123" *) (* PE_THRESH_MIN = "5" *) (* PF_THRESH_ADJ = "8" *) 
(* PF_THRESH_MAX = "123" *) (* PF_THRESH_MIN = "5" *) (* PROG_EMPTY_THRESH = "10" *) 
(* PROG_FULL_THRESH = "10" *) (* RD_DATA_COUNT_WIDTH = "4" *) (* RD_DC_WIDTH_EXT = "8" *) 
(* RD_LATENCY = "2" *) (* RD_MODE = "1" *) (* RD_PNTR_WIDTH = "7" *) 
(* READ_DATA_WIDTH = "147" *) (* READ_MODE = "1" *) (* READ_MODE_LL = "1" *) 
(* RELATED_CLOCKS = "0" *) (* REMOVE_WR_RD_PROT_LOGIC = "0" *) (* SIM_ASSERT_CHK = "0" *) 
(* USE_ADV_FEATURES = "1F1F" *) (* VERSION = "0" *) (* WAKEUP_TIME = "0" *) 
(* WIDTH_RATIO = "1" *) (* WRITE_DATA_WIDTH = "147" *) (* WR_DATA_COUNT_WIDTH = "8" *) 
(* WR_DC_WIDTH_EXT = "8" *) (* WR_DEPTH_LOG = "7" *) (* WR_PNTR_WIDTH = "7" *) 
(* WR_RD_RATIO = "0" *) (* WR_WIDTH_LOG = "8" *) (* XPM_MODULE = "TRUE" *) 
(* both_stages_valid = "3" *) (* invalid = "0" *) (* keep_hierarchy = "soft" *) 
(* stage1_valid = "2" *) (* stage2_valid = "1" *) 
module design_1_axi_dma_0_0_xpm_fifo_base
   (sleep,
    rst,
    wr_clk,
    wr_en,
    din,
    full,
    full_n,
    prog_full,
    wr_data_count,
    overflow,
    wr_rst_busy,
    almost_full,
    wr_ack,
    rd_clk,
    rd_en,
    dout,
    empty,
    prog_empty,
    rd_data_count,
    underflow,
    rd_rst_busy,
    almost_empty,
    data_valid,
    injectsbiterr,
    injectdbiterr,
    sbiterr,
    dbiterr);
  input sleep;
  input rst;
  input wr_clk;
  input wr_en;
  input [146:0]din;
  output full;
  output full_n;
  output prog_full;
  output [7:0]wr_data_count;
  output overflow;
  output wr_rst_busy;
  output almost_full;
  output wr_ack;
  input rd_clk;
  input rd_en;
  output [146:0]dout;
  output empty;
  output prog_empty;
  output [3:0]rd_data_count;
  output underflow;
  output rd_rst_busy;
  output almost_empty;
  output data_valid;
  input injectsbiterr;
  input injectdbiterr;
  output sbiterr;
  output dbiterr;

  wire \<const0> ;
  wire clr_full;
  wire [1:1]count_value_i;
  wire [1:0]curr_fwft_state;
  wire data_valid_fwft1;
  wire [146:0]din;
  wire [146:0]dout;
  wire empty;
  wire full;
  wire \gen_fwft.count_rst ;
  wire \gen_fwft.ram_regout_en ;
  wire \gen_fwft.rdpp1_inst_n_1 ;
  wire \gen_fwft.rdpp1_inst_n_2 ;
  wire \gen_fwft.rdpp1_inst_n_3 ;
  wire [7:4]\grdc.diff_wr_rd_pntr_rdc ;
  wire leaving_empty0;
  wire [1:0]next_fwft_state__0;
  wire ram_empty_i;
  wire ram_empty_i0;
  wire ram_wr_en_pf;
  wire rd_en;
  wire [6:0]rd_pntr_ext;
  wire rdp_inst_n_0;
  wire rdp_inst_n_10;
  wire rdp_inst_n_11;
  wire rdp_inst_n_12;
  wire rdp_inst_n_13;
  wire rdp_inst_n_15;
  wire rdp_inst_n_8;
  wire rdp_inst_n_9;
  wire rdpp1_inst_n_0;
  wire rdpp1_inst_n_1;
  wire rdpp1_inst_n_2;
  wire rdpp1_inst_n_3;
  wire rdpp1_inst_n_4;
  wire rdpp1_inst_n_5;
  wire rdpp1_inst_n_6;
  wire rst;
  wire rst_d1;
  wire sleep;
  wire wr_clk;
  wire [7:4]\^wr_data_count ;
  wire wr_en;
  wire [6:0]wr_pntr_ext;
  wire wrp_inst_n_1;
  wire wrpp1_inst_n_0;
  wire wrpp1_inst_n_1;
  wire wrpp1_inst_n_2;
  wire wrpp1_inst_n_3;
  wire wrpp1_inst_n_4;
  wire wrpp1_inst_n_5;
  wire wrpp1_inst_n_6;
  wire xpm_fifo_rst_inst_n_1;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_dbiterra_UNCONNECTED ;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_dbiterrb_UNCONNECTED ;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_sbiterra_UNCONNECTED ;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_sbiterrb_UNCONNECTED ;
  wire [146:0]\NLW_gen_sdpram.xpm_memory_base_inst_douta_UNCONNECTED ;

  assign almost_empty = \<const0> ;
  assign almost_full = \<const0> ;
  assign data_valid = \<const0> ;
  assign dbiterr = \<const0> ;
  assign full_n = \<const0> ;
  assign overflow = \<const0> ;
  assign prog_empty = \<const0> ;
  assign prog_full = \<const0> ;
  assign rd_data_count[3] = \<const0> ;
  assign rd_data_count[2] = \<const0> ;
  assign rd_data_count[1] = \<const0> ;
  assign rd_data_count[0] = \<const0> ;
  assign rd_rst_busy = \<const0> ;
  assign sbiterr = \<const0> ;
  assign underflow = \<const0> ;
  assign wr_ack = \<const0> ;
  assign wr_data_count[7:4] = \^wr_data_count [7:4];
  assign wr_data_count[3] = \<const0> ;
  assign wr_data_count[2] = \<const0> ;
  assign wr_data_count[1] = \<const0> ;
  assign wr_data_count[0] = \<const0> ;
  assign wr_rst_busy = \<const0> ;
  (* SOFT_HLUTNM = "soft_lutpair104" *) 
  LUT4 #(
    .INIT(16'h6A85)) 
    \FSM_sequential_gen_fwft.curr_fwft_state[0]_i_1 
       (.I0(curr_fwft_state[0]),
        .I1(rd_en),
        .I2(curr_fwft_state[1]),
        .I3(ram_empty_i),
        .O(next_fwft_state__0[0]));
  (* SOFT_HLUTNM = "soft_lutpair104" *) 
  LUT3 #(
    .INIT(8'h7C)) 
    \FSM_sequential_gen_fwft.curr_fwft_state[1]_i_1 
       (.I0(rd_en),
        .I1(curr_fwft_state[1]),
        .I2(curr_fwft_state[0]),
        .O(next_fwft_state__0[1]));
  (* FSM_ENCODED_STATES = "invalid:00,stage1_valid:01,both_stages_valid:10,stage2_valid:11" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_gen_fwft.curr_fwft_state_reg[0] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(next_fwft_state__0[0]),
        .Q(curr_fwft_state[0]),
        .R(xpm_fifo_rst_inst_n_1));
  (* FSM_ENCODED_STATES = "invalid:00,stage1_valid:01,both_stages_valid:10,stage2_valid:11" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_gen_fwft.curr_fwft_state_reg[1] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(next_fwft_state__0[1]),
        .Q(curr_fwft_state[1]),
        .R(xpm_fifo_rst_inst_n_1));
  GND GND
       (.G(\<const0> ));
  (* SOFT_HLUTNM = "soft_lutpair103" *) 
  LUT4 #(
    .INIT(16'hF380)) 
    \gen_fwft.empty_fwft_i_i_1 
       (.I0(rd_en),
        .I1(curr_fwft_state[0]),
        .I2(curr_fwft_state[1]),
        .I3(empty),
        .O(data_valid_fwft1));
  FDSE #(
    .INIT(1'b1)) 
    \gen_fwft.empty_fwft_i_reg 
       (.C(wr_clk),
        .CE(1'b1),
        .D(data_valid_fwft1),
        .Q(empty),
        .S(xpm_fifo_rst_inst_n_1));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized1_27 \gen_fwft.rdpp1_inst 
       (.DI(\gen_fwft.rdpp1_inst_n_3 ),
        .Q(count_value_i),
        .S({\gen_fwft.rdpp1_inst_n_1 ,\gen_fwft.rdpp1_inst_n_2 }),
        .SR(\gen_fwft.count_rst ),
        .\count_value_i_reg[0]_0 (curr_fwft_state),
        .\gwdc.wr_data_count_i_reg[7] (rd_pntr_ext[1:0]),
        .\gwdc.wr_data_count_i_reg[7]_0 (wr_pntr_ext[1:0]),
        .ram_empty_i(ram_empty_i),
        .rd_en(rd_en),
        .wr_clk(wr_clk));
  FDSE #(
    .INIT(1'b1)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg 
       (.C(wr_clk),
        .CE(1'b1),
        .D(rdp_inst_n_15),
        .Q(full),
        .S(xpm_fifo_rst_inst_n_1));
  FDSE #(
    .INIT(1'b1)) 
    \gen_pntr_flags_cc.ram_empty_i_reg 
       (.C(wr_clk),
        .CE(1'b1),
        .D(ram_empty_i0),
        .Q(ram_empty_i),
        .S(xpm_fifo_rst_inst_n_1));
  (* ADDR_WIDTH_A = "7" *) 
  (* ADDR_WIDTH_B = "7" *) 
  (* AUTO_SLEEP_TIME = "0" *) 
  (* BYTE_WRITE_WIDTH_A = "147" *) 
  (* BYTE_WRITE_WIDTH_B = "147" *) 
  (* CASCADE_HEIGHT = "0" *) 
  (* CLOCKING_MODE = "0" *) 
  (* ECC_BIT_RANGE = "[7:0]" *) 
  (* ECC_MODE = "0" *) 
  (* ECC_TYPE = "NONE" *) 
  (* IGNORE_INIT_SYNTH = "0" *) 
  (* KEEP_HIERARCHY = "soft" *) 
  (* MAX_NUM_CHAR = "0" *) 
  (* \MEM.ADDRESS_SPACE  *) 
  (* \MEM.ADDRESS_SPACE_BEGIN  = "0" *) 
  (* \MEM.ADDRESS_SPACE_DATA_LSB  = "0" *) 
  (* \MEM.ADDRESS_SPACE_DATA_MSB  = "146" *) 
  (* \MEM.ADDRESS_SPACE_END  = "511" *) 
  (* \MEM.CORE_MEMORY_WIDTH  = "147" *) 
  (* MEMORY_INIT_FILE = "none" *) 
  (* MEMORY_INIT_PARAM = "" *) 
  (* MEMORY_OPTIMIZATION = "true" *) 
  (* MEMORY_PRIMITIVE = "2" *) 
  (* MEMORY_SIZE = "18816" *) 
  (* MEMORY_TYPE = "1" *) 
  (* MESSAGE_CONTROL = "0" *) 
  (* NUM_CHAR_LOC = "0" *) 
  (* P_ECC_MODE = "no_ecc" *) 
  (* P_ENABLE_BYTE_WRITE_A = "0" *) 
  (* P_ENABLE_BYTE_WRITE_B = "0" *) 
  (* P_MAX_DEPTH_DATA = "128" *) 
  (* P_MEMORY_OPT = "yes" *) 
  (* P_MEMORY_PRIMITIVE = "block" *) 
  (* P_MIN_WIDTH_DATA = "147" *) 
  (* P_MIN_WIDTH_DATA_A = "147" *) 
  (* P_MIN_WIDTH_DATA_B = "147" *) 
  (* P_MIN_WIDTH_DATA_ECC = "147" *) 
  (* P_MIN_WIDTH_DATA_LDW = "4" *) 
  (* P_MIN_WIDTH_DATA_SHFT = "147" *) 
  (* P_NUM_COLS_WRITE_A = "1" *) 
  (* P_NUM_COLS_WRITE_B = "1" *) 
  (* P_NUM_ROWS_READ_A = "1" *) 
  (* P_NUM_ROWS_READ_B = "1" *) 
  (* P_NUM_ROWS_WRITE_A = "1" *) 
  (* P_NUM_ROWS_WRITE_B = "1" *) 
  (* P_SDP_WRITE_MODE = "no" *) 
  (* P_WIDTH_ADDR_LSB_READ_A = "0" *) 
  (* P_WIDTH_ADDR_LSB_READ_B = "0" *) 
  (* P_WIDTH_ADDR_LSB_WRITE_A = "0" *) 
  (* P_WIDTH_ADDR_LSB_WRITE_B = "0" *) 
  (* P_WIDTH_ADDR_READ_A = "7" *) 
  (* P_WIDTH_ADDR_READ_B = "7" *) 
  (* P_WIDTH_ADDR_WRITE_A = "7" *) 
  (* P_WIDTH_ADDR_WRITE_B = "7" *) 
  (* P_WIDTH_COL_WRITE_A = "147" *) 
  (* P_WIDTH_COL_WRITE_B = "147" *) 
  (* RAM_DECOMP = "auto" *) 
  (* READ_DATA_WIDTH_A = "147" *) 
  (* READ_DATA_WIDTH_B = "147" *) 
  (* READ_LATENCY_A = "2" *) 
  (* READ_LATENCY_B = "2" *) 
  (* READ_RESET_VALUE_A = "0" *) 
  (* READ_RESET_VALUE_B = "0" *) 
  (* RST_MODE_A = "SYNC" *) 
  (* RST_MODE_B = "SYNC" *) 
  (* SIM_ASSERT_CHK = "0" *) 
  (* USE_EMBEDDED_CONSTRAINT = "0" *) 
  (* USE_MEM_INIT = "0" *) 
  (* USE_MEM_INIT_MMI = "0" *) 
  (* VERSION = "0" *) 
  (* WAKEUP_TIME = "0" *) 
  (* WRITE_DATA_WIDTH_A = "147" *) 
  (* WRITE_DATA_WIDTH_B = "147" *) 
  (* WRITE_MODE_A = "2" *) 
  (* WRITE_MODE_B = "2" *) 
  (* WRITE_PROTECT = "1" *) 
  (* XPM_MODULE = "TRUE" *) 
  (* rsta_loop_iter = "148" *) 
  (* rstb_loop_iter = "148" *) 
  design_1_axi_dma_0_0_xpm_memory_base \gen_sdpram.xpm_memory_base_inst 
       (.addra(wr_pntr_ext),
        .addrb(rd_pntr_ext),
        .clka(wr_clk),
        .clkb(1'b0),
        .dbiterra(\NLW_gen_sdpram.xpm_memory_base_inst_dbiterra_UNCONNECTED ),
        .dbiterrb(\NLW_gen_sdpram.xpm_memory_base_inst_dbiterrb_UNCONNECTED ),
        .dina(din),
        .dinb({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .douta(\NLW_gen_sdpram.xpm_memory_base_inst_douta_UNCONNECTED [146:0]),
        .doutb(dout),
        .ena(1'b0),
        .enb(rdp_inst_n_13),
        .injectdbiterra(1'b0),
        .injectdbiterrb(1'b0),
        .injectsbiterra(1'b0),
        .injectsbiterrb(1'b0),
        .regcea(1'b0),
        .regceb(\gen_fwft.ram_regout_en ),
        .rsta(1'b0),
        .rstb(xpm_fifo_rst_inst_n_1),
        .sbiterra(\NLW_gen_sdpram.xpm_memory_base_inst_sbiterra_UNCONNECTED ),
        .sbiterrb(\NLW_gen_sdpram.xpm_memory_base_inst_sbiterrb_UNCONNECTED ),
        .sleep(sleep),
        .wea(ram_wr_en_pf),
        .web(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair103" *) 
  LUT3 #(
    .INIT(8'h62)) 
    \gen_sdpram.xpm_memory_base_inst_i_3 
       (.I0(curr_fwft_state[0]),
        .I1(curr_fwft_state[1]),
        .I2(rd_en),
        .O(\gen_fwft.ram_regout_en ));
  FDRE \gwdc.wr_data_count_i_reg[4] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\grdc.diff_wr_rd_pntr_rdc [4]),
        .Q(\^wr_data_count [4]),
        .R(xpm_fifo_rst_inst_n_1));
  FDRE \gwdc.wr_data_count_i_reg[5] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\grdc.diff_wr_rd_pntr_rdc [5]),
        .Q(\^wr_data_count [5]),
        .R(xpm_fifo_rst_inst_n_1));
  FDRE \gwdc.wr_data_count_i_reg[6] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\grdc.diff_wr_rd_pntr_rdc [6]),
        .Q(\^wr_data_count [6]),
        .R(xpm_fifo_rst_inst_n_1));
  FDRE \gwdc.wr_data_count_i_reg[7] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\grdc.diff_wr_rd_pntr_rdc [7]),
        .Q(\^wr_data_count [7]),
        .R(xpm_fifo_rst_inst_n_1));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized2_28 rdp_inst
       (.DI(rdp_inst_n_0),
        .\FSM_sequential_gen_fwft.curr_fwft_state_reg[1] (rdp_inst_n_13),
        .Q(rd_pntr_ext),
        .S({rdp_inst_n_8,rdp_inst_n_9,rdp_inst_n_10,rdp_inst_n_11,rdp_inst_n_12}),
        .clr_full(clr_full),
        .\count_value_i_reg[0]_0 (curr_fwft_state),
        .\count_value_i_reg[0]_1 (xpm_fifo_rst_inst_n_1),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg (rdp_inst_n_15),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 ({wrpp1_inst_n_0,wrpp1_inst_n_1,wrpp1_inst_n_2,wrpp1_inst_n_3,wrpp1_inst_n_4,wrpp1_inst_n_5,wrpp1_inst_n_6}),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 (full),
        .\gwdc.wr_data_count_i_reg[7] (count_value_i),
        .\gwdc.wr_data_count_i_reg[7]_0 ({wrp_inst_n_1,wr_pntr_ext}),
        .leaving_empty0(leaving_empty0),
        .ram_empty_i(ram_empty_i),
        .ram_wr_en_pf(ram_wr_en_pf),
        .rd_en(rd_en),
        .wr_clk(wr_clk));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized3_29 rdpp1_inst
       (.E(rdp_inst_n_13),
        .Q({rdpp1_inst_n_0,rdpp1_inst_n_1,rdpp1_inst_n_2,rdpp1_inst_n_3,rdpp1_inst_n_4,rdpp1_inst_n_5,rdpp1_inst_n_6}),
        .\count_value_i_reg[0]_0 (xpm_fifo_rst_inst_n_1),
        .\count_value_i_reg[1]_0 (curr_fwft_state),
        .ram_empty_i(ram_empty_i),
        .rd_en(rd_en),
        .wr_clk(wr_clk));
  design_1_axi_dma_0_0_xpm_fifo_reg_bit_30 rst_d1_inst
       (.Q(xpm_fifo_rst_inst_n_1),
        .clr_full(clr_full),
        .rst(rst),
        .rst_d1(rst_d1),
        .wr_clk(wr_clk));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized2_31 wrp_inst
       (.D(\grdc.diff_wr_rd_pntr_rdc ),
        .DI({rdp_inst_n_0,\gen_fwft.rdpp1_inst_n_3 }),
        .Q({wrp_inst_n_1,wr_pntr_ext}),
        .S({rdp_inst_n_8,rdp_inst_n_9,rdp_inst_n_10,rdp_inst_n_11,rdp_inst_n_12,\gen_fwft.rdpp1_inst_n_1 ,\gen_fwft.rdpp1_inst_n_2 }),
        .\count_value_i_reg[5]_0 (full),
        .\count_value_i_reg[7]_0 (xpm_fifo_rst_inst_n_1),
        .\gen_pntr_flags_cc.ram_empty_i_reg (rdp_inst_n_13),
        .\gen_pntr_flags_cc.ram_empty_i_reg_0 ({rdpp1_inst_n_0,rdpp1_inst_n_1,rdpp1_inst_n_2,rdpp1_inst_n_3,rdpp1_inst_n_4,rdpp1_inst_n_5,rdpp1_inst_n_6}),
        .\gwdc.wr_data_count_i_reg[7] (count_value_i),
        .\gwdc.wr_data_count_i_reg[7]_0 (rd_pntr_ext[5:1]),
        .leaving_empty0(leaving_empty0),
        .ram_empty_i(ram_empty_i),
        .ram_empty_i0(ram_empty_i0),
        .ram_wr_en_pf(ram_wr_en_pf),
        .rst_d1(rst_d1),
        .wr_clk(wr_clk),
        .wr_en(wr_en));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized3_32 wrpp1_inst
       (.E(ram_wr_en_pf),
        .Q({wrpp1_inst_n_0,wrpp1_inst_n_1,wrpp1_inst_n_2,wrpp1_inst_n_3,wrpp1_inst_n_4,wrpp1_inst_n_5,wrpp1_inst_n_6}),
        .\count_value_i_reg[0]_0 (xpm_fifo_rst_inst_n_1),
        .\count_value_i_reg[5]_0 (full),
        .rst_d1(rst_d1),
        .wr_clk(wr_clk),
        .wr_en(wr_en));
  design_1_axi_dma_0_0_xpm_fifo_rst_33 xpm_fifo_rst_inst
       (.E(ram_wr_en_pf),
        .Q(xpm_fifo_rst_inst_n_1),
        .SR(\gen_fwft.count_rst ),
        .\count_value_i_reg[1] (curr_fwft_state),
        .\count_value_i_reg[6] (full),
        .ram_empty_i(ram_empty_i),
        .rst(rst),
        .rst_d1(rst_d1),
        .wr_clk(wr_clk),
        .wr_en(wr_en));
endmodule

(* CASCADE_HEIGHT = "0" *) (* CDC_DEST_SYNC_FF = "2" *) (* COMMON_CLOCK = "1" *) 
(* DOUT_RESET_VALUE = "0" *) (* ECC_MODE = "0" *) (* ENABLE_ECC = "0" *) 
(* EN_ADV_FEATURE = "16'b0001111100011111" *) (* EN_AE = "1'b1" *) (* EN_AF = "1'b1" *) 
(* EN_DVLD = "1'b1" *) (* EN_OF = "1'b1" *) (* EN_PE = "1'b1" *) 
(* EN_PF = "1'b1" *) (* EN_RDC = "1'b1" *) (* EN_UF = "1'b1" *) 
(* EN_WACK = "1'b1" *) (* EN_WDC = "1'b1" *) (* FG_EQ_ASYM_DOUT = "1'b0" *) 
(* FIFO_MEMORY_TYPE = "0" *) (* FIFO_MEM_TYPE = "0" *) (* FIFO_READ_DEPTH = "16" *) 
(* FIFO_READ_LATENCY = "0" *) (* FIFO_SIZE = "368" *) (* FIFO_WRITE_DEPTH = "16" *) 
(* FULL_RESET_VALUE = "1" *) (* FULL_RST_VAL = "1'b1" *) (* ORIG_REF_NAME = "xpm_fifo_base" *) 
(* PE_THRESH_ADJ = "8" *) (* PE_THRESH_MAX = "11" *) (* PE_THRESH_MIN = "5" *) 
(* PF_THRESH_ADJ = "8" *) (* PF_THRESH_MAX = "11" *) (* PF_THRESH_MIN = "5" *) 
(* PROG_EMPTY_THRESH = "10" *) (* PROG_FULL_THRESH = "10" *) (* RD_DATA_COUNT_WIDTH = "4" *) 
(* RD_DC_WIDTH_EXT = "5" *) (* RD_LATENCY = "2" *) (* RD_MODE = "1" *) 
(* RD_PNTR_WIDTH = "4" *) (* READ_DATA_WIDTH = "23" *) (* READ_MODE = "1" *) 
(* READ_MODE_LL = "1" *) (* RELATED_CLOCKS = "0" *) (* REMOVE_WR_RD_PROT_LOGIC = "0" *) 
(* SIM_ASSERT_CHK = "0" *) (* USE_ADV_FEATURES = "1F1F" *) (* VERSION = "0" *) 
(* WAKEUP_TIME = "0" *) (* WIDTH_RATIO = "1" *) (* WRITE_DATA_WIDTH = "23" *) 
(* WR_DATA_COUNT_WIDTH = "5" *) (* WR_DC_WIDTH_EXT = "5" *) (* WR_DEPTH_LOG = "4" *) 
(* WR_PNTR_WIDTH = "4" *) (* WR_RD_RATIO = "0" *) (* WR_WIDTH_LOG = "5" *) 
(* XPM_MODULE = "TRUE" *) (* both_stages_valid = "3" *) (* invalid = "0" *) 
(* keep_hierarchy = "soft" *) (* stage1_valid = "2" *) (* stage2_valid = "1" *) 
module design_1_axi_dma_0_0_xpm_fifo_base__parameterized0
   (sleep,
    rst,
    wr_clk,
    wr_en,
    din,
    full,
    full_n,
    prog_full,
    wr_data_count,
    overflow,
    wr_rst_busy,
    almost_full,
    wr_ack,
    rd_clk,
    rd_en,
    dout,
    empty,
    prog_empty,
    rd_data_count,
    underflow,
    rd_rst_busy,
    almost_empty,
    data_valid,
    injectsbiterr,
    injectdbiterr,
    sbiterr,
    dbiterr);
  input sleep;
  input rst;
  input wr_clk;
  input wr_en;
  input [22:0]din;
  output full;
  output full_n;
  output prog_full;
  output [4:0]wr_data_count;
  output overflow;
  output wr_rst_busy;
  output almost_full;
  output wr_ack;
  input rd_clk;
  input rd_en;
  output [22:0]dout;
  output empty;
  output prog_empty;
  output [3:0]rd_data_count;
  output underflow;
  output rd_rst_busy;
  output almost_empty;
  output data_valid;
  input injectsbiterr;
  input injectdbiterr;
  output sbiterr;
  output dbiterr;

  wire \<const0> ;
  wire clr_full;
  wire [1:0]curr_fwft_state;
  wire data_valid_fwft1;
  wire [22:0]din;
  wire [22:0]dout;
  wire empty;
  wire full;
  wire \gen_fwft.ram_regout_en ;
  wire leaving_empty0;
  wire [1:0]next_fwft_state__0;
  wire ram_empty_i;
  wire ram_empty_i0;
  wire ram_wr_en_pf;
  wire rd_clk;
  wire rd_en;
  wire [3:0]rd_pntr_ext;
  wire rdp_inst_n_5;
  wire rdp_inst_n_6;
  wire rdpp1_inst_n_0;
  wire rdpp1_inst_n_1;
  wire rdpp1_inst_n_2;
  wire rdpp1_inst_n_3;
  wire rst;
  wire rst_d1;
  wire sleep;
  wire wr_en;
  wire [3:0]wr_pntr_ext;
  wire wrpp1_inst_n_0;
  wire wrpp1_inst_n_1;
  wire wrpp1_inst_n_2;
  wire wrpp1_inst_n_3;
  wire xpm_fifo_rst_inst_n_1;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_dbiterra_UNCONNECTED ;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_dbiterrb_UNCONNECTED ;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_sbiterra_UNCONNECTED ;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_sbiterrb_UNCONNECTED ;
  wire [22:0]\NLW_gen_sdpram.xpm_memory_base_inst_douta_UNCONNECTED ;

  assign almost_empty = \<const0> ;
  assign almost_full = \<const0> ;
  assign data_valid = \<const0> ;
  assign dbiterr = \<const0> ;
  assign full_n = \<const0> ;
  assign overflow = \<const0> ;
  assign prog_empty = \<const0> ;
  assign prog_full = \<const0> ;
  assign rd_data_count[3] = \<const0> ;
  assign rd_data_count[2] = \<const0> ;
  assign rd_data_count[1] = \<const0> ;
  assign rd_data_count[0] = \<const0> ;
  assign rd_rst_busy = \<const0> ;
  assign sbiterr = \<const0> ;
  assign underflow = \<const0> ;
  assign wr_ack = \<const0> ;
  assign wr_data_count[4] = \<const0> ;
  assign wr_data_count[3] = \<const0> ;
  assign wr_data_count[2] = \<const0> ;
  assign wr_data_count[1] = \<const0> ;
  assign wr_data_count[0] = \<const0> ;
  assign wr_rst_busy = \<const0> ;
  (* SOFT_HLUTNM = "soft_lutpair408" *) 
  LUT4 #(
    .INIT(16'h6A85)) 
    \FSM_sequential_gen_fwft.curr_fwft_state[0]_i_1 
       (.I0(curr_fwft_state[0]),
        .I1(rd_en),
        .I2(curr_fwft_state[1]),
        .I3(ram_empty_i),
        .O(next_fwft_state__0[0]));
  (* SOFT_HLUTNM = "soft_lutpair408" *) 
  LUT3 #(
    .INIT(8'h7C)) 
    \FSM_sequential_gen_fwft.curr_fwft_state[1]_i_1 
       (.I0(rd_en),
        .I1(curr_fwft_state[1]),
        .I2(curr_fwft_state[0]),
        .O(next_fwft_state__0[1]));
  (* FSM_ENCODED_STATES = "invalid:00,stage1_valid:01,both_stages_valid:10,stage2_valid:11" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_gen_fwft.curr_fwft_state_reg[0] 
       (.C(rd_clk),
        .CE(1'b1),
        .D(next_fwft_state__0[0]),
        .Q(curr_fwft_state[0]),
        .R(xpm_fifo_rst_inst_n_1));
  (* FSM_ENCODED_STATES = "invalid:00,stage1_valid:01,both_stages_valid:10,stage2_valid:11" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_gen_fwft.curr_fwft_state_reg[1] 
       (.C(rd_clk),
        .CE(1'b1),
        .D(next_fwft_state__0[1]),
        .Q(curr_fwft_state[1]),
        .R(xpm_fifo_rst_inst_n_1));
  GND GND
       (.G(\<const0> ));
  (* SOFT_HLUTNM = "soft_lutpair407" *) 
  LUT4 #(
    .INIT(16'hF380)) 
    \gen_fwft.empty_fwft_i_i_1 
       (.I0(rd_en),
        .I1(curr_fwft_state[0]),
        .I2(curr_fwft_state[1]),
        .I3(empty),
        .O(data_valid_fwft1));
  FDSE #(
    .INIT(1'b1)) 
    \gen_fwft.empty_fwft_i_reg 
       (.C(rd_clk),
        .CE(1'b1),
        .D(data_valid_fwft1),
        .Q(empty),
        .S(xpm_fifo_rst_inst_n_1));
  FDSE #(
    .INIT(1'b1)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg 
       (.C(rd_clk),
        .CE(1'b1),
        .D(rdp_inst_n_5),
        .Q(full),
        .S(xpm_fifo_rst_inst_n_1));
  FDSE #(
    .INIT(1'b1)) 
    \gen_pntr_flags_cc.ram_empty_i_reg 
       (.C(rd_clk),
        .CE(1'b1),
        .D(ram_empty_i0),
        .Q(ram_empty_i),
        .S(xpm_fifo_rst_inst_n_1));
  (* ADDR_WIDTH_A = "4" *) 
  (* ADDR_WIDTH_B = "4" *) 
  (* AUTO_SLEEP_TIME = "0" *) 
  (* BYTE_WRITE_WIDTH_A = "23" *) 
  (* BYTE_WRITE_WIDTH_B = "23" *) 
  (* CASCADE_HEIGHT = "0" *) 
  (* CLOCKING_MODE = "0" *) 
  (* ECC_BIT_RANGE = "[7:0]" *) 
  (* ECC_MODE = "0" *) 
  (* ECC_TYPE = "NONE" *) 
  (* IGNORE_INIT_SYNTH = "0" *) 
  (* KEEP_HIERARCHY = "soft" *) 
  (* MAX_NUM_CHAR = "0" *) 
  (* MEMORY_INIT_FILE = "none" *) 
  (* MEMORY_INIT_PARAM = "" *) 
  (* MEMORY_OPTIMIZATION = "true" *) 
  (* MEMORY_PRIMITIVE = "0" *) 
  (* MEMORY_SIZE = "368" *) 
  (* MEMORY_TYPE = "1" *) 
  (* MESSAGE_CONTROL = "0" *) 
  (* NUM_CHAR_LOC = "0" *) 
  (* P_ECC_MODE = "no_ecc" *) 
  (* P_ENABLE_BYTE_WRITE_A = "0" *) 
  (* P_ENABLE_BYTE_WRITE_B = "0" *) 
  (* P_MAX_DEPTH_DATA = "16" *) 
  (* P_MEMORY_OPT = "yes" *) 
  (* P_MEMORY_PRIMITIVE = "auto" *) 
  (* P_MIN_WIDTH_DATA = "23" *) 
  (* P_MIN_WIDTH_DATA_A = "23" *) 
  (* P_MIN_WIDTH_DATA_B = "23" *) 
  (* P_MIN_WIDTH_DATA_ECC = "23" *) 
  (* P_MIN_WIDTH_DATA_LDW = "4" *) 
  (* P_MIN_WIDTH_DATA_SHFT = "23" *) 
  (* P_NUM_COLS_WRITE_A = "1" *) 
  (* P_NUM_COLS_WRITE_B = "1" *) 
  (* P_NUM_ROWS_READ_A = "1" *) 
  (* P_NUM_ROWS_READ_B = "1" *) 
  (* P_NUM_ROWS_WRITE_A = "1" *) 
  (* P_NUM_ROWS_WRITE_B = "1" *) 
  (* P_SDP_WRITE_MODE = "yes" *) 
  (* P_WIDTH_ADDR_LSB_READ_A = "0" *) 
  (* P_WIDTH_ADDR_LSB_READ_B = "0" *) 
  (* P_WIDTH_ADDR_LSB_WRITE_A = "0" *) 
  (* P_WIDTH_ADDR_LSB_WRITE_B = "0" *) 
  (* P_WIDTH_ADDR_READ_A = "4" *) 
  (* P_WIDTH_ADDR_READ_B = "4" *) 
  (* P_WIDTH_ADDR_WRITE_A = "4" *) 
  (* P_WIDTH_ADDR_WRITE_B = "4" *) 
  (* P_WIDTH_COL_WRITE_A = "23" *) 
  (* P_WIDTH_COL_WRITE_B = "23" *) 
  (* RAM_DECOMP = "auto" *) 
  (* READ_DATA_WIDTH_A = "23" *) 
  (* READ_DATA_WIDTH_B = "23" *) 
  (* READ_LATENCY_A = "2" *) 
  (* READ_LATENCY_B = "2" *) 
  (* READ_RESET_VALUE_A = "0" *) 
  (* READ_RESET_VALUE_B = "0" *) 
  (* RST_MODE_A = "SYNC" *) 
  (* RST_MODE_B = "SYNC" *) 
  (* SIM_ASSERT_CHK = "0" *) 
  (* USE_EMBEDDED_CONSTRAINT = "0" *) 
  (* USE_MEM_INIT = "0" *) 
  (* USE_MEM_INIT_MMI = "0" *) 
  (* VERSION = "0" *) 
  (* WAKEUP_TIME = "0" *) 
  (* WRITE_DATA_WIDTH_A = "23" *) 
  (* WRITE_DATA_WIDTH_B = "23" *) 
  (* WRITE_MODE_A = "2" *) 
  (* WRITE_MODE_B = "2" *) 
  (* WRITE_PROTECT = "1" *) 
  (* XPM_MODULE = "TRUE" *) 
  (* rsta_loop_iter = "24" *) 
  (* rstb_loop_iter = "24" *) 
  design_1_axi_dma_0_0_xpm_memory_base__parameterized0 \gen_sdpram.xpm_memory_base_inst 
       (.addra(wr_pntr_ext),
        .addrb(rd_pntr_ext),
        .clka(rd_clk),
        .clkb(1'b0),
        .dbiterra(\NLW_gen_sdpram.xpm_memory_base_inst_dbiterra_UNCONNECTED ),
        .dbiterrb(\NLW_gen_sdpram.xpm_memory_base_inst_dbiterrb_UNCONNECTED ),
        .dina(din),
        .dinb({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .douta(\NLW_gen_sdpram.xpm_memory_base_inst_douta_UNCONNECTED [22:0]),
        .doutb(dout),
        .ena(1'b0),
        .enb(rdp_inst_n_6),
        .injectdbiterra(1'b0),
        .injectdbiterrb(1'b0),
        .injectsbiterra(1'b0),
        .injectsbiterrb(1'b0),
        .regcea(1'b0),
        .regceb(\gen_fwft.ram_regout_en ),
        .rsta(1'b0),
        .rstb(xpm_fifo_rst_inst_n_1),
        .sbiterra(\NLW_gen_sdpram.xpm_memory_base_inst_sbiterra_UNCONNECTED ),
        .sbiterrb(\NLW_gen_sdpram.xpm_memory_base_inst_sbiterrb_UNCONNECTED ),
        .sleep(sleep),
        .wea(ram_wr_en_pf),
        .web(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair407" *) 
  LUT3 #(
    .INIT(8'h62)) 
    \gen_sdpram.xpm_memory_base_inst_i_3 
       (.I0(curr_fwft_state[0]),
        .I1(curr_fwft_state[1]),
        .I2(rd_en),
        .O(\gen_fwft.ram_regout_en ));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized6 rdp_inst
       (.E(ram_wr_en_pf),
        .Q(rd_pntr_ext),
        .clr_full(clr_full),
        .\count_value_i_reg[0]_0 (curr_fwft_state),
        .\count_value_i_reg[0]_1 (xpm_fifo_rst_inst_n_1),
        .enb(rdp_inst_n_6),
        .full(full),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg (rdp_inst_n_5),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 (wr_pntr_ext),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 ({wrpp1_inst_n_0,wrpp1_inst_n_1,wrpp1_inst_n_2,wrpp1_inst_n_3}),
        .leaving_empty0(leaving_empty0),
        .ram_empty_i(ram_empty_i),
        .rd_clk(rd_clk),
        .rd_en(rd_en));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized7 rdpp1_inst
       (.E(rdp_inst_n_6),
        .Q({rdpp1_inst_n_0,rdpp1_inst_n_1,rdpp1_inst_n_2,rdpp1_inst_n_3}),
        .\count_value_i_reg[0]_0 (xpm_fifo_rst_inst_n_1),
        .\count_value_i_reg[1]_0 (curr_fwft_state),
        .rd_clk(rd_clk),
        .rd_en(rd_en));
  design_1_axi_dma_0_0_xpm_fifo_reg_bit rst_d1_inst
       (.Q(xpm_fifo_rst_inst_n_1),
        .clr_full(clr_full),
        .rd_clk(rd_clk),
        .rst(rst),
        .rst_d1(rst_d1));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized6_6 wrp_inst
       (.E(ram_wr_en_pf),
        .Q(wr_pntr_ext),
        .\count_value_i_reg[3]_0 (xpm_fifo_rst_inst_n_1),
        .enb(rdp_inst_n_6),
        .\gen_pntr_flags_cc.ram_empty_i_reg ({rdpp1_inst_n_0,rdpp1_inst_n_1,rdpp1_inst_n_2,rdpp1_inst_n_3}),
        .leaving_empty0(leaving_empty0),
        .ram_empty_i(ram_empty_i),
        .ram_empty_i0(ram_empty_i0),
        .rd_clk(rd_clk));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized7_7 wrpp1_inst
       (.E(ram_wr_en_pf),
        .Q({wrpp1_inst_n_0,wrpp1_inst_n_1,wrpp1_inst_n_2,wrpp1_inst_n_3}),
        .\count_value_i_reg[0]_0 (xpm_fifo_rst_inst_n_1),
        .rd_clk(rd_clk));
  design_1_axi_dma_0_0_xpm_fifo_rst xpm_fifo_rst_inst
       (.E(ram_wr_en_pf),
        .Q(xpm_fifo_rst_inst_n_1),
        .full(full),
        .rd_clk(rd_clk),
        .rst(rst),
        .rst_d1(rst_d1),
        .wr_en(wr_en));
endmodule

(* CASCADE_HEIGHT = "0" *) (* CDC_DEST_SYNC_FF = "2" *) (* COMMON_CLOCK = "1" *) 
(* DOUT_RESET_VALUE = "0" *) (* ECC_MODE = "0" *) (* ENABLE_ECC = "0" *) 
(* EN_ADV_FEATURE = "16'b0001111100011111" *) (* EN_AE = "1'b1" *) (* EN_AF = "1'b1" *) 
(* EN_DVLD = "1'b1" *) (* EN_OF = "1'b1" *) (* EN_PE = "1'b1" *) 
(* EN_PF = "1'b1" *) (* EN_RDC = "1'b1" *) (* EN_UF = "1'b1" *) 
(* EN_WACK = "1'b1" *) (* EN_WDC = "1'b1" *) (* FG_EQ_ASYM_DOUT = "1'b0" *) 
(* FIFO_MEMORY_TYPE = "0" *) (* FIFO_MEM_TYPE = "0" *) (* FIFO_READ_DEPTH = "16" *) 
(* FIFO_READ_LATENCY = "0" *) (* FIFO_SIZE = "176" *) (* FIFO_WRITE_DEPTH = "16" *) 
(* FULL_RESET_VALUE = "1" *) (* FULL_RST_VAL = "1'b1" *) (* ORIG_REF_NAME = "xpm_fifo_base" *) 
(* PE_THRESH_ADJ = "8" *) (* PE_THRESH_MAX = "11" *) (* PE_THRESH_MIN = "5" *) 
(* PF_THRESH_ADJ = "8" *) (* PF_THRESH_MAX = "11" *) (* PF_THRESH_MIN = "5" *) 
(* PROG_EMPTY_THRESH = "10" *) (* PROG_FULL_THRESH = "10" *) (* RD_DATA_COUNT_WIDTH = "4" *) 
(* RD_DC_WIDTH_EXT = "5" *) (* RD_LATENCY = "2" *) (* RD_MODE = "1" *) 
(* RD_PNTR_WIDTH = "4" *) (* READ_DATA_WIDTH = "11" *) (* READ_MODE = "1" *) 
(* READ_MODE_LL = "1" *) (* RELATED_CLOCKS = "0" *) (* REMOVE_WR_RD_PROT_LOGIC = "0" *) 
(* SIM_ASSERT_CHK = "0" *) (* USE_ADV_FEATURES = "1F1F" *) (* VERSION = "0" *) 
(* WAKEUP_TIME = "0" *) (* WIDTH_RATIO = "1" *) (* WRITE_DATA_WIDTH = "11" *) 
(* WR_DATA_COUNT_WIDTH = "5" *) (* WR_DC_WIDTH_EXT = "5" *) (* WR_DEPTH_LOG = "4" *) 
(* WR_PNTR_WIDTH = "4" *) (* WR_RD_RATIO = "0" *) (* WR_WIDTH_LOG = "4" *) 
(* XPM_MODULE = "TRUE" *) (* both_stages_valid = "3" *) (* invalid = "0" *) 
(* keep_hierarchy = "soft" *) (* stage1_valid = "2" *) (* stage2_valid = "1" *) 
module design_1_axi_dma_0_0_xpm_fifo_base__parameterized1
   (sleep,
    rst,
    wr_clk,
    wr_en,
    din,
    full,
    full_n,
    prog_full,
    wr_data_count,
    overflow,
    wr_rst_busy,
    almost_full,
    wr_ack,
    rd_clk,
    rd_en,
    dout,
    empty,
    prog_empty,
    rd_data_count,
    underflow,
    rd_rst_busy,
    almost_empty,
    data_valid,
    injectsbiterr,
    injectdbiterr,
    sbiterr,
    dbiterr);
  input sleep;
  input rst;
  input wr_clk;
  input wr_en;
  input [10:0]din;
  output full;
  output full_n;
  output prog_full;
  output [4:0]wr_data_count;
  output overflow;
  output wr_rst_busy;
  output almost_full;
  output wr_ack;
  input rd_clk;
  input rd_en;
  output [10:0]dout;
  output empty;
  output prog_empty;
  output [3:0]rd_data_count;
  output underflow;
  output rd_rst_busy;
  output almost_empty;
  output data_valid;
  input injectsbiterr;
  input injectdbiterr;
  output sbiterr;
  output dbiterr;

  wire \<const0> ;
  wire clr_full;
  wire [1:0]count_value_i;
  wire [1:0]curr_fwft_state;
  wire data_valid_fwft1;
  wire [10:0]din;
  wire [10:0]dout;
  wire empty;
  wire full;
  wire \gen_fwft.count_rst ;
  wire \gen_fwft.ram_regout_en ;
  wire \gen_fwft.rdpp1_inst_n_2 ;
  wire going_full1;
  wire [4:1]\grdc.diff_wr_rd_pntr_rdc ;
  wire [1:0]next_fwft_state__0;
  wire ram_empty_i;
  wire ram_empty_i0;
  wire ram_wr_en_pf;
  wire rd_en;
  wire [3:0]rd_pntr_ext;
  wire rdp_inst_n_8;
  wire rdpp1_inst_n_0;
  wire rdpp1_inst_n_1;
  wire rdpp1_inst_n_2;
  wire rdpp1_inst_n_3;
  wire rst;
  wire rst_d1;
  wire sleep;
  wire wr_clk;
  wire [4:0]wr_data_count;
  wire wr_en;
  wire [3:0]wr_pntr_ext;
  wire wrp_inst_n_1;
  wire wrp_inst_n_7;
  wire wrp_inst_n_8;
  wire wrpp1_inst_n_0;
  wire wrpp1_inst_n_1;
  wire wrpp1_inst_n_2;
  wire wrpp1_inst_n_3;
  wire xpm_fifo_rst_inst_n_1;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_dbiterra_UNCONNECTED ;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_dbiterrb_UNCONNECTED ;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_sbiterra_UNCONNECTED ;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_sbiterrb_UNCONNECTED ;
  wire [10:0]\NLW_gen_sdpram.xpm_memory_base_inst_douta_UNCONNECTED ;

  assign almost_empty = \<const0> ;
  assign almost_full = \<const0> ;
  assign data_valid = \<const0> ;
  assign dbiterr = \<const0> ;
  assign full_n = \<const0> ;
  assign overflow = \<const0> ;
  assign prog_empty = \<const0> ;
  assign prog_full = \<const0> ;
  assign rd_data_count[3] = \<const0> ;
  assign rd_data_count[2] = \<const0> ;
  assign rd_data_count[1] = \<const0> ;
  assign rd_data_count[0] = \<const0> ;
  assign rd_rst_busy = \<const0> ;
  assign sbiterr = \<const0> ;
  assign underflow = \<const0> ;
  assign wr_ack = \<const0> ;
  assign wr_rst_busy = \<const0> ;
  (* SOFT_HLUTNM = "soft_lutpair246" *) 
  LUT4 #(
    .INIT(16'h6A85)) 
    \FSM_sequential_gen_fwft.curr_fwft_state[0]_i_1 
       (.I0(curr_fwft_state[0]),
        .I1(rd_en),
        .I2(curr_fwft_state[1]),
        .I3(ram_empty_i),
        .O(next_fwft_state__0[0]));
  (* SOFT_HLUTNM = "soft_lutpair246" *) 
  LUT3 #(
    .INIT(8'h7C)) 
    \FSM_sequential_gen_fwft.curr_fwft_state[1]_i_1 
       (.I0(rd_en),
        .I1(curr_fwft_state[1]),
        .I2(curr_fwft_state[0]),
        .O(next_fwft_state__0[1]));
  (* FSM_ENCODED_STATES = "invalid:00,stage1_valid:01,both_stages_valid:10,stage2_valid:11" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_gen_fwft.curr_fwft_state_reg[0] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(next_fwft_state__0[0]),
        .Q(curr_fwft_state[0]),
        .R(xpm_fifo_rst_inst_n_1));
  (* FSM_ENCODED_STATES = "invalid:00,stage1_valid:01,both_stages_valid:10,stage2_valid:11" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_gen_fwft.curr_fwft_state_reg[1] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(next_fwft_state__0[1]),
        .Q(curr_fwft_state[1]),
        .R(xpm_fifo_rst_inst_n_1));
  GND GND
       (.G(\<const0> ));
  (* SOFT_HLUTNM = "soft_lutpair245" *) 
  LUT4 #(
    .INIT(16'hF380)) 
    \gen_fwft.empty_fwft_i_i_1 
       (.I0(rd_en),
        .I1(curr_fwft_state[0]),
        .I2(curr_fwft_state[1]),
        .I3(empty),
        .O(data_valid_fwft1));
  FDSE #(
    .INIT(1'b1)) 
    \gen_fwft.empty_fwft_i_reg 
       (.C(wr_clk),
        .CE(1'b1),
        .D(data_valid_fwft1),
        .Q(empty),
        .S(xpm_fifo_rst_inst_n_1));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized1 \gen_fwft.rdpp1_inst 
       (.D(\gen_fwft.rdpp1_inst_n_2 ),
        .Q(count_value_i),
        .SR(\gen_fwft.count_rst ),
        .\count_value_i_reg[0]_0 (curr_fwft_state),
        .\gwdc.wr_data_count_i_reg[0] (rd_pntr_ext[0]),
        .\gwdc.wr_data_count_i_reg[0]_0 (wr_pntr_ext[0]),
        .ram_empty_i(ram_empty_i),
        .rd_en(rd_en),
        .wr_clk(wr_clk));
  FDSE #(
    .INIT(1'b1)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg 
       (.C(wr_clk),
        .CE(1'b1),
        .D(wrp_inst_n_7),
        .Q(full),
        .S(xpm_fifo_rst_inst_n_1));
  FDSE #(
    .INIT(1'b1)) 
    \gen_pntr_flags_cc.ram_empty_i_reg 
       (.C(wr_clk),
        .CE(1'b1),
        .D(ram_empty_i0),
        .Q(ram_empty_i),
        .S(xpm_fifo_rst_inst_n_1));
  (* ADDR_WIDTH_A = "4" *) 
  (* ADDR_WIDTH_B = "4" *) 
  (* AUTO_SLEEP_TIME = "0" *) 
  (* BYTE_WRITE_WIDTH_A = "11" *) 
  (* BYTE_WRITE_WIDTH_B = "11" *) 
  (* CASCADE_HEIGHT = "0" *) 
  (* CLOCKING_MODE = "0" *) 
  (* ECC_BIT_RANGE = "[7:0]" *) 
  (* ECC_MODE = "0" *) 
  (* ECC_TYPE = "NONE" *) 
  (* IGNORE_INIT_SYNTH = "0" *) 
  (* KEEP_HIERARCHY = "soft" *) 
  (* MAX_NUM_CHAR = "0" *) 
  (* MEMORY_INIT_FILE = "none" *) 
  (* MEMORY_INIT_PARAM = "" *) 
  (* MEMORY_OPTIMIZATION = "true" *) 
  (* MEMORY_PRIMITIVE = "0" *) 
  (* MEMORY_SIZE = "176" *) 
  (* MEMORY_TYPE = "1" *) 
  (* MESSAGE_CONTROL = "0" *) 
  (* NUM_CHAR_LOC = "0" *) 
  (* P_ECC_MODE = "no_ecc" *) 
  (* P_ENABLE_BYTE_WRITE_A = "0" *) 
  (* P_ENABLE_BYTE_WRITE_B = "0" *) 
  (* P_MAX_DEPTH_DATA = "16" *) 
  (* P_MEMORY_OPT = "yes" *) 
  (* P_MEMORY_PRIMITIVE = "auto" *) 
  (* P_MIN_WIDTH_DATA = "11" *) 
  (* P_MIN_WIDTH_DATA_A = "11" *) 
  (* P_MIN_WIDTH_DATA_B = "11" *) 
  (* P_MIN_WIDTH_DATA_ECC = "11" *) 
  (* P_MIN_WIDTH_DATA_LDW = "4" *) 
  (* P_MIN_WIDTH_DATA_SHFT = "11" *) 
  (* P_NUM_COLS_WRITE_A = "1" *) 
  (* P_NUM_COLS_WRITE_B = "1" *) 
  (* P_NUM_ROWS_READ_A = "1" *) 
  (* P_NUM_ROWS_READ_B = "1" *) 
  (* P_NUM_ROWS_WRITE_A = "1" *) 
  (* P_NUM_ROWS_WRITE_B = "1" *) 
  (* P_SDP_WRITE_MODE = "yes" *) 
  (* P_WIDTH_ADDR_LSB_READ_A = "0" *) 
  (* P_WIDTH_ADDR_LSB_READ_B = "0" *) 
  (* P_WIDTH_ADDR_LSB_WRITE_A = "0" *) 
  (* P_WIDTH_ADDR_LSB_WRITE_B = "0" *) 
  (* P_WIDTH_ADDR_READ_A = "4" *) 
  (* P_WIDTH_ADDR_READ_B = "4" *) 
  (* P_WIDTH_ADDR_WRITE_A = "4" *) 
  (* P_WIDTH_ADDR_WRITE_B = "4" *) 
  (* P_WIDTH_COL_WRITE_A = "11" *) 
  (* P_WIDTH_COL_WRITE_B = "11" *) 
  (* RAM_DECOMP = "auto" *) 
  (* READ_DATA_WIDTH_A = "11" *) 
  (* READ_DATA_WIDTH_B = "11" *) 
  (* READ_LATENCY_A = "2" *) 
  (* READ_LATENCY_B = "2" *) 
  (* READ_RESET_VALUE_A = "0" *) 
  (* READ_RESET_VALUE_B = "0" *) 
  (* RST_MODE_A = "SYNC" *) 
  (* RST_MODE_B = "SYNC" *) 
  (* SIM_ASSERT_CHK = "0" *) 
  (* USE_EMBEDDED_CONSTRAINT = "0" *) 
  (* USE_MEM_INIT = "0" *) 
  (* USE_MEM_INIT_MMI = "0" *) 
  (* VERSION = "0" *) 
  (* WAKEUP_TIME = "0" *) 
  (* WRITE_DATA_WIDTH_A = "11" *) 
  (* WRITE_DATA_WIDTH_B = "11" *) 
  (* WRITE_MODE_A = "2" *) 
  (* WRITE_MODE_B = "2" *) 
  (* WRITE_PROTECT = "1" *) 
  (* XPM_MODULE = "TRUE" *) 
  (* rsta_loop_iter = "12" *) 
  (* rstb_loop_iter = "12" *) 
  design_1_axi_dma_0_0_xpm_memory_base__parameterized1 \gen_sdpram.xpm_memory_base_inst 
       (.addra(wr_pntr_ext),
        .addrb(rd_pntr_ext),
        .clka(wr_clk),
        .clkb(1'b0),
        .dbiterra(\NLW_gen_sdpram.xpm_memory_base_inst_dbiterra_UNCONNECTED ),
        .dbiterrb(\NLW_gen_sdpram.xpm_memory_base_inst_dbiterrb_UNCONNECTED ),
        .dina(din),
        .dinb({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .douta(\NLW_gen_sdpram.xpm_memory_base_inst_douta_UNCONNECTED [10:0]),
        .doutb(dout),
        .ena(1'b0),
        .enb(rdp_inst_n_8),
        .injectdbiterra(1'b0),
        .injectdbiterrb(1'b0),
        .injectsbiterra(1'b0),
        .injectsbiterrb(1'b0),
        .regcea(1'b0),
        .regceb(\gen_fwft.ram_regout_en ),
        .rsta(1'b0),
        .rstb(xpm_fifo_rst_inst_n_1),
        .sbiterra(\NLW_gen_sdpram.xpm_memory_base_inst_sbiterra_UNCONNECTED ),
        .sbiterrb(\NLW_gen_sdpram.xpm_memory_base_inst_sbiterrb_UNCONNECTED ),
        .sleep(sleep),
        .wea(ram_wr_en_pf),
        .web(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair245" *) 
  LUT3 #(
    .INIT(8'h62)) 
    \gen_sdpram.xpm_memory_base_inst_i_3 
       (.I0(curr_fwft_state[0]),
        .I1(curr_fwft_state[1]),
        .I2(rd_en),
        .O(\gen_fwft.ram_regout_en ));
  FDRE \gwdc.wr_data_count_i_reg[0] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\gen_fwft.rdpp1_inst_n_2 ),
        .Q(wr_data_count[0]),
        .R(xpm_fifo_rst_inst_n_1));
  FDRE \gwdc.wr_data_count_i_reg[1] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\grdc.diff_wr_rd_pntr_rdc [1]),
        .Q(wr_data_count[1]),
        .R(xpm_fifo_rst_inst_n_1));
  FDRE \gwdc.wr_data_count_i_reg[2] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\grdc.diff_wr_rd_pntr_rdc [2]),
        .Q(wr_data_count[2]),
        .R(xpm_fifo_rst_inst_n_1));
  FDRE \gwdc.wr_data_count_i_reg[3] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\grdc.diff_wr_rd_pntr_rdc [3]),
        .Q(wr_data_count[3]),
        .R(xpm_fifo_rst_inst_n_1));
  FDRE \gwdc.wr_data_count_i_reg[4] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\grdc.diff_wr_rd_pntr_rdc [4]),
        .Q(wr_data_count[4]),
        .R(xpm_fifo_rst_inst_n_1));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized6_8 rdp_inst
       (.D(\grdc.diff_wr_rd_pntr_rdc [4:2]),
        .Q(rd_pntr_ext),
        .\count_value_i_reg[0]_0 (curr_fwft_state),
        .\count_value_i_reg[0]_1 (xpm_fifo_rst_inst_n_1),
        .enb(rdp_inst_n_8),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg ({wrpp1_inst_n_0,wrpp1_inst_n_1,wrpp1_inst_n_2,wrpp1_inst_n_3}),
        .going_full1(going_full1),
        .\gwdc.wr_data_count_i_reg[2] (count_value_i),
        .\gwdc.wr_data_count_i_reg[4] (wrp_inst_n_8),
        .\gwdc.wr_data_count_i_reg[4]_0 ({wrp_inst_n_1,wr_pntr_ext}),
        .ram_empty_i(ram_empty_i),
        .rd_en(rd_en),
        .wr_clk(wr_clk));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized7_9 rdpp1_inst
       (.Q({rdpp1_inst_n_0,rdpp1_inst_n_1,rdpp1_inst_n_2,rdpp1_inst_n_3}),
        .\count_value_i_reg[0]_0 (xpm_fifo_rst_inst_n_1),
        .\count_value_i_reg[1]_0 (curr_fwft_state),
        .enb(rdp_inst_n_8),
        .rd_en(rd_en),
        .wr_clk(wr_clk));
  design_1_axi_dma_0_0_xpm_fifo_reg_bit_10 rst_d1_inst
       (.Q(xpm_fifo_rst_inst_n_1),
        .clr_full(clr_full),
        .rst(rst),
        .rst_d1(rst_d1),
        .wr_clk(wr_clk));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized6_11 wrp_inst
       (.D(\grdc.diff_wr_rd_pntr_rdc [1]),
        .E(ram_wr_en_pf),
        .Q(rd_pntr_ext),
        .clr_full(clr_full),
        .\count_value_i_reg[2]_0 (wrp_inst_n_8),
        .\count_value_i_reg[4]_0 ({wrp_inst_n_1,wr_pntr_ext}),
        .\count_value_i_reg[4]_1 (xpm_fifo_rst_inst_n_1),
        .enb(rdp_inst_n_8),
        .full(full),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg (wrp_inst_n_7),
        .\gen_pntr_flags_cc.ram_empty_i_reg ({rdpp1_inst_n_0,rdpp1_inst_n_1,rdpp1_inst_n_2,rdpp1_inst_n_3}),
        .going_full1(going_full1),
        .\gwdc.wr_data_count_i_reg[1] (count_value_i),
        .ram_empty_i(ram_empty_i),
        .ram_empty_i0(ram_empty_i0),
        .wr_clk(wr_clk));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized7_12 wrpp1_inst
       (.E(ram_wr_en_pf),
        .Q({wrpp1_inst_n_0,wrpp1_inst_n_1,wrpp1_inst_n_2,wrpp1_inst_n_3}),
        .\count_value_i_reg[0]_0 (xpm_fifo_rst_inst_n_1),
        .wr_clk(wr_clk));
  design_1_axi_dma_0_0_xpm_fifo_rst_13 xpm_fifo_rst_inst
       (.E(ram_wr_en_pf),
        .Q(xpm_fifo_rst_inst_n_1),
        .SR(\gen_fwft.count_rst ),
        .\count_value_i_reg[1] (curr_fwft_state),
        .full(full),
        .ram_empty_i(ram_empty_i),
        .rst(rst),
        .rst_d1(rst_d1),
        .wr_clk(wr_clk),
        .wr_en(wr_en));
endmodule

(* CASCADE_HEIGHT = "0" *) (* CDC_DEST_SYNC_FF = "2" *) (* COMMON_CLOCK = "1" *) 
(* DOUT_RESET_VALUE = "0" *) (* ECC_MODE = "0" *) (* ENABLE_ECC = "0" *) 
(* EN_ADV_FEATURE = "16'b0001111100011111" *) (* EN_AE = "1'b1" *) (* EN_AF = "1'b1" *) 
(* EN_DVLD = "1'b1" *) (* EN_OF = "1'b1" *) (* EN_PE = "1'b1" *) 
(* EN_PF = "1'b1" *) (* EN_RDC = "1'b1" *) (* EN_UF = "1'b1" *) 
(* EN_WACK = "1'b1" *) (* EN_WDC = "1'b1" *) (* FG_EQ_ASYM_DOUT = "1'b0" *) 
(* FIFO_MEMORY_TYPE = "2" *) (* FIFO_MEM_TYPE = "2" *) (* FIFO_READ_DEPTH = "128" *) 
(* FIFO_READ_LATENCY = "0" *) (* FIFO_SIZE = "18688" *) (* FIFO_WRITE_DEPTH = "128" *) 
(* FULL_RESET_VALUE = "1" *) (* FULL_RST_VAL = "1'b1" *) (* ORIG_REF_NAME = "xpm_fifo_base" *) 
(* PE_THRESH_ADJ = "8" *) (* PE_THRESH_MAX = "123" *) (* PE_THRESH_MIN = "5" *) 
(* PF_THRESH_ADJ = "8" *) (* PF_THRESH_MAX = "123" *) (* PF_THRESH_MIN = "5" *) 
(* PROG_EMPTY_THRESH = "10" *) (* PROG_FULL_THRESH = "10" *) (* RD_DATA_COUNT_WIDTH = "4" *) 
(* RD_DC_WIDTH_EXT = "8" *) (* RD_LATENCY = "2" *) (* RD_MODE = "1" *) 
(* RD_PNTR_WIDTH = "7" *) (* READ_DATA_WIDTH = "146" *) (* READ_MODE = "1" *) 
(* READ_MODE_LL = "1" *) (* RELATED_CLOCKS = "0" *) (* REMOVE_WR_RD_PROT_LOGIC = "0" *) 
(* SIM_ASSERT_CHK = "0" *) (* USE_ADV_FEATURES = "1F1F" *) (* VERSION = "0" *) 
(* WAKEUP_TIME = "0" *) (* WIDTH_RATIO = "1" *) (* WRITE_DATA_WIDTH = "146" *) 
(* WR_DATA_COUNT_WIDTH = "8" *) (* WR_DC_WIDTH_EXT = "8" *) (* WR_DEPTH_LOG = "7" *) 
(* WR_PNTR_WIDTH = "7" *) (* WR_RD_RATIO = "0" *) (* WR_WIDTH_LOG = "8" *) 
(* XPM_MODULE = "TRUE" *) (* both_stages_valid = "3" *) (* invalid = "0" *) 
(* keep_hierarchy = "soft" *) (* stage1_valid = "2" *) (* stage2_valid = "1" *) 
module design_1_axi_dma_0_0_xpm_fifo_base__parameterized2
   (sleep,
    rst,
    wr_clk,
    wr_en,
    din,
    full,
    full_n,
    prog_full,
    wr_data_count,
    overflow,
    wr_rst_busy,
    almost_full,
    wr_ack,
    rd_clk,
    rd_en,
    dout,
    empty,
    prog_empty,
    rd_data_count,
    underflow,
    rd_rst_busy,
    almost_empty,
    data_valid,
    injectsbiterr,
    injectdbiterr,
    sbiterr,
    dbiterr);
  input sleep;
  input rst;
  input wr_clk;
  input wr_en;
  input [145:0]din;
  output full;
  output full_n;
  output prog_full;
  output [7:0]wr_data_count;
  output overflow;
  output wr_rst_busy;
  output almost_full;
  output wr_ack;
  input rd_clk;
  input rd_en;
  output [145:0]dout;
  output empty;
  output prog_empty;
  output [3:0]rd_data_count;
  output underflow;
  output rd_rst_busy;
  output almost_empty;
  output data_valid;
  input injectsbiterr;
  input injectdbiterr;
  output sbiterr;
  output dbiterr;

  wire \<const0> ;
  wire clr_full;
  wire [1:0]curr_fwft_state;
  wire data_valid_fwft1;
  wire [145:0]din;
  wire [145:0]dout;
  wire empty;
  wire full;
  wire \gen_fwft.ram_regout_en ;
  wire leaving_empty0;
  wire [1:0]next_fwft_state__0;
  wire ram_empty_i;
  wire ram_empty_i0;
  wire ram_wr_en_pf;
  wire rd_en;
  wire [6:0]rd_pntr_ext;
  wire rdp_inst_n_8;
  wire rdp_inst_n_9;
  wire rdpp1_inst_n_0;
  wire rdpp1_inst_n_1;
  wire rdpp1_inst_n_2;
  wire rdpp1_inst_n_3;
  wire rdpp1_inst_n_4;
  wire rdpp1_inst_n_5;
  wire rdpp1_inst_n_6;
  wire rst;
  wire rst_d1;
  wire sleep;
  wire wr_clk;
  wire wr_en;
  wire [6:0]wr_pntr_ext;
  wire wrpp1_inst_n_0;
  wire wrpp1_inst_n_1;
  wire wrpp1_inst_n_2;
  wire wrpp1_inst_n_3;
  wire wrpp1_inst_n_4;
  wire wrpp1_inst_n_5;
  wire wrpp1_inst_n_6;
  wire xpm_fifo_rst_inst_n_1;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_dbiterra_UNCONNECTED ;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_dbiterrb_UNCONNECTED ;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_sbiterra_UNCONNECTED ;
  wire \NLW_gen_sdpram.xpm_memory_base_inst_sbiterrb_UNCONNECTED ;
  wire [145:0]\NLW_gen_sdpram.xpm_memory_base_inst_douta_UNCONNECTED ;

  assign almost_empty = \<const0> ;
  assign almost_full = \<const0> ;
  assign data_valid = \<const0> ;
  assign dbiterr = \<const0> ;
  assign full_n = \<const0> ;
  assign overflow = \<const0> ;
  assign prog_empty = \<const0> ;
  assign prog_full = \<const0> ;
  assign rd_data_count[3] = \<const0> ;
  assign rd_data_count[2] = \<const0> ;
  assign rd_data_count[1] = \<const0> ;
  assign rd_data_count[0] = \<const0> ;
  assign rd_rst_busy = \<const0> ;
  assign sbiterr = \<const0> ;
  assign underflow = \<const0> ;
  assign wr_ack = \<const0> ;
  assign wr_data_count[7] = \<const0> ;
  assign wr_data_count[6] = \<const0> ;
  assign wr_data_count[5] = \<const0> ;
  assign wr_data_count[4] = \<const0> ;
  assign wr_data_count[3] = \<const0> ;
  assign wr_data_count[2] = \<const0> ;
  assign wr_data_count[1] = \<const0> ;
  assign wr_data_count[0] = \<const0> ;
  assign wr_rst_busy = \<const0> ;
  (* SOFT_HLUTNM = "soft_lutpair225" *) 
  LUT4 #(
    .INIT(16'h6A85)) 
    \FSM_sequential_gen_fwft.curr_fwft_state[0]_i_1 
       (.I0(curr_fwft_state[0]),
        .I1(rd_en),
        .I2(curr_fwft_state[1]),
        .I3(ram_empty_i),
        .O(next_fwft_state__0[0]));
  (* SOFT_HLUTNM = "soft_lutpair225" *) 
  LUT3 #(
    .INIT(8'h7C)) 
    \FSM_sequential_gen_fwft.curr_fwft_state[1]_i_1 
       (.I0(rd_en),
        .I1(curr_fwft_state[1]),
        .I2(curr_fwft_state[0]),
        .O(next_fwft_state__0[1]));
  (* FSM_ENCODED_STATES = "invalid:00,stage1_valid:01,both_stages_valid:10,stage2_valid:11" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_gen_fwft.curr_fwft_state_reg[0] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(next_fwft_state__0[0]),
        .Q(curr_fwft_state[0]),
        .R(xpm_fifo_rst_inst_n_1));
  (* FSM_ENCODED_STATES = "invalid:00,stage1_valid:01,both_stages_valid:10,stage2_valid:11" *) 
  FDRE #(
    .INIT(1'b0)) 
    \FSM_sequential_gen_fwft.curr_fwft_state_reg[1] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(next_fwft_state__0[1]),
        .Q(curr_fwft_state[1]),
        .R(xpm_fifo_rst_inst_n_1));
  GND GND
       (.G(\<const0> ));
  (* SOFT_HLUTNM = "soft_lutpair224" *) 
  LUT4 #(
    .INIT(16'hF380)) 
    \gen_fwft.empty_fwft_i_i_1 
       (.I0(rd_en),
        .I1(curr_fwft_state[0]),
        .I2(curr_fwft_state[1]),
        .I3(empty),
        .O(data_valid_fwft1));
  FDSE #(
    .INIT(1'b1)) 
    \gen_fwft.empty_fwft_i_reg 
       (.C(wr_clk),
        .CE(1'b1),
        .D(data_valid_fwft1),
        .Q(empty),
        .S(xpm_fifo_rst_inst_n_1));
  FDSE #(
    .INIT(1'b1)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg 
       (.C(wr_clk),
        .CE(1'b1),
        .D(rdp_inst_n_8),
        .Q(full),
        .S(xpm_fifo_rst_inst_n_1));
  FDSE #(
    .INIT(1'b1)) 
    \gen_pntr_flags_cc.ram_empty_i_reg 
       (.C(wr_clk),
        .CE(1'b1),
        .D(ram_empty_i0),
        .Q(ram_empty_i),
        .S(xpm_fifo_rst_inst_n_1));
  (* ADDR_WIDTH_A = "7" *) 
  (* ADDR_WIDTH_B = "7" *) 
  (* AUTO_SLEEP_TIME = "0" *) 
  (* BYTE_WRITE_WIDTH_A = "146" *) 
  (* BYTE_WRITE_WIDTH_B = "146" *) 
  (* CASCADE_HEIGHT = "0" *) 
  (* CLOCKING_MODE = "0" *) 
  (* ECC_BIT_RANGE = "[7:0]" *) 
  (* ECC_MODE = "0" *) 
  (* ECC_TYPE = "NONE" *) 
  (* IGNORE_INIT_SYNTH = "0" *) 
  (* KEEP_HIERARCHY = "soft" *) 
  (* MAX_NUM_CHAR = "0" *) 
  (* \MEM.ADDRESS_SPACE  *) 
  (* \MEM.ADDRESS_SPACE_BEGIN  = "0" *) 
  (* \MEM.ADDRESS_SPACE_DATA_LSB  = "0" *) 
  (* \MEM.ADDRESS_SPACE_DATA_MSB  = "145" *) 
  (* \MEM.ADDRESS_SPACE_END  = "511" *) 
  (* \MEM.CORE_MEMORY_WIDTH  = "146" *) 
  (* MEMORY_INIT_FILE = "none" *) 
  (* MEMORY_INIT_PARAM = "" *) 
  (* MEMORY_OPTIMIZATION = "true" *) 
  (* MEMORY_PRIMITIVE = "2" *) 
  (* MEMORY_SIZE = "18688" *) 
  (* MEMORY_TYPE = "1" *) 
  (* MESSAGE_CONTROL = "0" *) 
  (* NUM_CHAR_LOC = "0" *) 
  (* P_ECC_MODE = "no_ecc" *) 
  (* P_ENABLE_BYTE_WRITE_A = "0" *) 
  (* P_ENABLE_BYTE_WRITE_B = "0" *) 
  (* P_MAX_DEPTH_DATA = "128" *) 
  (* P_MEMORY_OPT = "yes" *) 
  (* P_MEMORY_PRIMITIVE = "block" *) 
  (* P_MIN_WIDTH_DATA = "146" *) 
  (* P_MIN_WIDTH_DATA_A = "146" *) 
  (* P_MIN_WIDTH_DATA_B = "146" *) 
  (* P_MIN_WIDTH_DATA_ECC = "146" *) 
  (* P_MIN_WIDTH_DATA_LDW = "4" *) 
  (* P_MIN_WIDTH_DATA_SHFT = "146" *) 
  (* P_NUM_COLS_WRITE_A = "1" *) 
  (* P_NUM_COLS_WRITE_B = "1" *) 
  (* P_NUM_ROWS_READ_A = "1" *) 
  (* P_NUM_ROWS_READ_B = "1" *) 
  (* P_NUM_ROWS_WRITE_A = "1" *) 
  (* P_NUM_ROWS_WRITE_B = "1" *) 
  (* P_SDP_WRITE_MODE = "no" *) 
  (* P_WIDTH_ADDR_LSB_READ_A = "0" *) 
  (* P_WIDTH_ADDR_LSB_READ_B = "0" *) 
  (* P_WIDTH_ADDR_LSB_WRITE_A = "0" *) 
  (* P_WIDTH_ADDR_LSB_WRITE_B = "0" *) 
  (* P_WIDTH_ADDR_READ_A = "7" *) 
  (* P_WIDTH_ADDR_READ_B = "7" *) 
  (* P_WIDTH_ADDR_WRITE_A = "7" *) 
  (* P_WIDTH_ADDR_WRITE_B = "7" *) 
  (* P_WIDTH_COL_WRITE_A = "146" *) 
  (* P_WIDTH_COL_WRITE_B = "146" *) 
  (* RAM_DECOMP = "auto" *) 
  (* READ_DATA_WIDTH_A = "146" *) 
  (* READ_DATA_WIDTH_B = "146" *) 
  (* READ_LATENCY_A = "2" *) 
  (* READ_LATENCY_B = "2" *) 
  (* READ_RESET_VALUE_A = "0" *) 
  (* READ_RESET_VALUE_B = "0" *) 
  (* RST_MODE_A = "SYNC" *) 
  (* RST_MODE_B = "SYNC" *) 
  (* SIM_ASSERT_CHK = "0" *) 
  (* USE_EMBEDDED_CONSTRAINT = "0" *) 
  (* USE_MEM_INIT = "0" *) 
  (* USE_MEM_INIT_MMI = "0" *) 
  (* VERSION = "0" *) 
  (* WAKEUP_TIME = "0" *) 
  (* WRITE_DATA_WIDTH_A = "146" *) 
  (* WRITE_DATA_WIDTH_B = "146" *) 
  (* WRITE_MODE_A = "2" *) 
  (* WRITE_MODE_B = "2" *) 
  (* WRITE_PROTECT = "1" *) 
  (* XPM_MODULE = "TRUE" *) 
  (* rsta_loop_iter = "148" *) 
  (* rstb_loop_iter = "148" *) 
  design_1_axi_dma_0_0_xpm_memory_base__parameterized2 \gen_sdpram.xpm_memory_base_inst 
       (.addra(wr_pntr_ext),
        .addrb(rd_pntr_ext),
        .clka(wr_clk),
        .clkb(1'b0),
        .dbiterra(\NLW_gen_sdpram.xpm_memory_base_inst_dbiterra_UNCONNECTED ),
        .dbiterrb(\NLW_gen_sdpram.xpm_memory_base_inst_dbiterrb_UNCONNECTED ),
        .dina(din),
        .dinb({1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0,1'b0}),
        .douta(\NLW_gen_sdpram.xpm_memory_base_inst_douta_UNCONNECTED [145:0]),
        .doutb(dout),
        .ena(1'b0),
        .enb(rdp_inst_n_9),
        .injectdbiterra(1'b0),
        .injectdbiterrb(1'b0),
        .injectsbiterra(1'b0),
        .injectsbiterrb(1'b0),
        .regcea(1'b0),
        .regceb(\gen_fwft.ram_regout_en ),
        .rsta(1'b0),
        .rstb(xpm_fifo_rst_inst_n_1),
        .sbiterra(\NLW_gen_sdpram.xpm_memory_base_inst_sbiterra_UNCONNECTED ),
        .sbiterrb(\NLW_gen_sdpram.xpm_memory_base_inst_sbiterrb_UNCONNECTED ),
        .sleep(sleep),
        .wea(ram_wr_en_pf),
        .web(1'b0));
  (* SOFT_HLUTNM = "soft_lutpair224" *) 
  LUT3 #(
    .INIT(8'h62)) 
    \gen_sdpram.xpm_memory_base_inst_i_3 
       (.I0(curr_fwft_state[0]),
        .I1(curr_fwft_state[1]),
        .I2(rd_en),
        .O(\gen_fwft.ram_regout_en ));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized2 rdp_inst
       (.E(ram_wr_en_pf),
        .Q(rd_pntr_ext),
        .clr_full(clr_full),
        .\count_value_i_reg[0]_0 (curr_fwft_state),
        .\count_value_i_reg[0]_1 (xpm_fifo_rst_inst_n_1),
        .enb(rdp_inst_n_9),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg (rdp_inst_n_8),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_0 (wr_pntr_ext),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_1 ({wrpp1_inst_n_0,wrpp1_inst_n_1,wrpp1_inst_n_2,wrpp1_inst_n_3,wrpp1_inst_n_4,wrpp1_inst_n_5,wrpp1_inst_n_6}),
        .\gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_reg_2 (full),
        .leaving_empty0(leaving_empty0),
        .ram_empty_i(ram_empty_i),
        .rd_en(rd_en),
        .wr_clk(wr_clk));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized3 rdpp1_inst
       (.E(rdp_inst_n_9),
        .Q({rdpp1_inst_n_0,rdpp1_inst_n_1,rdpp1_inst_n_2,rdpp1_inst_n_3,rdpp1_inst_n_4,rdpp1_inst_n_5,rdpp1_inst_n_6}),
        .\count_value_i_reg[0]_0 (xpm_fifo_rst_inst_n_1),
        .\count_value_i_reg[1]_0 (curr_fwft_state),
        .ram_empty_i(ram_empty_i),
        .rd_en(rd_en),
        .wr_clk(wr_clk));
  design_1_axi_dma_0_0_xpm_fifo_reg_bit_14 rst_d1_inst
       (.Q(xpm_fifo_rst_inst_n_1),
        .clr_full(clr_full),
        .rst(rst),
        .rst_d1(rst_d1),
        .wr_clk(wr_clk));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized2_15 wrp_inst
       (.E(ram_wr_en_pf),
        .Q(wr_pntr_ext),
        .\count_value_i_reg[5]_0 (full),
        .\count_value_i_reg[6]_0 (xpm_fifo_rst_inst_n_1),
        .enb(rdp_inst_n_9),
        .\gen_pntr_flags_cc.ram_empty_i_reg ({rdpp1_inst_n_0,rdpp1_inst_n_1,rdpp1_inst_n_2,rdpp1_inst_n_3,rdpp1_inst_n_4,rdpp1_inst_n_5,rdpp1_inst_n_6}),
        .leaving_empty0(leaving_empty0),
        .ram_empty_i(ram_empty_i),
        .ram_empty_i0(ram_empty_i0),
        .rst_d1(rst_d1),
        .wr_clk(wr_clk),
        .wr_en(wr_en));
  design_1_axi_dma_0_0_xpm_counter_updn__parameterized3_16 wrpp1_inst
       (.E(ram_wr_en_pf),
        .Q({wrpp1_inst_n_0,wrpp1_inst_n_1,wrpp1_inst_n_2,wrpp1_inst_n_3,wrpp1_inst_n_4,wrpp1_inst_n_5,wrpp1_inst_n_6}),
        .\count_value_i_reg[0]_0 (xpm_fifo_rst_inst_n_1),
        .\count_value_i_reg[5]_0 (full),
        .rst_d1(rst_d1),
        .wr_clk(wr_clk),
        .wr_en(wr_en));
  design_1_axi_dma_0_0_xpm_fifo_rst_17 xpm_fifo_rst_inst
       (.E(ram_wr_en_pf),
        .Q(xpm_fifo_rst_inst_n_1),
        .\count_value_i_reg[6] (full),
        .rst(rst),
        .rst_d1(rst_d1),
        .wr_clk(wr_clk),
        .wr_en(wr_en));
endmodule

module design_1_axi_dma_0_0_xpm_fifo_reg_bit
   (rst_d1,
    clr_full,
    Q,
    rd_clk,
    rst);
  output rst_d1;
  output clr_full;
  input [0:0]Q;
  input rd_clk;
  input rst;

  wire [0:0]Q;
  wire clr_full;
  wire rd_clk;
  wire rst;
  wire rst_d1;

  FDRE #(
    .INIT(1'b0)) 
    d_out_int_reg
       (.C(rd_clk),
        .CE(1'b1),
        .D(Q),
        .Q(rst_d1),
        .R(1'b0));
  LUT3 #(
    .INIT(8'h04)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_4 
       (.I0(rst),
        .I1(rst_d1),
        .I2(Q),
        .O(clr_full));
endmodule

(* ORIG_REF_NAME = "xpm_fifo_reg_bit" *) 
module design_1_axi_dma_0_0_xpm_fifo_reg_bit_10
   (rst_d1,
    clr_full,
    Q,
    wr_clk,
    rst);
  output rst_d1;
  output clr_full;
  input [0:0]Q;
  input wr_clk;
  input rst;

  wire [0:0]Q;
  wire clr_full;
  wire rst;
  wire rst_d1;
  wire wr_clk;

  FDRE #(
    .INIT(1'b0)) 
    d_out_int_reg
       (.C(wr_clk),
        .CE(1'b1),
        .D(Q),
        .Q(rst_d1),
        .R(1'b0));
  LUT3 #(
    .INIT(8'h04)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_4 
       (.I0(rst),
        .I1(rst_d1),
        .I2(Q),
        .O(clr_full));
endmodule

(* ORIG_REF_NAME = "xpm_fifo_reg_bit" *) 
module design_1_axi_dma_0_0_xpm_fifo_reg_bit_14
   (rst_d1,
    clr_full,
    Q,
    wr_clk,
    rst);
  output rst_d1;
  output clr_full;
  input [0:0]Q;
  input wr_clk;
  input rst;

  wire [0:0]Q;
  wire clr_full;
  wire rst;
  wire rst_d1;
  wire wr_clk;

  FDRE #(
    .INIT(1'b0)) 
    d_out_int_reg
       (.C(wr_clk),
        .CE(1'b1),
        .D(Q),
        .Q(rst_d1),
        .R(1'b0));
  LUT3 #(
    .INIT(8'h04)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_4 
       (.I0(rst),
        .I1(rst_d1),
        .I2(Q),
        .O(clr_full));
endmodule

(* ORIG_REF_NAME = "xpm_fifo_reg_bit" *) 
module design_1_axi_dma_0_0_xpm_fifo_reg_bit_30
   (rst_d1,
    clr_full,
    Q,
    wr_clk,
    rst);
  output rst_d1;
  output clr_full;
  input [0:0]Q;
  input wr_clk;
  input rst;

  wire [0:0]Q;
  wire clr_full;
  wire rst;
  wire rst_d1;
  wire wr_clk;

  FDRE #(
    .INIT(1'b0)) 
    d_out_int_reg
       (.C(wr_clk),
        .CE(1'b1),
        .D(Q),
        .Q(rst_d1),
        .R(1'b0));
  LUT3 #(
    .INIT(8'h04)) 
    \gen_pntr_flags_cc.gen_full_rst_val.ram_full_i_i_4 
       (.I0(rst),
        .I1(rst_d1),
        .I2(Q),
        .O(clr_full));
endmodule

module design_1_axi_dma_0_0_xpm_fifo_rst
   (E,
    Q,
    rst,
    wr_en,
    full,
    rst_d1,
    rd_clk);
  output [0:0]E;
  output [0:0]Q;
  input rst;
  input wr_en;
  input full;
  input rst_d1;
  input rd_clk;

  wire [0:0]E;
  wire [0:0]Q;
  wire full;
  wire [1:0]\gen_rst_cc.fifo_wr_rst_cc ;
  wire p_0_in;
  wire \power_on_rst_reg_n_0_[0] ;
  wire rd_clk;
  wire rst;
  wire rst_d1;
  wire rst_i;
  wire wr_en;

  LUT2 #(
    .INIT(4'hE)) 
    \gen_rst_cc.fifo_wr_rst_cc[2]_i_1 
       (.I0(p_0_in),
        .I1(rst),
        .O(rst_i));
  FDSE #(
    .INIT(1'b0)) 
    \gen_rst_cc.fifo_wr_rst_cc_reg[0] 
       (.C(rd_clk),
        .CE(1'b1),
        .D(1'b0),
        .Q(\gen_rst_cc.fifo_wr_rst_cc [0]),
        .S(rst_i));
  FDSE #(
    .INIT(1'b0)) 
    \gen_rst_cc.fifo_wr_rst_cc_reg[1] 
       (.C(rd_clk),
        .CE(1'b1),
        .D(\gen_rst_cc.fifo_wr_rst_cc [0]),
        .Q(\gen_rst_cc.fifo_wr_rst_cc [1]),
        .S(rst_i));
  FDSE #(
    .INIT(1'b0)) 
    \gen_rst_cc.fifo_wr_rst_cc_reg[2] 
       (.C(rd_clk),
        .CE(1'b1),
        .D(\gen_rst_cc.fifo_wr_rst_cc [1]),
        .Q(Q),
        .S(rst_i));
  LUT4 #(
    .INIT(16'h0002)) 
    \gen_sdpram.xpm_memory_base_inst_i_1 
       (.I0(wr_en),
        .I1(full),
        .I2(Q),
        .I3(rst_d1),
        .O(E));
  FDRE #(
    .INIT(1'b1)) 
    \power_on_rst_reg[0] 
       (.C(rd_clk),
        .CE(1'b1),
        .D(1'b0),
        .Q(\power_on_rst_reg_n_0_[0] ),
        .R(1'b0));
  FDRE #(
    .INIT(1'b1)) 
    \power_on_rst_reg[1] 
       (.C(rd_clk),
        .CE(1'b1),
        .D(\power_on_rst_reg_n_0_[0] ),
        .Q(p_0_in),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "xpm_fifo_rst" *) 
module design_1_axi_dma_0_0_xpm_fifo_rst_13
   (E,
    Q,
    SR,
    rst,
    wr_en,
    full,
    rst_d1,
    ram_empty_i,
    \count_value_i_reg[1] ,
    wr_clk);
  output [0:0]E;
  output [0:0]Q;
  output [0:0]SR;
  input rst;
  input wr_en;
  input full;
  input rst_d1;
  input ram_empty_i;
  input [1:0]\count_value_i_reg[1] ;
  input wr_clk;

  wire [0:0]E;
  wire [0:0]Q;
  wire [0:0]SR;
  wire [1:0]\count_value_i_reg[1] ;
  wire full;
  wire [1:0]\gen_rst_cc.fifo_wr_rst_cc ;
  wire p_0_in;
  wire \power_on_rst_reg_n_0_[0] ;
  wire ram_empty_i;
  wire rst;
  wire rst_d1;
  wire rst_i;
  wire wr_clk;
  wire wr_en;

  LUT4 #(
    .INIT(16'hAAAE)) 
    \count_value_i[1]_i_1__3 
       (.I0(Q),
        .I1(ram_empty_i),
        .I2(\count_value_i_reg[1] [1]),
        .I3(\count_value_i_reg[1] [0]),
        .O(SR));
  LUT2 #(
    .INIT(4'hE)) 
    \gen_rst_cc.fifo_wr_rst_cc[2]_i_1 
       (.I0(p_0_in),
        .I1(rst),
        .O(rst_i));
  FDSE #(
    .INIT(1'b0)) 
    \gen_rst_cc.fifo_wr_rst_cc_reg[0] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(1'b0),
        .Q(\gen_rst_cc.fifo_wr_rst_cc [0]),
        .S(rst_i));
  FDSE #(
    .INIT(1'b0)) 
    \gen_rst_cc.fifo_wr_rst_cc_reg[1] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\gen_rst_cc.fifo_wr_rst_cc [0]),
        .Q(\gen_rst_cc.fifo_wr_rst_cc [1]),
        .S(rst_i));
  FDSE #(
    .INIT(1'b0)) 
    \gen_rst_cc.fifo_wr_rst_cc_reg[2] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\gen_rst_cc.fifo_wr_rst_cc [1]),
        .Q(Q),
        .S(rst_i));
  LUT4 #(
    .INIT(16'h0002)) 
    \gen_sdpram.xpm_memory_base_inst_i_1 
       (.I0(wr_en),
        .I1(full),
        .I2(Q),
        .I3(rst_d1),
        .O(E));
  FDRE #(
    .INIT(1'b1)) 
    \power_on_rst_reg[0] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(1'b0),
        .Q(\power_on_rst_reg_n_0_[0] ),
        .R(1'b0));
  FDRE #(
    .INIT(1'b1)) 
    \power_on_rst_reg[1] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\power_on_rst_reg_n_0_[0] ),
        .Q(p_0_in),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "xpm_fifo_rst" *) 
module design_1_axi_dma_0_0_xpm_fifo_rst_17
   (E,
    Q,
    rst,
    wr_en,
    \count_value_i_reg[6] ,
    rst_d1,
    wr_clk);
  output [0:0]E;
  output [0:0]Q;
  input rst;
  input wr_en;
  input \count_value_i_reg[6] ;
  input rst_d1;
  input wr_clk;

  wire [0:0]E;
  wire [0:0]Q;
  wire \count_value_i_reg[6] ;
  wire [1:0]\gen_rst_cc.fifo_wr_rst_cc ;
  wire p_0_in;
  wire \power_on_rst_reg_n_0_[0] ;
  wire rst;
  wire rst_d1;
  wire rst_i;
  wire wr_clk;
  wire wr_en;

  LUT2 #(
    .INIT(4'hE)) 
    \gen_rst_cc.fifo_wr_rst_cc[2]_i_1 
       (.I0(p_0_in),
        .I1(rst),
        .O(rst_i));
  FDSE #(
    .INIT(1'b0)) 
    \gen_rst_cc.fifo_wr_rst_cc_reg[0] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(1'b0),
        .Q(\gen_rst_cc.fifo_wr_rst_cc [0]),
        .S(rst_i));
  FDSE #(
    .INIT(1'b0)) 
    \gen_rst_cc.fifo_wr_rst_cc_reg[1] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\gen_rst_cc.fifo_wr_rst_cc [0]),
        .Q(\gen_rst_cc.fifo_wr_rst_cc [1]),
        .S(rst_i));
  FDSE #(
    .INIT(1'b0)) 
    \gen_rst_cc.fifo_wr_rst_cc_reg[2] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\gen_rst_cc.fifo_wr_rst_cc [1]),
        .Q(Q),
        .S(rst_i));
  LUT4 #(
    .INIT(16'h0002)) 
    \gen_sdpram.xpm_memory_base_inst_i_1 
       (.I0(wr_en),
        .I1(\count_value_i_reg[6] ),
        .I2(Q),
        .I3(rst_d1),
        .O(E));
  FDRE #(
    .INIT(1'b1)) 
    \power_on_rst_reg[0] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(1'b0),
        .Q(\power_on_rst_reg_n_0_[0] ),
        .R(1'b0));
  FDRE #(
    .INIT(1'b1)) 
    \power_on_rst_reg[1] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\power_on_rst_reg_n_0_[0] ),
        .Q(p_0_in),
        .R(1'b0));
endmodule

(* ORIG_REF_NAME = "xpm_fifo_rst" *) 
module design_1_axi_dma_0_0_xpm_fifo_rst_33
   (E,
    Q,
    SR,
    rst,
    wr_en,
    \count_value_i_reg[6] ,
    rst_d1,
    ram_empty_i,
    \count_value_i_reg[1] ,
    wr_clk);
  output [0:0]E;
  output [0:0]Q;
  output [0:0]SR;
  input rst;
  input wr_en;
  input \count_value_i_reg[6] ;
  input rst_d1;
  input ram_empty_i;
  input [1:0]\count_value_i_reg[1] ;
  input wr_clk;

  wire [0:0]E;
  wire [0:0]Q;
  wire [0:0]SR;
  wire [1:0]\count_value_i_reg[1] ;
  wire \count_value_i_reg[6] ;
  wire [1:0]\gen_rst_cc.fifo_wr_rst_cc ;
  wire p_0_in;
  wire \power_on_rst_reg_n_0_[0] ;
  wire ram_empty_i;
  wire rst;
  wire rst_d1;
  wire rst_i;
  wire wr_clk;
  wire wr_en;

  LUT4 #(
    .INIT(16'hAAAE)) 
    \count_value_i[1]_i_1__3 
       (.I0(Q),
        .I1(ram_empty_i),
        .I2(\count_value_i_reg[1] [1]),
        .I3(\count_value_i_reg[1] [0]),
        .O(SR));
  LUT2 #(
    .INIT(4'hE)) 
    \gen_rst_cc.fifo_wr_rst_cc[2]_i_1 
       (.I0(p_0_in),
        .I1(rst),
        .O(rst_i));
  FDSE #(
    .INIT(1'b0)) 
    \gen_rst_cc.fifo_wr_rst_cc_reg[0] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(1'b0),
        .Q(\gen_rst_cc.fifo_wr_rst_cc [0]),
        .S(rst_i));
  FDSE #(
    .INIT(1'b0)) 
    \gen_rst_cc.fifo_wr_rst_cc_reg[1] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\gen_rst_cc.fifo_wr_rst_cc [0]),
        .Q(\gen_rst_cc.fifo_wr_rst_cc [1]),
        .S(rst_i));
  FDSE #(
    .INIT(1'b0)) 
    \gen_rst_cc.fifo_wr_rst_cc_reg[2] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\gen_rst_cc.fifo_wr_rst_cc [1]),
        .Q(Q),
        .S(rst_i));
  LUT4 #(
    .INIT(16'h0002)) 
    \gen_sdpram.xpm_memory_base_inst_i_1 
       (.I0(wr_en),
        .I1(\count_value_i_reg[6] ),
        .I2(Q),
        .I3(rst_d1),
        .O(E));
  FDRE #(
    .INIT(1'b1)) 
    \power_on_rst_reg[0] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(1'b0),
        .Q(\power_on_rst_reg_n_0_[0] ),
        .R(1'b0));
  FDRE #(
    .INIT(1'b1)) 
    \power_on_rst_reg[1] 
       (.C(wr_clk),
        .CE(1'b1),
        .D(\power_on_rst_reg_n_0_[0] ),
        .Q(p_0_in),
        .R(1'b0));
endmodule

(* CASCADE_HEIGHT = "0" *) (* DOUT_RESET_VALUE = "0" *) (* ECC_MODE = "no_ecc" *) 
(* EN_ADV_FEATURE_SYNC = "16'b0001111100011111" *) (* FIFO_MEMORY_TYPE = "block" *) (* FIFO_READ_LATENCY = "0" *) 
(* FIFO_WRITE_DEPTH = "128" *) (* FULL_RESET_VALUE = "1" *) (* PROG_EMPTY_THRESH = "10" *) 
(* PROG_FULL_THRESH = "10" *) (* P_COMMON_CLOCK = "1" *) (* P_ECC_MODE = "0" *) 
(* P_FIFO_MEMORY_TYPE = "2" *) (* P_READ_MODE = "1" *) (* P_WAKEUP_TIME = "2" *) 
(* RD_DATA_COUNT_WIDTH = "4" *) (* READ_DATA_WIDTH = "147" *) (* READ_MODE = "fwft" *) 
(* SIM_ASSERT_CHK = "0" *) (* USE_ADV_FEATURES = "1F1F" *) (* WAKEUP_TIME = "0" *) 
(* WRITE_DATA_WIDTH = "147" *) (* WR_DATA_COUNT_WIDTH = "8" *) (* XPM_MODULE = "TRUE" *) 
(* keep_hierarchy = "soft" *) 
module design_1_axi_dma_0_0_xpm_fifo_sync
   (sleep,
    rst,
    wr_clk,
    wr_en,
    din,
    full,
    prog_full,
    wr_data_count,
    overflow,
    wr_rst_busy,
    almost_full,
    wr_ack,
    rd_en,
    dout,
    empty,
    prog_empty,
    rd_data_count,
    underflow,
    rd_rst_busy,
    almost_empty,
    data_valid,
    injectsbiterr,
    injectdbiterr,
    sbiterr,
    dbiterr);
  input sleep;
  input rst;
  input wr_clk;
  input wr_en;
  input [146:0]din;
  output full;
  output prog_full;
  output [7:0]wr_data_count;
  output overflow;
  output wr_rst_busy;
  output almost_full;
  output wr_ack;
  input rd_en;
  output [146:0]dout;
  output empty;
  output prog_empty;
  output [3:0]rd_data_count;
  output underflow;
  output rd_rst_busy;
  output almost_empty;
  output data_valid;
  input injectsbiterr;
  input injectdbiterr;
  output sbiterr;
  output dbiterr;

  wire \<const0> ;
  wire [146:0]din;
  wire [146:0]dout;
  wire empty;
  wire full;
  wire rd_en;
  wire rst;
  wire sleep;
  wire wr_clk;
  wire [7:4]\^wr_data_count ;
  wire wr_en;
  wire NLW_xpm_fifo_base_inst_almost_empty_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_almost_full_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_data_valid_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_dbiterr_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_full_n_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_overflow_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_prog_empty_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_prog_full_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_rd_rst_busy_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_sbiterr_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_underflow_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_wr_ack_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_wr_rst_busy_UNCONNECTED;
  wire [3:0]NLW_xpm_fifo_base_inst_rd_data_count_UNCONNECTED;
  wire [3:0]NLW_xpm_fifo_base_inst_wr_data_count_UNCONNECTED;

  assign almost_empty = \<const0> ;
  assign almost_full = \<const0> ;
  assign data_valid = \<const0> ;
  assign dbiterr = \<const0> ;
  assign overflow = \<const0> ;
  assign prog_empty = \<const0> ;
  assign prog_full = \<const0> ;
  assign rd_data_count[3] = \<const0> ;
  assign rd_data_count[2] = \<const0> ;
  assign rd_data_count[1] = \<const0> ;
  assign rd_data_count[0] = \<const0> ;
  assign rd_rst_busy = \<const0> ;
  assign sbiterr = \<const0> ;
  assign underflow = \<const0> ;
  assign wr_ack = \<const0> ;
  assign wr_data_count[7:4] = \^wr_data_count [7:4];
  assign wr_data_count[3] = \<const0> ;
  assign wr_data_count[2] = \<const0> ;
  assign wr_data_count[1] = \<const0> ;
  assign wr_data_count[0] = \<const0> ;
  assign wr_rst_busy = \<const0> ;
  GND GND
       (.G(\<const0> ));
  (* CASCADE_HEIGHT = "0" *) 
  (* CDC_DEST_SYNC_FF = "2" *) 
  (* COMMON_CLOCK = "1" *) 
  (* DOUT_RESET_VALUE = "0" *) 
  (* ECC_MODE = "0" *) 
  (* ENABLE_ECC = "0" *) 
  (* EN_ADV_FEATURE = "16'b0001111100011111" *) 
  (* EN_AE = "1'b1" *) 
  (* EN_AF = "1'b1" *) 
  (* EN_DVLD = "1'b1" *) 
  (* EN_OF = "1'b1" *) 
  (* EN_PE = "1'b1" *) 
  (* EN_PF = "1'b1" *) 
  (* EN_RDC = "1'b1" *) 
  (* EN_UF = "1'b1" *) 
  (* EN_WACK = "1'b1" *) 
  (* EN_WDC = "1'b1" *) 
  (* FG_EQ_ASYM_DOUT = "1'b0" *) 
  (* FIFO_MEMORY_TYPE = "2" *) 
  (* FIFO_MEM_TYPE = "2" *) 
  (* FIFO_READ_DEPTH = "128" *) 
  (* FIFO_READ_LATENCY = "0" *) 
  (* FIFO_SIZE = "18816" *) 
  (* FIFO_WRITE_DEPTH = "128" *) 
  (* FULL_RESET_VALUE = "1" *) 
  (* FULL_RST_VAL = "1'b1" *) 
  (* KEEP_HIERARCHY = "soft" *) 
  (* PE_THRESH_ADJ = "8" *) 
  (* PE_THRESH_MAX = "123" *) 
  (* PE_THRESH_MIN = "5" *) 
  (* PF_THRESH_ADJ = "8" *) 
  (* PF_THRESH_MAX = "123" *) 
  (* PF_THRESH_MIN = "5" *) 
  (* PROG_EMPTY_THRESH = "10" *) 
  (* PROG_FULL_THRESH = "10" *) 
  (* RD_DATA_COUNT_WIDTH = "4" *) 
  (* RD_DC_WIDTH_EXT = "8" *) 
  (* RD_LATENCY = "2" *) 
  (* RD_MODE = "1" *) 
  (* RD_PNTR_WIDTH = "7" *) 
  (* READ_DATA_WIDTH = "147" *) 
  (* READ_MODE = "1" *) 
  (* READ_MODE_LL = "1" *) 
  (* RELATED_CLOCKS = "0" *) 
  (* REMOVE_WR_RD_PROT_LOGIC = "0" *) 
  (* SIM_ASSERT_CHK = "0" *) 
  (* USE_ADV_FEATURES = "1F1F" *) 
  (* VERSION = "0" *) 
  (* WAKEUP_TIME = "0" *) 
  (* WIDTH_RATIO = "1" *) 
  (* WRITE_DATA_WIDTH = "147" *) 
  (* WR_DATA_COUNT_WIDTH = "8" *) 
  (* WR_DC_WIDTH_EXT = "8" *) 
  (* WR_DEPTH_LOG = "7" *) 
  (* WR_PNTR_WIDTH = "7" *) 
  (* WR_RD_RATIO = "0" *) 
  (* WR_WIDTH_LOG = "8" *) 
  (* XPM_MODULE = "TRUE" *) 
  (* both_stages_valid = "3" *) 
  (* invalid = "0" *) 
  (* stage1_valid = "2" *) 
  (* stage2_valid = "1" *) 
  design_1_axi_dma_0_0_xpm_fifo_base xpm_fifo_base_inst
       (.almost_empty(NLW_xpm_fifo_base_inst_almost_empty_UNCONNECTED),
        .almost_full(NLW_xpm_fifo_base_inst_almost_full_UNCONNECTED),
        .data_valid(NLW_xpm_fifo_base_inst_data_valid_UNCONNECTED),
        .dbiterr(NLW_xpm_fifo_base_inst_dbiterr_UNCONNECTED),
        .din(din),
        .dout(dout),
        .empty(empty),
        .full(full),
        .full_n(NLW_xpm_fifo_base_inst_full_n_UNCONNECTED),
        .injectdbiterr(1'b0),
        .injectsbiterr(1'b0),
        .overflow(NLW_xpm_fifo_base_inst_overflow_UNCONNECTED),
        .prog_empty(NLW_xpm_fifo_base_inst_prog_empty_UNCONNECTED),
        .prog_full(NLW_xpm_fifo_base_inst_prog_full_UNCONNECTED),
        .rd_clk(1'b0),
        .rd_data_count(NLW_xpm_fifo_base_inst_rd_data_count_UNCONNECTED[3:0]),
        .rd_en(rd_en),
        .rd_rst_busy(NLW_xpm_fifo_base_inst_rd_rst_busy_UNCONNECTED),
        .rst(rst),
        .sbiterr(NLW_xpm_fifo_base_inst_sbiterr_UNCONNECTED),
        .sleep(sleep),
        .underflow(NLW_xpm_fifo_base_inst_underflow_UNCONNECTED),
        .wr_ack(NLW_xpm_fifo_base_inst_wr_ack_UNCONNECTED),
        .wr_clk(wr_clk),
        .wr_data_count({\^wr_data_count ,NLW_xpm_fifo_base_inst_wr_data_count_UNCONNECTED[3:0]}),
        .wr_en(wr_en),
        .wr_rst_busy(NLW_xpm_fifo_base_inst_wr_rst_busy_UNCONNECTED));
endmodule

(* CASCADE_HEIGHT = "0" *) (* DOUT_RESET_VALUE = "0" *) (* ECC_MODE = "no_ecc" *) 
(* EN_ADV_FEATURE_SYNC = "16'b0001111100011111" *) (* FIFO_MEMORY_TYPE = "auto" *) (* FIFO_READ_LATENCY = "0" *) 
(* FIFO_WRITE_DEPTH = "16" *) (* FULL_RESET_VALUE = "1" *) (* ORIG_REF_NAME = "xpm_fifo_sync" *) 
(* PROG_EMPTY_THRESH = "10" *) (* PROG_FULL_THRESH = "10" *) (* P_COMMON_CLOCK = "1" *) 
(* P_ECC_MODE = "0" *) (* P_FIFO_MEMORY_TYPE = "0" *) (* P_READ_MODE = "1" *) 
(* P_WAKEUP_TIME = "2" *) (* RD_DATA_COUNT_WIDTH = "4" *) (* READ_DATA_WIDTH = "23" *) 
(* READ_MODE = "fwft" *) (* SIM_ASSERT_CHK = "0" *) (* USE_ADV_FEATURES = "1F1F" *) 
(* WAKEUP_TIME = "0" *) (* WRITE_DATA_WIDTH = "23" *) (* WR_DATA_COUNT_WIDTH = "5" *) 
(* XPM_MODULE = "TRUE" *) (* keep_hierarchy = "soft" *) 
module design_1_axi_dma_0_0_xpm_fifo_sync__parameterized1
   (sleep,
    rst,
    wr_clk,
    wr_en,
    din,
    full,
    prog_full,
    wr_data_count,
    overflow,
    wr_rst_busy,
    almost_full,
    wr_ack,
    rd_en,
    dout,
    empty,
    prog_empty,
    rd_data_count,
    underflow,
    rd_rst_busy,
    almost_empty,
    data_valid,
    injectsbiterr,
    injectdbiterr,
    sbiterr,
    dbiterr);
  input sleep;
  input rst;
  input wr_clk;
  input wr_en;
  input [22:0]din;
  output full;
  output prog_full;
  output [4:0]wr_data_count;
  output overflow;
  output wr_rst_busy;
  output almost_full;
  output wr_ack;
  input rd_en;
  output [22:0]dout;
  output empty;
  output prog_empty;
  output [3:0]rd_data_count;
  output underflow;
  output rd_rst_busy;
  output almost_empty;
  output data_valid;
  input injectsbiterr;
  input injectdbiterr;
  output sbiterr;
  output dbiterr;

  wire \<const0> ;
  wire [22:0]din;
  wire [22:0]dout;
  wire empty;
  wire full;
  wire rd_en;
  wire rst;
  wire sleep;
  wire wr_clk;
  wire wr_en;
  wire NLW_xpm_fifo_base_inst_almost_empty_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_almost_full_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_data_valid_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_dbiterr_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_full_n_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_overflow_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_prog_empty_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_prog_full_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_rd_rst_busy_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_sbiterr_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_underflow_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_wr_ack_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_wr_rst_busy_UNCONNECTED;
  wire [3:0]NLW_xpm_fifo_base_inst_rd_data_count_UNCONNECTED;
  wire [4:0]NLW_xpm_fifo_base_inst_wr_data_count_UNCONNECTED;

  assign almost_empty = \<const0> ;
  assign almost_full = \<const0> ;
  assign data_valid = \<const0> ;
  assign dbiterr = \<const0> ;
  assign overflow = \<const0> ;
  assign prog_empty = \<const0> ;
  assign prog_full = \<const0> ;
  assign rd_data_count[3] = \<const0> ;
  assign rd_data_count[2] = \<const0> ;
  assign rd_data_count[1] = \<const0> ;
  assign rd_data_count[0] = \<const0> ;
  assign rd_rst_busy = \<const0> ;
  assign sbiterr = \<const0> ;
  assign underflow = \<const0> ;
  assign wr_ack = \<const0> ;
  assign wr_data_count[4] = \<const0> ;
  assign wr_data_count[3] = \<const0> ;
  assign wr_data_count[2] = \<const0> ;
  assign wr_data_count[1] = \<const0> ;
  assign wr_data_count[0] = \<const0> ;
  assign wr_rst_busy = \<const0> ;
  GND GND
       (.G(\<const0> ));
  (* CASCADE_HEIGHT = "0" *) 
  (* CDC_DEST_SYNC_FF = "2" *) 
  (* COMMON_CLOCK = "1" *) 
  (* DOUT_RESET_VALUE = "0" *) 
  (* ECC_MODE = "0" *) 
  (* ENABLE_ECC = "0" *) 
  (* EN_ADV_FEATURE = "16'b0001111100011111" *) 
  (* EN_AE = "1'b1" *) 
  (* EN_AF = "1'b1" *) 
  (* EN_DVLD = "1'b1" *) 
  (* EN_OF = "1'b1" *) 
  (* EN_PE = "1'b1" *) 
  (* EN_PF = "1'b1" *) 
  (* EN_RDC = "1'b1" *) 
  (* EN_UF = "1'b1" *) 
  (* EN_WACK = "1'b1" *) 
  (* EN_WDC = "1'b1" *) 
  (* FG_EQ_ASYM_DOUT = "1'b0" *) 
  (* FIFO_MEMORY_TYPE = "0" *) 
  (* FIFO_MEM_TYPE = "0" *) 
  (* FIFO_READ_DEPTH = "16" *) 
  (* FIFO_READ_LATENCY = "0" *) 
  (* FIFO_SIZE = "368" *) 
  (* FIFO_WRITE_DEPTH = "16" *) 
  (* FULL_RESET_VALUE = "1" *) 
  (* FULL_RST_VAL = "1'b1" *) 
  (* KEEP_HIERARCHY = "soft" *) 
  (* PE_THRESH_ADJ = "8" *) 
  (* PE_THRESH_MAX = "11" *) 
  (* PE_THRESH_MIN = "5" *) 
  (* PF_THRESH_ADJ = "8" *) 
  (* PF_THRESH_MAX = "11" *) 
  (* PF_THRESH_MIN = "5" *) 
  (* PROG_EMPTY_THRESH = "10" *) 
  (* PROG_FULL_THRESH = "10" *) 
  (* RD_DATA_COUNT_WIDTH = "4" *) 
  (* RD_DC_WIDTH_EXT = "5" *) 
  (* RD_LATENCY = "2" *) 
  (* RD_MODE = "1" *) 
  (* RD_PNTR_WIDTH = "4" *) 
  (* READ_DATA_WIDTH = "23" *) 
  (* READ_MODE = "1" *) 
  (* READ_MODE_LL = "1" *) 
  (* RELATED_CLOCKS = "0" *) 
  (* REMOVE_WR_RD_PROT_LOGIC = "0" *) 
  (* SIM_ASSERT_CHK = "0" *) 
  (* USE_ADV_FEATURES = "1F1F" *) 
  (* VERSION = "0" *) 
  (* WAKEUP_TIME = "0" *) 
  (* WIDTH_RATIO = "1" *) 
  (* WRITE_DATA_WIDTH = "23" *) 
  (* WR_DATA_COUNT_WIDTH = "5" *) 
  (* WR_DC_WIDTH_EXT = "5" *) 
  (* WR_DEPTH_LOG = "4" *) 
  (* WR_PNTR_WIDTH = "4" *) 
  (* WR_RD_RATIO = "0" *) 
  (* WR_WIDTH_LOG = "5" *) 
  (* XPM_MODULE = "TRUE" *) 
  (* both_stages_valid = "3" *) 
  (* invalid = "0" *) 
  (* stage1_valid = "2" *) 
  (* stage2_valid = "1" *) 
  design_1_axi_dma_0_0_xpm_fifo_base__parameterized0 xpm_fifo_base_inst
       (.almost_empty(NLW_xpm_fifo_base_inst_almost_empty_UNCONNECTED),
        .almost_full(NLW_xpm_fifo_base_inst_almost_full_UNCONNECTED),
        .data_valid(NLW_xpm_fifo_base_inst_data_valid_UNCONNECTED),
        .dbiterr(NLW_xpm_fifo_base_inst_dbiterr_UNCONNECTED),
        .din(din),
        .dout(dout),
        .empty(empty),
        .full(full),
        .full_n(NLW_xpm_fifo_base_inst_full_n_UNCONNECTED),
        .injectdbiterr(1'b0),
        .injectsbiterr(1'b0),
        .overflow(NLW_xpm_fifo_base_inst_overflow_UNCONNECTED),
        .prog_empty(NLW_xpm_fifo_base_inst_prog_empty_UNCONNECTED),
        .prog_full(NLW_xpm_fifo_base_inst_prog_full_UNCONNECTED),
        .rd_clk(wr_clk),
        .rd_data_count(NLW_xpm_fifo_base_inst_rd_data_count_UNCONNECTED[3:0]),
        .rd_en(rd_en),
        .rd_rst_busy(NLW_xpm_fifo_base_inst_rd_rst_busy_UNCONNECTED),
        .rst(rst),
        .sbiterr(NLW_xpm_fifo_base_inst_sbiterr_UNCONNECTED),
        .sleep(sleep),
        .underflow(NLW_xpm_fifo_base_inst_underflow_UNCONNECTED),
        .wr_ack(NLW_xpm_fifo_base_inst_wr_ack_UNCONNECTED),
        .wr_clk(1'b0),
        .wr_data_count(NLW_xpm_fifo_base_inst_wr_data_count_UNCONNECTED[4:0]),
        .wr_en(wr_en),
        .wr_rst_busy(NLW_xpm_fifo_base_inst_wr_rst_busy_UNCONNECTED));
endmodule

(* CASCADE_HEIGHT = "0" *) (* DOUT_RESET_VALUE = "0" *) (* ECC_MODE = "no_ecc" *) 
(* EN_ADV_FEATURE_SYNC = "16'b0001111100011111" *) (* FIFO_MEMORY_TYPE = "auto" *) (* FIFO_READ_LATENCY = "0" *) 
(* FIFO_WRITE_DEPTH = "16" *) (* FULL_RESET_VALUE = "1" *) (* ORIG_REF_NAME = "xpm_fifo_sync" *) 
(* PROG_EMPTY_THRESH = "10" *) (* PROG_FULL_THRESH = "10" *) (* P_COMMON_CLOCK = "1" *) 
(* P_ECC_MODE = "0" *) (* P_FIFO_MEMORY_TYPE = "0" *) (* P_READ_MODE = "1" *) 
(* P_WAKEUP_TIME = "2" *) (* RD_DATA_COUNT_WIDTH = "4" *) (* READ_DATA_WIDTH = "11" *) 
(* READ_MODE = "fwft" *) (* SIM_ASSERT_CHK = "0" *) (* USE_ADV_FEATURES = "1F1F" *) 
(* WAKEUP_TIME = "0" *) (* WRITE_DATA_WIDTH = "11" *) (* WR_DATA_COUNT_WIDTH = "5" *) 
(* XPM_MODULE = "TRUE" *) (* keep_hierarchy = "soft" *) 
module design_1_axi_dma_0_0_xpm_fifo_sync__parameterized3
   (sleep,
    rst,
    wr_clk,
    wr_en,
    din,
    full,
    prog_full,
    wr_data_count,
    overflow,
    wr_rst_busy,
    almost_full,
    wr_ack,
    rd_en,
    dout,
    empty,
    prog_empty,
    rd_data_count,
    underflow,
    rd_rst_busy,
    almost_empty,
    data_valid,
    injectsbiterr,
    injectdbiterr,
    sbiterr,
    dbiterr);
  input sleep;
  input rst;
  input wr_clk;
  input wr_en;
  input [10:0]din;
  output full;
  output prog_full;
  output [4:0]wr_data_count;
  output overflow;
  output wr_rst_busy;
  output almost_full;
  output wr_ack;
  input rd_en;
  output [10:0]dout;
  output empty;
  output prog_empty;
  output [3:0]rd_data_count;
  output underflow;
  output rd_rst_busy;
  output almost_empty;
  output data_valid;
  input injectsbiterr;
  input injectdbiterr;
  output sbiterr;
  output dbiterr;

  wire \<const0> ;
  wire [10:0]din;
  wire [10:0]dout;
  wire empty;
  wire full;
  wire rd_en;
  wire rst;
  wire sleep;
  wire wr_clk;
  wire [4:0]wr_data_count;
  wire wr_en;
  wire NLW_xpm_fifo_base_inst_almost_empty_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_almost_full_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_data_valid_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_dbiterr_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_full_n_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_overflow_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_prog_empty_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_prog_full_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_rd_rst_busy_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_sbiterr_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_underflow_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_wr_ack_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_wr_rst_busy_UNCONNECTED;
  wire [3:0]NLW_xpm_fifo_base_inst_rd_data_count_UNCONNECTED;

  assign almost_empty = \<const0> ;
  assign almost_full = \<const0> ;
  assign data_valid = \<const0> ;
  assign dbiterr = \<const0> ;
  assign overflow = \<const0> ;
  assign prog_empty = \<const0> ;
  assign prog_full = \<const0> ;
  assign rd_data_count[3] = \<const0> ;
  assign rd_data_count[2] = \<const0> ;
  assign rd_data_count[1] = \<const0> ;
  assign rd_data_count[0] = \<const0> ;
  assign rd_rst_busy = \<const0> ;
  assign sbiterr = \<const0> ;
  assign underflow = \<const0> ;
  assign wr_ack = \<const0> ;
  assign wr_rst_busy = \<const0> ;
  GND GND
       (.G(\<const0> ));
  (* CASCADE_HEIGHT = "0" *) 
  (* CDC_DEST_SYNC_FF = "2" *) 
  (* COMMON_CLOCK = "1" *) 
  (* DOUT_RESET_VALUE = "0" *) 
  (* ECC_MODE = "0" *) 
  (* ENABLE_ECC = "0" *) 
  (* EN_ADV_FEATURE = "16'b0001111100011111" *) 
  (* EN_AE = "1'b1" *) 
  (* EN_AF = "1'b1" *) 
  (* EN_DVLD = "1'b1" *) 
  (* EN_OF = "1'b1" *) 
  (* EN_PE = "1'b1" *) 
  (* EN_PF = "1'b1" *) 
  (* EN_RDC = "1'b1" *) 
  (* EN_UF = "1'b1" *) 
  (* EN_WACK = "1'b1" *) 
  (* EN_WDC = "1'b1" *) 
  (* FG_EQ_ASYM_DOUT = "1'b0" *) 
  (* FIFO_MEMORY_TYPE = "0" *) 
  (* FIFO_MEM_TYPE = "0" *) 
  (* FIFO_READ_DEPTH = "16" *) 
  (* FIFO_READ_LATENCY = "0" *) 
  (* FIFO_SIZE = "176" *) 
  (* FIFO_WRITE_DEPTH = "16" *) 
  (* FULL_RESET_VALUE = "1" *) 
  (* FULL_RST_VAL = "1'b1" *) 
  (* KEEP_HIERARCHY = "soft" *) 
  (* PE_THRESH_ADJ = "8" *) 
  (* PE_THRESH_MAX = "11" *) 
  (* PE_THRESH_MIN = "5" *) 
  (* PF_THRESH_ADJ = "8" *) 
  (* PF_THRESH_MAX = "11" *) 
  (* PF_THRESH_MIN = "5" *) 
  (* PROG_EMPTY_THRESH = "10" *) 
  (* PROG_FULL_THRESH = "10" *) 
  (* RD_DATA_COUNT_WIDTH = "4" *) 
  (* RD_DC_WIDTH_EXT = "5" *) 
  (* RD_LATENCY = "2" *) 
  (* RD_MODE = "1" *) 
  (* RD_PNTR_WIDTH = "4" *) 
  (* READ_DATA_WIDTH = "11" *) 
  (* READ_MODE = "1" *) 
  (* READ_MODE_LL = "1" *) 
  (* RELATED_CLOCKS = "0" *) 
  (* REMOVE_WR_RD_PROT_LOGIC = "0" *) 
  (* SIM_ASSERT_CHK = "0" *) 
  (* USE_ADV_FEATURES = "1F1F" *) 
  (* VERSION = "0" *) 
  (* WAKEUP_TIME = "0" *) 
  (* WIDTH_RATIO = "1" *) 
  (* WRITE_DATA_WIDTH = "11" *) 
  (* WR_DATA_COUNT_WIDTH = "5" *) 
  (* WR_DC_WIDTH_EXT = "5" *) 
  (* WR_DEPTH_LOG = "4" *) 
  (* WR_PNTR_WIDTH = "4" *) 
  (* WR_RD_RATIO = "0" *) 
  (* WR_WIDTH_LOG = "4" *) 
  (* XPM_MODULE = "TRUE" *) 
  (* both_stages_valid = "3" *) 
  (* invalid = "0" *) 
  (* stage1_valid = "2" *) 
  (* stage2_valid = "1" *) 
  design_1_axi_dma_0_0_xpm_fifo_base__parameterized1 xpm_fifo_base_inst
       (.almost_empty(NLW_xpm_fifo_base_inst_almost_empty_UNCONNECTED),
        .almost_full(NLW_xpm_fifo_base_inst_almost_full_UNCONNECTED),
        .data_valid(NLW_xpm_fifo_base_inst_data_valid_UNCONNECTED),
        .dbiterr(NLW_xpm_fifo_base_inst_dbiterr_UNCONNECTED),
        .din(din),
        .dout(dout),
        .empty(empty),
        .full(full),
        .full_n(NLW_xpm_fifo_base_inst_full_n_UNCONNECTED),
        .injectdbiterr(1'b0),
        .injectsbiterr(1'b0),
        .overflow(NLW_xpm_fifo_base_inst_overflow_UNCONNECTED),
        .prog_empty(NLW_xpm_fifo_base_inst_prog_empty_UNCONNECTED),
        .prog_full(NLW_xpm_fifo_base_inst_prog_full_UNCONNECTED),
        .rd_clk(1'b0),
        .rd_data_count(NLW_xpm_fifo_base_inst_rd_data_count_UNCONNECTED[3:0]),
        .rd_en(rd_en),
        .rd_rst_busy(NLW_xpm_fifo_base_inst_rd_rst_busy_UNCONNECTED),
        .rst(rst),
        .sbiterr(NLW_xpm_fifo_base_inst_sbiterr_UNCONNECTED),
        .sleep(sleep),
        .underflow(NLW_xpm_fifo_base_inst_underflow_UNCONNECTED),
        .wr_ack(NLW_xpm_fifo_base_inst_wr_ack_UNCONNECTED),
        .wr_clk(wr_clk),
        .wr_data_count(wr_data_count),
        .wr_en(wr_en),
        .wr_rst_busy(NLW_xpm_fifo_base_inst_wr_rst_busy_UNCONNECTED));
endmodule

(* CASCADE_HEIGHT = "0" *) (* DOUT_RESET_VALUE = "0" *) (* ECC_MODE = "no_ecc" *) 
(* EN_ADV_FEATURE_SYNC = "16'b0001111100011111" *) (* FIFO_MEMORY_TYPE = "block" *) (* FIFO_READ_LATENCY = "0" *) 
(* FIFO_WRITE_DEPTH = "128" *) (* FULL_RESET_VALUE = "1" *) (* ORIG_REF_NAME = "xpm_fifo_sync" *) 
(* PROG_EMPTY_THRESH = "10" *) (* PROG_FULL_THRESH = "10" *) (* P_COMMON_CLOCK = "1" *) 
(* P_ECC_MODE = "0" *) (* P_FIFO_MEMORY_TYPE = "2" *) (* P_READ_MODE = "1" *) 
(* P_WAKEUP_TIME = "2" *) (* RD_DATA_COUNT_WIDTH = "4" *) (* READ_DATA_WIDTH = "146" *) 
(* READ_MODE = "fwft" *) (* SIM_ASSERT_CHK = "0" *) (* USE_ADV_FEATURES = "1F1F" *) 
(* WAKEUP_TIME = "0" *) (* WRITE_DATA_WIDTH = "146" *) (* WR_DATA_COUNT_WIDTH = "8" *) 
(* XPM_MODULE = "TRUE" *) (* keep_hierarchy = "soft" *) 
module design_1_axi_dma_0_0_xpm_fifo_sync__parameterized5
   (sleep,
    rst,
    wr_clk,
    wr_en,
    din,
    full,
    prog_full,
    wr_data_count,
    overflow,
    wr_rst_busy,
    almost_full,
    wr_ack,
    rd_en,
    dout,
    empty,
    prog_empty,
    rd_data_count,
    underflow,
    rd_rst_busy,
    almost_empty,
    data_valid,
    injectsbiterr,
    injectdbiterr,
    sbiterr,
    dbiterr);
  input sleep;
  input rst;
  input wr_clk;
  input wr_en;
  input [145:0]din;
  output full;
  output prog_full;
  output [7:0]wr_data_count;
  output overflow;
  output wr_rst_busy;
  output almost_full;
  output wr_ack;
  input rd_en;
  output [145:0]dout;
  output empty;
  output prog_empty;
  output [3:0]rd_data_count;
  output underflow;
  output rd_rst_busy;
  output almost_empty;
  output data_valid;
  input injectsbiterr;
  input injectdbiterr;
  output sbiterr;
  output dbiterr;

  wire \<const0> ;
  wire [145:0]din;
  wire [145:0]dout;
  wire empty;
  wire full;
  wire rd_en;
  wire rst;
  wire sleep;
  wire wr_clk;
  wire wr_en;
  wire NLW_xpm_fifo_base_inst_almost_empty_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_almost_full_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_data_valid_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_dbiterr_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_full_n_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_overflow_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_prog_empty_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_prog_full_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_rd_rst_busy_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_sbiterr_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_underflow_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_wr_ack_UNCONNECTED;
  wire NLW_xpm_fifo_base_inst_wr_rst_busy_UNCONNECTED;
  wire [3:0]NLW_xpm_fifo_base_inst_rd_data_count_UNCONNECTED;
  wire [7:0]NLW_xpm_fifo_base_inst_wr_data_count_UNCONNECTED;

  assign almost_empty = \<const0> ;
  assign almost_full = \<const0> ;
  assign data_valid = \<const0> ;
  assign dbiterr = \<const0> ;
  assign overflow = \<const0> ;
  assign prog_empty = \<const0> ;
  assign prog_full = \<const0> ;
  assign rd_data_count[3] = \<const0> ;
  assign rd_data_count[2] = \<const0> ;
  assign rd_data_count[1] = \<const0> ;
  assign rd_data_count[0] = \<const0> ;
  assign rd_rst_busy = \<const0> ;
  assign sbiterr = \<const0> ;
  assign underflow = \<const0> ;
  assign wr_ack = \<const0> ;
  assign wr_data_count[7] = \<const0> ;
  assign wr_data_count[6] = \<const0> ;
  assign wr_data_count[5] = \<const0> ;
  assign wr_data_count[4] = \<const0> ;
  assign wr_data_count[3] = \<const0> ;
  assign wr_data_count[2] = \<const0> ;
  assign wr_data_count[1] = \<const0> ;
  assign wr_data_count[0] = \<const0> ;
  assign wr_rst_busy = \<const0> ;
  GND GND
       (.G(\<const0> ));
  (* CASCADE_HEIGHT = "0" *) 
  (* CDC_DEST_SYNC_FF = "2" *) 
  (* COMMON_CLOCK = "1" *) 
  (* DOUT_RESET_VALUE = "0" *) 
  (* ECC_MODE = "0" *) 
  (* ENABLE_ECC = "0" *) 
  (* EN_ADV_FEATURE = "16'b0001111100011111" *) 
  (* EN_AE = "1'b1" *) 
  (* EN_AF = "1'b1" *) 
  (* EN_DVLD = "1'b1" *) 
  (* EN_OF = "1'b1" *) 
  (* EN_PE = "1'b1" *) 
  (* EN_PF = "1'b1" *) 
  (* EN_RDC = "1'b1" *) 
  (* EN_UF = "1'b1" *) 
  (* EN_WACK = "1'b1" *) 
  (* EN_WDC = "1'b1" *) 
  (* FG_EQ_ASYM_DOUT = "1'b0" *) 
  (* FIFO_MEMORY_TYPE = "2" *) 
  (* FIFO_MEM_TYPE = "2" *) 
  (* FIFO_READ_DEPTH = "128" *) 
  (* FIFO_READ_LATENCY = "0" *) 
  (* FIFO_SIZE = "18688" *) 
  (* FIFO_WRITE_DEPTH = "128" *) 
  (* FULL_RESET_VALUE = "1" *) 
  (* FULL_RST_VAL = "1'b1" *) 
  (* KEEP_HIERARCHY = "soft" *) 
  (* PE_THRESH_ADJ = "8" *) 
  (* PE_THRESH_MAX = "123" *) 
  (* PE_THRESH_MIN = "5" *) 
  (* PF_THRESH_ADJ = "8" *) 
  (* PF_THRESH_MAX = "123" *) 
  (* PF_THRESH_MIN = "5" *) 
  (* PROG_EMPTY_THRESH = "10" *) 
  (* PROG_FULL_THRESH = "10" *) 
  (* RD_DATA_COUNT_WIDTH = "4" *) 
  (* RD_DC_WIDTH_EXT = "8" *) 
  (* RD_LATENCY = "2" *) 
  (* RD_MODE = "1" *) 
  (* RD_PNTR_WIDTH = "7" *) 
  (* READ_DATA_WIDTH = "146" *) 
  (* READ_MODE = "1" *) 
  (* READ_MODE_LL = "1" *) 
  (* RELATED_CLOCKS = "0" *) 
  (* REMOVE_WR_RD_PROT_LOGIC = "0" *) 
  (* SIM_ASSERT_CHK = "0" *) 
  (* USE_ADV_FEATURES = "1F1F" *) 
  (* VERSION = "0" *) 
  (* WAKEUP_TIME = "0" *) 
  (* WIDTH_RATIO = "1" *) 
  (* WRITE_DATA_WIDTH = "146" *) 
  (* WR_DATA_COUNT_WIDTH = "8" *) 
  (* WR_DC_WIDTH_EXT = "8" *) 
  (* WR_DEPTH_LOG = "7" *) 
  (* WR_PNTR_WIDTH = "7" *) 
  (* WR_RD_RATIO = "0" *) 
  (* WR_WIDTH_LOG = "8" *) 
  (* XPM_MODULE = "TRUE" *) 
  (* both_stages_valid = "3" *) 
  (* invalid = "0" *) 
  (* stage1_valid = "2" *) 
  (* stage2_valid = "1" *) 
  design_1_axi_dma_0_0_xpm_fifo_base__parameterized2 xpm_fifo_base_inst
       (.almost_empty(NLW_xpm_fifo_base_inst_almost_empty_UNCONNECTED),
        .almost_full(NLW_xpm_fifo_base_inst_almost_full_UNCONNECTED),
        .data_valid(NLW_xpm_fifo_base_inst_data_valid_UNCONNECTED),
        .dbiterr(NLW_xpm_fifo_base_inst_dbiterr_UNCONNECTED),
        .din(din),
        .dout(dout),
        .empty(empty),
        .full(full),
        .full_n(NLW_xpm_fifo_base_inst_full_n_UNCONNECTED),
        .injectdbiterr(1'b0),
        .injectsbiterr(1'b0),
        .overflow(NLW_xpm_fifo_base_inst_overflow_UNCONNECTED),
        .prog_empty(NLW_xpm_fifo_base_inst_prog_empty_UNCONNECTED),
        .prog_full(NLW_xpm_fifo_base_inst_prog_full_UNCONNECTED),
        .rd_clk(1'b0),
        .rd_data_count(NLW_xpm_fifo_base_inst_rd_data_count_UNCONNECTED[3:0]),
        .rd_en(rd_en),
        .rd_rst_busy(NLW_xpm_fifo_base_inst_rd_rst_busy_UNCONNECTED),
        .rst(rst),
        .sbiterr(NLW_xpm_fifo_base_inst_sbiterr_UNCONNECTED),
        .sleep(sleep),
        .underflow(NLW_xpm_fifo_base_inst_underflow_UNCONNECTED),
        .wr_ack(NLW_xpm_fifo_base_inst_wr_ack_UNCONNECTED),
        .wr_clk(wr_clk),
        .wr_data_count(NLW_xpm_fifo_base_inst_wr_data_count_UNCONNECTED[7:0]),
        .wr_en(wr_en),
        .wr_rst_busy(NLW_xpm_fifo_base_inst_wr_rst_busy_UNCONNECTED));
endmodule

(* ADDR_WIDTH_A = "7" *) (* ADDR_WIDTH_B = "7" *) (* AUTO_SLEEP_TIME = "0" *) 
(* BYTE_WRITE_WIDTH_A = "147" *) (* BYTE_WRITE_WIDTH_B = "147" *) (* CASCADE_HEIGHT = "0" *) 
(* CLOCKING_MODE = "0" *) (* ECC_BIT_RANGE = "[7:0]" *) (* ECC_MODE = "0" *) 
(* ECC_TYPE = "NONE" *) (* IGNORE_INIT_SYNTH = "0" *) (* MAX_NUM_CHAR = "0" *) 
(* MEMORY_INIT_FILE = "none" *) (* MEMORY_INIT_PARAM = "" *) (* MEMORY_OPTIMIZATION = "true" *) 
(* MEMORY_PRIMITIVE = "2" *) (* MEMORY_SIZE = "18816" *) (* MEMORY_TYPE = "1" *) 
(* MESSAGE_CONTROL = "0" *) (* NUM_CHAR_LOC = "0" *) (* P_ECC_MODE = "no_ecc" *) 
(* P_ENABLE_BYTE_WRITE_A = "0" *) (* P_ENABLE_BYTE_WRITE_B = "0" *) (* P_MAX_DEPTH_DATA = "128" *) 
(* P_MEMORY_OPT = "yes" *) (* P_MEMORY_PRIMITIVE = "block" *) (* P_MIN_WIDTH_DATA = "147" *) 
(* P_MIN_WIDTH_DATA_A = "147" *) (* P_MIN_WIDTH_DATA_B = "147" *) (* P_MIN_WIDTH_DATA_ECC = "147" *) 
(* P_MIN_WIDTH_DATA_LDW = "4" *) (* P_MIN_WIDTH_DATA_SHFT = "147" *) (* P_NUM_COLS_WRITE_A = "1" *) 
(* P_NUM_COLS_WRITE_B = "1" *) (* P_NUM_ROWS_READ_A = "1" *) (* P_NUM_ROWS_READ_B = "1" *) 
(* P_NUM_ROWS_WRITE_A = "1" *) (* P_NUM_ROWS_WRITE_B = "1" *) (* P_SDP_WRITE_MODE = "no" *) 
(* P_WIDTH_ADDR_LSB_READ_A = "0" *) (* P_WIDTH_ADDR_LSB_READ_B = "0" *) (* P_WIDTH_ADDR_LSB_WRITE_A = "0" *) 
(* P_WIDTH_ADDR_LSB_WRITE_B = "0" *) (* P_WIDTH_ADDR_READ_A = "7" *) (* P_WIDTH_ADDR_READ_B = "7" *) 
(* P_WIDTH_ADDR_WRITE_A = "7" *) (* P_WIDTH_ADDR_WRITE_B = "7" *) (* P_WIDTH_COL_WRITE_A = "147" *) 
(* P_WIDTH_COL_WRITE_B = "147" *) (* RAM_DECOMP = "auto" *) (* READ_DATA_WIDTH_A = "147" *) 
(* READ_DATA_WIDTH_B = "147" *) (* READ_LATENCY_A = "2" *) (* READ_LATENCY_B = "2" *) 
(* READ_RESET_VALUE_A = "0" *) (* READ_RESET_VALUE_B = "0" *) (* RST_MODE_A = "SYNC" *) 
(* RST_MODE_B = "SYNC" *) (* SIM_ASSERT_CHK = "0" *) (* USE_EMBEDDED_CONSTRAINT = "0" *) 
(* USE_MEM_INIT = "0" *) (* USE_MEM_INIT_MMI = "0" *) (* VERSION = "0" *) 
(* WAKEUP_TIME = "0" *) (* WRITE_DATA_WIDTH_A = "147" *) (* WRITE_DATA_WIDTH_B = "147" *) 
(* WRITE_MODE_A = "2" *) (* WRITE_MODE_B = "2" *) (* WRITE_PROTECT = "1" *) 
(* XPM_MODULE = "TRUE" *) (* keep_hierarchy = "soft" *) (* rsta_loop_iter = "148" *) 
(* rstb_loop_iter = "148" *) 
module design_1_axi_dma_0_0_xpm_memory_base
   (sleep,
    clka,
    rsta,
    ena,
    regcea,
    wea,
    addra,
    dina,
    injectsbiterra,
    injectdbiterra,
    douta,
    sbiterra,
    dbiterra,
    clkb,
    rstb,
    enb,
    regceb,
    web,
    addrb,
    dinb,
    injectsbiterrb,
    injectdbiterrb,
    doutb,
    sbiterrb,
    dbiterrb);
  input sleep;
  input clka;
  input rsta;
  input ena;
  input regcea;
  input [0:0]wea;
  input [6:0]addra;
  input [146:0]dina;
  input injectsbiterra;
  input injectdbiterra;
  output [146:0]douta;
  output sbiterra;
  output dbiterra;
  input clkb;
  input rstb;
  input enb;
  input regceb;
  input [0:0]web;
  input [6:0]addrb;
  input [146:0]dinb;
  input injectsbiterrb;
  input injectdbiterrb;
  output [146:0]doutb;
  output sbiterrb;
  output dbiterrb;

  wire \<const0> ;
  wire [6:0]addra;
  wire [6:0]addrb;
  wire clka;
  wire [146:0]dina;
  wire [146:0]doutb;
  wire enb;
  wire regceb;
  wire rstb;
  wire sleep;
  wire [0:0]wea;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASOUTDBITERR_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASOUTSBITERR_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_0_DBITERR_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_0_SBITERR_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINA_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINB_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINPA_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINPB_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTA_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTB_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTPA_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTPB_UNCONNECTED ;
  wire [7:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_ECCPARITY_UNCONNECTED ;
  wire [8:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_RDADDRECC_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASOUTDBITERR_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASOUTSBITERR_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_1_DBITERR_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_1_SBITERR_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINA_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINB_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINPA_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINPB_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTA_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTB_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTPA_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTPB_UNCONNECTED ;
  wire [7:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_ECCPARITY_UNCONNECTED ;
  wire [8:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_RDADDRECC_UNCONNECTED ;
  wire [15:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINA_UNCONNECTED ;
  wire [15:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINB_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINPA_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINPB_UNCONNECTED ;
  wire [15:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTA_UNCONNECTED ;
  wire [15:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTB_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTPA_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTPB_UNCONNECTED ;
  wire [15:3]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTADOUT_UNCONNECTED ;
  wire [15:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTBDOUT_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTPADOUTP_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTPBDOUTP_UNCONNECTED ;

  assign dbiterra = \<const0> ;
  assign dbiterrb = \<const0> ;
  assign douta[146] = \<const0> ;
  assign douta[145] = \<const0> ;
  assign douta[144] = \<const0> ;
  assign douta[143] = \<const0> ;
  assign douta[142] = \<const0> ;
  assign douta[141] = \<const0> ;
  assign douta[140] = \<const0> ;
  assign douta[139] = \<const0> ;
  assign douta[138] = \<const0> ;
  assign douta[137] = \<const0> ;
  assign douta[136] = \<const0> ;
  assign douta[135] = \<const0> ;
  assign douta[134] = \<const0> ;
  assign douta[133] = \<const0> ;
  assign douta[132] = \<const0> ;
  assign douta[131] = \<const0> ;
  assign douta[130] = \<const0> ;
  assign douta[129] = \<const0> ;
  assign douta[128] = \<const0> ;
  assign douta[127] = \<const0> ;
  assign douta[126] = \<const0> ;
  assign douta[125] = \<const0> ;
  assign douta[124] = \<const0> ;
  assign douta[123] = \<const0> ;
  assign douta[122] = \<const0> ;
  assign douta[121] = \<const0> ;
  assign douta[120] = \<const0> ;
  assign douta[119] = \<const0> ;
  assign douta[118] = \<const0> ;
  assign douta[117] = \<const0> ;
  assign douta[116] = \<const0> ;
  assign douta[115] = \<const0> ;
  assign douta[114] = \<const0> ;
  assign douta[113] = \<const0> ;
  assign douta[112] = \<const0> ;
  assign douta[111] = \<const0> ;
  assign douta[110] = \<const0> ;
  assign douta[109] = \<const0> ;
  assign douta[108] = \<const0> ;
  assign douta[107] = \<const0> ;
  assign douta[106] = \<const0> ;
  assign douta[105] = \<const0> ;
  assign douta[104] = \<const0> ;
  assign douta[103] = \<const0> ;
  assign douta[102] = \<const0> ;
  assign douta[101] = \<const0> ;
  assign douta[100] = \<const0> ;
  assign douta[99] = \<const0> ;
  assign douta[98] = \<const0> ;
  assign douta[97] = \<const0> ;
  assign douta[96] = \<const0> ;
  assign douta[95] = \<const0> ;
  assign douta[94] = \<const0> ;
  assign douta[93] = \<const0> ;
  assign douta[92] = \<const0> ;
  assign douta[91] = \<const0> ;
  assign douta[90] = \<const0> ;
  assign douta[89] = \<const0> ;
  assign douta[88] = \<const0> ;
  assign douta[87] = \<const0> ;
  assign douta[86] = \<const0> ;
  assign douta[85] = \<const0> ;
  assign douta[84] = \<const0> ;
  assign douta[83] = \<const0> ;
  assign douta[82] = \<const0> ;
  assign douta[81] = \<const0> ;
  assign douta[80] = \<const0> ;
  assign douta[79] = \<const0> ;
  assign douta[78] = \<const0> ;
  assign douta[77] = \<const0> ;
  assign douta[76] = \<const0> ;
  assign douta[75] = \<const0> ;
  assign douta[74] = \<const0> ;
  assign douta[73] = \<const0> ;
  assign douta[72] = \<const0> ;
  assign douta[71] = \<const0> ;
  assign douta[70] = \<const0> ;
  assign douta[69] = \<const0> ;
  assign douta[68] = \<const0> ;
  assign douta[67] = \<const0> ;
  assign douta[66] = \<const0> ;
  assign douta[65] = \<const0> ;
  assign douta[64] = \<const0> ;
  assign douta[63] = \<const0> ;
  assign douta[62] = \<const0> ;
  assign douta[61] = \<const0> ;
  assign douta[60] = \<const0> ;
  assign douta[59] = \<const0> ;
  assign douta[58] = \<const0> ;
  assign douta[57] = \<const0> ;
  assign douta[56] = \<const0> ;
  assign douta[55] = \<const0> ;
  assign douta[54] = \<const0> ;
  assign douta[53] = \<const0> ;
  assign douta[52] = \<const0> ;
  assign douta[51] = \<const0> ;
  assign douta[50] = \<const0> ;
  assign douta[49] = \<const0> ;
  assign douta[48] = \<const0> ;
  assign douta[47] = \<const0> ;
  assign douta[46] = \<const0> ;
  assign douta[45] = \<const0> ;
  assign douta[44] = \<const0> ;
  assign douta[43] = \<const0> ;
  assign douta[42] = \<const0> ;
  assign douta[41] = \<const0> ;
  assign douta[40] = \<const0> ;
  assign douta[39] = \<const0> ;
  assign douta[38] = \<const0> ;
  assign douta[37] = \<const0> ;
  assign douta[36] = \<const0> ;
  assign douta[35] = \<const0> ;
  assign douta[34] = \<const0> ;
  assign douta[33] = \<const0> ;
  assign douta[32] = \<const0> ;
  assign douta[31] = \<const0> ;
  assign douta[30] = \<const0> ;
  assign douta[29] = \<const0> ;
  assign douta[28] = \<const0> ;
  assign douta[27] = \<const0> ;
  assign douta[26] = \<const0> ;
  assign douta[25] = \<const0> ;
  assign douta[24] = \<const0> ;
  assign douta[23] = \<const0> ;
  assign douta[22] = \<const0> ;
  assign douta[21] = \<const0> ;
  assign douta[20] = \<const0> ;
  assign douta[19] = \<const0> ;
  assign douta[18] = \<const0> ;
  assign douta[17] = \<const0> ;
  assign douta[16] = \<const0> ;
  assign douta[15] = \<const0> ;
  assign douta[14] = \<const0> ;
  assign douta[13] = \<const0> ;
  assign douta[12] = \<const0> ;
  assign douta[11] = \<const0> ;
  assign douta[10] = \<const0> ;
  assign douta[9] = \<const0> ;
  assign douta[8] = \<const0> ;
  assign douta[7] = \<const0> ;
  assign douta[6] = \<const0> ;
  assign douta[5] = \<const0> ;
  assign douta[4] = \<const0> ;
  assign douta[3] = \<const0> ;
  assign douta[2] = \<const0> ;
  assign douta[1] = \<const0> ;
  assign douta[0] = \<const0> ;
  assign sbiterra = \<const0> ;
  assign sbiterrb = \<const0> ;
  GND GND
       (.G(\<const0> ));
  (* \MEM.PORTA.ADDRESS_BEGIN  = "0" *) 
  (* \MEM.PORTA.ADDRESS_END  = "511" *) 
  (* \MEM.PORTA.DATA_BIT_LAYOUT  = "p8_d64" *) 
  (* \MEM.PORTA.DATA_LSB  = "0" *) 
  (* \MEM.PORTA.DATA_MSB  = "71" *) 
  (* \MEM.PORTB.ADDRESS_BEGIN  = "0" *) 
  (* \MEM.PORTB.ADDRESS_END  = "511" *) 
  (* \MEM.PORTB.DATA_BIT_LAYOUT  = "p8_d64" *) 
  (* \MEM.PORTB.DATA_LSB  = "0" *) 
  (* \MEM.PORTB.DATA_MSB  = "71" *) 
  (* METHODOLOGY_DRC_VIOS = "" *) 
  (* RDADDR_COLLISION_HWCONFIG = "DELAYED_WRITE" *) 
  (* RTL_RAM_BITS = "18816" *) 
  (* RTL_RAM_NAME = "U0/I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/GEN_INCLUDE_MM2S_SF.I_RD_SF/I_DATA_FIFO/BLK_MEM.I_SYNC_FIFOGEN_FIFO/xpm_fifo_instance.xpm_fifo_sync_inst/xpm_fifo_base_inst/gen_sdpram.xpm_memory_base_inst/gen_wr_a.gen_word_narrow.mem_reg_0" *) 
  (* RTL_RAM_TYPE = "RAM_SDP" *) 
  (* ram_addr_begin = "0" *) 
  (* ram_addr_end = "511" *) 
  (* ram_offset = "0" *) 
  (* ram_slice_begin = "0" *) 
  (* ram_slice_end = "71" *) 
  RAMB36E2 #(
    .CASCADE_ORDER_A("NONE"),
    .CASCADE_ORDER_B("NONE"),
    .CLOCK_DOMAINS("COMMON"),
    .DOA_REG(1),
    .DOB_REG(1),
    .ENADDRENA("FALSE"),
    .ENADDRENB("FALSE"),
    .EN_ECC_PIPE("FALSE"),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .INITP_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_07(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_08(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_09(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_07(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_08(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_09(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_10(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_11(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_12(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_13(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_14(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_15(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_16(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_17(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_18(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_19(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_20(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_21(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_22(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_23(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_24(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_25(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_26(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_27(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_28(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_29(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_30(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_31(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_32(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_33(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_34(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_35(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_36(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_37(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_38(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_39(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_40(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_41(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_42(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_43(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_44(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_45(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_46(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_47(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_48(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_49(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_50(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_51(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_52(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_53(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_54(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_55(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_56(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_57(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_58(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_59(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_60(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_61(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_62(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_63(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_64(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_65(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_66(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_67(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_68(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_69(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_70(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_71(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_72(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_73(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_74(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_75(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_76(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_77(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_78(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_79(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_A(36'h000000000),
    .INIT_B(36'h000000000),
    .INIT_FILE("NONE"),
    .RDADDRCHANGEA("FALSE"),
    .RDADDRCHANGEB("FALSE"),
    .READ_WIDTH_A(72),
    .READ_WIDTH_B(0),
    .RSTREG_PRIORITY_A("RSTREG"),
    .RSTREG_PRIORITY_B("RSTREG"),
    .SIM_COLLISION_CHECK("ALL"),
    .SLEEP_ASYNC("FALSE"),
    .SRVAL_A(36'h000000000),
    .SRVAL_B(36'h000000000),
    .WRITE_MODE_A("NO_CHANGE"),
    .WRITE_MODE_B("NO_CHANGE"),
    .WRITE_WIDTH_A(0),
    .WRITE_WIDTH_B(72)) 
    \gen_wr_a.gen_word_narrow.mem_reg_0 
       (.ADDRARDADDR({1'b0,1'b0,addrb,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ADDRBWRADDR({1'b0,1'b0,addra,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ADDRENA(1'b1),
        .ADDRENB(1'b1),
        .CASDIMUXA(1'b0),
        .CASDIMUXB(1'b0),
        .CASDINA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINA_UNCONNECTED [31:0]),
        .CASDINB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINB_UNCONNECTED [31:0]),
        .CASDINPA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINPA_UNCONNECTED [3:0]),
        .CASDINPB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINPB_UNCONNECTED [3:0]),
        .CASDOMUXA(1'b0),
        .CASDOMUXB(1'b0),
        .CASDOMUXEN_A(1'b1),
        .CASDOMUXEN_B(1'b1),
        .CASDOUTA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTA_UNCONNECTED [31:0]),
        .CASDOUTB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTB_UNCONNECTED [31:0]),
        .CASDOUTPA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTPA_UNCONNECTED [3:0]),
        .CASDOUTPB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTPB_UNCONNECTED [3:0]),
        .CASINDBITERR(1'b0),
        .CASINSBITERR(1'b0),
        .CASOREGIMUXA(1'b0),
        .CASOREGIMUXB(1'b0),
        .CASOREGIMUXEN_A(1'b1),
        .CASOREGIMUXEN_B(1'b1),
        .CASOUTDBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASOUTDBITERR_UNCONNECTED ),
        .CASOUTSBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASOUTSBITERR_UNCONNECTED ),
        .CLKARDCLK(clka),
        .CLKBWRCLK(clka),
        .DBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_DBITERR_UNCONNECTED ),
        .DINADIN(dina[31:0]),
        .DINBDIN(dina[63:32]),
        .DINPADINP(dina[67:64]),
        .DINPBDINP(dina[71:68]),
        .DOUTADOUT(doutb[31:0]),
        .DOUTBDOUT(doutb[63:32]),
        .DOUTPADOUTP(doutb[67:64]),
        .DOUTPBDOUTP(doutb[71:68]),
        .ECCPARITY(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_ECCPARITY_UNCONNECTED [7:0]),
        .ECCPIPECE(1'b1),
        .ENARDEN(enb),
        .ENBWREN(1'b1),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDADDRECC(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_RDADDRECC_UNCONNECTED [8:0]),
        .REGCEAREGCE(regceb),
        .REGCEB(1'b0),
        .RSTRAMARSTRAM(1'b0),
        .RSTRAMB(1'b0),
        .RSTREGARSTREG(rstb),
        .RSTREGB(1'b0),
        .SBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_SBITERR_UNCONNECTED ),
        .SLEEP(1'b0),
        .WEA({1'b0,1'b0,1'b0,1'b0}),
        .WEBWE({wea,wea,wea,wea,wea,wea,wea,wea}));
  (* \MEM.PORTA.ADDRESS_BEGIN  = "0" *) 
  (* \MEM.PORTA.ADDRESS_END  = "511" *) 
  (* \MEM.PORTA.DATA_BIT_LAYOUT  = "p8_d64" *) 
  (* \MEM.PORTA.DATA_LSB  = "72" *) 
  (* \MEM.PORTA.DATA_MSB  = "143" *) 
  (* \MEM.PORTB.ADDRESS_BEGIN  = "0" *) 
  (* \MEM.PORTB.ADDRESS_END  = "511" *) 
  (* \MEM.PORTB.DATA_BIT_LAYOUT  = "p8_d64" *) 
  (* \MEM.PORTB.DATA_LSB  = "72" *) 
  (* \MEM.PORTB.DATA_MSB  = "143" *) 
  (* METHODOLOGY_DRC_VIOS = "" *) 
  (* RDADDR_COLLISION_HWCONFIG = "DELAYED_WRITE" *) 
  (* RTL_RAM_BITS = "18816" *) 
  (* RTL_RAM_NAME = "U0/I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/GEN_INCLUDE_MM2S_SF.I_RD_SF/I_DATA_FIFO/BLK_MEM.I_SYNC_FIFOGEN_FIFO/xpm_fifo_instance.xpm_fifo_sync_inst/xpm_fifo_base_inst/gen_sdpram.xpm_memory_base_inst/gen_wr_a.gen_word_narrow.mem_reg_1" *) 
  (* RTL_RAM_TYPE = "RAM_SDP" *) 
  (* ram_addr_begin = "0" *) 
  (* ram_addr_end = "511" *) 
  (* ram_offset = "0" *) 
  (* ram_slice_begin = "72" *) 
  (* ram_slice_end = "143" *) 
  RAMB36E2 #(
    .CASCADE_ORDER_A("NONE"),
    .CASCADE_ORDER_B("NONE"),
    .CLOCK_DOMAINS("COMMON"),
    .DOA_REG(1),
    .DOB_REG(1),
    .ENADDRENA("FALSE"),
    .ENADDRENB("FALSE"),
    .EN_ECC_PIPE("FALSE"),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .INITP_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_07(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_08(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_09(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_07(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_08(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_09(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_10(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_11(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_12(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_13(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_14(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_15(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_16(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_17(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_18(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_19(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_20(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_21(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_22(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_23(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_24(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_25(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_26(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_27(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_28(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_29(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_30(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_31(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_32(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_33(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_34(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_35(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_36(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_37(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_38(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_39(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_40(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_41(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_42(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_43(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_44(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_45(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_46(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_47(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_48(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_49(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_50(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_51(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_52(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_53(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_54(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_55(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_56(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_57(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_58(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_59(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_60(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_61(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_62(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_63(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_64(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_65(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_66(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_67(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_68(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_69(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_70(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_71(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_72(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_73(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_74(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_75(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_76(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_77(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_78(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_79(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_A(36'h000000000),
    .INIT_B(36'h000000000),
    .INIT_FILE("NONE"),
    .RDADDRCHANGEA("FALSE"),
    .RDADDRCHANGEB("FALSE"),
    .READ_WIDTH_A(72),
    .READ_WIDTH_B(0),
    .RSTREG_PRIORITY_A("RSTREG"),
    .RSTREG_PRIORITY_B("RSTREG"),
    .SIM_COLLISION_CHECK("ALL"),
    .SLEEP_ASYNC("FALSE"),
    .SRVAL_A(36'h000000000),
    .SRVAL_B(36'h000000000),
    .WRITE_MODE_A("NO_CHANGE"),
    .WRITE_MODE_B("NO_CHANGE"),
    .WRITE_WIDTH_A(0),
    .WRITE_WIDTH_B(72)) 
    \gen_wr_a.gen_word_narrow.mem_reg_1 
       (.ADDRARDADDR({1'b0,1'b0,addrb,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ADDRBWRADDR({1'b0,1'b0,addra,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ADDRENA(1'b1),
        .ADDRENB(1'b1),
        .CASDIMUXA(1'b0),
        .CASDIMUXB(1'b0),
        .CASDINA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINA_UNCONNECTED [31:0]),
        .CASDINB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINB_UNCONNECTED [31:0]),
        .CASDINPA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINPA_UNCONNECTED [3:0]),
        .CASDINPB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINPB_UNCONNECTED [3:0]),
        .CASDOMUXA(1'b0),
        .CASDOMUXB(1'b0),
        .CASDOMUXEN_A(1'b1),
        .CASDOMUXEN_B(1'b1),
        .CASDOUTA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTA_UNCONNECTED [31:0]),
        .CASDOUTB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTB_UNCONNECTED [31:0]),
        .CASDOUTPA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTPA_UNCONNECTED [3:0]),
        .CASDOUTPB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTPB_UNCONNECTED [3:0]),
        .CASINDBITERR(1'b0),
        .CASINSBITERR(1'b0),
        .CASOREGIMUXA(1'b0),
        .CASOREGIMUXB(1'b0),
        .CASOREGIMUXEN_A(1'b1),
        .CASOREGIMUXEN_B(1'b1),
        .CASOUTDBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASOUTDBITERR_UNCONNECTED ),
        .CASOUTSBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASOUTSBITERR_UNCONNECTED ),
        .CLKARDCLK(clka),
        .CLKBWRCLK(clka),
        .DBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_DBITERR_UNCONNECTED ),
        .DINADIN(dina[103:72]),
        .DINBDIN(dina[135:104]),
        .DINPADINP(dina[139:136]),
        .DINPBDINP(dina[143:140]),
        .DOUTADOUT(doutb[103:72]),
        .DOUTBDOUT(doutb[135:104]),
        .DOUTPADOUTP(doutb[139:136]),
        .DOUTPBDOUTP(doutb[143:140]),
        .ECCPARITY(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_ECCPARITY_UNCONNECTED [7:0]),
        .ECCPIPECE(1'b1),
        .ENARDEN(enb),
        .ENBWREN(1'b1),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDADDRECC(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_RDADDRECC_UNCONNECTED [8:0]),
        .REGCEAREGCE(regceb),
        .REGCEB(1'b0),
        .RSTRAMARSTRAM(1'b0),
        .RSTRAMB(1'b0),
        .RSTREGARSTREG(rstb),
        .RSTREGB(1'b0),
        .SBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_SBITERR_UNCONNECTED ),
        .SLEEP(1'b0),
        .WEA({1'b0,1'b0,1'b0,1'b0}),
        .WEBWE({wea,wea,wea,wea,wea,wea,wea,wea}));
  (* \MEM.PORTA.ADDRESS_BEGIN  = "0" *) 
  (* \MEM.PORTA.ADDRESS_END  = "511" *) 
  (* \MEM.PORTA.DATA_BIT_LAYOUT  = "p0_d3" *) 
  (* \MEM.PORTA.DATA_LSB  = "144" *) 
  (* \MEM.PORTA.DATA_MSB  = "146" *) 
  (* \MEM.PORTB.ADDRESS_BEGIN  = "0" *) 
  (* \MEM.PORTB.ADDRESS_END  = "511" *) 
  (* \MEM.PORTB.DATA_BIT_LAYOUT  = "p0_d3" *) 
  (* \MEM.PORTB.DATA_LSB  = "144" *) 
  (* \MEM.PORTB.DATA_MSB  = "146" *) 
  (* METHODOLOGY_DRC_VIOS = "" *) 
  (* RDADDR_COLLISION_HWCONFIG = "DELAYED_WRITE" *) 
  (* RTL_RAM_BITS = "18816" *) 
  (* RTL_RAM_NAME = "U0/I_PRMRY_DATAMOVER/GEN_MM2S_FULL.I_MM2S_FULL_WRAPPER/GEN_INCLUDE_MM2S_SF.I_RD_SF/I_DATA_FIFO/BLK_MEM.I_SYNC_FIFOGEN_FIFO/xpm_fifo_instance.xpm_fifo_sync_inst/xpm_fifo_base_inst/gen_sdpram.xpm_memory_base_inst/gen_wr_a.gen_word_narrow.mem_reg_2" *) 
  (* RTL_RAM_TYPE = "RAM_SDP" *) 
  (* ram_addr_begin = "0" *) 
  (* ram_addr_end = "511" *) 
  (* ram_offset = "0" *) 
  (* ram_slice_begin = "144" *) 
  (* ram_slice_end = "146" *) 
  RAMB18E2 #(
    .CASCADE_ORDER_A("NONE"),
    .CASCADE_ORDER_B("NONE"),
    .CLOCK_DOMAINS("COMMON"),
    .DOA_REG(1),
    .DOB_REG(0),
    .ENADDRENA("FALSE"),
    .ENADDRENB("FALSE"),
    .INITP_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_07(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_07(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_08(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_09(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_10(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_11(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_12(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_13(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_14(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_15(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_16(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_17(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_18(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_19(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_20(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_21(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_22(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_23(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_24(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_25(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_26(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_27(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_28(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_29(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_30(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_31(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_32(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_33(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_34(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_35(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_36(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_37(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_38(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_39(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_A(18'h00000),
    .INIT_B(18'h00000),
    .INIT_FILE("NONE"),
    .RDADDRCHANGEA("FALSE"),
    .RDADDRCHANGEB("FALSE"),
    .READ_WIDTH_A(36),
    .READ_WIDTH_B(0),
    .RSTREG_PRIORITY_A("RSTREG"),
    .RSTREG_PRIORITY_B("RSTREG"),
    .SIM_COLLISION_CHECK("ALL"),
    .SLEEP_ASYNC("FALSE"),
    .SRVAL_A(18'h00000),
    .SRVAL_B(18'h00000),
    .WRITE_MODE_A("NO_CHANGE"),
    .WRITE_MODE_B("NO_CHANGE"),
    .WRITE_WIDTH_A(0),
    .WRITE_WIDTH_B(36)) 
    \gen_wr_a.gen_word_narrow.mem_reg_2 
       (.ADDRARDADDR({1'b0,1'b0,addrb,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ADDRBWRADDR({1'b0,1'b0,addra,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ADDRENA(1'b1),
        .ADDRENB(1'b1),
        .CASDIMUXA(1'b0),
        .CASDIMUXB(1'b0),
        .CASDINA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINA_UNCONNECTED [15:0]),
        .CASDINB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINB_UNCONNECTED [15:0]),
        .CASDINPA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINPA_UNCONNECTED [1:0]),
        .CASDINPB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINPB_UNCONNECTED [1:0]),
        .CASDOMUXA(1'b0),
        .CASDOMUXB(1'b0),
        .CASDOMUXEN_A(1'b1),
        .CASDOMUXEN_B(1'b1),
        .CASDOUTA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTA_UNCONNECTED [15:0]),
        .CASDOUTB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTB_UNCONNECTED [15:0]),
        .CASDOUTPA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTPA_UNCONNECTED [1:0]),
        .CASDOUTPB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTPB_UNCONNECTED [1:0]),
        .CASOREGIMUXA(1'b0),
        .CASOREGIMUXB(1'b0),
        .CASOREGIMUXEN_A(1'b1),
        .CASOREGIMUXEN_B(1'b1),
        .CLKARDCLK(clka),
        .CLKBWRCLK(clka),
        .DINADIN({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,dina[146:144]}),
        .DINBDIN({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .DINPADINP({1'b1,1'b1}),
        .DINPBDINP({1'b1,1'b1}),
        .DOUTADOUT({\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTADOUT_UNCONNECTED [15:3],doutb[146:144]}),
        .DOUTBDOUT(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTBDOUT_UNCONNECTED [15:0]),
        .DOUTPADOUTP(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTPADOUTP_UNCONNECTED [1:0]),
        .DOUTPBDOUTP(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTPBDOUTP_UNCONNECTED [1:0]),
        .ENARDEN(enb),
        .ENBWREN(1'b1),
        .REGCEAREGCE(regceb),
        .REGCEB(1'b1),
        .RSTRAMARSTRAM(1'b0),
        .RSTRAMB(1'b0),
        .RSTREGARSTREG(rstb),
        .RSTREGB(1'b0),
        .SLEEP(1'b0),
        .WEA({1'b0,1'b0}),
        .WEBWE({wea,wea,wea,wea}));
endmodule

(* ADDR_WIDTH_A = "4" *) (* ADDR_WIDTH_B = "4" *) (* AUTO_SLEEP_TIME = "0" *) 
(* BYTE_WRITE_WIDTH_A = "23" *) (* BYTE_WRITE_WIDTH_B = "23" *) (* CASCADE_HEIGHT = "0" *) 
(* CLOCKING_MODE = "0" *) (* ECC_BIT_RANGE = "[7:0]" *) (* ECC_MODE = "0" *) 
(* ECC_TYPE = "NONE" *) (* IGNORE_INIT_SYNTH = "0" *) (* MAX_NUM_CHAR = "0" *) 
(* MEMORY_INIT_FILE = "none" *) (* MEMORY_INIT_PARAM = "" *) (* MEMORY_OPTIMIZATION = "true" *) 
(* MEMORY_PRIMITIVE = "0" *) (* MEMORY_SIZE = "368" *) (* MEMORY_TYPE = "1" *) 
(* MESSAGE_CONTROL = "0" *) (* NUM_CHAR_LOC = "0" *) (* ORIG_REF_NAME = "xpm_memory_base" *) 
(* P_ECC_MODE = "no_ecc" *) (* P_ENABLE_BYTE_WRITE_A = "0" *) (* P_ENABLE_BYTE_WRITE_B = "0" *) 
(* P_MAX_DEPTH_DATA = "16" *) (* P_MEMORY_OPT = "yes" *) (* P_MEMORY_PRIMITIVE = "auto" *) 
(* P_MIN_WIDTH_DATA = "23" *) (* P_MIN_WIDTH_DATA_A = "23" *) (* P_MIN_WIDTH_DATA_B = "23" *) 
(* P_MIN_WIDTH_DATA_ECC = "23" *) (* P_MIN_WIDTH_DATA_LDW = "4" *) (* P_MIN_WIDTH_DATA_SHFT = "23" *) 
(* P_NUM_COLS_WRITE_A = "1" *) (* P_NUM_COLS_WRITE_B = "1" *) (* P_NUM_ROWS_READ_A = "1" *) 
(* P_NUM_ROWS_READ_B = "1" *) (* P_NUM_ROWS_WRITE_A = "1" *) (* P_NUM_ROWS_WRITE_B = "1" *) 
(* P_SDP_WRITE_MODE = "yes" *) (* P_WIDTH_ADDR_LSB_READ_A = "0" *) (* P_WIDTH_ADDR_LSB_READ_B = "0" *) 
(* P_WIDTH_ADDR_LSB_WRITE_A = "0" *) (* P_WIDTH_ADDR_LSB_WRITE_B = "0" *) (* P_WIDTH_ADDR_READ_A = "4" *) 
(* P_WIDTH_ADDR_READ_B = "4" *) (* P_WIDTH_ADDR_WRITE_A = "4" *) (* P_WIDTH_ADDR_WRITE_B = "4" *) 
(* P_WIDTH_COL_WRITE_A = "23" *) (* P_WIDTH_COL_WRITE_B = "23" *) (* RAM_DECOMP = "auto" *) 
(* READ_DATA_WIDTH_A = "23" *) (* READ_DATA_WIDTH_B = "23" *) (* READ_LATENCY_A = "2" *) 
(* READ_LATENCY_B = "2" *) (* READ_RESET_VALUE_A = "0" *) (* READ_RESET_VALUE_B = "0" *) 
(* RST_MODE_A = "SYNC" *) (* RST_MODE_B = "SYNC" *) (* SIM_ASSERT_CHK = "0" *) 
(* USE_EMBEDDED_CONSTRAINT = "0" *) (* USE_MEM_INIT = "0" *) (* USE_MEM_INIT_MMI = "0" *) 
(* VERSION = "0" *) (* WAKEUP_TIME = "0" *) (* WRITE_DATA_WIDTH_A = "23" *) 
(* WRITE_DATA_WIDTH_B = "23" *) (* WRITE_MODE_A = "2" *) (* WRITE_MODE_B = "2" *) 
(* WRITE_PROTECT = "1" *) (* XPM_MODULE = "TRUE" *) (* keep_hierarchy = "soft" *) 
(* rsta_loop_iter = "24" *) (* rstb_loop_iter = "24" *) 
module design_1_axi_dma_0_0_xpm_memory_base__parameterized0
   (sleep,
    clka,
    rsta,
    ena,
    regcea,
    wea,
    addra,
    dina,
    injectsbiterra,
    injectdbiterra,
    douta,
    sbiterra,
    dbiterra,
    clkb,
    rstb,
    enb,
    regceb,
    web,
    addrb,
    dinb,
    injectsbiterrb,
    injectdbiterrb,
    doutb,
    sbiterrb,
    dbiterrb);
  input sleep;
  input clka;
  input rsta;
  input ena;
  input regcea;
  input [0:0]wea;
  input [3:0]addra;
  input [22:0]dina;
  input injectsbiterra;
  input injectdbiterra;
  output [22:0]douta;
  output sbiterra;
  output dbiterra;
  input clkb;
  input rstb;
  input enb;
  input regceb;
  input [0:0]web;
  input [3:0]addrb;
  input [22:0]dinb;
  input injectsbiterrb;
  input injectdbiterrb;
  output [22:0]doutb;
  output sbiterrb;
  output dbiterrb;

  wire \<const0> ;
  wire [3:0]addra;
  wire [3:0]addrb;
  wire clka;
  wire [22:0]dina;
  wire [22:0]doutb;
  wire enb;
  wire [22:0]\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg ;
  wire [22:0]\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 ;
  wire regceb;
  wire rstb;
  wire sleep;
  wire [0:0]wea;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_0_13_DOH_UNCONNECTED ;
  wire [1:1]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_14_22_DOE_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_14_22_DOF_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_14_22_DOG_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_14_22_DOH_UNCONNECTED ;

  assign dbiterra = \<const0> ;
  assign dbiterrb = \<const0> ;
  assign douta[22] = \<const0> ;
  assign douta[21] = \<const0> ;
  assign douta[20] = \<const0> ;
  assign douta[19] = \<const0> ;
  assign douta[18] = \<const0> ;
  assign douta[17] = \<const0> ;
  assign douta[16] = \<const0> ;
  assign douta[15] = \<const0> ;
  assign douta[14] = \<const0> ;
  assign douta[13] = \<const0> ;
  assign douta[12] = \<const0> ;
  assign douta[11] = \<const0> ;
  assign douta[10] = \<const0> ;
  assign douta[9] = \<const0> ;
  assign douta[8] = \<const0> ;
  assign douta[7] = \<const0> ;
  assign douta[6] = \<const0> ;
  assign douta[5] = \<const0> ;
  assign douta[4] = \<const0> ;
  assign douta[3] = \<const0> ;
  assign douta[2] = \<const0> ;
  assign douta[1] = \<const0> ;
  assign douta[0] = \<const0> ;
  assign sbiterra = \<const0> ;
  assign sbiterrb = \<const0> ;
  GND GND
       (.G(\<const0> ));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][0] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [0]),
        .Q(doutb[0]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [10]),
        .Q(doutb[10]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][11] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [11]),
        .Q(doutb[11]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][12] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [12]),
        .Q(doutb[12]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][13] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [13]),
        .Q(doutb[13]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][14] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [14]),
        .Q(doutb[14]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][15] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [15]),
        .Q(doutb[15]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][16] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [16]),
        .Q(doutb[16]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][17] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [17]),
        .Q(doutb[17]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][18] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [18]),
        .Q(doutb[18]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][19] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [19]),
        .Q(doutb[19]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][1] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [1]),
        .Q(doutb[1]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][20] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [20]),
        .Q(doutb[20]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][21] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [21]),
        .Q(doutb[21]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][22] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [22]),
        .Q(doutb[22]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][2] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [2]),
        .Q(doutb[2]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][3] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [3]),
        .Q(doutb[3]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [4]),
        .Q(doutb[4]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][5] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [5]),
        .Q(doutb[5]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][6] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [6]),
        .Q(doutb[6]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [7]),
        .Q(doutb[7]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [8]),
        .Q(doutb[8]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][9] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [9]),
        .Q(doutb[9]),
        .R(rstb));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[0] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [0]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [0]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[10] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [10]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [10]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[11] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [11]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [11]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[12] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [12]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [12]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[13] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [13]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [13]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[14] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [14]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [14]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[15] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [15]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [15]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[16] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [16]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [16]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[17] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [17]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [17]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[18] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [18]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [18]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[19] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [19]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [19]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[1] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [1]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [1]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[20] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [20]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [20]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[21] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [21]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [21]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[22] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [22]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [22]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[2] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [2]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [2]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[3] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [3]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [3]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[4] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [4]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [4]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[5] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [5]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [5]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[6] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [6]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [6]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[7] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [7]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [7]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[8] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [8]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [8]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[9] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [9]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [9]),
        .R(1'b0));
  (* METHODOLOGY_DRC_VIOS = "" *) 
  (* RTL_RAM_BITS = "368" *) 
  (* RTL_RAM_NAME = "gen_wr_a.gen_word_narrow.mem_reg_0_15_0_13" *) 
  (* RTL_RAM_TYPE = "RAM_SDP" *) 
  (* ram_addr_begin = "0" *) 
  (* ram_addr_end = "15" *) 
  (* ram_offset = "0" *) 
  (* ram_slice_begin = "0" *) 
  (* ram_slice_end = "13" *) 
  RAM32M16 #(
    .INIT_A(64'h0000000000000000),
    .INIT_B(64'h0000000000000000),
    .INIT_C(64'h0000000000000000),
    .INIT_D(64'h0000000000000000),
    .INIT_E(64'h0000000000000000),
    .INIT_F(64'h0000000000000000),
    .INIT_G(64'h0000000000000000),
    .INIT_H(64'h0000000000000000)) 
    \gen_wr_a.gen_word_narrow.mem_reg_0_15_0_13 
       (.ADDRA({1'b0,addrb}),
        .ADDRB({1'b0,addrb}),
        .ADDRC({1'b0,addrb}),
        .ADDRD({1'b0,addrb}),
        .ADDRE({1'b0,addrb}),
        .ADDRF({1'b0,addrb}),
        .ADDRG({1'b0,addrb}),
        .ADDRH({1'b0,addra}),
        .DIA(dina[1:0]),
        .DIB(dina[3:2]),
        .DIC(dina[5:4]),
        .DID(dina[7:6]),
        .DIE(dina[9:8]),
        .DIF(dina[11:10]),
        .DIG(dina[13:12]),
        .DIH({1'b0,1'b0}),
        .DOA(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [1:0]),
        .DOB(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [3:2]),
        .DOC(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [5:4]),
        .DOD(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [7:6]),
        .DOE(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [9:8]),
        .DOF(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [11:10]),
        .DOG(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [13:12]),
        .DOH(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_0_13_DOH_UNCONNECTED [1:0]),
        .WCLK(clka),
        .WE(wea));
  (* METHODOLOGY_DRC_VIOS = "" *) 
  (* RTL_RAM_BITS = "368" *) 
  (* RTL_RAM_NAME = "gen_wr_a.gen_word_narrow.mem_reg_0_15_14_22" *) 
  (* RTL_RAM_TYPE = "RAM_SDP" *) 
  (* ram_addr_begin = "0" *) 
  (* ram_addr_end = "15" *) 
  (* ram_offset = "0" *) 
  (* ram_slice_begin = "14" *) 
  (* ram_slice_end = "22" *) 
  RAM32M16 #(
    .INIT_A(64'h0000000000000000),
    .INIT_B(64'h0000000000000000),
    .INIT_C(64'h0000000000000000),
    .INIT_D(64'h0000000000000000),
    .INIT_E(64'h0000000000000000),
    .INIT_F(64'h0000000000000000),
    .INIT_G(64'h0000000000000000),
    .INIT_H(64'h0000000000000000)) 
    \gen_wr_a.gen_word_narrow.mem_reg_0_15_14_22 
       (.ADDRA({1'b0,addrb}),
        .ADDRB({1'b0,addrb}),
        .ADDRC({1'b0,addrb}),
        .ADDRD({1'b0,addrb}),
        .ADDRE({1'b0,addrb}),
        .ADDRF({1'b0,addrb}),
        .ADDRG({1'b0,addrb}),
        .ADDRH({1'b0,addra}),
        .DIA(dina[15:14]),
        .DIB(dina[17:16]),
        .DIC(dina[19:18]),
        .DID(dina[21:20]),
        .DIE({1'b0,dina[22]}),
        .DIF({1'b0,1'b0}),
        .DIG({1'b0,1'b0}),
        .DIH({1'b0,1'b0}),
        .DOA(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [15:14]),
        .DOB(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [17:16]),
        .DOC(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [19:18]),
        .DOD(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [21:20]),
        .DOE({\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_14_22_DOE_UNCONNECTED [1],\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [22]}),
        .DOF(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_14_22_DOF_UNCONNECTED [1:0]),
        .DOG(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_14_22_DOG_UNCONNECTED [1:0]),
        .DOH(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_14_22_DOH_UNCONNECTED [1:0]),
        .WCLK(clka),
        .WE(wea));
endmodule

(* ADDR_WIDTH_A = "4" *) (* ADDR_WIDTH_B = "4" *) (* AUTO_SLEEP_TIME = "0" *) 
(* BYTE_WRITE_WIDTH_A = "11" *) (* BYTE_WRITE_WIDTH_B = "11" *) (* CASCADE_HEIGHT = "0" *) 
(* CLOCKING_MODE = "0" *) (* ECC_BIT_RANGE = "[7:0]" *) (* ECC_MODE = "0" *) 
(* ECC_TYPE = "NONE" *) (* IGNORE_INIT_SYNTH = "0" *) (* MAX_NUM_CHAR = "0" *) 
(* MEMORY_INIT_FILE = "none" *) (* MEMORY_INIT_PARAM = "" *) (* MEMORY_OPTIMIZATION = "true" *) 
(* MEMORY_PRIMITIVE = "0" *) (* MEMORY_SIZE = "176" *) (* MEMORY_TYPE = "1" *) 
(* MESSAGE_CONTROL = "0" *) (* NUM_CHAR_LOC = "0" *) (* ORIG_REF_NAME = "xpm_memory_base" *) 
(* P_ECC_MODE = "no_ecc" *) (* P_ENABLE_BYTE_WRITE_A = "0" *) (* P_ENABLE_BYTE_WRITE_B = "0" *) 
(* P_MAX_DEPTH_DATA = "16" *) (* P_MEMORY_OPT = "yes" *) (* P_MEMORY_PRIMITIVE = "auto" *) 
(* P_MIN_WIDTH_DATA = "11" *) (* P_MIN_WIDTH_DATA_A = "11" *) (* P_MIN_WIDTH_DATA_B = "11" *) 
(* P_MIN_WIDTH_DATA_ECC = "11" *) (* P_MIN_WIDTH_DATA_LDW = "4" *) (* P_MIN_WIDTH_DATA_SHFT = "11" *) 
(* P_NUM_COLS_WRITE_A = "1" *) (* P_NUM_COLS_WRITE_B = "1" *) (* P_NUM_ROWS_READ_A = "1" *) 
(* P_NUM_ROWS_READ_B = "1" *) (* P_NUM_ROWS_WRITE_A = "1" *) (* P_NUM_ROWS_WRITE_B = "1" *) 
(* P_SDP_WRITE_MODE = "yes" *) (* P_WIDTH_ADDR_LSB_READ_A = "0" *) (* P_WIDTH_ADDR_LSB_READ_B = "0" *) 
(* P_WIDTH_ADDR_LSB_WRITE_A = "0" *) (* P_WIDTH_ADDR_LSB_WRITE_B = "0" *) (* P_WIDTH_ADDR_READ_A = "4" *) 
(* P_WIDTH_ADDR_READ_B = "4" *) (* P_WIDTH_ADDR_WRITE_A = "4" *) (* P_WIDTH_ADDR_WRITE_B = "4" *) 
(* P_WIDTH_COL_WRITE_A = "11" *) (* P_WIDTH_COL_WRITE_B = "11" *) (* RAM_DECOMP = "auto" *) 
(* READ_DATA_WIDTH_A = "11" *) (* READ_DATA_WIDTH_B = "11" *) (* READ_LATENCY_A = "2" *) 
(* READ_LATENCY_B = "2" *) (* READ_RESET_VALUE_A = "0" *) (* READ_RESET_VALUE_B = "0" *) 
(* RST_MODE_A = "SYNC" *) (* RST_MODE_B = "SYNC" *) (* SIM_ASSERT_CHK = "0" *) 
(* USE_EMBEDDED_CONSTRAINT = "0" *) (* USE_MEM_INIT = "0" *) (* USE_MEM_INIT_MMI = "0" *) 
(* VERSION = "0" *) (* WAKEUP_TIME = "0" *) (* WRITE_DATA_WIDTH_A = "11" *) 
(* WRITE_DATA_WIDTH_B = "11" *) (* WRITE_MODE_A = "2" *) (* WRITE_MODE_B = "2" *) 
(* WRITE_PROTECT = "1" *) (* XPM_MODULE = "TRUE" *) (* keep_hierarchy = "soft" *) 
(* rsta_loop_iter = "12" *) (* rstb_loop_iter = "12" *) 
module design_1_axi_dma_0_0_xpm_memory_base__parameterized1
   (sleep,
    clka,
    rsta,
    ena,
    regcea,
    wea,
    addra,
    dina,
    injectsbiterra,
    injectdbiterra,
    douta,
    sbiterra,
    dbiterra,
    clkb,
    rstb,
    enb,
    regceb,
    web,
    addrb,
    dinb,
    injectsbiterrb,
    injectdbiterrb,
    doutb,
    sbiterrb,
    dbiterrb);
  input sleep;
  input clka;
  input rsta;
  input ena;
  input regcea;
  input [0:0]wea;
  input [3:0]addra;
  input [10:0]dina;
  input injectsbiterra;
  input injectdbiterra;
  output [10:0]douta;
  output sbiterra;
  output dbiterra;
  input clkb;
  input rstb;
  input enb;
  input regceb;
  input [0:0]web;
  input [3:0]addrb;
  input [10:0]dinb;
  input injectsbiterrb;
  input injectdbiterrb;
  output [10:0]doutb;
  output sbiterrb;
  output dbiterrb;

  wire \<const0> ;
  wire [3:0]addra;
  wire [3:0]addrb;
  wire clka;
  wire [10:0]dina;
  wire [10:0]doutb;
  wire enb;
  wire [10:0]\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg ;
  wire [10:0]\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 ;
  wire regceb;
  wire rstb;
  wire sleep;
  wire [0:0]wea;
  wire [1:1]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_0_10_DOF_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_0_10_DOG_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_0_10_DOH_UNCONNECTED ;

  assign dbiterra = \<const0> ;
  assign dbiterrb = \<const0> ;
  assign douta[10] = \<const0> ;
  assign douta[9] = \<const0> ;
  assign douta[8] = \<const0> ;
  assign douta[7] = \<const0> ;
  assign douta[6] = \<const0> ;
  assign douta[5] = \<const0> ;
  assign douta[4] = \<const0> ;
  assign douta[3] = \<const0> ;
  assign douta[2] = \<const0> ;
  assign douta[1] = \<const0> ;
  assign douta[0] = \<const0> ;
  assign sbiterra = \<const0> ;
  assign sbiterrb = \<const0> ;
  GND GND
       (.G(\<const0> ));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][0] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [0]),
        .Q(doutb[0]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][10] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [10]),
        .Q(doutb[10]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][1] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [1]),
        .Q(doutb[1]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][2] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [2]),
        .Q(doutb[2]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][3] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [3]),
        .Q(doutb[3]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][4] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [4]),
        .Q(doutb[4]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][5] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [5]),
        .Q(doutb[5]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][6] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [6]),
        .Q(doutb[6]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][7] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [7]),
        .Q(doutb[7]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][8] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [8]),
        .Q(doutb[8]),
        .R(rstb));
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_doutb_pipe.gen_stage.doutb_pipe_reg[0][9] 
       (.C(clka),
        .CE(regceb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [9]),
        .Q(doutb[9]),
        .R(rstb));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[0] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [0]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [0]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[10] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [10]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [10]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[1] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [1]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [1]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[2] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [2]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [2]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[3] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [3]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [3]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[4] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [4]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [4]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[5] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [5]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [5]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[6] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [6]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [6]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[7] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [7]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [7]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[8] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [8]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [8]),
        .R(1'b0));
  (* dram_emb_xdc = "no" *) 
  FDRE #(
    .INIT(1'b0)) 
    \gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg[9] 
       (.C(clka),
        .CE(enb),
        .D(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [9]),
        .Q(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg [9]),
        .R(1'b0));
  (* METHODOLOGY_DRC_VIOS = "" *) 
  (* RTL_RAM_BITS = "176" *) 
  (* RTL_RAM_NAME = "gen_wr_a.gen_word_narrow.mem_reg_0_15_0_10" *) 
  (* RTL_RAM_TYPE = "RAM_SDP" *) 
  (* ram_addr_begin = "0" *) 
  (* ram_addr_end = "15" *) 
  (* ram_offset = "0" *) 
  (* ram_slice_begin = "0" *) 
  (* ram_slice_end = "10" *) 
  RAM32M16 #(
    .INIT_A(64'h0000000000000000),
    .INIT_B(64'h0000000000000000),
    .INIT_C(64'h0000000000000000),
    .INIT_D(64'h0000000000000000),
    .INIT_E(64'h0000000000000000),
    .INIT_F(64'h0000000000000000),
    .INIT_G(64'h0000000000000000),
    .INIT_H(64'h0000000000000000)) 
    \gen_wr_a.gen_word_narrow.mem_reg_0_15_0_10 
       (.ADDRA({1'b0,addrb}),
        .ADDRB({1'b0,addrb}),
        .ADDRC({1'b0,addrb}),
        .ADDRD({1'b0,addrb}),
        .ADDRE({1'b0,addrb}),
        .ADDRF({1'b0,addrb}),
        .ADDRG({1'b0,addrb}),
        .ADDRH({1'b0,addra}),
        .DIA(dina[1:0]),
        .DIB(dina[3:2]),
        .DIC(dina[5:4]),
        .DID(dina[7:6]),
        .DIE(dina[9:8]),
        .DIF({1'b0,dina[10]}),
        .DIG({1'b0,1'b0}),
        .DIH({1'b0,1'b0}),
        .DOA(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [1:0]),
        .DOB(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [3:2]),
        .DOC(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [5:4]),
        .DOD(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [7:6]),
        .DOE(\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [9:8]),
        .DOF({\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_0_10_DOF_UNCONNECTED [1],\gen_rd_b.gen_rd_b_synth_template.gen_nc_narrow_pipe.doutb_reg_reg0 [10]}),
        .DOG(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_0_10_DOG_UNCONNECTED [1:0]),
        .DOH(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_15_0_10_DOH_UNCONNECTED [1:0]),
        .WCLK(clka),
        .WE(wea));
endmodule

(* ADDR_WIDTH_A = "7" *) (* ADDR_WIDTH_B = "7" *) (* AUTO_SLEEP_TIME = "0" *) 
(* BYTE_WRITE_WIDTH_A = "146" *) (* BYTE_WRITE_WIDTH_B = "146" *) (* CASCADE_HEIGHT = "0" *) 
(* CLOCKING_MODE = "0" *) (* ECC_BIT_RANGE = "[7:0]" *) (* ECC_MODE = "0" *) 
(* ECC_TYPE = "NONE" *) (* IGNORE_INIT_SYNTH = "0" *) (* MAX_NUM_CHAR = "0" *) 
(* MEMORY_INIT_FILE = "none" *) (* MEMORY_INIT_PARAM = "" *) (* MEMORY_OPTIMIZATION = "true" *) 
(* MEMORY_PRIMITIVE = "2" *) (* MEMORY_SIZE = "18688" *) (* MEMORY_TYPE = "1" *) 
(* MESSAGE_CONTROL = "0" *) (* NUM_CHAR_LOC = "0" *) (* ORIG_REF_NAME = "xpm_memory_base" *) 
(* P_ECC_MODE = "no_ecc" *) (* P_ENABLE_BYTE_WRITE_A = "0" *) (* P_ENABLE_BYTE_WRITE_B = "0" *) 
(* P_MAX_DEPTH_DATA = "128" *) (* P_MEMORY_OPT = "yes" *) (* P_MEMORY_PRIMITIVE = "block" *) 
(* P_MIN_WIDTH_DATA = "146" *) (* P_MIN_WIDTH_DATA_A = "146" *) (* P_MIN_WIDTH_DATA_B = "146" *) 
(* P_MIN_WIDTH_DATA_ECC = "146" *) (* P_MIN_WIDTH_DATA_LDW = "4" *) (* P_MIN_WIDTH_DATA_SHFT = "146" *) 
(* P_NUM_COLS_WRITE_A = "1" *) (* P_NUM_COLS_WRITE_B = "1" *) (* P_NUM_ROWS_READ_A = "1" *) 
(* P_NUM_ROWS_READ_B = "1" *) (* P_NUM_ROWS_WRITE_A = "1" *) (* P_NUM_ROWS_WRITE_B = "1" *) 
(* P_SDP_WRITE_MODE = "no" *) (* P_WIDTH_ADDR_LSB_READ_A = "0" *) (* P_WIDTH_ADDR_LSB_READ_B = "0" *) 
(* P_WIDTH_ADDR_LSB_WRITE_A = "0" *) (* P_WIDTH_ADDR_LSB_WRITE_B = "0" *) (* P_WIDTH_ADDR_READ_A = "7" *) 
(* P_WIDTH_ADDR_READ_B = "7" *) (* P_WIDTH_ADDR_WRITE_A = "7" *) (* P_WIDTH_ADDR_WRITE_B = "7" *) 
(* P_WIDTH_COL_WRITE_A = "146" *) (* P_WIDTH_COL_WRITE_B = "146" *) (* RAM_DECOMP = "auto" *) 
(* READ_DATA_WIDTH_A = "146" *) (* READ_DATA_WIDTH_B = "146" *) (* READ_LATENCY_A = "2" *) 
(* READ_LATENCY_B = "2" *) (* READ_RESET_VALUE_A = "0" *) (* READ_RESET_VALUE_B = "0" *) 
(* RST_MODE_A = "SYNC" *) (* RST_MODE_B = "SYNC" *) (* SIM_ASSERT_CHK = "0" *) 
(* USE_EMBEDDED_CONSTRAINT = "0" *) (* USE_MEM_INIT = "0" *) (* USE_MEM_INIT_MMI = "0" *) 
(* VERSION = "0" *) (* WAKEUP_TIME = "0" *) (* WRITE_DATA_WIDTH_A = "146" *) 
(* WRITE_DATA_WIDTH_B = "146" *) (* WRITE_MODE_A = "2" *) (* WRITE_MODE_B = "2" *) 
(* WRITE_PROTECT = "1" *) (* XPM_MODULE = "TRUE" *) (* keep_hierarchy = "soft" *) 
(* rsta_loop_iter = "148" *) (* rstb_loop_iter = "148" *) 
module design_1_axi_dma_0_0_xpm_memory_base__parameterized2
   (sleep,
    clka,
    rsta,
    ena,
    regcea,
    wea,
    addra,
    dina,
    injectsbiterra,
    injectdbiterra,
    douta,
    sbiterra,
    dbiterra,
    clkb,
    rstb,
    enb,
    regceb,
    web,
    addrb,
    dinb,
    injectsbiterrb,
    injectdbiterrb,
    doutb,
    sbiterrb,
    dbiterrb);
  input sleep;
  input clka;
  input rsta;
  input ena;
  input regcea;
  input [0:0]wea;
  input [6:0]addra;
  input [145:0]dina;
  input injectsbiterra;
  input injectdbiterra;
  output [145:0]douta;
  output sbiterra;
  output dbiterra;
  input clkb;
  input rstb;
  input enb;
  input regceb;
  input [0:0]web;
  input [6:0]addrb;
  input [145:0]dinb;
  input injectsbiterrb;
  input injectdbiterrb;
  output [145:0]doutb;
  output sbiterrb;
  output dbiterrb;

  wire \<const0> ;
  wire [6:0]addra;
  wire [6:0]addrb;
  wire clka;
  wire [145:0]dina;
  wire [145:0]doutb;
  wire enb;
  wire regceb;
  wire rstb;
  wire sleep;
  wire [0:0]wea;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASOUTDBITERR_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASOUTSBITERR_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_0_DBITERR_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_0_SBITERR_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINA_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINB_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINPA_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINPB_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTA_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTB_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTPA_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTPB_UNCONNECTED ;
  wire [7:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_ECCPARITY_UNCONNECTED ;
  wire [8:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_RDADDRECC_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASOUTDBITERR_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASOUTSBITERR_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_1_DBITERR_UNCONNECTED ;
  wire \NLW_gen_wr_a.gen_word_narrow.mem_reg_1_SBITERR_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINA_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINB_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINPA_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINPB_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTA_UNCONNECTED ;
  wire [31:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTB_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTPA_UNCONNECTED ;
  wire [3:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTPB_UNCONNECTED ;
  wire [7:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_ECCPARITY_UNCONNECTED ;
  wire [8:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_RDADDRECC_UNCONNECTED ;
  wire [15:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINA_UNCONNECTED ;
  wire [15:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINB_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINPA_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINPB_UNCONNECTED ;
  wire [15:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTA_UNCONNECTED ;
  wire [15:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTB_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTPA_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTPB_UNCONNECTED ;
  wire [15:2]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTADOUT_UNCONNECTED ;
  wire [15:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTBDOUT_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTPADOUTP_UNCONNECTED ;
  wire [1:0]\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTPBDOUTP_UNCONNECTED ;

  assign dbiterra = \<const0> ;
  assign dbiterrb = \<const0> ;
  assign douta[145] = \<const0> ;
  assign douta[144] = \<const0> ;
  assign douta[143] = \<const0> ;
  assign douta[142] = \<const0> ;
  assign douta[141] = \<const0> ;
  assign douta[140] = \<const0> ;
  assign douta[139] = \<const0> ;
  assign douta[138] = \<const0> ;
  assign douta[137] = \<const0> ;
  assign douta[136] = \<const0> ;
  assign douta[135] = \<const0> ;
  assign douta[134] = \<const0> ;
  assign douta[133] = \<const0> ;
  assign douta[132] = \<const0> ;
  assign douta[131] = \<const0> ;
  assign douta[130] = \<const0> ;
  assign douta[129] = \<const0> ;
  assign douta[128] = \<const0> ;
  assign douta[127] = \<const0> ;
  assign douta[126] = \<const0> ;
  assign douta[125] = \<const0> ;
  assign douta[124] = \<const0> ;
  assign douta[123] = \<const0> ;
  assign douta[122] = \<const0> ;
  assign douta[121] = \<const0> ;
  assign douta[120] = \<const0> ;
  assign douta[119] = \<const0> ;
  assign douta[118] = \<const0> ;
  assign douta[117] = \<const0> ;
  assign douta[116] = \<const0> ;
  assign douta[115] = \<const0> ;
  assign douta[114] = \<const0> ;
  assign douta[113] = \<const0> ;
  assign douta[112] = \<const0> ;
  assign douta[111] = \<const0> ;
  assign douta[110] = \<const0> ;
  assign douta[109] = \<const0> ;
  assign douta[108] = \<const0> ;
  assign douta[107] = \<const0> ;
  assign douta[106] = \<const0> ;
  assign douta[105] = \<const0> ;
  assign douta[104] = \<const0> ;
  assign douta[103] = \<const0> ;
  assign douta[102] = \<const0> ;
  assign douta[101] = \<const0> ;
  assign douta[100] = \<const0> ;
  assign douta[99] = \<const0> ;
  assign douta[98] = \<const0> ;
  assign douta[97] = \<const0> ;
  assign douta[96] = \<const0> ;
  assign douta[95] = \<const0> ;
  assign douta[94] = \<const0> ;
  assign douta[93] = \<const0> ;
  assign douta[92] = \<const0> ;
  assign douta[91] = \<const0> ;
  assign douta[90] = \<const0> ;
  assign douta[89] = \<const0> ;
  assign douta[88] = \<const0> ;
  assign douta[87] = \<const0> ;
  assign douta[86] = \<const0> ;
  assign douta[85] = \<const0> ;
  assign douta[84] = \<const0> ;
  assign douta[83] = \<const0> ;
  assign douta[82] = \<const0> ;
  assign douta[81] = \<const0> ;
  assign douta[80] = \<const0> ;
  assign douta[79] = \<const0> ;
  assign douta[78] = \<const0> ;
  assign douta[77] = \<const0> ;
  assign douta[76] = \<const0> ;
  assign douta[75] = \<const0> ;
  assign douta[74] = \<const0> ;
  assign douta[73] = \<const0> ;
  assign douta[72] = \<const0> ;
  assign douta[71] = \<const0> ;
  assign douta[70] = \<const0> ;
  assign douta[69] = \<const0> ;
  assign douta[68] = \<const0> ;
  assign douta[67] = \<const0> ;
  assign douta[66] = \<const0> ;
  assign douta[65] = \<const0> ;
  assign douta[64] = \<const0> ;
  assign douta[63] = \<const0> ;
  assign douta[62] = \<const0> ;
  assign douta[61] = \<const0> ;
  assign douta[60] = \<const0> ;
  assign douta[59] = \<const0> ;
  assign douta[58] = \<const0> ;
  assign douta[57] = \<const0> ;
  assign douta[56] = \<const0> ;
  assign douta[55] = \<const0> ;
  assign douta[54] = \<const0> ;
  assign douta[53] = \<const0> ;
  assign douta[52] = \<const0> ;
  assign douta[51] = \<const0> ;
  assign douta[50] = \<const0> ;
  assign douta[49] = \<const0> ;
  assign douta[48] = \<const0> ;
  assign douta[47] = \<const0> ;
  assign douta[46] = \<const0> ;
  assign douta[45] = \<const0> ;
  assign douta[44] = \<const0> ;
  assign douta[43] = \<const0> ;
  assign douta[42] = \<const0> ;
  assign douta[41] = \<const0> ;
  assign douta[40] = \<const0> ;
  assign douta[39] = \<const0> ;
  assign douta[38] = \<const0> ;
  assign douta[37] = \<const0> ;
  assign douta[36] = \<const0> ;
  assign douta[35] = \<const0> ;
  assign douta[34] = \<const0> ;
  assign douta[33] = \<const0> ;
  assign douta[32] = \<const0> ;
  assign douta[31] = \<const0> ;
  assign douta[30] = \<const0> ;
  assign douta[29] = \<const0> ;
  assign douta[28] = \<const0> ;
  assign douta[27] = \<const0> ;
  assign douta[26] = \<const0> ;
  assign douta[25] = \<const0> ;
  assign douta[24] = \<const0> ;
  assign douta[23] = \<const0> ;
  assign douta[22] = \<const0> ;
  assign douta[21] = \<const0> ;
  assign douta[20] = \<const0> ;
  assign douta[19] = \<const0> ;
  assign douta[18] = \<const0> ;
  assign douta[17] = \<const0> ;
  assign douta[16] = \<const0> ;
  assign douta[15] = \<const0> ;
  assign douta[14] = \<const0> ;
  assign douta[13] = \<const0> ;
  assign douta[12] = \<const0> ;
  assign douta[11] = \<const0> ;
  assign douta[10] = \<const0> ;
  assign douta[9] = \<const0> ;
  assign douta[8] = \<const0> ;
  assign douta[7] = \<const0> ;
  assign douta[6] = \<const0> ;
  assign douta[5] = \<const0> ;
  assign douta[4] = \<const0> ;
  assign douta[3] = \<const0> ;
  assign douta[2] = \<const0> ;
  assign douta[1] = \<const0> ;
  assign douta[0] = \<const0> ;
  assign sbiterra = \<const0> ;
  assign sbiterrb = \<const0> ;
  GND GND
       (.G(\<const0> ));
  (* \MEM.PORTA.ADDRESS_BEGIN  = "0" *) 
  (* \MEM.PORTA.ADDRESS_END  = "511" *) 
  (* \MEM.PORTA.DATA_BIT_LAYOUT  = "p8_d64" *) 
  (* \MEM.PORTA.DATA_LSB  = "0" *) 
  (* \MEM.PORTA.DATA_MSB  = "71" *) 
  (* \MEM.PORTB.ADDRESS_BEGIN  = "0" *) 
  (* \MEM.PORTB.ADDRESS_END  = "511" *) 
  (* \MEM.PORTB.DATA_BIT_LAYOUT  = "p8_d64" *) 
  (* \MEM.PORTB.DATA_LSB  = "0" *) 
  (* \MEM.PORTB.DATA_MSB  = "71" *) 
  (* METHODOLOGY_DRC_VIOS = "" *) 
  (* RDADDR_COLLISION_HWCONFIG = "DELAYED_WRITE" *) 
  (* RTL_RAM_BITS = "18688" *) 
  (* RTL_RAM_NAME = "U0/I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT/I_DATA_FIFO/BLK_MEM.I_SYNC_FIFOGEN_FIFO/xpm_fifo_instance.xpm_fifo_sync_inst/xpm_fifo_base_inst/gen_sdpram.xpm_memory_base_inst/gen_wr_a.gen_word_narrow.mem_reg_0" *) 
  (* RTL_RAM_TYPE = "RAM_SDP" *) 
  (* ram_addr_begin = "0" *) 
  (* ram_addr_end = "511" *) 
  (* ram_offset = "0" *) 
  (* ram_slice_begin = "0" *) 
  (* ram_slice_end = "71" *) 
  RAMB36E2 #(
    .CASCADE_ORDER_A("NONE"),
    .CASCADE_ORDER_B("NONE"),
    .CLOCK_DOMAINS("COMMON"),
    .DOA_REG(1),
    .DOB_REG(1),
    .ENADDRENA("FALSE"),
    .ENADDRENB("FALSE"),
    .EN_ECC_PIPE("FALSE"),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .INITP_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_07(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_08(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_09(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_07(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_08(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_09(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_10(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_11(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_12(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_13(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_14(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_15(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_16(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_17(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_18(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_19(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_20(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_21(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_22(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_23(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_24(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_25(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_26(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_27(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_28(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_29(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_30(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_31(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_32(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_33(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_34(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_35(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_36(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_37(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_38(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_39(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_40(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_41(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_42(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_43(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_44(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_45(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_46(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_47(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_48(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_49(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_50(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_51(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_52(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_53(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_54(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_55(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_56(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_57(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_58(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_59(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_60(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_61(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_62(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_63(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_64(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_65(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_66(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_67(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_68(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_69(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_70(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_71(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_72(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_73(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_74(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_75(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_76(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_77(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_78(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_79(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_A(36'h000000000),
    .INIT_B(36'h000000000),
    .INIT_FILE("NONE"),
    .RDADDRCHANGEA("FALSE"),
    .RDADDRCHANGEB("FALSE"),
    .READ_WIDTH_A(72),
    .READ_WIDTH_B(0),
    .RSTREG_PRIORITY_A("RSTREG"),
    .RSTREG_PRIORITY_B("RSTREG"),
    .SIM_COLLISION_CHECK("ALL"),
    .SLEEP_ASYNC("FALSE"),
    .SRVAL_A(36'h000000000),
    .SRVAL_B(36'h000000000),
    .WRITE_MODE_A("NO_CHANGE"),
    .WRITE_MODE_B("NO_CHANGE"),
    .WRITE_WIDTH_A(0),
    .WRITE_WIDTH_B(72)) 
    \gen_wr_a.gen_word_narrow.mem_reg_0 
       (.ADDRARDADDR({1'b0,1'b0,addrb,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ADDRBWRADDR({1'b0,1'b0,addra,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ADDRENA(1'b1),
        .ADDRENB(1'b1),
        .CASDIMUXA(1'b0),
        .CASDIMUXB(1'b0),
        .CASDINA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINA_UNCONNECTED [31:0]),
        .CASDINB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINB_UNCONNECTED [31:0]),
        .CASDINPA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINPA_UNCONNECTED [3:0]),
        .CASDINPB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDINPB_UNCONNECTED [3:0]),
        .CASDOMUXA(1'b0),
        .CASDOMUXB(1'b0),
        .CASDOMUXEN_A(1'b1),
        .CASDOMUXEN_B(1'b1),
        .CASDOUTA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTA_UNCONNECTED [31:0]),
        .CASDOUTB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTB_UNCONNECTED [31:0]),
        .CASDOUTPA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTPA_UNCONNECTED [3:0]),
        .CASDOUTPB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASDOUTPB_UNCONNECTED [3:0]),
        .CASINDBITERR(1'b0),
        .CASINSBITERR(1'b0),
        .CASOREGIMUXA(1'b0),
        .CASOREGIMUXB(1'b0),
        .CASOREGIMUXEN_A(1'b1),
        .CASOREGIMUXEN_B(1'b1),
        .CASOUTDBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASOUTDBITERR_UNCONNECTED ),
        .CASOUTSBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_CASOUTSBITERR_UNCONNECTED ),
        .CLKARDCLK(clka),
        .CLKBWRCLK(clka),
        .DBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_DBITERR_UNCONNECTED ),
        .DINADIN(dina[31:0]),
        .DINBDIN(dina[63:32]),
        .DINPADINP(dina[67:64]),
        .DINPBDINP(dina[71:68]),
        .DOUTADOUT(doutb[31:0]),
        .DOUTBDOUT(doutb[63:32]),
        .DOUTPADOUTP(doutb[67:64]),
        .DOUTPBDOUTP(doutb[71:68]),
        .ECCPARITY(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_ECCPARITY_UNCONNECTED [7:0]),
        .ECCPIPECE(1'b1),
        .ENARDEN(enb),
        .ENBWREN(1'b1),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDADDRECC(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_RDADDRECC_UNCONNECTED [8:0]),
        .REGCEAREGCE(regceb),
        .REGCEB(1'b0),
        .RSTRAMARSTRAM(1'b0),
        .RSTRAMB(1'b0),
        .RSTREGARSTREG(rstb),
        .RSTREGB(1'b0),
        .SBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_0_SBITERR_UNCONNECTED ),
        .SLEEP(1'b0),
        .WEA({1'b0,1'b0,1'b0,1'b0}),
        .WEBWE({wea,wea,wea,wea,wea,wea,wea,wea}));
  (* \MEM.PORTA.ADDRESS_BEGIN  = "0" *) 
  (* \MEM.PORTA.ADDRESS_END  = "511" *) 
  (* \MEM.PORTA.DATA_BIT_LAYOUT  = "p8_d64" *) 
  (* \MEM.PORTA.DATA_LSB  = "72" *) 
  (* \MEM.PORTA.DATA_MSB  = "143" *) 
  (* \MEM.PORTB.ADDRESS_BEGIN  = "0" *) 
  (* \MEM.PORTB.ADDRESS_END  = "511" *) 
  (* \MEM.PORTB.DATA_BIT_LAYOUT  = "p8_d64" *) 
  (* \MEM.PORTB.DATA_LSB  = "72" *) 
  (* \MEM.PORTB.DATA_MSB  = "143" *) 
  (* METHODOLOGY_DRC_VIOS = "" *) 
  (* RDADDR_COLLISION_HWCONFIG = "DELAYED_WRITE" *) 
  (* RTL_RAM_BITS = "18688" *) 
  (* RTL_RAM_NAME = "U0/I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT/I_DATA_FIFO/BLK_MEM.I_SYNC_FIFOGEN_FIFO/xpm_fifo_instance.xpm_fifo_sync_inst/xpm_fifo_base_inst/gen_sdpram.xpm_memory_base_inst/gen_wr_a.gen_word_narrow.mem_reg_1" *) 
  (* RTL_RAM_TYPE = "RAM_SDP" *) 
  (* ram_addr_begin = "0" *) 
  (* ram_addr_end = "511" *) 
  (* ram_offset = "0" *) 
  (* ram_slice_begin = "72" *) 
  (* ram_slice_end = "143" *) 
  RAMB36E2 #(
    .CASCADE_ORDER_A("NONE"),
    .CASCADE_ORDER_B("NONE"),
    .CLOCK_DOMAINS("COMMON"),
    .DOA_REG(1),
    .DOB_REG(1),
    .ENADDRENA("FALSE"),
    .ENADDRENB("FALSE"),
    .EN_ECC_PIPE("FALSE"),
    .EN_ECC_READ("FALSE"),
    .EN_ECC_WRITE("FALSE"),
    .INITP_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_07(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_08(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_09(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_0F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_07(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_08(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_09(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_10(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_11(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_12(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_13(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_14(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_15(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_16(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_17(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_18(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_19(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_20(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_21(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_22(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_23(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_24(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_25(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_26(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_27(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_28(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_29(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_30(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_31(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_32(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_33(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_34(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_35(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_36(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_37(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_38(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_39(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_40(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_41(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_42(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_43(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_44(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_45(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_46(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_47(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_48(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_49(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_4F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_50(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_51(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_52(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_53(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_54(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_55(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_56(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_57(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_58(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_59(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_5F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_60(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_61(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_62(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_63(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_64(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_65(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_66(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_67(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_68(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_69(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_6F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_70(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_71(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_72(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_73(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_74(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_75(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_76(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_77(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_78(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_79(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_7F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_A(36'h000000000),
    .INIT_B(36'h000000000),
    .INIT_FILE("NONE"),
    .RDADDRCHANGEA("FALSE"),
    .RDADDRCHANGEB("FALSE"),
    .READ_WIDTH_A(72),
    .READ_WIDTH_B(0),
    .RSTREG_PRIORITY_A("RSTREG"),
    .RSTREG_PRIORITY_B("RSTREG"),
    .SIM_COLLISION_CHECK("ALL"),
    .SLEEP_ASYNC("FALSE"),
    .SRVAL_A(36'h000000000),
    .SRVAL_B(36'h000000000),
    .WRITE_MODE_A("NO_CHANGE"),
    .WRITE_MODE_B("NO_CHANGE"),
    .WRITE_WIDTH_A(0),
    .WRITE_WIDTH_B(72)) 
    \gen_wr_a.gen_word_narrow.mem_reg_1 
       (.ADDRARDADDR({1'b0,1'b0,addrb,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ADDRBWRADDR({1'b0,1'b0,addra,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ADDRENA(1'b1),
        .ADDRENB(1'b1),
        .CASDIMUXA(1'b0),
        .CASDIMUXB(1'b0),
        .CASDINA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINA_UNCONNECTED [31:0]),
        .CASDINB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINB_UNCONNECTED [31:0]),
        .CASDINPA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINPA_UNCONNECTED [3:0]),
        .CASDINPB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDINPB_UNCONNECTED [3:0]),
        .CASDOMUXA(1'b0),
        .CASDOMUXB(1'b0),
        .CASDOMUXEN_A(1'b1),
        .CASDOMUXEN_B(1'b1),
        .CASDOUTA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTA_UNCONNECTED [31:0]),
        .CASDOUTB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTB_UNCONNECTED [31:0]),
        .CASDOUTPA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTPA_UNCONNECTED [3:0]),
        .CASDOUTPB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASDOUTPB_UNCONNECTED [3:0]),
        .CASINDBITERR(1'b0),
        .CASINSBITERR(1'b0),
        .CASOREGIMUXA(1'b0),
        .CASOREGIMUXB(1'b0),
        .CASOREGIMUXEN_A(1'b1),
        .CASOREGIMUXEN_B(1'b1),
        .CASOUTDBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASOUTDBITERR_UNCONNECTED ),
        .CASOUTSBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_CASOUTSBITERR_UNCONNECTED ),
        .CLKARDCLK(clka),
        .CLKBWRCLK(clka),
        .DBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_DBITERR_UNCONNECTED ),
        .DINADIN(dina[103:72]),
        .DINBDIN(dina[135:104]),
        .DINPADINP(dina[139:136]),
        .DINPBDINP(dina[143:140]),
        .DOUTADOUT(doutb[103:72]),
        .DOUTBDOUT(doutb[135:104]),
        .DOUTPADOUTP(doutb[139:136]),
        .DOUTPBDOUTP(doutb[143:140]),
        .ECCPARITY(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_ECCPARITY_UNCONNECTED [7:0]),
        .ECCPIPECE(1'b1),
        .ENARDEN(enb),
        .ENBWREN(1'b1),
        .INJECTDBITERR(1'b0),
        .INJECTSBITERR(1'b0),
        .RDADDRECC(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_RDADDRECC_UNCONNECTED [8:0]),
        .REGCEAREGCE(regceb),
        .REGCEB(1'b0),
        .RSTRAMARSTRAM(1'b0),
        .RSTRAMB(1'b0),
        .RSTREGARSTREG(rstb),
        .RSTREGB(1'b0),
        .SBITERR(\NLW_gen_wr_a.gen_word_narrow.mem_reg_1_SBITERR_UNCONNECTED ),
        .SLEEP(1'b0),
        .WEA({1'b0,1'b0,1'b0,1'b0}),
        .WEBWE({wea,wea,wea,wea,wea,wea,wea,wea}));
  (* \MEM.PORTA.ADDRESS_BEGIN  = "0" *) 
  (* \MEM.PORTA.ADDRESS_END  = "511" *) 
  (* \MEM.PORTA.DATA_BIT_LAYOUT  = "p0_d2" *) 
  (* \MEM.PORTA.DATA_LSB  = "144" *) 
  (* \MEM.PORTA.DATA_MSB  = "145" *) 
  (* \MEM.PORTB.ADDRESS_BEGIN  = "0" *) 
  (* \MEM.PORTB.ADDRESS_END  = "511" *) 
  (* \MEM.PORTB.DATA_BIT_LAYOUT  = "p0_d2" *) 
  (* \MEM.PORTB.DATA_LSB  = "144" *) 
  (* \MEM.PORTB.DATA_MSB  = "145" *) 
  (* METHODOLOGY_DRC_VIOS = "" *) 
  (* RDADDR_COLLISION_HWCONFIG = "DELAYED_WRITE" *) 
  (* RTL_RAM_BITS = "18688" *) 
  (* RTL_RAM_NAME = "U0/I_PRMRY_DATAMOVER/GEN_S2MM_FULL.I_S2MM_FULL_WRAPPER/GEN_ENABLE_INDET_BTT_SF.I_INDET_BTT/I_DATA_FIFO/BLK_MEM.I_SYNC_FIFOGEN_FIFO/xpm_fifo_instance.xpm_fifo_sync_inst/xpm_fifo_base_inst/gen_sdpram.xpm_memory_base_inst/gen_wr_a.gen_word_narrow.mem_reg_2" *) 
  (* RTL_RAM_TYPE = "RAM_SDP" *) 
  (* ram_addr_begin = "0" *) 
  (* ram_addr_end = "511" *) 
  (* ram_offset = "0" *) 
  (* ram_slice_begin = "144" *) 
  (* ram_slice_end = "145" *) 
  RAMB18E2 #(
    .CASCADE_ORDER_A("NONE"),
    .CASCADE_ORDER_B("NONE"),
    .CLOCK_DOMAINS("COMMON"),
    .DOA_REG(1),
    .DOB_REG(0),
    .ENADDRENA("FALSE"),
    .ENADDRENB("FALSE"),
    .INITP_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INITP_07(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_00(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_01(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_02(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_03(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_04(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_05(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_06(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_07(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_08(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_09(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_0F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_10(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_11(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_12(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_13(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_14(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_15(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_16(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_17(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_18(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_19(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_1F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_20(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_21(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_22(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_23(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_24(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_25(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_26(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_27(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_28(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_29(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_2F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_30(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_31(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_32(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_33(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_34(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_35(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_36(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_37(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_38(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_39(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3A(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3B(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3C(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3D(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3E(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_3F(256'h0000000000000000000000000000000000000000000000000000000000000000),
    .INIT_A(18'h00000),
    .INIT_B(18'h00000),
    .INIT_FILE("NONE"),
    .RDADDRCHANGEA("FALSE"),
    .RDADDRCHANGEB("FALSE"),
    .READ_WIDTH_A(36),
    .READ_WIDTH_B(0),
    .RSTREG_PRIORITY_A("RSTREG"),
    .RSTREG_PRIORITY_B("RSTREG"),
    .SIM_COLLISION_CHECK("ALL"),
    .SLEEP_ASYNC("FALSE"),
    .SRVAL_A(18'h00000),
    .SRVAL_B(18'h00000),
    .WRITE_MODE_A("NO_CHANGE"),
    .WRITE_MODE_B("NO_CHANGE"),
    .WRITE_WIDTH_A(0),
    .WRITE_WIDTH_B(36)) 
    \gen_wr_a.gen_word_narrow.mem_reg_2 
       (.ADDRARDADDR({1'b0,1'b0,addrb,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ADDRBWRADDR({1'b0,1'b0,addra,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .ADDRENA(1'b1),
        .ADDRENB(1'b1),
        .CASDIMUXA(1'b0),
        .CASDIMUXB(1'b0),
        .CASDINA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINA_UNCONNECTED [15:0]),
        .CASDINB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINB_UNCONNECTED [15:0]),
        .CASDINPA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINPA_UNCONNECTED [1:0]),
        .CASDINPB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDINPB_UNCONNECTED [1:0]),
        .CASDOMUXA(1'b0),
        .CASDOMUXB(1'b0),
        .CASDOMUXEN_A(1'b1),
        .CASDOMUXEN_B(1'b1),
        .CASDOUTA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTA_UNCONNECTED [15:0]),
        .CASDOUTB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTB_UNCONNECTED [15:0]),
        .CASDOUTPA(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTPA_UNCONNECTED [1:0]),
        .CASDOUTPB(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_CASDOUTPB_UNCONNECTED [1:0]),
        .CASOREGIMUXA(1'b0),
        .CASOREGIMUXB(1'b0),
        .CASOREGIMUXEN_A(1'b1),
        .CASOREGIMUXEN_B(1'b1),
        .CLKARDCLK(clka),
        .CLKBWRCLK(clka),
        .DINADIN({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,dina[145:144]}),
        .DINBDIN({1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1,1'b1}),
        .DINPADINP({1'b1,1'b1}),
        .DINPBDINP({1'b1,1'b1}),
        .DOUTADOUT({\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTADOUT_UNCONNECTED [15:2],doutb[145:144]}),
        .DOUTBDOUT(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTBDOUT_UNCONNECTED [15:0]),
        .DOUTPADOUTP(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTPADOUTP_UNCONNECTED [1:0]),
        .DOUTPBDOUTP(\NLW_gen_wr_a.gen_word_narrow.mem_reg_2_DOUTPBDOUTP_UNCONNECTED [1:0]),
        .ENARDEN(enb),
        .ENBWREN(1'b1),
        .REGCEAREGCE(regceb),
        .REGCEB(1'b1),
        .RSTRAMARSTRAM(1'b0),
        .RSTRAMB(1'b0),
        .RSTREGARSTREG(rstb),
        .RSTREGB(1'b0),
        .SLEEP(1'b0),
        .WEA({1'b0,1'b0}),
        .WEBWE({wea,wea,wea,wea}));
endmodule
`ifndef GLBL
`define GLBL
`timescale  1 ps / 1 ps

module glbl ();

    parameter ROC_WIDTH = 100000;
    parameter TOC_WIDTH = 0;
    parameter GRES_WIDTH = 10000;
    parameter GRES_START = 10000;

//--------   STARTUP Globals --------------
    wire GSR;
    wire GTS;
    wire GWE;
    wire PRLD;
    wire GRESTORE;
    tri1 p_up_tmp;
    tri (weak1, strong0) PLL_LOCKG = p_up_tmp;

    wire PROGB_GLBL;
    wire CCLKO_GLBL;
    wire FCSBO_GLBL;
    wire [3:0] DO_GLBL;
    wire [3:0] DI_GLBL;
   
    reg GSR_int;
    reg GTS_int;
    reg PRLD_int;
    reg GRESTORE_int;

//--------   JTAG Globals --------------
    wire JTAG_TDO_GLBL;
    wire JTAG_TCK_GLBL;
    wire JTAG_TDI_GLBL;
    wire JTAG_TMS_GLBL;
    wire JTAG_TRST_GLBL;

    reg JTAG_CAPTURE_GLBL;
    reg JTAG_RESET_GLBL;
    reg JTAG_SHIFT_GLBL;
    reg JTAG_UPDATE_GLBL;
    reg JTAG_RUNTEST_GLBL;

    reg JTAG_SEL1_GLBL = 0;
    reg JTAG_SEL2_GLBL = 0 ;
    reg JTAG_SEL3_GLBL = 0;
    reg JTAG_SEL4_GLBL = 0;

    reg JTAG_USER_TDO1_GLBL = 1'bz;
    reg JTAG_USER_TDO2_GLBL = 1'bz;
    reg JTAG_USER_TDO3_GLBL = 1'bz;
    reg JTAG_USER_TDO4_GLBL = 1'bz;

    assign (strong1, weak0) GSR = GSR_int;
    assign (strong1, weak0) GTS = GTS_int;
    assign (weak1, weak0) PRLD = PRLD_int;
    assign (strong1, weak0) GRESTORE = GRESTORE_int;

    initial begin
	GSR_int = 1'b1;
	PRLD_int = 1'b1;
	#(ROC_WIDTH)
	GSR_int = 1'b0;
	PRLD_int = 1'b0;
    end

    initial begin
	GTS_int = 1'b1;
	#(TOC_WIDTH)
	GTS_int = 1'b0;
    end

    initial begin 
	GRESTORE_int = 1'b0;
	#(GRES_START);
	GRESTORE_int = 1'b1;
	#(GRES_WIDTH);
	GRESTORE_int = 1'b0;
    end

endmodule
`endif
