# Explicação

Assim como C, Verilog tem operadores OR bit a bit (`|`) e OR lógico (`||`) diferentes. Como estamos trabalhando com um bit aqui, não importa qual escolhemos.