<html>
<head>
<title>
Modélisation du rendement de fabrication de circuits intégrés VLSI CMOS - Frederic Duvivier
</title>

	       <!*** Definition des meta pour l'indexation ***>

<meta name="Auteur" content=" Frederic Duvivier ">
<meta name="Titre" content=" Modélisation du rendement de fabrication de circuits intégrés VLSI CMOS ">
<meta name="Title" content="  ">
<meta name="Departement" content=" Electronique ">

<meta name="Directeur" content=" Jean-Jacques Charlot et Bernard Burtschy ">
<meta name="Laboratoire" content="  ">
<meta name="Universite" content="  ">

<meta name="Resume" content="  Pour avoir un modèle efficace pour comparer et prédire les rendements de différents produits issus d'un même procédé de fabrication, il est nécessaire de disposer d'un grand nombre paramètres tels que l'aire critique de chaque niveau de masque, les rendements élémentaires de chaque étape de procédé, etc... Obtenir leur valeurs dans un contexte industriel est la plupart du temps très difficile et le modèle de rendement résultant devient très lourd à exploiter. Des modèles simplifiés ont été proposés mais leur souplesse d'emploi est souvent obtenue au détriment  de leur précision. La plupart d'entre-eux considèrent que l'aire critique est proportionnelle à la surface de la puce. D'autres utilisent plutôt le nombre de transistors comme critère pour comparer les rendements d'ASIC fabriqués dans les mêmes conditions. Nous proposons un nouveau jeu de paramètres extraits des dessins de masque de chaque puce qui permet de prédire le rendement d'un nouveau type de puce pour un procédé de fabrication donné. Cette proposition s'appuie sur les résultats de différentes techniques statistiques appliquées à une base de données constituée d'environ un million de puces.odélisation du rendement de fabrication de 	circuits intégrés VLSI CMOS ">
<meta name="Abstract" content="  In order to have an efficient yield model to compare and predict yields of different products for a fixed manufacturing process, it is necessary to measure a lot of parameters such as critical area of each mask level, yields of elementary process steps, etc...Obtaining values of all the required parameters in an industrial context is often very difficult, and the resulting yield model becomes almost useless, and at least very cumbersome to exploit. Simpler models have been proposed that often tradeoff simplicity for precision of the results. Most of these assume that the chip critical area is proportional to the die area. Other have used the number of transistors as a yardstick to compare chip yields for ASICs generated with a common design system. We will propose a new set of parameters derived from the layout of each chip that may be used to assess the yield of a new IC based on a known manufacturing process. This proposal is based on the results of several efficient statistical techniques that will be described, applied to a database of approximately one million chips.
 ">
<meta name="Motcle" content="  ">
<meta name="Photo" content=" http:// ">
<meta name="Page" content=" http:// ">
<meta name="Statut" content=" Soutenue ">
<meta name="Date" content="  3 mai 95 ">
<meta name="Lieu" content="  ">
<meta name="Login" content=" doctorat ">


</head>

  <body BGCOLOR="#ffffff" text="#101077" LINK="#000fff" 
  VLINK="#7070ff"><font size=+1></body>

	            <!*** Presentation ***>

  <h1 align=center>
  <IMG SRC="../gif/graduate.gif" align=left border=0>
  <A HREF="#anglais">
  <IMG SRC="http://www.enst.fr/images/english.gif" align=right border=0>
  </A>
  Modélisation du rendement de fabrication de circuits intégrés VLSI CMOS  </h1>
  <IMG SRC="../gif/lignes/oranj.gif" align=left>
  <br> <br><h2 align="right"> Auteur :   Frederic Duvivier<br></h2>
             <h3 align="right">Th&egrave;se de  l'ENST </h3> 
             <h3 align="right">D&eacute;partement    Electronique<br>
             </h3><br clear=all> <h3><br>R&eacute;sum&eacute : </h3> Pour avoir un modèle efficace pour comparer et prédire les rendements de différents produits issus d'un même procédé de fabrication, il est nécessaire de disposer d'un grand nombre paramètres tels que l'aire critique de chaque niveau de masque, les rendements élémentaires de chaque étape de procédé, etc... Obtenir leur valeurs dans un contexte industriel est la plupart du temps très difficile et le modèle de rendement résultant devient très lourd à exploiter. Des modèles simplifiés ont été proposés mais leur souplesse d'emploi est souvent obtenue au détriment  de leur précision. La plupart d'entre-eux considèrent que l'aire critique est proportionnelle à la surface de la puce. D'autres utilisent plutôt le nombre de transistors comme critère pour comparer les rendements d'ASIC fabriqués dans les mêmes conditions. Nous proposons un nouveau jeu de paramètres extraits des dessins de masque de chaque puce qui permet de prédire le rendement d'un nouveau type de puce pour un procédé de fabrication donné. Cette proposition s'appuie sur les résultats de différentes techniques statistiques appliquées à une base de données constituée d'environ un million de puces.odélisation du rendement de fabrication de 	circuits intégrés VLSI CMOS
              <H3> Mot-Cl&eacute;s :</H3> 
               <h3> <br> Directeur de la th&egrave;se : Jean-Jacques Charlot et Bernard Burtschy </h3>
               <hr> <h3> Th&egrave;se Soutenue  
                    <br><i>Date de soutenance :   3 mai 95</i></h3> <A NAME="anglais"> <br><align="left">
              <IMG SRC="../gif/lignes/oranj.gif">
              <H2> Title : </H2> <H3> Abstract :</H3>  In order to have an efficient yield model to compare and predict yields of different products for a fixed manufacturing process, it is necessary to measure a lot of parameters such as critical area of each mask level, yields of elementary process steps, etc...Obtaining values of all the required parameters in an industrial context is often very difficult, and the resulting yield model becomes almost useless, and at least very cumbersome to exploit. Simpler models have been proposed that often tradeoff simplicity for precision of the results. Most of these assume that the chip critical area is proportional to the die area. Other have used the number of transistors as a yardstick to compare chip yields for ASICs generated with a common design system. We will propose a new set of parameters derived from the layout of each chip that may be used to assess the yield of a new IC based on a known manufacturing process. This proposal is based on the results of several efficient statistical techniques that will be described, applied to a database of approximately one million chips.
 <br>
              <align="left">
               <IMG SRC="../gif/lignes/oranj.gif">
	              <!*** Liens possibles ***>

             <h4> <A HREF="../theses_enst.html">
              Effectuer une nouvelle recherche ?</A>
              <br></h4> </h4>
                </body>
                </html>