TimeQuest Timing Analyzer report for CommTB
Tue Apr 05 10:51:19 2016
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk'
 29. Slow 1200mV 0C Model Hold: 'clk'
 30. Slow 1200mV 0C Model Recovery: 'clk'
 31. Slow 1200mV 0C Model Removal: 'clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk'
 44. Fast 1200mV 0C Model Hold: 'clk'
 45. Fast 1200mV 0C Model Recovery: 'clk'
 46. Fast 1200mV 0C Model Removal: 'clk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; CommTB                                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 352.98 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -1.833 ; -99.273            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.436 ; -60.747               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.664 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -82.000                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                        ;
+--------+---------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.833 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.766      ;
; -1.833 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.766      ;
; -1.833 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.766      ;
; -1.833 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.766      ;
; -1.833 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.766      ;
; -1.833 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.766      ;
; -1.833 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.766      ;
; -1.833 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.766      ;
; -1.833 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.766      ;
; -1.833 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.766      ;
; -1.833 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.766      ;
; -1.833 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.766      ;
; -1.804 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.804 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.804 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.804 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.804 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.804 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.804 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.804 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.804 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.804 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.804 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.804 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.737      ;
; -1.794 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; clk          ; clk         ; 1.000        ; -0.069     ; 2.720      ;
; -1.792 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; clk          ; clk         ; 1.000        ; -0.069     ; 2.718      ;
; -1.791 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; clk          ; clk         ; 1.000        ; -0.069     ; 2.717      ;
; -1.790 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 1.000        ; -0.069     ; 2.716      ;
; -1.789 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; clk          ; clk         ; 1.000        ; -0.069     ; 2.715      ;
; -1.788 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 1.000        ; -0.069     ; 2.714      ;
; -1.747 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.428     ; 2.314      ;
; -1.747 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.428     ; 2.314      ;
; -1.747 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.428     ; 2.314      ;
; -1.747 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.428     ; 2.314      ;
; -1.747 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.428     ; 2.314      ;
; -1.747 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.428     ; 2.314      ;
; -1.747 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.428     ; 2.314      ;
; -1.747 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.428     ; 2.314      ;
; -1.747 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.428     ; 2.314      ;
; -1.747 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.428     ; 2.314      ;
; -1.747 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.428     ; 2.314      ;
; -1.747 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.428     ; 2.314      ;
; -1.690 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 1.000        ; -0.428     ; 2.257      ;
; -1.687 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.401     ; 2.281      ;
; -1.687 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.401     ; 2.281      ;
; -1.687 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.401     ; 2.281      ;
; -1.687 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.401     ; 2.281      ;
; -1.686 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.401     ; 2.280      ;
; -1.686 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; clk          ; clk         ; 1.000        ; -0.401     ; 2.280      ;
; -1.686 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.401     ; 2.280      ;
; -1.686 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.401     ; 2.280      ;
; -1.686 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.401     ; 2.280      ;
; -1.686 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; clk          ; clk         ; 1.000        ; -0.401     ; 2.280      ;
; -1.686 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; clk          ; clk         ; 1.000        ; -0.401     ; 2.280      ;
; -1.684 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.617      ;
; -1.684 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.617      ;
; -1.614 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.547      ;
; -1.603 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.536      ;
; -1.602 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.535      ;
; -1.602 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.535      ;
; -1.601 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.534      ;
; -1.600 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.533      ;
; -1.600 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.533      ;
; -1.594 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.527      ;
; -1.594 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.527      ;
; -1.592 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.525      ;
; -1.591 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.524      ;
; -1.590 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.523      ;
; -1.586 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; clk          ; clk         ; 1.000        ; -0.062     ; 2.519      ;
; -1.586 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.519      ;
; -1.586 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.519      ;
; -1.586 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.519      ;
; -1.586 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.519      ;
; -1.586 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.519      ;
; -1.586 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.519      ;
; -1.586 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.519      ;
; -1.586 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.519      ;
; -1.586 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.519      ;
; -1.586 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.519      ;
; -1.586 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.519      ;
; -1.586 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.519      ;
; -1.572 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.505      ;
; -1.572 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.505      ;
; -1.572 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.505      ;
; -1.572 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.505      ;
; -1.572 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.505      ;
; -1.572 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.505      ;
; -1.572 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.505      ;
; -1.572 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.505      ;
; -1.572 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.062     ; 2.505      ;
+--------+---------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                 ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.345 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.358 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; CommMaster:iCM|state.SEND_HIGH                                   ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; CommMaster:iCM|state.SEND_LOW                                    ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.360 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ; clk          ; clk         ; 0.000        ; 0.075      ; 0.592      ;
; 0.361 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.361 ; bit_counter_16:iCount|count[0]                                   ; bit_counter_16:iCount|count[0]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.580      ;
; 0.389 ; bit_counter_16:iCount|count[15]                                  ; bit_counter_16:iCount|count[15]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.608      ;
; 0.392 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.610      ;
; 0.392 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.610      ;
; 0.393 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[2]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[1]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.612      ;
; 0.394 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[3]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[2]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[4]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[3]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.394 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[5]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[4]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[6]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[5]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.614      ;
; 0.395 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[7]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[6]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.614      ;
; 0.399 ; CommMaster:iCM|state.SEND_HIGH                                   ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.618      ;
; 0.406 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.625      ;
; 0.458 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ; clk          ; clk         ; 0.000        ; 0.401      ; 1.016      ;
; 0.480 ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.699      ;
; 0.486 ; PE_detect:iPE|ff2                                                ; PE_detect:iPE|ff3                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.705      ;
; 0.509 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.067      ;
; 0.513 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[8]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[7]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.732      ;
; 0.515 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.734      ;
; 0.516 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.516 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.735      ;
; 0.517 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; PE_detect:iPE|ff1                                                ; PE_detect:iPE|ff2                                                ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.518 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.737      ;
; 0.519 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.738      ;
; 0.537 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[1]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[0]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.756      ;
; 0.539 ; bit_counter_16:iCount|count[0]                                   ; CommMaster:iCM|ff_low_bit[0]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.758      ;
; 0.547 ; bit_counter_16:iCount|count[7]                                   ; CommMaster:iCM|ff_low_bit[7]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.766      ;
; 0.558 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.560 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.779      ;
; 0.562 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.568 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.786      ;
; 0.569 ; bit_counter_16:iCount|count[14]                                  ; bit_counter_16:iCount|count[14]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; bit_counter_16:iCount|count[4]                                   ; bit_counter_16:iCount|count[4]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.075      ; 0.801      ;
; 0.570 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; bit_counter_16:iCount|count[12]                                  ; bit_counter_16:iCount|count[12]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; bit_counter_16:iCount|count[6]                                   ; bit_counter_16:iCount|count[6]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; bit_counter_16:iCount|count[2]                                   ; bit_counter_16:iCount|count[2]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; bit_counter_16:iCount|count[7]                                   ; bit_counter_16:iCount|count[7]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; bit_counter_16:iCount|count[10]                                  ; bit_counter_16:iCount|count[10]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; bit_counter_16:iCount|count[8]                                   ; bit_counter_16:iCount|count[8]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.572 ; bit_counter_16:iCount|count[3]                                   ; bit_counter_16:iCount|count[3]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.791      ;
; 0.574 ; bit_counter_16:iCount|count[13]                                  ; bit_counter_16:iCount|count[13]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; bit_counter_16:iCount|count[11]                                  ; bit_counter_16:iCount|count[11]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; bit_counter_16:iCount|count[9]                                   ; bit_counter_16:iCount|count[9]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.574 ; bit_counter_16:iCount|count[5]                                   ; bit_counter_16:iCount|count[5]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.793      ;
; 0.577 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.795      ;
; 0.579 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.798      ;
; 0.579 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.797      ;
; 0.580 ; bit_counter_16:iCount|count[1]                                   ; bit_counter_16:iCount|count[1]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.799      ;
; 0.583 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.061      ; 0.801      ;
; 0.588 ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 0.000        ; 0.087      ; 0.832      ;
; 0.589 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.808      ;
; 0.615 ; CommMaster:iCM|state.SEND_LOW                                    ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.834      ;
; 0.641 ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.860      ;
; 0.681 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 0.000        ; 0.087      ; 0.925      ;
; 0.712 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.270      ;
; 0.731 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.289      ;
; 0.732 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.401      ; 1.290      ;
; 0.736 ; rst_synch:iRst|q1                                                ; rst_synch:iRst|rst_n                                             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.963      ;
; 0.739 ; CommMaster:iCM|ff_low_bit[7]                                     ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 0.000        ; 0.087      ; 0.983      ;
; 0.739 ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; clk          ; clk         ; 0.000        ; 0.062      ; 0.958      ;
; 0.742 ; bit_counter_16:iCount|count[6]                                   ; CommMaster:iCM|ff_low_bit[6]                                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.961      ;
; 0.754 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.973      ;
; 0.754 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 0.000        ; 0.062      ; 0.973      ;
; 0.762 ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.981      ;
; 0.764 ; bit_counter_16:iCount|count[0]                                   ; bit_counter_16:iCount|count[1]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.983      ;
; 0.769 ; CommMaster:iCM|ff_low_bit[0]                                     ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 0.000        ; 0.087      ; 1.013      ;
; 0.777 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; clk          ; clk         ; 0.000        ; 0.069      ; 1.003      ;
; 0.793 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.011      ;
; 0.793 ; bit_counter_16:iCount|count[5]                                   ; CommMaster:iCM|ff_low_bit[5]                                     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.011      ;
; 0.796 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.014      ;
; 0.816 ; CommMaster:iCM|state.SEND_LOW                                    ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 0.000        ; 0.087      ; 1.060      ;
; 0.844 ; bit_counter_16:iCount|count[14]                                  ; bit_counter_16:iCount|count[15]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; bit_counter_16:iCount|count[2]                                   ; bit_counter_16:iCount|count[3]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.844 ; bit_counter_16:iCount|count[4]                                   ; bit_counter_16:iCount|count[5]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.845 ; bit_counter_16:iCount|count[6]                                   ; bit_counter_16:iCount|count[7]                                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
; 0.845 ; bit_counter_16:iCount|count[12]                                  ; bit_counter_16:iCount|count[13]                                  ; clk          ; clk         ; 0.000        ; 0.062      ; 1.064      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                                  ;
+--------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.436 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 0.500        ; -0.316     ; 1.615      ;
; -1.436 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 0.500        ; -0.316     ; 1.615      ;
; -1.436 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 0.500        ; -0.316     ; 1.615      ;
; -1.436 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 0.500        ; -0.316     ; 1.615      ;
; -1.436 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 0.500        ; -0.316     ; 1.615      ;
; -1.436 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 0.500        ; -0.316     ; 1.615      ;
; -1.436 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 0.500        ; -0.316     ; 1.615      ;
; -1.436 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 0.500        ; -0.316     ; 1.615      ;
; -1.291 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.477      ;
; -1.291 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.477      ;
; -1.291 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.477      ;
; -1.291 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.477      ;
; -1.291 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.477      ;
; -1.291 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.477      ;
; -1.291 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.477      ;
; -1.291 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.477      ;
; -1.291 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.477      ;
; -1.291 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.477      ;
; -1.291 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; clk          ; clk         ; 0.500        ; -0.309     ; 1.477      ;
; -1.211 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.397      ;
; -1.211 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[0]                                   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.397      ;
; -1.211 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.397      ;
; -1.211 ; rst_synch:iRst|rst_n ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.397      ;
; -1.211 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; clk          ; clk         ; 0.500        ; -0.309     ; 1.397      ;
; -1.211 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ; clk          ; clk         ; 0.500        ; -0.309     ; 1.397      ;
; -1.211 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ; clk          ; clk         ; 0.500        ; -0.309     ; 1.397      ;
; -1.211 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; clk          ; clk         ; 0.500        ; -0.309     ; 1.397      ;
; -1.211 ; rst_synch:iRst|rst_n ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; 0.500        ; -0.309     ; 1.397      ;
; -1.211 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff3                                                ; clk          ; clk         ; 0.500        ; -0.309     ; 1.397      ;
; -1.211 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff2                                                ; clk          ; clk         ; 0.500        ; -0.309     ; 1.397      ;
; -1.211 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff1                                                ; clk          ; clk         ; 0.500        ; -0.309     ; 1.397      ;
; -1.202 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.500        ; 0.017      ; 1.714      ;
; -1.202 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ; clk          ; clk         ; 0.500        ; 0.017      ; 1.714      ;
; -1.202 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ; clk          ; clk         ; 0.500        ; 0.017      ; 1.714      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[15]                                  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[14]                                  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[13]                                  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[12]                                  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[11]                                  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[10]                                  ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[9]                                   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[8]                                   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[7]                                   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[6]                                   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[5]                                   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[4]                                   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[3]                                   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[2]                                   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
; -1.128 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[1]                                   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.314      ;
+--------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                                  ;
+-------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[15]                                  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[14]                                  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[13]                                  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[12]                                  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[11]                                  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[10]                                  ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[9]                                   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[8]                                   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[7]                                   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[6]                                   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[5]                                   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[4]                                   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[3]                                   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[2]                                   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.664 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[1]                                   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.157      ;
; 1.731 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; -0.500       ; 0.155      ; 1.563      ;
; 1.731 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ; clk          ; clk         ; -0.500       ; 0.155      ; 1.563      ;
; 1.731 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ; clk          ; clk         ; -0.500       ; 0.155      ; 1.563      ;
; 1.776 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.269      ;
; 1.776 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[0]                                   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.269      ;
; 1.776 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.269      ;
; 1.776 ; rst_synch:iRst|rst_n ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.269      ;
; 1.776 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; clk          ; clk         ; -0.500       ; -0.184     ; 1.269      ;
; 1.776 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ; clk          ; clk         ; -0.500       ; -0.184     ; 1.269      ;
; 1.776 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ; clk          ; clk         ; -0.500       ; -0.184     ; 1.269      ;
; 1.776 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; clk          ; clk         ; -0.500       ; -0.184     ; 1.269      ;
; 1.776 ; rst_synch:iRst|rst_n ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; -0.500       ; -0.184     ; 1.269      ;
; 1.776 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff3                                                ; clk          ; clk         ; -0.500       ; -0.184     ; 1.269      ;
; 1.776 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff2                                                ; clk          ; clk         ; -0.500       ; -0.184     ; 1.269      ;
; 1.776 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff1                                                ; clk          ; clk         ; -0.500       ; -0.184     ; 1.269      ;
; 1.831 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.323      ;
; 1.831 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.323      ;
; 1.831 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.323      ;
; 1.831 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.323      ;
; 1.831 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.323      ;
; 1.831 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.323      ;
; 1.831 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.323      ;
; 1.831 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; clk          ; clk         ; -0.500       ; -0.185     ; 1.323      ;
; 1.831 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; -0.500       ; -0.185     ; 1.323      ;
; 1.831 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; -0.500       ; -0.185     ; 1.323      ;
; 1.831 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; clk          ; clk         ; -0.500       ; -0.185     ; 1.323      ;
; 1.968 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; -0.500       ; -0.159     ; 1.486      ;
; 1.968 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; -0.500       ; -0.159     ; 1.486      ;
; 1.968 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; -0.500       ; -0.159     ; 1.486      ;
; 1.968 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; -0.500       ; -0.159     ; 1.486      ;
; 1.968 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; -0.500       ; -0.159     ; 1.486      ;
; 1.968 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; -0.500       ; -0.159     ; 1.486      ;
; 1.968 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; -0.500       ; -0.159     ; 1.486      ;
; 1.968 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; -0.500       ; -0.159     ; 1.486      ;
+-------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[0]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[1]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[2]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[3]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[4]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[5]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[6]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[7]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|state.SEND_HIGH                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|state.SEND_LOW                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; PE_detect:iPE|ff1                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; PE_detect:iPE|ff2                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; PE_detect:iPE|ff3                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[10]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[11]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[12]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[13]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[14]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[15]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[5]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[6]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[7]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[8]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[9]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; rst_synch:iRst|q1                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; rst_synch:iRst|rst_n                                             ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; rst_synch:iRst|q1                                                ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; rst_synch:iRst|rst_n                                             ;
; 0.088  ; 0.272        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]                       ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ;
; 0.093  ; 0.277        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; PB        ; clk        ; -0.091 ; 0.154 ; Rise       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PB        ; clk        ; 0.377 ; 0.132 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 8.977 ; 8.690 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 6.356 ; 6.384 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 6.497 ; 6.566 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 7.208 ; 7.186 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 7.197 ; 7.266 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 7.299 ; 7.266 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 8.977 ; 8.690 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 7.484 ; 7.509 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 8.714 ; 8.441 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 6.140 ; 6.163 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 6.140 ; 6.163 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 6.275 ; 6.338 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 6.958 ; 6.933 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 6.947 ; 7.010 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 7.048 ; 7.013 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 8.735 ; 8.446 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 7.220 ; 7.242 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 8.482 ; 8.206 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 393.39 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.542 ; -81.184           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.258 ; -52.607              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.568 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -82.000                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                         ;
+--------+---------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.542 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.482      ;
; -1.542 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.482      ;
; -1.542 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.482      ;
; -1.542 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.482      ;
; -1.542 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.482      ;
; -1.542 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.482      ;
; -1.542 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.482      ;
; -1.542 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.482      ;
; -1.542 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.482      ;
; -1.542 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.482      ;
; -1.542 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.482      ;
; -1.542 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.482      ;
; -1.531 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.471      ;
; -1.531 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.471      ;
; -1.531 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.471      ;
; -1.531 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.471      ;
; -1.531 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.471      ;
; -1.531 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.471      ;
; -1.531 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.471      ;
; -1.531 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.471      ;
; -1.531 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.471      ;
; -1.531 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.471      ;
; -1.531 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.471      ;
; -1.531 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.471      ;
; -1.492 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.103      ;
; -1.492 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.103      ;
; -1.492 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.103      ;
; -1.492 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.103      ;
; -1.492 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.103      ;
; -1.492 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.103      ;
; -1.492 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.103      ;
; -1.492 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.384     ; 2.103      ;
; -1.492 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.384     ; 2.103      ;
; -1.492 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.384     ; 2.103      ;
; -1.492 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.384     ; 2.103      ;
; -1.492 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.384     ; 2.103      ;
; -1.476 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; clk          ; clk         ; 1.000        ; -0.061     ; 2.410      ;
; -1.476 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 1.000        ; -0.061     ; 2.410      ;
; -1.475 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; clk          ; clk         ; 1.000        ; -0.061     ; 2.409      ;
; -1.475 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; clk          ; clk         ; 1.000        ; -0.061     ; 2.409      ;
; -1.473 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 1.000        ; -0.061     ; 2.407      ;
; -1.472 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; clk          ; clk         ; 1.000        ; -0.061     ; 2.406      ;
; -1.440 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.440 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.380      ;
; -1.412 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.357     ; 2.050      ;
; -1.412 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.357     ; 2.050      ;
; -1.412 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.357     ; 2.050      ;
; -1.412 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.357     ; 2.050      ;
; -1.411 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.357     ; 2.049      ;
; -1.411 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; clk          ; clk         ; 1.000        ; -0.357     ; 2.049      ;
; -1.411 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.357     ; 2.049      ;
; -1.411 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.357     ; 2.049      ;
; -1.411 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.357     ; 2.049      ;
; -1.411 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; clk          ; clk         ; 1.000        ; -0.357     ; 2.049      ;
; -1.411 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; clk          ; clk         ; 1.000        ; -0.357     ; 2.049      ;
; -1.382 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 1.000        ; -0.385     ; 1.992      ;
; -1.352 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 1.000        ; -0.056     ; 2.291      ;
; -1.351 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; clk          ; clk         ; 1.000        ; -0.056     ; 2.290      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; clk          ; clk         ; 1.000        ; -0.056     ; 2.288      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; clk          ; clk         ; 1.000        ; -0.056     ; 2.288      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.289      ;
; -1.349 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 1.000        ; -0.056     ; 2.288      ;
; -1.346 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; clk          ; clk         ; 1.000        ; -0.056     ; 2.285      ;
; -1.330 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; clk          ; clk         ; 1.000        ; -0.056     ; 2.269      ;
; -1.329 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 1.000        ; -0.056     ; 2.268      ;
; -1.329 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.269      ;
; -1.328 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 1.000        ; -0.056     ; 2.267      ;
; -1.327 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; clk          ; clk         ; 1.000        ; -0.056     ; 2.266      ;
; -1.327 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; clk          ; clk         ; 1.000        ; -0.056     ; 2.266      ;
; -1.326 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; clk          ; clk         ; 1.000        ; -0.056     ; 2.265      ;
; -1.302 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 1.000        ; -0.385     ; 1.912      ;
; -1.301 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.241      ;
; -1.301 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.241      ;
; -1.301 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.241      ;
; -1.301 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.241      ;
; -1.301 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.241      ;
; -1.301 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.241      ;
; -1.301 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.241      ;
; -1.301 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.055     ; 2.241      ;
+--------+---------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.511      ;
; 0.300 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.311 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CommMaster:iCM|state.SEND_HIGH                                   ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CommMaster:iCM|state.SEND_LOW                                    ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; bit_counter_16:iCount|count[0]                                   ; bit_counter_16:iCount|count[0]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.519      ;
; 0.327 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ; clk          ; clk         ; 0.000        ; 0.067      ; 0.538      ;
; 0.346 ; bit_counter_16:iCount|count[15]                                  ; bit_counter_16:iCount|count[15]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.545      ;
; 0.348 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.547      ;
; 0.348 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.547      ;
; 0.357 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[2]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[1]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[3]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[2]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[4]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[3]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.357 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[5]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[4]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[6]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[5]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.557      ;
; 0.358 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[7]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[6]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.557      ;
; 0.359 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.558      ;
; 0.361 ; CommMaster:iCM|state.SEND_HIGH                                   ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.560      ;
; 0.433 ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.632      ;
; 0.434 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ; clk          ; clk         ; 0.000        ; 0.357      ; 0.935      ;
; 0.437 ; PE_detect:iPE|ff2                                                ; PE_detect:iPE|ff3                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.636      ;
; 0.464 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.663      ;
; 0.465 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.664      ;
; 0.467 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.467 ; PE_detect:iPE|ff1                                                ; PE_detect:iPE|ff2                                                ; clk          ; clk         ; 0.000        ; 0.055      ; 0.666      ;
; 0.468 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.667      ;
; 0.473 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[8]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.672      ;
; 0.475 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.357      ; 0.976      ;
; 0.484 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[1]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[0]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.683      ;
; 0.486 ; bit_counter_16:iCount|count[0]                                   ; CommMaster:iCM|ff_low_bit[0]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.685      ;
; 0.500 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.501 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; bit_counter_16:iCount|count[7]                                   ; CommMaster:iCM|ff_low_bit[7]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.700      ;
; 0.503 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.506 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.705      ;
; 0.511 ; bit_counter_16:iCount|count[14]                                  ; bit_counter_16:iCount|count[14]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; bit_counter_16:iCount|count[4]                                   ; bit_counter_16:iCount|count[4]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.067      ; 0.722      ;
; 0.512 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; bit_counter_16:iCount|count[12]                                  ; bit_counter_16:iCount|count[12]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; bit_counter_16:iCount|count[6]                                   ; bit_counter_16:iCount|count[6]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; bit_counter_16:iCount|count[2]                                   ; bit_counter_16:iCount|count[2]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; bit_counter_16:iCount|count[7]                                   ; bit_counter_16:iCount|count[7]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; bit_counter_16:iCount|count[10]                                  ; bit_counter_16:iCount|count[10]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; bit_counter_16:iCount|count[8]                                   ; bit_counter_16:iCount|count[8]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.515 ; bit_counter_16:iCount|count[3]                                   ; bit_counter_16:iCount|count[3]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; bit_counter_16:iCount|count[13]                                  ; bit_counter_16:iCount|count[13]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; bit_counter_16:iCount|count[5]                                   ; bit_counter_16:iCount|count[5]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; bit_counter_16:iCount|count[11]                                  ; bit_counter_16:iCount|count[11]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; bit_counter_16:iCount|count[9]                                   ; bit_counter_16:iCount|count[9]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.717      ;
; 0.519 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.718      ;
; 0.521 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.720      ;
; 0.523 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.722      ;
; 0.524 ; bit_counter_16:iCount|count[1]                                   ; bit_counter_16:iCount|count[1]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.723      ;
; 0.528 ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.750      ;
; 0.528 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.727      ;
; 0.545 ; CommMaster:iCM|state.SEND_LOW                                    ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.744      ;
; 0.578 ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.777      ;
; 0.623 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 0.000        ; 0.078      ; 0.845      ;
; 0.652 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.357      ; 1.153      ;
; 0.654 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.357      ; 1.155      ;
; 0.655 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.357      ; 1.156      ;
; 0.671 ; CommMaster:iCM|ff_low_bit[7]                                     ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 0.000        ; 0.078      ; 0.893      ;
; 0.676 ; bit_counter_16:iCount|count[6]                                   ; CommMaster:iCM|ff_low_bit[6]                                     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.875      ;
; 0.676 ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; clk          ; clk         ; 0.000        ; 0.055      ; 0.875      ;
; 0.681 ; rst_synch:iRst|q1                                                ; rst_synch:iRst|rst_n                                             ; clk          ; clk         ; 0.000        ; 0.062      ; 0.887      ;
; 0.684 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.883      ;
; 0.684 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 0.000        ; 0.055      ; 0.883      ;
; 0.687 ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.886      ;
; 0.700 ; CommMaster:iCM|ff_low_bit[0]                                     ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 0.000        ; 0.078      ; 0.922      ;
; 0.702 ; bit_counter_16:iCount|count[0]                                   ; bit_counter_16:iCount|count[1]                                   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.901      ;
; 0.709 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.913      ;
; 0.717 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.916      ;
; 0.728 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.927      ;
; 0.728 ; bit_counter_16:iCount|count[5]                                   ; CommMaster:iCM|ff_low_bit[5]                                     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.926      ;
; 0.739 ; CommMaster:iCM|state.SEND_LOW                                    ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.961      ;
; 0.750 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.949      ;
; 0.751 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.950      ;
; 0.752 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.753 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.952      ;
; 0.755 ; bit_counter_16:iCount|count[14]                                  ; bit_counter_16:iCount|count[15]                                  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.954      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                                   ;
+--------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.258 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 0.500        ; -0.303     ; 1.450      ;
; -1.258 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 0.500        ; -0.303     ; 1.450      ;
; -1.258 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 0.500        ; -0.303     ; 1.450      ;
; -1.258 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 0.500        ; -0.303     ; 1.450      ;
; -1.258 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 0.500        ; -0.303     ; 1.450      ;
; -1.258 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 0.500        ; -0.303     ; 1.450      ;
; -1.258 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 0.500        ; -0.303     ; 1.450      ;
; -1.258 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 0.500        ; -0.303     ; 1.450      ;
; -1.113 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; clk          ; clk         ; 0.500        ; -0.298     ; 1.310      ;
; -1.113 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; clk          ; clk         ; 0.500        ; -0.298     ; 1.310      ;
; -1.113 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; clk          ; clk         ; 0.500        ; -0.298     ; 1.310      ;
; -1.113 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; clk          ; clk         ; 0.500        ; -0.298     ; 1.310      ;
; -1.113 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; clk          ; clk         ; 0.500        ; -0.298     ; 1.310      ;
; -1.113 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; clk          ; clk         ; 0.500        ; -0.298     ; 1.310      ;
; -1.113 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; clk          ; clk         ; 0.500        ; -0.298     ; 1.310      ;
; -1.113 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.310      ;
; -1.113 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.310      ;
; -1.113 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.310      ;
; -1.113 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; clk          ; clk         ; 0.500        ; -0.298     ; 1.310      ;
; -1.049 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.246      ;
; -1.049 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[0]                                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.246      ;
; -1.049 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.246      ;
; -1.049 ; rst_synch:iRst|rst_n ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.246      ;
; -1.049 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; clk          ; clk         ; 0.500        ; -0.298     ; 1.246      ;
; -1.049 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ; clk          ; clk         ; 0.500        ; -0.298     ; 1.246      ;
; -1.049 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ; clk          ; clk         ; 0.500        ; -0.298     ; 1.246      ;
; -1.049 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; clk          ; clk         ; 0.500        ; -0.298     ; 1.246      ;
; -1.049 ; rst_synch:iRst|rst_n ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; 0.500        ; -0.298     ; 1.246      ;
; -1.049 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff3                                                ; clk          ; clk         ; 0.500        ; -0.298     ; 1.246      ;
; -1.049 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff2                                                ; clk          ; clk         ; 0.500        ; -0.298     ; 1.246      ;
; -1.049 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff1                                                ; clk          ; clk         ; 0.500        ; -0.298     ; 1.246      ;
; -1.039 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.500        ; -0.008     ; 1.526      ;
; -1.039 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ; clk          ; clk         ; 0.500        ; -0.008     ; 1.526      ;
; -1.039 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ; clk          ; clk         ; 0.500        ; -0.008     ; 1.526      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[15]                                  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[14]                                  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[13]                                  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[12]                                  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[11]                                  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[10]                                  ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[9]                                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[8]                                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[7]                                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[6]                                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[5]                                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[4]                                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[3]                                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[2]                                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
; -0.973 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[1]                                   ; clk          ; clk         ; 0.500        ; -0.298     ; 1.170      ;
+--------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                                   ;
+-------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[15]                                  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[14]                                  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[13]                                  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[12]                                  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[11]                                  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[10]                                  ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[9]                                   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[8]                                   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[7]                                   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[6]                                   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[5]                                   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[4]                                   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[3]                                   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[2]                                   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.568 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[1]                                   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.045      ;
; 1.652 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; -0.500       ; 0.115      ; 1.431      ;
; 1.652 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ; clk          ; clk         ; -0.500       ; 0.115      ; 1.431      ;
; 1.652 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ; clk          ; clk         ; -0.500       ; 0.115      ; 1.431      ;
; 1.675 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.152      ;
; 1.675 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[0]                                   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.152      ;
; 1.675 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.152      ;
; 1.675 ; rst_synch:iRst|rst_n ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; -0.500       ; -0.187     ; 1.152      ;
; 1.675 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; clk          ; clk         ; -0.500       ; -0.187     ; 1.152      ;
; 1.675 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ; clk          ; clk         ; -0.500       ; -0.187     ; 1.152      ;
; 1.675 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ; clk          ; clk         ; -0.500       ; -0.187     ; 1.152      ;
; 1.675 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; clk          ; clk         ; -0.500       ; -0.187     ; 1.152      ;
; 1.675 ; rst_synch:iRst|rst_n ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.152      ;
; 1.675 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff3                                                ; clk          ; clk         ; -0.500       ; -0.187     ; 1.152      ;
; 1.675 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff2                                                ; clk          ; clk         ; -0.500       ; -0.187     ; 1.152      ;
; 1.675 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff1                                                ; clk          ; clk         ; -0.500       ; -0.187     ; 1.152      ;
; 1.730 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.207      ;
; 1.730 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.207      ;
; 1.730 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.207      ;
; 1.730 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.207      ;
; 1.730 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.207      ;
; 1.730 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.207      ;
; 1.730 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; clk          ; clk         ; -0.500       ; -0.187     ; 1.207      ;
; 1.730 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.207      ;
; 1.730 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.207      ;
; 1.730 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.207      ;
; 1.730 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; clk          ; clk         ; -0.500       ; -0.187     ; 1.207      ;
; 1.854 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; -0.500       ; -0.164     ; 1.354      ;
; 1.854 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; -0.500       ; -0.164     ; 1.354      ;
; 1.854 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; -0.500       ; -0.164     ; 1.354      ;
; 1.854 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; -0.500       ; -0.164     ; 1.354      ;
; 1.854 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; -0.500       ; -0.164     ; 1.354      ;
; 1.854 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; -0.500       ; -0.164     ; 1.354      ;
; 1.854 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; -0.500       ; -0.164     ; 1.354      ;
; 1.854 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; -0.500       ; -0.164     ; 1.354      ;
+-------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[0]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[1]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[2]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[3]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[4]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[5]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[6]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[7]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|state.SEND_HIGH                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|state.SEND_LOW                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; PE_detect:iPE|ff1                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; PE_detect:iPE|ff2                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; PE_detect:iPE|ff3                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[10]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[11]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[12]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[13]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[14]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[15]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[5]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[6]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[7]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[8]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[9]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; rst_synch:iRst|q1                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; rst_synch:iRst|rst_n                                             ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; rst_synch:iRst|q1                                                ;
; 0.055  ; 0.271        ; 0.216          ; High Pulse Width ; clk   ; Fall       ; rst_synch:iRst|rst_n                                             ;
; 0.095  ; 0.279        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]                       ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[0]                                     ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[1]                                     ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[2]                                     ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[3]                                     ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[4]                                     ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[5]                                     ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[6]                                     ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[7]                                     ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|state.SEND_HIGH                                   ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|state.SEND_LOW                                    ;
; 0.096  ; 0.280        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; PE_detect:iPE|ff1                                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; PB        ; clk        ; -0.059 ; 0.210 ; Rise       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PB        ; clk        ; 0.317 ; 0.049 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 8.077 ; 7.663 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 5.747 ; 5.713 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 5.884 ; 5.885 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 6.533 ; 6.428 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 6.530 ; 6.476 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 6.601 ; 6.469 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 8.077 ; 7.663 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 6.800 ; 6.696 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 7.842 ; 7.417 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 5.542 ; 5.505 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 5.542 ; 5.505 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 5.673 ; 5.670 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 6.296 ; 6.192 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 6.293 ; 6.237 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 6.363 ; 6.232 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 7.847 ; 7.433 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 6.550 ; 6.447 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 7.621 ; 7.196 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.584 ; -24.636           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.042 ; -45.114              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.554 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -103.982                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                         ;
+--------+---------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                               ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.584 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.584 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.535      ;
; -0.583 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.530      ;
; -0.583 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.530      ;
; -0.583 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.530      ;
; -0.583 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.530      ;
; -0.583 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.530      ;
; -0.582 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.529      ;
; -0.538 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.538 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.538 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.538 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.538 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.538 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.538 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.538 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.538 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.538 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.538 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.538 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.489      ;
; -0.505 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 1.000        ; -0.234     ; 1.258      ;
; -0.503 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.234     ; 1.256      ;
; -0.503 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.234     ; 1.256      ;
; -0.489 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.220     ; 1.256      ;
; -0.489 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.220     ; 1.256      ;
; -0.489 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.220     ; 1.256      ;
; -0.489 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.220     ; 1.256      ;
; -0.484 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; clk          ; clk         ; 1.000        ; -0.220     ; 1.251      ;
; -0.484 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; clk          ; clk         ; 1.000        ; -0.220     ; 1.251      ;
; -0.484 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; clk          ; clk         ; 1.000        ; -0.220     ; 1.251      ;
; -0.484 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; clk          ; clk         ; 1.000        ; -0.220     ; 1.251      ;
; -0.484 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; clk          ; clk         ; 1.000        ; -0.220     ; 1.251      ;
; -0.484 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; clk          ; clk         ; 1.000        ; -0.220     ; 1.251      ;
; -0.484 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; clk          ; clk         ; 1.000        ; -0.220     ; 1.251      ;
; -0.470 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.470 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.421      ;
; -0.469 ; PE_detect:iPE|ff2                                       ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.420      ;
; -0.460 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.411      ;
; -0.459 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.410      ;
; -0.458 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.409      ;
; -0.457 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.408      ;
; -0.456 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.407      ;
; -0.454 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.405      ;
; -0.438 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 1.000        ; -0.036     ; 1.389      ;
; -0.438 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.389      ;
; -0.435 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.386      ;
; -0.434 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.385      ;
; -0.433 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.384      ;
; -0.432 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.383      ;
; -0.430 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.381      ;
; -0.428 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]              ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.379      ;
; -0.422 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]               ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.373      ;
; -0.422 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]               ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.373      ;
; -0.422 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]               ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.373      ;
; -0.422 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]               ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.373      ;
; -0.422 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]               ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.373      ;
; -0.421 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]               ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.372      ;
; -0.413 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.364      ;
; -0.413 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.364      ;
; -0.413 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]              ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.364      ;
+--------+---------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                  ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                        ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]                       ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CommMaster:iCM|state.SEND_HIGH                                   ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CommMaster:iCM|state.SEND_LOW                                    ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; bit_counter_16:iCount|count[0]                                   ; bit_counter_16:iCount|count[0]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.204 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[4]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[3]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; bit_counter_16:iCount|count[15]                                  ; bit_counter_16:iCount|count[15]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[2]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[1]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[3]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[2]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[5]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[4]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[7]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[6]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[6]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[5]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; CommMaster:iCM|state.SEND_HIGH                                   ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.328      ;
; 0.218 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.338      ;
; 0.239 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ; clk          ; clk         ; 0.000        ; 0.220      ; 0.543      ;
; 0.253 ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.373      ;
; 0.255 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.559      ;
; 0.259 ; PE_detect:iPE|ff2                                                ; PE_detect:iPE|ff3                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.379      ;
; 0.261 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[8]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[7]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.382      ;
; 0.266 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; PE_detect:iPE|ff1                                                ; PE_detect:iPE|ff2                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.280 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[1]   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[0]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.401      ;
; 0.281 ; bit_counter_16:iCount|count[7]                                   ; CommMaster:iCM|ff_low_bit[7]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.401      ;
; 0.281 ; bit_counter_16:iCount|count[0]                                   ; CommMaster:iCM|ff_low_bit[0]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.401      ;
; 0.298 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.300 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.303 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 0.000        ; 0.052      ; 0.440      ;
; 0.304 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.432      ;
; 0.305 ; bit_counter_16:iCount|count[14]                                  ; bit_counter_16:iCount|count[14]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; bit_counter_16:iCount|count[12]                                  ; bit_counter_16:iCount|count[12]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; bit_counter_16:iCount|count[6]                                   ; bit_counter_16:iCount|count[6]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; bit_counter_16:iCount|count[4]                                   ; bit_counter_16:iCount|count[4]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; bit_counter_16:iCount|count[2]                                   ; bit_counter_16:iCount|count[2]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; bit_counter_16:iCount|count[10]                                  ; bit_counter_16:iCount|count[10]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; bit_counter_16:iCount|count[8]                                   ; bit_counter_16:iCount|count[8]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; bit_counter_16:iCount|count[7]                                   ; bit_counter_16:iCount|count[7]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; bit_counter_16:iCount|count[9]                                   ; bit_counter_16:iCount|count[9]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; bit_counter_16:iCount|count[5]                                   ; bit_counter_16:iCount|count[5]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; bit_counter_16:iCount|count[3]                                   ; bit_counter_16:iCount|count[3]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; bit_counter_16:iCount|count[13]                                  ; bit_counter_16:iCount|count[13]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; bit_counter_16:iCount|count[11]                                  ; bit_counter_16:iCount|count[11]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; bit_counter_16:iCount|count[1]                                   ; bit_counter_16:iCount|count[1]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.316 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.330 ; CommMaster:iCM|state.SEND_LOW                                    ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.450      ;
; 0.337 ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.457      ;
; 0.351 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 0.000        ; 0.052      ; 0.487      ;
; 0.369 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.673      ;
; 0.383 ; rst_synch:iRst|q1                                                ; rst_synch:iRst|rst_n                                             ; clk          ; clk         ; 0.000        ; 0.044      ; 0.511      ;
; 0.384 ; bit_counter_16:iCount|count[6]                                   ; CommMaster:iCM|ff_low_bit[6]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.504      ;
; 0.394 ; CommMaster:iCM|ff_low_bit[7]                                     ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 0.000        ; 0.052      ; 0.530      ;
; 0.397 ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.517      ;
; 0.399 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.703      ;
; 0.401 ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.521      ;
; 0.402 ; bit_counter_16:iCount|count[0]                                   ; bit_counter_16:iCount|count[1]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.522      ;
; 0.405 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.525      ;
; 0.406 ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.526      ;
; 0.408 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.000        ; 0.220      ; 0.712      ;
; 0.409 ; CommMaster:iCM|ff_low_bit[0]                                     ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 0.000        ; 0.052      ; 0.545      ;
; 0.412 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.536      ;
; 0.419 ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.539      ;
; 0.419 ; bit_counter_16:iCount|count[5]                                   ; CommMaster:iCM|ff_low_bit[5]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.539      ;
; 0.428 ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[8]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.548      ;
; 0.438 ; CommMaster:iCM|state.SEND_LOW                                    ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ; clk          ; clk         ; 0.000        ; 0.052      ; 0.574      ;
; 0.452 ; CommMaster:iCM|state.SEND_HIGH                                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 0.000        ; 0.052      ; 0.588      ;
; 0.453 ; CommMaster:iCM|state.SEND_HIGH                                   ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 0.000        ; 0.052      ; 0.589      ;
; 0.454 ; bit_counter_16:iCount|count[14]                                  ; bit_counter_16:iCount|count[15]                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; bit_counter_16:iCount|count[6]                                   ; bit_counter_16:iCount|count[7]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; bit_counter_16:iCount|count[4]                                   ; bit_counter_16:iCount|count[5]                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
+-------+------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                                   ;
+--------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.042 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; 0.500        ; -0.602     ; 0.927      ;
; -1.042 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; 0.500        ; -0.602     ; 0.927      ;
; -1.042 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; 0.500        ; -0.602     ; 0.927      ;
; -1.042 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; 0.500        ; -0.602     ; 0.927      ;
; -1.042 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; 0.500        ; -0.602     ; 0.927      ;
; -1.042 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; 0.500        ; -0.602     ; 0.927      ;
; -1.042 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; 0.500        ; -0.602     ; 0.927      ;
; -1.042 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; 0.500        ; -0.602     ; 0.927      ;
; -0.947 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.837      ;
; -0.947 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.837      ;
; -0.947 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.837      ;
; -0.947 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.837      ;
; -0.947 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.837      ;
; -0.947 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.837      ;
; -0.947 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.837      ;
; -0.947 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.837      ;
; -0.947 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.837      ;
; -0.947 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.837      ;
; -0.947 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; clk          ; clk         ; 0.500        ; -0.597     ; 0.837      ;
; -0.919 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; 0.500        ; -0.421     ; 0.985      ;
; -0.919 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ; clk          ; clk         ; 0.500        ; -0.421     ; 0.985      ;
; -0.919 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ; clk          ; clk         ; 0.500        ; -0.421     ; 0.985      ;
; -0.902 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.792      ;
; -0.902 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[0]                                   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.792      ;
; -0.902 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.792      ;
; -0.902 ; rst_synch:iRst|rst_n ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.792      ;
; -0.902 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; clk          ; clk         ; 0.500        ; -0.597     ; 0.792      ;
; -0.902 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.792      ;
; -0.902 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.792      ;
; -0.902 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; clk          ; clk         ; 0.500        ; -0.597     ; 0.792      ;
; -0.902 ; rst_synch:iRst|rst_n ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; 0.500        ; -0.597     ; 0.792      ;
; -0.902 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff3                                                ; clk          ; clk         ; 0.500        ; -0.597     ; 0.792      ;
; -0.902 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff2                                                ; clk          ; clk         ; 0.500        ; -0.597     ; 0.792      ;
; -0.902 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff1                                                ; clk          ; clk         ; 0.500        ; -0.597     ; 0.792      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[15]                                  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[14]                                  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[13]                                  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[12]                                  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[11]                                  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[10]                                  ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[9]                                   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[8]                                   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[7]                                   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[6]                                   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[5]                                   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[4]                                   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[3]                                   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[2]                                   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
; -0.852 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[1]                                   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.742      ;
+--------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                                   ;
+-------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node            ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[15]                                  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[14]                                  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[13]                                  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[12]                                  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[11]                                  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[10]                                  ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[9]                                   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[8]                                   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[7]                                   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[6]                                   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[5]                                   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[4]                                   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[3]                                   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[2]                                   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.554 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[1]                                   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.635      ;
; 1.580 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ; clk          ; clk         ; -0.500       ; -0.339     ; 0.845      ;
; 1.580 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ; clk          ; clk         ; -0.500       ; -0.339     ; 0.845      ;
; 1.580 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ; clk          ; clk         ; -0.500       ; -0.339     ; 0.845      ;
; 1.608 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; rst_synch:iRst|rst_n ; bit_counter_16:iCount|count[0]                                   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; rst_synch:iRst|rst_n ; CommMaster:iCM|state.SEND_HIGH                                   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; rst_synch:iRst|rst_n ; CommMaster:iCM|state.SEND_LOW                                    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff3                                                ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff2                                                ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.608 ; rst_synch:iRst|rst_n ; PE_detect:iPE|ff1                                                ; clk          ; clk         ; -0.500       ; -0.523     ; 0.689      ;
; 1.634 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.715      ;
; 1.634 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.715      ;
; 1.634 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.715      ;
; 1.634 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.715      ;
; 1.634 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.715      ;
; 1.634 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.715      ;
; 1.634 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ; clk          ; clk         ; -0.500       ; -0.523     ; 0.715      ;
; 1.634 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ; clk          ; clk         ; -0.500       ; -0.523     ; 0.715      ;
; 1.634 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ; clk          ; clk         ; -0.500       ; -0.523     ; 0.715      ;
; 1.634 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ; clk          ; clk         ; -0.500       ; -0.523     ; 0.715      ;
; 1.634 ; rst_synch:iRst|rst_n ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ; clk          ; clk         ; -0.500       ; -0.523     ; 0.715      ;
; 1.710 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ; clk          ; clk         ; -0.500       ; -0.506     ; 0.808      ;
; 1.710 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ; clk          ; clk         ; -0.500       ; -0.506     ; 0.808      ;
; 1.710 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ; clk          ; clk         ; -0.500       ; -0.506     ; 0.808      ;
; 1.710 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ; clk          ; clk         ; -0.500       ; -0.506     ; 0.808      ;
; 1.710 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ; clk          ; clk         ; -0.500       ; -0.506     ; 0.808      ;
; 1.710 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ; clk          ; clk         ; -0.500       ; -0.506     ; 0.808      ;
; 1.710 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ; clk          ; clk         ; -0.500       ; -0.506     ; 0.808      ;
; 1.710 ; rst_synch:iRst|rst_n ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ; clk          ; clk         ; -0.500       ; -0.506     ; 0.808      ;
+-------+----------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_shift_reg[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[0]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[1]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[2]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[3]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[4]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[5]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[6]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|ff_low_bit[7]                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|state.SEND_HIGH                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; CommMaster:iCM|state.SEND_LOW                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; PE_detect:iPE|ff1                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; PE_detect:iPE|ff2                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; PE_detect:iPE|ff3                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|baud_cnt[6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|bit_counter[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|shift_reg[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[0]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[10]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[11]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[12]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[13]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[14]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[15]                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[1]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[2]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[3]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[4]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[5]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[6]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[7]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[8]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; bit_counter_16:iCount|count[9]                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; rst_synch:iRst|q1                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Fall       ; rst_synch:iRst|rst_n                                             ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk   ; Fall       ; rst_synch:iRst|q1                                                ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk   ; Fall       ; rst_synch:iRst|rst_n                                             ;
; -0.250 ; -0.066       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[5]                       ;
; -0.244 ; -0.060       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff1         ;
; -0.244 ; -0.060       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|rx_ff2         ;
; -0.244 ; -0.060       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; UART_wrapper:iUART|UART:iDUT_UART|UART_rx:iDUT_rx|state          ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[0]                       ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[1]                       ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[2]                       ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[3]                       ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[4]                       ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|baud_cnt[6]                       ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[0]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[1]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[2]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|bit_cnt[3]                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.IDLE                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.LOAD                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|state.TRAN                        ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; CommMaster:iCM|UART_tx:iDUT_tx|tx_done                           ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; PB        ; clk        ; -0.046 ; 0.425 ; Rise       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Hold Times                                                             ;
+-----------+------------+-------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+--------+------------+-----------------+
; PB        ; clk        ; 0.209 ; -0.265 ; Rise       ; clk             ;
+-----------+------------+-------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 5.576 ; 5.474 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 3.728 ; 3.800 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 3.855 ; 3.962 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 4.205 ; 4.323 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 4.213 ; 4.362 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 4.244 ; 4.355 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 5.576 ; 5.474 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 4.352 ; 4.507 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 5.408 ; 5.286 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 3.599 ; 3.666 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 3.599 ; 3.666 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 3.720 ; 3.821 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 4.057 ; 4.168 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 4.064 ; 4.205 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 4.098 ; 4.202 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 5.434 ; 5.326 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 4.198 ; 4.346 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 5.273 ; 5.146 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.833  ; 0.178 ; -1.436   ; 1.554   ; -3.000              ;
;  clk             ; -1.833  ; 0.178 ; -1.436   ; 1.554   ; -3.000              ;
; Design-wide TNS  ; -99.273 ; 0.0   ; -60.747  ; 0.0     ; -103.982            ;
;  clk             ; -99.273 ; 0.000 ; -60.747  ; 0.000   ; -103.982            ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; PB        ; clk        ; -0.046 ; 0.425 ; Rise       ; clk             ;
+-----------+------------+--------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PB        ; clk        ; 0.377 ; 0.132 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 8.977 ; 8.690 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 6.356 ; 6.384 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 6.497 ; 6.566 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 7.208 ; 7.186 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 7.197 ; 7.266 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 7.299 ; 7.266 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 8.977 ; 8.690 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 7.484 ; 7.509 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 8.714 ; 8.441 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; LED[*]    ; clk        ; 3.599 ; 3.666 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 3.599 ; 3.666 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 3.720 ; 3.821 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 4.057 ; 4.168 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 4.064 ; 4.205 ; Rise       ; clk             ;
;  LED[4]   ; clk        ; 4.098 ; 4.202 ; Rise       ; clk             ;
;  LED[5]   ; clk        ; 5.434 ; 5.326 ; Rise       ; clk             ;
;  LED[6]   ; clk        ; 4.198 ; 4.346 ; Rise       ; clk             ;
;  LED[7]   ; clk        ; 5.273 ; 5.146 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; PB                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LED[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LED[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1026     ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1026     ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 49       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 49       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Tue Apr 05 10:51:11 2016
Info: Command: quartus_sta CommTB -c CommTB
Info: qsta_default_script.tcl version: #3
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CommTB.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.833
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.833             -99.273 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk 
Info (332146): Worst-case recovery slack is -1.436
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.436             -60.747 clk 
Info (332146): Worst-case removal slack is 1.664
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.664               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -82.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.542
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.542             -81.184 clk 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.298               0.000 clk 
Info (332146): Worst-case recovery slack is -1.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.258             -52.607 clk 
Info (332146): Worst-case removal slack is 1.568
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.568               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -82.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.584
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.584             -24.636 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332146): Worst-case recovery slack is -1.042
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.042             -45.114 clk 
Info (332146): Worst-case removal slack is 1.554
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.554               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -103.982 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 812 megabytes
    Info: Processing ended: Tue Apr 05 10:51:19 2016
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:05


