# FPGA AI 개발 도구 - 사업 전략 문서

## 1. 시장 기회 (Market Opportunity)

### 1.1 핵심 문제
- **현재 상황**: FPGA 개발 환경을 AI에게 완벽하게 전달할 방법이 없음
- **보안 제약**: 대부분의 기업이 외부 AI 대신 온프레미스/내부 AI 사용
  - 필연적인 성능 저하
  - 제한된 컨텍스트 윈도우
- **정보 전달의 어려움**: 코드뿐만 아니라 XDC, BD, .rpt 등 다양한 포맷의 정보를 AI에게 전달해야 함

### 1.2 솔루션 개요
FPGA 프로젝트의 모든 개발 현황을 **적은 컨텍스트로 압축하여 추출**하는 도구 개발
- 많은 정보를 정확하게 전달
- 적은 용량과 높은 접근성
- AI 프롬프트 최적화로 추적/관찰 용이

## 2. 기술적 경쟁력 확보 전략

### 2.1 두 가지 압축 방법

#### A. 보편적 컨텍스트 압축
- **기술**: RAG, Semantic Chunking 등
- **장점**: 검증된 기술, 적용 용이
- **단점**: 기술적 경쟁력 확보 어려움 (이미 많은 연구 진행 중)

#### B. 특수 컨텍스트 압축 ⭐ **핵심 차별화 포인트**
- **기술**: Graph RAG의 하드웨어 특화 버전
- **대상**: .sv, .v 및 FPGA 특수 파일 구조 전문 압축
- **장점**:
  - 아직 미개척 영역
  - 하드웨어의 정적 특성으로 파싱/분석 용이
  - 종속성이 명확하여 그래프 구조화에 최적
- **핵심 기술**:
  1. XDC, BD, .rpt 등 비표준 파일에서 종속성 추출
  2. 종속성 그래프에서 관련 부분만 선택적 추출
  3. 버추얼 메모리/캐시를 통한 컨텍스트 최소화

### 2.2 기술 구현의 핵심 과제
1. **그래프 시작점 결정**: 어디서부터 분석을 시작할 것인가?
2. **깊이(Hop) 설정**: 종속성을 몇 단계까지 가져올 것인가?
3. **선택 방법**: 
   - LLM이 자동으로 결정?
   - 사용자가 커스텀 가능하게? (종속성 낮음~깊음 설정 + 시작점 지정)

### 2.3 왜 FPGA/하드웨어인가?

**소프트웨어에서 실패한 이유**:
- 더러운 코드 구성
- 런타임 내 동적 변화
- 수많은 확장과 커스터마이징
- 참고: Magic AI Wingman이 그나마 성공 사례

**하드웨어의 유리한 점**:
- ✅ **정적 구조**: 회로 특성상 변하지 않음
- ✅ **명확한 종속성**: .v 파일은 종속성이 크고 명확
- ✅ **파싱 용이**: 동적 요소가 없어 분석 쉬움
- ✅ **표준화된 형식**: 보수적/형식적 업계 특성

## 3. 진입 장벽과 기회

### 3.1 진입자의 희소성
이 아이디어를 실행할 수 있는 사람은 **매우 적음**:

**필요한 삼신기**:
1. 하드웨어 지식 (FPGA, RTL 설계)
2. AI 코딩 경험 + AI 한계에 대한 깊은 통찰
3. 파서 및 코드 구현 능력 (SW/AI 지식)

**현실적 장벽**:
- 하드웨어 업계에 AI 도입된 지 1년 미만
- AI 한계를 제대로 깨달은 사람 희소
- 하드웨어 엔지니어들은 SW/AI에 관심 부족
- 폐쇄적인 업계 문화

→ **결론**: 선구자가 될 수 있는 기회

### 3.2 부가 가치
AI 활용을 떠나서도:
- 프로젝트/RTL 코드를 **그래프로 시각화**
- 해석과 활용의 여지 증가
- 독립적인 가치 제공

## 4. 사업적 고려사항 및 리스크

### 4.1 주요 리스크

#### Risk 1: 대기업의 자체 개발
- **위협**: IDE 업체나 대규모 개발사가 툴팀에 개발 지시
- **현실**: 인력과 자원으로 기술력에서 밀릴 수밖에 없음
- **대응 전략**:
  - ✅ 특허 및 논문 라이선스 적극 활용
  - ✅ 초기 기술 격차를 빠르게 확보
  - ⚠️ 그래도 완전한 방어는 어려움

#### Risk 2: 보수적인 시장
- **문제**: 반도체 디자이너들의 보수적 성향
- **초기 바이어 확보의 어려움**
- **해결책**:
  - ✅ 반도체공학과 (삼성 계약학과) 출신이라는 강점
  - ✅ 교수 네트워크를 통한 루트 확보 가능
  - ✅ 학계-업계 연결고리 활용

### 4.2 권장 전략: **빠른 엑싯(Exit)**

**논리**:
1. 대기업이 결국 고객사가 될 것
2. 완전한 기술적 방어는 불가능
3. 초기 기술 격차 + 특허 + 회사를 패키지로 판매

**실행 방안**:
- 초기 기술 우위 확보 (6-12개월)
- 핵심 특허 출원
- PoC를 통한 시장 검증
- IDE 업체 또는 EDA 툴 기업에 M&A

### 4.3 최소 실행 가능 제품 (MVP) 전략

**포트폴리오용 버전**:
- .v, .sv 파일만 지원 (Yosys 활용)
- XDC, BD 등은 제외
- 그래프 시각화 + 기본 종속성 추적
- **목적**: 
  - 기술 검증
  - 투자 유치용 데모
  - 초기 사용자 확보

**이유**:
- Yosys는 이미 잘 구축되어 있음
- 빠른 개발 가능
- 핵심 가치(그래프 기반 분석) 증명 가능

## 5. 시장 포지셔닝

### 5.1 타겟 고객
1. **1차**: FPGA 개발 팀 (중소 규모)
   - 온프레미스 AI 사용 중
   - 컨텍스트 제한 문제 겪고 있음
   
2. **2차**: EDA 툴 기업
   - Xilinx(AMD), Intel(Altera)
   - 자체 AI 기능 추가하려는 업체

3. **3차**: IDE 개발사
   - 통합 개발 환경에 AI 어시스턴트 추가

### 5.2 수익 모델 (초기안)
1. **라이선스 판매**: 기업당 연간 구독
2. **SaaS**: 클라우드 기반 서비스 (보안 허용 시)
3. **기술 이전**: 대기업에 엑싯

## 6. 경쟁 우위 요약

| 항목 | 기존 솔루션 | 우리 솔루션 |
|------|------------|------------|
| 컨텍스트 효율 | 전체 코드 전달 | 그래프 기반 선택적 전달 |
| FPGA 특화 | 범용 도구 | .v, XDC, BD 등 완전 지원 |
| 시각화 | 텍스트 중심 | 그래프 기반 직관적 표현 |
| AI 활용 | 수동 프롬프팅 | 구조화된 컨텍스트 자동 생성 |
| 종속성 추적 | 제한적 | 다단계 그래프 추적 |

## 7. 실행 타임라인 (사업 관점)

### Phase 1: PoC (3개월)
- v0 개발 (그래프 엔진 + 시각화)
- 학교/연구실에서 초기 검증
- 특허 출원 준비

### Phase 2: MVP (3개월)
- v1-v2 개발
- 베타 테스터 확보 (교수 네트워크)
- 투자 유치 준비

### Phase 3: 시장 진입 (6개월)
- v3 출시 (AI 연동)
- 초기 고객 확보
- EDA/IDE 업체 컨택

### Phase 4: 엑싯 (12-18개월)
- 기술력 입증
- M&A 협상
- 또는 Series A 투자

## 8. 핵심 메시지

> **"FPGA 개발에 최적화된 Graph RAG로 AI 컨텍스트 문제를 해결하는 선구적 기술"**

- 정적 구조의 하드웨어 특성 활용
- 아직 미개척된 블루오션
- 빠른 엑싯을 통한 리스크 관리
- 삼신기를 갖춘 희소한 포지션
