<h1 align="center">
Zoom Digital: Redimensionamento de Imagens com FPGA em Verilog
</h1>

<p>
IMAGEM QUE REPRESENTE O PROJETO - ZOOM IN E ZOOM OUT
</p>

<h2>
 √çndice
</h2>

DESCREVER O √çNDICE AQUI

<h2>
 Descri√ß√£o do projeto
</h2>

<p align="justify">
O projeto consiste no desenvolvimento de um m√≥dulo embarcado para redimensionamento de imagens em sistemas de vigil√¢ncia e exibi√ß√£o em tempo real, implementado inteiramente em FPGA. O sistema atua como um co-processador gr√°fico capaz de realizar opera√ß√µes de zoom (amplia√ß√£o) e downscale (redu√ß√£o) diretamente no hardware, simulando uma interpola√ß√£o visual b√°sica. Todo o controle do processamento √© feito por meio de chaves e bot√µes presentes na placa, enquanto a imagem resultante √© exibida em um monitor por meio da interface VGA, garantindo funcionamento aut√¥nomo e independente de processadores externos.
</p>

<h2>
Especifica√ß√µes
</h2>

- **Linguagem de descri√ß√£o de hardware:** Verilog
- **Kit de desenvolvimento:** DE1-SoC
- **Tipo de imagem:** Escala de cinza (8 bits por pixel)
- **Opera√ß√µes implementadas:**
  - **Aproxima√ß√£o (Zoom in):**
    - Vizinho Mais Pr√≥ximo (Nearest Neighbor Interpolation)
    - Replica√ß√£o de Pixel (Pixel Replication / Block Replication)
  - **Redu√ß√£o (Zoom out):**
    - Decima√ß√£o / Amostragem (Nearest Neighbor for Zoom Out)
    - M√©dia de Blocos (Block Averaging / Downsampling with Averaging)
- **Controle do sistema:** Bot√µes da placa FPGA
- **Sa√≠da de v√≠deo:** Interface VGA
- **Compatibilidade:** Coprocessador compat√≠vel com o processador ARM (Hard Processor System HPS)

<h2>
Ambiente de desenvolvimento
</h2>

<p align="justify">
O desenvolvimento do c√≥digo em Verilog para a FPGA foi realizado utilizando o software de desenvolvimento apropriado. Este software fornece um ambiente completo para edi√ß√£o, compila√ß√£o, simula√ß√£o e s√≠ntese de projetos em FPGA, permitindo a configura√ß√£o dos pinos e integra√ß√£o com o hardware do kit DE1-SoC. Al√©m disso, a ferramenta oferece suporte a testes funcionais e temporais.
</p>

- **Software utilizado:** Quartus Prime
- **Vers√£o:** 23.1
- **Funcionalidades principais:**
  - Edi√ß√£o e compila√ß√£o de projetos em Verilog
  - S√≠ntese para FPGA
  - Configura√ß√£o de pinos
  - Simula√ß√£o funcional e temporal
  - Valida√ß√£o do projeto antes da implementa√ß√£o f√≠sica na placa DE1-SoC

<h2>
 Guia de Instala√ß√£o e Configura√ß√£o
</h2>

DESCREVER O GUIA DE INSTALA√á√ÉO E CONFIGURA√á√ÉO

<h2>
Kit de desenvolvimento
</h2>

![FPGA](Imagens/Imagem%20da%20FPGA.jpg)

<p align="justify">
O Kit de Desenvolvimento DE1-SoC apresenta uma plataforma de hardware robusta constru√≠da em torno do FPGA Altera System-on-Chip (SoC), que combina os mais recentes n√∫cleos embarcados Cortex-A9 dual-core com l√≥gica program√°vel de ponta, oferecendo m√°xima flexibilidade de projeto. Os usu√°rios podem aproveitar a grande reconfigurabilidade junto a um sistema de processador de alto desempenho e baixo consumo de energia. O SoC da Altera integra um sistema de processador hard baseado em ARM (HPS), composto por processador, perif√©ricos e interfaces de mem√≥ria, ligados de forma transparente √† estrutura FPGA por meio de um interconector de alta largura de banda. A placa de desenvolvimento DE1-SoC vem equipada com mem√≥ria DDR3 de alta velocidade, recursos de v√≠deo e √°udio, conectividade Ethernet, entre outros, oferecendo diversas aplica√ß√µes potenciais e inovadoras.
</p> 

<h2>
 FPGA
</h2>

- **Dispositivo:** Altera Cyclone¬Æ V SE 5CSEMA5F31C6N  
- **Dispositivo de configura√ß√£o serial:** Altera EPCS128  
- **Programa√ß√£o:** USB-Blaster II onboard para programa√ß√£o; Modo JTAG (Tamb√©m suporta RISC-V JTAG)  
- **Bot√µes:** 4 push-buttons    
- **Fontes de clock:** Quatro clocks de 50 MHz do gerador de clock   
- **VGA:** DAC VGA (DACs triplos de alta velocidade de 8 bits) com conector VGA-out  
- **Elementos l√≥gicos program√°veis:** 85K  
- **Mem√≥ria embutida:** 4.450 Kbits  

<h2>
 Algoritmos
</h2>

<h3>
 Aproxima√ß√£o (Zoom in)
</h3>

DESCREVER A FUN√á√ÉO DE APROXIMA√á√ÉO

<h4>
 Vizinho Mais Pr√≥ximo (Nearest Neighbor Interpolation)
</h4>

![Vizinho Mais Pr√≥ximo](Imagens/Vizinho%20Mais%20Pr√≥ximo.gif)

TUDO SOBRE Vizinho Mais Pr√≥ximo

<h4>
 # üñºÔ∏è M√©todo de Zoom: Replica√ß√£o de Pixel (Pixel Replication)
</h4>

![Replica√ß√£o de Pixel](Imagens/Replica√ß√£o%20de%20Pixel.gif)

A **Replica√ß√£o de Pixel**, tamb√©m conhecida como **Pixel Replication**, √© uma das t√©cnicas mais simples e cl√°ssicas de amplia√ß√£o de imagens digitais. Apesar da sua simplicidade, √© muito utilizada em contextos onde a **velocidade** √© mais importante do que a **qualidade visual**.

---

## ‚öôÔ∏è Como Funciona

1.  **Princ√≠pio B√°sico:**
    O objetivo √© aumentar o n√∫mero total de *pixels* (ou *amostras*) da imagem original.

2.  **Processo Passo a Passo:**
    * Cada *pixel* da imagem original √© **replicado** (copiado) v√°rias vezes.
    * O n√∫mero de c√≥pias depende do **fator de zoom** (n)
    * O pixel mant√©m exatamente a **mesma cor** e **valor de intensidade**.

3.  **C√°lculo do Novo Tamanho:**

    A nova dimens√£o √© dada por:

$$\text{Nova Dimens√£o} = (\text{Linhas Originais} \times n, \ \text{Colunas Originais} \times n)$$


### üìå Exemplo Pr√°tico

Se uma imagem tem 100x100 pixels e aplica-se um **fator de zoom** n = 3, a nova imagem ter√°:

üëâ 300x300 pixels.

### üî¨ Exemplo Visual

| Original | Ap√≥s Zoom ($n=3$) |
| :---: | :---: |
| üî≤ | **Blocos Maiores:** Cada pixel √© ampliado n vezes, criando um efeito visual "quadrado" e mais vis√≠vel. |

---

## üéØ Vantagens e Desvantagens

| Categoria | Detalhe |
| :---: | :--- |
| **üü¢ Vantagem** | **Extrema Simplicidade:** Implementa√ß√£o direta, sem c√°lculos complexos nem interpola√ß√£o. Ideal para aplica√ß√µes em tempo real ou dispositivos com baixo poder de processamento. |
| **üî¥ Desvantagem** | **Perda de Qualidade:** A imagem resultante apresenta um aspeto **pixelizado** e **borrado** (*blurry*), especialmente vis√≠vel em imagens fotogr√°ficas. |
| **üß© Melhor Uso** | Muito usada em jogos retr√¥, *pixel art*, ou visualiza√ß√µes r√°pidas onde o estilo "quadrado" √© desejado. |

<h3>
 Redu√ß√£o (Zoom Out)
</h3>

DESCREVER A FUN√á√ÉO DE REDU√á√ÉO

<h3>
 Decima√ß√£o / Amostragem (Nearest Neighbor for Zoom Out)
</h3>

![Decima√ß√£o](Imagens/Decima√ß√£o.gif)

TUDO SOBRE Decima√ß√£o / Amostragem

<h3>
 M√©dia de Blocos (Block Averaging / Downsampling with Averaging)
</h3>

![M√©dia de Blocos](Imagens/M√©dia%20de%20Blocos.gif)

TUDO SOBRE M√©dia de Blocos

<h2>
 Caminho de Dados
</h2>

![Caminho de Dados](Imagens/Caminho%20de%20Dados.png)

üîó [Ver em alta qualidade](https://viewer.diagrams.net/?tags=%7B%7D&lightbox=1&target=blank&highlight=000000&layers=1&nav=1&title=Caminho%20de%20Dados.drawio&dark=auto#Uhttps%3A%2F%2Fdrive.google.com%2Fuc%3Fid%3D16_pdd4TADHBSyZAoE4eO0e6Gq3GJ_Lt0%26export%3Ddownload)

# üß† Arquitetura do Sistema de Processamento de Imagens FPGA

Este projeto implementa uma arquitetura completa para **processamento digital de imagens em FPGA**, com suporte a m√∫ltiplos algoritmos e exibi√ß√£o em **VGA**.  
A coordena√ß√£o geral √© feita pelo m√≥dulo `control_unit`, que gerencia os sinais de controle, endere√ßos e dados entre os m√≥dulos e as mem√≥rias.

---

## üî∑ Vis√£o Geral

O sistema permite a execu√ß√£o dos seguintes algoritmos de forma independente:

- üîÅ **Pixel Replication** ‚Äì Zoom in por replica√ß√£o de pixels.  
- üîª **Pixel Decimation** ‚Äì Redu√ß√£o de resolu√ß√£o (zoom out).  
- ‚öñÔ∏è **Block Averaging** ‚Äì Suaviza√ß√£o por m√©dia de blocos 2√ó2.  
- üî≤ **Nearest Neighbor Interpolation** ‚Äì Interpola√ß√£o por vizinho mais pr√≥ximo.

Cada opera√ß√£o √© iniciada por um sinal de **start** espec√≠fico e processada com base nos dados da mem√≥ria prim√°ria.

---

## üß© Estrutura do Sistema

### üïπÔ∏è CONTROL ‚Äì Unidade de Controle Principal

- Gerencia todos os m√≥dulos de processamento.  
- Recebe os sinais `START REPL`, `START DEC`, `START AVG` e `START NN`.  
- Garante que apenas **um algoritmo** rode por vez.  
- Controla o fluxo de dados entre **mem√≥ria prim√°ria**, **mem√≥ria secund√°ria** e **VGA**.  
- Define o **modo de exibi√ß√£o**:  
  - `320x240` (imagem original)  
  - `160x120` (imagem reduzida)

---

### ‚öôÔ∏è M√≥dulos de Processamento

#### üîÅ Pixel Replication
- Multiplica cada pixel para gerar uma imagem ampliada.  
- Cria novos endere√ßos de escrita e dados replicados.  
- Utilizado para **zoom in**.

#### üîª Pixel Decimation
- Reduz a resolu√ß√£o da imagem descartando pixels em intervalos regulares.  
- Ideal para **zoom out**.

#### ‚öñÔ∏è Block Averaging
- Calcula a m√©dia de blocos 2√ó2 de pixels.  
- Reduz ru√≠dos e suaviza transi√ß√µes.  
- Usa dois m√≥dulos auxiliares:  
  - `address_counter_avg`: gera endere√ßos de leitura.  
  - `block_average`: calcula a m√©dia de quatro valores.

#### üî≤ Nearest Neighbor Interpolation
- Redimensiona a imagem utilizando o m√©todo do **vizinho mais pr√≥ximo**.  
- Mant√©m bordas n√≠tidas e processamento r√°pido.

---

### üì¶ COPY COUNTER

- Respons√°vel pela **c√≥pia inicial** da imagem da mem√≥ria prim√°ria para a secund√°ria.  
- Tamb√©m restaura a imagem base antes de aplicar um novo algoritmo.

---

### üîÄ MUX ‚Äì Multiplexadores

- Selecionam quais sinais (endere√ßos e dados) s√£o enviados √† **mem√≥ria secund√°ria**.  
- Alteram dinamicamente conforme o algoritmo ativo.

---

### üíæ Mem√≥rias

#### üìò Primary Memory
- Armazena a **imagem original**.  
- Somente leitura durante o processamento.

#### üìô Secondary Memory
- Armazena o **resultado processado**.  
- √â constantemente sobrescrita pelos m√≥dulos ativos.

---

### üñ•Ô∏è Sistema VGA

#### üéõÔ∏è VGA Controller
- L√™ os pixels da **mem√≥ria secund√°ria**.  
- Gera sinais de cor (`R`, `G`, `B`) e endere√ßos de leitura.  
- Suporta os modos 320√ó240 e 160√ó120.

#### üí° VGA Output / Driver
- Converte os sinais em formato compat√≠vel com monitores VGA.  
- Gera `hsync`, `vsync`, `blank`, `sync` e `clk`.

---

### üîÑ Fluxo de Dados

1. O controle inicia a c√≥pia da imagem base.  
2. Um algoritmo √© ativado por um sinal de start.  
3. O m√≥dulo correspondente l√™ da **mem√≥ria prim√°ria** e escreve na **mem√≥ria secund√°ria**.  
4. O controlador VGA exibe o resultado em tempo real.  
5. Se outro algoritmo for selecionado, o sistema restaura a imagem original antes de aplicar o novo processamento.

<h2>
 Testes e Resultados
</h2>

DESCREVER OS TESTES E RESULTADOS COM IMAGENS QUE TIRAMOS

<h2>
 Conclus√£o
</h2>

DESCREVER A CONCLUS√ÉO

<h2>
 Contribuidores
</h2>

[<img src="https://github.com/FelipeBastosz.png" width="80" height="80">](https://github.com/FelipeBastosz)   [<img src="https://github.com/limajonatas.png" width="80" height="80">](https://github.com/limajonatas)   [<img src="https://github.com/enejota-njs.png" width="80" height="80">](https://github.com/enejota-njs) 

## üìö Refer√™ncias

* **Conceitos de Zooming e Reamostragem:** [Tutorialspoint - Zooming Methods](https://www.tutorialspoint.com/dip/zooming_methods.htm)
