TimeQuest Timing Analyzer report for testVGA
Tue Jul 27 18:52:49 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk~reg0'
 12. Slow Model Setup: 'hvsync_generator:hvsync|Debouncer:Deboun|PB_state'
 13. Slow Model Setup: 'hvsync_generator:hvsync|Debouncer:Deboun1|PB_state'
 14. Slow Model Setup: 'clk_50'
 15. Slow Model Hold: 'clk~reg0'
 16. Slow Model Hold: 'clk_50'
 17. Slow Model Hold: 'hvsync_generator:hvsync|Debouncer:Deboun|PB_state'
 18. Slow Model Hold: 'hvsync_generator:hvsync|Debouncer:Deboun1|PB_state'
 19. Slow Model Minimum Pulse Width: 'clk_50'
 20. Slow Model Minimum Pulse Width: 'clk~reg0'
 21. Slow Model Minimum Pulse Width: 'hvsync_generator:hvsync|Debouncer:Deboun|PB_state'
 22. Slow Model Minimum Pulse Width: 'hvsync_generator:hvsync|Debouncer:Deboun1|PB_state'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clk~reg0'
 33. Fast Model Setup: 'hvsync_generator:hvsync|Debouncer:Deboun|PB_state'
 34. Fast Model Setup: 'hvsync_generator:hvsync|Debouncer:Deboun1|PB_state'
 35. Fast Model Setup: 'clk_50'
 36. Fast Model Hold: 'clk~reg0'
 37. Fast Model Hold: 'clk_50'
 38. Fast Model Hold: 'hvsync_generator:hvsync|Debouncer:Deboun|PB_state'
 39. Fast Model Hold: 'hvsync_generator:hvsync|Debouncer:Deboun1|PB_state'
 40. Fast Model Minimum Pulse Width: 'clk_50'
 41. Fast Model Minimum Pulse Width: 'clk~reg0'
 42. Fast Model Minimum Pulse Width: 'hvsync_generator:hvsync|Debouncer:Deboun|PB_state'
 43. Fast Model Minimum Pulse Width: 'hvsync_generator:hvsync|Debouncer:Deboun1|PB_state'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; testVGA                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------+
; Clock Name                                         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                ;
+----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------+
; clk_50                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 }                                             ;
; clk~reg0                                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk~reg0 }                                           ;
; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { hvsync_generator:hvsync|Debouncer:Deboun1|PB_state } ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { hvsync_generator:hvsync|Debouncer:Deboun|PB_state }  ;
+----------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                   ;
+------------+-----------------+----------------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note                                                  ;
+------------+-----------------+----------------------------------------------------+-------------------------------------------------------+
; 170.62 MHz ; 170.62 MHz      ; clk~reg0                                           ;                                                       ;
; 319.49 MHz ; 319.49 MHz      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ;                                                       ;
; 651.04 MHz ; 402.58 MHz      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+----------------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow Model Setup Summary                                                    ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk~reg0                                           ; -4.861 ; -321.239      ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; -2.130 ; -12.668       ;
; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; -0.536 ; -1.011        ;
; clk_50                                             ; 2.327  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow Model Hold Summary                                                     ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk~reg0                                           ; -2.132 ; -21.672       ;
; clk_50                                             ; -2.093 ; -2.093        ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; 0.062  ; 0.000         ;
; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.499  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                      ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk_50                                             ; -1.941 ; -3.425        ;
; clk~reg0                                           ; -0.742 ; -185.500      ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; -0.742 ; -11.872       ;
; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; -0.742 ; -4.452        ;
+----------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk~reg0'                                                                                                                                                                         ;
+--------+------------------------------------------+---------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                               ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+---------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -4.861 ; hvsync_generator:hvsync|CounterY[5]      ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0                                          ; clk~reg0    ; 1.000        ; 0.002      ; 5.903      ;
; -4.836 ; hvsync_generator:hvsync|CounterX[7]      ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0                                          ; clk~reg0    ; 1.000        ; 0.008      ; 5.884      ;
; -4.806 ; hvsync_generator:hvsync|CounterX[6]      ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0                                          ; clk~reg0    ; 1.000        ; 0.008      ; 5.854      ;
; -4.677 ; hvsync_generator:hvsync|CounterY[6]      ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0                                          ; clk~reg0    ; 1.000        ; 0.002      ; 5.719      ;
; -4.638 ; hvsync_generator:hvsync|CounterY[7]      ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0                                          ; clk~reg0    ; 1.000        ; 0.002      ; 5.680      ;
; -4.600 ; cnt[10]                                  ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.637      ;
; -4.600 ; cnt[10]                                  ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.637      ;
; -4.600 ; cnt[10]                                  ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.637      ;
; -4.593 ; cnt[0]                                   ; cnt[21]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.632      ;
; -4.589 ; hvsync_generator:hvsync|CounterX[9]      ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0                                          ; clk~reg0    ; 1.000        ; 0.007      ; 5.636      ;
; -4.566 ; cnt[15]                                  ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.590      ;
; -4.566 ; cnt[15]                                  ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.590      ;
; -4.566 ; cnt[15]                                  ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.590      ;
; -4.551 ; hvsync_generator:hvsync|CounterY[8]      ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0                                          ; clk~reg0    ; 1.000        ; 0.002      ; 5.593      ;
; -4.545 ; cnt[1]                                   ; cnt[21]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.584      ;
; -4.494 ; cnt[2]                                   ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.531      ;
; -4.494 ; cnt[2]                                   ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.531      ;
; -4.494 ; cnt[2]                                   ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.531      ;
; -4.471 ; cnt[0]                                   ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.508      ;
; -4.471 ; cnt[0]                                   ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.508      ;
; -4.471 ; cnt[0]                                   ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.508      ;
; -4.462 ; hvsync_generator:hvsync|CounterX[5]      ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0                                          ; clk~reg0    ; 1.000        ; 0.007      ; 5.509      ;
; -4.458 ; cnt[2]                                   ; cnt[21]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.497      ;
; -4.444 ; cnt[6]                                   ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.481      ;
; -4.444 ; cnt[6]                                   ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.481      ;
; -4.444 ; cnt[6]                                   ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.481      ;
; -4.427 ; cnt[23]                                  ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.451      ;
; -4.427 ; cnt[23]                                  ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.451      ;
; -4.427 ; cnt[23]                                  ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.451      ;
; -4.420 ; cnt[7]                                   ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.457      ;
; -4.420 ; cnt[7]                                   ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.457      ;
; -4.420 ; cnt[7]                                   ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.457      ;
; -4.408 ; cnt[13]                                  ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.432      ;
; -4.408 ; cnt[13]                                  ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.432      ;
; -4.408 ; cnt[13]                                  ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.432      ;
; -4.371 ; hvsync_generator:hvsync|CounterY[4]      ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0                                          ; clk~reg0    ; 1.000        ; 0.002      ; 5.413      ;
; -4.359 ; hvsync_generator:hvsync|CounterX[8]      ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0                                          ; clk~reg0    ; 1.000        ; 0.007      ; 5.406      ;
; -4.351 ; cnt[11]                                  ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.388      ;
; -4.351 ; cnt[11]                                  ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.388      ;
; -4.351 ; cnt[11]                                  ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.388      ;
; -4.324 ; cnt[3]                                   ; cnt[21]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.363      ;
; -4.313 ; cnt[0]                                   ; cnt[22]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.352      ;
; -4.304 ; cnt[3]                                   ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.341      ;
; -4.304 ; cnt[3]                                   ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.341      ;
; -4.304 ; cnt[3]                                   ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.341      ;
; -4.291 ; cnt[9]                                   ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.002     ; 5.329      ;
; -4.291 ; cnt[9]                                   ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.002     ; 5.329      ;
; -4.291 ; cnt[9]                                   ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.002     ; 5.329      ;
; -4.269 ; cnt[18]                                  ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.293      ;
; -4.269 ; cnt[18]                                  ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.293      ;
; -4.269 ; cnt[18]                                  ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.293      ;
; -4.265 ; cnt[1]                                   ; cnt[22]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.304      ;
; -4.262 ; inDisplay5                               ; pixel[0]~reg0                         ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.018     ; 5.284      ;
; -4.260 ; cnt[4]                                   ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.297      ;
; -4.260 ; cnt[4]                                   ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.297      ;
; -4.260 ; cnt[4]                                   ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.297      ;
; -4.236 ; inDisplay4                               ; pixel[0]~reg0                         ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.018     ; 5.258      ;
; -4.234 ; cnt[24]                                  ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.258      ;
; -4.234 ; cnt[24]                                  ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.258      ;
; -4.234 ; cnt[24]                                  ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.258      ;
; -4.200 ; hvsync_generator:hvsync|inDisplayArea    ; memG[8]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.010     ; 5.230      ;
; -4.200 ; hvsync_generator:hvsync|inDisplayArea    ; memB[8]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.010     ; 5.230      ;
; -4.200 ; hvsync_generator:hvsync|inDisplayArea    ; memR[8]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.010     ; 5.230      ;
; -4.186 ; hvsync_generator:hvsync|inDisplayArea    ; memG[6]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.009     ; 5.217      ;
; -4.186 ; hvsync_generator:hvsync|inDisplayArea    ; memB[6]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.009     ; 5.217      ;
; -4.186 ; hvsync_generator:hvsync|inDisplayArea    ; memR[6]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.009     ; 5.217      ;
; -4.185 ; cnt[4]                                   ; cnt[21]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.224      ;
; -4.184 ; cnt[8]                                   ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.221      ;
; -4.184 ; cnt[8]                                   ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.221      ;
; -4.184 ; cnt[8]                                   ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.221      ;
; -4.178 ; cnt[2]                                   ; cnt[22]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.217      ;
; -4.168 ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|inDisplayArea ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; clk~reg0    ; 1.000        ; -1.092     ; 4.116      ;
; -4.159 ; cnt[0]                                   ; cnt[20]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.198      ;
; -4.139 ; hvsync_generator:hvsync|CounterY[9]      ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0                                          ; clk~reg0    ; 1.000        ; 0.002      ; 5.181      ;
; -4.129 ; cnt[1]                                   ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.166      ;
; -4.129 ; cnt[1]                                   ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.166      ;
; -4.129 ; cnt[1]                                   ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.166      ;
; -4.128 ; inDisplay7                               ; pixel[0]~reg0                         ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.018     ; 5.150      ;
; -4.111 ; cnt[1]                                   ; cnt[20]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.150      ;
; -4.087 ; cnt[5]                                   ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.124      ;
; -4.087 ; cnt[5]                                   ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.124      ;
; -4.087 ; cnt[5]                                   ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.003     ; 5.124      ;
; -4.069 ; cnt[12]                                  ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.014     ; 5.095      ;
; -4.069 ; cnt[12]                                  ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.014     ; 5.095      ;
; -4.069 ; cnt[12]                                  ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.014     ; 5.095      ;
; -4.056 ; cnt[5]                                   ; cnt[21]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.095      ;
; -4.053 ; hvsync_generator:hvsync|inDisplayArea    ; memG[1]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.015     ; 5.078      ;
; -4.053 ; hvsync_generator:hvsync|inDisplayArea    ; memB[1]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.015     ; 5.078      ;
; -4.053 ; hvsync_generator:hvsync|inDisplayArea    ; memR[1]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.015     ; 5.078      ;
; -4.045 ; cnt[14]                                  ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.069      ;
; -4.045 ; cnt[14]                                  ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.069      ;
; -4.045 ; cnt[14]                                  ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.069      ;
; -4.044 ; cnt[3]                                   ; cnt[22]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.083      ;
; -4.042 ; cnt[9]                                   ; cnt[21]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; 0.000      ; 5.082      ;
; -4.024 ; cnt[2]                                   ; cnt[20]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.063      ;
; -4.016 ; cnt[16]                                  ; G                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.040      ;
; -4.016 ; cnt[16]                                  ; B                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.040      ;
; -4.016 ; cnt[16]                                  ; R                                     ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.016     ; 5.040      ;
; -4.014 ; cnt[6]                                   ; cnt[21]                               ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.001     ; 5.053      ;
; -4.006 ; inDisplay2                               ; pixel[0]~reg0                         ; clk~reg0                                          ; clk~reg0    ; 1.000        ; -0.018     ; 5.028      ;
+--------+------------------------------------------+---------------------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'hvsync_generator:hvsync|Debouncer:Deboun|PB_state'                                                                                                                                                                          ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                                       ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -2.130 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 3.170      ;
; -2.128 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 3.168      ;
; -2.120 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 3.160      ;
; -1.958 ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 2.998      ;
; -1.956 ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 2.996      ;
; -1.948 ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 2.988      ;
; -1.787 ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 2.827      ;
; -1.785 ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 2.825      ;
; -1.777 ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 2.817      ;
; -1.757 ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 2.797      ;
; -1.671 ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 2.711      ;
; -1.663 ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 2.703      ;
; -1.558 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.713      ; 3.311      ;
; -1.558 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.713      ; 3.311      ;
; -1.558 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.713      ; 3.311      ;
; -1.558 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.713      ; 3.311      ;
; -1.546 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.713      ; 3.299      ;
; -1.546 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.713      ; 3.299      ;
; -1.546 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.713      ; 3.299      ;
; -1.546 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.713      ; 3.299      ;
; -1.303 ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; -0.014     ; 2.329      ;
; -1.283 ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; -0.014     ; 2.309      ;
; -1.227 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.727      ; 2.994      ;
; -1.225 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.727      ; 2.992      ;
; -1.217 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.727      ; 2.984      ;
; -1.122 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.713      ; 2.875      ;
; -1.122 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.713      ; 2.875      ;
; -1.122 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.713      ; 2.875      ;
; -1.122 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.713      ; 2.875      ;
; -0.933 ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; -0.014     ; 1.959      ;
; -0.929 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; -0.014     ; 1.955      ;
; -0.881 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.727      ; 2.648      ;
; -0.879 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.727      ; 2.646      ;
; -0.871 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.727      ; 2.638      ;
; -0.679 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.727      ; 2.446      ;
; -0.677 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.727      ; 2.444      ;
; -0.669 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.727      ; 2.436      ;
; -0.058 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.727      ; 1.825      ;
; -0.024 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.727      ; 1.791      ;
; 0.235  ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 0.805      ;
; 0.672  ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.727      ; 1.095      ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'hvsync_generator:hvsync|Debouncer:Deboun1|PB_state'                                                                                                                                                              ;
+--------+------------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.536 ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 1.576      ;
; -0.475 ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 1.515      ;
; -0.046 ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 1.086      ;
; -0.044 ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 1.084      ;
; 0.235  ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 0.805      ;
; 0.235  ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 0.805      ;
+--------+------------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50'                                                                         ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 2.327 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.500        ; 2.288      ; 0.805      ;
; 2.827 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 1.000        ; 2.288      ; 0.805      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk~reg0'                                                                                                                                                                                                      ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; -2.132 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.327      ; 0.805      ;
; -2.116 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 0.805      ;
; -1.632 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.327      ; 0.805      ;
; -1.616 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 0.805      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[0]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[1]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[2]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[3]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[4]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[5]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[6]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[7]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[8]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[9]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[10]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[11]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[12]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[13]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[15]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.796 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[14]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[0]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[1]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[2]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[3]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[4]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[5]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[6]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[7]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[8]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[9]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[10]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[11]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[12]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[13]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[15]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.296 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[14]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 2.328      ; 2.142      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[0]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[1]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[2]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[3]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[4]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[5]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[6]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[7]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[8]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[9]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[10] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[11] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[12] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[13] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[15] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; -0.293 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[14] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[0]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[1]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[2]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[3]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[4]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[5]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[6]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[7]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[8]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[9]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[10] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[11] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[12] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[13] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[15] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.207  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[14] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 2.311      ; 2.628      ;
; 0.753  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[15]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[15]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[15] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[15] ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.059      ;
; 1.041  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_sync_0   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_sync_1   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.002      ; 1.349      ;
; 1.067  ; hvsync_generator:hvsync|CounterX[8]                  ; hvsync_generator:hvsync|vga_HS                       ; clk~reg0                                           ; clk~reg0    ; 0.000        ; -0.001     ; 1.372      ;
; 1.167  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[0]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[0]   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.473      ;
; 1.167  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[0]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[0]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.473      ;
; 1.170  ; hvsync_generator:hvsync|CounterX[1]                  ; hvsync_generator:hvsync|CounterX[1]                  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.476      ;
; 1.171  ; cnt[13]                                              ; cnt[13]                                              ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.477      ;
; 1.172  ; cnt[3]                                               ; cnt[3]                                               ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172  ; cnt[10]                                              ; cnt[10]                                              ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172  ; cnt[11]                                              ; cnt[11]                                              ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.478      ;
; 1.175  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[1]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[1]   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[1]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[1]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.481      ;
; 1.176  ; cnt[14]                                              ; cnt[14]                                              ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[2]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[2]   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[9]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[9]   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[2]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[2]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[9]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[9]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.482      ;
; 1.177  ; cnt[16]                                              ; cnt[16]                                              ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[4]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[4]   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[7]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[7]   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[11]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[11]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[13]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[13]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[14]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[14]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[4]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[4]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[7]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[7]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[11] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[11] ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[13] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[13] ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[14] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[14] ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.483      ;
; 1.180  ; hvsync_generator:hvsync|CounterX[9]                  ; hvsync_generator:hvsync|vga_HS                       ; clk~reg0                                           ; clk~reg0    ; 0.000        ; -0.001     ; 1.485      ;
; 1.181  ; cnt[23]                                              ; cnt[23]                                              ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.487      ;
; 1.186  ; cnt[5]                                               ; cnt[5]                                               ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 1.492      ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50'                                                                           ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -2.093 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.000        ; 2.288      ; 0.805      ;
; -1.593 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; -0.500       ; 2.288      ; 0.805      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'hvsync_generator:hvsync|Debouncer:Deboun|PB_state'                                                                                                                                                                          ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                       ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.062 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.727      ; 1.095      ;
; 0.499 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.805      ;
; 0.758 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.727      ; 1.791      ;
; 0.792 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.727      ; 1.825      ;
; 0.929 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.727      ; 1.962      ;
; 0.930 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.727      ; 1.963      ;
; 0.931 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.727      ; 1.964      ;
; 1.076 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.727      ; 2.109      ;
; 1.077 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.727      ; 2.110      ;
; 1.078 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.727      ; 2.111      ;
; 1.142 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.727      ; 2.175      ;
; 1.143 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.727      ; 2.176      ;
; 1.144 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.727      ; 2.177      ;
; 1.510 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 1.816      ;
; 1.663 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; -0.014     ; 1.955      ;
; 1.667 ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; -0.014     ; 1.959      ;
; 1.856 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.713      ; 2.875      ;
; 1.856 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.713      ; 2.875      ;
; 1.856 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.713      ; 2.875      ;
; 1.856 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.713      ; 2.875      ;
; 2.017 ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; -0.014     ; 2.309      ;
; 2.023 ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 2.329      ;
; 2.037 ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; -0.014     ; 2.329      ;
; 2.079 ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 2.385      ;
; 2.145 ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 2.451      ;
; 2.244 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 2.550      ;
; 2.280 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.713      ; 3.299      ;
; 2.280 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.713      ; 3.299      ;
; 2.280 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.713      ; 3.299      ;
; 2.280 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.713      ; 3.299      ;
; 2.292 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.713      ; 3.311      ;
; 2.292 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.713      ; 3.311      ;
; 2.292 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.713      ; 3.311      ;
; 2.292 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.713      ; 3.311      ;
; 2.317 ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 2.623      ;
; 2.397 ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 2.703      ;
; 2.405 ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 2.711      ;
; 2.450 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 2.756      ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'hvsync_generator:hvsync|Debouncer:Deboun1|PB_state'                                                                                                                                                              ;
+-------+------------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.499 ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 0.805      ;
; 0.778 ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 1.084      ;
; 0.780 ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 1.086      ;
; 1.209 ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 1.515      ;
; 1.270 ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 1.576      ;
+-------+------------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk_50 ; Rise       ; clk_50         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0|clk   ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk~reg0'                                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; B                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; B                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; G                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; G                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; R                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; R                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[0]                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[0]                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[10]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[10]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[11]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[11]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[12]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[12]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[13]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[13]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[14]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[14]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[15]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[15]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[16]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[16]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[17]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[17]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[18]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[18]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[19]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[19]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[1]                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[1]                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[20]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[20]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[21]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[21]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[22]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[22]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[23]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[23]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[24]                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[24]                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[2]                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[2]                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[3]                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[3]                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[4]                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[4]                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[5]                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[5]                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[6]                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[6]                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[7]                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[7]                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[8]                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[8]                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[9]                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[9]                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9]                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9]                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[10] ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'hvsync_generator:hvsync|Debouncer:Deboun|PB_state'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[0]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[0]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[3]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[3]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|Deboun|PB_state|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|Deboun|PB_state|regout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|Deboun|PB_state~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|Deboun|PB_state~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|Deboun|PB_state~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|Deboun|PB_state~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[3]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'hvsync_generator:hvsync|Debouncer:Deboun1|PB_state'                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync_generator:hvsync|sw_mode[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync_generator:hvsync|sw_mode[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync_generator:hvsync|sw_mode[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync_generator:hvsync|sw_mode[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync_generator:hvsync|sw_mode[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync_generator:hvsync|sw_mode[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|Deboun1|PB_state|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|Deboun1|PB_state|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|Deboun1|PB_state~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|Deboun1|PB_state~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|Deboun1|PB_state~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|Deboun1|PB_state~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|sw_mode[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|sw_mode[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|sw_mode[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|sw_mode[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|sw_mode[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|sw_mode[2]|clk                    ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw_b      ; clk~reg0   ; 7.621 ; 7.621 ; Rise       ; clk~reg0        ;
; sw_cc     ; clk~reg0   ; 6.560 ; 6.560 ; Rise       ; clk~reg0        ;
; sw_cp     ; clk~reg0   ; 4.606 ; 4.606 ; Rise       ; clk~reg0        ;
; sw_g      ; clk~reg0   ; 7.081 ; 7.081 ; Rise       ; clk~reg0        ;
; sw_r      ; clk~reg0   ; 6.548 ; 6.548 ; Rise       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw_b      ; clk~reg0   ; -5.571 ; -5.571 ; Rise       ; clk~reg0        ;
; sw_cc     ; clk~reg0   ; -6.294 ; -6.294 ; Rise       ; clk~reg0        ;
; sw_cp     ; clk~reg0   ; -4.340 ; -4.340 ; Rise       ; clk~reg0        ;
; sw_g      ; clk~reg0   ; -5.133 ; -5.133 ; Rise       ; clk~reg0        ;
; sw_r      ; clk~reg0   ; -5.497 ; -5.497 ; Rise       ; clk~reg0        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.065 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 8.446 ; 8.446 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 8.741 ; 8.741 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 8.741 ; 8.741 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 8.705 ; 8.705 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 8.418 ; 8.418 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 8.399 ; 8.399 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.065 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.065 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 8.446 ; 8.446 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 8.418 ; 8.418 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 8.741 ; 8.741 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 8.705 ; 8.705 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 8.418 ; 8.418 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 8.399 ; 8.399 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.065 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Fast Model Setup Summary                                                    ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk~reg0                                           ; -0.979 ; -34.484       ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; -0.025 ; -0.073        ;
; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.480  ; 0.000         ;
; clk_50                                             ; 1.343  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Fast Model Hold Summary                                                     ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk~reg0                                           ; -1.085 ; -20.316       ;
; clk_50                                             ; -0.963 ; -0.963        ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; 0.030  ; 0.000         ;
; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.215  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                      ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk_50                                             ; -1.380 ; -2.380        ;
; clk~reg0                                           ; -0.500 ; -125.000      ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; -0.500 ; -8.000        ;
; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; -0.500 ; -3.000        ;
+----------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk~reg0'                                                                                                                                 ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.979 ; cnt[0]                                ; cnt[21]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 2.010      ;
; -0.951 ; cnt[1]                                ; cnt[21]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.982      ;
; -0.916 ; cnt[2]                                ; cnt[21]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.947      ;
; -0.906 ; cnt[0]                                ; cnt[22]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.937      ;
; -0.878 ; cnt[1]                                ; cnt[22]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.909      ;
; -0.862 ; cnt[3]                                ; cnt[21]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.893      ;
; -0.844 ; cnt[0]                                ; cnt[20]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.875      ;
; -0.843 ; cnt[2]                                ; cnt[22]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.874      ;
; -0.840 ; cnt[2]                                ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.869      ;
; -0.840 ; cnt[2]                                ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.869      ;
; -0.840 ; cnt[2]                                ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.869      ;
; -0.828 ; cnt[0]                                ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.857      ;
; -0.828 ; cnt[0]                                ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.857      ;
; -0.828 ; cnt[0]                                ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.857      ;
; -0.822 ; cnt[15]                               ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.839      ;
; -0.822 ; cnt[15]                               ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.839      ;
; -0.822 ; cnt[15]                               ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.839      ;
; -0.819 ; cnt[6]                                ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.848      ;
; -0.819 ; cnt[6]                                ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.848      ;
; -0.819 ; cnt[6]                                ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.848      ;
; -0.816 ; cnt[1]                                ; cnt[20]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.847      ;
; -0.810 ; cnt[13]                               ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.827      ;
; -0.810 ; cnt[13]                               ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.827      ;
; -0.810 ; cnt[13]                               ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.827      ;
; -0.808 ; cnt[7]                                ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.837      ;
; -0.808 ; cnt[7]                                ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.837      ;
; -0.808 ; cnt[7]                                ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.837      ;
; -0.802 ; hvsync_generator:hvsync|CounterY[5]   ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.835      ;
; -0.795 ; cnt[10]                               ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.824      ;
; -0.795 ; cnt[10]                               ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.824      ;
; -0.795 ; cnt[10]                               ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.824      ;
; -0.789 ; cnt[3]                                ; cnt[22]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.820      ;
; -0.788 ; cnt[4]                                ; cnt[21]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.819      ;
; -0.787 ; cnt[23]                               ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.804      ;
; -0.787 ; cnt[23]                               ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.804      ;
; -0.787 ; cnt[23]                               ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.804      ;
; -0.785 ; hvsync_generator:hvsync|CounterX[6]   ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.008      ; 1.825      ;
; -0.781 ; cnt[2]                                ; cnt[20]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.812      ;
; -0.781 ; hvsync_generator:hvsync|CounterX[7]   ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.008      ; 1.821      ;
; -0.756 ; cnt[11]                               ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.785      ;
; -0.756 ; cnt[11]                               ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.785      ;
; -0.756 ; cnt[11]                               ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.785      ;
; -0.754 ; cnt[3]                                ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.783      ;
; -0.754 ; cnt[3]                                ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.783      ;
; -0.754 ; cnt[3]                                ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.783      ;
; -0.748 ; cnt[18]                               ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.765      ;
; -0.748 ; cnt[18]                               ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.765      ;
; -0.748 ; cnt[18]                               ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.765      ;
; -0.742 ; cnt[5]                                ; cnt[21]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.773      ;
; -0.736 ; cnt[4]                                ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.765      ;
; -0.736 ; cnt[4]                                ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.765      ;
; -0.736 ; cnt[4]                                ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.765      ;
; -0.731 ; hvsync_generator:hvsync|inDisplayArea ; memG[6]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.011     ; 1.752      ;
; -0.731 ; hvsync_generator:hvsync|inDisplayArea ; memB[6]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.011     ; 1.752      ;
; -0.731 ; hvsync_generator:hvsync|inDisplayArea ; memR[6]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.011     ; 1.752      ;
; -0.728 ; cnt[24]                               ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.745      ;
; -0.728 ; cnt[24]                               ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.745      ;
; -0.728 ; cnt[24]                               ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.745      ;
; -0.727 ; cnt[3]                                ; cnt[20]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.758      ;
; -0.726 ; hvsync_generator:hvsync|CounterY[8]   ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.759      ;
; -0.722 ; hvsync_generator:hvsync|inDisplayArea ; memG[1]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.012     ; 1.742      ;
; -0.722 ; hvsync_generator:hvsync|inDisplayArea ; memB[1]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.012     ; 1.742      ;
; -0.722 ; hvsync_generator:hvsync|inDisplayArea ; memR[1]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.012     ; 1.742      ;
; -0.718 ; cnt[6]                                ; cnt[21]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.749      ;
; -0.715 ; cnt[4]                                ; cnt[22]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.746      ;
; -0.714 ; hvsync_generator:hvsync|inDisplayArea ; memG[8]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.011     ; 1.735      ;
; -0.714 ; hvsync_generator:hvsync|inDisplayArea ; memB[8]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.011     ; 1.735      ;
; -0.714 ; hvsync_generator:hvsync|inDisplayArea ; memR[8]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.011     ; 1.735      ;
; -0.713 ; hvsync_generator:hvsync|CounterY[6]   ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.746      ;
; -0.712 ; cnt[8]                                ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.741      ;
; -0.712 ; cnt[8]                                ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.741      ;
; -0.712 ; cnt[8]                                ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.741      ;
; -0.710 ; cnt[12]                               ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.014     ; 1.728      ;
; -0.710 ; cnt[12]                               ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.014     ; 1.728      ;
; -0.710 ; cnt[12]                               ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.014     ; 1.728      ;
; -0.708 ; hvsync_generator:hvsync|CounterY[7]   ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.001      ; 1.741      ;
; -0.703 ; cnt[1]                                ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.732      ;
; -0.703 ; cnt[1]                                ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.732      ;
; -0.703 ; cnt[1]                                ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.732      ;
; -0.700 ; hvsync_generator:hvsync|CounterX[9]   ; hvsync_generator:hvsync|inDisplayArea ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.006      ; 1.738      ;
; -0.699 ; cnt[9]                                ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.729      ;
; -0.699 ; cnt[9]                                ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.729      ;
; -0.699 ; cnt[9]                                ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.002     ; 1.729      ;
; -0.691 ; cnt[16]                               ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.708      ;
; -0.691 ; cnt[16]                               ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.708      ;
; -0.691 ; cnt[16]                               ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.708      ;
; -0.688 ; hvsync_generator:hvsync|inDisplayArea ; memG[5]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.014     ; 1.706      ;
; -0.688 ; hvsync_generator:hvsync|inDisplayArea ; memB[5]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.014     ; 1.706      ;
; -0.688 ; hvsync_generator:hvsync|inDisplayArea ; memR[5]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.014     ; 1.706      ;
; -0.686 ; cnt[9]                                ; cnt[21]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; 0.000      ; 1.718      ;
; -0.686 ; cnt[5]                                ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.715      ;
; -0.686 ; cnt[5]                                ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.715      ;
; -0.686 ; cnt[5]                                ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.003     ; 1.715      ;
; -0.683 ; cnt[14]                               ; G                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.700      ;
; -0.683 ; cnt[14]                               ; B                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.700      ;
; -0.683 ; cnt[14]                               ; R                                     ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.015     ; 1.700      ;
; -0.679 ; cnt[0]                                ; cnt[17]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.001     ; 1.710      ;
; -0.679 ; hvsync_generator:hvsync|inDisplayArea ; memG[7]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.014     ; 1.697      ;
; -0.679 ; hvsync_generator:hvsync|inDisplayArea ; memB[7]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.014     ; 1.697      ;
; -0.679 ; hvsync_generator:hvsync|inDisplayArea ; memR[7]                               ; clk~reg0     ; clk~reg0    ; 1.000        ; -0.014     ; 1.697      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'hvsync_generator:hvsync|Debouncer:Deboun|PB_state'                                                                                                                                                                          ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                                       ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.025 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 1.057      ;
; -0.025 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 1.057      ;
; -0.023 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 1.055      ;
; 0.046  ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 0.986      ;
; 0.046  ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 0.986      ;
; 0.048  ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 0.984      ;
; 0.067  ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.215      ; 1.180      ;
; 0.067  ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.215      ; 1.180      ;
; 0.067  ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.215      ; 1.180      ;
; 0.067  ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.215      ; 1.180      ;
; 0.076  ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.215      ; 1.171      ;
; 0.076  ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.215      ; 1.171      ;
; 0.076  ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.215      ; 1.171      ;
; 0.076  ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.215      ; 1.171      ;
; 0.101  ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 0.931      ;
; 0.101  ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 0.931      ;
; 0.103  ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 0.929      ;
; 0.124  ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 0.908      ;
; 0.135  ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 0.897      ;
; 0.137  ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 0.895      ;
; 0.187  ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.215      ; 1.060      ;
; 0.187  ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.215      ; 1.060      ;
; 0.187  ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.215      ; 1.060      ;
; 0.187  ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.215      ; 1.060      ;
; 0.202  ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; -0.015     ; 0.815      ;
; 0.209  ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; -0.015     ; 0.808      ;
; 0.265  ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.230      ; 0.997      ;
; 0.265  ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.230      ; 0.997      ;
; 0.267  ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.230      ; 0.995      ;
; 0.311  ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; -0.015     ; 0.706      ;
; 0.312  ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; -0.015     ; 0.705      ;
; 0.389  ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.230      ; 0.873      ;
; 0.389  ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.230      ; 0.873      ;
; 0.391  ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.230      ; 0.871      ;
; 0.440  ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.230      ; 0.822      ;
; 0.440  ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.230      ; 0.822      ;
; 0.442  ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.230      ; 0.820      ;
; 0.661  ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.230      ; 0.601      ;
; 0.664  ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.230      ; 0.598      ;
; 0.665  ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.000      ; 0.367      ;
; 0.850  ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 1.000        ; 0.230      ; 0.412      ;
+--------+------------------------------------------+------------------------------------------+----------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'hvsync_generator:hvsync|Debouncer:Deboun1|PB_state'                                                                                                                                                             ;
+-------+------------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.480 ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 0.552      ;
; 0.503 ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 0.529      ;
; 0.623 ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 0.409      ;
; 0.625 ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 0.407      ;
; 0.665 ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50'                                                                         ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 1.343 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.500        ; 1.037      ; 0.367      ;
; 1.843 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 1.000        ; 1.037      ; 0.367      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk~reg0'                                                                                                                                                                                                      ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                                       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+
; -1.085 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.159      ; 0.367      ;
; -1.071 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.367      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[0]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[1]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[2]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[3]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[4]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[5]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[6]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[7]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[8]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[9]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[10]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[11]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[12]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[13]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[15]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.643 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[14]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; 0.000        ; 1.160      ; 0.810      ;
; -0.585 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.159      ; 0.367      ;
; -0.571 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.367      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[0]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[1]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[2]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[3]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[4]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[5]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[6]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[7]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[8]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[9]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[10] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[11] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[12] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[13] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[15] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.492 ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[14] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; 0.000        ; 1.145      ; 0.946      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[0]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[1]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[2]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[3]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[4]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[5]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[6]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[7]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[8]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[9]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[10]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[11]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[12]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[13]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[15]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; -0.143 ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state    ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[14]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0    ; -0.500       ; 1.160      ; 0.810      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[0]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[1]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[2]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[3]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[4]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[5]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[6]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[7]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[8]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[9]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[10] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[11] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[12] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[13] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[15] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.008  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state   ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[14] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0    ; -0.500       ; 1.145      ; 0.946      ;
; 0.243  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[15]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[15]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[15] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[15] ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.395      ;
; 0.322  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_sync_0   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_sync_1   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.474      ;
; 0.333  ; hvsync_generator:hvsync|CounterX[8]                  ; hvsync_generator:hvsync|vga_HS                       ; clk~reg0                                           ; clk~reg0    ; 0.000        ; -0.002     ; 0.483      ;
; 0.355  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[0]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[0]   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.507      ;
; 0.355  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[0]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[0]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.507      ;
; 0.357  ; cnt[13]                                              ; cnt[13]                                              ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; cnt[10]                                              ; cnt[10]                                              ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; cnt[11]                                              ; cnt[11]                                              ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; hvsync_generator:hvsync|CounterX[1]                  ; hvsync_generator:hvsync|CounterX[1]                  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[1]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[1]   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[1]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[1]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; cnt[14]                                              ; cnt[14]                                              ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[2]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[2]   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[9]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[9]   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[11]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[11]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[2]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[2]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[9]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[9]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[11] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[11] ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; cnt[3]                                               ; cnt[3]                                               ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; cnt[16]                                              ; cnt[16]                                              ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; cnt[23]                                              ; cnt[23]                                              ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[4]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[4]   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[7]   ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[7]   ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[13]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[13]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[14]  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_cnt[14]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[4]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[4]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[7]  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[7]  ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[13] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[13] ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[14] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[14] ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.513      ;
; 0.366  ; cnt[5]                                               ; cnt[5]                                               ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; cnt[7]                                               ; cnt[7]                                               ; clk~reg0                                           ; clk~reg0    ; 0.000        ; 0.000      ; 0.518      ;
+--------+------------------------------------------------------+------------------------------------------------------+----------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50'                                                                           ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -0.963 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; 0.000        ; 1.037      ; 0.367      ;
; -0.463 ; clk~reg0  ; clk~reg0 ; clk~reg0     ; clk_50      ; -0.500       ; 1.037      ; 0.367      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'hvsync_generator:hvsync|Debouncer:Deboun|PB_state'                                                                                                                                                                          ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                                       ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.030 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.230      ; 0.412      ;
; 0.215 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.367      ;
; 0.216 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.230      ; 0.598      ;
; 0.219 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.230      ; 0.601      ;
; 0.277 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.230      ; 0.659      ;
; 0.278 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.230      ; 0.660      ;
; 0.278 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.230      ; 0.660      ;
; 0.324 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.230      ; 0.706      ;
; 0.325 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.230      ; 0.707      ;
; 0.325 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.230      ; 0.707      ;
; 0.342 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.230      ; 0.724      ;
; 0.343 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.230      ; 0.725      ;
; 0.343 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.230      ; 0.725      ;
; 0.461 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.613      ;
; 0.568 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; -0.015     ; 0.705      ;
; 0.569 ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; -0.015     ; 0.706      ;
; 0.628 ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.780      ;
; 0.629 ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.781      ;
; 0.666 ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.818      ;
; 0.671 ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; -0.015     ; 0.808      ;
; 0.678 ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; -0.015     ; 0.815      ;
; 0.690 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.842      ;
; 0.693 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.215      ; 1.060      ;
; 0.693 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.215      ; 1.060      ;
; 0.693 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.215      ; 1.060      ;
; 0.693 ; hvsync_generator:hvsync|sw_mode[1]       ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.215      ; 1.060      ;
; 0.722 ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.874      ;
; 0.743 ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.895      ;
; 0.745 ; hvsync_generator:hvsync|countPosition[3] ; hvsync_generator:hvsync|countPosition[1] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.897      ;
; 0.749 ; hvsync_generator:hvsync|countPosition[0] ; hvsync_generator:hvsync|countPosition[2] ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.000      ; 0.901      ;
; 0.804 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.215      ; 1.171      ;
; 0.804 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.215      ; 1.171      ;
; 0.804 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.215      ; 1.171      ;
; 0.804 ; hvsync_generator:hvsync|sw_mode[2]       ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.215      ; 1.171      ;
; 0.813 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[3]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.215      ; 1.180      ;
; 0.813 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[0]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.215      ; 1.180      ;
; 0.813 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[1]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.215      ; 1.180      ;
; 0.813 ; hvsync_generator:hvsync|sw_mode[0]       ; hvsync_generator:hvsync|countPos[2]      ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; 0.000        ; 0.215      ; 1.180      ;
+-------+------------------------------------------+------------------------------------------+----------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'hvsync_generator:hvsync|Debouncer:Deboun1|PB_state'                                                                                                                                                              ;
+-------+------------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.215 ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 0.367      ;
; 0.255 ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; hvsync_generator:hvsync|sw_mode[0] ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 0.409      ;
; 0.377 ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 0.529      ;
; 0.400 ; hvsync_generator:hvsync|sw_mode[2] ; hvsync_generator:hvsync|sw_mode[1] ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 0.000        ; 0.000      ; 0.552      ;
+-------+------------------------------------+------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50'                                                         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+--------+------------+----------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50 ; Rise       ; clk_50         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk_50|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50 ; Rise       ; clk~reg0|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50 ; Rise       ; clk~reg0|clk   ;
+--------+--------------+----------------+------------------+--------+------------+----------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk~reg0'                                                                                               ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; B                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; B                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; G                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; G                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; R                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; R                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[0]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[0]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[10]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[10]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[11]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[11]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[12]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[12]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[13]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[13]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[14]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[14]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[15]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[15]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[16]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[16]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[17]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[17]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[18]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[18]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[19]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[19]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[1]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[1]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[20]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[20]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[21]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[21]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[22]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[22]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[23]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[23]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[24]                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[24]                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[2]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[2]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[3]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[3]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[4]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[4]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[5]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[5]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[6]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[6]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[7]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[7]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[8]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[8]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; cnt[9]                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; cnt[9]                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterX[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|CounterY[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk~reg0 ; Rise       ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_cnt[10] ;
+--------+--------------+----------------+------------------+----------+------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'hvsync_generator:hvsync|Debouncer:Deboun|PB_state'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPos[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync_generator:hvsync|countPosition[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|Deboun|PB_state|regout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|Deboun|PB_state|regout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|Deboun|PB_state~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|Deboun|PB_state~clkctrl|inclk[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|Deboun|PB_state~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|Deboun|PB_state~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPos[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state ; Rise       ; hvsync|countPosition[3]|clk              ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'hvsync_generator:hvsync|Debouncer:Deboun1|PB_state'                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync_generator:hvsync|sw_mode[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync_generator:hvsync|sw_mode[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync_generator:hvsync|sw_mode[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync_generator:hvsync|sw_mode[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync_generator:hvsync|sw_mode[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync_generator:hvsync|sw_mode[2]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|Deboun1|PB_state|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|Deboun1|PB_state|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|Deboun1|PB_state~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|Deboun1|PB_state~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|Deboun1|PB_state~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|Deboun1|PB_state~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|sw_mode[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|sw_mode[0]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|sw_mode[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|sw_mode[1]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|sw_mode[2]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; Rise       ; hvsync|sw_mode[2]|clk                    ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw_b      ; clk~reg0   ; 3.280 ; 3.280 ; Rise       ; clk~reg0        ;
; sw_cc     ; clk~reg0   ; 2.902 ; 2.902 ; Rise       ; clk~reg0        ;
; sw_cp     ; clk~reg0   ; 2.244 ; 2.244 ; Rise       ; clk~reg0        ;
; sw_g      ; clk~reg0   ; 3.104 ; 3.104 ; Rise       ; clk~reg0        ;
; sw_r      ; clk~reg0   ; 2.881 ; 2.881 ; Rise       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw_b      ; clk~reg0   ; -2.587 ; -2.587 ; Rise       ; clk~reg0        ;
; sw_cc     ; clk~reg0   ; -2.782 ; -2.782 ; Rise       ; clk~reg0        ;
; sw_cp     ; clk~reg0   ; -2.124 ; -2.124 ; Rise       ; clk~reg0        ;
; sw_g      ; clk~reg0   ; -2.409 ; -2.409 ; Rise       ; clk~reg0        ;
; sw_r      ; clk~reg0   ; -2.512 ; -2.512 ; Rise       ; clk~reg0        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.766 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.712 ; 3.712 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 3.778 ; 3.778 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 3.778 ; 3.778 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 3.759 ; 3.759 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 3.693 ; 3.693 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.688 ; 3.688 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.766 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.766 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.712 ; 3.712 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 3.693 ; 3.693 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 3.778 ; 3.778 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 3.759 ; 3.759 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 3.693 ; 3.693 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.688 ; 3.688 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.766 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                 ;
+-----------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                               ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                    ; -4.861   ; -2.132  ; N/A      ; N/A     ; -1.941              ;
;  clk_50                                             ; 1.343    ; -2.093  ; N/A      ; N/A     ; -1.941              ;
;  clk~reg0                                           ; -4.861   ; -2.132  ; N/A      ; N/A     ; -0.742              ;
;  hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; -0.536   ; 0.215   ; N/A      ; N/A     ; -0.742              ;
;  hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; -2.130   ; 0.030   ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS                                     ; -334.918 ; -23.765 ; 0.0      ; 0.0     ; -205.249            ;
;  clk_50                                             ; 0.000    ; -2.093  ; N/A      ; N/A     ; -3.425              ;
;  clk~reg0                                           ; -321.239 ; -21.672 ; N/A      ; N/A     ; -185.500            ;
;  hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; -1.011   ; 0.000   ; N/A      ; N/A     ; -4.452              ;
;  hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; -12.668  ; 0.000   ; N/A      ; N/A     ; -11.872             ;
+-----------------------------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw_b      ; clk~reg0   ; 7.621 ; 7.621 ; Rise       ; clk~reg0        ;
; sw_cc     ; clk~reg0   ; 6.560 ; 6.560 ; Rise       ; clk~reg0        ;
; sw_cp     ; clk~reg0   ; 4.606 ; 4.606 ; Rise       ; clk~reg0        ;
; sw_g      ; clk~reg0   ; 7.081 ; 7.081 ; Rise       ; clk~reg0        ;
; sw_r      ; clk~reg0   ; 6.548 ; 6.548 ; Rise       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw_b      ; clk~reg0   ; -2.587 ; -2.587 ; Rise       ; clk~reg0        ;
; sw_cc     ; clk~reg0   ; -2.782 ; -2.782 ; Rise       ; clk~reg0        ;
; sw_cp     ; clk~reg0   ; -2.124 ; -2.124 ; Rise       ; clk~reg0        ;
; sw_g      ; clk~reg0   ; -2.409 ; -2.409 ; Rise       ; clk~reg0        ;
; sw_r      ; clk~reg0   ; -2.512 ; -2.512 ; Rise       ; clk~reg0        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 4.065 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 8.446 ; 8.446 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 8.741 ; 8.741 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 8.741 ; 8.741 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 8.705 ; 8.705 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 8.418 ; 8.418 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 8.399 ; 8.399 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 4.065 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; clk       ; clk~reg0   ; 1.766 ;       ; Rise       ; clk~reg0        ;
; hsync_out ; clk~reg0   ; 3.712 ; 3.712 ; Rise       ; clk~reg0        ;
; pixel[*]  ; clk~reg0   ; 3.693 ; 3.693 ; Rise       ; clk~reg0        ;
;  pixel[0] ; clk~reg0   ; 3.778 ; 3.778 ; Rise       ; clk~reg0        ;
;  pixel[1] ; clk~reg0   ; 3.759 ; 3.759 ; Rise       ; clk~reg0        ;
;  pixel[2] ; clk~reg0   ; 3.693 ; 3.693 ; Rise       ; clk~reg0        ;
; vsync_out ; clk~reg0   ; 3.688 ; 3.688 ; Rise       ; clk~reg0        ;
; clk       ; clk~reg0   ;       ; 1.766 ; Fall       ; clk~reg0        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk~reg0                                           ; clk_50                                             ; 1        ; 1        ; 0        ; 0        ;
; clk~reg0                                           ; clk~reg0                                           ; 1761     ; 0        ; 0        ; 0        ;
; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0                                           ; 18       ; 18       ; 0        ; 0        ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0                                           ; 132      ; 18       ; 0        ; 0        ;
; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 7        ; 0        ; 0        ; 0        ;
; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; 33       ; 0        ; 0        ; 0        ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; 37       ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk~reg0                                           ; clk_50                                             ; 1        ; 1        ; 0        ; 0        ;
; clk~reg0                                           ; clk~reg0                                           ; 1761     ; 0        ; 0        ; 0        ;
; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; clk~reg0                                           ; 18       ; 18       ; 0        ; 0        ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; clk~reg0                                           ; 132      ; 18       ; 0        ; 0        ;
; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; 7        ; 0        ; 0        ; 0        ;
; hvsync_generator:hvsync|Debouncer:Deboun1|PB_state ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; 33       ; 0        ; 0        ; 0        ;
; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; hvsync_generator:hvsync|Debouncer:Deboun|PB_state  ; 37       ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 27 18:52:48 2021
Info: Command: quartus_sta testVGA -c testVGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'testVGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk~reg0 clk~reg0
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
    Info (332105): create_clock -period 1.000 -name hvsync_generator:hvsync|Debouncer:Deboun|PB_state hvsync_generator:hvsync|Debouncer:Deboun|PB_state
    Info (332105): create_clock -period 1.000 -name hvsync_generator:hvsync|Debouncer:Deboun1|PB_state hvsync_generator:hvsync|Debouncer:Deboun1|PB_state
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.861
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.861      -321.239 clk~reg0 
    Info (332119):    -2.130       -12.668 hvsync_generator:hvsync|Debouncer:Deboun|PB_state 
    Info (332119):    -0.536        -1.011 hvsync_generator:hvsync|Debouncer:Deboun1|PB_state 
    Info (332119):     2.327         0.000 clk_50 
Info (332146): Worst-case hold slack is -2.132
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.132       -21.672 clk~reg0 
    Info (332119):    -2.093        -2.093 clk_50 
    Info (332119):     0.062         0.000 hvsync_generator:hvsync|Debouncer:Deboun|PB_state 
    Info (332119):     0.499         0.000 hvsync_generator:hvsync|Debouncer:Deboun1|PB_state 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941        -3.425 clk_50 
    Info (332119):    -0.742      -185.500 clk~reg0 
    Info (332119):    -0.742       -11.872 hvsync_generator:hvsync|Debouncer:Deboun|PB_state 
    Info (332119):    -0.742        -4.452 hvsync_generator:hvsync|Debouncer:Deboun1|PB_state 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.979
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.979       -34.484 clk~reg0 
    Info (332119):    -0.025        -0.073 hvsync_generator:hvsync|Debouncer:Deboun|PB_state 
    Info (332119):     0.480         0.000 hvsync_generator:hvsync|Debouncer:Deboun1|PB_state 
    Info (332119):     1.343         0.000 clk_50 
Info (332146): Worst-case hold slack is -1.085
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.085       -20.316 clk~reg0 
    Info (332119):    -0.963        -0.963 clk_50 
    Info (332119):     0.030         0.000 hvsync_generator:hvsync|Debouncer:Deboun|PB_state 
    Info (332119):     0.215         0.000 hvsync_generator:hvsync|Debouncer:Deboun1|PB_state 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -2.380 clk_50 
    Info (332119):    -0.500      -125.000 clk~reg0 
    Info (332119):    -0.500        -8.000 hvsync_generator:hvsync|Debouncer:Deboun|PB_state 
    Info (332119):    -0.500        -3.000 hvsync_generator:hvsync|Debouncer:Deboun1|PB_state 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4545 megabytes
    Info: Processing ended: Tue Jul 27 18:52:49 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


