TimeQuest Timing Analyzer report for cinto_seguranca
Tue Apr 04 22:26:05 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_i'
 13. Slow 1200mV 85C Model Hold: 'clk_i'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_i'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk_i'
 29. Slow 1200mV 0C Model Hold: 'clk_i'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_i'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'clk_i'
 44. Fast 1200mV 0C Model Hold: 'clk_i'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_i'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; cinto_seguranca                                    ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk_i      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_i } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 304.14 MHz ; 250.0 MHz       ; clk_i      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk_i ; -2.288 ; -69.036            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk_i ; 0.363 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk_i ; -3.000 ; -37.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_i'                                                                                                         ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.288 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.222      ;
; -2.288 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.222      ;
; -2.288 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.222      ;
; -2.288 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.222      ;
; -2.288 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.222      ;
; -2.288 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.222      ;
; -2.288 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.222      ;
; -2.288 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.222      ;
; -2.288 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.222      ;
; -2.265 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.199      ;
; -2.265 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.199      ;
; -2.265 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.199      ;
; -2.265 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.199      ;
; -2.265 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.199      ;
; -2.265 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.199      ;
; -2.265 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.199      ;
; -2.265 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.199      ;
; -2.265 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.199      ;
; -2.237 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.171      ;
; -2.237 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.171      ;
; -2.237 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.171      ;
; -2.237 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.171      ;
; -2.237 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.171      ;
; -2.237 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.171      ;
; -2.237 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.171      ;
; -2.237 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.171      ;
; -2.237 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.171      ;
; -2.216 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.150      ;
; -2.216 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.150      ;
; -2.216 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.150      ;
; -2.216 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.150      ;
; -2.216 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.150      ;
; -2.216 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.150      ;
; -2.216 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.150      ;
; -2.216 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.150      ;
; -2.216 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.150      ;
; -2.205 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.773      ;
; -2.205 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.773      ;
; -2.205 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.773      ;
; -2.205 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.773      ;
; -2.205 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.773      ;
; -2.205 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.773      ;
; -2.205 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.773      ;
; -2.205 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.773      ;
; -2.205 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.773      ;
; -2.164 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.098      ;
; -2.164 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.098      ;
; -2.164 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.098      ;
; -2.164 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.098      ;
; -2.164 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.098      ;
; -2.164 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.098      ;
; -2.164 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.098      ;
; -2.164 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.098      ;
; -2.164 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.098      ;
; -2.161 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.729      ;
; -2.161 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.729      ;
; -2.161 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.729      ;
; -2.161 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.729      ;
; -2.161 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.729      ;
; -2.161 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.729      ;
; -2.161 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.729      ;
; -2.161 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.729      ;
; -2.161 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.729      ;
; -2.094 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.662      ;
; -2.094 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.662      ;
; -2.094 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.662      ;
; -2.094 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.662      ;
; -2.094 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.662      ;
; -2.094 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.662      ;
; -2.094 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.662      ;
; -2.094 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.662      ;
; -2.094 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.427     ; 2.662      ;
; -2.088 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.022      ;
; -2.088 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[1]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.022      ;
; -2.088 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.022      ;
; -2.088 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[3]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.022      ;
; -2.088 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.022      ;
; -2.088 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[5]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.022      ;
; -2.088 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.022      ;
; -2.088 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[7]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.022      ;
; -2.088 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.022      ;
; -2.088 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.022      ;
; -2.088 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[10] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.022      ;
; -2.088 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[11] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.022      ;
; -2.088 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[12] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.022      ;
; -2.082 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.016      ;
; -2.082 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.016      ;
; -2.082 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.016      ;
; -2.082 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.016      ;
; -2.082 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.016      ;
; -2.082 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.016      ;
; -2.082 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.016      ;
; -2.082 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.016      ;
; -2.082 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.016      ;
; -2.077 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.011      ;
; -2.077 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.011      ;
; -2.077 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.011      ;
; -2.077 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.011      ;
; -2.077 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.011      ;
; -2.077 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.061     ; 3.011      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_i'                                                                                                         ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.363 ; digital_clock:U0|countsec[7]  ; digital_clock:U0|countsec[7]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 0.597      ;
; 0.363 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.076      ; 0.596      ;
; 0.470 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.054      ;
; 0.482 ; digital_clock:U0|slow_clk[24] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.066      ;
; 0.487 ; digital_clock:U0|slow_clk[20] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.071      ;
; 0.492 ; digital_clock:U0|slow_clk[12] ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.076      ;
; 0.494 ; digital_clock:U0|slow_clk[14] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.078      ;
; 0.547 ; digital_clock:U0|countsec[6]  ; digital_clock:U0|countsec[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 0.781      ;
; 0.548 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.076      ; 0.781      ;
; 0.549 ; digital_clock:U0|countsec[1]  ; digital_clock:U0|countsec[1]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 0.783      ;
; 0.550 ; digital_clock:U0|countsec[3]  ; digital_clock:U0|countsec[3]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 0.784      ;
; 0.552 ; digital_clock:U0|countsec[4]  ; digital_clock:U0|countsec[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 0.786      ;
; 0.554 ; digital_clock:U0|countsec[2]  ; digital_clock:U0|countsec[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 0.788      ;
; 0.554 ; digital_clock:U0|countsec[5]  ; digital_clock:U0|countsec[5]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 0.788      ;
; 0.555 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.076      ; 0.788      ;
; 0.557 ; digital_clock:U0|slow_clk[15] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.076      ; 0.790      ;
; 0.558 ; digital_clock:U0|slow_clk[3]  ; digital_clock:U0|slow_clk[3]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[10] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; digital_clock:U0|slow_clk[19] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; digital_clock:U0|slow_clk[2]  ; digital_clock:U0|slow_clk[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[8]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[9]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; digital_clock:U0|slow_clk[11] ; digital_clock:U0|slow_clk[11] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.777      ;
; 0.560 ; digital_clock:U0|slow_clk[1]  ; digital_clock:U0|slow_clk[1]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; digital_clock:U0|slow_clk[24] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[5]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.779      ;
; 0.562 ; digital_clock:U0|slow_clk[6]  ; digital_clock:U0|slow_clk[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.780      ;
; 0.562 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.780      ;
; 0.563 ; digital_clock:U0|slow_clk[4]  ; digital_clock:U0|slow_clk[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.781      ;
; 0.564 ; digital_clock:U0|slow_clk[20] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.782      ;
; 0.566 ; digital_clock:U0|countsec[0]  ; digital_clock:U0|countsec[0]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 0.800      ;
; 0.570 ; digital_clock:U0|slow_clk[12] ; digital_clock:U0|slow_clk[12] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.788      ;
; 0.572 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[7]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; digital_clock:U0|slow_clk[14] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.792      ;
; 0.577 ; digital_clock:U0|slow_clk[11] ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.161      ;
; 0.579 ; digital_clock:U0|slow_clk[19] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.163      ;
; 0.588 ; digital_clock:U0|slow_clk[0]  ; digital_clock:U0|slow_clk[0]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 0.806      ;
; 0.592 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.176      ;
; 0.592 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.176      ;
; 0.604 ; digital_clock:U0|slow_clk[12] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.188      ;
; 0.608 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.192      ;
; 0.689 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.273      ;
; 0.689 ; digital_clock:U0|slow_clk[11] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.273      ;
; 0.692 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.276      ;
; 0.692 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.276      ;
; 0.704 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.288      ;
; 0.705 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.289      ;
; 0.706 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.290      ;
; 0.709 ; digital_clock:U0|slow_clk[20] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.293      ;
; 0.801 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.385      ;
; 0.801 ; digital_clock:U0|slow_clk[19] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.385      ;
; 0.815 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.399      ;
; 0.817 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.401      ;
; 0.819 ; digital_clock:U0|slow_clk[6]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.403      ;
; 0.824 ; digital_clock:U0|countsec[1]  ; digital_clock:U0|countsec[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 1.058      ;
; 0.825 ; digital_clock:U0|countsec[3]  ; digital_clock:U0|countsec[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 1.059      ;
; 0.828 ; digital_clock:U0|countsec[5]  ; digital_clock:U0|countsec[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 1.062      ;
; 0.830 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.414      ;
; 0.832 ; digital_clock:U0|slow_clk[14] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.416      ;
; 0.833 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[10] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.051      ;
; 0.833 ; digital_clock:U0|slow_clk[3]  ; digital_clock:U0|slow_clk[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.051      ;
; 0.833 ; digital_clock:U0|slow_clk[19] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.051      ;
; 0.833 ; digital_clock:U0|countsec[0]  ; digital_clock:U0|countsec[1]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 1.067      ;
; 0.833 ; digital_clock:U0|slow_clk[11] ; digital_clock:U0|slow_clk[12] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.051      ;
; 0.834 ; digital_clock:U0|countsec[6]  ; digital_clock:U0|countsec[7]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 1.068      ;
; 0.834 ; digital_clock:U0|slow_clk[1]  ; digital_clock:U0|slow_clk[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.052      ;
; 0.834 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.052      ;
; 0.835 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.053      ;
; 0.835 ; digital_clock:U0|countsec[0]  ; digital_clock:U0|countsec[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 1.069      ;
; 0.840 ; digital_clock:U0|countsec[4]  ; digital_clock:U0|countsec[5]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 1.074      ;
; 0.841 ; digital_clock:U0|countsec[2]  ; digital_clock:U0|countsec[3]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 1.075      ;
; 0.842 ; digital_clock:U0|countsec[4]  ; digital_clock:U0|countsec[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 1.076      ;
; 0.843 ; digital_clock:U0|countsec[2]  ; digital_clock:U0|countsec[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.077      ; 1.077      ;
; 0.846 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[11] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[8]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; digital_clock:U0|slow_clk[2]  ; digital_clock:U0|slow_clk[3]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[9]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.065      ;
; 0.848 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.066      ;
; 0.848 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[12] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.066      ;
; 0.848 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.066      ;
; 0.849 ; digital_clock:U0|slow_clk[6]  ; digital_clock:U0|slow_clk[7]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.067      ;
; 0.849 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[10] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.067      ;
; 0.849 ; digital_clock:U0|slow_clk[2]  ; digital_clock:U0|slow_clk[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.067      ;
; 0.850 ; digital_clock:U0|slow_clk[4]  ; digital_clock:U0|slow_clk[5]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.068      ;
; 0.851 ; digital_clock:U0|slow_clk[20] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.069      ;
; 0.851 ; digital_clock:U0|slow_clk[6]  ; digital_clock:U0|slow_clk[8]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.069      ;
; 0.852 ; digital_clock:U0|slow_clk[4]  ; digital_clock:U0|slow_clk[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.070      ;
; 0.858 ; digital_clock:U0|slow_clk[0]  ; digital_clock:U0|slow_clk[1]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.076      ;
; 0.860 ; digital_clock:U0|slow_clk[12] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.078      ;
; 0.860 ; digital_clock:U0|slow_clk[0]  ; digital_clock:U0|slow_clk[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.078      ;
; 0.862 ; digital_clock:U0|slow_clk[14] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.080      ;
; 0.862 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 0.000        ; 0.061      ; 1.080      ;
; 0.914 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.498      ;
; 0.915 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.427      ; 1.499      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_i'                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_i ; Rise       ; clk_i                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[9]  ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[13] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[15] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[22] ;
; 0.169  ; 0.353        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[25] ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[0]  ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[1]  ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[2]  ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[3]  ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[4]  ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[5]  ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[6]  ;
; 0.175  ; 0.359        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[7]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[0]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[10] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[11] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[12] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[1]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[2]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[3]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[4]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[5]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[6]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[7]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[8]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[9]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[14] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[16] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[17] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[18] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[19] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[20] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[21] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[23] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[24] ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[13]|clk           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[15]|clk           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[22]|clk           ;
; 0.331  ; 0.331        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[25]|clk           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[0]|clk            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[1]|clk            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[2]|clk            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[3]|clk            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[4]|clk            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[5]|clk            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[6]|clk            ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[7]|clk            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; clk_i~input|o                 ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[0]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[10]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[11]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[12]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[14]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[16]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[17]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[18]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[19]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[1]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[20]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[21]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[23]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[24]|clk           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[2]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[3]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[4]|clk            ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[5]|clk            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_i     ; clk_i      ; 3.194 ; 3.641 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_i     ; clk_i      ; -1.979 ; -2.424 ; Rise       ; clk_i           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; w_o       ; clk_i      ; 7.050 ; 7.048 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; w_o       ; clk_i      ; 6.411 ; 6.311 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; k_i        ; w_o         ; 7.721 ;       ;       ; 8.181 ;
; ns_i       ; w_o         ;       ; 7.939 ; 8.323 ;       ;
; p_i        ; w_o         ; 8.125 ;       ;       ; 8.596 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; k_i        ; w_o         ; 7.464 ;       ;       ; 7.889 ;
; ns_i       ; w_o         ;       ; 7.653 ; 8.048 ;       ;
; p_i        ; w_o         ; 7.839 ;       ;       ; 8.261 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 338.64 MHz ; 250.0 MHz       ; clk_i      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk_i ; -1.953 ; -58.268           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk_i ; 0.322 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk_i ; -3.000 ; -37.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_i'                                                                                                          ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.953 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.893      ;
; -1.953 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.893      ;
; -1.953 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.893      ;
; -1.953 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.893      ;
; -1.953 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.893      ;
; -1.953 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.893      ;
; -1.953 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.893      ;
; -1.953 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.893      ;
; -1.953 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.893      ;
; -1.948 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.888      ;
; -1.948 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.888      ;
; -1.948 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.888      ;
; -1.948 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.888      ;
; -1.948 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.888      ;
; -1.948 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.888      ;
; -1.948 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.888      ;
; -1.948 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.888      ;
; -1.948 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.888      ;
; -1.922 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.862      ;
; -1.922 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.862      ;
; -1.922 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.862      ;
; -1.922 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.862      ;
; -1.922 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.862      ;
; -1.922 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.862      ;
; -1.922 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.862      ;
; -1.922 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.862      ;
; -1.922 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.862      ;
; -1.907 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.515      ;
; -1.907 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.515      ;
; -1.907 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.515      ;
; -1.907 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.515      ;
; -1.907 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.515      ;
; -1.907 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.515      ;
; -1.907 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.515      ;
; -1.907 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.515      ;
; -1.907 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.515      ;
; -1.904 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.844      ;
; -1.904 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.844      ;
; -1.904 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.844      ;
; -1.904 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.844      ;
; -1.904 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.844      ;
; -1.904 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.844      ;
; -1.904 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.844      ;
; -1.904 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.844      ;
; -1.904 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.844      ;
; -1.861 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.801      ;
; -1.861 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.801      ;
; -1.857 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.465      ;
; -1.857 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.465      ;
; -1.857 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.465      ;
; -1.857 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.465      ;
; -1.857 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.465      ;
; -1.857 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.465      ;
; -1.857 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.465      ;
; -1.857 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.465      ;
; -1.857 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.465      ;
; -1.829 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.437      ;
; -1.829 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.437      ;
; -1.829 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.437      ;
; -1.829 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.437      ;
; -1.829 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.437      ;
; -1.829 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.437      ;
; -1.829 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.437      ;
; -1.829 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.437      ;
; -1.829 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.437      ;
; -1.790 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.730      ;
; -1.790 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.730      ;
; -1.790 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.730      ;
; -1.790 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.730      ;
; -1.790 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.730      ;
; -1.790 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.730      ;
; -1.790 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.730      ;
; -1.790 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.730      ;
; -1.790 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.730      ;
; -1.789 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.729      ;
; -1.789 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.729      ;
; -1.789 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.729      ;
; -1.789 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.729      ;
; -1.789 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.729      ;
; -1.789 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.729      ;
; -1.789 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.729      ;
; -1.789 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.729      ;
; -1.789 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.729      ;
; -1.779 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.719      ;
; -1.779 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.719      ;
; -1.779 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.719      ;
; -1.779 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.719      ;
; -1.779 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.719      ;
; -1.779 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.719      ;
; -1.779 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.719      ;
; -1.779 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.719      ;
; -1.779 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.055     ; 2.719      ;
; -1.778 ; digital_clock:U0|slow_clk[15] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.387     ; 2.386      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_i'                                                                                                          ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.322 ; digital_clock:U0|countsec[7]  ; digital_clock:U0|countsec[7]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.535      ;
; 0.322 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.068      ; 0.534      ;
; 0.416 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 0.947      ;
; 0.420 ; digital_clock:U0|slow_clk[24] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 0.951      ;
; 0.428 ; digital_clock:U0|slow_clk[12] ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 0.959      ;
; 0.430 ; digital_clock:U0|slow_clk[20] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 0.961      ;
; 0.431 ; digital_clock:U0|slow_clk[14] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 0.962      ;
; 0.492 ; digital_clock:U0|countsec[6]  ; digital_clock:U0|countsec[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.705      ;
; 0.493 ; digital_clock:U0|countsec[1]  ; digital_clock:U0|countsec[1]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.706      ;
; 0.493 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.068      ; 0.705      ;
; 0.494 ; digital_clock:U0|countsec[3]  ; digital_clock:U0|countsec[3]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.707      ;
; 0.495 ; digital_clock:U0|countsec[2]  ; digital_clock:U0|countsec[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.708      ;
; 0.496 ; digital_clock:U0|countsec[4]  ; digital_clock:U0|countsec[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.709      ;
; 0.496 ; digital_clock:U0|countsec[5]  ; digital_clock:U0|countsec[5]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.709      ;
; 0.499 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.068      ; 0.711      ;
; 0.500 ; digital_clock:U0|slow_clk[3]  ; digital_clock:U0|slow_clk[3]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[8]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; digital_clock:U0|slow_clk[15] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.068      ; 0.712      ;
; 0.501 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[9]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[10] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; digital_clock:U0|slow_clk[19] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.700      ;
; 0.502 ; digital_clock:U0|slow_clk[1]  ; digital_clock:U0|slow_clk[1]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; digital_clock:U0|slow_clk[2]  ; digital_clock:U0|slow_clk[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[5]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; digital_clock:U0|slow_clk[11] ; digital_clock:U0|slow_clk[11] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; digital_clock:U0|slow_clk[24] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; digital_clock:U0|slow_clk[11] ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.035      ;
; 0.505 ; digital_clock:U0|countsec[0]  ; digital_clock:U0|countsec[0]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.718      ;
; 0.505 ; digital_clock:U0|slow_clk[4]  ; digital_clock:U0|slow_clk[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.704      ;
; 0.505 ; digital_clock:U0|slow_clk[6]  ; digital_clock:U0|slow_clk[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.704      ;
; 0.506 ; digital_clock:U0|slow_clk[20] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.705      ;
; 0.509 ; digital_clock:U0|slow_clk[19] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.040      ;
; 0.511 ; digital_clock:U0|slow_clk[12] ; digital_clock:U0|slow_clk[12] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.710      ;
; 0.513 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[7]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; digital_clock:U0|slow_clk[14] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.713      ;
; 0.514 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.045      ;
; 0.515 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.714      ;
; 0.517 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.048      ;
; 0.524 ; digital_clock:U0|slow_clk[12] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.055      ;
; 0.526 ; digital_clock:U0|slow_clk[0]  ; digital_clock:U0|slow_clk[0]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.725      ;
; 0.533 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.064      ;
; 0.599 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.130      ;
; 0.600 ; digital_clock:U0|slow_clk[11] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.131      ;
; 0.601 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.132      ;
; 0.607 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.138      ;
; 0.609 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.140      ;
; 0.610 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.141      ;
; 0.615 ; digital_clock:U0|slow_clk[20] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.146      ;
; 0.617 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.148      ;
; 0.694 ; digital_clock:U0|slow_clk[19] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.225      ;
; 0.695 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.226      ;
; 0.705 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.236      ;
; 0.708 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.239      ;
; 0.710 ; digital_clock:U0|slow_clk[6]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.241      ;
; 0.718 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.249      ;
; 0.726 ; digital_clock:U0|slow_clk[14] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.257      ;
; 0.737 ; digital_clock:U0|countsec[1]  ; digital_clock:U0|countsec[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.950      ;
; 0.738 ; digital_clock:U0|countsec[3]  ; digital_clock:U0|countsec[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.951      ;
; 0.738 ; digital_clock:U0|countsec[0]  ; digital_clock:U0|countsec[1]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.951      ;
; 0.741 ; digital_clock:U0|countsec[6]  ; digital_clock:U0|countsec[7]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.954      ;
; 0.741 ; digital_clock:U0|countsec[5]  ; digital_clock:U0|countsec[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.954      ;
; 0.744 ; digital_clock:U0|slow_clk[3]  ; digital_clock:U0|slow_clk[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.943      ;
; 0.744 ; digital_clock:U0|countsec[2]  ; digital_clock:U0|countsec[3]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.957      ;
; 0.745 ; digital_clock:U0|slow_clk[19] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.944      ;
; 0.745 ; digital_clock:U0|countsec[4]  ; digital_clock:U0|countsec[5]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.958      ;
; 0.745 ; digital_clock:U0|countsec[0]  ; digital_clock:U0|countsec[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.958      ;
; 0.746 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[10] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.945      ;
; 0.747 ; digital_clock:U0|slow_clk[1]  ; digital_clock:U0|slow_clk[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.946      ;
; 0.747 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.946      ;
; 0.747 ; digital_clock:U0|slow_clk[11] ; digital_clock:U0|slow_clk[12] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.946      ;
; 0.747 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.946      ;
; 0.749 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[9]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.948      ;
; 0.750 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[11] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.949      ;
; 0.750 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.949      ;
; 0.751 ; digital_clock:U0|slow_clk[2]  ; digital_clock:U0|slow_clk[3]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.950      ;
; 0.751 ; digital_clock:U0|countsec[2]  ; digital_clock:U0|countsec[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.964      ;
; 0.752 ; digital_clock:U0|countsec[4]  ; digital_clock:U0|countsec[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.069      ; 0.965      ;
; 0.754 ; digital_clock:U0|slow_clk[4]  ; digital_clock:U0|slow_clk[5]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.953      ;
; 0.754 ; digital_clock:U0|slow_clk[6]  ; digital_clock:U0|slow_clk[7]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; digital_clock:U0|slow_clk[20] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[10] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[12] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.956      ;
; 0.757 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.956      ;
; 0.758 ; digital_clock:U0|slow_clk[2]  ; digital_clock:U0|slow_clk[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.957      ;
; 0.759 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[8]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; digital_clock:U0|slow_clk[0]  ; digital_clock:U0|slow_clk[1]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; digital_clock:U0|slow_clk[4]  ; digital_clock:U0|slow_clk[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; digital_clock:U0|slow_clk[6]  ; digital_clock:U0|slow_clk[8]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.960      ;
; 0.762 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.961      ;
; 0.767 ; digital_clock:U0|slow_clk[12] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.966      ;
; 0.767 ; digital_clock:U0|slow_clk[0]  ; digital_clock:U0|slow_clk[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.966      ;
; 0.769 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.968      ;
; 0.770 ; digital_clock:U0|slow_clk[14] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 0.000        ; 0.055      ; 0.969      ;
; 0.792 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.323      ;
; 0.792 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.387      ; 1.323      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_i'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_i ; Rise       ; clk_i                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[9]  ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[13] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[15] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[22] ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[25] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[0]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[10] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[11] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[12] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[14] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[16] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[17] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[18] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[19] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[1]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[20] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[21] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[23] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[24] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[2]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[3]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[4]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[5]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[6]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[7]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[8]  ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[9]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[0]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[1]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[2]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[3]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[4]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[5]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[6]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[7]  ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[13]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[15]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[22]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[25]|clk           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; clk_i~input|o                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[0]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[10]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[11]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[12]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[14]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[16]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[17]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[18]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[19]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[1]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[20]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[21]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[23]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[24]|clk           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[2]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[3]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[4]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[5]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[6]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[7]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[8]|clk            ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[9]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[0]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[1]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[2]|clk            ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[3]|clk            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_i     ; clk_i      ; 2.831 ; 3.169 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_i     ; clk_i      ; -1.720 ; -2.087 ; Rise       ; clk_i           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; w_o       ; clk_i      ; 6.637 ; 6.603 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; w_o       ; clk_i      ; 6.059 ; 5.951 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; k_i        ; w_o         ; 7.171 ;       ;       ; 7.484 ;
; ns_i       ; w_o         ;       ; 7.285 ; 7.686 ;       ;
; p_i        ; w_o         ; 7.539 ;       ;       ; 7.849 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; k_i        ; w_o         ; 6.943 ;       ;       ; 7.233 ;
; ns_i       ; w_o         ;       ; 7.037 ; 7.442 ;       ;
; p_i        ; w_o         ; 7.281 ;       ;       ; 7.559 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk_i ; -0.811 ; -23.042           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk_i ; 0.190 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk_i ; -3.000 ; -39.223                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_i'                                                                                                          ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.811 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.762      ;
; -0.811 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.762      ;
; -0.811 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.762      ;
; -0.811 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.762      ;
; -0.811 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.762      ;
; -0.811 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.762      ;
; -0.811 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.762      ;
; -0.811 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.762      ;
; -0.811 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.762      ;
; -0.796 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.748      ;
; -0.796 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.748      ;
; -0.796 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.748      ;
; -0.796 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.748      ;
; -0.796 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.748      ;
; -0.796 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.748      ;
; -0.796 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.748      ;
; -0.796 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.748      ;
; -0.796 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.748      ;
; -0.785 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.737      ;
; -0.785 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.737      ;
; -0.785 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.737      ;
; -0.785 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.737      ;
; -0.785 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.737      ;
; -0.785 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.737      ;
; -0.785 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.737      ;
; -0.785 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.737      ;
; -0.785 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.737      ;
; -0.752 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.704      ;
; -0.752 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.704      ;
; -0.729 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.485      ;
; -0.729 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.485      ;
; -0.729 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.485      ;
; -0.729 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.485      ;
; -0.729 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.485      ;
; -0.729 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.485      ;
; -0.729 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.485      ;
; -0.729 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.485      ;
; -0.729 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.485      ;
; -0.723 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.675      ;
; -0.723 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.675      ;
; -0.723 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.675      ;
; -0.723 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.675      ;
; -0.723 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.675      ;
; -0.723 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.675      ;
; -0.723 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.675      ;
; -0.723 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.675      ;
; -0.723 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.675      ;
; -0.717 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.473      ;
; -0.717 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.473      ;
; -0.717 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.473      ;
; -0.717 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.473      ;
; -0.717 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.473      ;
; -0.717 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.473      ;
; -0.717 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.473      ;
; -0.717 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.473      ;
; -0.717 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.231     ; 1.473      ;
; -0.703 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.655      ;
; -0.703 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[1]  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.655      ;
; -0.703 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.655      ;
; -0.703 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[3]  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.655      ;
; -0.703 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.655      ;
; -0.703 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[5]  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.655      ;
; -0.703 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.655      ;
; -0.703 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[7]  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.655      ;
; -0.703 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.655      ;
; -0.703 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.655      ;
; -0.703 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[10] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.655      ;
; -0.703 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[11] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.655      ;
; -0.703 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[12] ; clk_i        ; clk_i       ; 1.000        ; -0.035     ; 1.655      ;
; -0.688 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.639      ;
; -0.688 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[0]  ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.641      ;
; -0.688 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[1]  ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.641      ;
; -0.688 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[2]  ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.641      ;
; -0.688 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[3]  ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.641      ;
; -0.688 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[4]  ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.641      ;
; -0.688 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[5]  ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.641      ;
; -0.688 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[6]  ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.641      ;
; -0.688 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[7]  ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.641      ;
; -0.688 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[8]  ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.641      ;
; -0.688 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[9]  ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.641      ;
; -0.688 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[10] ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.641      ;
; -0.688 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[11] ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.641      ;
; -0.688 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[12] ; clk_i        ; clk_i       ; 1.000        ; -0.034     ; 1.641      ;
; -0.682 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.633      ;
; -0.682 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 1.000        ; -0.036     ; 1.633      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_i'                                                                                                          ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.190 ; digital_clock:U0|countsec[7]  ; digital_clock:U0|countsec[7]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.318      ;
; 0.191 ; digital_clock:U0|slow_clk[25] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.043      ; 0.318      ;
; 0.254 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.569      ;
; 0.263 ; digital_clock:U0|slow_clk[24] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.578      ;
; 0.266 ; digital_clock:U0|slow_clk[20] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.581      ;
; 0.269 ; digital_clock:U0|slow_clk[14] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.584      ;
; 0.269 ; digital_clock:U0|slow_clk[12] ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.230      ; 0.583      ;
; 0.292 ; digital_clock:U0|countsec[6]  ; digital_clock:U0|countsec[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.420      ;
; 0.293 ; digital_clock:U0|slow_clk[22] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.043      ; 0.420      ;
; 0.294 ; digital_clock:U0|countsec[3]  ; digital_clock:U0|countsec[3]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.422      ;
; 0.295 ; digital_clock:U0|countsec[1]  ; digital_clock:U0|countsec[1]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.423      ;
; 0.296 ; digital_clock:U0|countsec[4]  ; digital_clock:U0|countsec[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.424      ;
; 0.296 ; digital_clock:U0|countsec[5]  ; digital_clock:U0|countsec[5]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.424      ;
; 0.297 ; digital_clock:U0|countsec[2]  ; digital_clock:U0|countsec[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; digital_clock:U0|slow_clk[3]  ; digital_clock:U0|slow_clk[3]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; digital_clock:U0|slow_clk[11] ; digital_clock:U0|slow_clk[11] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; digital_clock:U0|slow_clk[19] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.417      ;
; 0.298 ; digital_clock:U0|slow_clk[13] ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.043      ; 0.425      ;
; 0.299 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[5]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[9]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[10] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; digital_clock:U0|slow_clk[15] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.043      ; 0.426      ;
; 0.300 ; digital_clock:U0|slow_clk[1]  ; digital_clock:U0|slow_clk[1]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; digital_clock:U0|slow_clk[2]  ; digital_clock:U0|slow_clk[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; digital_clock:U0|slow_clk[6]  ; digital_clock:U0|slow_clk[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[8]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; digital_clock:U0|slow_clk[4]  ; digital_clock:U0|slow_clk[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; digital_clock:U0|slow_clk[20] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.420      ;
; 0.301 ; digital_clock:U0|slow_clk[24] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.420      ;
; 0.303 ; digital_clock:U0|countsec[0]  ; digital_clock:U0|countsec[0]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.431      ;
; 0.306 ; digital_clock:U0|slow_clk[12] ; digital_clock:U0|slow_clk[12] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[7]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; digital_clock:U0|slow_clk[14] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[23] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.427      ;
; 0.315 ; digital_clock:U0|slow_clk[0]  ; digital_clock:U0|slow_clk[0]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.434      ;
; 0.315 ; digital_clock:U0|slow_clk[11] ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.230      ; 0.629      ;
; 0.317 ; digital_clock:U0|slow_clk[19] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.632      ;
; 0.324 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.639      ;
; 0.328 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.230      ; 0.642      ;
; 0.335 ; digital_clock:U0|slow_clk[12] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.230      ; 0.649      ;
; 0.338 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.653      ;
; 0.381 ; digital_clock:U0|slow_clk[11] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.230      ; 0.695      ;
; 0.382 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.230      ; 0.696      ;
; 0.383 ; digital_clock:U0|slow_clk[21] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.698      ;
; 0.385 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.700      ;
; 0.394 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.230      ; 0.708      ;
; 0.395 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.230      ; 0.709      ;
; 0.395 ; digital_clock:U0|slow_clk[20] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.710      ;
; 0.397 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.712      ;
; 0.443 ; digital_clock:U0|countsec[3]  ; digital_clock:U0|countsec[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.571      ;
; 0.444 ; digital_clock:U0|countsec[1]  ; digital_clock:U0|countsec[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.572      ;
; 0.445 ; digital_clock:U0|countsec[5]  ; digital_clock:U0|countsec[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.573      ;
; 0.446 ; digital_clock:U0|slow_clk[19] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.761      ;
; 0.447 ; digital_clock:U0|slow_clk[3]  ; digital_clock:U0|slow_clk[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.566      ;
; 0.447 ; digital_clock:U0|slow_clk[19] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.566      ;
; 0.447 ; digital_clock:U0|slow_clk[11] ; digital_clock:U0|slow_clk[12] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.566      ;
; 0.448 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[10] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.567      ;
; 0.448 ; digital_clock:U0|slow_clk[5]  ; digital_clock:U0|slow_clk[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.567      ;
; 0.448 ; digital_clock:U0|slow_clk[9]  ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.230      ; 0.762      ;
; 0.449 ; digital_clock:U0|slow_clk[1]  ; digital_clock:U0|slow_clk[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.568      ;
; 0.449 ; digital_clock:U0|slow_clk[17] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.568      ;
; 0.450 ; digital_clock:U0|countsec[6]  ; digital_clock:U0|countsec[7]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.578      ;
; 0.450 ; digital_clock:U0|countsec[0]  ; digital_clock:U0|countsec[1]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.578      ;
; 0.453 ; digital_clock:U0|countsec[0]  ; digital_clock:U0|countsec[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.581      ;
; 0.454 ; digital_clock:U0|countsec[4]  ; digital_clock:U0|countsec[5]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.582      ;
; 0.455 ; digital_clock:U0|countsec[2]  ; digital_clock:U0|countsec[3]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.583      ;
; 0.456 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[8]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; digital_clock:U0|slow_clk[7]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.230      ; 0.770      ;
; 0.457 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[11] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; digital_clock:U0|slow_clk[23] ; digital_clock:U0|slow_clk[24] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.576      ;
; 0.457 ; digital_clock:U0|countsec[4]  ; digital_clock:U0|countsec[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.585      ;
; 0.458 ; digital_clock:U0|slow_clk[2]  ; digital_clock:U0|slow_clk[3]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[9]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[17] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; digital_clock:U0|slow_clk[6]  ; digital_clock:U0|slow_clk[7]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; digital_clock:U0|countsec[2]  ; digital_clock:U0|countsec[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.586      ;
; 0.459 ; digital_clock:U0|slow_clk[4]  ; digital_clock:U0|slow_clk[5]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.578      ;
; 0.459 ; digital_clock:U0|slow_clk[20] ; digital_clock:U0|slow_clk[21] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.578      ;
; 0.460 ; digital_clock:U0|slow_clk[10] ; digital_clock:U0|slow_clk[12] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.579      ;
; 0.461 ; digital_clock:U0|slow_clk[2]  ; digital_clock:U0|slow_clk[4]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[10] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; digital_clock:U0|slow_clk[8]  ; digital_clock:U0|slow_clk[15] ; clk_i        ; clk_i       ; 0.000        ; 0.230      ; 0.775      ;
; 0.461 ; digital_clock:U0|slow_clk[16] ; digital_clock:U0|slow_clk[18] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; digital_clock:U0|slow_clk[6]  ; digital_clock:U0|slow_clk[8]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.580      ;
; 0.461 ; digital_clock:U0|slow_clk[6]  ; digital_clock:U0|slow_clk[13] ; clk_i        ; clk_i       ; 0.000        ; 0.230      ; 0.775      ;
; 0.462 ; digital_clock:U0|slow_clk[4]  ; digital_clock:U0|slow_clk[6]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.581      ;
; 0.464 ; digital_clock:U0|slow_clk[0]  ; digital_clock:U0|slow_clk[1]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.583      ;
; 0.465 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[19] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.584      ;
; 0.467 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[25] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.782      ;
; 0.467 ; digital_clock:U0|slow_clk[0]  ; digital_clock:U0|slow_clk[2]  ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.586      ;
; 0.468 ; digital_clock:U0|slow_clk[14] ; digital_clock:U0|slow_clk[16] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.587      ;
; 0.468 ; digital_clock:U0|slow_clk[12] ; digital_clock:U0|slow_clk[14] ; clk_i        ; clk_i       ; 0.000        ; 0.034      ; 0.586      ;
; 0.468 ; digital_clock:U0|slow_clk[18] ; digital_clock:U0|slow_clk[20] ; clk_i        ; clk_i       ; 0.000        ; 0.035      ; 0.587      ;
; 0.470 ; digital_clock:U0|slow_clk[14] ; digital_clock:U0|slow_clk[22] ; clk_i        ; clk_i       ; 0.000        ; 0.231      ; 0.785      ;
; 0.506 ; digital_clock:U0|countsec[3]  ; digital_clock:U0|countsec[5]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.634      ;
; 0.507 ; digital_clock:U0|countsec[1]  ; digital_clock:U0|countsec[3]  ; clk_i        ; clk_i       ; 0.000        ; 0.044      ; 0.635      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_i'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                        ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_i ; Rise       ; clk_i                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|countsec[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_i ; Rise       ; digital_clock:U0|slow_clk[9]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[13] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[15] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[22] ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[25] ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[0]  ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[1]  ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[2]  ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[3]  ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[4]  ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[5]  ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[6]  ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|countsec[7]  ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[14] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[16] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[17] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[18] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[19] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[20] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[21] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[23] ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[24] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_i ; Rise       ; digital_clock:U0|slow_clk[9]  ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[13]|clk           ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[15]|clk           ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[22]|clk           ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[25]|clk           ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[0]|clk            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[1]|clk            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[2]|clk            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[3]|clk            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[4]|clk            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[5]|clk            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[6]|clk            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|countsec[7]|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; clk_i~input|o                 ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[14]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[16]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[17]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[18]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[19]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[20]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[21]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[23]|clk           ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[24]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[0]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[10]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[11]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[12]|clk           ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[1]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[2]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[3]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[4]|clk            ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width ; clk_i ; Rise       ; U0|slow_clk[5]|clk            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_i     ; clk_i      ; 1.774 ; 2.417 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_i     ; clk_i      ; -1.114 ; -1.731 ; Rise       ; clk_i           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; w_o       ; clk_i      ; 4.193 ; 4.211 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; w_o       ; clk_i      ; 3.837 ; 3.795 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; k_i        ; w_o         ; 4.564 ;       ;       ; 5.213 ;
; ns_i       ; w_o         ;       ; 4.775 ; 5.240 ;       ;
; p_i        ; w_o         ; 4.797 ;       ;       ; 5.470 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; k_i        ; w_o         ; 4.416 ;       ;       ; 5.044 ;
; ns_i       ; w_o         ;       ; 4.607 ; 5.082 ;       ;
; p_i        ; w_o         ; 4.633 ;       ;       ; 5.277 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.288  ; 0.190 ; N/A      ; N/A     ; -3.000              ;
;  clk_i           ; -2.288  ; 0.190 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -69.036 ; 0.0   ; 0.0      ; 0.0     ; -39.223             ;
;  clk_i           ; -69.036 ; 0.000 ; N/A      ; N/A     ; -39.223             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst_i     ; clk_i      ; 3.194 ; 3.641 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst_i     ; clk_i      ; -1.114 ; -1.731 ; Rise       ; clk_i           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; w_o       ; clk_i      ; 7.050 ; 7.048 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; w_o       ; clk_i      ; 3.837 ; 3.795 ; Rise       ; clk_i           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; k_i        ; w_o         ; 7.721 ;       ;       ; 8.181 ;
; ns_i       ; w_o         ;       ; 7.939 ; 8.323 ;       ;
; p_i        ; w_o         ; 8.125 ;       ;       ; 8.596 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; k_i        ; w_o         ; 4.416 ;       ;       ; 5.044 ;
; ns_i       ; w_o         ;       ; 4.607 ; 5.082 ;       ;
; p_i        ; w_o         ; 4.633 ;       ;       ; 5.277 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; w_o           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; t_i                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; p_i                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; k_i                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ns_i                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_i                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_i                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; w_o           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; w_o           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_i      ; clk_i    ; 1335     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_i      ; clk_i    ; 1335     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 37    ; 37   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Apr 04 22:26:03 2023
Info: Command: quartus_sta cinto_seguranca -c cinto_seguranca
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cinto_seguranca.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_i clk_i
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.288
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.288             -69.036 clk_i 
Info (332146): Worst-case hold slack is 0.363
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.363               0.000 clk_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.000 clk_i 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.953
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.953             -58.268 clk_i 
Info (332146): Worst-case hold slack is 0.322
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.322               0.000 clk_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.000 clk_i 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.811
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.811             -23.042 clk_i 
Info (332146): Worst-case hold slack is 0.190
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.190               0.000 clk_i 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.223 clk_i 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4655 megabytes
    Info: Processing ended: Tue Apr 04 22:26:05 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


