# HeapSort-RISCV
Uma implementação de um processador RISC-V (RV32I) com pipeline de 5 estágios em Verilog, otimizado e validado através da execução do algoritmo Heap Sort.

Este projeto demonstra uma implementação completa de hardware, desde o ciclo de busca de instruções até o tratamento complexo de hazards de dados e controle, culminando na execução física em FPGA.