Timing Analyzer report for 8bit_model
Thu Jul 12 00:11:52 2018
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Output Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; 8bit_model                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6F17C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 196.85 MHz ; 196.85 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.080 ; -124.461           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.399 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.617 ; -9.864                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.102 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.201 ; -145.048                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                        ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -4.080 ; controller:inst6|data_out[0] ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 5.000      ;
; -3.905 ; controller:inst6|data_out[0] ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.811      ;
; -3.883 ; controller:inst6|data_out[0] ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.789      ;
; -3.880 ; controller:inst6|data_out[1] ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.786      ;
; -3.879 ; controller:inst6|data_out[0] ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.799      ;
; -3.864 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.770      ;
; -3.853 ; controller:inst6|o_SUB       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.775      ;
; -3.844 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.764      ;
; -3.838 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.758      ;
; -3.815 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.735      ;
; -3.807 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.729      ;
; -3.803 ; controller:inst6|o_AND       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.723      ;
; -3.783 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.705      ;
; -3.779 ; controller:inst6|o_AND       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.701      ;
; -3.776 ; controller:inst6|o_AND       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.698      ;
; -3.771 ; controller:inst6|data_out[2] ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.691      ;
; -3.766 ; controller:inst6|o_ADD       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.688      ;
; -3.762 ; controller:inst6|data_out[3] ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.668      ;
; -3.761 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.681      ;
; -3.742 ; controller:inst6|data_out[3] ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.662      ;
; -3.739 ; controller:inst6|o_ADD       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.659      ;
; -3.735 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.655      ;
; -3.724 ; controller:inst6|data_out[2] ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.630      ;
; -3.715 ; controller:inst6|o_ADD       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.637      ;
; -3.706 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.612      ;
; -3.684 ; controller:inst6|o_SUB       ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.604      ;
; -3.676 ; controller:inst6|o_SUB       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.598      ;
; -3.673 ; controller:inst6|data_out[3] ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.593      ;
; -3.671 ; accumulator:inst5|accReg[5]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.577      ;
; -3.662 ; controller:inst6|o_SHL       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.568      ;
; -3.649 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.555      ;
; -3.648 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.568      ;
; -3.644 ; controller:inst6|o_ADD       ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.564      ;
; -3.644 ; controller:inst6|o_SUB       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.564      ;
; -3.641 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.547      ;
; -3.613 ; controller:inst6|o_AND       ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.533      ;
; -3.596 ; controller:inst6|data_out[2] ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.502      ;
; -3.594 ; accumulator:inst5|accReg[7]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.514      ;
; -3.589 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.509      ;
; -3.586 ; controller:inst6|data_out[1] ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.492      ;
; -3.570 ; controller:inst6|data_out[2] ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.490      ;
; -3.566 ; controller:inst6|data_out[1] ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.486      ;
; -3.563 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.469      ;
; -3.552 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.474      ;
; -3.543 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.463      ;
; -3.541 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.461      ;
; -3.514 ; controller:inst6|o_SHL       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.434      ;
; -3.514 ; controller:inst6|o_SHL       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.434      ;
; -3.486 ; controller:inst6|data_out[1] ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.406      ;
; -3.476 ; controller:inst6|data_out[3] ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.382      ;
; -3.473 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.379      ;
; -3.464 ; controller:inst6|o_SHL       ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.370      ;
; -3.457 ; controller:inst6|o_OR        ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.377      ;
; -3.456 ; controller:inst6|data_out[0] ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.352      ; 4.809      ;
; -3.451 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.357      ;
; -3.443 ; controller:inst6|data_out[2] ; alu:inst3|regq[0]           ; clk          ; clk         ; 1.000        ; 0.352      ; 4.796      ;
; -3.433 ; controller:inst6|o_OR        ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.355      ;
; -3.418 ; controller:inst6|o_OR        ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.340      ;
; -3.393 ; accumulator:inst5|accReg[5]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.299      ;
; -3.380 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.302      ;
; -3.375 ; controller:inst6|data_out[0] ; alu:inst3|regq[0]           ; clk          ; clk         ; 1.000        ; 0.352      ; 4.728      ;
; -3.373 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.279      ;
; -3.357 ; controller:inst6|o_SHR       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.277      ;
; -3.357 ; controller:inst6|o_SHR       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.277      ;
; -3.345 ; controller:inst6|data_out[0] ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.430      ; 4.776      ;
; -3.345 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.265      ;
; -3.338 ; accumulator:inst5|accReg[5]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.258      ;
; -3.310 ; accumulator:inst5|accReg[7]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.095     ; 4.216      ;
; -3.267 ; controller:inst6|o_OR        ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.187      ;
; -3.251 ; controller:inst6|data_out[1] ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.430      ; 4.682      ;
; -3.236 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.156      ;
; -3.234 ; controller:inst6|o_NOT       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.081     ; 4.154      ;
; -3.229 ; controller:inst6|o_SUB       ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.354      ; 4.584      ;
; -3.215 ; accumulator:inst5|accReg[7]  ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.352      ; 4.568      ;
; -3.177 ; metronome:inst|tmp[4]        ; controller:inst6|o_ADD      ; clk          ; clk         ; 1.000        ; -0.090     ; 4.088      ;
; -3.173 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.354      ; 4.528      ;
; -3.170 ; metronome:inst|tmp[3]        ; controller:inst6|o_ADD      ; clk          ; clk         ; 1.000        ; -0.090     ; 4.081      ;
; -3.145 ; controller:inst6|data_out[0] ; alu:inst3|regq[2]           ; clk          ; clk         ; 1.000        ; 0.430      ; 4.576      ;
; -3.127 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[0] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.052      ;
; -3.127 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[2] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.052      ;
; -3.127 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[3] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.052      ;
; -3.127 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[7] ; clk          ; clk         ; 1.000        ; -0.076     ; 4.052      ;
; -3.118 ; controller:inst6|o_SUB       ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.432      ; 4.551      ;
; -3.111 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.352      ; 4.464      ;
; -3.108 ; controller:inst6|o_NOT       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.030      ;
; -3.098 ; controller:inst6|o_NOT       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.079     ; 4.020      ;
; -3.092 ; accumulator:inst5|accReg[7]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.095     ; 3.998      ;
; -3.090 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[2]           ; clk          ; clk         ; 1.000        ; 0.432      ; 4.523      ;
; -3.084 ; controller:inst6|data_out[1] ; alu:inst3|regq[0]           ; clk          ; clk         ; 1.000        ; 0.352      ; 4.437      ;
; -3.077 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.430      ; 4.508      ;
; -3.055 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.352      ; 4.408      ;
; -3.048 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.432      ; 4.481      ;
; -3.036 ; controller:inst6|data_out[2] ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.430      ; 4.467      ;
; -3.034 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.352      ; 4.387      ;
; -3.027 ; controller:inst6|o_NOT       ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.023 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.430      ; 4.454      ;
; -3.005 ; controller:inst6|o_NEG       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.925      ;
; -3.001 ; controller:inst6|o_SHL       ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.352      ; 4.354      ;
; -3.001 ; controller:inst6|o_SHL       ; alu:inst3|regq[0]           ; clk          ; clk         ; 1.000        ; 0.352      ; 4.354      ;
; -2.992 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.081     ; 3.912      ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                    ;
+-------+-----------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.399 ; ar:ar|addr_out[0]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.479      ; 1.132      ;
; 0.404 ; ar:ar|addr_out[6]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.479      ; 1.137      ;
; 0.405 ; ar:ar|addr_out[2]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.479      ; 1.138      ;
; 0.421 ; ar:ar|addr_out[7]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.479      ; 1.154      ;
; 0.429 ; ar:ar|addr_out[5]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.478      ; 1.161      ;
; 0.449 ; ar:ar|addr_out[4]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.479      ; 1.182      ;
; 0.452 ; ar:ar|addr_out[1]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.479      ; 1.185      ;
; 0.453 ; controller:inst6|o_SHR      ; controller:inst6|o_SHR                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; controller:inst6|o_SHL      ; controller:inst6|o_SHL                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; pc:pc|pcout[0]              ; pc:pc|pcout[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.504 ; dr:dr|regq[2]               ; ir:inst1|regq[2]                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.796      ;
; 0.504 ; dr:dr|regq[1]               ; ir:inst1|regq[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.796      ;
; 0.509 ; pc:pc|pcout[6]              ; ar:ar|addr_out[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.801      ;
; 0.510 ; pc:pc|pcout[4]              ; ar:ar|addr_out[4]                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; pc:pc|pcout[2]              ; ar:ar|addr_out[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; pc:pc|pcout[3]              ; ar:ar|addr_out[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.803      ;
; 0.549 ; metronome:inst|tmp[0]       ; metronome:inst|tmp[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.842      ;
; 0.580 ; ir:inst1|regq[7]            ; controller:inst6|en_ALU_D                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 0.873      ;
; 0.650 ; metronome:inst|tmp[4]       ; metronome:inst|tmp[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.943      ;
; 0.650 ; pc:pc|pcout[7]              ; ar:ar|addr_out[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.942      ;
; 0.650 ; pc:pc|pcout[1]              ; ar:ar|addr_out[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.942      ;
; 0.651 ; metronome:inst|tmp[3]       ; metronome:inst|tmp[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.944      ;
; 0.651 ; metronome:inst|tmp[1]       ; metronome:inst|tmp[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.944      ;
; 0.661 ; metronome:inst|tmp[6]       ; controller:inst6|en_ALU                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.954      ;
; 0.681 ; metronome:inst|tmp[7]       ; metronome:inst|tmp[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.686 ; dr:dr|regq[3]               ; ir:inst1|regq[3]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.693 ; metronome:inst|tmp[5]       ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.986      ;
; 0.693 ; metronome:inst|tmp[5]       ; controller:inst6|clr_ME                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.986      ;
; 0.698 ; accumulator:inst5|accReg[4] ; alu:inst3|regq[4]                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.991      ;
; 0.715 ; metronome:inst|tmp[6]       ; metronome:inst|tmp[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.008      ;
; 0.725 ; controller:inst6|en_PC      ; pc:pc|pcout[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 1.016      ;
; 0.742 ; alu:inst3|regq[5]           ; accumulator:inst5|accReg[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; alu:inst3|regq[4]           ; accumulator:inst5|accReg[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.036      ;
; 0.747 ; pc:pc|pcout[5]              ; ar:ar|addr_out[5]                                                                                        ; clk          ; clk         ; 0.000        ; 0.082      ; 1.041      ;
; 0.747 ; pc:pc|pcout[4]              ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.039      ;
; 0.748 ; pc:pc|pcout[6]              ; pc:pc|pcout[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; pc:pc|pcout[2]              ; pc:pc|pcout[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.040      ;
; 0.750 ; pc:pc|pcout[7]              ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; pc:pc|pcout[3]              ; pc:pc|pcout[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.042      ;
; 0.764 ; metronome:inst|tmp[5]       ; metronome:inst|tmp[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.766 ; pc:pc|pcout[5]              ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.768 ; pc:pc|pcout[1]              ; pc:pc|pcout[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.060      ;
; 0.784 ; ar:ar|addr_out[3]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.479      ; 1.517      ;
; 0.784 ; pc:pc|pcout[0]              ; pc:pc|pcout[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.076      ;
; 0.807 ; metronome:inst|tmp[0]       ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.100      ;
; 0.841 ; accumulator:inst5|accReg[2] ; alu:inst3|regq[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.613      ; 1.666      ;
; 0.845 ; metronome:inst|tmp[7]       ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.138      ;
; 0.871 ; ir:inst1|regq[6]            ; controller:inst6|en_ALU_D                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.164      ;
; 0.889 ; dr:dr|regq[4]               ; ir:inst1|regq[4]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.182      ;
; 0.900 ; dr:dr|regq[5]               ; ir:inst1|regq[5]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.193      ;
; 0.905 ; dr:dr|regq[0]               ; ir:inst1|regq[0]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.198      ;
; 0.931 ; dr:dr|regq[6]               ; ir:inst1|regq[6]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.224      ;
; 0.935 ; alu:inst3|regq[6]           ; accumulator:inst5|accReg[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.228      ;
; 0.935 ; dr:dr|regq[7]               ; ir:inst1|regq[7]                                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 1.228      ;
; 0.936 ; metronome:inst|tmp[2]       ; metronome:inst|tmp[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 0.938 ; pc:pc|pcout[0]              ; ar:ar|addr_out[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.230      ;
; 0.941 ; ir:inst1|regq[3]            ; controller:inst6|data_out[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.234      ;
; 0.954 ; ir:inst1|regq[4]            ; controller:inst6|en_dBus                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.247      ;
; 0.977 ; metronome:inst|tmp[0]       ; controller:inst6|clr_PC                                                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.268      ;
; 0.986 ; accumulator:inst5|accReg[0] ; alu:inst3|regq[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.532      ; 1.730      ;
; 0.986 ; metronome:inst|tmp[5]       ; controller:inst6|clr_PC                                                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.277      ;
; 1.005 ; accumulator:inst5|accReg[6] ; alu:inst3|regq[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.297      ;
; 1.010 ; accumulator:inst5|accReg[5] ; alu:inst3|regq[5]                                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.303      ;
; 1.074 ; metronome:inst|tmp[2]       ; controller:inst6|clr_PC                                                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.365      ;
; 1.101 ; pc:pc|pcout[4]              ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.393      ;
; 1.102 ; pc:pc|pcout[6]              ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.394      ;
; 1.102 ; pc:pc|pcout[2]              ; pc:pc|pcout[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.394      ;
; 1.102 ; ir:inst1|regq[6]            ; controller:inst6|en_dBus                                                                                 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.110 ; metronome:inst|tmp[7]       ; controller:inst6|clr_ME                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.111 ; pc:pc|pcout[3]              ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.403      ;
; 1.111 ; pc:pc|pcout[1]              ; pc:pc|pcout[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.403      ;
; 1.120 ; pc:pc|pcout[3]              ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.412      ;
; 1.120 ; pc:pc|pcout[1]              ; pc:pc|pcout[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.412      ;
; 1.126 ; pc:pc|pcout[0]              ; pc:pc|pcout[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; pc:pc|pcout[5]              ; pc:pc|pcout[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.135 ; pc:pc|pcout[0]              ; pc:pc|pcout[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; pc:pc|pcout[5]              ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.428      ;
; 1.159 ; metronome:inst|tmp[6]       ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.452      ;
; 1.161 ; metronome:inst|tmp[0]       ; controller:inst6|clr_ME                                                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.454      ;
; 1.168 ; accumulator:inst5|accReg[3] ; alu:inst3|regq[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.613      ; 1.993      ;
; 1.168 ; ir:inst1|regq[2]            ; controller:inst6|data_out[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.461      ;
; 1.198 ; metronome:inst|tmp[1]       ; controller:inst6|clr_PC                                                                                  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.489      ;
; 1.203 ; controller:inst6|o_AND      ; alu:inst3|regq[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.546      ; 1.961      ;
; 1.208 ; controller:inst6|o_AND      ; alu:inst3|regq[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.546      ; 1.966      ;
; 1.231 ; ir:inst1|regq[5]            ; controller:inst6|en_ALU_D                                                                                ; clk          ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.232 ; pc:pc|pcout[4]              ; pc:pc|pcout[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.524      ;
; 1.233 ; pc:pc|pcout[2]              ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.525      ;
; 1.234 ; controller:inst6|en_ALU     ; accumulator:inst5|accReg[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.086      ; 1.532      ;
; 1.238 ; controller:inst6|en_ALU     ; accumulator:inst5|accReg[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.086      ; 1.536      ;
; 1.241 ; pc:pc|pcout[4]              ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.533      ;
; 1.242 ; pc:pc|pcout[2]              ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.534      ;
; 1.251 ; pc:pc|pcout[3]              ; pc:pc|pcout[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.543      ;
; 1.251 ; pc:pc|pcout[1]              ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.543      ;
; 1.254 ; metronome:inst|tmp[2]       ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.547      ;
; 1.260 ; pc:pc|pcout[3]              ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.552      ;
; 1.260 ; pc:pc|pcout[1]              ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.552      ;
; 1.266 ; pc:pc|pcout[0]              ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.558      ;
; 1.275 ; pc:pc|pcout[0]              ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.567      ;
; 1.279 ; ir:inst1|regq[1]            ; controller:inst6|data_out[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.572      ;
; 1.287 ; ir:inst1|regq[7]            ; controller:inst6|o_SHR                                                                                   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.580      ;
+-------+-----------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                          ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.617 ; controller:inst6|clr_ME ; metronome:inst|tmp[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.537      ;
; -0.617 ; controller:inst6|clr_ME ; metronome:inst|tmp[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.537      ;
; -0.617 ; controller:inst6|clr_ME ; metronome:inst|tmp[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.537      ;
; -0.617 ; controller:inst6|clr_ME ; metronome:inst|tmp[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.537      ;
; -0.617 ; controller:inst6|clr_ME ; metronome:inst|tmp[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.537      ;
; -0.617 ; controller:inst6|clr_ME ; metronome:inst|tmp[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.537      ;
; -0.617 ; controller:inst6|clr_ME ; metronome:inst|tmp[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.537      ;
; -0.617 ; controller:inst6|clr_ME ; metronome:inst|tmp[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 1.537      ;
; -0.616 ; controller:inst6|clr_PC ; pc:pc|pcout[7]        ; clk          ; clk         ; 1.000        ; -0.080     ; 1.537      ;
; -0.616 ; controller:inst6|clr_PC ; pc:pc|pcout[6]        ; clk          ; clk         ; 1.000        ; -0.080     ; 1.537      ;
; -0.616 ; controller:inst6|clr_PC ; pc:pc|pcout[5]        ; clk          ; clk         ; 1.000        ; -0.080     ; 1.537      ;
; -0.616 ; controller:inst6|clr_PC ; pc:pc|pcout[4]        ; clk          ; clk         ; 1.000        ; -0.080     ; 1.537      ;
; -0.616 ; controller:inst6|clr_PC ; pc:pc|pcout[3]        ; clk          ; clk         ; 1.000        ; -0.080     ; 1.537      ;
; -0.616 ; controller:inst6|clr_PC ; pc:pc|pcout[2]        ; clk          ; clk         ; 1.000        ; -0.080     ; 1.537      ;
; -0.616 ; controller:inst6|clr_PC ; pc:pc|pcout[1]        ; clk          ; clk         ; 1.000        ; -0.080     ; 1.537      ;
; -0.616 ; controller:inst6|clr_PC ; pc:pc|pcout[0]        ; clk          ; clk         ; 1.000        ; -0.080     ; 1.537      ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                          ;
+-------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 1.102 ; controller:inst6|clr_ME ; metronome:inst|tmp[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; controller:inst6|clr_ME ; metronome:inst|tmp[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; controller:inst6|clr_ME ; metronome:inst|tmp[7] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; controller:inst6|clr_ME ; metronome:inst|tmp[6] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; controller:inst6|clr_ME ; metronome:inst|tmp[5] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; controller:inst6|clr_ME ; metronome:inst|tmp[4] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; controller:inst6|clr_ME ; metronome:inst|tmp[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; controller:inst6|clr_ME ; metronome:inst|tmp[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.103 ; controller:inst6|clr_PC ; pc:pc|pcout[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.395      ;
; 1.103 ; controller:inst6|clr_PC ; pc:pc|pcout[6]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.395      ;
; 1.103 ; controller:inst6|clr_PC ; pc:pc|pcout[5]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.395      ;
; 1.103 ; controller:inst6|clr_PC ; pc:pc|pcout[4]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.395      ;
; 1.103 ; controller:inst6|clr_PC ; pc:pc|pcout[3]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.395      ;
; 1.103 ; controller:inst6|clr_PC ; pc:pc|pcout[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.395      ;
; 1.103 ; controller:inst6|clr_PC ; pc:pc|pcout[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.395      ;
; 1.103 ; controller:inst6|clr_PC ; pc:pc|pcout[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.395      ;
+-------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 213.86 MHz ; 213.86 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.676 ; -110.180          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.379 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.464 ; -7.424               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.008 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.201 ; -145.048                        ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                         ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.676 ; controller:inst6|data_out[0] ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.605      ;
; -3.651 ; controller:inst6|data_out[1] ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.568      ;
; -3.543 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.473      ;
; -3.539 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.468      ;
; -3.520 ; controller:inst6|data_out[0] ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.437      ;
; -3.500 ; controller:inst6|data_out[0] ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.429      ;
; -3.496 ; controller:inst6|o_SUB       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.070     ; 4.428      ;
; -3.496 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.413      ;
; -3.473 ; controller:inst6|data_out[0] ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.390      ;
; -3.466 ; controller:inst6|data_out[3] ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.395      ;
; -3.465 ; controller:inst6|o_ADD       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.070     ; 4.397      ;
; -3.465 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.394      ;
; -3.462 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.070     ; 4.394      ;
; -3.462 ; controller:inst6|data_out[3] ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.379      ;
; -3.461 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.378      ;
; -3.442 ; controller:inst6|o_AND       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.070     ; 4.374      ;
; -3.429 ; controller:inst6|data_out[2] ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.358      ;
; -3.422 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.339      ;
; -3.421 ; controller:inst6|o_SHL       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.338      ;
; -3.419 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.070     ; 4.351      ;
; -3.416 ; controller:inst6|o_AND       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.346      ;
; -3.413 ; controller:inst6|o_AND       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.070     ; 4.345      ;
; -3.410 ; controller:inst6|o_ADD       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.070     ; 4.342      ;
; -3.405 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.335      ;
; -3.403 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.332      ;
; -3.393 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.323      ;
; -3.389 ; controller:inst6|o_SUB       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.070     ; 4.321      ;
; -3.382 ; controller:inst6|data_out[2] ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.299      ;
; -3.378 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.308      ;
; -3.375 ; controller:inst6|o_SUB       ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.305      ;
; -3.374 ; controller:inst6|data_out[3] ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.303      ;
; -3.360 ; accumulator:inst5|accReg[7]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.289      ;
; -3.359 ; controller:inst6|o_ADD       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.289      ;
; -3.359 ; controller:inst6|o_ADD       ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.289      ;
; -3.337 ; controller:inst6|data_out[1] ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.254      ;
; -3.336 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.253      ;
; -3.331 ; accumulator:inst5|accReg[5]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.249      ;
; -3.318 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.070     ; 4.250      ;
; -3.287 ; controller:inst6|data_out[2] ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.216      ;
; -3.287 ; controller:inst6|data_out[1] ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.216      ;
; -3.283 ; controller:inst6|o_SUB       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.213      ;
; -3.283 ; controller:inst6|o_SHL       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.212      ;
; -3.283 ; controller:inst6|o_SHL       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.212      ;
; -3.283 ; controller:inst6|data_out[2] ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.200      ;
; -3.280 ; controller:inst6|o_AND       ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.210      ;
; -3.267 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.196      ;
; -3.263 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.180      ;
; -3.245 ; controller:inst6|o_SHL       ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.162      ;
; -3.230 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.159      ;
; -3.211 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.129      ;
; -3.200 ; controller:inst6|data_out[2] ; alu:inst3|regq[0]           ; clk          ; clk         ; 1.000        ; 0.333      ; 4.535      ;
; -3.193 ; controller:inst6|data_out[1] ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.122      ;
; -3.190 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.108      ;
; -3.179 ; controller:inst6|data_out[0] ; alu:inst3|regq[0]           ; clk          ; clk         ; 1.000        ; 0.333      ; 4.514      ;
; -3.171 ; controller:inst6|data_out[3] ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.088      ;
; -3.166 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.083      ;
; -3.144 ; accumulator:inst5|accReg[5]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.084     ; 4.062      ;
; -3.138 ; controller:inst6|o_OR        ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.070     ; 4.070      ;
; -3.131 ; controller:inst6|o_SHR       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.061      ;
; -3.131 ; controller:inst6|o_SHR       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.061      ;
; -3.126 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.070     ; 4.058      ;
; -3.115 ; controller:inst6|data_out[0] ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.333      ; 4.450      ;
; -3.112 ; controller:inst6|o_OR        ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.042      ;
; -3.104 ; accumulator:inst5|accReg[5]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.072     ; 4.034      ;
; -3.092 ; accumulator:inst5|accReg[7]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.085     ; 4.009      ;
; -3.087 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.073     ; 4.016      ;
; -3.076 ; controller:inst6|o_OR        ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.070     ; 4.008      ;
; -3.033 ; controller:inst6|data_out[1] ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.412      ; 4.447      ;
; -3.010 ; accumulator:inst5|accReg[7]  ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.333      ; 4.345      ;
; -2.984 ; controller:inst6|data_out[0] ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.412      ; 4.398      ;
; -2.976 ; controller:inst6|o_OR        ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.072     ; 3.906      ;
; -2.968 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.336      ; 4.306      ;
; -2.944 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.072     ; 3.874      ;
; -2.935 ; controller:inst6|o_SUB       ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.336      ; 4.273      ;
; -2.928 ; controller:inst6|o_NOT       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.072     ; 3.858      ;
; -2.922 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[0] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.858      ;
; -2.922 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[2] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.858      ;
; -2.922 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[3] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.858      ;
; -2.922 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[7] ; clk          ; clk         ; 1.000        ; -0.066     ; 3.858      ;
; -2.918 ; metronome:inst|tmp[4]        ; controller:inst6|o_ADD      ; clk          ; clk         ; 1.000        ; -0.079     ; 3.841      ;
; -2.914 ; metronome:inst|tmp[3]        ; controller:inst6|o_ADD      ; clk          ; clk         ; 1.000        ; -0.079     ; 3.837      ;
; -2.878 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.412      ; 4.292      ;
; -2.876 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[2]           ; clk          ; clk         ; 1.000        ; 0.415      ; 4.293      ;
; -2.863 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.334      ; 4.199      ;
; -2.858 ; controller:inst6|data_out[1] ; alu:inst3|regq[0]           ; clk          ; clk         ; 1.000        ; 0.333      ; 4.193      ;
; -2.851 ; controller:inst6|data_out[0] ; alu:inst3|regq[2]           ; clk          ; clk         ; 1.000        ; 0.412      ; 4.265      ;
; -2.842 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.333      ; 4.177      ;
; -2.836 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.333      ; 4.171      ;
; -2.835 ; accumulator:inst5|accReg[7]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.085     ; 3.752      ;
; -2.820 ; controller:inst6|o_NOT       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.070     ; 3.752      ;
; -2.815 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.072     ; 3.745      ;
; -2.810 ; controller:inst6|o_NOT       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.070     ; 3.742      ;
; -2.804 ; controller:inst6|o_SUB       ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.415      ; 4.221      ;
; -2.804 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.412      ; 4.218      ;
; -2.804 ; controller:inst6|en_dBus     ; accumulator:inst5|accReg[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.734      ;
; -2.804 ; controller:inst6|en_dBus     ; accumulator:inst5|accReg[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.734      ;
; -2.804 ; controller:inst6|en_dBus     ; accumulator:inst5|accReg[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.734      ;
; -2.804 ; controller:inst6|en_dBus     ; accumulator:inst5|accReg[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 3.734      ;
; -2.803 ; controller:inst6|data_out[1] ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.333      ; 4.138      ;
; -2.802 ; controller:inst6|o_SHL       ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.333      ; 4.137      ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                     ;
+-------+-----------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.379 ; ar:ar|addr_out[0]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.031      ;
; 0.385 ; ar:ar|addr_out[2]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.037      ;
; 0.385 ; ar:ar|addr_out[6]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.037      ;
; 0.401 ; controller:inst6|o_SHL      ; controller:inst6|o_SHL                                                                                   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; controller:inst6|o_SHR      ; controller:inst6|o_SHR                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ar:ar|addr_out[7]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.054      ;
; 0.402 ; pc:pc|pcout[0]              ; pc:pc|pcout[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.406 ; ar:ar|addr_out[5]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.424      ; 1.060      ;
; 0.428 ; ar:ar|addr_out[4]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.080      ;
; 0.430 ; ar:ar|addr_out[1]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.082      ;
; 0.473 ; dr:dr|regq[2]               ; ir:inst1|regq[2]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.473 ; dr:dr|regq[1]               ; ir:inst1|regq[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.740      ;
; 0.478 ; pc:pc|pcout[6]              ; ar:ar|addr_out[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; pc:pc|pcout[4]              ; ar:ar|addr_out[4]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.746      ;
; 0.479 ; pc:pc|pcout[2]              ; ar:ar|addr_out[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.746      ;
; 0.480 ; pc:pc|pcout[3]              ; ar:ar|addr_out[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.747      ;
; 0.511 ; metronome:inst|tmp[0]       ; metronome:inst|tmp[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.778      ;
; 0.544 ; ir:inst1|regq[7]            ; controller:inst6|en_ALU_D                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 0.811      ;
; 0.607 ; pc:pc|pcout[7]              ; ar:ar|addr_out[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.874      ;
; 0.607 ; pc:pc|pcout[1]              ; ar:ar|addr_out[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.874      ;
; 0.608 ; metronome:inst|tmp[4]       ; metronome:inst|tmp[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.875      ;
; 0.608 ; metronome:inst|tmp[1]       ; metronome:inst|tmp[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.875      ;
; 0.609 ; dr:dr|regq[3]               ; ir:inst1|regq[3]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.876      ;
; 0.609 ; metronome:inst|tmp[3]       ; metronome:inst|tmp[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.876      ;
; 0.618 ; metronome:inst|tmp[6]       ; controller:inst6|en_ALU                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.885      ;
; 0.637 ; controller:inst6|en_PC      ; pc:pc|pcout[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.906      ;
; 0.642 ; metronome:inst|tmp[7]       ; metronome:inst|tmp[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.909      ;
; 0.644 ; metronome:inst|tmp[5]       ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.911      ;
; 0.644 ; metronome:inst|tmp[5]       ; controller:inst6|clr_ME                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.911      ;
; 0.650 ; accumulator:inst5|accReg[4] ; alu:inst3|regq[4]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.917      ;
; 0.663 ; metronome:inst|tmp[6]       ; metronome:inst|tmp[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.930      ;
; 0.669 ; pc:pc|pcout[5]              ; ar:ar|addr_out[5]                                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.934      ;
; 0.690 ; alu:inst3|regq[5]           ; accumulator:inst5|accReg[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.957      ;
; 0.694 ; alu:inst3|regq[4]           ; accumulator:inst5|accReg[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; pc:pc|pcout[4]              ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; pc:pc|pcout[2]              ; pc:pc|pcout[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; pc:pc|pcout[6]              ; pc:pc|pcout[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; pc:pc|pcout[7]              ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; pc:pc|pcout[3]              ; pc:pc|pcout[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.965      ;
; 0.709 ; metronome:inst|tmp[5]       ; metronome:inst|tmp[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; pc:pc|pcout[5]              ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.718 ; pc:pc|pcout[1]              ; pc:pc|pcout[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.727 ; ar:ar|addr_out[3]           ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.422      ; 1.379      ;
; 0.732 ; pc:pc|pcout[0]              ; pc:pc|pcout[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.999      ;
; 0.752 ; metronome:inst|tmp[0]       ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.019      ;
; 0.753 ; metronome:inst|tmp[7]       ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.020      ;
; 0.760 ; accumulator:inst5|accReg[2] ; alu:inst3|regq[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.578      ; 1.533      ;
; 0.821 ; ir:inst1|regq[6]            ; controller:inst6|en_ALU_D                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.088      ;
; 0.830 ; dr:dr|regq[4]               ; ir:inst1|regq[4]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.097      ;
; 0.831 ; dr:dr|regq[5]               ; ir:inst1|regq[5]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.098      ;
; 0.832 ; dr:dr|regq[0]               ; ir:inst1|regq[0]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.099      ;
; 0.840 ; alu:inst3|regq[6]           ; accumulator:inst5|accReg[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.107      ;
; 0.854 ; dr:dr|regq[6]               ; ir:inst1|regq[6]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.121      ;
; 0.854 ; dr:dr|regq[7]               ; ir:inst1|regq[7]                                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 1.121      ;
; 0.862 ; pc:pc|pcout[0]              ; ar:ar|addr_out[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.129      ;
; 0.866 ; metronome:inst|tmp[2]       ; metronome:inst|tmp[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.133      ;
; 0.868 ; ir:inst1|regq[3]            ; controller:inst6|data_out[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.136      ;
; 0.870 ; ir:inst1|regq[4]            ; controller:inst6|en_dBus                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.137      ;
; 0.877 ; accumulator:inst5|accReg[0] ; alu:inst3|regq[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.495      ; 1.567      ;
; 0.887 ; metronome:inst|tmp[0]       ; controller:inst6|clr_PC                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.156      ;
; 0.913 ; metronome:inst|tmp[5]       ; controller:inst6|clr_PC                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.182      ;
; 0.938 ; accumulator:inst5|accReg[6] ; alu:inst3|regq[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.205      ;
; 0.939 ; accumulator:inst5|accReg[5] ; alu:inst3|regq[5]                                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.206      ;
; 0.966 ; metronome:inst|tmp[2]       ; controller:inst6|clr_PC                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.235      ;
; 0.992 ; metronome:inst|tmp[7]       ; controller:inst6|clr_ME                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.259      ;
; 1.007 ; accumulator:inst5|accReg[3] ; alu:inst3|regq[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.578      ; 1.780      ;
; 1.017 ; pc:pc|pcout[3]              ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.284      ;
; 1.018 ; pc:pc|pcout[1]              ; pc:pc|pcout[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.285      ;
; 1.019 ; pc:pc|pcout[2]              ; pc:pc|pcout[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.019 ; pc:pc|pcout[4]              ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.020 ; pc:pc|pcout[6]              ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.287      ;
; 1.021 ; ir:inst1|regq[6]            ; controller:inst6|en_dBus                                                                                 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.288      ;
; 1.028 ; pc:pc|pcout[5]              ; pc:pc|pcout[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; pc:pc|pcout[0]              ; pc:pc|pcout[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.032 ; pc:pc|pcout[3]              ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; pc:pc|pcout[1]              ; pc:pc|pcout[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.300      ;
; 1.037 ; metronome:inst|tmp[0]       ; controller:inst6|clr_ME                                                                                  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.304      ;
; 1.043 ; pc:pc|pcout[5]              ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.310      ;
; 1.043 ; pc:pc|pcout[0]              ; pc:pc|pcout[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.310      ;
; 1.053 ; controller:inst6|o_AND      ; alu:inst3|regq[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.507      ; 1.755      ;
; 1.058 ; controller:inst6|o_AND      ; alu:inst3|regq[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.507      ; 1.760      ;
; 1.059 ; ir:inst1|regq[2]            ; controller:inst6|data_out[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.327      ;
; 1.083 ; metronome:inst|tmp[1]       ; controller:inst6|clr_PC                                                                                  ; clk          ; clk         ; 0.000        ; 0.074      ; 1.352      ;
; 1.088 ; metronome:inst|tmp[6]       ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.355      ;
; 1.091 ; ir:inst1|regq[5]            ; controller:inst6|en_ALU_D                                                                                ; clk          ; clk         ; 0.000        ; 0.072      ; 1.358      ;
; 1.106 ; controller:inst6|en_ALU     ; accumulator:inst5|accReg[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.078      ; 1.379      ;
; 1.111 ; controller:inst6|en_ALU     ; accumulator:inst5|accReg[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.078      ; 1.384      ;
; 1.116 ; pc:pc|pcout[2]              ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.383      ;
; 1.116 ; pc:pc|pcout[4]              ; pc:pc|pcout[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.383      ;
; 1.135 ; metronome:inst|tmp[2]       ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.402      ;
; 1.137 ; ir:inst1|regq[7]            ; controller:inst6|o_SHR                                                                                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.404      ;
; 1.139 ; pc:pc|pcout[3]              ; pc:pc|pcout[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.406      ;
; 1.140 ; pc:pc|pcout[1]              ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.407      ;
; 1.141 ; pc:pc|pcout[2]              ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.408      ;
; 1.141 ; pc:pc|pcout[4]              ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.408      ;
; 1.150 ; pc:pc|pcout[0]              ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.154 ; pc:pc|pcout[3]              ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.421      ;
; 1.155 ; pc:pc|pcout[1]              ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.422      ;
; 1.164 ; ir:inst1|regq[1]            ; controller:inst6|data_out[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.073      ; 1.432      ;
; 1.165 ; pc:pc|pcout[0]              ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.432      ;
+-------+-----------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                           ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.464 ; controller:inst6|clr_ME ; metronome:inst|tmp[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_ME ; metronome:inst|tmp[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_ME ; metronome:inst|tmp[7] ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_ME ; metronome:inst|tmp[6] ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_ME ; metronome:inst|tmp[5] ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_ME ; metronome:inst|tmp[4] ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_ME ; metronome:inst|tmp[3] ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_ME ; metronome:inst|tmp[2] ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_PC ; pc:pc|pcout[7]        ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_PC ; pc:pc|pcout[6]        ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_PC ; pc:pc|pcout[5]        ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_PC ; pc:pc|pcout[4]        ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_PC ; pc:pc|pcout[3]        ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_PC ; pc:pc|pcout[2]        ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_PC ; pc:pc|pcout[1]        ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
; -0.464 ; controller:inst6|clr_PC ; pc:pc|pcout[0]        ; clk          ; clk         ; 1.000        ; -0.072     ; 1.394      ;
+--------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                           ;
+-------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 1.008 ; controller:inst6|clr_ME ; metronome:inst|tmp[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_ME ; metronome:inst|tmp[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_ME ; metronome:inst|tmp[7] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_ME ; metronome:inst|tmp[6] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_ME ; metronome:inst|tmp[5] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_ME ; metronome:inst|tmp[4] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_ME ; metronome:inst|tmp[3] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_ME ; metronome:inst|tmp[2] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_PC ; pc:pc|pcout[7]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_PC ; pc:pc|pcout[6]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_PC ; pc:pc|pcout[5]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_PC ; pc:pc|pcout[4]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_PC ; pc:pc|pcout[3]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_PC ; pc:pc|pcout[2]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_PC ; pc:pc|pcout[1]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; controller:inst6|clr_PC ; pc:pc|pcout[0]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
+-------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.248 ; -21.616           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.138 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.276 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.481 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -93.174                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                         ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.248 ; controller:inst6|data_out[0] ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.198      ;
; -1.206 ; controller:inst6|data_out[0] ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.150      ;
; -1.198 ; controller:inst6|data_out[0] ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.148      ;
; -1.146 ; controller:inst6|data_out[0] ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.090      ;
; -1.141 ; controller:inst6|data_out[1] ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.085      ;
; -1.129 ; controller:inst6|o_SUB       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.038     ; 2.078      ;
; -1.117 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.061      ;
; -1.111 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.062      ;
; -1.111 ; controller:inst6|data_out[2] ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.061      ;
; -1.109 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.059      ;
; -1.099 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.049      ;
; -1.097 ; controller:inst6|o_ADD       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 2.046      ;
; -1.094 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.044      ;
; -1.085 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.036      ;
; -1.085 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 2.034      ;
; -1.083 ; controller:inst6|o_AND       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.038     ; 2.032      ;
; -1.083 ; controller:inst6|o_AND       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 2.032      ;
; -1.079 ; controller:inst6|o_SUB       ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 2.030      ;
; -1.079 ; controller:inst6|o_SUB       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 2.028      ;
; -1.075 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.038     ; 2.024      ;
; -1.069 ; controller:inst6|data_out[2] ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.013      ;
; -1.064 ; accumulator:inst5|accReg[5]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 2.008      ;
; -1.061 ; controller:inst6|data_out[2] ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 2.011      ;
; -1.054 ; controller:inst6|o_ADD       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.038     ; 2.003      ;
; -1.054 ; controller:inst6|data_out[3] ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.998      ;
; -1.053 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.997      ;
; -1.052 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.996      ;
; -1.047 ; controller:inst6|o_ADD       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.998      ;
; -1.046 ; controller:inst6|data_out[3] ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.996      ;
; -1.044 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.994      ;
; -1.039 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.983      ;
; -1.036 ; controller:inst6|data_out[3] ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.986      ;
; -1.033 ; controller:inst6|o_AND       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.984      ;
; -1.027 ; controller:inst6|o_SHL       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.971      ;
; -1.026 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.977      ;
; -1.019 ; controller:inst6|o_SUB       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.970      ;
; -1.014 ; controller:inst6|data_out[1] ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.958      ;
; -1.010 ; controller:inst6|o_SHL       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.960      ;
; -1.010 ; controller:inst6|o_SHL       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.960      ;
; -1.009 ; controller:inst6|data_out[2] ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.953      ;
; -1.005 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.955      ;
; -1.004 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.953      ;
; -0.997 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.941      ;
; -0.987 ; accumulator:inst5|accReg[7]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.937      ;
; -0.985 ; controller:inst6|data_out[1] ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.935      ;
; -0.984 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.934      ;
; -0.975 ; controller:inst6|data_out[1] ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.925      ;
; -0.967 ; controller:inst6|data_out[0] ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.166      ; 2.120      ;
; -0.963 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.907      ;
; -0.961 ; controller:inst6|o_ADD       ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.912      ;
; -0.959 ; controller:inst6|data_out[0] ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.140      ; 2.086      ;
; -0.955 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.905      ;
; -0.952 ; controller:inst6|o_SHR       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.902      ;
; -0.952 ; controller:inst6|o_SHR       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.902      ;
; -0.951 ; controller:inst6|o_AND       ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.902      ;
; -0.950 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.894      ;
; -0.944 ; accumulator:inst5|accReg[5]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.888      ;
; -0.938 ; controller:inst6|o_SHL       ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.882      ;
; -0.936 ; controller:inst6|o_OR        ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.885      ;
; -0.935 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.884      ;
; -0.934 ; controller:inst6|data_out[3] ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.878      ;
; -0.926 ; controller:inst6|data_out[2] ; alu:inst3|regq[0]           ; clk          ; clk         ; 1.000        ; 0.140      ; 2.053      ;
; -0.925 ; controller:inst6|o_OR        ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.874      ;
; -0.919 ; controller:inst6|data_out[0] ; alu:inst3|regq[0]           ; clk          ; clk         ; 1.000        ; 0.140      ; 2.046      ;
; -0.911 ; accumulator:inst5|accReg[7]  ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.855      ;
; -0.903 ; accumulator:inst5|accReg[5]  ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.853      ;
; -0.882 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.826      ;
; -0.875 ; controller:inst6|o_OR        ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.826      ;
; -0.856 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[0] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.812      ;
; -0.856 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[2] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.812      ;
; -0.856 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[3] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.812      ;
; -0.856 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[7] ; clk          ; clk         ; 1.000        ; -0.031     ; 1.812      ;
; -0.853 ; controller:inst6|data_out[1] ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.166      ; 2.006      ;
; -0.848 ; controller:inst6|o_SUB       ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.165      ; 2.000      ;
; -0.846 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.139      ; 1.972      ;
; -0.840 ; controller:inst6|o_SUB       ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.139      ; 1.966      ;
; -0.830 ; controller:inst6|data_out[2] ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.166      ; 1.983      ;
; -0.829 ; accumulator:inst5|accReg[7]  ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.140      ; 1.956      ;
; -0.822 ; controller:inst6|data_out[0] ; alu:inst3|regq[2]           ; clk          ; clk         ; 1.000        ; 0.166      ; 1.975      ;
; -0.818 ; accumulator:inst5|accReg[7]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.043     ; 1.762      ;
; -0.815 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[2]           ; clk          ; clk         ; 1.000        ; 0.165      ; 1.967      ;
; -0.813 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.166      ; 1.966      ;
; -0.810 ; controller:inst6|o_NOT       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.759      ;
; -0.810 ; controller:inst6|o_NOT       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.759      ;
; -0.805 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.140      ; 1.932      ;
; -0.804 ; controller:inst6|o_OR        ; alu:inst3|regq[6]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.755      ;
; -0.794 ; accumulator:inst5|accReg[1]  ; alu:inst3|regq[3]           ; clk          ; clk         ; 1.000        ; 0.165      ; 1.946      ;
; -0.793 ; controller:inst6|o_SHL       ; alu:inst3|regq[1]           ; clk          ; clk         ; 1.000        ; 0.140      ; 1.920      ;
; -0.793 ; controller:inst6|o_SHL       ; alu:inst3|regq[0]           ; clk          ; clk         ; 1.000        ; 0.140      ; 1.920      ;
; -0.778 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.729      ;
; -0.775 ; controller:inst6|o_NOT       ; alu:inst3|regq[7]           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.726      ;
; -0.774 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.037     ; 1.724      ;
; -0.773 ; controller:inst6|en_dBus     ; accumulator:inst5|accReg[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.724      ;
; -0.773 ; controller:inst6|en_dBus     ; accumulator:inst5|accReg[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.724      ;
; -0.773 ; controller:inst6|en_dBus     ; accumulator:inst5|accReg[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.724      ;
; -0.773 ; controller:inst6|en_dBus     ; accumulator:inst5|accReg[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.724      ;
; -0.772 ; controller:inst6|o_NEG       ; alu:inst3|regq[5]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.721      ;
; -0.772 ; controller:inst6|o_NEG       ; alu:inst3|regq[4]           ; clk          ; clk         ; 1.000        ; -0.038     ; 1.721      ;
; -0.771 ; controller:inst6|data_out[1] ; alu:inst3|regq[0]           ; clk          ; clk         ; 1.000        ; 0.140      ; 1.898      ;
; -0.770 ; metronome:inst|tmp[3]        ; controller:inst6|o_ADD      ; clk          ; clk         ; 1.000        ; -0.039     ; 1.718      ;
+--------+------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                      ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.138 ; ar:ar|addr_out[2]            ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.464      ;
; 0.138 ; ar:ar|addr_out[6]            ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.464      ;
; 0.142 ; ar:ar|addr_out[0]            ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.468      ;
; 0.148 ; ar:ar|addr_out[7]            ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.474      ;
; 0.152 ; ar:ar|addr_out[5]            ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.223      ; 0.479      ;
; 0.157 ; ar:ar|addr_out[4]            ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.483      ;
; 0.160 ; ar:ar|addr_out[1]            ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.486      ;
; 0.186 ; controller:inst6|o_SHR       ; controller:inst6|o_SHR                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; controller:inst6|o_SHL       ; controller:inst6|o_SHL                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; pc:pc|pcout[0]               ; pc:pc|pcout[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.196 ; dr:dr|regq[2]                ; ir:inst1|regq[2]                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.196 ; dr:dr|regq[1]                ; ir:inst1|regq[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.198 ; pc:pc|pcout[6]               ; ar:ar|addr_out[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; pc:pc|pcout[4]               ; ar:ar|addr_out[4]                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; pc:pc|pcout[2]               ; ar:ar|addr_out[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; pc:pc|pcout[3]               ; ar:ar|addr_out[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.320      ;
; 0.231 ; metronome:inst|tmp[0]        ; metronome:inst|tmp[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.351      ;
; 0.247 ; ir:inst1|regq[7]             ; controller:inst6|en_ALU_D                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.368      ;
; 0.257 ; pc:pc|pcout[7]               ; ar:ar|addr_out[7]                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.377      ;
; 0.257 ; pc:pc|pcout[1]               ; ar:ar|addr_out[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.377      ;
; 0.259 ; metronome:inst|tmp[4]        ; metronome:inst|tmp[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.379      ;
; 0.259 ; metronome:inst|tmp[3]        ; metronome:inst|tmp[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.379      ;
; 0.260 ; metronome:inst|tmp[1]        ; metronome:inst|tmp[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.380      ;
; 0.261 ; dr:dr|regq[3]                ; ir:inst1|regq[3]                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.382      ;
; 0.263 ; metronome:inst|tmp[6]        ; controller:inst6|en_ALU                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.383      ;
; 0.267 ; metronome:inst|tmp[7]        ; metronome:inst|tmp[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.273 ; controller:inst6|en_PC       ; pc:pc|pcout[0]                                                                                           ; clk          ; clk         ; 0.000        ; 0.037      ; 0.394      ;
; 0.277 ; metronome:inst|tmp[6]        ; metronome:inst|tmp[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.397      ;
; 0.285 ; pc:pc|pcout[5]               ; ar:ar|addr_out[5]                                                                                        ; clk          ; clk         ; 0.000        ; 0.035      ; 0.404      ;
; 0.286 ; metronome:inst|tmp[5]        ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.406      ;
; 0.286 ; metronome:inst|tmp[5]        ; controller:inst6|clr_ME                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.406      ;
; 0.289 ; accumulator:inst5|accReg[4]  ; alu:inst3|regq[4]                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.410      ;
; 0.294 ; alu:inst3|regq[5]            ; accumulator:inst5|accReg[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.296 ; alu:inst3|regq[4]            ; accumulator:inst5|accReg[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.299 ; pc:pc|pcout[4]               ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; pc:pc|pcout[2]               ; pc:pc|pcout[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; pc:pc|pcout[7]               ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; pc:pc|pcout[6]               ; pc:pc|pcout[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; pc:pc|pcout[3]               ; pc:pc|pcout[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; metronome:inst|tmp[5]        ; metronome:inst|tmp[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.421      ;
; 0.306 ; pc:pc|pcout[5]               ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; pc:pc|pcout[1]               ; pc:pc|pcout[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; ar:ar|addr_out[3]            ; ram0:ram0|altsyncram:altsyncram_component|altsyncram_d3r3:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.222      ; 0.633      ;
; 0.312 ; pc:pc|pcout[0]               ; pc:pc|pcout[1]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.321 ; accumulator:inst5|accReg[2]  ; alu:inst3|regq[2]                                                                                        ; clk          ; clk         ; 0.000        ; 0.247      ; 0.652      ;
; 0.331 ; dr:dr|regq[4]                ; ir:inst1|regq[4]                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.452      ;
; 0.332 ; metronome:inst|tmp[0]        ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.452      ;
; 0.333 ; dr:dr|regq[5]                ; ir:inst1|regq[5]                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.454      ;
; 0.334 ; dr:dr|regq[0]                ; ir:inst1|regq[0]                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.455      ;
; 0.343 ; dr:dr|regq[7]                ; ir:inst1|regq[7]                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.464      ;
; 0.343 ; metronome:inst|tmp[7]        ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.463      ;
; 0.344 ; dr:dr|regq[6]                ; ir:inst1|regq[6]                                                                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.465      ;
; 0.349 ; ir:inst1|regq[3]             ; controller:inst6|data_out[3]                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.470      ;
; 0.350 ; pc:pc|pcout[0]               ; ar:ar|addr_out[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.470      ;
; 0.352 ; metronome:inst|tmp[2]        ; metronome:inst|tmp[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.472      ;
; 0.362 ; alu:inst3|regq[6]            ; accumulator:inst5|accReg[6]                                                                              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.482      ;
; 0.372 ; ir:inst1|regq[6]             ; controller:inst6|en_ALU_D                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.493      ;
; 0.376 ; accumulator:inst5|accReg[0]  ; alu:inst3|regq[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.219      ; 0.679      ;
; 0.376 ; metronome:inst|tmp[0]        ; controller:inst6|clr_PC                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.497      ;
; 0.381 ; metronome:inst|tmp[5]        ; controller:inst6|clr_PC                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.502      ;
; 0.397 ; accumulator:inst5|accReg[6]  ; alu:inst3|regq[6]                                                                                        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.517      ;
; 0.397 ; accumulator:inst5|accReg[5]  ; alu:inst3|regq[5]                                                                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.518      ;
; 0.407 ; ir:inst1|regq[4]             ; controller:inst6|en_dBus                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.528      ;
; 0.445 ; metronome:inst|tmp[7]        ; controller:inst6|clr_ME                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.565      ;
; 0.447 ; metronome:inst|tmp[0]        ; controller:inst6|clr_ME                                                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; ir:inst1|regq[2]             ; controller:inst6|data_out[2]                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.448 ; pc:pc|pcout[2]               ; pc:pc|pcout[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; pc:pc|pcout[4]               ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; pc:pc|pcout[6]               ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.454 ; accumulator:inst5|accReg[3]  ; alu:inst3|regq[3]                                                                                        ; clk          ; clk         ; 0.000        ; 0.247      ; 0.785      ;
; 0.458 ; pc:pc|pcout[3]               ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; pc:pc|pcout[1]               ; pc:pc|pcout[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; metronome:inst|tmp[6]        ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; pc:pc|pcout[3]               ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; pc:pc|pcout[1]               ; pc:pc|pcout[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.464 ; pc:pc|pcout[5]               ; pc:pc|pcout[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; metronome:inst|tmp[2]        ; controller:inst6|clr_PC                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; pc:pc|pcout[0]               ; pc:pc|pcout[2]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.467 ; pc:pc|pcout[5]               ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; pc:pc|pcout[0]               ; pc:pc|pcout[3]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.470 ; ir:inst1|regq[6]             ; controller:inst6|en_dBus                                                                                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.488 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[5]                                                                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.613      ;
; 0.490 ; ir:inst1|regq[5]             ; controller:inst6|en_ALU_D                                                                                ; clk          ; clk         ; 0.000        ; 0.037      ; 0.611      ;
; 0.491 ; controller:inst6|o_AND       ; alu:inst3|regq[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.226      ; 0.801      ;
; 0.492 ; controller:inst6|en_ALU      ; accumulator:inst5|accReg[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.617      ;
; 0.494 ; controller:inst6|o_AND       ; alu:inst3|regq[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.226      ; 0.804      ;
; 0.501 ; ir:inst1|regq[1]             ; controller:inst6|data_out[1]                                                                             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.622      ;
; 0.511 ; pc:pc|pcout[2]               ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.511 ; pc:pc|pcout[4]               ; pc:pc|pcout[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.512 ; metronome:inst|tmp[1]        ; controller:inst6|clr_PC                                                                                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.514 ; pc:pc|pcout[2]               ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514 ; pc:pc|pcout[4]               ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.524 ; pc:pc|pcout[3]               ; pc:pc|pcout[6]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; pc:pc|pcout[1]               ; pc:pc|pcout[4]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.645      ;
; 0.526 ; controller:inst6|data_out[0] ; alu:inst3|regq[0]                                                                                        ; clk          ; clk         ; 0.000        ; 0.219      ; 0.829      ;
; 0.527 ; metronome:inst|tmp[2]        ; controller:inst6|en_PC                                                                                   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.527 ; pc:pc|pcout[3]               ; pc:pc|pcout[7]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; ir:inst1|regq[7]             ; controller:inst6|o_SHR                                                                                   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.649      ;
; 0.528 ; pc:pc|pcout[1]               ; pc:pc|pcout[5]                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; controller:inst6|data_out[1] ; alu:inst3|regq[1]                                                                                        ; clk          ; clk         ; 0.000        ; 0.219      ; 0.832      ;
+-------+------------------------------+----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                          ;
+-------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.276 ; controller:inst6|clr_PC ; pc:pc|pcout[7]        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.675      ;
; 0.276 ; controller:inst6|clr_PC ; pc:pc|pcout[6]        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.675      ;
; 0.276 ; controller:inst6|clr_PC ; pc:pc|pcout[5]        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.675      ;
; 0.276 ; controller:inst6|clr_PC ; pc:pc|pcout[4]        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.675      ;
; 0.276 ; controller:inst6|clr_PC ; pc:pc|pcout[3]        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.675      ;
; 0.276 ; controller:inst6|clr_PC ; pc:pc|pcout[2]        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.675      ;
; 0.276 ; controller:inst6|clr_PC ; pc:pc|pcout[1]        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.675      ;
; 0.276 ; controller:inst6|clr_PC ; pc:pc|pcout[0]        ; clk          ; clk         ; 1.000        ; -0.036     ; 0.675      ;
; 0.277 ; controller:inst6|clr_ME ; metronome:inst|tmp[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.674      ;
; 0.277 ; controller:inst6|clr_ME ; metronome:inst|tmp[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.674      ;
; 0.277 ; controller:inst6|clr_ME ; metronome:inst|tmp[7] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.674      ;
; 0.277 ; controller:inst6|clr_ME ; metronome:inst|tmp[6] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.674      ;
; 0.277 ; controller:inst6|clr_ME ; metronome:inst|tmp[5] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.674      ;
; 0.277 ; controller:inst6|clr_ME ; metronome:inst|tmp[4] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.674      ;
; 0.277 ; controller:inst6|clr_ME ; metronome:inst|tmp[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.674      ;
; 0.277 ; controller:inst6|clr_ME ; metronome:inst|tmp[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 0.674      ;
+-------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                           ;
+-------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.481 ; controller:inst6|clr_ME ; metronome:inst|tmp[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.601      ;
; 0.481 ; controller:inst6|clr_ME ; metronome:inst|tmp[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.601      ;
; 0.481 ; controller:inst6|clr_ME ; metronome:inst|tmp[7] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.601      ;
; 0.481 ; controller:inst6|clr_ME ; metronome:inst|tmp[6] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.601      ;
; 0.481 ; controller:inst6|clr_ME ; metronome:inst|tmp[5] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.601      ;
; 0.481 ; controller:inst6|clr_ME ; metronome:inst|tmp[4] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.601      ;
; 0.481 ; controller:inst6|clr_ME ; metronome:inst|tmp[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.601      ;
; 0.481 ; controller:inst6|clr_ME ; metronome:inst|tmp[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.601      ;
; 0.483 ; controller:inst6|clr_PC ; pc:pc|pcout[7]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.483 ; controller:inst6|clr_PC ; pc:pc|pcout[6]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.483 ; controller:inst6|clr_PC ; pc:pc|pcout[5]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.483 ; controller:inst6|clr_PC ; pc:pc|pcout[4]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.483 ; controller:inst6|clr_PC ; pc:pc|pcout[3]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.483 ; controller:inst6|clr_PC ; pc:pc|pcout[2]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.483 ; controller:inst6|clr_PC ; pc:pc|pcout[1]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
; 0.483 ; controller:inst6|clr_PC ; pc:pc|pcout[0]        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.603      ;
+-------+-------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.080   ; 0.138 ; -0.617   ; 0.481   ; -3.201              ;
;  clk             ; -4.080   ; 0.138 ; -0.617   ; 0.481   ; -3.201              ;
; Design-wide TNS  ; -124.461 ; 0.0   ; -9.864   ; 0.0     ; -145.048            ;
;  clk             ; -124.461 ; 0.000 ; -9.864   ; 0.000   ; -145.048            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OA            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OB            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OC            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OD            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OE            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OG            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; O_F           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OA            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; OD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; OE            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; OG            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; O_F           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; LED_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; acc_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; acc_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OA            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; OD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; OE            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; OG            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; O_F           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; LED_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; acc_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OA            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OB            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OC            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OD            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OE            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OG            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; O_F           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; acc_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; acc_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; acc_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; acc_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; acc_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; acc_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; acc_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; acc_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1075     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1075     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 36    ; 36   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OB          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OC          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OE          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OG          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; O_F         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OA          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OB          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OC          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OD          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OE          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OG          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; O_F         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; acc_out[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Thu Jul 12 00:11:47 2018
Info: Command: quartus_sta 8bit_model -c 8bit_model
Info: qsta_default_script.tcl version: #2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: '8bit_model.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.080
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.080            -124.461 clk 
Info (332146): Worst-case hold slack is 0.399
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.399               0.000 clk 
Info (332146): Worst-case recovery slack is -0.617
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.617              -9.864 clk 
Info (332146): Worst-case removal slack is 1.102
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.102               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -145.048 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.676
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.676            -110.180 clk 
Info (332146): Worst-case hold slack is 0.379
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.379               0.000 clk 
Info (332146): Worst-case recovery slack is -0.464
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.464              -7.424 clk 
Info (332146): Worst-case removal slack is 1.008
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.008               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -145.048 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.248             -21.616 clk 
Info (332146): Worst-case hold slack is 0.138
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.138               0.000 clk 
Info (332146): Worst-case recovery slack is 0.276
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.276               0.000 clk 
Info (332146): Worst-case removal slack is 0.481
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.481               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -93.174 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4760 megabytes
    Info: Processing ended: Thu Jul 12 00:11:52 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


