- [x] week1(2019-04-01〜2019-04-05)
  - project0
    - `$ zip project0.zip ./file.txt`
  - Nand 回路を所与として、And, Or, Xor, Mux, DMux などを HDL で実装。
- [x] week2(2019-04-05〜2019-04-10)
  - ALU の設計はとても難しいのだろうが、そこが所与だったのでサクサク進んだ。
  - 頭の体操をしているイメージ。
  - ハードウェアゆえ条件分岐やループが使えないのがもどかしい。ハードウェアの基盤に IC 回路をはんだ付けしていくイメージで考えると、条件分岐やループが使えないことが直感的に理解できる。
- [ ] week3(2019-04-11〜)
  - DFF(Data Flip-Flop)
  - 1-bit register / 16-bit register
  - RAM
  - Program Counter
- [ ] week4
- [ ] week5
- [ ] week6
