# Architettura del calcolatore

## Collegamento al bus

### Stadi di uscita per un collegamento al bus

Esistono 3 stadi di uscita per collegare porte logiche alle linee del bus.
Esistono tre tipologie di linee di bus:

**Monosorgente**: un solo dispositivo da il valore alle linee mentre molti dispositivi lo acquisiscono (ad esempio Address Bus).
Per poter pilotare le linee monosorgente, i dispositivi che si interfacciano a queste linee (ossia porte logiche e bistabili) devono avere uno stadio di uscita detto **TOTEM POLE** che indica due possibili stati:
* 0 a bassa impedenza;
* 1 a bassa impedenza (piu' vicino possibile alla tensione di alimentazione).


**Multisorgente sincrone**: a turno diversi dispositivi danno il valore alle linee (ad esempio Data Bus). E' possibile decidere chi ha diritto alla scrittura del valore sulle linee in modo da sincronizzare i dispositivi
Serve interfacciare le sorgenti alla linea di bus mediante lo stadio di uscita **TRI STATE** con 3 valori di tensione:
* 0 a bassa impedenza;
* 1 a bassa impedenza;
* Z ad alta impedenza (che indica che il dispositivo non fa transitare corrente alla sua uscita).

Dunque sul bus sara' un solo dispositivo a scrivere mentre tutti gli altri esporranno lo stato Z ad alta impedenza.
Serve un **arbitro** che e' connesso a tutti i dispositivi che scrivono sulla linea del bus che decide quando uno di questi puo' scrivere, imponendo agli altri lo stato Z.


**Multisorgente asincrone**: diversi dispositivi danno valore alle linee ma non e' possibile sincronizzare i dispositivi, in quanto al momento in cui questi dispositivi devono diventare "sorgente", non c'e' una componente centralizzata che regola il comportamento di tutti gli altri
Lo stadio di uscita si chiama **OPEN COLLECTOR** e prevede due stati:
* 0 a bassa impedenza;
* Z ad alta impedenza.

I dispositivi collegati linea possono indicarne il valore solo se vogliono imporre il valore 0. Dunque se nessun dispositivo vuole imporre 0, e quindi si "scollegano" tramite lo stato Z ad alta impedenza, una **Resistenza di Pull-Up** collegata alla linea e alimentata con tensione di alimentazione porta la linea al valore 1.

___

## Memoria di lavoro

### Chip di Memoria 

Alla CPU serve una memoria di lavoro elettronica per avere dei tempi di risposta accettabili per poter eseguire il proprio ciclo fetch-decode-execute milioni di volte al secondo.

Nella memoria di lavoro devono essere inseriti sia dati sia codici macchina del programma da eseguire.

Si tratta quindi di una memoria a lettura e scrittura detta **memoria RAM** (Random Access Memory), che non tiene conto di alcun rapporto causa-effetto tra un accesso alle proprie celle ed il successivo. Per la RAM ogni accesso e' indipendente.


Esistono due tipi di memoria RAM:
**SRAM** (Static RAM): un componente con 4 celle di memoria di 3 bit. Ogni bit e' memorizzato in un bistabile di tipo D. Per selezionare una cella mi servono due linee di indirizzo (le linee A0 e A1) che entrano in una sezione composta da 4 porte AND che operano come un "decoder": ciascuna di esse esegue un **mintermine** dei due ingressi A0 e A1 (funzione booleana come AND e NOR che assume il valore 1 in un'unica configurazione di variabili d'ingresso booleane indipendenti).
Dunque solo una delle 4 linee di selezione parola sara' attiva in base all'indirizzo.

Per scrivere la parola selezionata (che quindi ha 1 sulla riga) diamo il comando **WE** (Write Enabled) che consente ai bistabili di tipo D della parola della cella stessa di campionare alle linee di ingresso dati Di0, Di1 e Di2.
Alle linee di uscita D0, D1 e D2 e' presente l'output dei bistabili. La porta logica OR che si trova all'uscita mi consente di portare in uscita il valore del bistabile della colonna della cella selezionata.

Se facciamo uso di stadi uscita TRI-STATE alle porte OR delle colonne possiamo lavorare bidirezionalmente sul Data Bus. 
Aggiungiamo un segnale aggiuntivo **CS** (Chip Select) che fa da arbitro tra le uscite multisorgente sincrone e la CPU per quanto riguarda la lettura.

**DRAM** (Dynamic RAM): si differenzia dalla SRAM per il fatto che i bistabili, per risparmiare spazio sul chip, sono sostituiti da condensatori. Il valore del bit e' associato alla carica del condensatore. Poiche' i condensatori si scaricano e perdono l'informazione e' necessaria un'attivita' periodica di **refresh** che ripristini la carica sui condensatori che si stavano scaricando (questa attivita' e' delegata a componenti esterne). In questo modo si ottengono elevatissime densita' di memoria (chip da 1Gbit).


Un generico chip di RAM e' costituito da:
* na piedini di indirizzo monodirezionali (in input nel chip) (indicati come **memory address**), il numero di piedini dipende dal numero di celle presenti nel chip (numero di celle = 2^numeri di fili di indirizzo);
* nb piedini di dato bidirezionali (**memory data**), il numero di piedini dipende dalla grandezza della parola di memoria (nummero bit per cella di memoria);
* 1 linea in input nel chip: chip select (**CS**);
* 1 linea in input che indica read/write (**R/W**);
* eventuale linea in input: output enable (**OE**), che puo' servire ad avviare in momenti ritardati i TRI-STATE di uscita;
* eventuale linea in output: output ready (**RD**), che serve a comunicare se il componente e' pronto a trasferire o se ha bisogno di altro tempo per completare le operazioni.

Oltre alla memoria di tipo RAM, al calcolatore serve una memoria a sola lettura **ROM** (Read Only Memory) che mantenga il proprio contenuto anche in assenza di alimentazione.
Ci sono diversi momenti in cui puo' essere necessaria un'informazione in assenza di alimentazione:
* Quando c'e' un programma da eseguire in fase di accensione del calcolatore (fase di **bootstrap**);
* Quando il programma da eseguire e' sempre lo stesso (applicazioni **embedded**).