<?xml version="1.0" encoding="UTF-8"?>
<project source="2.7.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="left"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Protosim" name="7"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="left"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(400,240)" to="(400,310)"/>
    <wire from="(480,240)" to="(480,310)"/>
    <wire from="(370,310)" to="(370,570)"/>
    <wire from="(450,310)" to="(450,570)"/>
    <wire from="(370,240)" to="(370,310)"/>
    <wire from="(680,180)" to="(680,320)"/>
    <wire from="(340,250)" to="(390,250)"/>
    <wire from="(620,320)" to="(680,320)"/>
    <wire from="(520,340)" to="(520,560)"/>
    <wire from="(340,560)" to="(440,560)"/>
    <wire from="(440,340)" to="(440,560)"/>
    <wire from="(670,180)" to="(670,200)"/>
    <wire from="(490,210)" to="(490,310)"/>
    <wire from="(620,210)" to="(620,320)"/>
    <wire from="(340,570)" to="(370,570)"/>
    <wire from="(370,240)" to="(400,240)"/>
    <wire from="(410,200)" to="(410,310)"/>
    <wire from="(450,310)" to="(460,310)"/>
    <wire from="(370,310)" to="(380,310)"/>
    <wire from="(340,250)" to="(340,560)"/>
    <wire from="(370,570)" to="(450,570)"/>
    <wire from="(440,560)" to="(520,560)"/>
    <wire from="(390,250)" to="(470,250)"/>
    <wire from="(400,240)" to="(480,240)"/>
    <wire from="(490,210)" to="(620,210)"/>
    <wire from="(390,250)" to="(390,310)"/>
    <wire from="(410,200)" to="(670,200)"/>
    <wire from="(470,250)" to="(470,310)"/>
    <comp lib="7" loc="(460,310)" name="ProtosimAndChip"/>
    <comp lib="7" loc="(380,310)" name="NAND Chip"/>
    <comp lib="7" loc="(670,160)" name="LED">
      <a name="ID" val="2"/>
    </comp>
    <comp lib="7" loc="(310,550)" name="VoltageGenerator">
      <a name="ID" val="1"/>
    </comp>
  </circuit>
</project>
