<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom">
  <channel>
    <title>TSMC on Kontron Asia Design Center</title>
    <link>https://www.kad8.com/tags/tsmc/</link>
    <description>Recent content in TSMC on Kontron Asia Design Center</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>zh-cn</language>
    <copyright>© 2024 </copyright>
    <lastBuildDate>Sun, 13 Oct 2024 15:04:11 +0800</lastBuildDate><atom:link href="https://www.kad8.com/tags/tsmc/index.xml" rel="self" type="application/rss+xml" />
    <item>
      <title>台积电要用5nm先进封装HBM4内存芯片</title>
      <link>https://www.kad8.com/cpu/tsmc-readies-hbm4-base-dies-at-12nm-and-5nm/</link>
      <pubDate>Sun, 13 Oct 2024 15:04:11 +0800</pubDate>
      
      <guid>https://www.kad8.com/cpu/tsmc-readies-hbm4-base-dies-at-12nm-and-5nm/</guid>
      <description>&lt;p&gt;台积电HBM4内存的推出将带来多项重大变革，其中最引人注目的就是其内存接口的大幅扩展。第四代内存技术接口从1024位扩展到2048位，这标志着HBM4内存的设计和生产将面临新的挑战，为了适应这一变化，芯片制造商必须采用更新、更高级的封装技术。&lt;/p&gt;
&lt;p&gt;在2024年的欧洲技术研讨会上，台积电透露了其为HBM4制造的base die一些细节，这些芯片将采用逻辑工艺制造，台积电计划利用其N12和N5工艺的改进版本来生产这些芯片。这将使台积电在HBM4的生产领域占据优势，因为现有的内存制造设施均无法做到经济高效地生产这种先进逻辑芯片。&lt;/p&gt;
&lt;p&gt;对于HBM4的首批产品封装，台积电将采用N12FFC+和N5两种不同的制造工艺。尽管这两种工艺都是为了将HBM4E内存与新一代的AI和高性能计算处理器相结合，但它们在连接AI和高性能计算应用的高性能处理器的内存方面发挥着不同的作用。&lt;/p&gt;
&lt;p&gt;台积电的设计和技术平台高级总监透露：“公司正与美光、三星和SK海力士等主要HBM内存供应商合作，利用先进的工艺节点推进HBM4内存技术的全面整合。N12FFC+工艺的基础芯片在成本效益上具有优势，能够满足HBM的性能需求，而N5工艺的基础芯片则能在保持HBM4速度的同时，提供更复杂的逻辑功能并大幅降低能耗。&lt;/p&gt;
&lt;table&gt;
  &lt;thead&gt;
      &lt;tr&gt;
          &lt;th style=&#34;text-align: left&#34;&gt;&lt;/th&gt;
          &lt;th style=&#34;text-align: left&#34;&gt;N12FFC+&lt;/th&gt;
          &lt;th style=&#34;text-align: left&#34;&gt;N5&lt;/th&gt;
      &lt;/tr&gt;
  &lt;/thead&gt;
  &lt;tbody&gt;
      &lt;tr&gt;
          &lt;td style=&#34;text-align: left&#34;&gt;Area&lt;/td&gt;
          &lt;td style=&#34;text-align: left&#34;&gt;1X&lt;/td&gt;
          &lt;td style=&#34;text-align: left&#34;&gt;0.39X&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td style=&#34;text-align: left&#34;&gt;Logic GHz @ power&lt;/td&gt;
          &lt;td style=&#34;text-align: left&#34;&gt;1X&lt;/td&gt;
          &lt;td style=&#34;text-align: left&#34;&gt;1.55X&lt;/td&gt;
      &lt;/tr&gt;
      &lt;tr&gt;
          &lt;td style=&#34;text-align: left&#34;&gt;Power @ GHz&lt;/td&gt;
          &lt;td style=&#34;text-align: left&#34;&gt;1X&lt;/td&gt;
          &lt;td style=&#34;text-align: left&#34;&gt;0.35X&lt;/td&gt;
      &lt;/tr&gt;
  &lt;/tbody&gt;
&lt;/table&gt;
&lt;p&gt;
    &lt;figure&gt;
      &lt;img class=&#34;my-0 rounded-md&#34; loading=&#34;lazy&#34; src=&#34;./TSMC-Logic-for-HBM4-Base-Die.png&#34; alt=&#34;TSMC Logic for HBM4 Base Die&#34; /&gt;
      
    &lt;/figure&gt;
&lt;/p&gt;</description>
      <media:content xmlns:media="http://search.yahoo.com/mrss/" url="https://www.kad8.com/cpu/tsmc-readies-hbm4-base-dies-at-12nm-and-5nm/featured-hbm-schematics.jpg" />
    </item>
    
  </channel>
</rss>
