<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:31:07.317</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.12.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-7019710</applicationNumber><claimCount>33</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 디바이스에서 결함 기반 테스트 커버리지 갭을 자동으로 식별하기 위한 시스템 및 방법</inventionTitle><inventionTitleEng>SYSTEM AND METHOD FOR AUTOMATICALLY IDENTIFYING DEFECT-BASED TEST COVERAGE GAPS IN SEMICONDUCTOR DEVICES</inventionTitleEng><openDate>2023.08.16</openDate><openNumber>10-2023-0119646</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.09.06</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2023.06.12</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/66</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2014.01.01)</ipcDate><ipcNumber>G01R 31/26</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G01R 31/28</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스에서 결함 기반 테스트 커버리지 갭을 자동으로 식별하는 것은, 하나 이상의 반도체 제조 서브시스템에 의해 획득된 하나 이상의 반도체 디바이스의 특성화 측정치에 기초하여 복수의 반도체 다이를 포함한 하나 이상의 반도체 디바이스 상에서 복수의 명백한 치명적 결함을 결정하는 것과, 하나 이상의 테스트 툴 서브시스템에 의해 획득된 테스트 측정치에 기초하여 적어도 하나의 테스트를 합격한 적어도 하나의 반도체 다이를 결정하는 것과, 적어도 하나의 테스트를 합격한 적어도 하나의 반도체 다이 상에서 적어도 하나의 명백한 치명적 결함을 결정하기 위하여 특성화 측정치를 테스트 측정치와 상관시키는 것과, 적어도 하나의 테스트를 합격한 적어도 하나의 반도체 다이 상에서의 적어도 하나의 명백한 치명적 결함에 기초하여, 결함 기반 테스트 커버리지에 대해 하나 이상의 반도체 디바이스 상에서 하나 이상의 갭 영역을 결정하는 것을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.06.23</internationOpenDate><internationOpenNumber>WO2022132990</internationOpenNumber><internationalApplicationDate>2021.12.16</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/063649</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 시스템에 있어서,하나 이상의 반도체 제조 서브시스템 및 하나 이상의 테스트 툴 서브시스템에 통신 가능하게 결합된 컨트롤러를 포함하고, 상기 컨트롤러는 하나 이상의 프로세서를 포함하고, 상기 하나 이상의 프로세서는, 하나 이상의 프로세서로 하여금, 특성화 서브시스템을 통해, 상기 하나 이상의 반도체 제조 서브시스템에 의해 획득된 하나 이상의 반도체 디바이스의 특성화 측정치에 기초하여 상기 하나 이상의 반도체 디바이스 상에서 복수의 명백한 치명적 결함을 결정하고— 상기 하나 이상의 반도체 디바이스는 복수의 반도체 다이를 포함함 —;  테스트 서브시스템을 통해, 상기 하나 이상의 테스트 툴 서브시스템에 의해 획득된 테스트 측정치에 기초하여 복수의 테스트 중의 적어도 하나의 테스트를 합격한 상기 복수의 반도체 다이 중의 적어도 하나의 반도체 다이를 결정하고;  상기 복수의 테스트 중의 적어도 하나의 테스트를 합격한 상기 복수의 반도체 다이 중의 적어도 하나의 반도체 다이 상에서 상기 복수의 명백한 치명적 결함 중의 적어도 하나의 명백한 치명적 결함을 결정하기 위하여, 상관 서브시스템을 통해, 상기 특성화 측정치를 상기 테스트 측정치와 상관시키고; 로컬화 서브시스템을 통해, 상기 복수의 테스트 중의 적어도 하나의 테스트를 합격한 상기 복수의 반도체 다이 중의 적어도 하나의 반도체 다이 상에서의 상기 적어도 하나의 명백한 치명적 결함에 기초하여, 결함 기반 테스트 커버리지에 대해 상기 하나 이상의 반도체 디바이스 상에서 하나 이상의 갭 영역을 결정하게 하는 프로그램 명령어들을 실행하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 하나 이상의 프로세서는 또한 상기 하나 이상의 프로세서로 하여금,상기 특성화 서브시스템을 통해, 상기 하나 이상의 반도체 디바이스의 제조 동안 상기 하나 이상의 반도체 제조 서브시스템에 의해 획득된 특성화 측정치를 수신하게 하는 프로그램 명령어들을 실행하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 하나 이상의 특성화 서브시스템은 하나 이상의 인라인 결함 검사 프로세스 또는 하나 이상의 계측 프로세스 중 적어도 하나를 수행하도록 구성된 하나 이상의 특성화 툴을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 특성화 서브시스템은 상기 특성화 측정치에 기초하여 상기 하나 이상의 반도체 디바이스 상에서 상기 복수의 명백한 치명적 결함을 결정하기 위하여 고급 딥 러닝 기법 또는 머신 러닝 기법 중 적어도 하나를 채택하도록 구성되는, 시스템. </claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 하나 이상의 프로세서는 또한 상기 하나 이상의 프로세서로 하여금,상기 테스트 서브시스템을 통해, 상기 하나 이상의 테스트 툴 서브시스템에 의해 획득된 상기 하나 이상의 반도체 디바이스에 대한 테스트 측정치를 수신하게 하는 프로그램 명령어들을 실행하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 하나 이상의 테스트 툴 서브시스템은, 하나 이상의 전기 웨이퍼 정렬 프로세스, 유닛 프로브 프로세스, 클래스 프로브 프로세스, 또는 최종 테스트 프로세스, 중 적어도 하나를 수행하도록 구성된 하나 이상의 테스트 툴을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 복수의 반도체 다이 중의 상기 적어도 하나의 반도체 다이는 상기 복수의 테스트의 모든 테스트를 합격한 것인, 시스템.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 로컬화 서브시스템은 상기 복수의 테스트 중의 적어도 하나의 테스트를 합격한 상기 복수의 반도체 다이 중의 적어도 하나의 반도체 다이 상에서의 상기 복수의 명백한 치명적 결함 중의 적어도 하나의 명백한 치명적 결함의 위치 또는 빈도 중 적어도 하나를 분석하는, 시스템.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 하나 이상의 프로세서는 또한 상기 하나 이상의 프로세서로 하여금,상기 하나 이상의 반도체 디바이스에 대한 결함 기반 테스트 커버리지 내의 상기 하나 이상의 갭 영역에 기초하여 하나 이상의 리포트를 작성하게 하는 프로그램 명령어들을 실행하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 하나 이상의 리포트는 결함 기반 테스트 커버리지에 대한 상기 하나 이상의 반도체 디바이스 상에서의 하나 이상의 갭 영역을 완화하기 위해 상기 하나 이상의 반도체 제조 서브시스템 또는 상기 하나 이상의 테스트 툴 서브시스템 중 적어도 하나를 조정하기 위한 적어도 하나의 메트릭을 포함하는, 시스템.</claim></claimInfo><claimInfo><claim>11. 제9항에 있어서, 상기 하나 이상의 리포트는 결함 기반 테스트 커버리지에 대한 상기 하나 이상의 반도체 디바이스 상에서의 하나 이상의 갭 영역을 평가하도록 구성된 적어도 하나의 차트를 포함하는, 시스템. </claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 적어도 하나의 차트는 특정 반도체 디바이스 설계에 대한 시간 범위에 걸친 테스트 커버 갭 경향을 비교하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 적어도 하나의 차트는 복수의 반도체 디바이스 설계에 대한 테스트 커버 갭을 비교하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, 상기 하나 이상의 프로세서는 또한 상기 하나 이상의 프로세서로 하여금,결함 기반 테스트 커버리지에 대한 상기 하나 이상의 반도체 디바이스 상에서의 하나 이상의 갭 영역에 기초하여 상기 반도체 디바이스의 제조, 특성화, 또는 테스트, 중 적어도 하나에 대한 하나 이상의 조정을 결정하게 하는 프로그램 명령어들을 실행하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 하나 이상의 프로세서는 또한 상기 하나 이상의 프로세서로 하여금,상기 반도체 디바이스의 제조, 특성화, 또는 테스트, 중 적어도 하나에 대한 상기 하나 이상의 조정에 기초하여 하나 이상의 제어 신호를 생성하게 하는 프로그램 명령어들을 실행하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 하나 이상의 제어 신호는 상기 반도체 디바이스 상의 선택된 인라인 결함 부품 평균 테스트(I-PAT, inline defect part average testing) 케어 영역을 타겟으로 하도록 구성되는, 시스템.</claim></claimInfo><claimInfo><claim>17. 방법에 있어서, 컨트롤러의 특성화 서브시스템을 통해, 하나 이상의 반도체 제조 서브시스템에 의해 획득된 하나 이상의 반도체 디바이스의 특성화 측정치에 기초하여 하나 이상의 반도체 디바이스 상에서 복수의 명백한 치명적 결함을 결정하는 단계— 상기 하나 이상의 반도체 디바이스는 복수의 반도체 다이를 포함함 —; 상기 컨트롤러의 테스트 서브시스템을 통해, 하나 이상의 테스트 툴 서브시스템에 의해 획득된 테스트 측정치에 기초하여 복수의 테스트 중의 적어도 하나의 테스트를 합격한 상기 복수의 반도체 다이 중의 적어도 하나의 반도체 다이를 결정하는 단계; 상기 복수의 테스트 중의 적어도 하나의 테스트를 합격한 상기 복수의 반도체 다이 중의 적어도 하나의 반도체 다이 상에서 상기 복수의 명백한 치명적 결함 중의 적어도 하나의 명백한 치명적 결함을 결정하기 위하여, 상기 컨트롤러의 상관 서브시스템을 통해, 상기 특성화 측정치를 상기 테스트 측정치와 상관시키는 단계; 및상기 컨트롤러의 로컬화 서브시스템을 통해, 상기 복수의 테스트 중의 적어도 하나의 테스트를 합격한 상기 복수의 반도체 다이 중의 적어도 하나의 반도체 다이 상에서의 상기 적어도 하나의 명백한 치명적 결함에 기초하여, 결함 기반 테스트 커버리지에 대해 상기 하나 이상의 반도체 디바이스 상에서 하나 이상의 갭 영역을 결정하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 컨트롤러의 특성화 서브시스템을 통해, 상기 하나 이상의 반도체 디바이스의 제조 동안 상기 하나 이상의 반도체 제조 서브시스템에 의해 획득된 특성화 측정치를 수신하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 하나 이상의 특성화 서브시스템은 하나 이상의 인라인 결함 검사 프로세스 또는 하나 이상의 계측 프로세스 중 적어도 하나를 수행하도록 구성된 하나 이상의 특성화 툴을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서, 상기 특성화 서브시스템은 상기 특성화 측정치에 기초하여 상기 하나 이상의 반도체 디바이스 상에서 상기 복수의 명백한 치명적 결함을 결정하기 위하여 고급 딥 러닝 기법 또는 머신 러닝 기법 중 적어도 하나를 채택하도록 구성되는, 방법. </claim></claimInfo><claimInfo><claim>21. 제17항에 있어서,상기 컨트롤러의 테스트 서브시스템을 통해, 상기 하나 이상의 테스트 툴 서브시스템에 의해 획득된 상기 하나 이상의 반도체 디바이스에 대한 테스트 측정치를 수신하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>22. 제17항에 있어서, 상기 하나 이상의 테스트 툴 서브시스템은, 하나 이상의 전기 웨이퍼 정렬 프로세스, 유닛 프로브 프로세스, 클래스 프로브 프로세스, 또는 최종 테스트 프로세스, 중 적어도 하나를 수행하도록 구성된 하나 이상의 테스트 툴을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>23. 제17항에 있어서, 상기 복수의 반도체 다이 중의 상기 적어도 하나의 반도체 다이는 상기 복수의 테스트의 모든 테스트를 합격한 것인, 방법.</claim></claimInfo><claimInfo><claim>24. 제17항에 있어서, 상기 로컬화 서브시스템은 상기 복수의 테스트 중의 적어도 하나의 테스트를 합격한 상기 복수의 반도체 다이 중의 적어도 하나의 반도체 다이 상에서의 상기 복수의 명백한 치명적 결함 중의 적어도 하나의 명백한 치명적 결함의 위치 또는 빈도 중 적어도 하나를 분석하는, 방법.</claim></claimInfo><claimInfo><claim>25. 제17항에 있어서,상기 컨트롤러를 통해, 상기 하나 이상의 반도체 디바이스에 대한 결함 기반 테스트 커버리지 내의 상기 하나 이상의 갭 영역에 기초하여 하나 이상의 리포트를 작성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서, 상기 하나 이상의 리포트는 결함 기반 테스트 커버리지에 대한 상기 하나 이상의 반도체 디바이스 상에서의 하나 이상의 갭 영역을 완화하기 위해 상기 하나 이상의 반도체 제조 서브시스템 또는 상기 하나 이상의 테스트 툴 서브시스템 중 적어도 하나를 조정하기 위한 적어도 하나의 메트릭을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>27. 제25항에 있어서, 상기 하나 이상의 리포트는 결합 기반 테스트 커버리지에 대한 상기 하나 이상의 반도체 디바이스 상에서의 하나 이상의 갭 영역을 평가하도록 구성된 적어도 하나의 차트를 포함하는, 방법. </claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 상기 적어도 하나의 차트는 특정 반도체 디바이스 설계에 대한 시간 범위에 걸친 테스트 커버 갭 경향을 비교하도록 구성되는, 방법.</claim></claimInfo><claimInfo><claim>29. 제27항에 있어서, 상기 적어도 하나의 차트는 복수의 반도체 디바이스 설계에 대한 테스트 커버 갭을 비교하도록 구성되는, 방법.</claim></claimInfo><claimInfo><claim>30. 제17항에 있어서,상기 컨트롤러를 통해, 결함 기반 테스트 커버리지에 대한 상기 하나 이상의 반도체 디바이스 상에서의 하나 이상의 갭 영역에 기초하여 상기 반도체 디바이스의 제조, 특성화, 또는 테스트, 중 적어도 하나에 대한 하나 이상의 조정을 결정하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>31. 제30항에 있어서,상기 컨트롤러를 통해, 상기 반도체 디바이스의 제조, 특성화, 또는 테스트, 중 적어도 하나에 대한 상기 하나 이상의 조정에 기초하여 하나 이상의 제어 신호를 생성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>32. 제31항에 있어서, 상기 하나 이상의 제어 신호는 상기 반도체 디바이스 상의 선택된 인라인 결함 부품 평균 테스트(I-PAT) 케어 영역을 타겟으로 하도록 구성되는, 방법.</claim></claimInfo><claimInfo><claim>33. 시스템에 있어서,하나 이상의 반도체 제조 서브시스템;하나 이상의 테스트 툴 서브시스템; 및 상기 하나 이상의 반도체 제조 서브시스템 및 상기 하나 이상의 테스트 툴 서브시스템에 통신 가능하게 결합된 컨트롤러를 포함하고, 상기 컨트롤러는 하나 이상의 프로세서를 포함하고, 상기 하나 이상의 프로세서는, 하나 이상의 프로세서로 하여금, 특성화 서브시스템을 통해, 상기 하나 이상의 반도체 제조 서브시스템에 의해 획득된 하나 이상의 반도체 디바이스의 특성화 측정치에 기초하여 상기 하나 이상의 반도체 디바이스 상에서 복수의 명백한 치명적 결함을 결정하고— 상기 하나 이상의 반도체 디바이스는 복수의 반도체 다이를 포함함 —;  테스트 서브시스템을 통해, 상기 하나 이상의 테스트 툴 서브시스템에 의해 획득된 테스트 측정치에 기초하여 복수의 테스트 중의 적어도 하나의 테스트를 합격한 상기 복수의 반도체 다이 중의 적어도 하나의 반도체 다이를 결정하고;  상기 복수의 테스트 중의 적어도 하나의 테스트를 합격한 상기 복수의 반도체 다이 중의 적어도 하나의 반도체 다이 상에서 상기 복수의 명백한 치명적 결함 중의 적어도 하나의 명백한 치명적 결함을 결정하기 위하여, 상관 서브시스템을 통해, 상기 특성화 측정치를 상기 테스트 측정치와 상관시키고; 로컬화 서브시스템을 통해, 상기 복수의 테스트 중의 적어도 하나의 테스트를 합격한 상기 복수의 반도체 다이 중의 적어도 하나의 반도체 다이 상에서의 상기 적어도 하나의 명백한 치명적 결함에 기초하여, 결함 기반 테스트 커버리지에 대해 상기 하나 이상의 반도체 디바이스 상에서 하나 이상의 갭 영역을 결정하게 하는 프로그램 명령어들을 실행하도록 구성되는, 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미합중국, 캘리포니아 *****, 밀피타스, 원 테크놀로지 드라이브</address><code>520050009242</code><country>미국</country><engName>KLA CORPORATION</engName><name>케이엘에이 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 텍사스...</address><code> </code><country> </country><engName>PRICE, David, W.</engName><name>프라이스 데이비드 더블유</name></inventorInfo><inventorInfo><address>미국 ***** 버지니아 메카...</address><code> </code><country> </country><engName>RATHERT, Robert, J.</engName><name>라데르트 로버트 제이.</name></inventorInfo><inventorInfo><address>미국 ***** 텍사스 렉...</address><code> </code><country> </country><engName>LENOX, Chet</engName><name>레녹스 쳇</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니...</address><code> </code><country> </country><engName>SHERMAN, Kara</engName><name>셔먼 카라</name></inventorInfo><inventorInfo><address>싱가포르 ****** 싱가포르...</address><code> </code><country> </country><engName>LIM, Teng, Song</engName><name>임 텡 송</name></inventorInfo><inventorInfo><address>독일 ***** 멘...</address><code> </code><country> </country><engName>GROOS, Thomas</engName><name>그루스 토마스</name></inventorInfo><inventorInfo><address>독일 바이에른 ***...</address><code> </code><country> </country><engName>VON DEN HOFF, Mike</engName><name>본 덴 호프 미케</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포...</address><code> </code><country> </country><engName>DONZELLA, Oreste</engName><name>돈젤라 오레스테</name></inventorInfo><inventorInfo><address>인도 ****** 뉴...</address><code> </code><country> </country><engName>NARASIMHAN, Narayani</engName><name>나라시만 나라야니</name></inventorInfo><inventorInfo><address>미국 ***** 뉴욕...</address><code> </code><country> </country><engName>SAVILLE, Barry</engName><name>사빌레 배리</name></inventorInfo><inventorInfo><address>미국 ***** 미시간 포티...</address><code> </code><country> </country><engName>LACH, Justin</engName><name>라치 저스틴</name></inventorInfo><inventorInfo><address>미국 ***** 텍사스 ...</address><code> </code><country> </country><engName>ROBINSON, John</engName><name>로빈슨 존</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>인도</priorityApplicationCountry><priorityApplicationDate>2020.12.18</priorityApplicationDate><priorityApplicationNumber>202041055201</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.02.03</priorityApplicationDate><priorityApplicationNumber>63/144,997</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.05.14</priorityApplicationDate><priorityApplicationNumber>17/321,263</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2023.06.12</receiptDate><receiptNumber>1-1-2023-0641619-40</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2023.07.20</receiptDate><receiptNumber>1-5-2023-0116246-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.09.06</receiptDate><receiptNumber>1-1-2024-0981449-05</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.09.06</receiptDate><receiptNumber>1-1-2024-0981450-41</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.11</receiptDate><receiptNumber>9-5-2025-0880681-71</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020237019710.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e5d21b3effaf7010cb40de27652937e9e7aeaef7943e74696554295009618f782e73d1c55cd76dcefc914348aa1b56d9ca1461b0dd09ea4c</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbc782191e4762fe1f1df2ba63a95f4e2c456f11f32b07a9c90a508e4f7d1c0cc2caba7d31ba8ad773a3f61a9daa87f4c751a2c3c94a331a9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>