WORK_RAM_BASE_EC		equ 1
EC_WORK_RAM_ADDRESS		equ WORK_RAM_BASE_EC
EC_WORK_RAM_DATA_LOWER		equ WORK_RAM_BASE_EC + 1
EC_WORK_RAM_DATA_UPPER		equ WORK_RAM_BASE_EC + 2
EC_WORK_RAM_DATA_BOTH		equ WORK_RAM_BASE_EC + 3
EC_WORK_RAM_MARCH_LOWER		equ WORK_RAM_BASE_EC + 4
EC_WORK_RAM_MARCH_UPPER		equ WORK_RAM_BASE_EC + 5
EC_WORK_RAM_MARCH_BOTH		equ WORK_RAM_BASE_EC + 6
EC_WORK_RAM_OUTPUT_LOWER	equ WORK_RAM_BASE_EC + 7
EC_WORK_RAM_OUTPUT_UPPER	equ WORK_RAM_BASE_EC + 8
EC_WORK_RAM_OUTPUT_BOTH		equ WORK_RAM_BASE_EC + 9
EC_WORK_RAM_WRITE_LOWER		equ WORK_RAM_BASE_EC + 10
EC_WORK_RAM_WRITE_UPPER		equ WORK_RAM_BASE_EC + 11
EC_WORK_RAM_WRITE_BOTH		equ WORK_RAM_BASE_EC + 12

; palette ram is lower 8 bits only
PALETTE_RAM_BASE_EC		equ EC_WORK_RAM_WRITE_BOTH + 1
EC_PALETTE_RAM_ADDRESS		equ PALETTE_RAM_BASE_EC
EC_PALETTE_RAM_DATA		equ PALETTE_RAM_BASE_EC + 1
EC_PALETTE_RAM_MARCH		equ PALETTE_RAM_BASE_EC + 4
EC_PALETTE_RAM_OUTPUT		equ PALETTE_RAM_BASE_EC + 7
EC_PALETTE_RAM_WRITE		equ PALETTE_RAM_BASE_EC + 10

TILE_RAM_BASE_EC		equ EC_PALETTE_RAM_WRITE + 3
EC_TILE_RAM_ADDRESS		equ TILE_RAM_BASE_EC
EC_TILE_RAM_DATA_LOWER		equ TILE_RAM_BASE_EC + 1
EC_TILE_RAM_DATA_UPPER		equ TILE_RAM_BASE_EC + 2
EC_TILE_RAM_DATA_BOTH		equ TILE_RAM_BASE_EC + 3
EC_TILE_RAM_MARCH_LOWER		equ TILE_RAM_BASE_EC + 4
EC_TILE_RAM_MARCH_UPPER		equ TILE_RAM_BASE_EC + 5
EC_TILE_RAM_MARCH_BOTH		equ TILE_RAM_BASE_EC + 6
EC_TILE_RAM_OUTPUT_LOWER	equ TILE_RAM_BASE_EC + 7
EC_TILE_RAM_OUTPUT_UPPER	equ TILE_RAM_BASE_EC + 8
EC_TILE_RAM_OUTPUT_BOTH		equ TILE_RAM_BASE_EC + 9
EC_TILE_RAM_WRITE_LOWER		equ TILE_RAM_BASE_EC + 10
EC_TILE_RAM_WRITE_UPPER		equ TILE_RAM_BASE_EC + 11
EC_TILE_RAM_WRITE_BOTH		equ TILE_RAM_BASE_EC + 12
