|skeleton
clock => clock.IN1
reset => reset.IN2
ctrl_writeEnable <= ctrl_writeEnable.DB_MAX_OUTPUT_PORT_TYPE
ctrl_writeReg[0] <= ctrl_writeReg[0].DB_MAX_OUTPUT_PORT_TYPE
ctrl_writeReg[1] <= ctrl_writeReg[1].DB_MAX_OUTPUT_PORT_TYPE
ctrl_writeReg[2] <= ctrl_writeReg[2].DB_MAX_OUTPUT_PORT_TYPE
ctrl_writeReg[3] <= ctrl_writeReg[3].DB_MAX_OUTPUT_PORT_TYPE
ctrl_writeReg[4] <= ctrl_writeReg[4].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[0] <= data_readRegA[0].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[1] <= data_readRegA[1].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[2] <= data_readRegA[2].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[3] <= data_readRegA[3].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[4] <= data_readRegA[4].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[5] <= data_readRegA[5].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[6] <= data_readRegA[6].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[7] <= data_readRegA[7].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[8] <= data_readRegA[8].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[9] <= data_readRegA[9].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[10] <= data_readRegA[10].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[11] <= data_readRegA[11].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[12] <= data_readRegA[12].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[13] <= data_readRegA[13].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[14] <= data_readRegA[14].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[15] <= data_readRegA[15].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[16] <= data_readRegA[16].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[17] <= data_readRegA[17].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[18] <= data_readRegA[18].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[19] <= data_readRegA[19].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[20] <= data_readRegA[20].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[21] <= data_readRegA[21].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[22] <= data_readRegA[22].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[23] <= data_readRegA[23].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[24] <= data_readRegA[24].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[25] <= data_readRegA[25].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[26] <= data_readRegA[26].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[27] <= data_readRegA[27].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[28] <= data_readRegA[28].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[29] <= data_readRegA[29].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[30] <= data_readRegA[30].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[31] <= data_readRegA[31].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[0] <= data_readRegB[0].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[1] <= data_readRegB[1].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[2] <= data_readRegB[2].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[3] <= data_readRegB[3].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[4] <= data_readRegB[4].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[5] <= data_readRegB[5].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[6] <= data_readRegB[6].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[7] <= data_readRegB[7].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[8] <= data_readRegB[8].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[9] <= data_readRegB[9].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[10] <= data_readRegB[10].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[11] <= data_readRegB[11].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[12] <= data_readRegB[12].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[13] <= data_readRegB[13].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[14] <= data_readRegB[14].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[15] <= data_readRegB[15].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[16] <= data_readRegB[16].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[17] <= data_readRegB[17].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[18] <= data_readRegB[18].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[19] <= data_readRegB[19].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[20] <= data_readRegB[20].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[21] <= data_readRegB[21].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[22] <= data_readRegB[22].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[23] <= data_readRegB[23].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[24] <= data_readRegB[24].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[25] <= data_readRegB[25].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[26] <= data_readRegB[26].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[27] <= data_readRegB[27].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[28] <= data_readRegB[28].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[29] <= data_readRegB[29].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[30] <= data_readRegB[30].DB_MAX_OUTPUT_PORT_TYPE
data_readRegB[31] <= data_readRegB[31].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegA[0] <= ctrl_readRegA[0].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegA[1] <= ctrl_readRegA[1].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegA[2] <= ctrl_readRegA[2].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegA[3] <= ctrl_readRegA[3].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegA[4] <= ctrl_readRegA[4].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegB[0] <= ctrl_readRegB[0].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegB[1] <= ctrl_readRegB[1].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegB[2] <= ctrl_readRegB[2].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegB[3] <= ctrl_readRegB[3].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegB[4] <= ctrl_readRegB[4].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[0] <= data_writeReg[0].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[1] <= data_writeReg[1].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[2] <= data_writeReg[2].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[3] <= data_writeReg[3].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[4] <= data_writeReg[4].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[5] <= data_writeReg[5].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[6] <= data_writeReg[6].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[7] <= data_writeReg[7].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[8] <= data_writeReg[8].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[9] <= data_writeReg[9].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[10] <= data_writeReg[10].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[11] <= data_writeReg[11].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[12] <= data_writeReg[12].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[13] <= data_writeReg[13].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[14] <= data_writeReg[14].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[15] <= data_writeReg[15].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[16] <= data_writeReg[16].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[17] <= data_writeReg[17].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[18] <= data_writeReg[18].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[19] <= data_writeReg[19].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[20] <= data_writeReg[20].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[21] <= data_writeReg[21].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[22] <= data_writeReg[22].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[23] <= data_writeReg[23].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[24] <= data_writeReg[24].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[25] <= data_writeReg[25].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[26] <= data_writeReg[26].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[27] <= data_writeReg[27].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[28] <= data_writeReg[28].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[29] <= data_writeReg[29].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[30] <= data_writeReg[30].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[31] <= data_writeReg[31].DB_MAX_OUTPUT_PORT_TYPE


|skeleton|imem:my_imem
address[0] => address[0].IN1
address[1] => address[1].IN1
address[2] => address[2].IN1
address[3] => address[3].IN1
address[4] => address[4].IN1
address[5] => address[5].IN1
address[6] => address[6].IN1
address[7] => address[7].IN1
address[8] => address[8].IN1
address[9] => address[9].IN1
address[10] => address[10].IN1
address[11] => address[11].IN1
clock => clock.IN1
q[0] <= altsyncram:altsyncram_component.q_a
q[1] <= altsyncram:altsyncram_component.q_a
q[2] <= altsyncram:altsyncram_component.q_a
q[3] <= altsyncram:altsyncram_component.q_a
q[4] <= altsyncram:altsyncram_component.q_a
q[5] <= altsyncram:altsyncram_component.q_a
q[6] <= altsyncram:altsyncram_component.q_a
q[7] <= altsyncram:altsyncram_component.q_a
q[8] <= altsyncram:altsyncram_component.q_a
q[9] <= altsyncram:altsyncram_component.q_a
q[10] <= altsyncram:altsyncram_component.q_a
q[11] <= altsyncram:altsyncram_component.q_a
q[12] <= altsyncram:altsyncram_component.q_a
q[13] <= altsyncram:altsyncram_component.q_a
q[14] <= altsyncram:altsyncram_component.q_a
q[15] <= altsyncram:altsyncram_component.q_a
q[16] <= altsyncram:altsyncram_component.q_a
q[17] <= altsyncram:altsyncram_component.q_a
q[18] <= altsyncram:altsyncram_component.q_a
q[19] <= altsyncram:altsyncram_component.q_a
q[20] <= altsyncram:altsyncram_component.q_a
q[21] <= altsyncram:altsyncram_component.q_a
q[22] <= altsyncram:altsyncram_component.q_a
q[23] <= altsyncram:altsyncram_component.q_a
q[24] <= altsyncram:altsyncram_component.q_a
q[25] <= altsyncram:altsyncram_component.q_a
q[26] <= altsyncram:altsyncram_component.q_a
q[27] <= altsyncram:altsyncram_component.q_a
q[28] <= altsyncram:altsyncram_component.q_a
q[29] <= altsyncram:altsyncram_component.q_a
q[30] <= altsyncram:altsyncram_component.q_a
q[31] <= altsyncram:altsyncram_component.q_a


|skeleton|imem:my_imem|altsyncram:altsyncram_component
wren_a => ~NO_FANOUT~
rden_a => ~NO_FANOUT~
wren_b => ~NO_FANOUT~
rden_b => ~NO_FANOUT~
data_a[0] => ~NO_FANOUT~
data_a[1] => ~NO_FANOUT~
data_a[2] => ~NO_FANOUT~
data_a[3] => ~NO_FANOUT~
data_a[4] => ~NO_FANOUT~
data_a[5] => ~NO_FANOUT~
data_a[6] => ~NO_FANOUT~
data_a[7] => ~NO_FANOUT~
data_a[8] => ~NO_FANOUT~
data_a[9] => ~NO_FANOUT~
data_a[10] => ~NO_FANOUT~
data_a[11] => ~NO_FANOUT~
data_a[12] => ~NO_FANOUT~
data_a[13] => ~NO_FANOUT~
data_a[14] => ~NO_FANOUT~
data_a[15] => ~NO_FANOUT~
data_a[16] => ~NO_FANOUT~
data_a[17] => ~NO_FANOUT~
data_a[18] => ~NO_FANOUT~
data_a[19] => ~NO_FANOUT~
data_a[20] => ~NO_FANOUT~
data_a[21] => ~NO_FANOUT~
data_a[22] => ~NO_FANOUT~
data_a[23] => ~NO_FANOUT~
data_a[24] => ~NO_FANOUT~
data_a[25] => ~NO_FANOUT~
data_a[26] => ~NO_FANOUT~
data_a[27] => ~NO_FANOUT~
data_a[28] => ~NO_FANOUT~
data_a[29] => ~NO_FANOUT~
data_a[30] => ~NO_FANOUT~
data_a[31] => ~NO_FANOUT~
data_b[0] => ~NO_FANOUT~
address_a[0] => altsyncram_m591:auto_generated.address_a[0]
address_a[1] => altsyncram_m591:auto_generated.address_a[1]
address_a[2] => altsyncram_m591:auto_generated.address_a[2]
address_a[3] => altsyncram_m591:auto_generated.address_a[3]
address_a[4] => altsyncram_m591:auto_generated.address_a[4]
address_a[5] => altsyncram_m591:auto_generated.address_a[5]
address_a[6] => altsyncram_m591:auto_generated.address_a[6]
address_a[7] => altsyncram_m591:auto_generated.address_a[7]
address_a[8] => altsyncram_m591:auto_generated.address_a[8]
address_a[9] => altsyncram_m591:auto_generated.address_a[9]
address_a[10] => altsyncram_m591:auto_generated.address_a[10]
address_a[11] => altsyncram_m591:auto_generated.address_a[11]
address_b[0] => ~NO_FANOUT~
addressstall_a => ~NO_FANOUT~
addressstall_b => ~NO_FANOUT~
clock0 => altsyncram_m591:auto_generated.clock0
clock1 => ~NO_FANOUT~
clocken0 => ~NO_FANOUT~
clocken1 => ~NO_FANOUT~
clocken2 => ~NO_FANOUT~
clocken3 => ~NO_FANOUT~
aclr0 => ~NO_FANOUT~
aclr1 => ~NO_FANOUT~
byteena_a[0] => ~NO_FANOUT~
byteena_b[0] => ~NO_FANOUT~
q_a[0] <= altsyncram_m591:auto_generated.q_a[0]
q_a[1] <= altsyncram_m591:auto_generated.q_a[1]
q_a[2] <= altsyncram_m591:auto_generated.q_a[2]
q_a[3] <= altsyncram_m591:auto_generated.q_a[3]
q_a[4] <= altsyncram_m591:auto_generated.q_a[4]
q_a[5] <= altsyncram_m591:auto_generated.q_a[5]
q_a[6] <= altsyncram_m591:auto_generated.q_a[6]
q_a[7] <= altsyncram_m591:auto_generated.q_a[7]
q_a[8] <= altsyncram_m591:auto_generated.q_a[8]
q_a[9] <= altsyncram_m591:auto_generated.q_a[9]
q_a[10] <= altsyncram_m591:auto_generated.q_a[10]
q_a[11] <= altsyncram_m591:auto_generated.q_a[11]
q_a[12] <= altsyncram_m591:auto_generated.q_a[12]
q_a[13] <= altsyncram_m591:auto_generated.q_a[13]
q_a[14] <= altsyncram_m591:auto_generated.q_a[14]
q_a[15] <= altsyncram_m591:auto_generated.q_a[15]
q_a[16] <= altsyncram_m591:auto_generated.q_a[16]
q_a[17] <= altsyncram_m591:auto_generated.q_a[17]
q_a[18] <= altsyncram_m591:auto_generated.q_a[18]
q_a[19] <= altsyncram_m591:auto_generated.q_a[19]
q_a[20] <= altsyncram_m591:auto_generated.q_a[20]
q_a[21] <= altsyncram_m591:auto_generated.q_a[21]
q_a[22] <= altsyncram_m591:auto_generated.q_a[22]
q_a[23] <= altsyncram_m591:auto_generated.q_a[23]
q_a[24] <= altsyncram_m591:auto_generated.q_a[24]
q_a[25] <= altsyncram_m591:auto_generated.q_a[25]
q_a[26] <= altsyncram_m591:auto_generated.q_a[26]
q_a[27] <= altsyncram_m591:auto_generated.q_a[27]
q_a[28] <= altsyncram_m591:auto_generated.q_a[28]
q_a[29] <= altsyncram_m591:auto_generated.q_a[29]
q_a[30] <= altsyncram_m591:auto_generated.q_a[30]
q_a[31] <= altsyncram_m591:auto_generated.q_a[31]
q_b[0] <= <GND>
eccstatus[0] <= <GND>
eccstatus[1] <= <GND>
eccstatus[2] <= <GND>


|skeleton|imem:my_imem|altsyncram:altsyncram_component|altsyncram_m591:auto_generated
address_a[0] => ram_block1a0.PORTAADDR
address_a[0] => ram_block1a1.PORTAADDR
address_a[0] => ram_block1a2.PORTAADDR
address_a[0] => ram_block1a3.PORTAADDR
address_a[0] => ram_block1a4.PORTAADDR
address_a[0] => ram_block1a5.PORTAADDR
address_a[0] => ram_block1a6.PORTAADDR
address_a[0] => ram_block1a7.PORTAADDR
address_a[0] => ram_block1a8.PORTAADDR
address_a[0] => ram_block1a9.PORTAADDR
address_a[0] => ram_block1a10.PORTAADDR
address_a[0] => ram_block1a11.PORTAADDR
address_a[0] => ram_block1a12.PORTAADDR
address_a[0] => ram_block1a13.PORTAADDR
address_a[0] => ram_block1a14.PORTAADDR
address_a[0] => ram_block1a15.PORTAADDR
address_a[0] => ram_block1a16.PORTAADDR
address_a[0] => ram_block1a17.PORTAADDR
address_a[0] => ram_block1a18.PORTAADDR
address_a[0] => ram_block1a19.PORTAADDR
address_a[0] => ram_block1a20.PORTAADDR
address_a[0] => ram_block1a21.PORTAADDR
address_a[0] => ram_block1a22.PORTAADDR
address_a[0] => ram_block1a23.PORTAADDR
address_a[0] => ram_block1a24.PORTAADDR
address_a[0] => ram_block1a25.PORTAADDR
address_a[0] => ram_block1a26.PORTAADDR
address_a[0] => ram_block1a27.PORTAADDR
address_a[0] => ram_block1a28.PORTAADDR
address_a[0] => ram_block1a29.PORTAADDR
address_a[0] => ram_block1a30.PORTAADDR
address_a[0] => ram_block1a31.PORTAADDR
address_a[1] => ram_block1a0.PORTAADDR1
address_a[1] => ram_block1a1.PORTAADDR1
address_a[1] => ram_block1a2.PORTAADDR1
address_a[1] => ram_block1a3.PORTAADDR1
address_a[1] => ram_block1a4.PORTAADDR1
address_a[1] => ram_block1a5.PORTAADDR1
address_a[1] => ram_block1a6.PORTAADDR1
address_a[1] => ram_block1a7.PORTAADDR1
address_a[1] => ram_block1a8.PORTAADDR1
address_a[1] => ram_block1a9.PORTAADDR1
address_a[1] => ram_block1a10.PORTAADDR1
address_a[1] => ram_block1a11.PORTAADDR1
address_a[1] => ram_block1a12.PORTAADDR1
address_a[1] => ram_block1a13.PORTAADDR1
address_a[1] => ram_block1a14.PORTAADDR1
address_a[1] => ram_block1a15.PORTAADDR1
address_a[1] => ram_block1a16.PORTAADDR1
address_a[1] => ram_block1a17.PORTAADDR1
address_a[1] => ram_block1a18.PORTAADDR1
address_a[1] => ram_block1a19.PORTAADDR1
address_a[1] => ram_block1a20.PORTAADDR1
address_a[1] => ram_block1a21.PORTAADDR1
address_a[1] => ram_block1a22.PORTAADDR1
address_a[1] => ram_block1a23.PORTAADDR1
address_a[1] => ram_block1a24.PORTAADDR1
address_a[1] => ram_block1a25.PORTAADDR1
address_a[1] => ram_block1a26.PORTAADDR1
address_a[1] => ram_block1a27.PORTAADDR1
address_a[1] => ram_block1a28.PORTAADDR1
address_a[1] => ram_block1a29.PORTAADDR1
address_a[1] => ram_block1a30.PORTAADDR1
address_a[1] => ram_block1a31.PORTAADDR1
address_a[2] => ram_block1a0.PORTAADDR2
address_a[2] => ram_block1a1.PORTAADDR2
address_a[2] => ram_block1a2.PORTAADDR2
address_a[2] => ram_block1a3.PORTAADDR2
address_a[2] => ram_block1a4.PORTAADDR2
address_a[2] => ram_block1a5.PORTAADDR2
address_a[2] => ram_block1a6.PORTAADDR2
address_a[2] => ram_block1a7.PORTAADDR2
address_a[2] => ram_block1a8.PORTAADDR2
address_a[2] => ram_block1a9.PORTAADDR2
address_a[2] => ram_block1a10.PORTAADDR2
address_a[2] => ram_block1a11.PORTAADDR2
address_a[2] => ram_block1a12.PORTAADDR2
address_a[2] => ram_block1a13.PORTAADDR2
address_a[2] => ram_block1a14.PORTAADDR2
address_a[2] => ram_block1a15.PORTAADDR2
address_a[2] => ram_block1a16.PORTAADDR2
address_a[2] => ram_block1a17.PORTAADDR2
address_a[2] => ram_block1a18.PORTAADDR2
address_a[2] => ram_block1a19.PORTAADDR2
address_a[2] => ram_block1a20.PORTAADDR2
address_a[2] => ram_block1a21.PORTAADDR2
address_a[2] => ram_block1a22.PORTAADDR2
address_a[2] => ram_block1a23.PORTAADDR2
address_a[2] => ram_block1a24.PORTAADDR2
address_a[2] => ram_block1a25.PORTAADDR2
address_a[2] => ram_block1a26.PORTAADDR2
address_a[2] => ram_block1a27.PORTAADDR2
address_a[2] => ram_block1a28.PORTAADDR2
address_a[2] => ram_block1a29.PORTAADDR2
address_a[2] => ram_block1a30.PORTAADDR2
address_a[2] => ram_block1a31.PORTAADDR2
address_a[3] => ram_block1a0.PORTAADDR3
address_a[3] => ram_block1a1.PORTAADDR3
address_a[3] => ram_block1a2.PORTAADDR3
address_a[3] => ram_block1a3.PORTAADDR3
address_a[3] => ram_block1a4.PORTAADDR3
address_a[3] => ram_block1a5.PORTAADDR3
address_a[3] => ram_block1a6.PORTAADDR3
address_a[3] => ram_block1a7.PORTAADDR3
address_a[3] => ram_block1a8.PORTAADDR3
address_a[3] => ram_block1a9.PORTAADDR3
address_a[3] => ram_block1a10.PORTAADDR3
address_a[3] => ram_block1a11.PORTAADDR3
address_a[3] => ram_block1a12.PORTAADDR3
address_a[3] => ram_block1a13.PORTAADDR3
address_a[3] => ram_block1a14.PORTAADDR3
address_a[3] => ram_block1a15.PORTAADDR3
address_a[3] => ram_block1a16.PORTAADDR3
address_a[3] => ram_block1a17.PORTAADDR3
address_a[3] => ram_block1a18.PORTAADDR3
address_a[3] => ram_block1a19.PORTAADDR3
address_a[3] => ram_block1a20.PORTAADDR3
address_a[3] => ram_block1a21.PORTAADDR3
address_a[3] => ram_block1a22.PORTAADDR3
address_a[3] => ram_block1a23.PORTAADDR3
address_a[3] => ram_block1a24.PORTAADDR3
address_a[3] => ram_block1a25.PORTAADDR3
address_a[3] => ram_block1a26.PORTAADDR3
address_a[3] => ram_block1a27.PORTAADDR3
address_a[3] => ram_block1a28.PORTAADDR3
address_a[3] => ram_block1a29.PORTAADDR3
address_a[3] => ram_block1a30.PORTAADDR3
address_a[3] => ram_block1a31.PORTAADDR3
address_a[4] => ram_block1a0.PORTAADDR4
address_a[4] => ram_block1a1.PORTAADDR4
address_a[4] => ram_block1a2.PORTAADDR4
address_a[4] => ram_block1a3.PORTAADDR4
address_a[4] => ram_block1a4.PORTAADDR4
address_a[4] => ram_block1a5.PORTAADDR4
address_a[4] => ram_block1a6.PORTAADDR4
address_a[4] => ram_block1a7.PORTAADDR4
address_a[4] => ram_block1a8.PORTAADDR4
address_a[4] => ram_block1a9.PORTAADDR4
address_a[4] => ram_block1a10.PORTAADDR4
address_a[4] => ram_block1a11.PORTAADDR4
address_a[4] => ram_block1a12.PORTAADDR4
address_a[4] => ram_block1a13.PORTAADDR4
address_a[4] => ram_block1a14.PORTAADDR4
address_a[4] => ram_block1a15.PORTAADDR4
address_a[4] => ram_block1a16.PORTAADDR4
address_a[4] => ram_block1a17.PORTAADDR4
address_a[4] => ram_block1a18.PORTAADDR4
address_a[4] => ram_block1a19.PORTAADDR4
address_a[4] => ram_block1a20.PORTAADDR4
address_a[4] => ram_block1a21.PORTAADDR4
address_a[4] => ram_block1a22.PORTAADDR4
address_a[4] => ram_block1a23.PORTAADDR4
address_a[4] => ram_block1a24.PORTAADDR4
address_a[4] => ram_block1a25.PORTAADDR4
address_a[4] => ram_block1a26.PORTAADDR4
address_a[4] => ram_block1a27.PORTAADDR4
address_a[4] => ram_block1a28.PORTAADDR4
address_a[4] => ram_block1a29.PORTAADDR4
address_a[4] => ram_block1a30.PORTAADDR4
address_a[4] => ram_block1a31.PORTAADDR4
address_a[5] => ram_block1a0.PORTAADDR5
address_a[5] => ram_block1a1.PORTAADDR5
address_a[5] => ram_block1a2.PORTAADDR5
address_a[5] => ram_block1a3.PORTAADDR5
address_a[5] => ram_block1a4.PORTAADDR5
address_a[5] => ram_block1a5.PORTAADDR5
address_a[5] => ram_block1a6.PORTAADDR5
address_a[5] => ram_block1a7.PORTAADDR5
address_a[5] => ram_block1a8.PORTAADDR5
address_a[5] => ram_block1a9.PORTAADDR5
address_a[5] => ram_block1a10.PORTAADDR5
address_a[5] => ram_block1a11.PORTAADDR5
address_a[5] => ram_block1a12.PORTAADDR5
address_a[5] => ram_block1a13.PORTAADDR5
address_a[5] => ram_block1a14.PORTAADDR5
address_a[5] => ram_block1a15.PORTAADDR5
address_a[5] => ram_block1a16.PORTAADDR5
address_a[5] => ram_block1a17.PORTAADDR5
address_a[5] => ram_block1a18.PORTAADDR5
address_a[5] => ram_block1a19.PORTAADDR5
address_a[5] => ram_block1a20.PORTAADDR5
address_a[5] => ram_block1a21.PORTAADDR5
address_a[5] => ram_block1a22.PORTAADDR5
address_a[5] => ram_block1a23.PORTAADDR5
address_a[5] => ram_block1a24.PORTAADDR5
address_a[5] => ram_block1a25.PORTAADDR5
address_a[5] => ram_block1a26.PORTAADDR5
address_a[5] => ram_block1a27.PORTAADDR5
address_a[5] => ram_block1a28.PORTAADDR5
address_a[5] => ram_block1a29.PORTAADDR5
address_a[5] => ram_block1a30.PORTAADDR5
address_a[5] => ram_block1a31.PORTAADDR5
address_a[6] => ram_block1a0.PORTAADDR6
address_a[6] => ram_block1a1.PORTAADDR6
address_a[6] => ram_block1a2.PORTAADDR6
address_a[6] => ram_block1a3.PORTAADDR6
address_a[6] => ram_block1a4.PORTAADDR6
address_a[6] => ram_block1a5.PORTAADDR6
address_a[6] => ram_block1a6.PORTAADDR6
address_a[6] => ram_block1a7.PORTAADDR6
address_a[6] => ram_block1a8.PORTAADDR6
address_a[6] => ram_block1a9.PORTAADDR6
address_a[6] => ram_block1a10.PORTAADDR6
address_a[6] => ram_block1a11.PORTAADDR6
address_a[6] => ram_block1a12.PORTAADDR6
address_a[6] => ram_block1a13.PORTAADDR6
address_a[6] => ram_block1a14.PORTAADDR6
address_a[6] => ram_block1a15.PORTAADDR6
address_a[6] => ram_block1a16.PORTAADDR6
address_a[6] => ram_block1a17.PORTAADDR6
address_a[6] => ram_block1a18.PORTAADDR6
address_a[6] => ram_block1a19.PORTAADDR6
address_a[6] => ram_block1a20.PORTAADDR6
address_a[6] => ram_block1a21.PORTAADDR6
address_a[6] => ram_block1a22.PORTAADDR6
address_a[6] => ram_block1a23.PORTAADDR6
address_a[6] => ram_block1a24.PORTAADDR6
address_a[6] => ram_block1a25.PORTAADDR6
address_a[6] => ram_block1a26.PORTAADDR6
address_a[6] => ram_block1a27.PORTAADDR6
address_a[6] => ram_block1a28.PORTAADDR6
address_a[6] => ram_block1a29.PORTAADDR6
address_a[6] => ram_block1a30.PORTAADDR6
address_a[6] => ram_block1a31.PORTAADDR6
address_a[7] => ram_block1a0.PORTAADDR7
address_a[7] => ram_block1a1.PORTAADDR7
address_a[7] => ram_block1a2.PORTAADDR7
address_a[7] => ram_block1a3.PORTAADDR7
address_a[7] => ram_block1a4.PORTAADDR7
address_a[7] => ram_block1a5.PORTAADDR7
address_a[7] => ram_block1a6.PORTAADDR7
address_a[7] => ram_block1a7.PORTAADDR7
address_a[7] => ram_block1a8.PORTAADDR7
address_a[7] => ram_block1a9.PORTAADDR7
address_a[7] => ram_block1a10.PORTAADDR7
address_a[7] => ram_block1a11.PORTAADDR7
address_a[7] => ram_block1a12.PORTAADDR7
address_a[7] => ram_block1a13.PORTAADDR7
address_a[7] => ram_block1a14.PORTAADDR7
address_a[7] => ram_block1a15.PORTAADDR7
address_a[7] => ram_block1a16.PORTAADDR7
address_a[7] => ram_block1a17.PORTAADDR7
address_a[7] => ram_block1a18.PORTAADDR7
address_a[7] => ram_block1a19.PORTAADDR7
address_a[7] => ram_block1a20.PORTAADDR7
address_a[7] => ram_block1a21.PORTAADDR7
address_a[7] => ram_block1a22.PORTAADDR7
address_a[7] => ram_block1a23.PORTAADDR7
address_a[7] => ram_block1a24.PORTAADDR7
address_a[7] => ram_block1a25.PORTAADDR7
address_a[7] => ram_block1a26.PORTAADDR7
address_a[7] => ram_block1a27.PORTAADDR7
address_a[7] => ram_block1a28.PORTAADDR7
address_a[7] => ram_block1a29.PORTAADDR7
address_a[7] => ram_block1a30.PORTAADDR7
address_a[7] => ram_block1a31.PORTAADDR7
address_a[8] => ram_block1a0.PORTAADDR8
address_a[8] => ram_block1a1.PORTAADDR8
address_a[8] => ram_block1a2.PORTAADDR8
address_a[8] => ram_block1a3.PORTAADDR8
address_a[8] => ram_block1a4.PORTAADDR8
address_a[8] => ram_block1a5.PORTAADDR8
address_a[8] => ram_block1a6.PORTAADDR8
address_a[8] => ram_block1a7.PORTAADDR8
address_a[8] => ram_block1a8.PORTAADDR8
address_a[8] => ram_block1a9.PORTAADDR8
address_a[8] => ram_block1a10.PORTAADDR8
address_a[8] => ram_block1a11.PORTAADDR8
address_a[8] => ram_block1a12.PORTAADDR8
address_a[8] => ram_block1a13.PORTAADDR8
address_a[8] => ram_block1a14.PORTAADDR8
address_a[8] => ram_block1a15.PORTAADDR8
address_a[8] => ram_block1a16.PORTAADDR8
address_a[8] => ram_block1a17.PORTAADDR8
address_a[8] => ram_block1a18.PORTAADDR8
address_a[8] => ram_block1a19.PORTAADDR8
address_a[8] => ram_block1a20.PORTAADDR8
address_a[8] => ram_block1a21.PORTAADDR8
address_a[8] => ram_block1a22.PORTAADDR8
address_a[8] => ram_block1a23.PORTAADDR8
address_a[8] => ram_block1a24.PORTAADDR8
address_a[8] => ram_block1a25.PORTAADDR8
address_a[8] => ram_block1a26.PORTAADDR8
address_a[8] => ram_block1a27.PORTAADDR8
address_a[8] => ram_block1a28.PORTAADDR8
address_a[8] => ram_block1a29.PORTAADDR8
address_a[8] => ram_block1a30.PORTAADDR8
address_a[8] => ram_block1a31.PORTAADDR8
address_a[9] => ram_block1a0.PORTAADDR9
address_a[9] => ram_block1a1.PORTAADDR9
address_a[9] => ram_block1a2.PORTAADDR9
address_a[9] => ram_block1a3.PORTAADDR9
address_a[9] => ram_block1a4.PORTAADDR9
address_a[9] => ram_block1a5.PORTAADDR9
address_a[9] => ram_block1a6.PORTAADDR9
address_a[9] => ram_block1a7.PORTAADDR9
address_a[9] => ram_block1a8.PORTAADDR9
address_a[9] => ram_block1a9.PORTAADDR9
address_a[9] => ram_block1a10.PORTAADDR9
address_a[9] => ram_block1a11.PORTAADDR9
address_a[9] => ram_block1a12.PORTAADDR9
address_a[9] => ram_block1a13.PORTAADDR9
address_a[9] => ram_block1a14.PORTAADDR9
address_a[9] => ram_block1a15.PORTAADDR9
address_a[9] => ram_block1a16.PORTAADDR9
address_a[9] => ram_block1a17.PORTAADDR9
address_a[9] => ram_block1a18.PORTAADDR9
address_a[9] => ram_block1a19.PORTAADDR9
address_a[9] => ram_block1a20.PORTAADDR9
address_a[9] => ram_block1a21.PORTAADDR9
address_a[9] => ram_block1a22.PORTAADDR9
address_a[9] => ram_block1a23.PORTAADDR9
address_a[9] => ram_block1a24.PORTAADDR9
address_a[9] => ram_block1a25.PORTAADDR9
address_a[9] => ram_block1a26.PORTAADDR9
address_a[9] => ram_block1a27.PORTAADDR9
address_a[9] => ram_block1a28.PORTAADDR9
address_a[9] => ram_block1a29.PORTAADDR9
address_a[9] => ram_block1a30.PORTAADDR9
address_a[9] => ram_block1a31.PORTAADDR9
address_a[10] => ram_block1a0.PORTAADDR10
address_a[10] => ram_block1a1.PORTAADDR10
address_a[10] => ram_block1a2.PORTAADDR10
address_a[10] => ram_block1a3.PORTAADDR10
address_a[10] => ram_block1a4.PORTAADDR10
address_a[10] => ram_block1a5.PORTAADDR10
address_a[10] => ram_block1a6.PORTAADDR10
address_a[10] => ram_block1a7.PORTAADDR10
address_a[10] => ram_block1a8.PORTAADDR10
address_a[10] => ram_block1a9.PORTAADDR10
address_a[10] => ram_block1a10.PORTAADDR10
address_a[10] => ram_block1a11.PORTAADDR10
address_a[10] => ram_block1a12.PORTAADDR10
address_a[10] => ram_block1a13.PORTAADDR10
address_a[10] => ram_block1a14.PORTAADDR10
address_a[10] => ram_block1a15.PORTAADDR10
address_a[10] => ram_block1a16.PORTAADDR10
address_a[10] => ram_block1a17.PORTAADDR10
address_a[10] => ram_block1a18.PORTAADDR10
address_a[10] => ram_block1a19.PORTAADDR10
address_a[10] => ram_block1a20.PORTAADDR10
address_a[10] => ram_block1a21.PORTAADDR10
address_a[10] => ram_block1a22.PORTAADDR10
address_a[10] => ram_block1a23.PORTAADDR10
address_a[10] => ram_block1a24.PORTAADDR10
address_a[10] => ram_block1a25.PORTAADDR10
address_a[10] => ram_block1a26.PORTAADDR10
address_a[10] => ram_block1a27.PORTAADDR10
address_a[10] => ram_block1a28.PORTAADDR10
address_a[10] => ram_block1a29.PORTAADDR10
address_a[10] => ram_block1a30.PORTAADDR10
address_a[10] => ram_block1a31.PORTAADDR10
address_a[11] => ram_block1a0.PORTAADDR11
address_a[11] => ram_block1a1.PORTAADDR11
address_a[11] => ram_block1a2.PORTAADDR11
address_a[11] => ram_block1a3.PORTAADDR11
address_a[11] => ram_block1a4.PORTAADDR11
address_a[11] => ram_block1a5.PORTAADDR11
address_a[11] => ram_block1a6.PORTAADDR11
address_a[11] => ram_block1a7.PORTAADDR11
address_a[11] => ram_block1a8.PORTAADDR11
address_a[11] => ram_block1a9.PORTAADDR11
address_a[11] => ram_block1a10.PORTAADDR11
address_a[11] => ram_block1a11.PORTAADDR11
address_a[11] => ram_block1a12.PORTAADDR11
address_a[11] => ram_block1a13.PORTAADDR11
address_a[11] => ram_block1a14.PORTAADDR11
address_a[11] => ram_block1a15.PORTAADDR11
address_a[11] => ram_block1a16.PORTAADDR11
address_a[11] => ram_block1a17.PORTAADDR11
address_a[11] => ram_block1a18.PORTAADDR11
address_a[11] => ram_block1a19.PORTAADDR11
address_a[11] => ram_block1a20.PORTAADDR11
address_a[11] => ram_block1a21.PORTAADDR11
address_a[11] => ram_block1a22.PORTAADDR11
address_a[11] => ram_block1a23.PORTAADDR11
address_a[11] => ram_block1a24.PORTAADDR11
address_a[11] => ram_block1a25.PORTAADDR11
address_a[11] => ram_block1a26.PORTAADDR11
address_a[11] => ram_block1a27.PORTAADDR11
address_a[11] => ram_block1a28.PORTAADDR11
address_a[11] => ram_block1a29.PORTAADDR11
address_a[11] => ram_block1a30.PORTAADDR11
address_a[11] => ram_block1a31.PORTAADDR11
clock0 => ram_block1a0.CLK0
clock0 => ram_block1a1.CLK0
clock0 => ram_block1a2.CLK0
clock0 => ram_block1a3.CLK0
clock0 => ram_block1a4.CLK0
clock0 => ram_block1a5.CLK0
clock0 => ram_block1a6.CLK0
clock0 => ram_block1a7.CLK0
clock0 => ram_block1a8.CLK0
clock0 => ram_block1a9.CLK0
clock0 => ram_block1a10.CLK0
clock0 => ram_block1a11.CLK0
clock0 => ram_block1a12.CLK0
clock0 => ram_block1a13.CLK0
clock0 => ram_block1a14.CLK0
clock0 => ram_block1a15.CLK0
clock0 => ram_block1a16.CLK0
clock0 => ram_block1a17.CLK0
clock0 => ram_block1a18.CLK0
clock0 => ram_block1a19.CLK0
clock0 => ram_block1a20.CLK0
clock0 => ram_block1a21.CLK0
clock0 => ram_block1a22.CLK0
clock0 => ram_block1a23.CLK0
clock0 => ram_block1a24.CLK0
clock0 => ram_block1a25.CLK0
clock0 => ram_block1a26.CLK0
clock0 => ram_block1a27.CLK0
clock0 => ram_block1a28.CLK0
clock0 => ram_block1a29.CLK0
clock0 => ram_block1a30.CLK0
clock0 => ram_block1a31.CLK0
q_a[0] <= ram_block1a0.PORTADATAOUT
q_a[1] <= ram_block1a1.PORTADATAOUT
q_a[2] <= ram_block1a2.PORTADATAOUT
q_a[3] <= ram_block1a3.PORTADATAOUT
q_a[4] <= ram_block1a4.PORTADATAOUT
q_a[5] <= ram_block1a5.PORTADATAOUT
q_a[6] <= ram_block1a6.PORTADATAOUT
q_a[7] <= ram_block1a7.PORTADATAOUT
q_a[8] <= ram_block1a8.PORTADATAOUT
q_a[9] <= ram_block1a9.PORTADATAOUT
q_a[10] <= ram_block1a10.PORTADATAOUT
q_a[11] <= ram_block1a11.PORTADATAOUT
q_a[12] <= ram_block1a12.PORTADATAOUT
q_a[13] <= ram_block1a13.PORTADATAOUT
q_a[14] <= ram_block1a14.PORTADATAOUT
q_a[15] <= ram_block1a15.PORTADATAOUT
q_a[16] <= ram_block1a16.PORTADATAOUT
q_a[17] <= ram_block1a17.PORTADATAOUT
q_a[18] <= ram_block1a18.PORTADATAOUT
q_a[19] <= ram_block1a19.PORTADATAOUT
q_a[20] <= ram_block1a20.PORTADATAOUT
q_a[21] <= ram_block1a21.PORTADATAOUT
q_a[22] <= ram_block1a22.PORTADATAOUT
q_a[23] <= ram_block1a23.PORTADATAOUT
q_a[24] <= ram_block1a24.PORTADATAOUT
q_a[25] <= ram_block1a25.PORTADATAOUT
q_a[26] <= ram_block1a26.PORTADATAOUT
q_a[27] <= ram_block1a27.PORTADATAOUT
q_a[28] <= ram_block1a28.PORTADATAOUT
q_a[29] <= ram_block1a29.PORTADATAOUT
q_a[30] <= ram_block1a30.PORTADATAOUT
q_a[31] <= ram_block1a31.PORTADATAOUT


|skeleton|dmem:my_dmem
address[0] => address[0].IN1
address[1] => address[1].IN1
address[2] => address[2].IN1
address[3] => address[3].IN1
address[4] => address[4].IN1
address[5] => address[5].IN1
address[6] => address[6].IN1
address[7] => address[7].IN1
address[8] => address[8].IN1
address[9] => address[9].IN1
address[10] => address[10].IN1
address[11] => address[11].IN1
clock => clock.IN1
data[0] => data[0].IN1
data[1] => data[1].IN1
data[2] => data[2].IN1
data[3] => data[3].IN1
data[4] => data[4].IN1
data[5] => data[5].IN1
data[6] => data[6].IN1
data[7] => data[7].IN1
data[8] => data[8].IN1
data[9] => data[9].IN1
data[10] => data[10].IN1
data[11] => data[11].IN1
data[12] => data[12].IN1
data[13] => data[13].IN1
data[14] => data[14].IN1
data[15] => data[15].IN1
data[16] => data[16].IN1
data[17] => data[17].IN1
data[18] => data[18].IN1
data[19] => data[19].IN1
data[20] => data[20].IN1
data[21] => data[21].IN1
data[22] => data[22].IN1
data[23] => data[23].IN1
data[24] => data[24].IN1
data[25] => data[25].IN1
data[26] => data[26].IN1
data[27] => data[27].IN1
data[28] => data[28].IN1
data[29] => data[29].IN1
data[30] => data[30].IN1
data[31] => data[31].IN1
wren => wren.IN1
q[0] <= altsyncram:altsyncram_component.q_a
q[1] <= altsyncram:altsyncram_component.q_a
q[2] <= altsyncram:altsyncram_component.q_a
q[3] <= altsyncram:altsyncram_component.q_a
q[4] <= altsyncram:altsyncram_component.q_a
q[5] <= altsyncram:altsyncram_component.q_a
q[6] <= altsyncram:altsyncram_component.q_a
q[7] <= altsyncram:altsyncram_component.q_a
q[8] <= altsyncram:altsyncram_component.q_a
q[9] <= altsyncram:altsyncram_component.q_a
q[10] <= altsyncram:altsyncram_component.q_a
q[11] <= altsyncram:altsyncram_component.q_a
q[12] <= altsyncram:altsyncram_component.q_a
q[13] <= altsyncram:altsyncram_component.q_a
q[14] <= altsyncram:altsyncram_component.q_a
q[15] <= altsyncram:altsyncram_component.q_a
q[16] <= altsyncram:altsyncram_component.q_a
q[17] <= altsyncram:altsyncram_component.q_a
q[18] <= altsyncram:altsyncram_component.q_a
q[19] <= altsyncram:altsyncram_component.q_a
q[20] <= altsyncram:altsyncram_component.q_a
q[21] <= altsyncram:altsyncram_component.q_a
q[22] <= altsyncram:altsyncram_component.q_a
q[23] <= altsyncram:altsyncram_component.q_a
q[24] <= altsyncram:altsyncram_component.q_a
q[25] <= altsyncram:altsyncram_component.q_a
q[26] <= altsyncram:altsyncram_component.q_a
q[27] <= altsyncram:altsyncram_component.q_a
q[28] <= altsyncram:altsyncram_component.q_a
q[29] <= altsyncram:altsyncram_component.q_a
q[30] <= altsyncram:altsyncram_component.q_a
q[31] <= altsyncram:altsyncram_component.q_a


|skeleton|dmem:my_dmem|altsyncram:altsyncram_component
wren_a => altsyncram_1eh1:auto_generated.wren_a
rden_a => ~NO_FANOUT~
wren_b => ~NO_FANOUT~
rden_b => ~NO_FANOUT~
data_a[0] => altsyncram_1eh1:auto_generated.data_a[0]
data_a[1] => altsyncram_1eh1:auto_generated.data_a[1]
data_a[2] => altsyncram_1eh1:auto_generated.data_a[2]
data_a[3] => altsyncram_1eh1:auto_generated.data_a[3]
data_a[4] => altsyncram_1eh1:auto_generated.data_a[4]
data_a[5] => altsyncram_1eh1:auto_generated.data_a[5]
data_a[6] => altsyncram_1eh1:auto_generated.data_a[6]
data_a[7] => altsyncram_1eh1:auto_generated.data_a[7]
data_a[8] => altsyncram_1eh1:auto_generated.data_a[8]
data_a[9] => altsyncram_1eh1:auto_generated.data_a[9]
data_a[10] => altsyncram_1eh1:auto_generated.data_a[10]
data_a[11] => altsyncram_1eh1:auto_generated.data_a[11]
data_a[12] => altsyncram_1eh1:auto_generated.data_a[12]
data_a[13] => altsyncram_1eh1:auto_generated.data_a[13]
data_a[14] => altsyncram_1eh1:auto_generated.data_a[14]
data_a[15] => altsyncram_1eh1:auto_generated.data_a[15]
data_a[16] => altsyncram_1eh1:auto_generated.data_a[16]
data_a[17] => altsyncram_1eh1:auto_generated.data_a[17]
data_a[18] => altsyncram_1eh1:auto_generated.data_a[18]
data_a[19] => altsyncram_1eh1:auto_generated.data_a[19]
data_a[20] => altsyncram_1eh1:auto_generated.data_a[20]
data_a[21] => altsyncram_1eh1:auto_generated.data_a[21]
data_a[22] => altsyncram_1eh1:auto_generated.data_a[22]
data_a[23] => altsyncram_1eh1:auto_generated.data_a[23]
data_a[24] => altsyncram_1eh1:auto_generated.data_a[24]
data_a[25] => altsyncram_1eh1:auto_generated.data_a[25]
data_a[26] => altsyncram_1eh1:auto_generated.data_a[26]
data_a[27] => altsyncram_1eh1:auto_generated.data_a[27]
data_a[28] => altsyncram_1eh1:auto_generated.data_a[28]
data_a[29] => altsyncram_1eh1:auto_generated.data_a[29]
data_a[30] => altsyncram_1eh1:auto_generated.data_a[30]
data_a[31] => altsyncram_1eh1:auto_generated.data_a[31]
data_b[0] => ~NO_FANOUT~
address_a[0] => altsyncram_1eh1:auto_generated.address_a[0]
address_a[1] => altsyncram_1eh1:auto_generated.address_a[1]
address_a[2] => altsyncram_1eh1:auto_generated.address_a[2]
address_a[3] => altsyncram_1eh1:auto_generated.address_a[3]
address_a[4] => altsyncram_1eh1:auto_generated.address_a[4]
address_a[5] => altsyncram_1eh1:auto_generated.address_a[5]
address_a[6] => altsyncram_1eh1:auto_generated.address_a[6]
address_a[7] => altsyncram_1eh1:auto_generated.address_a[7]
address_a[8] => altsyncram_1eh1:auto_generated.address_a[8]
address_a[9] => altsyncram_1eh1:auto_generated.address_a[9]
address_a[10] => altsyncram_1eh1:auto_generated.address_a[10]
address_a[11] => altsyncram_1eh1:auto_generated.address_a[11]
address_b[0] => ~NO_FANOUT~
addressstall_a => ~NO_FANOUT~
addressstall_b => ~NO_FANOUT~
clock0 => altsyncram_1eh1:auto_generated.clock0
clock1 => ~NO_FANOUT~
clocken0 => ~NO_FANOUT~
clocken1 => ~NO_FANOUT~
clocken2 => ~NO_FANOUT~
clocken3 => ~NO_FANOUT~
aclr0 => ~NO_FANOUT~
aclr1 => ~NO_FANOUT~
byteena_a[0] => ~NO_FANOUT~
byteena_b[0] => ~NO_FANOUT~
q_a[0] <= altsyncram_1eh1:auto_generated.q_a[0]
q_a[1] <= altsyncram_1eh1:auto_generated.q_a[1]
q_a[2] <= altsyncram_1eh1:auto_generated.q_a[2]
q_a[3] <= altsyncram_1eh1:auto_generated.q_a[3]
q_a[4] <= altsyncram_1eh1:auto_generated.q_a[4]
q_a[5] <= altsyncram_1eh1:auto_generated.q_a[5]
q_a[6] <= altsyncram_1eh1:auto_generated.q_a[6]
q_a[7] <= altsyncram_1eh1:auto_generated.q_a[7]
q_a[8] <= altsyncram_1eh1:auto_generated.q_a[8]
q_a[9] <= altsyncram_1eh1:auto_generated.q_a[9]
q_a[10] <= altsyncram_1eh1:auto_generated.q_a[10]
q_a[11] <= altsyncram_1eh1:auto_generated.q_a[11]
q_a[12] <= altsyncram_1eh1:auto_generated.q_a[12]
q_a[13] <= altsyncram_1eh1:auto_generated.q_a[13]
q_a[14] <= altsyncram_1eh1:auto_generated.q_a[14]
q_a[15] <= altsyncram_1eh1:auto_generated.q_a[15]
q_a[16] <= altsyncram_1eh1:auto_generated.q_a[16]
q_a[17] <= altsyncram_1eh1:auto_generated.q_a[17]
q_a[18] <= altsyncram_1eh1:auto_generated.q_a[18]
q_a[19] <= altsyncram_1eh1:auto_generated.q_a[19]
q_a[20] <= altsyncram_1eh1:auto_generated.q_a[20]
q_a[21] <= altsyncram_1eh1:auto_generated.q_a[21]
q_a[22] <= altsyncram_1eh1:auto_generated.q_a[22]
q_a[23] <= altsyncram_1eh1:auto_generated.q_a[23]
q_a[24] <= altsyncram_1eh1:auto_generated.q_a[24]
q_a[25] <= altsyncram_1eh1:auto_generated.q_a[25]
q_a[26] <= altsyncram_1eh1:auto_generated.q_a[26]
q_a[27] <= altsyncram_1eh1:auto_generated.q_a[27]
q_a[28] <= altsyncram_1eh1:auto_generated.q_a[28]
q_a[29] <= altsyncram_1eh1:auto_generated.q_a[29]
q_a[30] <= altsyncram_1eh1:auto_generated.q_a[30]
q_a[31] <= altsyncram_1eh1:auto_generated.q_a[31]
q_b[0] <= <GND>
eccstatus[0] <= <GND>
eccstatus[1] <= <GND>
eccstatus[2] <= <GND>


|skeleton|dmem:my_dmem|altsyncram:altsyncram_component|altsyncram_1eh1:auto_generated
address_a[0] => ram_block1a0.PORTAADDR
address_a[0] => ram_block1a1.PORTAADDR
address_a[0] => ram_block1a2.PORTAADDR
address_a[0] => ram_block1a3.PORTAADDR
address_a[0] => ram_block1a4.PORTAADDR
address_a[0] => ram_block1a5.PORTAADDR
address_a[0] => ram_block1a6.PORTAADDR
address_a[0] => ram_block1a7.PORTAADDR
address_a[0] => ram_block1a8.PORTAADDR
address_a[0] => ram_block1a9.PORTAADDR
address_a[0] => ram_block1a10.PORTAADDR
address_a[0] => ram_block1a11.PORTAADDR
address_a[0] => ram_block1a12.PORTAADDR
address_a[0] => ram_block1a13.PORTAADDR
address_a[0] => ram_block1a14.PORTAADDR
address_a[0] => ram_block1a15.PORTAADDR
address_a[0] => ram_block1a16.PORTAADDR
address_a[0] => ram_block1a17.PORTAADDR
address_a[0] => ram_block1a18.PORTAADDR
address_a[0] => ram_block1a19.PORTAADDR
address_a[0] => ram_block1a20.PORTAADDR
address_a[0] => ram_block1a21.PORTAADDR
address_a[0] => ram_block1a22.PORTAADDR
address_a[0] => ram_block1a23.PORTAADDR
address_a[0] => ram_block1a24.PORTAADDR
address_a[0] => ram_block1a25.PORTAADDR
address_a[0] => ram_block1a26.PORTAADDR
address_a[0] => ram_block1a27.PORTAADDR
address_a[0] => ram_block1a28.PORTAADDR
address_a[0] => ram_block1a29.PORTAADDR
address_a[0] => ram_block1a30.PORTAADDR
address_a[0] => ram_block1a31.PORTAADDR
address_a[1] => ram_block1a0.PORTAADDR1
address_a[1] => ram_block1a1.PORTAADDR1
address_a[1] => ram_block1a2.PORTAADDR1
address_a[1] => ram_block1a3.PORTAADDR1
address_a[1] => ram_block1a4.PORTAADDR1
address_a[1] => ram_block1a5.PORTAADDR1
address_a[1] => ram_block1a6.PORTAADDR1
address_a[1] => ram_block1a7.PORTAADDR1
address_a[1] => ram_block1a8.PORTAADDR1
address_a[1] => ram_block1a9.PORTAADDR1
address_a[1] => ram_block1a10.PORTAADDR1
address_a[1] => ram_block1a11.PORTAADDR1
address_a[1] => ram_block1a12.PORTAADDR1
address_a[1] => ram_block1a13.PORTAADDR1
address_a[1] => ram_block1a14.PORTAADDR1
address_a[1] => ram_block1a15.PORTAADDR1
address_a[1] => ram_block1a16.PORTAADDR1
address_a[1] => ram_block1a17.PORTAADDR1
address_a[1] => ram_block1a18.PORTAADDR1
address_a[1] => ram_block1a19.PORTAADDR1
address_a[1] => ram_block1a20.PORTAADDR1
address_a[1] => ram_block1a21.PORTAADDR1
address_a[1] => ram_block1a22.PORTAADDR1
address_a[1] => ram_block1a23.PORTAADDR1
address_a[1] => ram_block1a24.PORTAADDR1
address_a[1] => ram_block1a25.PORTAADDR1
address_a[1] => ram_block1a26.PORTAADDR1
address_a[1] => ram_block1a27.PORTAADDR1
address_a[1] => ram_block1a28.PORTAADDR1
address_a[1] => ram_block1a29.PORTAADDR1
address_a[1] => ram_block1a30.PORTAADDR1
address_a[1] => ram_block1a31.PORTAADDR1
address_a[2] => ram_block1a0.PORTAADDR2
address_a[2] => ram_block1a1.PORTAADDR2
address_a[2] => ram_block1a2.PORTAADDR2
address_a[2] => ram_block1a3.PORTAADDR2
address_a[2] => ram_block1a4.PORTAADDR2
address_a[2] => ram_block1a5.PORTAADDR2
address_a[2] => ram_block1a6.PORTAADDR2
address_a[2] => ram_block1a7.PORTAADDR2
address_a[2] => ram_block1a8.PORTAADDR2
address_a[2] => ram_block1a9.PORTAADDR2
address_a[2] => ram_block1a10.PORTAADDR2
address_a[2] => ram_block1a11.PORTAADDR2
address_a[2] => ram_block1a12.PORTAADDR2
address_a[2] => ram_block1a13.PORTAADDR2
address_a[2] => ram_block1a14.PORTAADDR2
address_a[2] => ram_block1a15.PORTAADDR2
address_a[2] => ram_block1a16.PORTAADDR2
address_a[2] => ram_block1a17.PORTAADDR2
address_a[2] => ram_block1a18.PORTAADDR2
address_a[2] => ram_block1a19.PORTAADDR2
address_a[2] => ram_block1a20.PORTAADDR2
address_a[2] => ram_block1a21.PORTAADDR2
address_a[2] => ram_block1a22.PORTAADDR2
address_a[2] => ram_block1a23.PORTAADDR2
address_a[2] => ram_block1a24.PORTAADDR2
address_a[2] => ram_block1a25.PORTAADDR2
address_a[2] => ram_block1a26.PORTAADDR2
address_a[2] => ram_block1a27.PORTAADDR2
address_a[2] => ram_block1a28.PORTAADDR2
address_a[2] => ram_block1a29.PORTAADDR2
address_a[2] => ram_block1a30.PORTAADDR2
address_a[2] => ram_block1a31.PORTAADDR2
address_a[3] => ram_block1a0.PORTAADDR3
address_a[3] => ram_block1a1.PORTAADDR3
address_a[3] => ram_block1a2.PORTAADDR3
address_a[3] => ram_block1a3.PORTAADDR3
address_a[3] => ram_block1a4.PORTAADDR3
address_a[3] => ram_block1a5.PORTAADDR3
address_a[3] => ram_block1a6.PORTAADDR3
address_a[3] => ram_block1a7.PORTAADDR3
address_a[3] => ram_block1a8.PORTAADDR3
address_a[3] => ram_block1a9.PORTAADDR3
address_a[3] => ram_block1a10.PORTAADDR3
address_a[3] => ram_block1a11.PORTAADDR3
address_a[3] => ram_block1a12.PORTAADDR3
address_a[3] => ram_block1a13.PORTAADDR3
address_a[3] => ram_block1a14.PORTAADDR3
address_a[3] => ram_block1a15.PORTAADDR3
address_a[3] => ram_block1a16.PORTAADDR3
address_a[3] => ram_block1a17.PORTAADDR3
address_a[3] => ram_block1a18.PORTAADDR3
address_a[3] => ram_block1a19.PORTAADDR3
address_a[3] => ram_block1a20.PORTAADDR3
address_a[3] => ram_block1a21.PORTAADDR3
address_a[3] => ram_block1a22.PORTAADDR3
address_a[3] => ram_block1a23.PORTAADDR3
address_a[3] => ram_block1a24.PORTAADDR3
address_a[3] => ram_block1a25.PORTAADDR3
address_a[3] => ram_block1a26.PORTAADDR3
address_a[3] => ram_block1a27.PORTAADDR3
address_a[3] => ram_block1a28.PORTAADDR3
address_a[3] => ram_block1a29.PORTAADDR3
address_a[3] => ram_block1a30.PORTAADDR3
address_a[3] => ram_block1a31.PORTAADDR3
address_a[4] => ram_block1a0.PORTAADDR4
address_a[4] => ram_block1a1.PORTAADDR4
address_a[4] => ram_block1a2.PORTAADDR4
address_a[4] => ram_block1a3.PORTAADDR4
address_a[4] => ram_block1a4.PORTAADDR4
address_a[4] => ram_block1a5.PORTAADDR4
address_a[4] => ram_block1a6.PORTAADDR4
address_a[4] => ram_block1a7.PORTAADDR4
address_a[4] => ram_block1a8.PORTAADDR4
address_a[4] => ram_block1a9.PORTAADDR4
address_a[4] => ram_block1a10.PORTAADDR4
address_a[4] => ram_block1a11.PORTAADDR4
address_a[4] => ram_block1a12.PORTAADDR4
address_a[4] => ram_block1a13.PORTAADDR4
address_a[4] => ram_block1a14.PORTAADDR4
address_a[4] => ram_block1a15.PORTAADDR4
address_a[4] => ram_block1a16.PORTAADDR4
address_a[4] => ram_block1a17.PORTAADDR4
address_a[4] => ram_block1a18.PORTAADDR4
address_a[4] => ram_block1a19.PORTAADDR4
address_a[4] => ram_block1a20.PORTAADDR4
address_a[4] => ram_block1a21.PORTAADDR4
address_a[4] => ram_block1a22.PORTAADDR4
address_a[4] => ram_block1a23.PORTAADDR4
address_a[4] => ram_block1a24.PORTAADDR4
address_a[4] => ram_block1a25.PORTAADDR4
address_a[4] => ram_block1a26.PORTAADDR4
address_a[4] => ram_block1a27.PORTAADDR4
address_a[4] => ram_block1a28.PORTAADDR4
address_a[4] => ram_block1a29.PORTAADDR4
address_a[4] => ram_block1a30.PORTAADDR4
address_a[4] => ram_block1a31.PORTAADDR4
address_a[5] => ram_block1a0.PORTAADDR5
address_a[5] => ram_block1a1.PORTAADDR5
address_a[5] => ram_block1a2.PORTAADDR5
address_a[5] => ram_block1a3.PORTAADDR5
address_a[5] => ram_block1a4.PORTAADDR5
address_a[5] => ram_block1a5.PORTAADDR5
address_a[5] => ram_block1a6.PORTAADDR5
address_a[5] => ram_block1a7.PORTAADDR5
address_a[5] => ram_block1a8.PORTAADDR5
address_a[5] => ram_block1a9.PORTAADDR5
address_a[5] => ram_block1a10.PORTAADDR5
address_a[5] => ram_block1a11.PORTAADDR5
address_a[5] => ram_block1a12.PORTAADDR5
address_a[5] => ram_block1a13.PORTAADDR5
address_a[5] => ram_block1a14.PORTAADDR5
address_a[5] => ram_block1a15.PORTAADDR5
address_a[5] => ram_block1a16.PORTAADDR5
address_a[5] => ram_block1a17.PORTAADDR5
address_a[5] => ram_block1a18.PORTAADDR5
address_a[5] => ram_block1a19.PORTAADDR5
address_a[5] => ram_block1a20.PORTAADDR5
address_a[5] => ram_block1a21.PORTAADDR5
address_a[5] => ram_block1a22.PORTAADDR5
address_a[5] => ram_block1a23.PORTAADDR5
address_a[5] => ram_block1a24.PORTAADDR5
address_a[5] => ram_block1a25.PORTAADDR5
address_a[5] => ram_block1a26.PORTAADDR5
address_a[5] => ram_block1a27.PORTAADDR5
address_a[5] => ram_block1a28.PORTAADDR5
address_a[5] => ram_block1a29.PORTAADDR5
address_a[5] => ram_block1a30.PORTAADDR5
address_a[5] => ram_block1a31.PORTAADDR5
address_a[6] => ram_block1a0.PORTAADDR6
address_a[6] => ram_block1a1.PORTAADDR6
address_a[6] => ram_block1a2.PORTAADDR6
address_a[6] => ram_block1a3.PORTAADDR6
address_a[6] => ram_block1a4.PORTAADDR6
address_a[6] => ram_block1a5.PORTAADDR6
address_a[6] => ram_block1a6.PORTAADDR6
address_a[6] => ram_block1a7.PORTAADDR6
address_a[6] => ram_block1a8.PORTAADDR6
address_a[6] => ram_block1a9.PORTAADDR6
address_a[6] => ram_block1a10.PORTAADDR6
address_a[6] => ram_block1a11.PORTAADDR6
address_a[6] => ram_block1a12.PORTAADDR6
address_a[6] => ram_block1a13.PORTAADDR6
address_a[6] => ram_block1a14.PORTAADDR6
address_a[6] => ram_block1a15.PORTAADDR6
address_a[6] => ram_block1a16.PORTAADDR6
address_a[6] => ram_block1a17.PORTAADDR6
address_a[6] => ram_block1a18.PORTAADDR6
address_a[6] => ram_block1a19.PORTAADDR6
address_a[6] => ram_block1a20.PORTAADDR6
address_a[6] => ram_block1a21.PORTAADDR6
address_a[6] => ram_block1a22.PORTAADDR6
address_a[6] => ram_block1a23.PORTAADDR6
address_a[6] => ram_block1a24.PORTAADDR6
address_a[6] => ram_block1a25.PORTAADDR6
address_a[6] => ram_block1a26.PORTAADDR6
address_a[6] => ram_block1a27.PORTAADDR6
address_a[6] => ram_block1a28.PORTAADDR6
address_a[6] => ram_block1a29.PORTAADDR6
address_a[6] => ram_block1a30.PORTAADDR6
address_a[6] => ram_block1a31.PORTAADDR6
address_a[7] => ram_block1a0.PORTAADDR7
address_a[7] => ram_block1a1.PORTAADDR7
address_a[7] => ram_block1a2.PORTAADDR7
address_a[7] => ram_block1a3.PORTAADDR7
address_a[7] => ram_block1a4.PORTAADDR7
address_a[7] => ram_block1a5.PORTAADDR7
address_a[7] => ram_block1a6.PORTAADDR7
address_a[7] => ram_block1a7.PORTAADDR7
address_a[7] => ram_block1a8.PORTAADDR7
address_a[7] => ram_block1a9.PORTAADDR7
address_a[7] => ram_block1a10.PORTAADDR7
address_a[7] => ram_block1a11.PORTAADDR7
address_a[7] => ram_block1a12.PORTAADDR7
address_a[7] => ram_block1a13.PORTAADDR7
address_a[7] => ram_block1a14.PORTAADDR7
address_a[7] => ram_block1a15.PORTAADDR7
address_a[7] => ram_block1a16.PORTAADDR7
address_a[7] => ram_block1a17.PORTAADDR7
address_a[7] => ram_block1a18.PORTAADDR7
address_a[7] => ram_block1a19.PORTAADDR7
address_a[7] => ram_block1a20.PORTAADDR7
address_a[7] => ram_block1a21.PORTAADDR7
address_a[7] => ram_block1a22.PORTAADDR7
address_a[7] => ram_block1a23.PORTAADDR7
address_a[7] => ram_block1a24.PORTAADDR7
address_a[7] => ram_block1a25.PORTAADDR7
address_a[7] => ram_block1a26.PORTAADDR7
address_a[7] => ram_block1a27.PORTAADDR7
address_a[7] => ram_block1a28.PORTAADDR7
address_a[7] => ram_block1a29.PORTAADDR7
address_a[7] => ram_block1a30.PORTAADDR7
address_a[7] => ram_block1a31.PORTAADDR7
address_a[8] => ram_block1a0.PORTAADDR8
address_a[8] => ram_block1a1.PORTAADDR8
address_a[8] => ram_block1a2.PORTAADDR8
address_a[8] => ram_block1a3.PORTAADDR8
address_a[8] => ram_block1a4.PORTAADDR8
address_a[8] => ram_block1a5.PORTAADDR8
address_a[8] => ram_block1a6.PORTAADDR8
address_a[8] => ram_block1a7.PORTAADDR8
address_a[8] => ram_block1a8.PORTAADDR8
address_a[8] => ram_block1a9.PORTAADDR8
address_a[8] => ram_block1a10.PORTAADDR8
address_a[8] => ram_block1a11.PORTAADDR8
address_a[8] => ram_block1a12.PORTAADDR8
address_a[8] => ram_block1a13.PORTAADDR8
address_a[8] => ram_block1a14.PORTAADDR8
address_a[8] => ram_block1a15.PORTAADDR8
address_a[8] => ram_block1a16.PORTAADDR8
address_a[8] => ram_block1a17.PORTAADDR8
address_a[8] => ram_block1a18.PORTAADDR8
address_a[8] => ram_block1a19.PORTAADDR8
address_a[8] => ram_block1a20.PORTAADDR8
address_a[8] => ram_block1a21.PORTAADDR8
address_a[8] => ram_block1a22.PORTAADDR8
address_a[8] => ram_block1a23.PORTAADDR8
address_a[8] => ram_block1a24.PORTAADDR8
address_a[8] => ram_block1a25.PORTAADDR8
address_a[8] => ram_block1a26.PORTAADDR8
address_a[8] => ram_block1a27.PORTAADDR8
address_a[8] => ram_block1a28.PORTAADDR8
address_a[8] => ram_block1a29.PORTAADDR8
address_a[8] => ram_block1a30.PORTAADDR8
address_a[8] => ram_block1a31.PORTAADDR8
address_a[9] => ram_block1a0.PORTAADDR9
address_a[9] => ram_block1a1.PORTAADDR9
address_a[9] => ram_block1a2.PORTAADDR9
address_a[9] => ram_block1a3.PORTAADDR9
address_a[9] => ram_block1a4.PORTAADDR9
address_a[9] => ram_block1a5.PORTAADDR9
address_a[9] => ram_block1a6.PORTAADDR9
address_a[9] => ram_block1a7.PORTAADDR9
address_a[9] => ram_block1a8.PORTAADDR9
address_a[9] => ram_block1a9.PORTAADDR9
address_a[9] => ram_block1a10.PORTAADDR9
address_a[9] => ram_block1a11.PORTAADDR9
address_a[9] => ram_block1a12.PORTAADDR9
address_a[9] => ram_block1a13.PORTAADDR9
address_a[9] => ram_block1a14.PORTAADDR9
address_a[9] => ram_block1a15.PORTAADDR9
address_a[9] => ram_block1a16.PORTAADDR9
address_a[9] => ram_block1a17.PORTAADDR9
address_a[9] => ram_block1a18.PORTAADDR9
address_a[9] => ram_block1a19.PORTAADDR9
address_a[9] => ram_block1a20.PORTAADDR9
address_a[9] => ram_block1a21.PORTAADDR9
address_a[9] => ram_block1a22.PORTAADDR9
address_a[9] => ram_block1a23.PORTAADDR9
address_a[9] => ram_block1a24.PORTAADDR9
address_a[9] => ram_block1a25.PORTAADDR9
address_a[9] => ram_block1a26.PORTAADDR9
address_a[9] => ram_block1a27.PORTAADDR9
address_a[9] => ram_block1a28.PORTAADDR9
address_a[9] => ram_block1a29.PORTAADDR9
address_a[9] => ram_block1a30.PORTAADDR9
address_a[9] => ram_block1a31.PORTAADDR9
address_a[10] => ram_block1a0.PORTAADDR10
address_a[10] => ram_block1a1.PORTAADDR10
address_a[10] => ram_block1a2.PORTAADDR10
address_a[10] => ram_block1a3.PORTAADDR10
address_a[10] => ram_block1a4.PORTAADDR10
address_a[10] => ram_block1a5.PORTAADDR10
address_a[10] => ram_block1a6.PORTAADDR10
address_a[10] => ram_block1a7.PORTAADDR10
address_a[10] => ram_block1a8.PORTAADDR10
address_a[10] => ram_block1a9.PORTAADDR10
address_a[10] => ram_block1a10.PORTAADDR10
address_a[10] => ram_block1a11.PORTAADDR10
address_a[10] => ram_block1a12.PORTAADDR10
address_a[10] => ram_block1a13.PORTAADDR10
address_a[10] => ram_block1a14.PORTAADDR10
address_a[10] => ram_block1a15.PORTAADDR10
address_a[10] => ram_block1a16.PORTAADDR10
address_a[10] => ram_block1a17.PORTAADDR10
address_a[10] => ram_block1a18.PORTAADDR10
address_a[10] => ram_block1a19.PORTAADDR10
address_a[10] => ram_block1a20.PORTAADDR10
address_a[10] => ram_block1a21.PORTAADDR10
address_a[10] => ram_block1a22.PORTAADDR10
address_a[10] => ram_block1a23.PORTAADDR10
address_a[10] => ram_block1a24.PORTAADDR10
address_a[10] => ram_block1a25.PORTAADDR10
address_a[10] => ram_block1a26.PORTAADDR10
address_a[10] => ram_block1a27.PORTAADDR10
address_a[10] => ram_block1a28.PORTAADDR10
address_a[10] => ram_block1a29.PORTAADDR10
address_a[10] => ram_block1a30.PORTAADDR10
address_a[10] => ram_block1a31.PORTAADDR10
address_a[11] => ram_block1a0.PORTAADDR11
address_a[11] => ram_block1a1.PORTAADDR11
address_a[11] => ram_block1a2.PORTAADDR11
address_a[11] => ram_block1a3.PORTAADDR11
address_a[11] => ram_block1a4.PORTAADDR11
address_a[11] => ram_block1a5.PORTAADDR11
address_a[11] => ram_block1a6.PORTAADDR11
address_a[11] => ram_block1a7.PORTAADDR11
address_a[11] => ram_block1a8.PORTAADDR11
address_a[11] => ram_block1a9.PORTAADDR11
address_a[11] => ram_block1a10.PORTAADDR11
address_a[11] => ram_block1a11.PORTAADDR11
address_a[11] => ram_block1a12.PORTAADDR11
address_a[11] => ram_block1a13.PORTAADDR11
address_a[11] => ram_block1a14.PORTAADDR11
address_a[11] => ram_block1a15.PORTAADDR11
address_a[11] => ram_block1a16.PORTAADDR11
address_a[11] => ram_block1a17.PORTAADDR11
address_a[11] => ram_block1a18.PORTAADDR11
address_a[11] => ram_block1a19.PORTAADDR11
address_a[11] => ram_block1a20.PORTAADDR11
address_a[11] => ram_block1a21.PORTAADDR11
address_a[11] => ram_block1a22.PORTAADDR11
address_a[11] => ram_block1a23.PORTAADDR11
address_a[11] => ram_block1a24.PORTAADDR11
address_a[11] => ram_block1a25.PORTAADDR11
address_a[11] => ram_block1a26.PORTAADDR11
address_a[11] => ram_block1a27.PORTAADDR11
address_a[11] => ram_block1a28.PORTAADDR11
address_a[11] => ram_block1a29.PORTAADDR11
address_a[11] => ram_block1a30.PORTAADDR11
address_a[11] => ram_block1a31.PORTAADDR11
clock0 => ram_block1a0.CLK0
clock0 => ram_block1a1.CLK0
clock0 => ram_block1a2.CLK0
clock0 => ram_block1a3.CLK0
clock0 => ram_block1a4.CLK0
clock0 => ram_block1a5.CLK0
clock0 => ram_block1a6.CLK0
clock0 => ram_block1a7.CLK0
clock0 => ram_block1a8.CLK0
clock0 => ram_block1a9.CLK0
clock0 => ram_block1a10.CLK0
clock0 => ram_block1a11.CLK0
clock0 => ram_block1a12.CLK0
clock0 => ram_block1a13.CLK0
clock0 => ram_block1a14.CLK0
clock0 => ram_block1a15.CLK0
clock0 => ram_block1a16.CLK0
clock0 => ram_block1a17.CLK0
clock0 => ram_block1a18.CLK0
clock0 => ram_block1a19.CLK0
clock0 => ram_block1a20.CLK0
clock0 => ram_block1a21.CLK0
clock0 => ram_block1a22.CLK0
clock0 => ram_block1a23.CLK0
clock0 => ram_block1a24.CLK0
clock0 => ram_block1a25.CLK0
clock0 => ram_block1a26.CLK0
clock0 => ram_block1a27.CLK0
clock0 => ram_block1a28.CLK0
clock0 => ram_block1a29.CLK0
clock0 => ram_block1a30.CLK0
clock0 => ram_block1a31.CLK0
data_a[0] => ram_block1a0.PORTADATAIN
data_a[1] => ram_block1a1.PORTADATAIN
data_a[2] => ram_block1a2.PORTADATAIN
data_a[3] => ram_block1a3.PORTADATAIN
data_a[4] => ram_block1a4.PORTADATAIN
data_a[5] => ram_block1a5.PORTADATAIN
data_a[6] => ram_block1a6.PORTADATAIN
data_a[7] => ram_block1a7.PORTADATAIN
data_a[8] => ram_block1a8.PORTADATAIN
data_a[9] => ram_block1a9.PORTADATAIN
data_a[10] => ram_block1a10.PORTADATAIN
data_a[11] => ram_block1a11.PORTADATAIN
data_a[12] => ram_block1a12.PORTADATAIN
data_a[13] => ram_block1a13.PORTADATAIN
data_a[14] => ram_block1a14.PORTADATAIN
data_a[15] => ram_block1a15.PORTADATAIN
data_a[16] => ram_block1a16.PORTADATAIN
data_a[17] => ram_block1a17.PORTADATAIN
data_a[18] => ram_block1a18.PORTADATAIN
data_a[19] => ram_block1a19.PORTADATAIN
data_a[20] => ram_block1a20.PORTADATAIN
data_a[21] => ram_block1a21.PORTADATAIN
data_a[22] => ram_block1a22.PORTADATAIN
data_a[23] => ram_block1a23.PORTADATAIN
data_a[24] => ram_block1a24.PORTADATAIN
data_a[25] => ram_block1a25.PORTADATAIN
data_a[26] => ram_block1a26.PORTADATAIN
data_a[27] => ram_block1a27.PORTADATAIN
data_a[28] => ram_block1a28.PORTADATAIN
data_a[29] => ram_block1a29.PORTADATAIN
data_a[30] => ram_block1a30.PORTADATAIN
data_a[31] => ram_block1a31.PORTADATAIN
q_a[0] <= ram_block1a0.PORTADATAOUT
q_a[1] <= ram_block1a1.PORTADATAOUT
q_a[2] <= ram_block1a2.PORTADATAOUT
q_a[3] <= ram_block1a3.PORTADATAOUT
q_a[4] <= ram_block1a4.PORTADATAOUT
q_a[5] <= ram_block1a5.PORTADATAOUT
q_a[6] <= ram_block1a6.PORTADATAOUT
q_a[7] <= ram_block1a7.PORTADATAOUT
q_a[8] <= ram_block1a8.PORTADATAOUT
q_a[9] <= ram_block1a9.PORTADATAOUT
q_a[10] <= ram_block1a10.PORTADATAOUT
q_a[11] <= ram_block1a11.PORTADATAOUT
q_a[12] <= ram_block1a12.PORTADATAOUT
q_a[13] <= ram_block1a13.PORTADATAOUT
q_a[14] <= ram_block1a14.PORTADATAOUT
q_a[15] <= ram_block1a15.PORTADATAOUT
q_a[16] <= ram_block1a16.PORTADATAOUT
q_a[17] <= ram_block1a17.PORTADATAOUT
q_a[18] <= ram_block1a18.PORTADATAOUT
q_a[19] <= ram_block1a19.PORTADATAOUT
q_a[20] <= ram_block1a20.PORTADATAOUT
q_a[21] <= ram_block1a21.PORTADATAOUT
q_a[22] <= ram_block1a22.PORTADATAOUT
q_a[23] <= ram_block1a23.PORTADATAOUT
q_a[24] <= ram_block1a24.PORTADATAOUT
q_a[25] <= ram_block1a25.PORTADATAOUT
q_a[26] <= ram_block1a26.PORTADATAOUT
q_a[27] <= ram_block1a27.PORTADATAOUT
q_a[28] <= ram_block1a28.PORTADATAOUT
q_a[29] <= ram_block1a29.PORTADATAOUT
q_a[30] <= ram_block1a30.PORTADATAOUT
q_a[31] <= ram_block1a31.PORTADATAOUT
wren_a => ram_block1a0.PORTAWE
wren_a => ram_block1a1.PORTAWE
wren_a => ram_block1a2.PORTAWE
wren_a => ram_block1a3.PORTAWE
wren_a => ram_block1a4.PORTAWE
wren_a => ram_block1a5.PORTAWE
wren_a => ram_block1a6.PORTAWE
wren_a => ram_block1a7.PORTAWE
wren_a => ram_block1a8.PORTAWE
wren_a => ram_block1a9.PORTAWE
wren_a => ram_block1a10.PORTAWE
wren_a => ram_block1a11.PORTAWE
wren_a => ram_block1a12.PORTAWE
wren_a => ram_block1a13.PORTAWE
wren_a => ram_block1a14.PORTAWE
wren_a => ram_block1a15.PORTAWE
wren_a => ram_block1a16.PORTAWE
wren_a => ram_block1a17.PORTAWE
wren_a => ram_block1a18.PORTAWE
wren_a => ram_block1a19.PORTAWE
wren_a => ram_block1a20.PORTAWE
wren_a => ram_block1a21.PORTAWE
wren_a => ram_block1a22.PORTAWE
wren_a => ram_block1a23.PORTAWE
wren_a => ram_block1a24.PORTAWE
wren_a => ram_block1a25.PORTAWE
wren_a => ram_block1a26.PORTAWE
wren_a => ram_block1a27.PORTAWE
wren_a => ram_block1a28.PORTAWE
wren_a => ram_block1a29.PORTAWE
wren_a => ram_block1a30.PORTAWE
wren_a => ram_block1a31.PORTAWE


|skeleton|regfile:my_regfile
clock => clock.IN31
ctrl_writeEnable => ctrl_writeEnable.IN1
ctrl_reset => ctrl_reset.IN31
ctrl_writeReg[0] => ctrl_writeReg[0].IN1
ctrl_writeReg[1] => ctrl_writeReg[1].IN1
ctrl_writeReg[2] => ctrl_writeReg[2].IN1
ctrl_writeReg[3] => ctrl_writeReg[3].IN1
ctrl_writeReg[4] => ctrl_writeReg[4].IN1
ctrl_readRegA[0] => ctrl_readRegA[0].IN1
ctrl_readRegA[1] => ctrl_readRegA[1].IN1
ctrl_readRegA[2] => ctrl_readRegA[2].IN1
ctrl_readRegA[3] => ctrl_readRegA[3].IN1
ctrl_readRegA[4] => ctrl_readRegA[4].IN1
ctrl_readRegB[0] => ctrl_readRegB[0].IN1
ctrl_readRegB[1] => ctrl_readRegB[1].IN1
ctrl_readRegB[2] => ctrl_readRegB[2].IN1
ctrl_readRegB[3] => ctrl_readRegB[3].IN1
ctrl_readRegB[4] => ctrl_readRegB[4].IN1
data_writeReg[0] => data_writeReg[0].IN31
data_writeReg[1] => data_writeReg[1].IN31
data_writeReg[2] => data_writeReg[2].IN31
data_writeReg[3] => data_writeReg[3].IN31
data_writeReg[4] => data_writeReg[4].IN31
data_writeReg[5] => data_writeReg[5].IN31
data_writeReg[6] => data_writeReg[6].IN31
data_writeReg[7] => data_writeReg[7].IN31
data_writeReg[8] => data_writeReg[8].IN31
data_writeReg[9] => data_writeReg[9].IN31
data_writeReg[10] => data_writeReg[10].IN31
data_writeReg[11] => data_writeReg[11].IN31
data_writeReg[12] => data_writeReg[12].IN31
data_writeReg[13] => data_writeReg[13].IN31
data_writeReg[14] => data_writeReg[14].IN31
data_writeReg[15] => data_writeReg[15].IN31
data_writeReg[16] => data_writeReg[16].IN31
data_writeReg[17] => data_writeReg[17].IN31
data_writeReg[18] => data_writeReg[18].IN31
data_writeReg[19] => data_writeReg[19].IN31
data_writeReg[20] => data_writeReg[20].IN31
data_writeReg[21] => data_writeReg[21].IN31
data_writeReg[22] => data_writeReg[22].IN31
data_writeReg[23] => data_writeReg[23].IN31
data_writeReg[24] => data_writeReg[24].IN31
data_writeReg[25] => data_writeReg[25].IN31
data_writeReg[26] => data_writeReg[26].IN31
data_writeReg[27] => data_writeReg[27].IN31
data_writeReg[28] => data_writeReg[28].IN31
data_writeReg[29] => data_writeReg[29].IN31
data_writeReg[30] => data_writeReg[30].IN31
data_writeReg[31] => data_writeReg[31].IN31
data_readRegA[0] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[1] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[2] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[3] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[4] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[5] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[6] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[7] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[8] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[9] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[10] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[11] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[12] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[13] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[14] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[15] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[16] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[17] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[18] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[19] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[20] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[21] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[22] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[23] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[24] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[25] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[26] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[27] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[28] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[29] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[30] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegA[31] <= my_32bit32to1_mux:muxOperandA.port32
data_readRegB[0] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[1] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[2] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[3] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[4] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[5] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[6] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[7] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[8] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[9] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[10] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[11] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[12] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[13] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[14] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[15] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[16] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[17] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[18] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[19] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[20] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[21] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[22] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[23] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[24] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[25] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[26] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[27] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[28] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[29] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[30] <= my_32bit32to1_mux:muxOperandB.port32
data_readRegB[31] <= my_32bit32to1_mux:muxOperandB.port32


|skeleton|regfile:my_regfile|my_5to32_decoder:writeReg
input_bits[0] => input_bits[0].IN4
input_bits[1] => input_bits[1].IN4
input_bits[2] => input_bits[2].IN4
input_bits[3] => input_bits[3].IN1
input_bits[4] => input_bits[4].IN1
output_bits[0] <= my_3to8_decoder:decoderOne.port1
output_bits[1] <= my_3to8_decoder:decoderOne.port1
output_bits[2] <= my_3to8_decoder:decoderOne.port1
output_bits[3] <= my_3to8_decoder:decoderOne.port1
output_bits[4] <= my_3to8_decoder:decoderOne.port1
output_bits[5] <= my_3to8_decoder:decoderOne.port1
output_bits[6] <= my_3to8_decoder:decoderOne.port1
output_bits[7] <= my_3to8_decoder:decoderOne.port1
output_bits[8] <= my_3to8_decoder:decoderTwo.port1
output_bits[9] <= my_3to8_decoder:decoderTwo.port1
output_bits[10] <= my_3to8_decoder:decoderTwo.port1
output_bits[11] <= my_3to8_decoder:decoderTwo.port1
output_bits[12] <= my_3to8_decoder:decoderTwo.port1
output_bits[13] <= my_3to8_decoder:decoderTwo.port1
output_bits[14] <= my_3to8_decoder:decoderTwo.port1
output_bits[15] <= my_3to8_decoder:decoderTwo.port1
output_bits[16] <= my_3to8_decoder:decoderThree.port1
output_bits[17] <= my_3to8_decoder:decoderThree.port1
output_bits[18] <= my_3to8_decoder:decoderThree.port1
output_bits[19] <= my_3to8_decoder:decoderThree.port1
output_bits[20] <= my_3to8_decoder:decoderThree.port1
output_bits[21] <= my_3to8_decoder:decoderThree.port1
output_bits[22] <= my_3to8_decoder:decoderThree.port1
output_bits[23] <= my_3to8_decoder:decoderThree.port1
output_bits[24] <= my_3to8_decoder:decoderFour.port1
output_bits[25] <= my_3to8_decoder:decoderFour.port1
output_bits[26] <= my_3to8_decoder:decoderFour.port1
output_bits[27] <= my_3to8_decoder:decoderFour.port1
output_bits[28] <= my_3to8_decoder:decoderFour.port1
output_bits[29] <= my_3to8_decoder:decoderFour.port1
output_bits[30] <= my_3to8_decoder:decoderFour.port1
output_bits[31] <= my_3to8_decoder:decoderFour.port1
enable => enable.IN1


|skeleton|regfile:my_regfile|my_5to32_decoder:writeReg|my_2to4_decoder:decoderEnable
input_bits[0] => myAnd3.IN0
input_bits[0] => myAnd1.IN0
input_bits[0] => myAnd2.IN0
input_bits[0] => myAnd0.IN0
input_bits[1] => myAnd3.IN1
input_bits[1] => myAnd2.IN1
input_bits[1] => myAnd1.IN1
input_bits[1] => myAnd0.IN1
output_bits[0] <= myAnd0.DB_MAX_OUTPUT_PORT_TYPE
output_bits[1] <= myAnd1.DB_MAX_OUTPUT_PORT_TYPE
output_bits[2] <= myAnd2.DB_MAX_OUTPUT_PORT_TYPE
output_bits[3] <= myAnd3.DB_MAX_OUTPUT_PORT_TYPE
enable => myAnd3.IN2
enable => myAnd2.IN2
enable => myAnd1.IN2
enable => myAnd0.IN2


|skeleton|regfile:my_regfile|my_5to32_decoder:writeReg|my_3to8_decoder:decoderOne
input_bits[0] => myAnd7.IN0
input_bits[0] => myAnd5.IN0
input_bits[0] => myAnd3.IN0
input_bits[0] => myAnd1.IN0
input_bits[0] => myAnd6.IN0
input_bits[0] => myAnd4.IN0
input_bits[0] => myAnd2.IN0
input_bits[0] => myAnd0.IN0
input_bits[1] => myAnd7.IN1
input_bits[1] => myAnd6.IN1
input_bits[1] => myAnd3.IN1
input_bits[1] => myAnd2.IN1
input_bits[1] => myAnd5.IN1
input_bits[1] => myAnd4.IN1
input_bits[1] => myAnd1.IN1
input_bits[1] => myAnd0.IN1
input_bits[2] => myAnd7.IN2
input_bits[2] => myAnd6.IN2
input_bits[2] => myAnd5.IN2
input_bits[2] => myAnd4.IN2
input_bits[2] => myAnd3.IN2
input_bits[2] => myAnd2.IN2
input_bits[2] => myAnd1.IN2
input_bits[2] => myAnd0.IN2
output_bits[0] <= myAnd0.DB_MAX_OUTPUT_PORT_TYPE
output_bits[1] <= myAnd1.DB_MAX_OUTPUT_PORT_TYPE
output_bits[2] <= myAnd2.DB_MAX_OUTPUT_PORT_TYPE
output_bits[3] <= myAnd3.DB_MAX_OUTPUT_PORT_TYPE
output_bits[4] <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE
output_bits[5] <= myAnd5.DB_MAX_OUTPUT_PORT_TYPE
output_bits[6] <= myAnd6.DB_MAX_OUTPUT_PORT_TYPE
output_bits[7] <= myAnd7.DB_MAX_OUTPUT_PORT_TYPE
enable => myAnd7.IN3
enable => myAnd6.IN3
enable => myAnd5.IN3
enable => myAnd4.IN3
enable => myAnd3.IN3
enable => myAnd2.IN3
enable => myAnd1.IN3
enable => myAnd0.IN3


|skeleton|regfile:my_regfile|my_5to32_decoder:writeReg|my_3to8_decoder:decoderTwo
input_bits[0] => myAnd7.IN0
input_bits[0] => myAnd5.IN0
input_bits[0] => myAnd3.IN0
input_bits[0] => myAnd1.IN0
input_bits[0] => myAnd6.IN0
input_bits[0] => myAnd4.IN0
input_bits[0] => myAnd2.IN0
input_bits[0] => myAnd0.IN0
input_bits[1] => myAnd7.IN1
input_bits[1] => myAnd6.IN1
input_bits[1] => myAnd3.IN1
input_bits[1] => myAnd2.IN1
input_bits[1] => myAnd5.IN1
input_bits[1] => myAnd4.IN1
input_bits[1] => myAnd1.IN1
input_bits[1] => myAnd0.IN1
input_bits[2] => myAnd7.IN2
input_bits[2] => myAnd6.IN2
input_bits[2] => myAnd5.IN2
input_bits[2] => myAnd4.IN2
input_bits[2] => myAnd3.IN2
input_bits[2] => myAnd2.IN2
input_bits[2] => myAnd1.IN2
input_bits[2] => myAnd0.IN2
output_bits[0] <= myAnd0.DB_MAX_OUTPUT_PORT_TYPE
output_bits[1] <= myAnd1.DB_MAX_OUTPUT_PORT_TYPE
output_bits[2] <= myAnd2.DB_MAX_OUTPUT_PORT_TYPE
output_bits[3] <= myAnd3.DB_MAX_OUTPUT_PORT_TYPE
output_bits[4] <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE
output_bits[5] <= myAnd5.DB_MAX_OUTPUT_PORT_TYPE
output_bits[6] <= myAnd6.DB_MAX_OUTPUT_PORT_TYPE
output_bits[7] <= myAnd7.DB_MAX_OUTPUT_PORT_TYPE
enable => myAnd7.IN3
enable => myAnd6.IN3
enable => myAnd5.IN3
enable => myAnd4.IN3
enable => myAnd3.IN3
enable => myAnd2.IN3
enable => myAnd1.IN3
enable => myAnd0.IN3


|skeleton|regfile:my_regfile|my_5to32_decoder:writeReg|my_3to8_decoder:decoderThree
input_bits[0] => myAnd7.IN0
input_bits[0] => myAnd5.IN0
input_bits[0] => myAnd3.IN0
input_bits[0] => myAnd1.IN0
input_bits[0] => myAnd6.IN0
input_bits[0] => myAnd4.IN0
input_bits[0] => myAnd2.IN0
input_bits[0] => myAnd0.IN0
input_bits[1] => myAnd7.IN1
input_bits[1] => myAnd6.IN1
input_bits[1] => myAnd3.IN1
input_bits[1] => myAnd2.IN1
input_bits[1] => myAnd5.IN1
input_bits[1] => myAnd4.IN1
input_bits[1] => myAnd1.IN1
input_bits[1] => myAnd0.IN1
input_bits[2] => myAnd7.IN2
input_bits[2] => myAnd6.IN2
input_bits[2] => myAnd5.IN2
input_bits[2] => myAnd4.IN2
input_bits[2] => myAnd3.IN2
input_bits[2] => myAnd2.IN2
input_bits[2] => myAnd1.IN2
input_bits[2] => myAnd0.IN2
output_bits[0] <= myAnd0.DB_MAX_OUTPUT_PORT_TYPE
output_bits[1] <= myAnd1.DB_MAX_OUTPUT_PORT_TYPE
output_bits[2] <= myAnd2.DB_MAX_OUTPUT_PORT_TYPE
output_bits[3] <= myAnd3.DB_MAX_OUTPUT_PORT_TYPE
output_bits[4] <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE
output_bits[5] <= myAnd5.DB_MAX_OUTPUT_PORT_TYPE
output_bits[6] <= myAnd6.DB_MAX_OUTPUT_PORT_TYPE
output_bits[7] <= myAnd7.DB_MAX_OUTPUT_PORT_TYPE
enable => myAnd7.IN3
enable => myAnd6.IN3
enable => myAnd5.IN3
enable => myAnd4.IN3
enable => myAnd3.IN3
enable => myAnd2.IN3
enable => myAnd1.IN3
enable => myAnd0.IN3


|skeleton|regfile:my_regfile|my_5to32_decoder:writeReg|my_3to8_decoder:decoderFour
input_bits[0] => myAnd7.IN0
input_bits[0] => myAnd5.IN0
input_bits[0] => myAnd3.IN0
input_bits[0] => myAnd1.IN0
input_bits[0] => myAnd6.IN0
input_bits[0] => myAnd4.IN0
input_bits[0] => myAnd2.IN0
input_bits[0] => myAnd0.IN0
input_bits[1] => myAnd7.IN1
input_bits[1] => myAnd6.IN1
input_bits[1] => myAnd3.IN1
input_bits[1] => myAnd2.IN1
input_bits[1] => myAnd5.IN1
input_bits[1] => myAnd4.IN1
input_bits[1] => myAnd1.IN1
input_bits[1] => myAnd0.IN1
input_bits[2] => myAnd7.IN2
input_bits[2] => myAnd6.IN2
input_bits[2] => myAnd5.IN2
input_bits[2] => myAnd4.IN2
input_bits[2] => myAnd3.IN2
input_bits[2] => myAnd2.IN2
input_bits[2] => myAnd1.IN2
input_bits[2] => myAnd0.IN2
output_bits[0] <= myAnd0.DB_MAX_OUTPUT_PORT_TYPE
output_bits[1] <= myAnd1.DB_MAX_OUTPUT_PORT_TYPE
output_bits[2] <= myAnd2.DB_MAX_OUTPUT_PORT_TYPE
output_bits[3] <= myAnd3.DB_MAX_OUTPUT_PORT_TYPE
output_bits[4] <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE
output_bits[5] <= myAnd5.DB_MAX_OUTPUT_PORT_TYPE
output_bits[6] <= myAnd6.DB_MAX_OUTPUT_PORT_TYPE
output_bits[7] <= myAnd7.DB_MAX_OUTPUT_PORT_TYPE
enable => myAnd7.IN3
enable => myAnd6.IN3
enable => myAnd5.IN3
enable => myAnd4.IN3
enable => myAnd3.IN3
enable => myAnd2.IN3
enable => myAnd1.IN3
enable => myAnd0.IN3


|skeleton|regfile:my_regfile|my_32bit_register:reg1
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg1|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg2|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg3|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg4|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg5|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg6|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg7|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg8|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg9|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg10|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg11|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg12|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg13|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg14|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg15|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg16|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg17|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg18|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg19|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg20|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg21|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg22|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg23|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg24|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg25|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg26|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg27|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg28|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg29|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg30|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit_register:reg31|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
input_data9[0] => input_data9[0].IN1
input_data9[1] => input_data9[1].IN1
input_data9[2] => input_data9[2].IN1
input_data9[3] => input_data9[3].IN1
input_data9[4] => input_data9[4].IN1
input_data9[5] => input_data9[5].IN1
input_data9[6] => input_data9[6].IN1
input_data9[7] => input_data9[7].IN1
input_data9[8] => input_data9[8].IN1
input_data9[9] => input_data9[9].IN1
input_data9[10] => input_data9[10].IN1
input_data9[11] => input_data9[11].IN1
input_data9[12] => input_data9[12].IN1
input_data9[13] => input_data9[13].IN1
input_data9[14] => input_data9[14].IN1
input_data9[15] => input_data9[15].IN1
input_data9[16] => input_data9[16].IN1
input_data9[17] => input_data9[17].IN1
input_data9[18] => input_data9[18].IN1
input_data9[19] => input_data9[19].IN1
input_data9[20] => input_data9[20].IN1
input_data9[21] => input_data9[21].IN1
input_data9[22] => input_data9[22].IN1
input_data9[23] => input_data9[23].IN1
input_data9[24] => input_data9[24].IN1
input_data9[25] => input_data9[25].IN1
input_data9[26] => input_data9[26].IN1
input_data9[27] => input_data9[27].IN1
input_data9[28] => input_data9[28].IN1
input_data9[29] => input_data9[29].IN1
input_data9[30] => input_data9[30].IN1
input_data9[31] => input_data9[31].IN1
input_data10[0] => input_data10[0].IN1
input_data10[1] => input_data10[1].IN1
input_data10[2] => input_data10[2].IN1
input_data10[3] => input_data10[3].IN1
input_data10[4] => input_data10[4].IN1
input_data10[5] => input_data10[5].IN1
input_data10[6] => input_data10[6].IN1
input_data10[7] => input_data10[7].IN1
input_data10[8] => input_data10[8].IN1
input_data10[9] => input_data10[9].IN1
input_data10[10] => input_data10[10].IN1
input_data10[11] => input_data10[11].IN1
input_data10[12] => input_data10[12].IN1
input_data10[13] => input_data10[13].IN1
input_data10[14] => input_data10[14].IN1
input_data10[15] => input_data10[15].IN1
input_data10[16] => input_data10[16].IN1
input_data10[17] => input_data10[17].IN1
input_data10[18] => input_data10[18].IN1
input_data10[19] => input_data10[19].IN1
input_data10[20] => input_data10[20].IN1
input_data10[21] => input_data10[21].IN1
input_data10[22] => input_data10[22].IN1
input_data10[23] => input_data10[23].IN1
input_data10[24] => input_data10[24].IN1
input_data10[25] => input_data10[25].IN1
input_data10[26] => input_data10[26].IN1
input_data10[27] => input_data10[27].IN1
input_data10[28] => input_data10[28].IN1
input_data10[29] => input_data10[29].IN1
input_data10[30] => input_data10[30].IN1
input_data10[31] => input_data10[31].IN1
input_data11[0] => input_data11[0].IN1
input_data11[1] => input_data11[1].IN1
input_data11[2] => input_data11[2].IN1
input_data11[3] => input_data11[3].IN1
input_data11[4] => input_data11[4].IN1
input_data11[5] => input_data11[5].IN1
input_data11[6] => input_data11[6].IN1
input_data11[7] => input_data11[7].IN1
input_data11[8] => input_data11[8].IN1
input_data11[9] => input_data11[9].IN1
input_data11[10] => input_data11[10].IN1
input_data11[11] => input_data11[11].IN1
input_data11[12] => input_data11[12].IN1
input_data11[13] => input_data11[13].IN1
input_data11[14] => input_data11[14].IN1
input_data11[15] => input_data11[15].IN1
input_data11[16] => input_data11[16].IN1
input_data11[17] => input_data11[17].IN1
input_data11[18] => input_data11[18].IN1
input_data11[19] => input_data11[19].IN1
input_data11[20] => input_data11[20].IN1
input_data11[21] => input_data11[21].IN1
input_data11[22] => input_data11[22].IN1
input_data11[23] => input_data11[23].IN1
input_data11[24] => input_data11[24].IN1
input_data11[25] => input_data11[25].IN1
input_data11[26] => input_data11[26].IN1
input_data11[27] => input_data11[27].IN1
input_data11[28] => input_data11[28].IN1
input_data11[29] => input_data11[29].IN1
input_data11[30] => input_data11[30].IN1
input_data11[31] => input_data11[31].IN1
input_data12[0] => input_data12[0].IN1
input_data12[1] => input_data12[1].IN1
input_data12[2] => input_data12[2].IN1
input_data12[3] => input_data12[3].IN1
input_data12[4] => input_data12[4].IN1
input_data12[5] => input_data12[5].IN1
input_data12[6] => input_data12[6].IN1
input_data12[7] => input_data12[7].IN1
input_data12[8] => input_data12[8].IN1
input_data12[9] => input_data12[9].IN1
input_data12[10] => input_data12[10].IN1
input_data12[11] => input_data12[11].IN1
input_data12[12] => input_data12[12].IN1
input_data12[13] => input_data12[13].IN1
input_data12[14] => input_data12[14].IN1
input_data12[15] => input_data12[15].IN1
input_data12[16] => input_data12[16].IN1
input_data12[17] => input_data12[17].IN1
input_data12[18] => input_data12[18].IN1
input_data12[19] => input_data12[19].IN1
input_data12[20] => input_data12[20].IN1
input_data12[21] => input_data12[21].IN1
input_data12[22] => input_data12[22].IN1
input_data12[23] => input_data12[23].IN1
input_data12[24] => input_data12[24].IN1
input_data12[25] => input_data12[25].IN1
input_data12[26] => input_data12[26].IN1
input_data12[27] => input_data12[27].IN1
input_data12[28] => input_data12[28].IN1
input_data12[29] => input_data12[29].IN1
input_data12[30] => input_data12[30].IN1
input_data12[31] => input_data12[31].IN1
input_data13[0] => input_data13[0].IN1
input_data13[1] => input_data13[1].IN1
input_data13[2] => input_data13[2].IN1
input_data13[3] => input_data13[3].IN1
input_data13[4] => input_data13[4].IN1
input_data13[5] => input_data13[5].IN1
input_data13[6] => input_data13[6].IN1
input_data13[7] => input_data13[7].IN1
input_data13[8] => input_data13[8].IN1
input_data13[9] => input_data13[9].IN1
input_data13[10] => input_data13[10].IN1
input_data13[11] => input_data13[11].IN1
input_data13[12] => input_data13[12].IN1
input_data13[13] => input_data13[13].IN1
input_data13[14] => input_data13[14].IN1
input_data13[15] => input_data13[15].IN1
input_data13[16] => input_data13[16].IN1
input_data13[17] => input_data13[17].IN1
input_data13[18] => input_data13[18].IN1
input_data13[19] => input_data13[19].IN1
input_data13[20] => input_data13[20].IN1
input_data13[21] => input_data13[21].IN1
input_data13[22] => input_data13[22].IN1
input_data13[23] => input_data13[23].IN1
input_data13[24] => input_data13[24].IN1
input_data13[25] => input_data13[25].IN1
input_data13[26] => input_data13[26].IN1
input_data13[27] => input_data13[27].IN1
input_data13[28] => input_data13[28].IN1
input_data13[29] => input_data13[29].IN1
input_data13[30] => input_data13[30].IN1
input_data13[31] => input_data13[31].IN1
input_data14[0] => input_data14[0].IN1
input_data14[1] => input_data14[1].IN1
input_data14[2] => input_data14[2].IN1
input_data14[3] => input_data14[3].IN1
input_data14[4] => input_data14[4].IN1
input_data14[5] => input_data14[5].IN1
input_data14[6] => input_data14[6].IN1
input_data14[7] => input_data14[7].IN1
input_data14[8] => input_data14[8].IN1
input_data14[9] => input_data14[9].IN1
input_data14[10] => input_data14[10].IN1
input_data14[11] => input_data14[11].IN1
input_data14[12] => input_data14[12].IN1
input_data14[13] => input_data14[13].IN1
input_data14[14] => input_data14[14].IN1
input_data14[15] => input_data14[15].IN1
input_data14[16] => input_data14[16].IN1
input_data14[17] => input_data14[17].IN1
input_data14[18] => input_data14[18].IN1
input_data14[19] => input_data14[19].IN1
input_data14[20] => input_data14[20].IN1
input_data14[21] => input_data14[21].IN1
input_data14[22] => input_data14[22].IN1
input_data14[23] => input_data14[23].IN1
input_data14[24] => input_data14[24].IN1
input_data14[25] => input_data14[25].IN1
input_data14[26] => input_data14[26].IN1
input_data14[27] => input_data14[27].IN1
input_data14[28] => input_data14[28].IN1
input_data14[29] => input_data14[29].IN1
input_data14[30] => input_data14[30].IN1
input_data14[31] => input_data14[31].IN1
input_data15[0] => input_data15[0].IN1
input_data15[1] => input_data15[1].IN1
input_data15[2] => input_data15[2].IN1
input_data15[3] => input_data15[3].IN1
input_data15[4] => input_data15[4].IN1
input_data15[5] => input_data15[5].IN1
input_data15[6] => input_data15[6].IN1
input_data15[7] => input_data15[7].IN1
input_data15[8] => input_data15[8].IN1
input_data15[9] => input_data15[9].IN1
input_data15[10] => input_data15[10].IN1
input_data15[11] => input_data15[11].IN1
input_data15[12] => input_data15[12].IN1
input_data15[13] => input_data15[13].IN1
input_data15[14] => input_data15[14].IN1
input_data15[15] => input_data15[15].IN1
input_data15[16] => input_data15[16].IN1
input_data15[17] => input_data15[17].IN1
input_data15[18] => input_data15[18].IN1
input_data15[19] => input_data15[19].IN1
input_data15[20] => input_data15[20].IN1
input_data15[21] => input_data15[21].IN1
input_data15[22] => input_data15[22].IN1
input_data15[23] => input_data15[23].IN1
input_data15[24] => input_data15[24].IN1
input_data15[25] => input_data15[25].IN1
input_data15[26] => input_data15[26].IN1
input_data15[27] => input_data15[27].IN1
input_data15[28] => input_data15[28].IN1
input_data15[29] => input_data15[29].IN1
input_data15[30] => input_data15[30].IN1
input_data15[31] => input_data15[31].IN1
input_data16[0] => input_data16[0].IN1
input_data16[1] => input_data16[1].IN1
input_data16[2] => input_data16[2].IN1
input_data16[3] => input_data16[3].IN1
input_data16[4] => input_data16[4].IN1
input_data16[5] => input_data16[5].IN1
input_data16[6] => input_data16[6].IN1
input_data16[7] => input_data16[7].IN1
input_data16[8] => input_data16[8].IN1
input_data16[9] => input_data16[9].IN1
input_data16[10] => input_data16[10].IN1
input_data16[11] => input_data16[11].IN1
input_data16[12] => input_data16[12].IN1
input_data16[13] => input_data16[13].IN1
input_data16[14] => input_data16[14].IN1
input_data16[15] => input_data16[15].IN1
input_data16[16] => input_data16[16].IN1
input_data16[17] => input_data16[17].IN1
input_data16[18] => input_data16[18].IN1
input_data16[19] => input_data16[19].IN1
input_data16[20] => input_data16[20].IN1
input_data16[21] => input_data16[21].IN1
input_data16[22] => input_data16[22].IN1
input_data16[23] => input_data16[23].IN1
input_data16[24] => input_data16[24].IN1
input_data16[25] => input_data16[25].IN1
input_data16[26] => input_data16[26].IN1
input_data16[27] => input_data16[27].IN1
input_data16[28] => input_data16[28].IN1
input_data16[29] => input_data16[29].IN1
input_data16[30] => input_data16[30].IN1
input_data16[31] => input_data16[31].IN1
input_data17[0] => input_data17[0].IN1
input_data17[1] => input_data17[1].IN1
input_data17[2] => input_data17[2].IN1
input_data17[3] => input_data17[3].IN1
input_data17[4] => input_data17[4].IN1
input_data17[5] => input_data17[5].IN1
input_data17[6] => input_data17[6].IN1
input_data17[7] => input_data17[7].IN1
input_data17[8] => input_data17[8].IN1
input_data17[9] => input_data17[9].IN1
input_data17[10] => input_data17[10].IN1
input_data17[11] => input_data17[11].IN1
input_data17[12] => input_data17[12].IN1
input_data17[13] => input_data17[13].IN1
input_data17[14] => input_data17[14].IN1
input_data17[15] => input_data17[15].IN1
input_data17[16] => input_data17[16].IN1
input_data17[17] => input_data17[17].IN1
input_data17[18] => input_data17[18].IN1
input_data17[19] => input_data17[19].IN1
input_data17[20] => input_data17[20].IN1
input_data17[21] => input_data17[21].IN1
input_data17[22] => input_data17[22].IN1
input_data17[23] => input_data17[23].IN1
input_data17[24] => input_data17[24].IN1
input_data17[25] => input_data17[25].IN1
input_data17[26] => input_data17[26].IN1
input_data17[27] => input_data17[27].IN1
input_data17[28] => input_data17[28].IN1
input_data17[29] => input_data17[29].IN1
input_data17[30] => input_data17[30].IN1
input_data17[31] => input_data17[31].IN1
input_data18[0] => input_data18[0].IN1
input_data18[1] => input_data18[1].IN1
input_data18[2] => input_data18[2].IN1
input_data18[3] => input_data18[3].IN1
input_data18[4] => input_data18[4].IN1
input_data18[5] => input_data18[5].IN1
input_data18[6] => input_data18[6].IN1
input_data18[7] => input_data18[7].IN1
input_data18[8] => input_data18[8].IN1
input_data18[9] => input_data18[9].IN1
input_data18[10] => input_data18[10].IN1
input_data18[11] => input_data18[11].IN1
input_data18[12] => input_data18[12].IN1
input_data18[13] => input_data18[13].IN1
input_data18[14] => input_data18[14].IN1
input_data18[15] => input_data18[15].IN1
input_data18[16] => input_data18[16].IN1
input_data18[17] => input_data18[17].IN1
input_data18[18] => input_data18[18].IN1
input_data18[19] => input_data18[19].IN1
input_data18[20] => input_data18[20].IN1
input_data18[21] => input_data18[21].IN1
input_data18[22] => input_data18[22].IN1
input_data18[23] => input_data18[23].IN1
input_data18[24] => input_data18[24].IN1
input_data18[25] => input_data18[25].IN1
input_data18[26] => input_data18[26].IN1
input_data18[27] => input_data18[27].IN1
input_data18[28] => input_data18[28].IN1
input_data18[29] => input_data18[29].IN1
input_data18[30] => input_data18[30].IN1
input_data18[31] => input_data18[31].IN1
input_data19[0] => input_data19[0].IN1
input_data19[1] => input_data19[1].IN1
input_data19[2] => input_data19[2].IN1
input_data19[3] => input_data19[3].IN1
input_data19[4] => input_data19[4].IN1
input_data19[5] => input_data19[5].IN1
input_data19[6] => input_data19[6].IN1
input_data19[7] => input_data19[7].IN1
input_data19[8] => input_data19[8].IN1
input_data19[9] => input_data19[9].IN1
input_data19[10] => input_data19[10].IN1
input_data19[11] => input_data19[11].IN1
input_data19[12] => input_data19[12].IN1
input_data19[13] => input_data19[13].IN1
input_data19[14] => input_data19[14].IN1
input_data19[15] => input_data19[15].IN1
input_data19[16] => input_data19[16].IN1
input_data19[17] => input_data19[17].IN1
input_data19[18] => input_data19[18].IN1
input_data19[19] => input_data19[19].IN1
input_data19[20] => input_data19[20].IN1
input_data19[21] => input_data19[21].IN1
input_data19[22] => input_data19[22].IN1
input_data19[23] => input_data19[23].IN1
input_data19[24] => input_data19[24].IN1
input_data19[25] => input_data19[25].IN1
input_data19[26] => input_data19[26].IN1
input_data19[27] => input_data19[27].IN1
input_data19[28] => input_data19[28].IN1
input_data19[29] => input_data19[29].IN1
input_data19[30] => input_data19[30].IN1
input_data19[31] => input_data19[31].IN1
input_data20[0] => input_data20[0].IN1
input_data20[1] => input_data20[1].IN1
input_data20[2] => input_data20[2].IN1
input_data20[3] => input_data20[3].IN1
input_data20[4] => input_data20[4].IN1
input_data20[5] => input_data20[5].IN1
input_data20[6] => input_data20[6].IN1
input_data20[7] => input_data20[7].IN1
input_data20[8] => input_data20[8].IN1
input_data20[9] => input_data20[9].IN1
input_data20[10] => input_data20[10].IN1
input_data20[11] => input_data20[11].IN1
input_data20[12] => input_data20[12].IN1
input_data20[13] => input_data20[13].IN1
input_data20[14] => input_data20[14].IN1
input_data20[15] => input_data20[15].IN1
input_data20[16] => input_data20[16].IN1
input_data20[17] => input_data20[17].IN1
input_data20[18] => input_data20[18].IN1
input_data20[19] => input_data20[19].IN1
input_data20[20] => input_data20[20].IN1
input_data20[21] => input_data20[21].IN1
input_data20[22] => input_data20[22].IN1
input_data20[23] => input_data20[23].IN1
input_data20[24] => input_data20[24].IN1
input_data20[25] => input_data20[25].IN1
input_data20[26] => input_data20[26].IN1
input_data20[27] => input_data20[27].IN1
input_data20[28] => input_data20[28].IN1
input_data20[29] => input_data20[29].IN1
input_data20[30] => input_data20[30].IN1
input_data20[31] => input_data20[31].IN1
input_data21[0] => input_data21[0].IN1
input_data21[1] => input_data21[1].IN1
input_data21[2] => input_data21[2].IN1
input_data21[3] => input_data21[3].IN1
input_data21[4] => input_data21[4].IN1
input_data21[5] => input_data21[5].IN1
input_data21[6] => input_data21[6].IN1
input_data21[7] => input_data21[7].IN1
input_data21[8] => input_data21[8].IN1
input_data21[9] => input_data21[9].IN1
input_data21[10] => input_data21[10].IN1
input_data21[11] => input_data21[11].IN1
input_data21[12] => input_data21[12].IN1
input_data21[13] => input_data21[13].IN1
input_data21[14] => input_data21[14].IN1
input_data21[15] => input_data21[15].IN1
input_data21[16] => input_data21[16].IN1
input_data21[17] => input_data21[17].IN1
input_data21[18] => input_data21[18].IN1
input_data21[19] => input_data21[19].IN1
input_data21[20] => input_data21[20].IN1
input_data21[21] => input_data21[21].IN1
input_data21[22] => input_data21[22].IN1
input_data21[23] => input_data21[23].IN1
input_data21[24] => input_data21[24].IN1
input_data21[25] => input_data21[25].IN1
input_data21[26] => input_data21[26].IN1
input_data21[27] => input_data21[27].IN1
input_data21[28] => input_data21[28].IN1
input_data21[29] => input_data21[29].IN1
input_data21[30] => input_data21[30].IN1
input_data21[31] => input_data21[31].IN1
input_data22[0] => input_data22[0].IN1
input_data22[1] => input_data22[1].IN1
input_data22[2] => input_data22[2].IN1
input_data22[3] => input_data22[3].IN1
input_data22[4] => input_data22[4].IN1
input_data22[5] => input_data22[5].IN1
input_data22[6] => input_data22[6].IN1
input_data22[7] => input_data22[7].IN1
input_data22[8] => input_data22[8].IN1
input_data22[9] => input_data22[9].IN1
input_data22[10] => input_data22[10].IN1
input_data22[11] => input_data22[11].IN1
input_data22[12] => input_data22[12].IN1
input_data22[13] => input_data22[13].IN1
input_data22[14] => input_data22[14].IN1
input_data22[15] => input_data22[15].IN1
input_data22[16] => input_data22[16].IN1
input_data22[17] => input_data22[17].IN1
input_data22[18] => input_data22[18].IN1
input_data22[19] => input_data22[19].IN1
input_data22[20] => input_data22[20].IN1
input_data22[21] => input_data22[21].IN1
input_data22[22] => input_data22[22].IN1
input_data22[23] => input_data22[23].IN1
input_data22[24] => input_data22[24].IN1
input_data22[25] => input_data22[25].IN1
input_data22[26] => input_data22[26].IN1
input_data22[27] => input_data22[27].IN1
input_data22[28] => input_data22[28].IN1
input_data22[29] => input_data22[29].IN1
input_data22[30] => input_data22[30].IN1
input_data22[31] => input_data22[31].IN1
input_data23[0] => input_data23[0].IN1
input_data23[1] => input_data23[1].IN1
input_data23[2] => input_data23[2].IN1
input_data23[3] => input_data23[3].IN1
input_data23[4] => input_data23[4].IN1
input_data23[5] => input_data23[5].IN1
input_data23[6] => input_data23[6].IN1
input_data23[7] => input_data23[7].IN1
input_data23[8] => input_data23[8].IN1
input_data23[9] => input_data23[9].IN1
input_data23[10] => input_data23[10].IN1
input_data23[11] => input_data23[11].IN1
input_data23[12] => input_data23[12].IN1
input_data23[13] => input_data23[13].IN1
input_data23[14] => input_data23[14].IN1
input_data23[15] => input_data23[15].IN1
input_data23[16] => input_data23[16].IN1
input_data23[17] => input_data23[17].IN1
input_data23[18] => input_data23[18].IN1
input_data23[19] => input_data23[19].IN1
input_data23[20] => input_data23[20].IN1
input_data23[21] => input_data23[21].IN1
input_data23[22] => input_data23[22].IN1
input_data23[23] => input_data23[23].IN1
input_data23[24] => input_data23[24].IN1
input_data23[25] => input_data23[25].IN1
input_data23[26] => input_data23[26].IN1
input_data23[27] => input_data23[27].IN1
input_data23[28] => input_data23[28].IN1
input_data23[29] => input_data23[29].IN1
input_data23[30] => input_data23[30].IN1
input_data23[31] => input_data23[31].IN1
input_data24[0] => input_data24[0].IN1
input_data24[1] => input_data24[1].IN1
input_data24[2] => input_data24[2].IN1
input_data24[3] => input_data24[3].IN1
input_data24[4] => input_data24[4].IN1
input_data24[5] => input_data24[5].IN1
input_data24[6] => input_data24[6].IN1
input_data24[7] => input_data24[7].IN1
input_data24[8] => input_data24[8].IN1
input_data24[9] => input_data24[9].IN1
input_data24[10] => input_data24[10].IN1
input_data24[11] => input_data24[11].IN1
input_data24[12] => input_data24[12].IN1
input_data24[13] => input_data24[13].IN1
input_data24[14] => input_data24[14].IN1
input_data24[15] => input_data24[15].IN1
input_data24[16] => input_data24[16].IN1
input_data24[17] => input_data24[17].IN1
input_data24[18] => input_data24[18].IN1
input_data24[19] => input_data24[19].IN1
input_data24[20] => input_data24[20].IN1
input_data24[21] => input_data24[21].IN1
input_data24[22] => input_data24[22].IN1
input_data24[23] => input_data24[23].IN1
input_data24[24] => input_data24[24].IN1
input_data24[25] => input_data24[25].IN1
input_data24[26] => input_data24[26].IN1
input_data24[27] => input_data24[27].IN1
input_data24[28] => input_data24[28].IN1
input_data24[29] => input_data24[29].IN1
input_data24[30] => input_data24[30].IN1
input_data24[31] => input_data24[31].IN1
input_data25[0] => input_data25[0].IN1
input_data25[1] => input_data25[1].IN1
input_data25[2] => input_data25[2].IN1
input_data25[3] => input_data25[3].IN1
input_data25[4] => input_data25[4].IN1
input_data25[5] => input_data25[5].IN1
input_data25[6] => input_data25[6].IN1
input_data25[7] => input_data25[7].IN1
input_data25[8] => input_data25[8].IN1
input_data25[9] => input_data25[9].IN1
input_data25[10] => input_data25[10].IN1
input_data25[11] => input_data25[11].IN1
input_data25[12] => input_data25[12].IN1
input_data25[13] => input_data25[13].IN1
input_data25[14] => input_data25[14].IN1
input_data25[15] => input_data25[15].IN1
input_data25[16] => input_data25[16].IN1
input_data25[17] => input_data25[17].IN1
input_data25[18] => input_data25[18].IN1
input_data25[19] => input_data25[19].IN1
input_data25[20] => input_data25[20].IN1
input_data25[21] => input_data25[21].IN1
input_data25[22] => input_data25[22].IN1
input_data25[23] => input_data25[23].IN1
input_data25[24] => input_data25[24].IN1
input_data25[25] => input_data25[25].IN1
input_data25[26] => input_data25[26].IN1
input_data25[27] => input_data25[27].IN1
input_data25[28] => input_data25[28].IN1
input_data25[29] => input_data25[29].IN1
input_data25[30] => input_data25[30].IN1
input_data25[31] => input_data25[31].IN1
input_data26[0] => input_data26[0].IN1
input_data26[1] => input_data26[1].IN1
input_data26[2] => input_data26[2].IN1
input_data26[3] => input_data26[3].IN1
input_data26[4] => input_data26[4].IN1
input_data26[5] => input_data26[5].IN1
input_data26[6] => input_data26[6].IN1
input_data26[7] => input_data26[7].IN1
input_data26[8] => input_data26[8].IN1
input_data26[9] => input_data26[9].IN1
input_data26[10] => input_data26[10].IN1
input_data26[11] => input_data26[11].IN1
input_data26[12] => input_data26[12].IN1
input_data26[13] => input_data26[13].IN1
input_data26[14] => input_data26[14].IN1
input_data26[15] => input_data26[15].IN1
input_data26[16] => input_data26[16].IN1
input_data26[17] => input_data26[17].IN1
input_data26[18] => input_data26[18].IN1
input_data26[19] => input_data26[19].IN1
input_data26[20] => input_data26[20].IN1
input_data26[21] => input_data26[21].IN1
input_data26[22] => input_data26[22].IN1
input_data26[23] => input_data26[23].IN1
input_data26[24] => input_data26[24].IN1
input_data26[25] => input_data26[25].IN1
input_data26[26] => input_data26[26].IN1
input_data26[27] => input_data26[27].IN1
input_data26[28] => input_data26[28].IN1
input_data26[29] => input_data26[29].IN1
input_data26[30] => input_data26[30].IN1
input_data26[31] => input_data26[31].IN1
input_data27[0] => input_data27[0].IN1
input_data27[1] => input_data27[1].IN1
input_data27[2] => input_data27[2].IN1
input_data27[3] => input_data27[3].IN1
input_data27[4] => input_data27[4].IN1
input_data27[5] => input_data27[5].IN1
input_data27[6] => input_data27[6].IN1
input_data27[7] => input_data27[7].IN1
input_data27[8] => input_data27[8].IN1
input_data27[9] => input_data27[9].IN1
input_data27[10] => input_data27[10].IN1
input_data27[11] => input_data27[11].IN1
input_data27[12] => input_data27[12].IN1
input_data27[13] => input_data27[13].IN1
input_data27[14] => input_data27[14].IN1
input_data27[15] => input_data27[15].IN1
input_data27[16] => input_data27[16].IN1
input_data27[17] => input_data27[17].IN1
input_data27[18] => input_data27[18].IN1
input_data27[19] => input_data27[19].IN1
input_data27[20] => input_data27[20].IN1
input_data27[21] => input_data27[21].IN1
input_data27[22] => input_data27[22].IN1
input_data27[23] => input_data27[23].IN1
input_data27[24] => input_data27[24].IN1
input_data27[25] => input_data27[25].IN1
input_data27[26] => input_data27[26].IN1
input_data27[27] => input_data27[27].IN1
input_data27[28] => input_data27[28].IN1
input_data27[29] => input_data27[29].IN1
input_data27[30] => input_data27[30].IN1
input_data27[31] => input_data27[31].IN1
input_data28[0] => input_data28[0].IN1
input_data28[1] => input_data28[1].IN1
input_data28[2] => input_data28[2].IN1
input_data28[3] => input_data28[3].IN1
input_data28[4] => input_data28[4].IN1
input_data28[5] => input_data28[5].IN1
input_data28[6] => input_data28[6].IN1
input_data28[7] => input_data28[7].IN1
input_data28[8] => input_data28[8].IN1
input_data28[9] => input_data28[9].IN1
input_data28[10] => input_data28[10].IN1
input_data28[11] => input_data28[11].IN1
input_data28[12] => input_data28[12].IN1
input_data28[13] => input_data28[13].IN1
input_data28[14] => input_data28[14].IN1
input_data28[15] => input_data28[15].IN1
input_data28[16] => input_data28[16].IN1
input_data28[17] => input_data28[17].IN1
input_data28[18] => input_data28[18].IN1
input_data28[19] => input_data28[19].IN1
input_data28[20] => input_data28[20].IN1
input_data28[21] => input_data28[21].IN1
input_data28[22] => input_data28[22].IN1
input_data28[23] => input_data28[23].IN1
input_data28[24] => input_data28[24].IN1
input_data28[25] => input_data28[25].IN1
input_data28[26] => input_data28[26].IN1
input_data28[27] => input_data28[27].IN1
input_data28[28] => input_data28[28].IN1
input_data28[29] => input_data28[29].IN1
input_data28[30] => input_data28[30].IN1
input_data28[31] => input_data28[31].IN1
input_data29[0] => input_data29[0].IN1
input_data29[1] => input_data29[1].IN1
input_data29[2] => input_data29[2].IN1
input_data29[3] => input_data29[3].IN1
input_data29[4] => input_data29[4].IN1
input_data29[5] => input_data29[5].IN1
input_data29[6] => input_data29[6].IN1
input_data29[7] => input_data29[7].IN1
input_data29[8] => input_data29[8].IN1
input_data29[9] => input_data29[9].IN1
input_data29[10] => input_data29[10].IN1
input_data29[11] => input_data29[11].IN1
input_data29[12] => input_data29[12].IN1
input_data29[13] => input_data29[13].IN1
input_data29[14] => input_data29[14].IN1
input_data29[15] => input_data29[15].IN1
input_data29[16] => input_data29[16].IN1
input_data29[17] => input_data29[17].IN1
input_data29[18] => input_data29[18].IN1
input_data29[19] => input_data29[19].IN1
input_data29[20] => input_data29[20].IN1
input_data29[21] => input_data29[21].IN1
input_data29[22] => input_data29[22].IN1
input_data29[23] => input_data29[23].IN1
input_data29[24] => input_data29[24].IN1
input_data29[25] => input_data29[25].IN1
input_data29[26] => input_data29[26].IN1
input_data29[27] => input_data29[27].IN1
input_data29[28] => input_data29[28].IN1
input_data29[29] => input_data29[29].IN1
input_data29[30] => input_data29[30].IN1
input_data29[31] => input_data29[31].IN1
input_data30[0] => input_data30[0].IN1
input_data30[1] => input_data30[1].IN1
input_data30[2] => input_data30[2].IN1
input_data30[3] => input_data30[3].IN1
input_data30[4] => input_data30[4].IN1
input_data30[5] => input_data30[5].IN1
input_data30[6] => input_data30[6].IN1
input_data30[7] => input_data30[7].IN1
input_data30[8] => input_data30[8].IN1
input_data30[9] => input_data30[9].IN1
input_data30[10] => input_data30[10].IN1
input_data30[11] => input_data30[11].IN1
input_data30[12] => input_data30[12].IN1
input_data30[13] => input_data30[13].IN1
input_data30[14] => input_data30[14].IN1
input_data30[15] => input_data30[15].IN1
input_data30[16] => input_data30[16].IN1
input_data30[17] => input_data30[17].IN1
input_data30[18] => input_data30[18].IN1
input_data30[19] => input_data30[19].IN1
input_data30[20] => input_data30[20].IN1
input_data30[21] => input_data30[21].IN1
input_data30[22] => input_data30[22].IN1
input_data30[23] => input_data30[23].IN1
input_data30[24] => input_data30[24].IN1
input_data30[25] => input_data30[25].IN1
input_data30[26] => input_data30[26].IN1
input_data30[27] => input_data30[27].IN1
input_data30[28] => input_data30[28].IN1
input_data30[29] => input_data30[29].IN1
input_data30[30] => input_data30[30].IN1
input_data30[31] => input_data30[31].IN1
input_data31[0] => input_data31[0].IN1
input_data31[1] => input_data31[1].IN1
input_data31[2] => input_data31[2].IN1
input_data31[3] => input_data31[3].IN1
input_data31[4] => input_data31[4].IN1
input_data31[5] => input_data31[5].IN1
input_data31[6] => input_data31[6].IN1
input_data31[7] => input_data31[7].IN1
input_data31[8] => input_data31[8].IN1
input_data31[9] => input_data31[9].IN1
input_data31[10] => input_data31[10].IN1
input_data31[11] => input_data31[11].IN1
input_data31[12] => input_data31[12].IN1
input_data31[13] => input_data31[13].IN1
input_data31[14] => input_data31[14].IN1
input_data31[15] => input_data31[15].IN1
input_data31[16] => input_data31[16].IN1
input_data31[17] => input_data31[17].IN1
input_data31[18] => input_data31[18].IN1
input_data31[19] => input_data31[19].IN1
input_data31[20] => input_data31[20].IN1
input_data31[21] => input_data31[21].IN1
input_data31[22] => input_data31[22].IN1
input_data31[23] => input_data31[23].IN1
input_data31[24] => input_data31[24].IN1
input_data31[25] => input_data31[25].IN1
input_data31[26] => input_data31[26].IN1
input_data31[27] => input_data31[27].IN1
input_data31[28] => input_data31[28].IN1
input_data31[29] => input_data31[29].IN1
input_data31[30] => input_data31[30].IN1
input_data31[31] => input_data31[31].IN1
input_data32[0] => input_data32[0].IN1
input_data32[1] => input_data32[1].IN1
input_data32[2] => input_data32[2].IN1
input_data32[3] => input_data32[3].IN1
input_data32[4] => input_data32[4].IN1
input_data32[5] => input_data32[5].IN1
input_data32[6] => input_data32[6].IN1
input_data32[7] => input_data32[7].IN1
input_data32[8] => input_data32[8].IN1
input_data32[9] => input_data32[9].IN1
input_data32[10] => input_data32[10].IN1
input_data32[11] => input_data32[11].IN1
input_data32[12] => input_data32[12].IN1
input_data32[13] => input_data32[13].IN1
input_data32[14] => input_data32[14].IN1
input_data32[15] => input_data32[15].IN1
input_data32[16] => input_data32[16].IN1
input_data32[17] => input_data32[17].IN1
input_data32[18] => input_data32[18].IN1
input_data32[19] => input_data32[19].IN1
input_data32[20] => input_data32[20].IN1
input_data32[21] => input_data32[21].IN1
input_data32[22] => input_data32[22].IN1
input_data32[23] => input_data32[23].IN1
input_data32[24] => input_data32[24].IN1
input_data32[25] => input_data32[25].IN1
input_data32[26] => input_data32[26].IN1
input_data32[27] => input_data32[27].IN1
input_data32[28] => input_data32[28].IN1
input_data32[29] => input_data32[29].IN1
input_data32[30] => input_data32[30].IN1
input_data32[31] => input_data32[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3.port2
output_data[1] <= my_32bit2to1_mux:mux3.port2
output_data[2] <= my_32bit2to1_mux:mux3.port2
output_data[3] <= my_32bit2to1_mux:mux3.port2
output_data[4] <= my_32bit2to1_mux:mux3.port2
output_data[5] <= my_32bit2to1_mux:mux3.port2
output_data[6] <= my_32bit2to1_mux:mux3.port2
output_data[7] <= my_32bit2to1_mux:mux3.port2
output_data[8] <= my_32bit2to1_mux:mux3.port2
output_data[9] <= my_32bit2to1_mux:mux3.port2
output_data[10] <= my_32bit2to1_mux:mux3.port2
output_data[11] <= my_32bit2to1_mux:mux3.port2
output_data[12] <= my_32bit2to1_mux:mux3.port2
output_data[13] <= my_32bit2to1_mux:mux3.port2
output_data[14] <= my_32bit2to1_mux:mux3.port2
output_data[15] <= my_32bit2to1_mux:mux3.port2
output_data[16] <= my_32bit2to1_mux:mux3.port2
output_data[17] <= my_32bit2to1_mux:mux3.port2
output_data[18] <= my_32bit2to1_mux:mux3.port2
output_data[19] <= my_32bit2to1_mux:mux3.port2
output_data[20] <= my_32bit2to1_mux:mux3.port2
output_data[21] <= my_32bit2to1_mux:mux3.port2
output_data[22] <= my_32bit2to1_mux:mux3.port2
output_data[23] <= my_32bit2to1_mux:mux3.port2
output_data[24] <= my_32bit2to1_mux:mux3.port2
output_data[25] <= my_32bit2to1_mux:mux3.port2
output_data[26] <= my_32bit2to1_mux:mux3.port2
output_data[27] <= my_32bit2to1_mux:mux3.port2
output_data[28] <= my_32bit2to1_mux:mux3.port2
output_data[29] <= my_32bit2to1_mux:mux3.port2
output_data[30] <= my_32bit2to1_mux:mux3.port2
output_data[31] <= my_32bit2to1_mux:mux3.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN2
select_signal[3] => select_signal[3].IN2
select_signal[4] => select_signal[4].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
input_data9[0] => input_data9[0].IN1
input_data9[1] => input_data9[1].IN1
input_data9[2] => input_data9[2].IN1
input_data9[3] => input_data9[3].IN1
input_data9[4] => input_data9[4].IN1
input_data9[5] => input_data9[5].IN1
input_data9[6] => input_data9[6].IN1
input_data9[7] => input_data9[7].IN1
input_data9[8] => input_data9[8].IN1
input_data9[9] => input_data9[9].IN1
input_data9[10] => input_data9[10].IN1
input_data9[11] => input_data9[11].IN1
input_data9[12] => input_data9[12].IN1
input_data9[13] => input_data9[13].IN1
input_data9[14] => input_data9[14].IN1
input_data9[15] => input_data9[15].IN1
input_data9[16] => input_data9[16].IN1
input_data9[17] => input_data9[17].IN1
input_data9[18] => input_data9[18].IN1
input_data9[19] => input_data9[19].IN1
input_data9[20] => input_data9[20].IN1
input_data9[21] => input_data9[21].IN1
input_data9[22] => input_data9[22].IN1
input_data9[23] => input_data9[23].IN1
input_data9[24] => input_data9[24].IN1
input_data9[25] => input_data9[25].IN1
input_data9[26] => input_data9[26].IN1
input_data9[27] => input_data9[27].IN1
input_data9[28] => input_data9[28].IN1
input_data9[29] => input_data9[29].IN1
input_data9[30] => input_data9[30].IN1
input_data9[31] => input_data9[31].IN1
input_data10[0] => input_data10[0].IN1
input_data10[1] => input_data10[1].IN1
input_data10[2] => input_data10[2].IN1
input_data10[3] => input_data10[3].IN1
input_data10[4] => input_data10[4].IN1
input_data10[5] => input_data10[5].IN1
input_data10[6] => input_data10[6].IN1
input_data10[7] => input_data10[7].IN1
input_data10[8] => input_data10[8].IN1
input_data10[9] => input_data10[9].IN1
input_data10[10] => input_data10[10].IN1
input_data10[11] => input_data10[11].IN1
input_data10[12] => input_data10[12].IN1
input_data10[13] => input_data10[13].IN1
input_data10[14] => input_data10[14].IN1
input_data10[15] => input_data10[15].IN1
input_data10[16] => input_data10[16].IN1
input_data10[17] => input_data10[17].IN1
input_data10[18] => input_data10[18].IN1
input_data10[19] => input_data10[19].IN1
input_data10[20] => input_data10[20].IN1
input_data10[21] => input_data10[21].IN1
input_data10[22] => input_data10[22].IN1
input_data10[23] => input_data10[23].IN1
input_data10[24] => input_data10[24].IN1
input_data10[25] => input_data10[25].IN1
input_data10[26] => input_data10[26].IN1
input_data10[27] => input_data10[27].IN1
input_data10[28] => input_data10[28].IN1
input_data10[29] => input_data10[29].IN1
input_data10[30] => input_data10[30].IN1
input_data10[31] => input_data10[31].IN1
input_data11[0] => input_data11[0].IN1
input_data11[1] => input_data11[1].IN1
input_data11[2] => input_data11[2].IN1
input_data11[3] => input_data11[3].IN1
input_data11[4] => input_data11[4].IN1
input_data11[5] => input_data11[5].IN1
input_data11[6] => input_data11[6].IN1
input_data11[7] => input_data11[7].IN1
input_data11[8] => input_data11[8].IN1
input_data11[9] => input_data11[9].IN1
input_data11[10] => input_data11[10].IN1
input_data11[11] => input_data11[11].IN1
input_data11[12] => input_data11[12].IN1
input_data11[13] => input_data11[13].IN1
input_data11[14] => input_data11[14].IN1
input_data11[15] => input_data11[15].IN1
input_data11[16] => input_data11[16].IN1
input_data11[17] => input_data11[17].IN1
input_data11[18] => input_data11[18].IN1
input_data11[19] => input_data11[19].IN1
input_data11[20] => input_data11[20].IN1
input_data11[21] => input_data11[21].IN1
input_data11[22] => input_data11[22].IN1
input_data11[23] => input_data11[23].IN1
input_data11[24] => input_data11[24].IN1
input_data11[25] => input_data11[25].IN1
input_data11[26] => input_data11[26].IN1
input_data11[27] => input_data11[27].IN1
input_data11[28] => input_data11[28].IN1
input_data11[29] => input_data11[29].IN1
input_data11[30] => input_data11[30].IN1
input_data11[31] => input_data11[31].IN1
input_data12[0] => input_data12[0].IN1
input_data12[1] => input_data12[1].IN1
input_data12[2] => input_data12[2].IN1
input_data12[3] => input_data12[3].IN1
input_data12[4] => input_data12[4].IN1
input_data12[5] => input_data12[5].IN1
input_data12[6] => input_data12[6].IN1
input_data12[7] => input_data12[7].IN1
input_data12[8] => input_data12[8].IN1
input_data12[9] => input_data12[9].IN1
input_data12[10] => input_data12[10].IN1
input_data12[11] => input_data12[11].IN1
input_data12[12] => input_data12[12].IN1
input_data12[13] => input_data12[13].IN1
input_data12[14] => input_data12[14].IN1
input_data12[15] => input_data12[15].IN1
input_data12[16] => input_data12[16].IN1
input_data12[17] => input_data12[17].IN1
input_data12[18] => input_data12[18].IN1
input_data12[19] => input_data12[19].IN1
input_data12[20] => input_data12[20].IN1
input_data12[21] => input_data12[21].IN1
input_data12[22] => input_data12[22].IN1
input_data12[23] => input_data12[23].IN1
input_data12[24] => input_data12[24].IN1
input_data12[25] => input_data12[25].IN1
input_data12[26] => input_data12[26].IN1
input_data12[27] => input_data12[27].IN1
input_data12[28] => input_data12[28].IN1
input_data12[29] => input_data12[29].IN1
input_data12[30] => input_data12[30].IN1
input_data12[31] => input_data12[31].IN1
input_data13[0] => input_data13[0].IN1
input_data13[1] => input_data13[1].IN1
input_data13[2] => input_data13[2].IN1
input_data13[3] => input_data13[3].IN1
input_data13[4] => input_data13[4].IN1
input_data13[5] => input_data13[5].IN1
input_data13[6] => input_data13[6].IN1
input_data13[7] => input_data13[7].IN1
input_data13[8] => input_data13[8].IN1
input_data13[9] => input_data13[9].IN1
input_data13[10] => input_data13[10].IN1
input_data13[11] => input_data13[11].IN1
input_data13[12] => input_data13[12].IN1
input_data13[13] => input_data13[13].IN1
input_data13[14] => input_data13[14].IN1
input_data13[15] => input_data13[15].IN1
input_data13[16] => input_data13[16].IN1
input_data13[17] => input_data13[17].IN1
input_data13[18] => input_data13[18].IN1
input_data13[19] => input_data13[19].IN1
input_data13[20] => input_data13[20].IN1
input_data13[21] => input_data13[21].IN1
input_data13[22] => input_data13[22].IN1
input_data13[23] => input_data13[23].IN1
input_data13[24] => input_data13[24].IN1
input_data13[25] => input_data13[25].IN1
input_data13[26] => input_data13[26].IN1
input_data13[27] => input_data13[27].IN1
input_data13[28] => input_data13[28].IN1
input_data13[29] => input_data13[29].IN1
input_data13[30] => input_data13[30].IN1
input_data13[31] => input_data13[31].IN1
input_data14[0] => input_data14[0].IN1
input_data14[1] => input_data14[1].IN1
input_data14[2] => input_data14[2].IN1
input_data14[3] => input_data14[3].IN1
input_data14[4] => input_data14[4].IN1
input_data14[5] => input_data14[5].IN1
input_data14[6] => input_data14[6].IN1
input_data14[7] => input_data14[7].IN1
input_data14[8] => input_data14[8].IN1
input_data14[9] => input_data14[9].IN1
input_data14[10] => input_data14[10].IN1
input_data14[11] => input_data14[11].IN1
input_data14[12] => input_data14[12].IN1
input_data14[13] => input_data14[13].IN1
input_data14[14] => input_data14[14].IN1
input_data14[15] => input_data14[15].IN1
input_data14[16] => input_data14[16].IN1
input_data14[17] => input_data14[17].IN1
input_data14[18] => input_data14[18].IN1
input_data14[19] => input_data14[19].IN1
input_data14[20] => input_data14[20].IN1
input_data14[21] => input_data14[21].IN1
input_data14[22] => input_data14[22].IN1
input_data14[23] => input_data14[23].IN1
input_data14[24] => input_data14[24].IN1
input_data14[25] => input_data14[25].IN1
input_data14[26] => input_data14[26].IN1
input_data14[27] => input_data14[27].IN1
input_data14[28] => input_data14[28].IN1
input_data14[29] => input_data14[29].IN1
input_data14[30] => input_data14[30].IN1
input_data14[31] => input_data14[31].IN1
input_data15[0] => input_data15[0].IN1
input_data15[1] => input_data15[1].IN1
input_data15[2] => input_data15[2].IN1
input_data15[3] => input_data15[3].IN1
input_data15[4] => input_data15[4].IN1
input_data15[5] => input_data15[5].IN1
input_data15[6] => input_data15[6].IN1
input_data15[7] => input_data15[7].IN1
input_data15[8] => input_data15[8].IN1
input_data15[9] => input_data15[9].IN1
input_data15[10] => input_data15[10].IN1
input_data15[11] => input_data15[11].IN1
input_data15[12] => input_data15[12].IN1
input_data15[13] => input_data15[13].IN1
input_data15[14] => input_data15[14].IN1
input_data15[15] => input_data15[15].IN1
input_data15[16] => input_data15[16].IN1
input_data15[17] => input_data15[17].IN1
input_data15[18] => input_data15[18].IN1
input_data15[19] => input_data15[19].IN1
input_data15[20] => input_data15[20].IN1
input_data15[21] => input_data15[21].IN1
input_data15[22] => input_data15[22].IN1
input_data15[23] => input_data15[23].IN1
input_data15[24] => input_data15[24].IN1
input_data15[25] => input_data15[25].IN1
input_data15[26] => input_data15[26].IN1
input_data15[27] => input_data15[27].IN1
input_data15[28] => input_data15[28].IN1
input_data15[29] => input_data15[29].IN1
input_data15[30] => input_data15[30].IN1
input_data15[31] => input_data15[31].IN1
input_data16[0] => input_data16[0].IN1
input_data16[1] => input_data16[1].IN1
input_data16[2] => input_data16[2].IN1
input_data16[3] => input_data16[3].IN1
input_data16[4] => input_data16[4].IN1
input_data16[5] => input_data16[5].IN1
input_data16[6] => input_data16[6].IN1
input_data16[7] => input_data16[7].IN1
input_data16[8] => input_data16[8].IN1
input_data16[9] => input_data16[9].IN1
input_data16[10] => input_data16[10].IN1
input_data16[11] => input_data16[11].IN1
input_data16[12] => input_data16[12].IN1
input_data16[13] => input_data16[13].IN1
input_data16[14] => input_data16[14].IN1
input_data16[15] => input_data16[15].IN1
input_data16[16] => input_data16[16].IN1
input_data16[17] => input_data16[17].IN1
input_data16[18] => input_data16[18].IN1
input_data16[19] => input_data16[19].IN1
input_data16[20] => input_data16[20].IN1
input_data16[21] => input_data16[21].IN1
input_data16[22] => input_data16[22].IN1
input_data16[23] => input_data16[23].IN1
input_data16[24] => input_data16[24].IN1
input_data16[25] => input_data16[25].IN1
input_data16[26] => input_data16[26].IN1
input_data16[27] => input_data16[27].IN1
input_data16[28] => input_data16[28].IN1
input_data16[29] => input_data16[29].IN1
input_data16[30] => input_data16[30].IN1
input_data16[31] => input_data16[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3.port2
output_data[1] <= my_32bit2to1_mux:mux3.port2
output_data[2] <= my_32bit2to1_mux:mux3.port2
output_data[3] <= my_32bit2to1_mux:mux3.port2
output_data[4] <= my_32bit2to1_mux:mux3.port2
output_data[5] <= my_32bit2to1_mux:mux3.port2
output_data[6] <= my_32bit2to1_mux:mux3.port2
output_data[7] <= my_32bit2to1_mux:mux3.port2
output_data[8] <= my_32bit2to1_mux:mux3.port2
output_data[9] <= my_32bit2to1_mux:mux3.port2
output_data[10] <= my_32bit2to1_mux:mux3.port2
output_data[11] <= my_32bit2to1_mux:mux3.port2
output_data[12] <= my_32bit2to1_mux:mux3.port2
output_data[13] <= my_32bit2to1_mux:mux3.port2
output_data[14] <= my_32bit2to1_mux:mux3.port2
output_data[15] <= my_32bit2to1_mux:mux3.port2
output_data[16] <= my_32bit2to1_mux:mux3.port2
output_data[17] <= my_32bit2to1_mux:mux3.port2
output_data[18] <= my_32bit2to1_mux:mux3.port2
output_data[19] <= my_32bit2to1_mux:mux3.port2
output_data[20] <= my_32bit2to1_mux:mux3.port2
output_data[21] <= my_32bit2to1_mux:mux3.port2
output_data[22] <= my_32bit2to1_mux:mux3.port2
output_data[23] <= my_32bit2to1_mux:mux3.port2
output_data[24] <= my_32bit2to1_mux:mux3.port2
output_data[25] <= my_32bit2to1_mux:mux3.port2
output_data[26] <= my_32bit2to1_mux:mux3.port2
output_data[27] <= my_32bit2to1_mux:mux3.port2
output_data[28] <= my_32bit2to1_mux:mux3.port2
output_data[29] <= my_32bit2to1_mux:mux3.port2
output_data[30] <= my_32bit2to1_mux:mux3.port2
output_data[31] <= my_32bit2to1_mux:mux3.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN2
select_signal[3] => select_signal[3].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3a.port2
output_data[1] <= my_32bit2to1_mux:mux3a.port2
output_data[2] <= my_32bit2to1_mux:mux3a.port2
output_data[3] <= my_32bit2to1_mux:mux3a.port2
output_data[4] <= my_32bit2to1_mux:mux3a.port2
output_data[5] <= my_32bit2to1_mux:mux3a.port2
output_data[6] <= my_32bit2to1_mux:mux3a.port2
output_data[7] <= my_32bit2to1_mux:mux3a.port2
output_data[8] <= my_32bit2to1_mux:mux3a.port2
output_data[9] <= my_32bit2to1_mux:mux3a.port2
output_data[10] <= my_32bit2to1_mux:mux3a.port2
output_data[11] <= my_32bit2to1_mux:mux3a.port2
output_data[12] <= my_32bit2to1_mux:mux3a.port2
output_data[13] <= my_32bit2to1_mux:mux3a.port2
output_data[14] <= my_32bit2to1_mux:mux3a.port2
output_data[15] <= my_32bit2to1_mux:mux3a.port2
output_data[16] <= my_32bit2to1_mux:mux3a.port2
output_data[17] <= my_32bit2to1_mux:mux3a.port2
output_data[18] <= my_32bit2to1_mux:mux3a.port2
output_data[19] <= my_32bit2to1_mux:mux3a.port2
output_data[20] <= my_32bit2to1_mux:mux3a.port2
output_data[21] <= my_32bit2to1_mux:mux3a.port2
output_data[22] <= my_32bit2to1_mux:mux3a.port2
output_data[23] <= my_32bit2to1_mux:mux3a.port2
output_data[24] <= my_32bit2to1_mux:mux3a.port2
output_data[25] <= my_32bit2to1_mux:mux3a.port2
output_data[26] <= my_32bit2to1_mux:mux3a.port2
output_data[27] <= my_32bit2to1_mux:mux3a.port2
output_data[28] <= my_32bit2to1_mux:mux3a.port2
output_data[29] <= my_32bit2to1_mux:mux3a.port2
output_data[30] <= my_32bit2to1_mux:mux3a.port2
output_data[31] <= my_32bit2to1_mux:mux3a.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit2to1_mux:mux3a
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3a.port2
output_data[1] <= my_32bit2to1_mux:mux3a.port2
output_data[2] <= my_32bit2to1_mux:mux3a.port2
output_data[3] <= my_32bit2to1_mux:mux3a.port2
output_data[4] <= my_32bit2to1_mux:mux3a.port2
output_data[5] <= my_32bit2to1_mux:mux3a.port2
output_data[6] <= my_32bit2to1_mux:mux3a.port2
output_data[7] <= my_32bit2to1_mux:mux3a.port2
output_data[8] <= my_32bit2to1_mux:mux3a.port2
output_data[9] <= my_32bit2to1_mux:mux3a.port2
output_data[10] <= my_32bit2to1_mux:mux3a.port2
output_data[11] <= my_32bit2to1_mux:mux3a.port2
output_data[12] <= my_32bit2to1_mux:mux3a.port2
output_data[13] <= my_32bit2to1_mux:mux3a.port2
output_data[14] <= my_32bit2to1_mux:mux3a.port2
output_data[15] <= my_32bit2to1_mux:mux3a.port2
output_data[16] <= my_32bit2to1_mux:mux3a.port2
output_data[17] <= my_32bit2to1_mux:mux3a.port2
output_data[18] <= my_32bit2to1_mux:mux3a.port2
output_data[19] <= my_32bit2to1_mux:mux3a.port2
output_data[20] <= my_32bit2to1_mux:mux3a.port2
output_data[21] <= my_32bit2to1_mux:mux3a.port2
output_data[22] <= my_32bit2to1_mux:mux3a.port2
output_data[23] <= my_32bit2to1_mux:mux3a.port2
output_data[24] <= my_32bit2to1_mux:mux3a.port2
output_data[25] <= my_32bit2to1_mux:mux3a.port2
output_data[26] <= my_32bit2to1_mux:mux3a.port2
output_data[27] <= my_32bit2to1_mux:mux3a.port2
output_data[28] <= my_32bit2to1_mux:mux3a.port2
output_data[29] <= my_32bit2to1_mux:mux3a.port2
output_data[30] <= my_32bit2to1_mux:mux3a.port2
output_data[31] <= my_32bit2to1_mux:mux3a.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit2to1_mux:mux3a
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux1|my_32bit2to1_mux:mux3
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
input_data9[0] => input_data9[0].IN1
input_data9[1] => input_data9[1].IN1
input_data9[2] => input_data9[2].IN1
input_data9[3] => input_data9[3].IN1
input_data9[4] => input_data9[4].IN1
input_data9[5] => input_data9[5].IN1
input_data9[6] => input_data9[6].IN1
input_data9[7] => input_data9[7].IN1
input_data9[8] => input_data9[8].IN1
input_data9[9] => input_data9[9].IN1
input_data9[10] => input_data9[10].IN1
input_data9[11] => input_data9[11].IN1
input_data9[12] => input_data9[12].IN1
input_data9[13] => input_data9[13].IN1
input_data9[14] => input_data9[14].IN1
input_data9[15] => input_data9[15].IN1
input_data9[16] => input_data9[16].IN1
input_data9[17] => input_data9[17].IN1
input_data9[18] => input_data9[18].IN1
input_data9[19] => input_data9[19].IN1
input_data9[20] => input_data9[20].IN1
input_data9[21] => input_data9[21].IN1
input_data9[22] => input_data9[22].IN1
input_data9[23] => input_data9[23].IN1
input_data9[24] => input_data9[24].IN1
input_data9[25] => input_data9[25].IN1
input_data9[26] => input_data9[26].IN1
input_data9[27] => input_data9[27].IN1
input_data9[28] => input_data9[28].IN1
input_data9[29] => input_data9[29].IN1
input_data9[30] => input_data9[30].IN1
input_data9[31] => input_data9[31].IN1
input_data10[0] => input_data10[0].IN1
input_data10[1] => input_data10[1].IN1
input_data10[2] => input_data10[2].IN1
input_data10[3] => input_data10[3].IN1
input_data10[4] => input_data10[4].IN1
input_data10[5] => input_data10[5].IN1
input_data10[6] => input_data10[6].IN1
input_data10[7] => input_data10[7].IN1
input_data10[8] => input_data10[8].IN1
input_data10[9] => input_data10[9].IN1
input_data10[10] => input_data10[10].IN1
input_data10[11] => input_data10[11].IN1
input_data10[12] => input_data10[12].IN1
input_data10[13] => input_data10[13].IN1
input_data10[14] => input_data10[14].IN1
input_data10[15] => input_data10[15].IN1
input_data10[16] => input_data10[16].IN1
input_data10[17] => input_data10[17].IN1
input_data10[18] => input_data10[18].IN1
input_data10[19] => input_data10[19].IN1
input_data10[20] => input_data10[20].IN1
input_data10[21] => input_data10[21].IN1
input_data10[22] => input_data10[22].IN1
input_data10[23] => input_data10[23].IN1
input_data10[24] => input_data10[24].IN1
input_data10[25] => input_data10[25].IN1
input_data10[26] => input_data10[26].IN1
input_data10[27] => input_data10[27].IN1
input_data10[28] => input_data10[28].IN1
input_data10[29] => input_data10[29].IN1
input_data10[30] => input_data10[30].IN1
input_data10[31] => input_data10[31].IN1
input_data11[0] => input_data11[0].IN1
input_data11[1] => input_data11[1].IN1
input_data11[2] => input_data11[2].IN1
input_data11[3] => input_data11[3].IN1
input_data11[4] => input_data11[4].IN1
input_data11[5] => input_data11[5].IN1
input_data11[6] => input_data11[6].IN1
input_data11[7] => input_data11[7].IN1
input_data11[8] => input_data11[8].IN1
input_data11[9] => input_data11[9].IN1
input_data11[10] => input_data11[10].IN1
input_data11[11] => input_data11[11].IN1
input_data11[12] => input_data11[12].IN1
input_data11[13] => input_data11[13].IN1
input_data11[14] => input_data11[14].IN1
input_data11[15] => input_data11[15].IN1
input_data11[16] => input_data11[16].IN1
input_data11[17] => input_data11[17].IN1
input_data11[18] => input_data11[18].IN1
input_data11[19] => input_data11[19].IN1
input_data11[20] => input_data11[20].IN1
input_data11[21] => input_data11[21].IN1
input_data11[22] => input_data11[22].IN1
input_data11[23] => input_data11[23].IN1
input_data11[24] => input_data11[24].IN1
input_data11[25] => input_data11[25].IN1
input_data11[26] => input_data11[26].IN1
input_data11[27] => input_data11[27].IN1
input_data11[28] => input_data11[28].IN1
input_data11[29] => input_data11[29].IN1
input_data11[30] => input_data11[30].IN1
input_data11[31] => input_data11[31].IN1
input_data12[0] => input_data12[0].IN1
input_data12[1] => input_data12[1].IN1
input_data12[2] => input_data12[2].IN1
input_data12[3] => input_data12[3].IN1
input_data12[4] => input_data12[4].IN1
input_data12[5] => input_data12[5].IN1
input_data12[6] => input_data12[6].IN1
input_data12[7] => input_data12[7].IN1
input_data12[8] => input_data12[8].IN1
input_data12[9] => input_data12[9].IN1
input_data12[10] => input_data12[10].IN1
input_data12[11] => input_data12[11].IN1
input_data12[12] => input_data12[12].IN1
input_data12[13] => input_data12[13].IN1
input_data12[14] => input_data12[14].IN1
input_data12[15] => input_data12[15].IN1
input_data12[16] => input_data12[16].IN1
input_data12[17] => input_data12[17].IN1
input_data12[18] => input_data12[18].IN1
input_data12[19] => input_data12[19].IN1
input_data12[20] => input_data12[20].IN1
input_data12[21] => input_data12[21].IN1
input_data12[22] => input_data12[22].IN1
input_data12[23] => input_data12[23].IN1
input_data12[24] => input_data12[24].IN1
input_data12[25] => input_data12[25].IN1
input_data12[26] => input_data12[26].IN1
input_data12[27] => input_data12[27].IN1
input_data12[28] => input_data12[28].IN1
input_data12[29] => input_data12[29].IN1
input_data12[30] => input_data12[30].IN1
input_data12[31] => input_data12[31].IN1
input_data13[0] => input_data13[0].IN1
input_data13[1] => input_data13[1].IN1
input_data13[2] => input_data13[2].IN1
input_data13[3] => input_data13[3].IN1
input_data13[4] => input_data13[4].IN1
input_data13[5] => input_data13[5].IN1
input_data13[6] => input_data13[6].IN1
input_data13[7] => input_data13[7].IN1
input_data13[8] => input_data13[8].IN1
input_data13[9] => input_data13[9].IN1
input_data13[10] => input_data13[10].IN1
input_data13[11] => input_data13[11].IN1
input_data13[12] => input_data13[12].IN1
input_data13[13] => input_data13[13].IN1
input_data13[14] => input_data13[14].IN1
input_data13[15] => input_data13[15].IN1
input_data13[16] => input_data13[16].IN1
input_data13[17] => input_data13[17].IN1
input_data13[18] => input_data13[18].IN1
input_data13[19] => input_data13[19].IN1
input_data13[20] => input_data13[20].IN1
input_data13[21] => input_data13[21].IN1
input_data13[22] => input_data13[22].IN1
input_data13[23] => input_data13[23].IN1
input_data13[24] => input_data13[24].IN1
input_data13[25] => input_data13[25].IN1
input_data13[26] => input_data13[26].IN1
input_data13[27] => input_data13[27].IN1
input_data13[28] => input_data13[28].IN1
input_data13[29] => input_data13[29].IN1
input_data13[30] => input_data13[30].IN1
input_data13[31] => input_data13[31].IN1
input_data14[0] => input_data14[0].IN1
input_data14[1] => input_data14[1].IN1
input_data14[2] => input_data14[2].IN1
input_data14[3] => input_data14[3].IN1
input_data14[4] => input_data14[4].IN1
input_data14[5] => input_data14[5].IN1
input_data14[6] => input_data14[6].IN1
input_data14[7] => input_data14[7].IN1
input_data14[8] => input_data14[8].IN1
input_data14[9] => input_data14[9].IN1
input_data14[10] => input_data14[10].IN1
input_data14[11] => input_data14[11].IN1
input_data14[12] => input_data14[12].IN1
input_data14[13] => input_data14[13].IN1
input_data14[14] => input_data14[14].IN1
input_data14[15] => input_data14[15].IN1
input_data14[16] => input_data14[16].IN1
input_data14[17] => input_data14[17].IN1
input_data14[18] => input_data14[18].IN1
input_data14[19] => input_data14[19].IN1
input_data14[20] => input_data14[20].IN1
input_data14[21] => input_data14[21].IN1
input_data14[22] => input_data14[22].IN1
input_data14[23] => input_data14[23].IN1
input_data14[24] => input_data14[24].IN1
input_data14[25] => input_data14[25].IN1
input_data14[26] => input_data14[26].IN1
input_data14[27] => input_data14[27].IN1
input_data14[28] => input_data14[28].IN1
input_data14[29] => input_data14[29].IN1
input_data14[30] => input_data14[30].IN1
input_data14[31] => input_data14[31].IN1
input_data15[0] => input_data15[0].IN1
input_data15[1] => input_data15[1].IN1
input_data15[2] => input_data15[2].IN1
input_data15[3] => input_data15[3].IN1
input_data15[4] => input_data15[4].IN1
input_data15[5] => input_data15[5].IN1
input_data15[6] => input_data15[6].IN1
input_data15[7] => input_data15[7].IN1
input_data15[8] => input_data15[8].IN1
input_data15[9] => input_data15[9].IN1
input_data15[10] => input_data15[10].IN1
input_data15[11] => input_data15[11].IN1
input_data15[12] => input_data15[12].IN1
input_data15[13] => input_data15[13].IN1
input_data15[14] => input_data15[14].IN1
input_data15[15] => input_data15[15].IN1
input_data15[16] => input_data15[16].IN1
input_data15[17] => input_data15[17].IN1
input_data15[18] => input_data15[18].IN1
input_data15[19] => input_data15[19].IN1
input_data15[20] => input_data15[20].IN1
input_data15[21] => input_data15[21].IN1
input_data15[22] => input_data15[22].IN1
input_data15[23] => input_data15[23].IN1
input_data15[24] => input_data15[24].IN1
input_data15[25] => input_data15[25].IN1
input_data15[26] => input_data15[26].IN1
input_data15[27] => input_data15[27].IN1
input_data15[28] => input_data15[28].IN1
input_data15[29] => input_data15[29].IN1
input_data15[30] => input_data15[30].IN1
input_data15[31] => input_data15[31].IN1
input_data16[0] => input_data16[0].IN1
input_data16[1] => input_data16[1].IN1
input_data16[2] => input_data16[2].IN1
input_data16[3] => input_data16[3].IN1
input_data16[4] => input_data16[4].IN1
input_data16[5] => input_data16[5].IN1
input_data16[6] => input_data16[6].IN1
input_data16[7] => input_data16[7].IN1
input_data16[8] => input_data16[8].IN1
input_data16[9] => input_data16[9].IN1
input_data16[10] => input_data16[10].IN1
input_data16[11] => input_data16[11].IN1
input_data16[12] => input_data16[12].IN1
input_data16[13] => input_data16[13].IN1
input_data16[14] => input_data16[14].IN1
input_data16[15] => input_data16[15].IN1
input_data16[16] => input_data16[16].IN1
input_data16[17] => input_data16[17].IN1
input_data16[18] => input_data16[18].IN1
input_data16[19] => input_data16[19].IN1
input_data16[20] => input_data16[20].IN1
input_data16[21] => input_data16[21].IN1
input_data16[22] => input_data16[22].IN1
input_data16[23] => input_data16[23].IN1
input_data16[24] => input_data16[24].IN1
input_data16[25] => input_data16[25].IN1
input_data16[26] => input_data16[26].IN1
input_data16[27] => input_data16[27].IN1
input_data16[28] => input_data16[28].IN1
input_data16[29] => input_data16[29].IN1
input_data16[30] => input_data16[30].IN1
input_data16[31] => input_data16[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3.port2
output_data[1] <= my_32bit2to1_mux:mux3.port2
output_data[2] <= my_32bit2to1_mux:mux3.port2
output_data[3] <= my_32bit2to1_mux:mux3.port2
output_data[4] <= my_32bit2to1_mux:mux3.port2
output_data[5] <= my_32bit2to1_mux:mux3.port2
output_data[6] <= my_32bit2to1_mux:mux3.port2
output_data[7] <= my_32bit2to1_mux:mux3.port2
output_data[8] <= my_32bit2to1_mux:mux3.port2
output_data[9] <= my_32bit2to1_mux:mux3.port2
output_data[10] <= my_32bit2to1_mux:mux3.port2
output_data[11] <= my_32bit2to1_mux:mux3.port2
output_data[12] <= my_32bit2to1_mux:mux3.port2
output_data[13] <= my_32bit2to1_mux:mux3.port2
output_data[14] <= my_32bit2to1_mux:mux3.port2
output_data[15] <= my_32bit2to1_mux:mux3.port2
output_data[16] <= my_32bit2to1_mux:mux3.port2
output_data[17] <= my_32bit2to1_mux:mux3.port2
output_data[18] <= my_32bit2to1_mux:mux3.port2
output_data[19] <= my_32bit2to1_mux:mux3.port2
output_data[20] <= my_32bit2to1_mux:mux3.port2
output_data[21] <= my_32bit2to1_mux:mux3.port2
output_data[22] <= my_32bit2to1_mux:mux3.port2
output_data[23] <= my_32bit2to1_mux:mux3.port2
output_data[24] <= my_32bit2to1_mux:mux3.port2
output_data[25] <= my_32bit2to1_mux:mux3.port2
output_data[26] <= my_32bit2to1_mux:mux3.port2
output_data[27] <= my_32bit2to1_mux:mux3.port2
output_data[28] <= my_32bit2to1_mux:mux3.port2
output_data[29] <= my_32bit2to1_mux:mux3.port2
output_data[30] <= my_32bit2to1_mux:mux3.port2
output_data[31] <= my_32bit2to1_mux:mux3.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN2
select_signal[3] => select_signal[3].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3a.port2
output_data[1] <= my_32bit2to1_mux:mux3a.port2
output_data[2] <= my_32bit2to1_mux:mux3a.port2
output_data[3] <= my_32bit2to1_mux:mux3a.port2
output_data[4] <= my_32bit2to1_mux:mux3a.port2
output_data[5] <= my_32bit2to1_mux:mux3a.port2
output_data[6] <= my_32bit2to1_mux:mux3a.port2
output_data[7] <= my_32bit2to1_mux:mux3a.port2
output_data[8] <= my_32bit2to1_mux:mux3a.port2
output_data[9] <= my_32bit2to1_mux:mux3a.port2
output_data[10] <= my_32bit2to1_mux:mux3a.port2
output_data[11] <= my_32bit2to1_mux:mux3a.port2
output_data[12] <= my_32bit2to1_mux:mux3a.port2
output_data[13] <= my_32bit2to1_mux:mux3a.port2
output_data[14] <= my_32bit2to1_mux:mux3a.port2
output_data[15] <= my_32bit2to1_mux:mux3a.port2
output_data[16] <= my_32bit2to1_mux:mux3a.port2
output_data[17] <= my_32bit2to1_mux:mux3a.port2
output_data[18] <= my_32bit2to1_mux:mux3a.port2
output_data[19] <= my_32bit2to1_mux:mux3a.port2
output_data[20] <= my_32bit2to1_mux:mux3a.port2
output_data[21] <= my_32bit2to1_mux:mux3a.port2
output_data[22] <= my_32bit2to1_mux:mux3a.port2
output_data[23] <= my_32bit2to1_mux:mux3a.port2
output_data[24] <= my_32bit2to1_mux:mux3a.port2
output_data[25] <= my_32bit2to1_mux:mux3a.port2
output_data[26] <= my_32bit2to1_mux:mux3a.port2
output_data[27] <= my_32bit2to1_mux:mux3a.port2
output_data[28] <= my_32bit2to1_mux:mux3a.port2
output_data[29] <= my_32bit2to1_mux:mux3a.port2
output_data[30] <= my_32bit2to1_mux:mux3a.port2
output_data[31] <= my_32bit2to1_mux:mux3a.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit2to1_mux:mux3a
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3a.port2
output_data[1] <= my_32bit2to1_mux:mux3a.port2
output_data[2] <= my_32bit2to1_mux:mux3a.port2
output_data[3] <= my_32bit2to1_mux:mux3a.port2
output_data[4] <= my_32bit2to1_mux:mux3a.port2
output_data[5] <= my_32bit2to1_mux:mux3a.port2
output_data[6] <= my_32bit2to1_mux:mux3a.port2
output_data[7] <= my_32bit2to1_mux:mux3a.port2
output_data[8] <= my_32bit2to1_mux:mux3a.port2
output_data[9] <= my_32bit2to1_mux:mux3a.port2
output_data[10] <= my_32bit2to1_mux:mux3a.port2
output_data[11] <= my_32bit2to1_mux:mux3a.port2
output_data[12] <= my_32bit2to1_mux:mux3a.port2
output_data[13] <= my_32bit2to1_mux:mux3a.port2
output_data[14] <= my_32bit2to1_mux:mux3a.port2
output_data[15] <= my_32bit2to1_mux:mux3a.port2
output_data[16] <= my_32bit2to1_mux:mux3a.port2
output_data[17] <= my_32bit2to1_mux:mux3a.port2
output_data[18] <= my_32bit2to1_mux:mux3a.port2
output_data[19] <= my_32bit2to1_mux:mux3a.port2
output_data[20] <= my_32bit2to1_mux:mux3a.port2
output_data[21] <= my_32bit2to1_mux:mux3a.port2
output_data[22] <= my_32bit2to1_mux:mux3a.port2
output_data[23] <= my_32bit2to1_mux:mux3a.port2
output_data[24] <= my_32bit2to1_mux:mux3a.port2
output_data[25] <= my_32bit2to1_mux:mux3a.port2
output_data[26] <= my_32bit2to1_mux:mux3a.port2
output_data[27] <= my_32bit2to1_mux:mux3a.port2
output_data[28] <= my_32bit2to1_mux:mux3a.port2
output_data[29] <= my_32bit2to1_mux:mux3a.port2
output_data[30] <= my_32bit2to1_mux:mux3a.port2
output_data[31] <= my_32bit2to1_mux:mux3a.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit2to1_mux:mux3a
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit16to1_mux:mux2|my_32bit2to1_mux:mux3
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandA|my_32bit2to1_mux:mux3
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
input_data9[0] => input_data9[0].IN1
input_data9[1] => input_data9[1].IN1
input_data9[2] => input_data9[2].IN1
input_data9[3] => input_data9[3].IN1
input_data9[4] => input_data9[4].IN1
input_data9[5] => input_data9[5].IN1
input_data9[6] => input_data9[6].IN1
input_data9[7] => input_data9[7].IN1
input_data9[8] => input_data9[8].IN1
input_data9[9] => input_data9[9].IN1
input_data9[10] => input_data9[10].IN1
input_data9[11] => input_data9[11].IN1
input_data9[12] => input_data9[12].IN1
input_data9[13] => input_data9[13].IN1
input_data9[14] => input_data9[14].IN1
input_data9[15] => input_data9[15].IN1
input_data9[16] => input_data9[16].IN1
input_data9[17] => input_data9[17].IN1
input_data9[18] => input_data9[18].IN1
input_data9[19] => input_data9[19].IN1
input_data9[20] => input_data9[20].IN1
input_data9[21] => input_data9[21].IN1
input_data9[22] => input_data9[22].IN1
input_data9[23] => input_data9[23].IN1
input_data9[24] => input_data9[24].IN1
input_data9[25] => input_data9[25].IN1
input_data9[26] => input_data9[26].IN1
input_data9[27] => input_data9[27].IN1
input_data9[28] => input_data9[28].IN1
input_data9[29] => input_data9[29].IN1
input_data9[30] => input_data9[30].IN1
input_data9[31] => input_data9[31].IN1
input_data10[0] => input_data10[0].IN1
input_data10[1] => input_data10[1].IN1
input_data10[2] => input_data10[2].IN1
input_data10[3] => input_data10[3].IN1
input_data10[4] => input_data10[4].IN1
input_data10[5] => input_data10[5].IN1
input_data10[6] => input_data10[6].IN1
input_data10[7] => input_data10[7].IN1
input_data10[8] => input_data10[8].IN1
input_data10[9] => input_data10[9].IN1
input_data10[10] => input_data10[10].IN1
input_data10[11] => input_data10[11].IN1
input_data10[12] => input_data10[12].IN1
input_data10[13] => input_data10[13].IN1
input_data10[14] => input_data10[14].IN1
input_data10[15] => input_data10[15].IN1
input_data10[16] => input_data10[16].IN1
input_data10[17] => input_data10[17].IN1
input_data10[18] => input_data10[18].IN1
input_data10[19] => input_data10[19].IN1
input_data10[20] => input_data10[20].IN1
input_data10[21] => input_data10[21].IN1
input_data10[22] => input_data10[22].IN1
input_data10[23] => input_data10[23].IN1
input_data10[24] => input_data10[24].IN1
input_data10[25] => input_data10[25].IN1
input_data10[26] => input_data10[26].IN1
input_data10[27] => input_data10[27].IN1
input_data10[28] => input_data10[28].IN1
input_data10[29] => input_data10[29].IN1
input_data10[30] => input_data10[30].IN1
input_data10[31] => input_data10[31].IN1
input_data11[0] => input_data11[0].IN1
input_data11[1] => input_data11[1].IN1
input_data11[2] => input_data11[2].IN1
input_data11[3] => input_data11[3].IN1
input_data11[4] => input_data11[4].IN1
input_data11[5] => input_data11[5].IN1
input_data11[6] => input_data11[6].IN1
input_data11[7] => input_data11[7].IN1
input_data11[8] => input_data11[8].IN1
input_data11[9] => input_data11[9].IN1
input_data11[10] => input_data11[10].IN1
input_data11[11] => input_data11[11].IN1
input_data11[12] => input_data11[12].IN1
input_data11[13] => input_data11[13].IN1
input_data11[14] => input_data11[14].IN1
input_data11[15] => input_data11[15].IN1
input_data11[16] => input_data11[16].IN1
input_data11[17] => input_data11[17].IN1
input_data11[18] => input_data11[18].IN1
input_data11[19] => input_data11[19].IN1
input_data11[20] => input_data11[20].IN1
input_data11[21] => input_data11[21].IN1
input_data11[22] => input_data11[22].IN1
input_data11[23] => input_data11[23].IN1
input_data11[24] => input_data11[24].IN1
input_data11[25] => input_data11[25].IN1
input_data11[26] => input_data11[26].IN1
input_data11[27] => input_data11[27].IN1
input_data11[28] => input_data11[28].IN1
input_data11[29] => input_data11[29].IN1
input_data11[30] => input_data11[30].IN1
input_data11[31] => input_data11[31].IN1
input_data12[0] => input_data12[0].IN1
input_data12[1] => input_data12[1].IN1
input_data12[2] => input_data12[2].IN1
input_data12[3] => input_data12[3].IN1
input_data12[4] => input_data12[4].IN1
input_data12[5] => input_data12[5].IN1
input_data12[6] => input_data12[6].IN1
input_data12[7] => input_data12[7].IN1
input_data12[8] => input_data12[8].IN1
input_data12[9] => input_data12[9].IN1
input_data12[10] => input_data12[10].IN1
input_data12[11] => input_data12[11].IN1
input_data12[12] => input_data12[12].IN1
input_data12[13] => input_data12[13].IN1
input_data12[14] => input_data12[14].IN1
input_data12[15] => input_data12[15].IN1
input_data12[16] => input_data12[16].IN1
input_data12[17] => input_data12[17].IN1
input_data12[18] => input_data12[18].IN1
input_data12[19] => input_data12[19].IN1
input_data12[20] => input_data12[20].IN1
input_data12[21] => input_data12[21].IN1
input_data12[22] => input_data12[22].IN1
input_data12[23] => input_data12[23].IN1
input_data12[24] => input_data12[24].IN1
input_data12[25] => input_data12[25].IN1
input_data12[26] => input_data12[26].IN1
input_data12[27] => input_data12[27].IN1
input_data12[28] => input_data12[28].IN1
input_data12[29] => input_data12[29].IN1
input_data12[30] => input_data12[30].IN1
input_data12[31] => input_data12[31].IN1
input_data13[0] => input_data13[0].IN1
input_data13[1] => input_data13[1].IN1
input_data13[2] => input_data13[2].IN1
input_data13[3] => input_data13[3].IN1
input_data13[4] => input_data13[4].IN1
input_data13[5] => input_data13[5].IN1
input_data13[6] => input_data13[6].IN1
input_data13[7] => input_data13[7].IN1
input_data13[8] => input_data13[8].IN1
input_data13[9] => input_data13[9].IN1
input_data13[10] => input_data13[10].IN1
input_data13[11] => input_data13[11].IN1
input_data13[12] => input_data13[12].IN1
input_data13[13] => input_data13[13].IN1
input_data13[14] => input_data13[14].IN1
input_data13[15] => input_data13[15].IN1
input_data13[16] => input_data13[16].IN1
input_data13[17] => input_data13[17].IN1
input_data13[18] => input_data13[18].IN1
input_data13[19] => input_data13[19].IN1
input_data13[20] => input_data13[20].IN1
input_data13[21] => input_data13[21].IN1
input_data13[22] => input_data13[22].IN1
input_data13[23] => input_data13[23].IN1
input_data13[24] => input_data13[24].IN1
input_data13[25] => input_data13[25].IN1
input_data13[26] => input_data13[26].IN1
input_data13[27] => input_data13[27].IN1
input_data13[28] => input_data13[28].IN1
input_data13[29] => input_data13[29].IN1
input_data13[30] => input_data13[30].IN1
input_data13[31] => input_data13[31].IN1
input_data14[0] => input_data14[0].IN1
input_data14[1] => input_data14[1].IN1
input_data14[2] => input_data14[2].IN1
input_data14[3] => input_data14[3].IN1
input_data14[4] => input_data14[4].IN1
input_data14[5] => input_data14[5].IN1
input_data14[6] => input_data14[6].IN1
input_data14[7] => input_data14[7].IN1
input_data14[8] => input_data14[8].IN1
input_data14[9] => input_data14[9].IN1
input_data14[10] => input_data14[10].IN1
input_data14[11] => input_data14[11].IN1
input_data14[12] => input_data14[12].IN1
input_data14[13] => input_data14[13].IN1
input_data14[14] => input_data14[14].IN1
input_data14[15] => input_data14[15].IN1
input_data14[16] => input_data14[16].IN1
input_data14[17] => input_data14[17].IN1
input_data14[18] => input_data14[18].IN1
input_data14[19] => input_data14[19].IN1
input_data14[20] => input_data14[20].IN1
input_data14[21] => input_data14[21].IN1
input_data14[22] => input_data14[22].IN1
input_data14[23] => input_data14[23].IN1
input_data14[24] => input_data14[24].IN1
input_data14[25] => input_data14[25].IN1
input_data14[26] => input_data14[26].IN1
input_data14[27] => input_data14[27].IN1
input_data14[28] => input_data14[28].IN1
input_data14[29] => input_data14[29].IN1
input_data14[30] => input_data14[30].IN1
input_data14[31] => input_data14[31].IN1
input_data15[0] => input_data15[0].IN1
input_data15[1] => input_data15[1].IN1
input_data15[2] => input_data15[2].IN1
input_data15[3] => input_data15[3].IN1
input_data15[4] => input_data15[4].IN1
input_data15[5] => input_data15[5].IN1
input_data15[6] => input_data15[6].IN1
input_data15[7] => input_data15[7].IN1
input_data15[8] => input_data15[8].IN1
input_data15[9] => input_data15[9].IN1
input_data15[10] => input_data15[10].IN1
input_data15[11] => input_data15[11].IN1
input_data15[12] => input_data15[12].IN1
input_data15[13] => input_data15[13].IN1
input_data15[14] => input_data15[14].IN1
input_data15[15] => input_data15[15].IN1
input_data15[16] => input_data15[16].IN1
input_data15[17] => input_data15[17].IN1
input_data15[18] => input_data15[18].IN1
input_data15[19] => input_data15[19].IN1
input_data15[20] => input_data15[20].IN1
input_data15[21] => input_data15[21].IN1
input_data15[22] => input_data15[22].IN1
input_data15[23] => input_data15[23].IN1
input_data15[24] => input_data15[24].IN1
input_data15[25] => input_data15[25].IN1
input_data15[26] => input_data15[26].IN1
input_data15[27] => input_data15[27].IN1
input_data15[28] => input_data15[28].IN1
input_data15[29] => input_data15[29].IN1
input_data15[30] => input_data15[30].IN1
input_data15[31] => input_data15[31].IN1
input_data16[0] => input_data16[0].IN1
input_data16[1] => input_data16[1].IN1
input_data16[2] => input_data16[2].IN1
input_data16[3] => input_data16[3].IN1
input_data16[4] => input_data16[4].IN1
input_data16[5] => input_data16[5].IN1
input_data16[6] => input_data16[6].IN1
input_data16[7] => input_data16[7].IN1
input_data16[8] => input_data16[8].IN1
input_data16[9] => input_data16[9].IN1
input_data16[10] => input_data16[10].IN1
input_data16[11] => input_data16[11].IN1
input_data16[12] => input_data16[12].IN1
input_data16[13] => input_data16[13].IN1
input_data16[14] => input_data16[14].IN1
input_data16[15] => input_data16[15].IN1
input_data16[16] => input_data16[16].IN1
input_data16[17] => input_data16[17].IN1
input_data16[18] => input_data16[18].IN1
input_data16[19] => input_data16[19].IN1
input_data16[20] => input_data16[20].IN1
input_data16[21] => input_data16[21].IN1
input_data16[22] => input_data16[22].IN1
input_data16[23] => input_data16[23].IN1
input_data16[24] => input_data16[24].IN1
input_data16[25] => input_data16[25].IN1
input_data16[26] => input_data16[26].IN1
input_data16[27] => input_data16[27].IN1
input_data16[28] => input_data16[28].IN1
input_data16[29] => input_data16[29].IN1
input_data16[30] => input_data16[30].IN1
input_data16[31] => input_data16[31].IN1
input_data17[0] => input_data17[0].IN1
input_data17[1] => input_data17[1].IN1
input_data17[2] => input_data17[2].IN1
input_data17[3] => input_data17[3].IN1
input_data17[4] => input_data17[4].IN1
input_data17[5] => input_data17[5].IN1
input_data17[6] => input_data17[6].IN1
input_data17[7] => input_data17[7].IN1
input_data17[8] => input_data17[8].IN1
input_data17[9] => input_data17[9].IN1
input_data17[10] => input_data17[10].IN1
input_data17[11] => input_data17[11].IN1
input_data17[12] => input_data17[12].IN1
input_data17[13] => input_data17[13].IN1
input_data17[14] => input_data17[14].IN1
input_data17[15] => input_data17[15].IN1
input_data17[16] => input_data17[16].IN1
input_data17[17] => input_data17[17].IN1
input_data17[18] => input_data17[18].IN1
input_data17[19] => input_data17[19].IN1
input_data17[20] => input_data17[20].IN1
input_data17[21] => input_data17[21].IN1
input_data17[22] => input_data17[22].IN1
input_data17[23] => input_data17[23].IN1
input_data17[24] => input_data17[24].IN1
input_data17[25] => input_data17[25].IN1
input_data17[26] => input_data17[26].IN1
input_data17[27] => input_data17[27].IN1
input_data17[28] => input_data17[28].IN1
input_data17[29] => input_data17[29].IN1
input_data17[30] => input_data17[30].IN1
input_data17[31] => input_data17[31].IN1
input_data18[0] => input_data18[0].IN1
input_data18[1] => input_data18[1].IN1
input_data18[2] => input_data18[2].IN1
input_data18[3] => input_data18[3].IN1
input_data18[4] => input_data18[4].IN1
input_data18[5] => input_data18[5].IN1
input_data18[6] => input_data18[6].IN1
input_data18[7] => input_data18[7].IN1
input_data18[8] => input_data18[8].IN1
input_data18[9] => input_data18[9].IN1
input_data18[10] => input_data18[10].IN1
input_data18[11] => input_data18[11].IN1
input_data18[12] => input_data18[12].IN1
input_data18[13] => input_data18[13].IN1
input_data18[14] => input_data18[14].IN1
input_data18[15] => input_data18[15].IN1
input_data18[16] => input_data18[16].IN1
input_data18[17] => input_data18[17].IN1
input_data18[18] => input_data18[18].IN1
input_data18[19] => input_data18[19].IN1
input_data18[20] => input_data18[20].IN1
input_data18[21] => input_data18[21].IN1
input_data18[22] => input_data18[22].IN1
input_data18[23] => input_data18[23].IN1
input_data18[24] => input_data18[24].IN1
input_data18[25] => input_data18[25].IN1
input_data18[26] => input_data18[26].IN1
input_data18[27] => input_data18[27].IN1
input_data18[28] => input_data18[28].IN1
input_data18[29] => input_data18[29].IN1
input_data18[30] => input_data18[30].IN1
input_data18[31] => input_data18[31].IN1
input_data19[0] => input_data19[0].IN1
input_data19[1] => input_data19[1].IN1
input_data19[2] => input_data19[2].IN1
input_data19[3] => input_data19[3].IN1
input_data19[4] => input_data19[4].IN1
input_data19[5] => input_data19[5].IN1
input_data19[6] => input_data19[6].IN1
input_data19[7] => input_data19[7].IN1
input_data19[8] => input_data19[8].IN1
input_data19[9] => input_data19[9].IN1
input_data19[10] => input_data19[10].IN1
input_data19[11] => input_data19[11].IN1
input_data19[12] => input_data19[12].IN1
input_data19[13] => input_data19[13].IN1
input_data19[14] => input_data19[14].IN1
input_data19[15] => input_data19[15].IN1
input_data19[16] => input_data19[16].IN1
input_data19[17] => input_data19[17].IN1
input_data19[18] => input_data19[18].IN1
input_data19[19] => input_data19[19].IN1
input_data19[20] => input_data19[20].IN1
input_data19[21] => input_data19[21].IN1
input_data19[22] => input_data19[22].IN1
input_data19[23] => input_data19[23].IN1
input_data19[24] => input_data19[24].IN1
input_data19[25] => input_data19[25].IN1
input_data19[26] => input_data19[26].IN1
input_data19[27] => input_data19[27].IN1
input_data19[28] => input_data19[28].IN1
input_data19[29] => input_data19[29].IN1
input_data19[30] => input_data19[30].IN1
input_data19[31] => input_data19[31].IN1
input_data20[0] => input_data20[0].IN1
input_data20[1] => input_data20[1].IN1
input_data20[2] => input_data20[2].IN1
input_data20[3] => input_data20[3].IN1
input_data20[4] => input_data20[4].IN1
input_data20[5] => input_data20[5].IN1
input_data20[6] => input_data20[6].IN1
input_data20[7] => input_data20[7].IN1
input_data20[8] => input_data20[8].IN1
input_data20[9] => input_data20[9].IN1
input_data20[10] => input_data20[10].IN1
input_data20[11] => input_data20[11].IN1
input_data20[12] => input_data20[12].IN1
input_data20[13] => input_data20[13].IN1
input_data20[14] => input_data20[14].IN1
input_data20[15] => input_data20[15].IN1
input_data20[16] => input_data20[16].IN1
input_data20[17] => input_data20[17].IN1
input_data20[18] => input_data20[18].IN1
input_data20[19] => input_data20[19].IN1
input_data20[20] => input_data20[20].IN1
input_data20[21] => input_data20[21].IN1
input_data20[22] => input_data20[22].IN1
input_data20[23] => input_data20[23].IN1
input_data20[24] => input_data20[24].IN1
input_data20[25] => input_data20[25].IN1
input_data20[26] => input_data20[26].IN1
input_data20[27] => input_data20[27].IN1
input_data20[28] => input_data20[28].IN1
input_data20[29] => input_data20[29].IN1
input_data20[30] => input_data20[30].IN1
input_data20[31] => input_data20[31].IN1
input_data21[0] => input_data21[0].IN1
input_data21[1] => input_data21[1].IN1
input_data21[2] => input_data21[2].IN1
input_data21[3] => input_data21[3].IN1
input_data21[4] => input_data21[4].IN1
input_data21[5] => input_data21[5].IN1
input_data21[6] => input_data21[6].IN1
input_data21[7] => input_data21[7].IN1
input_data21[8] => input_data21[8].IN1
input_data21[9] => input_data21[9].IN1
input_data21[10] => input_data21[10].IN1
input_data21[11] => input_data21[11].IN1
input_data21[12] => input_data21[12].IN1
input_data21[13] => input_data21[13].IN1
input_data21[14] => input_data21[14].IN1
input_data21[15] => input_data21[15].IN1
input_data21[16] => input_data21[16].IN1
input_data21[17] => input_data21[17].IN1
input_data21[18] => input_data21[18].IN1
input_data21[19] => input_data21[19].IN1
input_data21[20] => input_data21[20].IN1
input_data21[21] => input_data21[21].IN1
input_data21[22] => input_data21[22].IN1
input_data21[23] => input_data21[23].IN1
input_data21[24] => input_data21[24].IN1
input_data21[25] => input_data21[25].IN1
input_data21[26] => input_data21[26].IN1
input_data21[27] => input_data21[27].IN1
input_data21[28] => input_data21[28].IN1
input_data21[29] => input_data21[29].IN1
input_data21[30] => input_data21[30].IN1
input_data21[31] => input_data21[31].IN1
input_data22[0] => input_data22[0].IN1
input_data22[1] => input_data22[1].IN1
input_data22[2] => input_data22[2].IN1
input_data22[3] => input_data22[3].IN1
input_data22[4] => input_data22[4].IN1
input_data22[5] => input_data22[5].IN1
input_data22[6] => input_data22[6].IN1
input_data22[7] => input_data22[7].IN1
input_data22[8] => input_data22[8].IN1
input_data22[9] => input_data22[9].IN1
input_data22[10] => input_data22[10].IN1
input_data22[11] => input_data22[11].IN1
input_data22[12] => input_data22[12].IN1
input_data22[13] => input_data22[13].IN1
input_data22[14] => input_data22[14].IN1
input_data22[15] => input_data22[15].IN1
input_data22[16] => input_data22[16].IN1
input_data22[17] => input_data22[17].IN1
input_data22[18] => input_data22[18].IN1
input_data22[19] => input_data22[19].IN1
input_data22[20] => input_data22[20].IN1
input_data22[21] => input_data22[21].IN1
input_data22[22] => input_data22[22].IN1
input_data22[23] => input_data22[23].IN1
input_data22[24] => input_data22[24].IN1
input_data22[25] => input_data22[25].IN1
input_data22[26] => input_data22[26].IN1
input_data22[27] => input_data22[27].IN1
input_data22[28] => input_data22[28].IN1
input_data22[29] => input_data22[29].IN1
input_data22[30] => input_data22[30].IN1
input_data22[31] => input_data22[31].IN1
input_data23[0] => input_data23[0].IN1
input_data23[1] => input_data23[1].IN1
input_data23[2] => input_data23[2].IN1
input_data23[3] => input_data23[3].IN1
input_data23[4] => input_data23[4].IN1
input_data23[5] => input_data23[5].IN1
input_data23[6] => input_data23[6].IN1
input_data23[7] => input_data23[7].IN1
input_data23[8] => input_data23[8].IN1
input_data23[9] => input_data23[9].IN1
input_data23[10] => input_data23[10].IN1
input_data23[11] => input_data23[11].IN1
input_data23[12] => input_data23[12].IN1
input_data23[13] => input_data23[13].IN1
input_data23[14] => input_data23[14].IN1
input_data23[15] => input_data23[15].IN1
input_data23[16] => input_data23[16].IN1
input_data23[17] => input_data23[17].IN1
input_data23[18] => input_data23[18].IN1
input_data23[19] => input_data23[19].IN1
input_data23[20] => input_data23[20].IN1
input_data23[21] => input_data23[21].IN1
input_data23[22] => input_data23[22].IN1
input_data23[23] => input_data23[23].IN1
input_data23[24] => input_data23[24].IN1
input_data23[25] => input_data23[25].IN1
input_data23[26] => input_data23[26].IN1
input_data23[27] => input_data23[27].IN1
input_data23[28] => input_data23[28].IN1
input_data23[29] => input_data23[29].IN1
input_data23[30] => input_data23[30].IN1
input_data23[31] => input_data23[31].IN1
input_data24[0] => input_data24[0].IN1
input_data24[1] => input_data24[1].IN1
input_data24[2] => input_data24[2].IN1
input_data24[3] => input_data24[3].IN1
input_data24[4] => input_data24[4].IN1
input_data24[5] => input_data24[5].IN1
input_data24[6] => input_data24[6].IN1
input_data24[7] => input_data24[7].IN1
input_data24[8] => input_data24[8].IN1
input_data24[9] => input_data24[9].IN1
input_data24[10] => input_data24[10].IN1
input_data24[11] => input_data24[11].IN1
input_data24[12] => input_data24[12].IN1
input_data24[13] => input_data24[13].IN1
input_data24[14] => input_data24[14].IN1
input_data24[15] => input_data24[15].IN1
input_data24[16] => input_data24[16].IN1
input_data24[17] => input_data24[17].IN1
input_data24[18] => input_data24[18].IN1
input_data24[19] => input_data24[19].IN1
input_data24[20] => input_data24[20].IN1
input_data24[21] => input_data24[21].IN1
input_data24[22] => input_data24[22].IN1
input_data24[23] => input_data24[23].IN1
input_data24[24] => input_data24[24].IN1
input_data24[25] => input_data24[25].IN1
input_data24[26] => input_data24[26].IN1
input_data24[27] => input_data24[27].IN1
input_data24[28] => input_data24[28].IN1
input_data24[29] => input_data24[29].IN1
input_data24[30] => input_data24[30].IN1
input_data24[31] => input_data24[31].IN1
input_data25[0] => input_data25[0].IN1
input_data25[1] => input_data25[1].IN1
input_data25[2] => input_data25[2].IN1
input_data25[3] => input_data25[3].IN1
input_data25[4] => input_data25[4].IN1
input_data25[5] => input_data25[5].IN1
input_data25[6] => input_data25[6].IN1
input_data25[7] => input_data25[7].IN1
input_data25[8] => input_data25[8].IN1
input_data25[9] => input_data25[9].IN1
input_data25[10] => input_data25[10].IN1
input_data25[11] => input_data25[11].IN1
input_data25[12] => input_data25[12].IN1
input_data25[13] => input_data25[13].IN1
input_data25[14] => input_data25[14].IN1
input_data25[15] => input_data25[15].IN1
input_data25[16] => input_data25[16].IN1
input_data25[17] => input_data25[17].IN1
input_data25[18] => input_data25[18].IN1
input_data25[19] => input_data25[19].IN1
input_data25[20] => input_data25[20].IN1
input_data25[21] => input_data25[21].IN1
input_data25[22] => input_data25[22].IN1
input_data25[23] => input_data25[23].IN1
input_data25[24] => input_data25[24].IN1
input_data25[25] => input_data25[25].IN1
input_data25[26] => input_data25[26].IN1
input_data25[27] => input_data25[27].IN1
input_data25[28] => input_data25[28].IN1
input_data25[29] => input_data25[29].IN1
input_data25[30] => input_data25[30].IN1
input_data25[31] => input_data25[31].IN1
input_data26[0] => input_data26[0].IN1
input_data26[1] => input_data26[1].IN1
input_data26[2] => input_data26[2].IN1
input_data26[3] => input_data26[3].IN1
input_data26[4] => input_data26[4].IN1
input_data26[5] => input_data26[5].IN1
input_data26[6] => input_data26[6].IN1
input_data26[7] => input_data26[7].IN1
input_data26[8] => input_data26[8].IN1
input_data26[9] => input_data26[9].IN1
input_data26[10] => input_data26[10].IN1
input_data26[11] => input_data26[11].IN1
input_data26[12] => input_data26[12].IN1
input_data26[13] => input_data26[13].IN1
input_data26[14] => input_data26[14].IN1
input_data26[15] => input_data26[15].IN1
input_data26[16] => input_data26[16].IN1
input_data26[17] => input_data26[17].IN1
input_data26[18] => input_data26[18].IN1
input_data26[19] => input_data26[19].IN1
input_data26[20] => input_data26[20].IN1
input_data26[21] => input_data26[21].IN1
input_data26[22] => input_data26[22].IN1
input_data26[23] => input_data26[23].IN1
input_data26[24] => input_data26[24].IN1
input_data26[25] => input_data26[25].IN1
input_data26[26] => input_data26[26].IN1
input_data26[27] => input_data26[27].IN1
input_data26[28] => input_data26[28].IN1
input_data26[29] => input_data26[29].IN1
input_data26[30] => input_data26[30].IN1
input_data26[31] => input_data26[31].IN1
input_data27[0] => input_data27[0].IN1
input_data27[1] => input_data27[1].IN1
input_data27[2] => input_data27[2].IN1
input_data27[3] => input_data27[3].IN1
input_data27[4] => input_data27[4].IN1
input_data27[5] => input_data27[5].IN1
input_data27[6] => input_data27[6].IN1
input_data27[7] => input_data27[7].IN1
input_data27[8] => input_data27[8].IN1
input_data27[9] => input_data27[9].IN1
input_data27[10] => input_data27[10].IN1
input_data27[11] => input_data27[11].IN1
input_data27[12] => input_data27[12].IN1
input_data27[13] => input_data27[13].IN1
input_data27[14] => input_data27[14].IN1
input_data27[15] => input_data27[15].IN1
input_data27[16] => input_data27[16].IN1
input_data27[17] => input_data27[17].IN1
input_data27[18] => input_data27[18].IN1
input_data27[19] => input_data27[19].IN1
input_data27[20] => input_data27[20].IN1
input_data27[21] => input_data27[21].IN1
input_data27[22] => input_data27[22].IN1
input_data27[23] => input_data27[23].IN1
input_data27[24] => input_data27[24].IN1
input_data27[25] => input_data27[25].IN1
input_data27[26] => input_data27[26].IN1
input_data27[27] => input_data27[27].IN1
input_data27[28] => input_data27[28].IN1
input_data27[29] => input_data27[29].IN1
input_data27[30] => input_data27[30].IN1
input_data27[31] => input_data27[31].IN1
input_data28[0] => input_data28[0].IN1
input_data28[1] => input_data28[1].IN1
input_data28[2] => input_data28[2].IN1
input_data28[3] => input_data28[3].IN1
input_data28[4] => input_data28[4].IN1
input_data28[5] => input_data28[5].IN1
input_data28[6] => input_data28[6].IN1
input_data28[7] => input_data28[7].IN1
input_data28[8] => input_data28[8].IN1
input_data28[9] => input_data28[9].IN1
input_data28[10] => input_data28[10].IN1
input_data28[11] => input_data28[11].IN1
input_data28[12] => input_data28[12].IN1
input_data28[13] => input_data28[13].IN1
input_data28[14] => input_data28[14].IN1
input_data28[15] => input_data28[15].IN1
input_data28[16] => input_data28[16].IN1
input_data28[17] => input_data28[17].IN1
input_data28[18] => input_data28[18].IN1
input_data28[19] => input_data28[19].IN1
input_data28[20] => input_data28[20].IN1
input_data28[21] => input_data28[21].IN1
input_data28[22] => input_data28[22].IN1
input_data28[23] => input_data28[23].IN1
input_data28[24] => input_data28[24].IN1
input_data28[25] => input_data28[25].IN1
input_data28[26] => input_data28[26].IN1
input_data28[27] => input_data28[27].IN1
input_data28[28] => input_data28[28].IN1
input_data28[29] => input_data28[29].IN1
input_data28[30] => input_data28[30].IN1
input_data28[31] => input_data28[31].IN1
input_data29[0] => input_data29[0].IN1
input_data29[1] => input_data29[1].IN1
input_data29[2] => input_data29[2].IN1
input_data29[3] => input_data29[3].IN1
input_data29[4] => input_data29[4].IN1
input_data29[5] => input_data29[5].IN1
input_data29[6] => input_data29[6].IN1
input_data29[7] => input_data29[7].IN1
input_data29[8] => input_data29[8].IN1
input_data29[9] => input_data29[9].IN1
input_data29[10] => input_data29[10].IN1
input_data29[11] => input_data29[11].IN1
input_data29[12] => input_data29[12].IN1
input_data29[13] => input_data29[13].IN1
input_data29[14] => input_data29[14].IN1
input_data29[15] => input_data29[15].IN1
input_data29[16] => input_data29[16].IN1
input_data29[17] => input_data29[17].IN1
input_data29[18] => input_data29[18].IN1
input_data29[19] => input_data29[19].IN1
input_data29[20] => input_data29[20].IN1
input_data29[21] => input_data29[21].IN1
input_data29[22] => input_data29[22].IN1
input_data29[23] => input_data29[23].IN1
input_data29[24] => input_data29[24].IN1
input_data29[25] => input_data29[25].IN1
input_data29[26] => input_data29[26].IN1
input_data29[27] => input_data29[27].IN1
input_data29[28] => input_data29[28].IN1
input_data29[29] => input_data29[29].IN1
input_data29[30] => input_data29[30].IN1
input_data29[31] => input_data29[31].IN1
input_data30[0] => input_data30[0].IN1
input_data30[1] => input_data30[1].IN1
input_data30[2] => input_data30[2].IN1
input_data30[3] => input_data30[3].IN1
input_data30[4] => input_data30[4].IN1
input_data30[5] => input_data30[5].IN1
input_data30[6] => input_data30[6].IN1
input_data30[7] => input_data30[7].IN1
input_data30[8] => input_data30[8].IN1
input_data30[9] => input_data30[9].IN1
input_data30[10] => input_data30[10].IN1
input_data30[11] => input_data30[11].IN1
input_data30[12] => input_data30[12].IN1
input_data30[13] => input_data30[13].IN1
input_data30[14] => input_data30[14].IN1
input_data30[15] => input_data30[15].IN1
input_data30[16] => input_data30[16].IN1
input_data30[17] => input_data30[17].IN1
input_data30[18] => input_data30[18].IN1
input_data30[19] => input_data30[19].IN1
input_data30[20] => input_data30[20].IN1
input_data30[21] => input_data30[21].IN1
input_data30[22] => input_data30[22].IN1
input_data30[23] => input_data30[23].IN1
input_data30[24] => input_data30[24].IN1
input_data30[25] => input_data30[25].IN1
input_data30[26] => input_data30[26].IN1
input_data30[27] => input_data30[27].IN1
input_data30[28] => input_data30[28].IN1
input_data30[29] => input_data30[29].IN1
input_data30[30] => input_data30[30].IN1
input_data30[31] => input_data30[31].IN1
input_data31[0] => input_data31[0].IN1
input_data31[1] => input_data31[1].IN1
input_data31[2] => input_data31[2].IN1
input_data31[3] => input_data31[3].IN1
input_data31[4] => input_data31[4].IN1
input_data31[5] => input_data31[5].IN1
input_data31[6] => input_data31[6].IN1
input_data31[7] => input_data31[7].IN1
input_data31[8] => input_data31[8].IN1
input_data31[9] => input_data31[9].IN1
input_data31[10] => input_data31[10].IN1
input_data31[11] => input_data31[11].IN1
input_data31[12] => input_data31[12].IN1
input_data31[13] => input_data31[13].IN1
input_data31[14] => input_data31[14].IN1
input_data31[15] => input_data31[15].IN1
input_data31[16] => input_data31[16].IN1
input_data31[17] => input_data31[17].IN1
input_data31[18] => input_data31[18].IN1
input_data31[19] => input_data31[19].IN1
input_data31[20] => input_data31[20].IN1
input_data31[21] => input_data31[21].IN1
input_data31[22] => input_data31[22].IN1
input_data31[23] => input_data31[23].IN1
input_data31[24] => input_data31[24].IN1
input_data31[25] => input_data31[25].IN1
input_data31[26] => input_data31[26].IN1
input_data31[27] => input_data31[27].IN1
input_data31[28] => input_data31[28].IN1
input_data31[29] => input_data31[29].IN1
input_data31[30] => input_data31[30].IN1
input_data31[31] => input_data31[31].IN1
input_data32[0] => input_data32[0].IN1
input_data32[1] => input_data32[1].IN1
input_data32[2] => input_data32[2].IN1
input_data32[3] => input_data32[3].IN1
input_data32[4] => input_data32[4].IN1
input_data32[5] => input_data32[5].IN1
input_data32[6] => input_data32[6].IN1
input_data32[7] => input_data32[7].IN1
input_data32[8] => input_data32[8].IN1
input_data32[9] => input_data32[9].IN1
input_data32[10] => input_data32[10].IN1
input_data32[11] => input_data32[11].IN1
input_data32[12] => input_data32[12].IN1
input_data32[13] => input_data32[13].IN1
input_data32[14] => input_data32[14].IN1
input_data32[15] => input_data32[15].IN1
input_data32[16] => input_data32[16].IN1
input_data32[17] => input_data32[17].IN1
input_data32[18] => input_data32[18].IN1
input_data32[19] => input_data32[19].IN1
input_data32[20] => input_data32[20].IN1
input_data32[21] => input_data32[21].IN1
input_data32[22] => input_data32[22].IN1
input_data32[23] => input_data32[23].IN1
input_data32[24] => input_data32[24].IN1
input_data32[25] => input_data32[25].IN1
input_data32[26] => input_data32[26].IN1
input_data32[27] => input_data32[27].IN1
input_data32[28] => input_data32[28].IN1
input_data32[29] => input_data32[29].IN1
input_data32[30] => input_data32[30].IN1
input_data32[31] => input_data32[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3.port2
output_data[1] <= my_32bit2to1_mux:mux3.port2
output_data[2] <= my_32bit2to1_mux:mux3.port2
output_data[3] <= my_32bit2to1_mux:mux3.port2
output_data[4] <= my_32bit2to1_mux:mux3.port2
output_data[5] <= my_32bit2to1_mux:mux3.port2
output_data[6] <= my_32bit2to1_mux:mux3.port2
output_data[7] <= my_32bit2to1_mux:mux3.port2
output_data[8] <= my_32bit2to1_mux:mux3.port2
output_data[9] <= my_32bit2to1_mux:mux3.port2
output_data[10] <= my_32bit2to1_mux:mux3.port2
output_data[11] <= my_32bit2to1_mux:mux3.port2
output_data[12] <= my_32bit2to1_mux:mux3.port2
output_data[13] <= my_32bit2to1_mux:mux3.port2
output_data[14] <= my_32bit2to1_mux:mux3.port2
output_data[15] <= my_32bit2to1_mux:mux3.port2
output_data[16] <= my_32bit2to1_mux:mux3.port2
output_data[17] <= my_32bit2to1_mux:mux3.port2
output_data[18] <= my_32bit2to1_mux:mux3.port2
output_data[19] <= my_32bit2to1_mux:mux3.port2
output_data[20] <= my_32bit2to1_mux:mux3.port2
output_data[21] <= my_32bit2to1_mux:mux3.port2
output_data[22] <= my_32bit2to1_mux:mux3.port2
output_data[23] <= my_32bit2to1_mux:mux3.port2
output_data[24] <= my_32bit2to1_mux:mux3.port2
output_data[25] <= my_32bit2to1_mux:mux3.port2
output_data[26] <= my_32bit2to1_mux:mux3.port2
output_data[27] <= my_32bit2to1_mux:mux3.port2
output_data[28] <= my_32bit2to1_mux:mux3.port2
output_data[29] <= my_32bit2to1_mux:mux3.port2
output_data[30] <= my_32bit2to1_mux:mux3.port2
output_data[31] <= my_32bit2to1_mux:mux3.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN2
select_signal[3] => select_signal[3].IN2
select_signal[4] => select_signal[4].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
input_data9[0] => input_data9[0].IN1
input_data9[1] => input_data9[1].IN1
input_data9[2] => input_data9[2].IN1
input_data9[3] => input_data9[3].IN1
input_data9[4] => input_data9[4].IN1
input_data9[5] => input_data9[5].IN1
input_data9[6] => input_data9[6].IN1
input_data9[7] => input_data9[7].IN1
input_data9[8] => input_data9[8].IN1
input_data9[9] => input_data9[9].IN1
input_data9[10] => input_data9[10].IN1
input_data9[11] => input_data9[11].IN1
input_data9[12] => input_data9[12].IN1
input_data9[13] => input_data9[13].IN1
input_data9[14] => input_data9[14].IN1
input_data9[15] => input_data9[15].IN1
input_data9[16] => input_data9[16].IN1
input_data9[17] => input_data9[17].IN1
input_data9[18] => input_data9[18].IN1
input_data9[19] => input_data9[19].IN1
input_data9[20] => input_data9[20].IN1
input_data9[21] => input_data9[21].IN1
input_data9[22] => input_data9[22].IN1
input_data9[23] => input_data9[23].IN1
input_data9[24] => input_data9[24].IN1
input_data9[25] => input_data9[25].IN1
input_data9[26] => input_data9[26].IN1
input_data9[27] => input_data9[27].IN1
input_data9[28] => input_data9[28].IN1
input_data9[29] => input_data9[29].IN1
input_data9[30] => input_data9[30].IN1
input_data9[31] => input_data9[31].IN1
input_data10[0] => input_data10[0].IN1
input_data10[1] => input_data10[1].IN1
input_data10[2] => input_data10[2].IN1
input_data10[3] => input_data10[3].IN1
input_data10[4] => input_data10[4].IN1
input_data10[5] => input_data10[5].IN1
input_data10[6] => input_data10[6].IN1
input_data10[7] => input_data10[7].IN1
input_data10[8] => input_data10[8].IN1
input_data10[9] => input_data10[9].IN1
input_data10[10] => input_data10[10].IN1
input_data10[11] => input_data10[11].IN1
input_data10[12] => input_data10[12].IN1
input_data10[13] => input_data10[13].IN1
input_data10[14] => input_data10[14].IN1
input_data10[15] => input_data10[15].IN1
input_data10[16] => input_data10[16].IN1
input_data10[17] => input_data10[17].IN1
input_data10[18] => input_data10[18].IN1
input_data10[19] => input_data10[19].IN1
input_data10[20] => input_data10[20].IN1
input_data10[21] => input_data10[21].IN1
input_data10[22] => input_data10[22].IN1
input_data10[23] => input_data10[23].IN1
input_data10[24] => input_data10[24].IN1
input_data10[25] => input_data10[25].IN1
input_data10[26] => input_data10[26].IN1
input_data10[27] => input_data10[27].IN1
input_data10[28] => input_data10[28].IN1
input_data10[29] => input_data10[29].IN1
input_data10[30] => input_data10[30].IN1
input_data10[31] => input_data10[31].IN1
input_data11[0] => input_data11[0].IN1
input_data11[1] => input_data11[1].IN1
input_data11[2] => input_data11[2].IN1
input_data11[3] => input_data11[3].IN1
input_data11[4] => input_data11[4].IN1
input_data11[5] => input_data11[5].IN1
input_data11[6] => input_data11[6].IN1
input_data11[7] => input_data11[7].IN1
input_data11[8] => input_data11[8].IN1
input_data11[9] => input_data11[9].IN1
input_data11[10] => input_data11[10].IN1
input_data11[11] => input_data11[11].IN1
input_data11[12] => input_data11[12].IN1
input_data11[13] => input_data11[13].IN1
input_data11[14] => input_data11[14].IN1
input_data11[15] => input_data11[15].IN1
input_data11[16] => input_data11[16].IN1
input_data11[17] => input_data11[17].IN1
input_data11[18] => input_data11[18].IN1
input_data11[19] => input_data11[19].IN1
input_data11[20] => input_data11[20].IN1
input_data11[21] => input_data11[21].IN1
input_data11[22] => input_data11[22].IN1
input_data11[23] => input_data11[23].IN1
input_data11[24] => input_data11[24].IN1
input_data11[25] => input_data11[25].IN1
input_data11[26] => input_data11[26].IN1
input_data11[27] => input_data11[27].IN1
input_data11[28] => input_data11[28].IN1
input_data11[29] => input_data11[29].IN1
input_data11[30] => input_data11[30].IN1
input_data11[31] => input_data11[31].IN1
input_data12[0] => input_data12[0].IN1
input_data12[1] => input_data12[1].IN1
input_data12[2] => input_data12[2].IN1
input_data12[3] => input_data12[3].IN1
input_data12[4] => input_data12[4].IN1
input_data12[5] => input_data12[5].IN1
input_data12[6] => input_data12[6].IN1
input_data12[7] => input_data12[7].IN1
input_data12[8] => input_data12[8].IN1
input_data12[9] => input_data12[9].IN1
input_data12[10] => input_data12[10].IN1
input_data12[11] => input_data12[11].IN1
input_data12[12] => input_data12[12].IN1
input_data12[13] => input_data12[13].IN1
input_data12[14] => input_data12[14].IN1
input_data12[15] => input_data12[15].IN1
input_data12[16] => input_data12[16].IN1
input_data12[17] => input_data12[17].IN1
input_data12[18] => input_data12[18].IN1
input_data12[19] => input_data12[19].IN1
input_data12[20] => input_data12[20].IN1
input_data12[21] => input_data12[21].IN1
input_data12[22] => input_data12[22].IN1
input_data12[23] => input_data12[23].IN1
input_data12[24] => input_data12[24].IN1
input_data12[25] => input_data12[25].IN1
input_data12[26] => input_data12[26].IN1
input_data12[27] => input_data12[27].IN1
input_data12[28] => input_data12[28].IN1
input_data12[29] => input_data12[29].IN1
input_data12[30] => input_data12[30].IN1
input_data12[31] => input_data12[31].IN1
input_data13[0] => input_data13[0].IN1
input_data13[1] => input_data13[1].IN1
input_data13[2] => input_data13[2].IN1
input_data13[3] => input_data13[3].IN1
input_data13[4] => input_data13[4].IN1
input_data13[5] => input_data13[5].IN1
input_data13[6] => input_data13[6].IN1
input_data13[7] => input_data13[7].IN1
input_data13[8] => input_data13[8].IN1
input_data13[9] => input_data13[9].IN1
input_data13[10] => input_data13[10].IN1
input_data13[11] => input_data13[11].IN1
input_data13[12] => input_data13[12].IN1
input_data13[13] => input_data13[13].IN1
input_data13[14] => input_data13[14].IN1
input_data13[15] => input_data13[15].IN1
input_data13[16] => input_data13[16].IN1
input_data13[17] => input_data13[17].IN1
input_data13[18] => input_data13[18].IN1
input_data13[19] => input_data13[19].IN1
input_data13[20] => input_data13[20].IN1
input_data13[21] => input_data13[21].IN1
input_data13[22] => input_data13[22].IN1
input_data13[23] => input_data13[23].IN1
input_data13[24] => input_data13[24].IN1
input_data13[25] => input_data13[25].IN1
input_data13[26] => input_data13[26].IN1
input_data13[27] => input_data13[27].IN1
input_data13[28] => input_data13[28].IN1
input_data13[29] => input_data13[29].IN1
input_data13[30] => input_data13[30].IN1
input_data13[31] => input_data13[31].IN1
input_data14[0] => input_data14[0].IN1
input_data14[1] => input_data14[1].IN1
input_data14[2] => input_data14[2].IN1
input_data14[3] => input_data14[3].IN1
input_data14[4] => input_data14[4].IN1
input_data14[5] => input_data14[5].IN1
input_data14[6] => input_data14[6].IN1
input_data14[7] => input_data14[7].IN1
input_data14[8] => input_data14[8].IN1
input_data14[9] => input_data14[9].IN1
input_data14[10] => input_data14[10].IN1
input_data14[11] => input_data14[11].IN1
input_data14[12] => input_data14[12].IN1
input_data14[13] => input_data14[13].IN1
input_data14[14] => input_data14[14].IN1
input_data14[15] => input_data14[15].IN1
input_data14[16] => input_data14[16].IN1
input_data14[17] => input_data14[17].IN1
input_data14[18] => input_data14[18].IN1
input_data14[19] => input_data14[19].IN1
input_data14[20] => input_data14[20].IN1
input_data14[21] => input_data14[21].IN1
input_data14[22] => input_data14[22].IN1
input_data14[23] => input_data14[23].IN1
input_data14[24] => input_data14[24].IN1
input_data14[25] => input_data14[25].IN1
input_data14[26] => input_data14[26].IN1
input_data14[27] => input_data14[27].IN1
input_data14[28] => input_data14[28].IN1
input_data14[29] => input_data14[29].IN1
input_data14[30] => input_data14[30].IN1
input_data14[31] => input_data14[31].IN1
input_data15[0] => input_data15[0].IN1
input_data15[1] => input_data15[1].IN1
input_data15[2] => input_data15[2].IN1
input_data15[3] => input_data15[3].IN1
input_data15[4] => input_data15[4].IN1
input_data15[5] => input_data15[5].IN1
input_data15[6] => input_data15[6].IN1
input_data15[7] => input_data15[7].IN1
input_data15[8] => input_data15[8].IN1
input_data15[9] => input_data15[9].IN1
input_data15[10] => input_data15[10].IN1
input_data15[11] => input_data15[11].IN1
input_data15[12] => input_data15[12].IN1
input_data15[13] => input_data15[13].IN1
input_data15[14] => input_data15[14].IN1
input_data15[15] => input_data15[15].IN1
input_data15[16] => input_data15[16].IN1
input_data15[17] => input_data15[17].IN1
input_data15[18] => input_data15[18].IN1
input_data15[19] => input_data15[19].IN1
input_data15[20] => input_data15[20].IN1
input_data15[21] => input_data15[21].IN1
input_data15[22] => input_data15[22].IN1
input_data15[23] => input_data15[23].IN1
input_data15[24] => input_data15[24].IN1
input_data15[25] => input_data15[25].IN1
input_data15[26] => input_data15[26].IN1
input_data15[27] => input_data15[27].IN1
input_data15[28] => input_data15[28].IN1
input_data15[29] => input_data15[29].IN1
input_data15[30] => input_data15[30].IN1
input_data15[31] => input_data15[31].IN1
input_data16[0] => input_data16[0].IN1
input_data16[1] => input_data16[1].IN1
input_data16[2] => input_data16[2].IN1
input_data16[3] => input_data16[3].IN1
input_data16[4] => input_data16[4].IN1
input_data16[5] => input_data16[5].IN1
input_data16[6] => input_data16[6].IN1
input_data16[7] => input_data16[7].IN1
input_data16[8] => input_data16[8].IN1
input_data16[9] => input_data16[9].IN1
input_data16[10] => input_data16[10].IN1
input_data16[11] => input_data16[11].IN1
input_data16[12] => input_data16[12].IN1
input_data16[13] => input_data16[13].IN1
input_data16[14] => input_data16[14].IN1
input_data16[15] => input_data16[15].IN1
input_data16[16] => input_data16[16].IN1
input_data16[17] => input_data16[17].IN1
input_data16[18] => input_data16[18].IN1
input_data16[19] => input_data16[19].IN1
input_data16[20] => input_data16[20].IN1
input_data16[21] => input_data16[21].IN1
input_data16[22] => input_data16[22].IN1
input_data16[23] => input_data16[23].IN1
input_data16[24] => input_data16[24].IN1
input_data16[25] => input_data16[25].IN1
input_data16[26] => input_data16[26].IN1
input_data16[27] => input_data16[27].IN1
input_data16[28] => input_data16[28].IN1
input_data16[29] => input_data16[29].IN1
input_data16[30] => input_data16[30].IN1
input_data16[31] => input_data16[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3.port2
output_data[1] <= my_32bit2to1_mux:mux3.port2
output_data[2] <= my_32bit2to1_mux:mux3.port2
output_data[3] <= my_32bit2to1_mux:mux3.port2
output_data[4] <= my_32bit2to1_mux:mux3.port2
output_data[5] <= my_32bit2to1_mux:mux3.port2
output_data[6] <= my_32bit2to1_mux:mux3.port2
output_data[7] <= my_32bit2to1_mux:mux3.port2
output_data[8] <= my_32bit2to1_mux:mux3.port2
output_data[9] <= my_32bit2to1_mux:mux3.port2
output_data[10] <= my_32bit2to1_mux:mux3.port2
output_data[11] <= my_32bit2to1_mux:mux3.port2
output_data[12] <= my_32bit2to1_mux:mux3.port2
output_data[13] <= my_32bit2to1_mux:mux3.port2
output_data[14] <= my_32bit2to1_mux:mux3.port2
output_data[15] <= my_32bit2to1_mux:mux3.port2
output_data[16] <= my_32bit2to1_mux:mux3.port2
output_data[17] <= my_32bit2to1_mux:mux3.port2
output_data[18] <= my_32bit2to1_mux:mux3.port2
output_data[19] <= my_32bit2to1_mux:mux3.port2
output_data[20] <= my_32bit2to1_mux:mux3.port2
output_data[21] <= my_32bit2to1_mux:mux3.port2
output_data[22] <= my_32bit2to1_mux:mux3.port2
output_data[23] <= my_32bit2to1_mux:mux3.port2
output_data[24] <= my_32bit2to1_mux:mux3.port2
output_data[25] <= my_32bit2to1_mux:mux3.port2
output_data[26] <= my_32bit2to1_mux:mux3.port2
output_data[27] <= my_32bit2to1_mux:mux3.port2
output_data[28] <= my_32bit2to1_mux:mux3.port2
output_data[29] <= my_32bit2to1_mux:mux3.port2
output_data[30] <= my_32bit2to1_mux:mux3.port2
output_data[31] <= my_32bit2to1_mux:mux3.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN2
select_signal[3] => select_signal[3].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3a.port2
output_data[1] <= my_32bit2to1_mux:mux3a.port2
output_data[2] <= my_32bit2to1_mux:mux3a.port2
output_data[3] <= my_32bit2to1_mux:mux3a.port2
output_data[4] <= my_32bit2to1_mux:mux3a.port2
output_data[5] <= my_32bit2to1_mux:mux3a.port2
output_data[6] <= my_32bit2to1_mux:mux3a.port2
output_data[7] <= my_32bit2to1_mux:mux3a.port2
output_data[8] <= my_32bit2to1_mux:mux3a.port2
output_data[9] <= my_32bit2to1_mux:mux3a.port2
output_data[10] <= my_32bit2to1_mux:mux3a.port2
output_data[11] <= my_32bit2to1_mux:mux3a.port2
output_data[12] <= my_32bit2to1_mux:mux3a.port2
output_data[13] <= my_32bit2to1_mux:mux3a.port2
output_data[14] <= my_32bit2to1_mux:mux3a.port2
output_data[15] <= my_32bit2to1_mux:mux3a.port2
output_data[16] <= my_32bit2to1_mux:mux3a.port2
output_data[17] <= my_32bit2to1_mux:mux3a.port2
output_data[18] <= my_32bit2to1_mux:mux3a.port2
output_data[19] <= my_32bit2to1_mux:mux3a.port2
output_data[20] <= my_32bit2to1_mux:mux3a.port2
output_data[21] <= my_32bit2to1_mux:mux3a.port2
output_data[22] <= my_32bit2to1_mux:mux3a.port2
output_data[23] <= my_32bit2to1_mux:mux3a.port2
output_data[24] <= my_32bit2to1_mux:mux3a.port2
output_data[25] <= my_32bit2to1_mux:mux3a.port2
output_data[26] <= my_32bit2to1_mux:mux3a.port2
output_data[27] <= my_32bit2to1_mux:mux3a.port2
output_data[28] <= my_32bit2to1_mux:mux3a.port2
output_data[29] <= my_32bit2to1_mux:mux3a.port2
output_data[30] <= my_32bit2to1_mux:mux3a.port2
output_data[31] <= my_32bit2to1_mux:mux3a.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux1|my_32bit2to1_mux:mux3a
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3a.port2
output_data[1] <= my_32bit2to1_mux:mux3a.port2
output_data[2] <= my_32bit2to1_mux:mux3a.port2
output_data[3] <= my_32bit2to1_mux:mux3a.port2
output_data[4] <= my_32bit2to1_mux:mux3a.port2
output_data[5] <= my_32bit2to1_mux:mux3a.port2
output_data[6] <= my_32bit2to1_mux:mux3a.port2
output_data[7] <= my_32bit2to1_mux:mux3a.port2
output_data[8] <= my_32bit2to1_mux:mux3a.port2
output_data[9] <= my_32bit2to1_mux:mux3a.port2
output_data[10] <= my_32bit2to1_mux:mux3a.port2
output_data[11] <= my_32bit2to1_mux:mux3a.port2
output_data[12] <= my_32bit2to1_mux:mux3a.port2
output_data[13] <= my_32bit2to1_mux:mux3a.port2
output_data[14] <= my_32bit2to1_mux:mux3a.port2
output_data[15] <= my_32bit2to1_mux:mux3a.port2
output_data[16] <= my_32bit2to1_mux:mux3a.port2
output_data[17] <= my_32bit2to1_mux:mux3a.port2
output_data[18] <= my_32bit2to1_mux:mux3a.port2
output_data[19] <= my_32bit2to1_mux:mux3a.port2
output_data[20] <= my_32bit2to1_mux:mux3a.port2
output_data[21] <= my_32bit2to1_mux:mux3a.port2
output_data[22] <= my_32bit2to1_mux:mux3a.port2
output_data[23] <= my_32bit2to1_mux:mux3a.port2
output_data[24] <= my_32bit2to1_mux:mux3a.port2
output_data[25] <= my_32bit2to1_mux:mux3a.port2
output_data[26] <= my_32bit2to1_mux:mux3a.port2
output_data[27] <= my_32bit2to1_mux:mux3a.port2
output_data[28] <= my_32bit2to1_mux:mux3a.port2
output_data[29] <= my_32bit2to1_mux:mux3a.port2
output_data[30] <= my_32bit2to1_mux:mux3a.port2
output_data[31] <= my_32bit2to1_mux:mux3a.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit8to1_mux:mux2|my_32bit2to1_mux:mux3a
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux1|my_32bit2to1_mux:mux3
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
input_data9[0] => input_data9[0].IN1
input_data9[1] => input_data9[1].IN1
input_data9[2] => input_data9[2].IN1
input_data9[3] => input_data9[3].IN1
input_data9[4] => input_data9[4].IN1
input_data9[5] => input_data9[5].IN1
input_data9[6] => input_data9[6].IN1
input_data9[7] => input_data9[7].IN1
input_data9[8] => input_data9[8].IN1
input_data9[9] => input_data9[9].IN1
input_data9[10] => input_data9[10].IN1
input_data9[11] => input_data9[11].IN1
input_data9[12] => input_data9[12].IN1
input_data9[13] => input_data9[13].IN1
input_data9[14] => input_data9[14].IN1
input_data9[15] => input_data9[15].IN1
input_data9[16] => input_data9[16].IN1
input_data9[17] => input_data9[17].IN1
input_data9[18] => input_data9[18].IN1
input_data9[19] => input_data9[19].IN1
input_data9[20] => input_data9[20].IN1
input_data9[21] => input_data9[21].IN1
input_data9[22] => input_data9[22].IN1
input_data9[23] => input_data9[23].IN1
input_data9[24] => input_data9[24].IN1
input_data9[25] => input_data9[25].IN1
input_data9[26] => input_data9[26].IN1
input_data9[27] => input_data9[27].IN1
input_data9[28] => input_data9[28].IN1
input_data9[29] => input_data9[29].IN1
input_data9[30] => input_data9[30].IN1
input_data9[31] => input_data9[31].IN1
input_data10[0] => input_data10[0].IN1
input_data10[1] => input_data10[1].IN1
input_data10[2] => input_data10[2].IN1
input_data10[3] => input_data10[3].IN1
input_data10[4] => input_data10[4].IN1
input_data10[5] => input_data10[5].IN1
input_data10[6] => input_data10[6].IN1
input_data10[7] => input_data10[7].IN1
input_data10[8] => input_data10[8].IN1
input_data10[9] => input_data10[9].IN1
input_data10[10] => input_data10[10].IN1
input_data10[11] => input_data10[11].IN1
input_data10[12] => input_data10[12].IN1
input_data10[13] => input_data10[13].IN1
input_data10[14] => input_data10[14].IN1
input_data10[15] => input_data10[15].IN1
input_data10[16] => input_data10[16].IN1
input_data10[17] => input_data10[17].IN1
input_data10[18] => input_data10[18].IN1
input_data10[19] => input_data10[19].IN1
input_data10[20] => input_data10[20].IN1
input_data10[21] => input_data10[21].IN1
input_data10[22] => input_data10[22].IN1
input_data10[23] => input_data10[23].IN1
input_data10[24] => input_data10[24].IN1
input_data10[25] => input_data10[25].IN1
input_data10[26] => input_data10[26].IN1
input_data10[27] => input_data10[27].IN1
input_data10[28] => input_data10[28].IN1
input_data10[29] => input_data10[29].IN1
input_data10[30] => input_data10[30].IN1
input_data10[31] => input_data10[31].IN1
input_data11[0] => input_data11[0].IN1
input_data11[1] => input_data11[1].IN1
input_data11[2] => input_data11[2].IN1
input_data11[3] => input_data11[3].IN1
input_data11[4] => input_data11[4].IN1
input_data11[5] => input_data11[5].IN1
input_data11[6] => input_data11[6].IN1
input_data11[7] => input_data11[7].IN1
input_data11[8] => input_data11[8].IN1
input_data11[9] => input_data11[9].IN1
input_data11[10] => input_data11[10].IN1
input_data11[11] => input_data11[11].IN1
input_data11[12] => input_data11[12].IN1
input_data11[13] => input_data11[13].IN1
input_data11[14] => input_data11[14].IN1
input_data11[15] => input_data11[15].IN1
input_data11[16] => input_data11[16].IN1
input_data11[17] => input_data11[17].IN1
input_data11[18] => input_data11[18].IN1
input_data11[19] => input_data11[19].IN1
input_data11[20] => input_data11[20].IN1
input_data11[21] => input_data11[21].IN1
input_data11[22] => input_data11[22].IN1
input_data11[23] => input_data11[23].IN1
input_data11[24] => input_data11[24].IN1
input_data11[25] => input_data11[25].IN1
input_data11[26] => input_data11[26].IN1
input_data11[27] => input_data11[27].IN1
input_data11[28] => input_data11[28].IN1
input_data11[29] => input_data11[29].IN1
input_data11[30] => input_data11[30].IN1
input_data11[31] => input_data11[31].IN1
input_data12[0] => input_data12[0].IN1
input_data12[1] => input_data12[1].IN1
input_data12[2] => input_data12[2].IN1
input_data12[3] => input_data12[3].IN1
input_data12[4] => input_data12[4].IN1
input_data12[5] => input_data12[5].IN1
input_data12[6] => input_data12[6].IN1
input_data12[7] => input_data12[7].IN1
input_data12[8] => input_data12[8].IN1
input_data12[9] => input_data12[9].IN1
input_data12[10] => input_data12[10].IN1
input_data12[11] => input_data12[11].IN1
input_data12[12] => input_data12[12].IN1
input_data12[13] => input_data12[13].IN1
input_data12[14] => input_data12[14].IN1
input_data12[15] => input_data12[15].IN1
input_data12[16] => input_data12[16].IN1
input_data12[17] => input_data12[17].IN1
input_data12[18] => input_data12[18].IN1
input_data12[19] => input_data12[19].IN1
input_data12[20] => input_data12[20].IN1
input_data12[21] => input_data12[21].IN1
input_data12[22] => input_data12[22].IN1
input_data12[23] => input_data12[23].IN1
input_data12[24] => input_data12[24].IN1
input_data12[25] => input_data12[25].IN1
input_data12[26] => input_data12[26].IN1
input_data12[27] => input_data12[27].IN1
input_data12[28] => input_data12[28].IN1
input_data12[29] => input_data12[29].IN1
input_data12[30] => input_data12[30].IN1
input_data12[31] => input_data12[31].IN1
input_data13[0] => input_data13[0].IN1
input_data13[1] => input_data13[1].IN1
input_data13[2] => input_data13[2].IN1
input_data13[3] => input_data13[3].IN1
input_data13[4] => input_data13[4].IN1
input_data13[5] => input_data13[5].IN1
input_data13[6] => input_data13[6].IN1
input_data13[7] => input_data13[7].IN1
input_data13[8] => input_data13[8].IN1
input_data13[9] => input_data13[9].IN1
input_data13[10] => input_data13[10].IN1
input_data13[11] => input_data13[11].IN1
input_data13[12] => input_data13[12].IN1
input_data13[13] => input_data13[13].IN1
input_data13[14] => input_data13[14].IN1
input_data13[15] => input_data13[15].IN1
input_data13[16] => input_data13[16].IN1
input_data13[17] => input_data13[17].IN1
input_data13[18] => input_data13[18].IN1
input_data13[19] => input_data13[19].IN1
input_data13[20] => input_data13[20].IN1
input_data13[21] => input_data13[21].IN1
input_data13[22] => input_data13[22].IN1
input_data13[23] => input_data13[23].IN1
input_data13[24] => input_data13[24].IN1
input_data13[25] => input_data13[25].IN1
input_data13[26] => input_data13[26].IN1
input_data13[27] => input_data13[27].IN1
input_data13[28] => input_data13[28].IN1
input_data13[29] => input_data13[29].IN1
input_data13[30] => input_data13[30].IN1
input_data13[31] => input_data13[31].IN1
input_data14[0] => input_data14[0].IN1
input_data14[1] => input_data14[1].IN1
input_data14[2] => input_data14[2].IN1
input_data14[3] => input_data14[3].IN1
input_data14[4] => input_data14[4].IN1
input_data14[5] => input_data14[5].IN1
input_data14[6] => input_data14[6].IN1
input_data14[7] => input_data14[7].IN1
input_data14[8] => input_data14[8].IN1
input_data14[9] => input_data14[9].IN1
input_data14[10] => input_data14[10].IN1
input_data14[11] => input_data14[11].IN1
input_data14[12] => input_data14[12].IN1
input_data14[13] => input_data14[13].IN1
input_data14[14] => input_data14[14].IN1
input_data14[15] => input_data14[15].IN1
input_data14[16] => input_data14[16].IN1
input_data14[17] => input_data14[17].IN1
input_data14[18] => input_data14[18].IN1
input_data14[19] => input_data14[19].IN1
input_data14[20] => input_data14[20].IN1
input_data14[21] => input_data14[21].IN1
input_data14[22] => input_data14[22].IN1
input_data14[23] => input_data14[23].IN1
input_data14[24] => input_data14[24].IN1
input_data14[25] => input_data14[25].IN1
input_data14[26] => input_data14[26].IN1
input_data14[27] => input_data14[27].IN1
input_data14[28] => input_data14[28].IN1
input_data14[29] => input_data14[29].IN1
input_data14[30] => input_data14[30].IN1
input_data14[31] => input_data14[31].IN1
input_data15[0] => input_data15[0].IN1
input_data15[1] => input_data15[1].IN1
input_data15[2] => input_data15[2].IN1
input_data15[3] => input_data15[3].IN1
input_data15[4] => input_data15[4].IN1
input_data15[5] => input_data15[5].IN1
input_data15[6] => input_data15[6].IN1
input_data15[7] => input_data15[7].IN1
input_data15[8] => input_data15[8].IN1
input_data15[9] => input_data15[9].IN1
input_data15[10] => input_data15[10].IN1
input_data15[11] => input_data15[11].IN1
input_data15[12] => input_data15[12].IN1
input_data15[13] => input_data15[13].IN1
input_data15[14] => input_data15[14].IN1
input_data15[15] => input_data15[15].IN1
input_data15[16] => input_data15[16].IN1
input_data15[17] => input_data15[17].IN1
input_data15[18] => input_data15[18].IN1
input_data15[19] => input_data15[19].IN1
input_data15[20] => input_data15[20].IN1
input_data15[21] => input_data15[21].IN1
input_data15[22] => input_data15[22].IN1
input_data15[23] => input_data15[23].IN1
input_data15[24] => input_data15[24].IN1
input_data15[25] => input_data15[25].IN1
input_data15[26] => input_data15[26].IN1
input_data15[27] => input_data15[27].IN1
input_data15[28] => input_data15[28].IN1
input_data15[29] => input_data15[29].IN1
input_data15[30] => input_data15[30].IN1
input_data15[31] => input_data15[31].IN1
input_data16[0] => input_data16[0].IN1
input_data16[1] => input_data16[1].IN1
input_data16[2] => input_data16[2].IN1
input_data16[3] => input_data16[3].IN1
input_data16[4] => input_data16[4].IN1
input_data16[5] => input_data16[5].IN1
input_data16[6] => input_data16[6].IN1
input_data16[7] => input_data16[7].IN1
input_data16[8] => input_data16[8].IN1
input_data16[9] => input_data16[9].IN1
input_data16[10] => input_data16[10].IN1
input_data16[11] => input_data16[11].IN1
input_data16[12] => input_data16[12].IN1
input_data16[13] => input_data16[13].IN1
input_data16[14] => input_data16[14].IN1
input_data16[15] => input_data16[15].IN1
input_data16[16] => input_data16[16].IN1
input_data16[17] => input_data16[17].IN1
input_data16[18] => input_data16[18].IN1
input_data16[19] => input_data16[19].IN1
input_data16[20] => input_data16[20].IN1
input_data16[21] => input_data16[21].IN1
input_data16[22] => input_data16[22].IN1
input_data16[23] => input_data16[23].IN1
input_data16[24] => input_data16[24].IN1
input_data16[25] => input_data16[25].IN1
input_data16[26] => input_data16[26].IN1
input_data16[27] => input_data16[27].IN1
input_data16[28] => input_data16[28].IN1
input_data16[29] => input_data16[29].IN1
input_data16[30] => input_data16[30].IN1
input_data16[31] => input_data16[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3.port2
output_data[1] <= my_32bit2to1_mux:mux3.port2
output_data[2] <= my_32bit2to1_mux:mux3.port2
output_data[3] <= my_32bit2to1_mux:mux3.port2
output_data[4] <= my_32bit2to1_mux:mux3.port2
output_data[5] <= my_32bit2to1_mux:mux3.port2
output_data[6] <= my_32bit2to1_mux:mux3.port2
output_data[7] <= my_32bit2to1_mux:mux3.port2
output_data[8] <= my_32bit2to1_mux:mux3.port2
output_data[9] <= my_32bit2to1_mux:mux3.port2
output_data[10] <= my_32bit2to1_mux:mux3.port2
output_data[11] <= my_32bit2to1_mux:mux3.port2
output_data[12] <= my_32bit2to1_mux:mux3.port2
output_data[13] <= my_32bit2to1_mux:mux3.port2
output_data[14] <= my_32bit2to1_mux:mux3.port2
output_data[15] <= my_32bit2to1_mux:mux3.port2
output_data[16] <= my_32bit2to1_mux:mux3.port2
output_data[17] <= my_32bit2to1_mux:mux3.port2
output_data[18] <= my_32bit2to1_mux:mux3.port2
output_data[19] <= my_32bit2to1_mux:mux3.port2
output_data[20] <= my_32bit2to1_mux:mux3.port2
output_data[21] <= my_32bit2to1_mux:mux3.port2
output_data[22] <= my_32bit2to1_mux:mux3.port2
output_data[23] <= my_32bit2to1_mux:mux3.port2
output_data[24] <= my_32bit2to1_mux:mux3.port2
output_data[25] <= my_32bit2to1_mux:mux3.port2
output_data[26] <= my_32bit2to1_mux:mux3.port2
output_data[27] <= my_32bit2to1_mux:mux3.port2
output_data[28] <= my_32bit2to1_mux:mux3.port2
output_data[29] <= my_32bit2to1_mux:mux3.port2
output_data[30] <= my_32bit2to1_mux:mux3.port2
output_data[31] <= my_32bit2to1_mux:mux3.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN2
select_signal[3] => select_signal[3].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3a.port2
output_data[1] <= my_32bit2to1_mux:mux3a.port2
output_data[2] <= my_32bit2to1_mux:mux3a.port2
output_data[3] <= my_32bit2to1_mux:mux3a.port2
output_data[4] <= my_32bit2to1_mux:mux3a.port2
output_data[5] <= my_32bit2to1_mux:mux3a.port2
output_data[6] <= my_32bit2to1_mux:mux3a.port2
output_data[7] <= my_32bit2to1_mux:mux3a.port2
output_data[8] <= my_32bit2to1_mux:mux3a.port2
output_data[9] <= my_32bit2to1_mux:mux3a.port2
output_data[10] <= my_32bit2to1_mux:mux3a.port2
output_data[11] <= my_32bit2to1_mux:mux3a.port2
output_data[12] <= my_32bit2to1_mux:mux3a.port2
output_data[13] <= my_32bit2to1_mux:mux3a.port2
output_data[14] <= my_32bit2to1_mux:mux3a.port2
output_data[15] <= my_32bit2to1_mux:mux3a.port2
output_data[16] <= my_32bit2to1_mux:mux3a.port2
output_data[17] <= my_32bit2to1_mux:mux3a.port2
output_data[18] <= my_32bit2to1_mux:mux3a.port2
output_data[19] <= my_32bit2to1_mux:mux3a.port2
output_data[20] <= my_32bit2to1_mux:mux3a.port2
output_data[21] <= my_32bit2to1_mux:mux3a.port2
output_data[22] <= my_32bit2to1_mux:mux3a.port2
output_data[23] <= my_32bit2to1_mux:mux3a.port2
output_data[24] <= my_32bit2to1_mux:mux3a.port2
output_data[25] <= my_32bit2to1_mux:mux3a.port2
output_data[26] <= my_32bit2to1_mux:mux3a.port2
output_data[27] <= my_32bit2to1_mux:mux3a.port2
output_data[28] <= my_32bit2to1_mux:mux3a.port2
output_data[29] <= my_32bit2to1_mux:mux3a.port2
output_data[30] <= my_32bit2to1_mux:mux3a.port2
output_data[31] <= my_32bit2to1_mux:mux3a.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux1|my_32bit2to1_mux:mux3a
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3a.port2
output_data[1] <= my_32bit2to1_mux:mux3a.port2
output_data[2] <= my_32bit2to1_mux:mux3a.port2
output_data[3] <= my_32bit2to1_mux:mux3a.port2
output_data[4] <= my_32bit2to1_mux:mux3a.port2
output_data[5] <= my_32bit2to1_mux:mux3a.port2
output_data[6] <= my_32bit2to1_mux:mux3a.port2
output_data[7] <= my_32bit2to1_mux:mux3a.port2
output_data[8] <= my_32bit2to1_mux:mux3a.port2
output_data[9] <= my_32bit2to1_mux:mux3a.port2
output_data[10] <= my_32bit2to1_mux:mux3a.port2
output_data[11] <= my_32bit2to1_mux:mux3a.port2
output_data[12] <= my_32bit2to1_mux:mux3a.port2
output_data[13] <= my_32bit2to1_mux:mux3a.port2
output_data[14] <= my_32bit2to1_mux:mux3a.port2
output_data[15] <= my_32bit2to1_mux:mux3a.port2
output_data[16] <= my_32bit2to1_mux:mux3a.port2
output_data[17] <= my_32bit2to1_mux:mux3a.port2
output_data[18] <= my_32bit2to1_mux:mux3a.port2
output_data[19] <= my_32bit2to1_mux:mux3a.port2
output_data[20] <= my_32bit2to1_mux:mux3a.port2
output_data[21] <= my_32bit2to1_mux:mux3a.port2
output_data[22] <= my_32bit2to1_mux:mux3a.port2
output_data[23] <= my_32bit2to1_mux:mux3a.port2
output_data[24] <= my_32bit2to1_mux:mux3a.port2
output_data[25] <= my_32bit2to1_mux:mux3a.port2
output_data[26] <= my_32bit2to1_mux:mux3a.port2
output_data[27] <= my_32bit2to1_mux:mux3a.port2
output_data[28] <= my_32bit2to1_mux:mux3a.port2
output_data[29] <= my_32bit2to1_mux:mux3a.port2
output_data[30] <= my_32bit2to1_mux:mux3a.port2
output_data[31] <= my_32bit2to1_mux:mux3a.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit8to1_mux:mux2|my_32bit2to1_mux:mux3a
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit16to1_mux:mux2|my_32bit2to1_mux:mux3
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|regfile:my_regfile|my_32bit32to1_mux:muxOperandB|my_32bit2to1_mux:mux3
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor
clock => clock.IN54
reset => reset.IN53
address_imem[0] <= address_imem[0].DB_MAX_OUTPUT_PORT_TYPE
address_imem[1] <= address_imem[1].DB_MAX_OUTPUT_PORT_TYPE
address_imem[2] <= address_imem[2].DB_MAX_OUTPUT_PORT_TYPE
address_imem[3] <= address_imem[3].DB_MAX_OUTPUT_PORT_TYPE
address_imem[4] <= address_imem[4].DB_MAX_OUTPUT_PORT_TYPE
address_imem[5] <= address_imem[5].DB_MAX_OUTPUT_PORT_TYPE
address_imem[6] <= address_imem[6].DB_MAX_OUTPUT_PORT_TYPE
address_imem[7] <= address_imem[7].DB_MAX_OUTPUT_PORT_TYPE
address_imem[8] <= address_imem[8].DB_MAX_OUTPUT_PORT_TYPE
address_imem[9] <= address_imem[9].DB_MAX_OUTPUT_PORT_TYPE
address_imem[10] <= address_imem[10].DB_MAX_OUTPUT_PORT_TYPE
address_imem[11] <= address_imem[11].DB_MAX_OUTPUT_PORT_TYPE
q_imem[0] => q_imem[0].IN1
q_imem[1] => q_imem[1].IN1
q_imem[2] => q_imem[2].IN1
q_imem[3] => q_imem[3].IN1
q_imem[4] => q_imem[4].IN1
q_imem[5] => q_imem[5].IN1
q_imem[6] => q_imem[6].IN1
q_imem[7] => q_imem[7].IN1
q_imem[8] => q_imem[8].IN1
q_imem[9] => q_imem[9].IN1
q_imem[10] => q_imem[10].IN1
q_imem[11] => q_imem[11].IN1
q_imem[12] => q_imem[12].IN2
q_imem[13] => q_imem[13].IN2
q_imem[14] => q_imem[14].IN2
q_imem[15] => q_imem[15].IN2
q_imem[16] => q_imem[16].IN2
q_imem[17] => q_imem[17].IN2
q_imem[18] => q_imem[18].IN2
q_imem[19] => q_imem[19].IN2
q_imem[20] => q_imem[20].IN2
q_imem[21] => q_imem[21].IN2
q_imem[22] => q_imem[22].IN1
q_imem[23] => q_imem[23].IN1
q_imem[24] => q_imem[24].IN1
q_imem[25] => q_imem[25].IN1
q_imem[26] => q_imem[26].IN1
q_imem[27] => q_imem[27].IN1
q_imem[28] => q_imem[28].IN1
q_imem[29] => q_imem[29].IN1
q_imem[30] => q_imem[30].IN1
q_imem[31] => q_imem[31].IN1
address_dmem[0] <= OLatch_output[0].DB_MAX_OUTPUT_PORT_TYPE
address_dmem[1] <= OLatch_output[1].DB_MAX_OUTPUT_PORT_TYPE
address_dmem[2] <= OLatch_output[2].DB_MAX_OUTPUT_PORT_TYPE
address_dmem[3] <= OLatch_output[3].DB_MAX_OUTPUT_PORT_TYPE
address_dmem[4] <= OLatch_output[4].DB_MAX_OUTPUT_PORT_TYPE
address_dmem[5] <= OLatch_output[5].DB_MAX_OUTPUT_PORT_TYPE
address_dmem[6] <= OLatch_output[6].DB_MAX_OUTPUT_PORT_TYPE
address_dmem[7] <= OLatch_output[7].DB_MAX_OUTPUT_PORT_TYPE
address_dmem[8] <= OLatch_output[8].DB_MAX_OUTPUT_PORT_TYPE
address_dmem[9] <= OLatch_output[9].DB_MAX_OUTPUT_PORT_TYPE
address_dmem[10] <= OLatch_output[10].DB_MAX_OUTPUT_PORT_TYPE
address_dmem[11] <= OLatch_output[11].DB_MAX_OUTPUT_PORT_TYPE
data[0] <= my_32bit2to1_mux:bypassMux3.port2
data[1] <= my_32bit2to1_mux:bypassMux3.port2
data[2] <= my_32bit2to1_mux:bypassMux3.port2
data[3] <= my_32bit2to1_mux:bypassMux3.port2
data[4] <= my_32bit2to1_mux:bypassMux3.port2
data[5] <= my_32bit2to1_mux:bypassMux3.port2
data[6] <= my_32bit2to1_mux:bypassMux3.port2
data[7] <= my_32bit2to1_mux:bypassMux3.port2
data[8] <= my_32bit2to1_mux:bypassMux3.port2
data[9] <= my_32bit2to1_mux:bypassMux3.port2
data[10] <= my_32bit2to1_mux:bypassMux3.port2
data[11] <= my_32bit2to1_mux:bypassMux3.port2
data[12] <= my_32bit2to1_mux:bypassMux3.port2
data[13] <= my_32bit2to1_mux:bypassMux3.port2
data[14] <= my_32bit2to1_mux:bypassMux3.port2
data[15] <= my_32bit2to1_mux:bypassMux3.port2
data[16] <= my_32bit2to1_mux:bypassMux3.port2
data[17] <= my_32bit2to1_mux:bypassMux3.port2
data[18] <= my_32bit2to1_mux:bypassMux3.port2
data[19] <= my_32bit2to1_mux:bypassMux3.port2
data[20] <= my_32bit2to1_mux:bypassMux3.port2
data[21] <= my_32bit2to1_mux:bypassMux3.port2
data[22] <= my_32bit2to1_mux:bypassMux3.port2
data[23] <= my_32bit2to1_mux:bypassMux3.port2
data[24] <= my_32bit2to1_mux:bypassMux3.port2
data[25] <= my_32bit2to1_mux:bypassMux3.port2
data[26] <= my_32bit2to1_mux:bypassMux3.port2
data[27] <= my_32bit2to1_mux:bypassMux3.port2
data[28] <= my_32bit2to1_mux:bypassMux3.port2
data[29] <= my_32bit2to1_mux:bypassMux3.port2
data[30] <= my_32bit2to1_mux:bypassMux3.port2
data[31] <= my_32bit2to1_mux:bypassMux3.port2
wren <= dflipflop:mywrenFlipFlop2.port4
q_dmem[0] => q_dmem[0].IN1
q_dmem[1] => q_dmem[1].IN1
q_dmem[2] => q_dmem[2].IN1
q_dmem[3] => q_dmem[3].IN1
q_dmem[4] => q_dmem[4].IN1
q_dmem[5] => q_dmem[5].IN1
q_dmem[6] => q_dmem[6].IN1
q_dmem[7] => q_dmem[7].IN1
q_dmem[8] => q_dmem[8].IN1
q_dmem[9] => q_dmem[9].IN1
q_dmem[10] => q_dmem[10].IN1
q_dmem[11] => q_dmem[11].IN1
q_dmem[12] => q_dmem[12].IN1
q_dmem[13] => q_dmem[13].IN1
q_dmem[14] => q_dmem[14].IN1
q_dmem[15] => q_dmem[15].IN1
q_dmem[16] => q_dmem[16].IN1
q_dmem[17] => q_dmem[17].IN1
q_dmem[18] => q_dmem[18].IN1
q_dmem[19] => q_dmem[19].IN1
q_dmem[20] => q_dmem[20].IN1
q_dmem[21] => q_dmem[21].IN1
q_dmem[22] => q_dmem[22].IN1
q_dmem[23] => q_dmem[23].IN1
q_dmem[24] => q_dmem[24].IN1
q_dmem[25] => q_dmem[25].IN1
q_dmem[26] => q_dmem[26].IN1
q_dmem[27] => q_dmem[27].IN1
q_dmem[28] => q_dmem[28].IN1
q_dmem[29] => q_dmem[29].IN1
q_dmem[30] => q_dmem[30].IN1
q_dmem[31] => q_dmem[31].IN1
ctrl_writeEnable <= dflipflop:myDecodeRegFileWE3.port4
ctrl_writeReg[0] <= ctrl_writeReg[0].DB_MAX_OUTPUT_PORT_TYPE
ctrl_writeReg[1] <= ctrl_writeReg[1].DB_MAX_OUTPUT_PORT_TYPE
ctrl_writeReg[2] <= ctrl_writeReg[2].DB_MAX_OUTPUT_PORT_TYPE
ctrl_writeReg[3] <= ctrl_writeReg[3].DB_MAX_OUTPUT_PORT_TYPE
ctrl_writeReg[4] <= ctrl_writeReg[4].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegA[0] <= ctrl_readRegA[0].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegA[1] <= ctrl_readRegA[1].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegA[2] <= ctrl_readRegA[2].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegA[3] <= ctrl_readRegA[3].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegA[4] <= ctrl_readRegA[4].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegB[0] <= ctrl_readRegB[0].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegB[1] <= ctrl_readRegB[1].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegB[2] <= ctrl_readRegB[2].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegB[3] <= ctrl_readRegB[3].DB_MAX_OUTPUT_PORT_TYPE
ctrl_readRegB[4] <= ctrl_readRegB[4].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[0] <= data_writeReg[0].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[1] <= data_writeReg[1].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[2] <= data_writeReg[2].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[3] <= data_writeReg[3].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[4] <= data_writeReg[4].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[5] <= data_writeReg[5].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[6] <= data_writeReg[6].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[7] <= data_writeReg[7].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[8] <= data_writeReg[8].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[9] <= data_writeReg[9].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[10] <= data_writeReg[10].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[11] <= data_writeReg[11].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[12] <= data_writeReg[12].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[13] <= data_writeReg[13].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[14] <= data_writeReg[14].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[15] <= data_writeReg[15].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[16] <= data_writeReg[16].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[17] <= data_writeReg[17].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[18] <= data_writeReg[18].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[19] <= data_writeReg[19].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[20] <= data_writeReg[20].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[21] <= data_writeReg[21].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[22] <= data_writeReg[22].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[23] <= data_writeReg[23].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[24] <= data_writeReg[24].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[25] <= data_writeReg[25].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[26] <= data_writeReg[26].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[27] <= data_writeReg[27].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[28] <= data_writeReg[28].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[29] <= data_writeReg[29].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[30] <= data_writeReg[30].DB_MAX_OUTPUT_PORT_TYPE
data_writeReg[31] <= data_writeReg[31].DB_MAX_OUTPUT_PORT_TYPE
data_readRegA[0] => data_readRegA[0].IN1
data_readRegA[1] => data_readRegA[1].IN1
data_readRegA[2] => data_readRegA[2].IN1
data_readRegA[3] => data_readRegA[3].IN1
data_readRegA[4] => data_readRegA[4].IN1
data_readRegA[5] => data_readRegA[5].IN1
data_readRegA[6] => data_readRegA[6].IN1
data_readRegA[7] => data_readRegA[7].IN1
data_readRegA[8] => data_readRegA[8].IN1
data_readRegA[9] => data_readRegA[9].IN1
data_readRegA[10] => data_readRegA[10].IN1
data_readRegA[11] => data_readRegA[11].IN1
data_readRegA[12] => data_readRegA[12].IN1
data_readRegA[13] => data_readRegA[13].IN1
data_readRegA[14] => data_readRegA[14].IN1
data_readRegA[15] => data_readRegA[15].IN1
data_readRegA[16] => data_readRegA[16].IN1
data_readRegA[17] => data_readRegA[17].IN1
data_readRegA[18] => data_readRegA[18].IN1
data_readRegA[19] => data_readRegA[19].IN1
data_readRegA[20] => data_readRegA[20].IN1
data_readRegA[21] => data_readRegA[21].IN1
data_readRegA[22] => data_readRegA[22].IN1
data_readRegA[23] => data_readRegA[23].IN1
data_readRegA[24] => data_readRegA[24].IN1
data_readRegA[25] => data_readRegA[25].IN1
data_readRegA[26] => data_readRegA[26].IN1
data_readRegA[27] => data_readRegA[27].IN1
data_readRegA[28] => data_readRegA[28].IN1
data_readRegA[29] => data_readRegA[29].IN1
data_readRegA[30] => data_readRegA[30].IN1
data_readRegA[31] => data_readRegA[31].IN1
data_readRegB[0] => data_readRegB[0].IN1
data_readRegB[1] => data_readRegB[1].IN1
data_readRegB[2] => data_readRegB[2].IN1
data_readRegB[3] => data_readRegB[3].IN1
data_readRegB[4] => data_readRegB[4].IN1
data_readRegB[5] => data_readRegB[5].IN1
data_readRegB[6] => data_readRegB[6].IN1
data_readRegB[7] => data_readRegB[7].IN1
data_readRegB[8] => data_readRegB[8].IN1
data_readRegB[9] => data_readRegB[9].IN1
data_readRegB[10] => data_readRegB[10].IN1
data_readRegB[11] => data_readRegB[11].IN1
data_readRegB[12] => data_readRegB[12].IN1
data_readRegB[13] => data_readRegB[13].IN1
data_readRegB[14] => data_readRegB[14].IN1
data_readRegB[15] => data_readRegB[15].IN1
data_readRegB[16] => data_readRegB[16].IN1
data_readRegB[17] => data_readRegB[17].IN1
data_readRegB[18] => data_readRegB[18].IN1
data_readRegB[19] => data_readRegB[19].IN1
data_readRegB[20] => data_readRegB[20].IN1
data_readRegB[21] => data_readRegB[21].IN1
data_readRegB[22] => data_readRegB[22].IN1
data_readRegB[23] => data_readRegB[23].IN1
data_readRegB[24] => data_readRegB[24].IN1
data_readRegB[25] => data_readRegB[25].IN1
data_readRegB[26] => data_readRegB[26].IN1
data_readRegB[27] => data_readRegB[27].IN1
data_readRegB[28] => data_readRegB[28].IN1
data_readRegB[29] => data_readRegB[29].IN1
data_readRegB[30] => data_readRegB[30].IN1
data_readRegB[31] => data_readRegB[31].IN1


|skeleton|processor:my_processor|my_12bit_register:myPC
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
clock => clock.IN12
write_enable => write_enable.IN12
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
clear => clear.IN12


|skeleton|processor:my_processor|my_12bit_register:myPC|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:myPC|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:myPC|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:myPC|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:myPC|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:myPC|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:myPC|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:myPC|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:myPC|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:myPC|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:myPC|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:myPC|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit2to1_mux:pcAdderInputMux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_a[8] => input_a[8].IN1
input_a[9] => input_a[9].IN1
input_a[10] => input_a[10].IN1
input_a[11] => input_a[11].IN1
input_a[12] => input_a[12].IN1
input_a[13] => input_a[13].IN1
input_a[14] => input_a[14].IN1
input_a[15] => input_a[15].IN1
input_a[16] => input_a[16].IN1
input_a[17] => input_a[17].IN1
input_a[18] => input_a[18].IN1
input_a[19] => input_a[19].IN1
input_a[20] => input_a[20].IN1
input_a[21] => input_a[21].IN1
input_a[22] => input_a[22].IN1
input_a[23] => input_a[23].IN1
input_a[24] => input_a[24].IN1
input_a[25] => input_a[25].IN1
input_a[26] => input_a[26].IN1
input_a[27] => input_a[27].IN1
input_a[28] => input_a[28].IN1
input_a[29] => input_a[29].IN1
input_a[30] => input_a[30].IN1
input_a[31] => input_a[31].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
input_b[8] => input_b[8].IN1
input_b[9] => input_b[9].IN1
input_b[10] => input_b[10].IN1
input_b[11] => input_b[11].IN1
input_b[12] => input_b[12].IN1
input_b[13] => input_b[13].IN1
input_b[14] => input_b[14].IN1
input_b[15] => input_b[15].IN1
input_b[16] => input_b[16].IN1
input_b[17] => input_b[17].IN1
input_b[18] => input_b[18].IN1
input_b[19] => input_b[19].IN1
input_b[20] => input_b[20].IN1
input_b[21] => input_b[21].IN1
input_b[22] => input_b[22].IN1
input_b[23] => input_b[23].IN1
input_b[24] => input_b[24].IN1
input_b[25] => input_b[25].IN1
input_b[26] => input_b[26].IN1
input_b[27] => input_b[27].IN1
input_b[28] => input_b[28].IN1
input_b[29] => input_b[29].IN1
input_b[30] => input_b[30].IN1
input_b[31] => input_b[31].IN1
c_in => c_in.IN5
sum[0] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[1] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[2] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[3] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[4] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[5] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[6] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[7] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[8] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[9] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[10] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[11] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[12] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[13] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[14] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[15] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[16] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[17] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[18] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[19] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[20] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[21] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[22] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[23] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[24] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[25] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[26] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[27] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[28] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[29] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[30] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[31] <= sum.DB_MAX_OUTPUT_PORT_TYPE
overflow <= my_c32:c32Block.port9


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block0
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
c_in => c_in.IN1
bigG <= GOr.DB_MAX_OUTPUT_PORT_TYPE
bigP <= PAnd.DB_MAX_OUTPUT_PORT_TYPE
sum[0] <= my_1bit_full_adder:adder0.port3
sum[1] <= my_1bit_full_adder:adder1.port3
sum[2] <= my_1bit_full_adder:adder2.port3
sum[3] <= my_1bit_full_adder:adder3.port3
sum[4] <= my_1bit_full_adder:adder4.port3
sum[5] <= my_1bit_full_adder:adder5.port3
sum[6] <= my_1bit_full_adder:adder6.port3
sum[7] <= my_1bit_full_adder:adder7.port3


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder0
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder1
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder2
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder3
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder4
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder5
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder6
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder7
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block1
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
c_in => c_in.IN1
bigG <= GOr.DB_MAX_OUTPUT_PORT_TYPE
bigP <= PAnd.DB_MAX_OUTPUT_PORT_TYPE
sum[0] <= my_1bit_full_adder:adder0.port3
sum[1] <= my_1bit_full_adder:adder1.port3
sum[2] <= my_1bit_full_adder:adder2.port3
sum[3] <= my_1bit_full_adder:adder3.port3
sum[4] <= my_1bit_full_adder:adder4.port3
sum[5] <= my_1bit_full_adder:adder5.port3
sum[6] <= my_1bit_full_adder:adder6.port3
sum[7] <= my_1bit_full_adder:adder7.port3


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder0
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder1
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder2
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder3
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder4
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder5
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder6
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder7
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block2
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
c_in => c_in.IN1
bigG <= GOr.DB_MAX_OUTPUT_PORT_TYPE
bigP <= PAnd.DB_MAX_OUTPUT_PORT_TYPE
sum[0] <= my_1bit_full_adder:adder0.port3
sum[1] <= my_1bit_full_adder:adder1.port3
sum[2] <= my_1bit_full_adder:adder2.port3
sum[3] <= my_1bit_full_adder:adder3.port3
sum[4] <= my_1bit_full_adder:adder4.port3
sum[5] <= my_1bit_full_adder:adder5.port3
sum[6] <= my_1bit_full_adder:adder6.port3
sum[7] <= my_1bit_full_adder:adder7.port3


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder0
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder1
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder2
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder3
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder4
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder5
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder6
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder7
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block3
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
c_in => c_in.IN1
bigG <= GOr.DB_MAX_OUTPUT_PORT_TYPE
bigP <= PAnd.DB_MAX_OUTPUT_PORT_TYPE
sum[0] <= my_1bit_full_adder:adder0.port3
sum[1] <= my_1bit_full_adder:adder1.port3
sum[2] <= my_1bit_full_adder:adder2.port3
sum[3] <= my_1bit_full_adder:adder3.port3
sum[4] <= my_1bit_full_adder:adder4.port3
sum[5] <= my_1bit_full_adder:adder5.port3
sum[6] <= my_1bit_full_adder:adder6.port3
sum[7] <= my_1bit_full_adder:adder7.port3


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder0
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder1
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder2
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder3
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder4
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder5
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder6
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder7
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_c8:c8Block
G0 => myOr1.IN1
P0 => myAnd1.IN0
c0 => myAnd1.IN1
c8 <= myOr1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_c16:c16Block
G0 => myAnd2.IN0
P0 => myAnd1.IN0
G1 => myOr1.IN2
P1 => myAnd1.IN1
P1 => myAnd2.IN1
c0 => myAnd1.IN2
c16 <= myOr1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_c24:c24Block
G0 => myAnd2.IN0
P0 => myAnd1.IN0
G1 => myAnd3.IN0
P1 => myAnd1.IN1
P1 => myAnd2.IN1
G2 => myOr1.IN3
P2 => myAnd1.IN2
P2 => myAnd2.IN2
P2 => myAnd3.IN1
c0 => myAnd1.IN3
c24 <= myOr1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:myPCAdder|my_c32:c32Block
G0 => myAnd2.IN0
P0 => myAnd1.IN0
G1 => myAnd3.IN0
P1 => myAnd1.IN1
P1 => myAnd2.IN1
G2 => myAnd4.IN0
P2 => myAnd1.IN2
P2 => myAnd2.IN2
P2 => myAnd3.IN1
G3 => myOr.IN4
P3 => myAnd1.IN3
P3 => myAnd2.IN3
P3 => myAnd3.IN2
P3 => myAnd4.IN1
c0 => myAnd1.IN4
c32 <= myOr.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit2to1_mux:PCMUX
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_12bit2to1_mux:BranchMux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_12bit2to1_mux:JRMux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|dflipflop:noOpFlipFlop
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit2to1_mux:noOpMux1
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit2to1_mux:noOpMuxStall
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit_register:IRLatch
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:IRLatch|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch1
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
clock => clock.IN12
write_enable => write_enable.IN12
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
clear => clear.IN12


|skeleton|processor:my_processor|my_12bit_register:PCLatch1|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch1|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch1|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch1|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch1|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch1|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch1|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch1|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch1|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch1|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch1|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch1|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit2to1_mux:myS2Mux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit2to1_mux:myS2Mux2
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit2to1_mux:myS2Mux3
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit2to1_mux:myS1Mux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit2to1_mux:myS1Mux2
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|dflipflop:aluInBLatch
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_17to32bit_extender:mySignExtender
input_data[0] => output_data[0].DATAIN
input_data[1] => output_data[1].DATAIN
input_data[2] => output_data[2].DATAIN
input_data[3] => output_data[3].DATAIN
input_data[4] => output_data[4].DATAIN
input_data[5] => output_data[5].DATAIN
input_data[6] => output_data[6].DATAIN
input_data[7] => output_data[7].DATAIN
input_data[8] => output_data[8].DATAIN
input_data[9] => output_data[9].DATAIN
input_data[10] => output_data[10].DATAIN
input_data[11] => output_data[11].DATAIN
input_data[12] => output_data[12].DATAIN
input_data[13] => output_data[13].DATAIN
input_data[14] => output_data[14].DATAIN
input_data[15] => output_data[15].DATAIN
input_data[16] => output_data[31].DATAIN
input_data[16] => output_data[16].DATAIN
input_data[16] => output_data[17].DATAIN
input_data[16] => output_data[18].DATAIN
input_data[16] => output_data[19].DATAIN
input_data[16] => output_data[20].DATAIN
input_data[16] => output_data[21].DATAIN
input_data[16] => output_data[22].DATAIN
input_data[16] => output_data[23].DATAIN
input_data[16] => output_data[24].DATAIN
input_data[16] => output_data[25].DATAIN
input_data[16] => output_data[26].DATAIN
input_data[16] => output_data[27].DATAIN
input_data[16] => output_data[28].DATAIN
input_data[16] => output_data[29].DATAIN
input_data[16] => output_data[30].DATAIN
output_data[0] <= input_data[0].DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= input_data[1].DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= input_data[2].DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= input_data[3].DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= input_data[4].DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= input_data[5].DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= input_data[6].DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= input_data[7].DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= input_data[8].DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= input_data[9].DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= input_data[10].DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= input_data[11].DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= input_data[12].DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= input_data[13].DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= input_data[14].DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= input_data[15].DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= input_data[16].DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:immediateLatch|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit2to1_mux:rs1Mux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit_register:rs1Latch
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
clock => clock.IN5
write_enable => write_enable.IN5
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
clear => clear.IN5


|skeleton|processor:my_processor|my_5bit_register:rs1Latch|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:rs1Latch|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:rs1Latch|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:rs1Latch|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:rs1Latch|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit2to1_mux:rs2Mux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit_register:rs2Latch
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
clock => clock.IN5
write_enable => write_enable.IN5
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
clear => clear.IN5


|skeleton|processor:my_processor|my_5bit_register:rs2Latch|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:rs2Latch|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:rs2Latch|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:rs2Latch|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:rs2Latch|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit2to1_mux:AMux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit_register:ALatch
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:ALatch|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit2to1_mux:BMux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit_register:BLatch1
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch1|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch2
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
clock => clock.IN12
write_enable => write_enable.IN12
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
clear => clear.IN12


|skeleton|processor:my_processor|my_12bit_register:PCLatch2|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch2|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch2|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch2|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch2|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch2|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch2|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch2|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch2|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch2|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch2|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch2|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit2to1_mux:ALUopcodeRegMux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit_register:ALUopcodeReg
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
clock => clock.IN5
write_enable => write_enable.IN5
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
clear => clear.IN5


|skeleton|processor:my_processor|my_5bit_register:ALUopcodeReg|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:ALUopcodeReg|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:ALUopcodeReg|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:ALUopcodeReg|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:ALUopcodeReg|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:shamtReg
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
clock => clock.IN5
write_enable => write_enable.IN5
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
clear => clear.IN5


|skeleton|processor:my_processor|my_5bit_register:shamtReg|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:shamtReg|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:shamtReg|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:shamtReg|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:shamtReg|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:myAddiFlipFlop
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:mywrenFlipFlop
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:myDecodeWriteMuxGate
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:myDecodeRegFileWE
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit4to1_mux:writeRegMux
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
output_data[0] <= my_5bit2to1_mux:mux3.port2
output_data[1] <= my_5bit2to1_mux:mux3.port2
output_data[2] <= my_5bit2to1_mux:mux3.port2
output_data[3] <= my_5bit2to1_mux:mux3.port2
output_data[4] <= my_5bit2to1_mux:mux3.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|processor:my_processor|my_5bit4to1_mux:writeRegMux|my_5bit2to1_mux:mux1
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit4to1_mux:writeRegMux|my_5bit2to1_mux:mux2
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit4to1_mux:writeRegMux|my_5bit2to1_mux:mux3
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit2to1_mux:writeRegMux2
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg1
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
clock => clock.IN5
write_enable => write_enable.IN5
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
clear => clear.IN5


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg1|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg1|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg1|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg1|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg1|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:jumpFlipFlop
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:jalFlipFlop
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
clock => clock.IN12
write_enable => write_enable.IN12
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
clear => clear.IN12


|skeleton|processor:my_processor|my_12bit_register:targetLatch|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:mybltFlipFlop
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:mybneFlipFlop
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:myjrFlipFlop
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:mybexFlipFlop
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:mysetxFlipFlop
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:myALUsubFlipFlop
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:stallComparator1
inputA[0] => inputA[0].IN1
inputA[1] => inputA[1].IN1
inputA[2] => inputA[2].IN1
inputA[3] => inputA[3].IN1
inputA[4] => inputA[4].IN1
inputB[0] => inputB[0].IN1
inputB[1] => inputB[1].IN1
inputB[2] => inputB[2].IN1
inputB[3] => inputB[3].IN1
inputB[4] => inputB[4].IN1
EQ <= myEQAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:stallComparator1|my_1bit_xor:xor0
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:stallComparator1|my_1bit_xor:xor1
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:stallComparator1|my_1bit_xor:xor2
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:stallComparator1|my_1bit_xor:xor3
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:stallComparator1|my_1bit_xor:xor4
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:stallComparator2
inputA[0] => inputA[0].IN1
inputA[1] => inputA[1].IN1
inputA[2] => inputA[2].IN1
inputA[3] => inputA[3].IN1
inputA[4] => inputA[4].IN1
inputB[0] => inputB[0].IN1
inputB[1] => inputB[1].IN1
inputB[2] => inputB[2].IN1
inputB[3] => inputB[3].IN1
inputB[4] => inputB[4].IN1
EQ <= myEQAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:stallComparator2|my_1bit_xor:xor0
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:stallComparator2|my_1bit_xor:xor1
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:stallComparator2|my_1bit_xor:xor2
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:stallComparator2|my_1bit_xor:xor3
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:stallComparator2|my_1bit_xor:xor4
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:mylwFlipFlop
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit2to1_mux:ALUInputBMux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit2to1_mux:ALUOpcodeMux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit2to1_mux:ALUOpcodeMux2
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit_comparator:comparator1
inputA[0] => inputA[0].IN1
inputA[1] => inputA[1].IN1
inputA[2] => inputA[2].IN1
inputA[3] => inputA[3].IN1
inputA[4] => inputA[4].IN1
inputB[0] => inputB[0].IN1
inputB[1] => inputB[1].IN1
inputB[2] => inputB[2].IN1
inputB[3] => inputB[3].IN1
inputB[4] => inputB[4].IN1
EQ <= myEQAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator1|my_1bit_xor:xor0
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator1|my_1bit_xor:xor1
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator1|my_1bit_xor:xor2
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator1|my_1bit_xor:xor3
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator1|my_1bit_xor:xor4
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator2
inputA[0] => inputA[0].IN1
inputA[1] => inputA[1].IN1
inputA[2] => inputA[2].IN1
inputA[3] => inputA[3].IN1
inputA[4] => inputA[4].IN1
inputB[0] => inputB[0].IN1
inputB[1] => inputB[1].IN1
inputB[2] => inputB[2].IN1
inputB[3] => inputB[3].IN1
inputB[4] => inputB[4].IN1
EQ <= myEQAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator2|my_1bit_xor:xor0
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator2|my_1bit_xor:xor1
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator2|my_1bit_xor:xor2
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator2|my_1bit_xor:xor3
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator2|my_1bit_xor:xor4
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit4to1_mux:bypassMux1
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|processor:my_processor|my_32bit4to1_mux:bypassMux1|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit4to1_mux:bypassMux1|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit4to1_mux:bypassMux1|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit_comparator:comparator3
inputA[0] => inputA[0].IN1
inputA[1] => inputA[1].IN1
inputA[2] => inputA[2].IN1
inputA[3] => inputA[3].IN1
inputA[4] => inputA[4].IN1
inputB[0] => inputB[0].IN1
inputB[1] => inputB[1].IN1
inputB[2] => inputB[2].IN1
inputB[3] => inputB[3].IN1
inputB[4] => inputB[4].IN1
EQ <= myEQAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator3|my_1bit_xor:xor0
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator3|my_1bit_xor:xor1
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator3|my_1bit_xor:xor2
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator3|my_1bit_xor:xor3
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator3|my_1bit_xor:xor4
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator4
inputA[0] => inputA[0].IN1
inputA[1] => inputA[1].IN1
inputA[2] => inputA[2].IN1
inputA[3] => inputA[3].IN1
inputA[4] => inputA[4].IN1
inputB[0] => inputB[0].IN1
inputB[1] => inputB[1].IN1
inputB[2] => inputB[2].IN1
inputB[3] => inputB[3].IN1
inputB[4] => inputB[4].IN1
EQ <= myEQAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator4|my_1bit_xor:xor0
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator4|my_1bit_xor:xor1
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator4|my_1bit_xor:xor2
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator4|my_1bit_xor:xor3
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator4|my_1bit_xor:xor4
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit4to1_mux:bypassMux2
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|processor:my_processor|my_32bit4to1_mux:bypassMux2|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit4to1_mux:bypassMux2|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit4to1_mux:bypassMux2|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|alu:myALU
data_operandA[0] => data_operandA[0].IN6
data_operandA[1] => data_operandA[1].IN6
data_operandA[2] => data_operandA[2].IN6
data_operandA[3] => data_operandA[3].IN6
data_operandA[4] => data_operandA[4].IN6
data_operandA[5] => data_operandA[5].IN6
data_operandA[6] => data_operandA[6].IN6
data_operandA[7] => data_operandA[7].IN6
data_operandA[8] => data_operandA[8].IN6
data_operandA[9] => data_operandA[9].IN6
data_operandA[10] => data_operandA[10].IN6
data_operandA[11] => data_operandA[11].IN6
data_operandA[12] => data_operandA[12].IN6
data_operandA[13] => data_operandA[13].IN6
data_operandA[14] => data_operandA[14].IN6
data_operandA[15] => data_operandA[15].IN6
data_operandA[16] => data_operandA[16].IN6
data_operandA[17] => data_operandA[17].IN6
data_operandA[18] => data_operandA[18].IN6
data_operandA[19] => data_operandA[19].IN6
data_operandA[20] => data_operandA[20].IN6
data_operandA[21] => data_operandA[21].IN6
data_operandA[22] => data_operandA[22].IN6
data_operandA[23] => data_operandA[23].IN6
data_operandA[24] => data_operandA[24].IN6
data_operandA[25] => data_operandA[25].IN6
data_operandA[26] => data_operandA[26].IN6
data_operandA[27] => data_operandA[27].IN6
data_operandA[28] => data_operandA[28].IN6
data_operandA[29] => data_operandA[29].IN6
data_operandA[30] => data_operandA[30].IN6
data_operandA[31] => data_operandA[31].IN6
data_operandB[0] => data_operandB[0].IN4
data_operandB[1] => data_operandB[1].IN4
data_operandB[2] => data_operandB[2].IN4
data_operandB[3] => data_operandB[3].IN4
data_operandB[4] => data_operandB[4].IN4
data_operandB[5] => data_operandB[5].IN4
data_operandB[6] => data_operandB[6].IN4
data_operandB[7] => data_operandB[7].IN4
data_operandB[8] => data_operandB[8].IN4
data_operandB[9] => data_operandB[9].IN4
data_operandB[10] => data_operandB[10].IN4
data_operandB[11] => data_operandB[11].IN4
data_operandB[12] => data_operandB[12].IN4
data_operandB[13] => data_operandB[13].IN4
data_operandB[14] => data_operandB[14].IN4
data_operandB[15] => data_operandB[15].IN4
data_operandB[16] => data_operandB[16].IN4
data_operandB[17] => data_operandB[17].IN4
data_operandB[18] => data_operandB[18].IN4
data_operandB[19] => data_operandB[19].IN4
data_operandB[20] => data_operandB[20].IN4
data_operandB[21] => data_operandB[21].IN4
data_operandB[22] => data_operandB[22].IN4
data_operandB[23] => data_operandB[23].IN4
data_operandB[24] => data_operandB[24].IN4
data_operandB[25] => data_operandB[25].IN4
data_operandB[26] => data_operandB[26].IN4
data_operandB[27] => data_operandB[27].IN4
data_operandB[28] => data_operandB[28].IN4
data_operandB[29] => data_operandB[29].IN4
data_operandB[30] => data_operandB[30].IN4
data_operandB[31] => data_operandB[31].IN4
ctrl_ALUopcode[0] => sub.IN3
ctrl_ALUopcode[1] => ctrl_ALUopcode[1].IN1
ctrl_ALUopcode[2] => ctrl_ALUopcode[2].IN1
ctrl_ALUopcode[3] => ~NO_FANOUT~
ctrl_ALUopcode[4] => ~NO_FANOUT~
ctrl_shiftamt[0] => ctrl_shiftamt[0].IN2
ctrl_shiftamt[1] => ctrl_shiftamt[1].IN2
ctrl_shiftamt[2] => ctrl_shiftamt[2].IN2
ctrl_shiftamt[3] => ctrl_shiftamt[3].IN2
ctrl_shiftamt[4] => ctrl_shiftamt[4].IN2
data_result[0] <= my_32bit8to1_mux:myMux2.port8
data_result[1] <= my_32bit8to1_mux:myMux2.port8
data_result[2] <= my_32bit8to1_mux:myMux2.port8
data_result[3] <= my_32bit8to1_mux:myMux2.port8
data_result[4] <= my_32bit8to1_mux:myMux2.port8
data_result[5] <= my_32bit8to1_mux:myMux2.port8
data_result[6] <= my_32bit8to1_mux:myMux2.port8
data_result[7] <= my_32bit8to1_mux:myMux2.port8
data_result[8] <= my_32bit8to1_mux:myMux2.port8
data_result[9] <= my_32bit8to1_mux:myMux2.port8
data_result[10] <= my_32bit8to1_mux:myMux2.port8
data_result[11] <= my_32bit8to1_mux:myMux2.port8
data_result[12] <= my_32bit8to1_mux:myMux2.port8
data_result[13] <= my_32bit8to1_mux:myMux2.port8
data_result[14] <= my_32bit8to1_mux:myMux2.port8
data_result[15] <= my_32bit8to1_mux:myMux2.port8
data_result[16] <= my_32bit8to1_mux:myMux2.port8
data_result[17] <= my_32bit8to1_mux:myMux2.port8
data_result[18] <= my_32bit8to1_mux:myMux2.port8
data_result[19] <= my_32bit8to1_mux:myMux2.port8
data_result[20] <= my_32bit8to1_mux:myMux2.port8
data_result[21] <= my_32bit8to1_mux:myMux2.port8
data_result[22] <= my_32bit8to1_mux:myMux2.port8
data_result[23] <= my_32bit8to1_mux:myMux2.port8
data_result[24] <= my_32bit8to1_mux:myMux2.port8
data_result[25] <= my_32bit8to1_mux:myMux2.port8
data_result[26] <= my_32bit8to1_mux:myMux2.port8
data_result[27] <= my_32bit8to1_mux:myMux2.port8
data_result[28] <= my_32bit8to1_mux:myMux2.port8
data_result[29] <= my_32bit8to1_mux:myMux2.port8
data_result[30] <= my_32bit8to1_mux:myMux2.port8
data_result[31] <= my_32bit8to1_mux:myMux2.port8
isNotEqual <= isNotEqualGate4.DB_MAX_OUTPUT_PORT_TYPE
isLessThan <= my_32bit8to1_mux:myMux2.port8
overflow <= overflowOr.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_bitwise_and:bitwiseAnd
data_input1[0] => bitWiseAndLoop[0].myAnd.IN0
data_input1[1] => bitWiseAndLoop[1].myAnd.IN0
data_input1[2] => bitWiseAndLoop[2].myAnd.IN0
data_input1[3] => bitWiseAndLoop[3].myAnd.IN0
data_input1[4] => bitWiseAndLoop[4].myAnd.IN0
data_input1[5] => bitWiseAndLoop[5].myAnd.IN0
data_input1[6] => bitWiseAndLoop[6].myAnd.IN0
data_input1[7] => bitWiseAndLoop[7].myAnd.IN0
data_input1[8] => bitWiseAndLoop[8].myAnd.IN0
data_input1[9] => bitWiseAndLoop[9].myAnd.IN0
data_input1[10] => bitWiseAndLoop[10].myAnd.IN0
data_input1[11] => bitWiseAndLoop[11].myAnd.IN0
data_input1[12] => bitWiseAndLoop[12].myAnd.IN0
data_input1[13] => bitWiseAndLoop[13].myAnd.IN0
data_input1[14] => bitWiseAndLoop[14].myAnd.IN0
data_input1[15] => bitWiseAndLoop[15].myAnd.IN0
data_input1[16] => bitWiseAndLoop[16].myAnd.IN0
data_input1[17] => bitWiseAndLoop[17].myAnd.IN0
data_input1[18] => bitWiseAndLoop[18].myAnd.IN0
data_input1[19] => bitWiseAndLoop[19].myAnd.IN0
data_input1[20] => bitWiseAndLoop[20].myAnd.IN0
data_input1[21] => bitWiseAndLoop[21].myAnd.IN0
data_input1[22] => bitWiseAndLoop[22].myAnd.IN0
data_input1[23] => bitWiseAndLoop[23].myAnd.IN0
data_input1[24] => bitWiseAndLoop[24].myAnd.IN0
data_input1[25] => bitWiseAndLoop[25].myAnd.IN0
data_input1[26] => bitWiseAndLoop[26].myAnd.IN0
data_input1[27] => bitWiseAndLoop[27].myAnd.IN0
data_input1[28] => bitWiseAndLoop[28].myAnd.IN0
data_input1[29] => bitWiseAndLoop[29].myAnd.IN0
data_input1[30] => bitWiseAndLoop[30].myAnd.IN0
data_input1[31] => bitWiseAndLoop[31].myAnd.IN0
data_input2[0] => bitWiseAndLoop[0].myAnd.IN1
data_input2[1] => bitWiseAndLoop[1].myAnd.IN1
data_input2[2] => bitWiseAndLoop[2].myAnd.IN1
data_input2[3] => bitWiseAndLoop[3].myAnd.IN1
data_input2[4] => bitWiseAndLoop[4].myAnd.IN1
data_input2[5] => bitWiseAndLoop[5].myAnd.IN1
data_input2[6] => bitWiseAndLoop[6].myAnd.IN1
data_input2[7] => bitWiseAndLoop[7].myAnd.IN1
data_input2[8] => bitWiseAndLoop[8].myAnd.IN1
data_input2[9] => bitWiseAndLoop[9].myAnd.IN1
data_input2[10] => bitWiseAndLoop[10].myAnd.IN1
data_input2[11] => bitWiseAndLoop[11].myAnd.IN1
data_input2[12] => bitWiseAndLoop[12].myAnd.IN1
data_input2[13] => bitWiseAndLoop[13].myAnd.IN1
data_input2[14] => bitWiseAndLoop[14].myAnd.IN1
data_input2[15] => bitWiseAndLoop[15].myAnd.IN1
data_input2[16] => bitWiseAndLoop[16].myAnd.IN1
data_input2[17] => bitWiseAndLoop[17].myAnd.IN1
data_input2[18] => bitWiseAndLoop[18].myAnd.IN1
data_input2[19] => bitWiseAndLoop[19].myAnd.IN1
data_input2[20] => bitWiseAndLoop[20].myAnd.IN1
data_input2[21] => bitWiseAndLoop[21].myAnd.IN1
data_input2[22] => bitWiseAndLoop[22].myAnd.IN1
data_input2[23] => bitWiseAndLoop[23].myAnd.IN1
data_input2[24] => bitWiseAndLoop[24].myAnd.IN1
data_input2[25] => bitWiseAndLoop[25].myAnd.IN1
data_input2[26] => bitWiseAndLoop[26].myAnd.IN1
data_input2[27] => bitWiseAndLoop[27].myAnd.IN1
data_input2[28] => bitWiseAndLoop[28].myAnd.IN1
data_input2[29] => bitWiseAndLoop[29].myAnd.IN1
data_input2[30] => bitWiseAndLoop[30].myAnd.IN1
data_input2[31] => bitWiseAndLoop[31].myAnd.IN1
data_output[0] <= bitWiseAndLoop[0].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[1] <= bitWiseAndLoop[1].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[2] <= bitWiseAndLoop[2].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[3] <= bitWiseAndLoop[3].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[4] <= bitWiseAndLoop[4].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[5] <= bitWiseAndLoop[5].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[6] <= bitWiseAndLoop[6].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[7] <= bitWiseAndLoop[7].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[8] <= bitWiseAndLoop[8].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[9] <= bitWiseAndLoop[9].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[10] <= bitWiseAndLoop[10].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[11] <= bitWiseAndLoop[11].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[12] <= bitWiseAndLoop[12].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[13] <= bitWiseAndLoop[13].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[14] <= bitWiseAndLoop[14].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[15] <= bitWiseAndLoop[15].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[16] <= bitWiseAndLoop[16].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[17] <= bitWiseAndLoop[17].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[18] <= bitWiseAndLoop[18].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[19] <= bitWiseAndLoop[19].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[20] <= bitWiseAndLoop[20].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[21] <= bitWiseAndLoop[21].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[22] <= bitWiseAndLoop[22].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[23] <= bitWiseAndLoop[23].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[24] <= bitWiseAndLoop[24].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[25] <= bitWiseAndLoop[25].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[26] <= bitWiseAndLoop[26].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[27] <= bitWiseAndLoop[27].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[28] <= bitWiseAndLoop[28].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[29] <= bitWiseAndLoop[29].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[30] <= bitWiseAndLoop[30].myAnd.DB_MAX_OUTPUT_PORT_TYPE
data_output[31] <= bitWiseAndLoop[31].myAnd.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_bitwise_or:bitwiseOr
data_input1[0] => bitWiseOrLoop[0].myOr.IN0
data_input1[1] => bitWiseOrLoop[1].myOr.IN0
data_input1[2] => bitWiseOrLoop[2].myOr.IN0
data_input1[3] => bitWiseOrLoop[3].myOr.IN0
data_input1[4] => bitWiseOrLoop[4].myOr.IN0
data_input1[5] => bitWiseOrLoop[5].myOr.IN0
data_input1[6] => bitWiseOrLoop[6].myOr.IN0
data_input1[7] => bitWiseOrLoop[7].myOr.IN0
data_input1[8] => bitWiseOrLoop[8].myOr.IN0
data_input1[9] => bitWiseOrLoop[9].myOr.IN0
data_input1[10] => bitWiseOrLoop[10].myOr.IN0
data_input1[11] => bitWiseOrLoop[11].myOr.IN0
data_input1[12] => bitWiseOrLoop[12].myOr.IN0
data_input1[13] => bitWiseOrLoop[13].myOr.IN0
data_input1[14] => bitWiseOrLoop[14].myOr.IN0
data_input1[15] => bitWiseOrLoop[15].myOr.IN0
data_input1[16] => bitWiseOrLoop[16].myOr.IN0
data_input1[17] => bitWiseOrLoop[17].myOr.IN0
data_input1[18] => bitWiseOrLoop[18].myOr.IN0
data_input1[19] => bitWiseOrLoop[19].myOr.IN0
data_input1[20] => bitWiseOrLoop[20].myOr.IN0
data_input1[21] => bitWiseOrLoop[21].myOr.IN0
data_input1[22] => bitWiseOrLoop[22].myOr.IN0
data_input1[23] => bitWiseOrLoop[23].myOr.IN0
data_input1[24] => bitWiseOrLoop[24].myOr.IN0
data_input1[25] => bitWiseOrLoop[25].myOr.IN0
data_input1[26] => bitWiseOrLoop[26].myOr.IN0
data_input1[27] => bitWiseOrLoop[27].myOr.IN0
data_input1[28] => bitWiseOrLoop[28].myOr.IN0
data_input1[29] => bitWiseOrLoop[29].myOr.IN0
data_input1[30] => bitWiseOrLoop[30].myOr.IN0
data_input1[31] => bitWiseOrLoop[31].myOr.IN0
data_input2[0] => bitWiseOrLoop[0].myOr.IN1
data_input2[1] => bitWiseOrLoop[1].myOr.IN1
data_input2[2] => bitWiseOrLoop[2].myOr.IN1
data_input2[3] => bitWiseOrLoop[3].myOr.IN1
data_input2[4] => bitWiseOrLoop[4].myOr.IN1
data_input2[5] => bitWiseOrLoop[5].myOr.IN1
data_input2[6] => bitWiseOrLoop[6].myOr.IN1
data_input2[7] => bitWiseOrLoop[7].myOr.IN1
data_input2[8] => bitWiseOrLoop[8].myOr.IN1
data_input2[9] => bitWiseOrLoop[9].myOr.IN1
data_input2[10] => bitWiseOrLoop[10].myOr.IN1
data_input2[11] => bitWiseOrLoop[11].myOr.IN1
data_input2[12] => bitWiseOrLoop[12].myOr.IN1
data_input2[13] => bitWiseOrLoop[13].myOr.IN1
data_input2[14] => bitWiseOrLoop[14].myOr.IN1
data_input2[15] => bitWiseOrLoop[15].myOr.IN1
data_input2[16] => bitWiseOrLoop[16].myOr.IN1
data_input2[17] => bitWiseOrLoop[17].myOr.IN1
data_input2[18] => bitWiseOrLoop[18].myOr.IN1
data_input2[19] => bitWiseOrLoop[19].myOr.IN1
data_input2[20] => bitWiseOrLoop[20].myOr.IN1
data_input2[21] => bitWiseOrLoop[21].myOr.IN1
data_input2[22] => bitWiseOrLoop[22].myOr.IN1
data_input2[23] => bitWiseOrLoop[23].myOr.IN1
data_input2[24] => bitWiseOrLoop[24].myOr.IN1
data_input2[25] => bitWiseOrLoop[25].myOr.IN1
data_input2[26] => bitWiseOrLoop[26].myOr.IN1
data_input2[27] => bitWiseOrLoop[27].myOr.IN1
data_input2[28] => bitWiseOrLoop[28].myOr.IN1
data_input2[29] => bitWiseOrLoop[29].myOr.IN1
data_input2[30] => bitWiseOrLoop[30].myOr.IN1
data_input2[31] => bitWiseOrLoop[31].myOr.IN1
data_output[0] <= bitWiseOrLoop[0].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[1] <= bitWiseOrLoop[1].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[2] <= bitWiseOrLoop[2].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[3] <= bitWiseOrLoop[3].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[4] <= bitWiseOrLoop[4].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[5] <= bitWiseOrLoop[5].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[6] <= bitWiseOrLoop[6].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[7] <= bitWiseOrLoop[7].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[8] <= bitWiseOrLoop[8].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[9] <= bitWiseOrLoop[9].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[10] <= bitWiseOrLoop[10].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[11] <= bitWiseOrLoop[11].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[12] <= bitWiseOrLoop[12].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[13] <= bitWiseOrLoop[13].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[14] <= bitWiseOrLoop[14].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[15] <= bitWiseOrLoop[15].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[16] <= bitWiseOrLoop[16].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[17] <= bitWiseOrLoop[17].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[18] <= bitWiseOrLoop[18].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[19] <= bitWiseOrLoop[19].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[20] <= bitWiseOrLoop[20].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[21] <= bitWiseOrLoop[21].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[22] <= bitWiseOrLoop[22].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[23] <= bitWiseOrLoop[23].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[24] <= bitWiseOrLoop[24].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[25] <= bitWiseOrLoop[25].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[26] <= bitWiseOrLoop[26].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[27] <= bitWiseOrLoop[27].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[28] <= bitWiseOrLoop[28].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[29] <= bitWiseOrLoop[29].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[30] <= bitWiseOrLoop[30].myOr.DB_MAX_OUTPUT_PORT_TYPE
data_output[31] <= bitWiseOrLoop[31].myOr.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_32bit_barrelLeftShifter:leftShifter
data_input[0] => data_input[0].IN1
data_input[1] => data_input[1].IN1
data_input[2] => data_input[2].IN1
data_input[3] => data_input[3].IN1
data_input[4] => data_input[4].IN1
data_input[5] => data_input[5].IN1
data_input[6] => data_input[6].IN1
data_input[7] => data_input[7].IN1
data_input[8] => data_input[8].IN1
data_input[9] => data_input[9].IN1
data_input[10] => data_input[10].IN1
data_input[11] => data_input[11].IN1
data_input[12] => data_input[12].IN1
data_input[13] => data_input[13].IN1
data_input[14] => data_input[14].IN1
data_input[15] => data_input[15].IN1
data_input[16] => data_input[16].IN1
data_input[17] => data_input[17].IN1
data_input[18] => data_input[18].IN1
data_input[19] => data_input[19].IN1
data_input[20] => data_input[20].IN1
data_input[21] => data_input[21].IN1
data_input[22] => data_input[22].IN1
data_input[23] => data_input[23].IN1
data_input[24] => data_input[24].IN1
data_input[25] => data_input[25].IN1
data_input[26] => data_input[26].IN1
data_input[27] => data_input[27].IN1
data_input[28] => data_input[28].IN1
data_input[29] => data_input[29].IN1
data_input[30] => data_input[30].IN1
data_input[31] => data_input[31].IN1
control_bits[0] => control_bits[0].IN1
control_bits[1] => control_bits[1].IN1
control_bits[2] => control_bits[2].IN1
control_bits[3] => control_bits[3].IN1
control_bits[4] => control_bits[4].IN1
data_output[0] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[1] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[2] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[3] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[4] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[5] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[6] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[7] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[8] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[9] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[10] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[11] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[12] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[13] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[14] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[15] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[16] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[17] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[18] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[19] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[20] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[21] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[22] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[23] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[24] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[25] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[26] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[27] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[28] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[29] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[30] <= my_1bit_leftshifter:my1BitShifter.port2
data_output[31] <= my_1bit_leftshifter:my1BitShifter.port2


|skeleton|processor:my_processor|alu:myALU|my_32bit_barrelLeftShifter:leftShifter|my_16bit_leftshifter:my16BitShifter
data_input[0] => data_output.DATAB
data_input[0] => data_output.DATAA
data_input[1] => data_output.DATAB
data_input[1] => data_output.DATAA
data_input[2] => data_output.DATAB
data_input[2] => data_output.DATAA
data_input[3] => data_output.DATAB
data_input[3] => data_output.DATAA
data_input[4] => data_output.DATAB
data_input[4] => data_output.DATAA
data_input[5] => data_output.DATAB
data_input[5] => data_output.DATAA
data_input[6] => data_output.DATAB
data_input[6] => data_output.DATAA
data_input[7] => data_output.DATAB
data_input[7] => data_output.DATAA
data_input[8] => data_output.DATAB
data_input[8] => data_output.DATAA
data_input[9] => data_output.DATAB
data_input[9] => data_output.DATAA
data_input[10] => data_output.DATAB
data_input[10] => data_output.DATAA
data_input[11] => data_output.DATAB
data_input[11] => data_output.DATAA
data_input[12] => data_output.DATAB
data_input[12] => data_output.DATAA
data_input[13] => data_output.DATAB
data_input[13] => data_output.DATAA
data_input[14] => data_output.DATAB
data_input[14] => data_output.DATAA
data_input[15] => data_output.DATAB
data_input[15] => data_output.DATAA
data_input[16] => data_output.DATAA
data_input[17] => data_output.DATAA
data_input[18] => data_output.DATAA
data_input[19] => data_output.DATAA
data_input[20] => data_output.DATAA
data_input[21] => data_output.DATAA
data_input[22] => data_output.DATAA
data_input[23] => data_output.DATAA
data_input[24] => data_output.DATAA
data_input[25] => data_output.DATAA
data_input[26] => data_output.DATAA
data_input[27] => data_output.DATAA
data_input[28] => data_output.DATAA
data_input[29] => data_output.DATAA
data_input[30] => data_output.DATAA
data_input[31] => data_output.DATAA
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
data_output[0] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[1] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[2] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[3] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[4] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[5] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[6] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[7] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[8] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[9] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[10] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[11] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[12] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[13] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[14] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[15] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[16] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[17] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[18] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[19] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[20] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[21] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[22] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[23] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[24] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[25] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[26] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[27] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[28] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[29] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[30] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[31] <= data_output.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_32bit_barrelLeftShifter:leftShifter|my_8bit_leftshifter:my8BitShifter
data_input[0] => data_output.DATAB
data_input[0] => data_output.DATAA
data_input[1] => data_output.DATAB
data_input[1] => data_output.DATAA
data_input[2] => data_output.DATAB
data_input[2] => data_output.DATAA
data_input[3] => data_output.DATAB
data_input[3] => data_output.DATAA
data_input[4] => data_output.DATAB
data_input[4] => data_output.DATAA
data_input[5] => data_output.DATAB
data_input[5] => data_output.DATAA
data_input[6] => data_output.DATAB
data_input[6] => data_output.DATAA
data_input[7] => data_output.DATAB
data_input[7] => data_output.DATAA
data_input[8] => data_output.DATAB
data_input[8] => data_output.DATAA
data_input[9] => data_output.DATAB
data_input[9] => data_output.DATAA
data_input[10] => data_output.DATAB
data_input[10] => data_output.DATAA
data_input[11] => data_output.DATAB
data_input[11] => data_output.DATAA
data_input[12] => data_output.DATAB
data_input[12] => data_output.DATAA
data_input[13] => data_output.DATAB
data_input[13] => data_output.DATAA
data_input[14] => data_output.DATAB
data_input[14] => data_output.DATAA
data_input[15] => data_output.DATAB
data_input[15] => data_output.DATAA
data_input[16] => data_output.DATAB
data_input[16] => data_output.DATAA
data_input[17] => data_output.DATAB
data_input[17] => data_output.DATAA
data_input[18] => data_output.DATAB
data_input[18] => data_output.DATAA
data_input[19] => data_output.DATAB
data_input[19] => data_output.DATAA
data_input[20] => data_output.DATAB
data_input[20] => data_output.DATAA
data_input[21] => data_output.DATAB
data_input[21] => data_output.DATAA
data_input[22] => data_output.DATAB
data_input[22] => data_output.DATAA
data_input[23] => data_output.DATAB
data_input[23] => data_output.DATAA
data_input[24] => data_output.DATAA
data_input[25] => data_output.DATAA
data_input[26] => data_output.DATAA
data_input[27] => data_output.DATAA
data_input[28] => data_output.DATAA
data_input[29] => data_output.DATAA
data_input[30] => data_output.DATAA
data_input[31] => data_output.DATAA
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
data_output[0] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[1] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[2] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[3] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[4] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[5] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[6] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[7] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[8] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[9] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[10] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[11] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[12] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[13] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[14] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[15] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[16] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[17] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[18] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[19] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[20] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[21] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[22] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[23] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[24] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[25] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[26] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[27] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[28] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[29] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[30] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[31] <= data_output.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_32bit_barrelLeftShifter:leftShifter|my_4bit_leftshifter:my4BitShifter
data_input[0] => data_output.DATAB
data_input[0] => data_output.DATAA
data_input[1] => data_output.DATAB
data_input[1] => data_output.DATAA
data_input[2] => data_output.DATAB
data_input[2] => data_output.DATAA
data_input[3] => data_output.DATAB
data_input[3] => data_output.DATAA
data_input[4] => data_output.DATAB
data_input[4] => data_output.DATAA
data_input[5] => data_output.DATAB
data_input[5] => data_output.DATAA
data_input[6] => data_output.DATAB
data_input[6] => data_output.DATAA
data_input[7] => data_output.DATAB
data_input[7] => data_output.DATAA
data_input[8] => data_output.DATAB
data_input[8] => data_output.DATAA
data_input[9] => data_output.DATAB
data_input[9] => data_output.DATAA
data_input[10] => data_output.DATAB
data_input[10] => data_output.DATAA
data_input[11] => data_output.DATAB
data_input[11] => data_output.DATAA
data_input[12] => data_output.DATAB
data_input[12] => data_output.DATAA
data_input[13] => data_output.DATAB
data_input[13] => data_output.DATAA
data_input[14] => data_output.DATAB
data_input[14] => data_output.DATAA
data_input[15] => data_output.DATAB
data_input[15] => data_output.DATAA
data_input[16] => data_output.DATAB
data_input[16] => data_output.DATAA
data_input[17] => data_output.DATAB
data_input[17] => data_output.DATAA
data_input[18] => data_output.DATAB
data_input[18] => data_output.DATAA
data_input[19] => data_output.DATAB
data_input[19] => data_output.DATAA
data_input[20] => data_output.DATAB
data_input[20] => data_output.DATAA
data_input[21] => data_output.DATAB
data_input[21] => data_output.DATAA
data_input[22] => data_output.DATAB
data_input[22] => data_output.DATAA
data_input[23] => data_output.DATAB
data_input[23] => data_output.DATAA
data_input[24] => data_output.DATAB
data_input[24] => data_output.DATAA
data_input[25] => data_output.DATAB
data_input[25] => data_output.DATAA
data_input[26] => data_output.DATAB
data_input[26] => data_output.DATAA
data_input[27] => data_output.DATAB
data_input[27] => data_output.DATAA
data_input[28] => data_output.DATAA
data_input[29] => data_output.DATAA
data_input[30] => data_output.DATAA
data_input[31] => data_output.DATAA
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
data_output[0] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[1] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[2] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[3] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[4] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[5] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[6] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[7] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[8] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[9] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[10] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[11] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[12] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[13] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[14] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[15] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[16] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[17] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[18] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[19] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[20] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[21] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[22] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[23] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[24] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[25] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[26] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[27] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[28] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[29] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[30] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[31] <= data_output.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_32bit_barrelLeftShifter:leftShifter|my_2bit_leftshifter:my2BitShifter
data_input[0] => data_output.DATAB
data_input[0] => data_output.DATAA
data_input[1] => data_output.DATAB
data_input[1] => data_output.DATAA
data_input[2] => data_output.DATAB
data_input[2] => data_output.DATAA
data_input[3] => data_output.DATAB
data_input[3] => data_output.DATAA
data_input[4] => data_output.DATAB
data_input[4] => data_output.DATAA
data_input[5] => data_output.DATAB
data_input[5] => data_output.DATAA
data_input[6] => data_output.DATAB
data_input[6] => data_output.DATAA
data_input[7] => data_output.DATAB
data_input[7] => data_output.DATAA
data_input[8] => data_output.DATAB
data_input[8] => data_output.DATAA
data_input[9] => data_output.DATAB
data_input[9] => data_output.DATAA
data_input[10] => data_output.DATAB
data_input[10] => data_output.DATAA
data_input[11] => data_output.DATAB
data_input[11] => data_output.DATAA
data_input[12] => data_output.DATAB
data_input[12] => data_output.DATAA
data_input[13] => data_output.DATAB
data_input[13] => data_output.DATAA
data_input[14] => data_output.DATAB
data_input[14] => data_output.DATAA
data_input[15] => data_output.DATAB
data_input[15] => data_output.DATAA
data_input[16] => data_output.DATAB
data_input[16] => data_output.DATAA
data_input[17] => data_output.DATAB
data_input[17] => data_output.DATAA
data_input[18] => data_output.DATAB
data_input[18] => data_output.DATAA
data_input[19] => data_output.DATAB
data_input[19] => data_output.DATAA
data_input[20] => data_output.DATAB
data_input[20] => data_output.DATAA
data_input[21] => data_output.DATAB
data_input[21] => data_output.DATAA
data_input[22] => data_output.DATAB
data_input[22] => data_output.DATAA
data_input[23] => data_output.DATAB
data_input[23] => data_output.DATAA
data_input[24] => data_output.DATAB
data_input[24] => data_output.DATAA
data_input[25] => data_output.DATAB
data_input[25] => data_output.DATAA
data_input[26] => data_output.DATAB
data_input[26] => data_output.DATAA
data_input[27] => data_output.DATAB
data_input[27] => data_output.DATAA
data_input[28] => data_output.DATAB
data_input[28] => data_output.DATAA
data_input[29] => data_output.DATAB
data_input[29] => data_output.DATAA
data_input[30] => data_output.DATAA
data_input[31] => data_output.DATAA
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
data_output[0] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[1] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[2] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[3] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[4] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[5] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[6] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[7] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[8] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[9] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[10] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[11] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[12] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[13] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[14] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[15] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[16] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[17] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[18] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[19] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[20] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[21] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[22] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[23] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[24] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[25] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[26] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[27] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[28] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[29] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[30] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[31] <= data_output.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_32bit_barrelLeftShifter:leftShifter|my_1bit_leftshifter:my1BitShifter
data_input[0] => data_output.DATAB
data_input[0] => data_output.DATAA
data_input[1] => data_output.DATAB
data_input[1] => data_output.DATAA
data_input[2] => data_output.DATAB
data_input[2] => data_output.DATAA
data_input[3] => data_output.DATAB
data_input[3] => data_output.DATAA
data_input[4] => data_output.DATAB
data_input[4] => data_output.DATAA
data_input[5] => data_output.DATAB
data_input[5] => data_output.DATAA
data_input[6] => data_output.DATAB
data_input[6] => data_output.DATAA
data_input[7] => data_output.DATAB
data_input[7] => data_output.DATAA
data_input[8] => data_output.DATAB
data_input[8] => data_output.DATAA
data_input[9] => data_output.DATAB
data_input[9] => data_output.DATAA
data_input[10] => data_output.DATAB
data_input[10] => data_output.DATAA
data_input[11] => data_output.DATAB
data_input[11] => data_output.DATAA
data_input[12] => data_output.DATAB
data_input[12] => data_output.DATAA
data_input[13] => data_output.DATAB
data_input[13] => data_output.DATAA
data_input[14] => data_output.DATAB
data_input[14] => data_output.DATAA
data_input[15] => data_output.DATAB
data_input[15] => data_output.DATAA
data_input[16] => data_output.DATAB
data_input[16] => data_output.DATAA
data_input[17] => data_output.DATAB
data_input[17] => data_output.DATAA
data_input[18] => data_output.DATAB
data_input[18] => data_output.DATAA
data_input[19] => data_output.DATAB
data_input[19] => data_output.DATAA
data_input[20] => data_output.DATAB
data_input[20] => data_output.DATAA
data_input[21] => data_output.DATAB
data_input[21] => data_output.DATAA
data_input[22] => data_output.DATAB
data_input[22] => data_output.DATAA
data_input[23] => data_output.DATAB
data_input[23] => data_output.DATAA
data_input[24] => data_output.DATAB
data_input[24] => data_output.DATAA
data_input[25] => data_output.DATAB
data_input[25] => data_output.DATAA
data_input[26] => data_output.DATAB
data_input[26] => data_output.DATAA
data_input[27] => data_output.DATAB
data_input[27] => data_output.DATAA
data_input[28] => data_output.DATAB
data_input[28] => data_output.DATAA
data_input[29] => data_output.DATAB
data_input[29] => data_output.DATAA
data_input[30] => data_output.DATAB
data_input[30] => data_output.DATAA
data_input[31] => data_output.DATAA
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
data_output[0] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[1] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[2] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[3] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[4] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[5] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[6] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[7] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[8] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[9] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[10] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[11] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[12] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[13] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[14] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[15] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[16] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[17] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[18] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[19] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[20] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[21] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[22] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[23] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[24] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[25] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[26] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[27] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[28] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[29] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[30] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[31] <= data_output.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_32bit_barrelRightShifter:rightShifter
data_input[0] => data_input[0].IN1
data_input[1] => data_input[1].IN1
data_input[2] => data_input[2].IN1
data_input[3] => data_input[3].IN1
data_input[4] => data_input[4].IN1
data_input[5] => data_input[5].IN1
data_input[6] => data_input[6].IN1
data_input[7] => data_input[7].IN1
data_input[8] => data_input[8].IN1
data_input[9] => data_input[9].IN1
data_input[10] => data_input[10].IN1
data_input[11] => data_input[11].IN1
data_input[12] => data_input[12].IN1
data_input[13] => data_input[13].IN1
data_input[14] => data_input[14].IN1
data_input[15] => data_input[15].IN1
data_input[16] => data_input[16].IN1
data_input[17] => data_input[17].IN1
data_input[18] => data_input[18].IN1
data_input[19] => data_input[19].IN1
data_input[20] => data_input[20].IN1
data_input[21] => data_input[21].IN1
data_input[22] => data_input[22].IN1
data_input[23] => data_input[23].IN1
data_input[24] => data_input[24].IN1
data_input[25] => data_input[25].IN1
data_input[26] => data_input[26].IN1
data_input[27] => data_input[27].IN1
data_input[28] => data_input[28].IN1
data_input[29] => data_input[29].IN1
data_input[30] => data_input[30].IN1
data_input[31] => data_input[31].IN1
control_bits[0] => control_bits[0].IN1
control_bits[1] => control_bits[1].IN1
control_bits[2] => control_bits[2].IN1
control_bits[3] => control_bits[3].IN1
control_bits[4] => control_bits[4].IN1
data_output[0] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[1] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[2] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[3] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[4] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[5] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[6] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[7] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[8] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[9] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[10] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[11] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[12] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[13] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[14] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[15] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[16] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[17] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[18] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[19] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[20] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[21] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[22] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[23] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[24] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[25] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[26] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[27] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[28] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[29] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[30] <= my_1bit_rightshifter:my1BitShifter.port2
data_output[31] <= my_1bit_rightshifter:my1BitShifter.port2


|skeleton|processor:my_processor|alu:myALU|my_32bit_barrelRightShifter:rightShifter|my_16bit_rightshifter:my16BitShifter
data_input[0] => data_output.DATAA
data_input[1] => data_output.DATAA
data_input[2] => data_output.DATAA
data_input[3] => data_output.DATAA
data_input[4] => data_output.DATAA
data_input[5] => data_output.DATAA
data_input[6] => data_output.DATAA
data_input[7] => data_output.DATAA
data_input[8] => data_output.DATAA
data_input[9] => data_output.DATAA
data_input[10] => data_output.DATAA
data_input[11] => data_output.DATAA
data_input[12] => data_output.DATAA
data_input[13] => data_output.DATAA
data_input[14] => data_output.DATAA
data_input[15] => data_output.DATAA
data_input[16] => data_output.DATAB
data_input[16] => data_output.DATAA
data_input[17] => data_output.DATAB
data_input[17] => data_output.DATAA
data_input[18] => data_output.DATAB
data_input[18] => data_output.DATAA
data_input[19] => data_output.DATAB
data_input[19] => data_output.DATAA
data_input[20] => data_output.DATAB
data_input[20] => data_output.DATAA
data_input[21] => data_output.DATAB
data_input[21] => data_output.DATAA
data_input[22] => data_output.DATAB
data_input[22] => data_output.DATAA
data_input[23] => data_output.DATAB
data_input[23] => data_output.DATAA
data_input[24] => data_output.DATAB
data_input[24] => data_output.DATAA
data_input[25] => data_output.DATAB
data_input[25] => data_output.DATAA
data_input[26] => data_output.DATAB
data_input[26] => data_output.DATAA
data_input[27] => data_output.DATAB
data_input[27] => data_output.DATAA
data_input[28] => data_output.DATAB
data_input[28] => data_output.DATAA
data_input[29] => data_output.DATAB
data_input[29] => data_output.DATAA
data_input[30] => data_output.DATAB
data_input[30] => data_output.DATAA
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output[31].DATAIN
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
data_output[0] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[1] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[2] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[3] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[4] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[5] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[6] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[7] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[8] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[9] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[10] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[11] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[12] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[13] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[14] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[15] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[16] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[17] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[18] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[19] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[20] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[21] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[22] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[23] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[24] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[25] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[26] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[27] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[28] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[29] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[30] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[31] <= data_input[31].DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_32bit_barrelRightShifter:rightShifter|my_8bit_rightshifter:my8BitShifter
data_input[0] => data_output.DATAA
data_input[1] => data_output.DATAA
data_input[2] => data_output.DATAA
data_input[3] => data_output.DATAA
data_input[4] => data_output.DATAA
data_input[5] => data_output.DATAA
data_input[6] => data_output.DATAA
data_input[7] => data_output.DATAA
data_input[8] => data_output.DATAB
data_input[8] => data_output.DATAA
data_input[9] => data_output.DATAB
data_input[9] => data_output.DATAA
data_input[10] => data_output.DATAB
data_input[10] => data_output.DATAA
data_input[11] => data_output.DATAB
data_input[11] => data_output.DATAA
data_input[12] => data_output.DATAB
data_input[12] => data_output.DATAA
data_input[13] => data_output.DATAB
data_input[13] => data_output.DATAA
data_input[14] => data_output.DATAB
data_input[14] => data_output.DATAA
data_input[15] => data_output.DATAB
data_input[15] => data_output.DATAA
data_input[16] => data_output.DATAB
data_input[16] => data_output.DATAA
data_input[17] => data_output.DATAB
data_input[17] => data_output.DATAA
data_input[18] => data_output.DATAB
data_input[18] => data_output.DATAA
data_input[19] => data_output.DATAB
data_input[19] => data_output.DATAA
data_input[20] => data_output.DATAB
data_input[20] => data_output.DATAA
data_input[21] => data_output.DATAB
data_input[21] => data_output.DATAA
data_input[22] => data_output.DATAB
data_input[22] => data_output.DATAA
data_input[23] => data_output.DATAB
data_input[23] => data_output.DATAA
data_input[24] => data_output.DATAB
data_input[24] => data_output.DATAA
data_input[25] => data_output.DATAB
data_input[25] => data_output.DATAA
data_input[26] => data_output.DATAB
data_input[26] => data_output.DATAA
data_input[27] => data_output.DATAB
data_input[27] => data_output.DATAA
data_input[28] => data_output.DATAB
data_input[28] => data_output.DATAA
data_input[29] => data_output.DATAB
data_input[29] => data_output.DATAA
data_input[30] => data_output.DATAB
data_input[30] => data_output.DATAA
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output[31].DATAIN
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
data_output[0] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[1] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[2] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[3] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[4] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[5] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[6] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[7] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[8] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[9] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[10] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[11] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[12] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[13] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[14] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[15] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[16] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[17] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[18] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[19] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[20] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[21] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[22] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[23] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[24] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[25] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[26] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[27] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[28] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[29] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[30] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[31] <= data_input[31].DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_32bit_barrelRightShifter:rightShifter|my_4bit_rightshifter:my4BitShifter
data_input[0] => data_output.DATAA
data_input[1] => data_output.DATAA
data_input[2] => data_output.DATAA
data_input[3] => data_output.DATAA
data_input[4] => data_output.DATAB
data_input[4] => data_output.DATAA
data_input[5] => data_output.DATAB
data_input[5] => data_output.DATAA
data_input[6] => data_output.DATAB
data_input[6] => data_output.DATAA
data_input[7] => data_output.DATAB
data_input[7] => data_output.DATAA
data_input[8] => data_output.DATAB
data_input[8] => data_output.DATAA
data_input[9] => data_output.DATAB
data_input[9] => data_output.DATAA
data_input[10] => data_output.DATAB
data_input[10] => data_output.DATAA
data_input[11] => data_output.DATAB
data_input[11] => data_output.DATAA
data_input[12] => data_output.DATAB
data_input[12] => data_output.DATAA
data_input[13] => data_output.DATAB
data_input[13] => data_output.DATAA
data_input[14] => data_output.DATAB
data_input[14] => data_output.DATAA
data_input[15] => data_output.DATAB
data_input[15] => data_output.DATAA
data_input[16] => data_output.DATAB
data_input[16] => data_output.DATAA
data_input[17] => data_output.DATAB
data_input[17] => data_output.DATAA
data_input[18] => data_output.DATAB
data_input[18] => data_output.DATAA
data_input[19] => data_output.DATAB
data_input[19] => data_output.DATAA
data_input[20] => data_output.DATAB
data_input[20] => data_output.DATAA
data_input[21] => data_output.DATAB
data_input[21] => data_output.DATAA
data_input[22] => data_output.DATAB
data_input[22] => data_output.DATAA
data_input[23] => data_output.DATAB
data_input[23] => data_output.DATAA
data_input[24] => data_output.DATAB
data_input[24] => data_output.DATAA
data_input[25] => data_output.DATAB
data_input[25] => data_output.DATAA
data_input[26] => data_output.DATAB
data_input[26] => data_output.DATAA
data_input[27] => data_output.DATAB
data_input[27] => data_output.DATAA
data_input[28] => data_output.DATAB
data_input[28] => data_output.DATAA
data_input[29] => data_output.DATAB
data_input[29] => data_output.DATAA
data_input[30] => data_output.DATAB
data_input[30] => data_output.DATAA
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output[31].DATAIN
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
data_output[0] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[1] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[2] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[3] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[4] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[5] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[6] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[7] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[8] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[9] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[10] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[11] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[12] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[13] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[14] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[15] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[16] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[17] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[18] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[19] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[20] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[21] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[22] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[23] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[24] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[25] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[26] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[27] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[28] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[29] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[30] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[31] <= data_input[31].DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_32bit_barrelRightShifter:rightShifter|my_2bit_rightshifter:my2BitShifter
data_input[0] => data_output.DATAA
data_input[1] => data_output.DATAA
data_input[2] => data_output.DATAB
data_input[2] => data_output.DATAA
data_input[3] => data_output.DATAB
data_input[3] => data_output.DATAA
data_input[4] => data_output.DATAB
data_input[4] => data_output.DATAA
data_input[5] => data_output.DATAB
data_input[5] => data_output.DATAA
data_input[6] => data_output.DATAB
data_input[6] => data_output.DATAA
data_input[7] => data_output.DATAB
data_input[7] => data_output.DATAA
data_input[8] => data_output.DATAB
data_input[8] => data_output.DATAA
data_input[9] => data_output.DATAB
data_input[9] => data_output.DATAA
data_input[10] => data_output.DATAB
data_input[10] => data_output.DATAA
data_input[11] => data_output.DATAB
data_input[11] => data_output.DATAA
data_input[12] => data_output.DATAB
data_input[12] => data_output.DATAA
data_input[13] => data_output.DATAB
data_input[13] => data_output.DATAA
data_input[14] => data_output.DATAB
data_input[14] => data_output.DATAA
data_input[15] => data_output.DATAB
data_input[15] => data_output.DATAA
data_input[16] => data_output.DATAB
data_input[16] => data_output.DATAA
data_input[17] => data_output.DATAB
data_input[17] => data_output.DATAA
data_input[18] => data_output.DATAB
data_input[18] => data_output.DATAA
data_input[19] => data_output.DATAB
data_input[19] => data_output.DATAA
data_input[20] => data_output.DATAB
data_input[20] => data_output.DATAA
data_input[21] => data_output.DATAB
data_input[21] => data_output.DATAA
data_input[22] => data_output.DATAB
data_input[22] => data_output.DATAA
data_input[23] => data_output.DATAB
data_input[23] => data_output.DATAA
data_input[24] => data_output.DATAB
data_input[24] => data_output.DATAA
data_input[25] => data_output.DATAB
data_input[25] => data_output.DATAA
data_input[26] => data_output.DATAB
data_input[26] => data_output.DATAA
data_input[27] => data_output.DATAB
data_input[27] => data_output.DATAA
data_input[28] => data_output.DATAB
data_input[28] => data_output.DATAA
data_input[29] => data_output.DATAB
data_input[29] => data_output.DATAA
data_input[30] => data_output.DATAB
data_input[30] => data_output.DATAA
data_input[31] => data_output.DATAB
data_input[31] => data_output.DATAB
data_input[31] => data_output[31].DATAIN
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
data_output[0] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[1] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[2] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[3] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[4] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[5] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[6] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[7] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[8] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[9] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[10] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[11] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[12] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[13] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[14] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[15] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[16] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[17] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[18] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[19] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[20] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[21] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[22] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[23] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[24] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[25] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[26] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[27] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[28] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[29] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[30] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[31] <= data_input[31].DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_32bit_barrelRightShifter:rightShifter|my_1bit_rightshifter:my1BitShifter
data_input[0] => data_output.DATAA
data_input[1] => data_output.DATAB
data_input[1] => data_output.DATAA
data_input[2] => data_output.DATAB
data_input[2] => data_output.DATAA
data_input[3] => data_output.DATAB
data_input[3] => data_output.DATAA
data_input[4] => data_output.DATAB
data_input[4] => data_output.DATAA
data_input[5] => data_output.DATAB
data_input[5] => data_output.DATAA
data_input[6] => data_output.DATAB
data_input[6] => data_output.DATAA
data_input[7] => data_output.DATAB
data_input[7] => data_output.DATAA
data_input[8] => data_output.DATAB
data_input[8] => data_output.DATAA
data_input[9] => data_output.DATAB
data_input[9] => data_output.DATAA
data_input[10] => data_output.DATAB
data_input[10] => data_output.DATAA
data_input[11] => data_output.DATAB
data_input[11] => data_output.DATAA
data_input[12] => data_output.DATAB
data_input[12] => data_output.DATAA
data_input[13] => data_output.DATAB
data_input[13] => data_output.DATAA
data_input[14] => data_output.DATAB
data_input[14] => data_output.DATAA
data_input[15] => data_output.DATAB
data_input[15] => data_output.DATAA
data_input[16] => data_output.DATAB
data_input[16] => data_output.DATAA
data_input[17] => data_output.DATAB
data_input[17] => data_output.DATAA
data_input[18] => data_output.DATAB
data_input[18] => data_output.DATAA
data_input[19] => data_output.DATAB
data_input[19] => data_output.DATAA
data_input[20] => data_output.DATAB
data_input[20] => data_output.DATAA
data_input[21] => data_output.DATAB
data_input[21] => data_output.DATAA
data_input[22] => data_output.DATAB
data_input[22] => data_output.DATAA
data_input[23] => data_output.DATAB
data_input[23] => data_output.DATAA
data_input[24] => data_output.DATAB
data_input[24] => data_output.DATAA
data_input[25] => data_output.DATAB
data_input[25] => data_output.DATAA
data_input[26] => data_output.DATAB
data_input[26] => data_output.DATAA
data_input[27] => data_output.DATAB
data_input[27] => data_output.DATAA
data_input[28] => data_output.DATAB
data_input[28] => data_output.DATAA
data_input[29] => data_output.DATAB
data_input[29] => data_output.DATAA
data_input[30] => data_output.DATAB
data_input[30] => data_output.DATAA
data_input[31] => data_output.DATAB
data_input[31] => data_output[31].DATAIN
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
control_bit => data_output.OUTPUTSELECT
data_output[0] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[1] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[2] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[3] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[4] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[5] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[6] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[7] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[8] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[9] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[10] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[11] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[12] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[13] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[14] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[15] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[16] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[17] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[18] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[19] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[20] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[21] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[22] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[23] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[24] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[25] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[26] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[27] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[28] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[29] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[30] <= data_output.DB_MAX_OUTPUT_PORT_TYPE
data_output[31] <= data_input[31].DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_32bit2to1_mux:myMux1
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_a[8] => input_a[8].IN1
input_a[9] => input_a[9].IN1
input_a[10] => input_a[10].IN1
input_a[11] => input_a[11].IN1
input_a[12] => input_a[12].IN1
input_a[13] => input_a[13].IN1
input_a[14] => input_a[14].IN1
input_a[15] => input_a[15].IN1
input_a[16] => input_a[16].IN1
input_a[17] => input_a[17].IN1
input_a[18] => input_a[18].IN1
input_a[19] => input_a[19].IN1
input_a[20] => input_a[20].IN1
input_a[21] => input_a[21].IN1
input_a[22] => input_a[22].IN1
input_a[23] => input_a[23].IN1
input_a[24] => input_a[24].IN1
input_a[25] => input_a[25].IN1
input_a[26] => input_a[26].IN1
input_a[27] => input_a[27].IN1
input_a[28] => input_a[28].IN1
input_a[29] => input_a[29].IN1
input_a[30] => input_a[30].IN1
input_a[31] => input_a[31].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
input_b[8] => input_b[8].IN1
input_b[9] => input_b[9].IN1
input_b[10] => input_b[10].IN1
input_b[11] => input_b[11].IN1
input_b[12] => input_b[12].IN1
input_b[13] => input_b[13].IN1
input_b[14] => input_b[14].IN1
input_b[15] => input_b[15].IN1
input_b[16] => input_b[16].IN1
input_b[17] => input_b[17].IN1
input_b[18] => input_b[18].IN1
input_b[19] => input_b[19].IN1
input_b[20] => input_b[20].IN1
input_b[21] => input_b[21].IN1
input_b[22] => input_b[22].IN1
input_b[23] => input_b[23].IN1
input_b[24] => input_b[24].IN1
input_b[25] => input_b[25].IN1
input_b[26] => input_b[26].IN1
input_b[27] => input_b[27].IN1
input_b[28] => input_b[28].IN1
input_b[29] => input_b[29].IN1
input_b[30] => input_b[30].IN1
input_b[31] => input_b[31].IN1
c_in => c_in.IN5
sum[0] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[1] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[2] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[3] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[4] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[5] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[6] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[7] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[8] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[9] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[10] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[11] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[12] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[13] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[14] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[15] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[16] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[17] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[18] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[19] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[20] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[21] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[22] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[23] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[24] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[25] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[26] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[27] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[28] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[29] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[30] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[31] <= sum.DB_MAX_OUTPUT_PORT_TYPE
overflow <= my_c32:c32Block.port9


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block0
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
c_in => c_in.IN1
bigG <= GOr.DB_MAX_OUTPUT_PORT_TYPE
bigP <= PAnd.DB_MAX_OUTPUT_PORT_TYPE
sum[0] <= my_1bit_full_adder:adder0.port3
sum[1] <= my_1bit_full_adder:adder1.port3
sum[2] <= my_1bit_full_adder:adder2.port3
sum[3] <= my_1bit_full_adder:adder3.port3
sum[4] <= my_1bit_full_adder:adder4.port3
sum[5] <= my_1bit_full_adder:adder5.port3
sum[6] <= my_1bit_full_adder:adder6.port3
sum[7] <= my_1bit_full_adder:adder7.port3


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block0|my_1bit_full_adder:adder0
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block0|my_1bit_full_adder:adder1
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block0|my_1bit_full_adder:adder2
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block0|my_1bit_full_adder:adder3
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block0|my_1bit_full_adder:adder4
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block0|my_1bit_full_adder:adder5
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block0|my_1bit_full_adder:adder6
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block0|my_1bit_full_adder:adder7
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block1
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
c_in => c_in.IN1
bigG <= GOr.DB_MAX_OUTPUT_PORT_TYPE
bigP <= PAnd.DB_MAX_OUTPUT_PORT_TYPE
sum[0] <= my_1bit_full_adder:adder0.port3
sum[1] <= my_1bit_full_adder:adder1.port3
sum[2] <= my_1bit_full_adder:adder2.port3
sum[3] <= my_1bit_full_adder:adder3.port3
sum[4] <= my_1bit_full_adder:adder4.port3
sum[5] <= my_1bit_full_adder:adder5.port3
sum[6] <= my_1bit_full_adder:adder6.port3
sum[7] <= my_1bit_full_adder:adder7.port3


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block1|my_1bit_full_adder:adder0
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block1|my_1bit_full_adder:adder1
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block1|my_1bit_full_adder:adder2
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block1|my_1bit_full_adder:adder3
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block1|my_1bit_full_adder:adder4
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block1|my_1bit_full_adder:adder5
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block1|my_1bit_full_adder:adder6
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block1|my_1bit_full_adder:adder7
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block2
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
c_in => c_in.IN1
bigG <= GOr.DB_MAX_OUTPUT_PORT_TYPE
bigP <= PAnd.DB_MAX_OUTPUT_PORT_TYPE
sum[0] <= my_1bit_full_adder:adder0.port3
sum[1] <= my_1bit_full_adder:adder1.port3
sum[2] <= my_1bit_full_adder:adder2.port3
sum[3] <= my_1bit_full_adder:adder3.port3
sum[4] <= my_1bit_full_adder:adder4.port3
sum[5] <= my_1bit_full_adder:adder5.port3
sum[6] <= my_1bit_full_adder:adder6.port3
sum[7] <= my_1bit_full_adder:adder7.port3


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block2|my_1bit_full_adder:adder0
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block2|my_1bit_full_adder:adder1
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block2|my_1bit_full_adder:adder2
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block2|my_1bit_full_adder:adder3
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block2|my_1bit_full_adder:adder4
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block2|my_1bit_full_adder:adder5
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block2|my_1bit_full_adder:adder6
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block2|my_1bit_full_adder:adder7
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block3
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
c_in => c_in.IN1
bigG <= GOr.DB_MAX_OUTPUT_PORT_TYPE
bigP <= PAnd.DB_MAX_OUTPUT_PORT_TYPE
sum[0] <= my_1bit_full_adder:adder0.port3
sum[1] <= my_1bit_full_adder:adder1.port3
sum[2] <= my_1bit_full_adder:adder2.port3
sum[3] <= my_1bit_full_adder:adder3.port3
sum[4] <= my_1bit_full_adder:adder4.port3
sum[5] <= my_1bit_full_adder:adder5.port3
sum[6] <= my_1bit_full_adder:adder6.port3
sum[7] <= my_1bit_full_adder:adder7.port3


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block3|my_1bit_full_adder:adder0
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block3|my_1bit_full_adder:adder1
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block3|my_1bit_full_adder:adder2
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block3|my_1bit_full_adder:adder3
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block3|my_1bit_full_adder:adder4
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block3|my_1bit_full_adder:adder5
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block3|my_1bit_full_adder:adder6
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_CLA_full_adder:block3|my_1bit_full_adder:adder7
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_c8:c8Block
G0 => myOr1.IN1
P0 => myAnd1.IN0
c0 => myAnd1.IN1
c8 <= myOr1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_c16:c16Block
G0 => myAnd2.IN0
P0 => myAnd1.IN0
G1 => myOr1.IN2
P1 => myAnd1.IN1
P1 => myAnd2.IN1
c0 => myAnd1.IN2
c16 <= myOr1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_c24:c24Block
G0 => myAnd2.IN0
P0 => myAnd1.IN0
G1 => myAnd3.IN0
P1 => myAnd1.IN1
P1 => myAnd2.IN1
G2 => myOr1.IN3
P2 => myAnd1.IN2
P2 => myAnd2.IN2
P2 => myAnd3.IN1
c0 => myAnd1.IN3
c24 <= myOr1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_ALU_adder:adder|my_c32:c32Block
G0 => myAnd2.IN0
P0 => myAnd1.IN0
G1 => myAnd3.IN0
P1 => myAnd1.IN1
P1 => myAnd2.IN1
G2 => myAnd4.IN0
P2 => myAnd1.IN2
P2 => myAnd2.IN2
P2 => myAnd3.IN1
G3 => myOr.IN4
P3 => myAnd1.IN3
P3 => myAnd2.IN3
P3 => myAnd3.IN2
P3 => myAnd4.IN1
c0 => myAnd1.IN4
c32 <= myOr.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[31].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[30].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[29].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[28].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[27].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[26].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[25].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[24].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[23].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[22].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[21].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[20].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[19].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[18].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[17].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[16].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[15].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[14].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[13].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[12].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[11].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[10].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[9].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[8].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[7].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[6].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[5].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[4].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[3].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[2].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[1].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_1bit_xor:xorLoop[0].xorGate
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|alu:myALU|my_32bit8to1_mux:myMux2
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
input_data5[0] => input_data5[0].IN1
input_data5[1] => input_data5[1].IN1
input_data5[2] => input_data5[2].IN1
input_data5[3] => input_data5[3].IN1
input_data5[4] => input_data5[4].IN1
input_data5[5] => input_data5[5].IN1
input_data5[6] => input_data5[6].IN1
input_data5[7] => input_data5[7].IN1
input_data5[8] => input_data5[8].IN1
input_data5[9] => input_data5[9].IN1
input_data5[10] => input_data5[10].IN1
input_data5[11] => input_data5[11].IN1
input_data5[12] => input_data5[12].IN1
input_data5[13] => input_data5[13].IN1
input_data5[14] => input_data5[14].IN1
input_data5[15] => input_data5[15].IN1
input_data5[16] => input_data5[16].IN1
input_data5[17] => input_data5[17].IN1
input_data5[18] => input_data5[18].IN1
input_data5[19] => input_data5[19].IN1
input_data5[20] => input_data5[20].IN1
input_data5[21] => input_data5[21].IN1
input_data5[22] => input_data5[22].IN1
input_data5[23] => input_data5[23].IN1
input_data5[24] => input_data5[24].IN1
input_data5[25] => input_data5[25].IN1
input_data5[26] => input_data5[26].IN1
input_data5[27] => input_data5[27].IN1
input_data5[28] => input_data5[28].IN1
input_data5[29] => input_data5[29].IN1
input_data5[30] => input_data5[30].IN1
input_data5[31] => input_data5[31].IN1
input_data6[0] => input_data6[0].IN1
input_data6[1] => input_data6[1].IN1
input_data6[2] => input_data6[2].IN1
input_data6[3] => input_data6[3].IN1
input_data6[4] => input_data6[4].IN1
input_data6[5] => input_data6[5].IN1
input_data6[6] => input_data6[6].IN1
input_data6[7] => input_data6[7].IN1
input_data6[8] => input_data6[8].IN1
input_data6[9] => input_data6[9].IN1
input_data6[10] => input_data6[10].IN1
input_data6[11] => input_data6[11].IN1
input_data6[12] => input_data6[12].IN1
input_data6[13] => input_data6[13].IN1
input_data6[14] => input_data6[14].IN1
input_data6[15] => input_data6[15].IN1
input_data6[16] => input_data6[16].IN1
input_data6[17] => input_data6[17].IN1
input_data6[18] => input_data6[18].IN1
input_data6[19] => input_data6[19].IN1
input_data6[20] => input_data6[20].IN1
input_data6[21] => input_data6[21].IN1
input_data6[22] => input_data6[22].IN1
input_data6[23] => input_data6[23].IN1
input_data6[24] => input_data6[24].IN1
input_data6[25] => input_data6[25].IN1
input_data6[26] => input_data6[26].IN1
input_data6[27] => input_data6[27].IN1
input_data6[28] => input_data6[28].IN1
input_data6[29] => input_data6[29].IN1
input_data6[30] => input_data6[30].IN1
input_data6[31] => input_data6[31].IN1
input_data7[0] => input_data7[0].IN1
input_data7[1] => input_data7[1].IN1
input_data7[2] => input_data7[2].IN1
input_data7[3] => input_data7[3].IN1
input_data7[4] => input_data7[4].IN1
input_data7[5] => input_data7[5].IN1
input_data7[6] => input_data7[6].IN1
input_data7[7] => input_data7[7].IN1
input_data7[8] => input_data7[8].IN1
input_data7[9] => input_data7[9].IN1
input_data7[10] => input_data7[10].IN1
input_data7[11] => input_data7[11].IN1
input_data7[12] => input_data7[12].IN1
input_data7[13] => input_data7[13].IN1
input_data7[14] => input_data7[14].IN1
input_data7[15] => input_data7[15].IN1
input_data7[16] => input_data7[16].IN1
input_data7[17] => input_data7[17].IN1
input_data7[18] => input_data7[18].IN1
input_data7[19] => input_data7[19].IN1
input_data7[20] => input_data7[20].IN1
input_data7[21] => input_data7[21].IN1
input_data7[22] => input_data7[22].IN1
input_data7[23] => input_data7[23].IN1
input_data7[24] => input_data7[24].IN1
input_data7[25] => input_data7[25].IN1
input_data7[26] => input_data7[26].IN1
input_data7[27] => input_data7[27].IN1
input_data7[28] => input_data7[28].IN1
input_data7[29] => input_data7[29].IN1
input_data7[30] => input_data7[30].IN1
input_data7[31] => input_data7[31].IN1
input_data8[0] => input_data8[0].IN1
input_data8[1] => input_data8[1].IN1
input_data8[2] => input_data8[2].IN1
input_data8[3] => input_data8[3].IN1
input_data8[4] => input_data8[4].IN1
input_data8[5] => input_data8[5].IN1
input_data8[6] => input_data8[6].IN1
input_data8[7] => input_data8[7].IN1
input_data8[8] => input_data8[8].IN1
input_data8[9] => input_data8[9].IN1
input_data8[10] => input_data8[10].IN1
input_data8[11] => input_data8[11].IN1
input_data8[12] => input_data8[12].IN1
input_data8[13] => input_data8[13].IN1
input_data8[14] => input_data8[14].IN1
input_data8[15] => input_data8[15].IN1
input_data8[16] => input_data8[16].IN1
input_data8[17] => input_data8[17].IN1
input_data8[18] => input_data8[18].IN1
input_data8[19] => input_data8[19].IN1
input_data8[20] => input_data8[20].IN1
input_data8[21] => input_data8[21].IN1
input_data8[22] => input_data8[22].IN1
input_data8[23] => input_data8[23].IN1
input_data8[24] => input_data8[24].IN1
input_data8[25] => input_data8[25].IN1
input_data8[26] => input_data8[26].IN1
input_data8[27] => input_data8[27].IN1
input_data8[28] => input_data8[28].IN1
input_data8[29] => input_data8[29].IN1
input_data8[30] => input_data8[30].IN1
input_data8[31] => input_data8[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3a.port2
output_data[1] <= my_32bit2to1_mux:mux3a.port2
output_data[2] <= my_32bit2to1_mux:mux3a.port2
output_data[3] <= my_32bit2to1_mux:mux3a.port2
output_data[4] <= my_32bit2to1_mux:mux3a.port2
output_data[5] <= my_32bit2to1_mux:mux3a.port2
output_data[6] <= my_32bit2to1_mux:mux3a.port2
output_data[7] <= my_32bit2to1_mux:mux3a.port2
output_data[8] <= my_32bit2to1_mux:mux3a.port2
output_data[9] <= my_32bit2to1_mux:mux3a.port2
output_data[10] <= my_32bit2to1_mux:mux3a.port2
output_data[11] <= my_32bit2to1_mux:mux3a.port2
output_data[12] <= my_32bit2to1_mux:mux3a.port2
output_data[13] <= my_32bit2to1_mux:mux3a.port2
output_data[14] <= my_32bit2to1_mux:mux3a.port2
output_data[15] <= my_32bit2to1_mux:mux3a.port2
output_data[16] <= my_32bit2to1_mux:mux3a.port2
output_data[17] <= my_32bit2to1_mux:mux3a.port2
output_data[18] <= my_32bit2to1_mux:mux3a.port2
output_data[19] <= my_32bit2to1_mux:mux3a.port2
output_data[20] <= my_32bit2to1_mux:mux3a.port2
output_data[21] <= my_32bit2to1_mux:mux3a.port2
output_data[22] <= my_32bit2to1_mux:mux3a.port2
output_data[23] <= my_32bit2to1_mux:mux3a.port2
output_data[24] <= my_32bit2to1_mux:mux3a.port2
output_data[25] <= my_32bit2to1_mux:mux3a.port2
output_data[26] <= my_32bit2to1_mux:mux3a.port2
output_data[27] <= my_32bit2to1_mux:mux3a.port2
output_data[28] <= my_32bit2to1_mux:mux3a.port2
output_data[29] <= my_32bit2to1_mux:mux3a.port2
output_data[30] <= my_32bit2to1_mux:mux3a.port2
output_data[31] <= my_32bit2to1_mux:mux3a.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN2
select_signal[2] => select_signal[2].IN1


|skeleton|processor:my_processor|alu:myALU|my_32bit8to1_mux:myMux2|my_32bit4to1_mux:mux1a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|processor:my_processor|alu:myALU|my_32bit8to1_mux:myMux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|alu:myALU|my_32bit8to1_mux:myMux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|alu:myALU|my_32bit8to1_mux:myMux2|my_32bit4to1_mux:mux1a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|alu:myALU|my_32bit8to1_mux:myMux2|my_32bit4to1_mux:mux2a
input_data1[0] => input_data1[0].IN1
input_data1[1] => input_data1[1].IN1
input_data1[2] => input_data1[2].IN1
input_data1[3] => input_data1[3].IN1
input_data1[4] => input_data1[4].IN1
input_data1[5] => input_data1[5].IN1
input_data1[6] => input_data1[6].IN1
input_data1[7] => input_data1[7].IN1
input_data1[8] => input_data1[8].IN1
input_data1[9] => input_data1[9].IN1
input_data1[10] => input_data1[10].IN1
input_data1[11] => input_data1[11].IN1
input_data1[12] => input_data1[12].IN1
input_data1[13] => input_data1[13].IN1
input_data1[14] => input_data1[14].IN1
input_data1[15] => input_data1[15].IN1
input_data1[16] => input_data1[16].IN1
input_data1[17] => input_data1[17].IN1
input_data1[18] => input_data1[18].IN1
input_data1[19] => input_data1[19].IN1
input_data1[20] => input_data1[20].IN1
input_data1[21] => input_data1[21].IN1
input_data1[22] => input_data1[22].IN1
input_data1[23] => input_data1[23].IN1
input_data1[24] => input_data1[24].IN1
input_data1[25] => input_data1[25].IN1
input_data1[26] => input_data1[26].IN1
input_data1[27] => input_data1[27].IN1
input_data1[28] => input_data1[28].IN1
input_data1[29] => input_data1[29].IN1
input_data1[30] => input_data1[30].IN1
input_data1[31] => input_data1[31].IN1
input_data2[0] => input_data2[0].IN1
input_data2[1] => input_data2[1].IN1
input_data2[2] => input_data2[2].IN1
input_data2[3] => input_data2[3].IN1
input_data2[4] => input_data2[4].IN1
input_data2[5] => input_data2[5].IN1
input_data2[6] => input_data2[6].IN1
input_data2[7] => input_data2[7].IN1
input_data2[8] => input_data2[8].IN1
input_data2[9] => input_data2[9].IN1
input_data2[10] => input_data2[10].IN1
input_data2[11] => input_data2[11].IN1
input_data2[12] => input_data2[12].IN1
input_data2[13] => input_data2[13].IN1
input_data2[14] => input_data2[14].IN1
input_data2[15] => input_data2[15].IN1
input_data2[16] => input_data2[16].IN1
input_data2[17] => input_data2[17].IN1
input_data2[18] => input_data2[18].IN1
input_data2[19] => input_data2[19].IN1
input_data2[20] => input_data2[20].IN1
input_data2[21] => input_data2[21].IN1
input_data2[22] => input_data2[22].IN1
input_data2[23] => input_data2[23].IN1
input_data2[24] => input_data2[24].IN1
input_data2[25] => input_data2[25].IN1
input_data2[26] => input_data2[26].IN1
input_data2[27] => input_data2[27].IN1
input_data2[28] => input_data2[28].IN1
input_data2[29] => input_data2[29].IN1
input_data2[30] => input_data2[30].IN1
input_data2[31] => input_data2[31].IN1
input_data3[0] => input_data3[0].IN1
input_data3[1] => input_data3[1].IN1
input_data3[2] => input_data3[2].IN1
input_data3[3] => input_data3[3].IN1
input_data3[4] => input_data3[4].IN1
input_data3[5] => input_data3[5].IN1
input_data3[6] => input_data3[6].IN1
input_data3[7] => input_data3[7].IN1
input_data3[8] => input_data3[8].IN1
input_data3[9] => input_data3[9].IN1
input_data3[10] => input_data3[10].IN1
input_data3[11] => input_data3[11].IN1
input_data3[12] => input_data3[12].IN1
input_data3[13] => input_data3[13].IN1
input_data3[14] => input_data3[14].IN1
input_data3[15] => input_data3[15].IN1
input_data3[16] => input_data3[16].IN1
input_data3[17] => input_data3[17].IN1
input_data3[18] => input_data3[18].IN1
input_data3[19] => input_data3[19].IN1
input_data3[20] => input_data3[20].IN1
input_data3[21] => input_data3[21].IN1
input_data3[22] => input_data3[22].IN1
input_data3[23] => input_data3[23].IN1
input_data3[24] => input_data3[24].IN1
input_data3[25] => input_data3[25].IN1
input_data3[26] => input_data3[26].IN1
input_data3[27] => input_data3[27].IN1
input_data3[28] => input_data3[28].IN1
input_data3[29] => input_data3[29].IN1
input_data3[30] => input_data3[30].IN1
input_data3[31] => input_data3[31].IN1
input_data4[0] => input_data4[0].IN1
input_data4[1] => input_data4[1].IN1
input_data4[2] => input_data4[2].IN1
input_data4[3] => input_data4[3].IN1
input_data4[4] => input_data4[4].IN1
input_data4[5] => input_data4[5].IN1
input_data4[6] => input_data4[6].IN1
input_data4[7] => input_data4[7].IN1
input_data4[8] => input_data4[8].IN1
input_data4[9] => input_data4[9].IN1
input_data4[10] => input_data4[10].IN1
input_data4[11] => input_data4[11].IN1
input_data4[12] => input_data4[12].IN1
input_data4[13] => input_data4[13].IN1
input_data4[14] => input_data4[14].IN1
input_data4[15] => input_data4[15].IN1
input_data4[16] => input_data4[16].IN1
input_data4[17] => input_data4[17].IN1
input_data4[18] => input_data4[18].IN1
input_data4[19] => input_data4[19].IN1
input_data4[20] => input_data4[20].IN1
input_data4[21] => input_data4[21].IN1
input_data4[22] => input_data4[22].IN1
input_data4[23] => input_data4[23].IN1
input_data4[24] => input_data4[24].IN1
input_data4[25] => input_data4[25].IN1
input_data4[26] => input_data4[26].IN1
input_data4[27] => input_data4[27].IN1
input_data4[28] => input_data4[28].IN1
input_data4[29] => input_data4[29].IN1
input_data4[30] => input_data4[30].IN1
input_data4[31] => input_data4[31].IN1
output_data[0] <= my_32bit2to1_mux:mux3b.port2
output_data[1] <= my_32bit2to1_mux:mux3b.port2
output_data[2] <= my_32bit2to1_mux:mux3b.port2
output_data[3] <= my_32bit2to1_mux:mux3b.port2
output_data[4] <= my_32bit2to1_mux:mux3b.port2
output_data[5] <= my_32bit2to1_mux:mux3b.port2
output_data[6] <= my_32bit2to1_mux:mux3b.port2
output_data[7] <= my_32bit2to1_mux:mux3b.port2
output_data[8] <= my_32bit2to1_mux:mux3b.port2
output_data[9] <= my_32bit2to1_mux:mux3b.port2
output_data[10] <= my_32bit2to1_mux:mux3b.port2
output_data[11] <= my_32bit2to1_mux:mux3b.port2
output_data[12] <= my_32bit2to1_mux:mux3b.port2
output_data[13] <= my_32bit2to1_mux:mux3b.port2
output_data[14] <= my_32bit2to1_mux:mux3b.port2
output_data[15] <= my_32bit2to1_mux:mux3b.port2
output_data[16] <= my_32bit2to1_mux:mux3b.port2
output_data[17] <= my_32bit2to1_mux:mux3b.port2
output_data[18] <= my_32bit2to1_mux:mux3b.port2
output_data[19] <= my_32bit2to1_mux:mux3b.port2
output_data[20] <= my_32bit2to1_mux:mux3b.port2
output_data[21] <= my_32bit2to1_mux:mux3b.port2
output_data[22] <= my_32bit2to1_mux:mux3b.port2
output_data[23] <= my_32bit2to1_mux:mux3b.port2
output_data[24] <= my_32bit2to1_mux:mux3b.port2
output_data[25] <= my_32bit2to1_mux:mux3b.port2
output_data[26] <= my_32bit2to1_mux:mux3b.port2
output_data[27] <= my_32bit2to1_mux:mux3b.port2
output_data[28] <= my_32bit2to1_mux:mux3b.port2
output_data[29] <= my_32bit2to1_mux:mux3b.port2
output_data[30] <= my_32bit2to1_mux:mux3b.port2
output_data[31] <= my_32bit2to1_mux:mux3b.port2
select_signal[0] => select_signal[0].IN2
select_signal[1] => select_signal[1].IN1


|skeleton|processor:my_processor|alu:myALU|my_32bit8to1_mux:myMux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux1b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|alu:myALU|my_32bit8to1_mux:myMux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux2b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|alu:myALU|my_32bit8to1_mux:myMux2|my_32bit4to1_mux:mux2a|my_32bit2to1_mux:mux3b
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|alu:myALU|my_32bit8to1_mux:myMux2|my_32bit2to1_mux:mux3a
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_12to32bit_extender:PCExtender
input_data[0] => output_data[0].DATAIN
input_data[1] => output_data[1].DATAIN
input_data[2] => output_data[2].DATAIN
input_data[3] => output_data[3].DATAIN
input_data[4] => output_data[4].DATAIN
input_data[5] => output_data[5].DATAIN
input_data[6] => output_data[6].DATAIN
input_data[7] => output_data[7].DATAIN
input_data[8] => output_data[8].DATAIN
input_data[9] => output_data[9].DATAIN
input_data[10] => output_data[10].DATAIN
input_data[11] => output_data[11].DATAIN
output_data[0] <= input_data[0].DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= input_data[1].DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= input_data[2].DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= input_data[3].DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= input_data[4].DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= input_data[5].DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= input_data[6].DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= input_data[7].DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= input_data[8].DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= input_data[9].DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= input_data[10].DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= input_data[11].DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= <GND>
output_data[13] <= <GND>
output_data[14] <= <GND>
output_data[15] <= <GND>
output_data[16] <= <GND>
output_data[17] <= <GND>
output_data[18] <= <GND>
output_data[19] <= <GND>
output_data[20] <= <GND>
output_data[21] <= <GND>
output_data[22] <= <GND>
output_data[23] <= <GND>
output_data[24] <= <GND>
output_data[25] <= <GND>
output_data[26] <= <GND>
output_data[27] <= <GND>
output_data[28] <= <GND>
output_data[29] <= <GND>
output_data[30] <= <GND>
output_data[31] <= <GND>


|skeleton|processor:my_processor|my_ALU_adder:branchAdder
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_a[8] => input_a[8].IN1
input_a[9] => input_a[9].IN1
input_a[10] => input_a[10].IN1
input_a[11] => input_a[11].IN1
input_a[12] => input_a[12].IN1
input_a[13] => input_a[13].IN1
input_a[14] => input_a[14].IN1
input_a[15] => input_a[15].IN1
input_a[16] => input_a[16].IN1
input_a[17] => input_a[17].IN1
input_a[18] => input_a[18].IN1
input_a[19] => input_a[19].IN1
input_a[20] => input_a[20].IN1
input_a[21] => input_a[21].IN1
input_a[22] => input_a[22].IN1
input_a[23] => input_a[23].IN1
input_a[24] => input_a[24].IN1
input_a[25] => input_a[25].IN1
input_a[26] => input_a[26].IN1
input_a[27] => input_a[27].IN1
input_a[28] => input_a[28].IN1
input_a[29] => input_a[29].IN1
input_a[30] => input_a[30].IN1
input_a[31] => input_a[31].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
input_b[8] => input_b[8].IN1
input_b[9] => input_b[9].IN1
input_b[10] => input_b[10].IN1
input_b[11] => input_b[11].IN1
input_b[12] => input_b[12].IN1
input_b[13] => input_b[13].IN1
input_b[14] => input_b[14].IN1
input_b[15] => input_b[15].IN1
input_b[16] => input_b[16].IN1
input_b[17] => input_b[17].IN1
input_b[18] => input_b[18].IN1
input_b[19] => input_b[19].IN1
input_b[20] => input_b[20].IN1
input_b[21] => input_b[21].IN1
input_b[22] => input_b[22].IN1
input_b[23] => input_b[23].IN1
input_b[24] => input_b[24].IN1
input_b[25] => input_b[25].IN1
input_b[26] => input_b[26].IN1
input_b[27] => input_b[27].IN1
input_b[28] => input_b[28].IN1
input_b[29] => input_b[29].IN1
input_b[30] => input_b[30].IN1
input_b[31] => input_b[31].IN1
c_in => c_in.IN5
sum[0] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[1] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[2] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[3] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[4] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[5] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[6] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[7] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[8] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[9] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[10] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[11] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[12] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[13] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[14] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[15] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[16] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[17] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[18] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[19] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[20] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[21] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[22] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[23] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[24] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[25] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[26] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[27] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[28] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[29] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[30] <= sum.DB_MAX_OUTPUT_PORT_TYPE
sum[31] <= sum.DB_MAX_OUTPUT_PORT_TYPE
overflow <= my_c32:c32Block.port9


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block0
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
c_in => c_in.IN1
bigG <= GOr.DB_MAX_OUTPUT_PORT_TYPE
bigP <= PAnd.DB_MAX_OUTPUT_PORT_TYPE
sum[0] <= my_1bit_full_adder:adder0.port3
sum[1] <= my_1bit_full_adder:adder1.port3
sum[2] <= my_1bit_full_adder:adder2.port3
sum[3] <= my_1bit_full_adder:adder3.port3
sum[4] <= my_1bit_full_adder:adder4.port3
sum[5] <= my_1bit_full_adder:adder5.port3
sum[6] <= my_1bit_full_adder:adder6.port3
sum[7] <= my_1bit_full_adder:adder7.port3


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder0
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder1
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder2
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder3
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder4
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder5
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder6
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block0|my_1bit_full_adder:adder7
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block1
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
c_in => c_in.IN1
bigG <= GOr.DB_MAX_OUTPUT_PORT_TYPE
bigP <= PAnd.DB_MAX_OUTPUT_PORT_TYPE
sum[0] <= my_1bit_full_adder:adder0.port3
sum[1] <= my_1bit_full_adder:adder1.port3
sum[2] <= my_1bit_full_adder:adder2.port3
sum[3] <= my_1bit_full_adder:adder3.port3
sum[4] <= my_1bit_full_adder:adder4.port3
sum[5] <= my_1bit_full_adder:adder5.port3
sum[6] <= my_1bit_full_adder:adder6.port3
sum[7] <= my_1bit_full_adder:adder7.port3


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder0
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder1
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder2
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder3
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder4
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder5
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder6
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block1|my_1bit_full_adder:adder7
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block2
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
c_in => c_in.IN1
bigG <= GOr.DB_MAX_OUTPUT_PORT_TYPE
bigP <= PAnd.DB_MAX_OUTPUT_PORT_TYPE
sum[0] <= my_1bit_full_adder:adder0.port3
sum[1] <= my_1bit_full_adder:adder1.port3
sum[2] <= my_1bit_full_adder:adder2.port3
sum[3] <= my_1bit_full_adder:adder3.port3
sum[4] <= my_1bit_full_adder:adder4.port3
sum[5] <= my_1bit_full_adder:adder5.port3
sum[6] <= my_1bit_full_adder:adder6.port3
sum[7] <= my_1bit_full_adder:adder7.port3


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder0
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder1
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder2
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder3
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder4
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder5
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder6
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block2|my_1bit_full_adder:adder7
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block3
input_a[0] => input_a[0].IN1
input_a[1] => input_a[1].IN1
input_a[2] => input_a[2].IN1
input_a[3] => input_a[3].IN1
input_a[4] => input_a[4].IN1
input_a[5] => input_a[5].IN1
input_a[6] => input_a[6].IN1
input_a[7] => input_a[7].IN1
input_b[0] => input_b[0].IN1
input_b[1] => input_b[1].IN1
input_b[2] => input_b[2].IN1
input_b[3] => input_b[3].IN1
input_b[4] => input_b[4].IN1
input_b[5] => input_b[5].IN1
input_b[6] => input_b[6].IN1
input_b[7] => input_b[7].IN1
c_in => c_in.IN1
bigG <= GOr.DB_MAX_OUTPUT_PORT_TYPE
bigP <= PAnd.DB_MAX_OUTPUT_PORT_TYPE
sum[0] <= my_1bit_full_adder:adder0.port3
sum[1] <= my_1bit_full_adder:adder1.port3
sum[2] <= my_1bit_full_adder:adder2.port3
sum[3] <= my_1bit_full_adder:adder3.port3
sum[4] <= my_1bit_full_adder:adder4.port3
sum[5] <= my_1bit_full_adder:adder5.port3
sum[6] <= my_1bit_full_adder:adder6.port3
sum[7] <= my_1bit_full_adder:adder7.port3


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder0
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder1
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder2
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder3
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder4
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder5
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder6
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_CLA_full_adder:block3|my_1bit_full_adder:adder7
input_a => xor1.IN0
input_a => and2.IN0
input_b => xor1.IN1
input_b => and2.IN1
c_in => xor2.IN1
c_in => and1.IN1
sum <= xor2.DB_MAX_OUTPUT_PORT_TYPE
c_out <= or1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_c8:c8Block
G0 => myOr1.IN1
P0 => myAnd1.IN0
c0 => myAnd1.IN1
c8 <= myOr1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_c16:c16Block
G0 => myAnd2.IN0
P0 => myAnd1.IN0
G1 => myOr1.IN2
P1 => myAnd1.IN1
P1 => myAnd2.IN1
c0 => myAnd1.IN2
c16 <= myOr1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_c24:c24Block
G0 => myAnd2.IN0
P0 => myAnd1.IN0
G1 => myAnd3.IN0
P1 => myAnd1.IN1
P1 => myAnd2.IN1
G2 => myOr1.IN3
P2 => myAnd1.IN2
P2 => myAnd2.IN2
P2 => myAnd3.IN1
c0 => myAnd1.IN3
c24 <= myOr1.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_ALU_adder:branchAdder|my_c32:c32Block
G0 => myAnd2.IN0
P0 => myAnd1.IN0
G1 => myAnd3.IN0
P1 => myAnd1.IN1
P1 => myAnd2.IN1
G2 => myAnd4.IN0
P2 => myAnd1.IN2
P2 => myAnd2.IN2
P2 => myAnd3.IN1
G3 => myOr.IN4
P3 => myAnd1.IN3
P3 => myAnd2.IN3
P3 => myAnd3.IN2
P3 => myAnd4.IN1
c0 => myAnd1.IN4
c32 <= myOr.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:BLatch2|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:mywrenFlipFlop2
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:myDecodeWriteMuxGate2
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:myDecodeRegFileWE2
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg2
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
clock => clock.IN5
write_enable => write_enable.IN5
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
clear => clear.IN5


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg2|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg2|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg2|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg2|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg2|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch3
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
clock => clock.IN12
write_enable => write_enable.IN12
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
clear => clear.IN12


|skeleton|processor:my_processor|my_12bit_register:PCLatch3|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch3|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch3|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch3|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch3|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch3|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch3|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch3|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch3|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch3|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch3|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch3|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:jalFlipFlop2
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:setxFlipFlop2
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch2
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
clock => clock.IN12
write_enable => write_enable.IN12
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
clear => clear.IN12


|skeleton|processor:my_processor|my_12bit_register:targetLatch2|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch2|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch2|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch2|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch2|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch2|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch2|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch2|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch2|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch2|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch2|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch2|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:rs2Reg2
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
clock => clock.IN5
write_enable => write_enable.IN5
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
clear => clear.IN5


|skeleton|processor:my_processor|my_5bit_register:rs2Reg2|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:rs2Reg2|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:rs2Reg2|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:rs2Reg2|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:rs2Reg2|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:overFlowLatch
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:myAddiFlipFlop2
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:myALUsubFlipFlop2
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator5
inputA[0] => inputA[0].IN1
inputA[1] => inputA[1].IN1
inputA[2] => inputA[2].IN1
inputA[3] => inputA[3].IN1
inputA[4] => inputA[4].IN1
inputB[0] => inputB[0].IN1
inputB[1] => inputB[1].IN1
inputB[2] => inputB[2].IN1
inputB[3] => inputB[3].IN1
inputB[4] => inputB[4].IN1
EQ <= myEQAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator5|my_1bit_xor:xor0
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator5|my_1bit_xor:xor1
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator5|my_1bit_xor:xor2
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator5|my_1bit_xor:xor3
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_comparator:comparator5|my_1bit_xor:xor4
inputA => myAnd1.IN0
inputA => myAnd2.IN1
inputB => myAnd1.IN1
inputB => myAnd3.IN1
output_data <= myAnd4.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit2to1_mux:bypassMux3
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit_register:OLatch2
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:OLatch2|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
input_data[12] => input_data[12].IN1
input_data[13] => input_data[13].IN1
input_data[14] => input_data[14].IN1
input_data[15] => input_data[15].IN1
input_data[16] => input_data[16].IN1
input_data[17] => input_data[17].IN1
input_data[18] => input_data[18].IN1
input_data[19] => input_data[19].IN1
input_data[20] => input_data[20].IN1
input_data[21] => input_data[21].IN1
input_data[22] => input_data[22].IN1
input_data[23] => input_data[23].IN1
input_data[24] => input_data[24].IN1
input_data[25] => input_data[25].IN1
input_data[26] => input_data[26].IN1
input_data[27] => input_data[27].IN1
input_data[28] => input_data[28].IN1
input_data[29] => input_data[29].IN1
input_data[30] => input_data[30].IN1
input_data[31] => input_data[31].IN1
clock => clock.IN32
write_enable => write_enable.IN32
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
output_data[12] <= dflipflop:flipFlopLoop[12].curr_dff.port4
output_data[13] <= dflipflop:flipFlopLoop[13].curr_dff.port4
output_data[14] <= dflipflop:flipFlopLoop[14].curr_dff.port4
output_data[15] <= dflipflop:flipFlopLoop[15].curr_dff.port4
output_data[16] <= dflipflop:flipFlopLoop[16].curr_dff.port4
output_data[17] <= dflipflop:flipFlopLoop[17].curr_dff.port4
output_data[18] <= dflipflop:flipFlopLoop[18].curr_dff.port4
output_data[19] <= dflipflop:flipFlopLoop[19].curr_dff.port4
output_data[20] <= dflipflop:flipFlopLoop[20].curr_dff.port4
output_data[21] <= dflipflop:flipFlopLoop[21].curr_dff.port4
output_data[22] <= dflipflop:flipFlopLoop[22].curr_dff.port4
output_data[23] <= dflipflop:flipFlopLoop[23].curr_dff.port4
output_data[24] <= dflipflop:flipFlopLoop[24].curr_dff.port4
output_data[25] <= dflipflop:flipFlopLoop[25].curr_dff.port4
output_data[26] <= dflipflop:flipFlopLoop[26].curr_dff.port4
output_data[27] <= dflipflop:flipFlopLoop[27].curr_dff.port4
output_data[28] <= dflipflop:flipFlopLoop[28].curr_dff.port4
output_data[29] <= dflipflop:flipFlopLoop[29].curr_dff.port4
output_data[30] <= dflipflop:flipFlopLoop[30].curr_dff.port4
output_data[31] <= dflipflop:flipFlopLoop[31].curr_dff.port4
clear => clear.IN32


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[12].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[13].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[14].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[15].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[16].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[17].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[18].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[19].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[20].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[21].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[22].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[23].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[24].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[25].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[26].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[27].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[28].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[29].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[30].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit_register:DLatch|dflipflop:flipFlopLoop[31].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:myDecodeWriteMuxGate3
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:myDecodeRegFileWE3
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg3
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
clock => clock.IN5
write_enable => write_enable.IN5
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
clear => clear.IN5


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg3|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg3|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg3|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg3|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_5bit_register:myWriteRegMuxReg3|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch4
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
clock => clock.IN12
write_enable => write_enable.IN12
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
clear => clear.IN12


|skeleton|processor:my_processor|my_12bit_register:PCLatch4|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch4|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch4|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch4|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch4|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch4|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch4|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch4|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch4|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch4|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch4|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:PCLatch4|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:jalFlipFlop3
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:setxFlipFlop3
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch3
input_data[0] => input_data[0].IN1
input_data[1] => input_data[1].IN1
input_data[2] => input_data[2].IN1
input_data[3] => input_data[3].IN1
input_data[4] => input_data[4].IN1
input_data[5] => input_data[5].IN1
input_data[6] => input_data[6].IN1
input_data[7] => input_data[7].IN1
input_data[8] => input_data[8].IN1
input_data[9] => input_data[9].IN1
input_data[10] => input_data[10].IN1
input_data[11] => input_data[11].IN1
clock => clock.IN12
write_enable => write_enable.IN12
output_data[0] <= dflipflop:flipFlopLoop[0].curr_dff.port4
output_data[1] <= dflipflop:flipFlopLoop[1].curr_dff.port4
output_data[2] <= dflipflop:flipFlopLoop[2].curr_dff.port4
output_data[3] <= dflipflop:flipFlopLoop[3].curr_dff.port4
output_data[4] <= dflipflop:flipFlopLoop[4].curr_dff.port4
output_data[5] <= dflipflop:flipFlopLoop[5].curr_dff.port4
output_data[6] <= dflipflop:flipFlopLoop[6].curr_dff.port4
output_data[7] <= dflipflop:flipFlopLoop[7].curr_dff.port4
output_data[8] <= dflipflop:flipFlopLoop[8].curr_dff.port4
output_data[9] <= dflipflop:flipFlopLoop[9].curr_dff.port4
output_data[10] <= dflipflop:flipFlopLoop[10].curr_dff.port4
output_data[11] <= dflipflop:flipFlopLoop[11].curr_dff.port4
clear => clear.IN12


|skeleton|processor:my_processor|my_12bit_register:targetLatch3|dflipflop:flipFlopLoop[0].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch3|dflipflop:flipFlopLoop[1].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch3|dflipflop:flipFlopLoop[2].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch3|dflipflop:flipFlopLoop[3].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch3|dflipflop:flipFlopLoop[4].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch3|dflipflop:flipFlopLoop[5].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch3|dflipflop:flipFlopLoop[6].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch3|dflipflop:flipFlopLoop[7].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch3|dflipflop:flipFlopLoop[8].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch3|dflipflop:flipFlopLoop[9].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch3|dflipflop:flipFlopLoop[10].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_12bit_register:targetLatch3|dflipflop:flipFlopLoop[11].curr_dff
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:overFlowLatch2
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:myAddiFlipFlop3
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|dflipflop:myALUsubFlipFlop3
input_data => output_data~reg0.DATAIN
clear => output_data~reg0.ACLR
write_enable => output_data~reg0.ENA
clk => output_data~reg0.CLK
output_data <= output_data~reg0.DB_MAX_OUTPUT_PORT_TYPE


|skeleton|processor:my_processor|my_32bit2to1_mux:myWriteMux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit2to1_mux:myWriteMux2
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit2to1_mux:myWriteMux3
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit2to1_mux:myOverflowMux1
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit2to1_mux:myOverflowMux2
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_32bit2to1_mux:myWriteMux4
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data1[5] => output_data.DATAA
input_data1[6] => output_data.DATAA
input_data1[7] => output_data.DATAA
input_data1[8] => output_data.DATAA
input_data1[9] => output_data.DATAA
input_data1[10] => output_data.DATAA
input_data1[11] => output_data.DATAA
input_data1[12] => output_data.DATAA
input_data1[13] => output_data.DATAA
input_data1[14] => output_data.DATAA
input_data1[15] => output_data.DATAA
input_data1[16] => output_data.DATAA
input_data1[17] => output_data.DATAA
input_data1[18] => output_data.DATAA
input_data1[19] => output_data.DATAA
input_data1[20] => output_data.DATAA
input_data1[21] => output_data.DATAA
input_data1[22] => output_data.DATAA
input_data1[23] => output_data.DATAA
input_data1[24] => output_data.DATAA
input_data1[25] => output_data.DATAA
input_data1[26] => output_data.DATAA
input_data1[27] => output_data.DATAA
input_data1[28] => output_data.DATAA
input_data1[29] => output_data.DATAA
input_data1[30] => output_data.DATAA
input_data1[31] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
input_data2[5] => output_data.DATAB
input_data2[6] => output_data.DATAB
input_data2[7] => output_data.DATAB
input_data2[8] => output_data.DATAB
input_data2[9] => output_data.DATAB
input_data2[10] => output_data.DATAB
input_data2[11] => output_data.DATAB
input_data2[12] => output_data.DATAB
input_data2[13] => output_data.DATAB
input_data2[14] => output_data.DATAB
input_data2[15] => output_data.DATAB
input_data2[16] => output_data.DATAB
input_data2[17] => output_data.DATAB
input_data2[18] => output_data.DATAB
input_data2[19] => output_data.DATAB
input_data2[20] => output_data.DATAB
input_data2[21] => output_data.DATAB
input_data2[22] => output_data.DATAB
input_data2[23] => output_data.DATAB
input_data2[24] => output_data.DATAB
input_data2[25] => output_data.DATAB
input_data2[26] => output_data.DATAB
input_data2[27] => output_data.DATAB
input_data2[28] => output_data.DATAB
input_data2[29] => output_data.DATAB
input_data2[30] => output_data.DATAB
input_data2[31] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[5] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[6] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[7] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[8] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[9] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[10] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[11] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[12] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[13] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[14] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[15] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[16] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[17] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[18] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[19] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[20] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[21] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[22] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[23] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[24] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[25] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[26] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[27] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[28] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[29] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[30] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[31] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


|skeleton|processor:my_processor|my_5bit2to1_mux:mywriteRegMux
input_data1[0] => output_data.DATAA
input_data1[1] => output_data.DATAA
input_data1[2] => output_data.DATAA
input_data1[3] => output_data.DATAA
input_data1[4] => output_data.DATAA
input_data2[0] => output_data.DATAB
input_data2[1] => output_data.DATAB
input_data2[2] => output_data.DATAB
input_data2[3] => output_data.DATAB
input_data2[4] => output_data.DATAB
output_data[0] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[1] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[2] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[3] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
output_data[4] <= output_data.DB_MAX_OUTPUT_PORT_TYPE
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT
select_signal => output_data.OUTPUTSELECT


