# 5.1状态机的基本概念

## 5.1.1 状态机的基本结构及类型

课本P140

## 5.1.2状态机的状态图表示法

课本P141



# 5.2基于Verilog HDL的状态机描述方法

课本+下图

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20230221164701891.png" alt="image-20230221164701891" style="zoom:50%;" />

## 5.2.2 推荐的状态图描述方法

见课本

## 5.3 状态机设计中的关键技术

格雷码的特点: 当前状态顺序改变时，状态向量中仅一位发生变化。优点：当系统的状态变化是基于异步的输入信号时，格雷编码能够避免进入错误的状态。

one-hot编码的特点：状态数等于触发器的数目，每个编码里只有1位’1’。优点：译码电路简单，速度快。缺点：占有触发器多。one-hot编码是主流编码方案。

不管使用哪种编码，状态机中的各个状态都应该使用符号常量，而不应该直接使用编码数值，赋予各状态有意义的名字对于设计的验证和代码的可读性都是有益的。

### 5.3.1状态编码

尽管HDL代码中可以使用parameter进行状态编码，但综合软件最终生成的编码取决于编码设定。

（1）在Quartus中指定编码方式：

（2）在代码中指定编码方式：

![image-20230221172150986](https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20230221172150986.png)

![image-20230221172201058](https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20230221172201058.png)

### 5.3.2如何消除输出端产生的毛刺

### 5.3.3如何使用One-hot编码方案设计状态机

### 5.3.4Moore型 Vs. Mealy型

从信号输出方式上分，状态机可分为：Moore型和Mealy型

Moore型：输出信号仅为当前状态的函数，一个状态有一个唯一的输出；相对于输入，输出时序比Mealy晚一个时钟周期。

Mealy型：输出信号为当前状态与输入信号的函数，输出在输入发生变化后立即变化。输出信号的稳定性比Moore型差，易产生毛刺现象。

单纯讨论Moore型与Mealy型的优劣，无太多实际意义。现代EDA综合器的优化足以消除毛刺可能导致的电路稳定性问题。

## 5.4状态机设计举例

### 5.4.1汽车尾灯控制电路设计

### 5.4.2应用算法状态机设计十字路口交通灯控制电路

课本代码有缺陷，此为修改版本：

```verilog

//--------------- controller.v ---------------
// Traffic Signal Controller
//State definition     HighWay  Country
`define S0   2'b00  //GREEN	RED，采用宏定义方式给出状态编码
`define S1   2'b01  //YELLOW	RED，不建议采用此方法
`define S2   2'b11  //RED	    GREEN
`define S3   2'b10  //RED	    YELLOW
module controller (CLK, S, RESET, HG, HY, HR, FG, FY, FR, TimerH, TimerL);
    input CLK, S, RESET;  //if S=1, indicates that there is car on the country road
    output reg HG, HY, HR, FG, FY, FR; //declared output signals are registers
    output reg [3:0] TimerH, TimerL;

    //Internal state variables
    wire Tl, Ts, Ty; //timer output signals
    reg St;           //state translate signal
    reg [1:0] CurrentState, NextState;//FSM state register
    /*===== Descrition of the timer block =====*/
    always @(posedge CLK or negedge RESET ) begin:counter
        if (~RESET)
            {TimerH, TimerL} = 8'b0;
        else if (St)
            {TimerH, TimerL} = 8'b0;
        else if ((TimerH == 5) & (TimerL == 9))
            {TimerH, TimerL} = {TimerH, TimerL};
        else if (TimerL == 9) begin
            TimerH = TimerH + 1;
            TimerL = 0;
        end
        else begin
            TimerH = TimerH;
            TimerL = TimerL + 1;
        end
    end  // BCD counter

    assign  Ty = (TimerH==0)&(TimerL==4);
    assign  Ts = (TimerH==2)&(TimerL==9);
    assign  Tl = (TimerH==5)&(TimerL==9);

    /* Descrition of the signal controller block*/
    always @(posedge CLK or negedge RESET ) begin:statereg
        if (~RESET)
            CurrentState <= `S0;
        else
            CurrentState <= NextState;
    end //statereg
    // FSM combinational block
    always @(S or CurrentState or Tl or Ts or Ty ) begin: fsm
        case(CurrentState)
            `S0: begin      //S0在引用时要加右撇号
                NextState = (Tl && S) ? `S1 :`S0;
                St = (Tl && S) ? 1:0;
            end
            `S1: begin
                NextState = (Ty) ? `S2 :`S1;
                St = (Ty) ? 1:0;
            end
            `S2: begin
                NextState = (Ts || ~S) ? `S3 :`S2;
                St = (Ts || ~S) ? 1:0;
            end
            `S3: begin
                NextState = (Ty) ? `S0 :`S3;
                St = (Ty) ? 1:0;
            end
            default: begin
                NextState = `S0;
                St = 0;
            end
        endcase
    end  //fsm
    /*===== Descrition of the decoder block =====*/
    always @(CurrentState) begin
        case (CurrentState)
            `S0: begin
                {HG, HY, HR} = 3'b100;
                {FG, FY, FR} = 3'b001;
            end\\课件这里是End
            `S1: begin
                {HG, HY, HR} = 3'b010;
                {FG, FY, FR} = 3'b001;
            end
            `S2: begin
                {HG, HY, HR} = 3'b001;
                {FG, FY, FR} = 3'b100;
            end
            `S3: begin
                {HG, HY, HR} = 3'b001;
                {FG, FY, FR} = 3'b010;
            end
            default: begin
                {HG, HY, HR} = 3'b100;
                {FG, FY, FR} = 3'b001;
            end
        endcase
    end
endmodule

```





## 设计ADC0809的采样控制电路

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20230221165830739.png" alt="image-20230221165830739" style="zoom:50%;" />

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20230221165841348.png" alt="image-20230221165841348" style="zoom:50%;" />

<img src="https://mypic-1312707183.cos.ap-nanjing.myqcloud.com/image-20230221165852014.png" alt="image-20230221165852014" style="zoom:67%;" />

```verilog
module control(CLK,D,EOC,RST,ALE,START,OE,ADDA,Q,LOCK_T,cs_1);//cs_1
    input[7:0]  D; 							//来自ADC0809转换好的8位数据(8位二进制数)
    input CLK,RST;								//状态机工作时钟和系统复位信号
    input EOC;									//转换状态指示，低电平表示正在转换
    output reg ALE;							//8个模拟信号通道地址锁存信号
    output reg START,OE;						//转换启动信号和数据输出三态控制信号
    output[3:0] cs_1;
    output ADDA,LOCK_T;						//信号通道控制信号和锁存测试信号
    output[7:0] Q;
    parameter s0=0,s1=1,s2=2,s3=3,s4=4; //定义各状态子类型
    reg[4:0] cs,next_state;					//为了便于仿真显示，现状态变量名简写为cs
    reg[7:0] REGL;								//转换后数据锁存输出
    reg LOCK;									//转换后数据输出锁存时钟信号

    always@(posedge CLK or posedge RST) //时序过程
    begin
        if(RST)
            cs<=s0;
        else
            cs<=next_state;  				//由现态变量cs将当前状态值带出过程
    end

    always@(cs or EOC) 						//组合过程
    begin
        case(cs)
            s0: begin
                ALE<=0;
                START<=0;
                OE<=0;
                LOCK<=0;
                next_state<=s1;
            end	//ADC0890初始化
            s1: begin
                ALE<=1;
                START<=1;
                OE<=0;
                LOCK<=0;
                next_state<=s2;
            end	//启动采样信号START
            s2: begin
                ALE<=0;
                START<=0;
                OE<=0;
                LOCK<=0;
                if(EOC==1'b1)
                    next_state<=s3; 							//EOC=1表明转换结束
                else
                    next_state<=s2;   										//转换未结束，继续等待
            end
            s3: begin
                ALE<=0;
                START<=0;
                OE<=1;
                LOCK<=0;
                next_state<=s4;
            end	//开启OE，打开ADC数据口
            s4: begin
                ALE<=0;
                START<=0;
                OE<=1;
                LOCK<=1;
                next_state<=s0;
            end	//开启数据锁存信号
            default: begin
                ALE<=0;
                START<=0;
                OE<=0;
                LOCK<=0;
                next_state<=s0;
            end
        endcase
    end
    always@(posedge LOCK)	//寄存器过程
    begin
        REGL<=D; 				//在LOCK上升沿将转换好的数据锁入
    end
    assign ADDA=0;				//选择模拟信号进入通带IN0
    assign Q=REGL;
    assign LOCK_T=LOCK;		//将测试信号引出
    assign cs_1=cs;			//将状态信号引出
endmodule

```

