实验分工
本小组由一人组成，本人独立完成实验的分析、环境配置、代码编写和编译、硬件 烧录环节，并在最后写出实验文档。（每个实验中实验分工都用这段话好了）
实验一实验收获：
通过完成实验一，让我学会了怎么样使用Xlinx Vadio这个集成开发环境，并且根据上学期数电的基础掌握了Verilog语法。
	在配置环境中遇到了困难无法编译，仔细阅读代码发现代码没问题，通过查阅百度得知是在创建环境时课本的环境参数错误导致，改正即可顺利编译。

实验二实验收获
通过实验二更加学会了Verilog语法，并且在实验中理解全加器的原理，在写代码实现时异常顺利，并无遇到问题。

实验三实验收获
在实验中学会了超前进位器的原理和数学公式，我采用分模块的设计，但是我们生成的测试文件会出现格式错误，后来通过打开每一个测试文件并且多次生成和百度查找错误得知测试文件会成为最顶层的文件，在实例化输入和输出后即可解决问题。

实验四收获：
学会了多功能ALU 的工作原理和运算器的设计方法，在实验中学会了assign语句并行选择电路，实验需要实现八种功能的ALU，在烧录的过程发现由于硬件只有32个按钮，改变代码使用3个按钮和32个按键来实现功能

实验五收获
学会使用Verilog HDL语句进行时序电路的设计方法，在学习寄存器堆和ALU结合使用的时候，了解到寄存器有两个read和一个write端口，并用write_reg来标识是否写入，最后将结果输入到寄存器堆中。

实验六收获
通过这次存储器设计实验，学会了在ISE中生成Memory IP核的办法，掌握了一定程度的存储器设计方法和存储器内部结构，并用分模块分层次的设计思想设计存储器，在学习中发现存储器与寄存器有很大程度类似，通过实验手册学会如何将寄存器修改为存储器。

实验七收获
在实验过程中学会了MIPS指令和汇编指令之间的转换关系，使用实验资料中的汇编代码完成比大小的功能，但是在实验过程中发现只能比一次，第二次需要重新运行程序，查阅资料发送单步调试可以实现多次比较。

实验八收获
通过取指令和指令译码实验学习了指令存储器的设计，掌握CPU取指令和指令译码的过程，指令是由MIPS设计中设计好的是固定的，所以查阅MIPS指令集知道这条指令的意思和译码过程，在实验中把coe文件配置好就可以初始化ROM寄存器并且成功通过波形图仿真出来。

实验9，10，11
我直接做了实验十一RIJ指令，因为验收了这个就代表实验9和10验收完毕节省时间，在进行实验的过程中了解了RIJ型指令格式和寻址方式，掌握了RIJ型指令图，了解R型指令需要三个寄存器完成，I型指令是两个寄存器和一个立即数进行计算，J型是跳转指令，分为无条件和跳转返回两种方式，在没有配置管脚的情况下进行MAP编译会报错，因为系统会采用默认配置导致编译无法通过，只需单击语法编译测试即可。