<div dir="rtl">


# تمرین ۴

## سوال ۱
</div>



<div dir="rtl">


  
 با توجه به کارکرد این دستور نیاز به مسیری وجود دارد که 
  `rs1+ sign extend(imm)`
  محاسبه و نتیجه روی 
  `PCNext`
  قرار گیرد. همچنین مسیری باید وجود داشته باشد تا `PC+4` در `registr file` ذخیره شود ( که این مسیر از طریق `result` موجود است.)
  با اضافه کردن یک `mux` و با منشعب کردن خروجی `ALU` و اضافه کردن سیگنال کنترلی `PCResultSrc` مسیر داده تکمیل می‌شود.
  
</div>
  
  
~~~
jalr x0,x1,0    # PC = rs1 + sign extend(imm), rd=PC+4
~~~

**I-Type**
| hex      |      imm     | rs1  |funct3|   rd  |   op    | Assembly |
| ---      | ---          | ---   | --- | ---   | ---     | ---|
| 00008067 | 000000000000 | 00001 | 000 | 00000 | 1100111 | jalr zero,ra,0|

![image](https://user-images.githubusercontent.com/77579794/234019839-dedc8bfc-d53c-4ab4-aa5c-02d91d092188.png)


**Table 7.3**
| ALUOp |‌funct3 |‌{op5, funct75} | ALUControl         |‌ Instruction |
| ---   | ---   | ---           | ---                | ---         |
| 00    |‌x      | x             | 000 (add)          |‌lw, sw, jalr |
| 01    |‌x      | x             | 001 (subtract)     |       beq   |
|‌ 10    |‌000    | 00, 01, 10    | 000 (add)          |       add   |‌
|       |000    |‌ 11            | 001 (subtract)     |       sub   |
|       |010    | x             | 101 (set less than)|       slt   |
|‌       |110    | x             | 011 (or)           |       or    |
|       |111    | x             | 010 (and)          |       and   |

**Table 7.6**
| Instruction | Opcode | RegWrite | ImmSrc | ALUSrc | MemWrite | ResultSrc | Branch | ALUOp | Jump | PCResultSrc |
|   ---       |  ---   | ---      |    --- |  ---   |   ---    |    ---    |  ---   | ---   | ---  | ---         |
|    lw       | 0000011|   1      |   00   |   1    |    0     |    01     |   0    |  00   |   0  |     x       |
|    sw       | 0100011|   0      |   01   |   1    |    1     |    xx     |   0    |  00   |   0  |     x       |
|    R-Type   | 0110011|   1      |   xx   |   0    |    0     |    00     |   0    |  10   |   0  |     x       |
|    beq      | 1100011|   0      |   10   |   0    |    0     |    xx     |   1    |  01   |   0  |     0       |
| I-type ALU  | 0010011|   1      |   00   |   1    |    0     |    00     |   0    |  10   |   0  |     x       |
|    jal      | 1101111|   1      |   11   |   x    |    0     |    10     |   0    |  xx   |   1  |     0       |
|    jalr     | 1100111|   1      |   00   |   1    |    0     |    10     |   0    |  00   |   1  |     1       |





<div dir="rtl">

# سوال ۴

+ میدانیم که سیگنال کنترلی `PCSrc`، ورودی `Istruction Memory` را انتخاب میکند که یا از `Extend` بیاید و یا از `PCPlus4`
که چسبیده به ۱ بودن این سیگنال باعث میشود که این سیگنال همواره از واحد `Extend` بیاید و درواقع و دو دستور `jal` و `beq` انجام شوند که این باعث تداخل در برنامه مورد نظر میشود.
+  سیگنال کنترلی `ALUSrc`، تصمیم میگیرد که کدام ورودی مالتیپلکسر قبل `ALU`، روی یکی از ورودی های `ALU` قرار بگیرد؛ درواقع برای هر دستور ممکن است ورودی از قسمت `Extend` و یا `Register File` بیاید که به ترتیب سیگنال `ImmExt` و `RD2` میشوند.
  که اگر سیگنال کنترلی `ALUSrc` چسبیده به ۱ باشد، باعث میشود که برای دستورات `R-Type` و `lw` و `sw` مشکل بوجود بیاید؛ چون همه این دستورات، `ALUSrc` 
 برابر ۱ دارند و اختلال این سیگنال، باعث تداخل در برنامه و عدم اجرای درست آن میشود. جدای این دستورات، برای بقیه دستورات که سیگنال `ALUSrc` آنها برابر صفر است نیز مشکل بوجود میاید و تنها دستور `jal` به درستی اجرا میشود، چون که این سیگنال در این دستور فاقد اهمیت میباشد.
+ سیگنال `ImmSrc` دارای ۲ بیت است که نحوه `extend` کردن واحد `Extend` را نشان میدهد که بر اساس هر دستور چگونه باید اینکار را انجام دهد (`Sign-Extend` و یا ... )؛ چسبیده به ۱ بودن بیت اول این سیگنال باعث میشود که دو دستور `jal` و `sw` که بیت اول سیگنال `ImmSrc` آنها ۱ است، دچار تداخل شوند و عمل `extend` به درستی انجام نشود. در ضمن برای بقیه دستورات بجز دستورات `R-Type` که درواقع این سیگنال `xx` است، نیز مشکل ایجاد میشود چون آن دستورات نیز نمیتوانند اجرا شوند چون بیت اول تمام آنها صفر است. 
+ برای سیگنال `ResultSrc` میدانیم که اگر همان مجموعه کم دستور را داشته باشیم، اصلا بیت دومی برای این سیگنال نخواهیم داشت. درصورتی که دستورات `jal` و `I-Type` اضافه شوند، سیگنال `ResultSrc` تبدیل به سیگنال ۲ بیتی میشود؛ که در اینجا نیز تنها زمانی که دستور `jal` انجام میشود، بیت دوم این سیگنال یعنی سیگنال `ResultSrc` برابر ۱ میشود. پس درواقع نتیجه میگیریم که درهر صورت بیت دوم این سیگنال اگر برابر ۱ باشد، برای تمامی دستورات، بجز دستور `sw` و `beq` که این سیگنال مهم نیست و بصورت `xx` است، مشکل ایجاد میشود.
  
  در این سوال از جدول زیر و شکل مربوطه کمک گرفته شده است.
  </div>
  
  <img width="1462" alt="Screen Shot 1402-02-07 at 4 48 40 PM" src="https://user-images.githubusercontent.com/99789952/234897591-02a15a51-c8ae-4e41-9b98-dc25ed0b61c6.png">
  
  
  <img width="1511" alt="Screen Shot 1402-02-07 at 6 11 33 PM" src="https://user-images.githubusercontent.com/99789952/234898239-87528a2e-f3d4-4f42-ae92-bf62b0f31029.png">

