DISPLAY_OUTPUT_RGB,VAR_0
DRM_DEV_ERROR,FUNC_0
RK3288_LVDS_CFG_REG21,VAR_1
RK3288_LVDS_CFG_REG21_TX_ENABLE,VAR_2
RK3288_LVDS_CFG_REGC,VAR_3
RK3288_LVDS_CFG_REGC_PLL_ENABLE,VAR_4
RK3288_LVDS_CH0_REG0,VAR_5
RK3288_LVDS_CH0_REG0_LANE0_EN,VAR_6
RK3288_LVDS_CH0_REG0_LANE1_EN,VAR_7
RK3288_LVDS_CH0_REG0_LANE2_EN,VAR_8
RK3288_LVDS_CH0_REG0_LANE3_EN,VAR_9
RK3288_LVDS_CH0_REG0_LANE4_EN,VAR_10
RK3288_LVDS_CH0_REG0_LANECK_EN,VAR_11
RK3288_LVDS_CH0_REG0_LVDS_EN,VAR_12
RK3288_LVDS_CH0_REG0_TTL_EN,VAR_13
RK3288_LVDS_CH0_REG1,VAR_14
RK3288_LVDS_CH0_REG1_LANE0_BIAS,VAR_15
RK3288_LVDS_CH0_REG1_LANE1_BIAS,VAR_16
RK3288_LVDS_CH0_REG1_LANE2_BIAS,VAR_17
RK3288_LVDS_CH0_REG1_LANE3_BIAS,VAR_18
RK3288_LVDS_CH0_REG1_LANE4_BIAS,VAR_19
RK3288_LVDS_CH0_REG1_LANECK_BIAS,VAR_20
RK3288_LVDS_CH0_REG2,VAR_21
RK3288_LVDS_CH0_REG20,VAR_22
RK3288_LVDS_CH0_REG20_LSB,VAR_23
RK3288_LVDS_CH0_REG2_LANE0_LVDS_MODE,VAR_24
RK3288_LVDS_CH0_REG2_LANE1_LVDS_MODE,VAR_25
RK3288_LVDS_CH0_REG2_LANE2_LVDS_MODE,VAR_26
RK3288_LVDS_CH0_REG2_LANE3_LVDS_MODE,VAR_27
RK3288_LVDS_CH0_REG2_LANE4_LVDS_MODE,VAR_28
RK3288_LVDS_CH0_REG2_LANECK_LVDS_MODE,VAR_29
RK3288_LVDS_CH0_REG2_RESERVE_ON,VAR_30
RK3288_LVDS_CH0_REG3,VAR_31
RK3288_LVDS_CH0_REG4,VAR_32
RK3288_LVDS_CH0_REG4_LANE0_TTL_MODE,VAR_33
RK3288_LVDS_CH0_REG4_LANE1_TTL_MODE,VAR_34
RK3288_LVDS_CH0_REG4_LANE2_TTL_MODE,VAR_35
RK3288_LVDS_CH0_REG4_LANE3_TTL_MODE,VAR_36
RK3288_LVDS_CH0_REG4_LANE4_TTL_MODE,VAR_37
RK3288_LVDS_CH0_REG4_LANECK_TTL_MODE,VAR_38
RK3288_LVDS_CH0_REG5,VAR_39
RK3288_LVDS_CH0_REG5_LANE0_TTL_DATA,VAR_40
RK3288_LVDS_CH0_REG5_LANE1_TTL_DATA,VAR_41
RK3288_LVDS_CH0_REG5_LANE2_TTL_DATA,VAR_42
RK3288_LVDS_CH0_REG5_LANE3_TTL_DATA,VAR_43
RK3288_LVDS_CH0_REG5_LANE4_TTL_DATA,VAR_44
RK3288_LVDS_CH0_REG5_LANECK_TTL_DATA,VAR_45
RK3288_LVDS_CH0_REGD,VAR_46
RK3288_LVDS_PLL_FBDIV_REG2,FUNC_1
RK3288_LVDS_PLL_FBDIV_REG3,FUNC_2
RK3288_LVDS_PLL_PREDIV_REGD,FUNC_3
clk_disable,FUNC_4
clk_enable,FUNC_5
lvds_writel,FUNC_6
pm_runtime_get_sync,FUNC_7
rockchip_lvds_poweron,FUNC_8
lvds,VAR_47
ret,VAR_48
val,VAR_49
