Output file for file RCA_8bits_out_out2_out.txt

RAILS ARE :
VCC = 111
GND = 117
INPUTS ARE :
3112 3113 304 3612 3613 4112 4113 4612 4613 
OUTPUTS ARE :
324 374 424 474 504 
NETLIST IS : (where 0 in first column = PMOS and 1 = NMOS)
0 3112 111 312 
0 319 111 313 
0 318 312 314 
0 3113 313 314 
1 3112 314 315 
1 3110 314 316 
1 3113 315 117 
1 3111 316 117 
0 3113 111 318 
1 3113 318 117 
0 3112 111 319 
1 3112 319 117 
0 3112 111 3110 
1 3112 3110 117 
0 3113 111 3111 
1 3113 3111 117 
0 314 111 322 
0 329 111 323 
0 328 322 324 
0 304 323 324 
1 314 324 325 
1 3210 324 326 
1 304 325 117 
1 3211 326 117 
0 304 111 328 
1 304 328 117 
0 314 111 329 
1 314 329 117 
0 314 111 3210 
1 314 3210 117 
0 304 111 3211 
1 304 3211 117 
0 314 111 332 
0 304 111 332 
1 314 332 333 
1 304 333 117 
0 332 111 337 
1 332 337 117 
0 3112 111 342 
0 3113 111 342 
1 3112 342 343 
1 3113 343 117 
0 342 111 347 
1 342 347 117 
0 337 111 352 
0 347 352 353 
1 347 353 117 
1 337 353 117 
0 353 111 354 
1 353 354 117 
0 3612 111 362 
0 369 111 363 
0 368 362 364 
0 3613 363 364 
1 3612 364 365 
1 3610 364 366 
1 3613 365 117 
1 3611 366 117 
0 3613 111 368 
1 3613 368 117 
0 3612 111 369 
1 3612 369 117 
0 3612 111 3610 
1 3612 3610 117 
0 3613 111 3611 
1 3613 3611 117 
0 364 111 372 
0 379 111 373 
0 378 372 374 
0 354 373 374 
1 364 374 375 
1 3710 374 376 
1 354 375 117 
1 3711 376 117 
0 354 111 378 
1 354 378 117 
0 364 111 379 
1 364 379 117 
0 364 111 3710 
1 364 3710 117 
0 354 111 3711 
1 354 3711 117 
0 364 111 382 
0 354 111 382 
1 364 382 383 
1 354 383 117 
0 382 111 387 
1 382 387 117 
0 3612 111 392 
0 3613 111 392 
1 3612 392 393 
1 3613 393 117 
0 392 111 397 
1 392 397 117 
0 387 111 402 
0 397 402 403 
1 397 403 117 
1 387 403 117 
0 403 111 404 
1 403 404 117 
0 4112 111 412 
0 419 111 413 
0 418 412 414 
0 4113 413 414 
1 4112 414 415 
1 4110 414 416 
1 4113 415 117 
1 4111 416 117 
0 4113 111 418 
1 4113 418 117 
0 4112 111 419 
1 4112 419 117 
0 4112 111 4110 
1 4112 4110 117 
0 4113 111 4111 
1 4113 4111 117 
0 414 111 422 
0 429 111 423 
0 428 422 424 
0 404 423 424 
1 414 424 425 
1 4210 424 426 
1 404 425 117 
1 4211 426 117 
0 404 111 428 
1 404 428 117 
0 414 111 429 
1 414 429 117 
0 414 111 4210 
1 414 4210 117 
0 404 111 4211 
1 404 4211 117 
0 414 111 432 
0 404 111 432 
1 414 432 433 
1 404 433 117 
0 432 111 437 
1 432 437 117 
0 4112 111 442 
0 4113 111 442 
1 4112 442 443 
1 4113 443 117 
0 442 111 447 
1 442 447 117 
0 437 111 452 
0 447 452 453 
1 447 453 117 
1 437 453 117 
0 453 111 454 
1 453 454 117 
0 4612 111 462 
0 469 111 463 
0 468 462 464 
0 4613 463 464 
1 4612 464 465 
1 4610 464 466 
1 4613 465 117 
1 4611 466 117 
0 4613 111 468 
1 4613 468 117 
0 4612 111 469 
1 4612 469 117 
0 4612 111 4610 
1 4612 4610 117 
0 4613 111 4611 
1 4613 4611 117 
0 464 111 472 
0 479 111 473 
0 478 472 474 
0 454 473 474 
1 464 474 475 
1 4710 474 476 
1 454 475 117 
1 4711 476 117 
0 454 111 478 
1 454 478 117 
0 464 111 479 
1 464 479 117 
0 464 111 4710 
1 464 4710 117 
0 454 111 4711 
1 454 4711 117 
0 464 111 482 
0 454 111 482 
1 464 482 483 
1 454 483 117 
0 482 111 487 
1 482 487 117 
0 4612 111 492 
0 4613 111 492 
1 4612 492 493 
1 4613 493 117 
0 492 111 497 
1 492 497 117 
0 487 111 502 
0 497 502 503 
1 497 503 117 
1 487 503 117 
0 503 111 504 
1 503 504 117 
TEST IN IS :
3112 3113 304 3612 3613 4112 4113 4612 4613 
TEST OUT IS :
324 374 424 474 504 
TEST VECTORS ARE :
Input:3112 = 0 Input:3113 = 0 Input:304 = 0 Input:3612 = 0 Input:3613 = 0 Input:4112 = 0 Input:4113 = 0 Input:4612 = 0 Input:4613 = 0 
SIMULATING CIRCUIT...

Number of Nodes: 119

Graph converged

Output Node 324 = 0

Output Node 374 = 0

Output Node 424 = 0

Output Node 474 = 0

Output Node 504 = 0

RAILS ARE :
VCC = 111
GND = 117
INPUTS ARE :
3112 3113 304 3612 3613 4112 4113 4612 4613 
OUTPUTS ARE :
324 374 424 474 504 
NETLIST IS : (where 0 in first column = PMOS and 1 = NMOS)
0 3112 111 312 
0 319 111 313 
0 318 312 314 
0 3113 313 314 
1 3112 314 315 
1 3110 314 316 
1 3113 315 117 
1 3111 316 117 
0 3113 111 318 
1 3113 318 117 
0 3112 111 319 
1 3112 319 117 
0 3112 111 3110 
1 3112 3110 117 
0 3113 111 3111 
1 3113 3111 117 
0 314 111 322 
0 329 111 323 
0 328 322 324 
0 304 323 324 
1 314 324 325 
1 3210 324 326 
1 304 325 117 
1 3211 326 117 
0 304 111 328 
1 304 328 117 
0 314 111 329 
1 314 329 117 
0 314 111 3210 
1 314 3210 117 
0 304 111 3211 
1 304 3211 117 
0 314 111 332 
0 304 111 332 
1 314 332 333 
1 304 333 117 
0 332 111 337 
1 332 337 117 
0 3112 111 342 
0 3113 111 342 
1 3112 342 343 
1 3113 343 117 
0 342 111 347 
1 342 347 117 
0 337 111 352 
0 347 352 353 
1 347 353 117 
1 337 353 117 
0 353 111 354 
1 353 354 117 
0 3612 111 362 
0 369 111 363 
0 368 362 364 
0 3613 363 364 
1 3612 364 365 
1 3610 364 366 
1 3613 365 117 
1 3611 366 117 
0 3613 111 368 
1 3613 368 117 
0 3612 111 369 
1 3612 369 117 
0 3612 111 3610 
1 3612 3610 117 
0 3613 111 3611 
1 3613 3611 117 
0 364 111 372 
0 379 111 373 
0 378 372 374 
0 354 373 374 
1 364 374 375 
1 3710 374 376 
1 354 375 117 
1 3711 376 117 
0 354 111 378 
1 354 378 117 
0 364 111 379 
1 364 379 117 
0 364 111 3710 
1 364 3710 117 
0 354 111 3711 
1 354 3711 117 
0 364 111 382 
0 354 111 382 
1 364 382 383 
1 354 383 117 
0 382 111 387 
1 382 387 117 
0 3612 111 392 
0 3613 111 392 
1 3612 392 393 
1 3613 393 117 
0 392 111 397 
1 392 397 117 
0 387 111 402 
0 397 402 403 
1 397 403 117 
1 387 403 117 
0 403 111 404 
1 403 404 117 
0 4112 111 412 
0 419 111 413 
0 418 412 414 
0 4113 413 414 
1 4112 414 415 
1 4110 414 416 
1 4113 415 117 
1 4111 416 117 
0 4113 111 418 
1 4113 418 117 
0 4112 111 419 
1 4112 419 117 
0 4112 111 4110 
1 4112 4110 117 
0 4113 111 4111 
1 4113 4111 117 
0 414 111 422 
0 429 111 423 
0 428 422 424 
0 404 423 424 
1 414 424 425 
1 4210 424 426 
1 404 425 117 
1 4211 426 117 
0 404 111 428 
1 404 428 117 
0 414 111 429 
1 414 429 117 
0 414 111 4210 
1 414 4210 117 
0 404 111 4211 
1 404 4211 117 
0 414 111 432 
0 404 111 432 
1 414 432 433 
1 404 433 117 
0 432 111 437 
1 432 437 117 
0 4112 111 442 
0 4113 111 442 
1 4112 442 443 
1 4113 443 117 
0 442 111 447 
1 442 447 117 
0 437 111 452 
0 447 452 453 
1 447 453 117 
1 437 453 117 
0 453 111 454 
1 453 454 117 
0 4612 111 462 
0 469 111 463 
0 468 462 464 
0 4613 463 464 
1 4612 464 465 
1 4610 464 466 
1 4613 465 117 
1 4611 466 117 
0 4613 111 468 
1 4613 468 117 
0 4612 111 469 
1 4612 469 117 
0 4612 111 4610 
1 4612 4610 117 
0 4613 111 4611 
1 4613 4611 117 
0 464 111 472 
0 479 111 473 
0 478 472 474 
0 454 473 474 
1 464 474 475 
1 4710 474 476 
1 454 475 117 
1 4711 476 117 
0 454 111 478 
1 454 478 117 
0 464 111 479 
1 464 479 117 
0 464 111 4710 
1 464 4710 117 
0 454 111 4711 
1 454 4711 117 
0 464 111 482 
0 454 111 482 
1 464 482 483 
1 454 483 117 
0 482 111 487 
1 482 487 117 
0 4612 111 492 
0 4613 111 492 
1 4612 492 493 
1 4613 493 117 
0 492 111 497 
1 492 497 117 
0 487 111 502 
0 497 502 503 
1 497 503 117 
1 487 503 117 
0 503 111 504 
1 503 504 117 
TEST IN IS :
3112 3113 304 3612 3613 4112 4113 4612 4613 
TEST OUT IS :
324 374 424 474 504 
TEST VECTORS ARE :
Input:3112 = 1 Input:3113 = 1 Input:304 = 1 Input:3612 = 1 Input:3613 = 1 Input:4112 = 1 Input:4113 = 1 Input:4612 = 1 Input:4613 = 1 
SIMULATING CIRCUIT...

Number of Nodes: 119

Graph converged

Output Node 324 = 1

Output Node 374 = 1

Output Node 424 = 1

Output Node 474 = 1

Output Node 504 = 1


TEST ENDED SUCCESFULY

SIMULATION ENDED