<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:17.1517</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.05.17</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-7000951</applicationNumber><claimCount>14</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>정적 랜덤 액세스 메모리가 있는 3차원 메모리 디바이스</inventionTitle><inventionTitleEng>THREE-DIMENSIONAL MEMORY DEVICE WITH STATIC RANDOM-ACCESS MEMORY</inventionTitleEng><openDate>2024.01.26</openDate><openNumber>10-2024-0011867</openNumber><originalApplicationDate>2019.05.17</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2021-7027650</originalApplicationNumber><originalExaminationRequestDate>2024.01.10</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.01.10</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 10/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/417</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/04</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020217027650</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 3D 메모리 디바이스의 실시예는 주변 회로, 정적 랜덤 액세스 메모리(static random-access memory, SRAM) 셀 어레이, 및 복수의 제1 본딩 콘택트를 포함하는 제1 본딩 층을 포함하는 제1 반도체 구조체를 포함한다. 3D 메모리 디바이스는 또한 3D NAND 메모리 스트링의 어레이 및 복수의 제2 본딩 콘택트 및 제1 본딩 층과 제2 본딩 층 사이의 본딩 인터페이스를 포함하는 제2 본딩 층을 갖는 제2 반도체 구조체를 포함하고, 여기서 제1 본딩 콘택트는 본딩 인터페이스에서 제2 본딩 콘택트와 접촉한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.11.26</internationOpenDate><internationOpenNumber>WO2020232573</internationOpenNumber><internationalApplicationDate>2019.05.17</internationalApplicationDate><internationalApplicationNumber>PCT/CN2019/087399</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 3차원(3D) 메모리 디바이스로서,디바이스층, 인터커넥트 층 및 제1 본딩 층을 포함하는 제1 반도체 구조체 - 상기 제1 본딩 층은 상기 인터커넥트 층 및 상기 디바이스 층 위에 있고, 상기 디바이스 층은 주변 회로 및 정적 랜덤 액세스 메모리(static random-access memory, SRAM) 셀의 어레이를 포함하며, 상기 제1 본딩 층은 복수의 제1 본딩 콘택트를 포함함 - ; 및3D NAND 메모리 스트링의 어레이 및 제2 본딩 층을 포함하는 제2 반도체 구조체 - 상기 제2 본딩 층은 상기 제1 본딩 층 위에 있고, 상기 제2 본딩 층은 복수의 제2 본딩 콘택트를 포함함 - ; 를 포함하고,상기 제1 본딩 콘택트는 상기 제2 본딩 콘택트와 접촉하는,3차원(3D) 메모리 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 반도체 구조체 내에서, 평면도상, 상기 SRAM 셀의 어레이는 중심에 배치되고, 상기주변 회로는 상기 SRAM 셀의 어레이와 중첩되지 않도록 상기 SRAM 셀의 어레이의 주변에 배치되어 있는, 3차원(3D) 메모리 디바이스.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 주변 회로는 하나 이상의 워드 라인 드라이버 및 하나 이상의 페이지 버퍼를 포함하고,상기 하나 이상의 워드 라인 드라이버 및 상기 하나 이상의 페이지 버퍼는 상기 SRAM 셀의 어레이 주변에 서로 중첩되지 않도록 배치되는, 3차원(3D) 메모리 디바이스.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 제2 반도체 구조체는 상기 제2 본딩 층 위의 메모리 스택을 더 포함하고,상기 3D NAND 메모리 스트링의 어레이는 상기 메모리 스택을 통해 수직으로 연장하며,상기 제2 반도체 구조체는 상기 3D NAND 메모리 스트링 어레이와 위에서 접촉하는 반도체 층을 더 포함하는, 3차원(3D) 메모리 디바이스.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 반도체 층 위에 패드-아웃 인터커넥트 층(pad-out interconnect layer)을 더 포함하는 3차원(3D) 메모리 디바이스.</claim></claimInfo><claimInfo><claim>6. 제4항에 있어서,상기 반도체 층은 폴리실리콘 또는 단결정 실리콘 중 적어도 하나를 포함하는, 3차원(3D) 메모리 디바이스.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 주변 회로와 상기 SRAM 셀의 어레이가 서로 적층되는, 3차원(3D) 메모리 디바이스.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 3D 메모리 디바이스는 임베디드 멀티-미디어 카드(embedded multi-media card, eMMC) 또는 유니버설 플래시 스토리지(Universal Flash Storage, UFS) 중 적어도 하나에 패키징되는, 3차원(3D) 메모리 디바이스.</claim></claimInfo><claimInfo><claim>9. 3차원(3D) 메모리 디바이스 형성 방법으로서,디바이스층, 제1 인터커넥트 층 및 제1 본딩 층을 포함하는 제1 반도체 구조체를 형성하는 단계 - 상기 제1 본딩 층은 상기 제1 인터커넥트 층 및 상기 디바이스 층 위에 있고, 상기 디바이스 층은 주변 회로 및 정적 랜덤 액세스 메모리(static random-access memory, SRAM) 셀의 어레이를 포함하며, 상기 제1 본딩 층은 복수의 제1 본딩 콘택트를 포함함 - ;3D NAND 메모리 스트링의 어레이 및 제2 본딩 층을 포함하는 제2 반도체 구조체를 형성하는 단계 - 상기 제2 본딩 층은 상기 제1 본딩 층 위에 있고, 상기 제2 본딩 층은 복수의 제2 본딩 콘택트를 포함함 - ; 및상기 제1 본딩 콘택트가 상기 제2 본딩 콘택트와 접촉하도록 상기 제1 반도체 구조체와 상기 제2 반도체 구조체를 대면 방식(face-to-face manner)으로 본딩하는 단계를 포함하는 3차원(3D) 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제1 반도체 구조체를 형성하는 단계는:제1 기판 위에 상기 주변 회로 및 상기 SRAM 셀의 어레이를 형성하는 단계 - 상기 SRAM 셀의 어레이는 평면상 상기 제1 기판의 중심에 배치되고, 상기 주변 회로는 상기 SRAM 셀의 어레이와 중첩되지 않도록 상기 SRAM 셀의 어레이의 주변에 배치됨 -;상기 주변 회로 및 상기 SRAM 셀의 어레이 위에 상기 제1 인터커넥트 층을 형성하는 단계; 및상기 제1 인터커넥트 층 위에 상기 제1 본딩 층을 형성하는 단계를 포함하는, 3차원(3D) 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 주변 회로는 하나 이상의 워드 라인 드라이버 및 하나 이상의 페이지 버퍼를 포함하고,상기 하나 이상의 워드 라인 드라이버 및 상기 하나 이상의 페이지 버퍼는 상기 SRAM 셀의 어레이 주변에 서로 중첩되지 않도록 배치되는, 3차원(3D) 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 주변 회로 및 상기 SRAM 셀의 어레이를 형성하는 단계는 상기 제1 기판 위에 복수의 트랜지스터를 형성하는 단계를 포함하는, 3차원(3D) 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서,상기 제2 반도체 구조체를 형성하는 단계는:제2 기판 위에 메모리 스택을 형성하는 단계;상기 메모리 스택을 통해 수직으로 연장하는 상기 3D NAND 메모리 스트링의 어레이를 형성하는 단계;상기 3D NAND 메모리 스트링 어레이 위에 제2 인터커넥트 층을 형성하는 단계; 및상기 제2 인터커넥트 층 위에 상기 제2 본딩 층을 형성하는 단계를 포함하는, 3차원(3D) 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서,상기 본딩 후 반도체 층을 형성하기 위해 상기 제2 기판을 박형화하는 단계; 및상기 반도체 층 위에 패드-아웃 인터커넥트 층을 형성하는 단계를 더 포함하는 3차원(3D) 메모리 디바이스 형성 방법.</claim></claimInfo><claimInfo><claim>15. 동일한 칩에 입력/출력 회로, 온-다이 캐시 정적 랜덤 액세스 메모리(static random-access memory, SRAM) 셀의 어레이 및 3D NAND 메모리 스트링의 어레이를 포함하는, 제1항 내지 제8항 중 어느 한 항에 기재된 3차원(3D) 메모리 디바이스를 작동하는 방법으로서,상기 입력/출력 회로를 통해 상기 SRAM 셀의 어레이에 데이터를 전송하는 단계;상기 온-다이 SRAM 셀의 어레이에 상기 데이터를 버퍼링하는 단계; 및상기 온-다이 SRAM 셀의 어레이로부터 상기 3D NAND 메모리 스트링의 어레이로 데이터를 프로그래밍하는 단계를 포함하는 3차원(3D) 메모리 디바이스를 작동하는 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,복수의 본딩 콘택트를 통해 상기 3D NAND 메모리 스트링의 어레이와 상기 온-다이 SRAM 셀의 어레이 사이에 상기 데이터를 전송하는 단계를 더 포함하는 3차원(3D) 메모리 디바이스를 작동하는 방법.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서,상기 온-다이 SRAM 셀의 어레이에 상기 데이터를 버퍼링하는 단계 및 상기 3D NAND 메모리 스트링의 어레이로 상기 데이터를 프로그래밍하는 단계는 동시에 수행되는, 3차원(3D) 메모리 디바이스를 작동하는 방법.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서,상기 온-다이 SRAM 셀의 어레이에 상기 데이터를 버퍼링하는 단계 및 상기 3D NAND 메모리 스트링의 어레이로 상기 데이터를 프로그래밍하는 단계는 순차적으로 수행되는, 3차원(3D) 메모리 디바이스를 작동하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 후베이 우한 이스트 레이크 하이-테크 디벨롭...</address><code> </code><country> </country><engName>LI, Yueping</engName><name>리 웨핑</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레이크 하이-테크 디벨롭...</address><code> </code><country> </country><engName>HOU, Chun Yuan</engName><name>허우 춘 위안</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2024.01.10</receiptDate><receiptNumber>1-1-2024-0033894-74</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.01.19</receiptDate><receiptNumber>9-5-2025-0067472-32</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.03.07</receiptDate><receiptNumber>1-1-2025-0261365-15</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.03.07</receiptDate><receiptNumber>1-1-2025-0261366-50</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.09.19</receiptDate><receiptNumber>9-5-2025-0914049-77</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247000951.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e369b10d71ad4117c06b30d6330257ab713a83e9392c65ccbfbd4dc5c8084439babe5c5bc312cc658c53a562b232ecd953a2176138c23005</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf96a27c149d99adb4de8463f1a714903aae9f198f1f5ee55f12a56a6e06b5e399c12cefd18c39742d1e7e6825d3afb381844ce089d9dc443e</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>