# 计算机组成原理

【考查目标】
  1.理解单处理器计算机系统中各部件的内部工作原理、组成结构以及相互连接方式，具有完整的计算机系统的整机概念。
  2.理解计算机系统层次化结构概念，熟悉硬件与软件之间的界面，掌握指令集体系结构的基本知识和基本实现方法。
  3.能够综合运用计算机组成的基本原理和基本方法，对有关计算机硬件系统中的理论和实际问题进行计算、分析，对一些基本部件进行简单设计;并能对高级程序设计语言(如C语言)中的相关问题进行分析。

MD语法：上划线：$\overline{\text{上划线}}$ ；下划线：<u>下划线</u>；中划线~~线~~；下标~1~；上标^3^

**加粗**，*倾斜*，__加粗__





# 一、计算机系统概述

## //(一)计算机发展历程

###  四代硬件：

1946：ENIAC，1958年集成电路发明，1970年仙童半导体存储器。

第一代：1946-1957：电子管；主存用延迟线或磁鼓；机器语言；几千次到4万次每秒。

第二代：1958-1964：晶体管；主存使用磁心存储器；开始使用高级语言 FORTRAN；几万次到几十万次每秒，出现操作系统雏形。

第三代：1965-1971：中小规模集成电路；半导体存储器；高级语言发展；开始有分时操作系统。

第四代：1972-：超大规模集成电路；产生了微处理器；并行、流水线、高速缓存、虚拟存储等概念使用。

更新换代：摩尔定律；半导体11代：1KB~1GB；微处理器从8008(8位)、8080(16位)、80386(32位)、Pentium(32位)、Pentium Pro(64位机器字长）。

程序语言：科学&工程计算语言FORTRAN，结构化PASCAL，对象C++，网络Java。

操作系统：Windows，Linux，UNIX等。

分类&发展方向：电子计算机可分为模拟和数字。数字计算机可按用途分为专用&通用。通用分为巨型机、大型机、中型机、微型机、单片机。按指令和数据流可分为：SISD（单指令流单数据流）冯诺依曼；SIMD（单指令流多数据流）阵列处理器和向量处理器；MIMD（多指令流多数据流）多处理器和多计算机系统。

“两极”分化，微型计算机微型化、网络化、多用途化；巨型机巨型化、超高速、并行处理。

## (二)计算机系统层次结构

### 1.计算机系统的基本组成

软硬件共同组成了完整的计算机系统，某一功能用软硬件都能实现，则称为软硬件在逻辑上是等效的。频繁的用硬件实现成本比较理想，硬件提高效率，软件提高灵活。

### 2.计算机硬件的基本组成

冯诺依曼在研究 EDVAC机时提出了“存储程序”的概念，奠定了现代计算机基本结构；

早期冯诺依曼机：运算器为核心，特点有：

1. 硬件由运算器、存储器、控制器、输入、输出，5部分组成
2. 指令和数据同等地位存在存储器，可按地址寻访
3. 指令和数据用二进制表示
4. 指令由操作码和地址码组成，操作码表示操作性质，地址码表示操作数地址
5. 指令在存储器顺序存取，通常指令是顺序的，特定条件下可跳转
6. 以运算器为核心，输入输出通过运算器和存储器传送数据

现代计算机：微处理器以前，运算器控制器分离，存储器容量小，所以运算为中心，微电子技术的进步、IO和CPU速度差异、信息量与日俱增使原有结构不能满足，出现了存储器为核心的结构，IO操作绕过CPU，提高效率。

#### 功能部件：

I/O……

存储器，分为主存和辅存（外存），cpu直接访问主存，存储单元包含若干存储元件，每个元件存储1位，存储单元可以存储一个存储字，存储字长可以是1B(8bit)的偶数倍。主存工作方式是按地址存取方式（相联存储器按内容访问）。主存包括存储体、时序控制逻辑、MDR、MAR，MAR是主存的一部分，但在现代CPU中。MAR位数对应存储单元个数，MDR位数对应存储字长。

运算器，用于算术和逻辑运算，核心是 ALU，包括若干通用寄存器如 ACC(累加器)、MQ(乘商)、X(操作数)、IX(变址寄存器)、BR(基址寄存器)，前三种必须。另有PSW(程序状态寄存器)存放标志信息如进位、负、溢出。

控制器，主要包括PC(程序计数器)、IR(指令寄存器)、CU(控制单元)组成。PC联通MAR，存放欲执行指令地址，可以自动加一。IR存放来自MDR的当前指令，分析指令并发出微操作命令，操作码OP(IR)送到CU，地址码Ad(IR)送到MAR取操作数。

运算器和控制器一般集成在同一芯片CPU上，与主存一同构成主机，其他硬件统称外设。

### 3.计算机软件分类

系统软件：保证计算机系统高效正确运行的基础，主要有OS、DBMS(数据库管理)、语言处理程序、分布式软件系统、网络、标准库、服务型程序等。（DMS数据库系统=DBMS+DB+DBA）

应用软件：用户为了解决某种应用而编制的程序。

#### 三级语言：

机器语言：二进制代码语言，计算机唯一可以直接识别执行的语言。

汇编语言：助记码代替二进制的指令代码，需要通过汇编程序翻译为机器语言才能执行。

高级语言：方便程序设计人员的程序，需要编译程序编译为汇编语言程序，而后汇编得到机器语言程序；或者用解释程序变成机器语言一句一句执行，不生成目标程序。

翻译程序=解释程序+编译程序，汇编、编译区别。

### 4.计算机的工作过程

三个步骤：程序和数据装入主存；源程序转换为可执行文件；从可执行文件首地址开始执行指令

源代码1.c-->CPP(预处理器)=1.i-->CCL(编译器)=汇编代码1.s-->AS(汇编器)=目标文件1.o-->LD(链接器)=可执行二进制程序

指令执行过程：

取址：PC-->MAR-->M-->MDR-->IR

分析：OP(IR)-->CU

执行：Ad(IR)-->MAR-->M-->MDR-->ACC

取下一条：(PC)+1-->PC

### 5.层次结构

微程序M0，硬件层，直接执行微指令；

传统机器语言层M1，硬件层，由微程序解释机器指令；

虚拟机器M2，操作系统层，由机器指令和广义指令组成，扩展机器功能，是混合层；

虚拟机器M3，汇编语言层，由汇编程序提供支持和执行；

虚拟机器M4，高级语言。

第5层之上还可以有应用层，层次之间上层是下层的扩展，下层是上层的基础，但随着技术发展部分软件功能由硬件实现，软硬交界划分不绝对。



## (三)计算机性能指标

吞吐量、响应时间;CPU时钟周期、主频、CPI、CPU执行时间;MIPS、MFLOPS 、GFLOPS、TFLOPS、PFLOPS。

主要性能指标：

机器字长：一次整数运算能处理的二进制数据的位数，一般等于内部寄存器字长，是8的整数倍。

数据通路带宽：数据总线一次能并行传送的数据位数，即数据字长，与CPU内部总线宽度不一定相同。

主存容量：一般用字节，也可以用字数x字长（512Kx16位）MAR位数反映存储单元个数，但不一定是存储器实际容量

吞吐量：取决于主存的存取周期，吞吐率是一个综合参数。

响应时间：通常包括CPU时间和等待时间（I/O、存储器、操作系统开销）

主频：CPU时钟频率。时钟周期：主频的倒数，CPU的最小时间单位，也叫T周期、CPU时钟周期。CPU周期=机器周期，包括多个时钟周期。指令周期包括若干个机器周期。

CPI执行一条指令所需的时钟周期数。

CPU执行时间：执行一个程序所需花费的时间=时钟周期数/主频=（指令条数xCPI）/主频。主频、CPI、指令条数相互制约

MIPS：百万条指令每秒；MFLOPS：百万次浮点操作每秒；GFLOPS：十亿次浮点操作每秒；TFLOPS：万亿次浮点操作每秒

通常容量KMGT用2的幂次表示；频率等用10的幂次，后者常用小写的k。

系统机：具有相同的体系结构，相同基本指令系统的系列。

固件：程序固定在ROM中，具有软件特点的硬件。

# 二、数据的表示和运算

## (一)数制与编码

### 1.进位计数制及其相互转换

二进制？1.两种状态能用有两个稳态的物理器件表示，成本低；2.10与逻辑真假对应，方便逻辑运算和判断；3.编码运算简单，能用逻辑门电路实现算数运算。

一个进位数的大小就是各位数码按位权相加。

### 2.真值和机器数

真值即实际值，把符号数字化(0/1)成为机器数

### 3.//BCD码

4位2禁止表示1位十进制，有6种冗余。

常用8421，相加之和大于等于1010，则+6进位修正。

余3码：8421的基础上+0011.

2421码：大于等于5的最高位是1，小于5的首位是0.

### 4.字符与字符串

ASCII：128个，7位。0-31控制字符，32SP空格，32-126一共95个可印刷字符，127DEL，0-9是011+四位二进制即48~57，A65，a97.

GB2312-1980(1981年)一级汉字3755，二级汉字3008，符号682，共7445.最新的是GB18030(2000年)。

区位码：两字节一个汉字，每字节7位，区位码是4位二进制，前两位区码后两位位码。

国际码：区位码每字节加上20H，即国际码=(区位码)<sub>16</sub>+2020H；

汉字内码：为了区分ASCII和中文，两字节的最高位都是1，即内码=(国际码) <sub>16</sub>+8080H。

### 5.//校验码

码距：任意两个合法码字之间最少变化的二进制位数。码距不小于2的数据校验码开始具有检错能力，检错大于纠错能力。

1. 奇偶校验：原编码加上1位奇偶校验位，可以检测出奇数位错误，但不能确定位置。局限性强，常用于存储器数据的检查或者传输数据的检查

2. 汉明码（海明码）：多重奇偶校验码，在有效信息位中加入几个校验位，海明码的每个二进制分配到几个奇偶校验组，不仅能发现错位还能找出位置。检错1位则有 n+k<=2<sup>k</sup> -1，检错两位则k+=1；校验位分布在2<sup>i-1</sup>位置上；分组形成校验关系；取⊕算出校验码；校验时用校验码和信息位列出方程，获得校验值，000则无错，否则数值就是错误的位数。

3. CRC（循环冗余）：K位信息码后拼接R位校验码，编码长度位N，又叫(N,K)码，基于线性编码理论，R=生成多项式最高幂次，产生过程：N左移R位，补0；对生成多项式模2取余（不借位异或，循环右移至余数小于除数）；将余数作为校验码，补在信息码后。接收后同样与生成多项式模2取余，得到的余数就是出错位数。

## (二)定点数的表示和运算

### 1.定点数的表示

有符号数：通常约定最高位为符号位。

无符号数：全部二进制是数值位，没有符号位。

定点：约定小数点位置固定不变，将小数点固定在最高位之前-->定点小数；固定在最低为之后-->定点整数。

定点小数：纯小数，第一位符号位，后面是有效数值，符号位0，其他1，表示最大正数1-2<sup>-n</sup>，符号位1，其他1表示最小负数-(1-2<sup>-n</sup>).

定点整数：纯整数，表示范围是2<sup>n</sup>-1~-(2<sup>n</sup>-1).

原码：简单直观的机器数表示法，最高位表示符号，其他表示数的绝对值大小，同上述定点整数、小数一致，0有正0和负0两种。

反码：补码和原码之间的过渡，正数不变，负数取反。表示范围同原码一致，0有两个，全0和全1。

补码：方便加减法，正数和反码一致，负数比反码+1，0唯一全零，范围-2<sup>n</sup>~2<sup>n</sup>-1，比原码多表示一个2<sup>n</sup>，(或纯小数多一个-1)。

移码：真值加上一个常数X，通常取2<sup>n</sup>，相当于唯一了n个单位，特点有：0唯一，移码和补码只差一个符号位，保持数据原有顺序

### 2.定点数的运算

定点数的位移运算;原码定点数的加减运算;补码定点数的加/减运算;定点数的乘/除运算;溢出概念和判别方法。

1. 移位:左移相当于*2，右移相当于/2；

   1. 逻辑移位：全添0
   2. 算术移位：正数全添0，负数原码0反码1，补码左0右1.
   3. 循环移位：根据是否有进位标志CF分为大小循环。

2. 加减法

   1. 原码：加法，符号相同？绝对值相加：否则绝对值大减小，符号与绝对值大的相同；减法，减数符号取反，然后做加法。
   2. 补码：加法直接相加，modM去掉溢出，减法则将被减数和减数的机器负数相加，运算结果还是补码。

3. 乘法：由累加和右移实现，根据机器数不同分为原码一位乘法和补码一位乘法。

   1. 原码一位乘法：符号位与数值分开求，符号位通过异或运算，数值位则是两个数值绝对值相乘。部分积取n+1位，初值为0。对乘数最低位开始判断，为1则部分积加上被乘数然后右移移位，0则加上0然后右移。重复n次。运算中可能出现绝对值大于1，但不一定溢出，所以采用双符号位。

   2. 补码一位乘法：（Booth算法）

      符号位参与运算，运算的数都采用补码表示；被乘数双符号位参与，部分积双符号位，乘数可取单符号位；末尾附加y<sub>n+1</sub>，初值为0；根据y<sub>n</sub>和y<sub>n+1</sub>的取址确定操作：y<sub>n</sub>=0？y<sub>n+1</sub>=0？部分积右移：部分积+[X]<sub>补</sub>并右移：部分积加-[X]<sub>补</sub>并右移：部分积右移；重复n+1次操作，第n+1次不移位（n+1次累加和n次移位）。

4. 除法：累加左移

   1. 原码除法（不恢复余数法）

      符号由两数符号位异或得到；数值由绝对值相除|X|/|Y|；被除数剑去除数，余数为正？商上1，余数和商左移一位：商上0，余数和商左移一位；循环n+1步，当n+1步余数为负时加上 |Y|得到正确余数。

   2. 补码除法（加减交替法）

      符号位参与运算，所有数用补码表示；被除数与除数同号？被除数减除数得部分余数：被除数加除数得部分余数；部分余数和除数同号？商上1：商上0；部分余数左移移位加上除数；重复上步n次，末位恒置1（有精度要求另算）。

5. 溢出：定点数加减法出现溢出则运算结果是错误的。

   1. 1符号位：V=AB· $\overline{\text{S}}$ + $\overline{\text{A·B}}$·S。AB为两数符号位，S为结果符号位。V=0无溢出，V=1溢出。
   2. 双符号位（模4补码）：S<sub>1</sub>S<sub>2</sub>，相同无溢出，相异溢出，00正数，11负数，01正溢，10负溢。
   3. 1符号位+进位：符号位的进位和最高数位的进位相同没有溢出，否则溢出。

6. 符号扩展：如8位-->32位：正数将符号位移到符号位，数值位前添0；负数根据形式，原码添0，补码整数1小数0，反码添1。

### 3.强制类型转换

有符号和无符号：位值不变。(unsigned short）61215=(short)-4321。16位表示到65535。

不同字长：大到小直接截断，小到大数值相等。

可能产生精度损失：float到int，小数点后丢失，int到float，精度位减少导致精度损失。

### 4.数据存储

大端：数据高位放在前面，对应地址低位

小端：数据高位放在后面，对应地址高位，阅读小端的机器代码时，字节相反顺序显示。

边界对齐（半字对齐：对齐提高指令效率，浪费存储空间。RISC必须对齐，CISC随意。

##  (三)浮点数的表示和运算

### 1.浮点数的表示：N=r<sup>E</sup> *M

r是浮点数阶码的底，一般r=2；E阶码，M尾数。尾数位数反映浮点数精度，阶符J<sub>f</sub>和阶码位数m反映表示范围和小数点实际位置。

规格化：充分利用尾数的有效位数，通过规格化保证位数最高位数是一个有效值。

​	左规：左移一位，阶码减一，可能进行多次

​	右规：右移一位，阶码加一，在浮点数尾数溢出时使用，只进行一次。

#### IEEE 754标准：

短浮点数（单精度float）：阶码8，尾数23（24），偏置值127（7F），范围2<sup>-126</sup> ~2<sup>127</sup>*(2-2<sup>-23</sup>)；

长浮点数（双精度double）：阶码11，尾数52（53），偏置值1023（3FF），范围2<sup>-1023</sup>~2<sup>1023</sup>*(2-2<sup>-52</sup>)；

临时浮点数（扩展精度浮点数）阶码15，尾数64(无隐含位)，偏置值16383（3FFF）

float和double的首位1隐含，阶码用移码形式储存；

定点浮点区别：

1. 数值范围：浮点远大于定点
2. 精度（有效数值位的位数），对于字长相同而言，浮点精度低
3. 运算：浮点包括阶码和尾数，运算还要求规格化，所以复杂。
4. 溢出：定点中，超过表示范围溢出；浮点中，结果超过尾数表示范围但不一定溢出，还能右规，规格化后阶码超出范围才发生溢出。

### 2.浮点数的加/减运算（补码）

1. 对阶，小数点位置对齐，先求阶差，小阶向大阶看齐，右移小阶尾数直到两阶码相等。

2. 尾数求和：尾数按定点加减法运算

3. 规格化：

4. 舍入：

5. 溢出判断：

6. C语言的浮点数类型和转换：强制类型转换char->int->long->double，float->double；没有损失。

   int->float：int32位，float24位尾数，可能有舍入

   double->float：可能溢出，也可能舍入

   float->int ；double->int：int没有小数，可能向0方向截取保留整数，也可能溢出

##  (四)算术逻辑单元ALU

基本功能包括四则运算、逻辑运算、移位、求补等操作。

### 1.串行加法器和并行加法器

加法器是由全加器和其他必要的逻辑电路组成的，根据全加器个数，能分成串行和并行加法器。

一位全加器：（FA）是最基本的加法单元，有加数A~i~，加数B~i~和低位传来的进位C~i-1~三个输入，有本位和S~i~和高位进位C~i~两个输出。

串行加法器：只有一个全加器，数据逐位串行送入加法器进行运算，操作数长n位则分成n次计算，每次产生一位和，串行逐位送回寄存器。优点有其减少成本低，但是运算速度慢，多用于低速专用运算器。

并行加法器由多位全加器组成，位数与机器字长相同，各位数据同时运算。可同时对数据的各位相加，但存在一个最长运算时间的问题，因为进位会影响高位结果，所以这一时间主要由进位信号的传递时间决定，全加器本身的求和延迟是次要因素，所以加法器速度提高的关键是要尽量加快进位的产生和传递的速度。通常把传递进位信号的逻辑线路连接起来构成的进位网络称为进位链。并行加法器的进位方式又分为串行进位和并行进位。

串行进位：又叫行波进位，每级进位直接依赖于前一级的进位，进位信号逐级产生。

并行进位：又叫先行进位、同时进位，特点是各级进位信号同时产生。进位信号的输入仅由G~i~、P~i~和最低位进位输入C~0~决定，而不依赖于低位进位。但是随着加法器位数的增加，这一进位逻辑表达式会复杂，电路结构过于复杂，所以完全并行进位是不现实的。

分组并行进位方式：通常将n位全加器分为若干个小组，小组内的各位之间采用并行快速进位，组件可以串行也可以并行。于是有：

单级先行进位方式：即组内并行，组间串行的进位方式，组内的进位通过先行进位电路（CLA）实现。

多级先行进位方式：即组内并行，组间也并行。使用多级先行进位电路（CLA），优点是字长对于加法时间的影响小，但缺点是造价高。

### 2.算术逻辑单元ALU的功能和结构

ALU的核心首先是一个并行加法器，同时也能执行与或非等逻辑运算。

基本结构：输入有A，B和若干控制信号、状态字信号，输出F~i~运算结果。

  

# 三、存储器层次结构

重点！关注Cache和存储器扩展、容量计算、Cache原理和替换算法、虚拟存储器和快表、地址翻译和Cache映射、交叉存储器访问时间效率

##  (一)存储器的分类

按作用：主存（内存），cpu可以直接随机对其访问，可以和Cache和辅存交换数据，速度快价格贵容量小

​			辅存（外村），保存永久性保存信息，不能与CPU直接交换数据，容量大价格低

​			高速缓冲存储器Cache，主存和CPU之间，存取速度可以跟CPU匹配，但容量小价格非常高

按介质：磁表面存储器（磁盘、磁带）；磁心存储器；半导体存储器（MOS型、双极型）和光存储器（光盘）

按存取形式：随机存储器RAM：任何一个单元可以存期存取，存取时间与物理位置无关，一般做主存和缓存

​					只读存储器ROM：只能随机读出而不能写入，写入后固定不变，断电不丢失，现代“只读”可以电擦除，但是写入慢

​					串行访问存储器：需要按照物理位值先后顺序寻址，包括顺序存取存储器（磁带）和直接存取存储器（磁盘）

按信息的保存性质：易失性（RAM）断电丢失；非易失性（ROM)断电不丢失；读出后信息破坏，破坏性读出，读出后需要紧接一个再生的操作，以便恢复信息；非破坏性读出。

#### 性能指标：

1. 存储容量：存储字数X字长（如1M*8位）1B(Byte)=8b(bit)，存储字数表示地址空间大小，字长表示一次存取操作的数据量。

2. 单位成本：每位价格=总价格/总容量

3. 存储速度：数据宽度/存储周期

   1. 存取时间(T<sub>a</sub>)：启动一次存储器操作到完成该操作的时间，分为读出时间和写入时间
   2. 存取周期(T<sub>m</sub>)：读写周期、访问周期，是完成一次读写操作所需的全部时间，即连续两次独立访问存储器之间所需的最小时间间隔
   3. 主存带宽(B<sub>m</sub>)：数据传输率，表示每秒从主存进出信息的最大数量，单位为字/秒，字节/秒，位/秒。

   存取时间不等于存储周期，通常存储周期>存取时间，因为在写操作以后需要一段恢复内部状态的时间。

## (二)存储器的层次化结构

大容量、高速度、低成本三者矛盾。

“Cache-主存”解决CPU和主存速度不匹配问题，对程序员完全透明，由硬件完成，

“主存-辅存”层次解决存储系统的容量问题，对应用程序员透明，由操作系统和硬件共同完成，形成了虚拟存储系统，编程的地址范围和存储器地址空间相对应，可用地址空间远大于主存空间。

## (三)半导体随机存取存储器

### 1.SRAM存储器

使用双稳态触发器（六晶体管MOS）来记忆信息，非破坏性读出，存取速度快、集成度低功耗大，组成高速缓冲存储器。

比较：

| SRAM | 触发器存储 | 非破坏读出 | 无需刷新 | 同时送行列地址 | 速度快 | 集成度低 | 功耗大 | 成本高 | 高速缓存 |
| ---- | ---------- | ---------- | -------- | -------------- | ------ | -------- | ------ | ------ | -------- |
| DRAM | 电容存储 | 破坏性读出 | 需要刷新 | 分两次送行列地址 | 速度慢 | 集成度高 | 功效低 | 成本低 | 主机内存 |

### 2.DRAM存储器

利用存储元电路栅极电容上的电荷来存储信息，通常只用一个晶体管，比SRAM密度高，采用地址复用技术，地址线是原来的1/2，地址信号分行列两次传送。相比SRAM容易集成价格低容量大功耗低，但存取速度慢，一般组成大容量主存系统。

DRAM上的电荷维持1~2ms，电源不断电信息也会自动消失，所以需要刷新，通常取2ms的刷新周期，方式有三种：

> 1.集中刷新：在一个刷新周期内利用一段固定的时间“死时间”（访存“死区”）依次对存储器所有行进行逐一再生，优点是读写操作不受刷新工作影响，存取速度较高，但是在死区不能访问存储器。
>
> 2.分散刷新：把每行的刷新分散到工作周期中，一个系统工作周期分为两部分，前半部分正常读写、保持，后半部分用于刷新某一行，增加了系统存取周期，如芯片存储周期0.5us，则系统存器周期为1us，优点是没有死区，但降低了整机的速度。
>
> 3.异步刷新：将刷新周期除以行数，得到两次刷新操作之间的时间间隔t，利用逻辑电路每t时间产生一次刷新请求，避免CPU连续等待时间过长，并减少了刷新次数，从根本上提高了整机的工作效率。
>
> 将刷新安排在不需要访问存储器的译码阶段，既不会加长存取周期也不会产生死区，这是分散刷新的新发展，也叫“透明刷新”。

刷新需要注意：对CPU透明，不依赖于外部访问；DRAM刷新的单位是行，所以刷新只需要行地址；刷新类似于读操作，仅给栅极电容补充电荷不需要信息输出；不需要选片，整个存储器中的芯片同时刷新。

#### 读写周期

从给出有效地址开始，到读出所选单元内容并在外部数据总线上稳定的出现所需的时间，称为读出时间（t<sub>a</sub>），地址片选 $\overline{\text{CS}}$必须保持到数据稳定输出，t<sub>co</sub>为片选的保持时间，在读周期中 $\overline{\text{WE}}$ 是高电平，读周期（t<sub>RC</sub>）表示存储芯片两次连续读操作所间隔的时间，大于等于读出时间。

要实现写操作，片选信号$\overline{\text{CS}}$和 $\overline{\text{WE}}$ 都必须是低电平，相与的宽度至少为 t<sub>w</sub>，为了保证地址变化时不会错误写入，$\overline{\text{WE}}$在地质变化期间是高电平，地址有效时间至少是 t<sub>wc</sub>=t<sub>AW</sub>+t<sub>w</sub>+t<sub>WR</sub>。

### 3.只读存储器（ROM）

特点：结构简单，位密度高于可读写存储器；非易失性，可靠性高；

类型：

1. MROM掩模式只读存储器：写入后无法改变内容，可靠性高价格便宜，灵活性差
2. PROM一次可编程只读存储器：用户可以使用编程器写入程序，写入后无法改变
3. EPROM可擦除可编程只读存储器：分为紫外线UVEPROM和电擦除E^2^PROM两种，编程次数有限，且写入时间长，所以无法取代RAM。
4. FLASH闪速存储器：EEPROM的基础上发展来，不加电长期保存信息，在线快速擦除重写，兼有EPROM价格便宜集成度高和E^2^PROM的电可擦除重写的特点，重写速度快。
5. SSD固态硬盘：用Flash阵列组成的硬盘，由控制芯片和Flash存储单元组成，相比HDD读写速度快功耗低，但贵。

组成：存储矩阵（存储体）是核心，另外还有地址寄存器、地址译码器、读写控制电路等。地址线和MAR宽度相同，数据线和MDR宽度相同。

## (四)主存储器与CPU的连接

#### 连接原理

* 主存通过数据总线、地址总线、控制总线与CPU连接

* 数据总线的位数与工作频率的乘积正比于数据传输率

* 地址总线的位数决定可寻址的最大内存空间
* 控制总线（读/写）指出总线周期的类型和本次I/O操作完成的时刻。

#### 容量扩展

1. 位扩展：位扩展指用多个存储器件增加存储字长，每个存储器件的地址线、读写信号线、片选信号线并联，数据线则一一对应。
2. 字扩展：增加存储器中字的个数，而位数不变，各个存储芯片的地址线、数据线、读写控制线相应并联，片选信号来区别芯片的地址范围。
3. 字位同时扩展：同时增加位和字长，地址线连接相同，数据线和片选信号连接不同。

#### 地址分配和片选

CPU对存储单元的访问，首先需要片选选中存储芯片，而后字选选择相应存储单元，字选由低位地址线，片选信号则分为线选法和译码片选法。

线选法：用除低位地址线外的高位地址线直接（或经过反相器）分别连接到每个芯片的片选端，片选地址线每次寻址时只能有一位有效，才能保证每次只选中一个芯片（或芯片组）如三根线只能控制3块芯片，优点是不需要地址译码器，线路简单，缺点是地址空间不连续，选片的地址线必须分时位低电平，不能充分利用系统存储器空间，造成地址资源浪费。

译码片选法：用高位地址线通过译码器芯片产生片选信号，如3根地址线可以选择8片芯片。

#### 存储器和CPU的连接

1. 合理选择存储芯片（ROM还是RAM等，尽量连线简单方便）
2. 地址线的连接，CPU一般比存储芯片的地址线多，CPU低位地址线连接存储芯片地址线来实现字选，而CPU高位地址线用来扩充存储芯片进行片选使用，一般外界译码器逻辑完成。
3. 数据线的连接，芯片和CPU数据线数相等时可以直接连接，不等时需要对存储芯片位扩展，使数量相等。
4. 读写命令线：一般直接连接，高读低写，或者分开两条线，低电平有效。
5. 片选线的连接：一般与CPU的访存控制信号MREQ（低电平有效）有关。



## (五)双口RAM和多模块存储器

双端口RAM：一个存储器有左右两个独立端口，有两组独立地址线数据线和控制线，允许两个独立控制器异步访问存储单元，在空间上并行；地址不相同时一定不发生冲突。

地址相同时可能发生冲突，有4种情况：

1. 两个端口不同时对同一单元存取数据：无事
2. 两个端口同时读出：无事
3. 两个端口同时写入：写入错误
4. 两个端口一个读一个写：读出错误

解决方法：置忙信号 $\overline{\text{BUSY}}$ 为0，由判断逻辑决定暂时关闭一个端口（延时）

多模块存储器：在时间上并行；常用的有单体多姿存储器和多体低位交叉存储器，因为CPU的速度比存储器快，所以同时从存储器中取出多条指令就可以充分利用CPU资源提高运行速度。

单体多字存储器：存储器中只有一个存储体，每个存储单元存m个字，一次并行读出m个字，地址必须顺序排列并处于同一存储单元。这显然增大了存储器的带宽，提高了工作速度，缺点是指令和数据必须是顺序存放的，如果转移指令或操作数不连续时，效果不明显。

多体并行存储器：由多体模块组成，每个模块有相同的容量和存取速度，各模块有独立的读写控制电路、地址寄存器、数据寄存器，可以并行或交叉工作。又可以分为高位交叉编址（顺序方式）和低位交叉编址（交叉方式）两种。

高位交叉编址方式下，地址是连续的，存取方式仍是串行存取，是顺序存储器。把低位的体内地址送到高位体号确定的模块中译码，访问一个连续主存块时，总是先在一个模块内访问，完了到下一个模块，不能并行访问，不能提高吞吐率。

低位交叉编制方式下，高位的体内地址送到低位体号的模块内译码，程序连续存放在相邻模块中，是交叉存储器。可以采用流水线的方式并行存取，提高带宽

设模块字长等于数据总线宽度，模块存取一个字的周期为T，总线传送周期为r，为实现流水线方式存取，交叉的模块数应该大于等于m=T/r，m称为交叉存取度，每经过r时间延迟后启动下一模块，连续存取m个字的时间为t~1~=T+(m-1)r，而顺序读取则需要mT，可见带宽大大提高。



## (六)高速缓冲存储器(Cache)

### 1.Cache的基本工作原理和局部性原理

程序访问的局部性原理包括空间局部性和时间局部性，时间局部性指未来要用到的信息很可能是现在正在使用的信息，空间局部性是指未来要用的信息很可能与现在正在使用的信息在空间上是邻近的，因为指令通常是顺序存放、顺序执行的，数据一般也是以向量、数组等形式簇聚地存储在一起的。高速缓冲就利用这一原理，将部分内容存放在高速、容量小的Cache中，使CPU大部分访存操作都针对Cache进行。

#### 基本工作原理：

Cache位于存储器层次结构顶层，通常由SRAM构成，一般Cache的块和主存块大小相等，称为Cache的行。一般Cache的行数远小于主存的块数，进保存最活跃的若干块的副本，一般通过预测将一部分块装入Cache行。

CPU发出读请求时，若地址在Cache中则命中，将地址转换成Cache地址，直接对Cache进行读操作。若不命中，则需要访问主存，将字所在的块一次性从主存中调入Cache。若Cache已满，则需要用替换算法实现。Cache和CPU之间交换数据以字为单位，而Cache与主存间交换数据以块为单位。（某些计算机也使用同时访问Cache和主存的方式，如果命中，则终止主存访问，否则访问主存并替换Cache）

CPU需要访问的信息在Cache中的概率称为命中率H，命中率越接近1越好，Cache-主存系统平均访问时间T~a~=H·t~c~+（1-H)·t~m~。

### 2.Cache和主存之间的映射方式

Cache行中的信息是主存中某个块的副本，地址映射是指将主存地址空间映射到Cache地址空间，即把主存中的信息按照某种规则装入Cache。因为Cache行数较少，所以Cache中要加一个标记指明是哪一块的副本，标记内容相当于主存的块号，为了说明Cache行中的信息是否有效，还需要一个有效位。地址变换是CPU在访存时，将主存地址按照映射规则换算成Cache地址的过程，而不等同于地址映射本身。映射有三种策略：

1. 直接映射：主存中的每一块只能装入Cache的唯一位置，若这个位置已有内容，则产生块冲突，原来的块将被无条件替换（而无需替换算法）。直接映射简单，但不够灵活，块冲突的改良也最高，空间利用率最低。映射关系一般为：j=i %2^c^。j是行号，i是块号，c是Cache总行数，映射可以看出，主存块的低c位刚好是要装入的Cache行号，所以标记为t=m-c，主存地址位数-Cache行地址位数。地址结构为 ：| 标记 | Cache行号 | 块内地址 |。CPU访存时，根据地址的c位找到Cache行，比较t和主存地址高t位，若相同且有效位是1，则命中，否则不命中，读出该地址所在块放入Cache行中，将有效位置1并更新t。
2. 全相联映射：主存中的每一块可以装入Cache的任意位置，每行的标记指出取自主存的那一块，CPU访存时需要与所有Cache行的标记进行比较，优点是灵活、冲突概率低、空间利用率高、命中率高，缺点是比较标记速度慢，实现成本高，一般需要用昂贵的按内容寻址的相联存储器进行地址映射，地址结构是：| 标记 |块内地址|。
3. 组相联映射：折中，组内全相联，组间直接映射。每组Cache行的数量越大，发生冲突的概率越低，越接近于全相联的性能，选用适当的数量，则成本接近于直接映射。映射关系为：j=i % Q，Q是组数。地址结构为：|标记| 组号 | 块内地址 |。CPU访存过程如下：首先根据组号找到对应的Cache组，将对应组中的每个行的标记与主存地址高位标记进行比较，若有相等且有效位为1，则命中，若不命中则从主存中读出该地址所在块并送到对应Cache组中任意一个空闲位置，并将有效位设为1，置标记并将内容送入CPU。

### 3.Cache中主存块的替换算法

全相联或组相连时才需要替换算法，常用算法如下：

1. 随机算法：随机确定替换的行，实现简单，但未根据局部性原理，可能命中率低。
2. FIFO先进先出算法：容易实现，但也未根据局部性原理，因为最早进的也可能是目前最常用的。
3. LRU近期最少使用（least recently used）：根据局部性原理，平均命中率高于FIFO，是堆栈类算法。对每个行设置一个计数器，用计数值记录主存块的使用情况，并根据计数值决定淘汰那个块，计数值的位数和Cache的组大小相关，2路1位，4路2位……，计数规则，命中时计数值清零，比他低的计数器加一，其他不变，未命中且还有空行时，新装入的行置0，其余全加1，未命中且五空闲行时，计数值最大的行被淘汰，新装入置0，其余加1.



### 4.Cache写策略

如果对于Cache写命中（write hit）,有两种解决方法：

1. 全写法（写直通法、write-through)即写命中时同时写入Cache和主存，替换时则不必写回，优点是实现简单，缺点是增加访存次数，降低了Cache效率，改进是增加一个写缓存（write buffer）但是缓存也可能饱和溢出。
2. 写回法（write-back）Cache命中时，只修改Cache内容，只有在被换出的时候才写回主存，可能存在数据不一致的隐患，所以需要设置一个标志位（脏位），反映是否经过修改。

对于Cache写不命中，也有两种处理方法：

1. 写分配法：加载块到Cache，然后更新Cache块，试图利用程序空间局部性，但是每次不命中都需要从主存中读取一块，一般和写回法合用。
2. 非写分配法：只写入主存，不进行调块。一般和全写法合用。

而对于多级（如两级）Cache，L1_Cache对于L2_Cache使用全写法，而L2_Cache对主存使用写回法，由于多级缓存速度大于主存，避免了写缓冲饱和溢出和多次访存带来的效率降低。



## (七)虚拟存储器

### 1.虚拟存储器的基本概念

虚拟存储器将主存或辅存的地址空间统一编址，形成一个庞大的地址空间，称为虚拟空间或程序空间，地址称为虚地址或逻辑地址；而实际的主存单元地址称为实地址或物理地址，对应实地址空间。虚拟存储器具有主存的速度和辅存的容量，提高了性价比，对于应用程序员透明。

CPU使用虚地址时，由辅助硬件找出虚地址和实地址之间的对应关系，并判断对应存储单元是否已经装入主存，并进行相应操作。实际上，程序和数据在操作系统管理下，先存入磁盘，而后操作系统将当前运行所需要的部分调入主存，供CPU使用，其余留在磁盘中。

#### 虚拟存储和Cache比较

相同：:one:最终目标都是提高系统性能，都有容量、速度、价格的梯度:two:都把信息划成小块，作为基本传递单位:three:都有地址映射、替换算法、更新策略等问题:four:都依据程序局部性原理应用了快速缓存的思想。

不同：:one:C​a​ch​e​主要​解决​系统速度，虚存则是为了解决主存容量，:two:Cache全由硬件组成，对所有程序员透明，而虚存则由OS和硬件共同实现，是逻辑上的存储器，对系统程序员不透明，对应用程序员透明 ，:three: CPU速度是Cache的10倍，而主存速度为硬盘的100倍，所以虚存不命中对于系统性能影响更大，:four: CPU和Cache和主存之间都建立了直接访问的通路，Cache不命中时，CPU可以和主存直接通信，同时将数据调入Cache，而虚存不命中时，只能由硬盘通过DMA调入主存，而不能直接和CPU通信。

### 2.页式虚拟存储器

以页为基本单位，主存的页称为实页，虚存的页称为虚页，虚拟地址分为两个字段，虚页号和页内地址，由页表实现虚拟地址到物理地址的转换。页表中包含有效位（是否装入主存），脏位（页面是否修改），引用位（使用位，配合替换策略使用），每个进程都有一个页表基址寄存器，放入页表首地址，根据虚拟地址高位的虚拟页号找到对应页表项，装入位为0说明缺页，需要操作系统调用缺页异常处理程序。页式的优点时页面长度固定，页表简单，装入方便，缺点是由于程序不可能是整数倍，最后一页会产生页内碎片，页也不是逻辑上独立的实体，对于处理、保护、共享都不如段式虚拟存储方便。

### 3.段式虚拟存储器

段式虚拟存储的段按照程序的逻辑结构划分，长度各异，所以段表给出各段的起始地址以及段的长度，段表是程序逻辑段在主存中存放位置的对照表，每行记录某段对应的段号、装入位、起点、段长等信息。虚拟地址划为两部分，段号和段内地址（偏移量）。CPU根据虚拟地址访存时，首先根据段号和段表基地址拼接成段表行，然后根据装入位判断是否装入主存，装入后，从段表读出起始地址和偏移量，相加可以的得到对应的主存实地址。优点是段的分界和程序自然分界相对应，具有逻辑独立性，易于编译、管理、修改、保护和多道程序的共享，缺点则是因为段长度可变，分配空间麻烦，容易在段间留下碎片，使主存空间利用率相对较低。

### 4.段页式虚拟存储器

程序按照逻辑结构分段，每段再划分为大小固定的页，装入主存大小相等的页框中，程序对于主存的调入调出以页为基本传送单位，每一个程序对应一个段表，每一段对应一个页表，段的长度必须是页长的整数倍，段的起点必须是某一页的起点。虚地址分为段号、段内页号、页内地址三部分，优点是兼具页式和段式的优点，可以按段实现共享和保护，缺点是地址变换过程中可能需要两次查表，系统开销大。

###  5.TLB(快表)

采用虚拟存储机制后，访问主存的次数变多了，而根据程序的局部性原理，我们可以将近期经常访问的页表项存入高速缓冲器组成的快表（TLB）中，加快地址转换。快表通常采用全相联或组相连方式，每个TLB表项由页表项内容加一个TLB标记字段组成，TLB标记表明该表象取自页表中的哪个页表项，在全相联下，TLB标记就是页表项对应的虚页号，组相联下就是对应虚页号的高位部分，地位部分用于选择TLB组的组索引。

在一个具有Cache、TLB、虚存的系统中，系统一次访存可能产生三种却是情况：:one:T​LB缺失，对应页表项不在TLB中，:two:Cache缺失，主存块不在Cache中 :three:缺页故障，要访问的页不在主存中。最好是三者都命中，无需访问主存；TLB或Cache缺失都需要一次访存，而两者都缺失需要两次访存；缺页异常则需要访问磁盘，并且至少访问两次主存。Cache缺失由硬件完成，缺页由软件完成，即缺页异常处理程序，TLB软硬在逻辑上等效，操作系统一般有“TLB缺失异常处理”程序。

| TLB  | Cache | page | 情况                                             |
| ---- | ----- | ---- | ------------------------------------------------ |
| 命中 | 命中  | 命中 | 最佳情况                                         |
| 缺失 | 缺失  | 缺失 | 信息不在主存，至少访问磁盘和两次主存             |
| 缺失 | 命中  | 命中 | 信息在Cache中，但页表项不在TLB，需要访存一次     |
| 命中 | 缺失  | 命中 | 信息在主存不在Cache，访存一次                    |
| 缺失 | 缺失  | 命中 | 信息在主存不在Cache，页表项不在TLB，至少两次访存 |
| 任意 | 命中  | 缺失 | 不可能，信息都不在主存，必不可能在Cache。        |



# 四、指令系统

## (一)指令格式

指令（机器指令）是指示计算机执行某种操作的命令，是计算机运行的最小功能单位，一台计算机所有指令的集合构成指令系统（指令集），指令系统是计算机的主要属性，位于软硬件的交界面上。

### 1.指令的基本格式

一条指令就是机器语言的一个语句，一组有意义的二进制代码，通常包括操作码字段和地址码字段。指令长度是二进制位数，指令字长取决于操作码长度、地址个数和地址长度，与机器字长没有固定关系，一个机器字长的叫单字长指令，还有半字长指令双字长指令，所有指令长度相等为定长指令字结构，定长执行速度快控制简单，否则为变长。

根据地址可以分类如下

1. 零地址指令：只有操作码OP，有两种可能，不需要操作数，如空指令、停机、关中断；或是堆栈计算机种的运算指令，两个操作数隐含地从栈顶和次栈顶弹出运算，结果隐含地压入堆栈。
2. 一地址指令：两种常见形态
   1. 只有目的操作数的单操作数指令，按A~1~地址读取操作数，操作后结果返回源地址；含义：OP（A~1~）-->A~1~，操作码常是+1、-1、求反、求补
   2. 隐含约定目的地址的双操作数指令，按A~1~地址读取操作数，隐含约定另一个操作数由ACC提供，运算结果也存在ACC中；含义：(ACC)OP(A~1~)-->(ACC)，若指令字长32位操作码8位，则直接寻址范围是2^24^=16M.
3. 二地址指令：含义(A~1~)OP(A~2~)-->A1;对于常用的算数和逻辑运算往往需要两个操作数，给出目的操作数和源操作数的地址，目的操作数同时用来保存本次运算的结果。若指令32位，操作8位，直接寻址范围是2^12^=4K。
4. 三地址指令：含义：(A~1~)OP(A~2~)-->A~3~，完成一条三地址指令需要四次访问存储器（取址1，取操作数2，存结果1），若32位指令字长，则直接寻址范围是2^8^=256。
5. 四地址指令：含义：(A~1~)OP(A~2~)-->A~3~；A~4~-->PC；A~4~是下一条指令地址，直接寻址范围是2^6^=64。

### 2.定长操作码指令格式

在指令的最高位部分分配固定的若干位表示操作码，n位操作码指令系统可以表示2^n^条指令。定长有利于简化硬件设计，提高指令译码和识别速度，是32位或更长的计算机字长的常规用法。

### 3.扩展操作码指令格式

为了在字长有限的前提下保持丰富的指令种类，可以使用变长操作码，其中最常见的是扩展操作码，操作码的长度随着地址码的减少而增加。如15条三地址、15条2地址、15条一地址、16条零地址；或15，12，63，16。

保证短码不是长码的前缀，操作码不能重复。对于频繁的指令分配短的操作码，尽可能减少指令译码和分析的时间。

#### 操作类型

1. 数据传送：LOAD；STORE（数据传送类）
2. 算术逻辑操作：加减乘除、自增自减、求补、浮点运算；逻辑与或非、异或、位操作、位测试（运算类）
3. 移位操作：（运算类）
4. 转移操作：无条件JMP；有条件转移；调用和返回CALL、RETURN；陷阱指令（Trap）（程序控制类）
5. I/O操作：CPU寄存器与IO端口间的数据传送。（I/O类）

## (二)指令的寻址方式

### 1.有效地址的概念

寻址方式是寻找指令或操作数有效地址的方式，分为指令寻址和数据寻址两大类，寻找下一条指令的地址即指令寻址，寻找操作数的即数据寻址。指令中的地址码字段往往不代表操作数的真实地址，这类地址称为形式地址(A)形式地址结合寻址方式，可以找出真实地址，也称为有效地址(EA)。(A)表示A的数值，A可以是寄存器编号、内存地址。

### 2.数据寻址和指令寻址

指令寻址主要有两种方式，顺序寻址，即(PC)+1（一个指令字长），自动形成下一条指令地址。跳跃寻址，即通过程序转移指令实现，本条指令给出下条指令地址计算方式，通过当前指令指出绝对地址或相对地址（偏移量）修改PC值进行跳跃，下一条指令地址仍然通过PC给出。

数据寻址的方式较多，一般在指令字中设置一个字段，来指明寻址特征，以下寻址方式基本都是数据寻址方式。

### 3.常见寻址方式

1. 隐含寻址：（ACC），隐式给出地址，一般默认为ACC累加器，有利于缩短指令字长，但是需要增加存储操作数或隐含地址的硬件。
2. 立即数寻址：操作数=A，地址字段直接给出操作数A，指令执行时间最短，但是立即数范围有限。
3. 寄存器寻址：EA=R~i~，操作数存在寄存器中，给出寄存器编号，只需要访问寄存器，指令字段且块，支持向量/矩阵运算，但是寄存器贵且有限。

以上三种不需要访存，

---


4. 直接寻址：EA=A，形式地址直接是实际地址，优点是简单，只需要一次访存，但是指令寻址范围小，操作数的地址不易修改。
5. 间接寻址（*2*)：EA=(A)，间址可以是一次，也可以是多次，有主存字第一位指出，1表示需要继续间址，优点是扩大寻址范围，而且能够方便的完成子程序返回，缺点是多次访存，访问速度慢。所以一般扩大寻址范围多使用寄存器间接寻址。
6. 寄存器间接寻址：EA=(R~i~)：指令给出寄存器编号，地址储存在寄存器中，相较间址指令字短且快，但是需要访存。

以下四种是偏移寻址

---

7. 相对寻址：EA=(PC)+A：地址字段给出偏移量，和PC内容相加获得绝对地址，多用于转移指令，如指令寻址。
8. 基址寻址：EA=(BR)+A：操作系统或管理程序确定基址内容，程序执行中BR不变，面向系统，用于多道程序或为数据分配空间，可用于编制浮动程序，扩大寻址范围，但是偏移量（A的位数）较小。
9. 变址寻址：EA=(IX)+A：面向用户，用于处理数组，循环程序，可以设置A为基地址，不断改变IX变址寄存器的内容，IX位数较大 ，偏移量足够表示整个存储空间。变址中A不变，变址寄存器的内容则由用户设定。
10. 堆栈寻址 ：SP：堆栈是一块LIFO的存储区，根据软硬件组成不同可以分为软堆栈和硬堆栈，栈顶地址存储在SP堆栈寄存器中，也称为堆栈指针，堆栈计算机大部分指令表面上无操作数，但隐式使用了SP堆栈指针，堆栈弹出操作数或地址来完成指令，每一个读写单元都自动完成对SP的增减操作，类似于PC自动+1。

## (三)CISC和RISC的基本概念

| 项目           | CISC                 | RISC                           |
| -------------- | -------------------- | ------------------------------ |
| 指令系统       | 复杂庞大             | 简单精简                       |
| 指令数         | 200+                 | 100-                           |
| 指令字长       | 不固定               | 定长                           |
| 可访存指令     | 不限制               | Load/Store访存                 |
| 指令执行时间   | 相差很大             | 绝大多数一个时钟周期           |
| 指令执行频率   | 相差很大             | 都比较常用                     |
| 通用寄存器数量 | 较少                 | 多                             |
| 目标代码       | 难以优化             | 采用优化编译，生成代码较为高效 |
| 控制方式       | 绝大多数由微程序控制 | 绝大多数为组合逻辑控制         |
| 指令流水线     | 可以通过一定方式实现 | 必须实现                       |
| 兼容           | 大多能实现软件兼容   | 大多数不兼容                   |
| 芯片面积利用   | 50%控制存储器        | 硬布线逻辑10%，通用寄存器多    |

RISC优点：

1. 充分利用VLSI芯片面积（10%硬布线
2. 提高运算速度（流水线、寄存器、指令数量种类
3. 便于设计，降低成本提高可靠性
4. 编译程序代码优化

### x86汇编



# 五、中央处理器(CPU)

## (一)CPU的功能和基本结构

#### 功能：

1. 指令控制：取指、分析、执行，即程序的顺序控制
2. 操作控制：将指令的操作信号送到相应部件
3. 时间控制
4. 数据加工
5. 中断处理

运算器主要对数据进行加工，控制器要进行取指令（形成指令地址、发出取指命令），分析指令（操作码译码、产生操作数有效地址），执行指令（形成操作信号控制序列，控制运算器存储器IO等），中断处理（管理总线，处理异常情况） 

#### 基本结构：

运算器：

 1. ALU，算术逻辑单元
 2. 通用寄存器组，AX、BX、CX、DX、SP，SP栈顶指针，通用寄存器和ALU的连接可以使用专用数据通路（性能高、结构复杂）、多路选择器MUX、三态门等，实际多使用CPU内部总线（可能冲突）。
 3. 暂存寄存器：暂存从主存中读到的数据，不直接放入通用寄存器避免破坏；或暂存通用寄存器到ALU的数据
 4. ACC累加寄存器
 5. PSW程序状态字寄存器，包括OF溢出、SF符号、ZF零、CF进位标志
 6. 移位器
 7. CT计数器

控制器：

1. PC程序计数器
2. IR指令寄存器
3. 指令译码器
4. 存储器地址寄存器MAR
5. 存储器数据寄存器MDR
6. 时序系统：由统一时钟CLOCK分频得到。
7. 微操作信号发生器：根据IR、时序、PSW产生各种控制信号。

**用户可见的寄存器（对汇编程序员透明）：PC、PSW、ACC、通用寄存器。一定不可见：MAR、MDR、IR **

## (二)指令执行过程

#### 指令周期：

CPU从主存中取出并执行一条指令的全部时间

取指周期：取出指令；执行周期：执行指令的时间

指令周期有若干个机器周期（CPU周期），机器周期包括若干时钟周期（节拍、T、CPU时钟周期，CPU最基本的单位），每个机器周期、指令周期长度可以不等。

每个节拍内可以完成一个或若干个须同时执行的操作。

空指令NOP：取指周期

加法指令ADD：取指周期和执行周期；乘法指令MUL：取指+执行，执行>加法

间址寻址：取指周期+间址周期+执行周期

中断的指令：取指+间址+执行+中断

CPU内部4个标志触发器：FE、IND、EX、INT对应取指、间址、执行、中断四个周期。

#### 指令周期的数据流

1. 取指周期：
   1. PC-->MAR-->地址总线-->主存
   2. CU发出控制信号-->控制总线-->主存
   3. 主存M(MAR)-->数据总线-->MDR-->IR
   4. CU发出命令-->PC+1
2. 间址周期：
   1. Ad(IR)或Ad(MDR)-->MAR--->地址总线--->主存
   2. CU-->控制总线-->主存
   3. 主存-->数据总线-->MDR(存放有效地址)
3. 中断周期：
   1. SP-1；SP-->MAR-->地址总线-->主存
   2. CU发出写命令-->控制总线-->主存
   3. PC-->MDR-->数据总线-->主存（程序断点存入主存)
   4. CU（中断服务程序的入口地址）-->PC

#### 指令执行方案：

1. 单指令周期：所有指令选用相同的执行时间，指令间串行执行，指令周期取决于执行时间最长的执行时间；本可以短时间完成的指令用了长周期，降低整个系统的运行速度
2. 多指令周期：指令串行，不同指令选用不同的步骤，可使用不同的个数的时钟周期来完成；缺点是硬件结构复杂
3. 流水线方案：指令之间并行执行，力争在每个时钟脉冲周期完成一条指令，多条指令同时运行，但处在不同的执行步骤中。

## (三)数据通路的功能和基本结构

数据通路：数据在功能部件之间的传送路径

数据通路部件：数据通路路径上的部件 

内部总线：CPU内部连接寄存器、运算部件之间的总线；系统总线：计算机系统的各部件，如CPU内存IO

基本结构有：CPU内部单总线（效率低、冲突多）；CPU内部三总线（提高效率）；专用数据通路（性能强，硬件量大）

1. 寄存器之间的数据传送：(PC)-->Bus（PCout有效）Bus-->MAR（MARin有效）

2. 主存和CPU之间的数据传送：

   PC-->Bus-->MAR（PCout和MARin有效，现行地址-->MAR）；

   1-->R（CU发读命令）；

   M(MAR)-->MDR（MDRin有效）；

   MDR-->Bus-->IR（MDRout和IRin有效，现行指令-->IR）

3. 执行算术或逻辑：

   Ad(IR)-->Bus-->MAR（MDRout和MARin有效）；

   1-->R（CU发出读命令）

   M(MAR)-->数据线-->MDR（操作数从存储器-->数据线-->MDR）

   MDR-->Bus-->Y（MDRout和Yin有效，操作数-->Y)

   (ACC)+(Y)-->Z（ACCout和ALUin有效，CU向ALU发送命令，结果-->Z）

   Z-->ACC（Zout和ACCin有效，结果到-->ACC）

 **ALU要和缓存器配合使用！！**

#### 专用数据通路

不使用总线，各个部件单独连接，由各个c控制信号单独控制例如取指：

> (PC)-->MAR；C~0~有效
>
> (MAR)-->主存；C~1~有效
>
> 1-->R；控制单元向主存发送读信号
>
> M(MAR)-->IR；C~2~有效
>
> (PC)+1-->PC；C~3~有效
>
> OP(IR)-->CU；（译码部分，根据题目要求来）



## (四)控制器的功能和工作原理

功能：

1. 从主存中取指、指出下一条指令位置
2. 指令译码或测试，产生控制信号
3. 指挥控制CPU、主存、输入输出之间的数据流动方向。

根据控制器产生位操作控制信号的方式不同分为硬布线和微程序控制器，两类控制的PC、IR相同，但是执行步骤的表示办法和控制各部件运行所需的控制信号的方案不同。

> 控制单元的输入：
>
> 1. 指令寄存器OP(IR)-->CU，控制信号的产生
> 2. 时钟脉冲
> 3. 标志（条件转移指令、PSW等）
> 4. 外部信号（中断请求、总线请求信号）
>
> 输出：
>
> 1. CPU内部的控制信号
> 2. 到控制总线的控制信号：到存储器（访存控制信号 $\overline{\text{MREQ}}$ 读写命令）、I/O设备（$\overline{\text{IO}}$）；中断响应信号INTA，总线响应信号HLDA



### 1、硬布线控制器（非重点）

输入输出信号同上；

> 微操作命令：
>
> * 取指周期：
>
>   PC-->MAR;
>
>   1-->R
>
>   M(MAR)-->MDR
>
>   MDR-->IR
>
>   OP(IR)-->CU
>
>   (PC)+1-->PC
>
> * 间址周期
>
>   Ad(IR)-->MAR
>
>   1-->R
>
>   M(MAR)-->MDR
>
> * 执行周期
>
>   * a.非访存指令
>
>     CLA	0-->ACC；//清ACC，clear
>
>     COM	$\overline{\text{ACC}}$ -->ACC；//取反
>
>     SHR	L(ACC)-->R(ACC)；ACC~0~-->ACC~0~；//算数右移
>
>     CSL	R(ACC)-->L(ACC)；ACC~0~-->ACC~n~；//循环左移
>
>     STP	0-->G；//停机指令
>
>   * b.访存指令
>   
>     ADD X	Ad(IR)-->MAR；1-->R；M(MAR)-->MDR；(ACC)+(MDR)-->ACC
>   
>     STA X	Ad(IR)-->MAR；1-->W；ACC-->MDR；MDR-->M(MAR)；
>   
>     LDA X 	Ad(IR)-->MAR；1-->R；M(MAR)-->MDR；MDR-->ACC；
>   
>   * c.转移指令
>   
>     JMP X	Ad(IR)-->PC；//无条件转移
>   
>     BAN X	A~0~·Ad(IR)+$\overline{\text{A0}}$·(PC)-->PC；//负则转移

CPU控制方式：

1. 同步控制：控制信号来自统一的时钟，以最长的微操作序列为标准（控制电路简单，速度慢）
2. 异步控制：各部件按自身固有速度运行，通过应答方式联络。（速度快，电路复杂）
3. 联合控制：大部分同步，小部分异步；（折中）

设计步骤：

1. 分析每个阶段的微操作序列
2. 选择CPU的控制方式
3. 安排微操作时序
4. 电路设计
   1. 列出操作时间表
   2. 写出微操作的最简表达式
   3. 画出逻辑图

> 安排微操作时序的原则：
>
> 1. 先后顺序不得随意更改
> 2. 被控对象不同的微操作尽量在一个节拍内
> 3. 占用时间短的微操作 尽量安排在一个节拍内并允许有先后顺序。

**微操作控制信号由组合逻辑电路根据当前的指令码、状态和时序、及时产生。**

 

### 2、微程序控制器

**事先把微操作控制信号存储在一个专门的存储器中**

#### 基本概念

微程序：一条机器指令

微指令：对应一个或几个微操作；基本格式：操作控制微操作码+顺序控制微地址码

微周期：读取一条微指令并执行相应微操作所需的时间。

微操作：计算机最基本的不可再分割的操作。

微命令：微操作的控制命令，构成控制序列的最小单位。

互斥性的微命令：不可以同时完成的微命令，相容性：可以同时完成。



#### 微程序控制器的组成和工作过程

>1. 控制存储器（CM）
>2. 微指令寄存器（CMDR/μIR）
>3. 微地址形成部件：产生初始和后续微地址
>4. 微地址寄存器（CMAR）
>5. 地址译码器

> 执行过程：:
>
> 1. 执行取微指令公共操作，具体执行是在机器运行时，将取微程序的入口地址送入CMAR，从CM中读出微指令并送入CMDR。取指微指令一般是CM的0号单元，取指微程序执行后，机器指令就存入指令寄存器中。
> 2. 由机器指令的操作码字段通过微地址形成部件产生指令对应的微程序入口地址，送入CMAR。
> 3. 从CM中逐条取出微指令，并执行。
> 4. 执行完一个微程序后，又回到取指微程序入口地址，以完成取下一条机器指令的公共操作。

因为任何一条机器指令的取指部分是一致的，所以可以编成统一的取指微程序，同样，也可以考虑将间址、中断共用的微程序单独编制。由此，指令系统中有n条指令，则微程序数至少是n+1。

#### 微指令的编码方式

微指令编码方式又称为微指令控制方式，指如何对微指令的控制字段进行编码，以形成控制字段

1. 直接编码（直接控制）：每位代表一条微命令，每个微命令对应控制数据通路的一个操作，优点是简单直观，执行速度快、并行性好，缺点是指令字长过长，造成存储控制器容量极大。
2. 字段直接编码：将微命令字段分成若干个小段，把互斥性微命令组合在同一字段，相容性在不同字段，每个字段直接编码。可以缩短指令字长，但是要通过译码电路发出微命令，较慢。分段原则有：互斥、相容；每段信息位不能太多；每段留出一个状态，通常位全0，表示不操作。
3. 字段间接编码方式：某些微命令由另一个字段中的某些微指令来解释，一般作为字段直接编码的辅助手段，由于不是靠字段直接译码发出微命令，也称为隐式编码，这种方式可以进一步缩短微指令字长，但削弱了并行控制能力。

#### 微地址的形式方式

后继地址主要有两大基本类型：一是直接由微指令的下地址字段给出，这种也称为断定方式。另一种则根据机器指令的操作码形成，微指令的地址由操作码微地址形成部件形成。实际上还有以下形成方式：:one: 增量计数法，即(CMAR)+1-->CMAR，适用于后继微指令地址连续的情况 :two: 通过各种标志位决定微指令分支转移地址​ :three: 通过网络测试产生​ :four:通过硬件直接产生微程序入口地址。​ 

####  微指令格式

1. 水平型微指令：定义并执行几种并行的基本操作，指令字中的一位对应一个控制信号；优点是微程序短，执行速度快， 并行操作能力强，灵活，但微指令长，编写微程序麻烦，用户难以掌握
2. 垂直性微操作：类似机器指令操作码，在微操作码中规定微指令的功能，一条垂直型只定义并执行一种基本操作，优点是微指令短、简单规整、便于编写，但微程序长，执行速度慢，工作效率低。
3. 混合型：在垂直型的基础上，增加不太复杂的并行操作，微指令较短，便于编写，微程序也不长。

#### 微程序控制单元设计步骤：

1. 写出对应机器指令的微操作命令和节拍安排
2. 确定指令格式
3. 编写指令码点

动态微程序：能够根据用户需求更改微程序，采用EPROM储存，还需要可写控制寄存器的支持。

毫微程序：硬件不由微程序直接控制，而是由毫微程序执行微指令，这个第二级控制存储器就是毫微存储器，由其毫微指令直接控制硬件。

| 对比项目\类别 | 微程序控制器                                                 | 硬布线控制器                                                 |
| ------------- | ------------------------------------------------------------ | ------------------------------------------------------------ |
| 工作原理      | 微操作控制信号以微程序的形式存放在控制存储器中，执行指令时读出 | 微操作控制信号由组合逻辑电路根据当前指令码、状态和时序即时产生 |
| 执行速度      | 慢                                                           | 快                                                           |
| 规整性        | 规整                                                         | 烦琐、不规整                                                 |
| 应用场合      | CISC                                                         | RISC                                                         |
| 易扩充性      | 易扩充易修改                                                 | 困难                                                         |



## (五)指令流水线

### 1、指令流水线的基本概念

把一个重复的过程的若干子过程，每个字过程并行执行，只需增加少量硬件就能将计算机运算速度提高几倍，是一种普遍使用的并行处理技术。

#### 定义

三级流水线将一条指令的执行过程分为取指、分析、执行三个阶段。则对于n条指令，设每个阶段都耗时t，则顺序执行n条指令需要T~1~=3nt，又叫串行执行，优点是控制简单，硬件代价小，缺点是执行指令的速度慢，机器利用率低。一次重叠，即k条指令的执行和k+1的取值阶段重叠，则耗时T~2~=(1+2n)t，程序执行时间缩短了1/3，但是硬件上付出了较大开销的代价，控制过程复杂。二次重叠则将k的执行、k+1的分析和k+2的取指重叠，T~3~=（2+n）t，若指令需要更多执行步骤，也可以进行更多次重叠。重叠后基本达到每个机器周期完成一条指令。

#### 表示方法

时空图。

#### 特点

1. 把一条指令分解为几个有联系的子任务，每个子任务由一个专门功能部件执行，依靠多个功能部件并行工作来提高效率
2. 每个功能段不见后设置缓冲寄存器或锁存器，保存本流水段的执行结果
3. 各功能段时间尽量相等，否则会阻塞、断流
4. 必须是连续任务
5. 需要装入时间和排空时间，装入时间是第一个任务进入流水线到输出流水线的时间，排空类似。

### 2、指令流水线的基本实现

#### 指令流水线的分类

1. 部件功能级、处理机级、处理机间级：功能部件级将复杂的算术逻辑运算组成流水线工作方式；处理机级将一条指令解释过程分为多个子过程，如取指、译码、执行、访存、和写回；处理机间则是一种宏流水，每个处理机完成某一个专门任务。
2. 单功能流水线和多功能流水线：单功能实现一种固定的专门功能，多功能则是通过各段之间不同的连接方式可以同时或不同时的地实现多种功能。
3. 动态流水线和静态流水线：静态各段只能按照同一种功能地连接方式工作；某些段正在实现运算，另一些段正在进行另一种运算，能提高效率，但是使控制复杂。
4. 线性流水线和非线性流水线：线性流水功能段只经过一次，不存在反馈回路；非线性存在反馈回路，可以进行递归运算。

#### 影响因素

主要有资源冲突和相关问题，相关问题包括数据相关和控制相关，也称为数据冲突、数据冒险、控制冲突、冒险。

资源冲突指多条指令在同一时刻争抢同一资源造成冲突，解决方法有：:one:使后一条指令暂停，:two:单独设置数据存储器和指令存储器，增加硬件来避免冲突。但更多的问题是指令间的关联关系导致指令流水线停顿，主要有以下两种。

1. 数据冲突（数据相关、冒险），即下一条指令需要用到本条指令数据，解决方法有：:one:将后续指令暂停，可用硬件阻塞（stall）或软件插入“NOP”指令两种方法。:two:数据旁路、相关专用通路技术，将前一条指令的ALU计算结果直接作为输入数据进行计算。:three:指令编译优化，调整指令顺序。
2. 控制冲突，在执行转移、调用、返回等指令改变PC值，可能造成断流和控制冒险，主要有以下解决方案：:one: 对转移指令进行分支预测，尽早生成转移目标地址，分为简单（静态）预测和动态预测，静态预测总是预测条件不满足，动态预测则根据程序执行的历史状况，进行动态预测调整，有较高的准确率。 :two: 预取成功失败两个控制流方向上的目标指令 :three: 加快和提前形成条件码 :four: 提高转移方向的猜准率

####性能指标

吞吐率：单位时间内完成的任务数，即TP=n/T~k~，完成的任务数量除以时间（k+n-1）Δt，k是流水线级数

加速比：不使用流水线的时间除以使用流水线的时间，S=T~0~/T~k~=kn/k+n-1，n-->∞，则S-->k。

效率：有效时空面积/时间和流水段围成的时空区总面积，流水线各段执行时间相等，连续输入任务趋于∞时，最高效率E~max~=1。

### 3、超标量和动态流水线的基本概念

超标量：每个时钟周期并发多条独立指令，用并行操作方式将多条指令编译并执行，但超标量不能调整指令执行顺序，可以通过编译优化搭配指令，挖掘并行性。

超流水：同一个时钟周期内，一个功能部件使用多次，即在一个时钟周期内，再次分段，缺点也是不能调整指令顺序。

超长指令字：将多个指令结合，通过编译程序挖掘指令潜在并行性，将多条可以并行操作的指令组合成一条具有多个操作码字段的超长指令字。

  

# 六、总线

## (一)总线概述

### 1、总线的基本概念

**总线**：总线是一组能为多个部件分时共享的公共信息传送路线，（实际线路）

**总线设备**:总线上连接的设备，分为主从两种，主设备能获得系统总线控制权，从设备只能响应主设备发来的命令。

**总线特性**：机械特性(尺寸、形状)、电气特性（传输方向和有效电平范围）、功能特性（每根传输线的功能）、时间特性（信号和时序的关系）

**猝发传输**：在一个总线周期内传输存储地址连续的多个数据字的传输方式。

###2、总线的分类

串行总线：优点：只需要一条传输线，成本低廉，广泛应用于长距离传输，应用于内部时，可以节省布线空间；缺点：数据发送和接受时需要拆卸和装配，要考虑串并行转换问题。

并行总线：优点：逻辑时序简单，电路实现容易；缺点：信号线多，成本高，频率高时，信号线会产生干扰，对每条线等长的要求也越高，无法持续提升工作频率。

片内总线：芯片内部总线，CPU内

系统总线：计算机系统内各功能部件之间相互连接的总线。包括数据、地址、控制总线。

数据总线：双向总线，传输数据信息，与机器字长、存储字长有关

地址总线：单向，包括地址，位数与地址空间和设备数量有关。

控制总线：有出有入，控制命令和反馈信号

通信总线（外部总线）：计算机系统之间或与其他远程通信设备、测试设备之间传送信息。

### 3、总线的组成及性能指标

#### 结构：

1. 单总线：I/O、主存、CPU挂在同一组总线上，可以分为地址控制数据信号点，优点：简单、易于接入新设备；缺点带宽低，负载中，不支持并发，争用和冲突多。
2. 双总线（通道）：主存总线和I/O总线，主存总线在CPU、主存、通道之间传送数据，I/O总线在多个外设与通道之间传送数据，支持猝发传送，优点：将低速I/O设备分离，缺点：需要增加通道等硬件设备。
3. 三总线（DMA）：主存总线、I/O总线和DMA总线，高速外设可以通过DMA（直接内存访问）总线访问内存，优点：提高I/O设备性能，更快响应命令，提高系统吞吐量，缺点工作效率低。
4. 4总线（桥）：桥连接不同总线，具有数据缓冲、转换控制功能，越靠近CPU越快。CPU总线（CPU和Cache）通过桥和系统总线连接主存，通过高速总线连接各类接口，通过扩展总线接口连接扩展总线，扩展总线连接各类外设。

#### 性能指标：

1. 总线周期（传输周期）：一次总线操作所需的全部时间，包括申请、寻址、传输和结束阶段，通常由若干个总线时钟周期构成。
2. 时钟周期：机器时钟周期，
3. 工作频率：总线周期的倒数，1s内传送几次数据；总线频率=时钟频率/N。
4. 时钟频率：机器时钟频率。
5. 总线宽度：总线位宽，通常指数据总线的根数，一次能同时传输位数。
6. 总线带宽：总线的数据传输率=总线宽度/总线周期(bit/s)=总线频率x总线宽度，如果需要B/s，再÷8.
7. 总线复用：一种信号线在不同的时间传输不同的信息，可以用较少的先传输更多的信息，节省成本。
8. 信号线数：三种总线数的总和。



## //(二)总线仲裁

为了解决多个主设备同时竞争总线控制权的问题，需要采用总线仲裁部件，以某种方式选择一个主设备优先获得总线控制权，可以分为集中和分布两种方式。

### 1、集中仲裁方式

控制逻辑集中于一个设备（如CPU），将所有总线请求集中，用一个裁决算法进行裁决。

1. 链式查询（BR BG BS三根线）：所有部件共用总线请求线BR，总线控制器检查总线忙？：不忙发送总线响应信号，信号在总线响应线BG中串行的从一个部件到下一个部件依次查询，若到达的部件有请求，则信号被截住，不再往下传，同时**部件**发送总线忙的BS线信号，获得总线控制权。部件离总线控制器越近，优先级越高，*优点：优先级固定，只需很少几根线就能实现优先次序，结构简单，扩充容易；缺点：对硬件电路故障敏感，优先级不能改变，高优先级频繁请求时，低优先级长期不能使用总线。*
2. 计数器定时查询（BS BR和设备地址线，[log~2~n]+2）：计时器通过设备地址线向各个部件发送计数值，计数值与请求使用总线设备地址一致时，获得总线控制权，并终止计数查询。*优点是：优先级可以固定也可以通过设置计数初值改变，也可以优先级相等，电路故障没那么敏感。缺点是增加了控制线束，控制比链式复杂*
3. 独立请求方式（每个设备都有一对BG~i~和BR~i~，共用BS，一共2n+1）：每个设备均有一对BR和BG，设备使用各自的总线请求线发送总线请求信号，并在总线控制器中排队，排队器按照一定优先次序决定批准部件请求，并向部件发送总线响应信号，部件获得使用权后，开始传输数据，*优点：响应速度快，直接发送信号，优先级灵活，缺点控制线数量多，总线控制逻辑更复杂*

**总线忙的信号都由总线使用权获得者建立**

### 2、分布仲裁方式

不需要集中的仲裁器，每个潜在主模块都有自己的仲裁号和仲裁器，有总线请求时，将仲裁号发布在共享的仲裁总线上，每个仲裁器将总线上的仲裁号于自己的进行比较，若仲裁总线上的优先级更高，则总线请求不予响应并撤销他的仲裁号，最后，获胜者的仲裁号保留在仲裁总线上。

##  (三)总线操作和定时

总线定时是指再双方交换数据的过程中，需要时间上配合关系的控制，实质是一种协议或规则。

#### 总线传输的四个阶段：

1. 申请分配阶段：可以分为传输请求和总线仲裁两个小阶段
2. 寻址阶段：主模块通过总线发出本次访问的从模块的地址和相关命令，启动从模块
3. 传输阶段：数据交换
4. 结束接环：主模块信息从系统总线上撤出，让出总线使用权。

### 1、同步定时方式

采用统一的时钟信号协调，每个总线周期进行一次数据传送，优点：传输速度快，传输效率高，总线控制逻辑简单；缺点：强制性同步，不能及时进行有效性检验，可靠性差。一般用于总线长度较短以及总线所连接部件存取时间比较接近的系统。

时钟前沿发信号，后沿判断识别。

### 2、异步定时方式

通过应答“握手”来实现定时控制，主设备向从设备发送请求，从设备回应“回答”信号

根据“请求”和“回答”信号撤销是否互锁，异步定时方式分为三种类:

1. 不互锁：主设备发出请求后，一段时间自动撤销；从设备回答后，一段时间自动撤销。问题：可靠性不够高（故障没法发现）但速度快
2. 半互锁：主设备发送请求后，等到回答才撤销，有互锁关系；从设备回答后，一段时间自动撤销，无互锁关系，问题：主设备可能一直在等待回答
3. 全互锁：都等到反馈才撤销，完全互锁。

优点：周期长度可变，能保证两个工作时间相差很大的部件之间可靠信息交换，自动适应时间配合。缺点：比同步控制复杂，速度比同步定时慢

求有效传输率？（数据位数/数据位+其他附加位）*波特率

#### 半同步定时

再同步的基础上，增加一个$\overline{\text{WAIT}}$，等待响应信号，允许速度不匹配的模块和谐工作

#### 分离式定时

前三种共同点：在一个总线传输周期占用，但在从模块准备数据时，空闲。

分离式将一个总线传输周期分为两个子周期，子周期1主模块申请，发送地址和命令，发完以后放弃使用权，可以由别的模块占用总线；子周期2从模块准备好数据后，占用总线，将信息送到总线。

## (四)总线标准

为了把各种不同的模块组成计算机系统时必须遵守的规范，接口两端的设备只需要按总线标准的要求完成自身方面的功能要求即可。

系统总线：ISA、EISA、VESA、PCI、PCI-Express

设备总线：IDE、AGP、RS-232、USB、SATA、SCSI

局部总线标准：ISA和CPU总线间增加的一级总线，如PCI、VESA

即插即用：Plug & Play：自动配置板卡和其他设备，

热插拔：Hot swap带电插拔

1. *ISA*：并行；系统总线；数据线8/16，工业标准体系结构，最早出现的微型计算机系统总线，需要CPU和DMA控制，不支持总线仲裁，最快16MB。
2. *EISA*（Extended）： 并行，系统总线，解决了上述大部分问题，支持猝发传输，数据速度32MB
3. *PCI*：并行，局部总线，最大速度528MB，支持即插即用、突发传送、兼容性良好、可扩充性好，可通过桥连接实现多层总线，使用了多路复用，减少引脚个数，与处理器和存储器子系统完全并行操作。
4. AGP：加速图形接口，并行，2.1GB，局部总线，连接显卡。
5. *PCI-Express*：串行总线，10GB以上，热插拔。
6. VESA：局部总线；视频
7. *USB*：设备总线，最大速度1280MB，串行；热插拔，即插即用，标准统一，高速传输，连接电缆轻巧，可为5v低压外设供电，菊花链连接，最多127个设备。
8. RS-232：通信总线，20Kbps
9. IDE（ATA）：硬盘，并行，100MB
10. SATA：硬盘，串行，600MB，（ATA并行）
11. SCSI：计算机和智能设备之间的独立处理器标准
12. PCMCIA：扩展功能的小型插槽，笔记本，即插即用

北桥：连接AGP和内存；以及处理器。

南桥：连接USB，IDE总线；以及北桥。

视频线标准：

VGA：传输模拟信号，在CRT（阴极射线显示器）上可以直接使用，LCD需要先转成数字信号。

DVI：传输数字信号，但是1024*768以下和VGA差别不大

HDMI：传输数字信号。

  

# 七、输入输出(I/O)系统

##  (一)I/O系统基本概念

外部设备：包括输入输出设备，以及通过输入输出接口才能访问到的外部设备。

接口：外设和主机间传输数据时进行协调工作的逻辑部件，包括协调速度匹配、电平、格式转换等。

输入/输出设备：键盘和鼠标是最基本的输入设备，显示器和打印机是最基本的输出设备。

外存设备：除了内存和CPU缓存以外的存储器。

早期I/O：CPU和I/O串行工作，分散连接，程序查询方式：不断查询I/O设备是否已经ready，从而控制I/O设备与主机交换信息。

接口和DMA阶段：从分散到总线连接，可以通过中断方式和DMA方式进行控制。

I/O通道阶段，再到I/O处理机阶段，通道上具有微型CPU，有控制功能。

I/O系统由I/O软件和I/O硬件组成，软件包括驱动程序、用户程序、升级补丁等，通常采用I/O指令和通道指令实现信息交换。I/O指令包括操作码、命令码、设备码，操作码只声明是I/O指令，操作通过命令码给出，属于CPU指令；通道指令是通道自身的指令，一般放在主存。硬件包括外部设备、设备控制器、接口和I/O总线；设备控制器控制具体动作，接口用来和主机（总线）相连。

I/O控制方式：

1. 程序查询方式：CPU通过程序不断查询I/O设备是都已经做好准备。
2. 程序中断方式：只有在I/O设备Ready并向CPU发送请求时才响应。
3. DMA方式：（高速外设）主存和I/O之间有直接数据通路，无需中断服务程序。
4. 通道方式：在系统中有通道控制部件，每个通道挂若干外设，主机在执行I/O命令时，只启动通道，通道内的处理器将执行通道程序，完成I/O操作。





##  (二)外部设备

除主机外的能直接或间接与计算机交换信息的装置。

### 1、输入设备：键盘、鼠标

键盘是最常用的输入设备，通过它可以发出命令或输入数据。

键盘通常以矩阵的形式排列按键，每个键相当于一个开关，按下时电信号接通，但可能产生抖动，需要用硬件或软件方式消除，键盘键入分为三个步骤，查出按下的键，翻译成主机能接收的编码，将编码传给主机。

鼠标是最常用的定位输入设备，把操作和屏幕上的位置信息相联系。

### 2、输出设备：显示器、打印机

#### 显示器：

按照器件分类分为阴极射线管CRT，液晶显示器LCD，发光二极管LED等，按照显示信息可以分为字符显示器、图形显示器和图像显示器，属于点阵方式运行的设备，参数有屏幕大小（对角线长度）；分辨率即能表示的像素个数；灰度级，黑白显示器的亮暗差别，在彩色显示器中表现为颜色的不同，灰度越多图像层次越清晰、逼真；刷新，光点消失前重新扫描显示一遍；刷新率，单位时间扫描整个屏幕内容的次数，至少要30Hz，典型60-120Hz；显存（VRAM）由分辨率和灰度级位数相关，VRAM容量=分辨率x灰度级位数；VRAM带宽=分辨率x灰度级位数x帧频（刷新率）；

CRT：主要由电子枪、偏转线圈、荫罩、高压石墨电极、荧光粉涂层、玻璃外壳组成，可视角度大，无坏点，色彩均匀，响应时间极短。

> 字符显示器：点阵是由mxn个点组成的阵列，点阵存入由ROM构成的字符发生器中，对于每个字符窗口，所需显示的字符的ASCII代码被存放在VRAM中，以备 刷新。分为光栅扫描显示器和随即扫描显示器。
>
> 图形显示器：显示文件传送给矢量发生器，产生模拟电压控制电子束移动，需要按一定频率反复刷新。

LCD：液晶电光效应，由图像信号电压控制薄膜晶体管，间接控制液晶分子来实现图像显示

#### 打印机：

分类：按照工作原理分为击打、非击打式打印机，按照工作方式分为串行（逐字打印）行式打印机（逐行打印）根据工作方式分类如下：

1. 针式打印机：击打式，擅长多层复写打印，实现票据打印，造价低廉工作简单。
2. 喷墨式打印机：带点喷雾通过电极偏转形成字型，三原色混合产生颜色。
3. 激光打印机：硒鼓。



###3、外存储器：硬盘存储器、磁盘阵列、光盘存储器

目前主要使用磁表面存储器，优点：容量大，位价格低，记录介质可重复使用，可以长期保存，非破坏性读出，缺点存取速度慢，机械结构复杂，对工作环境要求高

磁盘存储器：

> 存储区域：每个硬盘有若干个面，每个面划分为若干磁道，每个磁道划分为若干扇区，扇区（块）是磁盘读写的最小单位。磁头数=记录面数；柱面数=磁道数；扇区数=块数。
>
> 硬件构成：磁盘驱动器（温彻斯特盘，可移动磁头固定盘片），磁盘控制器，盘面
>
> 性能指标：
>
> 1. 磁盘容量，分为格式化和非格式化，非格式化是可以利用的磁化单元总数，格式化是按照记录格式所能存储的信息总量，一般是70%非格式化
> 2. 记录密度：盘片单位面积上记录的二进制信息量，一般以道密度、位密度和面密度表示，道密度是单位长度上的磁道数，位密度是磁道单位长度记录的二进制代码位数，面密度是两者乘积（一般靠内的位密度大)。
> 3. 平均存取时间：=寻道时间+旋转延迟时间+传输时间。
> 4. 数据传输零率：转数r，每条磁道容量位N，传输率就是r*N=Dr。
>
> 磁盘地址：驱动器号、柱面号（磁道号）、盘面号、扇区号。
>
> 工作过程：寻址、读盘、写盘，每个操作都对应一个控制字，机械式串行部件，不能同时读写或同时读写多个数据。

磁记录原理：一般采用FM和MFM（改进型调频制）记录。

磁盘阵列：

1. RAID0：无冗余无校验，提高数据存储速度，扩大容量
2. RAID1：镜像磁盘阵列，两个磁盘同时读写互为备份，
3. RAID2：海明码纠错
4. RAID3：位交叉奇偶校验
5. RAID4：块交叉
6. RAID5：无独立的奇偶检验

//光盘：利用光学原理读写信息，密度高，携带方便，成本低容量大存储期限长容易保存。

固态硬盘：Flash组成。

##  (三)I/O接口(I/O控制器)

I/O接口是主机和外设之间的交接界面，通过接口可以实现信息交换。

### 1、I/O接口的功能和基本结构

#### 功能：

1. 通信联络控制：时序协调（协调不同速度）
2. 地址译码和设备选择
3. 数据缓冲
4. 信号格式转换
5. 传送控制命令和状态信息。

分类：并行、串行；程序查询、程序中断、DMA；可编程、不可编程接口。

#### 结构：

内部接口：面向系统，并行，有数据线、地址线、命令线、状态线。

外部接口：面向设备，可能是串行也可能是并行。

设备选择电路；

命令寄存器和命令译码器；

控制逻辑电路；

数据缓冲寄存器（DBR）；

设备状态标记；

### 2、I/O端口及其编址

端口就是接口电路中，可以被CPU直接访问的寄存器，主要有数据端口、状态端口（只读）和控制端口（只写），I/O端口需要被CPU访问，就需要对每个端口编号，每个端口对应一个地址。方式有两种：

1. 统一编制，存储器映射方式，把I/O端口当作存储器的单元进行地址分配，不需要专门的I/O指令，可以用统一的访存命令访问。优点：不需要专门指令，操作灵活方便，编制空间大；缺点：专用内存地址，使内存容量变少，利用存储器编制进行输入输出执行速度较慢。
2. 独立编址，I/O映射方式，I/O端口的地址空间和主存的地址空间是两个独立的地址空间，需要专门的I/O指令来访问呢，优点：程序清晰便于理解；缺点：指令少，一般只能传送，需要存储器读写和I/O设备读写两组信号，增加控制的复杂性。

##  (四)I/O方式

### 1、程序查询方式

信息交换的控制完全由主机执行程序实现，接口中设置一个数据缓冲寄存器和设备状态寄存器。一旦启动就必须停止现行程序，并在现行程序中插入一段，CPU“踏步”等待，CPU和外设串行工作，接口设计简单，设备量少，但是CPU花了很多时间查询等待，而且在一段时间内只能和一台外设交换信息，效率太低。

> 工作流程
>
> 1. CPU执行初始化程序，预置传送参数
> 2. 向I/O接口发出命令，启动I/O设备
> 3. 向外设接口读取状态信息
> 4. CPU不断查询等待，直到外设准备就绪（浪费CPU大量时间）
> 5. 传送一次数据
> 6. 修改地址和计数器参数
> 7. 判断传送是否结束，若未结束，跳转到第三步，直到计数器为0。

### 2、程序中断方式

中断是现代计算机提高效率的一个十分重要的功能，CPU中通常设有处理中断的机构，中断系统。

#### 中断的基本概念;

计算机执行程序的过程中，出现某些急需处理的异常情况或特殊请求，CPU暂停先行程序，转去处理，处理完毕后自动返回现行程序的断电，继续执行原程序。作用有：

1. 实现CPU和I/O设备并行工作
2. 处理硬件故障和软件错误
3. 实现人机交互
4. 多道程序和分时操作 等。

中断方式的思想：CPU中安排好某个时刻启动某台外设，外设就绪后向CPU发出中断请求，CPU在可以响应中断的条件下，转到中断服务程序，完成后再回到原程序。

#### 中断响应过程;

中断请求：中断源向CPU发送中断请求信号。

内中断和外中断，内中断来自处理器和内存，包括程序运算错误、指令错误、用户特权指令、用户态切换到核心态等；外中断来自处理器和内存以外的部件，狭义上一般称为中断。

硬件中断和软件中断：硬件中断指外部硬件产生的中断，一般属于外中断，软件中断指通过指令产生的中断，软件中断一定是内中断。

非屏蔽中断和可屏蔽中断：非屏蔽中断是一种硬件中断，不可屏蔽中断请求，不受中断标志位IF的影响，必须响应。可屏蔽中断也是硬件中断，通过中断请求标记触发器INTR控制，受标志位IF影响。

中断判优：通过判优逻辑确定响应哪个中断请求，可以用硬件排队器实现，也可以用软件查询程序实现。一般来说硬件故障最高优先级，其次软件中断，非屏蔽高于屏蔽，DMA高于I/O设备，高速设备优于低速设备，输入优于输出，实时设备优于普通设备。

CPU响应中断的条件：1.中断源有中断请求；2.CPU允许中断和开中断；3.一条指令执行完毕，且没有更紧迫的任务。

中断隐指令：硬件直接实现的操作，不是真正的指令，没有操作码，用户完全透明，主要包括关中断（停止中断），保存断点（保存PC内容）和引出中断服务程序（将入口地址传到PC）。

中断向量：即中断服务程序的入口地址，中断向量一般存储在存储器一部分，这部分成为中断向量表，中断向量地址是中断服务程序入口地址的地址。

#### 中断处理过程;

1. 关中断：首先保护现场，在这一过程中，不能响应任何中断，否则现场不完整。
2. 保存断点：可以压入堆栈或主存特定位置，包括PC中的地址、PSW等信息。
3. 识别中断源（引出中断服务程序）：有硬件向量法和软件查询法两种，硬件产生中断向量地址，由中断向量地址找到中断服务程序入口地址，硬件产生的实际是中断类型，由类型号指出向量地址。软件则直接查询入口地址。
4. 保存现场和屏蔽字
5. 开中断：允许更高级中断请求，实现嵌套
6. 执行中断服务程序
7. 关中断：保证恢复现场时不被中断
8. 恢复现场和屏蔽字
9. 开中断，中断返回，继续执行原程序。

**前三步由中断隐指令（硬件）执行，4-9由中断服务程序完成。中断返回由中断服务程序的最后一条中断返回指令完成。**

#### 多重中断和中断屏蔽的概念。

多重中断即中断嵌套。每个中断源都有屏蔽触发器，1表示屏蔽，所有屏蔽字触发器组合在一起构成屏蔽字寄存器，其内容称为屏蔽字。

### 3、DMA方式

完全由硬件进行成组信息传送的控制方式，具有程序中断的优点，（CPU和外设并行工作）。DMA在外设和主存之间开辟“直接数据通道”，让信息不再经过CPU，降低了CPU在传送数据的开销，称为直接存储器存取方式。适合硬盘等高度设备大批量数据传送，硬件开销大。

#### 特点：

1. 使主存和CPU的固定关系脱钩，主存既可以被CPU也可以被外设访问
2. 数据块传送时，主存地址的确定、传送数据计数都由硬件电路实现
3. 主存中要开辟专用缓冲块，供给和接受外设数据
4. DMA传送速度快，并行工作，提高效率
5. 传送开始前通过程序进行预处理，结束后用中断方式进行后处理。



#### DMA控制器的组成

主要功能：

1. 接受外设DMA请求，向CPU发出总线请求。
2. CPU响应总线请求后，发出总线响应信号，接管总线控制权，进入DMA操作周期
3. 确定传送数据的主存单元地址和长度，自动修改主存地址计数和传送长度计数。
4. 规定数据在主存和外设间的传送方向，发出读写控制信号，执行数据传送操作。
5. 向CPU报告DMA操作的结束。

DMA控制器主要结构：

主存地址计数器：存放交换数据的主存地址。

传送长度计数器：记录传送数据的长度，计数器溢出时传送完毕，自动发送中断请求信号。

数据缓冲寄存器。

DMA请求触发器：每当I/O准备好数据后，给出控制信号使DMA请求触发器置位。

”控制/状态“逻辑：由控制和时序电路及状态标志位组成，用于指定传送方向、修改参数、对DMA请求和CPU响应信号进行协调同步。

中断机构：数据块传输完毕后，触发中断机构，向CPU提出中断请求。

在DMA传送过程中，接管地址总线、数据总线和控制总线，CPU的主存控制信号被禁止使用，DMA控制器具有控制系统总线的权力。

#### 主存使用方式：

1. 停止CPU访问主存：CPU基本处于不工作状态，在DMA传送结束后，DMA接口通知CPU可以使用主存，并把总线控制权还给CPU。
2. DMA和CPU交替访存：在CPU工作周期比主存存取周期长的情况下，将CPU工作周期划为两个周期，其中一部分专供DMA访存，一部分专供CPU。不需要总线使用权的申请归还，总线的控制权是通过C1C2分时控制的。
3. 周期挪用（周期窃取：在DMA请求的三种情况下，如果CPU没有访存，不产生冲突，CPU正在访存，则必须等到存取周期结束，如果同时请求访存，则CPU暂时放弃总线占有，由DMA挪用一个或几个存取周期。



#### DMA传送过程。

1. 预处理。CPU完成一些准备工作，如执行I/O指令测试I/O设备状态，向DMA寄存器设置初值、传送方向，启动设备等。然后CPU继续执行原有程序，直到I/O设备准备好后，向DMA控制器发送DMA请求，再由DMA控制器向CPU发送总线请求，开始传送数据。
2. 数据传送：传输可以以字节（或字）为基本单位，也可以以数据块为基本单位，数据输入输出操作一般通过循环实现，循环由DMA控制器实现。
3. 后处理：DMA控制器向CPU发送中断请求，CPU执行中断服务程序做DMA结束处理，包括数据校验、检查传送过程是否出错，决定是否继续用DMA传送其他数据等。

#### DMA和中断的区别：

1. 中断是程序间切换，需要保护和恢复现场，DMA除了预处理和后处理，不占用CPU资源。
2. 对中断请求的响应只能在每条指令执行结束后，而对DMA请求的响应可以发生在每个机器周期结束时，只要CPU不占用总线就可以响应。
3. 中断传送过程需要CPU干预，DMA不需要，所以数据传输率高，适合高速外设的成组数据传送
4. DMA请求的优先级高于中断请求。
5. 中断方式具有异常处理能力，而DMA仅限于传送数据块的I/O操作。
6. 中断方式靠程序传送数据，而DMA方式靠硬件传送。