
`include "defines.v"

module regfile(

	input wire				 	  clk,
	input wire					  rst,
	
	//å†™ç«¯å?
		//æ‰©å……ä¸ºä¸¤ä½ï¼Œ00è¡¨ç¤ºä¸å†™ï¼?01è¡¨ç¤ºæ¥è‡ªå†™å›ç¼“å†²å™¨ï¼Œ10è¡¨ç¤ºæ¥è‡ªæ•°æ®å­˜å‚¨å™?
	input wire[`WriteBus]		  we,       // å†™ä½¿èƒ½ä¿¡å?
	input wire[`RegAddrBus]		  waddr,    // å†™å¯„å­˜å™¨çš„åœ°å?  5bit
		//æ¥è‡ªå†™å›ç¼“å†²å™¨çš„æ•°æ®
	input wire[`RegBus]			  wdata,    // å†™å¯„å­˜å™¨çš„æ•°æ?  32bit
		//æ¥è‡ªæ•°æ®å­˜å‚¨å™¨çš„æ•°æ®
	input wire[`RegBus]			  wdata_from_ram,


	//è¯»ç«¯å?1
	input wire					  re1,      // è¯»ä½¿èƒ½ä¿¡å?1
	input wire[`RegAddrBus]		  raddr1,   // è¯»å¯„å­˜å™¨çš„åœ°å?1
	output reg[`RegBus]           rdata1,   // è¯»å¯„å­˜å™¨çš„æ•°æ?1
	
	//è¯»ç«¯å?2
	input wire					  re2,
	input wire[`RegAddrBus]		  raddr2,
	output reg[`RegBus]           rdata2
	
);

endmodule
