Partition Merge report for MC68K
Mon Jan 31 13:28:07 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 Patches 0.18std SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Warnings
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------------------------+
; Partition Merge Summary                                                                           ;
+---------------------------------+-----------------------------------------------------------------+
; Partition Merge Status          ; Successful - Mon Jan 31 13:28:07 2022                           ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 Patches 0.18std SJ Standard Edition ;
; Revision Name                   ; MC68K                                                           ;
; Top-level Entity Name           ; MC68K                                                           ;
; Family                          ; Cyclone V                                                       ;
; Logic utilization (in ALMs)     ; N/A                                                             ;
; Total registers                 ; 2652                                                            ;
; Total pins                      ; 195                                                             ;
; Total virtual pins              ; 0                                                               ;
; Total block memory bits         ; 2,903,104                                                       ;
; Total DSP Blocks                ; 0                                                               ;
; Total HSSI RX PCSs              ; 0                                                               ;
; Total HSSI PMA RX Deserializers ; 0                                                               ;
; Total HSSI TX PCSs              ; 0                                                               ;
; Total HSSI PMA TX Serializers   ; 0                                                               ;
; Total PLLs                      ; 1                                                               ;
; Total DLLs                      ; 0                                                               ;
+---------------------------------+-----------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                                                                    ;
+----------------------------------------------------+----------------+-------------------+------------------------+----------------------------------------------------+
; Partition Name                                     ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents                                 ;
+----------------------------------------------------+----------------+-------------------+------------------------+----------------------------------------------------+
; Top                                                ; User-created   ; Source File       ; Source File            ;                                                    ;
; I2C_AV_Config:I2C_Configure_Audio_Chip             ; User-created   ; Post-Synthesis    ; Post-Synthesis         ; I2C_AV_Config:I2C_Configure_Audio_Chip             ;
; M68kDramController_Verilog:inst1                   ; User-created   ; Post-Synthesis    ; Post-Synthesis         ; Dram:b2v_inst2|M68kDramController_Verilog:inst1    ;
; sld_hub:auto_hub                                   ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub                                   ;
; speech_subsystem:speech_subsystem_inst             ; User-created   ; Post-Synthesis    ; Post-Synthesis         ; speech_subsystem:speech_subsystem_inst             ;
; speech_synthesizer_wrapper:speech_synthesizer_inst ; User-created   ; Post-Synthesis    ; Post-Synthesis         ; speech_synthesizer_wrapper:speech_synthesizer_inst ;
; hard_block:auto_generated_inst                     ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst                     ;
+----------------------------------------------------+----------------+-------------------+------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Warnings                                                                                                                     ;
+--------------------------------------------------------------------------+----------------------------------------------------+------------------------+
; Port                                                                     ; Partition                                          ; Info                   ;
+--------------------------------------------------------------------------+----------------------------------------------------+------------------------+
; speech_synthesizer_wrapper:speech_synthesizer_inst|rst                   ; speech_synthesizer_wrapper:speech_synthesizer_inst ; Driven by constant GND ;
; I2C_AV_Config:I2C_Configure_Audio_Chip|iRST_N                            ; I2C_AV_Config:I2C_Configure_Audio_Chip             ; Driven by constant VCC ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_CS_L               ; M68kDramController_Verilog:inst1                   ; Driven by constant GND ;
; speech_subsystem:speech_subsystem_inst|phoneme_speech_finish             ; speech_subsystem:speech_subsystem_inst             ; Driven by constant GND ;
; speech_synthesizer_wrapper:speech_synthesizer_inst|phoneme_speech_finish ; speech_synthesizer_wrapper:speech_synthesizer_inst ; Driven by constant GND ;
; speech_subsystem:speech_subsystem_inst|LEDR[1]                           ; speech_subsystem:speech_subsystem_inst             ; Driven by constant GND ;
; speech_subsystem:speech_subsystem_inst|LEDR[0]                           ; speech_subsystem:speech_subsystem_inst             ; Driven by constant GND ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[0]               ; M68kDramController_Verilog:inst1                   ; No fanout              ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[26]              ; M68kDramController_Verilog:inst1                   ; No fanout              ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[27]              ; M68kDramController_Verilog:inst1                   ; No fanout              ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[28]              ; M68kDramController_Verilog:inst1                   ; No fanout              ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[29]              ; M68kDramController_Verilog:inst1                   ; No fanout              ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[30]              ; M68kDramController_Verilog:inst1                   ; No fanout              ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[31]              ; M68kDramController_Verilog:inst1                   ; No fanout              ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[0]             ; M68kDramController_Verilog:inst1                   ; No fanout              ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[1]             ; M68kDramController_Verilog:inst1                   ; No fanout              ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[2]             ; M68kDramController_Verilog:inst1                   ; No fanout              ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[3]             ; M68kDramController_Verilog:inst1                   ; No fanout              ;
; Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[4]             ; M68kDramController_Verilog:inst1                   ; No fanout              ;
; speech_subsystem:speech_subsystem_inst|AUD_ADCDAT                        ; speech_subsystem:speech_subsystem_inst             ; No fanout              ;
; speech_synthesizer_wrapper:speech_synthesizer_inst|rst                   ; speech_synthesizer_wrapper:speech_synthesizer_inst ; No fanout              ;
; speech_synthesizer_wrapper:speech_synthesizer_inst|phoneme_speech_finish ; speech_synthesizer_wrapper:speech_synthesizer_inst ; No fanout              ;
+--------------------------------------------------------------------------+----------------------------------------------------+------------------------+
Note: The Incremental Compilation Advisor can be used to get more detailed recommendations.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------+---------+----------------------------------------+----------------------------------+------------------+----------------------------------------+----------------------------------------------------+--------------------------------+
; Statistic                                                 ; Top     ; I2C_AV_Config:I2C_Configure_Audio_Chip ; M68kDramController_Verilog:inst1 ; sld_hub:auto_hub ; speech_subsystem:speech_subsystem_inst ; speech_synthesizer_wrapper:speech_synthesizer_inst ; hard_block:auto_generated_inst ;
+-----------------------------------------------------------+---------+----------------------------------------+----------------------------------+------------------+----------------------------------------+----------------------------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed)               ; 1890    ; 55                                     ; 91                               ; 85               ; 208                                    ; 745                                                ; 0                              ;
;                                                           ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
; Combinational ALUT usage for logic                        ; 3679    ; 94                                     ; 153                              ; 139              ; 355                                    ; 642                                                ; 0                              ;
;     -- 7 input functions                                  ; 109     ; 1                                      ; 1                                ; 1                ; 3                                      ; 81                                                 ; 0                              ;
;     -- 6 input functions                                  ; 1010    ; 36                                     ; 42                               ; 30               ; 76                                     ; 347                                                ; 0                              ;
;     -- 5 input functions                                  ; 805     ; 14                                     ; 33                               ; 27               ; 20                                     ; 52                                                 ; 0                              ;
;     -- 4 input functions                                  ; 631     ; 14                                     ; 24                               ; 18               ; 61                                     ; 39                                                 ; 0                              ;
;     -- <=3 input functions                                ; 1124    ; 29                                     ; 53                               ; 63               ; 195                                    ; 123                                                ; 0                              ;
; Memory ALUT usage                                         ; 0       ; 0                                      ; 0                                ; 0                ; 0                                      ; 0                                                  ; 0                              ;
;     -- 64-address deep                                    ; 0       ; 0                                      ; 0                                ; 0                ; 0                                      ; 0                                                  ; 0                              ;
;     -- 32-address deep                                    ; 0       ; 0                                      ; 0                                ; 0                ; 0                                      ; 0                                                  ; 0                              ;
;                                                           ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
; Dedicated logic registers                                 ; 1092    ; 74                                     ; 115                              ; 116              ; 265                                    ; 990                                                ; 0                              ;
;                                                           ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
;                                                           ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
; I/O pins                                                  ; 171     ; 1                                      ; 16                               ; 0                ; 3                                      ; 0                                                  ; 4                              ;
; I/O registers                                             ; 0       ; 0                                      ; 0                                ; 0                ; 0                                      ; 0                                                  ; 0                              ;
; Total block memory bits                                   ; 2360384 ; 0                                      ; 0                                ; 0                ; 524288                                 ; 18432                                              ; 0                              ;
; Total block memory implementation bits                    ; 0       ; 0                                      ; 0                                ; 0                ; 0                                      ; 0                                                  ; 0                              ;
; JTAG                                                      ; 0       ; 0                                      ; 0                                ; 0                ; 0                                      ; 0                                                  ; 1                              ;
;                                                           ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
; Connections                                               ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
;     -- Input Connections                                  ; 2354    ; 58                                     ; 261                              ; 182              ; 416                                    ; 1009                                               ; 1                              ;
;     -- Registered Input Connections                       ; 1613    ; 55                                     ; 168                              ; 125              ; 271                                    ; 990                                                ; 0                              ;
;     -- Output Connections                                 ; 275     ; 2                                      ; 56                               ; 276              ; 17                                     ; 18                                                 ; 3637                           ;
;     -- Registered Output Connections                      ; 8       ; 0                                      ; 39                               ; 221              ; 11                                     ; 16                                                 ; 0                              ;
;                                                           ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
; Internal Connections                                      ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
;     -- Total Connections                                  ; 26538   ; 655                                    ; 1110                             ; 1246             ; 2876                                   ; 6588                                               ; 3661                           ;
;     -- Registered Connections                             ; 8065    ; 465                                    ; 567                              ; 892              ; 2052                                   ; 2886                                               ; 0                              ;
;                                                           ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
; External Connections                                      ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
;     -- Top                                                ; 0       ; 41                                     ; 107                              ; 300              ; 156                                    ; 18                                                 ; 2007                           ;
;     -- I2C_AV_Config:I2C_Configure_Audio_Chip             ; 41      ; 2                                      ; 0                                ; 0                ; 0                                      ; 0                                                  ; 17                             ;
;     -- M68kDramController_Verilog:inst1                   ; 107     ; 0                                      ; 32                               ; 0                ; 0                                      ; 0                                                  ; 178                            ;
;     -- sld_hub:auto_hub                                   ; 300     ; 0                                      ; 0                                ; 0                ; 0                                      ; 0                                                  ; 158                            ;
;     -- speech_subsystem:speech_subsystem_inst             ; 156     ; 0                                      ; 0                                ; 0                ; 6                                      ; 1                                                  ; 270                            ;
;     -- speech_synthesizer_wrapper:speech_synthesizer_inst ; 18      ; 0                                      ; 0                                ; 0                ; 1                                      ; 0                                                  ; 1008                           ;
;     -- hard_block:auto_generated_inst                     ; 2007    ; 17                                     ; 178                              ; 158              ; 270                                    ; 1008                                               ; 0                              ;
;                                                           ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
; Partition Interface                                       ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
;     -- Input Ports                                        ; 71      ; 2                                      ; 55                               ; 105              ; 11                                     ; 4                                                  ; 6                              ;
;     -- Output Ports                                       ; 177     ; 1                                      ; 43                               ; 122              ; 14                                     ; 9                                                  ; 15                             ;
;     -- Bidir Ports                                        ; 20      ; 1                                      ; 16                               ; 0                ; 3                                      ; 0                                                  ; 0                              ;
;                                                           ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
; Registered Ports                                          ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
;     -- Registered Input Ports                             ; 0       ; 2                                      ; 2                                ; 3                ; 2                                      ; 1                                                  ; 0                              ;
;     -- Registered Output Ports                            ; 0       ; 0                                      ; 42                               ; 71               ; 10                                     ; 8                                                  ; 0                              ;
;                                                           ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
; Port Connectivity                                         ;         ;                                        ;                                  ;                  ;                                        ;                                                    ;                                ;
;     -- Input Ports driven by GND                          ; 0       ; 0                                      ; 0                                ; 11               ; 0                                      ; 1                                                  ; 0                              ;
;     -- Output Ports driven by GND                         ; 0       ; 0                                      ; 1                                ; 36               ; 3                                      ; 0                                                  ; 0                              ;
;     -- Input Ports driven by VCC                          ; 0       ; 1                                      ; 0                                ; 0                ; 0                                      ; 0                                                  ; 0                              ;
;     -- Output Ports driven by VCC                         ; 0       ; 0                                      ; 0                                ; 0                ; 0                                      ; 0                                                  ; 0                              ;
;     -- Input Ports with no Source                         ; 0       ; 0                                      ; 0                                ; 75               ; 0                                      ; 0                                                  ; 0                              ;
;     -- Output Ports with no Source                        ; 0       ; 0                                      ; 0                                ; 0                ; 0                                      ; 0                                                  ; 0                              ;
;     -- Input Ports with no Fanout                         ; 0       ; 0                                      ; 7                                ; 80               ; 1                                      ; 2                                                  ; 0                              ;
;     -- Output Ports with no Fanout                        ; 0       ; 0                                      ; 5                                ; 80               ; 0                                      ; 0                                                  ; 0                              ;
+-----------------------------------------------------------+---------+----------------------------------------+----------------------------------+------------------+----------------------------------------+----------------------------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                ;
+----------------------------------------------------------------------------------------+----------------------------------------+---------------+----------+--------------------------------------------+
; Name                                                                                   ; Partition                              ; Type          ; Location ; Status                                     ;
+----------------------------------------------------------------------------------------+----------------------------------------+---------------+----------+--------------------------------------------+
; ADC_CONVST                                                                             ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- ADC_CONVST                                                                      ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_CONVST~output                                                               ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; ADC_DIN                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- ADC_DIN                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_DIN~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; ADC_DOUT                                                                               ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- ADC_DOUT                                                                        ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- ADC_DOUT~input                                                                  ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; ADC_SCLK                                                                               ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- ADC_SCLK                                                                        ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ADC_SCLK~output                                                                 ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AS_L                                                                                   ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AS_L                                                                            ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AS_L~output                                                                     ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AUD_ADCDAT                                                                             ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- AUD_ADCDAT                                                                      ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- AUD_ADCDAT~input                                                                ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|AUD_ADCDAT                               ; speech_subsystem:speech_subsystem_inst ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AUD_ADCLRCK                                                                            ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- speech_subsystem:speech_subsystem_inst|AUD_ADCLRCK                              ; speech_subsystem:speech_subsystem_inst ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_ADCLRCK                                                                     ; speech_subsystem:speech_subsystem_inst ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|AUD_ADCLRCK~output                       ; speech_subsystem:speech_subsystem_inst ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AUD_BCLK                                                                               ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- speech_subsystem:speech_subsystem_inst|AUD_BCLK                                 ; speech_subsystem:speech_subsystem_inst ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_BCLK                                                                        ; speech_subsystem:speech_subsystem_inst ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|AUD_BCLK~output                          ; speech_subsystem:speech_subsystem_inst ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AUD_DACDAT                                                                             ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AUD_DACDAT                                                                      ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_DACDAT~output                                                               ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|AUD_DACDAT                               ; speech_subsystem:speech_subsystem_inst ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AUD_DACLRCK                                                                            ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- speech_subsystem:speech_subsystem_inst|AUD_DACLRCK                              ; speech_subsystem:speech_subsystem_inst ; Bidir Port    ; n/a      ;                                            ;
;     -- AUD_DACLRCK                                                                     ; speech_subsystem:speech_subsystem_inst ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|AUD_DACLRCK~output                       ; speech_subsystem:speech_subsystem_inst ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AUD_XCK                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AUD_XCK                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AUD_XCK~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|AUD_XCK                                  ; speech_subsystem:speech_subsystem_inst ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[0]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[0]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[0]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[10]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[10]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[10]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[11]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[11]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[11]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[12]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[12]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[12]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[13]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[13]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[13]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[14]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[14]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[14]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[15]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[15]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[15]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[16]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[16]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[16]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[17]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[17]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[17]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[18]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[18]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[18]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[19]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[19]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[19]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[1]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[1]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[1]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[20]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[20]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[20]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[21]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[21]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[21]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[22]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[22]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[22]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[23]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[23]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[23]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[24]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[24]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[24]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[25]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[25]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[25]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[26]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[26]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[26]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[27]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[27]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[27]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[28]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[28]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[28]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[29]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[29]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[29]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[2]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[2]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[2]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[30]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[30]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[30]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[31]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[31]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[31]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[3]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[3]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[3]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[4]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[4]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[4]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[5]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[5]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[5]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[6]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[6]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[6]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[7]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[7]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[7]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[8]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[8]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[8]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; AddressBus[9]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- AddressBus[9]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- AddressBus[9]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; CLOCK_50                                                                               ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- CLOCK_50                                                                        ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- CLOCK_50~input                                                                  ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; CPUClock                                                                               ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- CPUClock                                                                        ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- CPUClock~output                                                                 ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_ADDR[0]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[0]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[0]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[0]                   ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_ADDR[10]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[10]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[10]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[10]                  ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_ADDR[11]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[11]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[11]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[11]                  ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_ADDR[12]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[12]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[12]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[12]                  ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_ADDR[1]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[1]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[1]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[1]                   ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_ADDR[2]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[2]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[2]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[2]                   ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_ADDR[3]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[3]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[3]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[3]                   ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_ADDR[4]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[4]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[4]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[4]                   ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_ADDR[5]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[5]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[5]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[5]                   ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_ADDR[6]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[6]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[6]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[6]                   ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_ADDR[7]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[7]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[7]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[7]                   ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_ADDR[8]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[8]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[8]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[8]                   ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_ADDR[9]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_ADDR[9]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_ADDR[9]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_Addr[9]                   ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_BA[0]                                                                             ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[0]                                                                      ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[0]~output                                                               ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_BA[0]                     ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_BA[1]                                                                             ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_BA[1]                                                                      ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_BA[1]~output                                                               ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_BA[1]                     ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_CAS_N                                                                             ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CAS_N                                                                      ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CAS_N~output                                                               ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_CAS_L                     ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_CKE                                                                               ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CKE                                                                        ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CKE~output                                                                 ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_CKE_H                     ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_CLK                                                                               ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CLK                                                                        ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CLK~output                                                                 ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_CS_N                                                                              ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_CS_N                                                                       ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_CS_N~output                                                                ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_CS_L                      ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[0]                                                                             ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[0]                     ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[0]                                                                      ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[0]~output              ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[10]                                                                            ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[10]                    ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[10]                                                                     ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[10]~output             ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[11]                                                                            ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[11]                    ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[11]                                                                     ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[11]~output             ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[12]                                                                            ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[12]                    ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[12]                                                                     ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[12]~output             ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[13]                                                                            ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[13]                    ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[13]                                                                     ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[13]~output             ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[14]                                                                            ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[14]                    ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[14]                                                                     ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[14]~output             ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[15]                                                                            ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[15]                    ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[15]                                                                     ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[15]~output             ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[1]                                                                             ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[1]                     ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[1]                                                                      ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[1]~output              ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[2]                                                                             ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[2]                     ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[2]                                                                      ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[2]~output              ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[3]                                                                             ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[3]                     ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[3]                                                                      ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[3]~output              ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[4]                                                                             ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[4]                     ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[4]                                                                      ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[4]~output              ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[5]                                                                             ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[5]                     ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[5]                                                                      ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[5]~output              ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[6]                                                                             ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[6]                     ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[6]                                                                      ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[6]~output              ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[7]                                                                             ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[7]                     ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[7]                                                                      ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[7]~output              ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[8]                                                                             ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[8]                     ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[8]                                                                      ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[8]~output              ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_DQ[9]                                                                             ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[9]                     ; M68kDramController_Verilog:inst1       ; Bidir Port    ; n/a      ;                                            ;
;     -- DRAM_DQ[9]                                                                      ; M68kDramController_Verilog:inst1       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_DQ[9]~output              ; M68kDramController_Verilog:inst1       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_LDQM                                                                              ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_LDQM                                                                       ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_LDQM~output                                                                ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_RAS_N                                                                             ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_RAS_N                                                                      ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_RAS_N~output                                                               ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_RAS_L                     ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_UDQM                                                                              ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_UDQM                                                                       ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_UDQM~output                                                                ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DRAM_WE_N                                                                              ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DRAM_WE_N                                                                       ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DRAM_WE_N~output                                                                ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|SDram_WE_L                      ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[0]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[0]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[0]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[10]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[10]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[10]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[11]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[11]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[11]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[12]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[12]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[12]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[13]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[13]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[13]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[14]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[14]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[14]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[15]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[15]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[15]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[1]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[1]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[1]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[2]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[2]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[2]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[3]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[3]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[3]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[4]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[4]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[4]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[5]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[5]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[5]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[6]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[6]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[6]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[7]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[7]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[7]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[8]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[8]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[8]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusIn[9]                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusIn[9]                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusIn[9]~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[0]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[0]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[0]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[10]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[10]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[10]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[11]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[11]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[11]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[12]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[12]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[12]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[13]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[13]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[13]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[14]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[14]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[14]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[15]                                                                         ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[15]                                                                  ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[15]~output                                                           ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[1]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[1]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[1]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[2]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[2]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[2]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[3]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[3]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[3]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[4]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[4]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[4]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[5]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[5]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[5]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[6]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[6]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[6]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[7]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[7]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[7]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[8]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[8]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[8]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DataBusOut[9]                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DataBusOut[9]                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DataBusOut[9]~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DramDtack_L                                                                            ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DramDtack_L                                                                     ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DramDtack_L~output                                                              ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; DramRamSelect_H                                                                        ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- DramRamSelect_H                                                                 ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- DramRamSelect_H~output                                                          ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; Dtack_L                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- Dtack_L                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- Dtack_L~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; FPGA_I2C_SCLK                                                                          ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- FPGA_I2C_SCLK                                                                   ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- FPGA_I2C_SCLK~output                                                            ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- I2C_AV_Config:I2C_Configure_Audio_Chip|I2C_SCLK                                 ; I2C_AV_Config:I2C_Configure_Audio_Chip ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; FPGA_I2C_SDAT                                                                          ; Top                                    ; Bidir Port    ; n/a      ;                                            ;
;     -- I2C_AV_Config:I2C_Configure_Audio_Chip|I2C_SDAT                                 ; I2C_AV_Config:I2C_Configure_Audio_Chip ; Bidir Port    ; n/a      ;                                            ;
;     -- FPGA_I2C_SDAT                                                                   ; I2C_AV_Config:I2C_Configure_Audio_Chip ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- I2C_AV_Config:I2C_Configure_Audio_Chip|I2C_SDAT~output                          ; I2C_AV_Config:I2C_Configure_Audio_Chip ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX0[0]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[0]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[0]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX0[1]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[1]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[1]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX0[2]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[2]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[2]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX0[3]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[3]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[3]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX0[4]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[4]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[4]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX0[5]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[5]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[5]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX0[6]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX0[6]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX0[6]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX1[0]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[0]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[0]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX1[1]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[1]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[1]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX1[2]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[2]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[2]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX1[3]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[3]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[3]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX1[4]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[4]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[4]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX1[5]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[5]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[5]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX1[6]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX1[6]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX1[6]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX2[0]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[0]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[0]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX2[1]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[1]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[1]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX2[2]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[2]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[2]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX2[3]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[3]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[3]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX2[4]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[4]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[4]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX2[5]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[5]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[5]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX2[6]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX2[6]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX2[6]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX3[0]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[0]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[0]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX3[1]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[1]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[1]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX3[2]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[2]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[2]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX3[3]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[3]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[3]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX3[4]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[4]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[4]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX3[5]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[5]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[5]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX3[6]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX3[6]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX3[6]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX4[0]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[0]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[0]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX4[1]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[1]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[1]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX4[2]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[2]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[2]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX4[3]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[3]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[3]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX4[4]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[4]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[4]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX4[5]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[5]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[5]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX4[6]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX4[6]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX4[6]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX5[0]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[0]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[0]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX5[1]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[1]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[1]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX5[2]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[2]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[2]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX5[3]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[3]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[3]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX5[4]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[4]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[4]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX5[5]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[5]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[5]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; HEX5[6]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- HEX5[6]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- HEX5[6]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; IOSelect_H                                                                             ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- IOSelect_H                                                                      ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- IOSelect_H~output                                                               ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; IRQ2_L                                                                                 ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- IRQ2_L                                                                          ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IRQ2_L~input                                                                    ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; IRQ4_L                                                                                 ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- IRQ4_L                                                                          ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- IRQ4_L~input                                                                    ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; LEDR[0]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[0]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[0]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|LEDR[0]                                  ; speech_subsystem:speech_subsystem_inst ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; LEDR[1]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[1]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[1]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|LEDR[1]                                  ; speech_subsystem:speech_subsystem_inst ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; LEDR[2]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[2]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[2]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|LEDR[2]                                  ; speech_subsystem:speech_subsystem_inst ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; LEDR[3]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[3]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[3]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|LEDR[3]                                  ; speech_subsystem:speech_subsystem_inst ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; LEDR[4]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[4]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[4]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|LEDR[4]                                  ; speech_subsystem:speech_subsystem_inst ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; LEDR[5]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[5]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[5]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|LEDR[5]                                  ; speech_subsystem:speech_subsystem_inst ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; LEDR[6]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[6]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[6]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|LEDR[6]                                  ; speech_subsystem:speech_subsystem_inst ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; LEDR[7]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[7]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[7]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|LEDR[7]                                  ; speech_subsystem:speech_subsystem_inst ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; LEDR[8]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[8]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[8]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|LEDR[8]                                  ; speech_subsystem:speech_subsystem_inst ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; LEDR[9]                                                                                ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- LEDR[9]                                                                         ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- LEDR[9]~output                                                                  ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- speech_subsystem:speech_subsystem_inst|LEDR[9]                                  ; speech_subsystem:speech_subsystem_inst ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; RS232_RxData                                                                           ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- RS232_RxData                                                                    ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- RS232_RxData~input                                                              ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; RS232_TxData                                                                           ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- RS232_TxData                                                                    ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RS232_TxData~output                                                             ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; RW                                                                                     ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- RW                                                                              ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RW~output                                                                       ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; RamSelect_H                                                                            ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- RamSelect_H                                                                     ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RamSelect_H~output                                                              ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; ResetOut                                                                               ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- ResetOut                                                                        ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- ResetOut~output                                                                 ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;     -- Dram:b2v_inst2|M68kDramController_Verilog:inst1|ResetOut_L                      ; M68kDramController_Verilog:inst1       ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; Reset_L                                                                                ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- Reset_L                                                                         ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- Reset_L~input                                                                   ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; RomSelect_H                                                                            ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- RomSelect_H                                                                     ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- RomSelect_H~output                                                              ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; SW[0]                                                                                  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- SW[0]                                                                           ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[0]~input                                                                     ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; SW[1]                                                                                  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- SW[1]                                                                           ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[1]~input                                                                     ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; SW[2]                                                                                  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- SW[2]                                                                           ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[2]~input                                                                     ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; SW[3]                                                                                  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- SW[3]                                                                           ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[3]~input                                                                     ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; SW[4]                                                                                  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- SW[4]                                                                           ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[4]~input                                                                     ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; SW[5]                                                                                  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- SW[5]                                                                           ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[5]~input                                                                     ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; SW[6]                                                                                  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- SW[6]                                                                           ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[6]~input                                                                     ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; SW[7]                                                                                  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- SW[7]                                                                           ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[7]~input                                                                     ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; SW[8]                                                                                  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- SW[8]                                                                           ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[8]~input                                                                     ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; SW[9]                                                                                  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- SW[9]                                                                           ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- SW[9]~input                                                                     ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; TraceRequest_L                                                                         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- TraceRequest_L                                                                  ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- TraceRequest_L~input                                                            ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; UDS_L                                                                                  ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- UDS_L                                                                           ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- UDS_L~output                                                                    ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; altera_reserved_tck                                                                    ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                             ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                       ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; altera_reserved_tdi                                                                    ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                             ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                       ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; altera_reserved_tdo                                                                    ; Top                                    ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                             ; Top                                    ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                      ; Top                                    ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; altera_reserved_tms                                                                    ; Top                                    ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                             ; Top                                    ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                       ; Top                                    ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_clr             ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ena             ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_        ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_        ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_        ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_        ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_        ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_5_        ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_6_        ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_in_7_        ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_       ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_       ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_       ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_       ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_       ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_5_       ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_6_       ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_ir_out_7_       ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir  ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_raw_tck         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_tdi             ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_tdo             ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.b2v_inst16_inst3_altsyncram_component_auto_generated_mgl_prim2_usr1            ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_clr                    ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_ena                    ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_ir_in_0_               ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_ir_in_1_               ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_ir_in_2_               ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_ir_in_3_               ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_ir_out_0_              ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_ir_out_1_              ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_ir_out_2_              ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_ir_out_3_              ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_jtag_state_cdr         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_jtag_state_cir         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_jtag_state_e1dr        ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_jtag_state_sdr         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_jtag_state_tlr         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_jtag_state_udr         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_jtag_state_uir         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_raw_tck                ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_tdi                    ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_tdo                    ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.ltc2308_debug_inst_in_system_sources_probes_0_issp_impl_usr1                   ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_clr                                    ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_ena                                    ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_ir_in_0_                               ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_ir_in_1_                               ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_ir_in_2_                               ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_ir_in_3_                               ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_ir_out_0_                              ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_ir_out_1_                              ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_ir_out_2_                              ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_ir_out_3_                              ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_jtag_state_cdr                         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_jtag_state_cir                         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_jtag_state_e1dr                        ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_jtag_state_sdr                         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_jtag_state_tlr                         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_jtag_state_udr                         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_jtag_state_uir                         ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_raw_tck                                ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_tdi                                    ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_tdo                                    ; Top                                    ; Output Port   ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
; jtag.bp.u0_in_system_sources_probes_0_issp_impl_usr1                                   ; Top                                    ; Input Port    ; n/a      ;                                            ;
;                                                                                        ;                                        ;               ;          ;                                            ;
+----------------------------------------------------------------------------------------+----------------------------------------+---------------+----------+--------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Resource Usage Summary                                                                                              ;
+---------------------------------------------+---------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                 ;
+---------------------------------------------+---------------------------------------------------------------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 3496                                                                                  ;
;                                             ;                                                                                       ;
; Combinational ALUT usage for logic          ; 5062                                                                                  ;
;     -- 7 input functions                    ; 196                                                                                   ;
;     -- 6 input functions                    ; 1541                                                                                  ;
;     -- 5 input functions                    ; 951                                                                                   ;
;     -- 4 input functions                    ; 787                                                                                   ;
;     -- <=3 input functions                  ; 1587                                                                                  ;
;                                             ;                                                                                       ;
; Dedicated logic registers                   ; 2652                                                                                  ;
;                                             ;                                                                                       ;
; I/O pins                                    ; 195                                                                                   ;
; Total MLAB memory bits                      ; 0                                                                                     ;
; Total block memory bits                     ; 2903104                                                                               ;
;                                             ;                                                                                       ;
; Total DSP Blocks                            ; 0                                                                                     ;
;                                             ;                                                                                       ;
; Total PLLs                                  ; 3                                                                                     ;
;     -- PLLs                                 ; 3                                                                                     ;
;                                             ;                                                                                       ;
; Maximum fan-out node                        ; ClockGen:b2v_inst7|ClockGen_0002:clockgen_inst|altera_pll:altera_pll_i|outclk_wire[2] ;
; Maximum fan-out                             ; 1433                                                                                  ;
; Total fan-out                               ; 38157                                                                                 ;
; Average fan-out                             ; 4.45                                                                                  ;
+---------------------------------------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+----------------------------------------------------------+
; Name                                                                                                                                                                          ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+----------------------------------------------------------+
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_0|altsyncram_lvj1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272    ; None                                                     ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_high_rtl_1|altsyncram_lvj1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272    ; None                                                     ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_0|altsyncram_lvj1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272    ; None                                                     ;
; M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|altsyncram:regfile_low_rtl_1|altsyncram_lvj1:auto_generated|ALTSYNCRAM                                                ; AUTO ; Simple Dual Port ; 17           ; 16           ; 17           ; 16           ; 272    ; None                                                     ;
; OnChipROM16KWords:b2v_inst16|OnChipRom16KWord:inst3|altsyncram:altsyncram_component|altsyncram_fvl1:auto_generated|altsyncram_1kn2:altsyncram1|ALTSYNCRAM                     ; AUTO ; True Dual Port   ; 16384        ; 16           ; 16384        ; 16           ; 262144 ; ./Programs/DebugMonitorCode/M68kdebugmonitor.mif         ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst3|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst4|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst5|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst3|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                 ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                                     ;
; OnChipRam256kbyte:b2v_inst6|SramBlock_32KWord:inst|Ram32kByte:inst4|altsyncram:altsyncram_component|altsyncram_2a04:auto_generated|ALTSYNCRAM                                 ; AUTO ; Single Port      ; 32768        ; 8            ; --           ; --           ; 262144 ; None                                                     ;
; speech_subsystem:speech_subsystem_inst|phonemes_rom:phonemes_rom_inst|altsyncram:altsyncram_component|altsyncram_emf1:auto_generated|ALTSYNCRAM                               ; AUTO ; ROM              ; 65536        ; 8            ; --           ; --           ; 524288 ; phoneme.mif                                              ;
; speech_synthesizer_wrapper:speech_synthesizer_inst|speech_instruction_memory:speech_instruction_memory_inst|altsyncram:memory_rtl_0|altsyncram_ppe1:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; 1024         ; 20           ; --           ; --           ; 20480  ; db/MC68K.ram0_speech_instruction_memory_4f20f210.hdl.mif ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+----------------------------------------------------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 Patches 0.18std SJ Standard Edition
    Info: Processing started: Mon Jan 31 13:28:04 2022
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off MC68K -c MC68K --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "I2C_AV_Config:I2C_Configure_Audio_Chip" File: C:/ubc/yair-ubc.cpen412/final_project/MC68K.v Line: 413
Info (35007): Using synthesis netlist for partition "M68kDramController_Verilog:inst1"
Info (35007): Using synthesis netlist for partition "speech_subsystem:speech_subsystem_inst" File: C:/ubc/yair-ubc.cpen412/final_project/MC68K.v Line: 403
Info (35007): Using synthesis netlist for partition "speech_synthesizer_wrapper:speech_synthesizer_inst" File: C:/ubc/yair-ubc.cpen412/final_project/MC68K.v Line: 360
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35002): Resolved and merged 6 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 20 node(s), including 0 DDIO, 3 PLL, 0 transceiver and 0 LCELL
Info (35048): Found 7 ports with constant drivers. For more information, refer to the Partition Merger report
Info (35047): Found 15 ports with no fan-out. For more information, refer to the Partition Merger report
Warning (35016): Found partition port(s) not driving logic, possibly wasting area
    Warning (35018): Partition port "Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[27]", driven by node "M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|address[27]~0", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project/TG68_fast.vhd Line: 78
    Warning (35018): Partition port "Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[26]", driven by node "M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|address[26]~1", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project/TG68_fast.vhd Line: 78
    Warning (35018): Partition port "Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[30]", driven by node "M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|address[30]~6", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project/TG68_fast.vhd Line: 78
    Warning (35018): Partition port "Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[29]", driven by node "M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|address[29]~7", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project/TG68_fast.vhd Line: 78
    Warning (35018): Partition port "Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[28]", driven by node "M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|address[28]~8", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project/TG68_fast.vhd Line: 78
    Warning (35018): Partition port "Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[31]", driven by node "M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|address[31]~9", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project/TG68_fast.vhd Line: 78
    Warning (35018): Partition port "Dram:b2v_inst2|M68kDramController_Verilog:inst1|Address[0]", driven by node "M68000CPU:b2v_inst17|TG68:inst|TG68_fast:TG68_fast_inst|address[0]~10", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project/TG68_fast.vhd Line: 78
    Warning (35018): Partition port "speech_synthesizer_wrapper:speech_synthesizer_inst|rst", driven by node "~GND", does not drive logic
    Warning (35018): Partition port "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[0]", driven by node "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[0]~reg0", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project/M68kDramController_Verilog.v Line: 197
    Warning (35018): Partition port "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[1]", driven by node "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[1]~reg0", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project/M68kDramController_Verilog.v Line: 197
    Warning (35018): Partition port "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[2]", driven by node "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[2]~reg0", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project/M68kDramController_Verilog.v Line: 197
    Warning (35018): Partition port "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[3]", driven by node "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[3]~reg0", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project/M68kDramController_Verilog.v Line: 197
    Warning (35018): Partition port "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[4]", driven by node "Dram:b2v_inst2|M68kDramController_Verilog:inst1|DramState[4]~reg0", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project/M68kDramController_Verilog.v Line: 197
    Warning (35018): Partition port "speech_synthesizer_wrapper:speech_synthesizer_inst|phoneme_speech_finish", driven by node "speech_subsystem:speech_subsystem_inst|~GND", does not drive logic
    Warning (35018): Partition port "speech_subsystem:speech_subsystem_inst|AUD_ADCDAT", driven by node "AUD_ADCDAT~input", does not drive logic File: C:/ubc/yair-ubc.cpen412/final_project/MC68K.v Line: 46
Warning (21074): Design contains 3 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "SW[8]" File: C:/ubc/yair-ubc.cpen412/final_project/MC68K.v Line: 9
    Warning (15610): No output dependent on input pin "SW[9]" File: C:/ubc/yair-ubc.cpen412/final_project/MC68K.v Line: 9
    Warning (15610): No output dependent on input pin "AUD_ADCDAT" File: C:/ubc/yair-ubc.cpen412/final_project/MC68K.v Line: 46
Info (21057): Implemented 7215 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 21 input pins
    Info (21059): Implemented 158 output pins
    Info (21060): Implemented 20 bidirectional pins
    Info (21061): Implemented 6578 logic cells
    Info (21064): Implemented 434 RAM segments
    Info (21065): Implemented 3 PLLs
Info: Quartus Prime Partition Merge was successful. 0 errors, 21 warnings
    Info: Peak virtual memory: 4801 megabytes
    Info: Processing ended: Mon Jan 31 13:28:07 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


