$date
	Sun Apr 06 19:39:26 2025
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module AStrA_tb $end
$var wire 4 ! t_Q [3:0] $end
$var reg 1 " t_Y $end
$var reg 1 # t_clk $end
$var reg 1 $ t_rst $end
$scope module dut $end
$var wire 1 " Y $end
$var wire 1 # clk $end
$var wire 1 $ rst $end
$var parameter 4 % S0 $end
$var parameter 4 & S1 $end
$var parameter 4 ' S2 $end
$var parameter 4 ( S3 $end
$var parameter 4 ) S4 $end
$var parameter 4 * S5 $end
$var parameter 4 + S6 $end
$var parameter 4 , S7 $end
$var reg 4 - Q [3:0] $end
$var reg 4 . next_state [3:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
b1111 ,
b1101 +
b1011 *
b1001 )
b111 (
b101 '
b11 &
b1 %
$end
#0
$dumpvars
b1111 .
b1 -
0$
0#
0"
b1 !
$end
#5
1#
#10
0#
1$
#15
b1101 .
b1111 !
b1111 -
1#
#20
0#
#25
b1011 .
b1101 !
b1101 -
1#
#30
0#
#35
b1001 .
b1011 !
b1011 -
1#
#40
0#
#45
b111 .
b1001 !
b1001 -
1#
#50
0#
#55
b101 .
b111 !
b111 -
1#
#60
0#
#65
b11 .
b101 !
b101 -
1#
#70
0#
#75
b1 .
b11 !
b11 -
1#
#80
0#
#85
b1111 .
b1 !
b1 -
1#
#90
0#
#95
b1101 .
b1111 !
b1111 -
1#
#100
b1 .
0#
1"
#105
b11 .
b1 !
b1 -
1#
#110
0#
#115
b101 .
b11 !
b11 -
1#
#120
0#
#125
b111 .
b101 !
b101 -
1#
#130
0#
#135
b1001 .
b111 !
b111 -
1#
#140
0#
#145
b1011 .
b1001 !
b1001 -
1#
#150
0#
#155
b1101 .
b1011 !
b1011 -
1#
#160
0#
#165
b1111 .
b1101 !
b1101 -
1#
#170
0#
#175
b1 .
b1111 !
b1111 -
1#
#180
0#
#185
b11 .
b1 !
b1 -
1#
#190
0#
