#Substrate Graph
# noVertices
40
# noArcs
128
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 1347 1347 1
2 37 37 0
3 125 125 0
4 100 100 0
5 125 125 0
6 591 591 1
7 785 785 1
8 279 279 1
9 1090 1090 1
10 450 450 1
11 279 279 1
12 37 37 0
13 150 150 0
14 37 37 0
15 298 298 1
16 473 473 1
17 150 150 0
18 450 450 1
19 450 450 1
20 37 37 0
21 298 298 1
22 424 424 1
23 37 37 0
24 424 424 1
25 847 847 1
26 150 150 0
27 336 336 0
28 37 37 0
29 336 336 0
30 336 336 0
31 279 279 1
32 455 455 1
33 186 186 1
34 150 150 0
35 37 37 0
36 279 279 1
37 37 37 0
38 37 37 0
39 542 542 1
# Arcs: idS idT delay bandwidth
0 1 4 37
1 0 4 37
1 2 2 37
2 1 2 37
1 3 1 75
3 1 1 75
1 5 1 75
5 1 1 75
1 6 7 156
6 1 7 156
1 7 1 250
7 1 1 250
1 9 7 250
9 1 7 250
1 12 4 37
12 1 4 37
1 14 4 37
14 1 4 37
1 18 1 125
18 1 1 125
1 30 10 112
30 1 10 112
1 39 7 156
39 1 7 156
3 4 1 50
4 3 1 50
4 5 3 50
5 4 3 50
6 15 40 93
15 6 40 93
6 21 4 93
21 6 4 93
6 36 1 93
36 6 1 93
6 25 1 156
25 6 1 156
7 8 1 93
8 7 1 93
7 11 1 93
11 7 1 93
7 17 1 75
17 7 1 75
7 23 4 37
23 7 4 37
7 37 4 37
37 7 4 37
7 18 6 125
18 7 6 125
7 26 5 75
26 7 5 75
8 16 2 93
16 8 2 93
8 39 2 93
39 8 2 93
9 10 1 125
10 9 1 125
9 21 40 93
21 9 40 93
9 31 1 93
31 9 1 93
9 19 3 125
19 9 3 125
9 25 3 218
25 9 3 218
9 36 2 93
36 9 2 93
9 15 2 93
15 9 2 93
10 13 40 75
13 10 40 75
10 25 1 125
25 10 1 125
10 32 4 125
32 10 4 125
11 16 2 93
16 11 2 93
11 39 5 93
39 11 5 93
13 19 40 75
19 13 40 75
15 27 7 112
27 15 7 112
16 20 1 37
20 16 1 37
16 22 2 125
22 16 2 125
16 24 2 125
24 16 2 125
17 39 1 75
39 17 1 75
18 26 4 75
26 18 4 75
18 39 6 125
39 18 6 125
19 32 9 125
32 19 9 125
19 25 4 125
25 19 4 125
21 27 1 112
27 21 1 112
22 29 21 112
29 22 21 112
22 30 2 112
30 22 2 112
22 34 4 75
34 22 4 75
24 34 2 75
34 24 2 75
24 29 5 112
29 24 5 112
24 30 7 112
30 24 7 112
25 28 15 37
28 25 15 37
25 36 1 93
36 25 1 93
25 31 5 93
31 25 5 93
27 32 9 112
32 27 9 112
29 33 6 112
33 29 6 112
31 32 40 93
32 31 40 93
33 35 1 37
35 33 1 37
33 38 8 37
38 33 8 37
