[AZBUKA_325]
//
// Файл параметров инициализации для AZBUKA_325,
//

//
// Режим проверки модуля
//
SysTestMode=0			// 0 - Режим работы с АЦП, ЦАП и синхронизатором
				// 1 - Режим работы с LTC2991
				// 2 - Режим работы с FPGA UART
				// 3 - Режим проверки синхронизатора
				// 4 - Режим ввода данных из АЦП в MSM C6678

//
// Тактирование
//
SysRefClockSource=0		// Источник опорной частоты PLL: 0 - внутренний, 1-внешний
SysSamplingRate=1000000000.0	// Частота дискретизации (Гц). (1000 МГц)

//
// Параметры для АЦП
//
AdcCycle=0			// Циклический режим ввода в буфер: 0 - однократный, 1 - циклический
AdcDaqIntoMemory=1		// Сбор данных в память: 0-сразу в HOST, 1-сбор в память FPGA
AdcSamplesPerChannel=16384	// Число собираемых отсчётов на канал при сборе не в память модуля,
AdcMemSamplesPerChan=32768	// Число собираемых отсчётов на канал для сбора в память
AdcTest=0			// 1 - работа в тестовом режиме
AdcBias0=0			// Смещение 0 АЦП0: -255..255
AdcBias1=0			// Смещение 0 АЦП1: -255..255

//
// Управление стартом АЦП
//
AdcStartBaseSource=4		// Базовый источник старта: 0 - программный, 1 - разъем EXT_SYNC, 3 - тетрада ЦАП, 4 - сигнал syncAdc, 5 - сигнал syncDac
AdcStartBaseInverting=1		// Инверсия базового источника старта: 0-нет, 1-есть
AdcStartMode=1			// Тип старта: 1 – тригерный, 0 – потенциальный
AdcStopSource=0			// Базовый источник останова при тригерном старте, 0 - программный, 12 - кадровый режим
AdcStopInverting=0		// Инверсия базового источника останова: 0-нет, 1-есть
AdcEnableCnt=0			// Разрешение работы счетчика для кадрового режима 0 - обычный, 1 - кадровый
AdcCnt1=8192			// Счетчик собираемых данных в одном кадре (число отсчетов = 4 * AdcCnt1)

//
// Параметры для ЦАП
//
DacCycle=1			// 0 - one time, 1 - cycling
DacTest=0			// 1- работа в тестовом режиме
DacSignalFreqHz=102000000.0	// базовая частота (Гц) для формирования сигнала
DacAmplitude0=32760		// амплитуда для формирования сигнала канала 0 (0..32767)
DacSamplesPerChannel=1024	// Число отсчётов ЦАП на канал

//
// Управление стартом ЦАП
//
DacStartBaseSource=0		// Базовый источник старта: 0 - программный, 1 - разьем EXT_SYNC, 2 - тетрада АЦП, 4 - сигнал syncAdc, 5 - сигнал syncDac
DacStartBaseInverting=1		// Инверсия базового источника старта: 0-нет, 1-есть
DacStartMode=1			// Тип старта: 1 – тригерный, 0 – потенциальный
DacStopSource=0			// Базовый источник останова при тригерном старте
DacStopInverting=0		// Инверсия базового источника останова: 0-нет, 1-есть
DacRestart=0			// 1 - режим автоматического перезапуска ЦАП
DacSincScale=1			// 1 - режим коррекции характеристики ЦАП sin(x)/x

//
// Управление каналами DMA и размерами буферов данных
//
dmaChannel=0x0			// Номер канала DMA испльзуемого для ввода данных АЦП
dmaBlockSize=0x100000		// Размер одного блока данных в составном буфере DMA
dmaBlockCount=0x10		// Количество блоков данных в составном буфере DMA
dmaBuffersCount=1		// Количество составных буферов, записываемых в FPGA DDR
dmaMemoryType=0			// тип памяти DMA: 0 - выделяет библиотека (опт. 64МБ), 1 - системная (драйвер опт. 4МБ), 2 - выделяет пользователь (не поддерж.)

//
// Управление параметрами синхронизатора
//
syncCycle=1			// Режим работы синхронизатора 0-однократный запуск от внешнего сигнала SYNC, 1-циклический непрерывный 
Tcycle=1263225		// Период работы в циклическом режиме 0 - 2^32 - 1 (шаг 1/250 МГц)
Tdelay=0			// Общая задержка стробов [0..65533]
deltaAdc=0			// Задержка строба АЦП [0..65533]
deltaDac=0			// Задержка строба ЦАП [0..65533]
delta_A=0			// Задержка строба А [0..65533]
width_A=5			// Длительность строба А [0..65533]
delta_B=0			// Задержка строба B [0..65533]
width_B=5			// Длительность строба B [0..65533]
delta_C=0			// Задержка строба C [0..65533]
width_C=5			// Длительность строба C [0..65533]
delta_D=0			// Задержка строба D [0..65533]
width_D=5			// Длительность строба D [0..65533]
