
### 반가산기(Half Adder)

![[Pasted image 20250629172308.png]]
반가산기는 하나의 AND 게이트와 XOR 게이트로 이루어진 가산 회로이다.
두 가지의 입력을 받아 서로 더한 후 결과값과, 오버플로우가 생기면 그것을 캐리로 올려준다.

| **INPUT_A** | **INPUT_B** | **OUTPUT** | **CARRY** |
|:-----------:|:-----------:|:----------:|:---------:|
|      0      |      0      |     0      |     0     |
|      0      |      1      |     1      |     0     |
|      1      |      0      |     1      |     0     |
|      1      |      1      |     0      |     1     |
*반가산기의 진리표*

Schematic을 보면 A, B 입력이 모두 각 AND, XOR 게이트의 입력에 하나씩 입력된다.

AND 게이트의 특성상 **하나의 입력이 1이면, _다른 입력값이 그대로 출력_** 되기 때문에 A, B 두 입력 모두 1일때만 출력인 Carry가 1이 된다.
XOR 게이트의 특성상 A, B 입력 **둘 중 _하나의 값만 1일때_ 1을 출력한다.**
때문에 A, B 두 입력 중 하나만 1일때 결과값인 Sum에 1을 출력한다.



### 전가산기(Full Adder)

![[Pasted image 20250630101109.png]]


![[Pasted image 20250630090223.png]]

![[Pasted image 20250630101152.png]]
전가산기는 2개의 AND 게이트, 2개의 XOR 게이트, 1개의 OR 게이트로 이루어진 회로이다.
반가산기처럼 두 개의 입력을 받지만, Carry 입력이 추가되어 다단 비트 연산이 가능하다.

| **INPUT_A** | **INPUT_B** | **C_IN** | **SUM** | **C_OUT** |
| :---------: | :---------: | :------: | :-----: | :-------: |
|      0      |      0      |    0     |    0    |     0     |
|      0      |      0      |    1     |    1    |     0     |
|      0      |      1      |    0     |    1    |     0     |
|      0      |      1      |    1     |    0    |     1     |
|      1      |      0      |    0     |    1    |     0     |
|      1      |      0      |    1     |    0    |     1     |
|      1      |      1      |    0     |    0    |     1     |
|      1      |      1      |    1     |    1    |     1     |
*전가산기의 진리표*

A, B, C_in 입력이 들어오면 A와 B의 XOR 연산을 진행하여 결과값을 두번째 XOR 입력으로 들어간다.
만약 A, B 연산 결과에 캐리가 있으면 OR 입력으로 들어간다.
첫번째 A와 B XOR 연산의 결과값과 C_in을 두번째 XOR에서 연산을 진행한 후 결과값인 Sum을 나타내고 Carry가 있으면 OR 입력으로 들어간다.
이후 C_in과 두번째 XOR의 캐리를 서로 OR 연산을 해 최종 캐리값인 C_out으로 출력한다.




### 멀티플렉서, 디멀티플렉서(MUX, DEMUX)

![[Pasted image 20250630123921.png]]
멀티플렉서는 여러개의 입력 중 하나를 선택해서 내보내는 역할을 한다.
디멀티플렉서는 하나의 입력을 받아서 여러 출력선 중 하나를 선택해 출력하는 역할을 한다.

```verilog title:"Mux_4bit_example"
module mux_4_1(
    input [3:0] d,
    input [1:0] s,
    output f
    );
    
    assign f = d[s];
    
endmodule
```

```verilog title:"Demux_4bit_example"
module demux_1_4(
    input d,
    input [1:0] s,
    output [3:0] f
    );
    
    assign f= (s == 2'b00) ? {3'b000, d} :
              (s == 2'b01) ? {2'b00, d, 1'b0} :
              (s == 2'b00) ? {1'b0, d, 2'b00} : {d, 3'b000};
              // ? 좌측이 참이면 : 좌측 값이 f에 입력, 거짓이면 우측 값 입력.               
    
endmodule
```

```verilog title:"Mux_Demux_4bit_example"
module mux_demux_test(
    input [3:0] d,
    input [1:0] mux_s,
    input [1:0] demux_s,
    output [3:0] f
    );
    
    wire mux_f;
    
    mux_4_1 mux_4( .d(d), .s(mux_s), .f(mux_f) );
    demux_1_4 demux4( .d(mux_f), .s(demux_s), .f(f) );
endmodule
```
_먹스,디먹스 예제 코드_



### 인코더, 디코더(Encoder, Decoder)

![[Pasted image 20250630131558.png]]
