# 要点

**计算机的基本组成、总线分类、总线判优控制、存储器、CPU与存储器的连接、存储器的校验、汉明码、程序中断、屏蔽字、加减运算、溢出判断、定点表示、寻址、指令周期**

---

# 计算机的基本组成

> I/O设备、控制器、运算器、存储器

I/O设备：略

控制器：程序计数器PC、指令寄存器IR、控制单元CU

运算器：累加器ACC、乘商寄存器MQ、操作数寄存器X

存储器：地址寄存器MAR、数据寄存器MDR

---

# 总线

## 总线分类

> 片内总线、系统总线（数据总线、地址总线、控制总线）、通信总线

## 总线判优控制

1. **链式查询**：只需要很少几根线就可以按一定优先次序实现总线控制，并且很容易扩充设备，但对电路故障敏感，且优先级别低的设备难以获取请求。
2. **定时器计数查询**：对电路故障不如链式查询方式敏感，但增加了控制线（设备地址）数，控制也比较复杂。
3. **独立请求方式**：响应速度快，优先次序控制灵活（通过程序改变），但控制线数量多，总线控制更复杂。

---

# 存储器

## 主存储器

### 1.主存的基本组成

![1747133291241](image/计算机组成原理/1747133291241.png)

### 2.主存与CPU的联系

![1747133341725](image/计算机组成原理/1747133341725.png)

当要从存储器读出某一信息字时，首先由CPU将该字的地址送到MAR，经地址总线送至主存、然后发出读命令。主存接到读命令后，将该信息送至MDR。

若要向主存存入一个信息字时，首先CPU将该字所在的主存单元的地址经MAR送到地址总线，并将信息字送入MDR，然后向主存发出写命令，主存接到写命令后，便将数据线上的信息写入对应地址线指出的主存单元中。

### 3.主存中存储单元地址的分配

![1747133660777](image/计算机组成原理/1747133660777.png)

### 4.主存的技术指标

（1）**存储容量**：主存存放二进制代码的总数量

（2）**存储速度**：存取时间（存储器的访问时间），存取周期（连续两次独立的存储器操作所需的最小时间间隔）

（3）**存储器的带宽**：位/秒


## 存储器与CPU的连接

### 1.位扩展（增加存储字长）

使用不同的存储芯片并行连接不同的**数据**线

![1747133947993](image/计算机组成原理/1747133947993.png)

### 2.子扩展（增加存储字的数量）

使用不同的存储芯片并行连接不同的**地址**线

![1747134037202](image/计算机组成原理/1747134037202.png)

> **注意**：读/写线的连接、片选线的连接

## 存储器的校验
![1747134451292](image/计算机组成原理/1747134451292.png)

>**编码的最小距离**：任意两组合法代码之间**二进制为数的最少差异**

编码的纠错、检错能力与编码的最小距离有关

$$
L-1=D+C(D \geq C)
$$
其中，L为编码的最小距离，D为检测错误的为数，C为纠正错误的位数

### 汉明码

1.对于 $n$ 位数据，需要 $k$ 位校验位，满足
$$
2^k \geq n+k+1 \tag{1}
$$

2.检测位的位置满足
$$
2^i (i=0,1,2,3,\dots) \quad 1,2,4,8,\dots
$$

3.检测位的取值与该位所在的检测小组中承担的奇偶校验任务有关，第 $i$ 个检验位负责检验所有二进制位置中第 $i$ 为1的位

**各检测位 $C_i$ 所承担的检测小组为**

$C_1$ 检测的 $g_1$ 小组包含第1，3，5，7，9，11,...位置的二进制编码为X…XXX1

$C_2$ 检测的 $g_2$ 小组包含第2，3，6，7，10，11,...位置的二进制编码为X…XX1X

$C_4$ 检测的 $g_3$ 小组包含第4，5，6，7，12，13,...位置的二进制编码为X…X1XX

$C_8$ 检测的 $g_4$ 小组包含第8，9，10，11，12，13，14,15，24,...位置的二进制编码为X…1XXX

**偶校验**：
每个校验位确保它所负责检验的所有位中"1"的个数为偶数
当某一位发生错误时，对应的校验位计算结果将变为奇数

**奇校验**：
每个校验位确保它所负责检验的所有位中"1"的个数为奇数
当某一位发生错误时，对应的校验位计算结果将变为偶数

**配置示例**：求0101按偶检验配置的汉明码

解：

$n=4$ ，根据公式 (1) 可知，取 $k=3$
$$
\begin{array}{c|c|c|c|c|c|c|c}
\hline
\text{二进制序号} & \text{1} & \text{2} & \text{3} & \text{4} & \text{5} & \text{6} & \text{7} \\
\hline
C_i & C_1 & C_2 & C_3 & C_4 & C_5 & C_6 & C_7 \\
\hline
\text{值} & \mathbf{0} & \mathbf{1} & 0 & \mathbf{0} & 1 & 0 & 1 \\
\hline
\end{array}
$$

$$
C_1=C_3\oplus C_5\oplus C_7=0\\
C_2=C_3\oplus C_6\oplus C_7=1\\
C_4=C_5\oplus C_6\oplus C_7=0\\
$$

**纠错示例**：已知接收到的汉明码为0100111。（按配偶原则配置）试问要求传送的信息。

解：
$$
\begin{array}{c|c|c|c|c|c|c|c}
\hline
\text{二进制序号} & \text{1} & \text{2} & \text{3} & \text{4} & \text{5} & \text{6} & \text{7} \\
\hline
C_i & C_1 & C_2 & C_3 & C_4 & C_5 & C_6 & C_7 \\
\hline
\text{值} & 0 & 1 & 0 & 1 & 1 & 1 & 1 \\
\hline
\end{array}
$$

$$
P_1=C_1\oplus C_3\oplus C_5\oplus C_7 =0\\
P_2=C_2\oplus C_3\oplus C_6\oplus C_7 =1\\
P_4=C_4\oplus C_5\oplus C_6\oplus C_7 =1\\
$$

$P_4P_2P_1=110$,故第六位出错，纠正为0100101,求传送的信息即为0100101。

## 高速缓存存储器

为避免CPU空等待的现象（I/O设备向主存请求的级别高于CPU），同时为解决CPU和主存（DRAM）的速度差异，利用**程序访问的局部性原理**，提出了Cache高速缓存存储器。

Cache由SRAM制成。

### Cache的工作原理
![1747656198126](image/计算机组成原理/1747656198126.png)
将主存和Cache都分为若干个块，每块大小均相同，都为 $B$ 个字

当CPU欲访问主存某字时
1. 若所需要的字已在Cache中，即可直接访问Cache（Cache命中）
2. 若不在，此时需将该字所在的主存整个字块一次性调入Cache中（Cache不命中）

由于缓存的块数 $C$ 远小于主存的块数 $M$，因此，一个缓存块不能唯一地、永久地对应一个主存块，故每个缓存块需设一个标记，用来表示当前存放的是哪一个主存块，该标记的内容相当于主存的编号。

### Cache命中率
Cache的容量与块长是影响Cache效率的重要因素，通常用“命中率”来衡量Cache的效率。**命中率是指CPU要访问的信息已在Cache中的比率**。

在一个程序执行期间，设 $N_c$ 为访问Cache的命中次数，$N_m$ 为访问主存的总次数，则命中率为
$$
h=\frac{N_c}{N_c+N_m}
$$

设 $t_c$ 为命中时的Cache访问时间，$t_m$ 为未命中时的主存访问时间，$1-h$ 表示未命中率，则Cache-主存系统的平均访问时间 $t_a$ 为
$$
t_a=ht_c+(1-h)t_m
$$

用 $e$ 表示访问效率，则有
$$
e=\frac{t_c}{t_a} \times 100\%=\frac{t_c}{ht_c+(1-h)t_m} \times 100\%
$$

### Cache的基本结构
![1747656971800](image/计算机组成原理/1747656971800.png)

### Cache-主存地址映射
**由主存地址映射到Cache地址称为地址映射**，主要分为三种映射方式，直接映射、全相连组映射和组相连映射
1. **直接映射**：标记+Cache行号+块内地址
2. **全相连组映射**：标记+块内地址
3. **组相连映射**：标记+组号+块内地址