体系结构考试题型
判断题
10\*1
单选题
15\*2
大题目
3,4,5规模较小 问答、简单计算()
6,7,8相对复杂，计算分析(比如给个系统配置，去分析性能)





实验：不太会考（不会考：traceroute、新指令、添加延时槽等类型

non-blocking cache 必考

那个访存图必考

page table：“考试就不是很涉及”

RAID6：“以前考过”（bk一带而过，必不考）

Server Model：“这个了解一下，我们考试还是以关注重点内容为主”

cache一致性：“即使考的话”

<u>13的状态转移图感觉要考</u>

Coherence Miss：“这次没涉及到”



The *delayed branch* means that the instruction following the *branch* is always executed before the PC is modified to perform the *branch*.

Example:

```assembly
Loop:   SUB R3, R3, R1
        BNEZ R3 LOOP
        SW R3, 0(R5)
        SW R4, 0(R6)
```



为什么大小为N的DM（N/B个block）的miss率和大小为N/2的2-way（N/4B个set，每个set 2 block）一样？

假设物理空间a bytes, 块大小b bytes，则

* dm_mr = 1 / [(a/b) / (N/b)] = N / a
* sa_mr = 2 / [(a/b) / (N/(4b))] = N / (2a)

> 轩总 18:19:03
> 我不知道你懂我意思没，假设DM有4个block，那么我们求Index就除以4取模；这时候如果2-way组相连，就是只有一个set,每个set2个block，但我们求index就是除以1取模，也就是全都放进去
>
> 轩总 18:19:27
> 那DM的每个block对应n/4个tag
>
> 轩总 18:19:35
> SET对应N个
>
> 轩总 18:19:39
> 按你这么说的话
>
> 轩总 18:20:13
> 你不能分母在按照set的数目算，分子又按照block啊
>
> 轩总 18:20:33
> 分子也按照set啊，一个set对应多少tag
>
> 轩总 18:21:02
> 我其实也蛮晕的