# VLSI 教學講義 第六章：互連與信號完整性

> **適用對象**：零基礎入門，電機/電子系大學部至研究所
> **重要度**：先進製程中互連延遲已超過閘極延遲，是實際設計的關鍵瓶頸

---

## 🔰 本章基礎觀念（零基礎必讀）

### 為什麼要學互連？

在早期製程（≥ 180nm），延遲主要來自**電晶體閘極**。但在先進製程（≤ 65nm）：

```
延遲占比（概略）：
  ┌──────────────────────────────────┐
  │  180nm:  [閘極延遲 70%] [互連 30%] │
  │   65nm:  [閘極 50%] [互連 50%]     │
  │    7nm:  [閘極 30%] [互連 70%]     │
  └──────────────────────────────────┘
```

> **現代 IC 設計，互連比電晶體更重要！**

---

## 一、互連（Interconnect）建模

### 1.1 電阻 R

金屬線的電阻：

```
┌─────────────────────────────┐
│  R = ρ · L / (W · t)        │
│                             │
│  或用方塊電阻：R = R□ · L/W  │
└─────────────────────────────┘
```

| 參數 | 意義 | 單位 |
|------|------|------|
| ρ | 電阻率（Resistivity） | Ω·cm |
| L | 線長 | μm |
| W | 線寬 | μm |
| t | 線厚 | μm |
| R□ = ρ/t | 方塊電阻（Sheet Resistance） | Ω/□ |

**常見金屬的方塊電阻**：

| 金屬層 | 材料 | 典型 R□ |
|--------|------|---------|
| 局部互連（M1-M2） | 銅（Cu） | 0.05~0.1 Ω/□ |
| 中間層（M3-M5） | 銅 | 0.03~0.05 Ω/□ |
| 全域層（頂層金屬） | 銅/鋁 | 0.01~0.03 Ω/□ |
| 多晶矽（Poly） | 摻雜矽 | 5~20 Ω/□ |

> **趨勢**：先進製程線寬縮小 → R□ 增大 → 互連電阻成為嚴重問題
> - 散射效應（Scattering）和晶界效應使電阻率急劇上升
> - TSMC 5nm 以下考慮使用鈷（Co）或釕（Ru）取代銅

### 1.2 電容 C

互連電容有三個主要來源：

```
          相鄰金屬線
           ↓     ↓
    ═══════╤═════╤═══════  ← 上層金屬
           │Cc   │Cc
    ───────┤─────┤───────  ← 目標金屬線
      Cf ↗ │Cpp  │ ↖ Cf
    ═══════╧═════╧═══════  ← 下層金屬/基板

    Cpp = 平行板電容 (Parallel Plate)
    Cf  = 邊緣電容 (Fringing Capacitance)
    Cc  = 耦合電容 (Coupling Capacitance)
```

#### (a) 平行板電容

```
Cpp = ε₀ · εr · W · L / d

其中 d = 介電層厚度
```

#### (b) 邊緣電容（Fringing Capacitance）

電場不只在正下方，還會從金屬線的**邊緣**繞出。
在線寬很小時（先進製程），Cf 可能比 Cpp **還大**。

#### (c) 耦合電容（Coupling Capacitance）

相鄰金屬線之間的電容。是造成**串擾（Crosstalk）**的主因。

```
Cc ∝ ε · t · L / s

其中 s = 線間距
```

> **先進製程趨勢**：線間距縮小 → Cc 急劇增大 → 串擾成為主要問題

### 1.3 電感 L

在高頻（GHz 以上）或長距離互連中，電感效應不可忽略：

```
L = μ₀ · μr · l / (2π) · ln(2h/w)    （近似）
```

**何時需考慮電感**：
- 信號上升時間 < 2 × 飛行時間（Flight Time）
- 頻率 > 幾 GHz
- 電源/接地網路

---

## 二、延遲模型

### 2.1 集總 RC 模型（Lumped RC）

將整條線的 R 和 C 各**集中成一個元件**：

```
          R_total
  Vin ──┤████████├──┬── Vout
                    │
                   ═══ C_total
                    │
                   GND
```

**延遲**：

```
td = 0.69 · R · C
```

> **適用場景**：短線（線長 << 特徵長度）

### 2.2 分佈式 RC 模型（Distributed RC）

將線切成 N 段，每段有 r = R/N 和 c = C/N：

```
    r      r      r      r
──┤██├─┬─┤██├─┬─┤██├─┬─┤██├── Vout
       │       │       │
      ═╪═     ═╪═     ═╪═
       │       │       │
      GND     GND     GND
       c       c       c
```

**Elmore Delay（艾爾摩延遲）**：

```
┌─────────────────────────────────────────┐
│  t_Elmore = Σ Ri · Ci_downstream        │
│                                         │
│  對於均勻分佈式 RC 線：                    │
│  t_Elmore = 0.69 · R · C / 2            │
│           = 0.38 · R · C                │
└─────────────────────────────────────────┘
```

> **注意**：分佈式的延遲是集總式的**一半**！這是因為每段的電容只需充到下游的電壓。

### 2.3 Elmore Delay 推導（RC 樹）

對於一般的 RC 樹形網路：

```
        R1        R2        R3
Vin ──┤██├──┬──┤██├──┬──┤██├──→ 節點3
             │         │
            ═╪═       ═╪═
             │C1       │C2      C3
            GND       GND
```

到節點 3 的 Elmore Delay：

```
t_D3 = R1·(C1+C2+C3) + R2·(C2+C3) + R3·C3
     = Σ Ri × (Ri 下游所有電容之和)
```

> **Elmore Delay 的特點**：
> - 簡單、易於手算
> - 對於**單調響應**（一階 RC），是延遲的上界
> - 常用於初步估算和佈局規劃

### 2.4 π 模型和 T 模型

更精確地建模分佈式 RC 線：

#### π 模型

```
         C/2      R      C/2
  Vin ──┤═╪═├──┤██├──┤═╪═├── Vout
          │              │
         GND            GND
```

#### T 模型

```
         R/2      C      R/2
  Vin ──┤██├──┬──┤██├── Vout
              │
             ═╪═
              │C
             GND
```

---

## 三、緩衝器插入（Buffer Insertion）

### 3.1 問題

長線的延遲與 L² 成正比（因為 R ∝ L 且 C ∝ L）：

```
t_wire = 0.38 · (R□ · L/W) · (c · L) = 0.38 · R□ · c · L² / W
```

L 加倍 → 延遲變為 **4 倍**！

### 3.2 解決方案：插入緩衝器

將長線切成 N 段，每段之間插入一個緩衝器：

```
  ┌──┐    段1    ┌──┐    段2    ┌──┐    段3    ┌──┐
──┤BF├──────────┤BF├──────────┤BF├──────────┤BF├──
  └──┘          └──┘          └──┘          └──┘
```

每段長度 = L/N，每段延遲 ∝ (L/N)²，加上 N 個緩衝器延遲：

```
t_total = N · t_buf + N · 0.38 · R□ · c · (L/N)² / W
        = N · t_buf + 0.38 · R□ · c · L² / (N · W)
```

### 3.3 最佳緩衝器數量

對 t_total 求導，令 dt/dN = 0：

```
┌──────────────────────────────────────┐
│  N_opt = L · √(0.38 · R□ · c / (t_buf · W))  │
└──────────────────────────────────────┘
```

> **結論**：最佳插入後，延遲從 L² 變為**與 L 成正比**！

### 3.4 最佳緩衝器尺寸

更大的緩衝器：驅動力更強（t_buf 更小），但輸入電容更大。

最佳尺寸通常是**最小反相器的 4~10 倍**（取決於線的 RC）。

---

## 四、串擾（Crosstalk）

### 4.1 耦合電容造成的問題

```
        攻擊者 (Aggressor)
  ════════════════════════
          │ Cc（耦合電容）
  ────────────────────────
        受害者 (Victim)
```

當攻擊者切換時，通過 Cc 耦合到受害者，造成：
1. **延遲變化**
2. **雜訊脈衝（Glitch）**
3. **功能錯誤**

### 4.2 Miller 效應

耦合電容的**等效值**取決於兩條線的切換方向：

```
┌────────────────────────────────────────────────┐
│  同方向切換：Cc_eff = 0   （電容「消失」）        │
│  靜止不動：  Cc_eff = Cc  （正常）              │
│  反方向切換：Cc_eff = 2Cc （電容「加倍」）        │
└────────────────────────────────────────────────┘
```

**Miller 因子 (Miller Factor, KM)**：

| 切換情況 | KM | Cc_eff | 對延遲的影響 |
|---------|-----|--------|------------|
| 同向切換 | 0 | 0 | 延遲**減小**（最佳） |
| 受害者靜止 | 1 | Cc | 正常 |
| 反向切換 | 2 | 2Cc | 延遲**增大**（最差） |

> **實務影響**：反向切換使延遲增大可達 50% 以上！

### 4.3 串擾分析

受害者上感應的雜訊電壓（近似）：

```
V_noise ≈ (Cc / (Cc + Cv + CL)) × VDD × (tr_aggressor / (tr_aggressor + tr_victim))
```

其中：
- Cv = 受害者的接地電容
- CL = 受害者的負載電容
- tr = 上升時間

### 4.4 減少串擾的方法

| 方法 | 原理 | 代價 |
|------|------|------|
| 增加線間距 | Cc ∝ 1/s | 面積增大 |
| 加屏蔽線（Shield） | 接地線隔離 | 面積和繞線資源 |
| 減少平行長度 | Cc ∝ L | 繞線複雜度 |
| 用不同層走線 | 減少耦合 | 增加介層孔（Via） |
| 交錯切換（Staggering） | 避免同時切換 | 時序複雜度 |

---

## 五、電源完整性（Power Integrity）

### 5.1 IR Drop

電源網路有電阻，當電流流過時，電壓會下降：

```
VDD_actual = VDD_supply - I × R_power_grid
```

```
     VDD_supply = 1.0V
         │
        ┤█├ R1
         │
        ┤█├ R2 → VDD_actual = 1.0 - I·(R1+R2) = 0.92V (例如)
         │
     [電路模組]
         │
        ┤█├ R3
         │
        GND
```

**影響**：
- 有效 VDD 降低 → 速度變慢
- 不均勻的 IR drop → 不同位置的電路速度不同
- 嚴重時可能造成**功能錯誤**

**設計準則**：IR drop 通常要求 < **5~10% VDD**

### 5.2 Ldi/dt 雜訊

電感性雜訊，來自電源線的電感：

```
V_noise = L · di/dt
```

當大量電路**同時切換**時，di/dt 很大 → 電源/接地上出現大的雜訊脈衝。

```
VDD ──┬── L ──┬── chip
      │       │
      │      ╔╧╗
      │      ║ ║ ← 同時切換的電路
      │      ╚╤╝
      │       │
GND ──┴── L ──┴── chip
```

**地彈（Ground Bounce）**：GND 端的 Ldi/dt 雜訊使接地電位暫時升高。

**解決方案**：
- 增加 VDD/GND 引腳數
- 去耦電容（Decoupling Capacitor, Decap）
- 減少同時切換輸出（SSO, Simultaneous Switching Output）

### 5.3 去耦電容（Decap）

```
VDD ──┬──── L_pkg ────┬──── 晶片內部
      │                │
     ═╪═ C_pkg       ═╪═ C_decap（去耦電容）
      │                │
GND ──┴──── L_pkg ────┴──── 晶片內部
```

**原理**：在電路附近放置電容，在突然需要大電流時提供**局部電荷儲備**。

---

## 六、電遷移（Electromigration）

### 6.1 什麼是電遷移？

高電流密度的金屬線中，**動量轉移**使金屬原子隨電子流動方向遷移。

```
電子流方向 →→→→→→→→→→→→
金屬原子  ○○○○○○○○○○○○
              ↓ 時間流逝
         ○○  ○○○○○○○○○○○○○
         ↑空洞(void)      ↑堆積(hillock)
         → 斷路！          → 短路！
```

### 6.2 Black 方程

金屬線的平均故障時間（Mean Time to Failure, MTF）：

```
┌──────────────────────────────────────┐
│  MTF = A · J^(-n) · exp(Ea / kT)    │
└──────────────────────────────────────┘
```

| 參數 | 意義 | 典型值 |
|------|------|--------|
| A | 常數 | 製程相關 |
| J | 電流密度（A/cm²） | 設計變數 |
| n | 電流密度指數 | 1~2（銅約 1~1.5） |
| Ea | 活化能 | ~0.7~0.9 eV（銅） |
| k | 波茲曼常數 | 8.617×10⁻⁵ eV/K |
| T | 溫度（K） | 工作溫度 |

> **關鍵結論**：
> - 電流密度加倍 → MTF 降為 1/2~1/4（取決於 n）
> - 溫度每升高 10°C → MTF 約降為原來的一半
> - **電源線和時脈線**是電遷移的最高風險區域

### 6.3 設計準則

- 限制最大電流密度（通常 < 1~2 MA/cm²）
- 電源線要夠寬
- 注意溫度效應

---

## 七、Latch-up

### 7.1 什麼是 Latch-up？

CMOS 結構中存在**寄生的 PNPN 結構**（類似 SCR，矽控整流器）：

```
        VDD
         │
    ┌────┤
    │ P+ │ N-well │ P-substrate │ N+
    │(源極)│(基極)  │(基極)       │(源極)
    │    │        │             │
    │  寄生 PNP    │  寄生 NPN   │
    │    Q1        │    Q2       │
    └────┤        ┌┤            │
         │        ││            │
         R_well   R_sub         │
         │        │             │
         └────────┴─────────────┘
                  GND
```

### 7.2 觸發機制

1. 某個節點的電壓超出 VDD 或低於 GND（例如 ESD、I/O 過壓）
2. 注入的電流觸發寄生 BJT
3. Q1 和 Q2 互相增強 → **正回饋** → 鎖定在導通狀態
4. 大量電流從 VDD 流到 GND → **晶片可能燒毀**

### 7.3 防止措施

| 方法 | 原理 |
|------|------|
| **保護環（Guard Ring）** | 在 NMOS 和 PMOS 之間加接地/VDD 的擴散環 |
| 增加井接觸 | 降低 R_well 和 R_sub |
| 使用 SOI（絕緣層上矽） | 完全消除寄生結構 |
| 增加 N-well/P-well 間距 | 減少寄生 BJT 增益 |
| ESD 保護設計 | 防止觸發電壓出現 |

> **SOI 製程**的一大優勢就是**完全消除 Latch-up**。

---

## 八、關鍵術語表

| 英文 | 中文 | 說明 |
|------|------|------|
| Interconnect | 互連 | 金屬連線 |
| Sheet Resistance (R□) | 方塊電阻 | ρ/t，單位 Ω/□ |
| Fringing Capacitance | 邊緣電容 | 電場線繞出的電容 |
| Coupling Capacitance | 耦合電容 | 相鄰線間電容 |
| Lumped RC | 集總 RC | R、C 各集中一個 |
| Distributed RC | 分佈式 RC | 沿線均勻分佈 |
| Elmore Delay | 艾爾摩延遲 | Σ Ri·Ci_downstream |
| Buffer Insertion | 緩衝器插入 | 切斷長線減少延遲 |
| Crosstalk | 串擾 | 相鄰線的耦合干擾 |
| Miller Effect | 米勒效應 | 切換方向影響等效電容 |
| IR Drop | 電阻壓降 | 電源線電阻造成 |
| Ground Bounce | 地彈 | GND 的 Ldi/dt 雜訊 |
| Decoupling Capacitor | 去耦電容 | 提供局部電荷儲備 |
| Electromigration (EM) | 電遷移 | 電流推動金屬原子 |
| MTF | 平均故障時間 | Black 方程計算 |
| Latch-up | 閂鎖效應 | 寄生 SCR 觸發 |
| Guard Ring | 保護環 | 防止 Latch-up |
| SOI | 絕緣層上矽 | 消除寄生結構 |
| Signal Integrity | 信號完整性 | 信號品質的總稱 |
| Power Integrity | 電源完整性 | 電源品質 |

---

## 九、數值例題

### 例題 1：互連電阻計算

**題目**：一條金屬線，R□ = 0.05 Ω/□，長度 L = 1000 μm，寬度 W = 0.2 μm。求電阻。

**解答**：

```
方塊數 = L / W = 1000 / 0.2 = 5000 □

R = R□ × (L/W) = 0.05 × 5000 = 250 Ω
```

**答：R = 250 Ω**

> 在先進製程中，250Ω 的互連電阻是很可觀的，可能顯著影響延遲。

---

### 例題 2：Elmore Delay 計算

**題目**：一條分佈式 RC 線，總電阻 R = 500 Ω，總電容 C = 100 fF。
(a) 集總模型延遲 = ?
(b) 分佈式模型延遲 = ?
(c) 如果線的末端還有閘極負載 CL = 50 fF，分佈式模型延遲 = ?

**解答**：

(a) 集總模型：
```
t = 0.69 × R × C = 0.69 × 500 × 100f = 34.5 ps
```

(b) 分佈式模型：
```
t = 0.38 × R × C = 0.38 × 500 × 100f = 19 ps
```

(c) 分佈式 + 閘極負載：
```
t = 0.38 × R × C + 0.69 × R × CL
  = 0.38 × 500 × 100f + 0.69 × 500 × 50f
  = 19 ps + 17.25 ps
  = 36.25 ps
```

> **注意**：閘極負載在線的末端，是「集總」的，所以用 0.69 係數。

**答：(a) 34.5 ps (b) 19 ps (c) 36.25 ps**

---

### 例題 3：緩衝器插入最佳化

**題目**：一條線 L = 5 mm，r = 0.1 Ω/μm，c = 0.2 fF/μm，每個緩衝器延遲 t_buf = 20 ps。
(a) 不插入緩衝器，延遲 = ?
(b) 最佳緩衝器數量 = ?
(c) 插入後延遲 = ?

**解答**：

(a) 不插入：
```
R = r × L = 0.1 × 5000 = 500 Ω
C = c × L = 0.2f × 5000 = 1000 fF = 1 pF

t = 0.38 × R × C = 0.38 × 500 × 1000f = 190 ps
```

(b) 最佳數量：
```
N_opt = L × √(0.38 × r × c / t_buf)
      = 5000 × √(0.38 × 0.1 × 0.2×10⁻¹⁵ / (20×10⁻¹²))
      = 5000 × √(0.38 × 0.02×10⁻¹⁵ / 20×10⁻¹²)
      = 5000 × √(7.6×10⁻¹⁸ / 20×10⁻¹²)
      = 5000 × √(3.8×10⁻⁷)
      = 5000 × 6.16×10⁻⁴
      = 3.08 ≈ 3
```

(c) 插入 3 個緩衝器後：
```
每段長度 = 5000/4 = 1250 μm（4 段）
每段延遲 = 0.38 × (0.1×1250) × (0.2f×1250)
         = 0.38 × 125 × 250f
         = 11.875 ps

3 個緩衝器延遲 = 3 × 20 = 60 ps
4 段線延遲 = 4 × 11.875 = 47.5 ps

總延遲 = 60 + 47.5 = 107.5 ps
```

> 從 190 ps 降到 107.5 ps，改善了 **43%**！

但等等，正確的分段是 N+1 段和 N 個緩衝器：
- 3 個緩衝器 → 4 段
- 計算正確

**答：(a) 190 ps (b) 3 個緩衝器 (c) 約 108 ps**

---

### 例題 4：Miller 效應對延遲的影響

**題目**：一條信號線的接地電容 Cg = 20 fF，與相鄰線的耦合電容 Cc = 15 fF。
驅動器等效電阻 R = 1 kΩ。
(a) 相鄰線靜止時的延遲
(b) 相鄰線反向切換時的延遲
(c) 延遲增加了多少？

**解答**：

(a) 靜止（KM = 1）：
```
CL = Cg + 1 × Cc = 20 + 15 = 35 fF
tp = 0.69 × R × CL = 0.69 × 1000 × 35f = 24.15 ps
```

(b) 反向切換（KM = 2）：
```
CL = Cg + 2 × Cc = 20 + 30 = 50 fF
tp = 0.69 × 1000 × 50f = 34.5 ps
```

(c)
```
增加量 = 34.5 - 24.15 = 10.35 ps
增加比例 = 10.35/24.15 = 42.9%
```

**答：反向切換使延遲增加約 43%**

---

### 例題 5：電遷移 MTF 估算

**題目**：某金屬線在 J₁ = 1 MA/cm²、T₁ = 100°C 時 MTF₁ = 10 年。
若電流密度增至 J₂ = 2 MA/cm²、溫度升至 T₂ = 125°C。
假設 n = 2，Ea = 0.8 eV。求 MTF₂。

**解答**：

```
MTF₂/MTF₁ = (J₁/J₂)^n × exp[Ea/k × (1/T₂ - 1/T₁)]

T₁ = 373 K, T₂ = 398 K
k = 8.617 × 10⁻⁵ eV/K

電流密度因子：(J₁/J₂)² = (1/2)² = 1/4

溫度因子：
Ea/k × (1/T₂ - 1/T₁) = 0.8/(8.617×10⁻⁵) × (1/398 - 1/373)
= 9286 × (0.002513 - 0.002681)
= 9286 × (-0.000168)
= -1.56

exp(-1.56) = 0.21

MTF₂ = MTF₁ × (1/4) × 0.21
      = 10 × 0.25 × 0.21
      = 0.525 年 ≈ 6.3 個月
```

**答：MTF₂ ≈ 0.53 年（約 6 個月）**

> 電流密度加倍 + 溫度升高 25°C → 壽命從 10 年驟降到 6 個月！

---

## 十、題型鑑別表

| 題目特徵 | 題型 | 方法 |
|---------|------|------|
| 給 R□、L、W | 電阻計算 | R = R□ × L/W |
| RC 線延遲 | Elmore Delay | 集總 0.69RC 或分佈式 0.38RC |
| 多段 RC 樹 | 節點延遲 | Σ Ri × Ci_downstream |
| 長線延遲最佳化 | 緩衝器插入 | N_opt 公式 |
| 相鄰線切換 | 串擾/Miller | KM = 0/1/2 |
| 電源壓降 | IR Drop | V = I × R |
| 電流密度和溫度 | 電遷移 | Black 方程 |

---

## ✅ 自我檢測

### Q1：為什麼分佈式 RC 線的延遲是集總模型的一半？

<details>
<summary>點擊展開答案</summary>

直覺解釋：在分佈式模型中，靠近源端的電容**不需要透過全部電阻**來充電。

- 第一段電容 c：只需透過 r 來充電
- 最後一段電容 c：需要透過整條線的 R 來充電
- **平均來看**，每段電容只需要透過大約一半的電阻

數學上：
- 集總：t = 0.69 × R × C（所有電容都透過全部 R）
- 分佈式：t = 0.38 × R × C ≈ 0.69 × R × C / 2

這也是為什麼分佈式模型更準確——它考慮了電阻和電容的空間分佈。
</details>

### Q2：為什麼 Miller 效應中，反向切換使等效電容加倍？

<details>
<summary>點擊展開答案</summary>

耦合電容 Cc 上的電壓差 = V_victim - V_aggressor。

- **靜止**：一端不動，另一端從 0→VDD，Cc 上電壓變化 = VDD → Cc_eff = Cc

- **同向切換**：兩端同時從 0→VDD，Cc 上電壓差不變（始終為 0）→ 沒有電流流過 → Cc_eff = 0

- **反向切換**：一端 0→VDD，另一端 VDD→0，Cc 上電壓差變化 = 2VDD → 流過 Cc 的電荷 = Cc × 2VDD → 等效電容 = 2Cc

所以 Miller 因子是 0（同向）、1（靜止）、2（反向）。
</details>

### Q3：什麼是 Latch-up？如何預防？

<details>
<summary>點擊展開答案</summary>

**Latch-up** 是 CMOS 中寄生 PNPN 結構（類似 SCR）被觸發，形成從 VDD 到 GND 的低阻抗通路，導致大電流可能燒毀晶片。

**觸發條件**：
- 輸入/輸出電壓超出 VDD 或低於 GND
- 大的基板/井電流
- ESD 事件

**預防措施**：
1. 保護環（Guard Ring）：在 NMOS 和 PMOS 之間放置接地（N+）和接 VDD（P+）的擴散環
2. 增加 Well/Substrate 接觸，降低寄生電阻
3. 使用 SOI 製程（完全消除寄生路徑）
4. 增加 N-well 和 P-well 的間距
5. 良好的 ESD 保護設計
</details>

### Q4：去耦電容為什麼要放在電路附近？

<details>
<summary>點擊展開答案</summary>

去耦電容的作用是提供**瞬時電流**。當電路同時切換需要大量電流時，遠處的電源無法即時提供（因為封裝和連線有電感），需要附近的電容提供。

如果去耦電容離電路太遠：
1. 連線有電感和電阻 → 無法快速提供電流
2. 電感會產生 Ldi/dt 雜訊
3. 電阻會產生 IR drop

所以去耦電容必須**分散放置**在晶片各處，盡量靠近耗電的電路模組。

在晶片設計中，通常利用空白區域填充 MOS 電容（Filler Cell with Decap）來作為去耦電容。
</details>

---

> **下一章預告**：第七章將學習**記憶體設計**——SRAM 的 6T 單元結構、讀寫操作、
> 穩定性分析，以及 DRAM 和新興記憶體技術。
