# Verilator 用户指南

## 开始

### 概述

欢迎使用 Verilator ！

Verilator 安装包将 Verilog 和 SystemVerilog 硬件描述语言设计转换成一个编译后可以执行的C++或者SystemC 模型。Verilator不是一个传统的仿真器，而是一个编译器。

 Verilator通常按以下方式使用：

* 