按照王番论文里的写入序列写一个程序
在write_reg_2的基础上改写，不再用ila，改用chipscope，失败，会出很多问题，改回使用ila的ip核，chipscope和ila本质上是一样的，只不过一个是封装好的ip
用串口把输出的数据传输到pc上

2025/5/19
突破：把指令序列中关于CRC复位的指令删掉，发现可以写入数据
对无效地址进行访问时，系统并不会卡出等出现故障，而是输出一直都是0，也无法修改。


在write_reg_3的基础上，尝试把数码管模块用floorplanning布置到底端，把故障注入模块布置到顶端，然后对底端的所有地址都进行故障注入，看看数码管有没有影响。
首先我要实现地址自动产生以及修改模块自动启动，加一个控制模块，而不是再用串口输入地址。

2025/5/26
把核心模块write_reg做了一些修改，删掉了一些没有用的指令和逻辑，算是进行了一些优化，但依然没有解决串口输出不对的问题，实在是搞不明白问题出在了哪，从ila上看波形是完全正确的。
接下来想设计一个地址产生模块，不再用串口去输入地址，而是批量产生，然后拿数码管模块做实验。

2025/6/11
尝试重新检测一下为什么串口输出会不对，成功就进行一些修改，失败就放弃了，至于批量修改CRAM的计划留到write_reg_4里，然后拿数码管做实验