1) Processadores multiciclo dividem as instruções em passos, possibilitando que instruções mais curtas finalizem sua execução mais rapidamente ao evitar etapas desnecessárias. Além disso, possibilitam a implementação de pipelining, técnica que melhora ainda mais o seu desempenho.

2) Basta utilizar registradores de controle em cada seção do processador dedicada a uma etapa do pipelining. Esses registradores de controle servirão para armazenar os resultados da operação anterior e utilizá-los na próxima operação durante o próximo ciclo de clock.

3)

5)
div.d F1, F2, F3
sub.d F4, F5, F1 <= Gera RAW (Registrador F1)
s.d  F4, 4(F10) <= Gera WAW (Registrador F4)
add.d F5, F6, F7 <= Hipótese de WAR (Registrador F5)
div.d F4, F5, F6 <= Gera RAW (Registrador F5)


Referências:
http://cmpe.emu.edu.tr/cergun/CMPE325/Key%20Differences%20between%20Datapaths.htm
https://www.cise.ufl.edu/~mssz/CompOrg/CDA-pipe.html
