# ğŸ§  IP Core SPI em FPGA

> **Estudo e Desenvolvimento de um IP Core de ComunicaÃ§Ã£o SPI em FPGA**  
> Universidade Estadual do MaranhÃ£o (UEMA) â€“ Programa de PÃ³s-GraduaÃ§Ã£o em Engenharia da ComputaÃ§Ã£o e Sistemas (PECS)  
> Curso: EspecializaÃ§Ã£o em MicroeletrÃ´nica para Front-End Digital â€“ 2026

---

## ğŸ¯ Objetivo

Desenvolver e validar um **IP Core do protocolo SPI (Serial Peripheral Interface)** implementado em FPGA, com **arquitetura modular, parametrizÃ¡vel e de alta reutilizaÃ§Ã£o**.  
O projeto foi descrito em **Verilog HDL**, modelado em nÃ­vel RTL e validado por meio de simulaÃ§Ãµes funcionais e temporais.

---

## âš™ï¸ CaracterÃ­sticas do IP Core

| Componente | DescriÃ§Ã£o |
|-------------|------------|
| ğŸ§© **Linguagem** | Verilog HDL |
| ğŸ§± **NÃ­vel de modelagem** | RTL (Register Transfer Level) |
| âš™ï¸ **Modo de operaÃ§Ã£o** | Mestre (Master) |
| ğŸ”„ **Modos SPI suportados** | CPOL = {0,1}, CPHA = {0,1} (Modos 0, 1, 2 e 3) |
| ğŸ“ **Largura de dados** | ParametrizÃ¡vel (`DATA_WIDTH`) |
| â±ï¸ **Divisor de clock (Prescaler)** | ParametrizÃ¡vel (`PRESCALE`) |
| ğŸ§® **FSM** | 4 estados (IDLE â†’ LOAD â†’ TRANSFER â†’ DONE) |
| ğŸ§ª **VerificaÃ§Ã£o** | SimulaÃ§Ã£o funcional e temporal |
| ğŸ§° **SÃ­ntese FPGA** | Intel Quartus Prime |

---

## ğŸ§© Estrutura do Projeto

```

spi_master/
â”‚
â”œâ”€â”€ src/
â”‚   â”œâ”€â”€ spi_master.v        # MÃ³dulo principal
â”‚   â”œâ”€â”€ spi_prescaler.v     # GeraÃ§Ã£o de clock SPI (Prescaler)
â”‚
â”œâ”€â”€ sim/
â”‚   â”œâ”€â”€ tb_spi_modes.v      # Testbench para os 4 modos SPI
â”‚
â”œâ”€â”€ docs/
â”‚   â”œâ”€â”€ README.md           # Este arquivo
â”‚   â””â”€â”€ relatorio_tcc.pdf   # Documento tÃ©cnico (opcional)
â”‚
â””â”€â”€ synthesis/
â”œâ”€â”€ quartus_project.qpf # Projeto de sÃ­ntese
â””â”€â”€ timequest_report.rpt

````

---

## ğŸ”© DescriÃ§Ã£o dos MÃ³dulos

### `spi_master.v`
Implementa o protocolo SPI em modo mestre, controlando o fluxo de dados via FSM e fazendo interface com o barramento SPI.

**ParÃ¢metros:**
```verilog
parameter DATA_WIDTH = 8;
parameter PRESCALE   = 4;
parameter CPOL       = 0;
parameter CPHA       = 0;
````

| Sinal      | DireÃ§Ã£o | DescriÃ§Ã£o                  |
| ---------- | ------- | -------------------------- |
| `clk`      | Entrada | Clock principal            |
| `rst`      | Entrada | Reset sÃ­ncrono             |
| `start`    | Entrada | Inicia transmissÃ£o         |
| `data_in`  | Entrada | Dado paralelo a transmitir |
| `data_out` | SaÃ­da   | Dado recebido              |
| `busy`     | SaÃ­da   | Indica transmissÃ£o ativa   |
| `SCLK`     | SaÃ­da   | Clock SPI                  |
| `MOSI`     | SaÃ­da   | Mestre â†’ Escravo           |
| `MISO`     | Entrada | Escravo â†’ Mestre           |
| `CS`       | SaÃ­da   | Chip Select ativo em 0     |

---

### `spi_prescaler.v`

Gera o sinal de clock `SCLK` a partir do clock do sistema (`clk`), dividindo a frequÃªncia por um fator configurÃ¡vel (`DIVISOR`).

| ParÃ¢metro | DescriÃ§Ã£o                                                  |
| --------- | ---------------------------------------------------------- |
| `DIVISOR` | NÃºmero de ciclos do clock principal para inverter o `SCLK` |

SaÃ­das:

* `sclk`: clock SPI gerado
* `enable`: pulso para sincronizaÃ§Ã£o da FSM

---

## ğŸ§  MÃ¡quina de Estados (FSM)

| Estado     | DescriÃ§Ã£o                                        |
| ---------- | ------------------------------------------------ |
| `IDLE`     | NÃºcleo em repouso, aguardando `start`.           |
| `LOAD`     | Carrega o dado paralelo a transmitir.            |
| `TRANSFER` | Envia/recebe bits sincronizados com o clock SPI. |
| `DONE`     | Indica o fim da transmissÃ£o e libera o escravo.  |

---

## ğŸ§ª VerificaÃ§Ã£o Funcional â€” Testbench Universal

Arquivo: `sim/tb_spi_modes.v`

```verilog
// ------------------------------------------------------------
// Testbench Universal - Verifica os 4 modos SPI (0,1,2,3)
// ------------------------------------------------------------
`timescale 1ns/1ps
module tb_spi_modes;

    reg clk = 0, rst = 0, start = 0;
    reg [7:0] data_in = 8'b10101100;
    wire [7:0] data_out;
    wire busy, SCLK, MOSI, CS;
    reg MISO = 0;

    // Clock principal (50 MHz)
    always #10 clk = ~clk;

    // ParÃ¢metros de teste
    integer CPOL, CPHA;
    integer modo;

    // Loop para testar os 4 modos SPI
    initial begin
        for (modo = 0; modo < 4; modo = modo + 1) begin
            CPOL = modo[1];
            CPHA = modo[0];

            $display("==== Testando Modo %0d (CPOL=%0d, CPHA=%0d) ====", modo, CPOL, CPHA);
            run_mode(CPOL, CPHA);
        end
        #1000 $finish;
    end

    task run_mode(input integer cpol, input integer cpha);
        begin
            // Instancia temporÃ¡ria do SPI
            spi_master #(
                .DATA_WIDTH(8),
                .PRESCALE(4),
                .CPOL(cpol),
                .CPHA(cpha)
            ) DUT (
                .clk(clk),
                .rst(rst),
                .start(start),
                .data_in(data_in),
                .data_out(data_out),
                .busy(busy),
                .SCLK(SCLK),
                .MOSI(MOSI),
                .MISO(MISO),
                .CS(CS)
            );

            // Reset e inÃ­cio
            rst = 1; #40; rst = 0;
            #50 start = 1; #20 start = 0;

            // Gera bits de MISO conforme clock
            fork
                forever @(posedge SCLK or negedge SCLK)
                    MISO = $random;
            join_none

            #1000;
        end
    endtask
endmodule
```

ğŸ’¡ Este testbench varre automaticamente os modos SPI:

* **Modo 0:** CPOL=0, CPHA=0
* **Modo 1:** CPOL=0, CPHA=1
* **Modo 2:** CPOL=1, CPHA=0
* **Modo 3:** CPOL=1, CPHA=1

---

## ğŸ§ª SimulaÃ§Ã£o

No terminal do **QuestaSim/ModelSim**, execute:

```bash
vlog src/spi_master.v src/spi_prescaler.v sim/tb_spi_modes.v
vsim tb_spi_modes
add wave -r /*
run 4000ns
```

Verifique nas formas de onda:

* NÃ­vel ocioso do clock (`SCLK`) de acordo com o `CPOL`;
* Amostragem e troca de dados conforme `CPHA`;
* `CS` ativo durante a transaÃ§Ã£o;
* `busy` ativo durante a transmissÃ£o.

---

## ğŸ“Š MÃ©tricas de Desempenho

| MÃ©trica                | DescriÃ§Ã£o                        | Ferramenta         |
| ---------------------- | -------------------------------- | ------------------ |
| UtilizaÃ§Ã£o de LUTs/FFs | Recursos lÃ³gicos consumidos      | Quartus Prime      |
| FrequÃªncia mÃ¡xima      | Determinada via anÃ¡lise temporal | TimeQuest Analyzer |
| LatÃªncia               | Ciclos por transaÃ§Ã£o SPI         | QuestaSim          |
| Throughput             | Taxa efetiva de transferÃªncia    | SimulaÃ§Ã£o temporal |

---

## ğŸ§° Ferramentas Utilizadas

* ğŸ§  **Intel Quartus Prime** â€“ Modelagem, sÃ­ntese e anÃ¡lise temporal
* ğŸ§ª **QuestaSim / ModelSim** â€“ SimulaÃ§Ã£o funcional
* âš™ï¸ **Verilog HDL** â€“ Linguagem de descriÃ§Ã£o de hardware
* ğŸ”Œ **FPGA Cyclone V** â€“ Plataforma de teste (exemplo)

---

## ğŸ§  ReferÃªncias

* Liu, Tianxiang; Wang, Yunfeng. *IP design of universal multiple devices SPI interface*. IEEE, 2011.
* Sandya, M.; Rajasekhar, K. *Design and verification of serial peripheral interface*. IJETT, 2012.
* Kurapati, Jyothsna. *A design methodology for implementation of serial peripheral interface using VHDL*. 2005.
* Nalina, H. D. et al. *FPGA implementation of SPI protocol*. IJTRET, 2024.
* Digital Core Design. *Enhanced SPI Master/Slave Controller (DESPI)*, 2026.

---

## ğŸªª LicenÃ§a

Projeto acadÃªmico desenvolvido no Ã¢mbito do TCC da EspecializaÃ§Ã£o em MicroeletrÃ´nica da UEMA/PECS.
Uso livre para fins **educacionais e nÃ£o comerciais**, com citaÃ§Ã£o da fonte original.
