Timing Analyzer report for weather_sensor
Tue Jan 30 22:25:41 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; weather_sensor                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 148.28 MHz ; 148.28 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -5.744 ; -612.725           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -248.355                         ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                              ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.744 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.406      ; 7.151      ;
; -5.743 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.406      ; 7.150      ;
; -5.742 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.406      ; 7.149      ;
; -5.741 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.406      ; 7.148      ;
; -5.741 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.406      ; 7.148      ;
; -5.739 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.406      ; 7.146      ;
; -5.738 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.406      ; 7.145      ;
; -5.734 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.406      ; 7.141      ;
; -5.733 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.406      ; 7.140      ;
; -5.732 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.406      ; 7.139      ;
; -5.731 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.406      ; 7.138      ;
; -5.729 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.406      ; 7.136      ;
; -5.684 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.393      ; 7.078      ;
; -5.684 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.393      ; 7.078      ;
; -5.683 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.393      ; 7.077      ;
; -5.682 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.393      ; 7.076      ;
; -5.593 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.407      ; 7.001      ;
; -5.592 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.407      ; 7.000      ;
; -5.591 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.407      ; 6.999      ;
; -5.590 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.407      ; 6.998      ;
; -5.590 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.407      ; 6.998      ;
; -5.588 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.407      ; 6.996      ;
; -5.587 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.407      ; 6.995      ;
; -5.583 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.407      ; 6.991      ;
; -5.582 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.407      ; 6.990      ;
; -5.581 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.407      ; 6.989      ;
; -5.580 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.407      ; 6.988      ;
; -5.578 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.407      ; 6.986      ;
; -5.533 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.394      ; 6.928      ;
; -5.533 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.394      ; 6.928      ;
; -5.532 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.394      ; 6.927      ;
; -5.531 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.394      ; 6.926      ;
; -5.450 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.857      ;
; -5.449 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.856      ;
; -5.448 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.855      ;
; -5.447 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.854      ;
; -5.446 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.853      ;
; -5.446 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.853      ;
; -5.445 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.852      ;
; -5.444 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.851      ;
; -5.444 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.851      ;
; -5.443 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.850      ;
; -5.443 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.850      ;
; -5.443 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.850      ;
; -5.442 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.849      ;
; -5.442 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.849      ;
; -5.441 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.848      ;
; -5.440 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.847      ;
; -5.440 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.847      ;
; -5.440 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.847      ;
; -5.439 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.846      ;
; -5.438 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.845      ;
; -5.438 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.845      ;
; -5.437 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.844      ;
; -5.437 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.844      ;
; -5.436 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.843      ;
; -5.435 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.842      ;
; -5.434 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.841      ;
; -5.433 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.840      ;
; -5.433 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.840      ;
; -5.433 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.840      ;
; -5.432 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.839      ;
; -5.432 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.839      ;
; -5.431 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.838      ;
; -5.431 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.838      ;
; -5.430 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.837      ;
; -5.429 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.836      ;
; -5.428 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.835      ;
; -5.384 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.393      ; 6.778      ;
; -5.384 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.393      ; 6.778      ;
; -5.383 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.393      ; 6.777      ;
; -5.383 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.393      ; 6.777      ;
; -5.383 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.393      ; 6.777      ;
; -5.382 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.393      ; 6.776      ;
; -5.382 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.393      ; 6.776      ;
; -5.381 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.393      ; 6.775      ;
; -5.376 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.783      ;
; -5.375 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.782      ;
; -5.374 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.781      ;
; -5.373 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.780      ;
; -5.373 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.780      ;
; -5.371 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.778      ;
; -5.370 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.777      ;
; -5.367 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.393      ; 6.761      ;
; -5.367 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.393      ; 6.761      ;
; -5.366 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.773      ;
; -5.366 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.393      ; 6.760      ;
; -5.366 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.393      ; 6.760      ;
; -5.365 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.772      ;
; -5.364 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.771      ;
; -5.363 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.770      ;
; -5.361 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.768      ;
; -5.354 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.761      ;
; -5.353 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.760      ;
; -5.352 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.759      ;
; -5.351 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.758      ;
; -5.350 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.757      ;
; -5.348 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.406      ; 6.755      ;
; -5.347 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.754      ;
; -5.342 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.406      ; 6.749      ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                           ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[15]     ; one_wire:dht22_one_wire|one_wire_buff[15]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[3]      ; one_wire:dht22_one_wire|one_wire_buff[3]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[13]     ; one_wire:dht22_one_wire|one_wire_buff[13]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[4]      ; one_wire:dht22_one_wire|one_wire_buff[4]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[5]      ; one_wire:dht22_one_wire|one_wire_buff[5]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[6]      ; one_wire:dht22_one_wire|one_wire_buff[6]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[7]      ; one_wire:dht22_one_wire|one_wire_buff[7]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[8]      ; one_wire:dht22_one_wire|one_wire_buff[8]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[9]      ; one_wire:dht22_one_wire|one_wire_buff[9]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[10]     ; one_wire:dht22_one_wire|one_wire_buff[10]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[11]     ; one_wire:dht22_one_wire|one_wire_buff[11]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[14]     ; one_wire:dht22_one_wire|one_wire_buff[14]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[1]      ; one_wire:dht22_one_wire|one_wire_buff[1]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[2]      ; one_wire:dht22_one_wire|one_wire_buff[2]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[12]     ; one_wire:dht22_one_wire|one_wire_buff[12]     ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; one_wire:dht22_one_wire|one_wire_buff[0]      ; one_wire:dht22_one_wire|one_wire_buff[0]      ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.443 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.103      ; 0.758      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; param                                         ; param                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|io~en                 ; one_wire:dht22_one_wire|io~en                 ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_DONE         ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|bit_count[3]          ; one_wire:dht22_one_wire|bit_count[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|bit_count[0]          ; one_wire:dht22_one_wire|bit_count[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|bit_count[1]          ; one_wire:dht22_one_wire|bit_count[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|bit_count[2]          ; one_wire:dht22_one_wire|bit_count[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|bit_count[5]          ; one_wire:dht22_one_wire|bit_count[5]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|bit_count[4]          ; one_wire:dht22_one_wire|bit_count[4]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|read_io               ; one_wire:dht22_one_wire|read_io               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; one_wire:dht22_one_wire|old_io_state          ; one_wire:dht22_one_wire|old_io_state          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.504 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.103      ; 0.819      ;
; 0.504 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[11]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.796      ;
; 0.517 ; one_wire:dht22_one_wire|clks[19]              ; one_wire:dht22_one_wire|clks[19]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.810      ;
; 0.627 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.103      ; 0.942      ;
; 0.630 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.103      ; 0.945      ;
; 0.646 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.103      ; 0.961      ;
; 0.707 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[10]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.999      ;
; 0.717 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[9]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.009      ;
; 0.723 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[8]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.015      ;
; 0.741 ; count[2]                                      ; count[2]                                      ; clk          ; clk         ; 0.000        ; 0.101      ; 1.054      ;
; 0.743 ; seg_display:display|count[2]                  ; seg_display:display|count[2]                  ; clk          ; clk         ; 0.000        ; 0.102      ; 1.057      ;
; 0.760 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; count[6]                                      ; count[6]                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; one_wire:dht22_one_wire|clks[5]               ; one_wire:dht22_one_wire|clks[5]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; one_wire:dht22_one_wire|clks[7]               ; one_wire:dht22_one_wire|clks[7]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; count[10]                                     ; count[10]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; count[12]                                     ; count[12]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; count[4]                                      ; count[4]                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; count[3]                                      ; count[3]                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; seg_display:display|count[15]                 ; seg_display:display|count[15]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; seg_display:display|count[7]                  ; seg_display:display|count[7]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; seg_display:display|count[6]                  ; seg_display:display|count[6]                  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; count[17]                                     ; count[17]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count[30]                                     ; count[30]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count[19]                                     ; count[19]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count[11]                                     ; count[11]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; count[5]                                      ; count[5]                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; count[9]                                      ; count[9]                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count[29]                                     ; count[29]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count[28]                                     ; count[28]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; count[27]                                     ; count[27]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; seg_display:display|count[14]                 ; seg_display:display|count[14]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764 ; seg_display:display|count[12]                 ; seg_display:display|count[12]                 ; clk          ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; count[31]                                     ; count[31]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; count[25]                                     ; count[25]                                     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; count[7]                                      ; count[7]                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; one_wire:dht22_one_wire|read_io               ; one_wire:dht22_one_wire|old_io_state          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.770 ; one_wire:dht22_one_wire|clks[11]              ; one_wire:dht22_one_wire|clks[11]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.063      ;
; 0.772 ; one_wire:dht22_one_wire|clks[12]              ; one_wire:dht22_one_wire|clks[12]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.772 ; one_wire:dht22_one_wire|clks[17]              ; one_wire:dht22_one_wire|clks[17]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.774 ; one_wire:dht22_one_wire|clks[18]              ; one_wire:dht22_one_wire|clks[18]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.067      ;
; 0.777 ; one_wire:dht22_one_wire|clks[13]              ; one_wire:dht22_one_wire|clks[13]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.070      ;
; 0.778 ; one_wire:dht22_one_wire|clks[15]              ; one_wire:dht22_one_wire|clks[15]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.071      ;
; 0.781 ; one_wire:dht22_one_wire|clks[14]              ; one_wire:dht22_one_wire|clks[14]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.074      ;
; 0.788 ; one_wire:dht22_one_wire|clks[6]               ; one_wire:dht22_one_wire|clks[6]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.081      ;
; 0.788 ; one_wire:dht22_one_wire|clks[16]              ; one_wire:dht22_one_wire|clks[16]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.081      ;
; 0.789 ; one_wire:dht22_one_wire|clks[4]               ; one_wire:dht22_one_wire|clks[4]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.082      ;
; 0.791 ; one_wire:dht22_one_wire|clks[9]               ; one_wire:dht22_one_wire|clks[9]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.084      ;
; 0.794 ; one_wire:dht22_one_wire|clks[10]              ; one_wire:dht22_one_wire|clks[10]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.087      ;
; 0.795 ; one_wire:dht22_one_wire|clks[1]               ; one_wire:dht22_one_wire|clks[1]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.088      ;
; 0.795 ; one_wire:dht22_one_wire|clks[3]               ; one_wire:dht22_one_wire|clks[3]               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.088      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 159.26 MHz ; 159.26 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -5.279 ; -562.831          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.383 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -248.355                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.279 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.667      ;
; -5.278 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.666      ;
; -5.277 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.665      ;
; -5.276 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.664      ;
; -5.275 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.663      ;
; -5.274 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.662      ;
; -5.273 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.661      ;
; -5.269 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.657      ;
; -5.268 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.656      ;
; -5.267 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.655      ;
; -5.266 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.654      ;
; -5.265 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.653      ;
; -5.231 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.375      ; 6.608      ;
; -5.231 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.608      ;
; -5.230 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.607      ;
; -5.230 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.607      ;
; -5.148 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.387      ; 6.537      ;
; -5.147 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.387      ; 6.536      ;
; -5.146 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.387      ; 6.535      ;
; -5.145 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.387      ; 6.534      ;
; -5.144 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.387      ; 6.533      ;
; -5.143 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.387      ; 6.532      ;
; -5.142 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.387      ; 6.531      ;
; -5.138 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.387      ; 6.527      ;
; -5.137 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.387      ; 6.526      ;
; -5.136 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.387      ; 6.525      ;
; -5.135 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.387      ; 6.524      ;
; -5.134 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.387      ; 6.523      ;
; -5.100 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.376      ; 6.478      ;
; -5.100 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.376      ; 6.478      ;
; -5.099 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.376      ; 6.477      ;
; -5.099 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.376      ; 6.477      ;
; -4.980 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.368      ;
; -4.979 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.367      ;
; -4.978 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.366      ;
; -4.977 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.365      ;
; -4.976 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.364      ;
; -4.974 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.362      ;
; -4.973 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.361      ;
; -4.969 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.357      ;
; -4.968 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.356      ;
; -4.967 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.355      ;
; -4.966 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.354      ;
; -4.964 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.352      ;
; -4.959 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.347      ;
; -4.958 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.346      ;
; -4.957 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.345      ;
; -4.956 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.344      ;
; -4.955 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.343      ;
; -4.954 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.342      ;
; -4.953 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.341      ;
; -4.949 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.337      ;
; -4.948 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.336      ;
; -4.947 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.335      ;
; -4.946 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.334      ;
; -4.945 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.333      ;
; -4.925 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.313      ;
; -4.924 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.312      ;
; -4.923 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.311      ;
; -4.922 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.310      ;
; -4.921 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.309      ;
; -4.920 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.308      ;
; -4.919 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.307      ;
; -4.918 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.306      ;
; -4.917 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.305      ;
; -4.916 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.304      ;
; -4.915 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.303      ;
; -4.915 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.303      ;
; -4.914 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.302      ;
; -4.914 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.302      ;
; -4.913 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.301      ;
; -4.913 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.301      ;
; -4.912 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.300      ;
; -4.912 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.300      ;
; -4.911 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.375      ; 6.288      ;
; -4.911 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.288      ;
; -4.911 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.299      ;
; -4.910 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.287      ;
; -4.910 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.287      ;
; -4.908 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.296      ;
; -4.907 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.295      ;
; -4.906 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.294      ;
; -4.905 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.293      ;
; -4.904 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.292      ;
; -4.904 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.375      ; 6.281      ;
; -4.903 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.280      ;
; -4.902 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.279      ;
; -4.902 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.279      ;
; -4.877 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.375      ; 6.254      ;
; -4.877 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.254      ;
; -4.876 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.253      ;
; -4.876 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.253      ;
; -4.870 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.375      ; 6.247      ;
; -4.870 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.247      ;
; -4.869 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.246      ;
; -4.869 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.375      ; 6.246      ;
; -4.857 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.245      ;
; -4.856 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.244      ;
; -4.855 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.386      ; 6.243      ;
; -4.854 ; one_wire:dht22_one_wire|clks[2]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.386      ; 6.242      ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[15]     ; one_wire:dht22_one_wire|one_wire_buff[15]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[3]      ; one_wire:dht22_one_wire|one_wire_buff[3]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[13]     ; one_wire:dht22_one_wire|one_wire_buff[13]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[4]      ; one_wire:dht22_one_wire|one_wire_buff[4]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[5]      ; one_wire:dht22_one_wire|one_wire_buff[5]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[6]      ; one_wire:dht22_one_wire|one_wire_buff[6]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[7]      ; one_wire:dht22_one_wire|one_wire_buff[7]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[8]      ; one_wire:dht22_one_wire|one_wire_buff[8]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[9]      ; one_wire:dht22_one_wire|one_wire_buff[9]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[10]     ; one_wire:dht22_one_wire|one_wire_buff[10]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[11]     ; one_wire:dht22_one_wire|one_wire_buff[11]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[14]     ; one_wire:dht22_one_wire|one_wire_buff[14]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[1]      ; one_wire:dht22_one_wire|one_wire_buff[1]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[2]      ; one_wire:dht22_one_wire|one_wire_buff[2]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[12]     ; one_wire:dht22_one_wire|one_wire_buff[12]     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; one_wire:dht22_one_wire|one_wire_buff[0]      ; one_wire:dht22_one_wire|one_wire_buff[0]      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.669      ;
; 0.396 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.093      ; 0.684      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; param                                         ; param                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|io~en                 ; one_wire:dht22_one_wire|io~en                 ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_DONE         ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[3]          ; one_wire:dht22_one_wire|bit_count[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[0]          ; one_wire:dht22_one_wire|bit_count[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[1]          ; one_wire:dht22_one_wire|bit_count[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[2]          ; one_wire:dht22_one_wire|bit_count[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[5]          ; one_wire:dht22_one_wire|bit_count[5]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|bit_count[4]          ; one_wire:dht22_one_wire|bit_count[4]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|read_io               ; one_wire:dht22_one_wire|read_io               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; one_wire:dht22_one_wire|old_io_state          ; one_wire:dht22_one_wire|old_io_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.403 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.669      ;
; 0.471 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.093      ; 0.759      ;
; 0.472 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[11]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.739      ;
; 0.477 ; one_wire:dht22_one_wire|clks[19]              ; one_wire:dht22_one_wire|clks[19]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.744      ;
; 0.578 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.093      ; 0.866      ;
; 0.582 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.093      ; 0.870      ;
; 0.601 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.093      ; 0.889      ;
; 0.653 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[10]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.920      ;
; 0.665 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[9]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.932      ;
; 0.671 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[8]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.938      ;
; 0.688 ; count[2]                                      ; count[2]                                      ; clk          ; clk         ; 0.000        ; 0.091      ; 0.974      ;
; 0.690 ; seg_display:display|count[2]                  ; seg_display:display|count[2]                  ; clk          ; clk         ; 0.000        ; 0.092      ; 0.977      ;
; 0.704 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; count[6]                                      ; count[6]                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; one_wire:dht22_one_wire|clks[5]               ; one_wire:dht22_one_wire|clks[5]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; one_wire:dht22_one_wire|clks[7]               ; one_wire:dht22_one_wire|clks[7]               ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; count[19]                                     ; count[19]                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; count[11]                                     ; count[11]                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; count[5]                                      ; count[5]                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; count[3]                                      ; count[3]                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; seg_display:display|count[15]                 ; seg_display:display|count[15]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; seg_display:display|count[6]                  ; seg_display:display|count[6]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.708 ; count[10]                                     ; count[10]                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; count[29]                                     ; count[29]                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; count[12]                                     ; count[12]                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; count[4]                                      ; count[4]                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; seg_display:display|count[7]                  ; seg_display:display|count[7]                  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709 ; count[30]                                     ; count[30]                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; count[28]                                     ; count[28]                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; count[27]                                     ; count[27]                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; count[17]                                     ; count[17]                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; count[31]                                     ; count[31]                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; seg_display:display|count[12]                 ; seg_display:display|count[12]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.711 ; count[9]                                      ; count[9]                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; count[7]                                      ; count[7]                                      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; seg_display:display|count[14]                 ; seg_display:display|count[14]                 ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; count[25]                                     ; count[25]                                     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; one_wire:dht22_one_wire|read_io               ; one_wire:dht22_one_wire|old_io_state          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.714 ; one_wire:dht22_one_wire|clks[11]              ; one_wire:dht22_one_wire|clks[11]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.981      ;
; 0.718 ; one_wire:dht22_one_wire|clks[17]              ; one_wire:dht22_one_wire|clks[17]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.985      ;
; 0.719 ; one_wire:dht22_one_wire|clks[13]              ; one_wire:dht22_one_wire|clks[13]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.986      ;
; 0.719 ; one_wire:dht22_one_wire|clks[12]              ; one_wire:dht22_one_wire|clks[12]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.986      ;
; 0.721 ; one_wire:dht22_one_wire|clks[18]              ; one_wire:dht22_one_wire|clks[18]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.988      ;
; 0.724 ; one_wire:dht22_one_wire|clks[15]              ; one_wire:dht22_one_wire|clks[15]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.991      ;
; 0.727 ; one_wire:dht22_one_wire|clks[14]              ; one_wire:dht22_one_wire|clks[14]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.994      ;
; 0.731 ; one_wire:dht22_one_wire|clks[16]              ; one_wire:dht22_one_wire|clks[16]              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.998      ;
; 0.733 ; one_wire:dht22_one_wire|clks[6]               ; one_wire:dht22_one_wire|clks[6]               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.000      ;
; 0.734 ; one_wire:dht22_one_wire|clks[4]               ; one_wire:dht22_one_wire|clks[4]               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.734 ; one_wire:dht22_one_wire|clks[9]               ; one_wire:dht22_one_wire|clks[9]               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.001      ;
; 0.738 ; one_wire:dht22_one_wire|clks[3]               ; one_wire:dht22_one_wire|clks[3]               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.005      ;
; 0.739 ; one_wire:dht22_one_wire|clks[1]               ; one_wire:dht22_one_wire|clks[1]               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.006      ;
; 0.739 ; one_wire:dht22_one_wire|clks[8]               ; one_wire:dht22_one_wire|clks[8]               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.006      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.915 ; -171.075          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -217.842                        ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                               ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.915 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.160      ; 3.062      ;
; -1.914 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.160      ; 3.061      ;
; -1.913 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.060      ;
; -1.912 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.160      ; 3.059      ;
; -1.911 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.058      ;
; -1.909 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.160      ; 3.056      ;
; -1.908 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.055      ;
; -1.904 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.051      ;
; -1.903 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.160      ; 3.050      ;
; -1.902 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.160      ; 3.049      ;
; -1.901 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.160      ; 3.048      ;
; -1.899 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.160      ; 3.046      ;
; -1.875 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.155      ; 3.017      ;
; -1.874 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.155      ; 3.016      ;
; -1.874 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.155      ; 3.016      ;
; -1.873 ; one_wire:dht22_one_wire|clks[5]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.155      ; 3.015      ;
; -1.842 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.989      ;
; -1.841 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.988      ;
; -1.840 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.987      ;
; -1.839 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.986      ;
; -1.838 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.985      ;
; -1.836 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.983      ;
; -1.835 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.982      ;
; -1.831 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.978      ;
; -1.830 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.977      ;
; -1.829 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.976      ;
; -1.828 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.975      ;
; -1.826 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.973      ;
; -1.810 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.957      ;
; -1.809 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.956      ;
; -1.808 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.955      ;
; -1.807 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.954      ;
; -1.806 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.953      ;
; -1.804 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.951      ;
; -1.803 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.950      ;
; -1.802 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.944      ;
; -1.801 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.943      ;
; -1.801 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.943      ;
; -1.800 ; one_wire:dht22_one_wire|clks[7]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.942      ;
; -1.799 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.946      ;
; -1.798 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.945      ;
; -1.797 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.944      ;
; -1.796 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.943      ;
; -1.794 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.941      ;
; -1.770 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.912      ;
; -1.769 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.911      ;
; -1.769 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.911      ;
; -1.768 ; one_wire:dht22_one_wire|clks[9]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.910      ;
; -1.754 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.901      ;
; -1.753 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.900      ;
; -1.752 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.899      ;
; -1.751 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.898      ;
; -1.750 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.897      ;
; -1.748 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.895      ;
; -1.747 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.894      ;
; -1.746 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.893      ;
; -1.745 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.892      ;
; -1.744 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.891      ;
; -1.743 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.890      ;
; -1.743 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.890      ;
; -1.742 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.889      ;
; -1.742 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.889      ;
; -1.741 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.888      ;
; -1.740 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.887      ;
; -1.740 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.887      ;
; -1.739 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.886      ;
; -1.738 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.885      ;
; -1.735 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.882      ;
; -1.734 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.881      ;
; -1.733 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.880      ;
; -1.732 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.879      ;
; -1.730 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.877      ;
; -1.727 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.161      ; 2.875      ;
; -1.726 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.161      ; 2.874      ;
; -1.725 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.161      ; 2.873      ;
; -1.724 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.161      ; 2.872      ;
; -1.723 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.161      ; 2.871      ;
; -1.721 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[5]  ; clk          ; clk         ; 1.000        ; 0.161      ; 2.869      ;
; -1.720 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[13] ; clk          ; clk         ; 1.000        ; 0.161      ; 2.868      ;
; -1.716 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[14] ; clk          ; clk         ; 1.000        ; 0.161      ; 2.864      ;
; -1.715 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[11] ; clk          ; clk         ; 1.000        ; 0.161      ; 2.863      ;
; -1.714 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.856      ;
; -1.714 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[3]  ; clk          ; clk         ; 1.000        ; 0.161      ; 2.862      ;
; -1.713 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.855      ;
; -1.713 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.855      ;
; -1.713 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[0]  ; clk          ; clk         ; 1.000        ; 0.161      ; 2.861      ;
; -1.712 ; one_wire:dht22_one_wire|clks[3]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.854      ;
; -1.711 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[4]  ; clk          ; clk         ; 1.000        ; 0.161      ; 2.859      ;
; -1.706 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.155      ; 2.848      ;
; -1.705 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.847      ;
; -1.705 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.847      ;
; -1.704 ; one_wire:dht22_one_wire|clks[1]      ; one_wire:dht22_one_wire|one_wire_buff[1]  ; clk          ; clk         ; 1.000        ; 0.155      ; 2.846      ;
; -1.691 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[8]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.838      ;
; -1.690 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[6]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.837      ;
; -1.689 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[10] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.836      ;
; -1.688 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[2]  ; clk          ; clk         ; 1.000        ; 0.160      ; 2.835      ;
; -1.687 ; one_wire:dht22_one_wire|clks[0]      ; one_wire:dht22_one_wire|one_wire_buff[12] ; clk          ; clk         ; 1.000        ; 0.160      ; 2.834      ;
; -1.687 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[15] ; clk          ; clk         ; 1.000        ; 0.156      ; 2.830      ;
; -1.686 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[7]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.829      ;
; -1.686 ; one_wire:dht22_one_wire|clk_stamp[1] ; one_wire:dht22_one_wire|one_wire_buff[9]  ; clk          ; clk         ; 1.000        ; 0.156      ; 2.829      ;
+--------+--------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[15]     ; one_wire:dht22_one_wire|one_wire_buff[15]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[3]      ; one_wire:dht22_one_wire|one_wire_buff[3]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[13]     ; one_wire:dht22_one_wire|one_wire_buff[13]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[4]      ; one_wire:dht22_one_wire|one_wire_buff[4]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[5]      ; one_wire:dht22_one_wire|one_wire_buff[5]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[6]      ; one_wire:dht22_one_wire|one_wire_buff[6]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[7]      ; one_wire:dht22_one_wire|one_wire_buff[7]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[8]      ; one_wire:dht22_one_wire|one_wire_buff[8]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[9]      ; one_wire:dht22_one_wire|one_wire_buff[9]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[10]     ; one_wire:dht22_one_wire|one_wire_buff[10]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[11]     ; one_wire:dht22_one_wire|one_wire_buff[11]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[14]     ; one_wire:dht22_one_wire|one_wire_buff[14]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[1]      ; one_wire:dht22_one_wire|one_wire_buff[1]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[2]      ; one_wire:dht22_one_wire|one_wire_buff[2]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[12]     ; one_wire:dht22_one_wire|one_wire_buff[12]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; one_wire:dht22_one_wire|one_wire_buff[0]      ; one_wire:dht22_one_wire|one_wire_buff[0]      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.185 ; seg_display:display|digit_index[0]            ; seg_display:display|digit_index[0]            ; clk          ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; param                                         ; param                                         ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; dec_to_bcd:dht22_data_bcd|tens_reg[3]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; dec_to_bcd:dht22_data_bcd|tens_reg[2]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; dec_to_bcd:dht22_data_bcd|tens_reg[1]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; dec_to_bcd:dht22_data_bcd|num_reg[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; dec_to_bcd:dht22_data_bcd|tens_reg[0]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; seg_display:display|digit_index[1]            ; seg_display:display|digit_index[1]            ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|io~en                 ; one_wire:dht22_one_wire|io~en                 ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; dec_to_bcd:dht22_data_bcd|num_reg[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; dec_to_bcd:dht22_data_bcd|state.ST_CALC       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; dec_to_bcd:dht22_data_bcd|state.ST_DONE       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; dec_to_bcd:dht22_data_bcd|state.ST_IDLE       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_DONE         ; one_wire:dht22_one_wire|state.ST_DONE         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_CHECK        ; one_wire:dht22_one_wire|state.ST_CHECK        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_START        ; one_wire:dht22_one_wire|state.ST_START        ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; one_wire:dht22_one_wire|state.ST_PRE_ACK      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; one_wire:dht22_one_wire|state.ST_PROCESS_DATA ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|state.ST_ACK          ; one_wire:dht22_one_wire|state.ST_ACK          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|bit_count[3]          ; one_wire:dht22_one_wire|bit_count[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|bit_count[0]          ; one_wire:dht22_one_wire|bit_count[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|bit_count[1]          ; one_wire:dht22_one_wire|bit_count[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|bit_count[2]          ; one_wire:dht22_one_wire|bit_count[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|bit_count[5]          ; one_wire:dht22_one_wire|bit_count[5]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|bit_count[4]          ; one_wire:dht22_one_wire|bit_count[4]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|read_io               ; one_wire:dht22_one_wire|read_io               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; one_wire:dht22_one_wire|old_io_state          ; one_wire:dht22_one_wire|old_io_state          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.195 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[3]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[11]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; seg_display:display|shift_reg[1]              ; seg_display:display|shift_reg[2]              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.325      ;
; 0.209 ; one_wire:dht22_one_wire|clks[19]              ; one_wire:dht22_one_wire|clks[19]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.329      ;
; 0.253 ; seg_display:display|shift_reg[0]              ; seg_display:display|shift_reg[1]              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.382      ;
; 0.257 ; seg_display:display|shift_reg[3]              ; seg_display:display|shift_reg[0]              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.386      ;
; 0.257 ; seg_display:display|shift_reg[2]              ; seg_display:display|shift_reg[3]              ; clk          ; clk         ; 0.000        ; 0.045      ; 0.386      ;
; 0.271 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[2]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[10]         ; clk          ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.279 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[1]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[9]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; dec_to_bcd:dht22_data_bcd|hundreds_reg[0]     ; dec_to_bcd:dht22_data_bcd|bcd_reg[8]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.400      ;
; 0.297 ; count[2]                                      ; count[2]                                      ; clk          ; clk         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; seg_display:display|count[2]                  ; seg_display:display|count[2]                  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.426      ;
; 0.303 ; seg_display:display|count[15]                 ; seg_display:display|count[15]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; seg_display:display|count[3]                  ; seg_display:display|count[3]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; count[6]                                      ; count[6]                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; seg_display:display|count[11]                 ; seg_display:display|count[11]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; seg_display:display|count[5]                  ; seg_display:display|count[5]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; one_wire:dht22_one_wire|clks[7]               ; one_wire:dht22_one_wire|clks[7]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; count[31]                                     ; count[31]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count[5]                                      ; count[5]                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; count[3]                                      ; count[3]                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; seg_display:display|count[7]                  ; seg_display:display|count[7]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; seg_display:display|count[6]                  ; seg_display:display|count[6]                  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; one_wire:dht22_one_wire|clks[5]               ; one_wire:dht22_one_wire|clks[5]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; count[10]                                     ; count[10]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count[17]                                     ; count[17]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count[30]                                     ; count[30]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count[29]                                     ; count[29]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count[27]                                     ; count[27]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count[19]                                     ; count[19]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count[12]                                     ; count[12]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count[11]                                     ; count[11]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count[7]                                      ; count[7]                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; count[4]                                      ; count[4]                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; seg_display:display|count[14]                 ; seg_display:display|count[14]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; seg_display:display|count[12]                 ; seg_display:display|count[12]                 ; clk          ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; count[9]                                      ; count[9]                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; count[28]                                     ; count[28]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; count[25]                                     ; count[25]                                     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; one_wire:dht22_one_wire|clks[11]              ; one_wire:dht22_one_wire|clks[11]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.309 ; one_wire:dht22_one_wire|read_io               ; one_wire:dht22_one_wire|old_io_state          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.429      ;
; 0.311 ; one_wire:dht22_one_wire|clks[12]              ; one_wire:dht22_one_wire|clks[12]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; one_wire:dht22_one_wire|clks[17]              ; one_wire:dht22_one_wire|clks[17]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; one_wire:dht22_one_wire|clks[18]              ; one_wire:dht22_one_wire|clks[18]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; one_wire:dht22_one_wire|clks[13]              ; one_wire:dht22_one_wire|clks[13]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.433      ;
; 0.315 ; one_wire:dht22_one_wire|clks[15]              ; one_wire:dht22_one_wire|clks[15]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.435      ;
; 0.317 ; one_wire:dht22_one_wire|clks[14]              ; one_wire:dht22_one_wire|clks[14]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.318 ; one_wire:dht22_one_wire|clks[16]              ; one_wire:dht22_one_wire|clks[16]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.438      ;
; 0.319 ; one_wire:dht22_one_wire|clks[4]               ; one_wire:dht22_one_wire|clks[4]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; one_wire:dht22_one_wire|clks[6]               ; one_wire:dht22_one_wire|clks[6]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; one_wire:dht22_one_wire|clks[9]               ; one_wire:dht22_one_wire|clks[9]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.439      ;
; 0.321 ; one_wire:dht22_one_wire|clks[3]               ; one_wire:dht22_one_wire|clks[3]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; one_wire:dht22_one_wire|clks[8]               ; one_wire:dht22_one_wire|clks[8]               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.321 ; one_wire:dht22_one_wire|clks[10]              ; one_wire:dht22_one_wire|clks[10]              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
+-------+-----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.744   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -5.744   ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -612.725 ; 0.0   ; 0.0      ; 0.0     ; -248.355            ;
;  clk             ; -612.725 ; 0.000 ; N/A      ; N/A     ; -248.355            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dp            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sel[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; io            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; io                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; rst_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dp            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; seg[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; sel[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; sel[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; io            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 11902    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 11902    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 166   ; 166  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 109   ; 109  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; io         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dp          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; io         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dp          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; io          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sel[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue Jan 30 22:25:38 2024
Info: Command: quartus_sta weather_sensor -c weather_sensor
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'weather_sensor.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.744
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.744            -612.725 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -248.355 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.279
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.279            -562.831 clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -248.355 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.915
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.915            -171.075 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -217.842 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4735 megabytes
    Info: Processing ended: Tue Jan 30 22:25:41 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


