Partition Merge report for R32V2020
Sat Aug 10 13:35:14 2019
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Partition Merge Partition Statistics
  5. Partition Merge Partition Pin Processing
  6. Partition Merge Resource Usage Summary
  7. Partition Merge RAM Summary
  8. Partition Merge DSP Block Usage Summary
  9. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Partition Merge Summary                                                          ;
+------------------------------------+---------------------------------------------+
; Partition Merge Status             ; Successful - Sat Aug 10 13:35:13 2019       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; R32V2020                                    ;
; Top-level Entity Name              ; R32V2020_A4CE6_top                          ;
; Family                             ; Cyclone IV E                                ;
; Total logic elements               ; 5,832                                       ;
;     Total combinational functions  ; 5,393                                       ;
;     Dedicated logic registers      ; 1,493                                       ;
; Total registers                    ; 1493                                        ;
; Total pins                         ; 68                                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 98,432                                      ;
; Embedded Multiplier 9-bit elements ; 12                                          ;
; Total PLLs                         ; 0                                           ;
+------------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                    ;
+---------------------------------------------+-------+------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+
; Estimated Total logic elements              ; 5604  ; 228              ; 0                              ;
;                                             ;       ;                  ;                                ;
; Total combinational functions               ; 5183  ; 210              ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;                  ;                                ;
;     -- 4 input functions                    ; 2773  ; 87               ; 0                              ;
;     -- 3 input functions                    ; 1240  ; 79               ; 0                              ;
;     -- <=2 input functions                  ; 1170  ; 44               ; 0                              ;
;                                             ;       ;                  ;                                ;
; Logic elements by mode                      ;       ;                  ;                                ;
;     -- normal mode                          ; 4051  ; 201              ; 0                              ;
;     -- arithmetic mode                      ; 1132  ; 9                ; 0                              ;
;                                             ;       ;                  ;                                ;
; Total registers                             ; 1361  ; 132              ; 0                              ;
;     -- Dedicated logic registers            ; 1361  ; 132              ; 0                              ;
;     -- I/O registers                        ; 0     ; 0                ; 0                              ;
;                                             ;       ;                  ;                                ;
; Virtual pins                                ; 0     ; 0                ; 0                              ;
; I/O pins                                    ; 68    ; 0                ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 12    ; 0                ; 0                              ;
; Total memory bits                           ; 98432 ; 0                ; 0                              ;
; Total RAM block bits                        ; 0     ; 0                ; 0                              ;
; JTAG                                        ; 1     ; 0                ; 0                              ;
;                                             ;       ;                  ;                                ;
; Connections                                 ;       ;                  ;                                ;
;     -- Input Connections                    ; 492   ; 200              ; 0                              ;
;     -- Registered Input Connections         ; 247   ; 142              ; 0                              ;
;     -- Output Connections                   ; 504   ; 188              ; 0                              ;
;     -- Registered Output Connections        ; 24    ; 188              ; 0                              ;
;                                             ;       ;                  ;                                ;
; Internal Connections                        ;       ;                  ;                                ;
;     -- Total Connections                    ; 25581 ; 1326             ; 0                              ;
;     -- Registered Connections               ; 8815  ; 899              ; 0                              ;
;                                             ;       ;                  ;                                ;
; External Connections                        ;       ;                  ;                                ;
;     -- Top                                  ; 608   ; 388              ; 0                              ;
;     -- sld_hub:auto_hub                     ; 388   ; 0                ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0     ; 0                ; 0                              ;
;                                             ;       ;                  ;                                ;
; Partition Interface                         ;       ;                  ;                                ;
;     -- Input Ports                          ; 75    ; 105              ; 0                              ;
;     -- Output Ports                         ; 76    ; 122              ; 0                              ;
;     -- Bidir Ports                          ; 2     ; 0                ; 0                              ;
;                                             ;       ;                  ;                                ;
; Registered Ports                            ;       ;                  ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 79               ; 0                              ;
;                                             ;       ;                  ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 3                ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 28               ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 67               ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 72               ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 76               ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; Name                                                                                                ; Partition ; Type          ; Location ; Status                                     ;
+-----------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+
; altera_reserved_tck                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tck                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tck~input                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tdi                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tdi                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdi~input                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tdo                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- altera_reserved_tdo                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tdo~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; altera_reserved_tms                                                                                 ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- altera_reserved_tms                                                                          ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- altera_reserved_tms~input                                                                    ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_CLOCK_50                                                                                          ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_CLOCK_50                                                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_CLOCK_50~input                                                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_I2C_INT                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_I2C_INT                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_I2C_INT~input                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_SerRxd                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_SerRxd                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_SerRxd~input                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_dipSwitch[0]                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_dipSwitch[0]                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_dipSwitch[0]~input                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_dipSwitch[1]                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_dipSwitch[1]                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_dipSwitch[1]~input                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_dipSwitch[2]                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_dipSwitch[2]                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_dipSwitch[2]~input                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_dipSwitch[3]                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_dipSwitch[3]                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_dipSwitch[3]~input                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_dipSwitch[4]                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_dipSwitch[4]                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_dipSwitch[4]~input                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_dipSwitch[5]                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_dipSwitch[5]                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_dipSwitch[5]~input                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_dipSwitch[6]                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_dipSwitch[6]                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_dipSwitch[6]~input                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_dipSwitch[7]                                                                                      ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_dipSwitch[7]                                                                               ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_dipSwitch[7]~input                                                                         ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_ps2Clk                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_ps2Clk                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_ps2Clk~input                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_ps2Data                                                                                           ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_ps2Data                                                                                    ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_ps2Data~input                                                                              ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_switch[0]                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_switch[0]                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_switch[0]~input                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_switch[1]                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_switch[1]                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_switch[1]~input                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; i_switch[2]                                                                                         ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- i_switch[2]                                                                                  ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- i_switch[2]~input                                                                            ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; io_I2C_SCL                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_I2C_SCL                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_I2C_SCL~output                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                     ;           ;               ;          ;                                            ;
; io_I2C_SDA                                                                                          ; Top       ; Bidir Port    ; n/a      ;                                            ;
;     -- io_I2C_SDA                                                                                   ; Top       ; Bidir Pad     ; Unplaced ; Synthesized                                ;
;     -- io_I2C_SDA~output                                                                            ; Top       ; Output Buffer ; Unplaced ; Preserved from Synthesis Netlist (WYSIWYG) ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Data_RAM_Wrap_Data_RAM_altsyncram_component_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_clr                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ena                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_5_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_6_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_in_7_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_5_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_6_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_ir_out_7_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_raw_tck                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_tdi                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_tdo                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Instr_ROM_altsyncram_component_auto_generated_mgl_prim2_usr1                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_clr                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ena                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_0_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_1_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_2_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_3_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_4_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_5_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_6_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_in_7_                     ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_0_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_1_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_2_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_3_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_4_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_5_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_6_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_ir_out_7_                    ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_cdr               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_e1dr              ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_sdr               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_udr               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_jtag_state_uir               ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_raw_tck                      ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_tdi                          ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_tdo                          ; Top       ; Output Port   ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; jtag.bp.middle_Stack_RAM_altsyncram_component_auto_generated_mgl_prim2_usr1                         ; Top       ; Input Port    ; n/a      ;                                            ;
;                                                                                                     ;           ;               ;          ;                                            ;
; n_reset                                                                                             ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- n_reset                                                                                      ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- n_reset~input                                                                                ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_Anode_Activate[0]                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_Anode_Activate[0]                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_Anode_Activate[0]~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_Anode_Activate[1]                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_Anode_Activate[1]                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_Anode_Activate[1]~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_Anode_Activate[2]                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_Anode_Activate[2]                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_Anode_Activate[2]~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_Anode_Activate[3]                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_Anode_Activate[3]                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_Anode_Activate[3]~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_Anode_Activate[4]                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_Anode_Activate[4]                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_Anode_Activate[4]~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_Anode_Activate[5]                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_Anode_Activate[5]                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_Anode_Activate[5]~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_Anode_Activate[6]                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_Anode_Activate[6]                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_Anode_Activate[6]~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_Anode_Activate[7]                                                                                 ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_Anode_Activate[7]                                                                          ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_Anode_Activate[7]~output                                                                   ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_BUZZER                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_BUZZER                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_BUZZER~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LED7Seg_out[0]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LED7Seg_out[0]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LED7Seg_out[0]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LED7Seg_out[1]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LED7Seg_out[1]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LED7Seg_out[1]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LED7Seg_out[2]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LED7Seg_out[2]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LED7Seg_out[2]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LED7Seg_out[3]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LED7Seg_out[3]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LED7Seg_out[3]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LED7Seg_out[4]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LED7Seg_out[4]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LED7Seg_out[4]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LED7Seg_out[5]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LED7Seg_out[5]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LED7Seg_out[5]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LED7Seg_out[6]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LED7Seg_out[6]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LED7Seg_out[6]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LED7Seg_out[7]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LED7Seg_out[7]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LED7Seg_out[7]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LEDRing_out[0]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LEDRing_out[0]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LEDRing_out[0]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LEDRing_out[10]                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LEDRing_out[10]                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LEDRing_out[10]~output                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LEDRing_out[11]                                                                                   ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LEDRing_out[11]                                                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LEDRing_out[11]~output                                                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LEDRing_out[1]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LEDRing_out[1]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LEDRing_out[1]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LEDRing_out[2]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LEDRing_out[2]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LEDRing_out[2]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LEDRing_out[3]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LEDRing_out[3]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LEDRing_out[3]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LEDRing_out[4]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LEDRing_out[4]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LEDRing_out[4]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LEDRing_out[5]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LEDRing_out[5]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LEDRing_out[5]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LEDRing_out[6]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LEDRing_out[6]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LEDRing_out[6]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LEDRing_out[7]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LEDRing_out[7]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LEDRing_out[7]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LEDRing_out[8]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LEDRing_out[8]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LEDRing_out[8]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LEDRing_out[9]                                                                                    ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LEDRing_out[9]                                                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LEDRing_out[9]~output                                                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LatchIO[0]                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LatchIO[0]                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LatchIO[0]~output                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LatchIO[1]                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LatchIO[1]                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LatchIO[1]~output                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LatchIO[2]                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LatchIO[2]                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LatchIO[2]~output                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LatchIO[3]                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LatchIO[3]                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LatchIO[3]~output                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LatchIO[4]                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LatchIO[4]                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LatchIO[4]~output                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LatchIO[5]                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LatchIO[5]                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LatchIO[5]~output                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LatchIO[6]                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LatchIO[6]                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LatchIO[6]~output                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_LatchIO[7]                                                                                        ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_LatchIO[7]                                                                                 ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_LatchIO[7]~output                                                                          ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_Note                                                                                              ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_Note                                                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_Note~output                                                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_SerTxd                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_SerTxd                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_SerTxd~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_VideoVect[0]                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_VideoVect[0]                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_VideoVect[0]~output                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_VideoVect[1]                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_VideoVect[1]                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_VideoVect[1]~output                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_VideoVect[2]                                                                                      ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_VideoVect[2]                                                                               ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_VideoVect[2]~output                                                                        ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_hSync                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_hSync                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_hSync~output                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_testPoint                                                                                         ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_testPoint                                                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_testPoint~output                                                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; o_vSync                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- o_vSync                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- o_vSync~output                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; spi_csN                                                                                             ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- spi_csN                                                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- spi_csN~output                                                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; spi_miso                                                                                            ; Top       ; Input Port    ; n/a      ;                                            ;
;     -- spi_miso                                                                                     ; Top       ; Input Pad     ; Unplaced ; Synthesized                                ;
;     -- spi_miso~input                                                                               ; Top       ; Input Buffer  ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; spi_mosi                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- spi_mosi                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- spi_mosi~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
; spi_sclk                                                                                            ; Top       ; Output Port   ; n/a      ;                                            ;
;     -- spi_sclk                                                                                     ; Top       ; Output Pad    ; Unplaced ; Synthesized                                ;
;     -- spi_sclk~output                                                                              ; Top       ; Output Buffer ; Unplaced ; Synthesized                                ;
;                                                                                                     ;           ;               ;          ;                                            ;
+-----------------------------------------------------------------------------------------------------+-----------+---------------+----------+--------------------------------------------+


+----------------------------------------------------------------+
; Partition Merge Resource Usage Summary                         ;
+---------------------------------------------+------------------+
; Resource                                    ; Usage            ;
+---------------------------------------------+------------------+
; Estimated Total logic elements              ; 5,832            ;
;                                             ;                  ;
; Total combinational functions               ; 5393             ;
; Logic element usage by number of LUT inputs ;                  ;
;     -- 4 input functions                    ; 2860             ;
;     -- 3 input functions                    ; 1319             ;
;     -- <=2 input functions                  ; 1214             ;
;                                             ;                  ;
; Logic elements by mode                      ;                  ;
;     -- normal mode                          ; 4252             ;
;     -- arithmetic mode                      ; 1141             ;
;                                             ;                  ;
; Total registers                             ; 1493             ;
;     -- Dedicated logic registers            ; 1493             ;
;     -- I/O registers                        ; 0                ;
;                                             ;                  ;
; I/O pins                                    ; 68               ;
; Total memory bits                           ; 98432            ;
;                                             ;                  ;
; Embedded Multiplier 9-bit elements          ; 12               ;
;                                             ;                  ;
; Maximum fan-out node                        ; i_CLOCK_50~input ;
; Maximum fan-out                             ; 1232             ;
; Total fan-out                               ; 26317            ;
; Average fan-out                             ; 3.67             ;
+---------------------------------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                    ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                                                                ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------------------------------------------------------------------------+
; R32V2020_top:middle|BlockRam_Stack:Stack_RAM|altsyncram:altsyncram_component|altsyncram_a1s3:auto_generated|altsyncram_ldp2:altsyncram1|ALTSYNCRAM                                      ; AUTO ; True Dual Port   ; 256          ; 32           ; 256          ; 32           ; 8192  ; None                                                                               ;
; R32V2020_top:middle|BlockRom_Instruction:Instr_ROM|altsyncram:altsyncram_component|altsyncram_t254:auto_generated|altsyncram_4k53:altsyncram1|ALTSYNCRAM                                ; AUTO ; True Dual Port   ; 1024         ; 32           ; 1024         ; 32           ; 32768 ; ../../../../Programs/ISA_Tests/I001-Immed_Instr_Test/I001-Immed_Instr_Test_ins.HEX ;
; R32V2020_top:middle|PeripheralInterface:Peripherals|ANSIDisplayVGA:SVGA|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; 2048         ; 8            ; 2048         ; 8            ; 16384 ; None                                                                               ;
; R32V2020_top:middle|PeripheralInterface:Peripherals|ANSIDisplayVGA:SVGA|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_ldr3:auto_generated|ALTSYNCRAM   ; AUTO ; True Dual Port   ; 2048         ; 8            ; 2048         ; 8            ; 16384 ; None                                                                               ;
; R32V2020_top:middle|PeripheralInterface:Peripherals|ANSIDisplayVGA:SVGA|SansBoldRom:\GEN_EXT_SCHARS:fontRom|altsyncram:altsyncram_component|altsyncram_nts3:auto_generated|ALTSYNCRAM   ; AUTO ; ROM              ; 2048         ; 8            ; --           ; --           ; 16384 ; ../../Components/TERMINAL/SansFontBold.HEX                                         ;
; R32V2020_top:middle|PeripheralInterface:Peripherals|bufferedUART:UART|altsyncram:rxBuffer_rtl_0|altsyncram_3ce1:auto_generated|ALTSYNCRAM                                               ; AUTO ; Simple Dual Port ; 16           ; 8            ; 16           ; 8            ; 128   ; None                                                                               ;
; R32V2020_top:middle|Wrap_Data_Ram:Data_RAM_Wrap|BlockRam_Data:Data_RAM|altsyncram:altsyncram_component|altsyncram_4554:auto_generated|altsyncram_8i23:altsyncram1|ALTSYNCRAM            ; AUTO ; True Dual Port   ; 256          ; 32           ; 256          ; 32           ; 8192  ; ../../../../Programs/ISA_Tests/I001-Immed_Instr_Test/I001-Immed_Instr_Test_dat.HEX ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 6           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 12          ;
; Signed Embedded Multipliers           ; 0           ;
; Unsigned Embedded Multipliers         ; 6           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Aug 10 13:35:11 2019
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off R32V2020 -c R32V2020 --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35002): Resolved and merged 2 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Warning (21074): Design contains 1 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "i_I2C_INT" File: C:/Users/HPz420/Documents/GitHub/R32V2020/VHDL/Top_Level_Builds/R32V2020_Build_V002_A4_CE6/R32V2020_A4CE6_top.vhd Line: 39
Info (21057): Implemented 6123 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 21 input pins
    Info (21059): Implemented 49 output pins
    Info (21060): Implemented 2 bidirectional pins
    Info (21061): Implemented 5910 logic cells
    Info (21064): Implemented 128 RAM segments
    Info (21062): Implemented 12 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4725 megabytes
    Info: Processing ended: Sat Aug 10 13:35:14 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


