Classic Timing Analyzer report for Part5
Wed Jan 29 08:33:02 2020
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. tsu
  7. tco
  8. th
  9. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                               ;
+------------------------------+-------+---------------+-------------+------------+--------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From       ; To           ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------------+--------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.404 ns    ; Addr[3]    ; Dout[5]~reg0 ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.512 ns    ; Dout[1]~en ; Dout[1]      ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; 0.347 ns    ; Addr[0]    ; Dout[3]~reg0 ; --         ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;             ;            ;              ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------------+--------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------+
; tsu                                                                   ;
+-------+--------------+------------+---------+--------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To           ; To Clock ;
+-------+--------------+------------+---------+--------------+----------+
; N/A   ; None         ; 4.404 ns   ; Addr[3] ; Dout[5]~reg0 ; clk      ;
; N/A   ; None         ; 4.403 ns   ; Addr[3] ; Dout[3]~reg0 ; clk      ;
; N/A   ; None         ; 4.403 ns   ; Addr[3] ; Dout[4]~reg0 ; clk      ;
; N/A   ; None         ; 4.403 ns   ; Addr[3] ; Dout[6]~reg0 ; clk      ;
; N/A   ; None         ; 4.401 ns   ; Addr[3] ; Dout[9]~reg0 ; clk      ;
; N/A   ; None         ; 4.395 ns   ; Addr[3] ; Dout[1]~reg0 ; clk      ;
; N/A   ; None         ; 4.394 ns   ; Addr[3] ; Dout[8]~reg0 ; clk      ;
; N/A   ; None         ; 4.393 ns   ; Addr[3] ; Dout[7]~reg0 ; clk      ;
; N/A   ; None         ; 4.390 ns   ; Addr[3] ; Dout[2]~reg0 ; clk      ;
; N/A   ; None         ; 4.299 ns   ; Addr[1] ; Dout[7]~reg0 ; clk      ;
; N/A   ; None         ; 4.298 ns   ; Addr[1] ; Dout[8]~reg0 ; clk      ;
; N/A   ; None         ; 4.295 ns   ; Addr[1] ; Dout[1]~reg0 ; clk      ;
; N/A   ; None         ; 4.295 ns   ; Addr[1] ; Dout[2]~reg0 ; clk      ;
; N/A   ; None         ; 4.291 ns   ; Addr[1] ; Dout[4]~reg0 ; clk      ;
; N/A   ; None         ; 4.289 ns   ; Addr[1] ; Dout[5]~reg0 ; clk      ;
; N/A   ; None         ; 4.288 ns   ; Addr[1] ; Dout[6]~reg0 ; clk      ;
; N/A   ; None         ; 4.288 ns   ; Addr[1] ; Dout[9]~reg0 ; clk      ;
; N/A   ; None         ; 4.176 ns   ; Addr[2] ; Dout[7]~reg0 ; clk      ;
; N/A   ; None         ; 4.175 ns   ; Addr[2] ; Dout[1]~reg0 ; clk      ;
; N/A   ; None         ; 4.175 ns   ; Addr[2] ; Dout[8]~reg0 ; clk      ;
; N/A   ; None         ; 4.174 ns   ; Addr[2] ; Dout[2]~reg0 ; clk      ;
; N/A   ; None         ; 4.168 ns   ; Addr[2] ; Dout[5]~reg0 ; clk      ;
; N/A   ; None         ; 4.168 ns   ; Addr[2] ; Dout[9]~reg0 ; clk      ;
; N/A   ; None         ; 4.167 ns   ; Addr[2] ; Dout[3]~reg0 ; clk      ;
; N/A   ; None         ; 4.167 ns   ; Addr[2] ; Dout[4]~reg0 ; clk      ;
; N/A   ; None         ; 4.167 ns   ; Addr[2] ; Dout[6]~reg0 ; clk      ;
; N/A   ; None         ; 0.138 ns   ; RD      ; Dout[8]~en   ; clk      ;
; N/A   ; None         ; 0.137 ns   ; RD      ; Dout[9]~en   ; clk      ;
; N/A   ; None         ; 0.136 ns   ; RD      ; Dout[7]~en   ; clk      ;
; N/A   ; None         ; 0.135 ns   ; RD      ; Dout[0]~en   ; clk      ;
; N/A   ; None         ; 0.134 ns   ; RD      ; Dout[2]~en   ; clk      ;
; N/A   ; None         ; 0.128 ns   ; RD      ; Dout[5]~en   ; clk      ;
; N/A   ; None         ; 0.127 ns   ; RD      ; Dout[4]~en   ; clk      ;
; N/A   ; None         ; 0.126 ns   ; RD      ; Dout[3]~en   ; clk      ;
; N/A   ; None         ; 0.124 ns   ; RD      ; Dout[6]~en   ; clk      ;
; N/A   ; None         ; 0.123 ns   ; RD      ; Dout[1]~en   ; clk      ;
; N/A   ; None         ; 0.033 ns   ; Addr[0] ; Dout[2]~reg0 ; clk      ;
; N/A   ; None         ; 0.032 ns   ; Addr[0] ; Dout[1]~reg0 ; clk      ;
; N/A   ; None         ; 0.026 ns   ; Addr[0] ; Dout[4]~reg0 ; clk      ;
; N/A   ; None         ; 0.026 ns   ; Addr[0] ; Dout[9]~reg0 ; clk      ;
; N/A   ; None         ; 0.025 ns   ; Addr[0] ; Dout[5]~reg0 ; clk      ;
; N/A   ; None         ; 0.025 ns   ; Addr[0] ; Dout[6]~reg0 ; clk      ;
; N/A   ; None         ; -0.003 ns  ; Addr[0] ; Dout[8]~reg0 ; clk      ;
; N/A   ; None         ; -0.099 ns  ; Addr[0] ; Dout[0]~reg0 ; clk      ;
; N/A   ; None         ; -0.117 ns  ; Addr[0] ; Dout[3]~reg0 ; clk      ;
+-------+--------------+------------+---------+--------------+----------+


+-------------------------------------------------------------------------+
; tco                                                                     ;
+-------+--------------+------------+--------------+---------+------------+
; Slack ; Required tco ; Actual tco ; From         ; To      ; From Clock ;
+-------+--------------+------------+--------------+---------+------------+
; N/A   ; None         ; 9.512 ns   ; Dout[1]~en   ; Dout[1] ; clk        ;
; N/A   ; None         ; 8.835 ns   ; Dout[0]~en   ; Dout[0] ; clk        ;
; N/A   ; None         ; 8.823 ns   ; Dout[7]~en   ; Dout[7] ; clk        ;
; N/A   ; None         ; 8.792 ns   ; Dout[7]~reg0 ; Dout[7] ; clk        ;
; N/A   ; None         ; 8.522 ns   ; Dout[0]~reg0 ; Dout[0] ; clk        ;
; N/A   ; None         ; 7.394 ns   ; Dout[1]~reg0 ; Dout[1] ; clk        ;
; N/A   ; None         ; 6.953 ns   ; Dout[2]~reg0 ; Dout[2] ; clk        ;
; N/A   ; None         ; 6.686 ns   ; Dout[8]~reg0 ; Dout[8] ; clk        ;
; N/A   ; None         ; 6.685 ns   ; Dout[3]~reg0 ; Dout[3] ; clk        ;
; N/A   ; None         ; 6.684 ns   ; Dout[6]~reg0 ; Dout[6] ; clk        ;
; N/A   ; None         ; 6.684 ns   ; Dout[4]~reg0 ; Dout[4] ; clk        ;
; N/A   ; None         ; 6.678 ns   ; Dout[9]~reg0 ; Dout[9] ; clk        ;
; N/A   ; None         ; 6.666 ns   ; Dout[5]~reg0 ; Dout[5] ; clk        ;
; N/A   ; None         ; 6.553 ns   ; Dout[9]~en   ; Dout[9] ; clk        ;
; N/A   ; None         ; 6.547 ns   ; Dout[8]~en   ; Dout[8] ; clk        ;
; N/A   ; None         ; 6.332 ns   ; Dout[2]~en   ; Dout[2] ; clk        ;
; N/A   ; None         ; 6.324 ns   ; Dout[4]~en   ; Dout[4] ; clk        ;
; N/A   ; None         ; 6.323 ns   ; Dout[6]~en   ; Dout[6] ; clk        ;
; N/A   ; None         ; 6.315 ns   ; Dout[3]~en   ; Dout[3] ; clk        ;
; N/A   ; None         ; 6.293 ns   ; Dout[5]~en   ; Dout[5] ; clk        ;
+-------+--------------+------------+--------------+---------+------------+


+-----------------------------------------------------------------------------+
; th                                                                          ;
+---------------+-------------+-----------+---------+--------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To           ; To Clock ;
+---------------+-------------+-----------+---------+--------------+----------+
; N/A           ; None        ; 0.347 ns  ; Addr[0] ; Dout[3]~reg0 ; clk      ;
; N/A           ; None        ; 0.329 ns  ; Addr[0] ; Dout[0]~reg0 ; clk      ;
; N/A           ; None        ; 0.233 ns  ; Addr[0] ; Dout[8]~reg0 ; clk      ;
; N/A           ; None        ; 0.205 ns  ; Addr[0] ; Dout[5]~reg0 ; clk      ;
; N/A           ; None        ; 0.205 ns  ; Addr[0] ; Dout[6]~reg0 ; clk      ;
; N/A           ; None        ; 0.204 ns  ; Addr[0] ; Dout[4]~reg0 ; clk      ;
; N/A           ; None        ; 0.204 ns  ; Addr[0] ; Dout[9]~reg0 ; clk      ;
; N/A           ; None        ; 0.198 ns  ; Addr[0] ; Dout[1]~reg0 ; clk      ;
; N/A           ; None        ; 0.197 ns  ; Addr[0] ; Dout[2]~reg0 ; clk      ;
; N/A           ; None        ; 0.107 ns  ; RD      ; Dout[1]~en   ; clk      ;
; N/A           ; None        ; 0.106 ns  ; RD      ; Dout[6]~en   ; clk      ;
; N/A           ; None        ; 0.104 ns  ; RD      ; Dout[3]~en   ; clk      ;
; N/A           ; None        ; 0.103 ns  ; RD      ; Dout[4]~en   ; clk      ;
; N/A           ; None        ; 0.102 ns  ; RD      ; Dout[5]~en   ; clk      ;
; N/A           ; None        ; 0.096 ns  ; RD      ; Dout[2]~en   ; clk      ;
; N/A           ; None        ; 0.095 ns  ; RD      ; Dout[0]~en   ; clk      ;
; N/A           ; None        ; 0.094 ns  ; RD      ; Dout[7]~en   ; clk      ;
; N/A           ; None        ; 0.093 ns  ; RD      ; Dout[9]~en   ; clk      ;
; N/A           ; None        ; 0.092 ns  ; RD      ; Dout[8]~en   ; clk      ;
; N/A           ; None        ; -3.937 ns ; Addr[2] ; Dout[3]~reg0 ; clk      ;
; N/A           ; None        ; -3.937 ns ; Addr[2] ; Dout[4]~reg0 ; clk      ;
; N/A           ; None        ; -3.937 ns ; Addr[2] ; Dout[6]~reg0 ; clk      ;
; N/A           ; None        ; -3.938 ns ; Addr[2] ; Dout[5]~reg0 ; clk      ;
; N/A           ; None        ; -3.938 ns ; Addr[2] ; Dout[9]~reg0 ; clk      ;
; N/A           ; None        ; -3.944 ns ; Addr[2] ; Dout[2]~reg0 ; clk      ;
; N/A           ; None        ; -3.945 ns ; Addr[2] ; Dout[1]~reg0 ; clk      ;
; N/A           ; None        ; -3.945 ns ; Addr[2] ; Dout[8]~reg0 ; clk      ;
; N/A           ; None        ; -3.946 ns ; Addr[2] ; Dout[7]~reg0 ; clk      ;
; N/A           ; None        ; -4.058 ns ; Addr[1] ; Dout[6]~reg0 ; clk      ;
; N/A           ; None        ; -4.058 ns ; Addr[1] ; Dout[9]~reg0 ; clk      ;
; N/A           ; None        ; -4.059 ns ; Addr[1] ; Dout[5]~reg0 ; clk      ;
; N/A           ; None        ; -4.061 ns ; Addr[1] ; Dout[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.065 ns ; Addr[1] ; Dout[1]~reg0 ; clk      ;
; N/A           ; None        ; -4.065 ns ; Addr[1] ; Dout[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.068 ns ; Addr[1] ; Dout[8]~reg0 ; clk      ;
; N/A           ; None        ; -4.069 ns ; Addr[1] ; Dout[7]~reg0 ; clk      ;
; N/A           ; None        ; -4.160 ns ; Addr[3] ; Dout[2]~reg0 ; clk      ;
; N/A           ; None        ; -4.163 ns ; Addr[3] ; Dout[7]~reg0 ; clk      ;
; N/A           ; None        ; -4.164 ns ; Addr[3] ; Dout[8]~reg0 ; clk      ;
; N/A           ; None        ; -4.165 ns ; Addr[3] ; Dout[1]~reg0 ; clk      ;
; N/A           ; None        ; -4.171 ns ; Addr[3] ; Dout[9]~reg0 ; clk      ;
; N/A           ; None        ; -4.173 ns ; Addr[3] ; Dout[3]~reg0 ; clk      ;
; N/A           ; None        ; -4.173 ns ; Addr[3] ; Dout[4]~reg0 ; clk      ;
; N/A           ; None        ; -4.173 ns ; Addr[3] ; Dout[6]~reg0 ; clk      ;
; N/A           ; None        ; -4.174 ns ; Addr[3] ; Dout[5]~reg0 ; clk      ;
+---------------+-------------+-----------+---------+--------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Jan 29 08:33:02 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Part5 -c Part5 --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: No valid register-to-register data paths exist for clock "clk"
Info: tsu for register "Dout[5]~reg0" (data pin = "Addr[3]", clock pin = "clk") is 4.404 ns
    Info: + Longest pin to register delay is 7.109 ns
        Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_D23; Fanout = 9; PIN Node = 'Addr[3]'
        Info: 2: + IC(6.024 ns) + CELL(0.149 ns) = 7.025 ns; Loc. = LCCOMB_X24_Y29_N2; Fanout = 1; COMB Node = 'Mux4~0'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 7.109 ns; Loc. = LCFF_X24_Y29_N3; Fanout = 1; REG Node = 'Dout[5]~reg0'
        Info: Total cell delay = 1.085 ns ( 15.26 % )
        Info: Total interconnect delay = 6.024 ns ( 84.74 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.669 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 20; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.015 ns) + CELL(0.537 ns) = 2.669 ns; Loc. = LCFF_X24_Y29_N3; Fanout = 1; REG Node = 'Dout[5]~reg0'
        Info: Total cell delay = 1.536 ns ( 57.55 % )
        Info: Total interconnect delay = 1.133 ns ( 42.45 % )
Info: tco from clock "clk" to destination pin "Dout[1]" through register "Dout[1]~en" is 9.512 ns
    Info: + Longest clock path from clock "clk" to source register is 2.692 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 20; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.038 ns) + CELL(0.537 ns) = 2.692 ns; Loc. = LCFF_X23_Y35_N19; Fanout = 1; REG Node = 'Dout[1]~en'
        Info: Total cell delay = 1.536 ns ( 57.06 % )
        Info: Total interconnect delay = 1.156 ns ( 42.94 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 6.570 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X23_Y35_N19; Fanout = 1; REG Node = 'Dout[1]~en'
        Info: 2: + IC(3.888 ns) + CELL(2.682 ns) = 6.570 ns; Loc. = PIN_F25; Fanout = 0; PIN Node = 'Dout[1]'
        Info: Total cell delay = 2.682 ns ( 40.82 % )
        Info: Total interconnect delay = 3.888 ns ( 59.18 % )
Info: th for register "Dout[3]~reg0" (data pin = "Addr[0]", clock pin = "clk") is 0.347 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.669 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_P2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G3; Fanout = 20; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.015 ns) + CELL(0.537 ns) = 2.669 ns; Loc. = LCFF_X24_Y29_N7; Fanout = 1; REG Node = 'Dout[3]~reg0'
        Info: Total cell delay = 1.536 ns ( 57.55 % )
        Info: Total interconnect delay = 1.133 ns ( 42.45 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 2.588 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_C13; Fanout = 9; PIN Node = 'Addr[0]'
        Info: 2: + IC(1.254 ns) + CELL(0.271 ns) = 2.504 ns; Loc. = LCCOMB_X24_Y29_N6; Fanout = 1; COMB Node = 'Mux6~0'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 2.588 ns; Loc. = LCFF_X24_Y29_N7; Fanout = 1; REG Node = 'Dout[3]~reg0'
        Info: Total cell delay = 1.334 ns ( 51.55 % )
        Info: Total interconnect delay = 1.254 ns ( 48.45 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 133 megabytes
    Info: Processing ended: Wed Jan 29 08:33:03 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


