Fitter report for Kvazaar_IP_acc_Camera
Wed Nov 23 11:52:30 2022
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. Bidir Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Fitter RAM Summary
 20. I/O Rules Summary
 21. I/O Rules Details
 22. I/O Rules Matrix
 23. Fitter Device Options
 24. Operating Settings and Conditions
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Failed - Wed Nov 23 11:52:30 2022               ;
; Quartus Prime Version           ; 16.0.0 Build 211 04/27/2016 SJ Standard Edition ;
; Revision Name                   ; Kvazaar_IP_acc_Camera                           ;
; Top-level Entity Name           ; Kvazaar_IP_acc_Camera                           ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSXFC6D6F31C6                                  ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 425 / 41,910 ( 1 % )                            ;
; Total registers                 ; 578                                             ;
; Total pins                      ; 206 / 499 ( 41 % )                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 412,368 / 5,662,720 ( 7 % )                     ;
; Total RAM Blocks                ; 0 / 553 ( 0 % )                                 ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                                   ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                                   ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                                   ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                                   ;
; Total PLLs                      ; 1 / 15 ( 7 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Router Timing Optimization Level                                           ; MAXIMUM                               ; Normal                                ;
; Placement Effort Multiplier                                                ; 4.0                                   ; 1.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Regenerate Full Fit Report During ECO Compiles                             ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; On                                    ; Off                                   ;
; Perform Register Retiming for Performance                                  ; On                                    ; Off                                   ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------+
; I/O Assignment Warnings                                  ;
+-------------------+--------------------------------------+
; Pin Name          ; Reason                               ;
+-------------------+--------------------------------------+
; can_0_tx          ; Missing drive strength and slew rate ;
; ddr3_hps_a[0]     ; Missing drive strength and slew rate ;
; ddr3_hps_a[1]     ; Missing drive strength and slew rate ;
; ddr3_hps_a[2]     ; Missing drive strength and slew rate ;
; ddr3_hps_a[3]     ; Missing drive strength and slew rate ;
; ddr3_hps_a[4]     ; Missing drive strength and slew rate ;
; ddr3_hps_a[5]     ; Missing drive strength and slew rate ;
; ddr3_hps_a[6]     ; Missing drive strength and slew rate ;
; ddr3_hps_a[7]     ; Missing drive strength and slew rate ;
; ddr3_hps_a[8]     ; Missing drive strength and slew rate ;
; ddr3_hps_a[9]     ; Missing drive strength and slew rate ;
; ddr3_hps_a[10]    ; Missing drive strength and slew rate ;
; ddr3_hps_a[11]    ; Missing drive strength and slew rate ;
; ddr3_hps_a[12]    ; Missing drive strength and slew rate ;
; ddr3_hps_a[13]    ; Missing drive strength and slew rate ;
; ddr3_hps_a[14]    ; Missing drive strength and slew rate ;
; ddr3_hps_ba[0]    ; Missing drive strength and slew rate ;
; ddr3_hps_ba[1]    ; Missing drive strength and slew rate ;
; ddr3_hps_ba[2]    ; Missing drive strength and slew rate ;
; ddr3_hps_casn     ; Missing drive strength and slew rate ;
; ddr3_hps_cke      ; Missing drive strength and slew rate ;
; ddr3_hps_clk_n    ; Missing drive strength and slew rate ;
; ddr3_hps_clk_p    ; Missing drive strength and slew rate ;
; ddr3_hps_csn      ; Missing drive strength and slew rate ;
; ddr3_hps_dm[0]    ; Missing drive strength and slew rate ;
; ddr3_hps_dm[1]    ; Missing drive strength and slew rate ;
; ddr3_hps_dm[2]    ; Missing drive strength and slew rate ;
; ddr3_hps_dm[3]    ; Missing drive strength and slew rate ;
; ddr3_hps_dm[4]    ; Missing drive strength and slew rate ;
; ddr3_hps_odt      ; Missing drive strength and slew rate ;
; ddr3_hps_rasn     ; Missing drive strength and slew rate ;
; ddr3_hps_resetn   ; Missing drive strength and slew rate ;
; ddr3_hps_wen      ; Missing drive strength and slew rate ;
; enet_hps_gtx_clk  ; Missing drive strength and slew rate ;
; enet_hps_mdc      ; Missing drive strength and slew rate ;
; enet_hps_tx_en    ; Missing drive strength and slew rate ;
; enet_hps_txd[0]   ; Missing drive strength and slew rate ;
; enet_hps_txd[1]   ; Missing drive strength and slew rate ;
; enet_hps_txd[2]   ; Missing drive strength and slew rate ;
; enet_hps_txd[3]   ; Missing drive strength and slew rate ;
; qspi_clk          ; Missing drive strength and slew rate ;
; qspi_ss0          ; Missing drive strength and slew rate ;
; sd_clk            ; Missing drive strength and slew rate ;
; spi_csn           ; Missing drive strength and slew rate ;
; spi_mosi          ; Missing drive strength and slew rate ;
; spi_sck           ; Missing drive strength and slew rate ;
; trace_clk_mic     ; Missing drive strength and slew rate ;
; trace_data[0]     ; Missing drive strength and slew rate ;
; trace_data[1]     ; Missing drive strength and slew rate ;
; trace_data[2]     ; Missing drive strength and slew rate ;
; trace_data[3]     ; Missing drive strength and slew rate ;
; trace_data[4]     ; Missing drive strength and slew rate ;
; trace_data[5]     ; Missing drive strength and slew rate ;
; trace_data[6]     ; Missing drive strength and slew rate ;
; trace_data[7]     ; Missing drive strength and slew rate ;
; uart_tx           ; Missing drive strength and slew rate ;
; usb_stp           ; Missing drive strength and slew rate ;
; LCD_B[0]          ; Missing drive strength and slew rate ;
; LCD_B[1]          ; Missing drive strength and slew rate ;
; LCD_B[2]          ; Missing drive strength and slew rate ;
; LCD_B[3]          ; Missing drive strength and slew rate ;
; LCD_B[4]          ; Missing drive strength and slew rate ;
; LCD_B[5]          ; Missing drive strength and slew rate ;
; LCD_B[6]          ; Missing drive strength and slew rate ;
; LCD_B[7]          ; Missing drive strength and slew rate ;
; LCD_DCLK          ; Missing drive strength and slew rate ;
; LCD_DIM           ; Missing drive strength and slew rate ;
; LCD_G[0]          ; Missing drive strength and slew rate ;
; LCD_G[1]          ; Missing drive strength and slew rate ;
; LCD_G[2]          ; Missing drive strength and slew rate ;
; LCD_G[3]          ; Missing drive strength and slew rate ;
; LCD_G[4]          ; Missing drive strength and slew rate ;
; LCD_G[5]          ; Missing drive strength and slew rate ;
; LCD_G[6]          ; Missing drive strength and slew rate ;
; LCD_G[7]          ; Missing drive strength and slew rate ;
; LCD_HSD           ; Missing drive strength and slew rate ;
; LCD_MODE          ; Missing drive strength and slew rate ;
; LCD_POWER_CTL     ; Missing drive strength and slew rate ;
; LCD_R[0]          ; Missing drive strength and slew rate ;
; LCD_R[1]          ; Missing drive strength and slew rate ;
; LCD_R[2]          ; Missing drive strength and slew rate ;
; LCD_R[3]          ; Missing drive strength and slew rate ;
; LCD_R[4]          ; Missing drive strength and slew rate ;
; LCD_R[5]          ; Missing drive strength and slew rate ;
; LCD_R[6]          ; Missing drive strength and slew rate ;
; LCD_R[7]          ; Missing drive strength and slew rate ;
; LCD_RSTB          ; Missing drive strength and slew rate ;
; LCD_SHLR          ; Missing drive strength and slew rate ;
; LCD_UPDN          ; Missing drive strength and slew rate ;
; LCD_VSD           ; Missing drive strength and slew rate ;
; CAMERA_RESET_n    ; Missing drive strength and slew rate ;
; CAMERA_XCLKIN     ; Missing drive strength and slew rate ;
; CAMERA_SCLK       ; Missing drive strength and slew rate ;
; CAMERA_TRIGGER    ; Missing drive strength and slew rate ;
; ddr3_hps_dq[0]    ; Missing drive strength and slew rate ;
; ddr3_hps_dq[1]    ; Missing drive strength and slew rate ;
; ddr3_hps_dq[2]    ; Missing drive strength and slew rate ;
; ddr3_hps_dq[3]    ; Missing drive strength and slew rate ;
; ddr3_hps_dq[4]    ; Missing drive strength and slew rate ;
; ddr3_hps_dq[5]    ; Missing drive strength and slew rate ;
; ddr3_hps_dq[6]    ; Missing drive strength and slew rate ;
; ddr3_hps_dq[7]    ; Missing drive strength and slew rate ;
; ddr3_hps_dq[8]    ; Missing drive strength and slew rate ;
; ddr3_hps_dq[9]    ; Missing drive strength and slew rate ;
; ddr3_hps_dq[10]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[11]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[12]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[13]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[14]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[15]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[16]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[17]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[18]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[19]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[20]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[21]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[22]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[23]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[24]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[25]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[26]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[27]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[28]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[29]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[30]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[31]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[32]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[33]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[34]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[35]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[36]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[37]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[38]   ; Missing drive strength and slew rate ;
; ddr3_hps_dq[39]   ; Missing drive strength and slew rate ;
; ddr3_hps_dqs_n[0] ; Missing drive strength and slew rate ;
; ddr3_hps_dqs_n[1] ; Missing drive strength and slew rate ;
; ddr3_hps_dqs_n[2] ; Missing drive strength and slew rate ;
; ddr3_hps_dqs_n[3] ; Missing drive strength and slew rate ;
; ddr3_hps_dqs_n[4] ; Missing drive strength and slew rate ;
; ddr3_hps_dqs_p[0] ; Missing drive strength and slew rate ;
; ddr3_hps_dqs_p[1] ; Missing drive strength and slew rate ;
; ddr3_hps_dqs_p[2] ; Missing drive strength and slew rate ;
; ddr3_hps_dqs_p[3] ; Missing drive strength and slew rate ;
; ddr3_hps_dqs_p[4] ; Missing drive strength and slew rate ;
; enet_hps_intn     ; Missing drive strength and slew rate ;
; enet_hps_mdio     ; Missing drive strength and slew rate ;
; gpio09            ; Missing drive strength and slew rate ;
; i2c_scl_hps       ; Missing drive strength and slew rate ;
; i2c_sda_hps       ; Missing drive strength and slew rate ;
; qspi_io[0]        ; Missing drive strength and slew rate ;
; qspi_io[1]        ; Missing drive strength and slew rate ;
; qspi_io[2]        ; Missing drive strength and slew rate ;
; qspi_io[3]        ; Missing drive strength and slew rate ;
; sd_cmd            ; Missing drive strength and slew rate ;
; sd_dat[0]         ; Missing drive strength and slew rate ;
; sd_dat[1]         ; Missing drive strength and slew rate ;
; sd_dat[2]         ; Missing drive strength and slew rate ;
; sd_dat[3]         ; Missing drive strength and slew rate ;
; usb_data[0]       ; Missing drive strength and slew rate ;
; usb_data[1]       ; Missing drive strength and slew rate ;
; usb_data[2]       ; Missing drive strength and slew rate ;
; usb_data[3]       ; Missing drive strength and slew rate ;
; usb_data[4]       ; Missing drive strength and slew rate ;
; usb_data[5]       ; Missing drive strength and slew rate ;
; usb_data[6]       ; Missing drive strength and slew rate ;
; usb_data[7]       ; Missing drive strength and slew rate ;
; user_led_hps[0]   ; Missing drive strength and slew rate ;
; user_led_hps[1]   ; Missing drive strength and slew rate ;
; user_led_hps[2]   ; Missing drive strength and slew rate ;
; user_led_hps[3]   ; Missing drive strength and slew rate ;
; CAMERA_SDATA      ; Missing drive strength and slew rate ;
+-------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                              ;
+----------+----------------+--------------+----------------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To           ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+----------------------+---------------+----------------+
; Location ;                ;              ; CAMERA_STROBE        ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; GSENSOR_ALT_ADDR     ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; GSENSOR_CS_n         ; PIN_D4        ; QSF Assignment ;
; Location ;                ;              ; GSENSOR_INT1         ; PIN_E3        ; QSF Assignment ;
; Location ;                ;              ; GSENSOR_INT2         ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; GSENSOR_SCL_SCLK     ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; GSENSOR_SDA_SDI_SDIO ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DE               ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; LCD_DITH             ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; LSENSOR_ADDR_SEL     ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; LSENSOR_INT          ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; LSENSOR_SCL          ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; LSENSOR_SDA          ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; TOUCH_I2C_SCL        ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; TOUCH_I2C_SDA        ; PIN_F15       ; QSF Assignment ;
; Location ;                ;              ; TOUCH_INT_n          ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; clk_100m_fpga        ; PIN_AB27      ; QSF Assignment ;
; Location ;                ;              ; clk_148_n            ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; clk_148_p            ; PIN_T9        ; QSF Assignment ;
; Location ;                ;              ; clk_25m_fpga         ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; clk_bot1             ; PIN_AF14      ; QSF Assignment ;
; Location ;                ;              ; clk_enet_fpga_n      ; PIN_Y27       ; QSF Assignment ;
; Location ;                ;              ; clk_enet_fpga_p      ; PIN_Y26       ; QSF Assignment ;
; Location ;                ;              ; clk_osc1             ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; clk_osc2             ; PIN_F25       ; QSF Assignment ;
; Location ;                ;              ; clk_top1             ; PIN_AA26      ; QSF Assignment ;
; Location ;                ;              ; cpu_resetn           ; PIN_AD27      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[0]       ; PIN_AJ14      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[10]      ; PIN_AJ9       ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[11]      ; PIN_AK9       ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[12]      ; PIN_AK7       ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[13]      ; PIN_AK8       ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[14]      ; PIN_AG12      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[1]       ; PIN_AK14      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[2]       ; PIN_AH12      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[3]       ; PIN_AJ12      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[4]       ; PIN_AG15      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[5]       ; PIN_AH15      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[6]       ; PIN_AK12      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[7]       ; PIN_AK13      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[8]       ; PIN_AH13      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_a[9]       ; PIN_AH14      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_ba[0]      ; PIN_AH10      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_ba[1]      ; PIN_AJ11      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_ba[2]      ; PIN_AK11      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_casn       ; PIN_AH7       ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_cke        ; PIN_AJ21      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_clk_n      ; PIN_AA15      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_clk_p      ; PIN_AA14      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_csn        ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dm[0]      ; PIN_AH17      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dm[1]      ; PIN_AG23      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dm[2]      ; PIN_AK23      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dm[3]      ; PIN_AJ27      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[0]      ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[10]     ; PIN_AG18      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[11]     ; PIN_AK19      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[12]     ; PIN_AG20      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[13]     ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[14]     ; PIN_AJ20      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[15]     ; PIN_AH24      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[16]     ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[17]     ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[18]     ; PIN_AG22      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[19]     ; PIN_AK22      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[1]      ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[20]     ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[21]     ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[22]     ; PIN_AH23      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[23]     ; PIN_AK24      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[24]     ; PIN_AF24      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[25]     ; PIN_AF23      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[26]     ; PIN_AJ24      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[27]     ; PIN_AK26      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[28]     ; PIN_AE23      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[29]     ; PIN_AE22      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[2]      ; PIN_AG16      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[30]     ; PIN_AG25      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[31]     ; PIN_AK27      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[3]      ; PIN_AF16      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[4]      ; PIN_AH20      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[5]      ; PIN_AG21      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[6]      ; PIN_AJ16      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[7]      ; PIN_AH18      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[8]      ; PIN_AK18      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dq[9]      ; PIN_AJ17      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dqs_n[0]   ; PIN_W16       ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dqs_n[1]   ; PIN_W17       ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dqs_n[2]   ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dqs_n[3]   ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dqs_p[0]   ; PIN_V16       ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dqs_p[1]   ; PIN_V17       ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dqs_p[2]   ; PIN_Y17       ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_dqs_p[3]   ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_odt        ; PIN_AE16      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_rasn       ; PIN_AH8       ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_resetn     ; PIN_AK21      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_rzq        ; PIN_AG17      ; QSF Assignment ;
; Location ;                ;              ; ddr3_fpga_wen        ; PIN_AJ6       ; QSF Assignment ;
; Location ;                ;              ; enet1_rx_clk         ; PIN_Y24       ; QSF Assignment ;
; Location ;                ;              ; enet1_rx_d[0]        ; PIN_AB23      ; QSF Assignment ;
; Location ;                ;              ; enet1_rx_d[1]        ; PIN_AA24      ; QSF Assignment ;
; Location ;                ;              ; enet1_rx_d[2]        ; PIN_AB25      ; QSF Assignment ;
; Location ;                ;              ; enet1_rx_d[3]        ; PIN_AE27      ; QSF Assignment ;
; Location ;                ;              ; enet1_rx_dv          ; PIN_Y23       ; QSF Assignment ;
; Location ;                ;              ; enet1_rx_error       ; PIN_AE28      ; QSF Assignment ;
; Location ;                ;              ; enet1_tx_clk_fb      ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; enet1_tx_d[0]        ; PIN_W20       ; QSF Assignment ;
; Location ;                ;              ; enet1_tx_d[1]        ; PIN_Y21       ; QSF Assignment ;
; Location ;                ;              ; enet1_tx_d[2]        ; PIN_AA25      ; QSF Assignment ;
; Location ;                ;              ; enet1_tx_d[3]        ; PIN_AB26      ; QSF Assignment ;
; Location ;                ;              ; enet1_tx_en          ; PIN_AB22      ; QSF Assignment ;
; Location ;                ;              ; enet1_tx_error       ; PIN_AG5       ; QSF Assignment ;
; Location ;                ;              ; enet2_rx_clk         ; PIN_AH30      ; QSF Assignment ;
; Location ;                ;              ; enet2_rx_d[0]        ; PIN_AF29      ; QSF Assignment ;
; Location ;                ;              ; enet2_rx_d[1]        ; PIN_AF30      ; QSF Assignment ;
; Location ;                ;              ; enet2_rx_d[2]        ; PIN_AD26      ; QSF Assignment ;
; Location ;                ;              ; enet2_rx_d[3]        ; PIN_AC27      ; QSF Assignment ;
; Location ;                ;              ; enet2_rx_dv          ; PIN_AC28      ; QSF Assignment ;
; Location ;                ;              ; enet2_rx_error       ; PIN_V25       ; QSF Assignment ;
; Location ;                ;              ; enet2_tx_clk_fb      ; PIN_AG30      ; QSF Assignment ;
; Location ;                ;              ; enet2_tx_d[0]        ; PIN_AG27      ; QSF Assignment ;
; Location ;                ;              ; enet2_tx_d[1]        ; PIN_AG28      ; QSF Assignment ;
; Location ;                ;              ; enet2_tx_d[2]        ; PIN_AF28      ; QSF Assignment ;
; Location ;                ;              ; enet2_tx_d[3]        ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; enet2_tx_en          ; PIN_W24       ; QSF Assignment ;
; Location ;                ;              ; enet2_tx_error       ; PIN_AH5       ; QSF Assignment ;
; Location ;                ;              ; enet_dual_resetn     ; PIN_AJ1       ; QSF Assignment ;
; Location ;                ;              ; enet_fpga_mdc        ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; enet_fpga_mdio       ; PIN_H13       ; QSF Assignment ;
; Location ;                ;              ; gxb_rx_l4_n          ; PIN_U1        ; QSF Assignment ;
; Location ;                ;              ; gxb_rx_l4_p          ; PIN_U2        ; QSF Assignment ;
; Location ;                ;              ; gxb_tx_l4_n          ; PIN_T3        ; QSF Assignment ;
; Location ;                ;              ; gxb_tx_l4_p          ; PIN_T4        ; QSF Assignment ;
; Location ;                ;              ; hps_resetn           ; PIN_F23       ; QSF Assignment ;
; Location ;                ;              ; i2c_scl_fpga         ; PIN_G7        ; QSF Assignment ;
; Location ;                ;              ; i2c_sda_fpga         ; PIN_F6        ; QSF Assignment ;
; Location ;                ;              ; max_fpga_miso        ; PIN_AD25      ; QSF Assignment ;
; Location ;                ;              ; max_fpga_mosi        ; PIN_AE26      ; QSF Assignment ;
; Location ;                ;              ; max_fpga_sck         ; PIN_AJ29      ; QSF Assignment ;
; Location ;                ;              ; max_fpga_ssel        ; PIN_AC25      ; QSF Assignment ;
; Location ;                ;              ; mictor_rstn          ; PIN_C27       ; QSF Assignment ;
; Location ;                ;              ; pcie_perstn_in       ; PIN_W21       ; QSF Assignment ;
; Location ;                ;              ; pcie_perstn_out      ; PIN_AG6       ; QSF Assignment ;
; Location ;                ;              ; pcie_prsnt2_x1       ; PIN_AD29      ; QSF Assignment ;
; Location ;                ;              ; pcie_prsnt2_x4       ; PIN_A11       ; QSF Assignment ;
; Location ;                ;              ; pcie_refclk_n        ; PIN_W7        ; QSF Assignment ;
; Location ;                ;              ; pcie_refclk_p        ; PIN_W8        ; QSF Assignment ;
; Location ;                ;              ; pcie_rx_n[0]         ; PIN_AE1       ; QSF Assignment ;
; Location ;                ;              ; pcie_rx_n[1]         ; PIN_AC1       ; QSF Assignment ;
; Location ;                ;              ; pcie_rx_n[2]         ; PIN_AA1       ; QSF Assignment ;
; Location ;                ;              ; pcie_rx_n[3]         ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; pcie_rx_p[0]         ; PIN_AE2       ; QSF Assignment ;
; Location ;                ;              ; pcie_rx_p[1]         ; PIN_AC2       ; QSF Assignment ;
; Location ;                ;              ; pcie_rx_p[2]         ; PIN_AA2       ; QSF Assignment ;
; Location ;                ;              ; pcie_rx_p[3]         ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; pcie_smbclk          ; PIN_AE29      ; QSF Assignment ;
; Location ;                ;              ; pcie_smbdat          ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; pcie_tx_n[0]         ; PIN_AD3       ; QSF Assignment ;
; Location ;                ;              ; pcie_tx_n[1]         ; PIN_AB3       ; QSF Assignment ;
; Location ;                ;              ; pcie_tx_n[2]         ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; pcie_tx_n[3]         ; PIN_V3        ; QSF Assignment ;
; Location ;                ;              ; pcie_tx_p[0]         ; PIN_AD4       ; QSF Assignment ;
; Location ;                ;              ; pcie_tx_p[1]         ; PIN_AB4       ; QSF Assignment ;
; Location ;                ;              ; pcie_tx_p[2]         ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; pcie_tx_p[3]         ; PIN_V4        ; QSF Assignment ;
; Location ;                ;              ; pcie_waken           ; PIN_W22       ; QSF Assignment ;
; Location ;                ;              ; refclk_ql2_n         ; PIN_P8        ; QSF Assignment ;
; Location ;                ;              ; refclk_ql2_p         ; PIN_P9        ; QSF Assignment ;
; Location ;                ;              ; sd_pwren             ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; sdi_clk148_dn        ; PIN_AF6       ; QSF Assignment ;
; Location ;                ;              ; sdi_clk148_up        ; PIN_AB12      ; QSF Assignment ;
; Location ;                ;              ; sdi_fault            ; PIN_AD30      ; QSF Assignment ;
; Location ;                ;              ; sdi_rsti             ; PIN_AB30      ; QSF Assignment ;
; Location ;                ;              ; sdi_rx_bypass        ; PIN_AB28      ; QSF Assignment ;
; Location ;                ;              ; sdi_rx_en            ; PIN_AA28      ; QSF Assignment ;
; Location ;                ;              ; sdi_tx_en            ; PIN_AA30      ; QSF Assignment ;
; Location ;                ;              ; sdi_tx_sd_hdn        ; PIN_AC29      ; QSF Assignment ;
; Location ;                ;              ; usb_b2_clk           ; PIN_AF13      ; QSF Assignment ;
; Location ;                ;              ; usb_b2_data[0]       ; PIN_AK28      ; QSF Assignment ;
; Location ;                ;              ; usb_b2_data[1]       ; PIN_AD20      ; QSF Assignment ;
; Location ;                ;              ; usb_b2_data[2]       ; PIN_AD21      ; QSF Assignment ;
; Location ;                ;              ; usb_b2_data[3]       ; PIN_Y19       ; QSF Assignment ;
; Location ;                ;              ; usb_b2_data[4]       ; PIN_AA20      ; QSF Assignment ;
; Location ;                ;              ; usb_b2_data[5]       ; PIN_AH27      ; QSF Assignment ;
; Location ;                ;              ; usb_b2_data[6]       ; PIN_AF25      ; QSF Assignment ;
; Location ;                ;              ; usb_b2_data[7]       ; PIN_AC22      ; QSF Assignment ;
; Location ;                ;              ; usb_empty            ; PIN_AJ4       ; QSF Assignment ;
; Location ;                ;              ; usb_full             ; PIN_AK3       ; QSF Assignment ;
; Location ;                ;              ; usb_oen              ; PIN_AE14      ; QSF Assignment ;
; Location ;                ;              ; usb_rdn              ; PIN_AJ5       ; QSF Assignment ;
; Location ;                ;              ; usb_resetn           ; PIN_AD14      ; QSF Assignment ;
; Location ;                ;              ; usb_scl              ; PIN_AK4       ; QSF Assignment ;
; Location ;                ;              ; usb_sda              ; PIN_AE13      ; QSF Assignment ;
; Location ;                ;              ; usb_wrn              ; PIN_AK6       ; QSF Assignment ;
; Location ;                ;              ; user_dipsw_hps[0]    ; PIN_N30       ; QSF Assignment ;
; Location ;                ;              ; user_dipsw_hps[1]    ; PIN_P29       ; QSF Assignment ;
; Location ;                ;              ; user_dipsw_hps[2]    ; PIN_P22       ; QSF Assignment ;
; Location ;                ;              ; user_dipsw_hps[3]    ; PIN_V20       ; QSF Assignment ;
; Location ;                ;              ; user_led_fpga[0]     ; PIN_AK2       ; QSF Assignment ;
; Location ;                ;              ; user_led_fpga[1]     ; PIN_Y16       ; QSF Assignment ;
; Location ;                ;              ; user_led_fpga[2]     ; PIN_W15       ; QSF Assignment ;
; Location ;                ;              ; user_led_fpga[3]     ; PIN_AB17      ; QSF Assignment ;
; Location ;                ;              ; user_pb_hps[0]       ; PIN_T30       ; QSF Assignment ;
; Location ;                ;              ; user_pb_hps[1]       ; PIN_U28       ; QSF Assignment ;
; Location ;                ;              ; user_pb_hps[2]       ; PIN_T21       ; QSF Assignment ;
; Location ;                ;              ; user_pb_hps[3]       ; PIN_U20       ; QSF Assignment ;
+----------+----------------+--------------+----------------------+---------------+----------------+


+------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                   ;
+---------------------+------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]    ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+------------------+----------------------------+--------------------------+
; Placement (by node) ;                  ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;                     ;                  ;                            ;                          ;
; Routing (by net)    ;                  ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 ) ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                             ;
+-------------------------------------------------------------+---------------------+-------+
; Resource                                                    ; Usage               ; %     ;
+-------------------------------------------------------------+---------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 425 / 41,910        ; 1 %   ;
; ALMs needed [=A-B+C]                                        ; 425                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 426 / 41,910        ; 1 %   ;
;         [a] ALMs used for LUT logic and registers           ; 180                 ;       ;
;         [b] ALMs used for LUT logic                         ; 136                 ;       ;
;         [c] ALMs used for registers                         ; 110                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                   ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1 / 41,910          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 0 / 41,910          ; 0 %   ;
;         [a] Due to location constrained logic               ; 0                   ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                   ;       ;
;         [c] Due to LAB input limits                         ; 0                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                   ;       ;
;                                                             ;                     ;       ;
; Difficulty packing design                                   ; No fit              ;       ;
;                                                             ;                     ;       ;
; Total LABs:  partially or completely used                   ; 70 / 4,191          ; 2 %   ;
;     -- Logic LABs                                           ; 70                  ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                   ;       ;
;                                                             ;                     ;       ;
; Combinational ALUT usage for logic                          ; 629                 ;       ;
;     -- 7 input functions                                    ; 27                  ;       ;
;     -- 6 input functions                                    ; 111                 ;       ;
;     -- 5 input functions                                    ; 90                  ;       ;
;     -- 4 input functions                                    ; 77                  ;       ;
;     -- <=3 input functions                                  ; 324                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 0                   ;       ;
; Dedicated logic registers                                   ; 578                 ;       ;
;     -- By type:                                             ;                     ;       ;
;         -- Primary logic registers                          ; 578 / 83,820        ; < 1 % ;
;         -- Secondary logic registers                        ; 0 / 83,820          ; 0 %   ;
;     -- By function:                                         ;                     ;       ;
;         -- Design implementation registers                  ; 578                 ;       ;
;         -- Routing optimization registers                   ; 0                   ;       ;
;                                                             ;                     ;       ;
; Virtual pins                                                ; 0                   ;       ;
; I/O pins                                                    ; 206 / 499           ; 41 %  ;
;     -- Clock pins                                           ; 0 / 11              ; 0 %   ;
;     -- Dedicated input pins                                 ; 0 / 39              ; 0 %   ;
;                                                             ;                     ;       ;
; Hard processor system peripheral utilization                ;                     ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )       ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )       ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )       ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )       ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )       ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )       ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )       ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )       ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )       ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )       ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )       ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )       ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )       ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )       ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )       ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )       ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )       ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )       ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )       ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )       ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )       ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )       ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )       ;       ;
;                                                             ;                     ;       ;
; Global signals                                              ; 0                   ;       ;
; M10K blocks                                                 ; 51 / 553            ; 9 %   ;
; Total MLAB memory bits                                      ; 0                   ;       ;
; Total block memory bits                                     ; 412,368 / 5,662,720 ; 7 %   ;
; Total block memory implementation bits                      ; 522,240 / 5,662,720 ; 9 %   ;
;                                                             ;                     ;       ;
; Total DSP Blocks                                            ; 0 / 112             ; 0 %   ;
;                                                             ;                     ;       ;
; Fractional PLLs                                             ; 1 / 6               ; 17 %  ;
; Global clocks                                               ; 0 / 16              ; 0 %   ;
; Quadrant clocks                                             ; 0 / 66              ; 0 %   ;
; Horizontal periphery clocks                                 ; 0 / 18              ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100             ; 0 %   ;
; JTAGs                                                       ; 0 / 1               ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1               ; 0 %   ;
; CRC blocks                                                  ; 0 / 1               ; 0 %   ;
; Remote update blocks                                        ; 0 / 1               ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1               ; 0 %   ;
; Hard IPs                                                    ; 0 / 2               ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9               ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9               ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9               ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9               ; 0 %   ;
; Channel PLLs                                                ; 0 / 9               ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4               ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2               ; 0 %   ;
; Maximum fan-out                                             ; 295                 ;       ;
; Highest non-global fan-out                                  ; 295                 ;       ;
; Total fan-out                                               ; 6743                ;       ;
; Average fan-out                                             ; 3.80                ;       ;
+-------------------------------------------------------------+---------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                ;
+--------------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name               ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; CAMERA_D[0]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_D[10]       ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_D[11]       ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_D[1]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_D[2]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_D[3]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_D[4]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_D[5]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_D[6]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_D[7]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_D[8]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_D[9]        ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_FVAL        ; Unassigned ; --       ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_LVAL        ; Unassigned ; --       ; 13                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; CAMERA_PIXCLK      ; Unassigned ; --       ; 295                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; can_0_rx           ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; clk_50m_fpga       ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; ddr3_hps_rzq       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; enet_hps_rx_clk    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; enet_hps_rx_dv     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; enet_hps_rxd[0]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; enet_hps_rxd[1]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; enet_hps_rxd[2]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; enet_hps_rxd[3]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; spi_miso           ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; uart_rx            ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; usb_clk            ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; usb_dir            ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; usb_nxt            ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; user_dipsw_fpga[0] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; user_dipsw_fpga[1] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; user_dipsw_fpga[2] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; user_dipsw_fpga[3] ; Unassigned ; --       ; 14                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; user_pb_fpga[0]    ; Unassigned ; --       ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; user_pb_fpga[1]    ; Unassigned ; --       ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+--------------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; CAMERA_RESET_n   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CAMERA_SCLK      ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CAMERA_TRIGGER   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CAMERA_XCLKIN    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[0]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[1]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[2]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[3]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[4]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[5]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[6]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_B[7]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_DCLK         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_DIM          ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[0]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[1]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[2]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[3]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[4]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[5]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[6]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_G[7]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_HSD          ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_MODE         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_POWER_CTL    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_RSTB         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[0]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[1]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[2]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[3]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[4]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[5]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[6]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_R[7]         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_SHLR         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_UPDN         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LCD_VSD          ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; can_0_tx         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[0]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[10]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[11]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[12]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[13]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[14]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[1]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[2]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[3]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[4]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[5]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[6]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[7]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[8]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_a[9]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_ba[0]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_ba[1]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_ba[2]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_casn    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_cke     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_clk_n   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_clk_p   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_csn     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_dm[0]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_dm[1]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_dm[2]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_dm[3]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_dm[4]   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_odt     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_rasn    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_resetn  ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ddr3_hps_wen     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; enet_hps_gtx_clk ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; enet_hps_mdc     ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; enet_hps_tx_en   ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; enet_hps_txd[0]  ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; enet_hps_txd[1]  ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; enet_hps_txd[2]  ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; enet_hps_txd[3]  ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; qspi_clk         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; qspi_ss0         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; sd_clk           ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; spi_csn          ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; spi_mosi         ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; spi_sck          ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; trace_clk_mic    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; trace_data[0]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; trace_data[1]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; trace_data[2]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; trace_data[3]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; trace_data[4]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; trace_data[5]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; trace_data[6]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; trace_data[7]    ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; uart_tx          ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; usb_stp          ; Unassigned ; --       ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------------+------------+----------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------+
; Name              ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                       ;
+-------------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------+
; CAMERA_SDATA      ; Unassigned ; --       ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; CCD_Configer_I2C:CCD_Configer_I2C_0|I2C_Controller:u0|SDO ;
; ddr3_hps_dq[0]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[10]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[11]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[12]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[13]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[14]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[15]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[16]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[17]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[18]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[19]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[1]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[20]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[21]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[22]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[23]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[24]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[25]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[26]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[27]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[28]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[29]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[2]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[30]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[31]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[32]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[33]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[34]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[35]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[36]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[37]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[38]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[39]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[3]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[4]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[5]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[6]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[7]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[8]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dq[9]    ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dqs_n[0] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dqs_n[1] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dqs_n[2] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dqs_n[3] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dqs_n[4] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dqs_p[0] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dqs_p[1] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dqs_p[2] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dqs_p[3] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; ddr3_hps_dqs_p[4] ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; enet_hps_intn     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; enet_hps_mdio     ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; gpio09            ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; i2c_scl_hps       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; i2c_sda_hps       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; qspi_io[0]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; qspi_io[1]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; qspi_io[2]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; qspi_io[3]        ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; sd_cmd            ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; sd_dat[0]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; sd_dat[1]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; sd_dat[2]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; sd_dat[3]         ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; usb_data[0]       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; usb_data[1]       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; usb_data[2]       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; usb_data[3]       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; usb_data[4]       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; usb_data[5]       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; usb_data[6]       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; usb_data[7]       ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; user_led_hps[0]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; user_led_hps[1]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; user_led_hps[2]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
; user_led_hps[3]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                         ;
+-------------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+-----------------------------------------------------------+


+--------------------------------------------------------------------------+
; I/O Bank Usage                                                           ;
+----------+----------------+---------------+--------------+---------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+----------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % ) ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 48 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 0 / 32 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 0 / 16 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % ) ; 2.5V          ; --           ; 2.5V          ;
; Unknown  ; 206            ; --            ;              ;               ;
+----------+----------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; Compilation Hierarchy Node                       ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                              ; Entity Name           ; Library Name ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
; |Kvazaar_IP_acc_Camera                           ; 397.0 (0.4)          ; 424.5 (0.5)                      ; 27.5 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 629 (1)             ; 578 (0)                   ; 0 (0)         ; 412368            ; 0          ; 206  ; 0            ; |Kvazaar_IP_acc_Camera                                                                                                                                           ; Kvazaar_IP_acc_Camera ; work         ;
;    |CCD_Capture:CCD_Capture_0|                   ; 44.5 (44.5)          ; 45.9 (45.9)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 80 (80)             ; 80 (80)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|CCD_Capture:CCD_Capture_0                                                                                                                 ; CCD_Capture           ; work         ;
;    |CCD_Configer:CCD_Configer_0|                 ; 73.8 (73.8)          ; 79.5 (79.5)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 152 (152)           ; 72 (72)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|CCD_Configer:CCD_Configer_0                                                                                                               ; CCD_Configer          ; work         ;
;    |CCD_Configer_I2C:CCD_Configer_I2C_0|         ; 65.3 (29.9)          ; 69.1 (30.1)                      ; 3.8 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (59)            ; 88 (50)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|CCD_Configer_I2C:CCD_Configer_I2C_0                                                                                                       ; CCD_Configer_I2C      ; work         ;
;       |I2C_Controller:u0|                        ; 35.4 (35.4)          ; 39.0 (39.0)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 55 (55)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|CCD_Configer_I2C:CCD_Configer_I2C_0|I2C_Controller:u0                                                                                     ; I2C_Controller        ; work         ;
;    |Clock_Reset:Clock_Reset_0|                   ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|Clock_Reset:Clock_Reset_0                                                                                                                 ; Clock_Reset           ; work         ;
;       |alterapll_module:alterapll2_inst|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|Clock_Reset:Clock_Reset_0|alterapll_module:alterapll2_inst                                                                                ; alterapll_module      ; work         ;
;          |altera_pll:altera_pll_i|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|Clock_Reset:Clock_Reset_0|alterapll_module:alterapll2_inst|altera_pll:altera_pll_i                                                        ; altera_pll            ; work         ;
;    |LTP_Controller:LTP_Controller_0|             ; 171.1 (49.3)         ; 185.3 (51.1)                     ; 14.1 (1.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 221 (64)            ; 277 (80)                  ; 0 (0)         ; 393216            ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0                                                                                                           ; LTP_Controller        ; work         ;
;       |dcfifo:dcfifo_component|                  ; 121.8 (0.0)          ; 134.2 (0.0)                      ; 12.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 157 (0)             ; 197 (0)                   ; 0 (0)         ; 393216            ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component                                                                                   ; dcfifo                ; work         ;
;          |dcfifo_2ep1:auto_generated|            ; 121.8 (33.0)         ; 134.2 (38.8)                     ; 12.4 (5.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 157 (20)            ; 197 (64)                  ; 0 (0)         ; 393216            ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated                                                        ; dcfifo_2ep1           ; work         ;
;             |a_gray2bin_tab:rdptr_g_gray2bin|    ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|a_gray2bin_tab:rdptr_g_gray2bin                        ; a_gray2bin_tab        ; work         ;
;             |a_gray2bin_tab:rs_dgwp_gray2bin|    ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|a_gray2bin_tab:rs_dgwp_gray2bin                        ; a_gray2bin_tab        ; work         ;
;             |a_graycounter_odc:wrptr_g1p|        ; 15.1 (15.1)          ; 15.1 (15.1)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|a_graycounter_odc:wrptr_g1p                            ; a_graycounter_odc     ; work         ;
;             |a_graycounter_sv6:rdptr_g1p|        ; 12.5 (12.5)          ; 12.7 (12.7)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 25 (25)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|a_graycounter_sv6:rdptr_g1p                            ; a_graycounter_sv6     ; work         ;
;             |alt_synch_pipe_dpl:rs_dgwp|         ; 12.2 (0.0)           ; 14.5 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 30 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|alt_synch_pipe_dpl:rs_dgwp                             ; alt_synch_pipe_dpl    ; work         ;
;                |dffpipe_ue9:dffpipe17|           ; 12.2 (12.2)          ; 14.5 (14.5)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 30 (30)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|alt_synch_pipe_dpl:rs_dgwp|dffpipe_ue9:dffpipe17       ; dffpipe_ue9           ; work         ;
;             |alt_synch_pipe_epl:ws_dgrp|         ; 10.3 (0.0)           ; 12.6 (0.0)                       ; 2.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 30 (0)                    ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|alt_synch_pipe_epl:ws_dgrp                             ; alt_synch_pipe_epl    ; work         ;
;                |dffpipe_ve9:dffpipe20|           ; 10.3 (10.3)          ; 12.6 (12.6)                      ; 2.3 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 30 (30)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|alt_synch_pipe_epl:ws_dgrp|dffpipe_ve9:dffpipe20       ; dffpipe_ve9           ; work         ;
;             |altsyncram_l1b1:fifo_ram|           ; 8.8 (1.3)            ; 9.0 (1.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (2)              ; 3 (3)                     ; 0 (0)         ; 393216            ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|altsyncram_l1b1:fifo_ram                               ; altsyncram_l1b1       ; work         ;
;                |decode_s07:wren_decode_a|        ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|altsyncram_l1b1:fifo_ram|decode_s07:wren_decode_a      ; decode_s07            ; work         ;
;                |mux_qs7:mux13|                   ; 6.3 (6.3)            ; 6.3 (6.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|altsyncram_l1b1:fifo_ram|mux_qs7:mux13                 ; mux_qs7               ; work         ;
;             |dffpipe_3dc:rdaclr|                 ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|dffpipe_3dc:rdaclr                                     ; dffpipe_3dc           ; work         ;
;             |dffpipe_3dc:wraclr|                 ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|dffpipe_3dc:wraclr                                     ; dffpipe_3dc           ; work         ;
;             |dffpipe_te9:rs_brp|                 ; 3.6 (3.6)            ; 3.6 (3.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|dffpipe_te9:rs_brp                                     ; dffpipe_te9           ; work         ;
;             |dffpipe_te9:rs_bwp|                 ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|dffpipe_te9:rs_bwp                                     ; dffpipe_te9           ; work         ;
;             |mux_5r7:rdemp_eq_comp_lsb_mux|      ; 3.8 (3.8)            ; 4.3 (4.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                          ; mux_5r7               ; work         ;
;             |mux_5r7:rdemp_eq_comp_msb_mux|      ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                          ; mux_5r7               ; work         ;
;             |mux_5r7:wrfull_eq_comp_lsb_mux|     ; 3.5 (3.5)            ; 3.9 (3.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                         ; mux_5r7               ; work         ;
;             |mux_5r7:wrfull_eq_comp_msb_mux|     ; 3.2 (3.2)            ; 3.5 (3.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                         ; mux_5r7               ; work         ;
;    |RAW_to_RGB:RAW_to_RGB_0|                     ; 41.6 (34.5)          ; 43.9 (36.6)                      ; 2.3 (2.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (46)             ; 61 (51)                   ; 0 (0)         ; 19152             ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|RAW_to_RGB:RAW_to_RGB_0                                                                                                                   ; RAW_to_RGB            ; work         ;
;       |Line_Buffer:L1|                           ; 7.1 (0.0)            ; 7.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 10 (0)                    ; 0 (0)         ; 19152             ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|RAW_to_RGB:RAW_to_RGB_0|Line_Buffer:L1                                                                                                    ; Line_Buffer           ; work         ;
;          |altshift_taps:ALTSHIFT_TAPS_component| ; 7.1 (0.0)            ; 7.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 10 (0)                    ; 0 (0)         ; 19152             ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|RAW_to_RGB:RAW_to_RGB_0|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component                                                              ; altshift_taps         ; work         ;
;             |shift_taps_bt41:auto_generated|     ; 7.1 (0.0)            ; 7.3 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 10 (0)                    ; 0 (0)         ; 19152             ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|RAW_to_RGB:RAW_to_RGB_0|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated                               ; shift_taps_bt41       ; work         ;
;                |altsyncram_gqg1:altsyncram2|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 19152             ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|RAW_to_RGB:RAW_to_RGB_0|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_gqg1:altsyncram2   ; altsyncram_gqg1       ; work         ;
;                |cntr_smf:cntr1|                  ; 7.1 (6.3)            ; 7.3 (6.3)                        ; 0.2 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (12)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|RAW_to_RGB:RAW_to_RGB_0|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_smf:cntr1                ; cntr_smf              ; work         ;
;                   |cmpr_pac:cmpr4|               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0          ; 0    ; 0            ; |Kvazaar_IP_acc_Camera|RAW_to_RGB:RAW_to_RGB_0|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_smf:cntr1|cmpr_pac:cmpr4 ; cmpr_pac              ; work         ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+------------+------+--------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+--------------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; Name               ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5 ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+
; can_0_rx           ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; ddr3_hps_rzq       ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; enet_hps_rx_clk    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; enet_hps_rx_dv     ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; enet_hps_rxd[0]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; enet_hps_rxd[1]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; enet_hps_rxd[2]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; enet_hps_rxd[3]    ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; spi_miso           ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; uart_rx            ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; usb_clk            ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; usb_dir            ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; usb_nxt            ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; can_0_tx           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[0]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[1]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[2]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[3]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[4]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[5]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[6]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[7]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[8]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[9]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[10]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[11]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[12]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[13]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_a[14]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_ba[0]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_ba[1]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_ba[2]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_casn      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_cke       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_clk_n     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_clk_p     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_csn       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dm[0]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dm[1]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dm[2]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dm[3]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dm[4]     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_odt       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_rasn      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_resetn    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_wen       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; enet_hps_gtx_clk   ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; enet_hps_mdc       ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; enet_hps_tx_en     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; enet_hps_txd[0]    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; enet_hps_txd[1]    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; enet_hps_txd[2]    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; enet_hps_txd[3]    ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; qspi_clk           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; qspi_ss0           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; sd_clk             ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; spi_csn            ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; spi_mosi           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; spi_sck            ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; trace_clk_mic      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; trace_data[0]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; trace_data[1]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; trace_data[2]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; trace_data[3]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; trace_data[4]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; trace_data[5]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; trace_data[6]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; trace_data[7]      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; uart_tx            ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; usb_stp            ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_B[0]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_B[1]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_B[2]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_B[3]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_B[4]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_B[5]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_B[6]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_B[7]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_DCLK           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_DIM            ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_G[0]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_G[1]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_G[2]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_G[3]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_G[4]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_G[5]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_G[6]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_G[7]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_HSD            ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_MODE           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_POWER_CTL      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_R[0]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_R[1]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_R[2]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_R[3]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_R[4]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_R[5]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_R[6]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_R[7]           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_RSTB           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_SHLR           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_UPDN           ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; LCD_VSD            ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; CAMERA_RESET_n     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; CAMERA_XCLKIN      ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; user_dipsw_fpga[0] ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; user_dipsw_fpga[1] ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; user_dipsw_fpga[2] ; Input    ; -- ; --   ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_SCLK        ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; CAMERA_TRIGGER     ; Output   ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[0]     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[1]     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[2]     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[3]     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[4]     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[5]     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[6]     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[7]     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[8]     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[9]     ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[10]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[11]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[12]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[13]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[14]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[15]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[16]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[17]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[18]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[19]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[20]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[21]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[22]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[23]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[24]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[25]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[26]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[27]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[28]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[29]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[30]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[31]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[32]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[33]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[34]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[35]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[36]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[37]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[38]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dq[39]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dqs_n[0]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dqs_n[1]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dqs_n[2]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dqs_n[3]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dqs_n[4]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dqs_p[0]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dqs_p[1]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dqs_p[2]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dqs_p[3]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; ddr3_hps_dqs_p[4]  ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; enet_hps_intn      ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; enet_hps_mdio      ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; gpio09             ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; i2c_scl_hps        ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; i2c_sda_hps        ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; qspi_io[0]         ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; qspi_io[1]         ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; qspi_io[2]         ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; qspi_io[3]         ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; sd_cmd             ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; sd_dat[0]          ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; sd_dat[1]          ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; sd_dat[2]          ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; sd_dat[3]          ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; usb_data[0]        ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; usb_data[1]        ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; usb_data[2]        ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; usb_data[3]        ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; usb_data[4]        ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; usb_data[5]        ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; usb_data[6]        ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; usb_data[7]        ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; user_led_hps[0]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; user_led_hps[1]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; user_led_hps[2]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; user_led_hps[3]    ; Bidir    ; -- ; --   ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; CAMERA_SDATA       ; Bidir    ; -- ; 0    ; --   ; -- ; 0  ; 0     ; --     ; --                     ; --                       ;
; user_pb_fpga[0]    ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; user_pb_fpga[1]    ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; clk_50m_fpga       ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_PIXCLK      ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; user_dipsw_fpga[3] ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_FVAL        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_LVAL        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_D[4]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_D[5]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_D[6]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_D[7]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_D[8]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_D[9]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_D[10]       ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_D[11]       ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_D[3]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_D[2]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_D[1]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
; CAMERA_D[0]        ; Input    ; -- ; 0    ; --   ; -- ; -- ; --    ; --     ; --                     ; --                       ;
+--------------------+----------+----+------+------+----+----+-------+--------+------------------------+--------------------------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; can_0_rx            ;                   ;         ;
; ddr3_hps_rzq        ;                   ;         ;
; enet_hps_rx_clk     ;                   ;         ;
; enet_hps_rx_dv      ;                   ;         ;
; enet_hps_rxd[0]     ;                   ;         ;
; enet_hps_rxd[1]     ;                   ;         ;
; enet_hps_rxd[2]     ;                   ;         ;
; enet_hps_rxd[3]     ;                   ;         ;
; spi_miso            ;                   ;         ;
; uart_rx             ;                   ;         ;
; usb_clk             ;                   ;         ;
; usb_dir             ;                   ;         ;
; usb_nxt             ;                   ;         ;
; user_dipsw_fpga[0]  ;                   ;         ;
; user_dipsw_fpga[1]  ;                   ;         ;
; user_dipsw_fpga[2]  ;                   ;         ;
; ddr3_hps_dq[0]      ;                   ;         ;
; ddr3_hps_dq[1]      ;                   ;         ;
; ddr3_hps_dq[2]      ;                   ;         ;
; ddr3_hps_dq[3]      ;                   ;         ;
; ddr3_hps_dq[4]      ;                   ;         ;
; ddr3_hps_dq[5]      ;                   ;         ;
; ddr3_hps_dq[6]      ;                   ;         ;
; ddr3_hps_dq[7]      ;                   ;         ;
; ddr3_hps_dq[8]      ;                   ;         ;
; ddr3_hps_dq[9]      ;                   ;         ;
; ddr3_hps_dq[10]     ;                   ;         ;
; ddr3_hps_dq[11]     ;                   ;         ;
; ddr3_hps_dq[12]     ;                   ;         ;
; ddr3_hps_dq[13]     ;                   ;         ;
; ddr3_hps_dq[14]     ;                   ;         ;
; ddr3_hps_dq[15]     ;                   ;         ;
; ddr3_hps_dq[16]     ;                   ;         ;
; ddr3_hps_dq[17]     ;                   ;         ;
; ddr3_hps_dq[18]     ;                   ;         ;
; ddr3_hps_dq[19]     ;                   ;         ;
; ddr3_hps_dq[20]     ;                   ;         ;
; ddr3_hps_dq[21]     ;                   ;         ;
; ddr3_hps_dq[22]     ;                   ;         ;
; ddr3_hps_dq[23]     ;                   ;         ;
; ddr3_hps_dq[24]     ;                   ;         ;
; ddr3_hps_dq[25]     ;                   ;         ;
; ddr3_hps_dq[26]     ;                   ;         ;
; ddr3_hps_dq[27]     ;                   ;         ;
; ddr3_hps_dq[28]     ;                   ;         ;
; ddr3_hps_dq[29]     ;                   ;         ;
; ddr3_hps_dq[30]     ;                   ;         ;
; ddr3_hps_dq[31]     ;                   ;         ;
; ddr3_hps_dq[32]     ;                   ;         ;
; ddr3_hps_dq[33]     ;                   ;         ;
; ddr3_hps_dq[34]     ;                   ;         ;
; ddr3_hps_dq[35]     ;                   ;         ;
; ddr3_hps_dq[36]     ;                   ;         ;
; ddr3_hps_dq[37]     ;                   ;         ;
; ddr3_hps_dq[38]     ;                   ;         ;
; ddr3_hps_dq[39]     ;                   ;         ;
; ddr3_hps_dqs_n[0]   ;                   ;         ;
; ddr3_hps_dqs_n[1]   ;                   ;         ;
; ddr3_hps_dqs_n[2]   ;                   ;         ;
; ddr3_hps_dqs_n[3]   ;                   ;         ;
; ddr3_hps_dqs_n[4]   ;                   ;         ;
; ddr3_hps_dqs_p[0]   ;                   ;         ;
; ddr3_hps_dqs_p[1]   ;                   ;         ;
; ddr3_hps_dqs_p[2]   ;                   ;         ;
; ddr3_hps_dqs_p[3]   ;                   ;         ;
; ddr3_hps_dqs_p[4]   ;                   ;         ;
; enet_hps_intn       ;                   ;         ;
; enet_hps_mdio       ;                   ;         ;
; gpio09              ;                   ;         ;
; i2c_scl_hps         ;                   ;         ;
; i2c_sda_hps         ;                   ;         ;
; qspi_io[0]          ;                   ;         ;
; qspi_io[1]          ;                   ;         ;
; qspi_io[2]          ;                   ;         ;
; qspi_io[3]          ;                   ;         ;
; sd_cmd              ;                   ;         ;
; sd_dat[0]           ;                   ;         ;
; sd_dat[1]           ;                   ;         ;
; sd_dat[2]           ;                   ;         ;
; sd_dat[3]           ;                   ;         ;
; usb_data[0]         ;                   ;         ;
; usb_data[1]         ;                   ;         ;
; usb_data[2]         ;                   ;         ;
; usb_data[3]         ;                   ;         ;
; usb_data[4]         ;                   ;         ;
; usb_data[5]         ;                   ;         ;
; usb_data[6]         ;                   ;         ;
; usb_data[7]         ;                   ;         ;
; user_led_hps[0]     ;                   ;         ;
; user_led_hps[1]     ;                   ;         ;
; user_led_hps[2]     ;                   ;         ;
; user_led_hps[3]     ;                   ;         ;
; CAMERA_SDATA        ;                   ;         ;
; user_pb_fpga[0]     ;                   ;         ;
; user_pb_fpga[1]     ;                   ;         ;
; clk_50m_fpga        ;                   ;         ;
; CAMERA_PIXCLK       ;                   ;         ;
; user_dipsw_fpga[3]  ;                   ;         ;
; CAMERA_FVAL         ;                   ;         ;
; CAMERA_LVAL         ;                   ;         ;
; CAMERA_D[4]         ;                   ;         ;
; CAMERA_D[5]         ;                   ;         ;
; CAMERA_D[6]         ;                   ;         ;
; CAMERA_D[7]         ;                   ;         ;
; CAMERA_D[8]         ;                   ;         ;
; CAMERA_D[9]         ;                   ;         ;
; CAMERA_D[10]        ;                   ;         ;
; CAMERA_D[11]        ;                   ;         ;
; CAMERA_D[3]         ;                   ;         ;
; CAMERA_D[2]         ;                   ;         ;
; CAMERA_D[1]         ;                   ;         ;
; CAMERA_D[0]         ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                            ; Location   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CAMERA_LVAL                                                                                                                                     ; Unassigned ; 13      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CAMERA_PIXCLK                                                                                                                                   ; Unassigned ; 295     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:CCD_Capture_0|Equal0~6                                                                                                              ; Unassigned ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:CCD_Capture_0|X_Cont[3]~0                                                                                                           ; Unassigned ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:CCD_Capture_0|X_Cont[3]~1                                                                                                           ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:CCD_Capture_0|Y_Cont[8]~0                                                                                                           ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:CCD_Capture_0|mCCD_FVAL                                                                                                             ; Unassigned ; 21      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Capture:CCD_Capture_0|oDVAL                                                                                                                 ; Unassigned ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Configer:CCD_Configer_0|Equal2~2                                                                                                            ; Unassigned ; 31      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Configer:CCD_Configer_0|divided_clock                                                                                                       ; Unassigned ; 7       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CCD_Configer:CCD_Configer_0|set_conf_exp_s~0                                                                                                    ; Unassigned ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Configer_I2C:CCD_Configer_I2C_0|I2C_Controller:u0|SD[23]~2                                                                                  ; Unassigned ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Configer_I2C:CCD_Configer_I2C_0|I2C_Controller:u0|SD_COUNTER[2]~2                                                                           ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Configer_I2C:CCD_Configer_I2C_0|LUT_INDEX[4]                                                                                                ; Unassigned ; 28      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Configer_I2C:CCD_Configer_I2C_0|LUT_INDEX[5]~1                                                                                              ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Configer_I2C:CCD_Configer_I2C_0|LessThan0~3                                                                                                 ; Unassigned ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; CCD_Configer_I2C:CCD_Configer_I2C_0|LessThan1~0                                                                                                 ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CCD_Configer_I2C:CCD_Configer_I2C_0|Mux10~0                                                                                                     ; Unassigned ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; CCD_Configer_I2C:CCD_Configer_I2C_0|i2c_reset                                                                                                   ; Unassigned ; 40      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; CCD_Configer_I2C:CCD_Configer_I2C_0|mI2C_CTRL_CLK                                                                                               ; Unassigned ; 73      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CCD_Configer_I2C:CCD_Configer_I2C_0|mI2C_DATA[23]~0                                                                                             ; Unassigned ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Clock_Reset:Clock_Reset_0|alterapll_module:alterapll2_inst|altera_pll:altera_pll_i|outclk_wire[1]                                               ; Unassigned ; 83      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Clock_Reset:Clock_Reset_0|alterapll_module:alterapll2_inst|altera_pll:altera_pll_i|outclk_wire[2]                                               ; Unassigned ; 243     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Clock_Reset:Clock_Reset_0|rst_n_0                                                                                                               ; Unassigned ; 289     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|Equal5~1                                                                                                        ; Unassigned ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|LCD_green_s[6]~0                                                                                                ; Unassigned ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|LCD_green_s[6]~1                                                                                                ; Unassigned ; 24      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|LCD_green_s[6]~4                                                                                                ; Unassigned ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|LCD_green_s[6]~5                                                                                                ; Unassigned ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|Selector17~0                                                                                                    ; Unassigned ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|altsyncram_l1b1:fifo_ram|_~0                                 ; Unassigned ; 48      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|altsyncram_l1b1:fifo_ram|decode_s07:wren_decode_a|eq_node[0] ; Unassigned ; 24      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|altsyncram_l1b1:fifo_ram|decode_s07:wren_decode_a|eq_node[1] ; Unassigned ; 24      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|dffpipe_3dc:rdaclr|dffe15a[0]                                ; Unassigned ; 165     ; Async. clear, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|dffpipe_3dc:wraclr|dffe15a[0]                                ; Unassigned ; 86      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|valid_rdreq~0                                                ; Unassigned ; 74      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|valid_wrreq~1                                                ; Unassigned ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|h[7]~0                                                                                                          ; Unassigned ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; LTP_Controller:LTP_Controller_0|h[7]~1                                                                                                          ; Unassigned ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAW_to_RGB:RAW_to_RGB_0|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|cntr_smf:cntr1|cout_actual          ; Unassigned ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RAW_to_RGB:RAW_to_RGB_0|dval_ctrl                                                                                                               ; Unassigned ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; Name                                                                                                                                               ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
; LTP_Controller:LTP_Controller_0|dcfifo:dcfifo_component|dcfifo_2ep1:auto_generated|altsyncram_l1b1:fifo_ram|ALTSYNCRAM                             ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 24           ; 16384        ; 24           ; yes                    ; no                      ; yes                    ; no                      ; 393216 ; 16384                       ; 24                          ; 16384                       ; 24                          ; 393216              ; 48          ; 0          ; None ; Unassigned ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes           ;
; RAW_to_RGB:RAW_to_RGB_0|Line_Buffer:L1|altshift_taps:ALTSHIFT_TAPS_component|shift_taps_bt41:auto_generated|altsyncram_gqg1:altsyncram2|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 798          ; 24           ; 798          ; 24           ; yes                    ; no                      ; yes                    ; yes                     ; 19152  ; 798                         ; 24                          ; 798                         ; 24                          ; 19152               ; 3           ; 0          ; None ; Unassigned ; Old data             ; New data        ; New data        ; Off      ; No                     ; Yes           ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+------------+----------------------+-----------------+-----------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 1     ;
; Number of I/O Rules Unchecked    ; 2     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Fail         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 83 such failures found.                                                  ; I/O                 ;                   ;
; Unchecked    ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Unchecked    ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 206       ; 0            ; 206       ; 0            ; 0            ; 206       ; 206       ; 0            ; 123       ; 123       ; 0            ; 171          ; 0            ; 0            ; 0            ; 0            ; 89           ; 0            ; 0            ; 0            ; 77           ; 171          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 83        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 82           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 206          ; 0         ; 206          ; 206          ; 0         ; 0         ; 206          ; 0         ; 0         ; 206          ; 35           ; 206          ; 206          ; 206          ; 206          ; 35           ; 206          ; 206          ; 206          ; 129          ; 35           ; 206          ; 206          ; 206          ; 206          ; 206          ; 206          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 83        ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; can_0_rx           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_rzq       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_rx_clk    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_rx_dv     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_rxd[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_rxd[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_rxd[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_rxd[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spi_miso           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; uart_rx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usb_clk            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usb_dir            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usb_nxt            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; can_0_tx           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[10]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[11]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[12]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[13]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_a[14]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_ba[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_ba[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_ba[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_casn      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_cke       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_clk_n     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_clk_p     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_csn       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dm[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dm[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dm[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dm[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dm[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_odt       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_rasn      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_resetn    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_wen       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_gtx_clk   ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_mdc       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_tx_en     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_txd[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_txd[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_txd[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_txd[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; qspi_clk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; qspi_ss0           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sd_clk             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spi_csn            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spi_mosi           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; spi_sck            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; trace_clk_mic      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; trace_data[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; trace_data[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; trace_data[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; trace_data[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; trace_data[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; trace_data[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; trace_data[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; trace_data[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; uart_tx            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usb_stp            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_DCLK           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_DIM            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_HSD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_MODE           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_POWER_CTL      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_RSTB           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_SHLR           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_UPDN           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LCD_VSD            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_RESET_n     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_XCLKIN      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; user_dipsw_fpga[0] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; user_dipsw_fpga[1] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; user_dipsw_fpga[2] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_SCLK        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_TRIGGER     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[0]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[1]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[2]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[3]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[4]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[5]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[6]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[7]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[8]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[9]     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[10]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[11]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[12]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[13]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[14]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[15]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[16]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[17]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[18]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[19]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[20]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[21]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[22]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[23]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[24]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[25]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[26]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[27]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[28]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[29]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[30]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[31]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[32]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[33]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[34]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[35]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[36]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[37]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[38]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dq[39]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dqs_n[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dqs_n[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dqs_n[2]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dqs_n[3]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dqs_n[4]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dqs_p[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dqs_p[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dqs_p[2]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dqs_p[3]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ddr3_hps_dqs_p[4]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Fail      ; Unchecked ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Unchecked    ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_intn      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; enet_hps_mdio      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio09             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i2c_scl_hps        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; i2c_sda_hps        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; qspi_io[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; qspi_io[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; qspi_io[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; qspi_io[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sd_cmd             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sd_dat[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sd_dat[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sd_dat[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sd_dat[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usb_data[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usb_data[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usb_data[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usb_data[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usb_data[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usb_data[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usb_data[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; usb_data[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; user_led_hps[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; user_led_hps[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; user_led_hps[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; user_led_hps[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_SDATA       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; user_pb_fpga[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; user_pb_fpga[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_50m_fpga       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_PIXCLK      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; user_dipsw_fpga[3] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_FVAL        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_LVAL        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_D[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_D[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_D[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_D[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_D[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_D[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_D[10]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_D[11]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_D[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_D[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_D[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_D[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "Kvazaar_IP_acc_Camera"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "Clock_Reset:Clock_Reset_0|alterapll_module:alterapll2_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Error (169001): Pin D27 does not support I/O standard 2.5 V for ddr3_hps_rzq File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 21
Error (169001): Pin F26 does not support I/O standard 2.5 V for ddr3_hps_a[0] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin G30 does not support I/O standard 2.5 V for ddr3_hps_a[1] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin F28 does not support I/O standard 2.5 V for ddr3_hps_a[2] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin F30 does not support I/O standard 2.5 V for ddr3_hps_a[3] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin J25 does not support I/O standard 2.5 V for ddr3_hps_a[4] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin J27 does not support I/O standard 2.5 V for ddr3_hps_a[5] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin F29 does not support I/O standard 2.5 V for ddr3_hps_a[6] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin E28 does not support I/O standard 2.5 V for ddr3_hps_a[7] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin H27 does not support I/O standard 2.5 V for ddr3_hps_a[8] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin G26 does not support I/O standard 2.5 V for ddr3_hps_a[9] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin D29 does not support I/O standard 2.5 V for ddr3_hps_a[10] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin C30 does not support I/O standard 2.5 V for ddr3_hps_a[11] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin B30 does not support I/O standard 2.5 V for ddr3_hps_a[12] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin C29 does not support I/O standard 2.5 V for ddr3_hps_a[13] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin H25 does not support I/O standard 2.5 V for ddr3_hps_a[14] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169001): Pin E29 does not support I/O standard 2.5 V for ddr3_hps_ba[0] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 32
Error (169001): Pin J24 does not support I/O standard 2.5 V for ddr3_hps_ba[1] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 32
Error (169001): Pin J23 does not support I/O standard 2.5 V for ddr3_hps_ba[2] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 32
Error (169001): Pin E27 does not support I/O standard 2.5 V for ddr3_hps_casn File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 33
Error (169001): Pin L29 does not support I/O standard 2.5 V for ddr3_hps_cke File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 34
Error (169001): Pin L23 does not support I/O standard 2.5 V for ddr3_hps_clk_n File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 35
Error (169001): Pin M23 does not support I/O standard 2.5 V for ddr3_hps_clk_p File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 36
Error (169001): Pin H24 does not support I/O standard 2.5 V for ddr3_hps_csn File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 37
Error (169001): Pin K28 does not support I/O standard 2.5 V for ddr3_hps_dm[0] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
Error (169001): Pin M28 does not support I/O standard 2.5 V for ddr3_hps_dm[1] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
Error (169001): Pin R28 does not support I/O standard 2.5 V for ddr3_hps_dm[2] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
Error (169001): Pin W30 does not support I/O standard 2.5 V for ddr3_hps_dm[3] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
Error (169001): Pin W27 does not support I/O standard 2.5 V for ddr3_hps_dm[4] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
Error (169001): Pin H28 does not support I/O standard 2.5 V for ddr3_hps_odt File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 39
Error (169001): Pin D30 does not support I/O standard 2.5 V for ddr3_hps_rasn File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 40
Error (169001): Pin P30 does not support I/O standard 2.5 V for ddr3_hps_resetn File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 41
Error (169001): Pin C28 does not support I/O standard 2.5 V for ddr3_hps_wen File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 42
Error (169001): Pin K23 does not support I/O standard 2.5 V for ddr3_hps_dq[0] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin K22 does not support I/O standard 2.5 V for ddr3_hps_dq[1] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin H30 does not support I/O standard 2.5 V for ddr3_hps_dq[2] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin G28 does not support I/O standard 2.5 V for ddr3_hps_dq[3] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin L25 does not support I/O standard 2.5 V for ddr3_hps_dq[4] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin L24 does not support I/O standard 2.5 V for ddr3_hps_dq[5] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin J30 does not support I/O standard 2.5 V for ddr3_hps_dq[6] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin J29 does not support I/O standard 2.5 V for ddr3_hps_dq[7] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin K26 does not support I/O standard 2.5 V for ddr3_hps_dq[8] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin L26 does not support I/O standard 2.5 V for ddr3_hps_dq[9] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin K29 does not support I/O standard 2.5 V for ddr3_hps_dq[10] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin K27 does not support I/O standard 2.5 V for ddr3_hps_dq[11] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin M26 does not support I/O standard 2.5 V for ddr3_hps_dq[12] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin M27 does not support I/O standard 2.5 V for ddr3_hps_dq[13] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin L28 does not support I/O standard 2.5 V for ddr3_hps_dq[14] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin M30 does not support I/O standard 2.5 V for ddr3_hps_dq[15] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin U26 does not support I/O standard 2.5 V for ddr3_hps_dq[16] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin T26 does not support I/O standard 2.5 V for ddr3_hps_dq[17] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin N29 does not support I/O standard 2.5 V for ddr3_hps_dq[18] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin N28 does not support I/O standard 2.5 V for ddr3_hps_dq[19] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin P26 does not support I/O standard 2.5 V for ddr3_hps_dq[20] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin P27 does not support I/O standard 2.5 V for ddr3_hps_dq[21] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin N27 does not support I/O standard 2.5 V for ddr3_hps_dq[22] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin R29 does not support I/O standard 2.5 V for ddr3_hps_dq[23] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin P24 does not support I/O standard 2.5 V for ddr3_hps_dq[24] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin P25 does not support I/O standard 2.5 V for ddr3_hps_dq[25] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin T29 does not support I/O standard 2.5 V for ddr3_hps_dq[26] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin T28 does not support I/O standard 2.5 V for ddr3_hps_dq[27] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin R27 does not support I/O standard 2.5 V for ddr3_hps_dq[28] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin R26 does not support I/O standard 2.5 V for ddr3_hps_dq[29] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin V30 does not support I/O standard 2.5 V for ddr3_hps_dq[30] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin W29 does not support I/O standard 2.5 V for ddr3_hps_dq[31] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin W26 does not support I/O standard 2.5 V for ddr3_hps_dq[32] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin R24 does not support I/O standard 2.5 V for ddr3_hps_dq[33] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin U27 does not support I/O standard 2.5 V for ddr3_hps_dq[34] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin V28 does not support I/O standard 2.5 V for ddr3_hps_dq[35] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin T25 does not support I/O standard 2.5 V for ddr3_hps_dq[36] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin U25 does not support I/O standard 2.5 V for ddr3_hps_dq[37] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin V27 does not support I/O standard 2.5 V for ddr3_hps_dq[38] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin Y29 does not support I/O standard 2.5 V for ddr3_hps_dq[39] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169001): Pin M19 does not support I/O standard 2.5 V for ddr3_hps_dqs_n[0] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
Error (169001): Pin N24 does not support I/O standard 2.5 V for ddr3_hps_dqs_n[1] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
Error (169001): Pin R18 does not support I/O standard 2.5 V for ddr3_hps_dqs_n[2] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
Error (169001): Pin R21 does not support I/O standard 2.5 V for ddr3_hps_dqs_n[3] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
Error (169001): Pin T23 does not support I/O standard 2.5 V for ddr3_hps_dqs_n[4] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
Error (169001): Pin N18 does not support I/O standard 2.5 V for ddr3_hps_dqs_p[0] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
Error (169001): Pin N25 does not support I/O standard 2.5 V for ddr3_hps_dqs_p[1] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
Error (169001): Pin R19 does not support I/O standard 2.5 V for ddr3_hps_dqs_p[2] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
Error (169001): Pin R22 does not support I/O standard 2.5 V for ddr3_hps_dqs_p[3] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
Error (169001): Pin T24 does not support I/O standard 2.5 V for ddr3_hps_dqs_p[4] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[0] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[1] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[2] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[3] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[4] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[5] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[6] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[7] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[8] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[9] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[10] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[11] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[12] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[13] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_a[14] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_ba[0] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 32
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_ba[1] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 32
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_ba[2] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 32
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_casn File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 33
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_cke File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 34
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_clk_n File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 35
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_clk_p File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 36
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_csn File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 37
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dm[0] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dm[1] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dm[2] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dm[3] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dm[4] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_odt File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 39
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_rasn File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 40
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_resetn File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 41
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_wen File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 42
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[0] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[1] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[2] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[3] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[4] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[5] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[6] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[7] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[8] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[9] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[10] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[11] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[12] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[13] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[14] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dq[15] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[16] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[17] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[18] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[19] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[20] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[21] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[22] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[23] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[24] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[25] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[26] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[27] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[28] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[29] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[30] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[31] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[32] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[33] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[34] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[35] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[36] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[37] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[38] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dq[39] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dqs_n[0] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dqs_n[1] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dqs_n[2] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dqs_n[3] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dqs_n[4] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dqs_p[0] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_dqs_p[1] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dqs_p[2] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dqs_p[3] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
Error (169044): I/O bank 6B does not support I/O standard 2.5 V for pin ddr3_hps_dqs_p[4] File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
Error (169044): I/O bank 6A does not support I/O standard 2.5 V for pin ddr3_hps_rzq File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 21
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 76 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin ddr3_hps_dq[0] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[1] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[2] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[3] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[4] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[5] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[6] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[7] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[8] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[9] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[10] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[11] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[12] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[13] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[14] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[15] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[16] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[17] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[18] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[19] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[20] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[21] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[22] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[23] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[24] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[25] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[26] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[27] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[28] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[29] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[30] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[31] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[32] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[33] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[34] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[35] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[36] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[37] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[38] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dq[39] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169065): Pin ddr3_hps_dqs_n[0] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
    Info (169065): Pin ddr3_hps_dqs_n[1] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
    Info (169065): Pin ddr3_hps_dqs_n[2] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
    Info (169065): Pin ddr3_hps_dqs_n[3] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
    Info (169065): Pin ddr3_hps_dqs_n[4] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
    Info (169065): Pin ddr3_hps_dqs_p[0] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
    Info (169065): Pin ddr3_hps_dqs_p[1] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
    Info (169065): Pin ddr3_hps_dqs_p[2] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
    Info (169065): Pin ddr3_hps_dqs_p[3] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
    Info (169065): Pin ddr3_hps_dqs_p[4] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
    Info (169065): Pin enet_hps_intn has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 60
    Info (169065): Pin enet_hps_mdio has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 61
    Info (169065): Pin gpio09 has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 62
    Info (169065): Pin i2c_scl_hps has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 63
    Info (169065): Pin i2c_sda_hps has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 64
    Info (169065): Pin qspi_io[0] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 65
    Info (169065): Pin qspi_io[1] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 65
    Info (169065): Pin qspi_io[2] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 65
    Info (169065): Pin qspi_io[3] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 65
    Info (169065): Pin sd_cmd has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 66
    Info (169065): Pin sd_dat[0] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 67
    Info (169065): Pin sd_dat[1] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 67
    Info (169065): Pin sd_dat[2] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 67
    Info (169065): Pin sd_dat[3] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 67
    Info (169065): Pin usb_data[0] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169065): Pin usb_data[1] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169065): Pin usb_data[2] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169065): Pin usb_data[3] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169065): Pin usb_data[4] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169065): Pin usb_data[5] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169065): Pin usb_data[6] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169065): Pin usb_data[7] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169065): Pin user_led_hps[0] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 69
    Info (169065): Pin user_led_hps[1] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 69
    Info (169065): Pin user_led_hps[2] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 69
    Info (169065): Pin user_led_hps[3] has a permanently disabled output enable File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 69
Warning (169069): Following 140 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info (169070): Pin can_0_tx has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 30
    Info (169070): Pin ddr3_hps_a[0] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[1] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[2] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[3] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[4] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[5] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[6] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[7] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[8] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[9] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[10] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[11] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[12] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[13] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_a[14] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 31
    Info (169070): Pin ddr3_hps_ba[0] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 32
    Info (169070): Pin ddr3_hps_ba[1] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 32
    Info (169070): Pin ddr3_hps_ba[2] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 32
    Info (169070): Pin ddr3_hps_casn has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 33
    Info (169070): Pin ddr3_hps_cke has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 34
    Info (169070): Pin ddr3_hps_clk_n has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 35
    Info (169070): Pin ddr3_hps_clk_p has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 36
    Info (169070): Pin ddr3_hps_csn has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 37
    Info (169070): Pin ddr3_hps_dm[0] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
    Info (169070): Pin ddr3_hps_dm[1] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
    Info (169070): Pin ddr3_hps_dm[2] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
    Info (169070): Pin ddr3_hps_dm[3] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
    Info (169070): Pin ddr3_hps_dm[4] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 38
    Info (169070): Pin ddr3_hps_odt has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 39
    Info (169070): Pin ddr3_hps_rasn has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 40
    Info (169070): Pin ddr3_hps_resetn has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 41
    Info (169070): Pin ddr3_hps_wen has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 42
    Info (169070): Pin enet_hps_gtx_clk has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 43
    Info (169070): Pin enet_hps_mdc has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 44
    Info (169070): Pin enet_hps_tx_en has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 45
    Info (169070): Pin enet_hps_txd[0] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 46
    Info (169070): Pin enet_hps_txd[1] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 46
    Info (169070): Pin enet_hps_txd[2] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 46
    Info (169070): Pin enet_hps_txd[3] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 46
    Info (169070): Pin qspi_clk has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 47
    Info (169070): Pin qspi_ss0 has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 48
    Info (169070): Pin sd_clk has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 49
    Info (169070): Pin spi_csn has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 50
    Info (169070): Pin spi_mosi has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 51
    Info (169070): Pin spi_sck has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 52
    Info (169070): Pin trace_clk_mic has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 53
    Info (169070): Pin trace_data[0] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 54
    Info (169070): Pin trace_data[1] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 54
    Info (169070): Pin trace_data[2] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 54
    Info (169070): Pin trace_data[3] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 54
    Info (169070): Pin trace_data[4] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 54
    Info (169070): Pin trace_data[5] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 54
    Info (169070): Pin trace_data[6] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 54
    Info (169070): Pin trace_data[7] has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 54
    Info (169070): Pin uart_tx has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 55
    Info (169070): Pin usb_stp has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 56
    Info (169070): Pin LCD_DIM has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 74
    Info (169070): Pin LCD_MODE has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 77
    Info (169070): Pin LCD_POWER_CTL has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 78
    Info (169070): Pin LCD_RSTB has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 80
    Info (169070): Pin LCD_SHLR has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 81
    Info (169070): Pin LCD_UPDN has GND driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 82
    Info (169070): Pin CAMERA_TRIGGER has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 107
    Info (169070): Pin ddr3_hps_dq[0] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[1] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[2] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[3] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[4] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[5] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[6] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[7] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[8] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[9] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[10] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[11] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[12] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[13] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[14] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[15] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[16] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[17] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[18] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[19] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[20] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[21] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[22] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[23] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[24] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[25] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[26] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[27] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[28] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[29] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[30] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[31] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[32] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[33] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[34] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[35] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[36] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[37] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[38] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dq[39] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 57
    Info (169070): Pin ddr3_hps_dqs_n[0] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
    Info (169070): Pin ddr3_hps_dqs_n[1] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
    Info (169070): Pin ddr3_hps_dqs_n[2] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
    Info (169070): Pin ddr3_hps_dqs_n[3] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
    Info (169070): Pin ddr3_hps_dqs_n[4] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 58
    Info (169070): Pin ddr3_hps_dqs_p[0] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
    Info (169070): Pin ddr3_hps_dqs_p[1] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
    Info (169070): Pin ddr3_hps_dqs_p[2] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
    Info (169070): Pin ddr3_hps_dqs_p[3] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
    Info (169070): Pin ddr3_hps_dqs_p[4] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 59
    Info (169070): Pin enet_hps_intn has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 60
    Info (169070): Pin enet_hps_mdio has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 61
    Info (169070): Pin gpio09 has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 62
    Info (169070): Pin i2c_scl_hps has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 63
    Info (169070): Pin i2c_sda_hps has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 64
    Info (169070): Pin qspi_io[0] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 65
    Info (169070): Pin qspi_io[1] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 65
    Info (169070): Pin qspi_io[2] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 65
    Info (169070): Pin qspi_io[3] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 65
    Info (169070): Pin sd_cmd has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 66
    Info (169070): Pin sd_dat[0] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 67
    Info (169070): Pin sd_dat[1] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 67
    Info (169070): Pin sd_dat[2] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 67
    Info (169070): Pin sd_dat[3] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 67
    Info (169070): Pin usb_data[0] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169070): Pin usb_data[1] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169070): Pin usb_data[2] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169070): Pin usb_data[3] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169070): Pin usb_data[4] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169070): Pin usb_data[5] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169070): Pin usb_data[6] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169070): Pin usb_data[7] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 68
    Info (169070): Pin user_led_hps[0] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 69
    Info (169070): Pin user_led_hps[1] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 69
    Info (169070): Pin user_led_hps[2] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 69
    Info (169070): Pin user_led_hps[3] has VCC driving its datain port File: P:/18/TUNI.fi/product/Kvazaar_IP_acc_Camera/1.0_student/Kvazaar_IP_acc_Camera.v Line: 69
Error (11802): Can't fit design in device. Modify your design to reduce resources, or choose a larger device. The Altera Knowledge Database contains many articles with specific details on how to resolve this error. Visit the Knowledge Database at https://www.altera.com/support/support-resources/knowledge-base/search.html and search for this specific error message number.
Error: Quartus Prime Fitter was unsuccessful. 167 errors, 6 warnings
    Error: Peak virtual memory: 5468 megabytes
    Error: Processing ended: Wed Nov 23 11:52:30 2022
    Error: Elapsed time: 00:00:09
    Error: Total CPU time (on all processors): 00:00:06


