{"hands_on_practices": [{"introduction": "掌握串行输入并行输出（SIPO）移位寄存器的第一步是理解其核心的移位操作。这个练习通过模拟寄存器在几个时钟周期内的状态变化，让你追踪每一位数据的移动。这有助于巩固你对数据如何从最高有效位（MSB）向最低有效位（LSB）逐位传播的理解，并熟悉寄存器在固定串行输入下的行为。[@problem_id:1959457]", "problem": "在一个数字系统中，使用了一个5位的右移串行输入、并行输出 (SIPO) 移位寄存器。该寄存器的各位表示为 $Q_4, Q_3, Q_2, Q_1, Q_0$，其中 $Q_4$ 是最高有效位 (MSB)，$Q_0$ 是最低有效位 (LSB)。在每个有效时钟沿，串行数据输入端的值被加载到最高有效位 ($Q_4$) 中，同时现有的位向右移动一个位置，使得 $Q_i$ 的旧值移动到 $Q_{i-1}$ (对于 $i=4, 3, 2, 1$)。$Q_0$ 的旧值被丢弃。\n\n初始时，从最高有效位到最低有效位读取的寄存器并行输出 ($Q_4Q_3Q_2Q_1Q_0$) 为 '10110'。随后，串行数据输入在两个连续的时钟脉冲期间保持为恒定的逻辑 '0'。\n\n确定在这两个时钟脉冲发生后，寄存器新的5位并行输出 ($Q_4Q_3Q_2Q_1Q_0$)。请以一个5位的二进制字符串形式给出答案。", "solution": "设从 MSB 到 LSB 读取的初始状态为 $Q_{4}Q_{3}Q_{2}Q_{1}Q_{0}=10110$，所以 $(Q_{4}^{(0)},Q_{3}^{(0)},Q_{2}^{(0)},Q_{1}^{(0)},Q_{0}^{(0)})=(1,0,1,1,0)$。对于串行输入为 $S$ 的右移 SIPO 寄存器，每个时钟周期的更新由以下公式给出：\n$$Q_{4}^{+}=S,\\quad Q_{3}^{+}=Q_{4},\\quad Q_{2}^{+}=Q_{3},\\quad Q_{1}^{+}=Q_{2},\\quad Q_{0}^{+}=Q_{1}.$$\n在 $S=0$ 保持恒定的情况下，经过第一个时钟脉冲后：\n$$Q_{4}^{(1)}=0,\\quad Q_{3}^{(1)}=Q_{4}^{(0)}=1,\\quad Q_{2}^{(1)}=Q_{3}^{(0)}=0,\\quad Q_{1}^{(1)}=Q_{2}^{(0)}=1,\\quad Q_{0}^{(1)}=Q_{1}^{(0)}=1,$$\n所以 $(Q_{4}^{(1)},Q_{3}^{(1)},Q_{2}^{(1)},Q_{1}^{(1)},Q_{0}^{(1)})=(0,1,0,1,1)$，即 $01011$。\n\n在 $S=0$ 的情况下应用第二个时钟脉冲：\n$$Q_{4}^{(2)}=0,\\quad Q_{3}^{(2)}=Q_{4}^{(1)}=0,\\quad Q_{2}^{(2)}=Q_{3}^{(1)}=1,\\quad Q_{1}^{(2)}=Q_{2}^{(1)}=0,\\quad Q_{0}^{(2)}=Q_{1}^{(1)}=1,$$\n所以 $(Q_{4}^{(2)},Q_{3}^{(2)},Q_{2}^{(2)},Q_{1}^{(2)},Q_{0}^{(2)})=(0,0,1,0,1)$，从 MSB 到 LSB 读取即为 $00101$。", "answer": "$$\\boxed{00101}$$", "id": "1959457"}, {"introduction": "SIPO 寄存器的一个关键应用是将串行数据流转换为并行数据字，这在许多通信和数据处理系统中至关重要。这个练习挑战你进行逆向思考：给定一个期望的并行输出值，你需要确定必须按顺序输入的串行比特序列。这能加深你对输入时序和最终寄存器状态之间精确关系的理解，是设计和配置数字系统的基本技能。[@problem_id:1959433]", "problem": "一个8位串行输入、并行输出 (SIPO) 移位寄存器被用于为一个外围设备配置初始状态。该寄存器由8个D型触发器组成，标记为存储位 $Q_7, Q_6, \\dots, Q_0$，其中 $Q_7$ 是并行输出的最高有效位 (MSB)，$Q_0$ 是最低有效位 (LSB)。该寄存器是一个右移寄存器：串行数据输入 $D_{\\text{in}}$ 连接到存储 $Q_7$ 的触发器的输入端。在每个时钟脉冲的上升沿，$D_{\\text{in}}$ 的值被加载到 $Q_7$ 位置，而之前在 $Q_i$ 位置的值被移位到 $Q_{i-1}$ 位置（对于所有从7到1的 $i$）。寄存器中所有触发器的初始状态均为0。\n\n经过8个时钟脉冲后，并行输出 $Q_7Q_6\\dots Q_0$ 必须表示十六进制值 $A9_{16}$。下列哪个选项表示了为达到此状态必须施加于 $D_{\\text{in}}$ 的正确8位串行输入序列？序列中的第一个比特是第一个被时钟输入寄存器的比特。\n\nA. 10101001\n\nB. 10010101\n\nC. 01010110\n\nD. 01101010\n\nE. 11001010", "solution": "设在连续时钟上升沿施加于 $D_{\\text{in}}$ 的串行输入比特为 $b_{1}, b_{2}, \\dots, b_{8}$，其中 $b_{1}$ 是第一个被时钟输入的比特。\n\n考虑到在每个上升沿，串行输入被加载到 $Q_{7}$ 级的右移行为，第 $k$ 个时钟时的状态更新满足\n$$\nQ_{7}(k) = b_{k}, \\quad Q_{i}(k) = Q_{i+1}(k-1) \\text{ for } i=0,1,\\dots,6,\n$$\n初始条件为对所有 $i$，$Q_{i}(0)=0$。\n\n通过归纳法，经过 $k$ 个时钟后，\n$$\nQ_{7-j}(k) = b_{k-j} \\quad \\text{for } 0 \\leq j \\leq k-1,\n$$\n如果 $k<8$，则余下的较低位级为0。特别地，经过8个时钟后，\n$$\nQ_{7}=b_{8},\\quad Q_{6}=b_{7},\\quad Q_{5}=b_{6},\\quad Q_{4}=b_{5},\\quad Q_{3}=b_{4},\\quad Q_{2}=b_{3},\\quad Q_{1}=b_{2},\\quad Q_{0}=b_{1}.\n$$\n\n所期望的最终并行输出是十六进制 $A9_{16}$，其二进制表示为\n$$\nA9_{16} = 10101001_{2},\n$$\n因此\n$$\n(Q_{7},Q_{6},Q_{5},Q_{4},Q_{3},Q_{2},Q_{1},Q_{0})=(1,0,1,0,1,0,0,1).\n$$\n通过与上面的映射关系等同，可得\n$$\nb_{8}=1,\\quad b_{7}=0,\\quad b_{6}=1,\\quad b_{5}=0,\\quad b_{4}=1,\\quad b_{3}=0,\\quad b_{2}=0,\\quad b_{1}=1.\n$$\n因此，所需的按 $b_{1}b_{2}\\dots b_{8}$ 顺序的串行输入序列是\n$$\n10010101,\n$$\n这对应于选项B。", "answer": "$$\\boxed{B}$$", "id": "1959433"}, {"introduction": "真正的理解不仅在于知道如何计算，还在于明白系统内在的规则和限制。本练习提出一个看似简单的状态转换，但实际上在标准的 SIPO 寄存器中是不可能发生的。通过分析其不可能性，你将更深刻地把握寄存器状态转换的根本约束，这使你从单纯的计算转向对电路行为的深入洞察，是未来进行电路调试和设计的关键技能。[@problem_id:1959462]", "problem": "考虑一个标准的4位、右移、同步串行输入并行输出（SIPO）移位寄存器。该寄存器的状态由其并行输出 $Q_3Q_2Q_1Q_0$ 表示，其中 $Q_3$ 是最高有效位（MSB），$Q_0$ 是最低有效位（LSB）。该寄存器由四个D型触发器构成，其中触发器 $i$ 的输出 $Q_i$ 连接到下一个触发器 $(i-1)$ 的数据输入 $D_{i-1}$，其中 $i \\in \\{3, 2, 1\\}$。最高有效位（MSB）触发器的输入是串行数据线 $D_{\\text{in}}$。\n\n一位监控该系统的工程师观察到，在单个有效时钟沿之后，寄存器的状态从初始状态 $1111$ 转换到了新状态 $1110$。对于一个正常工作的标准SIPO寄存器来说，这种观察到的转换在物理上是不可能的。\n\n下列哪个陈述为这一不可能性提供了最准确和最根本的原因？\n\nA. 当初始状态为 $1111$ 时，寄存器中‘1’的总数不能恰好减少一个。\n\nB. SIPO寄存器只能将位从左向右移动；它不能在寄存器内部将一个‘1’变为‘0’。\n\nC. 为了达到最终状态 $1110$，初始状态中 $Q_1$ 的值必须是‘0’，这与给定的初始状态 $1111$ 相矛盾。\n\nD. 串行数据输入 $D_{\\text{in}}$ 只能影响最高有效位（$Q_3$），并没有直接连接来改变最低有效位（$Q_0$）。\n\nE. 新状态中位 $Q_2$ 的状态本应由 $Q_1$ 的前一状态决定，但这种情况没有发生。", "solution": "一个标准的4位右移同步SIPO寄存器由同时被时钟触发的D型触发器构成。在每个有效时钟沿，下一个状态的输出由接线方式决定：\n- 对于MSB：$Q_{3}^{+} = D_{\\text{in}}$。\n- 对于内部级：$Q_{2}^{+} = Q_{3}$，$Q_{1}^{+} = Q_{2}$，$Q_{0}^{+} = Q_{1}$。\n\n紧凑地表示为，\n$$\n\\begin{pmatrix}\nQ_{3}^{+} \\\\\nQ_{2}^{+} \\\\\nQ_{1}^{+} \\\\\nQ_{0}^{+}\n\\end{pmatrix}\n=\n\\begin{pmatrix}\nD_{in} \\\\\nQ_{3} \\\\\nQ_{2} \\\\\nQ_{1}\n\\end{pmatrix}.\n$$\n\n给定初始状态 $Q_{3}Q_{2}Q_{1}Q_{0} = 1111$，下一个状态必须是\n$$\n\\begin{pmatrix}\nQ_{3}^{+} \\\\\nQ_{2}^{+} \\\\\nQ_{1}^{+} \\\\\nQ_{0}^{+}\n\\end{pmatrix}\n=\n\\begin{pmatrix}\nD_{in} \\\\\n1 \\\\\n1 \\\\\n1\n\\end{pmatrix},\n$$\n因此，唯一可能的下一个状态是 $1111$（如果 $D_{\\text{in}}=1$）或 $0111$（如果 $D_{\\text{in}}=0$）。特别地，LSB的更新受限于\n$$\nQ_{0}^{+} = Q_{1}.\n$$\n由于初始的 $Q_{1} = 1$，可推断出 $Q_{0}^{+} = 1$。因此，观察到的下一个状态 $1110$ 是不可能的，因为它要求 $Q_{0}^{+} = 0$，这与 $Q_{0}^{+} = Q_{1} = 1$ 相矛盾。等效地说，要获得 $Q_{0}^{+} = 0$，则要求初始状态中的 $Q_{1} = 0$，这与给定的初始状态 $1111$ 相矛盾。\n\n在这些选项中，选项C最精确地陈述了这一推理：为了达到 $1110$，初始的 $Q_{1}$ 必须是 $0$，这与初始状态 $1111$ 相矛盾。\n\n选项A是错误的，因为‘1’的数量恰好减少一个是可能的（例如，当 $D_{\\text{in}}=0$ 时，从 $1111$ 变为 $0111$）。选项B的说法过于宽泛且通常不正确，因为位的变化取决于其左边的邻居。选项D，虽然关于直接连接的说法是正确的，但没有指出 $Q_{0}^{+}=Q_{1}$ 这个根本性的约束。选项E关于依赖关系的说法是错误的，因为 $Q_{2}^{+}$ 依赖于 $Q_{3}$，而不是 $Q_{1}$。\n\n因此，最准确和最根本的原因由选项C给出。", "answer": "$$\\boxed{C}$$", "id": "1959462"}]}