---
title: "컴퓨터 구조: Digital Components 1-2"

categories:
  - Computer System Architecture
tags:
  - Computer System Architecture
---

## Digital Components 1-2

#### 1. Register

---

- 각각의 FF이 하나의 비트를 저장할 수 있는 FF의 그룹.
- n비트 레지스터는 n비트를 저장할 수 있다.

- 아래는 4bit register의 회로도이다.
  ![2-12](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/605b134c-2bcb-4e8b-bfc2-ce0f6b04f8a4)

- 4개의 D FF로 이루어져 있고 Direct input인 Clear가 연결되어있다.
- Direct input은 Clock pulse나 input값에 상관없이 상태를 바꾸는 기능을 하는 input이다.
- FF을 초기화하거나 set할때 Direct input을 사용한다.

#### 2. parallel load Register

---

![2-13](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/3f36d5ad-a301-47c5-be7a-0f28ed4bf0a1)

- 위 회로를 분석해보자.
- 일단 각 D FF의 input은 같은 구조의 값을 가지고 있음을 확인할 수 있다.
- 회로를 따라서 구해본 Dn의 boolean funtion은 다음과 같다.
- Dn = Load' _ An + Load _ in
- 위 funtion은 Load가 0일때 An의 값을 가지고 Load가 1일때는 in의 값을 가진다.
- 즉, Load가 0일때는 이전상태를 그대로 유지하는 No Change, 1일때는 input으로 들어온 값을 output으로 바꾼다(Load).
- 이러한 회로의 기능은 i0 ~ i3 가 한번에 전달된다는 의미에서 Parallel Load라고 부른다.
- 이전에 본 기본 4 bit register와 다르게 기존 값을 저장하다가 Load값이 1일때만 새로운 값을 동시에 병렬적(parallel)으로 Load해오는 기능을 한다.

#### 3. Shift register

---

![2-14](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/5fee53e1-963d-4249-b317-8fb8274a8f9a)

- 앞선 병렬 로드 레지스터와 다르게 직렬로 output을 update하는 shift register이다.
- 각 FF의 output이 다음 FF의 input으로 들어가면서 순차적으로 register의 값이 갱신된다.
- 예를들어 Serial input으로 {1,1,0,1}이 입력된다 할때, Clock pulse가 올라갈때 마다 1, 0, 1, 1의 순서로 각 FF의 값이 순차적으로 전달된다.
- 시간 순서로 정리해보면 다음과 같다.

1. t1: 1-0-0-0
2. t2: 0-1-0-0
3. t3: 1-0-1-0
4. t4: 1-1-0-1

- 왼쪽부터 오른쪽 순차적으로 input값이 전달된다.

![2-15](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/3c8be05d-a52c-4f36-bde5-602a4d50e0f3)

- MUX와 register를 종합적으로 살펴볼 수 있는 회로이다.
- S값에 따라서 D FF의 input이 결정되고 Clock pulse가 올라갈때마다 해당값이 register에 저장된다.

1. MUX의 0번 input은 각 해당 D FF의 output이 연결되어 있는데, 이는 0번째 input을 고르면 No change, 이전 상태를 그대로 유지함을 의미한다.
2. MUX의 1번 input은 N-1번의 D FF output 혹은 Serial input이 연결되어 있다. 이는 1번째 input을 고르면 register의 bit를 1칸씩 shift-right(down)한다는 것을 의미한다.
3. MUX의 2번 input은 N+1번의 D FF outout 혹은 Serial input이 연결되어 있다. 이는 2번째 input을 고르면 register의 bit를 1칸씩 shift-left(up)한다는 것을 의미한다. (반대 방향)
4. MUX의 3번 input은 i0 ~ i3이 연결되어 있다. 이는 Parallel Load를 의미한다.

- 즉 위 회로는 No change, shift-right, shift-left, Parallel Load 4가지의 기능을 가진다.

#### 4. Binary Counter

---

- binary 값을 저장하는 의미에서는 레지스터로 부를 수 있지만 카운터는 정해진 상태를 반복하는 sequence를 가진다.

- **4-bit synchronous binary counter**
- 4bit는 4개의 FF를 가진다는 의미이고 synchronous는 Clock pulse에 의해 모든 FF값이 동기화 된다는 것을 의미한다.

- 해당 counter를 분석해보자.
  ![2-16](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/a0cc4a05-5bb6-4546-b2be-2264427f9065)

- 아래는 각 JK FF의 인풋과 output carry의 boolean funtion이다.
- JK FF의 input인 J와 K값이 같음에 유의하며 살펴보자.

1. 0번 JK: x(count enable)
2. 1번 : A0 \* x
3. 2번 : A1 _ A0 _ x
4. 3번 : A2 _ A1 _ A0 \* x
5. y(output carry) : A3 _ A2 _ A1 _ A0 _ x

![2-17](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/fcd2ab95-b659-4bc4-8710-4279f7c012d3)

- state table이다.
- present state값들(A0~A3, x)과 next state 값들(A3 ~ A0, y), 그리고 FF input값에 대한 state table이다.
- 이때 x가 0일 경우엔 모든 input이 0이 되므로 x가 1인 경우에만 state table을 구하였고 각 FF의 J와 K는 같으므로 J만 table에 표시했다.
- x는 무조건 1이므로 총 16개의 조합이 있다.

- FF input 테이블을 채워보자
- J0 = x이므로 전부 1이다.
- J1 = X\* A0이므로 A0의 값을 따라간다.
- 위와같이 미리 구해놓은 boolean funtion을 참고하여 테이블을 채워준다.

- 이후 y는 J0~J3이 모두 1일때만 1이다.

- 이제 next state를 채울수 있는데 지금 사용하는 JK FF는 J와 K가 무조건 같으므로 no change 아니면 complement 2경우 중 하나이다.
- 즉 next state의 A0은 항상 complement이다. (J0가 항상 1이기 때문에)
- 이후 A1 ~ A3의 값들도 FF input값을 참고하여 no change 혹은 complement를 취해주면서 테이블을 채울 수 있다.

- 해당 table을 통해서 diagram을 그려보면 x = 1일때 0000부터 1111까지 순차적으로 상승한 후 1111 다음단계에 output으로 1을 반환하는 4bit counter임을 알 수 있다.

#### 5. 확장된 Binary Counter

---

- 앞서 배운 Binary Counter보다 조금더 확장된 Binary counter with parallel load를 살펴보자
  ![2-18](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/94b13a17-9b63-4e4d-9e1d-8939bbb1886b)

- 우선 boolean funtion을 구해야 한다. Clear는 C, Load는 L, Increment는 i, 그 외 i0 ~ i3과, A0~A3가 input에 사용된다.
  ![2-19](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/ead0e189-06c2-453a-8f5c-4025fef499a8)

- 각 Jn Kn의 boolean funtion은 위 그림과 같다.

- 결과적으로 해당 회로는 Clear, Load, Increment의 Control signal에 의해서 서로 다른 operation을 수행한다.
- Clear는 reset, Load는 i0 ~ i3을 parallel하게 불러옴, Increment는 counter의 값을 1 증가시키는 역할을 수행한다.

- 또한 해당 Control signal들은 우선순위를 가지고있다.
  ![2-20](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/9eaa1a55-26c7-441d-aa1b-d47b20247c52)

- 위 그림은 C값이 1인 모든 경우의 수에 대한 가정이다.
- 각 boolean funtion에 의해서 C값이 1일 경우 L이나 I값에 관계없이 모든 Jn과 Kn의 값이 0, 1로 셋팅되고 이는 JK FF에서 Reset에 해당한다.
- 즉 C값이 1이면 L이나 I에 관계없이 Clear 연산을 수행한다.

- 그대로 위 그림에서 C가 0이고 L이 1인 상황을 가정해보자.
- 각 boolean funtion에 의해서 Jn = In, Kn = In' 의 값이 입력된다.
- 이때 in = 0이라면, J K는 0 1로 Reset 이므로 output이 0이고 in = 1이라면 J K는 1 0이므로 Set, output이 1이 된다.
- 즉 in의 값이 그대로 상태로 전달되는 것이다. (Load, Parallel Load)

![2-21](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/2ac41156-f450-4ff6-8c85-42d0a1176c95)

- C = 0, L = 0, I = 1이라면 위 그림과 같이 J K값이 셋팅된다.
- 위와 같은 값은 앞서 배운 counter의 기능을 수행한다.

- 마지막으로 모든 값이 0이라면 모든 J K 값이 0 0 이 셋팅되므로 No change가 수행된다.

- 정리된 funtion table은 아래와 같다.
  ![2-22](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/6ab2fad7-d8b3-4d79-a580-6af17eeb2d97)

#### 6. Memory units

---

![2-23](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/34f2f8c6-187c-4a5c-899d-06ae9b59b6fe)

- 메모리의 주소공간에는 word가 저장된다.
- 즉 하나의 word가 몇 bit로 저장이 되는가와 (n bits), 몇개의 워드를 저장할 수 있는가 (2^k words, 주소공간 2진수로 표현하기 때문에 2^k)가 주요 input과 output을 결정한다.
- Ram은 읽기와 쓰기가 가능한 메모리이다.
- read를 위해선 input으로 k address lines 와 write를 넣어주면 input 주소에 해당하는 n data output lines가 output으로 나온다.
- read를 위해선 k address lines와 n data input lines , write 를 넣어주면 해당 주소에 값을 작성할 수있다.

![2-24](https://github.com/mjh851819/mjh851819.github.io/assets/70308520/4bf4f5a5-3d54-49f6-b7fb-d347b2a23ffb)

- 읽기만 가능한 ROM도 존재하여 address를 넣어주면 해당 address의 data가 바로 산출된다.
