{
  "module_name": "bif_5_1_d.h",
  "hash_id": "f04eeab79ca838894cb538d75dec43c324f269422753956d0075d3dcfece65bf",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/amd/include/asic_reg/bif/bif_5_1_d.h",
  "human_readable_source": " \n\n#ifndef BIF_5_1_D_H\n#define BIF_5_1_D_H\n\n#define mmMM_INDEX                                                              0x0\n#define mmMM_INDEX_HI                                                           0x6\n#define mmMM_DATA                                                               0x1\n#define mmBIF_MM_INDACCESS_CNTL                                                 0x1500\n#define mmBUS_CNTL                                                              0x1508\n#define mmCONFIG_CNTL                                                           0x1509\n#define mmCONFIG_MEMSIZE                                                        0x150a\n#define mmCONFIG_F0_BASE                                                        0x150b\n#define mmCONFIG_APER_SIZE                                                      0x150c\n#define mmCONFIG_REG_APER_SIZE                                                  0x150d\n#define mmBIF_SCRATCH0                                                          0x150e\n#define mmBIF_SCRATCH1                                                          0x150f\n#define mmBX_RESET_EN                                                           0x1514\n#define mmMM_CFGREGS_CNTL                                                       0x1513\n#define mmHW_DEBUG                                                              0x1515\n#define mmMASTER_CREDIT_CNTL                                                    0x1516\n#define mmSLAVE_REQ_CREDIT_CNTL                                                 0x1517\n#define mmBX_RESET_CNTL                                                         0x1518\n#define mmINTERRUPT_CNTL                                                        0x151a\n#define mmINTERRUPT_CNTL2                                                       0x151b\n#define mmBIF_DEBUG_CNTL                                                        0x151c\n#define mmBIF_DEBUG_MUX                                                         0x151d\n#define mmBIF_DEBUG_OUT                                                         0x151e\n#define mmHDP_REG_COHERENCY_FLUSH_CNTL                                          0x1528\n#define mmHDP_MEM_COHERENCY_FLUSH_CNTL                                          0x1520\n#define mmCLKREQB_PAD_CNTL                                                      0x1521\n#define mmSMBDAT_PAD_CNTL                                                       0x1522\n#define mmSMBCLK_PAD_CNTL                                                       0x1523\n#define mmBIF_XDMA_LO                                                           0x14c0\n#define mmBIF_XDMA_HI                                                           0x14c1\n#define mmBIF_FEATURES_CONTROL_MISC                                             0x14c2\n#define mmBIF_DOORBELL_CNTL                                                     0x14c3\n#define mmBIF_SLVARB_MODE                                                       0x14c4\n#define mmBIF_FB_EN                                                             0x1524\n#define mmBIF_BUSNUM_CNTL1                                                      0x1525\n#define mmBIF_BUSNUM_LIST0                                                      0x1526\n#define mmBIF_BUSNUM_LIST1                                                      0x1527\n#define mmBIF_BUSNUM_CNTL2                                                      0x152b\n#define mmBIF_BUSY_DELAY_CNTR                                                   0x1529\n#define mmBIF_PERFMON_CNTL                                                      0x152c\n#define mmBIF_PERFCOUNTER0_RESULT                                               0x152d\n#define mmBIF_PERFCOUNTER1_RESULT                                               0x152e\n#define mmSLAVE_HANG_PROTECTION_CNTL                                            0x1536\n#define mmGPU_HDP_FLUSH_REQ                                                     0x1537\n#define mmGPU_HDP_FLUSH_DONE                                                    0x1538\n#define mmSLAVE_HANG_ERROR                                                      0x153b\n#define mmCAPTURE_HOST_BUSNUM                                                   0x153c\n#define mmHOST_BUSNUM                                                           0x153d\n#define mmPEER_REG_RANGE0                                                       0x153e\n#define mmPEER_REG_RANGE1                                                       0x153f\n#define mmPEER0_FB_OFFSET_HI                                                    0x14f3\n#define mmPEER0_FB_OFFSET_LO                                                    0x14f2\n#define mmPEER1_FB_OFFSET_HI                                                    0x14f1\n#define mmPEER1_FB_OFFSET_LO                                                    0x14f0\n#define mmPEER2_FB_OFFSET_HI                                                    0x14ef\n#define mmPEER2_FB_OFFSET_LO                                                    0x14ee\n#define mmPEER3_FB_OFFSET_HI                                                    0x14ed\n#define mmPEER3_FB_OFFSET_LO                                                    0x14ec\n#define mmDBG_BYPASS_SRBM_ACCESS                                                0x14eb\n#define mmSMBUS_BACO_DUMMY                                                      0x14c6\n#define mmBIF_DEVFUNCNUM_LIST0                                                  0x14e8\n#define mmBIF_DEVFUNCNUM_LIST1                                                  0x14e7\n#define mmBACO_CNTL                                                             0x14e5\n#define mmBF_ANA_ISO_CNTL                                                       0x14c7\n#define mmMEM_TYPE_CNTL                                                         0x14e4\n#define mmBIF_BACO_DEBUG                                                        0x14df\n#define mmBIF_BACO_DEBUG_LATCH                                                  0x14dc\n#define mmBACO_CNTL_MISC                                                        0x14db\n#define mmSMU_BIF_VDDGFX_PWR_STATUS                                             0x14f8\n#define mmBIF_VDDGFX_GFX0_LOWER                                                 0x1428\n#define mmBIF_VDDGFX_GFX0_UPPER                                                 0x1429\n#define mmBIF_VDDGFX_GFX1_LOWER                                                 0x142a\n#define mmBIF_VDDGFX_GFX1_UPPER                                                 0x142b\n#define mmBIF_VDDGFX_GFX2_LOWER                                                 0x142c\n#define mmBIF_VDDGFX_GFX2_UPPER                                                 0x142d\n#define mmBIF_VDDGFX_GFX3_LOWER                                                 0x142e\n#define mmBIF_VDDGFX_GFX3_UPPER                                                 0x142f\n#define mmBIF_VDDGFX_GFX4_LOWER                                                 0x1430\n#define mmBIF_VDDGFX_GFX4_UPPER                                                 0x1431\n#define mmBIF_VDDGFX_GFX5_LOWER                                                 0x1432\n#define mmBIF_VDDGFX_GFX5_UPPER                                                 0x1433\n#define mmBIF_VDDGFX_RSV1_LOWER                                                 0x1434\n#define mmBIF_VDDGFX_RSV1_UPPER                                                 0x1435\n#define mmBIF_VDDGFX_RSV2_LOWER                                                 0x1436\n#define mmBIF_VDDGFX_RSV2_UPPER                                                 0x1437\n#define mmBIF_VDDGFX_RSV3_LOWER                                                 0x1438\n#define mmBIF_VDDGFX_RSV3_UPPER                                                 0x1439\n#define mmBIF_VDDGFX_RSV4_LOWER                                                 0x143a\n#define mmBIF_VDDGFX_RSV4_UPPER                                                 0x143b\n#define mmBIF_VDDGFX_FB_CMP                                                     0x143c\n#define mmBIF_DOORBELL_GBLAPER1_LOWER                                           0x14fc\n#define mmBIF_DOORBELL_GBLAPER1_UPPER                                           0x14fd\n#define mmBIF_DOORBELL_GBLAPER2_LOWER                                           0x14fe\n#define mmBIF_DOORBELL_GBLAPER2_UPPER                                           0x14ff\n#define mmBIF_SMU_INDEX                                                         0x143d\n#define mmBIF_SMU_DATA                                                          0x143e\n#define mmIMPCTL_RESET                                                          0x14f5\n#define mmGARLIC_FLUSH_CNTL                                                     0x1401\n#define mmGARLIC_FLUSH_ADDR_START_0                                             0x1402\n#define mmGARLIC_FLUSH_ADDR_START_1                                             0x1404\n#define mmGARLIC_FLUSH_ADDR_START_2                                             0x1406\n#define mmGARLIC_FLUSH_ADDR_START_3                                             0x1408\n#define mmGARLIC_FLUSH_ADDR_START_4                                             0x140a\n#define mmGARLIC_FLUSH_ADDR_START_5                                             0x140c\n#define mmGARLIC_FLUSH_ADDR_START_6                                             0x140e\n#define mmGARLIC_FLUSH_ADDR_START_7                                             0x1410\n#define mmGARLIC_FLUSH_ADDR_END_0                                               0x1403\n#define mmGARLIC_FLUSH_ADDR_END_1                                               0x1405\n#define mmGARLIC_FLUSH_ADDR_END_2                                               0x1407\n#define mmGARLIC_FLUSH_ADDR_END_3                                               0x1409\n#define mmGARLIC_FLUSH_ADDR_END_4                                               0x140b\n#define mmGARLIC_FLUSH_ADDR_END_5                                               0x140d\n#define mmGARLIC_FLUSH_ADDR_END_6                                               0x140f\n#define mmGARLIC_FLUSH_ADDR_END_7                                               0x1411\n#define mmGARLIC_FLUSH_REQ                                                      0x1412\n#define mmGPU_GARLIC_FLUSH_REQ                                                  0x1413\n#define mmGPU_GARLIC_FLUSH_DONE                                                 0x1414\n#define mmGARLIC_COHE_CP_RB0_WPTR                                               0x1415\n#define mmGARLIC_COHE_CP_RB1_WPTR                                               0x1416\n#define mmGARLIC_COHE_CP_RB2_WPTR                                               0x1417\n#define mmGARLIC_COHE_UVD_RBC_RB_WPTR                                           0x1418\n#define mmGARLIC_COHE_SDMA0_GFX_RB_WPTR                                         0x1419\n#define mmGARLIC_COHE_SDMA1_GFX_RB_WPTR                                         0x141a\n#define mmGARLIC_COHE_CP_DMA_ME_COMMAND                                         0x141b\n#define mmGARLIC_COHE_CP_DMA_PFP_COMMAND                                        0x141c\n#define mmGARLIC_COHE_SAM_SAB_RBI_WPTR                                          0x141d\n#define mmGARLIC_COHE_SAM_SAB_RBO_WPTR                                          0x141e\n#define mmGARLIC_COHE_VCE_OUT_RB_WPTR                                           0x141f\n#define mmGARLIC_COHE_VCE_RB_WPTR2                                              0x1420\n#define mmGARLIC_COHE_VCE_RB_WPTR                                               0x1421\n#define mmGARLIC_COHE_SDMA2_GFX_RB_WPTR                                         0x1422\n#define mmGARLIC_COHE_SDMA3_GFX_RB_WPTR                                         0x1423\n#define mmGARLIC_COHE_CP_DMA_PIO_COMMAND                                        0x1424\n#define mmGARLIC_COHE_GARLIC_FLUSH_REQ                                          0x1425\n#define mmREMAP_HDP_MEM_FLUSH_CNTL                                              0x1426\n#define mmREMAP_HDP_REG_FLUSH_CNTL                                              0x1427\n#define mmBIOS_SCRATCH_0                                                        0x5c9\n#define mmBIOS_SCRATCH_1                                                        0x5ca\n#define mmBIOS_SCRATCH_2                                                        0x5cb\n#define mmBIOS_SCRATCH_3                                                        0x5cc\n#define mmBIOS_SCRATCH_4                                                        0x5cd\n#define mmBIOS_SCRATCH_5                                                        0x5ce\n#define mmBIOS_SCRATCH_6                                                        0x5cf\n#define mmBIOS_SCRATCH_7                                                        0x5d0\n#define mmBIOS_SCRATCH_8                                                        0x5d1\n#define mmBIOS_SCRATCH_9                                                        0x5d2\n#define mmBIOS_SCRATCH_10                                                       0x5d3\n#define mmBIOS_SCRATCH_11                                                       0x5d4\n#define mmBIOS_SCRATCH_12                                                       0x5d5\n#define mmBIOS_SCRATCH_13                                                       0x5d6\n#define mmBIOS_SCRATCH_14                                                       0x5d7\n#define mmBIOS_SCRATCH_15                                                       0x5d8\n#define mmBIF_RB_CNTL                                                           0x1530\n#define mmBIF_RB_BASE                                                           0x1531\n#define mmBIF_RB_RPTR                                                           0x1532\n#define mmBIF_RB_WPTR                                                           0x1533\n#define mmBIF_RB_WPTR_ADDR_HI                                                   0x1534\n#define mmBIF_RB_WPTR_ADDR_LO                                                   0x1535\n#define mmVENDOR_ID                                                             0x0\n#define mmDEVICE_ID                                                             0x0\n#define mmCOMMAND                                                               0x1\n#define mmSTATUS                                                                0x1\n#define mmREVISION_ID                                                           0x2\n#define mmPROG_INTERFACE                                                        0x2\n#define mmSUB_CLASS                                                             0x2\n#define mmBASE_CLASS                                                            0x2\n#define mmCACHE_LINE                                                            0x3\n#define mmLATENCY                                                               0x3\n#define mmHEADER                                                                0x3\n#define mmBIST                                                                  0x3\n#define mmBASE_ADDR_1                                                           0x4\n#define mmBASE_ADDR_2                                                           0x5\n#define mmBASE_ADDR_3                                                           0x6\n#define mmBASE_ADDR_4                                                           0x7\n#define mmBASE_ADDR_5                                                           0x8\n#define mmBASE_ADDR_6                                                           0x9\n#define mmROM_BASE_ADDR                                                         0xc\n#define mmCAP_PTR                                                               0xd\n#define mmINTERRUPT_LINE                                                        0xf\n#define mmINTERRUPT_PIN                                                         0xf\n#define mmADAPTER_ID                                                            0xb\n#define mmMIN_GRANT                                                             0xf\n#define mmMAX_LATENCY                                                           0xf\n#define mmVENDOR_CAP_LIST                                                       0x12\n#define mmADAPTER_ID_W                                                          0x13\n#define mmPMI_CAP_LIST                                                          0x14\n#define mmPMI_CAP                                                               0x14\n#define mmPMI_STATUS_CNTL                                                       0x15\n#define mmPCIE_CAP_LIST                                                         0x16\n#define mmPCIE_CAP                                                              0x16\n#define mmDEVICE_CAP                                                            0x17\n#define mmDEVICE_CNTL                                                           0x18\n#define mmDEVICE_STATUS                                                         0x18\n#define mmLINK_CAP                                                              0x19\n#define mmLINK_CNTL                                                             0x1a\n#define mmLINK_STATUS                                                           0x1a\n#define mmDEVICE_CAP2                                                           0x1f\n#define mmDEVICE_CNTL2                                                          0x20\n#define mmDEVICE_STATUS2                                                        0x20\n#define mmLINK_CAP2                                                             0x21\n#define mmLINK_CNTL2                                                            0x22\n#define mmLINK_STATUS2                                                          0x22\n#define mmMSI_CAP_LIST                                                          0x28\n#define mmMSI_MSG_CNTL                                                          0x28\n#define mmMSI_MSG_ADDR_LO                                                       0x29\n#define mmMSI_MSG_ADDR_HI                                                       0x2a\n#define mmMSI_MSG_DATA_64                                                       0x2b\n#define mmMSI_MSG_DATA                                                          0x2a\n#define mmPCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                     0x40\n#define mmPCIE_VENDOR_SPECIFIC_HDR                                              0x41\n#define mmPCIE_VENDOR_SPECIFIC1                                                 0x42\n#define mmPCIE_VENDOR_SPECIFIC2                                                 0x43\n#define mmPCIE_VC_ENH_CAP_LIST                                                  0x44\n#define mmPCIE_PORT_VC_CAP_REG1                                                 0x45\n#define mmPCIE_PORT_VC_CAP_REG2                                                 0x46\n#define mmPCIE_PORT_VC_CNTL                                                     0x47\n#define mmPCIE_PORT_VC_STATUS                                                   0x47\n#define mmPCIE_VC0_RESOURCE_CAP                                                 0x48\n#define mmPCIE_VC0_RESOURCE_CNTL                                                0x49\n#define mmPCIE_VC0_RESOURCE_STATUS                                              0x4a\n#define mmPCIE_VC1_RESOURCE_CAP                                                 0x4b\n#define mmPCIE_VC1_RESOURCE_CNTL                                                0x4c\n#define mmPCIE_VC1_RESOURCE_STATUS                                              0x4d\n#define mmPCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                      0x50\n#define mmPCIE_DEV_SERIAL_NUM_DW1                                               0x51\n#define mmPCIE_DEV_SERIAL_NUM_DW2                                               0x52\n#define mmPCIE_ADV_ERR_RPT_ENH_CAP_LIST                                         0x54\n#define mmPCIE_UNCORR_ERR_STATUS                                                0x55\n#define mmPCIE_UNCORR_ERR_MASK                                                  0x56\n#define mmPCIE_UNCORR_ERR_SEVERITY                                              0x57\n#define mmPCIE_CORR_ERR_STATUS                                                  0x58\n#define mmPCIE_CORR_ERR_MASK                                                    0x59\n#define mmPCIE_ADV_ERR_CAP_CNTL                                                 0x5a\n#define mmPCIE_HDR_LOG0                                                         0x5b\n#define mmPCIE_HDR_LOG1                                                         0x5c\n#define mmPCIE_HDR_LOG2                                                         0x5d\n#define mmPCIE_HDR_LOG3                                                         0x5e\n#define mmPCIE_TLP_PREFIX_LOG0                                                  0x62\n#define mmPCIE_TLP_PREFIX_LOG1                                                  0x63\n#define mmPCIE_TLP_PREFIX_LOG2                                                  0x64\n#define mmPCIE_TLP_PREFIX_LOG3                                                  0x65\n#define mmPCIE_BAR_ENH_CAP_LIST                                                 0x80\n#define mmPCIE_BAR1_CAP                                                         0x81\n#define mmPCIE_BAR1_CNTL                                                        0x82\n#define mmPCIE_BAR2_CAP                                                         0x83\n#define mmPCIE_BAR2_CNTL                                                        0x84\n#define mmPCIE_BAR3_CAP                                                         0x85\n#define mmPCIE_BAR3_CNTL                                                        0x86\n#define mmPCIE_BAR4_CAP                                                         0x87\n#define mmPCIE_BAR4_CNTL                                                        0x88\n#define mmPCIE_BAR5_CAP                                                         0x89\n#define mmPCIE_BAR5_CNTL                                                        0x8a\n#define mmPCIE_BAR6_CAP                                                         0x8b\n#define mmPCIE_BAR6_CNTL                                                        0x8c\n#define mmPCIE_PWR_BUDGET_ENH_CAP_LIST                                          0x90\n#define mmPCIE_PWR_BUDGET_DATA_SELECT                                           0x91\n#define mmPCIE_PWR_BUDGET_DATA                                                  0x92\n#define mmPCIE_PWR_BUDGET_CAP                                                   0x93\n#define mmPCIE_DPA_ENH_CAP_LIST                                                 0x94\n#define mmPCIE_DPA_CAP                                                          0x95\n#define mmPCIE_DPA_LATENCY_INDICATOR                                            0x96\n#define mmPCIE_DPA_STATUS                                                       0x97\n#define mmPCIE_DPA_CNTL                                                         0x97\n#define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_0                                         0x98\n#define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_1                                         0x98\n#define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_2                                         0x98\n#define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_3                                         0x98\n#define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_4                                         0x99\n#define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_5                                         0x99\n#define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_6                                         0x99\n#define mmPCIE_DPA_SUBSTATE_PWR_ALLOC_7                                         0x99\n#define mmPCIE_SECONDARY_ENH_CAP_LIST                                           0x9c\n#define mmPCIE_LINK_CNTL3                                                       0x9d\n#define mmPCIE_LANE_ERROR_STATUS                                                0x9e\n#define mmPCIE_LANE_0_EQUALIZATION_CNTL                                         0x9f\n#define mmPCIE_LANE_1_EQUALIZATION_CNTL                                         0x9f\n#define mmPCIE_LANE_2_EQUALIZATION_CNTL                                         0xa0\n#define mmPCIE_LANE_3_EQUALIZATION_CNTL                                         0xa0\n#define mmPCIE_LANE_4_EQUALIZATION_CNTL                                         0xa1\n#define mmPCIE_LANE_5_EQUALIZATION_CNTL                                         0xa1\n#define mmPCIE_LANE_6_EQUALIZATION_CNTL                                         0xa2\n#define mmPCIE_LANE_7_EQUALIZATION_CNTL                                         0xa2\n#define mmPCIE_LANE_8_EQUALIZATION_CNTL                                         0xa3\n#define mmPCIE_LANE_9_EQUALIZATION_CNTL                                         0xa3\n#define mmPCIE_LANE_10_EQUALIZATION_CNTL                                        0xa4\n#define mmPCIE_LANE_11_EQUALIZATION_CNTL                                        0xa4\n#define mmPCIE_LANE_12_EQUALIZATION_CNTL                                        0xa5\n#define mmPCIE_LANE_13_EQUALIZATION_CNTL                                        0xa5\n#define mmPCIE_LANE_14_EQUALIZATION_CNTL                                        0xa6\n#define mmPCIE_LANE_15_EQUALIZATION_CNTL                                        0xa6\n#define mmPCIE_ACS_ENH_CAP_LIST                                                 0xa8\n#define mmPCIE_ACS_CAP                                                          0xa9\n#define mmPCIE_ACS_CNTL                                                         0xa9\n#define mmPCIE_ATS_ENH_CAP_LIST                                                 0xac\n#define mmPCIE_ATS_CAP                                                          0xad\n#define mmPCIE_ATS_CNTL                                                         0xad\n#define mmPCIE_PAGE_REQ_ENH_CAP_LIST                                            0xb0\n#define mmPCIE_PAGE_REQ_CNTL                                                    0xb1\n#define mmPCIE_PAGE_REQ_STATUS                                                  0xb1\n#define mmPCIE_OUTSTAND_PAGE_REQ_CAPACITY                                       0xb2\n#define mmPCIE_OUTSTAND_PAGE_REQ_ALLOC                                          0xb3\n#define mmPCIE_PASID_ENH_CAP_LIST                                               0xb4\n#define mmPCIE_PASID_CAP                                                        0xb5\n#define mmPCIE_PASID_CNTL                                                       0xb5\n#define mmPCIE_TPH_REQR_ENH_CAP_LIST                                            0xb8\n#define mmPCIE_TPH_REQR_CAP                                                     0xb9\n#define mmPCIE_TPH_REQR_CNTL                                                    0xba\n#define mmPCIE_MC_ENH_CAP_LIST                                                  0xbc\n#define mmPCIE_MC_CAP                                                           0xbd\n#define mmPCIE_MC_CNTL                                                          0xbd\n#define mmPCIE_MC_ADDR0                                                         0xbe\n#define mmPCIE_MC_ADDR1                                                         0xbf\n#define mmPCIE_MC_RCV0                                                          0xc0\n#define mmPCIE_MC_RCV1                                                          0xc1\n#define mmPCIE_MC_BLOCK_ALL0                                                    0xc2\n#define mmPCIE_MC_BLOCK_ALL1                                                    0xc3\n#define mmPCIE_MC_BLOCK_UNTRANSLATED_0                                          0xc4\n#define mmPCIE_MC_BLOCK_UNTRANSLATED_1                                          0xc5\n#define mmPCIE_LTR_ENH_CAP_LIST                                                 0xc8\n#define mmPCIE_LTR_CAP                                                          0xc9\n#define ixMM_INDEX_IND                                                          0x1090000\n#define ixMM_INDEX_HI_IND                                                       0x1090006\n#define ixMM_DATA_IND                                                           0x1090001\n#define ixBIF_MM_INDACCESS_CNTL_IND                                             0x1091500\n#define ixBUS_CNTL_IND                                                          0x1091508\n#define ixCONFIG_CNTL_IND                                                       0x1091509\n#define ixCONFIG_MEMSIZE_IND                                                    0x109150a\n#define ixCONFIG_F0_BASE_IND                                                    0x109150b\n#define ixCONFIG_APER_SIZE_IND                                                  0x109150c\n#define ixCONFIG_REG_APER_SIZE_IND                                              0x109150d\n#define ixBIF_SCRATCH0_IND                                                      0x109150e\n#define ixBIF_SCRATCH1_IND                                                      0x109150f\n#define ixBX_RESET_EN_IND                                                       0x1091514\n#define ixMM_CFGREGS_CNTL_IND                                                   0x1091513\n#define ixHW_DEBUG_IND                                                          0x1091515\n#define ixMASTER_CREDIT_CNTL_IND                                                0x1091516\n#define ixSLAVE_REQ_CREDIT_CNTL_IND                                             0x1091517\n#define ixBX_RESET_CNTL_IND                                                     0x1091518\n#define ixINTERRUPT_CNTL_IND                                                    0x109151a\n#define ixINTERRUPT_CNTL2_IND                                                   0x109151b\n#define ixBIF_DEBUG_CNTL_IND                                                    0x109151c\n#define ixBIF_DEBUG_MUX_IND                                                     0x109151d\n#define ixBIF_DEBUG_OUT_IND                                                     0x109151e\n#define ixHDP_REG_COHERENCY_FLUSH_CNTL_IND                                      0x1091528\n#define ixHDP_MEM_COHERENCY_FLUSH_CNTL_IND                                      0x1091520\n#define ixCLKREQB_PAD_CNTL_IND                                                  0x1091521\n#define ixSMBDAT_PAD_CNTL_IND                                                   0x1091522\n#define ixSMBCLK_PAD_CNTL_IND                                                   0x1091523\n#define ixBIF_XDMA_LO_IND                                                       0x10914c0\n#define ixBIF_XDMA_HI_IND                                                       0x10914c1\n#define ixBIF_FEATURES_CONTROL_MISC_IND                                         0x10914c2\n#define ixBIF_DOORBELL_CNTL_IND                                                 0x10914c3\n#define ixBIF_SLVARB_MODE_IND                                                   0x10914c4\n#define ixBIF_FB_EN_IND                                                         0x1091524\n#define ixBIF_BUSNUM_CNTL1_IND                                                  0x1091525\n#define ixBIF_BUSNUM_LIST0_IND                                                  0x1091526\n#define ixBIF_BUSNUM_LIST1_IND                                                  0x1091527\n#define ixBIF_BUSNUM_CNTL2_IND                                                  0x109152b\n#define ixBIF_BUSY_DELAY_CNTR_IND                                               0x1091529\n#define ixBIF_PERFMON_CNTL_IND                                                  0x109152c\n#define ixBIF_PERFCOUNTER0_RESULT_IND                                           0x109152d\n#define ixBIF_PERFCOUNTER1_RESULT_IND                                           0x109152e\n#define ixSLAVE_HANG_PROTECTION_CNTL_IND                                        0x1091536\n#define ixGPU_HDP_FLUSH_REQ_IND                                                 0x1091537\n#define ixGPU_HDP_FLUSH_DONE_IND                                                0x1091538\n#define ixSLAVE_HANG_ERROR_IND                                                  0x109153b\n#define ixCAPTURE_HOST_BUSNUM_IND                                               0x109153c\n#define ixHOST_BUSNUM_IND                                                       0x109153d\n#define ixPEER_REG_RANGE0_IND                                                   0x109153e\n#define ixPEER_REG_RANGE1_IND                                                   0x109153f\n#define ixPEER0_FB_OFFSET_HI_IND                                                0x10914f3\n#define ixPEER0_FB_OFFSET_LO_IND                                                0x10914f2\n#define ixPEER1_FB_OFFSET_HI_IND                                                0x10914f1\n#define ixPEER1_FB_OFFSET_LO_IND                                                0x10914f0\n#define ixPEER2_FB_OFFSET_HI_IND                                                0x10914ef\n#define ixPEER2_FB_OFFSET_LO_IND                                                0x10914ee\n#define ixPEER3_FB_OFFSET_HI_IND                                                0x10914ed\n#define ixPEER3_FB_OFFSET_LO_IND                                                0x10914ec\n#define ixDBG_BYPASS_SRBM_ACCESS_IND                                            0x10914eb\n#define ixSMBUS_BACO_DUMMY_IND                                                  0x10914c6\n#define ixBIF_DEVFUNCNUM_LIST0_IND                                              0x10914e8\n#define ixBIF_DEVFUNCNUM_LIST1_IND                                              0x10914e7\n#define ixBACO_CNTL_IND                                                         0x10914e5\n#define ixBF_ANA_ISO_CNTL_IND                                                   0x10914c7\n#define ixMEM_TYPE_CNTL_IND                                                     0x10914e4\n#define ixBIF_BACO_DEBUG_IND                                                    0x10914df\n#define ixBIF_BACO_DEBUG_LATCH_IND                                              0x10914dc\n#define ixBACO_CNTL_MISC_IND                                                    0x10914db\n#define ixSMU_BIF_VDDGFX_PWR_STATUS_IND                                         0x10914f8\n#define ixBIF_VDDGFX_GFX0_LOWER_IND                                             0x1091428\n#define ixBIF_VDDGFX_GFX0_UPPER_IND                                             0x1091429\n#define ixBIF_VDDGFX_GFX1_LOWER_IND                                             0x109142a\n#define ixBIF_VDDGFX_GFX1_UPPER_IND                                             0x109142b\n#define ixBIF_VDDGFX_GFX2_LOWER_IND                                             0x109142c\n#define ixBIF_VDDGFX_GFX2_UPPER_IND                                             0x109142d\n#define ixBIF_VDDGFX_GFX3_LOWER_IND                                             0x109142e\n#define ixBIF_VDDGFX_GFX3_UPPER_IND                                             0x109142f\n#define ixBIF_VDDGFX_GFX4_LOWER_IND                                             0x1091430\n#define ixBIF_VDDGFX_GFX4_UPPER_IND                                             0x1091431\n#define ixBIF_VDDGFX_GFX5_LOWER_IND                                             0x1091432\n#define ixBIF_VDDGFX_GFX5_UPPER_IND                                             0x1091433\n#define ixBIF_VDDGFX_RSV1_LOWER_IND                                             0x1091434\n#define ixBIF_VDDGFX_RSV1_UPPER_IND                                             0x1091435\n#define ixBIF_VDDGFX_RSV2_LOWER_IND                                             0x1091436\n#define ixBIF_VDDGFX_RSV2_UPPER_IND                                             0x1091437\n#define ixBIF_VDDGFX_RSV3_LOWER_IND                                             0x1091438\n#define ixBIF_VDDGFX_RSV3_UPPER_IND                                             0x1091439\n#define ixBIF_VDDGFX_RSV4_LOWER_IND                                             0x109143a\n#define ixBIF_VDDGFX_RSV4_UPPER_IND                                             0x109143b\n#define ixBIF_VDDGFX_FB_CMP_IND                                                 0x109143c\n#define ixBIF_DOORBELL_GBLAPER1_LOWER_IND                                       0x10914fc\n#define ixBIF_DOORBELL_GBLAPER1_UPPER_IND                                       0x10914fd\n#define ixBIF_DOORBELL_GBLAPER2_LOWER_IND                                       0x10914fe\n#define ixBIF_DOORBELL_GBLAPER2_UPPER_IND                                       0x10914ff\n#define ixBIF_SMU_INDEX_IND                                                     0x109143d\n#define ixBIF_SMU_DATA_IND                                                      0x109143e\n#define ixIMPCTL_RESET_IND                                                      0x10914f5\n#define ixGARLIC_FLUSH_CNTL_IND                                                 0x1091401\n#define ixGARLIC_FLUSH_REQ_IND                                                  0x1091412\n#define ixGPU_GARLIC_FLUSH_REQ_IND                                              0x1091413\n#define ixGPU_GARLIC_FLUSH_DONE_IND                                             0x1091414\n#define ixGARLIC_COHE_CP_RB0_WPTR_IND                                           0x1091415\n#define ixGARLIC_COHE_CP_RB1_WPTR_IND                                           0x1091416\n#define ixGARLIC_COHE_CP_RB2_WPTR_IND                                           0x1091417\n#define ixGARLIC_COHE_UVD_RBC_RB_WPTR_IND                                       0x1091418\n#define ixGARLIC_COHE_SDMA0_GFX_RB_WPTR_IND                                     0x1091419\n#define ixGARLIC_COHE_SDMA1_GFX_RB_WPTR_IND                                     0x109141a\n#define ixGARLIC_COHE_CP_DMA_ME_COMMAND_IND                                     0x109141b\n#define ixGARLIC_COHE_CP_DMA_PFP_COMMAND_IND                                    0x109141c\n#define ixGARLIC_COHE_SAM_SAB_RBI_WPTR_IND                                      0x109141d\n#define ixGARLIC_COHE_SAM_SAB_RBO_WPTR_IND                                      0x109141e\n#define ixGARLIC_COHE_VCE_OUT_RB_WPTR_IND                                       0x109141f\n#define ixGARLIC_COHE_VCE_RB_WPTR2_IND                                          0x1091420\n#define ixGARLIC_COHE_VCE_RB_WPTR_IND                                           0x1091421\n#define ixGARLIC_COHE_SDMA2_GFX_RB_WPTR_IND                                     0x1091422\n#define ixGARLIC_COHE_SDMA3_GFX_RB_WPTR_IND                                     0x1091423\n#define ixGARLIC_COHE_CP_DMA_PIO_COMMAND_IND                                    0x1091424\n#define ixGARLIC_COHE_GARLIC_FLUSH_REQ_IND                                      0x1091425\n#define ixREMAP_HDP_MEM_FLUSH_CNTL_IND                                          0x1091426\n#define ixREMAP_HDP_REG_FLUSH_CNTL_IND                                          0x1091427\n#define ixBIOS_SCRATCH_0_IND                                                    0x10905c9\n#define ixBIOS_SCRATCH_1_IND                                                    0x10905ca\n#define ixBIOS_SCRATCH_2_IND                                                    0x10905cb\n#define ixBIOS_SCRATCH_3_IND                                                    0x10905cc\n#define ixBIOS_SCRATCH_4_IND                                                    0x10905cd\n#define ixBIOS_SCRATCH_5_IND                                                    0x10905ce\n#define ixBIOS_SCRATCH_6_IND                                                    0x10905cf\n#define ixBIOS_SCRATCH_7_IND                                                    0x10905d0\n#define ixBIOS_SCRATCH_8_IND                                                    0x10905d1\n#define ixBIOS_SCRATCH_9_IND                                                    0x10905d2\n#define ixBIOS_SCRATCH_10_IND                                                   0x10905d3\n#define ixBIOS_SCRATCH_11_IND                                                   0x10905d4\n#define ixBIOS_SCRATCH_12_IND                                                   0x10905d5\n#define ixBIOS_SCRATCH_13_IND                                                   0x10905d6\n#define ixBIOS_SCRATCH_14_IND                                                   0x10905d7\n#define ixBIOS_SCRATCH_15_IND                                                   0x10905d8\n#define ixBIF_RB_CNTL_IND                                                       0x1091530\n#define ixBIF_RB_BASE_IND                                                       0x1091531\n#define ixBIF_RB_RPTR_IND                                                       0x1091532\n#define ixBIF_RB_WPTR_IND                                                       0x1091533\n#define ixBIF_RB_WPTR_ADDR_HI_IND                                               0x1091534\n#define ixBIF_RB_WPTR_ADDR_LO_IND                                               0x1091535\n#define mmNB_GBIF_INDEX                                                         0x34\n#define mmNB_GBIF_DATA                                                          0x35\n#define mmPCIE_INDEX                                                            0xe\n#define mmPCIE_DATA                                                             0xf\n#define mmPCIE_INDEX_2                                                          0xc\n#define mmPCIE_DATA_2                                                           0xd\n#define ixPCIE_RESERVED                                                         0x1400000\n#define ixPCIE_SCRATCH                                                          0x1400001\n#define ixPCIE_HW_DEBUG                                                         0x1400002\n#define ixPCIE_RX_NUM_NAK                                                       0x140000e\n#define ixPCIE_RX_NUM_NAK_GENERATED                                             0x140000f\n#define ixPCIE_CNTL                                                             0x1400010\n#define ixPCIE_CONFIG_CNTL                                                      0x1400011\n#define ixPCIE_DEBUG_CNTL                                                       0x1400012\n#define ixPCIE_INT_CNTL                                                         0x140001a\n#define ixPCIE_INT_STATUS                                                       0x140001b\n#define ixPCIE_CNTL2                                                            0x140001c\n#define ixPCIE_RX_CNTL2                                                         0x140001d\n#define ixPCIE_TX_F0_ATTR_CNTL                                                  0x140001e\n#define ixPCIE_TX_F1_F2_ATTR_CNTL                                               0x140001f\n#define ixPCIE_CI_CNTL                                                          0x1400020\n#define ixPCIE_BUS_CNTL                                                         0x1400021\n#define ixPCIE_LC_STATE6                                                        0x1400022\n#define ixPCIE_LC_STATE7                                                        0x1400023\n#define ixPCIE_LC_STATE8                                                        0x1400024\n#define ixPCIE_LC_STATE9                                                        0x1400025\n#define ixPCIE_LC_STATE10                                                       0x1400026\n#define ixPCIE_LC_STATE11                                                       0x1400027\n#define ixPCIE_LC_STATUS1                                                       0x1400028\n#define ixPCIE_LC_STATUS2                                                       0x1400029\n#define ixPCIE_WPR_CNTL                                                         0x1400030\n#define ixPCIE_RX_LAST_TLP0                                                     0x1400031\n#define ixPCIE_RX_LAST_TLP1                                                     0x1400032\n#define ixPCIE_RX_LAST_TLP2                                                     0x1400033\n#define ixPCIE_RX_LAST_TLP3                                                     0x1400034\n#define ixPCIE_TX_LAST_TLP0                                                     0x1400035\n#define ixPCIE_TX_LAST_TLP1                                                     0x1400036\n#define ixPCIE_TX_LAST_TLP2                                                     0x1400037\n#define ixPCIE_TX_LAST_TLP3                                                     0x1400038\n#define ixPCIE_I2C_REG_ADDR_EXPAND                                              0x140003a\n#define ixPCIE_I2C_REG_DATA                                                     0x140003b\n#define ixPCIE_CFG_CNTL                                                         0x140003c\n#define ixPCIE_P_CNTL                                                           0x1400040\n#define ixPCIE_P_BUF_STATUS                                                     0x1400041\n#define ixPCIE_P_DECODER_STATUS                                                 0x1400042\n#define ixPCIE_P_MISC_STATUS                                                    0x1400043\n#define ixPCIE_P_RCV_L0S_FTS_DET                                                0x1400050\n#define ixPCIE_OBFF_CNTL                                                        0x1400061\n#define ixPCIE_TX_LTR_CNTL                                                      0x1400060\n#define ixPCIE_PERF_COUNT_CNTL                                                  0x1400080\n#define ixPCIE_PERF_CNTL_TXCLK                                                  0x1400081\n#define ixPCIE_PERF_COUNT0_TXCLK                                                0x1400082\n#define ixPCIE_PERF_COUNT1_TXCLK                                                0x1400083\n#define ixPCIE_PERF_CNTL_MST_R_CLK                                              0x1400084\n#define ixPCIE_PERF_COUNT0_MST_R_CLK                                            0x1400085\n#define ixPCIE_PERF_COUNT1_MST_R_CLK                                            0x1400086\n#define ixPCIE_PERF_CNTL_MST_C_CLK                                              0x1400087\n#define ixPCIE_PERF_COUNT0_MST_C_CLK                                            0x1400088\n#define ixPCIE_PERF_COUNT1_MST_C_CLK                                            0x1400089\n#define ixPCIE_PERF_CNTL_SLV_R_CLK                                              0x140008a\n#define ixPCIE_PERF_COUNT0_SLV_R_CLK                                            0x140008b\n#define ixPCIE_PERF_COUNT1_SLV_R_CLK                                            0x140008c\n#define ixPCIE_PERF_CNTL_SLV_S_C_CLK                                            0x140008d\n#define ixPCIE_PERF_COUNT0_SLV_S_C_CLK                                          0x140008e\n#define ixPCIE_PERF_COUNT1_SLV_S_C_CLK                                          0x140008f\n#define ixPCIE_PERF_CNTL_SLV_NS_C_CLK                                           0x1400090\n#define ixPCIE_PERF_COUNT0_SLV_NS_C_CLK                                         0x1400091\n#define ixPCIE_PERF_COUNT1_SLV_NS_C_CLK                                         0x1400092\n#define ixPCIE_PERF_CNTL_EVENT0_PORT_SEL                                        0x1400093\n#define ixPCIE_PERF_CNTL_EVENT1_PORT_SEL                                        0x1400094\n#define ixPCIE_PERF_CNTL_TXCLK2                                                 0x1400095\n#define ixPCIE_PERF_COUNT0_TXCLK2                                               0x1400096\n#define ixPCIE_PERF_COUNT1_TXCLK2                                               0x1400097\n#define ixPCIE_STRAP_F0                                                         0x14000b0\n#define ixPCIE_STRAP_F1                                                         0x14000b1\n#define ixPCIE_STRAP_F2                                                         0x14000b2\n#define ixPCIE_STRAP_F3                                                         0x14000b3\n#define ixPCIE_STRAP_F4                                                         0x14000b4\n#define ixPCIE_STRAP_F5                                                         0x14000b5\n#define ixPCIE_STRAP_F6                                                         0x14000b6\n#define ixPCIE_STRAP_F7                                                         0x14000b7\n#define ixPCIE_STRAP_MISC                                                       0x14000c0\n#define ixPCIE_STRAP_MISC2                                                      0x14000c1\n#define ixPCIE_STRAP_PI                                                         0x14000c2\n#define ixPCIE_STRAP_I2C_BD                                                     0x14000c4\n#define ixPCIE_PRBS_CLR                                                         0x14000c8\n#define ixPCIE_PRBS_STATUS1                                                     0x14000c9\n#define ixPCIE_PRBS_STATUS2                                                     0x14000ca\n#define ixPCIE_PRBS_FREERUN                                                     0x14000cb\n#define ixPCIE_PRBS_MISC                                                        0x14000cc\n#define ixPCIE_PRBS_USER_PATTERN                                                0x14000cd\n#define ixPCIE_PRBS_LO_BITCNT                                                   0x14000ce\n#define ixPCIE_PRBS_HI_BITCNT                                                   0x14000cf\n#define ixPCIE_PRBS_ERRCNT_0                                                    0x14000d0\n#define ixPCIE_PRBS_ERRCNT_1                                                    0x14000d1\n#define ixPCIE_PRBS_ERRCNT_2                                                    0x14000d2\n#define ixPCIE_PRBS_ERRCNT_3                                                    0x14000d3\n#define ixPCIE_PRBS_ERRCNT_4                                                    0x14000d4\n#define ixPCIE_PRBS_ERRCNT_5                                                    0x14000d5\n#define ixPCIE_PRBS_ERRCNT_6                                                    0x14000d6\n#define ixPCIE_PRBS_ERRCNT_7                                                    0x14000d7\n#define ixPCIE_PRBS_ERRCNT_8                                                    0x14000d8\n#define ixPCIE_PRBS_ERRCNT_9                                                    0x14000d9\n#define ixPCIE_PRBS_ERRCNT_10                                                   0x14000da\n#define ixPCIE_PRBS_ERRCNT_11                                                   0x14000db\n#define ixPCIE_PRBS_ERRCNT_12                                                   0x14000dc\n#define ixPCIE_PRBS_ERRCNT_13                                                   0x14000dd\n#define ixPCIE_PRBS_ERRCNT_14                                                   0x14000de\n#define ixPCIE_PRBS_ERRCNT_15                                                   0x14000df\n#define ixPCIE_F0_DPA_CAP                                                       0x14000e0\n#define ixPCIE_F0_DPA_LATENCY_INDICATOR                                         0x14000e4\n#define ixPCIE_F0_DPA_CNTL                                                      0x14000e5\n#define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                      0x14000e7\n#define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                      0x14000e8\n#define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                      0x14000e9\n#define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                      0x14000ea\n#define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                      0x14000eb\n#define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                      0x14000ec\n#define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                      0x14000ed\n#define ixPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                      0x14000ee\n#define ixPCIEP_RESERVED                                                        0x10010000\n#define ixPCIEP_SCRATCH                                                         0x10010001\n#define ixPCIEP_HW_DEBUG                                                        0x10010002\n#define ixPCIEP_PORT_CNTL                                                       0x10010010\n#define ixPCIE_TX_CNTL                                                          0x10010020\n#define ixPCIE_TX_REQUESTER_ID                                                  0x10010021\n#define ixPCIE_TX_VENDOR_SPECIFIC                                               0x10010022\n#define ixPCIE_TX_REQUEST_NUM_CNTL                                              0x10010023\n#define ixPCIE_TX_SEQ                                                           0x10010024\n#define ixPCIE_TX_REPLAY                                                        0x10010025\n#define ixPCIE_TX_ACK_LATENCY_LIMIT                                             0x10010026\n#define ixPCIE_TX_CREDITS_ADVT_P                                                0x10010030\n#define ixPCIE_TX_CREDITS_ADVT_NP                                               0x10010031\n#define ixPCIE_TX_CREDITS_ADVT_CPL                                              0x10010032\n#define ixPCIE_TX_CREDITS_INIT_P                                                0x10010033\n#define ixPCIE_TX_CREDITS_INIT_NP                                               0x10010034\n#define ixPCIE_TX_CREDITS_INIT_CPL                                              0x10010035\n#define ixPCIE_TX_CREDITS_STATUS                                                0x10010036\n#define ixPCIE_TX_CREDITS_FCU_THRESHOLD                                         0x10010037\n#define ixPCIE_P_PORT_LANE_STATUS                                               0x10010050\n#define ixPCIE_FC_P                                                             0x10010060\n#define ixPCIE_FC_NP                                                            0x10010061\n#define ixPCIE_FC_CPL                                                           0x10010062\n#define ixPCIE_ERR_CNTL                                                         0x1001006a\n#define ixPCIE_RX_CNTL                                                          0x10010070\n#define ixPCIE_RX_EXPECTED_SEQNUM                                               0x10010071\n#define ixPCIE_RX_VENDOR_SPECIFIC                                               0x10010072\n#define ixPCIE_RX_CNTL3                                                         0x10010074\n#define ixPCIE_RX_CREDITS_ALLOCATED_P                                           0x10010080\n#define ixPCIE_RX_CREDITS_ALLOCATED_NP                                          0x10010081\n#define ixPCIE_RX_CREDITS_ALLOCATED_CPL                                         0x10010082\n#define ixPCIE_LC_CNTL                                                          0x100100a0\n#define ixPCIE_LC_CNTL2                                                         0x100100b1\n#define ixPCIE_LC_CNTL3                                                         0x100100b5\n#define ixPCIE_LC_CNTL4                                                         0x100100b6\n#define ixPCIE_LC_CNTL5                                                         0x100100b7\n#define ixPCIE_LC_BW_CHANGE_CNTL                                                0x100100b2\n#define ixPCIE_LC_TRAINING_CNTL                                                 0x100100a1\n#define ixPCIE_LC_LINK_WIDTH_CNTL                                               0x100100a2\n#define ixPCIE_LC_N_FTS_CNTL                                                    0x100100a3\n#define ixPCIE_LC_SPEED_CNTL                                                    0x100100a4\n#define ixPCIE_LC_CDR_CNTL                                                      0x100100b3\n#define ixPCIE_LC_LANE_CNTL                                                     0x100100b4\n#define ixPCIE_LC_FORCE_COEFF                                                   0x100100b8\n#define ixPCIE_LC_BEST_EQ_SETTINGS                                              0x100100b9\n#define ixPCIE_LC_FORCE_EQ_REQ_COEFF                                            0x100100ba\n#define ixPCIE_LC_STATE0                                                        0x100100a5\n#define ixPCIE_LC_STATE1                                                        0x100100a6\n#define ixPCIE_LC_STATE2                                                        0x100100a7\n#define ixPCIE_LC_STATE3                                                        0x100100a8\n#define ixPCIE_LC_STATE4                                                        0x100100a9\n#define ixPCIE_LC_STATE5                                                        0x100100aa\n#define ixPCIEP_STRAP_LC                                                        0x100100c0\n#define ixPCIEP_STRAP_MISC                                                      0x100100c1\n#define ixPCIEP_BCH_ECC_CNTL                                                    0x100100d0\n#define mmBIF_RFE_SNOOP_REG                                                     0x27\n#define mmBIF_RFE_WARMRST_CNTL                                                  0x1459\n#define mmBIF_RFE_SOFTRST_CNTL                                                  0x1441\n#define mmBIF_RFE_CLIENT_SOFTRST_TRIGGER                                        0x1442\n#define mmBIF_RFE_MASTER_SOFTRST_TRIGGER                                        0x1443\n#define mmBIF_PWDN_COMMAND                                                      0x1444\n#define mmBIF_PWDN_STATUS                                                       0x1445\n#define mmBIF_RFE_MST_FBU_CMDSTATUS                                             0x1446\n#define mmBIF_RFE_MST_RWREG_RFEWGBIF_CMDSTATUS                                  0x1447\n#define mmBIF_RFE_MST_BX_CMDSTATUS                                              0x1448\n#define mmBIF_RFE_MST_TMOUT_STATUS                                              0x144b\n#define mmBIF_RFE_MMCFG_CNTL                                                    0x144c\n#define ixBIF_CLOCKS_BITS_IND                                                   0x1301489\n#define ixBIF_LNCNT_RESET_IND                                                   0x1301488\n#define ixLNCNT_CONTROL_IND                                                     0x1301487\n#define ixNEW_REFCLKB_TIMER_IND                                                 0x1301485\n#define ixNEW_REFCLKB_TIMER_1_IND                                               0x1301484\n#define ixBIF_CLK_PDWN_DELAY_TIMER_IND                                          0x1301483\n#define ixBIF_RESET_EN_IND                                                      0x1301482\n#define ixBIF_PIF_TXCLK_SWITCH_TIMER_IND                                        0x1301481\n#define ixBIF_BACO_MSIC_IND                                                     0x1301480\n#define ixBIF_RESET_CNTL_IND                                                    0x1301486\n#define ixBIF_RFE_CNTL_MISC_IND                                                 0x130148c\n#define ixBIF_MEM_PG_CNTL_IND                                                   0x130148a\n#define mmNB_GBIF_INDEX                                                         0x34\n#define mmNB_GBIF_DATA                                                          0x35\n#define mmBIF_CLOCKS_BITS                                                       0x1489\n#define mmBIF_LNCNT_RESET                                                       0x1488\n#define mmLNCNT_CONTROL                                                         0x1487\n#define mmNEW_REFCLKB_TIMER                                                     0x1485\n#define mmNEW_REFCLKB_TIMER_1                                                   0x1484\n#define mmBIF_CLK_PDWN_DELAY_TIMER                                              0x1483\n#define mmBIF_RESET_EN                                                          0x1482\n#define mmBIF_PIF_TXCLK_SWITCH_TIMER                                            0x1481\n#define mmBIF_BACO_MSIC                                                         0x1480\n#define mmBIF_RESET_CNTL                                                        0x1486\n#define mmBIF_RFE_CNTL_MISC                                                     0x148c\n#define mmBIF_MEM_PG_CNTL                                                       0x148a\n#define mmC_PCIE_P_INDEX                                                        0x38\n#define mmC_PCIE_P_DATA                                                         0x39\n#define ixD2F1_PCIE_PORT_INDEX                                                  0x2000038\n#define ixD2F1_PCIE_PORT_DATA                                                   0x2000039\n#define ixD2F1_PCIEP_RESERVED                                                   0x0\n#define ixD2F1_PCIEP_SCRATCH                                                    0x1\n#define ixD2F1_PCIEP_HW_DEBUG                                                   0x2\n#define ixD2F1_PCIEP_PORT_CNTL                                                  0x10\n#define ixD2F1_PCIE_TX_CNTL                                                     0x20\n#define ixD2F1_PCIE_TX_REQUESTER_ID                                             0x21\n#define ixD2F1_PCIE_TX_VENDOR_SPECIFIC                                          0x22\n#define ixD2F1_PCIE_TX_REQUEST_NUM_CNTL                                         0x23\n#define ixD2F1_PCIE_TX_SEQ                                                      0x24\n#define ixD2F1_PCIE_TX_REPLAY                                                   0x25\n#define ixD2F1_PCIE_TX_ACK_LATENCY_LIMIT                                        0x26\n#define ixD2F1_PCIE_TX_CREDITS_ADVT_P                                           0x30\n#define ixD2F1_PCIE_TX_CREDITS_ADVT_NP                                          0x31\n#define ixD2F1_PCIE_TX_CREDITS_ADVT_CPL                                         0x32\n#define ixD2F1_PCIE_TX_CREDITS_INIT_P                                           0x33\n#define ixD2F1_PCIE_TX_CREDITS_INIT_NP                                          0x34\n#define ixD2F1_PCIE_TX_CREDITS_INIT_CPL                                         0x35\n#define ixD2F1_PCIE_TX_CREDITS_STATUS                                           0x36\n#define ixD2F1_PCIE_TX_CREDITS_FCU_THRESHOLD                                    0x37\n#define ixD2F1_PCIE_P_PORT_LANE_STATUS                                          0x50\n#define ixD2F1_PCIE_FC_P                                                        0x60\n#define ixD2F1_PCIE_FC_NP                                                       0x61\n#define ixD2F1_PCIE_FC_CPL                                                      0x62\n#define ixD2F1_PCIE_ERR_CNTL                                                    0x6a\n#define ixD2F1_PCIE_RX_CNTL                                                     0x70\n#define ixD2F1_PCIE_RX_EXPECTED_SEQNUM                                          0x71\n#define ixD2F1_PCIE_RX_VENDOR_SPECIFIC                                          0x72\n#define ixD2F1_PCIE_RX_CNTL3                                                    0x74\n#define ixD2F1_PCIE_RX_CREDITS_ALLOCATED_P                                      0x80\n#define ixD2F1_PCIE_RX_CREDITS_ALLOCATED_NP                                     0x81\n#define ixD2F1_PCIE_RX_CREDITS_ALLOCATED_CPL                                    0x82\n#define ixD2F1_PCIEP_ERROR_INJECT_PHYSICAL                                      0x83\n#define ixD2F1_PCIEP_ERROR_INJECT_TRANSACTION                                   0x84\n#define ixD2F1_PCIE_LC_CNTL                                                     0xa0\n#define ixD2F1_PCIE_LC_CNTL2                                                    0xb1\n#define ixD2F1_PCIE_LC_CNTL3                                                    0xb5\n#define ixD2F1_PCIE_LC_CNTL4                                                    0xb6\n#define ixD2F1_PCIE_LC_CNTL5                                                    0xb7\n#define ixD2F1_PCIE_LC_CNTL6                                                    0xbb\n#define ixD2F1_PCIE_LC_BW_CHANGE_CNTL                                           0xb2\n#define ixD2F1_PCIE_LC_TRAINING_CNTL                                            0xa1\n#define ixD2F1_PCIE_LC_LINK_WIDTH_CNTL                                          0xa2\n#define ixD2F1_PCIE_LC_N_FTS_CNTL                                               0xa3\n#define ixD2F1_PCIE_LC_SPEED_CNTL                                               0xa4\n#define ixD2F1_PCIE_LC_CDR_CNTL                                                 0xb3\n#define ixD2F1_PCIE_LC_LANE_CNTL                                                0xb4\n#define ixD2F1_PCIE_LC_FORCE_COEFF                                              0xb8\n#define ixD2F1_PCIE_LC_BEST_EQ_SETTINGS                                         0xb9\n#define ixD2F1_PCIE_LC_FORCE_EQ_REQ_COEFF                                       0xba\n#define ixD2F1_PCIE_LC_STATE0                                                   0xa5\n#define ixD2F1_PCIE_LC_STATE1                                                   0xa6\n#define ixD2F1_PCIE_LC_STATE2                                                   0xa7\n#define ixD2F1_PCIE_LC_STATE3                                                   0xa8\n#define ixD2F1_PCIE_LC_STATE4                                                   0xa9\n#define ixD2F1_PCIE_LC_STATE5                                                   0xaa\n#define ixD2F1_PCIEP_STRAP_LC                                                   0xc0\n#define ixD2F1_PCIEP_STRAP_MISC                                                 0xc1\n#define ixD2F1_PCIEP_BCH_ECC_CNTL                                               0xd0\n#define ixD2F1_PCIEP_HPGI_PRIVATE                                               0xd2\n#define ixD2F1_PCIEP_HPGI                                                       0xda\n#define ixD2F1_VENDOR_ID                                                        0x2000000\n#define ixD2F1_DEVICE_ID                                                        0x2000000\n#define ixD2F1_COMMAND                                                          0x2000001\n#define ixD2F1_STATUS                                                           0x2000001\n#define ixD2F1_REVISION_ID                                                      0x2000002\n#define ixD2F1_PROG_INTERFACE                                                   0x2000002\n#define ixD2F1_SUB_CLASS                                                        0x2000002\n#define ixD2F1_BASE_CLASS                                                       0x2000002\n#define ixD2F1_CACHE_LINE                                                       0x2000003\n#define ixD2F1_LATENCY                                                          0x2000003\n#define ixD2F1_HEADER                                                           0x2000003\n#define ixD2F1_BIST                                                             0x2000003\n#define ixD2F1_SUB_BUS_NUMBER_LATENCY                                           0x2000006\n#define ixD2F1_IO_BASE_LIMIT                                                    0x2000007\n#define ixD2F1_SECONDARY_STATUS                                                 0x2000007\n#define ixD2F1_MEM_BASE_LIMIT                                                   0x2000008\n#define ixD2F1_PREF_BASE_LIMIT                                                  0x2000009\n#define ixD2F1_PREF_BASE_UPPER                                                  0x200000a\n#define ixD2F1_PREF_LIMIT_UPPER                                                 0x200000b\n#define ixD2F1_IO_BASE_LIMIT_HI                                                 0x200000c\n#define ixD2F1_IRQ_BRIDGE_CNTL                                                  0x200000f\n#define ixD2F1_CAP_PTR                                                          0x200000d\n#define ixD2F1_INTERRUPT_LINE                                                   0x200000f\n#define ixD2F1_INTERRUPT_PIN                                                    0x200000f\n#define ixD2F1_EXT_BRIDGE_CNTL                                                  0x2000010\n#define ixD2F1_PMI_CAP_LIST                                                     0x2000014\n#define ixD2F1_PMI_CAP                                                          0x2000014\n#define ixD2F1_PMI_STATUS_CNTL                                                  0x2000015\n#define ixD2F1_PCIE_CAP_LIST                                                    0x2000016\n#define ixD2F1_PCIE_CAP                                                         0x2000016\n#define ixD2F1_DEVICE_CAP                                                       0x2000017\n#define ixD2F1_DEVICE_CNTL                                                      0x2000018\n#define ixD2F1_DEVICE_STATUS                                                    0x2000018\n#define ixD2F1_LINK_CAP                                                         0x2000019\n#define ixD2F1_LINK_CNTL                                                        0x200001a\n#define ixD2F1_LINK_STATUS                                                      0x200001a\n#define ixD2F1_SLOT_CAP                                                         0x200001b\n#define ixD2F1_SLOT_CNTL                                                        0x200001c\n#define ixD2F1_SLOT_STATUS                                                      0x200001c\n#define ixD2F1_ROOT_CNTL                                                        0x200001d\n#define ixD2F1_ROOT_CAP                                                         0x200001d\n#define ixD2F1_ROOT_STATUS                                                      0x200001e\n#define ixD2F1_DEVICE_CAP2                                                      0x200001f\n#define ixD2F1_DEVICE_CNTL2                                                     0x2000020\n#define ixD2F1_DEVICE_STATUS2                                                   0x2000020\n#define ixD2F1_LINK_CAP2                                                        0x2000021\n#define ixD2F1_LINK_CNTL2                                                       0x2000022\n#define ixD2F1_LINK_STATUS2                                                     0x2000022\n#define ixD2F1_SLOT_CAP2                                                        0x2000023\n#define ixD2F1_SLOT_CNTL2                                                       0x2000024\n#define ixD2F1_SLOT_STATUS2                                                     0x2000024\n#define ixD2F1_MSI_CAP_LIST                                                     0x2000028\n#define ixD2F1_MSI_MSG_CNTL                                                     0x2000028\n#define ixD2F1_MSI_MSG_ADDR_LO                                                  0x2000029\n#define ixD2F1_MSI_MSG_ADDR_HI                                                  0x200002a\n#define ixD2F1_MSI_MSG_DATA_64                                                  0x200002b\n#define ixD2F1_MSI_MSG_DATA                                                     0x200002a\n#define ixD2F1_SSID_CAP_LIST                                                    0x2000030\n#define ixD2F1_SSID_CAP                                                         0x2000031\n#define ixD2F1_MSI_MAP_CAP_LIST                                                 0x2000032\n#define ixD2F1_MSI_MAP_CAP                                                      0x2000032\n#define ixD2F1_MSI_MAP_ADDR_LO                                                  0x2000033\n#define ixD2F1_MSI_MAP_ADDR_HI                                                  0x2000034\n#define ixD2F1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                0x2000040\n#define ixD2F1_PCIE_VENDOR_SPECIFIC_HDR                                         0x2000041\n#define ixD2F1_PCIE_VENDOR_SPECIFIC1                                            0x2000042\n#define ixD2F1_PCIE_VENDOR_SPECIFIC2                                            0x2000043\n#define ixD2F1_PCIE_VC_ENH_CAP_LIST                                             0x2000044\n#define ixD2F1_PCIE_PORT_VC_CAP_REG1                                            0x2000045\n#define ixD2F1_PCIE_PORT_VC_CAP_REG2                                            0x2000046\n#define ixD2F1_PCIE_PORT_VC_CNTL                                                0x2000047\n#define ixD2F1_PCIE_PORT_VC_STATUS                                              0x2000047\n#define ixD2F1_PCIE_VC0_RESOURCE_CAP                                            0x2000048\n#define ixD2F1_PCIE_VC0_RESOURCE_CNTL                                           0x2000049\n#define ixD2F1_PCIE_VC0_RESOURCE_STATUS                                         0x200004a\n#define ixD2F1_PCIE_VC1_RESOURCE_CAP                                            0x200004b\n#define ixD2F1_PCIE_VC1_RESOURCE_CNTL                                           0x200004c\n#define ixD2F1_PCIE_VC1_RESOURCE_STATUS                                         0x200004d\n#define ixD2F1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                 0x2000050\n#define ixD2F1_PCIE_DEV_SERIAL_NUM_DW1                                          0x2000051\n#define ixD2F1_PCIE_DEV_SERIAL_NUM_DW2                                          0x2000052\n#define ixD2F1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                    0x2000054\n#define ixD2F1_PCIE_UNCORR_ERR_STATUS                                           0x2000055\n#define ixD2F1_PCIE_UNCORR_ERR_MASK                                             0x2000056\n#define ixD2F1_PCIE_UNCORR_ERR_SEVERITY                                         0x2000057\n#define ixD2F1_PCIE_CORR_ERR_STATUS                                             0x2000058\n#define ixD2F1_PCIE_CORR_ERR_MASK                                               0x2000059\n#define ixD2F1_PCIE_ADV_ERR_CAP_CNTL                                            0x200005a\n#define ixD2F1_PCIE_HDR_LOG0                                                    0x200005b\n#define ixD2F1_PCIE_HDR_LOG1                                                    0x200005c\n#define ixD2F1_PCIE_HDR_LOG2                                                    0x200005d\n#define ixD2F1_PCIE_HDR_LOG3                                                    0x200005e\n#define ixD2F1_PCIE_ROOT_ERR_CMD                                                0x200005f\n#define ixD2F1_PCIE_ROOT_ERR_STATUS                                             0x2000060\n#define ixD2F1_PCIE_ERR_SRC_ID                                                  0x2000061\n#define ixD2F1_PCIE_TLP_PREFIX_LOG0                                             0x2000062\n#define ixD2F1_PCIE_TLP_PREFIX_LOG1                                             0x2000063\n#define ixD2F1_PCIE_TLP_PREFIX_LOG2                                             0x2000064\n#define ixD2F1_PCIE_TLP_PREFIX_LOG3                                             0x2000065\n#define ixD2F1_PCIE_SECONDARY_ENH_CAP_LIST                                      0x200009c\n#define ixD2F1_PCIE_LINK_CNTL3                                                  0x200009d\n#define ixD2F1_PCIE_LANE_ERROR_STATUS                                           0x200009e\n#define ixD2F1_PCIE_LANE_0_EQUALIZATION_CNTL                                    0x200009f\n#define ixD2F1_PCIE_LANE_1_EQUALIZATION_CNTL                                    0x200009f\n#define ixD2F1_PCIE_LANE_2_EQUALIZATION_CNTL                                    0x20000a0\n#define ixD2F1_PCIE_LANE_3_EQUALIZATION_CNTL                                    0x20000a0\n#define ixD2F1_PCIE_LANE_4_EQUALIZATION_CNTL                                    0x20000a1\n#define ixD2F1_PCIE_LANE_5_EQUALIZATION_CNTL                                    0x20000a1\n#define ixD2F1_PCIE_LANE_6_EQUALIZATION_CNTL                                    0x20000a2\n#define ixD2F1_PCIE_LANE_7_EQUALIZATION_CNTL                                    0x20000a2\n#define ixD2F1_PCIE_LANE_8_EQUALIZATION_CNTL                                    0x20000a3\n#define ixD2F1_PCIE_LANE_9_EQUALIZATION_CNTL                                    0x20000a3\n#define ixD2F1_PCIE_LANE_10_EQUALIZATION_CNTL                                   0x20000a4\n#define ixD2F1_PCIE_LANE_11_EQUALIZATION_CNTL                                   0x20000a4\n#define ixD2F1_PCIE_LANE_12_EQUALIZATION_CNTL                                   0x20000a5\n#define ixD2F1_PCIE_LANE_13_EQUALIZATION_CNTL                                   0x20000a5\n#define ixD2F1_PCIE_LANE_14_EQUALIZATION_CNTL                                   0x20000a6\n#define ixD2F1_PCIE_LANE_15_EQUALIZATION_CNTL                                   0x20000a6\n#define ixD2F1_PCIE_ACS_ENH_CAP_LIST                                            0x20000a8\n#define ixD2F1_PCIE_ACS_CAP                                                     0x20000a9\n#define ixD2F1_PCIE_ACS_CNTL                                                    0x20000a9\n#define ixD2F1_PCIE_MC_ENH_CAP_LIST                                             0x20000bc\n#define ixD2F1_PCIE_MC_CAP                                                      0x20000bd\n#define ixD2F1_PCIE_MC_CNTL                                                     0x20000bd\n#define ixD2F1_PCIE_MC_ADDR0                                                    0x20000be\n#define ixD2F1_PCIE_MC_ADDR1                                                    0x20000bf\n#define ixD2F1_PCIE_MC_RCV0                                                     0x20000c0\n#define ixD2F1_PCIE_MC_RCV1                                                     0x20000c1\n#define ixD2F1_PCIE_MC_BLOCK_ALL0                                               0x20000c2\n#define ixD2F1_PCIE_MC_BLOCK_ALL1                                               0x20000c3\n#define ixD2F1_PCIE_MC_BLOCK_UNTRANSLATED_0                                     0x20000c4\n#define ixD2F1_PCIE_MC_BLOCK_UNTRANSLATED_1                                     0x20000c5\n#define ixD2F1_PCIE_MC_OVERLAY_BAR0                                             0x20000c6\n#define ixD2F1_PCIE_MC_OVERLAY_BAR1                                             0x20000c7\n#define ixD2F2_PCIE_PORT_INDEX                                                  0x3000038\n#define ixD2F2_PCIE_PORT_DATA                                                   0x3000039\n#define ixD2F2_PCIEP_RESERVED                                                   0x0\n#define ixD2F2_PCIEP_SCRATCH                                                    0x1\n#define ixD2F2_PCIEP_HW_DEBUG                                                   0x2\n#define ixD2F2_PCIEP_PORT_CNTL                                                  0x10\n#define ixD2F2_PCIE_TX_CNTL                                                     0x20\n#define ixD2F2_PCIE_TX_REQUESTER_ID                                             0x21\n#define ixD2F2_PCIE_TX_VENDOR_SPECIFIC                                          0x22\n#define ixD2F2_PCIE_TX_REQUEST_NUM_CNTL                                         0x23\n#define ixD2F2_PCIE_TX_SEQ                                                      0x24\n#define ixD2F2_PCIE_TX_REPLAY                                                   0x25\n#define ixD2F2_PCIE_TX_ACK_LATENCY_LIMIT                                        0x26\n#define ixD2F2_PCIE_TX_CREDITS_ADVT_P                                           0x30\n#define ixD2F2_PCIE_TX_CREDITS_ADVT_NP                                          0x31\n#define ixD2F2_PCIE_TX_CREDITS_ADVT_CPL                                         0x32\n#define ixD2F2_PCIE_TX_CREDITS_INIT_P                                           0x33\n#define ixD2F2_PCIE_TX_CREDITS_INIT_NP                                          0x34\n#define ixD2F2_PCIE_TX_CREDITS_INIT_CPL                                         0x35\n#define ixD2F2_PCIE_TX_CREDITS_STATUS                                           0x36\n#define ixD2F2_PCIE_TX_CREDITS_FCU_THRESHOLD                                    0x37\n#define ixD2F2_PCIE_P_PORT_LANE_STATUS                                          0x50\n#define ixD2F2_PCIE_FC_P                                                        0x60\n#define ixD2F2_PCIE_FC_NP                                                       0x61\n#define ixD2F2_PCIE_FC_CPL                                                      0x62\n#define ixD2F2_PCIE_ERR_CNTL                                                    0x6a\n#define ixD2F2_PCIE_RX_CNTL                                                     0x70\n#define ixD2F2_PCIE_RX_EXPECTED_SEQNUM                                          0x71\n#define ixD2F2_PCIE_RX_VENDOR_SPECIFIC                                          0x72\n#define ixD2F2_PCIE_RX_CNTL3                                                    0x74\n#define ixD2F2_PCIE_RX_CREDITS_ALLOCATED_P                                      0x80\n#define ixD2F2_PCIE_RX_CREDITS_ALLOCATED_NP                                     0x81\n#define ixD2F2_PCIE_RX_CREDITS_ALLOCATED_CPL                                    0x82\n#define ixD2F2_PCIEP_ERROR_INJECT_PHYSICAL                                      0x83\n#define ixD2F2_PCIEP_ERROR_INJECT_TRANSACTION                                   0x84\n#define ixD2F2_PCIE_LC_CNTL                                                     0xa0\n#define ixD2F2_PCIE_LC_CNTL2                                                    0xb1\n#define ixD2F2_PCIE_LC_CNTL3                                                    0xb5\n#define ixD2F2_PCIE_LC_CNTL4                                                    0xb6\n#define ixD2F2_PCIE_LC_CNTL5                                                    0xb7\n#define ixD2F2_PCIE_LC_CNTL6                                                    0xbb\n#define ixD2F2_PCIE_LC_BW_CHANGE_CNTL                                           0xb2\n#define ixD2F2_PCIE_LC_TRAINING_CNTL                                            0xa1\n#define ixD2F2_PCIE_LC_LINK_WIDTH_CNTL                                          0xa2\n#define ixD2F2_PCIE_LC_N_FTS_CNTL                                               0xa3\n#define ixD2F2_PCIE_LC_SPEED_CNTL                                               0xa4\n#define ixD2F2_PCIE_LC_CDR_CNTL                                                 0xb3\n#define ixD2F2_PCIE_LC_LANE_CNTL                                                0xb4\n#define ixD2F2_PCIE_LC_FORCE_COEFF                                              0xb8\n#define ixD2F2_PCIE_LC_BEST_EQ_SETTINGS                                         0xb9\n#define ixD2F2_PCIE_LC_FORCE_EQ_REQ_COEFF                                       0xba\n#define ixD2F2_PCIE_LC_STATE0                                                   0xa5\n#define ixD2F2_PCIE_LC_STATE1                                                   0xa6\n#define ixD2F2_PCIE_LC_STATE2                                                   0xa7\n#define ixD2F2_PCIE_LC_STATE3                                                   0xa8\n#define ixD2F2_PCIE_LC_STATE4                                                   0xa9\n#define ixD2F2_PCIE_LC_STATE5                                                   0xaa\n#define ixD2F2_PCIEP_STRAP_LC                                                   0xc0\n#define ixD2F2_PCIEP_STRAP_MISC                                                 0xc1\n#define ixD2F2_PCIEP_BCH_ECC_CNTL                                               0xd0\n#define ixD2F2_PCIEP_HPGI_PRIVATE                                               0xd2\n#define ixD2F2_PCIEP_HPGI                                                       0xda\n#define ixD2F2_VENDOR_ID                                                        0x3000000\n#define ixD2F2_DEVICE_ID                                                        0x3000000\n#define ixD2F2_COMMAND                                                          0x3000001\n#define ixD2F2_STATUS                                                           0x3000001\n#define ixD2F2_REVISION_ID                                                      0x3000002\n#define ixD2F2_PROG_INTERFACE                                                   0x3000002\n#define ixD2F2_SUB_CLASS                                                        0x3000002\n#define ixD2F2_BASE_CLASS                                                       0x3000002\n#define ixD2F2_CACHE_LINE                                                       0x3000003\n#define ixD2F2_LATENCY                                                          0x3000003\n#define ixD2F2_HEADER                                                           0x3000003\n#define ixD2F2_BIST                                                             0x3000003\n#define ixD2F2_SUB_BUS_NUMBER_LATENCY                                           0x3000006\n#define ixD2F2_IO_BASE_LIMIT                                                    0x3000007\n#define ixD2F2_SECONDARY_STATUS                                                 0x3000007\n#define ixD2F2_MEM_BASE_LIMIT                                                   0x3000008\n#define ixD2F2_PREF_BASE_LIMIT                                                  0x3000009\n#define ixD2F2_PREF_BASE_UPPER                                                  0x300000a\n#define ixD2F2_PREF_LIMIT_UPPER                                                 0x300000b\n#define ixD2F2_IO_BASE_LIMIT_HI                                                 0x300000c\n#define ixD2F2_IRQ_BRIDGE_CNTL                                                  0x300000f\n#define ixD2F2_CAP_PTR                                                          0x300000d\n#define ixD2F2_INTERRUPT_LINE                                                   0x300000f\n#define ixD2F2_INTERRUPT_PIN                                                    0x300000f\n#define ixD2F2_EXT_BRIDGE_CNTL                                                  0x3000010\n#define ixD2F2_PMI_CAP_LIST                                                     0x3000014\n#define ixD2F2_PMI_CAP                                                          0x3000014\n#define ixD2F2_PMI_STATUS_CNTL                                                  0x3000015\n#define ixD2F2_PCIE_CAP_LIST                                                    0x3000016\n#define ixD2F2_PCIE_CAP                                                         0x3000016\n#define ixD2F2_DEVICE_CAP                                                       0x3000017\n#define ixD2F2_DEVICE_CNTL                                                      0x3000018\n#define ixD2F2_DEVICE_STATUS                                                    0x3000018\n#define ixD2F2_LINK_CAP                                                         0x3000019\n#define ixD2F2_LINK_CNTL                                                        0x300001a\n#define ixD2F2_LINK_STATUS                                                      0x300001a\n#define ixD2F2_SLOT_CAP                                                         0x300001b\n#define ixD2F2_SLOT_CNTL                                                        0x300001c\n#define ixD2F2_SLOT_STATUS                                                      0x300001c\n#define ixD2F2_ROOT_CNTL                                                        0x300001d\n#define ixD2F2_ROOT_CAP                                                         0x300001d\n#define ixD2F2_ROOT_STATUS                                                      0x300001e\n#define ixD2F2_DEVICE_CAP2                                                      0x300001f\n#define ixD2F2_DEVICE_CNTL2                                                     0x3000020\n#define ixD2F2_DEVICE_STATUS2                                                   0x3000020\n#define ixD2F2_LINK_CAP2                                                        0x3000021\n#define ixD2F2_LINK_CNTL2                                                       0x3000022\n#define ixD2F2_LINK_STATUS2                                                     0x3000022\n#define ixD2F2_SLOT_CAP2                                                        0x3000023\n#define ixD2F2_SLOT_CNTL2                                                       0x3000024\n#define ixD2F2_SLOT_STATUS2                                                     0x3000024\n#define ixD2F2_MSI_CAP_LIST                                                     0x3000028\n#define ixD2F2_MSI_MSG_CNTL                                                     0x3000028\n#define ixD2F2_MSI_MSG_ADDR_LO                                                  0x3000029\n#define ixD2F2_MSI_MSG_ADDR_HI                                                  0x300002a\n#define ixD2F2_MSI_MSG_DATA_64                                                  0x300002b\n#define ixD2F2_MSI_MSG_DATA                                                     0x300002a\n#define ixD2F2_SSID_CAP_LIST                                                    0x3000030\n#define ixD2F2_SSID_CAP                                                         0x3000031\n#define ixD2F2_MSI_MAP_CAP_LIST                                                 0x3000032\n#define ixD2F2_MSI_MAP_CAP                                                      0x3000032\n#define ixD2F2_MSI_MAP_ADDR_LO                                                  0x3000033\n#define ixD2F2_MSI_MAP_ADDR_HI                                                  0x3000034\n#define ixD2F2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                0x3000040\n#define ixD2F2_PCIE_VENDOR_SPECIFIC_HDR                                         0x3000041\n#define ixD2F2_PCIE_VENDOR_SPECIFIC1                                            0x3000042\n#define ixD2F2_PCIE_VENDOR_SPECIFIC2                                            0x3000043\n#define ixD2F2_PCIE_VC_ENH_CAP_LIST                                             0x3000044\n#define ixD2F2_PCIE_PORT_VC_CAP_REG1                                            0x3000045\n#define ixD2F2_PCIE_PORT_VC_CAP_REG2                                            0x3000046\n#define ixD2F2_PCIE_PORT_VC_CNTL                                                0x3000047\n#define ixD2F2_PCIE_PORT_VC_STATUS                                              0x3000047\n#define ixD2F2_PCIE_VC0_RESOURCE_CAP                                            0x3000048\n#define ixD2F2_PCIE_VC0_RESOURCE_CNTL                                           0x3000049\n#define ixD2F2_PCIE_VC0_RESOURCE_STATUS                                         0x300004a\n#define ixD2F2_PCIE_VC1_RESOURCE_CAP                                            0x300004b\n#define ixD2F2_PCIE_VC1_RESOURCE_CNTL                                           0x300004c\n#define ixD2F2_PCIE_VC1_RESOURCE_STATUS                                         0x300004d\n#define ixD2F2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                 0x3000050\n#define ixD2F2_PCIE_DEV_SERIAL_NUM_DW1                                          0x3000051\n#define ixD2F2_PCIE_DEV_SERIAL_NUM_DW2                                          0x3000052\n#define ixD2F2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                    0x3000054\n#define ixD2F2_PCIE_UNCORR_ERR_STATUS                                           0x3000055\n#define ixD2F2_PCIE_UNCORR_ERR_MASK                                             0x3000056\n#define ixD2F2_PCIE_UNCORR_ERR_SEVERITY                                         0x3000057\n#define ixD2F2_PCIE_CORR_ERR_STATUS                                             0x3000058\n#define ixD2F2_PCIE_CORR_ERR_MASK                                               0x3000059\n#define ixD2F2_PCIE_ADV_ERR_CAP_CNTL                                            0x300005a\n#define ixD2F2_PCIE_HDR_LOG0                                                    0x300005b\n#define ixD2F2_PCIE_HDR_LOG1                                                    0x300005c\n#define ixD2F2_PCIE_HDR_LOG2                                                    0x300005d\n#define ixD2F2_PCIE_HDR_LOG3                                                    0x300005e\n#define ixD2F2_PCIE_ROOT_ERR_CMD                                                0x300005f\n#define ixD2F2_PCIE_ROOT_ERR_STATUS                                             0x3000060\n#define ixD2F2_PCIE_ERR_SRC_ID                                                  0x3000061\n#define ixD2F2_PCIE_TLP_PREFIX_LOG0                                             0x3000062\n#define ixD2F2_PCIE_TLP_PREFIX_LOG1                                             0x3000063\n#define ixD2F2_PCIE_TLP_PREFIX_LOG2                                             0x3000064\n#define ixD2F2_PCIE_TLP_PREFIX_LOG3                                             0x3000065\n#define ixD2F2_PCIE_SECONDARY_ENH_CAP_LIST                                      0x300009c\n#define ixD2F2_PCIE_LINK_CNTL3                                                  0x300009d\n#define ixD2F2_PCIE_LANE_ERROR_STATUS                                           0x300009e\n#define ixD2F2_PCIE_LANE_0_EQUALIZATION_CNTL                                    0x300009f\n#define ixD2F2_PCIE_LANE_1_EQUALIZATION_CNTL                                    0x300009f\n#define ixD2F2_PCIE_LANE_2_EQUALIZATION_CNTL                                    0x30000a0\n#define ixD2F2_PCIE_LANE_3_EQUALIZATION_CNTL                                    0x30000a0\n#define ixD2F2_PCIE_LANE_4_EQUALIZATION_CNTL                                    0x30000a1\n#define ixD2F2_PCIE_LANE_5_EQUALIZATION_CNTL                                    0x30000a1\n#define ixD2F2_PCIE_LANE_6_EQUALIZATION_CNTL                                    0x30000a2\n#define ixD2F2_PCIE_LANE_7_EQUALIZATION_CNTL                                    0x30000a2\n#define ixD2F2_PCIE_LANE_8_EQUALIZATION_CNTL                                    0x30000a3\n#define ixD2F2_PCIE_LANE_9_EQUALIZATION_CNTL                                    0x30000a3\n#define ixD2F2_PCIE_LANE_10_EQUALIZATION_CNTL                                   0x30000a4\n#define ixD2F2_PCIE_LANE_11_EQUALIZATION_CNTL                                   0x30000a4\n#define ixD2F2_PCIE_LANE_12_EQUALIZATION_CNTL                                   0x30000a5\n#define ixD2F2_PCIE_LANE_13_EQUALIZATION_CNTL                                   0x30000a5\n#define ixD2F2_PCIE_LANE_14_EQUALIZATION_CNTL                                   0x30000a6\n#define ixD2F2_PCIE_LANE_15_EQUALIZATION_CNTL                                   0x30000a6\n#define ixD2F2_PCIE_ACS_ENH_CAP_LIST                                            0x30000a8\n#define ixD2F2_PCIE_ACS_CAP                                                     0x30000a9\n#define ixD2F2_PCIE_ACS_CNTL                                                    0x30000a9\n#define ixD2F2_PCIE_MC_ENH_CAP_LIST                                             0x30000bc\n#define ixD2F2_PCIE_MC_CAP                                                      0x30000bd\n#define ixD2F2_PCIE_MC_CNTL                                                     0x30000bd\n#define ixD2F2_PCIE_MC_ADDR0                                                    0x30000be\n#define ixD2F2_PCIE_MC_ADDR1                                                    0x30000bf\n#define ixD2F2_PCIE_MC_RCV0                                                     0x30000c0\n#define ixD2F2_PCIE_MC_RCV1                                                     0x30000c1\n#define ixD2F2_PCIE_MC_BLOCK_ALL0                                               0x30000c2\n#define ixD2F2_PCIE_MC_BLOCK_ALL1                                               0x30000c3\n#define ixD2F2_PCIE_MC_BLOCK_UNTRANSLATED_0                                     0x30000c4\n#define ixD2F2_PCIE_MC_BLOCK_UNTRANSLATED_1                                     0x30000c5\n#define ixD2F2_PCIE_MC_OVERLAY_BAR0                                             0x30000c6\n#define ixD2F2_PCIE_MC_OVERLAY_BAR1                                             0x30000c7\n#define ixD2F3_PCIE_PORT_INDEX                                                  0x4000038\n#define ixD2F3_PCIE_PORT_DATA                                                   0x4000039\n#define ixD2F3_PCIEP_RESERVED                                                   0x0\n#define ixD2F3_PCIEP_SCRATCH                                                    0x1\n#define ixD2F3_PCIEP_HW_DEBUG                                                   0x2\n#define ixD2F3_PCIEP_PORT_CNTL                                                  0x10\n#define ixD2F3_PCIE_TX_CNTL                                                     0x20\n#define ixD2F3_PCIE_TX_REQUESTER_ID                                             0x21\n#define ixD2F3_PCIE_TX_VENDOR_SPECIFIC                                          0x22\n#define ixD2F3_PCIE_TX_REQUEST_NUM_CNTL                                         0x23\n#define ixD2F3_PCIE_TX_SEQ                                                      0x24\n#define ixD2F3_PCIE_TX_REPLAY                                                   0x25\n#define ixD2F3_PCIE_TX_ACK_LATENCY_LIMIT                                        0x26\n#define ixD2F3_PCIE_TX_CREDITS_ADVT_P                                           0x30\n#define ixD2F3_PCIE_TX_CREDITS_ADVT_NP                                          0x31\n#define ixD2F3_PCIE_TX_CREDITS_ADVT_CPL                                         0x32\n#define ixD2F3_PCIE_TX_CREDITS_INIT_P                                           0x33\n#define ixD2F3_PCIE_TX_CREDITS_INIT_NP                                          0x34\n#define ixD2F3_PCIE_TX_CREDITS_INIT_CPL                                         0x35\n#define ixD2F3_PCIE_TX_CREDITS_STATUS                                           0x36\n#define ixD2F3_PCIE_TX_CREDITS_FCU_THRESHOLD                                    0x37\n#define ixD2F3_PCIE_P_PORT_LANE_STATUS                                          0x50\n#define ixD2F3_PCIE_FC_P                                                        0x60\n#define ixD2F3_PCIE_FC_NP                                                       0x61\n#define ixD2F3_PCIE_FC_CPL                                                      0x62\n#define ixD2F3_PCIE_ERR_CNTL                                                    0x6a\n#define ixD2F3_PCIE_RX_CNTL                                                     0x70\n#define ixD2F3_PCIE_RX_EXPECTED_SEQNUM                                          0x71\n#define ixD2F3_PCIE_RX_VENDOR_SPECIFIC                                          0x72\n#define ixD2F3_PCIE_RX_CNTL3                                                    0x74\n#define ixD2F3_PCIE_RX_CREDITS_ALLOCATED_P                                      0x80\n#define ixD2F3_PCIE_RX_CREDITS_ALLOCATED_NP                                     0x81\n#define ixD2F3_PCIE_RX_CREDITS_ALLOCATED_CPL                                    0x82\n#define ixD2F3_PCIEP_ERROR_INJECT_PHYSICAL                                      0x83\n#define ixD2F3_PCIEP_ERROR_INJECT_TRANSACTION                                   0x84\n#define ixD2F3_PCIE_LC_CNTL                                                     0xa0\n#define ixD2F3_PCIE_LC_CNTL2                                                    0xb1\n#define ixD2F3_PCIE_LC_CNTL3                                                    0xb5\n#define ixD2F3_PCIE_LC_CNTL4                                                    0xb6\n#define ixD2F3_PCIE_LC_CNTL5                                                    0xb7\n#define ixD2F3_PCIE_LC_CNTL6                                                    0xbb\n#define ixD2F3_PCIE_LC_BW_CHANGE_CNTL                                           0xb2\n#define ixD2F3_PCIE_LC_TRAINING_CNTL                                            0xa1\n#define ixD2F3_PCIE_LC_LINK_WIDTH_CNTL                                          0xa2\n#define ixD2F3_PCIE_LC_N_FTS_CNTL                                               0xa3\n#define ixD2F3_PCIE_LC_SPEED_CNTL                                               0xa4\n#define ixD2F3_PCIE_LC_CDR_CNTL                                                 0xb3\n#define ixD2F3_PCIE_LC_LANE_CNTL                                                0xb4\n#define ixD2F3_PCIE_LC_FORCE_COEFF                                              0xb8\n#define ixD2F3_PCIE_LC_BEST_EQ_SETTINGS                                         0xb9\n#define ixD2F3_PCIE_LC_FORCE_EQ_REQ_COEFF                                       0xba\n#define ixD2F3_PCIE_LC_STATE0                                                   0xa5\n#define ixD2F3_PCIE_LC_STATE1                                                   0xa6\n#define ixD2F3_PCIE_LC_STATE2                                                   0xa7\n#define ixD2F3_PCIE_LC_STATE3                                                   0xa8\n#define ixD2F3_PCIE_LC_STATE4                                                   0xa9\n#define ixD2F3_PCIE_LC_STATE5                                                   0xaa\n#define ixD2F3_PCIEP_STRAP_LC                                                   0xc0\n#define ixD2F3_PCIEP_STRAP_MISC                                                 0xc1\n#define ixD2F3_PCIEP_BCH_ECC_CNTL                                               0xd0\n#define ixD2F3_PCIEP_HPGI_PRIVATE                                               0xd2\n#define ixD2F3_PCIEP_HPGI                                                       0xda\n#define ixD2F3_VENDOR_ID                                                        0x4000000\n#define ixD2F3_DEVICE_ID                                                        0x4000000\n#define ixD2F3_COMMAND                                                          0x4000001\n#define ixD2F3_STATUS                                                           0x4000001\n#define ixD2F3_REVISION_ID                                                      0x4000002\n#define ixD2F3_PROG_INTERFACE                                                   0x4000002\n#define ixD2F3_SUB_CLASS                                                        0x4000002\n#define ixD2F3_BASE_CLASS                                                       0x4000002\n#define ixD2F3_CACHE_LINE                                                       0x4000003\n#define ixD2F3_LATENCY                                                          0x4000003\n#define ixD2F3_HEADER                                                           0x4000003\n#define ixD2F3_BIST                                                             0x4000003\n#define ixD2F3_SUB_BUS_NUMBER_LATENCY                                           0x4000006\n#define ixD2F3_IO_BASE_LIMIT                                                    0x4000007\n#define ixD2F3_SECONDARY_STATUS                                                 0x4000007\n#define ixD2F3_MEM_BASE_LIMIT                                                   0x4000008\n#define ixD2F3_PREF_BASE_LIMIT                                                  0x4000009\n#define ixD2F3_PREF_BASE_UPPER                                                  0x400000a\n#define ixD2F3_PREF_LIMIT_UPPER                                                 0x400000b\n#define ixD2F3_IO_BASE_LIMIT_HI                                                 0x400000c\n#define ixD2F3_IRQ_BRIDGE_CNTL                                                  0x400000f\n#define ixD2F3_CAP_PTR                                                          0x400000d\n#define ixD2F3_INTERRUPT_LINE                                                   0x400000f\n#define ixD2F3_INTERRUPT_PIN                                                    0x400000f\n#define ixD2F3_EXT_BRIDGE_CNTL                                                  0x4000010\n#define ixD2F3_PMI_CAP_LIST                                                     0x4000014\n#define ixD2F3_PMI_CAP                                                          0x4000014\n#define ixD2F3_PMI_STATUS_CNTL                                                  0x4000015\n#define ixD2F3_PCIE_CAP_LIST                                                    0x4000016\n#define ixD2F3_PCIE_CAP                                                         0x4000016\n#define ixD2F3_DEVICE_CAP                                                       0x4000017\n#define ixD2F3_DEVICE_CNTL                                                      0x4000018\n#define ixD2F3_DEVICE_STATUS                                                    0x4000018\n#define ixD2F3_LINK_CAP                                                         0x4000019\n#define ixD2F3_LINK_CNTL                                                        0x400001a\n#define ixD2F3_LINK_STATUS                                                      0x400001a\n#define ixD2F3_SLOT_CAP                                                         0x400001b\n#define ixD2F3_SLOT_CNTL                                                        0x400001c\n#define ixD2F3_SLOT_STATUS                                                      0x400001c\n#define ixD2F3_ROOT_CNTL                                                        0x400001d\n#define ixD2F3_ROOT_CAP                                                         0x400001d\n#define ixD2F3_ROOT_STATUS                                                      0x400001e\n#define ixD2F3_DEVICE_CAP2                                                      0x400001f\n#define ixD2F3_DEVICE_CNTL2                                                     0x4000020\n#define ixD2F3_DEVICE_STATUS2                                                   0x4000020\n#define ixD2F3_LINK_CAP2                                                        0x4000021\n#define ixD2F3_LINK_CNTL2                                                       0x4000022\n#define ixD2F3_LINK_STATUS2                                                     0x4000022\n#define ixD2F3_SLOT_CAP2                                                        0x4000023\n#define ixD2F3_SLOT_CNTL2                                                       0x4000024\n#define ixD2F3_SLOT_STATUS2                                                     0x4000024\n#define ixD2F3_MSI_CAP_LIST                                                     0x4000028\n#define ixD2F3_MSI_MSG_CNTL                                                     0x4000028\n#define ixD2F3_MSI_MSG_ADDR_LO                                                  0x4000029\n#define ixD2F3_MSI_MSG_ADDR_HI                                                  0x400002a\n#define ixD2F3_MSI_MSG_DATA_64                                                  0x400002b\n#define ixD2F3_MSI_MSG_DATA                                                     0x400002a\n#define ixD2F3_SSID_CAP_LIST                                                    0x4000030\n#define ixD2F3_SSID_CAP                                                         0x4000031\n#define ixD2F3_MSI_MAP_CAP_LIST                                                 0x4000032\n#define ixD2F3_MSI_MAP_CAP                                                      0x4000032\n#define ixD2F3_MSI_MAP_ADDR_LO                                                  0x4000033\n#define ixD2F3_MSI_MAP_ADDR_HI                                                  0x4000034\n#define ixD2F3_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                0x4000040\n#define ixD2F3_PCIE_VENDOR_SPECIFIC_HDR                                         0x4000041\n#define ixD2F3_PCIE_VENDOR_SPECIFIC1                                            0x4000042\n#define ixD2F3_PCIE_VENDOR_SPECIFIC2                                            0x4000043\n#define ixD2F3_PCIE_VC_ENH_CAP_LIST                                             0x4000044\n#define ixD2F3_PCIE_PORT_VC_CAP_REG1                                            0x4000045\n#define ixD2F3_PCIE_PORT_VC_CAP_REG2                                            0x4000046\n#define ixD2F3_PCIE_PORT_VC_CNTL                                                0x4000047\n#define ixD2F3_PCIE_PORT_VC_STATUS                                              0x4000047\n#define ixD2F3_PCIE_VC0_RESOURCE_CAP                                            0x4000048\n#define ixD2F3_PCIE_VC0_RESOURCE_CNTL                                           0x4000049\n#define ixD2F3_PCIE_VC0_RESOURCE_STATUS                                         0x400004a\n#define ixD2F3_PCIE_VC1_RESOURCE_CAP                                            0x400004b\n#define ixD2F3_PCIE_VC1_RESOURCE_CNTL                                           0x400004c\n#define ixD2F3_PCIE_VC1_RESOURCE_STATUS                                         0x400004d\n#define ixD2F3_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                 0x4000050\n#define ixD2F3_PCIE_DEV_SERIAL_NUM_DW1                                          0x4000051\n#define ixD2F3_PCIE_DEV_SERIAL_NUM_DW2                                          0x4000052\n#define ixD2F3_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                    0x4000054\n#define ixD2F3_PCIE_UNCORR_ERR_STATUS                                           0x4000055\n#define ixD2F3_PCIE_UNCORR_ERR_MASK                                             0x4000056\n#define ixD2F3_PCIE_UNCORR_ERR_SEVERITY                                         0x4000057\n#define ixD2F3_PCIE_CORR_ERR_STATUS                                             0x4000058\n#define ixD2F3_PCIE_CORR_ERR_MASK                                               0x4000059\n#define ixD2F3_PCIE_ADV_ERR_CAP_CNTL                                            0x400005a\n#define ixD2F3_PCIE_HDR_LOG0                                                    0x400005b\n#define ixD2F3_PCIE_HDR_LOG1                                                    0x400005c\n#define ixD2F3_PCIE_HDR_LOG2                                                    0x400005d\n#define ixD2F3_PCIE_HDR_LOG3                                                    0x400005e\n#define ixD2F3_PCIE_ROOT_ERR_CMD                                                0x400005f\n#define ixD2F3_PCIE_ROOT_ERR_STATUS                                             0x4000060\n#define ixD2F3_PCIE_ERR_SRC_ID                                                  0x4000061\n#define ixD2F3_PCIE_TLP_PREFIX_LOG0                                             0x4000062\n#define ixD2F3_PCIE_TLP_PREFIX_LOG1                                             0x4000063\n#define ixD2F3_PCIE_TLP_PREFIX_LOG2                                             0x4000064\n#define ixD2F3_PCIE_TLP_PREFIX_LOG3                                             0x4000065\n#define ixD2F3_PCIE_SECONDARY_ENH_CAP_LIST                                      0x400009c\n#define ixD2F3_PCIE_LINK_CNTL3                                                  0x400009d\n#define ixD2F3_PCIE_LANE_ERROR_STATUS                                           0x400009e\n#define ixD2F3_PCIE_LANE_0_EQUALIZATION_CNTL                                    0x400009f\n#define ixD2F3_PCIE_LANE_1_EQUALIZATION_CNTL                                    0x400009f\n#define ixD2F3_PCIE_LANE_2_EQUALIZATION_CNTL                                    0x40000a0\n#define ixD2F3_PCIE_LANE_3_EQUALIZATION_CNTL                                    0x40000a0\n#define ixD2F3_PCIE_LANE_4_EQUALIZATION_CNTL                                    0x40000a1\n#define ixD2F3_PCIE_LANE_5_EQUALIZATION_CNTL                                    0x40000a1\n#define ixD2F3_PCIE_LANE_6_EQUALIZATION_CNTL                                    0x40000a2\n#define ixD2F3_PCIE_LANE_7_EQUALIZATION_CNTL                                    0x40000a2\n#define ixD2F3_PCIE_LANE_8_EQUALIZATION_CNTL                                    0x40000a3\n#define ixD2F3_PCIE_LANE_9_EQUALIZATION_CNTL                                    0x40000a3\n#define ixD2F3_PCIE_LANE_10_EQUALIZATION_CNTL                                   0x40000a4\n#define ixD2F3_PCIE_LANE_11_EQUALIZATION_CNTL                                   0x40000a4\n#define ixD2F3_PCIE_LANE_12_EQUALIZATION_CNTL                                   0x40000a5\n#define ixD2F3_PCIE_LANE_13_EQUALIZATION_CNTL                                   0x40000a5\n#define ixD2F3_PCIE_LANE_14_EQUALIZATION_CNTL                                   0x40000a6\n#define ixD2F3_PCIE_LANE_15_EQUALIZATION_CNTL                                   0x40000a6\n#define ixD2F3_PCIE_ACS_ENH_CAP_LIST                                            0x40000a8\n#define ixD2F3_PCIE_ACS_CAP                                                     0x40000a9\n#define ixD2F3_PCIE_ACS_CNTL                                                    0x40000a9\n#define ixD2F3_PCIE_MC_ENH_CAP_LIST                                             0x40000bc\n#define ixD2F3_PCIE_MC_CAP                                                      0x40000bd\n#define ixD2F3_PCIE_MC_CNTL                                                     0x40000bd\n#define ixD2F3_PCIE_MC_ADDR0                                                    0x40000be\n#define ixD2F3_PCIE_MC_ADDR1                                                    0x40000bf\n#define ixD2F3_PCIE_MC_RCV0                                                     0x40000c0\n#define ixD2F3_PCIE_MC_RCV1                                                     0x40000c1\n#define ixD2F3_PCIE_MC_BLOCK_ALL0                                               0x40000c2\n#define ixD2F3_PCIE_MC_BLOCK_ALL1                                               0x40000c3\n#define ixD2F3_PCIE_MC_BLOCK_UNTRANSLATED_0                                     0x40000c4\n#define ixD2F3_PCIE_MC_BLOCK_UNTRANSLATED_1                                     0x40000c5\n#define ixD2F3_PCIE_MC_OVERLAY_BAR0                                             0x40000c6\n#define ixD2F3_PCIE_MC_OVERLAY_BAR1                                             0x40000c7\n#define ixD2F4_PCIE_PORT_INDEX                                                  0x5000038\n#define ixD2F4_PCIE_PORT_DATA                                                   0x5000039\n#define ixD2F4_PCIEP_RESERVED                                                   0x0\n#define ixD2F4_PCIEP_SCRATCH                                                    0x1\n#define ixD2F4_PCIEP_HW_DEBUG                                                   0x2\n#define ixD2F4_PCIEP_PORT_CNTL                                                  0x10\n#define ixD2F4_PCIE_TX_CNTL                                                     0x20\n#define ixD2F4_PCIE_TX_REQUESTER_ID                                             0x21\n#define ixD2F4_PCIE_TX_VENDOR_SPECIFIC                                          0x22\n#define ixD2F4_PCIE_TX_REQUEST_NUM_CNTL                                         0x23\n#define ixD2F4_PCIE_TX_SEQ                                                      0x24\n#define ixD2F4_PCIE_TX_REPLAY                                                   0x25\n#define ixD2F4_PCIE_TX_ACK_LATENCY_LIMIT                                        0x26\n#define ixD2F4_PCIE_TX_CREDITS_ADVT_P                                           0x30\n#define ixD2F4_PCIE_TX_CREDITS_ADVT_NP                                          0x31\n#define ixD2F4_PCIE_TX_CREDITS_ADVT_CPL                                         0x32\n#define ixD2F4_PCIE_TX_CREDITS_INIT_P                                           0x33\n#define ixD2F4_PCIE_TX_CREDITS_INIT_NP                                          0x34\n#define ixD2F4_PCIE_TX_CREDITS_INIT_CPL                                         0x35\n#define ixD2F4_PCIE_TX_CREDITS_STATUS                                           0x36\n#define ixD2F4_PCIE_TX_CREDITS_FCU_THRESHOLD                                    0x37\n#define ixD2F4_PCIE_P_PORT_LANE_STATUS                                          0x50\n#define ixD2F4_PCIE_FC_P                                                        0x60\n#define ixD2F4_PCIE_FC_NP                                                       0x61\n#define ixD2F4_PCIE_FC_CPL                                                      0x62\n#define ixD2F4_PCIE_ERR_CNTL                                                    0x6a\n#define ixD2F4_PCIE_RX_CNTL                                                     0x70\n#define ixD2F4_PCIE_RX_EXPECTED_SEQNUM                                          0x71\n#define ixD2F4_PCIE_RX_VENDOR_SPECIFIC                                          0x72\n#define ixD2F4_PCIE_RX_CNTL3                                                    0x74\n#define ixD2F4_PCIE_RX_CREDITS_ALLOCATED_P                                      0x80\n#define ixD2F4_PCIE_RX_CREDITS_ALLOCATED_NP                                     0x81\n#define ixD2F4_PCIE_RX_CREDITS_ALLOCATED_CPL                                    0x82\n#define ixD2F4_PCIEP_ERROR_INJECT_PHYSICAL                                      0x83\n#define ixD2F4_PCIEP_ERROR_INJECT_TRANSACTION                                   0x84\n#define ixD2F4_PCIE_LC_CNTL                                                     0xa0\n#define ixD2F4_PCIE_LC_CNTL2                                                    0xb1\n#define ixD2F4_PCIE_LC_CNTL3                                                    0xb5\n#define ixD2F4_PCIE_LC_CNTL4                                                    0xb6\n#define ixD2F4_PCIE_LC_CNTL5                                                    0xb7\n#define ixD2F4_PCIE_LC_CNTL6                                                    0xbb\n#define ixD2F4_PCIE_LC_BW_CHANGE_CNTL                                           0xb2\n#define ixD2F4_PCIE_LC_TRAINING_CNTL                                            0xa1\n#define ixD2F4_PCIE_LC_LINK_WIDTH_CNTL                                          0xa2\n#define ixD2F4_PCIE_LC_N_FTS_CNTL                                               0xa3\n#define ixD2F4_PCIE_LC_SPEED_CNTL                                               0xa4\n#define ixD2F4_PCIE_LC_CDR_CNTL                                                 0xb3\n#define ixD2F4_PCIE_LC_LANE_CNTL                                                0xb4\n#define ixD2F4_PCIE_LC_FORCE_COEFF                                              0xb8\n#define ixD2F4_PCIE_LC_BEST_EQ_SETTINGS                                         0xb9\n#define ixD2F4_PCIE_LC_FORCE_EQ_REQ_COEFF                                       0xba\n#define ixD2F4_PCIE_LC_STATE0                                                   0xa5\n#define ixD2F4_PCIE_LC_STATE1                                                   0xa6\n#define ixD2F4_PCIE_LC_STATE2                                                   0xa7\n#define ixD2F4_PCIE_LC_STATE3                                                   0xa8\n#define ixD2F4_PCIE_LC_STATE4                                                   0xa9\n#define ixD2F4_PCIE_LC_STATE5                                                   0xaa\n#define ixD2F4_PCIEP_STRAP_LC                                                   0xc0\n#define ixD2F4_PCIEP_STRAP_MISC                                                 0xc1\n#define ixD2F4_PCIEP_BCH_ECC_CNTL                                               0xd0\n#define ixD2F4_PCIEP_HPGI_PRIVATE                                               0xd2\n#define ixD2F4_PCIEP_HPGI                                                       0xda\n#define ixD2F4_VENDOR_ID                                                        0x5000000\n#define ixD2F4_DEVICE_ID                                                        0x5000000\n#define ixD2F4_COMMAND                                                          0x5000001\n#define ixD2F4_STATUS                                                           0x5000001\n#define ixD2F4_REVISION_ID                                                      0x5000002\n#define ixD2F4_PROG_INTERFACE                                                   0x5000002\n#define ixD2F4_SUB_CLASS                                                        0x5000002\n#define ixD2F4_BASE_CLASS                                                       0x5000002\n#define ixD2F4_CACHE_LINE                                                       0x5000003\n#define ixD2F4_LATENCY                                                          0x5000003\n#define ixD2F4_HEADER                                                           0x5000003\n#define ixD2F4_BIST                                                             0x5000003\n#define ixD2F4_SUB_BUS_NUMBER_LATENCY                                           0x5000006\n#define ixD2F4_IO_BASE_LIMIT                                                    0x5000007\n#define ixD2F4_SECONDARY_STATUS                                                 0x5000007\n#define ixD2F4_MEM_BASE_LIMIT                                                   0x5000008\n#define ixD2F4_PREF_BASE_LIMIT                                                  0x5000009\n#define ixD2F4_PREF_BASE_UPPER                                                  0x500000a\n#define ixD2F4_PREF_LIMIT_UPPER                                                 0x500000b\n#define ixD2F4_IO_BASE_LIMIT_HI                                                 0x500000c\n#define ixD2F4_IRQ_BRIDGE_CNTL                                                  0x500000f\n#define ixD2F4_CAP_PTR                                                          0x500000d\n#define ixD2F4_INTERRUPT_LINE                                                   0x500000f\n#define ixD2F4_INTERRUPT_PIN                                                    0x500000f\n#define ixD2F4_EXT_BRIDGE_CNTL                                                  0x5000010\n#define ixD2F4_PMI_CAP_LIST                                                     0x5000014\n#define ixD2F4_PMI_CAP                                                          0x5000014\n#define ixD2F4_PMI_STATUS_CNTL                                                  0x5000015\n#define ixD2F4_PCIE_CAP_LIST                                                    0x5000016\n#define ixD2F4_PCIE_CAP                                                         0x5000016\n#define ixD2F4_DEVICE_CAP                                                       0x5000017\n#define ixD2F4_DEVICE_CNTL                                                      0x5000018\n#define ixD2F4_DEVICE_STATUS                                                    0x5000018\n#define ixD2F4_LINK_CAP                                                         0x5000019\n#define ixD2F4_LINK_CNTL                                                        0x500001a\n#define ixD2F4_LINK_STATUS                                                      0x500001a\n#define ixD2F4_SLOT_CAP                                                         0x500001b\n#define ixD2F4_SLOT_CNTL                                                        0x500001c\n#define ixD2F4_SLOT_STATUS                                                      0x500001c\n#define ixD2F4_ROOT_CNTL                                                        0x500001d\n#define ixD2F4_ROOT_CAP                                                         0x500001d\n#define ixD2F4_ROOT_STATUS                                                      0x500001e\n#define ixD2F4_DEVICE_CAP2                                                      0x500001f\n#define ixD2F4_DEVICE_CNTL2                                                     0x5000020\n#define ixD2F4_DEVICE_STATUS2                                                   0x5000020\n#define ixD2F4_LINK_CAP2                                                        0x5000021\n#define ixD2F4_LINK_CNTL2                                                       0x5000022\n#define ixD2F4_LINK_STATUS2                                                     0x5000022\n#define ixD2F4_SLOT_CAP2                                                        0x5000023\n#define ixD2F4_SLOT_CNTL2                                                       0x5000024\n#define ixD2F4_SLOT_STATUS2                                                     0x5000024\n#define ixD2F4_MSI_CAP_LIST                                                     0x5000028\n#define ixD2F4_MSI_MSG_CNTL                                                     0x5000028\n#define ixD2F4_MSI_MSG_ADDR_LO                                                  0x5000029\n#define ixD2F4_MSI_MSG_ADDR_HI                                                  0x500002a\n#define ixD2F4_MSI_MSG_DATA_64                                                  0x500002b\n#define ixD2F4_MSI_MSG_DATA                                                     0x500002a\n#define ixD2F4_SSID_CAP_LIST                                                    0x5000030\n#define ixD2F4_SSID_CAP                                                         0x5000031\n#define ixD2F4_MSI_MAP_CAP_LIST                                                 0x5000032\n#define ixD2F4_MSI_MAP_CAP                                                      0x5000032\n#define ixD2F4_MSI_MAP_ADDR_LO                                                  0x5000033\n#define ixD2F4_MSI_MAP_ADDR_HI                                                  0x5000034\n#define ixD2F4_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                0x5000040\n#define ixD2F4_PCIE_VENDOR_SPECIFIC_HDR                                         0x5000041\n#define ixD2F4_PCIE_VENDOR_SPECIFIC1                                            0x5000042\n#define ixD2F4_PCIE_VENDOR_SPECIFIC2                                            0x5000043\n#define ixD2F4_PCIE_VC_ENH_CAP_LIST                                             0x5000044\n#define ixD2F4_PCIE_PORT_VC_CAP_REG1                                            0x5000045\n#define ixD2F4_PCIE_PORT_VC_CAP_REG2                                            0x5000046\n#define ixD2F4_PCIE_PORT_VC_CNTL                                                0x5000047\n#define ixD2F4_PCIE_PORT_VC_STATUS                                              0x5000047\n#define ixD2F4_PCIE_VC0_RESOURCE_CAP                                            0x5000048\n#define ixD2F4_PCIE_VC0_RESOURCE_CNTL                                           0x5000049\n#define ixD2F4_PCIE_VC0_RESOURCE_STATUS                                         0x500004a\n#define ixD2F4_PCIE_VC1_RESOURCE_CAP                                            0x500004b\n#define ixD2F4_PCIE_VC1_RESOURCE_CNTL                                           0x500004c\n#define ixD2F4_PCIE_VC1_RESOURCE_STATUS                                         0x500004d\n#define ixD2F4_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                 0x5000050\n#define ixD2F4_PCIE_DEV_SERIAL_NUM_DW1                                          0x5000051\n#define ixD2F4_PCIE_DEV_SERIAL_NUM_DW2                                          0x5000052\n#define ixD2F4_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                    0x5000054\n#define ixD2F4_PCIE_UNCORR_ERR_STATUS                                           0x5000055\n#define ixD2F4_PCIE_UNCORR_ERR_MASK                                             0x5000056\n#define ixD2F4_PCIE_UNCORR_ERR_SEVERITY                                         0x5000057\n#define ixD2F4_PCIE_CORR_ERR_STATUS                                             0x5000058\n#define ixD2F4_PCIE_CORR_ERR_MASK                                               0x5000059\n#define ixD2F4_PCIE_ADV_ERR_CAP_CNTL                                            0x500005a\n#define ixD2F4_PCIE_HDR_LOG0                                                    0x500005b\n#define ixD2F4_PCIE_HDR_LOG1                                                    0x500005c\n#define ixD2F4_PCIE_HDR_LOG2                                                    0x500005d\n#define ixD2F4_PCIE_HDR_LOG3                                                    0x500005e\n#define ixD2F4_PCIE_ROOT_ERR_CMD                                                0x500005f\n#define ixD2F4_PCIE_ROOT_ERR_STATUS                                             0x5000060\n#define ixD2F4_PCIE_ERR_SRC_ID                                                  0x5000061\n#define ixD2F4_PCIE_TLP_PREFIX_LOG0                                             0x5000062\n#define ixD2F4_PCIE_TLP_PREFIX_LOG1                                             0x5000063\n#define ixD2F4_PCIE_TLP_PREFIX_LOG2                                             0x5000064\n#define ixD2F4_PCIE_TLP_PREFIX_LOG3                                             0x5000065\n#define ixD2F4_PCIE_SECONDARY_ENH_CAP_LIST                                      0x500009c\n#define ixD2F4_PCIE_LINK_CNTL3                                                  0x500009d\n#define ixD2F4_PCIE_LANE_ERROR_STATUS                                           0x500009e\n#define ixD2F4_PCIE_LANE_0_EQUALIZATION_CNTL                                    0x500009f\n#define ixD2F4_PCIE_LANE_1_EQUALIZATION_CNTL                                    0x500009f\n#define ixD2F4_PCIE_LANE_2_EQUALIZATION_CNTL                                    0x50000a0\n#define ixD2F4_PCIE_LANE_3_EQUALIZATION_CNTL                                    0x50000a0\n#define ixD2F4_PCIE_LANE_4_EQUALIZATION_CNTL                                    0x50000a1\n#define ixD2F4_PCIE_LANE_5_EQUALIZATION_CNTL                                    0x50000a1\n#define ixD2F4_PCIE_LANE_6_EQUALIZATION_CNTL                                    0x50000a2\n#define ixD2F4_PCIE_LANE_7_EQUALIZATION_CNTL                                    0x50000a2\n#define ixD2F4_PCIE_LANE_8_EQUALIZATION_CNTL                                    0x50000a3\n#define ixD2F4_PCIE_LANE_9_EQUALIZATION_CNTL                                    0x50000a3\n#define ixD2F4_PCIE_LANE_10_EQUALIZATION_CNTL                                   0x50000a4\n#define ixD2F4_PCIE_LANE_11_EQUALIZATION_CNTL                                   0x50000a4\n#define ixD2F4_PCIE_LANE_12_EQUALIZATION_CNTL                                   0x50000a5\n#define ixD2F4_PCIE_LANE_13_EQUALIZATION_CNTL                                   0x50000a5\n#define ixD2F4_PCIE_LANE_14_EQUALIZATION_CNTL                                   0x50000a6\n#define ixD2F4_PCIE_LANE_15_EQUALIZATION_CNTL                                   0x50000a6\n#define ixD2F4_PCIE_ACS_ENH_CAP_LIST                                            0x50000a8\n#define ixD2F4_PCIE_ACS_CAP                                                     0x50000a9\n#define ixD2F4_PCIE_ACS_CNTL                                                    0x50000a9\n#define ixD2F4_PCIE_MC_ENH_CAP_LIST                                             0x50000bc\n#define ixD2F4_PCIE_MC_CAP                                                      0x50000bd\n#define ixD2F4_PCIE_MC_CNTL                                                     0x50000bd\n#define ixD2F4_PCIE_MC_ADDR0                                                    0x50000be\n#define ixD2F4_PCIE_MC_ADDR1                                                    0x50000bf\n#define ixD2F4_PCIE_MC_RCV0                                                     0x50000c0\n#define ixD2F4_PCIE_MC_RCV1                                                     0x50000c1\n#define ixD2F4_PCIE_MC_BLOCK_ALL0                                               0x50000c2\n#define ixD2F4_PCIE_MC_BLOCK_ALL1                                               0x50000c3\n#define ixD2F4_PCIE_MC_BLOCK_UNTRANSLATED_0                                     0x50000c4\n#define ixD2F4_PCIE_MC_BLOCK_UNTRANSLATED_1                                     0x50000c5\n#define ixD2F4_PCIE_MC_OVERLAY_BAR0                                             0x50000c6\n#define ixD2F4_PCIE_MC_OVERLAY_BAR1                                             0x50000c7\n#define ixD2F5_PCIE_PORT_INDEX                                                  0x6000038\n#define ixD2F5_PCIE_PORT_DATA                                                   0x6000039\n#define ixD2F5_PCIEP_RESERVED                                                   0x0\n#define ixD2F5_PCIEP_SCRATCH                                                    0x1\n#define ixD2F5_PCIEP_HW_DEBUG                                                   0x2\n#define ixD2F5_PCIEP_PORT_CNTL                                                  0x10\n#define ixD2F5_PCIE_TX_CNTL                                                     0x20\n#define ixD2F5_PCIE_TX_REQUESTER_ID                                             0x21\n#define ixD2F5_PCIE_TX_VENDOR_SPECIFIC                                          0x22\n#define ixD2F5_PCIE_TX_REQUEST_NUM_CNTL                                         0x23\n#define ixD2F5_PCIE_TX_SEQ                                                      0x24\n#define ixD2F5_PCIE_TX_REPLAY                                                   0x25\n#define ixD2F5_PCIE_TX_ACK_LATENCY_LIMIT                                        0x26\n#define ixD2F5_PCIE_TX_CREDITS_ADVT_P                                           0x30\n#define ixD2F5_PCIE_TX_CREDITS_ADVT_NP                                          0x31\n#define ixD2F5_PCIE_TX_CREDITS_ADVT_CPL                                         0x32\n#define ixD2F5_PCIE_TX_CREDITS_INIT_P                                           0x33\n#define ixD2F5_PCIE_TX_CREDITS_INIT_NP                                          0x34\n#define ixD2F5_PCIE_TX_CREDITS_INIT_CPL                                         0x35\n#define ixD2F5_PCIE_TX_CREDITS_STATUS                                           0x36\n#define ixD2F5_PCIE_TX_CREDITS_FCU_THRESHOLD                                    0x37\n#define ixD2F5_PCIE_P_PORT_LANE_STATUS                                          0x50\n#define ixD2F5_PCIE_FC_P                                                        0x60\n#define ixD2F5_PCIE_FC_NP                                                       0x61\n#define ixD2F5_PCIE_FC_CPL                                                      0x62\n#define ixD2F5_PCIE_ERR_CNTL                                                    0x6a\n#define ixD2F5_PCIE_RX_CNTL                                                     0x70\n#define ixD2F5_PCIE_RX_EXPECTED_SEQNUM                                          0x71\n#define ixD2F5_PCIE_RX_VENDOR_SPECIFIC                                          0x72\n#define ixD2F5_PCIE_RX_CNTL3                                                    0x74\n#define ixD2F5_PCIE_RX_CREDITS_ALLOCATED_P                                      0x80\n#define ixD2F5_PCIE_RX_CREDITS_ALLOCATED_NP                                     0x81\n#define ixD2F5_PCIE_RX_CREDITS_ALLOCATED_CPL                                    0x82\n#define ixD2F5_PCIEP_ERROR_INJECT_PHYSICAL                                      0x83\n#define ixD2F5_PCIEP_ERROR_INJECT_TRANSACTION                                   0x84\n#define ixD2F5_PCIE_LC_CNTL                                                     0xa0\n#define ixD2F5_PCIE_LC_CNTL2                                                    0xb1\n#define ixD2F5_PCIE_LC_CNTL3                                                    0xb5\n#define ixD2F5_PCIE_LC_CNTL4                                                    0xb6\n#define ixD2F5_PCIE_LC_CNTL5                                                    0xb7\n#define ixD2F5_PCIE_LC_CNTL6                                                    0xbb\n#define ixD2F5_PCIE_LC_BW_CHANGE_CNTL                                           0xb2\n#define ixD2F5_PCIE_LC_TRAINING_CNTL                                            0xa1\n#define ixD2F5_PCIE_LC_LINK_WIDTH_CNTL                                          0xa2\n#define ixD2F5_PCIE_LC_N_FTS_CNTL                                               0xa3\n#define ixD2F5_PCIE_LC_SPEED_CNTL                                               0xa4\n#define ixD2F5_PCIE_LC_CDR_CNTL                                                 0xb3\n#define ixD2F5_PCIE_LC_LANE_CNTL                                                0xb4\n#define ixD2F5_PCIE_LC_FORCE_COEFF                                              0xb8\n#define ixD2F5_PCIE_LC_BEST_EQ_SETTINGS                                         0xb9\n#define ixD2F5_PCIE_LC_FORCE_EQ_REQ_COEFF                                       0xba\n#define ixD2F5_PCIE_LC_STATE0                                                   0xa5\n#define ixD2F5_PCIE_LC_STATE1                                                   0xa6\n#define ixD2F5_PCIE_LC_STATE2                                                   0xa7\n#define ixD2F5_PCIE_LC_STATE3                                                   0xa8\n#define ixD2F5_PCIE_LC_STATE4                                                   0xa9\n#define ixD2F5_PCIE_LC_STATE5                                                   0xaa\n#define ixD2F5_PCIEP_STRAP_LC                                                   0xc0\n#define ixD2F5_PCIEP_STRAP_MISC                                                 0xc1\n#define ixD2F5_PCIEP_BCH_ECC_CNTL                                               0xd0\n#define ixD2F5_PCIEP_HPGI_PRIVATE                                               0xd2\n#define ixD2F5_PCIEP_HPGI                                                       0xda\n#define ixD2F5_VENDOR_ID                                                        0x6000000\n#define ixD2F5_DEVICE_ID                                                        0x6000000\n#define ixD2F5_COMMAND                                                          0x6000001\n#define ixD2F5_STATUS                                                           0x6000001\n#define ixD2F5_REVISION_ID                                                      0x6000002\n#define ixD2F5_PROG_INTERFACE                                                   0x6000002\n#define ixD2F5_SUB_CLASS                                                        0x6000002\n#define ixD2F5_BASE_CLASS                                                       0x6000002\n#define ixD2F5_CACHE_LINE                                                       0x6000003\n#define ixD2F5_LATENCY                                                          0x6000003\n#define ixD2F5_HEADER                                                           0x6000003\n#define ixD2F5_BIST                                                             0x6000003\n#define ixD2F5_SUB_BUS_NUMBER_LATENCY                                           0x6000006\n#define ixD2F5_IO_BASE_LIMIT                                                    0x6000007\n#define ixD2F5_SECONDARY_STATUS                                                 0x6000007\n#define ixD2F5_MEM_BASE_LIMIT                                                   0x6000008\n#define ixD2F5_PREF_BASE_LIMIT                                                  0x6000009\n#define ixD2F5_PREF_BASE_UPPER                                                  0x600000a\n#define ixD2F5_PREF_LIMIT_UPPER                                                 0x600000b\n#define ixD2F5_IO_BASE_LIMIT_HI                                                 0x600000c\n#define ixD2F5_IRQ_BRIDGE_CNTL                                                  0x600000f\n#define ixD2F5_CAP_PTR                                                          0x600000d\n#define ixD2F5_INTERRUPT_LINE                                                   0x600000f\n#define ixD2F5_INTERRUPT_PIN                                                    0x600000f\n#define ixD2F5_EXT_BRIDGE_CNTL                                                  0x6000010\n#define ixD2F5_PMI_CAP_LIST                                                     0x6000014\n#define ixD2F5_PMI_CAP                                                          0x6000014\n#define ixD2F5_PMI_STATUS_CNTL                                                  0x6000015\n#define ixD2F5_PCIE_CAP_LIST                                                    0x6000016\n#define ixD2F5_PCIE_CAP                                                         0x6000016\n#define ixD2F5_DEVICE_CAP                                                       0x6000017\n#define ixD2F5_DEVICE_CNTL                                                      0x6000018\n#define ixD2F5_DEVICE_STATUS                                                    0x6000018\n#define ixD2F5_LINK_CAP                                                         0x6000019\n#define ixD2F5_LINK_CNTL                                                        0x600001a\n#define ixD2F5_LINK_STATUS                                                      0x600001a\n#define ixD2F5_SLOT_CAP                                                         0x600001b\n#define ixD2F5_SLOT_CNTL                                                        0x600001c\n#define ixD2F5_SLOT_STATUS                                                      0x600001c\n#define ixD2F5_ROOT_CNTL                                                        0x600001d\n#define ixD2F5_ROOT_CAP                                                         0x600001d\n#define ixD2F5_ROOT_STATUS                                                      0x600001e\n#define ixD2F5_DEVICE_CAP2                                                      0x600001f\n#define ixD2F5_DEVICE_CNTL2                                                     0x6000020\n#define ixD2F5_DEVICE_STATUS2                                                   0x6000020\n#define ixD2F5_LINK_CAP2                                                        0x6000021\n#define ixD2F5_LINK_CNTL2                                                       0x6000022\n#define ixD2F5_LINK_STATUS2                                                     0x6000022\n#define ixD2F5_SLOT_CAP2                                                        0x6000023\n#define ixD2F5_SLOT_CNTL2                                                       0x6000024\n#define ixD2F5_SLOT_STATUS2                                                     0x6000024\n#define ixD2F5_MSI_CAP_LIST                                                     0x6000028\n#define ixD2F5_MSI_MSG_CNTL                                                     0x6000028\n#define ixD2F5_MSI_MSG_ADDR_LO                                                  0x6000029\n#define ixD2F5_MSI_MSG_ADDR_HI                                                  0x600002a\n#define ixD2F5_MSI_MSG_DATA_64                                                  0x600002b\n#define ixD2F5_MSI_MSG_DATA                                                     0x600002a\n#define ixD2F5_SSID_CAP_LIST                                                    0x6000030\n#define ixD2F5_SSID_CAP                                                         0x6000031\n#define ixD2F5_MSI_MAP_CAP_LIST                                                 0x6000032\n#define ixD2F5_MSI_MAP_CAP                                                      0x6000032\n#define ixD2F5_MSI_MAP_ADDR_LO                                                  0x6000033\n#define ixD2F5_MSI_MAP_ADDR_HI                                                  0x6000034\n#define ixD2F5_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                0x6000040\n#define ixD2F5_PCIE_VENDOR_SPECIFIC_HDR                                         0x6000041\n#define ixD2F5_PCIE_VENDOR_SPECIFIC1                                            0x6000042\n#define ixD2F5_PCIE_VENDOR_SPECIFIC2                                            0x6000043\n#define ixD2F5_PCIE_VC_ENH_CAP_LIST                                             0x6000044\n#define ixD2F5_PCIE_PORT_VC_CAP_REG1                                            0x6000045\n#define ixD2F5_PCIE_PORT_VC_CAP_REG2                                            0x6000046\n#define ixD2F5_PCIE_PORT_VC_CNTL                                                0x6000047\n#define ixD2F5_PCIE_PORT_VC_STATUS                                              0x6000047\n#define ixD2F5_PCIE_VC0_RESOURCE_CAP                                            0x6000048\n#define ixD2F5_PCIE_VC0_RESOURCE_CNTL                                           0x6000049\n#define ixD2F5_PCIE_VC0_RESOURCE_STATUS                                         0x600004a\n#define ixD2F5_PCIE_VC1_RESOURCE_CAP                                            0x600004b\n#define ixD2F5_PCIE_VC1_RESOURCE_CNTL                                           0x600004c\n#define ixD2F5_PCIE_VC1_RESOURCE_STATUS                                         0x600004d\n#define ixD2F5_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                 0x6000050\n#define ixD2F5_PCIE_DEV_SERIAL_NUM_DW1                                          0x6000051\n#define ixD2F5_PCIE_DEV_SERIAL_NUM_DW2                                          0x6000052\n#define ixD2F5_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                    0x6000054\n#define ixD2F5_PCIE_UNCORR_ERR_STATUS                                           0x6000055\n#define ixD2F5_PCIE_UNCORR_ERR_MASK                                             0x6000056\n#define ixD2F5_PCIE_UNCORR_ERR_SEVERITY                                         0x6000057\n#define ixD2F5_PCIE_CORR_ERR_STATUS                                             0x6000058\n#define ixD2F5_PCIE_CORR_ERR_MASK                                               0x6000059\n#define ixD2F5_PCIE_ADV_ERR_CAP_CNTL                                            0x600005a\n#define ixD2F5_PCIE_HDR_LOG0                                                    0x600005b\n#define ixD2F5_PCIE_HDR_LOG1                                                    0x600005c\n#define ixD2F5_PCIE_HDR_LOG2                                                    0x600005d\n#define ixD2F5_PCIE_HDR_LOG3                                                    0x600005e\n#define ixD2F5_PCIE_ROOT_ERR_CMD                                                0x600005f\n#define ixD2F5_PCIE_ROOT_ERR_STATUS                                             0x6000060\n#define ixD2F5_PCIE_ERR_SRC_ID                                                  0x6000061\n#define ixD2F5_PCIE_TLP_PREFIX_LOG0                                             0x6000062\n#define ixD2F5_PCIE_TLP_PREFIX_LOG1                                             0x6000063\n#define ixD2F5_PCIE_TLP_PREFIX_LOG2                                             0x6000064\n#define ixD2F5_PCIE_TLP_PREFIX_LOG3                                             0x6000065\n#define ixD2F5_PCIE_SECONDARY_ENH_CAP_LIST                                      0x600009c\n#define ixD2F5_PCIE_LINK_CNTL3                                                  0x600009d\n#define ixD2F5_PCIE_LANE_ERROR_STATUS                                           0x600009e\n#define ixD2F5_PCIE_LANE_0_EQUALIZATION_CNTL                                    0x600009f\n#define ixD2F5_PCIE_LANE_1_EQUALIZATION_CNTL                                    0x600009f\n#define ixD2F5_PCIE_LANE_2_EQUALIZATION_CNTL                                    0x60000a0\n#define ixD2F5_PCIE_LANE_3_EQUALIZATION_CNTL                                    0x60000a0\n#define ixD2F5_PCIE_LANE_4_EQUALIZATION_CNTL                                    0x60000a1\n#define ixD2F5_PCIE_LANE_5_EQUALIZATION_CNTL                                    0x60000a1\n#define ixD2F5_PCIE_LANE_6_EQUALIZATION_CNTL                                    0x60000a2\n#define ixD2F5_PCIE_LANE_7_EQUALIZATION_CNTL                                    0x60000a2\n#define ixD2F5_PCIE_LANE_8_EQUALIZATION_CNTL                                    0x60000a3\n#define ixD2F5_PCIE_LANE_9_EQUALIZATION_CNTL                                    0x60000a3\n#define ixD2F5_PCIE_LANE_10_EQUALIZATION_CNTL                                   0x60000a4\n#define ixD2F5_PCIE_LANE_11_EQUALIZATION_CNTL                                   0x60000a4\n#define ixD2F5_PCIE_LANE_12_EQUALIZATION_CNTL                                   0x60000a5\n#define ixD2F5_PCIE_LANE_13_EQUALIZATION_CNTL                                   0x60000a5\n#define ixD2F5_PCIE_LANE_14_EQUALIZATION_CNTL                                   0x60000a6\n#define ixD2F5_PCIE_LANE_15_EQUALIZATION_CNTL                                   0x60000a6\n#define ixD2F5_PCIE_ACS_ENH_CAP_LIST                                            0x60000a8\n#define ixD2F5_PCIE_ACS_CAP                                                     0x60000a9\n#define ixD2F5_PCIE_ACS_CNTL                                                    0x60000a9\n#define ixD2F5_PCIE_MC_ENH_CAP_LIST                                             0x60000bc\n#define ixD2F5_PCIE_MC_CAP                                                      0x60000bd\n#define ixD2F5_PCIE_MC_CNTL                                                     0x60000bd\n#define ixD2F5_PCIE_MC_ADDR0                                                    0x60000be\n#define ixD2F5_PCIE_MC_ADDR1                                                    0x60000bf\n#define ixD2F5_PCIE_MC_RCV0                                                     0x60000c0\n#define ixD2F5_PCIE_MC_RCV1                                                     0x60000c1\n#define ixD2F5_PCIE_MC_BLOCK_ALL0                                               0x60000c2\n#define ixD2F5_PCIE_MC_BLOCK_ALL1                                               0x60000c3\n#define ixD2F5_PCIE_MC_BLOCK_UNTRANSLATED_0                                     0x60000c4\n#define ixD2F5_PCIE_MC_BLOCK_UNTRANSLATED_1                                     0x60000c5\n#define ixD2F5_PCIE_MC_OVERLAY_BAR0                                             0x60000c6\n#define ixD2F5_PCIE_MC_OVERLAY_BAR1                                             0x60000c7\n#define ixD3F1_PCIE_PORT_INDEX                                                  0x7000038\n#define ixD3F1_PCIE_PORT_DATA                                                   0x7000039\n#define ixD3F1_PCIEP_RESERVED                                                   0x0\n#define ixD3F1_PCIEP_SCRATCH                                                    0x1\n#define ixD3F1_PCIEP_HW_DEBUG                                                   0x2\n#define ixD3F1_PCIEP_PORT_CNTL                                                  0x10\n#define ixD3F1_PCIE_TX_CNTL                                                     0x20\n#define ixD3F1_PCIE_TX_REQUESTER_ID                                             0x21\n#define ixD3F1_PCIE_TX_VENDOR_SPECIFIC                                          0x22\n#define ixD3F1_PCIE_TX_REQUEST_NUM_CNTL                                         0x23\n#define ixD3F1_PCIE_TX_SEQ                                                      0x24\n#define ixD3F1_PCIE_TX_REPLAY                                                   0x25\n#define ixD3F1_PCIE_TX_ACK_LATENCY_LIMIT                                        0x26\n#define ixD3F1_PCIE_TX_CREDITS_ADVT_P                                           0x30\n#define ixD3F1_PCIE_TX_CREDITS_ADVT_NP                                          0x31\n#define ixD3F1_PCIE_TX_CREDITS_ADVT_CPL                                         0x32\n#define ixD3F1_PCIE_TX_CREDITS_INIT_P                                           0x33\n#define ixD3F1_PCIE_TX_CREDITS_INIT_NP                                          0x34\n#define ixD3F1_PCIE_TX_CREDITS_INIT_CPL                                         0x35\n#define ixD3F1_PCIE_TX_CREDITS_STATUS                                           0x36\n#define ixD3F1_PCIE_TX_CREDITS_FCU_THRESHOLD                                    0x37\n#define ixD3F1_PCIE_P_PORT_LANE_STATUS                                          0x50\n#define ixD3F1_PCIE_FC_P                                                        0x60\n#define ixD3F1_PCIE_FC_NP                                                       0x61\n#define ixD3F1_PCIE_FC_CPL                                                      0x62\n#define ixD3F1_PCIE_ERR_CNTL                                                    0x6a\n#define ixD3F1_PCIE_RX_CNTL                                                     0x70\n#define ixD3F1_PCIE_RX_EXPECTED_SEQNUM                                          0x71\n#define ixD3F1_PCIE_RX_VENDOR_SPECIFIC                                          0x72\n#define ixD3F1_PCIE_RX_CNTL3                                                    0x74\n#define ixD3F1_PCIE_RX_CREDITS_ALLOCATED_P                                      0x80\n#define ixD3F1_PCIE_RX_CREDITS_ALLOCATED_NP                                     0x81\n#define ixD3F1_PCIE_RX_CREDITS_ALLOCATED_CPL                                    0x82\n#define ixD3F1_PCIEP_ERROR_INJECT_PHYSICAL                                      0x83\n#define ixD3F1_PCIEP_ERROR_INJECT_TRANSACTION                                   0x84\n#define ixD3F1_PCIE_LC_CNTL                                                     0xa0\n#define ixD3F1_PCIE_LC_CNTL2                                                    0xb1\n#define ixD3F1_PCIE_LC_CNTL3                                                    0xb5\n#define ixD3F1_PCIE_LC_CNTL4                                                    0xb6\n#define ixD3F1_PCIE_LC_CNTL5                                                    0xb7\n#define ixD3F1_PCIE_LC_CNTL6                                                    0xbb\n#define ixD3F1_PCIE_LC_BW_CHANGE_CNTL                                           0xb2\n#define ixD3F1_PCIE_LC_TRAINING_CNTL                                            0xa1\n#define ixD3F1_PCIE_LC_LINK_WIDTH_CNTL                                          0xa2\n#define ixD3F1_PCIE_LC_N_FTS_CNTL                                               0xa3\n#define ixD3F1_PCIE_LC_SPEED_CNTL                                               0xa4\n#define ixD3F1_PCIE_LC_CDR_CNTL                                                 0xb3\n#define ixD3F1_PCIE_LC_LANE_CNTL                                                0xb4\n#define ixD3F1_PCIE_LC_FORCE_COEFF                                              0xb8\n#define ixD3F1_PCIE_LC_BEST_EQ_SETTINGS                                         0xb9\n#define ixD3F1_PCIE_LC_FORCE_EQ_REQ_COEFF                                       0xba\n#define ixD3F1_PCIE_LC_STATE0                                                   0xa5\n#define ixD3F1_PCIE_LC_STATE1                                                   0xa6\n#define ixD3F1_PCIE_LC_STATE2                                                   0xa7\n#define ixD3F1_PCIE_LC_STATE3                                                   0xa8\n#define ixD3F1_PCIE_LC_STATE4                                                   0xa9\n#define ixD3F1_PCIE_LC_STATE5                                                   0xaa\n#define ixD3F1_PCIEP_STRAP_LC                                                   0xc0\n#define ixD3F1_PCIEP_STRAP_MISC                                                 0xc1\n#define ixD3F1_PCIEP_BCH_ECC_CNTL                                               0xd0\n#define ixD3F1_PCIEP_HPGI_PRIVATE                                               0xd2\n#define ixD3F1_PCIEP_HPGI                                                       0xda\n#define ixD3F1_VENDOR_ID                                                        0x7000000\n#define ixD3F1_DEVICE_ID                                                        0x7000000\n#define ixD3F1_COMMAND                                                          0x7000001\n#define ixD3F1_STATUS                                                           0x7000001\n#define ixD3F1_REVISION_ID                                                      0x7000002\n#define ixD3F1_PROG_INTERFACE                                                   0x7000002\n#define ixD3F1_SUB_CLASS                                                        0x7000002\n#define ixD3F1_BASE_CLASS                                                       0x7000002\n#define ixD3F1_CACHE_LINE                                                       0x7000003\n#define ixD3F1_LATENCY                                                          0x7000003\n#define ixD3F1_HEADER                                                           0x7000003\n#define ixD3F1_BIST                                                             0x7000003\n#define ixD3F1_SUB_BUS_NUMBER_LATENCY                                           0x7000006\n#define ixD3F1_IO_BASE_LIMIT                                                    0x7000007\n#define ixD3F1_SECONDARY_STATUS                                                 0x7000007\n#define ixD3F1_MEM_BASE_LIMIT                                                   0x7000008\n#define ixD3F1_PREF_BASE_LIMIT                                                  0x7000009\n#define ixD3F1_PREF_BASE_UPPER                                                  0x700000a\n#define ixD3F1_PREF_LIMIT_UPPER                                                 0x700000b\n#define ixD3F1_IO_BASE_LIMIT_HI                                                 0x700000c\n#define ixD3F1_IRQ_BRIDGE_CNTL                                                  0x700000f\n#define ixD3F1_CAP_PTR                                                          0x700000d\n#define ixD3F1_INTERRUPT_LINE                                                   0x700000f\n#define ixD3F1_INTERRUPT_PIN                                                    0x700000f\n#define ixD3F1_EXT_BRIDGE_CNTL                                                  0x7000010\n#define ixD3F1_PMI_CAP_LIST                                                     0x7000014\n#define ixD3F1_PMI_CAP                                                          0x7000014\n#define ixD3F1_PMI_STATUS_CNTL                                                  0x7000015\n#define ixD3F1_PCIE_CAP_LIST                                                    0x7000016\n#define ixD3F1_PCIE_CAP                                                         0x7000016\n#define ixD3F1_DEVICE_CAP                                                       0x7000017\n#define ixD3F1_DEVICE_CNTL                                                      0x7000018\n#define ixD3F1_DEVICE_STATUS                                                    0x7000018\n#define ixD3F1_LINK_CAP                                                         0x7000019\n#define ixD3F1_LINK_CNTL                                                        0x700001a\n#define ixD3F1_LINK_STATUS                                                      0x700001a\n#define ixD3F1_SLOT_CAP                                                         0x700001b\n#define ixD3F1_SLOT_CNTL                                                        0x700001c\n#define ixD3F1_SLOT_STATUS                                                      0x700001c\n#define ixD3F1_ROOT_CNTL                                                        0x700001d\n#define ixD3F1_ROOT_CAP                                                         0x700001d\n#define ixD3F1_ROOT_STATUS                                                      0x700001e\n#define ixD3F1_DEVICE_CAP2                                                      0x700001f\n#define ixD3F1_DEVICE_CNTL2                                                     0x7000020\n#define ixD3F1_DEVICE_STATUS2                                                   0x7000020\n#define ixD3F1_LINK_CAP2                                                        0x7000021\n#define ixD3F1_LINK_CNTL2                                                       0x7000022\n#define ixD3F1_LINK_STATUS2                                                     0x7000022\n#define ixD3F1_SLOT_CAP2                                                        0x7000023\n#define ixD3F1_SLOT_CNTL2                                                       0x7000024\n#define ixD3F1_SLOT_STATUS2                                                     0x7000024\n#define ixD3F1_MSI_CAP_LIST                                                     0x7000028\n#define ixD3F1_MSI_MSG_CNTL                                                     0x7000028\n#define ixD3F1_MSI_MSG_ADDR_LO                                                  0x7000029\n#define ixD3F1_MSI_MSG_ADDR_HI                                                  0x700002a\n#define ixD3F1_MSI_MSG_DATA_64                                                  0x700002b\n#define ixD3F1_MSI_MSG_DATA                                                     0x700002a\n#define ixD3F1_SSID_CAP_LIST                                                    0x7000030\n#define ixD3F1_SSID_CAP                                                         0x7000031\n#define ixD3F1_MSI_MAP_CAP_LIST                                                 0x7000032\n#define ixD3F1_MSI_MAP_CAP                                                      0x7000032\n#define ixD3F1_MSI_MAP_ADDR_LO                                                  0x7000033\n#define ixD3F1_MSI_MAP_ADDR_HI                                                  0x7000034\n#define ixD3F1_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                0x7000040\n#define ixD3F1_PCIE_VENDOR_SPECIFIC_HDR                                         0x7000041\n#define ixD3F1_PCIE_VENDOR_SPECIFIC1                                            0x7000042\n#define ixD3F1_PCIE_VENDOR_SPECIFIC2                                            0x7000043\n#define ixD3F1_PCIE_VC_ENH_CAP_LIST                                             0x7000044\n#define ixD3F1_PCIE_PORT_VC_CAP_REG1                                            0x7000045\n#define ixD3F1_PCIE_PORT_VC_CAP_REG2                                            0x7000046\n#define ixD3F1_PCIE_PORT_VC_CNTL                                                0x7000047\n#define ixD3F1_PCIE_PORT_VC_STATUS                                              0x7000047\n#define ixD3F1_PCIE_VC0_RESOURCE_CAP                                            0x7000048\n#define ixD3F1_PCIE_VC0_RESOURCE_CNTL                                           0x7000049\n#define ixD3F1_PCIE_VC0_RESOURCE_STATUS                                         0x700004a\n#define ixD3F1_PCIE_VC1_RESOURCE_CAP                                            0x700004b\n#define ixD3F1_PCIE_VC1_RESOURCE_CNTL                                           0x700004c\n#define ixD3F1_PCIE_VC1_RESOURCE_STATUS                                         0x700004d\n#define ixD3F1_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                 0x7000050\n#define ixD3F1_PCIE_DEV_SERIAL_NUM_DW1                                          0x7000051\n#define ixD3F1_PCIE_DEV_SERIAL_NUM_DW2                                          0x7000052\n#define ixD3F1_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                    0x7000054\n#define ixD3F1_PCIE_UNCORR_ERR_STATUS                                           0x7000055\n#define ixD3F1_PCIE_UNCORR_ERR_MASK                                             0x7000056\n#define ixD3F1_PCIE_UNCORR_ERR_SEVERITY                                         0x7000057\n#define ixD3F1_PCIE_CORR_ERR_STATUS                                             0x7000058\n#define ixD3F1_PCIE_CORR_ERR_MASK                                               0x7000059\n#define ixD3F1_PCIE_ADV_ERR_CAP_CNTL                                            0x700005a\n#define ixD3F1_PCIE_HDR_LOG0                                                    0x700005b\n#define ixD3F1_PCIE_HDR_LOG1                                                    0x700005c\n#define ixD3F1_PCIE_HDR_LOG2                                                    0x700005d\n#define ixD3F1_PCIE_HDR_LOG3                                                    0x700005e\n#define ixD3F1_PCIE_ROOT_ERR_CMD                                                0x700005f\n#define ixD3F1_PCIE_ROOT_ERR_STATUS                                             0x7000060\n#define ixD3F1_PCIE_ERR_SRC_ID                                                  0x7000061\n#define ixD3F1_PCIE_TLP_PREFIX_LOG0                                             0x7000062\n#define ixD3F1_PCIE_TLP_PREFIX_LOG1                                             0x7000063\n#define ixD3F1_PCIE_TLP_PREFIX_LOG2                                             0x7000064\n#define ixD3F1_PCIE_TLP_PREFIX_LOG3                                             0x7000065\n#define ixD3F1_PCIE_SECONDARY_ENH_CAP_LIST                                      0x700009c\n#define ixD3F1_PCIE_LINK_CNTL3                                                  0x700009d\n#define ixD3F1_PCIE_LANE_ERROR_STATUS                                           0x700009e\n#define ixD3F1_PCIE_LANE_0_EQUALIZATION_CNTL                                    0x700009f\n#define ixD3F1_PCIE_LANE_1_EQUALIZATION_CNTL                                    0x700009f\n#define ixD3F1_PCIE_LANE_2_EQUALIZATION_CNTL                                    0x70000a0\n#define ixD3F1_PCIE_LANE_3_EQUALIZATION_CNTL                                    0x70000a0\n#define ixD3F1_PCIE_LANE_4_EQUALIZATION_CNTL                                    0x70000a1\n#define ixD3F1_PCIE_LANE_5_EQUALIZATION_CNTL                                    0x70000a1\n#define ixD3F1_PCIE_LANE_6_EQUALIZATION_CNTL                                    0x70000a2\n#define ixD3F1_PCIE_LANE_7_EQUALIZATION_CNTL                                    0x70000a2\n#define ixD3F1_PCIE_LANE_8_EQUALIZATION_CNTL                                    0x70000a3\n#define ixD3F1_PCIE_LANE_9_EQUALIZATION_CNTL                                    0x70000a3\n#define ixD3F1_PCIE_LANE_10_EQUALIZATION_CNTL                                   0x70000a4\n#define ixD3F1_PCIE_LANE_11_EQUALIZATION_CNTL                                   0x70000a4\n#define ixD3F1_PCIE_LANE_12_EQUALIZATION_CNTL                                   0x70000a5\n#define ixD3F1_PCIE_LANE_13_EQUALIZATION_CNTL                                   0x70000a5\n#define ixD3F1_PCIE_LANE_14_EQUALIZATION_CNTL                                   0x70000a6\n#define ixD3F1_PCIE_LANE_15_EQUALIZATION_CNTL                                   0x70000a6\n#define ixD3F1_PCIE_ACS_ENH_CAP_LIST                                            0x70000a8\n#define ixD3F1_PCIE_ACS_CAP                                                     0x70000a9\n#define ixD3F1_PCIE_ACS_CNTL                                                    0x70000a9\n#define ixD3F1_PCIE_MC_ENH_CAP_LIST                                             0x70000bc\n#define ixD3F1_PCIE_MC_CAP                                                      0x70000bd\n#define ixD3F1_PCIE_MC_CNTL                                                     0x70000bd\n#define ixD3F1_PCIE_MC_ADDR0                                                    0x70000be\n#define ixD3F1_PCIE_MC_ADDR1                                                    0x70000bf\n#define ixD3F1_PCIE_MC_RCV0                                                     0x70000c0\n#define ixD3F1_PCIE_MC_RCV1                                                     0x70000c1\n#define ixD3F1_PCIE_MC_BLOCK_ALL0                                               0x70000c2\n#define ixD3F1_PCIE_MC_BLOCK_ALL1                                               0x70000c3\n#define ixD3F1_PCIE_MC_BLOCK_UNTRANSLATED_0                                     0x70000c4\n#define ixD3F1_PCIE_MC_BLOCK_UNTRANSLATED_1                                     0x70000c5\n#define ixD3F1_PCIE_MC_OVERLAY_BAR0                                             0x70000c6\n#define ixD3F1_PCIE_MC_OVERLAY_BAR1                                             0x70000c7\n#define ixD3F2_PCIE_PORT_INDEX                                                  0x8000038\n#define ixD3F2_PCIE_PORT_DATA                                                   0x8000039\n#define ixD3F2_PCIEP_RESERVED                                                   0x0\n#define ixD3F2_PCIEP_SCRATCH                                                    0x1\n#define ixD3F2_PCIEP_HW_DEBUG                                                   0x2\n#define ixD3F2_PCIEP_PORT_CNTL                                                  0x10\n#define ixD3F2_PCIE_TX_CNTL                                                     0x20\n#define ixD3F2_PCIE_TX_REQUESTER_ID                                             0x21\n#define ixD3F2_PCIE_TX_VENDOR_SPECIFIC                                          0x22\n#define ixD3F2_PCIE_TX_REQUEST_NUM_CNTL                                         0x23\n#define ixD3F2_PCIE_TX_SEQ                                                      0x24\n#define ixD3F2_PCIE_TX_REPLAY                                                   0x25\n#define ixD3F2_PCIE_TX_ACK_LATENCY_LIMIT                                        0x26\n#define ixD3F2_PCIE_TX_CREDITS_ADVT_P                                           0x30\n#define ixD3F2_PCIE_TX_CREDITS_ADVT_NP                                          0x31\n#define ixD3F2_PCIE_TX_CREDITS_ADVT_CPL                                         0x32\n#define ixD3F2_PCIE_TX_CREDITS_INIT_P                                           0x33\n#define ixD3F2_PCIE_TX_CREDITS_INIT_NP                                          0x34\n#define ixD3F2_PCIE_TX_CREDITS_INIT_CPL                                         0x35\n#define ixD3F2_PCIE_TX_CREDITS_STATUS                                           0x36\n#define ixD3F2_PCIE_TX_CREDITS_FCU_THRESHOLD                                    0x37\n#define ixD3F2_PCIE_P_PORT_LANE_STATUS                                          0x50\n#define ixD3F2_PCIE_FC_P                                                        0x60\n#define ixD3F2_PCIE_FC_NP                                                       0x61\n#define ixD3F2_PCIE_FC_CPL                                                      0x62\n#define ixD3F2_PCIE_ERR_CNTL                                                    0x6a\n#define ixD3F2_PCIE_RX_CNTL                                                     0x70\n#define ixD3F2_PCIE_RX_EXPECTED_SEQNUM                                          0x71\n#define ixD3F2_PCIE_RX_VENDOR_SPECIFIC                                          0x72\n#define ixD3F2_PCIE_RX_CNTL3                                                    0x74\n#define ixD3F2_PCIE_RX_CREDITS_ALLOCATED_P                                      0x80\n#define ixD3F2_PCIE_RX_CREDITS_ALLOCATED_NP                                     0x81\n#define ixD3F2_PCIE_RX_CREDITS_ALLOCATED_CPL                                    0x82\n#define ixD3F2_PCIEP_ERROR_INJECT_PHYSICAL                                      0x83\n#define ixD3F2_PCIEP_ERROR_INJECT_TRANSACTION                                   0x84\n#define ixD3F2_PCIE_LC_CNTL                                                     0xa0\n#define ixD3F2_PCIE_LC_CNTL2                                                    0xb1\n#define ixD3F2_PCIE_LC_CNTL3                                                    0xb5\n#define ixD3F2_PCIE_LC_CNTL4                                                    0xb6\n#define ixD3F2_PCIE_LC_CNTL5                                                    0xb7\n#define ixD3F2_PCIE_LC_CNTL6                                                    0xbb\n#define ixD3F2_PCIE_LC_BW_CHANGE_CNTL                                           0xb2\n#define ixD3F2_PCIE_LC_TRAINING_CNTL                                            0xa1\n#define ixD3F2_PCIE_LC_LINK_WIDTH_CNTL                                          0xa2\n#define ixD3F2_PCIE_LC_N_FTS_CNTL                                               0xa3\n#define ixD3F2_PCIE_LC_SPEED_CNTL                                               0xa4\n#define ixD3F2_PCIE_LC_CDR_CNTL                                                 0xb3\n#define ixD3F2_PCIE_LC_LANE_CNTL                                                0xb4\n#define ixD3F2_PCIE_LC_FORCE_COEFF                                              0xb8\n#define ixD3F2_PCIE_LC_BEST_EQ_SETTINGS                                         0xb9\n#define ixD3F2_PCIE_LC_FORCE_EQ_REQ_COEFF                                       0xba\n#define ixD3F2_PCIE_LC_STATE0                                                   0xa5\n#define ixD3F2_PCIE_LC_STATE1                                                   0xa6\n#define ixD3F2_PCIE_LC_STATE2                                                   0xa7\n#define ixD3F2_PCIE_LC_STATE3                                                   0xa8\n#define ixD3F2_PCIE_LC_STATE4                                                   0xa9\n#define ixD3F2_PCIE_LC_STATE5                                                   0xaa\n#define ixD3F2_PCIEP_STRAP_LC                                                   0xc0\n#define ixD3F2_PCIEP_STRAP_MISC                                                 0xc1\n#define ixD3F2_PCIEP_BCH_ECC_CNTL                                               0xd0\n#define ixD3F2_PCIEP_HPGI_PRIVATE                                               0xd2\n#define ixD3F2_PCIEP_HPGI                                                       0xda\n#define ixD3F2_VENDOR_ID                                                        0x8000000\n#define ixD3F2_DEVICE_ID                                                        0x8000000\n#define ixD3F2_COMMAND                                                          0x8000001\n#define ixD3F2_STATUS                                                           0x8000001\n#define ixD3F2_REVISION_ID                                                      0x8000002\n#define ixD3F2_PROG_INTERFACE                                                   0x8000002\n#define ixD3F2_SUB_CLASS                                                        0x8000002\n#define ixD3F2_BASE_CLASS                                                       0x8000002\n#define ixD3F2_CACHE_LINE                                                       0x8000003\n#define ixD3F2_LATENCY                                                          0x8000003\n#define ixD3F2_HEADER                                                           0x8000003\n#define ixD3F2_BIST                                                             0x8000003\n#define ixD3F2_SUB_BUS_NUMBER_LATENCY                                           0x8000006\n#define ixD3F2_IO_BASE_LIMIT                                                    0x8000007\n#define ixD3F2_SECONDARY_STATUS                                                 0x8000007\n#define ixD3F2_MEM_BASE_LIMIT                                                   0x8000008\n#define ixD3F2_PREF_BASE_LIMIT                                                  0x8000009\n#define ixD3F2_PREF_BASE_UPPER                                                  0x800000a\n#define ixD3F2_PREF_LIMIT_UPPER                                                 0x800000b\n#define ixD3F2_IO_BASE_LIMIT_HI                                                 0x800000c\n#define ixD3F2_IRQ_BRIDGE_CNTL                                                  0x800000f\n#define ixD3F2_CAP_PTR                                                          0x800000d\n#define ixD3F2_INTERRUPT_LINE                                                   0x800000f\n#define ixD3F2_INTERRUPT_PIN                                                    0x800000f\n#define ixD3F2_EXT_BRIDGE_CNTL                                                  0x8000010\n#define ixD3F2_PMI_CAP_LIST                                                     0x8000014\n#define ixD3F2_PMI_CAP                                                          0x8000014\n#define ixD3F2_PMI_STATUS_CNTL                                                  0x8000015\n#define ixD3F2_PCIE_CAP_LIST                                                    0x8000016\n#define ixD3F2_PCIE_CAP                                                         0x8000016\n#define ixD3F2_DEVICE_CAP                                                       0x8000017\n#define ixD3F2_DEVICE_CNTL                                                      0x8000018\n#define ixD3F2_DEVICE_STATUS                                                    0x8000018\n#define ixD3F2_LINK_CAP                                                         0x8000019\n#define ixD3F2_LINK_CNTL                                                        0x800001a\n#define ixD3F2_LINK_STATUS                                                      0x800001a\n#define ixD3F2_SLOT_CAP                                                         0x800001b\n#define ixD3F2_SLOT_CNTL                                                        0x800001c\n#define ixD3F2_SLOT_STATUS                                                      0x800001c\n#define ixD3F2_ROOT_CNTL                                                        0x800001d\n#define ixD3F2_ROOT_CAP                                                         0x800001d\n#define ixD3F2_ROOT_STATUS                                                      0x800001e\n#define ixD3F2_DEVICE_CAP2                                                      0x800001f\n#define ixD3F2_DEVICE_CNTL2                                                     0x8000020\n#define ixD3F2_DEVICE_STATUS2                                                   0x8000020\n#define ixD3F2_LINK_CAP2                                                        0x8000021\n#define ixD3F2_LINK_CNTL2                                                       0x8000022\n#define ixD3F2_LINK_STATUS2                                                     0x8000022\n#define ixD3F2_SLOT_CAP2                                                        0x8000023\n#define ixD3F2_SLOT_CNTL2                                                       0x8000024\n#define ixD3F2_SLOT_STATUS2                                                     0x8000024\n#define ixD3F2_MSI_CAP_LIST                                                     0x8000028\n#define ixD3F2_MSI_MSG_CNTL                                                     0x8000028\n#define ixD3F2_MSI_MSG_ADDR_LO                                                  0x8000029\n#define ixD3F2_MSI_MSG_ADDR_HI                                                  0x800002a\n#define ixD3F2_MSI_MSG_DATA_64                                                  0x800002b\n#define ixD3F2_MSI_MSG_DATA                                                     0x800002a\n#define ixD3F2_SSID_CAP_LIST                                                    0x8000030\n#define ixD3F2_SSID_CAP                                                         0x8000031\n#define ixD3F2_MSI_MAP_CAP_LIST                                                 0x8000032\n#define ixD3F2_MSI_MAP_CAP                                                      0x8000032\n#define ixD3F2_MSI_MAP_ADDR_LO                                                  0x8000033\n#define ixD3F2_MSI_MAP_ADDR_HI                                                  0x8000034\n#define ixD3F2_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                0x8000040\n#define ixD3F2_PCIE_VENDOR_SPECIFIC_HDR                                         0x8000041\n#define ixD3F2_PCIE_VENDOR_SPECIFIC1                                            0x8000042\n#define ixD3F2_PCIE_VENDOR_SPECIFIC2                                            0x8000043\n#define ixD3F2_PCIE_VC_ENH_CAP_LIST                                             0x8000044\n#define ixD3F2_PCIE_PORT_VC_CAP_REG1                                            0x8000045\n#define ixD3F2_PCIE_PORT_VC_CAP_REG2                                            0x8000046\n#define ixD3F2_PCIE_PORT_VC_CNTL                                                0x8000047\n#define ixD3F2_PCIE_PORT_VC_STATUS                                              0x8000047\n#define ixD3F2_PCIE_VC0_RESOURCE_CAP                                            0x8000048\n#define ixD3F2_PCIE_VC0_RESOURCE_CNTL                                           0x8000049\n#define ixD3F2_PCIE_VC0_RESOURCE_STATUS                                         0x800004a\n#define ixD3F2_PCIE_VC1_RESOURCE_CAP                                            0x800004b\n#define ixD3F2_PCIE_VC1_RESOURCE_CNTL                                           0x800004c\n#define ixD3F2_PCIE_VC1_RESOURCE_STATUS                                         0x800004d\n#define ixD3F2_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                 0x8000050\n#define ixD3F2_PCIE_DEV_SERIAL_NUM_DW1                                          0x8000051\n#define ixD3F2_PCIE_DEV_SERIAL_NUM_DW2                                          0x8000052\n#define ixD3F2_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                    0x8000054\n#define ixD3F2_PCIE_UNCORR_ERR_STATUS                                           0x8000055\n#define ixD3F2_PCIE_UNCORR_ERR_MASK                                             0x8000056\n#define ixD3F2_PCIE_UNCORR_ERR_SEVERITY                                         0x8000057\n#define ixD3F2_PCIE_CORR_ERR_STATUS                                             0x8000058\n#define ixD3F2_PCIE_CORR_ERR_MASK                                               0x8000059\n#define ixD3F2_PCIE_ADV_ERR_CAP_CNTL                                            0x800005a\n#define ixD3F2_PCIE_HDR_LOG0                                                    0x800005b\n#define ixD3F2_PCIE_HDR_LOG1                                                    0x800005c\n#define ixD3F2_PCIE_HDR_LOG2                                                    0x800005d\n#define ixD3F2_PCIE_HDR_LOG3                                                    0x800005e\n#define ixD3F2_PCIE_ROOT_ERR_CMD                                                0x800005f\n#define ixD3F2_PCIE_ROOT_ERR_STATUS                                             0x8000060\n#define ixD3F2_PCIE_ERR_SRC_ID                                                  0x8000061\n#define ixD3F2_PCIE_TLP_PREFIX_LOG0                                             0x8000062\n#define ixD3F2_PCIE_TLP_PREFIX_LOG1                                             0x8000063\n#define ixD3F2_PCIE_TLP_PREFIX_LOG2                                             0x8000064\n#define ixD3F2_PCIE_TLP_PREFIX_LOG3                                             0x8000065\n#define ixD3F2_PCIE_SECONDARY_ENH_CAP_LIST                                      0x800009c\n#define ixD3F2_PCIE_LINK_CNTL3                                                  0x800009d\n#define ixD3F2_PCIE_LANE_ERROR_STATUS                                           0x800009e\n#define ixD3F2_PCIE_LANE_0_EQUALIZATION_CNTL                                    0x800009f\n#define ixD3F2_PCIE_LANE_1_EQUALIZATION_CNTL                                    0x800009f\n#define ixD3F2_PCIE_LANE_2_EQUALIZATION_CNTL                                    0x80000a0\n#define ixD3F2_PCIE_LANE_3_EQUALIZATION_CNTL                                    0x80000a0\n#define ixD3F2_PCIE_LANE_4_EQUALIZATION_CNTL                                    0x80000a1\n#define ixD3F2_PCIE_LANE_5_EQUALIZATION_CNTL                                    0x80000a1\n#define ixD3F2_PCIE_LANE_6_EQUALIZATION_CNTL                                    0x80000a2\n#define ixD3F2_PCIE_LANE_7_EQUALIZATION_CNTL                                    0x80000a2\n#define ixD3F2_PCIE_LANE_8_EQUALIZATION_CNTL                                    0x80000a3\n#define ixD3F2_PCIE_LANE_9_EQUALIZATION_CNTL                                    0x80000a3\n#define ixD3F2_PCIE_LANE_10_EQUALIZATION_CNTL                                   0x80000a4\n#define ixD3F2_PCIE_LANE_11_EQUALIZATION_CNTL                                   0x80000a4\n#define ixD3F2_PCIE_LANE_12_EQUALIZATION_CNTL                                   0x80000a5\n#define ixD3F2_PCIE_LANE_13_EQUALIZATION_CNTL                                   0x80000a5\n#define ixD3F2_PCIE_LANE_14_EQUALIZATION_CNTL                                   0x80000a6\n#define ixD3F2_PCIE_LANE_15_EQUALIZATION_CNTL                                   0x80000a6\n#define ixD3F2_PCIE_ACS_ENH_CAP_LIST                                            0x80000a8\n#define ixD3F2_PCIE_ACS_CAP                                                     0x80000a9\n#define ixD3F2_PCIE_ACS_CNTL                                                    0x80000a9\n#define ixD3F2_PCIE_MC_ENH_CAP_LIST                                             0x80000bc\n#define ixD3F2_PCIE_MC_CAP                                                      0x80000bd\n#define ixD3F2_PCIE_MC_CNTL                                                     0x80000bd\n#define ixD3F2_PCIE_MC_ADDR0                                                    0x80000be\n#define ixD3F2_PCIE_MC_ADDR1                                                    0x80000bf\n#define ixD3F2_PCIE_MC_RCV0                                                     0x80000c0\n#define ixD3F2_PCIE_MC_RCV1                                                     0x80000c1\n#define ixD3F2_PCIE_MC_BLOCK_ALL0                                               0x80000c2\n#define ixD3F2_PCIE_MC_BLOCK_ALL1                                               0x80000c3\n#define ixD3F2_PCIE_MC_BLOCK_UNTRANSLATED_0                                     0x80000c4\n#define ixD3F2_PCIE_MC_BLOCK_UNTRANSLATED_1                                     0x80000c5\n#define ixD3F2_PCIE_MC_OVERLAY_BAR0                                             0x80000c6\n#define ixD3F2_PCIE_MC_OVERLAY_BAR1                                             0x80000c7\n#define ixD3F3_PCIE_PORT_INDEX                                                  0x9000038\n#define ixD3F3_PCIE_PORT_DATA                                                   0x9000039\n#define ixD3F3_PCIEP_RESERVED                                                   0x0\n#define ixD3F3_PCIEP_SCRATCH                                                    0x1\n#define ixD3F3_PCIEP_HW_DEBUG                                                   0x2\n#define ixD3F3_PCIEP_PORT_CNTL                                                  0x10\n#define ixD3F3_PCIE_TX_CNTL                                                     0x20\n#define ixD3F3_PCIE_TX_REQUESTER_ID                                             0x21\n#define ixD3F3_PCIE_TX_VENDOR_SPECIFIC                                          0x22\n#define ixD3F3_PCIE_TX_REQUEST_NUM_CNTL                                         0x23\n#define ixD3F3_PCIE_TX_SEQ                                                      0x24\n#define ixD3F3_PCIE_TX_REPLAY                                                   0x25\n#define ixD3F3_PCIE_TX_ACK_LATENCY_LIMIT                                        0x26\n#define ixD3F3_PCIE_TX_CREDITS_ADVT_P                                           0x30\n#define ixD3F3_PCIE_TX_CREDITS_ADVT_NP                                          0x31\n#define ixD3F3_PCIE_TX_CREDITS_ADVT_CPL                                         0x32\n#define ixD3F3_PCIE_TX_CREDITS_INIT_P                                           0x33\n#define ixD3F3_PCIE_TX_CREDITS_INIT_NP                                          0x34\n#define ixD3F3_PCIE_TX_CREDITS_INIT_CPL                                         0x35\n#define ixD3F3_PCIE_TX_CREDITS_STATUS                                           0x36\n#define ixD3F3_PCIE_TX_CREDITS_FCU_THRESHOLD                                    0x37\n#define ixD3F3_PCIE_P_PORT_LANE_STATUS                                          0x50\n#define ixD3F3_PCIE_FC_P                                                        0x60\n#define ixD3F3_PCIE_FC_NP                                                       0x61\n#define ixD3F3_PCIE_FC_CPL                                                      0x62\n#define ixD3F3_PCIE_ERR_CNTL                                                    0x6a\n#define ixD3F3_PCIE_RX_CNTL                                                     0x70\n#define ixD3F3_PCIE_RX_EXPECTED_SEQNUM                                          0x71\n#define ixD3F3_PCIE_RX_VENDOR_SPECIFIC                                          0x72\n#define ixD3F3_PCIE_RX_CNTL3                                                    0x74\n#define ixD3F3_PCIE_RX_CREDITS_ALLOCATED_P                                      0x80\n#define ixD3F3_PCIE_RX_CREDITS_ALLOCATED_NP                                     0x81\n#define ixD3F3_PCIE_RX_CREDITS_ALLOCATED_CPL                                    0x82\n#define ixD3F3_PCIEP_ERROR_INJECT_PHYSICAL                                      0x83\n#define ixD3F3_PCIEP_ERROR_INJECT_TRANSACTION                                   0x84\n#define ixD3F3_PCIE_LC_CNTL                                                     0xa0\n#define ixD3F3_PCIE_LC_CNTL2                                                    0xb1\n#define ixD3F3_PCIE_LC_CNTL3                                                    0xb5\n#define ixD3F3_PCIE_LC_CNTL4                                                    0xb6\n#define ixD3F3_PCIE_LC_CNTL5                                                    0xb7\n#define ixD3F3_PCIE_LC_CNTL6                                                    0xbb\n#define ixD3F3_PCIE_LC_BW_CHANGE_CNTL                                           0xb2\n#define ixD3F3_PCIE_LC_TRAINING_CNTL                                            0xa1\n#define ixD3F3_PCIE_LC_LINK_WIDTH_CNTL                                          0xa2\n#define ixD3F3_PCIE_LC_N_FTS_CNTL                                               0xa3\n#define ixD3F3_PCIE_LC_SPEED_CNTL                                               0xa4\n#define ixD3F3_PCIE_LC_CDR_CNTL                                                 0xb3\n#define ixD3F3_PCIE_LC_LANE_CNTL                                                0xb4\n#define ixD3F3_PCIE_LC_FORCE_COEFF                                              0xb8\n#define ixD3F3_PCIE_LC_BEST_EQ_SETTINGS                                         0xb9\n#define ixD3F3_PCIE_LC_FORCE_EQ_REQ_COEFF                                       0xba\n#define ixD3F3_PCIE_LC_STATE0                                                   0xa5\n#define ixD3F3_PCIE_LC_STATE1                                                   0xa6\n#define ixD3F3_PCIE_LC_STATE2                                                   0xa7\n#define ixD3F3_PCIE_LC_STATE3                                                   0xa8\n#define ixD3F3_PCIE_LC_STATE4                                                   0xa9\n#define ixD3F3_PCIE_LC_STATE5                                                   0xaa\n#define ixD3F3_PCIEP_STRAP_LC                                                   0xc0\n#define ixD3F3_PCIEP_STRAP_MISC                                                 0xc1\n#define ixD3F3_PCIEP_BCH_ECC_CNTL                                               0xd0\n#define ixD3F3_PCIEP_HPGI_PRIVATE                                               0xd2\n#define ixD3F3_PCIEP_HPGI                                                       0xda\n#define ixD3F3_VENDOR_ID                                                        0x9000000\n#define ixD3F3_DEVICE_ID                                                        0x9000000\n#define ixD3F3_COMMAND                                                          0x9000001\n#define ixD3F3_STATUS                                                           0x9000001\n#define ixD3F3_REVISION_ID                                                      0x9000002\n#define ixD3F3_PROG_INTERFACE                                                   0x9000002\n#define ixD3F3_SUB_CLASS                                                        0x9000002\n#define ixD3F3_BASE_CLASS                                                       0x9000002\n#define ixD3F3_CACHE_LINE                                                       0x9000003\n#define ixD3F3_LATENCY                                                          0x9000003\n#define ixD3F3_HEADER                                                           0x9000003\n#define ixD3F3_BIST                                                             0x9000003\n#define ixD3F3_SUB_BUS_NUMBER_LATENCY                                           0x9000006\n#define ixD3F3_IO_BASE_LIMIT                                                    0x9000007\n#define ixD3F3_SECONDARY_STATUS                                                 0x9000007\n#define ixD3F3_MEM_BASE_LIMIT                                                   0x9000008\n#define ixD3F3_PREF_BASE_LIMIT                                                  0x9000009\n#define ixD3F3_PREF_BASE_UPPER                                                  0x900000a\n#define ixD3F3_PREF_LIMIT_UPPER                                                 0x900000b\n#define ixD3F3_IO_BASE_LIMIT_HI                                                 0x900000c\n#define ixD3F3_IRQ_BRIDGE_CNTL                                                  0x900000f\n#define ixD3F3_CAP_PTR                                                          0x900000d\n#define ixD3F3_INTERRUPT_LINE                                                   0x900000f\n#define ixD3F3_INTERRUPT_PIN                                                    0x900000f\n#define ixD3F3_EXT_BRIDGE_CNTL                                                  0x9000010\n#define ixD3F3_PMI_CAP_LIST                                                     0x9000014\n#define ixD3F3_PMI_CAP                                                          0x9000014\n#define ixD3F3_PMI_STATUS_CNTL                                                  0x9000015\n#define ixD3F3_PCIE_CAP_LIST                                                    0x9000016\n#define ixD3F3_PCIE_CAP                                                         0x9000016\n#define ixD3F3_DEVICE_CAP                                                       0x9000017\n#define ixD3F3_DEVICE_CNTL                                                      0x9000018\n#define ixD3F3_DEVICE_STATUS                                                    0x9000018\n#define ixD3F3_LINK_CAP                                                         0x9000019\n#define ixD3F3_LINK_CNTL                                                        0x900001a\n#define ixD3F3_LINK_STATUS                                                      0x900001a\n#define ixD3F3_SLOT_CAP                                                         0x900001b\n#define ixD3F3_SLOT_CNTL                                                        0x900001c\n#define ixD3F3_SLOT_STATUS                                                      0x900001c\n#define ixD3F3_ROOT_CNTL                                                        0x900001d\n#define ixD3F3_ROOT_CAP                                                         0x900001d\n#define ixD3F3_ROOT_STATUS                                                      0x900001e\n#define ixD3F3_DEVICE_CAP2                                                      0x900001f\n#define ixD3F3_DEVICE_CNTL2                                                     0x9000020\n#define ixD3F3_DEVICE_STATUS2                                                   0x9000020\n#define ixD3F3_LINK_CAP2                                                        0x9000021\n#define ixD3F3_LINK_CNTL2                                                       0x9000022\n#define ixD3F3_LINK_STATUS2                                                     0x9000022\n#define ixD3F3_SLOT_CAP2                                                        0x9000023\n#define ixD3F3_SLOT_CNTL2                                                       0x9000024\n#define ixD3F3_SLOT_STATUS2                                                     0x9000024\n#define ixD3F3_MSI_CAP_LIST                                                     0x9000028\n#define ixD3F3_MSI_MSG_CNTL                                                     0x9000028\n#define ixD3F3_MSI_MSG_ADDR_LO                                                  0x9000029\n#define ixD3F3_MSI_MSG_ADDR_HI                                                  0x900002a\n#define ixD3F3_MSI_MSG_DATA_64                                                  0x900002b\n#define ixD3F3_MSI_MSG_DATA                                                     0x900002a\n#define ixD3F3_SSID_CAP_LIST                                                    0x9000030\n#define ixD3F3_SSID_CAP                                                         0x9000031\n#define ixD3F3_MSI_MAP_CAP_LIST                                                 0x9000032\n#define ixD3F3_MSI_MAP_CAP                                                      0x9000032\n#define ixD3F3_MSI_MAP_ADDR_LO                                                  0x9000033\n#define ixD3F3_MSI_MAP_ADDR_HI                                                  0x9000034\n#define ixD3F3_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                0x9000040\n#define ixD3F3_PCIE_VENDOR_SPECIFIC_HDR                                         0x9000041\n#define ixD3F3_PCIE_VENDOR_SPECIFIC1                                            0x9000042\n#define ixD3F3_PCIE_VENDOR_SPECIFIC2                                            0x9000043\n#define ixD3F3_PCIE_VC_ENH_CAP_LIST                                             0x9000044\n#define ixD3F3_PCIE_PORT_VC_CAP_REG1                                            0x9000045\n#define ixD3F3_PCIE_PORT_VC_CAP_REG2                                            0x9000046\n#define ixD3F3_PCIE_PORT_VC_CNTL                                                0x9000047\n#define ixD3F3_PCIE_PORT_VC_STATUS                                              0x9000047\n#define ixD3F3_PCIE_VC0_RESOURCE_CAP                                            0x9000048\n#define ixD3F3_PCIE_VC0_RESOURCE_CNTL                                           0x9000049\n#define ixD3F3_PCIE_VC0_RESOURCE_STATUS                                         0x900004a\n#define ixD3F3_PCIE_VC1_RESOURCE_CAP                                            0x900004b\n#define ixD3F3_PCIE_VC1_RESOURCE_CNTL                                           0x900004c\n#define ixD3F3_PCIE_VC1_RESOURCE_STATUS                                         0x900004d\n#define ixD3F3_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                 0x9000050\n#define ixD3F3_PCIE_DEV_SERIAL_NUM_DW1                                          0x9000051\n#define ixD3F3_PCIE_DEV_SERIAL_NUM_DW2                                          0x9000052\n#define ixD3F3_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                    0x9000054\n#define ixD3F3_PCIE_UNCORR_ERR_STATUS                                           0x9000055\n#define ixD3F3_PCIE_UNCORR_ERR_MASK                                             0x9000056\n#define ixD3F3_PCIE_UNCORR_ERR_SEVERITY                                         0x9000057\n#define ixD3F3_PCIE_CORR_ERR_STATUS                                             0x9000058\n#define ixD3F3_PCIE_CORR_ERR_MASK                                               0x9000059\n#define ixD3F3_PCIE_ADV_ERR_CAP_CNTL                                            0x900005a\n#define ixD3F3_PCIE_HDR_LOG0                                                    0x900005b\n#define ixD3F3_PCIE_HDR_LOG1                                                    0x900005c\n#define ixD3F3_PCIE_HDR_LOG2                                                    0x900005d\n#define ixD3F3_PCIE_HDR_LOG3                                                    0x900005e\n#define ixD3F3_PCIE_ROOT_ERR_CMD                                                0x900005f\n#define ixD3F3_PCIE_ROOT_ERR_STATUS                                             0x9000060\n#define ixD3F3_PCIE_ERR_SRC_ID                                                  0x9000061\n#define ixD3F3_PCIE_TLP_PREFIX_LOG0                                             0x9000062\n#define ixD3F3_PCIE_TLP_PREFIX_LOG1                                             0x9000063\n#define ixD3F3_PCIE_TLP_PREFIX_LOG2                                             0x9000064\n#define ixD3F3_PCIE_TLP_PREFIX_LOG3                                             0x9000065\n#define ixD3F3_PCIE_SECONDARY_ENH_CAP_LIST                                      0x900009c\n#define ixD3F3_PCIE_LINK_CNTL3                                                  0x900009d\n#define ixD3F3_PCIE_LANE_ERROR_STATUS                                           0x900009e\n#define ixD3F3_PCIE_LANE_0_EQUALIZATION_CNTL                                    0x900009f\n#define ixD3F3_PCIE_LANE_1_EQUALIZATION_CNTL                                    0x900009f\n#define ixD3F3_PCIE_LANE_2_EQUALIZATION_CNTL                                    0x90000a0\n#define ixD3F3_PCIE_LANE_3_EQUALIZATION_CNTL                                    0x90000a0\n#define ixD3F3_PCIE_LANE_4_EQUALIZATION_CNTL                                    0x90000a1\n#define ixD3F3_PCIE_LANE_5_EQUALIZATION_CNTL                                    0x90000a1\n#define ixD3F3_PCIE_LANE_6_EQUALIZATION_CNTL                                    0x90000a2\n#define ixD3F3_PCIE_LANE_7_EQUALIZATION_CNTL                                    0x90000a2\n#define ixD3F3_PCIE_LANE_8_EQUALIZATION_CNTL                                    0x90000a3\n#define ixD3F3_PCIE_LANE_9_EQUALIZATION_CNTL                                    0x90000a3\n#define ixD3F3_PCIE_LANE_10_EQUALIZATION_CNTL                                   0x90000a4\n#define ixD3F3_PCIE_LANE_11_EQUALIZATION_CNTL                                   0x90000a4\n#define ixD3F3_PCIE_LANE_12_EQUALIZATION_CNTL                                   0x90000a5\n#define ixD3F3_PCIE_LANE_13_EQUALIZATION_CNTL                                   0x90000a5\n#define ixD3F3_PCIE_LANE_14_EQUALIZATION_CNTL                                   0x90000a6\n#define ixD3F3_PCIE_LANE_15_EQUALIZATION_CNTL                                   0x90000a6\n#define ixD3F3_PCIE_ACS_ENH_CAP_LIST                                            0x90000a8\n#define ixD3F3_PCIE_ACS_CAP                                                     0x90000a9\n#define ixD3F3_PCIE_ACS_CNTL                                                    0x90000a9\n#define ixD3F3_PCIE_MC_ENH_CAP_LIST                                             0x90000bc\n#define ixD3F3_PCIE_MC_CAP                                                      0x90000bd\n#define ixD3F3_PCIE_MC_CNTL                                                     0x90000bd\n#define ixD3F3_PCIE_MC_ADDR0                                                    0x90000be\n#define ixD3F3_PCIE_MC_ADDR1                                                    0x90000bf\n#define ixD3F3_PCIE_MC_RCV0                                                     0x90000c0\n#define ixD3F3_PCIE_MC_RCV1                                                     0x90000c1\n#define ixD3F3_PCIE_MC_BLOCK_ALL0                                               0x90000c2\n#define ixD3F3_PCIE_MC_BLOCK_ALL1                                               0x90000c3\n#define ixD3F3_PCIE_MC_BLOCK_UNTRANSLATED_0                                     0x90000c4\n#define ixD3F3_PCIE_MC_BLOCK_UNTRANSLATED_1                                     0x90000c5\n#define ixD3F3_PCIE_MC_OVERLAY_BAR0                                             0x90000c6\n#define ixD3F3_PCIE_MC_OVERLAY_BAR1                                             0x90000c7\n#define ixD3F4_PCIE_PORT_INDEX                                                  0xa000038\n#define ixD3F4_PCIE_PORT_DATA                                                   0xa000039\n#define ixD3F4_PCIEP_RESERVED                                                   0x0\n#define ixD3F4_PCIEP_SCRATCH                                                    0x1\n#define ixD3F4_PCIEP_HW_DEBUG                                                   0x2\n#define ixD3F4_PCIEP_PORT_CNTL                                                  0x10\n#define ixD3F4_PCIE_TX_CNTL                                                     0x20\n#define ixD3F4_PCIE_TX_REQUESTER_ID                                             0x21\n#define ixD3F4_PCIE_TX_VENDOR_SPECIFIC                                          0x22\n#define ixD3F4_PCIE_TX_REQUEST_NUM_CNTL                                         0x23\n#define ixD3F4_PCIE_TX_SEQ                                                      0x24\n#define ixD3F4_PCIE_TX_REPLAY                                                   0x25\n#define ixD3F4_PCIE_TX_ACK_LATENCY_LIMIT                                        0x26\n#define ixD3F4_PCIE_TX_CREDITS_ADVT_P                                           0x30\n#define ixD3F4_PCIE_TX_CREDITS_ADVT_NP                                          0x31\n#define ixD3F4_PCIE_TX_CREDITS_ADVT_CPL                                         0x32\n#define ixD3F4_PCIE_TX_CREDITS_INIT_P                                           0x33\n#define ixD3F4_PCIE_TX_CREDITS_INIT_NP                                          0x34\n#define ixD3F4_PCIE_TX_CREDITS_INIT_CPL                                         0x35\n#define ixD3F4_PCIE_TX_CREDITS_STATUS                                           0x36\n#define ixD3F4_PCIE_TX_CREDITS_FCU_THRESHOLD                                    0x37\n#define ixD3F4_PCIE_P_PORT_LANE_STATUS                                          0x50\n#define ixD3F4_PCIE_FC_P                                                        0x60\n#define ixD3F4_PCIE_FC_NP                                                       0x61\n#define ixD3F4_PCIE_FC_CPL                                                      0x62\n#define ixD3F4_PCIE_ERR_CNTL                                                    0x6a\n#define ixD3F4_PCIE_RX_CNTL                                                     0x70\n#define ixD3F4_PCIE_RX_EXPECTED_SEQNUM                                          0x71\n#define ixD3F4_PCIE_RX_VENDOR_SPECIFIC                                          0x72\n#define ixD3F4_PCIE_RX_CNTL3                                                    0x74\n#define ixD3F4_PCIE_RX_CREDITS_ALLOCATED_P                                      0x80\n#define ixD3F4_PCIE_RX_CREDITS_ALLOCATED_NP                                     0x81\n#define ixD3F4_PCIE_RX_CREDITS_ALLOCATED_CPL                                    0x82\n#define ixD3F4_PCIEP_ERROR_INJECT_PHYSICAL                                      0x83\n#define ixD3F4_PCIEP_ERROR_INJECT_TRANSACTION                                   0x84\n#define ixD3F4_PCIE_LC_CNTL                                                     0xa0\n#define ixD3F4_PCIE_LC_CNTL2                                                    0xb1\n#define ixD3F4_PCIE_LC_CNTL3                                                    0xb5\n#define ixD3F4_PCIE_LC_CNTL4                                                    0xb6\n#define ixD3F4_PCIE_LC_CNTL5                                                    0xb7\n#define ixD3F4_PCIE_LC_CNTL6                                                    0xbb\n#define ixD3F4_PCIE_LC_BW_CHANGE_CNTL                                           0xb2\n#define ixD3F4_PCIE_LC_TRAINING_CNTL                                            0xa1\n#define ixD3F4_PCIE_LC_LINK_WIDTH_CNTL                                          0xa2\n#define ixD3F4_PCIE_LC_N_FTS_CNTL                                               0xa3\n#define ixD3F4_PCIE_LC_SPEED_CNTL                                               0xa4\n#define ixD3F4_PCIE_LC_CDR_CNTL                                                 0xb3\n#define ixD3F4_PCIE_LC_LANE_CNTL                                                0xb4\n#define ixD3F4_PCIE_LC_FORCE_COEFF                                              0xb8\n#define ixD3F4_PCIE_LC_BEST_EQ_SETTINGS                                         0xb9\n#define ixD3F4_PCIE_LC_FORCE_EQ_REQ_COEFF                                       0xba\n#define ixD3F4_PCIE_LC_STATE0                                                   0xa5\n#define ixD3F4_PCIE_LC_STATE1                                                   0xa6\n#define ixD3F4_PCIE_LC_STATE2                                                   0xa7\n#define ixD3F4_PCIE_LC_STATE3                                                   0xa8\n#define ixD3F4_PCIE_LC_STATE4                                                   0xa9\n#define ixD3F4_PCIE_LC_STATE5                                                   0xaa\n#define ixD3F4_PCIEP_STRAP_LC                                                   0xc0\n#define ixD3F4_PCIEP_STRAP_MISC                                                 0xc1\n#define ixD3F4_PCIEP_BCH_ECC_CNTL                                               0xd0\n#define ixD3F4_PCIEP_HPGI_PRIVATE                                               0xd2\n#define ixD3F4_PCIEP_HPGI                                                       0xda\n#define ixD3F4_VENDOR_ID                                                        0xa000000\n#define ixD3F4_DEVICE_ID                                                        0xa000000\n#define ixD3F4_COMMAND                                                          0xa000001\n#define ixD3F4_STATUS                                                           0xa000001\n#define ixD3F4_REVISION_ID                                                      0xa000002\n#define ixD3F4_PROG_INTERFACE                                                   0xa000002\n#define ixD3F4_SUB_CLASS                                                        0xa000002\n#define ixD3F4_BASE_CLASS                                                       0xa000002\n#define ixD3F4_CACHE_LINE                                                       0xa000003\n#define ixD3F4_LATENCY                                                          0xa000003\n#define ixD3F4_HEADER                                                           0xa000003\n#define ixD3F4_BIST                                                             0xa000003\n#define ixD3F4_SUB_BUS_NUMBER_LATENCY                                           0xa000006\n#define ixD3F4_IO_BASE_LIMIT                                                    0xa000007\n#define ixD3F4_SECONDARY_STATUS                                                 0xa000007\n#define ixD3F4_MEM_BASE_LIMIT                                                   0xa000008\n#define ixD3F4_PREF_BASE_LIMIT                                                  0xa000009\n#define ixD3F4_PREF_BASE_UPPER                                                  0xa00000a\n#define ixD3F4_PREF_LIMIT_UPPER                                                 0xa00000b\n#define ixD3F4_IO_BASE_LIMIT_HI                                                 0xa00000c\n#define ixD3F4_IRQ_BRIDGE_CNTL                                                  0xa00000f\n#define ixD3F4_CAP_PTR                                                          0xa00000d\n#define ixD3F4_INTERRUPT_LINE                                                   0xa00000f\n#define ixD3F4_INTERRUPT_PIN                                                    0xa00000f\n#define ixD3F4_EXT_BRIDGE_CNTL                                                  0xa000010\n#define ixD3F4_PMI_CAP_LIST                                                     0xa000014\n#define ixD3F4_PMI_CAP                                                          0xa000014\n#define ixD3F4_PMI_STATUS_CNTL                                                  0xa000015\n#define ixD3F4_PCIE_CAP_LIST                                                    0xa000016\n#define ixD3F4_PCIE_CAP                                                         0xa000016\n#define ixD3F4_DEVICE_CAP                                                       0xa000017\n#define ixD3F4_DEVICE_CNTL                                                      0xa000018\n#define ixD3F4_DEVICE_STATUS                                                    0xa000018\n#define ixD3F4_LINK_CAP                                                         0xa000019\n#define ixD3F4_LINK_CNTL                                                        0xa00001a\n#define ixD3F4_LINK_STATUS                                                      0xa00001a\n#define ixD3F4_SLOT_CAP                                                         0xa00001b\n#define ixD3F4_SLOT_CNTL                                                        0xa00001c\n#define ixD3F4_SLOT_STATUS                                                      0xa00001c\n#define ixD3F4_ROOT_CNTL                                                        0xa00001d\n#define ixD3F4_ROOT_CAP                                                         0xa00001d\n#define ixD3F4_ROOT_STATUS                                                      0xa00001e\n#define ixD3F4_DEVICE_CAP2                                                      0xa00001f\n#define ixD3F4_DEVICE_CNTL2                                                     0xa000020\n#define ixD3F4_DEVICE_STATUS2                                                   0xa000020\n#define ixD3F4_LINK_CAP2                                                        0xa000021\n#define ixD3F4_LINK_CNTL2                                                       0xa000022\n#define ixD3F4_LINK_STATUS2                                                     0xa000022\n#define ixD3F4_SLOT_CAP2                                                        0xa000023\n#define ixD3F4_SLOT_CNTL2                                                       0xa000024\n#define ixD3F4_SLOT_STATUS2                                                     0xa000024\n#define ixD3F4_MSI_CAP_LIST                                                     0xa000028\n#define ixD3F4_MSI_MSG_CNTL                                                     0xa000028\n#define ixD3F4_MSI_MSG_ADDR_LO                                                  0xa000029\n#define ixD3F4_MSI_MSG_ADDR_HI                                                  0xa00002a\n#define ixD3F4_MSI_MSG_DATA_64                                                  0xa00002b\n#define ixD3F4_MSI_MSG_DATA                                                     0xa00002a\n#define ixD3F4_SSID_CAP_LIST                                                    0xa000030\n#define ixD3F4_SSID_CAP                                                         0xa000031\n#define ixD3F4_MSI_MAP_CAP_LIST                                                 0xa000032\n#define ixD3F4_MSI_MAP_CAP                                                      0xa000032\n#define ixD3F4_MSI_MAP_ADDR_LO                                                  0xa000033\n#define ixD3F4_MSI_MAP_ADDR_HI                                                  0xa000034\n#define ixD3F4_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                0xa000040\n#define ixD3F4_PCIE_VENDOR_SPECIFIC_HDR                                         0xa000041\n#define ixD3F4_PCIE_VENDOR_SPECIFIC1                                            0xa000042\n#define ixD3F4_PCIE_VENDOR_SPECIFIC2                                            0xa000043\n#define ixD3F4_PCIE_VC_ENH_CAP_LIST                                             0xa000044\n#define ixD3F4_PCIE_PORT_VC_CAP_REG1                                            0xa000045\n#define ixD3F4_PCIE_PORT_VC_CAP_REG2                                            0xa000046\n#define ixD3F4_PCIE_PORT_VC_CNTL                                                0xa000047\n#define ixD3F4_PCIE_PORT_VC_STATUS                                              0xa000047\n#define ixD3F4_PCIE_VC0_RESOURCE_CAP                                            0xa000048\n#define ixD3F4_PCIE_VC0_RESOURCE_CNTL                                           0xa000049\n#define ixD3F4_PCIE_VC0_RESOURCE_STATUS                                         0xa00004a\n#define ixD3F4_PCIE_VC1_RESOURCE_CAP                                            0xa00004b\n#define ixD3F4_PCIE_VC1_RESOURCE_CNTL                                           0xa00004c\n#define ixD3F4_PCIE_VC1_RESOURCE_STATUS                                         0xa00004d\n#define ixD3F4_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                 0xa000050\n#define ixD3F4_PCIE_DEV_SERIAL_NUM_DW1                                          0xa000051\n#define ixD3F4_PCIE_DEV_SERIAL_NUM_DW2                                          0xa000052\n#define ixD3F4_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                    0xa000054\n#define ixD3F4_PCIE_UNCORR_ERR_STATUS                                           0xa000055\n#define ixD3F4_PCIE_UNCORR_ERR_MASK                                             0xa000056\n#define ixD3F4_PCIE_UNCORR_ERR_SEVERITY                                         0xa000057\n#define ixD3F4_PCIE_CORR_ERR_STATUS                                             0xa000058\n#define ixD3F4_PCIE_CORR_ERR_MASK                                               0xa000059\n#define ixD3F4_PCIE_ADV_ERR_CAP_CNTL                                            0xa00005a\n#define ixD3F4_PCIE_HDR_LOG0                                                    0xa00005b\n#define ixD3F4_PCIE_HDR_LOG1                                                    0xa00005c\n#define ixD3F4_PCIE_HDR_LOG2                                                    0xa00005d\n#define ixD3F4_PCIE_HDR_LOG3                                                    0xa00005e\n#define ixD3F4_PCIE_ROOT_ERR_CMD                                                0xa00005f\n#define ixD3F4_PCIE_ROOT_ERR_STATUS                                             0xa000060\n#define ixD3F4_PCIE_ERR_SRC_ID                                                  0xa000061\n#define ixD3F4_PCIE_TLP_PREFIX_LOG0                                             0xa000062\n#define ixD3F4_PCIE_TLP_PREFIX_LOG1                                             0xa000063\n#define ixD3F4_PCIE_TLP_PREFIX_LOG2                                             0xa000064\n#define ixD3F4_PCIE_TLP_PREFIX_LOG3                                             0xa000065\n#define ixD3F4_PCIE_SECONDARY_ENH_CAP_LIST                                      0xa00009c\n#define ixD3F4_PCIE_LINK_CNTL3                                                  0xa00009d\n#define ixD3F4_PCIE_LANE_ERROR_STATUS                                           0xa00009e\n#define ixD3F4_PCIE_LANE_0_EQUALIZATION_CNTL                                    0xa00009f\n#define ixD3F4_PCIE_LANE_1_EQUALIZATION_CNTL                                    0xa00009f\n#define ixD3F4_PCIE_LANE_2_EQUALIZATION_CNTL                                    0xa0000a0\n#define ixD3F4_PCIE_LANE_3_EQUALIZATION_CNTL                                    0xa0000a0\n#define ixD3F4_PCIE_LANE_4_EQUALIZATION_CNTL                                    0xa0000a1\n#define ixD3F4_PCIE_LANE_5_EQUALIZATION_CNTL                                    0xa0000a1\n#define ixD3F4_PCIE_LANE_6_EQUALIZATION_CNTL                                    0xa0000a2\n#define ixD3F4_PCIE_LANE_7_EQUALIZATION_CNTL                                    0xa0000a2\n#define ixD3F4_PCIE_LANE_8_EQUALIZATION_CNTL                                    0xa0000a3\n#define ixD3F4_PCIE_LANE_9_EQUALIZATION_CNTL                                    0xa0000a3\n#define ixD3F4_PCIE_LANE_10_EQUALIZATION_CNTL                                   0xa0000a4\n#define ixD3F4_PCIE_LANE_11_EQUALIZATION_CNTL                                   0xa0000a4\n#define ixD3F4_PCIE_LANE_12_EQUALIZATION_CNTL                                   0xa0000a5\n#define ixD3F4_PCIE_LANE_13_EQUALIZATION_CNTL                                   0xa0000a5\n#define ixD3F4_PCIE_LANE_14_EQUALIZATION_CNTL                                   0xa0000a6\n#define ixD3F4_PCIE_LANE_15_EQUALIZATION_CNTL                                   0xa0000a6\n#define ixD3F4_PCIE_ACS_ENH_CAP_LIST                                            0xa0000a8\n#define ixD3F4_PCIE_ACS_CAP                                                     0xa0000a9\n#define ixD3F4_PCIE_ACS_CNTL                                                    0xa0000a9\n#define ixD3F4_PCIE_MC_ENH_CAP_LIST                                             0xa0000bc\n#define ixD3F4_PCIE_MC_CAP                                                      0xa0000bd\n#define ixD3F4_PCIE_MC_CNTL                                                     0xa0000bd\n#define ixD3F4_PCIE_MC_ADDR0                                                    0xa0000be\n#define ixD3F4_PCIE_MC_ADDR1                                                    0xa0000bf\n#define ixD3F4_PCIE_MC_RCV0                                                     0xa0000c0\n#define ixD3F4_PCIE_MC_RCV1                                                     0xa0000c1\n#define ixD3F4_PCIE_MC_BLOCK_ALL0                                               0xa0000c2\n#define ixD3F4_PCIE_MC_BLOCK_ALL1                                               0xa0000c3\n#define ixD3F4_PCIE_MC_BLOCK_UNTRANSLATED_0                                     0xa0000c4\n#define ixD3F4_PCIE_MC_BLOCK_UNTRANSLATED_1                                     0xa0000c5\n#define ixD3F4_PCIE_MC_OVERLAY_BAR0                                             0xa0000c6\n#define ixD3F4_PCIE_MC_OVERLAY_BAR1                                             0xa0000c7\n#define ixD3F5_PCIE_PORT_INDEX                                                  0xb000038\n#define ixD3F5_PCIE_PORT_DATA                                                   0xb000039\n#define ixD3F5_PCIEP_RESERVED                                                   0x0\n#define ixD3F5_PCIEP_SCRATCH                                                    0x1\n#define ixD3F5_PCIEP_HW_DEBUG                                                   0x2\n#define ixD3F5_PCIEP_PORT_CNTL                                                  0x10\n#define ixD3F5_PCIE_TX_CNTL                                                     0x20\n#define ixD3F5_PCIE_TX_REQUESTER_ID                                             0x21\n#define ixD3F5_PCIE_TX_VENDOR_SPECIFIC                                          0x22\n#define ixD3F5_PCIE_TX_REQUEST_NUM_CNTL                                         0x23\n#define ixD3F5_PCIE_TX_SEQ                                                      0x24\n#define ixD3F5_PCIE_TX_REPLAY                                                   0x25\n#define ixD3F5_PCIE_TX_ACK_LATENCY_LIMIT                                        0x26\n#define ixD3F5_PCIE_TX_CREDITS_ADVT_P                                           0x30\n#define ixD3F5_PCIE_TX_CREDITS_ADVT_NP                                          0x31\n#define ixD3F5_PCIE_TX_CREDITS_ADVT_CPL                                         0x32\n#define ixD3F5_PCIE_TX_CREDITS_INIT_P                                           0x33\n#define ixD3F5_PCIE_TX_CREDITS_INIT_NP                                          0x34\n#define ixD3F5_PCIE_TX_CREDITS_INIT_CPL                                         0x35\n#define ixD3F5_PCIE_TX_CREDITS_STATUS                                           0x36\n#define ixD3F5_PCIE_TX_CREDITS_FCU_THRESHOLD                                    0x37\n#define ixD3F5_PCIE_P_PORT_LANE_STATUS                                          0x50\n#define ixD3F5_PCIE_FC_P                                                        0x60\n#define ixD3F5_PCIE_FC_NP                                                       0x61\n#define ixD3F5_PCIE_FC_CPL                                                      0x62\n#define ixD3F5_PCIE_ERR_CNTL                                                    0x6a\n#define ixD3F5_PCIE_RX_CNTL                                                     0x70\n#define ixD3F5_PCIE_RX_EXPECTED_SEQNUM                                          0x71\n#define ixD3F5_PCIE_RX_VENDOR_SPECIFIC                                          0x72\n#define ixD3F5_PCIE_RX_CNTL3                                                    0x74\n#define ixD3F5_PCIE_RX_CREDITS_ALLOCATED_P                                      0x80\n#define ixD3F5_PCIE_RX_CREDITS_ALLOCATED_NP                                     0x81\n#define ixD3F5_PCIE_RX_CREDITS_ALLOCATED_CPL                                    0x82\n#define ixD3F5_PCIEP_ERROR_INJECT_PHYSICAL                                      0x83\n#define ixD3F5_PCIEP_ERROR_INJECT_TRANSACTION                                   0x84\n#define ixD3F5_PCIE_LC_CNTL                                                     0xa0\n#define ixD3F5_PCIE_LC_CNTL2                                                    0xb1\n#define ixD3F5_PCIE_LC_CNTL3                                                    0xb5\n#define ixD3F5_PCIE_LC_CNTL4                                                    0xb6\n#define ixD3F5_PCIE_LC_CNTL5                                                    0xb7\n#define ixD3F5_PCIE_LC_CNTL6                                                    0xbb\n#define ixD3F5_PCIE_LC_BW_CHANGE_CNTL                                           0xb2\n#define ixD3F5_PCIE_LC_TRAINING_CNTL                                            0xa1\n#define ixD3F5_PCIE_LC_LINK_WIDTH_CNTL                                          0xa2\n#define ixD3F5_PCIE_LC_N_FTS_CNTL                                               0xa3\n#define ixD3F5_PCIE_LC_SPEED_CNTL                                               0xa4\n#define ixD3F5_PCIE_LC_CDR_CNTL                                                 0xb3\n#define ixD3F5_PCIE_LC_LANE_CNTL                                                0xb4\n#define ixD3F5_PCIE_LC_FORCE_COEFF                                              0xb8\n#define ixD3F5_PCIE_LC_BEST_EQ_SETTINGS                                         0xb9\n#define ixD3F5_PCIE_LC_FORCE_EQ_REQ_COEFF                                       0xba\n#define ixD3F5_PCIE_LC_STATE0                                                   0xa5\n#define ixD3F5_PCIE_LC_STATE1                                                   0xa6\n#define ixD3F5_PCIE_LC_STATE2                                                   0xa7\n#define ixD3F5_PCIE_LC_STATE3                                                   0xa8\n#define ixD3F5_PCIE_LC_STATE4                                                   0xa9\n#define ixD3F5_PCIE_LC_STATE5                                                   0xaa\n#define ixD3F5_PCIEP_STRAP_LC                                                   0xc0\n#define ixD3F5_PCIEP_STRAP_MISC                                                 0xc1\n#define ixD3F5_PCIEP_BCH_ECC_CNTL                                               0xd0\n#define ixD3F5_PCIEP_HPGI_PRIVATE                                               0xd2\n#define ixD3F5_PCIEP_HPGI                                                       0xda\n#define ixD3F5_VENDOR_ID                                                        0xb000000\n#define ixD3F5_DEVICE_ID                                                        0xb000000\n#define ixD3F5_COMMAND                                                          0xb000001\n#define ixD3F5_STATUS                                                           0xb000001\n#define ixD3F5_REVISION_ID                                                      0xb000002\n#define ixD3F5_PROG_INTERFACE                                                   0xb000002\n#define ixD3F5_SUB_CLASS                                                        0xb000002\n#define ixD3F5_BASE_CLASS                                                       0xb000002\n#define ixD3F5_CACHE_LINE                                                       0xb000003\n#define ixD3F5_LATENCY                                                          0xb000003\n#define ixD3F5_HEADER                                                           0xb000003\n#define ixD3F5_BIST                                                             0xb000003\n#define ixD3F5_SUB_BUS_NUMBER_LATENCY                                           0xb000006\n#define ixD3F5_IO_BASE_LIMIT                                                    0xb000007\n#define ixD3F5_SECONDARY_STATUS                                                 0xb000007\n#define ixD3F5_MEM_BASE_LIMIT                                                   0xb000008\n#define ixD3F5_PREF_BASE_LIMIT                                                  0xb000009\n#define ixD3F5_PREF_BASE_UPPER                                                  0xb00000a\n#define ixD3F5_PREF_LIMIT_UPPER                                                 0xb00000b\n#define ixD3F5_IO_BASE_LIMIT_HI                                                 0xb00000c\n#define ixD3F5_IRQ_BRIDGE_CNTL                                                  0xb00000f\n#define ixD3F5_CAP_PTR                                                          0xb00000d\n#define ixD3F5_INTERRUPT_LINE                                                   0xb00000f\n#define ixD3F5_INTERRUPT_PIN                                                    0xb00000f\n#define ixD3F5_EXT_BRIDGE_CNTL                                                  0xb000010\n#define ixD3F5_PMI_CAP_LIST                                                     0xb000014\n#define ixD3F5_PMI_CAP                                                          0xb000014\n#define ixD3F5_PMI_STATUS_CNTL                                                  0xb000015\n#define ixD3F5_PCIE_CAP_LIST                                                    0xb000016\n#define ixD3F5_PCIE_CAP                                                         0xb000016\n#define ixD3F5_DEVICE_CAP                                                       0xb000017\n#define ixD3F5_DEVICE_CNTL                                                      0xb000018\n#define ixD3F5_DEVICE_STATUS                                                    0xb000018\n#define ixD3F5_LINK_CAP                                                         0xb000019\n#define ixD3F5_LINK_CNTL                                                        0xb00001a\n#define ixD3F5_LINK_STATUS                                                      0xb00001a\n#define ixD3F5_SLOT_CAP                                                         0xb00001b\n#define ixD3F5_SLOT_CNTL                                                        0xb00001c\n#define ixD3F5_SLOT_STATUS                                                      0xb00001c\n#define ixD3F5_ROOT_CNTL                                                        0xb00001d\n#define ixD3F5_ROOT_CAP                                                         0xb00001d\n#define ixD3F5_ROOT_STATUS                                                      0xb00001e\n#define ixD3F5_DEVICE_CAP2                                                      0xb00001f\n#define ixD3F5_DEVICE_CNTL2                                                     0xb000020\n#define ixD3F5_DEVICE_STATUS2                                                   0xb000020\n#define ixD3F5_LINK_CAP2                                                        0xb000021\n#define ixD3F5_LINK_CNTL2                                                       0xb000022\n#define ixD3F5_LINK_STATUS2                                                     0xb000022\n#define ixD3F5_SLOT_CAP2                                                        0xb000023\n#define ixD3F5_SLOT_CNTL2                                                       0xb000024\n#define ixD3F5_SLOT_STATUS2                                                     0xb000024\n#define ixD3F5_MSI_CAP_LIST                                                     0xb000028\n#define ixD3F5_MSI_MSG_CNTL                                                     0xb000028\n#define ixD3F5_MSI_MSG_ADDR_LO                                                  0xb000029\n#define ixD3F5_MSI_MSG_ADDR_HI                                                  0xb00002a\n#define ixD3F5_MSI_MSG_DATA_64                                                  0xb00002b\n#define ixD3F5_MSI_MSG_DATA                                                     0xb00002a\n#define ixD3F5_SSID_CAP_LIST                                                    0xb000030\n#define ixD3F5_SSID_CAP                                                         0xb000031\n#define ixD3F5_MSI_MAP_CAP_LIST                                                 0xb000032\n#define ixD3F5_MSI_MAP_CAP                                                      0xb000032\n#define ixD3F5_MSI_MAP_ADDR_LO                                                  0xb000033\n#define ixD3F5_MSI_MAP_ADDR_HI                                                  0xb000034\n#define ixD3F5_PCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                0xb000040\n#define ixD3F5_PCIE_VENDOR_SPECIFIC_HDR                                         0xb000041\n#define ixD3F5_PCIE_VENDOR_SPECIFIC1                                            0xb000042\n#define ixD3F5_PCIE_VENDOR_SPECIFIC2                                            0xb000043\n#define ixD3F5_PCIE_VC_ENH_CAP_LIST                                             0xb000044\n#define ixD3F5_PCIE_PORT_VC_CAP_REG1                                            0xb000045\n#define ixD3F5_PCIE_PORT_VC_CAP_REG2                                            0xb000046\n#define ixD3F5_PCIE_PORT_VC_CNTL                                                0xb000047\n#define ixD3F5_PCIE_PORT_VC_STATUS                                              0xb000047\n#define ixD3F5_PCIE_VC0_RESOURCE_CAP                                            0xb000048\n#define ixD3F5_PCIE_VC0_RESOURCE_CNTL                                           0xb000049\n#define ixD3F5_PCIE_VC0_RESOURCE_STATUS                                         0xb00004a\n#define ixD3F5_PCIE_VC1_RESOURCE_CAP                                            0xb00004b\n#define ixD3F5_PCIE_VC1_RESOURCE_CNTL                                           0xb00004c\n#define ixD3F5_PCIE_VC1_RESOURCE_STATUS                                         0xb00004d\n#define ixD3F5_PCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                 0xb000050\n#define ixD3F5_PCIE_DEV_SERIAL_NUM_DW1                                          0xb000051\n#define ixD3F5_PCIE_DEV_SERIAL_NUM_DW2                                          0xb000052\n#define ixD3F5_PCIE_ADV_ERR_RPT_ENH_CAP_LIST                                    0xb000054\n#define ixD3F5_PCIE_UNCORR_ERR_STATUS                                           0xb000055\n#define ixD3F5_PCIE_UNCORR_ERR_MASK                                             0xb000056\n#define ixD3F5_PCIE_UNCORR_ERR_SEVERITY                                         0xb000057\n#define ixD3F5_PCIE_CORR_ERR_STATUS                                             0xb000058\n#define ixD3F5_PCIE_CORR_ERR_MASK                                               0xb000059\n#define ixD3F5_PCIE_ADV_ERR_CAP_CNTL                                            0xb00005a\n#define ixD3F5_PCIE_HDR_LOG0                                                    0xb00005b\n#define ixD3F5_PCIE_HDR_LOG1                                                    0xb00005c\n#define ixD3F5_PCIE_HDR_LOG2                                                    0xb00005d\n#define ixD3F5_PCIE_HDR_LOG3                                                    0xb00005e\n#define ixD3F5_PCIE_ROOT_ERR_CMD                                                0xb00005f\n#define ixD3F5_PCIE_ROOT_ERR_STATUS                                             0xb000060\n#define ixD3F5_PCIE_ERR_SRC_ID                                                  0xb000061\n#define ixD3F5_PCIE_TLP_PREFIX_LOG0                                             0xb000062\n#define ixD3F5_PCIE_TLP_PREFIX_LOG1                                             0xb000063\n#define ixD3F5_PCIE_TLP_PREFIX_LOG2                                             0xb000064\n#define ixD3F5_PCIE_TLP_PREFIX_LOG3                                             0xb000065\n#define ixD3F5_PCIE_SECONDARY_ENH_CAP_LIST                                      0xb00009c\n#define ixD3F5_PCIE_LINK_CNTL3                                                  0xb00009d\n#define ixD3F5_PCIE_LANE_ERROR_STATUS                                           0xb00009e\n#define ixD3F5_PCIE_LANE_0_EQUALIZATION_CNTL                                    0xb00009f\n#define ixD3F5_PCIE_LANE_1_EQUALIZATION_CNTL                                    0xb00009f\n#define ixD3F5_PCIE_LANE_2_EQUALIZATION_CNTL                                    0xb0000a0\n#define ixD3F5_PCIE_LANE_3_EQUALIZATION_CNTL                                    0xb0000a0\n#define ixD3F5_PCIE_LANE_4_EQUALIZATION_CNTL                                    0xb0000a1\n#define ixD3F5_PCIE_LANE_5_EQUALIZATION_CNTL                                    0xb0000a1\n#define ixD3F5_PCIE_LANE_6_EQUALIZATION_CNTL                                    0xb0000a2\n#define ixD3F5_PCIE_LANE_7_EQUALIZATION_CNTL                                    0xb0000a2\n#define ixD3F5_PCIE_LANE_8_EQUALIZATION_CNTL                                    0xb0000a3\n#define ixD3F5_PCIE_LANE_9_EQUALIZATION_CNTL                                    0xb0000a3\n#define ixD3F5_PCIE_LANE_10_EQUALIZATION_CNTL                                   0xb0000a4\n#define ixD3F5_PCIE_LANE_11_EQUALIZATION_CNTL                                   0xb0000a4\n#define ixD3F5_PCIE_LANE_12_EQUALIZATION_CNTL                                   0xb0000a5\n#define ixD3F5_PCIE_LANE_13_EQUALIZATION_CNTL                                   0xb0000a5\n#define ixD3F5_PCIE_LANE_14_EQUALIZATION_CNTL                                   0xb0000a6\n#define ixD3F5_PCIE_LANE_15_EQUALIZATION_CNTL                                   0xb0000a6\n#define ixD3F5_PCIE_ACS_ENH_CAP_LIST                                            0xb0000a8\n#define ixD3F5_PCIE_ACS_CAP                                                     0xb0000a9\n#define ixD3F5_PCIE_ACS_CNTL                                                    0xb0000a9\n#define ixD3F5_PCIE_MC_ENH_CAP_LIST                                             0xb0000bc\n#define ixD3F5_PCIE_MC_CAP                                                      0xb0000bd\n#define ixD3F5_PCIE_MC_CNTL                                                     0xb0000bd\n#define ixD3F5_PCIE_MC_ADDR0                                                    0xb0000be\n#define ixD3F5_PCIE_MC_ADDR1                                                    0xb0000bf\n#define ixD3F5_PCIE_MC_RCV0                                                     0xb0000c0\n#define ixD3F5_PCIE_MC_RCV1                                                     0xb0000c1\n#define ixD3F5_PCIE_MC_BLOCK_ALL0                                               0xb0000c2\n#define ixD3F5_PCIE_MC_BLOCK_ALL1                                               0xb0000c3\n#define ixD3F5_PCIE_MC_BLOCK_UNTRANSLATED_0                                     0xb0000c4\n#define ixD3F5_PCIE_MC_BLOCK_UNTRANSLATED_1                                     0xb0000c5\n#define ixD3F5_PCIE_MC_OVERLAY_BAR0                                             0xb0000c6\n#define ixD3F5_PCIE_MC_OVERLAY_BAR1                                             0xb0000c7\n#define mmC_PCIE_INDEX                                                          0x28\n#define mmPCIE_WRAPPER0_C_PCIE_INDEX                                            0x28\n#define mmPCIE_WRAPPER1_C_PCIE_INDEX                                            0x38\n#define mmC_PCIE_DATA                                                           0x29\n#define mmPCIE_WRAPPER0_C_PCIE_DATA                                             0x29\n#define mmPCIE_WRAPPER1_C_PCIE_DATA                                             0x39\n#define mmRFE_SNOOP_RST                                                         0x3c\n#define ixPSX80_WRP_BIF_STRAP_FEATURE_EN_1                                      0x1500000\n#define ixPSX80_WRP_BIF_STRAP_PI_CNTL                                           0x1500001\n#define ixPSX80_WRP_BIF_STRAP_LINK_SPEED_CORE                                   0x1500002\n#define ixPSX80_WRP_BIF_STRAP_LC_MISC_CORE                                      0x1500003\n#define ixPSX80_WRP_BIF_STRAP_ERROR_IGNORE                                      0x1500004\n#define ixPSX80_WRP_BIF_STRAP_TEST_DFT                                          0x1500005\n#define ixPSX80_WRP_BIF_STRAP_ID                                                0x1500006\n#define ixPSX80_WRP_BIF_STRAP_REV_ID                                            0x1500007\n#define ixPSX80_WRP_BIF_STRAP_I2C_CNTL                                          0x1500008\n#define ixPSX80_WRP_BIF_INT_CNTL                                                0x1500009\n#define ixPSX80_WRP_BIF_STRAP_ACS                                               0x150000a\n#define ixPSX80_WRP_BIF_STRAP_PM                                                0x150000b\n#define ixPSX80_WRP_BIF_STRAP_FEATURE_EN_2                                      0x150000c\n#define ixPSX80_WRP_BIF_SERIAL_NUM                                              0x1500045\n#define ixPSX80_WRP_BIF_SSID                                                    0x1500046\n#define ixPSX80_WRP_BIF_LANE_EQUALIZATION_CNTL                                  0x1500050\n#define ixPSX80_WRP_PCIE_LINK_CONFIG                                            0x1500080\n#define ixPSX80_WRP_PCIE_HOLD_TRAINING_A                                        0x1500800\n#define ixPSX80_WRP_BIF_STRAP_LINK_SPEED_PORT_A                                 0x1500801\n#define ixPSX80_WRP_BIF_STRAP_ASPM_A                                            0x1500802\n#define ixPSX80_WRP_BIF_STRAP_LC_MISC_PORT_A                                    0x1500803\n#define ixPSX80_WRP_BIF_STRAP_MISC_PORT_A                                       0x1500804\n#define ixPSX80_WRP_BIF_STRAP_LINK_TRAINING_A                                   0x1500805\n#define ixPSX80_WRP_PCIE_PORT_IS_SB_A                                           0x1500813\n#define ixPSX80_WRP_PCIE_HOLD_TRAINING_B                                        0x1500900\n#define ixPSX80_WRP_BIF_STRAP_LINK_SPEED_PORT_B                                 0x1500901\n#define ixPSX80_WRP_BIF_STRAP_ASPM_B                                            0x1500902\n#define ixPSX80_WRP_BIF_STRAP_LC_MISC_PORT_B                                    0x1500903\n#define ixPSX80_WRP_BIF_STRAP_MISC_PORT_B                                       0x1500904\n#define ixPSX80_WRP_BIF_STRAP_LINK_TRAINING_B                                   0x1500905\n#define ixPSX80_WRP_PCIE_PORT_IS_SB_B                                           0x1500913\n#define ixPSX80_WRP_PCIE_HOLD_TRAINING_C                                        0x1500a00\n#define ixPSX80_WRP_BIF_STRAP_LINK_SPEED_PORT_C                                 0x1500a01\n#define ixPSX80_WRP_BIF_STRAP_ASPM_C                                            0x1500a02\n#define ixPSX80_WRP_BIF_STRAP_LC_MISC_PORT_C                                    0x1500a03\n#define ixPSX80_WRP_BIF_STRAP_MISC_PORT_C                                       0x1500a04\n#define ixPSX80_WRP_BIF_STRAP_LINK_TRAINING_C                                   0x1500a05\n#define ixPSX80_WRP_PCIE_PORT_IS_SB_C                                           0x1500a13\n#define ixPSX80_WRP_PCIE_HOLD_TRAINING_D                                        0x1500b00\n#define ixPSX80_WRP_BIF_STRAP_LINK_SPEED_PORT_D                                 0x1500b01\n#define ixPSX80_WRP_BIF_STRAP_ASPM_D                                            0x1500b02\n#define ixPSX80_WRP_BIF_STRAP_LC_MISC_PORT_D                                    0x1500b03\n#define ixPSX80_WRP_BIF_STRAP_MISC_PORT_D                                       0x1500b04\n#define ixPSX80_WRP_BIF_STRAP_LINK_TRAINING_D                                   0x1500b05\n#define ixPSX80_WRP_PCIE_PORT_IS_SB_D                                           0x1500b13\n#define ixPSX80_WRP_PCIE_HOLD_TRAINING_E                                        0x1500c00\n#define ixPSX80_WRP_BIF_STRAP_LINK_SPEED_PORT_E                                 0x1500c01\n#define ixPSX80_WRP_BIF_STRAP_ASPM_E                                            0x1500c02\n#define ixPSX80_WRP_BIF_STRAP_LC_MISC_PORT_E                                    0x1500c03\n#define ixPSX80_WRP_BIF_STRAP_MISC_PORT_E                                       0x1500c04\n#define ixPSX80_WRP_BIF_STRAP_LINK_TRAINING_E                                   0x1500c05\n#define ixPSX80_WRP_PCIE_PORT_IS_SB_E                                           0x1500c13\n#define ixPSX80_WRP_LNCNT_CONTROL                                               0x1508030\n#define ixPSX80_WRP_CFG_LNC_WINDOW                                              0x1508031\n#define ixPSX80_WRP_LNCNT_QUAN_THRD                                             0x1508032\n#define ixPSX80_WRP_LNCNT_WEIGHT                                                0x1508033\n#define ixPSX80_WRP_LNC_TOTAL_WACC                                              0x1508034\n#define ixPSX80_WRP_LNC_BW_WACC                                                 0x1508035\n#define ixPSX80_WRP_LNC_CMN_WACC                                                0x1508036\n#define ixPSX80_WRP_PCIE_EFUSE                                                  0x150fff0\n#define ixPSX80_WRP_PCIE_EFUSE2                                                 0x150fff1\n#define ixPSX80_WRP_PCIE_EFUSE3                                                 0x150fff2\n#define ixPSX80_WRP_PCIE_EFUSE4                                                 0x150fff3\n#define ixPSX80_WRP_PCIE_EFUSE5                                                 0x150fff4\n#define ixPSX80_WRP_PCIE_EFUSE6                                                 0x150fff5\n#define ixPSX80_WRP_PCIE_EFUSE7                                                 0x150fff6\n#define ixPSX80_WRP_PCIE_WRAP_SCRATCH1                                          0x1308001\n#define ixPSX80_WRP_PCIE_WRAP_SCRATCH2                                          0x1308002\n#define ixPSX80_WRP_PCIE_WRAP_REG_TARG_MISC                                     0x1308005\n#define ixPSX80_WRP_PCIE_WRAP_DTM_MISC                                          0x1308006\n#define ixPSX80_WRP_PCIE_WRAP_TURNAROUND_DAISYCHAIN                             0x1308007\n#define ixPSX80_WRP_PCIE_WRAP_MISC                                              0x1308008\n#define ixPSX80_WRP_PCIE_WRAP_PIF_MISC                                          0x1308009\n#define ixPSX80_WRP_PCIE_RXDET_OVERRIDE                                         0x130800a\n#define ixPSX80_WRP_IMPCTL_CNTL_PIF0                                            0x1308070\n#define ixPSX80_WRP_REG_ADAPT_pciecore0_CONTROL                                 0x1308090\n#define ixPSX80_WRP_REG_ADAPT_pwregt_CONTROL                                    0x1308096\n#define ixPSX80_WRP_REG_ADAPT_pwregr_CONTROL                                    0x1308097\n#define ixPSX80_WRP_REG_ADAPT_pif0_CONTROL                                      0x1308098\n#define ixPSX80_WRP_BIOSTIMER_CMD                                               0x13080f0\n#define ixPSX80_WRP_BIOSTIMER_CNTL                                              0x13080f1\n#define ixPSX80_WRP_BIOSTIMER_DEBUG                                             0x13080f2\n#define ixPSX80_WRP_DTM_RX_BP_CNTL                                              0x130ffe0\n#define ixPSX80_WRP_DTM_CNTL                                                    0x130ffe1\n#define ixPSX80_WRP_DTM_CNTL_LEGACY                                             0x130ffe2\n#define ixPSX80_WRP_DTM_STI_LCLK_CTRL                                           0x130ffe3\n#define ixPSX80_WRP_DTM_DENTIST_GATE_TIMING_DI_clk10x                           0x130ffe4\n#define ixPSX80_WRP_DTM_DENTIST_GATE_TIMING_DI_clkGskt                          0x130ffe5\n#define ixPSX80_WRP_DTM_DENTIST_GATE_TIMING_FI_clk10x                           0x130ffe6\n#define ixPSX80_WRP_DTM_DENTIST_GATE_TIMING_FI_clkGskt                          0x130ffe7\n#define ixPSX80_WRP_DELAYLINE_COMMAND                                           0x130ffd0\n#define ixPSX80_WRP_DELAYLINE_STATUS                                            0x130ffd1\n#define ixPSX81_WRP_BIF_STRAP_FEATURE_EN_1                                      0x1510000\n#define ixPSX81_WRP_BIF_STRAP_PI_CNTL                                           0x1510001\n#define ixPSX81_WRP_BIF_STRAP_LINK_SPEED_CORE                                   0x1510002\n#define ixPSX81_WRP_BIF_STRAP_LC_MISC_CORE                                      0x1510003\n#define ixPSX81_WRP_BIF_STRAP_ERROR_IGNORE                                      0x1510004\n#define ixPSX81_WRP_BIF_STRAP_TEST_DFT                                          0x1510005\n#define ixPSX81_WRP_BIF_STRAP_ID                                                0x1510006\n#define ixPSX81_WRP_BIF_STRAP_REV_ID                                            0x1510007\n#define ixPSX81_WRP_BIF_STRAP_I2C_CNTL                                          0x1510008\n#define ixPSX81_WRP_BIF_INT_CNTL                                                0x1510009\n#define ixPSX81_WRP_BIF_STRAP_ACS                                               0x151000a\n#define ixPSX81_WRP_BIF_STRAP_PM                                                0x151000b\n#define ixPSX81_WRP_BIF_STRAP_FEATURE_EN_2                                      0x151000c\n#define ixPSX81_WRP_BIF_SERIAL_NUM                                              0x1510045\n#define ixPSX81_WRP_BIF_SSID                                                    0x1510046\n#define ixPSX81_WRP_BIF_LANE_EQUALIZATION_CNTL                                  0x1510050\n#define ixPSX81_WRP_PCIE_LINK_CONFIG                                            0x1510080\n#define ixPSX81_WRP_PCIE_HOLD_TRAINING_A                                        0x1510800\n#define ixPSX81_WRP_BIF_STRAP_LINK_SPEED_PORT_A                                 0x1510801\n#define ixPSX81_WRP_BIF_STRAP_ASPM_A                                            0x1510802\n#define ixPSX81_WRP_BIF_STRAP_LC_MISC_PORT_A                                    0x1510803\n#define ixPSX81_WRP_BIF_STRAP_MISC_PORT_A                                       0x1510804\n#define ixPSX81_WRP_BIF_STRAP_LINK_TRAINING_A                                   0x1510805\n#define ixPSX81_WRP_PCIE_PORT_IS_SB_A                                           0x1510813\n#define ixPSX81_WRP_PCIE_HOLD_TRAINING_B                                        0x1510900\n#define ixPSX81_WRP_BIF_STRAP_LINK_SPEED_PORT_B                                 0x1510901\n#define ixPSX81_WRP_BIF_STRAP_ASPM_B                                            0x1510902\n#define ixPSX81_WRP_BIF_STRAP_LC_MISC_PORT_B                                    0x1510903\n#define ixPSX81_WRP_BIF_STRAP_MISC_PORT_B                                       0x1510904\n#define ixPSX81_WRP_BIF_STRAP_LINK_TRAINING_B                                   0x1510905\n#define ixPSX81_WRP_PCIE_PORT_IS_SB_B                                           0x1510913\n#define ixPSX81_WRP_PCIE_HOLD_TRAINING_C                                        0x1510a00\n#define ixPSX81_WRP_BIF_STRAP_LINK_SPEED_PORT_C                                 0x1510a01\n#define ixPSX81_WRP_BIF_STRAP_ASPM_C                                            0x1510a02\n#define ixPSX81_WRP_BIF_STRAP_LC_MISC_PORT_C                                    0x1510a03\n#define ixPSX81_WRP_BIF_STRAP_MISC_PORT_C                                       0x1510a04\n#define ixPSX81_WRP_BIF_STRAP_LINK_TRAINING_C                                   0x1510a05\n#define ixPSX81_WRP_PCIE_PORT_IS_SB_C                                           0x1510a13\n#define ixPSX81_WRP_PCIE_HOLD_TRAINING_D                                        0x1510b00\n#define ixPSX81_WRP_BIF_STRAP_LINK_SPEED_PORT_D                                 0x1510b01\n#define ixPSX81_WRP_BIF_STRAP_ASPM_D                                            0x1510b02\n#define ixPSX81_WRP_BIF_STRAP_LC_MISC_PORT_D                                    0x1510b03\n#define ixPSX81_WRP_BIF_STRAP_MISC_PORT_D                                       0x1510b04\n#define ixPSX81_WRP_BIF_STRAP_LINK_TRAINING_D                                   0x1510b05\n#define ixPSX81_WRP_PCIE_PORT_IS_SB_D                                           0x1510b13\n#define ixPSX81_WRP_PCIE_HOLD_TRAINING_E                                        0x1510c00\n#define ixPSX81_WRP_BIF_STRAP_LINK_SPEED_PORT_E                                 0x1510c01\n#define ixPSX81_WRP_BIF_STRAP_ASPM_E                                            0x1510c02\n#define ixPSX81_WRP_BIF_STRAP_LC_MISC_PORT_E                                    0x1510c03\n#define ixPSX81_WRP_BIF_STRAP_MISC_PORT_E                                       0x1510c04\n#define ixPSX81_WRP_BIF_STRAP_LINK_TRAINING_E                                   0x1510c05\n#define ixPSX81_WRP_PCIE_PORT_IS_SB_E                                           0x1510c13\n#define ixPSX81_WRP_LNCNT_CONTROL                                               0x1518030\n#define ixPSX81_WRP_CFG_LNC_WINDOW                                              0x1518031\n#define ixPSX81_WRP_LNCNT_QUAN_THRD                                             0x1518032\n#define ixPSX81_WRP_LNCNT_WEIGHT                                                0x1518033\n#define ixPSX81_WRP_LNC_TOTAL_WACC                                              0x1518034\n#define ixPSX81_WRP_LNC_BW_WACC                                                 0x1518035\n#define ixPSX81_WRP_LNC_CMN_WACC                                                0x1518036\n#define ixPSX81_WRP_PCIE_EFUSE                                                  0x151fff0\n#define ixPSX81_WRP_PCIE_EFUSE2                                                 0x151fff1\n#define ixPSX81_WRP_PCIE_EFUSE3                                                 0x151fff2\n#define ixPSX81_WRP_PCIE_EFUSE4                                                 0x151fff3\n#define ixPSX81_WRP_PCIE_EFUSE5                                                 0x151fff4\n#define ixPSX81_WRP_PCIE_EFUSE6                                                 0x151fff5\n#define ixPSX81_WRP_PCIE_EFUSE7                                                 0x151fff6\n#define ixPSX81_WRP_PCIE_WRAP_SCRATCH1                                          0x1318001\n#define ixPSX81_WRP_PCIE_WRAP_SCRATCH2                                          0x1318002\n#define ixPSX81_WRP_PCIE_WRAP_REG_TARG_MISC                                     0x1318005\n#define ixPSX81_WRP_PCIE_WRAP_DTM_MISC                                          0x1318006\n#define ixPSX81_WRP_PCIE_WRAP_TURNAROUND_DAISYCHAIN                             0x1318007\n#define ixPSX81_WRP_PCIE_WRAP_MISC                                              0x1318008\n#define ixPSX81_WRP_PCIE_WRAP_PIF_MISC                                          0x1318009\n#define ixPSX81_WRP_PCIE_RXDET_OVERRIDE                                         0x131800a\n#define ixPSX81_WRP_IMPCTL_CNTL_PIF0                                            0x1318070\n#define ixPSX81_WRP_REG_ADAPT_pciecore0_CONTROL                                 0x1318090\n#define ixPSX81_WRP_REG_ADAPT_pwregt_CONTROL                                    0x1318096\n#define ixPSX81_WRP_REG_ADAPT_pwregr_CONTROL                                    0x1318097\n#define ixPSX81_WRP_REG_ADAPT_pif0_CONTROL                                      0x1318098\n#define ixPSX81_WRP_BIOSTIMER_CMD                                               0x13180f0\n#define ixPSX81_WRP_BIOSTIMER_CNTL                                              0x13180f1\n#define ixPSX81_WRP_BIOSTIMER_DEBUG                                             0x13180f2\n#define ixPSX81_WRP_DTM_RX_BP_CNTL                                              0x131ffe0\n#define ixPSX81_WRP_DTM_CNTL                                                    0x131ffe1\n#define ixPSX81_WRP_DTM_CNTL_LEGACY                                             0x131ffe2\n#define ixPSX81_WRP_DTM_STI_LCLK_CTRL                                           0x131ffe3\n#define ixPSX81_WRP_DTM_DENTIST_GATE_TIMING_DI_clk10x                           0x131ffe4\n#define ixPSX81_WRP_DTM_DENTIST_GATE_TIMING_DI_clkGskt                          0x131ffe5\n#define ixPSX81_WRP_DTM_DENTIST_GATE_TIMING_FI_clk10x                           0x131ffe6\n#define ixPSX81_WRP_DTM_DENTIST_GATE_TIMING_FI_clkGskt                          0x131ffe7\n#define ixPSX81_WRP_DELAYLINE_COMMAND                                           0x131ffd0\n#define ixPSX81_WRP_DELAYLINE_STATUS                                            0x131ffd1\n#define ixRFE_WARMRST_CNTL                                                      0x1085164\n#define ixRFE_SOFTRST_CNTL                                                      0x1080001\n#define ixRFE_IMPRST_CNTL                                                       0x1085160\n#define ixRFE_CLIENT_SOFTRST_TRIGGER                                            0x1080004\n#define ixRFE_MASTER_SOFTRST_TRIGGER                                            0x1080005\n#define ixRFE_PWDN_COMMAND                                                      0x1080010\n#define ixRFE_PWDN_STATUS                                                       0x1080011\n#define ixRFE_MST_PCIEW0_CMDSTATUS                                              0x1080020\n#define ixRFE_MST_PCIEW1_CMDSTATUS                                              0x1080021\n#define ixRFE_MST_RWREG_RFEWRC_CMDSTATUS                                        0x1080022\n#define ixRFE_MST_TMOUT_STATUS                                                  0x108003f\n#define ixRFE_IMPARBH_STATUS                                                    0x1085140\n#define ixRFE_IMPARBH_CONTROL                                                   0x1080083\n#define ixPSX80_BIF_PCIE_RESERVED                                               0x1400000\n#define ixPSX80_BIF_PCIE_SCRATCH                                                0x1400001\n#define ixPSX80_BIF_PCIE_HW_DEBUG                                               0x1400002\n#define ixPSX80_BIF_PCIE_RX_NUM_NAK                                             0x140000e\n#define ixPSX80_BIF_PCIE_RX_NUM_NAK_GENERATED                                   0x140000f\n#define ixPSX80_BIF_PCIE_CNTL                                                   0x1400010\n#define ixPSX80_BIF_PCIE_CONFIG_CNTL                                            0x1400011\n#define ixPSX80_BIF_PCIE_DEBUG_CNTL                                             0x1400012\n#define ixPSX80_BIF_PCIE_CNTL2                                                  0x140001c\n#define ixPSX80_BIF_PCIE_RX_CNTL2                                               0x140001d\n#define ixPSX80_BIF_PCIE_TX_F0_ATTR_CNTL                                        0x140001e\n#define ixPSX80_BIF_PCIE_CI_CNTL                                                0x1400020\n#define ixPSX80_BIF_PCIE_BUS_CNTL                                               0x1400021\n#define ixPSX80_BIF_PCIE_LC_STATE6                                              0x1400022\n#define ixPSX80_BIF_PCIE_LC_STATE7                                              0x1400023\n#define ixPSX80_BIF_PCIE_LC_STATE8                                              0x1400024\n#define ixPSX80_BIF_PCIE_LC_STATE9                                              0x1400025\n#define ixPSX80_BIF_PCIE_LC_STATE10                                             0x1400026\n#define ixPSX80_BIF_PCIE_LC_STATE11                                             0x1400027\n#define ixPSX80_BIF_PCIE_LC_STATUS1                                             0x1400028\n#define ixPSX80_BIF_PCIE_LC_STATUS2                                             0x1400029\n#define ixPSX80_BIF_PCIE_WPR_CNTL                                               0x1400030\n#define ixPSX80_BIF_PCIE_RX_LAST_TLP0                                           0x1400031\n#define ixPSX80_BIF_PCIE_RX_LAST_TLP1                                           0x1400032\n#define ixPSX80_BIF_PCIE_RX_LAST_TLP2                                           0x1400033\n#define ixPSX80_BIF_PCIE_RX_LAST_TLP3                                           0x1400034\n#define ixPSX80_BIF_PCIE_TX_LAST_TLP0                                           0x1400035\n#define ixPSX80_BIF_PCIE_TX_LAST_TLP1                                           0x1400036\n#define ixPSX80_BIF_PCIE_TX_LAST_TLP2                                           0x1400037\n#define ixPSX80_BIF_PCIE_TX_LAST_TLP3                                           0x1400038\n#define ixPSX80_BIF_PCIE_I2C_REG_ADDR_EXPAND                                    0x140003a\n#define ixPSX80_BIF_PCIE_I2C_REG_DATA                                           0x140003b\n#define ixPSX80_BIF_PCIE_CFG_CNTL                                               0x140003c\n#define ixPSX80_BIF_PCIE_LC_PM_CNTL                                             0x140003d\n#define ixPSX80_BIF_PCIE_P_CNTL                                                 0x1400040\n#define ixPSX80_BIF_PCIE_P_BUF_STATUS                                           0x1400041\n#define ixPSX80_BIF_PCIE_P_DECODER_STATUS                                       0x1400042\n#define ixPSX80_BIF_PCIE_P_MISC_STATUS                                          0x1400043\n#define ixPSX80_BIF_PCIE_P_RCV_L0S_FTS_DET                                      0x1400050\n#define ixPSX80_BIF_PCIE_PERF_COUNT_CNTL                                        0x1400080\n#define ixPSX80_BIF_PCIE_PERF_CNTL_TXCLK                                        0x1400081\n#define ixPSX80_BIF_PCIE_PERF_COUNT0_TXCLK                                      0x1400082\n#define ixPSX80_BIF_PCIE_PERF_COUNT1_TXCLK                                      0x1400083\n#define ixPSX80_BIF_PCIE_PERF_CNTL_MST_R_CLK                                    0x1400084\n#define ixPSX80_BIF_PCIE_PERF_COUNT0_MST_R_CLK                                  0x1400085\n#define ixPSX80_BIF_PCIE_PERF_COUNT1_MST_R_CLK                                  0x1400086\n#define ixPSX80_BIF_PCIE_PERF_CNTL_MST_C_CLK                                    0x1400087\n#define ixPSX80_BIF_PCIE_PERF_COUNT0_MST_C_CLK                                  0x1400088\n#define ixPSX80_BIF_PCIE_PERF_COUNT1_MST_C_CLK                                  0x1400089\n#define ixPSX80_BIF_PCIE_PERF_CNTL_SLV_R_CLK                                    0x140008a\n#define ixPSX80_BIF_PCIE_PERF_COUNT0_SLV_R_CLK                                  0x140008b\n#define ixPSX80_BIF_PCIE_PERF_COUNT1_SLV_R_CLK                                  0x140008c\n#define ixPSX80_BIF_PCIE_PERF_CNTL_SLV_S_C_CLK                                  0x140008d\n#define ixPSX80_BIF_PCIE_PERF_COUNT0_SLV_S_C_CLK                                0x140008e\n#define ixPSX80_BIF_PCIE_PERF_COUNT1_SLV_S_C_CLK                                0x140008f\n#define ixPSX80_BIF_PCIE_PERF_CNTL_SLV_NS_C_CLK                                 0x1400090\n#define ixPSX80_BIF_PCIE_PERF_COUNT0_SLV_NS_C_CLK                               0x1400091\n#define ixPSX80_BIF_PCIE_PERF_COUNT1_SLV_NS_C_CLK                               0x1400092\n#define ixPSX80_BIF_PCIE_PERF_CNTL_EVENT0_PORT_SEL                              0x1400093\n#define ixPSX80_BIF_PCIE_PERF_CNTL_EVENT1_PORT_SEL                              0x1400094\n#define ixPSX80_BIF_PCIE_PERF_CNTL_TXCLK2                                       0x1400095\n#define ixPSX80_BIF_PCIE_PERF_COUNT0_TXCLK2                                     0x1400096\n#define ixPSX80_BIF_PCIE_PERF_COUNT1_TXCLK2                                     0x1400097\n#define ixPSX80_BIF_PCIE_STRAP_F0                                               0x14000b0\n#define ixPSX80_BIF_PCIE_STRAP_MISC                                             0x14000c0\n#define ixPSX80_BIF_PCIE_STRAP_MISC2                                            0x14000c1\n#define ixPSX80_BIF_PCIE_STRAP_PI                                               0x14000c2\n#define ixPSX80_BIF_PCIE_STRAP_I2C_BD                                           0x14000c4\n#define ixPSX80_BIF_PCIE_PRBS_CLR                                               0x14000c8\n#define ixPSX80_BIF_PCIE_PRBS_STATUS1                                           0x14000c9\n#define ixPSX80_BIF_PCIE_PRBS_STATUS2                                           0x14000ca\n#define ixPSX80_BIF_PCIE_PRBS_FREERUN                                           0x14000cb\n#define ixPSX80_BIF_PCIE_PRBS_MISC                                              0x14000cc\n#define ixPSX80_BIF_PCIE_PRBS_USER_PATTERN                                      0x14000cd\n#define ixPSX80_BIF_PCIE_PRBS_LO_BITCNT                                         0x14000ce\n#define ixPSX80_BIF_PCIE_PRBS_HI_BITCNT                                         0x14000cf\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_0                                          0x14000d0\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_1                                          0x14000d1\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_2                                          0x14000d2\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_3                                          0x14000d3\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_4                                          0x14000d4\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_5                                          0x14000d5\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_6                                          0x14000d6\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_7                                          0x14000d7\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_8                                          0x14000d8\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_9                                          0x14000d9\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_10                                         0x14000da\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_11                                         0x14000db\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_12                                         0x14000dc\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_13                                         0x14000dd\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_14                                         0x14000de\n#define ixPSX80_BIF_PCIE_PRBS_ERRCNT_15                                         0x14000df\n#define ixPSX80_BIF_SWRST_COMMAND_STATUS                                        0x1400100\n#define ixPSX80_BIF_SWRST_GENERAL_CONTROL                                       0x1400101\n#define ixPSX80_BIF_SWRST_COMMAND_0                                             0x1400102\n#define ixPSX80_BIF_SWRST_COMMAND_1                                             0x1400103\n#define ixPSX80_BIF_SWRST_CONTROL_0                                             0x1400104\n#define ixPSX80_BIF_SWRST_CONTROL_1                                             0x1400105\n#define ixPSX80_BIF_SWRST_CONTROL_2                                             0x1400106\n#define ixPSX80_BIF_SWRST_CONTROL_3                                             0x1400107\n#define ixPSX80_BIF_SWRST_CONTROL_4                                             0x1400108\n#define ixPSX80_BIF_SWRST_CONTROL_5                                             0x1400109\n#define ixPSX80_BIF_SWRST_CONTROL_6                                             0x140010a\n#define ixPSX80_BIF_CPM_CONTROL                                                 0x1400118\n#define ixPSX80_BIF_LM_CONTROL                                                  0x1400120\n#define ixPSX80_BIF_LM_PCIETXMUX0                                               0x1400121\n#define ixPSX80_BIF_LM_PCIETXMUX1                                               0x1400122\n#define ixPSX80_BIF_LM_PCIETXMUX2                                               0x1400123\n#define ixPSX80_BIF_LM_PCIETXMUX3                                               0x1400124\n#define ixPSX80_BIF_LM_PCIERXMUX0                                               0x1400125\n#define ixPSX80_BIF_LM_PCIERXMUX1                                               0x1400126\n#define ixPSX80_BIF_LM_PCIERXMUX2                                               0x1400127\n#define ixPSX80_BIF_LM_PCIERXMUX3                                               0x1400128\n#define ixPSX80_BIF_LM_LANEENABLE                                               0x1400129\n#define ixPSX80_BIF_LM_PRBSCONTROL                                              0x140012a\n#define ixPSX80_BIF_LM_POWERCONTROL                                             0x140012b\n#define ixPSX80_BIF_LM_POWERCONTROL1                                            0x140012c\n#define ixPSX80_BIF_LM_POWERCONTROL2                                            0x140012d\n#define ixPSX80_BIF_LM_POWERCONTROL3                                            0x140012e\n#define ixPSX80_BIF_LM_POWERCONTROL4                                            0x140012f\n#define ixPSX81_BIF_PCIE_RESERVED                                               0x1410000\n#define ixPSX81_BIF_PCIE_SCRATCH                                                0x1410001\n#define ixPSX81_BIF_PCIE_HW_DEBUG                                               0x1410002\n#define ixPSX81_BIF_PCIE_RX_NUM_NAK                                             0x141000e\n#define ixPSX81_BIF_PCIE_RX_NUM_NAK_GENERATED                                   0x141000f\n#define ixPSX81_BIF_PCIE_CNTL                                                   0x1410010\n#define ixPSX81_BIF_PCIE_CONFIG_CNTL                                            0x1410011\n#define ixPSX81_BIF_PCIE_DEBUG_CNTL                                             0x1410012\n#define ixPSX81_BIF_PCIE_CNTL2                                                  0x141001c\n#define ixPSX81_BIF_PCIE_RX_CNTL2                                               0x141001d\n#define ixPSX81_BIF_PCIE_TX_F0_ATTR_CNTL                                        0x141001e\n#define ixPSX81_BIF_PCIE_CI_CNTL                                                0x1410020\n#define ixPSX81_BIF_PCIE_BUS_CNTL                                               0x1410021\n#define ixPSX81_BIF_PCIE_LC_STATE6                                              0x1410022\n#define ixPSX81_BIF_PCIE_LC_STATE7                                              0x1410023\n#define ixPSX81_BIF_PCIE_LC_STATE8                                              0x1410024\n#define ixPSX81_BIF_PCIE_LC_STATE9                                              0x1410025\n#define ixPSX81_BIF_PCIE_LC_STATE10                                             0x1410026\n#define ixPSX81_BIF_PCIE_LC_STATE11                                             0x1410027\n#define ixPSX81_BIF_PCIE_LC_STATUS1                                             0x1410028\n#define ixPSX81_BIF_PCIE_LC_STATUS2                                             0x1410029\n#define ixPSX81_BIF_PCIE_WPR_CNTL                                               0x1410030\n#define ixPSX81_BIF_PCIE_RX_LAST_TLP0                                           0x1410031\n#define ixPSX81_BIF_PCIE_RX_LAST_TLP1                                           0x1410032\n#define ixPSX81_BIF_PCIE_RX_LAST_TLP2                                           0x1410033\n#define ixPSX81_BIF_PCIE_RX_LAST_TLP3                                           0x1410034\n#define ixPSX81_BIF_PCIE_TX_LAST_TLP0                                           0x1410035\n#define ixPSX81_BIF_PCIE_TX_LAST_TLP1                                           0x1410036\n#define ixPSX81_BIF_PCIE_TX_LAST_TLP2                                           0x1410037\n#define ixPSX81_BIF_PCIE_TX_LAST_TLP3                                           0x1410038\n#define ixPSX81_BIF_PCIE_I2C_REG_ADDR_EXPAND                                    0x141003a\n#define ixPSX81_BIF_PCIE_I2C_REG_DATA                                           0x141003b\n#define ixPSX81_BIF_PCIE_CFG_CNTL                                               0x141003c\n#define ixPSX81_BIF_PCIE_LC_PM_CNTL                                             0x141003d\n#define ixPSX81_BIF_PCIE_P_CNTL                                                 0x1410040\n#define ixPSX81_BIF_PCIE_P_BUF_STATUS                                           0x1410041\n#define ixPSX81_BIF_PCIE_P_DECODER_STATUS                                       0x1410042\n#define ixPSX81_BIF_PCIE_P_MISC_STATUS                                          0x1410043\n#define ixPSX81_BIF_PCIE_P_RCV_L0S_FTS_DET                                      0x1410050\n#define ixPSX81_BIF_PCIE_PERF_COUNT_CNTL                                        0x1410080\n#define ixPSX81_BIF_PCIE_PERF_CNTL_TXCLK                                        0x1410081\n#define ixPSX81_BIF_PCIE_PERF_COUNT0_TXCLK                                      0x1410082\n#define ixPSX81_BIF_PCIE_PERF_COUNT1_TXCLK                                      0x1410083\n#define ixPSX81_BIF_PCIE_PERF_CNTL_MST_R_CLK                                    0x1410084\n#define ixPSX81_BIF_PCIE_PERF_COUNT0_MST_R_CLK                                  0x1410085\n#define ixPSX81_BIF_PCIE_PERF_COUNT1_MST_R_CLK                                  0x1410086\n#define ixPSX81_BIF_PCIE_PERF_CNTL_MST_C_CLK                                    0x1410087\n#define ixPSX81_BIF_PCIE_PERF_COUNT0_MST_C_CLK                                  0x1410088\n#define ixPSX81_BIF_PCIE_PERF_COUNT1_MST_C_CLK                                  0x1410089\n#define ixPSX81_BIF_PCIE_PERF_CNTL_SLV_R_CLK                                    0x141008a\n#define ixPSX81_BIF_PCIE_PERF_COUNT0_SLV_R_CLK                                  0x141008b\n#define ixPSX81_BIF_PCIE_PERF_COUNT1_SLV_R_CLK                                  0x141008c\n#define ixPSX81_BIF_PCIE_PERF_CNTL_SLV_S_C_CLK                                  0x141008d\n#define ixPSX81_BIF_PCIE_PERF_COUNT0_SLV_S_C_CLK                                0x141008e\n#define ixPSX81_BIF_PCIE_PERF_COUNT1_SLV_S_C_CLK                                0x141008f\n#define ixPSX81_BIF_PCIE_PERF_CNTL_SLV_NS_C_CLK                                 0x1410090\n#define ixPSX81_BIF_PCIE_PERF_COUNT0_SLV_NS_C_CLK                               0x1410091\n#define ixPSX81_BIF_PCIE_PERF_COUNT1_SLV_NS_C_CLK                               0x1410092\n#define ixPSX81_BIF_PCIE_PERF_CNTL_EVENT0_PORT_SEL                              0x1410093\n#define ixPSX81_BIF_PCIE_PERF_CNTL_EVENT1_PORT_SEL                              0x1410094\n#define ixPSX81_BIF_PCIE_PERF_CNTL_TXCLK2                                       0x1410095\n#define ixPSX81_BIF_PCIE_PERF_COUNT0_TXCLK2                                     0x1410096\n#define ixPSX81_BIF_PCIE_PERF_COUNT1_TXCLK2                                     0x1410097\n#define ixPSX81_BIF_PCIE_STRAP_F0                                               0x14100b0\n#define ixPSX81_BIF_PCIE_STRAP_MISC                                             0x14100c0\n#define ixPSX81_BIF_PCIE_STRAP_MISC2                                            0x14100c1\n#define ixPSX81_BIF_PCIE_STRAP_PI                                               0x14100c2\n#define ixPSX81_BIF_PCIE_STRAP_I2C_BD                                           0x14100c4\n#define ixPSX81_BIF_PCIE_PRBS_CLR                                               0x14100c8\n#define ixPSX81_BIF_PCIE_PRBS_STATUS1                                           0x14100c9\n#define ixPSX81_BIF_PCIE_PRBS_STATUS2                                           0x14100ca\n#define ixPSX81_BIF_PCIE_PRBS_FREERUN                                           0x14100cb\n#define ixPSX81_BIF_PCIE_PRBS_MISC                                              0x14100cc\n#define ixPSX81_BIF_PCIE_PRBS_USER_PATTERN                                      0x14100cd\n#define ixPSX81_BIF_PCIE_PRBS_LO_BITCNT                                         0x14100ce\n#define ixPSX81_BIF_PCIE_PRBS_HI_BITCNT                                         0x14100cf\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_0                                          0x14100d0\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_1                                          0x14100d1\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_2                                          0x14100d2\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_3                                          0x14100d3\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_4                                          0x14100d4\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_5                                          0x14100d5\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_6                                          0x14100d6\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_7                                          0x14100d7\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_8                                          0x14100d8\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_9                                          0x14100d9\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_10                                         0x14100da\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_11                                         0x14100db\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_12                                         0x14100dc\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_13                                         0x14100dd\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_14                                         0x14100de\n#define ixPSX81_BIF_PCIE_PRBS_ERRCNT_15                                         0x14100df\n#define ixPSX81_BIF_SWRST_COMMAND_STATUS                                        0x1410100\n#define ixPSX81_BIF_SWRST_GENERAL_CONTROL                                       0x1410101\n#define ixPSX81_BIF_SWRST_COMMAND_0                                             0x1410102\n#define ixPSX81_BIF_SWRST_COMMAND_1                                             0x1410103\n#define ixPSX81_BIF_SWRST_CONTROL_0                                             0x1410104\n#define ixPSX81_BIF_SWRST_CONTROL_1                                             0x1410105\n#define ixPSX81_BIF_SWRST_CONTROL_2                                             0x1410106\n#define ixPSX81_BIF_SWRST_CONTROL_3                                             0x1410107\n#define ixPSX81_BIF_SWRST_CONTROL_4                                             0x1410108\n#define ixPSX81_BIF_SWRST_CONTROL_5                                             0x1410109\n#define ixPSX81_BIF_SWRST_CONTROL_6                                             0x141010a\n#define ixPSX81_BIF_CPM_CONTROL                                                 0x1410118\n#define ixPSX81_BIF_LM_CONTROL                                                  0x1410120\n#define ixPSX81_BIF_LM_PCIETXMUX0                                               0x1410121\n#define ixPSX81_BIF_LM_PCIETXMUX1                                               0x1410122\n#define ixPSX81_BIF_LM_PCIETXMUX2                                               0x1410123\n#define ixPSX81_BIF_LM_PCIETXMUX3                                               0x1410124\n#define ixPSX81_BIF_LM_PCIERXMUX0                                               0x1410125\n#define ixPSX81_BIF_LM_PCIERXMUX1                                               0x1410126\n#define ixPSX81_BIF_LM_PCIERXMUX2                                               0x1410127\n#define ixPSX81_BIF_LM_PCIERXMUX3                                               0x1410128\n#define ixPSX81_BIF_LM_LANEENABLE                                               0x1410129\n#define ixPSX81_BIF_LM_PRBSCONTROL                                              0x141012a\n#define ixPSX81_BIF_LM_POWERCONTROL                                             0x141012b\n#define ixPSX81_BIF_LM_POWERCONTROL1                                            0x141012c\n#define ixPSX81_BIF_LM_POWERCONTROL2                                            0x141012d\n#define ixPSX81_BIF_LM_POWERCONTROL3                                            0x141012e\n#define ixPSX81_BIF_LM_POWERCONTROL4                                            0x141012f\n#define ixPSX80_PHY0_COM_COMMON_FUSE1                                           0x1206200\n#define ixPSX80_PHY0_COM_COMMON_FUSE2                                           0x1206201\n#define ixPSX80_PHY0_COM_COMMON_FUSE3                                           0x1206202\n#define ixPSX80_PHY0_COM_COMMON_ELECIDLE                                        0x1206204\n#define ixPSX80_PHY0_COM_COMMON_DFX                                             0x1206205\n#define ixPSX80_PHY0_COM_COMMON_MAR_DEEMPH_NOM                                  0x1206206\n#define ixPSX80_PHY0_COM_COMMON_SELDEEMPH35                                     0x1206207\n#define ixPSX80_PHY0_COM_COMMON_SELDEEMPH60                                     0x1206208\n#define ixPSX80_PHY0_COM_COMMON_LANE_PWRMGMT                                    0x1206209\n#define ixPSX80_PHY0_COM_COMMON_ADAPTCTL1                                       0x120620a\n#define ixPSX80_PHY0_COM_COMMON_ADAPTCTL2                                       0x120620b\n#define ixPSX80_PHY0_COM_COMMON_ADAPT_CFG_BYP_VAL                               0x120620c\n#define ixPSX80_PHY0_COM_COMMON_ADAPT_CFG_BYP_VAL1                              0x120620d\n#define ixPSX80_PHY0_COM_COMMON_ADAPT_DBG_BYP_VAL                               0x120620e\n#define ixPSX80_PHY0_COM_COMMON_ADAPT_DBG_BYP_VAL1                              0x120620f\n#define ixPSX80_PHY0_COM_COMMON_ADAPT_DBG1                                      0x1206210\n#define ixPSX80_PHY0_COM_COMMON_LNCNTRL                                         0x1206211\n#define ixPSX80_PHY0_COM_COMMON_TXTESTDEBUG                                     0x1206212\n#define ixPSX80_PHY0_COM_COMMON_RXTESTDEBUG                                     0x1206213\n#define ixPSX80_PHY0_COM_COMMON_CDR_PHCTL                                       0x1206214\n#define ixPSX80_PHY0_COM_COMMON_CDR_FRCTL                                       0x1206215\n#define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_BROADCAST                            0x120fe00\n#define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE0                                0x1200000\n#define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE1                                0x1200100\n#define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE2                                0x1200200\n#define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE3                                0x1200300\n#define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE4                                0x1200400\n#define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE5                                0x1200500\n#define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE6                                0x1200600\n#define ixPSX80_PHY0_RX_CMD_BUS_RX_CONTROL_LANE7                                0x1200700\n#define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_BROADCAST                         0x120fe01\n#define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE0                             0x1200001\n#define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE1                             0x1200101\n#define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE2                             0x1200201\n#define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE3                             0x1200301\n#define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE4                             0x1200401\n#define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE5                             0x1200501\n#define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE6                             0x1200601\n#define ixPSX80_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE7                             0x1200701\n#define ixPSX80_PHY0_RX_RX_CTL_BROADCAST                                        0x120fe02\n#define ixPSX80_PHY0_RX_RX_CTL_LANE0                                            0x1200002\n#define ixPSX80_PHY0_RX_RX_CTL_LANE1                                            0x1200102\n#define ixPSX80_PHY0_RX_RX_CTL_LANE2                                            0x1200202\n#define ixPSX80_PHY0_RX_RX_CTL_LANE3                                            0x1200302\n#define ixPSX80_PHY0_RX_RX_CTL_LANE4                                            0x1200402\n#define ixPSX80_PHY0_RX_RX_CTL_LANE5                                            0x1200502\n#define ixPSX80_PHY0_RX_RX_CTL_LANE6                                            0x1200602\n#define ixPSX80_PHY0_RX_RX_CTL_LANE7                                            0x1200702\n#define ixPSX80_PHY0_RX_DLL_CTL_BROADCAST                                       0x120fe03\n#define ixPSX80_PHY0_RX_DLL_CTL_LANE0                                           0x1200003\n#define ixPSX80_PHY0_RX_DLL_CTL_LANE1                                           0x1200103\n#define ixPSX80_PHY0_RX_DLL_CTL_LANE2                                           0x1200203\n#define ixPSX80_PHY0_RX_DLL_CTL_LANE3                                           0x1200303\n#define ixPSX80_PHY0_RX_DLL_CTL_LANE4                                           0x1200403\n#define ixPSX80_PHY0_RX_DLL_CTL_LANE5                                           0x1200503\n#define ixPSX80_PHY0_RX_DLL_CTL_LANE6                                           0x1200603\n#define ixPSX80_PHY0_RX_DLL_CTL_LANE7                                           0x1200703\n#define ixPSX80_PHY0_RX_RXTEST_REGS_BROADCAST                                   0x120fe04\n#define ixPSX80_PHY0_RX_RXTEST_REGS_LANE0                                       0x1200004\n#define ixPSX80_PHY0_RX_RXTEST_REGS_LANE1                                       0x1200104\n#define ixPSX80_PHY0_RX_RXTEST_REGS_LANE2                                       0x1200204\n#define ixPSX80_PHY0_RX_RXTEST_REGS_LANE3                                       0x1200304\n#define ixPSX80_PHY0_RX_RXTEST_REGS_LANE4                                       0x1200404\n#define ixPSX80_PHY0_RX_RXTEST_REGS_LANE5                                       0x1200504\n#define ixPSX80_PHY0_RX_RXTEST_REGS_LANE6                                       0x1200604\n#define ixPSX80_PHY0_RX_RXTEST_REGS_LANE7                                       0x1200704\n#define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_BROADCAST                                0x120fe05\n#define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE0                                    0x1200005\n#define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE1                                    0x1200105\n#define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE2                                    0x1200205\n#define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE3                                    0x1200305\n#define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE4                                    0x1200405\n#define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE5                                    0x1200505\n#define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE6                                    0x1200605\n#define ixPSX80_PHY0_RX_ELECIDLE_DEBUG_LANE7                                    0x1200705\n#define ixPSX80_PHY0_RX_ADAPTCTL_BROADCAST                                      0x120fe0a\n#define ixPSX80_PHY0_RX_ADAPTCTL_LANE0                                          0x120000a\n#define ixPSX80_PHY0_RX_ADAPTCTL_LANE1                                          0x120010a\n#define ixPSX80_PHY0_RX_ADAPTCTL_LANE2                                          0x120020a\n#define ixPSX80_PHY0_RX_ADAPTCTL_LANE3                                          0x120030a\n#define ixPSX80_PHY0_RX_ADAPTCTL_LANE4                                          0x120040a\n#define ixPSX80_PHY0_RX_ADAPTCTL_LANE5                                          0x120050a\n#define ixPSX80_PHY0_RX_ADAPTCTL_LANE6                                          0x120060a\n#define ixPSX80_PHY0_RX_ADAPTCTL_LANE7                                          0x120070a\n#define ixPSX80_PHY0_RX_FOMCALCCTL_BROADCAST                                    0x120fe0b\n#define ixPSX80_PHY0_RX_FOMCALCCTL_LANE0                                        0x120000b\n#define ixPSX80_PHY0_RX_FOMCALCCTL_LANE1                                        0x120010b\n#define ixPSX80_PHY0_RX_FOMCALCCTL_LANE2                                        0x120020b\n#define ixPSX80_PHY0_RX_FOMCALCCTL_LANE3                                        0x120030b\n#define ixPSX80_PHY0_RX_FOMCALCCTL_LANE4                                        0x120040b\n#define ixPSX80_PHY0_RX_FOMCALCCTL_LANE5                                        0x120050b\n#define ixPSX80_PHY0_RX_FOMCALCCTL_LANE6                                        0x120060b\n#define ixPSX80_PHY0_RX_FOMCALCCTL_LANE7                                        0x120070b\n#define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_BROADCAST                              0x120fe0c\n#define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE0                                  0x120000c\n#define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE1                                  0x120010c\n#define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE2                                  0x120020c\n#define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE3                                  0x120030c\n#define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE4                                  0x120040c\n#define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE5                                  0x120050c\n#define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE6                                  0x120060c\n#define ixPSX80_PHY0_RX_ADAPT_CFG_BYP_EN_LANE7                                  0x120070c\n#define ixPSX80_PHY0_RX_DBG_BYP_EN_BROADCAST                                    0x120fe0d\n#define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE0                                        0x120000d\n#define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE1                                        0x120010d\n#define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE2                                        0x120020d\n#define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE3                                        0x120030d\n#define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE4                                        0x120040d\n#define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE5                                        0x120050d\n#define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE6                                        0x120060d\n#define ixPSX80_PHY0_RX_DBG_BYP_EN_LANE7                                        0x120070d\n#define ixPSX80_PHY0_RX_ADAPTDBG1_BROADCAST                                     0x120fe0e\n#define ixPSX80_PHY0_RX_ADAPTDBG1_LANE0                                         0x120000e\n#define ixPSX80_PHY0_RX_ADAPTDBG1_LANE1                                         0x120010e\n#define ixPSX80_PHY0_RX_ADAPTDBG1_LANE2                                         0x120020e\n#define ixPSX80_PHY0_RX_ADAPTDBG1_LANE3                                         0x120030e\n#define ixPSX80_PHY0_RX_ADAPTDBG1_LANE4                                         0x120040e\n#define ixPSX80_PHY0_RX_ADAPTDBG1_LANE5                                         0x120050e\n#define ixPSX80_PHY0_RX_ADAPTDBG1_LANE6                                         0x120060e\n#define ixPSX80_PHY0_RX_ADAPTDBG1_LANE7                                         0x120070e\n#define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_BROADCAST                            0x120ff00\n#define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE0                                0x1202000\n#define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE1                                0x1202100\n#define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE2                                0x1202200\n#define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE3                                0x1202300\n#define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE4                                0x1202400\n#define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE5                                0x1202500\n#define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE6                                0x1202600\n#define ixPSX80_PHY0_TX_CMD_BUS_TX_CONTROL_LANE7                                0x1202700\n#define ixPSX80_PHY0_TX_DFX_BROADCAST                                           0x120ff01\n#define ixPSX80_PHY0_TX_DFX_LANE0                                               0x1202001\n#define ixPSX80_PHY0_TX_DFX_LANE1                                               0x1202101\n#define ixPSX80_PHY0_TX_DFX_LANE2                                               0x1202201\n#define ixPSX80_PHY0_TX_DFX_LANE3                                               0x1202301\n#define ixPSX80_PHY0_TX_DFX_LANE4                                               0x1202401\n#define ixPSX80_PHY0_TX_DFX_LANE5                                               0x1202501\n#define ixPSX80_PHY0_TX_DFX_LANE6                                               0x1202601\n#define ixPSX80_PHY0_TX_DFX_LANE7                                               0x1202701\n#define ixPSX80_PHY0_TX_DEEMPH_BROADCAST                                        0x120ff02\n#define ixPSX80_PHY0_TX_DEEMPH_LANE0                                            0x1202002\n#define ixPSX80_PHY0_TX_DEEMPH_LANE1                                            0x1202102\n#define ixPSX80_PHY0_TX_DEEMPH_LANE2                                            0x1202202\n#define ixPSX80_PHY0_TX_DEEMPH_LANE3                                            0x1202302\n#define ixPSX80_PHY0_TX_DEEMPH_LANE4                                            0x1202402\n#define ixPSX80_PHY0_TX_DEEMPH_LANE5                                            0x1202502\n#define ixPSX80_PHY0_TX_DEEMPH_LANE6                                            0x1202602\n#define ixPSX80_PHY0_TX_DEEMPH_LANE7                                            0x1202702\n#define ixPSX80_PHY0_TX_TSTMARGDEEMPH_BROADCAST                                 0x120ff03\n#define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE0                                     0x1202003\n#define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE1                                     0x1202103\n#define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE2                                     0x1202203\n#define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE3                                     0x1202303\n#define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE4                                     0x1202403\n#define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE5                                     0x1202503\n#define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE6                                     0x1202603\n#define ixPSX80_PHY0_TX_TSTMARGDEEMPH_LANE7                                     0x1202703\n#define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_BROADCAST                              0x120ff04\n#define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE0                                  0x1202004\n#define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE1                                  0x1202104\n#define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE2                                  0x1202204\n#define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE3                                  0x1202304\n#define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE4                                  0x1202404\n#define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE5                                  0x1202504\n#define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE6                                  0x1202604\n#define ixPSX80_PHY0_TX_MARGDEEMPHSTATUS_LANE7                                  0x1202704\n#define ixPSX80_PHY0_TX_TXCNTRL_BROADCAST                                       0x120ff06\n#define ixPSX80_PHY0_TX_TXCNTRL_LANE0                                           0x1202006\n#define ixPSX80_PHY0_TX_TXCNTRL_LANE1                                           0x1202106\n#define ixPSX80_PHY0_TX_TXCNTRL_LANE2                                           0x1202206\n#define ixPSX80_PHY0_TX_TXCNTRL_LANE3                                           0x1202306\n#define ixPSX80_PHY0_TX_TXCNTRL_LANE4                                           0x1202406\n#define ixPSX80_PHY0_TX_TXCNTRL_LANE5                                           0x1202506\n#define ixPSX80_PHY0_TX_TXCNTRL_LANE6                                           0x1202606\n#define ixPSX80_PHY0_TX_TXCNTRL_LANE7                                           0x1202706\n#define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_BROADCAST                         0x120ff07\n#define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE0                             0x1202007\n#define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE1                             0x1202107\n#define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE2                             0x1202207\n#define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE3                             0x1202307\n#define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE4                             0x1202407\n#define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE5                             0x1202507\n#define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE6                             0x1202607\n#define ixPSX80_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE7                             0x1202707\n#define ixPSX80_PHY0_HTPLL_ROPLL_PowerDownEn                                    0x1204180\n#define ixPSX80_PHY0_HTPLL_ROPLL_PciPllControlExt                               0x1204101\n#define ixPSX80_PHY0_HTPLL_ROPLL_PciPllControl                                  0x1204102\n#define ixPSX80_PHY0_HTPLL_ROPLL_PciPllTestDebug1                               0x1204103\n#define ixPSX80_PHY0_HTPLL_ROPLL_PciPllTestDebug2                               0x1204104\n#define ixPSX80_PHY0_HTPLL_ROPLL_PciPllFreqMode                                 0x1204105\n#define ixPSX80_PHY0_HTPLL_ROPLL_PciPllUpdateCtrl                               0x1204108\n#define ixPSX80_PHY0_HTPLL_ROPLL_PciPllTestDebug3                               0x1204109\n#define ixPSX80_PHY0_HTPLL_ROPLL_PciFuseProcess                                 0x120410a\n#define ixPSX80_PHY0_HTPLL_ROPLL_PciPllTestDebug4                               0x120410b\n#define ixPSX80_PHY0_HTPLL_ROPLL_PciPllTestDebug5                               0x120410c\n#define ixPSX80_PHY0_LCPLL_LCPLL_PowerDownEn                                    0x1204080\n#define ixPSX80_PHY0_LCPLL_LCPLL_PciPllControlExt                               0x1204001\n#define ixPSX80_PHY0_LCPLL_LCPLL_PciPllControl                                  0x1204002\n#define ixPSX80_PHY0_LCPLL_LCPLL_PciPllTestDebug1                               0x1204003\n#define ixPSX80_PHY0_LCPLL_LCPLL_PciPllTestDebug2                               0x1204004\n#define ixPSX80_PHY0_LCPLL_LCPLL_PciPllFreqMode                                 0x1204005\n#define ixPSX80_PHY0_LCPLL_LCPLL_PciLcVcoCtrl                                   0x1204007\n#define ixPSX80_PHY0_LCPLL_LCPLL_PciPllUpdateCtrl                               0x1204008\n#define ixPSX80_PHY0_LCPLL_LCPLL_PciPllTestDebug3                               0x1204009\n#define ixPSX80_PHY0_LCPLL_LCPLL_PciPllTestDebug4                               0x120400b\n#define ixPSX80_PHY0_LCPLL_LCPLL_PciPllTestDebug5                               0x120400c\n#define ixPSX81_PHY0_COM_COMMON_FUSE1                                           0x1216200\n#define ixPSX81_PHY0_COM_COMMON_FUSE2                                           0x1216201\n#define ixPSX81_PHY0_COM_COMMON_FUSE3                                           0x1216202\n#define ixPSX81_PHY0_COM_COMMON_ELECIDLE                                        0x1216204\n#define ixPSX81_PHY0_COM_COMMON_DFX                                             0x1216205\n#define ixPSX81_PHY0_COM_COMMON_MAR_DEEMPH_NOM                                  0x1216206\n#define ixPSX81_PHY0_COM_COMMON_SELDEEMPH35                                     0x1216207\n#define ixPSX81_PHY0_COM_COMMON_SELDEEMPH60                                     0x1216208\n#define ixPSX81_PHY0_COM_COMMON_LANE_PWRMGMT                                    0x1216209\n#define ixPSX81_PHY0_COM_COMMON_ADAPTCTL1                                       0x121620a\n#define ixPSX81_PHY0_COM_COMMON_ADAPTCTL2                                       0x121620b\n#define ixPSX81_PHY0_COM_COMMON_ADAPT_CFG_BYP_VAL                               0x121620c\n#define ixPSX81_PHY0_COM_COMMON_ADAPT_CFG_BYP_VAL1                              0x121620d\n#define ixPSX81_PHY0_COM_COMMON_ADAPT_DBG_BYP_VAL                               0x121620e\n#define ixPSX81_PHY0_COM_COMMON_ADAPT_DBG_BYP_VAL1                              0x121620f\n#define ixPSX81_PHY0_COM_COMMON_ADAPT_DBG1                                      0x1216210\n#define ixPSX81_PHY0_COM_COMMON_LNCNTRL                                         0x1216211\n#define ixPSX81_PHY0_COM_COMMON_TXTESTDEBUG                                     0x1216212\n#define ixPSX81_PHY0_COM_COMMON_RXTESTDEBUG                                     0x1216213\n#define ixPSX81_PHY0_COM_COMMON_CDR_PHCTL                                       0x1216214\n#define ixPSX81_PHY0_COM_COMMON_CDR_FRCTL                                       0x1216215\n#define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_BROADCAST                            0x121fe00\n#define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE0                                0x1210000\n#define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE1                                0x1210100\n#define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE2                                0x1210200\n#define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE3                                0x1210300\n#define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE4                                0x1210400\n#define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE5                                0x1210500\n#define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE6                                0x1210600\n#define ixPSX81_PHY0_RX_CMD_BUS_RX_CONTROL_LANE7                                0x1210700\n#define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_BROADCAST                         0x121fe01\n#define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE0                             0x1210001\n#define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE1                             0x1210101\n#define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE2                             0x1210201\n#define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE3                             0x1210301\n#define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE4                             0x1210401\n#define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE5                             0x1210501\n#define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE6                             0x1210601\n#define ixPSX81_PHY0_RX_CMD_BUS_GLOBAL_FOR_RX_LANE7                             0x1210701\n#define ixPSX81_PHY0_RX_RX_CTL_BROADCAST                                        0x121fe02\n#define ixPSX81_PHY0_RX_RX_CTL_LANE0                                            0x1210002\n#define ixPSX81_PHY0_RX_RX_CTL_LANE1                                            0x1210102\n#define ixPSX81_PHY0_RX_RX_CTL_LANE2                                            0x1210202\n#define ixPSX81_PHY0_RX_RX_CTL_LANE3                                            0x1210302\n#define ixPSX81_PHY0_RX_RX_CTL_LANE4                                            0x1210402\n#define ixPSX81_PHY0_RX_RX_CTL_LANE5                                            0x1210502\n#define ixPSX81_PHY0_RX_RX_CTL_LANE6                                            0x1210602\n#define ixPSX81_PHY0_RX_RX_CTL_LANE7                                            0x1210702\n#define ixPSX81_PHY0_RX_DLL_CTL_BROADCAST                                       0x121fe03\n#define ixPSX81_PHY0_RX_DLL_CTL_LANE0                                           0x1210003\n#define ixPSX81_PHY0_RX_DLL_CTL_LANE1                                           0x1210103\n#define ixPSX81_PHY0_RX_DLL_CTL_LANE2                                           0x1210203\n#define ixPSX81_PHY0_RX_DLL_CTL_LANE3                                           0x1210303\n#define ixPSX81_PHY0_RX_DLL_CTL_LANE4                                           0x1210403\n#define ixPSX81_PHY0_RX_DLL_CTL_LANE5                                           0x1210503\n#define ixPSX81_PHY0_RX_DLL_CTL_LANE6                                           0x1210603\n#define ixPSX81_PHY0_RX_DLL_CTL_LANE7                                           0x1210703\n#define ixPSX81_PHY0_RX_RXTEST_REGS_BROADCAST                                   0x121fe04\n#define ixPSX81_PHY0_RX_RXTEST_REGS_LANE0                                       0x1210004\n#define ixPSX81_PHY0_RX_RXTEST_REGS_LANE1                                       0x1210104\n#define ixPSX81_PHY0_RX_RXTEST_REGS_LANE2                                       0x1210204\n#define ixPSX81_PHY0_RX_RXTEST_REGS_LANE3                                       0x1210304\n#define ixPSX81_PHY0_RX_RXTEST_REGS_LANE4                                       0x1210404\n#define ixPSX81_PHY0_RX_RXTEST_REGS_LANE5                                       0x1210504\n#define ixPSX81_PHY0_RX_RXTEST_REGS_LANE6                                       0x1210604\n#define ixPSX81_PHY0_RX_RXTEST_REGS_LANE7                                       0x1210704\n#define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_BROADCAST                                0x121fe05\n#define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE0                                    0x1210005\n#define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE1                                    0x1210105\n#define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE2                                    0x1210205\n#define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE3                                    0x1210305\n#define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE4                                    0x1210405\n#define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE5                                    0x1210505\n#define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE6                                    0x1210605\n#define ixPSX81_PHY0_RX_ELECIDLE_DEBUG_LANE7                                    0x1210705\n#define ixPSX81_PHY0_RX_ADAPTCTL_BROADCAST                                      0x121fe0a\n#define ixPSX81_PHY0_RX_ADAPTCTL_LANE0                                          0x121000a\n#define ixPSX81_PHY0_RX_ADAPTCTL_LANE1                                          0x121010a\n#define ixPSX81_PHY0_RX_ADAPTCTL_LANE2                                          0x121020a\n#define ixPSX81_PHY0_RX_ADAPTCTL_LANE3                                          0x121030a\n#define ixPSX81_PHY0_RX_ADAPTCTL_LANE4                                          0x121040a\n#define ixPSX81_PHY0_RX_ADAPTCTL_LANE5                                          0x121050a\n#define ixPSX81_PHY0_RX_ADAPTCTL_LANE6                                          0x121060a\n#define ixPSX81_PHY0_RX_ADAPTCTL_LANE7                                          0x121070a\n#define ixPSX81_PHY0_RX_FOMCALCCTL_BROADCAST                                    0x121fe0b\n#define ixPSX81_PHY0_RX_FOMCALCCTL_LANE0                                        0x121000b\n#define ixPSX81_PHY0_RX_FOMCALCCTL_LANE1                                        0x121010b\n#define ixPSX81_PHY0_RX_FOMCALCCTL_LANE2                                        0x121020b\n#define ixPSX81_PHY0_RX_FOMCALCCTL_LANE3                                        0x121030b\n#define ixPSX81_PHY0_RX_FOMCALCCTL_LANE4                                        0x121040b\n#define ixPSX81_PHY0_RX_FOMCALCCTL_LANE5                                        0x121050b\n#define ixPSX81_PHY0_RX_FOMCALCCTL_LANE6                                        0x121060b\n#define ixPSX81_PHY0_RX_FOMCALCCTL_LANE7                                        0x121070b\n#define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_BROADCAST                              0x121fe0c\n#define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE0                                  0x121000c\n#define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE1                                  0x121010c\n#define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE2                                  0x121020c\n#define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE3                                  0x121030c\n#define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE4                                  0x121040c\n#define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE5                                  0x121050c\n#define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE6                                  0x121060c\n#define ixPSX81_PHY0_RX_ADAPT_CFG_BYP_EN_LANE7                                  0x121070c\n#define ixPSX81_PHY0_RX_DBG_BYP_EN_BROADCAST                                    0x121fe0d\n#define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE0                                        0x121000d\n#define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE1                                        0x121010d\n#define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE2                                        0x121020d\n#define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE3                                        0x121030d\n#define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE4                                        0x121040d\n#define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE5                                        0x121050d\n#define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE6                                        0x121060d\n#define ixPSX81_PHY0_RX_DBG_BYP_EN_LANE7                                        0x121070d\n#define ixPSX81_PHY0_RX_ADAPTDBG1_BROADCAST                                     0x121fe0e\n#define ixPSX81_PHY0_RX_ADAPTDBG1_LANE0                                         0x121000e\n#define ixPSX81_PHY0_RX_ADAPTDBG1_LANE1                                         0x121010e\n#define ixPSX81_PHY0_RX_ADAPTDBG1_LANE2                                         0x121020e\n#define ixPSX81_PHY0_RX_ADAPTDBG1_LANE3                                         0x121030e\n#define ixPSX81_PHY0_RX_ADAPTDBG1_LANE4                                         0x121040e\n#define ixPSX81_PHY0_RX_ADAPTDBG1_LANE5                                         0x121050e\n#define ixPSX81_PHY0_RX_ADAPTDBG1_LANE6                                         0x121060e\n#define ixPSX81_PHY0_RX_ADAPTDBG1_LANE7                                         0x121070e\n#define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_BROADCAST                            0x121ff00\n#define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE0                                0x1212000\n#define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE1                                0x1212100\n#define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE2                                0x1212200\n#define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE3                                0x1212300\n#define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE4                                0x1212400\n#define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE5                                0x1212500\n#define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE6                                0x1212600\n#define ixPSX81_PHY0_TX_CMD_BUS_TX_CONTROL_LANE7                                0x1212700\n#define ixPSX81_PHY0_TX_DFX_BROADCAST                                           0x121ff01\n#define ixPSX81_PHY0_TX_DFX_LANE0                                               0x1212001\n#define ixPSX81_PHY0_TX_DFX_LANE1                                               0x1212101\n#define ixPSX81_PHY0_TX_DFX_LANE2                                               0x1212201\n#define ixPSX81_PHY0_TX_DFX_LANE3                                               0x1212301\n#define ixPSX81_PHY0_TX_DFX_LANE4                                               0x1212401\n#define ixPSX81_PHY0_TX_DFX_LANE5                                               0x1212501\n#define ixPSX81_PHY0_TX_DFX_LANE6                                               0x1212601\n#define ixPSX81_PHY0_TX_DFX_LANE7                                               0x1212701\n#define ixPSX81_PHY0_TX_DEEMPH_BROADCAST                                        0x121ff02\n#define ixPSX81_PHY0_TX_DEEMPH_LANE0                                            0x1212002\n#define ixPSX81_PHY0_TX_DEEMPH_LANE1                                            0x1212102\n#define ixPSX81_PHY0_TX_DEEMPH_LANE2                                            0x1212202\n#define ixPSX81_PHY0_TX_DEEMPH_LANE3                                            0x1212302\n#define ixPSX81_PHY0_TX_DEEMPH_LANE4                                            0x1212402\n#define ixPSX81_PHY0_TX_DEEMPH_LANE5                                            0x1212502\n#define ixPSX81_PHY0_TX_DEEMPH_LANE6                                            0x1212602\n#define ixPSX81_PHY0_TX_DEEMPH_LANE7                                            0x1212702\n#define ixPSX81_PHY0_TX_TSTMARGDEEMPH_BROADCAST                                 0x121ff03\n#define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE0                                     0x1212003\n#define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE1                                     0x1212103\n#define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE2                                     0x1212203\n#define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE3                                     0x1212303\n#define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE4                                     0x1212403\n#define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE5                                     0x1212503\n#define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE6                                     0x1212603\n#define ixPSX81_PHY0_TX_TSTMARGDEEMPH_LANE7                                     0x1212703\n#define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_BROADCAST                              0x121ff04\n#define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE0                                  0x1212004\n#define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE1                                  0x1212104\n#define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE2                                  0x1212204\n#define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE3                                  0x1212304\n#define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE4                                  0x1212404\n#define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE5                                  0x1212504\n#define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE6                                  0x1212604\n#define ixPSX81_PHY0_TX_MARGDEEMPHSTATUS_LANE7                                  0x1212704\n#define ixPSX81_PHY0_TX_TXCNTRL_BROADCAST                                       0x121ff06\n#define ixPSX81_PHY0_TX_TXCNTRL_LANE0                                           0x1212006\n#define ixPSX81_PHY0_TX_TXCNTRL_LANE1                                           0x1212106\n#define ixPSX81_PHY0_TX_TXCNTRL_LANE2                                           0x1212206\n#define ixPSX81_PHY0_TX_TXCNTRL_LANE3                                           0x1212306\n#define ixPSX81_PHY0_TX_TXCNTRL_LANE4                                           0x1212406\n#define ixPSX81_PHY0_TX_TXCNTRL_LANE5                                           0x1212506\n#define ixPSX81_PHY0_TX_TXCNTRL_LANE6                                           0x1212606\n#define ixPSX81_PHY0_TX_TXCNTRL_LANE7                                           0x1212706\n#define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_BROADCAST                         0x121ff07\n#define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE0                             0x1212007\n#define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE1                             0x1212107\n#define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE2                             0x1212207\n#define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE3                             0x1212307\n#define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE4                             0x1212407\n#define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE5                             0x1212507\n#define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE6                             0x1212607\n#define ixPSX81_PHY0_TX_CMD_BUS_GLOBAL_FOR_TX_LANE7                             0x1212707\n#define ixPSX81_PHY0_HTPLL_ROPLL_PowerDownEn                                    0x1214180\n#define ixPSX81_PHY0_HTPLL_ROPLL_PciPllControlExt                               0x1214101\n#define ixPSX81_PHY0_HTPLL_ROPLL_PciPllControl                                  0x1214102\n#define ixPSX81_PHY0_HTPLL_ROPLL_PciPllTestDebug1                               0x1214103\n#define ixPSX81_PHY0_HTPLL_ROPLL_PciPllTestDebug2                               0x1214104\n#define ixPSX81_PHY0_HTPLL_ROPLL_PciPllFreqMode                                 0x1214105\n#define ixPSX81_PHY0_HTPLL_ROPLL_PciPllUpdateCtrl                               0x1214108\n#define ixPSX81_PHY0_HTPLL_ROPLL_PciPllTestDebug3                               0x1214109\n#define ixPSX81_PHY0_HTPLL_ROPLL_PciFuseProcess                                 0x121410a\n#define ixPSX81_PHY0_HTPLL_ROPLL_PciPllTestDebug4                               0x121410b\n#define ixPSX81_PHY0_HTPLL_ROPLL_PciPllTestDebug5                               0x121410c\n#define ixPSX81_PHY0_LCPLL_LCPLL_PowerDownEn                                    0x1214080\n#define ixPSX81_PHY0_LCPLL_LCPLL_PciPllControlExt                               0x1214001\n#define ixPSX81_PHY0_LCPLL_LCPLL_PciPllControl                                  0x1214002\n#define ixPSX81_PHY0_LCPLL_LCPLL_PciPllTestDebug1                               0x1214003\n#define ixPSX81_PHY0_LCPLL_LCPLL_PciPllTestDebug2                               0x1214004\n#define ixPSX81_PHY0_LCPLL_LCPLL_PciPllFreqMode                                 0x1214005\n#define ixPSX81_PHY0_LCPLL_LCPLL_PciLcVcoCtrl                                   0x1214007\n#define ixPSX81_PHY0_LCPLL_LCPLL_PciPllUpdateCtrl                               0x1214008\n#define ixPSX81_PHY0_LCPLL_LCPLL_PciPllTestDebug3                               0x1214009\n#define ixPSX81_PHY0_LCPLL_LCPLL_PciPllTestDebug4                               0x121400b\n#define ixPSX81_PHY0_LCPLL_LCPLL_PciPllTestDebug5                               0x121400c\n#define ixPSX80_PIF0_SCRATCH                                                    0x1100001\n#define ixPSX80_PIF0_HW_DEBUG                                                   0x1100002\n#define ixPSX80_PIF0_STRAP_0                                                    0x1100003\n#define ixPSX80_PIF0_CTRL                                                       0x1100004\n#define ixPSX80_PIF0_TX_CTRL                                                    0x1100008\n#define ixPSX80_PIF0_TX_CTRL2                                                   0x1100009\n#define ixPSX80_PIF0_RX_CTRL                                                    0x110000a\n#define ixPSX80_PIF0_RX_CTRL2                                                   0x110000b\n#define ixPSX80_PIF0_GLB_OVRD                                                   0x110000c\n#define ixPSX80_PIF0_GLB_OVRD2                                                  0x110000d\n#define ixPSX80_PIF0_BIF_CMD_STATUS                                             0x1100010\n#define ixPSX80_PIF0_CMD_BUS_CTRL                                               0x1100011\n#define ixPSX80_PIF0_CMD_BUS_GLB_OVRD                                           0x1100013\n#define ixPSX80_PIF0_LANE0_OVRD                                                 0x1100014\n#define ixPSX80_PIF0_LANE0_OVRD2                                                0x1100015\n#define ixPSX80_PIF0_LANE1_OVRD                                                 0x1100016\n#define ixPSX80_PIF0_LANE1_OVRD2                                                0x1100017\n#define ixPSX80_PIF0_LANE2_OVRD                                                 0x1100018\n#define ixPSX80_PIF0_LANE2_OVRD2                                                0x1100019\n#define ixPSX80_PIF0_LANE3_OVRD                                                 0x110001a\n#define ixPSX80_PIF0_LANE3_OVRD2                                                0x110001b\n#define ixPSX80_PIF0_LANE4_OVRD                                                 0x110001c\n#define ixPSX80_PIF0_LANE4_OVRD2                                                0x110001d\n#define ixPSX80_PIF0_LANE5_OVRD                                                 0x110001e\n#define ixPSX80_PIF0_LANE5_OVRD2                                                0x110001f\n#define ixPSX80_PIF0_LANE6_OVRD                                                 0x1100020\n#define ixPSX80_PIF0_LANE6_OVRD2                                                0x1100021\n#define ixPSX80_PIF0_LANE7_OVRD                                                 0x1100022\n#define ixPSX80_PIF0_LANE7_OVRD2                                                0x1100023\n#define ixPSX81_PIF0_SCRATCH                                                    0x1110001\n#define ixPSX81_PIF0_HW_DEBUG                                                   0x1110002\n#define ixPSX81_PIF0_STRAP_0                                                    0x1110003\n#define ixPSX81_PIF0_CTRL                                                       0x1110004\n#define ixPSX81_PIF0_TX_CTRL                                                    0x1110008\n#define ixPSX81_PIF0_TX_CTRL2                                                   0x1110009\n#define ixPSX81_PIF0_RX_CTRL                                                    0x111000a\n#define ixPSX81_PIF0_RX_CTRL2                                                   0x111000b\n#define ixPSX81_PIF0_GLB_OVRD                                                   0x111000c\n#define ixPSX81_PIF0_GLB_OVRD2                                                  0x111000d\n#define ixPSX81_PIF0_BIF_CMD_STATUS                                             0x1110010\n#define ixPSX81_PIF0_CMD_BUS_CTRL                                               0x1110011\n#define ixPSX81_PIF0_CMD_BUS_GLB_OVRD                                           0x1110013\n#define ixPSX81_PIF0_LANE0_OVRD                                                 0x1110014\n#define ixPSX81_PIF0_LANE0_OVRD2                                                0x1110015\n#define ixPSX81_PIF0_LANE1_OVRD                                                 0x1110016\n#define ixPSX81_PIF0_LANE1_OVRD2                                                0x1110017\n#define ixPSX81_PIF0_LANE2_OVRD                                                 0x1110018\n#define ixPSX81_PIF0_LANE2_OVRD2                                                0x1110019\n#define ixPSX81_PIF0_LANE3_OVRD                                                 0x111001a\n#define ixPSX81_PIF0_LANE3_OVRD2                                                0x111001b\n#define ixPSX81_PIF0_LANE4_OVRD                                                 0x111001c\n#define ixPSX81_PIF0_LANE4_OVRD2                                                0x111001d\n#define ixPSX81_PIF0_LANE5_OVRD                                                 0x111001e\n#define ixPSX81_PIF0_LANE5_OVRD2                                                0x111001f\n#define ixPSX81_PIF0_LANE6_OVRD                                                 0x1110020\n#define ixPSX81_PIF0_LANE6_OVRD2                                                0x1110021\n#define ixPSX81_PIF0_LANE7_OVRD                                                 0x1110022\n#define ixPSX81_PIF0_LANE7_OVRD2                                                0x1110023\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}