# Rapport LABO éléments mémoire
# Description d'éléments mémoire en VHDL
### HEIG-VD
### Salle A09
### CSN
### Bastien Pillonel 
### Prof: Etienne Messerli
### Ass: Anthony Illan Jaccard

## Etape 1 DFF_AR:
### Vue RTL et Technology:

<img src="Capture/Screenshot from 2023-04-12 14-51-07.png" width="300">

<img src="Capture/Screenshot from 2023-04-12 14-51-35.png" width="300">

### Logs de la simulation:

<img src="Capture/Screenshot from 2023-04-12 14-52-57.png" width="300">

Le chargement des composants et la simulation automatique se sont déroulé sans erreur.

## Etape 2 DFF_EN:
### Vue RTL et Technology:

<img src="Capture/Screenshot from 2023-04-11 22-08-36.png" width="300">

<img src="Capture/Screenshot from 2023-04-11 22-09-22.png" width="300">

### Logs de la simulation:

<img src="Capture/Screenshot from 2023-04-11 22-07-43.png" width="300">

Le chargement des composants et la simulation automatique se sont déroulé sans erreur.

## Etape 3 flip flop t:
### Vue RTL et Technology:

<img src="Capture/Screenshot from 2023-04-12 13-44-07.png" width="300">

<img src="Capture/Screenshot from 2023-04-12 13-44-53.png" width="300">

### Logs de la simulation:

<img src="Capture/Screenshot from 2023-04-12 13-43-34.png" width="300">

Le chargement des composants et la simulation automatique se sont déroulé sans erreur.

## Etape 4 flip flop RS:
### Vue RTL et Technology:

<img src="Capture/Screenshot from 2023-04-12 14-45-15.png" width="300">

<img src="Capture/Screenshot from 2023-04-12 14-46-00.png" width="300">

### Logs de la simulation:

<img src="Capture/Screenshot from 2023-04-12 14-35-52.png" width="300">

Le chargement des composants et la simulation automatique se sont déroulé sans erreur.

