---
layout: post
title:  "SV的激励时序_解决竞争冒险现象"
date:   2024-5-3 15:22:26 +0700
tags:
  - SystemVerilog



---

---

# SV的激励时序_解决竞争冒险现象

## **竞争冒险现象**

- **竞争：**在电路中道道某一个输出端时间的先后可能有差距的这种现象就叫竞争

- **冒险：**由竞争所产生的瞬时输出错误（毛刺）现象

在一个timeslot（时间片/上升沿）中会顺序执行很多的语句，即层次化事件队列，一下例子中在此刻的timeslot中就会产生冒险，因为此时不清楚a到底等于0还是a+1

```verilog
always_ff @(posedge clk) begin
a = 0;
a = a + 1;
b = a;
```

## 理解#延迟

```verilog
   a = b;
#0 c = a;  //后执行
```

- #0 只能对两条语句进限定
- #1 是错误的，因为这样就不再一个timeslot中，没有从根本上解决问题

实际上SV中很少使用#，因为再不同的DUT中时间精度不尽相同

## clocking block

虽然在verilog中可使用非阻塞赋值（<=）来避免这一现象，但在SV中一般不再使用非阻塞赋值和增加延迟#的方法来避免竞争冒险现象，而是使用clocking block。

- 理解：想象成一个精确控制信号何时“进⼊”和“离开”模块的闸⻔。严格控制每辆⻋在特定时间 （时钟信号的特定边沿） 通过

```verilog
interface arb_if(input bit clk);
	logic [1:0] grant, request;
	logic reset;
		clocking cb @(posedge clk); //声明一个时钟模块cb
			output request;
			input grant;
		endclocking
...
```

DUT中可以这样调用

```verilog
clocking cb @(posedge clk);
     input start, write, addr, data;
endclocking

always @(posedge clk) begin
        if (cb.start && cb.write)
            mem[cb.addr] = cb.data;
end
```

