TimeQuest Timing Analyzer report for multicycle
Sun Nov 30 19:57:15 2014
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'KEY[1]'
 12. Slow Model Setup: 'register_8bit:IR3_reg|q[0]'
 13. Slow Model Setup: 'register_8bit:IR4_reg|q[0]'
 14. Slow Model Setup: 'register_8bit:IR1_reg|q[0]'
 15. Slow Model Hold: 'register_8bit:IR1_reg|q[0]'
 16. Slow Model Hold: 'register_8bit:IR3_reg|q[0]'
 17. Slow Model Hold: 'KEY[1]'
 18. Slow Model Hold: 'register_8bit:IR4_reg|q[0]'
 19. Slow Model Minimum Pulse Width: 'KEY[1]'
 20. Slow Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'
 21. Slow Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'
 22. Slow Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'KEY[1]'
 33. Fast Model Setup: 'register_8bit:IR3_reg|q[0]'
 34. Fast Model Setup: 'register_8bit:IR4_reg|q[0]'
 35. Fast Model Setup: 'register_8bit:IR1_reg|q[0]'
 36. Fast Model Hold: 'register_8bit:IR1_reg|q[0]'
 37. Fast Model Hold: 'register_8bit:IR3_reg|q[0]'
 38. Fast Model Hold: 'KEY[1]'
 39. Fast Model Hold: 'register_8bit:IR4_reg|q[0]'
 40. Fast Model Minimum Pulse Width: 'KEY[1]'
 41. Fast Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'
 42. Fast Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'
 43. Fast Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Propagation Delay
 47. Minimum Propagation Delay
 48. Multicorner Timing Analysis Summary
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition ;
; Revision Name      ; multicycle                                                         ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; KEY[1]                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                     ;
; register_8bit:IR1_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR1_reg|q[0] } ;
; register_8bit:IR3_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR3_reg|q[0] } ;
; register_8bit:IR4_reg|q[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { register_8bit:IR4_reg|q[0] } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+-------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                             ;
+------------+-----------------+----------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note                    ;
+------------+-----------------+----------------------------+-------------------------+
; INF MHz    ; 143.31 MHz      ; register_8bit:IR1_reg|q[0] ; limit due to hold check ;
; INF MHz    ; 260.96 MHz      ; register_8bit:IR4_reg|q[0] ; limit due to hold check ;
; 87.09 MHz  ; 87.09 MHz       ; KEY[1]                     ;                         ;
; 366.57 MHz ; 159.08 MHz      ; register_8bit:IR3_reg|q[0] ; limit due to hold check ;
+------------+-----------------+----------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -9.557 ; -514.249      ;
; register_8bit:IR3_reg|q[0] ; -3.784 ; -25.105       ;
; register_8bit:IR4_reg|q[0] ; -1.440 ; -2.857        ;
; register_8bit:IR1_reg|q[0] ; -1.312 ; -3.244        ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Slow Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; register_8bit:IR1_reg|q[0] ; -3.489 ; -9.582        ;
; register_8bit:IR3_reg|q[0] ; -3.143 ; -19.751       ;
; KEY[1]                     ; -1.921 ; -20.596       ;
; register_8bit:IR4_reg|q[0] ; -1.916 ; -3.823        ;
+----------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -2.000 ; -312.222      ;
; register_8bit:IR1_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR3_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR4_reg|q[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                           ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                   ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+
; -9.557 ; controller:Control|ALU2[0]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.134     ; 7.959      ;
; -9.471 ; controller:Control|ALU2[1]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.132     ; 7.875      ;
; -9.461 ; controller:Control|ALUop[2] ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.134     ; 7.863      ;
; -9.394 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 7.797      ;
; -9.308 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.131     ; 7.713      ;
; -9.298 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 7.701      ;
; -9.257 ; controller:Control|ALU1[1]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.080     ; 7.713      ;
; -9.194 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.106     ; 7.624      ;
; -9.140 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.079     ; 7.597      ;
; -9.108 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.104     ; 7.540      ;
; -9.104 ; controller:Control|ALU1[0]  ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.202     ; 7.438      ;
; -9.098 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.106     ; 7.528      ;
; -9.083 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 7.486      ;
; -8.997 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.131     ; 7.402      ;
; -8.987 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[3]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.201     ; 7.322      ;
; -8.987 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 7.390      ;
; -8.793 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 7.196      ;
; -8.783 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.079     ; 7.240      ;
; -8.780 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.052     ; 7.264      ;
; -8.746 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 7.149      ;
; -8.707 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.131     ; 7.112      ;
; -8.702 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 7.105      ;
; -8.699 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 7.102      ;
; -8.697 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 7.100      ;
; -8.660 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.131     ; 7.065      ;
; -8.650 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 7.053      ;
; -8.630 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[1]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.201     ; 6.965      ;
; -8.627 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[7] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.174     ; 6.989      ;
; -8.616 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.131     ; 7.021      ;
; -8.613 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.131     ; 7.018      ;
; -8.606 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 7.009      ;
; -8.601 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 7.004      ;
; -8.547 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 6.950      ;
; -8.461 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.131     ; 6.866      ;
; -8.451 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.079     ; 6.908      ;
; -8.451 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 6.854      ;
; -8.446 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.079     ; 6.903      ;
; -8.444 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.134     ; 6.846      ;
; -8.358 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.132     ; 6.762      ;
; -8.348 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.134     ; 6.750      ;
; -8.341 ; controller:Control|ALU2[0]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 6.744      ;
; -8.298 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[5]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.201     ; 6.633      ;
; -8.296 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.079     ; 6.753      ;
; -8.293 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[4]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.201     ; 6.628      ;
; -8.288 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.079     ; 6.745      ;
; -8.255 ; controller:Control|ALU2[1]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.131     ; 6.660      ;
; -8.247 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.079     ; 6.704      ;
; -8.245 ; controller:Control|ALUop[2] ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 6.648      ;
; -8.190 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.080     ; 6.646      ;
; -8.156 ; controller:Control|ALU2[0]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 6.559      ;
; -8.143 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[0]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.201     ; 6.478      ;
; -8.135 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[7]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.201     ; 6.470      ;
; -8.094 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[2]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.201     ; 6.429      ;
; -8.072 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.106     ; 6.502      ;
; -8.070 ; controller:Control|ALU2[1]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.131     ; 6.475      ;
; -8.060 ; controller:Control|ALUop[2] ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.133     ; 6.463      ;
; -8.041 ; controller:Control|ALU1[1]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.079     ; 6.498      ;
; -8.037 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[3] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.202     ; 6.371      ;
; -7.986 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.104     ; 6.418      ;
; -7.976 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.106     ; 6.406      ;
; -7.888 ; controller:Control|ALU1[0]  ; register_8bit:PC2|q[6]    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.201     ; 6.223      ;
; -7.865 ; register_8bit:IR3_reg|q[4]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.029     ; 8.872      ;
; -7.844 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.134     ; 6.246      ;
; -7.772 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.052     ; 6.256      ;
; -7.769 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.134     ; 6.171      ;
; -7.758 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.132     ; 6.162      ;
; -7.748 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.134     ; 6.150      ;
; -7.748 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.134     ; 6.150      ;
; -7.742 ; controller:Control|ALU1[1]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.079     ; 6.199      ;
; -7.719 ; register_8bit:IR3_reg|q[3]  ; Z                         ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.557     ; 8.198      ;
; -7.702 ; register_8bit:IR3_reg|q[4]  ; register_8bit:PC2|q[3]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.028     ; 8.710      ;
; -7.683 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.132     ; 6.087      ;
; -7.673 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.134     ; 6.075      ;
; -7.662 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.132     ; 6.066      ;
; -7.650 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.134     ; 6.052      ;
; -7.619 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[1] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.174     ; 5.981      ;
; -7.604 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.132     ; 6.008      ;
; -7.589 ; controller:Control|ALU1[0]  ; N                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.201     ; 5.924      ;
; -7.579 ; controller:Control|ALU2[0]  ; register_8bit:WB_reg|q[2] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.134     ; 5.981      ;
; -7.556 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[3]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.556     ; 8.036      ;
; -7.518 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.130     ; 5.924      ;
; -7.508 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.132     ; 5.912      ;
; -7.502 ; register_8bit:IR3_reg|q[4]  ; register_8bit:WB_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.001     ; 8.537      ;
; -7.502 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.080     ; 5.958      ;
; -7.493 ; controller:Control|ALU2[1]  ; register_8bit:WB_reg|q[2] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.132     ; 5.897      ;
; -7.483 ; controller:Control|ALUop[2] ; register_8bit:WB_reg|q[2] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.134     ; 5.885      ;
; -7.469 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.080     ; 5.925      ;
; -7.391 ; register_8bit:IR3_reg|q[4]  ; register_8bit:PC2|q[1]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.028     ; 8.399      ;
; -7.356 ; register_8bit:IR3_reg|q[3]  ; register_8bit:WB_reg|q[7] ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.529     ; 7.863      ;
; -7.349 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[5] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.202     ; 5.683      ;
; -7.345 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.080     ; 5.801      ;
; -7.316 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[4] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.202     ; 5.650      ;
; -7.304 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.078     ; 5.762      ;
; -7.279 ; controller:Control|ALU1[1]  ; register_8bit:WB_reg|q[2] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.080     ; 5.735      ;
; -7.245 ; register_8bit:IR3_reg|q[3]  ; register_8bit:PC2|q[1]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.556     ; 7.725      ;
; -7.222 ; controller:Control|ALUop[1] ; Z                         ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.116     ; 5.642      ;
; -7.192 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[0] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.202     ; 5.526      ;
; -7.151 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[6] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.200     ; 5.487      ;
; -7.126 ; controller:Control|ALU1[0]  ; register_8bit:WB_reg|q[2] ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -2.202     ; 5.460      ;
; -7.101 ; register_8bit:IR3_reg|q[4]  ; register_8bit:PC2|q[5]    ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.028     ; 8.109      ;
+--------+-----------------------------+---------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR3_reg|q[0]'                                                                                                                       ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.784 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -1.435     ; 1.412      ;
; -3.647 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -1.435     ; 1.275      ;
; -3.521 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -1.435     ; 1.149      ;
; -3.033 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.577      ; 4.260      ;
; -2.772 ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.051      ; 4.268      ;
; -2.760 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.577      ; 3.987      ;
; -2.676 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.523      ; 3.644      ;
; -2.586 ; register_8bit:IR4_reg|q[1] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.109      ; 4.001      ;
; -2.549 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.577      ; 3.776      ;
; -2.447 ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.173      ; 3.963      ;
; -2.430 ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.051      ; 3.926      ;
; -2.403 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.523      ; 3.371      ;
; -2.385 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.523      ; 3.353      ;
; -2.313 ; register_8bit:IR4_reg|q[2] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.109      ; 3.728      ;
; -2.222 ; register_8bit:IR3_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.493      ; 3.883      ;
; -2.172 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.645      ; 3.160      ;
; -2.102 ; register_8bit:IR4_reg|q[3] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.109      ; 3.517      ;
; -2.083 ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.173      ; 3.599      ;
; -2.053 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.523      ; 3.021      ;
; -2.002 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.523      ; 2.970      ;
; -1.991 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.645      ; 2.979      ;
; -1.947 ; register_8bit:IR4_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.965      ; 3.080      ;
; -1.899 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.645      ; 2.887      ;
; -1.892 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.079      ; 3.416      ;
; -1.864 ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.165      ; 1.437      ;
; -1.858 ; register_8bit:IR3_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.493      ; 3.519      ;
; -1.828 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.558      ; 3.051      ;
; -1.804 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.559      ; 3.158      ;
; -1.802 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.050      ; 3.297      ;
; -1.766 ; register_8bit:IR4_reg|q[3] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.965      ; 2.899      ;
; -1.717 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.559      ; 3.071      ;
; -1.681 ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.165      ; 1.254      ;
; -1.674 ; register_8bit:IR4_reg|q[2] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.965      ; 2.807      ;
; -1.561 ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.165      ; 1.134      ;
; -1.559 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.645      ; 2.547      ;
; -1.530 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.201      ; 3.074      ;
; -1.509 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.577      ; 2.878      ;
; -1.508 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.645      ; 2.496      ;
; -1.460 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.558      ; 2.683      ;
; -1.449 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.577      ; 2.818      ;
; -1.356 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.577      ; 2.583      ;
; -1.305 ; register_8bit:IR4_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.521      ; 2.994      ;
; -1.256 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.575      ; 2.630      ;
; -1.205 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.575      ; 2.579      ;
; -1.198 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.577      ; 2.425      ;
; -1.195 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.133      ; 2.978      ;
; -1.074 ; register_8bit:IR3_reg|q[4] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.105      ; 2.829      ;
; -0.998 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.241      ; 5.295      ;
; -0.983 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.172      ; 2.498      ;
; -0.945 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.709      ; 5.554      ;
; -0.939 ; register_8bit:IR3_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.965      ; 2.072      ;
; -0.908 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.104      ; 2.662      ;
; -0.864 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 1.697      ; 1.374      ;
; -0.863 ; register_8bit:IR3_reg|q[5] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.132      ; 2.645      ;
; -0.754 ; register_8bit:IR4_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.492      ; 2.414      ;
; -0.748 ; register_8bit:IR4_reg|q[7] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.665      ; 2.719      ;
; -0.627 ; register_8bit:IR3_reg|q[4] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.637      ; 2.570      ;
; -0.588 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.655      ; 4.938      ;
; -0.498 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.241      ; 5.295      ;
; -0.461 ; register_8bit:IR4_reg|q[6] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.636      ; 2.403      ;
; -0.445 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.709      ; 5.554      ;
; -0.416 ; register_8bit:IR3_reg|q[5] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.664      ; 2.386      ;
; -0.364 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 1.697      ; 1.374      ;
; -0.359 ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.097      ; 4.374      ;
; -0.088 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.655      ; 4.938      ;
; -0.084 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.777      ; 4.454      ;
; 0.141  ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.097      ; 4.374      ;
; 0.416  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.777      ; 4.454      ;
; 1.290  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.655      ; 3.060      ;
; 1.537  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.691      ; 3.199      ;
; 1.551  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.297      ; 1.404      ;
; 1.784  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.777      ; 2.586      ;
; 1.790  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.655      ; 3.060      ;
; 1.824  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.690      ; 2.781      ;
; 2.037  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.691      ; 3.199      ;
; 2.051  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.297      ; 1.404      ;
; 2.087  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.707      ; 2.669      ;
; 2.127  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 4.709      ; 2.482      ;
; 2.284  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.777      ; 2.586      ;
; 2.324  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.690      ; 2.781      ;
; 2.587  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.707      ; 2.669      ;
; 2.627  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 4.709      ; 2.482      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR4_reg|q[0]'                                                                                                                              ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.440 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.822      ; 2.273      ;
; -1.417 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.819      ; 2.261      ;
; -1.160 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.822      ; 1.993      ;
; -1.137 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.819      ; 1.981      ;
; -1.004 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.822      ; 1.837      ;
; -0.981 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.819      ; 1.825      ;
; -0.459 ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.375      ; 1.859      ;
; -0.286 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 1.349      ; 1.646      ;
; 1.418  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 3.954      ; 2.297      ;
; 1.441  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 3.951      ; 2.285      ;
; 1.918  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 3.954      ; 2.297      ;
; 1.941  ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 3.951      ; 2.285      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'register_8bit:IR1_reg|q[0]'                                                                                                                    ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.312 ; register_8bit:IR4_reg|q[3] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.780      ; 3.102      ;
; -1.233 ; register_8bit:IR4_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.780      ; 3.023      ;
; -1.070 ; register_8bit:IR4_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.780      ; 2.858      ;
; -1.041 ; register_8bit:IR4_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.780      ; 2.831      ;
; -1.004 ; register_8bit:IR1_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.764      ; 2.776      ;
; -0.886 ; register_8bit:IR1_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.764      ; 2.658      ;
; -0.862 ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.622      ; 2.641      ;
; -0.816 ; register_8bit:IR1_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.764      ; 2.588      ;
; -0.812 ; register_8bit:IR1_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.312      ; 3.134      ;
; -0.797 ; register_8bit:IR4_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.780      ; 2.585      ;
; -0.744 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.622      ; 2.523      ;
; -0.730 ; register_8bit:IR4_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.780      ; 2.518      ;
; -0.690 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.764      ; 2.464      ;
; -0.674 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.622      ; 2.453      ;
; -0.586 ; register_8bit:IR1_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.312      ; 2.908      ;
; -0.505 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 1.764      ; 2.279      ;
; -0.449 ; register_8bit:IR4_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.336      ; 2.795      ;
; -0.447 ; register_8bit:IR1_reg|q[4] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.312      ; 2.767      ;
; -0.359 ; register_8bit:IR4_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.307      ; 2.676      ;
; -0.324 ; register_8bit:IR4_reg|q[6] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.307      ; 2.639      ;
; -0.316 ; register_8bit:IR1_reg|q[5] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.312      ; 2.636      ;
; 0.134  ; register_8bit:IR4_reg|q[7] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.336      ; 2.210      ;
; 0.355  ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.912      ; 4.317      ;
; 0.518  ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.912      ; 4.152      ;
; 0.855  ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.912      ; 4.317      ;
; 1.018  ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.912      ; 4.152      ;
; 2.121  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.912      ; 2.551      ;
; 2.621  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.912      ; 2.551      ;
; 2.997  ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.912      ; 1.673      ;
; 3.139  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 4.770      ; 1.538      ;
; 3.497  ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.912      ; 1.673      ;
; 3.639  ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 4.770      ; 1.538      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR1_reg|q[0]'                                                                                                                     ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.489 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.912      ; 1.673      ;
; -3.482 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.770      ; 1.538      ;
; -2.989 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.912      ; 1.673      ;
; -2.982 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.770      ; 1.538      ;
; -2.620 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.912      ; 2.542      ;
; -2.611 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.912      ; 2.551      ;
; -2.406 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 4.912      ; 2.756      ;
; -2.120 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.912      ; 2.542      ;
; -2.111 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.912      ; 2.551      ;
; -1.906 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 4.912      ; 2.756      ;
; -0.570 ; register_8bit:IR4_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.336      ; 1.766      ;
; -0.126 ; register_8bit:IR4_reg|q[7] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.336      ; 2.210      ;
; 0.212  ; register_8bit:IR4_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.307      ; 2.519      ;
; 0.324  ; register_8bit:IR1_reg|q[5] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.312      ; 2.636      ;
; 0.332  ; register_8bit:IR4_reg|q[6] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.307      ; 2.639      ;
; 0.397  ; register_8bit:IR4_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.780      ; 2.177      ;
; 0.455  ; register_8bit:IR1_reg|q[4] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.312      ; 2.767      ;
; 0.515  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.764      ; 2.279      ;
; 0.592  ; register_8bit:IR4_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.780      ; 2.372      ;
; 0.596  ; register_8bit:IR1_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.312      ; 2.908      ;
; 0.681  ; register_8bit:IR4_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.780      ; 2.461      ;
; 0.700  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.764      ; 2.464      ;
; 0.738  ; register_8bit:IR4_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.780      ; 2.518      ;
; 0.806  ; register_8bit:IR4_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.780      ; 2.586      ;
; 0.822  ; register_8bit:IR1_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.312      ; 3.134      ;
; 0.824  ; register_8bit:IR1_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.764      ; 2.588      ;
; 0.831  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.622      ; 2.453      ;
; 0.894  ; register_8bit:IR1_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.764      ; 2.658      ;
; 0.901  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.622      ; 2.523      ;
; 0.952  ; register_8bit:IR4_reg|q[3] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.780      ; 2.732      ;
; 1.012  ; register_8bit:IR1_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.764      ; 2.776      ;
; 1.019  ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 1.622      ; 2.641      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR3_reg|q[0]'                                                                                                                        ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.143 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.297      ; 1.404      ;
; -2.735 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.777      ; 2.292      ;
; -2.643 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.297      ; 1.404      ;
; -2.477 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.709      ; 2.482      ;
; -2.449 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.777      ; 2.578      ;
; -2.288 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.707      ; 2.669      ;
; -2.260 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.655      ; 2.645      ;
; -2.235 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.777      ; 2.292      ;
; -2.159 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.690      ; 2.781      ;
; -1.977 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.709      ; 2.482      ;
; -1.949 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.777      ; 2.578      ;
; -1.788 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.707      ; 2.669      ;
; -1.760 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.655      ; 2.645      ;
; -1.742 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.691      ; 3.199      ;
; -1.659 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.690      ; 2.781      ;
; -1.559 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.655      ; 3.346      ;
; -1.424 ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.097      ; 2.923      ;
; -1.242 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.691      ; 3.199      ;
; -1.159 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.709      ; 3.800      ;
; -1.059 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.655      ; 3.346      ;
; -0.950 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 4.241      ; 3.541      ;
; -0.924 ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.097      ; 2.923      ;
; -0.659 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.709      ; 3.800      ;
; -0.573 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.697      ; 1.374      ;
; -0.450 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 4.241      ; 3.541      ;
; -0.073 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.697      ; 1.374      ;
; 0.469  ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.165      ; 1.134      ;
; 0.589  ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.165      ; 1.254      ;
; 0.722  ; register_8bit:IR3_reg|q[5] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.664      ; 2.386      ;
; 0.767  ; register_8bit:IR4_reg|q[6] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.636      ; 2.403      ;
; 0.772  ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.165      ; 1.437      ;
; 0.822  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.172      ; 2.494      ;
; 0.902  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.645      ; 2.047      ;
; 0.916  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.201      ; 2.617      ;
; 0.922  ; register_8bit:IR4_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.492      ; 2.414      ;
; 0.933  ; register_8bit:IR3_reg|q[4] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.637      ; 2.570      ;
; 1.013  ; register_8bit:IR3_reg|q[5] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.132      ; 2.645      ;
; 1.054  ; register_8bit:IR4_reg|q[7] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.665      ; 2.719      ;
; 1.058  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.104      ; 2.662      ;
; 1.107  ; register_8bit:IR3_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.965      ; 2.072      ;
; 1.138  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.645      ; 2.283      ;
; 1.175  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.645      ; 2.320      ;
; 1.224  ; register_8bit:IR3_reg|q[4] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.105      ; 2.829      ;
; 1.249  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.050      ; 2.799      ;
; 1.263  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.645      ; 2.408      ;
; 1.345  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.133      ; 2.978      ;
; 1.348  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.577      ; 2.425      ;
; 1.377  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.523      ; 2.400      ;
; 1.387  ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.173      ; 3.060      ;
; 1.409  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.645      ; 2.554      ;
; 1.473  ; register_8bit:IR4_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.521      ; 2.994      ;
; 1.487  ; register_8bit:IR3_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.493      ; 2.980      ;
; 1.497  ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.173      ; 3.170      ;
; 1.504  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.575      ; 2.579      ;
; 1.506  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.577      ; 2.583      ;
; 1.554  ; register_8bit:IR4_reg|q[2] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.109      ; 2.663      ;
; 1.555  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.575      ; 2.630      ;
; 1.597  ; register_8bit:IR3_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.493      ; 3.090      ;
; 1.625  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.558      ; 2.683      ;
; 1.650  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.523      ; 2.673      ;
; 1.663  ; register_8bit:IR4_reg|q[2] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.965      ; 2.628      ;
; 1.741  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.577      ; 2.818      ;
; 1.788  ; register_8bit:IR4_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.965      ; 2.753      ;
; 1.800  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.079      ; 3.379      ;
; 1.801  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.577      ; 2.878      ;
; 1.827  ; register_8bit:IR4_reg|q[1] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.109      ; 2.936      ;
; 1.845  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.577      ; 2.922      ;
; 1.934  ; register_8bit:IR4_reg|q[3] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.965      ; 2.899      ;
; 1.993  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.558      ; 3.051      ;
; 2.012  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.559      ; 3.071      ;
; 2.028  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.523      ; 3.051      ;
; 2.099  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.559      ; 3.158      ;
; 2.118  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.577      ; 3.195      ;
; 2.153  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.523      ; 3.176      ;
; 2.265  ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.051      ; 3.816      ;
; 2.299  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.523      ; 3.322      ;
; 2.353  ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.051      ; 3.904      ;
; 2.408  ; register_8bit:IR4_reg|q[3] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 1.109      ; 3.517      ;
; 2.584  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -1.435     ; 1.149      ;
; 2.699  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 1.577      ; 3.776      ;
; 2.710  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -1.435     ; 1.275      ;
; 2.847  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -1.435     ; 1.412      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                 ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                         ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.921 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.577      ; 1.172      ;
; -1.726 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.577      ; 1.367      ;
; -1.421 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; -0.500       ; 2.577      ; 1.172      ;
; -1.290 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.148      ; 2.374      ;
; -1.290 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.148      ; 2.374      ;
; -1.290 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.148      ; 2.374      ;
; -1.226 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 2.577      ; 1.367      ;
; -0.790 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.148      ; 2.374      ;
; -0.790 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.148      ; 2.374      ;
; -0.790 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.148      ; 2.374      ;
; -0.525 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.132      ; 3.123      ;
; -0.525 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.132      ; 3.123      ;
; -0.525 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.132      ; 3.123      ;
; -0.525 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.132      ; 3.123      ;
; -0.525 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.132      ; 3.123      ;
; -0.525 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 3.132      ; 3.123      ;
; -0.470 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[4]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 2.651      ;
; -0.470 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[5]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 2.651      ;
; -0.470 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[6]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 2.651      ;
; -0.470 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[7]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 2.651      ;
; -0.294 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[7]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 2.827      ;
; -0.277 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[3]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.573      ; 2.812      ;
; -0.277 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[2]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.573      ; 2.812      ;
; -0.277 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[4]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.573      ; 2.812      ;
; -0.272 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[1]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 2.849      ;
; -0.272 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[3]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 2.849      ;
; -0.272 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[2]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 2.849      ;
; -0.253 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[0]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.572      ; 2.835      ;
; -0.253 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[5]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.572      ; 2.835      ;
; -0.253 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[1]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.572      ; 2.835      ;
; -0.231 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.604      ; 2.889      ;
; -0.231 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.604      ; 2.889      ;
; -0.231 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.604      ; 2.889      ;
; -0.225 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[0]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.576      ; 2.867      ;
; -0.225 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[1]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.576      ; 2.867      ;
; -0.225 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[2]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.576      ; 2.867      ;
; -0.225 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[3]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.576      ; 2.867      ;
; -0.225 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[4]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.576      ; 2.867      ;
; -0.225 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[5]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.576      ; 2.867      ;
; -0.225 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[6]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.576      ; 2.867      ;
; -0.225 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[7]          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.576      ; 2.867      ;
; -0.187 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.576      ; 2.905      ;
; -0.187 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.576      ; 2.905      ;
; -0.147 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[2]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.604      ; 2.973      ;
; -0.147 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[3]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.604      ; 2.973      ;
; -0.131 ; register_8bit:IR3_reg|q[0] ; Z                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 2.575      ; 2.960      ;
; -0.096 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[0]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.021      ;
; -0.096 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[4]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.021      ;
; -0.096 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[6]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.021      ;
; -0.089 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[7]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.028      ;
; -0.060 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[0]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.061      ;
; -0.060 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[1]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.061      ;
; -0.060 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[2]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.061      ;
; -0.060 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[3]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.061      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[1]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[0]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[2]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[3]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[4]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[5]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[6]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[7]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[8]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[9]  ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[10] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[11] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[12] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[13] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[14] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.058 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[15] ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.059      ;
; -0.056 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.600      ; 3.060      ;
; -0.056 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.600      ; 3.060      ;
; -0.056 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.600      ; 3.060      ;
; -0.056 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.600      ; 3.060      ;
; -0.036 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[0]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.085      ;
; -0.036 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[2]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.085      ;
; -0.036 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[4]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.085      ;
; -0.036 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[6]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.085      ;
; -0.036 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[1]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.085      ;
; -0.036 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[3]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.085      ;
; -0.036 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[5]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.085      ;
; -0.036 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[7]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.085      ;
; -0.025 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.132      ; 3.123      ;
; -0.025 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.132      ; 3.123      ;
; -0.025 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.132      ; 3.123      ;
; -0.025 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.132      ; 3.123      ;
; -0.025 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.132      ; 3.123      ;
; -0.025 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 3.132      ; 3.123      ;
; 0.009  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[0]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.126      ;
; 0.009  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[5]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.126      ;
; 0.009  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[4]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.126      ;
; 0.009  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[6]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 2.601      ; 3.126      ;
; 0.014  ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.605      ; 3.135      ;
; 0.030  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[4]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; -0.500       ; 2.605      ; 2.651      ;
; 0.030  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[5]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; -0.500       ; 2.605      ; 2.651      ;
; 0.030  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[6]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; -0.500       ; 2.605      ; 2.651      ;
; 0.030  ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[7]               ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; -0.500       ; 2.605      ; 2.651      ;
; 0.031  ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.577      ; 3.124      ;
; 0.031  ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[5]      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.577      ; 3.124      ;
; 0.033  ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[0]          ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 2.576      ; 3.125      ;
+--------+----------------------------+---------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'register_8bit:IR4_reg|q[0]'                                                                                                                               ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.916 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 3.951      ; 2.285      ;
; -1.907 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 3.954      ; 2.297      ;
; -1.416 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 3.951      ; 2.285      ;
; -1.407 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 3.954      ; 2.297      ;
; 0.297  ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.349      ; 1.646      ;
; 0.484  ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 1.375      ; 1.859      ;
; 1.006  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.819      ; 1.825      ;
; 1.015  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.822      ; 1.837      ;
; 1.162  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.819      ; 1.981      ;
; 1.171  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.822      ; 1.993      ;
; 1.442  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.819      ; 2.261      ;
; 1.451  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.822      ; 2.273      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; N                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R2Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R2Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Mux           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Mux           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R2Mux           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R2Mux           ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|dataa                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|dataa                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|AddrMux|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|AddrMux|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemInMux|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemInMux|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr6~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr6~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|AddrMux        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|AddrMux        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|MemInMux       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|MemInMux       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 10.364 ; 10.364 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 10.364 ; 10.364 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 10.225 ; 10.225 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 10.096 ; 10.096 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 9.886  ; 9.886  ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 10.060 ; 10.060 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 10.043 ; 10.043 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 10.043 ; 10.043 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 12.357 ; 12.357 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 12.357 ; 12.357 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 11.291 ; 11.291 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 10.356 ; 10.356 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 12.071 ; 12.071 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 11.373 ; 11.373 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 11.141 ; 11.141 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 10.980 ; 10.980 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 11.185 ; 11.185 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 11.185 ; 11.185 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 11.108 ; 11.108 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 11.155 ; 11.155 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 11.147 ; 11.147 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 10.893 ; 10.893 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 10.892 ; 10.892 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 10.882 ; 10.882 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 11.207 ; 11.207 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 11.201 ; 11.201 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 11.168 ; 11.168 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 11.200 ; 11.200 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 11.207 ; 11.207 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 11.164 ; 11.164 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 10.887 ; 10.887 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 10.910 ; 10.910 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 10.228 ; 10.228 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 10.228 ; 10.228 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 9.486  ; 9.486  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 8.916  ; 8.916  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 9.169  ; 9.169  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 8.747  ; 8.747  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 9.417  ; 9.417  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 8.738  ; 8.738  ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 10.249 ; 10.249 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 9.207  ; 9.207  ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 8.442  ; 8.442  ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 9.001  ; 9.001  ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 9.639  ; 9.639  ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 8.213  ; 8.213  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 10.249 ; 10.249 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 8.565  ; 8.565  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 9.214  ; 9.214  ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 7.991  ; 7.991  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 8.609  ; 8.609  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 8.424  ; 8.424  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 9.214  ; 9.214  ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 8.189  ; 8.189  ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 8.156  ; 8.156  ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 9.012  ; 9.012  ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 9.968  ; 9.968  ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 9.679  ; 9.679  ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 9.679  ; 9.679  ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 9.648  ; 9.648  ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 9.660  ; 9.660  ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 9.646  ; 9.646  ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 9.929  ; 9.929  ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 9.968  ; 9.968  ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 10.720 ; 10.720 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 9.382  ; 9.382  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 9.196  ; 9.196  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 10.720 ; 10.720 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 10.001 ; 10.001 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 9.545  ; 9.545  ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 8.709  ; 8.709  ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 9.661  ; 9.661  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 10.001 ; 10.001 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 9.913  ; 9.913  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 9.913  ; 9.913  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 5.747  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 7.039  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 7.039  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 5.747  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 7.039  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 6.875  ; 6.875  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 6.875  ; 6.875  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;        ; 6.283  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;        ; 6.283  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 6.875  ; 6.875  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 6.875  ; 6.875  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 11.944 ; 11.944 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 10.589 ; 10.589 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 10.595 ; 10.595 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 10.599 ; 10.599 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 11.594 ; 11.594 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 11.944 ; 11.944 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 9.453  ; 9.453  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 9.686  ; 9.686  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 6.283  ;        ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 5.849  ; 5.849  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 5.849  ; 5.849  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 5.849  ; 5.849  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 5.849  ; 5.849  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                      ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 8.879  ; 8.879  ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 9.357  ; 9.357  ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 9.218  ; 9.218  ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 9.089  ; 9.089  ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 8.879  ; 8.879  ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 9.053  ; 9.053  ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 9.036  ; 9.036  ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 9.036  ; 9.036  ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 9.223  ; 9.223  ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 11.206 ; 11.206 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 10.138 ; 10.138 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 9.223  ; 9.223  ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 10.919 ; 10.919 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 10.222 ; 10.222 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 9.990  ; 9.990  ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 9.825  ; 9.825  ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 8.787  ; 8.787  ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 9.083  ; 9.083  ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 9.009  ; 9.009  ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 9.090  ; 9.090  ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 9.055  ; 9.055  ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 8.798  ; 8.798  ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 8.796  ; 8.796  ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 8.787  ; 8.787  ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 9.539  ; 9.539  ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 9.848  ; 9.848  ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 9.815  ; 9.815  ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 9.850  ; 9.850  ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 9.855  ; 9.855  ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 9.811  ; 9.811  ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 9.539  ; 9.539  ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 9.556  ; 9.556  ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 8.439  ; 8.439  ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 9.249  ; 9.249  ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 8.502  ; 8.502  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 8.630  ; 8.630  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 8.874  ; 8.874  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 8.448  ; 8.448  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 9.116  ; 9.116  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 8.439  ; 8.439  ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 7.913  ; 7.913  ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 8.902  ; 8.902  ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 8.143  ; 8.143  ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 8.724  ; 8.724  ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 9.333  ; 9.333  ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 7.913  ; 7.913  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 9.943  ; 9.943  ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 7.923  ; 7.923  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 7.711  ; 7.711  ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 7.711  ; 7.711  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 8.305  ; 8.305  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 8.109  ; 8.109  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 8.899  ; 8.899  ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 7.903  ; 7.903  ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 7.875  ; 7.875  ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 8.707  ; 8.707  ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 8.728  ; 8.728  ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 8.761  ; 8.761  ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 8.758  ; 8.758  ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 8.728  ; 8.728  ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 8.742  ; 8.742  ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 8.728  ; 8.728  ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 9.038  ; 9.038  ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 9.043  ; 9.043  ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 9.196  ; 9.196  ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 9.382  ; 9.382  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 9.196  ; 9.196  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 10.356 ; 10.356 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 8.380  ; 8.380  ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 9.518  ; 9.518  ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 8.380  ; 8.380  ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 9.188  ; 9.188  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 8.833  ; 8.833  ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 9.913  ; 5.747  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 9.913  ; 9.913  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 5.747  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 7.039  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 5.747  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 5.747  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 7.039  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 6.875  ; 6.875  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 6.875  ; 6.875  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;        ; 6.283  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;        ; 6.283  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 6.875  ; 6.875  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 6.875  ; 6.875  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 6.283  ; 9.453  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 10.589 ; 10.589 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 10.595 ; 10.595 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 10.599 ; 10.599 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 11.594 ; 11.594 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 11.944 ; 11.944 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 9.453  ; 9.453  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 9.686  ; 9.686  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 6.283  ;        ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 5.849  ; 5.849  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 5.849  ; 5.849  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 5.849  ; 5.849  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 5.849  ; 5.849  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 9.596  ; 9.596  ; 9.596  ; 9.596  ;
; SW[2]      ; HEX0[1]     ; 9.458  ; 9.458  ; 9.458  ; 9.458  ;
; SW[2]      ; HEX0[2]     ; 9.330  ; 9.330  ; 9.330  ; 9.330  ;
; SW[2]      ; HEX0[3]     ; 9.118  ; 9.118  ; 9.118  ; 9.118  ;
; SW[2]      ; HEX0[4]     ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; SW[2]      ; HEX0[5]     ; 9.084  ; 9.084  ; 9.084  ; 9.084  ;
; SW[2]      ; HEX0[6]     ; 9.084  ; 9.084  ; 9.084  ; 9.084  ;
; SW[2]      ; HEX1[0]     ; 11.204 ; 11.204 ; 11.204 ; 11.204 ;
; SW[2]      ; HEX1[1]     ; 10.138 ; 10.138 ; 10.138 ; 10.138 ;
; SW[2]      ; HEX1[2]     ; 9.203  ; 9.203  ; 9.203  ; 9.203  ;
; SW[2]      ; HEX1[3]     ; 10.918 ; 10.918 ; 10.918 ; 10.918 ;
; SW[2]      ; HEX1[4]     ; 10.220 ; 10.220 ; 10.220 ; 10.220 ;
; SW[2]      ; HEX1[5]     ; 9.988  ; 9.988  ; 9.988  ; 9.988  ;
; SW[2]      ; HEX1[6]     ; 9.827  ; 9.827  ; 9.827  ; 9.827  ;
; SW[2]      ; HEX2[0]     ; 10.656 ; 10.656 ; 10.656 ; 10.656 ;
; SW[2]      ; HEX2[1]     ; 10.579 ; 10.579 ; 10.579 ; 10.579 ;
; SW[2]      ; HEX2[2]     ; 10.626 ; 10.626 ; 10.626 ; 10.626 ;
; SW[2]      ; HEX2[3]     ; 10.618 ; 10.618 ; 10.618 ; 10.618 ;
; SW[2]      ; HEX2[4]     ; 10.364 ; 10.364 ; 10.364 ; 10.364 ;
; SW[2]      ; HEX2[5]     ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; SW[2]      ; HEX2[6]     ; 10.353 ; 10.353 ; 10.353 ; 10.353 ;
; SW[2]      ; HEX3[0]     ; 10.447 ; 10.447 ; 10.447 ; 10.447 ;
; SW[2]      ; HEX3[1]     ; 10.414 ; 10.414 ; 10.414 ; 10.414 ;
; SW[2]      ; HEX3[2]     ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; SW[2]      ; HEX3[3]     ; 10.453 ; 10.453 ; 10.453 ; 10.453 ;
; SW[2]      ; HEX3[4]     ; 10.410 ; 10.410 ; 10.410 ; 10.410 ;
; SW[2]      ; HEX3[5]     ; 10.133 ; 10.133 ; 10.133 ; 10.133 ;
; SW[2]      ; HEX3[6]     ; 10.156 ; 10.156 ; 10.156 ; 10.156 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 8.605  ; 8.605  ; 8.605  ; 8.605  ;
; SW[2]      ; HEX0[1]     ; 8.466  ; 8.466  ; 8.466  ; 8.466  ;
; SW[2]      ; HEX0[2]     ; 8.337  ; 8.337  ; 8.337  ; 8.337  ;
; SW[2]      ; HEX0[3]     ; 8.127  ; 8.127  ; 8.127  ; 8.127  ;
; SW[2]      ; HEX0[4]     ; 8.301  ; 8.301  ; 8.301  ; 8.301  ;
; SW[2]      ; HEX0[5]     ; 8.284  ; 8.284  ; 8.284  ; 8.284  ;
; SW[2]      ; HEX0[6]     ; 8.284  ; 8.284  ; 8.284  ; 8.284  ;
; SW[2]      ; HEX1[0]     ; 10.313 ; 10.313 ; 10.313 ; 10.313 ;
; SW[2]      ; HEX1[1]     ; 9.245  ; 9.245  ; 9.245  ; 9.245  ;
; SW[2]      ; HEX1[2]     ; 8.338  ; 8.338  ; 8.338  ; 8.338  ;
; SW[2]      ; HEX1[3]     ; 10.026 ; 10.026 ; 10.026 ; 10.026 ;
; SW[2]      ; HEX1[4]     ; 9.329  ; 9.329  ; 9.329  ; 9.329  ;
; SW[2]      ; HEX1[5]     ; 9.097  ; 9.097  ; 9.097  ; 9.097  ;
; SW[2]      ; HEX1[6]     ; 8.932  ; 8.932  ; 8.932  ; 8.932  ;
; SW[2]      ; HEX2[0]     ; 8.775  ; 8.775  ; 8.775  ; 8.775  ;
; SW[2]      ; HEX2[1]     ; 8.701  ; 8.701  ; 8.701  ; 8.701  ;
; SW[2]      ; HEX2[2]     ; 8.782  ; 8.782  ; 8.782  ; 8.782  ;
; SW[2]      ; HEX2[3]     ; 8.747  ; 8.747  ; 8.747  ; 8.747  ;
; SW[2]      ; HEX2[4]     ; 8.490  ; 8.490  ; 8.490  ; 8.490  ;
; SW[2]      ; HEX2[5]     ; 8.488  ; 8.488  ; 8.488  ; 8.488  ;
; SW[2]      ; HEX2[6]     ; 8.479  ; 8.479  ; 8.479  ; 8.479  ;
; SW[2]      ; HEX3[0]     ; 9.252  ; 9.252  ; 9.252  ; 9.252  ;
; SW[2]      ; HEX3[1]     ; 9.219  ; 9.219  ; 9.219  ; 9.219  ;
; SW[2]      ; HEX3[2]     ; 9.254  ; 9.254  ; 9.254  ; 9.254  ;
; SW[2]      ; HEX3[3]     ; 9.259  ; 9.259  ; 9.259  ; 9.259  ;
; SW[2]      ; HEX3[4]     ; 9.215  ; 9.215  ; 9.215  ; 9.215  ;
; SW[2]      ; HEX3[5]     ; 8.943  ; 8.943  ; 8.943  ; 8.943  ;
; SW[2]      ; HEX3[6]     ; 8.960  ; 8.960  ; 8.960  ; 8.960  ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------+
; Fast Model Setup Summary                            ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -3.875 ; -177.244      ;
; register_8bit:IR3_reg|q[0] ; -1.443 ; -7.598        ;
; register_8bit:IR4_reg|q[0] ; 0.001  ; 0.000         ;
; register_8bit:IR1_reg|q[0] ; 0.063  ; 0.000         ;
+----------------------------+--------+---------------+


+-----------------------------------------------------+
; Fast Model Hold Summary                             ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; register_8bit:IR1_reg|q[0] ; -1.907 ; -5.336        ;
; register_8bit:IR3_reg|q[0] ; -1.574 ; -11.843       ;
; KEY[1]                     ; -1.255 ; -41.603       ;
; register_8bit:IR4_reg|q[0] ; -1.236 ; -2.468        ;
+----------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary              ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; KEY[1]                     ; -2.000 ; -312.222      ;
; register_8bit:IR1_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR3_reg|q[0] ; 0.500  ; 0.000         ;
; register_8bit:IR4_reg|q[0] ; 0.500  ; 0.000         ;
+----------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                                                                                                                           ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                  ; To Node                    ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+
; -3.875 ; controller:Control|ALU2[0]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.909     ; 3.498      ;
; -3.836 ; controller:Control|ALU2[1]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.461      ;
; -3.835 ; controller:Control|ALUop[2]                                                                                                ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.909     ; 3.458      ;
; -3.788 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.413      ;
; -3.749 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.905     ; 3.376      ;
; -3.748 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.373      ;
; -3.744 ; controller:Control|ALU1[1]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.871     ; 3.405      ;
; -3.683 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.869     ; 3.346      ;
; -3.677 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.302      ;
; -3.658 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.884     ; 3.306      ;
; -3.641 ; controller:Control|ALU1[0]                                                                                                 ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.917     ; 3.256      ;
; -3.638 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.905     ; 3.265      ;
; -3.637 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.262      ;
; -3.619 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.882     ; 3.269      ;
; -3.618 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.884     ; 3.266      ;
; -3.580 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[3]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.915     ; 3.197      ;
; -3.546 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.171      ;
; -3.546 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.869     ; 3.209      ;
; -3.522 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.147      ;
; -3.507 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.905     ; 3.134      ;
; -3.506 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.131      ;
; -3.499 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.846     ; 3.185      ;
; -3.488 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.113      ;
; -3.483 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.905     ; 3.110      ;
; -3.482 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.107      ;
; -3.472 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.097      ;
; -3.451 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.076      ;
; -3.449 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.905     ; 3.076      ;
; -3.445 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.070      ;
; -3.443 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[1]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.915     ; 3.060      ;
; -3.433 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.905     ; 3.060      ;
; -3.432 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.057      ;
; -3.415 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.869     ; 3.078      ;
; -3.412 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.905     ; 3.039      ;
; -3.411 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 3.036      ;
; -3.396 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:WB_reg|q[7]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 3.036      ;
; -3.388 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.869     ; 3.051      ;
; -3.356 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[3]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.909     ; 2.979      ;
; -3.350 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 2.975      ;
; -3.320 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.869     ; 2.983      ;
; -3.319 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.869     ; 2.982      ;
; -3.317 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[3]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 2.942      ;
; -3.316 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[3]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.909     ; 2.939      ;
; -3.313 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.869     ; 2.976      ;
; -3.312 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[4]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.915     ; 2.929      ;
; -3.311 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.905     ; 2.938      ;
; -3.310 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 2.935      ;
; -3.285 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[5]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.915     ; 2.902      ;
; -3.251 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[3]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.871     ; 2.912      ;
; -3.219 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.869     ; 2.882      ;
; -3.217 ; controller:Control|ALU2[0]                                                                                                 ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 2.842      ;
; -3.217 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[2]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.915     ; 2.834      ;
; -3.216 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[0]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.915     ; 2.833      ;
; -3.210 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[7]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.915     ; 2.827      ;
; -3.196 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[1]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.884     ; 2.844      ;
; -3.178 ; controller:Control|ALU2[1]                                                                                                 ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.905     ; 2.805      ;
; -3.177 ; controller:Control|ALUop[2]                                                                                                ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 2.802      ;
; -3.157 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[1]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.882     ; 2.807      ;
; -3.156 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[1]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.884     ; 2.804      ;
; -3.148 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:WB_reg|q[3]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.917     ; 2.763      ;
; -3.116 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:PC2|q[6]     ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.915     ; 2.733      ;
; -3.097 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[4]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.908     ; 2.721      ;
; -3.093 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.909     ; 2.716      ;
; -3.065 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[1]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.846     ; 2.751      ;
; -3.058 ; controller:Control|ALU1[1]                                                                                                 ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.869     ; 2.721      ;
; -3.058 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[4]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.906     ; 2.684      ;
; -3.057 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[4]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.908     ; 2.681      ;
; -3.055 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[0]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.909     ; 2.678      ;
; -3.054 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 2.679      ;
; -3.053 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.909     ; 2.676      ;
; -3.016 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[0]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.907     ; 2.641      ;
; -3.012 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[0]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.909     ; 2.635      ;
; -3.007 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[2]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.908     ; 2.631      ;
; -3.005 ; controller:Control|ALU2[0]                                                                                                 ; register_8bit:WB_reg|q[6]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.905     ; 2.632      ;
; -3.000 ; register_8bit:IR3_reg|q[4]                                                                                                 ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.025     ; 4.007      ;
; -2.968 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[2]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.906     ; 2.594      ;
; -2.967 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[2]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.908     ; 2.591      ;
; -2.966 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[4]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.870     ; 2.628      ;
; -2.966 ; controller:Control|ALU2[1]                                                                                                 ; register_8bit:WB_reg|q[6]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.903     ; 2.595      ;
; -2.965 ; controller:Control|ALUop[2]                                                                                                ; register_8bit:WB_reg|q[6]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.905     ; 2.592      ;
; -2.962 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:WB_reg|q[1]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.892     ; 2.602      ;
; -2.959 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.871     ; 2.620      ;
; -2.955 ; controller:Control|ALU1[0]                                                                                                 ; N                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.915     ; 2.572      ;
; -2.913 ; register_8bit:IR3_reg|q[4]                                                                                                 ; register_8bit:PC2|q[3]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.023     ; 3.922      ;
; -2.886 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[0]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.871     ; 2.547      ;
; -2.884 ; controller:Control|ALUop[1]                                                                                                ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.898     ; 2.518      ;
; -2.876 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[2]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.870     ; 2.538      ;
; -2.874 ; controller:Control|ALU1[1]                                                                                                 ; register_8bit:WB_reg|q[6]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.867     ; 2.539      ;
; -2.863 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:WB_reg|q[4]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.916     ; 2.479      ;
; -2.856 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:WB_reg|q[5]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.917     ; 2.471      ;
; -2.803 ; register_8bit:IR3_reg|q[3]                                                                                                 ; Z                          ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.132     ; 3.703      ;
; -2.802 ; register_8bit:IR3_reg|q[4]                                                                                                 ; register_8bit:PC2|q[1]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.023     ; 3.811      ;
; -2.785 ; controller:Control|ALUop[0]                                                                                                ; Z                          ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.897     ; 2.420      ;
; -2.783 ; register_8bit:IR3_reg|q[4]                                                                                                 ; register_8bit:WB_reg|q[7]  ; KEY[1]                     ; KEY[1]      ; 1.000        ; 0.000      ; 3.815      ;
; -2.783 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:WB_reg|q[0]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.917     ; 2.398      ;
; -2.773 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:WB_reg|q[2]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.916     ; 2.389      ;
; -2.771 ; controller:Control|ALU1[0]                                                                                                 ; register_8bit:WB_reg|q[6]  ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.500        ; -0.913     ; 2.390      ;
; -2.716 ; register_8bit:IR3_reg|q[3]                                                                                                 ; register_8bit:PC2|q[3]     ; KEY[1]                     ; KEY[1]      ; 1.000        ; -0.130     ; 3.618      ;
; -2.689 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.087     ; 3.134      ;
; -2.689 ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ; controller:Control|state.A ; KEY[1]                     ; KEY[1]      ; 0.500        ; -0.087     ; 3.134      ;
+--------+----------------------------------------------------------------------------------------------------------------------------+----------------------------+----------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR3_reg|q[0]'                                                                                                                       ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.443 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.914     ; 0.674      ;
; -1.361 ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.914     ; 0.592      ;
; -1.311 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; -0.914     ; 0.542      ;
; -1.038 ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.846      ; 1.931      ;
; -0.981 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.777      ; 1.904      ;
; -0.896 ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.846      ; 1.789      ;
; -0.884 ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.892      ; 1.790      ;
; -0.881 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.739      ; 1.667      ;
; -0.849 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.777      ; 1.772      ;
; -0.750 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.777      ; 1.673      ;
; -0.749 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.739      ; 1.535      ;
; -0.742 ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.892      ; 1.648      ;
; -0.722 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.739      ; 1.508      ;
; -0.687 ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.396      ; 0.660      ;
; -0.643 ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.785      ; 1.442      ;
; -0.608 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.869      ; 1.524      ;
; -0.603 ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.396      ; 0.576      ;
; -0.596 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.844      ; 1.487      ;
; -0.584 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.739      ; 1.370      ;
; -0.563 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.739      ; 1.349      ;
; -0.562 ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.396      ; 0.535      ;
; -0.533 ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.785      ; 1.332      ;
; -0.525 ; register_8bit:IR4_reg|q[1] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.555      ; 1.799      ;
; -0.511 ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.785      ; 1.310      ;
; -0.491 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.765      ; 1.409      ;
; -0.490 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.766      ; 1.470      ;
; -0.489 ; register_8bit:IR3_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.606      ; 1.751      ;
; -0.457 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.766      ; 1.437      ;
; -0.441 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.915      ; 1.370      ;
; -0.393 ; register_8bit:IR4_reg|q[2] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.555      ; 1.667      ;
; -0.358 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.777      ; 1.348      ;
; -0.352 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.785      ; 1.151      ;
; -0.347 ; register_8bit:IR3_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.606      ; 1.609      ;
; -0.331 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.785      ; 1.130      ;
; -0.327 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.765      ; 1.245      ;
; -0.325 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.777      ; 1.315      ;
; -0.294 ; register_8bit:IR4_reg|q[3] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.555      ; 1.568      ;
; -0.279 ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.907      ; 1.332      ;
; -0.265 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.777      ; 1.188      ;
; -0.262 ; register_8bit:IR3_reg|q[4] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.884      ; 1.292      ;
; -0.248 ; register_8bit:IR4_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.499      ; 1.403      ;
; -0.239 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.890      ; 1.143      ;
; -0.215 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.777      ; 1.138      ;
; -0.212 ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.775      ; 1.204      ;
; -0.191 ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.775      ; 1.183      ;
; -0.164 ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.882      ; 1.192      ;
; -0.164 ; register_8bit:IR3_reg|q[5] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.907      ; 1.217      ;
; -0.138 ; register_8bit:IR4_reg|q[3] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.499      ; 1.293      ;
; -0.116 ; register_8bit:IR4_reg|q[2] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.499      ; 1.271      ;
; -0.103 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 0.774      ; 0.663      ;
; -0.046 ; register_8bit:IR4_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.629      ; 1.331      ;
; 0.156  ; register_8bit:IR4_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.604      ; 1.104      ;
; 0.177  ; register_8bit:IR4_reg|q[7] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.685      ; 1.227      ;
; 0.194  ; register_8bit:IR3_reg|q[4] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.662      ; 1.187      ;
; 0.205  ; register_8bit:IR3_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.499      ; 0.950      ;
; 0.205  ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.243      ; 2.398      ;
; 0.249  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.465      ; 2.503      ;
; 0.292  ; register_8bit:IR4_reg|q[6] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.660      ; 1.087      ;
; 0.292  ; register_8bit:IR3_reg|q[5] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.685      ; 1.112      ;
; 0.349  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.427      ; 2.266      ;
; 0.397  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 0.774      ; 0.663      ;
; 0.482  ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.187      ; 2.002      ;
; 0.587  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.473      ; 2.041      ;
; 0.705  ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.243      ; 2.398      ;
; 0.749  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.465      ; 2.503      ;
; 0.849  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.427      ; 2.266      ;
; 0.982  ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.187      ; 2.002      ;
; 1.087  ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.473      ; 2.041      ;
; 1.151  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.084      ; 0.651      ;
; 1.229  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.427      ; 1.386      ;
; 1.329  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.454      ; 1.480      ;
; 1.456  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.453      ; 1.291      ;
; 1.461  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.473      ; 1.167      ;
; 1.595  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.465      ; 1.157      ;
; 1.601  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.500        ; 2.463      ; 1.220      ;
; 1.651  ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.084      ; 0.651      ;
; 1.729  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.427      ; 1.386      ;
; 1.829  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.454      ; 1.480      ;
; 1.956  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.453      ; 1.291      ;
; 1.961  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.473      ; 1.167      ;
; 2.095  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.465      ; 1.157      ;
; 2.101  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1.000        ; 2.463      ; 1.220      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR4_reg|q[0]'                                                                                                                             ;
+-------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.001 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.443      ; 1.037      ;
; 0.006 ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.439      ; 1.029      ;
; 0.123 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.443      ; 0.915      ;
; 0.128 ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.439      ; 0.907      ;
; 0.163 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.443      ; 0.875      ;
; 0.168 ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.439      ; 0.867      ;
; 0.309 ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.569      ; 0.856      ;
; 0.371 ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 1.000        ; 0.548      ; 0.772      ;
; 1.327 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 2.131      ; 1.040      ;
; 1.332 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.500        ; 2.127      ; 1.032      ;
; 1.827 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 2.131      ; 1.040      ;
; 1.832 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 1.000        ; 2.127      ; 1.032      ;
+-------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'register_8bit:IR1_reg|q[0]'                                                                                                                   ;
+-------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.063 ; register_8bit:IR4_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.862      ; 1.392      ;
; 0.078 ; register_8bit:IR4_reg|q[3] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.862      ; 1.377      ;
; 0.153 ; register_8bit:IR1_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.972      ; 1.412      ;
; 0.163 ; register_8bit:IR4_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.862      ; 1.290      ;
; 0.190 ; register_8bit:IR4_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.862      ; 1.265      ;
; 0.205 ; register_8bit:IR1_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.864      ; 1.250      ;
; 0.236 ; register_8bit:IR1_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.972      ; 1.329      ;
; 0.251 ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.811      ; 1.208      ;
; 0.252 ; register_8bit:IR1_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.864      ; 1.203      ;
; 0.286 ; register_8bit:IR1_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.864      ; 1.169      ;
; 0.295 ; register_8bit:IR4_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.862      ; 1.158      ;
; 0.298 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.811      ; 1.161      ;
; 0.310 ; register_8bit:IR1_reg|q[4] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.972      ; 1.253      ;
; 0.326 ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.864      ; 1.131      ;
; 0.328 ; register_8bit:IR4_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.862      ; 1.125      ;
; 0.332 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.811      ; 1.127      ;
; 0.336 ; register_8bit:IR4_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.992      ; 1.249      ;
; 0.348 ; register_8bit:IR4_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.967      ; 1.212      ;
; 0.362 ; register_8bit:IR1_reg|q[5] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.972      ; 1.201      ;
; 0.370 ; register_8bit:IR4_reg|q[6] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.967      ; 1.188      ;
; 0.405 ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.864      ; 1.052      ;
; 0.588 ; register_8bit:IR4_reg|q[7] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 1.000        ; 0.992      ; 0.995      ;
; 0.793 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.550      ; 1.991      ;
; 0.893 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.550      ; 1.889      ;
; 1.293 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.550      ; 1.991      ;
; 1.393 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.550      ; 1.889      ;
; 1.626 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.550      ; 1.158      ;
; 1.998 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.550      ; 0.784      ;
; 2.044 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.500        ; 2.497      ; 0.742      ;
; 2.126 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.550      ; 1.158      ;
; 2.498 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.550      ; 0.784      ;
; 2.544 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 1.000        ; 2.497      ; 0.742      ;
+-------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR1_reg|q[0]'                                                                                                                     ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.907 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.550      ; 0.784      ;
; -1.896 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.497      ; 0.742      ;
; -1.561 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.550      ; 1.130      ;
; -1.533 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.550      ; 1.158      ;
; -1.453 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 0.000        ; 2.550      ; 1.238      ;
; -1.407 ; register_8bit:IR1_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.550      ; 0.784      ;
; -1.396 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Sel ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.497      ; 0.742      ;
; -1.061 ; register_8bit:IR4_reg|q[0] ; controller:Control|R2Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.550      ; 1.130      ;
; -1.033 ; register_8bit:IR1_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.550      ; 1.158      ;
; -0.953 ; register_8bit:IR4_reg|q[0] ; controller:Control|R1Mux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; -0.500       ; 2.550      ; 1.238      ;
; -0.166 ; register_8bit:IR4_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.992      ; 0.826      ;
; 0.003  ; register_8bit:IR4_reg|q[7] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.992      ; 0.995      ;
; 0.125  ; register_8bit:IR4_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.862      ; 0.987      ;
; 0.177  ; register_8bit:IR4_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.967      ; 1.144      ;
; 0.188  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.864      ; 1.052      ;
; 0.197  ; register_8bit:IR4_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.862      ; 1.059      ;
; 0.221  ; register_8bit:IR4_reg|q[6] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.967      ; 1.188      ;
; 0.229  ; register_8bit:IR1_reg|q[5] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.972      ; 1.201      ;
; 0.254  ; register_8bit:IR4_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.862      ; 1.116      ;
; 0.263  ; register_8bit:IR4_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.862      ; 1.125      ;
; 0.267  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.864      ; 1.131      ;
; 0.281  ; register_8bit:IR1_reg|q[4] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.972      ; 1.253      ;
; 0.305  ; register_8bit:IR1_reg|q[1] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.864      ; 1.169      ;
; 0.305  ; register_8bit:IR4_reg|q[1] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.862      ; 1.167      ;
; 0.316  ; register_8bit:IR1_reg|q[1] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.811      ; 1.127      ;
; 0.339  ; register_8bit:IR1_reg|q[2] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.864      ; 1.203      ;
; 0.350  ; register_8bit:IR1_reg|q[2] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.811      ; 1.161      ;
; 0.357  ; register_8bit:IR1_reg|q[6] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.972      ; 1.329      ;
; 0.371  ; register_8bit:IR4_reg|q[3] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.862      ; 1.233      ;
; 0.386  ; register_8bit:IR1_reg|q[3] ; controller:Control|R2Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.864      ; 1.250      ;
; 0.397  ; register_8bit:IR1_reg|q[3] ; controller:Control|R1Sel ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.811      ; 1.208      ;
; 0.440  ; register_8bit:IR1_reg|q[7] ; controller:Control|R1Mux ; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 0.000        ; 0.972      ; 1.412      ;
+--------+----------------------------+--------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR3_reg|q[0]'                                                                                                                        ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.574 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.084      ; 0.651      ;
; -1.561 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.473      ; 1.053      ;
; -1.468 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.473      ; 1.146      ;
; -1.449 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.465      ; 1.157      ;
; -1.384 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.463      ; 1.220      ;
; -1.364 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.427      ; 1.204      ;
; -1.303 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.453      ; 1.291      ;
; -1.115 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.454      ; 1.480      ;
; -1.084 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.427      ; 1.484      ;
; -1.074 ; register_8bit:IR3_reg|q[0] ; controller:Control|WBWrite  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.084      ; 0.651      ;
; -1.061 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.473      ; 1.053      ;
; -1.030 ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.187      ; 1.298      ;
; -0.968 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.473      ; 1.146      ;
; -0.949 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.465      ; 1.157      ;
; -0.928 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.465      ; 1.678      ;
; -0.884 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU2[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.463      ; 1.220      ;
; -0.864 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.427      ; 1.204      ;
; -0.811 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 2.243      ; 1.573      ;
; -0.803 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[0] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.453      ; 1.291      ;
; -0.615 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALUop[1] ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.454      ; 1.480      ;
; -0.584 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU1[1]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.427      ; 1.484      ;
; -0.530 ; register_8bit:IR4_reg|q[0] ; controller:Control|MemInMux ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.187      ; 1.298      ;
; -0.428 ; register_8bit:IR4_reg|q[0] ; controller:Control|ALU2[0]  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.465      ; 1.678      ;
; -0.311 ; register_8bit:IR4_reg|q[0] ; controller:Control|AddrMux  ; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 2.243      ; 1.573      ;
; -0.252 ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.774      ; 0.663      ;
; 0.248  ; register_8bit:IR3_reg|q[0] ; controller:Control|ALU3     ; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.774      ; 0.663      ;
; 0.427  ; register_8bit:IR4_reg|q[6] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.660      ; 1.087      ;
; 0.427  ; register_8bit:IR3_reg|q[5] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.685      ; 1.112      ;
; 0.451  ; register_8bit:IR3_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.499      ; 0.950      ;
; 0.500  ; register_8bit:IR4_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.604      ; 1.104      ;
; 0.525  ; register_8bit:IR3_reg|q[4] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.662      ; 1.187      ;
; 0.542  ; register_8bit:IR4_reg|q[7] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.685      ; 1.227      ;
; 0.639  ; register_8bit:IR3_reg|q[2] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.396      ; 0.535      ;
; 0.646  ; register_8bit:IR4_reg|q[2] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.555      ; 1.201      ;
; 0.649  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.785      ; 0.934      ;
; 0.680  ; register_8bit:IR3_reg|q[3] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.396      ; 0.576      ;
; 0.682  ; register_8bit:IR4_reg|q[2] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.499      ; 1.181      ;
; 0.702  ; register_8bit:IR4_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.629      ; 1.331      ;
; 0.728  ; register_8bit:IR4_reg|q[1] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.499      ; 1.227      ;
; 0.730  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.890      ; 1.120      ;
; 0.742  ; register_8bit:IR3_reg|q[6] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.606      ; 1.348      ;
; 0.742  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.915      ; 1.157      ;
; 0.744  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.785      ; 1.029      ;
; 0.764  ; register_8bit:IR3_reg|q[1] ; controller:Control|WBWrite  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.396      ; 0.660      ;
; 0.778  ; register_8bit:IR4_reg|q[1] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.555      ; 1.333      ;
; 0.779  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.785      ; 1.064      ;
; 0.780  ; register_8bit:IR3_reg|q[7] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.606      ; 1.386      ;
; 0.790  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.785      ; 1.075      ;
; 0.794  ; register_8bit:IR4_reg|q[3] ; controller:Control|MemInMux ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.499      ; 1.293      ;
; 0.810  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.882      ; 1.192      ;
; 0.810  ; register_8bit:IR3_reg|q[5] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.907      ; 1.217      ;
; 0.846  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.739      ; 1.085      ;
; 0.856  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.785      ; 1.141      ;
; 0.861  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.777      ; 1.138      ;
; 0.908  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.775      ; 1.183      ;
; 0.908  ; register_8bit:IR3_reg|q[4] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.884      ; 1.292      ;
; 0.911  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.777      ; 1.188      ;
; 0.925  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.907      ; 1.332      ;
; 0.929  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU2[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.775      ; 1.204      ;
; 0.940  ; register_8bit:IR4_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.844      ; 1.284      ;
; 0.976  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.739      ; 1.215      ;
; 0.980  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.765      ; 1.245      ;
; 0.995  ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.892      ; 1.387      ;
; 1.013  ; register_8bit:IR4_reg|q[3] ; controller:Control|AddrMux  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; 0.555      ; 1.568      ;
; 1.029  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.777      ; 1.306      ;
; 1.033  ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.892      ; 1.425      ;
; 1.038  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.777      ; 1.315      ;
; 1.071  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[2] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.777      ; 1.348      ;
; 1.128  ; register_8bit:IR4_reg|q[2] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.739      ; 1.367      ;
; 1.142  ; register_8bit:IR4_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.869      ; 1.511      ;
; 1.144  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[0] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.765      ; 1.409      ;
; 1.161  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.777      ; 1.438      ;
; 1.171  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.766      ; 1.437      ;
; 1.174  ; register_8bit:IR4_reg|q[1] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.739      ; 1.413      ;
; 1.204  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALUop[1] ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.766      ; 1.470      ;
; 1.240  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.739      ; 1.479      ;
; 1.396  ; register_8bit:IR3_reg|q[6] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.846      ; 1.742      ;
; 1.396  ; register_8bit:IR4_reg|q[3] ; controller:Control|ALU2[0]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.777      ; 1.673      ;
; 1.434  ; register_8bit:IR3_reg|q[7] ; controller:Control|ALU1[1]  ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; -0.500       ; 0.846      ; 1.780      ;
; 1.456  ; register_8bit:IR3_reg|q[2] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.914     ; 0.542      ;
; 1.506  ; register_8bit:IR3_reg|q[3] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.914     ; 0.592      ;
; 1.588  ; register_8bit:IR3_reg|q[1] ; controller:Control|ALU3     ; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 0.000        ; -0.914     ; 0.674      ;
+--------+----------------------------+-----------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                                                                                      ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                                                                                              ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+
; -1.255 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 0.596      ;
; -1.171 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 0.680      ;
; -0.801 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.686      ; 1.178      ;
; -0.801 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.686      ; 1.178      ;
; -0.801 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.686      ; 1.178      ;
; -0.755 ; register_8bit:IR3_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; -0.500       ; 1.558      ; 0.596      ;
; -0.671 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.558      ; 0.680      ;
; -0.584 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[4]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.291      ;
; -0.584 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[5]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.291      ;
; -0.584 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.291      ;
; -0.584 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[7]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.291      ;
; -0.509 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[7]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.367      ;
; -0.496 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.379      ;
; -0.496 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.379      ;
; -0.496 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.379      ;
; -0.475 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[3]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.555      ; 1.373      ;
; -0.475 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[2]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.555      ; 1.373      ;
; -0.475 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[4]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.555      ; 1.373      ;
; -0.471 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.688      ; 1.510      ;
; -0.471 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.688      ; 1.510      ;
; -0.471 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.688      ; 1.510      ;
; -0.471 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.688      ; 1.510      ;
; -0.471 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.688      ; 1.510      ;
; -0.471 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.688      ; 1.510      ;
; -0.468 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[0]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.383      ;
; -0.468 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[1]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.383      ;
; -0.468 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[2]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.383      ;
; -0.468 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[3]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.383      ;
; -0.468 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[4]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.383      ;
; -0.468 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[5]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.383      ;
; -0.468 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[6]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.383      ;
; -0.468 ; register_8bit:IR3_reg|q[0] ; register_8bit:PC2|q[7]                                                                                               ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.383      ;
; -0.464 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[0]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.555      ; 1.384      ;
; -0.464 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[5]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.555      ; 1.384      ;
; -0.464 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC3|q[1]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.555      ; 1.384      ;
; -0.455 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[4]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.419      ;
; -0.455 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.419      ;
; -0.455 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.581      ; 1.419      ;
; -0.428 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.447      ;
; -0.428 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.447      ;
; -0.426 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.425      ;
; -0.426 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.425      ;
; -0.407 ; register_8bit:IR3_reg|q[0] ; Z                                                                                                                    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.556      ; 1.442      ;
; -0.403 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.472      ;
; -0.403 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.472      ;
; -0.403 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.472      ;
; -0.403 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k0[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.582      ; 1.472      ;
; -0.402 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.579      ; 1.470      ;
; -0.402 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[4]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.579      ; 1.470      ;
; -0.402 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.579      ; 1.470      ;
; -0.399 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[7]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.579      ; 1.473      ;
; -0.393 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.483      ;
; -0.393 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[2]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.483      ;
; -0.393 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[4]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.483      ;
; -0.393 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.483      ;
; -0.393 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.483      ;
; -0.393 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[3]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.483      ;
; -0.393 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[5]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.483      ;
; -0.393 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k1[7]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.483      ;
; -0.389 ; register_8bit:IR3_reg|q[0] ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.639      ; 1.529      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[1]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[0]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[2]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[3]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[4]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[5]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[6]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[7]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[8]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[9]                                                                                       ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[10]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[11]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[12]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[13]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[14]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.380 ; register_8bit:IR1_reg|q[0] ; counter:Cycle_Counter|count[15]                                                                                      ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.491      ;
; -0.379 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[4]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.492      ;
; -0.379 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[5]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.492      ;
; -0.379 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[7]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.492      ;
; -0.379 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.492      ;
; -0.365 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[0]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.579      ; 1.507      ;
; -0.365 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[5]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.579      ; 1.507      ;
; -0.365 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[4]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.579      ; 1.507      ;
; -0.365 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k2[6]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.579      ; 1.507      ;
; -0.347 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[6]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.583      ; 1.529      ;
; -0.340 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR4_reg|q[0]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.511      ;
; -0.340 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR3_reg|q[5]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.511      ;
; -0.329 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[0]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.522      ;
; -0.329 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[1]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.522      ;
; -0.329 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[2]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.522      ;
; -0.329 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[3]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.522      ;
; -0.329 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[4]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.522      ;
; -0.329 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[5]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.522      ;
; -0.329 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[6]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.522      ;
; -0.329 ; register_8bit:IR1_reg|q[0] ; register_8bit:PC2|q[7]                                                                                               ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.522      ;
; -0.301 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[3]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.686      ; 1.178      ;
; -0.301 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[2]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.686      ; 1.178      ;
; -0.301 ; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[1]                                                                                           ; register_8bit:IR1_reg|q[0] ; KEY[1]      ; -0.500       ; 1.686      ; 1.178      ;
; -0.291 ; register_8bit:IR3_reg|q[0] ; N                                                                                                                    ; register_8bit:IR3_reg|q[0] ; KEY[1]      ; 0.000        ; 1.558      ; 1.560      ;
; -0.287 ; register_8bit:IR4_reg|q[0] ; RF:RF_block|k3[1]                                                                                                    ; register_8bit:IR4_reg|q[0] ; KEY[1]      ; 0.000        ; 1.578      ; 1.584      ;
+--------+----------------------------+----------------------------------------------------------------------------------------------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'register_8bit:IR4_reg|q[0]'                                                                                                                               ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                            ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.236 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 2.127      ; 1.032      ;
; -1.232 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 0.000        ; 2.131      ; 1.040      ;
; -0.736 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[1] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 2.127      ; 1.032      ;
; -0.732 ; register_8bit:IR4_reg|q[0] ; controller:Control|RegWriteWire[0] ; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; -0.500       ; 2.131      ; 1.040      ;
; 0.224  ; register_8bit:IR4_reg|q[6] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.548      ; 0.772      ;
; 0.287  ; register_8bit:IR4_reg|q[7] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.569      ; 0.856      ;
; 0.428  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.439      ; 0.867      ;
; 0.432  ; register_8bit:IR4_reg|q[1] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.443      ; 0.875      ;
; 0.468  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.439      ; 0.907      ;
; 0.472  ; register_8bit:IR4_reg|q[2] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.443      ; 0.915      ;
; 0.590  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[1] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.439      ; 1.029      ;
; 0.594  ; register_8bit:IR4_reg|q[3] ; controller:Control|RegWriteWire[0] ; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 0.000        ; 0.443      ; 1.037      ;
+--------+----------------------------+------------------------------------+----------------------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                                     ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a0~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a1~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a2~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a3~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a4~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a5~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a6~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Fall       ; memory:DataMem|DualMem:inst|altsyncram:altsyncram_component|altsyncram_ak82:auto_generated|ram_block1a7~portb_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                                                                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; N                                                                                                                          ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR1_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|Decoder0~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; Control|Decoder0~0|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R1Sel|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R2Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Fall       ; Control|R2Mux|datac                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; IR1_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Mux           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Mux           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R1Sel           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R2Mux           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR1_reg|q[0] ; Rise       ; controller:Control|R2Mux           ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR3_reg|q[0]'                                                                           ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU1[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU2[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|dataa                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALU3|dataa                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[0]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[1]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|ALUop[2]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|AddrMux|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|AddrMux|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|Decoder1~0|combout        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Decoder1~0|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemInMux|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|MemInMux|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|inclk[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0clkctrl|outclk      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|combout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|Mux2~0|dataa              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WBWrite|dataa             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr2~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; Control|WideOr6~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr6~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; Control|WideOr6~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; IR3_reg|q[0]|regout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU1[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALU2[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|ALU3           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[1]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|ALUop[2]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|AddrMux        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|AddrMux        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|MemInMux       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Rise       ; controller:Control|MemInMux       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR3_reg|q[0] ; Fall       ; controller:Control|WBWrite        ;
+-------+--------------+----------------+------------------+----------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'register_8bit:IR4_reg|q[0]'                                                                            ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[0]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|RegWriteWire[1]|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|inclk[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0clkctrl|outclk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|combout          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; Control|WideOr9~0|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; IR4_reg|q[0]|regout                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; register_8bit:IR4_reg|q[0] ; Rise       ; controller:Control|RegWriteWire[1] ;
+-------+--------------+----------------+------------------+----------------------------+------------+------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 5.427 ; 5.427 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 5.427 ; 5.427 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 5.363 ; 5.363 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 5.297 ; 5.297 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 5.202 ; 5.202 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 5.280 ; 5.280 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 5.270 ; 5.270 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 5.267 ; 5.267 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 6.448 ; 6.448 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 6.448 ; 6.448 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 5.862 ; 5.862 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 5.448 ; 5.448 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 6.124 ; 6.124 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 5.852 ; 5.852 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 5.785 ; 5.785 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 5.734 ; 5.734 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 5.766 ; 5.766 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 5.766 ; 5.766 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 5.697 ; 5.697 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 5.755 ; 5.755 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 5.742 ; 5.742 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 5.628 ; 5.628 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 5.621 ; 5.621 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 5.611 ; 5.611 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 5.915 ; 5.915 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 5.909 ; 5.909 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 5.892 ; 5.892 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 5.909 ; 5.909 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 5.915 ; 5.915 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 5.890 ; 5.890 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 5.748 ; 5.748 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 5.771 ; 5.771 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 5.318 ; 5.318 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 5.318 ; 5.318 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 5.016 ; 5.016 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.767 ; 4.767 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 4.863 ; 4.863 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 4.696 ; 4.696 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.958 ; 4.958 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 4.686 ; 4.686 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 5.555 ; 5.555 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.852 ; 4.852 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.517 ; 4.517 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 4.890 ; 4.890 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 5.196 ; 5.196 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.429 ; 4.429 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 5.555 ; 5.555 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.565 ; 4.565 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 4.989 ; 4.989 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 4.335 ; 4.335 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 4.579 ; 4.579 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 4.518 ; 4.518 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 4.989 ; 4.989 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 4.431 ; 4.431 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 4.402 ; 4.402 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 4.884 ; 4.884 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 5.219 ; 5.219 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 5.093 ; 5.093 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 5.093 ; 5.093 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 5.067 ; 5.067 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 5.065 ; 5.065 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 5.060 ; 5.060 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 5.216 ; 5.216 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 5.219 ; 5.219 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 5.519 ; 5.519 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 5.064 ; 5.064 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.934 ; 4.934 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.519 ; 5.519 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 5.140 ; 5.140 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 5.038 ; 5.038 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.559 ; 4.559 ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 4.992 ; 4.992 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 5.140 ; 5.140 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 5.145 ; 5.145 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 5.145 ; 5.145 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 2.940 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 3.521 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 3.521 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 2.940 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 3.521 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.460 ; 3.460 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.460 ; 3.460 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;       ; 3.180 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;       ; 3.180 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.460 ; 3.460 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.460 ; 3.460 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 6.185 ; 6.185 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 5.510 ; 5.510 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 5.543 ; 5.543 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 5.544 ; 5.544 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 6.055 ; 6.055 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 6.185 ; 6.185 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.943 ; 4.943 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 5.001 ; 5.001 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.180 ;       ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.067 ; 3.067 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.067 ; 3.067 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.067 ; 3.067 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.067 ; 3.067 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 4.741 ; 4.741 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 4.966 ; 4.966 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 4.902 ; 4.902 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 4.836 ; 4.836 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 4.741 ; 4.741 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 4.819 ; 4.819 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 4.809 ; 4.809 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 4.806 ; 4.806 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 4.938 ; 4.938 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 5.943 ; 5.943 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 5.358 ; 5.358 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 4.938 ; 4.938 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 5.621 ; 5.621 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 5.349 ; 5.349 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 5.273 ; 5.273 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 5.229 ; 5.229 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 4.769 ; 4.769 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 4.910 ; 4.910 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 4.849 ; 4.849 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 4.916 ; 4.916 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 4.902 ; 4.902 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 4.781 ; 4.781 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 4.778 ; 4.778 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 4.769 ; 4.769 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 5.028 ; 5.028 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 5.183 ; 5.183 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 5.166 ; 5.166 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 5.184 ; 5.184 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 5.189 ; 5.189 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 5.164 ; 5.164 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 5.028 ; 5.028 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 5.045 ; 5.045 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 4.554 ; 4.554 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 4.869 ; 4.869 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.562 ; 4.562 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.626 ; 4.626 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 4.731 ; 4.731 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 4.559 ; 4.559 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.822 ; 4.822 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 4.554 ; 4.554 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 4.298 ; 4.298 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.718 ; 4.718 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.393 ; 4.393 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 4.763 ; 4.763 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 5.069 ; 5.069 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.298 ; 4.298 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 5.427 ; 5.427 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.320 ; 4.320 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 4.212 ; 4.212 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 4.212 ; 4.212 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 4.456 ; 4.456 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 4.377 ; 4.377 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 4.855 ; 4.855 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 4.297 ; 4.297 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 4.271 ; 4.271 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 4.761 ; 4.761 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 4.642 ; 4.642 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 4.676 ; 4.676 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 4.672 ; 4.672 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 4.647 ; 4.647 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 4.647 ; 4.647 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 4.642 ; 4.642 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 4.798 ; 4.798 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 4.801 ; 4.801 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 4.934 ; 4.934 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 5.064 ; 5.064 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.934 ; 4.934 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.355 ; 5.355 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 4.420 ; 4.420 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 5.025 ; 5.025 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.420 ; 4.420 ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 4.776 ; 4.776 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 4.748 ; 4.748 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 5.145 ; 2.940 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 5.145 ; 5.145 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 2.940 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 3.521 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 2.940 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 2.940 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 3.521 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.460 ; 3.460 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.460 ; 3.460 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;       ; 3.180 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;       ; 3.180 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.460 ; 3.460 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.460 ; 3.460 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 3.180 ; 4.943 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 5.510 ; 5.510 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 5.543 ; 5.543 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 5.544 ; 5.544 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 6.055 ; 6.055 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 6.185 ; 6.185 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.943 ; 4.943 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 5.001 ; 5.001 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.180 ;       ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.067 ; 3.067 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.067 ; 3.067 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.067 ; 3.067 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.067 ; 3.067 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.841 ; 4.841 ; 4.841 ; 4.841 ;
; SW[2]      ; HEX0[1]     ; 4.777 ; 4.777 ; 4.777 ; 4.777 ;
; SW[2]      ; HEX0[2]     ; 4.708 ; 4.708 ; 4.708 ; 4.708 ;
; SW[2]      ; HEX0[3]     ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; SW[2]      ; HEX0[4]     ; 4.615 ; 4.615 ; 4.615 ; 4.615 ;
; SW[2]      ; HEX0[5]     ; 4.605 ; 4.605 ; 4.605 ; 4.605 ;
; SW[2]      ; HEX0[6]     ; 4.601 ; 4.601 ; 4.601 ; 4.601 ;
; SW[2]      ; HEX1[0]     ; 5.695 ; 5.695 ; 5.695 ; 5.695 ;
; SW[2]      ; HEX1[1]     ; 5.109 ; 5.109 ; 5.109 ; 5.109 ;
; SW[2]      ; HEX1[2]     ; 4.695 ; 4.695 ; 4.695 ; 4.695 ;
; SW[2]      ; HEX1[3]     ; 5.371 ; 5.371 ; 5.371 ; 5.371 ;
; SW[2]      ; HEX1[4]     ; 5.099 ; 5.099 ; 5.099 ; 5.099 ;
; SW[2]      ; HEX1[5]     ; 5.032 ; 5.032 ; 5.032 ; 5.032 ;
; SW[2]      ; HEX1[6]     ; 4.981 ; 4.981 ; 4.981 ; 4.981 ;
; SW[2]      ; HEX2[0]     ; 5.290 ; 5.290 ; 5.290 ; 5.290 ;
; SW[2]      ; HEX2[1]     ; 5.221 ; 5.221 ; 5.221 ; 5.221 ;
; SW[2]      ; HEX2[2]     ; 5.279 ; 5.279 ; 5.279 ; 5.279 ;
; SW[2]      ; HEX2[3]     ; 5.266 ; 5.266 ; 5.266 ; 5.266 ;
; SW[2]      ; HEX2[4]     ; 5.152 ; 5.152 ; 5.152 ; 5.152 ;
; SW[2]      ; HEX2[5]     ; 5.145 ; 5.145 ; 5.145 ; 5.145 ;
; SW[2]      ; HEX2[6]     ; 5.135 ; 5.135 ; 5.135 ; 5.135 ;
; SW[2]      ; HEX3[0]     ; 5.330 ; 5.330 ; 5.330 ; 5.330 ;
; SW[2]      ; HEX3[1]     ; 5.313 ; 5.313 ; 5.313 ; 5.313 ;
; SW[2]      ; HEX3[2]     ; 5.330 ; 5.330 ; 5.330 ; 5.330 ;
; SW[2]      ; HEX3[3]     ; 5.336 ; 5.336 ; 5.336 ; 5.336 ;
; SW[2]      ; HEX3[4]     ; 5.311 ; 5.311 ; 5.311 ; 5.311 ;
; SW[2]      ; HEX3[5]     ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; SW[2]      ; HEX3[6]     ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; SW[2]      ; HEX0[1]     ; 4.313 ; 4.313 ; 4.313 ; 4.313 ;
; SW[2]      ; HEX0[2]     ; 4.247 ; 4.247 ; 4.247 ; 4.247 ;
; SW[2]      ; HEX0[3]     ; 4.152 ; 4.152 ; 4.152 ; 4.152 ;
; SW[2]      ; HEX0[4]     ; 4.230 ; 4.230 ; 4.230 ; 4.230 ;
; SW[2]      ; HEX0[5]     ; 4.220 ; 4.220 ; 4.220 ; 4.220 ;
; SW[2]      ; HEX0[6]     ; 4.217 ; 4.217 ; 4.217 ; 4.217 ;
; SW[2]      ; HEX1[0]     ; 5.292 ; 5.292 ; 5.292 ; 5.292 ;
; SW[2]      ; HEX1[1]     ; 4.707 ; 4.707 ; 4.707 ; 4.707 ;
; SW[2]      ; HEX1[2]     ; 4.287 ; 4.287 ; 4.287 ; 4.287 ;
; SW[2]      ; HEX1[3]     ; 4.970 ; 4.970 ; 4.970 ; 4.970 ;
; SW[2]      ; HEX1[4]     ; 4.698 ; 4.698 ; 4.698 ; 4.698 ;
; SW[2]      ; HEX1[5]     ; 4.622 ; 4.622 ; 4.622 ; 4.622 ;
; SW[2]      ; HEX1[6]     ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; SW[2]      ; HEX2[0]     ; 4.481 ; 4.481 ; 4.481 ; 4.481 ;
; SW[2]      ; HEX2[1]     ; 4.420 ; 4.420 ; 4.420 ; 4.420 ;
; SW[2]      ; HEX2[2]     ; 4.487 ; 4.487 ; 4.487 ; 4.487 ;
; SW[2]      ; HEX2[3]     ; 4.473 ; 4.473 ; 4.473 ; 4.473 ;
; SW[2]      ; HEX2[4]     ; 4.352 ; 4.352 ; 4.352 ; 4.352 ;
; SW[2]      ; HEX2[5]     ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; SW[2]      ; HEX2[6]     ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; SW[2]      ; HEX3[0]     ; 4.683 ; 4.683 ; 4.683 ; 4.683 ;
; SW[2]      ; HEX3[1]     ; 4.666 ; 4.666 ; 4.666 ; 4.666 ;
; SW[2]      ; HEX3[2]     ; 4.684 ; 4.684 ; 4.684 ; 4.684 ;
; SW[2]      ; HEX3[3]     ; 4.689 ; 4.689 ; 4.689 ; 4.689 ;
; SW[2]      ; HEX3[4]     ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; SW[2]      ; HEX3[5]     ; 4.528 ; 4.528 ; 4.528 ; 4.528 ;
; SW[2]      ; HEX3[6]     ; 4.545 ; 4.545 ; 4.545 ; 4.545 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack            ; -9.557   ; -3.489  ; N/A      ; N/A     ; -2.000              ;
;  KEY[1]                     ; -9.557   ; -1.921  ; N/A      ; N/A     ; -2.000              ;
;  register_8bit:IR1_reg|q[0] ; -1.312   ; -3.489  ; N/A      ; N/A     ; 0.500               ;
;  register_8bit:IR3_reg|q[0] ; -3.784   ; -3.143  ; N/A      ; N/A     ; 0.500               ;
;  register_8bit:IR4_reg|q[0] ; -1.440   ; -1.916  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS             ; -545.455 ; -61.25  ; 0.0      ; 0.0     ; -312.222            ;
;  KEY[1]                     ; -514.249 ; -41.603 ; N/A      ; N/A     ; -312.222            ;
;  register_8bit:IR1_reg|q[0] ; -3.244   ; -9.582  ; N/A      ; N/A     ; 0.000               ;
;  register_8bit:IR3_reg|q[0] ; -25.105  ; -19.751 ; N/A      ; N/A     ; 0.000               ;
;  register_8bit:IR4_reg|q[0] ; -2.857   ; -3.823  ; N/A      ; N/A     ; 0.000               ;
+-----------------------------+----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                              ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 10.364 ; 10.364 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 10.364 ; 10.364 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 10.225 ; 10.225 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 10.096 ; 10.096 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 9.886  ; 9.886  ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 10.060 ; 10.060 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 10.043 ; 10.043 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 10.043 ; 10.043 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 12.357 ; 12.357 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 12.357 ; 12.357 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 11.291 ; 11.291 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 10.356 ; 10.356 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 12.071 ; 12.071 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 11.373 ; 11.373 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 11.141 ; 11.141 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 10.980 ; 10.980 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 11.185 ; 11.185 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 11.185 ; 11.185 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 11.108 ; 11.108 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 11.155 ; 11.155 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 11.147 ; 11.147 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 10.893 ; 10.893 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 10.892 ; 10.892 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 10.882 ; 10.882 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 11.207 ; 11.207 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 11.201 ; 11.201 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 11.168 ; 11.168 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 11.200 ; 11.200 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 11.207 ; 11.207 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 11.164 ; 11.164 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 10.887 ; 10.887 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 10.910 ; 10.910 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 10.228 ; 10.228 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 10.228 ; 10.228 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 9.486  ; 9.486  ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 8.916  ; 8.916  ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 9.169  ; 9.169  ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 8.747  ; 8.747  ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 9.417  ; 9.417  ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 8.738  ; 8.738  ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 10.249 ; 10.249 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 9.207  ; 9.207  ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 8.442  ; 8.442  ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 9.001  ; 9.001  ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 9.639  ; 9.639  ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 8.213  ; 8.213  ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 10.249 ; 10.249 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 8.565  ; 8.565  ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 9.214  ; 9.214  ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 7.991  ; 7.991  ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 8.609  ; 8.609  ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 8.424  ; 8.424  ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 9.214  ; 9.214  ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 8.189  ; 8.189  ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 8.156  ; 8.156  ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 9.012  ; 9.012  ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 9.968  ; 9.968  ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 9.679  ; 9.679  ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 9.679  ; 9.679  ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 9.648  ; 9.648  ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 9.660  ; 9.660  ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 9.646  ; 9.646  ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 9.929  ; 9.929  ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 9.968  ; 9.968  ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 10.720 ; 10.720 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 9.382  ; 9.382  ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 9.196  ; 9.196  ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 10.720 ; 10.720 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 10.001 ; 10.001 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 9.545  ; 9.545  ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 8.709  ; 8.709  ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 9.661  ; 9.661  ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 10.001 ; 10.001 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 9.913  ; 9.913  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 9.913  ; 9.913  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;        ; 5.747  ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;        ; 7.039  ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 7.039  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 5.747  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 7.039  ;        ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 6.875  ; 6.875  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 6.875  ; 6.875  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;        ; 6.283  ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;        ; 6.283  ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 6.875  ; 6.875  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 6.875  ; 6.875  ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 11.944 ; 11.944 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 10.589 ; 10.589 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 10.595 ; 10.595 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 10.599 ; 10.599 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 11.594 ; 11.594 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 11.944 ; 11.944 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 9.453  ; 9.453  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 9.686  ; 9.686  ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 6.283  ;        ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 5.849  ; 5.849  ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 5.849  ; 5.849  ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 5.849  ; 5.849  ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 5.849  ; 5.849  ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; HEX0[*]   ; KEY[1]                     ; 4.741 ; 4.741 ; Rise       ; KEY[1]                     ;
;  HEX0[0]  ; KEY[1]                     ; 4.966 ; 4.966 ; Rise       ; KEY[1]                     ;
;  HEX0[1]  ; KEY[1]                     ; 4.902 ; 4.902 ; Rise       ; KEY[1]                     ;
;  HEX0[2]  ; KEY[1]                     ; 4.836 ; 4.836 ; Rise       ; KEY[1]                     ;
;  HEX0[3]  ; KEY[1]                     ; 4.741 ; 4.741 ; Rise       ; KEY[1]                     ;
;  HEX0[4]  ; KEY[1]                     ; 4.819 ; 4.819 ; Rise       ; KEY[1]                     ;
;  HEX0[5]  ; KEY[1]                     ; 4.809 ; 4.809 ; Rise       ; KEY[1]                     ;
;  HEX0[6]  ; KEY[1]                     ; 4.806 ; 4.806 ; Rise       ; KEY[1]                     ;
; HEX1[*]   ; KEY[1]                     ; 4.938 ; 4.938 ; Rise       ; KEY[1]                     ;
;  HEX1[0]  ; KEY[1]                     ; 5.943 ; 5.943 ; Rise       ; KEY[1]                     ;
;  HEX1[1]  ; KEY[1]                     ; 5.358 ; 5.358 ; Rise       ; KEY[1]                     ;
;  HEX1[2]  ; KEY[1]                     ; 4.938 ; 4.938 ; Rise       ; KEY[1]                     ;
;  HEX1[3]  ; KEY[1]                     ; 5.621 ; 5.621 ; Rise       ; KEY[1]                     ;
;  HEX1[4]  ; KEY[1]                     ; 5.349 ; 5.349 ; Rise       ; KEY[1]                     ;
;  HEX1[5]  ; KEY[1]                     ; 5.273 ; 5.273 ; Rise       ; KEY[1]                     ;
;  HEX1[6]  ; KEY[1]                     ; 5.229 ; 5.229 ; Rise       ; KEY[1]                     ;
; HEX2[*]   ; KEY[1]                     ; 4.769 ; 4.769 ; Rise       ; KEY[1]                     ;
;  HEX2[0]  ; KEY[1]                     ; 4.910 ; 4.910 ; Rise       ; KEY[1]                     ;
;  HEX2[1]  ; KEY[1]                     ; 4.849 ; 4.849 ; Rise       ; KEY[1]                     ;
;  HEX2[2]  ; KEY[1]                     ; 4.916 ; 4.916 ; Rise       ; KEY[1]                     ;
;  HEX2[3]  ; KEY[1]                     ; 4.902 ; 4.902 ; Rise       ; KEY[1]                     ;
;  HEX2[4]  ; KEY[1]                     ; 4.781 ; 4.781 ; Rise       ; KEY[1]                     ;
;  HEX2[5]  ; KEY[1]                     ; 4.778 ; 4.778 ; Rise       ; KEY[1]                     ;
;  HEX2[6]  ; KEY[1]                     ; 4.769 ; 4.769 ; Rise       ; KEY[1]                     ;
; HEX3[*]   ; KEY[1]                     ; 5.028 ; 5.028 ; Rise       ; KEY[1]                     ;
;  HEX3[0]  ; KEY[1]                     ; 5.183 ; 5.183 ; Rise       ; KEY[1]                     ;
;  HEX3[1]  ; KEY[1]                     ; 5.166 ; 5.166 ; Rise       ; KEY[1]                     ;
;  HEX3[2]  ; KEY[1]                     ; 5.184 ; 5.184 ; Rise       ; KEY[1]                     ;
;  HEX3[3]  ; KEY[1]                     ; 5.189 ; 5.189 ; Rise       ; KEY[1]                     ;
;  HEX3[4]  ; KEY[1]                     ; 5.164 ; 5.164 ; Rise       ; KEY[1]                     ;
;  HEX3[5]  ; KEY[1]                     ; 5.028 ; 5.028 ; Rise       ; KEY[1]                     ;
;  HEX3[6]  ; KEY[1]                     ; 5.045 ; 5.045 ; Rise       ; KEY[1]                     ;
; HEX4[*]   ; KEY[1]                     ; 4.554 ; 4.554 ; Rise       ; KEY[1]                     ;
;  HEX4[0]  ; KEY[1]                     ; 4.869 ; 4.869 ; Rise       ; KEY[1]                     ;
;  HEX4[1]  ; KEY[1]                     ; 4.562 ; 4.562 ; Rise       ; KEY[1]                     ;
;  HEX4[2]  ; KEY[1]                     ; 4.626 ; 4.626 ; Rise       ; KEY[1]                     ;
;  HEX4[3]  ; KEY[1]                     ; 4.731 ; 4.731 ; Rise       ; KEY[1]                     ;
;  HEX4[4]  ; KEY[1]                     ; 4.559 ; 4.559 ; Rise       ; KEY[1]                     ;
;  HEX4[5]  ; KEY[1]                     ; 4.822 ; 4.822 ; Rise       ; KEY[1]                     ;
;  HEX4[6]  ; KEY[1]                     ; 4.554 ; 4.554 ; Rise       ; KEY[1]                     ;
; HEX5[*]   ; KEY[1]                     ; 4.298 ; 4.298 ; Rise       ; KEY[1]                     ;
;  HEX5[0]  ; KEY[1]                     ; 4.718 ; 4.718 ; Rise       ; KEY[1]                     ;
;  HEX5[1]  ; KEY[1]                     ; 4.393 ; 4.393 ; Rise       ; KEY[1]                     ;
;  HEX5[2]  ; KEY[1]                     ; 4.763 ; 4.763 ; Rise       ; KEY[1]                     ;
;  HEX5[3]  ; KEY[1]                     ; 5.069 ; 5.069 ; Rise       ; KEY[1]                     ;
;  HEX5[4]  ; KEY[1]                     ; 4.298 ; 4.298 ; Rise       ; KEY[1]                     ;
;  HEX5[5]  ; KEY[1]                     ; 5.427 ; 5.427 ; Rise       ; KEY[1]                     ;
;  HEX5[6]  ; KEY[1]                     ; 4.320 ; 4.320 ; Rise       ; KEY[1]                     ;
; HEX6[*]   ; KEY[1]                     ; 4.212 ; 4.212 ; Rise       ; KEY[1]                     ;
;  HEX6[0]  ; KEY[1]                     ; 4.212 ; 4.212 ; Rise       ; KEY[1]                     ;
;  HEX6[1]  ; KEY[1]                     ; 4.456 ; 4.456 ; Rise       ; KEY[1]                     ;
;  HEX6[2]  ; KEY[1]                     ; 4.377 ; 4.377 ; Rise       ; KEY[1]                     ;
;  HEX6[3]  ; KEY[1]                     ; 4.855 ; 4.855 ; Rise       ; KEY[1]                     ;
;  HEX6[4]  ; KEY[1]                     ; 4.297 ; 4.297 ; Rise       ; KEY[1]                     ;
;  HEX6[5]  ; KEY[1]                     ; 4.271 ; 4.271 ; Rise       ; KEY[1]                     ;
;  HEX6[6]  ; KEY[1]                     ; 4.761 ; 4.761 ; Rise       ; KEY[1]                     ;
; HEX7[*]   ; KEY[1]                     ; 4.642 ; 4.642 ; Rise       ; KEY[1]                     ;
;  HEX7[0]  ; KEY[1]                     ; 4.676 ; 4.676 ; Rise       ; KEY[1]                     ;
;  HEX7[1]  ; KEY[1]                     ; 4.672 ; 4.672 ; Rise       ; KEY[1]                     ;
;  HEX7[2]  ; KEY[1]                     ; 4.647 ; 4.647 ; Rise       ; KEY[1]                     ;
;  HEX7[3]  ; KEY[1]                     ; 4.647 ; 4.647 ; Rise       ; KEY[1]                     ;
;  HEX7[4]  ; KEY[1]                     ; 4.642 ; 4.642 ; Rise       ; KEY[1]                     ;
;  HEX7[5]  ; KEY[1]                     ; 4.798 ; 4.798 ; Rise       ; KEY[1]                     ;
;  HEX7[6]  ; KEY[1]                     ; 4.801 ; 4.801 ; Rise       ; KEY[1]                     ;
; LEDG[*]   ; KEY[1]                     ; 4.934 ; 4.934 ; Rise       ; KEY[1]                     ;
;  LEDG[0]  ; KEY[1]                     ; 5.064 ; 5.064 ; Rise       ; KEY[1]                     ;
;  LEDG[1]  ; KEY[1]                     ; 4.934 ; 4.934 ; Rise       ; KEY[1]                     ;
;  LEDG[7]  ; KEY[1]                     ; 5.355 ; 5.355 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; KEY[1]                     ; 4.420 ; 4.420 ; Rise       ; KEY[1]                     ;
;  LEDR[1]  ; KEY[1]                     ; 5.025 ; 5.025 ; Rise       ; KEY[1]                     ;
;  LEDR[13] ; KEY[1]                     ; 4.420 ; 4.420 ; Rise       ; KEY[1]                     ;
;  LEDR[14] ; KEY[1]                     ; 4.776 ; 4.776 ; Rise       ; KEY[1]                     ;
;  LEDR[17] ; KEY[1]                     ; 4.748 ; 4.748 ; Rise       ; KEY[1]                     ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 5.145 ; 2.940 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[12] ; register_8bit:IR1_reg|q[0] ; 5.145 ; 5.145 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ;       ; 2.940 ; Rise       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ;       ; 3.521 ; Rise       ; register_8bit:IR1_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR1_reg|q[0] ; 2.940 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[13] ; register_8bit:IR1_reg|q[0] ; 2.940 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
;  LEDR[17] ; register_8bit:IR1_reg|q[0] ; 3.521 ;       ; Fall       ; register_8bit:IR1_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.460 ; 3.460 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.460 ; 3.460 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ;       ; 3.180 ; Rise       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ;       ; 3.180 ; Rise       ; register_8bit:IR3_reg|q[0] ;
; LEDG[*]   ; register_8bit:IR3_reg|q[0] ; 3.460 ; 3.460 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDG[7]  ; register_8bit:IR3_reg|q[0] ; 3.460 ; 3.460 ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR3_reg|q[0] ; 3.180 ; 4.943 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[3]  ; register_8bit:IR3_reg|q[0] ; 5.510 ; 5.510 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[4]  ; register_8bit:IR3_reg|q[0] ; 5.543 ; 5.543 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[5]  ; register_8bit:IR3_reg|q[0] ; 5.544 ; 5.544 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[6]  ; register_8bit:IR3_reg|q[0] ; 6.055 ; 6.055 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[7]  ; register_8bit:IR3_reg|q[0] ; 6.185 ; 6.185 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[8]  ; register_8bit:IR3_reg|q[0] ; 4.943 ; 4.943 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[9]  ; register_8bit:IR3_reg|q[0] ; 5.001 ; 5.001 ; Fall       ; register_8bit:IR3_reg|q[0] ;
;  LEDR[14] ; register_8bit:IR3_reg|q[0] ; 3.180 ;       ; Fall       ; register_8bit:IR3_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.067 ; 3.067 ; Rise       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.067 ; 3.067 ; Rise       ; register_8bit:IR4_reg|q[0] ;
; LEDR[*]   ; register_8bit:IR4_reg|q[0] ; 3.067 ; 3.067 ; Fall       ; register_8bit:IR4_reg|q[0] ;
;  LEDR[1]  ; register_8bit:IR4_reg|q[0] ; 3.067 ; 3.067 ; Fall       ; register_8bit:IR4_reg|q[0] ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[2]      ; HEX0[0]     ; 9.596  ; 9.596  ; 9.596  ; 9.596  ;
; SW[2]      ; HEX0[1]     ; 9.458  ; 9.458  ; 9.458  ; 9.458  ;
; SW[2]      ; HEX0[2]     ; 9.330  ; 9.330  ; 9.330  ; 9.330  ;
; SW[2]      ; HEX0[3]     ; 9.118  ; 9.118  ; 9.118  ; 9.118  ;
; SW[2]      ; HEX0[4]     ; 9.102  ; 9.102  ; 9.102  ; 9.102  ;
; SW[2]      ; HEX0[5]     ; 9.084  ; 9.084  ; 9.084  ; 9.084  ;
; SW[2]      ; HEX0[6]     ; 9.084  ; 9.084  ; 9.084  ; 9.084  ;
; SW[2]      ; HEX1[0]     ; 11.204 ; 11.204 ; 11.204 ; 11.204 ;
; SW[2]      ; HEX1[1]     ; 10.138 ; 10.138 ; 10.138 ; 10.138 ;
; SW[2]      ; HEX1[2]     ; 9.203  ; 9.203  ; 9.203  ; 9.203  ;
; SW[2]      ; HEX1[3]     ; 10.918 ; 10.918 ; 10.918 ; 10.918 ;
; SW[2]      ; HEX1[4]     ; 10.220 ; 10.220 ; 10.220 ; 10.220 ;
; SW[2]      ; HEX1[5]     ; 9.988  ; 9.988  ; 9.988  ; 9.988  ;
; SW[2]      ; HEX1[6]     ; 9.827  ; 9.827  ; 9.827  ; 9.827  ;
; SW[2]      ; HEX2[0]     ; 10.656 ; 10.656 ; 10.656 ; 10.656 ;
; SW[2]      ; HEX2[1]     ; 10.579 ; 10.579 ; 10.579 ; 10.579 ;
; SW[2]      ; HEX2[2]     ; 10.626 ; 10.626 ; 10.626 ; 10.626 ;
; SW[2]      ; HEX2[3]     ; 10.618 ; 10.618 ; 10.618 ; 10.618 ;
; SW[2]      ; HEX2[4]     ; 10.364 ; 10.364 ; 10.364 ; 10.364 ;
; SW[2]      ; HEX2[5]     ; 10.363 ; 10.363 ; 10.363 ; 10.363 ;
; SW[2]      ; HEX2[6]     ; 10.353 ; 10.353 ; 10.353 ; 10.353 ;
; SW[2]      ; HEX3[0]     ; 10.447 ; 10.447 ; 10.447 ; 10.447 ;
; SW[2]      ; HEX3[1]     ; 10.414 ; 10.414 ; 10.414 ; 10.414 ;
; SW[2]      ; HEX3[2]     ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
; SW[2]      ; HEX3[3]     ; 10.453 ; 10.453 ; 10.453 ; 10.453 ;
; SW[2]      ; HEX3[4]     ; 10.410 ; 10.410 ; 10.410 ; 10.410 ;
; SW[2]      ; HEX3[5]     ; 10.133 ; 10.133 ; 10.133 ; 10.133 ;
; SW[2]      ; HEX3[6]     ; 10.156 ; 10.156 ; 10.156 ; 10.156 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[2]      ; HEX0[0]     ; 4.377 ; 4.377 ; 4.377 ; 4.377 ;
; SW[2]      ; HEX0[1]     ; 4.313 ; 4.313 ; 4.313 ; 4.313 ;
; SW[2]      ; HEX0[2]     ; 4.247 ; 4.247 ; 4.247 ; 4.247 ;
; SW[2]      ; HEX0[3]     ; 4.152 ; 4.152 ; 4.152 ; 4.152 ;
; SW[2]      ; HEX0[4]     ; 4.230 ; 4.230 ; 4.230 ; 4.230 ;
; SW[2]      ; HEX0[5]     ; 4.220 ; 4.220 ; 4.220 ; 4.220 ;
; SW[2]      ; HEX0[6]     ; 4.217 ; 4.217 ; 4.217 ; 4.217 ;
; SW[2]      ; HEX1[0]     ; 5.292 ; 5.292 ; 5.292 ; 5.292 ;
; SW[2]      ; HEX1[1]     ; 4.707 ; 4.707 ; 4.707 ; 4.707 ;
; SW[2]      ; HEX1[2]     ; 4.287 ; 4.287 ; 4.287 ; 4.287 ;
; SW[2]      ; HEX1[3]     ; 4.970 ; 4.970 ; 4.970 ; 4.970 ;
; SW[2]      ; HEX1[4]     ; 4.698 ; 4.698 ; 4.698 ; 4.698 ;
; SW[2]      ; HEX1[5]     ; 4.622 ; 4.622 ; 4.622 ; 4.622 ;
; SW[2]      ; HEX1[6]     ; 4.578 ; 4.578 ; 4.578 ; 4.578 ;
; SW[2]      ; HEX2[0]     ; 4.481 ; 4.481 ; 4.481 ; 4.481 ;
; SW[2]      ; HEX2[1]     ; 4.420 ; 4.420 ; 4.420 ; 4.420 ;
; SW[2]      ; HEX2[2]     ; 4.487 ; 4.487 ; 4.487 ; 4.487 ;
; SW[2]      ; HEX2[3]     ; 4.473 ; 4.473 ; 4.473 ; 4.473 ;
; SW[2]      ; HEX2[4]     ; 4.352 ; 4.352 ; 4.352 ; 4.352 ;
; SW[2]      ; HEX2[5]     ; 4.349 ; 4.349 ; 4.349 ; 4.349 ;
; SW[2]      ; HEX2[6]     ; 4.340 ; 4.340 ; 4.340 ; 4.340 ;
; SW[2]      ; HEX3[0]     ; 4.683 ; 4.683 ; 4.683 ; 4.683 ;
; SW[2]      ; HEX3[1]     ; 4.666 ; 4.666 ; 4.666 ; 4.666 ;
; SW[2]      ; HEX3[2]     ; 4.684 ; 4.684 ; 4.684 ; 4.684 ;
; SW[2]      ; HEX3[3]     ; 4.689 ; 4.689 ; 4.689 ; 4.689 ;
; SW[2]      ; HEX3[4]     ; 4.664 ; 4.664 ; 4.664 ; 4.664 ;
; SW[2]      ; HEX3[5]     ; 4.528 ; 4.528 ; 4.528 ; 4.528 ;
; SW[2]      ; HEX3[6]     ; 4.545 ; 4.545 ; 4.545 ; 4.545 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; KEY[1]                     ; KEY[1]                     ; 3684     ; 200      ; 43       ; 16       ;
; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; 95       ; 55       ; 0        ; 0        ;
; register_8bit:IR3_reg|q[0] ; KEY[1]                     ; 19       ; 5145     ; 17       ; 1        ;
; register_8bit:IR4_reg|q[0] ; KEY[1]                     ; 96       ; 32       ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 37       ; 0        ; 0        ; 0        ;
; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 3        ; 3        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 8        ; 8        ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 26       ; 0        ; 68       ; 0        ;
; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1        ; 1        ; 9        ; 9        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 5        ; 5        ; 11       ; 11       ;
; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 8        ; 0        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 2        ; 2        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; KEY[1]                     ; KEY[1]                     ; 3684     ; 200      ; 43       ; 16       ;
; register_8bit:IR1_reg|q[0] ; KEY[1]                     ; 95       ; 55       ; 0        ; 0        ;
; register_8bit:IR3_reg|q[0] ; KEY[1]                     ; 19       ; 5145     ; 17       ; 1        ;
; register_8bit:IR4_reg|q[0] ; KEY[1]                     ; 96       ; 32       ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR1_reg|q[0] ; 37       ; 0        ; 0        ; 0        ;
; register_8bit:IR1_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 3        ; 3        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR1_reg|q[0] ; 8        ; 8        ; 0        ; 0        ;
; KEY[1]                     ; register_8bit:IR3_reg|q[0] ; 26       ; 0        ; 68       ; 0        ;
; register_8bit:IR3_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 1        ; 1        ; 9        ; 9        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR3_reg|q[0] ; 5        ; 5        ; 11       ; 11       ;
; KEY[1]                     ; register_8bit:IR4_reg|q[0] ; 8        ; 0        ; 0        ; 0        ;
; register_8bit:IR4_reg|q[0] ; register_8bit:IR4_reg|q[0] ; 2        ; 2        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 143   ; 143  ;
; Unconstrained Output Ports      ; 71    ; 71   ;
; Unconstrained Output Port Paths ; 395   ; 395  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2.11 SJ Web Edition
    Info: Processing started: Sun Nov 30 19:57:09 2014
Info: Command: quartus_sta multicycle -c multicycle
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): Timing Analysis is analyzing one or more combinational loops as latches
    Warning (335094): Node "Control|MemInMux|combout" is a latch
    Warning (335094): Node "Control|AddrMux|combout" is a latch
    Warning (335094): Node "Control|ALU3|combout" is a latch
    Warning (335094): Node "Control|WBWrite|combout" is a latch
    Warning (335094): Node "Control|ALUop[2]|combout" is a latch
    Warning (335094): Node "Control|R1Mux|combout" is a latch
    Warning (335094): Node "Control|R2Mux|combout" is a latch
    Warning (335094): Node "Control|ALUop[1]|combout" is a latch
    Warning (335094): Node "Control|ALUop[0]|combout" is a latch
    Warning (335094): Node "Control|ALU1[1]|combout" is a latch
    Warning (335094): Node "Control|ALU1[0]|combout" is a latch
    Warning (335094): Node "Control|ALU2[1]|combout" is a latch
    Warning (335094): Node "Control|R1Sel|combout" is a latch
    Warning (335094): Node "Control|ALU2[0]|combout" is a latch
    Warning (335094): Node "Control|RegWriteWire[1]|combout" is a latch
    Warning (335094): Node "Control|RegWriteWire[0]|combout" is a latch
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multicycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR3_reg|q[0] register_8bit:IR3_reg|q[0]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR1_reg|q[0] register_8bit:IR1_reg|q[0]
    Info (332105): create_clock -period 1.000 -name register_8bit:IR4_reg|q[0] register_8bit:IR4_reg|q[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Control|WideOr2~0  from: datac  to: combout
    Info (332098): Cell: Control|WideOr9~0  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.557
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.557      -514.249 KEY[1] 
    Info (332119):    -3.784       -25.105 register_8bit:IR3_reg|q[0] 
    Info (332119):    -1.440        -2.857 register_8bit:IR4_reg|q[0] 
    Info (332119):    -1.312        -3.244 register_8bit:IR1_reg|q[0] 
Info (332146): Worst-case hold slack is -3.489
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.489        -9.582 register_8bit:IR1_reg|q[0] 
    Info (332119):    -3.143       -19.751 register_8bit:IR3_reg|q[0] 
    Info (332119):    -1.921       -20.596 KEY[1] 
    Info (332119):    -1.916        -3.823 register_8bit:IR4_reg|q[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -312.222 KEY[1] 
    Info (332119):     0.500         0.000 register_8bit:IR1_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR3_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR4_reg|q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 82 output pins without output pin load capacitance assignment
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: Control|WideOr2~0  from: datac  to: combout
    Info (332098): Cell: Control|WideOr9~0  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.875
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.875      -177.244 KEY[1] 
    Info (332119):    -1.443        -7.598 register_8bit:IR3_reg|q[0] 
    Info (332119):     0.001         0.000 register_8bit:IR4_reg|q[0] 
    Info (332119):     0.063         0.000 register_8bit:IR1_reg|q[0] 
Info (332146): Worst-case hold slack is -1.907
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.907        -5.336 register_8bit:IR1_reg|q[0] 
    Info (332119):    -1.574       -11.843 register_8bit:IR3_reg|q[0] 
    Info (332119):    -1.255       -41.603 KEY[1] 
    Info (332119):    -1.236        -2.468 register_8bit:IR4_reg|q[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -312.222 KEY[1] 
    Info (332119):     0.500         0.000 register_8bit:IR1_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR3_reg|q[0] 
    Info (332119):     0.500         0.000 register_8bit:IR4_reg|q[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 22 warnings
    Info: Peak virtual memory: 325 megabytes
    Info: Processing ended: Sun Nov 30 19:57:15 2014
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


