AMDGPU_IRQ_STATE_ENABLE,VAR_0
SOC15_REG_OFFSET,FUNC_0
VCE,VAR_1
VCE_SYS_INT_EN__VCE_SYS_INT_TRAP_INTERRUPT_EN_MASK,VAR_2
WREG32_P,FUNC_1
amdgpu_sriov_vf,FUNC_2
mmVCE_SYS_INT_EN,VAR_3
vce_v4_0_set_interrupt_state,FUNC_3
adev,VAR_4
source,VAR_5
type,VAR_6
state,VAR_7
val,VAR_8
