Fitter report for finalPoject
Tue Dec 06 15:40:32 2016
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. I/O Bank Usage
 10. All Package Pins
 11. Output Pin Default Load For Reported TCO
 12. Fitter Resource Utilization by Entity
 13. Delay Chain Summary
 14. Pad To Core Delay Chain Fanout
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Interconnect Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Estimated Delay Added for Hold Timing
 26. Advanced Data - General
 27. Advanced Data - Placement Preparation
 28. Advanced Data - Placement
 29. Advanced Data - Routing
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Tue Dec 06 15:40:32 2016        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; finalPoject                                  ;
; Top-level Entity Name ; transmult                                    ;
; Family                ; Cyclone                                      ;
; Device                ; EP1C3T100A8                                  ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 830 / 2,910 ( 29 % )                         ;
; Total pins            ; 28 / 65 ( 43 % )                             ;
; Total virtual pins    ; 0                                            ;
; Total memory bits     ; 0 / 59,904 ( 0 % )                           ;
; Total PLLs            ; 0 / 1 ( 0 % )                                ;
+-----------------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP1C3T100A8                    ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Fitter Effort                                                      ; Standard Fit                   ; Auto Fit                       ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; Slow Slew Rate                                                     ; Off                            ; Off                            ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                           ; Auto                           ;
; Auto Register Duplication                                          ; Auto                           ; Auto                           ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Alex Saladna/Desktop/matrix_mult/finalPoject.pin.


+---------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                   ;
+---------------------------------------------+-----------------------------------+
; Resource                                    ; Usage                             ;
+---------------------------------------------+-----------------------------------+
; Total logic elements                        ; 830 / 2,910 ( 29 % )              ;
;     -- Combinational with no register       ; 428                               ;
;     -- Register only                        ; 112                               ;
;     -- Combinational with a register        ; 290                               ;
;                                             ;                                   ;
; Logic element usage by number of LUT inputs ;                                   ;
;     -- 4 input functions                    ; 444                               ;
;     -- 3 input functions                    ; 183                               ;
;     -- 2 input functions                    ; 77                                ;
;     -- 1 input functions                    ; 14                                ;
;     -- 0 input functions                    ; 0                                 ;
;                                             ;                                   ;
; Logic elements by mode                      ;                                   ;
;     -- normal mode                          ; 718                               ;
;     -- arithmetic mode                      ; 112                               ;
;     -- qfbk mode                            ; 173                               ;
;     -- register cascade mode                ; 0                                 ;
;     -- synchronous clear/load mode          ; 232                               ;
;     -- asynchronous clear/load mode         ; 31                                ;
;                                             ;                                   ;
; Total registers                             ; 402 / 3,099 ( 13 % )              ;
; Total LABs                                  ; 98 / 291 ( 34 % )                 ;
; Logic elements in carry chains              ; 124                               ;
; User inserted logic elements                ; 0                                 ;
; Virtual pins                                ; 0                                 ;
; I/O pins                                    ; 28 / 65 ( 43 % )                  ;
;     -- Clock pins                           ; 2 / 2 ( 100 % )                   ;
; Global signals                              ; 8                                 ;
; M4Ks                                        ; 0 / 13 ( 0 % )                    ;
; Total memory bits                           ; 0 / 59,904 ( 0 % )                ;
; Total RAM block bits                        ; 0 / 59,904 ( 0 % )                ;
; PLLs                                        ; 0 / 1 ( 0 % )                     ;
; Global clocks                               ; 8 / 8 ( 100 % )                   ;
; JTAGs                                       ; 0 / 1 ( 0 % )                     ;
; ASMI Blocks                                 ; 0 / 1 ( 0 % )                     ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                     ;
; Average interconnect usage (total/H/V)      ; 13% / 12% / 13%                   ;
; Peak interconnect usage (total/H/V)         ; 17% / 17% / 17%                   ;
; Maximum fan-out node                        ; clk                               ;
; Maximum fan-out                             ; 402                               ;
; Highest non-global fan-out signal           ; controller:inst2|final_mux_sel[1] ;
; Highest non-global fan-out                  ; 81                                ;
; Total fan-out                               ; 3402                              ;
; Average fan-out                             ; 3.96                              ;
+---------------------------------------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                    ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; cf_load ; 34    ; 4        ; 8            ; 0            ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk     ; 10    ; 1        ; 0            ; 8            ; 2           ; 402                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; din[0]  ; 73    ; 3        ; 27           ; 11           ; 0           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; din[1]  ; 87    ; 2        ; 16           ; 14           ; 0           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; din[2]  ; 40    ; 4        ; 18           ; 0            ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; din[3]  ; 72    ; 3        ; 27           ; 10           ; 0           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; din[4]  ; 66    ; 3        ; 27           ; 8            ; 3           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; din[5]  ; 88    ; 2        ; 16           ; 14           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; din[6]  ; 86    ; 2        ; 18           ; 14           ; 1           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; din[7]  ; 84    ; 2        ; 20           ; 14           ; 0           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; reset   ; 48    ; 4        ; 22           ; 0            ; 0           ; 48                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+---------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load  ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+
; dout[0]    ; 47    ; 4        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[10]   ; 92    ; 2        ; 8            ; 14           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[11]   ; 39    ; 4        ; 16           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[12]   ; 85    ; 2        ; 20           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[13]   ; 37    ; 4        ; 12           ; 0            ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[14]   ; 56    ; 3        ; 27           ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[15]   ; 57    ; 3        ; 27           ; 4            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[1]    ; 65    ; 3        ; 27           ; 7            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[2]    ; 42    ; 4        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[3]    ; 41    ; 4        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[4]    ; 69    ; 3        ; 27           ; 9            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[5]    ; 79    ; 2        ; 22           ; 14           ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[6]    ; 89    ; 2        ; 12           ; 14           ; 2           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[7]    ; 90    ; 2        ; 10           ; 14           ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[8]    ; 36    ; 4        ; 10           ; 0            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; dout[9]    ; 38    ; 4        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
; output_rdy ; 20    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 10 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+-------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 14 ( 29 % )  ; 3.3V          ; --           ;
; 2        ; 9 / 17 ( 53 % )  ; 3.3V          ; --           ;
; 3        ; 7 / 17 ( 41 % )  ; 3.3V          ; --           ;
; 4        ; 10 / 17 ( 59 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 2        ; 1          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 9          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 10         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 8        ; 11         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 9        ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 10       ; 12         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 11       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 14         ; 1        ; ^nCEO                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 15         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 16         ; 1        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 17         ; 1        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 18         ; 1        ; ^DCLK                                    ; bidir  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 19         ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 18       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 23         ; 1        ; output_rdy                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 24         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 26       ; 29         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 27       ; 30         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 28       ; 33         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 29       ; 34         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 30       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 31       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 32       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 33       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 34       ; 35         ; 4        ; cf_load                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 35       ; 36         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 36       ; 39         ; 4        ; dout[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 37       ; 40         ; 4        ; dout[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 38       ; 44         ; 4        ; dout[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 39       ; 45         ; 4        ; dout[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 40       ; 46         ; 4        ; din[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 41       ; 49         ; 4        ; dout[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 42       ; 50         ; 4        ; dout[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 43       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 44       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 45       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 51         ; 4        ; dout[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 48       ; 52         ; 4        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 49       ; 55         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 56         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 57         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 52       ; 58         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 53       ; 59         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 54       ; 60         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 55       ; 61         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 56       ; 62         ; 3        ; dout[14]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 57       ; 63         ; 3        ; dout[15]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 58       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 59       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 60       ; 68         ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 61       ; 69         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ; 70         ; 3        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 63       ; 71         ; 3        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 72         ; 3        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 65       ; 73         ; 3        ; dout[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 66       ; 75         ; 3        ; din[4]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 67       ; 77         ; 3        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 68       ; 78         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 69       ; 79         ; 3        ; dout[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 70       ; 80         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 71       ; 81         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 72       ; 82         ; 3        ; din[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 73       ; 84         ; 3        ; din[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 74       ; 87         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 88         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 89         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 90         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ; 93         ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 79       ; 94         ; 2        ; dout[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 80       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 95         ; 2        ; din[7]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 85       ; 96         ; 2        ; dout[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 86       ; 99         ; 2        ; din[6]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 87       ; 100        ; 2        ; din[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 88       ; 101        ; 2        ; din[5]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 89       ; 105        ; 2        ; dout[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 90       ; 106        ; 2        ; dout[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 91       ; 109        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 92       ; 110        ; 2        ; dout[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 93       ;            ;          ; VCCINT                                   ; power  ;              ; 1.5V    ; --         ;                 ; --       ; --           ;
; 94       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 111        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ; 112        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 99       ; 115        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ; 116        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                         ;
+---------------------+-------+------------------------------------+
; I/O Standard        ; Load  ; Termination Resistance             ;
+---------------------+-------+------------------------------------+
; 3.3-V LVTTL         ; 10 pF ; Not Available                      ;
; 3.3-V LVCMOS        ; 10 pF ; Not Available                      ;
; 2.5 V               ; 10 pF ; Not Available                      ;
; 1.8 V               ; 10 pF ; Not Available                      ;
; 1.5 V               ; 10 pF ; Not Available                      ;
; SSTL-3 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-3 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class I      ; 30 pF ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II     ; 30 pF ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential SSTL-2 ; 10 pF ; (See SSTL-2)                       ;
; LVDS                ; 4 pF  ; 100 Ohm (Differential)             ;
; RSDS                ; 10 pF ; 100 Ohm (Differential)             ;
+---------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                        ;
+----------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node             ; Logic Cells ; LC Registers ; Memory Bits ; M4Ks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                     ; Library Name ;
+----------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------+--------------+
; |transmult                             ; 830 (0)     ; 402          ; 0           ; 0    ; 28   ; 0            ; 428 (0)      ; 112 (0)           ; 290 (0)          ; 124 (0)         ; 172 (0)    ; |transmult                                                                              ; work         ;
;    |MAC:inst4|                         ; 126 (0)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 94 (0)       ; 0 (0)             ; 32 (0)           ; 62 (0)          ; 0 (0)      ; |transmult|MAC:inst4                                                                    ; work         ;
;       |MAC_Checker:inst1|              ; 32 (32)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 16 (16)         ; 0 (0)      ; |transmult|MAC:inst4|MAC_Checker:inst1                                                  ; work         ;
;       |lpm_mult0:inst|                 ; 94 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 94 (0)       ; 0 (0)             ; 0 (0)            ; 46 (0)          ; 0 (0)      ; |transmult|MAC:inst4|lpm_mult0:inst                                                     ; work         ;
;          |lpm_mult:lpm_mult_component| ; 94 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 94 (0)       ; 0 (0)             ; 0 (0)            ; 46 (0)          ; 0 (0)      ; |transmult|MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component                         ; work         ;
;             |mult_lpm:auto_generated|  ; 94 (94)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 94 (94)      ; 0 (0)             ; 0 (0)            ; 46 (46)         ; 0 (0)      ; |transmult|MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_lpm:auto_generated ; work         ;
;    |MAC:inst5|                         ; 127 (0)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 95 (0)       ; 0 (0)             ; 32 (0)           ; 62 (0)          ; 0 (0)      ; |transmult|MAC:inst5                                                                    ; work         ;
;       |MAC_Checker:inst1|              ; 32 (32)     ; 32           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 16 (16)         ; 0 (0)      ; |transmult|MAC:inst5|MAC_Checker:inst1                                                  ; work         ;
;       |lpm_mult0:inst|                 ; 95 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 95 (0)       ; 0 (0)             ; 0 (0)            ; 46 (0)          ; 0 (0)      ; |transmult|MAC:inst5|lpm_mult0:inst                                                     ; work         ;
;          |lpm_mult:lpm_mult_component| ; 95 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 95 (0)       ; 0 (0)             ; 0 (0)            ; 46 (0)          ; 0 (0)      ; |transmult|MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component                         ; work         ;
;             |mult_lpm:auto_generated|  ; 95 (95)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 95 (95)      ; 0 (0)             ; 0 (0)            ; 46 (46)         ; 0 (0)      ; |transmult|MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_lpm:auto_generated ; work         ;
;    |controller:inst2|                  ; 110 (110)   ; 31           ; 0           ; 0    ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 31 (31)          ; 0 (0)           ; 28 (28)    ; |transmult|controller:inst2                                                             ; work         ;
;    |demux1to12:inst|                   ; 108 (108)   ; 96           ; 0           ; 0    ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 96 (96)          ; 0 (0)           ; 0 (0)      ; |transmult|demux1to12:inst                                                              ; work         ;
;    |demux1to12_16bit:inst11|           ; 170 (170)   ; 160          ; 0           ; 0    ; 0    ; 0            ; 10 (10)      ; 112 (112)         ; 48 (48)          ; 0 (0)           ; 0 (0)      ; |transmult|demux1to12_16bit:inst11                                                      ; work         ;
;    |lpm_mux0:inst7|                    ; 22 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 45 (0)     ; |transmult|lpm_mux0:inst7                                                               ; work         ;
;       |lpm_mux:lpm_mux_component|      ; 22 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 45 (0)     ; |transmult|lpm_mux0:inst7|lpm_mux:lpm_mux_component                                     ; work         ;
;          |mux_ugc:auto_generated|      ; 22 (22)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 45 (45)    ; |transmult|lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_ugc:auto_generated              ; work         ;
;    |lpm_mux0:inst8|                    ; 50 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 14 (0)     ; |transmult|lpm_mux0:inst8                                                               ; work         ;
;       |lpm_mux:lpm_mux_component|      ; 50 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 14 (0)     ; |transmult|lpm_mux0:inst8|lpm_mux:lpm_mux_component                                     ; work         ;
;          |mux_ugc:auto_generated|      ; 50 (50)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 50 (50)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 14 (14)    ; |transmult|lpm_mux0:inst8|lpm_mux:lpm_mux_component|mux_ugc:auto_generated              ; work         ;
;    |lpm_mux0:inst9|                    ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 37 (0)     ; |transmult|lpm_mux0:inst9                                                               ; work         ;
;       |lpm_mux:lpm_mux_component|      ; 32 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 37 (0)     ; |transmult|lpm_mux0:inst9|lpm_mux:lpm_mux_component                                     ; work         ;
;          |mux_ugc:auto_generated|      ; 32 (32)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 37 (37)    ; |transmult|lpm_mux0:inst9|lpm_mux:lpm_mux_component|mux_ugc:auto_generated              ; work         ;
;    |lpm_mux1:inst13|                   ; 50 (0)      ; 50           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 50 (0)           ; 0 (0)           ; 48 (0)     ; |transmult|lpm_mux1:inst13                                                              ; work         ;
;       |lpm_mux:lpm_mux_component|      ; 50 (0)      ; 50           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 50 (0)           ; 0 (0)           ; 48 (0)     ; |transmult|lpm_mux1:inst13|lpm_mux:lpm_mux_component                                    ; work         ;
;          |mux_5ge:auto_generated|      ; 50 (50)     ; 50           ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 50 (50)          ; 0 (0)           ; 48 (48)    ; |transmult|lpm_mux1:inst13|lpm_mux:lpm_mux_component|mux_5ge:auto_generated             ; work         ;
;    |lpm_mux2:inst1|                    ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |transmult|lpm_mux2:inst1                                                               ; work         ;
;       |lpm_mux:lpm_mux_component|      ; 1 (0)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |transmult|lpm_mux2:inst1|lpm_mux:lpm_mux_component                                     ; work         ;
;          |mux_3fc:auto_generated|      ; 1 (1)       ; 0            ; 0           ; 0    ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |transmult|lpm_mux2:inst1|lpm_mux:lpm_mux_component|mux_3fc:auto_generated              ; work         ;
;    |lpm_mux3:inst12|                   ; 33 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |transmult|lpm_mux3:inst12                                                              ; work         ;
;       |lpm_mux:lpm_mux_component|      ; 33 (0)      ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |transmult|lpm_mux3:inst12|lpm_mux:lpm_mux_component                                    ; work         ;
;          |mux_pgc:auto_generated|      ; 33 (33)     ; 0            ; 0           ; 0    ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |transmult|lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated             ; work         ;
;    |pos_delay:inst10|                  ; 1 (1)       ; 1            ; 0           ; 0    ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0 (0)           ; 0 (0)      ; |transmult|pos_delay:inst10                                                             ; work         ;
+----------------------------------------+-------------+--------------+-------------+------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                 ;
+------------+----------+---------------+---------------+-----------------------+-----+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------+----------+---------------+---------------+-----------------------+-----+
; reset      ; Input    ; ON            ; ON            ; --                    ; --  ;
; clk        ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; cf_load    ; Input    ; ON            ; ON            ; --                    ; --  ;
; din[6]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; din[7]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; din[0]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; din[1]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; din[5]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; din[4]     ; Input    ; OFF           ; OFF           ; --                    ; --  ;
; din[3]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; din[2]     ; Input    ; ON            ; ON            ; --                    ; --  ;
; output_rdy ; Output   ; --            ; --            ; --                    ; --  ;
; dout[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; dout[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; dout[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; dout[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; dout[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; dout[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; dout[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; dout[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; dout[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; dout[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; dout[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; dout[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; dout[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; dout[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; dout[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; dout[0]    ; Output   ; --            ; --            ; --                    ; --  ;
+------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                           ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------+-------------------+---------+
; reset                                                                                      ;                   ;         ;
;      - lpm_mux2:inst1|lpm_mux:lpm_mux_component|mux_3fc:auto_generated|result_node[0]~1    ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[15]~34 ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[14]~36 ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[13]~38 ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[12]~40 ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[11]~42 ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[10]~44 ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[9]~46  ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[8]~48  ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[7]~50  ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[6]~52  ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[5]~54  ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[4]~56  ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[3]~58  ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[2]~60  ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[1]~62  ; 1                 ; ON      ;
;      - lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[0]~64  ; 1                 ; ON      ;
;      - controller:inst2|pstate.S1                                                          ; 1                 ; ON      ;
;      - controller:inst2|pstate.S12                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S3                                                          ; 1                 ; ON      ;
;      - controller:inst2|pstate.S11                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S21                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S10                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S13                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S8                                                          ; 1                 ; ON      ;
;      - controller:inst2|pstate.S5                                                          ; 1                 ; ON      ;
;      - controller:inst2|pstate.S6                                                          ; 1                 ; ON      ;
;      - controller:inst2|pstate.S4                                                          ; 1                 ; ON      ;
;      - controller:inst2|pstate.S9                                                          ; 1                 ; ON      ;
;      - controller:inst2|pstate.S28                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S0                                                          ; 1                 ; ON      ;
;      - controller:inst2|pstate.S18                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S2                                                          ; 1                 ; ON      ;
;      - controller:inst2|pstate.S23                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S14                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S24                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S29                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S7                                                          ; 1                 ; ON      ;
;      - controller:inst2|pstate.S19                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S30                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S25                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S26                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S17                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S22                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S27                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S20                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S15                                                         ; 1                 ; ON      ;
;      - controller:inst2|pstate.S16                                                         ; 1                 ; ON      ;
; clk                                                                                        ;                   ;         ;
; cf_load                                                                                    ;                   ;         ;
;      - controller:inst2|pstate.S1                                                          ; 1                 ; ON      ;
;      - controller:inst2|pstate.S0                                                          ; 1                 ; ON      ;
; din[6]                                                                                     ;                   ;         ;
;      - demux1to12:inst|Data_out6[6]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out10[6]                                                       ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out2[6]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out3[6]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out9[6]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out1[6]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out7[6]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out11[6]                                                       ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out4[6]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out12[6]                                                       ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out5[6]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out8[6]                                                        ; 1                 ; ON      ;
; din[7]                                                                                     ;                   ;         ;
;      - demux1to12:inst|Data_out6[7]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out11[7]                                                       ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out3[7]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out2[7]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out9[7]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out7[7]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out10[7]                                                       ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out1[7]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out4[7]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out5[7]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out12[7]                                                       ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out8[7]                                                        ; 1                 ; ON      ;
; din[0]                                                                                     ;                   ;         ;
;      - demux1to12:inst|Data_out12[0]                                                       ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out10[0]                                                       ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out3[0]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out6[0]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out9[0]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out1[0]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out7[0]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out11[0]                                                       ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out2[0]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out8[0]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out4[0]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out5[0]                                                        ; 0                 ; ON      ;
; din[1]                                                                                     ;                   ;         ;
;      - demux1to12:inst|Data_out11[1]                                                       ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out3[1]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out6[1]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out7[1]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out2[1]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out10[1]                                                       ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out4[1]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out8[1]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out12[1]                                                       ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out9[1]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out1[1]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out5[1]                                                        ; 1                 ; ON      ;
; din[5]                                                                                     ;                   ;         ;
;      - demux1to12:inst|Data_out11[5]                                                       ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out3[5]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out6[5]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out2[5]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out10[5]                                                       ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out7[5]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out4[5]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out5[5]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out9[5]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out12[5]                                                       ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out1[5]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out8[5]                                                        ; 0                 ; ON      ;
; din[4]                                                                                     ;                   ;         ;
; din[3]                                                                                     ;                   ;         ;
;      - demux1to12:inst|Data_out11[3]                                                       ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out3[3]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out6[3]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out2[3]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out10[3]                                                       ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out7[3]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out4[3]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out5[3]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out12[3]                                                       ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out9[3]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out8[3]                                                        ; 1                 ; ON      ;
;      - demux1to12:inst|Data_out1[3]                                                        ; 1                 ; ON      ;
; din[2]                                                                                     ;                   ;         ;
;      - demux1to12:inst|Data_out10[2]                                                       ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out3[2]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out6[2]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out2[2]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out11[2]                                                       ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out7[2]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out4[2]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out5[2]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out12[2]                                                       ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out9[2]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out8[2]                                                        ; 0                 ; ON      ;
;      - demux1to12:inst|Data_out1[2]                                                        ; 0                 ; ON      ;
+--------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                      ;
+------------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; Name                                     ; Location      ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+------------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+
; clk                                      ; PIN_10        ; 402     ; Clock        ; yes    ; Global Clock         ; GCLK5            ;
; controller:inst2|MAC_Reset1              ; LC_X9_Y8_N3   ; 33      ; Clock enable ; no     ; --                   ; --               ;
; controller:inst2|MAC_Reset2              ; LC_X9_Y7_N1   ; 33      ; Clock enable ; no     ; --                   ; --               ;
; controller:inst2|WideOr1~1               ; LC_X9_Y8_N1   ; 1       ; Latch enable ; no     ; --                   ; --               ;
; controller:inst2|WideOr25~0              ; LC_X8_Y7_N0   ; 4       ; Latch enable ; yes    ; Global Clock         ; GCLK4            ;
; controller:inst2|WideOr34~0              ; LC_X8_Y7_N4   ; 5       ; Latch enable ; yes    ; Global Clock         ; GCLK1            ;
; controller:inst2|WideOr43~2              ; LC_X8_Y8_N3   ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK2            ;
; controller:inst2|WideOr4~2               ; LC_X9_Y7_N9   ; 1       ; Latch enable ; no     ; --                   ; --               ;
; controller:inst2|WideOr50~2              ; LC_X8_Y6_N2   ; 3       ; Latch enable ; yes    ; Global Clock         ; GCLK0            ;
; controller:inst2|WideOr57                ; LC_X9_Y6_N6   ; 4       ; Latch enable ; yes    ; Global Clock         ; GCLK7            ;
; controller:inst2|WideOr9                 ; LC_X10_Y8_N3  ; 4       ; Latch enable ; yes    ; Global Clock         ; GCLK6            ;
; controller:inst2|pstate.S1               ; LC_X8_Y6_N1   ; 10      ; Latch enable ; yes    ; Global Clock         ; GCLK3            ;
; demux1to12:inst|Equal0~0                 ; LC_X16_Y12_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; demux1to12:inst|Equal0~1                 ; LC_X15_Y12_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; demux1to12:inst|Equal0~10                ; LC_X16_Y12_N7 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; demux1to12:inst|Equal0~11                ; LC_X16_Y12_N0 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; demux1to12:inst|Equal0~2                 ; LC_X15_Y12_N3 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; demux1to12:inst|Equal0~3                 ; LC_X16_Y12_N9 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; demux1to12:inst|Equal0~4                 ; LC_X16_Y12_N2 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; demux1to12:inst|Equal0~5                 ; LC_X16_Y12_N1 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; demux1to12:inst|Equal0~6                 ; LC_X16_Y12_N5 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; demux1to12:inst|Equal0~7                 ; LC_X16_Y12_N4 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; demux1to12:inst|Equal0~8                 ; LC_X16_Y12_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; demux1to12:inst|Equal0~9                 ; LC_X16_Y12_N6 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; demux1to12_16bit:inst11|Data_out4[15]~48 ; LC_X10_Y8_N1  ; 16      ; Clock enable ; no     ; --                   ; --               ;
; demux1to12_16bit:inst11|Equal0~0         ; LC_X10_Y8_N9  ; 16      ; Clock enable ; no     ; --                   ; --               ;
; demux1to12_16bit:inst11|Equal1~0         ; LC_X10_Y8_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ;
; demux1to12_16bit:inst11|Equal2~0         ; LC_X10_Y8_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ;
; demux1to12_16bit:inst11|Equal5~0         ; LC_X11_Y5_N9  ; 16      ; Clock enable ; no     ; --                   ; --               ;
; demux1to12_16bit:inst11|Equal5~1         ; LC_X11_Y5_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ;
; demux1to12_16bit:inst11|Equal5~2         ; LC_X11_Y5_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ;
; demux1to12_16bit:inst11|Equal5~3         ; LC_X11_Y5_N1  ; 16      ; Clock enable ; no     ; --                   ; --               ;
; demux1to12_16bit:inst11|Equal5~4         ; LC_X11_Y5_N3  ; 16      ; Clock enable ; no     ; --                   ; --               ;
; demux1to12_16bit:inst11|Equal5~5         ; LC_X11_Y5_N6  ; 16      ; Clock enable ; no     ; --                   ; --               ;
; reset                                    ; PIN_48        ; 48      ; Async. clear ; no     ; --                   ; --               ;
+------------------------------------------+---------------+---------+--------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                    ;
+-----------------------------+--------------+---------+----------------------+------------------+
; Name                        ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------------+--------------+---------+----------------------+------------------+
; clk                         ; PIN_10       ; 402     ; Global Clock         ; GCLK5            ;
; controller:inst2|WideOr25~0 ; LC_X8_Y7_N0  ; 4       ; Global Clock         ; GCLK4            ;
; controller:inst2|WideOr34~0 ; LC_X8_Y7_N4  ; 5       ; Global Clock         ; GCLK1            ;
; controller:inst2|WideOr43~2 ; LC_X8_Y8_N3  ; 3       ; Global Clock         ; GCLK2            ;
; controller:inst2|WideOr50~2 ; LC_X8_Y6_N2  ; 3       ; Global Clock         ; GCLK0            ;
; controller:inst2|WideOr57   ; LC_X9_Y6_N6  ; 4       ; Global Clock         ; GCLK7            ;
; controller:inst2|WideOr9    ; LC_X10_Y8_N3 ; 4       ; Global Clock         ; GCLK6            ;
; controller:inst2|pstate.S1  ; LC_X8_Y6_N1  ; 10      ; Global Clock         ; GCLK3            ;
+-----------------------------+--------------+---------+----------------------+------------------+


+------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                ;
+--------------------------------------------------------------------------------------+---------+
; Name                                                                                 ; Fan-Out ;
+--------------------------------------------------------------------------------------+---------+
; controller:inst2|final_mux_sel[1]                                                    ; 81      ;
; controller:inst2|final_mux_sel[0]                                                    ; 65      ;
; reset                                                                                ; 48      ;
; controller:inst2|mux_select3[1]                                                      ; 44      ;
; controller:inst2|mux_select1[1]                                                      ; 37      ;
; controller:inst2|mux_select1[0]                                                      ; 37      ;
; controller:inst2|mux_select2[1]                                                      ; 37      ;
; controller:inst2|mux_select2[0]                                                      ; 37      ;
; controller:inst2|mux_select3[0]                                                      ; 36      ;
; controller:inst2|MAC_Reset1                                                          ; 33      ;
; controller:inst2|MAC_Reset2                                                          ; 33      ;
; lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_ugc:auto_generated|result_node[7]~23    ; 25      ;
; lpm_mux0:inst9|lpm_mux:lpm_mux_component|mux_ugc:auto_generated|result_node[7]~26    ; 22      ;
; controller:inst2|mux_select1[2]                                                      ; 18      ;
; controller:inst2|mux_select1[3]                                                      ; 18      ;
; controller:inst2|mux_select2[2]                                                      ; 17      ;
; controller:inst2|mux_select2[3]                                                      ; 17      ;
; lpm_mux1:inst13|lpm_mux:lpm_mux_component|mux_5ge:auto_generated|dffe1a[2]           ; 17      ;
; lpm_mux1:inst13|lpm_mux:lpm_mux_component|mux_5ge:auto_generated|dffe1a[3]           ; 17      ;
; lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_ugc:auto_generated|result_node[6]~38    ; 16      ;
; demux1to12_16bit:inst11|Equal2~0                                                     ; 16      ;
; demux1to12_16bit:inst11|Equal5~5                                                     ; 16      ;
; demux1to12_16bit:inst11|Equal5~4                                                     ; 16      ;
; demux1to12_16bit:inst11|Data_out4[15]~48                                             ; 16      ;
; demux1to12_16bit:inst11|Equal5~3                                                     ; 16      ;
; demux1to12_16bit:inst11|Equal5~2                                                     ; 16      ;
; demux1to12_16bit:inst11|Equal5~1                                                     ; 16      ;
; demux1to12_16bit:inst11|Equal5~0                                                     ; 16      ;
; demux1to12_16bit:inst11|Equal0~0                                                     ; 16      ;
; demux1to12_16bit:inst11|Equal1~0                                                     ; 16      ;
; lpm_mux3:inst12|lpm_mux:lpm_mux_component|mux_pgc:auto_generated|result_node[15]~33  ; 16      ;
; controller:inst2|demuxto12_sel[0]                                                    ; 13      ;
; controller:inst2|demuxto12_sel[1]                                                    ; 13      ;
; controller:inst2|demuxto12_sel[2]                                                    ; 13      ;
; controller:inst2|demuxto12_sel[3]                                                    ; 13      ;
; din[2]                                                                               ; 12      ;
; din[3]                                                                               ; 12      ;
; din[4]                                                                               ; 12      ;
; din[5]                                                                               ; 12      ;
; din[1]                                                                               ; 12      ;
; din[0]                                                                               ; 12      ;
; din[7]                                                                               ; 12      ;
; din[6]                                                                               ; 12      ;
; controller:inst2|mux_select3[2]                                                      ; 12      ;
; controller:inst2|mux_select3[3]                                                      ; 11      ;
; lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_ugc:auto_generated|result_node[2]~90    ; 10      ;
; lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_ugc:auto_generated|result_node[3]~82    ; 10      ;
; lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_ugc:auto_generated|result_node[4]~74    ; 10      ;
; lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_ugc:auto_generated|result_node[5]~66    ; 10      ;
; MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_lpm:auto_generated|cs1a[1] ; 10      ;
+--------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; C4s                        ; 950 / 8,840 ( 11 % )    ;
; Direct links               ; 210 / 11,506 ( 2 % )    ;
; Global clocks              ; 8 / 8 ( 100 % )         ;
; LAB clocks                 ; 31 / 156 ( 20 % )       ;
; LUT chains                 ; 84 / 2,619 ( 3 % )      ;
; Local interconnects        ; 1,537 / 11,506 ( 13 % ) ;
; M4K buffers                ; 0 / 468 ( 0 % )         ;
; R4s                        ; 909 / 7,520 ( 12 % )    ;
+----------------------------+-------------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.47) ; Number of LABs  (Total = 98) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 4                            ;
; 2                                          ; 1                            ;
; 3                                          ; 2                            ;
; 4                                          ; 1                            ;
; 5                                          ; 2                            ;
; 6                                          ; 8                            ;
; 7                                          ; 7                            ;
; 8                                          ; 6                            ;
; 9                                          ; 11                           ;
; 10                                         ; 56                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.49) ; Number of LABs  (Total = 98) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 8                            ;
; 1 Clock                            ; 77                           ;
; 1 Clock enable                     ; 21                           ;
; 2 Clock enables                    ; 40                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 10.09) ; Number of LABs  (Total = 98) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 4                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 3                            ;
; 6                                            ; 5                            ;
; 7                                            ; 4                            ;
; 8                                            ; 4                            ;
; 9                                            ; 13                           ;
; 10                                           ; 34                           ;
; 11                                           ; 3                            ;
; 12                                           ; 6                            ;
; 13                                           ; 2                            ;
; 14                                           ; 6                            ;
; 15                                           ; 4                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 6                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.29) ; Number of LABs  (Total = 98) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 4                            ;
; 2                                               ; 1                            ;
; 3                                               ; 8                            ;
; 4                                               ; 5                            ;
; 5                                               ; 16                           ;
; 6                                               ; 11                           ;
; 7                                               ; 9                            ;
; 8                                               ; 11                           ;
; 9                                               ; 9                            ;
; 10                                              ; 9                            ;
; 11                                              ; 3                            ;
; 12                                              ; 2                            ;
; 13                                              ; 5                            ;
; 14                                              ; 4                            ;
; 15                                              ; 0                            ;
; 16                                              ; 0                            ;
; 17                                              ; 0                            ;
; 18                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.65) ; Number of LABs  (Total = 98) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 4                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 4                            ;
; 9                                            ; 4                            ;
; 10                                           ; 7                            ;
; 11                                           ; 0                            ;
; 12                                           ; 6                            ;
; 13                                           ; 3                            ;
; 14                                           ; 6                            ;
; 15                                           ; 8                            ;
; 16                                           ; 11                           ;
; 17                                           ; 6                            ;
; 18                                           ; 5                            ;
; 19                                           ; 13                           ;
; 20                                           ; 9                            ;
; 21                                           ; 7                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 64.8208           ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+---------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                   ;
+--------------------------------------------------------------------------------+------------------------+
; Name                                                                           ; Value                  ;
+--------------------------------------------------------------------------------+------------------------+
; Mid Wire Use - Fit Attempt 1                                                   ; 19                     ;
; Mid Slack - Fit Attempt 1                                                      ; -17192                 ;
; Internal Atom Count - Fit Attempt 1                                            ; 831                    ;
; LE/ALM Count - Fit Attempt 1                                                   ; 831                    ;
; LAB Count - Fit Attempt 1                                                      ; 101                    ;
; Outputs per Lab - Fit Attempt 1                                                ; 6.842                  ;
; Inputs per LAB - Fit Attempt 1                                                 ; 13.267                 ;
; Global Inputs per LAB - Fit Attempt 1                                          ; 0.911                  ;
; LAB Constraint 'non-global clock / CE pair + async load' - Fit Attempt 1       ; 0:101                  ;
; LAB Constraint 'ce + sync load' - Fit Attempt 1                                ; 0:38;1:25;2:38         ;
; LAB Constraint 'non-global controls' - Fit Attempt 1                           ; 0:30;1:33;2:38         ;
; LAB Constraint 'un-route combination' - Fit Attempt 1                          ; 0:30;1:33;2:38         ;
; LAB Constraint 'non-global with asyn_clear' - Fit Attempt 1                    ; 0:30;1:33;2:38         ;
; LAB Constraint 'un-route with async_clear' - Fit Attempt 1                     ; 0:30;1:33;2:38         ;
; LAB Constraint 'non-global async clear + sync clear' - Fit Attempt 1           ; 0:93;1:8               ;
; LAB Constraint 'global non-clock/non-asynch_clear' - Fit Attempt 1             ; 0:88;1:12;2:1          ;
; LAB Constraint 'ygr_cl_ngclk_gclkce_sload_aload_constraint' - Fit Attempt 1    ; 0:38;1:63              ;
; LAB Constraint 'global control signals' - Fit Attempt 1                        ; 0:21;1:56;2:22;3:2     ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1                    ; 0:25;1:18;2:58         ;
; LAB Constraint 'aload_aclr pair with aload used' - Fit Attempt 1               ; 0:101                  ;
; LAB Constraint 'aload_aclr pair' - Fit Attempt 1                               ; 0:25;1:74;2:2          ;
; LAB Constraint 'sload_sclear pair' - Fit Attempt 1                             ; 0:53;1:48              ;
; LAB Constraint 'invert_a constraint' - Fit Attempt 1                           ; 0:17;1:84              ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1                      ; 0:89;1:12              ;
; LAB Constraint 'use of ADATA or SDATA by registers constraint' - Fit Attempt 1 ; 0:101                  ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1                    ; 0:1;1:51;2:29;3:18;4:2 ;
; LEs in Chains - Fit Attempt 1                                                  ; 124                    ;
; LEs in Long Chains - Fit Attempt 1                                             ; 90                     ;
; LABs with Chains - Fit Attempt 1                                               ; 18                     ;
; LABs with Multiple Chains - Fit Attempt 1                                      ; 0                      ;
; Time - Fit Attempt 1                                                           ; 1                      ;
; Time in tsm_tan.dll - Fit Attempt 1                                            ; 0.016                  ;
+--------------------------------------------------------------------------------+------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Early Wire Use - Fit Attempt 1      ; 6      ;
; Early Slack - Fit Attempt 1         ; -24005 ;
; Mid Wire Use - Fit Attempt 1        ; 11     ;
; Mid Slack - Fit Attempt 1           ; -23215 ;
; Mid Wire Use - Fit Attempt 1        ; 11     ;
; Mid Slack - Fit Attempt 1           ; -22298 ;
; Late Wire Use - Fit Attempt 1       ; 12     ;
; Late Slack - Fit Attempt 1          ; -22638 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Time - Fit Attempt 1                ; 2      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.250  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; -20298      ;
; Early Wire Use - Fit Attempt 1      ; 12          ;
; Peak Regional Wire - Fit Attempt 1  ; 14          ;
; Mid Slack - Fit Attempt 1           ; -23473      ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Slack - Fit Attempt 1          ; -23213      ;
; Late Wire Use - Fit Attempt 1       ; 13          ;
; Time - Fit Attempt 1                ; 2           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.281       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Tue Dec 06 15:40:25 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off finalPoject -c finalPoject
Info: Selected device EP1C3T100A8 for design "finalPoject"
Info: Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning: Feature LogicLock is not available with your current license
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP1C3T100C8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~nCSO~ is reserved at location 6
    Info: Pin ~ASDO~ is reserved at location 17
Warning: No exact pin location assignment(s) for 28 pins of 28 total pins
    Info: Pin output_rdy not assigned to an exact location on the device
    Info: Pin dout[15] not assigned to an exact location on the device
    Info: Pin dout[14] not assigned to an exact location on the device
    Info: Pin dout[13] not assigned to an exact location on the device
    Info: Pin dout[12] not assigned to an exact location on the device
    Info: Pin dout[11] not assigned to an exact location on the device
    Info: Pin dout[10] not assigned to an exact location on the device
    Info: Pin dout[9] not assigned to an exact location on the device
    Info: Pin dout[8] not assigned to an exact location on the device
    Info: Pin dout[7] not assigned to an exact location on the device
    Info: Pin dout[6] not assigned to an exact location on the device
    Info: Pin dout[5] not assigned to an exact location on the device
    Info: Pin dout[4] not assigned to an exact location on the device
    Info: Pin dout[3] not assigned to an exact location on the device
    Info: Pin dout[2] not assigned to an exact location on the device
    Info: Pin dout[1] not assigned to an exact location on the device
    Info: Pin dout[0] not assigned to an exact location on the device
    Info: Pin reset not assigned to an exact location on the device
    Info: Pin clk not assigned to an exact location on the device
    Info: Pin cf_load not assigned to an exact location on the device
    Info: Pin din[6] not assigned to an exact location on the device
    Info: Pin din[7] not assigned to an exact location on the device
    Info: Pin din[0] not assigned to an exact location on the device
    Info: Pin din[1] not assigned to an exact location on the device
    Info: Pin din[5] not assigned to an exact location on the device
    Info: Pin din[4] not assigned to an exact location on the device
    Info: Pin din[3] not assigned to an exact location on the device
    Info: Pin din[2] not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Info: Completed User Assigned Global Signals Promotion Operation
Info: DQS I/O pins require 0 global routing resources
Info: Automatically promoted signal "clk" to use Global clock in PIN 10
Info: Automatically promoted some destinations of signal "controller:inst2|pstate.S1" to use Global clock
    Info: Destination "controller:inst2|pstate.S2" may be non-global or may not use global clock
    Info: Destination "controller:inst2|WideOr34~0" may be non-global or may not use global clock
    Info: Destination "controller:inst2|WideOr4~0" may be non-global or may not use global clock
    Info: Destination "controller:inst2|WideOr25~0" may be non-global or may not use global clock
    Info: Destination "controller:inst2|WideOr15~0" may be non-global or may not use global clock
    Info: Destination "controller:inst2|WideOr13~2" may be non-global or may not use global clock
Info: Automatically promoted signal "controller:inst2|WideOr25~0" to use Global clock
Info: Automatically promoted some destinations of signal "controller:inst2|WideOr34~0" to use Global clock
    Info: Destination "controller:inst2|WideOr57~2" may be non-global or may not use global clock
Info: Automatically promoted signal "controller:inst2|WideOr57" to use Global clock
Info: Automatically promoted signal "controller:inst2|WideOr9" to use Global clock
Info: Automatically promoted signal "controller:inst2|WideOr43~2" to use Global clock
Info: Automatically promoted signal "controller:inst2|WideOr50~2" to use Global clock
Info: Completed Auto Global Promotion Operation
Info: Starting register packing
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Info: Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Extra Info: Moving registers into I/O cells, LUTs, and RAM blocks to improve timing and density
Info: Finished moving registers into I/O cells, LUTs, and RAM blocks
Info: Finished register packing
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 27 (unused VREF, 3.3V VCCIO, 10 input, 17 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  11 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  17 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  17 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  17 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Estimated most critical path is register to register delay of 15.497 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X16_Y9; Fanout = 36; REG Node = 'controller:inst2|mux_select2[0]'
    Info: 2: + IC(1.731 ns) + CELL(0.292 ns) = 2.023 ns; Loc. = LAB_X22_Y10; Fanout = 1; COMB Node = 'lpm_mux0:inst8|lpm_mux:lpm_mux_component|mux_ugc:auto_generated|result_node[0]~24'
    Info: 3: + IC(1.391 ns) + CELL(0.292 ns) = 3.706 ns; Loc. = LAB_X19_Y9; Fanout = 1; COMB Node = 'lpm_mux0:inst8|lpm_mux:lpm_mux_component|mux_ugc:auto_generated|result_node[0]~25'
    Info: 4: + IC(0.687 ns) + CELL(0.590 ns) = 4.983 ns; Loc. = LAB_X16_Y9; Fanout = 1; COMB Node = 'lpm_mux0:inst8|lpm_mux:lpm_mux_component|mux_ugc:auto_generated|result_node[0]~28'
    Info: 5: + IC(0.064 ns) + CELL(0.590 ns) = 5.637 ns; Loc. = LAB_X16_Y9; Fanout = 8; COMB Node = 'lpm_mux0:inst8|lpm_mux:lpm_mux_component|mux_ugc:auto_generated|result_node[0]~31'
    Info: 6: + IC(1.233 ns) + CELL(0.114 ns) = 6.984 ns; Loc. = LAB_X17_Y8; Fanout = 1; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_lpm:auto_generated|le2a[1]'
    Info: 7: + IC(0.787 ns) + CELL(0.590 ns) = 8.361 ns; Loc. = LAB_X17_Y5; Fanout = 2; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_lpm:auto_generated|le4a[1]'
    Info: 8: + IC(0.533 ns) + CELL(0.692 ns) = 9.586 ns; Loc. = LAB_X17_Y5; Fanout = 6; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_lpm:auto_generated|add12_result[5]~15'
    Info: 9: + IC(0.000 ns) + CELL(0.679 ns) = 10.265 ns; Loc. = LAB_X17_Y4; Fanout = 3; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_lpm:auto_generated|add12_result[6]~12'
    Info: 10: + IC(0.771 ns) + CELL(0.432 ns) = 11.468 ns; Loc. = LAB_X18_Y4; Fanout = 2; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_lpm:auto_generated|add8_result[8]~15COUT1_58'
    Info: 11: + IC(0.000 ns) + CELL(0.080 ns) = 11.548 ns; Loc. = LAB_X18_Y4; Fanout = 2; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_lpm:auto_generated|add8_result[9]~13COUT1_60'
    Info: 12: + IC(0.000 ns) + CELL(0.080 ns) = 11.628 ns; Loc. = LAB_X18_Y4; Fanout = 2; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_lpm:auto_generated|add8_result[10]~11COUT1_62'
    Info: 13: + IC(0.000 ns) + CELL(0.080 ns) = 11.708 ns; Loc. = LAB_X18_Y4; Fanout = 2; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_lpm:auto_generated|add8_result[11]~9COUT1_64'
    Info: 14: + IC(0.000 ns) + CELL(0.608 ns) = 12.316 ns; Loc. = LAB_X18_Y4; Fanout = 3; COMB Node = 'MAC:inst5|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_lpm:auto_generated|add8_result[12]~6'
    Info: 15: + IC(0.623 ns) + CELL(0.838 ns) = 13.777 ns; Loc. = LAB_X19_Y4; Fanout = 6; COMB Node = 'MAC:inst5|lpm_add_sub0:inst6|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7'
    Info: 16: + IC(0.000 ns) + CELL(0.679 ns) = 14.456 ns; Loc. = LAB_X19_Y4; Fanout = 1; COMB Node = 'MAC:inst5|lpm_add_sub0:inst6|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~4'
    Info: 17: + IC(0.303 ns) + CELL(0.738 ns) = 15.497 ns; Loc. = LAB_X20_Y4; Fanout = 4; REG Node = 'MAC:inst5|MAC_Checker:inst1|feedback[13]'
    Info: Total cell delay = 7.374 ns ( 47.58 % )
    Info: Total interconnect delay = 8.123 ns ( 52.42 % )
Info: Fitter routing operations beginning
Info: 3 (of 2757) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 10% of the available device resources
    Info: Peak interconnect usage is 14% of the available device resources in the region that extends from location X14_Y0 to location X27_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: Completed Fixed Delay Chain Operation
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Completed Auto Delay Chain Operation
Warning: Global route sourced by node "clk", which is placed in Dedicated Clock "Pin_10", begins its route with non-global routing to its global destinations. This will lead to increased delay along these routes
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 237 megabytes
    Info: Processing ended: Tue Dec 06 15:40:32 2016
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


