# 软件环境
* vivado2017.3
* modelsim6.5

# uart仿真文件
```tcl
vlib modelsim_lib/work
vlib modelsim_lib/msim

vlib modelsim_lib/msim/xil_defaultlib

vmap xil_defaultlib modelsim_lib/msim/xil_defaultlib

vcom -work xil_defaultlib -64 -93 \
"../../../../single_ip.srcs/sources_1/ip/axi4_uartlite/sim/axi4_uartlite.vhd" \
```
在vivado的目录下找到modelsim仿真的脚本文件`compile.do`，可以发现只需要一个文件就可以对此IP进行仿真


# 建立modelsim工程
不需要添加任何文件，所有工程需要的文件都放到脚本里

# demo.tcl

