# -*- mode: snippet -*-
# name: wumodule
# key: wumodule
# --
module ${1:ModuleName}
  (
   // output ;
   input clk;
   input rst_n
   );
   $0
   // parameter = ;

   // wire ;//内部信号声明                  
   // reg ;

   // 连续赋值
   // assign  = ;
   
   // always 块
   
   // 模块h例化

endmodule
