# FIB-AC

> "No dibujéis nada, miradme sólo a mi" - **Fermín**


## Cachés Avançades:

```
Texec = N * CPI * Tcicle
Texec = N * (CPIideal + CIPmem) * Tcicle
Texec = N * nr*m*tpf+CPIwr
```
> Podem millorar **Miss rate** (m), **Temps penalització en cas de fallada ** (TPf) i **CPIwr**

### Tipus de fallades:

**- Carrega:** Accedir a la posició de memòria per primera vegada.

**- Capacitat:**
No tot hi cap a la caché.

**- Conflicte:**
Sobreescric un mateix espai (Mapeig)

### Tècniques bàsiques:

> **- Augmentar la mida del bloc:** A la vegada m'hi caben menys blocs
>
> **- Augmentar mida de la caché:** Augmenta el temps d'accés a la caché i el consum.
>
> **- Augmentar grau d'associativitat:** Augmenta el temps d'accés a la caché.
>
> **- Caché multinivell:** Una amb miss rate alt i temps petit i l'altre amb miss rate baix i temps més elevat.
>
> **- Donar més prioritat a les lectures que les escriptures:** Utilitzo un buffer per estalviar-me el temps d'escriptura.

### Optimitzacions:

#### Cachés simples:
> Reduïr el temps d'accés. No necessito tantes comparacions i funcions.
>
> Temps `Directa < Associativa < Completament associativa`

#### Cachés petites:
> Necessito més bits per seleccionar la línia -> Més portes lògiques per seleccionar-la.
>
> Temps `Directa < Associatives`

#### Predicció de via:
> ###### Sèrie:
>  - Reduïm el consum al buscar només una dada.
>  - Més lent.
>
> ###### Paral·lel:
>  - Més ràpid
>  
> ###### Predicció de via (Millora):
>  - Amb l'índex del PC

#### Caché Segmentada:
> Busco la via en un cicle i la guardo en un registre. Al seguent cicle accedeixo a les dades.

Tags|Data|-|-|-
-|-|-|-|-
-|Tag|Data|-|-
-|-|Tag|Data|-
-|-|-|Tag|Data

> TSA més lent, però en funcionament acabo llegint una dada per cicle.
>
> Millora: `Segmentar-ho més`

#### Trace Cachés:
> `Blocs bàsics:` Tallo on trobi instruccions de salt, i a on apuntin els salts.
> Paral·lelitza entre blocs bàsics.

**Intentar predir cap a on s'executarà el programa.**

#### Cachés no bloquejants:
> Moure l'ordre de les instruccions perquè quan s'hagi servit el fallo, ja s'hagi servit, tornant a executar instruccions fins llavors.
>
> Necessitem una estructura per saber on s'haurà de guardar quan arribi. `MSHR`

Hem de guardar el registre destí i el bloc de la memòria.

Si es produeix més d'un fallo per cicle -> Parem el processador. `Afegim més registres per línia`

#### Caché multibanc:

Original | Multibanc
-|-
Caché de 256 Bytes| Mòduls de 64 Bytes
8 bits d'adreça | 6 bits d'adreça
**8 bits de dades**| **8 bits de dades**

*Avantatges:*
- Més ràpid
- Consumeix menys

M0 | M1 | M2 | M3
-|-|-|-
64B|64B|64B|64B

**Adreça de 8 bits:**

Adreça multibanc [6] | Mòdul [2]
-|-

*Es poden triar quins dos bits ens ho indiquen:*
- A7 A6
- A1 A0
- A4 A3

#### Reduïr la penalització per fallada:

`MISS[1] + Escriptura a MP + Llegir de MP + data` [22 cicles] Tsf

[1 cicle] Tpa

**Actualitzar MP després de llegir línia:**

> Necessitem un buffer.

- Lectura bloc cap al buffer [10 cicles]
- Escriptura bloc a caché [10 cicles] & Moure al processador [1]

`MISS[1] + Llegir de MP[10] + data[1] & Escriptura a MP[10]` [12 cicles] Tsf

**Continuació anticipada:**

> Quan arriba a la MC la dada, l'envio al processador.

`MISS[1] + Latència lectura[6] + byte[0] + byte[1] + byte[2](envio a processador) + byte[3] + Escriptura a MP[10]` [10 cicles] Tsf

**Transferència en desordre + Continuació anticipada:**

> S'envia primer el byte que ha provocat la fallada.

#### Buffers d'escriptura:

***Copy Back:***

CPU | <-> | MC | <-> | MP
:-:|:-:|:-:|:-:
|||-> Buffer ->|

***Write Through:***

MC | <-> | MC | <-> | MP
:-:|:-:|:-:|:-:|:-:
|->|Buffer|->|

**Merge buffer:** Si els bytes són continus, els escrivim a la vegada, en comptes de a la seguent línia del buffer.

Línia|@|V|data
:-:|:-:|:-:|:-:
1|100|1|M[100]
2|102|1|M[104]

Línia|@|V|data|V|data
:-:|:-:|:-:|:-:|:-:|:-:
1|100|1|M[100]|1|M[104]

#### Buffers d'escriptura:

`Fallada/hit [1 cicle] + [HIT]Escriptura [1 cicle]`

*Millora:*

> **1r Cicle:** Llegeixo en paral·lel a la vegada que comprovi si hit o miss.
>
> **2n Cicle:** Escric si s'ha d'escriure amb la modificació de la dada.

Alhesores... Escric i llegeixo en el mateix cicle -> 1 escriptura per cicle.

#### Optimitzacions del codi per reduir misses:

> **Reordenació del codi:**
> Afegeix espais per fer que els inicis dels blocs bàsics estiguin al principi d'una línia de la caché.
> ``` c++
.p2align 4,,7
> ```
>
> **Reordenació de les dades:**
> S'afegeix una línia de caché per evitar que vagi al mateix bloc.
> ```c++
int v[1024], w[1024];
> ```
>
> També dels blocs d'activació: Alinear variables locals i paràmetres
>
> **Loop Fussion**
>
> **Loop Interchange**
>
> **Blocking**
>

#### Prefech d'instruccions i dades:

> Precarregar les instruccions i les dades que creiem que haurem de fer servir.

`OBJ: Reduïr les fallades de carrega`

**- Prefech Hardware:** La màquina fa el prefetch

`Prefetch en fallo:` Porto l'anticipat en un *buffer*: `i+1` quan falla `i`
- Si el faig servir -> llegeixo d'allà i el guardo a la caché.
- Si no -> no el guardo

`Esquema OBL:` Quan s'accedeix a `i` porto `i+1`

`Prefetch amb stride:` Amb patró: B, B+N, B+2N...

**- Prefetch Software:** El programador li demana a la màquina que faci el prefetch
> `"carrega'm això per d'aquí 6 iteracions"`

``` c++
prefetch(&b[i+4*P])
```
