DELAY: cortocircuitare i due segnali senza ritardarli, quindi usare timing analyzer per creare un constraint sul ritardo minimo/massimo tra essi. Creare un blocco apposito per farlo. Con timing analyzer di fatto si genera un sdc. Leggere link inviato da professore e cercarne di simili, potrebbe essere utile. Utilizzare il file sdc anche per forzare tutti i vincoli temporali necessari. Provare ad usarlo con il blocco gia funzionale.

CLOCK: tenerlo free-running se possibile e far lavorare memoria e interfaccia allo stesso clock, anche nel caso non fosse possibile arrivare a 100MHz.

TIMING SIMULATION nei tools di Quartus.

