3.4.3基于多元线性回归的电磁分析实验方案
由AES-128加密部分Verilog代码可知，相关比特所在的寄存器组存储的跟 密钥相关的中间值为每轮加密的输出结果。AES加密算法的硬件执行路径如图 3-11所示。在轮密钥加操作之后，将中间值存储到寄存器中，然后再进行下一轮 的加密直至最后一轮输出密文。由于第十轮的加密中没有列混淆的操作，加密过 程相对简单一些。因此，我们可以针对第10轮的输出密文和第9轮的输出密文 来验证模型的有效性。
密文
图3-11 AES加密算法硬件执行路径
本文在FPGA开发板上运行AES-128的密码算法，在加密过程中采用电磁 旁路分析实验采集平台进行电磁发射迹线的采集。在普通无防护的室内场景下， 采集了 10000条电磁发射迹线进行分析，示波器的采样率设置为500MSa/s。
