  page 2 
CMOS devices are the two key parameters 
for achieving high Id current enhancement. 
In the first year, an extensive study of these 
transport parameters for different substrate 
orientations has been evaluated for both 
nMOSFET and pMOSFET. By suitably 
choosing the substrate orientation, it may 
achieve a reduced rc and an increased Vinj. 
Results show that, (100) substrate in 
nMOSFET and (110) substrate in 
pMOSFET exhibit better transport 
characteristics than the other substrate 
orientations, and the high Id enhancement of 
pMOSFET demonstrates in <112> channel 
orientation. Moreover, a guideline is then 
summarized for the optimum design of high 
performance CMOS devices.  
In the second year, we have fabricated 
nMOSFET and pMOSFET with various 
strains for study on the relation between 
strain effect and ballistic transport parametes, 
and first established a roadmap from 
experimental strained CMOS devices. 
Experimental verifications showed that: (1) 
For nMOSFET, it shows that uniaxial 
tensile-stress using CESL is more efficient 
on Id enhancement than the biaxial stress 
with bulk strained-SiGe technique. (2) For 
the pMOSFET, compressive stress using 
uniaxial or biaxial has been evaluated for 
various structures. It was found for the first 
time that both rc and Vinj can be enhanced in 
a specific pMOSFET structure with a 
combination of CESL and biaxial strain.  
In the last year, we have developed a 
new simple approach called VD,sat method to 
determine the transport parameters. For the 
first time, the carrier transport properties 
after HC stress were also examined. It was 
found that stress induced variation of rc 
dominates ID,sat degradation as a result of the 
increase in interface scatterings. Besides, we 
concluded the Id enhancement is strongly 
related to Vinj, which is a good monitor for 
the strain design and Id enhancement. Finally, 
a roadmap of the Vinj for reported results has 
been provided which serves as a good 
reference for designing high performance 
strain-based CMOS devices. 
 
Keywrods: CMOS device, ballistic transport, 
strain engineering, reliability 
 
二、 計劃緣由與目的 
 
CMOS元件通道長度微縮到90nm以
下，降低氧化層厚度及提昇通道載子移動
率(mobility)，可以大幅提升驅動電流大
小。提升nMOSFET及pMOSFET移動率是
目前元件技術繼續往下微縮的關鍵之一。
利用應變矽技術達到移動率提升，大致分
為 uniaxial strain 及 biaxial strain 二種。
Uniaxial strain 大多以製程方式加入，如
SiN capping layer [1]、STI [2]、embedded 
S/D[3]等。Biaxial strain大多為二維形式的
應變技術，有Si/SiGe[4-7]、不同substrate 
orientation[8-9]等。 
 
前者uniaxial strain [1-3]，使用製程簡
單的方式使元件產生strain，較容易實現，
目前一致的見解是nMOSFET與pMOSFET 
採用不同的strain。就後者biaxial strain[4-9]
技術而言，提昇元件移動率，以及它的驅
動電流，製程及結構上有二種途徑，例如，
其 中 一 系 列 採 用 (100) substrate 的
strained-Si/SiGe/bulk 結 構 [4-5] 、
  page 4 
方面 nMOSFET 的<111>/(110)之 Bsat 值亦
比其他的方向都要來的大。這表示了在這
些方向中 pMOSFET 或 nMOSFET 的通道
載子遭受較小的散射效應。 圖 8 展示了
Vinj 對於不同通道長度在不同的通道方向
之圖，圖 9 展示了利用 Fowler-Nordheim
萃取有效質量對於不同通道與基底方向之
圖形.此圖說明了有較小有效質量的元件
能夠得到較大的 Vinj。圖 10 進一步地展示
了電流增強與 Bsat 和 vinj 之對應關係。對於
通道長度為 <112> 基底長度為 (110) 的
nMOSFET 而言。Bsat 和 Vinj 之值都比控制
樣品的值還小，但是通道長度為<111>而
基底長度為(110)的 nMOSFET 的 Bsat值在
短通道時候增加的比較明顯。這表示了如
果我們針對<111>/(110)的 nMOSFET 繼續
微縮下去的話，rc 將可被改善。因此，對
於 nMOSFET 而言 Vinj 的減少是導致 IDsat
衰退的原因。此外，亦對 pMOSFET 做了
電流增強與 Bsat 和 vinj 之對應關係之圖，由
圖 11 觀察到：(1)對於通道方向為<112>而
基底方向為(110)的 pMOSFET 而言，Bsat
和 Vinj 都有所增強，但是對於通道方向為
<111>而基底方向為(110)的 pMOSFET 而
言，Bsat 卻是減小的。 (2) 對於這兩個通
道方向而言，Idsat 的增加皆來自於 Vinj 的增
強。最後表 2 整理了本次結果的重點。此
表強調了對於 nMOSFET 和 pMOSFET 而
言，Vinj 是造成 Idsat 增強的重要因素，特別
是針對 pMOSFET 而言，Bsat 和 Vinj 皆能增
強通道方向為<112>基底方向為(110)元件
的導通電流。針對一個最佳化的 CMOS 設
計準則必須提升 Vinj 並降低 rc。這本實驗
中發現到：(1)對於 pMOSFET 設計而言，
通道方向為<112>而基底方向為(110)能夠
同時提升 Vinj 與 Bsat，為最好的設計方案；
但是另一方面，對於 nMOSFET 而言，基
底為(110)方向的元件卻不能提升元件的
驅動電流，這是因為較差的傳輸特性所
致。不過(100)基底却有著不錯的傳輸特性
表現。 
 
接著，討論對於不同類型的應變矽元件對
傳輸參數的關連性。首先對於nMOSFET
的應變矽元件tensile-cap layer了解其Ion/Ioff 
ratio約提高了34%的驅動電流和其傳輸參
數結果 (圖 13到圖 16)。為了研究單軸
(uniaxial)與雙軸應力(biaxial-stress)的不同
效應，準備了另一組 nMOSFET 包含
bulk-Si 與biaxial strained-Si/SiGe 元件，
如圖17所示。相同地，於圖18、19表示出
其元件的Ion/Ioff及傳輸參數的特性結果。整
理這兩組數據做對照，由圖20顯示：因
uniaxial-strained 元件對於biaxial 元件有
較大的Bsat 和Vinj 的增強效果，故前者有
較大的電流特性增益，尤其在Vinj 上，
uniaxial-strained 有極大的增強效果。這表
示對nMOSFET 施加單軸應力對於電流提
升有相當大的助益。之後，pMOSFET探討
矽 鍺 通 道 (SiGe-channel)對傳輸參數
的 影 響 ， 包 括 bulk-Si 、 biaxial 
strained-Si/SiGe 和 加 入 strained-cap 之
SiGe-channel，如圖21 所示，並在圖22 表
示其電流增強效果。特別要提的是，元件
(c)的結構為矽鍺通道(SiGe-channel)加上
接觸孔蝕刻停止層(CESL)。結果顯示：
biaxial strained-Si/SiGe 元件較bulk-Si 元
件增強了5%的電流，而 strained-cap 之
SiGe-channel元件則大幅增加了22%的電
流。圖23和圖24表示傳輸參數求得結果與
電流增強與其函數關係圖形，結果顯示：
同時有SiGe 與CESL 的元件(c)在Bsat 和
Vinj 上均有增加，此結果與之前報告的有
SiGe S/D 之單軸應力元件與有CESL 之
單軸應力元件結果有若干不同[13-14]。經
由這些驗證過程，同時使用雙軸應力與
  page 6 
五、參考文獻 
[1] K. Ota et al., in Tech. Dig. IEDM, pp. 27-30, 
2002. 
[2] K. Ota et al., in Symposium on VLSI Tech., pp. 
138-139, 2005. 
[3] T. Ghani et al., in Tech. Dig. IEDM, pp. 978-979, 
2003. 
[4] K. Rim et al., in Symposium on VLSI Tech., pp. 
59-60, 2001. 
[5] K. Rim et al., in Symposium on VLSI Tech., pp. 
98-99, 2002. 
[6] T. Mizuno et al., in Symposium on VLSI Tech., 
pp. 106-107, 2002. 
[7] T. Mizuno et al., in IEDM Tech. Digest, p. 31-34, 
2002. 
[5] J. R. Hwang et al., in Symposium on VLSI Tech., 
pp. 90-91, 2004. 
[8] M. Yang et al., in Tech. Dig. IEDM, pp. 453-456, 
2003. 
[9] S. S. Chung et al., in Tech. Dig. IEDM, pp. 
567-570, 2005. 
[10] S. S. Chung et al., in Symposium on VLSI 
Technology, pp. 86-87, 2005. 
[11] M. Lundstrom, IEEE EDL, p. 361, 1997. 
[12] M. J. Chen et al., IEEE Trans. on Electron 
Devices, Vol. ED-51, p. 1409, 2004. 
[13] H. N. Lin et al., in Symposium on VLSI 
Technology, p. 174, 2005. 
[14] H. N. Lin et al., in Tech. Dig. IEDM, p. 147, 
2005. 
[15] Y. J. Tsai et al., Proc. of VLSI-TSA, pp. 33-34, 
2007.  
[16] Y. J. Tsai et al., Silicon Nanoelectronics 
Workshop, pp. 19-20, 2007.  
[17] S. S. Chung et al., Extended Abs. SSDM, 
pp.40-41, 2007.  
[18] (Invited) S. S. Chung et al., “Roadmaps on the 
Ballistic Transport in Strain Engineered 
Nanoscale CMOS Devices,” in IEEE EDSSC, 
pp. 23-26, 2007.  
[19] E.R. Hsieh et al., VLSI-TSA, April 21-23, 2008. 
[20] S. S. Chung et al., in Symposium on VLSI 
Technology, pp. 158-159, 2009.  
[21] (invited) S. S. Chung et al., Proceedings of 
9thICSICT, session A3.1, 2008.  
[22] E. R. Hsieh et al., in Tech. Dig. IEDM, p. 779, 
2009.  
[23] (invited) S. S. Chung et al., in Tech. Dig. IEDM, 
p. 435, 2008.  
[24] E. R. Hsieh, Applied Physics Lett., 96, 093501, 
2010. 
 
75 90 105 120
0.21
0.24
0.27
0.30
75 90 105 120
3
4
5
6
V
in
jx
1
0
6
(c
m
/s
)
PMOSFET
SiGe+CESL
 SiGe
 Control Si
R
e
fl
e
c
ti
o
n
  
C
o
e
ff
ic
ir
n
t,
 r
c
SiGe+CESL
 SiGe
 Control Si
PMOSFET
Channel Length, L
G
(nm)
100 110 120
0.2
0.3
0.4
0.5
0.6
75 90 105 120
0
2
4
6
 Uniaxial Tensile-cap
 Control-Si
      
NMOSFET
V
in
j 
!
"
#
$
(c
m
/s
)
Uniaxial Tensile-cap
 Control-Si
      
NMOSFET
Channel Length, L
G
(nm)
R
e
fl
e
c
ti
o
n
  
C
o
e
ff
ic
ie
n
t,
 r
c
100 110 120
0.1
0.2
0.3
0.4
0.5
100 110 120
0.5
1.0
1.5
2.0
2.5
3.0
V
IN
jx
1
0
7
 (
c
m
/s
)
NMOSFET
 Biaxial Straind-Si
 Control-Si
      
Channel Length, LG(nm)
NMOSFET
 Biaxial Straind-Si/SiGe
 Control-Si
      
R
e
fl
e
c
ti
o
n
  
C
o
e
ff
ic
ir
n
t,
 r
c
100 110 120
0.2
0.4
0.6
0.8
Channel Length, L
G
(nm)
NMOSFET
B
a
ll
is
ti
c
 E
ff
ic
ie
n
c
y
, 
B
s
a
t
 Uniaxial Tensile-cap
 Control-Si
      
S D
Gate
cr
" cr 
#l
Bk T
11
 Ԝ߄ޑϦԄࢬำკҔٰ،ۓ೯ၰηၩޑቸၰ໺
ᒡޑٿঁЬाޑ߯ኧ%ၩηΕ৔߯ኧ%Vinj% کၩη
ቸၰ໺ᒡ߯ኧ% BsatΖ
Ԝ΋ཷۺკ৖Ңၩη໺ᒡޑᐒڋ%
კύrcࣁ&'()*('++,-./0 (1,22.(.,/+3 kBT
ࢂ೯ၰૈምଯࡋճҔrcёа،ۓၩ
ηޑΕ৔ೲࡋ%./4,(+.1/ 5,61(.+7% 
Vinj Ζ
8 " # # 9 :; " " # <8 " " # 9 :; " " # <4
8 " " " 9 :; " " = <8 " " # 9 :; " # # <3
8 " " # 9 :; " # # <8 " " " 9 :; " " = <2
8 " " # 9 :; " " # <8 " # # 9 :; " " # <1
> - . , / + ' + .1 /
8 ? @ & * + - ' + , 9 :; ( A ' / / , 6<
> - ., / +' + . 1 /
8 ? @ & * + - ' + , 9 :; ( A ' / / , 6<
P M O S F E TN M O S F E T
B 1 C
D . 0 A
E
1
&
.6
.+
7
კ"2 షӝ୷ТᆶڼԯFE>?ϡҹמೌᆶႝηᎂ౽
౗8G1&.6.+79ϐᜢ߯Ƕಃ΋ಔࣁനӳޑG1&.6.+7ᆶ
H1/ϐቚமਏ݀Ƕ
კ"3 όӕϡҹϐওय़კ 8'9 &@6)I?. J,5.(, 8&9 ?. 
(A'//,6 ;""#< C.+A +,/*.6,I('K 6'7,-3 
L'+,
Tensile Capping-Layer
L'+,
 
Si <110>/(100) Si <110>/(100)
DDS S
(a) (b)
500 1000 1500
1E-8
1E-7
1E-6
I o
ff
(A
/u
m
)
Ion(uA/um)
+34%
Uniaxial  w/
Tensile-capping 
layer
Control Si
 NMOSFET
კ"4 /E>?MNOϐIon-Ioffႝࢬ੝܄ϐКၨǶ
่݀ᡉҢO,/*.6,I('KၨF1/+-16I?.ϡҹԖ
PQRޑගϲਏ݀Ƕ
კ"5 ࿶җჴᡍ่݀ीᆉԶளϐrcᆶVinjǶ
S/.'!.'6 *+-'./,J ϐVinjჹܭ(1/+-16 J,5.(,Ԗၨ
εޑගϲ
600 800 1000 1200 1400
1E-8
1E-7
1E-6
I o
ff
 (
A
/u
m
)
I
on 
(uA/um)
+30%
Biaxial Strained-
Si/SiGe
Control Si
L'+,
?. ?@&*+-'+,
? T
Si channel
8'9                           8&9
15 20 25 30 35
0
40
80
4 6 8 10 12 14
20
30
40
50
60
70
E
n
h
a
n
c
e
m
e
n
t 
%
NMOSFET
Biaxial Strained-Si/SiGe 
ompared to Control Si
   B
sat
 enhancement  %
  Vinj enhancement  %
Uniaxial Tensile-cap 
compared to Control Si
NMOSFET
Bsat Enhancement % 
Vinj Enhancement %
E
n
h
a
n
c
e
m
e
n
t 
%
I
D
 Enhancement, !I
D
/I
D
(%)
L'+,
p+
SiGe<110>Cannel
Si (110) Substrate
p+
NK. ?. B'7,-
L'+,
p+
Si<110>/(110)Cannel
p+
L'+,
p+
Compressive-Capping-Layer
SiGe<110>Cannel
Si (110) Substrate
p+
NK. ?. B'7,-
8'9                      8&9                    8F9
400 600 800 1000
1E-8
1E-7
1E-6
Si(100)
I o
ff
(A
/u
m
)
I
on
(uA/um)
+22%
SiGe+CESL(110)
SiGe(110)Si(110)
+5%
+48%
pMOSFET
6 9 12 15 18
0
5
10
15
20
20 24 28
0
20
40
60
E
n
h
a
n
c
e
m
e
n
t 
%
 Bsat enhancenent
 Vinj enhancement
PMOSFET
SiGe+CESL 
Comprared to control Si
PMOSFET
SiGe-Channel
Comprared to control Si
 Bsat enhancenent
 Vinj enhancement
E
n
h
a
n
c
e
m
e
n
t 
%
I
D
 Enhancement, !I
D
/I
D
(%)
10 100 1000
0.0
0.1
0.2
0.3
0.4
0.5
0.6
This work for NMOS
[Uniaxial Tensile Strained-Si]
This work for NMOS
[Biaxial Tensile Strained-Si]
MIT Tech B [EDL 01]
r C
Channel Length, L
G
(nm)
Chen [IEDM 02]
IBM [IEDM 98]
MIT Tech A [IEEE EDL 01]
Bel Lab [IEDM 99]
This work for PMOS
[Biaxial+CESL COMP Strained-Si]
Lin [IEDM 06; PMOS]
Lin [EDL 05;PMOS]
კ19 ࿶җჴᡍ่݀ीᆉԶளϐrcᆶVinjǶٿঁ
ୖኧჹܭU.'!.'6 *+-'./,J ֡Ԗၨεޑගϲ
კ"6 ࿶җჴᡍ่݀ीᆉԶளϐBsatǶS/.'!.'6
+,/*.6, ('K ϐBsatჹܭ(1/+-16 J,5.(,Ԗ࣬྽ε
ޑගϲǶ
კ"7 8'9 U@6)I?. ᆶ8&9 U.'!.'6 *+-'./I?.:?.L,
/E>?MNOϐওय़კǶ
კ"8  /E>?MNOϐIon-Ioff੝܄ǶU.'!.'6I*+-'./
ၨ(1/+-16I?.ϡҹԖP#Rޑቚமਏ݀Ζ
კ=0  /E>?MNOӧόӕ೯ၰߏࡋਔϐBsat ᆶ Vinjࣁ
ႝࢬቚமϐڄኧǶ Vinjࣁ،ۓIonελϐᜢᗖୖኧǶ
კ=1  8'9 U@6)I?. 8&9 U.'!.'6 *+-'./,JI?.:?.L,% ک8(9 
?.L, (A'//,6 ᆶ *+-'./,JI?. ('K ϐ/E>?MNOওय़კǶ
კ=2  ߻ॊკ""ύኧᅿόӕޑKE>?MNOϡҹ
ϐIon-Ioff੝܄Ƕ
კ=3  ࿶җჴᡍ่݀ीᆉԶளϐrcᆶVinjǶ
U.'!.'6  *+-'./,JჹܭrcԖׯ๓ǴԶ@/.'!.'6 *+-'./ 
٬rcᡂৡǶќѦǴٿޣ֡ё٬VinjቚமǶ
კ=4  /E>?MNOӧόӕ೯ၰߏࡋਔϐBsatᆶ Vinj
ࣁႝࢬቚமϐڄኧǶჹܭ?.L,VFN?BǴVinjࣁ
ख़ाޑ،ۓӢનǴԶ?.L, (A'//,6߾ցǶ
კ=5  όӕϡҹ่ᄬჹܭVinjᆶBsatޑਏ݀ᄔाǶ
ԶKE>?MNOύǴӃ߻ޑൔᏤ่݀ᡉҢBsatᡂৡ
ਏ݀ǴԶҁीჄύϐϡҹԖׯ๓ਏ݀Ƕ
კ=6 Ҟ߻ൔᏤၸޑᆶҁीჄޑϡҹϸ৔߯ኧᆶځ
೯ၰߏࡋϐמೌᙔკǶ?+-'./ϡҹԖၨӳޑਏૈǶ
% %8 9D sat inj eff sat G T satI W V C B V V" # # # #  
#
#
"
"
cr
l
$
"
%
"
"
c
sat
c
r
B
r
 
"
%
%
%8 9
D sat
inj
eff sat G T sat
I
V
W C B V V
"
# # #  
% =W% 8XT sat mvT lin VD
V V DIBL""  
% %X "D sat G T sat DI V V V V " "
% " % =
" = =8 9
D sat D sa t
D sa t
I I
T T I
&
 
"
 #
% " % =
" =
T sa t T sa tV V
T T
'
 
"
 
#
#
%
Q
=
# 3W Y Z
8 9G T s a t
l
T
V V
$
'
&
"  
 % #
 
出席國際會議報告 
 1
（會議之二）會議日期：12 月 7 日至 10 日 
(中文) 2009IEEE 國際電子元件會議 
(英文) 2009 IEEE (IEDM) : International Electron Devices Meeting 
 
（一） 參加會議經過 
 
參加會議之二為 International Electron Devices Meeting（簡稱 IEDM），由 IEEE 
Electron Device Society 主辦。每年輪流於美國東岸與西岸舉行，本年度年會於東岸
巴爾的摩(Baltimore) Hilton 舉行，為期三天（12 月 7 日至 9 日）。本會議為半導體領
域最權威的國際學術性會議，多年來對於半導體技術水準的提昇及工業界的應用
性，具有標竿作用。此次與會者來自相當多個國家的學術與工程研究人員，包含世
界各知名大學及國際知名廠商等在半導體領域的教授、研究人員等。本次會議參加
人數達 1,200 人以上，參加短期課程 short course 409 人。此次我國學術界、工業界
的參加者都較去年略有增加，此次學校參加者，教授有台大 1 位，清大 2 位、交大
3 位，工研院 4 位，台積電 20 多位，旺宏 12 位，聯電 1 位等（以往景氣時，工業
界人士參加者多達百人以上，今年也差不多），約百位以下。人數多寡依次為：美國、
日本、歐洲、台灣（及留美華人）、大陸(留美華人）、韓國。 
 
 由於本會議論文評審相當嚴謹，首重創意(innovation)、影響性(impact)及完整性
(completeness)，歷年來台灣投稿上的比率都很低（小於 10%），此次會議共發表 200
篇論文，台灣的論文，交大 4 篇、清大 2 篇、NDL2 篇、工研院 1 篇、業界 8 篇。. 
 
 筆者於十二月 6 日結束 EDS AdCom 理監事會議，正好銜接此一重要會議。
本人參與活動有：發表一篇論文、參加一項 IEEE VLSI Technology 學術論文會議。 
 
 大會於 7 日上午九時開幕式，由 chairman 及 technical program chairman 分別
就大會現況做簡報。並進行各項 IEEE元件學會頒發獎項，其中包括Best student paper 
award、Chapter of the Year Award、Editor Service Award、Paul Rappaport Award、George 
Smith Award、Education award、J. J. Ebers Award、Fellow Recognition award 等。頒
獎結束，隨即進行三場的 plenary talk。 
 
12 月 7 日晚上參與 IEEE VLSI Technology 學術論文會議，討論該會 2010 年的會議
籌備、short course 安排、會議領域的方向規畫等。另外，會議後本人將寫 email 通
知台灣各大學的研究者加強投稿。 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/11/16
國科會補助計畫
計畫名稱: 混合基片奈米CMOS元件技術中各種應力效應對傳輸特性及可靠性影響的研究
計畫主持人: 莊紹勳
計畫編號: 96-2628-E-009-168-MY3 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
