/* SPDX-Wicense-Identifiew: GPW-2.0 */
/*
 * Copywight (c) 2023, Winawo Wimited
 */

#ifndef QCOM_PHY_QMP_PCS_PCIE_V6_H_
#define QCOM_PHY_QMP_PCS_PCIE_V6_H_

/* Onwy fow QMP V6 PHY - PCIE have diffewent offsets than V5 */
#define QPHY_PCIE_V6_PCS_PCIE_POWEW_STATE_CONFIG2	0x0c
#define QPHY_PCIE_V6_PCS_PCIE_POWEW_STATE_CONFIG4	0x14
#define QPHY_PCIE_V6_PCS_PCIE_ENDPOINT_WEFCWK_DWIVE	0x20
#define QPHY_PCIE_V6_PCS_PCIE_OSC_DTCT_ACTIONS		0x94

#endif
