tms_version 5 [Tool:	VERILOG-XL	08.20.001-p]
verilog_options 

 -1 /h/nkurin0a/XOR_Static.run1/testfixture.template 
-2 2 1 21 96 0 1 525 1 9 363 11 1 522 12 2 47 15 1 363 17 1 522 18 2 
-2 4 23 13 305 0 6 364 7 4 59 11 1 
-2 7 38 9 308 0 4 364 6 1 59 7 1 
-2 9 48 15 318 0 3 364 5 1 44 6 1 364 8 1 44 9 1 364 11 2 59 13 1 
-2 13 66 30 364 0 10 364 11 3 40 14 1 364 15 1 44 16 1 364 18 1 44 19 1 364 21 1 44 22 1 364 24 2 41 26 1 59 27 1 
-2 16 99 15 96 0 1 550 1 5 364 7 7 
-2 19 195 33 96 2 1 553 3 7 366 11 21
 -7 testfixture.verilog 
-2 8 107 8 297 0 7 
-2 9 115 7 270 0 5 
-2 11 123 13 364 3 1 61 5 1 363 7 1 362 8 2 363 10 1 59 11 1 
-2 12 136 13 364 3 1 61 5 1 363 7 1 362 8 2 363 10 1 59 11 1 
-2 13 149 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 15 164 17 35 3 1 363 4 2 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 16 181 13 364 3 1 61 5 1 363 7 1 362 8 2 363 10 1 59 11 1 
-2 17 194 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 19 209 17 35 3 1 363 4 2 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 20 226 13 364 3 1 61 5 1 363 7 1 362 8 2 363 10 1 59 11 1 
-2 21 239 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 24 255 17 35 3 1 363 4 2 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 25 272 13 364 3 1 61 5 1 363 7 1 362 8 2 363 10 1 59 11 1 
-2 26 285 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 28 300 17 35 3 1 363 4 2 364 7 1 61 9 1 363 11 1 362 12 2 363 14 1 59 15 1 
-2 29 317 13 364 3 1 61 5 1 363 7 1 362 8 2 363 10 1 59 11 1 
-2 30 330 14 364 3 2 61 6 1 363 8 1 362 9 2 363 11 1 59 12 1 
-2 31 344 16 35 3 1 363 4 2 365 7 7 59 14 1 
-2 33 361 5 280 0 3
 -8  
-2 20 228 7 96 0 1 552 1 5 
-2 22 236 16 96 0 1 550 1 5 364 7 8 
-2 28 367 17 96 0 1 550 1 5 364 7 9 
-2 33 501 11 283 0 9
 -1 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nand2/functional/verilog.v 
-2 3 45 24 305 0 6 364 7 5 40 13 1 364 14 1 44 15 1 364 17 1 44 18 1 364 20 1 41 21 1 59 22 1 
-2 4 69 14 310 4 6 364 11 1 59 12 1 
-2 5 83 13 299 4 5 364 10 1 59 11 1 
-2 6 96 13 299 4 5 364 10 1 59 11 1 
-2 8 110 18 295 0 4 40 5 1 364 7 1 44 8 1 364 10 1 44 11 1 364 13 1 41 15 1 59 16 1 
-2 10 129 10 283 0 9
 -1 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/inv/functional/verilog.v 
-2 3 43 19 305 0 6 364 7 3 40 11 1 364 12 1 44 13 1 364 15 1 41 16 1 59 17 1 
-2 4 62 14 310 4 6 364 11 1 59 12 1 
-2 5 76 13 299 4 5 364 10 1 59 11 1 
-2 7 90 12 295 0 3 40 4 1 364 5 1 44 6 1 364 8 1 41 9 1 59 10 1 
-2 9 103 10 283 0 9
 -1 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nor2/functional/verilog.v 
-2 3 44 23 305 0 6 364 7 4 40 12 1 364 13 1 44 14 1 364 16 1 44 17 1 364 19 1 41 20 1 59 21 1 
-2 4 67 14 310 4 6 364 11 1 59 12 1 
-2 5 81 13 299 4 5 364 10 1 59 11 1 
-2 6 94 13 299 4 5 364 10 1 59 11 1 
-2 8 108 15 295 0 3 40 4 1 364 5 1 44 6 1 364 8 1 44 9 1 364 11 1 41 12 1 59 13 1 
-2 10 124 10 283 0 9
 -1 /h/nkurin0a/public_html/EE103/Adder/XOR_Static/functional/verilog.v 
-2 3 54 20 96 0 1 525 1 9 363 11 1 522 12 2 47 14 1 363 15 2 523 17 2 
-2 5 75 35 305 0 6 364 7 10 40 18 1 364 20 1 44 21 1 364 23 1 44 24 1 364 26 1 44 27 1 364 29 2 41 32 1 59 33 1 
-2 7 111 12 310 2 6 364 9 1 59 10 1 
-2 8 123 12 299 2 5 364 8 2 59 10 1 
-2 9 135 11 299 2 5 364 8 1 59 9 1 
-2 10 146 11 299 2 5 364 8 1 59 9 1 
-2 11 157 11 308 2 4 364 7 2 59 9 1 
-2 12 168 12 308 2 4 364 7 1 44 8 1 364 9 1 59 10 1 
-2 14 181 31 295 2 3 35 6 1 40 7 1 367 8 5 44 13 1 367 14 5 41 19 1 364 21 2 40 23 1 364 24 2 44 26 1 364 27 1 41 28 1 59 29 1 
-2 15 212 23 295 2 3 35 6 1 40 7 1 363 8 1 41 9 1 364 11 2 40 13 1 364 14 1 44 15 1 364 16 1 44 17 1 364 18 2 41 20 1 59 21 1 
-2 16 235 23 295 2 3 35 6 1 40 7 1 363 8 1 41 9 1 364 11 2 40 13 1 364 14 1 44 15 1 364 16 2 44 18 1 364 19 1 41 20 1 59 21 1 
-2 17 258 14 295 2 2 40 5 1 364 6 1 44 7 1 364 8 1 44 9 1 364 10 1 41 11 1 59 12 1 
-2 19 273 10 283 0 9
 -1 ihnl/cds0/netlist 
-2 4 141 22 96 0 1 525 1 9 363 11 1 522 12 2 47 15 1 363 17 1 522 18 2 
-2 6 164 24 305 0 6 364 7 3 40 11 1 364 13 1 44 14 1 364 16 1 44 17 1 364 19 1 41 21 1 59 22 1 
-2 7 188 11 310 0 6 364 8 1 59 9 1 
-2 9 200 13 299 0 5 364 7 1 44 8 1 364 10 1 59 11 1 
-2 12 215 9 257 0 7 
-2 13 224 51 353 4 9 364 14 11 61 27 1 366 29 20 59 49 1 
-2 14 275 36 353 4 9 364 14 12 61 27 1 366 29 5 59 34 1 
-2 15 311 42 353 4 9 364 14 12 61 27 1 366 29 11 59 40 1 
-2 16 353 11 258 0 10 
-2 18 365 23 364 0 4 364 5 2 40 8 1 364 10 4 44 14 1 364 16 1 44 17 1 364 19 1 41 20 1 59 21 1 
-2 19 388 19 364 0 3 364 4 2 40 7 1 364 9 1 44 10 1 364 12 4 41 16 1 59 17 1 
-2 21 408 10 283 0 9
 -1 ihnl/cds1/netlist 
-2 4 142 22 96 0 1 525 1 9 363 11 1 522 12 2 47 15 1 363 17 1 522 18 2 
-2 6 165 25 305 0 6 364 7 4 40 12 1 364 14 1 44 15 1 364 17 1 44 18 1 364 20 1 41 22 1 59 23 1 
-2 7 190 11 310 0 6 364 8 1 59 9 1 
-2 9 202 13 299 0 5 364 7 1 44 8 1 364 10 1 59 11 1 
-2 12 217 9 257 0 7 
-2 13 226 51 353 4 9 364 14 11 61 27 1 366 29 20 59 49 1 
-2 14 277 37 353 4 9 364 14 12 61 27 1 366 29 6 59 35 1 
-2 15 314 42 353 4 9 364 14 12 61 27 1 366 29 11 59 40 1 
-2 16 356 11 258 0 10 
-2 18 368 24 364 0 5 364 6 2 40 9 1 364 11 4 44 15 1 364 17 1 44 18 1 364 20 1 41 21 1 59 22 1 
-2 19 392 19 364 0 3 364 4 2 40 7 1 364 9 1 44 10 1 364 12 4 41 16 1 59 17 1 
-2 21 412 10 283 0 9
 -3
test test 0 0 0 0 0 /h/nkurin0a/XOR_Static.run1/testfixture.template
test.top XOR_Static 0 0 0 0 0 /h/nkurin0a/public_html/EE103/Adder/XOR_Static/functional/verilog.v
or2 or2 NCSU_Digital_Parts or2 schematic 0 0 ihnl/cds0/netlist
or2.I1 nor2 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nor2/functional/verilog.v
or2.I0 inv 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/inv/functional/verilog.v
and2 and2 NCSU_Digital_Parts and2 schematic 0 0 ihnl/cds1/netlist
and2.I1 nand2 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/nand2/functional/verilog.v
and2.I0 inv 0 0 0 0 0 /usr/cots/cadence/6.x/local/ncsu-cdk-1.6.0.beta/lib/NCSU_Digital_Parts/inv/functional/verilog.v
 -4 -4
-5 -5
-6 test
Y 22
B_ 33
top 95
A 33
B 33
-6 nand2
Y 20
Y 22
A 19
A 22
B 19
B 22
-6 inv
Y 20
Y 22
A 19
A 22
-6 nor2
Y 20
Y 22
A 19
A 22
B 19
B 22
-6 XOR_Static
Y 20
Y 22
B_ 19
B_ 22
n1 53
a2 46
a1 46
A 19
A 22
B 19
B 22
L 22
R 22
A_ 22
-6 or2
Y 20
Y 22
CDS_LIBNAME 39
I1 95
I0 95
A 19
A 22
B 19
B 22
CDS_CELLNAME 39
net9 22
CDS_VIEWNAME 39
-6 and2
Y 20
Y 22
CDS_LIBNAME 39
I1 95
I0 95
A 19
A 22
B 19
B 22
CDS_CELLNAME 39
net9 22
CDS_VIEWNAME 39
