TimeQuest Timing Analyzer report for Datapath
Wed Nov 20 16:07:02 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Slow Model Minimum Pulse Width: 'Controle:Control|currentState.S0'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clock'
 27. Fast Model Hold: 'clock'
 28. Fast Model Minimum Pulse Width: 'clock'
 29. Fast Model Minimum Pulse Width: 'Controle:Control|currentState.S0'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Progagation Delay
 42. Minimum Progagation Delay
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Datapath                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; clock                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                            ;
; Controle:Control|currentState.S0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Controle:Control|currentState.S0 } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 135.5 MHz ; 135.5 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -6.380 ; -194.454      ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -0.540 ; -4.297        ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clock                            ; -1.380 ; -139.380      ;
; Controle:Control|currentState.S0 ; 0.500  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                           ;
+--------+--------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                   ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+
; -6.380 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[29] ; clock                            ; clock       ; 1.000        ; -0.015     ; 7.401      ;
; -6.322 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[0]  ; clock                            ; clock       ; 1.000        ; 0.008      ; 7.366      ;
; -6.319 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[31] ; clock                            ; clock       ; 1.000        ; 0.008      ; 7.363      ;
; -6.281 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[29] ; clock                            ; clock       ; 1.000        ; -0.015     ; 7.302      ;
; -6.266 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[28] ; clock                            ; clock       ; 1.000        ; 0.003      ; 7.305      ;
; -6.263 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[27] ; clock                            ; clock       ; 1.000        ; -0.013     ; 7.286      ;
; -6.253 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[30] ; clock                            ; clock       ; 1.000        ; 0.003      ; 7.292      ;
; -6.223 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[0]  ; clock                            ; clock       ; 1.000        ; 0.008      ; 7.267      ;
; -6.220 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[31] ; clock                            ; clock       ; 1.000        ; 0.008      ; 7.264      ;
; -6.167 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[28] ; clock                            ; clock       ; 1.000        ; 0.003      ; 7.206      ;
; -6.164 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[27] ; clock                            ; clock       ; 1.000        ; -0.013     ; 7.187      ;
; -6.157 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[29] ; clock                            ; clock       ; 1.000        ; -0.015     ; 7.178      ;
; -6.154 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[30] ; clock                            ; clock       ; 1.000        ; 0.003      ; 7.193      ;
; -6.105 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[25] ; clock                            ; clock       ; 1.000        ; -0.013     ; 7.128      ;
; -6.104 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[22] ; clock                            ; clock       ; 1.000        ; -0.023     ; 7.117      ;
; -6.099 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[0]  ; clock                            ; clock       ; 1.000        ; 0.008      ; 7.143      ;
; -6.096 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[31] ; clock                            ; clock       ; 1.000        ; 0.008      ; 7.140      ;
; -6.051 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[20] ; clock                            ; clock       ; 1.000        ; 0.006      ; 7.093      ;
; -6.043 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[28] ; clock                            ; clock       ; 1.000        ; 0.003      ; 7.082      ;
; -6.040 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[27] ; clock                            ; clock       ; 1.000        ; -0.013     ; 7.063      ;
; -6.030 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[30] ; clock                            ; clock       ; 1.000        ; 0.003      ; 7.069      ;
; -6.006 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[25] ; clock                            ; clock       ; 1.000        ; -0.013     ; 7.029      ;
; -6.005 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[22] ; clock                            ; clock       ; 1.000        ; -0.023     ; 7.018      ;
; -5.978 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.723     ; 6.291      ;
; -5.962 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.724     ; 6.274      ;
; -5.958 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[26] ; clock                            ; clock       ; 1.000        ; 0.003      ; 6.997      ;
; -5.953 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.700     ; 6.289      ;
; -5.952 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[20] ; clock                            ; clock       ; 1.000        ; 0.006      ; 6.994      ;
; -5.950 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.700     ; 6.286      ;
; -5.949 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.721     ; 6.264      ;
; -5.937 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.701     ; 6.272      ;
; -5.934 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.851     ; 6.119      ;
; -5.934 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.701     ; 6.269      ;
; -5.930 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.689     ; 6.277      ;
; -5.926 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[18] ; clock                            ; clock       ; 1.000        ; -0.024     ; 6.938      ;
; -5.924 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.698     ; 6.262      ;
; -5.921 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.698     ; 6.259      ;
; -5.918 ; regInstrucao:RegIns|addr_Output5[8]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.724     ; 6.230      ;
; -5.893 ; regInstrucao:RegIns|addr_Output5[8]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.701     ; 6.228      ;
; -5.890 ; regInstrucao:RegIns|addr_Output5[8]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.701     ; 6.225      ;
; -5.882 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[25] ; clock                            ; clock       ; 1.000        ; -0.013     ; 6.905      ;
; -5.881 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[22] ; clock                            ; clock       ; 1.000        ; -0.023     ; 6.894      ;
; -5.876 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.828     ; 6.084      ;
; -5.873 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.828     ; 6.081      ;
; -5.872 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.666     ; 6.242      ;
; -5.869 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.666     ; 6.239      ;
; -5.859 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[26] ; clock                            ; clock       ; 1.000        ; 0.003      ; 6.898      ;
; -5.828 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[20] ; clock                            ; clock       ; 1.000        ; 0.006      ; 6.870      ;
; -5.827 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[24] ; clock                            ; clock       ; 1.000        ; 0.003      ; 6.866      ;
; -5.827 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[18] ; clock                            ; clock       ; 1.000        ; -0.024     ; 6.839      ;
; -5.820 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.833     ; 6.023      ;
; -5.817 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.849     ; 6.004      ;
; -5.816 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.671     ; 6.181      ;
; -5.814 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.723     ; 6.127      ;
; -5.813 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.687     ; 6.162      ;
; -5.807 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.833     ; 6.010      ;
; -5.803 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.671     ; 6.168      ;
; -5.789 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.700     ; 6.125      ;
; -5.786 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.700     ; 6.122      ;
; -5.782 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.851     ; 5.967      ;
; -5.781 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[16] ; clock                            ; clock       ; 1.000        ; 0.006      ; 6.823      ;
; -5.780 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.705     ; 6.111      ;
; -5.766 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.706     ; 6.096      ;
; -5.764 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.706     ; 6.094      ;
; -5.763 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.722     ; 6.077      ;
; -5.751 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.703     ; 6.084      ;
; -5.749 ; regInstrucao:RegIns|addr_Output5[11] ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.853     ; 5.932      ;
; -5.741 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.705     ; 6.072      ;
; -5.739 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.721     ; 6.054      ;
; -5.738 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.721     ; 6.053      ;
; -5.735 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[26] ; clock                            ; clock       ; 1.000        ; 0.003      ; 6.774      ;
; -5.728 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[24] ; clock                            ; clock       ; 1.000        ; 0.003      ; 6.767      ;
; -5.725 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[22] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.731     ; 6.030      ;
; -5.724 ; regInstrucao:RegIns|addr_Output5[11] ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.830     ; 5.930      ;
; -5.724 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.828     ; 5.932      ;
; -5.723 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.722     ; 6.037      ;
; -5.721 ; regInstrucao:RegIns|addr_Output5[11] ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.830     ; 5.927      ;
; -5.721 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.828     ; 5.929      ;
; -5.720 ; regInstrucao:RegIns|addr_Output5[8]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.706     ; 6.050      ;
; -5.712 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.703     ; 6.045      ;
; -5.710 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.719     ; 6.027      ;
; -5.709 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.719     ; 6.026      ;
; -5.709 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[22] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.732     ; 6.013      ;
; -5.703 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[23] ; clock                            ; clock       ; 1.000        ; 0.029      ; 6.768      ;
; -5.703 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[18] ; clock                            ; clock       ; 1.000        ; -0.024     ; 6.715      ;
; -5.696 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[22] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.729     ; 6.003      ;
; -5.694 ; regInstrucao:RegIns|addr_Output5[8]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.706     ; 6.024      ;
; -5.691 ; regInstrucao:RegIns|addr_Output5[8]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.722     ; 6.005      ;
; -5.682 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[16] ; clock                            ; clock       ; 1.000        ; 0.006      ; 6.724      ;
; -5.679 ; regInstrucao:RegIns|addr_Output5[8]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.722     ; 5.993      ;
; -5.668 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.833     ; 5.871      ;
; -5.667 ; regInstrucao:RegIns|addr_Output5[7]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.854     ; 5.849      ;
; -5.665 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.849     ; 5.852      ;
; -5.665 ; regInstrucao:RegIns|addr_Output5[8]  ; bitsReg:RegULASaida|q[22] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.732     ; 5.969      ;
; -5.659 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.849     ; 5.846      ;
; -5.658 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[22] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.859     ; 5.835      ;
; -5.655 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.833     ; 5.858      ;
; -5.655 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.687     ; 6.004      ;
; -5.654 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[22] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.697     ; 5.993      ;
; -5.651 ; regInstrucao:RegIns|addr_Output5[10] ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.703     ; 5.984      ;
+--------+--------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                  ;
+--------+-------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.540 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.639      ; 2.615      ;
; -0.538 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.639      ; 2.617      ;
; -0.431 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.629      ; 2.714      ;
; -0.405 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[13]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.628      ; 2.739      ;
; -0.405 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[18]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.628      ; 2.739      ;
; -0.396 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.639      ; 2.759      ;
; -0.380 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.639      ; 2.775      ;
; -0.377 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[27]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.639      ; 2.778      ;
; -0.297 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.637      ; 2.856      ;
; -0.295 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[5]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.637      ; 2.858      ;
; -0.119 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.637      ; 3.034      ;
; -0.114 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.674      ; 3.076      ;
; -0.040 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.639      ; 2.615      ;
; -0.038 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.639      ; 2.617      ;
; 0.049  ; Controle:Control|currentState.S0    ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.644      ; 3.209      ;
; 0.049  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.658      ; 3.223      ;
; 0.056  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.658      ; 3.230      ;
; 0.056  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[20]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.658      ; 3.230      ;
; 0.060  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.674      ; 3.250      ;
; 0.061  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[7]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.674      ; 3.251      ;
; 0.069  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.629      ; 2.714      ;
; 0.095  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[13]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.628      ; 2.739      ;
; 0.095  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[18]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.628      ; 2.739      ;
; 0.104  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.639      ; 2.759      ;
; 0.114  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[21]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.681      ; 3.311      ;
; 0.118  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.681      ; 3.315      ;
; 0.120  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.639      ; 2.775      ;
; 0.123  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[27]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.639      ; 2.778      ;
; 0.127  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.652      ; 3.295      ;
; 0.127  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[19]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.652      ; 3.295      ;
; 0.170  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.657      ; 3.343      ;
; 0.170  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.657      ; 3.343      ;
; 0.203  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.637      ; 2.856      ;
; 0.205  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[5]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.637      ; 2.858      ;
; 0.228  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.658      ; 3.402      ;
; 0.234  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.658      ; 3.408      ;
; 0.258  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.645      ; 3.419      ;
; 0.355  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[26]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.655      ; 3.526      ;
; 0.356  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[24]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.655      ; 3.527      ;
; 0.381  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.637      ; 3.034      ;
; 0.386  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.674      ; 3.076      ;
; 0.391  ; Controle:Control|currentState.S2    ; Controle:Control|currentState.S2 ; clock                            ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.549  ; Controle:Control|currentState.S0    ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.644      ; 3.209      ;
; 0.549  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.658      ; 3.223      ;
; 0.556  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.658      ; 3.230      ;
; 0.556  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[20]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.658      ; 3.230      ;
; 0.560  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.674      ; 3.250      ;
; 0.561  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[7]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.674      ; 3.251      ;
; 0.614  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[21]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.681      ; 3.311      ;
; 0.618  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.681      ; 3.315      ;
; 0.627  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.652      ; 3.295      ;
; 0.627  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[19]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.652      ; 3.295      ;
; 0.670  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.657      ; 3.343      ;
; 0.670  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.657      ; 3.343      ;
; 0.678  ; Controle:Control|currentState.S3    ; Controle:Control|currentState.S4 ; clock                            ; clock       ; 0.000        ; 0.000      ; 0.944      ;
; 0.728  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.658      ; 3.402      ;
; 0.734  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.658      ; 3.408      ;
; 0.758  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.645      ; 3.419      ;
; 0.830  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.655      ; 4.001      ;
; 0.838  ; Controle:Control|currentState.S1    ; Controle:Control|currentState.S9 ; clock                            ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.855  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[26]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.655      ; 3.526      ;
; 0.856  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[24]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.655      ; 3.527      ;
; 0.868  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.660      ; 4.044      ;
; 0.911  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.660      ; 4.087      ;
; 0.951  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[28]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 2.655      ; 4.122      ;
; 1.145  ; Controle:Control|currentState.S1    ; Controle:Control|currentState.S6 ; clock                            ; clock       ; 0.000        ; 0.008      ; 1.419      ;
; 1.206  ; regInstrucao:RegIns|addr_Output1[1] ; Controle:Control|currentState.S9 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.699     ; 0.773      ;
; 1.241  ; regInstrucao:RegIns|addr_Output1[5] ; Controle:Control|currentState.S5 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.697     ; 0.810      ;
; 1.253  ; regInstrucao:RegIns|addr_Output1[5] ; Controle:Control|currentState.S3 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.697     ; 0.822      ;
; 1.265  ; Controle:Control|currentState.S1    ; Controle:Control|currentState.S1 ; clock                            ; clock       ; 0.000        ; 0.000      ; 1.531      ;
; 1.330  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.655      ; 4.001      ;
; 1.368  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.660      ; 4.044      ;
; 1.372  ; regInstrucao:RegIns|addr_Output1[1] ; Controle:Control|currentState.S3 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.699     ; 0.939      ;
; 1.374  ; regInstrucao:RegIns|addr_Output1[1] ; Controle:Control|currentState.S5 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.699     ; 0.941      ;
; 1.411  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.660      ; 4.087      ;
; 1.412  ; Controle:Control|currentState.S2    ; Controle:Control|currentState.S3 ; clock                            ; clock       ; 0.000        ; -0.008     ; 1.670      ;
; 1.414  ; Controle:Control|currentState.S2    ; Controle:Control|currentState.S5 ; clock                            ; clock       ; 0.000        ; -0.008     ; 1.672      ;
; 1.451  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[28]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 2.655      ; 4.122      ;
; 1.467  ; regInstrucao:RegIns|addr_Output1[4] ; Controle:Control|currentState.S9 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.699     ; 1.034      ;
; 1.482  ; regInstrucao:RegIns|addr_Output1[0] ; Controle:Control|currentState.S3 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.697     ; 1.051      ;
; 1.484  ; regInstrucao:RegIns|addr_Output1[0] ; Controle:Control|currentState.S5 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.697     ; 1.053      ;
; 1.526  ; regInstrucao:RegIns|addr_Output1[5] ; Controle:Control|currentState.S8 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.689     ; 1.103      ;
; 1.537  ; regInstrucao:RegIns|addr_Output1[2] ; Controle:Control|currentState.S6 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.660     ; 1.143      ;
; 1.562  ; Controle:Control|currentState.S5    ; Controle:Control|currentState.S0 ; clock                            ; clock       ; 0.000        ; 0.008      ; 1.836      ;
; 1.565  ; regInstrucao:RegIns|addr_Output1[3] ; Controle:Control|currentState.S3 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.685     ; 1.146      ;
; 1.565  ; regInstrucao:RegIns|addr_Output1[0] ; Controle:Control|currentState.S9 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.697     ; 1.134      ;
; 1.579  ; Controle:Control|currentState.S6    ; Controle:Control|currentState.S7 ; clock                            ; clock       ; 0.000        ; -0.024     ; 1.821      ;
; 1.585  ; regInstrucao:RegIns|addr_Output1[3] ; Controle:Control|currentState.S5 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.685     ; 1.166      ;
; 1.598  ; bitsReg:RegA|q[6]                   ; bitsReg:RegULASaida|q[6]         ; clock                            ; clock       ; 0.000        ; 0.000      ; 1.864      ;
; 1.615  ; regInstrucao:RegIns|addr_Output1[4] ; Controle:Control|currentState.S3 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.699     ; 1.182      ;
; 1.617  ; regInstrucao:RegIns|addr_Output1[4] ; Controle:Control|currentState.S5 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.699     ; 1.184      ;
; 1.638  ; regInstrucao:RegIns|addr_Output1[5] ; Controle:Control|currentState.S9 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.697     ; 1.207      ;
; 1.657  ; regInstrucao:RegIns|addr_Output1[1] ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.699     ; 1.224      ;
; 1.678  ; Controle:Control|currentState.S9    ; Controle:Control|currentState.S0 ; clock                            ; clock       ; 0.000        ; 0.008      ; 1.952      ;
; 1.702  ; bitsReg:RegA|q[16]                  ; bitsReg:RegULASaida|q[16]        ; clock                            ; clock       ; 0.000        ; 0.001      ; 1.969      ;
; 1.712  ; Controle:Control|currentState.S1    ; Controle:Control|currentState.S2 ; clock                            ; clock       ; 0.000        ; 0.008      ; 1.986      ;
; 1.749  ; regInstrucao:RegIns|addr_Output1[3] ; Controle:Control|currentState.S9 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.685     ; 1.330      ;
; 1.795  ; bitsReg:RegA|q[30]                  ; bitsReg:RegULASaida|q[30]        ; clock                            ; clock       ; 0.000        ; 0.014      ; 2.075      ;
; 1.811  ; regInstrucao:RegIns|addr_Output1[5] ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.697     ; 1.380      ;
; 1.836  ; bitsReg:RegB|q[1]                   ; bitsReg:RegULASaida|q[1]         ; clock                            ; clock       ; 0.000        ; -0.002     ; 2.100      ;
+--------+-------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S8 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S9 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S9 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[16]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[16]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[17]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[17]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[18]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[18]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[19]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[19]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[20]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[20]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[21]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[21]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[22]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[22]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[23]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[23]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[24]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[24]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[25]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[25]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[26]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[26]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[27]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[27]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[28]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[28]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[29]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[29]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[30]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[30]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[31]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[31]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[9]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[16]               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Controle:Control|currentState.S0'                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; Control|currentState.S0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; Control|currentState.S0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; Control|currentState.S0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; Control|currentState.S0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; Control|currentState.S0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; Control|currentState.S0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[10]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[10]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[11]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[11]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[12]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[12]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[13]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[13]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[14]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[14]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[15]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[15]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[8]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[8]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[9]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[9]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[21]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[21]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[22]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[22]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[23]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[23]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[24]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[24]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[25]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[25]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[2]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[2]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[3]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[3]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[4]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[4]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[5]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[5]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[2]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[2]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[3]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[3]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[4]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[4]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[10]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[10]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[11]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[11]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[12]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[12]     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                     ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; 5.207  ; 5.207  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; 0.171  ; 0.171  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; 0.053  ; 0.053  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; 4.939  ; 4.939  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; 4.776  ; 4.776  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; 4.907  ; 4.907  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; 4.353  ; 4.353  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; 4.607  ; 4.607  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; 4.985  ; 4.985  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; 5.009  ; 5.009  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; 4.339  ; 4.339  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; 5.052  ; 5.052  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; 5.053  ; 5.053  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; 5.170  ; 5.170  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; 4.319  ; 4.319  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; 4.829  ; 4.829  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; 5.106  ; 5.106  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; 4.556  ; 4.556  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; 4.828  ; 4.828  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; 4.553  ; 4.553  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; 4.646  ; 4.646  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; 4.768  ; 4.768  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; 4.612  ; 4.612  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; 4.640  ; 4.640  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; 4.669  ; 4.669  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; 4.554  ; 4.554  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; 4.306  ; 4.306  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; 5.025  ; 5.025  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; 4.937  ; 4.937  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; 5.207  ; 5.207  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; 4.387  ; 4.387  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; 4.280  ; 4.280  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; 4.753  ; 4.753  ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 4.667  ; 4.667  ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; 4.542  ; 4.542  ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; 4.216  ; 4.216  ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; 4.235  ; 4.235  ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; 4.194  ; 4.194  ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; 4.411  ; 4.411  ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; 4.596  ; 4.596  ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; 4.127  ; 4.127  ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; 4.253  ; 4.253  ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; 3.919  ; 3.919  ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; 4.045  ; 4.045  ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; 4.098  ; 4.098  ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; 4.181  ; 4.181  ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; 4.272  ; 4.272  ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; 3.964  ; 3.964  ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; 4.239  ; 4.239  ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; 3.725  ; 3.725  ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; 4.109  ; 4.109  ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; 4.208  ; 4.208  ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; 4.667  ; 4.667  ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; 4.289  ; 4.289  ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; 4.136  ; 4.136  ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; 4.118  ; 4.118  ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; 4.403  ; 4.403  ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; 4.194  ; 4.194  ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; 0.451  ; 0.451  ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; 3.953  ; 3.953  ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; 4.092  ; 4.092  ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; 4.177  ; 4.177  ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; 4.019  ; 4.019  ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; 3.977  ; 3.977  ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; 4.104  ; 4.104  ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; 3.748  ; 3.748  ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; 4.711  ; 4.711  ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; 4.494  ; 4.494  ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; 4.160  ; 4.160  ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; 4.015  ; 4.015  ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; 4.107  ; 4.107  ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; 4.233  ; 4.233  ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; 4.197  ; 4.197  ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; 4.245  ; 4.245  ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; 3.914  ; 3.914  ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; 4.248  ; 4.248  ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; 4.043  ; 4.043  ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; 4.134  ; 4.134  ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; 4.711  ; 4.711  ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; 4.393  ; 4.393  ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; 3.765  ; 3.765  ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; 4.339  ; 4.339  ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; 4.145  ; 4.145  ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; 4.222  ; 4.222  ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; 4.108  ; 4.108  ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; 3.787  ; 3.787  ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; 4.063  ; 4.063  ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; 4.273  ; 4.273  ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; 4.535  ; 4.535  ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; 4.227  ; 4.227  ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; 4.249  ; 4.249  ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; 0.765  ; 0.765  ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; 4.034  ; 4.034  ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; 4.680  ; 4.680  ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; 4.208  ; 4.208  ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; 4.070  ; 4.070  ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; 3.740  ; 3.740  ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; 3.916  ; 3.916  ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; 4.148  ; 4.148  ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 5.365  ; 5.365  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; -0.267 ; -0.267 ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; -0.050 ; -0.050 ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; 4.617  ; 4.617  ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; 4.544  ; 4.544  ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; 4.538  ; 4.538  ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; 4.452  ; 4.452  ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; 4.516  ; 4.516  ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; 5.365  ; 5.365  ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; 4.540  ; 4.540  ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; 4.396  ; 4.396  ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; 4.766  ; 4.766  ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; 4.521  ; 4.521  ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; 4.386  ; 4.386  ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; 4.223  ; 4.223  ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; 4.954  ; 4.954  ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; 5.117  ; 5.117  ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; 4.517  ; 4.517  ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; 4.702  ; 4.702  ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; 4.519  ; 4.519  ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; 4.508  ; 4.508  ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; 5.047  ; 5.047  ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; 4.480  ; 4.480  ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; 4.653  ; 4.653  ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; 4.827  ; 4.827  ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; 4.425  ; 4.425  ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; 4.217  ; 4.217  ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; 4.656  ; 4.656  ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; 4.455  ; 4.455  ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; 5.009  ; 5.009  ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; 4.278  ; 4.278  ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; 4.217  ; 4.217  ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; 4.994  ; 4.994  ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; 0.794  ; 0.794  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; 0.534  ; 0.534  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; 0.794  ; 0.794  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; -4.237 ; -4.237 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; -4.080 ; -4.080 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; -4.219 ; -4.219 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; -3.455 ; -3.455 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; -3.769 ; -3.769 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; -3.980 ; -3.980 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; -3.943 ; -3.943 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; -3.480 ; -3.480 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; -4.212 ; -4.212 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; -4.088 ; -4.088 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; -4.481 ; -4.481 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; -3.630 ; -3.630 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; -4.130 ; -4.130 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; -4.252 ; -4.252 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; -3.884 ; -3.884 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; -4.146 ; -4.146 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; -3.880 ; -3.880 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; -3.956 ; -3.956 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; -4.096 ; -4.096 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; -3.930 ; -3.930 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; -3.958 ; -3.958 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; -3.996 ; -3.996 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; -3.693 ; -3.693 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; -3.474 ; -3.474 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; -4.331 ; -4.331 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; -4.075 ; -4.075 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; -3.957 ; -3.957 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; -3.529 ; -3.529 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; -3.589 ; -3.589 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; -3.851 ; -3.851 ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; -0.221 ; -0.221 ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; -4.312 ; -4.312 ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; -3.986 ; -3.986 ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; -4.005 ; -4.005 ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; -3.964 ; -3.964 ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; -4.181 ; -4.181 ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; -4.366 ; -4.366 ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; -3.897 ; -3.897 ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; -4.023 ; -4.023 ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; -3.689 ; -3.689 ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; -3.815 ; -3.815 ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; -3.868 ; -3.868 ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; -3.951 ; -3.951 ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; -4.042 ; -4.042 ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; -3.734 ; -3.734 ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; -4.009 ; -4.009 ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; -3.495 ; -3.495 ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; -3.879 ; -3.879 ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; -3.978 ; -3.978 ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; -4.437 ; -4.437 ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; -4.059 ; -4.059 ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; -3.906 ; -3.906 ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; -3.888 ; -3.888 ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; -4.173 ; -4.173 ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; -3.964 ; -3.964 ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; -0.221 ; -0.221 ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; -3.723 ; -3.723 ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; -3.862 ; -3.862 ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; -3.947 ; -3.947 ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; -3.789 ; -3.789 ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; -3.747 ; -3.747 ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; -3.874 ; -3.874 ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; -3.518 ; -3.518 ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; -0.535 ; -0.535 ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; -4.264 ; -4.264 ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; -3.930 ; -3.930 ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; -3.785 ; -3.785 ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; -3.877 ; -3.877 ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; -4.003 ; -4.003 ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; -3.967 ; -3.967 ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; -4.015 ; -4.015 ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; -3.684 ; -3.684 ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; -4.018 ; -4.018 ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; -3.813 ; -3.813 ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; -3.904 ; -3.904 ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; -4.481 ; -4.481 ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; -4.163 ; -4.163 ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; -3.535 ; -3.535 ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; -4.109 ; -4.109 ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; -3.915 ; -3.915 ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; -3.992 ; -3.992 ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; -3.878 ; -3.878 ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; -3.557 ; -3.557 ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; -3.833 ; -3.833 ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; -4.043 ; -4.043 ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; -4.305 ; -4.305 ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; -3.997 ; -3.997 ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; -4.019 ; -4.019 ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; -0.535 ; -0.535 ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; -3.804 ; -3.804 ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; -4.450 ; -4.450 ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; -3.978 ; -3.978 ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; -3.840 ; -3.840 ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; -3.510 ; -3.510 ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; -3.686 ; -3.686 ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; -3.918 ; -3.918 ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 0.497  ; 0.497  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; 0.497  ; 0.497  ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; 0.280  ; 0.280  ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; -4.387 ; -4.387 ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; -4.314 ; -4.314 ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; -4.308 ; -4.308 ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; -4.222 ; -4.222 ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; -4.286 ; -4.286 ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; -5.135 ; -5.135 ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; -4.310 ; -4.310 ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; -4.166 ; -4.166 ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; -4.536 ; -4.536 ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; -4.291 ; -4.291 ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; -4.156 ; -4.156 ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; -3.993 ; -3.993 ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; -4.724 ; -4.724 ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; -4.887 ; -4.887 ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; -4.287 ; -4.287 ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; -4.472 ; -4.472 ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; -4.289 ; -4.289 ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; -4.278 ; -4.278 ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; -4.817 ; -4.817 ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; -4.250 ; -4.250 ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; -4.423 ; -4.423 ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; -4.597 ; -4.597 ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; -4.195 ; -4.195 ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; -3.987 ; -3.987 ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; -4.426 ; -4.426 ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; -4.225 ; -4.225 ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; -4.779 ; -4.779 ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; -4.048 ; -4.048 ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; -3.987 ; -3.987 ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; -4.764 ; -4.764 ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port                           ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ; 5.750  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ; 5.750  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ;        ; 4.364  ; Rise       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ;        ; 6.386  ; Rise       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ;        ; 5.515  ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 5.260  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 5.260  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 6.067  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 6.067  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 5.258  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 14.792 ; 14.792 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 14.569 ; 14.569 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 12.969 ; 12.969 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 12.895 ; 12.895 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 13.433 ; 13.433 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 13.234 ; 13.234 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 13.650 ; 13.650 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 13.642 ; 13.642 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 12.861 ; 12.861 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 13.291 ; 13.291 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 13.291 ; 13.291 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 12.807 ; 12.807 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 12.898 ; 12.898 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 13.631 ; 13.631 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 13.420 ; 13.420 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 13.962 ; 13.962 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 13.083 ; 13.083 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 13.362 ; 13.362 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 13.228 ; 13.228 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 13.060 ; 13.060 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 13.312 ; 13.312 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 13.166 ; 13.166 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 13.377 ; 13.377 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 13.291 ; 13.291 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 13.688 ; 13.688 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 13.964 ; 13.964 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 14.677 ; 14.677 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 14.022 ; 14.022 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 13.935 ; 13.935 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 14.393 ; 14.393 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 14.792 ; 14.792 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 14.322 ; 14.322 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 14.538 ; 14.538 ; Rise       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 16.325 ; 16.325 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 13.129 ; 13.129 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 12.637 ; 12.637 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 13.243 ; 13.243 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 13.189 ; 13.189 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 13.215 ; 13.215 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 13.361 ; 13.361 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 13.178 ; 13.178 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 13.358 ; 13.358 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 12.851 ; 12.851 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 13.523 ; 13.523 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 13.035 ; 13.035 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 13.409 ; 13.409 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 12.924 ; 12.924 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 14.015 ; 14.015 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 12.410 ; 12.410 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 14.846 ; 14.846 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 13.474 ; 13.474 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 14.540 ; 14.540 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 13.878 ; 13.878 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 14.617 ; 14.617 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 13.853 ; 13.853 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 14.207 ; 14.207 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 14.250 ; 14.250 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 14.545 ; 14.545 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 13.540 ; 13.540 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 13.931 ; 13.931 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 14.756 ; 14.756 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 15.128 ; 15.128 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 15.098 ; 15.098 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 16.325 ; 16.325 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 13.823 ; 13.823 ; Rise       ; Controle:Control|currentState.S0 ;
; control_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 10.655 ; 10.655 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 10.655 ; 10.655 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 9.928  ; 9.928  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 9.774  ; 9.774  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 9.027  ; 9.027  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 10.290 ; 10.290 ; Rise       ; Controle:Control|currentState.S0 ;
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ;        ; 5.750  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ;        ; 5.750  ; Fall       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ; 4.364  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ; 6.386  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ; 5.515  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;        ; 5.260  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;        ; 5.260  ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ;        ; 6.067  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ;        ; 6.067  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ;        ; 5.258  ; Fall       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 12.190 ; 12.190 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 11.967 ; 11.967 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 9.459  ; 9.459  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 9.471  ; 9.471  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 10.276 ; 10.276 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 10.353 ; 10.353 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 11.040 ; 11.040 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 10.324 ; 10.324 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 9.785  ; 9.785  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 10.689 ; 10.689 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 10.681 ; 10.681 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 10.205 ; 10.205 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 10.296 ; 10.296 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 11.018 ; 11.018 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 10.818 ; 10.818 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 11.360 ; 11.360 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 10.470 ; 10.470 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 10.749 ; 10.749 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 10.626 ; 10.626 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 10.447 ; 10.447 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 10.710 ; 10.710 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 10.553 ; 10.553 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 10.764 ; 10.764 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 10.689 ; 10.689 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 11.086 ; 11.086 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 11.362 ; 11.362 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 12.075 ; 12.075 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 11.409 ; 11.409 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 11.322 ; 11.322 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 11.780 ; 11.780 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 12.190 ; 12.190 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 11.709 ; 11.709 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 11.936 ; 11.936 ; Fall       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 13.723 ; 13.723 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 9.619  ; 9.619  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 9.213  ; 9.213  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 10.086 ; 10.086 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 10.308 ; 10.308 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 10.605 ; 10.605 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 10.043 ; 10.043 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 10.102 ; 10.102 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 10.756 ; 10.756 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 10.241 ; 10.241 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 10.921 ; 10.921 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 10.433 ; 10.433 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 10.796 ; 10.796 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 10.322 ; 10.322 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 11.413 ; 11.413 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 9.797  ; 9.797  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 12.233 ; 12.233 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 10.872 ; 10.872 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 11.927 ; 11.927 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 11.276 ; 11.276 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 12.004 ; 12.004 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 11.240 ; 11.240 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 11.605 ; 11.605 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 11.648 ; 11.648 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 11.943 ; 11.943 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 10.938 ; 10.938 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 11.318 ; 11.318 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 12.143 ; 12.143 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 12.515 ; 12.515 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 12.496 ; 12.496 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 13.723 ; 13.723 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 11.210 ; 11.210 ; Fall       ; Controle:Control|currentState.S0 ;
; control_EscMem                      ; clock                            ; 7.381  ; 7.381  ; Rise       ; clock                            ;
; control_EscReg                      ; clock                            ; 9.018  ; 9.018  ; Rise       ; clock                            ;
; control_FontePC[*]                  ; clock                            ; 8.190  ; 8.190  ; Rise       ; clock                            ;
;  control_FontePC[0]                 ; clock                            ; 8.123  ; 8.123  ; Rise       ; clock                            ;
;  control_FontePC[1]                 ; clock                            ; 8.190  ; 8.190  ; Rise       ; clock                            ;
; control_IouD                        ; clock                            ; 8.595  ; 8.595  ; Rise       ; clock                            ;
; control_LerMem                      ; clock                            ; 8.934  ; 8.934  ; Rise       ; clock                            ;
; control_MemParaReg                  ; clock                            ; 7.470  ; 7.470  ; Rise       ; clock                            ;
; control_PCEsc                       ; clock                            ; 8.023  ; 8.023  ; Rise       ; clock                            ;
; control_PCEscCond                   ; clock                            ; 8.072  ; 8.072  ; Rise       ; clock                            ;
; control_RegDst                      ; clock                            ; 7.193  ; 7.193  ; Rise       ; clock                            ;
; control_ULAFonteA                   ; clock                            ; 9.129  ; 9.129  ; Rise       ; clock                            ;
; control_ULAFonteB[*]                ; clock                            ; 9.129  ; 9.129  ; Rise       ; clock                            ;
;  control_ULAFonteB[0]               ; clock                            ; 9.129  ; 9.129  ; Rise       ; clock                            ;
;  control_ULAFonteB[1]               ; clock                            ; 8.089  ; 8.089  ; Rise       ; clock                            ;
; control_ULAOp[*]                    ; clock                            ; 9.064  ; 9.064  ; Rise       ; clock                            ;
;  control_ULAOp[0]                   ; clock                            ; 9.064  ; 9.064  ; Rise       ; clock                            ;
;  control_ULAOp[1]                   ; clock                            ; 8.260  ; 8.260  ; Rise       ; clock                            ;
; control_data_3_EntradaMemDados[*]   ; clock                            ; 9.951  ; 9.951  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[0]  ; clock                            ; 8.852  ; 8.852  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[1]  ; clock                            ; 8.955  ; 8.955  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[2]  ; clock                            ; 9.297  ; 9.297  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[3]  ; clock                            ; 9.421  ; 9.421  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[4]  ; clock                            ; 8.864  ; 8.864  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[5]  ; clock                            ; 8.907  ; 8.907  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[6]  ; clock                            ; 9.238  ; 9.238  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[7]  ; clock                            ; 8.541  ; 8.541  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[8]  ; clock                            ; 9.103  ; 9.103  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[9]  ; clock                            ; 8.729  ; 8.729  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[10] ; clock                            ; 9.734  ; 9.734  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[11] ; clock                            ; 9.068  ; 9.068  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[12] ; clock                            ; 8.927  ; 8.927  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[13] ; clock                            ; 8.359  ; 8.359  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[14] ; clock                            ; 9.312  ; 9.312  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[15] ; clock                            ; 8.425  ; 8.425  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[16] ; clock                            ; 9.089  ; 9.089  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[17] ; clock                            ; 9.777  ; 9.777  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[18] ; clock                            ; 9.242  ; 9.242  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[19] ; clock                            ; 9.829  ; 9.829  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[20] ; clock                            ; 8.475  ; 8.475  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[21] ; clock                            ; 8.614  ; 8.614  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[22] ; clock                            ; 9.666  ; 9.666  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[23] ; clock                            ; 9.557  ; 9.557  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[24] ; clock                            ; 8.849  ; 8.849  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[25] ; clock                            ; 9.409  ; 9.409  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[26] ; clock                            ; 9.407  ; 9.407  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[27] ; clock                            ; 8.624  ; 8.624  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[28] ; clock                            ; 9.682  ; 9.682  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[29] ; clock                            ; 9.660  ; 9.660  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[30] ; clock                            ; 9.276  ; 9.276  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[31] ; clock                            ; 9.951  ; 9.951  ; Rise       ; clock                            ;
; control_dt_saida[*]                 ; clock                            ; 15.194 ; 15.194 ; Rise       ; clock                            ;
;  control_dt_saida[0]                ; clock                            ; 14.938 ; 14.938 ; Rise       ; clock                            ;
;  control_dt_saida[1]                ; clock                            ; 12.806 ; 12.806 ; Rise       ; clock                            ;
;  control_dt_saida[2]                ; clock                            ; 12.606 ; 12.606 ; Rise       ; clock                            ;
;  control_dt_saida[3]                ; clock                            ; 13.392 ; 13.392 ; Rise       ; clock                            ;
;  control_dt_saida[4]                ; clock                            ; 13.412 ; 13.412 ; Rise       ; clock                            ;
;  control_dt_saida[5]                ; clock                            ; 14.099 ; 14.099 ; Rise       ; clock                            ;
;  control_dt_saida[6]                ; clock                            ; 13.383 ; 13.383 ; Rise       ; clock                            ;
;  control_dt_saida[7]                ; clock                            ; 12.681 ; 12.681 ; Rise       ; clock                            ;
;  control_dt_saida[8]                ; clock                            ; 13.633 ; 13.633 ; Rise       ; clock                            ;
;  control_dt_saida[9]                ; clock                            ; 13.577 ; 13.577 ; Rise       ; clock                            ;
;  control_dt_saida[10]               ; clock                            ; 13.101 ; 13.101 ; Rise       ; clock                            ;
;  control_dt_saida[11]               ; clock                            ; 13.310 ; 13.310 ; Rise       ; clock                            ;
;  control_dt_saida[12]               ; clock                            ; 14.077 ; 14.077 ; Rise       ; clock                            ;
;  control_dt_saida[13]               ; clock                            ; 13.796 ; 13.796 ; Rise       ; clock                            ;
;  control_dt_saida[14]               ; clock                            ; 14.256 ; 14.256 ; Rise       ; clock                            ;
;  control_dt_saida[15]               ; clock                            ; 13.529 ; 13.529 ; Rise       ; clock                            ;
;  control_dt_saida[16]               ; clock                            ; 13.808 ; 13.808 ; Rise       ; clock                            ;
;  control_dt_saida[17]               ; clock                            ; 13.522 ; 13.522 ; Rise       ; clock                            ;
;  control_dt_saida[18]               ; clock                            ; 13.506 ; 13.506 ; Rise       ; clock                            ;
;  control_dt_saida[19]               ; clock                            ; 13.606 ; 13.606 ; Rise       ; clock                            ;
;  control_dt_saida[20]               ; clock                            ; 13.612 ; 13.612 ; Rise       ; clock                            ;
;  control_dt_saida[21]               ; clock                            ; 13.823 ; 13.823 ; Rise       ; clock                            ;
;  control_dt_saida[22]               ; clock                            ; 13.670 ; 13.670 ; Rise       ; clock                            ;
;  control_dt_saida[23]               ; clock                            ; 14.061 ; 14.061 ; Rise       ; clock                            ;
;  control_dt_saida[24]               ; clock                            ; 14.338 ; 14.338 ; Rise       ; clock                            ;
;  control_dt_saida[25]               ; clock                            ; 15.043 ; 15.043 ; Rise       ; clock                            ;
;  control_dt_saida[26]               ; clock                            ; 14.468 ; 14.468 ; Rise       ; clock                            ;
;  control_dt_saida[27]               ; clock                            ; 14.381 ; 14.381 ; Rise       ; clock                            ;
;  control_dt_saida[28]               ; clock                            ; 14.839 ; 14.839 ; Rise       ; clock                            ;
;  control_dt_saida[29]               ; clock                            ; 15.194 ; 15.194 ; Rise       ; clock                            ;
;  control_dt_saida[30]               ; clock                            ; 14.768 ; 14.768 ; Rise       ; clock                            ;
;  control_dt_saida[31]               ; clock                            ; 14.907 ; 14.907 ; Rise       ; clock                            ;
; control_entradaPC[*]                ; clock                            ; 16.619 ; 16.619 ; Rise       ; clock                            ;
;  control_entradaPC[0]               ; clock                            ; 8.683  ; 8.683  ; Rise       ; clock                            ;
;  control_entradaPC[1]               ; clock                            ; 12.966 ; 12.966 ; Rise       ; clock                            ;
;  control_entradaPC[2]               ; clock                            ; 12.348 ; 12.348 ; Rise       ; clock                            ;
;  control_entradaPC[3]               ; clock                            ; 13.202 ; 13.202 ; Rise       ; clock                            ;
;  control_entradaPC[4]               ; clock                            ; 13.367 ; 13.367 ; Rise       ; clock                            ;
;  control_entradaPC[5]               ; clock                            ; 13.664 ; 13.664 ; Rise       ; clock                            ;
;  control_entradaPC[6]               ; clock                            ; 13.102 ; 13.102 ; Rise       ; clock                            ;
;  control_entradaPC[7]               ; clock                            ; 12.998 ; 12.998 ; Rise       ; clock                            ;
;  control_entradaPC[8]               ; clock                            ; 13.700 ; 13.700 ; Rise       ; clock                            ;
;  control_entradaPC[9]               ; clock                            ; 13.137 ; 13.137 ; Rise       ; clock                            ;
;  control_entradaPC[10]              ; clock                            ; 13.817 ; 13.817 ; Rise       ; clock                            ;
;  control_entradaPC[11]              ; clock                            ; 13.447 ; 13.447 ; Rise       ; clock                            ;
;  control_entradaPC[12]              ; clock                            ; 13.855 ; 13.855 ; Rise       ; clock                            ;
;  control_entradaPC[13]              ; clock                            ; 13.300 ; 13.300 ; Rise       ; clock                            ;
;  control_entradaPC[14]              ; clock                            ; 14.309 ; 14.309 ; Rise       ; clock                            ;
;  control_entradaPC[15]              ; clock                            ; 12.856 ; 12.856 ; Rise       ; clock                            ;
;  control_entradaPC[16]              ; clock                            ; 15.292 ; 15.292 ; Rise       ; clock                            ;
;  control_entradaPC[17]              ; clock                            ; 13.768 ; 13.768 ; Rise       ; clock                            ;
;  control_entradaPC[18]              ; clock                            ; 14.986 ; 14.986 ; Rise       ; clock                            ;
;  control_entradaPC[19]              ; clock                            ; 14.172 ; 14.172 ; Rise       ; clock                            ;
;  control_entradaPC[20]              ; clock                            ; 15.063 ; 15.063 ; Rise       ; clock                            ;
;  control_entradaPC[21]              ; clock                            ; 14.299 ; 14.299 ; Rise       ; clock                            ;
;  control_entradaPC[22]              ; clock                            ; 14.586 ; 14.586 ; Rise       ; clock                            ;
;  control_entradaPC[23]              ; clock                            ; 14.623 ; 14.623 ; Rise       ; clock                            ;
;  control_entradaPC[24]              ; clock                            ; 14.919 ; 14.919 ; Rise       ; clock                            ;
;  control_entradaPC[25]              ; clock                            ; 13.906 ; 13.906 ; Rise       ; clock                            ;
;  control_entradaPC[26]              ; clock                            ; 14.377 ; 14.377 ; Rise       ; clock                            ;
;  control_entradaPC[27]              ; clock                            ; 15.202 ; 15.202 ; Rise       ; clock                            ;
;  control_entradaPC[28]              ; clock                            ; 15.574 ; 15.574 ; Rise       ; clock                            ;
;  control_entradaPC[29]              ; clock                            ; 15.500 ; 15.500 ; Rise       ; clock                            ;
;  control_entradaPC[30]              ; clock                            ; 16.619 ; 16.619 ; Rise       ; clock                            ;
;  control_entradaPC[31]              ; clock                            ; 14.269 ; 14.269 ; Rise       ; clock                            ;
; control_regRd_Mux[*]                ; clock                            ; 9.229  ; 9.229  ; Rise       ; clock                            ;
;  control_regRd_Mux[0]               ; clock                            ; 9.206  ; 9.206  ; Rise       ; clock                            ;
;  control_regRd_Mux[1]               ; clock                            ; 8.877  ; 8.877  ; Rise       ; clock                            ;
;  control_regRd_Mux[2]               ; clock                            ; 9.229  ; 9.229  ; Rise       ; clock                            ;
;  control_regRd_Mux[3]               ; clock                            ; 8.850  ; 8.850  ; Rise       ; clock                            ;
;  control_regRd_Mux[4]               ; clock                            ; 8.944  ; 8.944  ; Rise       ; clock                            ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port                           ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ; 5.750  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ; 5.750  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ;        ; 4.364  ; Rise       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ;        ; 6.386  ; Rise       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ;        ; 5.515  ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 5.260  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 5.260  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 5.258  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 6.067  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 5.258  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 7.211  ; 6.365  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 8.757  ; 8.759  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 8.911  ; 7.625  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 8.193  ; 7.701  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 8.662  ; 8.037  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 8.529  ; 7.964  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 9.659  ; 8.211  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 8.796  ; 7.559  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 8.575  ; 7.449  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 8.687  ; 7.889  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 8.951  ; 7.378  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 7.819  ; 7.416  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 8.463  ; 6.908  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 8.906  ; 7.941  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 8.683  ; 7.669  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 8.936  ; 8.165  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 8.547  ; 6.970  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 8.127  ; 7.306  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 8.611  ; 7.516  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 7.392  ; 6.405  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 8.475  ; 7.452  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 7.665  ; 6.847  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 8.628  ; 7.527  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 7.211  ; 6.365  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 8.810  ; 7.706  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 8.744  ; 8.097  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 9.156  ; 7.788  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 8.832  ; 8.095  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 8.356  ; 6.971  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 8.754  ; 8.754  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 9.228  ; 7.747  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 8.575  ; 8.575  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 8.728  ; 8.686  ; Rise       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 6.188  ; 5.290  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 9.071  ; 7.325  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 7.200  ; 6.530  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 7.074  ; 6.197  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 6.305  ; 5.732  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 8.346  ; 7.910  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 7.851  ; 6.836  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 7.299  ; 6.772  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 7.328  ; 6.929  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 7.032  ; 5.896  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 7.227  ; 6.913  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 6.272  ; 5.784  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 6.465  ; 5.803  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 6.365  ; 5.798  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 7.368  ; 6.689  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 6.460  ; 5.290  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 7.662  ; 7.244  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 7.071  ; 6.102  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 7.432  ; 6.445  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 7.072  ; 6.648  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 7.148  ; 6.459  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 7.060  ; 6.657  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 6.188  ; 5.787  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 7.312  ; 6.918  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 7.199  ; 6.774  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 7.075  ; 7.085  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 6.971  ; 6.022  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 7.983  ; 6.416  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 8.696  ; 5.902  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 9.534  ; 7.637  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 9.054  ; 6.858  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 9.154  ; 6.051  ; Rise       ; Controle:Control|currentState.S0 ;
; control_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 8.829  ; 8.829  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 10.166 ; 10.166 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 8.829  ; 8.829  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 9.622  ; 9.622  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 8.860  ; 8.860  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 10.054 ; 10.054 ; Rise       ; Controle:Control|currentState.S0 ;
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ;        ; 5.750  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ;        ; 5.750  ; Fall       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ; 4.364  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ; 6.386  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ; 5.515  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;        ; 5.260  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;        ; 5.260  ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ;        ; 5.258  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ;        ; 6.067  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ;        ; 5.258  ; Fall       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 6.365  ; 7.211  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 8.759  ; 8.757  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 7.625  ; 8.911  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 7.701  ; 8.193  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 8.037  ; 8.662  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 7.964  ; 8.529  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 8.211  ; 9.659  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 7.559  ; 8.796  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 7.449  ; 8.575  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 7.889  ; 8.687  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 7.378  ; 8.951  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 7.416  ; 7.819  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 6.908  ; 8.463  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 7.941  ; 8.906  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 7.669  ; 8.683  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 8.165  ; 8.936  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 6.970  ; 8.547  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 7.306  ; 8.127  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 7.516  ; 8.611  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 6.405  ; 7.392  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 7.452  ; 8.475  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 6.847  ; 7.665  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 7.527  ; 8.628  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 6.365  ; 7.211  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 7.706  ; 8.810  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 8.097  ; 8.744  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 7.788  ; 9.156  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 8.095  ; 8.832  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 6.971  ; 8.356  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 8.754  ; 8.754  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 7.747  ; 9.228  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 8.575  ; 8.575  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 8.686  ; 8.728  ; Fall       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 5.290  ; 6.188  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 7.325  ; 9.071  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 6.530  ; 7.200  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 6.197  ; 7.074  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 5.732  ; 6.305  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 7.910  ; 8.346  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 6.836  ; 7.851  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 6.772  ; 7.299  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 6.929  ; 7.328  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 5.896  ; 7.032  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 6.913  ; 7.227  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 5.784  ; 6.272  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 5.803  ; 6.465  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 5.798  ; 6.365  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 6.689  ; 7.368  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 5.290  ; 6.460  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 7.244  ; 7.662  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 6.102  ; 7.071  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 6.445  ; 7.432  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 6.648  ; 7.072  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 6.459  ; 7.148  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 6.657  ; 7.060  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 5.787  ; 6.188  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 6.918  ; 7.312  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 6.774  ; 7.199  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 7.085  ; 7.075  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 6.022  ; 6.971  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 6.416  ; 7.983  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 5.902  ; 8.696  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 7.637  ; 9.534  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 6.858  ; 9.054  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 6.051  ; 9.154  ; Fall       ; Controle:Control|currentState.S0 ;
; control_EscMem                      ; clock                            ; 7.381  ; 7.381  ; Rise       ; clock                            ;
; control_EscReg                      ; clock                            ; 8.947  ; 8.947  ; Rise       ; clock                            ;
; control_FontePC[*]                  ; clock                            ; 8.123  ; 8.123  ; Rise       ; clock                            ;
;  control_FontePC[0]                 ; clock                            ; 8.123  ; 8.123  ; Rise       ; clock                            ;
;  control_FontePC[1]                 ; clock                            ; 8.190  ; 8.190  ; Rise       ; clock                            ;
; control_IouD                        ; clock                            ; 8.508  ; 8.508  ; Rise       ; clock                            ;
; control_LerMem                      ; clock                            ; 8.934  ; 8.934  ; Rise       ; clock                            ;
; control_MemParaReg                  ; clock                            ; 7.470  ; 7.470  ; Rise       ; clock                            ;
; control_PCEsc                       ; clock                            ; 8.023  ; 8.023  ; Rise       ; clock                            ;
; control_PCEscCond                   ; clock                            ; 8.072  ; 8.072  ; Rise       ; clock                            ;
; control_RegDst                      ; clock                            ; 7.193  ; 7.193  ; Rise       ; clock                            ;
; control_ULAFonteA                   ; clock                            ; 8.906  ; 8.906  ; Rise       ; clock                            ;
; control_ULAFonteB[*]                ; clock                            ; 7.965  ; 7.965  ; Rise       ; clock                            ;
;  control_ULAFonteB[0]               ; clock                            ; 8.906  ; 8.906  ; Rise       ; clock                            ;
;  control_ULAFonteB[1]               ; clock                            ; 7.965  ; 7.965  ; Rise       ; clock                            ;
; control_ULAOp[*]                    ; clock                            ; 7.939  ; 7.939  ; Rise       ; clock                            ;
;  control_ULAOp[0]                   ; clock                            ; 8.862  ; 8.862  ; Rise       ; clock                            ;
;  control_ULAOp[1]                   ; clock                            ; 7.939  ; 7.939  ; Rise       ; clock                            ;
; control_data_3_EntradaMemDados[*]   ; clock                            ; 6.944  ; 6.944  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[0]  ; clock                            ; 7.400  ; 7.400  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[1]  ; clock                            ; 7.631  ; 7.631  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[2]  ; clock                            ; 8.420  ; 8.420  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[3]  ; clock                            ; 8.750  ; 8.750  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[4]  ; clock                            ; 8.197  ; 8.197  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[5]  ; clock                            ; 7.674  ; 7.674  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[6]  ; clock                            ; 7.851  ; 7.851  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[7]  ; clock                            ; 7.455  ; 7.455  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[8]  ; clock                            ; 8.020  ; 8.020  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[9]  ; clock                            ; 6.944  ; 6.944  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[10] ; clock                            ; 8.257  ; 8.257  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[11] ; clock                            ; 7.618  ; 7.618  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[12] ; clock                            ; 8.076  ; 8.076  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[13] ; clock                            ; 7.204  ; 7.204  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[14] ; clock                            ; 8.433  ; 8.433  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[15] ; clock                            ; 6.969  ; 6.969  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[16] ; clock                            ; 7.633  ; 7.633  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[17] ; clock                            ; 8.323  ; 8.323  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[18] ; clock                            ; 8.119  ; 8.119  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[19] ; clock                            ; 8.724  ; 8.724  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[20] ; clock                            ; 7.805  ; 7.805  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[21] ; clock                            ; 7.508  ; 7.508  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[22] ; clock                            ; 8.140  ; 8.140  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[23] ; clock                            ; 8.457  ; 8.457  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[24] ; clock                            ; 7.887  ; 7.887  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[25] ; clock                            ; 8.084  ; 8.084  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[26] ; clock                            ; 8.442  ; 8.442  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[27] ; clock                            ; 7.294  ; 7.294  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[28] ; clock                            ; 8.262  ; 8.262  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[29] ; clock                            ; 8.428  ; 8.428  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[30] ; clock                            ; 8.310  ; 8.310  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[31] ; clock                            ; 8.530  ; 8.530  ; Rise       ; clock                            ;
; control_dt_saida[*]                 ; clock                            ; 8.742  ; 8.742  ; Rise       ; clock                            ;
;  control_dt_saida[0]                ; clock                            ; 10.524 ; 10.524 ; Rise       ; clock                            ;
;  control_dt_saida[1]                ; clock                            ; 9.580  ; 9.580  ; Rise       ; clock                            ;
;  control_dt_saida[2]                ; clock                            ; 9.797  ; 9.797  ; Rise       ; clock                            ;
;  control_dt_saida[3]                ; clock                            ; 9.880  ; 9.880  ; Rise       ; clock                            ;
;  control_dt_saida[4]                ; clock                            ; 9.887  ; 9.887  ; Rise       ; clock                            ;
;  control_dt_saida[5]                ; clock                            ; 10.892 ; 10.892 ; Rise       ; clock                            ;
;  control_dt_saida[6]                ; clock                            ; 9.271  ; 9.271  ; Rise       ; clock                            ;
;  control_dt_saida[7]                ; clock                            ; 10.067 ; 10.067 ; Rise       ; clock                            ;
;  control_dt_saida[8]                ; clock                            ; 9.832  ; 9.832  ; Rise       ; clock                            ;
;  control_dt_saida[9]                ; clock                            ; 10.059 ; 10.059 ; Rise       ; clock                            ;
;  control_dt_saida[10]               ; clock                            ; 9.133  ; 9.133  ; Rise       ; clock                            ;
;  control_dt_saida[11]               ; clock                            ; 9.589  ; 9.589  ; Rise       ; clock                            ;
;  control_dt_saida[12]               ; clock                            ; 9.955  ; 9.955  ; Rise       ; clock                            ;
;  control_dt_saida[13]               ; clock                            ; 10.350 ; 10.350 ; Rise       ; clock                            ;
;  control_dt_saida[14]               ; clock                            ; 10.106 ; 10.106 ; Rise       ; clock                            ;
;  control_dt_saida[15]               ; clock                            ; 9.507  ; 9.507  ; Rise       ; clock                            ;
;  control_dt_saida[16]               ; clock                            ; 8.959  ; 8.959  ; Rise       ; clock                            ;
;  control_dt_saida[17]               ; clock                            ; 9.934  ; 9.934  ; Rise       ; clock                            ;
;  control_dt_saida[18]               ; clock                            ; 8.861  ; 8.861  ; Rise       ; clock                            ;
;  control_dt_saida[19]               ; clock                            ; 9.776  ; 9.776  ; Rise       ; clock                            ;
;  control_dt_saida[20]               ; clock                            ; 8.993  ; 8.993  ; Rise       ; clock                            ;
;  control_dt_saida[21]               ; clock                            ; 10.030 ; 10.030 ; Rise       ; clock                            ;
;  control_dt_saida[22]               ; clock                            ; 8.742  ; 8.742  ; Rise       ; clock                            ;
;  control_dt_saida[23]               ; clock                            ; 10.126 ; 10.126 ; Rise       ; clock                            ;
;  control_dt_saida[24]               ; clock                            ; 10.323 ; 10.323 ; Rise       ; clock                            ;
;  control_dt_saida[25]               ; clock                            ; 10.469 ; 10.469 ; Rise       ; clock                            ;
;  control_dt_saida[26]               ; clock                            ; 9.919  ; 9.919  ; Rise       ; clock                            ;
;  control_dt_saida[27]               ; clock                            ; 9.652  ; 9.652  ; Rise       ; clock                            ;
;  control_dt_saida[28]               ; clock                            ; 9.879  ; 9.879  ; Rise       ; clock                            ;
;  control_dt_saida[29]               ; clock                            ; 10.428 ; 10.428 ; Rise       ; clock                            ;
;  control_dt_saida[30]               ; clock                            ; 9.540  ; 9.540  ; Rise       ; clock                            ;
;  control_dt_saida[31]               ; clock                            ; 10.317 ; 10.317 ; Rise       ; clock                            ;
; control_entradaPC[*]                ; clock                            ; 7.882  ; 7.882  ; Rise       ; clock                            ;
;  control_entradaPC[0]               ; clock                            ; 7.882  ; 7.882  ; Rise       ; clock                            ;
;  control_entradaPC[1]               ; clock                            ; 8.605  ; 8.605  ; Rise       ; clock                            ;
;  control_entradaPC[2]               ; clock                            ; 8.750  ; 8.750  ; Rise       ; clock                            ;
;  control_entradaPC[3]               ; clock                            ; 9.257  ; 9.257  ; Rise       ; clock                            ;
;  control_entradaPC[4]               ; clock                            ; 8.350  ; 8.350  ; Rise       ; clock                            ;
;  control_entradaPC[5]               ; clock                            ; 9.567  ; 9.567  ; Rise       ; clock                            ;
;  control_entradaPC[6]               ; clock                            ; 8.629  ; 8.629  ; Rise       ; clock                            ;
;  control_entradaPC[7]               ; clock                            ; 8.367  ; 8.367  ; Rise       ; clock                            ;
;  control_entradaPC[8]               ; clock                            ; 8.802  ; 8.802  ; Rise       ; clock                            ;
;  control_entradaPC[9]               ; clock                            ; 8.377  ; 8.377  ; Rise       ; clock                            ;
;  control_entradaPC[10]              ; clock                            ; 9.218  ; 9.218  ; Rise       ; clock                            ;
;  control_entradaPC[11]              ; clock                            ; 8.562  ; 8.562  ; Rise       ; clock                            ;
;  control_entradaPC[12]              ; clock                            ; 9.072  ; 9.072  ; Rise       ; clock                            ;
;  control_entradaPC[13]              ; clock                            ; 8.314  ; 8.314  ; Rise       ; clock                            ;
;  control_entradaPC[14]              ; clock                            ; 9.222  ; 9.222  ; Rise       ; clock                            ;
;  control_entradaPC[15]              ; clock                            ; 7.936  ; 7.936  ; Rise       ; clock                            ;
;  control_entradaPC[16]              ; clock                            ; 9.354  ; 9.354  ; Rise       ; clock                            ;
;  control_entradaPC[17]              ; clock                            ; 9.150  ; 9.150  ; Rise       ; clock                            ;
;  control_entradaPC[18]              ; clock                            ; 9.380  ; 9.380  ; Rise       ; clock                            ;
;  control_entradaPC[19]              ; clock                            ; 9.243  ; 9.243  ; Rise       ; clock                            ;
;  control_entradaPC[20]              ; clock                            ; 9.237  ; 9.237  ; Rise       ; clock                            ;
;  control_entradaPC[21]              ; clock                            ; 8.549  ; 8.549  ; Rise       ; clock                            ;
;  control_entradaPC[22]              ; clock                            ; 8.484  ; 8.484  ; Rise       ; clock                            ;
;  control_entradaPC[23]              ; clock                            ; 8.808  ; 8.808  ; Rise       ; clock                            ;
;  control_entradaPC[24]              ; clock                            ; 8.964  ; 8.964  ; Rise       ; clock                            ;
;  control_entradaPC[25]              ; clock                            ; 8.229  ; 8.229  ; Rise       ; clock                            ;
;  control_entradaPC[26]              ; clock                            ; 8.699  ; 8.699  ; Rise       ; clock                            ;
;  control_entradaPC[27]              ; clock                            ; 9.445  ; 9.445  ; Rise       ; clock                            ;
;  control_entradaPC[28]              ; clock                            ; 8.678  ; 8.678  ; Rise       ; clock                            ;
;  control_entradaPC[29]              ; clock                            ; 8.913  ; 8.913  ; Rise       ; clock                            ;
;  control_entradaPC[30]              ; clock                            ; 9.023  ; 9.023  ; Rise       ; clock                            ;
;  control_entradaPC[31]              ; clock                            ; 7.989  ; 7.989  ; Rise       ; clock                            ;
; control_regRd_Mux[*]                ; clock                            ; 8.850  ; 8.850  ; Rise       ; clock                            ;
;  control_regRd_Mux[0]               ; clock                            ; 9.206  ; 9.206  ; Rise       ; clock                            ;
;  control_regRd_Mux[1]               ; clock                            ; 8.877  ; 8.877  ; Rise       ; clock                            ;
;  control_regRd_Mux[2]               ; clock                            ; 9.229  ; 9.229  ; Rise       ; clock                            ;
;  control_regRd_Mux[3]               ; clock                            ; 8.850  ; 8.850  ; Rise       ; clock                            ;
;  control_regRd_Mux[4]               ; clock                            ; 8.944  ; 8.944  ; Rise       ; clock                            ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-------------------------+-------+----+----+-------+
; Input Port ; Output Port             ; RR    ; RF ; FR ; FF    ;
+------------+-------------------------+-------+----+----+-------+
; i_in[0]    ; control_instruction[0]  ; 4.793 ;    ;    ; 4.793 ;
; i_in[1]    ; control_instruction[1]  ; 5.158 ;    ;    ; 5.158 ;
; i_in[2]    ; control_instruction[2]  ; 8.050 ;    ;    ; 8.050 ;
; i_in[3]    ; control_instruction[3]  ; 8.766 ;    ;    ; 8.766 ;
; i_in[4]    ; control_instruction[4]  ; 8.126 ;    ;    ; 8.126 ;
; i_in[5]    ; control_instruction[5]  ; 8.050 ;    ;    ; 8.050 ;
; i_in[6]    ; control_instruction[6]  ; 7.996 ;    ;    ; 7.996 ;
; i_in[7]    ; control_instruction[7]  ; 8.712 ;    ;    ; 8.712 ;
; i_in[8]    ; control_instruction[8]  ; 8.933 ;    ;    ; 8.933 ;
; i_in[9]    ; control_instruction[9]  ; 7.990 ;    ;    ; 7.990 ;
; i_in[10]   ; control_instruction[10] ; 7.990 ;    ;    ; 7.990 ;
; i_in[11]   ; control_instruction[11] ; 8.690 ;    ;    ; 8.690 ;
; i_in[12]   ; control_instruction[12] ; 8.764 ;    ;    ; 8.764 ;
; i_in[13]   ; control_instruction[13] ; 8.036 ;    ;    ; 8.036 ;
; i_in[14]   ; control_instruction[14] ; 8.833 ;    ;    ; 8.833 ;
; i_in[15]   ; control_instruction[15] ; 8.740 ;    ;    ; 8.740 ;
; i_in[16]   ; control_instruction[16] ; 8.782 ;    ;    ; 8.782 ;
; i_in[17]   ; control_instruction[17] ; 7.986 ;    ;    ; 7.986 ;
; i_in[18]   ; control_instruction[18] ; 8.938 ;    ;    ; 8.938 ;
; i_in[19]   ; control_instruction[19] ; 7.996 ;    ;    ; 7.996 ;
; i_in[20]   ; control_instruction[20] ; 7.959 ;    ;    ; 7.959 ;
; i_in[21]   ; control_instruction[21] ; 8.752 ;    ;    ; 8.752 ;
; i_in[22]   ; control_instruction[22] ; 8.020 ;    ;    ; 8.020 ;
; i_in[23]   ; control_instruction[23] ; 9.164 ;    ;    ; 9.164 ;
; i_in[24]   ; control_instruction[24] ; 7.919 ;    ;    ; 7.919 ;
; i_in[25]   ; control_instruction[25] ; 8.136 ;    ;    ; 8.136 ;
; i_in[26]   ; control_instruction[26] ; 8.076 ;    ;    ; 8.076 ;
; i_in[27]   ; control_instruction[27] ; 8.066 ;    ;    ; 8.066 ;
; i_in[28]   ; control_instruction[28] ; 8.674 ;    ;    ; 8.674 ;
; i_in[29]   ; control_instruction[29] ; 8.206 ;    ;    ; 8.206 ;
; i_in[30]   ; control_instruction[30] ; 8.226 ;    ;    ; 8.226 ;
; i_in[31]   ; control_instruction[31] ; 8.037 ;    ;    ; 8.037 ;
+------------+-------------------------+-------+----+----+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+-------------------------+-------+----+----+-------+
; Input Port ; Output Port             ; RR    ; RF ; FR ; FF    ;
+------------+-------------------------+-------+----+----+-------+
; i_in[0]    ; control_instruction[0]  ; 4.793 ;    ;    ; 4.793 ;
; i_in[1]    ; control_instruction[1]  ; 5.158 ;    ;    ; 5.158 ;
; i_in[2]    ; control_instruction[2]  ; 8.050 ;    ;    ; 8.050 ;
; i_in[3]    ; control_instruction[3]  ; 8.766 ;    ;    ; 8.766 ;
; i_in[4]    ; control_instruction[4]  ; 8.126 ;    ;    ; 8.126 ;
; i_in[5]    ; control_instruction[5]  ; 8.050 ;    ;    ; 8.050 ;
; i_in[6]    ; control_instruction[6]  ; 7.996 ;    ;    ; 7.996 ;
; i_in[7]    ; control_instruction[7]  ; 8.712 ;    ;    ; 8.712 ;
; i_in[8]    ; control_instruction[8]  ; 8.933 ;    ;    ; 8.933 ;
; i_in[9]    ; control_instruction[9]  ; 7.990 ;    ;    ; 7.990 ;
; i_in[10]   ; control_instruction[10] ; 7.990 ;    ;    ; 7.990 ;
; i_in[11]   ; control_instruction[11] ; 8.690 ;    ;    ; 8.690 ;
; i_in[12]   ; control_instruction[12] ; 8.764 ;    ;    ; 8.764 ;
; i_in[13]   ; control_instruction[13] ; 8.036 ;    ;    ; 8.036 ;
; i_in[14]   ; control_instruction[14] ; 8.833 ;    ;    ; 8.833 ;
; i_in[15]   ; control_instruction[15] ; 8.740 ;    ;    ; 8.740 ;
; i_in[16]   ; control_instruction[16] ; 8.782 ;    ;    ; 8.782 ;
; i_in[17]   ; control_instruction[17] ; 7.986 ;    ;    ; 7.986 ;
; i_in[18]   ; control_instruction[18] ; 8.938 ;    ;    ; 8.938 ;
; i_in[19]   ; control_instruction[19] ; 7.996 ;    ;    ; 7.996 ;
; i_in[20]   ; control_instruction[20] ; 7.959 ;    ;    ; 7.959 ;
; i_in[21]   ; control_instruction[21] ; 8.752 ;    ;    ; 8.752 ;
; i_in[22]   ; control_instruction[22] ; 8.020 ;    ;    ; 8.020 ;
; i_in[23]   ; control_instruction[23] ; 9.164 ;    ;    ; 9.164 ;
; i_in[24]   ; control_instruction[24] ; 7.919 ;    ;    ; 7.919 ;
; i_in[25]   ; control_instruction[25] ; 8.136 ;    ;    ; 8.136 ;
; i_in[26]   ; control_instruction[26] ; 8.076 ;    ;    ; 8.076 ;
; i_in[27]   ; control_instruction[27] ; 8.066 ;    ;    ; 8.066 ;
; i_in[28]   ; control_instruction[28] ; 8.674 ;    ;    ; 8.674 ;
; i_in[29]   ; control_instruction[29] ; 8.206 ;    ;    ; 8.206 ;
; i_in[30]   ; control_instruction[30] ; 8.226 ;    ;    ; 8.226 ;
; i_in[31]   ; control_instruction[31] ; 8.037 ;    ;    ; 8.037 ;
+------------+-------------------------+-------+----+----+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.368 ; -63.357       ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -0.717 ; -14.375       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; clock                            ; -1.380 ; -139.380      ;
; Controle:Control|currentState.S0 ; 0.500  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                           ;
+--------+--------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                   ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+
; -2.368 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[29] ; clock                            ; clock       ; 1.000        ; -0.012     ; 3.388      ;
; -2.347 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[0]  ; clock                            ; clock       ; 1.000        ; 0.007      ; 3.386      ;
; -2.344 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[31] ; clock                            ; clock       ; 1.000        ; 0.007      ; 3.383      ;
; -2.317 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[29] ; clock                            ; clock       ; 1.000        ; -0.012     ; 3.337      ;
; -2.313 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[27] ; clock                            ; clock       ; 1.000        ; -0.011     ; 3.334      ;
; -2.312 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[28] ; clock                            ; clock       ; 1.000        ; 0.004      ; 3.348      ;
; -2.311 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[30] ; clock                            ; clock       ; 1.000        ; 0.004      ; 3.347      ;
; -2.296 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[0]  ; clock                            ; clock       ; 1.000        ; 0.007      ; 3.335      ;
; -2.293 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[31] ; clock                            ; clock       ; 1.000        ; 0.007      ; 3.332      ;
; -2.269 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[29] ; clock                            ; clock       ; 1.000        ; -0.012     ; 3.289      ;
; -2.253 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[27] ; clock                            ; clock       ; 1.000        ; -0.011     ; 3.274      ;
; -2.252 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[28] ; clock                            ; clock       ; 1.000        ; 0.004      ; 3.288      ;
; -2.251 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[30] ; clock                            ; clock       ; 1.000        ; 0.004      ; 3.287      ;
; -2.248 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[0]  ; clock                            ; clock       ; 1.000        ; 0.007      ; 3.287      ;
; -2.245 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[31] ; clock                            ; clock       ; 1.000        ; 0.007      ; 3.284      ;
; -2.233 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[25] ; clock                            ; clock       ; 1.000        ; -0.011     ; 3.254      ;
; -2.212 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[22] ; clock                            ; clock       ; 1.000        ; -0.019     ; 3.225      ;
; -2.206 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[27] ; clock                            ; clock       ; 1.000        ; -0.011     ; 3.227      ;
; -2.205 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[28] ; clock                            ; clock       ; 1.000        ; 0.004      ; 3.241      ;
; -2.204 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[30] ; clock                            ; clock       ; 1.000        ; 0.004      ; 3.240      ;
; -2.194 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[25] ; clock                            ; clock       ; 1.000        ; -0.011     ; 3.215      ;
; -2.164 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[26] ; clock                            ; clock       ; 1.000        ; 0.004      ; 3.200      ;
; -2.161 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[20] ; clock                            ; clock       ; 1.000        ; 0.008      ; 3.201      ;
; -2.152 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[22] ; clock                            ; clock       ; 1.000        ; -0.019     ; 3.165      ;
; -2.146 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[25] ; clock                            ; clock       ; 1.000        ; -0.011     ; 3.167      ;
; -2.111 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[18] ; clock                            ; clock       ; 1.000        ; -0.021     ; 3.122      ;
; -2.105 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[22] ; clock                            ; clock       ; 1.000        ; -0.019     ; 3.118      ;
; -2.104 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[26] ; clock                            ; clock       ; 1.000        ; 0.004      ; 3.140      ;
; -2.101 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[20] ; clock                            ; clock       ; 1.000        ; 0.008      ; 3.141      ;
; -2.100 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[24] ; clock                            ; clock       ; 1.000        ; 0.004      ; 3.136      ;
; -2.057 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[26] ; clock                            ; clock       ; 1.000        ; 0.004      ; 3.093      ;
; -2.055 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.231     ; 2.856      ;
; -2.054 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[20] ; clock                            ; clock       ; 1.000        ; 0.008      ; 3.094      ;
; -2.051 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[18] ; clock                            ; clock       ; 1.000        ; -0.021     ; 3.062      ;
; -2.050 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.230     ; 2.852      ;
; -2.045 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[24] ; clock                            ; clock       ; 1.000        ; 0.004      ; 3.081      ;
; -2.042 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[23] ; clock                            ; clock       ; 1.000        ; 0.025      ; 3.099      ;
; -2.037 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.229     ; 2.840      ;
; -2.034 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.212     ; 2.854      ;
; -2.031 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.212     ; 2.851      ;
; -2.029 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.283     ; 2.778      ;
; -2.029 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.211     ; 2.850      ;
; -2.026 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.211     ; 2.847      ;
; -2.020 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[16] ; clock                            ; clock       ; 1.000        ; 0.008      ; 3.060      ;
; -2.017 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.207     ; 2.842      ;
; -2.016 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.210     ; 2.838      ;
; -2.013 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.210     ; 2.835      ;
; -2.008 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.264     ; 2.776      ;
; -2.005 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.264     ; 2.773      ;
; -2.004 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[18] ; clock                            ; clock       ; 1.000        ; -0.021     ; 3.015      ;
; -1.997 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[24] ; clock                            ; clock       ; 1.000        ; 0.004      ; 3.033      ;
; -1.996 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.188     ; 2.840      ;
; -1.993 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.188     ; 2.837      ;
; -1.989 ; regInstrucao:RegIns|addr_Output5[8]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.231     ; 2.790      ;
; -1.988 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[23] ; clock                            ; clock       ; 1.000        ; 0.025      ; 3.045      ;
; -1.981 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.230     ; 2.783      ;
; -1.974 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.282     ; 2.724      ;
; -1.973 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[21] ; clock                            ; clock       ; 1.000        ; 0.025      ; 3.030      ;
; -1.973 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.267     ; 2.738      ;
; -1.972 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.267     ; 2.737      ;
; -1.968 ; regInstrucao:RegIns|addr_Output5[8]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.212     ; 2.788      ;
; -1.965 ; regInstrucao:RegIns|addr_Output5[8]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.212     ; 2.785      ;
; -1.962 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.206     ; 2.788      ;
; -1.961 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.191     ; 2.802      ;
; -1.960 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[16] ; clock                            ; clock       ; 1.000        ; 0.008      ; 3.000      ;
; -1.960 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.211     ; 2.781      ;
; -1.960 ; regInstrucao:RegIns|addr_Output7[1]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.191     ; 2.801      ;
; -1.959 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.283     ; 2.708      ;
; -1.957 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.211     ; 2.778      ;
; -1.953 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.215     ; 2.770      ;
; -1.948 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.214     ; 2.766      ;
; -1.947 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.230     ; 2.749      ;
; -1.946 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.215     ; 2.763      ;
; -1.940 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[23] ; clock                            ; clock       ; 1.000        ; 0.025      ; 2.997      ;
; -1.938 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[0]  ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.264     ; 2.706      ;
; -1.935 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[31] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.264     ; 2.703      ;
; -1.935 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.213     ; 2.754      ;
; -1.933 ; Controle:Control|currentState.S2     ; bitsReg:RegULASaida|q[19] ; clock                            ; clock       ; 1.000        ; 0.001      ; 2.966      ;
; -1.932 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.230     ; 2.734      ;
; -1.931 ; bitsReg:RegB|q[0]                    ; bitsReg:RegULASaida|q[29] ; clock                            ; clock       ; 1.000        ; -0.013     ; 2.950      ;
; -1.930 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.229     ; 2.733      ;
; -1.929 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.214     ; 2.747      ;
; -1.927 ; regInstrucao:RegIns|addr_Output7[4]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.229     ; 2.730      ;
; -1.917 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.228     ; 2.721      ;
; -1.916 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.213     ; 2.735      ;
; -1.914 ; regInstrucao:RegIns|addr_Output5[6]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.228     ; 2.718      ;
; -1.913 ; Controle:Control|currentState.S8     ; bitsReg:RegULASaida|q[16] ; clock                            ; clock       ; 1.000        ; 0.008      ; 2.953      ;
; -1.913 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[21] ; clock                            ; clock       ; 1.000        ; 0.025      ; 2.970      ;
; -1.910 ; bitsReg:RegB|q[0]                    ; bitsReg:RegULASaida|q[0]  ; clock                            ; clock       ; 1.000        ; 0.006      ; 2.948      ;
; -1.909 ; Controle:Control|currentState.S6     ; bitsReg:RegULASaida|q[19] ; clock                            ; clock       ; 1.000        ; 0.001      ; 2.942      ;
; -1.907 ; bitsReg:RegB|q[0]                    ; bitsReg:RegULASaida|q[31] ; clock                            ; clock       ; 1.000        ; 0.006      ; 2.945      ;
; -1.904 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.282     ; 2.654      ;
; -1.903 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.267     ; 2.668      ;
; -1.902 ; regInstrucao:RegIns|addr_Output7[5]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.267     ; 2.667      ;
; -1.901 ; regInstrucao:RegIns|addr_Output5[11] ; bitsReg:RegULASaida|q[29] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.282     ; 2.651      ;
; -1.894 ; regInstrucao:RegIns|addr_Output7[3]  ; bitsReg:RegULASaida|q[25] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.282     ; 2.644      ;
; -1.892 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[27] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.229     ; 2.695      ;
; -1.891 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[28] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.214     ; 2.709      ;
; -1.890 ; regInstrucao:RegIns|addr_Output5[0]  ; bitsReg:RegULASaida|q[22] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.238     ; 2.684      ;
; -1.890 ; regInstrucao:RegIns|addr_Output7[2]  ; bitsReg:RegULASaida|q[30] ; Controle:Control|currentState.S0 ; clock       ; 1.000        ; -0.214     ; 2.708      ;
+--------+--------------------------------------+---------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                  ;
+--------+-------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                          ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.717 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.620      ; 1.196      ;
; -0.716 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.620      ; 1.197      ;
; -0.649 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.620      ; 1.264      ;
; -0.645 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.611      ; 1.259      ;
; -0.640 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[13]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.609      ; 1.262      ;
; -0.638 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[18]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.609      ; 1.264      ;
; -0.633 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.619      ; 1.279      ;
; -0.632 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[27]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.619      ; 1.280      ;
; -0.604 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.618      ; 1.307      ;
; -0.602 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[5]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.618      ; 1.309      ;
; -0.526 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.649      ; 1.416      ;
; -0.524 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.618      ; 1.387      ;
; -0.440 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.638      ; 1.491      ;
; -0.433 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[20]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.638      ; 1.498      ;
; -0.432 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.638      ; 1.499      ;
; -0.431 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[7]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.649      ; 1.511      ;
; -0.431 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.649      ; 1.511      ;
; -0.409 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[21]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.655      ; 1.539      ;
; -0.406 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.655      ; 1.542      ;
; -0.399 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.631      ; 1.525      ;
; -0.398 ; Controle:Control|currentState.S0    ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.622      ; 1.517      ;
; -0.398 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[19]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.631      ; 1.526      ;
; -0.379 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.636      ; 1.550      ;
; -0.377 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.636      ; 1.552      ;
; -0.360 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.638      ; 1.571      ;
; -0.352 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.638      ; 1.579      ;
; -0.323 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.625      ; 1.595      ;
; -0.294 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[26]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.634      ; 1.633      ;
; -0.293 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[24]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.634      ; 1.634      ;
; -0.217 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[9]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.620      ; 1.196      ;
; -0.216 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[15]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.620      ; 1.197      ;
; -0.149 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[11]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.620      ; 1.264      ;
; -0.145 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[22]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.611      ; 1.259      ;
; -0.140 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[13]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.609      ; 1.262      ;
; -0.138 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[18]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.609      ; 1.264      ;
; -0.133 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[25]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.619      ; 1.279      ;
; -0.132 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[27]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.619      ; 1.280      ;
; -0.119 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.634      ; 1.808      ;
; -0.104 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[29]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.618      ; 1.307      ;
; -0.102 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[5]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.618      ; 1.309      ;
; -0.061 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.637      ; 1.869      ;
; -0.060 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.637      ; 1.870      ;
; -0.054 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[28]        ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; 1.634      ; 1.873      ;
; -0.026 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[6]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.649      ; 1.416      ;
; -0.024 ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[1]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.618      ; 1.387      ;
; 0.060  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[16]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.638      ; 1.491      ;
; 0.067  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[20]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.638      ; 1.498      ;
; 0.068  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[12]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.638      ; 1.499      ;
; 0.069  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[7]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.649      ; 1.511      ;
; 0.069  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[8]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.649      ; 1.511      ;
; 0.091  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[21]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.655      ; 1.539      ;
; 0.094  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[23]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.655      ; 1.542      ;
; 0.101  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[17]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.631      ; 1.525      ;
; 0.102  ; Controle:Control|currentState.S0    ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.622      ; 1.517      ;
; 0.102  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[19]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.631      ; 1.526      ;
; 0.121  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[14]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.636      ; 1.550      ;
; 0.123  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[2]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.636      ; 1.552      ;
; 0.140  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[3]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.638      ; 1.571      ;
; 0.148  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[4]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.638      ; 1.579      ;
; 0.177  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[10]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.625      ; 1.595      ;
; 0.206  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[26]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.634      ; 1.633      ;
; 0.207  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[24]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.634      ; 1.634      ;
; 0.215  ; Controle:Control|currentState.S2    ; Controle:Control|currentState.S2 ; clock                            ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.334  ; Controle:Control|currentState.S3    ; Controle:Control|currentState.S4 ; clock                            ; clock       ; 0.000        ; 0.000      ; 0.486      ;
; 0.381  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[30]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.634      ; 1.808      ;
; 0.413  ; Controle:Control|currentState.S1    ; Controle:Control|currentState.S9 ; clock                            ; clock       ; 0.000        ; 0.000      ; 0.565      ;
; 0.418  ; regInstrucao:RegIns|addr_Output1[1] ; Controle:Control|currentState.S9 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.213     ; 0.357      ;
; 0.429  ; regInstrucao:RegIns|addr_Output1[5] ; Controle:Control|currentState.S5 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.211     ; 0.370      ;
; 0.434  ; regInstrucao:RegIns|addr_Output1[5] ; Controle:Control|currentState.S3 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.211     ; 0.375      ;
; 0.439  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[31]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.637      ; 1.869      ;
; 0.440  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[0]         ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.637      ; 1.870      ;
; 0.446  ; Controle:Control|currentState.S0    ; bitsReg:RegULASaida|q[28]        ; Controle:Control|currentState.S0 ; clock       ; -0.500       ; 1.634      ; 1.873      ;
; 0.464  ; regInstrucao:RegIns|addr_Output1[1] ; Controle:Control|currentState.S3 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.213     ; 0.403      ;
; 0.466  ; regInstrucao:RegIns|addr_Output1[1] ; Controle:Control|currentState.S5 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.213     ; 0.405      ;
; 0.505  ; regInstrucao:RegIns|addr_Output1[4] ; Controle:Control|currentState.S9 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.214     ; 0.443      ;
; 0.530  ; regInstrucao:RegIns|addr_Output1[5] ; Controle:Control|currentState.S8 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.203     ; 0.479      ;
; 0.532  ; regInstrucao:RegIns|addr_Output1[0] ; Controle:Control|currentState.S3 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.211     ; 0.473      ;
; 0.534  ; regInstrucao:RegIns|addr_Output1[0] ; Controle:Control|currentState.S5 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.211     ; 0.475      ;
; 0.537  ; Controle:Control|currentState.S1    ; Controle:Control|currentState.S6 ; clock                            ; clock       ; 0.000        ; 0.008      ; 0.697      ;
; 0.558  ; regInstrucao:RegIns|addr_Output1[2] ; Controle:Control|currentState.S6 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.189     ; 0.521      ;
; 0.573  ; regInstrucao:RegIns|addr_Output1[3] ; Controle:Control|currentState.S5 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.201     ; 0.524      ;
; 0.573  ; regInstrucao:RegIns|addr_Output1[3] ; Controle:Control|currentState.S3 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.201     ; 0.524      ;
; 0.575  ; regInstrucao:RegIns|addr_Output1[0] ; Controle:Control|currentState.S9 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.211     ; 0.516      ;
; 0.586  ; regInstrucao:RegIns|addr_Output1[4] ; Controle:Control|currentState.S3 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.214     ; 0.524      ;
; 0.588  ; regInstrucao:RegIns|addr_Output1[4] ; Controle:Control|currentState.S5 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.214     ; 0.526      ;
; 0.591  ; regInstrucao:RegIns|addr_Output1[1] ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.213     ; 0.530      ;
; 0.594  ; Controle:Control|currentState.S1    ; Controle:Control|currentState.S1 ; clock                            ; clock       ; 0.000        ; 0.000      ; 0.746      ;
; 0.602  ; regInstrucao:RegIns|addr_Output1[5] ; Controle:Control|currentState.S9 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.211     ; 0.543      ;
; 0.628  ; regInstrucao:RegIns|addr_Output1[3] ; Controle:Control|currentState.S9 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.201     ; 0.579      ;
; 0.646  ; regInstrucao:RegIns|addr_Output1[5] ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.211     ; 0.587      ;
; 0.664  ; Controle:Control|currentState.S2    ; Controle:Control|currentState.S3 ; clock                            ; clock       ; 0.000        ; -0.008     ; 0.808      ;
; 0.666  ; Controle:Control|currentState.S2    ; Controle:Control|currentState.S5 ; clock                            ; clock       ; 0.000        ; -0.008     ; 0.810      ;
; 0.676  ; regInstrucao:RegIns|addr_Output1[1] ; Controle:Control|currentState.S8 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.205     ; 0.623      ;
; 0.684  ; regInstrucao:RegIns|addr_Output1[1] ; Controle:Control|currentState.S6 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.205     ; 0.631      ;
; 0.704  ; regInstrucao:RegIns|addr_Output1[5] ; Controle:Control|currentState.S2 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.203     ; 0.653      ;
; 0.708  ; regInstrucao:RegIns|addr_Output1[4] ; Controle:Control|currentState.S1 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.214     ; 0.646      ;
; 0.718  ; Controle:Control|currentState.S5    ; Controle:Control|currentState.S0 ; clock                            ; clock       ; 0.000        ; 0.008      ; 0.878      ;
; 0.726  ; Controle:Control|currentState.S6    ; Controle:Control|currentState.S7 ; clock                            ; clock       ; 0.000        ; -0.021     ; 0.857      ;
; 0.744  ; regInstrucao:RegIns|addr_Output1[0] ; Controle:Control|currentState.S8 ; Controle:Control|currentState.S0 ; clock       ; 0.000        ; -0.203     ; 0.693      ;
; 0.746  ; bitsReg:RegA|q[6]                   ; bitsReg:RegULASaida|q[6]         ; clock                            ; clock       ; 0.000        ; 0.000      ; 0.898      ;
+--------+-------------------------------------+----------------------------------+----------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S0 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S0 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S4 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S4 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S5 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S5 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S6 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S6 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S8 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S8 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; Controle:Control|currentState.S9 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; Controle:Control|currentState.S9 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[16]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[16]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[17]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[17]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[18]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[18]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[19]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[19]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[1]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[1]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[20]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[20]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[21]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[21]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[22]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[22]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[23]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[23]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[24]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[24]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[25]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[25]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[26]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[26]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[27]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[27]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[28]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[28]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[29]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[29]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[2]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[2]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[30]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[30]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[31]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[31]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[3]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[3]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[4]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[4]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[5]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[5]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[6]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[6]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[7]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[7]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[8]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[8]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegA|q[9]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegA|q[9]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[0]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[10]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[11]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[12]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[13]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[14]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; bitsReg:RegB|q[15]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; bitsReg:RegB|q[16]               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Controle:Control|currentState.S0'                                                                                  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; Control|currentState.S0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; Control|currentState.S0|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; Control|currentState.S0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; Control|currentState.S0~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; Control|currentState.S0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; Control|currentState.S0~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output1[5]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[3]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output3[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[0]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[10]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[10]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[11]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[11]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[12]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[12]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[13]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[13]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[14]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[14]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[15]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[15]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[7]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[8]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[8]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[9]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output5[9]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[21]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[21]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[22]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[22]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[23]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[23]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[24]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[24]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[25]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output6[25]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[1]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[2]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[4]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; RegIns|addr_Output7[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[2]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[2]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[3]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[3]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[4]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[4]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[5]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output1[5]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[1]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[1]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[2]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[2]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[3]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[3]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[4]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output3[4]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[10]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[10]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[11]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[11]     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[12]     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; Controle:Control|currentState.S0 ; Rise       ; regInstrucao:RegIns|addr_Output5[12]     ;
+-------+--------------+----------------+------------------+----------------------------------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                     ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; 2.871  ; 2.871  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; -0.094 ; -0.094 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; -0.200 ; -0.200 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; 2.754  ; 2.754  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; 2.630  ; 2.630  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; 2.702  ; 2.702  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; 2.452  ; 2.452  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; 2.572  ; 2.572  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; 2.751  ; 2.751  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; 2.746  ; 2.746  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; 2.435  ; 2.435  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; 2.814  ; 2.814  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; 2.752  ; 2.752  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; 2.810  ; 2.810  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; 2.443  ; 2.443  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; 2.691  ; 2.691  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; 2.871  ; 2.871  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; 2.525  ; 2.525  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; 2.712  ; 2.712  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; 2.520  ; 2.520  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; 2.580  ; 2.580  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; 2.697  ; 2.697  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; 2.566  ; 2.566  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; 2.593  ; 2.593  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; 2.626  ; 2.626  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; 2.525  ; 2.525  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; 2.444  ; 2.444  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; 2.806  ; 2.806  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; 2.712  ; 2.712  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; 2.832  ; 2.832  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; 2.509  ; 2.509  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; 2.423  ; 2.423  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; 2.677  ; 2.677  ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 2.507  ; 2.507  ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; 2.467  ; 2.467  ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; 2.311  ; 2.311  ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; 2.324  ; 2.324  ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; 2.310  ; 2.310  ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; 2.405  ; 2.405  ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; 2.495  ; 2.495  ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; 2.292  ; 2.292  ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; 2.320  ; 2.320  ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; 2.150  ; 2.150  ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; 2.225  ; 2.225  ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; 2.255  ; 2.255  ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; 2.244  ; 2.244  ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; 2.317  ; 2.317  ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; 2.146  ; 2.146  ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; 2.322  ; 2.322  ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; 2.043  ; 2.043  ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; 2.261  ; 2.261  ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; 2.299  ; 2.299  ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; 2.507  ; 2.507  ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; 2.315  ; 2.315  ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; 2.291  ; 2.291  ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; 2.262  ; 2.262  ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; 2.399  ; 2.399  ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; 2.300  ; 2.300  ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; -0.050 ; -0.050 ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; 2.147  ; 2.147  ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; 2.239  ; 2.239  ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; 2.269  ; 2.269  ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; 2.178  ; 2.178  ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; 2.164  ; 2.164  ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; 2.177  ; 2.177  ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; 2.055  ; 2.055  ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; 2.592  ; 2.592  ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; 2.432  ; 2.432  ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; 2.304  ; 2.304  ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; 2.216  ; 2.216  ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; 2.268  ; 2.268  ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; 2.303  ; 2.303  ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; 2.317  ; 2.317  ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; 2.312  ; 2.312  ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; 2.147  ; 2.147  ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; 2.314  ; 2.314  ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; 2.215  ; 2.215  ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; 2.281  ; 2.281  ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; 2.554  ; 2.554  ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; 2.403  ; 2.403  ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; 2.077  ; 2.077  ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; 2.373  ; 2.373  ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; 2.285  ; 2.285  ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; 2.313  ; 2.313  ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; 2.263  ; 2.263  ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; 2.071  ; 2.071  ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; 2.243  ; 2.243  ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; 2.361  ; 2.361  ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; 2.476  ; 2.476  ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; 2.330  ; 2.330  ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; 2.342  ; 2.342  ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; 0.126  ; 0.126  ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; 2.142  ; 2.142  ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; 2.592  ; 2.592  ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; 2.290  ; 2.290  ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; 2.234  ; 2.234  ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; 2.058  ; 2.058  ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; 2.144  ; 2.144  ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; 2.279  ; 2.279  ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 2.873  ; 2.873  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; -0.383 ; -0.383 ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; -0.304 ; -0.304 ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; 2.540  ; 2.540  ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; 2.472  ; 2.472  ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; 2.499  ; 2.499  ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; 2.440  ; 2.440  ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; 2.472  ; 2.472  ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; 2.873  ; 2.873  ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; 2.473  ; 2.473  ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; 2.399  ; 2.399  ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; 2.614  ; 2.614  ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; 2.456  ; 2.456  ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; 2.369  ; 2.369  ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; 2.335  ; 2.335  ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; 2.687  ; 2.687  ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; 2.806  ; 2.806  ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; 2.452  ; 2.452  ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; 2.592  ; 2.592  ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; 2.447  ; 2.447  ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; 2.456  ; 2.456  ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; 2.758  ; 2.758  ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; 2.446  ; 2.446  ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; 2.571  ; 2.571  ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; 2.616  ; 2.616  ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; 2.409  ; 2.409  ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; 2.344  ; 2.344  ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; 2.573  ; 2.573  ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; 2.443  ; 2.443  ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; 2.680  ; 2.680  ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; 2.402  ; 2.402  ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; 2.341  ; 2.341  ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; 2.754  ; 2.754  ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; 0.558  ; 0.558  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; 0.384  ; 0.384  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; 0.558  ; 0.558  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; -2.464 ; -2.464 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; -2.345 ; -2.345 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; -2.421 ; -2.421 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; -2.078 ; -2.078 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; -2.218 ; -2.218 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; -2.338 ; -2.338 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; -2.292 ; -2.292 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; -2.081 ; -2.081 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; -2.461 ; -2.461 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; -2.353 ; -2.353 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; -2.528 ; -2.528 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; -2.161 ; -2.161 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; -2.406 ; -2.406 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; -2.510 ; -2.510 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; -2.251 ; -2.251 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; -2.432 ; -2.432 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; -2.246 ; -2.246 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; -2.297 ; -2.297 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; -2.423 ; -2.423 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; -2.286 ; -2.286 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; -2.314 ; -2.314 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; -2.352 ; -2.352 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; -2.162 ; -2.162 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; -2.091 ; -2.091 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; -2.518 ; -2.518 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; -2.346 ; -2.346 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; -2.296 ; -2.296 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; -2.150 ; -2.150 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; -2.137 ; -2.137 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; -2.292 ; -2.292 ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 0.170  ; 0.170  ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; -2.347 ; -2.347 ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; -2.191 ; -2.191 ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; -2.204 ; -2.204 ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; -2.190 ; -2.190 ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; -2.285 ; -2.285 ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; -2.375 ; -2.375 ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; -2.172 ; -2.172 ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; -2.200 ; -2.200 ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; -2.030 ; -2.030 ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; -2.105 ; -2.105 ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; -2.135 ; -2.135 ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; -2.124 ; -2.124 ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; -2.197 ; -2.197 ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; -2.026 ; -2.026 ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; -2.202 ; -2.202 ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; -1.923 ; -1.923 ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; -2.141 ; -2.141 ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; -2.179 ; -2.179 ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; -2.387 ; -2.387 ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; -2.195 ; -2.195 ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; -2.171 ; -2.171 ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; -2.142 ; -2.142 ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; -2.279 ; -2.279 ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; -2.180 ; -2.180 ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; 0.170  ; 0.170  ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; -2.027 ; -2.027 ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; -2.119 ; -2.119 ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; -2.149 ; -2.149 ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; -2.058 ; -2.058 ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; -2.044 ; -2.044 ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; -2.057 ; -2.057 ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; -1.935 ; -1.935 ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; -0.006 ; -0.006 ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; -2.312 ; -2.312 ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; -2.184 ; -2.184 ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; -2.096 ; -2.096 ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; -2.148 ; -2.148 ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; -2.183 ; -2.183 ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; -2.197 ; -2.197 ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; -2.192 ; -2.192 ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; -2.027 ; -2.027 ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; -2.194 ; -2.194 ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; -2.095 ; -2.095 ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; -2.161 ; -2.161 ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; -2.434 ; -2.434 ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; -2.283 ; -2.283 ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; -1.957 ; -1.957 ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; -2.253 ; -2.253 ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; -2.165 ; -2.165 ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; -2.193 ; -2.193 ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; -2.143 ; -2.143 ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; -1.951 ; -1.951 ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; -2.123 ; -2.123 ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; -2.241 ; -2.241 ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; -2.356 ; -2.356 ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; -2.210 ; -2.210 ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; -2.222 ; -2.222 ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; -0.006 ; -0.006 ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; -2.022 ; -2.022 ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; -2.472 ; -2.472 ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; -2.170 ; -2.170 ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; -2.114 ; -2.114 ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; -1.938 ; -1.938 ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; -2.024 ; -2.024 ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; -2.159 ; -2.159 ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 0.503  ; 0.503  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; 0.503  ; 0.503  ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; 0.424  ; 0.424  ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; -2.420 ; -2.420 ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; -2.352 ; -2.352 ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; -2.379 ; -2.379 ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; -2.320 ; -2.320 ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; -2.352 ; -2.352 ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; -2.753 ; -2.753 ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; -2.353 ; -2.353 ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; -2.279 ; -2.279 ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; -2.494 ; -2.494 ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; -2.336 ; -2.336 ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; -2.249 ; -2.249 ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; -2.215 ; -2.215 ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; -2.567 ; -2.567 ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; -2.686 ; -2.686 ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; -2.332 ; -2.332 ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; -2.472 ; -2.472 ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; -2.327 ; -2.327 ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; -2.336 ; -2.336 ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; -2.638 ; -2.638 ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; -2.326 ; -2.326 ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; -2.451 ; -2.451 ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; -2.496 ; -2.496 ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; -2.289 ; -2.289 ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; -2.224 ; -2.224 ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; -2.453 ; -2.453 ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; -2.323 ; -2.323 ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; -2.560 ; -2.560 ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; -2.282 ; -2.282 ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; -2.221 ; -2.221 ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; -2.634 ; -2.634 ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                  ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port                           ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ; 2.910 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ; 2.910 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ;       ; 2.301 ; Rise       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ;       ; 3.214 ; Rise       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ;       ; 2.797 ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 2.680 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 2.680 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 3.111 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 3.111 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 2.682 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 7.335 ; 7.335 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 7.165 ; 7.165 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 6.455 ; 6.455 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 6.347 ; 6.347 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 6.647 ; 6.647 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 6.475 ; 6.475 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 6.816 ; 6.816 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 6.747 ; 6.747 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 6.363 ; 6.363 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 6.528 ; 6.528 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 6.578 ; 6.578 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 6.386 ; 6.386 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 6.433 ; 6.433 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 6.720 ; 6.720 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 6.713 ; 6.713 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 6.864 ; 6.864 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 6.532 ; 6.532 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 6.559 ; 6.559 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 6.566 ; 6.566 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 6.477 ; 6.477 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 6.564 ; 6.564 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 6.489 ; 6.489 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 6.652 ; 6.652 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 6.562 ; 6.562 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 6.839 ; 6.839 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 6.857 ; 6.857 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 7.290 ; 7.290 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 6.886 ; 6.886 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 6.901 ; 6.901 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 7.185 ; 7.185 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 7.335 ; 7.335 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 7.044 ; 7.044 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 7.132 ; 7.132 ; Rise       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 7.931 ; 7.931 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 6.440 ; 6.440 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 6.226 ; 6.226 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 6.482 ; 6.482 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 6.462 ; 6.462 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 6.449 ; 6.449 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 6.574 ; 6.574 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 6.518 ; 6.518 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 6.538 ; 6.538 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 6.353 ; 6.353 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 6.659 ; 6.659 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 6.428 ; 6.428 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 6.566 ; 6.566 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 6.369 ; 6.369 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 6.785 ; 6.785 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 6.171 ; 6.171 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 7.215 ; 7.215 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 6.689 ; 6.689 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 7.147 ; 7.147 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 6.858 ; 6.858 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 7.205 ; 7.205 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 6.848 ; 6.848 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 6.965 ; 6.965 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 7.081 ; 7.081 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 7.111 ; 7.111 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 6.712 ; 6.712 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 6.872 ; 6.872 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 7.244 ; 7.244 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 7.467 ; 7.467 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 7.412 ; 7.412 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 7.931 ; 7.931 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 6.883 ; 6.883 ; Rise       ; Controle:Control|currentState.S0 ;
; control_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 5.438 ; 5.438 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 5.438 ; 5.438 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 5.106 ; 5.106 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 5.076 ; 5.076 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 4.695 ; 4.695 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 5.212 ; 5.212 ; Rise       ; Controle:Control|currentState.S0 ;
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ;       ; 2.910 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ;       ; 2.910 ; Fall       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ; 2.301 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ; 3.214 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ; 2.797 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;       ; 2.680 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;       ; 2.680 ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ;       ; 3.111 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ;       ; 3.111 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ;       ; 2.682 ; Fall       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 5.858 ; 5.858 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 5.688 ; 5.688 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 4.558 ; 4.558 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 4.481 ; 4.481 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 4.876 ; 4.876 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 4.812 ; 4.812 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 5.306 ; 5.306 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 4.899 ; 4.899 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 4.663 ; 4.663 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 5.051 ; 5.051 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 5.097 ; 5.097 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 4.909 ; 4.909 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 4.956 ; 4.956 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 5.231 ; 5.231 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 5.236 ; 5.236 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 5.387 ; 5.387 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 5.043 ; 5.043 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 5.070 ; 5.070 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 5.089 ; 5.089 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 4.988 ; 4.988 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 5.087 ; 5.087 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 5.000 ; 5.000 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 5.163 ; 5.163 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 5.085 ; 5.085 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 5.362 ; 5.362 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 5.380 ; 5.380 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 5.813 ; 5.813 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 5.397 ; 5.397 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 5.412 ; 5.412 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 5.696 ; 5.696 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 5.858 ; 5.858 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 5.555 ; 5.555 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 5.655 ; 5.655 ; Fall       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 6.454 ; 6.454 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 4.543 ; 4.543 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 4.360 ; 4.360 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 4.711 ; 4.711 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 4.799 ; 4.799 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 4.939 ; 4.939 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 4.726 ; 4.726 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 4.818 ; 4.818 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 5.061 ; 5.061 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 4.872 ; 4.872 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 5.182 ; 5.182 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 4.951 ; 4.951 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 5.077 ; 5.077 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 4.892 ; 4.892 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 5.308 ; 5.308 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 4.682 ; 4.682 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 5.726 ; 5.726 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 5.212 ; 5.212 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 5.658 ; 5.658 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 5.381 ; 5.381 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 5.716 ; 5.716 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 5.359 ; 5.359 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 5.488 ; 5.488 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 5.604 ; 5.604 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 5.634 ; 5.634 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 5.235 ; 5.235 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 5.383 ; 5.383 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 5.755 ; 5.755 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 5.978 ; 5.978 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 5.935 ; 5.935 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 6.454 ; 6.454 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 5.394 ; 5.394 ; Fall       ; Controle:Control|currentState.S0 ;
; control_EscMem                      ; clock                            ; 4.095 ; 4.095 ; Rise       ; clock                            ;
; control_EscReg                      ; clock                            ; 4.856 ; 4.856 ; Rise       ; clock                            ;
; control_FontePC[*]                  ; clock                            ; 4.508 ; 4.508 ; Rise       ; clock                            ;
;  control_FontePC[0]                 ; clock                            ; 4.508 ; 4.508 ; Rise       ; clock                            ;
;  control_FontePC[1]                 ; clock                            ; 4.479 ; 4.479 ; Rise       ; clock                            ;
; control_IouD                        ; clock                            ; 4.670 ; 4.670 ; Rise       ; clock                            ;
; control_LerMem                      ; clock                            ; 4.779 ; 4.779 ; Rise       ; clock                            ;
; control_MemParaReg                  ; clock                            ; 4.159 ; 4.159 ; Rise       ; clock                            ;
; control_PCEsc                       ; clock                            ; 4.387 ; 4.387 ; Rise       ; clock                            ;
; control_PCEscCond                   ; clock                            ; 4.470 ; 4.470 ; Rise       ; clock                            ;
; control_RegDst                      ; clock                            ; 4.019 ; 4.019 ; Rise       ; clock                            ;
; control_ULAFonteA                   ; clock                            ; 4.921 ; 4.921 ; Rise       ; clock                            ;
; control_ULAFonteB[*]                ; clock                            ; 4.921 ; 4.921 ; Rise       ; clock                            ;
;  control_ULAFonteB[0]               ; clock                            ; 4.921 ; 4.921 ; Rise       ; clock                            ;
;  control_ULAFonteB[1]               ; clock                            ; 4.419 ; 4.419 ; Rise       ; clock                            ;
; control_ULAOp[*]                    ; clock                            ; 4.935 ; 4.935 ; Rise       ; clock                            ;
;  control_ULAOp[0]                   ; clock                            ; 4.935 ; 4.935 ; Rise       ; clock                            ;
;  control_ULAOp[1]                   ; clock                            ; 4.512 ; 4.512 ; Rise       ; clock                            ;
; control_data_3_EntradaMemDados[*]   ; clock                            ; 5.253 ; 5.253 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[0]  ; clock                            ; 4.745 ; 4.745 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[1]  ; clock                            ; 4.759 ; 4.759 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[2]  ; clock                            ; 4.915 ; 4.915 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[3]  ; clock                            ; 5.065 ; 5.065 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[4]  ; clock                            ; 4.800 ; 4.800 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[5]  ; clock                            ; 4.781 ; 4.781 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[6]  ; clock                            ; 4.954 ; 4.954 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[7]  ; clock                            ; 4.605 ; 4.605 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[8]  ; clock                            ; 4.887 ; 4.887 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[9]  ; clock                            ; 4.704 ; 4.704 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[10] ; clock                            ; 5.186 ; 5.186 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[11] ; clock                            ; 4.836 ; 4.836 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[12] ; clock                            ; 4.705 ; 4.705 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[13] ; clock                            ; 4.521 ; 4.521 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[14] ; clock                            ; 5.019 ; 5.019 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[15] ; clock                            ; 4.559 ; 4.559 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[16] ; clock                            ; 4.853 ; 4.853 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[17] ; clock                            ; 5.237 ; 5.237 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[18] ; clock                            ; 4.969 ; 4.969 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[19] ; clock                            ; 5.253 ; 5.253 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[20] ; clock                            ; 4.587 ; 4.587 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[21] ; clock                            ; 4.658 ; 4.658 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[22] ; clock                            ; 5.180 ; 5.180 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[23] ; clock                            ; 5.121 ; 5.121 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[24] ; clock                            ; 4.718 ; 4.718 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[25] ; clock                            ; 4.924 ; 4.924 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[26] ; clock                            ; 4.981 ; 4.981 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[27] ; clock                            ; 4.659 ; 4.659 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[28] ; clock                            ; 5.165 ; 5.165 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[29] ; clock                            ; 5.155 ; 5.155 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[30] ; clock                            ; 4.896 ; 4.896 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[31] ; clock                            ; 5.211 ; 5.211 ; Rise       ; clock                            ;
; control_dt_saida[*]                 ; clock                            ; 7.648 ; 7.648 ; Rise       ; clock                            ;
;  control_dt_saida[0]                ; clock                            ; 7.478 ; 7.478 ; Rise       ; clock                            ;
;  control_dt_saida[1]                ; clock                            ; 6.460 ; 6.460 ; Rise       ; clock                            ;
;  control_dt_saida[2]                ; clock                            ; 6.344 ; 6.344 ; Rise       ; clock                            ;
;  control_dt_saida[3]                ; clock                            ; 6.727 ; 6.727 ; Rise       ; clock                            ;
;  control_dt_saida[4]                ; clock                            ; 6.640 ; 6.640 ; Rise       ; clock                            ;
;  control_dt_saida[5]                ; clock                            ; 7.134 ; 7.134 ; Rise       ; clock                            ;
;  control_dt_saida[6]                ; clock                            ; 6.727 ; 6.727 ; Rise       ; clock                            ;
;  control_dt_saida[7]                ; clock                            ; 6.426 ; 6.426 ; Rise       ; clock                            ;
;  control_dt_saida[8]                ; clock                            ; 6.824 ; 6.824 ; Rise       ; clock                            ;
;  control_dt_saida[9]                ; clock                            ; 6.860 ; 6.860 ; Rise       ; clock                            ;
;  control_dt_saida[10]               ; clock                            ; 6.672 ; 6.672 ; Rise       ; clock                            ;
;  control_dt_saida[11]               ; clock                            ; 6.760 ; 6.760 ; Rise       ; clock                            ;
;  control_dt_saida[12]               ; clock                            ; 7.059 ; 7.059 ; Rise       ; clock                            ;
;  control_dt_saida[13]               ; clock                            ; 7.032 ; 7.032 ; Rise       ; clock                            ;
;  control_dt_saida[14]               ; clock                            ; 7.150 ; 7.150 ; Rise       ; clock                            ;
;  control_dt_saida[15]               ; clock                            ; 6.871 ; 6.871 ; Rise       ; clock                            ;
;  control_dt_saida[16]               ; clock                            ; 6.898 ; 6.898 ; Rise       ; clock                            ;
;  control_dt_saida[17]               ; clock                            ; 6.852 ; 6.852 ; Rise       ; clock                            ;
;  control_dt_saida[18]               ; clock                            ; 6.816 ; 6.816 ; Rise       ; clock                            ;
;  control_dt_saida[19]               ; clock                            ; 6.850 ; 6.850 ; Rise       ; clock                            ;
;  control_dt_saida[20]               ; clock                            ; 6.828 ; 6.828 ; Rise       ; clock                            ;
;  control_dt_saida[21]               ; clock                            ; 6.991 ; 6.991 ; Rise       ; clock                            ;
;  control_dt_saida[22]               ; clock                            ; 6.884 ; 6.884 ; Rise       ; clock                            ;
;  control_dt_saida[23]               ; clock                            ; 7.155 ; 7.155 ; Rise       ; clock                            ;
;  control_dt_saida[24]               ; clock                            ; 7.174 ; 7.174 ; Rise       ; clock                            ;
;  control_dt_saida[25]               ; clock                            ; 7.591 ; 7.591 ; Rise       ; clock                            ;
;  control_dt_saida[26]               ; clock                            ; 7.225 ; 7.225 ; Rise       ; clock                            ;
;  control_dt_saida[27]               ; clock                            ; 7.240 ; 7.240 ; Rise       ; clock                            ;
;  control_dt_saida[28]               ; clock                            ; 7.524 ; 7.524 ; Rise       ; clock                            ;
;  control_dt_saida[29]               ; clock                            ; 7.648 ; 7.648 ; Rise       ; clock                            ;
;  control_dt_saida[30]               ; clock                            ; 7.383 ; 7.383 ; Rise       ; clock                            ;
;  control_dt_saida[31]               ; clock                            ; 7.445 ; 7.445 ; Rise       ; clock                            ;
; control_entradaPC[*]                ; clock                            ; 8.217 ; 8.217 ; Rise       ; clock                            ;
;  control_entradaPC[0]               ; clock                            ; 4.679 ; 4.679 ; Rise       ; clock                            ;
;  control_entradaPC[1]               ; clock                            ; 6.445 ; 6.445 ; Rise       ; clock                            ;
;  control_entradaPC[2]               ; clock                            ; 6.223 ; 6.223 ; Rise       ; clock                            ;
;  control_entradaPC[3]               ; clock                            ; 6.562 ; 6.562 ; Rise       ; clock                            ;
;  control_entradaPC[4]               ; clock                            ; 6.627 ; 6.627 ; Rise       ; clock                            ;
;  control_entradaPC[5]               ; clock                            ; 6.767 ; 6.767 ; Rise       ; clock                            ;
;  control_entradaPC[6]               ; clock                            ; 6.554 ; 6.554 ; Rise       ; clock                            ;
;  control_entradaPC[7]               ; clock                            ; 6.581 ; 6.581 ; Rise       ; clock                            ;
;  control_entradaPC[8]               ; clock                            ; 6.834 ; 6.834 ; Rise       ; clock                            ;
;  control_entradaPC[9]               ; clock                            ; 6.635 ; 6.635 ; Rise       ; clock                            ;
;  control_entradaPC[10]              ; clock                            ; 6.945 ; 6.945 ; Rise       ; clock                            ;
;  control_entradaPC[11]              ; clock                            ; 6.755 ; 6.755 ; Rise       ; clock                            ;
;  control_entradaPC[12]              ; clock                            ; 6.905 ; 6.905 ; Rise       ; clock                            ;
;  control_entradaPC[13]              ; clock                            ; 6.688 ; 6.688 ; Rise       ; clock                            ;
;  control_entradaPC[14]              ; clock                            ; 7.071 ; 7.071 ; Rise       ; clock                            ;
;  control_entradaPC[15]              ; clock                            ; 6.510 ; 6.510 ; Rise       ; clock                            ;
;  control_entradaPC[16]              ; clock                            ; 7.554 ; 7.554 ; Rise       ; clock                            ;
;  control_entradaPC[17]              ; clock                            ; 6.975 ; 6.975 ; Rise       ; clock                            ;
;  control_entradaPC[18]              ; clock                            ; 7.486 ; 7.486 ; Rise       ; clock                            ;
;  control_entradaPC[19]              ; clock                            ; 7.144 ; 7.144 ; Rise       ; clock                            ;
;  control_entradaPC[20]              ; clock                            ; 7.544 ; 7.544 ; Rise       ; clock                            ;
;  control_entradaPC[21]              ; clock                            ; 7.187 ; 7.187 ; Rise       ; clock                            ;
;  control_entradaPC[22]              ; clock                            ; 7.287 ; 7.287 ; Rise       ; clock                            ;
;  control_entradaPC[23]              ; clock                            ; 7.397 ; 7.397 ; Rise       ; clock                            ;
;  control_entradaPC[24]              ; clock                            ; 7.428 ; 7.428 ; Rise       ; clock                            ;
;  control_entradaPC[25]              ; clock                            ; 7.013 ; 7.013 ; Rise       ; clock                            ;
;  control_entradaPC[26]              ; clock                            ; 7.211 ; 7.211 ; Rise       ; clock                            ;
;  control_entradaPC[27]              ; clock                            ; 7.583 ; 7.583 ; Rise       ; clock                            ;
;  control_entradaPC[28]              ; clock                            ; 7.806 ; 7.806 ; Rise       ; clock                            ;
;  control_entradaPC[29]              ; clock                            ; 7.725 ; 7.725 ; Rise       ; clock                            ;
;  control_entradaPC[30]              ; clock                            ; 8.217 ; 8.217 ; Rise       ; clock                            ;
;  control_entradaPC[31]              ; clock                            ; 7.222 ; 7.222 ; Rise       ; clock                            ;
; control_regRd_Mux[*]                ; clock                            ; 4.986 ; 4.986 ; Rise       ; clock                            ;
;  control_regRd_Mux[0]               ; clock                            ; 4.922 ; 4.922 ; Rise       ; clock                            ;
;  control_regRd_Mux[1]               ; clock                            ; 4.789 ; 4.789 ; Rise       ; clock                            ;
;  control_regRd_Mux[2]               ; clock                            ; 4.986 ; 4.986 ; Rise       ; clock                            ;
;  control_regRd_Mux[3]               ; clock                            ; 4.770 ; 4.770 ; Rise       ; clock                            ;
;  control_regRd_Mux[4]               ; clock                            ; 4.735 ; 4.735 ; Rise       ; clock                            ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port                           ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ; 2.910 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ; 2.910 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ;       ; 2.301 ; Rise       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ;       ; 3.214 ; Rise       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ;       ; 2.797 ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 2.680 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 2.680 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 2.682 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 3.111 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 2.682 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 3.502 ; 3.147 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 4.191 ; 4.200 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 4.340 ; 3.761 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 3.936 ; 3.757 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 4.210 ; 3.952 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 4.063 ; 3.831 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 4.726 ; 4.119 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 4.287 ; 3.733 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 4.152 ; 3.677 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 4.210 ; 3.879 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 4.342 ; 3.645 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 3.852 ; 3.737 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 4.147 ; 3.445 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 4.343 ; 3.921 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 4.285 ; 3.846 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 4.347 ; 4.013 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 4.171 ; 3.472 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 3.912 ; 3.558 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 4.163 ; 3.712 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 3.620 ; 3.187 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 4.029 ; 3.639 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 3.702 ; 3.354 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 4.207 ; 3.729 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 3.502 ; 3.147 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 4.304 ; 3.827 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 4.175 ; 3.901 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 4.429 ; 3.845 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 4.133 ; 3.887 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 4.010 ; 3.415 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 4.278 ; 4.278 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 4.435 ; 3.796 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 4.073 ; 4.096 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 4.167 ; 4.160 ; Rise       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 3.078 ; 2.691 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 4.325 ; 3.613 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 3.515 ; 3.227 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 3.463 ; 3.082 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 3.126 ; 2.872 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 4.038 ; 3.858 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 3.844 ; 3.400 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 3.625 ; 3.394 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 3.629 ; 3.439 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 3.483 ; 2.992 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 3.603 ; 3.449 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 3.137 ; 2.928 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 3.235 ; 2.927 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 3.154 ; 2.903 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 3.562 ; 3.267 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 3.195 ; 2.691 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 3.698 ; 3.527 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 3.518 ; 3.101 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 3.658 ; 3.227 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 3.488 ; 3.314 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 3.566 ; 3.258 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 3.520 ; 3.323 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 3.078 ; 2.885 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 3.654 ; 3.465 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 3.493 ; 3.321 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 3.480 ; 3.486 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 3.408 ; 2.992 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 3.876 ; 3.170 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 4.215 ; 3.008 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 4.512 ; 3.738 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 4.284 ; 3.363 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 4.346 ; 3.027 ; Rise       ; Controle:Control|currentState.S0 ;
; control_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 4.620 ; 4.620 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 5.205 ; 5.205 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 4.620 ; 4.620 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 5.015 ; 5.015 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 4.622 ; 4.622 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 5.103 ; 5.103 ; Rise       ; Controle:Control|currentState.S0 ;
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ;       ; 2.910 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ;       ; 2.910 ; Fall       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ; 2.301 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ; 3.214 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ; 2.797 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;       ; 2.680 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;       ; 2.680 ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ;       ; 2.682 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ;       ; 3.111 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ;       ; 2.682 ; Fall       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 3.147 ; 3.502 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 4.200 ; 4.191 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 3.761 ; 4.340 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 3.757 ; 3.936 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 3.952 ; 4.210 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 3.831 ; 4.063 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 4.119 ; 4.726 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 3.733 ; 4.287 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 3.677 ; 4.152 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 3.879 ; 4.210 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 3.645 ; 4.342 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 3.737 ; 3.852 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 3.445 ; 4.147 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 3.921 ; 4.343 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 3.846 ; 4.285 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 4.013 ; 4.347 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 3.472 ; 4.171 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 3.558 ; 3.912 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 3.712 ; 4.163 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 3.187 ; 3.620 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 3.639 ; 4.029 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 3.354 ; 3.702 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 3.729 ; 4.207 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 3.147 ; 3.502 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 3.827 ; 4.304 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 3.901 ; 4.175 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 3.845 ; 4.429 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 3.887 ; 4.133 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 3.415 ; 4.010 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 4.278 ; 4.278 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 3.796 ; 4.435 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 4.096 ; 4.073 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 4.160 ; 4.167 ; Fall       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 2.691 ; 3.078 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 3.613 ; 4.325 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 3.227 ; 3.515 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 3.082 ; 3.463 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 2.872 ; 3.126 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 3.858 ; 4.038 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 3.400 ; 3.844 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 3.394 ; 3.625 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 3.439 ; 3.629 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 2.992 ; 3.483 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 3.449 ; 3.603 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 2.928 ; 3.137 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 2.927 ; 3.235 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 2.903 ; 3.154 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 3.267 ; 3.562 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 2.691 ; 3.195 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 3.527 ; 3.698 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 3.101 ; 3.518 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 3.227 ; 3.658 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 3.314 ; 3.488 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 3.258 ; 3.566 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 3.323 ; 3.520 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 2.885 ; 3.078 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 3.465 ; 3.654 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 3.321 ; 3.493 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 3.486 ; 3.480 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 2.992 ; 3.408 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 3.170 ; 3.876 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 3.008 ; 4.215 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 3.738 ; 4.512 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 3.363 ; 4.284 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 3.027 ; 4.346 ; Fall       ; Controle:Control|currentState.S0 ;
; control_EscMem                      ; clock                            ; 4.095 ; 4.095 ; Rise       ; clock                            ;
; control_EscReg                      ; clock                            ; 4.854 ; 4.854 ; Rise       ; clock                            ;
; control_FontePC[*]                  ; clock                            ; 4.479 ; 4.479 ; Rise       ; clock                            ;
;  control_FontePC[0]                 ; clock                            ; 4.508 ; 4.508 ; Rise       ; clock                            ;
;  control_FontePC[1]                 ; clock                            ; 4.479 ; 4.479 ; Rise       ; clock                            ;
; control_IouD                        ; clock                            ; 4.609 ; 4.609 ; Rise       ; clock                            ;
; control_LerMem                      ; clock                            ; 4.779 ; 4.779 ; Rise       ; clock                            ;
; control_MemParaReg                  ; clock                            ; 4.159 ; 4.159 ; Rise       ; clock                            ;
; control_PCEsc                       ; clock                            ; 4.387 ; 4.387 ; Rise       ; clock                            ;
; control_PCEscCond                   ; clock                            ; 4.470 ; 4.470 ; Rise       ; clock                            ;
; control_RegDst                      ; clock                            ; 4.019 ; 4.019 ; Rise       ; clock                            ;
; control_ULAFonteA                   ; clock                            ; 4.814 ; 4.814 ; Rise       ; clock                            ;
; control_ULAFonteB[*]                ; clock                            ; 4.371 ; 4.371 ; Rise       ; clock                            ;
;  control_ULAFonteB[0]               ; clock                            ; 4.814 ; 4.814 ; Rise       ; clock                            ;
;  control_ULAFonteB[1]               ; clock                            ; 4.371 ; 4.371 ; Rise       ; clock                            ;
; control_ULAOp[*]                    ; clock                            ; 4.367 ; 4.367 ; Rise       ; clock                            ;
;  control_ULAOp[0]                   ; clock                            ; 4.841 ; 4.841 ; Rise       ; clock                            ;
;  control_ULAOp[1]                   ; clock                            ; 4.367 ; 4.367 ; Rise       ; clock                            ;
; control_data_3_EntradaMemDados[*]   ; clock                            ; 3.922 ; 3.922 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[0]  ; clock                            ; 4.127 ; 4.127 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[1]  ; clock                            ; 4.203 ; 4.203 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[2]  ; clock                            ; 4.549 ; 4.549 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[3]  ; clock                            ; 4.787 ; 4.787 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[4]  ; clock                            ; 4.526 ; 4.526 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[5]  ; clock                            ; 4.234 ; 4.234 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[6]  ; clock                            ; 4.383 ; 4.383 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[7]  ; clock                            ; 4.157 ; 4.157 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[8]  ; clock                            ; 4.443 ; 4.443 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[9]  ; clock                            ; 3.922 ; 3.922 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[10] ; clock                            ; 4.550 ; 4.550 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[11] ; clock                            ; 4.222 ; 4.222 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[12] ; clock                            ; 4.367 ; 4.367 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[13] ; clock                            ; 4.033 ; 4.033 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[14] ; clock                            ; 4.650 ; 4.650 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[15] ; clock                            ; 3.938 ; 3.938 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[16] ; clock                            ; 4.231 ; 4.231 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[17] ; clock                            ; 4.598 ; 4.598 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[18] ; clock                            ; 4.492 ; 4.492 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[19] ; clock                            ; 4.791 ; 4.791 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[20] ; clock                            ; 4.311 ; 4.311 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[21] ; clock                            ; 4.196 ; 4.196 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[22] ; clock                            ; 4.509 ; 4.509 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[23] ; clock                            ; 4.665 ; 4.665 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[24] ; clock                            ; 4.320 ; 4.320 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[25] ; clock                            ; 4.368 ; 4.368 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[26] ; clock                            ; 4.581 ; 4.581 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[27] ; clock                            ; 4.099 ; 4.099 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[28] ; clock                            ; 4.552 ; 4.552 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[29] ; clock                            ; 4.609 ; 4.609 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[30] ; clock                            ; 4.495 ; 4.495 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[31] ; clock                            ; 4.597 ; 4.597 ; Rise       ; clock                            ;
; control_dt_saida[*]                 ; clock                            ; 4.669 ; 4.669 ; Rise       ; clock                            ;
;  control_dt_saida[0]                ; clock                            ; 5.474 ; 5.474 ; Rise       ; clock                            ;
;  control_dt_saida[1]                ; clock                            ; 5.136 ; 5.136 ; Rise       ; clock                            ;
;  control_dt_saida[2]                ; clock                            ; 5.155 ; 5.155 ; Rise       ; clock                            ;
;  control_dt_saida[3]                ; clock                            ; 5.273 ; 5.273 ; Rise       ; clock                            ;
;  control_dt_saida[4]                ; clock                            ; 5.170 ; 5.170 ; Rise       ; clock                            ;
;  control_dt_saida[5]                ; clock                            ; 5.804 ; 5.804 ; Rise       ; clock                            ;
;  control_dt_saida[6]                ; clock                            ; 5.005 ; 5.005 ; Rise       ; clock                            ;
;  control_dt_saida[7]                ; clock                            ; 5.291 ; 5.291 ; Rise       ; clock                            ;
;  control_dt_saida[8]                ; clock                            ; 5.219 ; 5.219 ; Rise       ; clock                            ;
;  control_dt_saida[9]                ; clock                            ; 5.330 ; 5.330 ; Rise       ; clock                            ;
;  control_dt_saida[10]               ; clock                            ; 4.949 ; 4.949 ; Rise       ; clock                            ;
;  control_dt_saida[11]               ; clock                            ; 5.130 ; 5.130 ; Rise       ; clock                            ;
;  control_dt_saida[12]               ; clock                            ; 5.299 ; 5.299 ; Rise       ; clock                            ;
;  control_dt_saida[13]               ; clock                            ; 5.531 ; 5.531 ; Rise       ; clock                            ;
;  control_dt_saida[14]               ; clock                            ; 5.359 ; 5.359 ; Rise       ; clock                            ;
;  control_dt_saida[15]               ; clock                            ; 5.080 ; 5.080 ; Rise       ; clock                            ;
;  control_dt_saida[16]               ; clock                            ; 4.765 ; 4.765 ; Rise       ; clock                            ;
;  control_dt_saida[17]               ; clock                            ; 5.256 ; 5.256 ; Rise       ; clock                            ;
;  control_dt_saida[18]               ; clock                            ; 4.766 ; 4.766 ; Rise       ; clock                            ;
;  control_dt_saida[19]               ; clock                            ; 5.120 ; 5.120 ; Rise       ; clock                            ;
;  control_dt_saida[20]               ; clock                            ; 4.780 ; 4.780 ; Rise       ; clock                            ;
;  control_dt_saida[21]               ; clock                            ; 5.293 ; 5.293 ; Rise       ; clock                            ;
;  control_dt_saida[22]               ; clock                            ; 4.669 ; 4.669 ; Rise       ; clock                            ;
;  control_dt_saida[23]               ; clock                            ; 5.377 ; 5.377 ; Rise       ; clock                            ;
;  control_dt_saida[24]               ; clock                            ; 5.347 ; 5.347 ; Rise       ; clock                            ;
;  control_dt_saida[25]               ; clock                            ; 5.530 ; 5.530 ; Rise       ; clock                            ;
;  control_dt_saida[26]               ; clock                            ; 5.143 ; 5.143 ; Rise       ; clock                            ;
;  control_dt_saida[27]               ; clock                            ; 5.100 ; 5.100 ; Rise       ; clock                            ;
;  control_dt_saida[28]               ; clock                            ; 5.270 ; 5.270 ; Rise       ; clock                            ;
;  control_dt_saida[29]               ; clock                            ; 5.481 ; 5.481 ; Rise       ; clock                            ;
;  control_dt_saida[30]               ; clock                            ; 5.025 ; 5.025 ; Rise       ; clock                            ;
;  control_dt_saida[31]               ; clock                            ; 5.360 ; 5.360 ; Rise       ; clock                            ;
; control_entradaPC[*]                ; clock                            ; 4.304 ; 4.304 ; Rise       ; clock                            ;
;  control_entradaPC[0]               ; clock                            ; 4.304 ; 4.304 ; Rise       ; clock                            ;
;  control_entradaPC[1]               ; clock                            ; 4.611 ; 4.611 ; Rise       ; clock                            ;
;  control_entradaPC[2]               ; clock                            ; 4.665 ; 4.665 ; Rise       ; clock                            ;
;  control_entradaPC[3]               ; clock                            ; 4.889 ; 4.889 ; Rise       ; clock                            ;
;  control_entradaPC[4]               ; clock                            ; 4.482 ; 4.482 ; Rise       ; clock                            ;
;  control_entradaPC[5]               ; clock                            ; 5.025 ; 5.025 ; Rise       ; clock                            ;
;  control_entradaPC[6]               ; clock                            ; 4.657 ; 4.657 ; Rise       ; clock                            ;
;  control_entradaPC[7]               ; clock                            ; 4.565 ; 4.565 ; Rise       ; clock                            ;
;  control_entradaPC[8]               ; clock                            ; 4.733 ; 4.733 ; Rise       ; clock                            ;
;  control_entradaPC[9]               ; clock                            ; 4.543 ; 4.543 ; Rise       ; clock                            ;
;  control_entradaPC[10]              ; clock                            ; 4.945 ; 4.945 ; Rise       ; clock                            ;
;  control_entradaPC[11]              ; clock                            ; 4.637 ; 4.637 ; Rise       ; clock                            ;
;  control_entradaPC[12]              ; clock                            ; 4.830 ; 4.830 ; Rise       ; clock                            ;
;  control_entradaPC[13]              ; clock                            ; 4.464 ; 4.464 ; Rise       ; clock                            ;
;  control_entradaPC[14]              ; clock                            ; 4.846 ; 4.846 ; Rise       ; clock                            ;
;  control_entradaPC[15]              ; clock                            ; 4.308 ; 4.308 ; Rise       ; clock                            ;
;  control_entradaPC[16]              ; clock                            ; 4.913 ; 4.913 ; Rise       ; clock                            ;
;  control_entradaPC[17]              ; clock                            ; 4.905 ; 4.905 ; Rise       ; clock                            ;
;  control_entradaPC[18]              ; clock                            ; 4.969 ; 4.969 ; Rise       ; clock                            ;
;  control_entradaPC[19]              ; clock                            ; 4.915 ; 4.915 ; Rise       ; clock                            ;
;  control_entradaPC[20]              ; clock                            ; 4.937 ; 4.937 ; Rise       ; clock                            ;
;  control_entradaPC[21]              ; clock                            ; 4.632 ; 4.632 ; Rise       ; clock                            ;
;  control_entradaPC[22]              ; clock                            ; 4.533 ; 4.533 ; Rise       ; clock                            ;
;  control_entradaPC[23]              ; clock                            ; 4.773 ; 4.773 ; Rise       ; clock                            ;
;  control_entradaPC[24]              ; clock                            ; 4.748 ; 4.748 ; Rise       ; clock                            ;
;  control_entradaPC[25]              ; clock                            ; 4.424 ; 4.424 ; Rise       ; clock                            ;
;  control_entradaPC[26]              ; clock                            ; 4.640 ; 4.640 ; Rise       ; clock                            ;
;  control_entradaPC[27]              ; clock                            ; 4.957 ; 4.957 ; Rise       ; clock                            ;
;  control_entradaPC[28]              ; clock                            ; 4.729 ; 4.729 ; Rise       ; clock                            ;
;  control_entradaPC[29]              ; clock                            ; 4.737 ; 4.737 ; Rise       ; clock                            ;
;  control_entradaPC[30]              ; clock                            ; 4.791 ; 4.791 ; Rise       ; clock                            ;
;  control_entradaPC[31]              ; clock                            ; 4.344 ; 4.344 ; Rise       ; clock                            ;
; control_regRd_Mux[*]                ; clock                            ; 4.735 ; 4.735 ; Rise       ; clock                            ;
;  control_regRd_Mux[0]               ; clock                            ; 4.922 ; 4.922 ; Rise       ; clock                            ;
;  control_regRd_Mux[1]               ; clock                            ; 4.789 ; 4.789 ; Rise       ; clock                            ;
;  control_regRd_Mux[2]               ; clock                            ; 4.986 ; 4.986 ; Rise       ; clock                            ;
;  control_regRd_Mux[3]               ; clock                            ; 4.770 ; 4.770 ; Rise       ; clock                            ;
;  control_regRd_Mux[4]               ; clock                            ; 4.735 ; 4.735 ; Rise       ; clock                            ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+-------------------------+-------+----+----+-------+
; Input Port ; Output Port             ; RR    ; RF ; FR ; FF    ;
+------------+-------------------------+-------+----+----+-------+
; i_in[0]    ; control_instruction[0]  ; 2.562 ;    ;    ; 2.562 ;
; i_in[1]    ; control_instruction[1]  ; 2.794 ;    ;    ; 2.794 ;
; i_in[2]    ; control_instruction[2]  ; 4.670 ;    ;    ; 4.670 ;
; i_in[3]    ; control_instruction[3]  ; 5.041 ;    ;    ; 5.041 ;
; i_in[4]    ; control_instruction[4]  ; 4.659 ;    ;    ; 4.659 ;
; i_in[5]    ; control_instruction[5]  ; 4.670 ;    ;    ; 4.670 ;
; i_in[6]    ; control_instruction[6]  ; 4.626 ;    ;    ; 4.626 ;
; i_in[7]    ; control_instruction[7]  ; 4.995 ;    ;    ; 4.995 ;
; i_in[8]    ; control_instruction[8]  ; 5.078 ;    ;    ; 5.078 ;
; i_in[9]    ; control_instruction[9]  ; 4.617 ;    ;    ; 4.617 ;
; i_in[10]   ; control_instruction[10] ; 4.610 ;    ;    ; 4.610 ;
; i_in[11]   ; control_instruction[11] ; 4.981 ;    ;    ; 4.981 ;
; i_in[12]   ; control_instruction[12] ; 5.022 ;    ;    ; 5.022 ;
; i_in[13]   ; control_instruction[13] ; 4.666 ;    ;    ; 4.666 ;
; i_in[14]   ; control_instruction[14] ; 5.068 ;    ;    ; 5.068 ;
; i_in[15]   ; control_instruction[15] ; 5.003 ;    ;    ; 5.003 ;
; i_in[16]   ; control_instruction[16] ; 5.046 ;    ;    ; 5.046 ;
; i_in[17]   ; control_instruction[17] ; 4.616 ;    ;    ; 4.616 ;
; i_in[18]   ; control_instruction[18] ; 5.079 ;    ;    ; 5.079 ;
; i_in[19]   ; control_instruction[19] ; 4.626 ;    ;    ; 4.626 ;
; i_in[20]   ; control_instruction[20] ; 4.610 ;    ;    ; 4.610 ;
; i_in[21]   ; control_instruction[21] ; 5.011 ;    ;    ; 5.011 ;
; i_in[22]   ; control_instruction[22] ; 4.640 ;    ;    ; 4.640 ;
; i_in[23]   ; control_instruction[23] ; 5.217 ;    ;    ; 5.217 ;
; i_in[24]   ; control_instruction[24] ; 4.570 ;    ;    ; 4.570 ;
; i_in[25]   ; control_instruction[25] ; 4.669 ;    ;    ; 4.669 ;
; i_in[26]   ; control_instruction[26] ; 4.706 ;    ;    ; 4.706 ;
; i_in[27]   ; control_instruction[27] ; 4.696 ;    ;    ; 4.696 ;
; i_in[28]   ; control_instruction[28] ; 4.968 ;    ;    ; 4.968 ;
; i_in[29]   ; control_instruction[29] ; 4.739 ;    ;    ; 4.739 ;
; i_in[30]   ; control_instruction[30] ; 4.759 ;    ;    ; 4.759 ;
; i_in[31]   ; control_instruction[31] ; 4.685 ;    ;    ; 4.685 ;
+------------+-------------------------+-------+----+----+-------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+-------------------------+-------+----+----+-------+
; Input Port ; Output Port             ; RR    ; RF ; FR ; FF    ;
+------------+-------------------------+-------+----+----+-------+
; i_in[0]    ; control_instruction[0]  ; 2.562 ;    ;    ; 2.562 ;
; i_in[1]    ; control_instruction[1]  ; 2.794 ;    ;    ; 2.794 ;
; i_in[2]    ; control_instruction[2]  ; 4.670 ;    ;    ; 4.670 ;
; i_in[3]    ; control_instruction[3]  ; 5.041 ;    ;    ; 5.041 ;
; i_in[4]    ; control_instruction[4]  ; 4.659 ;    ;    ; 4.659 ;
; i_in[5]    ; control_instruction[5]  ; 4.670 ;    ;    ; 4.670 ;
; i_in[6]    ; control_instruction[6]  ; 4.626 ;    ;    ; 4.626 ;
; i_in[7]    ; control_instruction[7]  ; 4.995 ;    ;    ; 4.995 ;
; i_in[8]    ; control_instruction[8]  ; 5.078 ;    ;    ; 5.078 ;
; i_in[9]    ; control_instruction[9]  ; 4.617 ;    ;    ; 4.617 ;
; i_in[10]   ; control_instruction[10] ; 4.610 ;    ;    ; 4.610 ;
; i_in[11]   ; control_instruction[11] ; 4.981 ;    ;    ; 4.981 ;
; i_in[12]   ; control_instruction[12] ; 5.022 ;    ;    ; 5.022 ;
; i_in[13]   ; control_instruction[13] ; 4.666 ;    ;    ; 4.666 ;
; i_in[14]   ; control_instruction[14] ; 5.068 ;    ;    ; 5.068 ;
; i_in[15]   ; control_instruction[15] ; 5.003 ;    ;    ; 5.003 ;
; i_in[16]   ; control_instruction[16] ; 5.046 ;    ;    ; 5.046 ;
; i_in[17]   ; control_instruction[17] ; 4.616 ;    ;    ; 4.616 ;
; i_in[18]   ; control_instruction[18] ; 5.079 ;    ;    ; 5.079 ;
; i_in[19]   ; control_instruction[19] ; 4.626 ;    ;    ; 4.626 ;
; i_in[20]   ; control_instruction[20] ; 4.610 ;    ;    ; 4.610 ;
; i_in[21]   ; control_instruction[21] ; 5.011 ;    ;    ; 5.011 ;
; i_in[22]   ; control_instruction[22] ; 4.640 ;    ;    ; 4.640 ;
; i_in[23]   ; control_instruction[23] ; 5.217 ;    ;    ; 5.217 ;
; i_in[24]   ; control_instruction[24] ; 4.570 ;    ;    ; 4.570 ;
; i_in[25]   ; control_instruction[25] ; 4.669 ;    ;    ; 4.669 ;
; i_in[26]   ; control_instruction[26] ; 4.706 ;    ;    ; 4.706 ;
; i_in[27]   ; control_instruction[27] ; 4.696 ;    ;    ; 4.696 ;
; i_in[28]   ; control_instruction[28] ; 4.968 ;    ;    ; 4.968 ;
; i_in[29]   ; control_instruction[29] ; 4.739 ;    ;    ; 4.739 ;
; i_in[30]   ; control_instruction[30] ; 4.759 ;    ;    ; 4.759 ;
; i_in[31]   ; control_instruction[31] ; 4.685 ;    ;    ; 4.685 ;
+------------+-------------------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                  ; -6.380   ; -0.717  ; N/A      ; N/A     ; -1.380              ;
;  Controle:Control|currentState.S0 ; N/A      ; N/A     ; N/A      ; N/A     ; 0.500               ;
;  clock                            ; -6.380   ; -0.717  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS                   ; -194.454 ; -14.375 ; 0.0      ; 0.0     ; -139.38             ;
;  Controle:Control|currentState.S0 ; N/A      ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  clock                            ; -194.454 ; -14.375 ; N/A      ; N/A     ; -139.380            ;
+-----------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                     ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; 5.207  ; 5.207  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; 0.171  ; 0.171  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; 0.053  ; 0.053  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; 4.939  ; 4.939  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; 4.776  ; 4.776  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; 4.907  ; 4.907  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; 4.353  ; 4.353  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; 4.607  ; 4.607  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; 4.985  ; 4.985  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; 5.009  ; 5.009  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; 4.339  ; 4.339  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; 5.052  ; 5.052  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; 5.053  ; 5.053  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; 5.170  ; 5.170  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; 4.319  ; 4.319  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; 4.829  ; 4.829  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; 5.106  ; 5.106  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; 4.556  ; 4.556  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; 4.828  ; 4.828  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; 4.553  ; 4.553  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; 4.646  ; 4.646  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; 4.768  ; 4.768  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; 4.612  ; 4.612  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; 4.640  ; 4.640  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; 4.669  ; 4.669  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; 4.554  ; 4.554  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; 4.306  ; 4.306  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; 5.025  ; 5.025  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; 4.937  ; 4.937  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; 5.207  ; 5.207  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; 4.387  ; 4.387  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; 4.280  ; 4.280  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; 4.753  ; 4.753  ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 4.667  ; 4.667  ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; 4.542  ; 4.542  ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; 4.216  ; 4.216  ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; 4.235  ; 4.235  ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; 4.194  ; 4.194  ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; 4.411  ; 4.411  ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; 4.596  ; 4.596  ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; 4.127  ; 4.127  ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; 4.253  ; 4.253  ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; 3.919  ; 3.919  ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; 4.045  ; 4.045  ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; 4.098  ; 4.098  ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; 4.181  ; 4.181  ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; 4.272  ; 4.272  ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; 3.964  ; 3.964  ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; 4.239  ; 4.239  ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; 3.725  ; 3.725  ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; 4.109  ; 4.109  ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; 4.208  ; 4.208  ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; 4.667  ; 4.667  ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; 4.289  ; 4.289  ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; 4.136  ; 4.136  ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; 4.118  ; 4.118  ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; 4.403  ; 4.403  ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; 4.194  ; 4.194  ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; 0.451  ; 0.451  ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; 3.953  ; 3.953  ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; 4.092  ; 4.092  ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; 4.177  ; 4.177  ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; 4.019  ; 4.019  ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; 3.977  ; 3.977  ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; 4.104  ; 4.104  ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; 3.748  ; 3.748  ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; 4.711  ; 4.711  ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; 4.494  ; 4.494  ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; 4.160  ; 4.160  ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; 4.015  ; 4.015  ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; 4.107  ; 4.107  ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; 4.233  ; 4.233  ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; 4.197  ; 4.197  ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; 4.245  ; 4.245  ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; 3.914  ; 3.914  ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; 4.248  ; 4.248  ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; 4.043  ; 4.043  ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; 4.134  ; 4.134  ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; 4.711  ; 4.711  ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; 4.393  ; 4.393  ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; 3.765  ; 3.765  ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; 4.339  ; 4.339  ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; 4.145  ; 4.145  ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; 4.222  ; 4.222  ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; 4.108  ; 4.108  ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; 3.787  ; 3.787  ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; 4.063  ; 4.063  ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; 4.273  ; 4.273  ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; 4.535  ; 4.535  ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; 4.227  ; 4.227  ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; 4.249  ; 4.249  ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; 0.765  ; 0.765  ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; 4.034  ; 4.034  ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; 4.680  ; 4.680  ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; 4.208  ; 4.208  ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; 4.070  ; 4.070  ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; 3.740  ; 3.740  ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; 3.916  ; 3.916  ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; 4.148  ; 4.148  ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 5.365  ; 5.365  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; -0.267 ; -0.267 ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; -0.050 ; -0.050 ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; 4.617  ; 4.617  ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; 4.544  ; 4.544  ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; 4.538  ; 4.538  ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; 4.452  ; 4.452  ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; 4.516  ; 4.516  ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; 5.365  ; 5.365  ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; 4.540  ; 4.540  ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; 4.396  ; 4.396  ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; 4.766  ; 4.766  ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; 4.521  ; 4.521  ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; 4.386  ; 4.386  ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; 4.223  ; 4.223  ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; 4.954  ; 4.954  ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; 5.117  ; 5.117  ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; 4.517  ; 4.517  ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; 4.702  ; 4.702  ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; 4.519  ; 4.519  ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; 4.508  ; 4.508  ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; 5.047  ; 5.047  ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; 4.480  ; 4.480  ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; 4.653  ; 4.653  ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; 4.827  ; 4.827  ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; 4.425  ; 4.425  ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; 4.217  ; 4.217  ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; 4.656  ; 4.656  ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; 4.455  ; 4.455  ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; 5.009  ; 5.009  ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; 4.278  ; 4.278  ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; 4.217  ; 4.217  ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; 4.994  ; 4.994  ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port  ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+
; i_in[*]    ; Controle:Control|currentState.S0 ; 0.794  ; 0.794  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[0]   ; Controle:Control|currentState.S0 ; 0.534  ; 0.534  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[1]   ; Controle:Control|currentState.S0 ; 0.794  ; 0.794  ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[2]   ; Controle:Control|currentState.S0 ; -2.464 ; -2.464 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[3]   ; Controle:Control|currentState.S0 ; -2.345 ; -2.345 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[4]   ; Controle:Control|currentState.S0 ; -2.421 ; -2.421 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[5]   ; Controle:Control|currentState.S0 ; -2.078 ; -2.078 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[6]   ; Controle:Control|currentState.S0 ; -2.218 ; -2.218 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[7]   ; Controle:Control|currentState.S0 ; -2.338 ; -2.338 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[8]   ; Controle:Control|currentState.S0 ; -2.292 ; -2.292 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[9]   ; Controle:Control|currentState.S0 ; -2.081 ; -2.081 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[10]  ; Controle:Control|currentState.S0 ; -2.461 ; -2.461 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[11]  ; Controle:Control|currentState.S0 ; -2.353 ; -2.353 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[12]  ; Controle:Control|currentState.S0 ; -2.528 ; -2.528 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[13]  ; Controle:Control|currentState.S0 ; -2.161 ; -2.161 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[14]  ; Controle:Control|currentState.S0 ; -2.406 ; -2.406 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[15]  ; Controle:Control|currentState.S0 ; -2.510 ; -2.510 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[16]  ; Controle:Control|currentState.S0 ; -2.251 ; -2.251 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[17]  ; Controle:Control|currentState.S0 ; -2.432 ; -2.432 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[18]  ; Controle:Control|currentState.S0 ; -2.246 ; -2.246 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[19]  ; Controle:Control|currentState.S0 ; -2.297 ; -2.297 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[20]  ; Controle:Control|currentState.S0 ; -2.423 ; -2.423 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[21]  ; Controle:Control|currentState.S0 ; -2.286 ; -2.286 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[22]  ; Controle:Control|currentState.S0 ; -2.314 ; -2.314 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[23]  ; Controle:Control|currentState.S0 ; -2.352 ; -2.352 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[24]  ; Controle:Control|currentState.S0 ; -2.162 ; -2.162 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[25]  ; Controle:Control|currentState.S0 ; -2.091 ; -2.091 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[26]  ; Controle:Control|currentState.S0 ; -2.518 ; -2.518 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[27]  ; Controle:Control|currentState.S0 ; -2.346 ; -2.346 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[28]  ; Controle:Control|currentState.S0 ; -2.296 ; -2.296 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[29]  ; Controle:Control|currentState.S0 ; -2.150 ; -2.150 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[30]  ; Controle:Control|currentState.S0 ; -2.137 ; -2.137 ; Rise       ; Controle:Control|currentState.S0 ;
;  i_in[31]  ; Controle:Control|currentState.S0 ; -2.292 ; -2.292 ; Rise       ; Controle:Control|currentState.S0 ;
; i_dt1[*]   ; clock                            ; 0.170  ; 0.170  ; Rise       ; clock                            ;
;  i_dt1[0]  ; clock                            ; -2.347 ; -2.347 ; Rise       ; clock                            ;
;  i_dt1[1]  ; clock                            ; -2.191 ; -2.191 ; Rise       ; clock                            ;
;  i_dt1[2]  ; clock                            ; -2.204 ; -2.204 ; Rise       ; clock                            ;
;  i_dt1[3]  ; clock                            ; -2.190 ; -2.190 ; Rise       ; clock                            ;
;  i_dt1[4]  ; clock                            ; -2.285 ; -2.285 ; Rise       ; clock                            ;
;  i_dt1[5]  ; clock                            ; -2.375 ; -2.375 ; Rise       ; clock                            ;
;  i_dt1[6]  ; clock                            ; -2.172 ; -2.172 ; Rise       ; clock                            ;
;  i_dt1[7]  ; clock                            ; -2.200 ; -2.200 ; Rise       ; clock                            ;
;  i_dt1[8]  ; clock                            ; -2.030 ; -2.030 ; Rise       ; clock                            ;
;  i_dt1[9]  ; clock                            ; -2.105 ; -2.105 ; Rise       ; clock                            ;
;  i_dt1[10] ; clock                            ; -2.135 ; -2.135 ; Rise       ; clock                            ;
;  i_dt1[11] ; clock                            ; -2.124 ; -2.124 ; Rise       ; clock                            ;
;  i_dt1[12] ; clock                            ; -2.197 ; -2.197 ; Rise       ; clock                            ;
;  i_dt1[13] ; clock                            ; -2.026 ; -2.026 ; Rise       ; clock                            ;
;  i_dt1[14] ; clock                            ; -2.202 ; -2.202 ; Rise       ; clock                            ;
;  i_dt1[15] ; clock                            ; -1.923 ; -1.923 ; Rise       ; clock                            ;
;  i_dt1[16] ; clock                            ; -2.141 ; -2.141 ; Rise       ; clock                            ;
;  i_dt1[17] ; clock                            ; -2.179 ; -2.179 ; Rise       ; clock                            ;
;  i_dt1[18] ; clock                            ; -2.387 ; -2.387 ; Rise       ; clock                            ;
;  i_dt1[19] ; clock                            ; -2.195 ; -2.195 ; Rise       ; clock                            ;
;  i_dt1[20] ; clock                            ; -2.171 ; -2.171 ; Rise       ; clock                            ;
;  i_dt1[21] ; clock                            ; -2.142 ; -2.142 ; Rise       ; clock                            ;
;  i_dt1[22] ; clock                            ; -2.279 ; -2.279 ; Rise       ; clock                            ;
;  i_dt1[23] ; clock                            ; -2.180 ; -2.180 ; Rise       ; clock                            ;
;  i_dt1[24] ; clock                            ; 0.170  ; 0.170  ; Rise       ; clock                            ;
;  i_dt1[25] ; clock                            ; -2.027 ; -2.027 ; Rise       ; clock                            ;
;  i_dt1[26] ; clock                            ; -2.119 ; -2.119 ; Rise       ; clock                            ;
;  i_dt1[27] ; clock                            ; -2.149 ; -2.149 ; Rise       ; clock                            ;
;  i_dt1[28] ; clock                            ; -2.058 ; -2.058 ; Rise       ; clock                            ;
;  i_dt1[29] ; clock                            ; -2.044 ; -2.044 ; Rise       ; clock                            ;
;  i_dt1[30] ; clock                            ; -2.057 ; -2.057 ; Rise       ; clock                            ;
;  i_dt1[31] ; clock                            ; -1.935 ; -1.935 ; Rise       ; clock                            ;
; i_dt2[*]   ; clock                            ; -0.006 ; -0.006 ; Rise       ; clock                            ;
;  i_dt2[0]  ; clock                            ; -2.312 ; -2.312 ; Rise       ; clock                            ;
;  i_dt2[1]  ; clock                            ; -2.184 ; -2.184 ; Rise       ; clock                            ;
;  i_dt2[2]  ; clock                            ; -2.096 ; -2.096 ; Rise       ; clock                            ;
;  i_dt2[3]  ; clock                            ; -2.148 ; -2.148 ; Rise       ; clock                            ;
;  i_dt2[4]  ; clock                            ; -2.183 ; -2.183 ; Rise       ; clock                            ;
;  i_dt2[5]  ; clock                            ; -2.197 ; -2.197 ; Rise       ; clock                            ;
;  i_dt2[6]  ; clock                            ; -2.192 ; -2.192 ; Rise       ; clock                            ;
;  i_dt2[7]  ; clock                            ; -2.027 ; -2.027 ; Rise       ; clock                            ;
;  i_dt2[8]  ; clock                            ; -2.194 ; -2.194 ; Rise       ; clock                            ;
;  i_dt2[9]  ; clock                            ; -2.095 ; -2.095 ; Rise       ; clock                            ;
;  i_dt2[10] ; clock                            ; -2.161 ; -2.161 ; Rise       ; clock                            ;
;  i_dt2[11] ; clock                            ; -2.434 ; -2.434 ; Rise       ; clock                            ;
;  i_dt2[12] ; clock                            ; -2.283 ; -2.283 ; Rise       ; clock                            ;
;  i_dt2[13] ; clock                            ; -1.957 ; -1.957 ; Rise       ; clock                            ;
;  i_dt2[14] ; clock                            ; -2.253 ; -2.253 ; Rise       ; clock                            ;
;  i_dt2[15] ; clock                            ; -2.165 ; -2.165 ; Rise       ; clock                            ;
;  i_dt2[16] ; clock                            ; -2.193 ; -2.193 ; Rise       ; clock                            ;
;  i_dt2[17] ; clock                            ; -2.143 ; -2.143 ; Rise       ; clock                            ;
;  i_dt2[18] ; clock                            ; -1.951 ; -1.951 ; Rise       ; clock                            ;
;  i_dt2[19] ; clock                            ; -2.123 ; -2.123 ; Rise       ; clock                            ;
;  i_dt2[20] ; clock                            ; -2.241 ; -2.241 ; Rise       ; clock                            ;
;  i_dt2[21] ; clock                            ; -2.356 ; -2.356 ; Rise       ; clock                            ;
;  i_dt2[22] ; clock                            ; -2.210 ; -2.210 ; Rise       ; clock                            ;
;  i_dt2[23] ; clock                            ; -2.222 ; -2.222 ; Rise       ; clock                            ;
;  i_dt2[24] ; clock                            ; -0.006 ; -0.006 ; Rise       ; clock                            ;
;  i_dt2[25] ; clock                            ; -2.022 ; -2.022 ; Rise       ; clock                            ;
;  i_dt2[26] ; clock                            ; -2.472 ; -2.472 ; Rise       ; clock                            ;
;  i_dt2[27] ; clock                            ; -2.170 ; -2.170 ; Rise       ; clock                            ;
;  i_dt2[28] ; clock                            ; -2.114 ; -2.114 ; Rise       ; clock                            ;
;  i_dt2[29] ; clock                            ; -1.938 ; -1.938 ; Rise       ; clock                            ;
;  i_dt2[30] ; clock                            ; -2.024 ; -2.024 ; Rise       ; clock                            ;
;  i_dt2[31] ; clock                            ; -2.159 ; -2.159 ; Rise       ; clock                            ;
; i_in[*]    ; clock                            ; 0.503  ; 0.503  ; Rise       ; clock                            ;
;  i_in[0]   ; clock                            ; 0.503  ; 0.503  ; Rise       ; clock                            ;
;  i_in[1]   ; clock                            ; 0.424  ; 0.424  ; Rise       ; clock                            ;
;  i_in[2]   ; clock                            ; -2.420 ; -2.420 ; Rise       ; clock                            ;
;  i_in[3]   ; clock                            ; -2.352 ; -2.352 ; Rise       ; clock                            ;
;  i_in[4]   ; clock                            ; -2.379 ; -2.379 ; Rise       ; clock                            ;
;  i_in[5]   ; clock                            ; -2.320 ; -2.320 ; Rise       ; clock                            ;
;  i_in[6]   ; clock                            ; -2.352 ; -2.352 ; Rise       ; clock                            ;
;  i_in[7]   ; clock                            ; -2.753 ; -2.753 ; Rise       ; clock                            ;
;  i_in[8]   ; clock                            ; -2.353 ; -2.353 ; Rise       ; clock                            ;
;  i_in[9]   ; clock                            ; -2.279 ; -2.279 ; Rise       ; clock                            ;
;  i_in[10]  ; clock                            ; -2.494 ; -2.494 ; Rise       ; clock                            ;
;  i_in[11]  ; clock                            ; -2.336 ; -2.336 ; Rise       ; clock                            ;
;  i_in[12]  ; clock                            ; -2.249 ; -2.249 ; Rise       ; clock                            ;
;  i_in[13]  ; clock                            ; -2.215 ; -2.215 ; Rise       ; clock                            ;
;  i_in[14]  ; clock                            ; -2.567 ; -2.567 ; Rise       ; clock                            ;
;  i_in[15]  ; clock                            ; -2.686 ; -2.686 ; Rise       ; clock                            ;
;  i_in[16]  ; clock                            ; -2.332 ; -2.332 ; Rise       ; clock                            ;
;  i_in[17]  ; clock                            ; -2.472 ; -2.472 ; Rise       ; clock                            ;
;  i_in[18]  ; clock                            ; -2.327 ; -2.327 ; Rise       ; clock                            ;
;  i_in[19]  ; clock                            ; -2.336 ; -2.336 ; Rise       ; clock                            ;
;  i_in[20]  ; clock                            ; -2.638 ; -2.638 ; Rise       ; clock                            ;
;  i_in[21]  ; clock                            ; -2.326 ; -2.326 ; Rise       ; clock                            ;
;  i_in[22]  ; clock                            ; -2.451 ; -2.451 ; Rise       ; clock                            ;
;  i_in[23]  ; clock                            ; -2.496 ; -2.496 ; Rise       ; clock                            ;
;  i_in[24]  ; clock                            ; -2.289 ; -2.289 ; Rise       ; clock                            ;
;  i_in[25]  ; clock                            ; -2.224 ; -2.224 ; Rise       ; clock                            ;
;  i_in[26]  ; clock                            ; -2.453 ; -2.453 ; Rise       ; clock                            ;
;  i_in[27]  ; clock                            ; -2.323 ; -2.323 ; Rise       ; clock                            ;
;  i_in[28]  ; clock                            ; -2.560 ; -2.560 ; Rise       ; clock                            ;
;  i_in[29]  ; clock                            ; -2.282 ; -2.282 ; Rise       ; clock                            ;
;  i_in[30]  ; clock                            ; -2.221 ; -2.221 ; Rise       ; clock                            ;
;  i_in[31]  ; clock                            ; -2.634 ; -2.634 ; Rise       ; clock                            ;
+------------+----------------------------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port                           ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ; 5.750  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ; 5.750  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ;        ; 4.364  ; Rise       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ;        ; 6.386  ; Rise       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ;        ; 5.515  ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 5.260  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 5.260  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 6.067  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 6.067  ;        ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 5.258  ;        ; Rise       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 14.792 ; 14.792 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 14.569 ; 14.569 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 12.969 ; 12.969 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 12.895 ; 12.895 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 13.433 ; 13.433 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 13.234 ; 13.234 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 13.650 ; 13.650 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 13.642 ; 13.642 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 12.861 ; 12.861 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 13.291 ; 13.291 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 13.291 ; 13.291 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 12.807 ; 12.807 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 12.898 ; 12.898 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 13.631 ; 13.631 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 13.420 ; 13.420 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 13.962 ; 13.962 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 13.083 ; 13.083 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 13.362 ; 13.362 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 13.228 ; 13.228 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 13.060 ; 13.060 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 13.312 ; 13.312 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 13.166 ; 13.166 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 13.377 ; 13.377 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 13.291 ; 13.291 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 13.688 ; 13.688 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 13.964 ; 13.964 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 14.677 ; 14.677 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 14.022 ; 14.022 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 13.935 ; 13.935 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 14.393 ; 14.393 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 14.792 ; 14.792 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 14.322 ; 14.322 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 14.538 ; 14.538 ; Rise       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 16.325 ; 16.325 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 13.129 ; 13.129 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 12.637 ; 12.637 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 13.243 ; 13.243 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 13.189 ; 13.189 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 13.215 ; 13.215 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 13.361 ; 13.361 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 13.178 ; 13.178 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 13.358 ; 13.358 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 12.851 ; 12.851 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 13.523 ; 13.523 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 13.035 ; 13.035 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 13.409 ; 13.409 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 12.924 ; 12.924 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 14.015 ; 14.015 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 12.410 ; 12.410 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 14.846 ; 14.846 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 13.474 ; 13.474 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 14.540 ; 14.540 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 13.878 ; 13.878 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 14.617 ; 14.617 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 13.853 ; 13.853 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 14.207 ; 14.207 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 14.250 ; 14.250 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 14.545 ; 14.545 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 13.540 ; 13.540 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 13.931 ; 13.931 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 14.756 ; 14.756 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 15.128 ; 15.128 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 15.098 ; 15.098 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 16.325 ; 16.325 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 13.823 ; 13.823 ; Rise       ; Controle:Control|currentState.S0 ;
; control_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 10.655 ; 10.655 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 10.655 ; 10.655 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 9.928  ; 9.928  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 9.774  ; 9.774  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 9.027  ; 9.027  ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 10.290 ; 10.290 ; Rise       ; Controle:Control|currentState.S0 ;
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ;        ; 5.750  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ;        ; 5.750  ; Fall       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ; 4.364  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ; 6.386  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ; 5.515  ;        ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;        ; 5.260  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;        ; 5.260  ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ;        ; 6.067  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ;        ; 6.067  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ;        ; 5.258  ; Fall       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 12.190 ; 12.190 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 11.967 ; 11.967 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 9.459  ; 9.459  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 9.471  ; 9.471  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 10.276 ; 10.276 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 10.353 ; 10.353 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 11.040 ; 11.040 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 10.324 ; 10.324 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 9.785  ; 9.785  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 10.689 ; 10.689 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 10.681 ; 10.681 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 10.205 ; 10.205 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 10.296 ; 10.296 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 11.018 ; 11.018 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 10.818 ; 10.818 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 11.360 ; 11.360 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 10.470 ; 10.470 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 10.749 ; 10.749 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 10.626 ; 10.626 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 10.447 ; 10.447 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 10.710 ; 10.710 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 10.553 ; 10.553 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 10.764 ; 10.764 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 10.689 ; 10.689 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 11.086 ; 11.086 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 11.362 ; 11.362 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 12.075 ; 12.075 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 11.409 ; 11.409 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 11.322 ; 11.322 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 11.780 ; 11.780 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 12.190 ; 12.190 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 11.709 ; 11.709 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 11.936 ; 11.936 ; Fall       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 13.723 ; 13.723 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 9.619  ; 9.619  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 9.213  ; 9.213  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 10.086 ; 10.086 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 10.308 ; 10.308 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 10.605 ; 10.605 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 10.043 ; 10.043 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 10.102 ; 10.102 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 10.756 ; 10.756 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 10.241 ; 10.241 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 10.921 ; 10.921 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 10.433 ; 10.433 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 10.796 ; 10.796 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 10.322 ; 10.322 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 11.413 ; 11.413 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 9.797  ; 9.797  ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 12.233 ; 12.233 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 10.872 ; 10.872 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 11.927 ; 11.927 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 11.276 ; 11.276 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 12.004 ; 12.004 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 11.240 ; 11.240 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 11.605 ; 11.605 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 11.648 ; 11.648 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 11.943 ; 11.943 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 10.938 ; 10.938 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 11.318 ; 11.318 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 12.143 ; 12.143 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 12.515 ; 12.515 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 12.496 ; 12.496 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 13.723 ; 13.723 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 11.210 ; 11.210 ; Fall       ; Controle:Control|currentState.S0 ;
; control_EscMem                      ; clock                            ; 7.381  ; 7.381  ; Rise       ; clock                            ;
; control_EscReg                      ; clock                            ; 9.018  ; 9.018  ; Rise       ; clock                            ;
; control_FontePC[*]                  ; clock                            ; 8.190  ; 8.190  ; Rise       ; clock                            ;
;  control_FontePC[0]                 ; clock                            ; 8.123  ; 8.123  ; Rise       ; clock                            ;
;  control_FontePC[1]                 ; clock                            ; 8.190  ; 8.190  ; Rise       ; clock                            ;
; control_IouD                        ; clock                            ; 8.595  ; 8.595  ; Rise       ; clock                            ;
; control_LerMem                      ; clock                            ; 8.934  ; 8.934  ; Rise       ; clock                            ;
; control_MemParaReg                  ; clock                            ; 7.470  ; 7.470  ; Rise       ; clock                            ;
; control_PCEsc                       ; clock                            ; 8.023  ; 8.023  ; Rise       ; clock                            ;
; control_PCEscCond                   ; clock                            ; 8.072  ; 8.072  ; Rise       ; clock                            ;
; control_RegDst                      ; clock                            ; 7.193  ; 7.193  ; Rise       ; clock                            ;
; control_ULAFonteA                   ; clock                            ; 9.129  ; 9.129  ; Rise       ; clock                            ;
; control_ULAFonteB[*]                ; clock                            ; 9.129  ; 9.129  ; Rise       ; clock                            ;
;  control_ULAFonteB[0]               ; clock                            ; 9.129  ; 9.129  ; Rise       ; clock                            ;
;  control_ULAFonteB[1]               ; clock                            ; 8.089  ; 8.089  ; Rise       ; clock                            ;
; control_ULAOp[*]                    ; clock                            ; 9.064  ; 9.064  ; Rise       ; clock                            ;
;  control_ULAOp[0]                   ; clock                            ; 9.064  ; 9.064  ; Rise       ; clock                            ;
;  control_ULAOp[1]                   ; clock                            ; 8.260  ; 8.260  ; Rise       ; clock                            ;
; control_data_3_EntradaMemDados[*]   ; clock                            ; 9.951  ; 9.951  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[0]  ; clock                            ; 8.852  ; 8.852  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[1]  ; clock                            ; 8.955  ; 8.955  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[2]  ; clock                            ; 9.297  ; 9.297  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[3]  ; clock                            ; 9.421  ; 9.421  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[4]  ; clock                            ; 8.864  ; 8.864  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[5]  ; clock                            ; 8.907  ; 8.907  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[6]  ; clock                            ; 9.238  ; 9.238  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[7]  ; clock                            ; 8.541  ; 8.541  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[8]  ; clock                            ; 9.103  ; 9.103  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[9]  ; clock                            ; 8.729  ; 8.729  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[10] ; clock                            ; 9.734  ; 9.734  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[11] ; clock                            ; 9.068  ; 9.068  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[12] ; clock                            ; 8.927  ; 8.927  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[13] ; clock                            ; 8.359  ; 8.359  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[14] ; clock                            ; 9.312  ; 9.312  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[15] ; clock                            ; 8.425  ; 8.425  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[16] ; clock                            ; 9.089  ; 9.089  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[17] ; clock                            ; 9.777  ; 9.777  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[18] ; clock                            ; 9.242  ; 9.242  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[19] ; clock                            ; 9.829  ; 9.829  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[20] ; clock                            ; 8.475  ; 8.475  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[21] ; clock                            ; 8.614  ; 8.614  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[22] ; clock                            ; 9.666  ; 9.666  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[23] ; clock                            ; 9.557  ; 9.557  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[24] ; clock                            ; 8.849  ; 8.849  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[25] ; clock                            ; 9.409  ; 9.409  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[26] ; clock                            ; 9.407  ; 9.407  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[27] ; clock                            ; 8.624  ; 8.624  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[28] ; clock                            ; 9.682  ; 9.682  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[29] ; clock                            ; 9.660  ; 9.660  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[30] ; clock                            ; 9.276  ; 9.276  ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[31] ; clock                            ; 9.951  ; 9.951  ; Rise       ; clock                            ;
; control_dt_saida[*]                 ; clock                            ; 15.194 ; 15.194 ; Rise       ; clock                            ;
;  control_dt_saida[0]                ; clock                            ; 14.938 ; 14.938 ; Rise       ; clock                            ;
;  control_dt_saida[1]                ; clock                            ; 12.806 ; 12.806 ; Rise       ; clock                            ;
;  control_dt_saida[2]                ; clock                            ; 12.606 ; 12.606 ; Rise       ; clock                            ;
;  control_dt_saida[3]                ; clock                            ; 13.392 ; 13.392 ; Rise       ; clock                            ;
;  control_dt_saida[4]                ; clock                            ; 13.412 ; 13.412 ; Rise       ; clock                            ;
;  control_dt_saida[5]                ; clock                            ; 14.099 ; 14.099 ; Rise       ; clock                            ;
;  control_dt_saida[6]                ; clock                            ; 13.383 ; 13.383 ; Rise       ; clock                            ;
;  control_dt_saida[7]                ; clock                            ; 12.681 ; 12.681 ; Rise       ; clock                            ;
;  control_dt_saida[8]                ; clock                            ; 13.633 ; 13.633 ; Rise       ; clock                            ;
;  control_dt_saida[9]                ; clock                            ; 13.577 ; 13.577 ; Rise       ; clock                            ;
;  control_dt_saida[10]               ; clock                            ; 13.101 ; 13.101 ; Rise       ; clock                            ;
;  control_dt_saida[11]               ; clock                            ; 13.310 ; 13.310 ; Rise       ; clock                            ;
;  control_dt_saida[12]               ; clock                            ; 14.077 ; 14.077 ; Rise       ; clock                            ;
;  control_dt_saida[13]               ; clock                            ; 13.796 ; 13.796 ; Rise       ; clock                            ;
;  control_dt_saida[14]               ; clock                            ; 14.256 ; 14.256 ; Rise       ; clock                            ;
;  control_dt_saida[15]               ; clock                            ; 13.529 ; 13.529 ; Rise       ; clock                            ;
;  control_dt_saida[16]               ; clock                            ; 13.808 ; 13.808 ; Rise       ; clock                            ;
;  control_dt_saida[17]               ; clock                            ; 13.522 ; 13.522 ; Rise       ; clock                            ;
;  control_dt_saida[18]               ; clock                            ; 13.506 ; 13.506 ; Rise       ; clock                            ;
;  control_dt_saida[19]               ; clock                            ; 13.606 ; 13.606 ; Rise       ; clock                            ;
;  control_dt_saida[20]               ; clock                            ; 13.612 ; 13.612 ; Rise       ; clock                            ;
;  control_dt_saida[21]               ; clock                            ; 13.823 ; 13.823 ; Rise       ; clock                            ;
;  control_dt_saida[22]               ; clock                            ; 13.670 ; 13.670 ; Rise       ; clock                            ;
;  control_dt_saida[23]               ; clock                            ; 14.061 ; 14.061 ; Rise       ; clock                            ;
;  control_dt_saida[24]               ; clock                            ; 14.338 ; 14.338 ; Rise       ; clock                            ;
;  control_dt_saida[25]               ; clock                            ; 15.043 ; 15.043 ; Rise       ; clock                            ;
;  control_dt_saida[26]               ; clock                            ; 14.468 ; 14.468 ; Rise       ; clock                            ;
;  control_dt_saida[27]               ; clock                            ; 14.381 ; 14.381 ; Rise       ; clock                            ;
;  control_dt_saida[28]               ; clock                            ; 14.839 ; 14.839 ; Rise       ; clock                            ;
;  control_dt_saida[29]               ; clock                            ; 15.194 ; 15.194 ; Rise       ; clock                            ;
;  control_dt_saida[30]               ; clock                            ; 14.768 ; 14.768 ; Rise       ; clock                            ;
;  control_dt_saida[31]               ; clock                            ; 14.907 ; 14.907 ; Rise       ; clock                            ;
; control_entradaPC[*]                ; clock                            ; 16.619 ; 16.619 ; Rise       ; clock                            ;
;  control_entradaPC[0]               ; clock                            ; 8.683  ; 8.683  ; Rise       ; clock                            ;
;  control_entradaPC[1]               ; clock                            ; 12.966 ; 12.966 ; Rise       ; clock                            ;
;  control_entradaPC[2]               ; clock                            ; 12.348 ; 12.348 ; Rise       ; clock                            ;
;  control_entradaPC[3]               ; clock                            ; 13.202 ; 13.202 ; Rise       ; clock                            ;
;  control_entradaPC[4]               ; clock                            ; 13.367 ; 13.367 ; Rise       ; clock                            ;
;  control_entradaPC[5]               ; clock                            ; 13.664 ; 13.664 ; Rise       ; clock                            ;
;  control_entradaPC[6]               ; clock                            ; 13.102 ; 13.102 ; Rise       ; clock                            ;
;  control_entradaPC[7]               ; clock                            ; 12.998 ; 12.998 ; Rise       ; clock                            ;
;  control_entradaPC[8]               ; clock                            ; 13.700 ; 13.700 ; Rise       ; clock                            ;
;  control_entradaPC[9]               ; clock                            ; 13.137 ; 13.137 ; Rise       ; clock                            ;
;  control_entradaPC[10]              ; clock                            ; 13.817 ; 13.817 ; Rise       ; clock                            ;
;  control_entradaPC[11]              ; clock                            ; 13.447 ; 13.447 ; Rise       ; clock                            ;
;  control_entradaPC[12]              ; clock                            ; 13.855 ; 13.855 ; Rise       ; clock                            ;
;  control_entradaPC[13]              ; clock                            ; 13.300 ; 13.300 ; Rise       ; clock                            ;
;  control_entradaPC[14]              ; clock                            ; 14.309 ; 14.309 ; Rise       ; clock                            ;
;  control_entradaPC[15]              ; clock                            ; 12.856 ; 12.856 ; Rise       ; clock                            ;
;  control_entradaPC[16]              ; clock                            ; 15.292 ; 15.292 ; Rise       ; clock                            ;
;  control_entradaPC[17]              ; clock                            ; 13.768 ; 13.768 ; Rise       ; clock                            ;
;  control_entradaPC[18]              ; clock                            ; 14.986 ; 14.986 ; Rise       ; clock                            ;
;  control_entradaPC[19]              ; clock                            ; 14.172 ; 14.172 ; Rise       ; clock                            ;
;  control_entradaPC[20]              ; clock                            ; 15.063 ; 15.063 ; Rise       ; clock                            ;
;  control_entradaPC[21]              ; clock                            ; 14.299 ; 14.299 ; Rise       ; clock                            ;
;  control_entradaPC[22]              ; clock                            ; 14.586 ; 14.586 ; Rise       ; clock                            ;
;  control_entradaPC[23]              ; clock                            ; 14.623 ; 14.623 ; Rise       ; clock                            ;
;  control_entradaPC[24]              ; clock                            ; 14.919 ; 14.919 ; Rise       ; clock                            ;
;  control_entradaPC[25]              ; clock                            ; 13.906 ; 13.906 ; Rise       ; clock                            ;
;  control_entradaPC[26]              ; clock                            ; 14.377 ; 14.377 ; Rise       ; clock                            ;
;  control_entradaPC[27]              ; clock                            ; 15.202 ; 15.202 ; Rise       ; clock                            ;
;  control_entradaPC[28]              ; clock                            ; 15.574 ; 15.574 ; Rise       ; clock                            ;
;  control_entradaPC[29]              ; clock                            ; 15.500 ; 15.500 ; Rise       ; clock                            ;
;  control_entradaPC[30]              ; clock                            ; 16.619 ; 16.619 ; Rise       ; clock                            ;
;  control_entradaPC[31]              ; clock                            ; 14.269 ; 14.269 ; Rise       ; clock                            ;
; control_regRd_Mux[*]                ; clock                            ; 9.229  ; 9.229  ; Rise       ; clock                            ;
;  control_regRd_Mux[0]               ; clock                            ; 9.206  ; 9.206  ; Rise       ; clock                            ;
;  control_regRd_Mux[1]               ; clock                            ; 8.877  ; 8.877  ; Rise       ; clock                            ;
;  control_regRd_Mux[2]               ; clock                            ; 9.229  ; 9.229  ; Rise       ; clock                            ;
;  control_regRd_Mux[3]               ; clock                            ; 8.850  ; 8.850  ; Rise       ; clock                            ;
;  control_regRd_Mux[4]               ; clock                            ; 8.944  ; 8.944  ; Rise       ; clock                            ;
+-------------------------------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                          ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port                           ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ; 2.910 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ; 2.910 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ;       ; 2.301 ; Rise       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ;       ; 3.214 ; Rise       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ;       ; 2.797 ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ; 2.680 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ; 2.680 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ; 2.682 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ; 3.111 ;       ; Rise       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ; 2.682 ;       ; Rise       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 3.502 ; 3.147 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 4.191 ; 4.200 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 4.340 ; 3.761 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 3.936 ; 3.757 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 4.210 ; 3.952 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 4.063 ; 3.831 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 4.726 ; 4.119 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 4.287 ; 3.733 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 4.152 ; 3.677 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 4.210 ; 3.879 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 4.342 ; 3.645 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 3.852 ; 3.737 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 4.147 ; 3.445 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 4.343 ; 3.921 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 4.285 ; 3.846 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 4.347 ; 4.013 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 4.171 ; 3.472 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 3.912 ; 3.558 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 4.163 ; 3.712 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 3.620 ; 3.187 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 4.029 ; 3.639 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 3.702 ; 3.354 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 4.207 ; 3.729 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 3.502 ; 3.147 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 4.304 ; 3.827 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 4.175 ; 3.901 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 4.429 ; 3.845 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 4.133 ; 3.887 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 4.010 ; 3.415 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 4.278 ; 4.278 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 4.435 ; 3.796 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 4.073 ; 4.096 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 4.167 ; 4.160 ; Rise       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 3.078 ; 2.691 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 4.325 ; 3.613 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 3.515 ; 3.227 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 3.463 ; 3.082 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 3.126 ; 2.872 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 4.038 ; 3.858 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 3.844 ; 3.400 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 3.625 ; 3.394 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 3.629 ; 3.439 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 3.483 ; 2.992 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 3.603 ; 3.449 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 3.137 ; 2.928 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 3.235 ; 2.927 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 3.154 ; 2.903 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 3.562 ; 3.267 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 3.195 ; 2.691 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 3.698 ; 3.527 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 3.518 ; 3.101 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 3.658 ; 3.227 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 3.488 ; 3.314 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 3.566 ; 3.258 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 3.520 ; 3.323 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 3.078 ; 2.885 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 3.654 ; 3.465 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 3.493 ; 3.321 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 3.480 ; 3.486 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 3.408 ; 2.992 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 3.876 ; 3.170 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 4.215 ; 3.008 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 4.512 ; 3.738 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 4.284 ; 3.363 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 4.346 ; 3.027 ; Rise       ; Controle:Control|currentState.S0 ;
; control_regRd_Mux[*]                ; Controle:Control|currentState.S0 ; 4.620 ; 4.620 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[0]               ; Controle:Control|currentState.S0 ; 5.205 ; 5.205 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[1]               ; Controle:Control|currentState.S0 ; 4.620 ; 4.620 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[2]               ; Controle:Control|currentState.S0 ; 5.015 ; 5.015 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[3]               ; Controle:Control|currentState.S0 ; 4.622 ; 4.622 ; Rise       ; Controle:Control|currentState.S0 ;
;  control_regRd_Mux[4]               ; Controle:Control|currentState.S0 ; 5.103 ; 5.103 ; Rise       ; Controle:Control|currentState.S0 ;
; control_FontePC[*]                  ; Controle:Control|currentState.S0 ;       ; 2.910 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_FontePC[1]                 ; Controle:Control|currentState.S0 ;       ; 2.910 ; Fall       ; Controle:Control|currentState.S0 ;
; control_IREsc                       ; Controle:Control|currentState.S0 ; 2.301 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_LerMem                      ; Controle:Control|currentState.S0 ; 3.214 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_PCEsc                       ; Controle:Control|currentState.S0 ; 2.797 ;       ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAFonteB[*]                ; Controle:Control|currentState.S0 ;       ; 2.680 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAFonteB[1]               ; Controle:Control|currentState.S0 ;       ; 2.680 ; Fall       ; Controle:Control|currentState.S0 ;
; control_ULAOp[*]                    ; Controle:Control|currentState.S0 ;       ; 2.682 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[0]                   ; Controle:Control|currentState.S0 ;       ; 3.111 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_ULAOp[1]                   ; Controle:Control|currentState.S0 ;       ; 2.682 ; Fall       ; Controle:Control|currentState.S0 ;
; control_dt_saida[*]                 ; Controle:Control|currentState.S0 ; 3.147 ; 3.502 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[0]                ; Controle:Control|currentState.S0 ; 4.200 ; 4.191 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[1]                ; Controle:Control|currentState.S0 ; 3.761 ; 4.340 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[2]                ; Controle:Control|currentState.S0 ; 3.757 ; 3.936 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[3]                ; Controle:Control|currentState.S0 ; 3.952 ; 4.210 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[4]                ; Controle:Control|currentState.S0 ; 3.831 ; 4.063 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[5]                ; Controle:Control|currentState.S0 ; 4.119 ; 4.726 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[6]                ; Controle:Control|currentState.S0 ; 3.733 ; 4.287 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[7]                ; Controle:Control|currentState.S0 ; 3.677 ; 4.152 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[8]                ; Controle:Control|currentState.S0 ; 3.879 ; 4.210 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[9]                ; Controle:Control|currentState.S0 ; 3.645 ; 4.342 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[10]               ; Controle:Control|currentState.S0 ; 3.737 ; 3.852 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[11]               ; Controle:Control|currentState.S0 ; 3.445 ; 4.147 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[12]               ; Controle:Control|currentState.S0 ; 3.921 ; 4.343 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[13]               ; Controle:Control|currentState.S0 ; 3.846 ; 4.285 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[14]               ; Controle:Control|currentState.S0 ; 4.013 ; 4.347 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[15]               ; Controle:Control|currentState.S0 ; 3.472 ; 4.171 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[16]               ; Controle:Control|currentState.S0 ; 3.558 ; 3.912 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[17]               ; Controle:Control|currentState.S0 ; 3.712 ; 4.163 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[18]               ; Controle:Control|currentState.S0 ; 3.187 ; 3.620 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[19]               ; Controle:Control|currentState.S0 ; 3.639 ; 4.029 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[20]               ; Controle:Control|currentState.S0 ; 3.354 ; 3.702 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[21]               ; Controle:Control|currentState.S0 ; 3.729 ; 4.207 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[22]               ; Controle:Control|currentState.S0 ; 3.147 ; 3.502 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[23]               ; Controle:Control|currentState.S0 ; 3.827 ; 4.304 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[24]               ; Controle:Control|currentState.S0 ; 3.901 ; 4.175 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[25]               ; Controle:Control|currentState.S0 ; 3.845 ; 4.429 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[26]               ; Controle:Control|currentState.S0 ; 3.887 ; 4.133 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[27]               ; Controle:Control|currentState.S0 ; 3.415 ; 4.010 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[28]               ; Controle:Control|currentState.S0 ; 4.278 ; 4.278 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[29]               ; Controle:Control|currentState.S0 ; 3.796 ; 4.435 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[30]               ; Controle:Control|currentState.S0 ; 4.096 ; 4.073 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_dt_saida[31]               ; Controle:Control|currentState.S0 ; 4.160 ; 4.167 ; Fall       ; Controle:Control|currentState.S0 ;
; control_entradaPC[*]                ; Controle:Control|currentState.S0 ; 2.691 ; 3.078 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[1]               ; Controle:Control|currentState.S0 ; 3.613 ; 4.325 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[2]               ; Controle:Control|currentState.S0 ; 3.227 ; 3.515 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[3]               ; Controle:Control|currentState.S0 ; 3.082 ; 3.463 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[4]               ; Controle:Control|currentState.S0 ; 2.872 ; 3.126 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[5]               ; Controle:Control|currentState.S0 ; 3.858 ; 4.038 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[6]               ; Controle:Control|currentState.S0 ; 3.400 ; 3.844 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[7]               ; Controle:Control|currentState.S0 ; 3.394 ; 3.625 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[8]               ; Controle:Control|currentState.S0 ; 3.439 ; 3.629 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[9]               ; Controle:Control|currentState.S0 ; 2.992 ; 3.483 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[10]              ; Controle:Control|currentState.S0 ; 3.449 ; 3.603 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[11]              ; Controle:Control|currentState.S0 ; 2.928 ; 3.137 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[12]              ; Controle:Control|currentState.S0 ; 2.927 ; 3.235 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[13]              ; Controle:Control|currentState.S0 ; 2.903 ; 3.154 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[14]              ; Controle:Control|currentState.S0 ; 3.267 ; 3.562 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[15]              ; Controle:Control|currentState.S0 ; 2.691 ; 3.195 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[16]              ; Controle:Control|currentState.S0 ; 3.527 ; 3.698 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[17]              ; Controle:Control|currentState.S0 ; 3.101 ; 3.518 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[18]              ; Controle:Control|currentState.S0 ; 3.227 ; 3.658 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[19]              ; Controle:Control|currentState.S0 ; 3.314 ; 3.488 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[20]              ; Controle:Control|currentState.S0 ; 3.258 ; 3.566 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[21]              ; Controle:Control|currentState.S0 ; 3.323 ; 3.520 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[22]              ; Controle:Control|currentState.S0 ; 2.885 ; 3.078 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[23]              ; Controle:Control|currentState.S0 ; 3.465 ; 3.654 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[24]              ; Controle:Control|currentState.S0 ; 3.321 ; 3.493 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[25]              ; Controle:Control|currentState.S0 ; 3.486 ; 3.480 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[26]              ; Controle:Control|currentState.S0 ; 2.992 ; 3.408 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[27]              ; Controle:Control|currentState.S0 ; 3.170 ; 3.876 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[28]              ; Controle:Control|currentState.S0 ; 3.008 ; 4.215 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[29]              ; Controle:Control|currentState.S0 ; 3.738 ; 4.512 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[30]              ; Controle:Control|currentState.S0 ; 3.363 ; 4.284 ; Fall       ; Controle:Control|currentState.S0 ;
;  control_entradaPC[31]              ; Controle:Control|currentState.S0 ; 3.027 ; 4.346 ; Fall       ; Controle:Control|currentState.S0 ;
; control_EscMem                      ; clock                            ; 4.095 ; 4.095 ; Rise       ; clock                            ;
; control_EscReg                      ; clock                            ; 4.854 ; 4.854 ; Rise       ; clock                            ;
; control_FontePC[*]                  ; clock                            ; 4.479 ; 4.479 ; Rise       ; clock                            ;
;  control_FontePC[0]                 ; clock                            ; 4.508 ; 4.508 ; Rise       ; clock                            ;
;  control_FontePC[1]                 ; clock                            ; 4.479 ; 4.479 ; Rise       ; clock                            ;
; control_IouD                        ; clock                            ; 4.609 ; 4.609 ; Rise       ; clock                            ;
; control_LerMem                      ; clock                            ; 4.779 ; 4.779 ; Rise       ; clock                            ;
; control_MemParaReg                  ; clock                            ; 4.159 ; 4.159 ; Rise       ; clock                            ;
; control_PCEsc                       ; clock                            ; 4.387 ; 4.387 ; Rise       ; clock                            ;
; control_PCEscCond                   ; clock                            ; 4.470 ; 4.470 ; Rise       ; clock                            ;
; control_RegDst                      ; clock                            ; 4.019 ; 4.019 ; Rise       ; clock                            ;
; control_ULAFonteA                   ; clock                            ; 4.814 ; 4.814 ; Rise       ; clock                            ;
; control_ULAFonteB[*]                ; clock                            ; 4.371 ; 4.371 ; Rise       ; clock                            ;
;  control_ULAFonteB[0]               ; clock                            ; 4.814 ; 4.814 ; Rise       ; clock                            ;
;  control_ULAFonteB[1]               ; clock                            ; 4.371 ; 4.371 ; Rise       ; clock                            ;
; control_ULAOp[*]                    ; clock                            ; 4.367 ; 4.367 ; Rise       ; clock                            ;
;  control_ULAOp[0]                   ; clock                            ; 4.841 ; 4.841 ; Rise       ; clock                            ;
;  control_ULAOp[1]                   ; clock                            ; 4.367 ; 4.367 ; Rise       ; clock                            ;
; control_data_3_EntradaMemDados[*]   ; clock                            ; 3.922 ; 3.922 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[0]  ; clock                            ; 4.127 ; 4.127 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[1]  ; clock                            ; 4.203 ; 4.203 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[2]  ; clock                            ; 4.549 ; 4.549 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[3]  ; clock                            ; 4.787 ; 4.787 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[4]  ; clock                            ; 4.526 ; 4.526 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[5]  ; clock                            ; 4.234 ; 4.234 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[6]  ; clock                            ; 4.383 ; 4.383 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[7]  ; clock                            ; 4.157 ; 4.157 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[8]  ; clock                            ; 4.443 ; 4.443 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[9]  ; clock                            ; 3.922 ; 3.922 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[10] ; clock                            ; 4.550 ; 4.550 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[11] ; clock                            ; 4.222 ; 4.222 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[12] ; clock                            ; 4.367 ; 4.367 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[13] ; clock                            ; 4.033 ; 4.033 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[14] ; clock                            ; 4.650 ; 4.650 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[15] ; clock                            ; 3.938 ; 3.938 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[16] ; clock                            ; 4.231 ; 4.231 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[17] ; clock                            ; 4.598 ; 4.598 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[18] ; clock                            ; 4.492 ; 4.492 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[19] ; clock                            ; 4.791 ; 4.791 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[20] ; clock                            ; 4.311 ; 4.311 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[21] ; clock                            ; 4.196 ; 4.196 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[22] ; clock                            ; 4.509 ; 4.509 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[23] ; clock                            ; 4.665 ; 4.665 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[24] ; clock                            ; 4.320 ; 4.320 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[25] ; clock                            ; 4.368 ; 4.368 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[26] ; clock                            ; 4.581 ; 4.581 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[27] ; clock                            ; 4.099 ; 4.099 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[28] ; clock                            ; 4.552 ; 4.552 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[29] ; clock                            ; 4.609 ; 4.609 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[30] ; clock                            ; 4.495 ; 4.495 ; Rise       ; clock                            ;
;  control_data_3_EntradaMemDados[31] ; clock                            ; 4.597 ; 4.597 ; Rise       ; clock                            ;
; control_dt_saida[*]                 ; clock                            ; 4.669 ; 4.669 ; Rise       ; clock                            ;
;  control_dt_saida[0]                ; clock                            ; 5.474 ; 5.474 ; Rise       ; clock                            ;
;  control_dt_saida[1]                ; clock                            ; 5.136 ; 5.136 ; Rise       ; clock                            ;
;  control_dt_saida[2]                ; clock                            ; 5.155 ; 5.155 ; Rise       ; clock                            ;
;  control_dt_saida[3]                ; clock                            ; 5.273 ; 5.273 ; Rise       ; clock                            ;
;  control_dt_saida[4]                ; clock                            ; 5.170 ; 5.170 ; Rise       ; clock                            ;
;  control_dt_saida[5]                ; clock                            ; 5.804 ; 5.804 ; Rise       ; clock                            ;
;  control_dt_saida[6]                ; clock                            ; 5.005 ; 5.005 ; Rise       ; clock                            ;
;  control_dt_saida[7]                ; clock                            ; 5.291 ; 5.291 ; Rise       ; clock                            ;
;  control_dt_saida[8]                ; clock                            ; 5.219 ; 5.219 ; Rise       ; clock                            ;
;  control_dt_saida[9]                ; clock                            ; 5.330 ; 5.330 ; Rise       ; clock                            ;
;  control_dt_saida[10]               ; clock                            ; 4.949 ; 4.949 ; Rise       ; clock                            ;
;  control_dt_saida[11]               ; clock                            ; 5.130 ; 5.130 ; Rise       ; clock                            ;
;  control_dt_saida[12]               ; clock                            ; 5.299 ; 5.299 ; Rise       ; clock                            ;
;  control_dt_saida[13]               ; clock                            ; 5.531 ; 5.531 ; Rise       ; clock                            ;
;  control_dt_saida[14]               ; clock                            ; 5.359 ; 5.359 ; Rise       ; clock                            ;
;  control_dt_saida[15]               ; clock                            ; 5.080 ; 5.080 ; Rise       ; clock                            ;
;  control_dt_saida[16]               ; clock                            ; 4.765 ; 4.765 ; Rise       ; clock                            ;
;  control_dt_saida[17]               ; clock                            ; 5.256 ; 5.256 ; Rise       ; clock                            ;
;  control_dt_saida[18]               ; clock                            ; 4.766 ; 4.766 ; Rise       ; clock                            ;
;  control_dt_saida[19]               ; clock                            ; 5.120 ; 5.120 ; Rise       ; clock                            ;
;  control_dt_saida[20]               ; clock                            ; 4.780 ; 4.780 ; Rise       ; clock                            ;
;  control_dt_saida[21]               ; clock                            ; 5.293 ; 5.293 ; Rise       ; clock                            ;
;  control_dt_saida[22]               ; clock                            ; 4.669 ; 4.669 ; Rise       ; clock                            ;
;  control_dt_saida[23]               ; clock                            ; 5.377 ; 5.377 ; Rise       ; clock                            ;
;  control_dt_saida[24]               ; clock                            ; 5.347 ; 5.347 ; Rise       ; clock                            ;
;  control_dt_saida[25]               ; clock                            ; 5.530 ; 5.530 ; Rise       ; clock                            ;
;  control_dt_saida[26]               ; clock                            ; 5.143 ; 5.143 ; Rise       ; clock                            ;
;  control_dt_saida[27]               ; clock                            ; 5.100 ; 5.100 ; Rise       ; clock                            ;
;  control_dt_saida[28]               ; clock                            ; 5.270 ; 5.270 ; Rise       ; clock                            ;
;  control_dt_saida[29]               ; clock                            ; 5.481 ; 5.481 ; Rise       ; clock                            ;
;  control_dt_saida[30]               ; clock                            ; 5.025 ; 5.025 ; Rise       ; clock                            ;
;  control_dt_saida[31]               ; clock                            ; 5.360 ; 5.360 ; Rise       ; clock                            ;
; control_entradaPC[*]                ; clock                            ; 4.304 ; 4.304 ; Rise       ; clock                            ;
;  control_entradaPC[0]               ; clock                            ; 4.304 ; 4.304 ; Rise       ; clock                            ;
;  control_entradaPC[1]               ; clock                            ; 4.611 ; 4.611 ; Rise       ; clock                            ;
;  control_entradaPC[2]               ; clock                            ; 4.665 ; 4.665 ; Rise       ; clock                            ;
;  control_entradaPC[3]               ; clock                            ; 4.889 ; 4.889 ; Rise       ; clock                            ;
;  control_entradaPC[4]               ; clock                            ; 4.482 ; 4.482 ; Rise       ; clock                            ;
;  control_entradaPC[5]               ; clock                            ; 5.025 ; 5.025 ; Rise       ; clock                            ;
;  control_entradaPC[6]               ; clock                            ; 4.657 ; 4.657 ; Rise       ; clock                            ;
;  control_entradaPC[7]               ; clock                            ; 4.565 ; 4.565 ; Rise       ; clock                            ;
;  control_entradaPC[8]               ; clock                            ; 4.733 ; 4.733 ; Rise       ; clock                            ;
;  control_entradaPC[9]               ; clock                            ; 4.543 ; 4.543 ; Rise       ; clock                            ;
;  control_entradaPC[10]              ; clock                            ; 4.945 ; 4.945 ; Rise       ; clock                            ;
;  control_entradaPC[11]              ; clock                            ; 4.637 ; 4.637 ; Rise       ; clock                            ;
;  control_entradaPC[12]              ; clock                            ; 4.830 ; 4.830 ; Rise       ; clock                            ;
;  control_entradaPC[13]              ; clock                            ; 4.464 ; 4.464 ; Rise       ; clock                            ;
;  control_entradaPC[14]              ; clock                            ; 4.846 ; 4.846 ; Rise       ; clock                            ;
;  control_entradaPC[15]              ; clock                            ; 4.308 ; 4.308 ; Rise       ; clock                            ;
;  control_entradaPC[16]              ; clock                            ; 4.913 ; 4.913 ; Rise       ; clock                            ;
;  control_entradaPC[17]              ; clock                            ; 4.905 ; 4.905 ; Rise       ; clock                            ;
;  control_entradaPC[18]              ; clock                            ; 4.969 ; 4.969 ; Rise       ; clock                            ;
;  control_entradaPC[19]              ; clock                            ; 4.915 ; 4.915 ; Rise       ; clock                            ;
;  control_entradaPC[20]              ; clock                            ; 4.937 ; 4.937 ; Rise       ; clock                            ;
;  control_entradaPC[21]              ; clock                            ; 4.632 ; 4.632 ; Rise       ; clock                            ;
;  control_entradaPC[22]              ; clock                            ; 4.533 ; 4.533 ; Rise       ; clock                            ;
;  control_entradaPC[23]              ; clock                            ; 4.773 ; 4.773 ; Rise       ; clock                            ;
;  control_entradaPC[24]              ; clock                            ; 4.748 ; 4.748 ; Rise       ; clock                            ;
;  control_entradaPC[25]              ; clock                            ; 4.424 ; 4.424 ; Rise       ; clock                            ;
;  control_entradaPC[26]              ; clock                            ; 4.640 ; 4.640 ; Rise       ; clock                            ;
;  control_entradaPC[27]              ; clock                            ; 4.957 ; 4.957 ; Rise       ; clock                            ;
;  control_entradaPC[28]              ; clock                            ; 4.729 ; 4.729 ; Rise       ; clock                            ;
;  control_entradaPC[29]              ; clock                            ; 4.737 ; 4.737 ; Rise       ; clock                            ;
;  control_entradaPC[30]              ; clock                            ; 4.791 ; 4.791 ; Rise       ; clock                            ;
;  control_entradaPC[31]              ; clock                            ; 4.344 ; 4.344 ; Rise       ; clock                            ;
; control_regRd_Mux[*]                ; clock                            ; 4.735 ; 4.735 ; Rise       ; clock                            ;
;  control_regRd_Mux[0]               ; clock                            ; 4.922 ; 4.922 ; Rise       ; clock                            ;
;  control_regRd_Mux[1]               ; clock                            ; 4.789 ; 4.789 ; Rise       ; clock                            ;
;  control_regRd_Mux[2]               ; clock                            ; 4.986 ; 4.986 ; Rise       ; clock                            ;
;  control_regRd_Mux[3]               ; clock                            ; 4.770 ; 4.770 ; Rise       ; clock                            ;
;  control_regRd_Mux[4]               ; clock                            ; 4.735 ; 4.735 ; Rise       ; clock                            ;
+-------------------------------------+----------------------------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+-------------------------+-------+----+----+-------+
; Input Port ; Output Port             ; RR    ; RF ; FR ; FF    ;
+------------+-------------------------+-------+----+----+-------+
; i_in[0]    ; control_instruction[0]  ; 4.793 ;    ;    ; 4.793 ;
; i_in[1]    ; control_instruction[1]  ; 5.158 ;    ;    ; 5.158 ;
; i_in[2]    ; control_instruction[2]  ; 8.050 ;    ;    ; 8.050 ;
; i_in[3]    ; control_instruction[3]  ; 8.766 ;    ;    ; 8.766 ;
; i_in[4]    ; control_instruction[4]  ; 8.126 ;    ;    ; 8.126 ;
; i_in[5]    ; control_instruction[5]  ; 8.050 ;    ;    ; 8.050 ;
; i_in[6]    ; control_instruction[6]  ; 7.996 ;    ;    ; 7.996 ;
; i_in[7]    ; control_instruction[7]  ; 8.712 ;    ;    ; 8.712 ;
; i_in[8]    ; control_instruction[8]  ; 8.933 ;    ;    ; 8.933 ;
; i_in[9]    ; control_instruction[9]  ; 7.990 ;    ;    ; 7.990 ;
; i_in[10]   ; control_instruction[10] ; 7.990 ;    ;    ; 7.990 ;
; i_in[11]   ; control_instruction[11] ; 8.690 ;    ;    ; 8.690 ;
; i_in[12]   ; control_instruction[12] ; 8.764 ;    ;    ; 8.764 ;
; i_in[13]   ; control_instruction[13] ; 8.036 ;    ;    ; 8.036 ;
; i_in[14]   ; control_instruction[14] ; 8.833 ;    ;    ; 8.833 ;
; i_in[15]   ; control_instruction[15] ; 8.740 ;    ;    ; 8.740 ;
; i_in[16]   ; control_instruction[16] ; 8.782 ;    ;    ; 8.782 ;
; i_in[17]   ; control_instruction[17] ; 7.986 ;    ;    ; 7.986 ;
; i_in[18]   ; control_instruction[18] ; 8.938 ;    ;    ; 8.938 ;
; i_in[19]   ; control_instruction[19] ; 7.996 ;    ;    ; 7.996 ;
; i_in[20]   ; control_instruction[20] ; 7.959 ;    ;    ; 7.959 ;
; i_in[21]   ; control_instruction[21] ; 8.752 ;    ;    ; 8.752 ;
; i_in[22]   ; control_instruction[22] ; 8.020 ;    ;    ; 8.020 ;
; i_in[23]   ; control_instruction[23] ; 9.164 ;    ;    ; 9.164 ;
; i_in[24]   ; control_instruction[24] ; 7.919 ;    ;    ; 7.919 ;
; i_in[25]   ; control_instruction[25] ; 8.136 ;    ;    ; 8.136 ;
; i_in[26]   ; control_instruction[26] ; 8.076 ;    ;    ; 8.076 ;
; i_in[27]   ; control_instruction[27] ; 8.066 ;    ;    ; 8.066 ;
; i_in[28]   ; control_instruction[28] ; 8.674 ;    ;    ; 8.674 ;
; i_in[29]   ; control_instruction[29] ; 8.206 ;    ;    ; 8.206 ;
; i_in[30]   ; control_instruction[30] ; 8.226 ;    ;    ; 8.226 ;
; i_in[31]   ; control_instruction[31] ; 8.037 ;    ;    ; 8.037 ;
+------------+-------------------------+-------+----+----+-------+


+----------------------------------------------------------------+
; Minimum Progagation Delay                                      ;
+------------+-------------------------+-------+----+----+-------+
; Input Port ; Output Port             ; RR    ; RF ; FR ; FF    ;
+------------+-------------------------+-------+----+----+-------+
; i_in[0]    ; control_instruction[0]  ; 2.562 ;    ;    ; 2.562 ;
; i_in[1]    ; control_instruction[1]  ; 2.794 ;    ;    ; 2.794 ;
; i_in[2]    ; control_instruction[2]  ; 4.670 ;    ;    ; 4.670 ;
; i_in[3]    ; control_instruction[3]  ; 5.041 ;    ;    ; 5.041 ;
; i_in[4]    ; control_instruction[4]  ; 4.659 ;    ;    ; 4.659 ;
; i_in[5]    ; control_instruction[5]  ; 4.670 ;    ;    ; 4.670 ;
; i_in[6]    ; control_instruction[6]  ; 4.626 ;    ;    ; 4.626 ;
; i_in[7]    ; control_instruction[7]  ; 4.995 ;    ;    ; 4.995 ;
; i_in[8]    ; control_instruction[8]  ; 5.078 ;    ;    ; 5.078 ;
; i_in[9]    ; control_instruction[9]  ; 4.617 ;    ;    ; 4.617 ;
; i_in[10]   ; control_instruction[10] ; 4.610 ;    ;    ; 4.610 ;
; i_in[11]   ; control_instruction[11] ; 4.981 ;    ;    ; 4.981 ;
; i_in[12]   ; control_instruction[12] ; 5.022 ;    ;    ; 5.022 ;
; i_in[13]   ; control_instruction[13] ; 4.666 ;    ;    ; 4.666 ;
; i_in[14]   ; control_instruction[14] ; 5.068 ;    ;    ; 5.068 ;
; i_in[15]   ; control_instruction[15] ; 5.003 ;    ;    ; 5.003 ;
; i_in[16]   ; control_instruction[16] ; 5.046 ;    ;    ; 5.046 ;
; i_in[17]   ; control_instruction[17] ; 4.616 ;    ;    ; 4.616 ;
; i_in[18]   ; control_instruction[18] ; 5.079 ;    ;    ; 5.079 ;
; i_in[19]   ; control_instruction[19] ; 4.626 ;    ;    ; 4.626 ;
; i_in[20]   ; control_instruction[20] ; 4.610 ;    ;    ; 4.610 ;
; i_in[21]   ; control_instruction[21] ; 5.011 ;    ;    ; 5.011 ;
; i_in[22]   ; control_instruction[22] ; 4.640 ;    ;    ; 4.640 ;
; i_in[23]   ; control_instruction[23] ; 5.217 ;    ;    ; 5.217 ;
; i_in[24]   ; control_instruction[24] ; 4.570 ;    ;    ; 4.570 ;
; i_in[25]   ; control_instruction[25] ; 4.669 ;    ;    ; 4.669 ;
; i_in[26]   ; control_instruction[26] ; 4.706 ;    ;    ; 4.706 ;
; i_in[27]   ; control_instruction[27] ; 4.696 ;    ;    ; 4.696 ;
; i_in[28]   ; control_instruction[28] ; 4.968 ;    ;    ; 4.968 ;
; i_in[29]   ; control_instruction[29] ; 4.739 ;    ;    ; 4.739 ;
; i_in[30]   ; control_instruction[30] ; 4.759 ;    ;    ; 4.759 ;
; i_in[31]   ; control_instruction[31] ; 4.685 ;    ;    ; 4.685 ;
+------------+-------------------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------+
; Setup Transfers                                                                         ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; clock                            ; clock    ; 15155    ; 0        ; 0        ; 0        ;
; Controle:Control|currentState.S0 ; clock    ; 5175     ; 1895     ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Hold Transfers                                                                          ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; clock                            ; clock    ; 15155    ; 0        ; 0        ; 0        ;
; Controle:Control|currentState.S0 ; clock    ; 5175     ; 1895     ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 97    ; 97   ;
; Unconstrained Input Port Paths  ; 170   ; 170  ;
; Unconstrained Output Ports      ; 149   ; 149  ;
; Unconstrained Output Port Paths ; 3523  ; 3523 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 20 16:06:59 2019
Info: Command: quartus_sta mips -c Datapath
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name Controle:Control|currentState.S0 Controle:Control|currentState.S0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.380      -194.454 clock 
Info (332146): Worst-case hold slack is -0.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.540        -4.297 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -139.380 clock 
    Info (332119):     0.500         0.000 Controle:Control|currentState.S0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.368
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.368       -63.357 clock 
Info (332146): Worst-case hold slack is -0.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.717       -14.375 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -139.380 clock 
    Info (332119):     0.500         0.000 Controle:Control|currentState.S0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 501 megabytes
    Info: Processing ended: Wed Nov 20 16:07:02 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


