TimeQuest Timing Analyzer report for Microcomputer
Sun Mar 29 09:57:39 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 14. Slow Model Setup: 'serialClkCount[15]'
 15. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'clk'
 17. Slow Model Hold: 'cpuClock'
 18. Slow Model Hold: 'serialClkCount[15]'
 19. Slow Model Recovery: 'serialClkCount[15]'
 20. Slow Model Recovery: 'clk'
 21. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 22. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 23. Slow Model Removal: 'serialClkCount[15]'
 24. Slow Model Removal: 'clk'
 25. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 26. Slow Model Minimum Pulse Width: 'clk'
 27. Slow Model Minimum Pulse Width: 'cpuClock'
 28. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Output Enable Times
 34. Minimum Output Enable Times
 35. Output Disable Times
 36. Minimum Output Disable Times
 37. Fast Model Setup Summary
 38. Fast Model Hold Summary
 39. Fast Model Recovery Summary
 40. Fast Model Removal Summary
 41. Fast Model Minimum Pulse Width Summary
 42. Fast Model Setup: 'cpuClock'
 43. Fast Model Setup: 'clk'
 44. Fast Model Setup: 'serialClkCount[15]'
 45. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 46. Fast Model Hold: 'clk'
 47. Fast Model Hold: 'cpuClock'
 48. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 49. Fast Model Hold: 'serialClkCount[15]'
 50. Fast Model Recovery: 'serialClkCount[15]'
 51. Fast Model Recovery: 'clk'
 52. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 53. Fast Model Removal: 'serialClkCount[15]'
 54. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 55. Fast Model Removal: 'clk'
 56. Fast Model Minimum Pulse Width: 'clk'
 57. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 58. Fast Model Minimum Pulse Width: 'cpuClock'
 59. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Output Enable Times
 65. Minimum Output Enable Times
 66. Output Disable Times
 67. Minimum Output Disable Times
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Setup Transfers
 74. Hold Transfers
 75. Recovery Transfers
 76. Removal Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 52.57 MHz  ; 52.57 MHz       ; cpuClock           ;      ;
; 53.13 MHz  ; 53.13 MHz       ; clk                ;      ;
; 84.18 MHz  ; 84.18 MHz       ; T80s:cpu1|IORQ_n   ;      ;
; 179.63 MHz ; 179.63 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; cpuClock           ; -18.024 ; -4594.127     ;
; clk                ; -17.821 ; -7339.401     ;
; T80s:cpu1|IORQ_n   ; -6.814  ; -335.555      ;
; serialClkCount[15] ; -6.292  ; -996.324      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.547 ; -27.972       ;
; clk                ; -2.272 ; -2.272        ;
; cpuClock           ; -0.855 ; -3.028        ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -6.090 ; -157.365      ;
; clk                ; -1.951 ; -17.559       ;
; T80s:cpu1|IORQ_n   ; 0.107  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -0.441 ; -1.803        ;
; serialClkCount[15] ; 1.652  ; 0.000         ;
; clk                ; 2.245  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -2.707 ; -370.896      ;
; clk                ; -2.567 ; -3099.857     ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
+--------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -18.024 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 19.059     ;
; -17.965 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.998     ;
; -17.899 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.934     ;
; -17.834 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.882     ;
; -17.814 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.849     ;
; -17.811 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.846     ;
; -17.791 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.815     ;
; -17.775 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.821     ;
; -17.768 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.810     ;
; -17.763 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.812     ;
; -17.752 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.785     ;
; -17.749 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.773     ;
; -17.728 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.751     ;
; -17.709 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.757     ;
; -17.709 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.749     ;
; -17.704 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.751     ;
; -17.686 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.721     ;
; -17.668 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.703     ;
; -17.665 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.700     ;
; -17.665 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.700     ;
; -17.664 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.698     ;
; -17.643 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.685     ;
; -17.642 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.672     ;
; -17.642 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.666     ;
; -17.638 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.687     ;
; -17.629 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.662     ;
; -17.624 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.672     ;
; -17.606 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.639     ;
; -17.606 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.639     ;
; -17.605 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 18.637     ;
; -17.602 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.632     ;
; -17.601 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.638     ;
; -17.601 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.636     ;
; -17.592 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.622     ;
; -17.588 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.612     ;
; -17.583 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.611     ;
; -17.578 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.602     ;
; -17.573 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.604     ;
; -17.571 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.600     ;
; -17.559 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.596     ;
; -17.558 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.600     ;
; -17.557 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.599     ;
; -17.557 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.599     ;
; -17.553 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.602     ;
; -17.550 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.581     ;
; -17.543 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.571     ;
; -17.540 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.575     ;
; -17.540 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.575     ;
; -17.539 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.573     ;
; -17.538 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.004     ; 18.574     ;
; -17.536 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.560     ;
; -17.535 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.566     ;
; -17.534 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.565     ;
; -17.533 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.012     ; 18.561     ;
; -17.530 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.568     ;
; -17.525 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 18.546     ;
; -17.517 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.547     ;
; -17.515 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.538     ;
; -17.514 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.543     ;
; -17.512 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.013     ; 18.539     ;
; -17.498 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.538     ;
; -17.498 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 18.538     ;
; -17.493 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.524     ;
; -17.491 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.520     ;
; -17.488 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.526     ;
; -17.478 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.526     ;
; -17.477 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.507     ;
; -17.475 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.504     ;
; -17.472 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.502     ;
; -17.467 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.497     ;
; -17.467 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.504     ;
; -17.455 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.490     ;
; -17.455 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.490     ;
; -17.455 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 18.490     ;
; -17.454 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 18.488     ;
; -17.452 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.489     ;
; -17.448 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.479     ;
; -17.446 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.011     ; 18.475     ;
; -17.439 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.485     ;
; -17.432 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.456     ;
; -17.432 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.456     ;
; -17.432 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.462     ;
; -17.432 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.474     ;
; -17.432 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.474     ;
; -17.431 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.454     ;
; -17.429 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.453     ;
; -17.425 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.456     ;
; -17.416 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 18.449     ;
; -17.412 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.002      ; 18.454     ;
; -17.409 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 18.428     ;
; -17.409 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.440     ;
; -17.407 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.456     ;
; -17.398 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.003     ; 18.435     ;
; -17.392 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.422     ;
; -17.390 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.414     ;
; -17.390 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 18.414     ;
; -17.389 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.017     ; 18.412     ;
; -17.386 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 18.417     ;
; -17.382 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 18.412     ;
; -17.381 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 18.419     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+---------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.821 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.119      ; 18.894     ;
; -17.804 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.125      ; 18.883     ;
; -17.801 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.133      ; 18.888     ;
; -17.800 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.119      ; 18.873     ;
; -17.794 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.149      ; 18.897     ;
; -17.792 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.133      ; 18.879     ;
; -17.791 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.125      ; 18.870     ;
; -17.785 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.149      ; 18.888     ;
; -17.783 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.137      ; 18.874     ;
; -17.777 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.147      ; 18.878     ;
; -17.777 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.147      ; 18.878     ;
; -17.776 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.874     ;
; -17.741 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.839     ;
; -17.739 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.837     ;
; -17.730 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.137      ; 18.821     ;
; -17.727 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.149      ; 18.830     ;
; -17.618 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.119      ; 18.691     ;
; -17.611 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.133      ; 18.698     ;
; -17.606 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.133      ; 18.693     ;
; -17.601 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.095      ; 18.650     ;
; -17.590 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.119      ; 18.663     ;
; -17.586 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.133      ; 18.673     ;
; -17.583 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.100      ; 18.637     ;
; -17.573 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.100      ; 18.627     ;
; -17.572 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.149      ; 18.675     ;
; -17.570 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.125      ; 18.649     ;
; -17.560 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.119      ; 18.633     ;
; -17.545 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.144      ; 18.643     ;
; -17.543 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.125      ; 18.622     ;
; -17.540 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.133      ; 18.627     ;
; -17.539 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.119      ; 18.612     ;
; -17.533 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.149      ; 18.636     ;
; -17.531 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.133      ; 18.618     ;
; -17.530 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.125      ; 18.609     ;
; -17.529 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.149      ; 18.632     ;
; -17.524 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.149      ; 18.627     ;
; -17.522 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.137      ; 18.613     ;
; -17.517 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.087      ; 18.558     ;
; -17.516 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.149      ; 18.619     ;
; -17.516 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.073      ; 18.543     ;
; -17.516 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.147      ; 18.617     ;
; -17.516 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.147      ; 18.617     ;
; -17.515 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.613     ;
; -17.514 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.133      ; 18.601     ;
; -17.511 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.073      ; 18.538     ;
; -17.509 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.087      ; 18.550     ;
; -17.505 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.087      ; 18.546     ;
; -17.501 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.079      ; 18.534     ;
; -17.499 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.092      ; 18.545     ;
; -17.498 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.119      ; 18.571     ;
; -17.498 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.078      ; 18.530     ;
; -17.494 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.073      ; 18.521     ;
; -17.494 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.592     ;
; -17.493 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.078      ; 18.525     ;
; -17.491 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.092      ; 18.537     ;
; -17.489 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.092      ; 18.535     ;
; -17.488 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.078      ; 18.520     ;
; -17.487 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.092      ; 18.533     ;
; -17.483 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.078      ; 18.515     ;
; -17.483 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.084      ; 18.521     ;
; -17.481 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.079      ; 18.514     ;
; -17.481 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.092      ; 18.527     ;
; -17.480 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.578     ;
; -17.478 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.087      ; 18.519     ;
; -17.478 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.073      ; 18.505     ;
; -17.478 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.144      ; 18.576     ;
; -17.477 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.092      ; 18.523     ;
; -17.476 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.078      ; 18.508     ;
; -17.473 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.084      ; 18.511     ;
; -17.471 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.079      ; 18.504     ;
; -17.471 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.147      ; 18.572     ;
; -17.469 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.133      ; 18.556     ;
; -17.469 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.137      ; 18.560     ;
; -17.466 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.149      ; 18.569     ;
; -17.466 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.078      ; 18.498     ;
; -17.465 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.087      ; 18.506     ;
; -17.465 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.073      ; 18.492     ;
; -17.463 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.125      ; 18.542     ;
; -17.463 ; SBCTextDisplayRGB:io2|startAddr[9] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.119      ; 18.536     ;
; -17.463 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.084      ; 18.501     ;
; -17.460 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.092      ; 18.506     ;
; -17.460 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.078      ; 18.492     ;
; -17.453 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.084      ; 18.491     ;
; -17.453 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.084      ; 18.491     ;
; -17.450 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.092      ; 18.496     ;
; -17.450 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.078      ; 18.482     ;
; -17.449 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.119      ; 18.522     ;
; -17.447 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.092      ; 18.493     ;
; -17.447 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.078      ; 18.479     ;
; -17.446 ; SBCTextDisplayRGB:io2|startAddr[9] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.125      ; 18.525     ;
; -17.443 ; SBCTextDisplayRGB:io2|startAddr[9] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.133      ; 18.530     ;
; -17.443 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.084      ; 18.481     ;
; -17.442 ; SBCTextDisplayRGB:io2|startAddr[9] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.119      ; 18.515     ;
; -17.437 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.079      ; 18.470     ;
; -17.437 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg8  ; clk          ; clk         ; 1.000        ; 0.137      ; 18.528     ;
; -17.437 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.092      ; 18.483     ;
; -17.437 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.078      ; 18.469     ;
; -17.436 ; SBCTextDisplayRGB:io2|startAddr[9] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.149      ; 18.539     ;
; -17.434 ; SBCTextDisplayRGB:io2|startAddr[9] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.133      ; 18.521     ;
; -17.434 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.100      ; 18.488     ;
+---------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -6.814 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.731     ; 7.123      ;
; -6.406 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.731     ; 6.715      ;
; -6.170 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.731     ; 6.479      ;
; -6.155 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 6.495      ;
; -6.141 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 6.481      ;
; -6.095 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.731     ; 6.404      ;
; -6.077 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 6.417      ;
; -5.798 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 6.138      ;
; -5.765 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 6.105      ;
; -5.740 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.718     ; 6.062      ;
; -5.666 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.718     ; 5.988      ;
; -5.653 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.718     ; 5.975      ;
; -5.615 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.955      ;
; -5.577 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.718     ; 5.899      ;
; -5.575 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.915      ;
; -5.523 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.731     ; 5.832      ;
; -5.490 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.830      ;
; -5.483 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.823      ;
; -5.461 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.801      ;
; -5.441 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.781      ;
; -5.440 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.718     ; 5.762      ;
; -5.440 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.859     ; 5.121      ;
; -5.362 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.718     ; 5.684      ;
; -5.159 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.499      ;
; -5.146 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.486      ;
; -5.146 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.486      ;
; -5.146 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.486      ;
; -5.146 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.486      ;
; -5.146 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.486      ;
; -5.146 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.486      ;
; -5.087 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.732     ; 5.395      ;
; -4.991 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.735     ; 5.296      ;
; -4.962 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.735     ; 5.267      ;
; -4.947 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.715     ; 5.272      ;
; -4.855 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.732     ; 5.163      ;
; -4.742 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.082      ;
; -4.742 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.082      ;
; -4.742 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.082      ;
; -4.742 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.082      ;
; -4.742 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.082      ;
; -4.742 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 5.082      ;
; -4.659 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.731     ; 4.968      ;
; -4.658 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.731     ; 4.967      ;
; -4.656 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.715     ; 4.981      ;
; -4.580 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.731     ; 4.889      ;
; -4.479 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.735     ; 4.784      ;
; -4.463 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.803      ;
; -4.463 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.803      ;
; -4.463 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.803      ;
; -4.463 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.803      ;
; -4.463 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.803      ;
; -4.463 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.803      ;
; -4.463 ; bufferedUART:io1|controlReg[5]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.862     ; 4.141      ;
; -4.448 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.731     ; 4.757      ;
; -4.366 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.706      ;
; -4.208 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.731     ; 4.517      ;
; -4.165 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.735     ; 4.470      ;
; -3.991 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.315      ; 4.846      ;
; -3.987 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.315      ; 4.842      ;
; -3.918 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.258      ;
; -3.918 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.258      ;
; -3.918 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.258      ;
; -3.918 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.258      ;
; -3.918 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.258      ;
; -3.918 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.258      ;
; -3.895 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.235      ;
; -3.895 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.235      ;
; -3.895 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.235      ;
; -3.895 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.235      ;
; -3.895 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.235      ;
; -3.895 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.700     ; 4.235      ;
; -3.839 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.985     ; 3.894      ;
; -3.839 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.985     ; 3.894      ;
; -3.839 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.985     ; 3.894      ;
; -3.839 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.985     ; 3.894      ;
; -3.839 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.985     ; 3.894      ;
; -3.839 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.985     ; 3.894      ;
; -3.839 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.985     ; 3.894      ;
; -3.839 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.985     ; 3.894      ;
; -3.830 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.458     ; 3.912      ;
; -3.817 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.314      ; 4.671      ;
; -3.813 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.314      ; 4.667      ;
; -3.809 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.768      ; 5.117      ;
; -3.809 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.768      ; 5.117      ;
; -3.809 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.768      ; 5.117      ;
; -3.809 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.768      ; 5.117      ;
; -3.809 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.768      ; 5.117      ;
; -3.809 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.768      ; 5.117      ;
; -3.809 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.768      ; 5.117      ;
; -3.809 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.768      ; 5.117      ;
; -3.799 ; T80s:cpu1|T80:u0|A[0]                  ; n_RomActive                            ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -2.001     ; 2.338      ;
; -3.796 ; bufferedUART:io1|controlReg[6]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.862     ; 3.474      ;
; -3.783 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.859     ; 3.464      ;
; -3.746 ; T80s:cpu1|T80:u0|DO[3]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.315      ; 4.601      ;
; -3.742 ; T80s:cpu1|T80:u0|DO[3]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.315      ; 4.597      ;
; -3.737 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[30]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.307      ; 4.584      ;
; -3.732 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[1]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.305      ; 4.577      ;
; -3.732 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[0]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.305      ; 4.577      ;
; -3.731 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.715     ; 4.056      ;
; -3.712 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.697     ; 4.055      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                                   ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                       ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+
; -6.292 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~103 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.832      ;
; -6.292 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~106 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.832      ;
; -6.228 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[6]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.297     ; 3.971      ;
; -6.228 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[5]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.297     ; 3.971      ;
; -6.228 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[4]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.297     ; 3.971      ;
; -6.228 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[3]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.297     ; 3.971      ;
; -6.228 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[2]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.297     ; 3.971      ;
; -6.228 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[1]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.297     ; 3.971      ;
; -6.228 ; bufferedUART:io1|txByteWritten ; bufferedUART:io1|txBuffer[0]  ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 1.000        ; -3.297     ; 3.971      ;
; -6.204 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[6]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.748      ;
; -6.204 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[5]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.748      ;
; -6.204 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[4]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.748      ;
; -6.204 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[3]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.748      ;
; -6.204 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[2]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.748      ;
; -6.204 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[1]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.748      ;
; -6.204 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|txBuffer[0]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.748      ;
; -6.195 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~103 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.735      ;
; -6.195 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~106 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.735      ;
; -6.154 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~64  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.698      ;
; -6.154 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~67  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.698      ;
; -6.151 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~56  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.994     ; 4.697      ;
; -6.151 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~54  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.994     ; 4.697      ;
; -6.151 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~55  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.994     ; 4.697      ;
; -6.135 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~60  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.675      ;
; -6.135 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~53  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.675      ;
; -6.135 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~59  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.675      ;
; -6.135 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~57  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.675      ;
; -6.135 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~58  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.675      ;
; -6.129 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~45  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.673      ;
; -6.129 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~49  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.673      ;
; -6.120 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~80  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.649      ;
; -6.120 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~78  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.649      ;
; -6.120 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~79  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.649      ;
; -6.120 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~81  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.649      ;
; -6.120 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~82  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.649      ;
; -6.108 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~140 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.651      ;
; -6.108 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~136 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.651      ;
; -6.108 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~133 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.651      ;
; -6.108 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~139 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.651      ;
; -6.108 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~134 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.651      ;
; -6.108 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~135 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.651      ;
; -6.108 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~137 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.651      ;
; -6.108 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~138 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.651      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[6]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.651      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[5]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.651      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[4]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.651      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[3]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.651      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[2]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.651      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[1]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.651      ;
; -6.107 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|txBuffer[0]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.651      ;
; -6.087 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~103 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.999     ; 4.628      ;
; -6.087 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|rxBuffer~106 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.999     ; 4.628      ;
; -6.082 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~132 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.625      ;
; -6.082 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~128 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.625      ;
; -6.082 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~125 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.625      ;
; -6.082 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~131 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.625      ;
; -6.082 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~126 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.625      ;
; -6.082 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~127 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.625      ;
; -6.082 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~129 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.625      ;
; -6.082 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~130 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.625      ;
; -6.075 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~43  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.615      ;
; -6.075 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~41  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.615      ;
; -6.057 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~64  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.601      ;
; -6.057 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~67  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.601      ;
; -6.054 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~56  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.994     ; 4.600      ;
; -6.054 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~54  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.994     ; 4.600      ;
; -6.054 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~55  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.994     ; 4.600      ;
; -6.053 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~84  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.583      ;
; -6.053 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~77  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.583      ;
; -6.053 ; T80s:cpu1|T80:u0|DO[0]         ; bufferedUART:io1|rxBuffer~83  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.583      ;
; -6.038 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~60  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.578      ;
; -6.038 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~53  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.578      ;
; -6.038 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~59  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.578      ;
; -6.038 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~57  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.578      ;
; -6.038 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~58  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.578      ;
; -6.032 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~45  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.576      ;
; -6.032 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~49  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.576      ;
; -6.023 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~80  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.552      ;
; -6.023 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~78  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.552      ;
; -6.023 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~79  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.552      ;
; -6.023 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~81  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.552      ;
; -6.023 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~82  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.552      ;
; -6.011 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~140 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.554      ;
; -6.011 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~136 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.554      ;
; -6.011 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~133 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.554      ;
; -6.011 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~139 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.554      ;
; -6.011 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~134 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.554      ;
; -6.011 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~135 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.554      ;
; -6.011 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~137 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.554      ;
; -6.011 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~138 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.554      ;
; -5.999 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[6]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.995     ; 4.544      ;
; -5.999 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[5]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.995     ; 4.544      ;
; -5.999 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[4]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.995     ; 4.544      ;
; -5.999 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[3]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.995     ; 4.544      ;
; -5.999 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[2]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.995     ; 4.544      ;
; -5.999 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[1]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.995     ; 4.544      ;
; -5.999 ; T80s:cpu1|T80:u0|A[0]          ; bufferedUART:io1|txBuffer[0]  ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.995     ; 4.544      ;
; -5.985 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~132 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.528      ;
; -5.985 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~128 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.528      ;
; -5.985 ; T80s:cpu1|T80:u0|DO[1]         ; bufferedUART:io1|rxBuffer~125 ; cpuClock         ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.528      ;
+--------+--------------------------------+-------------------------------+------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -2.547 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 3.299      ; 1.058      ;
; -1.372 ; SBCTextDisplayRGB:io2|kbBuffer~38      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.146      ; 2.080      ;
; -1.322 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.120      ; 2.104      ;
; -1.261 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.376      ; 1.921      ;
; -1.167 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.145      ; 2.284      ;
; -1.144 ; SBCTextDisplayRGB:io2|kbBuffer~59      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.160      ; 2.322      ;
; -1.074 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.158      ; 2.390      ;
; -1.070 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.158      ; 2.394      ;
; -1.040 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.158      ; 2.424      ;
; -0.992 ; SBCTextDisplayRGB:io2|kbBuffer~60      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.140      ; 2.454      ;
; -0.991 ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.103      ; 1.918      ;
; -0.899 ; bufferedUART:io1|rxBuffer~121          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.167      ; 2.074      ;
; -0.882 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.158      ; 2.582      ;
; -0.873 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.166      ; 2.599      ;
; -0.837 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.819      ; 1.788      ;
; -0.832 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[9]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.832      ; 1.806      ;
; -0.831 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.118      ; 2.593      ;
; -0.831 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[15]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.832      ; 1.807      ;
; -0.777 ; bufferedUART:io1|rxBuffer~56           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.167      ; 2.196      ;
; -0.754 ; bufferedUART:io1|rxBuffer~67           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.169      ; 2.221      ;
; -0.724 ; bufferedUART:io1|rxBuffer~103          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.173      ; 2.255      ;
; -0.701 ; bufferedUART:io1|rxBuffer~105          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.178      ; 2.283      ;
; -0.690 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.163      ; 2.779      ;
; -0.682 ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.149      ; 2.773      ;
; -0.673 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.118      ; 2.751      ;
; -0.667 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.158      ; 2.797      ;
; -0.589 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.123      ; 2.840      ;
; -0.552 ; bufferedUART:io1|rxBuffer~72           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.169      ; 2.423      ;
; -0.544 ; bufferedUART:io1|rxBuffer~119          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.167      ; 2.429      ;
; -0.506 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.161      ; 2.961      ;
; -0.499 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.158      ; 2.965      ;
; -0.496 ; SBCTextDisplayRGB:io2|kbBuffer~17      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.147      ; 2.957      ;
; -0.496 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[19]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.837      ; 2.147      ;
; -0.495 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.158      ; 2.969      ;
; -0.494 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[21]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.837      ; 2.149      ;
; -0.493 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[18]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.837      ; 2.150      ;
; -0.483 ; bufferedUART:io1|rxBuffer~130          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.170      ; 2.493      ;
; -0.482 ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.120      ; 2.944      ;
; -0.447 ; sd_controller:sd1|block_write          ; sd_controller:sd1|block_write          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.946      ; 0.805      ;
; -0.447 ; sd_controller:sd1|block_read           ; sd_controller:sd1|block_read           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.946      ; 0.805      ;
; -0.447 ; sd_controller:sd1|address[24]          ; sd_controller:sd1|address[24]          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.946      ; 0.805      ;
; -0.447 ; sd_controller:sd1|address[16]          ; sd_controller:sd1|address[16]          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.946      ; 0.805      ;
; -0.447 ; sd_controller:sd1|address[8]           ; sd_controller:sd1|address[8]           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.946      ; 0.805      ;
; -0.427 ; SBCTextDisplayRGB:io2|kbBuffer~39      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.140      ; 3.019      ;
; -0.385 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.141      ; 3.062      ;
; -0.370 ; bufferedUART:io1|rxBuffer~106          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.173      ; 2.609      ;
; -0.360 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.143      ; 3.089      ;
; -0.360 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.143      ; 3.089      ;
; -0.356 ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.163      ; 3.113      ;
; -0.341 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.158      ; 3.123      ;
; -0.341 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.394      ; 2.859      ;
; -0.341 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.394      ; 2.859      ;
; -0.341 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.394      ; 2.859      ;
; -0.341 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.394      ; 2.859      ;
; -0.341 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.394      ; 2.859      ;
; -0.341 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.394      ; 2.859      ;
; -0.341 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.394      ; 2.859      ;
; -0.341 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.394      ; 2.859      ;
; -0.337 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.158      ; 3.127      ;
; -0.334 ; bufferedUART:io1|rxBuffer~33           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.169      ; 2.641      ;
; -0.334 ; bufferedUART:io1|rxBuffer~27           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.173      ; 2.645      ;
; -0.315 ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.137      ; 3.128      ;
; -0.314 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.137      ; 3.129      ;
; -0.309 ; SBCTextDisplayRGB:io2|kbBuffer~22      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.146      ; 3.143      ;
; -0.302 ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.120      ; 3.124      ;
; -0.298 ; bufferedUART:io1|rxBuffer~111          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.178      ; 2.686      ;
; -0.276 ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.177      ; 3.207      ;
; -0.255 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.118      ; 3.169      ;
; -0.255 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[12]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.832      ; 2.383      ;
; -0.225 ; bufferedUART:io1|rxBuffer~73           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.169      ; 2.750      ;
; -0.219 ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.163      ; 3.250      ;
; -0.206 ; bufferedUART:io1|rxBuffer~122          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.167      ; 2.767      ;
; -0.198 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.697      ; 0.805      ;
; -0.198 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.697      ; 0.805      ;
; -0.198 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.697      ; 0.805      ;
; -0.152 ; bufferedUART:io1|rxBuffer~125          ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.170      ; 2.824      ;
; -0.139 ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.146      ; 3.313      ;
; -0.136 ; bufferedUART:io1|rxBuffer~96           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.183      ; 2.853      ;
; -0.131 ; bufferedUART:io1|rxBuffer~107          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.178      ; 2.853      ;
; -0.119 ; bufferedUART:io1|rxBuffer~120          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.167      ; 2.854      ;
; -0.119 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[7]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.844      ; 2.531      ;
; -0.119 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[6]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.844      ; 2.531      ;
; -0.119 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[5]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.844      ; 2.531      ;
; -0.119 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[4]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.844      ; 2.531      ;
; -0.119 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[3]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.844      ; 2.531      ;
; -0.119 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[2]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.844      ; 2.531      ;
; -0.101 ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[14]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 2.832      ; 2.537      ;
; -0.071 ; SBCTextDisplayRGB:io2|kbBuffer~57      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.160      ; 3.395      ;
; -0.043 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.160      ; 3.423      ;
; -0.043 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.160      ; 3.423      ;
; -0.043 ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.160      ; 3.423      ;
; -0.023 ; SBCTextDisplayRGB:io2|kbBuffer~40      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.123      ; 3.406      ;
; -0.010 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.156      ; 3.452      ;
; 0.003  ; SBCTextDisplayRGB:io2|kbBuffer~11      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.167      ; 3.476      ;
; 0.006  ; bufferedUART:io1|rxBuffer~114          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.178      ; 2.990      ;
; 0.021  ; bufferedUART:io1|rxBuffer~55           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.167      ; 2.994      ;
; 0.052  ; SBCTextDisplayRGB:io2|kbBuffer~24      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.146      ; 3.504      ;
; 0.063  ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.121      ; 3.490      ;
; 0.065  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 3.146      ; 3.517      ;
; 0.065  ; bufferedUART:io1|rxBuffer~108          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.147      ; 3.018      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                       ;
+--------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                                                                                               ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.272 ; serialClkCount[15]                              ; serialClkCount[15]                                                                                                    ; serialClkCount[15] ; clk         ; 0.000        ; 2.721      ; 1.059      ;
; -1.772 ; serialClkCount[15]                              ; serialClkCount[15]                                                                                                    ; serialClkCount[15] ; clk         ; -0.500       ; 2.721      ; 1.059      ;
; 0.411  ; T80s:cpu1|IORQ_n                                ; SBCTextDisplayRGB:io2|func_reset                                                                                      ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.736      ; 3.757      ;
; 0.468  ; T80s:cpu1|T80:u0|A[3]                           ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.667      ; 1.402      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive                   ; SBCTextDisplayRGB:io2|hActive                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive                   ; SBCTextDisplayRGB:io2|vActive                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.init                    ; sd_controller:sd1|state.init                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cmd8             ; sd_controller:sd1|return_state.cmd8                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.send_regreq             ; sd_controller:sd1|state.send_regreq                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.receive_ocr_wait        ; sd_controller:sd1|state.receive_ocr_wait                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.acmd41           ; sd_controller:sd1|return_state.acmd41                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.cardsel          ; sd_controller:sd1|return_state.cardsel                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                                                                                            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; serialClkCount[4]                               ; serialClkCount[4]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]                 ; SBCTextDisplayRGB:io2|param4[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]                 ; SBCTextDisplayRGB:io2|param3[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]                 ; SBCTextDisplayRGB:io2|param2[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]                 ; SBCTextDisplayRGB:io2|param1[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]             ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]             ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]             ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.dispWrite       ; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]           ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]           ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]           ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]           ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[0]             ; SBCTextDisplayRGB:io2|pixelCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]             ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispWR                    ; SBCTextDisplayRGB:io2|dispWR                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]             ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]             ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]             ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.idle            ; SBCTextDisplayRGB:io2|dispState.idle                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteSent              ; SBCTextDisplayRGB:io2|dispByteSent                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]           ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]           ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]           ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]           ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]           ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]           ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]           ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]           ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]           ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]           ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]          ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]          ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]          ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]          ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]          ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]          ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]          ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]          ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]          ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]          ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]          ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]          ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]          ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]          ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]          ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkOut                 ; SBCTextDisplayRGB:io2|ps2ClkOut                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]            ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]            ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]            ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]            ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift                  ; SBCTextDisplayRGB:io2|ps2Shift                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll                 ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps                   ; SBCTextDisplayRGB:io2|ps2Caps                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num                    ; SBCTextDisplayRGB:io2|ps2Num                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]          ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity                ; SBCTextDisplayRGB:io2|kbWRParity                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]          ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR                    ; SBCTextDisplayRGB:io2|n_kbWR                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]            ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]            ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]            ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl                   ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse                ; SBCTextDisplayRGB:io2|attInverse                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold                   ; SBCTextDisplayRGB:io2|attBold                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|sdhc                          ; sd_controller:sd1|sdhc                                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[1]                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
+--------+-------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                                   ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; -0.855 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.334      ; 4.089      ;
; -0.850 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.334      ; 4.094      ;
; -0.850 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.334      ; 4.094      ;
; -0.355 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.334      ; 4.089      ;
; -0.350 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.334      ; 4.094      ;
; -0.350 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.334      ; 4.094      ;
; -0.290 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.334      ; 4.654      ;
; -0.183 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.338      ; 4.765      ;
; 0.028  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.333      ; 4.971      ;
; 0.210  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.334      ; 4.654      ;
; 0.317  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.338      ; 4.765      ;
; 0.364  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.331      ; 5.305      ;
; 0.381  ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]            ; clk              ; cpuClock    ; 0.000        ; 1.570      ; 2.257      ;
; 0.499  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.528  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.333      ; 4.971      ;
; 0.668  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.338      ; 5.616      ;
; 0.759  ; T80s:cpu1|T80:u0|ACC[3]                   ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.065      ;
; 0.771  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.077      ;
; 0.804  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.110      ;
; 0.808  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.114      ;
; 0.809  ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|MREQ_n               ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.115      ;
; 0.810  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.153      ; 3.269      ;
; 0.815  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.153      ; 3.274      ;
; 0.815  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.153      ; 3.274      ;
; 0.864  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.331      ; 5.305      ;
; 0.905  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.211      ;
; 0.908  ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.214      ;
; 0.911  ; T80s:cpu1|T80:u0|F[5]                     ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.217      ;
; 0.912  ; T80s:cpu1|T80:u0|F[3]                     ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.218      ;
; 0.933  ; T80s:cpu1|T80:u0|F[7]                     ; T80s:cpu1|T80:u0|Fp[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.239      ;
; 0.935  ; T80s:cpu1|T80:u0|Ap[1]                    ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.241      ;
; 0.938  ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.244      ;
; 0.941  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.247      ;
; 0.943  ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.249      ;
; 0.950  ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|T80:u0|IR[6]         ; clk              ; cpuClock    ; 0.000        ; 1.570      ; 2.826      ;
; 0.959  ; sd_controller:sd1|dout[7]                 ; T80s:cpu1|DI_Reg[7]            ; clk              ; cpuClock    ; 0.000        ; 1.570      ; 2.835      ;
; 1.008  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.321      ; 5.939      ;
; 1.013  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.321      ; 5.944      ;
; 1.052  ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.358      ;
; 1.059  ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.365      ;
; 1.079  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.331      ; 6.020      ;
; 1.167  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.473      ;
; 1.168  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.338      ; 5.616      ;
; 1.176  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.482      ;
; 1.177  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177  ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.178  ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.484      ;
; 1.205  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrA_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.511      ;
; 1.206  ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.512      ;
; 1.218  ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.524      ;
; 1.219  ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|MREQ_n               ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.525      ;
; 1.225  ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226  ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226  ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.230  ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.536      ;
; 1.230  ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.536      ;
; 1.241  ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][7] ; T80s:cpu1|T80:u0|RegBusA_r[7]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.547      ;
; 1.375  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 2.153      ; 3.834      ;
; 1.450  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.153      ; 3.909      ;
; 1.455  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.153      ; 3.914      ;
; 1.455  ; T80s:cpu1|T80:u0|A[3]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.153      ; 3.914      ;
; 1.471  ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.777      ;
; 1.482  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.157      ; 3.945      ;
; 1.493  ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.799      ;
; 1.508  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.321      ; 5.939      ;
; 1.508  ; T80s:cpu1|T80:u0|A[7]                     ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.153      ; 3.967      ;
; 1.513  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.321      ; 5.944      ;
; 1.513  ; T80s:cpu1|T80:u0|A[7]                     ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.153      ; 3.972      ;
; 1.513  ; T80s:cpu1|T80:u0|A[7]                     ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.153      ; 3.972      ;
; 1.529  ; sd_controller:sd1|dout[7]                 ; T80s:cpu1|T80:u0|IR[7]         ; clk              ; cpuClock    ; 0.000        ; 1.570      ; 3.405      ;
; 1.531  ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.837      ;
; 1.544  ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.850      ;
; 1.558  ; T80s:cpu1|T80:u0|I[1]                     ; T80s:cpu1|T80:u0|A[9]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.862      ;
; 1.573  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.321      ; 6.504      ;
; 1.578  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.321      ; 6.509      ;
; 1.578  ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 1.881      ;
; 1.579  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 4.331      ; 6.020      ;
; 1.579  ; T80s:cpu1|T80:u0|I[4]                     ; T80s:cpu1|T80:u0|A[12]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 1.888      ;
; 1.583  ; T80s:cpu1|T80:u0|F[4]                     ; T80s:cpu1|T80:u0|Fp[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 1.892      ;
; 1.586  ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 4.321      ; 6.517      ;
; 1.597  ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.903      ;
; 1.608  ; T80s:cpu1|T80:u0|No_BTR                   ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; -0.002     ; 1.912      ;
; 1.629  ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.935      ;
; 1.631  ; T80s:cpu1|WR_n                            ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.531      ; 4.468      ;
; 1.636  ; T80s:cpu1|WR_n                            ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.531      ; 4.473      ;
; 1.636  ; T80s:cpu1|WR_n                            ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 2.531      ; 4.473      ;
; 1.645  ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.951      ;
; 1.655  ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.961      ;
; 1.656  ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 1.962      ;
; 1.657  ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|DI_Reg[4]            ; clk              ; cpuClock    ; 0.000        ; 1.573      ; 3.536      ;
; 1.693  ; T80s:cpu1|T80:u0|A[1]                     ; T80s:cpu1|T80:u0|IR[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 2.152      ; 4.151      ;
; 1.696  ; T80s:cpu1|T80:u0|IR[5]                    ; T80s:cpu1|T80:u0|XY_State[0]   ; cpuClock         ; cpuClock    ; 0.000        ; -0.008     ; 1.994      ;
+--------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.743 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.050      ;
; 0.749 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.055      ;
; 0.752 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.059      ;
; 0.786 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.092      ;
; 0.793 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.099      ;
; 0.907 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.213      ;
; 0.914 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~103           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.220      ;
; 0.915 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.221      ;
; 0.922 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.228      ;
; 1.090 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~40            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.396      ;
; 1.091 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~24            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.397      ;
; 1.142 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxCurrentByteBuffer[0] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.448      ;
; 1.166 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.472      ;
; 1.169 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.475      ;
; 1.171 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.477      ;
; 1.172 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.478      ;
; 1.180 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.486      ;
; 1.183 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.489      ;
; 1.186 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.492      ;
; 1.190 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.496      ;
; 1.201 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.507      ;
; 1.233 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.539      ;
; 1.235 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.541      ;
; 1.239 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.545      ;
; 1.243 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.549      ;
; 1.244 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.550      ;
; 1.244 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.550      ;
; 1.248 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~27            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.554      ;
; 1.251 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.557      ;
; 1.263 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.569      ;
; 1.266 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~22            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.572      ;
; 1.267 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~38            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.573      ;
; 1.290 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.596      ;
; 1.294 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.600      ;
; 1.309 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.615      ;
; 1.385 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~117           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.006      ; 1.697      ;
; 1.400 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~58            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.706      ;
; 1.403 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~53            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.709      ;
; 1.409 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.717      ;
; 1.434 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~87            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.005     ; 1.735      ;
; 1.448 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~41            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.754      ;
; 1.450 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~57            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.756      ;
; 1.476 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.782      ;
; 1.478 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~123           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.006      ; 1.790      ;
; 1.491 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.797      ;
; 1.496 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~136           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.805      ;
; 1.497 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~129           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.806      ;
; 1.497 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~137           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.806      ;
; 1.498 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxBuffer~128           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.807      ;
; 1.508 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.814      ;
; 1.516 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~23            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.822      ;
; 1.516 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~39            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.822      ;
; 1.531 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.837      ;
; 1.532 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~20            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.011     ; 1.827      ;
; 1.537 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~19            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.011     ; 1.832      ;
; 1.571 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~60            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.877      ;
; 1.573 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.347      ; 4.530      ;
; 1.577 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.883      ;
; 1.577 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.883      ;
; 1.577 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.883      ;
; 1.577 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.883      ;
; 1.577 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.883      ;
; 1.577 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.883      ;
; 1.584 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~37            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.890      ;
; 1.584 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~21            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.890      ;
; 1.598 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.904      ;
; 1.600 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~106           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.906      ;
; 1.602 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~43            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.908      ;
; 1.604 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~59            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.910      ;
; 1.604 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~25            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.910      ;
; 1.607 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~108           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.005     ; 1.908      ;
; 1.607 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxBuffer~92            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.005     ; 1.908      ;
; 1.610 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~111           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.005     ; 1.911      ;
; 1.610 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~47            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.005     ; 1.911      ;
; 1.630 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~81            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.011     ; 1.925      ;
; 1.631 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~17            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.011     ; 1.926      ;
; 1.643 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~131           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.952      ;
; 1.644 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~139           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.953      ;
; 1.647 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~134           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.956      ;
; 1.650 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~126           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.959      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -6.090 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.633      ;
; -6.060 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.600      ;
; -6.060 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.600      ;
; -6.060 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.600      ;
; -6.060 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.600      ;
; -6.060 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.600      ;
; -6.060 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.600      ;
; -6.060 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.600      ;
; -6.060 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.600      ;
; -6.060 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.000     ; 4.600      ;
; -6.047 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.998     ; 4.589      ;
; -6.017 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.556      ;
; -6.017 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.556      ;
; -6.017 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.556      ;
; -6.017 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.556      ;
; -6.017 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.556      ;
; -6.017 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.556      ;
; -6.017 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.556      ;
; -6.017 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.556      ;
; -6.017 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.556      ;
; -5.907 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.009     ; 4.438      ;
; -5.907 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.009     ; 4.438      ;
; -5.907 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.009     ; 4.438      ;
; -5.907 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.009     ; 4.438      ;
; -5.907 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.009     ; 4.438      ;
; -5.864 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.394      ;
; -5.864 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.394      ;
; -5.864 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.394      ;
; -5.864 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.394      ;
; -5.864 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.394      ;
; -5.809 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.998     ; 4.351      ;
; -5.779 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.318      ;
; -5.779 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.318      ;
; -5.779 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.318      ;
; -5.779 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.318      ;
; -5.779 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.318      ;
; -5.779 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.318      ;
; -5.779 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.318      ;
; -5.779 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.318      ;
; -5.779 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.001     ; 4.318      ;
; -5.630 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.174      ;
; -5.630 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.174      ;
; -5.630 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.174      ;
; -5.630 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.996     ; 4.174      ;
; -5.626 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.156      ;
; -5.626 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.156      ;
; -5.626 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.156      ;
; -5.626 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.156      ;
; -5.626 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.156      ;
; -5.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.130      ;
; -5.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.130      ;
; -5.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.130      ;
; -5.587 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.997     ; 4.130      ;
; -5.585 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.115      ;
; -5.585 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.115      ;
; -5.585 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.115      ;
; -5.585 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.115      ;
; -5.585 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.115      ;
; -5.585 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.115      ;
; -5.585 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.115      ;
; -5.585 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.010     ; 4.115      ;
; -5.542 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.071      ;
; -5.542 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.071      ;
; -5.542 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.071      ;
; -5.542 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.071      ;
; -5.542 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.071      ;
; -5.542 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.071      ;
; -5.542 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.071      ;
; -5.542 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 4.071      ;
; -5.349 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.997     ; 3.892      ;
; -5.349 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.997     ; 3.892      ;
; -5.349 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.997     ; 3.892      ;
; -5.349 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.997     ; 3.892      ;
; -5.304 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 3.833      ;
; -5.304 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 3.833      ;
; -5.304 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 3.833      ;
; -5.304 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 3.833      ;
; -5.304 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 3.833      ;
; -5.304 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 3.833      ;
; -5.304 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 3.833      ;
; -5.304 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -2.011     ; 3.833      ;
; -5.242 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.537      ; 6.319      ;
; -5.212 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.286      ;
; -5.212 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.286      ;
; -5.212 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.286      ;
; -5.212 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.286      ;
; -5.212 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.286      ;
; -5.212 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.286      ;
; -5.212 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.286      ;
; -5.212 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.286      ;
; -5.212 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.286      ;
; -5.059 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 6.124      ;
; -5.059 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 6.124      ;
; -5.059 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 6.124      ;
; -5.059 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 6.124      ;
; -5.059 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.525      ; 6.124      ;
; -5.053 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.537      ; 6.130      ;
; -5.033 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.544      ; 6.117      ;
; -5.023 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.097      ;
; -5.023 ; T80s:cpu1|T80:u0|A[5]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.534      ; 6.097      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.951 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.979      ;
; -1.951 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.979      ;
; -1.951 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.979      ;
; -1.951 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.979      ;
; -1.951 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.979      ;
; -1.951 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.979      ;
; -1.951 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.979      ;
; -1.951 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.979      ;
; -1.951 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.012     ; 2.979      ;
; -1.511 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.539      ;
; -1.511 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.539      ;
; -1.511 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.539      ;
; -1.511 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.539      ;
; -1.511 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.539      ;
; -1.511 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.539      ;
; -1.511 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.539      ;
; -1.511 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.012     ; 2.539      ;
; -1.511 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.012     ; 2.539      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                       ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.107 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 1.897      ; 2.330      ;
; 0.107 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 1.897      ; 2.330      ;
; 0.229 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 1.897      ; 2.208      ;
; 0.229 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 1.897      ; 2.208      ;
; 0.344 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.484      ; 3.180      ;
; 0.344 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.484      ; 3.180      ;
; 0.344 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 2.484      ; 3.180      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                         ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.441 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 2.843      ; 2.208      ;
; -0.441 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 2.843      ; 2.208      ;
; -0.319 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 2.843      ; 2.330      ;
; -0.319 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 2.843      ; 2.330      ;
; -0.307 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 3.181      ; 3.180      ;
; -0.307 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 3.181      ; 3.180      ;
; -0.307 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 3.181      ; 3.180      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 1.652 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.334      ; 4.596      ;
; 1.652 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.334      ; 4.596      ;
; 1.652 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.334      ; 4.596      ;
; 1.652 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.334      ; 4.596      ;
; 1.652 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.334      ; 4.596      ;
; 1.652 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.334      ; 4.596      ;
; 1.652 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.334      ; 4.596      ;
; 1.652 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.334      ; 4.596      ;
; 1.697 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.348      ; 4.655      ;
; 1.697 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.348      ; 4.655      ;
; 1.697 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.348      ; 4.655      ;
; 1.697 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.348      ; 4.655      ;
; 1.974 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.335      ; 4.919      ;
; 1.974 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.335      ; 4.919      ;
; 1.974 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.335      ; 4.919      ;
; 1.974 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.335      ; 4.919      ;
; 1.974 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.335      ; 4.919      ;
; 2.127 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.344      ; 5.081      ;
; 2.127 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.344      ; 5.081      ;
; 2.127 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.344      ; 5.081      ;
; 2.127 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.344      ; 5.081      ;
; 2.127 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.344      ; 5.081      ;
; 2.127 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.344      ; 5.081      ;
; 2.127 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.344      ; 5.081      ;
; 2.127 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.344      ; 5.081      ;
; 2.127 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.344      ; 5.081      ;
; 2.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.334      ; 4.596      ;
; 2.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.334      ; 4.596      ;
; 2.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.334      ; 4.596      ;
; 2.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.334      ; 4.596      ;
; 2.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.334      ; 4.596      ;
; 2.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.334      ; 4.596      ;
; 2.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.334      ; 4.596      ;
; 2.152 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.334      ; 4.596      ;
; 2.157 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.347      ; 5.114      ;
; 2.197 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.348      ; 4.655      ;
; 2.197 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.348      ; 4.655      ;
; 2.197 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.348      ; 4.655      ;
; 2.197 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.348      ; 4.655      ;
; 2.474 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.335      ; 4.919      ;
; 2.474 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.335      ; 4.919      ;
; 2.474 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.335      ; 4.919      ;
; 2.474 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.335      ; 4.919      ;
; 2.474 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.335      ; 4.919      ;
; 2.627 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.344      ; 5.081      ;
; 2.627 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.344      ; 5.081      ;
; 2.627 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.344      ; 5.081      ;
; 2.627 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.344      ; 5.081      ;
; 2.627 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.344      ; 5.081      ;
; 2.627 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.344      ; 5.081      ;
; 2.627 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.344      ; 5.081      ;
; 2.627 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.344      ; 5.081      ;
; 2.627 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.344      ; 5.081      ;
; 2.657 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.347      ; 5.114      ;
; 4.354 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.313      ;
; 4.354 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.313      ;
; 4.354 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.313      ;
; 4.354 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.313      ;
; 4.354 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.313      ;
; 4.354 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.313      ;
; 4.354 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.313      ;
; 4.354 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.313      ;
; 4.399 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.167      ; 4.372      ;
; 4.399 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.167      ; 4.372      ;
; 4.399 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.167      ; 4.372      ;
; 4.399 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.167      ; 4.372      ;
; 4.599 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.558      ;
; 4.599 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.558      ;
; 4.599 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.558      ;
; 4.599 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.558      ;
; 4.599 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.558      ;
; 4.599 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.558      ;
; 4.599 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.558      ;
; 4.599 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.558      ;
; 4.625 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.584      ;
; 4.625 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.584      ;
; 4.625 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.584      ;
; 4.625 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.584      ;
; 4.625 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.584      ;
; 4.625 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.584      ;
; 4.625 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.584      ;
; 4.625 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.153      ; 4.584      ;
; 4.638 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.531      ; 4.975      ;
; 4.638 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.531      ; 4.975      ;
; 4.638 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.531      ; 4.975      ;
; 4.638 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.531      ; 4.975      ;
; 4.638 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.531      ; 4.975      ;
; 4.638 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.531      ; 4.975      ;
; 4.638 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.531      ; 4.975      ;
; 4.638 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.531      ; 4.975      ;
; 4.644 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.167      ; 4.617      ;
; 4.644 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.167      ; 4.617      ;
; 4.644 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.167      ; 4.617      ;
; 4.644 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.167      ; 4.617      ;
; 4.670 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.167      ; 4.643      ;
; 4.670 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.167      ; 4.643      ;
; 4.670 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.167      ; 4.643      ;
; 4.670 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.167      ; 4.643      ;
; 4.676 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.154      ; 4.636      ;
; 4.676 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.154      ; 4.636      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 2.245 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.539      ;
; 2.245 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.539      ;
; 2.245 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.539      ;
; 2.245 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.539      ;
; 2.245 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.539      ;
; 2.245 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.539      ;
; 2.245 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.539      ;
; 2.245 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.539      ;
; 2.245 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.012     ; 2.539      ;
; 2.685 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.979      ;
; 2.685 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.979      ;
; 2.685 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.979      ;
; 2.685 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.979      ;
; 2.685 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.979      ;
; 2.685 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.979      ;
; 2.685 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.979      ;
; 2.685 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.012     ; 2.979      ;
; 2.685 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.012     ; 2.979      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -2.707 ; -1.465       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -2.707 ; -1.465       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.745 ; -0.503       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.745 ; -0.503       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.745 ; -0.503       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.745 ; -0.503       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.745 ; -0.503       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.745 ; -0.503       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.745 ; -0.503       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.745 ; -0.503       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.745 ; -0.503       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.745 ; -0.503       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.745 ; -0.503       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.745 ; -0.503       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.745 ; -0.503       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.745 ; -0.503       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.745 ; -0.503       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.745 ; -0.503       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.745 ; -0.503       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.745 ; -0.503       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.745 ; -0.503       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.745 ; -0.503       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.745 ; -0.503       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.745 ; -0.503       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.745 ; -0.503       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.745 ; -0.503       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]           ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]           ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]           ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]           ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]           ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]           ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]           ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]           ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]           ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]           ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]           ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]           ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]           ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]           ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]           ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]           ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]           ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]           ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write          ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write          ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]       ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]       ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]       ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]       ;
; -1.688 ; -0.446       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]       ;
; -1.688 ; -0.446       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]       ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.916 ; 10.916 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.879  ; 7.879  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 6.711  ; 6.711  ; Rise       ; clk             ;
; sdMISO       ; clk        ; 9.819  ; 9.819  ; Rise       ; clk             ;
; rxd1         ; clk        ; 7.980  ; 7.980  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.066  ; 7.066  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 6.502  ; 6.502  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 6.642  ; 6.642  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.066  ; 7.066  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 6.598  ; 6.598  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.843  ; 6.843  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.029  ; 7.029  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.962  ; 5.962  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.805  ; 5.805  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.486 ; -5.486 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -5.521 ; -5.521 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -6.445 ; -6.445 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -5.418 ; -5.418 ; Rise       ; clk             ;
; rxd1         ; clk        ; -4.722 ; -4.722 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -4.969 ; -4.969 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -5.022 ; -5.022 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -5.498 ; -5.498 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -5.538 ; -5.538 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -5.767 ; -5.767 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.004 ; -6.004 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -5.191 ; -5.191 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -5.127 ; -5.127 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -4.969 ; -4.969 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.712 ; 10.712 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.171 ; 12.171 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 14.564 ; 14.564 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 10.788 ; 10.788 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 8.969  ; 8.969  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 10.766 ; 10.766 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 9.988  ; 9.988  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 10.788 ; 10.788 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 9.668  ; 9.668  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 9.316  ; 9.316  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 10.167 ; 10.167 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 10.144 ; 10.144 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 9.962  ; 9.962  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 9.868  ; 9.868  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 9.656  ; 9.656  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 8.958  ; 8.958  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 9.962  ; 9.962  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 9.226  ; 9.226  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 9.381  ; 9.381  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 8.946  ; 8.946  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 9.016  ; 9.016  ; Rise       ; clk                ;
; driveLED         ; clk                ; 8.829  ; 8.829  ; Rise       ; clk                ;
; hSync            ; clk                ; 9.612  ; 9.612  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 10.161 ; 10.161 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 9.838  ; 9.838  ; Rise       ; clk                ;
; sdCS             ; clk                ; 9.181  ; 9.181  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 12.543 ; 12.543 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 10.080 ; 10.080 ; Rise       ; clk                ;
; vSync            ; clk                ; 10.522 ; 10.522 ; Rise       ; clk                ;
; video            ; clk                ; 9.192  ; 9.192  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.360  ; 9.360  ; Rise       ; clk                ;
; videoB1          ; clk                ; 9.466  ; 9.466  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.242  ; 9.242  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.772  ; 9.772  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.916  ; 9.916  ; Rise       ; clk                ;
; videoR1          ; clk                ; 10.150 ; 10.150 ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.509 ; 11.509 ; Rise       ; clk                ;
; rts1             ; clk                ; 7.624  ; 7.624  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 13.567 ; 13.567 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 15.026 ; 15.026 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 17.419 ; 17.419 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.938 ; 11.938 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.307 ; 10.307 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.878  ; 8.878  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.835  ; 8.835  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.121  ; 9.121  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 9.593  ; 9.593  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 9.731  ; 9.731  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.374  ; 9.374  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 10.007 ; 10.007 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 11.485 ; 11.485 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 11.366 ; 11.366 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.937 ; 10.937 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 11.088 ; 11.088 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.938 ; 11.938 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 11.382 ; 11.382 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.720 ; 11.720 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 11.571 ; 11.571 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 12.072 ; 12.072 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 9.876  ; 9.876  ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 12.072 ; 12.072 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.677 ; 10.677 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.880 ; 10.880 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.960 ; 10.960 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.990 ; 10.990 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.625 ; 10.625 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.643 ; 10.643 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 7.886  ; 7.886  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.712 ; 10.712 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.171 ; 12.171 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 14.564 ; 14.564 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 8.969  ; 8.969  ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 8.969  ; 8.969  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 10.766 ; 10.766 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 9.988  ; 9.988  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 10.788 ; 10.788 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 9.668  ; 9.668  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 9.316  ; 9.316  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 10.167 ; 10.167 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 10.144 ; 10.144 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 8.946  ; 8.946  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 9.868  ; 9.868  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 9.656  ; 9.656  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 8.958  ; 8.958  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 9.962  ; 9.962  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 9.226  ; 9.226  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 9.381  ; 9.381  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 8.946  ; 8.946  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 9.016  ; 9.016  ; Rise       ; clk                ;
; driveLED         ; clk                ; 8.829  ; 8.829  ; Rise       ; clk                ;
; hSync            ; clk                ; 9.612  ; 9.612  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 10.161 ; 10.161 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 9.838  ; 9.838  ; Rise       ; clk                ;
; sdCS             ; clk                ; 9.181  ; 9.181  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 11.117 ; 11.117 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 10.080 ; 10.080 ; Rise       ; clk                ;
; vSync            ; clk                ; 10.522 ; 10.522 ; Rise       ; clk                ;
; video            ; clk                ; 9.192  ; 9.192  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.360  ; 9.360  ; Rise       ; clk                ;
; videoB1          ; clk                ; 9.466  ; 9.466  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.242  ; 9.242  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.772  ; 9.772  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.916  ; 9.916  ; Rise       ; clk                ;
; videoR1          ; clk                ; 10.150 ; 10.150 ; Rise       ; clk                ;
; videoSync        ; clk                ; 10.414 ; 10.414 ; Rise       ; clk                ;
; rts1             ; clk                ; 7.624  ; 7.624  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 12.631 ; 12.631 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 11.406 ; 11.406 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 12.410 ; 12.410 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 8.835  ; 8.835  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.307 ; 10.307 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.878  ; 8.878  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.835  ; 8.835  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.121  ; 9.121  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 9.593  ; 9.593  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 9.731  ; 9.731  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.374  ; 9.374  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 10.007 ; 10.007 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 11.485 ; 11.485 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 11.366 ; 11.366 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.937 ; 10.937 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 11.088 ; 11.088 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.938 ; 11.938 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 11.382 ; 11.382 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.720 ; 11.720 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 11.571 ; 11.571 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 9.876  ; 9.876  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 9.876  ; 9.876  ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 12.072 ; 12.072 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.677 ; 10.677 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.880 ; 10.880 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.960 ; 10.960 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.990 ; 10.990 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.625 ; 10.625 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.643 ; 10.643 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 7.886  ; 7.886  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 12.644 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 13.370 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 13.353 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 12.644 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 12.644 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 12.644 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 13.360 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.728 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 13.729 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Output Enable Times                                              ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.766 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.492 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.475 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.766 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.766 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.766 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.482 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.850 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.851 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 12.644    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 13.370    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 13.353    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 12.644    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 12.644    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 12.644    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 13.360    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 13.728    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 13.729    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.766    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.492    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 11.475    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.766    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.766    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.766    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.482    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.850    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.851    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; cpuClock           ; -5.174 ; -1218.672     ;
; clk                ; -4.907 ; -1755.671     ;
; serialClkCount[15] ; -1.842 ; -278.415      ;
; T80s:cpu1|IORQ_n   ; -1.436 ; -82.508       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.304 ; -9.124        ;
; cpuClock           ; -0.837 ; -6.373        ;
; T80s:cpu1|IORQ_n   ; -0.723 ; -1.647        ;
; serialClkCount[15] ; 0.015  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.896 ; -48.525       ;
; clk                ; -0.109 ; -0.981        ;
; T80s:cpu1|IORQ_n   ; -0.012 ; -0.024        ;
+--------------------+--------+---------------+


+--------------------------------------------+
; Fast Model Removal Summary                 ;
+--------------------+-------+---------------+
; Clock              ; Slack ; End Point TNS ;
+--------------------+-------+---------------+
; serialClkCount[15] ; 0.173 ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.297 ; 0.000         ;
; clk                ; 0.878 ; 0.000         ;
+--------------------+-------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -2175.732     ;
; T80s:cpu1|IORQ_n   ; -1.068 ; -136.924      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
+--------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                          ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.174 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 6.191      ;
; -5.172 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 6.190      ;
; -5.165 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 6.196      ;
; -5.149 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 6.167      ;
; -5.138 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 6.168      ;
; -5.123 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 6.141      ;
; -5.114 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 6.132      ;
; -5.108 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 6.138      ;
; -5.095 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 6.126      ;
; -5.093 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 6.124      ;
; -5.058 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 6.068      ;
; -5.058 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 6.084      ;
; -5.056 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 6.066      ;
; -5.056 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 6.067      ;
; -5.056 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 6.083      ;
; -5.054 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 6.065      ;
; -5.049 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 6.073      ;
; -5.049 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 6.089      ;
; -5.047 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 6.071      ;
; -5.046 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.010     ; 6.068      ;
; -5.044 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.067      ;
; -5.037 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 6.073      ;
; -5.033 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 6.044      ;
; -5.033 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 6.060      ;
; -5.031 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 6.042      ;
; -5.030 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 6.061      ;
; -5.022 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.045      ;
; -5.022 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 6.061      ;
; -5.021 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.044      ;
; -5.020 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.043      ;
; -5.012 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 6.023      ;
; -5.010 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 6.045      ;
; -5.010 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 6.022      ;
; -5.007 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 6.018      ;
; -5.007 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 6.034      ;
; -5.005 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 6.016      ;
; -5.003 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.007     ; 6.028      ;
; -4.998 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 6.015      ;
; -4.998 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 6.009      ;
; -4.998 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.005     ; 6.025      ;
; -4.996 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 6.007      ;
; -4.996 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 6.014      ;
; -4.995 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.018      ;
; -4.992 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.015      ;
; -4.992 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 6.031      ;
; -4.990 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.013      ;
; -4.989 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.000      ; 6.021      ;
; -4.989 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 6.006      ;
; -4.989 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.015     ; 6.006      ;
; -4.989 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 6.020      ;
; -4.987 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 5.997      ;
; -4.987 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.999      ;
; -4.987 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 6.020      ;
; -4.987 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 6.005      ;
; -4.987 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 6.005      ;
; -4.986 ; T80s:cpu1|T80:u0|IR[7]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 6.016      ;
; -4.986 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 6.009      ;
; -4.985 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.997      ;
; -4.985 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.996      ;
; -4.983 ; T80s:cpu1|T80:u0|IR[1]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.999      ;
; -4.983 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.996      ;
; -4.980 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 6.015      ;
; -4.980 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 6.026      ;
; -4.980 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 6.011      ;
; -4.980 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.001     ; 6.011      ;
; -4.979 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 6.003      ;
; -4.979 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 6.019      ;
; -4.978 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 6.002      ;
; -4.977 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 6.001      ;
; -4.977 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 6.017      ;
; -4.977 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 6.001      ;
; -4.976 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 6.000      ;
; -4.976 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.006     ; 6.002      ;
; -4.975 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.008     ; 5.999      ;
; -4.973 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.991      ;
; -4.970 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 6.005      ;
; -4.969 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.003      ; 6.004      ;
; -4.968 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 6.004      ;
; -4.967 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 6.003      ;
; -4.967 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 6.003      ;
; -4.965 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 6.001      ;
; -4.964 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 5.997      ;
; -4.964 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.982      ;
; -4.964 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.014     ; 5.982      ;
; -4.962 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.992      ;
; -4.962 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.021     ; 5.973      ;
; -4.961 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.970      ;
; -4.961 ; T80s:cpu1|T80:u0|IR[5]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.973      ;
; -4.961 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 6.010      ;
; -4.960 ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][7] ; cpuClock     ; cpuClock    ; 1.000        ; -0.019     ; 5.973      ;
; -4.960 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][0] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 6.009      ;
; -4.959 ; T80s:cpu1|T80:u0|IR[3]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.016     ; 5.975      ;
; -4.959 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 5.969      ;
; -4.957 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.023     ; 5.966      ;
; -4.955 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][0] ; cpuClock     ; cpuClock    ; 1.000        ; -0.022     ; 5.965      ;
; -4.953 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.998      ;
; -4.953 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.983      ;
; -4.953 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][4] ; cpuClock     ; cpuClock    ; 1.000        ; -0.002     ; 5.983      ;
; -4.952 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; -0.020     ; 5.964      ;
; -4.952 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; -0.009     ; 5.975      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                         ;
+--------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.907 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.042      ; 5.948      ;
; -4.896 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.042      ; 5.937      ;
; -4.893 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.046      ; 5.938      ;
; -4.892 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.056      ; 5.947      ;
; -4.886 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.056      ; 5.941      ;
; -4.884 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.046      ; 5.929      ;
; -4.882 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.069      ; 5.950      ;
; -4.873 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.069      ; 5.941      ;
; -4.870 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.937      ;
; -4.869 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.926      ;
; -4.864 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.931      ;
; -4.863 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.066      ; 5.928      ;
; -4.860 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.042      ; 5.901      ;
; -4.859 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.056      ; 5.914      ;
; -4.849 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.056      ; 5.904      ;
; -4.845 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.042      ; 5.886      ;
; -4.844 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.066      ; 5.909      ;
; -4.841 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.898      ;
; -4.839 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.066      ; 5.904      ;
; -4.838 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.069      ; 5.906      ;
; -4.838 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.877      ;
; -4.835 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.876      ;
; -4.834 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.042      ; 5.875      ;
; -4.831 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.056      ; 5.886      ;
; -4.831 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.046      ; 5.876      ;
; -4.830 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.883      ;
; -4.830 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.056      ; 5.885      ;
; -4.829 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.882      ;
; -4.829 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.868      ;
; -4.826 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.879      ;
; -4.824 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.863      ;
; -4.824 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.056      ; 5.879      ;
; -4.822 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.046      ; 5.867      ;
; -4.821 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.044      ; 5.864      ;
; -4.820 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.880      ;
; -4.820 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 1.000        ; 0.069      ; 5.888      ;
; -4.816 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.869      ;
; -4.815 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.042      ; 5.856      ;
; -4.813 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.852      ;
; -4.812 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.044      ; 5.855      ;
; -4.812 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.069      ; 5.880      ;
; -4.811 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.850      ;
; -4.811 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 1.000        ; 0.069      ; 5.879      ;
; -4.810 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg6    ; clk          ; clk         ; 1.000        ; 0.056      ; 5.865      ;
; -4.808 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.875      ;
; -4.807 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.864      ;
; -4.807 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.037      ; 5.843      ;
; -4.806 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.859      ;
; -4.805 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.046      ; 5.850      ;
; -4.802 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.069      ; 5.870      ;
; -4.802 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.869      ;
; -4.801 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.069      ; 5.869      ;
; -4.801 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 1.000        ; 0.066      ; 5.866      ;
; -4.799 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.051      ; 5.849      ;
; -4.798 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.042      ; 5.839      ;
; -4.798 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.051      ; 5.848      ;
; -4.798 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.037      ; 5.834      ;
; -4.798 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.837      ;
; -4.797 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.044      ; 5.840      ;
; -4.797 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.056      ; 5.852      ;
; -4.797 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg9    ; clk          ; clk         ; 1.000        ; 0.056      ; 5.852      ;
; -4.795 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.051      ; 5.845      ;
; -4.793 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.037      ; 5.829      ;
; -4.792 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.042      ; 5.833      ;
; -4.790 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.044      ; 5.833      ;
; -4.790 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.041      ; 5.830      ;
; -4.790 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.843      ;
; -4.789 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8    ; clk          ; clk         ; 1.000        ; 0.046      ; 5.834      ;
; -4.789 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.828      ;
; -4.789 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.846      ;
; -4.789 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.842      ;
; -4.789 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.828      ;
; -4.787 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg4    ; clk          ; clk         ; 1.000        ; 0.056      ; 5.842      ;
; -4.786 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.839      ;
; -4.785 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.051      ; 5.835      ;
; -4.784 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.823      ;
; -4.782 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 1.000        ; 0.066      ; 5.847      ;
; -4.782 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.037      ; 5.818      ;
; -4.781 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.066      ; 5.846      ;
; -4.781 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.834      ;
; -4.781 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.041      ; 5.821      ;
; -4.781 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5    ; clk          ; clk         ; 1.000        ; 0.044      ; 5.824      ;
; -4.780 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.042      ; 5.821      ;
; -4.780 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ; clk          ; clk         ; 1.000        ; 0.066      ; 5.845      ;
; -4.780 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.833      ;
; -4.780 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.819      ;
; -4.780 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.037      ; 5.816      ;
; -4.780 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 1.000        ; 0.061      ; 5.840      ;
; -4.779 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.058      ; 5.836      ;
; -4.777 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~portb_address_reg6  ; clk          ; clk         ; 1.000        ; 0.068      ; 5.844      ;
; -4.777 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ; clk          ; clk         ; 1.000        ; 0.066      ; 5.842      ;
; -4.777 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.830      ;
; -4.776 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg3    ; clk          ; clk         ; 1.000        ; 0.069      ; 5.844      ;
; -4.776 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 1.000        ; 0.054      ; 5.829      ;
; -4.775 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.056      ; 5.830      ;
; -4.775 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.814      ;
; -4.775 ; SBCTextDisplayRGB:io2|charVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 1.000        ; 0.051      ; 5.825      ;
; -4.773 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2    ; clk          ; clk         ; 1.000        ; 0.046      ; 5.818      ;
; -4.773 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10   ; clk          ; clk         ; 1.000        ; 0.042      ; 5.814      ;
; -4.773 ; SBCTextDisplayRGB:io2|charVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 1.000        ; 0.040      ; 5.812      ;
+--------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.842 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.665      ;
; -1.842 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~106 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.665      ;
; -1.830 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.658      ;
; -1.830 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.658      ;
; -1.830 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.658      ;
; -1.830 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.658      ;
; -1.830 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.658      ;
; -1.830 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.658      ;
; -1.830 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.658      ;
; -1.830 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.658      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.646      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~128 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.646      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.646      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~131 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.646      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.646      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.646      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.646      ;
; -1.818 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.646      ;
; -1.816 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.702     ; 1.646      ;
; -1.816 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.702     ; 1.646      ;
; -1.816 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.702     ; 1.646      ;
; -1.814 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.703     ; 1.643      ;
; -1.814 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~67  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.703     ; 1.643      ;
; -1.812 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.639      ;
; -1.812 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.639      ;
; -1.812 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.639      ;
; -1.812 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.639      ;
; -1.812 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.639      ;
; -1.812 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.639      ;
; -1.812 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.639      ;
; -1.809 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~43  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.633      ;
; -1.809 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~41  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.633      ;
; -1.805 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.629      ;
; -1.805 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.629      ;
; -1.805 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.629      ;
; -1.805 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.629      ;
; -1.805 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.629      ;
; -1.799 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.627      ;
; -1.799 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.627      ;
; -1.797 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~80  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.611      ;
; -1.797 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~78  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.611      ;
; -1.797 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~79  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.611      ;
; -1.797 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~81  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.611      ;
; -1.797 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~82  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.611      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.603      ;
; -1.780 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~106 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.603      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~84  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.582      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.582      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~83  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.582      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~140 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.596      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~136 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.596      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~133 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.596      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~139 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.596      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~134 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.596      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~135 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.596      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~137 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.596      ;
; -1.768 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~138 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.596      ;
; -1.756 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.584      ;
; -1.756 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~128 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.584      ;
; -1.756 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.584      ;
; -1.756 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~131 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.584      ;
; -1.756 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.584      ;
; -1.756 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.584      ;
; -1.756 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.584      ;
; -1.756 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.584      ;
; -1.754 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.702     ; 1.584      ;
; -1.754 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.702     ; 1.584      ;
; -1.754 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.702     ; 1.584      ;
; -1.752 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~64  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.703     ; 1.581      ;
; -1.752 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~67  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.703     ; 1.581      ;
; -1.750 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[6]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.577      ;
; -1.750 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[5]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.577      ;
; -1.750 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[4]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.577      ;
; -1.750 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[3]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.577      ;
; -1.750 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[2]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.577      ;
; -1.750 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[1]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.577      ;
; -1.750 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBuffer[0]  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.577      ;
; -1.747 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~103 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.571      ;
; -1.747 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBuffer~106 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.571      ;
; -1.747 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~43  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.571      ;
; -1.747 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~41  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.571      ;
; -1.745 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~76  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.573      ;
; -1.745 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~72  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.573      ;
; -1.745 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~69  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.573      ;
; -1.745 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~75  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.573      ;
; -1.745 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~70  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.573      ;
; -1.745 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~71  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.573      ;
; -1.745 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~73  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.573      ;
; -1.745 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~74  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.573      ;
; -1.743 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.567      ;
; -1.743 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.567      ;
; -1.743 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.567      ;
; -1.743 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.567      ;
; -1.743 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.567      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~68  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.566      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~61  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.566      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~62  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.566      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.566      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~65  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.566      ;
; -1.738 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBuffer~66  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.704     ; 1.566      ;
+--------+------------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.436 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.283     ; 1.685      ;
; -1.405 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.564     ; 1.373      ;
; -1.375 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.216     ; 2.191      ;
; -1.266 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.216     ; 2.082      ;
; -1.255 ; T80s:cpu1|T80:u0|A[0]                  ; n_RomActive                            ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -1.014     ; 0.773      ;
; -1.253 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.216     ; 2.069      ;
; -1.233 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.216     ; 2.049      ;
; -1.191 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 2.038      ;
; -1.174 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 2.021      ;
; -1.174 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 2.021      ;
; -1.159 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[1]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.036     ; 1.655      ;
; -1.159 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[0]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.036     ; 1.655      ;
; -1.143 ; bufferedUART:io1|controlReg[5]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.287     ; 1.388      ;
; -1.136 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.200     ; 1.968      ;
; -1.112 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.200     ; 1.944      ;
; -1.108 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.200     ; 1.940      ;
; -1.099 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[30]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.034     ; 1.597      ;
; -1.094 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.941      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.204      ; 1.822      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.204      ; 1.822      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.204      ; 1.822      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.204      ; 1.822      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.204      ; 1.822      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.204      ; 1.822      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.204      ; 1.822      ;
; -1.086 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.204      ; 1.822      ;
; -1.083 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.200     ; 1.915      ;
; -1.073 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.025     ; 1.580      ;
; -1.070 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.026     ; 1.576      ;
; -1.068 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.025     ; 1.575      ;
; -1.065 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.026     ; 1.571      ;
; -1.054 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.216     ; 1.870      ;
; -1.054 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.901      ;
; -1.048 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.200     ; 1.880      ;
; -1.030 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.026     ; 1.536      ;
; -1.025 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.026     ; 1.531      ;
; -1.024 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.871      ;
; -1.023 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|din_latched[0]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.042     ; 1.513      ;
; -1.023 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|din_latched[1]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.042     ; 1.513      ;
; -1.023 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|din_latched[2]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.042     ; 1.513      ;
; -1.023 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|din_latched[3]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.042     ; 1.513      ;
; -1.023 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|din_latched[4]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.042     ; 1.513      ;
; -1.023 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|din_latched[5]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.042     ; 1.513      ;
; -1.023 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|din_latched[6]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.042     ; 1.513      ;
; -1.023 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|din_latched[7]       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.042     ; 1.513      ;
; -1.018 ; T80s:cpu1|T80:u0|DO[3]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.026     ; 1.524      ;
; -1.017 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.200     ; 1.849      ;
; -1.016 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.863      ;
; -1.013 ; T80s:cpu1|T80:u0|DO[3]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.026     ; 1.519      ;
; -1.002 ; bufferedUART:io1|controlReg[6]         ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.287     ; 1.247      ;
; -0.999 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.846      ;
; -0.999 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.846      ;
; -0.999 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.846      ;
; -0.999 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.846      ;
; -0.999 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.846      ;
; -0.999 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.846      ;
; -0.994 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.841      ;
; -0.979 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.826      ;
; -0.955 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.802      ;
; -0.954 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.801      ;
; -0.949 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller:sd1|address[17]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.028     ; 1.453      ;
; -0.935 ; T80s:cpu1|T80:u0|DO[5]                 ; sd_controller:sd1|address[22]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.017     ; 1.450      ;
; -0.930 ; T80s:cpu1|T80:u0|DO[0]                 ; sd_controller:sd1|address[17]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.028     ; 1.434      ;
; -0.923 ; T80s:cpu1|T80:u0|DO[3]                 ; sd_controller:sd1|address[20]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.028     ; 1.427      ;
; -0.922 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[8]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.035     ; 1.419      ;
; -0.890 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.210     ; 1.712      ;
; -0.889 ; T80s:cpu1|T80:u0|DO[5]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.015     ; 1.406      ;
; -0.887 ; T80s:cpu1|T80:u0|DO[4]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.021     ; 1.398      ;
; -0.885 ; T80s:cpu1|T80:u0|DO[6]                 ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.016     ; 1.401      ;
; -0.884 ; T80s:cpu1|T80:u0|DO[5]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.015     ; 1.401      ;
; -0.882 ; bufferedUART:io1|txByteWritten         ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -0.283     ; 1.131      ;
; -0.882 ; T80s:cpu1|T80:u0|DO[4]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.021     ; 1.393      ;
; -0.881 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.728      ;
; -0.880 ; T80s:cpu1|T80:u0|DO[6]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.016     ; 1.396      ;
; -0.874 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.211     ; 1.695      ;
; -0.871 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[31]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.033     ; 1.370      ;
; -0.871 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[29]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.033     ; 1.370      ;
; -0.871 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[28]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.033     ; 1.370      ;
; -0.871 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[27]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.033     ; 1.370      ;
; -0.871 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[26]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.033     ; 1.370      ;
; -0.871 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[25]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.033     ; 1.370      ;
; -0.867 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.211     ; 1.688      ;
; -0.867 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[15]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.033     ; 1.366      ;
; -0.867 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[14]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.033     ; 1.366      ;
; -0.867 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[13]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.033     ; 1.366      ;
; -0.867 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[12]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.033     ; 1.366      ;
; -0.867 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[11]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.033     ; 1.366      ;
; -0.867 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[10]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.033     ; 1.366      ;
; -0.867 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[9]           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.033     ; 1.366      ;
; -0.867 ; T80s:cpu1|T80:u0|DO[0]                 ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.203      ; 1.602      ;
; -0.862 ; T80s:cpu1|T80:u0|DO[2]                 ; sd_controller:sd1|address[11]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.034     ; 1.360      ;
; -0.853 ; T80s:cpu1|T80:u0|DO[4]                 ; sd_controller:sd1|address[13]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.029     ; 1.356      ;
; -0.845 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.692      ;
; -0.845 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.692      ;
; -0.845 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.692      ;
; -0.845 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.692      ;
; -0.845 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.692      ;
; -0.845 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.185     ; 1.692      ;
; -0.841 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[23]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.027     ; 1.346      ;
; -0.841 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[22]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.027     ; 1.346      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                 ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                                ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.304 ; serialClkCount[15]                       ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; 0.000        ; 1.406      ; 0.395      ;
; -0.804 ; serialClkCount[15]                       ; serialClkCount[15]                                                                                                     ; serialClkCount[15] ; clk         ; -0.500       ; 1.406      ; 0.395      ;
; -0.510 ; T80s:cpu1|IORQ_n                         ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.418      ; 1.201      ;
; -0.309 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.666      ; 0.495      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.418      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.418      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.418      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.418      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.418      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.418      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.418      ;
; -0.290 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.418      ;
; -0.223 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.498      ;
; -0.223 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.428      ; 1.498      ;
; -0.197 ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.666      ; 0.607      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.517      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.517      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.517      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.517      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.517      ;
; -0.191 ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO1|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.415      ; 1.517      ;
; -0.191 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.666      ; 0.613      ;
; -0.173 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a13~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.672      ; 0.637      ;
; -0.160 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.676      ; 0.654      ;
; -0.160 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.652      ; 0.630      ;
; -0.159 ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.792      ; 0.771      ;
; -0.155 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.676      ; 0.659      ;
; -0.153 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.680      ; 0.665      ;
; -0.152 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.786      ; 0.772      ;
; -0.150 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.790      ; 0.778      ;
; -0.149 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.652      ; 0.641      ;
; -0.149 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.682      ; 0.671      ;
; -0.148 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.682      ; 0.672      ;
; -0.134 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.664      ; 0.668      ;
; -0.124 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.651      ; 0.665      ;
; -0.120 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.664      ; 0.682      ;
; -0.112 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.651      ; 0.677      ;
; -0.107 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.664      ; 0.695      ;
; -0.103 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.668      ; 0.703      ;
; -0.059 ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.794      ; 0.873      ;
; -0.052 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a4~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.792      ; 0.878      ;
; -0.039 ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.684      ; 0.783      ;
; -0.035 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a14~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.684      ; 0.787      ;
; -0.028 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.680      ; 0.790      ;
; -0.024 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.652      ; 0.766      ;
; -0.022 ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a13~porta_address_reg3 ; cpuClock           ; clk         ; 0.000        ; 0.672      ; 0.788      ;
; -0.021 ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.790      ; 0.907      ;
; -0.010 ; T80s:cpu1|IORQ_n                         ; SBCTextDisplayRGB:io2|func_reset                                                                                       ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.418      ; 1.201      ;
; -0.009 ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.776      ; 0.905      ;
; -0.004 ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.651      ; 0.785      ;
; 0.000  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.782      ; 0.920      ;
; 0.001  ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.786      ; 0.925      ;
; 0.003  ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.776      ; 0.917      ;
; 0.006  ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a13~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.782      ; 0.926      ;
; 0.017  ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.672      ; 0.827      ;
; 0.019  ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a7~porta_address_reg4  ; cpuClock           ; clk         ; 0.000        ; 0.762      ; 0.919      ;
; 0.025  ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.674      ; 0.837      ;
; 0.029  ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.674      ; 0.841      ;
; 0.029  ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a1~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.672      ; 0.839      ;
; 0.030  ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.761      ; 0.929      ;
; 0.040  ; T80s:cpu1|T80:u0|A[3]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg3  ; cpuClock           ; clk         ; 0.000        ; 0.675      ; 0.853      ;
; 0.059  ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.666      ; 0.863      ;
; 0.067  ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a13~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.672      ; 0.877      ;
; 0.072  ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a6~porta_address_reg2  ; cpuClock           ; clk         ; 0.000        ; 0.680      ; 0.890      ;
; 0.079  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a9~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.776      ; 0.993      ;
; 0.097  ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.786      ; 1.021      ;
; 0.105  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.651      ; 0.894      ;
; 0.109  ; T80s:cpu1|T80:u0|A[2]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a10~porta_address_reg2 ; cpuClock           ; clk         ; 0.000        ; 0.676      ; 0.923      ;
; 0.109  ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.774      ; 1.021      ;
; 0.110  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.664      ; 0.912      ;
; 0.113  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.668      ; 0.919      ;
; 0.117  ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.668      ; 0.923      ;
; 0.118  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a3~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.784      ; 1.040      ;
; 0.119  ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.778      ; 1.035      ;
; 0.119  ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg6 ; cpuClock           ; clk         ; 0.000        ; 0.786      ; 1.043      ;
; 0.125  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.785      ; 1.048      ;
; 0.125  ; T80s:cpu1|T80:u0|A[1]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg1  ; cpuClock           ; clk         ; 0.000        ; 0.675      ; 0.938      ;
; 0.166  ; T80s:cpu1|T80:u0|A[4]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a13~porta_address_reg4 ; cpuClock           ; clk         ; 0.000        ; 0.782      ; 1.086      ;
; 0.168  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a8~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.778      ; 1.084      ;
; 0.176  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.786      ; 1.100      ;
; 0.183  ; T80s:cpu1|T80:u0|A[6]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a2~porta_address_reg6  ; cpuClock           ; clk         ; 0.000        ; 0.785      ; 1.106      ;
; 0.185  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a0~porta_address_reg7  ; cpuClock           ; clk         ; 0.000        ; 0.664      ; 0.987      ;
; 0.190  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a5~porta_address_reg5  ; cpuClock           ; clk         ; 0.000        ; 0.774      ; 1.102      ;
; 0.197  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a15~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.668      ; 1.003      ;
; 0.199  ; T80s:cpu1|T80:u0|A[7]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a12~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.676      ; 1.013      ;
; 0.209  ; T80s:cpu1|T80:u0|A[5]                    ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_hvu3:auto_generated|ram_block1a11~porta_address_reg5 ; cpuClock           ; clk         ; 0.000        ; 0.761      ; 1.108      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[0]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.415      ; 1.418      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[1]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.415      ; 1.418      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[2]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.415      ; 1.418      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[3]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.415      ; 1.418      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[4]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.415      ; 1.418      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[5]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.415      ; 1.418      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[6]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.415      ; 1.418      ;
; 0.210  ; T80s:cpu1|IORQ_n                         ; OutLatch:latchIO0|Q_tmp[7]                                                                                             ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.415      ; 1.418      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive            ; SBCTextDisplayRGB:io2|hActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive            ; SBCTextDisplayRGB:io2|vActive                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.init             ; sd_controller:sd1|state.init                                                                                           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|return_state.cmd8      ; sd_controller:sd1|return_state.cmd8                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.send_regreq      ; sd_controller:sd1|state.send_regreq                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; sd_controller:sd1|state.receive_ocr_wait ; sd_controller:sd1|state.receive_ocr_wait                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+--------+------------------------------------------+------------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                    ;
+--------+----------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; -0.837 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.870      ; 1.326      ;
; -0.831 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.870      ; 1.332      ;
; -0.831 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.870      ; 1.332      ;
; -0.674 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.870      ; 1.489      ;
; -0.627 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.874      ; 1.540      ;
; -0.582 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.870      ; 1.581      ;
; -0.487 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.869      ; 1.675      ;
; -0.369 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.874      ; 1.798      ;
; -0.337 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[3]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.870      ; 1.326      ;
; -0.331 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.870      ; 1.332      ;
; -0.331 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.870      ; 1.332      ;
; -0.280 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.856      ; 1.869      ;
; -0.274 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.856      ; 1.875      ;
; -0.251 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.869      ; 1.911      ;
; -0.174 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[3]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.870      ; 1.489      ;
; -0.127 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.874      ; 1.540      ;
; -0.115 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.856      ; 2.034      ;
; -0.109 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[6]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.856      ; 2.040      ;
; -0.106 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[4]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.856      ; 2.043      ;
; -0.085 ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.111      ;
; -0.082 ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[1]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.870      ; 1.581      ;
; -0.079 ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.117      ;
; -0.079 ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.117      ;
; 0.013  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.869      ; 1.675      ;
; 0.058  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[6]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.856      ; 2.207      ;
; 0.078  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.274      ;
; 0.085  ; T80s:cpu1|T80:u0|A[7]      ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.281      ;
; 0.091  ; T80s:cpu1|T80:u0|A[7]      ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.287      ;
; 0.091  ; T80s:cpu1|T80:u0|A[7]      ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.287      ;
; 0.112  ; T80s:cpu1|WR_n             ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.157      ; 1.421      ;
; 0.113  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.309      ;
; 0.118  ; T80s:cpu1|WR_n             ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.157      ; 1.427      ;
; 0.118  ; T80s:cpu1|WR_n             ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.157      ; 1.427      ;
; 0.119  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.315      ;
; 0.119  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.315      ;
; 0.120  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.868      ; 2.281      ;
; 0.125  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.048      ; 1.325      ;
; 0.131  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.874      ; 1.798      ;
; 0.170  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.366      ;
; 0.172  ; sd_controller:sd1|dout[6]  ; T80s:cpu1|DI_Reg[6]            ; clk              ; cpuClock    ; 0.000        ; 0.423      ; 0.747      ;
; 0.200  ; T80s:cpu1|T80:u0|A[4]      ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.154      ; 1.506      ;
; 0.206  ; T80s:cpu1|T80:u0|A[4]      ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.154      ; 1.512      ;
; 0.206  ; T80s:cpu1|T80:u0|A[4]      ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.154      ; 1.512      ;
; 0.215  ; T80s:cpu1|T80:u0|Alternate ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|IntE_FF2  ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|BTR_r     ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|Halt_FF   ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|R[7]      ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[2] ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; T80s:cpu1|T80:u0|TState[1] ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.220  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.856      ; 1.869      ;
; 0.226  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|DI_Reg[4]            ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.856      ; 1.875      ;
; 0.245  ; T80s:cpu1|T80:u0|A[5]      ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.154      ; 1.551      ;
; 0.246  ; T80s:cpu1|T80:u0|ACC[3]    ; T80s:cpu1|T80:u0|Ap[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.398      ;
; 0.248  ; T80s:cpu1|T80:u0|A[7]      ; T80s:cpu1|T80:u0|IR[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.444      ;
; 0.249  ; T80s:cpu1|IORQ_n           ; T80s:cpu1|T80:u0|IR[2]         ; T80s:cpu1|IORQ_n ; cpuClock    ; -0.500       ; 1.869      ; 1.911      ;
; 0.250  ; T80s:cpu1|T80:u0|Alternate ; T80s:cpu1|T80:u0|RegAddrB_r[2] ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.402      ;
; 0.251  ; T80s:cpu1|T80:u0|A[5]      ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.154      ; 1.557      ;
; 0.251  ; T80s:cpu1|T80:u0|A[5]      ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.154      ; 1.557      ;
; 0.265  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|T80:u0|IR[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.043      ; 1.460      ;
; 0.269  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.421      ;
; 0.273  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.425      ;
; 0.274  ; T80s:cpu1|T80:u0|TState[0] ; T80s:cpu1|MREQ_n               ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.426      ;
; 0.275  ; T80s:cpu1|WR_n             ; T80s:cpu1|T80:u0|IR[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.157      ; 1.584      ;
; 0.276  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|T80:u0|IR[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.472      ;
; 0.277  ; T80s:cpu1|RD_n             ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.157      ; 1.586      ;
; 0.283  ; T80s:cpu1|RD_n             ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.157      ; 1.592      ;
; 0.283  ; T80s:cpu1|RD_n             ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.157      ; 1.592      ;
; 0.295  ; T80s:cpu1|T80:u0|A[7]      ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.048      ; 1.495      ;
; 0.303  ; T80s:cpu1|T80:u0|Ap[1]     ; T80s:cpu1|T80:u0|ACC[1]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.455      ;
; 0.306  ; T80s:cpu1|T80:u0|Ap[6]     ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.458      ;
; 0.321  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[7]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.030      ; 1.503      ;
; 0.322  ; T80s:cpu1|WR_n             ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.161      ; 1.635      ;
; 0.323  ; T80s:cpu1|T80:u0|A[3]      ; T80s:cpu1|DI_Reg[2]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.048      ; 1.523      ;
; 0.326  ; T80s:cpu1|T80:u0|ACC[0]    ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.478      ;
; 0.326  ; T80s:cpu1|T80:u0|ACC[5]    ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.478      ;
; 0.327  ; T80s:cpu1|T80:u0|A[2]      ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.030      ; 1.509      ;
; 0.329  ; T80s:cpu1|T80:u0|ACC[2]    ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.481      ;
; 0.329  ; T80s:cpu1|T80:u0|Ap[2]     ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.481      ;
; 0.330  ; T80s:cpu1|T80:u0|F[5]      ; T80s:cpu1|T80:u0|Fp[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.482      ;
; 0.330  ; T80s:cpu1|T80:u0|A[6]      ; T80s:cpu1|DI_Reg[3]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.154      ; 1.636      ;
; 0.331  ; T80s:cpu1|T80:u0|F[3]      ; T80s:cpu1|T80:u0|Fp[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.483      ;
; 0.336  ; T80s:cpu1|T80:u0|A[6]      ; T80s:cpu1|DI_Reg[0]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.154      ; 1.642      ;
; 0.336  ; T80s:cpu1|T80:u0|A[6]      ; T80s:cpu1|DI_Reg[1]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.154      ; 1.642      ;
; 0.339  ; sd_controller:sd1|dout[6]  ; T80s:cpu1|T80:u0|IR[6]         ; clk              ; cpuClock    ; 0.000        ; 0.423      ; 0.914      ;
; 0.340  ; T80s:cpu1|T80:u0|A[7]      ; T80s:cpu1|T80:u0|IR[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.044      ; 1.536      ;
; 0.341  ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|Fp[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.493      ;
; 0.343  ; sd_controller:sd1|dout[7]  ; T80s:cpu1|DI_Reg[7]            ; clk              ; cpuClock    ; 0.000        ; 0.423      ; 0.918      ;
; 0.344  ; T80s:cpu1|T80:u0|MCycle[1] ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.496      ;
; 0.346  ; T80s:cpu1|T80:u0|ACC[4]    ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.498      ;
; 0.355  ; T80s:cpu1|T80:u0|R[0]      ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.507      ;
; 0.360  ; T80s:cpu1|T80:u0|R[1]      ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; T80s:cpu1|T80:u0|R[3]      ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; T80s:cpu1|T80:u0|R[6]      ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[7]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.030      ; 1.543      ;
; 0.363  ; T80s:cpu1|T80:u0|A[4]      ; T80s:cpu1|T80:u0|IR[3]         ; cpuClock         ; cpuClock    ; 0.000        ; 1.154      ; 1.669      ;
; 0.364  ; T80s:cpu1|T80:u0|I[6]      ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.516      ;
; 0.367  ; T80s:cpu1|T80:u0|A[1]      ; T80s:cpu1|DI_Reg[4]            ; cpuClock         ; cpuClock    ; 0.000        ; 1.030      ; 1.549      ;
+--------+----------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -0.723 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 0.988      ; 0.417      ;
; -0.165 ; SBCTextDisplayRGB:io2|kbBuffer~38      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.752      ; 0.739      ;
; -0.138 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.765      ; 0.779      ;
; -0.135 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.765      ; 0.782      ;
; -0.123 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.765      ; 0.794      ;
; -0.123 ; SBCTextDisplayRGB:io2|kbBuffer~50      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.733      ; 0.762      ;
; -0.103 ; SBCTextDisplayRGB:io2|kbBuffer~59      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.766      ; 0.815      ;
; -0.098 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.751      ; 0.805      ;
; -0.083 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.765      ; 0.834      ;
; -0.042 ; sd_controller:sd1|block_write          ; sd_controller:sd1|block_write          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.257      ; 0.367      ;
; -0.042 ; sd_controller:sd1|block_read           ; sd_controller:sd1|block_read           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.257      ; 0.367      ;
; -0.042 ; sd_controller:sd1|address[24]          ; sd_controller:sd1|address[24]          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.257      ; 0.367      ;
; -0.042 ; sd_controller:sd1|address[16]          ; sd_controller:sd1|address[16]          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.257      ; 0.367      ;
; -0.042 ; sd_controller:sd1|address[8]           ; sd_controller:sd1|address[8]           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.257      ; 0.367      ;
; -0.023 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.765      ; 0.894      ;
; -0.020 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.769      ; 0.901      ;
; -0.010 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.732      ; 0.874      ;
; -0.002 ; SBCTextDisplayRGB:io2|kbBuffer~60      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.749      ; 0.899      ;
; 0.030  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.732      ; 0.914      ;
; 0.036  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.179      ; 0.367      ;
; 0.036  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.179      ; 0.367      ;
; 0.036  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.179      ; 0.367      ;
; 0.049  ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.765      ; 0.966      ;
; 0.052  ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.765      ; 0.969      ;
; 0.061  ; SBCTextDisplayRGB:io2|kbBuffer~33      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.753      ; 0.966      ;
; 0.068  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 0.935      ; 0.655      ;
; 0.069  ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.185      ; 0.406      ;
; 0.077  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.769      ; 0.998      ;
; 0.083  ; SBCTextDisplayRGB:io2|kbBuffer~17      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.753      ; 0.988      ;
; 0.089  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.765      ; 1.006      ;
; 0.092  ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.765      ; 1.009      ;
; 0.094  ; SBCTextDisplayRGB:io2|kbBuffer~52      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.733      ; 0.979      ;
; 0.115  ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.732      ; 0.999      ;
; 0.137  ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.733      ; 1.022      ;
; 0.141  ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.752      ; 1.045      ;
; 0.142  ; SBCTextDisplayRGB:io2|kbBuffer~22      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.752      ; 1.046      ;
; 0.148  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.732      ; 1.032      ;
; 0.157  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.773      ; 1.082      ;
; 0.160  ; SBCTextDisplayRGB:io2|kbBuffer~39      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.749      ; 1.061      ;
; 0.168  ; bufferedUART:io1|rxBuffer~121          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.916      ; 0.736      ;
; 0.180  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.185      ; 0.517      ;
; 0.184  ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.767      ; 1.103      ;
; 0.185  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.179      ; 0.516      ;
; 0.192  ; SBCTextDisplayRGB:io2|kbBuffer~24      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.752      ; 1.096      ;
; 0.196  ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.763      ; 1.111      ;
; 0.196  ; bufferedUART:io1|rxBuffer~56           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.916      ; 0.764      ;
; 0.197  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.179      ; 0.528      ;
; 0.198  ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.185      ; 0.535      ;
; 0.201  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.179      ; 0.532      ;
; 0.203  ; bufferedUART:io1|rxBuffer~67           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.917      ; 0.772      ;
; 0.215  ; n_RomActive                            ; n_RomActive                            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.000      ; 0.367      ;
; 0.222  ; bufferedUART:io1|rxBuffer~103          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.923      ; 0.797      ;
; 0.226  ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.777      ; 1.155      ;
; 0.228  ; SBCTextDisplayRGB:io2|kbBuffer~25      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.770      ; 1.150      ;
; 0.229  ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.734      ; 1.115      ;
; 0.229  ; SBCTextDisplayRGB:io2|kbBuffer~11      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.770      ; 1.151      ;
; 0.230  ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|address[24]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.283      ; 1.165      ;
; 0.231  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.755      ; 1.138      ;
; 0.233  ; bufferedUART:io1|rxBuffer~105          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.927      ; 0.812      ;
; 0.235  ; SBCTextDisplayRGB:io2|kbBuffer~34      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.763      ; 1.150      ;
; 0.237  ; SBCTextDisplayRGB:io2|kbBuffer~57      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.766      ; 1.155      ;
; 0.238  ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.744      ; 1.134      ;
; 0.241  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.756      ; 1.149      ;
; 0.241  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.756      ; 1.149      ;
; 0.242  ; SBCTextDisplayRGB:io2|kbBuffer~51      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.744      ; 1.138      ;
; 0.249  ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.732      ; 1.133      ;
; 0.250  ; bufferedUART:io1|rxBuffer~72           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.918      ; 0.820      ;
; 0.253  ; SBCTextDisplayRGB:io2|kbBuffer~15      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.753      ; 1.158      ;
; 0.265  ; bufferedUART:io1|rxBuffer~119          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.916      ; 0.833      ;
; 0.266  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.185      ; 0.603      ;
; 0.270  ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.185      ; 0.607      ;
; 0.270  ; bufferedUART:io1|rxBuffer~130          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.918      ; 0.840      ;
; 0.272  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.185      ; 0.609      ;
; 0.284  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.185      ; 0.621      ;
; 0.291  ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.185      ; 0.628      ;
; 0.291  ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.185      ; 0.628      ;
; 0.291  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.179      ; 0.622      ;
; 0.292  ; SBCTextDisplayRGB:io2|kbBuffer~45      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.732      ; 1.176      ;
; 0.300  ; SBCTextDisplayRGB:io2|kbBuffer~40      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.733      ; 1.185      ;
; 0.304  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.185      ; 0.641      ;
; 0.310  ; SBCTextDisplayRGB:io2|kbBuffer~12      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.754      ; 1.216      ;
; 0.318  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.185      ; 0.655      ;
; 0.320  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.767      ; 1.239      ;
; 0.320  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.767      ; 1.239      ;
; 0.320  ; SBCTextDisplayRGB:io2|func_reset       ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.767      ; 1.239      ;
; 0.323  ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[15]          ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 0.653      ; 0.628      ;
; 0.323  ; sd_controller:sd1|sdhc                 ; sd_controller:sd1|address[9]           ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 0.653      ; 0.628      ;
; 0.326  ; bufferedUART:io1|rxBuffer~106          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.923      ; 0.901      ;
; 0.326  ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|address[24]          ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.283      ; 1.261      ;
; 0.332  ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.763      ; 1.247      ;
; 0.333  ; bufferedUART:io1|rxBuffer~33           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.918      ; 0.903      ;
; 0.336  ; bufferedUART:io1|rxBuffer~120          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.916      ; 0.904      ;
; 0.337  ; bufferedUART:io1|rxBuffer~27           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.922      ; 0.911      ;
; 0.338  ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.185      ; 0.675      ;
; 0.346  ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 0.648      ; 0.646      ;
; 0.353  ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.750      ; 1.255      ;
; 0.353  ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.185      ; 0.690      ;
; 0.354  ; bufferedUART:io1|rxBuffer~111          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.926      ; 0.932      ;
; 0.361  ; bufferedUART:io1|rxBuffer~122          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 0.916      ; 0.929      ;
; 0.372  ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 0.750      ; 1.274      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.015 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.480      ;
; 0.135 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.600      ;
; 0.169 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~52            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.629      ;
; 0.169 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~48            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.629      ;
; 0.169 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~51            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.629      ;
; 0.169 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~46            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.629      ;
; 0.169 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~47            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.629      ;
; 0.169 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~50            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.629      ;
; 0.196 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[0]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.655      ;
; 0.196 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[1]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.655      ;
; 0.196 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[2]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.655      ;
; 0.196 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[4]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.655      ;
; 0.196 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[5]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.655      ;
; 0.196 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[3]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.655      ;
; 0.215 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.231 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~92            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.690      ;
; 0.231 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~88            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.690      ;
; 0.231 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~85            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.690      ;
; 0.231 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~91            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.690      ;
; 0.231 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~86            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.690      ;
; 0.231 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~87            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.690      ;
; 0.231 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~89            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.690      ;
; 0.231 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~90            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.690      ;
; 0.232 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~108           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.691      ;
; 0.232 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~104           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.691      ;
; 0.232 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~101           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.691      ;
; 0.232 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~107           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.691      ;
; 0.232 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~102           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.691      ;
; 0.232 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~105           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.691      ;
; 0.236 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~20            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.690      ;
; 0.236 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.690      ;
; 0.236 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.690      ;
; 0.236 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.690      ;
; 0.236 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.690      ;
; 0.236 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~15            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.690      ;
; 0.236 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~17            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.690      ;
; 0.236 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.690      ;
; 0.240 ; bufferedUART:io1|rxCurrentByteBuffer[7] ; bufferedUART:io1|rxCurrentByteBuffer[6] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; bufferedUART:io1|rxCurrentByteBuffer[3] ; bufferedUART:io1|rxCurrentByteBuffer[2] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~116           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.709      ;
; 0.249 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~112           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.709      ;
; 0.249 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~109           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.709      ;
; 0.249 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~115           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.709      ;
; 0.249 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~110           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.709      ;
; 0.249 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~111           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.709      ;
; 0.249 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~113           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.709      ;
; 0.249 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~114           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.709      ;
; 0.252 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.174      ; 1.719      ;
; 0.252 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.174      ; 1.719      ;
; 0.252 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.174      ; 1.719      ;
; 0.252 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.174      ; 1.719      ;
; 0.252 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.174      ; 1.719      ;
; 0.252 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.174      ; 1.719      ;
; 0.252 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.174      ; 1.719      ;
; 0.260 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.412      ;
; 0.261 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.413      ;
; 0.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~28            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.766      ;
; 0.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~24            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.766      ;
; 0.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~21            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.766      ;
; 0.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~27            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.766      ;
; 0.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~22            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.766      ;
; 0.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~23            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.766      ;
; 0.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~25            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.766      ;
; 0.302 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~26            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.766      ;
; 0.304 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~44            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.768      ;
; 0.304 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~40            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.768      ;
; 0.304 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~37            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.768      ;
; 0.304 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~38            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.768      ;
; 0.304 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~39            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.768      ;
; 0.304 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~42            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.768      ;
; 0.305 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~76            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.773      ;
; 0.305 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~72            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.773      ;
; 0.305 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~69            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.773      ;
; 0.305 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~75            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.773      ;
; 0.305 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~70            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.773      ;
; 0.305 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~71            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.773      ;
; 0.305 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~73            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.773      ;
; 0.305 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~74            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.175      ; 1.773      ;
; 0.320 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~100           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.774      ;
; 0.320 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~96            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.774      ;
; 0.320 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~93            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.774      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                       ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.896 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.706     ; 1.722      ;
; -1.880 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.704      ;
; -1.880 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.704      ;
; -1.880 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.704      ;
; -1.880 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.704      ;
; -1.880 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.704      ;
; -1.880 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.704      ;
; -1.880 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.704      ;
; -1.880 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.704      ;
; -1.880 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.708     ; 1.704      ;
; -1.831 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.656      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.638      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.638      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.638      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.638      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.638      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.638      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.638      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.638      ;
; -1.815 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.638      ;
; -1.805 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.717     ; 1.620      ;
; -1.805 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.717     ; 1.620      ;
; -1.805 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.717     ; 1.620      ;
; -1.805 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.717     ; 1.620      ;
; -1.805 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.717     ; 1.620      ;
; -1.791 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.707     ; 1.616      ;
; -1.775 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.598      ;
; -1.775 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.598      ;
; -1.775 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.598      ;
; -1.775 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.598      ;
; -1.775 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.598      ;
; -1.775 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.598      ;
; -1.775 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.598      ;
; -1.775 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.598      ;
; -1.775 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 1.598      ;
; -1.741 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.568      ;
; -1.741 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.568      ;
; -1.741 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.568      ;
; -1.741 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.705     ; 1.568      ;
; -1.740 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.554      ;
; -1.740 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.554      ;
; -1.740 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.554      ;
; -1.740 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.554      ;
; -1.740 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.554      ;
; -1.715 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.717     ; 1.530      ;
; -1.715 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.717     ; 1.530      ;
; -1.715 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.717     ; 1.530      ;
; -1.715 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.717     ; 1.530      ;
; -1.715 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.717     ; 1.530      ;
; -1.715 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.717     ; 1.530      ;
; -1.715 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.717     ; 1.530      ;
; -1.715 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.717     ; 1.530      ;
; -1.700 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.514      ;
; -1.700 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.514      ;
; -1.700 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.514      ;
; -1.700 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.514      ;
; -1.700 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.514      ;
; -1.676 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.706     ; 1.502      ;
; -1.676 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.706     ; 1.502      ;
; -1.676 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.706     ; 1.502      ;
; -1.676 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.706     ; 1.502      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.464      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.464      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.464      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.464      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.464      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.464      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.464      ;
; -1.650 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.464      ;
; -1.636 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.706     ; 1.462      ;
; -1.636 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.706     ; 1.462      ;
; -1.636 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.706     ; 1.462      ;
; -1.636 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.706     ; 1.462      ;
; -1.610 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.424      ;
; -1.610 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.424      ;
; -1.610 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.424      ;
; -1.610 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.424      ;
; -1.610 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.424      ;
; -1.610 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.424      ;
; -1.610 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.424      ;
; -1.610 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.718     ; 1.424      ;
; -1.202 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.456      ; 2.190      ;
; -1.186 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.454      ; 2.172      ;
; -1.186 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.454      ; 2.172      ;
; -1.186 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.454      ; 2.172      ;
; -1.186 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.454      ; 2.172      ;
; -1.186 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.454      ; 2.172      ;
; -1.186 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.454      ; 2.172      ;
; -1.186 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.454      ; 2.172      ;
; -1.186 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.454      ; 2.172      ;
; -1.186 ; T80s:cpu1|T80:u0|A[6]  ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.454      ; 2.172      ;
; -1.149 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.459      ; 2.140      ;
; -1.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.457      ; 2.122      ;
; -1.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.457      ; 2.122      ;
; -1.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.457      ; 2.122      ;
; -1.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.457      ; 2.122      ;
; -1.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.457      ; 2.122      ;
; -1.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.457      ; 2.122      ;
; -1.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.457      ; 2.122      ;
; -1.133 ; T80s:cpu1|RD_n         ; bufferedUART:io1|txState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.457      ; 2.122      ;
+--------+------------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.127      ;
; -0.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.127      ;
; -0.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.127      ;
; -0.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.127      ;
; -0.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.127      ;
; -0.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.127      ;
; -0.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.127      ;
; -0.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.127      ;
; -0.109 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.014     ; 1.127      ;
; 0.002  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.016      ;
; 0.002  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.016      ;
; 0.002  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.016      ;
; 0.002  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.016      ;
; 0.002  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.016      ;
; 0.002  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.016      ;
; 0.002  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.016      ;
; 0.002  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.016      ;
; 0.002  ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 1.000        ; -0.014     ; 1.016      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                                        ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; -0.012 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 0.408      ; 0.952      ;
; -0.012 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 0.408      ; 0.952      ;
; 0.022  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 0.408      ; 0.918      ;
; 0.022  ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; 0.500        ; 0.408      ; 0.918      ;
; 0.404  ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.609      ; 1.237      ;
; 0.404  ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.609      ; 1.237      ;
; 0.404  ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 1.000        ; 0.609      ; 1.237      ;
+--------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                          ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.173 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.627      ;
; 0.173 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.627      ;
; 0.173 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.627      ;
; 0.173 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.627      ;
; 0.173 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.627      ;
; 0.173 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.627      ;
; 0.173 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.627      ;
; 0.173 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.627      ;
; 0.199 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.173      ; 1.665      ;
; 0.199 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.173      ; 1.665      ;
; 0.199 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.173      ; 1.665      ;
; 0.199 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.173      ; 1.665      ;
; 0.263 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.717      ;
; 0.263 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.717      ;
; 0.263 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.717      ;
; 0.263 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.717      ;
; 0.263 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.161      ; 1.717      ;
; 0.338 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.801      ;
; 0.338 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.801      ;
; 0.338 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.801      ;
; 0.338 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.801      ;
; 0.338 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.801      ;
; 0.338 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.801      ;
; 0.338 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.801      ;
; 0.338 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.801      ;
; 0.338 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.801      ;
; 0.354 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.172      ; 1.819      ;
; 0.673 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.161      ; 1.627      ;
; 0.673 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.161      ; 1.627      ;
; 0.673 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.161      ; 1.627      ;
; 0.673 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.161      ; 1.627      ;
; 0.673 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.161      ; 1.627      ;
; 0.673 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.161      ; 1.627      ;
; 0.673 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.161      ; 1.627      ;
; 0.673 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.161      ; 1.627      ;
; 0.699 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.173      ; 1.665      ;
; 0.699 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.173      ; 1.665      ;
; 0.699 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.173      ; 1.665      ;
; 0.699 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.173      ; 1.665      ;
; 0.763 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.161      ; 1.717      ;
; 0.763 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.161      ; 1.717      ;
; 0.763 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.161      ; 1.717      ;
; 0.763 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.161      ; 1.717      ;
; 0.763 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.161      ; 1.717      ;
; 0.838 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.170      ; 1.801      ;
; 0.838 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.170      ; 1.801      ;
; 0.838 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.170      ; 1.801      ;
; 0.838 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.170      ; 1.801      ;
; 0.838 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.170      ; 1.801      ;
; 0.838 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.170      ; 1.801      ;
; 0.838 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.170      ; 1.801      ;
; 0.838 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.170      ; 1.801      ;
; 0.838 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.170      ; 1.801      ;
; 0.854 ; T80s:cpu1|IORQ_n      ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.172      ; 1.819      ;
; 1.540 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.527      ;
; 1.540 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.527      ;
; 1.540 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.527      ;
; 1.540 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.527      ;
; 1.540 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.527      ;
; 1.540 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.527      ;
; 1.540 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.527      ;
; 1.540 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.527      ;
; 1.566 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.347      ; 1.565      ;
; 1.566 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.347      ; 1.565      ;
; 1.566 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.347      ; 1.565      ;
; 1.566 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.347      ; 1.565      ;
; 1.622 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.448      ; 1.722      ;
; 1.622 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.448      ; 1.722      ;
; 1.622 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.448      ; 1.722      ;
; 1.622 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.448      ; 1.722      ;
; 1.622 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.448      ; 1.722      ;
; 1.622 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.448      ; 1.722      ;
; 1.622 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.448      ; 1.722      ;
; 1.622 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.448      ; 1.722      ;
; 1.630 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.617      ;
; 1.630 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.617      ;
; 1.630 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.617      ;
; 1.630 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.617      ;
; 1.630 ; T80s:cpu1|T80:u0|A[3] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.617      ;
; 1.636 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.623      ;
; 1.636 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.623      ;
; 1.636 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.623      ;
; 1.636 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.623      ;
; 1.636 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.623      ;
; 1.636 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.623      ;
; 1.636 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.623      ;
; 1.636 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.623      ;
; 1.648 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.460      ; 1.760      ;
; 1.648 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.460      ; 1.760      ;
; 1.648 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.460      ; 1.760      ;
; 1.648 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.460      ; 1.760      ;
; 1.656 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.643      ;
; 1.656 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.643      ;
; 1.656 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.643      ;
; 1.656 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.643      ;
; 1.656 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.643      ;
; 1.656 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.643      ;
; 1.656 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.643      ;
; 1.656 ; T80s:cpu1|T80:u0|A[7] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.335      ; 1.643      ;
; 1.662 ; T80s:cpu1|T80:u0|A[2] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.347      ; 1.661      ;
+-------+-----------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                                        ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                                ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+
; 0.297 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.788      ; 1.237      ;
; 0.297 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.788      ; 1.237      ;
; 0.297 ; SBCTextDisplayRGB:io2|func_reset  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk          ; T80s:cpu1|IORQ_n ; 0.000        ; 0.788      ; 1.237      ;
; 0.601 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 0.665      ; 0.918      ;
; 0.601 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 0.665      ; 0.918      ;
; 0.635 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write          ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 0.665      ; 0.952      ;
; 0.635 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read           ; clk          ; T80s:cpu1|IORQ_n ; -0.500       ; 0.665      ; 0.952      ;
+-------+-----------------------------------+----------------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.878 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.016      ;
; 0.878 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.016      ;
; 0.878 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.016      ;
; 0.878 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.016      ;
; 0.878 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.016      ;
; 0.878 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.016      ;
; 0.878 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.016      ;
; 0.878 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.016      ;
; 0.878 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.014     ; 1.016      ;
; 0.989 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.127      ;
; 0.989 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.127      ;
; 0.989 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.127      ;
; 0.989 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.127      ;
; 0.989 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.127      ;
; 0.989 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.127      ;
; 0.989 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.127      ;
; 0.989 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; clk          ; clk         ; 0.000        ; -0.014     ; 1.127      ;
; 0.989 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; clk          ; clk         ; 0.000        ; -0.014     ; 1.127      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -1.068 ; -0.068       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -1.068 ; -0.068       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.776 ; 0.224        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.776 ; 0.224        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -0.776 ; 0.224        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.776 ; 0.224        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -0.776 ; 0.224        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.776 ; 0.224        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -0.776 ; 0.224        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.776 ; 0.224        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -0.776 ; 0.224        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.776 ; 0.224        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -0.776 ; 0.224        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.776 ; 0.224        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -0.776 ; 0.224        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.776 ; 0.224        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -0.776 ; 0.224        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.776 ; 0.224        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -0.776 ; 0.224        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.776 ; 0.224        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -0.776 ; 0.224        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.776 ; 0.224        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -0.776 ; 0.224        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.776 ; 0.224        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -0.776 ; 0.224        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.776 ; 0.224        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]           ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[0]           ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]           ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[1]           ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]           ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[2]           ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]           ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[3]           ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]           ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[4]           ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]           ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[5]           ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]           ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[6]           ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]           ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[7]           ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]           ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[8]           ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write          ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write          ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]       ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]       ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]       ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[1]       ;
; -0.757 ; 0.243        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]       ;
; -0.757 ; 0.243        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[2]       ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.297 ; 4.297 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 3.168 ; 3.168 ; Rise       ; clk             ;
; ps2Data      ; clk        ; 2.863 ; 2.863 ; Rise       ; clk             ;
; sdMISO       ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
; rxd1         ; clk        ; 3.148 ; 3.148 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 2.887 ; 2.887 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 2.686 ; 2.686 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 2.738 ; 2.738 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.857 ; 2.857 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 2.757 ; 2.757 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 2.806 ; 2.806 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 2.887 ; 2.887 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 2.538 ; 2.538 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 2.494 ; 2.494 ; Rise       ; cpuClock        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.489 ; -2.489 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.423 ; -2.423 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.743 ; -2.743 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -2.389 ; -2.389 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.079 ; -2.079 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.209 ; -2.209 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.222 ; -2.222 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.369 ; -2.369 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.361 ; -2.361 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.474 ; -2.474 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.518 ; -2.518 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.278 ; -2.278 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.251 ; -2.251 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.209 ; -2.209 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.469 ; 4.469 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.969 ; 4.969 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.618 ; 5.618 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.949 ; 4.949 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.381 ; 4.381 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.949 ; 4.949 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.716 ; 4.716 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.893 ; 4.893 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.631 ; 4.631 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.528 ; 4.528 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.745 ; 4.745 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.727 ; 4.727 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.717 ; 4.717 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.672 ; 4.672 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.595 ; 4.595 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.395 ; 4.395 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.717 ; 4.717 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.501 ; 4.501 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.519 ; 4.519 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.293 ; 4.293 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.373 ; 4.373 ; Rise       ; clk                ;
; driveLED         ; clk                ; 4.295 ; 4.295 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.607 ; 4.607 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.762 ; 4.762 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.680 ; 4.680 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.335 ; 4.335 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 5.483 ; 5.483 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.636 ; 4.636 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.915 ; 4.915 ; Rise       ; clk                ;
; video            ; clk                ; 4.413 ; 4.413 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.472 ; 4.472 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.533 ; 4.533 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.481 ; 4.481 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.601 ; 4.601 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.672 ; 4.672 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.729 ; 4.729 ; Rise       ; clk                ;
; videoSync        ; clk                ; 5.168 ; 5.168 ; Rise       ; clk                ;
; rts1             ; clk                ; 3.954 ; 3.954 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.795 ; 5.795 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 6.295 ; 6.295 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 6.944 ; 6.944 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 5.309 ; 5.309 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.735 ; 4.735 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.906 ; 3.906 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.886 ; 3.886 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 4.030 ; 4.030 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 4.134 ; 4.134 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.207 ; 4.207 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 4.105 ; 4.105 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.273 ; 4.273 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 5.128 ; 5.128 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 5.055 ; 5.055 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.914 ; 4.914 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.975 ; 4.975 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 5.309 ; 5.309 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 5.113 ; 5.113 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 5.115 ; 5.115 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 5.035 ; 5.035 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 5.250 ; 5.250 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.602 ; 4.602 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 5.250 ; 5.250 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.861 ; 4.861 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.947 ; 4.947 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.921 ; 4.921 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.926 ; 4.926 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.825 ; 4.825 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.832 ; 4.832 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 3.873 ; 3.873 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.469 ; 4.469 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.969 ; 4.969 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.618 ; 5.618 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.381 ; 4.381 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.381 ; 4.381 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.949 ; 4.949 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.716 ; 4.716 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.893 ; 4.893 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.631 ; 4.631 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.528 ; 4.528 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.745 ; 4.745 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.727 ; 4.727 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.293 ; 4.293 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.672 ; 4.672 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.595 ; 4.595 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.395 ; 4.395 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.717 ; 4.717 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.501 ; 4.501 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.519 ; 4.519 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.293 ; 4.293 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.373 ; 4.373 ; Rise       ; clk                ;
; driveLED         ; clk                ; 4.295 ; 4.295 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.607 ; 4.607 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.762 ; 4.762 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.680 ; 4.680 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.335 ; 4.335 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.966 ; 4.966 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.636 ; 4.636 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.915 ; 4.915 ; Rise       ; clk                ;
; video            ; clk                ; 4.413 ; 4.413 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.472 ; 4.472 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.533 ; 4.533 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.481 ; 4.481 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.601 ; 4.601 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.672 ; 4.672 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.729 ; 4.729 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.772 ; 4.772 ; Rise       ; clk                ;
; rts1             ; clk                ; 3.954 ; 3.954 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.453 ; 5.453 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.788 ; 4.788 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.969 ; 4.969 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.886 ; 3.886 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.735 ; 4.735 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.906 ; 3.906 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.886 ; 3.886 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 4.030 ; 4.030 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 4.134 ; 4.134 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.207 ; 4.207 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 4.105 ; 4.105 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.273 ; 4.273 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 5.128 ; 5.128 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 5.055 ; 5.055 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.914 ; 4.914 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.975 ; 4.975 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 5.309 ; 5.309 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 5.113 ; 5.113 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 5.115 ; 5.115 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 5.035 ; 5.035 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.602 ; 4.602 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.602 ; 4.602 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 5.250 ; 5.250 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.861 ; 4.861 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.947 ; 4.947 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.921 ; 4.921 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.926 ; 4.926 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.825 ; 4.825 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.832 ; 4.832 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 3.873 ; 3.873 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.458 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.677 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.657 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.458 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.458 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.458 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.667 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.780 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.782 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.469 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.688 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.668 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.469 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.469 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.469 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.678 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.791 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.793 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 5.458     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 5.677     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 5.657     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 5.458     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 5.458     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 5.458     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 5.667     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.780     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.782     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.469     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.688     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.668     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.469     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.469     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.469     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.678     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.791     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.793     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -18.024    ; -2.547  ; -6.090   ; -0.441  ; -2.707              ;
;  T80s:cpu1|IORQ_n   ; -6.814     ; -2.547  ; -0.012   ; -0.441  ; -2.707              ;
;  clk                ; -17.821    ; -2.272  ; -1.951   ; 0.878   ; -2.567              ;
;  cpuClock           ; -18.024    ; -0.855  ; N/A      ; N/A     ; -0.742              ;
;  serialClkCount[15] ; -6.292     ; 0.015   ; -6.090   ; 0.173   ; -0.742              ;
; Design-wide TNS     ; -13265.407 ; -33.272 ; -174.924 ; -1.803  ; -4248.369           ;
;  T80s:cpu1|IORQ_n   ; -335.555   ; -27.972 ; -0.024   ; -1.803  ; -370.896            ;
;  clk                ; -7339.401  ; -9.124  ; -17.559  ; 0.000   ; -3099.857           ;
;  cpuClock           ; -4594.127  ; -6.373  ; N/A      ; N/A     ; -513.464            ;
;  serialClkCount[15] ; -996.324   ; 0.000   ; -157.365 ; 0.000   ; -264.152            ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 10.916 ; 10.916 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; 7.879  ; 7.879  ; Rise       ; clk             ;
; ps2Data      ; clk        ; 6.711  ; 6.711  ; Rise       ; clk             ;
; sdMISO       ; clk        ; 9.819  ; 9.819  ; Rise       ; clk             ;
; rxd1         ; clk        ; 7.980  ; 7.980  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.066  ; 7.066  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 6.502  ; 6.502  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 6.642  ; 6.642  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 7.066  ; 7.066  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 6.598  ; 6.598  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 6.843  ; 6.843  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.029  ; 7.029  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 5.962  ; 5.962  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 5.805  ; 5.805  ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.489 ; -2.489 ; Rise       ; clk             ;
; ps2Clk       ; clk        ; -2.423 ; -2.423 ; Rise       ; clk             ;
; ps2Data      ; clk        ; -2.743 ; -2.743 ; Rise       ; clk             ;
; sdMISO       ; clk        ; -2.389 ; -2.389 ; Rise       ; clk             ;
; rxd1         ; clk        ; -2.079 ; -2.079 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.209 ; -2.209 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.222 ; -2.222 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.369 ; -2.369 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.361 ; -2.361 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.474 ; -2.474 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.518 ; -2.518 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.278 ; -2.278 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.251 ; -2.251 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.209 ; -2.209 ; Rise       ; cpuClock        ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 10.712 ; 10.712 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.171 ; 12.171 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 14.564 ; 14.564 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 10.788 ; 10.788 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 8.969  ; 8.969  ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 10.766 ; 10.766 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 9.988  ; 9.988  ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 10.788 ; 10.788 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 9.668  ; 9.668  ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 9.316  ; 9.316  ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 10.167 ; 10.167 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 10.144 ; 10.144 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 9.962  ; 9.962  ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 9.868  ; 9.868  ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 9.656  ; 9.656  ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 8.958  ; 8.958  ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 9.962  ; 9.962  ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 9.226  ; 9.226  ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 9.381  ; 9.381  ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 8.946  ; 8.946  ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 9.016  ; 9.016  ; Rise       ; clk                ;
; driveLED         ; clk                ; 8.829  ; 8.829  ; Rise       ; clk                ;
; hSync            ; clk                ; 9.612  ; 9.612  ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 10.161 ; 10.161 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 9.838  ; 9.838  ; Rise       ; clk                ;
; sdCS             ; clk                ; 9.181  ; 9.181  ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 12.543 ; 12.543 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 10.080 ; 10.080 ; Rise       ; clk                ;
; vSync            ; clk                ; 10.522 ; 10.522 ; Rise       ; clk                ;
; video            ; clk                ; 9.192  ; 9.192  ; Rise       ; clk                ;
; videoB0          ; clk                ; 9.360  ; 9.360  ; Rise       ; clk                ;
; videoB1          ; clk                ; 9.466  ; 9.466  ; Rise       ; clk                ;
; videoG0          ; clk                ; 9.242  ; 9.242  ; Rise       ; clk                ;
; videoG1          ; clk                ; 9.772  ; 9.772  ; Rise       ; clk                ;
; videoR0          ; clk                ; 9.916  ; 9.916  ; Rise       ; clk                ;
; videoR1          ; clk                ; 10.150 ; 10.150 ; Rise       ; clk                ;
; videoSync        ; clk                ; 11.509 ; 11.509 ; Rise       ; clk                ;
; rts1             ; clk                ; 7.624  ; 7.624  ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 13.567 ; 13.567 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 15.026 ; 15.026 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 17.419 ; 17.419 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.938 ; 11.938 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.307 ; 10.307 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 8.878  ; 8.878  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 8.835  ; 8.835  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.121  ; 9.121  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 9.593  ; 9.593  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 9.731  ; 9.731  ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 9.374  ; 9.374  ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 10.007 ; 10.007 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 11.485 ; 11.485 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 11.366 ; 11.366 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 10.937 ; 10.937 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 11.088 ; 11.088 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.938 ; 11.938 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 11.382 ; 11.382 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 11.720 ; 11.720 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 11.571 ; 11.571 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 12.072 ; 12.072 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 9.876  ; 9.876  ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 12.072 ; 12.072 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.677 ; 10.677 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 10.880 ; 10.880 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.960 ; 10.960 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 10.990 ; 10.990 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 10.625 ; 10.625 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 10.643 ; 10.643 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 7.886  ; 7.886  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 4.469 ; 4.469 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.969 ; 4.969 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 5.618 ; 5.618 ; Fall       ; T80s:cpu1|IORQ_n   ;
; J6IO8[*]         ; clk                ; 4.381 ; 4.381 ; Rise       ; clk                ;
;  J6IO8[0]        ; clk                ; 4.381 ; 4.381 ; Rise       ; clk                ;
;  J6IO8[1]        ; clk                ; 4.949 ; 4.949 ; Rise       ; clk                ;
;  J6IO8[2]        ; clk                ; 4.716 ; 4.716 ; Rise       ; clk                ;
;  J6IO8[3]        ; clk                ; 4.893 ; 4.893 ; Rise       ; clk                ;
;  J6IO8[4]        ; clk                ; 4.631 ; 4.631 ; Rise       ; clk                ;
;  J6IO8[5]        ; clk                ; 4.528 ; 4.528 ; Rise       ; clk                ;
;  J6IO8[6]        ; clk                ; 4.745 ; 4.745 ; Rise       ; clk                ;
;  J6IO8[7]        ; clk                ; 4.727 ; 4.727 ; Rise       ; clk                ;
; J8IO8[*]         ; clk                ; 4.293 ; 4.293 ; Rise       ; clk                ;
;  J8IO8[0]        ; clk                ; 4.672 ; 4.672 ; Rise       ; clk                ;
;  J8IO8[1]        ; clk                ; 4.595 ; 4.595 ; Rise       ; clk                ;
;  J8IO8[2]        ; clk                ; 4.395 ; 4.395 ; Rise       ; clk                ;
;  J8IO8[3]        ; clk                ; 4.717 ; 4.717 ; Rise       ; clk                ;
;  J8IO8[4]        ; clk                ; 4.501 ; 4.501 ; Rise       ; clk                ;
;  J8IO8[5]        ; clk                ; 4.519 ; 4.519 ; Rise       ; clk                ;
;  J8IO8[6]        ; clk                ; 4.293 ; 4.293 ; Rise       ; clk                ;
;  J8IO8[7]        ; clk                ; 4.373 ; 4.373 ; Rise       ; clk                ;
; driveLED         ; clk                ; 4.295 ; 4.295 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.607 ; 4.607 ; Rise       ; clk                ;
; ps2Clk           ; clk                ; 4.762 ; 4.762 ; Rise       ; clk                ;
; ps2Data          ; clk                ; 4.680 ; 4.680 ; Rise       ; clk                ;
; sdCS             ; clk                ; 4.335 ; 4.335 ; Rise       ; clk                ;
; sdMOSI           ; clk                ; 4.966 ; 4.966 ; Rise       ; clk                ;
; sdSCLK           ; clk                ; 4.636 ; 4.636 ; Rise       ; clk                ;
; vSync            ; clk                ; 4.915 ; 4.915 ; Rise       ; clk                ;
; video            ; clk                ; 4.413 ; 4.413 ; Rise       ; clk                ;
; videoB0          ; clk                ; 4.472 ; 4.472 ; Rise       ; clk                ;
; videoB1          ; clk                ; 4.533 ; 4.533 ; Rise       ; clk                ;
; videoG0          ; clk                ; 4.481 ; 4.481 ; Rise       ; clk                ;
; videoG1          ; clk                ; 4.601 ; 4.601 ; Rise       ; clk                ;
; videoR0          ; clk                ; 4.672 ; 4.672 ; Rise       ; clk                ;
; videoR1          ; clk                ; 4.729 ; 4.729 ; Rise       ; clk                ;
; videoSync        ; clk                ; 4.772 ; 4.772 ; Rise       ; clk                ;
; rts1             ; clk                ; 3.954 ; 3.954 ; Fall       ; clk                ;
; n_sRamCS         ; cpuClock           ; 5.453 ; 5.453 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.788 ; 4.788 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.969 ; 4.969 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.886 ; 3.886 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.735 ; 4.735 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.906 ; 3.906 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.886 ; 3.886 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 4.030 ; 4.030 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 4.134 ; 4.134 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.207 ; 4.207 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 4.105 ; 4.105 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.273 ; 4.273 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 5.128 ; 5.128 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 5.055 ; 5.055 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.914 ; 4.914 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.975 ; 4.975 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 5.309 ; 5.309 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 5.113 ; 5.113 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 5.115 ; 5.115 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 5.035 ; 5.035 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.602 ; 4.602 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.602 ; 4.602 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 5.250 ; 5.250 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.861 ; 4.861 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 4.947 ; 4.947 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.921 ; 4.921 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 4.926 ; 4.926 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 4.825 ; 4.825 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 4.832 ; 4.832 ; Rise       ; cpuClock           ;
; txd1             ; serialClkCount[15] ; 3.873 ; 3.873 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41144353 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 558      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 35       ; 13064    ; 56       ; 0        ;
; clk                ; cpuClock           ; 440      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4912997  ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 65       ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 41144353 ; 0        ; 0        ; 200      ;
; cpuClock           ; clk                ; 558      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 35       ; 13064    ; 56       ; 0        ;
; clk                ; cpuClock           ; 440      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4912997  ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 81       ; 0        ; 65       ; 0        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 258      ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 22       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; clk              ; clk                ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; clk              ; clk                ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; clk              ; T80s:cpu1|IORQ_n   ; 3        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 568   ; 568  ;
; Unconstrained Output Ports      ; 61    ; 61   ;
; Unconstrained Output Port Paths ; 93    ; 93   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Mar 29 09:57:35 2020
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -18.024
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -18.024     -4594.127 cpuClock 
    Info (332119):   -17.821     -7339.401 clk 
    Info (332119):    -6.814      -335.555 T80s:cpu1|IORQ_n 
    Info (332119):    -6.292      -996.324 serialClkCount[15] 
Info (332146): Worst-case hold slack is -2.547
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.547       -27.972 T80s:cpu1|IORQ_n 
    Info (332119):    -2.272        -2.272 clk 
    Info (332119):    -0.855        -3.028 cpuClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -6.090
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.090      -157.365 serialClkCount[15] 
    Info (332119):    -1.951       -17.559 clk 
    Info (332119):     0.107         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.441
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.441        -1.803 T80s:cpu1|IORQ_n 
    Info (332119):     1.652         0.000 serialClkCount[15] 
    Info (332119):     2.245         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.707
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.707      -370.896 T80s:cpu1|IORQ_n 
    Info (332119):    -2.567     -3099.857 clk 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.174
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.174     -1218.672 cpuClock 
    Info (332119):    -4.907     -1755.671 clk 
    Info (332119):    -1.842      -278.415 serialClkCount[15] 
    Info (332119):    -1.436       -82.508 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.304
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.304        -9.124 clk 
    Info (332119):    -0.837        -6.373 cpuClock 
    Info (332119):    -0.723        -1.647 T80s:cpu1|IORQ_n 
    Info (332119):     0.015         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -1.896
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.896       -48.525 serialClkCount[15] 
    Info (332119):    -0.109        -0.981 clk 
    Info (332119):    -0.012        -0.024 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is 0.173
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.173         0.000 serialClkCount[15] 
    Info (332119):     0.297         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.878         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2175.732 clk 
    Info (332119):    -1.068      -136.924 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4600 megabytes
    Info: Processing ended: Sun Mar 29 09:57:39 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


