## bugs

1. 没有大括号，有`begin-end`块

1. datapath中缺少应当存在的线

1. 拼写错误

1. 建议使用``default_nettype none`以避免使用未定义信号

1. tb中reset用完应当恢复为0

1. lui加载到高位，注意扩展后需要被加载到高位的16位数仍在[15:0]

1. jal将PC4存放在31号reg中，应当在A3中有体现

1. 位拼接运算符必须要指定进制

   ```verilog
   ext_out <= {{16{1'b0}}, ext_in[15:0]} ; //必须标明1'b0
   ```

1. 仔细检查各指令的OpCode以及Funct码是否写对

1. 针对错误输出找问题：仿真出现高阻值z代表并未连接到有效输入上，首先应考虑连线问题，仿真出现不定值x的情况时首先考虑初始化问题。

