TimeQuest Timing Analyzer report for Top
Wed Nov 27 16:45:53 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; Top                                                                ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 319.18 MHz ; 319.18 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.133 ; -109.861      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -74.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                            ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.133 ; BaudGeneratorTx:BGTx|counter[4]  ; BitCounterTx:BCTx|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.133 ; BaudGeneratorTx:BGTx|counter[4]  ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.133 ; BaudGeneratorTx:BGTx|counter[4]  ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.133 ; BaudGeneratorTx:BGTx|counter[4]  ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.133 ; BaudGeneratorTx:BGTx|counter[4]  ; ShiftRegisterTx:SRTx|data[8]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.133 ; BaudGeneratorTx:BGTx|counter[4]  ; ShiftRegisterTx:SRTx|data[7]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.133 ; BaudGeneratorTx:BGTx|counter[4]  ; ShiftRegisterTx:SRTx|data[6]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.133 ; BaudGeneratorTx:BGTx|counter[4]  ; ShiftRegisterTx:SRTx|data[5]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.133 ; BaudGeneratorTx:BGTx|counter[4]  ; ShiftRegisterTx:SRTx|data[4]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.133 ; BaudGeneratorTx:BGTx|counter[4]  ; ShiftRegisterTx:SRTx|data[3]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.133 ; BaudGeneratorTx:BGTx|counter[4]  ; ShiftRegisterTx:SRTx|data[2]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.133 ; BaudGeneratorTx:BGTx|counter[4]  ; ShiftRegisterTx:SRTx|data[1]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.133 ; BaudGeneratorTx:BGTx|counter[4]  ; ShiftRegisterTx:SRTx|data[0]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.168      ;
; -2.110 ; BaudGeneratorRx:BGRx|counter[8]  ; ShiftRegisterRx:SRRx|data[4]     ; clk          ; clk         ; 1.000        ; -0.004     ; 3.142      ;
; -2.110 ; BaudGeneratorRx:BGRx|counter[8]  ; ShiftRegisterRx:SRRx|data[3]     ; clk          ; clk         ; 1.000        ; -0.004     ; 3.142      ;
; -2.109 ; BaudGeneratorRx:BGRx|counter[8]  ; ShiftRegisterRx:SRRx|data[9]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.147      ;
; -2.109 ; BaudGeneratorRx:BGRx|counter[8]  ; ShiftRegisterRx:SRRx|data[8]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.147      ;
; -2.109 ; BaudGeneratorRx:BGRx|counter[8]  ; ShiftRegisterRx:SRRx|data[7]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.147      ;
; -2.109 ; BaudGeneratorRx:BGRx|counter[8]  ; ShiftRegisterRx:SRRx|data[6]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.147      ;
; -2.109 ; BaudGeneratorRx:BGRx|counter[8]  ; ShiftRegisterRx:SRRx|data[5]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.147      ;
; -2.109 ; BaudGeneratorRx:BGRx|counter[8]  ; ShiftRegisterRx:SRRx|data[2]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.147      ;
; -2.109 ; BaudGeneratorRx:BGRx|counter[8]  ; ShiftRegisterRx:SRRx|data[1]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.147      ;
; -2.096 ; BaudGeneratorRx:BGRx|counter[3]  ; ShiftRegisterRx:SRRx|data[4]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.132      ;
; -2.096 ; BaudGeneratorRx:BGRx|counter[3]  ; ShiftRegisterRx:SRRx|data[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.132      ;
; -2.095 ; BaudGeneratorTx:BGTx|counter[0]  ; BaudGeneratorTx:BGTx|counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.131      ;
; -2.095 ; BaudGeneratorRx:BGRx|counter[3]  ; ShiftRegisterRx:SRRx|data[9]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.137      ;
; -2.095 ; BaudGeneratorRx:BGRx|counter[3]  ; ShiftRegisterRx:SRRx|data[8]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.137      ;
; -2.095 ; BaudGeneratorRx:BGRx|counter[3]  ; ShiftRegisterRx:SRRx|data[7]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.137      ;
; -2.095 ; BaudGeneratorRx:BGRx|counter[3]  ; ShiftRegisterRx:SRRx|data[6]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.137      ;
; -2.095 ; BaudGeneratorRx:BGRx|counter[3]  ; ShiftRegisterRx:SRRx|data[5]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.137      ;
; -2.095 ; BaudGeneratorRx:BGRx|counter[3]  ; ShiftRegisterRx:SRRx|data[2]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.137      ;
; -2.095 ; BaudGeneratorRx:BGRx|counter[3]  ; ShiftRegisterRx:SRRx|data[1]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.137      ;
; -2.092 ; BaudGeneratorTx:BGTx|counter[1]  ; BitCounterTx:BCTx|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.127      ;
; -2.092 ; BaudGeneratorTx:BGTx|counter[1]  ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.127      ;
; -2.092 ; BaudGeneratorTx:BGTx|counter[1]  ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.127      ;
; -2.092 ; BaudGeneratorTx:BGTx|counter[1]  ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.127      ;
; -2.092 ; BaudGeneratorTx:BGTx|counter[1]  ; ShiftRegisterTx:SRTx|data[8]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.127      ;
; -2.092 ; BaudGeneratorTx:BGTx|counter[1]  ; ShiftRegisterTx:SRTx|data[7]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.127      ;
; -2.092 ; BaudGeneratorTx:BGTx|counter[1]  ; ShiftRegisterTx:SRTx|data[6]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.127      ;
; -2.092 ; BaudGeneratorTx:BGTx|counter[1]  ; ShiftRegisterTx:SRTx|data[5]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.127      ;
; -2.092 ; BaudGeneratorTx:BGTx|counter[1]  ; ShiftRegisterTx:SRTx|data[4]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.127      ;
; -2.092 ; BaudGeneratorTx:BGTx|counter[1]  ; ShiftRegisterTx:SRTx|data[3]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.127      ;
; -2.092 ; BaudGeneratorTx:BGTx|counter[1]  ; ShiftRegisterTx:SRTx|data[2]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.127      ;
; -2.092 ; BaudGeneratorTx:BGTx|counter[1]  ; ShiftRegisterTx:SRTx|data[1]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.127      ;
; -2.092 ; BaudGeneratorTx:BGTx|counter[1]  ; ShiftRegisterTx:SRTx|data[0]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.127      ;
; -2.066 ; BaudGeneratorRx:BGRx|counter[7]  ; ShiftRegisterRx:SRRx|data[4]     ; clk          ; clk         ; 1.000        ; -0.004     ; 3.098      ;
; -2.066 ; BaudGeneratorRx:BGRx|counter[7]  ; ShiftRegisterRx:SRRx|data[3]     ; clk          ; clk         ; 1.000        ; -0.004     ; 3.098      ;
; -2.065 ; BaudGeneratorRx:BGRx|counter[7]  ; ShiftRegisterRx:SRRx|data[9]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.103      ;
; -2.065 ; BaudGeneratorRx:BGRx|counter[7]  ; ShiftRegisterRx:SRRx|data[8]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.103      ;
; -2.065 ; BaudGeneratorRx:BGRx|counter[7]  ; ShiftRegisterRx:SRRx|data[7]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.103      ;
; -2.065 ; BaudGeneratorRx:BGRx|counter[7]  ; ShiftRegisterRx:SRRx|data[6]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.103      ;
; -2.065 ; BaudGeneratorRx:BGRx|counter[7]  ; ShiftRegisterRx:SRRx|data[5]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.103      ;
; -2.065 ; BaudGeneratorRx:BGRx|counter[7]  ; ShiftRegisterRx:SRRx|data[2]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.103      ;
; -2.065 ; BaudGeneratorRx:BGRx|counter[7]  ; ShiftRegisterRx:SRRx|data[1]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.103      ;
; -2.055 ; BaudGeneratorRx:BGRx|counter[5]  ; ShiftRegisterRx:SRRx|data[4]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.091      ;
; -2.055 ; BaudGeneratorRx:BGRx|counter[5]  ; ShiftRegisterRx:SRRx|data[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.091      ;
; -2.054 ; BaudGeneratorRx:BGRx|counter[5]  ; ShiftRegisterRx:SRRx|data[9]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.096      ;
; -2.054 ; BaudGeneratorRx:BGRx|counter[5]  ; ShiftRegisterRx:SRRx|data[8]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.096      ;
; -2.054 ; BaudGeneratorRx:BGRx|counter[5]  ; ShiftRegisterRx:SRRx|data[7]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.096      ;
; -2.054 ; BaudGeneratorRx:BGRx|counter[5]  ; ShiftRegisterRx:SRRx|data[6]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.096      ;
; -2.054 ; BaudGeneratorRx:BGRx|counter[5]  ; ShiftRegisterRx:SRRx|data[5]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.096      ;
; -2.054 ; BaudGeneratorRx:BGRx|counter[5]  ; ShiftRegisterRx:SRRx|data[2]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.096      ;
; -2.054 ; BaudGeneratorRx:BGRx|counter[5]  ; ShiftRegisterRx:SRRx|data[1]     ; clk          ; clk         ; 1.000        ; 0.006      ; 3.096      ;
; -2.042 ; BitCounterTx:BCTx|bit_counter[0] ; ControllerTx:CTx|pstate.HOLD     ; clk          ; clk         ; 1.000        ; 0.001      ; 3.079      ;
; -2.035 ; BitCounterTx:BCTx|bit_counter[0] ; ControllerTx:CTx|pstate.IDLE     ; clk          ; clk         ; 1.000        ; 0.001      ; 3.072      ;
; -2.016 ; BaudGeneratorRx:BGRx|counter[0]  ; ShiftRegisterRx:SRRx|data[4]     ; clk          ; clk         ; 1.000        ; -0.004     ; 3.048      ;
; -2.016 ; BaudGeneratorRx:BGRx|counter[0]  ; ShiftRegisterRx:SRRx|data[3]     ; clk          ; clk         ; 1.000        ; -0.004     ; 3.048      ;
; -2.015 ; BaudGeneratorRx:BGRx|counter[0]  ; ShiftRegisterRx:SRRx|data[9]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.053      ;
; -2.015 ; BaudGeneratorRx:BGRx|counter[0]  ; ShiftRegisterRx:SRRx|data[8]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.053      ;
; -2.015 ; BaudGeneratorRx:BGRx|counter[0]  ; ShiftRegisterRx:SRRx|data[7]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.053      ;
; -2.015 ; BaudGeneratorRx:BGRx|counter[0]  ; ShiftRegisterRx:SRRx|data[6]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.053      ;
; -2.015 ; BaudGeneratorRx:BGRx|counter[0]  ; ShiftRegisterRx:SRRx|data[5]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.053      ;
; -2.015 ; BaudGeneratorRx:BGRx|counter[0]  ; ShiftRegisterRx:SRRx|data[2]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.053      ;
; -2.015 ; BaudGeneratorRx:BGRx|counter[0]  ; ShiftRegisterRx:SRRx|data[1]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.053      ;
; -2.011 ; BaudGeneratorTx:BGTx|counter[1]  ; BaudGeneratorTx:BGTx|counter[9]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.047      ;
; -1.997 ; BaudGeneratorTx:BGTx|counter[3]  ; BitCounterTx:BCTx|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.032      ;
; -1.997 ; BaudGeneratorTx:BGTx|counter[3]  ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.032      ;
; -1.997 ; BaudGeneratorTx:BGTx|counter[3]  ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.032      ;
; -1.997 ; BaudGeneratorTx:BGTx|counter[3]  ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 3.032      ;
; -1.997 ; BaudGeneratorTx:BGTx|counter[3]  ; ShiftRegisterTx:SRTx|data[8]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.032      ;
; -1.997 ; BaudGeneratorTx:BGTx|counter[3]  ; ShiftRegisterTx:SRTx|data[7]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.032      ;
; -1.997 ; BaudGeneratorTx:BGTx|counter[3]  ; ShiftRegisterTx:SRTx|data[6]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.032      ;
; -1.997 ; BaudGeneratorTx:BGTx|counter[3]  ; ShiftRegisterTx:SRTx|data[5]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.032      ;
; -1.997 ; BaudGeneratorTx:BGTx|counter[3]  ; ShiftRegisterTx:SRTx|data[4]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.032      ;
; -1.997 ; BaudGeneratorTx:BGTx|counter[3]  ; ShiftRegisterTx:SRTx|data[3]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.032      ;
; -1.997 ; BaudGeneratorTx:BGTx|counter[3]  ; ShiftRegisterTx:SRTx|data[2]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.032      ;
; -1.997 ; BaudGeneratorTx:BGTx|counter[3]  ; ShiftRegisterTx:SRTx|data[1]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.032      ;
; -1.997 ; BaudGeneratorTx:BGTx|counter[3]  ; ShiftRegisterTx:SRTx|data[0]     ; clk          ; clk         ; 1.000        ; -0.001     ; 3.032      ;
; -1.974 ; BaudGeneratorRx:BGRx|counter[6]  ; ShiftRegisterRx:SRRx|data[4]     ; clk          ; clk         ; 1.000        ; -0.004     ; 3.006      ;
; -1.974 ; BaudGeneratorRx:BGRx|counter[6]  ; ShiftRegisterRx:SRRx|data[3]     ; clk          ; clk         ; 1.000        ; -0.004     ; 3.006      ;
; -1.973 ; BaudGeneratorRx:BGRx|counter[6]  ; ShiftRegisterRx:SRRx|data[9]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.011      ;
; -1.973 ; BaudGeneratorRx:BGRx|counter[6]  ; ShiftRegisterRx:SRRx|data[8]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.011      ;
; -1.973 ; BaudGeneratorRx:BGRx|counter[6]  ; ShiftRegisterRx:SRRx|data[7]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.011      ;
; -1.973 ; BaudGeneratorRx:BGRx|counter[6]  ; ShiftRegisterRx:SRRx|data[6]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.011      ;
; -1.973 ; BaudGeneratorRx:BGRx|counter[6]  ; ShiftRegisterRx:SRRx|data[5]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.011      ;
; -1.973 ; BaudGeneratorRx:BGRx|counter[6]  ; ShiftRegisterRx:SRRx|data[2]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.011      ;
; -1.973 ; BaudGeneratorRx:BGRx|counter[6]  ; ShiftRegisterRx:SRRx|data[1]     ; clk          ; clk         ; 1.000        ; 0.002      ; 3.011      ;
; -1.962 ; BaudGeneratorTx:BGTx|counter[0]  ; BitCounterTx:BCTx|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.997      ;
; -1.962 ; BaudGeneratorTx:BGTx|counter[0]  ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.997      ;
; -1.962 ; BaudGeneratorTx:BGTx|counter[0]  ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.997      ;
+--------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; ControllerRx:CRx|pstate.IDLE     ; ControllerRx:CRx|pstate.IDLE     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BitCounterRx:BCRx|bit_counter[0] ; BitCounterRx:BCRx|bit_counter[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BitCounterRx:BCRx|bit_counter[1] ; BitCounterRx:BCRx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControllerRx:CRx|pstate.RCV      ; ControllerRx:CRx|pstate.RCV      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BitCounterTx:BCTx|bit_counter[0] ; BitCounterTx:BCTx|bit_counter[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BitCounterTx:BCTx|bit_counter[1] ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BitCounterTx:BCTx|bit_counter[2] ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; BitCounterTx:BCTx|bit_counter[3] ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControllerTx:CTx|pstate.TRANS    ; ControllerTx:CTx|pstate.TRANS    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControllerTx:CTx|pstate.IDLE     ; ControllerTx:CTx|pstate.IDLE     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ControllerTx:CTx|pstate.HOLD     ; ControllerTx:CTx|pstate.HOLD     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ShiftRegisterTx:SRTx|data[9]     ; ShiftRegisterTx:SRTx|data[9]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.519 ; ShiftRegisterTx:SRTx|data[5]     ; ShiftRegisterTx:SRTx|data[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.522 ; ShiftRegisterRx:SRRx|data[8]     ; ShiftRegisterRx:SRRx|data[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; ShiftRegisterRx:SRRx|data[7]     ; ShiftRegisterRx:SRRx|data[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; ShiftRegisterRx:SRRx|data[2]     ; ShiftRegisterRx:SRRx|data[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; ShiftRegisterRx:SRRx|data[9]     ; ShiftRegisterRx:SRRx|data[8]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.525 ; ShiftRegisterTx:SRTx|data[6]     ; ShiftRegisterTx:SRTx|data[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; ShiftRegisterTx:SRTx|data[2]     ; ShiftRegisterTx:SRTx|data[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.537 ; BitCounterRx:BCRx|bit_counter[0] ; BitCounterRx:BCRx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.617 ; ShiftRegisterRx:SRRx|data[6]     ; ShiftRegisterRx:SRRx|data[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.883      ;
; 0.679 ; ControllerRx:CRx|pstate.RCV      ; ControllerRx:CRx|pstate.LOAD     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.945      ;
; 0.681 ; DataRegisterTx:DRTx|data_out[6]  ; ShiftRegisterTx:SRTx|data[8]     ; clk          ; clk         ; 0.000        ; -0.007     ; 0.940      ;
; 0.725 ; DataRegisterTx:DRTx|data_out[0]  ; ShiftRegisterTx:SRTx|data[2]     ; clk          ; clk         ; 0.000        ; -0.007     ; 0.984      ;
; 0.729 ; DataRegisterTx:DRTx|data_out[4]  ; ShiftRegisterTx:SRTx|data[6]     ; clk          ; clk         ; 0.000        ; -0.007     ; 0.988      ;
; 0.737 ; ShiftRegisterRx:SRRx|data[1]     ; DataRegisterRx:DRRx|data_out[0]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.004      ;
; 0.752 ; ControllerRx:CRx|pstate.IDLE     ; BitCounterRx:BCRx|bit_counter[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.016      ;
; 0.793 ; ShiftRegisterTx:SRTx|data[4]     ; ShiftRegisterTx:SRTx|data[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.795 ; ShiftRegisterTx:SRTx|data[7]     ; ShiftRegisterTx:SRTx|data[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.799 ; ShiftRegisterTx:SRTx|data[3]     ; ShiftRegisterTx:SRTx|data[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.803 ; ControllerRx:CRx|pstate.LOAD     ; ControllerRx:CRx|pstate.IDLE     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.803 ; BitCounterTx:BCTx|bit_counter[0] ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; ControllerRx:CRx|pstate.IDLE     ; ControllerRx:CRx|pstate.RCV      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; BitCounterTx:BCTx|bit_counter[2] ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.825 ; ShiftRegisterTx:SRTx|data[8]     ; ShiftRegisterTx:SRTx|data[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.091      ;
; 0.828 ; ShiftRegisterTx:SRTx|data[1]     ; ShiftRegisterTx:SRTx|data[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.094      ;
; 0.830 ; DataRegisterTx:DRTx|data_out[7]  ; ShiftRegisterTx:SRTx|data[9]     ; clk          ; clk         ; 0.000        ; 0.000      ; 1.096      ;
; 0.903 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[1]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.168      ;
; 0.952 ; DataRegisterTx:DRTx|data_out[1]  ; ShiftRegisterTx:SRTx|data[3]     ; clk          ; clk         ; 0.000        ; -0.007     ; 1.211      ;
; 0.986 ; DataRegisterTx:DRTx|data_out[2]  ; ShiftRegisterTx:SRTx|data[4]     ; clk          ; clk         ; 0.000        ; -0.007     ; 1.245      ;
; 0.991 ; DataRegisterTx:DRTx|data_out[5]  ; ShiftRegisterTx:SRTx|data[7]     ; clk          ; clk         ; 0.000        ; -0.007     ; 1.250      ;
; 1.001 ; DataRegisterTx:DRTx|data_out[3]  ; ShiftRegisterTx:SRTx|data[5]     ; clk          ; clk         ; 0.000        ; -0.007     ; 1.260      ;
; 1.011 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[7]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.276      ;
; 1.016 ; ControllerTx:CTx|pstate.LOAD     ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.281      ;
; 1.017 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[0]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.282      ;
; 1.019 ; ControllerTx:CTx|pstate.LOAD     ; BitCounterTx:BCTx|bit_counter[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.284      ;
; 1.021 ; ControllerRx:CRx|pstate.IDLE     ; BitCounterRx:BCRx|bit_counter[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.285      ;
; 1.042 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[3]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.307      ;
; 1.048 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[6]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.313      ;
; 1.053 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[2]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.318      ;
; 1.060 ; ShiftRegisterTx:SRTx|data[9]     ; ShiftRegisterTx:SRTx|data[8]     ; clk          ; clk         ; 0.000        ; -0.007     ; 1.319      ;
; 1.066 ; ControllerRx:CRx|pstate.RCV      ; BaudGeneratorRx:BGRx|counter[1]  ; clk          ; clk         ; 0.000        ; -0.006     ; 1.326      ;
; 1.076 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[5]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.341      ;
; 1.193 ; BitCounterRx:BCRx|bit_counter[1] ; ControllerRx:CRx|pstate.RCV      ; clk          ; clk         ; 0.000        ; 0.002      ; 1.461      ;
; 1.207 ; BaudGeneratorRx:BGRx|counter[5]  ; BaudGeneratorRx:BGRx|counter[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.236 ; ShiftRegisterRx:SRRx|data[7]     ; DataRegisterRx:DRRx|data_out[6]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.503      ;
; 1.246 ; ControllerTx:CTx|pstate.LOAD     ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.511      ;
; 1.249 ; ControllerTx:CTx|pstate.LOAD     ; ControllerTx:CTx|pstate.TRANS    ; clk          ; clk         ; 0.000        ; 0.006      ; 1.521      ;
; 1.249 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[9]     ; clk          ; clk         ; 0.000        ; 0.006      ; 1.521      ;
; 1.251 ; BitCounterRx:BCRx|bit_counter[0] ; ControllerRx:CRx|pstate.RCV      ; clk          ; clk         ; 0.000        ; 0.002      ; 1.519      ;
; 1.255 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[8]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.520      ;
; 1.257 ; ShiftRegisterRx:SRRx|data[9]     ; DataRegisterRx:DRRx|data_out[8]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.524      ;
; 1.290 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[4]     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.555      ;
; 1.323 ; BaudGeneratorRx:BGRx|counter[4]  ; BaudGeneratorRx:BGRx|counter[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.589      ;
; 1.326 ; BaudGeneratorTx:BGTx|counter[7]  ; BaudGeneratorTx:BGTx|counter[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.331 ; BitCounterTx:BCTx|bit_counter[0] ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.597      ;
; 1.332 ; BitCounterTx:BCTx|bit_counter[0] ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.598      ;
; 1.354 ; ShiftRegisterRx:SRRx|data[4]     ; DataRegisterRx:DRRx|data_out[3]  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.627      ;
; 1.359 ; BitCounterRx:BCRx|bit_counter[2] ; ControllerRx:CRx|pstate.RCV      ; clk          ; clk         ; 0.000        ; 0.002      ; 1.627      ;
; 1.363 ; BaudGeneratorRx:BGRx|counter[3]  ; BaudGeneratorRx:BGRx|counter[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.629      ;
; 1.370 ; BitCounterRx:BCRx|bit_counter[3] ; ControllerRx:CRx|pstate.RCV      ; clk          ; clk         ; 0.000        ; 0.002      ; 1.638      ;
; 1.427 ; ShiftRegisterRx:SRRx|data[3]     ; DataRegisterRx:DRRx|data_out[2]  ; clk          ; clk         ; 0.000        ; 0.007      ; 1.700      ;
; 1.429 ; BitCounterTx:BCTx|bit_counter[1] ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.695      ;
; 1.430 ; BitCounterTx:BCTx|bit_counter[1] ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.696      ;
; 1.441 ; BitCounterRx:BCRx|bit_counter[1] ; ControllerRx:CRx|pstate.LOAD     ; clk          ; clk         ; 0.000        ; 0.002      ; 1.709      ;
; 1.471 ; ShiftRegisterRx:SRRx|data[8]     ; DataRegisterRx:DRRx|data_out[7]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.738      ;
; 1.482 ; ShiftRegisterRx:SRRx|data[2]     ; DataRegisterRx:DRRx|data_out[1]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.749      ;
; 1.499 ; ShiftRegisterRx:SRRx|data[5]     ; DataRegisterRx:DRRx|data_out[4]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.766      ;
; 1.499 ; BitCounterRx:BCRx|bit_counter[0] ; ControllerRx:CRx|pstate.LOAD     ; clk          ; clk         ; 0.000        ; 0.002      ; 1.767      ;
; 1.505 ; BaudGeneratorRx:BGRx|counter[1]  ; BaudGeneratorRx:BGRx|counter[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.771      ;
; 1.507 ; ControllerRx:CRx|pstate.LOAD     ; DataRegisterRx:DRRx|data_out[4]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.774      ;
; 1.507 ; ControllerRx:CRx|pstate.LOAD     ; DataRegisterRx:DRRx|data_out[6]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.774      ;
; 1.507 ; ControllerRx:CRx|pstate.LOAD     ; DataRegisterRx:DRRx|data_out[5]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.774      ;
; 1.507 ; ControllerRx:CRx|pstate.LOAD     ; DataRegisterRx:DRRx|data_out[0]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.774      ;
; 1.507 ; ControllerRx:CRx|pstate.LOAD     ; DataRegisterRx:DRRx|data_out[1]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.774      ;
; 1.507 ; ControllerRx:CRx|pstate.LOAD     ; DataRegisterRx:DRRx|data_out[2]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.774      ;
; 1.507 ; ControllerRx:CRx|pstate.LOAD     ; DataRegisterRx:DRRx|data_out[3]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.774      ;
; 1.507 ; ControllerRx:CRx|pstate.LOAD     ; DataRegisterRx:DRRx|data_out[7]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.774      ;
; 1.507 ; ControllerRx:CRx|pstate.LOAD     ; DataRegisterRx:DRRx|data_out[8]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.774      ;
; 1.508 ; BaudGeneratorRx:BGRx|counter[10] ; BaudGeneratorRx:BGRx|counter[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.524 ; BaudGeneratorRx:BGRx|counter[2]  ; BaudGeneratorRx:BGRx|counter[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.790      ;
; 1.530 ; BaudGeneratorRx:BGRx|counter[0]  ; BaudGeneratorRx:BGRx|counter[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.796      ;
; 1.530 ; BitCounterRx:BCRx|bit_counter[2] ; BitCounterRx:BCRx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.796      ;
; 1.561 ; ShiftRegisterRx:SRRx|data[6]     ; DataRegisterRx:DRRx|data_out[5]  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.828      ;
; 1.562 ; BaudGeneratorRx:BGRx|counter[2]  ; BaudGeneratorRx:BGRx|counter[1]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.824      ;
; 1.563 ; BaudGeneratorRx:BGRx|counter[2]  ; BaudGeneratorRx:BGRx|counter[4]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.825      ;
; 1.563 ; BaudGeneratorRx:BGRx|counter[2]  ; BaudGeneratorRx:BGRx|counter[3]  ; clk          ; clk         ; 0.000        ; -0.004     ; 1.825      ;
; 1.565 ; BaudGeneratorRx:BGRx|counter[8]  ; BaudGeneratorRx:BGRx|counter[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.831      ;
; 1.565 ; BaudGeneratorRx:BGRx|counter[2]  ; BaudGeneratorRx:BGRx|counter[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.831      ;
; 1.566 ; BaudGeneratorRx:BGRx|counter[9]  ; BaudGeneratorRx:BGRx|counter[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.832      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerRx:CRx|pstate.IDLE     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerRx:CRx|pstate.IDLE     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerRx:CRx|pstate.LOAD     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerRx:CRx|pstate.LOAD     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerRx:CRx|pstate.RCV      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerRx:CRx|pstate.RCV      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerTx:CTx|pstate.HOLD     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerTx:CTx|pstate.HOLD     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerTx:CTx|pstate.IDLE     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerTx:CTx|pstate.IDLE     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerTx:CTx|pstate.LOAD     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerTx:CTx|pstate.LOAD     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerTx:CTx|pstate.TRANS    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerTx:CTx|pstate.TRANS    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[3]  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; data_in_tx[*]  ; clk        ; 5.258 ; 5.258 ; Rise       ; clk             ;
;  data_in_tx[0] ; clk        ; 0.775 ; 0.775 ; Rise       ; clk             ;
;  data_in_tx[1] ; clk        ; 0.660 ; 0.660 ; Rise       ; clk             ;
;  data_in_tx[2] ; clk        ; 0.938 ; 0.938 ; Rise       ; clk             ;
;  data_in_tx[3] ; clk        ; 5.258 ; 5.258 ; Rise       ; clk             ;
;  data_in_tx[4] ; clk        ; 4.655 ; 4.655 ; Rise       ; clk             ;
;  data_in_tx[5] ; clk        ; 4.437 ; 4.437 ; Rise       ; clk             ;
;  data_in_tx[6] ; clk        ; 4.530 ; 4.530 ; Rise       ; clk             ;
; reset          ; clk        ; 6.979 ; 6.979 ; Rise       ; clk             ;
; rx             ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
; send_tx        ; clk        ; 6.135 ; 6.135 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; data_in_tx[*]  ; clk        ; 0.572  ; 0.572  ; Rise       ; clk             ;
;  data_in_tx[0] ; clk        ; 0.572  ; 0.572  ; Rise       ; clk             ;
;  data_in_tx[1] ; clk        ; 0.381  ; 0.381  ; Rise       ; clk             ;
;  data_in_tx[2] ; clk        ; 0.377  ; 0.377  ; Rise       ; clk             ;
;  data_in_tx[3] ; clk        ; -3.941 ; -3.941 ; Rise       ; clk             ;
;  data_in_tx[4] ; clk        ; -3.872 ; -3.872 ; Rise       ; clk             ;
;  data_in_tx[5] ; clk        ; -3.790 ; -3.790 ; Rise       ; clk             ;
;  data_in_tx[6] ; clk        ; -3.736 ; -3.736 ; Rise       ; clk             ;
; reset          ; clk        ; -4.894 ; -4.894 ; Rise       ; clk             ;
; rx             ; clk        ; -4.720 ; -4.720 ; Rise       ; clk             ;
; send_tx        ; clk        ; -5.009 ; -5.009 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_hex5[*]  ; clk        ; 7.798  ; 7.798  ; Rise       ; clk             ;
;  data_hex5[0] ; clk        ; 7.501  ; 7.501  ; Rise       ; clk             ;
;  data_hex5[1] ; clk        ; 7.482  ; 7.482  ; Rise       ; clk             ;
;  data_hex5[2] ; clk        ; 7.445  ; 7.445  ; Rise       ; clk             ;
;  data_hex5[3] ; clk        ; 7.260  ; 7.260  ; Rise       ; clk             ;
;  data_hex5[4] ; clk        ; 7.242  ; 7.242  ; Rise       ; clk             ;
;  data_hex5[5] ; clk        ; 7.271  ; 7.271  ; Rise       ; clk             ;
;  data_hex5[6] ; clk        ; 7.798  ; 7.798  ; Rise       ; clk             ;
; data_hex6[*]  ; clk        ; 8.048  ; 8.048  ; Rise       ; clk             ;
;  data_hex6[0] ; clk        ; 7.505  ; 7.505  ; Rise       ; clk             ;
;  data_hex6[1] ; clk        ; 7.516  ; 7.516  ; Rise       ; clk             ;
;  data_hex6[2] ; clk        ; 7.459  ; 7.459  ; Rise       ; clk             ;
;  data_hex6[3] ; clk        ; 8.045  ; 8.045  ; Rise       ; clk             ;
;  data_hex6[4] ; clk        ; 8.048  ; 8.048  ; Rise       ; clk             ;
;  data_hex6[5] ; clk        ; 8.000  ; 8.000  ; Rise       ; clk             ;
;  data_hex6[6] ; clk        ; 8.022  ; 8.022  ; Rise       ; clk             ;
; framing_error ; clk        ; 8.748  ; 8.748  ; Rise       ; clk             ;
; parity_error  ; clk        ; 12.411 ; 12.411 ; Rise       ; clk             ;
; tx            ; clk        ; 9.395  ; 9.395  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_hex5[*]  ; clk        ; 6.702  ; 6.702  ; Rise       ; clk             ;
;  data_hex5[0] ; clk        ; 7.209  ; 7.209  ; Rise       ; clk             ;
;  data_hex5[1] ; clk        ; 7.191  ; 7.191  ; Rise       ; clk             ;
;  data_hex5[2] ; clk        ; 7.180  ; 7.180  ; Rise       ; clk             ;
;  data_hex5[3] ; clk        ; 6.721  ; 6.721  ; Rise       ; clk             ;
;  data_hex5[4] ; clk        ; 6.702  ; 6.702  ; Rise       ; clk             ;
;  data_hex5[5] ; clk        ; 6.730  ; 6.730  ; Rise       ; clk             ;
;  data_hex5[6] ; clk        ; 7.504  ; 7.504  ; Rise       ; clk             ;
; data_hex6[*]  ; clk        ; 6.942  ; 6.942  ; Rise       ; clk             ;
;  data_hex6[0] ; clk        ; 6.946  ; 6.946  ; Rise       ; clk             ;
;  data_hex6[1] ; clk        ; 6.957  ; 6.957  ; Rise       ; clk             ;
;  data_hex6[2] ; clk        ; 6.942  ; 6.942  ; Rise       ; clk             ;
;  data_hex6[3] ; clk        ; 7.491  ; 7.491  ; Rise       ; clk             ;
;  data_hex6[4] ; clk        ; 7.495  ; 7.495  ; Rise       ; clk             ;
;  data_hex6[5] ; clk        ; 7.470  ; 7.470  ; Rise       ; clk             ;
;  data_hex6[6] ; clk        ; 7.478  ; 7.478  ; Rise       ; clk             ;
; framing_error ; clk        ; 8.748  ; 8.748  ; Rise       ; clk             ;
; parity_error  ; clk        ; 11.788 ; 11.788 ; Rise       ; clk             ;
; tx            ; clk        ; 9.395  ; 9.395  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.500 ; -19.410       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -74.380               ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                           ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.500 ; BaudGeneratorTx:BGTx|counter[4] ; BitCounterTx:BCTx|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.530      ;
; -0.500 ; BaudGeneratorTx:BGTx|counter[4] ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.530      ;
; -0.500 ; BaudGeneratorTx:BGTx|counter[4] ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.530      ;
; -0.500 ; BaudGeneratorTx:BGTx|counter[4] ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.530      ;
; -0.500 ; BaudGeneratorTx:BGTx|counter[4] ; ShiftRegisterTx:SRTx|data[8]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.530      ;
; -0.500 ; BaudGeneratorTx:BGTx|counter[4] ; ShiftRegisterTx:SRTx|data[7]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.530      ;
; -0.500 ; BaudGeneratorTx:BGTx|counter[4] ; ShiftRegisterTx:SRTx|data[6]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.530      ;
; -0.500 ; BaudGeneratorTx:BGTx|counter[4] ; ShiftRegisterTx:SRTx|data[5]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.530      ;
; -0.500 ; BaudGeneratorTx:BGTx|counter[4] ; ShiftRegisterTx:SRTx|data[4]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.530      ;
; -0.500 ; BaudGeneratorTx:BGTx|counter[4] ; ShiftRegisterTx:SRTx|data[3]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.530      ;
; -0.500 ; BaudGeneratorTx:BGTx|counter[4] ; ShiftRegisterTx:SRTx|data[2]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.530      ;
; -0.500 ; BaudGeneratorTx:BGTx|counter[4] ; ShiftRegisterTx:SRTx|data[1]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.530      ;
; -0.500 ; BaudGeneratorTx:BGTx|counter[4] ; ShiftRegisterTx:SRTx|data[0]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.530      ;
; -0.494 ; BaudGeneratorRx:BGRx|counter[3] ; ShiftRegisterRx:SRRx|data[4]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.526      ;
; -0.494 ; BaudGeneratorRx:BGRx|counter[3] ; ShiftRegisterRx:SRRx|data[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.526      ;
; -0.492 ; BaudGeneratorRx:BGRx|counter[3] ; ShiftRegisterRx:SRRx|data[9]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.527      ;
; -0.492 ; BaudGeneratorRx:BGRx|counter[3] ; ShiftRegisterRx:SRRx|data[8]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.527      ;
; -0.492 ; BaudGeneratorRx:BGRx|counter[3] ; ShiftRegisterRx:SRRx|data[7]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.527      ;
; -0.492 ; BaudGeneratorRx:BGRx|counter[3] ; ShiftRegisterRx:SRRx|data[6]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.527      ;
; -0.492 ; BaudGeneratorRx:BGRx|counter[3] ; ShiftRegisterRx:SRRx|data[5]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.527      ;
; -0.492 ; BaudGeneratorRx:BGRx|counter[3] ; ShiftRegisterRx:SRRx|data[2]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.527      ;
; -0.492 ; BaudGeneratorRx:BGRx|counter[3] ; ShiftRegisterRx:SRRx|data[1]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.527      ;
; -0.492 ; BaudGeneratorRx:BGRx|counter[8] ; ShiftRegisterRx:SRRx|data[4]     ; clk          ; clk         ; 1.000        ; -0.001     ; 1.523      ;
; -0.492 ; BaudGeneratorRx:BGRx|counter[8] ; ShiftRegisterRx:SRRx|data[3]     ; clk          ; clk         ; 1.000        ; -0.001     ; 1.523      ;
; -0.490 ; BaudGeneratorRx:BGRx|counter[8] ; ShiftRegisterRx:SRRx|data[9]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.524      ;
; -0.490 ; BaudGeneratorRx:BGRx|counter[8] ; ShiftRegisterRx:SRRx|data[8]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.524      ;
; -0.490 ; BaudGeneratorRx:BGRx|counter[8] ; ShiftRegisterRx:SRRx|data[7]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.524      ;
; -0.490 ; BaudGeneratorRx:BGRx|counter[8] ; ShiftRegisterRx:SRRx|data[6]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.524      ;
; -0.490 ; BaudGeneratorRx:BGRx|counter[8] ; ShiftRegisterRx:SRRx|data[5]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.524      ;
; -0.490 ; BaudGeneratorRx:BGRx|counter[8] ; ShiftRegisterRx:SRRx|data[2]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.524      ;
; -0.490 ; BaudGeneratorRx:BGRx|counter[8] ; ShiftRegisterRx:SRRx|data[1]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.524      ;
; -0.487 ; BaudGeneratorTx:BGTx|counter[1] ; BitCounterTx:BCTx|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; BaudGeneratorTx:BGTx|counter[1] ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; BaudGeneratorTx:BGTx|counter[1] ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; BaudGeneratorTx:BGTx|counter[1] ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; BaudGeneratorTx:BGTx|counter[1] ; ShiftRegisterTx:SRTx|data[8]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; BaudGeneratorTx:BGTx|counter[1] ; ShiftRegisterTx:SRTx|data[7]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; BaudGeneratorTx:BGTx|counter[1] ; ShiftRegisterTx:SRTx|data[6]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; BaudGeneratorTx:BGTx|counter[1] ; ShiftRegisterTx:SRTx|data[5]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; BaudGeneratorTx:BGTx|counter[1] ; ShiftRegisterTx:SRTx|data[4]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; BaudGeneratorTx:BGTx|counter[1] ; ShiftRegisterTx:SRTx|data[3]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; BaudGeneratorTx:BGTx|counter[1] ; ShiftRegisterTx:SRTx|data[2]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; BaudGeneratorTx:BGTx|counter[1] ; ShiftRegisterTx:SRTx|data[1]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; BaudGeneratorTx:BGTx|counter[1] ; ShiftRegisterTx:SRTx|data[0]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.517      ;
; -0.481 ; BaudGeneratorRx:BGRx|counter[5] ; ShiftRegisterRx:SRRx|data[4]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.513      ;
; -0.481 ; BaudGeneratorRx:BGRx|counter[5] ; ShiftRegisterRx:SRRx|data[3]     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.513      ;
; -0.479 ; BaudGeneratorRx:BGRx|counter[5] ; ShiftRegisterRx:SRRx|data[9]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.514      ;
; -0.479 ; BaudGeneratorRx:BGRx|counter[5] ; ShiftRegisterRx:SRRx|data[8]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.514      ;
; -0.479 ; BaudGeneratorRx:BGRx|counter[5] ; ShiftRegisterRx:SRRx|data[7]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.514      ;
; -0.479 ; BaudGeneratorRx:BGRx|counter[5] ; ShiftRegisterRx:SRRx|data[6]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.514      ;
; -0.479 ; BaudGeneratorRx:BGRx|counter[5] ; ShiftRegisterRx:SRRx|data[5]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.514      ;
; -0.479 ; BaudGeneratorRx:BGRx|counter[5] ; ShiftRegisterRx:SRRx|data[2]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.514      ;
; -0.479 ; BaudGeneratorRx:BGRx|counter[5] ; ShiftRegisterRx:SRRx|data[1]     ; clk          ; clk         ; 1.000        ; 0.003      ; 1.514      ;
; -0.478 ; BaudGeneratorRx:BGRx|counter[7] ; ShiftRegisterRx:SRRx|data[4]     ; clk          ; clk         ; 1.000        ; -0.001     ; 1.509      ;
; -0.478 ; BaudGeneratorRx:BGRx|counter[7] ; ShiftRegisterRx:SRRx|data[3]     ; clk          ; clk         ; 1.000        ; -0.001     ; 1.509      ;
; -0.476 ; BaudGeneratorRx:BGRx|counter[7] ; ShiftRegisterRx:SRRx|data[9]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.510      ;
; -0.476 ; BaudGeneratorRx:BGRx|counter[7] ; ShiftRegisterRx:SRRx|data[8]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.510      ;
; -0.476 ; BaudGeneratorRx:BGRx|counter[7] ; ShiftRegisterRx:SRRx|data[7]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.510      ;
; -0.476 ; BaudGeneratorRx:BGRx|counter[7] ; ShiftRegisterRx:SRRx|data[6]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.510      ;
; -0.476 ; BaudGeneratorRx:BGRx|counter[7] ; ShiftRegisterRx:SRRx|data[5]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.510      ;
; -0.476 ; BaudGeneratorRx:BGRx|counter[7] ; ShiftRegisterRx:SRRx|data[2]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.510      ;
; -0.476 ; BaudGeneratorRx:BGRx|counter[7] ; ShiftRegisterRx:SRRx|data[1]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.510      ;
; -0.440 ; BaudGeneratorRx:BGRx|counter[0] ; ShiftRegisterRx:SRRx|data[4]     ; clk          ; clk         ; 1.000        ; -0.001     ; 1.471      ;
; -0.440 ; BaudGeneratorRx:BGRx|counter[0] ; ShiftRegisterRx:SRRx|data[3]     ; clk          ; clk         ; 1.000        ; -0.001     ; 1.471      ;
; -0.438 ; BaudGeneratorRx:BGRx|counter[0] ; ShiftRegisterRx:SRRx|data[9]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.472      ;
; -0.438 ; BaudGeneratorRx:BGRx|counter[0] ; ShiftRegisterRx:SRRx|data[8]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.472      ;
; -0.438 ; BaudGeneratorRx:BGRx|counter[0] ; ShiftRegisterRx:SRRx|data[7]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.472      ;
; -0.438 ; BaudGeneratorRx:BGRx|counter[0] ; ShiftRegisterRx:SRRx|data[6]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.472      ;
; -0.438 ; BaudGeneratorRx:BGRx|counter[0] ; ShiftRegisterRx:SRRx|data[5]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.472      ;
; -0.438 ; BaudGeneratorRx:BGRx|counter[0] ; ShiftRegisterRx:SRRx|data[2]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.472      ;
; -0.438 ; BaudGeneratorRx:BGRx|counter[0] ; ShiftRegisterRx:SRRx|data[1]     ; clk          ; clk         ; 1.000        ; 0.002      ; 1.472      ;
; -0.416 ; BaudGeneratorTx:BGTx|counter[3] ; BitCounterTx:BCTx|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.416 ; BaudGeneratorTx:BGTx|counter[3] ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.416 ; BaudGeneratorTx:BGTx|counter[3] ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.416 ; BaudGeneratorTx:BGTx|counter[3] ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.416 ; BaudGeneratorTx:BGTx|counter[3] ; ShiftRegisterTx:SRTx|data[8]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.416 ; BaudGeneratorTx:BGTx|counter[3] ; ShiftRegisterTx:SRTx|data[7]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.416 ; BaudGeneratorTx:BGTx|counter[3] ; ShiftRegisterTx:SRTx|data[6]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.416 ; BaudGeneratorTx:BGTx|counter[3] ; ShiftRegisterTx:SRTx|data[5]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.416 ; BaudGeneratorTx:BGTx|counter[3] ; ShiftRegisterTx:SRTx|data[4]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.416 ; BaudGeneratorTx:BGTx|counter[3] ; ShiftRegisterTx:SRTx|data[3]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.416 ; BaudGeneratorTx:BGTx|counter[3] ; ShiftRegisterTx:SRTx|data[2]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.416 ; BaudGeneratorTx:BGTx|counter[3] ; ShiftRegisterTx:SRTx|data[1]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.416 ; BaudGeneratorTx:BGTx|counter[3] ; ShiftRegisterTx:SRTx|data[0]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.446      ;
; -0.413 ; BaudGeneratorRx:BGRx|counter[3] ; BitCounterRx:BCRx|bit_counter[0] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.446      ;
; -0.413 ; BaudGeneratorRx:BGRx|counter[3] ; BitCounterRx:BCRx|bit_counter[1] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.446      ;
; -0.413 ; BaudGeneratorRx:BGRx|counter[3] ; BitCounterRx:BCRx|bit_counter[2] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.446      ;
; -0.413 ; BaudGeneratorRx:BGRx|counter[3] ; BitCounterRx:BCRx|bit_counter[3] ; clk          ; clk         ; 1.000        ; 0.001      ; 1.446      ;
; -0.411 ; BaudGeneratorRx:BGRx|counter[8] ; BitCounterRx:BCRx|bit_counter[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; BaudGeneratorRx:BGRx|counter[8] ; BitCounterRx:BCRx|bit_counter[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; BaudGeneratorRx:BGRx|counter[8] ; BitCounterRx:BCRx|bit_counter[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.443      ;
; -0.411 ; BaudGeneratorRx:BGRx|counter[8] ; BitCounterRx:BCRx|bit_counter[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.443      ;
; -0.410 ; BaudGeneratorTx:BGTx|counter[0] ; BitCounterTx:BCTx|bit_counter[0] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.440      ;
; -0.410 ; BaudGeneratorTx:BGTx|counter[0] ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.440      ;
; -0.410 ; BaudGeneratorTx:BGTx|counter[0] ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.440      ;
; -0.410 ; BaudGeneratorTx:BGTx|counter[0] ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 1.000        ; -0.002     ; 1.440      ;
; -0.410 ; BaudGeneratorTx:BGTx|counter[0] ; ShiftRegisterTx:SRTx|data[8]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.440      ;
; -0.410 ; BaudGeneratorTx:BGTx|counter[0] ; ShiftRegisterTx:SRTx|data[7]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.440      ;
; -0.410 ; BaudGeneratorTx:BGTx|counter[0] ; ShiftRegisterTx:SRTx|data[6]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.440      ;
; -0.410 ; BaudGeneratorTx:BGTx|counter[0] ; ShiftRegisterTx:SRTx|data[5]     ; clk          ; clk         ; 1.000        ; -0.002     ; 1.440      ;
+--------+---------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                            ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; ControllerRx:CRx|pstate.IDLE     ; ControllerRx:CRx|pstate.IDLE     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BitCounterRx:BCRx|bit_counter[0] ; BitCounterRx:BCRx|bit_counter[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BitCounterRx:BCRx|bit_counter[1] ; BitCounterRx:BCRx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControllerRx:CRx|pstate.RCV      ; ControllerRx:CRx|pstate.RCV      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BitCounterTx:BCTx|bit_counter[0] ; BitCounterTx:BCTx|bit_counter[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BitCounterTx:BCTx|bit_counter[1] ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BitCounterTx:BCTx|bit_counter[2] ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; BitCounterTx:BCTx|bit_counter[3] ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControllerTx:CTx|pstate.TRANS    ; ControllerTx:CTx|pstate.TRANS    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControllerTx:CTx|pstate.IDLE     ; ControllerTx:CTx|pstate.IDLE     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ControllerTx:CTx|pstate.HOLD     ; ControllerTx:CTx|pstate.HOLD     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ShiftRegisterTx:SRTx|data[9]     ; ShiftRegisterTx:SRTx|data[9]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; ShiftRegisterTx:SRTx|data[5]     ; ShiftRegisterTx:SRTx|data[4]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; ShiftRegisterRx:SRRx|data[2]     ; ShiftRegisterRx:SRRx|data[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; ShiftRegisterRx:SRRx|data[8]     ; ShiftRegisterRx:SRRx|data[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; ShiftRegisterRx:SRRx|data[7]     ; ShiftRegisterRx:SRRx|data[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; ShiftRegisterRx:SRRx|data[9]     ; ShiftRegisterRx:SRRx|data[8]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; ShiftRegisterTx:SRTx|data[6]     ; ShiftRegisterTx:SRTx|data[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; ShiftRegisterTx:SRTx|data[2]     ; ShiftRegisterTx:SRTx|data[1]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.248 ; BitCounterRx:BCRx|bit_counter[0] ; BitCounterRx:BCRx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.287 ; ShiftRegisterRx:SRRx|data[6]     ; ShiftRegisterRx:SRRx|data[5]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.439      ;
; 0.327 ; ControllerRx:CRx|pstate.RCV      ; ControllerRx:CRx|pstate.LOAD     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; DataRegisterTx:DRTx|data_out[6]  ; ShiftRegisterTx:SRTx|data[8]     ; clk          ; clk         ; 0.000        ; -0.010     ; 0.469      ;
; 0.339 ; DataRegisterTx:DRTx|data_out[0]  ; ShiftRegisterTx:SRTx|data[2]     ; clk          ; clk         ; 0.000        ; -0.010     ; 0.481      ;
; 0.339 ; ShiftRegisterRx:SRRx|data[1]     ; DataRegisterRx:DRRx|data_out[0]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.493      ;
; 0.343 ; DataRegisterTx:DRTx|data_out[4]  ; ShiftRegisterTx:SRTx|data[6]     ; clk          ; clk         ; 0.000        ; -0.010     ; 0.485      ;
; 0.348 ; ControllerRx:CRx|pstate.IDLE     ; BitCounterRx:BCRx|bit_counter[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.498      ;
; 0.360 ; ControllerRx:CRx|pstate.IDLE     ; ControllerRx:CRx|pstate.RCV      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; ShiftRegisterTx:SRTx|data[4]     ; ShiftRegisterTx:SRTx|data[3]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; ShiftRegisterTx:SRTx|data[7]     ; ShiftRegisterTx:SRTx|data[6]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; BitCounterTx:BCTx|bit_counter[0] ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; BitCounterTx:BCTx|bit_counter[2] ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; ShiftRegisterTx:SRTx|data[3]     ; ShiftRegisterTx:SRTx|data[2]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; ShiftRegisterTx:SRTx|data[8]     ; ShiftRegisterTx:SRTx|data[7]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; ShiftRegisterTx:SRTx|data[1]     ; ShiftRegisterTx:SRTx|data[0]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; DataRegisterTx:DRTx|data_out[7]  ; ShiftRegisterTx:SRTx|data[9]     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.375 ; ControllerRx:CRx|pstate.LOAD     ; ControllerRx:CRx|pstate.IDLE     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.410 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[1]     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.560      ;
; 0.441 ; DataRegisterTx:DRTx|data_out[1]  ; ShiftRegisterTx:SRTx|data[3]     ; clk          ; clk         ; 0.000        ; -0.010     ; 0.583      ;
; 0.455 ; DataRegisterTx:DRTx|data_out[2]  ; ShiftRegisterTx:SRTx|data[4]     ; clk          ; clk         ; 0.000        ; -0.010     ; 0.597      ;
; 0.457 ; DataRegisterTx:DRTx|data_out[5]  ; ShiftRegisterTx:SRTx|data[7]     ; clk          ; clk         ; 0.000        ; -0.010     ; 0.599      ;
; 0.458 ; DataRegisterTx:DRTx|data_out[3]  ; ShiftRegisterTx:SRTx|data[5]     ; clk          ; clk         ; 0.000        ; -0.010     ; 0.600      ;
; 0.466 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[7]     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.616      ;
; 0.467 ; ControllerRx:CRx|pstate.IDLE     ; BitCounterRx:BCRx|bit_counter[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.617      ;
; 0.472 ; ControllerRx:CRx|pstate.RCV      ; BaudGeneratorRx:BGRx|counter[1]  ; clk          ; clk         ; 0.000        ; -0.003     ; 0.621      ;
; 0.472 ; ControllerTx:CTx|pstate.LOAD     ; BitCounterTx:BCTx|bit_counter[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.622      ;
; 0.474 ; ControllerTx:CTx|pstate.LOAD     ; BitCounterTx:BCTx|bit_counter[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.624      ;
; 0.474 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[0]     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.624      ;
; 0.482 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[3]     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.632      ;
; 0.484 ; ShiftRegisterTx:SRTx|data[9]     ; ShiftRegisterTx:SRTx|data[8]     ; clk          ; clk         ; 0.000        ; -0.010     ; 0.626      ;
; 0.487 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[6]     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.637      ;
; 0.490 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[5]     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.640      ;
; 0.491 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[2]     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.641      ;
; 0.535 ; BaudGeneratorRx:BGRx|counter[5]  ; BaudGeneratorRx:BGRx|counter[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.687      ;
; 0.542 ; BitCounterRx:BCRx|bit_counter[1] ; ControllerRx:CRx|pstate.RCV      ; clk          ; clk         ; 0.000        ; 0.002      ; 0.696      ;
; 0.546 ; BitCounterRx:BCRx|bit_counter[0] ; ControllerRx:CRx|pstate.RCV      ; clk          ; clk         ; 0.000        ; 0.002      ; 0.700      ;
; 0.557 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[9]     ; clk          ; clk         ; 0.000        ; 0.008      ; 0.717      ;
; 0.562 ; ControllerTx:CTx|pstate.LOAD     ; ControllerTx:CTx|pstate.TRANS    ; clk          ; clk         ; 0.000        ; 0.008      ; 0.722      ;
; 0.569 ; ShiftRegisterRx:SRRx|data[7]     ; DataRegisterRx:DRRx|data_out[6]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.723      ;
; 0.582 ; ShiftRegisterRx:SRRx|data[9]     ; DataRegisterRx:DRRx|data_out[8]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.736      ;
; 0.585 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[8]     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.735      ;
; 0.591 ; ControllerTx:CTx|pstate.LOAD     ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.741      ;
; 0.591 ; ControllerTx:CTx|pstate.LOAD     ; ShiftRegisterTx:SRTx|data[4]     ; clk          ; clk         ; 0.000        ; -0.002     ; 0.741      ;
; 0.593 ; BitCounterTx:BCTx|bit_counter[0] ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.745      ;
; 0.594 ; BitCounterTx:BCTx|bit_counter[0] ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.596 ; BaudGeneratorTx:BGTx|counter[7]  ; BaudGeneratorTx:BGTx|counter[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.748      ;
; 0.601 ; ShiftRegisterRx:SRRx|data[4]     ; DataRegisterRx:DRRx|data_out[3]  ; clk          ; clk         ; 0.000        ; 0.005      ; 0.758      ;
; 0.604 ; BaudGeneratorRx:BGRx|counter[4]  ; BaudGeneratorRx:BGRx|counter[4]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.615 ; BaudGeneratorRx:BGRx|counter[3]  ; BaudGeneratorRx:BGRx|counter[3]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.767      ;
; 0.626 ; BitCounterRx:BCRx|bit_counter[2] ; ControllerRx:CRx|pstate.RCV      ; clk          ; clk         ; 0.000        ; 0.002      ; 0.780      ;
; 0.628 ; BitCounterRx:BCRx|bit_counter[3] ; ControllerRx:CRx|pstate.RCV      ; clk          ; clk         ; 0.000        ; 0.002      ; 0.782      ;
; 0.637 ; ShiftRegisterRx:SRRx|data[3]     ; DataRegisterRx:DRRx|data_out[2]  ; clk          ; clk         ; 0.000        ; 0.005      ; 0.794      ;
; 0.656 ; BaudGeneratorRx:BGRx|counter[1]  ; BaudGeneratorRx:BGRx|counter[1]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.808      ;
; 0.658 ; ShiftRegisterRx:SRRx|data[5]     ; DataRegisterRx:DRRx|data_out[4]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.812      ;
; 0.663 ; BaudGeneratorRx:BGRx|counter[10] ; BaudGeneratorRx:BGRx|counter[10] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.665 ; BitCounterRx:BCRx|bit_counter[1] ; ControllerRx:CRx|pstate.LOAD     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.819      ;
; 0.667 ; BitCounterTx:BCTx|bit_counter[1] ; BitCounterTx:BCTx|bit_counter[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.668 ; BitCounterTx:BCTx|bit_counter[1] ; BitCounterTx:BCTx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; BitCounterRx:BCRx|bit_counter[0] ; ControllerRx:CRx|pstate.LOAD     ; clk          ; clk         ; 0.000        ; 0.002      ; 0.823      ;
; 0.670 ; BaudGeneratorRx:BGRx|counter[4]  ; BaudGeneratorRx:BGRx|counter[5]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.675 ; ShiftRegisterRx:SRRx|data[8]     ; DataRegisterRx:DRRx|data_out[7]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.829      ;
; 0.678 ; BaudGeneratorRx:BGRx|counter[0]  ; BaudGeneratorRx:BGRx|counter[0]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.830      ;
; 0.679 ; ShiftRegisterRx:SRRx|data[2]     ; DataRegisterRx:DRRx|data_out[1]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.833      ;
; 0.684 ; BaudGeneratorRx:BGRx|counter[2]  ; BaudGeneratorRx:BGRx|counter[6]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.836      ;
; 0.685 ; BaudGeneratorRx:BGRx|counter[2]  ; BaudGeneratorRx:BGRx|counter[2]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.837      ;
; 0.686 ; BaudGeneratorRx:BGRx|counter[8]  ; BaudGeneratorRx:BGRx|counter[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.838      ;
; 0.687 ; BaudGeneratorRx:BGRx|counter[9]  ; BaudGeneratorRx:BGRx|counter[9]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.839      ;
; 0.692 ; BaudGeneratorTx:BGTx|counter[8]  ; BaudGeneratorTx:BGTx|counter[8]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.844      ;
; 0.697 ; ControllerTx:CTx|pstate.LOAD     ; ControllerTx:CTx|pstate.LOAD     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.849      ;
; 0.704 ; BaudGeneratorRx:BGRx|counter[2]  ; BaudGeneratorRx:BGRx|counter[1]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.855      ;
; 0.705 ; BaudGeneratorRx:BGRx|counter[2]  ; BaudGeneratorRx:BGRx|counter[4]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.856      ;
; 0.705 ; BaudGeneratorRx:BGRx|counter[2]  ; BaudGeneratorRx:BGRx|counter[3]  ; clk          ; clk         ; 0.000        ; -0.001     ; 0.856      ;
; 0.706 ; ShiftRegisterRx:SRRx|data[3]     ; ShiftRegisterRx:SRRx|data[2]     ; clk          ; clk         ; 0.000        ; 0.003      ; 0.861      ;
; 0.713 ; BaudGeneratorTx:BGTx|counter[10] ; BaudGeneratorTx:BGTx|counter[7]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.867      ;
; 0.715 ; BitCounterRx:BCRx|bit_counter[2] ; BitCounterRx:BCRx|bit_counter[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.867      ;
; 0.715 ; ShiftRegisterRx:SRRx|data[6]     ; DataRegisterRx:DRRx|data_out[5]  ; clk          ; clk         ; 0.000        ; 0.002      ; 0.869      ;
; 0.718 ; BaudGeneratorTx:BGTx|counter[10] ; ShiftRegisterTx:SRTx|data[9]     ; clk          ; clk         ; 0.000        ; 0.008      ; 0.878      ;
; 0.719 ; BaudGeneratorRx:BGRx|counter[7]  ; BaudGeneratorRx:BGRx|counter[7]  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.871      ;
; 0.728 ; ControllerTx:CTx|pstate.TRANS    ; ControllerTx:CTx|pstate.LOAD     ; clk          ; clk         ; 0.000        ; -0.008     ; 0.872      ;
; 0.746 ; BaudGeneratorRx:BGRx|counter[1]  ; BaudGeneratorRx:BGRx|counter[2]  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.899      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorRx:BGRx|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BaudGeneratorTx:BGTx|counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterRx:BCRx|bit_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; BitCounterTx:BCTx|bit_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerRx:CRx|pstate.IDLE     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerRx:CRx|pstate.IDLE     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerRx:CRx|pstate.LOAD     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerRx:CRx|pstate.LOAD     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerRx:CRx|pstate.RCV      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerRx:CRx|pstate.RCV      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerTx:CTx|pstate.HOLD     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerTx:CTx|pstate.HOLD     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerTx:CTx|pstate.IDLE     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerTx:CTx|pstate.IDLE     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerTx:CTx|pstate.LOAD     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerTx:CTx|pstate.LOAD     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ControllerTx:CTx|pstate.TRANS    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ControllerTx:CTx|pstate.TRANS    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterRx:DRRx|data_out[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DataRegisterTx:DRTx|data_out[3]  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; data_in_tx[*]  ; clk        ; 2.675  ; 2.675  ; Rise       ; clk             ;
;  data_in_tx[0] ; clk        ; -0.017 ; -0.017 ; Rise       ; clk             ;
;  data_in_tx[1] ; clk        ; -0.063 ; -0.063 ; Rise       ; clk             ;
;  data_in_tx[2] ; clk        ; 0.060  ; 0.060  ; Rise       ; clk             ;
;  data_in_tx[3] ; clk        ; 2.675  ; 2.675  ; Rise       ; clk             ;
;  data_in_tx[4] ; clk        ; 2.480  ; 2.480  ; Rise       ; clk             ;
;  data_in_tx[5] ; clk        ; 2.360  ; 2.360  ; Rise       ; clk             ;
;  data_in_tx[6] ; clk        ; 2.379  ; 2.379  ; Rise       ; clk             ;
; reset          ; clk        ; 3.597  ; 3.597  ; Rise       ; clk             ;
; rx             ; clk        ; 2.858  ; 2.858  ; Rise       ; clk             ;
; send_tx        ; clk        ; 3.156  ; 3.156  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; data_in_tx[*]  ; clk        ; 0.590  ; 0.590  ; Rise       ; clk             ;
;  data_in_tx[0] ; clk        ; 0.590  ; 0.590  ; Rise       ; clk             ;
;  data_in_tx[1] ; clk        ; 0.515  ; 0.515  ; Rise       ; clk             ;
;  data_in_tx[2] ; clk        ; 0.510  ; 0.510  ; Rise       ; clk             ;
;  data_in_tx[3] ; clk        ; -2.103 ; -2.103 ; Rise       ; clk             ;
;  data_in_tx[4] ; clk        ; -2.122 ; -2.122 ; Rise       ; clk             ;
;  data_in_tx[5] ; clk        ; -2.080 ; -2.080 ; Rise       ; clk             ;
;  data_in_tx[6] ; clk        ; -2.026 ; -2.026 ; Rise       ; clk             ;
; reset          ; clk        ; -2.641 ; -2.641 ; Rise       ; clk             ;
; rx             ; clk        ; -2.608 ; -2.608 ; Rise       ; clk             ;
; send_tx        ; clk        ; -2.621 ; -2.621 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_hex5[*]  ; clk        ; 4.217 ; 4.217 ; Rise       ; clk             ;
;  data_hex5[0] ; clk        ; 4.087 ; 4.087 ; Rise       ; clk             ;
;  data_hex5[1] ; clk        ; 4.061 ; 4.061 ; Rise       ; clk             ;
;  data_hex5[2] ; clk        ; 4.062 ; 4.062 ; Rise       ; clk             ;
;  data_hex5[3] ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
;  data_hex5[4] ; clk        ; 3.962 ; 3.962 ; Rise       ; clk             ;
;  data_hex5[5] ; clk        ; 3.982 ; 3.982 ; Rise       ; clk             ;
;  data_hex5[6] ; clk        ; 4.217 ; 4.217 ; Rise       ; clk             ;
; data_hex6[*]  ; clk        ; 4.376 ; 4.376 ; Rise       ; clk             ;
;  data_hex6[0] ; clk        ; 4.100 ; 4.100 ; Rise       ; clk             ;
;  data_hex6[1] ; clk        ; 4.104 ; 4.104 ; Rise       ; clk             ;
;  data_hex6[2] ; clk        ; 4.098 ; 4.098 ; Rise       ; clk             ;
;  data_hex6[3] ; clk        ; 4.376 ; 4.376 ; Rise       ; clk             ;
;  data_hex6[4] ; clk        ; 4.372 ; 4.372 ; Rise       ; clk             ;
;  data_hex6[5] ; clk        ; 4.353 ; 4.353 ; Rise       ; clk             ;
;  data_hex6[6] ; clk        ; 4.375 ; 4.375 ; Rise       ; clk             ;
; framing_error ; clk        ; 4.858 ; 4.858 ; Rise       ; clk             ;
; parity_error  ; clk        ; 6.372 ; 6.372 ; Rise       ; clk             ;
; tx            ; clk        ; 5.062 ; 5.062 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_hex5[*]  ; clk        ; 3.733 ; 3.733 ; Rise       ; clk             ;
;  data_hex5[0] ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  data_hex5[1] ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  data_hex5[2] ; clk        ; 3.934 ; 3.934 ; Rise       ; clk             ;
;  data_hex5[3] ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  data_hex5[4] ; clk        ; 3.733 ; 3.733 ; Rise       ; clk             ;
;  data_hex5[5] ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  data_hex5[6] ; clk        ; 4.092 ; 4.092 ; Rise       ; clk             ;
; data_hex6[*]  ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  data_hex6[0] ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  data_hex6[1] ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
;  data_hex6[2] ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  data_hex6[3] ; clk        ; 4.127 ; 4.127 ; Rise       ; clk             ;
;  data_hex6[4] ; clk        ; 4.129 ; 4.129 ; Rise       ; clk             ;
;  data_hex6[5] ; clk        ; 4.108 ; 4.108 ; Rise       ; clk             ;
;  data_hex6[6] ; clk        ; 4.109 ; 4.109 ; Rise       ; clk             ;
; framing_error ; clk        ; 4.858 ; 4.858 ; Rise       ; clk             ;
; parity_error  ; clk        ; 6.135 ; 6.135 ; Rise       ; clk             ;
; tx            ; clk        ; 5.062 ; 5.062 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.133   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -2.133   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -109.861 ; 0.0   ; 0.0      ; 0.0     ; -74.38              ;
;  clk             ; -109.861 ; 0.000 ; N/A      ; N/A     ; -74.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; data_in_tx[*]  ; clk        ; 5.258 ; 5.258 ; Rise       ; clk             ;
;  data_in_tx[0] ; clk        ; 0.775 ; 0.775 ; Rise       ; clk             ;
;  data_in_tx[1] ; clk        ; 0.660 ; 0.660 ; Rise       ; clk             ;
;  data_in_tx[2] ; clk        ; 0.938 ; 0.938 ; Rise       ; clk             ;
;  data_in_tx[3] ; clk        ; 5.258 ; 5.258 ; Rise       ; clk             ;
;  data_in_tx[4] ; clk        ; 4.655 ; 4.655 ; Rise       ; clk             ;
;  data_in_tx[5] ; clk        ; 4.437 ; 4.437 ; Rise       ; clk             ;
;  data_in_tx[6] ; clk        ; 4.530 ; 4.530 ; Rise       ; clk             ;
; reset          ; clk        ; 6.979 ; 6.979 ; Rise       ; clk             ;
; rx             ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
; send_tx        ; clk        ; 6.135 ; 6.135 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; data_in_tx[*]  ; clk        ; 0.590  ; 0.590  ; Rise       ; clk             ;
;  data_in_tx[0] ; clk        ; 0.590  ; 0.590  ; Rise       ; clk             ;
;  data_in_tx[1] ; clk        ; 0.515  ; 0.515  ; Rise       ; clk             ;
;  data_in_tx[2] ; clk        ; 0.510  ; 0.510  ; Rise       ; clk             ;
;  data_in_tx[3] ; clk        ; -2.103 ; -2.103 ; Rise       ; clk             ;
;  data_in_tx[4] ; clk        ; -2.122 ; -2.122 ; Rise       ; clk             ;
;  data_in_tx[5] ; clk        ; -2.080 ; -2.080 ; Rise       ; clk             ;
;  data_in_tx[6] ; clk        ; -2.026 ; -2.026 ; Rise       ; clk             ;
; reset          ; clk        ; -2.641 ; -2.641 ; Rise       ; clk             ;
; rx             ; clk        ; -2.608 ; -2.608 ; Rise       ; clk             ;
; send_tx        ; clk        ; -2.621 ; -2.621 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; data_hex5[*]  ; clk        ; 7.798  ; 7.798  ; Rise       ; clk             ;
;  data_hex5[0] ; clk        ; 7.501  ; 7.501  ; Rise       ; clk             ;
;  data_hex5[1] ; clk        ; 7.482  ; 7.482  ; Rise       ; clk             ;
;  data_hex5[2] ; clk        ; 7.445  ; 7.445  ; Rise       ; clk             ;
;  data_hex5[3] ; clk        ; 7.260  ; 7.260  ; Rise       ; clk             ;
;  data_hex5[4] ; clk        ; 7.242  ; 7.242  ; Rise       ; clk             ;
;  data_hex5[5] ; clk        ; 7.271  ; 7.271  ; Rise       ; clk             ;
;  data_hex5[6] ; clk        ; 7.798  ; 7.798  ; Rise       ; clk             ;
; data_hex6[*]  ; clk        ; 8.048  ; 8.048  ; Rise       ; clk             ;
;  data_hex6[0] ; clk        ; 7.505  ; 7.505  ; Rise       ; clk             ;
;  data_hex6[1] ; clk        ; 7.516  ; 7.516  ; Rise       ; clk             ;
;  data_hex6[2] ; clk        ; 7.459  ; 7.459  ; Rise       ; clk             ;
;  data_hex6[3] ; clk        ; 8.045  ; 8.045  ; Rise       ; clk             ;
;  data_hex6[4] ; clk        ; 8.048  ; 8.048  ; Rise       ; clk             ;
;  data_hex6[5] ; clk        ; 8.000  ; 8.000  ; Rise       ; clk             ;
;  data_hex6[6] ; clk        ; 8.022  ; 8.022  ; Rise       ; clk             ;
; framing_error ; clk        ; 8.748  ; 8.748  ; Rise       ; clk             ;
; parity_error  ; clk        ; 12.411 ; 12.411 ; Rise       ; clk             ;
; tx            ; clk        ; 9.395  ; 9.395  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; data_hex5[*]  ; clk        ; 3.733 ; 3.733 ; Rise       ; clk             ;
;  data_hex5[0] ; clk        ; 3.964 ; 3.964 ; Rise       ; clk             ;
;  data_hex5[1] ; clk        ; 3.938 ; 3.938 ; Rise       ; clk             ;
;  data_hex5[2] ; clk        ; 3.934 ; 3.934 ; Rise       ; clk             ;
;  data_hex5[3] ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  data_hex5[4] ; clk        ; 3.733 ; 3.733 ; Rise       ; clk             ;
;  data_hex5[5] ; clk        ; 3.748 ; 3.748 ; Rise       ; clk             ;
;  data_hex5[6] ; clk        ; 4.092 ; 4.092 ; Rise       ; clk             ;
; data_hex6[*]  ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  data_hex6[0] ; clk        ; 3.847 ; 3.847 ; Rise       ; clk             ;
;  data_hex6[1] ; clk        ; 3.850 ; 3.850 ; Rise       ; clk             ;
;  data_hex6[2] ; clk        ; 3.843 ; 3.843 ; Rise       ; clk             ;
;  data_hex6[3] ; clk        ; 4.127 ; 4.127 ; Rise       ; clk             ;
;  data_hex6[4] ; clk        ; 4.129 ; 4.129 ; Rise       ; clk             ;
;  data_hex6[5] ; clk        ; 4.108 ; 4.108 ; Rise       ; clk             ;
;  data_hex6[6] ; clk        ; 4.109 ; 4.109 ; Rise       ; clk             ;
; framing_error ; clk        ; 4.858 ; 4.858 ; Rise       ; clk             ;
; parity_error  ; clk        ; 6.135 ; 6.135 ; Rise       ; clk             ;
; tx            ; clk        ; 5.062 ; 5.062 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 907      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 907      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 94    ; 94   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 59    ; 59   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Wed Nov 27 16:45:51 2019
Info: Command: quartus_sta Top -c Top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.133
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.133      -109.861 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -74.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.500       -19.410 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -74.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 4613 megabytes
    Info: Processing ended: Wed Nov 27 16:45:53 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


