TimeQuest Timing Analyzer report for wrapper
Mon Nov 11 12:05:40 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_27'
 12. Slow Model Hold: 'CLOCK_27'
 13. Slow Model Minimum Pulse Width: 'CLOCK_27'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_27'
 26. Fast Model Hold: 'CLOCK_27'
 27. Fast Model Minimum Pulse Width: 'CLOCK_27'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; wrapper                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_27   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_27 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 34.26 MHz ; 34.26 MHz       ; CLOCK_27   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_27 ; -28.192 ; -379706.879   ;
+----------+---------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_27 ; 1.632 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_27 ; -1.380 ; -17561.380         ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27'                                                                                                                                                                     ;
+---------+----------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                    ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -28.192 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 29.221     ;
; -28.191 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 29.220     ;
; -28.071 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 29.102     ;
; -28.070 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 29.101     ;
; -28.048 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 29.076     ;
; -28.048 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 29.076     ;
; -27.952 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 28.986     ;
; -27.951 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 28.985     ;
; -27.927 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.957     ;
; -27.927 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.957     ;
; -27.893 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 28.924     ;
; -27.892 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 28.923     ;
; -27.875 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.908     ;
; -27.874 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.907     ;
; -27.864 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 28.895     ;
; -27.843 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.013     ; 28.866     ;
; -27.839 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.013     ; 28.862     ;
; -27.812 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 28.843     ;
; -27.811 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 28.842     ;
; -27.808 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.841     ;
; -27.808 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.841     ;
; -27.778 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[15][24] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.810     ;
; -27.761 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[2] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.794     ;
; -27.760 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[2] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.793     ;
; -27.755 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[7][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 28.783     ;
; -27.755 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[1][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 28.783     ;
; -27.749 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.779     ;
; -27.749 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.779     ;
; -27.743 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.776     ;
; -27.731 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.763     ;
; -27.731 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.763     ;
; -27.722 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.011     ; 28.747     ;
; -27.721 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[29][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.753     ;
; -27.721 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[3][30]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.751     ;
; -27.721 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[20][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.753     ;
; -27.720 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[19][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.752     ;
; -27.718 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.011     ; 28.743     ;
; -27.717 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.749     ;
; -27.715 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[9][14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 28.744     ;
; -27.715 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[10][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 28.744     ;
; -27.710 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 28.745     ;
; -27.708 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[14][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 28.743     ;
; -27.705 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[25][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 28.733     ;
; -27.702 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[17][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 28.730     ;
; -27.668 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.698     ;
; -27.668 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.698     ;
; -27.657 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[15][24] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 28.691     ;
; -27.656 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][28] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.013     ; 28.679     ;
; -27.647 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.679     ;
; -27.642 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.675     ;
; -27.640 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.673     ;
; -27.634 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[7][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.664     ;
; -27.634 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[1][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.664     ;
; -27.624 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 28.660     ;
; -27.617 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[2] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.649     ;
; -27.617 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[2] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.649     ;
; -27.603 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 28.631     ;
; -27.601 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[25][24] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.026     ; 28.611     ;
; -27.600 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[10][13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 28.635     ;
; -27.600 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[9][13]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 28.635     ;
; -27.600 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[29][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 28.634     ;
; -27.600 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[20][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 28.634     ;
; -27.599 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[19][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 28.633     ;
; -27.599 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 28.627     ;
; -27.598 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[21][24] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.026     ; 28.608     ;
; -27.596 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 28.630     ;
; -27.595 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.628     ;
; -27.594 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[9][14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 28.625     ;
; -27.594 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[10][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 28.625     ;
; -27.589 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 28.626     ;
; -27.587 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[14][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 28.624     ;
; -27.584 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[25][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.614     ;
; -27.581 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[17][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.611     ;
; -27.578 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[11][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.611     ;
; -27.570 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.603     ;
; -27.570 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.603     ;
; -27.570 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][24] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.013     ; 28.593     ;
; -27.569 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][24] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.013     ; 28.592     ;
; -27.567 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[31][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.597     ;
; -27.565 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[19][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 28.600     ;
; -27.565 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.598     ;
; -27.564 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[15][13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.596     ;
; -27.563 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[27][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 28.598     ;
; -27.552 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.584     ;
; -27.551 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.581     ;
; -27.548 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][28] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 28.581     ;
; -27.547 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 28.582     ;
; -27.546 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[24][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 28.576     ;
; -27.544 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[15][30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.576     ;
; -27.544 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[25][18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 28.579     ;
; -27.544 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.011     ; 28.569     ;
; -27.540 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[21][18] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 28.575     ;
; -27.540 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.011     ; 28.565     ;
; -27.539 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[14][30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 28.571     ;
; -27.538 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4] ; singlecycle:single_cycle|regfile:reg_files|register_array[15][24] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 28.575     ;
; -27.537 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[21][20] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 28.572     ;
; -27.535 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][28] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.011     ; 28.560     ;
; -27.527 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[3][26]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 28.562     ;
; -27.526 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 28.560     ;
; -27.526 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 28.553     ;
+---------+----------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27'                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.632 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][26]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.898      ;
; 1.791 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][27]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 2.056      ;
; 1.801 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[7][29]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 2.066      ;
; 1.804 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][24]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.029      ; 2.099      ;
; 1.805 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][24]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.029      ; 2.100      ;
; 1.835 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][18]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.101      ;
; 1.835 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][18]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.101      ;
; 1.848 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][20]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.112      ;
; 1.881 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][23]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.147      ;
; 1.883 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[28][23]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.149      ;
; 1.920 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][31]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.187      ;
; 1.922 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[18][31]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.189      ;
; 1.926 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[20]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][20]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.190      ;
; 1.973 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][21]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.239      ;
; 1.989 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[7][23]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.029     ; 2.226      ;
; 1.992 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[4][23]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.029     ; 2.229      ;
; 1.993 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][2]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.259      ;
; 1.997 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][2]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.263      ;
; 2.015 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][3]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.005      ; 2.286      ;
; 2.048 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[18][27]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 2.311      ;
; 2.052 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][27]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 2.315      ;
; 2.059 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][28]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.326      ;
; 2.077 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[21]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[21]                           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.343      ;
; 2.087 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][8]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.353      ;
; 2.107 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[23]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[23]                           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.373      ;
; 2.136 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[25][5]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.011      ; 2.413      ;
; 2.142 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[14][31]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 2.407      ;
; 2.143 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[29][31]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 2.408      ;
; 2.177 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][21]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.443      ;
; 2.190 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[11][26]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.016     ; 2.440      ;
; 2.211 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[7][26]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.024     ; 2.453      ;
; 2.215 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][26]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.024     ; 2.457      ;
; 2.235 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][3]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.007      ; 2.508      ;
; 2.235 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][3]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.007      ; 2.508      ;
; 2.249 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[19]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[21]                           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.517      ;
; 2.253 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[20]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[20]                           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.519      ;
; 2.255 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[11][27]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.026      ; 2.547      ;
; 2.255 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][27]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.026      ; 2.547      ;
; 2.279 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[23]  ; singlecycle:single_cycle|regfile:reg_files|register_array[5][23]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.545      ;
; 2.281 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[23]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][23]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.547      ;
; 2.284 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][21]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.033      ; 2.583      ;
; 2.290 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][21]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.557      ;
; 2.317 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[20][26]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.010     ; 2.573      ;
; 2.317 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[18][26]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.010     ; 2.573      ;
; 2.321 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[19]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[20]                           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.589      ;
; 2.322 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[8][26]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.016     ; 2.572      ;
; 2.323 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][24]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.591      ;
; 2.324 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][24]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 2.592      ;
; 2.327 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[12][29]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.009     ; 2.584      ;
; 2.328 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][29]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.009     ; 2.585      ;
; 2.336 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][21]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.010      ; 2.612      ;
; 2.337 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][21]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.010      ; 2.613      ;
; 2.341 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][14]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.608      ;
; 2.342 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[26]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[26]                           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.608      ;
; 2.342 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[29][14]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 2.609      ;
; 2.344 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[9][5]         ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.010      ; 2.620      ;
; 2.346 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][24]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.036      ; 2.648      ;
; 2.347 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][29]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.021     ; 2.592      ;
; 2.348 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[10][5]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.010      ; 2.624      ;
; 2.349 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][29]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.017     ; 2.598      ;
; 2.349 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[5][29]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.017     ; 2.598      ;
; 2.359 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[1]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][9]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.625      ;
; 2.360 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[1]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][9]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.626      ;
; 2.373 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][21]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.009      ; 2.648      ;
; 2.379 ; singlecycle:single_cycle|regfile:reg_files|register_array[2][14]              ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~8814 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.009     ; 2.636      ;
; 2.384 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][18]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.004     ; 2.646      ;
; 2.387 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][18]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.007     ; 2.646      ;
; 2.387 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[23]  ; singlecycle:single_cycle|regfile:reg_files|register_array[7][23]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.029     ; 2.624      ;
; 2.390 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[23]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][23]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.029     ; 2.627      ;
; 2.393 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[20][23]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.009      ; 2.668      ;
; 2.396 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][29]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.008     ; 2.654      ;
; 2.397 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[25][29]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.008     ; 2.655      ;
; 2.398 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[12][21]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.029      ; 2.693      ;
; 2.405 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[20][20]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.008     ; 2.663      ;
; 2.406 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[11][18]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.007     ; 2.665      ;
; 2.406 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][18]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.007     ; 2.665      ;
; 2.406 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][20]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.013     ; 2.659      ;
; 2.406 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[28]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][28]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 2.670      ;
; 2.407 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][20]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.008     ; 2.665      ;
; 2.409 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][26]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.033     ; 2.642      ;
; 2.415 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[12][18]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.011     ; 2.670      ;
; 2.416 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][18]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.011     ; 2.671      ;
; 2.422 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.016     ; 2.672      ;
; 2.424 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][26]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 2.693      ;
; 2.426 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[16][26]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 2.695      ;
; 2.431 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][18]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.011     ; 2.686      ;
; 2.432 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[29][18]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.011     ; 2.687      ;
; 2.435 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][26]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.024     ; 2.677      ;
; 2.435 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][26]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.024     ; 2.677      ;
; 2.440 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][23]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.012      ; 2.718      ;
; 2.441 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[24][23]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.012      ; 2.719      ;
; 2.450 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[29][21]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.033      ; 2.749      ;
; 2.456 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[17][23]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.014      ; 2.736      ;
; 2.456 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[29][23]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.014      ; 2.736      ;
; 2.457 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[20][27]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 2.726      ;
; 2.457 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][27]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 2.726      ;
; 2.457 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[22][31]       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.723      ;
; 2.465 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[14]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[14]                           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.731      ;
; 2.468 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[19]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[23]                           ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 2.734      ;
; 2.471 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[7][24]        ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.033      ; 2.770      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~100   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~100   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1000  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1000  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10002 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10002 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10003 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10003 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10004 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10004 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10005 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10005 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10006 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10006 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10007 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10007 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10008 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10008 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10009 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10009 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1001  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1001  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10012 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10012 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10013 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10013 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10014 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10014 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10015 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10015 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10016 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10016 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10017 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10017 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10018 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10018 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10019 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10019 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1002  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1002  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10020 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10020 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10021 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10021 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10022 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10022 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10023 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10023 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10024 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10024 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10025 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10025 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10026 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10026 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10027 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10027 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10028 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10028 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10029 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10029 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1003  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1003  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10030 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10030 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10031 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10031 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10032 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10032 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10033 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10033 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10034 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10034 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10035 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10035 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10036 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10036 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10037 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10037 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10038 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10038 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10039 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10039 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1004  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1004  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10040 ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_27   ; 11.994 ; 11.994 ; Rise       ; CLOCK_27        ;
;  KEY[0]   ; CLOCK_27   ; 11.994 ; 11.994 ; Rise       ; CLOCK_27        ;
;  KEY[1]   ; CLOCK_27   ; 9.822  ; 9.822  ; Rise       ; CLOCK_27        ;
;  KEY[2]   ; CLOCK_27   ; 10.021 ; 10.021 ; Rise       ; CLOCK_27        ;
;  KEY[3]   ; CLOCK_27   ; 9.234  ; 9.234  ; Rise       ; CLOCK_27        ;
; SW[*]     ; CLOCK_27   ; 17.516 ; 17.516 ; Rise       ; CLOCK_27        ;
;  SW[0]    ; CLOCK_27   ; 4.808  ; 4.808  ; Rise       ; CLOCK_27        ;
;  SW[1]    ; CLOCK_27   ; 5.438  ; 5.438  ; Rise       ; CLOCK_27        ;
;  SW[2]    ; CLOCK_27   ; 6.825  ; 6.825  ; Rise       ; CLOCK_27        ;
;  SW[3]    ; CLOCK_27   ; 5.875  ; 5.875  ; Rise       ; CLOCK_27        ;
;  SW[4]    ; CLOCK_27   ; 4.387  ; 4.387  ; Rise       ; CLOCK_27        ;
;  SW[5]    ; CLOCK_27   ; 6.255  ; 6.255  ; Rise       ; CLOCK_27        ;
;  SW[6]    ; CLOCK_27   ; 3.681  ; 3.681  ; Rise       ; CLOCK_27        ;
;  SW[7]    ; CLOCK_27   ; 9.144  ; 9.144  ; Rise       ; CLOCK_27        ;
;  SW[8]    ; CLOCK_27   ; 7.648  ; 7.648  ; Rise       ; CLOCK_27        ;
;  SW[9]    ; CLOCK_27   ; 6.762  ; 6.762  ; Rise       ; CLOCK_27        ;
;  SW[10]   ; CLOCK_27   ; 8.504  ; 8.504  ; Rise       ; CLOCK_27        ;
;  SW[11]   ; CLOCK_27   ; 8.681  ; 8.681  ; Rise       ; CLOCK_27        ;
;  SW[12]   ; CLOCK_27   ; 5.655  ; 5.655  ; Rise       ; CLOCK_27        ;
;  SW[13]   ; CLOCK_27   ; 10.559 ; 10.559 ; Rise       ; CLOCK_27        ;
;  SW[14]   ; CLOCK_27   ; 9.481  ; 9.481  ; Rise       ; CLOCK_27        ;
;  SW[15]   ; CLOCK_27   ; 13.748 ; 13.748 ; Rise       ; CLOCK_27        ;
;  SW[16]   ; CLOCK_27   ; 8.985  ; 8.985  ; Rise       ; CLOCK_27        ;
;  SW[17]   ; CLOCK_27   ; 17.516 ; 17.516 ; Rise       ; CLOCK_27        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; KEY[*]    ; CLOCK_27   ; -7.501  ; -7.501  ; Rise       ; CLOCK_27        ;
;  KEY[0]   ; CLOCK_27   ; -10.098 ; -10.098 ; Rise       ; CLOCK_27        ;
;  KEY[1]   ; CLOCK_27   ; -8.105  ; -8.105  ; Rise       ; CLOCK_27        ;
;  KEY[2]   ; CLOCK_27   ; -8.172  ; -8.172  ; Rise       ; CLOCK_27        ;
;  KEY[3]   ; CLOCK_27   ; -7.501  ; -7.501  ; Rise       ; CLOCK_27        ;
; SW[*]     ; CLOCK_27   ; -1.924  ; -1.924  ; Rise       ; CLOCK_27        ;
;  SW[0]    ; CLOCK_27   ; -2.912  ; -2.912  ; Rise       ; CLOCK_27        ;
;  SW[1]    ; CLOCK_27   ; -3.721  ; -3.721  ; Rise       ; CLOCK_27        ;
;  SW[2]    ; CLOCK_27   ; -4.976  ; -4.976  ; Rise       ; CLOCK_27        ;
;  SW[3]    ; CLOCK_27   ; -4.142  ; -4.142  ; Rise       ; CLOCK_27        ;
;  SW[4]    ; CLOCK_27   ; -2.796  ; -2.796  ; Rise       ; CLOCK_27        ;
;  SW[5]    ; CLOCK_27   ; -4.402  ; -4.402  ; Rise       ; CLOCK_27        ;
;  SW[6]    ; CLOCK_27   ; -1.924  ; -1.924  ; Rise       ; CLOCK_27        ;
;  SW[7]    ; CLOCK_27   ; -5.468  ; -5.468  ; Rise       ; CLOCK_27        ;
;  SW[8]    ; CLOCK_27   ; -5.419  ; -5.419  ; Rise       ; CLOCK_27        ;
;  SW[9]    ; CLOCK_27   ; -4.907  ; -4.907  ; Rise       ; CLOCK_27        ;
;  SW[10]   ; CLOCK_27   ; -6.025  ; -6.025  ; Rise       ; CLOCK_27        ;
;  SW[11]   ; CLOCK_27   ; -5.980  ; -5.980  ; Rise       ; CLOCK_27        ;
;  SW[12]   ; CLOCK_27   ; -3.744  ; -3.744  ; Rise       ; CLOCK_27        ;
;  SW[13]   ; CLOCK_27   ; -8.162  ; -8.162  ; Rise       ; CLOCK_27        ;
;  SW[14]   ; CLOCK_27   ; -6.921  ; -6.921  ; Rise       ; CLOCK_27        ;
;  SW[15]   ; CLOCK_27   ; -10.570 ; -10.570 ; Rise       ; CLOCK_27        ;
;  SW[16]   ; CLOCK_27   ; -6.863  ; -6.863  ; Rise       ; CLOCK_27        ;
;  SW[17]   ; CLOCK_27   ; -3.708  ; -3.708  ; Rise       ; CLOCK_27        ;
+-----------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; HEX0[*]      ; CLOCK_27   ; 9.451  ; 9.451  ; Rise       ; CLOCK_27        ;
;  HEX0[0]     ; CLOCK_27   ; 7.787  ; 7.787  ; Rise       ; CLOCK_27        ;
;  HEX0[1]     ; CLOCK_27   ; 8.099  ; 8.099  ; Rise       ; CLOCK_27        ;
;  HEX0[2]     ; CLOCK_27   ; 7.659  ; 7.659  ; Rise       ; CLOCK_27        ;
;  HEX0[3]     ; CLOCK_27   ; 8.022  ; 8.022  ; Rise       ; CLOCK_27        ;
;  HEX0[4]     ; CLOCK_27   ; 8.095  ; 8.095  ; Rise       ; CLOCK_27        ;
;  HEX0[5]     ; CLOCK_27   ; 9.451  ; 9.451  ; Rise       ; CLOCK_27        ;
;  HEX0[6]     ; CLOCK_27   ; 7.280  ; 7.280  ; Rise       ; CLOCK_27        ;
; HEX1[*]      ; CLOCK_27   ; 8.743  ; 8.743  ; Rise       ; CLOCK_27        ;
;  HEX1[0]     ; CLOCK_27   ; 7.850  ; 7.850  ; Rise       ; CLOCK_27        ;
;  HEX1[1]     ; CLOCK_27   ; 7.856  ; 7.856  ; Rise       ; CLOCK_27        ;
;  HEX1[2]     ; CLOCK_27   ; 8.439  ; 8.439  ; Rise       ; CLOCK_27        ;
;  HEX1[3]     ; CLOCK_27   ; 8.544  ; 8.544  ; Rise       ; CLOCK_27        ;
;  HEX1[4]     ; CLOCK_27   ; 8.394  ; 8.394  ; Rise       ; CLOCK_27        ;
;  HEX1[5]     ; CLOCK_27   ; 8.442  ; 8.442  ; Rise       ; CLOCK_27        ;
;  HEX1[6]     ; CLOCK_27   ; 8.743  ; 8.743  ; Rise       ; CLOCK_27        ;
; HEX2[*]      ; CLOCK_27   ; 8.809  ; 8.809  ; Rise       ; CLOCK_27        ;
;  HEX2[0]     ; CLOCK_27   ; 8.301  ; 8.301  ; Rise       ; CLOCK_27        ;
;  HEX2[1]     ; CLOCK_27   ; 8.692  ; 8.692  ; Rise       ; CLOCK_27        ;
;  HEX2[2]     ; CLOCK_27   ; 7.586  ; 7.586  ; Rise       ; CLOCK_27        ;
;  HEX2[3]     ; CLOCK_27   ; 8.553  ; 8.553  ; Rise       ; CLOCK_27        ;
;  HEX2[4]     ; CLOCK_27   ; 8.809  ; 8.809  ; Rise       ; CLOCK_27        ;
;  HEX2[5]     ; CLOCK_27   ; 8.493  ; 8.493  ; Rise       ; CLOCK_27        ;
;  HEX2[6]     ; CLOCK_27   ; 8.642  ; 8.642  ; Rise       ; CLOCK_27        ;
; HEX3[*]      ; CLOCK_27   ; 9.059  ; 9.059  ; Rise       ; CLOCK_27        ;
;  HEX3[0]     ; CLOCK_27   ; 8.682  ; 8.682  ; Rise       ; CLOCK_27        ;
;  HEX3[1]     ; CLOCK_27   ; 9.059  ; 9.059  ; Rise       ; CLOCK_27        ;
;  HEX3[2]     ; CLOCK_27   ; 8.898  ; 8.898  ; Rise       ; CLOCK_27        ;
;  HEX3[3]     ; CLOCK_27   ; 7.928  ; 7.928  ; Rise       ; CLOCK_27        ;
;  HEX3[4]     ; CLOCK_27   ; 8.094  ; 8.094  ; Rise       ; CLOCK_27        ;
;  HEX3[5]     ; CLOCK_27   ; 8.145  ; 8.145  ; Rise       ; CLOCK_27        ;
;  HEX3[6]     ; CLOCK_27   ; 7.443  ; 7.443  ; Rise       ; CLOCK_27        ;
; HEX4[*]      ; CLOCK_27   ; 10.477 ; 10.477 ; Rise       ; CLOCK_27        ;
;  HEX4[0]     ; CLOCK_27   ; 8.466  ; 8.466  ; Rise       ; CLOCK_27        ;
;  HEX4[1]     ; CLOCK_27   ; 8.503  ; 8.503  ; Rise       ; CLOCK_27        ;
;  HEX4[2]     ; CLOCK_27   ; 9.925  ; 9.925  ; Rise       ; CLOCK_27        ;
;  HEX4[3]     ; CLOCK_27   ; 7.183  ; 7.183  ; Rise       ; CLOCK_27        ;
;  HEX4[4]     ; CLOCK_27   ; 6.721  ; 6.721  ; Rise       ; CLOCK_27        ;
;  HEX4[5]     ; CLOCK_27   ; 6.709  ; 6.709  ; Rise       ; CLOCK_27        ;
;  HEX4[6]     ; CLOCK_27   ; 10.477 ; 10.477 ; Rise       ; CLOCK_27        ;
; HEX5[*]      ; CLOCK_27   ; 10.990 ; 10.990 ; Rise       ; CLOCK_27        ;
;  HEX5[0]     ; CLOCK_27   ; 9.889  ; 9.889  ; Rise       ; CLOCK_27        ;
;  HEX5[1]     ; CLOCK_27   ; 7.672  ; 7.672  ; Rise       ; CLOCK_27        ;
;  HEX5[2]     ; CLOCK_27   ; 7.584  ; 7.584  ; Rise       ; CLOCK_27        ;
;  HEX5[3]     ; CLOCK_27   ; 8.821  ; 8.821  ; Rise       ; CLOCK_27        ;
;  HEX5[4]     ; CLOCK_27   ; 8.620  ; 8.620  ; Rise       ; CLOCK_27        ;
;  HEX5[5]     ; CLOCK_27   ; 7.508  ; 7.508  ; Rise       ; CLOCK_27        ;
;  HEX5[6]     ; CLOCK_27   ; 10.990 ; 10.990 ; Rise       ; CLOCK_27        ;
; HEX6[*]      ; CLOCK_27   ; 10.826 ; 10.826 ; Rise       ; CLOCK_27        ;
;  HEX6[0]     ; CLOCK_27   ; 8.850  ; 8.850  ; Rise       ; CLOCK_27        ;
;  HEX6[1]     ; CLOCK_27   ; 9.807  ; 9.807  ; Rise       ; CLOCK_27        ;
;  HEX6[2]     ; CLOCK_27   ; 8.604  ; 8.604  ; Rise       ; CLOCK_27        ;
;  HEX6[3]     ; CLOCK_27   ; 10.826 ; 10.826 ; Rise       ; CLOCK_27        ;
;  HEX6[4]     ; CLOCK_27   ; 10.066 ; 10.066 ; Rise       ; CLOCK_27        ;
;  HEX6[5]     ; CLOCK_27   ; 8.664  ; 8.664  ; Rise       ; CLOCK_27        ;
;  HEX6[6]     ; CLOCK_27   ; 7.655  ; 7.655  ; Rise       ; CLOCK_27        ;
; HEX7[*]      ; CLOCK_27   ; 9.438  ; 9.438  ; Rise       ; CLOCK_27        ;
;  HEX7[0]     ; CLOCK_27   ; 9.205  ; 9.205  ; Rise       ; CLOCK_27        ;
;  HEX7[1]     ; CLOCK_27   ; 9.049  ; 9.049  ; Rise       ; CLOCK_27        ;
;  HEX7[2]     ; CLOCK_27   ; 8.230  ; 8.230  ; Rise       ; CLOCK_27        ;
;  HEX7[3]     ; CLOCK_27   ; 9.430  ; 9.430  ; Rise       ; CLOCK_27        ;
;  HEX7[4]     ; CLOCK_27   ; 8.678  ; 8.678  ; Rise       ; CLOCK_27        ;
;  HEX7[5]     ; CLOCK_27   ; 8.043  ; 8.043  ; Rise       ; CLOCK_27        ;
;  HEX7[6]     ; CLOCK_27   ; 9.438  ; 9.438  ; Rise       ; CLOCK_27        ;
; LCD_DATA[*]  ; CLOCK_27   ; 9.877  ; 9.877  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[0] ; CLOCK_27   ; 9.163  ; 9.163  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[1] ; CLOCK_27   ; 9.143  ; 9.143  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[2] ; CLOCK_27   ; 8.917  ; 8.917  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[3] ; CLOCK_27   ; 9.342  ; 9.342  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[4] ; CLOCK_27   ; 9.877  ; 9.877  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[5] ; CLOCK_27   ; 9.467  ; 9.467  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[6] ; CLOCK_27   ; 9.107  ; 9.107  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[7] ; CLOCK_27   ; 8.374  ; 8.374  ; Rise       ; CLOCK_27        ;
; LCD_EN       ; CLOCK_27   ; 8.475  ; 8.475  ; Rise       ; CLOCK_27        ;
; LCD_RS       ; CLOCK_27   ; 9.980  ; 9.980  ; Rise       ; CLOCK_27        ;
; LCD_RW       ; CLOCK_27   ; 9.407  ; 9.407  ; Rise       ; CLOCK_27        ;
; LEDG[*]      ; CLOCK_27   ; 9.960  ; 9.960  ; Rise       ; CLOCK_27        ;
;  LEDG[0]     ; CLOCK_27   ; 9.288  ; 9.288  ; Rise       ; CLOCK_27        ;
;  LEDG[1]     ; CLOCK_27   ; 9.084  ; 9.084  ; Rise       ; CLOCK_27        ;
;  LEDG[2]     ; CLOCK_27   ; 8.958  ; 8.958  ; Rise       ; CLOCK_27        ;
;  LEDG[3]     ; CLOCK_27   ; 9.960  ; 9.960  ; Rise       ; CLOCK_27        ;
;  LEDG[4]     ; CLOCK_27   ; 9.739  ; 9.739  ; Rise       ; CLOCK_27        ;
;  LEDG[5]     ; CLOCK_27   ; 9.414  ; 9.414  ; Rise       ; CLOCK_27        ;
;  LEDG[6]     ; CLOCK_27   ; 9.130  ; 9.130  ; Rise       ; CLOCK_27        ;
;  LEDG[7]     ; CLOCK_27   ; 9.612  ; 9.612  ; Rise       ; CLOCK_27        ;
; LEDR[*]      ; CLOCK_27   ; 10.494 ; 10.494 ; Rise       ; CLOCK_27        ;
;  LEDR[0]     ; CLOCK_27   ; 9.587  ; 9.587  ; Rise       ; CLOCK_27        ;
;  LEDR[1]     ; CLOCK_27   ; 10.494 ; 10.494 ; Rise       ; CLOCK_27        ;
;  LEDR[2]     ; CLOCK_27   ; 10.020 ; 10.020 ; Rise       ; CLOCK_27        ;
;  LEDR[3]     ; CLOCK_27   ; 9.454  ; 9.454  ; Rise       ; CLOCK_27        ;
;  LEDR[4]     ; CLOCK_27   ; 9.183  ; 9.183  ; Rise       ; CLOCK_27        ;
;  LEDR[5]     ; CLOCK_27   ; 8.076  ; 8.076  ; Rise       ; CLOCK_27        ;
;  LEDR[6]     ; CLOCK_27   ; 9.767  ; 9.767  ; Rise       ; CLOCK_27        ;
;  LEDR[7]     ; CLOCK_27   ; 8.411  ; 8.411  ; Rise       ; CLOCK_27        ;
;  LEDR[8]     ; CLOCK_27   ; 7.453  ; 7.453  ; Rise       ; CLOCK_27        ;
;  LEDR[9]     ; CLOCK_27   ; 7.734  ; 7.734  ; Rise       ; CLOCK_27        ;
;  LEDR[10]    ; CLOCK_27   ; 8.288  ; 8.288  ; Rise       ; CLOCK_27        ;
;  LEDR[11]    ; CLOCK_27   ; 7.830  ; 7.830  ; Rise       ; CLOCK_27        ;
;  LEDR[12]    ; CLOCK_27   ; 7.847  ; 7.847  ; Rise       ; CLOCK_27        ;
;  LEDR[13]    ; CLOCK_27   ; 8.148  ; 8.148  ; Rise       ; CLOCK_27        ;
;  LEDR[14]    ; CLOCK_27   ; 8.240  ; 8.240  ; Rise       ; CLOCK_27        ;
;  LEDR[15]    ; CLOCK_27   ; 9.293  ; 9.293  ; Rise       ; CLOCK_27        ;
;  LEDR[16]    ; CLOCK_27   ; 7.233  ; 7.233  ; Rise       ; CLOCK_27        ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; HEX0[*]      ; CLOCK_27   ; 7.280  ; 7.280  ; Rise       ; CLOCK_27        ;
;  HEX0[0]     ; CLOCK_27   ; 7.787  ; 7.787  ; Rise       ; CLOCK_27        ;
;  HEX0[1]     ; CLOCK_27   ; 8.099  ; 8.099  ; Rise       ; CLOCK_27        ;
;  HEX0[2]     ; CLOCK_27   ; 7.659  ; 7.659  ; Rise       ; CLOCK_27        ;
;  HEX0[3]     ; CLOCK_27   ; 8.022  ; 8.022  ; Rise       ; CLOCK_27        ;
;  HEX0[4]     ; CLOCK_27   ; 8.095  ; 8.095  ; Rise       ; CLOCK_27        ;
;  HEX0[5]     ; CLOCK_27   ; 9.451  ; 9.451  ; Rise       ; CLOCK_27        ;
;  HEX0[6]     ; CLOCK_27   ; 7.280  ; 7.280  ; Rise       ; CLOCK_27        ;
; HEX1[*]      ; CLOCK_27   ; 7.850  ; 7.850  ; Rise       ; CLOCK_27        ;
;  HEX1[0]     ; CLOCK_27   ; 7.850  ; 7.850  ; Rise       ; CLOCK_27        ;
;  HEX1[1]     ; CLOCK_27   ; 7.856  ; 7.856  ; Rise       ; CLOCK_27        ;
;  HEX1[2]     ; CLOCK_27   ; 8.439  ; 8.439  ; Rise       ; CLOCK_27        ;
;  HEX1[3]     ; CLOCK_27   ; 8.544  ; 8.544  ; Rise       ; CLOCK_27        ;
;  HEX1[4]     ; CLOCK_27   ; 8.394  ; 8.394  ; Rise       ; CLOCK_27        ;
;  HEX1[5]     ; CLOCK_27   ; 8.442  ; 8.442  ; Rise       ; CLOCK_27        ;
;  HEX1[6]     ; CLOCK_27   ; 8.743  ; 8.743  ; Rise       ; CLOCK_27        ;
; HEX2[*]      ; CLOCK_27   ; 7.586  ; 7.586  ; Rise       ; CLOCK_27        ;
;  HEX2[0]     ; CLOCK_27   ; 8.301  ; 8.301  ; Rise       ; CLOCK_27        ;
;  HEX2[1]     ; CLOCK_27   ; 8.692  ; 8.692  ; Rise       ; CLOCK_27        ;
;  HEX2[2]     ; CLOCK_27   ; 7.586  ; 7.586  ; Rise       ; CLOCK_27        ;
;  HEX2[3]     ; CLOCK_27   ; 8.553  ; 8.553  ; Rise       ; CLOCK_27        ;
;  HEX2[4]     ; CLOCK_27   ; 8.809  ; 8.809  ; Rise       ; CLOCK_27        ;
;  HEX2[5]     ; CLOCK_27   ; 8.493  ; 8.493  ; Rise       ; CLOCK_27        ;
;  HEX2[6]     ; CLOCK_27   ; 8.642  ; 8.642  ; Rise       ; CLOCK_27        ;
; HEX3[*]      ; CLOCK_27   ; 7.443  ; 7.443  ; Rise       ; CLOCK_27        ;
;  HEX3[0]     ; CLOCK_27   ; 8.682  ; 8.682  ; Rise       ; CLOCK_27        ;
;  HEX3[1]     ; CLOCK_27   ; 9.059  ; 9.059  ; Rise       ; CLOCK_27        ;
;  HEX3[2]     ; CLOCK_27   ; 8.898  ; 8.898  ; Rise       ; CLOCK_27        ;
;  HEX3[3]     ; CLOCK_27   ; 7.928  ; 7.928  ; Rise       ; CLOCK_27        ;
;  HEX3[4]     ; CLOCK_27   ; 8.094  ; 8.094  ; Rise       ; CLOCK_27        ;
;  HEX3[5]     ; CLOCK_27   ; 8.145  ; 8.145  ; Rise       ; CLOCK_27        ;
;  HEX3[6]     ; CLOCK_27   ; 7.443  ; 7.443  ; Rise       ; CLOCK_27        ;
; HEX4[*]      ; CLOCK_27   ; 6.709  ; 6.709  ; Rise       ; CLOCK_27        ;
;  HEX4[0]     ; CLOCK_27   ; 8.466  ; 8.466  ; Rise       ; CLOCK_27        ;
;  HEX4[1]     ; CLOCK_27   ; 8.503  ; 8.503  ; Rise       ; CLOCK_27        ;
;  HEX4[2]     ; CLOCK_27   ; 9.925  ; 9.925  ; Rise       ; CLOCK_27        ;
;  HEX4[3]     ; CLOCK_27   ; 7.183  ; 7.183  ; Rise       ; CLOCK_27        ;
;  HEX4[4]     ; CLOCK_27   ; 6.721  ; 6.721  ; Rise       ; CLOCK_27        ;
;  HEX4[5]     ; CLOCK_27   ; 6.709  ; 6.709  ; Rise       ; CLOCK_27        ;
;  HEX4[6]     ; CLOCK_27   ; 10.477 ; 10.477 ; Rise       ; CLOCK_27        ;
; HEX5[*]      ; CLOCK_27   ; 7.508  ; 7.508  ; Rise       ; CLOCK_27        ;
;  HEX5[0]     ; CLOCK_27   ; 9.889  ; 9.889  ; Rise       ; CLOCK_27        ;
;  HEX5[1]     ; CLOCK_27   ; 7.672  ; 7.672  ; Rise       ; CLOCK_27        ;
;  HEX5[2]     ; CLOCK_27   ; 7.584  ; 7.584  ; Rise       ; CLOCK_27        ;
;  HEX5[3]     ; CLOCK_27   ; 8.821  ; 8.821  ; Rise       ; CLOCK_27        ;
;  HEX5[4]     ; CLOCK_27   ; 8.620  ; 8.620  ; Rise       ; CLOCK_27        ;
;  HEX5[5]     ; CLOCK_27   ; 7.508  ; 7.508  ; Rise       ; CLOCK_27        ;
;  HEX5[6]     ; CLOCK_27   ; 10.990 ; 10.990 ; Rise       ; CLOCK_27        ;
; HEX6[*]      ; CLOCK_27   ; 7.655  ; 7.655  ; Rise       ; CLOCK_27        ;
;  HEX6[0]     ; CLOCK_27   ; 8.850  ; 8.850  ; Rise       ; CLOCK_27        ;
;  HEX6[1]     ; CLOCK_27   ; 9.807  ; 9.807  ; Rise       ; CLOCK_27        ;
;  HEX6[2]     ; CLOCK_27   ; 8.604  ; 8.604  ; Rise       ; CLOCK_27        ;
;  HEX6[3]     ; CLOCK_27   ; 10.826 ; 10.826 ; Rise       ; CLOCK_27        ;
;  HEX6[4]     ; CLOCK_27   ; 10.066 ; 10.066 ; Rise       ; CLOCK_27        ;
;  HEX6[5]     ; CLOCK_27   ; 8.664  ; 8.664  ; Rise       ; CLOCK_27        ;
;  HEX6[6]     ; CLOCK_27   ; 7.655  ; 7.655  ; Rise       ; CLOCK_27        ;
; HEX7[*]      ; CLOCK_27   ; 8.043  ; 8.043  ; Rise       ; CLOCK_27        ;
;  HEX7[0]     ; CLOCK_27   ; 9.205  ; 9.205  ; Rise       ; CLOCK_27        ;
;  HEX7[1]     ; CLOCK_27   ; 9.049  ; 9.049  ; Rise       ; CLOCK_27        ;
;  HEX7[2]     ; CLOCK_27   ; 8.230  ; 8.230  ; Rise       ; CLOCK_27        ;
;  HEX7[3]     ; CLOCK_27   ; 9.430  ; 9.430  ; Rise       ; CLOCK_27        ;
;  HEX7[4]     ; CLOCK_27   ; 8.678  ; 8.678  ; Rise       ; CLOCK_27        ;
;  HEX7[5]     ; CLOCK_27   ; 8.043  ; 8.043  ; Rise       ; CLOCK_27        ;
;  HEX7[6]     ; CLOCK_27   ; 9.438  ; 9.438  ; Rise       ; CLOCK_27        ;
; LCD_DATA[*]  ; CLOCK_27   ; 8.374  ; 8.374  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[0] ; CLOCK_27   ; 9.163  ; 9.163  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[1] ; CLOCK_27   ; 9.143  ; 9.143  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[2] ; CLOCK_27   ; 8.917  ; 8.917  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[3] ; CLOCK_27   ; 9.342  ; 9.342  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[4] ; CLOCK_27   ; 9.877  ; 9.877  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[5] ; CLOCK_27   ; 9.467  ; 9.467  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[6] ; CLOCK_27   ; 9.107  ; 9.107  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[7] ; CLOCK_27   ; 8.374  ; 8.374  ; Rise       ; CLOCK_27        ;
; LCD_EN       ; CLOCK_27   ; 8.475  ; 8.475  ; Rise       ; CLOCK_27        ;
; LCD_RS       ; CLOCK_27   ; 9.980  ; 9.980  ; Rise       ; CLOCK_27        ;
; LCD_RW       ; CLOCK_27   ; 9.407  ; 9.407  ; Rise       ; CLOCK_27        ;
; LEDG[*]      ; CLOCK_27   ; 8.958  ; 8.958  ; Rise       ; CLOCK_27        ;
;  LEDG[0]     ; CLOCK_27   ; 9.288  ; 9.288  ; Rise       ; CLOCK_27        ;
;  LEDG[1]     ; CLOCK_27   ; 9.084  ; 9.084  ; Rise       ; CLOCK_27        ;
;  LEDG[2]     ; CLOCK_27   ; 8.958  ; 8.958  ; Rise       ; CLOCK_27        ;
;  LEDG[3]     ; CLOCK_27   ; 9.960  ; 9.960  ; Rise       ; CLOCK_27        ;
;  LEDG[4]     ; CLOCK_27   ; 9.739  ; 9.739  ; Rise       ; CLOCK_27        ;
;  LEDG[5]     ; CLOCK_27   ; 9.414  ; 9.414  ; Rise       ; CLOCK_27        ;
;  LEDG[6]     ; CLOCK_27   ; 9.130  ; 9.130  ; Rise       ; CLOCK_27        ;
;  LEDG[7]     ; CLOCK_27   ; 9.612  ; 9.612  ; Rise       ; CLOCK_27        ;
; LEDR[*]      ; CLOCK_27   ; 7.233  ; 7.233  ; Rise       ; CLOCK_27        ;
;  LEDR[0]     ; CLOCK_27   ; 9.587  ; 9.587  ; Rise       ; CLOCK_27        ;
;  LEDR[1]     ; CLOCK_27   ; 10.494 ; 10.494 ; Rise       ; CLOCK_27        ;
;  LEDR[2]     ; CLOCK_27   ; 10.020 ; 10.020 ; Rise       ; CLOCK_27        ;
;  LEDR[3]     ; CLOCK_27   ; 9.454  ; 9.454  ; Rise       ; CLOCK_27        ;
;  LEDR[4]     ; CLOCK_27   ; 9.183  ; 9.183  ; Rise       ; CLOCK_27        ;
;  LEDR[5]     ; CLOCK_27   ; 8.076  ; 8.076  ; Rise       ; CLOCK_27        ;
;  LEDR[6]     ; CLOCK_27   ; 9.767  ; 9.767  ; Rise       ; CLOCK_27        ;
;  LEDR[7]     ; CLOCK_27   ; 8.411  ; 8.411  ; Rise       ; CLOCK_27        ;
;  LEDR[8]     ; CLOCK_27   ; 7.453  ; 7.453  ; Rise       ; CLOCK_27        ;
;  LEDR[9]     ; CLOCK_27   ; 7.734  ; 7.734  ; Rise       ; CLOCK_27        ;
;  LEDR[10]    ; CLOCK_27   ; 8.288  ; 8.288  ; Rise       ; CLOCK_27        ;
;  LEDR[11]    ; CLOCK_27   ; 7.830  ; 7.830  ; Rise       ; CLOCK_27        ;
;  LEDR[12]    ; CLOCK_27   ; 7.847  ; 7.847  ; Rise       ; CLOCK_27        ;
;  LEDR[13]    ; CLOCK_27   ; 8.148  ; 8.148  ; Rise       ; CLOCK_27        ;
;  LEDR[14]    ; CLOCK_27   ; 8.240  ; 8.240  ; Rise       ; CLOCK_27        ;
;  LEDR[15]    ; CLOCK_27   ; 9.293  ; 9.293  ; Rise       ; CLOCK_27        ;
;  LEDR[16]    ; CLOCK_27   ; 7.233  ; 7.233  ; Rise       ; CLOCK_27        ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; SW[17]     ; LEDR[17]    ; 10.888 ;    ;    ; 10.888 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; SW[17]     ; LEDR[17]    ; 10.888 ;    ;    ; 10.888 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------+
; Fast Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_27 ; -12.175 ; -163739.405   ;
+----------+---------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_27 ; 0.702 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_27 ; -1.380 ; -17561.380         ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27'                                                                                                                                                                     ;
+---------+----------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                    ; To Node                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -12.175 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 13.201     ;
; -12.175 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 13.201     ;
; -12.102 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 13.131     ;
; -12.102 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 13.131     ;
; -12.070 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 13.094     ;
; -12.070 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 13.094     ;
; -12.047 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 13.075     ;
; -12.047 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 13.075     ;
; -12.034 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 13.062     ;
; -12.034 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 13.062     ;
; -12.021 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 13.049     ;
; -12.014 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.011     ; 13.035     ;
; -12.009 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.011     ; 13.030     ;
; -12.009 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[10][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 13.034     ;
; -12.009 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 13.037     ;
; -12.009 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 13.037     ;
; -12.008 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[9][14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 13.033     ;
; -11.997 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 13.024     ;
; -11.997 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 13.024     ;
; -11.979 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 13.010     ;
; -11.979 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 13.010     ;
; -11.966 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.995     ;
; -11.963 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[20][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.992     ;
; -11.959 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.988     ;
; -11.958 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[15][24] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 12.988     ;
; -11.948 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 12.979     ;
; -11.944 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.973     ;
; -11.943 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 12.976     ;
; -11.942 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[10][13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 12.973     ;
; -11.942 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[14][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 12.975     ;
; -11.942 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 12.968     ;
; -11.942 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 12.968     ;
; -11.941 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 12.965     ;
; -11.940 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[9][13]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 12.971     ;
; -11.936 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.008     ; 12.960     ;
; -11.936 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[10][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 12.964     ;
; -11.935 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[9][14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 12.963     ;
; -11.931 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[3][30]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 12.958     ;
; -11.930 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[1][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 12.955     ;
; -11.929 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 12.955     ;
; -11.929 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 12.955     ;
; -11.927 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[7][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 12.952     ;
; -11.921 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[11][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.950     ;
; -11.920 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.949     ;
; -11.917 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[15][13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 12.947     ;
; -11.913 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[2] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.942     ;
; -11.913 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[2] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.942     ;
; -11.905 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[25][24] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 12.917     ;
; -11.904 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 12.930     ;
; -11.904 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.006     ; 12.930     ;
; -11.902 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[21][24] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 12.914     ;
; -11.897 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[29][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.926     ;
; -11.897 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[19][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.926     ;
; -11.896 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[25][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 12.921     ;
; -11.895 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[17][27] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.007     ; 12.920     ;
; -11.893 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 12.923     ;
; -11.893 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 12.925     ;
; -11.890 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[20][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 12.922     ;
; -11.887 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.916     ;
; -11.886 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 12.909     ;
; -11.886 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 12.918     ;
; -11.885 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][22] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.914     ;
; -11.885 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[15][24] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.001      ; 12.918     ;
; -11.881 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[8][14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.910     ;
; -11.881 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 12.904     ;
; -11.881 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[10][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 12.908     ;
; -11.880 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[8] ; singlecycle:single_cycle|regfile:reg_files|register_array[9][14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 12.907     ;
; -11.880 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 12.910     ;
; -11.874 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.903     ;
; -11.874 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[4] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.903     ;
; -11.873 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[21][13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.020     ; 12.885     ;
; -11.873 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 12.896     ;
; -11.872 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][24] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.011     ; 12.893     ;
; -11.871 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][24] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.011     ; 12.892     ;
; -11.871 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 12.903     ;
; -11.870 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 12.906     ;
; -11.869 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[10][13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 12.903     ;
; -11.869 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[14][25] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.004      ; 12.905     ;
; -11.868 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 12.891     ;
; -11.868 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7] ; singlecycle:single_cycle|regfile:reg_files|register_array[10][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 12.895     ;
; -11.867 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[9][13]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.002      ; 12.901     ;
; -11.867 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[7] ; singlecycle:single_cycle|regfile:reg_files|register_array[9][14]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.005     ; 12.894     ;
; -11.858 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[3][30]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 12.888     ;
; -11.857 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[1][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 12.885     ;
; -11.855 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.884     ;
; -11.855 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[12][30] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.884     ;
; -11.855 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.002     ; 12.885     ;
; -11.854 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[11][13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.883     ;
; -11.854 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[19][13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.012     ; 12.874     ;
; -11.854 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9] ; singlecycle:single_cycle|regfile:reg_files|register_array[6][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 12.882     ;
; -11.854 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[9] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][24]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 12.882     ;
; -11.854 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[7][27]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.004     ; 12.882     ;
; -11.852 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[31][13] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.012     ; 12.872     ;
; -11.851 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[8][13]  ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.003     ; 12.880     ;
; -11.848 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[19][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 12.879     ;
; -11.848 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[6] ; singlecycle:single_cycle|regfile:reg_files|register_array[13][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.009     ; 12.871     ;
; -11.848 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[11][14] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 12.880     ;
; -11.847 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[27][26] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.001     ; 12.878     ;
; -11.847 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[3] ; singlecycle:single_cycle|regfile:reg_files|register_array[30][23] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; -0.012     ; 12.867     ;
; -11.847 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[5] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][11] ; CLOCK_27     ; CLOCK_27    ; 1.000        ; 0.000      ; 12.879     ;
+---------+----------------------------------------------+-------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27'                                                                                                                                                                                                                 ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.702 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][26]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.854      ;
; 0.778 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][27]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.929      ;
; 0.779 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][24]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.024      ; 0.955      ;
; 0.781 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][24]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.024      ; 0.957      ;
; 0.788 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[7][29]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.002     ; 0.938      ;
; 0.799 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][20]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 0.950      ;
; 0.806 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][18]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.958      ;
; 0.806 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][18]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 0.958      ;
; 0.855 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[20]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][20]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.006      ;
; 0.874 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][3]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.005      ; 1.031      ;
; 0.874 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[5][23]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.026      ;
; 0.876 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[28][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.028      ;
; 0.878 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][21]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.030      ;
; 0.883 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[16][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.036      ;
; 0.886 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[18][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.039      ;
; 0.887 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.039      ;
; 0.890 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][2]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.042      ;
; 0.898 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][28]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.052      ;
; 0.903 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[18][27]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.052      ;
; 0.905 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][27]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.054      ;
; 0.913 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[7][23]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.024     ; 1.041      ;
; 0.916 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][8]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.068      ;
; 0.916 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[23] ; singlecycle:single_cycle|regfile:reg_files|register_array[4][23]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.024     ; 1.044      ;
; 0.922 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[23]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[23]                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.074      ;
; 0.933 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[25][5]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.010      ; 1.095      ;
; 0.937 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[21]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[21]                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.089      ;
; 0.962 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[19]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[21]                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.116      ;
; 0.971 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][21]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.123      ;
; 0.973 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[11][26]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.015     ; 1.110      ;
; 0.975 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][3]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.006      ; 1.133      ;
; 0.976 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][3]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.006      ; 1.134      ;
; 0.984 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[19]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[20]                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.138      ;
; 0.987 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[11][27]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.021      ; 1.160      ;
; 0.987 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][27]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.021      ; 1.160      ;
; 0.988 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[29][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.139      ;
; 0.988 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledg[31] ; singlecycle:single_cycle|regfile:reg_files|register_array[14][31]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.139      ;
; 0.991 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][21]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.028      ; 1.171      ;
; 0.991 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[7][26]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.022     ; 1.121      ;
; 0.993 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][26]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.022     ; 1.123      ;
; 0.999 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][21]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.153      ;
; 1.006 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[1]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][9]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.158      ;
; 1.007 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[1]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][9]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.159      ;
; 1.007 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[20]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[20]                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.159      ;
; 1.023 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][21]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.010      ; 1.185      ;
; 1.024 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][21]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.010      ; 1.186      ;
; 1.027 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[9][5]               ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.008      ; 1.187      ;
; 1.030 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[10][5]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.008      ; 1.190      ;
; 1.030 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[26]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[26]                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.182      ;
; 1.031 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[14][14]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.184      ;
; 1.032 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex5[6]  ; singlecycle:single_cycle|regfile:reg_files|register_array[29][14]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.185      ;
; 1.034 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[12][29]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.009     ; 1.177      ;
; 1.035 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[27][24]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.188      ;
; 1.035 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[31][24]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.001      ; 1.188      ;
; 1.035 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][24]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.030      ; 1.217      ;
; 1.036 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][29]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.009     ; 1.179      ;
; 1.041 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[23]  ; singlecycle:single_cycle|regfile:reg_files|register_array[5][23]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.193      ;
; 1.043 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[23]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][23]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.195      ;
; 1.046 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[18][26]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.009     ; 1.189      ;
; 1.047 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[20][26]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.009     ; 1.190      ;
; 1.048 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][21]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.008      ; 1.208      ;
; 1.051 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[5][29]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.016     ; 1.187      ;
; 1.052 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][29]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.018     ; 1.186      ;
; 1.052 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][29]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.016     ; 1.188      ;
; 1.056 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[8][26]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.015     ; 1.193      ;
; 1.060 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[19]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[23]                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.212      ;
; 1.063 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[12][21]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.024      ; 1.239      ;
; 1.066 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][26]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.028     ; 1.190      ;
; 1.069 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][18]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.003     ; 1.218      ;
; 1.070 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[24][26]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 1.225      ;
; 1.071 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[20][20]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.007     ; 1.216      ;
; 1.072 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[16][26]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.003      ; 1.227      ;
; 1.073 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][20]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.011     ; 1.214      ;
; 1.073 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][20]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.007     ; 1.218      ;
; 1.080 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[21][29]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.006     ; 1.226      ;
; 1.080 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[23]  ; singlecycle:single_cycle|regfile:reg_files|register_array[7][23]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.024     ; 1.208      ;
; 1.081 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[25][29]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.006     ; 1.227      ;
; 1.083 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[30][26]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.020     ; 1.215      ;
; 1.083 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[23]  ; singlecycle:single_cycle|regfile:reg_files|register_array[4][23]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.024     ; 1.211      ;
; 1.084 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[14]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[14]                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.236      ;
; 1.084 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[22][26]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.020     ; 1.216      ;
; 1.085 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[11][18]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.005     ; 1.232      ;
; 1.085 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][18]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.005     ; 1.232      ;
; 1.087 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[26][26]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.015     ; 1.224      ;
; 1.089 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][18]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.006     ; 1.235      ;
; 1.090 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[20]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[21]                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.242      ;
; 1.092 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[5]  ; singlecycle:single_cycle|regfile:reg_files|register_array[29][21]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.028      ; 1.272      ;
; 1.092 ; singlecycle:single_cycle|regfile:reg_files|register_array[2][14]              ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~8814       ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.008     ; 1.236      ;
; 1.097 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[18]                                 ; singlecycle:single_cycle|pc:pr_cnt|pc_out[18]                                 ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.000      ; 1.249      ;
; 1.098 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_lcd[28]  ; singlecycle:single_cycle|regfile:reg_files|register_array[6][28]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.249      ;
; 1.100 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[17][3]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.008      ; 1.260      ;
; 1.101 ; singlecycle:single_cycle|regfile:reg_files|register_array[2][15]              ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_ledr[15] ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.255      ;
; 1.106 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[4]  ; singlecycle:single_cycle|regfile:reg_files|register_array[1][20]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.001     ; 1.257      ;
; 1.107 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[23][3]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.013      ; 1.272      ;
; 1.107 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[7][24]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.028      ; 1.287      ;
; 1.108 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[0]  ; singlecycle:single_cycle|regfile:reg_files|register_array[2][24]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.028      ; 1.288      ;
; 1.111 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[20][27]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.265      ;
; 1.111 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[12][18]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.010     ; 1.253      ;
; 1.112 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex7[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[28][27]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.002      ; 1.266      ;
; 1.112 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex6[2]  ; singlecycle:single_cycle|regfile:reg_files|register_array[15][18]             ; CLOCK_27     ; CLOCK_27    ; 0.000        ; -0.010     ; 1.254      ;
; 1.115 ; singlecycle:single_cycle|lsu:load_store_unit|output_peri:peri_out|io_hex4[3]  ; singlecycle:single_cycle|regfile:reg_files|register_array[29][3]              ; CLOCK_27     ; CLOCK_27    ; 0.000        ; 0.012      ; 1.279      ;
+-------+-------------------------------------------------------------------------------+-------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~0     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~0     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~100   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~100   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1000  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1000  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10000 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10000 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10001 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10001 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10002 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10002 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10003 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10003 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10004 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10004 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10005 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10005 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10006 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10006 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10007 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10007 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10008 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10008 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10009 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10009 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1001  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1001  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10010 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10010 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10011 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10011 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10012 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10012 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10013 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10013 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10014 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10014 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10015 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10015 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10016 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10016 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10017 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10017 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10018 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10018 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10019 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10019 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1002  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1002  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10020 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10020 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10021 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10021 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10022 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10022 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10023 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10023 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10024 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10024 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10025 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10025 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10026 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10026 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10027 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10027 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10028 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10028 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10029 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10029 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1003  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1003  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10030 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10030 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10031 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10031 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10032 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10032 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10033 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10033 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10034 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10034 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10035 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10035 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10036 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10036 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10037 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10037 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10038 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10038 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10039 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10039 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1004  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~1004  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; singlecycle:single_cycle|lsu:load_store_unit|data_memory:dmem|dmem~10040 ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; KEY[*]    ; CLOCK_27   ; 5.903 ; 5.903 ; Rise       ; CLOCK_27        ;
;  KEY[0]   ; CLOCK_27   ; 5.903 ; 5.903 ; Rise       ; CLOCK_27        ;
;  KEY[1]   ; CLOCK_27   ; 4.862 ; 4.862 ; Rise       ; CLOCK_27        ;
;  KEY[2]   ; CLOCK_27   ; 4.916 ; 4.916 ; Rise       ; CLOCK_27        ;
;  KEY[3]   ; CLOCK_27   ; 4.526 ; 4.526 ; Rise       ; CLOCK_27        ;
; SW[*]     ; CLOCK_27   ; 8.620 ; 8.620 ; Rise       ; CLOCK_27        ;
;  SW[0]    ; CLOCK_27   ; 1.926 ; 1.926 ; Rise       ; CLOCK_27        ;
;  SW[1]    ; CLOCK_27   ; 2.206 ; 2.206 ; Rise       ; CLOCK_27        ;
;  SW[2]    ; CLOCK_27   ; 2.910 ; 2.910 ; Rise       ; CLOCK_27        ;
;  SW[3]    ; CLOCK_27   ; 2.343 ; 2.343 ; Rise       ; CLOCK_27        ;
;  SW[4]    ; CLOCK_27   ; 1.726 ; 1.726 ; Rise       ; CLOCK_27        ;
;  SW[5]    ; CLOCK_27   ; 2.648 ; 2.648 ; Rise       ; CLOCK_27        ;
;  SW[6]    ; CLOCK_27   ; 1.408 ; 1.408 ; Rise       ; CLOCK_27        ;
;  SW[7]    ; CLOCK_27   ; 3.930 ; 3.930 ; Rise       ; CLOCK_27        ;
;  SW[8]    ; CLOCK_27   ; 3.368 ; 3.368 ; Rise       ; CLOCK_27        ;
;  SW[9]    ; CLOCK_27   ; 2.946 ; 2.946 ; Rise       ; CLOCK_27        ;
;  SW[10]   ; CLOCK_27   ; 3.612 ; 3.612 ; Rise       ; CLOCK_27        ;
;  SW[11]   ; CLOCK_27   ; 3.766 ; 3.766 ; Rise       ; CLOCK_27        ;
;  SW[12]   ; CLOCK_27   ; 2.306 ; 2.306 ; Rise       ; CLOCK_27        ;
;  SW[13]   ; CLOCK_27   ; 5.158 ; 5.158 ; Rise       ; CLOCK_27        ;
;  SW[14]   ; CLOCK_27   ; 4.637 ; 4.637 ; Rise       ; CLOCK_27        ;
;  SW[15]   ; CLOCK_27   ; 6.616 ; 6.616 ; Rise       ; CLOCK_27        ;
;  SW[16]   ; CLOCK_27   ; 4.466 ; 4.466 ; Rise       ; CLOCK_27        ;
;  SW[17]   ; CLOCK_27   ; 8.620 ; 8.620 ; Rise       ; CLOCK_27        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_27   ; -3.711 ; -3.711 ; Rise       ; CLOCK_27        ;
;  KEY[0]   ; CLOCK_27   ; -4.953 ; -4.953 ; Rise       ; CLOCK_27        ;
;  KEY[1]   ; CLOCK_27   ; -4.025 ; -4.025 ; Rise       ; CLOCK_27        ;
;  KEY[2]   ; CLOCK_27   ; -4.031 ; -4.031 ; Rise       ; CLOCK_27        ;
;  KEY[3]   ; CLOCK_27   ; -3.711 ; -3.711 ; Rise       ; CLOCK_27        ;
; SW[*]     ; CLOCK_27   ; -0.534 ; -0.534 ; Rise       ; CLOCK_27        ;
;  SW[0]    ; CLOCK_27   ; -0.976 ; -0.976 ; Rise       ; CLOCK_27        ;
;  SW[1]    ; CLOCK_27   ; -1.369 ; -1.369 ; Rise       ; CLOCK_27        ;
;  SW[2]    ; CLOCK_27   ; -2.025 ; -2.025 ; Rise       ; CLOCK_27        ;
;  SW[3]    ; CLOCK_27   ; -1.528 ; -1.528 ; Rise       ; CLOCK_27        ;
;  SW[4]    ; CLOCK_27   ; -0.968 ; -0.968 ; Rise       ; CLOCK_27        ;
;  SW[5]    ; CLOCK_27   ; -1.723 ; -1.723 ; Rise       ; CLOCK_27        ;
;  SW[6]    ; CLOCK_27   ; -0.534 ; -0.534 ; Rise       ; CLOCK_27        ;
;  SW[7]    ; CLOCK_27   ; -2.212 ; -2.212 ; Rise       ; CLOCK_27        ;
;  SW[8]    ; CLOCK_27   ; -2.284 ; -2.284 ; Rise       ; CLOCK_27        ;
;  SW[9]    ; CLOCK_27   ; -2.014 ; -2.014 ; Rise       ; CLOCK_27        ;
;  SW[10]   ; CLOCK_27   ; -2.440 ; -2.440 ; Rise       ; CLOCK_27        ;
;  SW[11]   ; CLOCK_27   ; -2.469 ; -2.469 ; Rise       ; CLOCK_27        ;
;  SW[12]   ; CLOCK_27   ; -1.381 ; -1.381 ; Rise       ; CLOCK_27        ;
;  SW[13]   ; CLOCK_27   ; -4.002 ; -4.002 ; Rise       ; CLOCK_27        ;
;  SW[14]   ; CLOCK_27   ; -3.456 ; -3.456 ; Rise       ; CLOCK_27        ;
;  SW[15]   ; CLOCK_27   ; -5.089 ; -5.089 ; Rise       ; CLOCK_27        ;
;  SW[16]   ; CLOCK_27   ; -3.465 ; -3.465 ; Rise       ; CLOCK_27        ;
;  SW[17]   ; CLOCK_27   ; -2.107 ; -2.107 ; Rise       ; CLOCK_27        ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; HEX0[*]      ; CLOCK_27   ; 5.102 ; 5.102 ; Rise       ; CLOCK_27        ;
;  HEX0[0]     ; CLOCK_27   ; 4.313 ; 4.313 ; Rise       ; CLOCK_27        ;
;  HEX0[1]     ; CLOCK_27   ; 4.441 ; 4.441 ; Rise       ; CLOCK_27        ;
;  HEX0[2]     ; CLOCK_27   ; 4.266 ; 4.266 ; Rise       ; CLOCK_27        ;
;  HEX0[3]     ; CLOCK_27   ; 4.418 ; 4.418 ; Rise       ; CLOCK_27        ;
;  HEX0[4]     ; CLOCK_27   ; 4.493 ; 4.493 ; Rise       ; CLOCK_27        ;
;  HEX0[5]     ; CLOCK_27   ; 5.102 ; 5.102 ; Rise       ; CLOCK_27        ;
;  HEX0[6]     ; CLOCK_27   ; 4.077 ; 4.077 ; Rise       ; CLOCK_27        ;
; HEX1[*]      ; CLOCK_27   ; 4.677 ; 4.677 ; Rise       ; CLOCK_27        ;
;  HEX1[0]     ; CLOCK_27   ; 4.347 ; 4.347 ; Rise       ; CLOCK_27        ;
;  HEX1[1]     ; CLOCK_27   ; 4.372 ; 4.372 ; Rise       ; CLOCK_27        ;
;  HEX1[2]     ; CLOCK_27   ; 4.522 ; 4.522 ; Rise       ; CLOCK_27        ;
;  HEX1[3]     ; CLOCK_27   ; 4.621 ; 4.621 ; Rise       ; CLOCK_27        ;
;  HEX1[4]     ; CLOCK_27   ; 4.569 ; 4.569 ; Rise       ; CLOCK_27        ;
;  HEX1[5]     ; CLOCK_27   ; 4.521 ; 4.521 ; Rise       ; CLOCK_27        ;
;  HEX1[6]     ; CLOCK_27   ; 4.677 ; 4.677 ; Rise       ; CLOCK_27        ;
; HEX2[*]      ; CLOCK_27   ; 4.765 ; 4.765 ; Rise       ; CLOCK_27        ;
;  HEX2[0]     ; CLOCK_27   ; 4.502 ; 4.502 ; Rise       ; CLOCK_27        ;
;  HEX2[1]     ; CLOCK_27   ; 4.630 ; 4.630 ; Rise       ; CLOCK_27        ;
;  HEX2[2]     ; CLOCK_27   ; 4.193 ; 4.193 ; Rise       ; CLOCK_27        ;
;  HEX2[3]     ; CLOCK_27   ; 4.601 ; 4.601 ; Rise       ; CLOCK_27        ;
;  HEX2[4]     ; CLOCK_27   ; 4.765 ; 4.765 ; Rise       ; CLOCK_27        ;
;  HEX2[5]     ; CLOCK_27   ; 4.556 ; 4.556 ; Rise       ; CLOCK_27        ;
;  HEX2[6]     ; CLOCK_27   ; 4.596 ; 4.596 ; Rise       ; CLOCK_27        ;
; HEX3[*]      ; CLOCK_27   ; 4.826 ; 4.826 ; Rise       ; CLOCK_27        ;
;  HEX3[0]     ; CLOCK_27   ; 4.629 ; 4.629 ; Rise       ; CLOCK_27        ;
;  HEX3[1]     ; CLOCK_27   ; 4.826 ; 4.826 ; Rise       ; CLOCK_27        ;
;  HEX3[2]     ; CLOCK_27   ; 4.788 ; 4.788 ; Rise       ; CLOCK_27        ;
;  HEX3[3]     ; CLOCK_27   ; 4.323 ; 4.323 ; Rise       ; CLOCK_27        ;
;  HEX3[4]     ; CLOCK_27   ; 4.386 ; 4.386 ; Rise       ; CLOCK_27        ;
;  HEX3[5]     ; CLOCK_27   ; 4.377 ; 4.377 ; Rise       ; CLOCK_27        ;
;  HEX3[6]     ; CLOCK_27   ; 4.097 ; 4.097 ; Rise       ; CLOCK_27        ;
; HEX4[*]      ; CLOCK_27   ; 5.555 ; 5.555 ; Rise       ; CLOCK_27        ;
;  HEX4[0]     ; CLOCK_27   ; 4.551 ; 4.551 ; Rise       ; CLOCK_27        ;
;  HEX4[1]     ; CLOCK_27   ; 4.580 ; 4.580 ; Rise       ; CLOCK_27        ;
;  HEX4[2]     ; CLOCK_27   ; 5.298 ; 5.298 ; Rise       ; CLOCK_27        ;
;  HEX4[3]     ; CLOCK_27   ; 3.946 ; 3.946 ; Rise       ; CLOCK_27        ;
;  HEX4[4]     ; CLOCK_27   ; 3.773 ; 3.773 ; Rise       ; CLOCK_27        ;
;  HEX4[5]     ; CLOCK_27   ; 3.762 ; 3.762 ; Rise       ; CLOCK_27        ;
;  HEX4[6]     ; CLOCK_27   ; 5.555 ; 5.555 ; Rise       ; CLOCK_27        ;
; HEX5[*]      ; CLOCK_27   ; 5.742 ; 5.742 ; Rise       ; CLOCK_27        ;
;  HEX5[0]     ; CLOCK_27   ; 5.290 ; 5.290 ; Rise       ; CLOCK_27        ;
;  HEX5[1]     ; CLOCK_27   ; 4.238 ; 4.238 ; Rise       ; CLOCK_27        ;
;  HEX5[2]     ; CLOCK_27   ; 4.189 ; 4.189 ; Rise       ; CLOCK_27        ;
;  HEX5[3]     ; CLOCK_27   ; 4.762 ; 4.762 ; Rise       ; CLOCK_27        ;
;  HEX5[4]     ; CLOCK_27   ; 4.688 ; 4.688 ; Rise       ; CLOCK_27        ;
;  HEX5[5]     ; CLOCK_27   ; 4.184 ; 4.184 ; Rise       ; CLOCK_27        ;
;  HEX5[6]     ; CLOCK_27   ; 5.742 ; 5.742 ; Rise       ; CLOCK_27        ;
; HEX6[*]      ; CLOCK_27   ; 5.736 ; 5.736 ; Rise       ; CLOCK_27        ;
;  HEX6[0]     ; CLOCK_27   ; 4.772 ; 4.772 ; Rise       ; CLOCK_27        ;
;  HEX6[1]     ; CLOCK_27   ; 5.197 ; 5.197 ; Rise       ; CLOCK_27        ;
;  HEX6[2]     ; CLOCK_27   ; 4.638 ; 4.638 ; Rise       ; CLOCK_27        ;
;  HEX6[3]     ; CLOCK_27   ; 5.736 ; 5.736 ; Rise       ; CLOCK_27        ;
;  HEX6[4]     ; CLOCK_27   ; 5.368 ; 5.368 ; Rise       ; CLOCK_27        ;
;  HEX6[5]     ; CLOCK_27   ; 4.693 ; 4.693 ; Rise       ; CLOCK_27        ;
;  HEX6[6]     ; CLOCK_27   ; 4.228 ; 4.228 ; Rise       ; CLOCK_27        ;
; HEX7[*]      ; CLOCK_27   ; 5.045 ; 5.045 ; Rise       ; CLOCK_27        ;
;  HEX7[0]     ; CLOCK_27   ; 4.926 ; 4.926 ; Rise       ; CLOCK_27        ;
;  HEX7[1]     ; CLOCK_27   ; 4.856 ; 4.856 ; Rise       ; CLOCK_27        ;
;  HEX7[2]     ; CLOCK_27   ; 4.437 ; 4.437 ; Rise       ; CLOCK_27        ;
;  HEX7[3]     ; CLOCK_27   ; 5.001 ; 5.001 ; Rise       ; CLOCK_27        ;
;  HEX7[4]     ; CLOCK_27   ; 4.697 ; 4.697 ; Rise       ; CLOCK_27        ;
;  HEX7[5]     ; CLOCK_27   ; 4.416 ; 4.416 ; Rise       ; CLOCK_27        ;
;  HEX7[6]     ; CLOCK_27   ; 5.045 ; 5.045 ; Rise       ; CLOCK_27        ;
; LCD_DATA[*]  ; CLOCK_27   ; 5.291 ; 5.291 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[0] ; CLOCK_27   ; 4.975 ; 4.975 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[1] ; CLOCK_27   ; 4.965 ; 4.965 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[2] ; CLOCK_27   ; 4.873 ; 4.873 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[3] ; CLOCK_27   ; 5.026 ; 5.026 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[4] ; CLOCK_27   ; 5.291 ; 5.291 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[5] ; CLOCK_27   ; 5.084 ; 5.084 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[6] ; CLOCK_27   ; 4.934 ; 4.934 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[7] ; CLOCK_27   ; 4.618 ; 4.618 ; Rise       ; CLOCK_27        ;
; LCD_EN       ; CLOCK_27   ; 4.668 ; 4.668 ; Rise       ; CLOCK_27        ;
; LCD_RS       ; CLOCK_27   ; 5.289 ; 5.289 ; Rise       ; CLOCK_27        ;
; LCD_RW       ; CLOCK_27   ; 5.043 ; 5.043 ; Rise       ; CLOCK_27        ;
; LEDG[*]      ; CLOCK_27   ; 5.313 ; 5.313 ; Rise       ; CLOCK_27        ;
;  LEDG[0]     ; CLOCK_27   ; 5.012 ; 5.012 ; Rise       ; CLOCK_27        ;
;  LEDG[1]     ; CLOCK_27   ; 4.974 ; 4.974 ; Rise       ; CLOCK_27        ;
;  LEDG[2]     ; CLOCK_27   ; 4.874 ; 4.874 ; Rise       ; CLOCK_27        ;
;  LEDG[3]     ; CLOCK_27   ; 5.313 ; 5.313 ; Rise       ; CLOCK_27        ;
;  LEDG[4]     ; CLOCK_27   ; 5.208 ; 5.208 ; Rise       ; CLOCK_27        ;
;  LEDG[5]     ; CLOCK_27   ; 5.093 ; 5.093 ; Rise       ; CLOCK_27        ;
;  LEDG[6]     ; CLOCK_27   ; 4.957 ; 4.957 ; Rise       ; CLOCK_27        ;
;  LEDG[7]     ; CLOCK_27   ; 5.157 ; 5.157 ; Rise       ; CLOCK_27        ;
; LEDR[*]      ; CLOCK_27   ; 5.667 ; 5.667 ; Rise       ; CLOCK_27        ;
;  LEDR[0]     ; CLOCK_27   ; 5.161 ; 5.161 ; Rise       ; CLOCK_27        ;
;  LEDR[1]     ; CLOCK_27   ; 5.667 ; 5.667 ; Rise       ; CLOCK_27        ;
;  LEDR[2]     ; CLOCK_27   ; 5.326 ; 5.326 ; Rise       ; CLOCK_27        ;
;  LEDR[3]     ; CLOCK_27   ; 5.119 ; 5.119 ; Rise       ; CLOCK_27        ;
;  LEDR[4]     ; CLOCK_27   ; 5.015 ; 5.015 ; Rise       ; CLOCK_27        ;
;  LEDR[5]     ; CLOCK_27   ; 4.520 ; 4.520 ; Rise       ; CLOCK_27        ;
;  LEDR[6]     ; CLOCK_27   ; 5.222 ; 5.222 ; Rise       ; CLOCK_27        ;
;  LEDR[7]     ; CLOCK_27   ; 4.629 ; 4.629 ; Rise       ; CLOCK_27        ;
;  LEDR[8]     ; CLOCK_27   ; 4.151 ; 4.151 ; Rise       ; CLOCK_27        ;
;  LEDR[9]     ; CLOCK_27   ; 4.275 ; 4.275 ; Rise       ; CLOCK_27        ;
;  LEDR[10]    ; CLOCK_27   ; 4.528 ; 4.528 ; Rise       ; CLOCK_27        ;
;  LEDR[11]    ; CLOCK_27   ; 4.328 ; 4.328 ; Rise       ; CLOCK_27        ;
;  LEDR[12]    ; CLOCK_27   ; 4.346 ; 4.346 ; Rise       ; CLOCK_27        ;
;  LEDR[13]    ; CLOCK_27   ; 4.489 ; 4.489 ; Rise       ; CLOCK_27        ;
;  LEDR[14]    ; CLOCK_27   ; 4.548 ; 4.548 ; Rise       ; CLOCK_27        ;
;  LEDR[15]    ; CLOCK_27   ; 5.026 ; 5.026 ; Rise       ; CLOCK_27        ;
;  LEDR[16]    ; CLOCK_27   ; 4.042 ; 4.042 ; Rise       ; CLOCK_27        ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; HEX0[*]      ; CLOCK_27   ; 4.077 ; 4.077 ; Rise       ; CLOCK_27        ;
;  HEX0[0]     ; CLOCK_27   ; 4.313 ; 4.313 ; Rise       ; CLOCK_27        ;
;  HEX0[1]     ; CLOCK_27   ; 4.441 ; 4.441 ; Rise       ; CLOCK_27        ;
;  HEX0[2]     ; CLOCK_27   ; 4.266 ; 4.266 ; Rise       ; CLOCK_27        ;
;  HEX0[3]     ; CLOCK_27   ; 4.418 ; 4.418 ; Rise       ; CLOCK_27        ;
;  HEX0[4]     ; CLOCK_27   ; 4.493 ; 4.493 ; Rise       ; CLOCK_27        ;
;  HEX0[5]     ; CLOCK_27   ; 5.102 ; 5.102 ; Rise       ; CLOCK_27        ;
;  HEX0[6]     ; CLOCK_27   ; 4.077 ; 4.077 ; Rise       ; CLOCK_27        ;
; HEX1[*]      ; CLOCK_27   ; 4.347 ; 4.347 ; Rise       ; CLOCK_27        ;
;  HEX1[0]     ; CLOCK_27   ; 4.347 ; 4.347 ; Rise       ; CLOCK_27        ;
;  HEX1[1]     ; CLOCK_27   ; 4.372 ; 4.372 ; Rise       ; CLOCK_27        ;
;  HEX1[2]     ; CLOCK_27   ; 4.522 ; 4.522 ; Rise       ; CLOCK_27        ;
;  HEX1[3]     ; CLOCK_27   ; 4.621 ; 4.621 ; Rise       ; CLOCK_27        ;
;  HEX1[4]     ; CLOCK_27   ; 4.569 ; 4.569 ; Rise       ; CLOCK_27        ;
;  HEX1[5]     ; CLOCK_27   ; 4.521 ; 4.521 ; Rise       ; CLOCK_27        ;
;  HEX1[6]     ; CLOCK_27   ; 4.677 ; 4.677 ; Rise       ; CLOCK_27        ;
; HEX2[*]      ; CLOCK_27   ; 4.193 ; 4.193 ; Rise       ; CLOCK_27        ;
;  HEX2[0]     ; CLOCK_27   ; 4.502 ; 4.502 ; Rise       ; CLOCK_27        ;
;  HEX2[1]     ; CLOCK_27   ; 4.630 ; 4.630 ; Rise       ; CLOCK_27        ;
;  HEX2[2]     ; CLOCK_27   ; 4.193 ; 4.193 ; Rise       ; CLOCK_27        ;
;  HEX2[3]     ; CLOCK_27   ; 4.601 ; 4.601 ; Rise       ; CLOCK_27        ;
;  HEX2[4]     ; CLOCK_27   ; 4.765 ; 4.765 ; Rise       ; CLOCK_27        ;
;  HEX2[5]     ; CLOCK_27   ; 4.556 ; 4.556 ; Rise       ; CLOCK_27        ;
;  HEX2[6]     ; CLOCK_27   ; 4.596 ; 4.596 ; Rise       ; CLOCK_27        ;
; HEX3[*]      ; CLOCK_27   ; 4.097 ; 4.097 ; Rise       ; CLOCK_27        ;
;  HEX3[0]     ; CLOCK_27   ; 4.629 ; 4.629 ; Rise       ; CLOCK_27        ;
;  HEX3[1]     ; CLOCK_27   ; 4.826 ; 4.826 ; Rise       ; CLOCK_27        ;
;  HEX3[2]     ; CLOCK_27   ; 4.788 ; 4.788 ; Rise       ; CLOCK_27        ;
;  HEX3[3]     ; CLOCK_27   ; 4.323 ; 4.323 ; Rise       ; CLOCK_27        ;
;  HEX3[4]     ; CLOCK_27   ; 4.386 ; 4.386 ; Rise       ; CLOCK_27        ;
;  HEX3[5]     ; CLOCK_27   ; 4.377 ; 4.377 ; Rise       ; CLOCK_27        ;
;  HEX3[6]     ; CLOCK_27   ; 4.097 ; 4.097 ; Rise       ; CLOCK_27        ;
; HEX4[*]      ; CLOCK_27   ; 3.762 ; 3.762 ; Rise       ; CLOCK_27        ;
;  HEX4[0]     ; CLOCK_27   ; 4.551 ; 4.551 ; Rise       ; CLOCK_27        ;
;  HEX4[1]     ; CLOCK_27   ; 4.580 ; 4.580 ; Rise       ; CLOCK_27        ;
;  HEX4[2]     ; CLOCK_27   ; 5.298 ; 5.298 ; Rise       ; CLOCK_27        ;
;  HEX4[3]     ; CLOCK_27   ; 3.946 ; 3.946 ; Rise       ; CLOCK_27        ;
;  HEX4[4]     ; CLOCK_27   ; 3.773 ; 3.773 ; Rise       ; CLOCK_27        ;
;  HEX4[5]     ; CLOCK_27   ; 3.762 ; 3.762 ; Rise       ; CLOCK_27        ;
;  HEX4[6]     ; CLOCK_27   ; 5.555 ; 5.555 ; Rise       ; CLOCK_27        ;
; HEX5[*]      ; CLOCK_27   ; 4.184 ; 4.184 ; Rise       ; CLOCK_27        ;
;  HEX5[0]     ; CLOCK_27   ; 5.290 ; 5.290 ; Rise       ; CLOCK_27        ;
;  HEX5[1]     ; CLOCK_27   ; 4.238 ; 4.238 ; Rise       ; CLOCK_27        ;
;  HEX5[2]     ; CLOCK_27   ; 4.189 ; 4.189 ; Rise       ; CLOCK_27        ;
;  HEX5[3]     ; CLOCK_27   ; 4.762 ; 4.762 ; Rise       ; CLOCK_27        ;
;  HEX5[4]     ; CLOCK_27   ; 4.688 ; 4.688 ; Rise       ; CLOCK_27        ;
;  HEX5[5]     ; CLOCK_27   ; 4.184 ; 4.184 ; Rise       ; CLOCK_27        ;
;  HEX5[6]     ; CLOCK_27   ; 5.742 ; 5.742 ; Rise       ; CLOCK_27        ;
; HEX6[*]      ; CLOCK_27   ; 4.228 ; 4.228 ; Rise       ; CLOCK_27        ;
;  HEX6[0]     ; CLOCK_27   ; 4.772 ; 4.772 ; Rise       ; CLOCK_27        ;
;  HEX6[1]     ; CLOCK_27   ; 5.197 ; 5.197 ; Rise       ; CLOCK_27        ;
;  HEX6[2]     ; CLOCK_27   ; 4.638 ; 4.638 ; Rise       ; CLOCK_27        ;
;  HEX6[3]     ; CLOCK_27   ; 5.736 ; 5.736 ; Rise       ; CLOCK_27        ;
;  HEX6[4]     ; CLOCK_27   ; 5.368 ; 5.368 ; Rise       ; CLOCK_27        ;
;  HEX6[5]     ; CLOCK_27   ; 4.693 ; 4.693 ; Rise       ; CLOCK_27        ;
;  HEX6[6]     ; CLOCK_27   ; 4.228 ; 4.228 ; Rise       ; CLOCK_27        ;
; HEX7[*]      ; CLOCK_27   ; 4.416 ; 4.416 ; Rise       ; CLOCK_27        ;
;  HEX7[0]     ; CLOCK_27   ; 4.926 ; 4.926 ; Rise       ; CLOCK_27        ;
;  HEX7[1]     ; CLOCK_27   ; 4.856 ; 4.856 ; Rise       ; CLOCK_27        ;
;  HEX7[2]     ; CLOCK_27   ; 4.437 ; 4.437 ; Rise       ; CLOCK_27        ;
;  HEX7[3]     ; CLOCK_27   ; 5.001 ; 5.001 ; Rise       ; CLOCK_27        ;
;  HEX7[4]     ; CLOCK_27   ; 4.697 ; 4.697 ; Rise       ; CLOCK_27        ;
;  HEX7[5]     ; CLOCK_27   ; 4.416 ; 4.416 ; Rise       ; CLOCK_27        ;
;  HEX7[6]     ; CLOCK_27   ; 5.045 ; 5.045 ; Rise       ; CLOCK_27        ;
; LCD_DATA[*]  ; CLOCK_27   ; 4.618 ; 4.618 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[0] ; CLOCK_27   ; 4.975 ; 4.975 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[1] ; CLOCK_27   ; 4.965 ; 4.965 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[2] ; CLOCK_27   ; 4.873 ; 4.873 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[3] ; CLOCK_27   ; 5.026 ; 5.026 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[4] ; CLOCK_27   ; 5.291 ; 5.291 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[5] ; CLOCK_27   ; 5.084 ; 5.084 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[6] ; CLOCK_27   ; 4.934 ; 4.934 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[7] ; CLOCK_27   ; 4.618 ; 4.618 ; Rise       ; CLOCK_27        ;
; LCD_EN       ; CLOCK_27   ; 4.668 ; 4.668 ; Rise       ; CLOCK_27        ;
; LCD_RS       ; CLOCK_27   ; 5.289 ; 5.289 ; Rise       ; CLOCK_27        ;
; LCD_RW       ; CLOCK_27   ; 5.043 ; 5.043 ; Rise       ; CLOCK_27        ;
; LEDG[*]      ; CLOCK_27   ; 4.874 ; 4.874 ; Rise       ; CLOCK_27        ;
;  LEDG[0]     ; CLOCK_27   ; 5.012 ; 5.012 ; Rise       ; CLOCK_27        ;
;  LEDG[1]     ; CLOCK_27   ; 4.974 ; 4.974 ; Rise       ; CLOCK_27        ;
;  LEDG[2]     ; CLOCK_27   ; 4.874 ; 4.874 ; Rise       ; CLOCK_27        ;
;  LEDG[3]     ; CLOCK_27   ; 5.313 ; 5.313 ; Rise       ; CLOCK_27        ;
;  LEDG[4]     ; CLOCK_27   ; 5.208 ; 5.208 ; Rise       ; CLOCK_27        ;
;  LEDG[5]     ; CLOCK_27   ; 5.093 ; 5.093 ; Rise       ; CLOCK_27        ;
;  LEDG[6]     ; CLOCK_27   ; 4.957 ; 4.957 ; Rise       ; CLOCK_27        ;
;  LEDG[7]     ; CLOCK_27   ; 5.157 ; 5.157 ; Rise       ; CLOCK_27        ;
; LEDR[*]      ; CLOCK_27   ; 4.042 ; 4.042 ; Rise       ; CLOCK_27        ;
;  LEDR[0]     ; CLOCK_27   ; 5.161 ; 5.161 ; Rise       ; CLOCK_27        ;
;  LEDR[1]     ; CLOCK_27   ; 5.667 ; 5.667 ; Rise       ; CLOCK_27        ;
;  LEDR[2]     ; CLOCK_27   ; 5.326 ; 5.326 ; Rise       ; CLOCK_27        ;
;  LEDR[3]     ; CLOCK_27   ; 5.119 ; 5.119 ; Rise       ; CLOCK_27        ;
;  LEDR[4]     ; CLOCK_27   ; 5.015 ; 5.015 ; Rise       ; CLOCK_27        ;
;  LEDR[5]     ; CLOCK_27   ; 4.520 ; 4.520 ; Rise       ; CLOCK_27        ;
;  LEDR[6]     ; CLOCK_27   ; 5.222 ; 5.222 ; Rise       ; CLOCK_27        ;
;  LEDR[7]     ; CLOCK_27   ; 4.629 ; 4.629 ; Rise       ; CLOCK_27        ;
;  LEDR[8]     ; CLOCK_27   ; 4.151 ; 4.151 ; Rise       ; CLOCK_27        ;
;  LEDR[9]     ; CLOCK_27   ; 4.275 ; 4.275 ; Rise       ; CLOCK_27        ;
;  LEDR[10]    ; CLOCK_27   ; 4.528 ; 4.528 ; Rise       ; CLOCK_27        ;
;  LEDR[11]    ; CLOCK_27   ; 4.328 ; 4.328 ; Rise       ; CLOCK_27        ;
;  LEDR[12]    ; CLOCK_27   ; 4.346 ; 4.346 ; Rise       ; CLOCK_27        ;
;  LEDR[13]    ; CLOCK_27   ; 4.489 ; 4.489 ; Rise       ; CLOCK_27        ;
;  LEDR[14]    ; CLOCK_27   ; 4.548 ; 4.548 ; Rise       ; CLOCK_27        ;
;  LEDR[15]    ; CLOCK_27   ; 5.026 ; 5.026 ; Rise       ; CLOCK_27        ;
;  LEDR[16]    ; CLOCK_27   ; 4.042 ; 4.042 ; Rise       ; CLOCK_27        ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[17]     ; LEDR[17]    ; 6.061 ;    ;    ; 6.061 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[17]     ; LEDR[17]    ; 6.061 ;    ;    ; 6.061 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                               ;
+------------------+-------------+-------+----------+---------+---------------------+
; Clock            ; Setup       ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -28.192     ; 0.702 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_27        ; -28.192     ; 0.702 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -379706.879 ; 0.0   ; 0.0      ; 0.0     ; -17561.38           ;
;  CLOCK_27        ; -379706.879 ; 0.000 ; N/A      ; N/A     ; -17561.380          ;
+------------------+-------------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_27   ; 11.994 ; 11.994 ; Rise       ; CLOCK_27        ;
;  KEY[0]   ; CLOCK_27   ; 11.994 ; 11.994 ; Rise       ; CLOCK_27        ;
;  KEY[1]   ; CLOCK_27   ; 9.822  ; 9.822  ; Rise       ; CLOCK_27        ;
;  KEY[2]   ; CLOCK_27   ; 10.021 ; 10.021 ; Rise       ; CLOCK_27        ;
;  KEY[3]   ; CLOCK_27   ; 9.234  ; 9.234  ; Rise       ; CLOCK_27        ;
; SW[*]     ; CLOCK_27   ; 17.516 ; 17.516 ; Rise       ; CLOCK_27        ;
;  SW[0]    ; CLOCK_27   ; 4.808  ; 4.808  ; Rise       ; CLOCK_27        ;
;  SW[1]    ; CLOCK_27   ; 5.438  ; 5.438  ; Rise       ; CLOCK_27        ;
;  SW[2]    ; CLOCK_27   ; 6.825  ; 6.825  ; Rise       ; CLOCK_27        ;
;  SW[3]    ; CLOCK_27   ; 5.875  ; 5.875  ; Rise       ; CLOCK_27        ;
;  SW[4]    ; CLOCK_27   ; 4.387  ; 4.387  ; Rise       ; CLOCK_27        ;
;  SW[5]    ; CLOCK_27   ; 6.255  ; 6.255  ; Rise       ; CLOCK_27        ;
;  SW[6]    ; CLOCK_27   ; 3.681  ; 3.681  ; Rise       ; CLOCK_27        ;
;  SW[7]    ; CLOCK_27   ; 9.144  ; 9.144  ; Rise       ; CLOCK_27        ;
;  SW[8]    ; CLOCK_27   ; 7.648  ; 7.648  ; Rise       ; CLOCK_27        ;
;  SW[9]    ; CLOCK_27   ; 6.762  ; 6.762  ; Rise       ; CLOCK_27        ;
;  SW[10]   ; CLOCK_27   ; 8.504  ; 8.504  ; Rise       ; CLOCK_27        ;
;  SW[11]   ; CLOCK_27   ; 8.681  ; 8.681  ; Rise       ; CLOCK_27        ;
;  SW[12]   ; CLOCK_27   ; 5.655  ; 5.655  ; Rise       ; CLOCK_27        ;
;  SW[13]   ; CLOCK_27   ; 10.559 ; 10.559 ; Rise       ; CLOCK_27        ;
;  SW[14]   ; CLOCK_27   ; 9.481  ; 9.481  ; Rise       ; CLOCK_27        ;
;  SW[15]   ; CLOCK_27   ; 13.748 ; 13.748 ; Rise       ; CLOCK_27        ;
;  SW[16]   ; CLOCK_27   ; 8.985  ; 8.985  ; Rise       ; CLOCK_27        ;
;  SW[17]   ; CLOCK_27   ; 17.516 ; 17.516 ; Rise       ; CLOCK_27        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_27   ; -3.711 ; -3.711 ; Rise       ; CLOCK_27        ;
;  KEY[0]   ; CLOCK_27   ; -4.953 ; -4.953 ; Rise       ; CLOCK_27        ;
;  KEY[1]   ; CLOCK_27   ; -4.025 ; -4.025 ; Rise       ; CLOCK_27        ;
;  KEY[2]   ; CLOCK_27   ; -4.031 ; -4.031 ; Rise       ; CLOCK_27        ;
;  KEY[3]   ; CLOCK_27   ; -3.711 ; -3.711 ; Rise       ; CLOCK_27        ;
; SW[*]     ; CLOCK_27   ; -0.534 ; -0.534 ; Rise       ; CLOCK_27        ;
;  SW[0]    ; CLOCK_27   ; -0.976 ; -0.976 ; Rise       ; CLOCK_27        ;
;  SW[1]    ; CLOCK_27   ; -1.369 ; -1.369 ; Rise       ; CLOCK_27        ;
;  SW[2]    ; CLOCK_27   ; -2.025 ; -2.025 ; Rise       ; CLOCK_27        ;
;  SW[3]    ; CLOCK_27   ; -1.528 ; -1.528 ; Rise       ; CLOCK_27        ;
;  SW[4]    ; CLOCK_27   ; -0.968 ; -0.968 ; Rise       ; CLOCK_27        ;
;  SW[5]    ; CLOCK_27   ; -1.723 ; -1.723 ; Rise       ; CLOCK_27        ;
;  SW[6]    ; CLOCK_27   ; -0.534 ; -0.534 ; Rise       ; CLOCK_27        ;
;  SW[7]    ; CLOCK_27   ; -2.212 ; -2.212 ; Rise       ; CLOCK_27        ;
;  SW[8]    ; CLOCK_27   ; -2.284 ; -2.284 ; Rise       ; CLOCK_27        ;
;  SW[9]    ; CLOCK_27   ; -2.014 ; -2.014 ; Rise       ; CLOCK_27        ;
;  SW[10]   ; CLOCK_27   ; -2.440 ; -2.440 ; Rise       ; CLOCK_27        ;
;  SW[11]   ; CLOCK_27   ; -2.469 ; -2.469 ; Rise       ; CLOCK_27        ;
;  SW[12]   ; CLOCK_27   ; -1.381 ; -1.381 ; Rise       ; CLOCK_27        ;
;  SW[13]   ; CLOCK_27   ; -4.002 ; -4.002 ; Rise       ; CLOCK_27        ;
;  SW[14]   ; CLOCK_27   ; -3.456 ; -3.456 ; Rise       ; CLOCK_27        ;
;  SW[15]   ; CLOCK_27   ; -5.089 ; -5.089 ; Rise       ; CLOCK_27        ;
;  SW[16]   ; CLOCK_27   ; -3.465 ; -3.465 ; Rise       ; CLOCK_27        ;
;  SW[17]   ; CLOCK_27   ; -2.107 ; -2.107 ; Rise       ; CLOCK_27        ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; HEX0[*]      ; CLOCK_27   ; 9.451  ; 9.451  ; Rise       ; CLOCK_27        ;
;  HEX0[0]     ; CLOCK_27   ; 7.787  ; 7.787  ; Rise       ; CLOCK_27        ;
;  HEX0[1]     ; CLOCK_27   ; 8.099  ; 8.099  ; Rise       ; CLOCK_27        ;
;  HEX0[2]     ; CLOCK_27   ; 7.659  ; 7.659  ; Rise       ; CLOCK_27        ;
;  HEX0[3]     ; CLOCK_27   ; 8.022  ; 8.022  ; Rise       ; CLOCK_27        ;
;  HEX0[4]     ; CLOCK_27   ; 8.095  ; 8.095  ; Rise       ; CLOCK_27        ;
;  HEX0[5]     ; CLOCK_27   ; 9.451  ; 9.451  ; Rise       ; CLOCK_27        ;
;  HEX0[6]     ; CLOCK_27   ; 7.280  ; 7.280  ; Rise       ; CLOCK_27        ;
; HEX1[*]      ; CLOCK_27   ; 8.743  ; 8.743  ; Rise       ; CLOCK_27        ;
;  HEX1[0]     ; CLOCK_27   ; 7.850  ; 7.850  ; Rise       ; CLOCK_27        ;
;  HEX1[1]     ; CLOCK_27   ; 7.856  ; 7.856  ; Rise       ; CLOCK_27        ;
;  HEX1[2]     ; CLOCK_27   ; 8.439  ; 8.439  ; Rise       ; CLOCK_27        ;
;  HEX1[3]     ; CLOCK_27   ; 8.544  ; 8.544  ; Rise       ; CLOCK_27        ;
;  HEX1[4]     ; CLOCK_27   ; 8.394  ; 8.394  ; Rise       ; CLOCK_27        ;
;  HEX1[5]     ; CLOCK_27   ; 8.442  ; 8.442  ; Rise       ; CLOCK_27        ;
;  HEX1[6]     ; CLOCK_27   ; 8.743  ; 8.743  ; Rise       ; CLOCK_27        ;
; HEX2[*]      ; CLOCK_27   ; 8.809  ; 8.809  ; Rise       ; CLOCK_27        ;
;  HEX2[0]     ; CLOCK_27   ; 8.301  ; 8.301  ; Rise       ; CLOCK_27        ;
;  HEX2[1]     ; CLOCK_27   ; 8.692  ; 8.692  ; Rise       ; CLOCK_27        ;
;  HEX2[2]     ; CLOCK_27   ; 7.586  ; 7.586  ; Rise       ; CLOCK_27        ;
;  HEX2[3]     ; CLOCK_27   ; 8.553  ; 8.553  ; Rise       ; CLOCK_27        ;
;  HEX2[4]     ; CLOCK_27   ; 8.809  ; 8.809  ; Rise       ; CLOCK_27        ;
;  HEX2[5]     ; CLOCK_27   ; 8.493  ; 8.493  ; Rise       ; CLOCK_27        ;
;  HEX2[6]     ; CLOCK_27   ; 8.642  ; 8.642  ; Rise       ; CLOCK_27        ;
; HEX3[*]      ; CLOCK_27   ; 9.059  ; 9.059  ; Rise       ; CLOCK_27        ;
;  HEX3[0]     ; CLOCK_27   ; 8.682  ; 8.682  ; Rise       ; CLOCK_27        ;
;  HEX3[1]     ; CLOCK_27   ; 9.059  ; 9.059  ; Rise       ; CLOCK_27        ;
;  HEX3[2]     ; CLOCK_27   ; 8.898  ; 8.898  ; Rise       ; CLOCK_27        ;
;  HEX3[3]     ; CLOCK_27   ; 7.928  ; 7.928  ; Rise       ; CLOCK_27        ;
;  HEX3[4]     ; CLOCK_27   ; 8.094  ; 8.094  ; Rise       ; CLOCK_27        ;
;  HEX3[5]     ; CLOCK_27   ; 8.145  ; 8.145  ; Rise       ; CLOCK_27        ;
;  HEX3[6]     ; CLOCK_27   ; 7.443  ; 7.443  ; Rise       ; CLOCK_27        ;
; HEX4[*]      ; CLOCK_27   ; 10.477 ; 10.477 ; Rise       ; CLOCK_27        ;
;  HEX4[0]     ; CLOCK_27   ; 8.466  ; 8.466  ; Rise       ; CLOCK_27        ;
;  HEX4[1]     ; CLOCK_27   ; 8.503  ; 8.503  ; Rise       ; CLOCK_27        ;
;  HEX4[2]     ; CLOCK_27   ; 9.925  ; 9.925  ; Rise       ; CLOCK_27        ;
;  HEX4[3]     ; CLOCK_27   ; 7.183  ; 7.183  ; Rise       ; CLOCK_27        ;
;  HEX4[4]     ; CLOCK_27   ; 6.721  ; 6.721  ; Rise       ; CLOCK_27        ;
;  HEX4[5]     ; CLOCK_27   ; 6.709  ; 6.709  ; Rise       ; CLOCK_27        ;
;  HEX4[6]     ; CLOCK_27   ; 10.477 ; 10.477 ; Rise       ; CLOCK_27        ;
; HEX5[*]      ; CLOCK_27   ; 10.990 ; 10.990 ; Rise       ; CLOCK_27        ;
;  HEX5[0]     ; CLOCK_27   ; 9.889  ; 9.889  ; Rise       ; CLOCK_27        ;
;  HEX5[1]     ; CLOCK_27   ; 7.672  ; 7.672  ; Rise       ; CLOCK_27        ;
;  HEX5[2]     ; CLOCK_27   ; 7.584  ; 7.584  ; Rise       ; CLOCK_27        ;
;  HEX5[3]     ; CLOCK_27   ; 8.821  ; 8.821  ; Rise       ; CLOCK_27        ;
;  HEX5[4]     ; CLOCK_27   ; 8.620  ; 8.620  ; Rise       ; CLOCK_27        ;
;  HEX5[5]     ; CLOCK_27   ; 7.508  ; 7.508  ; Rise       ; CLOCK_27        ;
;  HEX5[6]     ; CLOCK_27   ; 10.990 ; 10.990 ; Rise       ; CLOCK_27        ;
; HEX6[*]      ; CLOCK_27   ; 10.826 ; 10.826 ; Rise       ; CLOCK_27        ;
;  HEX6[0]     ; CLOCK_27   ; 8.850  ; 8.850  ; Rise       ; CLOCK_27        ;
;  HEX6[1]     ; CLOCK_27   ; 9.807  ; 9.807  ; Rise       ; CLOCK_27        ;
;  HEX6[2]     ; CLOCK_27   ; 8.604  ; 8.604  ; Rise       ; CLOCK_27        ;
;  HEX6[3]     ; CLOCK_27   ; 10.826 ; 10.826 ; Rise       ; CLOCK_27        ;
;  HEX6[4]     ; CLOCK_27   ; 10.066 ; 10.066 ; Rise       ; CLOCK_27        ;
;  HEX6[5]     ; CLOCK_27   ; 8.664  ; 8.664  ; Rise       ; CLOCK_27        ;
;  HEX6[6]     ; CLOCK_27   ; 7.655  ; 7.655  ; Rise       ; CLOCK_27        ;
; HEX7[*]      ; CLOCK_27   ; 9.438  ; 9.438  ; Rise       ; CLOCK_27        ;
;  HEX7[0]     ; CLOCK_27   ; 9.205  ; 9.205  ; Rise       ; CLOCK_27        ;
;  HEX7[1]     ; CLOCK_27   ; 9.049  ; 9.049  ; Rise       ; CLOCK_27        ;
;  HEX7[2]     ; CLOCK_27   ; 8.230  ; 8.230  ; Rise       ; CLOCK_27        ;
;  HEX7[3]     ; CLOCK_27   ; 9.430  ; 9.430  ; Rise       ; CLOCK_27        ;
;  HEX7[4]     ; CLOCK_27   ; 8.678  ; 8.678  ; Rise       ; CLOCK_27        ;
;  HEX7[5]     ; CLOCK_27   ; 8.043  ; 8.043  ; Rise       ; CLOCK_27        ;
;  HEX7[6]     ; CLOCK_27   ; 9.438  ; 9.438  ; Rise       ; CLOCK_27        ;
; LCD_DATA[*]  ; CLOCK_27   ; 9.877  ; 9.877  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[0] ; CLOCK_27   ; 9.163  ; 9.163  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[1] ; CLOCK_27   ; 9.143  ; 9.143  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[2] ; CLOCK_27   ; 8.917  ; 8.917  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[3] ; CLOCK_27   ; 9.342  ; 9.342  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[4] ; CLOCK_27   ; 9.877  ; 9.877  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[5] ; CLOCK_27   ; 9.467  ; 9.467  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[6] ; CLOCK_27   ; 9.107  ; 9.107  ; Rise       ; CLOCK_27        ;
;  LCD_DATA[7] ; CLOCK_27   ; 8.374  ; 8.374  ; Rise       ; CLOCK_27        ;
; LCD_EN       ; CLOCK_27   ; 8.475  ; 8.475  ; Rise       ; CLOCK_27        ;
; LCD_RS       ; CLOCK_27   ; 9.980  ; 9.980  ; Rise       ; CLOCK_27        ;
; LCD_RW       ; CLOCK_27   ; 9.407  ; 9.407  ; Rise       ; CLOCK_27        ;
; LEDG[*]      ; CLOCK_27   ; 9.960  ; 9.960  ; Rise       ; CLOCK_27        ;
;  LEDG[0]     ; CLOCK_27   ; 9.288  ; 9.288  ; Rise       ; CLOCK_27        ;
;  LEDG[1]     ; CLOCK_27   ; 9.084  ; 9.084  ; Rise       ; CLOCK_27        ;
;  LEDG[2]     ; CLOCK_27   ; 8.958  ; 8.958  ; Rise       ; CLOCK_27        ;
;  LEDG[3]     ; CLOCK_27   ; 9.960  ; 9.960  ; Rise       ; CLOCK_27        ;
;  LEDG[4]     ; CLOCK_27   ; 9.739  ; 9.739  ; Rise       ; CLOCK_27        ;
;  LEDG[5]     ; CLOCK_27   ; 9.414  ; 9.414  ; Rise       ; CLOCK_27        ;
;  LEDG[6]     ; CLOCK_27   ; 9.130  ; 9.130  ; Rise       ; CLOCK_27        ;
;  LEDG[7]     ; CLOCK_27   ; 9.612  ; 9.612  ; Rise       ; CLOCK_27        ;
; LEDR[*]      ; CLOCK_27   ; 10.494 ; 10.494 ; Rise       ; CLOCK_27        ;
;  LEDR[0]     ; CLOCK_27   ; 9.587  ; 9.587  ; Rise       ; CLOCK_27        ;
;  LEDR[1]     ; CLOCK_27   ; 10.494 ; 10.494 ; Rise       ; CLOCK_27        ;
;  LEDR[2]     ; CLOCK_27   ; 10.020 ; 10.020 ; Rise       ; CLOCK_27        ;
;  LEDR[3]     ; CLOCK_27   ; 9.454  ; 9.454  ; Rise       ; CLOCK_27        ;
;  LEDR[4]     ; CLOCK_27   ; 9.183  ; 9.183  ; Rise       ; CLOCK_27        ;
;  LEDR[5]     ; CLOCK_27   ; 8.076  ; 8.076  ; Rise       ; CLOCK_27        ;
;  LEDR[6]     ; CLOCK_27   ; 9.767  ; 9.767  ; Rise       ; CLOCK_27        ;
;  LEDR[7]     ; CLOCK_27   ; 8.411  ; 8.411  ; Rise       ; CLOCK_27        ;
;  LEDR[8]     ; CLOCK_27   ; 7.453  ; 7.453  ; Rise       ; CLOCK_27        ;
;  LEDR[9]     ; CLOCK_27   ; 7.734  ; 7.734  ; Rise       ; CLOCK_27        ;
;  LEDR[10]    ; CLOCK_27   ; 8.288  ; 8.288  ; Rise       ; CLOCK_27        ;
;  LEDR[11]    ; CLOCK_27   ; 7.830  ; 7.830  ; Rise       ; CLOCK_27        ;
;  LEDR[12]    ; CLOCK_27   ; 7.847  ; 7.847  ; Rise       ; CLOCK_27        ;
;  LEDR[13]    ; CLOCK_27   ; 8.148  ; 8.148  ; Rise       ; CLOCK_27        ;
;  LEDR[14]    ; CLOCK_27   ; 8.240  ; 8.240  ; Rise       ; CLOCK_27        ;
;  LEDR[15]    ; CLOCK_27   ; 9.293  ; 9.293  ; Rise       ; CLOCK_27        ;
;  LEDR[16]    ; CLOCK_27   ; 7.233  ; 7.233  ; Rise       ; CLOCK_27        ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; HEX0[*]      ; CLOCK_27   ; 4.077 ; 4.077 ; Rise       ; CLOCK_27        ;
;  HEX0[0]     ; CLOCK_27   ; 4.313 ; 4.313 ; Rise       ; CLOCK_27        ;
;  HEX0[1]     ; CLOCK_27   ; 4.441 ; 4.441 ; Rise       ; CLOCK_27        ;
;  HEX0[2]     ; CLOCK_27   ; 4.266 ; 4.266 ; Rise       ; CLOCK_27        ;
;  HEX0[3]     ; CLOCK_27   ; 4.418 ; 4.418 ; Rise       ; CLOCK_27        ;
;  HEX0[4]     ; CLOCK_27   ; 4.493 ; 4.493 ; Rise       ; CLOCK_27        ;
;  HEX0[5]     ; CLOCK_27   ; 5.102 ; 5.102 ; Rise       ; CLOCK_27        ;
;  HEX0[6]     ; CLOCK_27   ; 4.077 ; 4.077 ; Rise       ; CLOCK_27        ;
; HEX1[*]      ; CLOCK_27   ; 4.347 ; 4.347 ; Rise       ; CLOCK_27        ;
;  HEX1[0]     ; CLOCK_27   ; 4.347 ; 4.347 ; Rise       ; CLOCK_27        ;
;  HEX1[1]     ; CLOCK_27   ; 4.372 ; 4.372 ; Rise       ; CLOCK_27        ;
;  HEX1[2]     ; CLOCK_27   ; 4.522 ; 4.522 ; Rise       ; CLOCK_27        ;
;  HEX1[3]     ; CLOCK_27   ; 4.621 ; 4.621 ; Rise       ; CLOCK_27        ;
;  HEX1[4]     ; CLOCK_27   ; 4.569 ; 4.569 ; Rise       ; CLOCK_27        ;
;  HEX1[5]     ; CLOCK_27   ; 4.521 ; 4.521 ; Rise       ; CLOCK_27        ;
;  HEX1[6]     ; CLOCK_27   ; 4.677 ; 4.677 ; Rise       ; CLOCK_27        ;
; HEX2[*]      ; CLOCK_27   ; 4.193 ; 4.193 ; Rise       ; CLOCK_27        ;
;  HEX2[0]     ; CLOCK_27   ; 4.502 ; 4.502 ; Rise       ; CLOCK_27        ;
;  HEX2[1]     ; CLOCK_27   ; 4.630 ; 4.630 ; Rise       ; CLOCK_27        ;
;  HEX2[2]     ; CLOCK_27   ; 4.193 ; 4.193 ; Rise       ; CLOCK_27        ;
;  HEX2[3]     ; CLOCK_27   ; 4.601 ; 4.601 ; Rise       ; CLOCK_27        ;
;  HEX2[4]     ; CLOCK_27   ; 4.765 ; 4.765 ; Rise       ; CLOCK_27        ;
;  HEX2[5]     ; CLOCK_27   ; 4.556 ; 4.556 ; Rise       ; CLOCK_27        ;
;  HEX2[6]     ; CLOCK_27   ; 4.596 ; 4.596 ; Rise       ; CLOCK_27        ;
; HEX3[*]      ; CLOCK_27   ; 4.097 ; 4.097 ; Rise       ; CLOCK_27        ;
;  HEX3[0]     ; CLOCK_27   ; 4.629 ; 4.629 ; Rise       ; CLOCK_27        ;
;  HEX3[1]     ; CLOCK_27   ; 4.826 ; 4.826 ; Rise       ; CLOCK_27        ;
;  HEX3[2]     ; CLOCK_27   ; 4.788 ; 4.788 ; Rise       ; CLOCK_27        ;
;  HEX3[3]     ; CLOCK_27   ; 4.323 ; 4.323 ; Rise       ; CLOCK_27        ;
;  HEX3[4]     ; CLOCK_27   ; 4.386 ; 4.386 ; Rise       ; CLOCK_27        ;
;  HEX3[5]     ; CLOCK_27   ; 4.377 ; 4.377 ; Rise       ; CLOCK_27        ;
;  HEX3[6]     ; CLOCK_27   ; 4.097 ; 4.097 ; Rise       ; CLOCK_27        ;
; HEX4[*]      ; CLOCK_27   ; 3.762 ; 3.762 ; Rise       ; CLOCK_27        ;
;  HEX4[0]     ; CLOCK_27   ; 4.551 ; 4.551 ; Rise       ; CLOCK_27        ;
;  HEX4[1]     ; CLOCK_27   ; 4.580 ; 4.580 ; Rise       ; CLOCK_27        ;
;  HEX4[2]     ; CLOCK_27   ; 5.298 ; 5.298 ; Rise       ; CLOCK_27        ;
;  HEX4[3]     ; CLOCK_27   ; 3.946 ; 3.946 ; Rise       ; CLOCK_27        ;
;  HEX4[4]     ; CLOCK_27   ; 3.773 ; 3.773 ; Rise       ; CLOCK_27        ;
;  HEX4[5]     ; CLOCK_27   ; 3.762 ; 3.762 ; Rise       ; CLOCK_27        ;
;  HEX4[6]     ; CLOCK_27   ; 5.555 ; 5.555 ; Rise       ; CLOCK_27        ;
; HEX5[*]      ; CLOCK_27   ; 4.184 ; 4.184 ; Rise       ; CLOCK_27        ;
;  HEX5[0]     ; CLOCK_27   ; 5.290 ; 5.290 ; Rise       ; CLOCK_27        ;
;  HEX5[1]     ; CLOCK_27   ; 4.238 ; 4.238 ; Rise       ; CLOCK_27        ;
;  HEX5[2]     ; CLOCK_27   ; 4.189 ; 4.189 ; Rise       ; CLOCK_27        ;
;  HEX5[3]     ; CLOCK_27   ; 4.762 ; 4.762 ; Rise       ; CLOCK_27        ;
;  HEX5[4]     ; CLOCK_27   ; 4.688 ; 4.688 ; Rise       ; CLOCK_27        ;
;  HEX5[5]     ; CLOCK_27   ; 4.184 ; 4.184 ; Rise       ; CLOCK_27        ;
;  HEX5[6]     ; CLOCK_27   ; 5.742 ; 5.742 ; Rise       ; CLOCK_27        ;
; HEX6[*]      ; CLOCK_27   ; 4.228 ; 4.228 ; Rise       ; CLOCK_27        ;
;  HEX6[0]     ; CLOCK_27   ; 4.772 ; 4.772 ; Rise       ; CLOCK_27        ;
;  HEX6[1]     ; CLOCK_27   ; 5.197 ; 5.197 ; Rise       ; CLOCK_27        ;
;  HEX6[2]     ; CLOCK_27   ; 4.638 ; 4.638 ; Rise       ; CLOCK_27        ;
;  HEX6[3]     ; CLOCK_27   ; 5.736 ; 5.736 ; Rise       ; CLOCK_27        ;
;  HEX6[4]     ; CLOCK_27   ; 5.368 ; 5.368 ; Rise       ; CLOCK_27        ;
;  HEX6[5]     ; CLOCK_27   ; 4.693 ; 4.693 ; Rise       ; CLOCK_27        ;
;  HEX6[6]     ; CLOCK_27   ; 4.228 ; 4.228 ; Rise       ; CLOCK_27        ;
; HEX7[*]      ; CLOCK_27   ; 4.416 ; 4.416 ; Rise       ; CLOCK_27        ;
;  HEX7[0]     ; CLOCK_27   ; 4.926 ; 4.926 ; Rise       ; CLOCK_27        ;
;  HEX7[1]     ; CLOCK_27   ; 4.856 ; 4.856 ; Rise       ; CLOCK_27        ;
;  HEX7[2]     ; CLOCK_27   ; 4.437 ; 4.437 ; Rise       ; CLOCK_27        ;
;  HEX7[3]     ; CLOCK_27   ; 5.001 ; 5.001 ; Rise       ; CLOCK_27        ;
;  HEX7[4]     ; CLOCK_27   ; 4.697 ; 4.697 ; Rise       ; CLOCK_27        ;
;  HEX7[5]     ; CLOCK_27   ; 4.416 ; 4.416 ; Rise       ; CLOCK_27        ;
;  HEX7[6]     ; CLOCK_27   ; 5.045 ; 5.045 ; Rise       ; CLOCK_27        ;
; LCD_DATA[*]  ; CLOCK_27   ; 4.618 ; 4.618 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[0] ; CLOCK_27   ; 4.975 ; 4.975 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[1] ; CLOCK_27   ; 4.965 ; 4.965 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[2] ; CLOCK_27   ; 4.873 ; 4.873 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[3] ; CLOCK_27   ; 5.026 ; 5.026 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[4] ; CLOCK_27   ; 5.291 ; 5.291 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[5] ; CLOCK_27   ; 5.084 ; 5.084 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[6] ; CLOCK_27   ; 4.934 ; 4.934 ; Rise       ; CLOCK_27        ;
;  LCD_DATA[7] ; CLOCK_27   ; 4.618 ; 4.618 ; Rise       ; CLOCK_27        ;
; LCD_EN       ; CLOCK_27   ; 4.668 ; 4.668 ; Rise       ; CLOCK_27        ;
; LCD_RS       ; CLOCK_27   ; 5.289 ; 5.289 ; Rise       ; CLOCK_27        ;
; LCD_RW       ; CLOCK_27   ; 5.043 ; 5.043 ; Rise       ; CLOCK_27        ;
; LEDG[*]      ; CLOCK_27   ; 4.874 ; 4.874 ; Rise       ; CLOCK_27        ;
;  LEDG[0]     ; CLOCK_27   ; 5.012 ; 5.012 ; Rise       ; CLOCK_27        ;
;  LEDG[1]     ; CLOCK_27   ; 4.974 ; 4.974 ; Rise       ; CLOCK_27        ;
;  LEDG[2]     ; CLOCK_27   ; 4.874 ; 4.874 ; Rise       ; CLOCK_27        ;
;  LEDG[3]     ; CLOCK_27   ; 5.313 ; 5.313 ; Rise       ; CLOCK_27        ;
;  LEDG[4]     ; CLOCK_27   ; 5.208 ; 5.208 ; Rise       ; CLOCK_27        ;
;  LEDG[5]     ; CLOCK_27   ; 5.093 ; 5.093 ; Rise       ; CLOCK_27        ;
;  LEDG[6]     ; CLOCK_27   ; 4.957 ; 4.957 ; Rise       ; CLOCK_27        ;
;  LEDG[7]     ; CLOCK_27   ; 5.157 ; 5.157 ; Rise       ; CLOCK_27        ;
; LEDR[*]      ; CLOCK_27   ; 4.042 ; 4.042 ; Rise       ; CLOCK_27        ;
;  LEDR[0]     ; CLOCK_27   ; 5.161 ; 5.161 ; Rise       ; CLOCK_27        ;
;  LEDR[1]     ; CLOCK_27   ; 5.667 ; 5.667 ; Rise       ; CLOCK_27        ;
;  LEDR[2]     ; CLOCK_27   ; 5.326 ; 5.326 ; Rise       ; CLOCK_27        ;
;  LEDR[3]     ; CLOCK_27   ; 5.119 ; 5.119 ; Rise       ; CLOCK_27        ;
;  LEDR[4]     ; CLOCK_27   ; 5.015 ; 5.015 ; Rise       ; CLOCK_27        ;
;  LEDR[5]     ; CLOCK_27   ; 4.520 ; 4.520 ; Rise       ; CLOCK_27        ;
;  LEDR[6]     ; CLOCK_27   ; 5.222 ; 5.222 ; Rise       ; CLOCK_27        ;
;  LEDR[7]     ; CLOCK_27   ; 4.629 ; 4.629 ; Rise       ; CLOCK_27        ;
;  LEDR[8]     ; CLOCK_27   ; 4.151 ; 4.151 ; Rise       ; CLOCK_27        ;
;  LEDR[9]     ; CLOCK_27   ; 4.275 ; 4.275 ; Rise       ; CLOCK_27        ;
;  LEDR[10]    ; CLOCK_27   ; 4.528 ; 4.528 ; Rise       ; CLOCK_27        ;
;  LEDR[11]    ; CLOCK_27   ; 4.328 ; 4.328 ; Rise       ; CLOCK_27        ;
;  LEDR[12]    ; CLOCK_27   ; 4.346 ; 4.346 ; Rise       ; CLOCK_27        ;
;  LEDR[13]    ; CLOCK_27   ; 4.489 ; 4.489 ; Rise       ; CLOCK_27        ;
;  LEDR[14]    ; CLOCK_27   ; 4.548 ; 4.548 ; Rise       ; CLOCK_27        ;
;  LEDR[15]    ; CLOCK_27   ; 5.026 ; 5.026 ; Rise       ; CLOCK_27        ;
;  LEDR[16]    ; CLOCK_27   ; 4.042 ; 4.042 ; Rise       ; CLOCK_27        ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; SW[17]     ; LEDR[17]    ; 10.888 ;    ;    ; 10.888 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; SW[17]     ; LEDR[17]    ; 6.061 ;    ;    ; 6.061 ;
+------------+-------------+-------+----+----+-------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_27   ; CLOCK_27 ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; CLOCK_27   ; CLOCK_27 ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 22    ; 22   ;
; Unconstrained Input Port Paths  ; 3068  ; 3068 ;
; Unconstrained Output Ports      ; 93    ; 93   ;
; Unconstrained Output Port Paths ; 93    ; 93   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 11 12:05:32 2024
Info: Command: quartus_sta wrapper -c wrapper
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'wrapper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_27 CLOCK_27
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -28.192
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -28.192   -379706.879 CLOCK_27 
Info (332146): Worst-case hold slack is 1.632
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.632         0.000 CLOCK_27 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380    -17561.380 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -12.175
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -12.175   -163739.405 CLOCK_27 
Info (332146): Worst-case hold slack is 0.702
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.702         0.000 CLOCK_27 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380    -17561.380 CLOCK_27 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4876 megabytes
    Info: Processing ended: Mon Nov 11 12:05:40 2024
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:08


