Timing Analyzer report for 04_hex_display
Tue Mar 30 13:08:14 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clkdiv:clkdiv_counter|cnt[23]'
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Setup: 'clkdiv:Clkdiv_update|cnt[9]'
 15. Slow 1200mV 85C Model Hold: 'clkdiv:clkdiv_counter|cnt[23]'
 16. Slow 1200mV 85C Model Hold: 'clkdiv:Clkdiv_update|cnt[9]'
 17. Slow 1200mV 85C Model Hold: 'CLK'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clkdiv:clkdiv_counter|cnt[23]'
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Setup: 'clkdiv:Clkdiv_update|cnt[9]'
 28. Slow 1200mV 0C Model Hold: 'clkdiv:clkdiv_counter|cnt[23]'
 29. Slow 1200mV 0C Model Hold: 'clkdiv:Clkdiv_update|cnt[9]'
 30. Slow 1200mV 0C Model Hold: 'CLK'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'CLK'
 38. Fast 1200mV 0C Model Setup: 'clkdiv:clkdiv_counter|cnt[23]'
 39. Fast 1200mV 0C Model Setup: 'clkdiv:Clkdiv_update|cnt[9]'
 40. Fast 1200mV 0C Model Hold: 'clkdiv:clkdiv_counter|cnt[23]'
 41. Fast 1200mV 0C Model Hold: 'clkdiv:Clkdiv_update|cnt[9]'
 42. Fast 1200mV 0C Model Hold: 'CLK'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Report TCCS
 53. Report RSKM
 54. Unconstrained Paths Summary
 55. Clock Status Summary
 56. Unconstrained Output Ports
 57. Unconstrained Output Ports
 58. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; 04_hex_display                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                       ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; Clock Name                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                           ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+
; CLK                           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                           ;
; clkdiv:clkdiv_counter|cnt[23] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkdiv:clkdiv_counter|cnt[23] } ;
; clkdiv:Clkdiv_update|cnt[9]   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkdiv:Clkdiv_update|cnt[9] }   ;
+-------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                           ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                    ; Note                                                          ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
; 277.62 MHz ; 238.04 MHz      ; clkdiv:clkdiv_counter|cnt[23] ; limit due to minimum period restriction (tmin)                ;
; 284.74 MHz ; 250.0 MHz       ; CLK                           ; limit due to minimum period restriction (max I/O toggle rate) ;
; 998.0 MHz  ; 402.09 MHz      ; clkdiv:Clkdiv_update|cnt[9]   ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                    ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clkdiv:clkdiv_counter|cnt[23] ; -2.602 ; -42.317       ;
; CLK                           ; -2.512 ; -48.487       ;
; clkdiv:Clkdiv_update|cnt[9]   ; -0.002 ; -0.002        ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; clkdiv:clkdiv_counter|cnt[23] ; 0.414 ; 0.000         ;
; clkdiv:Clkdiv_update|cnt[9]   ; 0.452 ; 0.000         ;
; CLK                           ; 0.604 ; 0.000         ;
+-------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary      ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clkdiv:clkdiv_counter|cnt[23] ; -3.201 ; -60.365       ;
; CLK                           ; -3.000 ; -53.558       ;
; clkdiv:Clkdiv_update|cnt[9]   ; -1.487 ; -2.974        ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkdiv:clkdiv_counter|cnt[23]'                                                                                                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[15]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[14]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[13]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[12]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[11]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[10]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[9]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[8]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[7]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[6]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[5]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[4]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[3]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[2]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[1]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -2.602 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[0]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.090     ; 3.428      ;
; -0.333 ; grey_address[0]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.081     ; 1.253      ;
; -0.325 ; grey_address[1]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.081     ; 1.245      ;
; -0.324 ; grey_address[1]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.081     ; 1.244      ;
; -0.029 ; grey_address[0]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.081     ; 0.949      ;
; -0.027 ; grey_address[0]                                                                                              ; grey_address[1]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.081     ; 0.947      ;
; -0.002 ; grey_address[2]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.081     ; 0.922      ;
; 0.062  ; grey_address[0]                                                                                              ; grey_address[0]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; grey_address[2]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; grey_address[3]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; grey_address[1]                                                                                              ; grey_address[1]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.081     ; 0.858      ;
; 0.115  ; grey_address[0]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; 0.313      ; 1.246      ;
; 0.119  ; grey_address[1]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; 0.313      ; 1.242      ;
; 0.145  ; grey_address[2]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; 0.313      ; 1.216      ;
; 0.169  ; grey_address[3]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; 0.313      ; 1.192      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                           ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.512 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.432      ;
; -2.447 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.367      ;
; -2.364 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.284      ;
; -2.305 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.225      ;
; -2.221 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.141      ;
; -2.159 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.079      ;
; -2.075 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.995      ;
; -2.039 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.959      ;
; -2.010 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.930      ;
; -2.001 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.397      ;
; -1.944 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.864      ;
; -1.929 ; clkdiv:clkdiv_counter|cnt[8]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.849      ;
; -1.928 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.848      ;
; -1.906 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.302      ;
; -1.897 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.817      ;
; -1.893 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.813      ;
; -1.890 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.286      ;
; -1.863 ; clkdiv:clkdiv_counter|cnt[9]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.783      ;
; -1.863 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.783      ;
; -1.859 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.255      ;
; -1.855 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.251      ;
; -1.825 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.221      ;
; -1.807 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.727      ;
; -1.798 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.718      ;
; -1.782 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.702      ;
; -1.782 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.702      ;
; -1.780 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.700      ;
; -1.778 ; clkdiv:clkdiv_counter|cnt[17] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.578     ; 2.201      ;
; -1.769 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.165      ;
; -1.760 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.156      ;
; -1.751 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.671      ;
; -1.751 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.671      ;
; -1.747 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.667      ;
; -1.744 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.140      ;
; -1.742 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.138      ;
; -1.721 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.641      ;
; -1.717 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.637      ;
; -1.716 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.636      ;
; -1.713 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.109      ;
; -1.713 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.109      ;
; -1.709 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.105      ;
; -1.694 ; clkdiv:clkdiv_counter|cnt[18] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.578     ; 2.117      ;
; -1.683 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.079      ;
; -1.679 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.075      ;
; -1.661 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.581      ;
; -1.653 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.573      ;
; -1.652 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.572      ;
; -1.637 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.557      ;
; -1.636 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.556      ;
; -1.636 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.556      ;
; -1.636 ; clkdiv:clkdiv_counter|cnt[19] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.578     ; 2.059      ;
; -1.634 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.554      ;
; -1.623 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.019      ;
; -1.615 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.011      ;
; -1.614 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 3.010      ;
; -1.605 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.525      ;
; -1.605 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.525      ;
; -1.602 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.522      ;
; -1.601 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.521      ;
; -1.599 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.995      ;
; -1.598 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.994      ;
; -1.596 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.992      ;
; -1.575 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.495      ;
; -1.575 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.495      ;
; -1.574 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.494      ;
; -1.571 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.491      ;
; -1.567 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.963      ;
; -1.567 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.963      ;
; -1.564 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.960      ;
; -1.551 ; clkdiv:clkdiv_counter|cnt[20] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.578     ; 1.974      ;
; -1.537 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.933      ;
; -1.537 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.933      ;
; -1.533 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.929      ;
; -1.515 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.435      ;
; -1.507 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.427      ;
; -1.507 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.427      ;
; -1.506 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.426      ;
; -1.491 ; clkdiv:Clkdiv_update|cnt[0]   ; clkdiv:Clkdiv_update|cnt[9]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.411      ;
; -1.491 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.411      ;
; -1.491 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.411      ;
; -1.491 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.411      ;
; -1.490 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.410      ;
; -1.490 ; clkdiv:clkdiv_counter|cnt[21] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.578     ; 1.913      ;
; -1.488 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.408      ;
; -1.477 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.873      ;
; -1.469 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.865      ;
; -1.469 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.865      ;
; -1.459 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.379      ;
; -1.459 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.379      ;
; -1.456 ; clkdiv:Clkdiv_update|cnt[1]   ; clkdiv:Clkdiv_update|cnt[8]   ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.376      ;
; -1.456 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.376      ;
; -1.455 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.375      ;
; -1.455 ; clkdiv:clkdiv_counter|cnt[9]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.375      ;
; -1.453 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.849      ;
; -1.453 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.849      ;
; -1.450 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.395      ; 2.846      ;
; -1.429 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.349      ;
; -1.429 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.349      ;
; -1.426 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.346      ;
; -1.426 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.346      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkdiv:Clkdiv_update|cnt[9]'                                                                                                                    ;
+--------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; -0.002 ; shownumber:Shownumber1|flag[0] ; shownumber:Shownumber1|flag[1] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 1.000        ; -0.082     ; 0.921      ;
; 0.061  ; shownumber:Shownumber1|flag[0] ; shownumber:Shownumber1|flag[0] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; shownumber:Shownumber1|flag[1] ; shownumber:Shownumber1|flag[1] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 1.000        ; -0.082     ; 0.858      ;
+--------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkdiv:clkdiv_counter|cnt[23]'                                                                                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.414 ; grey_address[3]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.473      ; 1.141      ;
; 0.437 ; grey_address[2]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.473      ; 1.164      ;
; 0.448 ; grey_address[0]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.473      ; 1.175      ;
; 0.453 ; grey_address[3]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; grey_address[2]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; grey_address[1]                                                                                              ; grey_address[1]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.081      ; 0.746      ;
; 0.458 ; grey_address[1]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.473      ; 1.185      ;
; 0.465 ; grey_address[0]                                                                                              ; grey_address[0]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.081      ; 0.758      ;
; 0.510 ; grey_address[2]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.081      ; 0.803      ;
; 0.525 ; grey_address[0]                                                                                              ; grey_address[1]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.081      ; 0.818      ;
; 0.526 ; grey_address[0]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.081      ; 0.819      ;
; 0.773 ; grey_address[1]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.081      ; 1.066      ;
; 0.774 ; grey_address[1]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.081      ; 1.067      ;
; 0.781 ; grey_address[0]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.081      ; 1.074      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[15]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[14]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[13]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[12]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[11]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[10]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[9]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[8]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[7]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[6]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[5]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[4]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[3]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[2]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[1]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
; 3.089 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[0]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.001      ; 3.301      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkdiv:Clkdiv_update|cnt[9]'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.452 ; shownumber:Shownumber1|flag[1] ; shownumber:Shownumber1|flag[1] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 0.000        ; 0.082      ; 0.746      ;
; 0.464 ; shownumber:Shownumber1|flag[0] ; shownumber:Shownumber1|flag[0] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 0.000        ; 0.082      ; 0.758      ;
; 0.508 ; shownumber:Shownumber1|flag[0] ; shownumber:Shownumber1|flag[1] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 0.000        ; 0.082      ; 0.802      ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                           ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.604 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.394      ;
; 0.613 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.403      ;
; 0.716 ; clkdiv:clkdiv_counter|cnt[17] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.030      ;
; 0.718 ; clkdiv:clkdiv_counter|cnt[21] ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.032      ;
; 0.718 ; clkdiv:clkdiv_counter|cnt[19] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.032      ;
; 0.718 ; clkdiv:clkdiv_counter|cnt[18] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.032      ;
; 0.720 ; clkdiv:clkdiv_counter|cnt[22] ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.034      ;
; 0.720 ; clkdiv:clkdiv_counter|cnt[20] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.034      ;
; 0.725 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.515      ;
; 0.735 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.028      ;
; 0.735 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.525      ;
; 0.736 ; clkdiv:clkdiv_counter|cnt[9]  ; clkdiv:clkdiv_counter|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.029      ;
; 0.736 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; clkdiv:Clkdiv_update|cnt[7]   ; clkdiv:Clkdiv_update|cnt[7]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clkdiv:Clkdiv_update|cnt[1]   ; clkdiv:Clkdiv_update|cnt[1]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; clkdiv:Clkdiv_update|cnt[5]   ; clkdiv:Clkdiv_update|cnt[5]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clkdiv:Clkdiv_update|cnt[3]   ; clkdiv:Clkdiv_update|cnt[3]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clkdiv:Clkdiv_update|cnt[2]   ; clkdiv:Clkdiv_update|cnt[2]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clkdiv:clkdiv_counter|cnt[8]  ; clkdiv:clkdiv_counter|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; clkdiv:Clkdiv_update|cnt[8]   ; clkdiv:Clkdiv_update|cnt[8]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; clkdiv:Clkdiv_update|cnt[6]   ; clkdiv:Clkdiv_update|cnt[6]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; clkdiv:Clkdiv_update|cnt[4]   ; clkdiv:Clkdiv_update|cnt[4]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.034      ;
; 0.743 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.533      ;
; 0.744 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.534      ;
; 0.752 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.542      ;
; 0.753 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.543      ;
; 0.762 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; clkdiv:Clkdiv_update|cnt[0]   ; clkdiv:Clkdiv_update|cnt[0]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.865 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.655      ;
; 0.865 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.655      ;
; 0.874 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.664      ;
; 0.875 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.665      ;
; 0.883 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.673      ;
; 0.883 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.673      ;
; 0.884 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.674      ;
; 0.892 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.682      ;
; 0.892 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.682      ;
; 0.893 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.683      ;
; 1.004 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.794      ;
; 1.005 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.795      ;
; 1.005 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.795      ;
; 1.013 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.803      ;
; 1.014 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.804      ;
; 1.015 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.805      ;
; 1.023 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.813      ;
; 1.023 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.813      ;
; 1.023 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.813      ;
; 1.032 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.822      ;
; 1.032 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.822      ;
; 1.032 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.578      ; 1.822      ;
; 1.071 ; clkdiv:clkdiv_counter|cnt[17] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.385      ;
; 1.072 ; clkdiv:clkdiv_counter|cnt[19] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.386      ;
; 1.072 ; clkdiv:clkdiv_counter|cnt[21] ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.386      ;
; 1.079 ; clkdiv:clkdiv_counter|cnt[18] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.393      ;
; 1.081 ; clkdiv:clkdiv_counter|cnt[20] ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.395      ;
; 1.088 ; clkdiv:clkdiv_counter|cnt[18] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.402      ;
; 1.090 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.383      ;
; 1.090 ; clkdiv:clkdiv_counter|cnt[20] ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.102      ; 1.404      ;
; 1.091 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; clkdiv:clkdiv_counter|cnt[9]  ; clkdiv:clkdiv_counter|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.384      ;
; 1.091 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.384      ;
; 1.092 ; clkdiv:Clkdiv_update|cnt[1]   ; clkdiv:Clkdiv_update|cnt[2]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; clkdiv:Clkdiv_update|cnt[7]   ; clkdiv:Clkdiv_update|cnt[8]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.385      ;
; 1.093 ; clkdiv:Clkdiv_update|cnt[5]   ; clkdiv:Clkdiv_update|cnt[6]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.386      ;
; 1.093 ; clkdiv:Clkdiv_update|cnt[3]   ; clkdiv:Clkdiv_update|cnt[4]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.386      ;
; 1.099 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clkdiv:clkdiv_counter|cnt[8]  ; clkdiv:clkdiv_counter|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clkdiv:Clkdiv_update|cnt[2]   ; clkdiv:Clkdiv_update|cnt[3]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; clkdiv:Clkdiv_update|cnt[0]   ; clkdiv:Clkdiv_update|cnt[1]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.394      ;
; 1.101 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.394      ;
; 1.102 ; clkdiv:Clkdiv_update|cnt[8]   ; clkdiv:Clkdiv_update|cnt[9]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; clkdiv:Clkdiv_update|cnt[6]   ; clkdiv:Clkdiv_update|cnt[7]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; clkdiv:Clkdiv_update|cnt[4]   ; clkdiv:Clkdiv_update|cnt[5]   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.395      ;
; 1.108 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clkdiv:clkdiv_counter|cnt[8]  ; clkdiv:clkdiv_counter|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.402      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                             ;
+-------------+-----------------+-------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                    ; Note                                                          ;
+-------------+-----------------+-------------------------------+---------------------------------------------------------------+
; 305.34 MHz  ; 238.04 MHz      ; clkdiv:clkdiv_counter|cnt[23] ; limit due to minimum period restriction (tmin)                ;
; 319.9 MHz   ; 250.0 MHz       ; CLK                           ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1102.54 MHz ; 402.09 MHz      ; clkdiv:Clkdiv_update|cnt[9]   ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+-------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clkdiv:clkdiv_counter|cnt[23] ; -2.275 ; -36.793       ;
; CLK                           ; -2.126 ; -39.785       ;
; clkdiv:Clkdiv_update|cnt[9]   ; 0.093  ; 0.000         ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; clkdiv:clkdiv_counter|cnt[23] ; 0.394 ; 0.000         ;
; clkdiv:Clkdiv_update|cnt[9]   ; 0.402 ; 0.000         ;
; CLK                           ; 0.540 ; 0.000         ;
+-------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; clkdiv:clkdiv_counter|cnt[23] ; -3.201 ; -60.365       ;
; CLK                           ; -3.000 ; -53.558       ;
; clkdiv:Clkdiv_update|cnt[9]   ; -1.487 ; -2.974        ;
+-------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkdiv:clkdiv_counter|cnt[23]'                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[15]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[14]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[13]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[12]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[11]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[10]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[9]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[8]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[7]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[6]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[5]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[4]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[3]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[2]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[1]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -2.275 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[0]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.080     ; 3.119      ;
; -0.200 ; grey_address[0]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.072     ; 1.130      ;
; -0.193 ; grey_address[1]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.072     ; 1.123      ;
; -0.192 ; grey_address[1]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.072     ; 1.122      ;
; 0.069  ; grey_address[0]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.072     ; 0.861      ;
; 0.071  ; grey_address[0]                                                                                              ; grey_address[1]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.072     ; 0.859      ;
; 0.092  ; grey_address[2]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.072     ; 0.838      ;
; 0.133  ; grey_address[0]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; 0.277      ; 1.183      ;
; 0.138  ; grey_address[1]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; 0.277      ; 1.178      ;
; 0.160  ; grey_address[2]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; 0.277      ; 1.156      ;
; 0.160  ; grey_address[0]                                                                                              ; grey_address[0]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; grey_address[2]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; grey_address[3]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; grey_address[1]                                                                                              ; grey_address[1]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.072     ; 0.770      ;
; 0.181  ; grey_address[3]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; 0.277      ; 1.135      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                            ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.126 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.055      ;
; -2.035 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.964      ;
; -1.995 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.924      ;
; -1.913 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.842      ;
; -1.874 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.803      ;
; -1.787 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.716      ;
; -1.748 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.677      ;
; -1.696 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.625      ;
; -1.657 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.586      ;
; -1.626 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 3.003      ;
; -1.622 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.551      ;
; -1.622 ; clkdiv:clkdiv_counter|cnt[8]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.551      ;
; -1.610 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.539      ;
; -1.574 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.503      ;
; -1.570 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.499      ;
; -1.552 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.929      ;
; -1.540 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.917      ;
; -1.531 ; clkdiv:clkdiv_counter|cnt[9]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.460      ;
; -1.531 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.460      ;
; -1.504 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.881      ;
; -1.500 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.877      ;
; -1.496 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.425      ;
; -1.495 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.424      ;
; -1.495 ; clkdiv:clkdiv_counter|cnt[17] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.540     ; 1.957      ;
; -1.491 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.420      ;
; -1.491 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.420      ;
; -1.484 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.413      ;
; -1.461 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.838      ;
; -1.455 ; clkdiv:clkdiv_counter|cnt[18] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.540     ; 1.917      ;
; -1.448 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.377      ;
; -1.448 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.377      ;
; -1.444 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.373      ;
; -1.426 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.803      ;
; -1.421 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.798      ;
; -1.421 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.798      ;
; -1.414 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.791      ;
; -1.409 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.338      ;
; -1.405 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.334      ;
; -1.404 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.333      ;
; -1.378 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.755      ;
; -1.378 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.755      ;
; -1.374 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.751      ;
; -1.374 ; clkdiv:clkdiv_counter|cnt[19] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.540     ; 1.836      ;
; -1.370 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.299      ;
; -1.370 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.299      ;
; -1.369 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.298      ;
; -1.365 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.294      ;
; -1.365 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.294      ;
; -1.358 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.287      ;
; -1.358 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.287      ;
; -1.339 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.716      ;
; -1.335 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.712      ;
; -1.334 ; clkdiv:clkdiv_counter|cnt[20] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.540     ; 1.796      ;
; -1.322 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.251      ;
; -1.322 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.251      ;
; -1.318 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.247      ;
; -1.318 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.247      ;
; -1.300 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.677      ;
; -1.300 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.677      ;
; -1.295 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.672      ;
; -1.295 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.672      ;
; -1.288 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.665      ;
; -1.288 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.665      ;
; -1.283 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.212      ;
; -1.283 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.212      ;
; -1.282 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.211      ;
; -1.279 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.208      ;
; -1.252 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.629      ;
; -1.252 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.629      ;
; -1.248 ; clkdiv:clkdiv_counter|cnt[21] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.540     ; 1.710      ;
; -1.248 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.625      ;
; -1.244 ; clkdiv:Clkdiv_update|cnt[0]   ; clkdiv:Clkdiv_update|cnt[9]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.173      ;
; -1.244 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[9]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.173      ;
; -1.244 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.173      ;
; -1.244 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.173      ;
; -1.244 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.173      ;
; -1.239 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.168      ;
; -1.239 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.168      ;
; -1.232 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.161      ;
; -1.232 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.161      ;
; -1.232 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.161      ;
; -1.213 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.590      ;
; -1.213 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.590      ;
; -1.209 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.586      ;
; -1.208 ; clkdiv:clkdiv_counter|cnt[22] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.540     ; 1.670      ;
; -1.196 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.125      ;
; -1.196 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[10] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.125      ;
; -1.193 ; clkdiv:Clkdiv_update|cnt[1]   ; clkdiv:Clkdiv_update|cnt[8]   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.122      ;
; -1.192 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[8]  ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.121      ;
; -1.192 ; clkdiv:clkdiv_counter|cnt[9]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.121      ;
; -1.192 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.121      ;
; -1.174 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.551      ;
; -1.174 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.551      ;
; -1.169 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.546      ;
; -1.169 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.546      ;
; -1.162 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.539      ;
; -1.162 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 1.000        ; 0.375      ; 2.539      ;
; -1.157 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.086      ;
; -1.157 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[11] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.086      ;
; -1.154 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[23] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.083      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkdiv:Clkdiv_update|cnt[9]'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.093 ; shownumber:Shownumber1|flag[0] ; shownumber:Shownumber1|flag[1] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 1.000        ; -0.072     ; 0.837      ;
; 0.160 ; shownumber:Shownumber1|flag[0] ; shownumber:Shownumber1|flag[0] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 1.000        ; -0.072     ; 0.770      ;
; 0.160 ; shownumber:Shownumber1|flag[1] ; shownumber:Shownumber1|flag[1] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 1.000        ; -0.072     ; 0.770      ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkdiv:clkdiv_counter|cnt[23]'                                                                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.394 ; grey_address[3]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.417      ; 1.041      ;
; 0.402 ; grey_address[3]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; grey_address[2]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; grey_address[1]                                                                                              ; grey_address[1]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; grey_address[2]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.417      ; 1.064      ;
; 0.417 ; grey_address[0]                                                                                              ; grey_address[0]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.072      ; 0.684      ;
; 0.426 ; grey_address[0]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.417      ; 1.073      ;
; 0.437 ; grey_address[1]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.417      ; 1.084      ;
; 0.471 ; grey_address[2]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.072      ; 0.738      ;
; 0.485 ; grey_address[0]                                                                                              ; grey_address[1]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.072      ; 0.752      ;
; 0.486 ; grey_address[0]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.072      ; 0.753      ;
; 0.718 ; grey_address[1]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.072      ; 0.985      ;
; 0.719 ; grey_address[1]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.072      ; 0.986      ;
; 0.724 ; grey_address[0]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.072      ; 0.991      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[15]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[14]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[13]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[12]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[11]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[10]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[9]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[8]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[7]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[6]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[5]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[4]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[3]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[2]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[1]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
; 2.813 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[0]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.000      ; 3.003      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkdiv:Clkdiv_update|cnt[9]'                                                                                                                     ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.402 ; shownumber:Shownumber1|flag[1] ; shownumber:Shownumber1|flag[1] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; shownumber:Shownumber1|flag[0] ; shownumber:Shownumber1|flag[0] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 0.000        ; 0.072      ; 0.684      ;
; 0.470 ; shownumber:Shownumber1|flag[0] ; shownumber:Shownumber1|flag[1] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 0.000        ; 0.072      ; 0.737      ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                            ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.540 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.275      ;
; 0.557 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.292      ;
; 0.631 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.366      ;
; 0.661 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.396      ;
; 0.661 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.396      ;
; 0.662 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.397      ;
; 0.665 ; clkdiv:clkdiv_counter|cnt[17] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.952      ;
; 0.668 ; clkdiv:clkdiv_counter|cnt[18] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.955      ;
; 0.669 ; clkdiv:clkdiv_counter|cnt[21] ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.956      ;
; 0.669 ; clkdiv:clkdiv_counter|cnt[19] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.956      ;
; 0.672 ; clkdiv:clkdiv_counter|cnt[22] ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.959      ;
; 0.672 ; clkdiv:clkdiv_counter|cnt[20] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.959      ;
; 0.678 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.413      ;
; 0.679 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.414      ;
; 0.683 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.951      ;
; 0.683 ; clkdiv:clkdiv_counter|cnt[9]  ; clkdiv:clkdiv_counter|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.951      ;
; 0.683 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.951      ;
; 0.684 ; clkdiv:Clkdiv_update|cnt[1]   ; clkdiv:Clkdiv_update|cnt[1]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.952      ;
; 0.684 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.952      ;
; 0.685 ; clkdiv:Clkdiv_update|cnt[7]   ; clkdiv:Clkdiv_update|cnt[7]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.953      ;
; 0.686 ; clkdiv:Clkdiv_update|cnt[2]   ; clkdiv:Clkdiv_update|cnt[2]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.954      ;
; 0.686 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; clkdiv:Clkdiv_update|cnt[5]   ; clkdiv:Clkdiv_update|cnt[5]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.955      ;
; 0.687 ; clkdiv:Clkdiv_update|cnt[3]   ; clkdiv:Clkdiv_update|cnt[3]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.956      ;
; 0.688 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.956      ;
; 0.689 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; clkdiv:clkdiv_counter|cnt[8]  ; clkdiv:clkdiv_counter|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.957      ;
; 0.689 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; clkdiv:Clkdiv_update|cnt[8]   ; clkdiv:Clkdiv_update|cnt[8]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; clkdiv:Clkdiv_update|cnt[6]   ; clkdiv:Clkdiv_update|cnt[6]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; clkdiv:Clkdiv_update|cnt[4]   ; clkdiv:Clkdiv_update|cnt[4]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.959      ;
; 0.713 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[0]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.981      ;
; 0.714 ; clkdiv:Clkdiv_update|cnt[0]   ; clkdiv:Clkdiv_update|cnt[0]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.982      ;
; 0.753 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.488      ;
; 0.758 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.493      ;
; 0.782 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.517      ;
; 0.783 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.518      ;
; 0.783 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.518      ;
; 0.784 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.519      ;
; 0.786 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.521      ;
; 0.799 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.534      ;
; 0.800 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.535      ;
; 0.801 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.536      ;
; 0.874 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.609      ;
; 0.875 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.610      ;
; 0.880 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.615      ;
; 0.904 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.639      ;
; 0.904 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.639      ;
; 0.904 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.639      ;
; 0.905 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.640      ;
; 0.905 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.640      ;
; 0.908 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.643      ;
; 0.921 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.656      ;
; 0.921 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.656      ;
; 0.922 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.657      ;
; 0.987 ; clkdiv:clkdiv_counter|cnt[17] ; clkdiv:clkdiv_counter|cnt[18] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.274      ;
; 0.987 ; clkdiv:clkdiv_counter|cnt[18] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.274      ;
; 0.989 ; clkdiv:clkdiv_counter|cnt[20] ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.276      ;
; 0.993 ; clkdiv:clkdiv_counter|cnt[19] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.280      ;
; 0.993 ; clkdiv:clkdiv_counter|cnt[21] ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.280      ;
; 0.996 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[19] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.731      ;
; 0.997 ; clkdiv:clkdiv_counter|cnt[9]  ; clkdiv:clkdiv_counter|cnt[17] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.732      ;
; 1.002 ; clkdiv:clkdiv_counter|cnt[18] ; clkdiv:clkdiv_counter|cnt[20] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.289      ;
; 1.002 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[21] ; CLK          ; CLK         ; 0.000        ; 0.540      ; 1.737      ;
; 1.005 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[11] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[13] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[2]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clkdiv:clkdiv_counter|cnt[9]  ; clkdiv:clkdiv_counter|cnt[10] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[3]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.005 ; clkdiv:Clkdiv_update|cnt[2]   ; clkdiv:Clkdiv_update|cnt[3]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.273      ;
; 1.006 ; clkdiv:clkdiv_counter|cnt[8]  ; clkdiv:clkdiv_counter|cnt[9]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[1]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[15] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[7]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; clkdiv:Clkdiv_update|cnt[1]   ; clkdiv:Clkdiv_update|cnt[2]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[8]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[16] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.274      ;
; 1.006 ; clkdiv:clkdiv_counter|cnt[20] ; clkdiv:clkdiv_counter|cnt[22] ; CLK          ; CLK         ; 0.000        ; 0.092      ; 1.293      ;
; 1.007 ; clkdiv:Clkdiv_update|cnt[8]   ; clkdiv:Clkdiv_update|cnt[9]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; clkdiv:Clkdiv_update|cnt[0]   ; clkdiv:Clkdiv_update|cnt[1]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[5]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.275      ;
; 1.007 ; clkdiv:Clkdiv_update|cnt[7]   ; clkdiv:Clkdiv_update|cnt[8]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.275      ;
; 1.008 ; clkdiv:Clkdiv_update|cnt[6]   ; clkdiv:Clkdiv_update|cnt[7]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.276      ;
; 1.008 ; clkdiv:Clkdiv_update|cnt[4]   ; clkdiv:Clkdiv_update|cnt[5]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.276      ;
; 1.009 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[14] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.277      ;
; 1.010 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[6]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.278      ;
; 1.010 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.278      ;
; 1.011 ; clkdiv:Clkdiv_update|cnt[5]   ; clkdiv:Clkdiv_update|cnt[6]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.279      ;
; 1.011 ; clkdiv:Clkdiv_update|cnt[3]   ; clkdiv:Clkdiv_update|cnt[4]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.279      ;
; 1.020 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[4]  ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.288      ;
; 1.020 ; clkdiv:Clkdiv_update|cnt[2]   ; clkdiv:Clkdiv_update|cnt[4]   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.288      ;
; 1.022 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[12] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.290      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                     ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLK                           ; -0.553 ; -4.407        ;
; clkdiv:clkdiv_counter|cnt[23] ; -0.324 ; -5.184        ;
; clkdiv:Clkdiv_update|cnt[9]   ; 0.566  ; 0.000         ;
+-------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+-------------------------------+-------+---------------+
; Clock                         ; Slack ; End Point TNS ;
+-------------------------------+-------+---------------+
; clkdiv:clkdiv_counter|cnt[23] ; 0.143 ; 0.000         ;
; clkdiv:Clkdiv_update|cnt[9]   ; 0.186 ; 0.000         ;
; CLK                           ; 0.252 ; 0.000         ;
+-------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary       ;
+-------------------------------+--------+---------------+
; Clock                         ; Slack  ; End Point TNS ;
+-------------------------------+--------+---------------+
; CLK                           ; -3.000 ; -39.314       ;
; clkdiv:clkdiv_counter|cnt[23] ; -1.000 ; -21.000       ;
; clkdiv:Clkdiv_update|cnt[9]   ; -1.000 ; -2.000        ;
+-------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                             ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.553 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.503      ;
; -0.544 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.494      ;
; -0.490 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.440      ;
; -0.481 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; CLK         ; 0.500        ; 1.148      ; 2.211      ;
; -0.475 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.425      ;
; -0.453 ; clkdiv:Clkdiv_update|cnt[9]   ; clkdiv:Clkdiv_update|cnt[9]   ; clkdiv:Clkdiv_update|cnt[9]   ; CLK         ; 0.500        ; 1.148      ; 2.183      ;
; -0.421 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.371      ;
; -0.407 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.357      ;
; -0.356 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.499      ;
; -0.349 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.299      ;
; -0.345 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.295      ;
; -0.340 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.290      ;
; -0.312 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.455      ;
; -0.301 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.251      ;
; -0.293 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.436      ;
; -0.292 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.435      ;
; -0.288 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.431      ;
; -0.283 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.426      ;
; -0.282 ; clkdiv:clkdiv_counter|cnt[9]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.232      ;
; -0.282 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.232      ;
; -0.281 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.231      ;
; -0.277 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.227      ;
; -0.272 ; clkdiv:clkdiv_counter|cnt[8]  ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.222      ;
; -0.272 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.222      ;
; -0.244 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.387      ;
; -0.243 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.386      ;
; -0.233 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.183      ;
; -0.232 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.182      ;
; -0.229 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.372      ;
; -0.225 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.368      ;
; -0.224 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.367      ;
; -0.224 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.367      ;
; -0.220 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.363      ;
; -0.218 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.168      ;
; -0.215 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.358      ;
; -0.214 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.357      ;
; -0.214 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.164      ;
; -0.213 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.163      ;
; -0.213 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.163      ;
; -0.211 ; clkdiv:clkdiv_counter|cnt[17] ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.238     ; 0.960      ;
; -0.209 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.159      ;
; -0.204 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.154      ;
; -0.203 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.153      ;
; -0.203 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.153      ;
; -0.176 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.319      ;
; -0.176 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.319      ;
; -0.175 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.318      ;
; -0.165 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.115      ;
; -0.165 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.115      ;
; -0.164 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.114      ;
; -0.161 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.304      ;
; -0.160 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.303      ;
; -0.157 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.300      ;
; -0.156 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[17] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.299      ;
; -0.156 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.299      ;
; -0.152 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.295      ;
; -0.150 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.100      ;
; -0.149 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.099      ;
; -0.149 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.099      ;
; -0.148 ; clkdiv:clkdiv_counter|cnt[19] ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.238     ; 0.897      ;
; -0.147 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[17] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.290      ;
; -0.146 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.289      ;
; -0.146 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.289      ;
; -0.146 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.096      ;
; -0.145 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[11] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.095      ;
; -0.145 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.095      ;
; -0.141 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[10] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.091      ;
; -0.141 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.091      ;
; -0.136 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[11] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.086      ;
; -0.135 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.085      ;
; -0.135 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.085      ;
; -0.135 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.085      ;
; -0.133 ; clkdiv:clkdiv_counter|cnt[18] ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.238     ; 0.882      ;
; -0.108 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.251      ;
; -0.108 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.251      ;
; -0.107 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.250      ;
; -0.097 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[16] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.047      ;
; -0.097 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[14] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.047      ;
; -0.097 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[10] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.047      ;
; -0.096 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.046      ;
; -0.093 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[17] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.236      ;
; -0.092 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.235      ;
; -0.088 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.231      ;
; -0.088 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.231      ;
; -0.085 ; clkdiv:clkdiv_counter|cnt[9]  ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.228      ;
; -0.084 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.227      ;
; -0.082 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[11] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.032      ;
; -0.081 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[13] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.031      ;
; -0.079 ; clkdiv:clkdiv_counter|cnt[21] ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.238     ; 0.828      ;
; -0.079 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.029      ;
; -0.079 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[21] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.222      ;
; -0.078 ; clkdiv:Clkdiv_update|cnt[1]   ; clkdiv:Clkdiv_update|cnt[9]   ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.028      ;
; -0.078 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[19] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.221      ;
; -0.078 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[17] ; CLK                           ; CLK         ; 1.000        ; 0.156      ; 1.221      ;
; -0.078 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[10] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.028      ;
; -0.077 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[9]  ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.027      ;
; -0.077 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[15] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.027      ;
; -0.077 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[12] ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.027      ;
; -0.074 ; clkdiv:Clkdiv_update|cnt[1]   ; clkdiv:Clkdiv_update|cnt[8]   ; CLK                           ; CLK         ; 1.000        ; -0.037     ; 1.024      ;
+--------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkdiv:clkdiv_counter|cnt[23]'                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[15]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[14]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[13]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[12]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[11]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[10]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[9]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[8]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[7]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[6]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[5]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[4]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[3]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[2]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[1]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[0]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.047     ; 1.232      ;
; 0.417  ; grey_address[0]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.036     ; 0.534      ;
; 0.420  ; grey_address[1]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.036     ; 0.531      ;
; 0.422  ; grey_address[1]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.036     ; 0.529      ;
; 0.551  ; grey_address[0]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.036     ; 0.400      ;
; 0.553  ; grey_address[0]                                                                                              ; grey_address[1]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.036     ; 0.398      ;
; 0.565  ; grey_address[2]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.036     ; 0.386      ;
; 0.574  ; grey_address[1]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; 0.138      ; 0.573      ;
; 0.581  ; grey_address[0]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; 0.138      ; 0.566      ;
; 0.586  ; grey_address[2]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; 0.138      ; 0.561      ;
; 0.592  ; grey_address[0]                                                                                              ; grey_address[0]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; grey_address[3]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; grey_address[2]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.036     ; 0.359      ;
; 0.592  ; grey_address[1]                                                                                              ; grey_address[1]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; -0.036     ; 0.359      ;
; 0.596  ; grey_address[3]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 1.000        ; 0.138      ; 0.551      ;
+--------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkdiv:Clkdiv_update|cnt[9]'                                                                                                                    ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.566 ; shownumber:Shownumber1|flag[0] ; shownumber:Shownumber1|flag[1] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 1.000        ; -0.037     ; 0.384      ;
; 0.591 ; shownumber:Shownumber1|flag[0] ; shownumber:Shownumber1|flag[0] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; shownumber:Shownumber1|flag[1] ; shownumber:Shownumber1|flag[1] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 1.000        ; -0.037     ; 0.359      ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkdiv:clkdiv_counter|cnt[23]'                                                                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.143 ; grey_address[3]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.219      ; 0.466      ;
; 0.154 ; grey_address[2]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.219      ; 0.477      ;
; 0.166 ; grey_address[1]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.219      ; 0.489      ;
; 0.167 ; grey_address[0]                                                                                              ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.219      ; 0.490      ;
; 0.187 ; grey_address[3]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; grey_address[2]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; grey_address[1]                                                                                              ; grey_address[1]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; grey_address[0]                                                                                              ; grey_address[0]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.036      ; 0.314      ;
; 0.206 ; grey_address[2]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.036      ; 0.326      ;
; 0.214 ; grey_address[0]                                                                                              ; grey_address[1]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.036      ; 0.334      ;
; 0.216 ; grey_address[0]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.036      ; 0.336      ;
; 0.310 ; grey_address[1]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; grey_address[1]                                                                                              ; grey_address[2]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.036      ; 0.431      ;
; 0.313 ; grey_address[0]                                                                                              ; grey_address[3]                                                                                              ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.036      ; 0.433      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[15]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[14]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[13]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[12]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[11]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[10]                         ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[9]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[8]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[7]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[6]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[5]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[4]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[3]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[2]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[1]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|ram_block1a0~porta_address_reg0 ; rom:grey_data|altsyncram:altsyncram_component|altsyncram_dd91:auto_generated|q_a[0]                          ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 0.000        ; 0.012      ; 1.151      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkdiv:Clkdiv_update|cnt[9]'                                                                                                                     ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                ; Latch Clock                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+
; 0.186 ; shownumber:Shownumber1|flag[1] ; shownumber:Shownumber1|flag[1] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; shownumber:Shownumber1|flag[0] ; shownumber:Shownumber1|flag[0] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 0.000        ; 0.037      ; 0.314      ;
; 0.204 ; shownumber:Shownumber1|flag[0] ; shownumber:Shownumber1|flag[1] ; clkdiv:Clkdiv_update|cnt[9] ; clkdiv:Clkdiv_update|cnt[9] ; 0.000        ; 0.037      ; 0.325      ;
+-------+--------------------------------+--------------------------------+-----------------------------+-----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                             ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.252 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[17] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.574      ;
; 0.255 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.577      ;
; 0.285 ; clkdiv:clkdiv_counter|cnt[17] ; clkdiv:clkdiv_counter|cnt[17] ; CLK                           ; CLK         ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; clkdiv:clkdiv_counter|cnt[21] ; clkdiv:clkdiv_counter|cnt[21] ; CLK                           ; CLK         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; clkdiv:clkdiv_counter|cnt[19] ; clkdiv:clkdiv_counter|cnt[19] ; CLK                           ; CLK         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; clkdiv:clkdiv_counter|cnt[18] ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 0.000        ; 0.045      ; 0.415      ;
; 0.287 ; clkdiv:clkdiv_counter|cnt[22] ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 0.000        ; 0.045      ; 0.416      ;
; 0.287 ; clkdiv:clkdiv_counter|cnt[20] ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 0.000        ; 0.045      ; 0.416      ;
; 0.291 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[11] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; clkdiv:clkdiv_counter|cnt[9]  ; clkdiv:clkdiv_counter|cnt[9]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[7]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.413      ;
; 0.292 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[1]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; clkdiv:Clkdiv_update|cnt[7]   ; clkdiv:Clkdiv_update|cnt[7]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clkdiv:Clkdiv_update|cnt[1]   ; clkdiv:Clkdiv_update|cnt[1]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[15] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[13] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[3]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[2]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; clkdiv:Clkdiv_update|cnt[5]   ; clkdiv:Clkdiv_update|cnt[5]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clkdiv:Clkdiv_update|cnt[3]   ; clkdiv:Clkdiv_update|cnt[3]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clkdiv:Clkdiv_update|cnt[2]   ; clkdiv:Clkdiv_update|cnt[2]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[12] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[10] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[5]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[4]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; clkdiv:Clkdiv_update|cnt[8]   ; clkdiv:Clkdiv_update|cnt[8]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clkdiv:Clkdiv_update|cnt[6]   ; clkdiv:Clkdiv_update|cnt[6]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clkdiv:Clkdiv_update|cnt[4]   ; clkdiv:Clkdiv_update|cnt[4]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[16] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[14] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clkdiv:clkdiv_counter|cnt[8]  ; clkdiv:clkdiv_counter|cnt[8]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[6]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.416      ;
; 0.304 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[17] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.626      ;
; 0.305 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[0]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; clkdiv:Clkdiv_update|cnt[0]   ; clkdiv:Clkdiv_update|cnt[0]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.629      ;
; 0.318 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[19] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.640      ;
; 0.318 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[17] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.640      ;
; 0.321 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.643      ;
; 0.321 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.643      ;
; 0.370 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[19] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.692      ;
; 0.370 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[17] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.692      ;
; 0.373 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.695      ;
; 0.373 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.695      ;
; 0.383 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[17] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.705      ;
; 0.384 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[21] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.706      ;
; 0.384 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[19] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.706      ;
; 0.386 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.708      ;
; 0.387 ; clkdiv:clkdiv_counter|cnt[16] ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.709      ;
; 0.387 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.709      ;
; 0.425 ; clkdiv:Clkdiv_update|cnt[9]   ; clkdiv:Clkdiv_update|cnt[9]   ; clkdiv:Clkdiv_update|cnt[9]   ; CLK         ; 0.000        ; 1.193      ; 1.837      ;
; 0.434 ; clkdiv:clkdiv_counter|cnt[17] ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 0.000        ; 0.045      ; 0.563      ;
; 0.434 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[17] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.756      ;
; 0.435 ; clkdiv:clkdiv_counter|cnt[19] ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 0.000        ; 0.045      ; 0.564      ;
; 0.435 ; clkdiv:clkdiv_counter|cnt[21] ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 0.000        ; 0.045      ; 0.564      ;
; 0.436 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[21] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.758      ;
; 0.436 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[19] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.758      ;
; 0.437 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.759      ;
; 0.439 ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; CLK         ; 0.000        ; 1.193      ; 1.851      ;
; 0.439 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.761      ;
; 0.439 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.761      ;
; 0.440 ; clkdiv:clkdiv_counter|cnt[11] ; clkdiv:clkdiv_counter|cnt[12] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.561      ;
; 0.441 ; clkdiv:clkdiv_counter|cnt[1]  ; clkdiv:clkdiv_counter|cnt[2]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; clkdiv:clkdiv_counter|cnt[9]  ; clkdiv:clkdiv_counter|cnt[10] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.562      ;
; 0.441 ; clkdiv:clkdiv_counter|cnt[7]  ; clkdiv:clkdiv_counter|cnt[8]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; clkdiv:Clkdiv_update|cnt[1]   ; clkdiv:Clkdiv_update|cnt[2]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; clkdiv:clkdiv_counter|cnt[3]  ; clkdiv:clkdiv_counter|cnt[4]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; clkdiv:Clkdiv_update|cnt[7]   ; clkdiv:Clkdiv_update|cnt[8]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; clkdiv:clkdiv_counter|cnt[15] ; clkdiv:clkdiv_counter|cnt[16] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; clkdiv:clkdiv_counter|cnt[13] ; clkdiv:clkdiv_counter|cnt[14] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; clkdiv:Clkdiv_update|cnt[5]   ; clkdiv:Clkdiv_update|cnt[6]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; clkdiv:Clkdiv_update|cnt[3]   ; clkdiv:Clkdiv_update|cnt[4]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; clkdiv:clkdiv_counter|cnt[5]  ; clkdiv:clkdiv_counter|cnt[6]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.564      ;
; 0.444 ; clkdiv:clkdiv_counter|cnt[18] ; clkdiv:clkdiv_counter|cnt[19] ; CLK                           ; CLK         ; 0.000        ; 0.045      ; 0.573      ;
; 0.445 ; clkdiv:clkdiv_counter|cnt[20] ; clkdiv:clkdiv_counter|cnt[21] ; CLK                           ; CLK         ; 0.000        ; 0.045      ; 0.574      ;
; 0.447 ; clkdiv:clkdiv_counter|cnt[18] ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 0.000        ; 0.045      ; 0.576      ;
; 0.448 ; clkdiv:clkdiv_counter|cnt[20] ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 0.000        ; 0.045      ; 0.577      ;
; 0.449 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[17] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.771      ;
; 0.449 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[19] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.771      ;
; 0.450 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[21] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.772      ;
; 0.451 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[3]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[11] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[1]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[13] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clkdiv:Clkdiv_update|cnt[2]   ; clkdiv:Clkdiv_update|cnt[3]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clkdiv:clkdiv_counter|cnt[4]  ; clkdiv:clkdiv_counter|cnt[5]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[18] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.774      ;
; 0.452 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[20] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.774      ;
; 0.453 ; clkdiv:Clkdiv_update|cnt[8]   ; clkdiv:Clkdiv_update|cnt[9]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clkdiv:clkdiv_counter|cnt[8]  ; clkdiv:clkdiv_counter|cnt[9]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clkdiv:clkdiv_counter|cnt[6]  ; clkdiv:clkdiv_counter|cnt[7]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clkdiv:Clkdiv_update|cnt[6]   ; clkdiv:Clkdiv_update|cnt[7]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clkdiv:Clkdiv_update|cnt[0]   ; clkdiv:Clkdiv_update|cnt[1]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[15] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clkdiv:Clkdiv_update|cnt[4]   ; clkdiv:Clkdiv_update|cnt[5]   ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clkdiv:clkdiv_counter|cnt[14] ; clkdiv:clkdiv_counter|cnt[22] ; CLK                           ; CLK         ; 0.000        ; 0.238      ; 0.775      ;
; 0.454 ; clkdiv:clkdiv_counter|cnt[2]  ; clkdiv:clkdiv_counter|cnt[4]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; clkdiv:clkdiv_counter|cnt[10] ; clkdiv:clkdiv_counter|cnt[12] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; clkdiv:clkdiv_counter|cnt[0]  ; clkdiv:clkdiv_counter|cnt[2]  ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; clkdiv:clkdiv_counter|cnt[12] ; clkdiv:clkdiv_counter|cnt[14] ; CLK                           ; CLK         ; 0.000        ; 0.037      ; 0.576      ;
+-------+-------------------------------+-------------------------------+-------------------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+--------------------------------+---------+-------+----------+---------+---------------------+
; Clock                          ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack               ; -2.602  ; 0.143 ; N/A      ; N/A     ; -3.201              ;
;  CLK                           ; -2.512  ; 0.252 ; N/A      ; N/A     ; -3.000              ;
;  clkdiv:Clkdiv_update|cnt[9]   ; -0.002  ; 0.186 ; N/A      ; N/A     ; -1.487              ;
;  clkdiv:clkdiv_counter|cnt[23] ; -2.602  ; 0.143 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS                ; -90.806 ; 0.0   ; 0.0      ; 0.0     ; -116.897            ;
;  CLK                           ; -48.487 ; 0.000 ; N/A      ; N/A     ; -53.558             ;
;  clkdiv:Clkdiv_update|cnt[9]   ; -0.002  ; 0.000 ; N/A      ; N/A     ; -2.974              ;
;  clkdiv:clkdiv_counter|cnt[23] ; -42.317 ; 0.000 ; N/A      ; N/A     ; -60.365             ;
+--------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DS_EN1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_A          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_B          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_C          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_D          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_E          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_F          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_G          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                           ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; CLK                           ; CLK                           ; 353      ; 0        ; 0        ; 0        ;
; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; 1        ; 1        ; 0        ; 0        ;
; clkdiv:Clkdiv_update|cnt[9]   ; CLK                           ; 1        ; 1        ; 0        ; 0        ;
; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 30       ; 0        ; 0        ; 0        ;
; clkdiv:Clkdiv_update|cnt[9]   ; clkdiv:Clkdiv_update|cnt[9]   ; 3        ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                            ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; From Clock                    ; To Clock                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
; CLK                           ; CLK                           ; 353      ; 0        ; 0        ; 0        ;
; clkdiv:clkdiv_counter|cnt[23] ; CLK                           ; 1        ; 1        ; 0        ; 0        ;
; clkdiv:Clkdiv_update|cnt[9]   ; CLK                           ; 1        ; 1        ; 0        ; 0        ;
; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; 30       ; 0        ; 0        ; 0        ;
; clkdiv:Clkdiv_update|cnt[9]   ; clkdiv:Clkdiv_update|cnt[9]   ; 3        ; 0        ; 0        ; 0        ;
+-------------------------------+-------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 134   ; 134  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------------+
; Clock Status Summary                                                               ;
+-------------------------------+-------------------------------+------+-------------+
; Target                        ; Clock                         ; Type ; Status      ;
+-------------------------------+-------------------------------+------+-------------+
; CLK                           ; CLK                           ; Base ; Constrained ;
; clkdiv:Clkdiv_update|cnt[9]   ; clkdiv:Clkdiv_update|cnt[9]   ; Base ; Constrained ;
; clkdiv:clkdiv_counter|cnt[23] ; clkdiv:clkdiv_counter|cnt[23] ; Base ; Constrained ;
+-------------------------------+-------------------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DS_A        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_B        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_C        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_D        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_E        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN1      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN2      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN3      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_F        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_G        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DS_A        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_B        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_C        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_D        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_E        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN1      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN2      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN3      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_F        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_G        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Tue Mar 30 13:08:10 2021
Info: Command: quartus_sta 04_hex_display -c 04_hex_display
Info: qsta_default_script.tcl version: #1
Warning (12473): User specified to use only one processors but 8 processors were detected which could be used to decrease run time.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: '04_hex_display.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkdiv:clkdiv_counter|cnt[23] clkdiv:clkdiv_counter|cnt[23]
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name clkdiv:Clkdiv_update|cnt[9] clkdiv:Clkdiv_update|cnt[9]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.602
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.602             -42.317 clkdiv:clkdiv_counter|cnt[23] 
    Info (332119):    -2.512             -48.487 CLK 
    Info (332119):    -0.002              -0.002 clkdiv:Clkdiv_update|cnt[9] 
Info (332146): Worst-case hold slack is 0.414
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.414               0.000 clkdiv:clkdiv_counter|cnt[23] 
    Info (332119):     0.452               0.000 clkdiv:Clkdiv_update|cnt[9] 
    Info (332119):     0.604               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -60.365 clkdiv:clkdiv_counter|cnt[23] 
    Info (332119):    -3.000             -53.558 CLK 
    Info (332119):    -1.487              -2.974 clkdiv:Clkdiv_update|cnt[9] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.275
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.275             -36.793 clkdiv:clkdiv_counter|cnt[23] 
    Info (332119):    -2.126             -39.785 CLK 
    Info (332119):     0.093               0.000 clkdiv:Clkdiv_update|cnt[9] 
Info (332146): Worst-case hold slack is 0.394
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.394               0.000 clkdiv:clkdiv_counter|cnt[23] 
    Info (332119):     0.402               0.000 clkdiv:Clkdiv_update|cnt[9] 
    Info (332119):     0.540               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201             -60.365 clkdiv:clkdiv_counter|cnt[23] 
    Info (332119):    -3.000             -53.558 CLK 
    Info (332119):    -1.487              -2.974 clkdiv:Clkdiv_update|cnt[9] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.553
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.553              -4.407 CLK 
    Info (332119):    -0.324              -5.184 clkdiv:clkdiv_counter|cnt[23] 
    Info (332119):     0.566               0.000 clkdiv:Clkdiv_update|cnt[9] 
Info (332146): Worst-case hold slack is 0.143
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.143               0.000 clkdiv:clkdiv_counter|cnt[23] 
    Info (332119):     0.186               0.000 clkdiv:Clkdiv_update|cnt[9] 
    Info (332119):     0.252               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.314 CLK 
    Info (332119):    -1.000             -21.000 clkdiv:clkdiv_counter|cnt[23] 
    Info (332119):    -1.000              -2.000 clkdiv:Clkdiv_update|cnt[9] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4705 megabytes
    Info: Processing ended: Tue Mar 30 13:08:14 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


