<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:55.3055</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.03.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0032597</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>적층형 반도체 디바이스</inventionTitle><inventionTitleEng>STACKED SEMICONDUCTOR DEVICE</inventionTitleEng><openDate>2024.09.20</openDate><openNumber>10-2024-0138994</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.04.11</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 80/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 기판과, 기판에 커플링된 반도체 다이의 제1 스택 및 반도체 다이의 제2 스택을 포함할 수 있는 반도체 디바이스가 제공된다. 반도체 다이의 제1 스택과 반도체 다이의 제2 스택은 반도체 다이의 제1 스택이 제1 풋프린트를 갖고 반도체 다이의 제2 스택이 제1 풋프린트와 부분적으로 중첩하는 제2 풋프린트를 갖도록 엇갈리게(staggered) 배치된다. 반도체 다이의 제1 스택과 반도체 다이의 제2 스택은 반도체 다이의 제1 스택의 각각의 반도체 다이가 반도체 다이의 제2 스택의 개개의 반도체 다이에 수직으로 실장되도록 교번하여 배치된다. 전도성 구조체는 개별적으로 제2 풋프린트와 제1 풋프린트 너머로 노출된 반도체 다이의 제1 스택과 제2 스택의 부분 사이에서 연장되어 반도체 다이를 전기적으로 커플링시킨다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스 어셈블리로서,기판;반도체 다이들의 제1 스택으로서, 상기 반도체 다이들의 제1 스택이 제1 풋프린트(footprint)를 갖도록 상기 기판에 커플링된, 상기 반도체 다이들의 제1 스택;반도체 다이들의 제2 스택으로서, 상기 반도체 다이들의 제2 스택이 상기 제1 풋프린트와 부분적으로 중첩하는 제2 풋프린트를 갖도록 상기 기판에 커플링되고,  상기 반도체 다이들의 제1 스택 및 상기 반도체 다이들의 제2 스택은 교번하는 패턴으로 배열되어 상기 반도체 다이들의 제1 스택 내의 제1 반도체 다이들 각각이 상기 반도체 다이들의 제2 스택 내의 제2 반도체 다이들의 개개의 제2 반도체 다이에 수직으로 실장되고 그리고 상기 개개의 제2 반도체 다이와 직접 본딩되고, 및 상기 반도체 다이들의 제1 스택 및 상기 반도체 다이들의 제2 스택은 엇갈리게 배치되어(staggered) 상기 제1 반도체 다이들 각각의 제1 노출된 부분이 제2 풋프린트를 넘어 노출되고, 상기 제2 반도체 다이들 각각의 제2 노출된 부분이 제1 풋프린트를 넘어 노출된, 상기 반도체 다이들의 제2 스택;상기 제1 노출된 부분에서 상기 제1 반도체 다이들의 인접한 쌍들 사이에서 연장되는 제1 전도성 구조들로서, 상기 제1 전도성 구조들은 상기 반도체 다이들의 제1 스택을 전기적으로 커플링시키는, 상기 제1 전도성 구조들; 및상기 제2 노출된 부분에서 상기 제2 반도체 다이들의 인접한 쌍들 사이에서 연장되는 제2 전도성 구조들로서, 상기 제2 전도성 구조들은 상기 반도체 다이들의 제2 스택을 전기적으로 커플링시키는, 상기 제2 전도성 구조들을 포함하는, 반도체 디바이스 어셈블리.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 반도체 다이들 중 제1 바닥 반도체(bottom semiconductor) 다이와 상기 기판 사이에서 연장되는 제3 전도성 구조들로서, 상기 제3 전도성 구조들은 상기 제1 바닥 반도체 다이와 상기 기판을 전기적으로 커플링시키는, 상기 제3 전도성 구조들; 및상기 제2 반도체 다이들 중 제2 바닥 반도체 다이의 제2 노출된 부분과 상기 기판 사이에서 연장되는 제4 전도성 구조들로서, 상기 제4 전도성 구조들은 상기 제2 바닥 반도체 다이와 상기 기판을 전기적으로 커플링시키는, 상기 제4 전도성 구조들을 더 포함하는, 반도체 디바이스 어셈블리.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 제1 반도체 다이들 각각의 제1 표면 위에 적어도 부분적으로 배치된 제1 전도성 재료; 및상기 제2 반도체 다이들 각각의 제2 표면 위에 적어도 부분적으로 배치된 제2 전도성 재료를 더 포함하고,상기 제1 반도체 다이들 각각은 상기 제1 전도성 재료와 상기 제2 전도성 재료 사이의 금속-금속 본딩을 통해 개개의 상기 제2 반도체 다이와 직접 본딩되는, 반도체 디바이스 어셈블리.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 반도체 다이들 각각의 제1 표면 위에 적어도 부분적으로 배치된 제1 유전체 재료; 및상기 제2 반도체 다이들 각각의 제2 표면 위에 적어도 부분적으로 배치된 제2 유전체 재료를 더 포함하고,상기 제1 반도체 다이들 각각은 상기 제1 유전체 재료와 상기 제2 유전체 재료 사이의 용융 본딩(fusion bond)을 통해 개개의 제2 반도체 다이와 직접 본딩되는, 반도체 디바이스 어셈블리.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 노출된 부분은 상기 제1 반도체 다이들의 제1 에지에 위치되고; 및상기 제2 노출된 부분은 상기 제2 반도체 다이들의 제2 에지에 위치되고, 상기 제2 에지는 상기 제1 에지에 평행한, 반도체 디바이스 어셈블리.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1 노출된 부분은 추가로 상기 제1 반도체 다이들의 제3 에지에 위치되고, 상기 제3 에지는 상기 제1 에지에 수직이고; 및상기 제2 노출된 부분은 추가로 상기 제2 반도체 다이들의 제4 에지에 위치되고, 상기 제4 에지는 상기 제3 에지에 평행한, 반도체 디바이스 어셈블리.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 제1 노출된 부분은 상기 제1 반도체 다이들의 제1 에지에 위치되고; 및상기 제2 노출된 부분은 상기 제2 반도체 다이들의 제2 에지에 위치되고, 상기 제2 에지는 상기 제1 에지에 수직인, 반도체 디바이스 어셈블리.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 제1 노출된 부분은 추가로 상기 제1 반도체 다이들의 제3 에지에 위치되고, 상기 제3 에지는 상기 제1 에지에 평행하고; 및상기 제2 노출된 부분은 추가로 상기 제2 반도체 다이들의 제4 에지에 위치되고, 상기 제4 에지는 상기 제2 에지에 평행한, 반도체 디바이스 어셈블리.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 제1 전도성 구조들 또는 상기 제2 전도성 구조들은 마이크로범프(microbump)들을 포함하는, 반도체 디바이스 어셈블리.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 기판 위에 적어도 부분적으로 배치된 제1 전도성 재료; 및상기 제2 반도체 다이들의 바닥 반도체 다이의 제2 표면 위에 적어도 부분적으로 배치된 제2 전도성 재료를 더 포함하고,상기 기판과 상기 바닥 반도체 다이는 상기 제1 전도성 재료와 상기 제2 전도성 재료 사이의 금속-금속 본딩을 통해 직접 본딩되는, 반도체 디바이스 어셈블리.</claim></claimInfo><claimInfo><claim>11. 반도체 디바이스 어셈블리를 제조하는 방법에 있어서,제1 반도체 다이가 제1 풋프린트를 갖도록 상기 제1 반도체 다이를 기판에 실장하는 단계;상기 제1 반도체 다이와 상기 기판을 전기적으로 커플링시키는 제1 전도성 구조들을 형성하는 단계;제2 반도체 다이가 상기 제1 풋프린트와 부분적으로 중첩하는 제2 풋프린트를 갖도록 상기 제2 반도체 다이를 상기 제1 반도체 다이에 실장하는 단계 - 상기 제1 반도체 다이의 제1 노출된 부분은 상기 제2 풋프린트를 넘어 노출되고, 상기 제2 반도체 다이의 제2 노출된 부분은 상기 제1 풋프린트를 넘어 노출됨 -;상기 제2 반도체 다이와 상기 기판을 전기적으로 커플링시키는 제2 전도성 구조들을 형성하는 단계 - 상기 제2 전도성 구조들은 상기 제2 노출된 부분과 상기 기판 사이에서 연장됨 -;제3 반도체 다이가 상기 제1 풋프린트를 갖도록 상기 제3 반도체 다이를 상기 제2 반도체 다이에 실장하는 단계 - 상기 제3 반도체 다이의 제3 노출된 부분은 상기 제2 풋프린트를 넘어 노출됨 -;상기 제3 반도체 다이와 상기 제1 반도체 다이를 전기적으로 커플링시키는 제3 전도성 구조들을 형성하는 단계 - 상기 제3 전도성 구조들은 상기 제1 노출된 부분과 상기 제3 노출된 부분 사이에서 연장됨 -;제4 반도체 다이가 상기 제2 풋프린트를 갖도록 상기 제4 반도체 다이를 상기 제3 반도체 다이에 실장하는 단계 - 상기 제4 반도체 다이의 제4 노출된 부분은 상기 제1 풋프린트를 넘어 노출됨 -; 및상기 제4 반도체 다이와 상기 제2 반도체 다이를 전기적으로 커플링시키는 제4 전도성 구조들을 형성하는 단계를 포함하되, 상기 제4 전도성 구조들은 상기 제2 노출된 부분과 상기 제4 노출된 부분 사이에서 연장되는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 제1 반도체 다이 위에 적어도 부분적으로 제1 전도성 재료를 배치하는 단계; 및상기 제2 반도체 다이 위에 적어도 부분적으로 제2 전도성 재료를 배치하는 단계를 더 포함하고, 상기 제2 반도체 다이를 상기 제1 반도체 다이에 실장하는 단계는 상기 제1 전도성 재료와 상기 제2 전도성 재료 사이에 금속-금속 본딩을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서,상기 제1 반도체 다이 위에 적어도 부분적으로 제1 유전체 재료를 배치하는 단계; 및상기 제2 반도체 다이 위에 적어도 부분적으로 제2 유전체 재료를 배치하는 단계를 더 포함하고, 상기 제2 반도체 다이를 상기 제1 반도체 다이에 실장하는 단계는 상기 제1 유전체 재료와 상기 제2 유전체 재료 사이에 용융 본딩을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서,상기 제1 반도체 다이 또는 상기 제2 반도체 다이 위에 적어도 부분적으로 접착제를 배치하는 단계를 더 포함하고, 상기 제2 반도체 다이를 상기 제1 반도체 다이에 실장하는 단계는 상기 접착제를 통해 상기 제2 반도체 다이를 상기 제1 반도체 다이에 접착시키는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 상기 제1 전도성 구조들은 상기 제1 노출된 부분과 상기 기판 사이에서 연장되는, 방법.</claim></claimInfo><claimInfo><claim>16. 제11항에 있어서, 상기 제1 전도성 구조들, 상기 제2 전도성 구조들, 상기 제3 전도성 구조들, 또는 상기 제4 전도성 구조들은 마이크로범프들을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 반도체 디바이스 어셈블리로서,기판;제1 반도체 다이로서, 상기 제1 반도체 다이가 제1 풋프린트를 갖도록 상기 기판에 커플링된, 상기 제1 반도체 다이;제2 반도체 다이로서, 상기 제2 반도체 다이가 상기 제1 풋프린트와 상이한 제2 풋프린트를 갖도록 상기 제1 반도체 다이 상에 적층되고, 상기 제1 반도체 다이의 제1 노출된 부분은 상기 제2 풋프린트를 넘어 노출되고, 상기 제2 반도체 다이의 제2 노출된 부분은 상기 제1 풋프린트를 넘어 노출된, 상기 제2 반도체 다이;제3 반도체 다이로서, 상기 제3 반도체 다이가 상기 제1 풋프린트를 갖도록 상기 제2 반도체 다이 상에 적층된, 상기 제3 반도체 다이;제4 반도체 다이로서, 상기 제4 반도체 다이가 상기 제2 풋프린트를 갖도록 상기 제3 반도체 다이 상에 적층되고, 상기 제3 반도체 다이의 제3 노출된 부분은 상기 제2 풋프린트를 넘어 노출되고, 상기 제4 반도체 다이의 제4 노출된 부분은 상기 제1 풋프린트를 넘어 노출된, 상기 제4 반도체 다이;상기 제1 반도체 다이와 상기 기판을 전기적으로 커플링시키는 제1 전도성 구조들로서, 상기 제1 전도성 구조들은 상기 제1 반도체 다이와 상기 기판 사이에서 연장되는, 상기 제1 전도성 구조들;상기 제2 반도체 다이와 상기 기판을 전기적으로 커플링시키는 제2 전도성 구조들로서, 상기 제2 전도성 구조들은 상기 제2 노출된 부분과 상기 기판 사이에서 연장되는, 상기 제2 전도성 구조들;상기 제3 반도체 다이와 상기 제1 반도체 다이를 전기적으로 커플링시키는 제3 전도성 구조들로서, 상기 제3 전도성 구조들은 상기 제3 노출된 부분과 상기 제1 노출된 부분 사이에서 연장되는, 상기 제3 전도성 구조들; 및상기 제4 반도체 다이와 상기 제2 반도체 다이를 전기적으로 커플링시키는 상기 제4 전도성 구조들로서, 상기 제4 전도성 구조들은 상기 제4 노출된 부분과 상기 제2 노출된 부분 사이에서 연장되는, 상기 제4 전도성 구조들을 포함하는, 반도체 디바이스 어셈블리.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제1 반도체 다이의 제1 표면 위에 적어도 부분적으로 배치된 제1 전도성 재료; 및상기 제2 반도체 다이의 제2 표면 위에 적어도 부분적으로 배치된 제2 전도성 재료를 더 포함하고,상기 제1 반도체 다이는 상기 제1 전도성 재료와 상기 제2 전도성 재료 사이의 금속-금속 본딩을 통해 상기 제2 반도체 다이와 직접 본딩되는, 반도체 디바이스 어셈블리.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서,상기 제1 반도체 다이의 제1 표면 위에 적어도 부분적으로 배치된 제1 유전체 재료; 및상기 제2 반도체 다이의 제2 표면 위에 적어도 부분적으로 배치된 제2 유전체 재료를 더 포함하고,상기 제1 반도체 다이는 상기 제1 유전체 재료와 상기 제2 유전체 재료 사이의 용융 본딩을 통해 상기 제2 반도체 다이와 직접 본딩되는, 반도체 디바이스 어셈블리.</claim></claimInfo><claimInfo><claim>20. 제17항에 있어서,상기 기판은 메모리 제어기를 포함하고;상기 제1 반도체 다이는 제1 메모리 다이를 포함하고; 및상기 제2 반도체 다이는 제2 메모리 다이를 포함하는, 반도체 디바이스 어셈블리.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 아이다호 *****-****, 보이세, 피....</address><code> </code><country> </country><engName>JUNG, Yeon Seung</engName><name>정연승</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.03.09</priorityApplicationDate><priorityApplicationNumber>63/451,085</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.03.07</receiptDate><receiptNumber>1-1-2024-0259761-44</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.03.18</receiptDate><receiptNumber>9-1-2024-9002990-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName> </documentEngName><documentName>외국어특허출원의 국어번역문 제출 안내서</documentName><receiptDate>2024.03.18</receiptDate><receiptNumber>1-5-2024-0047317-17</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName> </documentEngName><documentName>[특허법 제42조의3제2항,제42조의3제3항에 따른 국어번역문]서류제출서</documentName><receiptDate>2024.04.11</receiptDate><receiptNumber>1-1-2024-0398683-52</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.04.11</receiptDate><receiptNumber>1-1-2024-0398687-34</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2024.09.13</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2024.10.31</receiptDate><receiptNumber>9-6-2024-0189415-12</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.03.05</receiptDate><receiptNumber>9-5-2025-0223752-37</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[지정기간연장]기간 연장신청서·기간 단축신청서·기간 경과 구제신청서·절차 계속신청서</documentName><receiptDate>2025.05.07</receiptDate><receiptNumber>1-1-2025-0506487-01</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.28</receiptDate><receiptNumber>1-1-2025-0598737-00</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.05.28</receiptDate><receiptNumber>1-1-2025-0598736-54</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240032597.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93cfee614daddf932494916502aa54309519f0d2b9aa96e3cdfc109f06cd000805bf28319c37d0cd0029e5d5bb49979ea396c95e31b8c7bce7</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4cefca99ddc9543e1a76b5b06009e7cf009f3403aaf1330c47d4f6cbc21a9a4ab63b6477338de25259c06804f5cab221fccffd4ccb13f7a0</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>