TimeQuest Timing Analyzer report for top
Tue Jan 14 22:15:28 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'i_clk'
 12. Slow Model Hold: 'i_clk'
 13. Slow Model Minimum Pulse Width: 'i_clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'i_clk'
 24. Fast Model Hold: 'i_clk'
 25. Fast Model Minimum Pulse Width: 'i_clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; top                                                                ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C35F672C8                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 32          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-32        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 78.39 MHz ; 78.39 MHz       ; i_clk      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; i_clk ; -11.756 ; -12290.163    ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -1.941 ; -1720.413             ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_clk'                                                                                                          ;
+---------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -11.756 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1940     ; i_clk        ; i_clk       ; 1.000        ; -0.003     ; 12.793     ;
; -11.755 ; ihex:hex|buffer~148     ; ihex:hex|buffer~388      ; i_clk        ; i_clk       ; 1.000        ; -0.003     ; 12.792     ;
; -11.754 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1924     ; i_clk        ; i_clk       ; 1.000        ; -0.003     ; 12.791     ;
; -11.753 ; ihex:hex|buffer~148     ; ihex:hex|buffer~404      ; i_clk        ; i_clk       ; 1.000        ; -0.003     ; 12.790     ;
; -11.739 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~886      ; i_clk        ; i_clk       ; 1.000        ; 0.013      ; 12.792     ;
; -11.735 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1764     ; i_clk        ; i_clk       ; 1.000        ; 0.024      ; 12.799     ;
; -11.734 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1732     ; i_clk        ; i_clk       ; 1.000        ; 0.024      ; 12.798     ;
; -11.717 ; ihex:hex|buffer~148     ; ihex:hex|buffer~660      ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 12.759     ;
; -11.705 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1660     ; i_clk        ; i_clk       ; 1.000        ; 0.007      ; 12.752     ;
; -11.703 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1908     ; i_clk        ; i_clk       ; 1.000        ; 0.007      ; 12.750     ;
; -11.701 ; ihex:hex|buffer~148     ; ihex:hex|buffer~484      ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 12.745     ;
; -11.701 ; ihex:hex|buffer~148     ; ihex:hex|buffer~460      ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 12.745     ;
; -11.696 ; ihex:hex|buffer~148     ; ihex:hex|computed_sum[5] ; i_clk        ; i_clk       ; 1.000        ; 0.015      ; 12.751     ;
; -11.689 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1996     ; i_clk        ; i_clk       ; 1.000        ; 0.031      ; 12.760     ;
; -11.688 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1734     ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 12.728     ;
; -11.687 ; ihex:hex|buffer~148     ; ihex:hex|computed_sum[7] ; i_clk        ; i_clk       ; 1.000        ; 0.015      ; 12.742     ;
; -11.683 ; ihex:hex|buffer~148     ; ihex:hex|buffer~276      ; i_clk        ; i_clk       ; 1.000        ; 0.005      ; 12.728     ;
; -11.681 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1398     ; i_clk        ; i_clk       ; 1.000        ; -0.014     ; 12.707     ;
; -11.676 ; ihex:hex|buffer~148     ; ihex:hex|buffer~628      ; i_clk        ; i_clk       ; 1.000        ; 0.008      ; 12.724     ;
; -11.673 ; ihex:hex|buffer~148     ; ihex:hex|buffer~532      ; i_clk        ; i_clk       ; 1.000        ; 0.008      ; 12.721     ;
; -11.673 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1766     ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 12.683     ;
; -11.671 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1252     ; i_clk        ; i_clk       ; 1.000        ; 0.018      ; 12.729     ;
; -11.670 ; ihex:hex|buffer~148     ; ihex:hex|buffer~228      ; i_clk        ; i_clk       ; 1.000        ; 0.018      ; 12.728     ;
; -11.667 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~662      ; i_clk        ; i_clk       ; 1.000        ; -0.022     ; 12.685     ;
; -11.666 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~918      ; i_clk        ; i_clk       ; 1.000        ; -0.022     ; 12.684     ;
; -11.663 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~150      ; i_clk        ; i_clk       ; 1.000        ; -0.024     ; 12.679     ;
; -11.659 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1022     ; i_clk        ; i_clk       ; 1.000        ; -0.007     ; 12.692     ;
; -11.652 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1342     ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 12.694     ;
; -11.649 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1782     ; i_clk        ; i_clk       ; 1.000        ; 0.017      ; 12.706     ;
; -11.649 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~254      ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 12.693     ;
; -11.647 ; ihex:hex|buffer~148     ; ihex:hex|buffer~428      ; i_clk        ; i_clk       ; 1.000        ; 0.036      ; 12.723     ;
; -11.647 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~222      ; i_clk        ; i_clk       ; 1.000        ; 0.004      ; 12.691     ;
; -11.644 ; ihex:hex|buffer~148     ; ihex:hex|buffer~884      ; i_clk        ; i_clk       ; 1.000        ; 0.013      ; 12.697     ;
; -11.643 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1012     ; i_clk        ; i_clk       ; 1.000        ; 0.013      ; 12.696     ;
; -11.638 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~950      ; i_clk        ; i_clk       ; 1.000        ; -0.011     ; 12.667     ;
; -11.636 ; ihex:hex|buffer~148     ; ihex:hex|buffer~844      ; i_clk        ; i_clk       ; 1.000        ; 0.040      ; 12.716     ;
; -11.636 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1436     ; i_clk        ; i_clk       ; 1.000        ; 0.032      ; 12.708     ;
; -11.636 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~694      ; i_clk        ; i_clk       ; 1.000        ; -0.011     ; 12.665     ;
; -11.627 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1596     ; i_clk        ; i_clk       ; 1.000        ; 0.044      ; 12.711     ;
; -11.626 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1628     ; i_clk        ; i_clk       ; 1.000        ; 0.044      ; 12.710     ;
; -11.625 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1396     ; i_clk        ; i_clk       ; 1.000        ; 0.041      ; 12.706     ;
; -11.625 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1404     ; i_clk        ; i_clk       ; 1.000        ; 0.044      ; 12.709     ;
; -11.625 ; ihex:hex|buffer~148     ; ihex:hex|buffer~588      ; i_clk        ; i_clk       ; 1.000        ; 0.041      ; 12.706     ;
; -11.624 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1254     ; i_clk        ; i_clk       ; 1.000        ; -0.006     ; 12.658     ;
; -11.620 ; ihex:hex|buffer~148     ; ihex:hex|buffer~820      ; i_clk        ; i_clk       ; 1.000        ; 0.016      ; 12.676     ;
; -11.620 ; ihex:hex|buffer~148     ; ihex:hex|buffer~220      ; i_clk        ; i_clk       ; 1.000        ; 0.016      ; 12.676     ;
; -11.618 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~726      ; i_clk        ; i_clk       ; 1.000        ; -0.006     ; 12.652     ;
; -11.613 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1948     ; i_clk        ; i_clk       ; 1.000        ; 0.045      ; 12.698     ;
; -11.613 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1174     ; i_clk        ; i_clk       ; 1.000        ; -0.014     ; 12.639     ;
; -11.612 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1788     ; i_clk        ; i_clk       ; 1.000        ; 0.023      ; 12.675     ;
; -11.610 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~94       ; i_clk        ; i_clk       ; 1.000        ; 0.023      ; 12.673     ;
; -11.610 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~886      ; i_clk        ; i_clk       ; 1.000        ; 0.013      ; 12.663     ;
; -11.604 ; ihex:hex|buffer~278     ; ihex:hex|buffer~886      ; i_clk        ; i_clk       ; 1.000        ; 0.032      ; 12.676     ;
; -11.601 ; ihex:hex|buffer~148     ; ihex:hex|buffer~292      ; i_clk        ; i_clk       ; 1.000        ; 0.028      ; 12.669     ;
; -11.601 ; ihex:hex|buffer~148     ; ihex:hex|computed_sum[6] ; i_clk        ; i_clk       ; 1.000        ; 0.015      ; 12.656     ;
; -11.599 ; ihex:hex|buffer~148     ; ihex:hex|buffer~308      ; i_clk        ; i_clk       ; 1.000        ; 0.028      ; 12.667     ;
; -11.589 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~334      ; i_clk        ; i_clk       ; 1.000        ; 0.016      ; 12.645     ;
; -11.589 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1366     ; i_clk        ; i_clk       ; 1.000        ; 0.021      ; 12.650     ;
; -11.586 ; ihex:hex|buffer~148     ; ihex:hex|buffer~788      ; i_clk        ; i_clk       ; 1.000        ; 0.029      ; 12.655     ;
; -11.585 ; ihex:hex|buffer~148     ; ihex:hex|buffer~796      ; i_clk        ; i_clk       ; 1.000        ; 0.029      ; 12.654     ;
; -11.585 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1358     ; i_clk        ; i_clk       ; 1.000        ; 0.023      ; 12.648     ;
; -11.583 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1014     ; i_clk        ; i_clk       ; 1.000        ; -0.011     ; 12.612     ;
; -11.578 ; ihex:hex|buffer~148     ; ihex:hex|buffer~476      ; i_clk        ; i_clk       ; 1.000        ; 0.047      ; 12.665     ;
; -11.577 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~670      ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 12.619     ;
; -11.577 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1694     ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 12.619     ;
; -11.574 ; ihex:hex|buffer~148     ; ihex:hex|buffer~92       ; i_clk        ; i_clk       ; 1.000        ; 0.047      ; 12.661     ;
; -11.574 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1382     ; i_clk        ; i_clk       ; 1.000        ; 0.013      ; 12.627     ;
; -11.573 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1692     ; i_clk        ; i_clk       ; 1.000        ; 0.026      ; 12.639     ;
; -11.572 ; ihex:hex|buffer~148     ; ihex:hex|buffer~668      ; i_clk        ; i_clk       ; 1.000        ; 0.026      ; 12.638     ;
; -11.571 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~534      ; i_clk        ; i_clk       ; 1.000        ; -0.016     ; 12.595     ;
; -11.568 ; ihex:hex|buffer_fill[5] ; ihex:hex|buffer~886      ; i_clk        ; i_clk       ; 1.000        ; 0.013      ; 12.621     ;
; -11.563 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1830     ; i_clk        ; i_clk       ; 1.000        ; 0.003      ; 12.606     ;
; -11.562 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1388     ; i_clk        ; i_clk       ; 1.000        ; -0.010     ; 12.592     ;
; -11.561 ; ihex:hex|buffer~148     ; ihex:hex|buffer~900      ; i_clk        ; i_clk       ; 1.000        ; 0.024      ; 12.625     ;
; -11.561 ; ihex:hex|buffer~148     ; ihex:hex|buffer~252      ; i_clk        ; i_clk       ; 1.000        ; 0.028      ; 12.629     ;
; -11.560 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1876     ; i_clk        ; i_clk       ; 1.000        ; 0.024      ; 12.624     ;
; -11.560 ; ihex:hex|buffer~148     ; ihex:hex|buffer~916      ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 12.602     ;
; -11.559 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~1734     ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 12.599     ;
; -11.557 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1372     ; i_clk        ; i_clk       ; 1.000        ; 0.043      ; 12.640     ;
; -11.556 ; ihex:hex|buffer~148     ; ihex:hex|buffer~172      ; i_clk        ; i_clk       ; 1.000        ; 0.047      ; 12.643     ;
; -11.556 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~134      ; i_clk        ; i_clk       ; 1.000        ; 0.001      ; 12.597     ;
; -11.555 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~638      ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 12.601     ;
; -11.554 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~574      ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 12.600     ;
; -11.553 ; ihex:hex|buffer~148     ; ihex:hex|buffer~972      ; i_clk        ; i_clk       ; 1.000        ; 0.031      ; 12.624     ;
; -11.553 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~646      ; i_clk        ; i_clk       ; 1.000        ; -0.015     ; 12.578     ;
; -11.553 ; ihex:hex|buffer~278     ; ihex:hex|buffer~1734     ; i_clk        ; i_clk       ; 1.000        ; 0.019      ; 12.612     ;
; -11.552 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~1398     ; i_clk        ; i_clk       ; 1.000        ; -0.014     ; 12.578     ;
; -11.550 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1004     ; i_clk        ; i_clk       ; 1.000        ; 0.031      ; 12.621     ;
; -11.549 ; ihex:hex|buffer~148     ; ihex:hex|buffer~148      ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 12.589     ;
; -11.548 ; ihex:hex|buffer~148     ; ihex:hex|buffer~724      ; i_clk        ; i_clk       ; 1.000        ; 0.010      ; 12.598     ;
; -11.548 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~1940     ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 12.538     ;
; -11.547 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~388      ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 12.537     ;
; -11.546 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1172     ; i_clk        ; i_clk       ; 1.000        ; 0.010      ; 12.596     ;
; -11.546 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~1924     ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 12.536     ;
; -11.546 ; ihex:hex|buffer~278     ; ihex:hex|buffer~1398     ; i_clk        ; i_clk       ; 1.000        ; 0.005      ; 12.591     ;
; -11.545 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~404      ; i_clk        ; i_clk       ; 1.000        ; -0.050     ; 12.535     ;
; -11.544 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~1766     ; i_clk        ; i_clk       ; 1.000        ; -0.030     ; 12.554     ;
; -11.542 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~2038     ; i_clk        ; i_clk       ; 1.000        ; -0.009     ; 12.573     ;
; -11.539 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1148     ; i_clk        ; i_clk       ; 1.000        ; 0.020      ; 12.599     ;
; -11.538 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~662      ; i_clk        ; i_clk       ; 1.000        ; -0.022     ; 12.556     ;
+---------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_clk'                                                                                                                  ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; uart_rx:rx|internal_state[2] ; uart_rx:rx|internal_state[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; uart_rx:rx|internal_state[0] ; uart_rx:rx|internal_state[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; uart_rx:rx|internal_state[3] ; uart_rx:rx|internal_state[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ihex:hex|state[1]            ; ihex:hex|state[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ihex:hex|filled_high         ; ihex:hex|filled_high         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ihex:hex|state[0]            ; ihex:hex|state[0]            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; uart_tx:tx|state[0]          ; uart_tx:tx|state[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; uart_tx:tx|state[2]          ; uart_tx:tx|state[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; uart_tx:tx|state[1]          ; uart_tx:tx|state[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; uart_tx:tx|state[3]          ; uart_tx:tx|state[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; ihex:hex|o_tx_data[2]        ; ihex:hex|o_tx_data[2]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; uart_tx:tx|data[2]           ; uart_tx:tx|data[2]           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.805      ;
; 0.740 ; uart_rx:rx|i_rx_int          ; uart_rx:rx|i_rx_db           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.046      ;
; 0.753 ; uart_tx:tx|counter[31]       ; uart_tx:tx|counter[31]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; uart_rx:rx|clk_counter[31]   ; uart_rx:rx|clk_counter[31]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.059      ;
; 1.166 ; uart_tx:tx|counter[16]       ; uart_tx:tx|counter[16]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; uart_rx:rx|clk_counter[16]   ; uart_rx:rx|clk_counter[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; uart_rx:rx|clk_counter[0]    ; uart_rx:rx|clk_counter[0]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; uart_tx:tx|counter[0]        ; uart_tx:tx|counter[0]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.473      ;
; 1.175 ; uart_tx:tx|counter[1]        ; uart_tx:tx|counter[1]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; uart_tx:tx|counter[17]       ; uart_tx:tx|counter[17]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; uart_rx:rx|clk_counter[1]    ; uart_rx:rx|clk_counter[1]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; uart_rx:rx|clk_counter[17]   ; uart_rx:rx|clk_counter[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; uart_tx:tx|counter[2]        ; uart_tx:tx|counter[2]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; uart_tx:tx|counter[9]        ; uart_tx:tx|counter[9]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; uart_tx:tx|counter[18]       ; uart_tx:tx|counter[18]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; uart_tx:tx|counter[25]       ; uart_tx:tx|counter[25]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; uart_rx:rx|clk_counter[2]    ; uart_rx:rx|clk_counter[2]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; uart_rx:rx|clk_counter[9]    ; uart_rx:rx|clk_counter[9]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; uart_rx:rx|clk_counter[18]   ; uart_rx:rx|clk_counter[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; uart_rx:rx|clk_counter[25]   ; uart_rx:rx|clk_counter[25]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; uart_tx:tx|counter[4]        ; uart_tx:tx|counter[4]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_tx:tx|counter[7]        ; uart_tx:tx|counter[7]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_tx:tx|counter[11]       ; uart_tx:tx|counter[11]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_tx:tx|counter[13]       ; uart_tx:tx|counter[13]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_tx:tx|counter[14]       ; uart_tx:tx|counter[14]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_tx:tx|counter[15]       ; uart_tx:tx|counter[15]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_tx:tx|counter[20]       ; uart_tx:tx|counter[20]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_tx:tx|counter[23]       ; uart_tx:tx|counter[23]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_tx:tx|counter[27]       ; uart_tx:tx|counter[27]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_tx:tx|counter[29]       ; uart_tx:tx|counter[29]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_tx:tx|counter[30]       ; uart_tx:tx|counter[30]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_rx:rx|clk_counter[4]    ; uart_rx:rx|clk_counter[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_rx:rx|clk_counter[7]    ; uart_rx:rx|clk_counter[7]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_rx:rx|clk_counter[11]   ; uart_rx:rx|clk_counter[11]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_rx:rx|clk_counter[13]   ; uart_rx:rx|clk_counter[13]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_rx:rx|clk_counter[14]   ; uart_rx:rx|clk_counter[14]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_rx:rx|clk_counter[15]   ; uart_rx:rx|clk_counter[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_rx:rx|clk_counter[20]   ; uart_rx:rx|clk_counter[20]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_rx:rx|clk_counter[23]   ; uart_rx:rx|clk_counter[23]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_rx:rx|clk_counter[27]   ; uart_rx:rx|clk_counter[27]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_rx:rx|clk_counter[29]   ; uart_rx:rx|clk_counter[29]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; uart_rx:rx|clk_counter[30]   ; uart_rx:rx|clk_counter[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.483      ;
; 1.225 ; uart_tx:tx|counter[3]        ; uart_tx:tx|counter[3]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; uart_tx:tx|counter[8]        ; uart_tx:tx|counter[8]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; uart_tx:tx|counter[10]       ; uart_tx:tx|counter[10]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; uart_tx:tx|counter[19]       ; uart_tx:tx|counter[19]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; uart_tx:tx|counter[24]       ; uart_tx:tx|counter[24]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; uart_tx:tx|counter[26]       ; uart_tx:tx|counter[26]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; uart_rx:rx|clk_counter[3]    ; uart_rx:rx|clk_counter[3]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; uart_rx:rx|clk_counter[8]    ; uart_rx:rx|clk_counter[8]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; uart_rx:rx|clk_counter[10]   ; uart_rx:rx|clk_counter[10]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; uart_rx:rx|clk_counter[19]   ; uart_rx:rx|clk_counter[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; uart_rx:rx|clk_counter[24]   ; uart_rx:rx|clk_counter[24]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; uart_rx:rx|clk_counter[26]   ; uart_rx:rx|clk_counter[26]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; uart_rx:rx|i_rx_prev         ; uart_rx:rx|internal_state[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; uart_tx:tx|counter[5]        ; uart_tx:tx|counter[5]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; uart_tx:tx|counter[6]        ; uart_tx:tx|counter[6]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; uart_tx:tx|counter[12]       ; uart_tx:tx|counter[12]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; uart_tx:tx|counter[21]       ; uart_tx:tx|counter[21]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; uart_tx:tx|counter[22]       ; uart_tx:tx|counter[22]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; uart_tx:tx|counter[28]       ; uart_tx:tx|counter[28]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; uart_rx:rx|clk_counter[5]    ; uart_rx:rx|clk_counter[5]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; uart_rx:rx|clk_counter[6]    ; uart_rx:rx|clk_counter[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; uart_rx:rx|clk_counter[12]   ; uart_rx:rx|clk_counter[12]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; uart_rx:rx|clk_counter[21]   ; uart_rx:rx|clk_counter[21]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; uart_rx:rx|clk_counter[22]   ; uart_rx:rx|clk_counter[22]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; uart_rx:rx|clk_counter[28]   ; uart_rx:rx|clk_counter[28]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; uart_rx:rx|o_data[5]         ; uart_rx:rx|o_data[4]         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; uart_rx:rx|o_data[7]         ; uart_rx:rx|o_data[6]         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.536      ;
; 1.233 ; uart_rx:rx|o_data[2]         ; uart_rx:rx|o_data[1]         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.539      ;
; 1.239 ; uart_rx:rx|o_data[1]         ; uart_rx:rx|o_data[0]         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.545      ;
; 1.241 ; uart_rx:rx|o_data[3]         ; uart_rx:rx|o_data[2]         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.547      ;
; 1.403 ; uart_tx:tx|state[0]          ; uart_tx:tx|data[2]           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.709      ;
; 1.427 ; ihex:hex|state[0]            ; ihex:hex|o_tx_data[2]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.733      ;
; 1.428 ; ihex:hex|state[0]            ; ihex:hex|state[3]            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.734      ;
; 1.428 ; ihex:hex|state[0]            ; ihex:hex|state[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.734      ;
; 1.504 ; ihex:hex|state[3]            ; ihex:hex|state[0]            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.810      ;
; 1.516 ; uart_rx:rx|internal_state[1] ; uart_rx:rx|internal_state[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.822      ;
; 1.520 ; uart_tx:tx|state[3]          ; uart_tx:tx|data[2]           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.826      ;
; 1.572 ; uart_rx:rx|o_data[4]         ; uart_rx:rx|o_data[3]         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.878      ;
; 1.582 ; ihex:hex|state[3]            ; ihex:hex|state[3]            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.888      ;
; 1.582 ; ihex:hex|state[3]            ; ihex:hex|state[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.888      ;
; 1.587 ; ihex:hex|state[3]            ; ihex:hex|o_tx_data[2]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.893      ;
; 1.630 ; uart_rx:rx|internal_state[0] ; uart_rx:rx|internal_state[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.936      ;
; 1.645 ; uart_tx:tx|counter[0]        ; uart_tx:tx|counter[1]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.951      ;
; 1.645 ; uart_tx:tx|counter[16]       ; uart_tx:tx|counter[17]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.951      ;
; 1.645 ; uart_rx:rx|clk_counter[0]    ; uart_rx:rx|clk_counter[1]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.951      ;
; 1.645 ; uart_rx:rx|clk_counter[16]   ; uart_rx:rx|clk_counter[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.951      ;
; 1.654 ; uart_tx:tx|counter[1]        ; uart_tx:tx|counter[2]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 1.960      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_clk'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; i_clk ; Rise       ; i_clk                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[12]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[12]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[13]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[13]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[14]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[14]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[15]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[15]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~100     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~100     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1004    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1004    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1005    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1005    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1006    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1006    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1007    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1007    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~101     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~101     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1012    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1012    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1013    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1013    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1014    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1014    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1015    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1015    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~102     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~102     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1020    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1020    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1021    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1021    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1022    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1022    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1023    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1023    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1028    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1028    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1029    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1029    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~103     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~103     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1030    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1030    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1031    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1031    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1036    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1036    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1037    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1037    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1038    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1038    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1039    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1039    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1044    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1044    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1045    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1045    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1046    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1046    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1047    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1047    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1052    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1052    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1053    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1053    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1054    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1054    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1055    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1055    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1060    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1060    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1061    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_reset   ; i_clk      ; 7.385 ; 7.385 ; Rise       ; i_clk           ;
; i_rx      ; i_clk      ; 5.470 ; 5.470 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_reset   ; i_clk      ; -4.674 ; -4.674 ; Rise       ; i_clk           ;
; i_rx      ; i_clk      ; -5.204 ; -5.204 ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; o_sseg[2][*]  ; i_clk      ; 13.019 ; 13.019 ; Rise       ; i_clk           ;
;  o_sseg[2][0] ; i_clk      ; 12.392 ; 12.392 ; Rise       ; i_clk           ;
;  o_sseg[2][1] ; i_clk      ; 12.545 ; 12.545 ; Rise       ; i_clk           ;
;  o_sseg[2][2] ; i_clk      ; 12.953 ; 12.953 ; Rise       ; i_clk           ;
;  o_sseg[2][3] ; i_clk      ; 12.536 ; 12.536 ; Rise       ; i_clk           ;
;  o_sseg[2][4] ; i_clk      ; 12.138 ; 12.138 ; Rise       ; i_clk           ;
;  o_sseg[2][5] ; i_clk      ; 12.433 ; 12.433 ; Rise       ; i_clk           ;
;  o_sseg[2][6] ; i_clk      ; 13.019 ; 13.019 ; Rise       ; i_clk           ;
; o_tx          ; i_clk      ; 12.424 ; 12.424 ; Rise       ; i_clk           ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; o_sseg[2][*]  ; i_clk      ; 11.506 ; 11.506 ; Rise       ; i_clk           ;
;  o_sseg[2][0] ; i_clk      ; 11.760 ; 11.760 ; Rise       ; i_clk           ;
;  o_sseg[2][1] ; i_clk      ; 11.919 ; 11.919 ; Rise       ; i_clk           ;
;  o_sseg[2][2] ; i_clk      ; 12.315 ; 12.315 ; Rise       ; i_clk           ;
;  o_sseg[2][3] ; i_clk      ; 11.903 ; 11.903 ; Rise       ; i_clk           ;
;  o_sseg[2][4] ; i_clk      ; 11.506 ; 11.506 ; Rise       ; i_clk           ;
;  o_sseg[2][5] ; i_clk      ; 11.801 ; 11.801 ; Rise       ; i_clk           ;
;  o_sseg[2][6] ; i_clk      ; 12.400 ; 12.400 ; Rise       ; i_clk           ;
; o_tx          ; i_clk      ; 11.213 ; 11.213 ; Rise       ; i_clk           ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; i_clk ; -3.143 ; -3106.078     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; i_clk ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_clk ; -1.380 ; -1159.380             ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_clk'                                                                                                         ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.143 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~388      ; i_clk        ; i_clk       ; 1.000        ; -0.022     ; 4.153      ;
; -3.143 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1924     ; i_clk        ; i_clk       ; 1.000        ; -0.022     ; 4.153      ;
; -3.142 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1940     ; i_clk        ; i_clk       ; 1.000        ; -0.022     ; 4.152      ;
; -3.140 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~404      ; i_clk        ; i_clk       ; 1.000        ; -0.022     ; 4.150      ;
; -3.126 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1764     ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 4.160      ;
; -3.125 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1732     ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 4.159      ;
; -3.120 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~660      ; i_clk        ; i_clk       ; 1.000        ; -0.017     ; 4.135      ;
; -3.104 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1660     ; i_clk        ; i_clk       ; 1.000        ; -0.013     ; 4.123      ;
; -3.102 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1908     ; i_clk        ; i_clk       ; 1.000        ; -0.013     ; 4.121      ;
; -3.100 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~276      ; i_clk        ; i_clk       ; 1.000        ; -0.015     ; 4.117      ;
; -3.095 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~484      ; i_clk        ; i_clk       ; 1.000        ; -0.016     ; 4.111      ;
; -3.094 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~460      ; i_clk        ; i_clk       ; 1.000        ; -0.016     ; 4.110      ;
; -3.094 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~628      ; i_clk        ; i_clk       ; 1.000        ; -0.012     ; 4.114      ;
; -3.091 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1996     ; i_clk        ; i_clk       ; 1.000        ; 0.008      ; 4.131      ;
; -3.090 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~532      ; i_clk        ; i_clk       ; 1.000        ; -0.012     ; 4.110      ;
; -3.088 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1252     ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 4.120      ;
; -3.085 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~228      ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 4.117      ;
; -3.073 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~884      ; i_clk        ; i_clk       ; 1.000        ; -0.007     ; 4.098      ;
; -3.073 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1012     ; i_clk        ; i_clk       ; 1.000        ; -0.007     ; 4.098      ;
; -3.068 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~886      ; i_clk        ; i_clk       ; 1.000        ; 0.012      ; 4.112      ;
; -3.067 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~428      ; i_clk        ; i_clk       ; 1.000        ; 0.013      ; 4.112      ;
; -3.064 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1436     ; i_clk        ; i_clk       ; 1.000        ; 0.010      ; 4.106      ;
; -3.064 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~388      ; i_clk        ; i_clk       ; 1.000        ; -0.045     ; 4.051      ;
; -3.064 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~1924     ; i_clk        ; i_clk       ; 1.000        ; -0.045     ; 4.051      ;
; -3.063 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~1940     ; i_clk        ; i_clk       ; 1.000        ; -0.045     ; 4.050      ;
; -3.061 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~404      ; i_clk        ; i_clk       ; 1.000        ; -0.045     ; 4.048      ;
; -3.059 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~844      ; i_clk        ; i_clk       ; 1.000        ; 0.016      ; 4.107      ;
; -3.059 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~588      ; i_clk        ; i_clk       ; 1.000        ; 0.018      ; 4.109      ;
; -3.058 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1396     ; i_clk        ; i_clk       ; 1.000        ; 0.018      ; 4.108      ;
; -3.054 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~820      ; i_clk        ; i_clk       ; 1.000        ; -0.004     ; 4.082      ;
; -3.054 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~220      ; i_clk        ; i_clk       ; 1.000        ; -0.004     ; 4.082      ;
; -3.052 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1404     ; i_clk        ; i_clk       ; 1.000        ; 0.020      ; 4.104      ;
; -3.051 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1788     ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 4.085      ;
; -3.047 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~1764     ; i_clk        ; i_clk       ; 1.000        ; -0.021     ; 4.058      ;
; -3.046 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1508     ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 4.050      ;
; -3.046 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~1732     ; i_clk        ; i_clk       ; 1.000        ; -0.021     ; 4.057      ;
; -3.045 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1628     ; i_clk        ; i_clk       ; 1.000        ; 0.020      ; 4.097      ;
; -3.045 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1596     ; i_clk        ; i_clk       ; 1.000        ; 0.020      ; 4.097      ;
; -3.044 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1868     ; i_clk        ; i_clk       ; 1.000        ; -0.028     ; 4.048      ;
; -3.041 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~1766     ; i_clk        ; i_clk       ; 1.000        ; -0.027     ; 4.046      ;
; -3.041 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~660      ; i_clk        ; i_clk       ; 1.000        ; -0.040     ; 4.033      ;
; -3.041 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~886      ; i_clk        ; i_clk       ; 1.000        ; 0.012      ; 4.085      ;
; -3.041 ; ihex:hex|buffer~148     ; ihex:hex|buffer~388      ; i_clk        ; i_clk       ; 1.000        ; -0.003     ; 4.070      ;
; -3.041 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1924     ; i_clk        ; i_clk       ; 1.000        ; -0.003     ; 4.070      ;
; -3.040 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1940     ; i_clk        ; i_clk       ; 1.000        ; -0.003     ; 4.069      ;
; -3.039 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~1398     ; i_clk        ; i_clk       ; 1.000        ; -0.012     ; 4.059      ;
; -3.038 ; ihex:hex|buffer~148     ; ihex:hex|buffer~404      ; i_clk        ; i_clk       ; 1.000        ; -0.003     ; 4.067      ;
; -3.035 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~916      ; i_clk        ; i_clk       ; 1.000        ; -0.017     ; 4.050      ;
; -3.035 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~1734     ; i_clk        ; i_clk       ; 1.000        ; 0.000      ; 4.067      ;
; -3.033 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1948     ; i_clk        ; i_clk       ; 1.000        ; 0.021      ; 4.086      ;
; -3.033 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~662      ; i_clk        ; i_clk       ; 1.000        ; -0.019     ; 4.046      ;
; -3.032 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1388     ; i_clk        ; i_clk       ; 1.000        ; -0.029     ; 4.035      ;
; -3.032 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~796      ; i_clk        ; i_clk       ; 1.000        ; 0.010      ; 4.074      ;
; -3.031 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~788      ; i_clk        ; i_clk       ; 1.000        ; 0.010      ; 4.073      ;
; -3.031 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~900      ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 4.065      ;
; -3.031 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~918      ; i_clk        ; i_clk       ; 1.000        ; -0.019     ; 4.044      ;
; -3.030 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~148      ; i_clk        ; i_clk       ; 1.000        ; -0.019     ; 4.043      ;
; -3.029 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1812     ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 4.041      ;
; -3.028 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1876     ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 4.062      ;
; -3.028 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~292      ; i_clk        ; i_clk       ; 1.000        ; 0.008      ; 4.068      ;
; -3.027 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1820     ; i_clk        ; i_clk       ; 1.000        ; -0.020     ; 4.039      ;
; -3.026 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~308      ; i_clk        ; i_clk       ; 1.000        ; 0.008      ; 4.066      ;
; -3.026 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~150      ; i_clk        ; i_clk       ; 1.000        ; -0.021     ; 4.037      ;
; -3.025 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~1660     ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 4.021      ;
; -3.024 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1764     ; i_clk        ; i_clk       ; 1.000        ; 0.021      ; 4.077      ;
; -3.023 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~1908     ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 4.019      ;
; -3.023 ; ihex:hex|buffer~148     ; ihex:hex|buffer~1732     ; i_clk        ; i_clk       ; 1.000        ; 0.021      ; 4.076      ;
; -3.022 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1692     ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 4.060      ;
; -3.022 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~1022     ; i_clk        ; i_clk       ; 1.000        ; -0.005     ; 4.049      ;
; -3.021 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~972      ; i_clk        ; i_clk       ; 1.000        ; 0.008      ; 4.061      ;
; -3.021 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~668      ; i_clk        ; i_clk       ; 1.000        ; 0.006      ; 4.059      ;
; -3.021 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~276      ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 4.015      ;
; -3.020 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~724      ; i_clk        ; i_clk       ; 1.000        ; -0.010     ; 4.042      ;
; -3.019 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1172     ; i_clk        ; i_clk       ; 1.000        ; -0.010     ; 4.041      ;
; -3.018 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1004     ; i_clk        ; i_clk       ; 1.000        ; 0.008      ; 4.058      ;
; -3.018 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~1342     ; i_clk        ; i_clk       ; 1.000        ; 0.005      ; 4.055      ;
; -3.018 ; ihex:hex|buffer~148     ; ihex:hex|buffer~660      ; i_clk        ; i_clk       ; 1.000        ; 0.002      ; 4.052      ;
; -3.017 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~1372     ; i_clk        ; i_clk       ; 1.000        ; 0.020      ; 4.069      ;
; -3.016 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~476      ; i_clk        ; i_clk       ; 1.000        ; 0.023      ; 4.071      ;
; -3.016 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~484      ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 4.009      ;
; -3.015 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~468      ; i_clk        ; i_clk       ; 1.000        ; -0.014     ; 4.033      ;
; -3.015 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~2004     ; i_clk        ; i_clk       ; 1.000        ; -0.014     ; 4.033      ;
; -3.015 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~252      ; i_clk        ; i_clk       ; 1.000        ; 0.009      ; 4.056      ;
; -3.015 ; ihex:hex|buffer_fill[2] ; ihex:hex|buffer~92       ; i_clk        ; i_clk       ; 1.000        ; 0.023      ; 4.070      ;
; -3.015 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~460      ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 4.008      ;
; -3.015 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~628      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 4.012      ;
; -3.014 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~254      ; i_clk        ; i_clk       ; 1.000        ; 0.007      ; 4.053      ;
; -3.014 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1766     ; i_clk        ; i_clk       ; 1.000        ; -0.027     ; 4.019      ;
; -3.013 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~222      ; i_clk        ; i_clk       ; 1.000        ; 0.007      ; 4.052      ;
; -3.012 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~950      ; i_clk        ; i_clk       ; 1.000        ; -0.007     ; 4.037      ;
; -3.012 ; ihex:hex|buffer~1668    ; ihex:hex|buffer~388      ; i_clk        ; i_clk       ; 1.000        ; -0.025     ; 4.019      ;
; -3.012 ; ihex:hex|buffer~1668    ; ihex:hex|buffer~1924     ; i_clk        ; i_clk       ; 1.000        ; -0.025     ; 4.019      ;
; -3.012 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~1996     ; i_clk        ; i_clk       ; 1.000        ; -0.015     ; 4.029      ;
; -3.012 ; ihex:hex|buffer_fill[7] ; ihex:hex|buffer~1398     ; i_clk        ; i_clk       ; 1.000        ; -0.012     ; 4.032      ;
; -3.011 ; ihex:hex|buffer_fill[2] ; ihex:hex|computed_sum[7] ; i_clk        ; i_clk       ; 1.000        ; -0.006     ; 4.037      ;
; -3.011 ; ihex:hex|buffer~1668    ; ihex:hex|buffer~1940     ; i_clk        ; i_clk       ; 1.000        ; -0.025     ; 4.018      ;
; -3.011 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~532      ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 4.008      ;
; -3.009 ; ihex:hex|buffer_fill[4] ; ihex:hex|buffer~1782     ; i_clk        ; i_clk       ; 1.000        ; 0.016      ; 4.057      ;
; -3.009 ; ihex:hex|buffer~1668    ; ihex:hex|buffer~404      ; i_clk        ; i_clk       ; 1.000        ; -0.025     ; 4.016      ;
; -3.009 ; ihex:hex|buffer~1180    ; ihex:hex|buffer~1252     ; i_clk        ; i_clk       ; 1.000        ; -0.023     ; 4.018      ;
+--------+-------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_clk'                                                                                                                  ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; uart_rx:rx|internal_state[2] ; uart_rx:rx|internal_state[2] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|internal_state[0] ; uart_rx:rx|internal_state[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|internal_state[3] ; uart_rx:rx|internal_state[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ihex:hex|state[1]            ; ihex:hex|state[1]            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ihex:hex|filled_high         ; ihex:hex|filled_high         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ihex:hex|state[0]            ; ihex:hex|state[0]            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:tx|state[0]          ; uart_tx:tx|state[0]          ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:tx|state[2]          ; uart_tx:tx|state[2]          ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:tx|state[1]          ; uart_tx:tx|state[1]          ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:tx|state[3]          ; uart_tx:tx|state[3]          ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ihex:hex|o_tx_data[2]        ; ihex:hex|o_tx_data[2]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_tx:tx|data[2]           ; uart_tx:tx|data[2]           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; uart_rx:rx|i_rx_int          ; uart_rx:rx|i_rx_db           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.391      ;
; 0.243 ; uart_tx:tx|counter[31]       ; uart_tx:tx|counter[31]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; uart_rx:rx|clk_counter[31]   ; uart_rx:rx|clk_counter[31]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.395      ;
; 0.355 ; uart_tx:tx|counter[16]       ; uart_tx:tx|counter[16]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; uart_rx:rx|clk_counter[0]    ; uart_rx:rx|clk_counter[0]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; uart_rx:rx|clk_counter[16]   ; uart_rx:rx|clk_counter[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; uart_tx:tx|counter[0]        ; uart_tx:tx|counter[0]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; uart_tx:tx|counter[1]        ; uart_tx:tx|counter[1]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; uart_tx:tx|counter[17]       ; uart_tx:tx|counter[17]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; uart_rx:rx|clk_counter[1]    ; uart_rx:rx|clk_counter[1]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; uart_rx:rx|clk_counter[17]   ; uart_rx:rx|clk_counter[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; uart_tx:tx|counter[2]        ; uart_tx:tx|counter[2]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart_tx:tx|counter[9]        ; uart_tx:tx|counter[9]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart_tx:tx|counter[11]       ; uart_tx:tx|counter[11]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart_tx:tx|counter[18]       ; uart_tx:tx|counter[18]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart_tx:tx|counter[25]       ; uart_tx:tx|counter[25]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart_tx:tx|counter[27]       ; uart_tx:tx|counter[27]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart_rx:rx|clk_counter[2]    ; uart_rx:rx|clk_counter[2]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart_rx:rx|clk_counter[9]    ; uart_rx:rx|clk_counter[9]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart_rx:rx|clk_counter[11]   ; uart_rx:rx|clk_counter[11]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart_rx:rx|clk_counter[18]   ; uart_rx:rx|clk_counter[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart_rx:rx|clk_counter[25]   ; uart_rx:rx|clk_counter[25]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart_rx:rx|clk_counter[27]   ; uart_rx:rx|clk_counter[27]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; uart_tx:tx|counter[4]        ; uart_tx:tx|counter[4]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_tx:tx|counter[7]        ; uart_tx:tx|counter[7]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_tx:tx|counter[13]       ; uart_tx:tx|counter[13]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_tx:tx|counter[14]       ; uart_tx:tx|counter[14]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_tx:tx|counter[15]       ; uart_tx:tx|counter[15]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_tx:tx|counter[20]       ; uart_tx:tx|counter[20]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_tx:tx|counter[23]       ; uart_tx:tx|counter[23]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_tx:tx|counter[29]       ; uart_tx:tx|counter[29]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_tx:tx|counter[30]       ; uart_tx:tx|counter[30]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_rx:rx|clk_counter[4]    ; uart_rx:rx|clk_counter[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_rx:rx|clk_counter[7]    ; uart_rx:rx|clk_counter[7]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_rx:rx|clk_counter[13]   ; uart_rx:rx|clk_counter[13]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_rx:rx|clk_counter[14]   ; uart_rx:rx|clk_counter[14]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_rx:rx|clk_counter[15]   ; uart_rx:rx|clk_counter[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_rx:rx|clk_counter[20]   ; uart_rx:rx|clk_counter[20]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_rx:rx|clk_counter[23]   ; uart_rx:rx|clk_counter[23]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_rx:rx|clk_counter[29]   ; uart_rx:rx|clk_counter[29]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; uart_rx:rx|clk_counter[30]   ; uart_rx:rx|clk_counter[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; uart_tx:tx|counter[3]        ; uart_tx:tx|counter[3]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart_tx:tx|counter[8]        ; uart_tx:tx|counter[8]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart_tx:tx|counter[10]       ; uart_tx:tx|counter[10]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart_tx:tx|counter[19]       ; uart_tx:tx|counter[19]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart_tx:tx|counter[24]       ; uart_tx:tx|counter[24]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart_tx:tx|counter[26]       ; uart_tx:tx|counter[26]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart_rx:rx|clk_counter[3]    ; uart_rx:rx|clk_counter[3]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart_rx:rx|clk_counter[8]    ; uart_rx:rx|clk_counter[8]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart_rx:rx|clk_counter[10]   ; uart_rx:rx|clk_counter[10]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart_rx:rx|clk_counter[19]   ; uart_rx:rx|clk_counter[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart_rx:rx|clk_counter[24]   ; uart_rx:rx|clk_counter[24]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart_rx:rx|clk_counter[26]   ; uart_rx:rx|clk_counter[26]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; uart_tx:tx|counter[5]        ; uart_tx:tx|counter[5]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart_tx:tx|counter[6]        ; uart_tx:tx|counter[6]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart_tx:tx|counter[12]       ; uart_tx:tx|counter[12]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart_tx:tx|counter[21]       ; uart_tx:tx|counter[21]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart_tx:tx|counter[22]       ; uart_tx:tx|counter[22]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart_tx:tx|counter[28]       ; uart_tx:tx|counter[28]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart_rx:rx|clk_counter[5]    ; uart_rx:rx|clk_counter[5]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart_rx:rx|clk_counter[6]    ; uart_rx:rx|clk_counter[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart_rx:rx|clk_counter[12]   ; uart_rx:rx|clk_counter[12]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart_rx:rx|clk_counter[21]   ; uart_rx:rx|clk_counter[21]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart_rx:rx|clk_counter[22]   ; uart_rx:rx|clk_counter[22]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart_rx:rx|clk_counter[28]   ; uart_rx:rx|clk_counter[28]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; uart_rx:rx|i_rx_prev         ; uart_rx:rx|internal_state[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.527      ;
; 0.419 ; uart_rx:rx|o_data[5]         ; uart_rx:rx|o_data[4]         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.571      ;
; 0.422 ; uart_rx:rx|o_data[7]         ; uart_rx:rx|o_data[6]         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.574      ;
; 0.423 ; uart_rx:rx|o_data[2]         ; uart_rx:rx|o_data[1]         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.575      ;
; 0.425 ; uart_rx:rx|o_data[1]         ; uart_rx:rx|o_data[0]         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.577      ;
; 0.431 ; uart_rx:rx|o_data[3]         ; uart_rx:rx|o_data[2]         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.583      ;
; 0.449 ; uart_tx:tx|state[0]          ; uart_tx:tx|data[2]           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.601      ;
; 0.460 ; ihex:hex|state[3]            ; ihex:hex|state[0]            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.612      ;
; 0.461 ; ihex:hex|state[0]            ; ihex:hex|state[3]            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.613      ;
; 0.461 ; ihex:hex|state[0]            ; ihex:hex|state[2]            ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.613      ;
; 0.461 ; ihex:hex|state[0]            ; ihex:hex|o_tx_data[2]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.613      ;
; 0.469 ; uart_rx:rx|internal_state[1] ; uart_rx:rx|internal_state[1] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.621      ;
; 0.493 ; uart_rx:rx|internal_state[0] ; uart_rx:rx|internal_state[3] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; uart_tx:tx|counter[0]        ; uart_tx:tx|counter[1]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; uart_tx:tx|counter[16]       ; uart_tx:tx|counter[17]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; uart_rx:rx|clk_counter[0]    ; uart_rx:rx|clk_counter[1]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; uart_rx:rx|clk_counter[16]   ; uart_rx:rx|clk_counter[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; uart_tx:tx|state[3]          ; uart_tx:tx|data[2]           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; uart_tx:tx|counter[1]        ; uart_tx:tx|counter[2]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; uart_tx:tx|counter[17]       ; uart_tx:tx|counter[18]       ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; uart_rx:rx|clk_counter[1]    ; uart_rx:rx|clk_counter[2]    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; uart_rx:rx|clk_counter[17]   ; uart_rx:rx|clk_counter[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; uart_tx:tx|counter[2]        ; uart_tx:tx|counter[3]        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.650      ;
+-------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_clk'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; i_clk ; Rise       ; i_clk                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|addr[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|addr[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer_fill[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer_fill[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~100     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~100     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1004    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1004    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1005    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1005    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1006    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1006    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1007    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1007    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~101     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~101     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1012    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1012    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1013    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1013    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1014    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1014    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1015    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1015    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~102     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~102     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1020    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1020    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1021    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1021    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1022    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1022    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1023    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1023    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1028    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1028    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1029    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1029    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~103     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~103     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1030    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1030    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1031    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1031    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1036    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1036    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1037    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1037    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1038    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1038    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1039    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1039    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1044    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1044    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1045    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1045    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1046    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1046    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1047    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1047    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1052    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1052    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1053    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1053    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1054    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1054    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1055    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1055    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1060    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_clk ; Rise       ; ihex:hex|buffer~1060    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_clk ; Rise       ; ihex:hex|buffer~1061    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_reset   ; i_clk      ; 3.059 ; 3.059 ; Rise       ; i_clk           ;
; i_rx      ; i_clk      ; 2.481 ; 2.481 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_reset   ; i_clk      ; -2.112 ; -2.112 ; Rise       ; i_clk           ;
; i_rx      ; i_clk      ; -2.361 ; -2.361 ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; o_sseg[2][*]  ; i_clk      ; 5.294 ; 5.294 ; Rise       ; i_clk           ;
;  o_sseg[2][0] ; i_clk      ; 5.152 ; 5.152 ; Rise       ; i_clk           ;
;  o_sseg[2][1] ; i_clk      ; 5.190 ; 5.190 ; Rise       ; i_clk           ;
;  o_sseg[2][2] ; i_clk      ; 5.267 ; 5.267 ; Rise       ; i_clk           ;
;  o_sseg[2][3] ; i_clk      ; 5.212 ; 5.212 ; Rise       ; i_clk           ;
;  o_sseg[2][4] ; i_clk      ; 5.080 ; 5.080 ; Rise       ; i_clk           ;
;  o_sseg[2][5] ; i_clk      ; 5.125 ; 5.125 ; Rise       ; i_clk           ;
;  o_sseg[2][6] ; i_clk      ; 5.294 ; 5.294 ; Rise       ; i_clk           ;
; o_tx          ; i_clk      ; 5.143 ; 5.143 ; Rise       ; i_clk           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; o_sseg[2][*]  ; i_clk      ; 4.908 ; 4.908 ; Rise       ; i_clk           ;
;  o_sseg[2][0] ; i_clk      ; 4.985 ; 4.985 ; Rise       ; i_clk           ;
;  o_sseg[2][1] ; i_clk      ; 5.031 ; 5.031 ; Rise       ; i_clk           ;
;  o_sseg[2][2] ; i_clk      ; 5.098 ; 5.098 ; Rise       ; i_clk           ;
;  o_sseg[2][3] ; i_clk      ; 5.041 ; 5.041 ; Rise       ; i_clk           ;
;  o_sseg[2][4] ; i_clk      ; 4.908 ; 4.908 ; Rise       ; i_clk           ;
;  o_sseg[2][5] ; i_clk      ; 4.958 ; 4.958 ; Rise       ; i_clk           ;
;  o_sseg[2][6] ; i_clk      ; 5.141 ; 5.141 ; Rise       ; i_clk           ;
; o_tx          ; i_clk      ; 4.779 ; 4.779 ; Rise       ; i_clk           ;
+---------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -11.756    ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  i_clk           ; -11.756    ; 0.215 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -12290.163 ; 0.0   ; 0.0      ; 0.0     ; -1720.413           ;
;  i_clk           ; -12290.163 ; 0.000 ; N/A      ; N/A     ; -1720.413           ;
+------------------+------------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i_reset   ; i_clk      ; 7.385 ; 7.385 ; Rise       ; i_clk           ;
; i_rx      ; i_clk      ; 5.470 ; 5.470 ; Rise       ; i_clk           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i_reset   ; i_clk      ; -2.112 ; -2.112 ; Rise       ; i_clk           ;
; i_rx      ; i_clk      ; -2.361 ; -2.361 ; Rise       ; i_clk           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; o_sseg[2][*]  ; i_clk      ; 13.019 ; 13.019 ; Rise       ; i_clk           ;
;  o_sseg[2][0] ; i_clk      ; 12.392 ; 12.392 ; Rise       ; i_clk           ;
;  o_sseg[2][1] ; i_clk      ; 12.545 ; 12.545 ; Rise       ; i_clk           ;
;  o_sseg[2][2] ; i_clk      ; 12.953 ; 12.953 ; Rise       ; i_clk           ;
;  o_sseg[2][3] ; i_clk      ; 12.536 ; 12.536 ; Rise       ; i_clk           ;
;  o_sseg[2][4] ; i_clk      ; 12.138 ; 12.138 ; Rise       ; i_clk           ;
;  o_sseg[2][5] ; i_clk      ; 12.433 ; 12.433 ; Rise       ; i_clk           ;
;  o_sseg[2][6] ; i_clk      ; 13.019 ; 13.019 ; Rise       ; i_clk           ;
; o_tx          ; i_clk      ; 12.424 ; 12.424 ; Rise       ; i_clk           ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; o_sseg[2][*]  ; i_clk      ; 4.908 ; 4.908 ; Rise       ; i_clk           ;
;  o_sseg[2][0] ; i_clk      ; 4.985 ; 4.985 ; Rise       ; i_clk           ;
;  o_sseg[2][1] ; i_clk      ; 5.031 ; 5.031 ; Rise       ; i_clk           ;
;  o_sseg[2][2] ; i_clk      ; 5.098 ; 5.098 ; Rise       ; i_clk           ;
;  o_sseg[2][3] ; i_clk      ; 5.041 ; 5.041 ; Rise       ; i_clk           ;
;  o_sseg[2][4] ; i_clk      ; 4.908 ; 4.908 ; Rise       ; i_clk           ;
;  o_sseg[2][5] ; i_clk      ; 4.958 ; 4.958 ; Rise       ; i_clk           ;
;  o_sseg[2][6] ; i_clk      ; 5.141 ; 5.141 ; Rise       ; i_clk           ;
; o_tx          ; i_clk      ; 4.779 ; 4.779 ; Rise       ; i_clk           ;
+---------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 603535   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 603535   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 5     ; 5    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Jan 14 22:15:26 2020
Info: Command: quartus_sta ihex -c top
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 32 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.756
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.756    -12290.163 i_clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941     -1720.413 i_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.143
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.143     -3106.078 i_clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -1159.380 i_clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 597 megabytes
    Info: Processing ended: Tue Jan 14 22:15:28 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


