---
layout: post
category: makefile
title: Memory Mangement Unit (1)
tagline: 
tags:
  - armv8
published: true
---

[armv8-a programmer's guide](http://infocenter.arm.com/help/topic/com.arm.doc.den0024a/DEN0024A_v8_architecture_PG.pdf)

12장 Memory Mangement Unit을 google번역기와 papago를 이용해 번역하였다. (즉,  오역이 많다.) 

Memory Management Unit(MMU) 은 시스템이 mutlitask를 가능하게 한다. 이 때 task는 task만의 독립된 가상 메모리 공간(private virtual memory space)을 가지고 실행된다. task들은 시스템의 물리적 메모리 맵(physical memory map)과 실행중인 또 다른 task를 고려할 필요 없다.


![Image Alt 텍스트](/assets/images/post/180928/image1.png)

각 task는 동일한 가상 메모리 주소 공간을 사용한다. 물리적 메모리가 연속되지 않더라도 가상 메모리 공간을 사용하면 이를 연속된 것처럼 표현 할 수 있다. 이를 위해서는 가상 주소를 물리적 주소로 변환하는 주소 변환(address translation)이 필요하다. 가상주소는 프로그램이 사용하는 주소이며, 물리적 주소는 실제 main memroy의 주소이다.


MMU는 code 및 data의 가상 주소를 실제 시스템의 물리적 주소로 변환한다. translation은 하드웨어에서 수행되며 task에 영향을 미치지 않는다. MMU는 주소 변환 외에도 메모리 영역별로 메모리 액세스 권한, 메모리 순서 지정 및 캐시 정책을 제어한다.


The Translation Lookaside Buffer


Translation Lookaside Buffer(TLB)는 MMU에서 최근 액세스한 page translation의 캐시이다. 프로세서에서 메모리 액세스가 수행되면 MMU는 translation이 TLB에 캐시되었는지 확인하고, HIT면, TLB를 참고하여 address translation이 이루어진다.


각 TLB 항목은 physical address, virtual address, memory type, cache policy, access Permission, Address Space ID(ASID), Virtual Machine ID(VMID) 등의 속성이 포함된다. TLB에 가상 주소에 대한 translation을 수행한 기록이 없다면(TLB MISS), translation table 검색이 수행된다. page fault 없이 address translation이 완료되면 이 주소는 재사용을 위해 TLB에 캐시될 수 있다.


TLBI가 있으며 TLB 무효화 명령이다.


TLBI <type><level>{IS} {, <Xt>}

![Image Alt 텍스트](/assets/images/post/180928/image2.png)

TLB에 저장될 수 있는 항목의 수는 제한이 있으므로, ARMv8-A 아키텍처는 TLB 공간을 효율적으로 사용할 수 있는 contiguous block entry 라는 기능을 제공한다. 이 기능은 multiple block에 대한 translation을 포함하는 single entry를 캐시할 수 있다. TLB는 정의 된 주소 범위에 대해 하나의 항목을 캐시 할 수 있으므로 더 큰 범위의 가상 주소를 TLB에 저장할 수 있다.


contiguous bit 사용하기 위해서는, contiguous block은 반드시 근처(인접)에 있어야 한다. 연속적인 가상 주소 범위에 해당되어야 한다. aligned boundary에서 시작해야 하며 일관된 속성(consistent attribute)을 가지고 있으며 동일한 변환 수준(same level of translation)에서 연속 출력 주소 범위(contiguous output address range)를 가리켜야 한다. 필요한 alignment는 4KB granule에서 VA[20:16], 64KB granule에서 VA[28:21]이 모든 주소에 대해 동일해야 한다.


Separation of kernel and application Virtual Address spaces


운영 체제는 일반적으로 동시에 실행되는 많은 task를 가지고 있다. 이들 각각은 고유한 translation table을 가지며, 커널은 task 간의 컨텍스트를 전환하는 작업의 일부로 사용하는 translation table을 전환한다. 하지만 커널이 사용하는 translation table의 entry는 거의 변경되지 않는다. ARMv8 아키텍처는이 요구 사항을 효율적으로 처리 할 수있는 다양한 기능을 제공한다.


테이블의 주소는 변환 Translation Table Base Registers(TTBR0_EL1)와 (TTBR1_EL1)에 지정된다. VA의 상위 비트가 모두 0 일 때 TTBR0이 가리키는 translation table이 선택된다. VA의 상위 비트가 모두 1로 설정되면 TTBR1이 선택된다. VA 태깅을 사용하도록 설정하여 상위 8비트를 제외할 수 있다.


instruction fetch 또는 data access에서 64bit의 가상주소가 사용된다. 그러나 위에서 정의한 두 영역을 48비트 물리적 주소 메모리 맵 내에서 매핑해야 한다.


EL2와 EL3에는 TTBR0만 사용한다. 즉, aarch64일 경우 VA의 상위 비트가 모두 0 일 때 TTBR0이 가리키는 translation table이 선택하므로, EL2는 0x0~0x0000FFFF_FFFFFFFF 범위, EL3 0x0~0x0000FFFF_FFFFFFFF 범위의 가상 주소 만 사용할 수 있다.


그림은 kernel과 Application 공간의 virtual address와 physical address의 매핑을 보여준다. kernel과 Application 공간은 모두 훨씬 작은 physical address space에 매핑된다.

![Image Alt 텍스트](/assets/images/post/180928/image3.png)

translation Control Register(TCR_EL1)는  most significant bit의 정확한 개수를 정의한다. TCR_EL1은 T0SZ[5:0]과 T1SZ[5:0]을 포함한다. 필드의 정수는 모든 0 또는 1이여야 하는 most significant bit의 수를 제공한다. 이 필드의 최소값과 최대 값은 granule 크기와 시작 테이블 수준에 따라 달라진다. 따라서 항상 두 space를 모두 사용해야하며 적어도 두 개의 translation table이 필요하다. OS가없는 단순한 bare metal system에는 fault entry 만 포함된 small upper 테이블이 필요하다.

![Image Alt 텍스트](/assets/images/post/180928/image4.png)


TCR_EL1은 EL1 및 EL0에서 다른 메모리 관리 기능을 제어한다. 그림은 address range와 granule size를 제어하는 필드만을 보여준다.

![Image Alt 텍스트](/assets/images/post/180928/image5.png)

Intermediate Physical Address Size (IPS) 필드는 maximum output address size를 제어한다. translation에서 이 범위를 벗어나는 출력 주소를 지정하면 액세스에 fault가 발생한다, 000=32비트의 물리적 주소, 101=48비트가 사용된다.


2비트 크기의 Translation Granule(TG) TG1 및 TG0 필드는 kernel 또는 user space의 granule 크기를 각각 00=4KB, 01=16KB, 11=64KB로 지정한다.


Translating a Virtual Address to a Physical Address


프로세서가 instruction fetch 또는 data access를 위해 64비트 가상 주소를 할당할 때 MMU는 가상 주소를 해당하는 물리적 주소로 변환한다. 가상 주소의 경우 상위 16비트 [63:47]은 모두 0 또는 1이어야 한다. 그렇지 않으면 fault가 발생한다.


그 후, least significant bits는 선택한 섹션 내에서 오프셋을 제공하는데 사용되므로, MMU는 block table entry의 physical address bit와 original address의 least significant bit를 결합하여 최종 주소를 생성한다.


이 아키텍처는 태그가 지정된 주소를 지원한다. 이것은 주소의 most significant 8bit가 무시되는 것이다.(주소의 일부가 아닌 것으로 간주됨). 즉, 비트는 포인터에 대한 정보를 기록하는 등의 다른 용도로 사용될 수 있다.

![Image Alt 텍스트](/assets/images/post/180928/image6.png)

1 level 변환을 수행하는 간단한 주소 변환 예. 42비트 가상 주소를 가진 64KB granule을 사용하고 있다고 가정하며, MMU는 가상 주소를 다음과 같이 변환한다.


1. VA[63:42]가 1이면 첫 번째 page table의 기본 주소에 TTBR1이 사용된다. VA[63:42] = 0이면 첫 번째 page table의 기본 주소에 TTBR0이 사용된다.
2. 8192개의 64비트 page table entry가 포함되어 있으며 VA[41:29]를 사용하여 검색한다.
3. MMU는 page table entry의 유효성(validity) 및  메모리 액세스가 허용되는지 여부를 검사한다. 유효하다면 메모리 액세스가 허용된다.
4. 그림과 같이 page table entry는 512MB page(block descriptor)를 참조한다.
5. page table entry를 참조하여 PA [47:29]를 형성한다.
    6, 512MB page이기 때문에, VA의 비트 [28:0]은 PA [28:0]을 구성한다.
6. PA[47:0]가 page table entry의 추가 정보와 함께 반환된다.


first levle table entry는 second page table의 주소를 가리킬 수 있다. 이러한 방법을 사용하여 운영체제는 가상 메모리의 큰 부분을 더 작은 페이지로 더 나눌 수 있다. second-level table의 경우, first-level descriptor는 second-level table의 physical base address를 포함한다. 이 때 프로세서가 요청한 virtual address에 해당하는 physical address는 second-level descriptor에 있다. 다음 그림은 일반적인 64KB page의 1단계부터 시작하는 64bit granule에 대한 변환이다.

![Image Alt 텍스트](/assets/images/post/180928/image7.png)

각각의 second-level table은 하나 이상의 first-level entry와 연관된다. 동일한 second-level table을 가리키는 여러 first-level descriptor를 가질 수 있다. 즉, 여러 가상위치를 동일한 실제 주소로 지정할 수 있다.


이 그림은 2 level 변환이 있는 상황을 설명하며, 64kb granule과 42bit virtual address space를 가정한다.


1. VA[63:42] = 1이면  first page table의 base address에 TTBR1이, VA[63:42] = 0이면 first page table의 base address에 TTBR0이 사용된다.
2. 8192개의 64비트 page table entry가 포함되어 있으며 VA[41:29]를 사용하여 검색한다. MMU는 표에서 level 2 page table entry를 읽는다.
3. MMU는 level 2 page table entry의 유효성(validity) 및  메모리 액세스가 허용되는지 여부를 검사한다. 유효하다면 메모리 액세스가 허용된다.
    4.그림과 같이 level 2 page table entry는 level 3 page table을(table descriptor) 참조한다.
4. level 2 page table entry의 [47:16] 비트는 level 3 page table의 base address를 구성한다.
5. VA[28:16]를 사용하여 level 3 page table entry을 검색한다. MMU는 table에서 level 3 page table entry를 읽는다.
6. MMU는 level 3 page table entry의 유효성(validity) 및  메모리 액세스가 허용되는지 여부를 검사한다. 유효하다면 메모리 액세스가 허용된다.
7. 그림과 같이 page table entry는 64kb page(page descriptor)를 참조한다.
    9 level 3 page table entry의  [47:16] 비트는 PA[47:16]을 구성한다.
8. 64KB page이기 때문에 VA[15:0]는 PA[15:0]를 구성한다.
9. PA[47:0]가 page table entry의 추가 정보와 함께 반환된다.