Fitter report for 201553245ass2
Wed May 09 20:04:37 2018
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Wed May 09 20:04:37 2018    ;
; Quartus II 64-Bit Version          ; 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name                      ; 201553245ass2                            ;
; Top-level Entity Name              ; TOP_LEVEL                                ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C20F484C6                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 996 / 18,752 ( 5 % )                     ;
;     Total combinational functions  ; 994 / 18,752 ( 5 % )                     ;
;     Dedicated logic registers      ; 68 / 18,752 ( < 1 % )                    ;
; Total registers                    ; 68                                       ;
; Total pins                         ; 47 / 315 ( 15 % )                        ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                      ;
; Embedded Multiplier 9-bit elements ; 8 / 52 ( 15 % )                          ;
; Total PLLs                         ; 0 / 4 ( 0 % )                            ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                              ;
+---------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                      ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                           ; Destination Port ; Destination Port Name ;
+---------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------+------------------+-----------------------+
; DFF_Register:dffb_uu|q[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; DFF_Register:dffb_uu|q[0] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; DFF_Register:dffb_uu|q[0]~_Duplicate_1                                                     ; REGOUT           ;                       ;
; DFF_Register:dffb_uu|q[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; DFF_Register:dffb_uu|q[1] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; DFF_Register:dffb_uu|q[1]~_Duplicate_1                                                     ; REGOUT           ;                       ;
; DFF_Register:dffb_uu|q[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; DFF_Register:dffb_uu|q[2] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; DFF_Register:dffb_uu|q[2]~_Duplicate_1                                                     ; REGOUT           ;                       ;
; DFF_Register:dffb_uu|q[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; DFF_Register:dffb_uu|q[3] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; DFF_Register:dffb_uu|q[3]~_Duplicate_1                                                     ; REGOUT           ;                       ;
; DFF_Register:dffb_uu|q[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; DFF_Register:dffb_uu|q[4] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; DFF_Register:dffb_uu|q[4]~_Duplicate_1                                                     ; REGOUT           ;                       ;
; DFF_Register:dffb_uu|q[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; DFF_Register:dffb_uu|q[5] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; DFF_Register:dffb_uu|q[5]~_Duplicate_1                                                     ; REGOUT           ;                       ;
; DFF_Register:dffb_uu|q[6] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; DFF_Register:dffb_uu|q[6] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; DFF_Register:dffb_uu|q[6]~_Duplicate_1                                                     ; REGOUT           ;                       ;
; DFF_Register:dffb_uu|q[7] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; DFF_Register:dffb_uu|q[7] ; Duplicated      ; Register Packing ; Timing optimization ; REGOUT    ;                ; DFF_Register:dffb_uu|q[7]~_Duplicate_1                                                     ; REGOUT           ;                       ;
+---------------------------+-----------------+------------------+---------------------+-----------+----------------+--------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1123 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1123 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1120    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/kobi/Desktop/201553245/Quartus/output_files/201553245ass2.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 996 / 18,752 ( 5 % )  ;
;     -- Combinational with no register       ; 928                   ;
;     -- Register only                        ; 2                     ;
;     -- Combinational with a register        ; 66                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 624                   ;
;     -- 3 input functions                    ; 242                   ;
;     -- <=2 input functions                  ; 128                   ;
;     -- Register only                        ; 2                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 840                   ;
;     -- arithmetic mode                      ; 154                   ;
;                                             ;                       ;
; Total registers*                            ; 68 / 19,649 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 68 / 18,752 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )       ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 70 / 1,172 ( 6 % )    ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 47 / 315 ( 15 % )     ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )        ;
;                                             ;                       ;
; Global signals                              ; 1                     ;
; M4Ks                                        ; 0 / 52 ( 0 % )        ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 8 / 52 ( 15 % )       ;
; PLLs                                        ; 0 / 4 ( 0 % )         ;
; Global clocks                               ; 1 / 16 ( 6 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%          ;
; Peak interconnect usage (total/H/V)         ; 5% / 4% / 6%          ;
; Maximum fan-out                             ; 69                    ;
; Highest non-global fan-out                  ; 60                    ;
; Total fan-out                               ; 3759                  ;
; Average fan-out                             ; 3.34                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 996 / 18752 ( 5 % )  ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 928                  ; 0                              ;
;     -- Register only                        ; 2                    ; 0                              ;
;     -- Combinational with a register        ; 66                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 624                  ; 0                              ;
;     -- 3 input functions                    ; 242                  ; 0                              ;
;     -- <=2 input functions                  ; 128                  ; 0                              ;
;     -- Register only                        ; 2                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 840                  ; 0                              ;
;     -- arithmetic mode                      ; 154                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 68                   ; 0                              ;
;     -- Dedicated logic registers            ; 68 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 70 / 1172 ( 6 % )    ; 0 / 1172 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 47                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 8 / 52 ( 15 % )      ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 1 / 20 ( 5 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 3902                 ; 0                              ;
;     -- Registered Connections               ; 626                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 13                   ; 0                              ;
;     -- Output Ports                         ; 34                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[2] ; M22   ; 6        ; 50           ; 14           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[3] ; V12   ; 7        ; 26           ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[4] ; W12   ; 7        ; 26           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[5] ; U12   ; 8        ; 26           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[6] ; U11   ; 8        ; 26           ; 0            ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A[7] ; M2    ; 1        ; 0            ; 13           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW_8 ; M1    ; 1        ; 0            ; 13           ; 2           ; 14                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk  ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key0 ; R22   ; 6        ; 50           ; 10           ; 1           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key1 ; R21   ; 6        ; 50           ; 10           ; 2           ; 4                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; key2 ; T22   ; 6        ; 50           ; 9            ; 0           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                  ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; D0[0]          ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D0[1]          ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D0[2]          ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D0[3]          ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D0[4]          ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D0[5]          ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D0[6]          ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D1[0]          ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D1[1]          ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D1[2]          ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D1[3]          ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D1[4]          ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D1[5]          ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D1[6]          ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D2[0]          ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D2[1]          ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D2[2]          ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D2[3]          ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D2[4]          ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D2[5]          ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D2[6]          ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D3[0]          ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D3[1]          ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D3[2]          ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D3[3]          ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D3[4]          ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D3[5]          ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; D3[6]          ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Status_vec1[0] ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Status_vec1[1] ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Status_vec1[2] ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Status_vec1[3] ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Status_vec1[4] ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; Status_vec1[5] ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 31 / 33 ( 94 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 11 / 36 ( 31 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; D2[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; D2[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; D1[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; D1[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; D2[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; D3[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; D3[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; D3[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; D1[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; D0[6]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; D2[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; D2[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; D0[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; D0[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; D3[5]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; D3[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; D1[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; D2[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; D2[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; D0[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; D0[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; D1[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; D1[2]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; D1[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; D0[1]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; D0[0]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; D3[3]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; D3[4]                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; A[1]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; A[0]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW_8                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; A[7]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; A[2]                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; key1                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; key0                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; key2                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; A[6]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; A[5]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; Status_vec1[1]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; Status_vec1[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; A[3]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; Status_vec1[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; Status_vec1[2]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; A[4]                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; Status_vec1[5]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; Status_vec1[4]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                            ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                          ; Library Name ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
; |TOP_LEVEL                                            ; 996 (1)     ; 68 (0)                    ; 0 (0)         ; 0           ; 0    ; 8            ; 2       ; 3         ; 47   ; 0            ; 928 (1)      ; 2 (0)             ; 66 (0)           ; |TOP_LEVEL                                                                                                   ;              ;
;    |ALU:alu_uu|                                       ; 219 (0)     ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 156 (0)      ; 0 (0)             ; 63 (0)           ; |TOP_LEVEL|ALU:alu_uu                                                                                        ;              ;
;       |arithmeticUnit:au_uu|                          ; 200 (54)    ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 137 (39)     ; 0 (0)             ; 63 (15)          ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu                                                                   ;              ;
;          |adder:adduu|                                ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu                                                       ;              ;
;             |full_adder:\Array_Of_FAs:0:full_adderi|  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:0:full_adderi                ;              ;
;                |and_gate:and2|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:0:full_adderi|and_gate:and2  ;              ;
;                |or_gate:or0|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:0:full_adderi|or_gate:or0    ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:0:full_adderi|xor_gate:xor1  ;              ;
;             |full_adder:\Array_Of_FAs:10:full_adderi| ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:10:full_adderi               ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:10:full_adderi|or_gate:or1   ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:10:full_adderi|xor_gate:xor1 ;              ;
;             |full_adder:\Array_Of_FAs:11:full_adderi| ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:11:full_adderi               ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:11:full_adderi|or_gate:or1   ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:11:full_adderi|xor_gate:xor1 ;              ;
;             |full_adder:\Array_Of_FAs:12:full_adderi| ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:12:full_adderi               ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:12:full_adderi|or_gate:or1   ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:12:full_adderi|xor_gate:xor1 ;              ;
;             |full_adder:\Array_Of_FAs:13:full_adderi| ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:13:full_adderi               ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:13:full_adderi|or_gate:or1   ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:13:full_adderi|xor_gate:xor1 ;              ;
;             |full_adder:\Array_Of_FAs:14:full_adderi| ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:14:full_adderi               ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:14:full_adderi|or_gate:or1   ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:14:full_adderi|xor_gate:xor1 ;              ;
;             |full_adder:\Array_Of_FAs:15:full_adderi| ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:15:full_adderi               ;              ;
;                |xor_gate:xor1|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:15:full_adderi|xor_gate:xor1 ;              ;
;             |full_adder:\Array_Of_FAs:1:full_adderi|  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:1:full_adderi                ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:1:full_adderi|or_gate:or1    ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:1:full_adderi|xor_gate:xor1  ;              ;
;             |full_adder:\Array_Of_FAs:2:full_adderi|  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:2:full_adderi                ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:2:full_adderi|or_gate:or1    ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:2:full_adderi|xor_gate:xor1  ;              ;
;             |full_adder:\Array_Of_FAs:3:full_adderi|  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:3:full_adderi                ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:3:full_adderi|or_gate:or1    ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:3:full_adderi|xor_gate:xor1  ;              ;
;             |full_adder:\Array_Of_FAs:4:full_adderi|  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:4:full_adderi                ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:4:full_adderi|or_gate:or1    ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:4:full_adderi|xor_gate:xor1  ;              ;
;             |full_adder:\Array_Of_FAs:5:full_adderi|  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:5:full_adderi                ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:5:full_adderi|or_gate:or1    ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:5:full_adderi|xor_gate:xor1  ;              ;
;             |full_adder:\Array_Of_FAs:6:full_adderi|  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:6:full_adderi                ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:6:full_adderi|or_gate:or1    ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:6:full_adderi|xor_gate:xor1  ;              ;
;             |full_adder:\Array_Of_FAs:7:full_adderi|  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:7:full_adderi                ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:7:full_adderi|or_gate:or1    ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:7:full_adderi|xor_gate:xor1  ;              ;
;             |full_adder:\Array_Of_FAs:8:full_adderi|  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:8:full_adderi                ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:8:full_adderi|or_gate:or1    ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:8:full_adderi|xor_gate:xor1  ;              ;
;             |full_adder:\Array_Of_FAs:9:full_adderi|  ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:9:full_adderi                ;              ;
;                |or_gate:or1|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:9:full_adderi|or_gate:or1    ;              ;
;                |xor_gate:xor1|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:9:full_adderi|xor_gate:xor1  ;              ;
;             |xor_gate:\Array_Of_Xor:1:xor_gatej|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|xor_gate:\Array_Of_Xor:1:xor_gatej                    ;              ;
;          |mac_register:mac_uu|                        ; 92 (92)     ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (44)      ; 0 (0)             ; 48 (48)          ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu                                               ;              ;
;          |max_min:min_max_uu|                         ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|max_min:min_max_uu                                                ;              ;
;          |mul:muluu|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu                                                         ;              ;
;             |lpm_mult:Mult0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0                                          ;              ;
;                |mult_lus:auto_generated|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated                  ;              ;
;       |outputSelector:os_uu|                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|outputSelector:os_uu                                                                   ;              ;
;       |shift_right_or_left:srl_uu|                    ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|ALU:alu_uu|shift_right_or_left:srl_uu                                                             ;              ;
;    |DFF_Register:dffa_uu|                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |TOP_LEVEL|DFF_Register:dffa_uu                                                                              ;              ;
;    |DFF_Register:dffb_uu|                             ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |TOP_LEVEL|DFF_Register:dffb_uu                                                                              ;              ;
;    |DFF_Register:dffop_uu|                            ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |TOP_LEVEL|DFF_Register:dffop_uu                                                                             ;              ;
;    |Fixed_to_IEEE:fti1_uu|                            ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|Fixed_to_IEEE:fti1_uu                                                                             ;              ;
;    |Fixed_to_IEEE:fti2_uu|                            ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|Fixed_to_IEEE:fti2_uu                                                                             ;              ;
;    |IEEE_Adder:ieeeadd_uu|                            ; 384 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 384 (0)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu                                                                             ;              ;
;       |Aligment_Shifter:Alignment_shifter_uu|         ; 77 (77)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu                                       ;              ;
;       |Lead_zeros_counter:Lead_zeros_counter_uu|      ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu                                    ;              ;
;       |NandR:NandR_uu|                                ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|NandR:NandR_uu                                                              ;              ;
;       |Second_Swap:swap2_uu|                          ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu                                                        ;              ;
;       |Select_exp:Select_exp_uu|                      ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|Select_exp:Select_exp_uu                                                    ;              ;
;       |Sign_computation:Sign_computation_uu|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|Sign_computation:Sign_computation_uu                                        ;              ;
;       |Sub_and_bias:Sub_and_bias_uu|                  ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|Sub_and_bias:Sub_and_bias_uu                                                ;              ;
;       |adder:adder2_uu|                               ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu                                                             ;              ;
;          |full_adder:\Array_Of_FAs:10:full_adderi|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:10:full_adderi                     ;              ;
;             |and_gate:and2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:10:full_adderi|and_gate:and2       ;              ;
;             |xor_gate:xor1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:10:full_adderi|xor_gate:xor1       ;              ;
;          |full_adder:\Array_Of_FAs:11:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:11:full_adderi                     ;              ;
;             |and_gate:and2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:11:full_adderi|and_gate:and2       ;              ;
;          |full_adder:\Array_Of_FAs:12:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:12:full_adderi                     ;              ;
;             |xor_gate:xor1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:12:full_adderi|xor_gate:xor1       ;              ;
;          |full_adder:\Array_Of_FAs:13:full_adderi|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:13:full_adderi                     ;              ;
;             |and_gate:and2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:13:full_adderi|and_gate:and2       ;              ;
;             |xor_gate:xor1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:13:full_adderi|xor_gate:xor1       ;              ;
;          |full_adder:\Array_Of_FAs:14:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:14:full_adderi                     ;              ;
;             |and_gate:and2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:14:full_adderi|and_gate:and2       ;              ;
;          |full_adder:\Array_Of_FAs:16:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:16:full_adderi                     ;              ;
;             |xor_gate:xor1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:16:full_adderi|xor_gate:xor1       ;              ;
;          |full_adder:\Array_Of_FAs:17:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:17:full_adderi                     ;              ;
;             |xor_gate:xor1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:17:full_adderi|xor_gate:xor1       ;              ;
;          |full_adder:\Array_Of_FAs:18:full_adderi|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:18:full_adderi                     ;              ;
;             |and_gate:and2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:18:full_adderi|and_gate:and2       ;              ;
;             |xor_gate:xor1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:18:full_adderi|xor_gate:xor1       ;              ;
;          |full_adder:\Array_Of_FAs:1:full_adderi|     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:1:full_adderi                      ;              ;
;             |and_gate:and2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:1:full_adderi|and_gate:and2        ;              ;
;             |xor_gate:xor1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:1:full_adderi|xor_gate:xor1        ;              ;
;          |full_adder:\Array_Of_FAs:20:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:20:full_adderi                     ;              ;
;             |xor_gate:xor1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:20:full_adderi|xor_gate:xor1       ;              ;
;          |full_adder:\Array_Of_FAs:21:full_adderi|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:21:full_adderi                     ;              ;
;             |and_gate:and2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:21:full_adderi|and_gate:and2       ;              ;
;             |xor_gate:xor1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:21:full_adderi|xor_gate:xor1       ;              ;
;          |full_adder:\Array_Of_FAs:23:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:23:full_adderi                     ;              ;
;             |xor_gate:xor1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:23:full_adderi|xor_gate:xor1       ;              ;
;          |full_adder:\Array_Of_FAs:24:full_adderi|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:24:full_adderi                     ;              ;
;             |xor_gate:xor1|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:24:full_adderi|xor_gate:xor1       ;              ;
;          |full_adder:\Array_Of_FAs:2:full_adderi|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:2:full_adderi                      ;              ;
;             |and_gate:and2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:2:full_adderi|and_gate:and2        ;              ;
;          |full_adder:\Array_Of_FAs:3:full_adderi|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:3:full_adderi                      ;              ;
;             |and_gate:and2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:3:full_adderi|and_gate:and2        ;              ;
;          |full_adder:\Array_Of_FAs:5:full_adderi|     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:5:full_adderi                      ;              ;
;             |and_gate:and2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:5:full_adderi|and_gate:and2        ;              ;
;             |xor_gate:xor1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:5:full_adderi|xor_gate:xor1        ;              ;
;          |full_adder:\Array_Of_FAs:6:full_adderi|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:6:full_adderi                      ;              ;
;             |and_gate:and2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:6:full_adderi|and_gate:and2        ;              ;
;          |full_adder:\Array_Of_FAs:8:full_adderi|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:8:full_adderi                      ;              ;
;             |xor_gate:xor1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:8:full_adderi|xor_gate:xor1        ;              ;
;          |full_adder:\Array_Of_FAs:9:full_adderi|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:9:full_adderi                      ;              ;
;             |xor_gate:xor1|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:9:full_adderi|xor_gate:xor1        ;              ;
;          |xor_gate:\Array_Of_Xor:10:xor_gatej|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:10:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:11:xor_gatej|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:11:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:12:xor_gatej|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:12:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:13:xor_gatej|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:13:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:14:xor_gatej|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:14:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:15:xor_gatej|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:15:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:16:xor_gatej|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:16:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:17:xor_gatej|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:17:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:18:xor_gatej|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:18:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:19:xor_gatej|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:19:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:20:xor_gatej|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:20:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:21:xor_gatej|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:21:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:22:xor_gatej|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:22:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:23:xor_gatej|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:23:xor_gatej                         ;              ;
;          |xor_gate:\Array_Of_Xor:2:xor_gatej|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:2:xor_gatej                          ;              ;
;          |xor_gate:\Array_Of_Xor:3:xor_gatej|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:3:xor_gatej                          ;              ;
;          |xor_gate:\Array_Of_Xor:4:xor_gatej|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:4:xor_gatej                          ;              ;
;          |xor_gate:\Array_Of_Xor:5:xor_gatej|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:5:xor_gatej                          ;              ;
;          |xor_gate:\Array_Of_Xor:6:xor_gatej|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:6:xor_gatej                          ;              ;
;          |xor_gate:\Array_Of_Xor:7:xor_gatej|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:7:xor_gatej                          ;              ;
;          |xor_gate:\Array_Of_Xor:8:xor_gatej|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:8:xor_gatej                          ;              ;
;          |xor_gate:\Array_Of_Xor:9:xor_gatej|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:9:xor_gatej                          ;              ;
;       |adder:adder_uu|                                ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu                                                              ;              ;
;          |full_adder:\Array_Of_FAs:10:full_adderi|    ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:10:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:10:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:11:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:11:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:11:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:12:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:12:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:12:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:13:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:13:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:13:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:14:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:14:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:14:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:15:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:15:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:15:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:16:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:16:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:16:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:17:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:17:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:17:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:18:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:18:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:18:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:19:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:19:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:19:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:1:full_adderi|     ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:1:full_adderi                       ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:1:full_adderi|or_gate:or1           ;              ;
;             |xor_gate:xor1|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:1:full_adderi|xor_gate:xor1         ;              ;
;          |full_adder:\Array_Of_FAs:20:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:20:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:20:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:21:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:21:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:21:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:22:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:22:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:22:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:23:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:23:full_adderi                      ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:23:full_adderi|or_gate:or1          ;              ;
;          |full_adder:\Array_Of_FAs:24:full_adderi|    ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:24:full_adderi                      ;              ;
;             |and_gate:and2|                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:24:full_adderi|and_gate:and2        ;              ;
;          |full_adder:\Array_Of_FAs:2:full_adderi|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:2:full_adderi                       ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:2:full_adderi|or_gate:or1           ;              ;
;          |full_adder:\Array_Of_FAs:3:full_adderi|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:3:full_adderi                       ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:3:full_adderi|or_gate:or1           ;              ;
;          |full_adder:\Array_Of_FAs:4:full_adderi|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:4:full_adderi                       ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:4:full_adderi|or_gate:or1           ;              ;
;          |full_adder:\Array_Of_FAs:5:full_adderi|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:5:full_adderi                       ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:5:full_adderi|or_gate:or1           ;              ;
;          |full_adder:\Array_Of_FAs:6:full_adderi|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:6:full_adderi                       ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:6:full_adderi|or_gate:or1           ;              ;
;          |full_adder:\Array_Of_FAs:7:full_adderi|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:7:full_adderi                       ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:7:full_adderi|or_gate:or1           ;              ;
;          |full_adder:\Array_Of_FAs:8:full_adderi|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:8:full_adderi                       ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:8:full_adderi|or_gate:or1           ;              ;
;          |full_adder:\Array_Of_FAs:9:full_adderi|     ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:9:full_adderi                       ;              ;
;             |or_gate:or1|                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:9:full_adderi|or_gate:or1           ;              ;
;       |exp_sub:exp_sub_uu|                            ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu                                                          ;              ;
;       |signTag:signTag_uu|                            ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|signTag:signTag_uu                                                          ;              ;
;       |swap:swap_uu|                                  ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Adder:ieeeadd_uu|swap:swap_uu                                                                ;              ;
;    |IEEE_Mult:mul_uu|                                 ; 89 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 89 (34)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Mult:mul_uu                                                                                  ;              ;
;       |lpm_mult:Mult0|                                ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Mult:mul_uu|lpm_mult:Mult0                                                                   ;              ;
;          |mult_p8t:auto_generated|                    ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 7            ; 1       ; 3         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated                                           ;              ;
;    |IEEE_Selector:ieeesel_uu|                         ; 36 (36)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|IEEE_Selector:ieeesel_uu                                                                          ;              ;
;    |Seven_Sig_Selector:sss_uu|                        ; 208 (180)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 205 (177)    ; 0 (0)             ; 3 (3)            ; |TOP_LEVEL|Seven_Sig_Selector:sss_uu                                                                         ;              ;
;       |Seven_Segment_converter:ssc0_uu|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc0_uu                                         ;              ;
;       |Seven_Segment_converter:ssc1_uu|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc1_uu                                         ;              ;
;       |Seven_Segment_converter:ssc2_uu|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc2_uu                                         ;              ;
;       |Seven_Segment_converter:ssc3_uu|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |TOP_LEVEL|Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc3_uu                                         ;              ;
+-------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; D0[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; D0[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; D0[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; D0[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; D0[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; D0[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; D0[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; D1[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; D1[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; D1[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; D1[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; D1[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; D1[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; D1[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; D2[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; D2[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; D2[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; D2[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; D2[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; D2[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; D2[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; D3[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; D3[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; D3[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; D3[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; D3[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; D3[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; D3[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; Status_vec1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; Status_vec1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; Status_vec1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; Status_vec1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; Status_vec1[4] ; Output   ; --            ; --            ; --                    ; --  ;
; Status_vec1[5] ; Output   ; --            ; --            ; --                    ; --  ;
; SW_8           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; A[1]           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key1           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[7]           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key2           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A[4]           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; A[0]           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; A[6]           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; A[5]           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; A[3]           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; A[2]           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; key0           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                  ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+
; SW_8                                                                                              ;                   ;         ;
; A[1]                                                                                              ;                   ;         ;
; clk                                                                                               ;                   ;         ;
; key1                                                                                              ;                   ;         ;
;      - DFF_Register:dffop_uu|q[3]                                                                 ; 0                 ; 6       ;
;      - DFF_Register:dffop_uu|q[2]                                                                 ; 0                 ; 6       ;
;      - DFF_Register:dffop_uu|q[1]                                                                 ; 0                 ; 6       ;
;      - DFF_Register:dffop_uu|q[0]                                                                 ; 0                 ; 6       ;
; A[7]                                                                                              ;                   ;         ;
; key2                                                                                              ;                   ;         ;
;      - DFF_Register:dffb_uu|q[7]~_Duplicate_1                                                     ; 0                 ; 6       ;
;      - DFF_Register:dffb_uu|q[6]~_Duplicate_1                                                     ; 0                 ; 6       ;
;      - DFF_Register:dffb_uu|q[5]~_Duplicate_1                                                     ; 0                 ; 6       ;
;      - DFF_Register:dffb_uu|q[4]~_Duplicate_1                                                     ; 0                 ; 6       ;
;      - DFF_Register:dffb_uu|q[3]~_Duplicate_1                                                     ; 0                 ; 6       ;
;      - DFF_Register:dffb_uu|q[2]~_Duplicate_1                                                     ; 0                 ; 6       ;
;      - DFF_Register:dffb_uu|q[1]~_Duplicate_1                                                     ; 0                 ; 6       ;
;      - DFF_Register:dffb_uu|q[0]~_Duplicate_1                                                     ; 0                 ; 6       ;
;      - ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1 ; 0                 ; 6       ;
; A[4]                                                                                              ;                   ;         ;
; A[0]                                                                                              ;                   ;         ;
; A[6]                                                                                              ;                   ;         ;
; A[5]                                                                                              ;                   ;         ;
; A[3]                                                                                              ;                   ;         ;
; A[2]                                                                                              ;                   ;         ;
; key0                                                                                              ;                   ;         ;
;      - DFF_Register:dffa_uu|q[7]                                                                  ; 1                 ; 6       ;
;      - DFF_Register:dffa_uu|q[6]                                                                  ; 1                 ; 6       ;
;      - DFF_Register:dffa_uu|q[5]                                                                  ; 1                 ; 6       ;
;      - DFF_Register:dffa_uu|q[4]                                                                  ; 1                 ; 6       ;
;      - DFF_Register:dffa_uu|q[3]                                                                  ; 1                 ; 6       ;
;      - DFF_Register:dffa_uu|q[2]                                                                  ; 1                 ; 6       ;
;      - DFF_Register:dffa_uu|q[1]                                                                  ; 1                 ; 6       ;
;      - DFF_Register:dffa_uu|q[0]                                                                  ; 1                 ; 6       ;
+---------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                             ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                           ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[5]~0 ; LCCOMB_X29_Y19_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[15]~1    ; LCCOMB_X29_Y19_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                                                            ; PIN_L1             ; 69      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; key0                                                           ; PIN_R22            ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key1                                                           ; PIN_R21            ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; key2                                                           ; PIN_T22            ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_L1   ; 69      ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                 ;
+-------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                  ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------+---------+
; DFF_Register:dffop_uu|q[1]                                                                            ; 60      ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[0]~12                         ; 56      ;
; DFF_Register:dffop_uu|q[2]                                                                            ; 53      ;
; DFF_Register:dffop_uu|q[0]                                                                            ; 48      ;
; DFF_Register:dffop_uu|q[3]                                                                            ; 44      ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux2~0                                                                ; 42      ;
; DFF_Register:dffb_uu|q[0]~_Duplicate_1                                                                ; 39      ;
; IEEE_Adder:ieeeadd_uu|Sign_computation:Sign_computation_uu|outsign~0                                  ; 36      ;
; DFF_Register:dffb_uu|q[1]~_Duplicate_1                                                                ; 36      ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[1]~17                         ; 34      ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|LessThan0~3                                                  ; 34      ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux1~1                                                                ; 33      ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Equal0~9                                          ; 33      ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Equal0~4                                          ; 33      ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux39~0                                                               ; 33      ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[5]~0                                        ; 32      ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|size[3]~1                                                    ; 32      ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|Add0~2                                                           ; 31      ;
; IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu|should_swap~0                                              ; 30      ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|Add0~3                                                           ; 28      ;
; DFF_Register:dffb_uu|q[2]~_Duplicate_1                                                                ; 25      ;
; DFF_Register:dffa_uu|q[7]                                                                             ; 23      ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|size[2]~4                                                    ; 23      ;
; DFF_Register:dffa_uu|q[5]                                                                             ; 22      ;
; DFF_Register:dffa_uu|q[6]                                                                             ; 21      ;
; DFF_Register:dffa_uu|q[4]                                                                             ; 21      ;
; DFF_Register:dffa_uu|q[0]                                                                             ; 21      ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|size[4]~0                                                    ; 20      ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|Add0~1                                                           ; 19      ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~48                            ; 19      ;
; Fixed_to_IEEE:fti2_uu|Mux1~0                                                                          ; 19      ;
; DFF_Register:dffb_uu|q[7]~_Duplicate_1                                                                ; 19      ;
; Fixed_to_IEEE:fti1_uu|Mux1~0                                                                          ; 18      ;
; DFF_Register:dffa_uu|q[1]                                                                             ; 18      ;
; Fixed_to_IEEE:fti2_uu|temp[0]~6                                                                       ; 18      ;
; Fixed_to_IEEE:fti1_uu|temp[0]~1                                                                       ; 17      ;
; DFF_Register:dffa_uu|q[2]                                                                             ; 17      ;
; DFF_Register:dffb_uu|q[5]~_Duplicate_1                                                                ; 17      ;
; DFF_Register:dffb_uu|q[6]~_Duplicate_1                                                                ; 17      ;
; DFF_Register:dffb_uu|q[4]~_Duplicate_1                                                                ; 17      ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[15]~1                                           ; 16      ;
; DFF_Register:dffa_uu|q[3]                                                                             ; 16      ;
; Fixed_to_IEEE:fti2_uu|temp[1]~4                                                                       ; 16      ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux43~0                                                               ; 15      ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:23:full_adderi|or_gate:or1|C~0          ; 15      ;
; Fixed_to_IEEE:fti1_uu|temp[1]~4                                                                       ; 15      ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|op_1~58                                       ; 15      ;
; SW_8                                                                                                  ; 14      ;
; Seven_Sig_Selector:sss_uu|Mux3~13                                                                     ; 14      ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|size[0]~2                                                    ; 13      ;
; Seven_Sig_Selector:sss_uu|Mux14~4                                                                     ; 12      ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|size[1]~3                                                    ; 12      ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:24:full_adderi|and_gate:and2|C          ; 11      ;
; ALU:alu_uu|shift_right_or_left:srl_uu|Equal1~0                                                        ; 11      ;
; DFF_Register:dffb_uu|q[3]~_Duplicate_1                                                                ; 11      ;
; Seven_Sig_Selector:sss_uu|Mux14~3                                                                     ; 10      ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:17:xor_gatej|C~0                         ; 10      ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~38                            ; 10      ;
; Fixed_to_IEEE:fti1_uu|temp[2]~2                                                                       ; 10      ;
; Fixed_to_IEEE:fti1_uu|process_0~0                                                                     ; 10      ;
; key2                                                                                                  ; 9       ;
; Seven_Sig_Selector:sss_uu|Mux14~5                                                                     ; 9       ;
; Seven_Sig_Selector:sss_uu|Mux10~6                                                                     ; 9       ;
; IEEE_Selector:ieeesel_uu|Mux12~0                                                                      ; 9       ;
; IEEE_Mult:mul_uu|C[10]~3                                                                              ; 9       ;
; key0                                                                                                  ; 8       ;
; ~GND                                                                                                  ; 8       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:7:full_adderi|xor_gate:xor1|C    ; 8       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux34~0                                                               ; 8       ;
; Seven_Sig_Selector:sss_uu|Mux14~2                                                                     ; 8       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~11                           ; 8       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:19:xor_gatej|C~0                         ; 8       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~6                            ; 8       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:12:xor_gatej|C~1                         ; 8       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:7:xor_gatej|C~0                          ; 8       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:4:xor_gatej|C~0                          ; 8       ;
; Fixed_to_IEEE:fti2_uu|temp[2]~8                                                                       ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux12~2                                                                     ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux13~1                                                                     ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux14~14                                                                    ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux15~7                                                                     ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux8~11                                                                     ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux9~7                                                                      ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux10~22                                                                    ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux11~7                                                                     ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux4~14                                                                     ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux5~10                                                                     ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux6~15                                                                     ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux7~15                                                                     ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux0~15                                                                     ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux1~22                                                                     ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux2~10                                                                     ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux3~14                                                                     ; 7       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[2]~20                         ; 7       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~9                            ; 7       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:18:full_adderi|and_gate:and2|C         ; 7       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:15:xor_gatej|C~2                         ; 7       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:11:xor_gatej|C~2                         ; 7       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:8:xor_gatej|C~1                          ; 7       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:5:xor_gatej|C~0                          ; 7       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~77                            ; 7       ;
; ALU:alu_uu|arithmeticUnit:au_uu|max_min:min_max_uu|LessThan1~14                                       ; 7       ;
; ALU:alu_uu|arithmeticUnit:au_uu|max_min:min_max_uu|LessThan0~14                                       ; 7       ;
; Seven_Sig_Selector:sss_uu|Mux14~6                                                                     ; 6       ;
; Seven_Sig_Selector:sss_uu|Mux1~19                                                                     ; 6       ;
; ALU:alu_uu|arithmeticUnit:au_uu|max_min:min_max_uu|Equal1~1                                           ; 6       ;
; ALU:alu_uu|arithmeticUnit:au_uu|max_min:min_max_uu|Equal1~0                                           ; 6       ;
; Seven_Sig_Selector:sss_uu|Mux1~6                                                                      ; 6       ;
; IEEE_Selector:ieeesel_uu|Mux28~0                                                                      ; 6       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:22:xor_gatej|C~0                         ; 6       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:21:full_adderi|and_gate:and2|C         ; 6       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:20:xor_gatej|C~0                         ; 6       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:14:xor_gatej|C~2                         ; 6       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~4                            ; 6       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:10:full_adderi|and_gate:and2|C         ; 6       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:9:full_adderi|xor_gate:xor1|C          ; 6       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:9:xor_gatej|C~1                          ; 6       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:3:xor_gatej|C~0                          ; 6       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:1:full_adderi|xor_gate:xor1|C          ; 6       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~40                            ; 6       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~32                            ; 6       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~28                            ; 6       ;
; Fixed_to_IEEE:fti2_uu|Mux10~1                                                                         ; 6       ;
; Fixed_to_IEEE:fti1_uu|Mux10~1                                                                         ; 6       ;
; Fixed_to_IEEE:fti1_uu|Mux0~0                                                                          ; 6       ;
; Fixed_to_IEEE:fti1_uu|Mux7~7                                                                          ; 6       ;
; Fixed_to_IEEE:fti2_uu|Mux7~7                                                                          ; 6       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~94                            ; 5       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Equal0~1                                                              ; 5       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~53                                                    ; 5       ;
; Seven_Sig_Selector:sss_uu|Mux1~17                                                                     ; 5       ;
; ALU:alu_uu|shift_right_or_left:srl_uu|C[5]~0                                                          ; 5       ;
; Seven_Sig_Selector:sss_uu|Mux2~0                                                                      ; 5       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[2]~10                         ; 5       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:23:xor_gatej|C~0                         ; 5       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:21:full_adderi|xor_gate:xor1|C         ; 5       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:16:xor_gatej|C~0                         ; 5       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:13:full_adderi|and_gate:and2|C         ; 5       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:13:xor_gatej|C~1                         ; 5       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:6:full_adderi|and_gate:and2|C          ; 5       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:6:xor_gatej|C~0                          ; 5       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~3                            ; 5       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:3:full_adderi|and_gate:and2|C~0        ; 5       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:1:full_adderi|and_gate:and2|C          ; 5       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~62                            ; 5       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~58                            ; 5       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~46                            ; 5       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~37                            ; 5       ;
; Fixed_to_IEEE:fti1_uu|Mux11~2                                                                         ; 5       ;
; Fixed_to_IEEE:fti2_uu|Mux11~2                                                                         ; 5       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~25                            ; 5       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~24                            ; 5       ;
; Fixed_to_IEEE:fti2_uu|Mux0~0                                                                          ; 5       ;
; Fixed_to_IEEE:fti1_uu|Mux9~1                                                                          ; 5       ;
; Fixed_to_IEEE:fti1_uu|Mux8~2                                                                          ; 5       ;
; Fixed_to_IEEE:fti2_uu|Mux9~1                                                                          ; 5       ;
; Fixed_to_IEEE:fti2_uu|Mux8~2                                                                          ; 5       ;
; A[2]                                                                                                  ; 4       ;
; A[3]                                                                                                  ; 4       ;
; A[0]                                                                                                  ; 4       ;
; key1                                                                                                  ; 4       ;
; A[1]                                                                                                  ; 4       ;
; IEEE_Adder:ieeeadd_uu|Select_exp:Select_exp_uu|c[3]~4                                                 ; 4       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:5:full_adderi|xor_gate:xor1|C    ; 4       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:4:full_adderi|xor_gate:xor1|C    ; 4       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~60                                                    ; 4       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~59                                                    ; 4       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:3:full_adderi|xor_gate:xor1|C    ; 4       ;
; Seven_Sig_Selector:sss_uu|Mux1~21                                                                     ; 4       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~54                                                    ; 4       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:2:full_adderi|xor_gate:xor1|C    ; 4       ;
; Seven_Sig_Selector:sss_uu|Mux1~9                                                                      ; 4       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux1~0                                                                ; 4       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~37                                                    ; 4       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux50~1                                                               ; 4       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[3]~23                         ; 4       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~23                                                    ; 4       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~7                            ; 4       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:18:xor_gatej|C~0                         ; 4       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:11:full_adderi|and_gate:and2|C~0       ; 4       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:5:full_adderi|and_gate:and2|C          ; 4       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:2:xor_gatej|C~2                          ; 4       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~89                            ; 4       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~60                            ; 4       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~45                            ; 4       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~36                            ; 4       ;
; Fixed_to_IEEE:fti1_uu|Mux6~0                                                                          ; 4       ;
; IEEE_Mult:mul_uu|Add0~2                                                                               ; 4       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add0~0                                                       ; 4       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add1~0                                                       ; 4       ;
; A[5]                                                                                                  ; 3       ;
; A[6]                                                                                                  ; 3       ;
; A[4]                                                                                                  ; 3       ;
; A[7]                                                                                                  ; 3       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:24:full_adderi|xor_gate:xor1|C~6       ; 3       ;
; Seven_Sig_Selector:sss_uu|Mux10~23                                                                    ; 3       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~28                           ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~100                           ; 3       ;
; ALU:alu_uu|outputSelector:os_uu|Mux20~0                                                               ; 3       ;
; Seven_Sig_Selector:sss_uu|Mux8~10                                                                     ; 3       ;
; Seven_Sig_Selector:sss_uu|Mux8~9                                                                      ; 3       ;
; Seven_Sig_Selector:sss_uu|Mux14~8                                                                     ; 3       ;
; Seven_Sig_Selector:sss_uu|Mux12~0                                                                     ; 3       ;
; Seven_Sig_Selector:sss_uu|Mux9~5                                                                      ; 3       ;
; Seven_Sig_Selector:sss_uu|Mux10~10                                                                    ; 3       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:6:full_adderi|xor_gate:xor1|C    ; 3       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~62                                                    ; 3       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~51                                                    ; 3       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~50                                                    ; 3       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~48                                                    ; 3       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:1:full_adderi|xor_gate:xor1|C    ; 3       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux43~1                                                               ; 3       ;
; ALU:alu_uu|shift_right_or_left:srl_uu|ShiftLeft0~4                                                    ; 3       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~43                                                    ; 3       ;
; Fixed_to_IEEE:fti2_uu|temp[2]~7                                                                       ; 3       ;
; ALU:alu_uu|shift_right_or_left:srl_uu|ShiftRight0~0                                                   ; 3       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux34~1                                                               ; 3       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~31                                                    ; 3       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[4]~25                         ; 3       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:14:full_adderi|and_gate:and2|C         ; 3       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:21:xor_gatej|C~0                         ; 3       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:13:full_adderi|xor_gate:xor1|C         ; 3       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:10:full_adderi|xor_gate:xor1|C         ; 3       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[1]~9                          ; 3       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:10:xor_gatej|C~4                         ; 3       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:2:full_adderi|and_gate:and2|C          ; 3       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:22:full_adderi|or_gate:or1|C~0          ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~91                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~90                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:8:full_adderi|or_gate:or1|C~0           ; 3       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:1:full_adderi|or_gate:or1|C~0           ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~87                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~72                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~70                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~69                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~68                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~66                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~65                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~61                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|swap:swap_uu|exit1[17]~6                                                        ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~59                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|swap:swap_uu|exit1[18]~4                                                        ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~56                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~55                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|swap:swap_uu|exit1[19]~3                                                        ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~52                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|swap:swap_uu|exit1[20]~2                                                        ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~51                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|swap:swap_uu|exit1[21]~1                                                        ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~50                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|swap:swap_uu|exit1[22]~0                                                        ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~49                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:1:full_adderi|xor_gate:xor1|C~1         ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~47                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|swap:swap_uu|exit2[17]~0                                                        ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~35                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~31                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~30                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~29                            ; 3       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~26                            ; 3       ;
; Fixed_to_IEEE:fti2_uu|Mux6~0                                                                          ; 3       ;
; Fixed_to_IEEE:fti1_uu|Mux7~1                                                                          ; 3       ;
; Fixed_to_IEEE:fti2_uu|Mux7~1                                                                          ; 3       ;
; Fixed_to_IEEE:fti2_uu|temp[2]~2                                                                       ; 3       ;
; ALU:alu_uu|shift_right_or_left:srl_uu|ShiftLeft0~2                                                    ; 3       ;
; IEEE_Mult:mul_uu|Add2~4                                                                               ; 3       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add0~2                                                       ; 3       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add1~2                                                       ; 3       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~95                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~94                                                    ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux10~24                                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~92                                                    ; 2       ;
; ALU:alu_uu|shift_right_or_left:srl_uu|ShiftLeft0~9                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~91                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~90                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~89                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~88                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~87                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~99                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~98                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~97                            ; 2       ;
; Fixed_to_IEEE:fti1_uu|Mux12~0                                                                         ; 2       ;
; Fixed_to_IEEE:fti2_uu|Mux12~0                                                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[31]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[30]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[29]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[28]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[25]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[24]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[27]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[26]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[20]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[23]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[22]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[21]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[19]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[17]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[16]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[18]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[12]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[15]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[14]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[13]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[9]                                          ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[8]                                          ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[11]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[10]                                         ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[7]                                          ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[6]                                          ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[5]                                          ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[4]                                          ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[3]                                          ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[0]                                          ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[1]                                          ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Delay[2]                                          ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|process_0~1                                                           ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|process_0~0                                                           ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~84                                                    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:15:full_adderi|xor_gate:xor1|C~0 ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[15]                                             ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~81                                                    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:14:full_adderi|xor_gate:xor1|C   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:13:full_adderi|or_gate:or1|C~0   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux20~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux36~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:13:full_adderi|xor_gate:xor1|C   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:12:full_adderi|or_gate:or1|C~0   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux21~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux37~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:12:full_adderi|xor_gate:xor1|C   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:11:full_adderi|or_gate:or1|C~0   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux22~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux38~0                                                               ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux8~8                                                                      ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:11:full_adderi|xor_gate:xor1|C   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:10:full_adderi|or_gate:or1|C~0   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux23~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux39~1                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:10:full_adderi|xor_gate:xor1|C   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:9:full_adderi|or_gate:or1|C~0    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux24~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux40~0                                                               ; 2       ;
; IEEE_Adder:ieeeadd_uu|Select_exp:Select_exp_uu|Add1~0                                                 ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:9:full_adderi|xor_gate:xor1|C    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:8:full_adderi|or_gate:or1|C~0    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux25~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux41~0                                                               ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux10~12                                                                    ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux10~11                                                                    ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux10~9                                                                     ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:8:full_adderi|xor_gate:xor1|C    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:7:full_adderi|or_gate:or1|C~0    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux26~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux42~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux27~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:6:full_adderi|or_gate:or1|C~0    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux43~3                                                               ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~79                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~72                                                    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux58~2                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux28~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:5:full_adderi|or_gate:or1|C~0    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux44~1                                                               ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~71                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~70                                                    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux29~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:4:full_adderi|or_gate:or1|C~0    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux45~1                                                               ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~68                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~67                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~65                                                    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux30~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:3:full_adderi|or_gate:or1|C~0    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux46~1                                                               ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux6~4                                                                      ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux7~4                                                                      ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~64                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~63                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~61                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~57                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~56                                                    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux31~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:2:full_adderi|or_gate:or1|C~0    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux47~1                                                               ; 2       ;
; ALU:alu_uu|shift_right_or_left:srl_uu|ShiftLeft0~7                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~55                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~52                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~49                                                    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux32~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:1:full_adderi|or_gate:or1|C~0    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux48~1                                                               ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux1~15                                                                     ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux1~7                                                                      ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux5~0                                                                      ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux63~3                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:0:full_adderi|or_gate:or0|C~0    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:0:full_adderi|and_gate:and2|C    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|xor_gate:\Array_Of_Xor:1:xor_gatej|C~2                    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux33~0                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux63~0                                                               ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux0~4                                                                      ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux2~3                                                                      ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux2~2                                                                      ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~47                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~46                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~45                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~44                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~42                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~41                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~40                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~39                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~38                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~36                                                    ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux1~5                                                                      ; 2       ;
; ALU:alu_uu|shift_right_or_left:srl_uu|ShiftLeft0~3                                                    ; 2       ;
; ALU:alu_uu|shift_right_or_left:srl_uu|ShiftRight0~1                                                   ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux1~4                                                                      ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:0:full_adderi|xor_gate:xor1|C~0  ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux3~3                                                                      ; 2       ;
; Seven_Sig_Selector:sss_uu|Mux3~2                                                                      ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~34                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~33                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~32                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~30                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~29                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~28                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~27                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:16:full_adderi|xor_gate:xor1|C         ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~26                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~25                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~24                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|Add0~0                                                           ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:5:full_adderi|xor_gate:xor1|C          ; 2       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~22                                                    ; 2       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~19                           ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:24:full_adderi|xor_gate:xor1|C         ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:23:full_adderi|xor_gate:xor1|C         ; 2       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~10                           ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:20:full_adderi|xor_gate:xor1|C         ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:17:full_adderi|xor_gate:xor1|C         ; 2       ;
; IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu|exit1[22]~5                                                ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:21:full_adderi|or_gate:or1|C~0          ; 2       ;
; IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu|exit1[21]~4                                                ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:20:full_adderi|or_gate:or1|C~0          ; 2       ;
; IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu|exit1[20]~3                                                ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:19:full_adderi|or_gate:or1|C~0          ; 2       ;
; IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu|exit1[19]~2                                                ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:18:full_adderi|or_gate:or1|C~0          ; 2       ;
; IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu|exit1[18]~1                                                ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:17:full_adderi|or_gate:or1|C~0          ; 2       ;
; IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu|exit1[17]~0                                                ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:16:full_adderi|or_gate:or1|C~0          ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:15:full_adderi|or_gate:or1|C~0          ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:14:full_adderi|or_gate:or1|C~0          ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:13:full_adderi|or_gate:or1|C~0          ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:12:full_adderi|or_gate:or1|C~0          ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:11:full_adderi|or_gate:or1|C~0          ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:10:full_adderi|or_gate:or1|C~3          ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:7:full_adderi|or_gate:or1|C~0           ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:6:full_adderi|or_gate:or1|C~0           ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:5:full_adderi|or_gate:or1|C~0           ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:4:full_adderi|or_gate:or1|C~0           ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:3:full_adderi|or_gate:or1|C~0           ; 2       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:2:full_adderi|or_gate:or1|C~0           ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~85                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~84                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~83                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~82                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~81                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~80                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~79                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~78                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~74                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~63                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu|exit2[17]~5                                                ; 2       ;
; IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu|exit2[18]~4                                                ; 2       ;
; IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu|exit2[19]~3                                                ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~54                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu|exit2[20]~2                                                ; 2       ;
; IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu|exit2[21]~1                                                ; 2       ;
; IEEE_Adder:ieeeadd_uu|Second_Swap:swap2_uu|exit2[22]~0                                                ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~42                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~41                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~39                            ; 2       ;
; IEEE_Adder:ieeeadd_uu|swap:swap_uu|exit2[17]~1                                                        ; 2       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|LessThan0~2                                                  ; 2       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|LessThan0~1                                                  ; 2       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|LessThan0~0                                                  ; 2       ;
; Fixed_to_IEEE:fti1_uu|Mux7~2                                                                          ; 2       ;
; Fixed_to_IEEE:fti1_uu|Mux8~0                                                                          ; 2       ;
; Fixed_to_IEEE:fti1_uu|Mux7~0                                                                          ; 2       ;
; Fixed_to_IEEE:fti2_uu|Mux7~2                                                                          ; 2       ;
; Fixed_to_IEEE:fti2_uu|Mux8~0                                                                          ; 2       ;
; Fixed_to_IEEE:fti2_uu|Mux7~0                                                                          ; 2       ;
; IEEE_Mult:mul_uu|Add1~14                                                                              ; 2       ;
; IEEE_Mult:mul_uu|Add1~12                                                                              ; 2       ;
; IEEE_Mult:mul_uu|Add1~10                                                                              ; 2       ;
; IEEE_Mult:mul_uu|Add1~8                                                                               ; 2       ;
; IEEE_Mult:mul_uu|Add1~6                                                                               ; 2       ;
; IEEE_Mult:mul_uu|Add1~4                                                                               ; 2       ;
; IEEE_Mult:mul_uu|Add1~2                                                                               ; 2       ;
; IEEE_Mult:mul_uu|Add1~0                                                                               ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT15   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT14   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT13   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT12   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT11   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT10   ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT9    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT8    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT7    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT6    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT5    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT4    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT3    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT2    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2~DATAOUT1    ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2             ; 2       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add1~14                                                      ; 2       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add1~12                                                      ; 2       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add1~10                                                      ; 2       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add0~14                                                      ; 2       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add0~12                                                      ; 2       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add0~10                                                      ; 2       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add0~8                                                       ; 2       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add0~6                                                       ; 2       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add1~8                                                       ; 2       ;
; IEEE_Adder:ieeeadd_uu|exp_sub:exp_sub_uu|Add1~6                                                       ; 2       ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|op_1~54                                       ; 2       ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|op_1~52                                       ; 2       ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|op_1~50                                       ; 2       ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|op_1~48                                       ; 2       ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|op_1~46                                       ; 2       ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|op_1~44                                       ; 2       ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|op_1~42                                       ; 2       ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|op_1~40                                       ; 2       ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|op_1~38                                       ; 2       ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|op_1~36                                       ; 2       ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|op_1~34                                       ; 2       ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|op_1~32                                       ; 2       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~119                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~118                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~117                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~116                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~115                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~114                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~113                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~112                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~111                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~110                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~109                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~108                                          ; 1       ;
; IEEE_Mult:mul_uu|C[31]~9                                                                              ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux14~15                                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux15~8                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux8~12                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux10~25                                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux11~8                                                                     ; 1       ;
; IEEE_Adder:ieeeadd_uu|Select_exp:Select_exp_uu|c[1]~6                                                 ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux4~15                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux6~17                                                                     ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~93                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux6~16                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux7~17                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux7~16                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux0~17                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux0~16                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux1~24                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux1~23                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux3~15                                                                     ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[4]~28                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[3]~27                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[2]~26                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:15:xor_gatej|C~3                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:14:xor_gatej|C~3                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:10:xor_gatej|C~5                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:2:xor_gatej|C~3                          ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:10:full_adderi|or_gate:or1|C~4          ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~96                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~95                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~93                            ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~83                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~80                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~79                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~78                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~71                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~70                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~67                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~64                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~59                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~58                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~57                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~54                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~47                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~44                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~41                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~38                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~35                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~32                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~31                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~30                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~16                                              ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~15                                              ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~14                                              ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~13                                              ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~12                                              ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~11                                              ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~10                                              ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~9                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~8                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~7                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~6                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~5                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~4                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~3                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~2                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Equal0~8                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Equal0~7                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Equal0~6                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Equal0~5                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Equal0~3                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Equal0~2                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Equal0~1                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Equal0~0                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q~0                                               ; 1       ;
; ALU:alu_uu|outputSelector:os_uu|Mux17~0                                                               ; 1       ;
; ALU:alu_uu|outputSelector:os_uu|Mux19~1                                                               ; 1       ;
; ALU:alu_uu|outputSelector:os_uu|Mux19~0                                                               ; 1       ;
; ALU:alu_uu|outputSelector:os_uu|Mux21~1                                                               ; 1       ;
; ALU:alu_uu|outputSelector:os_uu|Mux21~0                                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Equal0~0                                                              ; 1       ;
; ALU:alu_uu|shift_right_or_left:srl_uu|ShiftLeft0~8                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc3_uu|Mux0~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc3_uu|Mux1~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc3_uu|Mux2~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc3_uu|Mux3~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc3_uu|Mux4~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc3_uu|Mux5~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc3_uu|Mux6~0                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux16~1                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux16~0                                                                      ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~86                                                    ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~85                                                    ; 1       ;
; IEEE_Mult:mul_uu|C[15]~8                                                                              ; 1       ;
; IEEE_Adder:ieeeadd_uu|Sign_computation:Sign_computation_uu|Sr~0                                       ; 1       ;
; IEEE_Adder:ieeeadd_uu|signTag:signTag_uu|LessThan0~11                                                 ; 1       ;
; IEEE_Adder:ieeeadd_uu|signTag:signTag_uu|LessThan0~10                                                 ; 1       ;
; IEEE_Adder:ieeeadd_uu|signTag:signTag_uu|LessThan0~9                                                  ; 1       ;
; IEEE_Adder:ieeeadd_uu|signTag:signTag_uu|LessThan0~8                                                  ; 1       ;
; IEEE_Adder:ieeeadd_uu|signTag:signTag_uu|LessThan0~7                                                  ; 1       ;
; IEEE_Adder:ieeeadd_uu|signTag:signTag_uu|LessThan0~6                                                  ; 1       ;
; IEEE_Adder:ieeeadd_uu|signTag:signTag_uu|LessThan0~5                                                  ; 1       ;
; IEEE_Adder:ieeeadd_uu|signTag:signTag_uu|LessThan0~4                                                  ; 1       ;
; IEEE_Adder:ieeeadd_uu|signTag:signTag_uu|LessThan0~3                                                  ; 1       ;
; IEEE_Adder:ieeeadd_uu|signTag:signTag_uu|LessThan0~2                                                  ; 1       ;
; IEEE_Adder:ieeeadd_uu|signTag:signTag_uu|LessThan0~1                                                  ; 1       ;
; IEEE_Adder:ieeeadd_uu|signTag:signTag_uu|LessThan0~0                                                  ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux12~1                                                                     ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:15:full_adderi|xor_gate:xor1|C   ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|full_adder:\Array_Of_FAs:14:full_adderi|or_gate:or1|C~0   ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux17~1                                                                      ; 1       ;
; IEEE_Mult:mul_uu|C[30]~7                                                                              ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux17~0                                                                      ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~83                                                    ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~82                                                    ; 1       ;
; IEEE_Mult:mul_uu|C[14]~6                                                                              ; 1       ;
; IEEE_Adder:ieeeadd_uu|Select_exp:Select_exp_uu|c[7]~5                                                 ; 1       ;
; IEEE_Adder:ieeeadd_uu|Select_exp:Select_exp_uu|Add0~2                                                 ; 1       ;
; IEEE_Adder:ieeeadd_uu|Select_exp:Select_exp_uu|Add1~1                                                 ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux13~0                                                                     ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[14]                                             ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux14~13                                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux14~12                                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux14~11                                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux14~10                                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux14~9                                                                     ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[13]                                             ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux15~6                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux15~5                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux15~4                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux15~3                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux15~2                                                                     ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[12]                                             ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc2_uu|Mux0~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc2_uu|Mux1~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc2_uu|Mux2~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc2_uu|Mux3~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc2_uu|Mux4~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc2_uu|Mux5~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc2_uu|Mux6~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux8~7                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux8~6                                                                      ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[11]                                             ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux8~5                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux8~4                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux14~7                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux8~3                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux8~2                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux9~6                                                                      ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[10]                                             ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux21~1                                                                      ; 1       ;
; IEEE_Mult:mul_uu|C[26]~5                                                                              ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux21~0                                                                      ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~80                                                    ; 1       ;
; IEEE_Mult:mul_uu|C[10]~4                                                                              ; 1       ;
; IEEE_Adder:ieeeadd_uu|Select_exp:Select_exp_uu|Add0~1                                                 ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux10~21                                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux10~20                                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux10~19                                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux10~18                                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux10~17                                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux10~16                                                                    ; 1       ;
; IEEE_Adder:ieeeadd_uu|Select_exp:Select_exp_uu|c[2]~3                                                 ; 1       ;
; IEEE_Adder:ieeeadd_uu|Select_exp:Select_exp_uu|Add0~0                                                 ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux10~15                                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux10~14                                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux10~13                                                                    ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[9]                                              ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux11~6                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux11~5                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux11~4                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux11~3                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux11~2                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux10~8                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux10~7                                                                     ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[8]                                              ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc1_uu|Mux0~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc1_uu|Mux1~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc1_uu|Mux2~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc1_uu|Mux3~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc1_uu|Mux4~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc1_uu|Mux5~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc1_uu|Mux6~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux4~13                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux4~12                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux4~11                                                                     ; 1       ;
; IEEE_Adder:ieeeadd_uu|Select_exp:Select_exp_uu|c[0]~2                                                 ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux8~0                                                                       ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux4~10                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux4~9                                                                      ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux43~2                                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[7]                                              ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux4~8                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux4~7                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux4~6                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux4~5                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux4~4                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux4~3                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux4~2                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux5~9                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux5~8                                                                      ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~78                                                    ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~77                                                    ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~76                                                    ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~75                                                    ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~74                                                    ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~73                                                    ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux9~0                                                                       ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux5~7                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux5~6                                                                      ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux44~0                                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[6]                                              ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux58~1                                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux58~0                                                               ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux5~5                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux5~4                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux5~3                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux5~2                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux5~1                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux6~14                                                                     ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux10~3                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux10~2                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux10~1                                                                      ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~69                                                    ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux10~0                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux6~13                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux6~12                                                                     ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux45~0                                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[5]                                              ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux6~11                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux6~10                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux6~9                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux6~8                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux6~7                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux6~6                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux6~5                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux7~14                                                                     ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux11~3                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux11~2                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux11~1                                                                      ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~66                                                    ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux11~0                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux7~13                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux7~12                                                                     ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux46~0                                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[4]                                              ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux7~11                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux7~10                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux7~9                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux7~8                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux7~7                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux7~6                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux7~5                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc0_uu|Mux0~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc0_uu|Mux1~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc0_uu|Mux2~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc0_uu|Mux3~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc0_uu|Mux4~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc0_uu|Mux5~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Seven_Segment_converter:ssc0_uu|Mux6~0                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux0~14                                                                     ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux12~4                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux12~3                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux12~2                                                                      ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~58                                                    ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux12~1                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux0~13                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux0~12                                                                     ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux47~0                                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[3]                                              ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux0~11                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux0~10                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux0~9                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux0~8                                                                      ; 1       ;
; ALU:alu_uu|shift_right_or_left:srl_uu|ShiftLeft0~6                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux0~7                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux0~6                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux0~5                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux1~20                                                                     ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux13~3                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux13~2                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux13~1                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux13~0                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux1~18                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux1~16                                                                     ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux48~0                                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[2]                                              ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux1~14                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux1~13                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux1~12                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux1~11                                                                     ; 1       ;
; ALU:alu_uu|shift_right_or_left:srl_uu|ShiftLeft0~5                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux1~10                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux1~8                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux2~9                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux2~8                                                                      ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|xor_gate:\Array_Of_Xor:1:xor_gatej|C~1                    ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[1]                                              ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|adder:adduu|xor_gate:\Array_Of_Xor:1:xor_gatej|C~0                    ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux63~2                                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux63~1                                                               ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux2~7                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux2~6                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux2~5                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux2~4                                                                      ; 1       ;
; ALU:alu_uu|shift_right_or_left:srl_uu|ShiftRight0~2                                                   ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux2~1                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux14~4                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux14~3                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux14~2                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux14~1                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux14~0                                                                      ; 1       ;
; IEEE_Adder:ieeeadd_uu|NandR:NandR_uu|ShiftLeft0~35                                                    ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux3~12                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux3~11                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux3~10                                                                     ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux3~9                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux3~8                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux3~7                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux3~6                                                                      ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux3~5                                                                      ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|Mux50~0                                                               ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|q[0]                                              ; 1       ;
; Seven_Sig_Selector:sss_uu|Mux3~4                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux15~4                                                                      ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux15~3                                                                      ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:8:full_adderi|xor_gate:xor1|C          ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux15~2                                                                      ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:18:full_adderi|xor_gate:xor1|C         ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|full_adder:\Array_Of_FAs:12:full_adderi|xor_gate:xor1|C         ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux15~1                                                                      ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[4]~24                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[3]~22                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[3]~21                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[2]~19                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[2]~18                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[1]~16                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~27                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~26                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~25                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~24                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~23                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~22                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~21                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[1]~15                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[1]~14                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[1]~13                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~20                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~18                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~17                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~16                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~15                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~14                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~13                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~12                           ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[0]~11                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~8                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:13:xor_gatej|C~0                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~5                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:12:xor_gatej|C~0                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~92                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:9:full_adderi|or_gate:or1|C~0           ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:8:xor_gatej|C~0                          ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder2_uu|xor_gate:\Array_Of_Xor:9:xor_gatej|C~0                          ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|process_0~2                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|Lead_zeros_counter:Lead_zeros_counter_uu|rounding[0]~8                          ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:10:full_adderi|or_gate:or1|C~2          ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~88                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~86                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~76                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~75                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~73                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~71                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~67                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~64                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|swap:swap_uu|exit1[17]~5                                                        ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~57                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~53                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|adder:adder_uu|full_adder:\Array_Of_FAs:1:full_adderi|xor_gate:xor1|C~0         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~44                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~43                            ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~34                            ; 1       ;
; Fixed_to_IEEE:fti1_uu|Mux11~1                                                                         ; 1       ;
; Fixed_to_IEEE:fti1_uu|Mux11~0                                                                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~33                            ; 1       ;
; Fixed_to_IEEE:fti2_uu|Mux11~1                                                                         ; 1       ;
; Fixed_to_IEEE:fti2_uu|Mux11~0                                                                         ; 1       ;
; IEEE_Adder:ieeeadd_uu|Aligment_Shifter:Alignment_shifter_uu|ShiftRight0~27                            ; 1       ;
; IEEE_Selector:ieeesel_uu|Mux15~0                                                                      ; 1       ;
; IEEE_Mult:mul_uu|C[10]~2                                                                              ; 1       ;
; Fixed_to_IEEE:fti2_uu|Mux10~0                                                                         ; 1       ;
; IEEE_Mult:mul_uu|Equal0~1                                                                             ; 1       ;
; Fixed_to_IEEE:fti1_uu|Mux10~0                                                                         ; 1       ;
; IEEE_Mult:mul_uu|Equal0~0                                                                             ; 1       ;
; Fixed_to_IEEE:fti1_uu|Mux7~6                                                                          ; 1       ;
; Fixed_to_IEEE:fti1_uu|Mux7~5                                                                          ; 1       ;
; Fixed_to_IEEE:fti1_uu|Mux7~4                                                                          ; 1       ;
; Fixed_to_IEEE:fti1_uu|Mux9~0                                                                          ; 1       ;
; Fixed_to_IEEE:fti1_uu|Mux7~3                                                                          ; 1       ;
; Fixed_to_IEEE:fti1_uu|Mux8~1                                                                          ; 1       ;
; Fixed_to_IEEE:fti1_uu|temp[1]~3                                                                       ; 1       ;
; Fixed_to_IEEE:fti1_uu|temp[0]~0                                                                       ; 1       ;
; IEEE_Mult:mul_uu|Equal2~0                                                                             ; 1       ;
; Fixed_to_IEEE:fti2_uu|Mux7~6                                                                          ; 1       ;
; Fixed_to_IEEE:fti2_uu|Mux7~5                                                                          ; 1       ;
; Fixed_to_IEEE:fti2_uu|Mux7~4                                                                          ; 1       ;
; Fixed_to_IEEE:fti2_uu|Mux9~0                                                                          ; 1       ;
; Fixed_to_IEEE:fti2_uu|Mux7~3                                                                          ; 1       ;
; Fixed_to_IEEE:fti2_uu|Mux8~1                                                                          ; 1       ;
; Fixed_to_IEEE:fti2_uu|temp[0]~5                                                                       ; 1       ;
; Fixed_to_IEEE:fti2_uu|temp[1]~3                                                                       ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~106                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~105                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~104                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~103                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~102                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~101                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~100                                          ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~99                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~98                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~97                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~96                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~95                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~94                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~93                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~92                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~91                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~90                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~89                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~88                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~87                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~86                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~85                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~84                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~82                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~81                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~77                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~76                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~75                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~74                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~73                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~72                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~69                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~68                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~66                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~65                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~63                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~62                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~61                                           ; 1       ;
; ALU:alu_uu|arithmeticUnit:au_uu|mac_register:mac_uu|Add0~60                                           ; 1       ;
+-------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 5           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 8           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 4           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                          ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|mac_out6                              ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y20_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|mac_mult5                          ;                            ; DSPMULT_X28_Y20_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|mac_out8                              ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|mac_mult7                          ;                            ; DSPMULT_X28_Y22_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|mac_out4                              ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|mac_mult3                          ;                            ; DSPMULT_X28_Y21_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|w385w[0]                              ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y23_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    IEEE_Mult:mul_uu|lpm_mult:Mult0|mult_p8t:auto_generated|mac_mult1                          ;                            ; DSPMULT_X28_Y23_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALU:alu_uu|arithmeticUnit:au_uu|mul:muluu|lpm_mult:Mult0|mult_lus:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y17_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,360 / 54,004 ( 3 % ) ;
; C16 interconnects           ; 9 / 2,100 ( < 1 % )    ;
; C4 interconnects            ; 568 / 36,000 ( 2 % )   ;
; Direct links                ; 311 / 54,004 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 416 / 18,752 ( 2 % )   ;
; R24 interconnects           ; 22 / 1,900 ( 1 % )     ;
; R4 interconnects            ; 690 / 46,920 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.23) ; Number of LABs  (Total = 70) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 5                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 5                            ;
; 14                                          ; 4                            ;
; 15                                          ; 10                           ;
; 16                                          ; 40                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.27) ; Number of LABs  (Total = 70) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 10                           ;
; 1 Clock enable                     ; 6                            ;
; 2 Clock enables                    ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.69) ; Number of LABs  (Total = 70) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 1                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 5                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 7                            ;
; 14                                           ; 4                            ;
; 15                                           ; 8                            ;
; 16                                           ; 31                           ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.19) ; Number of LABs  (Total = 70) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 1                            ;
; 1                                                ; 1                            ;
; 2                                                ; 4                            ;
; 3                                                ; 1                            ;
; 4                                                ; 0                            ;
; 5                                                ; 1                            ;
; 6                                                ; 3                            ;
; 7                                                ; 5                            ;
; 8                                                ; 3                            ;
; 9                                                ; 9                            ;
; 10                                               ; 6                            ;
; 11                                               ; 7                            ;
; 12                                               ; 7                            ;
; 13                                               ; 9                            ;
; 14                                               ; 8                            ;
; 15                                               ; 1                            ;
; 16                                               ; 2                            ;
; 17                                               ; 1                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 0                            ;
; 21                                               ; 0                            ;
; 22                                               ; 0                            ;
; 23                                               ; 0                            ;
; 24                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.26) ; Number of LABs  (Total = 70) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 3                            ;
; 11                                           ; 4                            ;
; 12                                           ; 4                            ;
; 13                                           ; 3                            ;
; 14                                           ; 3                            ;
; 15                                           ; 1                            ;
; 16                                           ; 6                            ;
; 17                                           ; 5                            ;
; 18                                           ; 3                            ;
; 19                                           ; 3                            ;
; 20                                           ; 6                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 2                            ;
; 25                                           ; 3                            ;
; 26                                           ; 4                            ;
; 27                                           ; 2                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Wed May 09 20:04:30 2018
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off 201553245ass2 -c 201553245ass2
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP2C20F484C6 for design "201553245ass2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C6 is compatible
    Info (176445): Device EP2C35F484C6 is compatible
    Info (176445): Device EP2C50F484C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (332104): Reading SDC File: 'SDC1.sdc'
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   25.000          clk
Info (176353): Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Embedded multiplier block
    Extra Info (176220): Created 8 register duplicates
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 34 output pins without output pin load capacitance assignment
    Info (306007): Pin "D0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "D3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Status_vec1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Status_vec1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Status_vec1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Status_vec1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Status_vec1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Status_vec1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/kobi/Desktop/201553245/Quartus/output_files/201553245ass2.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 661 megabytes
    Info: Processing ended: Wed May 09 20:04:38 2018
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/kobi/Desktop/201553245/Quartus/output_files/201553245ass2.fit.smsg.


